(57)【要約】【課題】ｎ型領域およびｐ型領域の双方にオーミック接触し、かつ接触抵抗の面積依存性が小さい電極層を備える、炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置の製造方法は、ｎ型の導電型を有するｎ型領域と、ｐ型の導電型を有するｐ型領域とを含む炭化珪素層を準備する工程と、該ｎ型領域および該ｐ型領域上に、チタン、アルミニウムおよびシリコンを含む材料層を形成する工程と、該材料層を加熱することにより、該ｎ型領域および該ｐ型領域とオーミック接触した電極層を形成する工程と、を備える。材料層を形成する工程では、チタン、アルミニウムおよびシリコンの組成比を表す点（ｘ、ｙ、ｚ）（ただし、ｘ、ｙおよびｚは、いずれも０よりも大きい数値である）が、原点（０、０、０）、点（１、２、２）、点（２、１、２）および点（２、２、１）の４点を頂点とする三角錐領域ＴＰ１に含まれるように、該材料層の組成が決定される。【選択図】図８
2016081995.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型の導電型を有するｎ型領域と、ｐ型の導電型を有するｐ型領域とを含む炭化珪素層を準備する工程と、
前記ｎ型領域および前記ｐ型領域上に、チタン、アルミニウムおよびシリコンを含む材料層を形成する工程と、
前記材料層を加熱することにより、前記ｎ型領域および前記ｐ型領域とオーミック接触した電極層を形成する工程と、を備え、
前記材料層の厚さは、１０ｎｍ以上であり、
チタンの原子数比をＸ軸、アルミニウムの原子数比をＹ軸、シリコンの原子数比をＺ軸とする三次元直交座標中の点（ｘ、ｙ、ｚ）（ただし、ｘ、ｙおよびｚは、いずれも０よりも大きい数値である）によって、前記材料層に含まれる前記チタン、前記アルミニウムおよび前記シリコンの組成比を表すとき、
前記材料層を形成する工程では、点（ｘ、ｙ、ｚ）が、原点（０、０、０）、点（１、２、２）、点（２、１、２）および点（２、２、１）の４点を頂点とする三角錐領域に含まれるように、前記材料層の組成が決定される、炭化珪素半導体装置の製造方法。
【請求項２】
前記材料層を形成する工程は、チタン層と、アルミニウム層と、シリコン層とを積層する工程を含む、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記材料層の厚さは、５０ｎｍ以上５００ｎｍ以下である、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記電極層を形成する工程において、
前記材料層は、８００℃以上１２００℃以下の温度に加熱される、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記材料層を形成する工程では、前記点（ｘ、ｙ、ｚ）が、原点（０、０、０）、点（１、１．５、１．５）、点（１．５、１、１．５）および点（１．５、１．５、１）の４点を頂点とする三角錐領域に含まれるように、前記材料層の組成が決定される、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
ｎ型の導電型を有するｎ型領域と、ｐ型の導電型を有するｐ型領域とを含む炭化珪素層と、
前記ｎ型領域および前記ｐ型領域上に形成され、前記ｎ型領域および前記ｐ型領域とオーミック接触した電極層と、
前記電極層上に形成された被覆層と、を備え、
前記電極層は、チタン、アルミニウム、シリコンおよび酸素を含み、
前記電極層と前記被覆層との界面に、アルミニウムおよび酸素が存在する、炭化珪素半導体装置。
【請求項７】
前記電極層の内部におけるアルミニウムの原子数濃度は、前記電極層と前記被覆層との前記界面におけるアルミニウムの原子数濃度よりも低い、請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記電極層の内部における酸素の原子数濃度は、前記電極層と前記被覆層との前記界面における酸素の原子数濃度よりも低い、請求項６または請求項７に記載の炭化珪素半導体装置。
【請求項９】
前記被覆層は、バリアメタル層または金属配線層である、請求項６〜請求項８のいずれか１項に記載の炭化珪素半導体装置。
【請求項１０】
前記電極層の厚さの平均値Ｔaveは、５０ｎｍ以上５００ｎｍ以下である、請求項６〜請求項９のいずれか１項に記載の炭化珪素半導体装置。
【請求項１１】
前記電極層の厚さの最大値Ｔmax、前記電極層の厚さの最小値Ｔmin、および前記平均値Ｔaveが、（Ｔmax−Ｔmin）／Ｔave≦１．０を満たす、請求項１０に記載の炭化珪素半導体装置。
【請求項１２】
前記炭化珪素層と前記電極層との界面における炭素の原子数濃度が、１０％以下である、請求項６〜請求項１１のいずれか１項に記載の炭化珪素半導体装置。
【請求項１３】
前記電極層の内部における炭素の原子数濃度の平均値が、１０％以下である、請求項６〜請求項１２のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
【背景技術】
【０００２】
国際公開第２００９／１２８３８２号（特許文献１）には、ｎ型の導電型を有するｎ型領域、およびｐ型の導電型を有するｐ型領域の双方にオーミック接触できる電極として、チタン（Ｔｉ）、アルミニウム（Ａｌ）およびシリコン（Ｓｉ）を含有するオーミックコンタクト電極が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００９／１２８３８２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の性能を考える上で、オーミック電極の接触抵抗は極めて重要である。従来、炭化珪素（ＳｉＣ）半導体の分野では、ｎ型領域とオーミック接触する電極材料（たとえばニッケル等）、ならびにｐ型領域とオーミック接触する電極材料（たとえばＡｌ等）が知られており、これらはそれぞれ別々の電極として形成されている。なぜなら、ニッケル（Ｎｉ）はｎ型領域とオーミック接触する一方、ｐ型領域とはオーミック接触し難く、同様にＡｌもｎ型領域とはオーミック接触し難いからである。
【０００５】
しかし近年、ＳｉＣ半導体装置の高集積化に伴い、ｎ型領域とｐ型領域とが近接した位置に形成されるようになり、それぞれの領域に別々の電極を形成することが困難なケースも出てきている。こうした背景から、ｎ型領域およびｐ型領域の双方にオーミック接触できる電極材料が求められている。
【０００６】
特許文献１によれば、電極材料にＴｉ、ＡｌおよびＳｉを含む合金を採用することにより、ｎ型領域およびｐ型領域の双方にオーミック接触する電極が形成できるとされている。しかしながら、この電極を実用化する過程で、次のような課題が見出された。
【０００７】
一般に、オーミック電極の接触抵抗は、実際の半導体装置（「実デバイス」ともいう）を作製する半導体基板（ウエハ）内に設けられたＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）パターンと呼ばれる回路を用いた伝送長法（Ｔｒａｎｓｆｅｒ  Ｌｅｎｇｔｈ  Ｍｅｔｈｏｄ）よって測定されている。そしてＴＥＧパターンでの測定結果に基づき、実デバイスの性能が見積もられている。
【０００８】
従来、作製の簡便さから、ＴＥＧパターンには、実デバイスよりも面積の広いものが用いられてきた。しかし実デバイスでの性能を精度よく予測するためには、ＴＥＧパターンは実デバイスの電極に近似した形状であることが望ましい。そこで本発明者は、実デバイスと同じ形状および面積のＴＥＧパターン（以下「小パターン」とも記す）を開発し、接触抵抗を測定したところ、従来のＴＥＧパターン（以下「大パターン」とも記す）による測定で低抵抗であっても、小パターンによる測定では高抵抗となり得ることが判明した。小パターンによる測定結果は、実デバイスでの性能をより良く反映したものと考えられる。このようにＴＥＧパターンによる接触抵抗が、実デバイスでの接触抵抗よりも低いと、ＴＥＧパターンよる性能予測が困難となり、たとえばＴＥＧパターンによる性能保証の信頼性が低下する。
【０００９】
ここで、実デバイスによっても接触抵抗の測定自体は可能である。しかし製造プロセスの後工程での測定となるため、電極形成時から時間が経過しており、製造プロセスへの速やかなフィードバックという点で問題があり、加えて電極面積も小さいことから、測定精度が低くなりやすい。したがって、ＴＥＧパターンによる測定結果に基づいて性能保証が可能な電極であることが望ましい。
【００１０】
それゆえ、ｎ型領域およびｐ型領域の双方にオーミック接触し、かつ接触抵抗の面積依存性が小さい電極層を備える、炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様に係る炭化珪素半導体装置の製造方法は、ｎ型の導電型を有するｎ型領域と、ｐ型の導電型を有するｐ型領域とを含む炭化珪素層を準備する工程と、該ｎ型領域および該ｐ型領域上に、チタン、アルミニウムおよびシリコンを含む材料層を形成する工程と、該材料層を加熱することにより、該ｎ型領域および該ｐ型領域とオーミック接触した電極層を形成する工程と、を備える。材料層の厚さは、１０ｎｍ以上である。チタンの原子数比をＸ軸、アルミニウムの原子数比をＹ軸、シリコンの原子数比をＺ軸とする三次元直交座標中の点（ｘ、ｙ、ｚ）（ただし、ｘ、ｙおよびｚは、いずれも０よりも大きい数値である）によって、材料層に含まれるチタン、アルミニウムおよびシリコンの組成比を表すとき、材料層を形成する工程では、点（ｘ、ｙ、ｚ）が、原点（０、０、０）、点（１、２、２）、点（２、１、２）および点（２、２、１）の４点を頂点とする三角錐領域に含まれるように、該材料層の組成が決定される。
【００１２】
本発明の一態様に係る炭化珪素半導体装置は、ｎ型の導電型を有するｎ型領域と、ｐ型の導電型を有するｐ型領域とを含む炭化珪素層と、該ｎ型領域および該ｐ型領域上に形成され、該ｎ型領域および該ｐ型領域とオーミック接触した電極層と、該電極層上に形成された被覆層と、を備える。電極層は、チタン、アルミニウム、シリコンおよび酸素を含む。電極層と被覆層との界面に、アルミニウムおよび酸素が存在する。
【発明の効果】
【００１３】
上記によれば、ｎ型領域およびｐ型領域の双方にオーミック接触し、かつ接触抵抗の面積依存性が小さい電極層を備える、炭化珪素半導体装置が提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の一態様に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。
【図２】準備工程の一部を図解する模式的な断面図である。
【図３】準備工程の一部を図解する模式的な断面図である。
【図４】炭化珪素層の表面形状を図解する模式図である。
【図５】準備工程の一部を図解する模式的な断面図である。
【図６】材料層形成工程を図解する模式的な断面図である。
【図７】材料層形成工程を図解する模式的な断面図である。
【図８】材料層の組成を説明するための図である。
【図９】材料層形成工程を図解する模式的な断面図である。
【図１０】電極層形成工程を図解する模式的な断面図である。
【図１１】被覆層形成工程を図解する模式的な断面図である。
【図１２】本発明の一態様に係る炭化珪素半導体装置の構成の一例を示す模式的な断面図である。
【図１３】ＴＥＧパターンの一例を示す模式的な平面図である。
【図１４】ＴＥＧパターンの他の一例を示す模式的な平面図である。
【図１５】図１４の要部を示す模式的な平面図である。
【図１６】接触抵抗の測定結果の一例を示す図である。
【図１７】電極層の厚さ方向の断面における元素マッピングの一例を示す図である。
【図１８】ｎ型領域上の電極層の厚さ方向における元素の原子数濃度の推移の一例を示すグラフである。
【図１９】図１８からＯ、ＡｌおよびＴｉのみを抽出したグラフである。
【図２０】ｐ型領域上の電極層の厚さ方向における元素の原子数濃度の推移の一例を示すグラフである。
【図２１】図２０からＯ、ＡｌおよびＴｉのみを抽出したグラフである。
【図２２】ｎ型領域上の電極層の厚さ方向における元素の原子数濃度の推移の他の一例を示すグラフである。
【図２３】図２２からＯ、ＡｌおよびＴｉのみを抽出したグラフである。
【図２４】ｐ型領域上の電極層の厚さ方向における元素の原子数濃度の推移の他の一例を示すグラフである。
【図２５】図２４からＯ、ＡｌおよびＴｉのみを抽出したグラフである。
【図２６】電極層の厚さ方向におけるＡｌの原子数濃度の最大値の推移を示すグラフである。
【図２７】電極層の厚さ方向におけるＯの原子数濃度の最大値の推移を示すグラフである。
【図２８】電極層の厚さ方向におけるＡｌの原子数濃度の平均値の推移を示すグラフである。
【図２９】電極層の厚さ方向におけるＯの原子数濃度の平均値の推移を示すグラフである。
【図３０】電極層の厚さ方向の断面の一例を示すＳＴＥＭ像である。
【図３１】電極層の厚さ方向の断面の他の一例を示すＳＴＥＭ像である。
【図３２】電極層の厚さと接触抵抗との関係の一例を示すグラフである。
【図３３】電極層の厚さと電極層の厚さの均一性との関係の一例を示すグラフである。
【図３４】電極層の厚さの平均値の測定方法を図解する模式図である。
【図３５】電極層の厚さの平均値の測定方法を図解する模式図である。
【図３６】電極層の厚さ方向におけるＴｉの原子数濃度の推移の一例を模式的に示すグラフである。
【発明を実施するための形態】
【００１５】
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
【００１６】
本発明の一態様に係る炭化珪素半導体装置の製造方法は、
〔１〕ｎ型の導電型を有するｎ型領域１４と、ｐ型の導電型を有するｐ型領域１８とを含む炭化珪素層１００を準備する工程（Ｓ１０１）と、ｎ型領域１４およびｐ型領域１８上に、チタン（Ｔｉ）、アルミニウム（Ａｌ）およびシリコン（Ｓｉ）を含む材料層１０１を形成する工程（Ｓ１０２）と、材料層１０１を加熱することにより、ｎ型領域１４およびｐ型領域１８とオーミック接触した電極層１０２を形成する工程（Ｓ１０３）と、を備える。材料層１０１の厚さは、１０ｎｍ以上である。チタンの原子数比をＸ軸、アルミニウムの原子数比をＹ軸、シリコンの原子数比をＺ軸とする三次元直交座標中の点（ｘ、ｙ、ｚ）（ただし、ｘ、ｙおよびｚは、いずれも０より大きい数値である）によって、材料層１０１に含まれるチタン、アルミニウムおよびシリコンの組成比を表すとき、材料層１０１を形成する工程（Ｓ１０２）では、点（ｘ、ｙ、ｚ）が、原点（０、０、０）、点（１、２、２）、点（２、１、２）および点（２、２、１）の４点を頂点とする三角錐領域ＴＰ１に含まれるように、材料層１０１の組成が決定される。
【００１７】
本発明者が、上記課題を解決すべく鋭意研究を行ったところ、Ｔｉ、ＡｌおよびＳｉの原子数比が特定の条件を満たす材料層を形成し、さらにこれを加熱（アニール）することにより、ｎ型領域およびｐ型領域の双方にオーミック接触し、かつＴＥＧパターンの面積依存性（すなわち接触抵抗の面積依存性）が小さい電極層が形成できることが見出された。
【００１８】
図８は、Ｔｉの原子数比をＸ軸、Ａｌの原子数比をＹ軸、Ｓｉの原子数比をＺ軸とする三次元直交座標を示している。上記の製造方法では、図８中に示された三角錐領域ＴＰ１に含まれるように、（Ｔｉ、Ａｌ、Ｓｉ）の組成比が決定される。さらに上記の製造方法では、材料層１０１の厚さを１０ｎｍ以上としている。材料層１０１の厚さ（電極層１０２の元厚）が１０ｎｍ未満となると、電極層１０２の厚さが均一になり難く、下地が露出する等の不具合が生じるからである。以上の条件を満たす材料層１０１を加熱することにより、ｎ型領域１４およびｐ型領域１８の双方にオーミック接触し、かつＴＥＧパターンの面積依存性が小さい電極層１０２を形成することができる。ここで「ＴＥＧパターンの面積依存性が小さい」とは、たとえば、ＴＥＧパターンの電極幅が１μｍから１００μｍの間で変化しても、接触抵抗の変化が１桁以内であることを示している。
【００１９】
〔２〕材料層１０１を形成する工程（Ｓ１０２）は、チタン層と、アルミニウム層と、シリコン層とを積層する工程を含むことが好ましい。こうした態様によれば、たとえばＴｉ、ＡｌおよびＳｉの原子数比を各層の厚さによって制御することができ、操作が簡便である。
【００２０】
〔３〕材料層１０１の厚さは、５０ｎｍ以上５００ｎｍ以下であることが好ましい。材料層１０１の厚さを、かかる範囲に規制することにより、厚さの均一性が高く、かつ接触抵抗の低い電極層１０２を形成できるからである。
【００２１】
〔４〕電極層１０２を形成する工程（Ｓ１０３）において、材料層１０１は、８００℃以上１２００℃以下の温度に加熱されることが好ましい。ｎ型領域１４およびｐ型領域１８とのオーミック接触をいっそう確実なものとするためである。
【００２２】
〔５〕材料層１０１を形成する工程（Ｓ１０２）では、点（ｘ、ｙ、ｚ）が、原点（０、０、０）、点（１、１．５、１．５）、点（１．５、１、１．５）および点（１．５、１．５、１）の４点を頂点とする三角錐領域ＴＰ２に含まれるように、材料層１０１の組成が決定されることが好ましい。
【００２３】
これにより、ｎ型領域１４との接触抵抗と、ｐ型領域１８との接触抵抗とのバランスが向上するからである。
【００２４】
本発明の一態様に係る炭化珪素半導体装置は、
〔６〕ｎ型の導電型を有するｎ型領域１４と、ｐ型の導電型を有するｐ型領域１８とを含む炭化珪素層１００と、ｎ型領域１４およびｐ型領域１８上に形成され、ｎ型領域１４およびｐ型領域１８とオーミック接触した電極層１０２と、電極層１０２上に形成された被覆層１０３と、を備える。電極層１０２は、チタン、アルミニウム、シリコンおよび酸素（Ｏ）を含む。電極層１０２と被覆層１０３との界面Ｆ２に、アルミニウムおよび酸素が存在する。
【００２５】
Ｔｉ、ＡｌおよびＳｉを含む材料層１０１を加熱して得た電極層であって、Ｏを含んでおり、かつ電極層の厚さ方向においてＯおよびＡｌが表層に偏析した元素分布を有する電極層１０２は、ｎ型領域１４およびｐ型領域１８の双方にオーミック接触することができ、ＴＥＧパターンの面積依存性が小さいからである。
【００２６】
ここで「界面Ｆ２にＡｌおよびＯが存在する」ことは、電極層１０２の厚さ方向の断面をＳＴＥＭ−ＥＤＸ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ  −  Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｍｅｔｒｙ）法によって面分析することにより確認するものとする。
【００２７】
また「電極層と、ＳｉＣ層または被覆層との界面」は、次のように定義する。先ず、厚さ方向の断面をＳＴＥＭ−ＥＤＸ法によって分析し、ＳｉＣ層１００内から電極層１０２を通って被覆層１０３内に至る方向を横軸、検出された各元素の原子数濃度を縦軸とするグラフを作成する（たとえば図１８を参照）。当該グラフにおいて電極層１０２中のＴｉの原子数濃度の極大値Ｎmaxを抽出する。次にＳｉＣ層１００内から被覆層１０３内に向かってＴｉの原子数濃度の推移をなぞり、Ｔｉの原子数濃度が初めて極大値Ｎmaxの８０％を超えた位置を「電極層１０２とＳｉＣ層１００との界面Ｆ１」とする。さらに同Ｔｉの原子数濃度の推移において極大値Ｎmaxを示す位置を超えて、再びＴｉの原子数濃度が極大値Ｎmaxの８０％を下回る位置を「電極層１０２と被覆層１０３との界面Ｆ２」とする。ただし、図３６に示すようにＴｉの原子数濃度は、極大値Ｎmaxを示す位置を超えた後、極大値Ｎmaxの８０％まで下がらずに、被覆層１０３（たとえば窒化チタン層）の影響によって増加に転じる場合がある。この場合には、Ｔｉの原子数濃度が減少から増加に転じた位置（図３６中の極小値Ｎmin）を「電極層１０２と被覆層１０３との界面Ｆ２」と定義するものとする。
【００２８】
なお「電極層１０２の内部」は、このように定義された界面Ｆ１と界面Ｆ２との間を示すものとする。
【００２９】
〔７〕電極層１０２の内部におけるアルミニウムの原子数濃度は、電極層１０２と被覆層１０３との界面Ｆ２におけるアルミニウムの原子数濃度よりも低いことが好ましい。こうした元素分布を有する電極層１０２は、接触抵抗が低いからである。
【００３０】
〔８〕電極層１０２の内部における酸素の濃度は、電極層１０２と被覆層１０３との界面Ｆ２における酸素の濃度よりも低いことが好ましい。こうした元素分布を有する電極層１０２は、接触抵抗が低いからである。
【００３１】
〔９〕被覆層１０３は、バリアメタル層または金属配線層であることが好ましい。上記のようにＡｌおよびＯが、電極層１０２と被覆層１０３との界面Ｆ２に偏析した状態を実現しやすいからである。
【００３２】
〔１０〕電極層１０２の厚さの平均値Ｔaveは、５０ｎｍ以上５００ｎｍ以下であることが好ましい。厚さが均一となり、接触抵抗が低減されるからである。
【００３３】
ここで電極層１０２の厚さの平均値は、次のようにして測定するものとする。先ず、電極層１０２の平面視（電極層１０２の表面をその法線方向から見た視野）において、電極層１０２の重心を含み、電極層１０２の外形形状と相似形であり、かつ電極層１０２の面積の０．２５倍以上の測定領域ＭＲを設定する（図３４および図３５を参照）。次に測定領域ＭＲの面積を２等分する直線を含むように、電極層１０２の表面に垂直な断面を得、該断面において０．１μｍ毎に１２点以上の位置で厚さを測定して（図３１を参照）、電極層の厚さの平均値Ｔaveならびに最大値Ｔmaxおよび最小値Ｔminを求めるものとする。
【００３４】
〔１１〕電極層の厚さの最大値Ｔmax、電極層の厚さの最小値Ｔmin、および電極層の厚さの平均値Ｔaveが、（Ｔmax−Ｔmin）／Ｔave≦１．０を満たすことが好ましい。「（Ｔmax−Ｔmin）／Ｔave」は、厚さの均一性を示す指標であり、その値が小さいほど厚さの均一性が高いことを示している。（Ｔmax−Ｔmin）／Ｔaveを１．０以下に制御することにより、接触抵抗をいっそう低減することができる。
【００３５】
〔１２〕炭化珪素層１００と電極層１０２との界面Ｆ１における炭素（Ｃ）の原子数濃度が、１０％以下であることが好ましい。界面Ｆ１にＣが多く存在すると電極層１０２とＳｉＣ層１００とのオーミック接触が妨げられる場合がある。界面Ｆ１におけるＣの原子数濃度が１０％以下であれば、良好なオーミック接触を形成することができる。
【００３６】
〔１３〕電極層１０２の内部における炭素の原子数濃度の平均値が、１０％以下であることが好ましい。
【００３７】
従来、ｐ型領域１８とオーミック接触しやすい電極組成として、Ｔｉ3ＳｉＣ2が知られている。Ｔｉ3ＳｉＣ2からなる電極では、Ｃの原子数濃度の平均値は３３％程度と考えられる。しかし本発明者の研究によれば、ｐ型領域１８のみならずｎ型領域１４ともオーミック接触する電極層１０２においては、電極内のＣは少ないほど望ましい。電極層１０２の内部におけるＣの原子数濃度の平均値が１０％以下であれば、ｎ型領域１４およびｐ型領域１８の双方とオーミック接触し、かつ双方との接触抵抗が低い電極層を形成することができる。
【００３８】
[本発明の実施形態の詳細]
以下、本発明の一実施形態（以下「本実施形態」と記す）について詳細に説明する。以下の説明では、トレンチゲート構造を有するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例にとって説明するが、本実施形態はこれに限定されず、ｎ型領域およびｐ型領域の双方にオーミック接触した電極層を備える限り、あらゆる半導体装置に適用可能である。
【００３９】
〔炭化珪素半導体装置の製造方法〕
図１は、本実施形態の製造方法の概略を示すフローチャートである。図１に示すとおり、本実施形態の製造方法は、準備工程（Ｓ１０１）と、材料層形成工程（Ｓ１０２）と、電極層形成工程（Ｓ１０３）と、被覆層形成工程（Ｓ１０４）とを備える。以下、各工程について説明する。
【００４０】
〔準備工程（Ｓ１０１）〕
準備工程（Ｓ１０１）では、ｎ型の導電型を有するｎ型領域１４と、ｐ型の導電型を有するｐ型領域１８とを含む炭化珪素（ＳｉＣ）層１００が準備される。
【００４１】
図２〜図５を用いて、ＳｉＣ層１００の形成過程を説明する。先ず単結晶基板１１が準備される。単結晶基板１１は、たとえばポリタイプ４ＨのＳｉＣ単結晶からなる。次に単結晶基板１１上に、ドリフト層１２となるべきエピタキシャル層を成長させる。エピタキシャル層の成長には、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が用いられる。
【００４２】
次いで注入マスク（図示せず）を用いたイオン注入によって、図２に示すようにエピタキシャル層（ドリフト層１２）内に、ｐ型の導電型を有するボディ領域１３、ｎ型の導電型を有するｎ型領域１４（ｎ+領域）、ｐ型の導電型を有するｐ型領域１８（コンタクト領域）が形成される。各領域における不純物の注入量等は、目的とする半導体装置の仕様に合わせて適宜調整すればよい。
【００４３】
次に、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：ＲＩＥ）と熱エッチングとを順次実行することにより、図３に示すトレンチＴＲが形成される。トレンチＴＲは、ｎ型領域１４およびボディ領域１３を貫通してドリフト層１２に至る側壁ＳＷと、ドリフト層１２上に位置する底部ＢＴとを含む。図４はトレンチＴＲが形成されたＳｉＣ層１００の表面形状を図解する模式図である。図４に示すようにトレンチＴＲは、ハニカム構造の網目をなすように形成される。このとき側壁ＳＷは六角錐台状のメサの斜面をなしている。平面視においてメサの頂面は六角形状であり、ｎ型領域１４およびｐ型領域１８が表出している。
【００４４】
その後、図５に示すように、トレンチＴＲの内部にゲート絶縁膜１５およびゲート電極１７が形成され、さらにゲート電極１７を覆うように層間絶縁膜１６が形成される。ゲート絶縁膜１５および層間絶縁膜１６は、たとえば二酸化珪素（ＳｉＯ2）からなり、ゲート電極１７は、たとえばポリシリコンからなる。
【００４５】
〔材料層形成工程（Ｓ１０２）〕
材料層形成工程（Ｓ１０２）では、ｎ型領域１４およびｐ型領域１８上に、Ｔｉ、ＡｌおよびＳｉを含む材料層１０１が形成される。図６に示すように、先ず層間絶縁膜１６のうち、材料層１０１が形成されるべき部分に、たとえばＲＩＥにより、平面視において六角形状の開口部が形成され、ｎ型領域１４およびｐ型領域１８が露出させられる。
【００４６】
次に図７に示すように、たとえばスパッタリング法により、ｎ型領域１４およびｐ型領域１８上にＴｉ、ＡｌおよびＳｉを含む材料層１０１が形成される。たとえばＴｉ、ＡｌおよびＳｉを含む合金ターゲットを使用するスパッタリング法よれば、Ｔｉ、ＡｌおよびＳｉを含む材料層１０１を形成することができる。
【００４７】
このとき本実施形態では、材料層１０１が、特定の組成を有するように各元素の原子数比が調整される。図８は、Ｔｉの原子数比をＸ軸、Ａｌの原子数比をＹ軸、Ｓｉの原子数比をＺ軸とする三次元直交座標を示している。この座標において材料層１０１のＴｉ、ＳｉおよびＡｌの組成比は、点（ｘ、ｙ、ｚ）で表される。ここでｘ、ｙおよびｚは、いずれも０（ゼロ）より大きい数値とする。
【００４８】
本実施形態では、原点（０、０、０）、点（１、２、２）、点（２、１、２）および点（２、２、１）の４点を頂点とする三角錐領域ＴＰ１内において、材料層１０１の組成比が決定される。これにより、ｎ型領域１４およびｐ型領域１８に同時にオーミック接触し、かつＴＥＧパターンの面積依存性が小さい電極層１０２を形成することができる。
【００４９】
材料層１０１のＴｉ、ＳｉおよびＡｌの組成比は、好ましくは、原点（０、０、０）、点（１、１．５、１．５）、点（１．５、１、１．５）および点（１．５、１．５、１）の４点を頂点とする三角錐領域ＴＰ２に含まれるように決定される。これによりｎ型領域１４との接触抵抗と、ｐ型領域１８との接触抵抗とのバランスが改善されるからである。
【００５０】
材料層１０１の厚さは、１０ｎｍ以上であることを要する。１０ｎｍ未満では上記の組成を満たしたとしても、加熱により電極層１０２を形成する際に、厚さのバラツキが大きくなり、厚さが極端に薄い部分では下地のＳｉＣ層１００が露出する等の不具合が生じる場合がある。これは、材料層１０１に含まれるＡｌおよびＳｉが、電極形成時の加熱温度までの温度帯において比較的高い蒸気圧を示すために、加熱時にこれらの元素が表層から蒸発していき、かつ面内方向の各位置での蒸発速度にもバラツキが生じるからであると考えられる。
【００５１】
材料層１０１の厚さは、好ましくは５０ｎｍ以上であり、より好ましくは５０ｎｍ以上５００ｎｍ以下である。材料層１０１に、こうした厚さを持たせておくことにより、電極層１０２における厚さの均一性が向上するからである。材料層１０１の厚さは、特に好ましくは１００ｎｍ以上３００ｎｍ以下である。
【００５２】
材料層１０１は、前述のように合金ターゲットによるスパッタリング法によって、１段階で形成してもよいし、あるいは図９に示すようにＴｉ層１０１ａ、Ａｌ層１０１ｂ、およびＳｉ層１０１ｃを積層して形成してもよい。こうした態様によれば、各層の厚さによってＴｉ、ＡｌおよびＳｉの原子数比（組成比）を制御することができる。本実施形態においては、厚さが２０ｎｍのＴｉ層と、厚さが３０ｎｍのＡｌ層と、厚さが３０ｎｍのＳｉ層とが積層されてなる材料層での、Ｔｉ、ＡｌおよびＳｉの組成比（ｘ、ｙ、ｚ）を（１、１、１）とした。
【００５３】
各層の積層順序は特に限定されないが、ＳｉＣ層１００側からＴｉ層、Ａｌ層、Ｓｉ層の順に積層するとよい。ＴｉおよびＡｌに比べて、Ｓｉは酸化され難いことから、こうした順序で積層することにより、ＴｉおよびＡｌの酸化を抑制することができる。各層の厚さも特に制限されないが、１０ｎｍ以上とすることが好ましい。
【００５４】
〔電極層形成工程（Ｓ１０３）〕
電極形成工程（Ｓ１０３）では、材料層１０１を加熱することにより、図１０に示されるｎ型領域１４およびｐ型領域１８の双方とオーミック接触した電極層１０２が形成される。加熱は、たとえばアルゴン（Ａｒ）等の不活性ガス雰囲気中で行われる。加熱温度は、好ましくは８００℃以上１２００℃以下である。加熱温度が８００℃未満であると十分なオーミック接触が形成されず、接触抵抗が高くなる場合もあり、１２００℃を超えるとＡｌの蒸発が激しくなって電極層１０２における厚さのバラツキが大きくなる場合もあるからである。こうした観点から、加熱温度は９００℃以上１１００℃以下がより好ましい。加熱時間は、たとえば１〜１０分間程度である。
【００５５】
〔被覆層形成工程（Ｓ１０４）〕
図１１に示すように、被覆層形成工程（Ｓ１０４）では、電極層１０２上に被覆層１０３が形成される。被覆層１０３は、たとえばスパッタリング法により形成される。被覆層１０３は、典型的にはバリアメタル層１０３ａであり、たとえばＴｉ、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、タンタル（Ｔａ）等から構成される。被覆層１０３をバリアメタル層１０３ａとして形成する場合、この上に金属配線層１０３ｂがさらに形成される。金属配線層１０３ｂは、たとえばＡｌから構成される。あるいは、バリアメタル層１０３ａを形成せず、電極層１０２上に金属配線層１０３ｂを直接形成しても構わない。すなわち、被覆層１０３は、バリアメタル層または金属配線層とすることができる。
【００５６】
その後、図１２に示すように、単結晶基板１１において、ＳｉＣ層１００が形成された主面とは反対側の主面に、たとえばスパッタリング法によってドレイン電極２０が形成される。ドレイン電極２０は、たとえばＮｉとＳｉとの合金から構成される。こうして、ＳｉＣ半導体装置１０００が製造される。
【実施例】
【００５７】
以下、実施例を用いて本実施形態をさらに詳細に説明するが、本実施形態はこれらに限定されるものではない。
【００５８】
〔炭化珪素半導体装置の製造〕
以下のようにして試料１〜試料４に係る炭化珪素半導体装置を製造した。ここでは試料２および試料４が実施例に相当し、試料１および３が比較例に相当する。
【００５９】
先ずＳｉＣ層１００（エピタキシャル層）を備えるＳｉＣ単結晶基板１１を準備した。次いで、ＳｉＣ層１００内にｎ型領域１４およびｐ型領域１８を含む各種素子構造を形成した（Ｓ１０１）。
【００６０】
ｎ型領域１４およびｐ型領域１８上に、表１に示す各厚さで、Ｔｉ層、Ａｌ層およびＳｉ層をこの順に積層して、材料層１０１を形成した（Ｓ１０２）。このとき各層の形成にはスパッタリング法を用いた。次いで材料層１０１を１０００℃で５分間加熱することにより電極層１０２を形成した（Ｓ１０３）。その後さらにスパッタリング法によって、電極層１０２上に、被覆層１０３として、ＴｉＮからなるバリアメタル層１０３ａと、Ａｌからなる金属配線層１０３ｂとを積層した。
【００６１】
【表１】
2016081995.tif 000003
【００６２】
〔接触抵抗の測定〕
試料１〜試料４の接触抵抗（ｎ型領域上およびｐ型領域上）をＴＬＭ法によって測定した。
【００６３】
図１３は、従来使用されてきた第１のＴＥＧパターンＰ１０（大パターン）を示す模式的な平面図である。第１のＴＥＧパターンＰ１０は、電極部Ｐ１１と、パッド部Ｐ１２とを備える。電極部Ｐ１１は、平面視において矩形状を有している。電極部Ｐ１１の長辺長さは１００μｍであり、短辺長さ（パターン幅Ｗ）は５０μｍである。隣り合う電極部Ｐ１１同士の間隔（電極間隔Ｌ１〜Ｌ５）は、表２に示すとおり、徐々に広がるように設計されている。隣接する任意のパッド部Ｐ１２間に測定針（プローブ）を接触させ、Ｉ−Ｖ特性を測定し、さらにその測定結果を、電極間距離を横軸、電極抵抗を縦軸とするグラフ上にプロットすると１本の直線が得られる。この直線と各軸との切片を用いてＴＬＭ解析を行うことにより、接触抵抗が求められる。
【００６４】
図１４および図１５は、今回新たに開発した第２のＴＥＧパターンＰ２０（小パターン）を示す模式的な平面図である。第２のＴＥＧパターンＰ２０も、電極部Ｐ２１と、パッド部Ｐ２２とを備える。図１５に示すように電極部Ｐ２１は、複数の電極Ｐ２１ａを含んでおり、電極Ｐ２１ａは前述したメサの頂面（電極層１０２）と対応した形状、すなわち六角形状を有している。第２のＴＥＧパターンＰ２０におけるパターン幅Ｗおよび電極間隔Ｌ１〜Ｌ４を表２に示す。
【００６５】
【表２】
2016081995.tif 000004
【００６６】
図１６は、試料１〜試料４における接触抵抗の測定結果である。図１６中、「Ｌ−ＴＥＧ／Ｓ−ＴＥＧ」の欄に示す「Ｌ」は大パターン（第１のＴＥＧパターンＰ１０）での測定結果を示し、「Ｓ」は小パターン（第２のＴＥＧパターンＰ２０）での測定結果を示している。また丸型の凡例はｎ型領域との接触抵抗（以下「Ｒｎ」と記す）を示し、四角型の凡例はｐ型領域との接触抵抗（以下「Ｒｐ」と記す）を示している。横棒型の凡例は、各測定値のメジアン（中央値）を示している。
【００６７】
１．試料１について
試料１の材料層の組成（Ｔｉ、Ａｌ、Ｓｉ）は（３、３、１）であり、組成比（ｘ、ｙ、ｚ）は図８に示す三角錐領域ＴＰ１には含まれていない。試料１の組成比は、三角錐領域ＴＰ１内の組成比と比べると、ＴｉおよびＡｌの原子数比が高く、Ｓｉの原子数比が低くなっている。図１６に示されるように、試料１の大パターン（Ｌ−ＴＥＧ）による測定では、Ｒｎ、Ｒｐともに低く、見かけ上良好である。しかし小パターン（Ｓ−ＴＥＧ）による測定では、Ｒｎが１〜２桁程度悪化した。
【００６８】
２．試料２について
試料２の材料層の組成（Ｔｉ、Ａｌ、Ｓｉ）は（３、３、３）であり、組成比（ｘ、ｙ、ｚ）は三角錐領域ＴＰ１に含まれる。図１６より、試料２では小パターンでの測定においてＲｎが若干増加したものの、全体として大パターンによる測定結果と小パターンによる測定結果との差が小さく、その差は１桁以内に抑えられている。すなわち試料２は、ＴＥＧパターンの面積依存性が小さいといえる。また試料２では、ＲｎおよびＲｐが共に低く良好である。なお試料２の材料層の組成比は、図８に示される三角錐領域ＴＰ２にも含まれている。
【００６９】
３．試料３について
試料３の材料層の組成（Ｔｉ、Ａｌ、Ｓｉ）は（１、２、３）であり、組成比（ｘ、ｙ、ｚ）は三角錐領域ＴＰ１には含まれていない。試料３の組成比は、三角錐領域ＴＰ１内の組成比と比べると、ＳｉおよびＡｌの原子数比が高く、Ｔｉの原子数比が低くなっている。図１６より、試料３では大パターンでの測定結果と小パターンでの測定結果との差が大きく、ＴＥＧパターンの面積依存性が認められる。また試料３ではＲｎが高くなる傾向が確認された。
【００７０】
４．試料４について
試料４の材料層の組成（Ｔｉ、Ａｌ、Ｓｉ）は（５、５、５）であり、組成比（ｘ、ｙ、ｚ）は試料２と同様に、三角錐領域ＴＰ１に含まれる。図１６より、試料４では、大パターンでの測定結果と小パターンでの測定結果との差が小さく、その差は１桁以内に抑えられている。すなわち試料４は、ＴＥＧパターンの面積依存性が小さいといえる。またＲｎが特に低い結果となっている。これは材料層の厚さ（Ｔｉ層、Ａｌ層およびＳｉ層の合計厚さ）を厚くしたことにより、電極層における厚さの均一性が向上したからであると考えられる。なお試料４の材料層の組成比は、三角錐領域ＴＰ２にも含まれている。
【００７１】
以上の結果より、Ｔｉの原子数比をＸ軸、Ａｌの原子数比をＹ軸、Ｓｉの原子数比をＺ軸とする三次元直交座標中の点（ｘ、ｙ、ｚ）（ただし、ｘ、ｙおよびｚはいずれも０より大きい数値である）によって、材料層１０１に含まれるＴｉ、ＡｌおよびＳｉの組成比を表し、点（ｘ、ｙ、ｚ）が、原点（０、０、０）、点（１、２、２）、点（２、１、２）および点（２、２、１）の４点を頂点とする三角錐領域ＴＰ１に含まれるように、材料層１０１の組成を決定することにより、ｎ型領域１４およびｐ型領域１８の双方との間で低い接触抵抗を示し、さらにＴＥＧパターンの面積依存性が小さい電極層１０２を形成できることが実証できたといえる。
【００７２】
〔電極層の組成分析〕
次に、三角錐領域ＴＰ１に含まれる組成比を有する材料層から得られた電極層の組成を分析した。
【００７３】
組成分析用の試料として、表３に示すようにＴｉ層、Ａｌ層およびＳｉ層の厚さを変更することを除いては、試料１〜試料４と同様にして試料５および試料６に係るＳｉＣ半導体装置を得た。試料５および試料６に係る電極層において、Ｔｉ、ＡｌおよびＳｉの原子数比（組成比）は同じである。表３に示すとおり、試料６の電極層は、試料５の電極層の３倍の厚さを有するものである。以下の説明では、Ｔｉ層の厚さが２０ｎｍ、Ａｌ層の厚さが３０ｎｍ、Ｓｉ層の厚さが３０ｎｍである材料層から得られた電極層の厚さを基準として、その倍数比によって電極層の厚さを表記する。この基準によれば、たとえば試料５の電極層の厚さは「１Ｔ（１倍厚）」であり、試料６の電極層の厚さは「３Ｔ（３倍厚）」となる。なお試料５および試料６は、いずれも実施例に相当する。
【００７４】
【表３】
2016081995.tif 000005
【００７５】
マイクロサンプリング（登録商標）法によって、電極層１０２の表面に垂直な断面サンプルを得、該断面サンプルをＳＴＥＭ−ＥＤＸ法によって分析した。このとき断面サンプルは、電子線が十分透過できるように、ＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ  ｓｙｓｔｅｍ）を用いて１００〜１５０ｎｍ程度の厚さまで薄片化し、ＳＴＥＭの加速電圧は、２００ｋＶ程度とした。これにより数ｎｍ程度の空間分解能を確保した。
【００７６】
図１７は、断面サンプルの面分析結果、すなわちＳｉＣ層１００内から電極層１０２を通って被覆層１０３（バリアメタル層１０３ａおよび金属配線層１０３ｂ）内に至る領域における元素マッピング結果である。図１７から分かるように、上記の組成を有する材料層１０１から得られた電極層１０２では、電極層１０２と被覆層１０３との界面Ｆ２にＡｌが偏析している。
【００７７】
次に図１２中の矢印Ａｎおよび矢印Ａｐの如く、電極層１０２の厚さ方向に沿って、ｎ型領域１４あるいはｐ型領域１８から電極層１０２を通って被覆層１０３に至る線上における検出元素の原子数濃度の推移を調査した。
【００７８】
１−１．ｎ型領域上の電極層の組成について（厚さが３Ｔの場合）
図１８は、試料６（厚さ３Ｔ）における矢印Ａｎ上の各元素の原子数濃度の推移を示すグラフである。図１８の横軸は、電極層１０２の厚さ方向に沿った距離［単位：ｎｍ］を示し、縦軸は各元素の原子数濃度［単位：％］を示している。図１８に示すように、電極層１０２の内部は、主にＴｉとＳｉとから構成され、Ａｌは前述のように電極層１０２と被覆層１０３（バリアメタル層１０３ａ）との界面Ｆ２に偏析している。
【００７９】
図１９は、図１８からＯ（酸素）、ＡｌおよびＴｉのみを抽出したグラフである。図１８より、電極層１０２はＴｉ、ＡｌおよびＳｉに加えてＯを含んでおり、さらにＡｌおよびＯは、電極層１０２と被覆層１０３との界面Ｆ２に存在していることが分かる。
【００８０】
また電極層１０２の内部のＡｌの原子数濃度は、界面Ｆ２におけるＡｌの原子数濃度よりも低くなっている。さらに電極層１０２の内部のＯの原子数濃度も、界面Ｆ２におけるＯの原子数濃度よりも低くなっている。
【００８１】
ここで図１８において、炭素（Ｃ）の推移に着目すると、電極層１０２中のＣの原子数濃度が非常に低いことが分かる。表４に、電極層１０２とＳｉＣ層１００との界面Ｆ１でのＣの原子数濃度と、電極層１０２の内部でのＣの原子数濃度の平均値を示す。表４に示すように、電極層１０２とＳｉＣ層１００との界面Ｆ１におけるＣの原子数濃度は１０％以下である。さらに電極層１０２の内部では、界面Ｆ１よりもＣの原子数濃度が低下している。
【００８２】
【表４】
2016081995.tif 000006
【００８３】
１−２．ｐ型領域上の電極層の組成について（電極層の厚さが３Ｔの場合）
図２０は、試料６（厚さ３Ｔ）における矢印Ａｐ上の各元素の原子数濃度の推移を示すグラフであり、図２１は、図２０からＯ、ＡｌおよびＴｉのみを抽出したグラフである。ｐ型領域１８上での各元素の推移も、前述したｎ型領域１４上での各元素の推移と似通っており大差はない。すなわちｐ型領域１８上であっても電極層１０２は、Ｔｉ、ＡｌおよびＳｉに加えてＯを含んでおり、さらにＡｌおよびＯは、電極層１０２と被覆層１０３との界面Ｆ２に存在している。
【００８４】
ｎ型領域１４上の場合と同様に、電極層１０２の内部のＡｌの原子数濃度は、界面Ｆ２におけるＡｌの原子数濃度よりも低くなっており、電極層１０２の内部のＯの原子数濃度も、界面Ｆ２におけるＯの原子数濃度よりも低くなっている。
【００８５】
またｎ型領域１４上と同様に、電極層１０２中のＣの原子数濃度も低くなっている。電極層１０２とＳｉＣ層１００との界面Ｆ１でのＣの原子数濃度、ならびに電極層１０２の内部のＣの原子数濃度の平均値を表４に示す。
【００８６】
２−１．ｎ型領域上の電極層の組成について（電極層の厚さが１Ｔの場合）
図２２は、試料５（厚さ１Ｔ）における矢印Ａｎ上の各元素の原子数濃度の推移を示すグラフである。また図２３は、図２２からＯ、ＡｌおよびＴｉのみを抽出したグラフである。ＡｌおよびＯが電極層１０２と被覆層１０３との界面Ｆ２に存在する点は、試料６（厚さ３Ｔ）と同様である。しかし前述した試料６（３Ｔ）での推移に比べると、厚さが薄くなることにより、Ａｌが電極層１０２の内部にまで入り込んでいる。この場合、ｎ型領域１４とオーミック接触し難いＡｌの存在個所と、ｎ型領域１４との距離が近くなり、ｎ型領域１４との接触抵抗が高くなることが懸念される。またＣも電極層１０２の内部にまで入り込んでおり、これによりオーミック接触が阻害されることも懸念される。
【００８７】
２−２．ｐ型領域上の電極層の組成について（電極層の厚さが１Ｔの場合）
図２４は、試料５（厚さ１Ｔ）における矢印Ａｐ上の各元素の原子数濃度の推移を示すグラフである。また図２５は、図２４からＯ、ＡｌおよびＴｉのみを抽出したグラフである。１Ｔ（１倍厚）の場合も、ｎ型領域１４上とｐ型領域１８上との間で電極層１０２の組成に大差はなく、ｐ型領域１８上でもＡｌおよびＯが電極層１０２と被覆層１０３との界面Ｆ２に存在しており、試料６（厚さ３Ｔ）に比べると、ＡｌおよびＯが電極層１０２の内部まで入りこんでいることが分かる。
【００８８】
３．電極層中のＡｌおよびＯの分布について
以上のように、電極層１０２ではＡｌおよびＯの分布に特徴が認められる。図２６は、前述した試料５（厚さ１Ｔ）および試料６（厚さ３Ｔ）において電極層１０２を、その厚さ方向に、界面Ｆ１を含む第１の領域Ｒ１、電極層の中央部を含む第２の領域Ｒ２、および界面Ｆ２を含む第３の領域Ｒ３の３つの領域に３等分し、各領域を横軸として、各領域でのＡｌの原子数濃度の最大値をプロットしたグラフである。また図２７は、同様のプロットをＯについて行ったグラフである。
【００８９】
図２６および図２７から分かるように、ＡｌおよびＯの分布は似通っており、いずれも電極の内部から表層（第３の領域Ｒ３）に向かって濃度が増加している。この傾向は、ｎ型領域上であっても、ｐ型領域上であっても同様である。また前述したように、電極層１０２が厚くなるほど、ＳｉＣ層１００との界面Ｆ１（第１の領域Ｒ１）から電極内部（第２の領域Ｒ２）において、ＡｌおよびＯの濃度が低下している。たとえば１Ｔ（１倍厚）の場合は、第３の領域Ｒ３（電極表層）でのＡｌの原子数濃度の最大値を「１」とすると、第２の領域Ｒ２（電極内部）でのＡｌの原子数濃度の最大値は、「０．７０〜０．７５」程度である。これに対して３Ｔ（３倍厚）の場合は、第３の領域Ｒ３でのＡｌの原子数濃度の最大値を「１」とすると、第２の領域Ｒ２でのＡｌの原子数濃度の最大値は、「０．１」以下まで低下している。
【００９０】
図２８および図２９は、図２６および図２７と同様のプロットをＡｌの原子数濃度の平均値ならびにＯの原子数濃度の平均値に対して行ったグラフである。平均値の推移からも、前述した最大値の推移と同じ傾向が読み取れる。
【００９１】
以上のようにメカニズムの詳細は不明ながら、本実施形態に係る電極層１０２においては、ＡｌとＯの挙動に相関が認められる。
【００９２】
〔電極層の厚さと接触抵抗との関係〕
上述したように、電極層１０２の厚さ（すなわち元材である材料層１０１の厚さ）は、電極層１０２の組成（Ａｌ、Ｏの分布）に影響を及ぼす因子であることが分かった。そこで電極層１０２の厚さと接触抵抗との関係を調査した。図３２は、電極層の厚さと接触抵抗との関係を示すグラフである。図３２の横軸は、１Ｔの倍数比を示しており、縦軸は接触抵抗を示している。接触抵抗は、前述した大パターン（Ｌ−ＴＥＧ）および小パターン（Ｓ−ＴＥＧ）を用いて、ｎ型領域１４上およびｐ型領域１８上で測定した。測定は、０．５Ｔ（０．５倍厚）〜５Ｔ（５倍厚）の範囲で行った。なお材料層１０１における各層の厚さ（Ｔｉ、ＡｌおよびＳｉの原子数比）は、前述した試料５および試料６と同じとしている。
【００９３】
図３２から分かるように、接触抵抗は、電極層の厚さが０．５Ｔから１．０Ｔに増加すると急激に減少し、１．０Ｔ以降は緩やかな減少に転じている。こうした結果となる理由は、前述したように元材（ＳｉおよびＡｌ）の蒸発挙動と関連があると考えられる。
【００９４】
〔電極層の厚さの均一性と接触抵抗との関係〕
次に電極層１０２の厚さの均一性と接触抵抗との関係を調査した。先ず厚さが異なる試料（電極層）を複数準備し、接触抵抗を測定した。次いで前述した方法に従って、各電極層の断面サンプルを得、電極層の厚さの平均値Ｔave、最大値Ｔmaxおよび最小値Ｔminをそれぞれ測定し、さらに厚さの均一性の指標である「（Ｔmax−Ｔmin）／Ｔave」を算出した。結果を図３３に示す。図３３中、横軸は電極層の厚さ（１Ｔの倍数比）を示しており、縦軸は「（Ｔmax−Ｔmin）／Ｔave」の値を示している。
【００９５】
図３３から分かるように、厚さが０．５Ｔから１．５Ｔに変化すると、「（Ｔmax−Ｔmin）／Ｔave」の値が急激に減少して１．０以下となっており、１．５Ｔにおいて約０．２となり、さらに１．５Ｔ以降は緩やかな減少に転じている。よって電極層１０２の厚さは、１．５Ｔ以上が好ましい。一例として、厚さが１Ｔおよび３Ｔの場合における電極層の厚さの平均値Ｔave、「（Ｔmax−Ｔmin）／Ｔave」、ならびに接触抵抗の測定結果を表５に示す。
【００９６】
【表５】
2016081995.tif 000007
【００９７】
表５より、電極層の厚さの均一性が高まることにより、接触抵抗を小さくできることが分かる。図３０および図３１は、表５に示す試料の実際のＳＴＥＭ像である。図３０より、厚さの均一性（「（Ｔmax−Ｔmin）／Ｔave」）が０．８３である試料では、局所的に厚さがゼロ（０）に近い部分が生じており、これにより接触抵抗が増加していると予想される。これに対して図３１に示される厚さの均一性が０．１１である試料では、電極層の厚さは非常に均一であり、かつ接触抵抗が低い。これらの結果から、「（Ｔmax−Ｔmin）／Ｔave」は、好ましくは１．０以下であり、より好ましくは０．８０以下であり、特に好ましくは０．２０以下である。また電極層の厚さの平均値Ｔaveは、好ましくは５０ｎｍ以上であり、特に好ましくは１００ｎｍ以上３００ｎｍ以上であるといえる。
【００９８】
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９９】
１１  単結晶基板
１２  ドリフト層
１３  ボディ領域
１４  ｎ型領域
１５  ゲート絶縁膜
１６  層間絶縁膜
１７  ゲート電極
１８  ｐ型領域
２０  ドレイン電極
１００  炭化珪素（ＳｉＣ）層
１０１ａ  Ｔｉ層
１０１ｂ  Ａｌ層
１０１ｃ  Ｓｉ層
１０１  材料層
１０２  電極層
１０３  被覆層
１０３ａ  バリアメタル層
１０３ｂ  金属配線層
１０００  炭化珪素（ＳｉＣ）半導体装置
Ａｎ，Ａｐ  矢印
Ｆ１，Ｆ２  界面
ＭＲ  測定領域
Ｐ１０，Ｐ２０  ＴＥＧパターン
Ｐ１１，Ｐ２１  電極部
Ｐ１２，Ｐ２２  パッド部
Ｐ２１ａ  電極
Ｒ１  第１の領域
Ｒ２  第２の領域
Ｒ３  第３の領域
ＴＰ１，ＴＰ２  三角錐領域
ＢＴ  底部
ＳＷ  側壁
ＴＲ  トレンチ
Ｗ  パターン幅
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５  電極間隔
Ｎmax  極大値
Ｎmin  極小値
【図１】
2016081995.tif 000008
【図２】
2016081995.tif 000009
【図３】
2016081995.tif 000010
【図４】
2016081995.tif 000011
【図５】
2016081995.tif 000012
【図６】
2016081995.tif 000013
【図７】
2016081995.tif 000014
【図８】
2016081995.tif 000015
【図９】
2016081995.tif 000016
【図１０】
2016081995.tif 000017
【図１１】
2016081995.tif 000018
【図１２】
2016081995.tif 000019
【図１３】
2016081995.tif 000020
【図１４】
2016081995.tif 000021
【図１５】
2016081995.tif 000022
【図１６】
2016081995.tif 000023
【図１８】
2016081995.tif 000024
【図１９】
2016081995.tif 000025
【図２０】
2016081995.tif 000026
【図２１】
2016081995.tif 000027
【図２２】
2016081995.tif 000028
【図２３】
2016081995.tif 000029
【図２４】
2016081995.tif 000030
【図２５】
2016081995.tif 000031
【図２６】
2016081995.tif 000032
【図２７】
2016081995.tif 000033
【図２８】
2016081995.tif 000034
【図２９】
2016081995.tif 000035
【図３２】
2016081995.tif 000036
【図３３】
2016081995.tif 000037
【図３４】
2016081995.tif 000038
【図３５】
2016081995.tif 000039
【図３６】
2016081995.tif 000040
【図１７】
2016081995.tif 000041
【図３０】
2016081995.tif 000042
【図３１】
2016081995.tif 000043