(57)【要約】【課題】クローズドループの一部に測定用抵抗が挿入されていなくても、オペアンプの出力端子と帰還回路との間の接続を切断して、オペアンプの出力端子と帰還回路との間に測定器を挿入することなく、測定対象回路の位相余裕及びゲイン余裕を測定することができるようにする。【解決手段】測定対象回路１の位相及びゲインを算出する位相ゲイン算出部２２と、信号源２１から出力される信号ＶＳの周波数を可変する周波数制御部２４とを設け、余裕特定部２５が、各々の周波数での測定対象回路１の位相及びゲインから、測定対象回路１の位相余裕及びゲイン余裕を特定する。【選択図】図１
2016223947.tif 000002
【特許請求の範囲】
【請求項１】
オペアンプの出力端子と反転入力端子との間に帰還回路が接続されている測定対象回路の位相余裕及びゲイン余裕を測定する際に、前記オペアンプの非反転入力端子に接続される信号源と、
前記測定対象回路の位相余裕及びゲイン余裕を測定する際に、前記オペアンプの出力端子と、前記オペアンプの反転入力端子と、前記オペアンプの非反転入力端子とに接続され、前記オペアンプの出力端子から前記帰還回路に出力される信号、前記帰還回路から前記オペアンプの反転入力端子に出力される信号及び前記信号源から前記オペアンプの非反転入力端子に出力される信号を用いて、前記測定対象回路の位相及びゲインを算出する位相ゲイン算出部と、
前記信号源から出力される信号の周波数を可変する周波数制御部と、
前記周波数制御部により信号の周波数が変えられる毎に、前記位相ゲイン算出部により算出された位相及びゲインを収集し、各々の周波数での前記測定対象回路の位相及びゲインから、前記測定対象回路の位相余裕及びゲイン余裕を特定する余裕特定部と
を備えた位相余裕ゲイン余裕測定回路。
【請求項２】
一端が前記オペアンプの出力端子に接続されて、他端が前記オペアンプの反転入力端子に接続される可変コンデンサと、
前記余裕特定部により特定された測定対象回路の位相余裕及びゲイン余裕に応じて、前記可変コンデンサの容量値を調整するコンデンサ制御部と
を備えたことを特徴とする請求項１記載の位相余裕ゲイン余裕測定回路。
【請求項３】
前記オペアンプの出力端子とグランドとの間に接続される可変抵抗と可変コンデンサからなる直列回路と、
前記余裕特定部により特定された測定対象回路の位相余裕及びゲイン余裕に応じて、前記直列回路を構成している前記可変抵抗の抵抗値及び前記可変コンデンサの容量値を調整する抵抗コンデンサ制御部と
を備えたことを特徴とする請求項１記載の位相余裕ゲイン余裕測定回路。
【請求項４】
前記オペアンプの非反転入力端子と反転入力端子との間に接続される可変抵抗と可変コンデンサからなる直列回路と、
前記余裕特定部により特定された測定対象回路の位相余裕及びゲイン余裕に応じて、前記直列回路を構成している前記可変抵抗の抵抗値及び前記可変コンデンサの容量値を調整する抵抗コンデンサ制御部と
を備えたことを特徴とする請求項１記載の位相余裕ゲイン余裕測定回路。
【請求項５】
一端が前記オペアンプの非反転入力端子に接続される第１のスイッチと、
一端が前記オペアンプの出力端子に接続される第２のスイッチと、
一端が前記第１及び第２のスイッチの他端に接続される可変抵抗と、
一端が前記可変抵抗の他端に接続される第３のスイッチと、
一端が前記オペアンプの出力端子に接続される第４のスイッチと、
一端が前記第３及び第４のスイッチの他端に接続される可変コンデンサと、
一端が前記オペアンプの反転入力端子に接続される第５のスイッチと、
一端が前記可変コンデンサ及び前記第５のスイッチの他端に接続されて、他端がグランドに接地される第６のスイッチとから構成されている可変素子回路と、
前記可変素子回路を構成している第１から第６のスイッチの開閉を制御するスイッチ制御部と、
前記余裕特定部により特定された測定対象回路の位相余裕及びゲイン余裕に応じて、前記可変素子回路を構成している前記可変抵抗の抵抗値及び前記可変コンデンサの容量値を調整する抵抗コンデンサ制御部と
を備えたことを特徴とする請求項１記載の位相余裕ゲイン余裕測定回路。
【請求項６】
前記スイッチ制御部は、前記第１から第３及び第６のスイッチを開状態に制御するとともに、前記第４及び第５のスイッチを閉状態に制御し、
前記抵抗コンデンサ制御部は、前記余裕特定部により特定された測定対象回路の位相余裕及びゲイン余裕に応じて、前記可変コンデンサの容量値を調整することを特徴とする請求項５記載の位相余裕ゲイン余裕測定回路。
【請求項７】
前記スイッチ制御部は、前記第１、第４及び第５のスイッチを開状態に制御するとともに、前記第２、第３及び第６のスイッチを閉状態に制御し、
前記抵抗コンデンサ制御部は、前記余裕特定部により特定された測定対象回路の位相余裕及びゲイン余裕に応じて、前記可変抵抗の抵抗値及び前記可変コンデンサの容量値を調整することを特徴とする請求項５記載の位相余裕ゲイン余裕測定回路。
【請求項８】
前記スイッチ制御部は、前記第２、第４及び第６のスイッチを開状態に制御するとともに、前記第１、第３及び第５のスイッチを閉状態に制御し、
前記抵抗コンデンサ制御部は、前記余裕特定部により特定された測定対象回路の位相余裕及びゲイン余裕に応じて、前記可変抵抗の抵抗値及び前記可変コンデンサの容量値を調整することを特徴とする請求項５記載の位相余裕ゲイン余裕測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、測定対象回路であるクローズドループのオペアンプ回路の位相余裕及びゲイン余裕を測定する位相余裕ゲイン余裕測定回路に関するものである。
【背景技術】
【０００２】
一般的なクローズドループのオペアンプ回路は、非反転入力端子（＋）に電圧Ｖｉｎが印加され、出力端子から電圧Ｖｏｕｔを出力するオペアンプと、一端がオペアンプの出力端子に接続され、他端がオペアンプの反転入力端子（−）に接続されるフィードバック回路（帰還回路）とから構成されている。
ここで、オペアンプのオープンループゲインをＡ０、フィードバック回路の伝達関数をβとすると、オペアンプの非反転入力端子（＋）に印加される電圧Ｖｉｎと、オペアンプの出力端子から出力される電圧Ｖｏｕｔとの関係は、下記の式（１）のように表される。
2016223947.tif 000003
【０００３】
式（１）において、Ａ０βはオペアンプ回路のループゲインであり、Ａ０β＝−１であれば、Ｖｏｕｔ＝∞になる。
Ｖｏｕｔ＝∞になる状態が発振であり、発振になる条件を絶対式で表すと、下記の式（２）（３）のようになる。この発振になる条件はバルクハウゼンの発振条件と呼ばれる。
｜Ａ０β｜＝１                                  （２）
位相＝−１８０°±（３６０°×ｎ）              （３）
ｎ＝０，±１，±２，・・・
式（２）において、｜Ａ０β｜＝１は、ゲインが０ｄＢであることに相当する。
【０００４】
オペアンプ回路の位相余裕は、ゲインが０ｄＢであるときのオペアンプ回路の位相が、式（３）に示す発振条件を満足している位相に対して、どの程度の差があるかを示すものである。
また、オペアンプ回路のゲイン余裕は、位相が−１８０°±（３６０°×ｎ）であるときのオペアンプ回路のゲインが、０ｄＢに対して、どの程度のマイナスの値を有しているかを示すものである。
一般的に、位相余裕については４５°以上、ゲイン余裕については１０ｄＢ以上あることが望ましいとされている。
【０００５】
一般的には、オペアンプ回路の位相余裕及びゲイン余裕を測定する場合、オペアンプの出力端子とフィードバック回路との間の接続を切断して、オペアンプの出力端子とフィードバック回路との間に測定器を挿入する。
このとき、測定器の信号源が、フィードバック回路に対してＰ２の信号を出力すると、オペアンプの出力端子から出力されるＰ１の信号は、Ｐ２の信号が−Ａ０β倍されたものとなるため、測定器が、Ｐ１の信号とＰ２の信号を測定することで、オペアンプ回路のループゲインＡ０βを算出し、ループゲインＡ０βから位相余裕及びゲイン余裕を求めるようにする。
【０００６】
なお、オペアンプ回路の位相余裕及びゲイン余裕を測定する際に、オペアンプの出力端子とフィードバック回路との間の接続を切断して、オペアンプの出力端子とフィードバック回路との間に測定器を挿入する手間を省くために、以下の特許文献１には、測定対象回路のクローズドループの一部に測定用抵抗を事前に挿入し、その測定用抵抗の両端の電圧を測定することで、ループ特性を得る方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６２−１８２６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の位相余裕ゲイン余裕測定回路は以上のように構成されているので、測定対象回路が、クローズドループの一部に測定用抵抗が事前に挿入されているオペアンプ回路であれば、オペアンプ回路の位相余裕及びゲイン余裕を測定する際に、オペアンプの出力端子とフィードバック回路との間の接続を切断して、オペアンプの出力端子とフィードバック回路との間に測定器を挿入するという手間を省くことができる。しかし、全ての測定対象回路が、クローズドループの一部に測定用抵抗が事前に挿入されているオペアンプ回路であるとは限らず、測定用抵抗が挿入されていないオペアンプ回路については、位相余裕やゲイン余裕を測定することができない。したがって、測定用抵抗が挿入されていないオペアンプ回路については、オペアンプの出力端子とフィードバック回路との間の接続を切断して、オペアンプの出力端子とフィードバック回路との間に測定器を挿入する必要があり、位相余裕及びゲイン余裕の測定に多くの手間と時間を要するという課題があった。
また、測定対象回路が、クローズドループの一部に測定用抵抗が事前に挿入されているオペアンプ回路である場合、位相余裕及びゲイン余裕を測定する際の手間が省けても、測定用抵抗が挿入されていることで、オペアンプ回路の設計上の特性と異なるものになっているという課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、クローズドループの一部に測定用抵抗が挿入されていなくても、オペアンプの出力端子と帰還回路との間の接続を切断して、オペアンプの出力端子と帰還回路との間に測定器を挿入することなく、測定対象回路の位相余裕及びゲイン余裕を測定することができる位相余裕ゲイン余裕測定回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る位相余裕ゲイン余裕測定回路は、オペアンプの出力端子と反転入力端子との間に帰還回路が接続されている測定対象回路の位相余裕及びゲイン余裕を測定する際に、オペアンプの非反転入力端子に接続される信号源と、測定対象回路の位相余裕及びゲイン余裕を測定する際に、オペアンプの出力端子と、オペアンプの反転入力端子と、オペアンプの非反転入力端子とに接続され、オペアンプの出力端子から帰還回路に出力される信号、帰還回路からオペアンプの反転入力端子に出力される信号及び信号源からオペアンプの非反転入力端子に出力される信号を用いて、測定対象回路の位相及びゲインを算出する位相ゲイン算出部と、信号源から出力される信号の周波数を可変する周波数制御部とを設け、余裕特定部が、周波数制御部により信号の周波数が変えられる毎に、位相ゲイン算出部により算出された位相及びゲインを収集し、各々の周波数での前記測定対象回路の位相及びゲインから、測定対象回路の位相余裕及びゲイン余裕を特定するようにしたものである。
【発明の効果】
【００１１】
この発明によれば、測定対象回路の位相余裕及びゲイン余裕を測定する際に、オペアンプの非反転入力端子に接続される信号源と、測定対象回路の位相余裕及びゲイン余裕を測定する際に、オペアンプの出力端子と、オペアンプの反転入力端子と、オペアンプの非反転入力端子とに接続され、オペアンプの出力端子から帰還回路に出力される信号、帰還回路からオペアンプの反転入力端子に出力される信号及び信号源からオペアンプの非反転入力端子に出力される信号を用いて、測定対象回路の位相及びゲインを算出する位相ゲイン算出部と、信号源から出力される信号の周波数を可変する周波数制御部とを設け、余裕特定部が、周波数制御部により信号の周波数が変えられる毎に、位相ゲイン算出部により算出された位相及びゲインを収集し、各々の周波数での前記測定対象回路の位相及びゲインから、測定対象回路の位相余裕及びゲイン余裕を特定するように構成したので、クローズドループの一部に測定用抵抗が挿入されていなくても、オペアンプの出力端子と帰還回路との間の接続を切断して、オペアンプの出力端子と帰還回路との間に測定器を挿入することなく、測定対象回路の位相余裕及びゲイン余裕を測定することができる効果がある。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による位相余裕ゲイン余裕測定回路を示す構成図である。
【図２】この発明の実施の形態１による位相余裕ゲイン余裕測定回路の処理内容を示すフローチャートである。
【図３】各周波数でのループゲインＡ０βのゲインｄＢ（Ａ０β）及び位相ｐｈａｓｅ（Ａ０β）を示すボード線図である。
【図４】位相余裕ゲイン余裕測定回路により測定される位相余裕及びゲイン余裕をコンピュータでシミュレーションした場合のシミュレーション結果を示す説明図である。
【図５】位相余裕及びゲイン余裕を増やす方策の一例を示す説明図である。
【図６】この発明の実施の形態２による位相余裕ゲイン余裕測定回路を示す構成図である。
【図７】可変コンデンサ３２の容量値を調整することによる位相補償処理前後の位相余裕及びゲイン余裕を示すボード線図である。
【図８】この発明の実施の形態３による位相余裕ゲイン余裕測定回路を示す構成図である。
【図９】この発明の実施の形態４による位相余裕ゲイン余裕測定回路を示す構成図である。
【図１０】この発明の実施の形態５による位相余裕ゲイン余裕測定回路を示す構成図である。
【図１１】この発明の実施の形態５による位相余裕ゲイン余裕測定回路の可変素子回路６１を示す構成図である。
【図１２】オペアンプ１２の出力端子と反転入力端子（−）との間に可変コンデンサ７６を接続する場合のスイッチの開閉状態を示す説明図である。
【図１３】オペアンプ１２の出力端子とグランドとの間に、可変抵抗７３と可変コンデンサ７６からなる直列回路を接続する場合のスイッチの開閉状態を示す説明図である。
【図１４】オペアンプ１２の非反転入力端子（＋）と反転入力端子（−）との間に、可変抵抗７３と可変コンデンサ７６からなる直列回路を接続する場合のスイッチの開閉状態を示す説明図である。
【発明を実施するための形態】
【００１３】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
【００１４】
実施の形態１．
図１はこの発明の実施の形態１による位相余裕ゲイン余裕測定回路を示す構成図である。
図１において、測定対象回路１は位相余裕ゲイン余裕測定回路２により位相余裕及びゲイン余裕が測定される回路であり、クローズドループの一部に測定用抵抗が挿入されていない。
入力回路１１はオペアンプ１２の非反転入力端子（＋）に対して信号を与える回路である。
オペアンプ１２は非反転入力端子（＋）と反転入力端子（−）と出力端子を有する演算増幅器である。
フィードバック回路１３はオペアンプ１２の出力端子と反転入力端子（−）との間に接続されている帰還回路である。
【００１５】
位相余裕ゲイン余裕測定回路２の信号源２１は測定対象回路１の位相余裕及びゲイン余裕を測定する際に、オペアンプ１２の非反転入力端子（＋）に接続され、例えば、正弦波の信号ＶＳを出力する。このとき、入力回路１１は、オペアンプ１２の非反転入力端子（＋）から外される。
位相ゲイン算出部２２は測定対象回路１の位相余裕及びゲイン余裕を測定する際に、オペアンプ１２の出力端子と、オペアンプ１２の反転入力端子（−）と、オペアンプ１２の非反転入力端子（＋）とに接続される。
位相ゲイン算出部２２はオペアンプ１２の出力端子からフィードバック回路１３に出力される信号Ｐ１、フィードバック回路１３からオペアンプ１２の反転入力端子（−）に出力される信号Ｐ２及び信号源２１からオペアンプ１２の非反転入力端子（＋）に出力される信号ＶＳを測定する測定器２２ａと、その測定器２２ａにより測定された信号Ｐ１，Ｐ２，ＶＳを用いて、測定対象回路１の位相及びゲインを算出する演算器２２ｂとを備えている。
【００１６】
位相ゲイン記憶部２３は例えばＲＡＭやハードディスクなどの記憶装置から構成されており、位相ゲイン算出部２２により算出された測定対象回路１の位相及びゲインを保存する。
周波数制御部２４は信号源２１から出力される信号ＶＳの周波数を可変する制御回路である。
余裕特定部２５は例えばＣＰＵを実装している半導体集積回路あるいはワンチップマイコンなどから構成されており、位相ゲイン記憶部２３から周波数制御部２４により可変された各々の周波数での測定対象回路１の位相及びゲインを読み出し、各々の周波数での測定対象回路１の位相及びゲインから、測定対象回路１の位相余裕及びゲイン余裕を特定する処理を実施する。
図２はこの発明の実施の形態１による位相余裕ゲイン余裕測定回路の処理内容を示すフローチャートである。
【００１７】
次に動作について説明する。
測定対象回路１の位相余裕及びゲイン余裕を測定する際に、位相余裕ゲイン余裕測定回路２の信号源２１の出力端子がオペアンプ１２の非反転入力端子（＋）に接続される。
また、位相ゲイン算出部２２の測定器２２ａが、例えば、プローブなどを用いて、オペアンプ１２の出力端子とフィードバック回路１３を結ぶ信号線に接続されるとともに、フィードバック回路１３とオペアンプ１２の反転入力端子（−）を結ぶ信号線に接続される。
なお、位相ゲイン算出部２２の測定器２２ａは、信号源２１の出力端子と常に接続されているため、信号源２１の出力端子がオペアンプ１２の非反転入力端子（＋）に接続されることで、位相ゲイン算出部２２の測定器２２ａも、オペアンプ１２の非反転入力端子（＋）と接続される。
【００１８】
この実施の形態１では、説明の便宜上、信号源２１から周波数がｆ１，ｆ２，・・・，ｆＮの信号ＶＳが出力されたときのオペアンプ１２のオープンループゲインＡ０及びフィードバック回路１３の伝達関数βを算出するものとする。
以下、信号源２１から出力される信号ＶＳの周波数をｆｎで表記する。ｎは信号ＶＳの周波数を示す変数であり、ｎ＝１，２，・・・，Ｎである。
ただし、位相余裕及びゲイン余裕の測定を開始する初期段階では、ｎ＝１に設定され、順次、ｎの値がインクリメントされるものとする。
【００１９】
まず、位相余裕ゲイン余裕測定回路２の周波数制御部２４は、オペアンプ１２の非反転入力端子（＋）及び位相ゲイン算出部２２に出力する信号ＶＳの周波数をｆ１に初期設定する（図２のステップＳＴ１）。
信号源２１は、周波数制御部２４が信号ＶＳの周波数をｆ１に初期設定すると、周波数ｆ１の信号ＶＳをオペアンプ１２の非反転入力端子（＋）及び位相ゲイン算出部２２に出力する（ステップＳＴ２）。
信号源２１からオペアンプ１２の非反転入力端子（＋）に出力される信号がＶＳであるとき、オペアンプ１２の出力端子からフィードバック回路１３に出力される信号がＰ１、フィードバック回路１３からオペアンプ１２の反転入力端子（−）に出力される信号がＰ２であるとすると、位相ゲイン算出部２２の測定器２２ａが、信号Ｐ１，Ｐ２，ＶＳを測定する（ステップＳＴ３）。
【００２０】
位相余裕ゲイン余裕測定回路２の演算器２２ｂは、測定器２２ａが信号Ｐ１，Ｐ２，ＶＳを測定すると、下記の式（４）に示すように、その信号Ｐ１，Ｐ２，ＶＳを用いて、オペアンプ１２のオープンループゲインＡ０を算出する（ステップＳＴ４）。
また、位相余裕ゲイン余裕測定回路２の演算器２２ｂは、下記の式（５）に示すように、その信号Ｐ１，Ｐ２を用いて、フィードバック回路１３の伝達関数βを算出する（ステップＳＴ４）。
2016223947.tif 000004
2016223947.tif 000005
【００２１】
ここで、オープンループゲインＡ０のゲインｄＢ（Ａ０）及び位相ｐｈａｓｅ（Ａ０）は、下記の式（６）（７）のように表される。
ｄＢ（Ａ０）＝ｄＢ（Ｐ１）−ｄＢ（Ｐ２−ＶＳ）                    （６）
ｐｈａｓｅ（Ａ０）＝ｐｈａｓｅ（Ｐ１）−ｐｈａｓｅ（Ｐ２−ＶＳ）  （７）
また、伝達関数βのゲインｄＢ（β）及び位相ｐｈａｓｅ（β）は、下記の式（８）（９）のように表される。
ｄＢ（β）＝ｄＢ（Ｐ２）−ｄＢ（Ｐ１）                            （８）
ｐｈａｓｅ（β）＝ｐｈａｓｅ（Ｐ２）−ｐｈａｓｅ（Ｐ１）          （９）
測定対象回路１の全体のループゲインＡ０βのゲインｄＢ（Ａ０β）及び位相ｐｈａｓｅ（Ａ０β）は、下記の式（１０）（１１）のように表される。
ｄＢ（Ａ０β）＝ｄＢ（Ａ０）＋ｄＢ（β）                          （１０）
ｐｈａｓｅ（Ａ０β）＝ｐｈａｓｅ（Ａ０）＋ｐｈａｓｅ（β）        （１１）
【００２２】
位相余裕ゲイン余裕測定回路２の演算器２２ｂにより算出されたオペアンプ１２のオープンループゲインＡ０及びフィードバック回路１３の伝達関数βは、周波数制御部２４により初期設定された周波数ｆ１と組みにして、位相ゲイン記憶部２３に記憶される。
周波数制御部２４は、ｎの値をインクリメントし（ステップＳＴ５）、ｎの値がＮを超えていなければ（ステップＳＴ６：ＮＯの場合）、インクリメント後のｎの値にしたがって、オペアンプ１２の非反転入力端子（＋）及び位相ゲイン算出部２２に出力する信号ＶＳの周波数をｆｎに変更する（ステップＳＴ７）。
【００２３】
信号源２１は、周波数制御部２４が信号ＶＳの周波数をｆｎに変更すると、周波数ｆｎの信号ＶＳをオペアンプ１２の非反転入力端子（＋）及び位相ゲイン算出部２２に出力する（ステップＳＴ２）。
位相ゲイン算出部２２の測定器２２ａは、信号源２１が周波数ｆｎの信号ＶＳを出力すると、信号Ｐ１，Ｐ２，ＶＳを測定する（ステップＳＴ３）。
位相余裕ゲイン余裕測定回路２の演算器２２ｂは、測定器２２ａが信号Ｐ１，Ｐ２，ＶＳを測定すると、上記の式（４）に示すように、その信号Ｐ１，Ｐ２，ＶＳを用いて、オペアンプ１２のオープンループゲインＡ０を算出する（ステップＳＴ４）。
また、位相余裕ゲイン余裕測定回路２の演算器２２ｂは、上記の式（５）に示すように、その信号Ｐ１，Ｐ２を用いて、フィードバック回路１３の伝達関数βを算出する（ステップＳＴ４）。
【００２４】
位相余裕ゲイン余裕測定回路２の演算器２２ｂにより算出されたオペアンプ１２のオープンループゲインＡ０及びフィードバック回路１３の伝達関数βは、周波数制御部２４により変更された周波数ｆｎと組みにして、位相ゲイン記憶部２３に記憶される。
周波数制御部２４は、ｎの値をインクリメントし（ステップＳＴ５）、ｎの値がＮを超えていなければ（ステップＳＴ６：ＮＯの場合）、インクリメント後のｎの値にしたがって、オペアンプ１２の非反転入力端子（＋）及び位相ゲイン算出部２２に出力する信号ＶＳの周波数ｆｎを変更する（ステップＳＴ７）。
以下、ｎの値がＮを超えるまで、ステップＳＴ２〜ＳＴ７の処理が繰り返し実施され、ｎの値がＮを超えると（ステップＳＴ６：ＹＥＳの場合）、ステップＳＴ８の処理に移行する。
【００２５】
余裕特定部２５は、位相ゲイン記憶部２３に周波数ｆ１，ｆ２，・・・，ｆＮと組になって記憶されているオペアンプ１２のオープンループゲインＡ０及びフィードバック回路１３の伝達関数βの読み出しを行う（ステップＳＴ８）。
余裕特定部２５は、周波数ｆ１，ｆ２，・・・，ｆＮでのオープンループゲインＡ０及び伝達関数βを読み出すと、周波数ｆ１，ｆ２，・・・，ｆＮでのオープンループゲインＡ０及び伝達関数βを上記の式（１０）（１１）に代入することで、周波数ｆ１，ｆ２，・・・，ｆＮでのループゲインＡ０βのゲインｄＢ（Ａ０β）及び位相ｐｈａｓｅ（Ａ０β）を算出する（ステップＳＴ９）。
【００２６】
図３は各周波数でのループゲインＡ０βのゲインｄＢ（Ａ０β）及び位相ｐｈａｓｅ（Ａ０β）を示すボード線図である。ただし、図３では、説明の便宜上、ゲインｄＢ（Ａ０β）及び位相ｐｈａｓｅ（Ａ０β）をデフォルメして描画している。
測定対象回路１の位相余裕は、図３に示すように、ゲインｄＢ（Ａ０β）が０ｄＢであるときの位相ｐｈａｓｅ（Ａ０β）と１８０°の差で表される。
また、測定対象回路１のゲイン余裕は、図３に示すように、位相ｐｈａｓｅ（Ａ０β）が１８０°であるときのゲインｄＢ（Ａ０β）と０ｄＢの差で表される。
そこで、余裕特定部２５は、周波数ｆ１，ｆ２，・・・，ｆＮでのループゲインＡ０βのゲインｄＢ（Ａ０β）及び位相ｐｈａｓｅ（Ａ０β）を算出すると、ゲインｄＢ（Ａ０β）が０ｄＢであるときの位相ｐｈａｓｅ（Ａ０β）と１８０°の差を求めることで、測定対象回路１の位相余裕を算出する（ステップＳＴ１０）。
また、余裕特定部２５は、位相ｐｈａｓｅ（Ａ０β）が１８０°であるときのゲインｄＢ（Ａ０β）と０ｄＢの差を求めることで、測定対象回路１のゲイン余裕を算出する（ステップＳＴ１０）。
【００２７】
図４は位相余裕ゲイン余裕測定回路により測定される位相余裕及びゲイン余裕をコンピュータでシミュレーションした場合のシミュレーション結果を示す説明図である。
図４（ａ）はオペアンプ１２の出力端子とフィードバック回路１３との間の接続を切断して、オペアンプ１２の出力端子とフィードバック回路１３との間に測定器を挿入することで測定された場合を示し、図４（ｂ）は実施の形態１の位相余裕ゲイン余裕測定回路２により測定された場合を示している。
このシミュレーション結果では、図４（ａ）（ｂ）のどちらでも、位相余裕及びゲイン余裕がほぼ同様に測定されることを示している。
即ち、図４（ａ）（ｂ）のどちらでも、位相余裕は１８°である。また、図４（ａ）のゲイン余裕は２７ｄＢ、図４（ｂ）のゲイン余裕は２６ｄＢであり、１ｄＢの差があるだけである。
【００２８】
以上で明らかなように、この実施の形態１によれば、測定対象回路１の位相余裕及びゲイン余裕を測定する際に、オペアンプ１２の非反転入力端子（＋）に接続される信号源２１と、測定対象回路１の位相余裕及びゲイン余裕を測定する際に、オペアンプ１２の出力端子と、オペアンプ１２の反転入力端子（−）と、オペアンプ１２の非反転入力端子（＋）とに接続され、オペアンプ１２の出力端子からフィードバック回路１３に出力される信号Ｐ１、フィードバック回路１３からオペアンプ１２の反転入力端子（−）に出力される信号Ｐ２及び信号源２１からオペアンプ１２の非反転入力端子（＋）に出力される信号ＶＳを用いて、測定対象回路１の位相及びゲインを算出する位相ゲイン算出部２２と、信号源２１から出力される信号ＶＳの周波数ｆｎを可変する周波数制御部２４とを設け、余裕特定部２５が、周波数制御部２４により信号の周波数ｆｎが変えられる毎に、位相ゲイン算出部２２により算出された位相及びゲインを収集し、各々の周波数での測定対象回路１の位相及びゲインから、測定対象回路１の位相余裕及びゲイン余裕を特定するように構成したので、クローズドループの一部に測定用抵抗が挿入されていなくても、オペアンプ１２の出力端子とフィードバック回路１３との間の接続を切断して、オペアンプ１２の出力端子とフィードバック回路１３との間に測定器を挿入することなく、測定対象回路１の位相余裕及びゲイン余裕を測定することができる効果を奏する。
【００２９】
実施の形態２．
上記実施の形態１では、余裕特定部２５が、周波数ｆ１，ｆ２，・・・，ｆＮでのループゲインＡ０βのゲインｄＢ（Ａ０β）及び位相ｐｈａｓｅ（Ａ０β）から、測定対象回路１の位相余裕及びゲイン余裕を算出するものを示したが、測定対象回路１の位相余裕及びゲイン余裕が足りない場合には、測定対象回路１の位相余裕及びゲイン余裕を増やすようにしてもよい。
【００３０】
一般的に、位相余裕については４５°以上、ゲイン余裕については１０ｄＢ以上あることが望ましいとされており、位相余裕及びゲイン余裕を増やす方策として、例えば、位相補償用コンデンサを追加する方法、スナバ回路を追加する方法、入力端子間の位相補償を行う方法などが考えられる。
図５は位相余裕及びゲイン余裕を増やす方策の一例を示す説明図である。
図５（ａ）は位相補償用コンデンサを追加する方法を示し、図５（ｂ）はスナバ回路を追加する方法を示し、図５（ｃ）は入力端子間の位相補償を行う方法を示している。
【００３１】
図６はこの発明の実施の形態２による位相余裕ゲイン余裕測定回路を示す構成図であり、図６において、図１と同一符号は同一または相当部分を示すので説明を省略する。
スイッチ３１は一端がオペアンプ１２の出力端子に接続されている。
可変コンデンサ３２は容量値の可変が可能なコンデンサであり、一端がスイッチ３１の他端に接続されて、他端がオペアンプ１２の反転入力端子（−）に接続されている。
コンデンサ制御部３３はスイッチ３１の開閉を制御するとともに、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変コンデンサ３２の容量値を調整する回路である。
【００３２】
次に動作について説明する。
ただし、スイッチ３１、可変コンデンサ３２及びコンデンサ制御部３３を追加している点以外は、上記実施の形態１と同様であるため、ここでは、スイッチ３１、可変コンデンサ３２及びコンデンサ制御部３３について説明する。
最初に、測定対象回路１の位相余裕及びゲイン余裕を測定する際には、コンデンサ制御部３３がスイッチ３１を開状態に制御することで、オペアンプ１２の出力端子と反転入力端子（−）との間に可変コンデンサ３２が接続されていない状態にする。
この状態で、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕が足りない場合、例えば、位相余裕が４５°未満、あるいは、ゲイン余裕が１０ｄＢ未満であるような場合、コンデンサ制御部３３が、スイッチ３１を閉状態に制御して、オペアンプ１２の出力端子と反転入力端子（−）との間に可変コンデンサ３２が接続されている状態にしてから、その位相余裕やゲイン余裕が少ない程、可変コンデンサ３２の容量値が増えるように可変コンデンサ３２を制御する。
【００３３】
可変コンデンサ３２が、オペアンプ１２の出力端子と反転入力端子（−）との間に接続されている状態は、図５（ａ）に示すように、位相補償用コンデンサが追加されているものに相当し、可変コンデンサ３２の容量値を増やすことで、高域で位相を進ませると、位相余裕を増やすことができる。
コンデンサ制御部３３が可変コンデンサ３２の容量値を調整したのち、上記実施の形態１と同様に、測定対象回路１の位相余裕及びゲイン余裕を測定する。
測定対象回路１の位相余裕及びゲイン余裕が、所望の位相余裕及びゲイン余裕になるまで、可変コンデンサ３２の容量値の調整と、位相余裕及びゲイン余裕の測定とを繰り返し実施する。
これにより、測定対象回路１の位相余裕及びゲイン余裕が、所望の位相余裕及びゲイン余裕になる可変コンデンサ３２の容量値が分かれば、適宜、その容量値を有するコンデンサをフィードバック回路１３と並列に接続することが可能になり、測定対象回路１の位相余裕及びゲイン余裕の適正化を図ることができる。
【００３４】
図７は可変コンデンサ３２の容量値を調整することによる位相補償処理前後の位相余裕及びゲイン余裕を示すボード線図である。
図７（ａ）は位相補償処理前の位相余裕及びゲイン余裕を示し、図７（ｂ）は位相補償処理後の位相余裕及びゲイン余裕を示している。
図７の例では、可変コンデンサ３２の容量値を調整することで、位相余裕が１８°から６１°に改善し、ゲイン余裕が２６ｄＢから３５ｄＢに改善していることが分かる。
【００３５】
以上で明らかなように、この実施の形態２によれば、一端がオペアンプ１２の出力端子に接続されるスイッチ３１と、一端がスイッチ３１の他端に接続されて、他端がオペアンプ１２の反転入力端子（−）に接続される可変コンデンサ３２と、スイッチ３１の開閉を制御するとともに、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変コンデンサ３２の容量値を調整するコンデンサ制御部３３とを備えるように構成したので、測定対象回路１の位相余裕及びゲイン余裕の適正化を図ることが可能になる効果を奏する。
【００３６】
実施の形態３．
上記実施の形態２では、オペアンプ１２の出力端子と反転入力端子（−）との間に可変コンデンサ３２を接続することで、測定対象回路１の位相余裕及びゲイン余裕を増やすものを示したが、この実施の形態３では、図５（ｂ）に示すようなスナバ回路を追加することで、測定対象回路１の位相余裕及びゲイン余裕を増やすものについて説明する。
【００３７】
図８はこの発明の実施の形態３による位相余裕ゲイン余裕測定回路を示す構成図であり、図８において、図１と同一符号は同一または相当部分を示すので説明を省略する。
スイッチ４１は一端がオペアンプ１２の出力端子に接続されている。
可変抵抗４２は抵抗値の可変が可能な抵抗であり、一端がスイッチ４１の他端に接続されている。
可変コンデンサ４３は容量値の可変が可能なコンデンサであり、一端が可変抵抗４２の他端に接続され、他端がグランドに接地されている。
抵抗コンデンサ制御部４４はスイッチ４１の開閉を制御するとともに、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変抵抗４２の抵抗値及び可変コンデンサ４３の容量値を調整する回路である。
【００３８】
次に動作について説明する。
ただし、スイッチ４１、可変抵抗４２、可変コンデンサ４３及び抵抗コンデンサ制御部４４を追加している点以外は、上記実施の形態１と同様であるため、ここでは、スイッチ４１、可変抵抗４２、可変コンデンサ４３及び抵抗コンデンサ制御部４４について説明する。
最初に、測定対象回路１の位相余裕及びゲイン余裕を測定する際には、抵抗コンデンサ制御部４４がスイッチ４１を開状態に制御することで、オペアンプ１２の出力端子とグランドとの間に、可変抵抗４２と可変コンデンサ４３からなる直列回路が接続されていない状態にする。
この状態で、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕が足りない場合、例えば、位相余裕が４５°未満、あるいは、ゲイン余裕が１０ｄＢ未満であるような場合、抵抗コンデンサ制御部４４が、スイッチ４１を閉状態に制御して、オペアンプ１２の出力端子とグランドとの間に、可変抵抗４２と可変コンデンサ４３からなる直列回路が接続されている状態にしてから、その位相余裕及びゲイン余裕に応じて、可変抵抗４２の抵抗値及び可変コンデンサ４３の容量値を調整する。
【００３９】
可変抵抗４２と可変コンデンサ４３からなる直列回路が、オペアンプ１２の出力端子とグランドとの間に接続されている状態は、図５（ｂ）に示すように、スナバ回路が追加されているものに相当する。スナバ回路は、ゲインのピークを抑える作用をもたらすため、クローズドループの安定化を図ることができる。
抵抗コンデンサ制御部４４が、可変抵抗４２の抵抗値及び可変コンデンサ４３の容量値を調整したのち、上記実施の形態１と同様に、測定対象回路１の位相余裕及びゲイン余裕を測定する。
測定対象回路１の位相余裕及びゲイン余裕が、所望の位相余裕及びゲイン余裕になるまで、可変抵抗４２の抵抗値及び可変コンデンサ４３の容量値の調整と、位相余裕及びゲイン余裕の測定とを繰り返し実施する。
これにより、測定対象回路１の位相余裕及びゲイン余裕が、所望の位相余裕及びゲイン余裕になる可変抵抗４２の抵抗値及び可変コンデンサ４３の容量値が分かれば、適宜、その抵抗値を有する抵抗と、その容量値を有するコンデンサとの直列回路をオペアンプ１２の出力端子とグランドとの間に接続することが可能になり、測定対象回路１の位相余裕及びゲイン余裕の適正化を図ることができる。
【００４０】
以上で明らかなように、この実施の形態３によれば、一端がオペアンプ１２の出力端子に接続されているスイッチ４１と、一端がスイッチ４１の他端に接続されている可変抵抗４２と、一端が可変抵抗４２の他端に接続され、他端がグランドに接地されている可変コンデンサ４３と、スイッチ４１の開閉を制御するとともに、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変抵抗４２の抵抗値及び可変コンデンサ４３の容量値を調整する抵抗コンデンサ制御部４４とを備えるように構成したので、測定対象回路１の位相余裕及びゲイン余裕の適正化を図ることが可能になる効果を奏する。
【００４１】
実施の形態４．
上記実施の形態２では、オペアンプ１２の出力端子と反転入力端子（−）との間に可変コンデンサ３２を接続することで、測定対象回路１の位相余裕及びゲイン余裕を増やすものを示したが、この実施の形態４では、図５（ｃ）に示すように、入力端子間の位相補償を行うことで、測定対象回路１の位相余裕及びゲイン余裕を増やすものについて説明する。
【００４２】
図９はこの発明の実施の形態４による位相余裕ゲイン余裕測定回路を示す構成図であり、図９において、図１と同一符号は同一または相当部分を示すので説明を省略する。
スイッチ５１は一端がオペアンプ１２の非反転入力端子（＋）に接続されている。
可変抵抗５２は抵抗値の可変が可能な抵抗であり、一端がスイッチ５１の他端に接続されている。
可変コンデンサ５３は容量値の可変が可能なコンデンサであり、一端が可変抵抗５２の他端に接続され、他端がオペアンプ１２の反転入力端子（−）に接続されている。
抵抗コンデンサ制御部５４はスイッチ５１の開閉を制御するとともに、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変抵抗５２の抵抗値及び可変コンデンサ５３の容量値を調整する回路である。
【００４３】
次に動作について説明する。
ただし、スイッチ５１、可変抵抗５２、可変コンデンサ５３及び抵抗コンデンサ制御部５４を追加している点以外は、上記実施の形態１と同様であるため、ここでは、スイッチ５１、可変抵抗５２、可変コンデンサ５３及び抵抗コンデンサ制御部５４について説明する。
最初に、測定対象回路１の位相余裕及びゲイン余裕を測定する際には、抵抗コンデンサ制御部５４がスイッチ５１を開状態に制御することで、オペアンプ１２の非反転入力端子（＋）と反転入力端子（−）との間に、可変抵抗５２と可変コンデンサ５３からなる直列回路が接続されていない状態にする。
この状態で、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕が足りない場合、例えば、位相余裕が４５°未満、あるいは、ゲイン余裕が１０ｄＢ未満であるような場合、抵抗コンデンサ制御部５４が、スイッチ５１を閉状態に制御して、オペアンプ１２の非反転入力端子（＋）と反転入力端子（−）との間に、可変抵抗５２と可変コンデンサ５３からなる直列回路が接続されている状態にしてから、その位相余裕及びゲイン余裕に応じて、可変抵抗５２の抵抗値及び可変コンデンサ５３の容量値を調整する。
【００４４】
可変抵抗５２と可変コンデンサ５３からなる直列回路が、オペアンプ１２の非反転入力端子（＋）と反転入力端子（−）との間に接続されている状態は、図５（ｃ）に示すように、入力端子間の位相補償を行うものに相当する。
抵抗コンデンサ制御部５４が、可変抵抗５２の抵抗値及び可変コンデンサ５３の容量値を調整したのち、上記実施の形態１と同様に、測定対象回路１の位相余裕及びゲイン余裕を測定する。
測定対象回路１の位相余裕及びゲイン余裕が、所望の位相余裕及びゲイン余裕になるまで、可変抵抗５２の抵抗値及び可変コンデンサ５３の容量値の調整と、位相余裕及びゲイン余裕の測定とを繰り返し実施する。
これにより、測定対象回路１の位相余裕及びゲイン余裕が、所望の位相余裕及びゲイン余裕になる可変抵抗５２の抵抗値及び可変コンデンサ５３の容量値が分かれば、適宜、その抵抗値を有する抵抗と、その容量値を有するコンデンサとの直列回路をオペアンプ１２の非反転入力端子（＋）と反転入力端子（−）との間に接続することが可能になり、測定対象回路１の位相余裕及びゲイン余裕の適正化を図ることができる。
【００４５】
以上で明らかなように、この実施の形態４によれば、一端がオペアンプ１２の非反転入力端子（＋）に接続されているスイッチ５１と、一端がスイッチ５１の他端に接続されている可変抵抗５２と、一端が可変抵抗５２の他端に接続され、他端がオペアンプ１２の反転入力端子（−）に接続されている可変コンデンサ５３と、スイッチ５１の開閉を制御するとともに、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変抵抗５２の抵抗値及び可変コンデンサ５３の容量値を調整する抵抗コンデンサ制御部５４とを備えるように構成したので、測定対象回路１の位相余裕及びゲイン余裕の適正化を図ることが可能になる効果を奏する。
【００４６】
実施の形態５．
上記実施の形態２では、オペアンプ１２の出力端子と反転入力端子（−）との間に可変コンデンサ３２を接続し、上記実施の形態３では、オペアンプ１２の出力端子とグランドとの間に可変抵抗４２と可変コンデンサ４３からなる直列回路を接続し、上記実施の形態４では、オペアンプ１２の非反転入力端子（＋）と反転入力端子（−）との間に可変抵抗５２と可変コンデンサ５３からなる直列回路を接続するものを示している。
この実施の形態５では、上記実施の形態２の接続状態、上記実施の形態３の接続状態、あるいは、上記実施の形態４の接続状態を必要に応じて選択可能な位相余裕ゲイン余裕測定回路について説明する。
【００４７】
図１０はこの発明の実施の形態５による位相余裕ゲイン余裕測定回路を示す構成図であり、図１１はこの発明の実施の形態５による位相余裕ゲイン余裕測定回路の可変素子回路６１を示す構成図である。図１０において、図１と同一符号は同一または相当部分を示している。
図１０及び図１１において、可変素子回路６１はオペアンプ１２の非反転入力端子（＋）、反転入力端子（−）及び出力端子と接続されており、可変素子として可変抵抗７３と可変コンデンサ７６を備えるとともに、複数のスイッチ７１，７２，７４，７５，７７，７８を備えている回路である。
スイッチ制御部６２は可変素子回路６１を構成しているスイッチ７１，７２，７４，７５，７７，７８の開閉を制御する回路である。
抵抗コンデンサ制御部６３は余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変素子回路６１を構成している可変抵抗７３の抵抗値及び可変コンデンサ７６の容量値を調整する回路である。
【００４８】
スイッチ７１は一端がオペアンプ１２の非反転入力端子（＋）に接続されている第１のスイッチである。
スイッチ７２は一端がオペアンプ１２の出力端子に接続されている第２のスイッチである。
可変抵抗７３は抵抗値の可変が可能な抵抗であり、一端がスイッチ７１，７２の他端に接続されている。
スイッチ７４は一端が可変抵抗７３の他端に接続されている第３のスイッチである。
【００４９】
スイッチ７５は一端がオペアンプ１２の出力端子に接続されている第４のスイッチである。
可変コンデンサ７６は容量値の可変が可能なコンデンサであり、一端がスイッチ７４，７５の他端に接続されている。
スイッチ７７は一端がオペアンプ１２の反転入力端子（−）に接続されている第５のスイッチである。
スイッチ７８は一端が可変コンデンサ７６及びスイッチ７７の他端に接続されて、他端がグランドに接地されている第６のスイッチである。
【００５０】
次に動作について説明する。
最初に、測定対象回路１の位相余裕及びゲイン余裕を測定する際には、スイッチ制御部６２が、図１１に示すように、可変素子回路６１を構成しているスイッチ７１，７２，７４，７５，７７，７８を開状態に制御することで、可変素子回路６１が接続されていない状態にする。
この状態で、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕が足りない場合、スイッチ制御部６２が、図１２に示すように、可変素子回路６１を構成しているスイッチ７５，７７を閉状態に制御してから、抵抗コンデンサ制御部６３が、その位相余裕及びゲイン余裕に応じて、可変素子回路６１を構成している可変コンデンサ７６の容量値を調整する。
スイッチ７５，７７が閉状態で、スイッチ７１，７２，７４，７８が開状態であるときの回路構成は、オペアンプ１２の出力端子と反転入力端子（−）との間に可変コンデンサ３２が接続されている上記実施の形態２と同様の構成である。
【００５１】
ここでは、スイッチ制御部６２が、スイッチ７５，７７を閉状態に制御する例を示したが、スイッチ７１，７２，７４，７５，７７，７８が開の状態である図１１の状態から、スイッチ制御部６２が、図１３に示すように、可変素子回路６１を構成しているスイッチ７２，７４，７８を閉状態に制御するようにしてもよい。
抵抗コンデンサ制御部６３は、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変素子回路６１を構成している可変抵抗７３の抵抗値及び可変コンデンサ７６の容量値を調整する。
スイッチ７２，７４，７８が閉状態で、スイッチ７１，７５，７７が開状態であるときの回路構成は、オペアンプ１２の出力端子とグランドとの間に、可変抵抗４２と可変コンデンサ４３からなる直列回路が接続されている上記実施の形態３と同様の構成である。
【００５２】
また、スイッチ７１，７２，７４，７５，７７，７８が開の状態である図１１の状態から、スイッチ制御部６２が、図１４に示すように、可変素子回路６１を構成しているスイッチ７１，７４，７７を閉状態に制御するようにしてもよい。
この場合も、抵抗コンデンサ制御部６３は、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変素子回路６１を構成している可変抵抗７３の抵抗値及び可変コンデンサ７６の容量値を調整する。
スイッチ７１，７４，７７が閉状態で、スイッチ７２，７５，７８が開状態であるときの回路構成は、オペアンプ１２の非反転入力端子（＋）と反転入力端子（−）との間に、可変抵抗５２と可変コンデンサ５３からなる直列回路が接続されている上記実施の形態４と同様の構成である。
【００５３】
以上で明らかなように、この実施の形態５によれば、可変素子回路６１を構成しているスイッチ７１，７２，７４，７５，７７，７８の開閉を制御するスイッチ制御部６２と、余裕特定部２５により特定された測定対象回路１の位相余裕及びゲイン余裕に応じて、可変素子回路６１を構成している可変抵抗７３の抵抗値及び可変コンデンサ７６の容量値を調整する抵抗コンデンサ制御部６３とを備えるように構成したので、上記実施の形態２〜４と同様に、測定対象回路１の位相余裕及びゲイン余裕の適正化を図ることが可能になる効果を奏する。また、位相余裕及びゲイン余裕を増やすための回路構成を必要に応じて切り換えることができる効果を奏する。
【００５４】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００５５】
１  測定対象回路、２  位相余裕ゲイン余裕測定回路、１１  入力回路、１２  オペアンプ、１３  フィードバック回路（帰還回路）、２１  信号源、２２  位相ゲイン算出部、２２ａ  測定器、２２ｂ  演算器、２３  位相ゲイン記憶部、２４  周波数制御部、２５  余裕特定部、３１  スイッチ、３２  可変コンデンサ、３３  コンデンサ制御部、４１  スイッチ、４２  可変抵抗、４３  可変コンデンサ、４４  抵抗コンデンサ制御部、５１  スイッチ、５２  可変抵抗、５３  可変コンデンサ、５４  抵抗コンデンサ制御部、６１  可変素子回路、６２  スイッチ制御部、６３  抵抗コンデンサ制御部、７１  スイッチ（第１のスイッチ）、７２  スイッチ（第２のスイッチ）、７３  可変抵抗、７４  スイッチ（第３のスイッチ）、７５  スイッチ（第４のスイッチ）、７６  可変コンデンサ、７７  スイッチ（第５のスイッチ）、７８  スイッチ（第６のスイッチ）。
【図１】
2016223947.tif 000006
【図２】
2016223947.tif 000007
【図３】
2016223947.tif 000008
【図４】
2016223947.tif 000009
【図５】
2016223947.tif 000010
【図６】
2016223947.tif 000011
【図７】
2016223947.tif 000012
【図８】
2016223947.tif 000013
【図９】
2016223947.tif 000014
【図１０】
2016223947.tif 000015
【図１１】
2016223947.tif 000016
【図１２】
2016223947.tif 000017
【図１３】
2016223947.tif 000018
【図１４】
2016223947.tif 000019