(57)【要約】【課題】スイッチ素子に発生する損失を低減可能な３レベル電力変換装置を提供する。【解決手段】３レベル電源に接続される第１のハーフブリッジと第２のハーフブリッジを備える３レベル電力変換装置において、第１のハーフブリッジまたは第２のハーフブリッジのいずれか一方のハーフブリッジが３レベル電源の高電位，中間電位，低電位のいずれかを出力するとともに、他方のハーフブリッジが３レベル電源の中間電位を出力することにより、両ブリッジの出力端子間に交流電圧を出力するハーフブリッジ動作モードを有する。【選択図】  図1
2016015883.tif 000002
【特許請求の範囲】
【請求項１】
３レベル電源に接続される第１のハーフブリッジと第２のハーフブリッジとからなる電力変換器を備え、前記第１のハーフブリッジまたは第２のハーフブリッジのいずれか一方のハーフブリッジが前記３レベル電源の高電位，中間電位，低電位のいずれかを出力するとともに、他方のハーフブリッジが前記３レベル電源の中間電位を出力することにより、両ブリッジの出力端子間に交流電圧を出力するハーフブリッジ動作モードを有することを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置であって、
前記電力変換器は、ハーフブリッジ動作モードで動作するとき、前記３レベル電源の高電位，中間電位，低電位のいずれかを出力するブリッジと前記３レベル電源の中間電位を出力するブリッジとを、交互に切替えることを特徴とする電力変換装置。
【請求項３】
請求項１または請求項２のいずれかに記載の電力変換装置であって、
前記電力変換器は、さらに前記第１のハーフブリッジまたは第２のハーフブリッジの両方が前記３レベル電源の高電位，中間電位，低電位のいずれかを出力することにより、両ブリッジの出力端子間に交流電圧を出力するフルブリッジ動作モードを有することを特徴とする電力変換装置。
【請求項４】
請求項３に記載の電力変換装置であって、
前記電力変換器は、その交流出力電圧指令の振幅値が前記３レベル電源の１／２電圧値よりも小さいときは前記ハーフブリッジ動作モードで動作し、その交流出力電圧指令の振幅値が前記３レベル電源の１／２電圧値よりも大きいときは前記フルブリッジ動作モードで動作することを特徴とする電力変換装置。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載の電力変換装置であって、
前記電力変換器の第１と第２のハーフブリッジは、
直列接続される第１、第２、第３および第４のスイッチ素子と、
前記第１、第２、第３および第４のスイッチ素子にそれぞれ逆並列に接続される第１、第２、第３および第４のダイオードと、
前記３レベル電源の中間電位点と前記第１のスイッチ素子と第２のスイッチ素子の接続点との間に接続される第５のダイオードと、
前記３レベル電源の中間電位点と前記第３のスイッチ素子と第４のスイッチ素子の接続点との間に接続される第６のダイオードと、
を備えていることを特徴とする電力変換装置。
【請求項６】
請求項１乃至請求項４のいずれか１項に記載の電力変換装置であって、
前記電力変換器の第１と第２のハーフブリッジは、
直列接続される第１のスイッチ素子と第４のスイッチ素子と、
前記第１のスイッチ素子と第４のスイッチ素子とにそれぞれ逆並列に接続される第１と第４のダイオードと、
前記３レベル電源の中間電位点と前記第１のスイッチ素子と第４のスイッチ素子の接続点との間に接続される双方向スイッチ回路と、
を備えていることを特徴とする電力変換装置。
【請求項７】
請求項６に記載の電力変換装置であって、
前記双方向スイッチ回路は、第２のスイッチ素子と第３のスイッチ素子とが逆並列に接続されて構成されていることを特徴とする電力変換装置。
【請求項８】
請求項６に記載の電力変換装置であって、
前記双方向スイッチ回路は、前記第２のスイッチ素子に第２のダイオードが直列に接続される回路と前記第３のスイッチ素子に第３のダイオードが直列に接続される回路とが逆並列に接続されて構成されていることを特徴とする電力変換装置。
【請求項９】
請求項６に記載の電力変換装置であって、
前記双方向スイッチ回路は、第２のスイッチ素子と第３のスイッチ素子とが逆直列に接続されるとともに、前記第２のスイッチ素子に第２のダイオードが逆並列に接続され、前記第３のスイッチ素子に第３のダイオードが逆並列に接続されて構成されていることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を交流電圧に変換する電力変換装置に係り、特に、単相３レベル電力変換装置の低損失化に関する。
【背景技術】
【０００２】
直流電力を交流電力に変換するインバータ装置に対して、波形ひずみを低減する観点から３レベルインバータ方式が提案されている（例えば、特許文献１、特許文献２。）。以下に、単相３レベルインバータの従来例として、特許文献１および特許文献２に開示されている回路の構成とその動作を、図９〜図１１を参照して説明する。
【０００３】
図９は、特許文献１に開示されている単相３レベルインバータの回路構成図である。単相３レベルインバータは、制御部６ａがインバータ回路３ａを構成するスイッチ素子のオン／オフ状態を制御して、電源１の直流電圧２Ｅを単相交流電圧に変換し、この単相交流電圧を負荷５に供給するものである。
【０００４】
図９において、電源１の両端にはコンデンサＣ１とコンデンサＣ２とが直列に接続される。コンデンサＣ１とコンデンサＣ２は第１の直流電源と第２の直流電源を構成する。電源１の電圧を２Ｅとすると、コンデンサＣ１とコンデンサＣ２の電圧は、それぞれＥである。また、電源１の両端には電圧検出器２が接続され、電圧検出器２により電源１の電圧２Ｅが検出される。
【０００５】
次に、コンデンサＣ１とコンデンサＣ２とからなる直列回路の両端には、スイッチ素子１ｕ〜４ｕを直列に接続した直列回路が接続されている。この直列回路を構成するスイッチ素子１ｕ〜４ｕには、それぞれ逆並列にダイオード１ｘ〜４ｘが接続されている。また、スイッチ素子１ｕと２ｕの接続点と、スイッチ素子３ｕと４ｕの接続点との間には、ダイオード５ｘと６ｘが直列に接続されている。さらに、ダイオード５ｘと６ｘの接続点は、コンデンサＣ１とＣ２の接続点に接続されている。
【０００６】
また、コンデンサＣ１とコンデンサＣ２とからなる直列回路の両端には、スイッチ素子１ｖ〜４ｖを直列に接続した直列回路が接続されている。この直列回路を構成するスイッチ素子１ｖ〜４ｖには、それぞれ逆並列にダイオード１ｙ〜４ｙが接続されている。また、スイッチ素子１ｖと２ｖの接続点と、スイッチ素子３ｖと４ｖの接続点との間には、ダイオード５ｙと６ｙが直列に接続されている。さらに、ダイオード５ｙと６ｙの接続点は、コンデンサＣ１とＣ２の接続点に接続されている。
【０００７】
ここで、スイッチ素子１ｕ〜４ｕとダイオード１ｘ〜６ｘは、第１のハーフブリッジを構成する。スイッチ素子１ｖ〜４ｖとダイオード１ｙ〜６ｙは、第２のハーフブリッジを構成する。さらに、第１のハーフブリッジと第２のハーフブリッジはインバータ回路３ａを構成する。
【０００８】
スイッチ素子２ｕと３ｕの接続点をＵ端子とし、スイッチ素子２ｖと３ｖの接続点をＶ端子とする。Ｕ端子とＶ端子はインバータ回路３ａの交流出力端子である。Ｕ端子とＶ端子の間には、電圧検出器４と負荷５とが並列に接続される。
【０００９】
次に、制御部６ａは、スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのゲート信号を出力する。そのため、制御部６ａは、出力電圧指令手段６１と制御演算手段６２と第１のＰＷＭ制御部６３ａとを備えている。
【００１０】
以下に、制御部６ａの動作を説明する。まず、出力電圧指令手段６１はインバータ回路３ａが負荷に印加すべき電圧の指令値を出力する。
制御演算手段６２は、電圧検出器４が検出する交流出力電圧と出力電圧指令手段６１が出力する出力電圧指令とが一致するようにＰＩ調節器などでＡＶＲ演算を行う。さらに、制御演算手段６２は、前記ＡＶＲ演算の結果を電圧検出器２が検出する直流入力電圧で除してＰＷＭ制御のための変調信号を演算する。
【００１１】
第１のＰＷＭ制御手段６３ａは、内部で生成するキャリア信号と制御演算手段６２が出力する前記変調信号との大小比較を行って、スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのゲート信号を生成する。このゲート信号は、インバータ回路３ａに出力される。
【００１２】
スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖは前記ゲート信号によりオン／オフ制御される。その結果、インバータ回路３ａのＵ，Ｖ端子間に所望の交流電圧が出力される。
図１０は、図９に示したインバータ回路３ａのＵ，Ｖ端子間に生じる出力電圧波形の一例を示す図である。単相３レベルインバータは、一般に１０ｋＨｚ程度のキャリア周波数で動作するため、出力電圧はより正弦波に近い波形となる。
【００１３】
表１は、スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのオン／オフ状態の組合せに対応してインバータ回路３ａのＵ，Ｖ端子間に出力される電圧を示す表である。表１に示すモード１〜モード８を繰り返すことにより、インバータ回路３ａのＵ，Ｖ端子間には、図１０に示す波形の電圧が出力される。インバータ回路３ａの出力電圧は、図１０および表１に示すように、０，Ｅ，２Ｅ，−Ｅ，−２Ｅの５つのレベルとなる。
【００１４】
【表１】
2016015883.tif 000003
図１１は、特許文献２に開示されている単相３レベルインバータの回路構成図である。図１１の単相３レベルインバータは、制御部６ｂがインバータ回路３ｂを構成するスイッチ素子のオン／オフ状態を制御して、電源１の直流電圧２Ｅを単相交流電圧に変換し、この単相交流電圧を負荷５に供給するものである。
【００１５】
電源１およびコンデンサＣ１とＣ２とからなる第１の直流電源と第２の直流電源とは、図９に示した従来例と同一である。電源１の両端には、電圧検出器２が接続され、電源１の電圧２Ｅを検出している。
【００１６】
次に、コンデンサＣ１とコンデンサＣ２とからなる直列回路の両端には、スイッチ素子１ｕと４ｕとを直列に接続するとともに、その接続点と、コンデンサＣ１とＣ２との接続点との間に、逆耐圧を有するスイッチ素子２ｕと３ｕとを逆並列に接続した回路が接続されている。スイッチ素子１ｕと４ｕには、それぞれ逆並列にダイオード１ｘと４ｘが接続されている。
【００１７】
また、コンデンサＣ１とコンデンサＣ２とからなる直列回路の両端には、スイッチ素子１ｖと４ｖとを直列に接続するとともに、その接続点と、コンデンサＣ１とＣ２との接続点との間に、逆耐圧を有するスイッチ素子２ｖと３ｖとを逆並列に接続した回路が接続されている。スイッチ素子１ｖと４ｖには、それぞれ逆並列にダイオード１ｙと４ｙが接続されている。
【００１８】
ここで、スイッチ素子１ｕ〜４ｕおよびダイオード１ｘと４ｘとは、第１のハーフブリッジを構成する。また、スイッチ素子１ｖ〜４ｖおよびダイオード１ｙと４ｙとは、第２のハーフブリッジを構成する。さらに、第１のハーフブリッジと第２のハーフブリッジはインバータ回路３ｂを構成している。
【００１９】
スイッチ素子１ｕと４ｕの接続点をＵ端子とし、スイッチ素子１ｖと４ｖの接続点をＶ端子とする。Ｕ端子とＶ端子はインバータ回路３ｂの交流出力端子である。Ｕ端子とＶ端子との間には、電圧検出器４と負荷５とが並列に接続されている。
【００２０】
次に、制御部６ｂは、スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのゲート信号を出力する。そのため、制御部６ｂは、出力電圧指令手段６１と制御演算手段６２と第１のＰＷＭ制御部６３ｂとを備えている。
【００２１】
以下に、制御部６ｂの動作を説明する。制御部６ｂのうち、出力電圧指令手段６１と制御演算手段６２は、図９に示した単相３レベルインバータと同じである。
第１のＰＷＭ制御手段６３ｂは、内部で生成するキャリア信号と制御演算手段６２が出力する変調信号との大小比較を行って、スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのゲート信号を生成する。このゲート信号によりスイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのオン／オフ状態が制御され、インバータ回路３ｂのＵ，Ｖ端子間に所望の交流電圧が出力される。
【００２２】
表２は、インバータ回路３ｂを構成するスイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのオン／オフ状態の組合せに対応してインバータ回路３ｂのＵ，Ｖ端子間に出力される電圧を示す表である。表２に示すモード１〜モード８を繰り返すことにより、インバータ回路３ｂのＵ，Ｖ端子間には、図１０に示す波形と同じ波形の電圧が出力される。図１０および表２に示すように、図１１に示すインバータ回路３ｂの出力電圧も、０，Ｅ，２Ｅ，−Ｅ，−２Ｅの５つのレベルとなる。
【００２３】
【表２】
2016015883.tif 000004
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２００８−１７８２８４号公報
【特許文献２】特開２００７−２８８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかしながら、上述した従来例では、交流出力電圧の高低に拘りなく、単相３レベルインバータはフルブリッジでスイッチング動作をする。すなわち、表１および表２に示すように、第１のハーフブリッジと第２のハーフブリッジを構成するすべてのスイッチ素子（１ｕ〜４ｕ，１ｖ〜４ｖ）が、オン／オフ状態を繰り返す。そのため、すべてのスイッチ素子に導通損失とスイッチング損失が発生し、また、すべてのダイオードに導通損失と逆回復損失が発生するという問題があった。
【００２６】
そこで、本発明は上記課題を解決するためになされたものであり、通常はフルブリッジ動作をする単相３レベルインバータを、交流出力電圧の基本波の振幅が第１の直流電源および第２の直流電源の電圧Ｅよりも低いとき、ハーフブリッジで動作させて、インバータ回路で生じる損失を低減することを目的とする。
【課題を解決するための手段】
【００２７】
本発明の電力変換装置は、３レベル電源に接続される第１のハーフブリッジと第２のハーフブリッジとからなる電力変換器を備え、第１のハーフブリッジまたは第２のハーフブリッジのいずれか一方のハーフブリッジが３レベル電源の高電位，中間電位，低電位のいずれかを出力するとともに、他方のハーフブリッジが３レベル電源の中間電位を出力することにより、両ブリッジの出力端子間に交流電圧を出力するハーフブリッジ動作モードを有することを特徴とする。
【００２８】
この電力変換装置は、さらに、第１のハーフブリッジまたは第２のハーフブリッジの両方が３レベル電源の高電位，中間電位，低電位のいずれかを出力することにより、両ブリッジの出力端子間に交流電圧を出力するフルブリッジ動作モードを有することができる。
【００２９】
電力変換装置がハーフブリッジ動作モードとフルブリッジ動作モードとを有する場合、電力変換器は、その交流出力電圧指令の振幅値が前記３レベル電源の１／２電圧値よりも小さいときは前記ハーフブリッジ動作モードで動作し、その交流出力電圧指令の振幅値が３レベル電源の１／２電圧値よりも大きいときはフルブリッジ動作モードで動作する。
【発明の効果】
【００３０】
本発明によれば、３レベル電力変換装置をハーフブリッジ動作させて所望の交流出力電圧を得ることができる。この場合に、フルブリッジ動作をさせる場合に比べて、スイッチング動作をするスイッチ素子の数を１／２にすることができる。これにより、電力変換回路に生じる損失を低減することができる。
【００３１】
特に、出力電圧を０Ｖから定格電圧の間で可変制御する用途や、直流入力電圧が大きく変動する用途で使用する３レベル電力変換装置において、上記効果を有効に発揮することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施の形態に係る電力変換装置の回路構成図。
【図２】第１の実施の形態に係る３レベルインバータの出力電圧波形。
【図３】第１の実施の形態においてモード１の動作を説明する図。
【図４】第１の実施の形態においてモード３の動作を説明する図。
【図５】本発明に係る第２の実施の形態に係る電力変換装置の回路構成図。
【図６】第２の実施の形態においてモード１の動作を説明する図。
【図７】第２の実施の形態においてモード３の動作を説明する図。
【図８】本発明に係る制御部の他の実施の形態を示すブロック図。
【図９】従来の電力変換装置の一例を示す回路構成図。
【図１０】従来の電力変換装置の出力電圧波形を示す図。
【図１１】従来の電力変換装置の他の一例を示す回路構成図。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態について、図１〜図８に基づいて詳細に説明する。なお、図１〜図８において、従来の電力変換装置の実施の形態の一例である図９，図１１に示した構成要素と共通する要素には同符号を付し、その説明を省略する。
【００３４】
図１は、本発明の第１の実施の形態に係る単相３レベルインバータの構成を示す回路図である。この第１の実施の形態は、図９に示した従来の単相３レベルインバータのうち、制御部６ａを制御部６ａ’とする点に特徴があり、他の構成要素は同じである。
【００３５】
以下、制御部６ａ’の構成およびその動作について説明する。制御部６ａ’は、制御部６ａと同様、出力電圧指令手段６１と制御演算手段６２と第１のＰＷＭ制御部６３ａとを備えるとともに、さらに、第２のＰＷＭ制御部６４ａとゲート信号選択部６５とを備えている。
【００３６】
ここで、第１のＰＷＭ制御部６３ａは、図９に示した従来の単相３レベルインバータと同様、制御演算手段６２が出力する変調信号を入力とし、インバータ回路３ａを構成するスイッチ素子１ｕ〜４ｕ、１ｖ〜４ｖをフルブリッジでオン／オフ制御するためのゲート信号を生成する。
【００３７】
また、第２のＰＷＭ制御部６４ａは、制御演算手段６２が出力する変調信号を入力とし
、インバータ回路３ａを構成するスイッチ素子１ｕ〜４ｕ、１ｖ〜４ｖをハーフブリッジでオン／オフ制御するためのゲート信号を生成する。
【００３８】
ゲート信号選択部６５は、第１のＰＷＭ制御部６３ａの出力信号または第２のＰＷＭ制御部６４ａの出力信号のいずれかを選択し、選択した信号をインバータ回路３ａのゲート信号として出力する。
【００３９】
第１のＰＷＭ制御部６３ａの出力信号と第２のＰＷＭ制御部６４ａの出力信号のいずれを選択するかの判断に際しては、電圧検出器２が検出する電源１の電圧と出力電圧指令手段６１が出力する出力電圧指令とが参照される。
【００４０】
たとえば、ゲート信号選択部６５は、交流出力電圧の基本波の振幅が第１の直流電源および第２の直流電源の電圧Ｅよりも高いとき、ゲート信号選択部６５は、第１のＰＷＭ制御部６３ａの出力をゲート信号として出力する。一方、交流出力電圧の基本波の振幅が第１の直流電源および第２の直流電源の電圧Ｅよりも低いとき、第２のＰＷＭ制御部６４ａの出力をゲート信号として出力する。
【００４１】
インバータ回路３ａは、ゲート信号選択部６５から第１のＰＷＭ制御部６３ａの出力がゲート信号として出力されるときはフルブリッジで動作し、第２のＰＷＭ制御部６４ａの出力がゲート信号として出力されるときはハーフブリッジで動作する。
【００４２】
図２は、図１に示すインバータ回路３ａがハーフブリッジ動作をするとき、Ｕ，Ｖ端子間に生じる出力電圧波形の一例を示す図である。表３は、第１のハーフブリッジでインバータ回路３ａがハーフブリッジ動作をするとき、スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのオン／オフ状態の組合せに対応する出力電圧を示す一例である。図２および表３に示すように、インバータ回路３ａのＵ，Ｖ端子間に出力される電圧は、０，Ｅ，−Ｅの３つのレベルとなる。
【００４３】
【表３】
2016015883.tif 000005
図３は、図１に示すインバータ回路３ａのハーフブリッジ動作のうち、図２および表３に示すモード１の動作を説明する図である。モード１は、インバータ回路３ａのＵ，Ｖ端子間の電圧がＥとなるモードである。
【００４４】
表３に示すとおり、第２のハーフブリッジのスイッチ素子１ｖと４ｖは常にオフ状態にあり、スイッチ素子２ｖと３ｖは常にオン状態にある。したがって、第１のハーフブリッジのスイッチ素子１ｕと２ｕが同時にオン状態（３ｕと４ｕはオフ状態）になると、第１の直流電源（コンデンサＣ１）の電圧Ｅが、コンデンサＣ１→スイッチ素子１ｕ，２ｕ→負荷５→スイッチ素子３ｖ→ダイオード６ｙ→コンデンサＣ１の経路で、負荷５に印加される（図３）。
【００４５】
図４は、図１に示すインバータ回路３ａのハーフブリッジ動作のうち、図２および表３
に示すモード３の動作を説明する図である。モード３は、インバータ回路３ａのＵ，Ｖ端子間の電圧が−Ｅとなるモードである。
【００４６】
表３に示すとおり、第２のハーフブリッジのスイッチ素子１ｖと４ｖは常にオフ状態にあり、スイッチ素子２ｖと３ｖは常にオン状態にある。したがって、第１のハーフブリッジのスイッチ素子３ｕと４ｕが同時にオン状態（１ｕと２ｕはオフ状態）になると、第２の直流電源（コンデンサＣ２）の電圧Ｅが、コンデンサＣ２→ダイオード５ｙ→スイッチ素子２ｖ→負荷５→スイッチ素子３ｕ，４ｕ→コンデンサＣ２の経路で、負荷５に印加される（図４）。
【００４７】
なお、モード２およびモード４のとき、第１のハーフブリッジと第２のハーフブリッジのスイッチ素子２ｕ，３ｕ，２ｖ，３ｖがオン状態となり、スイッチ素子１ｕ，４ｕ，１ｖ，４ｖはオフ状態になる。したがって、インバータ回路３ａのＵ，Ｖ端子間の電圧は０Ｖとなる。
【００４８】
このように、制御部６ａ’は、ＰＷＭ変調されたゲート信号に基づいてインバータ回路３ａをハーフブリッジ動作させることにより、Ｕ，Ｖ端子間に交流電圧を出力することができる。
【００４９】
以上より、第１のハーフブリッジでインバータ回路３ａをハーフブリッジ動作させる場合、第２のハーフブリッジではスイッチ素子２ｖ，３ｖにのみ導通損失が発生し、スイッチ素子１ｖ，４ｖには導通損失は発生しない。また、第２のハーフブリッジを構成するスイッチ素子１ｖ〜４ｖのいずれにもスイッチング損失は発生しない。
【００５０】
したがって、第１のハーフブリッジと第２のハーフブリッジをフルブリッジ動作させた場合に比べて、インバータ回路３ａの損失を低減することができる。その結果、インバータ回路３ａの効率を向上させることができる。
【００５１】
図５は、本発明の第２の実施の形態に係る単相３レベルインバータの構成を示す回路図である。この第２の実施の形態は、図１１に示した従来の単相３レベルインバータのうち、制御部６ｂを制御部６ｂ’とする点に特徴があり、他の構成要素は同じである。
【００５２】
以下、制御部６ｂ’の構成およびその動作について説明する。制御部６ｂ’は、制御部６ｂと同様、出力電圧指令手段６１と制御演算手段６２と第１のＰＷＭ制御部６３ｂとを備えるとともに、さらに、第２のＰＷＭ制御部６４ｂとゲート信号選択部６５とを備えている。
【００５３】
ここで、第１のＰＷＭ制御部６３ｂは、図１１に示した従来の単相３レベルインバータと同様、制御演算手段６２が出力する変調信号を入力とし、インバータ回路３ｂを構成するスイッチ素子１ｕ〜４ｕ、１ｖ〜４ｖをフルブリッジでオン／オフ制御するためのゲート信号を生成する。
【００５４】
また、第２のＰＷＭ制御部６４ｂは、制御演算手段６２が出力する変調信号を入力とし、インバータ回路３ｂを構成するスイッチ素子１ｕ〜４ｕ、１ｖ〜４ｖをハーフブリッジでオン／オフ制御するためのゲート信号を生成する。
【００５５】
ゲート信号選択部６５は、第１のＰＷＭ制御部６３ｂの出力信号または第２のＰＷＭ制御部６４ｂの出力信号のいずれかを選択し、選択した信号をインバータ回路３ｂのゲート信号として出力する。
【００５６】
第１のＰＷＭ制御部６３ｂの出力信号と第２のＰＷＭ制御部６４ｂの出力信号のいずれを選択するかの判断に際しては、電圧検出器２が検出する電源１の電圧と出力電圧指令手段６１が出力する出力電圧指令とが参照される。
【００５７】
たとえば、ゲート信号選択部６５は、交流出力電圧の基本波の振幅が第１の直流電源および第２の直流電源の電圧Ｅよりも高いとき、第１のＰＷＭ制御部６３ｂの出力をゲート信号として出力する。一方、ゲート信号選択部６５は、交流出力電圧の基本波の振幅が第１の直流電源および第２の直流電源の電圧Ｅよりも低いとき、第２のＰＷＭ制御部６４ｂの出力をゲート信号として出力する。
【００５８】
インバータ回路３ｂは、ゲート信号選択部６５から第１のＰＷＭ制御部６３ｂの出力がゲート信号として出力されるときはフルブリッジで動作し、第２のＰＷＭ制御部６４ｂの出力がゲート信号として出力されるときはハーフブリッジで動作する。
【００５９】
インバータ回路３ｂがハーフブリッジで動作するとき、Ｕ，Ｖ端子間に生じる出力電圧の波形は図２と同じである。表４は、第１のハーフブリッジでインバータ回路３ｂがハーフブリッジ動作をするとき、スイッチ素子１ｕ〜４ｕ，１ｖ〜４ｖのオン／オフ状態の組合せに対応する出力電圧を示す一例である。インバータ回路３ｂのＵ，Ｖ端子間に出力される電圧は、図２および表４に示すように、０，Ｅ，−Ｅの３つのレベルとなる。
【００６０】
【表４】
2016015883.tif 000006
図６は、図５に示すインバータ回路３ｂのハーフブリッジ動作のうち、図２および表４に示すモード１の動作を説明する図である。モード１は、インバータ回路３ｂのＵ，Ｖ端子間の電圧がＥとなるモードである。
【００６１】
表４に示すとおり、第２のハーフブリッジのスイッチ素子１ｖと４ｖは常にオフ状態にあり、スイッチ素子２ｖと３ｖは常にオン状態にある。したがって、第１のハーフブリッジのスイッチ素子１ｕがオン状態（４ｕはオフ状態）になると、第１の直流電源の電圧Ｅが、コンデンサＣ１→スイッチ素子１ｕ→負荷５→スイッチ素子３ｖ→コンデンサＣ１の経路で、負荷５に印加される（図６）。
【００６２】
図７は、図５に示すインバータ回路３ｂのハーフブリッジ動作のうち、図２および表４に示すモード３の動作を説明する図である。モード３は、インバータ回路３ｂのＵ，Ｖ端子間の電圧が−Ｅとなるモードである。
【００６３】
表４に示すとおり、第２のハーフブリッジのスイッチ素子１ｖと４ｖは常にオフ状態にあり、スイッチ素子２ｖと３ｖは常にオン状態にある。したがって、第１のハーフブリッジのスイッチ素子４ｕがオン状態（１ｕはオフ状態）になると、第２の直流電源の電圧Ｅが、コンデンサＣ２→スイッチ素子２ｖ→負荷５→スイッチ素子４ｕ→コンデンサＣ２の経路で、負荷５に印加される（図７）。
【００６４】
なお、モード２およびモード４のとき、第１のハーフブリッジと第２のハーフブリッジのスイッチ素子２ｕ，３ｕ，２ｖ，３ｖがオン状態となり、スイッチ素子１ｕ，４ｕ，１ｖ，４ｖはオフ状態になる。したがって、インバータ回路３ｂのＵ，Ｖ端子間の電圧は０Ｖとなる。
【００６５】
このように、制御部６ｂ’は、ＰＷＭ変調されたゲート信号に基づいてインバータ回路３ａをハーフブリッジ動作させることにより、Ｕ，Ｖ端子間に交流電圧を出力することができる。
【００６６】
以上より、第１のハーフブリッジでインバータ回路３ｂをハーフブリッジ動作させる場合、第２のハーフブリッジではスイッチ素子２ｖ，３ｖにのみ導通損失が発生し、スイッチ素子１ｖ，４ｖには導通損失は発生しない。また、第２のハーフブリッジを構成するスイッチ素子１ｖ〜４ｖのいずれにもスイッチング損失は発生しない。
【００６７】
したがって、第１のハーフブリッジと第２のハーフブリッジでインバータ回路３ｂをフルブリッジ動作させた場合に比べて、インバータ回路３ｂの損失を低減することができる。その結果、インバータ回路３ｂの効率を向上させることができる。
【００６８】
なお、図５において、スイッチ素子２ｕ，３ｕ，２ｖ，３ｖのそれぞれを、スイッチ素子とダイオードとを直列に接続した回路に置き換えても、インバータ回路３ｂをハーフブリッジで動作させることができ、損失を低減することができる。
【００６９】
また、図５において、スイッチ素子２ｕ，３ｕを逆並列に接続した回路、およびスイッチ素子２ｖ，３ｖを逆並列に接続した回路を、それぞれ、スイッチ素子とダイオードとを逆並列に接続した回路を逆直列に接続した回路に置き換えても、インバータ回路３ｂをハーフブリッジで動作させることができ、損失を低減することができる。
【００７０】
また、上記第１の実施の形態および第２の実施の形態では、第１のハーフブリッジでインバータ回路をハーフブリッジ動作させることによりインバータ回路３ａ，３ｂのＵ，Ｖ端子間に所望の出力電圧を得る場合を例にとり説明したが、第２のハーフブリッジでインバータ回路をハーフブリッジ動作させることによっても、同様にインバータ回路３ａ，３ｂの損失を低減することができる。
【００７１】
より好適な実施の態様として、インバータ回路３ａ，３ｂをハーフブリッジ動作させるに際し、第１のハーフブリッジと第２のハーフブリッジとを、例えば交流出力電圧の半周期ごとに交互にハーフブリッジ動作をさせることが考えられる。このような動作を可能とするための第３の実施の形態として、図９に制御部６ｃの構成を示す。制御部６ｃは、上記第１の実施の形態を例にとって説明すると、図１の制御部６ａ’の構成に、さらに、ブリッジ切換手段６６を設けた点に特徴がある。
【００７２】
ブリッジ切換手段６６は、出力電圧指令手段６１が出力する出力電圧指令に基づいてハーフブリッジ動作をさせるブリッジを指定する信号を出力する。たとえば、ブリッジ切換手段６６は、出力電圧指令の極性が正のときは第１のハーフブリッジを指定する信号を出力し、出力電圧指令の極性が負のときは第２のハーフブリッジを指定する信号を出力する。
【００７３】
第２のＰＷＭ制御部６４ａは、ブリッジ切換手段６６が出力するブリッジ指定信号に基づいて第１のハーフブリッジまたは第２のハーフブリッジのいずれかをハーフブリッジ動作させるためのゲート信号を出力する。
【００７４】
具体的には、第２のＰＷＭ制御部６４ａは、ブリッジ指定信号が第１のハーフブリッジを指定するものであるとき、表３に示したモード１からモード４に対応するスイッチ素子１ｕ〜４ｕと１ｖ〜４ｖのオン／オフ状態に対応するゲート信号を、第１のハーフブリッジおよび第２のハーフブリッジのゲート信号として出力する。
【００７５】
一方、第２のＰＷＭ制御部６４ａは、ブリッジ指定信号が第２のハーフブリッジを指定するものであるとき、表３に示したモード１からモード４に対応するスイッチ素子１ｕ〜４ｕと１ｖ〜４ｖのオン／オフ状態に対応するゲート信号を入れ換えて、第１のハーフブリッジおよび第２のハーフブリッジのゲート信号として出力する。
【００７６】
このように第１のハーフブリッジと第２のハーフブリッジの動作を切り換えることにより、第１のハーフブリッジと第２のハーフブリッジのスイッチ素子およびダイオードには均等に損失が発生し、ブリッジ間の熱責務を平均化させることができる。
【００７７】
その結果、第１のハーフブリッジと第２のハーフブリッジの冷却設計を共通化することができるとともに、冷却部材の共通化による低価格化も可能となる。
なお、制御部６ｃは第２の実施の形態に対しても適用することができ、上記と同様の効果を得ることができる。
【符号の説明】
【００７８】
１・・・電源、２・・・電圧検出器、３ａ，３ｂ・・・インバータ回路、４・・・電圧検出器、５・・・負荷、６ａ，６ｂ，６ｃ，６ａ’，６ｂ’・・・制御部、６１・・・出力電圧指令手段、６２・・・制御演算手段、６３ａ，６３ｂ・・・第１のＰＷＭ制御部、６４ａ，６４ｂ・・・第２のＰＷＭ制御部、６５・・・ゲート信号選択部、６６・・・ブリッジ切換部、１ｕ，２ｕ，３ｕ，４ｕ，１ｖ，２ｖ，３ｖ，４ｖ・・・スイッチ素子、１ｘ，２ｘ，３ｘ，４ｘ，１ｙ，２ｙ，３ｙ，４ｙ・・・ダイオード、Ｃ１，Ｃ２・・・コンデンサ
【図１】
2016015883.tif 000007
【図２】
2016015883.tif 000008
【図３】
2016015883.tif 000009
【図４】
2016015883.tif 000010
【図５】
2016015883.tif 000011
【図６】
2016015883.tif 000012
【図７】
2016015883.tif 000013
【図８】
2016015883.tif 000014
【図９】
2016015883.tif 000015
【図１０】
2016015883.tif 000016
【図１１】
2016015883.tif 000017