(57)【要約】【課題】凹部を用いて素子分離を行う半導体装置の製造方法において、半導体素子が形成された半導体基板の変形が緩和できる半導体装置の製造方法を提供することを目的とする。【解決手段】一つの実施形態によれば、半導体装置の製造方法は、半導体層表面に凹部を形成する工程を具備する。半導体層表面の凹部の表面に半導体層よりも低い融点を有するバッファ層を形成する工程を具備する。バッファ層上に半導体層よりも高い融点を有する高融点膜を形成して、凹部を充填する工程を具備する。バッファ層及び高融点膜が形成された半導体層をバッファ層の融点以上の温度で加熱する工程とを具備する。【選択図】図１
2016032001.tif 000002
【特許請求の範囲】
【請求項１】
半導体層表面に凹部を形成する工程と、
前記半導体層表面の凹部の表面に前記半導体層よりも低い融点を有するバッファ層を形成する工程と、
前記バッファ層上に前記半導体層よりも高い融点を有する高融点膜を形成して、前記凹部を充填する工程と、
前記バッファ層及び前記高融点膜が形成された半導体層を前記バッファ層の融点以上の温度で加熱する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記バッファ層を形成する工程は、前記半導体層の表面と前記凹部の表面に前記バッファ層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記バッファ層は、アモルファスシリコン層または多結晶シリコン層であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記アモルファスシリコン層は、イオン注入により形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記半導体層を加熱する工程は、レーザーにより加熱する工程を具備することを特徴とする請求項１から４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記バッファ層にＰ導電型のドーパントを含有させることを特徴とする請求項１から５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記高融点膜はシリコン酸化膜で形成されることを特徴とする請求項１から６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記半導体層は複数の半導体素子を有し、
前記半導体層は所定の配線が内部に形成された絶縁膜の上に設けられ、
前記凹部は前記複数の半導体素子を個々に分離するように設けられることを特徴とする請求項１から７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記半導体素子は、光電変換素子であることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板に形成された半導体素子間を、絶縁物で充填された凹部で分離する、いわゆるトレンチアイソレーション技術が開示されている。
【０００３】
凹部を形成した際に半導体基板に形成されたダメージ層を修復するため、あるいは、半導体基板に形成された不純物領域を活性化する為に熱処理を行う場合がある。この熱処理の温度が高い場合に、凹部で囲まれた半導体基板が変形し、凹部で囲まれた半導体領域に形成された半導体素子の特性にバラツキが生じる場合が有る。また、半導体基板の変形により凹部が変形し、半導体領域間のアイソレーションが不十分になる場合も生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２０７３９号公報
【特許文献２】特開２０１０−１６５７７２号公報
【特許文献３】特開２００５−１７５２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、凹部を用いて素子分離を行う半導体装置の製造方法において、半導体素子が形成された半導体基板の変形が緩和できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、半導体装置の製造方法は、半導体層表面に凹部を形成する工程を具備する。半導体層表面の凹部の表面に半導体層よりも低い融点を有するバッファ層を形成する工程を具備する。バッファ層上に半導体層よりも高い融点を有する高融点膜を形成して、凹部を充填する工程を具備する。バッファ層及び高融点膜が形成された半導体層をバッファ層の融点以上の温度で加熱する工程とを具備する。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態にかかる半導体装置の製造方法を示す図である。
【図２】図２は、第２の実施形態にかかる半導体装置の製造方法を示す図である。
【図３】図３は、図２に続く第２の実施形態にかかる半導体装置の製造方法を示す図である。
【図４】図４は、図３に続く第２の実施形態にかかる半導体装置の製造方法を示す図である。
【図５】図５は、図４に続く第２の実施形態にかかる半導体装置の製造方法を示す図である。
【図６】図６は、半導体装置の断面の一部を概略的に示す図である。
【図７】図７は、熱処置を施した後の半導体装置の基板表面の状態を示す電子顕微鏡写真である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態の半導体装置の製造方法を示す図である。凹部１１が形成された半導体基板１０を用意する（同図（Ａ））。半導体基板１０は、半導体基板上に形成された半導体層も含むものとする。半導体基板１０は、例えば、シリコンから構成される。凹部１１は、例えば、半導体基板１０に形成された所定の半導体素子（図示せず）の素子間を分離するようにグリッド状に形成される。
【００１０】
次に、凹部１１の表面にバッファ層１２を形成する（同図（Ｂ））。バッファ層１２は、例えば、アモルファスシリコン層である。アモルファスシリコン層は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成する。バッファ層１２の膜厚は、５ｎｍ（ナノメータ）以上であり、例えば、１０ｎｍである。
【００１１】
バッファ層１２上に、半導体基板１０よりも高い融点を有する高融点膜１３を形成し、凹部１１を充填する（同図（Ｃ））。高融点膜１３は、例えばシリコン酸化膜である。高融点膜１３である酸化シリコン膜は、例えば、ＣＶＤで形成する。
【００１２】
バッファ層１２と高融点膜１３が形成された状態で、レーザー照射による加熱処理を行う（同図（Ｄ））。この、加熱処理により、例えば、凹部１１の形成により半導体基板１０の表面に生じたダメージ層（図示せず）の修復を行う。レーザー照射は、例えば、少なくともバッファ層１２が溶融する条件で行う。レーザーの出力と照射時間によって加熱条件を調整することが出来る。
【００１３】
次に、半導体基板１０の表面に形成されたバッファ層１２と高融点膜１３を、ＣＭＰにより除去する（同図（Ｅ））。凹部１１内に残置するバッファ層１２と高融点膜１３により凹部１１が充填される。尚、バッファ層１２としてアモルファスシリコン層を用いた場合には、レーザー照射による熱処理でアモルファスシリコン層は溶融され結晶化するが、説明の便宜上、同じ層のままで示している。
【００１４】
本実施形態においては、半導体基板１０と凹部１１を充填する高融点膜１３との間に、半導体基板１０よりも低い融点を有するバッファ層１２を形成した状態で、熱処理を行う。かかる構成により、熱処理においてバッファ層１２が半導体基板１０よりも先に溶融するため、半導体基板１０と高融点膜１３間に生じる応力が緩和される。これにより、半導体基板１０の変形を抑制することが出来る。
【００１５】
例えば、シリコンの融点は１４１４℃であり、アモルファスシリコン層はシリコンよりも３００℃〜４００℃低い融点を有する。また、酸化シリコン膜の融点は、シリコン基板よりも高い、例えば、１６５０℃±７５℃である。従って、例えば、バッファ層１２としてアモルファスシリコン層を用い、高融点膜１３として酸化シリコン膜を用いた場合には、半導体基板１０と高融点膜１３とが溶融する前にバッファ層１２であるアモルファスシリコン膜が溶融する。バッファ層１２が溶融することで、半導体基板１０と高融点膜１３の間に生じる応力が緩和され、半導体基板１０の変形を抑制することが出来る。
【００１６】
（第２の実施形態）
次に、第２の実施形態にかかる半導体装置の製造方法を図２から図５を用いて説明する。本実施形態は、裏面照射型ＣＭＯＳイメージセンサーの製造方法の一つの実施形態を示す。
【００１７】
半導体基板２０を用意する（図２（Ａ））。半導体基板２０は、例えば、シリコン基板である。
【００１８】
半導体基板２０上に、エピタキシャル法により半導体層３０を形成する（同図（Ｂ））。半導体層３０は、例えば、エピタキシャルシリコン層である。例えば、ＣＶＤにより、半導体層３０を形成する。
【００１９】
半導体層３０に対して、リソグラフィ工程、成膜工程、エッチング工程、イオン注入工程等のＦＥＯＬ（Ｆｒｏｎｔ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）と呼ばれる工程を繰り返すことで、例えば、光電変換素子３１を形成する（同図（Ｃ））。光電変換素子３１は、例えば、フォトダイオードである。
【００２０】
次に、ＢＥＯＬ（Ｂａｃｋ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）と呼ばれる工程にて電気接続の為の配線４１が内部に形成された絶縁膜４０を形成する（同図（Ｄ））。絶縁膜４０の中に形成される配線４１は、例えば、ダマシン構造のＣｕ配線で構成することが出来る。配線４１を覆う絶縁膜４０は、例えば、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料にして形成されたシリコン酸化膜である。
【００２１】
次に、絶縁膜４０上に、支持基板５０を形成する（図３（Ｅ））。支持基板５０は、例えば、シリコン基板である。支持基板５０は、例えば、絶縁膜４０との貼り合せにより形成する。貼り合せ工程では、接合面を洗浄化する工程、接合面を活性化する工程等を行う。その後に、支持基板５０を絶縁膜４０にアライメントし、加圧して貼り合せる。その後に、アニール処理を行って接合強度を向上させる。
【００２２】
その後に、半導体基板２０を除去する（同図（Ｆ））。説明の便宜上、上下を入れ替えて示している。半導体基板２０の除去工程においては、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いる。
【００２３】
引き続いて、半導体層３０の表面に凹部３２を形成する（同図（Ｇ））。凹部３２は、例えば、各光電変換素子３１間を分離するように、グリッド状に形成される。凹部３２により、各光電変換素子３１間を分離することで、光電変換素子３１間の混色、あるいは、電子の移動を防ぐことが出来る。
【００２４】
次に、半導体層３０の表面上及び凹部３２の内面上に半導体層３０よりも低い融点を有するバッファ層６０を形成する（図４（Ｈ））。バッファ層６０は、例えば、アモルファスシリコン層である。アモルファスシリコン層は、例えば、ＣＶＤにより形成する。バッファ層６０の膜厚は、例えば、５ｎｍ以上とする。バッファ層６０が溶融した際に、半導体層３０と後に形成される高融点膜（図示せず）との間の応力緩和層としての機能を果たす膜厚とする。
【００２５】
バッファ層６０上に、シリコンよりも高い融点を有する高融点膜７０を形成し、凹部３２を埋める（同図（Ｉ））。高融点膜７０は、例えばシリコン酸化膜であり、ＣＶＤで形成することが出来る。
【００２６】
バッファ層６０と高融点膜７０が形成された状態で、例えば、レーザー照射による熱処理を行う（同図（Ｊ））。この、熱処理により、例えば、凹部３２の形成により半導体基板３０の表面に生じたダメージ層の修復を行うことが出来る。レーザー照射による熱処理は、少なくとも、バッファ層６０が溶融する条件で行う。シリコンの融点は、１４１４℃であり、酸化シリコン膜の融点はシリコン基板よりも高い、例えば、１６５０℃±７５℃である。また、アモルファスシリコン層は、シリコンよりも、３００℃〜４００℃低い融点を有する。従って、バッファ層６０としてアモルファスシリコン層を用い、高融点膜７０として酸化シリコン膜を用いた場合、レーザー照射の出力、照射時間を適宜設定することにより、少なくとも、バッファ層６０を構成するアモルファスシリコン層を溶融させて熱処理を行うことが出来る。
【００２７】
次に、半導体層３０の表面上に形成されたバッファ層６０と高融点膜７０を、ＣＭＰにより除去する（図５（Ｋ））。凹部３２内に残置するバッファ層６０と高融点膜７０により凹部３２が充填される。尚、バッファ層６０としてアモルファスシリコン層を用いた場合には、レーザー照射による熱処理でアモルファスシリコン層は溶融して結晶化するが、説明の便宜上、同じ層のままで示している。
【００２８】
引き続いて、半導体層３０の表面上、バッファ層６０上、及び高融点膜７０上に保護膜８０を形成する。保護膜８０は、例えばシリコン酸化膜、あるいはシリコン窒化膜で構成されることが出来る。保護膜８０は、例えば、ＣＶＤにより形成される。保護膜８０上に、カラーフィルタ９０とマイクロレンズ１００を各光電変換素子３１に対応するように形成する（同図（Ｌ））。
【００２９】
本実施形態の半導体装置の製造方法によれば、半導体層３０を構成するシリコン層よりも低い融点を有するバッファ層６０と、シリコン層よりも高い融点を有する高融点膜７０により凹部３２を充填した状態でレーザー照射による熱処理を行う。融点の低いバッファ層６０が半導体層３０の溶融前に溶融することにより、半導体層３０と高融点膜７０の間に生じる応力を緩和させる機能を果たす。すなわち、バッファ層６０は、レーザー照射による熱処理により半導体層３０と高融点膜７０の間に生じる応力を緩和することが出来る。これにより、凹部３２で囲まれた光電変換素子３１を有する半導体層３０の変形が緩和され、半導体層３０に形成された半導体素子の変形を抑制することが可能である。また、凹部３２に充填された高融点膜７０により凹部３２の形状を安定な状態で保持することが出来る為、半導体層３０に形成された光電変換素子３１間のアイソレーションが維持される。
【００３０】
裏面照射型ＣＭＯＳイメージセンサーにおいては、光電変換素子３１が形成された半導体層３０の熱処理の温度が高い程、暗電流特性が改善されることが知られている。本実施形態によれば、半導体層３０と高融点膜７０の間に介在するバッファ層６０を半導体層３０よりも先に溶融させることにより応力を緩和させ、半導体層３０の変形を抑制することが出来る。この為、半導体層３０の熱処理の温度を高くすることが可能であり、裏面照射型ＣＭＯＳイメージセンサーの暗電流特性を改善することが出来る。また、半導体層３０の変形が抑制される為、受光面となる半導体層３０の表面の変形が抑制され、受光面の変形による光電変換素子３１の感度の劣化を抑制することが出来る。
【００３１】
裏面照射型ＣＭＯＳイメージセンサーには、所定の配線４１が形成された絶縁膜４０が半導体層３０に接して設けられる。従って、凹部３２の内面上にバッファ層６０と高融点膜７０とを形成した後の熱処理は、半導体層３０の表面に対してだけ行うことが望ましい。レーザー照射による熱処理は、半導体層３０の表面だけを短時間で熱処理することが出来る為、凹部３２の内面上にバッファ層６０と高融点膜７０とが形成された後の熱処理に好適する。
【００３２】
バッファ層６０として、例えば、Ｐ導電型のドーパントであるボロン（Ｂ）を含有したアモルファスシリコン層を用いることも出来る。バッファ層６０がＰ導電型のドーパントを含有する場合、レーザー照射による熱処理時にバッファ層６０が拡散源となり、バッファ層６０に接する半導体層３０の表面（凹部３２の内面も同様）から半導体層３０内の所定の深さの領域にＰ導電型領域（図示せず）が形成される。形成されたＰ導電型領域は、例えば、半導体層３０の表面上のバッファ層６０と高融点膜７０とをＣＭＰで除去した際及び凹部３２を形成した際に生じた、半導体層３０内のダメージ層（図示せず）からの電子のトラップ層として機能する。これにより、ダメージ層から放出される電子が光電変換素子３１に流出する現象を抑制することが出来る。
【００３３】
図６は、既述した実施形態の製造方法で製造される半導体装置の断面の一部を概略的に示す図である。既述の実施形態に対応する構成要素には、同一の符号を付し、重複する記載は必要な場合にのみ行う。光電変換素子３１が形成された画素領域３０−１間の分離の状態を示すため、半導体層３０の表面に形成される保護膜８０、カラーフィルタ９０、及びマイクロレンズ１００は省略している。凹部３２をバッファ層６０と高融点膜７０により充填し、例えばレーザー照射による熱処理で形成したグリッド状の分離領域３３が、光電変換素子３１が形成された画素領域３０−１間を分離している。尚、バッファ層６０がアモルファスシリコン層の場合、レーザー照射による熱処理で結晶化するが、説明の便宜上、熱処理前と同じ層として示している。
【００３４】
図７は、本実施形態による半導体装置の製造方法の効果を示す電子顕微鏡写真である。
図６に示す半導体装置の半導体層３０の表面の状態を、半導体層３０に形成した凹部３２内面上にバッファ層６０を設けた場合と、バッファ層６０を設けずに製造した場合と、で比較した半導体層３０の表面の電子顕微鏡写真である。半導体層３０は、エピタキシャルシリコン層である。図７の上段に示す同図（Ａ−１）と同図（Ａ−２）は、半導体層３０に形成された凹部３２の内面上にバッファ層６０を設けないで分離領域３４を形成した場合を示す。バッファ層６０を介さずに半導体層３０に形成された凹部３２内を高融点膜７０で充填して、レーザー照射による熱処理を行った場合を示す。グリッド状に形成された分離領域３４が、画素領域３０−２間を分離している。下段に示す同図（Ｂ−１）と同図（Ｂ−２）は、凹部３２にバッファ層６０を設けて分離領域３３を形成した場合を示す。すなわち、本実施形態による製造方法により製造した場合を示す。バッファ層６０を介して半導体層３０に形成された凹部３２内を高融点膜７０で充填して、レーザー照射による熱処理を行った場合である。グリッド状に形成された分離領域３３が、画素領域３０−１間を分離している。
【００３５】
それぞれ左側に示す同図（Ａ−１）と同図（Ｂ−１）は、出力が低いレーザー光により熱処理を行った場合である。出力１．６Ｊ／ｃｍ２、波長３０８ｎｍのレーザー光を１７０ｎＳ（ナノ秒）照射して、熱処理を行った。右側に示す同図（Ａ−２）と同図（Ｂ−２）は、出力が高いレーザー光により熱処理を行った場合である。出力が２．１Ｊ／ｃｍ２で波長３０８ｎｍのレーザー光を１７０ｎＳ照射して、熱処理を行った。
【００３６】
同図（Ａ−１）と同図（Ｂ−１）に示すように、照射するレーザー出力が低い場合には、凹部３２内面上にバッファ層６０を形成しないで熱処理を行った場合（同図（Ａ−１））とバッファ層６０を形成して熱処理した場合（同図（Ｂ−１））との間でほとんど相違はない。しかし、凹部３２の内面上にバッファ層６０を設けないでレーザー出力を高くして熱処理した場合には、画素領域３０−２のシリコンが溶け出した為と思われる形状変化１１０が見られる（同図（Ａ−２））。これに対し、凹部３２内面上にバッファ層６０を設けた場合には、レーザー出力を高くして熱処理を行っても画素領域３０−１の形状変化が見られない（同図（Ｂ−２））。画素領域３０−１が溶融する前に凹部３２内のバッファ層６０が溶融することで、画素領域３０−１と凹部３２内に埋め込まれた高融点膜７０との間に生じる応力がバッファ層６０により緩和され、画素領域３０−１の変形が抑制された為と考えられる。画素領域３０−１の形状変化が抑えられることにより、例えばＣＭＯＳイメージセンサーの素子分離領域の形成に用いた場合、受光面となる画素領域３０−１の表面の変形が抑制され、その平坦性が維持される。これにより、ＣＭＯＳイメージセンサーの感度の劣化を抑制することが出来る。また、分離領域３３上にシリコンが溶け出す変形を防ぐことが出来る為、画素領域間のアイソレーションが維持される。この為、例えば、画素領域で発生した電子が隣の画素領域に到達することによって生じる混色を抑制することが可能である。
【００３７】
バッファ層６０となるアモルファスシリコン層は、イオン注入により形成しても良い。凹部（１１、３２）の内表面に臨界ドーズ量以上のイオンを注入することにより、凹部（１１、３２）の内表面から半導体層（１０、３０）中の所定の深さまでアモルファスシリコン層を形成することが出来る。例えば、ボロン（Ｂ）を室温で臨界ドーズ量である１×１０１６／ｃｍ２以上注入することにより、アモルファスシリコン層を形成することが出来る。
【００３８】
また、バッファ層６０は、アモルファスシリコン層に代えて、シリコン基板よりも低い融点を有する多結晶シリコン層を用いても良い。多結晶シリコン層がシリコン基板よりも先に溶融して、バッファ層の機能を果たすことが出来る。
【００３９】
凹部（１１、３２）を埋める膜は、酸化シリコン膜に代えて、例えば、タングステン等の高融点金属を用いることも可能である。高融点金属は、入射した光を遮断する機能が高い為、光電変換素子３１間の混色を改善することが出来る。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１０  半導体基板、１１  凹部、１２  バッファ層、１３  高融点膜、２０  半導体基板、３０  半導体層、３１  光電変換素子、３２  凹部、４０  絶縁膜、４１  配線、５０  支持基板、８０  保護膜、９０  カラーフィルタ、１００  マイクロレンズ。
【図１】
2016032001.tif 000003
【図２】
2016032001.tif 000004
【図３】
2016032001.tif 000005
【図４】
2016032001.tif 000006
【図５】
2016032001.tif 000007
【図６】
2016032001.tif 000008
【図７】
2016032001.tif 000009