(57)【要約】【課題】回路基板において、信号配線の長さが長くなったり、伝送信号の周波数が高くなったりしても、共振による損失が生じないようにし、確実に信号伝送を行なえるようにする。【解決手段】回路基板１を、基板厚さ方向の異なる位置に設けられ、並行して延びる複数の配線１０Ａ、１０Ｂによって構成された信号配線１０と、信号配線を挟んで基板厚さ方向の両側に設けられたグランド層１１、１２又は電源層とを備え、複数の配線が、共振が生じる間隔よりも狭い間隔で設けられた複数の導体１３で電気的に接続されているものとする。【選択図】図１
2016081999.tif 000002
【特許請求の範囲】
【請求項１】
基板厚さ方向の異なる位置に設けられ、並行して延びる複数の配線によって構成された信号配線と、
前記信号配線を挟んで前記基板厚さ方向の両側に設けられたグランド層又は電源層とを備え、
前記複数の配線は、共振が生じる間隔よりも狭い間隔で設けられた複数の導体で電気的に接続されていることを特徴とする回路基板。
【請求項２】
前記複数の導体は、前記複数の配線の両端部のそれぞれを電気的に接続する２つの導体を含むことを特徴とする、請求項１に記載の回路基板。
【請求項３】
前記複数の導体は、前記導体の間隔をＰとし、光速をｃとし、伝送信号の周波数をｆとし、前記複数の配線の間に設けられる絶縁層の比誘電率をεｒとして、
【数１】
2016081999.tif 000006
で規定される条件を満たすように設けられていることを特徴とする、請求項１又は２に記載の回路基板。
【請求項４】
回路基板と、
前記回路基板に電気的に接続された半導体チップとを備え、
前記回路基板は、
基板厚さ方向の異なる位置に設けられ、並行して延びる複数の配線によって構成された信号配線と、
前記信号配線を挟んで前記基板厚さ方向の両側に設けられたグランド層又は電源層とを備え、
前記複数の配線は、共振が生じる間隔よりも狭い間隔で設けられた複数の導体で電気的に接続されていることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び電子装置に関する。
【背景技術】
【０００２】
例えばＬＳＩチップなどの半導体チップを搭載するパッケージ基板（回路基板）がある。このようなパッケージ基板では、例えば１Ｇｂｐｓを超える伝送速度で信号伝送を行なう場合、信号配線の上方及び下方にグランド層が存在するストリップライン構造を有するものとするのが一般的である。
なお、配線の特性インピーダンスを制御できるように、配線基板を、複数の並列導体からなり、両端部にスルーホール導体を備える信号線と、信号線の上方及び下方に電源層又はグランド層を有するものとする技術がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３５１６４７号公報
【特許文献２】特開２０１１−１００８７１号公報
【特許文献３】特開２００２−２８９７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、パッケージ基板では、信号配線の長さは長いものでも約３ｃｍほどであり、数十ｃｍの配線長を持つ信号配線を有するシステムボードなどに比べ、信号損失はあまり大きくなかった。このため、これまでは高密度化への対応や接続信頼性が重要なターゲットであった。
しかしながら、例えば１０Ｇｂｐｓを超える伝送速度で信号伝送を行なうようになると、パッケージ基板での信号損失が増加する。このため、さらなる信号伝送速度の向上を達成するには、パッケージ基板での信号損失の低減が必要になる。
【０００５】
また、技術の進歩によって、大型の半導体チップを製造することが可能になってきており、これに伴うパッケージ基板の大型化によって、パッケージ基板に備えられる信号配線の長さが長くなってきている。そして、信号配線の長さが長くなると、信号損失も増加する。この点からも、パッケージ基板での信号損失の低減が必要になる。
そこで、パッケージ基板での信号損失の低減を図るべく、パッケージ基板に上述の技術を適用することが考えられる。つまり、パッケージ基板を、複数の並列導体からなり、両端部にビアを備える信号線と、信号線の上方及び下方に電源層又はグランド層を有するものとすることが考えられる。
【０００６】
しかしながら、信号線を、複数の並列導体からなり、両端部にビアを備えるものとすると、ビアの間隔（信号線の長さ）や伝送速度（伝送信号の周波数）によって、共振による損失が生じてしまい、信号伝送を行なえない場合があることがわかった。つまり、上述のように、伝送速度が高くなると（伝送信号の周波数が高くなると）、あるいは、信号線の長さが長くなると、共振による損失が生じてしまい、信号伝送を行なえない場合があることがわかった。
【０００７】
そこで、例えばパッケージ基板などの回路基板において、例えば、信号配線の長さが長くなったり、伝送信号の周波数が高くなったりしても、共振による損失が生じないようにし、確実に信号伝送を行なえるようにしたい。
【課題を解決するための手段】
【０００８】
本回路基板は、基板厚さ方向の異なる位置に設けられ、並行して延びる複数の配線によって構成された信号配線と、信号配線を挟んで基板厚さ方向の両側に設けられたグランド層又は電源層とを備え、複数の配線は、共振が生じる間隔よりも狭い間隔で設けられた複数の導体で電気的に接続されている。
本電子装置は、上述の回路基板と、回路基板に電気的に接続された半導体チップとを備える。
【発明の効果】
【０００９】
したがって、本回路基板及び電子装置によれば、例えば、信号配線の長さが長くなったり、伝送信号の周波数が高くなったりしても、共振による損失が生じないようにし、確実に信号伝送を行なえるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】図１（Ａ）、図１（Ｂ）は、本実施形態にかかる回路基板の構成を示す模式図であって、図１（Ａ）は図１（Ｂ）のＡ−Ａ線に沿う断面図であり、図１（Ｂ）は信号配線が延びる方向に沿う断面図である。
【図２】本実施形態にかかる回路基板の具体的な構成を示す模式的断面図である。
【図３】本実施形態にかかる電子装置の構成を示す模式的断面図である。
【図４】本実施形態にかかる回路基板において信号配線の両端部にビアを設けている理由を説明するための模式的断面図である。
【図５】本実施形態にかかる回路基板の構成を備えるパッケージ基板、従来のストリップライン構造を有するパッケージ基板及び製造が困難な厚さの信号配線を有するパッケージ基板のそれぞれの伝送信号の周波数に応じた信号損失の計算結果を示す図である。
【図６】図６（Ａ）は、本実施形態にかかる回路基板の構成を備えるパッケージ基板の寸法を示す模式的断面図であり、図６（Ｂ）は、従来のストリップライン構造を有するパッケージ基板の寸法を示す模式的断面図であり、図６（Ｃ）は、製造が困難な厚さの信号配線を有するパッケージ基板の寸法を示す模式的断面図である。
【図７】本実施形態にかかる回路基板の構成を備えるパッケージ基板、及び、比較例の構造の信号配線を有するパッケージ基板のそれぞれの伝送信号の周波数に応じた信号損失の計算結果を示す図である。
【図８】本実施形態にかかる回路基板の変形例の構成を示す模式的断面図である。
【図９】本実施形態にかかる回路基板の変形例の構成を示す模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本発明の実施の形態にかかる回路基板及び電子装置について、図１〜図９を参照しながら説明する。
本実施形態にかかる電子装置は、図３に示すように、回路基板１と、回路基板１に電気的に接続された半導体チップ２とを備える。つまり、電子装置は、半導体チップ２を搭載する回路基板１を備える。
【００１２】
本実施形態では、回路基板１は、高周波用回路基板であって、例えばパッケージ基板である。ここでは、パッケージ基板１は、コア部１Ａと、コア部１Ａを挟んで上下に設けられたビルドアップ部１Ｂとを備える。また、半導体チップ２は、例えばＬＳＩチップである。このため、パッケージ基板１にＬＳＩチップ２が搭載され、ＬＳＩチップ２はパッケージ基板１に例えばバンプ４を介して電気的に接続されている。そして、ＬＳＩチップ２が搭載されたパッケージ基板１は、マザーボード（又はシステムボード）３に搭載され、例えばバンプ５を介して電気的に接続されている。このため、電子装置は、マザーボード３と、マザーボード３に電気的に接続されたパッケージ基板１と、パッケージ基板１に電気的に接続されたＬＳＩチップ２とを備えるものとなる。なお、ＬＳＩチップ２を搭載するパッケージ基板１、即ち、パッケージ基板１と、パッケージ基板１に電気的に接続されたＬＳＩチップ２とを備えるものを、半導体装置ともいう。また、図３中、符号６はキャパシタを示している。また、図３中、符号Ｘで示す部分は、図１や図２で詳細に示しているため、概略のみ示して詳細を示していない。
【００１３】
そして、本実施形態では、図１に示すように、回路基板としてのパッケージ基板１（ここではビルドアップ部１Ｂ）は、信号配線１０を挟んで基板厚さ方向の両側にグランド層（又は電源層）１１、１２を備える。つまり、本実施形態のパッケージ基板１は、信号配線１０の上方及び下方にグランド層（又は電源層）１１、１２が存在するストリップライン構造を有する伝送路を備える。
【００１４】
特に、信号配線１０は、基板厚さ方向（上下方向）の異なる位置に設けられ、並行して延びる複数（ここでは２つ）の配線１０Ａ、１０Ｂによって構成される。そして、複数の配線１０Ａ、１０Ｂは、共振が生じる間隔よりも狭い間隔で設けられた複数のビア１３（導体）で電気的に接続されている。これにより、パッケージ基板１での信号損失の低減を図りながら、信号配線１０の長さが長くなったり、伝送信号（高周波信号）の周波数が高くなったりしても、共振による損失が生じないようにすることができる。
【００１５】
なお、ここでは、ビアを用いて複数の配線を電気的に接続しているが、複数の配線を電気的に接続する接続構造はこれに限られるものではなく、導体を用いて複数の配線が電気的に接続されていれば良い。つまり、複数の配線は、共振が生じる間隔よりも狭い間隔で設けられた複数の導体で電気的に接続されていれば良い。
具体的には、図２に示すように、パッケージ基板１（ここではビルドアップ部１Ｂ）は、第１下部絶縁層１４、下部グランド層１１、第２下部絶縁層１５、下部配線層１０ＡＸ（下部信号層）、中間絶縁層１６、上部配線層１０ＢＸ（上部信号層）、上部絶縁層１７、上部グランド層１２が積層された構造を備える。このようなパッケージ基板１は、導体層と絶縁層を交互に積層した構造になっており、積層された複数の導体層が、それぞれ、グランド層（又は電源層）１１、１２、下部配線層１０ＡＸ、上部配線層１０ＢＸとなる。
【００１６】
ここで、下部配線層１０ＡＸと上部配線層１０ＢＸは、中間絶縁層１６を挟んで向かい合った異なる配線層である。そして、下部配線層１０ＡＸは、ライン状に加工されて、ライン状の下部配線１０Ａとなっており、上部配線層１０ＢＸは、ライン状に加工されて、ライン状の上部配線１０Ｂになっている。これらの下部配線１０Ａと上部配線１０Ｂは、中間絶縁層１６を挟んで向かい合って、互いに平行に延びている。このように、信号配線１０は２層構造になっている。
【００１７】
そして、下部配線１０Ａと上部配線１０Ｂを電気的に接続する複数のビア１３が、中間絶縁層１６に、下部配線１０Ａ及び上部配線１０Ｂが延びる方向に沿って、共振が生じる間隔よりも狭い間隔で設けられている。ここでは、複数のビア１３は、信号配線１０を構成する下部配線１０Ａ及び上部配線１０Ｂの一方の端部から他方の端部まで全長にわたって等間隔で設けられている。
【００１８】
このように、下部配線１０Ａと上部配線１０Ｂとが複数のビア１３で電気的に接続されて１つの信号配線１０を構成しており、この信号配線１０の上方及び下方にグランド層１１、１２が設けられて、ストリップライン構造を有するパッケージ基板１となっている。このようなストリップライン構造を有するパッケージ基板１では、信号配線１０は内部に位置することになるため、この内部に位置する信号配線１０の両端部と最表面の電極パッド１８等とをビア１９を介して電気的に接続することになる。
【００１９】
このようなパッケージ基板１のビルドアップ部１Ｂは、導体層と絶縁層を順次積層していくビルドアップ工法と呼ばれる工法で作製することができる。この場合、信号配線１０を構成する下部配線１０Ａと上部配線１０Ｂは、絶縁層１層分の厚さに相当する高さを有するビア１３で電気的に接続されることになる。また、この場合、信号配線１０の両端部と最表面の電極パッド１８等とは、絶縁層１層分の厚さに相当する高さを有し、基板厚さ方向に積層されているビア１９で電気的に接続されることになる。このようなビア１３、１９は、例えば、ビルドアップ工法で導体層と絶縁層を順次積層していく際に、１つの絶縁層にレーザ等でビアホールを形成し、このビアホールにめっき等を施すことで形成することができる。なお、このようにして形成されるビア１３、１９をレーザビアという。なお、信号配線１０を構成する下部配線１０Ａと上部配線１０Ｂの両端部を電気的に接続するビア１３Ｘ、１３Ｙ、及び、信号配線１０の両端部と最表面の電極パッド１８等とを電気的に接続するビア１９を、最表面からそれから遠い側の配線まで基板厚さ方向に延びるスルーホールに形成されたスルーホールビアとしても良い。
【００２０】
なお、ここでは、複数のビア１３を等間隔で設けているが、これに限られるものではなく、共振が生じる間隔よりも狭い間隔になっていれば、異なる間隔で設けられていても良い。
ところで、複数のビア１３は、複数の配線１０Ａ、１０Ｂの両端部のそれぞれを電気的に接続する２つのビア１３Ｘ、１３Ｙを含むのが好ましい。つまり、複数の配線１０Ａ、１０Ｂは、これらの配線１０Ａ、１０Ｂが延びる方向の一方の端部とその反対側の他方の端部の両端部をビア１３Ｘ、１３Ｙで互いに電気的に接続されて、１つの信号配線１０を構成しているのが好ましい。この場合、複数のビア１３は、共振が生じる間隔よりも狭い間隔で、複数の配線１０Ａ、１０Ｂの一方の端部から他方の端部まで設けられることになる。つまり、複数のビア１３は、共振が生じる間隔よりも狭い間隔で、複数の配線１０Ａ、１０Ｂの一方の端部から他方の端部まで全長にわたって設けられるようにするのが好ましい。
【００２１】
このようにして、複数の配線１０Ａ、１０Ｂを電気的に接続するビア１３Ｘ、１３Ｙを、両端部に設けることで、図４に示すように、信号配線１０の両端部に、信号配線１０から分岐した余分な長さの配線（導体；スタブ；図４中、符号Ｘで示す部分）ができてしまうのを防止することができる。これにより、信号損失の増大を抑制することができる。例えば、数ｍｍのスタブがあると、１０Ｇｂｐｓ程度の伝送速度で信号伝送を行なう場合でも損失が増大してしまう。このため、１０Ｇｂｐｓ以上の伝送速度で信号伝送を行なう場合には、１ｍｍ以上のスタブができないように、図１、図２に示すように、信号配線１０の両端部にビア１３Ｘ、１３Ｙを設けるのが好ましい。また、例えば、数十Ｇｂｐｓの伝送速度で信号伝送を行なう場合には、数百μｍのスタブができないように、信号配線１０の両端部にビア１３Ｘ、１３Ｙを設けるのが好ましい。
【００２２】
この場合、複数の配線１０の両端部のそれぞれを電気的に接続する２つのビア１３Ｘ、１３Ｙが設けられ、これらの２つのビア１３Ｘ、１３Ｙの間に、共振が生じる間隔よりも狭い間隔になるように、少なくとも１つのビア１３が設けられることになる。
ところで、上述のように構成しているのは、以下の理由による。
つまり、例えば１０Ｇｂｐｓを超える伝送速度で信号伝送を行なうようになると、パッケージ基板での信号損失が増加する。このため、さらなる信号伝送速度の向上を達成するには、パッケージ基板での信号損失の低減が必要になる。
【００２３】
また、技術の進歩によって、大型の半導体チップを製造することが可能になってきており、これに伴うパッケージ基板の大型化によって、パッケージ基板に備えられる信号配線の長さが長くなってきている。そして、信号配線の長さが長くなると、信号損失も増加する。この点からも、パッケージ基板での信号損失の低減が必要になる。
ここで、パッケージ基板での信号損失を低減するためには、誘電率や誘電正接の低い材料を絶縁層に用いることが考えられる。しかしながら、パッケージ基板の製造性やコストを考えると、この方法でこれ以上の信号損失の低減を図るのは難しい。
【００２４】
また、パッケージ基板に備えられる信号配線に導電率が高い材料を用いることも考えられる。しかしながら、信号配線の材料には一般に銅が用いられており、これ以上に導電率が高い材料はほとんどなく、コストを考えれば、これよりも優れた材料は存在しないと言える。このため、製品適用が可能なレベルで、信号配線の材料変更によって信号損失の低減を図るのも難しい。
【００２５】
また、例えば、同軸ケーブルでは、ケーブル径が太いほど（即ち、中心導体が大きく、信号導体とグランドの導体の間が広いほど）損失が少ないことが一般に知られている。そこで、パッケージ基板でも同様の推定を働かせることが可能である。つまり、パッケージ基板に備えられる信号配線の大きさを大きくすることで、信号損失を低減することが考えられる。しかしながら、信号配線の大きさを大きくするために信号配線の厚さを厚くするとしても、製造可能な信号配線の厚さには限界がある。ここで、信号配線層の厚さの限界について、具体的に数値を交えて説明する。例えば、絶縁層の厚さ４０μｍ、信号配線の幅３０μｍ、信号配線の厚さ５μｍというように、相対的に絶縁層の厚さが大きく、信号配線が厚さ方向に小さいものは、一般的に製造可能である。これに対し、例えば、絶縁層の厚さ１０μｍ、信号配線の幅２０μｍ、信号配線の厚さ３０μｍというように、相対的に絶縁層の厚さが小さく、信号配線が厚さ方向に大きいものは、絶縁材料を信号配線層の間の隙間に均質に回り込ませることができないなどの理由から、製造が困難である。また、半導体チップと接続するためには、配線密度を下げることはできないが、信号配線の大きさを大きくするために信号配線の幅を広くすると配線密度が低下してしまう。このため、このような方法でも信号損失の低減を図るのは難しい。
【００２６】
このように、コスト、製造性、配線密度などといった様々な制約を受けるため、パッケージ基板での信号損失の低減を図るのは難しい。
そこで、パッケージ基板での信号損失の低減を図るべく、パッケージ基板を、複数の配線からなり、両端部にビアを備える信号配線と、信号配線の上方及び下方にグランド層又は電源層を有するものとすることが考えられる。
【００２７】
しかしながら、複数の配線からなり、両端部にビアを備える信号配線の長さを増大させると、単純な配線長の増加以上に損失が増大してしまうことがわかった。
この原因を究明したところ、信号配線を、複数の配線からなり、両端部にビアを備えるものとすると、ビアの間隔（信号配線の長さ）や伝送速度（伝送信号の周波数）によって、共振による損失が生じてしまい、信号伝送を行なえない場合があることがわかった。つまり、上述のように、伝送速度が高くなると（伝送信号の周波数が高くなると）、あるいは、信号配線の長さが長くなると、共振による損失が生じてしまい、信号伝送を行なえない場合があることがわかった。
【００２８】
そこで、パッケージ基板１での信号損失の低減を図りながら、信号配線１０の長さが長くなったり、伝送信号の周波数が高くなったりしても、共振による損失が生じないようにし、確実に信号伝送を行なえるようにすべく、上述のように構成している。例えば、１０Ｇｂｐｓを超える伝送速度で信号伝送を行なう場合や信号配線１０の長さが１ｃｍ以上になる場合に、パッケージ基板１での信号損失の低減を図りながら、共振による損失が生じないようにし、確実に信号伝送を行なえるようにすべく、上述のような構成を採用している。
【００２９】
ここで、図５は、本実施形態の構造の信号配線１０を有するパッケージ基板１、従来のストリップライン構造を有するパッケージ基板及び製造が困難な厚さの信号配線を有するパッケージ基板のそれぞれの伝送信号の周波数に応じた信号損失の計算結果を示している。
なお、図５中、実線Ａは、本実施形態の上下２層の配線１０Ａ、１０Ｂを複数のビア１３で接続した構造の信号配線１０を有するパッケージ基板１における伝送信号の周波数に応じた信号損失を計算した結果を示している。ここでは、図６（Ａ）に示すように、上下の配線１０Ａ、１０Ｂは、銅配線とし、それぞれ、幅を２０μｍとし、厚さを１０μｍとし、上下２層の配線１０Ａ、１０Ｂを複数のビア１３で接続した信号配線１０の全体の厚さを４０μｍとしている。また、上下のグランド層１１、１２の間の絶縁層１５〜１７は、樹脂絶縁層とし、厚さを１２０μｍとし、比誘電率を３としている。また、信号配線１０の配線長は３０ｍｍとし、ビア１３とビア１３の間隔は５００μｍとして等間隔で配置している。
【００３０】
また、図５中、実線Ｂは、従来のストリップライン構造を有するパッケージ基板における伝送信号の周波数に応じた信号損失を計算した結果を示している。ここでは、図６（Ｂ）に示すように、信号配線１００は、銅配線とし、幅を２０μｍとし、厚さを２０μｍとし、上下のグランド層１０１、１０２の間の絶縁層１０３は、樹脂絶縁層とし、厚さを８０μｍとし、比誘電率を３としている。また、信号配線１００の配線長は３０ｍｍとしている。
【００３１】
また、図５中、実線Ｃは、製造が困難な厚さの信号配線を有するパッケージ基板のそれぞれにおける伝送信号の周波数に応じた信号損失を計算した結果を示している。ここでは、図６（Ｃ）に示すように、信号配線１０４は、銅配線とし、幅を２０μｍとし、厚さを４０μｍとし、上下のグランド層１０５、１０６の間の絶縁層１０７は、樹脂絶縁層とし、厚さを１２０μｍとし、比誘電率を３としている。また、信号配線１０４の配線長は３０ｍｍとしている。
【００３２】
図５中、実線Ａ、Ｂで示すように、従来のストリップライン構造を有するパッケージ基板よりも、本実施形態の構造を有するパッケージ基板１によれば、大幅に信号損失（伝送損失）を低減することが可能である。また、図５中、実線Ａ、Ｃで示すように、その信号損失は、製造が困難な厚さの信号配線１０４を有するパッケージ基板とほぼ同等である。つまり、高周波領域（例えば数十ＧＨｚ）では伝送信号の電磁界は信号配線のほぼ表面のみを伝わる。このため、本実施形態のように上下２層の配線１０Ａ、１０Ｂをビア１３で接続した構造の信号配線１０を有する場合も、これと同等の厚さを持つ製造が困難な厚さの信号配線１０４を有する場合と同等の損失となる。なお、配線長が長くなると、それに応じて損失も増大する。また、伝送信号の周波数が高くなると、それに応じて損失も増大する。
【００３３】
なお、このような製造が困難な厚さの信号配線１０４を有するパッケージ基板を製造すべく、特殊な製造方法を用いると、大幅なコストアップにつながることになる。これに対し、上述のような本実施形態の構造を有するパッケージ基板１は、一般的な製造技術を使用して同様の製造精度で製造することができるため、例えば製造設備の投資等を行なうことなく、即ち、コストアップを招くことなく、製造可能である。
【００３４】
また、信号配線の幅を広くして信号損失の低減を図ろうとすると配線密度が低下してしまうのに対し、本実施形態の構造を有するパッケージ基板１によれば、配線密度の低下を招くことなく、信号損失の低減を図ることができる。
また、図７は、本実施形態の構造の信号配線１０を有するパッケージ基板１、及び、比較例の構造の信号配線を有するパッケージ基板のそれぞれの伝送信号の周波数に応じた信号損失の計算結果を示している。
【００３５】
なお、図７中、実線Ａは、本実施形態の上下２層の配線１０Ａ、１０Ｂを複数のビア１３で接続した構造の信号配線１０を有するパッケージ基板１における伝送信号の周波数に応じた信号損失を計算した結果を示している。ここでは、上下の配線１０Ａ、１０Ｂは、銅配線とし、それぞれ、幅を２０μｍとし、厚さを１０μｍとし、上下２層の配線１０Ａ、１０Ｂを複数のビア１３で接続した信号配線１０の全体の厚さを４０μｍとしている（図６（Ａ）参照）。また、上下のグランド層１１、１２の間の絶縁層１５〜１７は、樹脂絶縁層とし、厚さを１２０μｍとし、比誘電率を３としている。また、信号配線１０の配線長は４ｍｍとし、ビア１３とビア１３の間隔は５００μｍとして等間隔で配置している。
【００３６】
また、図７中、実線Ｂは、比較例の上下２層の配線を両端部のみビアで接続した構造の信号配線を有するパッケージ基板における伝送信号の周波数に応じた信号損失を計算した結果を示している。ここでは、上下の配線は、本実施形態の場合と同様に、銅配線とし、それぞれ、幅を２０μｍとし、厚さを１０μｍとし、上下２層の配線を複数のビアで接続した信号配線の全体の厚さを４０μｍとしている。また、上下のグランド層の間の絶縁層は、本実施形態の場合と同様に、樹脂絶縁層とし、厚さを１２０μｍとし、比誘電率を３としている。また、信号配線の配線長は４ｍｍとし、ビアは両端部のみに設けられているため、ビアとビアの間隔は配線長から２つのビアの大きさを引いた値となる。
【００３７】
図７中、実線Ｂで示すように、比較例の上下２層の配線を両端部のみビアで接続した構造の信号配線を有するパッケージ基板では、伝送信号の周波数が２０ＧＨｚを超えたところ、及び、４０ＧＨｚを超えたところで共振による損失が生じている。
これに対し、図７中、実線Ａで示すように、本実施形態の上下２層の配線１０Ａ、１０Ｂを複数のビア１３で接続した構造の信号配線１０を有するパッケージ基板１では、伝送信号の周波数が５０ＧＨｚまでの領域で共振による損失（共振によってある周波数近傍でのみ増大する損失；共振による損失増加）が生じていない。なお、配線長が長くなると、それに応じて損失も増大する。また、伝送信号の周波数が高くなると、それに応じて損失も増大する。
【００３８】
このように、ビアとビアの間隔を狭くすることで、共振による損失が生じないようにすることができる。つまり、複数のビア１３を共振が生じる間隔よりも狭い間隔で設けることで、即ち、信号配線１０をビア１３で区切って個々の配線長を共振が生じる長さよりも短くすることで、共振による損失が生じないようにすることができる。
例えば、比較例のように、配線長が４ｍｍで、ビアとビアの間隔がこれと同程度になっていると、２０ＧＨｚよりも低い周波数の伝送信号を伝送する場合にしか用いることができない。逆に言うと、２０ＧＨｚよりも低い周波数の伝送信号を伝送する場合には、ビアとビアの間隔が４ｍｍ程度よりも短くなっていなければ、共振による損失が生じないようにすることはできない。
【００３９】
これに対し、本実施形態のように、配線長が４ｍｍでも、両端部のビア１３Ｘ、１３Ｙの間にもビア１３を設けてビア１３とビア１３の間隔を５００μｍ程度に狭くすることで、５０ＧＨｚまでの周波数の伝送信号を伝送する場合にも用いることが可能となる。逆に言うと、５０ＧＨｚまでの周波数の伝送信号を伝送する場合で、信号配線１０の配線長が４ｍｍでも、ビア１３とビア１３の間隔が５００μｍ程度になるように複数のビア１３を設ければ、共振による損失が生じないようにすることができる。なお、両端部のビア１３Ｘ、１３Ｙの間にもビア１３を設けてビア１３とビア１３の間隔を狭くすることは、信号配線１０をビア１３で区切って、ビア１３で区切られた個々の共振に関わる配線長を短くすることに相当する。
【００４０】
具体的には、複数のビア１３は、ビア１３の間隔をＰとし、光速をｃとし、伝送信号の周波数をｆとし、複数の配線１０Ａ、１０Ｂの間に設けられる絶縁層１６の比誘電率をεｒとして、
【００４１】
【数１】
2016081999.tif 000003
【００４２】
で規定される条件を満たすように設ければ良い。つまり、複数の配線１０Ａ、１０Ｂを互いに電気的に接続する複数のビア１３の間隔は、光速を、伝送信号の周波数と絶縁層１６の比誘電率の平方根の積で除した値の２分の１未満になるようにすれば良い。これにより、共振による損失が生じないようにすることができる。
例えば、複数の配線１０Ａ、１０Ｂの間に設けられる絶縁層１６の比誘電率εｒが４で、伝送信号の周波数ｆが２０ＧＨｚの場合、光速ｃ＝２．９９８×１０８（ｍ／ｓ）であるため、上記式の右辺は、以下のようにして算出される。
（２．９９８×１０８）÷（２×２０×１０９×√４）＝３．７４８×１０−３（ｍ）＝３．７４８（ｍｍ）
このため、ビア１３の間隔（ピッチ）が３．７４８（ｍｍ）未満となるように、複数のビア１３を設ければ良い。なお、ビア１３とビア１３の間隔は、この値未満になっていれば良いため、等間隔である必要はなく、例えば信号配線１０のレイアウトによってその間隔を自由に変えても良い。
【００４３】
この場合、伝送信号の周波数が高くなるほど、ビア１３の数を増やして、ビア１３とビア１３の間隔を狭くすることになる。また、信号配線１０の配線長が長くなるほど、ビア１３の数を増やすことになる。例えば、配線長が数十ｍｍの信号配線で、数十Ｇｂｐｓの伝送信号を伝送する場合には、両端部のビア１３Ｘ、１３Ｙの間にもビア１３を設けてビア１３とビア１３の間隔を狭くすることが必要になる。
【００４４】
このように、伝送信号の周波数及び信号配線１０の配線長に応じて、複数のビア１３を共振が生じる間隔よりも狭い間隔で設けることで、即ち、信号配線１０をビア１３で区切って個々の配線長を共振が生じる長さよりも短くすることで、共振による損失が生じないようにすることができる。
したがって、本実施形態にかかる回路基板及び電子装置によれば、例えば、信号配線１０の長さが長くなったり、伝送信号の周波数が高くなったりしても、共振による損失が生じないようにし、確実に信号伝送を行なえるという利点がある。
【００４５】
そして、本実施形態のような配線構造を有するパッケージ基板１は、例えば、１０ＧＨｚ以上の周波数の高周波信号を伝送する場合に用いられるパッケージ基板に適用するのが好ましい。つまり、２０Ｇｂｐｓ以上の伝送速度（数十Ｇｂｐｓの伝送速度）で信号伝送する場合に用いられるパッケージ基板に適用するのが好ましい。また、上述のような配線構造を有するパッケージ基板１は、例えば、１ｃｍ以上の配線長を持つ信号配線を有するパッケージ基板に適用するのが好ましい。このようなパッケージ基板に上述のような配線構造を有するパッケージ基板１を適用することで、パッケージ基板での信号損失の低減を図りながら、共振による損失が生じないようにし、確実に信号伝送を行なえるようになる。
【００４６】
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、信号配線１０が下部配線１０Ａと上部配線１０Ｂの２つの配線によって構成されるものとしているが、これに限られるものではなく、信号配線は３つ以上の配線によって構成されるものとしても良い。例えば図８に示すように、信号配線１０を、下部配線１０Ａ、中間配線１０Ｃ、上部配線１０Ｂの３つの配線によって構成されるようにしても良い。この場合、下部配線１０Ａと中間配線１０Ｃは、共振が生じる間隔よりも狭い間隔で設けられた複数のビア１３で電気的に接続される。また、中間配線１０Ｃと上部配線１０Ｂは、共振が生じる間隔よりも狭い間隔で設けられた複数のビア１３で電気的に接続される。これにより、さらなるパッケージ基板１の大型化（即ち、配線長の増加）や伝送速度の高速化（即ち、伝送信号の高周波数化）による損失の増加に対応することが可能となる。
【００４７】
また、例えば、上述の実施形態では、信号配線１０の上方及び下方にグランド層（又は電源層）１１、１２を備えるものを例に挙げて説明しているが、これに限られるものではなく、例えば図９に示すように、信号配線１０の上方及び下方だけでなく、両側方にもグランド層（又は電源層）２０を備えるものであっても良い。つまり、信号配線１０の周囲がグランド層（又は電源層）１１、１２、２０で囲われた構造になっていても良い。このように、グランド層は、少なくとも上方及び下方に設けられていれば良い。
【００４８】
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
基板厚さ方向の異なる位置に設けられ、並行して延びる複数の配線によって構成された信号配線と、
前記信号配線を挟んで前記基板厚さ方向の両側に設けられたグランド層又は電源層とを備え、
前記複数の配線は、共振が生じる間隔よりも狭い間隔で設けられた複数の導体で電気的に接続されていることを特徴とする回路基板。
【００４９】
（付記２）
前記複数の導体は、前記複数の配線の両端部のそれぞれを電気的に接続する２つの導体を含むことを特徴とする、付記１に記載の回路基板。
（付記３）
前記複数の導体は、前記導体の間隔をＰとし、光速をｃとし、伝送信号の周波数をｆとし、前記複数の配線の間に設けられる絶縁層の比誘電率をεｒとして、
【００５０】
【数２】
2016081999.tif 000004
【００５１】
で規定される条件を満たすように設けられていることを特徴とする、付記１又は２に記載の回路基板。
（付記４）
回路基板と、
前記回路基板に電気的に接続された半導体チップとを備え、
前記回路基板は、
基板厚さ方向の異なる位置に設けられ、並行して延びる複数の配線によって構成された信号配線と、
前記信号配線を挟んで前記基板厚さ方向の両側に設けられたグランド層又は電源層とを備え、
前記複数の配線は、共振が生じる間隔よりも狭い間隔で設けられた複数の導体で電気的に接続されていることを特徴とする電子装置。
【００５２】
（付記５）
前記複数の導体は、前記複数の配線の両端部のそれぞれを電気的に接続する２つの導体を含むことを特徴とする、付記４に記載の電子装置。
（付記６）
前記複数の導体は、前記導体の間隔をＰとし、光速をｃとし、伝送信号の周波数をｆとし、前記複数の配線の間に設けられる絶縁層の比誘電率をεｒとして、
【００５３】
【数３】
2016081999.tif 000005
【００５４】
で規定される条件を満たすように設けられていることを特徴とする、付記４又は５に記載の電子装置。
【符号の説明】
【００５５】
１  回路基板
１Ａ  コア部
１Ｂ  ビルドアップ部
２  半導体チップ
３  マザーボード（又はシステムボード）
４、５  バンプ
６  キャパシタ
１０  信号配線
１０Ａ  配線（下部配線）
１０ＡＸ  下部配線層（下部信号層）
１０Ｂ  配線（上部配線）
１０ＢＸ  上部配線層（上部信号層）
１０Ｃ  配線（中間配線）
１１  グランド層（下部グランド層；電源層）
１２  グランド層（上部グランド層；電源層）
１３  ビア
１３Ｘ、１３Ｙ  両端部のビア
１４  第１下部絶縁層
１５  第２下部絶縁層
１６  中間絶縁層
１７  上部絶縁層
１８  電極パッド
１９  ビア
２０  グランド層（又は電源層）
【図１】
2016081999.tif 000007
【図２】
2016081999.tif 000008
【図４】
2016081999.tif 000009
【図５】
2016081999.tif 000010
【図６】
2016081999.tif 000011
【図７】
2016081999.tif 000012
【図８】
2016081999.tif 000013
【図９】
2016081999.tif 000014
【図３】
2016081999.tif 000015