(57)【要約】      （修正有）【課題】逆導通型ＩＧＢＴの素子特性を改善する。【解決手段】第１コレクタ領域６・バックサイドエミッタ領域５・第１ＩＧＢＴセル１１０・第１ダイオードセル１２０がｒｃ−ＩＧＢＴエリア１５１を画定し、第２コレクタ領域９・第２ＩＧＢＴセル２１０・第１ダイオードセル２２０が、パイロットＩＧＢＴエリア１５２を画定している。ｒｃ−ＩＧＢＴエリア１５１は、第１電極とオーミック接触して、ドリフト領域１と第１電極との間に配置された第２導電型の第１半導体領域を含む。パイロットＩＧＢＴエリア１５２は、第１電極とオーミック接触して、ドリフト領域１と第１電極との間に配置された第２導電型の第２半導体領域を含む。第１半導体領域の水平方向の面積当たりの第２導電型のドーパントの数は、第２半導体領域の水平方向の面積当たりの第２導電型のドーパントの数を上回る。【選択図】図１
2016032105.tif 000002
【特許請求の範囲】
【請求項１】
逆導通型ＩＧＢＴ（１００）であって、
第１表面（１５）と、その反対側にある第２表面（１６）と、前記第１表面（１５）と前記第２表面（１６）との間に配置されたｎ型ドリフト領域（１）と、前記第２表面（１６）に配置されたｐ型第１コレクタ領域（６）と、前記第２表面（１６）に配置されたｐ型第２コレクタ領域（９）と、前記第２表面（１６）に配置されて、前記ドリフト領域（１）とオーミック接触するｎ型バックサイドエミッタ領域（５）とを有する半導体ボディ（４０）と、
前記第１表面（１５）上に配置された第１電極（１０）と、
前記第２表面（１６）上に配置されて、前記第１コレクタ領域（６）、前記第２コレクタ領域（９）、及び前記バックサイドエミッタ領域（５）とオーミック接触する第２電極（１１）と、
第１ボディ領域（２）を有する第１ＩＧＢＴセル（１１０）であって、前記第１ボディ領域（２）は、前記半導体ボディ（４０）内に配置されて、前記ドリフト領域（１）との間に第１ｐｎ接合（９１）を形成し、第１ＩＧＢＴセル（１１０）の面積当たりのｐ型ドーパントの数は、前記第１ｐｎ接合（９１）と前記第１表面（１５）との間において、第１値を有する、第１ＩＧＢＴセル（１１０）と、
第１アノード領域（２ａ）を有する第１ダイオードセル（１２０）であって、前記第１アノード領域（２ａ）は、前記半導体ボディ（４０）内に配置されて、、前記ドリフト領域（１）との間に第２ｐｎ接合（９１ａ、９１Ａ）を形成し、第１ダイオードセル（１２０）の面積当たりのｐ型ドーパントの数は、前記第２ｐｎ接合と前記第１表面との間において、前記第１値を下回る第２値を有する、第１ダイオードセル（１２０）と、
第２ボディ領域（２’）を有する第２ＩＧＢＴセル（２１０）であって、前記第２ボディ領域（２’）は、前記半導体ボディ（４０）内に配置されて、前記ドリフト領域（１）との間に第３ｐｎ接合（９２）を形成し、第２ＩＧＢＴセル（２１０）の面積当たりのｐ型ドーパントの数は、前記第３ｐｎ接合（９１ａ）と前記第１表面との間において、前記第２値を上回る第３値を有する、第２ＩＧＢＴセル（２１０）と、
第２アノード領域（２ｂ）を有する第２ダイオードセル（２２０）であって、前記第２アノード領域（２ｂ）は、前記半導体ボディ（４０）内に配置されて、前記ドリフト領域（１）との間に第４ｐｎ接合（９２ｂ、９２Ｂ）を形成し、第２ダイオードセル（２２０）の面積当たりのｐ型ドーパントの数は、前記第４ｐｎ接合（９２ｂ）と前記第１表面（１５）との間において、前記第２値を上回る第４値を有する、第２ダイオードセル（２２０）と
を有し、
前記第１表面（１５）上に投影した場合において、前記第１コレクタ領域（６）は、前記第１ＩＧＢＴセル（１１０）と前記第１ダイオードセル（１２０）とのうちの少なくとも１つとオーバーラップし、前記バックサイドエミッタ領域（５）は、前記第１ＩＧＢＴセル（１１０）と前記第１ダイオードセル（１２０）とのうちの少なくとも１つとオーバーラップし、前記第２コレクタ領域（９）は、前記第２ＩＧＢＴセル（２１０）及び前記第２ダイオードセル（２２０）とオーバーラップする、逆導通型ＩＧＢＴ（１００）。
【請求項２】
前記第３値は、前記第１値を上回る請求項１に記載の逆導通型ＩＧＢＴ。
【請求項３】
前記第４値は、前記第１値と少なくとも等しい請求項１又は２に記載の逆導通型ＩＧＢＴ。
【請求項４】
前記第１ボディ領域（２）と前記第１アノード領域（２ａ）とは、前記第１表面に実質的に直交する垂直方向断面内にあって、ゲート誘電体領域（８）によって絶縁された第１ゲート電極（１２）を有する少なくとも１つの第１垂直方向トレンチ（２０）の分だけ、相互に分離している、請求項１から３のいずれか一項に記載の逆導通型ＩＧＢＴ。
【請求項５】
前記第２ボディ領域（２’）と前記第２アノード領域（２ｂ）とは、前記第１表面に実質的に直交した垂直方向断面内にあって、ゲート誘電体領域（８）によって絶縁された第２ゲート電極（１２）を有する少なくとも１つの第２垂直方向トレンチ（２１）の分だけ、相互に分離している請求項１から４のいずれか一項に記載の逆導通型ＩＧＢＴ。
【請求項６】
前記第１ＩＧＢＴセル（１１０）は、ｐ型第１アンチラッチアップ領域（４）を有し、前記ｐ型第１アンチラッチアップ領域（４）は、前記第１電極（１０）とオーミック接触して、前記第１ボディ領域（２）には隣接して、前記第１ボディ領域（２）より大きな最大ドーピング濃度を有し、前記第２ＩＧＢＴセル（２１０）は、ｐ型第２アンチラッチアップ領域（４’）を有し、前記ｐ型第２アンチラッチアップ領域（４’）は、前記第１電極（１０）とオーミック接触して、、前記第２ボディ領域（２’）には隣接して、前記第２ボディ領域（２’）よりも大きな最大ドーピング濃度を有し、前記第２アンチラッチアップ領域（４’）及び前記第２ボディ領域（２’）の面積当たりのｐ型ドーパントの数は、第１アンチラッチアップ領域（４）及び前記第１ボディ領域（２）の面積当たりのｐ型ドーパントの数を上回る請求項１から５のいずれか一項に記載の逆導通型ＩＧＢＴ。
【請求項７】
前記第１アンチラッチアップ領域（４）は、第１トレンチ接点（１８）を介して前記第１電極（１０）と接触し、第１トレンチ接点（１８）は、前記第１表面（１５）から前記第１アンチラッチアップ領域（１４）を通じて前記第１ボディ領域（２）内に延在し、前記第２アンチラッチアップ領域（４’）は、第２トレンチ接点（１８’）を介して前記第１電極（１０）と接触し、前記第２トレンチ接点（１８’）は、前記第１表面（１５）から前記第１アンチラッチアップ領域（４）内に部分的に延在する、請求項６に記載の逆導通型ＩＧＢＴ。
【請求項８】
前記第２ｐｎ接合（９１ａ）は、前記第１ｐｎ接合（９１）から離隔しており、及び／又は、前記第４ｐｎ接合（９２ｂ）は、前記第３ｐｎ接合（９２）から離隔している請求項１から７のいずれか一項に記載の逆導通型ＩＧＢＴ。
【請求項９】
前記第１表面（１５）と前記第２ｐｎ接合（９１ａ、９１Ａ）との間の垂直方向距離は、前記第１表面（１５）と前記第４ｐｎ接合（９２ｂ、９１Ｂ）との間の垂直方向距離を下回る請求項１から８のいずれか一項に記載の逆導通型ＩＧＢＴ。
【請求項１０】
逆導通型ＩＧＢＴであって、
第１表面（１５）と、その反対側にある第２表面（１６）と、前記第１表面（１５）と前記第２表面（１６）との間に配置された第１導電型のドリフト領域（１）とを有する半導体ボディ（４０）と、
前記第１表面（１５）上に配置された第１電極（１０）と、
前記第２表面（１６）上に配置された第２電極（１１）と、
を有し、
前記半導体ボディ（４０）は、
前記第２表面（１６）に配置されて、前記第２電極（１１）とオーミック接触する第２導電型の第１コレクタ領域（６）と、
前記第２表面（１６）に配置されて前記第２電極（１１）とオーミック接触する第１導電型のバックサイドエミッタ領域（５）であって、前記第１表面（１５）に実質的に平行である水平方向において、前記第１コレクタ領域（６）及びバックサイドエミッタ領域（５）が、ｒｃ−ＩＧＢＴエリア（１５１）を画定している、バックサイドエミッタ領域（５）と、
前記第２表面（１６）に配置されて、前記第２電極（１１）とオーミック接触する第２導電型の第２コレクタ領域（９）であって、第２コレクタ領域（９）が、前記水平方向において、パイロットＩＧＢＴエリア（１５２）を画定している、第２コレクタ領域（９）と
を更に有し、
前記ｒｃ−ＩＧＢＴエリア（１５１）は、第２導電型の第１半導体領域（２、２ａ、２Ａ、４）を有し、前記第１半導体領域（２、２ａ、２Ａ、４）は、前記ドリフト領域（１）と前記第１電極（１０）との間に配置されて、前記第１電極（１０）とオーミック接触し、
前記パイロットＩＧＢＴエリア（１５２）は、第２導電型の第２半導体領域（２’、２ｂ、２Ｂ、４’）を有し、前記第２半導体領域（２’、２ｂ、２Ｂ、４’）は、前記第１ドリフト領域（１）と前記第１電極（１０）との間に配置されて、前記第１電極（１）とオーミック接触し、  前記第１半導体領域（２、２ａ、２Ａ、４）の水平方向の面積当たりの第２導電型のドーパントの数は、前記第２半導体領域（２’、２ｂ、２Ｂ、４’）の水平方向の面積当たりの第２導電型のドーパントの数を下回る、ｒｃ−ＩＧＢＴ。
【請求項１１】
前記ｒｃ−ＩＧＢＴエリア（１５１）は、第１電界効果トランジスタセル（１１０）を有し、前記第１電界効果トランジスタセル（１１０）のそれぞれは、前記第１半導体領域のうちの１つとして第１ボディ領域（２）を有し、前記第１ボディ領域（２）は、第１ドーピング濃度を有して、前記ドリフト領域（１）との間に第１ｐｎ接合（９１）を形成し、前記パイロットＩＧＢＴエリア（１５２）は、第２電界効果トランジスタセル（２１０）を有し、前記第２電界効果トランジスタセル（２１０）のそれぞれは、前記第２半導体領域のうちの１つとして第２ボディ領域（２’）を有し、前記第２ボディ領域（２’）は、前記第１ドーピング濃度を上回る第２ドーピング濃度を有して、前記ドリフト領域（１）との間に第３ｐｎ接合（９２）を形成する、請求項１０に記載のｒｃ−ＩＧＢＴ。
【請求項１２】
前記ｒｃ−ＩＧＢＴエリア（１５１）は、第１ダイオードセル（１２０）を有し、前記第１ダイオードセル（１２０）は、前記第１半導体領域のうちの１つとして第１アノード領域（２ａ）を有し、前記第１アノード領域（２ａ）は、前記ドリフト領域（１）との間に第２ｐｎ接合（９１ａ）を形成し、前記第１アノード領域（２ａ）のドーピング濃度は、前記第１ドーピング濃度を下回っており、及び／又は、前記パイロットＩＧＢＴエリア（１５２）は、第２ダイオードセル（２２０）を有し、前記第２ダイオードセル（２２０）は、前記第２ｐ型半導体領域のうちの１つとして第２アノード領域（２ｂ）を有し、前記第２アノード領域（２ｂ）は、前記ドリフト領域（１）との間に第４ｐｎ接合（９２ｂ）を形成し、前記第２アノード領域（２ａ）のドーピング濃度は、前記第１アノード領域（２ａ）のドーピング濃度以上である請求項１１に記載のｒｃ−ＩＧＢＴ。
【請求項１３】
前記第２アノード領域（２ａ）のドーピング濃度は、前記第１ドーピング濃度に実質的に整合している請求項１２に記載のｒｃ−ＩＧＢＴ。
【請求項１４】
前記第２コレクタ領域（９）のドーピング濃度は、前記第１表面（１５）に実質的に平行である水平方向において変化している請求項１から１３のいずれか一項に記載のｒｃ−ＩＧＢＴ。
【請求項１５】
前記ドリフト領域（１）との間にｐｎ接合（９１ｃ）を形成する第２導電型のフローティング半導体領域（２ｃ）が、２つの第１電界効果トランジスタセル（１１０）の間に、及び／又は、前記第１電界効果トランジスタセル（１１０）のうちの１つと前記第１ダイオードセル（１２０）との間に配置されている請求項１から１４のいずれか一項に記載のｒｃ−ＩＧＢＴ。
【請求項１６】
前記ドリフト領域（１）との間においてｐｎ接合（９２ｃ’）を形成する第２導電型の更なるフローティング半導体領域（２ｃ’）が、２つの第２電界効果トランジスタセル（２１０）の間に、及び／又は、前記第２電界効果トランジスタセル（２１０）のうちの１つと前記第２ダイオードセル（２２０）との間に配置されている請求項１から１５のいずれか一項に記載のｒｃ−ＩＧＢＴ。
【請求項１７】
第１表面（１５）と、前記第１表面（１５）まで延在するドリフト層（１）とを有する半導体ボディ（４０）を用意するステップと、
構造化されたバックサイドエミッタ層（３０）を形成するステップであって、前記バックサイドエミッタ層（３０）は、前記半導体ボディ（４０）の前記第１表面（１５）の反対側にある第２表面（１６）と前記ドリフト層（１）との間に配置されたｐ型第１コレクタ領域（６）、前記ドリフト層（１）とオーミック接触して、前記第２表面（１６）と前記ドリフト層（１）との間に配置されたｎ型バックサイドエミッタ領域、及び前記第２表面（１６）と前記ドリフト層（１）との間に配置されたｐ型第２コレクタ領域（９）とを有し、前記第１表面（１５）に対して実質的に平行である水平方向において、前記第１コレクタ領域（６）及び前記バックサイドエミッタ領域（５）が、第１素子エリア（１５１）を画定しており、且つ、前記第２コレクタ領域（９）は、前記水平方向において、第２素子エリア（１５２）を画定している、ステップと、
前記第１素子エリア（１５１）に第１ＩＧＢＴセル（１１０）を、前記第２素子エリア（１５２）に第２ＩＧＢＴセル（２１０）を形成するステップであって、ｐ型ドーパントを前記ドリフト層（１）に導入することにより、前記第１素子エリア（１５１）において前記ドリフト層（１）との間に第１ｐｎ接合（９１）を形成する少なくとも第１ボディ領域（２）を形成し、前記第２素子エリア（１５２）において前記ドリフト層（１）との間に第２ｐｎ接合（９２）を形成する少なくとも第２ボディ領域（２’）を形成する、ステップと、
前記第１ボディ領域（２）及び前記第２ボディ領域（２’）とオーミック接触する第１電極（１０）を前記第１表面（１５）上に形成するステップと、
前記バックサイドエミッタ領域（５）、前記第１コレクタ領域（６）、及び前記第２コレクタ領域（９）との間にオーミック接触する第２電極（１１）を前記第２表面（１６）上に形成するステップと
を有する、逆導通型ＩＧＢＴを形成する方法であって、
前記第１素子エリア（１５１）と比較して、前記第２素子エリア（１５２）の前記ドリフト層（１）と前記第１表面（１５）との間には、面積当たりのｐ型ドーパントがより多く存在するように実施される、方法。
【請求項１８】
前記半導体ボディ（４０）を用意して前記構造化されたバックサイドエミッタ層（３０）を形成するステップは、
ｐドーピングされたコレクタ層（６９）を有するウエハ（４０）を用意するステップであって、前記ｐドーピングされたコレクタ層（６９）は、前記第２表面（１６）に配置されて、前記ドリフト層（１）と前記第２表面（１６）との間に挟持される、ステップと、
前記第１素子エリア（１５１）及び前記第２素子エリア（１５２）を画定するステップと、
ｎ型ドーパントを前記ｐドーピングされたコレクタ層（９６）にインプラントすることにより、前記バックサイドエミッタ領域（５）を前記第１素子エリア（１５１）に形成するステップと
を有する請求項１７に記載の方法。
【請求項１９】
前記ｐ型ドーパントを前記ドリフト層（１）に導入するステップは、それぞれが前記ドリフト層（１）との間に第２ｐｎ接合（９１ａ）を形成する第１アノード領域（２ａ）が前記第１素子エリア（１５１）に形成されるようにして実施され、及び／又は、それぞれが前記ドリフト層（１）との間に第４ｐｎ接合（９２ｂ）を形成する第２アノード領域（２ｂ）が前記第２素子エリア（１５２）に形成されるようにして実施される請求項１７又は１８に記載の方法。
【請求項２０】
前記ｐ型ドーパントを導入するステップは、マスク処理されたインプラントを有する請求項１７から１９のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、逆導通型ＩＧＢＴの実施形態、詳しくは、逆導通型パワーＩＧＢＴの実施形態を対象としている。
【背景技術】
【０００２】
電気エネルギーの変換や電動機又は電気機械の駆動など、自動車、消費者、及び産業用途における最近の装置の多くの機能は、半導体素子に依存している。絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）は、限定することなしに、電源又は電力コンバータ内のスイッチを含む様々な用途に使用されている。
【０００３】
スイッチやモータードライバとして動作するＩＧＢＴを通る電流の流れの方向は、異なる動作サイクルにおいて異なりうる。ＩＧＢＴが順バイアスされているとき、即ち、ＩＧＢＴのボディ−ドレイン接合におけるｐｎボディダイオードが逆バイアスされている際には、ＩＧＢＴは、絶縁されたゲート電極に対してゲート電位を印加してｐ型ボディ領域内のトランジスタチャネルを静電容量によって制御することにより、コレクタとエミッタ端子（金属被覆）との間において順方向に流れる電流をスイッチオン及びオフする能力を有する電子スイッチとして有効である。ＩＧＢＴは、トランジスタチャネルを通じたユニポーラ電子流が閾値未満である限り、「トランジスタモード」にあり、この場合の閾値とは、その値を超過した場合に、ｐ型コレクタ領域（「ｐ型バックサイドエミッタ領域」又は「バックサイド正孔エミッタ領域」とも呼ばれる）と、コレクタ領域とボディ領域との間に配置されたｎ型ドリフト領域（ベース領域とも呼ばれる）との間に形成されたｐｎ接合に跨る電圧降下が十分に大きくなり、その結果、コレクタ領域がドリフト領域への正孔の注入を開始すると共に、バイポーラ電流が「ＩＧＢＴモード」において流れる値である。ｐｎボディダイオードが順バイアスされる「リバースモード」（「逆導通モード」又は「ダイオードモード」とも呼ばれる）においてＩＧＢＴを通じた小さなオーム電流の流れを許容するべく、両方のドーピング型の部分を有する構造化されたコレクタ領域を設けてもよい。この結果、モノリシックな方式で統合されたフリーホイーリングダイオードの損失は、ＩＧＢＴのリバースモードにおいては、主に、電流の流れとボディダイオード及びドリフト領域に跨る電圧降下との積によって決まる。又、モノリシックな方式で統合されたフリーホイーリングダイオードを有するＩＧＢＴは、「逆導通型ＩＧＢＴ」（ｒｃ−ＩＧＢＴ）とも呼ばれている。これらの半導体素子は、外部フリーホイーリングダイオードの所要接点や供給ラインに付随するインダクタンスや静電容量を回避している。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、マルチモードｒｃ−ＩＧＢＴの１つのモードの特性を改善すれば、別のモードに悪影響が出る。他の素子特性に対する悪影響を低減して、ＲＣ−ＩＧＢＴの素子特性を改善することが望ましい。
【課題を解決するための手段】
【０００５】
一実施形態によれば、逆導通型ＩＧＢＴが提供される。逆導通型ＩＧＢＴは、半導体ボディを含む。半導体ボディは、第１表面と、その反対側にある第２表面と、第１表面と第２表面との間に配置された第１導電型のドリフト領域とを含む。第１表面上には第１電極が配置される。第２表面上には第２電極が配置される。逆導通型ＩＧＢＴは、更に、第１ＩＧＢＴセルと、第１ダイオードセルと、第２ＩＧＢＴセルと、第２ダイオードセルとを含む。第１ＩＧＢＴセルは、半導体ボディに配置されてドリフト領域との間に第１ｐｎ接合を形成する第１ボディ領域を含む。第１ＩＧＢＴセル内における面積当たりのｐ型ドーパントの数は、第１ｐｎ接合と第１表面との間において、第１値を有する。第１ダイオードセルは、第１アノード領域を含み、第１アノード領域は、半導体ボディに配置されて、ドリフト領域との間に第２ｐｎ接合を形成する。第１ダイオードセルの面積当たりのｐ型ドーパントの数は、第２ｐｎ接合と第１表面との間において、第１値を下回る第２値を有する。第２ＩＧＢＴセルは、第２ボディ領域を含み、第２ボディ領域は、半導体ボディに配置されて、ドリフト領域との間に第３ｐｎ接合を形成する。第２ＩＧＢＴセルの面積当たりのｐ型ドーパントの数は、第３ｐｎ接合と第１表面との間において、第２値を上回る第３値を有する。第２ダイオードセルは、第２アノード領域を含み、第２アノード領域は、半導体ボディに配置されて、ドリフト領域との間に第４ｐｎ接合を形成する。第２ダイオードセルの面積当たりのｐ型ドーパントの数は、第４ｐｎ接合と第１表面との間において、第２値を上回る第４値を有する。半導体ボディは、第２表面において、第２電極とオーミック接触するｐ型第１コレクタ領域、ｐ型第２コレクタ領域、及びｎ型バックサイドエミッタ領域を更に含む。第１表面上に投影した場合において、第１コレクタ領域は、第１ＩＧＢＴセルと第１ダイオードセルのうちの少なくとも１つとオーバーラップし、バックサイドエミッタ領域は、第１ＩＧＢＴセルと第１ダイオードセルとのうちの少なくとも１つとオーバーラップし、第２コレクタ領域は、第２ＩＧＢＴセル及び第２ダイオードセルとオーバーラップする。
【０００６】
一実施形態によれば、逆導通型ＩＧＢＴが提供される。逆導通型ＩＧＢＴは、半導体ボディを含み、半導体ボディは、第１表面と、その反対側にある第２表面と、第１表面と第２表面との間に配置された第１導電型のドリフト領域とを含む。第１表面上には第１電極が配置される。第２表面上には第２電極が配置される。半導体ボディは、更に、第２表面に配置されて第２電極とオーミック接触する第２導電型の第１コレクタ領域、第２表面に配置されて、第２電極とオーミック接触する第１導電型のバックサイドエミッタ領域、及び、第２表面に配置されて、第２電極とオーミック接触する第２導電型の第２コレクタ領域を含む。第１コレクタ領域及びバックサイドエミッタ領域が、第１表面と実質的に平行である水平方向において、ｒｃ−ＩＧＢＴエリアを画定する。第２コレクタ領域が、水平方向において、パイロットＩＧＢＴエリアを画定する。ｒｃ−ＩＧＢＴエリアは、第２導電型の第１半導体領域を含み、第２導電型の第１半導体領域は、第１電極とオーミック接触して、ドリフト領域と第１電極との間に配置される。パイロットＩＧＢＴエリアは、第２導電型の第２半導体領域を含み、第２導電型の第２半導体領域は、第１電極とオーミック接触して、ドリフト領域と第１電極との間に配置される。第１半導体領域の水平方向の面積当たりの第２導電型のドーパントの数は、第２半導体領域の水平方向の面積当たりの第２導電型のドーパントの数を下回る。
【０００７】
一実施形態によれば、逆導通型ＩＧＢＴを形成する方法が提供される。方法は、第１表面を有すると共に第１表面まで延在するドリフト層を含む半導体ボディを用意するステップと、ドリフト層と第１表面の反対側の半導体ボディの第２表面との間に配置されたｐ型第１コレクタ領域、第２表面とドリフト層との間に配置されたｐ型第１コレクタ領域、ドリフト層とオーミック接触して、第２表面とドリフト層との間に配置されたｎ型バックサイドエミッタ領域、及び第２表面とドリフト層との間に配置されたｐ型第２コレクタ領域を含む構造化されたバックサイドエミッタ層を形成するステップとを含む。第１表面と実質的に平行である水平方向において、第１コレクタ領域及びバックサイドエミッタ領域が、第１素子エリアを画定する。第２コレクタ領域が、水平方向において、第２素子エリアを画定する。第１素子エリアには第１ＩＧＢＴセルが形成され、第２素子エリアには第２ＩＧＢＴセルが形成される。第１ＩＧＢＴセル及び第２ＩＧＢＴセルを形成するステップでは、ｐ型ドーパントをドリフト層に導入することにより、第１素子エリアにおいてドリフト層との間に第１ｐｎ接合を形成する少なくとも第１ボディ領域を形成し第２素子エリアにおいてドリフト層との間に第２ｐｎ接合を形成する少なくとも第２ボディ領域を形成する。第１表面上には第１電極が形成されて、第１ボディ領域及び第２ボディ領域との間でオーミック接触する。第２表面上には第２電極が形成されて、バックサイドエミッタ領域、第１コレクタ領域、及び第２コレクタ領域とオーミック接触する。方法は、第１素子エリアと比較して、第２素子エリアのドリフト層と第１表面との間には、面積当たりのｐ型ドーパントがより多く存在するように実施される。
【０００８】
当業者は、以下の詳細な説明を参照した際に、且つ、添付図面を参照した際に、更なる特徴及び利点について認識するであろう。
【０００９】
図中のコンポーネントは、必ずしも、縮尺が正確ではなく、その代わりに、本発明の原理を例示することに重点が置かれている。更には、図においては、同様の参照符号により、対応する部分を表記している。
【図面の簡単な説明】
【００１０】
【図１】１つ又は複数の実施形態による垂直方向半導体素子の一部分の垂直方向断面を概略的に示す。
【図２】１つ又は複数の実施形態による垂直方向半導体素子の一部分の垂直方向断面を概略的に示す。
【図３】１つ又は複数の実施形態による垂直方向半導体素子の一部分の垂直方向断面を概略的に示す。
【図４】１つ又は複数の実施形態による図３に示されている垂直方向半導体素子の別の部分の垂直方向断面を概略的に示す。
【図５】１つ又は複数の実施形態による垂直方向半導体素子の一部分の垂直方向断面を概略的に示す。
【図６】１つ又は複数の実施形態による図５に示されている垂直方向半導体素子の別の部分の垂直方向断面を概略的に示す。
【図７】１つ又は複数の実施形態による垂直方向半導体素子の一部分の垂直方向断面を概略的に示す。
【図８】１つ又は複数の実施形態による図７に示されている垂直方向半導体素子の別の部分の垂直方向断面を概略的に示す。
【図９】１つ又は複数の実施形態による垂直方向半導体の一部分の垂直方向断面を概略的に示す。
【図１０】１つ又は複数の実施形態による図９に示されている垂直方向半導体素子の別の部分の垂直方向断面を概略的に示す。
【図１１】１つ又は複数の実施形態による垂直方向半導体素子の一部分の垂直方向断面を概略的に示す。
【図１２】１つ又は複数の実施形態による図１１に示されている垂直半導体素子の別の部分の垂直方向断面を概略的に示す。
【図１３】１つ又は複数の実施形態による垂直方向半導体素子の一部分の垂直方向断面を概略的に示す。
【図１４】１つ又は複数の実施形態による図１３に示されている垂直方向半導体素子の別の部分の垂直方向断面を概略的に示す。
【図１５】実施形態による方法の方法ステップにおける半導体ボディを通じた垂直方向断面を概略的に示す。
【図１６】実施形態による方法の方法ステップにおける半導体ボディを通じた垂直方向断面を概略的に示す。
【発明を実施するための形態】
【００１１】
以下の詳細な説明においては、添付図面が参照されており、これらの添付図面は、本明細書の一部を形成しており、且つ、添付図面においては、一例として、本発明が実施されうる特定の実施形態が示されている。この観点において、「上部」、「下部」、「前部」、「後部」、「先行部」、「尾部」などの方向に関係した用語は、説明対象である図の向きとの関連において使用されている。実施形態のコンポーネントは、いくつかの異なる向きにおいて位置決めされうることから、方向に関係した用語は、決して限定としてではなく、例示を目的として使用されている。本発明の範囲を逸脱することなしに、その他の実施形態が利用されてもよく、且つ、構造的且つ論理的な変更が実施されてもよいことを理解されたい。従って、以下の詳細な説明は、限定の意味において解釈されてはならず、且つ、本発明の範囲は、添付の請求項によって定義される。
【００１２】
以下、様々な実施形態を詳細に参照するが、図には、これらの実施形態の１つ又は複数の例が示されている。それぞれの例は、説明を目的として提供されており、且つ、本発明の限定として意図されたものではない。例えば、一実施形態の一部分として図示又は記述されている特徴をその他の実施形態において又はこれの関連において使用することにより、更なる実施形態を得ることができる。本発明は、このような変更形態及び変形形態を含むものと解釈されたい。例は、特定の言語を使用することによって記述されているが、これらの特定の言語は、添付の請求項の範囲を限定するものと解釈されるべきではない。図面は、縮尺が正確ではなく、且つ、例示を目的としたものに過ぎない。わかりやすくするべく、同一の要素又は製造ステップは、そうではない旨が記述されていない限り、様々な図面において、同一の参照符号によって表記されている。
【００１３】
本明細書において使用されている「水平方向」という用語は、半導体基板又はボディの第１又は主水平方向表面に対して実質的に平行である向きを表すことを意図している。これは、例えば、ウエハ又はダイの表面であってもよい。
【００１４】
本明細書において使用されている「垂直方向」という用語は、第１表面に対して垂直に、即ち、半導体基板又はボディの第１表面の垂直方向に対して平行に、実質的に構成された向きを表すことを意図している。
【００１５】
本明細書においては、ｎドーピングされていることは、第１導電型として参照され、ｐドーピングされていることは、第２導電型として参照される。或いは、この代わりに、半導体素子は、第１導電型がｐドーピングされうると共に第２導電型がｎドーピングされうるように、反対のドーピング関係を有するように形成されることも可能である。更には、いくつかの図は、ドーピング型の隣に「−」又は「＋」を示すことにより、相対的なドーピング濃度を示している。例えば、「ｎ−」は、「ｎ」ドーピング領域のドーピング濃度を下回るドーピング濃度を意味しており、且つ、「ｎ＋」ドーピング領域は、「ｎ」ドーピング領域を上回るドーピング濃度を有する。但し、相対的なドーピング濃度を示すことは、そうではない旨が記述されていない限り、同一の相対的なドーピング濃度のドーピング領域が同一の絶対的ドーピング濃度を有していなければならないことを意味するものではない。例えば、２つの異なるｎ＋ドーピング領域は、異なる絶対的ドーピング濃度を有することができる。同一の内容は、例えば、ｎ＋ドーピング及びｐ＋ドーピングにも適用される。
【００１６】
本明細書に記述されている特定の実施形態は、限定を伴うことなしに、逆導通型ＩＧＢＴ構造を有するモノリシックな方式で集積された半導体素子に、詳しくは、逆導通型パワーＩＧＢＴなどのパワー半導体素子に関する。
【００１７】
本明細書において使用されている「パワー半導体素子」という用語は、高電圧及び／又は高電流スイッチング能力を有する単一チップ上の半導体素子を表すべく意図している。換言すれば、パワー半導体素子は、通常は、アンペアの範囲の高電流用に、及び／又は、通常は、約４００Ｖ超の、更に一般的には、６００Ｖ超の高電圧用に意図されている。
【００１８】
本明細書に関連して、「オーミック接触状態にある」、「電気的接触状態にある」、「接触状態にある」、「オーム接続状態にある」、及び「電気的に接続された」という用語は、半導体素子の２つの領域、部分、又は部品の間に、或いは、１つ又は複数の装置の異なる端子の間に、或いは、半導体素子の端子又は金属被覆又は電極と部分又は部品との間に、オーム電気接続又はオーム電流経路が存在していることを表すことを意図している。
【００１９】
図１は、ｒｃ−ＩＧＢＴ又はｒｃ−ＩＧＢＴを含む別の半導体素子などの垂直方向逆導通型半導体素子１００の一実施形態を概略的に示している。半導体素子１００は、第１又は主水平方向表面１５と、第１表面１５の反対側に構成された第２表面又は裏面１６と、を有する半導体ボディ４０を含む。第１表面１５の垂直方向は、実質的に（垂直方向を画定する）垂直方向に対して平行である。
【００２０】
半導体ボディ４０は、単一のバルク単結晶材料であってもよい。又、半導体ボディ４０は、バルク単結晶材料３０と、その上部に形成された少なくとも１つのエピタキシャル層５０と、を含むこともできる。エピタキシャル層５０を使用することにより、材料のバックグラウンドドーピングの適合の際に相対的に大きな自由度が得られ、その理由は、ドーピング濃度を１つ又は複数のエピタキシャル層の堆積の際に調節することができるからである。
【００２１】
以下においては、半導体素子に関する実施形態は、主には、シリコン（Ｓｉ）半導体素子を参照して説明されている。従って、単結晶半導体領域又は層は、通常、単結晶Ｓｉ領域又はＳｉ層である。但し、半導体ボディ４０は、半導体素子を製造するのに適した任意の半導体材料から製造されうることを理解されたい。このような材料の例は、限定を伴うことなしに、例えば、シリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）などの基本的な半導体材料、炭化ケイ素（ＳｉＣ）又はシリコンゲルマニウム（ＳｉＧｅ）などの第ＩＶ族化合物半導体材料、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰａ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、又はヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）などの二元、三元、又は四元第ＩＩＩ−Ｖ族半導体材料、並びに、テルル化カドミウム（ＣｄＴｅ）及びテルル化カドミウム水銀（ＨｇＣｄＴｅ）などの二元又は三元第ＩＩ−ＶＩ族半導体材料を含む。又、上述の半導体材料は、ホモ接合半導体材料とも呼ばれる。２つの異なる半導体材料を組み合わせた際に、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の例は、限定を伴うことなしに、窒化アルミニウムガリウム（ＡｌＧａＮ）−窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）−窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化アルミニウムガリウム（ＡｌＧａＮ）、ケイ素−炭化ケイ素（ＳｉｘＣ１−ｘ）、及びケイ素−ＳｉＧｅヘテロ接合半導体材料を含む。パワー半導体用途の場合には、現在、主には、Ｓｉ、ＳｉＣ、ＧａＡｓ、及びＧａＮ材料が使用されている。半導体ボディが、それぞれ、高破壊電界強度及び高臨界アバランシェ電界強度を有するＳｉＣ又はＧａＮなどの高バンドギャップ材料を有する場合には、個々の半導体領域のドーピングは、オン抵抗値Ｒｏｎを低減するべく、高度なものとなるように選択することができる。
【００２２】
半導体ボディ４０は、裏面１６と主水平方向表面１５との間に配置されたｎ型ドリフト又はベース領域１を含む。
【００２３】
第１及び第２表面１５、１６の間の最小距離は、半導体素子１００について規定されている電圧遮断能力によって左右される。例えば、第１及び第２表面１５、１６の間の距離は、約１２００Ｖの遮断電圧について規定されている半導体素子の場合には、９０μｍから２００μｍの範囲であってもよい。更に大きな遮断能力を有する半導体素子に関係したその他の実施形態は、数１００μｍの厚さを有する半導体ボディ４０を提供してもよい。更に低い遮断能力を有する半導体素子は、３５μｍから９０μｍの垂直方向の厚さを有してもよい。
【００２４】
それぞれ、第１表面１５に対して平行な平面内において、且つ、上方から観察された際に、半導体ボディ４０は、最大で数ミリメートルの範囲のエッジ長を有する矩形形状を有してもよい。
【００２５】
第１電極又は第１金属被覆（図１には示されてはいない）が第１表面１５上に構成されており、且つ、第２電極又は第２金属被覆１１が第２表面１６上に構成されている。
【００２６】
第２電極１１は、通常、コレクタ電極を形成し、且つ、第２表面１６に構成されたｐ型第１コレクタ領域６、ｐ型第２コレクタ領域９、及びｎ型バックサイドエミッタ領域５とのオーミック接触状態にある。ｐ型第１コレクタ領域６及びｐ型第２コレクタ領域９は、同一の最大ドーピング濃度を有してもよい。
【００２７】
第１表面１６に対して平行な水平方向において、第１コレクタ領域６とバックサイドエミッタ領域５は、互いに交互に変化してもよい。
【００２８】
垂直方向断面において、且つ、通常は、上方から観察された際に、第１コレクタ領域６及びバックサイドエミッタ領域５は、以下においては、それぞれ、第１素子エリア１５１及び第１能動的素子エリア１５１とも呼ばれるｒｃ−ＩＧＢＴエリア１５１を画定しており、第２コレクタ領域９は、以下においては、それぞれ、第２素子エリア１５２及び第２活性素子エリア１５２とも呼ばれるパイロットＩＧＢＴエリア１５２を画定している。パイロットＩＧＢＴエリア１５２は、第２コレクタ領域９の対応する最大及び最小水平方向座標により、水平方向において画定されうる。同様に、ｒｃ−ＩＧＢＴエリア１５１は、左最外側バックサイドエミッタ領域５の最小水平方向座標及び右最外側バックサイドエミッタ領域５の最大水平方向座標により、水平方向において画定されうる。ｒｃ−ＩＧＢＴエリア１５１と、隣接したパイロットＩＧＢＴエリア１５２との間の境界は、例えば、図１に示されているように第２コレクタ領域９と、隣接したバックサイドエミッタ領域の間に形成されたｐｎ接合の水平方向位置によるか又は第２コレクタ領域９までの最小距離に対応したバックサイドエミッタ領域５の水平方向座標によるなどのように、最外側バックサイドエミッタ領域５又は第２コレクタ領域９に最も近接したバックサイドエミッタ領域５の水平方向位置（水平方向座標）により、垂直方向断面において画定されうる。或いは、この代わりに、ｒｃ−ＩＧＢＴエリア１５１と、隣接したパイロットＩＧＢＴエリア１５２との間の境界は、バックサイドエミッタ領域５までの最小距離に対応した第２コレクタ領域９の水平方向座標により、垂直方向断面において画定されてもよい。図１においては、上述の定義は、同一の境界を結果的にもたらすことになる。
【００２９】
上方から観察された際に、且つ、第１又は第２表面１５、１６（又は、これらに平行な平面）上への投影において、ｒｃ−ＩＧＢＴエリア１５１と、隣接したパイロットＩＧＢＴエリア１５２との間の境界は、半導体素子１００のレイアウトに応じて、直線又は閉じた曲線を形成しうる。例えば、ｒｃ−ＩＧＢＴエリア１５１及びパイロットＩＧＢＴエリア１５２のそれぞれは、第１及び／又は第２表面１５、１６上への投影において、１つ又は複数の多角形によって画定されうる。
【００３０】
上方から観察された際に、負荷電流を搬送及び／又は制御するための半導体素子１００の活性素子エリア１５１、１５２は、通常、フィールドプレート、フローティングｐ型ガードリング、及びこれらに類似したものなどの１つ又は複数のエッジ終端構造を含みうる周辺エリア（図１には示されていない）によって取り囲まれている。
【００３１】
半導体ボディ４０は、第１表面１５とコレクタ領域６、９及びバックサイドエミッタ領域５との間においてｒｃ−ＩＧＢＴエリア１５１及びパイロットＩＧＢＴエリア１５２内に構成されたｎ型（共通）ドリフト領域１を更に含む。ドリフト領域１は、ｒｃ−ＩＧＢＴエリア１５１のバックサイドエミッタ領域５を介してコレクタ電極１１との間においてオーミック接触状態にある。ドリフト領域１は、コレクタ領域６、９及びバックサイドエミッタ領域５と隣接していてもよく、或いは、例えば、平均ドーピング濃度よりも少なくとも５倍だけ大きいものなどのように、ドリフト領域よりも大きなドーピング濃度を有するｎ型フィールドストップ層（図１には示されていない）により、コレクタ領域６、９及びバックサイドエミッタ領域５から離隔されていてもよい。
【００３２】
第１表面１５に隣接した状態において、電子がトランジスタモード及びＩＧＢＴモードを含む順方向導通モードにおいてドリフト領域１内に通過することを許容するトランジスタセル１１０、２１０が形成されている。
【００３３】
例示用の実施形態においては、半導体ボディ１００は、こちらも第１表面１５に隣接した状態で形成されうるダイオードセル１２０、２２０を更に含む。ダイオードセル１２０、２２０は、半導体素子１００の逆導通型モード（ダイオードモード）において正孔をドリフト領域１内に注入してもよく、且つ、従って、統合された付加的フリーホイーリングダイオードとして動作可能であってもよい。スイッチング損失を低減するべく、統合されたフリーホイーリングダイオードは、しばしば、ダイオードモードにおける正孔によるドリフト領域１のフラッディングを低減するための低正孔放出効率を有するダイオードとして実装することが望ましい。
【００３４】
通常は、ＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ：ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｆｉｅｌｄ  Ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）セルであるトランジスタセル１１０、２１０と、ダイオードセル１２０、２２０と、については、図３から図１４との関連において更に詳細に後述する。
【００３５】
通常、半導体素子１００は、複数のトランジスタセル１１０、２１０と、複数のダイオードセル１２０、２２０と、を有するパワー半導体素子である。半導体素子１００は、場合によっては、水平方向において互いに交互に変化しうるいくつかのｒｃ−ＩＧＢＴエリア１５１及びいくつかのパイロットＩＧＢＴエリア１５２を有してもよい。
【００３６】
図１に示されているように、ｒｃ−ＩＧＢＴエリア１５１のトランジスタセル１１０及びダイオードセル１２０は、水平方向において互いに交互に変化してもよい。
【００３７】
図１に示されているように、パイロットＩＧＢＴエリア１５２のトランジスタセル２１０及びダイオードセル２２０は、水平方向において互いに交互に変化してもよい。その他の実施形態においては、パイロットＩＧＢＴエリア１５２の内側部分は、ｒｃ−ＩＧＢＴエリア１５１に隣接した境界領域の少なくとも外部においてのみ、トランジスタセル２１０を含んでいる。ダイオードモードにおける電流に対するダイオードセル２２０の寄与分は、それぞれ、ｒｃ−ＩＧＢＴエリア１５１及び最も近接したバックサイドエミッタ領域５までの水平方向距離に伴って減少することに留意されたい。
【００３８】
わかりやすさを理由として、図の詳細な説明においては、半導体素子がｎチャネルトランジスタセル１１０、２１０を含むことが仮定されている。同じ内容は、ｐチャネルトランジスタセル１１０、２１０を含み、且つ、従って、ｎチャネルトランジスタセル１１０、２１０を有する半導体素子と比較した場合に反対のドーピング型を有している半導体領域を有する装置に対しても、適用される。
【００３９】
通常、それぞれのトランジスタセル１１０、２１０は、第１電極とのオーミック接触状態にあるｎ型ソース領域と、ソースをドリフト領域１から分離するｐ型ボディ領域と、ゲート端子に電気的に接続されたゲート電極と、を含む。ゲート電極は、ゲート誘電体を通じてボディ領域に静電容量によって結合されている。ゲート端子に印加される電圧ＶＧの印加状態において、個々のトランジスタセル１１０、２１０のボディ領域内に形成される反転チャネルは、コレクタ電極１１に印加された電圧ＶＣが第１電極に印加された電圧ＶＥよりも大きい場合には、トランジスタモード及びＩＧＢＴモードを含む順方向導電モードにおいて、トランジスタセル１１０、２１０を通じた、且つ、コレクタ電極１１に向かう、電子流を許容しうる。
【００４０】
ダイオードセル１２０、２２０のそれぞれは、通常、ｐ型アノード領域を含み、このｐ型アノード領域は、通常は共通アノードエミッタ端子（ＶＥ＝ＶＡ）を形成するか又はこれとのオーミック接触状態にある第１電極との間においてオーミック接触状態にある。ダイオードセル１２０、２２０は、ＶＣ＜ＶＥである半導体素子１００の逆導通モードにおいて、正孔をドリフト領域１に注入する。従って、低抵抗値において、バイポーラ電流が生成されうる。
【００４１】
トランジスタセル１１０、２１０は、第１表面１５上に構成されたプレーナーゲート電極を有するプレーナーゲートセルであってもよく、或いは、半導体ボディ４０内に延在するトレンチ電極を有するトレンチゲートセルであってもよい。一実施形態においては、トランジスタセル１１０、２１０及びダイオードセル１２０、２２０は、トレンチゲート構造によって分離された異なる半導体メサ内に形成されている。
【００４２】
わかりやすさを目的として、図１には、ソース領域、ボディ領域、ゲート電極、ゲート誘電体、及びアノード領域が示されていない。
【００４３】
半導体素子１００は、ゲート電圧ＶＧとエミッタ電圧ＶＥとの間の差が、反転チャネルがトランジスタセル１１０、２１０内において形成される閾値電圧Ｖｔｈ未満である限り、順方向遮断モード（ＶＣ＞ＶＥ）にある。差ＶＧ−ＶＥが閾値電圧を超過した際には、個々のトランジスタセル１１０、２１０は、反転チャネルを形成し、且つ、電子が、順方向導電モードにおいて、トランジスタセルを通じてドリフト領域１に進入する。
【００４４】
順方向導電モード（ＶＣ＞ＶＥ、ＶＧ−ＶＥ＞Ｖｔｈ）においては、ｒｃ−ＩＧＢＴ１００は、オン状態電流が、トランジスタチャネルを通じて進入すると共にバックサイドエミッタ領域５において放電される電子に基づいたユニポーラ電流である限り、トランジスタモードにある。コレクタ領域６、９に近接した状態において、電子流は、増大する電子流に伴ってドリフト領域１とコレクタ領域６、９との間のｐｎ接合１９、１９’を益々順バイアスする水平方向成分を有する。個々のｐｎ接合１９、１９’において結果的に得られる電圧降下は、次のバックサイドエミッタ領域５までの距離が長いほど、大きくなる。第２コレクタ領域９の水平方向の延長は、通常、例えば、少なくとも約２倍だけ、少なくとも約５倍だけ、或いは、場合によっては、少なくとも約１０倍だけ、第１コレクタ領域６の水平方向の延長よりも大きいことから、且つ、パイロットＩＧＢＴエリア１５２内のバックサイドエミッタ領域５の欠如に起因し、第２コレクタ領域９におけるｐｎ接合１９’に跨る電圧降下は、このモードにおいては、第１コレクタ領域６におけるｐｎ接合１９に跨るものよりも、大きい。従って、ドリフト領域１への正孔の注入は、十分に大きな電子流において、ｐｎ接合１９’において始まることになる。注入された正孔は、いまや、ドリフト領域１を通じた電流に寄与する。電流の増大に伴って、電圧降下が更に増大し、且つ、正孔注入が、第２コレクタ領域９の増大する部分にわたって拡散し、且つ、最終的には、ｒｃ−ＩＧＢＴエリア１５２のｐｎ接合１９においても、始まる。半導体素子１００は、ドリフト領域を通じたバイポーラ順方向電流と、トランジスタモードにおけるものよりも小さなオン状態抵抗値と、により、ＩＧＢＴモードに変化する。ｐｎ接合１９’は、正孔注入のためのイグニッションアイランドとして有効であることから、エリア１５２は、パイロットＩＧＢＴエリアと呼ばれる。
【００４５】
ＩＧＢＴモードにおける相対的に小さなオン状態抵抗値に起因し、ｒｃ−ＩＧＢＴは、通常、可能な限り小さなオン状態電流においてトランジスタモードからＩＧＢＴモードにスイッチングするように、設計される。第２コレクタ領域９の幅が広いほど、電子が流れることを要する（水平方向の）距離が長くなり、且つ、正孔注入をトリガするのに十分な順方向電子流が小さくなる。従って、それぞれ、１つ又は複数の幅広の（中断されていない）ｐ型第２コレクタ領域９及びパイロットエリア１５２を使用することにより、低フォワード電流においてＩＧＢＴモードへの高速な遷移が促進される。
【００４６】
通常、ＩＧＢＴモードの際の電荷プラズマ濃度は、ｒｃ−ＩＧＢＴエリア１５１と比較した場合に、パイロットＩＧＢＴエリア１５２内において大きい。これは、通常、例えば、半導体素子１００の公称電流密度における又はこれに近接したものなどの相対的に大きな電流密度に対しても当て嵌まる。これは、相対的に大きな順方向電流密度において水平方向に変化する温度プロファイルを結果的にもたらしうる。パイロットＩＧＢＴエリア１５２内における又は少なくともパイロットＩＧＢＴエリア１５２の内側部分内における相対的に高い温度は、遮断状態における漏洩電流の増大を結果的にもたらしうる。この作用は、第２コレクタ領域９、ドリフト領域１、及びボディ又はアノード領域によって形成された寄生ｐｎｐトランジスタにより、更に増幅されうる。
【００４７】
更に詳しくは、ＩＧＢＴの漏洩電流は、空間電荷領域内の生成中心おける電子−正孔生成及び寄生ｐｎｐトランジスタの利得によって生成されるバックサイドｐエミッタからの正孔電流などの異なる寄与分から構成されている。装置動作の際に発生しうる相対的に高い温度において特定の重要性を有する更なる部分が、前面（１５）からの所謂拡散電流である。この拡散電流は、順方向遮断モードにおいて形成される電子濃度の勾配に起因している。このモードにおいては、前面に隣接した状態において且つｎ型ソース領域の下方において、且つ、金属接点において直接的に、構成されたｐ型領域内の電子濃度は、固有キャリア密度の二乗に比例しており、且つ、従って、空間電荷ゾーン内の電子濃度よりも格段に大きい。従って、金属接点と空間電荷ゾーンとの間には、電子濃度の勾配が存在している。対応する拡散漏洩電流密度は、金属接点と空間電荷ゾーンとの間におけるｐ型ドーパントの供与量に反比例している。これは、ソース領域の下方の拡散漏洩電流の場合にも同様である。固有キャリア密度が温度に伴って迅速に増大するのに伴って、拡散漏洩電流の寄与分は、通常、温度に伴って増大する。
【００４８】
一実施形態によれば、水平方向の面積当たりのドリフト領域１の上方の（それぞれ、ドリフト領域と第１金属被覆及び第１表面１５との間の）ｐ型半導体領域のｐ型ドーパントの数（ｐ型ドーパントの供与量）は、ｒｃ−ＩＧＢＴエリア１５１と比べた場合に、パイロットＩＧＢＴエリア１５２において相対的に大きい。図示の垂直方向断面の場合には、これは、水平方向の延長によって除算されたｐ型半導体領域のｐ型ドーパントの数が、ｒｃ−ＩＧＢＴエリア１５１と比べた場合に、パイロットＩＧＢＴエリア１５２内において相対的に大きいことを意味している。ｒｃ−ＩＧＢＴエリア１５１と比べた場合のパイロットＩＧＢＴエリア１５２内における相対的に大きなｐ型ドーパントの供与量は、図３から図１４との関連において後述されるように、いくつかの方法によって実装されてもよい。
【００４９】
別の実施形態によれば、水平方向の面積当たりのドリフト領域１の上方の（それぞれ、ドリフト領域及び第１金属被覆と第１表面１５との間の）ｐ型半導体領域のｐ型ドーパントの数（ｐ型ドーパントの供与量）は、ｒｃ−ＩＧＢＴエリア１５１と比べた場合に、パイロットＩＧＢＴエリア１５２の境界領域によってｒｃ−ＩＧＢＴエリア１５１から離れるように離隔したパイロットＩＧＢＴエリア１５２の内側部分内においてのみ、相対的に大きい。例えば、パイロットＩＧＢＴエリア１５２は、ｒｃ−ＩＧＢＴエリア１５１に隣接した境界領域内において、トランジスタセル１１０及びダイオードセル１２０を含んでもよく、且つ、パイロットＩＧＢＴエリア１５２の内側部分内において、トランジスタセル２１０及び／又はダイオードセル２２０を含んでもよい。
【００５０】
パイロットＩＧＢＴエリア１５２のダイオードセル２２０及びトランジスタセル２１０の寄与分は、最大でも、（ダイオードモードにおける）逆方向電流の場合に、わずかな重要性しか有していないことから、（相対的に大きなｐ型ドーパントの供与量に起因した）パイロットＩＧＢＴエリア１５２の相対的に大きなフロントサイドｐ型エミッタ効率は、半導体素子１００のダイオード動作に対してまったく悪影響を及ぼさないか、或いは、最大でも、わずかな悪影響しか及ぼさない。その一方で、合計拡散漏洩電流（密度）は、効率的に、即ち、パイロットＩＧＢＴエリア１５２内において、低減され、この場合に、類似の、但し、ドリフト領域１の上方における同一のｐドーパント供与量を有する、装置の拡散漏洩電流密度は、通常、ｒｃ−ＩＧＢＴエリアと比較した場合に、パイロットＩＧＢＴエリア内の通常は相対的に高い温度に起因し、パイロットＩＧＢＴ内において相対的に大きい。従って、半導体素子１００は、特に、相対的に高い動作温度において、その他のｒｃ−ＩＧＢＴと比較した場合に、ダイオード性能及び漏洩電流との関連において相対的に良好なトレードオフを有している。
【００５１】
図２に示されている半導体素子１００’は、第２コレクタ領域９が異なる最大ドーピング濃度の２つのｐ型部分９ａ、９ｂを有しているという点において、図１に示されている半導体素子１００とは異なっている。異なる最大ドーピング濃度の２つ以上のｐ型部分９ａ、９ｂ及び／又は水平方向において連続的に又は段階的に変化するドーピング濃度を有する第２コレクタ領域９を使用することにより、スイッチングの柔軟性が改善されうる。
【００５２】
図３は、半導体素子２００のｒｃ−ＩＧＢＴエリア１５１の一部分に対応した断面において垂直方向半導体素子２００の一実施形態を概略的に示している。図４は、半導体素子２００のパイロットＩＧＢＴエリア１５２の一部分に対応した断面を概略的に示している。図３及び図４は、１つの垂直方向断面の２つのセクションに対応しうる。
【００５３】
半導体素子２００は、通常、図１及び図２との関連において説明したように、ｒｃ−ＩＧＢＴエリア１５１及びパイロットＩＧＢＴエリア１５２を有するｒｃ−ＩＧＢＴである。又、半導体素子２００は、第１表面１５と第１表面の反対側の第２表面１６との間において延在する半導体ボディ４０と、第１表面１５と第２表面１６との間に配置されたｎ型（ｎ導電）ドリフト領域１と、第２表面１６に配置されたｐ型第１コレクタ領域６と、第２表面１６に配置されたｐ型第２コレクタ領域９と、ドリフト領域１とのオーミック接触状態にあると共に第２表面１６に配置されたｎ型バックサイドエミッタ領域５と、をも含む。
【００５４】
第１表面１５上への投影において、第１コレクタ領域６のそれぞれは、第１ＩＧＢＴセル１１０と第１ダイオードセル１２０のうちの少なくとも１つとオーバーラップしており、バックサイドエミッタ領域５は、第１ダイオードセル１２０とオーバーラップしており、且つ、第２コレクタ領域９は、第２ＩＧＢＴセル２１０及び第２ダイオードセル２２０とオーバーラップしている。
【００５５】
その他の実施形態においては、バックサイドエミッタ領域５は、第１ＩＧＢＴセルと少なくとも部分的にオーバーラップしている。
【００５６】
ＩＧＢＴセル１１０、２１０のそれぞれは、通常、第１表面１５に隣接した状態に配置されたｎｐｎ構造を含む。
【００５７】
例示用の実施形態においては、ＩＧＢＴセル１１０、１２０のｎｐｎ構造のそれぞれは、垂直方向断面において、１つ又は複数のｎ型ソース領域３、ｐ型ボディ領域２、２’、及び（共通）ドリフト領域１によって形成されている。
【００５８】
例示用の実施形態においては、ダイオードセル１２０、２２０のそれぞれは、ｐ型アノード領域２ａ、２ｂを含み、ｐ型アノード領域２ａ、２ｂは、第１表面１５に配置されると共に、それぞれ、フリーホイーリングダイオード１４ａ、１４ｂを実装するべくドリフト領域１との間においてｐｎ接合９１ａ、９２ｂを形成している。又、以下においては、アノード領域２ａ、２ｂは、それぞれ、第１アノード領域２ａ及び第２アノード領域２ｂとも呼称され、且つ、ｐｎ接合９１ａ、９１ｂは、それぞれ、第２ｐｎ接合９１ａ及び第４ｐｎ接合９２ｂとも呼ばれる。
【００５９】
第１電極１０は、第１表面１５上に配置されると共にソース領域３及びボディ領域２、２’とのオーミック接触状態にある。又、第１電極１０は、通常、アノード領域２ａ、２ｂとのオーミック接触状態にもある。ボディ領域２、２’は、通常、ＩＧＢＴセル１１０、２１０のラッチアップを回避するべく、対応する相対的に高度にｐドーピングされたアンチラッチアップ領域４、４’を介して、第１電極１０とのオーミック接触状態にある。通常、アンチラッチアップ領域４、４’の最大ドーピング濃度は、隣接するボディ領域２、２’の最大ドーピング濃度よりも、少なくとも１０倍だけ大きい。
【００６０】
更に詳しくは、第１ＩＧＢＴセル１１０のそれぞれは、第１電極１０とのオーミック接触状態にあり、第１ボディ領域２と隣接し、且つ、第１ボディ領域２よりも大きな最大ドーピング濃度を有するｐ型第１アンチラッチアップ領域４を含み、且つ、第２ＩＧＢＴセル２１０のそれぞれは、第１電極１０とのオーミック接触状態にあり、第２ボディ領域２’と隣接し、且つ、第２ボディ領域２’よりも大きな最大ドーピング濃度を有するｐ型第２アンチラッチアップ領域４’を含む。第１ボディ領域２は、ドリフト領域１との間において第１ｐｎ接合９１を形成している。第２ボディ領域２’は、ドリフト領域１との間において第３ｐｎ接合９２を形成している。
【００６１】
図３及び図４に示されている例示用の実施形態においては、それぞれのＩＧＢＴセル１１０、２１０のアンチラッチアップ領域４，４’は、２つの対応したソース領域３に隣接している。
【００６２】
第２電極１１は、第２表面１６上に配置されると共に、第１コレクタ領域６、第２コレクタ領域９、及びバックサイドエミッタ領域５とのオーミック接触状態にある。
【００６３】
例示用の実施形態においては、ＩＧＢＴセル１１０、２１０は、ダイオードセル１２０、２２０によって垂直方向断面において交互に変化しているトレンチＩＧＢＴセルとして実装されている。
【００６４】
図３に示されているように、隣接する第１ＩＧＢＴ及びダイオードセル１１０、１２０の第１ボディ領域２及び第１アノード領域２ａは、垂直方向断面において、半導体ボディ４０から、ゲート誘電体領域８により、且つ、第１電極１０から、絶縁領域７により、絶縁された第１ゲート電極１２を収容する第１垂直方向トレンチ２０により、互いに分離されてもよい。
【００６５】
図４に示されているように、隣接する第２ＩＧＢＴ及びダイオードセル２１０、２２０の第２ボディ領域２’及び第２アノード領域２ｂは、垂直方向断面において、半導体ボディ４０から、ゲート誘電体領域８により、且つ、第１電極１０から、絶縁領域７により、絶縁された第２ゲート電極１２を収容する第２垂直方向トレンチ２１により、互いに分離されてもよい。
【００６６】
例示用の実施形態においては、第２ｐｎ接合９１ａは、個々の第１垂直方向トレンチ２０により、隣接する第１ｐｎ接合９１から離隔されており、且つ、第４ｐｎ接合９２ｂは、個々の第２垂直方向トレンチ２１により、隣接する第３ｐｎ接合９２から離隔されている。
【００６７】
通常、ｒｃ−ＩＧＢＴエリア１５１の第１ＩＧＢＴセル１１０及びパイロットＩＧＢＴエリア１５２の第２ＩＧＢＴセル２１０は、同一の第１水平方向幅を有する。同様に、ｒｃ−ＩＧＢＴエリア１５１の第１ダイオードセル２１０及びパイロットＩＧＢＴエリア１５２の第２ダイオードセル２２０も、通常、同一の第２水平方向幅を有する。
【００６８】
但し、且つ、図１及び図２との関連において上述したように、半導体ボディ４０内の、且つ、ドリフト領域１の上方の（ｐｎ接合９１、９１ａ、９２、９２ａの上方の）、且つ、ドリフト領域１と第１表面１５（第１電極１０）との間の、水平方向の面積当たりのｐドーパントの数は、ｒｃ−ＩＧＢＴエリア１５１と比較した場合に、パイロットＩＧＢＴエリア１５２内において相対的に大きい。
【００６９】
通常、第２アンチラッチアップ領域４’及び／又は第２ボディ領域２’の水平方向の面積当たりのｐ型ドーパントの合計数は、第１アンチラッチアップ領域４及び／又は第１ボディ領域２の水平方向の面積当たりのｐ型ドーパントの合計数を上回っている。
【００７０】
図３及び図４に示されている例示用の実施形態においては、これは、それぞれの第１ＩＧＢＴセル１１０内において、第２ＩＧＢＴセル２１０のアンチラッチアップ領域４’と比較した場合に相対的に小さな合計水平方向延長を有するアンチラッチアップ領域４の２つの分離された部分４を使用することにより、実現される。
【００７１】
この実施形態においては、ｒｃ−ＩＧＢＴエリア１５１内のドリフト領域１の上方のそれぞれの第１ｐ型半導体領域２、２ａ、４の平均ドーピング濃度は、パイロットＩＧＢＴエリア１５２内のドリフト領域１の上方の対応したｐ型第２半導体領域２’、２ｂ、４’の平均ドーピング濃度と実質的に整合していてもよい。
【００７２】
これは、第２経路ｓ’に沿ったｐ型ドーピング濃度を積分することによって得られる第２積分値が第１経路ｓに沿ってｐ型ドーピング濃度を積分することによって得られる第１積分値を上回るように、ｐ型第１半導体領域２、２ａ、４の水平方向の面積当たりのｐ型ドーパントの合計数が、ｐ型第２半導体領域２’、２ｂ、４の水平方向の面積当たりのｐ型ドーパントの合計数を超過している限り、及び／又は、それぞれ、ドリフト領域１から第１電極１０及び第１表面１５までの第２ＩＧＢＴセル２１０（又は、第２ダイオードセル２２０）を通じた少なくとも１つの第２垂直方向経路ｓ’が存在し、且つ、それぞれ、ドリフト領域１から第１電極１０及び第１表面１５までの第１ＩＧＢＴセル１１０（又は、第１ダイオードセル１２０）を通じた対応する第１垂直方向経路ｓが存在している限り、第１及び第２ボディ領域２、２’の平均ドーピング濃度が実質的に整合してもよく、第１及び第２アンチラッチアップ領域４、４’の平均ドーピング濃度が実質的に整合してもよく、及び／又は、第１及び第２アノード領域２ａ、２ｂの平均ドーピング濃度が実質的に整合してもよいことを意味している。本明細書においては、２つの垂直方向経路は、実質的に、個々の活性セルのソース領域３からの同一の水平方向距離において、個々の活性セルのトレンチ２０、２１からの同一の水平方向距離において、及び／又は、個々の活性セル又は個々の活性セルの第１表面１５に隣接したｐ型半導体領域の水平方向の中心などの対応する均等な水平方向位置において、そのうちの一方が、ｒｃ−ＩＧＢＴエリア１５１のセルを通過しており、且つ、他方が、パイロットＩＧＢＴエリア１５１の同一の型の活性セル（ダイオード又はＩＧＢＴ）を通過している場合に、互いに対応している。
【００７３】
図３及び図４に示されているように、第１ｐｎ接合９１と第１表面１５との間の第１ＩＧＢＴセル内における水平方向の面積当たりのｐ型ドーパントの数は、第１値を有し、第２ｐｎ接合９１ａと第１表面１５との間のダイオードセル１１０内における面積当たりのｐ型ドーパントの数は、（ｐ−ドーピングに起因し、且つ、第１ダイオードセル１２０の低正孔放出効率を保証するべく）第１値を下回る第２値を有し、第３ｐｎ接合９１ａと第１表面１５との間の第２ＩＧＢＴセル２１０内における水平方向の面積当たりのｐ型ドーパントの数は、第２値を上回る第３値を有してもよく、且つ、第４ｐｎ接合９２ｂと第１表面１５との間の第２ダイオードセル２２０内における水平方向の面積当たりのｐ型ドーパントの数は、第２値を上回る第４値を有してもよい。
【００７４】
通常、第３値は、第１値以上である。
【００７５】
更には、第４値は、通常、第１値以上である。
【００７６】
図５及び図６に示されている半導体素子３００は、第２ｐｎ接合９１Ａ及び第１ｐｎ接合９１が、互いにペアとして隣接しており、第４ｐｎ接合９２Ｂと第３ｐｎ接合９２が、互いにペアとして隣接しており、且つ、第１電極１０とのオーミック接触状態にある１つのソース領域３のみが、隣接する第１垂直方向トレンチ２０の間において、且つ、隣接する第２垂直方向トレンチ２１の間において構成されているという点で、図３及び図４との関連において上述した半導体素子２００と異なっている。
【００７７】
更には、第１アノード領域２Ａは、第１ボディ領域２、第２ボディ領域２’、及び第２アノード領域２Ｂよりも浅く、半導体ボディ４０内に垂直方向において延在している。更には、アノード領域２Ａの最大ドーピング濃度は、ボディ領域２の最大ドーピング濃度よりも低くてもよい。従って、アノード領域２Ａとドリフト領域１との間の正孔放出効率は、ボディ領域２とドリフト領域１との間の正孔放出効率と比べて、更に低減される。従って、半導体素子３００の逆方向電流ピーク及び逆方向回復エネルギー、並びに、第１ＩＧＢＴセル１１０のスイッチオンエネルギーが低減される。
【００７８】
更には、第１ボディ領域２は、通常、第２ボディ領域２’と比較した場合に、半導体ボディ４０内に垂直方向において相対的に浅く延在してもよい。従って、第１及び第２アンチラッチアップ領域４、４’は、同一の正味ｐドーピングを有してもよい。
【００７９】
一実施形態によれば、ボディ領域２の最大ドーピング濃度は、アノード領域２ａの最大ドーピング濃度よりも、少なくとも５０パーセント超だけ、更に通常は２倍だけ、且つ、場合によっては、更に通常は５倍だけ大きい。
【００８０】
例えば、アンチラッチアップ領域４の最大ドーピング濃度は、約１０１９ｃｍ−３よりも大きく、ボディ領域２の最大ドーピング濃度は、約５＊１０１６ｃｍ−３から約５＊１０１７ｃｍ−３の間に位置し、且つ、アノード領域２Ａの最大ドーピング濃度は、約５＊１０１６ｃｍ−３未満である。ドリフト領域１の最大ドーピング濃度は、通常、約５＊１０１２ｃｍ−３から約５＊１０１４ｃｍ−３の間、例えば、約５＊１０１３ｃｍ−３の領域に位置している。
【００８１】
更には、第１表面１５（又は、第１電極１０）と第２ｐｎ接合９１Ａとの間の垂直方向距離は、第１表面１５（又は、第１電極１０）と第４ｐｎ接合９２Ｂとの間の垂直方向距離よりも小さくてもよい。
【００８２】
又、半導体素子３００は、ｒｃ−ＩＧＢＴエリア１５１内の２つの隣接するトレンチゲート電極１２の間に配置された少なくとも１つの第１の組み合わせられたダイオードＩＧＢＴセル１１０、１２０と、パイロットＩＧＢＴエリア１５２内の２つの隣接するトレンチゲート電極１２の間に構成されると共に第１の組み合わせられたダイオードＩＧＢＴセル１１０、１２０よりも大きなドリフト領域１の上方の水平方向の面積当たりの正味ｐドーピングを有する少なくとも１つの第２の組み合わせられたダイオードＩＧＢＴセル２１０、２２０と、を有する逆導通型トレンチＩＧＢＴ３００として表現されてもよい。
【００８３】
図７及び図８に示されている半導体素子４００は、図５及び図６との関連において上述した半導体素子３００に類似しており、且つ、ｒｃ−ＩＧＢＴとして動作させられてもよい。但し、ソース領域３、第１アンチラッチアップ領域４、及び第２アンチラッチアップ領域４’の間の接点は、それぞれ、第１表面１５から第１アンチラッチアップ領域４を通じて且つ第１ボディ領域２内に延在する第１トレンチ接点１８及び第１表面１５から第２アンチラッチアップ領域４’内に部分的にのみ延在する第２トレンチ接点１８’として実装されている。
【００８４】
この実施形態においては、ドリフト領域１の上方の半導体ボディ４０内における水平方向の面積当たりの正味ｐドーピングは、ボディ領域２、２’が同一の水平方向の面積当たりの平均ｐドーピングを有する場合にも、ｒｃ−ＩＧＢＴエリア１５１と比較した場合に、パイロットＩＧＢＴエリア１５２内において相対的に大きい。
【００８５】
或いは、この代わりに、又はこれに加えて、第１トレンチ接点１８は、第２トレンチ接点１８’よりも大きな水平方向の延長（幅）を有してもよい。
【００８６】
図９及び図１０に示されている半導体素子５００は、図３及び図４との関連において上述した半導体素子２００に類似しており、且つ、ｒｃ−ＩＧＢＴとして動作させられてもよい。更には、ドリフト領域１との間においてｐｎ接合９１ｃを形成する個々のｐ型フローティング半導体領域２ｃを有するスペーサセル１３０が、ｒｃ−ＩＧＢＴエリア１５１の第１ＩＧＢＴセル１１０と第１ダイオードセル１２０との間において構成されており、且つ、ドリフト領域１との間においてｐｎ接合９２ｃ’を形成する個々のｐ型フローティング半導体領域２ｃ’を有するスペーサセル２３０が、パイロットＩＧＢＴエリア１５２の第２ＩＧＢＴセル２１０と第２ダイオードセル２２０との間において構成されている。例示用の実施形態においては、第２アノード領域２ｂの平均ドーピング濃度は、第１アノード領域２ａの平均ドーピング濃度よりも大きい。更には、第２アノード領域２ｂは、第１アノード領域２ａよりも大きな垂直方向の延長を有してもよい。
【００８７】
一実施形態によれば、フローティング半導体領域２ｃ、２ｃ’は、ボディ領域２、２’及びアノード領域２ａ、２ｂよりも、ドリフト領域１内に垂直方向において相対的に深く延在している。又、フローティング半導体領域２ｃ、２ｃ’は、垂直方向トレンチ２０、２１よりも、垂直方向において相対的に深くドリフト領域１内に延在してもよい。
【００８８】
図１１及び図１２に示されている半導体素子６００は、図９及び図１０との関連において上述した半導体素子５００に類似しており、且つ、ｒｃ−ＩＧＢＴとして動作させられてもよい。但し、スペーサセル１３０、２３０は、隣接するＩＧＢＴ及び／又はダイオードセルの間の１つ又は複数の更なるトレンチ２０、２１と、垂直方向トレンチ２０、２１ほどにはドリフト領域１内に深く垂直方向において通常は延在していない複数のｐ型フローティング半導体領域２ｃと、を含む。
【００８９】
一実施形態によれば、ｎ型フィールドストップゾーン１７が、ドリフト領域１とバックサイドｎエミッタ領域５との間において、且つ、ベース領域１とバックサイドｐエミッタ領域又はコレクタ領域６との間において、構成されている。従って、半導体素子６００は、逆導通型パンチスルーＩＧＢＴ又はフィールドストップＩＧＢＴとして動作させられてもよい。又、このようなフィールドストップゾーンは、本明細書において開示されているその他の半導体素子の場合にも、設けられてもよい。
【００９０】
更には、第２アノード領域２ｂは、相対的に高度にｐドーピングされたアノード接点領域４’’を介して、第１電極との接触状態にあってもよい。
【００９１】
図１３及び図１４に示されている半導体素子７００は、図３及び図４との関連において上述した半導体素子２００に類似している。但し、半導体素子７００は、プレーナーｒｃ−ＩＧＢＴとして実装されている。
【００９２】
従って、半導体素子７００の第１及び第２ＩＧＢＴセル１１０、２１０は、トレンチゲート電極の代わりに、主水平方向表面１５上に構成された個々のゲート誘電体領域８によって絶縁されたゲート電極１２を含む。半導体素子７００は、例えば、ＤＭＯＳ構造として形成されてもよい。
【００９３】
又、図９から図１２を参照して説明したｐ型フローティング半導体領域を有するスペーサセルは、主水平方向表面１５上に構成されたゲート電極を有する半導体素子の場合にも使用されてもよい。更には、図１から図１２を参照して説明した半導体領域のドーピング関係及び形状特性は、通常、主水平方向表面１５上に構成されたゲート電極を有する半導体素子の場合にも、適用される。
【００９４】
上述のバイポーラ逆導通型半導体素子１００から７００は、第１電極１０が第１表面１５上に構成されており、且つ、第２電極１１が半導体ボディ４０の反対側の第２表面１６上に構成されており、半導体ボディ４０は、第１表面１５と第２表面１６との間に配置された第１導電型のドリフト領域１と、第２表面１６に構成されると共に第２電極１１とのオーミック接触状態にある第２導電型の第１コレクタ領域６と、第２表面１６に構成されると共に第２電極とのオーミック接触状態にある第１導電型のバックサイドエミッタ領域５であって、この場合に、第１表面１５に対して実質的に平行な水平方向において、第１コレクタ領域６とバックサイドエミッタ領域５は、ｒｃ−ＩＧＢＴエリア１５１を画定している、バックサイドエミッタ領域５と、第２表面１６に構成されると共に第２電極１１とのオーミック接触状態にある第２導電型の第２コレクタ領域９と、を含むという点を共有している。第２コレクタ領域９は、水平方向において、パイロットＩＧＢＴエリア１５２を画定している。ｒｃ−ＩＧＢＴエリア１５１は、第１電極１０とのオーミック接触状態にあると共にドリフト領域１と第１電極１０との間に配置された第２導電型の第１半導体領域２、２ａ、２Ａ、４を含む。パイロットＩＧＢＴエリア１５２は、第１電極１０とのオーミック接触状態にあると共にドリフト領域１と第１電極１０との間に配置された第２導電型の第２半導体領域２’、２ｂ、２Ｂ、４’、４’’を含む。第１半導体領域２、２ａ、２Ａ、４の水平方向の面積当たりの第２導電型のドーパントの数は、第２半導体領域２’、２ｂ、２Ｂ、４’、４’’の水平方向の面積当たりの第２導電型のドーパントの数を下回っている。
【００９５】
ｒｃ−ＩＧＢＴエリア１５１は、通常、第１電界効果トランジスタセル１１０であって、そのそれぞれが第１半導体領域のうちの１つとして第１ボディ領域２を有する第１電界効果トランジスタセル１１０を含む。第１ボディ領域２は、ドリフト領域１との間において第１ｐｎ接合９１を形成し、且つ、第１ドーピング濃度を有する。
【００９６】
パイロットＩＧＢＴエリア１５２は、通常、第２電界効果トランジスタセル２１０であって、そのそれぞれが第２半導体領域のうちの１つとして第２ボディ領域２’を有する第２電界効果トランジスタセル２１０を含む。第２ボディ領域２’は、ドリフト領域１との間において第３ｐｎ接合９２を形成し、且つ、第２ドーピング濃度を有し、第２ドーピング濃度は、第１ドーピング濃度超であってもよい。
【００９７】
ｒｃ−ＩＧＢＴは、通常は、第１半導体領域のうちの１つとして第１アノード領域２ａを有する第１ダイオードセル１２０を含む。第１アノード領域２ａは、ドリフト領域１との間において第２ｐｎ接合９１ａを形成し、且つ、第１ドーピング濃度よりも小さなドーピング濃度を有する。
【００９８】
パイロットＩＧＢＴエリア１５２は、第２ｐ型半導体領域のうちの１つとして第２アノード領域２ｂを有する第２ダイオードセル２２０を含んでもよい。第２アノード領域２ｂは、ドリフト領域１との間において第４ｐｎ接合９２ｂを形成し、且つ、第１アノード領域２ａのドーピング濃度以上であるドーピング濃度を有する。
【００９９】
図１５及び図１６を参照し、半導体素子１００を形成する方法の方法ステップについて説明する。図１５及び図１６は、それぞれ、半導体素子１００及び半導体素子１００の半導体ボディ４０を通じた垂直方向断面を示している。製造対象である半導体素子１００は、通常、垂直方向電流をスイッチング及び／又は制御するための活性エリア内に配置された複数のユニットセルを有するパワー半導体素子であることに留意されたい。更には、半導体素子１００は、通常、ウエハレベルにおいて製造される。わかりやすくするために、図１５及び図１６は、通常、半導体ボディ又はウエハを通じた断面のみを表している。
【０１００】
第１ステップにおいて、第１表面１５と、第１表面１５まで延在するｎ型ドリフト層１と、を有する、例えば、単結晶Ｓｉウエハなどの、半導体ボディ４０が提供されてもよい。但し、ドリフト層１のドーピングは、通常、ｎ型ドーパントのインプラント及び後続のアニーリングにより、後から調節されてもよい。
【０１０１】
その後に、ドリフト層１と第１表面１５の反対側の半導体ボディ４０の第２表面１６との間に配置されたｐ型第１コレクタ領域６、ドリフト層１とのオーミック接触状態にあると共に第２表面１６とドリフト層１との間に配置されたｎ型バックサイドエミッタ領域５、及び第２表面１６とドリフト層１との間に配置されたｐ型第２コレクタ領域９を含む構造化されたバックサイドエミッタ層３０が、第２表面１６に対して実質的に平行である水平方向において、互いに交互に変化しうる第１コレクタ領域６及びバックサイドエミッタ領域５が、第１素子エリア（ｒｃ−ＩＧＢＴエリア）１５１を画定するように、且つ、第２コレクタ領域９が、水平方向において、第２素子エリア（パイロットＩＧＢＴエリア）１５２を画定するように、形成されてもよい。
【０１０２】
図１５に示されているように、半導体ボディ４０には、ｐドーピングされたコレクタ層６９を形成するｐ＋型バルク単結晶材料層３０及びドリフト層１としてその上部に形成されたｎ−型エピタキシャル層５０が設けられてもよい。構造化されたバックサイドエミッタ層３０を形成するステップは、第１及び第２素子エリア１５１、１５２を画定するステップと、第１素子エリア１５１内においてのみ開口部を有する第２表面１６に配置されたマスクのみを使用することにより、ｎ型ドーパントを層６９内にインプラントするステップと、を含んでもよい。或いは、この代わりに、構造化されたバックサイドエミッタ層３０を形成するステップは、第２表面１６まで延在するドリフト層１の下部層３０内へのｐ型ドーパントのマスク処理されたインプラントを含んでもよい。
【０１０３】
その後に、或いは、構造化されたバックサイドエミッタ層３０を形成する前に、第１ＩＧＢＴセル１１０が第１素子エリア１５１内において形成されてもよく、且つ、第２ＩＧＢＴセル２１０が第２素子エリア１５２内において形成されてもよい。これは、通常、第１素子エリア１５１内のドリフト層１との間に第１ｐｎ接合を形成する少なくとも第１ボディ領域を形成するべく、且つ、第２素子エリア１５２内のドリフト層１との間に第２ｐｎ接合を形成する少なくとも第２ボディ領域を形成するべく、例えば、第１表面１５上のマスクを使用したマスク処理されたインプラントにより、ｐ型ドーパントをドリフト層１に導入するステップを含む。第１及び第２ＩＧＢＴセル１１０、２１０は、第１素子エリア１５１と比較した場合に、相対的に多くの面積当たりのｐ型ドーパントが、第２素子エリア１５２内のドリフト層の残りの部分によって形成されるドリフト領域１と第１表面１５との間において半導体ボディ４０内に存在するように、形成されてもよい。これは、通常、第１素子エリア１５１の活性セル１１０、１２０と比較した場合に、相対的に多くの面積当たりのｐ型ドーパントが、第２素子エリア１５２の活性セル２１０、２２０内のドリフト領域１と第１表面１５との間に存在するように実行される。
【０１０４】
一実施形態においては、第１素子エリア１５１と比較した場合に、相対的に多くの面積当たりのｐドーパントが第２素子エリア１５２に導入されている。
【０１０５】
その後に、或いは、構造化されたバックサイドエミッタ層３０を形成する前に、第１電極が、第１表面１５上において、第１ボディ領域及び第２ボディ領域とのオーミック接触状態において、形成されてもよい。
【０１０６】
その後に、第２電極１１が、第２表面１６上において、バックサイドエミッタ領域５、第１コレクタ領域６、及び第２コレクタ領域９とのオーミック接触状態において形成されてもよい。結果的に得られる半導体素子が図１６に示されている。
【０１０７】
通常、ｐ型ドーパントをドリフト層１に導入するステップは、第１アノード領域１２０であって、そのそれぞれがドリフト層１との間に第２ｐｎ接合を形成する第１アノード領域１２０が第１素子エリア１５１内において形成されるように、且つ、第２アノード領域２２０であって、そのそれぞれがドリフト層１との間に第４ｐｎ接合を形成する第２アノード領域２２０が第２素子エリア１５２内において形成されるように、実行される。第１及び第２アノード領域１２０、２２０は、第１素子エリア１５１と比較した場合に、相対的に多くの面積当たりのｐ型ドーパントが、第２素子エリア１５２内のドリフト領域１と第１表面１５との間に存在するように、形成されてもよい。
【０１０８】
ｐチャネルの逆導通型ＩＧＢＴを形成するには、ドーピングの関係を反転させなければならない。
【０１０９】
逆導通型ＩＧＢＴを形成する方法の一実施形態によれば、方法は、第１表面１５と、第１表面１５まで延在するドリフト層１と、を含む半導体ボディ４０を提供するステップと、第１素子エリア１５１及び第２素子エリア１５２を画定するステップと、第１素子エリア１５１内において、第１活性セル１１０、１２０を、且つ、第２素子エリア１５２内において、第２活性セル２１０、２２０を、形成するステップであって、第２導電型のドーパントをドリフト層１に導入することにより、第１素子エリア１５１内においてドリフト層１との間において第１ｐｎ接合９１を形成する少なくとも第１ボディ領域２を形成し、且つ、第２素子エリア１５２内においてドリフト層１との間において第２ｐｎ接合９２を形成する少なくとも第２ボディ領域２’を形成するステップを含むステップと、第１表面１５上において、第１ボディ領域２及び第２ボディ領域２’とのオーミック接触状態において、第１電極１０を形成するステップと、ドリフト層１と第１表面１５の反対側の半導体ボディ４０の第２表面１６との間に配置された第２導電型の第１コレクタ領域６、ドリフト層１とのオーミック接触状態にあると共に第２表面１６とドリフト層１との間に配置された第１導電型のバックサイドエミッタ領域５、及び第２表面１６とドリフト層１との間に配置された第２導電型の第２コレクタ領域９を含む構造化されたバックサイドエミッタ層３０を形成するステップであって、第１表面１５上への水平方向における投影において、第１コレクタ領域６及びバックサイドエミッタ領域５は、第１素子エリア１５１内において構成され、且つ、前記第２コレクタ領域９は、第２素子エリア１５２内に配置された水平方向の投影内にある、ステップと、第２表面１６上において、バックサイドエミッタ領域５、第１コレクタ領域６、及び第２コレクタ領域９とのオーミック接触状態において、第２電極１１を形成するステップと、を含む。方法は、第１素子エリア１５１の第１活性セル１１０、１２０と比較した場合に、相対的に多くの面積当たりのｐ型ドーパントが、第２素子エリア１５２の第２活性セル２１０、２２０内のドリフト層１と第１表面１５との間に存在するように、第１活性セル１１０、１２０の少なくとも一部分が、第１電界効果トランジスタセル１２０として形成されるように、且つ、第２活性セル２１０、２２０の少なくとも一部分が、第２電界効果トランジスタセル２２０として形成されるように、実行される。
【０１１０】
「下」、「下方」、「下部」、「上方」、「上部」、及びこれらに類似したものなどの空間的に相対的な用語は、１つの要素の第２要素との関係における配置を表現するための説明の容易性を理由として使用されている。これらの用語は、図に示されているものとは異なる向きに加えて、装置の様々な向きを包含するものと解釈されたい。更には、「第１」、「第２」、及びこれらに類似したものなどの用語は、様々な要素、領域、セクションなどを記述するべく使用されており、且つ、更には、限定を意図したものではない。説明の全体を通じて、同様の用語によって同様の要素を参照している。
【０１１１】
本明細書において使用されている「備える」、「収容する」、「含む」、「有する」、及びこれらに類似したものなどの用語は、記述されている要素又は特徴の存在を通知する開放型の用語であり、更なる要素又は特徴を排除するものではない。「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」という冠詞は、文脈がそうではないことを明瞭に示していない限り、単数形のみならず、複数形をも含むことを意図している。
【０１１２】
上述の様々な変形形態及び用途に留意した上で、本発明は、上述の説明によって限定されるものではなく、且つ、添付の図面によっても限定されないことを理解されたい。その代わりに、本発明は、添付の特許請求項及びその合法的な均等物によってのみ限定される。
【符号の説明】
【０１１３】
１  ｎ型ドリフト領域
２  第１ボディ領域
２’  第２ボディ領域
２Ａ、２ａ  第１アノード領域
２Ｂ、２ｂ  第２アノード領域
２ｃ、２ｃ’  フローティング半導体領域
３  ソース領域
４  第１アンチラッチアップ領域
４’  第２アンチラッチアップ領域
４’’  アノード接点領域
５  バックサイドエミッタ領域
６  第１コレクタ領域
７  絶縁領域
８  ゲート誘電体領域
９  第２コレクタ領域
１０  第１電極
１１  第２電極
１２  ゲート電極
１４ａ、１４ｂ  フリーホイーリングダイオード
１５  第１表面
１６  第２表面
１７  ｎ型フィールドストップゾーン
１８  第１トレンチ接点
１８’  第２トレンチ接点
１９、１９’  ｐｎ接合
２０  第１垂直方向トレンチ
２１  第２垂直方向トレンチ
３０  バックサイドエミッタ層
４０  半導体ボディ
５０  エピタキシャル層
６９  コレクタ層
９１、９１ａ、９１Ａ、９２、９２ｂ、９２Ｂ、９２ｃ、９２ｃ’  ｐｎ接合
１００、１００’  半導体素子
１１０  第１ＩＧＢＴセル
１２０  第１ダイオードセル
１３０  スペーサセル
１５１  ｒｃ−ＩＧＢＴエリア
１５２  パイロットＩＧＢＴエリア
２００  半導体素子
２１０  第２ＩＧＢＴセル
２２０  第２ダイオードセル
２３０  スペーサセル
３００  半導体素子
４００  半導体素子
５００  半導体素子
６００  半導体素子
７００  半導体素子
【図１】
2016032105.tif 000003
【図２】
2016032105.tif 000004
【図３】
2016032105.tif 000005
【図４】
2016032105.tif 000006
【図５】
2016032105.tif 000007
【図６】
2016032105.tif 000008
【図７】
2016032105.tif 000009
【図８】
2016032105.tif 000010
【図９】
2016032105.tif 000011
【図１０】
2016032105.tif 000012
【図１１】
2016032105.tif 000013
【図１２】
2016032105.tif 000014
【図１３】
2016032105.tif 000015
【図１４】
2016032105.tif 000016
【図１５】
2016032105.tif 000017
【図１６】
2016032105.tif 000018
【外国語明細書】
2016032105000001.pdf
2016032105000002.pdf
2016032105000003.pdf
2016032105000004.pdf