(57)【要約】【課題】リーク電流が小さく、信頼性の高い、トップゲートでシングルゲートであるＴＦＴを形成した、高精細表示装置を実現する。【解決手段】半導体層１０３の延在方向に対して直角方向に交差する走査線１０がゲート電極となってＴＦＴが形成され、半導体層１０３はＴＦＴの一方において、スルーホール１４０を介して映像信号線２０と接続し、ＴＦＴの他方において、スルーホール１２０を介してコンタクト電極１０７と接続している。ＴＦＴとスルーホール１４０の間、または、ＴＦＴとスルーホール１２０の間において、ゲート電極と同じ材料で、同時に形成されたフローティング電極３０が半導体層１０３の上層に存在していることを特徴とする表示装置。【選択図】図２
2016015404.tif 000002
【特許請求の範囲】
【請求項１】
走査線が第１の方向に延在して第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線との間に画素電極が形成されたＴＦＴ基板と、対向基板との間に液晶が挟持された液晶表示装置であって、
ゲート絶縁膜を介して半導体層とゲート電極とが配置し、前記半導体層と前記ゲート電極によってＴＦＴが形成され、
前記半導体層は、前記ＴＦＴの一方の側において、前記映像信号線と接続し、前記半導体層は前記ＴＦＴの他方の側において、スルーホールを介してコンタクト電極と接続し、
前記コンタクト電極は前記画素電極と接続し、
前記ゲート電極と前記スルーホールとの間に、前記ゲート電極と同じ材料で同時に形成されたフローティング電極が、前記半導体層と重畳して形成されていることを特徴とする表示装置。
【請求項２】
前記ＴＦＴは１画素当たり１個のみ形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ゲート電極は前記走査線の一部であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記ゲート電極と前記フローティング電極の前記半導体層の延在方向の間隔は１乃至３μｍであることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記ゲート電極と前記フローティング電極の前記半導体層の延在方向の間隔は１乃至２μｍであることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記フローティング電極の前記半導体層の延在方向の長さは前記ゲート電極の前記半導体層の延在方向の長さと同じかそれよりも大きいことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記フローティング電極の前記半導体層の延在方向と直角方向の幅は、は前記映像信号線の幅以下であり、前記半導体層の幅以上であることを特徴とする請求項１に記載の表示装置。
【請求項８】
表示領域と、前記表示領域の周辺に形成されたＴＦＴを含む駆動回路を有する表示装置であって、
前記ＴＦＴは、半導体層の上にゲート絶縁膜を介してゲート電極が配置した構成であり、
前記ゲート絶縁膜の上で、前記ＴＦＴよりも電位が高い側に、前記ゲート電極と同じ材料で同時に形成されたフローティング電極が、前記半導体層の上層に形成されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に高精細画面を有する表示装置に関する。
【背景技術】
【０００２】
表示装置の一種である液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。
【０００３】
中小型液晶表示装置では、ＴＦＴの構成として、トップゲートタイプで、半導体層としてｐｏｌｙ−Ｓｉが使用される。ｐｏｌｙ−Ｓｉはａ−Ｓｉに比べて移動度が大きいために、駆動回路をＴＦＴ基板上に形成することが可能だからである。特許文献１には、このようなＴＦＴを使用した液晶表示装置が記載されている。特許文献１には、ＴＦＴのリーク電流を低減するためにダブルゲートＴＦＴを用いることが有効であることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２７５６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
中小型液晶表示装置では、高精細画面への要求が強くなっている。高精細画面になると、画素の大きさは例えば、１７μｍ×５１μｍ程度まで小さくなる。このように画素が小さくなと、ダブルゲートＴＦＴを使用することが、スペース上困難になる。したがって、シングルゲートのＴＦＴを使用せざるを得なくなる。
【０００６】
しかし、シングルゲートのＴＦＴでは、１チャネル当たりの電圧が大きくなるので、リーク電流が多くなったり、絶縁破壊によってＴＦＴが破壊されたりする恐れが出てくる。また、ダブルゲートの場合は、一方のＴＦＴが不良となっても、他のＴＦＴが働くので、直ちに画素が不良となることは無い。
【０００７】
本発明の課題は、シングルゲートのＴＦＴを用いた液晶表示装置を、高い信頼性をもって製造することを可能とすることである。
【課題を解決するための手段】
【０００８】
本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。
【０００９】
（１）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線との間に画素電極が形成されたＴＦＴ基板と、対向基板の間に液晶が挟持された液晶表示装置であって、半導体層の上にゲート絶縁膜を介してゲート電極が配置し、前記半導体層と前記ゲート電極によってＴＦＴが形成され、前記半導体層は、前記ＴＦＴの一方に側において、第１のスルーホールを介して前記映像信号線と接続し、前記半導体層は前記ＴＦＴの他方の側において、第２のスルーホールを介してコンタクト電極と接続し、前記コンタクト電極は前記画素電極と接続し、前記ゲート電極と前記第２のスルーホールの間に、前記ゲート電極と同じ材料で同時に形成されたフローティング電極が、前記半導体層の上層に形成されていることを特徴とする液晶表示装置。
【００１０】
（２）前記ＴＦＴは１画素当たり１個のみ形成されていることを特徴とする（１）に記載の液晶表示装置。
【００１１】
（３）前記ゲート電極は前記走査線であることを特徴とする（１）に記載の液晶表示装置。
【００１２】
（４）前記ゲート電極と前記フローティング電極の前記半導体層の延在方向の間隔は１乃至３μｍであることを特徴とする（１）に記載の液晶表示装置。
【００１３】
（５）前記ゲート電極と前記フローティング電極の前記半導体層の延在方向の間隔は１乃至２μｍであることを特徴とする（１）に記載の液晶表示装置。
【００１４】
（６）前記フローティング電極の前記半導体層の延在方向の長さは前記ゲート電極の前記半導体層の延在方向の長さと同じかそれよりも大きいことを特徴とする（１）に記載の液晶表示装置。
【００１５】
（７）前記フローティング電極の前記半導体層の延在方向と直角方向の幅は、前記映像信号線の幅以下であり、前記半導体層の幅以上であることを特徴とする（１）に記載の液晶表示装置。
【００１６】
（８）表示領域と、前記表示領域の周辺に形成されたＴＦＴを含む駆動回路を有する液晶表示装置であって、前記ＴＦＴは、半導体層の上にゲート絶縁膜を介してゲート電極が配置した構成であり、前記ゲート絶縁膜の上で、前記ＴＦＴよりも電位が高い側に、前記ゲート電極と同じ材料で同時に形成されたフローティング電極が、前記半導体層の上層に形成されていることを特徴とする液晶表示装置。
【図面の簡単な説明】
【００１７】
【図１】本発明が適用される液晶表示装置の断面図である。
【図２】本発明による画素の平面図である。
【図３】図２の変形例である。
【図４】図２の他の変形例である。
【図５】本発明の他の実施形態による画素の平面図である。
【図６】図５の変形例である。
【図７】図５の他の変形例である。
【図８】図５のさらに他の変形例である。
【図９】本発明の実験パターンの平面図である。
【図１０】従来例によるＴＦＴ付近の電位勾配を示すグラフである。
【図１１】図９において、ｄ＝１μｍの場合の電位勾配を示すグラフである。
【図１２】図９において、ｄ＝１．５μｍの場合の電位勾配を示すグラフである。
【図１３】図９において、ｄ＝２μｍの場合の電位勾配を示すグラフである。
【図１４】図９において、ｄ＝３μｍの場合の電位勾配を示すグラフである。
【図１５】図９において、ｄ＝４μｍの場合の電位勾配を示すグラフである。
【発明を実施するための形態】
【００１８】
本発明の具体的な実施例を説明する前に、液晶表示装置の構造をＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置を例にとって説明する。ただし、ＩＰＳ方式は例として説明するものであり、本発明は、ＴＮ方式、ＶＡ方式等の他の方式の液晶表示装置についても適用することができる。
【００１９】
液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ方式が優れた特性を有している。
【００２０】
図１は、ＩＰＳ方式の液晶表示装置の断面図である。図１におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｉ−Ｓｉ）が使用されている。図１において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
【００２１】
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２の上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
【００２２】
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は図２に示す走査線１０が兼ねている。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金が使用される。
【００２３】
ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層と、ソースＳあるいはドレインＤとの間にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）層を形成する。局部的に電界強度が大きくなることを防止するためである。
【００２４】
また、ゲート電極１０５と後で説明するコンタクト電極１０７との間に、ゲート電極１０５と同層で同時にフローティング電極３０を形成する。フローティング電極３０は、文字通り、フローディングとなっている。このフローティング電極３０を形成することによって、シングルゲートＴＦＴでも、リーク電流を小さくすることが出来、また、ＴＦＴに過度の電界強度がかかることを防止することができる。また、フローティング電極は、場所的な制約が小さいので、スペースを大きくとることも無い。
【００２５】
その後、ゲート電極１０５およびフローティング電極３０を覆って第１層間絶縁膜１０６をＳｉＯ２によって形成する。第１層間絶縁膜１０６はゲート電極１０５とコンタクト電極１０７を絶縁するためである。第１層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３をコンタクト電極１０７と接続するためのスルーホール１２０が形成される。第１層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２０を形成するためのフォトリソグラフィは同時に行われる。
【００２６】
第１層間絶縁膜１０６の上にコンタクト電極１０７が形成される。コンタクト電極１０７は、スルーホール１３０を介して画素電極１１２と接続する。半導体層１０３は、図示しない部分において図２に示す映像信号線２０とスルーホール１４０を介して接続している。
【００２７】
コンタクト電極１０７および映像信号線は、同層で、同時に形成される。コンタクト電極１０７および映像信号線（以後コンタクト電極１０７で代表させる）は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、図示しないＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。
【００２８】
コンタクト電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８が形成され、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０９は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。
【００２９】
画素電極１１０とコンタクト電極１０７との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホール１３０が形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０９にスルーホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０９が完成する。
【００３０】
その後コモン電極１１０となるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタリングによって形成し、スルーホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１１０は各画素共通に平面状に形成することが出来る。その後、第２層間絶縁膜１１１となるＳｉＮをＣＶＤによって全面に形成する。その後、スルーホール１３０内において、コンタクト電極１０７と画素電極１１２の導通をとるためのスルーホールを第２層間絶縁膜１１１および無機パッシベーション膜１０８に形成する。
【００３１】
その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１２を形成する。図２、図５等に本発明における画素電極１１２の平面形状を示す。画素電極１１２の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１３を形成する。配向膜１１３の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。
【００３２】
画素電極１１２とコモン電極１１０の間に電圧が印加されると図１に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。
【００３３】
図１において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
【００３４】
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成される。配向膜１１３の配向処理はＴＦＴ基板１００側の配向膜１１３と同様、ラビング法あるいは光配向法が用いられる。
【００３５】
なお、以上の構成は例であり、例えば、品種によってＴＦＴ基板１００における無機パッシベーション膜１０８が形成されていない場合もある。また、スルーホール１３０の形成プロセスも品種によって異なる場合がある。また、トップゲート構造に限らず、ボトムゲート構造であってもよい。また、ａ−Ｓｉであっても本願発明を適用することは可能である。以下に実施例を用いて本発明を詳細に説明する。
【実施例１】
【００３６】
図２は本発明における画素部の平面図である。図２において、走査線１０が横方向に延在し、縦方向に所定のピッチで配列している。また、映像信号線２０が縦方向に延在し、横方向に所定のピッチで配列している。走査線１０と映像信号線２０で囲まれた領域に画素が形成されている。図２において、映像信号線２０および走査線１０の下側に半導体層１０３が形成されている。半導体層１０３はスルーホール１４０によって映像信号線２０と接続している。
【００３７】
半導体層１０３は映像信号線２０の下を延在し、屈曲して画素内に延在する。半導体層１０３は走査線１０の下を通過する。この部分において、走査線１０はＴＦＴのゲート電極１０５の役割を持つ。すなわち、半導体層１０３が走査線１０と交差する部分にＴＦＴが形成されている。半導体層１０３は画素内において、スルーホール１２０を介してコンタクト電極１０７と接続する。コンタクト電極１０７はスルーホール１３０を介して画素電極１１２と接続する。画素電極１１２はスリット１１２１を有する櫛歯状の電極である。
【００３８】
本発明におけるＴＦＴは図１に示すようにトップゲートであり、また、図２に示すようにシングルゲートである。従来例では、シングルゲートＴＦＴはリーク電流が多く、また、ＴＦＴ近傍の電界強度が大きくなるために、信頼性に問題があった。本発明では、ＴＦＴの両側あるいは一方の側にフローティング電極３０を形成することによって、ＴＦＴにかかる電界強度を緩和し、リーク電流の増大を抑え、かつ、ＴＦＴの信頼性を確保している。
【００３９】
フローティング電極３０は、他の電極と接続する必要が無いので、小さなスペースに設置することも可能であり、高精細画面となって、画素の面積が小さくなっても、容易に設置することが可能である。図２において、フローティング電極３０はＴＦＴの両側に形成されている。しかし、レイアウトによっては、ＴＦＴの片側のみに形成しても効果がある。
【００４０】
図３は、フローティング電極３０をＴＦＴよりもコンタクト電極１０７側に配置し、ＴＦＴよりもスルーホール１４０側には配置しない例である。図３において、フローティング電極３０の幅はｗで、半導体層１０３の延在方向の長さはＬである。幅ｗは半導体層１０３の幅以上であり、映像信号線２０の幅以下である。映像信号線２０の幅よりも大きくすると、画素の透過率を減少させるからである。また、フローティング電極３０の長さＬは、走査線１０の幅よりも大きいと、より効果が大きい。
【００４１】
図４は、図３とは逆に、フローティング電極３０をＴＦＴよりもスルーホール１４０側に配置し、ＴＦＴよりもコンタクト電極１０７側には配置しない例である。フローティング電極３０の好ましい寸法は、図３で説明したのと同様である。また、フローティング電極３０の好ましい寸法は、図２のように、フローティング電極３０がＴＦＴの両側に存在する場合も同様である。
【００４２】
図５は本発明の他の例を示す画素の平面図である。図５において、半導体層１０３は、映像信号線２０の下方から、ゲート電極１０５の下を通ってコンタクト電極１０７の下に延在している。半導体層１０３はスルーホール１４０を介して映像信号線２０と接続しており、スルーホール１２０を介してコンタクト電極１０７と接続している。コンタクト電極１０７はスルーホール１３０を介して画素電極１１２と接続している。画素電極１１２はスリット１１２１を有する櫛歯状の電極となっている。
【００４３】
ゲート電極１０５は走査線１０から分岐したものであり、ゲート電極１０５の存在している部分にＴＦＴが形成されている。ＴＦＴとスルーホール１４０との間にフローティング電極３０がゲート電極１０５と同じ材料で同じ層に形成されている。また、ＴＦＴとスルーホール１２０の間にフローティング電極３０がゲート電極１０５と材料で同じ層に形成されている。
【００４４】
フローティング電極３０によって、ＴＦＴにかかる電界が緩和され、高電界によってＴＦＴが破壊されることを防止し、また、ＴＦＴのリーク電流を抑制する。図５におけるフローティング電極３０の好ましい寸法は、図３で説明したのと同様である。すなわち、フローティング電極３０の半導体層１０３の延在方向の長さはゲート電極１０５の幅と同じかそれよりも大きいことが望ましい。また、フローティング電極３０の半導体層１０３の延在方向と直角方向の幅は半導体層１０３の幅以上であることが望ましい。ただし、フローティング電極３０の形状はレイアウトによって、フレキシブルに選択することができる。
【００４５】
図５では、ＴＦＴの両側にフローティング電極３０が存在しているが、フローティング電極３０は必ずしも両側に存在する必要は無い。図６は、フローティング電極３０がスルーホール１２０側に存在するが、スルーホール１４０側には存在しない例である。また、図７は、フローティング電極３０がスルーホール１４０側に存在するが、スルーホール１２０側には存在しない例である。
【００４６】
図８は、ＴＦＴのスルーホール１４０側にはフローティング電極が存在しないが、スルーホール１２０側にフローティング電極３０を２個配置した例である。このように、レイアウトの都合等によって、フローティング電極３０の配置をフレキシブルに変えることができる。
【００４７】
ＴＦＴにおける電界強度の緩和に対しては、ゲート電極１０５とフローティング電極３０の間隔が大きな影響を持つ。図９は半導体層１０３、ゲート電極１０５、フローティング電極３０の関係を示す平面図である。図９において、ゲート電極１０５とフローティング電極３０の間隔はｄである。図９において、ゲート電極１０５とフローティング電極３０の、半導体層１０３の延在方向の幅は同じである。
【００４８】
図１１乃至図１５は、図９における距離ｄと、ＴＦＴ近傍の電界強度の関係を示すグラフである。図１０は従来例である、フローティング電極３０が存在しない場合のＴＦＴ付近の電界強度を示すものである。図１０において、横軸は位置、縦軸は電位を示す。横軸の単位はμm、縦軸の単位は相対値で任意である。図１０において、点線で仕切られた領域Ｇがゲート電極１０５である。図１０において、図９に示すスルーホール１２０側において電位勾配が付いている。
【００４９】
図１１は、図９におけるゲート電極１０５とフローティング電極３０の間隔ｄが１μｍの場合の電位勾配を示す。図１１において、丸で囲んだ領域がフローティング電極３０によって電界が緩和した領域である。図１１では、電位勾配が大きい領域の範囲が図１０よりも減少している。すなわち、ゲート電極よりもスルーホール１２０側における平均電位勾配は、図１０よりも小さくなっている。
【００５０】
図１２は、図９におけるゲート電極１０５とフローティング電極３０の間隔ｄが１.５μｍの場合の電位勾配を示す。図１２において、丸で囲んだ領域がフローティング電極３０によって電界が緩和した領域である。図１２では、電位勾配が大きい領域の範囲が図１１よりも減少している。
【００５１】
図１３は、図９におけるゲート電極１０５とフローティング電極３０の間隔ｄが２μｍの場合の電位勾配を示す。図１３において、丸で囲んだ領域がフローティング電極３０によって電界が緩和した領域である。図１３では、電位が高い領域が図１２の場合よりもゲート電極１０５から離れた位置に存在している。その分、ゲート電極１０５のスルーホール１２０側の平均電位勾配は図１２の場合よりもさらに小さくなっている。
【００５２】
図１４は、図９におけるゲート電極１０５とフローティング電極３０の間隔ｄが３μｍの場合の電位勾配を示す。図１４において、丸で囲んだ領域がフローティング電極３０によって電界が緩和した領域である。図１４では、フローティング電極３０がゲート電極１０５から比較的離れた場所にあるので、フローティング電極３０の影響が図１１乃至１３の場合に比較して小さくなっている。しかし、ゲート電極１０５からスルーホール１２０側の平均電位勾配は、図１０に示す従来例よりも小さくなっている。
【００５３】
図１５は、図９におけるゲート電極１０５とフローティング電極３０の間隔ｄが４μｍの場合の電位勾配を示す。図１５において、丸で囲んだ領域がフローティング電極３０によって電界が緩和した領域である。図１５では、フローティング電極３０がゲート電極１０５からさらに離れた場所にあるので、フローティング電極３０の影響はさらに小さくなっている。したがって、図１５の場合は、フローティング電極の効果は限定的である。
【００５４】
図１１乃至図１５に示す結果から、ゲート電極１０５とフローティング電極３０の半導体１０３の延在方向の間隔は、１乃至３μｍの範囲が好ましく、より好ましくは１乃至２μｍである。
【００５５】
以上は、図９に示すような電極配置をモデルに説明したが、図２乃至４に示すような構成であっても、ゲート電極１０５とフローティング電極３０の間隔による電位勾配への影響は同じである。
【００５６】
なお、フローティング電極３０は原則ゲート電極１０５の両側に配置した場合が最も効果が大きい。しかし、レイアウトの都合から、ゲート電極１０５の一方の側にのみフローティング電極３０を配置しなければならない場合は、電圧の高い側に配置することが効果的である。しかし、画素に配置されたＴＦＴは、反転駆動されるために、ゲート電極１０５のどちら側においても効果は同じになる。
【００５７】
一方、駆動回路として使用するために、表示領域の周辺に配置したＴＦＴは、極性が反転しないので、ＴＦＴに対して電圧の高い側の半導体層の上層にフローティング電極を配置するのがよい。
【００５８】
本発明は液晶表示装置に限らず、有機ＥＬ表示装置等、ＴＦＴを使用する表示装置等電子機器全般に適用可能である。
【００５９】
本発明によれば、ＴＦＴの映像信号線側または画素電極側に、ゲート電極と同じ材料で同時に形成したフローティング電極を半導体層の上層に配置することによって、リーク電流が小さく、また、信頼性の高いトップゲートでシングルゲートのＴＦＴを実現することができるので、高精細画面の表示装置を実現することができる。
【符号の説明】
【００６０】
１０…走査線、  ２０…映像信号線、  ３０…フローティング電極、  １００…ＴＦＴ基板、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…第１層間絶縁膜、  １０７…コンタクト電極、  １０８…無機パッシベーション膜、  １０９…有機パッシベーション膜、  １１０…コモン電極、  １１１…第２層間絶縁膜、  １１２…画素電極、  １１３…配向膜、  １２０…第１スルーホール、  １３０…第２スルーホール、  １４０…第３スルーホール、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ３００…液晶層、  ３０１…液晶分子、  １１２１…スリット
【図１】
2016015404.tif 000003
【図２】
2016015404.tif 000004
【図３】
2016015404.tif 000005
【図４】
2016015404.tif 000006
【図５】
2016015404.tif 000007
【図６】
2016015404.tif 000008
【図７】
2016015404.tif 000009
【図８】
2016015404.tif 000010
【図９】
2016015404.tif 000011
【図１０】
2016015404.tif 000012
【図１１】
2016015404.tif 000013
【図１２】
2016015404.tif 000014
【図１３】
2016015404.tif 000015
【図１４】
2016015404.tif 000016
【図１５】
2016015404.tif 000017