(57)【要約】      （修正有）【課題】低電圧状態下で動作できるアンチヒューズメモリセルを提供する。【解決手段】メモリセル２００は、プログラミング選択トランジスタ２１０、追従ゲートトランジスタ２２０、アンチヒューズ素子２３０及び読み出し回路２４０を含む。アンチヒューズ素子によって形成される充電電流は、メモリセルの読み動作中に読み出し回路に安定した読み電流を形成させるきっかけとなり、メモリセルからのデータ読み出しのための時間を短縮する。放電プロセスは、メモリセルの読み動作の始めにもたらされ、メモリセルからのデータ読み出しのための時間窓を拡大する。【選択図】図２
2016081554.tif 000002
【特許請求の範囲】
【請求項１】
第一端子、ビット線プログラム信号を受信するように構成された第二端子及びワード線プログラム信号を受信するように構成された制御端子を有するプログラミング選択トランジスタ、
第一端子、前記プログラミング選択トランジスタの前記第一端子に結合する第二端子及び追従制御信号を受信するように構成された制御端子を有する追従ゲートトランジスタ、
アンチヒューズ制御信号を受信するように構成された第一端子及び前記追従ゲートトランジスタの前記第一端子に結合する第二端子を有する、アンチヒューズ素子、及び
前記追従ゲートトランジスタの前記第二端子に結合し、当該メモリセルの読み動作中にビット線読み信号及び選択信号に応じて読み電流を形成するように構成された読み出し回路、
を有する、メモリセル。
【請求項２】
当該メモリセルの読み動作中に、前記ビット線プログラム信号は第一の電圧であり、前記ワード線プログラム信号は第二の電圧から前記第一の電圧に変化し、前記追従制御信号は前記第二の電圧であり、前記アンチヒューズ制御信号は前記第二の電圧であり、前記ビット線読み信号は前記第二の電圧であり、前記選択信号は前記第一の電圧であり、前記第二の電圧は前記第一の電圧よりも高い、請求項１に記載のメモリセル。
【請求項３】
前記読み出し回路は、前記ビット線読み信号を受信するように構成された第一端子、前記選択信号を受信するように構成された第二端子及び前記追従ゲートトランジスタの前記第二端子に結合する制御端子を有する、読み出しトランジスタ、を有する、請求項１に記載のメモリセル。
【請求項４】
当該メモリセルのプログラミング動作中に、前記ビット線プログラム信号は第一の電圧であり、前記ワード線プログラム信号は第二の電圧であり、前記追従制御信号は前記第二の電圧と第三の電圧との間の電圧レベルであり、前記アンチヒューズ制御信号は前記第三の電圧であり、前記第三の電圧は前記第二の電圧よりも高い、請求項１に記載のメモリセル。
【請求項５】
前記読み出し回路は、
第一端子、前記選択信号を受信するように構成された第二端子及び前記追従ゲートトランジスタの前記第二端子に結合する制御端子を有する読み出しトランジスタ、及び
前記ビット線読み信号を受信するように構成された第一端子、前記読み出しトランジスタの前記第一端子に結合する第二端子及びワード線読み信号を受信するように構成された制御端子を有する読み出し選択トランジスタ、
を有し、
当該メモリセルの読み動作中に、前記ワード線読み信号は第二の電圧である、
請求項１に記載のメモリセル。
【請求項６】
当該メモリセルのプログラミング動作中に、前記ビット線プログラム信号は第一の電圧であり、前記ワード線プログラム信号は前記第二の電圧であり、前記追従制御信号は前記第二の電圧と第三の電圧との間の電圧レベルであり、前記ワード線読み信号は第一の電圧であり、前記第三の電圧は前記第二の電圧よりも高い、請求項５に記載のメモリセル。
【請求項７】
前記アンチヒューズ素子はバラクタである、請求項１に記載のメモリセル。
【請求項８】
前記バラクタは金属酸化物半導体トランジスタであり、前記金属酸化物半導体トランジスタは、前記金属酸化物半導体トランジスタのソースと前記金属酸化物半導体トランジスタのドレインとの間に形成されたソース／ドレイン延長領域を有し、前記ソース／ドレイン延長領域は、前記金属酸化物半導体トランジスタのソース及びドレインを短絡させる、請求項７に記載のメモリセル。
【請求項９】
前記追従ゲートトランジスタの前記第二端子に結合する第一端子及び前記選択信号を受信するように構成された第二端子を有するバッファバラクタを更に有する、請求項１に記載のメモリセル。
【請求項１０】
前記追従ゲートトランジスタは、ネイティブなデバイス、短チャネルデバイス又はバラクタによって実装される、請求項１に記載のメモリセル。
【請求項１１】
第一のメモリセルであって、
第一端子、第一のビット線プログラム信号を受信するように構成された第二端子及び第一のワード線プログラム信号を受信するように構成された制御端子を有する第一のプログラミング選択トランジスタ、
第一端子、前記第一のプログラミング選択トランジスタの前記第一端子に結合する第二端子及び第一の追従制御信号を受信するように構成された制御端子を有する第一の追従ゲートトランジスタ、
第一のアンチヒューズ制御信号を受信するように構成された第一端子及び前記第一の追従ゲートトランジスタの前記第一端子に結合する第二端子を有する、第一のアンチヒューズ素子、及び
前記第一の追従ゲートトランジスタの前記第二端子に結合し、当該第一のメモリセルの読み動作中に第一のビット線読み信号及び第一の選択信号に応じて第一の読み電流を形成するように構成された第一の読み出し回路、
を有する、第一のメモリセル、並びに、
第二のメモリセルであって、
第一端子、第二のビット線プログラム信号を受信するように構成された第二端子及び前記第一のプログラミング選択トランジスタの前記制御端子に結合する制御端子を有する第二のプログラミング選択トランジスタ、
第一端子、前記第二のプログラミング選択トランジスタの前記第一端子に結合する第二端子及び前記第一の追従ゲートトランジスタの前記制御端子に結合する制御端子を有する第二の追従ゲートトランジスタ、
前記第一のアンチヒューズ素子の前記第一端子に結合する第一端子及び前記第二の追従ゲートトランジスタの前記第一端子に結合する第二端子を有する、第二のアンチヒューズ素子、及び
前記第二の追従ゲートトランジスタの前記第二端子に結合し、当該第二のメモリセルの読み動作中に第二のビット線読み信号及び第二の選択信号に応じて第二の読み電流を形成するように構成された第二の読み出し回路、
を有する、第二のメモリセル、
を有する、メモリアレイ。
【請求項１２】
前記第一の読み出し回路は、前記第一のビット線読み信号を受信するように構成された第一端子、前記第一の選択信号を受信するように構成された第二端子及び前記第一の追従ゲートトランジスタの前記第二端子に結合する制御端子を有する、第一の読み出しトランジスタ、を有し、
前記第二の読み出し回路は、前記第二のビット線読み信号を受信するように構成された第一端子、前記第二の選択信号を受信するように構成された第二端子及び前記第二の追従ゲートトランジスタの前記第二端子に結合する制御端子を有する、第二の読み出しトランジスタ、を有する、
請求項１１に記載のメモリアレイ。
【請求項１３】
第三のメモリセルを更に有し、前記第三のメモリセルは、
第一端子、前記第一のプログラミング選択トランジスタの前記第二端子に結合する第二端子及び第二のワード線プログラム信号を受信するように構成された制御端子を有する第三のプログラミング選択トランジスタ、
第一端子、前記第三のプログラミング選択トランジスタの前記第一端子に結合する第二端子及び第二の追従制御信号を受信するように構成された制御端子を有する第三の追従ゲートトランジスタ、
第二のアンチヒューズ制御信号を受信するように構成された第一端子及び前記第三の追従ゲートトランジスタの前記第一端子に結合する第二端子を有する、第三のアンチヒューズ素子、及び
前記第一の読み出しトランジスタの前記第一端子に結合する第一端子、前記第一の読み出しトランジスタの前記第二端子に結合する第二端子及び前記第三の追従ゲートトランジスタの前記第二端子に結合する制御端子を有する第三の読み出しトランジスタを有する、第三の読み出し回路、
を有する、
請求項１２に記載のメモリアレイ。
【請求項１４】
前記第一のメモリセルの読み動作中に、前記第一のビット線プログラム信号は第一の電圧であり、前記第一のワード線プログラム信号は第二の電圧から前記第一の電圧に変化し、前記第一の追従制御信号は前記第二の電圧であり、前記第一のアンチヒューズ制御信号は前記第二の電圧であり、前記第一のビット線読み信号は前記第二の電圧であり、前記第一の選択信号は前記第一の電圧であり、前記第二のビット線プログラム信号は前記第一の電圧であり、前記第二のビット線読み信号は前記第一の電圧であり、前記第二の選択信号は前記第一の電圧であり、前記第二の電圧は前記第一の電圧よりも高い、請求項１３に記載のメモリアレイ。
【請求項１５】
前記第一のメモリセルのプログラミング動作中に、前記第一のビット線プログラム信号は前記第一の電圧であり、前記第一のワード線プログラム信号は前記第二の電圧であり、前記第一の追従制御信号は前記第二の電圧と第三の電圧との間の電圧レベルであり、前記第一のアンチヒューズ制御信号は前記第三の電圧であり、前記第二のビット線プログラム信号は前記第二の電圧であり、前記第三の電圧は前記第二の電圧よりも高い、請求項１４に記載のメモリアレイ。
【請求項１６】
前記第一のメモリセルのプログラミング動作中に、前記第二のワード線プログラム信号は第一の電圧であり、前記第二の追従制御信号は第二の電圧と第三の電圧との間の電圧レベルであり、前記第二のアンチヒューズ制御信号は前記第一の電圧である、請求項１５に記載のメモリアレイ。
【請求項１７】
前記第一のメモリセルの読み動作中に、前記第二のワード線プログラム信号は第一の電圧であり、第二の追従制御信号は前記第二の電圧であり、前記第二のアンチヒューズ制御信号は前記第一の電圧である、請求項１４に記載のメモリアレイ。
【請求項１８】
前記第一の読み出し回路は、
第一端子、前記第一の選択信号を受信するように構成された第二端子及び前記第一の追従ゲートトランジスタの前記第二端子に結合する制御端子を有する第一の読み出しトランジスタ、及び
前記第一のビット線読み信号を受信するように構成された第一端子、前記第一の読み出しトランジスタの前記第一端子に結合する第二端子及び第一のワード線読み信号を受信するように構成された制御端子を有する第一の読み出し選択トランジスタ、
を有し、
前記第二の読み出し回路は、
第一端子、前記第二の選択信号を受信するように構成された第二端子及び前記第二の追従ゲートトランジスタの前記第二端子に結合する制御端子を有する第二の読み出しトランジスタ、及び
前記第二のビット線読み信号を受信するように構成された第一端子、前記第二の読み出しトランジスタの前記第一端子に結合する第二端子及び前記第一のワード線読み信号を受信するように構成された制御端子を有する第二の読み出し選択トランジスタ、
を有する、
請求項１１に記載のメモリアレイ。
【請求項１９】
第三のメモリセルを更に有し、前記第三のメモリセルは、
第一端子、前記第一のプログラミング選択トランジスタの前記第二端子に結合する第二端子及び第二のワード線プログラム信号を受信するように構成された制御端子を有する第三のプログラミング選択トランジスタ、
第一端子、前記第三のプログラミング選択トランジスタの前記第一端子に結合する第二端子及び第二の追従制御信号を受信するように構成された制御端子を有する第三の追従ゲートトランジスタ、
前記第一のアンチヒューズ素子の前記第一端子に結合する第一端子及び前記第三の追従ゲートトランジスタの前記第一端子に結合する第二端子を有する、第三のアンチヒューズ素子、並びに
第三の読み出し回路
を有し、
前記第三の読み出し回路は、
第一端子、前記第一の読み出しトランジスタの前記第二端子に結合する第二端子及び前記第三の追従ゲートトランジスタの前記第二端子に結合する制御端子を有する、第三の読み出しトランジスタ、及び
前記第一の読み出し選択トランジスタの前記第一端子に結合する第一端子、前記第三の読み出しトランジスタの前記第一端子に結合する第二端子及び第二のワード線読み信号を受信するように構成された制御端子を有する、第三の読み出し選択トランジスタ、
を有する、
請求項１８に記載のメモリアレイ。
【請求項２０】
前記第一のメモリセルの読み動作中に、前記第一のビット線プログラム信号は第一の電圧であり、前記第一のワード線プログラム信号は第二の電圧から前記第一の電圧に変化し、前記第一の追従制御信号は前記第二の電圧であり、前記第一のアンチヒューズ制御信号は前記第二の電圧であり、前記第一のビット線読み信号は前記第二の電圧であり、前記第一のワード線読み信号は前記第二の電圧であり、前記第一の選択信号は前記第一の電圧であり、前記第二のビット線プログラム信号は前記第一の電圧であり、前記第二のビット線読み信号は前記第一の電圧であり、前記第二の選択信号は前記第一の電圧であり、前記第二のワード線プログラム信号は前記第一の電圧であり、前記第二の追従制御信号は前記第二の電圧であり、前記第二のワード線読み信号は前記第一の電圧であり、前記第二の電圧は前記第一の電圧よりも高い、請求項１９に記載のメモリアレイ。
【請求項２１】
前記第一のメモリセルのプログラミング動作中に、前記第一のビット線プログラム信号は第一の電圧であり、前記第一のワード線プログラム信号は前記第二の電圧であり、前記第一の追従制御信号は前記第二の電圧と第三の電圧との間の電圧レベルであり、前記第一のアンチヒューズ制御信号は前記第三の電圧であり、前記第二のビット線プログラム信号は前記第二の電圧であり、前記第二のワード線プログラム信号は前記第一の電圧であり、前記第二の追従制御信号は前記第二の電圧と前記第三の電圧との間の電圧レベルであり、前記第三の電圧は前記第二の電圧よりも高い、請求項２０に記載のメモリアレイ。
【請求項２２】
前記第一のアンチヒューズ素子、前記第二のアンチヒューズ素子及び第三のアンチヒューズ素子のそれぞれは金属酸化物半導体トランジスタであり、前記金属酸化物半導体トランジスタは、前記金属酸化物半導体トランジスタのソースと前記金属酸化物半導体トランジスタのドレインとの間に形成されたソース／ドレイン延長領域を有し、前記ソース／ドレイン延長領域は、前記金属酸化物半導体トランジスタのソース及びドレインを短絡させる、請求項１１に記載のメモリアレイ。
【請求項２３】
前記第一のメモリセルは、前記第一の追従ゲートトランジスタの前記第二端子に結合する第一端子及び前記第一の選択信号を受信するように構成された第二端子を有するバッファバラクタを更に有する、請求項１１に記載のメモリアレイ。
【請求項２４】
前記第一の追従ゲートトランジスタ、前記第二の追従ゲートトランジスタ及び第三の追従ゲートトランジスタのそれぞれは、ネイティブなデバイス、短チャネルデバイス又はバラクタによって実装される、請求項１１に記載のメモリセル。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願への相互参照］
本非仮出願は、２０１４年１０月１４日に出願された米国仮出願ＵＳ  ６２／０６３，４１０の優先権を主張する。当該米国仮出願は、その全体について参照により本明細書に含まれる。
【０００２】
本発明は、メモリセルに関し、より具体的には低電圧状態下で動作することができるメモリセルに関する。
【背景技術】
【０００３】
不揮発性メモリ（ＮＶＭ）は、たとえメモリブロックに少しの電力も供給されない場合でも、それが保存する情報を保持するメモリの一種である。図１は、従来技術によるメモリアレイ１００を示す。メモリアレイ１００は、行（rows）と列（columns）の形に配置された複数のメモリセル１１０Ａ，１１０Ｂ及び１１０Ｃを含む。各メモリセル１１０Ａ，１１０Ｂ及び１１０Ｃは、トランジスタ１１２及びアンチヒューズトランジスタ１１４を有する。同じ行に（同じワード内に）配置されたメモリセル１１０Ａ及び１１０Ｂは、同じワード線選択信号ＷＡ１、プログラム制御信号ＰＣ１及びプログラムデータ信号ＰＤ１を受信するが、異なるビット線選択信号ＢＳ１及びＢＳ２を受信する。同じ列に配置されたメモリセル１１０Ａ及び１１０Ｃは、同じビット線選択信号ＢＳ１を受信するが、異なるワード線選択信号ＷＡ１及びＷＳ２、プログラム制御信号ＰＣ１及びＰＣ２並びにプログラムデータ信号ＰＤ１及びＰＤ２を受信する。
【０００４】
メモリセル１１０Ａのプログラミング動作中に、論理“１”のデータがメモリセル１１０Ａに書き込まれるように、メモリセル１１０Ａのアンチヒューズトランジスタ１１４は、断絶させられ、ＭＯＳキャパシタとして機能する。メモリセル１１０Ａの読み動作中に、メモリセル１１０Ａによって受信された対応するワード線選択信号ＷＳ１は高電圧であり、メモリセル１１０Ａによって受信された対応するビット線選択信号ＢＳ１は低電圧である。したがってメモリセル１１０Ａのトランジスタ１１２は、それに応じてオンになる（turned  on）ことができる。このようにして、メモリセル１１０Ａのトランジスタ１１２は、メモリセル１１０Ａのアンチヒューズトランジスタ１１４内に保存されたデータに従って読み電流を形成することができる。そして、システムは次に、その読み電流の量によってデータを決定することができる。
【０００５】
しかしながら、メモリセル１１０Ａ及び１１０Ｃのような、同じ列に配置された複数のメモリセルのトランジスタ１１２の第二端子は一緒に結合されるので、読み電流は、その列に直接に沿う全ての他のメモリセルの寄生キャパシタを充電しなければならない。アンチヒューズトランジスタ１１４によって形成される読み電流は幾分（rather）小さいかも知れないので、列に沿った長い充電経路は、有意な遅延を生じさせ、メモリセル１１０Ａからデータを読み出すための時間を増大させ得る。この状況は、メモリセルが低電圧で動作させられる場合に更に悪化し得る。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の一つの実施形態は、低電圧動作のためのメモリセルを開示する。メモリセルは、プログラミング選択トランジスタ（programming  selection  transistor）、追従ゲートトランジスタ（following  gate  transistor）、アンチヒューズ素子（antifuse  element）（例えばバラクタ）及び読み出し回路（reading  circuit）を含む。プログラミング選択トランジスタは、第一端子、ビット線プログラム信号を受信するための第二端子及びワード線プログラム信号を受信するための制御端子を有してもよい。追従ゲートトランジスタは、第一端子、プログラミング選択トランジスタの第一端子に結合する第二端子及び追従制御信号（following  control  signal）を受信するための制御端子を有してもよい。アンチヒューズ素子は、アンチヒューズ制御信号を受信するための第一端子及び追従ゲートトランジスタの第一端子に結合する第二端子を有してもよい。読み出し回路は、追従ゲートトランジスタの第二端子に結合してもよく、メモリセルの読み動作中にビット線読み信号及び選択信号に応じて読み電流を形成するように構成されてもよい。メモリセルの読み動作中に、ビット線プログラム信号は第一の電圧であってもよく、ワード線プログラム信号は第二の電圧から第一の電圧に変化してもよく、追従制御信号は第二の電圧であってもよく、アンチヒューズ制御信号は第二の電圧であってもよく、ビット線読み信号は第二の電圧であってもよく、選択信号は第一の電圧であってもよく、第二の電圧は第一の電圧よりも高い。
【０００７】
本発明の他の実施形態は、メモリアレイを開示する。メモリアレイは、第一のメモリセル及び第二のメモリセルを含んでもよい。第一のメモリセルは、第一のプログラミング選択トランジスタ、第一の追従ゲートトランジスタ、第一のアンチヒューズ素子（例えばバラクタ）及び第一の読み出し回路を含んでもよい。第一のプログラミング選択トランジスタは、第一端子、第一のビット線プログラム信号を受信するための第二端子及び第一のワード線プログラム信号を受信するための制御端子を有してもよい。第一の追従ゲートトランジスタは、第一端子、第一のプログラミング選択トランジスタの第一端子に結合する第二端子及び第一の追従制御信号を受信するための制御端子を有してもよい。第一のアンチヒューズ素子は、第一のアンチヒューズ制御信号を受信するための第一端子及び第一の追従ゲートトランジスタの第一端子に結合する第二端子を有してもよい。第一の読み出し回路は、第一の追従ゲートトランジスタの第二端子に結合してもよく、第一のメモリセルの読み動作中に第一のビット線読み信号及び第一の選択信号に応じて第一の読み電流を形成するように構成されてもよい。第二のメモリセルは、第二のプログラミング選択トランジスタ、第二の追従ゲートトランジスタ、第二のアンチヒューズ素子（例えばバラクタ）及び第二の読み出し回路を含んでもよい。第二のプログラミング選択トランジスタは、第一端子、第二のビット線プログラム信号を受信するための第二端子、及び第一のプログラミング選択トランジスタの制御端子に結合する制御端子を有してもよい。第二の追従ゲートトランジスタは、第一端子、第二のプログラミング選択トランジスタの第一端子に結合する第二端子、及び第一の追従ゲートトランジスタの制御端子に結合する制御端子を有してもよい。第二のアンチヒューズ素子は、第一のアンチヒューズ素子の第一端子に結合する第一端子、及び第二の追従ゲートトランジスタの第一端子に結合する第二端子を有してもよい。第二の読み出し回路は、第二の追従ゲートトランジスタの第二端子に結合してもよく、第二のメモリセルの読み動作中に第二のビット線読み信号及び第二の選択信号に応じて第二の読み電流を形成するように構成されてもよい。第一のメモリセルの読み動作中に、第一のビット線プログラム信号は第一の電圧であってもよく、第一のワード線プログラム信号は第二の電圧から第一の電圧に変化してもよく、第一の追従制御信号は第二の電圧であってもよく、第一のアンチヒューズ制御信号は第二の電圧であってもよく、第一のビット線読み信号は第二の電圧であってもよく、第一の選択信号は第一の電圧であってもよく、第二のビット線プログラム信号は第一の電圧であってもよく、第二のビット線読み信号は第一の電圧であってもよく、第二の選択信号は第一の電圧であってもよく、第二の電圧は第一の電圧よりも高い。
【０００８】
本発明のこれら及び他の目的は、様々な図面及び図に示される好ましい実施形態の以下の詳細な説明を読んだ後に、疑いなく、当業者にとって明らかになるであろう。
【図面の簡単な説明】
【０００９】
【図１】従来技術によるメモリアレイを示す。
【００１０】
【図２】本発明の一つの実施形態によるメモリセルを示す。
【００１１】
【図３】本発明の一つの実施形態による図２のメモリセルの構造を示す。
【００１２】
【図４】本発明の一つの実施形態による、選択された第一のメモリセルの読み動作中に図２のメモリアレイによって受信される制御信号の電圧レベルを示す。
【００１３】
【図５】本発明の一つの実施形態による、選択された第一のメモリセルのプログラミング動作中に図２のメモリアレイによって受信される制御信号の電圧レベルを示す。
【００１４】
【図６】本発明の一つの実施形態によるメモリアレイを示す。
【００１５】
【図７】本発明の一つの実施形態による、選択された第一のメモリセルの読み動作中に図６のメモリアレイによって受信される制御信号の電圧レベルを示す。
【００１６】
【図８】本発明の一つの実施形態による、選択された第一のメモリセルのプログラミング動作中に図６のメモリアレイによって受信される制御信号の電圧レベルを示す。
【００１７】
【図９】本発明の他の実施形態によるメモリセルを示す。
【００１８】
【図１０】本発明の他の実施形態によるメモリアレイを示す。
【００１９】
【図１１】本発明の他の実施形態によるメモリセルを示す。
【発明を実施するための形態】
【００２０】
図２は、本発明の一つの実施形態による、低電圧動作のためのメモリセル２００を示す。メモリセル２００は、プログラミング選択トランジスタ２１０、追従ゲートトランジスタ２２０、アンチヒューズバラクタ２３０（アンチヒューズ素子）及び読み出し回路２４０を含む。
【００２１】
プログラミング選択トランジスタ２１０は、第一端子Ｄ１、ビット線プログラム信号ＢＬＰを受信するための第二端子Ｓ１及びワード線プログラム信号ＷＬＰを受信するための制御端子Ｇ１を有してもよい。追従ゲートトランジスタ２２０は、第一端子Ｄ２、プログラミング選択トランジスタ２１０の第一端子Ｄ１に結合する第二端子Ｓ２及び追従制御信号ＦＬを受信するための制御端子Ｇ２を有してもよい。アンチヒューズバラクタ２３０は、アンチヒューズ制御信号ＡＦを受信するための第一端子Ｇ３及び追従ゲートトランジスタ２２０の第一端子Ｄ２に結合する第二端子Ｓ３を有してもよい。読み出し回路２４０は、追従ゲートトランジスタ２２０の第二端子Ｓ２に結合して、メモリセル２００の読み動作中にビット線読み信号ＢＬＲ及び選択信号ＳＬに応じて読み電流Ｉｒｅａｄを形成してもよい。
【００２２】
図３は、本発明の一つの実施形態による、プログラミング選択トランジスタ２１０、追従ゲートトランジスタ２２０及びアンチヒューズバラクタ２３０の構造を示す。図３において、プログラミング選択トランジスタ２１０、追従ゲートトランジスタ２２０及びアンチヒューズバラクタ２３０は、Ｐ基板（P  substrate）上に形成されたＰウェル（P  well）上に配置されてもよい。アンチヒューズバラクタ２３０は金属酸化物半導体トランジスタであってもよく、その金属酸化物半導体トランジスタは、金属酸化物半導体トランジスタのソースＳ３、すなわちアンチヒューズバラクタ２３０の第二端子Ｓ３と金属酸化物半導体トランジスタのドレインＤ３との間に、金属酸化物半導体トランジスタのソースＳ３及びドレインＤ３を短絡させるために（for  shorting）、形成されたソース／ドレイン延長領域Ｅ３を有する。この場合において、アンチヒューズバラクタ２３０の第一端子Ｇ３は、金属酸化物半導体トランジスタのゲートＧ３であろう。金属酸化物半導体トランジスタのゲートＧ３は第三のソース／ドレイン延長領域Ｅ３の真上に形成されるため、アンチヒューズバラクタ２３０はチャネルなしに形成されてもよく、アンチヒューズバラクタ２３０の酸化物Ｏｘ３は、プログラミング動作中に適切に断絶させられてもよい。しかしながら、本発明のアンチヒューズバラクタ２３０は、図３に示される構造に限定されない。本発明の他の実施形態において、アンチヒューズバラクタ２３０はまた、他の構造によって形成されてもよい。
【００２３】
その上に、本発明のいくつかの実施形態において、メモリセル２００は低電圧読み動作のために設計されるため、追従ゲートトランジスタ２２０の閾値電圧はさらに好ましく低減される。したがって、追従ゲートトランジスタは、ネイティブなデバイス、短チャネルデバイス又はバラクタによって実装されてもよい。しかしながら、本発明は前述の実施例に限定されない。
【００２４】
さらに、本発明のいくつかの実施形態において、プログラミング選択トランジスタ２１０はコアデバイスと共に動作させられるかも知れず、アンチヒューズバラクタ２３０はＩ／Ｏデバイスと共に動作させられるかも知れないため、アンチヒューズバラクタ２３０がＩ／Ｏデバイスと共により高い電圧に耐えることができるように、ソース／ドレイン延長領域Ｅ３の深さ（depth）は、ソース／ドレイン延長領域Ｅ１の深さよりも深くてもよい。また、追従ゲートトランジスタ２２０の第一端子Ｄ２により近いソース／ドレイン延長領域Ｅ２は、ソース／ドレイン延長領域Ｅ３の深さと同じ深さを有してもよく、追従ゲートトランジスタ２２０の第二端子Ｓ２により近いソース／ドレイン延長領域Ｅ２は、ソース／ドレイン延長領域Ｅ３の深さ又はソース／ドレイン延長領域Ｅ１の深さと同じ深さを有してもよい。しかしながら、本発明は前述の深さに限定されない。
【００２５】
本発明のいくつかの実施形態において、読み出し回路２４０は、読み出しトランジスタ２４２を含んでもよい。読み出しトランジスタ２４２は、ビット線読み信号ＢＬＲを受信するための第一端子、選択信号ＳＬを受信するための第二端子、及び追従ゲートトランジスタ２２０の第二端子Ｓ２に結合する制御端子を有してもよい。
【００２６】
図４は、メモリセル２００を、メモリセル２００の読み動作中のビット線プログラム信号ＢＬＰ、ワード線プログラム信号ＷＬＰ、追従制御信号ＦＬ、アンチヒューズ制御信号ＡＦ、ビット線読み信号ＢＬＲ及び選択信号ＳＬの電圧レベルと共に示す。
【００２７】
メモリセル２００の読み動作中に、ビット線プログラム信号ＢＬＰは第一の電圧Ｖ１であってもよく、追従制御信号ＦＬは第二の電圧Ｖ２であってもよく、アンチヒューズ制御信号ＡＦは第二の電圧Ｖ２であってもよく、ビット線読み信号ＢＬＲは第二の電圧Ｖ２であってもよく、選択信号ＳＬは第一の電圧Ｖ１であってもよい。第一の電圧Ｖ１はグランド電圧のようなシステムの低い電圧であってもよく、第二の電圧は、第一の電圧よりも高いシステムの電圧であってもよい。本発明のいくつかの実施形態において、第一の電圧Ｖ１は０Ｖであってもよく、第二の電圧Ｖ２は１．２Ｖであってもよい。
【００２８】
その結果として、メモリセル２００の読み動作中に、追従ゲートトランジスタ２２０はオンになってもよく、アンチヒューズバラクタ２３０に保存されたデータに応じて充電電流Ｉｃが形成される。アンチヒューズバラクタ２３０に保存されたデータが論理“１”である場合は、その結果充電電流Ｉｃは、読み出しトランジスタ２４２を更にオンにし、読み電流Ｉｒｅａｄを形成してもよい。アンチヒューズバラクタ２３０に保存されたデータが論理“０”である場合は、その結果読み出しトランジスタ２４２は充電電流Ｉｃによってオンにされないはずである。したがって、読み電流Ｉｒｅａｄを観察することによって、メモリセル２００に保存されたデータの論理レベルが決定されることができる。
【００２９】
しかしながら、読み出しトランジスタ２４２の制御端子における複数の寄生キャパシタ（parasitic  capacitors）の間の変位電流（displacement  current）により、読み出しトランジスタ２４２は、メモリセル２００に保存されたデータが論理“０”である場合であっても、オンにされ得る。例えば、読み出しトランジスタ２４２の制御端子における読み出しトランジスタ２４２の寄生キャパシタンスがＣ１であり、読み出しトランジスタ２４２の制御端子における追従ゲートトランジスタ２２０の寄生キャパシタンスがＣ２であり、読み出しトランジスタ２４２の制御端子におけるアンチヒューズバラクタ２３０のキャパシタンスがＣ３であり、且つ、読み出しトランジスタ２４２の制御端子の初期電圧レベルが（数式１）又はそれよりも大きい場合、その結果読み出しトランジスタ２４２は、たとえ充電電流Ｉｃがなくとも変位電流によって最終的にオンにされ得る。この場合において、システムは、読み電流が列（column）に沿ったメモリセルの寄生キャパシタンスの充電を終了した後であるが、読み出しトランジスタ２４２が変位電流によってオンにされる前に、データの論理レベルを決定しなければならないかも知れない。それは、上記の余裕がない時間窓によって読み動作における困難さを生じさせ得る。
【数１】
2016081554.tif 000003
【００３０】
したがって、メモリセル２００の読み動作中に、ワード線プログラム信号ＷＬＰは、第二の電圧から前記第一の電圧に変化してもよい。すなわち、メモリセル２００の読み動作中に、プログラミング選択トランジスタ２１０は、読み出しトランジスタ２４２の制御端子において寄生キャパシタを放電するために第一にオンにされてもよく、次いでオフにされてもよい。このようにして、読み出しトランジスタ２４２が意図的でなくオンにされる可能性が低減されることができる。
【００３１】
図５は、メモリセル２００を、メモリセル２００のプログラミング動作中のビット線プログラム信号ＢＬＰ、ワード線プログラム信号ＷＬＰ、追従制御信号ＦＬ、アンチヒューズ制御信号ＡＦ、ビット線読み信号ＢＬＲ及び選択信号ＳＬの電圧レベルと共に示す。
【００３２】
メモリセル２００のプログラミング動作中に、ビット線プログラム信号ＢＬＰは第一の電圧Ｖ１であってもよく、ワード線プログラム信号ＷＬＰは第二の電圧Ｖ２であってもよく、追従制御信号ＦＬは第二の電圧Ｖ２と第三の電圧Ｖ３との間の電圧レベルであってもよく、アンチヒューズ制御信号ＡＦは第二の電圧Ｖ２の二倍，［数式２］と第三の電圧との間の電圧レベルであってもよく、第三の電圧Ｖ３であることがより良い。第三の電圧Ｖ３は、第二の電圧よりも高い。本発明のいくつかの実施形態において、第三の電圧Ｖ３は第二の電圧Ｖ２の三倍から５倍であってもよく、追従制御信号ＦＬは［数式３］，［数式４］又は［数式２］の電圧レベルであってもよい。例えば、追従制御信号ＦＬは２．５Ｖの電圧レベルであってもよく、一方で、第三の電圧Ｖ３は６Ｖであってもよく、第二の電圧Ｖ２は１．２Ｖであってもよい。
【数２】
2016081554.tif 000004
【数３】
2016081554.tif 000005
【数４】
2016081554.tif 000006
【００３３】
その結果として、プログラミング選択トランジスタ２１０及び追従ゲートトランジスタ２２０は、オンにされることができ、アンチヒューズバラクタ２３０は、メモリセル２００のプログラミング動作中に高い電圧差によって破断されることができる。また、ビット線読み信号ＢＬＲ及び選択信号ＳＬは、メモリセル２００のプログラミング動作中に両方とも第一の電圧Ｖ１であってもよい。
【００３４】
充電電流Ｉｃは、読み出し回路２４０に読み電流Ｉｒｅａｄを形成させるきっかけとなるだけで良いため、アンチヒューズバラクタ２３０によって形成される小さな充電電流が長い充電経路によって低下させられ得るという問題は、解決されることができる。加えて、読み電流Ｉｒｅａｄはオンにされた読み出しトランジスタ２４２によって形成されるため、読み電流は、アンチヒューズバラクタ２３０によって形成される充電電流Ｉｃよりも大きくてもよく、そのためメモリセル２００からデータを読み出すための時間が更に短縮され得る。
【００３５】
図６は、本発明の一つの実施形態によるメモリアレイ４０を示す。メモリアレイ４０は、第一のメモリセル４００Ａ及び第二のメモリセル４００Ｂを含んでもよい。メモリセル４００Ａ及びメモリセル４００Ｂは、メモリアレイ４０の同じ行（同じワード内に）ある。すなわち、第一のメモリセル４００Ａ及び第二のメモリセル４００Ｂは、メモリアレイ４０内に異なるビットの語を保存することができる。さらに、第一のメモリセル４００Ａ及び第二のメモリセル４００Ｂは、メモリセル２００と同じ構造を有してもよい。
【００３６】
第一のメモリセル４００Ａは、第一のプログラミング選択トランジスタ４１０Ａ、第一の追従ゲートトランジスタ４２０Ａ、第一のアンチヒューズバラクタ４３０Ａ及び第一の読み出し回路４４０Ａを含んでもよい。第一のプログラミング選択トランジスタ４１０Ａは、第一端子、第一のビット線プログラム信号ＢＬＰ１を受信するための第二端子及び第一のワード線プログラム信号ＷＬＰ１を受信するための制御端子を有してもよい。第一の追従ゲートトランジスタ４２０Ａは、第一端子、第一のプログラミング選択トランジスタ４１０Ａの第一端子に結合する第二端子及び第一の追従制御信号ＦＬ１を受信するための制御端子を有してもよい。第一のアンチヒューズバラクタ４３０Ａは、第一のアンチヒューズ制御信号ＡＦ１を受信するための第一端子及び第一の追従ゲートトランジスタ４２０Ａの第一端子に結合する第二端子を有してもよい。第一の読み出し回路４４０Ａは、第一のビット線読み信号ＢＬＲ１を受信するための第一端子、第一の選択信号ＳＬ１を受信するための第二端子及び第一の追従ゲートトランジスタ４２０Ａの第二端子に結合する制御端子を有する、第一の読み出しトランジスタ４４２Ａ、を含んでもよい。
【００３７】
第二のメモリセル４００Ｂは、第二のプログラミング選択トランジスタ４１０Ｂ、第二の追従ゲートトランジスタ４２０Ｂ、第二のアンチヒューズバラクタ４３０Ｂ及び第二の読み出し回路４４０Ｂを含んでもよい。第二のプログラミング選択トランジスタ４１０Ｂは、第一端子、第二のビット線プログラム信号ＢＬＰ２を受信するための第二端子、及び第一のプログラミング選択トランジスタ４１０Ａの制御端子に結合する制御端子を有してもよい。第二の追従ゲートトランジスタ４２０Ｂは、第一端子、第二のプログラミング選択トランジスタ４１０Ｂの第一端子に結合する第二端子、及び第一の追従ゲートトランジスタ４２０Ａの制御端子に結合する制御端子を有してもよい。第二のアンチヒューズバラクタ４３０Ｂは、第一のアンチヒューズバラクタ４３０Ａの第一端子に結合する第一端子、及び第二の追従ゲートトランジスタの４２０Ｂの第一端子に結合する第二端子を有してもよい。第二の読み出し回路４４０Ｂは、第二のビット線読み信号ＢＬＲ２を受信するための第一端子、第二の選択信号ＳＬ２を受信するための第二端子、及び第二の追従ゲートトランジスタ４２０Ｂの第二端子に結合する制御端子を有する、第一の読み出しトランジスタ４４２Ｂ、を有してもよい。
【００３８】
第一のメモリセル４００Ａは、メモリセル２００と同じ原理で動作させられてもよい。図７は、メモリアレイ４０を、選択された第一のメモリセル４００Ａの読み動作中にメモリアレイ４０によって受信される制御信号の電圧レベルと共に示す。
【００３９】
第一のメモリセル４００Ａの読み動作中に、第一のビット線プログラム信号ＢＬＰ１は第一の電圧Ｖ１であってもよく、第一のワード線プログラム信号ＷＬＰ１は第二の電圧Ｖ２から第一の電圧Ｖ１に変化してもよく、第一の追従制御信号ＦＬ１は第二の電圧Ｖ２であってもよく、第一のアンチヒューズ制御信号ＡＦ１は第二の電圧Ｖ２であってもよく、第一のビット線読み信号ＢＬＲ１は第二の電圧Ｖ２であってもよく、第一の選択信号ＳＬ１は第一の電圧Ｖ１であってもよい。
【００４０】
しかしながら、メモリセル４００Ａ及びメモリセル４００Ｂはメモリアレイ４０の同じ行（同じワード内に）あるため、メモリセル４００Ａ及びメモリセル４００Ｂは、第一のワード線プログラム信号ＷＬＰ１、第一の追従制御信号ＦＬ１及び第一のアンチヒューズ制御信号ＡＦ１の同じ信号を受信し得る。第一のメモリセル４００Ａの読み動作中に第二のメモリセル４００Ｂが非意図的に読み電流を出力することを防止するために、第一のメモリセル４００Ａの読み動作中に第二の読み出しトランジスタ４４２Ｂによって読み電流が形成されることがないように、第二のビット線プログラム信号ＢＬＰ２は第一の電圧Ｖ１であってもよく、第二のビット線読み信号ＢＬＲ２は第一の電圧Ｖ１であってもよく、第二の選択信号ＳＬ２は第一の電圧Ｖ１であってもよい。
【００４１】
さらに、図８は、選択された第一のメモリセル４００Ａのプログラミング動作中にメモリアレイ４０によって受信される制御信号の電圧レベルを示す。第一のメモリセル４００Ａのプログラミング動作中に、第一のビット線プログラム信号ＢＬＰ１は第一の電圧Ｖ１であってもよく、第一のワード線プログラム信号ＷＬＰ１は第二の電圧Ｖ２であってもよく、第一の追従制御信号ＦＬ１は、例えば［数式３］，［数式４］又は［数式２］のような、第二の電圧Ｖ２と第三の電圧Ｖ３との間の電圧レベルであってもよい。第一のアンチヒューズ制御信号ＡＦ１は第二の電圧Ｖ２の二倍，［数式２］と第三の電圧との間の電圧であってもよく、第三の電圧Ｖ３であることがより良い。第二のビット線プログラム信号ＢＬＰ２は、第二の電圧Ｖ２であってもよい。第二のビット線プログラム信号ＢＬＰ２は第二の電圧Ｖ２であってもよいため、第二のメモリセル４００Ｂは、第一のメモリセル４００Ａのプログラミング動作中に書き込まれる（written）ことがない。
【００４２】
図６において、メモリアレイ４０は、第一のメモリセル４００Ａと同じ列に配置される第三のメモリセル４００Ｃを更に含んでもよい。すなわち、第一のメモリセル４００Ａ及び第三のメモリセル４００Ｃは、メモリアレイ４０の異なるワード線に属してもよい。第三のメモリセル４００Ｃは、第三のプログラミング選択トランジスタ４１０Ｃ、第三の追従ゲートトランジスタ４２０Ｃ、第三のアンチヒューズバラクタ４３０Ｃ及び第三の読み出し回路４４０Ｃを含んでもよい。第三のプログラミング選択トランジスタ４１０Ｃは、第一端子、第一のプログラミング選択トランジスタ４１０Ａの第二端子に結合する第二端子及び第二のワード線プログラム信号ＷＬＰ２を受信するための制御端子を有してもよい。第三の追従ゲートトランジスタ４２０Ｃは、第一端子、第三のプログラミング選択トランジスタ４１０Ｃの第一端子に結合する第二端子及び第二の追従制御信号ＦＬ２を受信するための制御端子を有してもよい。第三のアンチヒューズバラクタ４３０Ｃは、第二のアンチヒューズ制御信号ＡＦ２を受信するための第一端子及び第三の追従ゲートトランジスタ４２０Ｃの第一端子に結合する第二端子を有してもよい。第三の読み出し回路４４０Ｃは、第一の読み出しトランジスタ４４２Ａの第一端子に結合する第一端子、第一の読み出しトランジスタ４４２Ａの第二端子に結合する第二端子及び第三の追従ゲートトランジスタ４２０Ｃの第二端子に結合する制御端子を有する、第三の読み出しトランジスタ４４２Ｃ、を含んでもよい。
【００４３】
図７に示されるような第一のメモリセル４００Ａの読み動作中に第三のメモリセル４００Ｃが非意図的に読み電流を出力することを防止するために、第一のメモリセル４００Ａの読み動作中に第二のワード線プログラム信号ＷＬＰ２は第一の電圧Ｖ１であってもよく、第二の追従制御信号ＦＬ２は第二の電圧Ｖ２であってもよく、第二のアンチヒューズ制御信号ＡＦ２は第一の電圧Ｖ１であってもよい。第二のアンチヒューズ制御信号ＡＦ２は第一の電圧Ｖ１であってもよいため、第三のメモリセル４００Ｃは第一のメモリセル４００Ａの読み動作中に読み電流を出力することがない。
【００４４】
また、図８に示されるような第一のメモリセル４００Ａのプログラミング動作中に、第二のワード線プログラム信号ＷＬＰ２は第一の電圧Ｖ１であってもよく、第二の追従制御信号ＦＬ２は、第二の電圧Ｖ２と第三の電圧Ｖ３の半分，［数式４］との間の電圧レベルであってもよい。第二のアンチヒューズ制御信号ＡＦ２は第一の電圧Ｖ１であってもよい。第三のプログラミング選択トランジスタ４１０Ｃは第二のワード線プログラム信号ＷＬＰ２によってオフにされてもよく、また第二のアンチヒューズ制御信号ＡＦ２は第一の電圧Ｖ１であってもよいため、第三のメモリセル４００Ｃは、第一のメモリセル４００Ａのプログラミング動作中に書き込まれることがない。また、本発明のいくつかの実施形態において、第一のビット線読み信号ＢＬＲ１、第一の選択信号ＳＬ１、第二のビット線読み信号ＢＬＲ２及び第二の選択信号ＳＬ２は、メモリセル４００Ａのプログラミング動作中に、全て第一の電圧Ｖ１であってもよい。便宜上の目的のため、図６のメモリアレイ４０はメモリセル４００Ａ、メモリセル４００Ｂ及びメモリセル４００Ｃを示すが、本発明は、一本のワード線内の二つのメモリセル及び二本のワード線を有することに限定されない。本発明の他の実施形態において、メモリアレイ４０は、同じワード内に他の数のメモリセルを有してもよく、他の数のワードを有してもよい。
【００４５】
加えて、本発明のいくつかの実施形態において、アンチヒューズ制御信号のような高電圧制御信号のスイッチングは、より大きな回路領域を要求するかも知れず、望ましくないかも知れない。したがって、この問題を解決するために、読み出し選択トランジスタがメモリセルの読み出し回路に適用されてもよい。
【００４６】
図９は、本発明の一つの実施形態による、低電圧動作のためのメモリセル５００を示す。メモリセル５００は、プログラミング選択トランジスタ２１０、追従ゲートトランジスタ２２０、アンチヒューズバラクタ２３０及び読み出し回路５４０を含む。読み出し回路５４０は、読み出しトランジスタ５４２及び読み出し選択トランジスタ５４４を含んでもよい。読み出しトランジスタ５４２は、第一端子、選択信号ＳＬを受信するための第二端子及び追従ゲートトランジスタ２２０の第二端子に結合する制御端子を有してもよい。読み出し選択トランジスタ５４４は、ビット線読み信号ＢＬＲを受信するための第一端子、読み出しトランジスタ５４２の第一端子に結合する第二端子、及びワード線読み信号ＷＬＲを受信するための制御端子を有してもよい。
【００４７】
メモリセル５００の読み動作は、ワード線読み信号ＷＬＲを第二の電圧Ｖ２として、メモリセル２００の読み動作と類似する原理に従ってもよい。すなわち、読み出し回路５４０が読み電流Ｉｒｅａｄを出力することができるように、読み出し選択トランジスタ５４４はオンにされなければならない。この場合において、アンチヒューズ制御信号ＡＦをスイッチングする必要性が減じられる（saved）ことができるように、ワード線読み信号ＷＬＲが、読み電流を出力するために適切なメモリセルを選択するために使用されてもよい。
【００４８】
図１０は、本発明の一つの実施形態によるメモリアレイ６０を示す。メモリアレイ６０は、メモリアレイ４０と類似する構造及び動作原理を有してもよい。相違点は、第一、第二及び第三のメモリセル６００Ａ，６００Ｂ及び６００Ｃのそれぞれが、メモリセル２００の代わりにメモリセル５００と同じ構造を有し、全てのメモリセル６００Ａ，６００Ｂ及び６００Ｃが同じ第一のアンチヒューズ制御信号ＡＦ１を共有することである。すなわち、第一のアンチヒューズバラクタ２３０Ａの第一端子、第二のアンチヒューズバラクタ２３０Ｂの第一端子及び第三のアンチヒューズバラクタ２３０Ｃの第一端子は、第一のアンチヒューズ制御信号ＡＦ１を受信するために、全て一緒に結合されてもよい。
【００４９】
第一の読み出し回路６４０Ａは、第一の読み出しトランジスタ６４２Ａ及び第一の読み出し選択トランジスタ６４４Ａを含んでもよい。第一の読み出しトランジスタ６４２Ａは、第一端子、第一の選択信号を受信するための第二端子、及び第一の追従ゲートトランジスタ２２０Ａの第二端子に結合する制御端子を有してもよい。第一の読み出し選択トランジスタ６４４Ａは、第一のビット線読み信号ＢＬＲ１を受信するための第一端子、第一の読み出しトランジスタ６４２Ａの第一端子に結合する第二端子、及び第一のワード線読み信号ＷＬＲ１を受信するための制御端子を有してもよい。
【００５０】
第二の読み出し回路６４０Ｂは、第二の読み出しトランジスタ６４２Ｂ及び第二の読み出し選択トランジスタ６４４Ｂを含んでもよい。第二の読み出しトランジスタ６４２Ｂは、第一端子、第二の選択信号ＳＬ２を受信するための第二端子、及び第二の追従ゲートトランジスタ２２０Ｂの第二端子に結合する制御端子を有してもよい。第二の読み出し選択トランジスタ６４４Ｂは、第二のビット線読み信号ＢＬＲ２を受信するための第一端子、第二の読み出しトランジスタ６４２Ｂの第一端子に結合する第二端子、及び第一のワード線読み信号ＷＬＲ１を受信するための制御端子を有してもよい。
【００５１】
第三の読み出し回路６４０Ｃは、第三の読み出しトランジスタ６４２Ｃ及び第三の読み出し選択トランジスタ６４４Ｃを含んでもよい。第三の読み出しトランジスタ６４２Ｃは、第一端子、第一の読み出しトランジスタ６４２Ａの第二端子に結合する第二端子、及び第三の追従ゲートトランジスタ２２０Ｃの第二端子に結合する制御端子を有してもよい。第三の読み出し選択トランジスタ６４４Ｃは、第一のビット線読み信号ＢＬＲ１を受信するための第一端子、第三の読み出しトランジスタ６４２Ｃの第一端子に結合する第二端子、及び第二のワード線読み信号ＷＬＲ２を受信するための制御端子を有してもよい。
【００５２】
第一のメモリセル６００Ａは、メモリセル４００Ａと類似する原理で動作させられてもよい。すなわち、第一のメモリセル６００Ａの読み動作中に、メモリセル６００Ａ，６００Ｂ及び６００Ｃによって受信される信号は、図７に示されるものと同じレベルであってもよい。しかしながら、メモリセル６００Ａ，６００Ｂ及び６００Ｃは全て同じ第一のアンチヒューズ制御信号ＡＦ１を受信するため、第一のメモリセル６００Ａの読み動作中に第一の読み出し選択トランジスタ６４４Ａがオンにされて読み電流Ｉｒｅａｄを出力することができ、一方で第三の読み出し選択トランジスタ６４４Ｃがオフにされることができるように、第一のワード線読み信号ＷＬＲ１は第二の電圧Ｖ２であってもよく、第二のワード線読み信号ＷＬＲ２は第一の電圧Ｖ１であってもよい。
【００５３】
さらに、第一のメモリセル６００Ａのプログラミング動作中に、メモリセル６００Ａ，６００Ｂ及び６００Ｃによって受信される信号は、第一のワード線読み信号ＷＬＲ１を第一の電圧Ｖ１とし且つ第二のワード線読み信号ＷＬＲ２を第一の電圧Ｖ１として、図８に示されるものと同じレベルであってもよい。
【００５４】
その結果として、メモリアレイ６０内の全てのメモリセルは、各メモリセルの読み動作を妨げることなく同じアンチヒューズ制御信号を使用することができ、回路領域が節約されることができる。
【００５５】
本発明のいくつかの実施形態において、変位電流が読み出しトランジスタを非意図的にオンにすることを更に回避するために、メモリセルにバッファバラクタが追加されてもよい。図１１は、本発明の一つの実施形態によるメモリセル７００を示す。メモリセル７００は、メモリセル５００と同じ構造を有してもよいが、しかしながら、その二つの間の相違点は、メモリセル７００は、バッファバラクタ７５０を更に含んでもよいことである。バッファバラクタ７５０は、追従ゲートトランジスタ２２０の第二端子に結合する第一端子、及び選択信号ＳＬを受信するための第二端子を有する。
【００５６】
バッファバラクタ７５０を追加することによって、変位電流の影響は更に低減され得る。なぜなら、バッファバラクタ７５０は、他の寄生キャパシタに蓄えられた電荷を蓄えることを助け、読み出しトランジスタ５４２の制御端子の電圧レベルを低減することができるからである。加えて、バッファバラクタ７５０のキャパシタンスが大きいほど、読み出しトランジスタ５４２の制御端子の電圧レベルが低くなり、読み出しトランジスタが非意図的にオンになる可能性が低くなる。その結果として、データの論理レベルを読むための、システムのための時間窓は、更に拡大されることができる。しかしながら、ビットの論理レベルが“１”である場合は、バッファバラクタ７５０の大きなキャパシタンスは、読み出しトランジスタをオンにするための電流を充電するための時間を増大させるかも知れない。したがって、バッファバラクタ７５０のキャパシタンスの適切な値は、システムの要求に適合するように考慮されるべきである。
【００５７】
要約すれば、本発明の複数の実施形態によれば、メモリセル及びメモリアレイは、安定した読み電流を形成するために読み出し回路を使用することによって、メモリセルからデータを読み出すための時間を短縮することが可能であり、また、読み動作の初めに寄生キャパシタンスを放電することによって、メモリセルからデータを読み出すための時間窓を拡大することが可能である。
【００５８】
当業者は、本発明の教示を保持したままで、デバイス及び方法の数々の変更及び代替がなされ得ることに直ちに気付くであろう。それに応じて、上記の記述は、添付の特許請求の範囲の境界によってのみ限定されるものとして解釈されるべきである。
【図１】
2016081554.tif 000007
【図２】
2016081554.tif 000008
【図３】
2016081554.tif 000009
【図４】
2016081554.tif 000010
【図５】
2016081554.tif 000011
【図６】
2016081554.tif 000012
【図７】
2016081554.tif 000013
【図８】
2016081554.tif 000014
【図９】
2016081554.tif 000015
【図１０】
2016081554.tif 000016
【図１１】
2016081554.tif 000017