(57)【要約】【課題】簡易な構造で感度を保ちつつキャリア走行時間を短縮したアバランシェフォトダイオードを提供すること。【解決手段】なだれ増倍層の両側に第１および第２の光吸収層を積層したことを特徴とするアバランシェフォトダイオード。該アバランシェフォトダイオードは、所望の受光特性に応じて決定される前記第１および第２の光吸収層の合計の厚みに対して光電流応答速度が最大となるように、前記第１の光吸収層と前記第２の光吸収層とのそれぞれの厚みの割合が調整される。さらに該アバランシェフォトダイオードは、基板上に形成され、基板側に配置された第１の導電形を有する第１の半導体電極層と、基板から離れた側に配置された第２の導電形を有する第２の半導体電極層との間に、基板側から順に配置された第１の光吸収層と、なだれ増倍層と、第２の光吸収層とを有する積層構造を備える【選択図】図１
2016032034.tif 000002
【特許請求の範囲】
【請求項１】
なだれ増倍層の両側に第１および第２の光吸収層を積層したことを特徴とするアバランシェフォトダイオード。
【請求項２】
所望の受光特性に応じて決定される前記第１および第２の光吸収層の合計の厚みに対して光電流応答速度が最大となるように、前記第１の光吸収層と前記第２の光吸収層とのそれぞれの厚みの割合が調整されることを特徴とする請求項１に記載のアバランシェフォトダイオード。
【請求項３】
基板上に形成され、基板側に配置された第１の導電形を有する第１の半導体電極層と、基板から離れた側に配置された第２の導電形を有する第２の半導体電極層との間に、基板側から順に配置された第１の光吸収層と、なだれ増倍層と、第２の光吸収層とを有する積層構造を備えることを特徴とする請求項１または２に記載のアバランシェフォトダイオード。
【請求項４】
基板上に形成され、基板側に配置された第１の導電形を有する第１の半導体電極層と、基板から離れた側に配置された第２の導電形を有する第２の半導体電極層との間に、基板側から順に配置された第１の光吸収層と、なだれ増倍層とを有する第１のメサが形成され、該第１のメサの外周の内部に、基板側から順に配置された第２の光吸収層と第２の半導体電極層とを有する第２のメサが形成されたことを特徴とする請求項１または２に記載のアバランシェフォトダイオード。
【請求項５】
前記第１の光吸収層が少なくとも２層以上の構造を持ち、その第１の半導体電極層側の一部が動作時に中性を保つ様に第１の光吸収層のドーピングプロファイルが形成されたことを特徴とする請求項４に記載のアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は超高速光レシーバに使用される低雑音受信デバイスであるアバランシェフォトダイオードに関する。
【背景技術】
【０００２】
光ファイバ通信システムの光レシーバには、フォトダイオード（PD: Photodiode）もしくはアバランシェフォトダイオード（APD: Avalanche Photodiode）と、それらの出力電流を増幅するトランスインピーダンスアンプ（TIA: Transimpedance Amplifier）を組み合わせた形態を持つ「受信フロントエンド」が配置される。ＰＤを用いる場合、ＴＩＡで発生する雑音電流の影響が支配的であるため、通常は、光レシーバの光受信感度がＰＤ出力の雑音電流で制限されることはない。
【０００３】
一方、ＡＰＤを用いると、なだれ増倍機能により信号および雑音電流ともに増幅され、なだれ過剰雑音によりＳ／Ｎ比は劣化するものの、その雑音電流がＴＩＡの雑音電流より低い範囲では、結果的にＳ／Ｎ比を上げることができる。従って、例えば、長距離の伝送で減衰した光信号を受信する際に、ＡＰＤを用いた光レシーバは高感度化にとって有用な手段となる。
【０００４】
また、多数の波長チャネルを一本の光ファイバ中で伝送する場合、１波長チャネル当たりに許容される光信号電力レベルが制約されるので、より低い光信号電力の信号の受信を可能とするＡＰＤの導入は受信特性の向上に寄与する。
【０００５】
ＡＰＤ特性に対する本質的な制約は、その応答速度がＰＤのそれに対して相対的に遅くなることである。すなわち、なだれ増倍率を上げるに従って「なだれ増倍時間」の影響で、その応答帯域は低下する。いわゆる、「なだれ増倍／帯域幅積(GB積：gain-bandwidth product  ）」で決まる制約である。結局、光通信の変調クロック速度が上がるに従い、ＡＰＤはその利点を生かすことが困難となる傾向を持つ。なだれ増倍時間の短縮（ＧＢ積の増大）がＡＰＤの高性能化において最重要視される理由はそこにある。最近開発されている光ファイバ通信システム用のＡＰＤが、なだれ増倍層の半導体材料として、従来のＩｎＰに変えてＩｎＡｌＡｓを導入することが多いのはＧＢ積の増大に有利になるという理由による（非特許文献１）。
【０００６】
なだれ過剰雑音を低く保つため、イオン化率の高い方の光生成キャリアを注入する構造を取るのが一般的であり、ＩｎＰアバランシェ層を用いる場合はホール注入形、ＩｎＡｌＡｓアバランシェ層を用いる場合は電子注入形の構成が採用されている。通常の応用においては、この「なだれ過剰雑音」を最小限にする設計がなされるので、注入されるキャリア種は、電子またはホールのいずれかであり、光吸収層はなだれ増倍層の一方の側に置かれる。図４は、従来の典型的な高速ＡＰＤの半導体層構成を示すものであり、ｐ電極４１の側から、ｐ形電極層４２、Ｗａの厚さを有する光吸収層４３、ｐ形の電界制御層４４、なだれ増倍層４５、ｎ形電極層４８の順で半導体層が積層され、電圧を印可するためのｐ電極４１とｎ電極４９、それぞれの電極への端子４１ａ、４９ａが接続されている。
【０００７】
端子４１ａ、４９ａ間に逆バイアス電圧を印可すると、なだれ増倍層４５の両側のｐ形の電界制御層４４のアクセプタ不純物およびｎ形の電極層４８のなだれ増倍層４５側の一部のドナー不純物がイオン化し、なだれ増倍層４５に高電界が誘起される。光吸収により光吸収層４３内に電子・ホール対が生成されると、電子はなだれ増倍層４５の側に、ホールはｐ形電極層４２の側に走行する。なだれ増倍層４５に達した電子はイオン化プロセスを通してなだれ増倍を誘起し、なだれ増倍層４５に注入された１個の電子は、最終的にＭ−１個の電子・ホール対を発生させる。Ｍは増倍率であり、ＰＤ動作の場合のＭ倍の電流が外部回路に誘導電流として流れることになる。ここで示した従来例は、電子注入形のＡＰＤであり、電子のイオン化率がホールのそれよりも高い半導体材料で採用される構造である。ここで、なだれ増倍後の電流はホール電流の寄与が支配的となる。これは、空乏層中でホールが走行する距離の方が長いからである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第５３２７８９２号
【非特許文献】
【０００９】
【非特許文献１】M. Lahrichi et al.,, “240-GHz Gain-Bandwidth Product Back-Side  Illuminated AlInAs Avalanche Photodiodes,” IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 22, NO. 18, SEPTEMBER 15, 2010, pp. 1373-1375.
【非特許文献２】Nami Yasuoka et al., “High-speed and high-efficiency InP/InGaAs waveguide avalanche photodiodes for 40 Gbit/s transmission systems,” 2004 OSA/FOC, TuM2.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のＧＢ積の制約の他にも、キャリア（電子とホール）の走行時間の影響も無視することはできない。これは、ＧＢ積が高くなるに従い、キャリア走行時間が応答帯域を制限する傾向を持つからである。ここで、電子とホールの走行時間の短縮には光吸収層厚の薄層化が要求されるので、単位面積あたりの接合容量が増大してしまうという一般的な問題が起こる。従って、ＡＰＤのデバイスの接合容量を増大させないためには、接合面積の縮小が必須となる。結局、典型的な面形の光入射構造を持つＡＰＤでは、走行時間の短縮に伴い、接合面積の縮小による結合効率の劣化、及び、光吸収層厚の薄層化による受光感度の低下が問題となる。  
上記の問題を改善するための構造として導波路形のＡＰＤがある（非特許文献２）。この導波路形ＡＰＤは、導波路に沿った光吸収の形態を導入することで光結合効率が改善されるので、接合面積を縮小しても受光感度を確保できる一つの構造である。しかしながら、導波路形ＡＰＤは、デバイスの加工が必ずしも簡易なものではなく、構造パラメータの変化により入射信号光の偏波依存性を持ちやすいという欠点がある。要求条件にも依存するが、いずれも、製造コストの上昇を招くという課題がある。
【００１１】
上述したように、ＡＰＤの高速化には、ＧＢ積の増大に加え、キャリア走行時間の短縮が重要である。しかしながら、面形の光入射構造を取るＡＰＤでは、高速化を追求した構造を実現するためには、受光感度の低下が避けられない。また、導波路形ＡＰＤは、その構造に依存して信頼性の高いデバイスを作製するための製造コストが高くなりやすい、という問題がある。このように、高速動作を目的とするアバランシェフォトダイオードでは、接合容量を増大させることなく、簡易な構造で電子とホールの走行時間の影響を低減することが求められている。
【００１２】
本発明は上記従来の問題に鑑みなされたものであって、本発明の課題は、簡易な構造で感度を保ちつつキャリア走行時間を短縮したアバランシェフォトダイオードを提供することにある。  
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、一実施形態に記載された発明は、なだれ増倍層の両側に第１および第２の光吸収層を積層したことを特徴とするアバランシェフォトダイオードである。
【図面の簡単な説明】
【００１４】
【図１】（ａ）は第１の実施形態のＡＰＤの基本構造を示す図であり、（ｂ）は第１の光吸収層１３の厚さＷａｂｓ１に対して、なだれ増倍率Ｍ＝１０の場合の３ｄＢ低下帯域（ｆ３ｄＢ）がどの様に変化するのかを示した図である。
【図２】第２の実施形態のＡＰＤの構成例を示す図である。
【図３】第３の実施形態のＡＰＤの構成例を示す図である。
【図４】従来の典型的な高速ＡＰＤの半導体層構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、詳細に説明する。
（第１の実施形態）
まず、第１の実施形態のアバランシェフォトダイオード（ＡＰＤ）について説明する。図１（ａ）は、第１の実施形態のＡＰＤの基本構造を示す図である。図１(ａ)に示すように第１の実施形態のＡＰＤは、ｐ電極１１の側から、ｐ形電極層１２と、Ｗａ１の厚さを有する第１の光吸収層１３と、ｐ形の電界制御層１４と、なだれ増倍層１５と、ｎ形の電界制御層１６と、Ｗａ２の厚さを有する第２の光吸収層１７と、ｎ形電極層１８とが順次積層されて構成されている。図１（ａ）に示すＡＰＤは、ｐ電極１１とｎ電極１９にそれぞれ接続された端子１１ａ、１９ａの間に逆バイアス電圧を印可すると、なだれ増倍層１５の両側のｐ形の電界制御層１４のアクセプタ不純物およびｎ形の電界制御層１６のドナー不純物がイオン化し、なだれ増倍層１５に高電界が誘起される。
【００１６】
本実施形態のＡＰＤでは、第１の光吸収層１３、第２の光吸収層１７が、逆バイアス印可された動作状態で空乏化する様に、ｐ形の電界制御層１４とｎ形の電界制御層１６におけるドーピング量が設定されている。第１の実施形態のＡＰＤの主要な特徴は、なだれ増倍層の両側に光吸収層が配置されていることである。
【００１７】
本実施形態のＡＰＤでは、なだれ増倍層１５の両側に第１の光吸収層１３と第２の光吸収層１７とを配置している（図１（ａ））。この構成では、なだれ増倍層１５で発生したキャリアは、なだれ増倍層１５と第１の光吸収層１３との間またはなだれ増倍層１５と第２の光吸収層１７との間のいずれかの経路を走行する。光吸収層の合計の厚さが同一の条件では、光吸収層が第１の光吸収層１３と第２の光吸収層１７とに分割されているだけで、なだれ増倍が起きない状態の受光感度に変わりはない。
【００１８】
光吸収により第１の光吸収層１３と第２の光吸収層１７内に電子・ホール対が生成されると、第１の光吸収層１３の電子および第２の光吸収層１７のホールは、なだれ増倍層１５に達し、電子とホールは共にイオン化プロセスを通してなだれ増倍を誘起する。すなわち、二重注入によるなだれ増倍を行う。なだれ増倍層に注入された電子とホールそれぞれが、なだれ増倍層で発生させる電子・ホール対の数は、第１の光吸収層１３と第２の光吸収層１７それぞれの厚さと、電子およびホールそれぞれのイオン化率とに依存する。
【００１９】
本実施形態のＡＰＤは、光吸収層が分割されているが故に、光吸収で発生したキャリアがなだれ増倍層に達するまでのキャリア走行時間、および、なだれ増倍したキャリアが電極層まで至る走行時間が、同じ厚さの単一の光吸収層を持つ構造の場合に比べ共に短縮される。本実施形態のＡＰＤではキャリアとして電子とホールを注入するいわゆる二重注入動作を採用している。二重注入動作は「なだれ過剰雑音を低く保つ」という目的には、必ずしも適切ではないし、一般に理解されている設計手法ではない。しかしながら、ＡＰＤ動作の受信特性は多くのパラメータに存在する。特に増倍率を上げていく際に、動作帯域の光信号の受信特性に与える影響が、なだれ過剰雑音の影響よりも大きい時は、二重注入動作により光レシーバの性能の向上が期待できる。
【００２０】
第１の光吸収層（層厚：Ｗａｂｓ１）と第２の光吸収層（層厚：Ｗａｂｓ２）を合計した光吸収層の厚さを、Ｗａｂｓ１＋Ｗａｂｓ２＝（一定）とした場合の、真正周波数応答特性の計算例を、以下に説明する。ここでは、一例として、Ｗａｂｓ１＋Ｗａｂｓ２を０．７μｍ、ｐ形の電界制御層１４、なだれ増倍層１５、ｎ形の電界制御層１６を合わせた層厚を０．３μｍと設定する。簡単のため、電子とホールのイオン化率は等しいと仮定、また、なだれ増倍電流は、注入キャリア電流のＭ−１倍の電流出力を持つ電流源（ＧＢ積＝２４０ＧＨｚ）で近似し、なだれ増倍層の中心（ｐ形の電界制御層１４、なだれ増倍層１５、ｎ形の電界制御層１６全体の中心）に置いた。電子速度は、注入までの走行時は４×１０７ｃｍ／ｓ、なだれ増倍後は０．７×１０７ｃｍ／ｓ、ホール速度は０．４５×１０７ｃｍ／ｓの一定な値を仮定した。  
【００２１】
図１（ｂ）は、第１の光吸収層１３の厚さＷａｂｓ１に対して、なだれ増倍率Ｍ＝１０の場合の３ｄＢ低下帯域（ｆ３ｄＢ）がどの様に変化するのかを示した図である。Ｗａｂｓ１＝０の側はホール注入が優勢なモード、Ｗａｂｓ１＝０．７μｍの側は電子注入が優勢なモードである。図１（ｂ）から明らかな様に、電子注入とホール注入が混在する構成（二重注入）の方がｆ３ｄＢが高くなることがわかる。Ｗａｂｓ１＝０．３５μｍでピークｆ３ｄＢは１８．６ＧＨｚに達し、これは、純粋なホール注入動作（ｆ３ｄＢ＝１４．３ＧＨｚ）に比べ３０％、純粋な電子注入動作（ｆ３ｄＢ＝１４．９ＧＨｚ）に比べ２５％の改善である。Ｍ＝１０の条件ではＧＢ積の影響で、二重注入動作のｆ３ｄＢの改善効果は少な目に出ている。よりＧＢ積の制約が少ないＭ＝５の条件で見ると、Ｗａｂｓ１＝０．３５μｍでピークｆ３ｄＢは２４．２ＧＨｚに達し、これは、純粋なホール注入動作（ｆ３ｄＢ＝１５．９ＧＨｚ）に比べ５２％、純粋な電子注入動作（ｆ３ｄＢ＝１７．５ＧＨｚ）に比べ３８％増大し、大幅な改善効果がある。
【００２２】
上述の光吸収層厚（Ｗａｂｓ１＋Ｗａｂｓ２）が一定の条件でｆ３ｄＢが最大となる様に最適化したＷａｂｓ１とＷａｂｓ２との組み合わせは、必要なｆ３ｄＢに対して最大の受光感度を与える解でもある。これは、全光吸収層厚の逆数に対して、最大のｆ３ｄＢが単調増加関数であることによる。したがって、上述したようにｆ３ｄＢが最大となる様に最適化してＷａｂｓ１とＷａｂｓ２との組み合わせを決めることが好ましい。
【００２３】
本発明のＡＰＤ構造は、電子、ホールそれぞれのイオン化率に違いがある場合にも、それらの比が２倍程度の範囲であれば有効な作用をもたらす。片方のキャリアのイオン化率が相対的に高く、もう一方のキャリアの注入によるなだれ増倍への寄与が少なくなるに従い、二重注入動作の利点が失われる傾向がある。しかしながら、一般に、電界が高くなるほど電子とホールのイオン化率の相対的な比率が小さくなる傾向があり、上述したＡＰＤ構造の設計思想は広く応用できる。電子とホールのイオン化率が近い材料として、例えば、ＩｎＰがあり、この半導体材料をなだれ増倍層とするＡＰＤは、上述したＡＰＤ構造を適用するのに好都合と考えられる。
【００２４】
以上の実施形態によれば、アバランシェフォトダイオード（ＡＰＤ）の高速化に関し、一定の光吸層厚に対して、動作速度を最大とする設計手段を提供する。すなわち、動作速度の改善、すなわち３ｄＢ帯域の拡大は、より増倍率の高いＡＰＤ動作、また、より高いビットレートの光受信を可能とするので、光ファイバ通信システムの光レシーバの性能向上に寄与する。
【００２５】
（第２の実施形態）
本実施形態は、第１の実施形態のＡＰＤの基本的な構成をメサ形のＡＰＤに適用した構成である。図２は、第２の実施形態のＡＰＤの構成例を示す図である。この実施形態のＡＰＤの半導体の層構成は第１の実施形態のそれと基本的に同じである。
【００２６】
本実施形態のＡＰＤは、半絶縁性ＩｎＰ基板２０の上に、ｐ形ＩｎＰ電極層２２と、ＩｎＧａＡｓからなる第１の光吸収層２３と、ＩｎＰからなるｐ形の電界制御層２４と、ＩｎＰからなるなだれ増倍層２５と、ＩｎＰからなるｎ形の電界制御層２６と、ＩｎＧａＡｓからなる第２の光吸収層２７と、ＩｎＰまたはＩｎＧａＡｓＰからなるｎ形電極層２８ａ、２８ｂ、２８ｃとの順で積層され、ｐ形電極層２２と最上層のｎ形電極層２８ｃには、それぞれ、ｐ形電極２１とｎ形電極２９とが形成されている。ここで、ｐ形電極層２２は半絶縁性の基板２０上の島となる様に、電気的に分離されている。第１の光吸収層２３からｎ形の電界制御層２６までの積層構造が第１のメサを形成し、第１のメサの外周の内側に、第２の光吸収層２７と下部のｎ形電極層２８ａとを積層した第２のメサが形成され、第２のメサの外周の内側に、中間ｎ形電極層２８ｂと上部のｎ形電極層２８ｃとを積層した第３のメサが形成される。第２の光吸収層２７の上部に形成される下部ｎ形電極層２８ａは、第２の光吸収層２７よりもバンドギャップの大きな半導体材料を用いるのが好ましい。これは、半導体表面の表面電流を抑制しやすいからである。
【００２７】
ｐ形電極２１とｎ形電極２９の間に逆バイアス電圧を印可すると、なだれ増倍層２５の両側のｐ形の電界制御層２４のアクセプタ不純物およびｎ形の電界制御層２６のドナー不純物がイオン化し、なだれ増倍層２５に高電界が誘起される。ＡＰＤのこの動作は第１の実施形態の場合と同様である。なお、ここでは示していないが、第１の光吸収層２３およびｐ形の電界制御層２４の間、ｎ形の電界制御層２６および第２の光吸収層２７の間に、バンドギャップが両層の間にある「バンドギャップ傾斜層」を設けてもよいことは、通常のＡＰＤの場合と同じ様に、ヘテロ界面のバリアの影響を抑制する意味で有効である。
【００２８】
第２の実施形態では、第１、第２、第３のメサを、サイズを順次縮小して配置している。各メサの周辺を流れる表面リークを抑制することができるからである。仮に３段階のメサを形成しない構造の場合、ＡＰＤを動作状態とすべく逆バイアス電圧を上げると、デバイス内部（バルク）の電位に応じた電位分布がメサ表面に現れ、その電界に依存して表面リーク電流が流れてしまう。これは、ＡＰＤの受信動作における感度を劣化させたたり、ＡＰＤの寿命を短くする要因となるので、好ましいものではない。
【００２９】
一方、本実施形態でも、ＡＰＤを動作状態とすべく逆バイアス電圧を上げるに従い、第１の光吸収層２３から中間のｎ形電極層２８ｂの一部まですべて空乏化する。しかしながら、第１のメサの上面であるｎ形の電界制御層２６の空乏化が終了すると、さらに逆バイアス電圧を上げても、ｎ形の電界制御層２６の電位はほとんど変化しない。これは、ｎ形の電界制御層２６の上の媒質（例えば絶縁体）の誘電率が半導体のそれよりも十分に小さいこと、また、中間のｎ形電極層２８ｂの周辺から第１のメサの周辺までの空間的な距離が十分大きいことによる。第１のメサ周辺部の第１の光吸収層２３の電界強度の上昇を抑えることが可能となる（特許文献１）。
【００３０】
同様のことは、第２のメサの上面である下部のｎ形電極層２８ａについても成立し、さらに逆バイアス電圧を上げても、下部のｎ形電極層２８ａの電位はほとんど変化しない。すなわち、第２の光吸収層２７の電界強度が上昇し続けることはない。結局、第２の実施形態のようなメサ形ＡＰＤ構成とすると、メサの周辺の表面リーク電流を大幅に低減することができる。ここでは、光吸収層の半導体材料としてＩｎＧａＡｓ、なだれ増倍層の半導体材料としてＩｎＰを用いているが、本実施形態のＡＰＤの設計思想は、必ずしも用いる半導体材料を制限するものではなく、様々な半導体材料の組み合わせに適用することができる。
【００３１】
（第３の実施形態）
第１の光吸収層は、必ずしも、逆バイアス印可時の動作状態で空乏化している必要はない。そこで第３の実施形態では、第２の実施形態における第１の光吸収層を、ｐ形の光吸収層と動作時に空乏化する光吸収層とに分割した構造としている。すなわち、第１の光吸収層が少なくとも２層以上の構造を持ち、その第１の半導体電極層側の一部が動作時に中性を保つように第１の光吸収層のドーピングプロファイルが形成された構造としている。仮に、光吸収層の厚さの合計が同じであれば、第２の実施形態のＡＰＤと比較して、この構造の受光感度に変わりはない。図３は第３の実施形態のＡＰＤの構成例を示す図である。第１の光吸収層がｐ形の光吸収層３３ａと空乏化する光吸収層３３ｂとから構成されている以外は第２の実施形態のＡＰＤと同様の構成である。
【００３２】
ｐ形の光吸収層３３ａの半導体材料を、電子移動度が高い材料、典型的にはＩｎＧａＡｓで形成すると、ｐ形の光吸収層３３ａで生成した少数キャリアである電子は、十分に短い時間でなだれ増倍層側に走行するので、なだれ増倍層に到達する時間が大きく増大することはない。より正確に言うならば、ｐ形の光吸収層３３ａが一定の厚さ以下の範囲であれば、ｐ形の光吸収層３３ａ及び動作時に空乏化する光吸収層３３ｂ両層で発生する電子のなだれ増倍層に到達する平均的な時間が増大することがなく、そのために、ＡＰＤの応答特性に大きな影響を与えるということはない。
【００３３】
光吸収層の一部が動作時に中性を保つように第１の光吸収層のドーピングプロファイルが形成されたこの構造の重要な利点は３ｄＢ帯域の改善である。すなわち、動作時に空乏化する光吸収層３３ｂの厚さが相対的に薄くなるので、増倍後のホールが光吸収層３３ｂを通過してｐ形の光吸収層３３ａに達する時間が短縮され、ホール走行時間がさらに短縮される。通常、なだれ増倍率が大きくなるに従い、なだれ増倍層への到達時間よりも、数を増した両キャリアの走行時間が３ｄＢ帯域を支配する傾向があり、ホールの走行速度が電子の走行速度よりも相対的に低いゆえに、動作時に空乏化する光吸収層３３ｂを薄くすると３ｄＢ帯域が改善される。
【００３４】
本実施形態では、第１の光吸収層をｐ形の光吸収層と動作時に空乏化する光吸収層とに分割した場合を例に挙げて説明したが、第２の光吸収層をｎ形の光吸収層と動作時に空乏化する光吸収層とに分割してもよい。
【符号の説明】
【００３５】
１１、２１、３１  ｐ電極
１２、２２、３２  ｐ形電極層
１３、２３、３３  第１の光吸収層
１４、２４、３４  ｐ形の電界制御層
１５、２５、３５  なだれ増倍層
１６、２６、３６  ｎ形の電界制御層
１７、２７、３７  第２の光吸収層
１８、２８ａ、２８ｂ、２８ｃ、３８ａ、３８ｂ、３８ｃ  ｎ形電極層
１９、２９、３９  ｎ電極
１１ａ、１９ａ  端子
【図１】
2016032034.tif 000003
【図２】
2016032034.tif 000004
【図３】
2016032034.tif 000005
【図４】
2016032034.tif 000006