(57)【要約】【課題】小規模な回路構成により、ソフトウェア起因の誤アクセス発生を防止する。【解決手段】アクセス検査装置５は、デバイス７へのアクセスの際に実行される命令として指定されている対象命令のアドレス値を対象アドレス値として管理する。また、アクセス検査装置５は、プロセッサ１が実行しようとする命令のアドレス値を、プログラムカウンタ値として受信し、受信したプログラムカウンタ値を保持する。プロセッサが対象命令及び対象命令以外の命令のいずれかを実行してデバイス７へのアクセスを行った場合に、アクセス検査装置５は、保持しているプログラムカウンタ値が対象アドレス値と一致するか否かを判定し、プログラムカウンタ値が対象アドレス値と一致する場合に、プロセッサ１によるデバイス７へのアクセスを許可し、プログラムカウンタ値が対象アドレス値と一致しない場合に、プロセッサ１によるデバイス７へのアクセスを禁止する。【選択図】図１
2016081291.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサからデバイスへのアクセスを検査するアクセス検査装置であって、
前記デバイスへのアクセスの際に実行される命令として指定されている対象命令のアドレス値を対象アドレス値として管理する対象アドレス値管理部と、
前記プロセッサが実行しようとする命令のアドレス値を、プログラムカウンタ値として受信し、受信したプログラムカウンタ値を保持するプログラムカウンタ値保持部と、
前記プロセッサが前記対象命令及び前記対象命令以外の命令のいずれかを実行して前記デバイスへのアクセスを行った場合に、前記プログラムカウンタ値保持部のプログラムカウンタ値が前記対象アドレス値管理部の前記対象アドレス値と一致するか否かを判定し、前記プログラムカウンタ値が前記対象アドレス値と一致する場合に、前記プロセッサによる前記デバイスへのアクセスを許可し、前記プログラムカウンタ値が前記対象アドレス値と一致しない場合に、前記プロセッサによる前記デバイスへのアクセスを禁止するアクセス判定部とを有するアクセス検査装置。
【請求項２】
前記対象アドレス値管理部は、
２つ以上の対象命令の２つ以上の対象アドレス値を管理しており、
前記アクセス判定部は、
前記プログラムカウンタ値が前記２つ以上の対象アドレス値のいずれかに一致するか否かを判定し、前記プログラムカウンタ値がいずれかの対象アドレス値と一致する場合に、前記プロセッサによる前記デバイスへのアクセスを許可し、前記プログラムカウンタ値がいずれの対象アドレス値とも一致しない場合に、前記プロセッサによる前記デバイスへのアクセスを禁止する請求項１に記載のアクセス検査装置。
【請求項３】
前記対象アドレス値管理部で管理されている前記対象アドレス値を変更可能である請求項１に記載のアクセス検査装置。
【請求項４】
プロセッサからデバイスへのアクセスを検査するアクセス検査装置と、
前記プロセッサへの割込みを発生させる割込み発生装置とを有する情報処理システムであって、
前記アクセス検査装置は、
前記デバイスへのアクセスの際に実行される命令として指定されている対象命令のアドレス値を対象アドレス値として管理する対象アドレス値管理部と、
前記プロセッサが実行しようとする命令のアドレス値を、プログラムカウンタ値として受信し、受信したプログラムカウンタ値を保持するプログラムカウンタ値保持部と、
前記プロセッサが前記対象命令及び前記対象命令以外の命令のいずれかを実行して前記デバイスへのアクセスを行った場合に、前記プログラムカウンタ値保持部のプログラムカウンタ値が前記対象アドレス値管理部の前記対象アドレス値と一致するか否かを判定し、前記プログラムカウンタ値が前記対象アドレス値と一致する場合に、前記プロセッサによる前記デバイスへのアクセスを許可し、前記プログラムカウンタ値が前記対象アドレス値と一致しない場合に、前記プロセッサによる前記デバイスへのアクセスを禁止し、前記割込み発生装置に前記デバイスへの異常アクセスを通知するアクセス判定部とを有し、
前記割込み発生装置は、
前記アクセス検査装置から前記デバイスへの異常アクセスが通知された場合に、前記プロセッサへの割込みを発生させて、前記デバイスへの異常アクセスを前記プロセッサに通知する情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセッサからデバイスへのアクセスを検査する技術に関する。
【背景技術】
【０００２】
Ｓ／Ｗ（Ｓｏｆｔｗａｒｅ）の誤りに対する保護機能として、ＭＭＵ（Ｍｅｍｏｒｙ  Ｍａｎａｇｅｍｅｎｔ  Ｕｎｉｔ）を用いたメモリ保護装置やＳ／Ｗで実現したメモリ保護の技術がある。
しかし、ＭＭＵを用いる場合は、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）が必要であり、タスク切替のオーバーヘッドが大きくリアルタイム性が要求されるシステムでは用いることができないという課題がある。
また、Ｓ／Ｗによる実現方法も処理にオーバーヘッドが生じ、同じくリアルタイム性が低下するという課題がある。
【０００３】
例えば、特許文献１で示されているコンピューター・システムでは、プロセスＩＤ（Ｉｄｅｎｔｉｆｉｅｒ）データ通信用のバスを設け、バスマスターがバススレーブのアドレスを指定してデータの読み書きを実施する際に、バスマスターが発行したプロセスＩＤをバススレーブが受信し、アクセスを許可するプロセスＩＤであるか判定することにより、ＯＳを用いることなく、またリアルタイム性を確保しながら誤アクセスを防止している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５０４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の場合、プロセスＩＤのバス接続の配線リソースが増加し、チップ面積の増大や動作周波数の低下を招くという課題がある。
例えば、プロセスＩＤが数十必要とされる場合は、６本程度のバス接続が多数の周辺Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）デバイスに繋がることになる。
【０００６】
この発明は、前記のような課題を解消することを主な目的としており、小規模な回路構成により、Ｓ／Ｗ起因の誤アクセス発生を防止することを主な目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るアクセス検査装置は、
プロセッサからデバイスへのアクセスを検査するアクセス検査装置であって、
前記デバイスへのアクセスの際に実行される命令として指定されている対象命令のアドレス値を対象アドレス値として管理する対象アドレス値管理部と、
前記プロセッサが実行しようとする命令のアドレス値を、プログラムカウンタ値として受信し、受信したプログラムカウンタ値を保持するプログラムカウンタ値保持部と、
前記プロセッサが前記対象命令及び前記対象命令以外の命令のいずれかを実行して前記デバイスへのアクセスを行った場合に、前記プログラムカウンタ値保持部のプログラムカウンタ値が前記対象アドレス値管理部の前記対象アドレス値と一致するか否かを判定し、前記プログラムカウンタ値が前記対象アドレス値と一致する場合に、前記プロセッサによる前記デバイスへのアクセスを許可し、前記プログラムカウンタ値が前記対象アドレス値と一致しない場合に、前記プロセッサによる前記デバイスへのアクセスを禁止するアクセス判定部とを有する。
【発明の効果】
【０００８】
本発明では、プログラムカウンタ値が許可アドレス値と一致しない場合に、デバイスへのアクセスを禁止する。
このため、本発明によれば、小規模な回路構成により、Ｓ／Ｗ異常によるデバイスへの誤アクセスを禁止することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１による情報処理システムの構成例を示す概略図である。
【図２】実施の形態１による動作概略を示すフローチャートである。
【図３】実施の形態１による情報処理システムのメモリ空間の一例を示す図である。
【図４】実施の形態１による周辺Ｉ／ＯのＰＣ値アクセス許可領域の一例を示す図である。
【図５】実施の形態２による情報処理システムの構成例を示す概略図である。
【図６】実施の形態２による動作概略を示すフローチャートである。
【図７】実施の形態３による情報処理システムのメモリ空間の一例を示す図である。
【図８】実施の形態３による周辺Ｉ／ＯのＰＣ値アクセス許可領域の一例を示す図である。
【図９】実施の形態１によるアクセス検査装置の構成例を示す概略図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
本実施の形態及び以降の実施の形態では、小規模な回路、および最小限（１本）のバス配線を用いることで、周辺ＩＯの増減にも柔軟に対応可能な、Ｓ／Ｗ起因の誤アクセス発生を防止し、誤アクセス発生を検出できる情報処理システムを説明する。
【００１１】
＊＊＊構成の説明＊＊＊
図１は、本実施の形態に係る情報処理システム１００のブロック図である。
本実施の形態に係る情報処理システムは、プロセッサ１と、アクセス検査装置５が含まれるデバイス６、アクセス検査装置５が含まれるデバイス７、命令取得タイミングパルス信号バス２、アドレスバス３、データバス４で構成される。
プロセッサ１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）である。
デバイス６は、例えば、メモリである。
デバイス７は、例えば、周辺Ｉ／Ｏデバイス（以下、単に周辺Ｉ／Ｏともいう）である。
【００１２】
プロセッサ１は、デバイス６又はデバイス７へのアクセスを行う。
プロセッサ１は、デバイス６へのアクセスを行う際には、デバイス６へのアクセスのための命令を実行する。
また、プロセッサ１は、デバイス７へのアクセスを行う際には、デバイス７へのアクセスのための命令を実行する。
プロセッサ１は、命令の実行に先立ち、実行しようとする命令のアドレスをプログラムカウンタ値（以下、ＰＣ値ともいう）として、アドレスバス３に出力する。
【００１３】
アクセス検査装置５は、プロセッサ１からデバイス６又はデバイス７へのアクセスを検査する。
以下では、代表として、デバイス７に含まれるアクセス検査装置５について説明するが、デバイス６に含まれるアクセス検査装置５も同様である。
アクセス検査装置５は、例えば、図９に示す回路構成を有する。
図９において、対象アドレス値管理部５０１は、デバイス７へのアクセスの際に実行される命令として指定されている対象命令のアドレス値を対象アドレス値として管理する。
対象アドレス値は、ＰＣ値アクセス許可領域ともいう。
ＰＣ値保持部５０２は、プロセッサ１が実行しようとする命令のアドレス値を、プログラムカウンタ値として受信し、受信したプログラムカウンタ値を保持する。
アクセス判定部５０３は、プロセッサ１が対象命令及び対象命令以外の命令のいずれかを実行してデバイス７へのアクセスを行った場合に、ＰＣ値保持部５０２のプログラムカウンタ値が対象アドレス値管理部５０１の対象アドレス値と一致するか否かを判定する。
そして、プログラムカウンタ値が対象アドレス値と一致する場合に、アクセス判定部５０３は、プロセッサ１によるデバイス７へのアクセスを許可する。
一方、プログラムカウンタ値が対象アドレス値と一致しない場合は、アクセス判定部５０３は、プロセッサ１によるデバイス７へのアクセスを禁止する。
アクセス判定部５０３は、ライトイネーブル又はリードイネーブルの制御により、デバイス７へのアクセスの許可又は禁止を行う。
【００１４】
命令取得タイミングパルス信号バス２は、プロセッサ１からアクセス検査装置５に、命令取得タイミングパルス信号を出力するためのバスである。
命令取得タイミングパルス信号とは、プロセッサ１からアクセス検査装置５に対してプログラムカウンタ値を出力するタイミングを通知するパルス信号である。
【００１５】
アドレスバス３は、プロセッサ１とアクセス検査装置５の間で、アドレス情報を通信するためのバスである。
【００１６】
データバス４は、プロセッサ１とアクセス検査装置５の間で、データを通信するためのバスである。
【００１７】
＊＊＊動作の説明＊＊＊
【００１８】
次に、本実施の形態に係る情報処理システムの動作例を説明する。
図２は、本実施の形態に係る情報処理システムの動作の概略を示すフローチャートである。
【００１９】
プログラム実行時に、プログラムを構成する命令を取得する必要があるため、プロセッサ１はその命令の位置を示すアドレス値をＰＣ値としてアドレスバス３に出力する（ステップ１０２）。
つまり、プロセッサ１は、これから実行しようとする命令のアドレス値をＰＣ値として出力する。
また、プロセッサ１は、同時に命令取得タイミングパルス信号を命令取得タイミングパルス信号バス２に出力する（ステップ１０２）。
【００２０】
各アクセス検査装置５（バススレーブ）は、プロセッサ１が出力した命令取得タイミングパルス信号を受信し、受信した命令取得タイミングパルス信号を用いてＰＣ値をアドレスバス３でラッチし、ＰＣ値を取得する（ステップ１０３）。
つまり、アクセス検査装置５内のＰＣ値保持部５０２がＰＣ値を受信し、受信したＰＣ値を保持する。
【００２１】
プロセッサ１がデバイス６（メモリ）から取得したプログラムをもとに、外部とアクセスする場合を考える。
この時、プロセッサ１はアクセス先アドレスをアドレスバス３に出力する（ステップ１０４）。
各アクセス検査装置５（バススレーブ）では、アクセス判定部５０３が、このアドレス値をもとに、自身へのアクセスであるか判定する（ステップ１０５）。
具体的には、デバイス６内のアクセス検査装置５のアクセス判定部５０３は、プロセッサ１からのアクセスがデバイス６へのアクセスであるか否かを判定する。
また、デバイス７内のアクセス検査装置５のアクセス判定部５０３は、プロセッサ１からのアクセスがデバイス７へのアクセスであるか否かを判定する。
【００２２】
自身へのアクセスでない場合は、そのアクセス検査装置５（バススレーブ）のアクセス判定部５０３は何も処理しない（ステップ１０５：ＮＯ）。
自身へのアクセスである場合（ステップ１０５：ＹＥＳ）は、そのアクセス検査装置５（バススレーブ）のアクセス判定部５０３は、ＰＣ値が適切かどうかを判定する（ステップ１０６）。
つまり、アクセス判定部５０３は、先にプロセッサ１により出力された命令取得タイミングパルス信号でラッチしたＰＣ値が自身へのアクセスに適切である命令が格納されているアドレス値であるかを、ＰＣ値保持部５０２のＰＣ値アクセス許可領域（対象アドレス値）と照合することにより判定する。
ＰＣ値が適切である場合（ステップ１０６：ＹＥＳ）は、そのアクセス検査装置５（バススレーブ）のアクセス判定部５０３はプロセッサ１からのアクセスを許可する（ステップ１０７）。
ＰＣ値が適切でない場合（ステップ１０６：ＮＯ）は、そのアクセス検査装置５（バススレーブ）のアクセス判定部５０３はプロセッサ１からのアクセスを禁止する（ステップ１０８）。
【００２３】
図３は、実施の形態１による情報処理システムのメモリ空間の一例を示す図である。
図４は、実施の形態１によるデバイス７（周辺Ｉ／Ｏ）のアクセス検査装置５が対象アドレス値管理部５０１で所有するＰＣ値アクセス許可領域の一例を示す図である。
図３と図４によると、デバイス７のアクセス検査装置５の対象アドレス値管理部５０１が所有するＰＣ値アクセス許可領域が１０００〜１００３であるため、処理Ａ１からのアクセスである場合のみにアクセスを許可し、それ以外からのアクセスを禁止する。
【００２４】
つまり、デバイス７（周辺Ｉ／Ｏ）へのアクセスの際に実行される命令として、処理Ａ１に対応する命令（以下、命令Ａ１という）が指定されている。
メモリ空間のアドレス１０００〜１００３には、命令Ａ１が格納されている。
デバイス７（周辺Ｉ／Ｏ）のアクセス検査装置５では、対象アドレス値管理部５０１において、命令Ａ１のアドレスである、アドレス１０００〜１００３を記憶している（図４）。
プロセッサ１は、デバイス７（周辺Ｉ／Ｏ）にアクセスするために、命令Ａ１を実行する必要がある。
命令Ａ１の実行に際して、プロセッサ１は、命令Ａ１が格納されているアドレス１０００〜１００３をＰＣ値としてアドレスバス３に出力する（図２のステップ１０２）。
デバイス７（周辺Ｉ／Ｏ）のアクセス検査装置５と、デバイス６（メモリ）のアクセス検査装置５は、それぞれアドレスバス３からＰＣ値を取得し、ＰＣ値保持部５０２に記憶する（図２のステップ１０３）。
プロセッサ１は、命令Ａ１を実行して、デバイス７（周辺Ｉ／Ｏ）のアドレスをアドレスバス３に出力して、デバイス７（周辺Ｉ／Ｏ）にアクセスする（図２のステップ１０４、１０５）。
デバイス７（周辺Ｉ／Ｏ）のアクセス検査装置５では、アクセス判定部５０３が、ステップ１０３で取得したアドレス１０００〜１００３と図４のアドレス値とを比較し、両者が一致していると判定し、プロセッサ１からのアクセスを許可する（図２のステップ１０６、ステップ１０７）。
【００２５】
一方、デバイス６（メモリ）にアクセスするために、プロセッサ１が処理Ｂ１に対応する命令（以下、命令Ｂ１という）を実行する場合は、プロセッサ１は、命令Ｂ１が格納されているアドレス２０００〜２００３をＰＣ値としてアドレスバス３に出力する（図２のステップ１０２）。
デバイス７（周辺Ｉ／Ｏ）のアクセス検査装置５と、デバイス６（メモリ）のアクセス検査装置５は、それぞれアドレスバス３からＰＣ値を取得し、ＰＣ値保持部５０２に記憶する（図２のステップ１０３）。
プロセッサ１は、本来であれば命令Ｂ１を実行してデバイス６（メモリ）にアクセスするが、Ｓ／Ｗエラーにより命令Ｂ１の実行によりデバイス７（周辺Ｉ／Ｏ）にアクセスしてしまった場合（図２のステップ１０４、１０５）に、デバイス７（周辺Ｉ／Ｏ）のアクセス検査装置５では、アクセス判定部５０３が、ステップ１０３で取得したアドレス２０００〜２００３と図４のアドレス値とを比較し、両者が一致していないと判定し、プロセッサ１からのアクセスを禁止する（図２のステップ１０６、ステップ１０８）。
【００２６】
＊＊＊効果の説明＊＊＊
このように、本実施の形態では、アクセス検査装置５が命令取得タイミングパルス信号を用いてＰＣ値を取得し、プロセッサ１からアクセスがあった際にＰＣ値が自身へのアクセスに適切であるプログラムが格納されているアドレス値であるか判定し、適切でない際はアクセスを禁止し、適切である場合のみアクセスを許可する。
これにより、簡易な構成にて、Ｓ／Ｗの誤りに起因する誤アクセスを防止することができる。
また、誤アクセスが発生した際に、アクセス検査装置にエラー情報として格納されているＰＣ値を参照することによりＳ／Ｗの誤りを特定することができる。
【００２７】
以上、本実施の形態に係るデバイス６及びデバイス７は、
プロセッサ１がデバイス６から命令を取得する際のタイミングを伝達する命令取得タイミングパルス信号を用いてアドレスバス３をラッチすることによりＰＣ値を取得し、
プログラムからアクセスされた際に、
先に取得したＰＣ値が自身へのアクセスに適切であるプログラムが格納されているアドレス値であるかを自身が所有している１つのＰＣ値アクセス許可領域と照合することにより判定し、
適切でない際はアクセスを禁止し、
適切である場合のみアクセスを許可するアクセス検査装置５を有していることを説明した。
また、本実施の形態に係るプロセッサ１は、デバイス６に記憶された命令列を取得し、命令に従いデータ処理を行い、アドレスバス３は、プロセッサ１がデータの送受信を行う際に、アクセス先を指定するために用いられ、データバス４は、プロセッサ１が送受信するデータを転送するために用いられる。
【００２８】
実施の形態２．
＊＊＊構成の説明＊＊＊
以下、実施の形態２に係る情報処理システムを図５と図６に基づいて説明する。
図５は、実施の形態２による情報処理システムのブロック図である。
図５において、プロセッサ８はプロセッサ１と同じであり、命令取得タイミングパルス信号バス９は命令取得タイミングパルス信号バス２と同じであり、アドレスバス１０はアドレスバス３と同じであり、データバス１１はデータバス４と同じである。
アクセス検査装置１２はアクセス検査装置５と同じであり、デバイス１３はデバイス６と同じであり、デバイス１４はデバイス７と同じである。
実施の形態２に係る情報処理システムでは、実施の形態１に係る情報処理システムと比べて、割込み発生装置１５が追加されている。
割込み発生装置１５は、アクセス検査装置１２からデバイス１３又はデバイス１４への異常アクセスが通知された場合に、プロセッサ８への割込みを発生させて、デバイス１３又はデバイス１４への異常アクセスをプロセッサ８に通知する。
アクセス検査装置１２の内部構成は、図９に示す通りである。
以下では、主に実施の形態１との差分を説明する。
以下で説明していない事項は、実施の形態１と同じである。
【００２９】
＊＊＊動作の説明＊＊＊
次に、本実施の形態に係る情報処理システムの動作を説明する。
図６は、本実施の形態に係る情報処理システムの動作概略を示すフローチャートである。
【００３０】
ステップ２０２〜ステップ２０５、ステップ２０６及びステップ２０７の動作は図２に示すフローチャートのステップ１０２〜ステップ１０５、ステップ１０６及びステップ１０７と同じであり、説明を省略する。
【００３１】
ＰＣ値が適切でない場合（ステップ２０６：ＮＯ）に、そのアクセス検査装置１２（バススレーブ）のアクセス判定部５０３は、プロセッサ８からのアクセスを許可せず、取得したＰＣ値を割込み発生装置１５へ出力することにより異常アクセスを通知する  （ステップ２０８）。
割込み発生装置１５は、プロセッサ８へ異常検出割り込みを発生し、異常アクセスの発生をプロセッサ８に通知する（ステップ２０９）。
【００３２】
＊＊＊効果の説明＊＊＊
このように、本実施の形態では、アクセス検査装置１２から異常アクセスが通知された際に、割込み発生装置１５がプロセッサ８へ異常検出割り込みを発生し、誤アクセス発生をプロセッサ８に通知することができる。
【００３３】
実施の形態３．
実施の形態３では、実施の形態１に係る情報処理システム又は実施の形態２に係る情報処理システムにおいて、アクセス検査装置が所有するＰＣ値アクセス許可領域（対象アドレス値）が複数である例を説明する。
以下では、主に実施の形態１及び実施の形態２との差分を説明する。
以下で説明していない事項は、実施の形態１又は実施の形態２と同じである。
【００３４】
図７は、実施の形態３による情報処理システムのメモリ空間の一例を示す。
図８は、実施の形態３によるアクセス検査装置が所有するＰＣ値アクセス許可領域の一例を示す図である。
図７では、処理Ａ１に対応する命令（以下、命令Ａ１）のアドレス値は、アドレス１０００〜１００３であり、処理Ａ２に対応する命令（以下、命令Ａ２）のアドレス値は、アドレス３０００〜３００３である。
図８によれば、対象アドレス値管理部５０１には、ＰＣ値アクセス許可領域（対象アドレス値）として、アドレス１０００〜１００３、アドレス３０００〜３００１が記憶されている。
このため、本実施の形態に係るアクセス判定部５０３は、命令Ａ１と命令Ａ２に基づくアクセスを許可し、それ以外の命令に基づくアクセスを禁止する。
【００３５】
このように、本実施の形態に係るアクセス検査装置では、対象アドレス値管理部５０１は、２つ以上の対象命令の２つ以上の対象アドレス値を管理している。
また、アクセス判定部５０３は、ＰＣ値が２つ以上の対象アドレス値のいずれかに一致するか否かを判定し、ＰＣ値がいずれかの対象アドレス値と一致する場合に、プロセッサによるデバイスへのアクセスを許可し、ＰＣ値がいずれの対象アドレス値とも一致しない場合に、プロセッサによるデバイスへのアクセスを禁止する。
【００３６】
このように、本実施の形態によれば、アクセス検査装置が複数のＰＣ値アクセス許可領域を有することにより、複数の命令に対してアクセスが適切であるか判定することができる。
【００３７】
実施の形態４．
実施の形態４に係る情報処理システムでは、アクセス検査装置が所有するＰＣ値アクセス許可領域がプログラマブルに構成されている。
つまり、本実施の形態では、ＰＣ値保持部５０２で管理されている対象アドレス値を変更可能である。
対象アドレス値がプログラマブルである点以外は、実施の形態１〜３に示したものと同様である。
【００３８】
本実施の形態によれば、ＰＣ値アクセス許可領域をプログラマブルにすることにより、周辺Ｉ／Ｏやメモリ空間の増減があっても、各アクセス検査装置は、増減に対応してアクセス許否の判定をすることができる。
また、プロセッサがデバイスにアクセスする際に実行する命令を変更しても、各アクセス検査装置は、変更に対応してアクセス許否の判定をすることができる。
【００３９】
以上、本発明の実施の形態について説明したが、これらの実施の形態のうち、２つ以上を組み合わせて実施しても構わない。
あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。
あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。
なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
【符号の説明】
【００４０】
１  プロセッサ、２  命令取得タイミングパルス信号バス、３  アドレスバス、４  データバス、５  アクセス検査装置、６  デバイス、７  デバイス、８  プロセッサ、９  命令取得タイミングパルス信号バス、１０  アドレスバス、１１  データバス、１２  アクセス検査装置、１３  デバイス、１４  デバイス、１５  割込み発生装置、１００  情報処理システム、５０１  対象アドレス値管理部、５０２  ＰＣ値保持部、５０３  アクセス判定部。
【図１】
2016081291.tif 000003
【図２】
2016081291.tif 000004
【図３】
2016081291.tif 000005
【図４】
2016081291.tif 000006
【図５】
2016081291.tif 000007
【図６】
2016081291.tif 000008
【図７】
2016081291.tif 000009
【図８】
2016081291.tif 000010
【図９】
2016081291.tif 000011