(57)【要約】【課題】共通のキャビティ内に収容した金属ブロック同士を効率よく分離させておくことが可能な回路基板及びその製造方法を提供する。【解決手段】本発明の回路基板１０では、複数の金属ブロック１７が共通のキャビティ１６に収容されているので、別々のキャビティ１６に収容したものより複数の金属ブロック１７を１箇所に集めて配置することができる。しかも、キャビティ１６が、その内側面１６Ａから突出したキャビティ内突起１６Ｔによって複数の金属ブロック１７に対応した収容部１６Ｃ，１６Ｃに区分されているので、金属ブロック１７，１７同士を分離させた状態で収容する作業を効率よく行うことができる。【選択図】図４
2016015433.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、
前記コア基板を貫通するキャビティと、
共通の前記キャビティに収容されて互いに離間している複数の金属ブロックと、
前記コア基板の表裏に積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、
前記ビルドアップ層に設けられ、前記複数の金属ブロックに別々に接続されて電気又は熱を伝える複数系統の導体路と、
前記キャビティ内の隙間に充填される充填樹脂とを有する回路基板であって、
前記キャビティの側面から突出し、前記金属ブロック同士の間に位置して、それら金属ブロック同士の接触を規制するキャビティ内突起を有する。
【請求項２】
請求項１に記載の回路基板であって、
前記コア基板の一部として前記キャビティ内突起を残して前記キャビティが形成されている。
【請求項３】
請求項１又は２に記載の回路基板であって、
前記キャビティ内の１対の対向面から互いに接近するように１対のキャビティ内突起が形成されている。
【請求項４】
請求項１乃至３の何れか１の請求項に記載の回路基板であって、
前記複数の金属ブロックには、互いに別系統の導電路が前記導体路として接続されている導電用金属ブロックが含まれている。
【請求項５】
請求項１乃至４の何れか１の請求項に記載の回路基板であって、
前記金属ブロックのうち前記ビルドアップ層で覆われる表裏の両面における樹脂との接続面が粗面になっている。
【請求項６】
請求項５に記載の回路基板であって、
前記金属ブロックを酸で浸食させて前記粗面が形成されている。
【請求項７】
請求項１乃至６の何れか１の請求項に記載の回路基板であって、
前記複数の金属ブロックと共通の前記キャビティに収容される電子部品と、
前記キャビティの側面から突出し、前記金属ブロックと前記電子部品の間に位置して、それら金属ブロックと電子部品との接触を規制する区分突起とを有する。
【請求項８】
請求項１乃至７の何れか１の請求項に記載の回路基板であって、
前記コア基板の表側に積層される前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、
前記コア基板の裏側に積層される前記ビルドアップ層の最外部に設けられて、他の回路基板に接続される基板接続部と、
前記電子部品実装部側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続される第１のビア導体と、
前記基板接続部側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続され前記第１のビア導体より数が多い第２のビア導体とを有する。
【請求項９】
請求項１乃至８の何れか１の請求項に記載の回路基板であって、
前記キャビティを覆う前記絶縁樹脂層の一部が前記キャビティに入り込んで前記充填樹脂になっている。
【請求項１０】
コア基板にキャビティを形成することと、
前記キャビティに金属ブロックを収容することと、
前記コア基板の表裏に前記キャビティ及び前記金属ブロックを覆うビルドアップ層を積層することと、
前記キャビティと前記金属ブロックとの隙間に充填樹脂を充填することと、を行う回路基板の製造方法であって、
前記キャビティの側面から突出し、前記金属ブロック同士の間に位置して、それら金属ブロック同士の接触を規制するキャビティ内突起を設ける。
【請求項１１】
請求項１０に記載の回路基板の製造方法であって、
前記コア基板の一部として前記キャビティ内突起を残して前記キャビティを形成する。
【請求項１２】
請求項１０又は１１に記載の回路基板の製造方法であって、
前記キャビティ内の１対の対向面から互いに接近するようにキャビティ内突起を形成する。
【請求項１３】
請求項１０乃至１２の何れか１の請求項に記載の回路基板の製造方法であって、
前記金属ブロックのうち前記ビルドアップ層で覆われる表裏の両面を粗化する。
【請求項１４】
請求項１０乃至１３の何れか１の請求項に記載の回路基板の製造方法であって、
前記キャビティに前記金属ブロックを収容する前に、前記金属ブロックを粗化する。
【請求項１５】
請求項１４又は１５に記載の回路基板の製造方法において、
前記金属ブロックを酸で浸食させて前記粗化を行う。
【請求項１６】
請求項１０乃至１５の何れか１の請求項に記載の回路基板の製造方法において、
前記コア基板の表側に積層される前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を形成することと、
前記コア基板の裏側に積層される前記ビルドアップ層の最外部に、他の回路基板に接続される基板接続部を形成することと、
前記電子部品実装部側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続される第１のビア導体を形成することと、
前記基板接続部側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続され前記第１のビア導体より数が多い第２のビア導体を形成することとを行う。
【請求項１７】
請求項１０乃至１６の何れか１の請求項に記載の回路基板であって、
前記キャビティを覆う前記絶縁樹脂層の一部を前記キャビティに入り込ませて前記充填樹脂を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャビティを有するコア基板にビルドアップ層が積層されている回路基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種の回路基板として、キャビティに金属ブロックが収容されているものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１３５１６８号（段落［００２８］〜［００３０］、図３（Ｂ））
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記した従来の回路基板では、複数の金属ブロックをコア基板の所定箇所にまとめて配置することが望まれる場合がある。しかしながら、金属ブロック毎に別個にキャビティを設けると集積度が上がらず、複数の金属ブロックを共通したキャビティに収容するとキャビティ内で金属ブロック同士を分離させる処理に手間がかかるという問題が生じる。
【０００５】
本発明は、上記事情に鑑みてなされたもので、共通のキャビティ内に収容する金属ブロック同士を効率よく分離させておくことが可能な回路基板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた請求項１に係る発明は、コア基板と、前記コア基板を貫通するキャビティと、共通の前記キャビティに収容されて互いに離間している複数の金属ブロックと、前記コア基板の表裏に積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、前記ビルドアップ層に設けられ、前記複数の金属ブロックに別々に接続されて電気又は熱を伝える複数系統の導体路と、前記キャビティ内の隙間に充填される充填樹脂とを有する回路基板であって、前記キャビティの側面から突出し、前記金属ブロック同士の間に位置して、それら金属ブロックの接触を規制するキャビティ内突起を有する。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に係る回路基板の平面図
【図２】回路基板における製品領域の平面図
【図３】図２のＡ−Ａ切断面における回路基板の側断面図
【図４】コア基板の部分平面図
【図５】回路基板の製造工程を示す側断面図
【図６】回路基板の製造工程を示す側断面図
【図７】コア基板の部分平面図
【図８】回路基板の製造工程を示す側断面図
【図９】回路基板の製造工程を示す側断面図
【図１０】回路基板の製造工程を示す側断面図
【図１１】回路基板の製造工程を示す側断面図
【図１２】回路基板を含むＰｏＰの側断面図
【図１３】他の実施形態のコア基板の部分平面図
【図１４】他の実施形態のコア基板の部分平面図
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態を図１〜図１２に基づいて説明する。本実施形態の回路基板１０は、図１の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている。図２には、１つの製品領域Ｒ２が拡大して示され、その製品領域Ｒ２を対角線に沿って切断した回路基板１０の断面構造が図３に拡大して示されている。
【０００９】
図３に示すように、回路基板１０は、コア基板１１の表裏の両面にビルドアップ層２０，２０を有する構造になっている。コア基板１１は、絶縁性部材で構成されている。コア基板１１の表側の面であるＦ面１１Ｆと、コア基板１１の裏側の面であるＳ面１１Ｓとには、導体回路層１２がそれぞれ形成されている。また、コア基板１１には、キャビティ１６と複数の導電用貫通孔１４が形成されている。
【００１０】
導電用貫通孔１４は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、キャビティ１６は、直方体状の空間を有する形状になっている。
【００１１】
各導電用貫通孔１４内にはめっきが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２との間が接続されている。
【００１２】
図４に示すように、キャビティ１６は、直線上に延びかつ長手方向の中央に本発明に係る１対のキャビティ内突起１６Ｔ，１６Ｔを備えている。キャビティ内突起１６Ｔ，１６Ｔは、キャビティ１６の幅方向で対向する１対の内側面１６Ａ，１６Ａから互いに接近するように突出し、コア基板１１の板厚方向に延びている。詳細には、キャビティ内突起１６Ｔは、コア基板１１の板厚方向から見ると、内側面１６Ａから立ち上がり先端側に向かって途中まで徐々に幅が狭くなり、途中から先端までは一定幅をなした形状になっている。なお、キャビティ内突起１６Ｔの先端部の幅Ｌ１は１０［μｍ］〜４０［μｍ］、底部の幅Ｌ２は少なくとも７０［μｍ］、キャビティ１６の内側面１６Ａからキャビティ内突起１６Ｔの先端までのキャビティ内突起１６Ｔの突出量は１２０［μｍ］〜１７０［μｍ］になっている。
【００１３】
キャビティ１６は、上記した１対のキャビティ内突起１６Ｔ，１６Ｔにより２つの収容部１６Ｃ，１６Ｃに区分されている。各収容部１６Ｃは、キャビティ１６の長手方向に延びた長方形をなし、各各収容部１６Ｃに、それぞれ金属ブロック１７が収容されている。各金属ブロック１７は、例えば銅製の直方体であって、金属ブロック１７の平面形状は各収容部１６Ｃの平面形状より一回り小さくなっている。
【００１４】
また、図３に示すように、金属ブロック１７の厚さ、即ち、金属ブロック１７の表裏の一方の面である第１主面１７Ｆと、金属ブロック１７の表裏の他方の面である第２主面１７Ｓとの間の距離は、コア基板１１の板厚より僅かに大きくなっている。そして、金属ブロック１７は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓからそれぞれ僅かに突出し、金属ブロック１７の第１主面１７Ｆがコア基板１１のＦ面１１Ｆにおける導体回路層１２の最外面と略面一になる一方、金属ブロック１７の第２主面１７Ｓがコア基板１１のＳ面１１Ｓにおける導体回路層１２の最外面と略面一になっている。また、キャビティ１６内の隙間には、本発明に係る充填樹脂１６Ｊが充填されている。
【００１５】
各金属ブロック１７の第１主面１７Ｆ及び第２主面１７Ｓと、それら第１主面１７Ｆ及び第２主面１７Ｓの間の４つの側面１７Ａ（即ち、金属ブロック１７の全ての外面）は、粗面になっている。具体的には、金属ブロック１７を、酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間、漬けて表面を浸食させることで、金属ブロック１７の表面の算術平均粗さＲａは、０．１［μｍ］〜３．０［μｍ］になっている（ＪＩＳ  Ｂ  ０６０１−１９９４の定義による）。
【００１６】
コア基板１１のＦ面１１Ｆ側のビルドアップ層２０も、Ｓ面１１Ｓ側のビルドアップ層２０も共に、コア基板１１側から順番に、第１絶縁樹脂層２１、第１導体層２２、第２絶縁樹脂層２３、第２導体層２４とを積層してなり、第２導体層２４上には、ソルダーレジスト層２５が積層されている。また、第１絶縁樹脂層２１及び第２絶縁樹脂層２３には、それぞれ複数のビアホール２１Ｈ，２３Ｈが形成され、それらビアホール２１Ｈ，２３Ｈは、共にコア基板１１側に向かって徐々に縮径したテーパー状になっている。さらに、これらビアホール２１Ｈ，２３Ｈ内にめっきが充填されて複数のビア導体２１Ｄ，２３Ｄが形成されている。そして、第１絶縁樹脂層２１のビア導体２１Ｄによって、導体回路層１２と第１導体層２２との間及び、各金属ブロック１７と第１導体層２２との間が接続され、第２絶縁樹脂層２３のビア導体２３Ｄによって、第１導体層２２と第２導体層２４の間が接続されている。また、ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導体層２４の一部がパッド用孔内に位置してパッド２６になっている。
【００１７】
コア基板１１のＦ面１１Ｆ上のビルドアップ層２０の最外面である回路基板１０のＦ面１０Ｆにおいては、複数のパッド２６が、製品領域Ｒ２の外縁部に沿って２列に並べられた大パッド２６Ａ群と、それら大パッド２６Ａ群に囲まれた内側の領域に縦横複数列に並べられた小パッド２６Ｃ群とから構成されている。また、小パッド２６Ｃ群から本発明に係る電子部品実装部２６Ｊが構成されている。さらに、例えば、図２に示すように、電子部品実装部２６Ｊにおける対角線上の一端側で並んだ３つずつの小パッド２６Ｃと、それらの隣で前記対角線と平行に並んだ２つずつの小パッド２６Ｃとの計５つの小パッド２６Ｃの真下となる位置と、電子部品実装部２６Ｊにおける対角線上の他端側で並んだ３つずつの小パッド２６Ｃと、それらの隣で前記対角線と平行に並んだ２つずつの小パッド２６Ｃとの計５つの小パッド２６Ｃの真下となる位置とに、前記した１対の金属ブロック１７，１７が配置されている。そして、それら７つの小パッド２６Ｃのうち、図３に示すように、例えば１つの小パッド２６Ｃが２つのビア導体２１Ｄ，２３Ｄを介して同図左側の第１の金属ブロック１７に接続されると共に、例えば１つの小パッド２６Ｃが２つのビア導体２１Ｄ，２３Ｄを介して同図右側の第２の金属ブロック１７に接続されている。これに対し、コア基板１１のＳ面１１Ｓ上のビルドアップ層２０の最外面である回路基板１０のＳ面１０Ｓでは、例えば、小パッド２６Ｃより大きな３つの中パッド２６Ｂが本発明に係る基板接続部を構成し、それらのうち２つの中パッド２６Ｂが４つのビア導体２１Ｄ，２３Ｄを介して第１の金属ブロック１７に接続されると共に、２つの中パッド２６Ｂが４つのビア導体２１Ｄ，２３Ｄを介して第２の金属ブロック１７に接続されている。即ち、本実施形態の回路基板１０では、各金属ブロック１７に接続されているビア導体２１Ｄの数が、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０より、Ｓ面１１Ｓ側のビルドアップ層２０の方が多くなっている。
【００１８】
本実施形態の回路基板１０は、以下のようにして製造される。
（１）図５（Ａ）に示すように、コア基板１１としてエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされているものが用意される。
【００１９】
（２）図５（Ｂ）に示すように、コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図３参照）を形成するためのテーパー孔１４Ａが穿孔される。
【００２０】
（３）図５（Ｃ）に示すように、コア基板１１のＳ面１１Ｓのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。
【００２１】
（４）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４の内面に無電解めっき膜（図示せず）が形成される。
【００２２】
（５）図５（Ｄ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
【００２３】
（６）電解めっき処理が行われ、図６（Ａ）に示すように、電解めっきが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、銅箔１１Ｃ上の無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４が形成される。
【００２４】
（７）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図６（Ｂ）に示すように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、コア基板１１のＦ面１１Ｆ上に導体回路層１２が形成されると共に、コア基板１１のＳ面１１Ｓ上に導体回路層１２が形成される。そして、Ｆ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２とがスルーホール導電導体１５によって接続された状態になる。
【００２５】
（８）図６（Ｃ）に示すように、コア基板１１に、ルーター又はＣＯ２レーザによってキャビティ１６が形成される。キャビティ１６は、断面が略長方形状で、コア基板１１を厚さ方向に貫通している。具体的には、図７に示すように、コア基板１１を長手方向の内側面１６Ａ，１６Ａの中央部が徐々に幅狭になっている長方形状に切削して、キャビティ１６を形成する。このキャビティ１６の長手方向の中央部を幅狭にしているコア基板１１の突出部がキャビティ内突起１６Ｔ，１６Ｔになる。そして、これらキャビティ内突起１６Ｔ，１６Ｔによってキャビティ１６が２つの収容部１６Ｃ，１６Ｃに区分された状態に形成される。
【００２６】
（９）図６（Ｄ）に示すように、キャビティ１６が塞がれるように、ＰＥＴフィルムからなるテープ９０がコア基板１１のＳ面１１Ｓ上に張り付けられる。
【００２７】
（１０）金属ブロック１７が用意される。金属ブロック１７は、銅の板材又は銅の角材を切断して形成され、耐酸性のメッシュ構造の容器に収容された状態で、貯留槽に貯留されている酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間浸された後、水洗される。これにより、金属ブロック１７の表面全体が粗面になる。
【００２８】
（１１）図８（Ａ）に示すように、２つの金属ブロック１７，１７がマウンター（図示せず）によってキャビティ１６の２つの収容部１６Ｃ，１６Ｃに収められる。
【００２９】
（１２）図８（Ｂ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に、第１絶縁樹脂層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６内の隙間に充填される。
【００３０】
（１３）図８（Ｃ）に示すように、テープ９０が除去される。
（１４）図８（Ｄ）に示すように、コア基板１１のＳ面１１Ｓ上の導体回路層１２上に第１絶縁樹脂層２１としてのプリプレグと銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＳ面１１Ｓの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６内の隙間に充填される。また、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓのプリプレグから染み出てキャビティ１６内の隙間に充填された熱硬化性樹脂によって前述の充填樹脂１６Ｊが形成される。
【００３１】
なお、第１絶縁樹脂層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
【００３２】
（１５）図９（Ａ）に示すように、上記したプリプレグによって形成されたコア基板１１の表裏の両側の第１絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。それら複数のビアホール２１Ｈの一部のビアホール２１Ｈは、導体回路層１２上に配置され、他の一部のビアホール２１Ｈは金属ブロック１７上に配置される。なお、金属ブロック１７上にビアホール２１Ｈを形成する際に、ビアホール２１Ｈの奥側に位置する金属ブロック１７の粗面の凹凸はレーザ光照射または、照射後のデスミア処理で排除されてもよい。
【００３３】
（１６）無電解めっき処理が行われ、第１絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解めっき膜（図示せず）が形成される。
【００３４】
（１７）図９（Ｂ）に示すように、銅箔３７上の無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
【００３５】
（１８）電解めっき処理が行われ、図９（Ｃ）に示すように、めっきがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、第１絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
【００３６】
（１９）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔３７が除去され、図１０（Ａ）に示すように、残された電解めっき膜３９、無電解めっき膜及び銅箔３７により、コア基板１１の表裏の各第１絶縁樹脂層２１上に第１導体層２２が形成される。そして、コア基板１１の表裏の各第１導体層２２の一部と導体回路層１２とがビア導体２１Ｄによって接続されると共に、各第１導体層２２の他の一部と金属ブロック１７とがビア導体２１Ｄによって接続された状態になる。
【００３７】
（２０）上記した（１２）〜（１９）と同様の処理により、図１０（Ｂ）に示すように、コア基板１１の表裏の各第１導体層２２上に第２絶縁樹脂層２３と第２導体層２４とが形成されて、各第２導体層２４の一部と第１導体層２２とがビア導体２３Ｄによって接続された状態になる。
【００３８】
（２１）図１０（Ｃ）に示すように、コア基板１１の表裏の各第２導体層２４上にソルダーレジスト層２５，２５が積層される。
【００３９】
（２２）図１１に示すように、コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、コア基板１１の表裏の各第２導体層２４のうちパッド用孔から露出した部分がパッド２６になる。
【００４０】
（２３）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図３に示した金属膜４１が形成される。以上で回路基板１０が完成する。
【００４１】
本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に回路基板１０の作用効果を説明する。本実施形態の回路基板１０では、上記したように複数の金属ブロック１７が共通のキャビティ１６に収容されているので、別々のキャビティ１６に収容したものより複数の金属ブロック１７を１箇所に集めて配置することができる。しかも、キャビティ１６が、その内側面１６Ａから突出したキャビティ内突起１６Ｔによって複数の金属ブロック１７に対応した収容部１６Ｃ，１６Ｃに区分されているので、金属ブロック１７，１７同士を分離させた状態で収容する作業を効率よく行うことができる。
【００４２】
本実施形態の回路基板１０の一使用例は以下の通りである。本実施形態の回路基板１０は、例えば、以下のようにして使用される。即ち、図１２に示すように、回路基板１０の有する前述の大、中、小のパッド２６Ａ，２６Ｂ，２６Ｃ上に、それら各パッドの大きさに合った大、中、小の半田バンプ２７Ａ，２７Ｂ，２７Ｃが形成される。そして、例えば、回路基板１０のＦ面１０Ｆの小パッド群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ２７Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。このときＣＰＵ８０が有する例えばグランド用の１つのパッドが、ビア導体２１Ｄ，２３Ｄを介して回路基板１０の第１の金属ブロック１７に接続されると共に、ＣＰＵ８０が有する例えば放熱用の１つのパッドが、ビア導体２１Ｄ，２３Ｄを介して回路基板１０の第２の金属ブロック１７に接続される。
【００４３】
次いで、メモリ８１を回路基板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける回路基板８２のＳ面８２Ｓに備えるパッドに第１パッケージ基板１０Ｐにおける回路基板１０の大半田バンプ２７Ａが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における回路基板１０，８２の間には図示しない樹脂が充填される。
【００４４】
次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における回路基板１０の中半田バンプ２７Ｂが半田付けされる。このとき、マザーボード８４が有するグランド用のパッドが回路基板１０のうち第１の金属ブロック１７に接続されているパッド２６と半田付けされると共に、マザーボード８４が有する放熱用のパッドが回路基板１０のうち第２の金属ブロック１７に接続されているパッド２６と半田付けされる。
【００４５】
ＣＰＵ８０が発熱すると、その熱は、ＣＰＵ８０が実装されている回路基板１０のＦ面１０Ｆ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して両金属ブロック１７，１７に伝わり、回路基板１０のＳ面１０Ｓ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して両金属ブロック１７からマザーボード８４へと放熱される。また、第１の金属ブロック１７は、熱の伝熱路としてだけではなくグランドの導電路としても使用される。ここで、本実施形態の回路基板１０では、各金属ブロック１７に接続されているビア導体２１Ｄの数が、ＣＰＵ８０が実装されるＦ面１０Ｆ側のビルドアップ層２０より、放熱先のマザーボード８４が接続されるＳ面１１Ｓ側のビルドアップ層２０の方が多くなっているので、各金属ブロック１７における蓄熱が抑えられ、効率良く放熱を行うことができる。
【００４６】
ところで、回路基板１０は、ＣＰＵ８０の使用、不使用により熱伸縮を繰り返す。そして、各金属ブロック１７とビルドアップ層２０の第１絶縁樹脂層２１との熱伸縮率の相違から、各金属ブロック１７とビルドアップ層２０の第１絶縁樹脂層２１との間に剪断力が作用し、第１絶縁樹脂層２１と共にビア導体２１Ｄが各金属ブロック１７から剥離することが懸念される。しかしながら、本実施形態の回路基板１０では、各金属ブロック１７のうち第１絶縁樹脂層２１，２１で覆われている表裏の両面（第１主面１７Ｆ及び第２主面１７Ｓ）が粗面になっているので、各金属ブロック１７と第１絶縁樹脂層２１，２１との剥離を抑えることができ、回路基板１０における各金属ブロック１７の固定が安定する。また、各金属ブロック１７の側面１７Ａも粗面になっているので、回路基板１０の板厚方向においても各金属ブロック１７の固定が安定する。さらに、各金属ブロック１７の表面を粗面にすることで、各金属ブロック１７と第１絶縁樹脂層２１，２１及びキャビティ１６内の充填樹脂１６Ｊとの接触面積が増し、各金属ブロック１７から回路基板１０への排熱効率が上がる。
［他の実施形態］
【００４７】
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００４８】
（１）前記実施形態のキャビティ１６の各収容部１６Ｃの平面形状は、金属ブロック１７の平面形状に対応した四角形をなしていたが、キャビティの各収容部の平面形状と、金属ブロックの平面形状とが異なっていてもよい。具体的には、図１３（Ａ）に示したキャビティ６０のように、２つの楕円形の長軸側の一端同士を連通させた形状をなして各収容部１６Ｃが各楕円形をなし、それら各収容部１６Ｃに金属ブロック１７が収容されるようにしてもよい。
【００４９】
（２）前記実施形態のキャビティ１６では、対向する１対の内側面１６Ａ，１６Ａから互いに接近するように１対のキャビティ内突起１６Ｔ，１６Ｔが突出していたが、図１３（Ｂ）に示すように一方の内側面１６Ａのみからキャビティ内突起１６Ｔが突出している構造にしてもよい。
【００５０】
（３）前記実施形態のキャビティ１６のキャビティ内突起１６Ｔは、金属ブロック１７，１７同士の接触を完全に禁止する構造であったが、金属ブロック１７，１７同士の接触を規制するものであれば、金属ブロック１７，１７の接触を完全に禁止できないものであってもよい。具体的には、図１３（Ｃ）に示すように、平面形状長方形のキャビティ６１に４つの金属ブロック１７を縦横２列に並べて収容する場合、キャビティ６１の長辺側内側面６１Ａ，６１Ａにおける各中央にキャビティ内突起６２を設ける一方、短辺側内側面６１Ｂ，６１Ｂにおける各中央にキャビティ内突起６２を設けて、各キャビティ内突起６２が隣り合った金属ブロック１７，１７の間に配置されるようにしてもよい。これにより、キャビティ６１内で金属ブロック１７の傾きが変わると金属ブロック１７，１７同士は接触し得るが、キャビティ内突起６２により金属ブロック１７，１７同士の接触が規制されるので、キャビティ内突起６２を設けていないキャビティ６１に比べて共通のキャビティ６１内に収容する金属ブロック１７，１７同士を効率よく分離させておくことができる。この場合、図１３（Ｄ）に示すように、キャビティ６１に４つの金属ブロック１７を収容してから、キャビティ６１の中央に区画部材６３を差し込むように収容し、キャビティ内突起６２と区画部材６３との協働により、金属ブロック１７，１７同士の接触を完全に禁止する構造にしてもよい。
【００５１】
（４）前記実施形態のキャビティ１６には、金属ブロック１７のみが収容されていたが、金属ブロック１７，１７と共に電子部品がキャビティに収容されていてもよい。具体的には，図１４（Ａ）に示すように、キャビティ６４の平面形状を、大長方形エリア６４Ｘの一方の長辺に小長方形エリア６４Ｙを連通させた形状とし、大長方形エリア６４Ｘと小長方形エリア６４Ｙとの連通口を狭めるように１対のキャビティ内突起６５，６５を設け、さらに、大長方形エリア６４Ｘの１対の短辺側内側面６４Ｂ，６４Ｂの中央にキャビティ内突起６６，６６を設けた構造にしてもよい。そして、１対の金属ブロック１７，１７を大長方形エリア６４Ｘに収容してキャビティ内突起６６，６６にて金属ブロック１７，１７同士の接触を規制し、小長方形エリア６４Ｙに電子部品としての積層セラミックコンデンサ６７を収容して、キャビティ内突起６５，６５にて積層セラミックコンデンサ６７と金属ブロック１７との接触を規制してもよい。また、図１４（Ｂ）に示すように、キャビティ６４の平面形状を、大長方形エリア６４Ｘの一方の短辺に小長方形エリア６４Ｙを連通させた形状とし、大長方形エリア６４Ｘと小長方形エリア６４Ｙとの連通口を狭めるように１対のキャビティ内突起６５，６５を設け、さらには、大長方形エリア６４Ｘのうち小長方形エリア６４Ｙと反対側の短辺側内側面６４Ｂの中央にキャビティ内突起６６を設けた構造にして、キャビティ６４に１対の金属ブロック１７，１７と積層セラミックコンデンサ６７とを収容してもよい。なお、積層セラミックコンデンサ６７ではなく、他の電子部品、例えば、コンデンサ、抵抗、サーミスタ、コイル等の受動部品のほか、ＩＣ回路等の能動部品など、をキャビティ６４に収容してもよい。
【００５２】
（５）前記実施形態では、コア基板１１の一部としてキャビティ内突起１６Ｔを残してキャビティ１６が形成されていたが、キャビティ１６を形成してからそのキャビティ１６の内側面１６Ａに別部品であるキャビティ内突起１６Ｔを固定してもよいし、キャビティ１６の内側面１６Ａに接着材を突起状に塗布してキャビティ内突起１６Ｔを形成してもよい。
【００５３】
（６）前記実施形態では、ＣＰＵ８０のグランド用のパッドがビア導体２１Ｄ，２３Ｄを介して第１の金属ブロック１７に接続され、ＣＰＵ８０の放熱用のパッドがビア導体２１Ｄ，２３Ｄを介して第２の金属ブロック１７に接続されているものが例示されていたが、グランド用と電源用、異なる系統の信号用同士など、別系統の導電路としてのビア導体をそれぞれの金属ブロックに接続してもよい。
【００５４】
（７）前記実施形態のビア導体２１Ｄは、ビア導体２３Ｄによって回路基板１０の最外面に露出したパッド２６まで接続された状態になっていたが、例えば、ビア導体２３Ｄが接続されていない、パッド２６が設けられていない、など、ビア導体２１Ｄに接続された導体が回路基板１０の最外面に露出した部分に接続されていない状態であってもよい。
【００５５】
（８）前記実施形態の回路基板１０は、各金属ブロック１７に接続されているビア導体２１Ｄの数が、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０より、Ｓ面１１Ｓ側のビルドアップ層２０の方が多くなっていたが、Ｆ面１１Ｆ側のビルドアップ層２０のビア導体２１Ｄの数の方が多くてもよいし、あるいは、同数であってもよい。
【００５６】
（９）前記実施形態の金属ブロック１７は、銅の板材又は銅の角材を切断した後に表面を粗化していたが、切断前に粗化してもよい。その場合は、金属ブロック１７の側面すべて、あるいは側面の一部の面は、粗化されていない状態になる。
【００５７】
（１０）前記実施形態の金属ブロック１７は、酸により表面の粗化を行っていたが、例えば、粒子の吹き付けや凹凸面の押し付けにより粗化を行ってもよい。
【符号の説明】
【００５８】
１０    回路基板
１１    コア基板
１６，６１，６４    キャビティ
１６Ａ，６１Ａ，６４Ｂ    内側面（対向面）
１６Ｊ    充填樹脂
１６Ｔ，６１Ｔ，６２，６６    キャビティ内突起
１７    金属ブロック
２０    ビルドアップ層
２１    第１絶縁樹脂層（絶縁樹脂層）
２１Ｄ    ビア導体（第１ビア導体、第２ビア導体）
２６Ｊ    電子部品実装部
２６Ｂ    中パッド（基板接続部）
６５    区分突起
６７    積層セラミックコンデンサ（電子部品）
【図１】
2016015433.tif 000003
【図２】
2016015433.tif 000004
【図３】
2016015433.tif 000005
【図４】
2016015433.tif 000006
【図５】
2016015433.tif 000007
【図６】
2016015433.tif 000008
【図７】
2016015433.tif 000009
【図８】
2016015433.tif 000010
【図９】
2016015433.tif 000011
【図１０】
2016015433.tif 000012
【図１１】
2016015433.tif 000013
【図１２】
2016015433.tif 000014
【図１３】
2016015433.tif 000015
【図１４】
2016015433.tif 000016