(57)【要約】【課題】電力変換装置を構成するスイッチング素子が実際に短絡に至る前に当該スイッチング素子のゲート電圧に混入した短絡パルスを検出し、スイッング素子の破壊を未然に防止する電力変換装置の短絡パルス検出装置を提供する。【解決手段】Ｑ１及びＱ２を短絡に至らせる短絡パルスが発生した場合(ｔ１)、デプレッション型ＭＯＳＴｒ１、ＭＯＳＴｒ２の閾値が負電圧に設定されており、オン時、ＩＰ３及びＩＮ３が流れてフォトカプラＰＣＰ及びＰＣＮがオンする。この結果、Ｔｒ１がオンし電流ＩＣ１が流れ、コンデンサＣ１の充電が開始され、Ｔｒ２のＶＢＥ＿ＴＲ２の電圧が上昇し、閾値を超えると（ｔ２）、Ｔｒ２がオンし、フォトカプラＰＣＰ及びＰＣＮＮを通る電流ＩＰＣが、Ｔｒ２のコレクターエミッタ間を通る経路に変り、Ｔｒ２のコレクタ電流Ｉｏとなる。Ｔｒ１のＶＢＥ＿Ｔｒ１の電圧は、Ｔｒ２がオンし、維持され、短絡パルス検出結果がラッチされる。【選択図】図３
2016032321.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ極及びＮ極を有する直流電源入力部と、
前記直流電源入力部から直流電源の供給を受けて交流電源に変換するインバータ部と、
前記インバータ部を構成する複数のスイッチング素子ごとに、当該複数のスイッチング素子のゲートに加わったパルスをそれぞれ検出するパルス検出部と、
前記パルス検出部で検出したパルスが所定の要件を満たす場合に充電するパルス充電部と、
前記パルス充電部の電圧が所定の閾値に到達したときに当該パルスの検出結果を出力する検出結果出力部と、
を備え、
前記複数のスイッチング素子のゲートに加わったパルスにより当該スイッチング素子がオンする閾値を、前記パルス検出部が当該パルスを検出する閾値より高く設定することにより、当該スイッチング素子がオンする前に前記検出結果出力部が当該パルスの検出結果を出力することを特徴とする電力変換装置の短絡パルス検出装置。
【請求項２】
前記パルス検出部は、
前記インバータ部を構成する前記複数のスイッチング素子のゲートに接続された複数のモストランジスタと、
前記複数のモストランジスタがオンのとき流れる電流によって動作する複数のフォトカプラと、を備え、
前記複数のフォトカプラを直列に接続したことを特徴とする請求項１記載の電力変換装置の短絡パルス検出装置。
【請求項３】
前記所定の要件は、
前記インバータを構成する前記複数のスイッチング素子のゲートに加わったパルスが、前記パルス検出部により同時に検出されることにより、前記直列に接続されたフォトカプラがオンすることである請求項２記載の電力変換装置の短絡パルス検出装置。
【請求項４】
前記複数のスイッチング素子は、
各スイッチング素子のゲートに電圧を加えないと当該スイッチング素子がオンしないエンハンスメント型スイッチング素子で構成し、
前記複数のモストランジスタは、
各モストランジスタのゲートに電圧を加えなくとも当該モストランジスタがオンするデプレッション型モストランジスタで構成したことを特徴とする請求項２記載の電力変換装置の短絡パルス検出装置。
【請求項５】
前記検出結果出力部は、
前記パルス充電部によって充電された電圧が所定の閾値に達した時に前記パルスの検出結果を出力し、その後、当該パルスの検出結果をラッチして出力することを特徴とする請求項１記載の電力変換装置の短絡パルス検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置に用いられるスイッチング素子の短絡ゲートを検出する電力変換装置の短絡パルス検出装置に関する。
【背景技術】
【０００２】
電力変換装置に用いられるスイッチング素子の短絡検出・保護手法について特許文献記載の方法・装置が知られているが、その方法は、電力変換装置の短絡後の過電流やコレクターエミッタ間電圧を検出する手法を用いている（特許文献１及び特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実公平−５−３４２２８号公報（全体）
【特許文献２】特開２００６−３４０７７号公報（全体）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、Ｐ極―Ｎ極間に直列に配置されたスイッチング素子が当該スイッチング素子のゲートに混入した短絡パルスにより同時にオンした場合などは、過電流により、当該スイッチング素子が破壊される場合がある。
【０００５】
本発明は、上述した課題を解決するためになされたもので、電力変換装置を構成するスイッチング素子が実際に短絡に至る前に当該スイッチング素子のゲート電圧に混入した短絡パルスを検出し、当該電力変換装置を構成するスイッング素子の破壊を未然に防止する短絡パルス検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の電力変換装置の短絡パルス検出装置は、Ｐ極及びＮ極を有する直流電源入力部と、前記直流電源入力部から直流電源の供給を受けて交流電源に変換するインバータ部と、前記インバータ部を構成する複数のスイッチング素子ごとに、当該複数のスイッチング素子のゲートに加わったパルスをそれぞれ検出するパルス検出部と、前記パルス検出部で検出したパルスが所定の要件を満たす場合に充電するパルス充電部と、前記パルス充電部の電圧が所定の閾値に到達したときに当該パルスの検出結果を出力する検出結果出力部と、を備え、前記複数のスイッチング素子のゲートに加わったパルスにより当該スイッチング素子がオンする閾値を、前記パルス検出部が当該パルスを検出する閾値より高く設定することにより、当該スイッチング素子がオンする前に前記検出結果出力部が当該パルスの検出結果を出力することを特徴とする。
【発明の効果】
【０００７】
この発明によれば、電力変換装置を構成するスイッチング素子が実際に短絡に至る前に当該スイッング素子のゲート電圧に混入した短絡パルスを検出し、当該電力変換装置を構成するスイッング素子の破壊を未然に防止する電力変換装置の短絡パルス検出装置を提供することを目的とする。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１に係る電力変換装置の短絡パルス検出装置の主要部の回路図。
【図２】図１において、通常スイッチング動作時の電流の流れを示す電流経路図。
【図３】図１において、上下短絡パルス発生時の電流の流れを示す電流経路図（１／４）。
【図４】図１において、上下短絡パルス発生時の電流の流れを示す電流経路図（２／４）。
【図５】図１において、上下短絡パルス発生時の電流の流れを示す電流経路図（３／４）。
【図６】図１において、上下短絡パルス発生時の電流の流れを示す電流経路図（４／４）。
【図７】本発明の実施例１に係る電力変換装置の短絡パルス検出装置の動作を説明するタイミングチャート。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施例について説明する。
【実施例１】
【００１０】
図１は、本発明の実施例１に係る電力変換装置の短絡パルス検出装置１００の主要部の回路図である。図示した電力変換装置は、直流電源入力部１０、インバータ部２０及び短絡パルス検出部３０を有して構成した場合を示す。
【００１１】
直流電源入力部１０は、Ｐ極及びＮ極からなる２極で構成された場合を示しており、当該Ｐ極―Ｎ極間には直流リンクコンデンサＣＦが接続された場合を示す。直流リンクコンデンサＣＦには、ブリーダ抵抗が並列に接続される場合があるが、ここでは省略してある。また、直流電源に混入する高調波成分を除去するためにスナバ回路を当該直流リンクコンデンサＣＦに並列に接続される場合もあるが、本発明の趣旨に関係がないため省略してある。
【００１２】
なお、直流電源入力部１０は、上述した２極（Ｐ極及びＮ極）の場合や３極（Ｐ極、Ｃ極及びＮ極）の場合がある。
【００１３】
インバータ部２０は、直流電源入力部から供給された直流電源を交流電源に変換し、電動機などの負荷に交流電力を供給する。従って、電動機などの負荷の形態に応じて必要とされる電源の形態も異なり、単相交流電源に限らず、３相交流電源又は多相交流電源が必要とされる場合がある。しかしながら、何れの場合も、Ｐ極―Ｎ極間には複数のスイッチング素子が直列に接続されて用いられる。図示した例は、Ｐ極―Ｎ極間に２個のスイッチング素子Ｑ１（ＰＩＧＢＴ）及びＱ２（ＮＩＧＢＴ）を直列に接続して用いた場合を示す。
【００１４】
また、上記スイッチング素子Ｑ１及びＱ２は、当該スイッチング素子のゲートに電圧を加えないと当該スイッチング素子がオンしないエンハンスメント型スイッチング素子で構成される。
【００１５】
なお、本実施例でスイッチング素子として用いたＰＩＧＢＴ及びＮＩＧＢＴは以下の略称である。
【００１６】
ＰＩＧＢＴ：Ｐ極Insulated Gate Bipolar Transistor（絶縁ゲート型バイポーラトランジスタ）
ＮＩＢＧＴ：Ｎ極Insulated Gate Bipolar Transistor（絶縁ゲート型バイポーラトランジスタ）
短絡パルス検出部３０は、パルス検出部３１、パルス充電部３２及び検出結果出力部３３を有して構成される。
【００１７】
パルス検出部３１は、インバータ部２０を構成するスイッチング素子Ｑ１及びＱ２のゲートに接続されたモストランジスタＭＯＳＴｒ１及びＭＯＳＴｒ２と、これらＭＯＳＴｒ１及びＭＯＳＴｒ２がオンのときに流れる電流によって動作するフォトカプラＰＣＰ及びＰＣＮを有して構成され、かつ、フォトカプラＰＣＰ及びＰＣＮは直列に接続される。
【００１８】
上記モストランジスタＭＯＳＴｒ１及びＭＯＳＴｒ２は、上記スイッチング素子Ｑ１及びＱ２のゲート電圧により動作するデプレッション型モストランジスタで構成され、当該ＭＯＳＴｒ１及びＭＯＳＴｒ２のオン／オフ状態は、上記フォトカプラＰＣＰ・ＰＣＮによって検出される。
【００１９】
パルス充電部３２は、上記フォトカプラＰＣＰ及びＰＣＮが同時にオン状態の時に、当該同時オンを検知したときにオン状態になるＴｒ１及びＴｒ１がオン状態のときに充電される充電用コンデンサＣ１を有して構成される。
【００２０】
検出結果出力部３３は、トランジスタＴｒ２を有して構成され、上記充電用コンデンサＣ１が充電され、閾値を超えた時に当該トランジスタＴｒ２の出力電圧ＶｏがローレベルＬを出力する。
【００２１】
図２は、図１において、通常スイッチング動作時の電流の流れを示す電流経路図である。その動作を以下順に説明する。
【００２２】
（１）スイッチング素子Ｑ１のゲートＧにゲート電圧ＶＧＥ＿Ｐ（ここでは、正電圧）が入力され、ゲート電流ＩＰ１が流れると、Ｑ１がオンし負荷に対してＱ１のソース端子Ｓから図示矢印方向に電流Ｉｏ（電力）が供給される。
【００２３】
（２）また、ゲート電圧ＶＧＥ＿ＰはＭＯＳＴｒ１のゲートＧにも入力され、ゲート電流ＩＰ２がＭＯＳＴｒ１に入力されると、ＭＯＳＴｒ１がオンし、ＭＯＳＴｒ１のソース電流ＩＰ３が流れフォトカプラＰＣＰがオンする。
【００２４】
（３）通常のスイッチング動作では、スイッチング素子Ｑ１が上記（１）の動作時、スイッチング素子Ｑ２のゲートＧにゲート電圧ＶＧＥ＿Ｎ（ここでは、負電圧）が入力され、ゲート電流ＩＮ１がＩＰ１とは逆方向に流れ、Ｑ２はオフ状態を維持する。
【００２５】
（４）また、ゲート電圧ＶＧＥ＿ＮはＭＯＳＴｒ２のゲートにも入力され、ゲート電流ＩＮ２がＩＰ２とは逆方向に流れ、ＭＯＳＴｒ２はオフ状態を維持する。従って、この場合は、フォトカプラＰＣＮもオフ状態を維持する。
【００２６】
（５）その結果、充電用コンデンサＣ１は充電されず、トランジスタＴｒ２の出力電圧ＶｏはハイレベルＨを維持する。
【００２７】
図３〜図６は、図１において、上下短絡パルス発生時の電流の流れを示す電流経路図である。
【００２８】
図３は、上下短絡パルスによりフォトカプラＰＣＰ及びＰＣＮがオンとなった状態を示す図である。
【００２９】
図４は、上下短絡パルスによりフォトカプラＰＣＰ及びＰＣＮがオンとなったことにより、トランジスタＴｒ１がオンになり、充電用コンデンサＣ１の充電が開始された状態を示す図である。
【００３０】
図５は、充電用コンデンサＣ１が充電されることにより、トランジスタＴｒ２のＶＢＥ＿Ｔｒ２が、トランジスタＴｒ２がオンする閾値を超え、トランジスタＴｒ２がオンとなった状態を示す図である。
【００３１】
図６は、トランジスタＴｒ２のオン時の負荷電流がフォトカプラＰＣＰ及びＰＣＮを経由しないため、トランジスタＴｒ１及びＴｒ２によりラッチされた状態を示す図である。
【００３２】
図７は、本発明の実施例１に係る電力変換装置の短絡パルス検出装置１００の動作を説明するタイミングチャートである。
【００３３】
以下、これらの図面を参照して本実施例に係る短絡パルス発生時の動作を順に説明する。
【００３４】
（１）図３において、スイッチング素子Ｑ１及びＱ２を短絡に至らせる短絡パルスが発生した場合(図７のタイミングｔ１)、ＭＯＳＴｒ１及びＭＯＳＴｒ２はデプレッション型であり、当該ＭＯＳＴｒ１、ＭＯＳＴｒ２の閾値を負電圧に設定することができ、タイミングｔ１でＭＯＳＴｒ１及びＭＯＳＴｒ２がオンとなる（図７（２）タイミングｔ１参照）。
【００３５】
（２）図４において、ＭＯＳＴｒ１及びＭＯＳＴｒ２がオンすると、ＩＰ３及びＩＮ３が流れてフォトカプラＰＣＰ及びＰＣＮがオンする。この結果、トランジスタＴｒ１のＶＢＥ＿Ｔｒ１に電圧を生じ、トランジスタＴｒ１がオンする（図７（３）タイミングｔ１参照）。
【００３６】
（３）トランジスタＴｒ１がオンすることにより、電流ＩＣ１が流れてコンデンサＣ１の充電が開始される（図７（４）タイミングｔ１参照）。
【００３７】
（４）コンデンサＣ１が充電されることによりトランジスタＴｒ２のＶＢＥ＿ＴＲ２の電圧が上昇し、トランジスタＴｒ２がオンする閾値（図７（４）Ｔｒ２の閾値）を超えると（図７（４）タイミングｔ２）、トランジスタＴｒ２がオンとなる（図７（５）タイミングｔ２）。
【００３８】
（５）すなわち、図６において、短絡パルス発生後、図７のタイミングｔ２で、トランジスタＴｒ２がオン状態になる。このときのコレクタ出力電圧Ｖｏが検出結果出力部３３の出力であり、短絡パルス検出出力となる。
【００３９】
Ｔｒ２の出力電圧Ｖｏ＝０（Ｌ：ローレベル）：短絡パルス検出時
Ｔｒ２の出力電圧Ｖｏ＝１（Ｈ：ハイレベル）：短絡パルスが検出されないとき
（６）トランジスタＴｒ２がオンとなることにより、フォトカプラＰＣＰ及びＰＣＮを通る電流ＩＰＣが、トランジスタＴｒ２のコレクターエミッタ間を通る経路に変り、トランジスタＴｒ２のコレクタ電流Ｉｏとなる（図６のＩｏ）。
【００４０】
（７）上記（６）の状態で短絡パルスが取り去られた後も、トランジスタＴｒ１のＶＢＥ＿Ｔｒ１の電圧は、トランジスタＴｒ２がオンになったことにより維持されるため、トランジスタＴｒ２はオン状態を維持する。すなわち、短絡パルス検出結果がラッチされた状態になる。ここで、ＭＯＳＴｒ１及びＭＯＳＴｒ２は、デプレッション型の電界効果トランジスタであるため、閾値を負電圧にすることができるのは上述したとおりである。
【００４１】
この結果、インバータ部２０を構成するスイッチング素子Ｑ１及びＱ２の閾値電圧値よりも十分に低い電圧値にすることがでるため、短絡パルスを検出するタイミング（ｔ１）と、上記スイッチング素子Ｑ１及びＱ２がオンするタイミング（ｔ３）と、を異なるタイミングにすることができるため、このタイミング差を利用して、タイミング（ｔ１）で短絡パルスを検出し、短絡パルスが検出された場合には、短絡パルス検出出力ＶｏをローレベルＬにすることにより、スイッチング素子Ｑ１及びＱ２がタイミング（ｔ３）で同時にオンすることを防止することができる。
【００４２】
以上説明したように、本発明の実施例によれば、短絡パルスによるスイッチング素子が破壊するのを防止することができる。
【符号の説明】
【００４３】
１０  直流電源入力部
２０  インバータ部
３０  短絡パルス検出部
３１  パルス検出部
３２  パルス充電部
３３  検出結果出力部
１００  短絡パルス検出装置
Ｑ１、Ｑ２  スイッチング素子
ＭＯＳＴｒ１、ＭＯＳＴｒ２  モストランジスタ
ＰＣＰ、ＰＣＮ  フォトカプラ
Ｔｒ１、Ｔｒ２  トランジスタ
【図１】
2016032321.tif 000003
【図２】
2016032321.tif 000004
【図３】
2016032321.tif 000005
【図４】
2016032321.tif 000006
【図５】
2016032321.tif 000007
【図６】
2016032321.tif 000008
【図７】
2016032321.tif 000009