(57)【要約】【課題】上記課題にかんがみてなされたもので、メイン基板とサブ基板とを繋ぐ新たな接続構成を提供することを目的とする。【解決手段】サブ基板には、第１回路と、第２回路とを備えている。第１回路または第２回路がその機能を実行する場合、まず、各回路から制御回路に向けて割込み信号が出力される。統合回路は、第１回路または第２回路から出力された割込み信号を統合して統合信号を生成する。統合回路から出力される統合信号は割り込み信号線を介して制御回路に供給される。制御回路は、この統合信号を受信すると、サブ基板内で割込み要求が発生したことを検知する。制御回路は統合信号からの割込み信号を受信すると、通信信号線により第１回路または第２回路との間の通信を伝える。【選択図】図１
2016033702.tif 000002
【特許請求の範囲】
【請求項１】
制御回路を搭載したメイン基板と、
第１機能を制御する第１回路と、第２機能を制御する第２回路と、前記第１回路または前記第２回路から前記制御回路に対して送信される割り込み信号を統合して統合信号を生成する統合回路と、を備えたサブ基板と、
前記制御回路と前記統合回路とを接続し、前記統合信号を伝える割り込み信号線と、
前記制御回路と、前記第１回路および前記第２回路との通信を伝える通信信号線と、を備えたことを特徴とする電子機器。
【請求項２】
前記統合回路は、前記割り込み信号を発生させた回路の情報を記録する記録部を備え、
前記制御回路は、前記統合回路とつながる前記通信信号線を用いて前記記録部の情報を取得する、ことを特徴とする請求項１に記載の電子機器。
【請求項３】
前記統合回路は、前記第１回路の一部である、ことを特徴とする請求項１または請求項２に記載の電子機器。
【請求項４】
前記サブ基板は、表示機能を制御するとともに割り込みを行わない第３回路をさらに搭載し、
前記統合回路は前記第３回路の一部である、ことを特徴とする請求項１または請求項２のいずれか一項に記載の電子機器。
【請求項５】
前記サブ基板は、複数の基板からなる、ことを特徴とする請求項１から請求項４のいずれか一項に記載の電子機器。
【請求項６】
前記統合回路は、前記第１回路および前記第２回路から前記制御回路に対する前記割り込み信号をＯＲ回路により統合する、ことを特徴とする請求項１から請求項５のいずれか一項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メイン基板とサブ基板とを有する電子機器に関する。
【背景技術】
【０００２】
電子機器には、駆動を制御するための制御回路が実装されたメイン基板と、このメイン基板に接続されたサブ基板とを有するものがある。サブ基板にはデバイスが複数実装されており、各デバイスがそれぞれ通信信号線や、割り込み信号用の配線を通じてメイン基板の制御部と接続されている。
【０００３】
サブ基板側の全てのデバイスが制御回路と１対１で接続されているため、以下の課題が発生する。メイン基板とサブ基板とを繋ぐ信号線数が多くなる。仕向け対応などでサブ基板の配線数が変更されると、サブ基板の変更だけでなく、メイン基板のハードウェアの変更が必要になる。
【０００４】
特許文献１には、駆動を制御するコントローラと、タッチパネルや液晶画面を備える操作部とを、備える画像形成装置において、コントローラとタッチパネルとをＵＳＢ規格の配線（ＵＳＢバス）を介して接続することで、配線数を減らした発明が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１３５８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
メイン基板とサブ基板とをＵＳＢ規格の配線を用いて接続する場合、メイン基板に搭載される制御回路はＵＳＢバスを通じた割り込み信号の入力に備えて、ＵＳＢ通信を常にアクティブにしておく必要がある。ＵＳＢ通信を常にアクティブにしておくためには、制御回路に常に電源を供給し続ける必要があり、休止モードといった装置の消費電力を落とすモードに移行することができない。
【０００７】
本発明は、上記課題にかんがみてなされたもので、メイン基板とサブ基板とを繋ぐ新たな接続構成を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様では、制御回路を搭載したメイン基板と、このメイン基板に接続されるサブ基板とを備える電子機器に関するものである。メイン基板に搭載されている制御回路は、電子機器の駆動を制御するものであれば、ＣＰＵ、マイクロコンピュータ、ＡＳＩＣといったＩＣ、ＬＳＩ等どのようなものであってもよい。サブ基板は、１つの基板以外にも２つ以上の基板により構成されていてもよい。
サブ基板には、第１回路と、第２回路とを備えている。第１回路または第２回路がその機能を実行する場合、まず、各回路から制御回路に向けて割込み信号が出力される。統合回路は、第１回路または第２回路から出力された割込み信号を統合して統合信号を生成する。統合回路が生成する統合信号は、サブ基板に搭載された回路から割込み信号が生じたこと制御回路に伝える信号であればその形式はどのようなものであってもよい。
統合回路から出力される統合信号は割り込み信号線を介して制御回路に供給される。制御回路は、この統合信号を受信すると、サブ基板内で割込み要求が発生したことを検知する。制御回路は統合信号からの割込み信号を受信すると、通信信号線により第１回路または第２回路との間の通信を伝える。
制御回路が統合信号により割り込み信号の送信元を判断する手法はどのようなものであってもよく、通信信号線を用いた通信により第１回路または第２回路にアクセスし、各回路の状態（割込み要求）を判断してもよいし、統合回路に各回路の状態を記録する記録部を備えておき、制御回路が通信信号線を用いて記録部にアクセスすることで、各回路の状態を判断するものであってもよい。
【０００９】
上記のように構成された発明では、統合回路は第１回路または第２回路からの割込み信号を統合信号として割り込み信号線を通じてメイン基板の制御回路に通信するため、メイン基板とサブ基板との割り込み信号線の数を減らすことができる。また、従来の構成である割込み信号を用いてメイン基板とサブ基板とを繋ぐことで、制御回路は統合信号が入力されない期間は消費電力を低減させた休止モードに移行することができるため、電子機器の消費電力を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】電子機器の構成を示すブロック図。
【図２】一例としての統合回路の構成を示すブロック図。
【図３】一例として、電子機器１００により行われる割込み信号を用いた制御を説明するタイミングチャート。
【図４】第２の実施形態にかかる電子機器１００の構成を示すブロック図。
【図５】第２の実施形態における一例としての統合回路１０１の内部構成を示す図。
【図６】第２の実施形態にかかる一例として、電子機器１００により行われる割込み信号を用いた制御を説明するタイミングチャート。
【図７】第３の実施形態にかかる電子機器１００の構成を示すブロック図。
【図８】第４の実施形態にかかる一例としての電子機器の構成を示すブロック構成図。
【発明を実施するための形態】
【００１１】
以下、下記の順序に従って本発明の実施形態を説明する。
１．第１の実施形態：
（１）電子機器の構成
（２）割込み処理
２．第２の実施形態：
３．第３の実施形態：
４．第４の実施形態：
５．その他の実施形態：
【００１２】
１．第１の実施形態：
（１）電子機器の構成
【００１３】
図１は、一例としての電子機器１００の構成を示すブロック構成図である。
図１では、電子機器１００としてプリンターを例に説明を行う。プリンターとして機能する電子機器１００では、用紙を搬送する搬送機構５１と、用紙に対してインク等の色材を記録するヘッドモジュール５０と、ヘッドモジュール５０と搬送機構５１との駆動を制御するメイン基板４０と、を備えている。また、メイン基板４０には、パネル基板３０が接続されている。図１では、メイン基板４０が本発明のメイン基板として機能し、パネル基板３０が本発明のサブ基板として機能する。
【００１４】
メイン基板４０には、制御回路として機能するホストＣＰＵ４１が搭載されている。ホストＣＰＵ（Central Processing Unit）４１は、電子機器１００の駆動を制御する。また、ホストＣＰＵ４１は、パネル基板３０と、ヘッドモジュール５０と、搬送機構５１と、がそれぞれ接続されている。なお、メイン基板４０には、ホストＣＰＵ４１が参照するデータが記録されているＲＯＭ（不図示）や、ＲＯＭに記録されたデータを展開するためのＲＡＭ（不図示）が接続されている。
ホストＣＰＵ４１は、所定の条件が成立すると休止モードに移行する。この休止モードでは、図示しない電源回路から供給される電圧を低下させることで、消費電力を低減させる。休止モードは、割込み信号がホストＣＰＵ４１に入力するまで継続される。
【００１５】
図１では、ホストＣＰＵ４１は、ビデオ信号線２１、シリアル信号線２２、割り込み信号線２３を介してパネル基板３０と接続している。ビデオ信号線２１は、ホストＣＰＵ４１からパネル基板３０にビデオ信号を供給する。ビデオ信号は、パネル基板３０に接続された表示パネル５２に文字や画像を表示させるための信号である。
シリアル信号線２２は、本発明の通信信号線として機能し、ホストＣＰＵ４１とパネル基板３０との間で行われるシリアル通信を伝える。ホストＣＰＵ４１とパネル基板３０との間で行われるシリアル通信は、Ｉ２Ｃ、ＳＰＩ、Ｉ２Ｓといった周知の通信を適用することができる。以下では、シリアル通信の一例として、Ｉ２Ｃを例に説明を行う。
割り込み信号線２３は、パネル基板３０の内部で生じた割込み要求をメイン基板４０に伝えるための割込み信号ＩＮを伝える。
【００１６】
パネル基板３０には、ＬＣＤＣ（液晶ディスプレイコントローラ）３１や、ＴＰＣ（タッチパネルコントローラ）３２、マイクロコンピュータ３３、認証デバイス３４、各回路から出力される割込み信号を統合する統合回路１０と、が搭載されている。ここで、ＬＣＤＣ３１以外のデバイス（ＴＰＣ３２、マイクロコンピュータ３３、認証デバイス３４）は、ホストＣＰＵ４１とのシリアル通信行うために、割込み信号ＩＮを出力し、シリアル通信線２２の占有が設定される必要がある。そのため、ＬＣＤＣ３１、ＴＰＣ３２、マイクロコンピュータ３３は、本発明の第１回路または第２回路として機能する。
【００１７】
ＬＣＤＣ３１は、表示パネル５２と接続されており、表示パネル５２が文字や画面を表示する駆動を制御する。ＬＣＤＣ３１はビデオ信号線２１、シリアル信号線２２を介してホストＣＰＵ４１と接続している。ホストＣＰＵ４１からビデオ信号線２１を介してビデオ信号が入力すると、ＬＣＤＣ３１はこのビデオ信号をもとに表示パネル５２を駆動させる。
【００１８】
ＴＰＣ（タッチパネルコントローラ）３２は、タッチパネル５３と接続しており、このタッチパネル５３からの入力を、シリアル通信線２２を介してホストＣＰＵ４１に出力する。
【００１９】
マイクロコンピュータ３３は、操作キー５４が接続されており、操作キー５４の操作に応じて発生する信号を、シリアル通信線２２を介してホストＣＰＵ４１に出力する。
【００２０】
認証デバイス３４は、ユーザにより入力された認証情報を解析し、解析結果に応じた信号を、シリアル通信線２２を介してホストＣＰＵ４１に入力する。認証情報は、指紋認証、虹彩認証といったユーザの人体の特徴をもとに作成される情報や、ユーザにより固有に定められたパスワードである。
【００２１】
ＴＰＣ３２、マイクロコンピュータ３３、認証デバイス３４は、内部割り込み信号線２４ａ、２４ｂ、２４ｃを介して統合回路１０と接続されている。統合回路１０は、ＴＰＣ３２、マイクロコンピュータ３３、認証デバイス３４のいずれかから送信された割込み信号ＩＮを、内部割込み線２４ａ〜２４ｃを介して受信すると、この割込み信号ＩＮを統合した統合信号ＵＮを生成する。統合回路１０は、シリアル信号線２２および割込み信号線２３を介してホストＣＰＵ４１と接続されている。そのため、割込み信号線２３を流れる割込み信号ＩＮは、ＴＰＣ３２、マイクロコンピュータ３３、認証デバイス３４のいずれのデバイスから入力された割込み信号ＩＮに基づくものであっても、統合回路１０により統合され、同じ信号（統合信号ＵＮ）として、ホストＣＰＵ４１に入力する。
【００２２】
図２は、一例としての統合回路１０の内部構成を示す図である。
図２に示す統合回路１０は、内部割込み信号線２４ａ〜２４ｃに流れる割込み信号ＩＮ１〜ＩＮ３を統合するＯＲ回路１１と、ＯＲ回路１１に入力した割込み信号を識別する割込み情報を記録する割込みレジスタ１２とを備えている。図２では、割込み信号ＩＮ１は、ＴＰＣ３２からの割込み信号であり、割込み信号ＩＮ２はマイクロコンピュータ３３からの割込み信号であり、割込み信号ＩＮ３は認証デバイス３４からの割込み信号である。
【００２３】
ＯＲ回路１１には、入力側に内部割込み信号線２４ａ〜２４ｃが接続され、出力側に割込み信号線２３が接続されている。ＯＲ回路１１の入力側に接続された内部割込み信号線２４ａ〜２４ｃは分岐しており、それぞれ割込みレジスタ１２に接続されている。そのため、内部割込み信号線２４ａ〜２４ｃを流れる割込み信号ＩＮ１〜ＩＮ３はＯＲ回路１１と割込みレジスタ１２とにそれぞれに入力する。割込みレジスタ１２の出力側は、シリアル通信線２２が接続されており、割込みレジスタ１２に記録された割込み情報を、シリアル通信線２２を介してホストＣＰＵ１４に出力できるようになっている。割込み情報は、割込み信号ＩＮ１〜ＩＮ３を固有に識別するための情報である。
【００２４】
上記構成の統合回路１０では、いずれかの内部割込み信号線２４ａ〜２４ｃに割込み信号が流れると、ＯＲ回路１１と割込みレジスタ１２とに割込み信号ＩＮが入力する。ＯＲ回路１１は入力された割込み信号ＩＮを統合し、統合信号ＵＮを割込み信号線２３に出力する。また、割込みレジスタ１２は、入力した割込み信号ＩＮに応じて、元の割込み信号ＩＮを示す割込み情報を記録する。
【００２５】
（２）割込み処理
図３は、一例として、電子機器１００により行われる割込み信号を用いた制御を説明するタイミングチャートである。図３（ａ）は、内部割込み信号線２４ａに流れる信号の変化を示す。図３（ｂ）は、内部割込み信号線２４ｂに流れる信号の変化を示す。図３（ｃ）は、内部割込み信号線２４ｃに流れる信号の変化を示す。図３（ｄ）は、割込み信号線２３に流れる信号の変化を示す。図３（ｅ）は、シリアル信号線２２に流れる信号の変化を示す。
【００２６】
図３を参照しつつメイン基板４０とパネル基板３０との間で行われる割込み信号ＩＮを用いた制御を説明する。なお、図３では、マイクロコンピュータ３３から送信される割込み信号ＩＮ２により実行される割込み処理を例に各制御を説明するが、ＴＰＣ３２、認証デバイス３３からの割込み信号ＩＮにおいても、同じように適用することができる。
【００２７】
ユーザが操作キー５４を操作することでマイクロコンピュータ３３に操作信号が入力されると、マイクロコンピュータ３３は内部割込み信号線２４ｂに割込み信号ＩＮ２を流す（図３（ｂ））。
【００２８】
内部割込み信号線２４ｂに割込み信号ＩＮ２が流れると、統合回路１０は割込み信号ＩＮ２を受信し、ＯＲ回路１１が統合信号ＵＮを生成する。統合回路１０により生成された統合信号ＵＮは割込み信号線２３に流れる（図３（ｄ））。また、統合回路１０の内部では、内部割込み信号線２４ｂを流れる割込み信号ＩＮ２により割込みレジスタ１２に割込み情報が記録される。
【００２９】
割込み信号線２３を流れる統合信号ＵＮがホストＣＰＵ４１に入力すると、ホストＣＰＵ４１はシリアル通信線２２を介して統合回路１０（割込みレジスタ１２）にアクセスする。このとき、ホストＣＰＵが休止モードである場合は、統合信号ＵＮの入力により休止モードから復帰する。
一例として、ホストＣＰＵ４１は、シリアル通信線２２を介して割込み情報を読み出すためのリード信号を出力する（図３（ｅ））。シリアル信号線２２を通じてリード信号を受信した統合回路１０（割込みレジスタ１２）は、割込み情報を、シリアル通信線２２を通じてホストＣＰＵ４１に出力する（図３（ｅ））。
【００３０】
シリアル信号線２２を通じて割込み情報の返信を受けたホストＣＰＵ４１は、割込み情報により指定されているデバイス（この例では、マイクロコンピュータ３３）に対して、シリアル信号線２２を通じて割込み内容を確認する。ホストＣＰＵ４１は割込み内容の確認が取れると、シリアル通信線２２を介して割込み情報により該当したデバイスとシリアル通信を行う。
【００３１】
以上説明したようにこの第１の実施形態では、以下の効果を奏する。
第１回路や第２回路を搭載したパネル基板３０には、第１回路または第２回路からの割込み要求により出力される割込み信号ＩＮを統合して統合信号ＵＮを生成する統合回路１０が搭載されている。統合回路１０により生成された統合信号ＵＮは、パネル基板３０とメイン基板４０とを繋ぐ１つの割り込み信号線２３を通じてメイン基板４０に搭載されたホストＣＰＵ４１に送信される。そのため、パネル基板３０が複数のデバイスを備える場合でも各デバイスからの割込み要求を１つの割込み信号線２３によりメイン基板４０側のホストＣＰＵ４１に送信することができ、メイン基板４０とパネル基板３０とを繋ぐ配線数を減らすことができる。
パネル基板３０は搭載するデバイスの数に関わらず、１つの割込み信号線２３により割込み要求を行うため、パネル基板３０に搭載するデバイスの数を変更する場合でもパネル基板３０だけを変更すればよく、メイン基板４０を流用することができる。すなわち、製品の設計変更時における汎用性を高めることができる。
パネル基板３０に搭載された第１回路または第２回路からの割込み要求は、従来の構成である割込み信号線２３を流れる統合信号ＵＮを用いて行われるため、ホストＣＰＵ４１は、割込み要求がない期間に休止モードに移行することができる。その結果、電子機器の消費電力を低減することができる。
【００３２】
統合回路１０は、割り込み信号ＩＮを発生させた回路の情報を記録する記録部（割込みレジスタ１２）を備え、ホストＣＰＵ４１は、統合回路１０とつながる通信信号線（シリアル通信線２２）を用いて記録部の情報を取得する。ホストＣＰＵ４１は割込みレジスタ１２に記録された割込み情報をもとに、割込み元の回路（デバイス）を確認できるため、統合信号ＵＮが入力された後のシリアル通信をより適切に行うことが可能となる。
【００３３】
統合回路１０は、各回路（デバイス）からホストＣＰＵ４１に対する割り込み信号ＩＮをＯＲ回路により統合することで、簡易な構成により本発明の統合回路を実現することができる。
【００３４】
２．第２の実施形態：
シリアル通信の形式として、ホストＣＰＵ４１が通信するデバイスを選択するために、デバイスに対してチップセレクト信号ＣＳやリセット信号ＲＥＳＥＴを送信するものがある。チップセレクト信号ＣＳやリセット信号ＲＥＳＥＴを送信するための信号線をデバイスごとに配線すると、メイン基板４０とパネル基板３０とを繋ぐ配線数の増加につながる。そこで、この第２の実施形態では、統合回路にチップセレクト信号やリセット信号を分配する機能を持たせることで、メイン基板４０とパネル基板３０との間を繋ぐ配線数を少なくしている。
【００３５】
図４は、第２の実施形態にかかる電子機器１００の構成を示すブロック図である。なお、図で同一の符号を付したものは第１の実施形態と同様の機能を有し、その説明は繰り返さない。
図４に示す電子機器１００では、第１の実施形態同様、パネル基板３０に搭載された各デバイス３１、３２、３４は、シリアル通信線２２を介してホストＣＰＵ４１と接続されシリアル通信を行うことができる。パネル基板３０は統合回路１０１を備えており、パネル基板３０に搭載されているデバイスの内、ＴＰＣ３２、認証デバイス３４の割込み信号を統合する。また、ＴＰＣ３２と認証デバイス３４とは、割込み信号線（２４ａ、２４ｂ）、チップセレクト信号線（２５ａ、２５ｂ）、リセット信号線（２６ａ、２６ｂ）により統合回路１０１と接続されている。
【００３６】
図５は、第２の実施形態における一例としての統合回路１０１の内部構成を示す図である。図５に示す統合回路１０１は、ＯＲ回路１１と、割込みレジスタ１２とに加えて、チップセレクト信号ＣＳとリセット信号ＲＥＳＥＴとを各デバイスに分配するＧＰＩＯレジスタ１３、を備えている。
ＯＲ回路１１と割込みレジスタ１２は、第１の実施形態と同様の機能を有する。割込み信号ＩＮ１１はＴＰＣ３２から出力される割込み信号であり、割込み信号ＩＮ１２は認証デバイス３４からの割込み信号である。
ＧＰＩＯレジスタ１３は、シリアル通信線２２に接続されており、ホストＣＰＵ４１と通信することができる。また、ＧＰＩＯレジスタ１３は、チップセレクト信号線（２５ａ、２５ｂ）およびリセット信号線（２６ａ、２６ｂ）によりＴＰＣ３２、認証デバイス３４と、それぞれ接続されており、各デバイスに対してチップセレクト信号ＣＳ、リセット信号ＲＥＳＥＴを出力する。
【００３７】
次に、第２の実施形態における割込み信号を用いた制御を説明する。
図６は、第２の実施形態にかかる一例として、電子機器１００により行われる割込み信号を用いた制御を説明するタイミングチャートである。図６（ａ）は、内部割込み信号線２４ａに流れる信号の変化を示す。図６（ｂ）は、内部割込み信号線２４ｂに流れる信号の変化を示す。図６（ｃ）は、割込み信号線２３に流れる信号の変化を示す。図６（ｄ）は、シリアル信号線２２に流れる信号の変化を示す。図６（ｅ）は、チップセレクト信号線２５ａに流れる信号の変化を示す。図６（ｆ）は、チップセレクト信号線２５ｂに流れる信号の変化を示す。
図６では、ＴＰＣ３２から送信される割込み信号ＩＮ１１により実行される割込み処理により、チップセレクト信号ＣＳがＴＰＣ３２に入力されるまでを例に説明する。無論、認証デバイス３４からの割込み信号ＩＮ１２における処理や、リセット信号ＲＥＳＥＴを出力する処理においても、同じように適用することができる。
【００３８】
ユーザがタッチパネル５３を操作することで、ＴＰＣ３２が内部割込み線２４ａに割込み信号ＩＮ１１を流すと（図６（ａ）、統合回路１０１ではＯＲ回路１１と割込みレジスタ１２とに割込み信号ＩＮ１１が入力する。ＯＲ回路１１は入力された割込み信号ＩＮ１１を統合し、統合信号ＵＮを割込み信号線２３に出力する（図６（ｃ））。また、割込みレジスタ１２は、入力した割込み信号ＩＮ１１に応じて、元の割込み信号ＩＮを示す割込み情報を記録する。
【００３９】
統合信号ＵＮがホストＣＰＵ４１に入力すると、ホストＣＰＵ４１はシリアル通信線２２を介して統合回路１０１の割込みレジスタ１２にアクセスする（図６（ｄ））。例えば、ホストＣＰＵ４１は割込み情報を要求するためのリード信号をシリアル信号線２２に流す。ホストＣＰＵ４１からのアクセスに応じて、統合回路１０１（割込みレジスタ１２）は、割込み情報をシリアル通信線２２を通じてホストＣＰＵ４１に出力する（図６（ｄ））。
【００４０】
シリアル信号線２２を通じて割込み情報の返信を受けたホストＣＰＵ４１は、シリアル信号線２２を通じてＧＰＩＯレジスタ１３にアクセスする（図６（ｄ））。ホストＣＰＵ４１によるＧＰＩＯレジスタ１３へのアクセスにより、ＧＰＩＯレジスタ１３がチップセレクト信号ＣＳを送信するデバイスが設定される。ＧＰＩＯレジスタ１３は、ホストＣＰＵ４１により設定されたデバイス（ＴＰＣ３２）に対して、チップセレクト信号線２５ａを通じてチップセレクト信号ＣＳを送信する（図６（ｅ））。チップセレクト信号ＣＳ信号を受信したデバイスはシリアル通信線２２の占有が確保され、ホストＣＰＵ４１との間のシリアル通信が開始される。
【００４１】
以上説明したようにこの第２の実施形態では第１の実施形態で奏する効果に加えて以下の効果を奏する。チップセレクト信号ＣＳやリセット信号ＲＥＳＥＴを用いるシリアル通信方式においても本発明を適用することができ、メイン基板４０とパネル基板３０との間の配線数を少なくすることができる。
【００４２】
３．第３の実施形態：
図７は、第３の実施形態にかかる電子機器１００の構成を示すブロック図である。
図７に示す電子機器１００では、統合回路１０は、第３回路として機能するＬＣＤＣ３１の一部である構成が第１の実施形態と比べて異なる。なお、同一の符号を付した箇所は、第１の実施形態と同様であるため説明を繰り返さない。
【００４３】
この第３の実施形態では、メイン基板は、第１のパネル基板３５と、第２のパネル基板３６とで構成されている。第１のパネル基板３５は、ＬＣＤＣ３１が搭載されている。ＬＣＤＣ３１は、表示パネル５２の表示機能を制御するとともに、本発明の割り込みを行わない第３回路として機能する。ＬＣＤＣ３１の内部には、各デバイスからの割込み信号を統合する統合回路１０が実装されている。ＬＣＤＣ３１に実装されている統合回路１０は、内部割込み信号線２４ａ〜２４ｃを介してＴＰＣ３２、マイクロコンピュータ３３、認証デバイス３４に接続されている。
【００４４】
第２のパネル基板３６は、ＴＰＣ３２、マイクロコンピュータ３３、認証デバイス３４、が搭載されている。ＴＰＣ３２、マイクロコンピュータ３３、認証デバイス３４からの割込み信号ＩＮは、ＬＣＤＣ３１に搭載されている統合回路１０により統合される。
【００４５】
以上説明したように、この第３の実施形態では、統合回路１０をＬＣＤＣ３１の内部に形成することで２つのデバイスを１つのデバイスとすることができ、サブ基板（パネル基板）の基板サイズを小さくすることができる。なお、統合回路１０を形成する回路（デバイス）は、ＬＣＤＣ３１に限定されず、他の回路であってもよい。
また、サブ基板を分割することで、基板レイアウトをより柔軟に設定することができ、電子機器の設計の自由度を高めることができる。
【００４６】
４．第４の実施形態：
サブ基板として機能する基板は、パネル基板に限定されず、他の基板であってもよい。図８は、第４の実施形態にかかる一例としての電子機器の構成を示すブロック構成図である。
図８では、電子機器としてプリンターを例に説明を行う。図８に示す電子機器１１０では、メイン基板４０が本発明のメイン基板４０であり、センサー基板６０が本発明のサブ基板である。なお、メイン基板４０には、パネル基板３０が接続されており、このパネル基板３０は、上記した第１〜第３の実施形態と同様の機能を備えている。
【００４７】
センサー基板６０は、センサー７０、７１が接続されており、各センサー７０、７１の検知に応じた信号を内部で変換し、シリアル通信線１２２を介してメイン基板４０のホストＣＰＵ４１に出力する。センサー７０、７１は、ラインセンサーや、ポテンションメーター、加速度センサー等である。
【００４８】
センサー基板６０には、センサー７０、７１とそれぞれ接続し、各センサー７０、７１からの入力をアナログ・デジタル変換するＡ／Ｄ変換回路６１、６２が搭載されている。Ａ／Ｄ変換回路６１、６２はそれぞれシリアル通信線１２２を通じてホストＣＰＵ４１に接続されており、このシリアル通信線１２２を通じてＡ／Ｄ変換された信号をホストＣＰＵ４１に出力する。
【００４９】
Ａ／Ｄ変換回路６１、６２は、内部割込み信号線１２４ａ、１２４ｂを通じて統合回路１０２に接続されている。統合回路１０２は、他の実施形態と同様、Ａ／Ｄ変換回路６１、６２からの割込み信号を統合した統合信号ＵＮを、割込み信号線１２３を通じてホストＣＰＵ４１に出力する。
【００５０】
センサー基板６０では、センサー７０からの検知信号がＡ／Ｄ変換回路６１に入力すると、Ａ／Ｄ変換回路６１は割込み信号ＩＮを内部割込み信号線１２４ａに流す。統合回路１０２は割込み信号ＩＮを統合し、統合信号ＵＮを割込み信号線１２３に流す。メイン基板４０では、ホストＣＰＵ４１は統合信号ＵＮを受信すると、シリアル通信線１２２を通じて統合回路１０２の割込みレジスタにアクセスする。ホストＣＰＵ４１は割込みレジスタに記録された割込み情報により指定されるＡ／Ｄ変換回路６１と、シリアル通信を開始する。なお、説明は省略するが、センサー７１からの検知信号が入力される場合でも、シリアル通信は同様の動作となる。
【００５１】
以上説明したように、この第４の実施形態では、センサーの入力を統合する基板（センサー基板６０）においても、本発明を適用することができる。
【００５２】
５．その他の実施形態：
電子機器としてプリンターを例に説明を行ったのは一例に過ぎない。
電子機器としては、プリンターにスキャナー等の読み取り装置を搭載した複合機、ＰＣ等の表示装置、ウェアラブルデバイスであってもよい。
【００５３】
サブ基板に搭載される第１回路または第２回路は、明細書中で示したものに限定されず、メイン基板と通信を行う際に割込み信号を出力するものであればどのような回路（デバイス）を用いるものであってもよい。
【００５４】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００５５】
１０…統合回路、２１…ビデオ信号線、２２…シリアル信号線、２３…割込み信号線、３０…パネル基板、３１…ＬＣＤＣ、３２…ＴＰＣ、３３…マイクロコンピュータ、３４…認証デバイス、４０…メイン基板、４１…ホストＣＰＵ、５０…ヘッドモジュール、５１…搬送機構、５２…表示パネル、５３…タッチパネル、５４…操作キー
【図１】
2016033702.tif 000003
【図２】
2016033702.tif 000004
【図３】
2016033702.tif 000005
【図４】
2016033702.tif 000006
【図５】
2016033702.tif 000007
【図６】
2016033702.tif 000008
【図７】
2016033702.tif 000009
【図８】
2016033702.tif 000010