(57)【要約】【課題】  スイッチング電源回路のスイッチング損失の抑制を図る。【解決手段】  スイッチング電源回路１は、２個のスイッチ素子３，４と、制御回路５と、充電回路６とを備える。スイッチ素子３，４は、直列に接続されている。制御回路５は、スイッチ素子３，４の一方がオフ状態となった場合に、他方がオン状態となるようにスイッチ素子３，４のスイッチング動作を制御する。充電回路６は、制御回路５の制御動作に基づいて、オン状態からオフ状態に切り換え制御されたスイッチ素子３（あるいはスイッチ素子４）の寄生容量７（あるいは寄生容量８）の充電を促進する。【選択図】      図１
2016158378.tif 000002
【特許請求の範囲】
【請求項１】
直列接続されている２個のスイッチ素子と、
それらスイッチ素子の一方がオフ状態となった場合に、他方がオン状態となるように、前記スイッチ素子のスイッチング動作を制御する制御回路と、
前記制御回路の制御動作に基づいて、オン状態からオフ状態に切り換え制御された前記スイッチ素子の寄生容量の充電を促進する充電回路と
を備えているスイッチング電源回路。
【請求項２】
トランスをさらに備え、
前記各スイッチ素子は、前記トランスの一次コイル側に設けられ、
前記充電回路は、当該充電回路と、オン状態からオフ状態に切り換え制御された前記スイッチ素子の寄生容量と、前記トランスの一次コイル側に設けられている入力コンデンサとを通る経路でもって電流を通電させ、前記入力コンデンサに蓄積されているエネルギーを利用して、オフ状態に切り換え制御された前記スイッチ素子の寄生容量の充電を促進する請求項１に記載のスイッチング電源回路。
【請求項３】
前記充電回路は、２個のスイッチ素子の一方がオン状態からオフ状態に切り換え制御された場合に、そのオフ状態に切り換え制御された前記一方のスイッチ素子の寄生容量と、前記入力コンデンサと、当該充電回路とを通る経路でもって電流を通電させ、前記入力コンデンサに蓄積されているエネルギーを利用して、オフ状態に切り換え制御された前記一方のスイッチ素子の寄生容量の充電を促進すると共に、他方の前記スイッチ素子がオフ状態からオン状態に切り換えられるまでの期間において、当該他方のスイッチ素子の寄生ダイオードにも電流を通電させ当該他方のスイッチ素子の寄生容量を放電する請求項２に記載のスイッチング電源回路。
【請求項４】
前記充電回路は、スイッチ素子を有して構成され、当該スイッチ素子が前記制御回路によってスイッチング制御されることによって、当該充電回路を通る前記電流経路の導通と非導通とが切り換えられる請求項２又は請求項３に記載のスイッチング電源回路。
【請求項５】
直列接続されている２個のスイッチ素子の一方がオフ状態となった場合に、他方がオン状態となるように、前記スイッチ素子のスイッチング動作を制御する制御回路の制御動作を検知し、
前記スイッチ素子の一方がオン状態からオフ状態に切り換え制御されたことを検知した場合に、当該スイッチ素子の寄生容量の充電を促進するスイッチング損失抑制方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続されている２個のスイッチ素子を備えたスイッチング電源回路に係る技術に関する。
【背景技術】
【０００２】
特許文献１には、ハーフブリッジ型スイッチング電源回路の一例が開示されている。ハーフブリッジ型スイッチング電源回路は、直列接続されている２個のスイッチ素子を備えている。これらスイッチ素子は、一方がオフ状態となった場合に、他方がオン状態となるようにスイッチング動作が制御される。当該スイッチ素子は、トランスに接続されており、そのようなスイッチング動作によってトランスに発生したエネルギーを出力側に供給している。
【０００３】
なお、特許文献２は、軽負荷から定格負荷、重負荷までの広範囲の負荷に対して、高い効率でもって動作でき、かつ、出力応答性に優れたスイッチング電源回路を開示している。特許文献３は、圧電素子を駆動する回路の電力効率の向上を図る技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２０１０５４号公報
【特許文献２】国際公開第２０１１／１１１４８３号
【特許文献３】特開２００８−２８３８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に表されているようなスイッチング電源回路において、スイッチ素子のスイッチング動作を高周波化することによって、回路を構成するコイル類やコンデンサ等の回路部品の小型化が図られている。
【０００６】
しかしながら、その一方で、スイッチ素子のスイッチング動作を高周波化することにより、次のようなスイッチング損失の問題が大きくなってきている。すなわち、特許文献１では、スイッチ素子は半導体スイッチ素子であり、寄生容量を持つ。スイッチ素子がオン状態からオフ状態に切り換わることにより、当該スイッチ素子の寄生容量の充電が始まり、これにより、スイッチ素子の電圧が上昇し始める。また、スイッチ素子がオフ状態に切り換わることにより、スイッチ素子の通電電流が減少していく。この状態（つまり、スイッチ素子に電圧が印加し、かつ、電流が通電している状態）のために、電力損失（スイッチング損失）が発生する。高周波化すると、スイッチ素子がオフする回数が増加するので、電力損失（スイッチング損失）が増加する。
【０００７】
本発明は上記課題を解決するために考え出された。すなわち、本発明の主な目的は、スイッチング電源回路のスイッチング損失の抑制を図る技術を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明のスイッチング電源回路は、
直列接続されている２個のスイッチ素子と、
それらスイッチ素子の一方がオフ状態となった場合に、他方がオン状態となるように、前記スイッチ素子のスイッチング動作を制御する制御回路と、
前記制御回路の制御動作に基づいて、オン状態からオフ状態に切り換え制御された前記スイッチ素子の寄生容量の充電を促進する充電回路と
を備えている。
【０００９】
また、本発明のスイッチング損失抑制方法は、
直列接続されている２個のスイッチ素子の一方がオフ状態となった場合に、他方がオン状態となるように、前記スイッチ素子のスイッチング動作を制御する制御回路の制御動作を検知し、
前記スイッチ素子の一方がオン状態からオフ状態に切り換え制御されたことを検知した場合に、当該スイッチ素子の寄生容量の充電を促進する。
【発明の効果】
【００１０】
本発明によれば、スイッチング電源回路のスイッチング損失の抑制を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る第１実施形態のスイッチング電源回路の回路構成を簡略化して表すブロック図である。
【図２】第１実施形態のスイッチング電源回路の回路動作例とその効果を説明する図である。
【図３】本発明に係る第２実施形態のスイッチング電源回路の回路構成を表す回路図である。
【図４】第２実施形態のスイッチング電源回路の回路動作例を表すタイムチャートである。
【図５】充電回路の動作例を説明する図である。
【図６】さらに、充電回路の動作例を説明する図である。
【図７】第２実施形態のスイッチング電源回路による効果を説明する図である。
【図８】その他の実施形態を説明する図である。
【発明を実施するための形態】
【００１２】
以下に、本発明に係る実施形態を図面を参照しながら説明する。
【００１３】
＜第１実施形態＞
図１は、本発明に係る第１実施形態のスイッチング電源回路の回路構成を簡略化して表す回路図である。第１実施形態のスイッチング電源回路１は、２個のスイッチ素子３，４と、制御回路５と、充電回路６とを備えている。
【００１４】
スイッチ素子３，４は、直列に接続されている。これら各スイッチ素子３，４は、例えば半導体スイッチ素子であり、それぞれ、寄生容量（内部容量）７，８を持つ。
【００１５】
制御回路５は、それらスイッチ素子３，４の一方がオフ状態となった場合に、他方がオン状態となるようにスイッチ素子３，４のスイッチング動作を制御する機能を備えている。
【００１６】
充電回路６は、制御回路５の制御動作に基づいて、オン状態からオフ状態に切り換え制御されたスイッチ素子３（あるいはスイッチ素子４）の寄生容量７（あるいは寄生容量８）の充電を促進する回路構成を備えている。
【００１７】
この第１実施形態のスイッチング電源回路１は、充電回路６を備え、当該充電回路６によって、オン状態からオフ状態に切り換え制御されたスイッチ素子３，４の寄生容量７，寄生容量８の充電を促進できる。これにより、当該スイッチング電源回路１は、スイッチ素子３，４がオン状態からオフ状態に切り換わる際のスイッチング損失を抑制できるという効果を得ることができる。
【００１８】
この効果を図２を利用して説明する。図２は、スイッチング電源回路１の回路動作を表す信号や電圧等の波形図である。この図２に表されている信号Ｓ３は、制御回路５がスイッチ素子３をスイッチング制御するためにスイッチ素子３に供給する信号の一例である。信号Ｓ４は、制御回路５がスイッチ素子４をスイッチング制御するためにスイッチ素子４に供給する信号の一例である。
【００１９】
ここで、充電回路６が設けられていないと仮定する。この場合に、信号Ｓ３，Ｓ４によってスイッチ素子３，４がスイッチング制御されると、例えば、スイッチ素子３には、図２における実線の波形Ｖ２で表されるような電圧が印加し、点線の波形Ｉ２で表されるような電流が通電する。
【００２０】
つまり、スイッチ素子３がオン状態からオフ状態に切り換え制御された場合に、スイッチ素子３の寄生容量７の充電が開始され、スイッチ素子３には電圧Ｖ２が発生し始める。一方、スイッチ素子３に通電する電流Ｉ２は徐々に減少する。このような電圧Ｖ２と電流Ｉ２によって、スイッチ素子３をオフ状態に切り換えた場合に、図２におけるハッチング領域Ｍで表されるようなスイッチング損失（電力損失）が発生する。
【００２１】
これに対し、この第１実施形態では、スイッチング電源回路１は充電回路６を備え、スイッチ素子３，４がオフ状態に切り換え制御された場合に、充電回路６によって、スイッチ素子３，４の寄生容量７，８の充電を促進することができる。この充電回路６による寄生容量７，８の充電促進によって、例えば、スイッチ素子３には、図２における実線の波形Ｖ１に表されるような電圧が発生する。つまり、スイッチ素子３がオフ状態に切り換え制御された場合に、スイッチ素子３の電圧Ｖ１が急激に立ち上がり、これに伴い図２の点線の波形Ｉ１に表されるようにスイッチ素子３の通電電流Ｉ１が急激に減少する。これにより、スイッチ素子３に電圧Ｖ１が発生し、かつ、電流Ｉ１が通電している状態となることが抑制され、スイッチング損失が削減される（図２における電圧Ｖ２と電流Ｉ２に因る領域Ｍがほぼ無くなる）。スイッチ素子４に関しても同様であり、スイッチ素子４がオフ状態に切り換え制御された場合に、スイッチ素子４に電圧が発生し、かつ、電流が通電している状態となることが抑制され、スイッチング損失が削減される。よって、第１実施形態のスイッチング電源回路１は、スイッチング損失を抑制できる。
【００２２】
＜第２実施形態＞
以下に、本発明に係る第２実施形態を説明する。
【００２３】
図３は、第２実施形態のスイッチング電源回路の主要な回路構成を表す回路図である。第２実施形態のスイッチング電源回路２０は、ハーフブリッジ型のスイッチング電源回路である。このスイッチング電源回路２０は、トランス２１と、入力回路２２と、出力回路２３と、制御回路２４と、充電回路２５とを備えている。
【００２４】
トランス２１の一次側に入力回路２２が接続され、トランス２１の二次側に出力回路２３が接続されている。入力回路２２は、２個のスイッチ素子Ｑ１，Ｑ２を有している。これらスイッチ素子Ｑ１，Ｑ２は、ＦＥＴ（Field Effect Transistor（電界効果トランジスタ））である。これにより、スイッチ素子Ｑ１，Ｑ２は、それぞれ、内部構造による寄生容量（内部容量）ＣQ1，ＣQ2と寄生ダイオード（内部ダイオード）ＤQ1，ＤQ2を持つ。
【００２５】
スイッチ素子Ｑ１，Ｑ２は、スイッチ素子Ｑ１のソース側とスイッチ素子Ｑ２のドレイン側とが接続される態様でもって直列に接続されている。これらスイッチ素子Ｑ１，Ｑ２の直列接続回路に並列に入力コンデンサＣ１が接続されている。さらに、スイッチ素子Ｑ１，Ｑ２の直列接続回路には、コンデンサＣ２，Ｃ３の直列接続回路が並列に接続されている。スイッチ素子Ｑ１，Ｑ２の接続部は、インダクタンスＬ１を介してトランス２１の一次コイルの一端側に接続されている。トランス２１の一次コイルの他端側は、コンデンサＣ２，Ｃ３の接続部に接続されている。
【００２６】
トランス２１の二次コイルに接続されている出力回路２３は、トランス２１の二次コイルから出力されたエネルギーを整流平滑し、当該整流平滑した電圧を出力部ＯＵＴから負荷（図示せず）に出力する機能を備えている。この第２実施形態では、出力回路２３は、そのような機能を実現できれば、その回路構成は限定されず、適宜な回路構成を採用してよい。ここでは、出力回路２３の回路構成の説明は省略する。
【００２７】
充電回路２５はスイッチ素子Ｑ３を有している。このスイッチ素子Ｑ３もスイッチ素子Ｑ１，Ｑ２と同様にＦＥＴ素子であり、当該スイッチ素子Ｑ３のドレイン側には、ダイオードＤ１，Ｄ２のカソード側がそれぞれ接続されている。ダイオードＤ１のアノード側にはダイオードＤ３のカソード側が接続され、ダイオードＤ２のアノード側にはダイオードＤ４のカソード側が接続されている。ダイオードＤ３，Ｄ４のアノード側はスイッチ素子Ｑ３のソース側に接続されている。ダイオードＤ２，Ｄ４の接続部は、トランス２１の一次コイルの一端側に接続され、ダイオードＤ１，Ｄ３の接続部は、トランス２１の一次コイルの他端側に接続されている。
【００２８】
制御回路２４は、スイッチ素子Ｑ１，Ｑ２，Ｑ３のゲート側に接続されており、スイッチ素子Ｑ１，Ｑ２，Ｑ３のスイッチング動作を制御する回路構成を備えている。図４は、スイッチング電源回路２０の回路動作を表すタイムチャートである。この図４に表される波形Ｑ１は制御回路２４からスイッチ素子Ｑ１のゲートに印加される信号波形の一例を表している。波形Ｑ２は制御回路２４からスイッチ素子Ｑ２のゲートに印加される信号波形の一例を表している。波形Ｑ３は制御回路２４からスイッチ素子Ｑ３のゲートに印加される信号波形の一例を表している。
【００２９】
制御回路２４は、例えば、次に述べるようにスイッチング動作するようにスイッチ素子Ｑ１，Ｑ２を制御する。すなわち、スイッチ素子Ｑ１，Ｑ２は、図４における波形Ｑ１，Ｑ２に表されるように、一方がオフ状態であるとき、他方がオン状態となる。また、スイッチ素子Ｑ１，Ｑ２は予め設定された周期でもってオフ状態からオン状態に切り換わる。さらに、スイッチ素子Ｑ１，Ｑ２は、出力回路２３から負荷に供給される出力電圧Ｖoutと予め定められた設定電圧Ｖsとの差分に応じて、出力電圧Ｖoutが設定電圧Ｖsに安定化するように、オン状態である期間（オン期間）の長さが変動する。
【００３０】
さらに、図４における波形Ｑ３に表されるように、制御回路２４は、スイッチ素子Ｑ１，Ｑ２がそれぞれオン状態からオフ状態に切り換わるタイミングでもって、オフ状態からオン状態に切り換わるようにスイッチ素子Ｑ３をスイッチング制御する。さらにまた、この第２実施形態では、制御回路２４は、スイッチ素子Ｑ１，Ｑ２がオン状態に切り換わるタイミングでもってオン状態からオフ状態に切り換わるようにスイッチ素子Ｑ３をスイッチング制御する。
【００３１】
なお、スイッチ素子Ｑ１，Ｑ２，Ｑ３を上記のようにスイッチング制御する回路構成には様々な回路構成が有り、ここでは、制御回路２４は、何れの回路構成を採用してもよく、その説明は省略する。
【００３２】
この第２実施形態のスイッチング電源回路２０は上記のように構成されている。次に、このスイッチング電源回路２０における入力回路２２と充電回路２５の回路動作を図４〜図６を利用して説明する。
【００３３】
例えば、スイッチ素子Ｑ１がオン状態であり、スイッチ素子Ｑ２がオフ状態である場合に、スイッチ素子Ｑ１がオフ状態に切り換えられると（図４における時間ｔ１）、スイッチ素子Ｑ１，Ｑ２が両方共にオフ状態となる。また、スイッチ素子Ｑ１がオフ状態に切り換えられると共に、スイッチ素子Ｑ３がオン状態に切り換えられる。この時、スイッチ素子Ｑ１の寄生容量ＣQ1には電荷が蓄積されていない状態であり、スイッチ素子Ｑ２の寄生容量ＣQ2は電荷が蓄積されている充電状態である。
【００３４】
上記のようなスイッチ素子Ｑ１，Ｑ３の切り換えによって、入力回路２２と充電回路２５には、図５に表されるような電流ＩＭが通電する。つまり、電流ＩＭは、入力コンデンサＣ１からスイッチ素子Ｑ１の寄生容量ＣQ1→インダクタンスＬ１→ダイオードＤ２→スイッチ素子Ｑ３→ダイオードＤ３→コンデンサＣ３を通って入力コンデンサＣ１に戻る経路でもって通電する。この電流ＩＭの通電によって、スイッチ素子Ｑ１の寄生容量ＣQ1に電荷が蓄積されていき、当該寄生容量ＣQ1が充電される。
【００３５】
図４に表される波形ＶQ1は、スイッチ素子Ｑ１のドレイン−ソース間電圧ＶQ1を表している。上記のようなスイッチ素子Ｑ１の寄生容量ＣQ1の充電によって、図４における時間ｔ１から時間ｔ２までの期間における波形ＶQ1のように、スイッチ素子Ｑ１のドレイン−ソース間電圧ＶQ1は上昇する。これに伴い、図４における波形ＩQ1で表されるドレイン−ソース間を通電する電流ＩQ1は減少する。
【００３６】
また、電流ＩＭがコンデンサＣ３から入力コンデンサＣ１に通電する途中で、電流ＩＭの一部Ｉｍが分流し、当該電流Ｉｍは、スイッチ素子Ｑ２の寄生ダイオードＤQ2を通ってインダクタンスＬ１に流れる経路でもって通電する。この電流Ｉｍの通電によって、スイッチ素子Ｑ２の寄生容量ＣQ2の電荷が放電する。これにより、図４において波形ＶQ2で表されるように、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶQ2は低下する。なお、図４における波形ＩQ2はドレイン−ソース間を通電する電流ＩQ2の波形を表している。
【００３７】
その後、制御回路２４からスイッチ素子Ｑ２に、当該スイッチ素子Ｑ２をオン状態にする信号Ｑ２が加えられると（時間ｔ３）、スイッチ素子Ｑ２の寄生ダイオードＤQ2に僅かに電流が通電する。そして、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶQ2がゼロボルトの状態で、スイッチ素子Ｑ２がオン状態になる。このように、スイッチ素子Ｑ２がオン状態に切り換えられると共に、スイッチ素子Ｑ３がオン状態からオフ状態に切り換えられる。
【００３８】
然る後に、スイッチ素子Ｑ２がオン状態からオフ状態に切り換えられると（時間ｔ４）、スイッチ素子Ｑ１，Ｑ２が両方共にオフ状態となる。また、スイッチ素子Ｑ２がオフ状態に切り換えられると共に、スイッチ素子Ｑ３がオン状態に切り換えられる。この時、スイッチ素子Ｑ１の寄生容量ＣQ1には電荷が蓄積されている充電状態であり、スイッチ素子Ｑ２の寄生容量ＣQ2は電荷が蓄積されていない状態である。
【００３９】
上記のようなスイッチ素子Ｑ２，Ｑ３の切り換えによって、入力回路２２と充電回路２５には、図６に表されるような電流ＩＮが通電する。つまり、電流ＩＮは、入力コンデンサＣ１からコンデンサＣ２→ダイオードＤ１→スイッチ素子Ｑ３→ダイオードＤ４→インダクタンスＬ１→スイッチ素子Ｑ２の寄生容量ＣQ2を通って入力コンデンサＣ１に戻る経路でもって通電する。この電流ＩＮの通電によって、スイッチ素子Ｑ２の寄生容量ＣQ2に電荷が蓄積されていき、当該寄生容量ＣQ2が充電される。これにより、図４における時間ｔ４から時間ｔ５までの期間における波形ＶQ2に表されるように、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶQ2は上昇する。これに伴い、図４における波形ＩQ2で表されるドレイン−ソース間を通電する電流ＩQ2は減少する。
【００４０】
また、電流ＩＮがインダクタンスＬ１からスイッチ素子Ｑ２の寄生容量ＣQ2に通電する途中で、電流ＩＮの一部Ｉｎが分流し、当該電流Ｉｎは、スイッチ素子Ｑ１の寄生ダイオードＤQ1を通ってコンデンサＣ２に向う経路でもって通電する。この電流Ｉｎの通電によって、スイッチ素子Ｑ１の寄生容量ＣQ1の電荷が放電する。これにより、図４における時間ｔ４から時間ｔ５までの期間に表されるように、スイッチ素子Ｑ１のドレイン−ソース間電圧ＶQ1は低下する。
【００４１】
その後、制御回路２４からスイッチ素子Ｑ１に、当該スイッチ素子Ｑ１をオン状態にする信号Ｑ１が加えられると（時間ｔ６）、スイッチ素子Ｑ１の寄生ダイオードＤQ1に僅かに電流が通電する。そして、スイッチ素子Ｑ１のドレイン−ソース間電圧ＶQ1がゼロボルトの状態で、スイッチ素子Ｑ１がオン状態になる。このように、スイッチ素子Ｑ１がオン状態に切り換えられると共に、スイッチ素子Ｑ３がオン状態からオフ状態に切り換えらえる。
【００４２】
この第２実施形態のスイッチング電源回路２０は、充電回路２５を備え、当該充電回路２５によって、オン状態からオフ状態に切り換え制御されたスイッチ素子Ｑ１，Ｑ２の寄生容量ＣQ1，ＣQ2の充電を促進できる。すなわち、図７には、スイッチ素子Ｑ１の寄生容量ＣQ1の充電電圧に応じたドレイン−ソース間電圧ＶQ1と、ドレイン−ソース間に通電する電流ＩQ1との波形例が表されている。また、図７には、比較例として、充電回路２５が設けられていない場合におけるスイッチ素子Ｑ１のドレイン−ソース間電圧Ｖq1と、ドレイン−ソース間に通電する電流Ｉq1との波形例も表されている。図７における波形ＶQ1，Ｖq1の比較によっても分かるように、スイッチ素子Ｑ１がオン状態からオフ状態に切り換えられた場合に(時間ｔ１)、充電回路２５によって、スイッチ素子Ｑ１の寄生容量ＣQ1は、充電回路２５が無い場合に比べて、急激に充電される。また、これにより、スイッチ素子Ｑ１がオン状態からオフ状態に切り換えられた場合にスイッチ素子Ｑ１のドレイン−ソース間の通電電流ＩQ1が急激に減少する。これにより、スイッチング電源回路２０は、スイッチ素子Ｑ１がオン状態からオフ状態に切り換えられた場合に、スイッチング素子Ｑ１において、電圧ＶQ1が印加し、かつ、電流ＩQ1が通電している状態が発生することを抑制できる（図７における領域Ｐを参照）。このため、第２実施形態のスイッチング電源回路２０は、図７におけるハッチング領域Ｍにて表されるような電圧Ｖq1と電流Ｉq1に因るスイッチング損失を非常に小さく抑制することができる。
【００４３】
スイッチ素子Ｑ２がオン状態からオフ状態に切り換えられた場合においても上記同様であり、スイッチング電源回路２０は、スイッチ素子Ｑ２でのスイッチング損失をも非常に小さく抑制できる。
【００４４】
よって、スイッチング電源回路２０は、スイッチ素子Ｑ１，Ｑ２のスイッチング損失を抑制でき、回路効率の向上を図ることができる。また、充電回路２５の回路構成は簡素であることから、スイッチング電源回路２０は、部品点数の大幅な増加を抑えつつ、上記のようなスイッチング損失を抑制できるという効果を得ることができる。さらに、充電回路２５を設けても、スイッチング電源回路２０は、スイッチ素子Ｑ１，Ｑ２のゼロボルトスイッチングを実現している。
【００４５】
＜その他の実施形態＞
なお、この発明は第１や第２の実施形態に限定されず、様々な実施形態を採り得る。例えば、第２実施形態では、充電回路２５は、スイッチ素子Ｑ３とダイオードＤ１〜Ｄ４とを有して構成されている。これに代えて、充電回路２５は、図８に表されるように、スイッチ素子Ｑ４，Ｑ５により構成されてもよい。
【００４６】
この図８に表される充電回路２５では、スイッチ素子Ｑ４，Ｑ５は、ＦＥＴ素子である。スイッチ素子Ｑ４のソース側がトランス２１の一次コイルの一端側に接続され、スイッチ素子Ｑ５のソース側がトランス２１の一次コイルの他端側に接続されている。また、スイッチ素子Ｑ４，Ｑ５のドレイン側同士が接続されている。これらスイッチ素子Ｑ４，Ｑ５のゲートは、それぞれ、制御回路２４に接続されており、スイッチ素子Ｑ４，Ｑ５は、制御回路２４によって、スイッチング動作が制御される。例えば、制御回路２４は、第２実施形態における充電回路２５のスイッチ素子Ｑ３がオンするタイミングと同様なタイミングでもってオンするようにスイッチ素子Ｑ４，Ｑ５を制御する。また、制御回路２４は、第２実施形態における充電回路２５のスイッチ素子Ｑ３がオフするタイミングと同様なタイミングでもってオフするようにスイッチ素子Ｑ４，Ｑ５を制御する。
【００４７】
図８における充電回路２５を採用することは、充電回路２５を構成する素子の数を削減できる。また、ダイオードではなく、ＦＥＴ素子により構成するので、充電回路２５は、第２実施形態における充電回路２５よりも導通損失を小さくすることができる。
【符号の説明】
【００４８】
１，２０  スイッチング電源回路
３，４，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５  スイッチ素子
５，２４  制御回路
６，２５  充電回路
７，８，ＣQ1，ＣQ2  寄生容量
【図１】
2016158378.tif 000003
【図２】
2016158378.tif 000004
【図３】
2016158378.tif 000005
【図４】
2016158378.tif 000006
【図５】
2016158378.tif 000007
【図６】
2016158378.tif 000008
【図７】
2016158378.tif 000009
【図８】
2016158378.tif 000010