(57)【要約】【課題】エピタキシャル層中の結晶欠陥の存在を容易に把握する。【解決手段】炭化珪素から作られ、複数のマイクロパイプを有する単結晶基板１が準備される。単結晶基板１上に、炭化珪素から作られ、複数のマイクロパイプ２のうち少なくとも一部を引き継いだエピタキシャル層３が形成される。エピタキシャル層３は、Ｓｉ原子に対するＣ原子の比率が１．０以上１．５以下となるようにＳｉ原子およびＣ原子を含む原料ガスを用いた、１６３０℃以上１６８０℃以下の成長温度に加熱された単結晶基板１上での、１μｍ／ｈ以上５μｍ／ｈ以下の成長速度でのエピタキシャル成長によって形成される。【選択図】図５
2016127201.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素から作られ、複数のマイクロパイプを有する単結晶基板を準備する工程と、
前記単結晶基板上に、炭化珪素から作られ、前記複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程とを備え、前記エピタキシャル層を形成する工程は、Ｓｉ原子に対するＣ原子の比率が１．０以上１．５以下となるようにＳｉ原子およびＣ原子を含む原料ガスを用いた、１６３０℃以上１６８０℃以下の成長温度に加熱された前記単結晶基板上での、１μｍ／ｈ以上５μｍ／ｈ以下の成長速度でのエピタキシャル成長によって行われる、炭化珪素エピタキシャル基板の製造方法。
【請求項２】
前記エピタキシャル層は、前記単結晶基板の前記複数のマイクロパイプの９５％以上を引き継いでいる、請求項１に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項３】
前記単結晶基板は、（０００１）面に対して１°以上１０°以下のオフ角を有する面方位を有する、請求項１または２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項４】
炭化珪素から作られ、複数のマイクロパイプを有する単結晶基板を準備する工程と、
前記単結晶基板上に、炭化珪素から作られ、前記複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程とを備え、前記エピタキシャル層を形成する工程は、Ｓｉ原子に対するＣ原子の比率が１．０以上１．５以下となるようにＳｉ原子およびＣ原子を含む原料ガスを用いた、１６３０℃以上１６８０℃以下の成長温度に加熱された前記単結晶基板上での、１μｍ／ｈ以上５μｍ／ｈ以下の成長速度でのエピタキシャル成長によって行われ、さらに
前記エピタキシャル層に電気的に接続された電極を形成する工程を備える、炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来から広く用いられているシリコン単結晶に比して炭化珪素単結晶は、高い絶縁破壊電界強度および高い熱伝導率をはじめとする優れた物性を有する。このため炭化珪素基板を用いることで半導体装置の性能を高めることが期待されており、特に、パワーデバイスにおける省エネルギー性能の向上が期待されている。
【０００３】
炭化珪素には、同一の化学式ＳｉＣで表されるものの、異なる結晶構造を有する結晶多形が存在する。具体的には、２Ｈ、３Ｃ、４Ｈ、６Ｈ、８Ｈ、１５Ｒ型などが存在する。これらの中でも、大きな電圧を扱うパワーデバイスの用途には４Ｈ型の炭化珪素が特に適している。４Ｈ型においては、バンドギャップが３．２６ｅＶと大きく、またｃ軸に平行な方向と垂直な方向との間での電子移動度の異方性が小さい。これらの特性はパワーデバイス向けの基板として利点となる。なお「４Ｈ」という名称において、「Ｈ」は結晶多形が六方晶系（Ｈｅｘａｇｏｎａｌ）であることを示し、「４」は、六方晶系のｃ軸に沿った基本単位構造が、Ｓｉ（シリコン）およびＣ（カーボン）からなる２原子層の４回の積層により構成されることを示している。
【０００４】
上述したように結晶多形に依存して物性が異なる。このため、１つの基板から炭化珪素半導体素子をできるだけ多く得るためには、基板の径を大きくしつつ、その全体を単一の結晶多形からなるものとする必要がある。一般的に単結晶の炭化珪素基板は、単結晶インゴットから切り出されることで得られる。単結晶インゴットは、ＳｉおよびＣを含む原料をるつぼ内で昇華させ、この昇華した原料を用いて種結晶上で成長を行う手法（昇華法）により製造される。この製造技術は年々向上しており、従来は約１００ｍｍ（４インチ）径程度の基板が主であったが、現在では最大で約１５０ｍｍ（６インチ）径のものが市場供給されるようになっている。しかしながら、それらは、通常、非常に高密度で結晶欠陥を有している。代表的な結晶欠陥としては、貫通らせん転位、貫通刃状転位、基底面転位、積層欠陥などが挙げられる。このため結晶欠陥を低減する試みが広くなされている。
【０００５】
上記の単結晶基板（バルク基板とも称する）を用いて炭化珪素半導体装置が製造される際、多くの場合、バルク基板上に活性層が形成される。活性層の不純物濃度が制御されることで、装置の耐電圧および素子抵抗を調整することができる。活性層は、基板上に炭化珪素をエピタキシャル成長させることで得られ、通常はＳｉ原子およびＣ原子を含む原料ガスを用いた化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により作製される。つまり、半導体装置の製造のために、バルク基板とその上に形成されたエピタキシャル層とを有する構造（エピタキシャル基板とも称する）が準備される。
【０００６】
エピタキシャル基板の形成時に、前述したバルク基板の結晶欠陥がエピタキシャル層中に伝播することで、各種半導体装置の動作に悪影響を与え得ることが知られている。結晶欠陥のうちマイクロパイプと呼ばれるものは炭化珪素半導体装置を作製する上で特に障害となりやすい。マイクロパイプは、六方晶炭化珪素のｃ軸方向に伝播する結晶欠陥であり、その内部が中空である。このため、ｃ軸に垂直な面である｛０００１｝面、またはこの面に対して数度程度のオフ角を有する面を面方位として有するエピタキシャル基板を用いた半導体素子においては、上記の中空構造がおおよそ厚さ方向に沿って延びることにより悪影響が生じやすい。具体的には、所望の耐電圧を達成できないなど、初期特性が著しく悪化することがある。昇華法による基板作製技術の向上によりバルク基板中のマイクロパイプは低減されてきているが、マイクロパイプを完全になくすことは、現状、困難である。
【０００７】
上記のようにマイクロパイプが不可避的に存在することから、１つの基板上に複数の半導体素子が作製された場合に、これら素子のうちマイクロパイプ上に形成されたものが不良となることがある。この結果、１つの基板からとれる半導体素子の数が減ってしまう。すなわちマクロパイプに起因して歩留まりが低下してしまう。このため、バルク基板上でのエピタキシャル成長においてバルク基板からエピタキシャル層へマイクロパイプが伝播しないようにすることによりエピタキシャル層中のマイクロパイプを低減することが検討されている。例えば国際公開第２００３／０７８７０２号（特許文献１）によれば、ＣＶＤ法を用いて炭化珪素基板上にいわゆるステップフロー成長によってエピタキシャル層を形成する際に、マイクロパイプを閉塞させ複数の貫通らせん転位に分解する方法が開示されている。この他にも、マイクロパイプを閉塞させる試みは広くなされている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００３／０７８７０２号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
エピタキシャル基板を製造するためのエピタキシャル成長においてマイクロパイプが閉塞されると、このエピタキシャル基板を用いて半導体装置を製造した際に、漏れ電流などの電気特性が顕著に向上する。このため、上記従来の技術などに示されているようにマイクロパイプを閉塞することは、好ましいことであると考えられてきた。しかしながら本発明者らの研究によれば、マイクロパイプを閉塞することは、半導体装置の初期不良の回避には有用であるものの、長期信頼性に悪影響を及ぼすことが明らかとなった。
【００１０】
工業的に量産される半導体装置のすべてに対して長期信頼性を試験することは現実的ではない。よって、初期不良だけでなく長期信頼性も考慮すると、上記従来の技術のようにエピタキシャル層中でマイクロパイプを他の種類の結晶欠陥である貫通らせん転位に変換する方法は、適切な解決方法とはいえない。よって、エピタキシャル基板中に何らかの結晶欠陥が存在することは現状やむを得ないこととして許容しつつ、結晶欠陥上に形成された半導体装置を必要に応じて除外するスクリーニング技術が重要と考えられる。このためには、エピタキシャル層中の結晶欠陥の存在をより容易に把握する技術が望まれる。
【００１１】
また、マイクロパイプを積極的に閉塞しようとする意図がなくても、パワーデバイスに必要な比較的厚いエピタキシャル層がバルク基板上に従来の方法で形成された場合、無視できない割合でマイクロパイプが閉塞されていることが多かったと考えられる。このような場合においても、上記と同様、長期信頼性の課題が生じ得る。
【００１２】
本発明は以上のような課題を解決するためになされたものであり、その一の目的は、エピタキシャル層中の結晶欠陥の存在を容易に把握することができるエピタキシャル基板の製造方法を提供することである。また他の目的は、このエピタキシャル基板を用いて製造された炭化珪素半導体装置のスクリーニングをより確実に行うことができる、炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の炭化珪素エピタキシャル基板の製造方法は、炭化珪素から作られ、複数のマイクロパイプを有する単結晶基板を準備する工程と、単結晶基板上に、炭化珪素から作られ、複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程とを有する。エピタキシャル層を形成する工程は、Ｓｉ原子に対するＣ原子の比率が１．０以上１．５以下となるようにＳｉ原子およびＣ原子を含む原料ガスを用いた、１６３０℃以上１６８０℃以下の成長温度に加熱された単結晶基板上での、１μｍ／ｈ以上５μｍ／ｈ以下の成長速度でのエピタキシャル成長によって行われる。
【００１４】
本発明の炭化珪素半導体装置の製造方法は、炭化珪素から作られ、複数のマイクロパイプを有する単結晶基板を準備する工程と、単結晶基板上に、炭化珪素から作られ、複数のマイクロパイプのうち少なくとも一部を引き継いだエピタキシャル層を形成する工程と、エピタキシャル層に電気的に接続された電極を形成する工程とを有する。エピタキシャル層を形成する工程は、Ｓｉ原子に対するＣ原子の比率が１．０以上１．５以下となるようにＳｉ原子およびＣ原子を含む原料ガスを用いた、１６３０℃以上１６８０℃以下の成長温度に加熱された単結晶基板上での、１μｍ／ｈ以上５μｍ／ｈ以下の成長速度でのエピタキシャル成長によって行われる。
【発明の効果】
【００１５】
本発明の炭化珪素エピタキシャル基板の製造方法によれば、単結晶基板のマイクロパイプに起因してエピタキシャル層に生じる結晶欠陥が、高い割合で、同じくマイクロパイプとなる。これにより、エピタキシャル層中の結晶欠陥の存在を容易に把握することができる。
【００１６】
本発明の炭化珪素半導体装置の製造方法によれば、単結晶基板のマイクロパイプに起因してエピタキシャル層に生じる結晶欠陥が、高い割合で、同じくマイクロパイプとなる。マイクロパイプの存在は、電極を用いた電気特性評価により、容易に把握することができる。よって、炭化珪素半導体装置のスクリーニングをより確実に行うことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態における、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法とスクリーニング方法との構成を概略的に示すフロー図である。
【図２】図１のステップＳ１０で準備される単結晶基板の構成を概略的に示す斜視図である。
【図３】図２の破線部ＩＩＩの拡大図である。
【図４】本発明の一実施の形態における炭化珪素エピタキシャル基板の構成を概略的に示す斜視図である。
【図５】図４の破線部ＶＡの拡大図（Ａ）、および破線部ＶＢの拡大図（Ａ）である。
【図６】図１のステップＳ３０における、マイクロパイプの継続率と成長温度との関係の一例を示すグラフ図である。
【図７】図１のステップＳ３０における、マイクロパイプの継続率と成長速度との関係の一例を示すグラフ図である。
【図８】図１のステップＳ３０における、マイクロパイプの継続率とＣ／Ｓｉ比との関係の一例を示すグラフ図である。
【図９】図５（Ａ）および（Ｂ）のそれぞれの箇所に半導体素子が形成された様子を示す図（Ａ）および（Ｂ）である。
【図１０】本発明の一実施の形態における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図１１】図１０の炭化珪素半導体装置の電気特性評価の一例を示すグラフ図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１９】
図１は、本実施の形態における、炭化珪素エピタキシャル基板および半導体装置の製造方法とスクリーニング方法との構成を概略的に示すフロー図である。以下、図中のステップＳ１０〜Ｓ５０に沿って、本実施の形態について説明する。
【００２０】
＜ステップＳ１０：バルク基板の準備＞
図２を参照して、まずバルク基板（単結晶基板）１（図２）が準備される。バルク基板（単結晶基板）１は、炭化珪素から作られ、単結晶構造を有する。本実施の形態においては、炭化珪素は、六方晶系の結晶構造を有し、より具体的には４Ｈ型の結晶多形を有する。バルク基板１の上面の面方位は（０００１）面に対して１°以上１０°以下の傾き（オフ角）を有することが好ましい。オフ角の方位は、たとえば＜１１−２０＞方向である。
【００２１】
図３を参照して、バルク基板１は、複数のマイクロパイプ２（図２）を有する。バルク基板１の上面上におけるマイクロパイプ２の密度は、たとえば、１０ｃｍ-2以上１０００ｃｍ-2以下程度である。
【００２２】
バルク基板１には、電気伝導に寄与する不純物がドーピングされていることが好ましい。電気伝導がｎ型の場合、この不純物は典型的には窒素である。不純物濃度は、たとえば１×１０19ｃｍ-3程度である。
【００２３】
なおバルク基板１は次のように製造され得る。まず、昇華法などにより、炭化珪素の単結晶インゴットが形成される。このインゴットから、上記面方位に応じた表面を有するバルク基板１が切り出される。次にバルク基板１の表面が鏡面加工される。この鏡面の表面粗さＲａは、好ましくは０．５ｎｍ以下であり、より好ましくは０．１ｎｍ以下である。鏡面加工は、たとえば、機械研磨、または酸もしくはアルカリなどを用いた化学機械研磨により行い得る。次に、有機物汚染および金属汚染などを除去するためにバルク基板１の表面洗浄が行われる。具体的には、加熱されたアンモニア水と過酸化水素水との混合溶液への浸漬と、加熱された塩酸と過酸化水素水との混合溶液への浸漬と、フッ化水素を含む水溶液への浸漬とが順になされる。そして純水により置換処理が施される。なお金属による表面汚染は、エピタキシャル成長時に新たな結晶欠陥が発生する原因となり得る。エピタキシャル成長の最初の段階で成長炉内に導入されるＨ２ガスには表面汚染を除去する作用があるが、除去された汚染物質は成長炉内の清浄度を低下させてしまう。よって成長炉内の清浄度を保つ目的からも、上述したように事前に表面洗浄を行っておく必要がある。
【００２４】
＜ステップＳ２０：マイクロパイプ存在位置の確認＞
バルク基板１のマイクロパイプ２の位置が把握される。貫通らせん転位４と異なり中空部を有するマイクロパイプ２の位置は容易に把握することができる。たとえば、光学顕微鏡もしくはレーザーを用いた基板表面検査装置のような光学的手法、またはＸ線トポグラフィーなどが用いられる。得られた位置情報は、後述するスクリーニングに用いるためにコンピューターなどに記憶させておくことが好ましい。
【００２５】
＜ステップＳ３０：エピタキシャル層の形成＞
図４を参照して、バルク基板１上におけるエピタキシャル成長により、炭化珪素から作られたエピタキシャル層３が形成される。これにより、バルク基板１とその上に設けられたエピタキシャル層３とを有するエピタキシャル基板３０（炭化珪素エピタキシャル基板）が得られる。
【００２６】
図５（Ａ）を参照して、エピタキシャル層３は、バルク基板１の複数のマイクロパイプ２のうち少なくとも一部を引き継いだものである。図５（Ｂ）を参照して、なおバルク基板１の一部のマイクロパイプ２がエピタキシャル層３に引き継がれずに閉塞されていてもよい。閉塞されたマイクロパイプ２は貫通らせん転位４に分解される。エピタキシャル層３は、バルク基板１の複数のマイクロパイプ２のうちなるべく多くの割合を引き継いでいることが好ましく、具体的には、９５％以上のマイクロパイプが引き継がれていることが好ましい。言い換えると、マイクロパイプ２の閉塞に起因して発生する貫通らせん転位４は、より少ないことが好ましく、まったく存在しないことがより好ましい。この目的に適したエピタキシャル層３の形成方法について、以下に詳しく説明する。
【００２７】
まず、石英製のサセプタ上に載せられた、乾燥されたバルク基板１が、横型ホットウォール式のＣＶＤ装置（図示せず）の反応炉内に導入される。次に炉内が真空引きされる。次に高周波誘導加熱によりサセプタを所定の温度に加熱することで、バルク基板１が成長温度まで加熱される。成長温度は１６３０℃以上１６８０℃以下であり、好ましくは１６５０℃以上１６６０℃以下である。
【００２８】
次に炉内へＨ2が供給される。Ｈ2は、後述する原料ガスのキャリアガスとしての役割に加え、バルク基板１の表面を清浄化する役割も有している。これにより、表面に残存する加工変質、および表面上に微量に存在する異物などが除去される。
【００２９】
続いて、上記Ｈ2とともに、Ｓｉ原子およびＣ原子を含む原料ガスが導入される。原料ガスは、Ｓｉ原子に対するＣ原子の比率が１．０以上１．５以下となるようにＳｉ原子およびＣ原子を含むものである。原料ガスは、たとえばＳｉＨ4およびＣ3Ｈ8を含む。またエピタキシャル層３のドーピングのために、不純物ガスとしての窒素ガスが同時に導入され得る。
【００３０】
成長温度に加熱されたバルク基板１上において、反応炉の容量などに応じて原料ガスの流量および圧力などを適切に調整することで、エピタキシャル成長が１μｍ／ｈ以上５μｍ／ｈ以下の成長速度で行われる。これによりエピタキシャル層３が形成される。
【００３１】
図６は、成長速度が５μｍ／ｈ、Ｃ／Ｓｉ比が１．０のときの、成長温度と継続率との関係の一例を示す。ここで「継続率」とは、バルク基板１中のマイクロパイプの数に対する、エピタキシャル層３中に引き継がれたマイクロパイプの数の割合のことを指す。成長温度が１７００℃を越えるとマイクロパイプの継続率が顕著に低下した。このため成長温度は、製造安定性も考慮すれば、１６８０℃以下が好ましく、１６６０℃以下がより好ましい。一方、成長温度が１６００℃よりも低いときは、エピタキシャル層３の表面に、ステップバンチングとも呼ばれる表面凹凸が形成されやすくなる傾向があった。このため成長温度は、製造安定性も考慮すれば、１６３０℃以上が好ましく、１６５０℃以上がより好ましい。
【００３２】
図７は、成長温度が１６５５℃、Ｃ／Ｓｉ比が１．０のときの、成長速度と継続率との関係の一例を示す。成長速度が大きくなるとともに継続率は低下した。すなわち、比較的高速で成長することにより、マイクロパイプがより高い確率で閉塞される傾向があった。
【００３３】
なお本発明者らは、１０μｍ／ｈの成長速度についても検討した。得られたエピタキシャル基板３０の断面を透過型電子顕微鏡により観察したところ、バルク基板１のマイクロパイプ２はエピタキシャル層３との界面において直ちに閉塞しており、この閉塞箇所からエピタキシャル層３中へ複数の貫通らせん転位が延びていた。この事実は、成長速度が大きい場合には、エピタキシャル成長においてＳｉ原子およびＣ原子がマイクロパイプ２の原子配列にしたがって積層されるよりも早くマイクロパイプ２の中空孔内部に付着することで、マイクロパイプ２が閉塞されていることを示唆している。いわば、マイクロパイプ２の中空孔にふたがされるように閉塞がなされていると考えられる。この場合、マイクロパイプ２が有する大きな歪自体が解消されるわけではないので、閉塞されたマイクロパイプ２の直上から、この歪を緩和するように複数の貫通らせん転位が発生するものと考えられる。
【００３４】
一方、成長速度が５μｍ／ｈ以下の場合、継続率は９５％以上であった。すなわち、バルク基板１中のマイクロパイプのほとんどが、閉塞されることなくエピタキシャル層３に引き継がれた。成長速度が低い場合にマイクロパイプ２が閉塞しない理由は、エピタキシャル成長において、Ｓｉ原子およびＣ原子のマイクロパイプ２の内側への付着に比して、マイクロパイプ２が有する原子配列にのっとった堆積がより優位に生じたためと考えられる。
【００３５】
しかしながら、成長速度が１μｍ／ｈよりも小さくなると、エピタキシャル成長が困難であった。この理由は、Ｈ２による基板表面のエッチング作用がより顕著に生じたためと考えられる。また１μｍ／ｈよりも小さい成長速度は、製造効率が求められる量産においては小さ過ぎる場合が多い。
【００３６】
以上から、成長速度は１μｍ／ｈ以上５μｍ／ｈ以下が好ましいことが分かった。
【００３７】
図８は、成長温度が１６５５℃、成長速度が５μｍ／ｈのときの、原料ガス中のＣとＳｉの比率（Ｃ／Ｓｉ比）と継続率との関係の一例を示す。
【００３８】
Ｃ／Ｓｉ比が１．０を下回ると急激に継続率が低下した。そのため、Ｃ／Ｓｉ比は１．０以上であることが望ましい。特にＣ／Ｓｉ比が１．１以上の場合、継続率は９５％以上であった。Ｓｉ原子に比してＣ原子が過剰な条件においてマイクロパイプ２が閉塞されない理由として、オフ角が設けられた（０００１）面上のマイクロパイプ２近傍においてステップフロー成長とらせん成長とが生じる際に、Ｃ原子が過剰に存在することにより、マイクロパイプ２を中心としたらせん成長がより優位となった可能性が考えられる。
【００３９】
なお本例において、Ｓｉに比してＣを過剰とした条件では、エピタキシャル層３の不純物濃度は１×１０15ｃｍ-3以下と小さかった。この理由は、不純物としてのＮ（窒素）原子が置換される位置がＣ原子の位置であるため、原料ガス中にＣ原子が過剰に存在する場合、エピタキシャル層３中にＮ原子が取り込まれにくくなるためと考えられる。
【００４０】
Ｃ／Ｓｉ比が１．５よりも大きい場合、エピタキシャル層３中に単体としての炭素（Ｃ）が析出した。このためＣ／Ｓｉ比は１．５以下が好ましく、不純物の添加のしやすさおよび製造安定性を考慮すれば、１．３以下がより好ましいと考えられる。
【００４１】
以上からＣ／Ｓｉ比は１．０以上１．５以下が好ましいと考えられる。
【００４２】
バルク基板１中のマイクロパイプ２がエピタキシャル層３へより確実に引き継がれるためには、バルク基板１の面方位のオフ角は（０００１）面に対して１°以上１０°以下が好ましく、４°以上８°以下がより好ましい。オフ角が過大でないことにより、マイクロパイプ２を閉塞させやすい成長であるステップフロー成長が過度に生じることが避けられる。一方で、オフ角が過小であると、成長表面が荒れやすい。
【００４３】
＜ステップＳ４０：半導体素子の作製および電気的特性評価＞
図９（Ａ）、（Ｂ）および図１０を参照して、エピタキシャル基板３０上の複数のチップ領域５の各々に、半導体素子としてショットキーバリアダイオード５０（炭化珪素半導体装置）が形成される。具体的には、まずバルク基板１上（図１０におけるエピタキシャル基板３０の下面上）にカソード電極１０が形成される。次にエピタキシャル層３上にショットキー電極１１（電極）が形成される。ショットキー電極１１は、ショットキー接合によってエピタキシャル層３に電気的に接続された電極である。次にショットキー電極１１上にアノード電極が形成される。
【００４４】
続いてショットキーバリアダイオード５０の電気特性が評価される。ここでの電気特性評価は、順方向電流および漏れ電流の電圧依存性など、一般的な評価内容であってよい。
【００４５】
図１１は、正常なショットキーバリアダイオード５０と、マイクロパイプ２を含むショットキーバリアダイオード５０との各々についての、逆方向電圧と漏れ電流との関係の評価結果の一例である。なおこの評価は比較的短時間で容易に行うことができるものである。マイクロパイプ２を含む素子の漏れ電流は、正常な素子のそれよりも明らかに大きかった。このような特性を示す素子は、後のスクリーニング工程における除外対象となる。
【００４６】
＜ステップＳ５０：マイクロパイプ位置に該当する素子の除外＞
前述したステップＳ２０によりあらかじめ把握されていたマイクロパイプ位置に該当するショットキーバリアダイオード５０を除外するスクリーニング工程が行われる。またステップＳ２０で見落とされたマイクロパイプ２上に形成されたショットキーバリアダイオード５０は、上記ステップＳ４０における電気特性評価が不良であるとの結果をもって、高い確率で特定することができる。こうして特定されたショットキーバリアダイオード５０も除外される。なおマイクロパイプ２の位置の把握がステップＳ２０およびステップＳ４０のいずれか一方のみで十分に行える場合は、他方が省略されてもよい。
【００４７】
＜効果＞
本実施の形態のエピタキシャル基板３０の製造方法によれば、バルク基板１のマイクロパイプ２に起因してエピタキシャル層３に生じる結晶欠陥が、高い割合で、同じくマイクロパイプ２（図５（Ａ））となる。エピタキシャル層３中のマイクロパイプ２の存在は、その観察により直接的に、または、エピタキシャル層３上に形成された素子の電気特性評価により間接的に、短時間で容易に把握することができる。よって、エピタキシャル層３中の結晶欠陥を高い割合で容易に把握することができる。
【００４８】
エピタキシャル層３は、バルク基板１の複数のマイクロパイプ２の９５％以上を引き継いでいることが好ましい。これにより、エピタキシャル層３中の結晶欠陥の存在をより確実に把握することができる。
【００４９】
バルク基板１は、（０００１）面に対して１°以上１０°以下のオフ角を有する面方位を有することが好ましい。これによりバルク基板１のマイクロパイプ２がエピタキシャル層３により確実に引き継がれる。
【００５０】
またエピタキシャル成長条件のパラメータが上述したように選択されることで、エピタキシャル層３中の貫通らせん転位４が少なくなる。これにより、エピタキシャル基板３０を用いて製造された半導体装置の長期信頼性が貫通らせん転位４に起因して悪化することが防止される。また貫通らせん転位４は多くのチップ領域５（図９（Ｂ））に影響を与えやすいことから、それが少なくなることで、半導体装置の製造歩留まりを高めることができる。
【００５１】
本実施の形態のショットキーバリアダイオード５０（図１０）の製造方法によれば、ステップＳ２０で見落とされたマイクロパイプ２の存在が、ショットキー電極１１を用いた電気特性評価により、容易に把握される（図１１参照）。よって、ショットキーバリアダイオード５０のスクリーニングをより確実に行うことができる。
【００５２】
＜付記＞
炭化珪素の結晶構造は、六方晶系の結晶多形４Ｈ型に限定されるものではない。六方晶系の結晶多形として４Ｈの代わりに２Ｈまたは６Ｈが用いられてもよい。また六方晶系の結晶多形の代わりに、菱面体晶の結晶多形１５Ｒが用いられてもよい。
【００５３】
また炭化珪素半導体装置はショットキーバリアダイオードに限定されるものではない。炭化珪素半導体装置は、たとえば、電界効果型トランジスタ、ｐｎ接合ダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、またはレーザーダイオードであってもよい。なお炭化珪素半導体装置が、エピタキシャル基板の厚さ方向に高い電界が印加されるものである縦型電力用半導体装置である場合、上述した効果が特に大きい。
【００５４】
またエピタキシャル成長のための装置は、横型ホットウォールＣＶＤ装置に限定されるものではなく、たとえば縦型ホットウォールＣＶＤ装置であってもよい。また、エピタキシャル成長を行う際の成長温度、Ｃ／Ｓｉ比および成長レートなどの好適なパラメータは、ＣＶＤ装置の大きさおよび構造によって若干変動することが予想される。このような場合には個々の装置において、ステップフロー成長よりもマイクロパイプを中心とするらせん成長が優位となるように、各種パラメータを適宜設定すればよい。
【００５５】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５６】
１  バルク基板（単結晶基板）、２  マイクロパイプ、３  エピタキシャル層、３０  エピタキシャル基板（炭化珪素エピタキシャル基板）、４  貫通らせん転位、５  チップ領域、１１  ショットキー電極（電極）、５０  ショットキーバリアダイオード（炭化珪素半導体装置）。
【図１】
2016127201.tif 000003
【図２】
2016127201.tif 000004
【図３】
2016127201.tif 000005
【図４】
2016127201.tif 000006
【図５】
2016127201.tif 000007
【図６】
2016127201.tif 000008
【図７】
2016127201.tif 000009
【図８】
2016127201.tif 000010
【図９】
2016127201.tif 000011
【図１０】
2016127201.tif 000012
【図１１】
2016127201.tif 000013