(57)【要約】【課題】画素回路を簡略化しつつ発光素子の輝度ばらつきの抑制を図ることのできる表示装置を提供することを目的の一つとする。【解決手段】ゲートが走査信号線と接続され、入出力端子の一方の端子が映像信号線と接続されるトランジスタと、一端がトランジスタの入出力端子の他方の端子と接続され、他端が第１の電源線と接続される光導電素子と、一端がトランジスタの入出力端子の他方の端子と接続され、他端が第２の電源線と接続される発光素子と、を有する表示装置が提供される。【選択図】図２
2016118672.tif 000002
【特許請求の範囲】
【請求項１】
ゲートが走査信号線と接続され、入出力端子の一方の端子が映像信号線と接続されるトランジスタと、
一端が前記トランジスタの入出力端子の他方の端子と接続され、他端が第１の電源線と接続される光導電素子と、
一端が前記トランジスタの入出力端子の他方の端子と接続され、他端が第２の電源線と接続される発光素子と、
を有することを特徴とする表示装置。
【請求項２】
前記光導電素子は、前記発光素子の光が照射される位置に設けられることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記光導電素子は、光が照射されると抵抗値が低下することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記トランジスタの他方の端子に容量素子が接続されることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記トランジスタの他方の端子と、前記第２の電源線との間に容量素子が接続されることを特徴とする請求項１に記載の表示装置。
【請求項６】
ゲートが走査信号線と接続され、ソース及びドレインの一方が映像信号線と接続されるトランジスタと、
個別画素電極と、前記個別画素電極上の発光層と、前記発光層上の共通画素電極とが積層された発光素子と、
第１の電極と第２の電極とが、それぞれ光導電層に接続される光導電素子と、
を有し、
前記個別画素電極は前記トランジスタのソース及びドレインの他方と接続され、
前記第１の電極は前記個別画素電極と接続され、前記第２の電極は電源線と接続されていることを特徴とする表示装置。
【請求項７】
前記光導電素子は、前記発光素子の光が照射される位置に設けられることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記光導電層は光電効果を発現する半導体層であることを特徴とする請求項６に記載の表示装置。
【請求項９】
前記個別画素電極の周縁部を覆うバンク層を有し、前記光導電素子は前記バンク層に埋設されていることを特徴とする請求項６に記載の表示装置。
【請求項１０】
前記トランジスタと前記発光素子との間に層間絶縁層を有し、前記光導電素子は層間絶縁層に埋設されていること特徴とする請求項６に記載の表示装置。
【請求項１１】
ソース及びドレインの一端が映像信号線に接続されたトランジスタを時刻ｔ１でオンにすることで、ソース及びドレインの他端であるノードＮ１に映像信号電圧を与え、
前記ノードＮ１の電圧に基づいて発光素子を発光させ、
前記発光素子の発光により、電源線と前記ノードＮ１との間に接続された光導電素子の抵抗を高抵抗状態から低抵抗状態に遷移させ、
時刻ｔ２で前記トランジスタがオフとなった後も、前記電源線から前記発光素子に発光状態を維持する有効電流を供給すること
を特徴とする表示装置の駆動方法。
【請求項１２】
時刻ｔ１で前記トランジスタをオンにする前に、時刻ｔ３で前記電源線の電位を高電圧から低電圧に変化させ、前記発光素子に発光状態を維持する有効電流が流れない状態を維持し、
時刻ｔ４で前記トランジスタをオンにして、前記ノードＮ１に前記映像信号電圧を与え、
前記ノードＮ１に前記映像信号電圧が与えられた後、時刻ｔ５で前記電源線を高電圧に変化させること、を特徴とする請求項１１に記載の表示装置の駆動方法。
【請求項１３】
時刻ｔ４で前記トランジスタをオンにするときに、前記電源線の電圧を低電圧と高電圧の間の電圧に変化させること、を特徴とする請求項１２に記載の表示装置の駆動方法。
【請求項１４】
時刻ｔ４で前記トランジスタをオンにするときに、前記電源線の電圧を高電圧に変化させること、を特徴とする請求項１２に記載の表示装置の駆動方法。
【請求項１５】
時刻ｔ３から時刻ｔ４の時間で、前記光導電素子の抵抗が低抵抗状態から高抵抗状態に戻ること、を特徴とする請求項１２に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の画素の構造及び画素回路の構成、並びに表示装置駆動方法に関する。
【背景技術】
【０００２】
平板型表示装置として、有機エレクトロルミネセンス材料を含んで発光層が形成される発光素子で画素を構成した表示装置が開発されている。この表示装置は、発光素子が発光するタイミング及び発光輝度を制御する回路（以下、「画素回路」ともいう。）が表示部に設けられている。
【０００３】
画素回路は、映像信号を取り込むスイッチング素子と、発光素子の電流を制御する駆動トランジスタを基本構成として含んでいる。駆動トランジスタは、ゲート電圧が映像信号によって制御され、ゲート電圧に基づくドレイン電流が発光素子に流れることで発光輝度が制御される。駆動トランジスタは、半導体薄膜によって形成される薄膜トランジスタによって実現されている。画素回路は、基本的に、各画素の駆動トランジスタの特性が一様であることを前提としている。駆動トランジスタのドレイン電流がゲート電圧によって一様に定まれば、発光素子の輝度は均一化され、それによって正確な階調表示を実現される。
【０００４】
しかし、薄膜トランジスタのしきい値電圧は、製造プロセス上の制御が困難であり、画素ごとにばらついてしまうのが通常である。駆動トランジスタのしきい値電圧の変動は、ドレイン電流に影響を与え、結果として発光素子の輝度をばらつかせる原因となる。表示装置において、各画素の輝度ばらつきは、表示むらとして視認される。このため、表示装置の画素回路には、各画素に設けられる駆動トランジスタのしきい値電圧を補償する回路を必要としている（例えば、特許文献１参照）。
【０００５】
発光素子で画素を構成した表示装置のもう一つの問題は、発光素子自体の特性ばらつきと、輝度劣化である。発光素子は同一電流を供給しても発光輝度がばらつき、また発光輝度が経時的に低下するという問題を有している。発光素子の輝度ばらつき及び輝度劣化による視認性の低下を防ぐために、画素に光電変換素子を設けた表示装置が開示されている（特許文献２及び３参照）。この表示装置は、発光素子の放射光の一部を光電変換素子が受光して、発光輝度に応じて発光素子の駆動電流を制御するフィードバック型の画素回路が設けられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−０３１６３０号公報
【特許文献２】特開２００５−３００８９７号公報
【特許文献３】特表２００３−５３６１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示される表示装置によれば、しきい値電圧補償回路を構成するために、一つの画素に６個のトランジスタと１つの容量素子が必要とされている。この画素回路は、一つの画素内に多くの素子を設ける必要があるため、一画素を形成するために必要な面積が大きくなってしまうことが問題となる。
【０００８】
また、特許文献２及び３に開示される表示装置によれば、発光素子の駆動電流はトランジスタによって制御されるため、当該トランジスタのしきい値電圧を補償するにはしきい値電圧補償回路を画素内に設ける必要がある。
【０００９】
このように発光素子を用いた従来の表示装置によれば、発光素子の発光輝度を安定化させ画質の向上を図るために、一画素当たり多くの素子を設ける必要があり、高精細化を困難にしている。
【００１０】
このような問題に鑑み、本発明の一実施形態は、画素回路を簡略化しつつ発光素子の輝度ばらつきの抑制を図ることのできる表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【００１１】
本発明の一実施形態によれば、ゲートが走査信号線と接続され、入出力端子の一方の端子が映像信号線と接続されるトランジスタと、一端がトランジスタの入出力端子の他方の端子と接続され、他端が第１の電源線と接続される光導電素子と、一端がトランジスタの入出力端子の他方の端子と接続され、他端が第２の電源線と接続される発光素子と、を有する表示装置が提供される。
【００１２】
本発明の一実施形態によれば、ゲートが走査信号線と接続され、ソース及びドレインの一方が映像信号線と接続されるトランジスタと、個別画素電極と、個別画素電極上の発光層と、発光層上の共通画素電極とが積層された発光素子と、第１の電極と第２の電極とが、それぞれ光導電層に接続される光導電素子と、を有し、個別画素電極はトランジスタのソース及びドレインの他方と接続され、第１の電極は個別画素電極と接続され、第２の電極は電源線と接続されている表示装置が提供される。
【００１３】
本発明の一実施形態によれば、ソース及びドレインの一端が映像信号線に接続されたトランジスタを時刻ｔ１でオンにすることで、ソース及びドレインの他端であるノードＮ１に映像信号電圧を与え、ノードＮ１の電圧に基づいて発光素子を発光させ、発光素子の発光により、電源線とノードＮ１との間に接続された光導電素子の抵抗を高抵抗状態から低抵抗状態に遷移させ、時刻ｔ２でトランジスタがオフとなった後も、電源線から発光素子に発光状態を維持する有効電流を供給する表示装置の駆動方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る表示装置の構成を示す図である。
【図２】本発明の一実施形態に係る表示装置の画素の回路構成を示す図である。
【図３】本発明の一実施形態に係る表示装置の動作を説明するタイミングチャートを示す図である。
【図４】本発明の一実施形態に係る表示装置の動作を説明するタイミングチャートを示す図である。
【図５】本発明の一実施形態に係る表示装置の画素の回路構成を示す図である。
【図６】本発明の一実施形態に係る表示装置の画素の回路構成を示す図である。
【図７】本発明の一実施形態に係る表示装置の画素の回路構成を示す図である。
【図８】本発明の一実施形態に係る光導電素子の構成を示す図であり、（Ａ）は平面図、（Ｂ）は断面図を示す。
【図９】本発明の一実施形態に係る光導電素子の構成を示す図であり、（Ａ）は平面図、（Ｂ）は断面図を示す。
【図１０】本発明の一実施形態に係る表示装置の構成を示す斜視図である。
【図１１】本発明の一実施形態に係る表示装置の画素の構成を示す平面図である。
【図１２】本発明の一実施形態に係る表示装置の画素の構成を示す断面図である。
【図１３】本発明の一実施形態に係る表示装置の画素の構成を示す平面図である。
【図１４】本発明の一実施形態に係る表示装置の画素の構成を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１６】
本明細書において、ある部材又は領域が、他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の部材又は領域の直上（又は直下）にある場合のみでなく、他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
【００１７】
＜表示装置の構成＞
図１は本実施形態に係る表示装置１００の構成を示す。表示装置１００は、表示画面を形成する画素部１０２、画素部１０２に走査信号を出力する走査信号線駆動回路１０６、画素部１０２に映像信号を出力する映像信号線駆動回路１０８を含んで構成されている。画素部１０２は、複数の画素１０４が配列され画素回路が形成されている。それぞれの画素１０４には発光素子が設けられている。
【００１８】
図２は、本実施形態に係る画素１０４の等価回路を示す。図２で示す画素回路は、発光素子１１２、トランジスタ１１０及び光導電素子１１４を含んで構成されている。そして、これらの素子の一端が共通に接続される点をノードＮ１と表示している。
【００１９】
トランジスタ１１０は、制御端子であるゲートが走査信号線１１８と接続され、入出力端子であるソース・ドレインの一端が映像信号線１２０と接続されている。トランジスタ１１０は、映像信号線１２０とノードＮ１との電気的接続を制御する機能を有している。光導電素子１１４は実質的に２端子素子であり、一端が第１の電源線１２２と接続され、回路構成上もう一方の端子はノードＮ１と接続されている。発光素子１１２は、一端が第２の電源線１２４と接続され、他端はノードＮ１と接続されている。
【００２０】
走査信号線１１８は、走査信号線駆動回路１０６からトランジスタ１１０のオン−オフを制御する走査信号が入力される。走査信号は、各画素が映像信号線１２０から映像信号を取り込むタイミングでトランジスタ１１０がオンとなるゲート電圧を与え、それ以外のタイミングでオフとなる電圧を与える。トランジスタ１１０がオンになると、映像信号に基づく電圧がノードＮ１に与えられる。
【００２１】
発光素子１１２は、ノードＮ１に発光しきい値電圧ＶｔｈＯＬ以上の映像信号電圧ＶＳＩＧが与えられると発光する。発光素子１１２から放出される光は画素の出射光となる。また、発光素子１１２から放出される光の一部は、光導電素子１１４の照射光となる。光導電素子１１４は、暗状態に対し明状態（光が照射された状態）の抵抗率が低下する特性を有している。また、光導電素子１１４は、光の照射光量に応じて抵抗値が変化する特性を有している。その意味で、光導電素子１１４は抵抗可変素子とみなすこともできる。光導電素子１１４の抵抗値は、光の照射光量（光強度）によって変化し得る。
【００２２】
光導電素子１１４は、一対の電極間に光導電効果を有する半導体を用いて形成される。半導体層としては、ｐ型又はｎ型の半導体層を適用し得るが、暗状態において十分高い抵抗値を有するために実質的に真性の半導体膜を用いることが好ましい。また、光導電素子１１４は、ｐ型半導体とｎ型半導体を用いたｐｎ接合素子、またはｐ型半導体とｎ型半導体との間に実質的に真性なｉ型半導体を設けたｐｉｎ接合素子、もしくはそのような半導体接合を含む素子によって実現することもできる。
【００２３】
光導電素子１１４は、暗状態で第１の電源線１２２から発光素子１１２が発光する有効電流ＩＯＬ０が流れない程度の抵抗値を有している。しかし、発光素子１１２の発光することで光照射を受けた光導電素子１１４は、暗状態に比べ抵抗値が低下する。そして、光導電素子１１４の抵抗値が低下すると、第１の電源線１２２から発光素子１１２へ電流が流れる。第１の電源線１２２から光導電素子１１４を介して有効電流ＩＥＯＬ０が流れると、発光素子１１２の発光が維持される。なお、このとき、少なくとも第１の電源線１２２の電圧ＶＤは第２の電源線１２４の電位ＶＳより高電位であるものとする。
【００２４】
＜動作方式＞
図３は、図２に示す画素回路の動作を説明するタイミングチャートを示す。このタイミングチャートは、映像信号線１２０の映像信号電圧ＶＳＩＧ、走査信号線１１８の走査信号電圧ＶＧ、第１の電源線１２２の電圧ＶＤ、第２の電源線１２４の電圧ＶＳの変化を示している。
【００２５】
時刻ｔ１で走査信号線１１８の電圧ＶＧが高電圧（Ｈレベル）になると、トランジスタ１１０がオン状態となる。そうすると、映像信号線１２０とノードＮ１が導通状態となり、ノードＮ１に映像信号電圧ＶＳＩＧが与えられる。このとき、映像信号電圧ＶＳＩＧが発光素子１１２の発光しきい値電圧ＶｔｈＯＬよりも小さい場合、発光素子１１２は発光しない。光導電素子１１４の暗状態の抵抗値は十分大きく、第１の電源線１２２から発光素子１１２を発光させるだけの有効電流は流れない。
【００２６】
時刻ｔ２で走査信号線１１８の電圧ＶＧが低電圧（Ｌレベル）になると、トランジスタ１１０がオフ状態となり、ノードＮ１は映像信号線１２０と遮断された状態となる。そのため、発光素子１１２は発光しない状態が維持される。このとき、第１の電源線１２２の電圧ＶＤと第２の電源線１２４の電圧ＶＳは一定電位に保持されている。なお、第１の電源線１２２の電圧ＶＤと第２の電源線１２４の電圧ＶＳの関係は、ＶＤ＞ＶＳが維持されている。
【００２７】
一方、時刻ｔ１で、ノードＮ１の電圧ＶＳＩＧが発光素子１１２の発光しきい値電圧ＶｔｈＯＬよりも大きい場合、発光素子１１２には有効電流ＩＯＬ０が流れ発光する。発光素子１１２の発光強度は、有効電流ＩＯＬ０に応じて変化する。発光素子１１２から出射された光の一部は光導電素子１１４に照射される。光導電素子１１４は、光照射により暗状態に比べ抵抗値が低下する。すなわち、光導電素子１１４は光照射により高抵抗状態から底抵抗状態に遷移する。それにより、光導電素子１１４には暗状態の電流（暗電流）に比べて大きな電流ＩＲＶが流れる。この場合、時刻ｔ２でトランジスタ１１０がオフとなりノードＮ１が映像信号線１２０と遮断された後も、電流ＩＲＶが有効電流ＩＯＬ０と同じか、それよりも十分な電流であれば、第１の電源線１２２から光導電素子１１４を介して発光素子１１２に電流が流れる。このとき発光素子１１２の発光は維持される。
【００２８】
このように、図３で示す画素回路の動作によれば、映像信号により発光素子１１２を発光させれば、その後は光導電素子１１４が低抵抗化して第１の電源線１２２から電流が流れ込み、発光状態を維持することができる。すなわち、トランジスタのしきい値電圧に依存せず、発光素子１１２の発光を開始させ、発光を維持することができる。
【００２９】
図４は、図２で示す画素回路の動作を説明する他の一例を示す。ここでは、図３との相違について説明する。
【００３０】
時刻ｔ３において、光導電素子１１４に接続する第１の電源線１２２の電圧ＶＤが高電圧ＶＤＤから、それよりも低い電圧ＶＭ１に変化している。ここで、低電圧ＶＭ１は発光素子１１２の発光しきい値電圧ＶｔｈＯＬに近い電圧かそれ以下の電圧であるものとする。
【００３１】
第１の電源線１２２が低電圧ＶＭ１になると、発光素子１１２への電流供給は急速に低下する。そのため発光素子１１２の発光は停止する。発光素子１１２の発光が停止すると、光導電素子１１４の抵抗値は増加し暗状態の抵抗値に戻る。すなわち、光導電素子１１４は低抵抗状態から高抵抗状態に変化し、初期化がなされたことになる。時刻ｔ３から時刻ｔ４の間で、ノードＮ１の電圧が変化せず発光素子１１２が発光しなければ、光導電素子１１４は高抵抗のまま保持される。時刻ｔ３と時刻ｔ４の間隔は、光導電素子１１４は暗状態の抵抗値（高抵抗）に戻るまでの時間が確保されていればよく、実用的に上記の初期化ができる時間設定にすればよい。
【００３２】
例えば、光導電素子１１４が半導体層の光導電効果による抵抗変化を利用している場合、時刻ｔ３から時刻ｔ４の時間は、光励起キャリアが消滅するまので時間が確保されていればよい。
【００３３】
時刻ｔ４で走査信号線１１８の電圧ＶＧが高電圧（Ｈレベル）となり、トランジスタ１１０がオンになると、図２の場合と同様に映像信号線１２０とノードＮ１が導通し、ノードＮ１が信号電圧ＶＳＩＧになる。電圧ＶＳＩＧが発光素子１１２の発光しきい値電圧ＶｔｈＯＬよりも大きい場合は、映像信号線１２０からの電流により発光素子１１２が発光する。
【００３４】
このとき、第１の電源線１２２の電圧ＶＤは低電圧ＶＭ１の状態にあるので、発光素子１１２が発光することにより光導電素子１１４の抵抗値が低下すると、トランジスタ１１０はオン状態にあるので、映像信号線１２０から信号電流が第１の電源線１２２側に流れ込んでしまう可能性がある。これを回避するには、時刻ｔ４から時刻ｔ５の期間における第１の電源線１２２の電圧ＶＤを低電圧ＶＭ１よりも高く、かつ信号電圧ＶＳＩＧの最大値よりも高い電圧ＶＭ２にすればよい。または、時刻ｔ４から時刻ｔ５の期間を可能な限り短くすればよい。あるいは、時刻ｔ４で第１の電源線１２２の電圧ＶＤを低電圧ＶＭ１から高電圧ＶＤＤにしてもよい。
【００３５】
時刻ｔ５において、第１の電源線１２２の電圧ＶＤを高電圧ＶＤＤにすると、図２の場合と同様に、第１の電源線１２２から発光素子１１２へ電流が流れる。時刻ｔ６で、走査信号線１１８の電圧が低電圧（Ｌレベル）に変化すると、トランジスタ１１０がオフとなり、映像信号線１２０とノードＮ１は電気的に遮断される。しかし、第１の電源線１２２から光導電素子１１４を介して発光素子１１２へ電流の供給は続くので、発光素子１１２は発光を維持することができる。
【００３６】
図４で示す画素回路の動作によれば、光導電素子１１４の抵抗変化が、発光素子１１２の点滅（発光と非発光）に対して十分追従できない場合でも、発光素子１１２の輝度を正確に制御することが可能となる。例えば、発光素子１１２がある１フレームで発光している状態から次のフレームに移る際、光導電素子１１４の抵抗変化が追従できないと、結果として意図しない発光が残像のように残る可能性がある。また、同じ原因から、ある１フレームで発光素子１１２が発光するときに、前のフレームの明暗状態が影響して光導電素子１１４の抵抗値が追従できないでいると、映像信号電圧に応じた輝度で正確に発光できないという不具合の発生が起こり得る。しかしながら、図４で示すように、発光素子１１２の発光を強制的に停止させ、光導電素子１１４を初期化する期間を設けることで、このような不具合を回避することができる。
【００３７】
本発明の一実施形態に係る表示装置１００は、発光素子１１２が発光を開始するタイミングを、映像信号線に接続されたトランジスタ１１０によって制御する。トランジスタ１１０は映像信号線１２０から映像信号を取り込み、当該信号に基づいて発光素子１１２を発光させる。画素１０４には発光素子１１２の光照射によって低抵抗化する光導電素子１１４が設けられている。発光素子１１２が発光すると、以降は低抵抗化した光導電素子１１４を介して電源線から有効電流が発光素子１１２に流れ込むので、発光素子１１２は発光を維持することができる。このように、発光素子１１２の発光時の電流を、実質的に抵抗素子とみなせる光導電素子１１４により制御することで、トランジスタのしきい値電圧のばらつきの影響を受けずに発光素子１１２を発光させることができる。
【００３８】
本実施形態に係る画素回路によれば、発光素子１１２に流れる電流をゲート電圧に応じたドレイン電流で制御する駆動トランジスタは設けられていない。トランジスタ１１０はオン−オフを制御している。発光素子１１２は映像信号電圧ＶＳＩＧに基づく輝度で発光し、発光が開始すればその輝度に応じた電流が光導電素子１１４を介して第１の電源線１２２から流れ込む。したがって、発光素子１１２はトランジスタのしきい値電圧のばらつきの影響を受けずに発光し、発光状態を維持することができる。
【００３９】
このとき、第１の電源線１２２から発光素子１１２に流れ込む電流ＩＲＶが有効電流ＩＯＬ０と等しい（ＩＲＶ＝ＩＯＬ０）ことが好ましいが、これは絶対的な要請事項とはならない。例えば、ＩＲＶ＞ＩＯＬ０の場合は発光素子１１２の発光強度は時間とともに増加し、ＩＲＶ＜ＩＯＬ０の場合は発光素子１１２の発光強度は時間とともに減少する。しかしながら、表示装置１００において、画素１０４に書き込まれる映像信号は、一定の期間で書き換えられ、あるいは再書き込みされる。そのため、発光素子１１２は、一定期間だけ発光を維持できればよく、多少の輝度変化は許容範囲内とみなすことができる。
【００４０】
本実施形態によれば、発光素子が設けられた画素は、１つのトランジスタと光導電素子があればよく、一つの画素に必要な素子の数を削減することができる。すなわち、従来必要とされた、駆動トランジスタや、当該駆動トランジスタのしきい値電圧を補償する補正回路を設けなくても、輝度のばらつきを防いだ表示装置を実現することができる。また、発光素子の電流を制御する駆動トランジスタを必要としないので、当該駆動トランジスタのしきい値電圧を厳密に管理する必要がないので、表示装置の製造段階においてプロセスマージンを広げることができる。
【００４１】
＜画素回路の変形例＞
本実施形態において、図２で示す画素回路に、さらに容量素子を付加することで、動作の安定化を図ることができる。以下、図５、図６、図７を参照して、その一例を説明する。
【００４２】
図５は、ノードＮ１に容量素子１１６を接続する一例を示す。容量素子１１６の一端はノードＮ１と接続され、他端は容量線１２６と接続されている。容量線１２６には一定の電圧ＶＣが印加されている。この画素回路では、トランジスタ１１０がオンになると映像信号線１２０とノードＮ１が導通し、容量素子１１６は映像信号電圧ＶＳＩＧに充電される。トランジスタ１１０がオフになった後、容量素子１１６に充電された映像信号電圧ＶＳＩＧによって発光素子１１２を発光させることができる。このとき、容量線１２６の電位を制御することにより、画素１０４に対する映像信号の書き込みと発光を制御することができる。
【００４３】
図６は、容量素子１１６の他端を第２の電源線１２４に接続した一例を示す。図６に示す画素回路も、容量素子１１６に充電された映像信号電圧ＶＳＩＧにより、発光素子１１２を発光させることができる。容量素子１１６の他端は第２の電源線１２４に接続されているので、図５で示す容量線１２６を省略することができる。
【００４４】
図７は、容量素子１１６の他端を第１の電源線１２２に接続する例を示す。図３で示すように、第１の電源線１２２の電圧を一定に保つ場合には容量素子１１６の他端を第１の電源線１２２に接続して、容量線を省略するようにしてもよい。いずれにしても、画素回路に容量素子１１６を付加することにより、発光素子１１２の発光を安定化させることができる。
【００４５】
図５、図６、図７で示すように、画素回路に容量素子を追加することで、発光素子の発光状態を安定化させることができる。
【００４６】
＜光導電素子＞
図８（Ａ）及び（Ｂ）は、光導電素子１１４の一例を示す。図８（Ａ）は光導電素子１１４の平面図であり、同図Ａ−Ｂ線に対応した断面構造を図８（Ｂ）に示す。図８（Ａ）及び（Ｂ）で示す光導電素子１１４は、光電効果を有する光導電層１３４に第１の電極１３６及び第２の電極１３８が設けられた構造を有している。第１の電極１３６及び第２の電極１３８は絶縁層１４０を挟んで光導電層１３４の両端でコンタクトするように設けられていてもよい。光導電層１３４は光電効果を有する半導体を用いるのが好ましく、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの半導体を用いることができる。また、ＣｄＴｅ、ＣｕＩｎＳｅ２、ＣｕＩｎＳなどの化合物半導体を用いることができる。
【００４７】
光導電素子１１４に用いる半導体として、アモルファスシリコンは、暗伝導度と光伝導度の比率が高いため、光導電素子１１４として好適である。アモルファスシリコンは、暗伝導度が１０−１０Ｓ／ｃｍ以下であるのに対し、光伝導度は光照射強度によるものの、１０−６Ｓ／ｃｍ以上が見込まれる。そのため暗状態では高抵抗体として働き、光照射時には低抵抗体として用いることができる。また、アモルファスシリコンは、薄膜形成が容易であり、可視光帯域における光吸収係数が結晶シリコン半導体よりも高いという特徴がある。そのため、表示装置の製造プロセスを大幅に変更することなく、画素内に光導電素子１１４を設けることができる。
【００４８】
図９（Ａ）及び（Ｂ）は、光導電素子１１４の他の一例を示す。図９（Ａ）は光導電素子１１４の平面図であり、同図Ａ−Ｂ線に対応した断面構造を図９（Ｂ）に示す。この光導電素子１１４は、光導電層１３４を挟むように上下に第１の電極１３６と第２の電極１３８とが設けられている。この場合、第１の電極１３６及び第２の電極１３８の一方を透光性の電極とすれば、発光素子１１２から放射される光の一部を光導電層１３４に入射させることができる。
【００４９】
図９（Ａ）及び（Ｂ）で示す光導電素子１１４においても、前述と同様に光電効果を有する各種半導体を用いることができる。光導電層１３４として、例えばアモルファスシリコンを用いれば、１００ｎｍから５００ｎｍ程度の膜厚により可視光を十分に吸収することができる。そして、第１の電極１３６及び第２の電極１３８が光導電層１３４と重なる領域が素子の有効面積として利用できるので、微細化に有利である。
【００５０】
図８（Ａ）及び（Ｂ）、並びに図９（Ａ）及び（Ｂ）で示す光導電素子１１４において、光導電層１３４は一導電型（ｐ型、ｉ型（真性）又はｎ型）の半導体材料であればよい。また、光導電層１３４に対し、第１の電極１３６及び第２の電極１３８の一方の側をｐ型とし、他方の側をｎ型の半導体としてｐｎ接合を設けるようにしてもよい。さらに、光導電層１３４に設けられたｐ型とｎ型の領域の間にｉ型領域を設けてもよい。光導電素子１１４をｐｎ接合又はｐｉｎ接合を設けたダイオード型の素子とすることで、光で励起されたキャリアは内部電界によりドリフトされるので、光応答速度を高めることができる。
【００５１】
＜画素の構造＞
図１０は、本実施形態に係る表示装置１００の構成を斜視図で示す。表示装置１００は、第１の基板１２８に対し第２の基板１３０が対向配置され、シール材で固定されている。第１の基板１２８には画素回路が設けられ画素部１０２が形成されている。画素部１０２は第２の基板１３０によって大気に晒されないように封止されている。第２の基板１３０は、ガラス基板のような硬質基板であってもよいが、有機樹脂フィルム基板又は有機樹脂層であってもよい。
【００５２】
また、第１の基板１２８には、走査信号線駆動回路１０６、映像信号線駆動回路１０８が設けられている。第１の基板１２８の端子部には配線基板１３２が接続されている。配線基板１３２はフレキシブル回路基板（ＦＰＣ基板）とも呼ばれ、外部機器から映像信号、駆動電力を表示装置１００内に供給している。
【００５３】
画素部１０２に設けられる画素１０４の構成を図１１及び図１２を参照して説明する。図１１は画素の平面図であり、同図Ｃ−Ｄ線に沿った断面構造を図１２に示す。以下の説明ではこの両図を参照する。
【００５４】
画素１０４は、トランジスタ１１０、発光素子１１２、光導電素子１１４を含んで構成されている。トランジスタ１１０は、チャネルが形成される半導体層１４２とゲート電極１４６とがゲート絶縁層１４４を介して設けられている。トランジスタ１１０は、一方の入出力端子が映像信号線１２０と接続され、他方の入出力端子がソース・ドレイン電極１４８、１４９と接続されている。ソース・ドレイン電極１４８、１４９は発光素子１１２と電気的に接続されている。トランジスタ１１０のチャネルを形成する半導体層１４２は、アモルファスシリコン及びポリシリコンなどのシリコン系半導体で形成することができる。また、半導体層１４２を、酸化物半導体、有機半導体を用いて形成することができる。
【００５５】
トランジスタ１１０は層間絶縁層１５０に埋設されるように設けられている。層間絶縁層１５０の層構造は任意である。層間絶縁層１５０は、酸化シリコン、窒化シリコンなどの無機絶縁層、およびポリイミド樹脂、アクリル樹脂などの有機絶縁層を適宜組み合わせて構成することができる。
【００５６】
発光素子１１２は、この層間絶縁層１５０の上に設けられている。発光素子１１２は、画素ごとに設けられる個別画素電極１５２と、発光材料を含んで形成される発光層１５４及び発光層１５４の上に設けられる共通画素電極１５６を含んで構成されている。発光層１５４の構成は任意であり、有機エレクトロルミネセンス材料を用いて形成することができる。
【００５７】
有機エレクトロルミネセンス材料としては、低分子系又は高分子系の材料を用いることができる。低分子系の有機材料を用いる場合、発光層１５４はゲスト材料とホスト材料を組み合わせた層の加え、当該層を挟むように正孔注入層や電子注入層、さらに正孔輸送層や電子輸送層等含んで構成されていてもよい。発光素子１１２は、発光材料の選択により、赤色、緑色及び青色の各帯域の光を発光することができる。それによって、各画素は、各色に対応した画素に作り分けることができる。また、発光素子１１２を白色発光とするには、有機ＥＬ層１４４に赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する発光材料を含む層を積層する構造、または青色（Ｂ）と黄色（Ｙ）の２色に対応する発光材料を含む層を積層した構造としてもよい。
【００５８】
発光素子１１２は、個別画素電極１５２が層間絶縁層１５０に設けられたコンタクトホールを介してトランジスタの入出力端子であるソース・ドレイン電極１４８、１４９と接続されている。個別画素電極１５２は、トランジスタ１１０を介して映像信号線１２０に当たられる映像信号に基づく電圧が印加される。また、共通画素電極１５６は、複数の画素間で共有するように連続して設けられ、画素間に共通する電位が与えられる。
【００５９】
また、個別画素電極１５２は、周縁部がバンク層１５８で覆われている。別言すれば、バンク層１５８は、個別画素電極１５２の周縁部及びコンタクトホールの領域を除く内側領域を開口している。発光層１５４及び共通画素電極１５６は、バンク層１５８の上層側に設けられている。発光層１５４及び共通画素電極１５６は、個別画素電極１５２がバンク層１５８で開口される領域において積層されている。個別画素電極１５２、発光層１５４及び共通画素電極１５６が重なる領域が実質的な発光領域となる。すなわち、当該積層領域が発光素子１１２として機能する領域となる。共通画素電極１５６の上面にはパッシベーション層１６２が設けられていてもよい。
【００６０】
発光素子１１２は、第１の基板１２８の上方に設けられる第２の基板１３０側に光を出射させる場合、個別画素電極１５２で光を反射させ、共通画素電極１５６で光を透過するように構成される。発光層１５４で発光した光は全方向に放射されるので、画素１０４の出射光量を高めるために個別画素電極１５２に光反射面を設ける。または個別画素電極１５２の背面側に光反射面を設けるようにしてもよい。発光層１５４を有機エレクトロルミネセンス材料により構成するときは、個別画素電極１５２及び共通画素電極１５６の一方を陽極とし、他方を陰極とする。個別画素電極１５２側を陽極とする場合、仕事関数の高い導電材料を用いることが好ましいとされている。該当する電極材料として、酸化インジウム・スズ（ＩＴＯ）等の導電性材料を用いることができる。ＩＴＯなどは透光性を有するため、個別画素電極１５２を光反射電極とするには、背面に銀、アルミニウムなどの金属層を設けるようにしてもよい。一方、共通画素電極１５６を陰極とするには、リチウム（Ｌｉ）、マグネシウム（Ｍｇ）等の仕事関数の低い材料を含んで構成するようにしてもよい。例えば、当該金属を含む層と、ＩＴＯ等の透明導電膜を組み合わせて共通画素電極１５６としてもよい。
【００６１】
光導電素子１１４は、発光素子１１２から放射される光の一部が照射される位置に配置される。もっとも、画素１０４の光出射面に重ねてしまうと、開口率が低下してしまう。そのため、光導電素子１１４は発光素子１１２の周辺部に配置することが好ましい配置となる。
【００６２】
図１１及び図１２は、光導電素子１１４をバンク層１５８と重なる領域に設ける一例を示す。バンク層１５８は第１の電極１３６の周縁部を被覆して段差を緩和する特性を有している。光導電素子１１４は、このようなバンク層１５８で埋設されるように設けられてもよい。光導電素子１１４をバンク層１５８に重ねて設けることで、画素の開口率を低下させないようにすることができる。
【００６３】
図２で示すように、光導電素子１１４は２端子素子であり、一方が第１の電源線１２２に接続され、他方が発光素子１１２の個別画素電極と接続される。図１１及び図１２で示す光導電素子１１４は、光導電層１３４の上下に一対の電極を設けた構造を有している。ここでは、便宜上、図１０との関係において、光導電層１３４の下層側にある電極を第１の電極１３６、光導電層１３４の上層側にある電極を第２の電極１３８に相当するものとする。第１の電極１３６は、発光素子１１２の個別画素電極１５２をバンク層１５８の下層側にまで延長することによって形成されている。このように、個別画素電極１５２が第１の電極１３６を兼ねるようにすることで、発光素子１１２と光導電素子１１４との接続構造を簡略化することができる。
【００６４】
光導電層１３４は第１の電極１３６と重なる領域を有するように設けられている。第２の電極１３８は、光導電層１３４の一方の面を覆うように設けられている。本実施形態では、光導電層１３４の上に絶縁層１６０を設け、開口部で第２の電極１３８が光導電層１３４と接続されている。なお、絶縁層１６０は必須の構成ではない。しかし、光導電層１３４の側面部を覆い上面部に設けた開口部で第２の電極１３８が光導電層１３４で接続されるようにしたことで、第１の電極１３６と第２の電極１３８との短絡を防止することができる。
【００６５】
発光層１５４から放射される光は、第２の基板１３０側に出射される他、一部はバンク層１５８のある斜め方向にも出射される。バンク層１５８は透光性を有する絶縁材料を用いて形成されている。バンク層１５８が透光性であると、発光層１５４から放射された光の一部はバンク層１５８を透過して光導電素子１１４の光導電層１３４に入射する。光導電層１３４は光が照射されることにより光励起キャリアが発生して抵抗率が低下する。それに伴う画素回路の動作は図２で説明したとおりである。
【００６６】
光導電素子１１４の一方の電極である第２の電極１３８を光導電層１３４の側面から上面に設けることで、隣接する画素１０４から入射する光を遮光することができる。第２の電極１３８が遮光層を兼ねるようにすることで、光導電素子１１４の誤動作を防止することができる。
【００６７】
図１１及び図１２で示す画素１０４によれば、光導電素子１１４をバンク層１５８と重なる領域に設けることで、画素１０４の開口率を低下させないようにすることができる。また、発光素子１１２に隣接して光導電素子１１４を設けることができるので、光応答性及び感度を向上させることができる。
【００６８】
図１３及び図１４は、本実施形態に係る画素１０４の他の一例を示す。図１３は画素の平面図であり、同図Ｅ−Ｆ線に沿った断面構造を図１４に示す。以下の説明では、図１１及び図１２との相違部分について説明する。
【００６９】
図１４で示すように、光導電素子１１４は層間絶縁層１５０に埋設されるように設けられている。また、図１３で示すように、光導電素子１１４は、個別画素電極１５２と重なるように設けられている。光導電素子１１４は、図９で説明したものと同様の素子構造を有し、光導電層１３４と接続する第１の電極１３６と第２の電極１３８が並置されている。この場合、第２の電極１３８は、第１の電源線１２２を兼ねている。そのため、層間絶縁層１５０の層構造を増加させないでも光導電素子１１４を設けることができる。光導電素子１１４は層間絶縁層１５０に埋設されるように設けることで、画素の開口率を低下させないようにすることができる。
【００７０】
この場合も光導電素子１１４は、発光素子１１２の光が照射される位置に配置される。例えば、光導電素子１１４は、発光素子１１２と一部が重なるように設けることができる。なお、発光素子１１２から光が照射されるように、個別画素電極１５２に光透過窓を設けておいてもよい。例えば、光反射電極として形成される個別画素電極１５２の下層側に、アルミニウム等の金属材料で形成される反射層１５３を設け、当該反射層１５３に開口部を設けておく。このような個別画素電極１５２の構造により、発光層１５４の光が、光導電層１３４に光が照射されるようにすることができる。
【００７１】
光導電素子１１４は、隣接する画素から入射する光を遮光するために、第１の電極１３６又は第２の電極１３８を遮光層として用いる。図１３では、光導電層１３４の一方の面が遮光されるように、第２の電極１３８が光導電層１３４に沿って設けられている。第２の電極１３８は金属材料で形成されるので、遮光層として用いることができる。
【００７２】
図１３及び図１４で示す画素１０４の構造によれば、隣接する画素同士の間隔を狭めることができる。それにより、画素の高精細化を図る上で有利な構成ということができる。
【符号の説明】
【００７３】
１００・・・表示装置、１０２・・・画素部、１０４・・・画素、１０６・・・走査信号線駆動回路、１０８・・・映像信号線駆動回路、１１０・・・トランジスタ、１１２・・・発光素子、１１４・・・光導電素子、１１６・・・容量素子、１１８・・・走査信号線、１２０・・・映像信号線、１２２・・・第１の電源線、１２４・・・第２の電源線、１２６・・・容量線、１２８・・・第１の基板、１３０・・・第２の基板、１３２・・・配線基板、１３４・・・光導電層、１３６・・・第１の電極、１３８・・・第２の電極、１４０・・・絶縁層、１４２・・・半導体層、１４４・・・ゲート絶縁層、１４６・・・ゲート電極１４８、１４９・・・ソース・ドレイン電極、１５０・・・層間絶縁層、１５２・・・個別画素電極、１５３・・・反射層、１５４・・・発光層、１５６・・・共通画素電極、１５８・・・バンク層、１６０・・・絶縁層、１６２・・・パッシベーション層
【図１】
2016118672.tif 000003
【図２】
2016118672.tif 000004
【図３】
2016118672.tif 000005
【図４】
2016118672.tif 000006
【図５】
2016118672.tif 000007
【図６】
2016118672.tif 000008
【図７】
2016118672.tif 000009
【図８】
2016118672.tif 000010
【図９】
2016118672.tif 000011
【図１０】
2016118672.tif 000012
【図１１】
2016118672.tif 000013
【図１２】
2016118672.tif 000014
【図１３】
2016118672.tif 000015
【図１４】
2016118672.tif 000016