(57)【要約】【課題】移動度が高く、かつターンオン電圧の制御性が良好な薄膜トランジスタを提供すること。【解決手段】本発明の薄膜トランジスタ１は、基板１０と、ゲート電極２０と、ゲート絶縁膜３０と、閾値制御層４０と、活性層５０と、ソース電極６０と、ドレイン電極７０とを有し、ソース電極６０とドレイン電極７０の間に、閾値制御層４０および少なくとも１つ以上の活性層５０が電気的に接続しており、閾値制御層４０および活性層５０はゲート絶縁膜３０に接し、ゲート絶縁膜３０に対して垂直方向に隔てられた同電位に接続された共通のゲート電極２０を有することを特徴とするものである。【選択図】図１
2016029719.tif 000002
【特許請求の範囲】
【請求項１】
基板と、ゲート電極と、ゲート絶縁膜と、閾値制御層と、活性層と、ソース電極と、ドレイン電極とを有し、
前記ソース電極と前記ドレイン電極の間に、前記閾値制御層および少なくとも１つ以上の前記活性層が電気的に接続しており、
前記閾値制御層および前記活性層は前記ゲート絶縁膜に接し、前記ゲート絶縁膜に対して垂直方向に隔てられた同電位に接続された共通の前記ゲート電極を有する
ことを特徴とする薄膜トランジスタ。
【請求項２】
請求項１に記載の薄膜トランジスタにおいて、
前記閾値制御層および前記活性層は、前記ソース電極と前記ドレイン電極の間に、水平方向に直列に接続される
ことを特徴とする薄膜トランジスタ。
【請求項３】
請求項１または請求項２に記載の薄膜トランジスタにおいて、
前記閾値制御層のターンオン電圧値をＶｏｎ１とし、前記活性層のターンオン電圧値をＶｏｎ２とした場合、
当該薄膜トランジスタの極性がｎ型である場合には、下記数式（１ｎ）の条件を満たし、
当該薄膜トランジスタの極性がｐ型である場合には、下記数式（１ｐ）の条件を満たす
ことを特徴とする薄膜トランジスタ。
Ｖｏｎ１  ＞  Ｖｏｎ２  ・・・（１ｎ）
Ｖｏｎ１  ＜  Ｖｏｎ２  ・・・（１ｐ）
【請求項４】
請求項３に記載の薄膜トランジスタにおいて、
当該薄膜トランジスタの極性がｎ型である場合には、
前記閾値制御層のターンオン電圧値Ｖｏｎ１が、０Ｖ以上であり、
前記活性層のターンオン電圧値Ｖｏｎ２が、０Ｖ未満である
ことを特徴とする薄膜トランジスタ。
【請求項５】
請求項３に記載の薄膜トランジスタにおいて、
当該薄膜トランジスタの極性がｐ型である場合には、
前記閾値制御層のターンオン電圧値Ｖｏｎ１が、０Ｖ以下であり、
前記活性層のターンオン電圧値Ｖｏｎ２が、０Ｖ超である
ことを特徴とする薄膜トランジスタ。
【請求項６】
請求項１から請求項５までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層の光電圧応答性が、前記活性層の光電圧応答性よりも高い
ことを特徴とする薄膜トランジスタ。
【請求項７】
請求項１から請求項６までのいずれか一項に記載の薄膜トランジスタにおいて、
チャネル長に占める前記閾値制御層の長さの比率は、チャネル長１００％に対して、５０％以下である
ことを特徴とする薄膜トランジスタ。
【請求項８】
請求項１から請求項７までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層が、インジウム、亜鉛、スズ、ガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンからなる群から少なくとも１種と、酸素とを含み、
前記活性層が、インジウム、亜鉛、スズ、ガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンからなる群から少なくとも１種と、酸素とを含む
ことを特徴とする薄膜トランジスタ。
【請求項９】
請求項１から請求項７までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層が、ガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンからなる群から選択される少なくとも１種と、酸素とを含み、
前記活性層が、インジウム、亜鉛およびスズからなる群から選択される少なくとも１種と、酸素とを含む
ことを特徴とする薄膜トランジスタ。
【請求項１０】
請求項１から請求項９までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層および前記活性層が、少なくともインジウムを含む
ことを特徴とする薄膜トランジスタ。
【請求項１１】
請求項１から請求項７までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層が、ガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンからなる群から選択される少なくとも１種と、インジウムと、酸素とを含み、
前記活性層が、少なくともインジウムと、酸素とを含む
ことを特徴とする薄膜トランジスタ。
【請求項１２】
請求項８から請求項１１までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層および前記活性層が、少なくともインジウムを含む場合、
前記閾値制御層におけるガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンの合計の割合が、金属元素換算で、０．４以下であり、
前記活性層におけるインジウム、亜鉛およびスズの合計の割合が、０．８以上である
ことを特徴とする薄膜トランジスタ。
【請求項１３】
請求項１から請求項１２までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層のキャリア濃度が、１×１０１５ｃｍ−３未満であり、前記活性層のキャリア濃度が１×１０１５ｃｍ−３以上である
ことを特徴とする薄膜トランジスタ。
【請求項１４】
請求項１から請求項９までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層および前記活性層における金属組成および組成比が同一であり、
前記閾値制御層のキャリア濃度が、１×１０１５ｃｍ−３未満であり、前記活性層のキャリア濃度が１×１０１５ｃｍ−３以上である
ことを特徴とする薄膜トランジスタ。
【請求項１５】
請求項１から請求項１４までのいずれか一項に記載の薄膜トランジスタにおいて、
前記閾値制御層および前記活性層が、スプレー法、ディップ法、化学気相蒸着法、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法、スピンコート法、スクリーン印刷法、ドロップキャスト法、ロールコート法およびインクジェット法からなる群から選択される少なくとも一つの方法により成膜される
ことを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）などの電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）、メムスディスプレイ（ＭＥＭＳ）などの各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。
ＴＦＴとしては、アモルファスシリコンＴＦＴ、多結晶シリコンＴＦＴ、酸化物半導体ＴＦＴなどがある。これらの中でも、アモルファスシリコンＴＦＴよりも大電流を流すことができ、また、多結晶シリコンＴＦＴよりも低コストで、かつ素子間の特性バラツキを小さく製造することができるため、酸化物半導体ＴＦＴが注目されるようになった。
しかし、酸化物半導体ＴＦＴは、多結晶シリコンＴＦＴと比較すると低い電界効果移動度（１０ｃｍ２／Ｖ・ｓｅｃ程度）、ターンオン電圧が制御しにくい（ノーマリーオンになりやすい）などの欠点を有し、工業的普及の妨げとなっていた。また、移動度の向上を図った場合、オンオフ比の低下、漏れ電流の増大、ピンチオフが不明瞭となることが問題となっていた。
【０００３】
これらの問題のうちのいくつかを解決する発明として、例えば、活性層および抵抗層が金属酸化物からなり、活性層とソース電極およびドレイン電極の少なくとも一方との間に抵抗層（活性層よりも電気伝導度が小さい層）を有する薄膜トランジスタが提案されている（特許文献１）。
また、半導体層が、金属酸化物からなるとともに、第１の領域、第２の領域、および第３の領域で構成される３つの領域を有し、前記第１の領域がソース電極に接続され、前記第３の領域がドレイン電極に接続され、前記第２の領域が前記第１の領域と前記第３の領域の間に接続され、前記３つの領域の抵抗率が、第１の領域の抵抗率＞第２の領域の抵抗率＞第３の領域の抵抗率の関係を有する薄膜トランジスタが提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２１２４９７号公報
【特許文献２】国際公開第２０１１／１２５９４０号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の薄膜トランジスタにおいては、オンオフ比の向上は見込めるものの、閾値電圧が制御しにくいという問題がある。つまり、特許文献１では、薄膜トランジスタの閾値電圧を制御していないため、ターンオン電圧の制御性の点で不十分なものであった。
【０００６】
また、特許文献２に記載の薄膜トランジスタにおいても、閾値電圧が制御しにくいという問題がある。なお、特許文献２では、０Ｖ近傍の閾値電圧（Ｖｔｈ）を課題としているが、半導体層の３つの領域の抵抗率が、第１の領域の抵抗率＞第２の領域の抵抗率＞第３の領域の抵抗率の関係とするだけでは、閾値電圧を制御できない。特許文献２では、図１２の領域Ｂ中（ソース電極とゲート絶縁膜に挟まれる領域）の総キャリア量と閾値電圧に相関があるとしているが、領域Ｂよりもチャネルのキャリア総数が少ないため、Ｖｔｈはチャネルのキャリア総数に依存すると推定される。つまり、特許文献２では、薄膜トランジスタの閾値電圧を十分に制御できないため、ターンオン電圧の制御性の点で不十分なものであった。
【０００７】
そこで、本発明の目的は、移動度が高く、かつターンオン電圧の制御性が良好な薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
前記課題を解決すべく、本発明は、以下のような薄膜トランジスタを提供するものである。
本発明の薄膜トランジスタは、基板と、ゲート電極と、ゲート絶縁膜と、閾値制御層と、活性層と、ソース電極と、ドレイン電極とを有し、前記ソース電極と前記ドレイン電極の間に、前記閾値制御層および少なくとも１つ以上の前記活性層が電気的に接続しており、前記閾値制御層および前記活性層は前記ゲート絶縁膜に接し、前記ゲート絶縁膜に対して垂直方向に隔てられた同電位に接続された共通の前記ゲート電極を有することを特徴とするものである。
【０００９】
本発明によれば、移動度が高く、かつターンオン電圧の制御性が良好な薄膜トランジスタが得られる。この理由については、必ずしも定かではないが、本発明者らは以下のように推定する。
すなわち、本発明においては、閾値制御層および活性層はゲート絶縁膜に接し、このゲート絶縁膜に対して垂直方向に隔てられた同電位に接続された共通のゲート電極を有している。そして、このような構造の場合には、活性層のターンオン電圧に関係なく、閾値制御層のターンオン電圧が、この薄膜トランジスタのターンオン電圧となることを、本発明者らは見出した。この理由については、ゲート電極による電界効果が共通するため、例えば薄膜トランジスタの極性がｎ型である場合、性質的にターンオン電圧が高い閾値制御層により、閾値が制御されるものと本発明者らは推定する。一方で、このような構造の場合には、活性層の材料として、ターンオン電圧の物性を考慮しないで、移動度などの観点から選択できるため、例えば、ノーマリーオンになってしまう材料やプロセスの中からも選択できる。このように、活性層の材料またはプロセス選択の余地が大きく広がるために、活性層の移動度を高めることができる。また、活性層の移動度を高めることにより、薄膜トランジスタの移動度を高めることができる。以上のような作用によって上記本発明の効果が達成されるものと本発明者らは推定する。
【発明の効果】
【００１０】
本発明によれば、移動度が高く、かつターンオン電圧の制御性が良好な薄膜トランジスタを提供できる。
【図面の簡単な説明】
【００１１】
【図１】第一実施形態における薄膜トランジスタを示す概略図である。
【図２】第二実施形態における薄膜トランジスタを示す概略図である。
【図３】第三実施形態における薄膜トランジスタを示す概略図である。
【図４】第四実施形態における薄膜トランジスタを示す概略図である。
【図５】第五実施形態における薄膜トランジスタを示す概略図である。
【図６】第六実施形態における薄膜トランジスタを示す概略図である。
【図７】従来の薄膜トランジスタを示す概略図である。
【図８】実施例２および実施例３で作製した薄膜トランジスタを示す概略図である。
【図９】実施例２および実施例３で作製した薄膜トランジスタの光学顕微鏡像を示す写真である。
【図１０】実施例２および実施例３で作製した薄膜トランジスタについての電流と電圧との関係を示すグラフである。
【図１１】実施例２および実施例３で作製した薄膜トランジスタについての移動度と電圧との関係を示すグラフである。
【発明を実施するための形態】
【００１２】
［第一実施形態］
以下、この発明の好適な実施の形態の一つである第一実施形態を、図面などを参照しながら詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００１３】
図１は、本発明の第一実施形態における薄膜トランジスタを示す概略図である。図１に示す薄膜トランジスタ１は、基板１０と、ゲート電極２０と、ゲート絶縁膜３０と、閾値制御層４０と、活性層５０と、ソース電極６０と、ドレイン電極７０とを有している。ソース電極６０とドレイン電極７０の間には、ソース電極６０に接して閾値制御層４０が設けられ、この閾値制御層４０およびドレイン電極７０に接して活性層５０が設けられ、これらが電気的に接続している。そして、閾値制御層４０および活性層５０の一部の領域がチャネル部を成しており、ゲート電極２０に印加される電圧でソース電極６０とドレイン電極７０の間に流れる電流が制御されることによってオン／オフ動作する。
ここで、チャネル部は、ゲート電極と対向し、チャネル長（ソース電極とドレイン電極の間隔）とチャネル幅（ソース電極とドレイン電極の幅）と半導体層の膜厚に囲まれる領域と定義する。
【００１４】
チャネル長は、０．１μｍ以上５０μｍ以下が好ましく、０．５μｍ以上２０μｍ以下がより好ましく、１μｍ以上１０μｍ以下が特に好ましい。５０μｍ超であると、薄膜トランジスタのサイズが大きくなりすぎ、集積度が下がるおそれがある。０．１μｍ未満であるとフォトリソグラフィに高い精度が必要となり、大面積ディスプレイなどでの採用が難しくなるおそれがある。
チャネル幅は、０．１μｍ以上２０００μｍ以下が好ましく、１μｍ以上１０００μｍ以下がより好ましく、４μｍ以上５００μｍ以下が特に好ましい。２０００μｍ超であると、薄膜トランジスタが大きくなりすぎ集積度が下がるおそれがある。０．１μｍ未満であるとフォトリソグラフィに高い精度が必要となり、大面積ディスプレイなどでの採用が難しくなるおそれがある。チャネル長に比べ幅広い値を有するのは、例えばフラットパネルディスプレイ用途を考えた場合、画素部、周辺回路部などで薄膜トランジスタの要求特性が異なるためである。
【００１５】
本実施形態の薄膜トランジスタ１では、図１に示すように、閾値制御層４０および活性層５０はゲート絶縁膜に接し、ゲート絶縁膜３０に対して垂直方向に隔てられた同電位に接続された共通のゲート電極２０を有している。
このような構造とすれば、閾値制御層４０のターンオン電圧が、薄膜トランジスタ１のターンオン電圧とほぼ同じとなるため、閾値制御層４０により、薄膜トランジスタ１のターンオン電圧を制御することができる。
また、ターンオン電圧の制御性の観点から、図１に示すように、閾値制御層４０および活性層５０は、ソース電極６０とドレイン電極７０の間に、水平方向に直列に接続されることが好ましい。なお、図１においては、閾値制御層４０と活性層５０との境界が垂直に直線状になっているが、これに限定されない。例えば、閾値制御層４０と活性層５０との境界は、テーパ状であってもよく、階段状であってもよい。さらに、閾値制御層４０と活性層５０との境界で、これらの層が明確に分かれていなくてもよい。例えば、閾値制御層４０と活性層５０とが相互拡散して所定の幅をもっていることにより、境界がぼやけていてもよい。
【００１６】
（閾値制御層および活性層）
閾値制御層４０は、活性層５０とともにチャネル部を構成する層である。そして、この閾値制御層４０は、活性層５０を形成できる材料としては酸化物半導体に限定されるものではないが、酸化物半導体を用いることで最大の効果を得ることができる。
閾値制御層４０を構成する材料としては、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｓｎ（スズ）、Ｇａ（ガリウム）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｓｉ（シリコン）などの酸化物およびこれらの複合酸化物が挙げられる。これらは、１種を単独で用いてもよく、２種以上を混合して用いてもよい。また、これらは、非晶であってもよいし結晶性あるいは結晶と非晶の中間状態であってもよい。さらに好ましくは、閾値制御層４０は、少なくともインジウムを含むことが好ましい。
【００１７】
活性層５０を構成する材料としては、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｓｎ（スズ）、Ｇａ（ガリウム）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｓｉ（シリコン）などの酸化物およびこれらの複合酸化物が挙げられる。これらは、１種を単独で用いてもよく、２種以上を混合して用いてもよい。また、これらは、非晶であってもよいし結晶性あるいは結晶と非晶の中間状態であってもよい。さらに好ましくは、活性層５０は、少なくともインジウムを含むことが好ましい。
本実施形態では、活性層５０を構成する材料として、ターンオン電圧の物性を考慮しないで、移動度などの観点から選択できるため、例えば、ノーマリーオンになってしまう材料の中からも選択できる。このような観点から、活性層５０を構成する材料としては、これまでは利用できなかった比較的インジウム比率の高い酸化物半導体などが使用可能となる。
【００１８】
閾値制御層４０および活性層５０を構成する材料の好適な組み合わせとしては、以下のような具体例を挙げられる。
具体例（i）
閾値制御層４０を構成する材料：ガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンなどの酸化物およびこれらの複合酸化物
活性層５０を構成する材料：インジウム、亜鉛およびスズなどの酸化物およびこれらの複合酸化物
具体例（ii）
閾値制御層４０を構成する材料：ガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンなどの酸化物およびこれらの複合酸化物と、酸化インジウムとの混合酸化物
活性層５０を構成する材料：少なくともインジウム含む酸化物
そして、閾値制御層４０および活性層５０が、少なくともインジウムを含む場合、閾値制御層４０におけるガリウム、アルミニウム、チタン、ハフニウム、ジルコニウムおよびシリコンの合計の割合が、金属元素換算で、０．４以下であり、活性層におけるインジウム、亜鉛およびスズの合計の割合が、０．８以上であることが好ましい。
なお、閾値制御層４０と活性層５０を構成する金属組成および組成比は、同じであってもよい。この場合、酸素欠陥量などに違いが生じて、閾値制御層４０および活性層５０のターンオン電圧値に差が生じていればよい。
【００１９】
本実施形態において、閾値制御層４０のターンオン電圧値をＶｏｎ１とし、活性層５０のターンオン電圧値をＶｏｎ２とした場合に、以下のような条件を満たすようにすれば、移動度が高く、かつターンオン電圧の制御性が良好な薄膜トランジスタ１をより確実に得ることができる。
例えば、薄膜トランジスタ１の極性がｎ型である場合には、下記の（i）〜（iii）の条件のうち、少なくとも（i）の条件を満たすこと（特に好ましくは、（i）〜（iii）の条
件の全てを満たすこと）が好ましい。
（i）下記数式（１ｎ）の条件を満たす。
Ｖｏｎ１  ＞  Ｖｏｎ２  ・・・（１ｎ）
（ii）閾値制御層４０のターンオン電圧値Ｖｏｎ１が、０Ｖ以上（より好ましくは、０Ｖ以上５Ｖ以下）であり、活性層５０のターンオン電圧値Ｖｏｎ２が、０Ｖ未満（より好ましくは、−３０Ｖ以上０Ｖ未満）である。
（iii）閾値制御層４０のキャリア濃度が、１×１０１５ｃｍ−３未満であり、であり、
活性層５０のキャリア濃度が１×１０１５ｃｍ−３以上である。
【００２０】
一方で、薄膜トランジスタ１の極性がｐ型である場合には、下記の（iv）〜（vi）の条件のうち、少なくとも（iv）の条件を満たすこと（特に好ましくは、（iv）〜（vi）の条件の全てを満たすこと）が好ましい。
（iv）下記数式（１ｐ）の条件を満たす。
Ｖｏｎ１  ＜  Ｖｏｎ２  ・・・（１ｐ）
（v）閾値制御層４０のターンオン電圧値Ｖｏｎ１が、０Ｖ以下（より好ましくは、−５
Ｖ以上０Ｖ以下）であり、活性層５０のターンオン電圧値Ｖｏｎ２が、０Ｖ超（より好ましくは、０Ｖ超３０Ｖ以下）である。
（vi）閾値制御層４０のキャリア濃度が、１×１０１５ｃｍ−３未満であり、であり、活性層５０のキャリア濃度が１×１０１５ｃｍ−３以上である。
【００２１】
なお、閾値制御層４０のターンオン電圧値Ｖｏｎ１については、チャネル部が閾値制御層４０のみになるように、ソース電極６０およびドレイン電極７０を設けた試料を作製し、その試料のターンオン電圧値を測定することで求めることができる。また、活性層５０のターンオン電圧値Ｖｏｎ２についても同様の方法で求めることできる。
ターンオン電圧値（Ｖｏｎ）を求めるために、当該薄膜トランジスタにおいて、伝達特性を測定する。そして、伝達特性のグラフより、ソースドレイン電極間の電流値Ｉｄが、Ｉｄ＝１０−１０Ａとなるゲート電圧Ｖｇをターンオン電圧値Ｖｏｎと定義する。なお、伝達曲線は、半導体パラメーターアナライザー（アジレント  Ｂ１５００）を用いて測定できる。
【００２２】
チャネル部のキャリア濃度は、以下に示すＳＳＲＭ（走査型拡がり抵抗顕微鏡法）測定および標準サンプルを使用したホール測定より、求めることができる。
・ＳＳＲＭ測定
まず、水中機械研磨法などによりチャネル部の断面を得る。続いて、その断面に対してＳＳＲＭによって広がり抵抗測定を行う。キャリア濃度既知の標準サンプルと比較することによりキャリア濃度を算出することができる。例えば、標準サンプルよりキャリア濃度が高ければ、広がり抵抗は小さくなり、一方で、標準サンプルよりもキャリア濃度が低くなれば広がり抵抗が小さくなる。比較の際には、ＳＳＲＭ測定時の素子形状を一致させ、探針の状態も同様に保つことが望ましい。
ＳＳＲＭ測定の使用装置およびその測定条件例を以下に示す。
観察装置：Ｂｒｕｋｅｒ  ＡＸＳ（旧Ｖｅｅｃｏ）社Ｄｉｇｉｔａｌ  Ｉｎｓｔｒｕｍｅｎｔｓ部門製の「ＮａｎｏＳｃｏｐｅ  ＩＶａ  ＡＦＭ  Ｄｉｍｅｎｓｉｏｎ  ３１００
ステージＡＦＭシステム」＋ＳＳＲＭオプション
ＳＳＲＭ走査モード：コンタクトモードと拡がり抵抗同時測定
ＳＳＲＭ探針（Ｔｉｐ）：ダイヤモンドコートシリコンカンチレバー
試料加工：機械研磨による断面作製後、各層を短絡してバイアス電圧を印加できるように加工。
測定環境：室温、大気中
・標準サンプルを使用したホール測定
基板は当該薄膜トランジスタと同様な積層構造の基板を用いることが望ましく、薄膜トランジスタのチャネル層を形成するのと同様なプロセスにて半導体膜、ホール電極および保護層を作製する。ｖａｎ  ｄｅｒ  ｐａｕｗ法を利用してキャリア濃度を測定することができる。
ホール測定装置およびその測定条件例は以下に示す。
ホール測定装置：東陽テクニカ製の「Ｒｅｓｉ  Ｔｅｓｔ８３１０」
測定条件：室温（約２５℃）、約０．５［Ｔ］、約１０−４〜１０−１２Ａ、ＡＣ磁場ホール測定
サンプル形状：１０ｍｍ×１０ｍｍ
【００２３】
本実施形態において、閾値制御層４０の光電圧応答性を、活性層５０の光電圧応答性よりも高くすれば、移動度が高く、かつターンオン電圧の制御性が良好な薄膜トランジスタ１をより確実に得ることができる。
なお、薄膜トランジスタ１のソースドレイン電極間に位置するチャネル部に沿って水平方向にチャネル幅を覆いかつチャネル方向にはスポット的な光を照射しつつトランスファー特性を評価した場合に、前記スポット照射位置が閾値制御層４０を覆う形となったときに、オフ電流の増加や、ターンオン電圧のシフトが観察される。本現象を光応答性といい、これを観察する場合には、閾値制御層４０を構成する半導体のバンドギャップ程度の光を照射する必要がある。仮に、前記スポット照射位置を活性層５０の領域に移動した場合には、先に述べた光応答性は閾値制御層４０の領域に比べ小さい。これは、トランスファー特性のオフ電流は閾値制御層４０の領域が担っているので、活性層５０に光が照射されてキャリアが生成しても閾値制御層４０にて遮断されてしまうためである。
【００２４】
チャネル長に占める閾値制御層４０の長さの比率は、移動度をより高くするという観点から、チャネル長１００％に対して、５０％以下であることが好ましく、２５％以下であることがより好ましく、１０％以下であることが特に好ましい。
【００２５】
（閾値制御層および活性層の形成方法）
このような閾値制御層４０および活性層５０は、本技術分野で公知の手法で形成できる。
成膜方法としては、スプレー法、ディップ法、化学気相蒸着法（ＣＶＤ法）などの化学的成膜方法、または、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などの物理的成膜方法を用いることができる。その他に、スピンコート法、スクリーン印刷法、ドロップキャスト法、ロールコート法、インクジェット法などを選択してもよい。なお、キャリア密度が制御し易く、膜質向上が容易であることから、物理的成膜方法を用いることが好ましく、中でも、生産性が高いことからスパッタ法を用いることがより好ましい。
より具体的には、所定の材料から構成されたターゲットを用い、ＤＣ、ＡＣ、またはＲＦスパッタリングにより成膜することができる。ここで、ターゲットは、公知の手法で作製できる。
形成した膜は、各種エッチング法によりパターニングできる。
また、形成した膜には、酸素雰囲気や不活性ガス雰囲気において、例えば７０〜４５０℃で熱処理をすることが好ましい。
さらに、形成した膜の一部に、一例としてＯ２プラズマ、Ｎ２Ｏプラズマなどを照射することにより改質を行い、活性層５０の一部を閾値制御層４０とする方法を採用してもよい。また、閾値制御層４０を先に形成し、Ａｒプラズマ、Ｈｅプラズマ、Ｈ２プラズマ、ＵＶ照射などにより、活性層５０を形成することも可能である。このような方法によれば、閾値制御層４０および活性層５０の形成工程を簡略にできる。
【００２６】
（他の構成部材）
本実施形態の薄膜トランジスタ１では、基板１０、ゲート電極２０、ゲート絶縁膜３０、ソース電極６０およびドレイン電極７０などの各構成部材については、公知のものを適用できる。
以下、薄膜トランジスタの構成部材の例について説明する。
【００２７】
（基板）
基板１０を構成する材料については、特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラスなどのガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）などの樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミドなどの高分子フィルム基材などが使用できる。
【００２８】
（ゲート電極、ソース電極およびドレイン電極）
ゲート電極２０、ソース電極６０およびドレイン電極７０の各電極を形成する材料は、特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２などの透明電極や、Ａｌ、Ａｇ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｔｉ、Ｔａ、Ｃｕなどの金属電極、またはこれらを含む合金の金属電極を用いることができる。また、半導体層に酸化物半導体を用いた場合、還元して電極として利用することができる。
【００２９】
（ゲート絶縁膜）
ゲート絶縁膜３０を構成する材料は、特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｈｆ２Ｏ３、ＣａＨｆＯ３、ＰｂＴｉ３、ＢａＴａ２Ｏ６、ＳｒＴｉＯ３、ＡｌＮなどの酸化物や窒化物を用いることができる。なお、ゲート絶縁膜に要求される項目として、膜厚ムラが小さいこと、リークの原因となるピンホールが存在しないことが重要である。一般的なゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３などが用いられる。また、ＳｉＮｘは水素元素を含んでいてもよい。
【００３０】
（他の構成部材の形成方法）
基板１０、ゲート電極２０、ゲート絶縁膜３０、ソース電極６０およびドレイン電極７０などの各構成部材は、本技術分野で公知の手法で形成できる。
成膜方法としては、スプレー法、ディップ法、化学気相蒸着法（ＣＶＤ法）などの化学的成膜方法、または、スパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法などの物理的成膜方法、その他に、スピンコート法、スクリーン印刷法、ドロップキャスト法、ロールコート法、インクジェット法を用いることができる。キャリア密度が制御し易く、膜質向上が容易であることから、物理的成膜方法を用いることが好ましく、中でも、生産性が高いことからスパッタ法を用いることがより好ましい。
形成した膜は、各種エッチング法によりパターニングできる。また、形成した膜には、必要に応じて、熱処理をしてもよい。
【００３１】
［第二実施形態］
次に、本発明の第二実施形態を図面に基づいて説明する。
なお、本実施形態の薄膜トランジスタ１Ａの構成部材は、前記第一実施形態と同様であるから、その詳細な説明は省略または簡略化する。
図２は、本発明の第二実施形態における薄膜トランジスタを示す概略図である。
本実施形態では、前記第一実施形態に対して、ソース電極６０に接して設けられた閾値制御層４０だけでなく、さらに、ドレイン電極７０に接して別の閾値制御層４０が設けられている点が異なるのみである。
このように閾値制御層４０が２つ設けられている場合でも、図２に示すように、２つの閾値制御層４０および活性層５０はゲート絶縁膜に接し、ゲート絶縁膜３０に対して垂直方向に隔てられた同電位に接続された共通のゲート電極２０を有しているので、２つの閾値制御層４０のターンオン電圧はほぼ同じとなる。また、閾値制御層４０のターンオン電圧が、薄膜トランジスタ１Ａのターンオン電圧とほぼ同じとなるため、閾値制御層４０により、薄膜トランジスタ１Ａのターンオン電圧を制御することができる。
【００３２】
［第三実施形態］
次に、本発明の第三実施形態を図面に基づいて説明する。
なお、本実施形態の薄膜トランジスタ１Ｂの構成部材は、前記第一実施形態と同様であるから、その詳細な説明は省略または簡略化する。
図３は、本発明の第三実施形態における薄膜トランジスタを示す概略図である。
本実施形態では、前記第一実施形態に対して、ソース電極６０とドレイン電極７０の間に、ソース電極６０に接して活性層５０が設けられ、この活性層５０に接して閾値制御層４０が設けられ、この閾値制御層４０およびドレイン電極７０に接して活性層５０が設けられている点が異なるのみである。
このように閾値制御層４０がソース電極６０やドレイン電極７０に接していない場合でも、閾値制御層４０のターンオン電圧が、薄膜トランジスタ１Ｂのターンオン電圧とほぼ同じとなるため、閾値制御層４０により、薄膜トランジスタ１Ｂのターンオン電圧を制御することができる。
【００３３】
［第四実施形態］
次に、本発明の第四実施形態を図面に基づいて説明する。
なお、本実施形態の薄膜トランジスタ１Ｃの構成部材は、前記第一実施形態と同様であるから、その詳細な説明は省略または簡略化する。
図４は、本発明の第四実施形態における薄膜トランジスタを示す概略図である。
本実施形態では、前記第一実施形態に対して、活性層５０が、第一活性層５１と、これと異なる第二活性層５２とからなる点が異なるのみである。
このように活性層５０が複数の層から構成される場合でも、閾値制御層４０のターンオン電圧が、薄膜トランジスタ１Ｃのターンオン電圧とほぼ同じとなるため、閾値制御層４０により、薄膜トランジスタ１Ｃのターンオン電圧を制御することができる。
【００３４】
［第五実施形態］
次に、本発明の第五実施形態を図面に基づいて説明する。
なお、本実施形態の薄膜トランジスタ１Ｄの構成部材は、前記第一実施形態と同様であるから、その詳細な説明は省略または簡略化する。
図５は、本発明の第五実施形態における薄膜トランジスタを示す概略図である。
本実施形態では、前記第一実施形態に対して、閾値制御層４０をドレイン電極７０に接する位置に変更した点、および、活性層５０が、第一活性層５１と、これと異なる第二活性層５２とからなる点が異なるのみである。
このように閾値制御層４０がドレイン電極７０側のみに設けられ、かつ活性層５０が複数の層から構成される場合でも、閾値制御層４０のターンオン電圧が、薄膜トランジスタ１Ｄのターンオン電圧とほぼ同じとなるため、閾値制御層４０により、薄膜トランジスタ１Ｄのターンオン電圧を制御することができる。
【００３５】
［第六実施形態］
次に、本発明の第六実施形態を図面に基づいて説明する。
なお、本実施形態の薄膜トランジスタ１Ｅの構成部材は、前記第一実施形態と同様であるから、その詳細な説明は省略または簡略化する。
図６は、本発明の第六実施形態における薄膜トランジスタを示す概略図である。
図６に示す薄膜トランジスタ１Ｅは、前記第一実施形態の薄膜トランジスタ１がボトムゲート構造を有するのに対して、トップゲート構造を有している。そして、ソース電極６０とドレイン電極７０の間には、ソース電極６０に接して閾値制御層４０が設けられ、この閾値制御層４０に接して活性層５０が設けられ、この活性層５０およびドレイン電極７０に接して閾値制御層４０が設けられ、これらが電気的に接続している。
このように薄膜トランジスタ１Ｅがトップゲート構造を有している場合でも、閾値制御層４０のターンオン電圧が、薄膜トランジスタ１Ｅのターンオン電圧とほぼ同じとなるため、閾値制御層４０により、薄膜トランジスタ１Ｅのターンオン電圧を制御することができる。
【００３６】
［実施形態の変形］
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良などは本発明に含まれるものである。
例えば、本発明の薄膜トランジスタは、フラットパネルディスプレイに搭載される薄膜トランジスタのうち、部分的に使用することも可能である。例えば、画素部に閾値制御層のみで形成された薄膜トランジスタを搭載し、周辺回路部に本発明の薄膜トランジスタを用いることができる。
このように本発明の薄膜トランジスタでは、すべての薄膜トランジスタに本発明を適用してもよいし、部分的に適用することも可能である。
本発明の薄膜トランジスタには閾値制御層が存在するため、エンハンスメント型（Ｖｏｎ＞０、ｎ型）の特性が期待できる。一方で、活性層のみでトランジスタを作製した場合は、デプレッション型（Ｖｏｎ＜０、ｎ型）の特性が期待できる。例えば、フラットパネルディスプレイの用途では、画素部以外の周辺回路にも薄膜トランジスタが使用されていることがあるが、周辺回路部の薄膜トランジスタはインバータ回路を形成していることが多い。画素部には本発明のトランジスタを使用し、周辺回路部の一部の薄膜トランジスタにデプレッション型の薄膜トランジスタを使用することが可能である。
インバータには、抵抗負荷、エンハンスメント−エンハンスメント（Ｅ／Ｅ）、エンハンスメント−ディプリーション（Ｅ／Ｄ）、ＣＭＯＳ（相補性金属酸化膜半導体）の４通りがあるが、省レイアウト面積と高速動作の観点からＥ／Ｄ構成またはＣＭＯＳ構成が多く用いられる。Ｅ／Ｄインバータを有効に動作させるために、ＴＦＴの閾値電圧を制御し、インバータを構成する２つのＴＦＴの閾値電圧の差を十分に大きくする必要がある。一方、ＣＭＯＳインバータにはｎチャネルＴＦＴとｐチャネルＴＦＴの両方が必要であり、これらのドーピング工程のためにフォトリソグラフィ工程が他の構成と比べて多くなる。
また、本発明の薄膜トランジスタは、フラットパネルディスプレイ用途のトランジスタに限定されず、すべての金属−酸化物−半導体接合電界効果トランジスタ（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳ  ＦＥＴ）に適用可能である。一例として、静電誘導トランジスタ（Ｓｔａｔｉｃ  Ｉｎｄｕｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ：ＳＩＴ）、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、注入促進型絶縁ゲートバイポーラトランジスタ（Ｉｎｊｅｃｔｉｏｎ−Ｅｎｈａｎｃｅｄ  Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＥＧＴ）、相補型ＭＯＳ  ＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ  ＦＥＴ：ＣＭＯＳ  ＦＥＴ）が挙げられる。これらは、横型および縦型のいずれの素子構成であっても適用可能である。
【実施例】
【００３７】
次に、本発明を実施例および比較例によりさらに詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
［実施例１］
図１に示すボトムゲート構造を有する薄膜トランジスタ１を作製した。
直径４インチの無アルカリガラス基板（基板１０）を用意し、スパッタリング法でのＣｒを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極２０を形成した。次に、この基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、ゲート絶縁膜（ＳｉＯ２膜）３０を形成した。
次に、このゲート絶縁膜３０付の基板１０をスパッタ装置に装着し、ゲート絶縁膜３０上に、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比））（閾値制御層４０）を成膜した後、パターニングした。さらにＩｎＧａＯ膜（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）（活性層５０）を成膜した後、パターニングして閾値制御層４０および活性層５０とした。その後、この閾値制御層４０および活性層５０付の基板１０に、ソース電極６０およびドレイン電極７０を形成し、アニールして、薄膜トランジスタ１を得た。
得られた薄膜トランジスタ１について、電界効果移動度（μ）、ターンオン電圧、オンオフ比およびオフ電流の評価を行った。なお、これらの評価は、半導体パラメーターアナライザー（アジレントＢ１５００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で４インチガラスの中央部のＴＦＴを測定した。また、オフ電流は、ゲート−ソース電圧（Ｖｇｓ）を−３０Ｖとして測定した。その結果、電界効果移動度は４５ｃｍ２／Ｖｓであり、ターンオン電圧は０．５Ｖであり、オンオフ比は１０１２であり、オフ電流は装置の測定限界（１０−１５Ａ程度）であった。このように、本発明の薄膜トランジスタ１は、移動度が高く、かつターンオン電圧の制御性が良好なものであることが確認された。
また、チャネル部が閾値制御層４０のみになるように、ソース電極６０およびドレイン電極７０を設けた試料を作製し、その試料のターンオン電圧値を測定して、閾値制御層４０のターンオン電圧値のＶｏｎ１を測定した。その結果、ターンオン電圧値のＶｏｎ１は０．５Ｖであった。また、チャネル部が活性層５０のみになるように、ソース電極６０およびドレイン電極７０を設けた試料を作製し、その試料のターンオン電圧値を測定して、活性層５０のターンオン電圧値のＶｏｎ２を測定した。その結果、ターンオン電圧値のＶｏｎ２は、−７Ｖであった。よって、閾値制御層４０が薄膜トランジスタ１のターンオン電圧を制御できることが確認された。
【００３８】
［比較例１］
図１に示した構造に代えて、図７に示した構造を有する薄膜トランジスタ１Ｆを作製した。なお、抵抗層８０は、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比））からなる層である。また、活性層５０はＩｎＧａＯ膜（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）からなる。
得られた薄膜トランジスタ１Ｆについて、電界効果移動度（μ）、ターンオン電圧、オンオフ比およびオフ電流の評価を行った。その結果、電界効果移動度は５５ｃｍ２／Ｖｓであり、ターンオン電圧は−７Ｖであり、オンオフ比は１０１２であり、装置の測定限界（１０−１５Ａ程度）であった。
この結果からも明らかなように、抵抗層がゲート絶縁膜に接していない場合には、この抵抗層ではターンオン電圧を制御できないことが分かった。
【００３９】
［実施例２］
図１に示す薄膜トランジスタ１と同様に、ボトムゲート構造を有する薄膜トランジスタを作製した。具体的には、図８（Ｃ）に示す薄膜トランジスタ１Ｇを作製した。
熱酸化シリコンからなるゲート絶縁膜３０が形成されている低抵抗ｎ型結晶シリコン基板（基板兼ゲート電極）２０をスパッタ装置に装着し、ゲート絶縁膜３０上に、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝５：１：４（原子比））（活性層５０）を成膜した後、パターニングした。さらにＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比））（閾値制御層４０）を成膜した後、パターニングして閾値制御層４０および活性層５０とした。その後、この閾値制御層４０および活性層５０付の低抵抗ｎ型結晶シリコン基板２０に、ソース電極６０およびドレイン電極７０を形成し、アニールして、薄膜トランジスタ１Ｇを得た。
薄膜トランジスタ１Ｇの光学顕微鏡像を図９（Ｃ）に示す。図９（Ｃ）に示すように、チャネル幅Ｗ／チャネル長Ｌ（Ｗ／Ｌ）は、５０μｍ／２０μｍであり、チャネル長Ｌの２０μｍのうちソース電極側から１μｍまでの部分には、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比））が形成され、ドレイン電極側から１９μｍまでの部分には、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝５：１：４（原子比））が形成されている。
得られた薄膜トランジスタ１Ｇについて、電界効果移動度（μ）、ターンオン電圧、オンオフ比およびオフ電流の評価を行った。なお、これらの評価は、半導体パラメーターアナライザー（アジレントＢ１５００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で４インチウエハの中央部のＴＦＴを測定した。また、オフ電流は、ゲート−ソース電圧（Ｖｇｓ）を−５Ｖとして測定した。得られた結果のうち、電流と電圧との関係を示す曲線を図１０のＣの曲線として示し、移動度と電圧との関係を示す曲線を図１１のＣの曲線として示す。
電界効果移動度は、図１１のＣの曲線における飽和移動度より、２０ｃｍ２／Ｖｓであった。また、図１０のＣの曲線より、ターンオン電圧は２Ｖであり、オンオフ比は１０１０であり、オフ電流は装置の測定限界（１０−１４Ａ程度）であった。このように、本発明の薄膜トランジスタ１Ｇは、移動度が高く、かつターンオン電圧の制御性が良好なものであることが確認された。
また、チャネル部が閾値制御層４０のみになるように、ソース電極６０およびドレイン電極７０を設けた試料を作製し（図８（Ｂ）および図９（Ｂ）参照）、この試料について、電界効果移動度（μ）、ターンオン電圧、オンオフ比およびオフ電流の評価を行った。得られた結果のうち、電流と電圧との関係を示す曲線を図１０のＢの曲線として示し、移動度と電圧との関係を示す曲線を図１１のＢの曲線として示す。図１０のＢの曲線より、この試料のターンオン電圧値を測定して、閾値制御層４０のターンオン電圧値のＶｏｎ１を測定した。その結果、ターンオン電圧値のＶｏｎ１は３Ｖであった。
また、チャネル部が活性層５０のみになるように、ソース電極６０およびドレイン電極７０を設けた試料を作製し（図８（Ａ）および図９（Ａ）参照）、この試料について、電界効果移動度（μ）、ターンオン電圧、オンオフ比およびオフ電流の評価を行った。得られた結果のうち、電流と電圧との関係を示す曲線を図１０のＡの曲線として示し、移動度と電圧との関係を示す曲線を図１１のＡの曲線として示す。図１０のＡの曲線より、この試料のターンオン電圧値を測定して、活性層５０のターンオン電圧値のＶｏｎ２を測定した。その結果、ターンオン電圧値のＶｏｎ２は、−３Ｖであった。よって、閾値制御層４０が薄膜トランジスタ１Ｇのターンオン電圧を制御できることが確認された。
【００４０】
［実施例３］
図３に示す薄膜トランジスタ１Ｂと同様に、ボトムゲート構造を有する薄膜トランジスタを作製した。具体的には、図８（Ｄ）に示す薄膜トランジスタ１Ｈを作製した。
熱酸化シリコンからなるゲート絶縁膜３０が形成されている低抵抗ｎ型結晶シリコン基板（基板兼ゲート電極）２０をスパッタ装置に装着し、ゲート絶縁膜３０上に、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝５：１：４（原子比））（活性層５０）を成膜した後、パターニングした。さらにＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比））（閾値制御層４０）を成膜した後、パターニングして閾値制御層４０および活性層５０とした。その後、この閾値制御層４０および活性層５０付の低抵抗ｎ型結晶シリコン基板２０に、ソース電極６０およびドレイン電極７０を形成し、アニールして、薄膜トランジスタ１Ｈを得た。
薄膜トランジスタ１Ｈの光学顕微鏡像を図９（Ｄ）に示す。図９（Ｄ）に示すように、チャネル幅Ｗ／チャネル長Ｌ（Ｗ／Ｌ）は、５０μｍ／２０μｍであり、チャネル長Ｌの２０μｍのうち中央の２μｍの部分には、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比））が形成され、ソース電極側から９μｍまでの部分およびドレイン電極側から９μｍまでの部分には、ＩｎＧａＺｎＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝５：１：４（原子比））が形成されている。
得られた薄膜トランジスタ１Ｈについて、電界効果移動度（μ）、ターンオン電圧、オンオフ比およびオフ電流の評価を行った。なお、これらの評価は、半導体パラメーターアナライザー（アジレントＢ１５００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で４インチウエハの中央部のＴＦＴを測定した。また、オフ電流は、ゲート−ソース電圧（Ｖｇｓ）を−５Ｖとして測定した。得られた結果のうち、電流と電圧との関係を示す曲線を図１０のＤの曲線として示し、移動度と電圧との関係を示す曲線を図１１のＤの曲線として示す。
電界効果移動度は、図１１のＤの曲線における飽和移動度より、２８ｃｍ２／Ｖｓであった。また、図１０のＤの曲線より、ターンオン電圧は２．５Ｖであり、オンオフ比は１０１０であり、オフ電流は装置の測定限界（１０−１４Ａ程度）であった。このように、本発明の薄膜トランジスタ１Ｈは、移動度が高く、かつターンオン電圧の制御性が良好なものであることが確認された。
また、図１０のＢの曲線より、閾値制御層４０のターンオン電圧値のＶｏｎ１は３Ｖであり、図１０のＡの曲線より、活性層５０のターンオン電圧値のＶｏｎ２は、−３Ｖであるので、閾値制御層４０が薄膜トランジスタ１Ｈのターンオン電圧を制御できることが確認された。
【符号の説明】
【００４１】
１…薄膜トランジスタ
１０…基板
２０…ゲート電極
３０…ゲート絶縁膜
４０…閾値制御層
５０…活性層
６０…ソース電極
７０…ドレイン電極
【図１】
2016029719.tif 000003
【図２】
2016029719.tif 000004
【図３】
2016029719.tif 000005
【図４】
2016029719.tif 000006
【図５】
2016029719.tif 000007
【図６】
2016029719.tif 000008
【図７】
2016029719.tif 000009
【図８】
2016029719.tif 000010
【図１０】
2016029719.tif 000011
【図１１】
2016029719.tif 000012
【図９】
2016029719.tif 000013