(57)【要約】【課題】線形性を改善するように試験装置を校正する。【解決手段】試験装置は、初期出力電圧レベルとオープンな出力リレーを有する。試験装置を特定電流レベルにプログラミングし、タイマを開始させ、続いて、試験装置が規定適合状態に入るのに応答してタイマを停止し、初期時間インターバルを求める。また、上記時間インターバルが所望範囲内かを判断しても良い。【選択図】図３
2016118553.tif 000002
【特許請求の範囲】
【請求項１】
初期出力電圧レベルとオープンな出力リレーを有する試験装置を校正する方法であって、
上記試験装置を特定電流レベルにプログラミングする処理と、
タイマを開始する処理と、
上記試験装置が規定適合状態に入るのに応答して上記タイマを停止し、初期時間インターバルを求める処理と、
上記初期時間インターバルが所望範囲内かを判断する処理と
を具える試験装置校正方法。
【請求項２】
上記装置の出力を上記初期出力電圧レベルにリセットする処理と、
上記特定電流レベルを調整する処理と、
上記タイマの開始と停止を繰り返して後続の時間インターバルを求める処理と、
上記後続の時間インターバルが上記所望範囲内かを判断する処理と
を更に具える請求項１の試験装置校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、種々の形式の電子試験計装を校正することに関し、特に、その中の測定回路の自己校正に関する。
【背景技術】
【０００２】
今日の電子計装のユーザは、一般に、試験装置のレンジ全体に渡って、電圧又は電流の測定の線形性が高いこと（例えば、そのレンジに渡り、＜＜１００ｐｐｍ）を望んでいる。その試験装置は、被試験デバイス（ＤＵＴ）に電圧を供給して対応する電流値を測定するか、又は、ＤＵＴに電流を供給して対応する電圧値を測定するソース・メジャー・ユニット（ＳＭＵ）でも良い（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１３９２２４号公報
【非特許文献】
【０００４】
【非特許文献１】「SMU（ソース・メジャー・ユニット）」の製品紹介サイト、ケースレー、［online］、［２０１５年９月２４日検索］、インターネット<http://www.keithley.jp/products/dcac/currentvoltage>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、線形性は、時間及び温度と共にドリフトすることがあり（そして、頻繁にある）、これは、頻繁な補正を余儀なくさせることがある。そして、装置を校正施設に移動したり、外部装置が必要となるのは、特に望ましくない。
【０００６】
また、今日のユーザは、同じ装置で、より高速で精度は付随して低くなる測定のオプション（又は、要求した場合には、低速な高分解能測定）があることを望む傾向にある。
【０００７】
従って、低分解能の高速測定（これは、通常は、複数ポイント校正の場合である）に関して、スループットに影響を与えない電子的計装における改善のニーズが残っている。ある設計様式（例えば、デュアル・コンバータ）では、この問題に取り組み始めているが、これに関連する欠点としては、校正のトレーサビリティの更なる複雑さはもちろん、基板スペースに関するコスト増加がある。
【課題を解決するための手段】
【０００８】
本発明の実施形態は、概して、外部基準又は複数ポイント校正に頼ることなく、測定回路の線形性を修正するための装置の自己調整についての手法に関する。本発明は、次のように種々の概念から表現できる。
【０００９】
本発明の概念１は、初期出力電圧レベルとオープンな出力リレーを有する試験装置を校正する方法であって、
上記試験装置を特定電流レベルにプログラミングする処理と、
タイマを開始する処理と、
上記試験装置が規定適合状態（compliance）に入るのに応答して上記タイマを停止し、初期時間インターバルを求める処理と、
上記初期時間インターバルが所望範囲内かを判断する処理と
を具えている。
【００１０】
本発明の概念２は、上記概念１の方法であって、
上記装置の出力を上記初期出力電圧レベルにリセットする処理と、
上記特定電流レベルを調整する処理と、
上記タイマの開始と停止を繰り返して後続の時間インターバルを求める処理と、
上記後続の時間インターバルが上記所望範囲内かを判断する処理と
を更に具えている。
【００１１】
本発明の概念３は、上記概念１の方法であって、このとき、上記初期出力電圧が０ボルトである。
【００１２】
本発明の概念４は、上記概念１の方法であって、このとき、上記特定電流レベルが−２ｎＡである。
【００１３】
本発明の概念５は、上記概念１の方法であって、
負（−）のフル・スケールにおいて開始し、電流信号源を上記特定電流レベルにプログラミングする処理と、
上記初期時間インターバルにおいて電圧レベルを測定する処理と、
上記測定する処理に基いて、主要ポイントの第１配列（array）を特定する処理と
を更に具えている。
【００１４】
本発明の概念６は、上記概念５の方法であって、
正（＋）のフル・スケールにおいて開始し、上記電流信号源の極性を反転する処理と、
上記初期時間インターバルにおいて電圧レベルを測定する処理と、
上記測定する処理に基いて、主要ポイントの第２配列を特定する処理と
を更に具えている。
【００１５】
本発明の概念７は、上記概念６の方法であって、
上記第２配列を反転する処理と、
上記第１配列から上記第２配列を引き算して結果の配列（resulting array）を生成する処理と、
上記結果の配列から線形要因を抽出する処理と
を更に具えている。
【００１６】
本発明の概念８は、上記概念７の方法であって、後で利用するために、線形性要因を記憶する処理を更に具えている。
【図面の簡単な説明】
【００１７】
【図１Ａ】図１Ａは、理想的なコンデンサ回路の例を示す。
【図１Ｂ】図１Ｂは、理想的でないコンデンサ回路の例を示す。
【図１Ｃ】図１Ｃは、図１Ａ及び１Ｂにそれぞれ示された理想的なコンデンサ回路及び理想的でないコンデンサ回路に対応する電圧ランプをグラフで示したものである。
【図２】図２は、線形性自己調整誘電吸収（ＤＡ）効果除去をグラフィカルに示したものである。
【図３】図３は、本発明の実施形態による調整処理をグラフィカルに示したものである。
【発明を実施するための形態】
【００１８】
本発明の実施形態には、概して、従来のやり方でのＤＣ精度の校正、例えば、典型的には、毎年の校正サイクルで実施される通常の３ポイント校正を含んでいる。
【００１９】
特定の実現手段が、複数ポイント（例えば、大雑把にスケールの８分の１離した９個）のセットを周期的に（例えば、ユーザが選択した周波数で、おそらく月１回程度か、又は、必要ならもっと頻繁に）取り込むのに利用されても良い。これら調整を、ＤＣ校正定数と共に（しかし、別々に）、装置のフラッシュ・メモリに記憶しても良い。
【００２０】
測定を行った場合、これは、更なる調整（例えば、１ＰＬＣ（電源サイクル）以上）によって利益を受けることになり、その結果に線形性の調整を適用できる（例えば、ＤＣ校正が既に適用された後に）。なお、例えば、６０Ｈｚに関する１ＰＬＣは、１６.６７ミリ秒（１／６０秒）であり、５０Ｈｚに関する１ＰＬＣは、２０ミリ秒（１／６０秒）である。
【００２１】
実現手段は、概して、何らの外部装置又はユーザ（例えば、顧客）による参照なしに実行できる。しかし、線形エラーを自己校正しようとする場合の潜在的な課題の１つは、基準が欠けていることである。装置の信号源機能は、良い選択肢の１つのように思われる。即ち、単純に装置のレンジ全体に渡って信号源を掃引し、続いて、内部のフィードバック・ネットワークを測定することで、システムの線形性に関する情報を生成するというものである。悪いことに、このテクニックは、信号源（例えば、ＤＡＣ）の線形性エラーも含んでしまい、これは、典型的には、修正過程にある測定システムよりもずっと悪い。
【００２２】
特定の実現手法によってもたらされる種々の利点の中でも、特に、装置が概して安定した時間基準（例えば、プロセッサ・クロック）を有するというものがある。また、装置には、概して、低いレベル（例えば、ナノ・アンペア）までの電流信号源機能がある。更に、純粋なコンデンサへの定電流によって、概して線形な時間対電圧（つまり、ΔＶ／Δｔ＝Ｉ／Ｃ）が生じる。
【００２３】
実施形態は、概して、測定回路の複数の主要ポイントを測定するために、装置の装置自身の出力コンデンサへの電流信号源機能を利用することを含み、これは、信号源がその処理手順の間に変化しないことから、信号源の線形性によって、その処理が歪むのを効果的に避けることができる。電流信号源は、これを正常に動作させるのに、典型的には、校正する必要はないが、いくつかの課題はあるだろう。
【００２４】
本願で用いているように、誘電吸収（Dielectric Absorption：DA）は、概して、比較的高い誘電率（例えば、空気に関係する）を有する材料を通した電荷の吸収が原因の回路の出力コンデンサの振る舞いという理想的でない方法に関係する。これら誘電体は、コンデンサ自身又はコンデンサを半田付けした印刷回路基板（ＰＣＢ）の一部であっても良い。ＤＡは、理想的なコンデンサと並列で、充電されていく直列の寄生要素としてモデル化できる。図１Ａは、理想的なコンデンサ回路１０２の例を示し、図１Ｂは、理想的でないコンデンサ回路１０４の例を示し、図１Ｃは、理想的なコンデンサ回路１０２及び理想的でないコンデンサ回路１０４に対応する電圧ランプをグラフで示したものである。
【００２５】
どのような理由にしろ、ＤＡの効果によって、概して、定電流出力中の電圧ランプが線形でなくなり、測定回路についての線形情報を得ようとする努力をだめにしてしまう。補正が必要となるもう１つのエラーの原因は、試験装置内の例えばＡ／Ｄコンバータ又は増幅器による積分非直線性誤差（integral nonlinearity：INL）である。
【００２６】
しかし、ＤＡ又はＩＮＬによる非直線性は、電流の流れの方向に関して、対称に観測されている。即ち、もし電流ランプが同じレート（速度）及び反対極性で繰り返される場合、実効出力インピーダンスに関して測定される差動電圧は、ＤＡが原因の非線形性が大部分除去される一方で、測定回路が原因の非直線性は維持される。
【００２７】
図２は、線形性自己調整ＤＡ効果除去をグラフィカルに示したもの２００である。出力コンデンサ及び電流信号源の精度は、両方共に、典型的には、大きく変動する。即ち、測定回路で見られるランプのレートは、大きく変化することがある。自己校正を有効なものとするため、グラフ２００中の９個の主要（cardinal：基本的な）ポイントを、負（−）のフル・スケールから正（＋）のフル・スケールまでで、ほぼ等しい間隔を置いて配置する必要がある。これを実現するため、自己校正アルゴリズムが、その最初において、時間を決める（timing：タイミング）段階を有していても良い。
【００２８】
このアルゴリズムは、出力を０Ｖで、装置の出力リレーをオープンにして開始できる。続いて、装置は、小さな負電流（例えば、約−２ｎＡ）となるようプログラムされると共に、タイマを開始しても良い。装置が特定の電圧リミットに入り次第、タイマを停止しても良い。もし測定された時間が、処理に望ましい範囲（これは、典型的には、ＤＡの問題と、装置の取込み速度で決まる）から外れる場合には、装置の出力を０Ｖにリセットし、電流レベルを調整しても良い。これは、必要に応じて、繰り返しても良い。
【００２９】
電流レベルが調整され、タイミングがわかったならば、装置は、２つの掃引を実効しても良い。第１に、負（−）のフル・スケール（例えば、例としては−１００Ｖ）で開始し、電流信号源が、正極性の選択されたレベルにプログラムされても良い。装置のファームウェアは、特定の、結果として、９個の主要ポイントとなる時間インターバルにおいて、電圧を測定しても良い。
【００３０】
第２に、続いて、正（＋）のフル・スケール（例えば、例としては＋１００Ｖ）において、電流信号源の極性が反転され、同じ（又は同様の）処理を９個の主要ポイントを更に取り込むのに利用しても良い。その第２配列を反転し、続いて第１のものから引き算しても良い。複数ポイントから得られる配列（resulting array：結果の配列）は、測定回路に関する線形要因（factor：因数）を抽出するのに利用されても良い（例えば、配列を、第１ポイントで始まり第２ポイントで終わる理想的な直線から引き算することによって「線形化」することを意味）。
【００３１】
線形性調整用の係数が取り込まれたら、それらを将来の利用のために記憶しても良い。ある実現手段では、線形性調整の適用に約１５マイクロ秒かかることがあり、そのため、これは、典型的には、スループットが著しく遅い測定にのみ適用するようにして、高速な（例えば、低分解能の）測定に悪い影響がないようにする。例えば、１ＰＬＣに等しい読み出しには、概して、取込みに１６.６ミリ秒が必要で、線形性調整のオーバーヘッドを、事実上、無関係にする。
【００３２】
図３は、本発明の実施形態による調整処理をグラフで示したもの３００である。調整される測定値は、典型的には、利用可能な２つの調整ポイント（例えば、これらは、スケールの約８分の１のインターバルで生じるようにしても良い）で結ばれている。この例における測定値（Ｘ）は、２つの調整主要ポイントＭ及びＮ（これらは対応する調整値Ａ［Ｍ］及びＡ［Ｎ］を有する（例えば、これらポイントにおける非線形性の量が既知））の間にあるとすると、調整された測定値（Ｙ）は、以下を用いて、この測定値を結ぶ２つの主要ポイント間の線形補間によって計算できる
【００３３】
ＡＸ＝ＡＮ＋（ＡＭ−ＡＮ）・（Ｘ−Ｎ）／（Ｍ−Ｎ）  及び
Ｙ＝Ｘ＋ＡＸ
【００３４】
この処理は、９個のポイントを調べることによらず、そして、特定の状況では、少ないポイントで有効に機能し、別の状況では、もっと多数のポイントを必要とすることに注意されたい。必要となるポイントの個数は、概して、補正される非線形性の特性に依存する。
【００３５】
本願で説明するテクニックは、もしリソースを電圧測定情報を電流測定回路に送るために利用可能であれば、電流測定線形性の調整にも利用できる
【００３６】
以下の説明は、本発明の実施形態を実現できる適切なマシーンの簡潔で一般的な説明の提供を意図するものである。本願で用いているように、「マシーン」は、単一のマシーン又は通信可能に結合され、共に動作する複数のマシーン若しくは装置からなるシステムを広く包含することを意図している。典型的なマシーンには、パソコン、ワークステーション、サーバ、ポータブル・コンピュータ、ハンドヘルド・デバイス、タブレット・デバイスなどがあるとしても良い。
【００３７】
典型的には、システム・バスを含み、これに、プロセッサ、メモリ（例えば、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（ＲＯＭ）、その他の状態保持メディア、大容量記憶装置などを含む）、ビデオ・インターフェース、そして、入力／出力インターフェース・ポートが取り付けられる。マシーンは、プログラマブル若しくはノン・プログラマブル・ロジック・デバイス若しくはアレー、ＡＳＩＣ、組込み型コンピュータ、スマート・カードなどでも良い。マシーンは、少なくとも一部分は、キーボード、マウスなどの従来の入力デバイスからの入力によって、制御されても良く、加えて、別のマシーンから受けた指示、バーチャル・リアリティ（ＶＲ）環境を用いるインタラクティブな処理、生体フィードバック、又は、他の入力信号によって制御されても良い。
【００３８】
マシーンは、ネットワーク・インターフェース、モデム、他の通信結合機能などのような１つ以上の遠隔装置への１つ以上のコネクションを用いても良い。複数のマシーンは、イントラネット、インターネット、ＬＡＮ、ＷＡＮなどのような物理的又は論理的なネットワークにより、相互接続されていても良い。当業者であれば、ネットワーク通信には、無線周波数（ＲＦ）、衛星、マイクロ波、ＩＥＥＥ545.11、Bluetooth（登録商標）、光、赤外線、ケーブル、レーザなどを含む有線又は無線の短距離又は長距離のキャリアやプロトコルを用いて良いことが理解できよう。
【００３９】
図示した実施形態を参照しながら、本発明の原理を記述し、説明してきたが、こうした原理から離れることなく、説明した実施形態の構成や細部を変更したり、望ましい形態に組み合わせても良いことが理解できよう。そして、先の説明では、特定の実施形態に絞って説明しているが、別の構成も考えられる。
【００４０】
特に、「本発明の実施形態によると」といった表現を本願では用いているが、これら言い回しは、大まかに言って実施形態として可能であることを意味し、特定の実施形態の構成に限定することを意図するものではない。本願で用いているように、これら用語は、別の実施形態に組み合わせ可能な同じ又は異なる実施形態に言及するものである。
【００４１】
従って、本願で説明した実施形態は、幅広い種々の組み合わせの観点から、この詳細な説明や添付の資料は、単に説明の都合によるものに過ぎず、本発明の範囲を限定するものと考えるべきではない。従って、本発明として請求するものは、添付の請求項及びそれらと等価なものの範囲と要旨内に入るような全ての変更したものである。
【符号の説明】
【００４２】
１０２  理想的なコンデンサ回路
１０４  理想的でないコンデンサ回路
１０６  理想的及び理想的でないコンデンサ回路の電圧ランプのグラフ
２００  線形性自己調整ＤＡ効果除去のグラフィカルに示したもの
３００  調整処理のグラフィカルに示したもの
【図１Ａ】
2016118553.tif 000003
【図１Ｂ】
2016118553.tif 000004
【図１Ｃ】
2016118553.tif 000005
【図２】
2016118553.tif 000006
【図３】
2016118553.tif 000007
【外国語明細書】
【発明の名称】 Method for calibrating a test instrument
【技術分野】
【０００１】
This invention relates generally to calibrating various types of electronic test instrumentation and, more particularly, to self-calibration of measurement circuitry therein.
【背景技術】
【０００２】
Today’s users of electronic instrumentation generally desire the measurement of either voltage or current to be highly linear over the range of the test instrument (e.g., <<100ppm over the range).  The test instrument may be a source measure unit (SMU) to provide voltages to a device under test (DUT) for measuring the corresponding current values, or provide currents to the DUT for measuring the corresponding voltage values (see non-patent document 1).
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１３９２２４号公報
【非特許文献】
【０００４】
【非特許文献１】「SMU（ソース・メジャー・ユニット）」の製品紹介サイト、ケースレー、［online］、［２０１５年９月２４日検索］、インターネット<http://www.keithley.jp/products/dcac/currentvoltage>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
However, linearity can - and often does - drift with time and temperature, which may necessitate frequent corrections.  And removing the instrument to a calibration facility or requiring external equipment is particularly undesirable.
【０００６】
Today’s users also tend to desire having an option of making faster measurements with correspondingly lower accuracy [or slower high-resolution measurements when called for] with the same instrument.  
【０００７】
Accordingly, a need remains for improvement in electronic instrumentation that does not affect throughput for lower resolution, high speed measurements (which is usually the case with multipoint calibration).  However, while certain designs (e.g., dual converters) may begin to address this problem, the shortcomings associated therewith include increased cost with regard to board space as well as further complications to calibration traceability.
【課題を解決するための手段】
【０００８】
Embodiments of the present invention generally relate to techniques with regard to instrument self-adjustment for fixing the linearity of the measurement circuit without relying on external references or multipoint calibration.  The present invention can be described as various concepts as below.
【０００９】
A concept 1 of the present invention is a method for calibrating a test instrument having an initial output voltage level and an open output relay, comprising:
programming the test instrument for a certain current level;
starting a timer;
responsive to the test instrument entering compliance, stopping the timer to determine an initial time interval; and
determining whether the initial time interval is within a desired range.
【００１０】
A concept 2 of the present invention is the method of the concept 1, further comprising:
resetting the instrument output to the initial output voltage level;
adjusting the certain current level;
repeating the starting and stopping of the timer to determine a subsequent time interval; and
determining whether the subsequent time interval is within the desired range.
【００１１】
A concept 3 of the present invention is the method of the concept 1, in which the initial output voltage is 0 Volts.
【００１２】
A concept 4 of the present invention is the method of the concept 1, in which the certain current level is -2nA.
【００１３】
A concept 5 of the present invention is the method of the concept 1, further comprising:
beginning at a negative (-) full scale, programming a current source for the certain current level;
measuring the voltage level at the initial time interval; and
identifying a first array of cardinal points based on the measuring.
【００１４】
A concept 6 of the present invention is the method of the concept 5, further comprising:
beginning at a positive (+) full scale, reversing the polarity of the current source;
measuring the voltage level at the initial time interval; and
identifying a second array of cardinal points based on the measuring.
【００１５】
A concept 7 of the present invention is the method of the concept 6, further comprising:
reversing the second array; 
subtracting the second array from the first array to create a resulting array; and
extracting a linearity factor from the resulting array.
【００１６】
A concept 8 of the present invention is the method of the concept 7, further comprising storing the linearity factor for later use.
【図面の簡単な説明】
【００１７】
【図１Ａ】FIGURE 1A illustrates an example of an ideal capacitance circuit.
【図１Ｂ】FIGURE 1B illustrates an example of a non-ideal capacitance circuit.
【図１Ｃ】FIGURE 1C is a graphical illustration of the voltage ramps corresponding to the ideal capacitance circuit and the non-ideal capacitance circuit illustrated by FIGURES 1A and 1B, respectively.
【図２】FIGURE 2 is a graphical illustration of the linearity self-adjust rejection of the dielectric absorption (DA) effect.
【図３】FIGURE 3 is a graphical illustration of an adjustment procedure in accordance with certain embodiments of the present invention.
【発明を実施するための形態】
【００１８】
Embodiments of the present invention generally include calibration of DC accuracy in a conventional manner, e.g., a regular 3-point calibration that is done typically on an annual calibration cycle.
【００１９】
Certain implementations may be used to acquire a set of points (e.g., nine, roughly 1/8th of a scale apart) periodically (e.g., at the frequency chosen by the user, possibly on a monthly basis or more frequently if needed).  These adjustments may be stored in the instrument’s flash along with, but separately from, the DC calibration constants.
【００２０】
When measurements are made that will benefit from further adjustment (e.g. 1PLC (power line cycle) or better), the linearity adjustment may be applied to the result (e.g., after DC calibration has already been applied). Note that 1 PLC for 60Hz is 16.67msec (1/60 sec), and 1 PLC for 50Hz is 20msec (1/50 sec), for example.
【００２１】
Implementations may generally be performed without any external equipment or references by the user (e.g., customer).  However, one potential issue with trying to self-calibrate linearity error is the lack of a reference.  The instrument’s source capability would seem to be a good choice: that is, simply sweeping the source across the range of the instrument then measuring the internal feedback network would yield information about the system linearity.  Unfortunately, this technique also includes linearity errors of the source (e.g., the DAC) which is typically much worse than the measurement system that is in the process of being corrected.
【００２２】
Among the various advantages provided by certain implementations is that the instrument generally has a stable time reference (e.g., the processor clock).  Also, the instrument generally includes a current sourcing capability that extends to a low level (e.g., nano-Amps).  Further, a constant current into a pure capacitance generally yields a linear voltage-versus-time (i.e., ΔＶ／Δｔ＝Ｉ／Ｃ).
【００２３】
Embodiments generally involve using the current source capability of the instrument into its own output capacitance to measure the cardinal points of the measurement circuit, which may advantageously eliminate source linearity from polluting the process because the source is not changing during the procedure.  The current source typically does need not be calibrated for this to work but there may be certain challenges.
【００２４】
As used herein, Dielectric Absorption (DA) generally refers to the non-ideal way that the output capacitance of a circuit behaves due to the absorption of charge through materials that have a high relative permittivity (e.g., with respect to air).  These dielectrics can be part of the capacitors themselves or the printed circuit board (PCB) on which the capacitor is soldered.  DA may be modeled as a series of parasitic elements in parallel with the ideal capacitance that is charging.  FIGURE 1A illustrates an example of an ideal capacitance circuit 102, FIGURE 1B illustrates an example of a non-ideal capacitance circuit 104, and FIGURE 1C is a graphical illustration 106 of the voltage ramps corresponding to the ideal capacitance circuit 102 and the non-ideal capacitance circuit 104.
【００２５】
No matter the cause, the effect of DA is generally to make the voltage ramp during constant-current output not linear, frustrating efforts to obtain linearity information about the measurement circuits.  Another source of error requiring correction is integral nonlinearity (INL) by A/D converters or amplifiers within the test instrument, for example.
【００２６】
However, nonlinearity due to DA or INL has been observed to be symmetrical with respect to the direction of current flow.  That is, if the current ramp is repeated at the same rate and opposite polarity, the differential voltage measured across the effective output impedance will largely discard nonlinearities that are due to DA while maintaining the nonlinearity due to the measurement circuit.
【００２７】
FIGURE 2 is a graphical illustration 200 of the linearity self-adjust rejection of the DA effect.  The output capacitance and current source accuracy are both typically highly variable.  That is, the ramp rate seen by the measurement circuit may vary significantly.  For self-calibration to be effective, the nine cardinal points in the graph 200 need to be approximately evenly spaced from negative (-) full scale to positive (+) full scale.  To accomplish this, the self-calibration algorithm may include a timing phase at the beginning.
【００２８】
The algorithm may begin with the output at 0V and the output relay of the instrument open.  The instrument may then be programmed for a small negative current (e.g., approx. -2nA), and a timer may begin.  Once the instrument enters a certain voltage limit, the timer may be stopped.  If the time measured is outside the range desired for the procedure (which is typically determined by the DA issue and the speed of the instrument’s acquisition) then the instrument output may be reset to 0V and the current level may be adjusted.  This may be repeated as necessary.
【００２９】
Once the current level has been adjusted and the timing is known, the instrument may perform two sweeps.  Firstly, beginning at the negative (-) full scale (i.e., -100V in the example), the current source may be programmed for the chosen level, with positive polarity.  The instrument firmware may measure the voltage at the time interval identified, resulting in nine cardinal points.
【００３０】
Secondly, now at the positive (+) full scale (i.e., +100V in the example), the current source polarity may be reversed and the same - or comparable - procedure may be used to acquire nine more cardinal points.  The second array may be reversed and then subtracted from the first.  The resulting array of points may be used to extract a linearity factor for the measurement circuit (e.g., meaning that the array is “linearized” by subtracting it from an ideal straight line which begins at the first point and ends at the second point).
【００３１】
Once the coefficients for linearity adjustment have been acquired, they may be stored for future use.  In certain implementations, application of the linearity adjustment may take approximately 15 microseconds, so it would typically only be applied to measurements where the throughput is significantly slower so that higher speed (e.g., lower resolution) measurements are not negatively impacted.  For example, a 1PLC equivalent reading generally requires 16.6 milliseconds to acquire, effectively rendering irrelevant the overhead of linearity adjustment.
【００３２】
FIGURE 3 is a graphical illustration 300 of an adjustment procedure in accordance with certain embodiments of the present invention.  The measurement to be adjusted is typically bounded by two of the available adjustment points (e.g., which may occur at approximately 1/8th scale intervals).  Given that the measurement (X) in the example is between two adjustment cardinal points M and N, which have corresponding adjustment values A[M] and A[N] (e.g., the amount of non-linearity known at those points), the adjusted measurement (Y) may be calculated by linear interpolation between the two cardinal points bounding the measurement using the following:
【００３３】
ＡＸ＝ＡＮ＋（ＡＭ−ＡＮ）・（Ｘ−Ｎ）／（Ｍ−Ｎ）  and
Ｙ＝Ｘ＋ＡＸ
【００３４】
It should be noted that this procedure does not rely on taking nine points and may work effectively with fewer points in certain situations or require more points in other situations.  The number of points needed generally depends on the nature of the nonlinearity being corrected.
【００３５】
The techniques described herein may also be used to adjust current measure linearity if resources are available to route the voltage measurement information to the current measurement circuit.
【００３６】
The following discussion is intended to provide a brief, general description of a suitable machine in which embodiments of the present invention can be implemented.  As used herein, the term “machine” is intended to broadly encompass a single machine or a system of communicatively coupled machines or devices operating together.  Exemplary machines may include computing devices such as personal computers, workstations, servers, portable computers, handheld devices, tablet devices, and the like.
【００３７】
Typically, a machine includes a system bus to which processors, memory such as random access memory (RAM), read-only memory (ROM), and other state-preserving medium, storage devices, a video interface, and input/output interface ports can be attached.  The machine may also include embedded controllers such as programmable or non-programmable logic devices or arrays, ASIC, embedded computers, smart cards, and the like.  The machine may be controlled, at least in part, by input from conventional input devices such as keyboards and mice, as well as by directives received from another machine, interaction with a virtual reality (VR) environment, biometric feedback, or other pertinent input.
【００３８】
The machine may utilize one or more connections to one or more remote machines, such as through a network interface, modem, or other communicative coupling.  Machines can be interconnected by way of a physical and/or logical network, such as an intranet, the Internet, local area networks, wide area networks, etc.  One having ordinary skill in the art will appreciate that network communication may utilize various wired and/or wireless short range or long range carriers and protocols, including radio frequency (RF), satellite, microwave, IEEE545.11, Bluetooth (Registered Trademark), optical, infrared, cable, laser, etc.
【００３９】
Having described and illustrated the principles of the invention with reference to illustrated embodiments, it will be recognized that the illustrated embodiments may be modified in arrangement and detail without departing from such principles, and may be combined in any desired manner.  And although the foregoing discussion has focused on particular embodiments, other configurations are contemplated.
【００４０】
In particular, even though expressions such as “according to an embodiment of the present invention” or the like are used herein, these phrases are meant to generally reference embodiment possibilities, and are not intended to limit the invention to particular embodiment configurations.  As used herein, these terms may reference the same or different embodiments that are combinable into other embodiments.
【００４１】
Consequently, in view of the wide variety of permutations to the embodiments that are described herein, this detailed description and accompanying material is intended to be illustrative only, and should not be taken as limiting the scope of the present invention.  What is claimed as the present invention, therefore, is all such modifications as may come within the scope and spirit of the attached claims and equivalents thereto.
【符号の説明】
【００４２】
102  Ideal capacitance circuit
104  Non-ideal capacitance circuit
106  Graphs of Voltage ramps of Ideal and non-ideal capacitance circuits
200  a graphical illustration of linearity self-adjust rejection of DA effect
300  a graphical illustration of an adjustment procedure
【請求項１】
A method for calibrating a test instrument having an initial output voltage level and an open output relay, comprising:
programming the test instrument for a certain current level;
starting a timer;
responsive to the test instrument entering compliance, stopping the timer to determine an initial time interval; and
determining whether the initial time interval is within a desired range.
【請求項２】
The method for calibrating a test instrument of claim 1, further comprising:
resetting the instrument output to the initial output voltage level;
adjusting the certain current level;
repeating the starting and stopping of the timer to determine a subsequent time interval; and
determining whether the subsequent time interval is within the desired range.
【要約】
【課題】 Calibrate a test instrument for improving linearity.
【解決手段】 A test instrument has an initial output voltage level and an open output relay. Program the test instrument for a certain current level and start a timer, and then stop the timer responsive to the test instrument entering compliance to determine a time interval.  It can be also determined whether the time interval is within a desired range.
【選択図】図３
【図１Ａ】
2016118553.tif 000008
【図１Ｂ】
2016118553.tif 000009
【図１Ｃ】
2016118553.tif 000010
【図２】
2016118553.tif 000011
【図３】
2016118553.tif 000012