(57)【要約】【課題】新規な構成の半導体装置を提供すること。【解決手段】上位ビットの階調電圧と、下位ビットの階調電圧と、を分離して生成した後、それぞれの階調電圧を電流に変換し、該電流を合成する。上位ビット及び下位ビットの階調電圧を合成した電流を電圧に変換して、所望の階調電圧を得る構成とする。上位ビットの階調電圧と、下位ビットの階調電圧とは、それぞれ抵抗ストリング回路とパストランジスタロジックを用いたＤ／Ａ変換回路を用いて生成する構成とする。デジタル信号のビット数の増加に伴って増加する、高電圧が印加されるトランジスタの数が抑制されるため、寄生容量の増加を抑制し、回路面積の小面積化、応答速度の向上を図ることができる。【選択図】図１
2016154328.tif 000002
【特許請求の範囲】
【請求項１】
第１のＤ／Ａ変換回路と、第２のＤ／Ａ変換回路と、補間回路と、電圧電流変換回路と、を有する半導体装置であって、
前記第１のＤ／Ａ変換回路は、Ｎビット（Ｎは２以上の自然数）のデジタル信号のうち、上位の（Ｎ−Ｍ）ビット（Ｍは、Ｎより小さい自然数）のデジタル信号を第１の電圧に変換する機能を有し、
前記第２のＤ／Ａ変換回路は、下位のＭビットのデジタル信号を第２の電圧に変換する機能を有し、
前記補間回路は、前記第１の電圧をもとに、第１の電流に生成する機能を有し、
前記電圧電流変換回路は、前記第２の電圧をもとに、第２の電流に変換する機能を有し、
前記補間回路は、前記第１の電流と前記第２の電流とを合成した電流を、電圧に変換する機能を有する、ことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１のＤ／Ａ変換回路は、第１の抵抗ストリング回路と、複数の第１のスイッチを有し、
前記第２のＤ／Ａ変換回路は、第２の抵抗ストリング回路と、複数の第２のスイッチを有する、ことを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記電圧電流変換回路は、トランスコンダクタンス・アンプであることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記補間回路は、バッファ・アンプであることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一に記載の半導体装置と、
前記半導体装置に電気的に接続されたバンプ端子と、を有することを特徴とする電子部品。
【請求項６】
請求項５に記載の電子部品と、
表示装置と、を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、電子部品、及び電子機器に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置である。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置である。
【背景技術】
【０００４】
表示装置は、多階調化、及び高精細化等の高性能化の傾向にある。この高性能化に対応するため、表示装置の駆動回路、特にソースドライバには、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；以下ドライバＩＣともいう）が採用されている。
【０００５】
ドライバＩＣは、画素に与えるアナログ信号を生成するための階調電圧生成回路を有する。この階調電圧生成回路は、デジタル信号を基に、アナログ信号を生成する、所謂Ｄ／Ａ（Ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ）変換回路である。
【０００６】
Ｄ／Ａ変換回路は、高速での応答速度が求められる点を考慮して、直列に設けた抵抗を使用する、所謂Ｒ−ＤＡＣ（Ｒｅｓｉｓｔｏｒ  ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）が採用されている。Ｒ−ＤＡＣは、デジタル信号のビット数の増加に伴ってスイッチの数が指数関数的に増加するため、ドライバＩＣの回路面積が増加する。
【０００７】
そのため、特許文献１では、上位ビットをＲ−ＤＡＣで変換し、下位ビットをバッファ・アンプのオフセットで制御することでアナログ信号を得る構成が提案されている。また特許文献２では、上位ビットをＲ−ＤＡＣで変換し、下位ビットを電流ＤＡＣで変換し、バッファ・アンプで合成することでアナログ信号を得る構成が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２００５／０１４０６３０号明細書
【特許文献２】米国特許出願公開第２０１０／０１５６８６７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように階調電圧生成回路として機能する半導体装置の構成には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の階調電圧生成回路として機能する半導体装置が提案できれば、選択の自由度を向上させることにつながる。
【００１０】
そこで本発明の一態様は、階調電圧生成回路として機能する既存の半導体装置とは異なる構成を有する、新規な半導体装置、新規な電子部品、新規な電子機器等を提供することを課題の一とする。
【００１１】
また、特許文献２にあるようにスイッチのオン・オフを利用した電流ＤＡＣを用いる場合、耐圧の大きいトランジスタを利用してスイッチを構成することになる。デジタル信号のビット数の増加によってスイッチ数が増加すると、回路面積の増加の要因となる。また、デジタル信号のビット数の増加によってスイッチ数が増加すると、出力部の寄生容量が増加してしまい、応答速度の低下の要因となる。
【００１２】
そこで本発明の一態様は、回路面積の省面積化が図られた、新規な構成の半導体装置等を提供することを課題の一とする。または、本発明の一態様は、応答速度の向上が図られた、新規な構成の半導体装置等を提供することを課題の一とする。
【００１３】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
【課題を解決するための手段】
【００１４】
本発明の一態様は、第１のＤ／Ａ変換回路と、第２のＤ／Ａ変換回路と、補間回路と、電圧電流変換回路と、を有する半導体装置であって、第１のＤ／Ａ変換回路は、Ｎビット（Ｎは２以上の自然数）のデジタル信号のうち、上位の（Ｎ−Ｍ）ビット（Ｍは、Ｎより小さい自然数）のデジタル信号を第１の電圧に変換する機能を有し、第２のＤ／Ａ変換回路は、下位のＭビットのデジタル信号を第２の電圧に変換する機能を有し、補間回路は、第１の電圧をもとに、第１の電流に生成する機能を有し、電圧電流変換回路は、第２の電圧をもとに、第２の電流に変換する機能を有し、補間回路は、第１の電流と第２の電流とを合成した電流を、電圧に変換する機能を有する半導体装置である。
【００１５】
本発明の一態様において、第１のＤ／Ａ変換回路は、第１の抵抗ストリング回路と、複数の第１のスイッチを有し、第２のＤ／Ａ変換回路は、第２の抵抗ストリング回路と、複数の第２のスイッチを有する半導体装置が好ましい。
【００１６】
本発明の一態様において、電圧電流変換回路は、トランスコンダクタンス・アンプである半導体装置が好ましい。
【００１７】
本発明の一態様において、補間回路は、バッファ・アンプである半導体装置が好ましい。
【発明の効果】
【００１８】
本発明の一態様は、新規な半導体装置、新規な電子機器等を提供することができる。
【００１９】
または、本発明の一態様は、回路面積の省面積化が図られた、新規な構成の半導体装置等を提供することができる。または、本発明の一態様は、応答速度の向上が図られた、新規な構成の半導体装置等を提供することができる。
【００２０】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２１】
【図１】回路ブロックを示す図。
【図２】回路を示す図。
【図３】回路を示す図。
【図４】生成される電圧を説明する図。
【図５】回路を示す図。
【図６】回路を示す図。
【図７】回路を示す図。
【図８】回路を示す図。
【図９】回路ブロックを示す図。
【図１０】回路を示す図。
【図１１】断面模式図を示す図。
【図１２】電子部品の作製工程を示すフローチャート及び断面模式図。
【図１３】電子部品を用いた表示パネル。
【図１４】表示パネルを用いた表示モジュール。
【図１５】電子部品を用いた電子機器。
【発明を実施するための形態】
【００２２】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【００２４】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２５】
（実施の形態１）
本実施の形態では、階調電圧生成回路としての機能を有する半導体装置の一例について説明する。
【００２６】
図１は、半導体装置１００の回路ブロックの模式図である。
【００２７】
半導体装置１００は、Ｄ／Ａ変換回路１０１、Ｄ／Ａ変換回路１０２、電圧電流変換回路１０３、及び補間回路１０４を有する。
【００２８】
半導体装置１００は、デジタル信号の上位ビットに対応する階調電圧をＤ／Ａ変換回路１０１で生成する。またデジタル信号の下位ビットに対応する階調電圧をＤ／Ａ変換回路１０２で生成する。上位ビットの階調電圧と下位ビットの階調電圧とを分離して生成した後、電圧電流変換回路１０３及び補間回路１０４にて、それぞれの階調電圧を基に電流を生成する。そして、補間回路１０４において、該電流を合成する。上位ビット及び下位ビットの階調電圧を合成した電流は電圧に変換され、デジタル信号をアナログ信号に変換した、所望の階調電圧を得る。
【００２９】
Ｄ／Ａ変換回路１０１及びＤ／Ａ変換回路１０２で生成する階調電圧は、それぞれ抵抗ストリング回路とパストランジスタロジックを用いて生成する。上位ビットと下位ビットのデジタル信号を分離して変換するため、抵抗の数を減らすことができる。加えて、Ｄ／Ａ変換回路１０１及びＤ／Ａ変換回路１０２の双方では、Ｒ−ＤＡＣを採用することで、セットリング期間が短く、応答速度が速い変換を行うことができる。
【００３０】
またＤ／Ａ変換回路１０２が有するパストランジスタロジックの各トランジスタに印加される電圧は、特許文献２で示したような、下位ビットのデジタル信号を電流に変換する電流ＤＡＣに設けられるトランジスタに印加される電圧よりも小さくすることができる。そのため、Ｄ／Ａ変換回路１０２を用いて下位ビットの階調電圧をパストランジスタロジックで生成し、その後電圧を電流に変換する構成では、高電圧が印加されるトランジスタ数を削減することができる。デジタル信号の数が増えるほど、高電圧が印加されるために耐圧が必要なトランジスタの数を削減することができる。
【００３１】
半導体装置１００の構成は、デジタル信号のビット数が増えるほど増加する、耐圧が必要なトランジスタを削減して、多ビットのデジタル信号のＤ／Ａ変換を行うことができる。そのため、寄生容量の増加を抑制し、回路面積の小面積化、応答速度の向上を図ることができる。
【００３２】
次いで、半導体装置１００を構成する各回路について説明する。
【００３３】
＜Ｄ／Ａ変換回路１０１＞
Ｄ／Ａ変換回路１０１は、一例として、上位ビットのデジタル信号が入力される。Ｄ／Ａ変換回路１０１は、この上位ビットのデジタル信号に応じて、電圧ＶＭを出力する機能を有する回路である。Ｄ／Ａ変換回路は、Ｄ／Ａコンバータ、あるいは単に回路という場合がある。
【００３４】
なお元のデジタル信号をＮビット（Ｎは２以上の自然数）で表すと、上位ビットのデジタル信号は（Ｎ−Ｍ）ビット（ＭはＮより小さい自然数）、下位ビットのデジタル信号は、Ｍビットで表すことができる。
【００３５】
Ｄ／Ａ変換回路１０１は、一例として、複数の抵抗を有する抵抗ストリング回路と、パストランジスタロジックと、を有する、所謂Ｒ−ＤＡＣで構成することが好ましい。Ｒ−ＤＡＣはセットリング期間が短く、応答速度が速い。そのため、多階調化及び高精細化した表示装置に適用する際、特に好適である。
【００３６】
抵抗ストリング回路は、電圧ＶＲＥＦＨ１、ＶＲＥＦＬ１（ＶＲＥＦＨ１＞ＶＲＥＦＬ１）が与えられて、複数の電圧を生成する。抵抗ストリング回路は、複数の電圧を生成する機能を有するため、電圧生成回路という場合がある。
【００３７】
パストランジスタロジック１１１は、複数のスイッチを有する。当該スイッチは、上位ビットのデジタル信号に応じてオン・オフが切り替えられる。パストランジスタロジック１１１は、当該スイッチの切り替えによって所望の電圧ＶＭを選択して出力する機能を有する回路である。スイッチは、トランジスタで構成することができる。
【００３８】
Ｄ／Ａ変換回路１０１について、より詳細な回路図を図２に示す。図２においてＤ／Ａ変換回路１０１は、抵抗ストリング回路である、電圧生成回路１１２と、パストランジスタロジック１１１と、を有する。電圧生成回路１１２は、複数の抵抗１３１を有する。パストランジスタロジック１１１は、ｐチャネル型のトランジスタ１４１と、ｎチャネル型のトランジスタ１４２と、を有する。トランジスタ１４１およびトランジスタ１４２はスイッチとして機能し、上位ビットのデジタル信号ＤＡＴＡ［Ｎ−Ｍ］乃至［Ｎ］と、その反転信号であるデジタル信号ＤＡＴＡＢ［Ｎ−Ｍ］乃至［Ｎ］と、によってオン・オフが制御される。
【００３９】
パストランジスタロジック１１１から出力される電圧ＶＭは、上位ビットのデジタル信号に対応するアナログ値の電圧である。電圧ＶＭは、後段の補間回路１０４で、粗い補間（Ｃｏａｒｓｅ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ）を行うための電圧に相当する。
【００４０】
＜Ｄ／Ａ変換回路１０２＞
Ｄ／Ａ変換回路１０２は、一例として、下位ビットのデジタル信号が入力される。Ｄ／Ａ変換回路１０２は、この下位ビットのデジタル信号に応じて、電圧ＶＨＩ、ＶＬＯを出力する機能を有する回路である。
【００４１】
Ｄ／Ａ変換回路１０２は、一例として、複数の抵抗を有する抵抗ストリング回路と、パストランジスタロジックと、を有する、所謂Ｒ−ＤＡＣで構成することが好ましい。Ｒ−ＤＡＣは、上述したように、多階調化及び高精細化した表示装置に適用する際、特に好適である。
【００４２】
抵抗ストリング回路は、電圧ＶＲＥＦＨ２、ＶＲＥＦＬ２（ＶＲＥＦＨ２＞ＶＲＥＦＬ２）が与えられて、複数の電圧を生成する。
【００４３】
パストランジスタロジック１２１は、複数のスイッチを有する。当該スイッチは、下位ビットのデジタル信号に応じてオン・オフが制御される。パストランジスタロジック１２１は、当該スイッチの切り替えによって、所望の電圧ＶＨＩを選択して出力する機能を有する回路である。電圧ＶＬＯは基準となる電圧であればよく、例えば電圧ＶＲＥＦＬ２を出力すればよい。
【００４４】
Ｄ／Ａ変換回路１０２について、より詳細な回路図を図３に示す。図３においてＤ／Ａ変換回路１０２は、抵抗ストリング回路である、電圧生成回路１２２と、パストランジスタロジック１２１と、を有する。電圧生成回路１２２は、複数の抵抗１３１を有する。パストランジスタロジック１２１は、ｐチャネル型のトランジスタ１５１と、ｎチャネル型のトランジスタ１５２と、を有する。トランジスタ１５１およびトランジスタ１５２はスイッチとして機能し、下位ビットのデジタル信号ＤＡＴＡ［１］乃至［Ｍ］と、その反転信号であるデジタル信号ＤＡＴＡＢ［１］乃至［Ｍ］と、によってオン・オフが制御される。
【００４５】
パストランジスタロジック１２１から出力される電圧ＶＨＩは、下位ビットのデジタル信号に対応するアナログ値の電圧である。電圧ＶＨＩは、後段の補間回路１０４で、微細な補間（Ｆｉｎｅ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ）を行うための電圧に相当する。また別の言い方をすれば、パストランジスタロジック１２１は、電圧ＶＨＩと電圧ＶＬＯの差となる電圧ΔＶを、後段の補間回路１０４で微細な補間を行うために出力する回路である。
【００４６】
ここで図４（Ａ）、（Ｂ）では、Ｄ／Ａ変換回路１０１の電圧生成回路１１２に与える電圧ＶＲＥＦＨ１、ＶＲＥＦＬ１と、Ｄ／Ａ変換回路１０２の電圧生成回路１２２に与える電圧ＶＲＥＦＨ２、ＶＲＥＦＬ２と、の大小関係について説明する。
【００４７】
電圧生成回路１１２では、複数の抵抗１３１を用いて複数の電圧レベルを生成する。例えば図４（Ａ）に図示するように、上位ビットの（Ｎ−Ｍ）ビットが与えられる電圧生成回路１１２では、電圧ＶＲＥＦＨ１、ＶＲＥＦＬ１間の電圧を２Ｎ−Ｍレベルに分割し、パストランジスタロジック１１１でいずれか一の電圧を選択し、電圧ＶＭとする。
【００４８】
電圧生成回路１２２でも、電圧生成回路１１２と同様に、複数の抵抗１３１を用いて複数の電圧レベルを生成する。例えば図４（Ａ）に図示するように、下位ビットのＭビットが与えられる電圧生成回路１２２では、電圧ＶＲＥＦＨ２、ＶＲＥＦＬ２間の電圧を２Ｍレベルに分割し、パストランジスタロジック１２１でいずれか一の電圧を選択し、電圧ＶＨＩとする。電圧ＶＬＯは上述したように、例えば電圧ＶＲＥＦＬ２とする。図４（Ａ）中に示すように、電圧ＶＨＩと電圧ＶＬＯの差が電圧ΔＶとなる。
【００４９】
本実施の形態の構成で、電圧ＶＲＥＦＨ２及びＶＲＥＦＬ２間の電圧は、電圧生成回路１１２で１レベル分として区切られる区間の電圧の大きさとする電圧であればよい。例えば、電圧ＶＲＥＦＨ１を８．５Ｖ、電圧ＶＲＥＦＬ１を０．５Ｖとするとし、上位ビットを７ビットとする場合、電圧生成回路１１２で１レベル分として区切られる区間の電圧は６２．５ｍＶとなる。この場合、電圧ＶＲＥＦＬ２を１．２５Ｖとし、下位ビットを５ビットとする場合、電圧ＶＲＥＦＨ２は１．２５Ｖ＋６２．５ｍＶとすればよい。
【００５０】
このように本実施の形態の構成では、電圧ＶＲＥＦＨ１、ＶＲＥＦＬ１間の電圧に比べて、電圧ＶＲＥＦＨ２、ＶＲＥＦＬ２間の電圧を大幅に小さくすることができる。そのため、パストランジスタロジック１２１に印加される電圧が小さくできるため、高電圧が印加されるトランジスタ数を削減することができる。デジタル信号の数が増えるほど、高電圧が印加されるために耐圧が必要なトランジスタの数を削減することができる。
【００５１】
なお電圧ＶＲＥＦＬ２は、電圧ＶＲＥＦＬ１よりも高く設定しておくことで後段にある電圧電流変換回路１０３及び補間回路１０４を安定して動作させることができる。また電圧ＶＲＥＦＬ１は、電圧電流変換回路１０３及び補間回路１０４の低電源電位として与える電位、例えばグラウンド電位よりも高く設定しておくことで後段にある電圧電流変換回路１０３及び補間回路１０４を安定して動作させることができる。
【００５２】
また図４（Ａ）において、電圧ＶＲＥＦＬ１と電圧ＶＲＥＦＬ２とを同じ電圧としてもよい。この場合、図４（Ｂ）に示すように電圧ＶＲＥＦＬ１を与えればよい。このようにすることで、半導体装置１００に与える電圧レベルを削減することができる。
【００５３】
＜電圧電流変換回路１０３＞
電圧電流変換回路１０３は、一例として、電圧ＶＨＩ、ＶＬＯが入力される。電圧電流変換回路１０３は、この電圧ＶＨＩ、ＶＬＯに応じて、電流Ｉ１を出力する機能を有する回路である。電圧電流変換回路は、Ｖ／Ｉコンバータ、あるいは単に回路という場合がある。
【００５４】
電圧電流変換回路１０３は、一例として、トランスコンダクタンス・アンプ１２、所謂Ｇｍアンプ（図中、Ｇｍ１と図示）を有する。トランスコンダクタンス・アンプ１２は、電圧ＶＤＤＡが与えられる。
【００５５】
電圧電流変換回路１０３について、より詳細な回路図を図５に示す。図５において電圧電流変換回路１０３は、差動増幅出力回路の回路構成を有する。電圧電流変換回路１０３は、ｐチャネル型のトランジスタ１６１と、ｎチャネル型のトランジスタ１６２と、を有する。トランジスタ１６１およびトランジスタ１６２は、バイアス電圧ＶＢ１、ＶＢ２によって定電流を流し、電圧ＶＨＩ、ＶＬＯの差、すなわち電圧ΔＶに応じて、補間回路１０４との間に流れる電流Ｉ１Ｎ、Ｉ１Ｐを変化させる。
【００５６】
前述の電流Ｉ１に相当する電流Ｉ１Ｎ、Ｉ１Ｐは、電圧ＶＨＩ、ＶＬＯに応じた電流である。この電流Ｉ１Ｎ、Ｉ１Ｐは、後段の補間回路１０４で、粗い補間（Ｃｏａｒｓｅ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ）を行うための電流に相当する。
【００５７】
＜補間回路１０４＞
補間回路１０４は、一例として、電圧ＶＭ、電流Ｉ１が入力される。補間回路１０４は、この電圧ＶＭ、電流Ｉ１に応じて、電圧ＶＯＵＴを出力する機能を有する回路である。補間回路１０４は、バッファ・アンプ、あるいは単に回路という場合がある。
【００５８】
補間回路１０４は、一例として、トランスコンダクタンス・アンプ１３（図中、Ｇｍ２と図示）、電流電圧変換回路１４（図中、Ａｖと図示）を有する。トランスコンダクタンス・アンプ１３及び電流電圧変換回路１４は、電圧ＶＤＤＡが与えられる。
【００５９】
トランスコンダクタンス・アンプ１３は、電圧ＶＭ、ＶＯＵＴに応じて、電流Ｉ２を出力する機能を有する。電流電圧変換回路１４は、電流Ｉ１と電流Ｉ２とを合成した電流を電圧ＶＯＵＴに変換して出力する機能を有する。
【００６０】
補間回路１０４について、より詳細な回路図を図６に示す。図６において補間回路１０４は、トランスコンダクタンス・アンプ１３及び電流電圧変換回路１４を有する。トランスコンダクタンス・アンプ１３及び電流電圧変換回路１４は、ｐチャネル型のトランジスタ１７１と、ｎチャネル型のトランジスタ１７２と、を有する。
【００６１】
トランスコンダクタンス・アンプ１３では、トランジスタ１７１およびトランジスタ１７２にバイアス電圧ＶＢ１、ＶＢ２を与えて定電流ＩＢを流す。トランスコンダクタンス・アンプ１３は、電圧ＶＭ、ＶＯＵＴの差に応じて、電流電圧変換回路１４との間に流れる電流Ｉ２である電流ＩＢ／２＋Ｉ１Ｐ／２、電流ＩＢ／２＋Ｉ１Ｎ／２を変化させる。図６では、矢印を付して回路間を流れる電流を図示している。
【００６２】
また電流電圧変換回路１４では、トランジスタ１７１およびトランジスタ１７２にバイアス電圧ＶＢ３乃至ＶＢ６を与えて定電流を流し、電流ＩＢ／２±Ｉ１Ｐ／２、電流ＩＢ／２±Ｉ１Ｎ／２に応じて、電圧ＶＯＵＴが出力される。
【００６３】
前述の電流Ｉ２に相当する電流ＩＢ／２±Ｉ１Ｐ／２、電流ＩＢ／２±Ｉ１Ｎ／２は、電圧ＶＭに応じた電流である。この電流ＩＢ／２±Ｉ１Ｐ／２、電流ＩＢ／２±Ｉ１Ｎ／２は、微細な補間（Ｆｉｎｅ  Ｉｎｔｅｒｐｏｌａｔｉｏｎ）を行うための電流に相当する。電流電圧変換回路１４では、上述した粗い補間を行う電流Ｉ１Ｎ、Ｉ１Ｐと電流ＩＢ／２±Ｉ１Ｐ／２、電流ＩＢ／２±Ｉ１Ｎ／２とを合成した電流ＩＢ／２＋Ｉ１Ｐ／２、電流ＩＢ／２＋Ｉ１Ｎ／２によって、元のデジタル信号に応じたアナログ電圧である階調電圧となる電圧ＶＯＵＴを生成することができる。なお電圧ＶＯＵＴは、別の言い方をすれば、電圧ＶＭと電圧ΔＶとを足し合わせた電圧ＶＭ＋ΔＶである。
【００６４】
次いで図７では、上記説明した半導体装置１００が有するＤ／Ａ変換回路１０１、Ｄ／Ａ変換回路１０２、電圧電流変換回路１０３、及び補間回路１０４を組み合わせた回路図を示す。図７に示すように、電圧の差が大きくなる電圧電流変換回路１０３と補間回路１０４との間には、緩衝回路を設けることが好ましい。
【００６５】
一例としては、図７に示すように緩衝回路１５Ａ、１５Ｂを設ける。緩衝回路１５Ａ、１５Ｂとしては、図８に示すように、緩衝回路１５Ａとして、バイアス電圧ＶＢ７を与えたｐチャネル型のトランジスタを設け、緩衝回路１５Ｂとして、バイアス電圧ＶＢ８を与えたｎチャネル型のトランジスタを設ける構成とすればよい。
【００６６】
＜まとめ＞
上述したように本実施の形態の半導体装置１００は、上位ビットの階調電圧と、下位ビットの階調電圧と、を分離して生成した後、それぞれの階調電圧を電流に変換し、該電流を合成する。そして、上位ビット及び下位ビットの階調電圧を合成した電流を電圧に変換して、所望の階調電圧を得る構成とする。上位ビットの階調電圧と、下位ビットの階調電圧とは、それぞれ抵抗ストリング回路とパストランジスタロジックを用いたＤ／Ａ変換回路を用いて生成する構成とする。
【００６７】
当該構成とすることでデジタル信号のビット数の増加に伴って増加する、高電圧が印加されるトランジスタの数が抑制されるため、多ビットのデジタル信号のＤ／Ａ変換を行うことができる。そのため、寄生容量の増加を抑制し、回路面積の小面積化、応答速度の向上を図ることができる。
【００６８】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した、階調電圧生成回路として機能する半導体装置を含む表示装置の回路ブロック図について説明する。図９には、ソースドライバ、ゲートドライバ、表示部の回路ブロック図を示している。
【００６９】
図９の回路ブロック図に示す表示装置は、ソースドライバ２００、ゲートドライバ２０１、及び表示部２０２を有する。また図９では、表示部２０２中に画素２０３を示している。
【００７０】
デコーダＤＥＣは、デジタル信号ＤＡＴＡ［１］乃至［Ｎ］（図中、［１：Ｎ］）が入力される。デコーダＤＥＣは、半導体装置１００にデジタル信号を出力する。
【００７１】
ソースドライバ２００は、上記実施の形態１で説明した半導体装置を有する構成とすることができる。具体的にソースドライバ２００は、デコーダＤＥＣ、及び半導体装置１００を有する。半導体装置１００は、上記実施の形態で説明したように、電圧生成回路１１２、電圧生成回路１２２、パストランジスタロジック１１１、パストランジスタロジック１２１、電圧電流変換回路１０３、及び補間回路１０４を有する。ソースドライバ２００は、ソース線ＳＬ［１］乃至［ｎ］（ｎは２以上の自然数）にアナログ信号を出力する機能を有する。
【００７２】
半導体装置１００は上記実施の形態１での説明と同様である。すなわち半導体装置１００は、デジタル信号を上位ビットと下位ビットに分けて、基準となる電圧（ＶＵＢ、ＶＬＢ）をもとに、それぞれの階調電圧（ＶＭ、ＶＨＩ、ＶＬＯ）を分離して生成した後、それぞれの階調電圧を電流に変換し、該電流を合成する。上位ビット及び下位ビットの階調電圧を合成した電流を電圧に変換して、所望の階調電圧を得る構成とする。当該構成とすることでデジタル信号のビット数の増加に伴って増加する、高電圧が印加されるトランジスタの数が抑制されるため、寄生容量の増加を抑制し、回路面積の小面積化、応答速度の向上を図ることができる。
【００７３】
ゲートドライバ２０１は、一例としては、シフトレジスタ、バッファ等を有する。ゲートドライバ２０１は、ゲートスタートパルス、ゲートクロック等が入力され、パルス信号を出力する。ゲートドライバ２０１を構成する回路は、ソースドライバ２００と同様にＩＣ化してもよいし、表示部２０２の画素２０３が有するトランジスタと同じトランジスタを用いてもよい。
【００７４】
ゲートドライバ２０１は、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］（ｍは２以上の自然数）に走査信号を出力する。なお、ゲートドライバ２０１を複数設け、複数のゲートドライバ２０１により、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］を分割して制御してもよい。例えば表示部２０２の左右にゲートドライバ２０１を配置し、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］を１行ごとに分割して制御してもよい。
【００７５】
表示部２０２は、ゲート線ＧＬ［１］乃至ＧＬ［ｍ］、及びソース線ＳＬ［１］乃至ＳＬ［ｎ］が概略直交するように設けられている。ゲート線とソース線の交差部には、画素２０３が設けられる。なお表示部２０２における画素２０３の配置は、カラー表示であれば、ＲＧＢ（赤緑青）の各色に対応した画素が順に設けられる。なお、ＲＧＢの画素の配列は、ストライプ配列、モザイク配列、デルタ配列等適宜用いることができる。またＲＧＢに限らず、白あるいは黄といった色を追加してカラー表示を行う構成としてもよい。
【００７６】
画素２０３の構成例について、図１０（Ａ）、（Ｂ）に一例を示し説明する。
【００７７】
図１０（Ａ）の画素２０３Ａは、液晶表示装置が有する画素の一例であり、トランジスタ２１１、容量素子２１２、及び液晶素子２１３を有する。
【００７８】
トランジスタ２１１は、液晶素子２１３とソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２１１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号により導通状態が制御される。
【００７９】
容量素子２１２は、一例として、絶縁層を挟んで導電層を積層して形成される素子である。
【００８０】
液晶素子２１３は、一例として、共通電極、画素電極及び液晶層で構成される素子である。共通電極と画素電極間に形成される電界の作用により液晶層の液晶材料の配向が変化される。
【００８１】
図１０（Ｂ）の画素２０３Ｂは、ＥＬ表示装置が有する画素の一例であり、トランジスタ２２１、トランジスタ２２２、及びＥＬ素子２２３を有する。なお図１０（Ｂ）では、ゲート線ＧＬ及びソース線ＳＬに加えて、電源線ＶＬを図示している。電源線ＶＬは、ＥＬ素子２２３に電流を供給するための配線である。
【００８２】
トランジスタ２２１は、トランジスタ２２２のゲートとソース線ＳＬとの接続を制御するスイッチング素子としての機能を有する。トランジスタ２２１は、ゲート線ＧＬを介して、そのゲートから入力される走査信号によりオン、オフが制御される。
【００８３】
トランジスタ２２２は、ゲートに印加される電圧に従って、電源線ＶＬとＥＬ素子２２３との間に流れる電流を制御する機能を有する。
【００８４】
ＥＬ素子２２３は、一例として、電極に挟持された発光層で構成される素子である。ＥＬ素子２２３は、発光層を流れる電流量に従って輝度を制御することができる。
【００８５】
以上説明した回路ブロック図に示す表示装置は、上記実施の形態で説明した半導体装置１００を有する。そのため、デジタル信号のビット数の増加に伴って増加する、高電圧が印加されるトランジスタの数が抑制される。そのため、寄生容量の増加を抑制し、回路面積の小面積化、応答速度の向上を図ることができる。
【００８６】
（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の断面構造の一例について、図１１を参照して説明する。
【００８７】
先の実施の形態に示す半導体装置は、Ｄ／Ａ変換回路１０１、Ｄ／Ａ変換回路１０２、電圧電流変換回路１０３、及び補間回路１０４が、シリコンなどを用いたトランジスタで形成される。なおシリコンは、多結晶シリコン、微結晶シリコン、非結晶シリコンを用いることができる。なおシリコンの代わりに、酸化物半導体などを用いることができる。
【００８８】
図１１には、本発明の一態様に係る半導体装置の断面模式図を示す。図１１に示す断面模式図の半導体装置は、半導体材料（例えば、シリコン）を用いたｎチャネル型のトランジスタ及びｐチャネル型のトランジスタを有する。
【００８９】
ｎチャネル型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられたゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａと、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７とが接続されている。
【００９０】
ｐチャネル型のトランジスタ５２０は、半導体材料を含む基板５００に設けられたチャネル形成領域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられたゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂと、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７とが接続している。
【００９１】
また、基板５００には、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むように素子分離絶縁膜５０９が設けられている。
【００９２】
なお、図１１では、トランジスタ５１０及びトランジスタ５２０が、半導体基板にチャネルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトランジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜にチャネルが形成されるトランジスタであってもよい。
【００９３】
半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトランジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す半導体装置におけるスイッチ、トランスコンダクタンス・アンプ、バッファ・アンプ等を構成するトランジスタを、単結晶半導体基板に形成することが好ましい。
【００９４】
また、トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ接続されている。なお配線５２３上に層間絶縁膜及び電極層を設け、さらにトランジスタを積層して設ける構成としてもよい。
【００９５】
（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を用いた応用例として、電子部品に適用する例、該電子部品を表示モジュールに適用する例、該表示モジュールの応用例、及び電子機器への応用例について、図１２乃至図１５を用いて説明する。
【００９６】
＜電子部品への応用例＞
まず図１２（Ａ）では上述の実施の形態で説明した半導体装置を電子部品に適用する例について説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
【００９７】
上記実施の形態３の図１１に示すようなトランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
【００９８】
後工程については、図１２（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳ１）した後、基板の裏面を研削する（ステップＳ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図るためである。
【００９９】
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、分離したチップを個々にピックアップしてインターポーザ上に搭載し接合する、ダイボンディング工程を行う（ステップＳ３）。このダイボンディング工程におけるチップとインターポーザとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適した方法を選択する。
【０１００】
次いでインターポーザの配線とチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する、ワイヤーボンディングを行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０１０１】
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。
【０１０２】
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ６）。そして最終的な検査工程（ステップＳ７）を経て電子部品が完成する（ステップＳ８）。
【０１０３】
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすることができる。そのため、回路面積の縮小、応答速度の向上が図られた電子部品を実現することができる。
【０１０４】
また、完成した電子部品の断面模式図を図１２（Ｂ）に示す。図１２（Ｂ）に示す電子部品７００は、インターポーザ７０２の表面に半導体装置７０１が設けられる。半導体装置７０１は、ワイヤー７０５を介してインターポーザ７０２表面の配線に接続され、インターポーザ７０２裏面に設けられたバンプ端子７０６と電気的に接続される。インターポーザ７０２上の半導体装置７０１は、エポキシ樹脂７０４が充填され、パッケージ７０３によって封止される。
【０１０５】
図１２（Ｂ）に示す電子部品７００は、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）、あるいは表示パネル上に実装される。
【０１０６】
＜電子部品の表示パネルへの実装例＞
次いで上記電子部品の表示パネルへの実装例について、図１３（Ａ）、（Ｂ）を用いて説明する。上記電子部品は、表示パネルのソースドライバＩＣに適用することができる。
【０１０７】
図１３（Ａ）の場合には、表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２として基板７１３上にソースドライバＩＣ７１４が実装される例を示している。
【０１０８】
ソースドライバＩＣ７１４は、異方性導電接着剤、及び異方性導電フィルムを用いて基板７１３上に実装される。
【０１０９】
なおソースドライバＩＣ７１４は、ＦＰＣ７１５を介して、外部回路基板７１６と接続される。
【０１１０】
また図１３（Ｂ）の場合には、表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２としてＦＰＣ７１５上にソースドライバＩＣ７１４が実装される例を示している。
【０１１１】
ソースドライバＩＣ７１４をＦＰＣ７１５上に実装することで、基板７１３に表示部７１１を大きく設けることができ、狭額縁化を達成することができる。
【０１１２】
＜表示モジュールの応用例＞
次いで図１３（Ａ）、（Ｂ）の表示パネルを用いた表示モジュールの応用例について、図１４を用いて説明を行う。
【０１１３】
図１４に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
【０１１４】
上記図１３（Ａ）、（Ｂ）で説明した表示パネルは、図１４における表示パネル８００６に用いることができる。
【０１１５】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０１１６】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル８００４を省略することも可能である。
【０１１７】
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【０１１８】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０１１９】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
【０１２０】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０１２１】
＜電子機器への応用例＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器の表示パネルを、上述の電子部品を適用した表示パネルとする場合について説明する。
【０１２２】
図１５（Ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少なくとも一部には、先の実施の形態に示す半導体装置を有する電子部品が設けられている。そのため、回路面積の縮小、応答速度の向上が図られた携帯型の情報端末が実現される。
【０１２３】
なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図１５（Ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１５（Ａ）の右図のように第１の表示部９０３ａにはキーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
【０１２４】
また、図１５（Ａ）に示す携帯型の情報端末は、図１５（Ａ）の右図のように、第１の表示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第２の表示部９０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利である。
【０１２５】
図１５（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０１２６】
また、図１５（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１２７】
更に、図１５（Ａ）に示す筐体９０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
【０１２８】
図１５（Ｂ）は、電子ペーパーを実装した電子書籍端末９１０であり、筐体９１１と筐体９１２の２つの筐体で構成されている。筐体９１１及び筐体９１２には、それぞれ表示部９１３及び表示部９１４が設けられている。筐体９１１と筐体９１２は、軸部９１５により接続されており、該軸部９１５を軸として開閉動作を行うことができる。また、筐体９１１は、電源９１６、操作キー９１７、スピーカー９１８などを備えている。筐体９１１、筐体９１２の少なくとも一には、半導体装置を有する電子部品が設けられている。そのため、回路面積の縮小、応答速度の向上が図られた電子書籍端末が実現される。
【０１２９】
図１５（Ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３などで構成されている。テレビジョン装置の操作は、筐体９２１が備えるスイッチや、リモコン操作機９２４により行うことができる。筐体９２１及びリモコン操作機９２４には、先の実施の形態に示す半導体装置を有する電子部品が搭載されている。そのため、回路面積の縮小、応答速度の向上が図られたテレビジョン装置が実現される。
【０１３０】
図１５（Ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー９３２と、マイク９３３と、操作ボタン９３４等が設けられている。本体９３０内には、先の実施の形態に示す半導体装置を有する電子部品が設けられている。そのため回路面積の縮小、応答速度の向上が図られたスマートフォンが実現される。
【０１３１】
図１５（Ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４３などによって構成されている。本体９４１内には、先の実施の形態に示す半導体装置を有する電子部品が設けられている。そのため、回路面積の縮小、応答速度の向上が図られたデジタルカメラが実現される。
【０１３２】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置を有する電子部品が搭載されている。そのため、回路面積の縮小、応答速度の向上が図られた電子機器が実現される。
【０１３３】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０１３４】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０１３５】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０１３６】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０１３７】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１３８】
また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として実施の形態１では、Ｒ−ＤＡＣを用いる構成を示したが、本発明の一態様は、これに限定されない。あるいは状況に応じて、例えばＲ−ＤＡＣ以外のＤＡＣを用いる構成を本発明の一態様としてもよい。
【０１３９】
＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０１４０】
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０１４１】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０１４２】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０１４３】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０１４４】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０１４５】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０１４６】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０１４７】
なお本明細書等において、１つの画素に１つのトランジスタ及び１つの容量素子を備えた１Ｔ−１Ｃの回路構成、あるいは１つの画素に２つのトランジスタ及び１つの容量素子を備えた２Ｔ−１Ｃ構造の回路構成を示しているが、本明細書等はこれに限定されない。１つの画素に３つ以上のトランジスタ及び２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。
【０１４８】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
【０１４９】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０１５０】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０１５１】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０１５２】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０１５３】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０１５４】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０１５５】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０１５６】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０１５７】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０１５８】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０１５９】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０１６０】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０１６１】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０１６２】
＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。
【０１６３】
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。
【０１６４】
＜＜表示素子について＞＞
本明細書等において、表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、がある。
【０１６５】
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【０１６６】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０１６７】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０１６８】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０１６９】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【符号の説明】
【０１７０】
ＶＢ１    バイアス電圧
ＶＢ３    バイアス電圧
ＶＢ６    バイアス電圧
１２    トランスコンダクタンス・アンプ
１３    トランスコンダクタンス・アンプ
１４    電流電圧変換回路
１５Ａ    緩衝回路
１５Ｂ    緩衝回路
１００    半導体装置
１０１    Ｄ／Ａ変換回路
１０２    Ｄ／Ａ変換回路
１０３    電圧電流変換回路
１０４    補間回路
１１１    パストランジスタロジック
１１２    電圧生成回路
１２１    パストランジスタロジック
１２２    電圧生成回路
１３１    抵抗
１４１    トランジスタ
１４２    トランジスタ
１５１    トランジスタ
１５２    トランジスタ
１６１    トランジスタ
１６２    トランジスタ
１７１    トランジスタ
１７２    トランジスタ
２００    ソースドライバ
２０１    ゲートドライバ
２０２    表示部
２０３    画素
２０３Ａ    画素
２０３Ｂ    画素
２１１    トランジスタ
２１２    容量素子
２１３    液晶素子
２２１    トランジスタ
２２２    トランジスタ
２２３    ＥＬ素子
５００    基板
５０１    チャネル形成領域
５０２    低濃度不純物領域
５０３    高濃度不純物領域
５０４ａ    ゲート絶縁膜
５０４ｂ    ゲート絶縁膜
５０５ａ    ゲート電極層
５０５ｂ    ゲート電極層
５０６ａ    ソース電極層
５０６ｂ    ドレイン電極層
５０６ｃ    ソース電極層
５０６ｄ    ドレイン電極層
５０７    金属間化合物領域
５０８ａ    サイドウォール絶縁膜
５０８ｂ    サイドウォール絶縁膜
５０９    素子分離絶縁膜
５１０    トランジスタ
５１１    チャネル形成領域
５１２    低濃度不純物領域
５１３    高濃度不純物領域
５１７    金属間化合物領域
５２０    トランジスタ
５２１    層間絶縁膜
５２２    層間絶縁膜
５２３    配線
７００    電子部品
７０１    半導体装置
７０２    インターポーザ
７０３    パッケージ
７０４    エポキシ樹脂
７０５    ワイヤー
７０６    バンプ端子
７１１    表示部
７１２    ソースドライバ
７１２Ａ    ゲートドライバ
７１２Ｂ    ゲートドライバ
７１３    基板
７１４    ソースドライバＩＣ
７１５    ＦＰＣ
７１６    外部回路基板
９０１    筐体
９０２    筐体
９０３ａ    表示部
９０３ｂ    表示部
９０４    選択ボタン
９０５    キーボード
９１０    電子書籍端末
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    軸部
９１６    電源
９１７    操作キー
９１８    スピーカー
９２１    筐体
９２２    表示部
９２３    スタンド
９２４    リモコン操作機
９３０    本体
９３１    表示部
９３２    スピーカー
９３３    マイク
９３４    操作ボタン
９４１    本体
９４２    表示部
９４３    操作スイッチ
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライトユニット
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリー
【図１】
2016154328.tif 000003
【図２】
2016154328.tif 000004
【図３】
2016154328.tif 000005
【図４】
2016154328.tif 000006
【図５】
2016154328.tif 000007
【図６】
2016154328.tif 000008
【図７】
2016154328.tif 000009
【図８】
2016154328.tif 000010
【図９】
2016154328.tif 000011
【図１０】
2016154328.tif 000012
【図１１】
2016154328.tif 000013
【図１２】
2016154328.tif 000014
【図１３】
2016154328.tif 000015
【図１４】
2016154328.tif 000016
【図１５】
2016154328.tif 000017