(57)【要約】      （修正有）【課題】高集積化を図り、半導体チップを小型化できる半導体装置を提供する。【解決手段】半導体基板ＳＵＢと、半導体基板ＳＵＢ上に形成された酸化シリコンからなる絶縁層ＣＬと、絶縁層ＣＬ上に形成されたシリコンからなる半導体層ＳＬと、を有し、半導体層ＳＬによって光信号用伝送線路部Ａの光導波路ＰＯおよび光変調部Ｂの光変調器ＰＣが形成されている。また、絶縁層ＣＬは、その一部を残して、空洞のある中空構造となっており、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面が露出し、空気により覆われている。【選択図】図１
2016180860.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された、酸化シリコンからなる絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層上に形成された層間絶縁膜と、
を有し、
前記半導体層からなる光導波路が形成され、
前記光導波路の両側面が、酸化シリコンの屈折率よりも小さい屈折率を有する第１材料で覆われている、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１材料は、空気である、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記光導波路の下面と前記半導体基板との間の前記絶縁層が除去されて、
前記光導波路の下面が、酸化シリコンの屈折率よりも小さい屈折率を有する第２材料により覆われている、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１材料および前記第２材料は、空気である、半導体装置。
【請求項５】
請求項３記載の半導体装置において、
前記光導波路の一部分と前記半導体基板の一部分とが、前記絶縁層を介して繋がっている、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記光導波路の上面の直上の前記層間絶縁膜が除去されて、
前記光導波路の上面が、酸化シリコンの屈折率よりも小さい屈折率を有する第３材料により覆われている、半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記第１材料および前記第３材料は、空気である、半導体装置。
【請求項８】
（ａ）半導体基板、前記半導体基板上の絶縁層および前記絶縁層上の半導体層を有するＳＯＩ基板を準備する工程、
（ｂ）前記半導体層を加工して、前記半導体層からなる複数の光導波路を形成する工程、
（ｃ）隣り合う前記光導波路の間を第１絶縁膜で埋め込む工程、
（ｄ）前記光導波路上および前記第１絶縁膜上に第２絶縁膜を形成する工程、
（ｅ）前記第１絶縁膜および前記第２絶縁膜を貫通する孔を形成する工程、
（ｆ）前記孔の側面および底面を含む前記第２絶縁膜上に第３絶縁膜を形成する工程、
（ｇ）前記孔の底面の前記第３絶縁膜を除去する工程、
（ｈ）前記孔からエッチング液を供給して、前記絶縁層をエッチングすることにより、前記絶縁層に空洞を形成し、前記光導波路の両側面および下面を露出させる工程、
（ｉ）前記第１絶縁膜および前記第３絶縁膜を除去する工程、
を含む、半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記絶縁層および前記第２絶縁膜は、酸化シリコンからなり、
前記第１絶縁膜および前記第３絶縁膜は、窒化シリコンまたは酸窒化シリコンからなる、半導体装置の製造方法。
【請求項１０】
（ａ）半導体基板、前記半導体基板上の絶縁層および前記絶縁層上の半導体層を有するＳＯＩ基板を準備する工程、
（ｂ）前記半導体層を加工して、前記半導体層からなる複数の光導波路を形成する工程、
（ｃ）隣り合う前記光導波路の間を第１絶縁膜で埋め込む工程、
（ｄ）前記光導波路上および前記第１絶縁膜上に第２絶縁膜を形成する工程、
（ｅ）前記第１絶縁膜上の前記第２絶縁膜に、前記第２絶縁膜を貫通する孔を形成する工程、
（ｆ）前記孔からエッチング液を供給して、前記第１絶縁膜をエッチングすることにより、前記光導波路の両側面を露出させる工程、
を含む、半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記絶縁層および前記第２絶縁膜は、酸化シリコンからなり、
前記第１絶縁膜は、窒化シリコンまたは酸窒化シリコンからなる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造技術に関し、例えば半導体チップ内に種々の光デバイスを有する半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
半導体層の一部である光導波路と、光導波路の一方の側における半導体層に形成され、第１導電型の不純物が導入された第１の不純物領域と、光導波路の他方の側における半導体層に形成され、第１導電型と反対の第２導電型の不純物が導入された第２の不純物領域とを有する光半導体装置が特開２０１２−０２７１９８号公報（特許文献１）に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０２７１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
シリコンを材料とする光導波路では、光導波路中を伝搬する光の一部が、波長程度の範囲で周囲にしみだしながら伝搬している。この光のしみだしによる伝搬損失を低減するために、光導波路の周囲（上下左右）は酸化シリコンからなる絶縁膜によって覆われている。
【０００５】
しかし、光導波路の周囲（上下左右）を酸化シリコンからなる絶縁膜によって覆ったとしても、隣り合う光導波路の互いの間隔が狭くなると、それぞれの光導波路を伝搬する光が互いに干渉して伝搬損失が低減できないという問題がある。例えば光導波路を伝搬する光の波長が１．５μｍの場合では、隣り合う光導波路の互いの間隔は２μｍよりも狭くすることができない。このことが、半導体装置の高集積化を阻害する要因の一つとなり、半導体チップの小型化を制約している。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態による半導体装置は、半導体基板と、半導体基板上に形成された酸化シリコンからなる絶縁層と、絶縁層上に形成されたシリコンからなる半導体層と、を有し、半導体層によって光導波路が形成されている。絶縁層は、その一部を残して、空洞のある中空構造となっており、光導波路を構成する半導体層の両側面が空気により覆われている。
【０００８】
一実施の形態による半導体装置の製造方法は、半導体基板、酸化シリコンからなる絶縁層およびシリコンからなる半導体層を有するＳＯＩ基板を準備する工程と、半導体層を加工して、複数の光導波路を形成する工程と、隣り合う光導波路の間を窒化シリコンからなる第１絶縁膜で埋め込む工程と、光導波路上および第１絶縁膜上に酸化シリコンからなる第２絶縁膜を形成する工程と、を含む。さらに、第１および第２絶縁膜を貫通する孔を形成する工程と、孔の側面および底面を含む第２絶縁膜上に窒化シリコンからなる第３絶縁膜を形成する工程と、孔の底面の第３絶縁膜を除去する工程と、孔からエッチング液を供給して、絶縁層をエッチングすることにより、絶縁層に空洞を形成し、光導波路の両側面および下面を露出する工程と、第１および第３絶縁膜を除去する工程と、を含む。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の高集積化を図り、半導体チップの小型化を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１による半導体装置の要部断面図である。
【図２】実施の形態１による半導体装置の製造工程を示す要部断面図である。
【図３】図２に続く、半導体装置の製造工程を示す要部断面図である。
【図４】図３に続く、半導体装置の製造工程を示す要部断面図である。
【図５Ａ】図４に続く、半導体装置の製造工程を示す要部断面図である。
【図５Ｂ】図４に続く、半導体装置の製造工程を示す要部平面図である。
【図６】図５に続く、半導体装置の製造工程を示す要部断面図である。
【図７】図６に続く、半導体装置の製造工程を示す要部断面図である。
【図８】図７に続く、半導体装置の製造工程を示す要部断面図である。
【図９】図８に続く、半導体装置の製造工程を示す要部断面図である。
【図１０】図９に続く、半導体装置の製造工程を示す要部断面図である。
【図１１】図１０に続く、半導体装置の製造工程を示す要部断面図である。
【図１２】実施の形態２による半導体装置の要部断面図である。
【図１３】実施の形態２による半導体装置の製造工程を示す要部断面図である。
【図１４】図１３に続く、半導体装置の製造工程を示す要部断面図である。
【図１５】図１４に続く、半導体装置の製造工程を示す要部断面図である。
【図１６】図１５に続く、半導体装置の製造工程を示す要部断面図である。
【図１７】実施の形態３による半導体装置の要部断面図である。
【図１８】実施の形態３による半導体装置の製造工程を示す要部断面図である。
【図１９】図１８に続く、半導体装置の製造工程を示す要部断面図である。
【図２０】図１９に続く、半導体装置の製造工程を示す要部断面図である。
【図２１】図２０に続く、半導体装置の製造工程を示す要部断面図である。
【図２２】図２１に続く、半導体装置の製造工程を示す要部断面図である。
【図２３】図２２に続く、半導体装置の製造工程を示す要部断面図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１３】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１４】
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１５】
また、以下の実施の形態において、例えば酸化シリコンをＳｉＯ２、窒化シリコンをＳｉ３Ｎ４、酸窒化シリコンをＳｉＯＮと表記するが、化学量論的組成からずれた組成も含むものとする。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
【００１６】
（実施の形態１）
近年、シリコン（Ｓｉ）を材料とした光信号用の伝送線路を作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで光通信用モジュールを実現する技術、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。
【００１７】
本実施の形態１において開示される技術内容は、シリコンフォトニクス技術を用いた半導体装置を構成する種々のデバイスのうち、特に、光デバイスに適用される技術である。よって、以下の説明では、ＳＯＩ基板上に集積された光信号用伝送線路部および光変調部を有する半導体装置の構造およびその製造方法について説明する。また、以下の説明では、光デバイスのうち、光信号用伝送線路部および光変調部を例示し、２層構造の多層配線を例示するが、これらに限定されるものではない。
【００１８】
＜半導体装置の構造＞
本実施の形態１による半導体装置の構造について、図１を用いて説明する。図１は、本実施の形態１による半導体装置（光信号用伝送線路部Ａおよび光変調部Ｂ）の要部断面図である。実際には、受光部などの構造の異なる光デバイスが含まれることは先に述べた通りである。
【００１９】
１．光信号用伝送線路部
図１に示すように、光信号用伝送線路部Ａには、種々の光信号用の伝送線路（光信号線とも言う。）が形成されている。ここでは、光信号用の伝送線路の一例として、矩形の光導波路（コア層とも言う。）ＰＯについて説明する。
【００２０】
光導波路ＰＯは、単結晶シリコン（Ｓｉ）からなる半導体基板ＳＵＢ上に、絶縁層（ＢＯＸ層、下層クラッド層とも言う。）ＣＬを介して形成されたシリコン（Ｓｉ）からなる半導体層（ＳＯＩ層とも言う。）ＳＬにより構成されている。絶縁層ＣＬの厚さは、例えば１μｍ以上で、かつ、２μｍ未満である。半導体層ＳＬの厚さは、例えば１００〜３００ｎｍが適切な範囲と考えられるが（他の条件によってはこの範囲に限定されないことはもとよりである）、２００ｎｍを中心値とする範囲が最も好適と考えられる。
【００２１】
光導波路ＰＯは、平板状に加工されており、紙面垂直方向（図１に示すｚ方向）に延在している。従って、光導波路ＰＯ内に導入される光信号は、紙面垂直方向に進行する。光導波路ＰＯの高さ（紙面上下方向（図１に示すｙ方向）の寸法）は、例えば２００ｎｍ程度である。
【００２２】
光導波路ＰＯは、第１層間絶縁膜（上層クラッド層とも言う。）ＩＤ１、第２層間絶縁膜ＩＤ２および保護膜ＴＣにより覆われている。第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２は、例えば波長１．５μｍにおける屈折率が１．４５程度の酸化シリコン（ＳｉＯ２）からなり、その厚さはそれぞれ、例えば１μｍ程度である。また、保護膜ＴＣは、例えば波長１．５μｍにおける屈折率が１．８２程度の酸窒化シリコン（ＳｉＯＮ）からなる。光信号用伝送線路部Ａには、後述の第１層目の配線Ｍ１および第２層目の配線Ｍ２は形成されていない。
【００２３】
２．光変調部
図１に示すように、光変調部Ｂには、電気信号を光信号に変える光変調器ＰＣが形成されている。光変調器ＰＣは、半導体基板ＳＵＢ上に、絶縁層ＣＬを介して形成されたシリコンからなる半導体層ＳＬにより構成されている。ここでは、一例としてｐｉｎ構造の光変調器ＰＣについて説明する。
【００２４】
光変調器ＰＣは、紙面垂直方向（図１に示すｚ方向）に延在しており、紙面垂直方向と直交する紙面左右方向（図１に示すｘ方向）で見た場合、その中央部に光導波路（コア層とも言う。）ＷＯが形成されている。従って、光導波路ＷＯ内に導入される光信号は、紙面垂直方向に進行する。
【００２５】
光導波路ＷＯの一方の側（紙面左側）における半導体層ＳＬには、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲが形成されている。このｐ型の半導体ＰＲは、光導波路ＷＯと並行するように形成されている。また、光導波路ＷＯの他方の側（紙面右側）における半導体層ＳＬには、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲが形成されている。このｎ型の半導体ＮＲは、光導波路ＷＯと並行するように形成されている。すなわち、ｐ型の半導体ＰＲとｎ型の半導体ＮＲとの間の半導体層ＳＬが、真性半導体からなる光導波路ＷＯとなっており、ｐｉｎ構造が形成されている。ｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにはそれぞれ電極（第１プラグＰＬ１）が接続されている。
【００２６】
電極に印加される電圧により、真性半導体からなる光導波路ＷＯ内のキャリア密度が変化して、その領域の屈折率が変化する。これにより、光変調器ＰＣを伝搬する光に対する実効的な屈折率が変化して、光変調器ＰＣから出力される光の位相を変化させることができる。
【００２７】
光変調器ＰＣは、第１層間絶縁膜ＩＤ１に覆われており、第１層間絶縁膜ＩＤ１には、ｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにそれぞれ達する接続孔（コンタクト・ホールとも言う。）ＣＴ１が形成されている。接続孔ＣＴ１の内部にはタングステン（Ｗ）を主導電材料とする第１プラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬ１が形成されており、この第１プラグＰＬ１を介してｐ型の半導体ＰＲと第１層目の配線Ｍ１、ｎ型の半導体ＮＲと第１層目の配線Ｍ１とが電気的に接続されている。第１層目の配線Ｍ１は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（Ａｌ−Ｃｕ合金）を主導電材料とする。
【００２８】
また、第１層目の配線Ｍ１は第２層間絶縁膜ＩＤ２に覆われており、第２層間絶縁膜ＩＤ２には、第１層目の配線Ｍ１に達する接続孔（ビア・ホールとも言う。）ＣＴ２が形成されている。接続孔ＣＴ２の内部にはタングステン（Ｗ）を主導電材料とする第２プラグ（埋め込み電極、埋め込みコンタクト）ＰＬ２が形成されており、この第２プラグＰＬ２を介して第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。第２層目の配線Ｍ２は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（Ａｌ−Ｃｕ合金）を主導電材料とする。
【００２９】
第２層目の配線Ｍ２は保護膜ＴＣにより覆われており、その一部を開口して、第２層目の配線Ｍ２の上面が露出している。
【００３０】
＜半導体装置の構造の特徴および効果＞
さらに、図１に示すように、絶縁層ＣＬは、その一部を残して、空洞のある中空構造となっている。これにより、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面（半導体基板ＳＵＢに向かう側の面）が露出している。
【００３１】
空気の屈折率は１．０であり、酸化シリコン（ＳｉＯ２）の屈折率は１．４５（波長：１．５μｍ）であるので、空気とシリコン（Ｓｉ）との光の屈折率差は、酸化シリコン（ＳｉＯ２）とシリコン（Ｓｉ）との光の屈折率差よりも大きくなる。
【００３２】
例えばコア層をシリコン（Ｓｉ）により構成し、クラッド層を酸化シリコン（ＳｉＯ２）により構成した場合を考える。ここで、波長１．５μｍにおけるシリコン（Ｓｉ）の屈折率をｎ１＝３．３７、酸化シリコン（ＳｉＯ２）の屈折率をｎ２＝１．４５とする。この場合、光の閉じ込めの強さの指標となるコア層とクラッド層との屈折率差Δは、
Δ＝（ｎ１２−ｎ２２）／（２×ｎ１２）×１００％
≒４０％
となる。
【００３３】
一方、例えばコア層をシリコン（Ｓｉ）により構成し、クラッド層を空気により構成した場合を考える。ここで、波長１．５μｍにおけるシリコン（Ｓｉ）の屈折率をｎ１＝３．３７、空気の屈折率をｎ２＝１．００とする。この場合、コア層とクラッド層との屈折率差Δは、
Δ＝（ｎ１２−ｎ２２）／（２×ｎ１２）×１００％
≒４６％
となる。
【００３４】
従って、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面の３つの面を空気で覆うことにより、酸化シリコン（ＳｉＯ２）で覆った場合と比べて、光の閉じ込め効果を強くすることができる。
【００３５】
ところで、絶縁層ＣＬを、空洞のある中空構造としない場合は、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬの周囲（上下左右）は酸化シリコン（ＳｉＯ２）により覆われることになる。このため、隣り合う半導体層ＳＬの互いの間隔、半導体層ＳＬと半導体基板ＳＵＢとの間隔、および半導体層ＳＬと第１層目の配線Ｍ１との間隔は、互いの干渉を回避するために、２〜３μｍ程度とする必要がある。
【００３６】
特に、隣り合う半導体層ＳＬの互いの間隔が狭くなると、それぞれの半導体層ＳＬを伝搬する光が互いに干渉して伝搬損失が低減できないという問題がある。例えば半導体層ＳＬ中を伝搬する光の波長が１．５μｍの場合では、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満とすることができない。このことが、半導体装置の高集積化を阻害する要因の一つとなり、半導体チップの小型化を制約している。
【００３７】
また、ＳＯＩ基板を構成する絶縁層ＣＬの厚さを薄くすることで、ＳＯＩ基板のコストを低く抑えることができる。しかし、半導体層ＳＬと半導体基板ＳＵＢとの互いの干渉を回避するためには、半導体層ＳＬと半導体基板ＳＵＢとの間隔、すなわち絶縁層ＣＬの厚さを２μｍ未満とすることができない。このことが、半導体装置の低コスト化を阻害する要因の一つとなっている。
【００３８】
しかし、本実施の形態１によれば、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面の３つの面を空気で覆うことにより、酸化シリコン（ＳｉＯ２）で覆った場合と比べて、光の閉じ込め効果を強くすることができるので、隣り合う半導体層ＳＬの互いの間隔および半導体層ＳＬと半導体基板ＳＵＢとの間隔を小さくすることができる。
【００３９】
このように、隣り合う半導体層ＳＬの互いの間隔を小さくできることから、半導体装置の高集積化を図ることができて、半導体チップの小型化を実現することができる。また、半導体層ＳＬと半導体基板ＳＵＢとの間隔、すなわち、絶縁層ＣＬの厚さを２μｍ未満にできることから、ＳＯＩ基板のコストが低くなり、半導体装置の低コスト化を図ることができる。
【００４０】
但し、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面の３つの面を空気で覆った場合でも、隣り合う半導体層ＳＬの互いの干渉および半導体層ＳＬと半導体基板ＳＵＢとの互いの干渉を回避するためには、所定の間隔を有する必要がある。そのため、隣り合う半導体層ＳＬの互いの間隔および半導体層ＳＬと半導体基板ＳＵＢとの間隔は、１μｍ以上で、かつ、２μｍ未満に設定することが望ましい。
【００４１】
また、半導体層ＳＬと半導体基板ＳＵＢとの間隔を保持するため、絶縁層ＣＬには、空洞が形成されていない領域がある。その領域は、例えば半導体層ＳＬからなるダミーパターンＰＤが形成される領域に設けられる。
【００４２】
光信号用伝送線路部Ａおよび光変調部Ｂにおけるパターン密度は一般に低く、例えば５％程度である。このため、例えば半導体層ＳＬを加工して、光導波路ＰＯおよび光変調器ＰＣを形成する際に、パターンの粗密に起因してエッチング速度が異なる現象（マイクロ・ローディング効果）が生じる。この現象を抑制するために、光導波路ＰＯおよび光変調器ＰＣが形成されない領域に、半導体層ＳＬからなるダミーパターンＰＤが配置される。すなわち、このダミーパターンＰＤと半導体基板ＳＵＢとの間に、絶縁層ＣＬが存在している。
【００４３】
＜半導体装置の製造方法＞
本実施の形態１による半導体装置の製造方法について、図２〜図１１を用いて工程順に説明する。図２〜図４、図５Ａおよび図６〜図１１は、本実施の形態１による製造工程中の半導体装置（例えば光信号用伝送線路部Ａおよび光変調部Ｂ）の要部断面図である。図５Ｂは、本実施の形態１による製造工程中の半導体装置（例えば光信号用伝送線路部Ａ）の要部平面図である。
【００４４】
まず、図２に示すように、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された絶縁層ＣＬと、絶縁層ＣＬの上面上に形成された半導体層ＳＬと、からなるＳＯＩ（Silicon On Insulator）基板（この段階ではＳＯＩウェハと称する平面略円形の基板）を準備する。
【００４５】
半導体基板ＳＵＢは単結晶シリコン（Ｓｉ）からなる支持基板であり、絶縁層ＣＬは酸化シリコン（ＳｉＯ２）からなり、半導体層ＳＬはシリコン（Ｓｉ）からなる。半導体基板ＳＵＢの厚さは、例えば７５０μｍ程度である。絶縁層ＣＬの厚さは、例えば１μｍ以上で、かつ、２μｍ未満である。半導体層ＳＬの厚さは、例えば１００〜３００ｎｍ程度、好ましくは２００ｎｍ程度である。
【００４６】
次に、レジストマスクを用いて、半導体層ＳＬをドライエッチング法により加工して、光信号用伝送線路部Ａに光導波路用の半導体層ＳＬ、光変調部Ｂに光変調器用の半導体層ＳＬを形成する。この際、マイクロ・ローディング効果を抑制するために、ダミー用の半導体層ＳＬも形成する。
【００４７】
次に、光変調器用の半導体層ＳＬの一部（ｐ型の半導体ＰＲが形成される部分）にｐ型不純物を導入し、他の一部（ｎ型の半導体ＮＲが形成される部分）にｎ型不純物を導入する。
【００４８】
以上の工程により、光信号用伝送線路部Ａに光導波路ＰＯが形成される。また、光変調部Ｂに、光導波路ＷＯ、光導波路ＷＯを挟んで一方の側に位置するｐ型の半導体ＰＲおよび他方の側に位置するｎ型の半導体ＮＲからなるｐｉｎ構造の光変調器ＰＣが形成される。また、平面視において、一辺が３０μｍ〜５０μｍ程度の矩形形状を有するダミーパターンＰＤが形成される。なお、図２には、明示していないが、ダミーパターンＰＤは、光信号用伝送線路部Ａに形成された光導波路ＰＯの周囲に配置され、また、光変調部Ｂに形成された光変調器ＰＣの周囲に配置される。
【００４９】
次に、光導波路ＰＯ、光変調器ＰＣおよびダミーパターンＰＤを覆うように絶縁層ＣＬの上面上に、第１絶縁膜Ｉ１および第２絶縁膜Ｉ２を順次形成する。第１絶縁膜Ｉ１は、例えば窒化シリコン（Ｓｉ３Ｎ４）または酸窒化シリコン（ＳｉＯＮ）からなり、第２絶縁膜Ｉ２は、例えば酸化シリコン（ＳｉＯ２）からなる。第１絶縁膜Ｉ１は、半導体層ＳＬの厚さよりも厚く形成され、第１絶縁膜Ｉ１および第２絶縁膜Ｉ２の合計の厚さは、例えば５００ｎｍ程度である。
【００５０】
次に、図３に示すように、第２絶縁膜Ｉ２の上面を、例えばＣＭＰ（Chemical Mechanical Polishing）法などにより平坦化し、続いて、半導体層ＳＬの上面が露出するまで、第１絶縁膜Ｉ１の上面を、例えばＣＭＰ法などにより平坦化する。これにより、隣り合う半導体層ＳＬの間を第１絶縁膜Ｉ１によって埋める。
【００５１】
次に、図４に示すように、半導体層ＳＬおよび第１絶縁膜Ｉ１の上面上に、第３絶縁膜Ｉ３を形成する。第３絶縁膜Ｉ３は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。
【００５２】
次に、図５Ａおよび図５Ｂに示すように、第１絶縁膜Ｉ１および第３絶縁膜Ｉ３に、絶縁層ＣＬに達する孔ＨＬを形成する。孔ＨＬの直径は、例えば０．５μｍ程度である。この孔ＨＬは、光導波路ＰＯおよび光変調器ＰＣのそれぞれから、平面視において、例えば５μｍ程度離れた位置に設けられる。
【００５３】
次に、図６に示すように、孔ＨＬの側面および底面を含む第３絶縁膜Ｉ３の上面上に第４絶縁膜Ｉ４を形成する。第４絶縁膜Ｉ４は、例えば窒化シリコン（Ｓｉ３Ｎ４）からなる。
【００５４】
次に、図７および図８に示すように、孔ＨＬの底面の第４絶縁膜Ｉ４を、例えばドライエッチング法により除去した後、絶縁層ＣＬの一部を、例えばウエットエッチング法により除去する。この際、孔ＨＬの底面からエッチング液を供給することにより、光導波路ＰＯおよび光変調器ＰＣの下面に位置する絶縁層ＣＬを除去し、ダミーパターンＰＤの下面に位置する絶縁層ＣＬの一部を残す。
【００５５】
例えば孔ＨＬから５μｍ程度離れた位置に形成された光導波路ＰＯでは、この孔ＨＬの底面を起点とした絶縁層ＣＬのエッチングが、例えば１０μｍ進めば、光導波路ＰＯの下面は完全に露出する。同様に、孔ＨＬから５μｍ程度離れた位置に形成された光変調器ＰＣでは、この孔ＨＬの底面を起点とした絶縁層ＣＬのエッチングが、例えば１０μｍ進めば、光変調器ＰＣの下面は完全に露出する。
【００５６】
しかし、ダミーパターンＰＤの端部からエッチングが始まり、ダミーパターンＰＤの端部から１０μｍ程度の絶縁層ＣＬのエッチングが進んでも、ダミーパターンＰＤの一辺は３０μｍ〜５０μｍ程度であるので、ダミーパターンＰＤの下面は完全には露出しない。
【００５７】
これにより、絶縁層ＣＬは、その一部を残して、空洞のある中空構造となり、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの下面が露出する。
【００５８】
次に、図９に示すように、例えば熱リン酸などにより、第１絶縁膜Ｉ１および第４絶縁膜Ｉ４を除去する。これにより、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面が露出して、空気に晒される。
【００５９】
次に、図１０に示すように、第３絶縁膜Ｉ３の上面上に、第５絶縁膜Ｉ５を形成する。第５絶縁膜Ｉ５は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば５００ｎｍ程度である。続いて、第５絶縁膜Ｉ５の上面を、例えばＣＭＰ法などにより平坦化して、第３絶縁膜Ｉ３および第５絶縁膜Ｉ５からなる第１層間絶縁膜ＩＤ１を形成する。
【００６０】
次に、図１１に示すように、第１層間絶縁膜ＩＤ１に、光変調器ＰＣのｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにそれぞれ達する接続孔ＣＴ１を形成する。続いて、接続孔ＣＴ１の内部を導電膜により埋め込み、この埋め込まれた導電膜からなる第１プラグＰＬ１を形成する。第１プラグＰＬ１は、例えばアルミニウム（Ａｌ）またはタングステン（Ｗ）などからなる。
【００６１】
次に、第１層間絶縁膜ＩＤ１の上面上に、例えばスパッタリング法などにより、金属膜、例えばアルミニウム（Ａｌ）膜を堆積し、レジストマスクを用いて、この金属膜をドライエッチング法により加工して、第１層目の配線Ｍ１を形成する。
【００６２】
次に、第１層目の配線Ｍ１を覆うように第１層間絶縁膜ＩＤ１の上面上に第２層間絶縁膜ＩＤ２を形成する。第２層間絶縁膜ＩＤ２は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上である。
【００６３】
次に、第２層間絶縁膜ＩＤ２の上面を、例えばＣＭＰ法などにより、平坦化した後、第２層間絶縁膜ＩＤ２に、第１層目の配線Ｍ１に達する接続孔ＣＴ２を形成する。続いて、接続孔ＣＴ２の内部を導電膜により埋め込み、この埋め込まれた導電膜からなる第２プラグＰＬ２を形成する。第２プラグＰＬ２は、例えばアルミニウム（Ａｌ）またはタングステン（Ｗ）などからなる。
【００６４】
次に、第２層間絶縁膜ＩＤ２の上面上に、例えばスパッタリング法などにより、金属膜、例えばアルミニウム（Ａｌ）膜を堆積し、レジストマスクを用いて、この金属膜をドライエッチング法により加工して、第２層目の配線Ｍ２を形成する。
【００６５】
その後、図１に示したように、第２層目の配線Ｍ２を覆うように保護膜ＴＣを形成した後、保護膜ＴＣを加工して、第２層目の配線Ｍ２の上面を露出させる。これにより、本実施の形態１による半導体装置が略完成する。
【００６６】
なお、本実施の形態１では、絶縁層ＣＬに空洞を形成し、この空洞には空気が入っているが、この空洞に、酸化シリコン（ＳｉＯ２）よりも屈折率の小さい絶縁材料を充填してもよい。
【００６７】
また、ＳＯＩ基板の機械的強度不足を補うため、光導波路ＰＯと半導体基板ＳＵＢとの間および光変調器ＰＣと半導体基板ＳＵＢとの間の絶縁層ＣＬを全て除去せずに、光学特性に影響を及ぼさない箇所であって、光導波路ＰＯと半導体基板ＳＵＢとの間の一部または光変調器ＰＣと半導体基板ＳＵＢとの間の一部に、絶縁層ＣＬを設けてもよい。
【００６８】
このように、本実施の形態１によれば、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満にできることから、半導体装置の高集積化を図ることができて、半導体チップの小型化を実現することができる。また、半導体層ＳＬと半導体基板ＳＵＢとの間隔、すなわち、絶縁層ＣＬの厚さを２μｍ未満にできることから、ＳＯＩ基板のコストが低くなり、半導体装置の低コスト化を図ることができる。
【００６９】
（実施の形態２）
本実施の形態２が前述の実施の形態１と相違する点は、半導体層ＳＬを覆う空洞の形状である。すなわち、前述の実施の形態１では、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面の３つの面を空気で覆ったが、本実施の形態２では、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面の２つの面のみを空気で覆い、それぞれの下面は絶縁層ＣＬで覆う。
【００７０】
本実施の形態２による半導体装置は、空洞の構造および空洞の形成方法以外は、前述した実施の形態１による半導体装置とほぼ同様であるので、以下、相違点を中心に説明する。
【００７１】
＜半導体装置の構造＞
本実施の形態２による半導体装置の構造について、図１２を用いて説明する。図１２は、本実施の形態２による半導体装置の要部断面図である。
【００７２】
図１２に示すように、前述の実施の形態１と同様に、半導体装置には、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された絶縁層ＣＬと、絶縁層ＣＬの上面上に形成された半導体層ＳＬと、からなるＳＯＩ基板が用いられており、半導体層ＳＬによって光信号用伝送線路部Ａに光導波路ＰＯおよび光変調部Ｂに光変調器ＰＣがそれぞれ形成されている。
【００７３】
しかし、前述の実施の形態１と異なり、絶縁層ＣＬに空洞は形成されておらず、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面の２つの面のみを空気で覆い、それぞれの下面は、例えば酸化シリコン（ＳｉＯ２）からなる絶縁層ＣＬで覆われている。光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬと半導体基板ＳＵＢとの互いの干渉を回避するために、半導体層ＳＬと半導体基板ＳＵＢとの間隔、すなわち、絶縁層ＣＬの厚さは、例えば２〜３μｍ程度としている。
【００７４】
本実施の形態２では、絶縁層ＣＬを、空洞のある中空構造としていないので、半導体層ＳＬと半導体基板ＳＵＢとの間隔、すなわち絶縁層ＣＬの厚さを２μｍ未満とすることができない。しかし、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面の２つの面を空気で覆うことにより、酸化シリコン（ＳｉＯ２）で覆った場合と比べて、光の閉じ込め効果を強くすることができるので、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満とすることができる。
【００７５】
このように、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満にできることから、半導体装置の高集積化を図ることができて、半導体チップの小型化を実現することができる。
【００７６】
＜半導体装置の製造方法＞
本実施の形態２による半導体装置の製造方法について、図１３〜図１６を用いて工程順に説明する。図１３〜図１６は、本実施の形態２による製造工程中の半導体装置の要部断面図である。
【００７７】
図１３に示すように、前述の実施の形態１と同様にして、ＳＯＩ基板を準備し、ＳＯＩ基板を構成する半導体層ＳＬを加工することにより、光信号用伝送線路部Ａに光導波路ＰＯを形成し、光変調部Ｂにｐｉｎ構造の光変調器ＰＣを形成する。さらに、これらの周囲にダミーパターンＰＤを形成する。但し、ＳＯＩ基板を構成する絶縁層ＣＬの厚さは、例えば２〜３μｍ程度であり、前述の実施の形態１の絶縁層ＣＬよりも厚く形成される。
【００７８】
次に、光導波路ＰＯ、光変調器ＰＣおよびダミーパターンＰＤを覆うように絶縁層ＣＬの上面上に、第１絶縁膜Ｉ１および第２絶縁膜Ｉ２を順次形成する。第１絶縁膜Ｉ１は、例えば窒化シリコン（Ｓｉ３Ｎ４）または酸窒化シリコン（ＳｉＯＮ）からなり、第２絶縁膜Ｉ２は、例えば酸化シリコン（ＳｉＯ２）からなる。
【００７９】
次に、図１４に示すように、第２絶縁膜Ｉ２の上面を、例えばＣＭＰ法などにより平坦化し、続いて、半導体層ＳＬの上面が露出するまで、第１絶縁膜Ｉ１の上面を、例えばＣＭＰ法などにより平坦化する。これにより、隣り合う半導体層ＳＬの間を第１絶縁膜Ｉ１によって埋める。
【００８０】
次に、半導体層ＳＬおよび第１絶縁膜Ｉ１の上面上に、第３絶縁膜Ｉ３を形成する。第３絶縁膜Ｉ３は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。
【００８１】
次に、第３絶縁膜Ｉ３に、第１絶縁膜Ｉ１に達する孔ＨＬを形成する。孔ＨＬの直径は、例えば０．５μｍ程度である。この孔ＨＬは、光導波路ＰＯおよび光変調器ＰＣのそれぞれから、平面視において、例えば５μｍ程度離れた位置に設けられる。
【００８２】
次に、図１５に示すように、第１絶縁膜Ｉ１を、例えばウエットエッチング法により除去する。この際、孔ＨＬの底面からエッチング液を供給することにより、第１絶縁膜Ｉ１は除去される。
【００８３】
次に、図１６に示すように、第３絶縁膜Ｉ３の上面上に、第５絶縁膜Ｉ５を形成する。第５絶縁膜Ｉ５は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば５００ｎｍ程度である。続いて、第５絶縁膜Ｉ５の上面を、例えばＣＭＰ法などにより平坦化して、第３絶縁膜Ｉ３および第５絶縁膜Ｉ５からなる第１層間絶縁膜ＩＤ１を形成する。
【００８４】
次に、前述の実施の形態１と同様にして、図１２に示したように、第１層間絶縁膜ＩＤ１に第１プラグＰＬ１を形成し、第１プラグＰＬ１と電気的に接続する第１層目の配線Ｍ１を形成する。さらに、第１層目の配線Ｍ１を覆うように第２層間絶縁膜ＩＤ２を形成した後、第２層間絶縁膜ＩＤ２に第２プラグＰＬ２を形成し、第２プラグＰＬ２と電気的に接続する第２層目の配線Ｍ２を形成する。
【００８５】
その後、第２層目の配線Ｍ２を覆うように保護膜ＴＣを形成した後、保護膜ＴＣを加工して、第２層目の配線Ｍ２の上面を露出させる。これにより、本実施の形態２による半導体装置が略完成する。
【００８６】
このように、本実施の形態２によれば、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満にできることから、半導体装置の高集積化を図ることができて、半導体チップの小型化を実現することができる。
【００８７】
（実施の形態３）
本実施の形態３が前述の実施の形態１と相違する点は、半導体層ＳＬを覆う空洞の形状である。すなわち、前述の実施の形態１では、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および下面の３つの面を空気で覆ったが、本実施の形態３では、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および上面（半導体基板ＳＵＢと反対に向かう側の面）の３つの面を空気で覆う。
【００８８】
本実施の形態３による半導体装置は、空洞の構造および空洞の形成方法以外は、前述した実施の形態１による半導体装置とほぼ同様であるので、以下、相違点を中心に説明する。
【００８９】
＜半導体装置の構造＞
本実施の形態３による半導体装置の構造について、図１７を用いて説明する。図１７は、本実施の形態３による半導体装置の要部断面図である。
【００９０】
図１７に示すように、前述の実施の形態１と同様に、半導体装置には、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された絶縁層ＣＬと、絶縁層ＣＬの上面上に形成された半導体層ＳＬと、からなるＳＯＩ基板が用いられており、半導体層ＳＬによって光信号用伝送線路部Ａに光導波路ＰＯおよび光変調部Ｂに光変調器ＰＣがそれぞれ形成されている。
【００９１】
しかし、前述の実施の形態１と異なり、絶縁層ＣＬに空洞は形成されておらず、第１層間絶縁膜ＩＤ１に空洞が形成されている。すなわち、第１層間絶縁膜ＩＤ１が、その一部を残して、空洞のある中空構造となっている。これにより、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および上面が露出している。
【００９２】
光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの下面は、例えば酸化シリコン（ＳｉＯ２）からなる絶縁層ＣＬで覆われている。光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬと半導体基板ＳＵＢとの互いの干渉を回避するために、半導体層ＳＬと半導体基板ＳＵＢとの間隔、すなわち、絶縁層ＣＬの厚さは、例えば２〜３μｍ程度としている。
【００９３】
本実施の形態３では、絶縁層ＣＬを、空洞のある中空構造としていないので、半導体層ＳＬと半導体基板ＳＵＢとの間隔、すなわち絶縁層ＣＬの厚さを２μｍ未満とすることができない。しかし、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面の２つの面および上面を空気で覆うことにより、酸化シリコン（ＳｉＯ２）で覆った場合と比べて、光の閉じ込め効果を強くすることができるので、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満とすることができる。
【００９４】
このように、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満にできることから、半導体装置の高集積化を図ることができて、半導体チップの小型化を実現することができる。
【００９５】
第１層間絶縁膜ＩＤ１に形成された空洞を保持するため、第１層間絶縁膜ＩＤ１には、空洞が形成されていない領域がある。その領域は、前述の実施の形態１と同様に、例えば半導体層ＳＬからなるダミーパターンＰＤが形成された領域に設けられる。
【００９６】
また、図示は省略するが、光変調器ＰＣのｐ型の半導体ＰＲと第１層目の配線Ｍ１およびｎ型の半導体ＮＲと第１層目の配線Ｍ１とをそれぞれ電気的に接続する第１プラグＰＬ１が形成される領域においても、第１層間絶縁膜ＩＤ１に空洞は形成しない。この領域によっても、第１層間絶縁膜ＩＤ１に形成された空洞を保持することができる。
【００９７】
＜半導体装置の製造方法＞
本実施の形態３による半導体装置の製造方法について、図１８〜図２３を用いて工程順に説明する。図１８〜図２３は、本実施の形態３による製造工程中の半導体装置の要部断面図である。
【００９８】
図１８に示すように、前述の実施の形態１と同様にして、ＳＯＩ基板を準備し、ＳＯＩ基板を構成する半導体層ＳＬを加工することにより、光信号用伝送線路部Ａに光導波路ＰＯを形成し、光変調部Ｂにｐｉｎ構造の光変調器ＰＣを形成する。さらに、これらの周囲にダミーパターンＰＤを形成する。但し、ＳＯＩ基板を構成する絶縁層ＣＬの厚さは、例えば２〜３μｍ程度であり、前述の実施の形態１の絶縁層ＣＬよりも厚く形成される。
【００９９】
次に、光導波路ＰＯ、光変調器ＰＣおよびダミーパターンＰＤを覆うように絶縁層ＣＬの主面上に、第１絶縁膜Ｉ１および第２絶縁膜Ｉ２を順次形成する。第１絶縁膜Ｉ１は、例えば窒化シリコン（Ｓｉ３Ｎ４）または酸窒化シリコン（ＳｉＯＮ）からなり、その厚さは、例えば５０〜１００ｎｍ程度である。第２絶縁膜Ｉ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。
【０１００】
次に、第２絶縁膜Ｉ２の上面を、例えばＣＭＰ法などにより平坦化した後、第２絶縁膜Ｉ２の上面上に、第６絶縁膜Ｉ６および第３絶縁膜Ｉ３を順次堆積する。第６絶縁膜Ｉ６は、例えば窒化シリコン（Ｓｉ３Ｎ４）からなり、その厚さは、例えば５０〜１００ｎｍ程度である。第３絶縁膜Ｉ３は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。
【０１０１】
次に、図１９に示すように、第３絶縁膜Ｉ３に、第６絶縁膜Ｉ６に達する孔ＨＬを形成する。孔ＨＬの直径は、例えば０．５μｍ程度である。この孔ＨＬは、光導波路ＰＯおよび光変調器ＰＣのそれぞれから、平面視において、例えば５μｍ程度離れた位置に設けられる。また、後の工程において接続孔ＣＴ１が形成される光変調部Ｂの一部領域では、その接続孔ＣＴ１から、例えば１５μｍ以上離れた位置に孔ＨＬは設けられる。
【０１０２】
次に、孔ＨＬの側面および底面を含む第３絶縁膜Ｉ３の上面上に第４絶縁膜Ｉ４を形成する。第４絶縁膜Ｉ４は、例えば窒化シリコン（Ｓｉ３Ｎ４）からなり、その厚さは、例えば５０〜１００ｎｍ程度である。
【０１０３】
次に、図２０および図２１に示すように、孔ＨＬの底面の第６絶縁膜Ｉ６および第４絶縁膜Ｉ４を、例えばドライエッチング法により除去した後、第２絶縁膜Ｉ２の一部を、例えばウエットエッチング法により除去する。この際、孔ＨＬの底面からエッチング液を供給することにより、光導波路ＰＯおよび光変調器ＰＣの上方に第１絶縁膜Ｉ１を介して位置する第２絶縁膜Ｉ２を除去する。一方で、ダミーパターンＰＤが形成された領域および後の工程において接続孔ＣＴ１が形成される光変調部Ｂの一部領域に位置する第２絶縁膜Ｉ２の一部を残す。
【０１０４】
例えば孔ＨＬから５μｍ程度離れた位置に形成された光導波路ＰＯでは、この孔ＨＬの底面を起点とした第２絶縁膜Ｉ２のエッチングが、例えば１０μｍ進めば、光導波路ＰＯの上方に位置する第２絶縁膜Ｉ２は除去される。同様に、孔ＨＬから５μｍ程度離れた位置に形成された光変調器ＰＣでは、この孔ＨＬの底面を起点とした第２絶縁膜Ｉ２のエッチングが、例えば１０μｍ進めば、光変調器ＰＣの上方に位置する第２絶縁膜Ｉ２は除去される。
【０１０５】
しかし、ダミーパターンＰＤの端部からエッチングが始まり、ダミーパターンＰＤの端部から１０μｍ程度の第２絶縁膜Ｉ２のエッチングが進んでも、ダミーパターンＰＤの一辺は３０μｍ〜５０μｍ程度であるので、ダミーパターンＰＤの上方の第２絶縁膜Ｉ２は全て除去されず、一部は残存する。また、後の工程において接続孔ＣＴ１が形成される光変調部Ｂの一部領域では、その接続孔ＣＴ１から、例えば１５μｍ以上離れた位置に孔ＨＬは設けられているので、接続孔ＣＴが形成される光変調部Ｂの一部領域の第２絶縁膜Ｉ２は残存する。
【０１０６】
これにより、第２絶縁膜Ｉ２は、その一部を残して、空洞のある中空構造となる。
【０１０７】
次に、図２２に示すように、例えば熱リン酸などにより、露出している第１絶縁膜Ｉ１、第４絶縁膜Ｉ４および第６絶縁膜Ｉ６を除去する。これにより、光導波路ＰＯおよび光変調器ＰＣを構成する半導体層ＳＬのそれぞれの両側面および上面が露出して、空気に晒される。
【０１０８】
次に、図２３に示すように、第３絶縁膜Ｉ３の上面上に、第５絶縁膜Ｉ５を形成する。第５絶縁膜Ｉ５は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば５００ｎｍ程度である。続いて、第５絶縁膜Ｉ５の上面を、例えばＣＭＰ法などにより平坦化して、第１絶縁膜Ｉ１、第２絶縁膜Ｉ２、第３絶縁膜Ｉ３、第５絶縁膜Ｉ５および第６絶縁膜Ｉ６からなる第１層間絶縁膜ＩＤ１を形成する。
【０１０９】
次に、前述の実施の形態１と同様にして、第１層間絶縁膜ＩＤ１に第１プラグＰＬ１（図示は省略）を形成し、第１プラグＰＬ１と電気的に接続する第１層目の配線Ｍ１を形成する。さらに、第１層目の配線Ｍ１を覆うように第２層間絶縁膜ＩＤ２を形成した後、第２層間絶縁膜ＩＤ２に第２プラグＰＬ２を形成し、第２プラグＰＬ２と電気的に接続する第２層目の配線Ｍ２を形成する。
【０１１０】
その後、図１７に示したように、第２層目の配線Ｍ２を覆うように保護膜ＴＣを形成した後、保護膜ＴＣを加工して、第２層目の配線Ｍ２の上面を露出させる。これにより、本実施の形態３による半導体装置が略完成する。
【０１１１】
このように、本実施の形態３によれば、隣り合う半導体層ＳＬの互いの間隔を２μｍ未満にできることから、半導体装置の高集積化を図ることができて、半導体チップの小型化を実現することができる。
【０１１２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１３】
Ａ  光信号用伝送線路部
Ｂ  光変調部
ＣＬ  絶縁層（ＢＯＸ層、下層クラッド層）
ＣＴ１  接続孔（コンタクト・ホール）
ＣＴ２  接続孔（ビア・ホール）
ＨＬ  孔
Ｉ１  第１絶縁膜
Ｉ２  第２絶縁膜
Ｉ３  第３絶縁膜
Ｉ４  第４絶縁膜
Ｉ５  第５絶縁膜
Ｉ６  第６絶縁膜
ＩＤ１  第１層間絶縁膜（上層クラッド層）
ＩＤ２  第２層間絶縁膜
Ｍ１  第１層目の配線
Ｍ２  第２層目の配線
ＮＲ  ｎ型の半導体
ＰＣ  光変調器
ＰＤ  ダミーパターン
ＰＬ１  第１プラグ（埋め込み電極、埋め込みコンタクト）
ＰＬ２  第２プラグ（埋め込み電極、埋め込みコンタクト）
ＰＯ  光導波路（コア層）
ＰＲ  ｐ型の半導体
ＳＬ  半導体層（ＳＯＩ層）
ＳＵＢ  半導体基板
ＴＣ  保護膜
ＷＯ  光導波路（コア層）
【図１】
2016180860.tif 000003
【図２】
2016180860.tif 000004
【図３】
2016180860.tif 000005
【図４】
2016180860.tif 000006
【図５Ａ】
2016180860.tif 000007
【図５Ｂ】
2016180860.tif 000008
【図６】
2016180860.tif 000009
【図７】
2016180860.tif 000010
【図８】
2016180860.tif 000011
【図９】
2016180860.tif 000012
【図１０】
2016180860.tif 000013
【図１１】
2016180860.tif 000014
【図１２】
2016180860.tif 000015
【図１３】
2016180860.tif 000016
【図１４】
2016180860.tif 000017
【図１５】
2016180860.tif 000018
【図１６】
2016180860.tif 000019
【図１７】
2016180860.tif 000020
【図１８】
2016180860.tif 000021
【図１９】
2016180860.tif 000022
【図２０】
2016180860.tif 000023
【図２１】
2016180860.tif 000024
【図２２】
2016180860.tif 000025
【図２３】
2016180860.tif 000026