(57)【要約】【課題】パッド用パターンとこれを取り囲むベタ状パターンとの間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板を提供すること。【解決手段】絶縁基板１の搭載部２０Ａにベタ状パターン１１とパッド用パターン１４とが形成されており、パッド用パターン１４の直下に一体的に形成されビアホール導体１０と、ベタ状パターン１１およびパッド用パターン１４上を含む絶縁基板１上に被着されソルダーレジスト層３とを有する配線基板２０において、搭載部２０Ａの角部に位置するビアホール導体１０と一体的に形成されたパッド用パターン１４におけるベタ状パターン１１との間隔Ｗ２が、少なくとも搭載部２０Ａの中心側においてソルダーレジスト層３の厚みより大きい。【選択図】図２
2016127134.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層されて成り、上面に半導体素子が搭載される四角形状の搭載部を有する絶縁基板と、前記搭載部に形成されており、二次元的な並びに配置された多数のパッド用開口部を有するベタ状パターンと、各前記パッド用開口部内に、前記ベタ状パターンとの間に間隔をあけて配置されたパッド用パターンと、該パッド用パターンと一体的に形成されており、最上層の前記絶縁層を貫通するビアホール導体と、前記ベタ状パターンおよび前記パッド用パターン上を含む前記絶縁基板上に被着されており、前記パッド用パターンの中央部および前記ベタ状パターンの一部を半導体素子接続パッドとして露出させる開口部を有するソルダーレジスト層と、を具備して成る配線基板であって、前記搭載部の角部に位置する前記ビアホール導体と一体的に形成された前記パッド用パターンにおける前記間隔が、少なくとも前記搭載部の中心側において前記ソルダーレジスト層の厚みより大きいことを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
図５に、半導体集積回路素子等の半導体素子Ｓを搭載するために用いられる従来の配線基板４０を示す。配線基板４０は、コア用の絶縁層２１ａの上下面にビルドアップ用の絶縁層２１ｂを複数積層して形成した絶縁基板２１と、この絶縁基板２１の内部および上下面に配設された配線導体２２と、絶縁基板２１の上下面およびその上の配線導体２２上に被着されたソルダーレジスト層２３とを備えている。
【０００３】
配線基板４０の上面中央部には搭載部４０Ａが設けられている。搭載部４０Ａは、半導体素子Ｓを搭載するための四角形状の領域である。搭載部４０Ａには、多数の半導体素子接続パッド２４が二次元的な並びに配列されている。半導体素子接続パッド２４は、絶縁基板２１の上面に被着させた配線導体２２の一部を、ソルダーレジスト層２３に設けた開口部から露出させることにより形成されている。半導体素子接続パッド２４上には、半田バンプＢ１が溶着されている。そして、半導体素子接続パッド２４には、半導体素子Ｓの電極Ｔが半田バンプＢ１を介して接続される。
【０００４】
配線基板４０の下面は、外部電気回路基板との接続面となっている。配線基板４０の下面には、その略全領域にわたり多数の外部接続パッド２５が二次元的な並びに配列されている。外部接続パッド２５は、絶縁基板２１の下面に被着させた配線導体２２の一部を、下面側のソルダーレジスト層２３に設けた開口部から露出させることにより形成されている。外部接続パッド２５は、外部電気回路基板の配線導体に例えば半田ボールＢ２を介して接続される。
【０００５】
絶縁層２１ａには、多数のスルーホール２６が形成されている。スルーホール２６内にはスルーホール導体２７が被着されている。このスルーホール導体２７を介して絶縁層２１ａの上下面の配線導体２２同士が接続されている。
【０００６】
各絶縁層２１ｂには、それぞれ多数のビアホール２８が形成されている。ビアホール２８内には、ビアホール導体２９が被着されている。このビアホール導体２９を介して絶縁層２１ｂを挟んで上下に位置する配線導体２２同士が接続されている。
【０００７】
ここで、半導体素子接続パッド２４を形成する最上層の配線導体２２の上面図を図６に示す。図６では、最上層の配線導体２２の要部のみを示している。図６において、２点鎖線で囲まれた領域が搭載部４０Ａに対応する領域である。
【０００８】
最上層の配線導体２２は、搭載部４０Ａに対応する領域からその周囲にかけて延在するベタ状パターン３０を有している。ベタ状パターン３０は、接地用または電源用に供される。ベタ状パターン３０は、搭載部４０Ａに対応する領域において、破線の円で示す位置にパッド形成部３１を有している。このパッド形成部３１上にソルダーレジスト層２３の開口部を設けることにより、ベタ状パターン３０と同電位の接地用または電源用の半導体素子接続パッド２４が形成されている。
【０００９】
また、ベタ状パターン３０は、搭載部４０Ａに対応する領域に多数のパッド用開口部３２を有している。パッド用開口部３２は、円形である。パッド用開口部３２の直径は、４０〜２００μｍである。パッド用開口部３２の中には、パッド用パターン３３が形成されている。パッド用パターン３３は、ベタ状パターン３０と異なる電位の接地用または電源用、あるいは信号用として供される。パッド用パターン３３は円形である。パッド用パターン３３の直径は、３０〜１５０μｍである。パッド用開口部３２とパッド用パターン３３とは同心円状に配置されている。したがって、パッド用パターン３３とベタ状パターン３０との間には、一定の間隔Ｗ１が形成されている。それにより、ベタ状パターン３０とパッド用パターン３３とは、互いに電気的に絶縁されている。間隔Ｗ１は５〜５０μｍである。このパッド用パターン３３上にソルダーレジスト層２３の開口部を設けることにより、ベタ状パターン３０と異なる電位の接地用または電源用、あるいは信号用の半導体素子接続パッド２４が形成される。なお、パッド用パターン３３の多くは、その直下にビアホール導体２９が一体的に形成されている。また、パッド用パターン３３のいくつかには、その直下にビアホール導体２９が形成されていない。
【００１０】
そして、この従来の配線基板４０によれば、図７に示すように、半導体素子Ｓの電極Ｔを半導体素子接続パッド２４に半田バンプＢ１を介して接続した後、半導体素子Ｓと配線基板４０との間を熱硬化性樹脂から成る封止樹脂Ｕで充填し、最後に外部接続パッド２５に半田ボールＢ２を溶着することによって製品としての半導体装置が完成する。なお、封止樹脂Ｕの充填は、液状の熱硬化性樹脂を半導体素子Ｓと配線基板４０との間に注入した後、熱硬化させることにより行われる。
【００１１】
しかしながら、従来の配線基板４０では、外部接続パッド２５に半田ボールＢ２を溶着した後に、パッド用パターン３３とベタ状パターン３０との間で電気的な短絡が発生することがあった。この短絡は、ソルダーレジスト層２３に内在するボイドに起因して発生する。ソルダーレジスト層２３におけるパッド用パターン３３とベタ状パターン３０との間にボイドがある場合に、そのボイド内に半田バンプＢ１の半田が流れ込み、その半田によりパッド用パターン３３とベタ状パターン３０との間が電気的に短絡してしまうのである。
【００１２】
この短絡は、以下の３つの特徴を併せて有している。
特徴１：搭載部４０Ａの角部に位置するパッド用パターン３３のみに発生する。
特徴２：直下にビアホール導体２９を有するパッド用パターン３３のみに発生する。
特徴３：パッド用パターン３３における搭載部４０Ａの中心に向かう側のみに発生する。
【００１３】
この短絡の発生のメカニズムについて、図８Ａ〜図８Ｃを基に説明する。図８Ａは、半導体素子接続パッド２４に半導体素子Ｓの電極Ｔを半田バンプＢ１を介して接続した後、半導体素子Ｓと配線基板４０との間を封止樹脂Ｕで充填した状態を示している。図の左側が搭載部４０Ａの中心に向かう方向である。図８Ａに示すパッド用パターン３３は、搭載部４０Ａの角部に位置している。このパッド用パターン３３には、その直下にビアホール導体２９が位置している。このパッド用パターン３３とビアホール導体２９とは、一体的に形成されている。ソルダーレジスト層２３には、ボイドＶが内在している。ボイドＶは、パッド用パターン３３における搭載部４０Ａの中心に向かう側にある。ボイドＶは、ソルダーレジスト層２３の厚みよりも小さく、パッド用パターン３３とベタ状パターン３０との間に跨って形成されている。
【００１４】
図８Ｂは、封止樹脂Ｕを充填後に、配線基板４０が常温に戻った状態を示す。配線基板４０の熱膨張係数は、半導体素子Ｓの熱膨張係数よりも大きい。そのため、常温に戻る過程で配線基板４０が半導体素子Ｓよりも大きく収縮する。その結果、この収縮の差によって、応力が発生する。この応力は、パッド用パターン３３における搭載部４０Ａの中心に向かう側に大きく集中して作用する。そして、この部分のソルダーレジスト層２３にボイドＶが内在していると、ボイドＶを起点にしてソルダーレジスト層２３とパッド用パターン３３との間に部分的な剥離が発生する。この時点では、パッド用パターン３３とベタ状パターン３０との間には、ボイドＶが存在するものの、両者間は電気的に完全に絶縁されている。
【００１５】
図８Ｃは、外部接続パッド２５に半田ボールＢ２を溶着した後の状態を示す。半田ボールＢ２を溶着させるとき、その熱で半田バンプＢ１も再溶融する。再溶融した半田バンプＢ１の半田の一部は、ソルダーレジスト層２３とパッド用パターン３３との剥離部分を伝ってボイドＶ内に流入する。ボイドＶは、パッド用パターン３３とベタ状パターン３０との間に跨って形成されているので、ボイドＶ内に流入した半田により両者間が電気的に短絡してしまうのである。
【００１６】
なお、その直下にビアホール導体２９が形成されていないパッド用パターン３３においては、上述したようなソルダーレジスト層２３との間の剥離は発生しない。ビアホール導体２９が形成されていないパッド用パターン３３は、ビアホール導体２９により構造的に拘束されないので、変形の自由度が高くなる。したがって、その下の絶縁層２１ｂとともに適度に変形して応力を吸収することができ、その結果、ソルダーレジスト層２３との剥離に至ることがないのである。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１１−２４９７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明が解決しようとする課題は、ソルダーレジスト層にボイドが内在していたとしても、パッド用パターンとこれを取り囲むベタ状パターンとの間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の配線基板は、複数の絶縁層が積層されて成り、上面に半導体素子が搭載される四角形状の搭載部を有する絶縁基板と、前記搭載部に形成されており、二次元的な並びに配置された多数のパッド用開口部を有するベタ状パターンと、各前記パッド用開口部内に、前記ベタ状パターンとの間に間隔をあけて配置されたパッド用パターンと、該パッド用パターンと一体的に形成されており、最上層の前記絶縁層を貫通するビアホール導体と、前記ベタ状パターンおよび前記パッド用パターン上を含む前記絶縁基板上に被着されており、前記パッド用パターンの中央部および前記ベタ状パターンの一部を半導体素子接続パッドとして露出させる開口部を有するソルダーレジスト層と、を具備して成る配線基板であって、前記搭載部の角部に位置する前記ビアホール導体と一体的に形成された前記パッド用パターンにおける前記間隔が、少なくとも前記搭載部の中心側において前記ソルダーレジスト層の厚みより大きいことを特徴とするものである。
【発明の効果】
【００２０】
本発明の配線基板によれば、搭載部の角部に位置するビアホール導体と一体的に形成されたパッド用パターンにおけるベタ状パターンとの間隔が、少なくとも搭載部の中心側においてソルダーレジスト層の厚みより大きい。ソルダーレジスト層に内在するボイドはソルダーレジスト層の厚みよりも大きくなることはないことから、たとえこの間隔の大きい部分にボイドが内在していたとしても、ボイドがパッド用パターンとベタ状パターンとの間に跨ることはない。したがって、このボイドの中に半田が流入したとしても、パッド用パターンとベタ状パターンとが電気的に短絡することはない。その結果、本発明の配線基板によれば、パッド用パターンとこれを取り囲むベタ状パターンとの間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板を提供することができる。
【００２１】
なお、パッド用パターンとベタ状パターンとの間隔の大きい部分は、搭載部の角部に位置するビアホール導体と一体的に形成されたパッド用パターンにおける搭載部の中心側のみに設ければよい。ボイド内在してい場合に、応力が大きく集中してソルダーレジスト層との間に剥離が発生する部分は、この部分だけであるからである。他の部分におけるパッド用パターンとベタ状パターンとの間隔は、ソルダーレジスト層の厚みより小さいものであってもよい。そうすることにより、ベタ状パターンの面積をより大きく確保することができる。ベタ状パターンの面積を大きくすることにより、半導体素子への電源供給能力が向上し、半導体素子をより安定して作動させることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、本発明の配線基板の実施形態の一例における要部概略上面図である。
【図３】図３は、本発明の配線基板の実施形態の一例を用いた半導体装置の概略断面図である。
【図４】図４は、本発明の配線基板の実施形態の一例を用いた半導体装置の要部概略断面図である。
【図５】図５は、従来の配線基板を示す概略断面図である。
【図６】図６は、従来の配線基板における要部概略上面図である。
【図７】図７は、従来の配線基板を用いた半導体装置の概略断面図である。
【図８Ａ】図８Ａは、従来の配線基板における問題点を説明するための要部概略断面図である。
【図８Ｂ】図８Ｂは、従来の配線基板における問題点を説明するための要部概略断面図である。
【図８Ｃ】図８Ｃは、従来の配線基板における問題点を説明するための要部概略断面図である。
【発明を実施するための形態】
【００２３】
次に、本発明の配線基板の実施形態の一例を図１〜図４を参照して詳細に説明する。図１は本発明の配線基板２０の実施形態の一例を示す概略断面図である。図１において、１は絶縁基板、２は配線導体、３はソルダーレジスト層、４は半導体素子接続パッド、５は外部接続パッドである。
【００２４】
本例の配線基板２０は、コア用の絶縁層１ａの上下面にビルドアップ用の絶縁層１ｂを複数積層して成る絶縁基板１と、絶縁層１ａの上下面および各絶縁層１ｂ上に被着された配線導体２と、最表層の絶縁層１ｂおよび配線導体２の上に被着されたソルダーレジスト層３とを有している。
【００２５】
配線基板２０の上面中央部には搭載部２０Ａが設けられている。搭載部２０Ａは、半導体素子Ｓを搭載するための四角形状の領域である。搭載部２０Ａには、多数の半導体素子接続パッド４が二次元的な並びに配列されている。半導体素子接続パッド４は、絶縁基板１の上面に被着させた配線導体２の一部を、ソルダーレジスト層３に設けた開口部から露出させることにより形成されている。半導体素子接続パッド４には、半導体素子Ｓの電極Ｔがフリップチップ接続により接続される。半導体素子接続パッド４の直径は２０〜１００μｍ程度である。半導体素子接続パッド４の配列ピッチは、５０〜２００μｍ程度である。
【００２６】
配線基板２０の下面は、外部電気回路基板との接続面となっている。配線基板２０の下面には、その略全領域にわたり多数の外部接続パッド５が二次元的な並びに配列されている。外部接続パッド５は、絶縁基板１の下面に被着させた配線導体２の一部を、下面側のソルダーレジスト層３に設けた開口部から露出させることにより形成されている。外部接続パッド５は、外部電気回路基板の配線導体に例えば半田ボールを介して接続される。外部接続パッド５の直径は、３００〜６００μｍ程度である。外部接続パッド５の配列ピッチは、５００〜１０００μｍ程度である。
【００２７】
絶縁基板１を構成する絶縁層１ａは、本例の配線基板２０におけるコア部材である。絶縁層１ａは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層１ａの厚みは、０．１〜１ｍｍ程度である。絶縁層１ａには、その上面から下面にかけて多数のスルーホール６が形成されている。スルーホール６の直径は、０．１〜１ｍｍ程度である。スルーホール６内には、スルーホール導体７が被着されている。このスルーホール導体７を介して絶縁層１ａ上下面の配線導体２同士が接続されている。
【００２８】
このような絶縁層１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。絶縁層１ａ上下面の配線導体２は、絶縁層１ａ用の絶縁シートの上下全面に銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。スルーホール６内のスルーホール導体７は、絶縁層１ａにスルーホール６を設けた後に、このスルーホール６内面に無電解めっき法および電解めっき法により銅めっき膜を析出させることにより形成される。
【００２９】
さらにスルーホール導体７が被着されたスルーホール６は、その内部が孔埋め樹脂８で充填されている。孔埋め樹脂８は、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。孔埋め樹脂８は、スルーホール６を塞ぐことによりスルーホール６の直上および直下に配線導体２および各絶縁層１ｂを形成可能とするためのものである。孔埋め樹脂８は、未硬化のペースト状の熱硬化性樹脂をスルーホール６内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
【００３０】
絶縁層１ａの上下面に積層された各絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。絶縁層１ｂの厚みは、それぞれの厚みが２０〜６０μｍ程度である。絶縁層１ｂは、各層の上面から下面にかけて複数のビアホール９を有している。ビアホール９の直径は、３０〜１００μｍ程度である。ビアホール９内にはビアホール導体１０が充填されている。そして、上層の配線導体２と下層の配線導体２とがビアホール導体１０を介して互いに接続されている。
【００３１】
このような各絶縁層１ｂは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層１ａの上下面または下層の絶縁層１ｂ上に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール９を穿孔することによって形成される。各絶縁層１ｂの表面の配線導体２およびビアホール９内のビアホール導体１０は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール９内に銅めっきを被着させることによって形成される。銅めっきの被着には、周知のセミアディティブ法を用いる。
【００３２】
ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成る。ソルダーレジスト層３の厚みは、１０〜６０μｍ程度である。ソルダーレジスト層３は、最表層における配線導体２を保護するとともに、開口部を介して半導体素子接続パッド４や外部接続パッド５と半導体素子Ｓの電極Ｔや外部電気回路基板の配線導体との接続を可能としている。
【００３３】
このようなソルダーレジスト層３は、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層および最下層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して所定パターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
【００３４】
ここで、半導体素子接続パッド４を形成する最上層の配線導体２の上面図を図２に示す。図２では、最上層の配線導体２の要部のみを示している。図２において、２点鎖線で囲まれた領域が搭載部２０Ａに対応する領域である。
【００３５】
最上層の配線導体２は、搭載部２０Ａに対応する領域からその周囲にかけて延在するベタ状パターン１１を有している。ベタ状パターン１１は、接地用または電源用に供される。ベタ状パターン１１は、搭載部２０Ａに対応する領域において、破線の円で示す位置にパッド形成部１２を有している。このパッド形成部１２上にソルダーレジスト層３の開口部を設けることにより、ベタ状パターン１１と同電位の接地用または電源用の半導体素子接続パッド４が形成されている。
【００３６】
また、ベタ状パターン１１は、搭載部２０Ａに対応する領域に多数のパッド用開口部１３ａ，１３ｂを有している。パッド用開口部１３ａは、円形である。パッド用開口１３ｂは、長円形である。パッド開口１３ｂは搭載部２０Ａの角部のみに配置されている。パッド用開口部１３ａの直径およびパッド用開口部１３ｂの短径は、４０〜２００μｍである。パッド用開口部１３ｂの長径は５０〜２５０μｍである。
【００３７】
パッド用開口部１３ａ，１３ｂの中には、それぞれパッド用パターン１４が形成されている。パッド用パターン１４は、ベタ状パターン１１と異なる電位の接地用または電源用、あるいは信号用として供される。パッド用パターン１４は円形である。パッド用パターン１４の直径は、３０〜１５０μｍである。
【００３８】
パッド用開口部１３ａとその中のパッド用パターン１４とは、同心円状に配置されている。したがって、パッド用開口部１３ａにおいては、パッド用パターン１４とベタ状パターン１１との間には、一定の間隔Ｗ１の間隔が形成されている。間隔Ｗ１は、５〜５０μｍである。間隔Ｗ１は、ソルダーレレジスト層３の厚みよりも小さい。
【００３９】
パッド用開口部１３ｂとその中のパッド用パターン１４とは、パッド用開口部１３ｂの方がパッド用パターン１４よりも搭載部２０Ａの中心側に偏倚している。そのためパッド用開口部１３ｂにおいては、パッド用パターン１４はベタ状パターンとの間隔が、搭載部２０Ａの中心側では間隔Ｗ１よりも広い間隔Ｗ２であり、その反対側ではパッド用開口部１３ａと同様の間隔Ｗ１である。間隔Ｗ２は、１０〜８０μｍである。間隔Ｗ２は、ソルダーレジスト層３の厚みよりも大きい。
【００４０】
そして、これらのパッド用パターン１４上にソルダーレジスト層３の開口部を設けることにより、ベタ状パターン１１と異なる電位の接地用または電源用、あるいは信号用の半導体素子接続パッド４が形成される。なお、パッド用パターン１４の多くは、その直下にビアホール導体１０が一体的に形成されている。また、パッド用パターン１４のいくつかには、その直下にビアホール導体１０が形成されていない。本例においては、パッド用開口部１３ｂの中に形成されたパッド用パターン１４は、いずれもその直下にビアホール導体１０が一体的に形成されている。また、最外周の角部のパッド用開口部１３ａの中に形成されたパッド用パターン１４には、その直下にビアホール導体１０が形成されていない。
【００４１】
そして、この従来の配線基板４０によれば、図３に示すように、半導体素子Ｓの電極Ｔを半導体素子接続パッド４に半田バンプＢ１を介して接続した後、半導体素子Ｓと配線基板２０との間を熱硬化性樹脂から成る封止樹脂Ｕで充填し、最後に外部接続パッド５に半田ボールＢ２を溶着することによって製品としての半導体装置が完成する。
【００４２】
このとき、上述したように、本例の配線基板２０によれば、搭載部２０Ａの角部に位置するビアホール導体１０と一体的に形成されたパッド用パターン１４におけるベタ状パターン１１との間隔が、少なくとも搭載部２０Ａの中心側においてソルダーレジスト層３の厚みより大きい間隔Ｗ２を有している。ソルダーレジスト層３に内在するボイドはソルダーレジスト層３の厚みよりも大きくなることはないことから、たとえこの大きな間隔Ｗ２の部分にボイドが内在していたとしても、図４に示すように、ボイドＶがパッド用パターン１４とベタ状パターン１１との間に跨ることはない。したがって、このボイドＶの中に半田バンプＢ１の半田が流入したとしても、パッド用パターン１４とベタ状パターン１１とが電気的に短絡することはない。その結果、本例の配線基板２０によれば、パッド用パターン１４とこれを取り囲むベタ状パターン１１との間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板２０を提供することができる。
【００４３】
なお、パッド用パターン１４とベタ状パターン１１との間隔の大きい部分は、搭載部２０Ａの角部に位置するビアホール導体１０と一体的に形成されたパッド用パターン１４における搭載部２０Ａの中心側のみに設ければよい。ボイドＶが内在していた場合に、応力が大きく集中してソルダーレジスト層３との間に剥離が発生する部分は、この部分だけであるからである。他の部分におけるパッド用パターン１４とベタ状パターン１１との間隔は、ソルダーレジスト層３の厚みより小さい間隔Ｗ１であってもよい。そうすることにより、ベタ状パターン１１の面積をより大きく確保することができる。ベタ状パターン１１の面積を大きくすることにより、半導体素子Ｓへの電源供給能力が向上し、半導体素子Ｓをより安定して作動させることが可能となる。
【符号の説明】
【００４４】
１・・・・・・・絶縁基板
１ａ，１ｂ・・・絶縁層
３・・・・・・・ソルダーレジスト層
４・・・・・・・半導体素子接続パッド
１０・・・・・・・ビアホール導体
１１・・・・・・・ベタ状パターン
１３・・・・・・・パッド用開口部
１４・・・・・・・パッド用パターン
２０・・・・・・・配線基板
２０Ａ・・・・・・搭載部
Ｓ・・・・・・・半導体素子
Ｗ１，Ｗ２・・・・間隔
【図１】
2016127134.tif 000003
【図２】
2016127134.tif 000004
【図３】
2016127134.tif 000005
【図４】
2016127134.tif 000006
【図５】
2016127134.tif 000007
【図６】
2016127134.tif 000008
【図７】
2016127134.tif 000009
【図８Ａ】
2016127134.tif 000010
【図８Ｂ】
2016127134.tif 000011
【図８Ｃ】
2016127134.tif 000012