(57)【要約】【課題】電極のオーミック抵抗を低減したＨＥＭＴ構造を有する半導体装置を得る。【解決手段】オーミック電極としてのドレイン電極１７及びソース電極１８が形成される領域に、それぞれ、バリア層１４の上面からスペーサ層１３を貫き、バッファ層１２の表面付近の２次元電子ガス層１２ａに達する溝１５ａ、及び１６ａが複数個配列された溝部１５、及び１６を形成する。そして、各電極を、これらの溝１５ａ、及び１６ａを埋めるように側壁に接触させて一体に形成することによって、２次元電子ガス層１２ａとの十分な接触距離を確保する。【選択図】  図１
2016058546.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、バッファ層と、スペーサ層と、バリア層とが順次積層された半導体層と、この半導体層の前記バリア層の上面に互いに離間して設けられた第１及び第２のオーミック電極とを備えた半導体装置において、
前記オーミック電極のそれぞれは、前記半導体層のバリア層の上面から、このバリア層及びスペーサ層を貫き、前記バッファ層のスペーサ層側に形成される２次元電子ガス層の領域に達して形成した複数の溝を埋めるようにその壁面と接触して一体に形成したことを特徴とする半導体装置。
【請求項２】
前記複数の溝は、開口形状が方形の１つの溝を、その長手方向と直交する方向に複数配列したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記開口形状が方形の溝の長辺を、鋸歯状に形成したことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記複数の溝は、開口形状が円形の１つの溝を、それぞれの前記オーミック電極の幅方向、及び幅方向と直交する方向に配列したことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
従来より、半導体装置のひとつとして、窒化物系化合物を材料にしたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が知られている。この種の半導体装置では、図８（ａ）に例示した断面図のように、例えば、サファイア等を材料とする基板８１上に、窒化ガリウム（ＧａＮ）からなるバッファ層８２と、窒化アルミニウムガリウム（ＡｌＧａＮ）からなるバリア層８４とが順次積層され、さらにその上面には、ドレイン電極８５、及びソース電極８６の２つの電極と、これら２つの電極に挟まれるように、ゲート電極８７とが形成されている。
【０００３】
各電極は、バリア層８４の上に直接オーミック用の金属を蒸着して積層し、その後高温でアロイ化することによって、低抵抗のオーミック電極として形成される。そして、ドレイン電極８５、及びソース電極８６は、バッファ層８２の上面付近に形成された２次元電子ガス層８２ａと、バリア層８４を介して良好な接触を維持している。
【０００４】
また、図８（ｂ）の事例では、バッファ層８２とバリア層８４との間に、例えば窒化アルミニウム（ＡｌＮ）からなるスペーサ層８３が形成されている。このように、バッファ層８２の上面にスペーサ層８３を形成すると、その直下の２次元電子ガス層８２ａの電子移動度が高まり、高周波特性向上の一手法として用いられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７-１６５４４６号公報（第１１ページ、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＡｌＮを用いたスペーサ層８３は、大きなバンドギャップを有する。このため、ドレイン電極８５、及びソース電極８６は、このスペーサ層８３が障壁となって、２次元電子ガス層８２ａと良好な接触を維持できず、電極としてのオーミック抵抗が大きくなってしまうという課題があった。そして、これら電極のオーミック抵抗を低減させることが望まれていた。
【０００７】
本実施の形態は、上述の事情を考慮してなされたものであり、ＨＥＭＴ構造を有する半導体装置において、電極のオーミック抵抗を低減した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本実施形態の半導体装置は、基板上に、バッファ層と、スペーサ層と、バリア層とが順次積層された半導体層と、この半導体層の前記バリア層の上面に互いに離間して設けられた第１及び第２のオーミック電極とを備えた半導体装置において、前記オーミック電極のそれぞれは、前記半導体層のバリア層の上面から、このバリア層及びスペーサ層を貫き、前記バッファ層のスペーサ層側に形成される２次元電子ガス層の領域に達して形成した複数の溝を埋めるようにその壁面と接触して一体に形成したことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る半導体装置の第１の実施例の構造を示す図。
【図２】図１に例示した半導体装置の製造工程の一例を示す第１の図。
【図３】図１に例示した半導体装置の製造工程の一例を示す第２の図。
【図４】本実施形態に係る半導体装置の第２の実施例の構造を示す図。
【図５】図４に例示した半導体装置の溝部の形状の一例を示す図。
【図６】本実施形態に係る半導体装置の第３の実施例の構造を示す図。
【図７】図６に例示した半導体装置の溝部の形状の一例を示す図。
【図８】従来の半導体装置の構造の一例を示す断面図。
【発明を実施するための形態】
【００１０】
以下に、本実施形態に係る半導体装置を実施するための最良の形態について、図１〜図７を参照して説明する。
【実施例１】
【００１１】
図１は、本実施形態に係る半導体装置の第１の実施例の構造を示す図であり、図１（ａ）は平面図、また図１（ｂ）は、図１（ａ）のＡ−Ｂに沿った断面図である。この半導体装置１は、窒化物系化合物を材料にしたＨＥＭＴ構造をなしている。すなわち、後段で詳述するが、基板１１上にバッファ層１２、スペーサ層１３、及びバリア層１４が順次積層された半導体層のバリア層１４の上面に、２つのオーミック電極としてドレイン電極１７、及びソース電極１８が形成され、これら２つの電極の間に、ゲート電極１９が形成されている。また、これらオーミック電極の直下の半導体層には、バリア層１４の上面からスペーサ層１３を貫き、バッファ層１２の上面近傍の２次元電子ガス層１２ａに達する複数個の溝からなる溝部１５、及び１６がそれぞれ形成され、ドレイン電極１７、及びソース電極１８は、バリア層１４の上面からこれらの溝を埋めるようにその壁面に接触して一体に形成されている。以下、各部について詳述する。
【００１２】
図１に例示したように、この半導体装置１は、半導体層として、基板１１上にバッファ層１２、スペーサ層１３、及びバリア層１４が順次積層されている。基板１１は、例えばサファイアや、炭化シリコン等を材料にした平板状の基板である。この基板１１上には、例えば窒化ガリウム（ＧａＮ）からなるバッファ層１２が積層されている。このバッファ１２の上面付近には、薄い層として２次元電子ガス層１２ａが形成される。
【００１３】
また、バッファ層１２の上面には、例えば窒化アルミニウム（ＡｌＮ）からなるスペーサ層１３が積層されている。このスペーサ層１３は、その直下にあたるバッファ層１２の上面付近の２次元電子ガス層１２ａにおける電子移動度を高める。さらに、スペーサ層１３の上面には、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）からなるバリア層１４が積層されている。
【００１４】
バリア層１４の上面で、ドレイン電極１７、及びソース電極１８が形成される直下の領域に対応した部位には、それぞれの電極に対応して複数の溝部１５、及び１６が形成されている。それぞれの各溝１５ａ、及び１６ａは、バリア層１４の上面からスペーサ層１３を貫通して、バッファ層１２の上面付近の２次元電子ガス層１２ａに達する深さまで掘り込まれており、各溝の側壁の下端部では、２次元電子ガス層１２ａが露出している。
【００１５】
本実施例においては、これらの溝部１５、及び１６は、図１に例示したように、いずれも開口形状が方形の溝１５ａ、及び１６ａが、その長手方向と直交する方向に４個配列されているものとしている。また、その配列方向は、半導体装置１における各電極の幅方向と直交する方向になっている。
【００１６】
バリア層１４の上面には、上記した溝部１５、及び１６を直下にして、ドレイン電極１７、及びソース電極１８が形成されている。これら２つの電極は、例えばチタンアルミニウム等を材料としていずれも同様に形成されており、バリア層１４の上面から溝部１５、及び１６の配列された４つの各溝１５ａ、及び１６ａを埋めるようにその壁面に接触して、一体に形成されている。
【００１７】
このように、ドレイン電極１７及びソース電極１８は、各溝１５ａ及び１６ａ内に埋め込まれるようにして形成された電極部位１７ａ、及び１８ａが、２次元電子ガス層１２ａと直接接触している。しかも各溝１７ａ、及び１８ａの全周囲で接触しているので、その接触距離を長くすることができ、２次元電子ガス層１２ａと良好な接触を維持できる。さらに、ドレイン電極１７とソース電極１８との間には、ゲート電極１９が形成されている。
【００１８】
次に、前述の図１、ならびに図２及び図３の説明図を参照して、半導体装置１の製造工程に沿って、その構造を詳述する。図２及び図３は、半導体装置１の断面構造を、その製造工程の一例に沿って説明する図である。
【００１９】
まず、図２（ａ）に例示したように、基板１１上に、バッファ層１２、スペーサ層１３、及びバリア層１４が順次積層されたウェハが形成される。次いで、このウェハの両端部が、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等を用いて、バッファ層１２の下層部分を残して切り取られ、図２（ｂ）に例示した断面形状に加工される。
【００２０】
次いで、図２（ｃ）に例示したように、２つのオーミック電極であるドレイン電極１７、及びソース電極１８が形成される領域に、バリア層１４の上面からスペーサ層１３を貫通して２次元電子ガス層１２ａの領域に到達する、それぞれ４個の溝からなる溝部１５、及び１６が形成される。その一つ一つの溝１５ａ、及び１６ａは、図１（ａ）に例示したように、開口形状が方形をなし、長手方向と直交する方向に配列されて形成される。そして、これらの溝は、例えば、フォトレジストによりマスクを形成した上でＲＩＥ等によりエッチングして溝を掘り込み、その後にマスクを除去することによって形成することができる。
【００２１】
次いで、図３（ａ）に例示したように、ドレイン電極１７、及びソース電極１８が形成される。これら２つの電極は、バリア層１４の上面から、それぞれ、溝部１５、及び１６の各溝１５ａ及び１６ａを埋めるように、その壁面に接触して形成される。また、これらの電極は、例えば、チタンアルミニウム等を各溝１５ａ及び１６ａを含めて蒸着しアロイ化することによって、各溝内の電極部位１７ａ、及び１８ａとバリア層１４上に積層される部位とが一体に形成される。
【００２２】
次いで、図３（ｂ）に例示したように、ドレイン電極１７とソース電極１８との間に、ゲート電極１９が形成されて、ＨＥＭＴ構造の半導体装置１が形成される。
【００２３】
以上説明したように、本実施例においては、オーミック電極としてのドレイン電極１７及びソース電極１８が形成される領域に、それぞれ、バリア層１４の上面からスペーサ層１３を貫き、バッファ層１２の表面付近の２次元電子ガス層１２ａに達する溝１５ａ、及び１６ａが複数個配列された溝部１５、及び１６を形成している。そして、各電極は、これらの溝１５ａ、及び１６ａを埋めるように側壁に接触して、一体に形成されている。これによって、各電極は、２次元電子ガス層１２ａと直接接触し、良好な接触を維持することができる。しかも、複数個配列された各溝１５ａ、及び１６ａのそれぞれの全周にわたって、２次元電子ガス層１２ａと接触しているので、十分な接触距離を確保している。従って、電極のオーミック抵抗を低減させたＨＥＭＴ構造の半導体装置を得ることができる。
【実施例２】
【００２４】
図４は、本実施形態に係る半導体装置の第２の実施例の構造を示す図であり、図４（ａ）はその平面図、また図４（ｂ）は、図４（ａ）のＣ−Ｄに沿った断面図である。この第２の実施例について、図１〜図３に示した第１の実施例の各部と同一の部分は同一の符号で示し、その詳細な説明は省略する。この第２の実施例が第１の実施例と異なる点は、第１の実施例では、オーミック電極としてのドレイン電極１７及びソース電極１８が埋め込まれる溝部１５、及び１６のそれぞれの各溝１５ａ及び１６ａの開口形状を方形としたのに対して、この第２の実施例では、これら各溝の開口形状の方形の長辺を、さらに鋸歯状に形成するようにした点である。以下、前出の図１〜図３、ならびに図４及び図５を参照して、その相違点を中心に説明する。
【００２５】
図４の平面図、及び断面図に例示したように、この半導体装置２も、窒化物系化合物を材料にしたＨＥＭＴ構造をなしており、基板１１上にバッファ層１２、スペーサ層１３、及びバリア層１４が順次積層され、バリア層１４の上面にはドレイン電極１７及びソース電極１８が形成されている。そして、これら２つの電極の直下には、それぞれ、バリア層１４から２次元電子ガス層１２ａに達する複数個の溝からなる溝部２５、及び２６が形成され、ドレイン電極１７及びソース電極１８は、これらの溝を埋めるように壁面で接触し、一体に形成されている。
【００２６】
本実施例における溝部２５、及び２６の形状を、図５に例示する。図５は、バリア層１４上での溝部２５、及び２６の開口形状を例示した平面図である。この事例では、溝部２５、及び２６は、いずれも同一形状に形成されており、各溝２５ａ、及び２６ａは、方形の開口の長辺を鋸歯状とした開口形状を有しており、その鋸歯状の長辺と直交する方向に複数個（４個）配列されて溝部２５、及び２６をなしている。また、本実施例では、その配列の方向は、半導体装置２の電極の幅方向となっている。
【００２７】
このように、各溝２５ａ、及び２６ａの長辺を鋸歯状にすることによって、その開口の周囲長が長くなり、電極と２次元電子ガス層１２ａとの接触距離を、より伸張させることができる。従って、本実施例においても、ＨＥＭＴ構造の半導体装置において、電極のオーミック抵抗をより低減させることができる。
【実施例３】
【００２８】
図６は、本実施形態に係る半導体装置の第３の実施例の構造を示す図であり、図６（ａ）はその平面図、また図６（ｂ）は、図６（ａ）のＥ−Ｆに沿った断面図である。この第３の実施例について、図１〜図５に示した第１及び第２の実施例の各部と同一の部分は同一の符号で示し、その説明は省略する。この第３の実施例では、ドレイン電極、及びソース電極が埋め込まれる溝部の各溝の開口形状を円形とし、この円形の溝を電極の幅方向、及び幅方向と直交する方向に複数配列して、それぞれの溝部としている。以下、前出の図１〜図５、ならびに図５及び図６を参照して、その相違点を中心に説明する。
【００２９】
図６の平面図、及び断面図に例示したように、この半導体装置３も、実施例１に記載の半導体装置１、及び実施例２に記載の半導体装置２と同様に、ＨＥＭＴ構造をなしている。本実施例における溝部３５、及び３６の形状を図７に例示する。図７は、バリア層１４上での溝部３５、及び３６の開口形状を例示した平面図である。この事例では、それぞれの１つの溝３５ａ、及び３６ａは、円形の開口形状を有しており、この溝が電極の幅方向、及び幅方向と直交する方向の２つの方向にわたって複数個配列され、溝部３５、及び３６を構成している。また、各溝３５ａ、及び３６ａの深さは、図６（ｂ）に示したように、バリア層１４からスペーサ層１３を貫通して、２次元電子ガス層１２ａに達するものとなっている。
【００３０】
このように、開口形状が円形の溝を２方向に複数個配列し、その中に電極を埋め込むように一体に形成することによって、電極と２次元電子ガス層１２ａとの接触距離を十分に確保することができる。従って、本実施例においても、電極のオーミック抵抗を低減させることができる。
【００３１】
以上説明したように、上記したいずれの実施例においても、ＨＥＭＴ構造の半導体装置において、オーミック電極と２次元電子ガス層とを直接接触させるとともに、その接触距離を十分に確保している。従って、電極のオーミック抵抗を低減させたＨＥＭＴ構造の半導体装置を得ることができる。
【００３２】
なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３３】
１、２、３  半導体装置
１１  基板
１２  バッファ層
１３  スペーサ層
１４    バリア層
１５、１６、２５、２６、３５、３６  溝部
１７  ドレイン電極
１８  ソース電極
１９  ゲート電極
【図１】
2016058546.tif 000003
【図２】
2016058546.tif 000004
【図３】
2016058546.tif 000005
【図４】
2016058546.tif 000006
【図５】
2016058546.tif 000007
【図６】
2016058546.tif 000008
【図７】
2016058546.tif 000009
【図８】
2016058546.tif 000010