(57)【要約】【課題】製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子およびその製造方法を提供する。【解決手段】光電変換素子は、半導体基板１と、半導体基板１上において第１方向４１に延在する第１導電型非晶質半導体膜３と、半導体基板１上において第２方向４２に延在する第２導電型非晶質半導体膜５とを備えている。第１導電型非晶質半導体膜３の縁部３ａ上に第２導電型非晶質半導体膜５の縁部５ａが位置しており、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂおよび第２導電型非晶質半導体膜５の縁部５ａの端部５ｂの少なくとも一方がうねりを有している。【選択図】図１
2016154169.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上において第１方向に延在する第１導電型非晶質半導体膜と、
前記半導体基板上において第２方向に延在する第２導電型非晶質半導体膜と、を備え、
前記第１導電型非晶質半導体膜の縁部上に前記第２導電型非晶質半導体膜の縁部が位置しており、
前記第１導電型非晶質半導体膜の前記縁部の端部および前記第２導電型非晶質半導体膜の前記縁部の端部の少なくとも一方がうねりを有している、光電変換素子。
【請求項２】
前記第１導電型非晶質半導体膜の前記縁部の前記端部が前記第１方向に延在するうねりを有している、請求項１に記載の光電変換素子。
【請求項３】
前記第２導電型非晶質半導体膜の前記縁部の前記端部が前記第２方向に延在するうねりを有している、請求項１または請求項２に記載の光電変換素子。
【請求項４】
前記うねりの曲線度が１．０３以上である、請求項１〜請求項３のいずれか１項に記載の光電変換素子。
【請求項５】
前記うねりの曲線度が３．１５以下である、請求項１〜請求項４のいずれか１項に記載の光電変換素子。
【請求項６】
半導体基板上において第１方向に延在する第１導電型非晶質半導体膜をパターニングする工程と、
前記半導体基板上において第２方向に延在する第２導電型非晶質半導体膜をパターニングする工程と、
前記第２導電型非晶質半導体膜をパターニングする工程は、前記パターニング後の前記第１導電型非晶質半導体膜の縁部上に前記第２導電型非晶質半導体膜の縁部が位置するように前記第２導電型非晶質半導体膜をパターニングする工程を含み、
前記パターニング後の前記第１導電型非晶質半導体膜の前記縁部の端部および前記パターニング後の前記第２導電型非晶質半導体膜の前記縁部の端部の少なくとも一方がうねりを有している、光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００３】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した裏面接合型太陽電池の開発が進められている（たとえば特許文献１参照）。
【０００４】
図１６に、特許文献１に記載の裏面接合型太陽電池の模式的な断面図を示す。図１６に示される裏面接合型太陽電池は、ｎ型単結晶シリコン基板等の基板１１１の受光面上に、ｉ型非晶質半導体層１１９、ｎ型非晶質半導体層１２０、および保護膜１２４が順次積層された構成を有する。
【０００５】
基板１１１の裏面のｎ側電極１１６に対応するｎ型領域１２２においては、基板１１１上に、ｉ型非晶質半導体層１１２、ｎ型非晶質半導体層１１４、絶縁層１２１、およびｎ側電極１１６が順次積層されている。また、絶縁層１２１を貫通する穴を介して、ｎ型非晶質半導体層１１４とｎ側電極１１６とが接続されている。
【０００６】
基板１１１の裏面のｐ側電極１１７に対応するｐ型領域１２３においては、基板１１１上に、ｉ型非晶質半導体層１１３、ｐ型非晶質半導体層１１５、およびｐ側電極１１７が順次積層されている。
【０００７】
ｎ側電極１１６およびｐ側電極１１７は、それぞれ、透明導電層１１６ｃ，１１７ｃ上に金属層１１６ｂ，１１７ｂおよび有機被膜１１６ａ，１１７ａをこの順序で設けて形成されている。
【０００８】
図１７に、図１６に示される裏面接合型太陽電池の製造方法のフローチャートを示す。以下、図１７を参照して、図１６に示される裏面接合型太陽電池の製造方法について説明する。まず、ステップＳ１ａにおいて、基板１１１の受光面上および裏面上にそれぞれｉ型非晶質半導体層１１９およびｉ型非晶質半導体層１１２をＣＶＤ法により形成する。
【０００９】
次に、ステップＳ２ａにおいて、基板１１１の受光面側のｉ型非晶質半導体層１１９の全面および裏面側のｉ型非晶質半導体層１１２の全面にそれぞれｎ型非晶質半導体層１２０およびｎ型非晶質半導体層１１４をＣＶＤ法により形成する。
【００１０】
次に、ステップＳ３ａにおいて、基板１１１の受光面側のｎ型非晶質半導体層１２０の全面および裏面側のｎ型非晶質半導体層１１４の全面にそれぞれ保護膜１２４および絶縁層１２１をＣＶＤ法により形成する。
【００１１】
次に、ステップＳ４ａにおいて、フォトリソグラフィによりｎ型領域１２２をパターニングするために、絶縁層１２１上にレジストパターンを形成する。レジストパターンは、ｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４との積層体からなるｎ型領域１２２を残す領域にレジスト膜を形成し、ｎ型領域１２２を除去する領域に開口部を有するように形成される。
【００１２】
次に、ステップＳ５ａにおいて、レジストパターンの開口部におけるｎ型領域１２２をエッチングにより除去する。
【００１３】
次に、ステップＳ６ａにおいて、ｎ型領域１２２上に残存するレジスト膜を除去する。
次に、ステップＳ７ａにおいて、絶縁層１２１およびｎ型領域１２２が残存する基板１１１の裏面を覆うようにｉ型非晶質半導体層１１３をＣＶＤ法により形成する。
【００１４】
次に、ステップＳ８ａにおいて、ｉ型非晶質半導体層１１３の全面にｐ型非晶質半導体層１１５をＣＶＤ法により形成する。
【００１５】
次に、ステップＳ９ａにおいて、ｐ型非晶質半導体層１１５上にレジスト膜を形成する。レジスト膜は、ｉ型非晶質半導体層１１３とｐ型非晶質半導体層１１５との積層体からなるｐ型領域１２３を残す領域に形成し、ｐ型領域１２３を除去する領域に開口部を有するように形成される。
【００１６】
次に、ステップＳ１０ａにおいて、レジスト膜の開口部におけるｐ型領域１２３をエッチングにより除去する。
【００１７】
次に、ステップＳ１１ａにおいて、ｐ型領域１２３上に残存するレジスト膜を除去する。
【００１８】
最後に、ステップＳ１２ａにおいて、ｎ型領域１２２上にｎ側電極１１６を形成し、ｐ型領域１２３上にｐ側電極１１７を形成することによって、図１６に示される裏面接合型太陽電池が製造される。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２０１３−２１１３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、特許文献１においては、裏面接合型太陽電池の製造方法はフォトリソグラフィを用いる必要があったため製造コストが高く、その改善が要望されていた。また、高信頼性および高特性の素子を作製することも要望されている。
【課題を解決するための手段】
【００２１】
ここで開示された実施形態は、半導体基板と、半導体基板上において第１方向に延在する第１導電型非晶質半導体膜と、半導体基板上において第２方向に延在する第２導電型非晶質半導体膜と、を備え、第１導電型非晶質半導体膜の縁部上に第２導電型非晶質半導体膜の縁部が位置しており、第１導電型非晶質半導体膜の縁部の端部および第２導電型非晶質半導体膜の縁部の端部の少なくとも一方がうねりを有している光電変換素子である。
【００２２】
ここで開示された実施形態は、半導体基板上において第１方向に延在する第１導電型非晶質半導体膜をパターニングする工程と、半導体基板上において第２方向に延在する第２導電型非晶質半導体膜をパターニングする工程と、第２導電型非晶質半導体膜をパターニングする工程は、パターニング後の第１導電型非晶質半導体膜の縁部上に第２導電型非晶質半導体膜の縁部が位置するように第２導電型非晶質半導体膜をパターニングする工程を含み、パターニング後の第１導電型非晶質半導体膜の縁部の端部およびパターニング後の第２導電型非晶質半導体膜の縁部の端部の少なくとも一方がうねりを有している光電変換素子の製造方法である。
【発明の効果】
【００２３】
ここで開示された実施形態によれば、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】（ａ）は実施形態１のヘテロ接合型バックコンタクトセルの重なり領域の模式的な拡大断面図であり、（ｂ）は（ａ）に示される重なり領域を受光面側から見たときの模式的な平面図である。
【図３】半導体基板の第２の面に対して第２の面に垂直な方向から光を当てたときの投影図において得られる端部のうねりを示す曲線を示す図である。
【図４】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図５】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図６】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図７】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図８】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図９】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１０】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１１】実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１２】実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１３】実施形態３のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１４】実施形態３のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１５】実施形態４のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１６】特許文献１に記載の裏面接合型太陽電池の模式的な断面図である。
【図１７】図１６に示される裏面接合型太陽電池の製造方法のフローチャートである。
【発明を実施するための形態】
【００２５】
以下、ここで開示される実施形態の光電変換素子の一例として実施形態１〜４のヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００２６】
［実施形態１］
＜ヘテロ接合型バックコンタクトセルの構造＞
図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１に示されるように、実施形態１のヘテロ接合型バックコンタクトセルは、受光面となる第１の面１ａに凹凸構造を備えた第１導電型の半導体基板１と、半導体基板１の裏面となる第２の面１ｂ上の第１のｉ型非晶質半導体膜２と、半導体基板１の第２の面１ｂ上において第１のｉ型非晶質半導体膜２に隣接する第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５と、第１導電型非晶質半導体膜３上の第１電極７と、第２導電型非晶質半導体膜５上の第２電極８とを備えている。第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体から第１導電型領域５１が構成され、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体から第２導電型領域５２が構成されている。
【００２７】
本実施形態においては、第１導電型の半導体基板１をｎ型単結晶シリコン基板とし、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４をそれぞれｉ型非晶質シリコン膜とし、第１導電型非晶質半導体膜３をｎ型非晶質シリコン膜とし、第２導電型非晶質半導体膜５をｐ型非晶質シリコン膜とした場合について説明する。
【００２８】
図２（ａ）に、実施形態１のヘテロ接合型バックコンタクトセルの重なり領域の模式的な拡大断面図を示す。図２（ａ）に示すように、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３の縁部３ａ上に第２導電型非晶質半導体膜５の縁部５ａが第２のｉ型非晶質半導体膜４を介して位置することによって、第１のｉ型非晶質半導体膜２、第１導電型非晶質半導体膜３、第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５が順次重なってなる重なり領域が構成されている。本実施形態において、第１導電型非晶質半導体膜３の縁部３ａの第２電極８に最も近い部分が第１導電型非晶質半導体膜３の縁部３ａの端部３ｂであり、第２導電型非晶質半導体膜５の縁部５ａの第１電極７に最も近い部分が第２導電型非晶質半導体膜５の縁部５ａの端部５ｂである。
【００２９】
図２（ｂ）に、図２（ａ）に示される重なり領域を受光面側から見たときの模式的な平面図を示す。図２（ｂ）に示すように、実施形態１のヘテロ接合型バックコンタクトセルにおいて、第１導電型非晶質半導体膜３は第１方向４１に延在しているとともに、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂは第１方向４１にうねりながら延在している。また、第２導電型非晶質半導体膜５は第２方向４２に延在しているとともに、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂは第２方向４２にうねりながら延在している。また、第１のｉ型非晶質半導体膜２および第１電極７もそれぞれ第１方向４１に延在しているとともに、第２のｉ型非晶質半導体膜４および第２電極８もそれぞれ第２方向４２に延在している。なお、本実施形態においては、第１方向４１と第２方向４２とが同一方向である場合について説明するが、第１方向４１と第２方向４２とは異なる方向であってもよい。
【００３０】
第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりの曲線度は１．０３以上であることが好ましい。当該うねりの曲線度が１．０３以上である場合には、重なり領域により半導体基板１の第２の面１ｂのパッシベーション性が向上するため、実施形態１のヘテロ接合型バックコンタクトセルの信頼性を向上させることができる。また、この場合には、半導体基板１の第２の面１ｂのパッシベーション性の向上により開放電圧（Ｖｏｃ）が上昇するため、実施形態１のヘテロ接合型バックコンタクトセルの特性が向上する傾向にある。
【００３１】
第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりの曲線度は３．１５以下であることが好ましい。当該うねりの曲線度が３．１５以下である場合には、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂが逆導電型用の電極である第２電極８と接触しにくくなることから、実施形態１のヘテロ接合型バックコンタクトセルの信頼性が向上する傾向にある。
【００３２】
第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりの曲線度は１．０３以上であることが好ましい。当該うねりの曲線度が１．０３以上である場合には、重なり領域により半導体基板１の第２の面１ｂのパッシベーション性が向上してＶｏｃを上昇させることができるため、実施形態１のヘテロ接合型バックコンタクトセルの特性が向上する傾向にある。
【００３３】
第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりの曲線度は３．１５以下であることが好ましい。当該うねりの曲線度が３．１５以下である場合には、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂが逆導電型用の電極である第１電極７と接触しにくくなることから、実施形態１のヘテロ接合型バックコンタクトセルの信頼性が向上する傾向にある。
【００３４】
なお、本実施形態において、「曲線度」は、半導体基板１の第２の面１ｂに対して第２の面１ｂに垂直な方向から光を当てたときの投影図（図３）において得られる端部３ｂ，５ｂのうねりを示す曲線の第１方向４１または第２方向４２における始点Ｓ点から終点Ｅ点までの曲線に沿った長さを始点Ｓ点から終点Ｅ点までが直線であると仮想したときの当該仮想の線分の長さで割った値である。
【００３５】
また、本実施形態において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。また、本実施形態において「ｎ型」はｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味し、「ｐ型」はｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。ｎ型不純物濃度およびｐ型不純物濃度は、たとえば二次イオン質量分析法によって測定することができる。
【００３６】
また、本実施形態において「非晶質シリコン」には、シリコン原子の未結合手が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
【００３７】
＜ヘテロ接合型バックコンタクトセルの製造方法＞
以下、図４〜図１０の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
【００３８】
まず、図４に示すように、受光面となる第１の面１ａを備えた半導体基板１を準備して、半導体基板１の第１の面１ａとは反対側の面である第２の面１ｂの全面に接するように第１のｉ型非晶質半導体膜２を形成し、第１のｉ型非晶質半導体膜２の全面に接するように第１導電型非晶質半導体膜３を形成する。第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
【００３９】
次に、図５に示すように、第１導電型非晶質半導体膜３上に、エッチングレジストインク１０を設置する。ここで、エッチングレジストインク１０は、第１方向４１に延在する帯状に、たとえば塗布または印刷によって第１導電型非晶質半導体膜３上に設置することができる。エッチングレジストインク１０は、第１導電型領域５１を残す領域に設置される。
【００４０】
エッチングレジストインク１０の塗布時または印刷時のエッチングレジストインク１０の滲みによって、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりが形成される。そのため、エッチングレジストインク１０の量および粘度等の条件を調節し、エッチングレジストインク１０の滲みを調節することによって、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりを調節することが可能となる。
【００４１】
次に、エッチングレジストインク１０を硬化させることによって、図６に示すように、第１導電型非晶質半導体膜３上に硬化したエッチングレジストインク１０ａを形成する。エッチングレジストインク１０ａは、たとえば加熱または紫外光の照射等の方法によってエッチングレジストインク１０を硬化させることにより形成することができる。
【００４２】
次に、図７に示すように、硬化したエッチングレジストインク１０ａをマスクとして、第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３のそれぞれの一部を厚さ方向にエッチングすることによって、半導体基板１の第２の面１ｂの一部を露出させる。これにより、第１導電型領域５１のパターニングを行うことができる。その後、図８に示すように、第１導電型領域５１上の硬化したエッチングレジストインク１０ａを除去する。
【００４３】
次に、図９に示すように、半導体基板１の露出面および第１導電型領域５１を覆うようにして第２のｉ型非晶質半導体膜４を形成し、その後、第２のｉ型非晶質半導体膜４に接するように第２導電型非晶質半導体膜５を形成する。第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００４４】
次に、図１０に示すように、第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５のそれぞれの一部を厚さ方向にエッチングすることによって、第１導電型非晶質半導体膜３の一部を露出させる。これにより、第２導電型領域５２のパターニングを行うことができる。
【００４５】
ここで、第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５のそれぞれの一部の厚さ方向へのエッチングも、上述のエッチングレジストインク１０を用いた方法により行うことができる。そのため、エッチングレジストインク１０の塗布時または印刷時のエッチングレジストインク１０の滲みによって、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりが形成される。そのため、エッチングレジストインク１０の量および粘度等の条件を調節し、エッチングレジストインク１０の滲みを調節することによって、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりを調節することが可能となる。
【００４６】
次に、図１に示すように、第１導電型非晶質半導体膜３上に第１電極７を形成するとともに、第２導電型非晶質半導体膜５上に第２電極８を形成する。第１電極７および第２電極８の形成方法は特に限定されないが、たとえば蒸着法などを用いることができる。
【００４７】
以上により、図１に示す構成の実施形態１のヘテロ接合型バックコンタクトセルが完成する。
【００４８】
＜課題解決のメカニズム＞
実施形態１のヘテロ接合型バックコンタクトセルは、従来の特許文献１のようにフォトリソグラフィを用いて製造する必要がないため製造コストを大幅に低減することができる。たとえばフォトリソグラフィを用いて第１導電型領域５１および第２導電型領域５２のパターニングを行った場合と比べて、ヘテロ接合型バックコンタクトセルの１枚当たりの製造コストを１／１０以下とすることができる。
【００４９】
また、実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂは第１方向４１にうねりながら延在しているとともに、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂは第２方向４２にうねりながら延在している。そのため、たとえばフォトリソグラフィを用いてこれらの膜の縁部の端部が直線状に延在するように形成した場合と比べて、半導体基板１の第２の面１ｂ上における第１導電型非晶質半導体膜３の縁部３ａと第２導電型非晶質半導体膜５の縁部５ａとの重なり領域の形成面積を大きくすることができる。これにより、当該重なり領域における半導体基板１の第２の面１ｂのパッシベーション性を向上させることができるため、実施形態１のヘテロ接合型バックコンタクトセルの信頼性が高くなるとともに、実施形態１のヘテロ接合型バックコンタクトセルのＶｏｃが上昇して特性が向上する。
【００５０】
＜変形例＞
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型とした場合について説明したが、第１導電型をｐ型とし、第２導電型をｎ型とした場合でも上記と同様の効果を得ることができる。
【００５１】
また、上記においては、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂおよび第２導電型非晶質半導体膜５の縁部５ａの端部５ｂの双方がうねりを有する場合について説明したが、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂおよび第２導電型非晶質半導体膜５の縁部５ａの端部５ｂの少なくとも一方がうねりを有していればよい。
【００５２】
［実施形態２］
実施形態２のヘテロ接合型バックコンタクトセルは、第１導電型領域５１のパターニングおよび第２導電型領域５２のパターニングがそれぞれエッチングペーストを用いて行われていることを特徴としている。以下、実施形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
【００５３】
まず、図４に示すように、半導体基板１の第２の面１ｂ上に第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３をこの順に形成する。次に、図１１の模式的断面図に示すように、第１導電型非晶質半導体膜３上に、エッチングペースト１１を設置する。ここで、エッチングペースト１１は、第１方向４１に延在する帯状に、たとえば塗布または印刷によって第１導電型非晶質半導体膜３上に設置することができる。エッチングペースト１１は、第１導電型領域５１を残す領域に設置される。
【００５４】
実施形態２においては、エッチングペースト１１の塗布時または印刷時のエッチングペースト１１の滲みによって、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりが形成される。そのため、エッチングペースト１１の量および粘度等の条件を調節し、エッチングペースト１１の滲みを調節することによって、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりを調節することが可能となる。
【００５５】
次に、図１２の模式的断面図に示すように、エッチングペースト１１を加熱することによってエッチングペースト１１を焼成し、第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３のそれぞれの一部を厚さ方向にエッチングする。エッチングペースト１１は、焼成時に、第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３を厚さ方向にエッチングしながらファイヤースルーし、焼成後のエッチングペースト１１ａが半導体基板１の第２の面１ｂに接する。その後、焼成後のエッチングペースト１１ａを除去して、図８に示すように、半導体基板１の第２の面１ｂの一部を露出させる。これにより、第１導電型領域５１のパターニングを行うことができる。
【００５６】
次に、図９に示すように、半導体基板１の露出面および第１導電型領域５１を覆うように第２のｉ型非晶質半導体膜４を形成し、その後、第２のｉ型非晶質半導体膜４に接するように第２導電型非晶質半導体膜５を形成する。
【００５７】
次に、図１０に示すように、第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５のそれぞれの一部を厚さ方向にエッチングすることによって、第１導電型非晶質半導体膜３の一部を露出させる。これにより、第２導電型領域５２のパターニングを行うことができる。
【００５８】
ここで、第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５のそれぞれの一部の厚さ方向へのエッチングも、上述のエッチングペースト１１を用いた方法により行うことができる。これにより、エッチングペースト１１の塗布時または印刷時のエッチングペースト１１の滲みによって、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりが形成される。そのため、エッチングペースト１１の量および粘度等の条件を調節し、エッチングペースト１１の滲みを調節することによって、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりを調節することが可能となる。
【００５９】
その後は、実施形態１と同様にして、実施形態２のヘテロ接合型バックコンタクトセルを作製することができる。
【００６０】
実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
【００６１】
［実施形態３］
実施形態３のヘテロ接合型バックコンタクトセルは、第１導電型領域５１のパターニングおよび第２導電型領域５２のパターニングがそれぞれリフトオフインクを用いて行われていることを特徴としている。以下、実施形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
【００６２】
まず、図１３に示すように、半導体基板１の第２の面１ｂ上にリフトオフインク１２を設置する。ここで、リフトオフインク１２は、第１方向４１に延在する帯状に、たとえば塗布または印刷によって半導体基板１の第２の面１ｂ上に設置することができる。リフトオフインク１２は、第１導電型領域５１が形成されない領域に設置される。
【００６３】
実施形態３においては、リフトオフインク１２の塗布時または印刷時のリフトオフインク１２の滲みによって、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりが形成される。そのため、リフトオフインク１２の量および粘度等の条件を調節し、リフトオフインク１２の滲みを調節することによって、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりを調節することが可能となる。
【００６４】
次に、図１４の模式的断面図に示すように、リフトオフインク１２が設置された後の半導体基板１の第２の面１ｂを覆うように第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３をこの順序で形成する。その後、リフトオフインク１２をリフトオフインク１２上に位置する第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３とともに除去することによって、図８に示すように、半導体基板１の第２の面１ｂの一部を露出させる。これにより、第１導電型領域５１のパターニングを行うことができる。
【００６５】
次に、図１０に示すように、第２導電型領域５２のパターニングを行う。ここで、第２導電型領域５２のパターニングも、上述のリフトオフインク１２を用いた方法により行うことができる。これにより、リフトオフインク１２の塗布時または印刷時のリフトオフインク１２の滲みによって、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりが形成される。そのため、リフトオフインク１２の量および粘度等の条件を調節し、リフトオフインク１２の滲みを調節することによって、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりを調節することが可能となる。
【００６６】
その後は、実施形態１と同様にして、実施形態３のヘテロ接合型バックコンタクトセルを作製することができる。
【００６７】
実施形態３における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
【００６８】
［実施形態４］
実施形態４のヘテロ接合型バックコンタクトセルは、第１導電型領域５１のパターニングおよび第２導電型領域５２のパターニングがそれぞれレーザアブレーションにより行われていることを特徴としている。以下、実施形態４のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
【００６９】
まず、図４に示すように、半導体基板１の第２の面１ｂ上に第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３をこの順に形成する。次に、図１５の模式的断面図に示すように、第１導電型非晶質半導体膜３にレーザ光１３を照射する。ここで、レーザ光１３は、第１方向４１に延在する帯状に移動させられながら照射される。これによりレーザ光１３の照射領域の第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３はそれぞれレーザアブレーションにより第１方向４１に延在する帯状に除去されて、図８に示すように、第１導電型領域５１のパターニングが行われる。
【００７０】
実施形態４においては、レーザアブレーションの条件により第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりが形成される。そのため、レーザ光１３の照射領域の形状および大きさ等のレーザアブレーションの条件を調節することによって、第１導電型非晶質半導体膜３の縁部３ａの端部３ｂのうねりを調節することが可能となる。
【００７１】
次に、図９に示すように、半導体基板１の露出面および第１導電型領域５１を覆うようにして第２のｉ型非晶質半導体膜４を形成し、その後、第２のｉ型非晶質半導体膜４に接するように第２導電型非晶質半導体膜５を形成する。
【００７２】
次に、図１０に示すように、第２導電型領域５２のパターニングを行う。ここで、第２導電型領域５２のパターニングも、上述のレーザアブレーションにより行うことができる。これにより、レーザ光１３の照射領域の形状により、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりが形成される。そのため、レーザ光１３の照射領域の形状を調節することによって、第２導電型非晶質半導体膜５の縁部５ａの端部５ｂのうねりを調節することが可能となる。
【００７３】
その後は、実施形態１と同様にして、実施形態４のヘテロ接合型バックコンタクトセルを作製することができる。
【００７４】
実施形態４における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
【００７５】
［付記］
（１）ここで開示された実施形態は、半導体基板と、半導体基板上において第１方向に延在する第１導電型非晶質半導体膜と、半導体基板上において第２方向に延在する第２導電型非晶質半導体膜と、を備え、第１導電型非晶質半導体膜の縁部上に第２導電型非晶質半導体膜の縁部が位置しており、第１導電型非晶質半導体膜の縁部の端部および第２導電型非晶質半導体膜の縁部の端部の少なくとも一方がうねりを有している光電変換素子である。このような構成とすることにより、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００７６】
（２）ここで開示された実施形態の光電変換素子は、第１導電型非晶質半導体膜の縁部の端部が第１方向に延在するうねりを有していてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００７７】
（３）ここで開示された実施形態の光電変換素子は、第２導電型非晶質半導体膜の縁部の端部が第２方向に延在するうねりを有していてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００７８】
（４）ここで開示された実施形態の光電変換素子においては、うねりの曲線度が１．０３以上であることが好ましい。この場合には、光電変換素子の特性がさらに向上する傾向にある。
【００７９】
（５）ここで開示された実施形態の光電変換素子においては、うねりの曲線度が３．１５以下であることが好ましい。この場合には、光電変換素子の信頼性がさらに向上する傾向にある。
【００８０】
（６）ここで開示された実施形態の光電変換素子は、半導体基板と第１導電型非晶質半導体膜との間の第１のｉ型非晶質半導体膜をさらに備えていてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００８１】
（７）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質半導体膜は、半導体基板および第１導電型非晶質半導体膜のそれぞれと接していてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００８２】
（８）ここで開示された実施形態の光電変換素子において、半導体基板と第２導電型非晶質半導体膜との間の第２のｉ型非晶質半導体膜をさらに備えていてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００８３】
（９）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜は、半導体基板および第２導電型非晶質半導体膜のそれぞれと接していてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００８４】
（１０）ここで開示された実施形態の光電変換素子は、第１導電型非晶質半導体膜上の第１電極をさらに備えていてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００８５】
（１１）ここで開示された実施形態の光電変換素子は、第２導電型非晶質半導体膜上の第２電極をさらに備えていてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を提供することができる。
【００８６】
（１２）ここで開示された実施形態は、半導体基板上において第１方向に延在する第１導電型非晶質半導体膜をパターニングする工程と、半導体基板上において第２方向に延在する第２導電型非晶質半導体膜をパターニングする工程と、第２導電型非晶質半導体膜をパターニングする工程は、パターニング後の第１導電型非晶質半導体膜の縁部上に第２導電型非晶質半導体膜の縁部が位置するように第２導電型非晶質半導体膜をパターニングする工程を含み、パターニング後の第１導電型非晶質半導体膜の縁部の端部およびパターニング後の第２導電型非晶質半導体膜の縁部の端部の少なくとも一方がうねりを有している光電変換素子の製造方法である。このような構成とすることにより、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００８７】
（１３）ここで開示された実施形態の光電変換素子の製造方法においては、第１導電型非晶質半導体膜の縁部の端部が第１方向に延在するうねりを有していてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００８８】
（１４）ここで開示された実施形態の光電変換素子の製造方法においては、第２導電型非晶質半導体膜の縁部の端部が第２方向に延在するうねりを有していてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００８９】
（１５）ここで開示された実施形態の光電変換素子の製造方法においては、うねりの曲線度が１．０３以上であることが好ましい。この場合には、特性がさらに向上した光電変換素子を製造することができる。
【００９０】
（１６）ここで開示された実施形態の光電変換素子の製造方法においては、うねりの曲線度が３．１５以下であることが好ましい。この場合には、信頼性がさらに向上した光電変換素子を製造することができる。
【００９１】
（１７）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜をパターニングする工程は、エッチングレジストインク、エッチングペースト、リフトオフインクおよびレーザアブレーションからなる群から選択された少なくとも１つの方法により第１導電型非晶質半導体膜をパターニングする工程を含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９２】
（１８）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜をパターニングする工程は、第１導電型非晶質半導体膜をエッチングレジストインクによりパターニングする工程を含み、エッチングレジストインクによりパターニングする工程は、第１導電型非晶質半導体膜の一部上にエッチングレジストインクを設置する工程と、エッチングレジストインクを硬化する工程と、硬化させたエッチングレジストインクをマスクとして第１導電型非晶質半導体膜をエッチングする工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９３】
（１９）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜をパターニングする工程は、第１導電型非晶質半導体膜をエッチングペーストによりパターニングする工程を含み、エッチングペーストによりパターニングする工程は、第１導電型非晶質半導体膜の一部上にエッチングペーストを設置する工程と、エッチングペーストを加熱することにより第１導電型非晶質半導体膜をエッチングする工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９４】
（２０）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜をパターニングする工程は、第１導電型非晶質半導体膜をリフトオフインクによりパターニングする工程を含み、リフトオフインクによりパターニングする工程は、半導体基板上にリフトオフインクを設置する工程と、リフトオフインクが設置された半導体基板を覆うように第１導電型非晶質半導体膜を形成する工程と、リフトオフインクをリフトオフインク上に位置する第１導電型非晶質半導体膜とともに除去する工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９５】
（２１）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜をパターニングする工程は、第１導電型非晶質半導体膜をレーザアブレーションによりパターニングする工程を含み、レーザアブレーションによりパターニングする工程は、半導体基板上に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜にレーザ光を照射することによって第１導電型非晶質半導体膜の一部を除去する工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９６】
（２２）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜をパターニングする工程は、エッチングレジストインク、エッチングペースト、リフトオフインクおよびレーザアブレーションからなる群から選択された少なくとも１つの方法により第２導電型非晶質半導体膜をパターニングする工程を含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９７】
（２３）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜をパターニングする工程は、第２導電型非晶質半導体膜をエッチングレジストインクによりパターニングする工程を含み、エッチングレジストインクによりパターニングする工程は、第２導電型非晶質半導体膜の一部上にエッチングレジストインクを設置する工程と、エッチングレジストインクを硬化する工程と、硬化させたエッチングレジストインクをマスクとして第２導電型非晶質半導体膜をエッチングする工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９８】
（２４）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜をパターニングする工程は、第２導電型非晶質半導体膜をエッチングペーストによりパターニングする工程を含み、エッチングペーストによりパターニングする工程は、第２導電型非晶質半導体膜の一部上にエッチングペーストを設置する工程と、エッチングペーストを加熱することにより第２導電型非晶質半導体膜をエッチングする工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【００９９】
（２５）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜をパターニングする工程は、第２導電型非晶質半導体膜をリフトオフインクによりパターニングする工程を含み、リフトオフインクによりパターニングする工程は、半導体基板上にリフトオフインクを設置する工程と、リフトオフインクが設置された半導体基板を覆うように第２導電型非晶質半導体膜を形成する工程と、リフトオフインクをリフトオフインク上に位置する第２導電型非晶質半導体膜とともに除去する工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【０１００】
（２６）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜をパターニングする工程は、第２導電型非晶質半導体膜をレーザアブレーションによりパターニングする工程を含み、レーザアブレーションによりパターニングする工程は、半導体基板上に第２導電型非晶質半導体膜を形成する工程と、第２導電型非晶質半導体膜にレーザ光を照射することによって第２導電型非晶質半導体膜の一部を除去する工程とを含んでいてもよい。この場合にも、製造コストを低減することができるとともに、高信頼性および高特性の光電変換素子を製造することができる。
【０１０１】
以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
【０１０２】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１０３】
ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には太陽電池及び太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に利用できる可能性がある。
【符号の説明】
【０１０４】
１  半導体基板、２  第１のｉ型非晶質半導体膜、３  第１導電型非晶質半導体膜、３ａ  縁部、３ｂ  端部、４  第１のｉ型非晶質半導体膜、５  第２導電型非晶質半導体膜、５ａ  縁部、５ｂ  端部、７  第１電極、８  第２電極、１０  エッチングレジストインク、１０ａ  硬化したエッチングレジストインク、１１  エッチングペースト、１１ａ  焼成後のエッチングペースト、１２  リフトオフインク、１３  レーザ光、４１  第１方向、４２  第２方向、５１  第１導電型領域、５２  第２導電型領域、１１１  基板、１１２  ｉ型非晶質半導体層、１１３  ｉ型非晶質半導体層、１１４  ｎ型非晶質半導体層、１１５  ｐ型非晶質半導体層、１１６  ｎ側電極、１１６ａ  有機被膜、１１６ｂ  金属層、１１６ｃ  透明導電層、１１７  ｐ側電極、１１７ａ  有機被膜、１１７ｂ  金属層、１１７ｃ  透明導電層、１１９  ｉ型非晶質半導体層、１２０  ｎ型非晶質半導体層、１２１  絶縁層、１２２  ｎ型領域、１２３  ｐ型領域、１２４  保護膜。
【図１】
2016154169.tif 000003
【図２】
2016154169.tif 000004
【図３】
2016154169.tif 000005
【図４】
2016154169.tif 000006
【図５】
2016154169.tif 000007
【図６】
2016154169.tif 000008
【図７】
2016154169.tif 000009
【図８】
2016154169.tif 000010
【図９】
2016154169.tif 000011
【図１０】
2016154169.tif 000012
【図１１】
2016154169.tif 000013
【図１２】
2016154169.tif 000014
【図１３】
2016154169.tif 000015
【図１４】
2016154169.tif 000016
【図１５】
2016154169.tif 000017
【図１６】
2016154169.tif 000018
【図１７】
2016154169.tif 000019