(57)【要約】【課題】複数の半導体素子を並列接続して構成される半導体装置において、各半導体素子の温度の均等化を低コストで実現する。【解決手段】パワーモジュール１００は、互いに並列接続した２つのＩＧＢＴチップ１ａ，１ｂを備えている。温度検出回路３ａは温度検出回路３ａの温度を検出し、温度検出回路３ｂは、ＩＧＢＴチップ１ｂの温度を検出する。ゲート抵抗調整回路２ｂは、温度検出回路３ａの出力電圧と温度検出回路３ｂの出力電圧とを比較する比較回路２５ｂを備えており、ＩＧＢＴチップ１ｂの温度がＩＧＢＴチップ１ａの温度よりも高くなると、ＩＧＢＴチップ１ｂのゲート抵抗を増加させ、ＩＧＢＴチップ１ｂの温度がＩＧＢＴチップ１ａの温度よりも低くなると、ＩＧＢＴチップ１ｂのゲート抵抗を減少させる。【選択図】図１
2016127435.tif 000002
【特許請求の範囲】
【請求項１】
絶縁ゲート型の半導体素子と、
前記半導体素子の温度を検出する温度検出回路と、
前記半導体素子のゲート抵抗を調整するゲート抵抗調整回路と、を備え、
前記ゲート抵抗調整回路は、前記半導体素子の温度が規定の温度よりも高くなると、前記半導体素子のゲート抵抗を増加させ、前記半導体素子の温度が前記規定の温度よりも低くなると、前記半導体素子のゲート抵抗を減少させる
ことを特徴とする半導体装置。
【請求項２】
前記規定の温度は、前記半導体素子に並列接続する特定の半導体素子の温度である
請求項１に記載の半導体装置。
【請求項３】
前記半導体素子を複数備え、
複数の前記半導体素子は互いに並列に接続しており、
前記特定の半導体素子は、前記複数の半導体素子のうちの１つである
請求項２に記載の半導体装置。
【請求項４】
前記規定の温度は、前記半導体素子および当該半導体素子に並列接続する他の半導体素子の全ての温度の平均値である
請求項１に記載の半導体装置。
【請求項５】
前記温度検出回路および前記ゲート抵抗調整回路は、前記半導体素子のチップ上に配設されることで前記半導体素子と一体的に形成されている
請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記半導体素子のゲート電極に入力される駆動信号が、前記温度検出回路および前記ゲート抵抗調整回路の電源として用いられる
請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記ゲート抵抗調整回路が前記半導体素子のゲート抵抗を調整するタイミングは、前記半導体素子のターンオン時およびターンオフ時の片方または両方である
請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項８】
前記温度検出回路の出力電圧が出力される内部温度出力端子と、
前記規定の温度に対応する電圧を入力するための基準温度入力端子と、をさらに備える
請求項１から請求項７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体素子、前記温度検出回路および前記ゲート抵抗調整回路は、炭化珪素を用いて構成されている
請求項１から請求項７のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに並列接続した複数の絶縁ゲート型半導体素子を有する半導体装置に関するものである。
【背景技術】
【０００２】
電力用半導体装置（パワーモジュール）に使用される絶縁ゲート型半導体素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、およびそれらに類似した構造を持つ各種の半導体素子が知られている。以下では、主にＩＧＢＴを例に挙げて説明する。
【０００３】
パワーモジュールに使用されるＩＧＢＴチップには、サイズの制約から電流定格に上限がある。ＩＧＢＴチップの上限よりも大きな電流定格のパワーモジュールは、そのパッケージの内部で複数のＩＧＢＴチップを並列接続させることによって実現されている。例えば、定格１２００Ｖ／２００Ａのパワーモジュールは、電流定格が１００Ａのチップを２個並列に接続させることで実現できる。
【０００４】
並列接続した２つのチップのゲート電極には同じ駆動信号が入力されるので、両チップのしきい値電圧（Ｖｇｅ（ｔｈ））が等しければ、両チップは同時にオン／オフする。この場合、両チップのスイッチング損失は等しくなるので、両チップの温度も等しくなる。しかし、２つのチップのしきい値電圧に差があると、２つのチップが異なるタイミングでオン／オフする（オンする期間の長さに差が生じる）。この場合、しきい値電圧の低い方のチップが、しきい値電圧の高い方のチップより早いタイミングでオンして、より多くスイッチング損失を受け持つことになる。よって、低しきい値電圧のチップは、高しきい値電圧のチップも高温になる。
【０００５】
パワーモジュールの寿命は温度の振幅と相関があり、温度変化が大きいほど寿命が短くなる。そのため、複数のチップを並列接続して構成されるパワーモジュールにおいて、それらのチップのしきい値電圧にバラツキがあると、当該パワーモジュールの寿命は、１つのチップのみ有するパワーモジュールよりも短くなる。
【０００６】
また、複数のチップを並列接続して構成されるパワーモジュールにおいて、それらのチップのコレクタ・エミッタ間飽和電圧（Ｖｃｅ（ｓａｔ））にバラツキがある場合も、一部のチップに多くの電流が流れ、複数のチップの温度にバラツキが生じるため、上記と同様にパワーモジュールの寿命が短くなる。
【０００７】
この問題を解決する方法として、しきい値電圧やコレクタ・エミッタ間飽和電圧などの電気的特性に基づきチップをランク分けして管理する方法がある。複数のチップを用いてパワーモジュールを構成するときに、同じランクのチップを選択することによって、パワーモジュールの複数のチップの電気的特性を揃えることができる。
【０００８】
また、下記の特許文献１には、しきい値電圧の異なる複数のチップが用いられた場合でも、見掛け上のしきい値電圧が同一になるように、ターンオン時のゲート電圧をチップ毎に補正できるゲート駆動回路が提案されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−０４８５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＩＧＢＴチップをランク分けして管理する方法では、ＩＧＢＴチップを各ランクに振り分ける選別工程が必要になる他、パワーモジュールの生産、出荷、在庫管理などを、パワーモジュールに用いられているＩＧＢＴチップのランク毎に行う必要がある。そのため、パワーモジュールの製造コストは上昇する。
【００１１】
また、特許文献１の技術では、各チップのターンオン時のしきい値電圧を、見掛け上、同一にできるが、ターンオフ時の電流アンバランスや、コレクタ・エミッタ間飽和電圧特性が影響する定常時の電流アンバランスには対応できない。
【００１２】
本発明は以上のような課題を解決するためになされたものであり、複数の半導体素子を並列接続して構成される半導体装置において、各半導体素子の温度の均等化を低コストで実現することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置は、絶縁ゲート型の半導体素子と、前記半導体素子の温度を検出する温度検出回路と、前記半導体素子のゲート抵抗を調整するゲート抵抗調整回路と、を備え、前記ゲート抵抗調整回路は、前記半導体素子の温度が規定の温度よりも高くなると、前記半導体素子のゲート抵抗を増加させ、前記半導体素子の温度が前記規定の温度よりも低くなると、前記半導体素子のゲート抵抗を減少させる。
【発明の効果】
【００１４】
本発明によれば、半導体素子の温度が規定の温度となるように、当該半導体素子のゲート抵抗が調整される。規定の温度を、当該半導体素子に並列接続する他の半導体素子の温度として定めたり、それらの半導体装置の温度の平均値として定めたりすれば、並列接続した複数の半導体素子の温度を均等化できる。また、複数の半導体素子の特性を揃える必要がなくなるため、半導体素子を特性ごとランク分けして管理しなくてよく、製造コストの上昇も抑えられる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係るパワーモジュールの構成を示す図である。
【図２】しきい値電圧が同一の２つのＩＧＢＴチップから成る理想的なパワーモジュールにおける、各ＩＧＢＴチップのターンオン電流波形およびターンオン損失波形を示す図である。
【図３】しきい値電圧が互いに異なる２つのＩＧＢＴチップから成る従来のパワーモジュールにおける、各ＩＧＢＴチップのターンオン電流波形およびターンオン損失波形を示す図である。
【図４】実施の形態１に係るパワーモジュールにおいて、しきい値電圧が互いに異なる２つのＩＧＢＴチップが用いられた場合における、各ＩＧＢＴチップのターンオン電流波形およびターンオン損失波形を示す図である。
【図５】実施の形態３に係るパワーモジュールの構成を示す図である。
【図６】実施の形態４に係るパワーモジュールの構成を示す図である。
【図７】実施の形態５に係るパワーモジュールの構成を示す図である。
【図８】実施の形態５に係るパワーモジュールを複数個並列接続する場合の結線を示す図である。
【図９】ＩＧＢＴチップのゲート抵抗を補正するタイミングをパワーモジュールのターンオフ時にする場合の、ゲート抵抗調整回路の構成を示す図である。
【図１０】ＩＧＢＴチップのゲート抵抗を補正するタイミングをパワーモジュールのターンオン時とターンオフ時の両方にする場合の、ゲート抵抗調整回路の構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態に係る半導体装置（パワーモジュール）について説明する。本発明はＩＧＢＴやＭＯＳＦＥＴなどの絶縁ゲート型半導体素子を用いて構成される半導体装置に広く適用可能であるが、以下の実施の形態では、ＩＧＢＴを用いた例を示す。
【００１７】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置であるパワーモジュール１００の構成を示す図である。大容量のパワーモジュールのなかには、３０個以上のＩＧＢＴチップを並列に接続した製品もあるが、ここでは説明の簡単のため、２つのＩＧＢＴチップを備えるパワーモジュール１００を示す。
【００１８】
パワーモジュール１００は、主端子であるコレクタ端子１０２およびエミッタ端子１０３と、制御端子であるゲート端子１０１と、接地電圧（ＧＳ）を供給するための接地端子１０４とを備えている。実使用時には、コレクタ端子１０２およびコレクタ端子１０２に、不図示の電源および負荷が接続され、ゲート端子１０１に、ゲート駆動回路２０１が外部ゲート抵抗２０２を介して接続される。ゲート駆動回路２０１が出力される駆動信号（Ｇ）に従って、パワーモジュール１００がスイッチング動作（オン／オフ動作）を行うと、当該スイッチング動作によって変調制御された主電流が負荷へと供給される。
【００１９】
図１のように、パワーモジュール１００は、２つのＩＧＢＴチップ１ａ，１ｂと、ＩＧＢＴチップ１ａのゲート抵抗を構成する基準ゲート抵抗回路２ａと、ＩＧＢＴチップ１ｂのゲート抵抗を構成するゲート抵抗調整回路２ｂと、ＩＧＢＴチップ１ａの温度を検出する温度検出回路３ａと、ＩＧＢＴチップ１ｂの温度を検出する温度検出回路３ｂとを備えている。
【００２０】
ＩＧＢＴチップ１ａ，１ｂの各コレクタ電極はコレクタ端子１０２に接続され、ＩＧＢＴチップ１ａ，１ｂの各エミッタ電極はエミッタ端子１０３に接続されている。つまり、ＩＧＢＴチップ１ａ，１ｂは、コレクタ端子１０２とエミッタ端子１０３との間に、互いに並列に接続されている。なお、エミッタ端子１０３は、パワーモジュール１００の内部で接地端子１０４に接続している。
【００２１】
ＩＧＢＴチップ１ａのゲート電極は、基準ゲート抵抗回路２ａを介してゲート端子１０１に接続されている。ＩＧＢＴチップ１ｂのゲート電極は、ゲート抵抗調整回路２ｂを介してゲート端子１０１に接続されている。基準ゲート抵抗回路２ａおよびゲート抵抗調整回路２ｂの構成については後述する。
【００２２】
温度検出回路３ａは、ＩＧＢＴチップ１ａの温度を検出し、その温度に応じた電圧を出力する。温度検出回路３ａは、チップ上ダイオード３１ａ、定電流回路３２ａおよび電圧検出回路３３ａから構成される。チップ上ダイオード３１ａは、ＩＧＢＴチップ１ａの表面上に絶縁層を介して形成されている。定電流回路３２ａは、チップ上ダイオード３１ａに一定の電流を流し、電圧検出回路３３ａは、チップ上ダイオード３１ａのアノード・カソード間電圧を検出して、それに応じた電圧を出力する。ダイオードのアノード・カソード間電圧は温度に比例する特性を持つため、電圧検出回路３３ａの出力電圧は、チップ上ダイオード３１ａの温度すなわちＩＧＢＴチップ１ａの温度に対応した値となる。
【００２３】
温度検出回路３ｂは、ＩＧＢＴチップ１ｂの温度を検出し、その温度に応じた電圧を出力する。温度検出回路３ｂの構成は、温度検出回路３ａと同様であり、チップ上ダイオード３１ｂ、定電流回路３２ｂおよび電圧検出回路３３ｂから構成される。チップ上ダイオード３１ｂは、ＩＧＢＴチップ１ｂの表面上に絶縁層を介して形成されている。定電流回路３２ｂは、チップ上ダイオード３１ｂに一定の電流を流し、電圧検出回路３３ｂは、チップ上ダイオード３１ｂのアノード・カソード間電圧を検出して、それに応じた電圧を出力する。電圧検出回路３３ｂの出力電圧は、チップ上ダイオード３１ｂの温度すなわちＩＧＢＴチップ１ｂの温度に対応した値となる。
【００２４】
基準ゲート抵抗回路２ａは、ＩＧＢＴチップ１ａのゲート抵抗を構成する。基準ゲート抵抗回路２ａは、メインゲート抵抗２１ａ、オン導通ダイオード２２ａおよびサブゲート抵抗２３ａから構成される。メインゲート抵抗２１ａとサブゲート抵抗２３ａは、チップ上ダイオード３１ａと同様にＩＧＢＴチップ１ａの表面上に絶縁層を介して形成されており、それぞれＩＧＢＴチップ１ａのゲート電極に接続している。
【００２５】
メインゲート抵抗２１ａは、ゲート端子１０１とＩＧＢＴチップ１ａのゲート電極との間に接続されている。また、メインゲート抵抗２１ａと並列に、オン導通ダイオード２２ａとサブゲート抵抗２３ａの直列回路が接続されている。オン導通ダイオード２２ａは、パワーモジュール１００のターンオン時（ＩＧＢＴチップ１ａのゲート電極の充電時）するときにのみサブゲート抵抗２３ａに電流を流し、ターンオフ時（ＩＧＢＴチップ１ａのゲート電極の放電時）にはサブゲート抵抗２３ａを非活性にするように機能する。
【００２６】
ゲート抵抗調整回路２ｂは、ＩＧＢＴチップ１ｂのゲート抵抗を構成し、且つ、その抵抗値を調整可能な回路である。ゲート抵抗調整回路２ｂは、メインゲート抵抗２１ｂ、オン導通ダイオード２２ｂ、ＭＯＳＦＥＴ２４ｂおよび比較回路２５ｂから構成される。メインゲート抵抗２１ｂは、チップ上ダイオード３１ｂと同様にＩＧＢＴチップ１ｂの表面上に絶縁層を介して形成されており、ＩＧＢＴチップ１ｂのゲート電極に接続している。
【００２７】
メインゲート抵抗２１ｂは、ゲート端子１０１とＩＧＢＴチップ１ｂのゲート電極との間に接続されている。また、メインゲート抵抗２１ｂと並列に、オン導通ダイオード２２ｂとＭＯＳＦＥＴ２４ｂの直列回路が接続されている。オン導通ダイオード２２ｂは、パワーモジュール１００がターンオン時（ＩＧＢＴチップ１ｂのゲート電極の充電時）にのみＭＯＳＦＥＴ２４ｂに電流を流し、ターンオフ時（ＩＧＢＴチップ１ｂのゲート電極の放電時）にはＭＯＳＦＥＴ２４ｂを非活性にするように機能する。
【００２８】
ＭＯＳＦＥＴ２４ｂのゲート電極には、比較回路２５ｂの出力電圧が印加される。比較回路２５ｂは、温度検出回路３ａの出力電圧（電圧検出回路３３ａの出力電圧）と、温度検出回路３ｂの出力電圧（電圧検出回路３３ｂの出力電圧）とが入力され、両者の差分に対応する電圧を出力する。従って、比較回路２５ｂの出力電圧は、ＩＧＢＴチップ１ａ，１ｂの温度差に対応するものとなる。
【００２９】
ここで、メインゲート抵抗２１ａとメインゲート抵抗２１ｂは抵抗値が互いに等しく設定され、メインゲート抵抗２１ａとオン導通ダイオード２２ｂはオン抵抗値が互いに等しく設定されている。また、比較回路２５ｂの出力電圧は、２つの入力電圧が等しいときに、ＭＯＳＦＥＴ２４ｂの抵抗値がサブゲート抵抗２３ａの抵抗値と同じになるようにバイアスされている（この電圧を「バイアス電圧」という）。従って、温度検出回路３ａの出力電圧と温度検出回路３ｂの出力電圧との差分が０の状態、すなわちＩＧＢＴチップ１ａ，１ｂの温度が互いに等しい状態では、基準ゲート抵抗回路２ａによって構成されるＩＧＢＴチップ１ａのゲート抵抗と、ゲート抵抗調整回路２ｂよって構成されるＩＧＢＴチップ１ｂのゲート抵抗とは等しくなる。
【００３０】
例えば、パワーモジュール１００をオンさせたとき（ゲート駆動回路２０１が駆動信号を活性化させたとき）に、サブゲート抵抗２３ａに２５０ｍＡの電流が流れると仮定する。また、ＭＯＳＦＥＴ２４ｂは、しきい値電圧が３Ｖであり、ゲート電圧が４Ｖのときにドレイン電流が２５０ｍＡとなり、ゲート電圧が５Ｖのときドレイン電流が５００ｍＡとなる、という特性を有するものと仮定する。そのような場合、温度検出回路３ａの出力電圧と温度検出回路３ｂの出力電圧との差分が０のときに、比較回路２５ｂの出力電圧（ＭＯＳＦＥＴ２４ｂのゲート電圧）が４Ｖになるように、比較回路２５ｂの出力電圧をバイアスするとよい（バイアス電圧＝４Ｖ）。更に、ＭＯＳＦＥＴ２４ｂの定格電流が５００ｍＡであれば、温度検出回路３ａの出力電圧と温度検出回路３ｂの出力電圧との差分に応じて、比較回路２５ｂの出力電圧が３Ｖ〜５Ｖの範囲で変化するように、比較回路２５ｂの入出力特性を調整するとよい。
【００３１】
本実施の形態に係るパワーモジュール１００では、ＩＧＢＴチップ１ａ（特定の半導体素子）の温度を基準（規定の温度）にして、ＩＧＢＴチップ１ｂの温度がＩＧＢＴチップ１ａの温度に近づくように、ゲート抵抗調整回路２ｂの抵抗値すなわちＩＧＢＴチップ１ｂのゲート抵抗の大きさが制御される。
【００３２】
まず、ＩＧＢＴチップ１ａ，１ｂの温度が互いに等しいときは、温度検出回路３ａの出力電圧と温度検出回路３ｂの出力電圧とが等しくなる。この場合、ゲート抵抗調整回路２ｂの抵抗値は基準ゲート抵抗回路２ａの抵抗値と等しくなるため、ＩＧＢＴチップ１ａ，１ｂのゲート抵抗は互いに等しくなる。
【００３３】
例えば、ＩＧＢＴチップ１ｂの温度がＩＧＢＴチップ１ａの温度（規定の温度）よりも低くなると、比較回路２５ｂの出力電圧が大きくなり、ＭＯＳＦＥＴ２４ｂのドレイン電流が増大する。それにより、ゲート抵抗調整回路２ｂの抵抗値が下がり、ＩＧＢＴチップ１ｂのゲート抵抗が小さくなる。その結果、ＩＧＢＴチップ１ｂがターンオンするタイミングが早くなり、パワーモジュール１００のターンオン時にＩＧＢＴチップ１ｂに流れる電流が増加する。応じて、ＩＧＢＴチップ１ｂのターンオン損失が増えるため、ＩＧＢＴチップ１ｂの温度が上昇し、ＩＧＢＴチップ１ａとの温度差が小さくなる。
【００３４】
逆に、ＩＧＢＴチップ１ｂの温度がＩＧＢＴチップ１ａの温度（規定の温度）よりも高くなると、比較回路２５ｂの出力電圧が小さくなり、ＭＯＳＦＥＴ２４ｂのドレイン電流が減少する。それにより、ゲート抵抗調整回路２ｂの抵抗値が上がり、ＩＧＢＴチップ１ｂのゲート抵抗が大きくなる。その結果、ＩＧＢＴチップ１ｂがターンオンするタイミングが遅くなり、パワーモジュール１００のターンオン時にＩＧＢＴチップ１ｂに流れる電流が減少する。応じて、ＩＧＢＴチップ１ｂのターンオン損失が増えるため、ＩＧＢＴチップ１ｂの温度が下がり、ＩＧＢＴチップ１ａとの温度差が小さくなる。
【００３５】
このように、本実施の形態に係るパワーモジュール１００では、ＩＧＢＴチップ１ａ，１ｂに温度差が生じると、不帰還がかかって、その温度差を小さくするようにゲート抵抗調整回路２ｂの抵抗値が補正される。よって、ＩＧＢＴチップ１ａ，１ｂの温度は等しくなるように制御される。従って、例えばＩＧＢＴチップ１ａ，１ｂのしきい値電圧やコレクタ・エミッタ間飽和電圧などの特性が互いに異なっていても、ＩＧＢＴチップ１ａ，１ｂに温度差が生じることが抑制される。よって、ＩＧＢＴチップ１ａ，１ｂの寿命の差を小さく抑えることができ、パワーモジュール１００の長寿命化に寄与できる。
【００３６】
また、ＩＧＢＴチップおよびパワーモジュールをランク分けして管理する必要がないため、パワーモジュールの製造コストの削減に寄与できる。さらに、ＩＧＢＴチップのゲート抵抗の制御は、ＩＧＢＴチップの温度差の検出結果に基づいて行われるため、温度差が生じる原因にかかわらず、上記の効果を得ることができる。例えば、コレクタ・エミッタ間飽和電圧特性が影響する定常時の電流アンバランスによってＩＧＢＴチップの温度差が生じるケースにも対応できる。
【００３７】
図２〜図４は、２つのＩＧＢＴチップを並列接続して構成されるパワーモジュールにおけるターンオン時の動作をシミュレーションした結果である。これらの図には、２つのＩＧＢＴチップのターンオン電流波形およびターンオン損失波形を示している。
【００３８】
図２は、しきい値電圧が同一の２つのＩＧＢＴチップから成る理想的なパワーモジュールにおける、各ＩＧＢＴチップのターンオン電流波形およびターンオン損失波形である。２つのＩＧＢＴチップで、ターンオン電流波形およびターンオン損失波形は同じになる（図２のターンオン電流波形およびターンオン損失波形は、それぞれ２つの波形が重なっている）。
【００３９】
図３は、従来のパワーモジュールにおいて、しきい値電圧が互いに異なる２つのＩＧＢＴチップが用いられた場合における、各ＩＧＢＴチップのターンオン電流波形およびターンオン損失波形である。一方のＩＧＢＴチップ（実線）では図２の場合に対して損失が＋３４％となり、もう一方のＩＧＢＴチップ（点線）では図２の場合に対して損失が−２８％となった。この損失の差によって、２つのＩＧＢＴチップで温度のアンバランスが生じる。
【００４０】
図４は、実施の形態１のパワーモジュールにおいて、しきい値電圧が互いに異なる２つのＩＧＢＴチップが用いられた場合における、各ＩＧＢＴチップのターンオン電流波形およびターンオン損失波形である。各ＩＧＢＴチップの特性は、図３の場合と同じに設定している。各ＩＧＢＴチップの損失は、図２の場合とほぼ同じ（±１％以下の差）になることが確認できた。損失の差が抑えられることで、２つのＩＧＢＴチップで温度はほぼ同じになる。
【００４１】
＜実施の形態２＞
実施の形態２では、基準ゲート抵抗回路２ａおよび温度検出回路３ａをＩＧＢＴチップ１ａと一体的に形成する。同様に、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂをＩＧＢＴチップ１ｂと一体的に形成する。
【００４２】
図１のパワーモジュール１００が備える定電流回路３２ａ，３２ｂは、オペアンプ（演算増幅器）を用いて構成することができる。また、電圧検出回路３３ａ，３３ｂも、オペアンプを用いたバッファ回路として構成できる。さらに、比較回路２５ｂも、オペアンプを用いた差動増幅回路として構成できる。
【００４３】
また、チップ上ダイオード３１ａ，３１ｂに流す電流はマイクロアンペアの単位でよく、ＭＯＳＦＥＴ２４ｂは、サブゲート抵抗２３ａを流れる電流と同程度の電流を制御するだけなので、基準ゲート抵抗回路２ａ、ゲート抵抗調整回路２ｂ、温度検出回路３ａおよび温度検出回路３ｂでの消費電力は合計しても電圧５〜１０Ｖ、電流１ｍＡ程度である。
【００４４】
以上より、基準ゲート抵抗回路２ａおよび温度検出回路３ａのＩＣ（Integrated Circuit）の形成に必要な面積、並びに、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂのＩＣの形成に必要な面積は、それぞれ２ｍｍ〜３ｍｍ角程度と見込まれる。これらは、ＩＧＢＴチップ１ａまたはＩＧＢＴチップ１ｂとの面積比で５〜１５％程度である。
【００４５】
基準ゲート抵抗回路２ａおよび温度検出回路３ａをＩＧＢＴチップ１ａと一体化する方法としては、例えば、ＩＧＢＴチップ１ａの製造工程で基準ゲート抵抗回路２ａおよび温度検出回路３ａのＩＣをＩＧＢＴチップ１ａ上に作り込む方法でもよいし、基準ゲート抵抗回路２ａおよび温度検出回路３ａのＩＣが形成されたチップをＩＧＢＴチップ１ａに貼り合わせる方法でもよい。同様に、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂをＩＧＢＴチップ１ｂと一体化する方法も、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂのＩＣをＩＧＢＴチップ１ｂ上に作り込む方法でもよいし、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂのＩＣが形成されたチップをＩＧＢＴチップ１ｂに貼り合わせる方法でもよい。
【００４６】
基準ゲート抵抗回路２ａおよび温度検出回路３ａがＩＧＢＴチップ１ａと一体化され、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂがＩＧＢＴチップ１ｂと一体的されることにより、従来のパワーモジュールと同じパッケージに適用できるという利点が得られる。
【００４７】
＜実施の形態３＞
図１から分かるように、実施の形態１で説明した基準ゲート抵抗回路２ａとゲート抵抗調整回路２ｂとは互いに異なる構成を有している。そのため、実施の形態２のように、基準ゲート抵抗回路２ａおよび温度検出回路３ａをＩＧＢＴチップ１ａと一体化し、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂをＩＧＢＴチップ１ｂと一体化する場合、基準ゲート抵抗回路２ａを搭載するＩＧＢＴチップ１ａとゲート抵抗調整回路２ｂを搭載するＩＧＢＴチップ１ｂとは、互いに異なる構成となる。つまり、２種類のＩＧＢＴチップを用意する必要が生じる。
【００４８】
ここで、図１のゲート抵抗調整回路２ｂは、ＩＧＢＴチップ１ａ，１ｂの温度差に応じて抵抗値を変化させる必要があるが、基準ゲート抵抗回路２ａの抵抗値はその温度差にかかわらず一定でよい。また、基準ゲート抵抗回路２ａの抵抗値は、ＩＧＢＴチップ１ａ，１ｂの温度差が０のときのゲート抵抗調整回路２ｂと等しくなるように設定される。
【００４９】
図５は、実施の形態３に係る半導体装置であるパワーモジュール１００の構成を示す図である。当該パワーモジュール１００は、図１の構成に対して、基準ゲート抵抗回路２ａのサブゲート抵抗２３ａを、ＭＯＳＦＥＴ２４ａおよび比較回路２５ａに置き換えた構成となっている。
【００５０】
ＭＯＳＦＥＴ２４ａおよび比較回路２５ａは、それぞれゲート抵抗調整回路２ｂのＭＯＳＦＥＴ２４ｂおよび比較回路２５ｂと同じ電気的特性を有するものである。ただし、比較回路２５ａの２つの入力端子は短絡されている。ここでは、比較回路２５ａの２つの入力端子は共に温度検出回路３ａの出力端子（電圧検出回路３３ａの出力端子）に接続されている。そのため、比較回路２５ａからは一定の電圧（バイアス電圧）が出力される。また、比較回路２５ａのバイアス電圧は、比較回路２５ｂのバイアス電圧と同じ値に設定されている。
【００５１】
その結果、基準ゲート抵抗回路２ａの抵抗値は一定であり、その値はＩＧＢＴチップ１ａ，１ｂの温度差が０のときのゲート抵抗調整回路２ｂと同じになる。つまり、図５の基準ゲート抵抗回路２ａは、図１の基準ゲート抵抗回路２ａと等価である。
【００５２】
図５から分かるように、実施の形態３のパワーモジュール１００では、基準ゲート抵抗回路２ａとゲート抵抗調整回路２ｂとでは、比較回路２５ａの入力端子の結線を除いて、同じ回路構成である。従って、実施の形態３のパワーモジュール１００に実施の形態２を適用する場合、基準ゲート抵抗回路２ａを搭載するＩＧＢＴチップ１ａとゲート抵抗調整回路２ｂを搭載するＩＧＢＴチップ１ｂとを、同じ回路構成のＩＧＢＴチップで実現できる。それにより、生産工程、在庫管理などを簡素化でき、製造コストの削減を図ることができる。
【００５３】
＜実施の形態４＞
実施の形態１〜３で示したパワーモジュール１００では、ゲート抵抗調整回路２ｂの抵抗値の制御は、パワーモジュール１００のターンオン時にのみ行われる。また、実施の形態２のように基準ゲート抵抗回路２ａ、ゲート抵抗調整回路２ｂおよび温度検出回路３ａ，３ｂをＩＣ化すると、低消費電力化が期待できる。
【００５４】
そこで、実施の形態４では、外部ゲート駆動回路２０１が出力する駆動信号を、基準ゲート抵抗回路２ａ、ゲート抵抗調整回路２ｂおよび温度検出回路３ａ，３ｂのＩＣの電源として用いる。図６は、実施の形態４に係る半導体装置であるパワーモジュール１００の構成を示す図である。
【００５５】
基準ゲート抵抗回路２ａおよび温度検出回路３ａはＩＣ４０ａとして実現されており、ゲート抵抗調整回路２ｂおよび温度検出回路３ｂはＩＣ４０ｂとして実現されている。ここでは実施の形態３を適用し、ＩＣ４０ａ，４０ｂを同じ回路構成としている。ＩＣ４０ａでは、比較回路２５ａの２つの入力端子を短絡するように結線されている。ＩＣ４０ｂでは、比較回路２５ｂの２つの入力端子に温度検出回路３ａ，３ｂの各出力電圧が入力されるように結線されている。
【００５６】
図６のように、ＩＣ４０ａ，４０ｂの電源（Ｖｄｄ）をゲート端子１０１からとる。この場合、ゲート駆動回路２０１がＩＧＢＴチップ１ａ，１ｂのゲート電極を充電する電流の一部が、ＩＣ４０ａ，４０ｂに供給されることになる。この構成では、ＩＣ４０ａ，４０ｂに外部から電源を供給する必要がないため、パワーモジュール１００を、従来のパワーモジュールと同様のシンプルな構成にできる。
【００５７】
なお、本実施の形態のように、ＩＧＢＴチップ１ａ，１ｂのゲート電極を充電するための電流の一部をＩＣ４０ａ，４０ｂに供給しても、ＩＣ４０ａ，４０ｂへ流れ込む電流は微小であるため、ＩＧＢＴチップ１ａ，１ｂの動作への影響は小さい。仮にＩＧＢＴチップ１ａ，１ｂの動作に影響したとしても、その影響は外部ゲート抵抗２０２によって補正できる程度であるため問題とはならない。
【００５８】
＜実施の形態５＞
複数のＩＧＢＴチップを並列接続することで個々のＩＧＢＴチップの定格電流を超える電流を制御するパワーモジュールを実現できるのと同じように、複数のパワーモジュールを並列に接続すれば、個々のパワーモジュールの定格電流を超える電流の制御が可能になる。
【００５９】
実施の形態１のパワーモジュール１００は、内部のＩＧＢＴチップ１ａ，１ｂにおける温度のアンバランスを解消することができるが、パワーモジュール１００を複数個並列接続した場合に、複数のパワーモジュール１００間の温度のアンバランスは解消できない。実施の形態５では、それを可能とするパワーモジュール１００を提案する。
【００６０】
図７は、実施の形態５に係る半導体装置であるパワーモジュール１００の構成を示す図である。当該パワーモジュール１００は、図５の構成に対し、比較回路２５ａの２つの入力端子間を解放した構成となっている。よって、ＩＧＢＴチップ１ａのゲート抵抗を構成する回路２ａと、ＩＧＢＴチップ１ｂのゲート抵抗を構成する回路２ｂとは、全く同じ構成となっている。
【００６１】
また、パワーモジュール１００の外部端子として、基準温度入力端子１０５および内部温度出力端子１０６が追加されている。内部温度出力端子１０６は、温度検出回路３ｂの出力電圧を外部へ出力するためのものである。また、基準温度入力端子１０５は、基準となる温度（規定の温度）に対応する電圧を入力するためのものである。
【００６２】
図７のように、比較回路２５ａの片方の入力端子は基準温度入力端子１０５に接続しており、もう片方の入力端子は温度検出回路３ａに接続すると共に内部温度出力端子１０６にしている。比較回路２５ｂの片方の入力端子は基準温度入力端子１０５に接続しており、もう片方の入力端子は温度検出回路３ｂに接続している。
【００６３】
基準温度入力端子１０５と内部温度出力端子１０６との間が短絡されると、比較回路２５ａの２つの入力端子が短絡され、図５と同じ構成となる。しかし、基準温度入力端子１０５と内部温度出力端子１０６との間が解放されていると、基準温度入力端子１０５と内部温度出力端子１０６との電圧差に応じて比較回路２５ａの出力電圧が変化するので、メインゲート抵抗２１ａ、オン導通ダイオード２２ａおよびＭＯＳＦＥＴ２４ａから成る回路２ａの抵抗値は変動する。つまり、回路２ａは、基準温度入力端子１０５と内部温度出力端子１０６との間が短絡された状態では、抵抗値が一定の「基準ゲート抵抗回路」として機能し、基準温度入力端子１０５と内部温度出力端子１０６との間が解放された状態では、抵抗値が可変の「ゲート抵抗調整回路」として機能する。
【００６４】
図８は、実施の形態５に係るパワーモジュール１００を複数個並列接続する場合の結線を示す図である。複数のパワーモジュール１００を並列接続する場合、その全てのパワーモジュール１００の基準温度入力端子１０５を互いに接続する。そして、特定の１つのパワーモジュール１００（以下、「特定のパワーモジュール１００」という）の内部温度出力端子１０６を基準温度入力端子１０５に接続させ、その他のパワーモジュール１００の内部温度出力端子１０６には何も接続させない。
【００６５】
その結果、特定のパワーモジュール１００の回路２ａが「基準ゲート抵抗回路」となる。また、特定のパワーモジュール１００の温度検出回路３ａの出力電圧は、その内部温度出力端子１０６から出力され、全てのパワーモジュール１００の基準温度入力端子１０５に、基準となる温度（規定の温度）に対応する電圧として入力される。
【００６６】
一方、特定のパワーモジュール１００以外のパワーモジュール１００の回路２ａと、全てのパワーモジュール１００の回路２ｂは、「ゲート抵抗調整回路」となり、基準温度入力端子１０５に入力された電圧（特定のパワーモジュール１００の温度検出回路３ａの出力電圧）と、温度検出回路３ａまたは３ｂの出力電圧との差分が小さくなるように、その抵抗値が変化する。その結果、全てのパワーモジュール１００のＩＧＢＴチップ１ａ，１ｂの温度が、特定のパワーモジュール１００のＩＧＢＴチップ１ａの温度（規定の温度）と等しくなるように制御される。
【００６７】
このように実施の形態５のパワーモジュール１００によれば、内部のＩＧＢＴチップ１ａ，１ｂにおける温度のアンバランスを解消できるのに加え、複数のパワーモジュール１００間の温度のアンバランスも解消することができる。
【００６８】
＜実施の形態６＞
実施の形態１では、ゲート抵抗調整回路２ｂによりＩＧＢＴチップ１ｂのゲート抵抗を補正するタイミングを、パワーモジュール１００のターンオン時としたが、ターンオフ時であってもよい。その場合は、ゲート抵抗調整回路２ｂを図９のように構成すればよい。図９のゲート抵抗調整回路２ｂは、図１の構成に対し、オン導通ダイオード２２ｂをアノード・カソードが逆のオフ導通ダイオード２６ｂに置き換え、ＭＯＳＦＥＴ２４ｂをドレイン・ソースが逆のＭＯＳＦＥＴ２７ｂに置き換えたものである。ＭＯＳＦＥＴ２７ｂのゲートに接続する比較回路２８ｂの２つの入力端子には、図１の比較回路２５ｂと同様に、温度検出回路３ａ，３ｂの各出力電圧が入力される。
【００６９】
さらに、図示は省略するが、基準ゲート抵抗回路２ａのダイオード２２ａとサブゲート抵抗２３ａとの直列回路において、ダイオード２２ａのアノード・カソードを図１とは逆にする。あるいは、実施の形態３〜５（図５〜図８）を応用して、基準ゲート抵抗回路２ａも図９と同じ回路構成にしてもよい。
【００７０】
また、ＩＧＢＴチップ１ｂのゲート抵抗を補正するタイミングをターンオン時とターンオフ時の両方にしてもよい。その場合は、ゲート抵抗調整回路２ｂを図１０のように構成すればよい。図１０のゲート抵抗調整回路２ｂは、図１の構成に対し、図９に示したオフ導通ダイオード２６ｂ、ＭＯＳＦＥＴ２７ｂおよび比較回路２８ｂを追加したものである。
【００７１】
さらに、図示は省略するが、基準ゲート抵抗回路２ａにダイオード２２ａとサブゲート抵抗２３ａとの直列回路を２つ設け、その片方のダイオード２２ａのアノード・カソードを図１とは逆にする。あるいは、実施の形態３〜５（図５〜図８）を応用して、基準ゲート抵抗回路２ａも図１０と同じ回路構成にしてもよい。
【００７２】
共振モード電源などの分野では、ターンオン時のスイッチング損失がない場合がある。その場合には、ターンオフ時、またはターンオフ時とターンオン時の両方でＩＧＢＴチップ１ｂのゲート抵抗の補正を行うことが有効である。
【００７３】
＜実施の形態７＞
実施の形態７では、本発明に係るパワーモジュール１００のＩＧＢＴチップ１ａ，１ｂ、基準ゲート抵抗回路２ａ、ゲート抵抗調整回路２ｂおよび温度検出回路３ａ，３ｂを、炭化珪素（ＳｉＣ）を用いた素子で構成する。
【００７４】
炭化珪素を素材としたＩＧＢＴチップを用いたパワーモジュールは、２００℃以上の温度条件でも動作でき、シリコン（Ｓｉ）を素材としたＩＧＢＴチップを用いたパワーモジュールに比べて温度範囲が広い。しかし、２００℃を超えるような高温条件では、ＩＧＢＴチップの電気的特性のバラツキが１５０℃以下の温度条件の時より大きくなり、並列に接続した場合のＩＧＢＴチップ間の電流アンバランスが悪化する。そのため、本発明は炭化珪素を素材としたＩＧＢＴチップを有するパワーモジュールに適用すると特に効果的である。
【００７５】
また、基準ゲート抵抗回路２ａ、ゲート抵抗調整回路２ｂおよび温度検出回路３ａ，３ｂを、高温条件で動作させるＩＧＢＴチップ１ａ，１ｂ上に形成する場合、それらも同様の高温条件に適応できる必要がある。そのため、基準ゲート抵抗回路２ａ、ゲート抵抗調整回路２ｂおよび温度検出回路３ａ，３ｂも、炭化珪素を用いた素子で構成するとよい。
【００７６】
＜変形例＞
以上の実施の形態では、２つのＩＧＢＴチップが並列接続して成るパワーモジュールを示したが、本発明は、３つ以上のＩＧＢＴチップが並列接続して成るパワーモジュールにも適用可能である。その場合、複数のＩＧＢＴチップのうちの一つを、ゲート電極に基準ゲート抵抗回路２ａが接続したＩＧＢＴチップとし、それ以外の全てのものを、ゲート電極にゲート抵抗調整回路２ｂが接続したＩＧＢＴチップとすればよい。
【００７７】
実施の形態１において、基準ゲート抵抗回路２ａのサブゲート抵抗２３ａは省略してもよい。すなわち、メインゲート抵抗２１ａのみで基準ゲート抵抗回路２ａを構成してもよい。また、サブゲート抵抗２３ａは、ＩＧＢＴチップ１ａのゲート・エミッタ間に接続させてもよい。その場合、外部ゲート抵抗２０２から流れ込むゲート電流が分流される。
【００７８】
実施の形態１〜７において、ゲート抵抗調整回路２ｂのオン導通ダイオード２２ｂとＭＯＳＦＥＴ２４ｂの直列回路を、ＩＧＢＴチップ１ｂのゲート・エミッタ間に接続させてもよい。その場合も、ＭＯＳＦＥＴ２４ｂを制御してメインゲート抵抗２１ａに流れる電流値を制御できため、ＩＧＢＴの見かけ上のオン抵抗を制御することができる。同様に、実施の形態３〜７において、基準ゲート抵抗回路２ａのオン導通ダイオード２２ａとＭＯＳＦＥＴ２４ａの直列回路を、ＩＧＢＴチップ１ａのゲート・エミッタ間に接続させてもよい。
【００７９】
実施の形態１〜７では、並列接続した複数のＩＧＢＴチップのうちの１つ（特定の半導体素子）の温度を基準として、他のＩＧＢＴチップの温度を制御する構成としたが、基準とする温度は、例えば、全てのＩＧＢＴチップの温度の平均値としてもよい。例えば、パワーモジュール１００を図７のように構成し、さらにパワーモジュール１００が備える全てのＩＧＢＴチップの温度の平均値に対応する電圧を生成する回路を設け、その電圧を基準温度入力端子１０５に供給することによって実現可能である。その場合、全てのＩＧＢＴチップのゲート抵抗の大きさが制御されることになる（パワーモジュール１００が「基準ゲート抵抗回路」を有しない構成となる）。
【００８０】
実施の形態１〜７では、パワーモジュール１００を構成する半導体素子をＩＧＢＴとした例を示したが、本発明はＭＯＳＦＥＴなどの絶縁ゲート型半導体素子に広く適用可能である。
【００８１】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００８２】
１００  パワーモジュール、１ａ，１ｂ  ＩＧＢＴチップ、２ａ  基準ゲート抵抗回路、２ｂ  ゲート抵抗調整回路、２１ａ，２１ｂ  メインゲート抵抗、２２ａ，２２ｂ  オン導通ダイオード、２３ａ  サブゲート抵抗、２４ａ，２４ｂ，２７ｂ  ＭＯＳＦＥＴ、２５ａ，２５ｂ，２８ｂ  比較回路、２６ｂ  オフ導通ダイオード、３ａ，３ｂ  温度検出回路、３１ａ，３１ｂ  チップ上ダイオード、３２ａ，３２ｂ  定電流回路、３３ａ，３３ｂ  電圧検出回路、１０１  ゲート端子、１０２  コレクタ端子、１０３  エミッタ端子、１０４  接地端子、１０５  基準温度入力端子、１０６  内部温度出力端子、２０１  ゲート駆動回路、２０２  外部ゲート抵抗、４０ａ，４０ｂ  ＩＣ。
【図１】
2016127435.tif 000003
【図２】
2016127435.tif 000004
【図３】
2016127435.tif 000005
【図４】
2016127435.tif 000006
【図５】
2016127435.tif 000007
【図６】
2016127435.tif 000008
【図７】
2016127435.tif 000009
【図８】
2016127435.tif 000010
【図９】
2016127435.tif 000011
【図１０】
2016127435.tif 000012