(57)【要約】【課題】レジスト充填前後におけるアライメント光の変動を低減させる。【解決手段】テンプレートＴＰのデバイス領域ＲＡおよびマーク領域ＲＢは、基板１の同一面に設けられ、デバイス領域ＲＡには凹部１Ａが設けられ、マーク領域ＲＢには凹部１Ｂが設けられ、基板１には、凹部１Ｂの底面に対向するようにしてアライメントマーク２を埋め込む。【選択図】図１
2016058477.tif 000002
【特許請求の範囲】
【請求項１】
基板の同一面に設けられたデバイス領域およびマーク領域と、
前記デバイス領域に設けられた第１凹部と、
前記マーク領域に設けられた第２凹部と、
前記第２凹部の底面に対向するようにして前記基板内に埋め込まれたアライメントマークとを備えるテンプレート。
【請求項２】
前記アライメントマークは前記第２凹部の底面と形状および大きさが等しい請求項１に記載のテンプレート。
【請求項３】
基板のデバイス領域に第１凹部を形成するとともに、前記基板のマーク領域に第２凹部を形成する工程と、
イオン注入により前記第２凹部下に配置されるようにして前記基板内にアライメントマークを埋め込む工程と、
前記第２凹部内にレジスト膜を埋め込む工程と、
前記第１凹部を掘り下げることにより、前記イオン注入時に前記第１凹部下に配置されるようにして前記基板内に埋め込まれたイオン注入層を除去する工程と、
前記イオン注入時に前記基板の表面に形成されたイオン注入層を除去する工程とを備えるテンプレートの製造方法。
【請求項４】
基板のデバイス領域に第１凹部を形成するとともに、前記基板のマーク領域に第２凹部を形成する工程と、
前記デバイス領域を覆うステンシルマスクを介してイオン注入を行うことにより、前記第２凹部下に配置されるようにして前記基板内にアライメントマークを埋め込む工程と、
前記第２凹部内にレジスト膜を埋め込む工程と、
前記イオン注入時に前記基板のマーク領域の表面に形成されたイオン注入層を除去する工程とを備えるテンプレートの製造方法。
【請求項５】
被処理層上にインプリント材を形成する工程と、
前記インプリント材にテンプレートを押し当てた状態で前記テンプレートに設けられたアライメントマークを参照することにより前記テンプレートの位置を確認する工程と、
前記テンプレートに設けられたテンプレートパターンを前記インプリント材に転写することにより、前記被処理層上にインプリントパターンを形成する工程と、
前記インプリントパターンを前記被処理層に転写することにより、前記被処理層に加工パターンを形成する工程とを備えるインプリント方法であって、
前記テンプレートは、
基板の同一面に設けられたデバイス領域およびマーク領域と、
前記デバイス領域に設けられた第１凹部と、
前記マーク領域に設けられた第２凹部とを備え、
前記アライメントマークは前記第２凹部の底面に対向するようにして前記基板内に埋め込まれているインプリント方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、テンプレート、テンプレートの製造方法およびインプリント方法に関する。
【背景技術】
【０００２】
ナノインプリントにおけるテンプレートの位置合わせでは、レジスト充填時にテンプレートの位置を確認できるようにするため、テンプレートに光吸収層が埋め込まれていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１１２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、レジスト充填前後におけるアライメント光の変動を低減させることが可能なテンプレート、テンプレートの製造方法およびインプリント方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、基板の同一面にはデバイス領域およびマーク領域が設けられている。前記デバイス領域には第１凹部が設けられ、前記マーク領域には第２凹部が設けられてる。前記基板内には、前記第２凹部の底面に対向するようにしてアライメントマークが埋め込まれている。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）〜図１（ｅ）は、第１実施形態に係るテンプレートを用いたインプリント方法を示す断面図である。
【図２】図２（ａ）〜図２（ｊ）は、第２実施形態に係るテンプレートの製造方法を示す断面図である。
【図３】図３（ａ）〜図３（ｉ）は、第３実施形態に係るテンプレートの製造方法を示す断面図である。
【図４】図４（ａ）〜図４（ｆ）は、第４実施形態に係るテンプレートの製造方法を示す断面図である。
【図５】図５（ａ）〜図５（ｈ）は、第５実施形態に係るテンプレートの製造方法を示す断面図である。
【図６】図６（ａ）〜図６（ｆ）は、第６実施形態に係るテンプレートの製造方法を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係るテンプレート、テンプレートの製造方法およびインプリント方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１（ａ）〜図１（ｅ）は、第１実施形態に係るテンプレートを用いたインプリント方法を示す断面図である。
図１（ａ）において、テンプレートＴＰには、デバイス領域ＲＡおよびマーク領域ＲＢが設けられている。デバイス領域ＲＡおよびマーク領域ＲＢは、基板１の同一面に設けられている。なお、基板１は、例えば、石英にて構成することができる。デバイス領域ＲＡには凹部１Ａが設けられ、マーク領域ＲＢには凹部１Ｂが設けられている。凹部１Ａは、凹部１Ｂに比べて微細化することができ、例えば、凹部１Ａの幅および間隔はナノオーダーに設定することができる。また、凹部１Ａは、凹部１Ｂよりも深さが深くてもよい。基板１には、凹部１Ｂの底面に対向するようにしてアライメントマーク２が埋め込まれている。この時、アライメントマーク２は、基板１から露出しないように配置することができる。アライメントマーク２は凹部１Ｂの底面と形状および大きさが等しくなるように構成することができる。アライメントマーク２は基板１と光学特性が異なるように構成することができる。アライメントマーク２は、光吸収層、光散乱層または光反射層で構成するようにしてもよい。例えば、アライメントマーク２は、光を吸収するアンチモンなどのイオン注入層を用いることができる。アライメントマーク２として光吸収層を用いた場合、被処理層１１を見やすくするために、例えば、５００〜８００ｎｍの範囲の赤外領域に光吸収波長帯を設定することが好ましい。
そして、インクジェット法などの方法を用いることにより、インプリント材１２を被処理層１１上に吐出させる。被処理層１１には、テンプレートＴＰとの位置合わせに用いられるアライメントマーク１３が形成されている。なお、被処理層１１は、半導体ウェハであってもよいし、半導体層、金属層または絶縁層であってもよい。また、インプリント材１２としては、例えば、紫外線硬化型レジストを用いることができる。
ここで、アライメントマーク２からのアライメント光Ｌ１を検出することにより、テンプレートＴＰの位置を判別することができ、テンプレートＴＰと被処理層１１との位置合わせを行うことができる。
【０００９】
次に、図１（ｂ）に示すように、テンプレートＴＰをインプリント材１２に押し当てることにより、インプリント材１２を凹部１Ａに充填させ、被処理層１１上にインプリントパターン１２Ａを形成する。この時、アライメントマーク２からのアライメント光Ｌ１を検出することにより、テンプレートＴＰの位置を確認することができ、テンプレートＴＰと被処理層１１との位置ずれを検出することができる。ここで、凹部１Ｂの底面に対向するようにしてアライメントマーク２を基板１に埋め込むことにより、凹部１Ｂ内へのインプリント材１２の充填前後におけるアライメント光Ｌ１の変動を低減させることができる。このため、凹部１Ｂ内にインプリント材１２が充填される前にアライメント追い込みを図ることができ、スループットを向上させることができる。また、凹部１Ｂ内にインプリント材１２が付着した場合においても、アライメントを行うことができ、テンプレートＴＰの洗浄頻度を低減させることができる。
【００１０】
次に、図１（ｃ）に示すように、テンプレートＴＰをインプリントパターン１２Ａに押し当てたまま、テンプレートＴＰを通して紫外線Ｌ２をインプリントパターン１２Ａに照射することにより、インプリントパターン１２Ａを硬化させる。なお、図１（ｃ）の例では、インプリントパターン１２Ａを硬化させるために、インプリント材１２として紫外線硬化型レジストを用いるようにしてもよいが、熱硬化型レジストを用いるようにしてもよい。
【００１１】
次に、図１（ｄ）に示すように、インプリントパターン１２Ａが硬化したら、インプリントパターン１２ＡからテンプレートＴＰを除去する。
【００１２】
次に、図１（ｅ）に示すように、インプリントパターン１２Ａを介して被処理層１１のエッチングＥＨを行うことにより、インプリントパターン１２Ａを被処理層１１に転写し、インプリントパターン１２Ａに対応した加工パターン１１Ａを被処理層１１に形成する。そして、被処理層１１に残ったインプリントパターン１２Ａを除去する。なお、被処理層１１の加工は、被処理層１１のエッチングＥＨの他、被処理層１１へのイオン注入でもよい。
【００１３】
（第２実施形態）
図２（ａ）〜図２（ｊ）は、第２実施形態に係るテンプレートの製造方法を示す断面図である。
図２（ａ）において、スパッタまたはＣＶＤなどの方法にて保護膜３を基板１上に形成する。なお、保護膜３の材料は、例えば、ＣｒＮなどを用いることができる。そして、フォトリソグラフィー技術を用いることにより、レジストパターン４を保護膜３上に形成する。なお、レジストパターン４には、凹部１Ａに対応した開口部ＰＡと、凹部１Ｂに対応した開口部ＰＢを設けることができる。
【００１４】
次に、図２（ｂ）に示すように、レジストパターン４を介して保護膜３をエッチングすることにより、レジストパターン４を保護膜３に転写し、開口部ＰＡ、ＰＢにそれぞれ対応した開口部ＥＡ、ＥＢを保護膜３に形成する。
【００１５】
次に、図２（ｃ）に示すように、保護膜３を介して基板１をエッチングすることにより、開口部ＥＡ、ＥＢにそれぞれ対応した凹部１Ａ、１Ｂを基板１に形成する。
【００１６】
次に、図２（ｄ）に示すように、アンチモンなどのイオン注入Ｂ１を基板１の全面に行うことにより、凹部１Ｂ下に配置されたアライメントマーク２を基板１に埋め込む。この時、凹部１Ａ下には、イオン注入層２Ａが基板１に形成される。また、保護膜３下には、イオン注入層２Ｂが基板１の表面に形成される。
【００１７】
次に、図２（ｅ）に示すように、スピンコートなどの方法にてレジスト層５Ａを保護膜３上に形成する。この時、凹部１Ａ、１Ｂ内にレジスト層５Ａを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域ＲＢに配置されたレジスト層５Ｂをレジスト層５Ａに形成する。
【００１８】
次に、図２（ｆ）に示すように、レジスト層５Ｂをマスクとしてレジスト層５Ａをエッチングすることにより、デバイス領域ＲＡの保護膜３を露出させるとともに、凹部１Ａ内のレジスト層５Ａを除去する。そして、レジスト層５Ａおよび保護膜３をマスクとして凹部１Ａをエッチングすることにより凹部１Ａを掘り下げ、凹部１Ａ下のイオン注入層２Ａを除去する。
【００１９】
次に、図２（ｇ）に示すように、アッシングなどの方法にてレジスト層５Ａを薄膜化することにより、レジスト層５Ａが凹部１Ｂ内に埋め込まれたままマーク領域ＲＢの保護膜３を露出させる。次に、図２（ｈ）に示すように、保護膜３をエッチングすることにより、基板１から保護膜３を除去する。次に、図２（ｉ）に示すように、イオン注入層２Ｂをエッチングすることにより、基板１からイオン注入層２Ｂを除去する。ここで、凹部１Ｂ内にレジスト層５Ａを残したままイオン注入層２Ｂをエッチングすることにより、アライメントマーク２を保護することができる。次に、図２（ｊ）に示すように、アッシングなどの方法にて凹部１Ｂ内のレジスト層５Ａを除去する。
【００２０】
これにより、凹部１Ｂ下にのみアライメントマーク２を埋め込むことが可能となり、凹部１Ｂ内へのインプリント材１２の充填前後におけるアライメント光Ｌ１の変動を低減させることができる。また、凹部１Ｂに対して自己整合的にアライメントマーク２を配置することができ、凹部１Ａ、１Ｂ間と同等の配置精度を確保しつつ、凹部１Ａ、１Ｂと別個にアライメントマーク２を形成することができる。
【００２１】
（第３実施形態）
図３（ａ）〜図３（ｉ）は、第３実施形態に係るテンプレートの製造方法を示す断面図である。
図３（ａ）において、スパッタまたはＣＶＤなどの方法にて保護膜２３を基板２１上に形成する。そして、フォトリソグラフィー技術を用いることにより、レジストパターン２４を保護膜２３上に形成する。なお、レジストパターン２４には、凹部２１Ａに対応した開口部ＰＡと、凹部２１Ｂに対応した開口部ＰＢを設けることができる。
【００２２】
次に、図３（ｂ）に示すように、レジストパターン２４を介して保護膜２３をエッチングすることにより、レジストパターン２４を保護膜２３に転写し、開口部ＰＡ、ＰＢにそれぞれ対応した開口部ＥＡ、ＥＢを保護膜２３に形成する。
【００２３】
次に、図３（ｃ）に示すように、保護膜２３を介して基板２１をエッチングすることにより、開口部ＥＡ、ＥＢにそれぞれ対応した凹部２１Ａ、２１Ｂを基板２１に形成する。
【００２４】
次に、図３（ｄ）に示すように、ステンシルマスクＳＭを介してアンチモンなどのイオン注入Ｂ２を基板２１のマーク領域ＲＢに選択的に行うことにより、凹部２１Ｂ下に配置されたアライメントマーク２２を基板２１に埋め込む。この時、マーク領域ＲＢの保護膜２３下には、イオン注入層２２Ｂが基板２１の表面に形成される。なお、ステンシルマスクＳＭは、基板２１のデバイス領域ＲＡを覆うことができる。
【００２５】
次に、図３（ｅ）に示すように、スピンコートなどの方法にてレジスト層２５を保護膜２３上に形成する。この時、凹部２１Ａ、２１Ｂ内にレジスト層２５を埋め込むことができる。
【００２６】
次に、図３（ｆ）に示すように、アッシングなどの方法にてレジスト層２５を薄膜化することにより、レジスト層２５が凹部２１Ａ、２１Ｂ内に埋め込まれたまま保護膜２３を露出させる。次に、図３（ｇ）に示すように、保護膜２３をエッチングすることにより、基板２１から保護膜２３を除去する。次に、図３（ｈ）に示すように、イオン注入層２２Ｂをエッチングすることにより、基板２１からイオン注入層２２Ｂを除去する。次に、図３（ｉ）に示すように、アッシングなどの方法にて凹部２１Ａ、２１Ｂ内のレジスト層２５を除去する。
【００２７】
ここで、ステンシルマスクＳＭを用いることにより、凹部２１Ａ下にイオン注入層が形成されないようにすることができる。このため、凹部２１Ａ下にイオン注入層を除去する必要がなくなり、図２（ａ）〜図２（ｊ）の方法に比べて工程数を削減することができる。
【００２８】
（第４実施形態）
図４（ａ）〜図４（ｆ）は、第４実施形態に係るテンプレートの製造方法を示す断面図である。
図４（ａ）において、基板３１には凹部３１Ａ、３１Ｂが予め形成されている。なお、凹部３１Ａはデバイス領域ＲＡに配置され、凹部３１Ｂはマーク領域ＲＢに配置されている。
【００２９】
次に、図４（ｂ）に示すように、ステンシルマスクＳＭを介してアンチモンなどのイオン注入Ｂ３を基板３１のマーク領域ＲＢに選択的に行うことにより、凹部３１Ｂ下に配置されたアライメントマーク３２を基板３１に埋め込む。この時、基板３１の表面には、イオン注入層３２Ｂが形成される。
【００３０】
次に、図４（ｃ）に示すように、スピンコートなどの方法にてレジスト層３５Ａを基板３１上に形成する。この時、凹部３１Ａ、３１Ｂ内にレジスト層３５Ａを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域ＲＢに配置されたレジスト層３５Ｂをレジスト層３５Ａに形成する。次に、図４（ｄ）に示すように、アッシングなどの方法にてレジスト層３５Ａ、３５Ｂを薄膜化することにより、レジスト層３５Ａが凹部３１Ａ、３１Ｂ内に埋め込まれたままイオン注入層３２Ｂを露出させるとともに、凹部３１Ａ内のレジスト層３５Ａを除去する。次に、図４（ｅ）に示すように、イオン注入層３２Ｂをエッチングすることにより、基板３１からイオン注入層３２Ｂを除去する。次に、図４（ｆ）に示すように、アッシングなどの方法にて凹部３１Ｂ内のレジスト層３５Ａを除去する。
【００３１】
これにより、凹部３１Ａ、３１Ｂが基板３１に予め形成されている場合においても、凹部３１Ｂ下にのみアライメントマーク３２を埋め込むことが可能となる。
【００３２】
（第５実施形態）
図５（ａ）〜図５（ｈ）は、第５実施形態に係るテンプレートの製造方法を示す断面図である。
図５（ａ）において、基板４１には凹部４１Ａ、４１Ｂが予め形成されている。なお、凹部４１Ａはデバイス領域ＲＡに配置され、凹部４１Ｂはマーク領域ＲＢに配置されている。
【００３３】
次に、図５（ｂ）に示すように、スパッタまたはＣＶＤなどの方法にて保護膜４３を基板４１上に形成する。この時、凹部４１Ａの底面上には保護膜４３Ａが形成され、凹部４１Ｂの底面上には保護膜４３Ｂが形成される。
【００３４】
次に、図５（ｃ）に示すように、ステンシルマスクＳＭを介してアンチモンなどのイオン注入Ｂ４を基板４１のマーク領域ＲＢに選択的に行うことにより、凹部４１Ｂ下に配置されたアライメントマーク４２を基板４１に埋め込む。この時、マーク領域ＲＢの保護膜４３下には、イオン注入層４２Ｂが基板４１の表面に形成される。
【００３５】
次に、図５（ｄ）に示すように、スピンコートなどの方法にてレジスト層４５Ａを基板４１上に形成する。この時、凹部４１Ａ、４１Ｂ内にレジスト層４５Ａを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域ＲＢに配置されたレジスト層４５Ｂをレジスト層４５Ａに形成する。次に、図５（ｅ）に示すように、アッシングなどの方法にてレジスト層４５Ａ、４５Ｂを薄膜化することにより、レジスト層４５Ａが凹部４１Ｂ内に埋め込まれたまま保護膜４３を露出させるとともに、凹部４１Ａ内のレジスト層４５Ａを除去する。次に、図５（ｆ）に示すように、保護膜４３、４３Ａをエッチングすることにより、基板４１から保護膜４３、４３Ａを除去する。次に、図５（ｇ）に示すように、イオン注入層４２Ｂをエッチングすることにより、基板４１からイオン注入層４２Ｂを除去する。その後、アッシングなどの方法にて凹部４１Ｂ内のレジスト層４５Ａを除去する。次に、図５（ｈ）に示すように、保護膜４３Ｂをエッチングすることにより、基板４１から保護膜４３Ｂを除去する。
【００３６】
これにより、凹部４１Ａ、４１Ｂが基板４１に予め形成されている場合においても、保護膜４３にて基板４１を保護しつつ、凹部４１Ｂ下にのみアライメントマーク４２を埋め込むことが可能となる。
【００３７】
（第６実施形態）
図６（ａ）〜図６（ｆ）は、第６実施形態に係るテンプレートの製造方法を示す断面図である。
図６（ａ）において、基板５１には凹部５１Ａ、５１Ｂが予め形成されている。なお、凹部５１Ａはデバイス領域ＲＡに配置され、凹部５１Ｂはマーク領域ＲＢに配置されている。
【００３８】
次に、図６（ｂ）に示すように、ステンシルマスクＳＭを介してアンチモンなどのイオン注入Ｂ５を基板５１のマーク領域ＲＢに選択的に行うことにより、凹部５１Ｂ下に配置されたアライメントマーク５２を基板５１に埋め込む。この時、基板５１の表面には、イオン注入層５２Ｂが形成される。
【００３９】
次に、図６（ｃ）に示すように、スピンコートなどの方法にてレジスト層５５Ａを基板５１上に形成する。この時、凹部５１Ａ、５１Ｂ内にレジスト層５５Ａを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域ＲＢに配置されたレジスト層５５Ｂをレジスト層５５Ａに形成する。次に、図６（ｄ）に示すように、エッチングなどの方法にてデバイス領域ＲＡのレジスト層５５Ａを除去する。次に、図６（ｅ）に示すように、ＣＭＰにて基板５１を薄膜化することにより、基板５１からイオン注入層５２Ｂを除去する。次に、図６（ｆ）に示すように、アッシングなどの方法にて凹部５１Ｂ内のレジスト層５５Ａを除去する。
【００４０】
これにより、凹部５１Ａ、５１Ｂが基板５１に予め形成されている場合においても、凹部５１Ｂ下にのみアライメントマーク５２を埋め込むことが可能となる。なお、ＣＭＰにてイオン注入層５２Ｂを除去する時にアライメントマーク５２が除去されない場合には、図６（ｃ）〜図６（ｅ）の工程を省略するようにしてもよい。
【００４１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４２】
ＴＰ  テンプレート、１  基板、１Ａ、１Ｂ  凹部、２  アライメントマーク、ＲＡ  デバイス領域、ＲＢ  マーク領域
【図１】
2016058477.tif 000003
【図２】
2016058477.tif 000004
【図３】
2016058477.tif 000005
【図４】
2016058477.tif 000006
【図５】
2016058477.tif 000007
【図６】
2016058477.tif 000008