(57)【要約】【課題】発振器に用いられる一端子回路において形状を小形化するとともにＱ値を向上させ位相雑音を低減できるようにすること。【解決手段】結合線路２と伝送線路３とを備える一端子回路１であって、結合線路２のスルー端子２ｃとアイソレーション端子２ｄとは接地され、伝送線路３は、結合線路２の入力端子２ａとカップリング端子２ｂとの間に接続されている。更に、結合線路２の線路長は、一端子回路１を共振器として使用する周波数の略２倍の周波数で１／４波長であり、伝送線路３の線路長は、結合線路２の線路長より小さい。【選択図】図１
2016158245.tif 000002
【特許請求の範囲】
【請求項１】
結合線路と伝送線路を備え、
前記結合線路のスルー端子とアイソレーション端子とは接地され、
前記伝送線路は前記結合線路の入力端子とカップリング端子との間に接続されている、
一端子回路。
【請求項２】
前記結合線路の線路長は、当該一端子回路を共振器として使用する周波数の略２倍の周波数で１／４波長であり、
前記伝送線路の線路長は、前記結合線路の線路長より小さい、
請求項１に記載の一端子回路。
【請求項３】
可変容量ダイオードを更に備え、
前記スルー端子と接地との間には、前記可変容量ダイオードが設けられている、
請求項１または請求項２に記載の一端子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器に用いられる一端子回路に関する。
【背景技術】
【０００２】
従来の通信システムでは、キャリア信号の生成に電圧制御発振器（Voltage  Controlled  Oscillator）が用いられる。電圧制御発振器は、共振器と増幅器とを備える。共振器としては、マイクロ波帯やミリ波帯といった高周波帯で位相雑音を低減するために、信号強度の損失が比較的に低く優れたＱ値を有するマイクロストリップラインを用いた共振器が用いられる場合がある。
【０００３】
特許文献１には、マイクロ波フィルタ及び高周波振動子に係る技術が開示される。このマイクロ波フィルタ及び高周波振動子では、Ｑ値の高い同一の水晶基板上に振動子とバンドパスフィルタとが設けられ、振動子の高次オーバトーンを利用して、振動子の出力端子に接続するバンドパスフィルタのマイクロストリップラインのオーバーラップ部分の長さが、所望の通過周波数のλg／４の電気長となるよう形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１４１２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通信システムの高集積化および低コスト化に伴って、共振器は、増幅器とともに同一半導体チップ上に形成される。しかし、このような共振器は、半導体チップ上に設けられるマイクロストリップラインの位相変化率が比較的に小さいので良好なＱ値が得られず、結果として発振器の位相雑音を劣化させるものとなる。Ｑ値は、マイクロストリップラインの電気長をθ、発振器の発振角周波数をω０として、
【数１】
2016158245.tif 000003
で表現される。先端短絡され、特性インピーダンスがＺのマイクロストリップラインの他端子での反射係数Ｓ１１は、無損失線路の場合、
【数２】
2016158245.tif 000004
であって、スミスチャートの円周上を２θだけ時計回りに回転するだけである。マイクロストリップラインの線路長Ｌ、伝搬速度ｃ’、伝搬する信号の波長λｇを用いて、電気長θは、
【数３】
2016158245.tif 000005
で表される。つまり、信号周波数と線路長によって、反射される信号の位相および位相変化率が制限されてしまう（決まってしまう）。実際の発振器を設計するにあたっては、この位相変化率では十分に高いＱ値を得ることができないという問題がある。これに対し、位相変化率をより高くできる共振器構成が従来より研究され開発されてきた。先行文献１の水晶振動子は水晶の物性を活用して、低周波において上記目的を達成している。マイクロ波帯に近くなれば高次モードが利用されるが、マイクロ波帯以上およびミリ波帯では適用できなくなる。マイクロ波帯、ミリ波帯で、かつ、集積化する場合にはマイクロストリップライン等の伝送線路を基本とする構成が多用されてきた。マイクロストリップ線路を比較的小さな容量で挟む構成はその一例である。結合線路を使用して反射信号の位相変化量を改善する方法も実施されている。しかし、これらは発振させたい周波数での１／４波長線路を基本にしているため、共振器回路の大きさが周波数・波長に律則され、大きくなりがちである。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、発振器に用いられる一端子回路（共振器）において、形状を小形化するとともに、Ｑ値を向上させ位相雑音を低減できるようにすることである。後述するように、本発明ではこの目的を、結合線路の二端子間をフィードバック用伝送線路で接続することで実現しており、結合線路の線路長が１／４波長となる周波数の略半分の周波数において、位相変化率をマイクロストリップラインの２倍以上、略３倍に向上している。この時の反射信号強度の低下（反射損失）はマイクロストリップラインと同等、あるいはそれ以下である。
【課題を解決するための手段】
【０００６】
本発明に係る一端子回路は、結合線路と伝送線路を備え、前記結合線路のスルー端子とアイソレーション端子とは接地され、前記伝送線路は前記結合線路の入力端子とカップリング端子との間に接続されている。
【発明の効果】
【０００７】
本発明によれば、発振器に用いられる一端子回路（共振器）において、形状を小形化するとともに、Ｑ値を向上させ位相雑音を低減できる。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態に係る一端子回路の構成を示す図である。
【図２】図２は、実施形態に係る一端子回路を備える電圧制御型発振器の構成を示す図である。
【図３】図３は、実施形態に係る電圧制御型発振器の効果を説明するための図である。
【図４】図４は、実施形態に係る電圧制御型発振器の効果を説明するための図である。
【図５】図５は、実施形態に係る一端子回路を備えるプッシュプッシュ発振器の構成を示す図である。
【図６】図６は、実施形態に係るプッシュプッシュ発振器の動作を説明するための図である。
【図７】図７は、従来の一端子回路を備える電圧制御型発振器の構成を示す図である。
【発明を実施するための形態】
【０００９】
［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。第一の実施態様に係る一端子回路は、結合線路と伝送線路を備え、前記結合線路のスルー端子（through  port）とアイソレーション端子（isolation  port）とは接地され、前記伝送線路は前記結合線路の入力端子（input  port）とカップリング端子（coupling  port）との間に接続されている。第一の実施態様に係る一端子回路によれば、入力端子に入力する信号は、スルー端子およびアイソレーション端子の側で反射されてカップリング端子に至り、また、入力端子に入力する信号は、伝送線路を介してカップリング端子に至る。あるいは、上記したカップリング端子に至る信号は伝送線路を介して入力端子に戻る。この経路および結合起因の位相推移が複合されることにより、結合線路の線路長が１／４波長となる周波数の略半分の周波数領域において、大きな位相変化率を実現することが可能となる。同時に、結合線路および伝送線路のそれぞれを介して伝送される信号は、カップリング端子で同相合成され、強めあわされることが可能になる。これは入力端子での反射信号強度が高く維持されることと等価である。従って、一端子回路の形状を小形化するとともに、Ｑ値の向上と位相雑音の低減とが可能となる。
【００１０】
第二の実施態様に係る一端子回路は、前記結合線路の線路長は、当該一端子回路を共振器として使用する周波数の略２倍の周波数で１／４波長であり、前記伝送線路の線路長は、前記結合線路の線路長より小さい。第二の実施態様に係る一端子回路によれば、結合線路の線路長と伝送線路の線路長とを上記のように設定することで、結合線路および伝送線路のそれぞれを介して伝送される信号がカップリング端子で効果的に同相合成すると共に、上記の共振器として使用する周波数における位相変化量が高くなるよう調整することができる。上記の伝送線路の線路長には上記の１／４波長と０波長の間に最適値があり、上記の１／４波長のおおむね半分である。
【００１１】
第三の実施態様に係る一端子回路は、可変容量ダイオードを更に備え、前記スルー端子と接地との間には、前記可変容量ダイオードが設けられている。このように、可変容量ダイオードを用いるので、一端子回路を通過する信号の周波数の条件を変化させることができる。
【００１２】
［本願発明の実施形態の詳細］
本願発明に係る一端子回路の具体例を、添付図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。また、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１３】
図１を参照して一端子回路１の構成を説明する。一端子回路１は、損失の少ない２次元ＭＭＩＣ（ＭＭＩＣ：Monolithic  Microwave  Integrated  Circuit）のマイクロストリップ線路であり例えばＶＣＯ（Voltage  Controlled  Oscillator）などに用いられる。一端子回路１は、図示しない基板の主面上に形成される。例えば、この基板はＧａＡｓ基板であり、この基板の主面に例えば８μ程度の膜厚のポリイミドの誘電体層が設けられ、この誘電体層上に金属のグランド面が設けられ、この誘電体層の中に一端子回路１が設けられることができる。一端子回路１は、結合線路２、伝送線路３を備える。結合線路２と伝送線路３とは、同一の金属材料で形成されている。
【００１４】
結合線路２は、二本の共振線路２２ａ，２２ｂを備える。共振線路２２ａ，２２ｂは、上記主面の上方からみて間隔Ｇａで配置されている。共振線路２２ａは、入力端子２ａ、スルー端子２ｃを備える。共振線路２２ｂは、カップリング端子２ｂ、アイソレーション端子２ｄを備える。共振線路２２ａの両端のそれぞれに、入力端子２ａ、スルー端子２ｃが設けられている。共振線路２２ｂの両端のそれぞれに、カップリング端子２ｂ、アイソレーション端子２ｄが設けられている。
【００１５】
入力端子２ａは、伝送線路３の一端（端子３ａ）と端子４ａとに接続される。端子４ａは、図２等に示すような負性抵抗部等が接続される。カップリング端子２ｂは、伝送線路３の他端（端子３ｂ）に接続される。カップリング端子２ｂは、伝送線路３を介して、入力端子２ａと端子４ａとに接続される。スルー端子２ｃは、端子４ｂに接続される。端子４ｂは、図２等に示すようにインダクタを介して外部の電圧源等に接続すると共に可変容量ダイオード（以下、バラクタダイオード（varactor  diode）と称する。）を介して高周波的に接地される。アイソレーション端子２ｄは、直接に接地される。
【００１６】
結合線路２の線路長は、一端子回路１を共振器として使用する周波数の略２倍の周波数で１／４波長程度であることができる。共振線路２２ａ，２２ｂの幅Ｗ１は一様であり、例えば６０［μｍ］程度である。共振線路２２ａ，２２ｂの幅Ｗ１は、共振線路２２ａ，２２ｂの長手方向に垂直で上記主面に平行な方向における共振線路２２ａ，２２ｂの長さである。共振線路２２ａと共振線路２２ｂとの間隔Ｇａは、例えば６［μｍ］程度である。共振線路２２ａ，２２ｂの長手方向は、上記主面の上方からみて、共振線路２２ａ，２２ｂの位置に応じて変化する場合がある。
【００１７】
伝送線路３は、端子３ａ，３ｂを備える。伝送線路３は、結合線路２の入力端子２ａとカップリング端子２ｂとの間に接続されている。伝送線路３の両端のそれぞれに、端子３ａ，３ｂが設けられている。端子３ａは、結合線路２の入力端子２ａに接続され、端子３ｂは、結合線路２のカップリング端子２ｂに接続されている。伝送線路３の線路長は、一端子回路１の線路長より小さい。伝送線路３の幅Ｗ２は、共振線路２２ａ，２２ｂの幅Ｗ１と例えば同一である。伝送線路３の幅Ｗ２は、伝送線路３の長手方向に垂直で上記主面に平行な方向における伝送線路３の長さである。伝送線路３の長手方向は、上記主面の上方からみて、伝送線路３の位置に応じて変化する場合がある。
【００１８】
以上の構成の一端子回路１によれば、入力端子２ａに入力する信号は、結合線路２を介してスルー端子２ｃおよびアイソレーション端子２ｄに至り、スルー端子２ｃおよびアイソレーション端子２ｄの側で反射されてカップリング端子２ｂに至る。また、入力端子２ａに入力する信号は、伝送線路３を介してカップリング端子に至る。あるいは、上記したカップリング端子２ｂに至る信号は伝送線路３を介して入力端子２ａに戻る。この経路および結合起因の位相推移が複合されることにより、結合線路２の線路長が１／４波長となる周波数の略半分の周波数領域において、大きな位相変化率を実現することが可能となる。同時に、結合線路２および伝送線路３のそれぞれを介して伝送される信号は、カップリング端子２ｂで同相合成され、強めあうことが可能となる。従って、一端子回路１の形状を小形化するとともに、Ｑ値の向上と位相雑音の低減とが可能となる。さらに、結合線路２の線路長は、一端子回路１を共振器として使用する周波数の略２倍の周波数で１／４波長であり、伝送線路３の線路長は、結合線路２の線路長より小さい。このように設定することで、結合線路２および伝送線路３のそれぞれを介して伝送される信号がカップリング端子２ｂで効果的に同相合成すると共に、上記の共振器として使用する周波数における位相変化量が高くなるよう調整することができる。上記の伝送線路３の線路長には上記の１／４波長と０波長の間に最適値があり、上記の１／４波長のおおむね半分である。
【００１９】
図２を参照して、実施形態に係る一端子回路１の適用例を説明する。図２には、一端子回路１を備える電圧制御型発振器１０の構成が示されている。電圧制御型発振器１０は、コルピッツ型発振器の類であり、共振器部１０ａ、負性抵抗部１０ｂを備える。共振器部１０ａは、一端子回路１、バラクタダイオード１０ｃ１、インダクタ１０ｃ２を備える。負性抵抗部１０ｂは、キャパシタ１０ｂ１、トランジスタ１０ｂ２、キャパシタ１０ｂ３、キャパシタ１０ｂ４、インダクタ１０ｂ５、キャパシタ１０ｂ６を備える。
【００２０】
電圧制御型発振器１０において、結合線路２の入力端子２ａは負性抵抗部１０ｂに接続され、結合線路２のスルー端子２ｃはバラクタダイオード１０ｃ１に接続され、結合線路２のアイソレーション端子２ｄは接地される。スルー端子２ｃは、バラクタダイオード１０ｃ１のカソードと、インダクタ１０ｃ２の一端とに接続される。バラクタダイオード１０ｃ１のアノードは、接地されており、インダクタ１０ｃ２の他端は、端子４ｄに接続されている。スルー端子２ｃと接地との間には、バラクタダイオード１０ｃ１が設けられており、スルー端子２ｃは、バラクタダイオード１０ｃ１を介して高周波的に接地される。なお、共振器部１０ａにおいて、図１に示す端子４ａ，４ｂは設けられていない。
【００２１】
結合線路２の入力端子２ａと伝送線路３の端子３ａとは、負性抵抗部１０ｂのキャパシタ１０ｂ１の一端に接続され、キャパシタ１０ｂ１の他端はトランジスタ１０ｂ２のベースと、キャパシタ１０ｂ３の一端とに接続されている。キャパシタ１０ｂ３の他端は、キャパシタ１０ｂ４の一端と、トランジスタ１０ｂ２のエミッタとに接続されている。キャパシタ１０ｂ４の他端は、接地されている。トランジスタ１０ｂ２のエミッタは、さらに、インダクタ１０ｂ５の一端と、キャパシタ１０ｂ６の一端とに接続される。インダクタ１０ｂ５の他端は、接地されており、キャパシタ１０ｂ６の他端は、端子４ｃ２に接続されている。トランジスタ１０ｂ２のコレクタは、端子４ｃ１に接続されている。
【００２２】
端子４ｄには、連続的に変化できる電圧が印可され、端子４ｄから印加される電圧の値に応じて、バラクタダイオード１０ｃ１の容量が変化し、一端子回路１の通過波長が変化する。バラクタダイオード１０ｃ１は、アノード領域（Anode  Area）が１５［μｍ］×６０［μｍ］×８の程度である。キャパシタ１０ｂ１の容量は、０．４［ｐＦ］の程度である。キャパシタ１０ｂ３の容量は、０．８［ｐＦ］の程度である。キャパシタ１０ｂ６の容量は、０．５[ｐＦ]の程度である。トランジスタ１０ｂ２は、ＩｎＧａＰの材料を含むヘテロ接合型バイポーラトランジスタ（Heterojunction  Bipolar  Transistor)）（２［μｍ］×２０［μｍ］×１２）である。インダクタ１０ｂ５のインダクタンスは、２［ｎＨ］の程度である。端子４ｃ１は、５［Ｖ］の電源（ＶＣＣ）に接続されている。端子４ｃ２は、電圧制御型発振器１０によって発振される発振信号を出力する。
【００２３】
電圧制御型発振器１０の動作のシミュレーション結果を図３および図４に示す。図３には、電圧制御型発振器１０の効果を説明するために、図７に示す従来の共振器部１０ｅを備える電圧制御型発振器１２の動作についてのシミュレーション結果も示されている。図７に示す電圧制御型発振器１２は、共振器部１０ｅと負性抵抗部１０ｂとを備える。図７に示す共振器部１０ｅは、図１および図２等に示す一端子回路１に代えて、一端子回路１ａを備える。図７に示す従来の電圧制御型発振器１２と、図１および図２等に示す実施形態に係る電圧制御型発振器１０とは、このような一端子回路の構成のみで相違し、その他の構成においては互いに同様である。
【００２４】
図３を説明する。図３は、実施形態に係る電圧制御型発振器１０の一端子回路１のＱ値と、従来の電圧制御型発振器１２の一端子回路１ａのＱ値とを比較するための図である。図３の（Ａ）部には、一端子回路１の通過周波数（FREQUENCY）［ＧＨｚ］に応じた一端子回路１のインピーダンスの虚数部（Ｘ）の値［Ω］（曲線Ｇ１ａ）と、一端子回路１ａの通過周波数（FREQUENCY）［ＧＨｚ］に応じた一端子回路１ａのインピーダンスの虚数部（Ｘ）の値［Ω］（曲線Ｇ２ａ）とが示されている。図３の（Ａ）部の横軸には通過周波数（FREQUENCY）［ＧＨｚ］が示され、縦軸にはインピーダンスの虚数部（Ｘ）の値［Ω］が示されている。図３の（Ｂ）部には、一端子回路１の通過周波数（FREQUENCY）［ＧＨｚ］に応じた一端子回路１のインピーダンスの実数部（Ｒ）の値［Ω］（曲線Ｇ１ｂ）と、一端子回路１ａの通過周波数（FREQUENCY）［ＧＨｚ］に応じた一端子回路１ａのインピーダンスの実数部（Ｒ）の値［Ω］（曲線Ｇ２ｂ）とが示されている。図３の（Ｂ）部の横軸には通過周波数（FREQUENCY）［ＧＨｚ］が示され、縦軸にはインピーダンスの実数部（Ｒ）の値［Ω］が示されている。図３の（Ｃ）部には、一端子回路１の通過周波数（FREQUENCY）［ＧＨｚ］に応じた一端子回路１のＱ値の値（曲線Ｇ１ｃ）と、一端子回路１ａの通過周波数（FREQUENCY）［ＧＨｚ］に応じた一端子回路１ａのＱ値の値（曲線Ｇ２ｃ）とが示されている。図３の（Ｃ）部の横軸には通過周波数（FREQUENCY）［ＧＨｚ］が示され、縦軸にはＱ値の値が示されている。Ｑ値は、Ｑ＝Ｘ／Ｒで定義される。上記したように、Ｘは、一端子回路１および一端子回路１ａのインピーダンスの虚数部の値であり、Ｒは、一端子回路１および一端子回路１ａのインピーダンスの実数部の値である。なお、図３に示す通過周波数は、一端子回路１及び一端子回路１ａを通過する電気信号の周波数であり、通過波長（一端子回路１及び一端子回路１ａを通過する電気信号の波長）の逆数に比例する。
【００２５】
まず、電圧制御型発振器１０と電圧制御型発振器１２とが共に発振条件を満たす発振周波数（通過周波数であり、図３の横軸の値である。）を決定する。電圧制御型発振器１０，１２等の電圧制御型発振器の発振条件とは、負性抵抗部１０ｂのインピーダンスの実数部の値と、一端子回路１および一端子回路１ａのそれぞれのインピーダンスの実数部の値との和が負となり、且つ、負性抵抗部１０ｂのインピーダンスの虚数部の値と、一端子回路１および一端子回路１ａのそれぞれのインピーダンスの虚数部の値との和がゼロとなる、という条件である。電圧制御型発振器１０と電圧制御型発振器１２とは同一の負性抵抗部１０ｂを備えるので、電圧制御型発振器１０と電圧制御型発振器１２とが同時に発振条件を満たすようにするために、図３の（Ａ）部に示すように、負性抵抗部１０ｂのインピーダンスの虚数部の値と、一端子回路１および一端子回路１ａのそれぞれのインピーダンスの虚数部の値とが同一（略４８［Ω］）となるような発振周波数（略９．６［ＧＨｚ］）が採用される。発振周波数がこのような略９．６［ＧＨｚ］の場合、図３の（Ｂ）部に示すように、一端子回路１のインピーダンスの実数部の値が略０．２３［Ω］となり、一端子回路１ａのインピーダンスの実数部の値が略１．３８［Ω］となる。従って、発振条件を満たす略９．６［ＧＨｚ］の発振周波数の場合、図３の（Ｃ）部に示すように、一端子回路１のＱ値が２０８となり、一端子回路１ａのＱ値が３４．９となる。以上のように、実施形態に係る一端子回路１では、従来の一端子回路１ａと比較して、Ｑ値が大幅に向上している。
【００２６】
図４を説明する。図４は、電圧制御型発振器１０の周波数特性および位相雑音特性と、電圧制御型発振器１２の周波数特性および位相雑音特性とを比較するための図である。図４の（Ａ）部は、電圧制御型発振器１０の共振器部１０ａに端子４ｄから印加される電圧（Vtune）の値［Ｖ］に応じた一端子回路１の通過周波数（FREQUENCY）の値［ＧＨｚ］（曲線Ｇ１ｅ）と、電圧制御型発振器１２の共振器部１０ｅに端子４ｄから印加される電圧（Vtune）の値［Ｖ］に応じた一端子回路１ａの通過周波数（FREQUENCY）の値［ＧＨｚ］（曲線Ｇ２ｅ）とが示されている。図４の（Ａ）部の横軸には端子４ｄから印加される電圧（Vtune）の値［Ｖ］が示され、縦軸には通過周波数（FREQUENCY）の値［ＧＨｚ］が示されている。図４の（Ｂ）部は、電圧制御型発振器１０の共振器部１０ａに端子４ｄから印加される電圧（Vtune）の値［Ｖ］に応じた一端子回路１の位相雑音（PHASE  NOISE  at  100kHz-off）の値［ｄＢｃ／Ｈｚ］（曲線Ｇ１ｆ）と、電圧制御型発振器１２の共振器部１０ｅに端子４ｄから印加される電圧（Vtune）の値［Ｖ］に応じた一端子回路１ａの位相雑音（PHASE  NOISE  at  100kHz-off）の値［ｄＢｃ／Ｈｚ］（曲線Ｇ２ｆ）とが示されている。図４の（Ｂ）部の横軸には端子４ｄから印加される電圧（Vtune）の値［Ｖ］が示され、縦軸には位相雑音（PHASE  NOISE  at  100kHz-off）の値［ｄＢｃ／Ｈｚ］が示されている。
【００２７】
図４の（Ａ）部に示すように、電圧制御型発振器１０は、電圧制御型発振器１２に比較して、端子４ｄから印加される電圧（Vtune）の値の変化に対し、通過周波数（FREQUENCY）の値の変化が緩やかになっている。従って、図４の（Ｂ）部に示すように、電圧制御型発振器１０では、電圧制御型発振器１２に比較して、位相雑音（PHASE  NOISE  at  100kHz-off）の値が、−８ｄＢ程度の大幅な低減が実現されている。
【００２８】
図５を参照して、実施形態に係る一端子回路１の他の適用例を説明する。図５には、二つの一端子回路１を備えるプッシュプッシュ発振器１１の構成が示されている。プッシュプッシュ発振器１１は、端子４ｅ、端子４ｃ３、二つの共振器部１１ａ、二つの端子４ｃ１を備える。図５において、二つの共振器部１１ａ、二つの端子４ｃ１のそれぞれは、図５の説明のために設けた仮想的な基準線Ｋ１に対して対称に設けられている。基準線Ｋ１は、端子４ｅおよび端子４ｃ３を含む。端子４ｅには、連続的に変化できる電圧が印可され、端子４ｅから印加される電圧の値に応じて、バラクタダイオード１０ｃ１の容量が変化し、一端子回路１の通過波長が変化する。端子４ｃ３は、共振器部１１ａによって発振される発振信号を出力する。基準線Ｋ１を仮想グランドとして発振条件が満たされれば、二つの共振器部１１ａのそれぞれで、互いに逆位相の信号が発振される。
【００２９】
プッシュプッシュ発振器１１において、共振器部１１ａは一端子回路１、負性抵抗部１０ｄ、バラクタダイオード１０ｃ１を備え、入力端子２ａは負性抵抗部１０ｄに接続され、スルー端子２ｃはバラクタダイオード１０ｃ１に接続され、アイソレーション端子２ｄは接地される。負性抵抗部１０ｄは、負性抵抗部１０ｂと同様に、キャパシタ１０ｂ１、キャパシタ１０ｂ３、キャパシタ１０ｂ４、トランジスタ１０ｂ２、インダクタ１０ｂ５を備えるが、負性抵抗部１０ｂが備えるキャパシタ１０ｂ６を備えない。負性抵抗部１０ｄは抵抗素子１０ｂ７を備えるが、負性抵抗部１０ｂは抵抗素子１０ｂ７を備えない。キャパシタ１０ｂ１の一端は、入力端子２ａ、端子３ａに接続される。キャパシタ１０ｂ１の他端は、トランジスタ１０ｂ２のベース、キャパシタ１０ｂ３の一端に接続される。キャパシタ１０ｂ３の他端は、キャパシタ１０ｂ４の一端、トランジスタ１０ｂ２のエミッタに接続される。キャパシタ１０ｂ４の他端は、端子４ｃ３に接続される。トランジスタ１０ｂ２のエミッタは、抵抗素子１０ｂ７を介してインダクタ１０ｂ５の一端に接続される。インダクタ１０ｂ５の他端は、接地される。トランジスタ１０ｂ２のコレクタは、端子４ｃ１に接続される。負性抵抗部１０ｄにおいて、キャパシタ１０ｂ１、キャパシタ１０ｂ３、キャパシタ１０ｂ４と、トランジスタ１０ｂ２のベースとの接続の形態は、負性抵抗部１０ｂの場合と同様である。また、バラクタダイオード１０ｃ１のカソードは、端子４ｅに接続される。バラクタダイオード１０ｃ１のアノードは、一端子回路１のスルー端子２ｃに接続される。
【００３０】
二つの共振器部１１ａのそれぞれの発振信号の原振は互いに逆の位相を有するので、図６の（Ａ）部に示すように、プッシュプッシュ発振器１１の対称点である端子４ｃ１、端子４ｃ３ではこれらの原振は互いに打消しあい、端子４ｃ１、端子４ｃ３は接地されている場合と等価となり、従って、端子４ｃ１からはほとんど出力されない。共振器部１１ａの原振は、端子４ｃ１の側において出力負荷を受けることがないので、通常の発振器の場合よりも出力の大きい原振が共振器部１１ａの閉ループ内に生じてトランジスタ１０ｂ２（負性抵抗部）に入力し、よってトランジスタ１０ｂ２では２倍波を含む高周波が生じる。二つの共振器部１１ａのそれぞれの偶数次の高周波（２倍波を含む）（even  mode）は、図６の（Ｂ）部に示すように、プッシュプッシュ発振器１１の対称点である端子４ｃ１、端子４ｃ３が開放端として機能するので、端子４ｃ３において同相合成されて端子４ｃ３から出力される。二つの共振器部１１ａのそれぞれの奇数次の高周波（原振を含む）（odd  mode）は、図６の（Ａ）部に示すように、端子４ｃ１、端子４ｃ３において互いに打消しあい、端子４ｃ１、端子４ｃ３が接地されている場合と等価となり、よって端子４ｃ３からはほとんど出力されない。
【００３１】
プッシュプッシュ発振器１１においては、共振器部１１ａの原振が低減されるので位相雑音特性に優れるという効果、高周波特性の低い能動素子でも周波数の高い発振器として機能できるという効果、さらに、二つの共振器部１１ａのそれぞれの原振に対する奇数次の高周波は互いに打消しあうので原振を逓倍して２倍波を得る場合と比較して原振を抑制するためのフィルタ等の素子が不要となるという効果、等が奏される。
【００３２】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００３３】
本発明に係る一端子回路は、例えば、Ｑ値が向上され位相雑音が低減される発振器に用いられることができる。
【符号の説明】
【００３４】
１，１ａ…一端子回路、１０，１２…電圧制御型発振器、１０ａ，１０ｅ，１１ａ…共振器部、１０ｂ，１０ｄ…負性抵抗部、１０ｂ１，１０ｂ３，１０ｂ４，１０ｂ６…キャパシタ、１０ｂ２…トランジスタ、１０ｂ５，１０ｃ２…インダクタ、１０ｂ７…抵抗素子、１０ｃ１…バラクタダイオード、１１…プッシュプッシュ発振器、２…結合線路、２２ａ，２２ｂ…共振線路、２ａ…入力端子、２ｂ…カップリング端子、２ｃ…スルー端子、２ｄ…アイソレーション端子、３…伝送線路、３ａ，３ｂ，４ａ，４ｂ，４ｃ１，４ｃ２，４ｃ３，４ｄ，４ｅ…端子、Ｇａ…間隔、Ｋ１…基準線、Ｗ１，Ｗ２…幅。
【図１】
2016158245.tif 000006
【図２】
2016158245.tif 000007
【図３】
2016158245.tif 000008
【図４】
2016158245.tif 000009
【図５】
2016158245.tif 000010
【図６】
2016158245.tif 000011
【図７】
2016158245.tif 000012