(57)【要約】【課題】キャリア寿命を向上可能であり、かつゲート絶縁膜の絶縁破壊を抑制可能な炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法を提供する。【解決手段】炭化珪素基板１０は、炭化珪素エピタキシャル層１２を有する。炭化珪素エピタキシャル層１２は、第１主面１２ｂと、第１主面１２ｂと反対側の第２主面１２ｄとを有する。第２主面１２ｄに対して垂直な方向における炭化珪素エピタキシャル層１２の厚みＴ１は５０μｍ以上である。炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口するピット４の最大深さＤ１は５ｎｍ以下である。【選択図】図１
2016127177.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素エピタキシャル層を備え、
前記第２主面に対して垂直な方向における前記炭化珪素エピタキシャル層の厚みは５０μｍ以上であり、
前記炭化珪素エピタキシャル層中に存在するＺ1/2センターの密度は、１×１０12ｃｍ-3以下であり、
貫通転位または基底面転位に起因し、かつ前記第２主面に開口するピットの最大深さは５ｎｍ以下である、炭化珪素基板。
【請求項２】
前記炭化珪素エピタキシャル層は、ｐ型およびｎ型のいずれかを付与可能な不純物を含み、
前記不純物の濃度は、１×１０15ｃｍ-3以下である、請求項１に記載の炭化珪素基板。
【請求項３】
キャリア寿命は、１マイクロ秒以上である、請求項１または請求項２に記載の炭化珪素基板。
【請求項４】
請求項１〜請求項３のいずれか１項に記載された炭化珪素基板と、
前記第２主面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極とを備え、
６．５ｋＶ以上の耐圧を有する、炭化珪素半導体装置。
【請求項５】
炭化珪素単結晶基板上に炭化珪素エピタキシャル層が設けられた炭化珪素エピタキシャル基板を準備する工程を備え、
前記炭化珪素エピタキシャル層は、前記炭化珪素単結晶基板と接する第１主面と、前記第１主面と反対側の第２主面とを有し、さらに、
前記第２主面を酸化することで前記炭化珪素エピタキシャル層に接する酸化膜を形成する工程と、
前記炭化珪素エピタキシャル層から前記酸化膜を除去することにより、前記炭化珪素エピタキシャル層の第３主面を露出させる工程と、
前記第３主面を露出させる工程後、前記炭化珪素エピタキシャル基板をアニールする工程と、
前記炭化珪素エピタキシャル基板をアニールする工程後、前記第３主面を含む表面層を除去することにより、前記炭化珪素エピタキシャル層の第４主面を露出させる工程とを備え、
前記酸化膜を形成する工程において、貫通転位または基底面転位に起因し、かつ５ｎｍよりも大きい深さを有するピットが前記炭化珪素エピタキシャル層に形成され、
前記第４主面を露出させる工程において、前記ピットの最大深さは５ｎｍ以下となる、炭化珪素基板の製造方法。
【請求項６】
前記第４主面を露出させる工程において、前記第３主面に対して化学機械研磨が行われる、請求項５に記載の炭化珪素基板の製造方法。
【請求項７】
前記第１主面に対して垂直な方向において、前記酸化膜の厚みは、１００μｍ以上である、請求項５または請求項６に記載の炭化珪素基板の製造方法。
【請求項８】
前記炭化珪素エピタキシャル基板をアニールする工程後において、前記炭化珪素エピタキシャル層中に存在するＺ1/2センターの密度は、１×１０12ｃｍ-3以下である、請求項５〜請求項７のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項９】
前記酸化膜を除去する工程後であって、前記炭化珪素エピタキシャル基板をアニールする工程前に、前記第３主面上に炭素膜を形成する工程をさらに備え、
前記炭化珪素エピタキシャル基板をアニールする工程では、前記第３主面上に前記炭素膜が形成された状態で前記炭化珪素エピタキシャル基板がアニールされる、請求項５〜請求項８のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項１０】
前記炭化珪素エピタキシャル基板をアニールする工程において、前記炭化珪素エピタキシャル基板は、１４００℃以上２０００℃以下でアニールされる、請求項５〜請求項９のいずれか１項に記載の炭化珪素基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法に関する。
【背景技術】
【０００２】
炭化珪素は、高い絶縁破壊電界強度を有することから、シリコンに代わる次世代パワー半導体装置用の材料として注目されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｔ．Ｈｉｙｏｓｈｉ、外１名，”Ｅｌｉｍｉｎａｔｉｏｎ  ｏｆ  ｔｈｅ  Ｍａｊｏｒ  Ｄｅｅｐ  Ｌｅｖｅｌｓ  ｉｎ  ｎ−  ａｎｄ ｐ−  Ｔｙｐｅ  ４Ｈ−ＳｉＣ  ｂｙ  Ｔｗｏ−Ｓｔｅｐ  Ｔｈｅｒｍａｌ  Ｔｒｅａｔｍｅｎｔ”Ａｐｐｌ．  Ｐｈｙｓ．  Ｅｘｐｒｅｓｓ  ２，２００９，０９１１０１
【発明の概要】
【発明が解決しようとする課題】
【０００４】
たとえば５ｋＶ以上の高耐圧を有する炭化珪素パワー半導体装置を実現するためには、５０μｍ以上程度の厚みを有する厚い炭化珪素エピタキシャル層が必要になる。炭化珪素エピタキシャル層中には、Ｚ1/2センターと呼ばれる炭素空孔に起因する点欠陥が存在する。Ｚ1/2センターのエネルギー準位は、Ｅｃ（伝導帯の底のエネルギー）−０．６５ｅＶである。Ｚ1/2センターは、いわゆるライフタイムキラーであり、Ｚ1/2センターの密度が高くなるとキャリア寿命が短くなる。特に、バイポーラ半導体装置においては、キャリア寿命が短いと十分な伝導度変調が起きないため、オン抵抗は高くなる。
【０００５】
Ｔ．Ｈｉｙｏｓｈｉ、外１名，”Ｅｌｉｍｉｎａｔｉｏｎ  ｏｆ  ｔｈｅ  Ｍａｊｏｒ  Ｄｅｅｐ  Ｌｅｖｅｌｓ  ｉｎ  ｎ−  ａｎｄ ｐ−  Ｔｙｐｅ  ４Ｈ−ＳｉＣ  ｂｙ  Ｔｗｏ−Ｓｔｅｐ  Ｔｈｅｒｍａｌ  Ｔｒｅａｔｍｅｎｔ”Ａｐｐｌ．  Ｐｈｙｓ．  Ｅｘｐｒｅｓｓ  ２，２００９，０９１１０１（非特許文献１）は、炭化珪素を熱酸化することにより、Ｚ1/2センターの密度を低減することを開示している。炭化珪素エピタキシャル層の表面を熱酸化すると、当該表面付近の珪素は、酸素と反応して二酸化珪素膜となる。一方で、当該表面付近の炭素は、炭化珪素エピタキシャル層内に残存する。残存した炭素が炭化珪素エピタキシャル層中のＺ1/2センターと再結合することにより、炭化珪素エピタキシャル層の表層に存在するＺ1/2センターは消失する。炭化珪素エピタキシャル層をアニールすると、炭素が炭化珪素エピタキシャル層の深層にまで拡散する。これにより、炭化珪素エピタキシャル層の深層に存在しているＺ1/2センターを消失させることができる。結果として、厚い炭化珪素エピタキシャル層のキャリア寿命を向上させることができる。
【０００６】
しかしながら、たとえば５０μｍ以上程度の厚みを有する厚い炭化珪素エピタキシャル層の表面を熱酸化した後にアニールを実施してＺ1/2センターを低減させた炭化珪素エピタキシャル層を用いた炭化珪素半導体装置において、炭化珪素エピタキシャル層上に配置されたゲート絶縁膜の絶縁破壊耐性が劣化する場合があった。
【０００７】
本発明の一態様の目的は、キャリア寿命を向上可能であり、かつゲート絶縁膜の絶縁破壊を抑制可能な炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る炭化珪素基板は、炭化珪素エピタキシャル層を備える。炭化珪素エピタキシャル層は、第１主面と、第１主面と反対側の第２主面とを有する。第２主面に対して垂直な方向における炭化珪素エピタキシャル層の厚みは５０μｍ以上である。炭化珪素エピタキシャル層中に存在するＺ1/2センターの密度は、１×１０12ｃｍ-3以下である。貫通転位または基底面転位に起因し、かつ第２主面に開口するピットの最大深さは５ｎｍ以下である。
【０００９】
本発明の一態様に係る炭化珪素基板の製造方法は以下の工程を備えている。炭化珪素単結晶基板上に炭化珪素エピタキシャル層が設けられた炭化珪素エピタキシャル基板が準備される。炭化珪素エピタキシャル層は、炭化珪素単結晶基板と接する第１主面と、第１主面と反対側の第２主面とを有する。第２主面を酸化することで炭化珪素エピタキシャル層に接する酸化膜が形成される。炭化珪素エピタキシャル層から酸化膜を除去することにより、炭化珪素エピタキシャル層の第３主面を露出させる。第３主面を露出させた後、炭化珪素エピタキシャル基板がアニールされる。炭化珪素エピタキシャル基板がアニールされた後、第３主面を含む表面層を除去することにより、炭化珪素エピタキシャル層の第４主面が露出する。酸化膜を形成する工程において、貫通転位または基底面転位に起因し、かつ５ｎｍよりも大きい深さを有するピットが炭化珪素エピタキシャル層に形成される。第４主面を露出させる工程において、ピットの最大深さは５ｎｍ以下となる。
【発明の効果】
【００１０】
上記によれば、キャリア寿命を向上可能であり、かつゲート絶縁膜の絶縁破壊耐性の劣化を抑制可能な炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る炭化珪素基板の構成を示す断面模式図である。
【図２】本発明の実施の形態２に係る炭化珪素半導体装置の構成を示す断面模式図である。
【図３】本発明の実施の形態３に係る炭化珪素基板の製造方法を概略的に示すフローチャートである。
【図４】本発明の実施の形態３に係る炭化珪素基板の製造方法の変形例を概略的に示すフローチャートである。
【図５】本発明の実施の形態３に係る炭化珪素基板の製造方法の第１工程を示す断面模式図である。
【図６】本発明の実施の形態３に係る炭化珪素基板の製造方法の第２工程を示す断面模式図である。
【図７】本発明の実施の形態３に係る炭化珪素基板の製造方法の第３工程を示す断面模式図である。
【図８】本発明の実施の形態３に係る炭化珪素基板の製造方法の第４工程を示す断面模式図である。
【図９】本発明の実施の形態３に係る炭化珪素基板の製造方法の第５工程を示す断面模式図である。
【図１０】本発明の実施の形態３に係る炭化珪素基板の製造方法の第６工程を示す断面模式図である。
【発明を実施するための形態】
【００１２】
発明者は、厚い炭化珪素エピタキシャル層を有する炭化珪素基板上に形成されるゲート絶縁膜の絶縁破壊耐性が劣化する原因について鋭意研究を行った結果、以下の知見を得て本発明の一態様を見出した。
【００１３】
厚い炭化珪素エピタキシャル層の深層にまで炭素を拡散させるためには、炭化珪素エピタキシャル層内に炭素原子を大量に遊離させる必要がある。そのためには、炭化珪素エピタキシャル層の熱酸化時間を長くして、珪素を大量に消費することで熱酸化膜の厚みを大きくすることが考えられる。炭化珪素エピタキシャル層中には、通常、貫通転位および基底面転位が存在する。貫通転位および基底面転位の周囲の炭化珪素の酸化速度は、貫通転位および基底面転位が存在しない炭化珪素の酸化速度よりも高い。そのため、炭化珪素エピタキシャル層をアニールすると、炭化珪素エピタキシャル層の表面に露出している貫通転位および基底面転位の周囲の炭化珪素が高速で酸化されることにより、表面に開口するような形状を有するピットが形成される。当該ピット上にゲート絶縁膜を形成すると、ピット近傍のゲート絶縁膜の部分に電界が集中することで、ゲート絶縁膜の絶縁破壊が発生し易くなると考えられる。特にピットの深さが５ｎｍよりも大きい場合、ゲート絶縁膜の絶縁破壊が発生し易くなると考えられる。
【００１４】
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
【００１５】
（１）本発明の一態様に係る炭化珪素基板１０は、炭化珪素エピタキシャル層１２を備える。炭化珪素エピタキシャル層１２は、第１主面１２ｂと、第１主面１２ｂと反対側の第２主面１２ｄとを有する。第２主面１２ｄに対して垂直な方向における炭化珪素エピタキシャル層１２の厚みＴ１は５０μｍ以上である。炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口するピット４の最大深さＤ１は５ｎｍ以下である。
【００１６】
なお、ピット４の最大深さは５ｎｍ以下であるとは、第２主面１２ｄに垂直な方向において、第２主面１２ｄからピット４の最深部までの長さが５ｎｍ以下であることを意味する。また第２主面１２ｄに開口するピット４が複数存在している場合においては、複数のピット４の中で、第２主面１２ｄからピット４の最深部までの長さが最も大きいピットの深さが５ｎｍ以下であることを意味する。言い換えれば、第２主面１２ｄに開口する全てのピット４の深さが５ｎｍ以下である。
【００１７】
上記（１）に係る炭化珪素基板１０によれば、貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口するピット４の最大深さは５ｎｍ以下である。これにより、第２主面１２ｄ上に形成されるゲート絶縁膜の絶縁破壊耐性の劣化を抑制可能である。また炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。これにより、キャリア寿命を向上可能である。
【００１８】
（２）上記（１）に係る炭化珪素基板１０において好ましくは、炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含む。不純物の濃度は、１×１０15ｃｍ-3以下である。これにより、炭化珪素半導体装置の耐圧を向上可能である。
【００１９】
（３）上記（１）または（２）に係る炭化珪素基板１０において好ましくは、キャリア寿命は、１マイクロ秒以上である。これにより、当該炭化珪素基板１０を用いてバイポーラ半導体装置を製造する場合において、伝導度変調の効果によってオン抵抗を低減可能である。
【００２０】
（４）本発明の一態様に係る炭化珪素半導体装置１００は、上記（１）〜（３）のいずれかに記載の炭化珪素基板１０と、ゲート絶縁膜５７と、ゲート電極５１とを備えている。ゲート絶縁膜５７は、第２主面１２ｄ上に設けられている。ゲート電極５１は、ゲート絶縁膜５７上に設けられている。炭化珪素半導体装置１００は、６．５ｋＶ以上の耐圧を有する。
【００２１】
上記（４）に係る炭化珪素半導体装置１００によれば、貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口するピット４の最大深さは５ｎｍ以下である。これにより、第２主面１２ｄ上に形成されるゲート絶縁膜５７の絶縁破壊耐性の劣化を抑制可能である。また炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。これにより、キャリア寿命を向上可能である。
【００２２】
（５）本発明の一態様に係る炭化珪素基板１０の製造方法は以下の工程を備えている。炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層１２が設けられた炭化珪素エピタキシャル基板２０が準備される。炭化珪素エピタキシャル層１２は、炭化珪素単結晶基板１１と接する第１主面１２ｂと、第１主面１２ｂと反対側の第２主面１２ａとを有する。第２主面１２ａを酸化することで炭化珪素エピタキシャル層１２に接する酸化膜５が形成される。炭化珪素エピタキシャル層１２から酸化膜５を除去することにより、炭化珪素エピタキシャル層１２の第３主面１２ｃを露出させる。第３主面１２ｃを露出させた後、炭化珪素エピタキシャル基板２０がアニールされる。炭化珪素エピタキシャル基板２０がアニールされた後、第３主面１２ｃを含む表面層１２ｅを除去することにより、炭化珪素エピタキシャル層１２の第４主面１２ｄが露出する。酸化膜５を形成する工程において、貫通転位２または基底面転位３に起因し、かつ５ｎｍよりも大きい深さを有するピット４が炭化珪素エピタキシャル層１２に形成される。第４主面１２ｄを露出させる工程において、ピット４の最大深さＤ１は５ｎｍ以下となる。
【００２３】
上記（５）に係る炭化珪素基板１０の製造方法によれば、第４主面１２ｄを露出させる工程において、ピット４の最大深さは５ｎｍ以下となる。これにより、第４主面１２ｄ上に形成されるゲート絶縁膜５７の絶縁破壊耐性の劣化を抑制可能である。また第２主面１２ａを酸化することで炭化珪素エピタキシャル層１２に接する酸化膜５が形成された後、炭化珪素エピタキシャル基板２０がアニールされる。これにより、炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度を低減可能であるので、キャリア寿命を向上可能である。
【００２４】
（６）上記（５）に係る炭化珪素基板１０の製造方法において好ましくは、第４主面１２ｄを露出させる工程において、第３主面１２ｃに対して化学機械研磨が行われる。これにより、ピット４の最大深さを容易に低減可能である。
【００２５】
（７）上記（５）または（６）に係る炭化珪素基板１０の製造方法において好ましくは、第１主面１２ｂに対して垂直な方向において、酸化膜５の厚みＴ２は、１００μｍ以上である。これにより、炭化珪素エピタキシャル層１２に多量の炭素を供給することができるので、厚い炭化珪素エピタキシャル層１２の深層におけるＺ1/2センターの密度を低減することができる。
【００２６】
（８）上記（５）〜（７）のいずれかに係る炭化珪素基板１０の製造方法において好ましくは、炭化珪素エピタキシャル基板２０をアニールする工程後において、炭化珪素エピタキシャル層１２中に存在するＺ1/2センターの密度は、１×１０12ｃｍ-3以下である。これにより、キャリア寿命を向上可能である。
【００２７】
（９）上記（５）〜（８）のいずれかに係る炭化珪素基板１０の製造方法において好ましくは、酸化膜５を除去する工程後であって、炭化珪素エピタキシャル基板２０をアニールする工程前に、第３主面１２ｃ上に炭素膜７を形成する工程をさらに備える。炭化珪素エピタキシャル基板２０をアニールする工程では、第３主面１２ｃ上に炭素膜７が形成された状態で炭化珪素エピタキシャル基板２０がアニールされる。これにより、第３主面１２ｃが炭素膜７に覆われた状態で炭化珪素エピタキシャル基板２０がアニールされるので、第３主面１２ｃから炭化珪素エピタキシャル層１２の外部に炭素が拡散することを抑制することができる。
【００２８】
（１０）上記（５）〜（９）のいずれかに係る炭化珪素基板１０の製造方法において好ましくは、炭化珪素エピタキシャル基板２０をアニールする工程において、炭化珪素エピタキシャル基板２０は、１４００℃以上２０００℃以下でアニールされる。炭化珪素エピタキシャル基板２０を１４００℃以上とすることにより、炭素を炭化珪素エピタキシャル基板２０の深層まで拡散させることができる。炭化珪素エピタキシャル基板２０を２０００℃以下とすることにより、炭化珪素が昇華することを抑制することができる。
【００２９】
[本発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００３０】
（実施の形態１：炭化珪素基板）
まず、本発明の実施の形態１に係る炭化珪素基板１０の構成について説明する。
【００３１】
図１に示されるように、本実施形態に係る炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素エピタキシャル層１２とを主に有している。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈを有する六方晶炭化珪素により構成されている。炭化珪素エピタキシャル層１２は、炭化珪素単結晶基板１１上に設けられている。炭化珪素エピタキシャル層１２は、炭化珪素単結晶基板１１と接する第１主面１２ｂと、第１主面１２ｂと反対側の第２主面１２ｄとを有する。第２主面１２ｄに対して垂直な方向における炭化珪素エピタキシャル層１２の厚みＴ１は５０μｍ以上である。好ましくは、炭化珪素エピタキシャル層１２の厚みＴ１は、１００μｍ以上であり、より好ましくは１５０μｍ以上でもあり、さらに好ましくは２００μｍ以上であり、さらに好ましくは３００μｍ以上である。
【００３２】
炭化珪素エピタキシャル層１２中には複数のＺ1/2センター１が存在している。Ｚ1/2センター１とは、炭素空孔に起因した点欠陥である。炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。好ましくは、Ｚ1/2センター１の密度は、５×１０11ｃｍ-3以下である。Ｚ1/2センター１の密度は、たとえばＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって測定することができる。なお、「Ｚ1/2センター１の密度は１×１０12ｃｍ-3以下である」とは、Ｚ1/2センター１の密度の平均値が１×１０12ｃｍ-3以下であることを意味する。たとえば、炭化珪素エピタキシャル層１２中の任意の１０カ所の領域をＤＬＴＳにより測定し、当該１０カ所の領域のＺ1/2センター１の密度の平均値を求めることにより、Ｚ1/2センター１の密度が計算される。炭化珪素エピタキシャル層１２中には、貫通転位２および基底面転位３の少なくともいずれかの転位が存在している。貫通転位２は、貫通螺旋転位であってもよいし、貫通刃状転位であってもよい。基底面転位３は、｛０００１｝面内に伸長する転位である。
【００３３】
炭化珪素エピタキシャル層１２の第２主面１２ｄには、複数のピット４が存在していてもよい。当該ピット４は、貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口する。言い換えれば、当該ピット４は、第１主面１２ｂ側から第２主面１２ｄ側に向かうに従って、断面視（第２主面１２ｄに対して平行な方向に沿った視野）におけるピット４の幅が広くなるように形成されている。当該ピット４の底部において、貫通転位２または基底面転位３は、当該ピット４の最深部に繋がっている。当該ピット４の最大深さＤ１は５ｎｍ以下である。好ましくは、当該ピット４の最大深さＤ１は４ｎｍ以下であり、より好ましくは３ｎｍ以下である。断面視において、ピット４は、たとえばＶ字形状である。
【００３４】
好ましくは、炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含む。ｐ型を付与可能な不純物とは、たとえばアルミニウムまたはホウ素などである。ｎ型を付与可能な不純物とは、たとえば窒素またはリンなどである。当該不純物の濃度は、たとえば５×１０13ｃｍ-3以上１×１０15ｃｍ-3以下である。たとえば、耐圧が６．５ｋＶのパワー半導体を実現するためには、炭化珪素エピタキシャル層１２の厚みが５０μｍ以上６０μｍ以下程度であり、炭化珪素エピタキシャル層１２が含む窒素の濃度は、５×１０14ｃｍ-3以上３×１０15ｃｍ-3以下程度である。たとえば、耐圧が１０ｋＶのパワー半導体を実現するためには、炭化珪素エピタキシャル層１２の厚みが８０μｍ以上１２０μｍ以下程度であり、炭化珪素エピタキシャル層１２が含む窒素の濃度は、１×１０14ｃｍ-3以上１×１０15ｃｍ-3以下程度である。たとえば、耐圧が３０ｋＶのパワー半導体を実現するためには、炭化珪素エピタキシャル層１２の厚みが３００μｍ程度であり、炭化珪素エピタキシャル層１２が含む窒素の濃度は、５×１０13ｃｍ-3以上５×１０14ｃｍ-3以下程度である。
【００３５】
炭化珪素エピタキシャル層１２が含む不純物の種類および濃度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。キャリア寿命は、好ましくは、１マイクロ秒以上であり、より好ましくは１．５マイクロ秒以上である。典型的なキャリア寿命は、たとえば０．９マイクロ秒以下である。キャリア寿命は、たとえば２５マイクロ秒以下であってもよい。キャリア寿命は、たとえばμ−ＰＣＤ（Ｍｉｃｒｏｗａｖｅ  Ｐｈｏｔｏ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  Ｄｅｃａｙ）法により測定することができる。当該μ−ＰＣＤ法によれば、炭化珪素エピタキシャル層１２に対してパルス光を照射することで過剰キャリアを生成し、過剰キャリアの再結合と共に減少する導電率をマイクロ波の反射率から測定することで、キャリア寿命が求められる。
【００３６】
次に、実施の形態１に係る炭化珪素基板１０の作用効果について説明する。
実施の形態１に係る炭化珪素基板１０によれば、貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口するピット４の最大深さＤ１は５ｎｍ以下である。これにより、第２主面１２ｄ上に形成されるゲート絶縁膜の絶縁破壊耐性の劣化を抑制可能である。また炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。これにより、キャリア寿命を向上可能である。
【００３７】
また実施の形態１に係る炭化珪素基板１０によれば、炭化珪素エピタキシャル層１２は、ｐ型およびｎ型のいずれかを付与可能な不純物を含む。不純物の濃度は、１×１０15ｃｍ-3以下である。これにより、炭化珪素半導体装置の耐圧を向上可能である。
【００３８】
さらに実施の形態１に係る炭化珪素基板１０によれば、キャリア寿命は、１マイクロ秒以上である。これにより、当該炭化珪素基板１０を用いてバイポーラ半導体装置を製造する場合において、伝導度変調の効果によってオン抵抗を低減可能である。
【００３９】
（実施の形態２：炭化珪素半導体装置）
次に、本発明の実施の形態２に係る炭化珪素半導体装置１００としてのＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の構成について説明する。
【００４０】
図２に示されるように、本実施形態に係るＩＧＢＴ１００は、炭化珪素エピタキシャル層１２と、ゲート絶縁膜５７と、ゲート電極５１と、層間絶縁膜５６と、エミッタ電極５２と、コレクタ電極５３と、上部配線５４と、下部配線５５とを主に有しているバイポーラ半導体装置である。炭化珪素基板１０は、炭化珪素エピタキシャル層１２と、コレクタ領域６５とを主に有している。
【００４１】
炭化珪素エピタキシャル層１２は、第１主面１２ｂと、第１主面１２ｂと反対側の第２主面１２ｄとを有する。炭化珪素エピタキシャル層１２の第２主面１２ｄに、貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口するピット４が存在している（図２中において、貫通転位２、基底面転位３およびピット４は省略している）。当該ピット４の最大深さは５ｎｍ以下である。第２主面１２ｄに対して垂直な方向における炭化珪素エピタキシャル層１２の厚みは５０μｍ以上である。炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。ＩＧＢＴ１００の耐圧は、たとえば６．５ｋＶ以上であり、好ましくは１０ｋＶ以上である。炭化珪素エピタキシャル層１２に形成されたピット４のサイズ、炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度、炭化珪素エピタキシャル層１２の厚み、炭化珪素エピタキシャル層１２が含む不純物の濃度は、実施の形態１と同様である。
【００４２】
炭化珪素エピタキシャル層１２は、ドリフト領域６１と、ベース領域６２と、エミッタ領域６３と、コンタクト領域６４とを主に有している。ドリフト領域６１は、たとえば窒素などのｎ型を付与可能なｎ型不純物を含んでおり、ｎ型（第１導電型）を有する。ベース領域６２は、たとえばアルミニウムなどのｐ型を付与可能なｐ型不純物を含んでおり、ｐ型（第２導電型）を有する。エミッタ領域６３は、たとえばリンなどのｎ型を付与可能なｎ型不純物を含んでおり、ｎ型を有する。エミッタ領域６３は、ベース領域６２によってドリフト領域６１から隔てられている。コンタクト領域６４は、たとえばアルミニウムなどのｐ型を付与可能なｐ型不純物を含んでおり、ｐ型（第２導電型）を有する。コンタクト領域６４は、エミッタ領域６３を貫通し、ベース領域６２に接する。ドリフト領域６１の厚み（つまり炭化珪素エピタキシャル層１２の厚み）は、たとえば１００μｍ程度である。ドリフト領域６１が含む窒素などのｎ型不純物の濃度は、たとえば１×１０14ｃｍ-3以上１×１０15ｃｍ-3以下程度である。
【００４３】
コレクタ領域６５は、たとえばアルミニウムなどのｐ型を付与可能なｐ型不純物を含んでおり、ｐ型（第２導電型）を有する炭化珪素エピタキシャル領域である。コレクタ領域６５は、ドリフト領域６１に接し、ドリフト領域６１によってベース領域６２から隔てられている。コレクタ電極５３は、コレクタ領域６５と接している。コレクタ電極５３は、たとえばコレクタ領域６５とオーミック接合している。下部配線５５は、コレクタ電極５３に接している。コレクタ電極５３は、コレクタ領域６５と下部配線５５とにより挟まれている。
【００４４】
ゲート絶縁膜５７は、第２主面１２ｄ上に設けられている。ゲート絶縁膜５７は、炭化珪素エピタキシャル層１２の第２主面１２ｄにおいて、エミッタ領域６３と、ドリフト領域６１と、ベース領域６２とに接している。エミッタ電極５２は、炭化珪素エピタキシャル層１２の第２主面１２ｄにおいて、エミッタ領域６３およびコンタクト領域６４の各々と接している。好ましくは、エミッタ電極５２は、エミッタ領域６３とオーミック接合している。
【００４５】
ゲート電極５１は、ゲート絶縁膜５７上に設けられている。ゲート電極５１は、ドリフト領域６１と、ベース領域６２と、エミッタ領域６３とに対面して設けられている。層間絶縁膜５６は、ゲート電極５１を覆うように設けられている。層間絶縁膜５６は、ゲート電極５１およびゲート絶縁膜５７の各々に接している。上部配線５４は、層間絶縁膜５６を覆うように設けられており、エミッタ電極５２と接している。
【００４６】
なお上記実施形態においては、ＩＧＢＴを炭化珪素半導体装置の一例として挙げて説明したが、炭化珪素半導体装置はＩＧＢＴに限定されない。炭化珪素半導体装置は、たとえばＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）、ＰｉＮダイオード、ＪＢＳ（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ  Ｄｉｏｄｅ）、サイリスタ等のバイポーラ半導体装置であってもよし、たとえばＭＯＳＦＥＴ、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）等のユニポーラ半導体装置であってもよい。
【００４７】
次に、実施の形態２に係る炭化珪素半導体装置１００の作用効果について説明する。
実施の形態２に係るＩＧＢＴ１００によれば、貫通転位２または基底面転位３に起因し、かつ第２主面１２ｄに開口するピット４の最大深さは５ｎｍ以下である。これにより、第２主面１２ｄ上に形成されるゲート絶縁膜５７の絶縁破壊耐性の劣化を抑制可能である。また炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3以下である。これにより、キャリア寿命を向上可能である。
【００４８】
（実施の形態３：炭化珪素基板の製造方法）
次に、本発明の実施の形態３に係る炭化珪素基板１０の製造方法について説明する。
【００４９】
まず、炭化珪素エピタキシャル基板を準備する工程（Ｓ１０：図３）が実施される。たとえば炭化珪素単結晶インゴットをスライスすることにより炭化珪素単結晶基板１１が準備される。炭化珪素のポリタイプは、たとえば４Ｈである。炭化珪素単結晶基板１１は、たとえば表面１１ａと、裏面１１ｂとを有する。炭化珪素単結晶基板１１の表面１１ａは、たとえば｛０００１｝面または｛０００１｝面からオフした面である。表面１１ａのオフ角は、たとえば１°以上８°以下であり、好ましくは２°以上７°以下であり、より好ましくは３°以上５°以下である。オフ方向は、たとえば＜１１−２０＞方向である。炭化珪素単結晶基板１１は、たとえば窒素などのｎ型を付与可能な不純物を含む。
【００５０】
次に、炭化珪素単結晶基板１１の表面１１ａ上に炭化珪素エピタキシャル層１２が形成される。たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって炭化珪素エピタキシャル層１２をエピタキシャル成長させる。エピタキシャル成長においては、原料ガスとしてたとえばシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）が用いられ、キャリアガスとして水素（Ｈ2）が用いられる。エピタキシャル成長中における炭化珪素単結晶基板１１の温度は、１４００℃以上１７００℃以下程度である。好ましくはエピタキシャル成長において、たとえば窒素などのｎ型不純物が導入される。当該ｎ型不純物の濃度は、たとえば５×１０13ｃｍ-3以上１×１０15ｃｍ-3以下である。第２主面１２ｄに対して垂直な方向における炭化珪素エピタキシャル層１２の厚みＴ１は、たとえば５０μｍ以上である。好ましくは、炭化珪素エピタキシャル層１２の厚みＴ１は、１００μｍ以上であり、より好ましくは１５０μｍ以上でもあり、さらに好ましくは２００μｍ以上であり、さらに好ましくは３００μｍ以上である。
【００５１】
図５に示されるように、炭化珪素単結晶基板１１には、貫通転位２または基底面転位３が形成されていてもよい。貫通転位２は、貫通螺旋転位であってもよいし、貫通刃状転位であってもよい。基底面転位３は、｛０００１｝面内に伸長する転位である。エピタキシャル成長において、炭化珪素単結晶基板１１中に存在していた貫通転位２または基底面転位３は、炭化珪素エピタキシャル層１２に引き継がれ、炭化珪素エピタキシャル層１２の第２主面１２ａに露出する。炭化珪素エピタキシャル層１２は、高密度のＺ1/2センター１を含んでいる。エピタキシャル成長直後において、炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度は、１×１０12ｃｍ-3よりも高い。
【００５２】
以上により、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層１２が設けられた炭化珪素エピタキシャル基板２０が準備される。炭化珪素エピタキシャル層１２は、炭化珪素単結晶基板１１と接する第１主面１２ｂと、第１主面１２ｂと反対側の第２主面１２ａとを有する（図５参照）。
【００５３】
次に、酸化膜を形成する工程（Ｓ２０：図３）が実施される。具体的には、酸素雰囲気下において、炭化珪素エピタキシャル基板２０が、たとえば１３００℃以上の温度で５時間以上加熱される。これにより、炭化珪素エピタキシャル基板２０の第２主面１２ａが酸化されることにより、炭化珪素エピタキシャル層１２に接する酸化膜５が形成される（図６参照）。酸化膜５は、たとえば二酸化珪素を含む。第２主面１２ａを熱酸化して酸化膜５を形成する際、炭化珪素エピタキシャル層１２の第２主面１２ａ付近に存在していた珪素が酸素と反応して二酸化珪素となる。一方、炭化珪素エピタキシャル層１２中には、放出された炭素が、炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１と結合する。Ｚ1/2センター１が炭素と再結合すると、Ｚ1/2センター１は消失する。好ましくは、第１主面１２ｂに対して垂直な方向において、酸化膜５の厚みＴ２は、１００ｎｍ以上であり、より好ましくは、１５０ｎｍ以上である。酸化膜５の厚みＴ２は、たとえば７５０ｎｍ以下である。
【００５４】
図６に示されるように、炭化珪素エピタキシャル基板２０の第２主面１２ａが酸化される際に、第２主面１２ａに露出していた貫通転位２または基底面転位３の周囲の炭化珪素が急速に酸化され、第２主面１２ａにピット４が形成される。第２主面１２ａには、貫通転位２に起因するピット４ｂ、４ｃと、基底面転位３に起因するピット４ａがある。酸化膜５は、ピット４を埋めるように成長する。ピット４の深さＤ２（言い換えれば、ピット４内に存在している酸化膜５の厚み）は、５ｎｍよりも大きくなる。ピット４の深さＤ２は、１０ｎｍ以上となってもよいし、２０ｎｍ以上となってもよい。ピット４の深さＤ２は、たとえば５０ｎｍ以下である。
【００５５】
次に、酸化膜を除去する工程（Ｓ３０：図３）が実施される。具体的には、フッ酸（ＨＦ）を用いて、たとえば酸化膜５が炭化珪素エピタキシャル基板２０から除去される。ドライエッチングを用いて酸化膜５が炭化珪素エピタキシャル基板２０から除去されてもよい。これにより、炭化珪素エピタキシャル層１２の第３主面１２ｃが露出する。貫通転位２または基底面転位３に起因するピット４の内部から酸化膜５が除去される（図７参照）。なお、第２主面１２ａを熱酸化する際に、第２主面１２ａを含む炭化珪素エピタキシャル層１２の表層部分が酸化膜５となる。そのため、酸化膜５を除去して露出した炭化珪素エピタキシャル層１２の第３主面１２ｃは、第２主面１２ａよりも第１主面１２ｂ側に位置する。以上のように、酸化膜５を炭化珪素エピタキシャル層１２から除去して、炭化珪素エピタキシャル層１２の第３主面１２ｃを露出させる。
【００５６】
次に、第３主面上に炭素膜を形成する工程（Ｓ３５：図４）が実施されてもよい。たとえば、炭化珪素エピタキシャル層１２の第３主面１２ｃ上にレジストが形成される。次に、当該レジストをアルゴンなどの不活性雰囲気中で炭化することにより、第３主面１２ｃに接する炭素膜７が形成される（図８参照）。レジストを利用する代わりに、炭素膜７としてのＤＬＣ（Ｄｉａｍｏｎｄ−ｌｉｋｅ  Ｃａｒｂｏｎ）が第３主面１２ｃ上に形成されてもよい。炭素膜７は、第３主面１２ｃに開口したピット４を埋めるように形成されてもよい。以上のように、酸化膜を除去する工程（Ｓ３０：図３）後であって、炭化珪素エピタキシャル基板をアニールする工程（Ｓ４０：図３）前に、第３主面上に炭素膜を形成する工程（Ｓ３５：図４）が実施される。なお、第３主面上に炭素膜を形成する工程（Ｓ３５：図４）は省略されてもよい。
【００５７】
次に、炭化珪素エピタキシャル基板をアニールする工程（Ｓ４０：図３）が実施される。たとえば、炭化珪素エピタキシャル基板２０が１６００℃以上の温度で１時間以上アニールされる。これにより、第３主面１２ｃ付近に存在していた炭素が、炭化珪素エピタキシャル基板２０の深層（つまり第１主面１２ｂ側）に拡散する。拡散された炭素が、炭化珪素エピタキシャル層１２の深層に存在するＺ1/2センター１と再結合することで、深層に存在していたＺ1/2センター１は消失する。炭化珪素エピタキシャル基板をアニールする工程（Ｓ４０：図３）後において、炭化珪素エピタキシャル層１２中に存在するＺ1/2センターの密度は、たとえば１×１０12ｃｍ-3以下であり、好ましくは５×１０11ｃｍ-3以下である。好ましくは、炭化珪素エピタキシャル基板２０は、アルゴンなどの不活性ガス雰囲気下において１４００℃以上２０００℃以下でアニールされる。より好ましくは、炭化珪素エピタキシャル基板２０は、１５００℃以上１８００℃以下でアニールされる。好ましくは、炭化珪素エピタキシャル層１２の第３主面１２ｃ上に炭素膜７が形成された状態で炭化珪素エピタキシャル基板２０がアニールされる。
【００５８】
次に、第４主面を露出させる工程（Ｓ５０：図３）が実施される。第４主面を露出させる工程（Ｓ５０：図３）は、炭化珪素エピタキシャル基板をアニールする工程（Ｓ４０：図３）後に実施される。たとえば、炭化珪素エピタキシャル層１２の第３主面１２ｃに対して化学的機械研磨（ＣＭＰ）が行われることにより、第３主面１２ｃを含む表面層１２ｅが除去される（図１０参照）。第１主面１２ｂに対して垂直な方向に沿った表面層１２ｅの厚みＴ３は、たとえば５ｎｍ以上３００ｎｍ以下である。化学的機械研磨用のスラリーとして、たとえばコロイダルシリカが用いられる。これにより、炭化珪素エピタキシャル層１２の第４主面１２ｄが露出する。酸化膜を形成する工程（Ｓ３０：図３）において、貫通転位２または基底面転位３に起因し、かつ５ｎｍよりも大きい深さを有するピット４が炭化珪素エピタキシャル層１２に形成される。第４主面を露出させる工程（Ｓ５０：図３）においては、貫通転位２または基底面転位３に起因し、かつ５ｎｍよりも大きい深さを有するピット４に対して、ピット４の最大深さが５ｎｍ以下となるまで化学的機械研磨が実施される。つまり、第４主面を露出させる工程（Ｓ５０：図３）において、ピット４の最大深さＤ１は５ｎｍ以下となる。なお、５ｎｍよりも大きい深さを有するピット４は、化学的機械研磨によって完全に除去されてもよいし、最大深さが５ｎｍ以下となるように、ピット４の一部が除去されてもよい。
【００５９】
第４主面を露出させる工程（Ｓ５０：図３）において、化学的機械研磨の代わりに機械研磨（ＭＰ）またはＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）が行われることにより、第３主面１２ｃを含む表面層１２ｅが除去されてもよい。
【００６０】
なお、第３主面上に炭素膜を形成する工程（Ｓ３５：図４）が実施された場合、第４主面を露出させる工程（Ｓ５０：図３）において、たとえば化学的機械研磨により炭素膜７を除去して第３主面１２ｃを露出させた後、引き続き、第３主面１２ｃを含む表面層１２ｅを除去することにより、第４主面１２ｄを露出させてもよい（図９および図１０参照）。代替的に、ドライエッチングまたはウェットエッチングを用いて、炭化珪素エピタキシャル層１２の第３主面１２ｃ上から炭素膜７を除去することにより第３主面１２ｃを露出させた後に、化学的機械研磨により第３主面１２ｃを含む表面層１２ｅを除去することにより、第４主面１２ｄを露出させてもよい。
【００６１】
なお、上記実施形態においては、ｎ型を第１導電型とし、かつｐ型を第２導電型として説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。
【００６２】
次に、実施の形態３に係る炭化珪素基板１０の製造方法の作用効果について説明する。
実施の形態３に係る炭化珪素基板１０の製造方法によれば、第４主面１２ｄを露出させる工程において、ピット４の最大深さＤ１は５ｎｍ以下となる。これにより、第４主面１２ｄ上に形成されるゲート絶縁膜５７の絶縁破壊耐性の劣化を抑制可能である。また第２主面１２ａを酸化することで炭化珪素エピタキシャル層１２に接する酸化膜５が形成された後、炭化珪素エピタキシャル基板２０がアニールされる。これにより、炭化珪素エピタキシャル層１２中に存在するＺ1/2センター１の密度を低減可能であるので、キャリア寿命を向上可能である。
【００６３】
また実施の形態３に係る炭化珪素基板１０の製造方法によれば、第４主面１２ｄを露出させる工程において、第３主面１２ｃに対して化学機械研磨が行われる。これにより、ピット４の最大深さを容易に低減可能である。
【００６４】
さらに実施の形態３に係る炭化珪素基板１０の製造方法によれば、酸化膜５の厚みＴ２は、第１主面１２ｂに対して垂直な方向において、１００μｍ以上である。これにより、炭化珪素エピタキシャル層１２に多量の炭素を供給することができるので、厚い炭化珪素エピタキシャル層１２の深層におけるＺ1/2センターの密度を低減することができる。
【００６５】
さらに実施の形態３に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル基板２０をアニールする工程後において、炭化珪素エピタキシャル層１２中に存在するＺ1/2センターの密度は、１×１０12ｃｍ-3以下である。これにより、キャリア寿命を向上可能である。
【００６６】
さらに実施の形態３に係る炭化珪素基板１０の製造方法によれば、酸化膜５を除去する工程後であって、炭化珪素エピタキシャル基板２０をアニールする工程前に、第３主面１２ｃ上に炭素膜７を形成する工程をさらに備える。炭化珪素エピタキシャル基板２０をアニールする工程では、第３主面１２ｃ上に炭素膜７が形成された状態で炭化珪素エピタキシャル基板２０がアニールされる。これにより、第３主面１２ｃが炭素膜７に覆われた状態で炭化珪素エピタキシャル基板２０がアニールされるので、第３主面１２ｃから炭化珪素エピタキシャル層１２の外部に炭素が拡散することを抑制することができる。
【００６７】
さらに実施の形態３に係る炭化珪素基板１０の製造方法によれば、炭化珪素エピタキシャル基板２０をアニールする工程において、炭化珪素エピタキシャル基板２０は、１４００℃以上２０００℃以下でアニールされる。炭化珪素エピタキシャル基板２０を１４００℃以上とすることにより、炭素を炭化珪素エピタキシャル基板２０の深層まで拡散させることができる。炭化珪素エピタキシャル基板２０を２０００℃以下とすることにより、炭化珪素が昇華することを抑制することができる。
【実施例】
【００６８】
１．サンプル準備
まず、サンプル１〜サンプル３に係るＭＯＳＦＥＴを以下の手順により製造した。サンプル１および２は、比較例に係るＭＯＳＦＥＴであり、サンプル３は、実施例に係るＭＯＳＦＥＴである。炭化珪素エピタキシャル基板２０の第２主面１２ａを熱酸化することにより、酸化膜５を形成した。次に、酸化膜５を除去することにより、炭化珪素エピタキシャル基板２０の第３主面１２ｃを露出させた。次に、炭化珪素エピタキシャル基板２０をアニールした。次に、化学的機械研磨によって第３主面１２ｃを含む表面層１２ｅを除去することにより、炭化珪素エピタキシャル基板２０の第４主面１２ｄを露出させた。次に、第４主面１２ｄ上にゲート絶縁膜５７を形成した。サンプル１〜サンプル３に係るＭＯＳＦＥＴの第４主面１２ｄには、貫通転位または基底面転位に起因するピット４が形成されていた。サンプル１〜サンプル３に係るＭＯＳＦＥＴのピット４の最大深さは、それぞれ約３０ｎｍ、約１０ｎｍおよび約５ｎｍであった。サンプル１〜サンプル３の各々の耐圧仕様を１．７ｋＶとした。
【００６９】
２．耐圧試験
サンプル１〜サンプル３に係るＭＯＳＦＥＴの耐圧試験を実施した。耐圧試験においては、ＭＯＳＦＥＴがオフの状態において、ドレイン電極に電圧を印加した。具体的には、ゲート電極およびソース電極の間の電圧を０Ｖとし、ドレイン電極およびソース電極の間の電圧を１７００Ｖとした。耐圧試験温度を１５０℃とした。上記耐圧試験条件を用いて、ＭＯＳＦＥＴが故障するまでの時間を測定した。なお、本耐圧試験において、ＭＯＳＦＥＴの故障は、ピット付近のゲート絶縁膜が破壊されたことに起因している。
【００７０】
３．試験結果
【００７１】
【表１】
2016127177.tif 000003
【００７２】
表１は、ピットの最大深さと、試験開始から故障が出始めるまでの時間との関係を示している。ピットの最大深さが約３０ｎｍであるＭＯＳＦＥＴは、試験開始から約５００時間後に故障した。ピットの最大深さが約１０ｎｍであるＭＯＳＦＥＴは、試験開始から約１０００時間後に故障した。ピットの最大深さが約５ｎｍであるＭＯＳＦＥＴは、試験開始から約１５００時間経過後においても故障しなかった。以上の結果より、ピットの最大深さが小さい程、試験開始から故障が発生するまでの時間が長くなることが確かめられた。またピットの最大深さが約５ｎｍであるＭＯＳＦＥＴは、試験開始から約１５００時間経過後においても故障しなかった。そのため、ピットの最大深さが５ｎｍ未満であるＭＯＳＦＥＴは、試験開始から約１５００時間経過後においても故障しないと考えられる。つまり、ピットの最大深さを５ｎｍ以下とすることにより、炭化珪素半導体装置の絶縁破壊耐性の劣化を抑制することができると考えられる。
【００７３】
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７４】
１  Ｚ1/2センター
２  貫通転位
３  基底面転位
４，４ａ，４ｂ  ピット
５  酸化膜
７  炭素膜
１０  炭化珪素基板
１１  炭化珪素単結晶基板
１１ａ  表面
１１ｂ  裏面
１２  炭化珪素エピタキシャル層
１２ａ  第２主面
１２ｂ  第１主面
１２ｃ  第３主面
１２ｄ  第４主面（第２主面）
１２ｅ  表面層
２０  炭化珪素エピタキシャル基板
５１  ゲート電極
５２  エミッタ電極
５３  コレクタ電極
５４  上部配線
５５  下部配線
５６  層間絶縁膜
５７  ゲート絶縁膜
６１  ドリフト領域
６２  ベース領域
６３  エミッタ領域
６４  コンタクト領域
６５  コレクタ領域
１００  炭化珪素半導体装置
Ｄ１，Ｄ２  深さ
Ｔ１，Ｔ２  厚み
【図１】
2016127177.tif 000004
【図２】
2016127177.tif 000005
【図３】
2016127177.tif 000006
【図４】
2016127177.tif 000007
【図５】
2016127177.tif 000008
【図６】
2016127177.tif 000009
【図７】
2016127177.tif 000010
【図８】
2016127177.tif 000011
【図９】
2016127177.tif 000012
【図１０】
2016127177.tif 000013