(57)【要約】【課題】大振幅の駆動信号を出力することができ、小型化が可能な進行波型増幅器を提供する。【解決手段】ＴＷＡ１は、半導体基板３１上に設けられ、それぞれ入力端子１０ａおよび出力端子１０ｃを有する複数の増幅セルと、半導体基板３１上に設けられる絶縁膜３２と、外部から入力された入力信号を複数の増幅セルそれぞれの入力端子１０ａに伝達する入力線路１１と、複数の増幅セルそれぞれの出力端子１０ｃから出力された出力信号を伝達して外部に出力する出力線路２１と、を備える。入力線路１１の厚さと出力線路２１の厚さとは、互いに異なり、入力線路１１及び出力線路２１は、絶縁膜３２上に設けられる。【選択図】図２
2016058920.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられ、それぞれ入力端子および出力端子を有する複数の増幅セルと、
前記半導体基板上に設けられる絶縁膜と、
外部から入力された入力信号を前記複数の増幅セルそれぞれの前記入力端子に伝達する入力線路と、
前記複数の増幅セルそれぞれの前記出力端子から出力された出力信号を伝達して外部に出力する出力線路と、
を備え、
前記入力線路の厚さと前記出力線路の厚さとは、互いに異なり、
前記入力線路及び前記出力線路は、前記絶縁膜の表面に接して設けられる、
進行波型増幅器。
【請求項２】
前記出力線路は、前記入力線路と略同一組成及び略同一の厚さである導電層を有する、請求項１に記載の進行波型増幅器。
【請求項３】
前記入力線路及び前記出力線路は、金属メッキによって構成される、請求項１又は２に記載の進行波型増幅器。
【請求項４】
前記出力線路の厚さは、前記入力線路の厚さよりも大きい、請求項１〜３のいずれか一項に記載の進行波型増幅器。
【請求項５】
前記入力線路の断面積（Ａ１）に対する前記出力線路の断面積（Ａ２）の比率（Ａ２／Ａ１）は、前記入力線路に入力される電流値（Ｃ１）に対する前記出力線路に出力される電流値（Ｃ２）の比率（Ｃ２／Ｃ１）以上である、請求項１〜４のいずれか一項に記載の進行波型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスによって形成される進行波型増幅器に関する。
【背景技術】
【０００２】
近年のデータ通信トラフィックの急増に伴って、通信ネットワークの大容量化、及び通信信号の伝送レートの高速化が要求されている。このため、例えば通信信号の伝送レートが１０Ｇｂｐｓから４０Ｇｂｐｓ〜１００Ｇｂｐｓへと高速化される光伝送システムの開発が進められている。
【０００３】
ここで、進行波型増幅器（ＴＷＡ：Travelling  Wave  Amplifier）は、優れた高速応答性能を有する。このため、例えば光伝送システムの光送信器（光送信部）において、電気信号を光信号に変換するための光変調素子、又はレーザダイオード等の駆動にＴＷＡが用いられる。また、一般に、複数の増幅回路(増幅セル）を組み合わせて所望の利得の増幅器を構成する場合、ＴＷＡは、複数の増幅セルを縦続接続した増幅器よりも動作周波数（帯域幅）を広く設定することができる。非特許文献１には、増幅セルに差動増幅回路を使用したＴＷＡの例が示されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Yves Baeyens  et  al.,  “High  Gain‐Bandwidth  Differential  Distributed  InP  D-HBT  Driver  Amplifiers  With  Large  (11.3  Vpp)  Output  Swing  at  40  Gb/s”,    IEEE  JOURNAL  OF  SOLID  STATE  CIRCUITS  VOL.  39,  NO.  10,  OCTOBER 2004.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図７は、比較例におけるＴＷＡの等価回路図である。図７に示されるように、ＴＷＡ１０１は、複数の増幅セル１１０、複数の増幅セル１１０に接続される入力線路１１１，１１２、及び複数の増幅セル１１０に接続される出力線路１２１，１２２を有している。複数の増幅セル１１０は、互いに同じ特性を有するものとする。入力線路１１１，１１２と出力線路１２１，１２２とのそれぞれは、所定の特性インピーダンスを有する理想的な伝送線路となっていることが好ましい。例えば、図７における長方形のシンボル１１１ａ，１１２ａ，１２１ａ，１２２ａのそれぞれは、所定の長さ当たりの線路の等価回路を表している。例えば、入力線路１１１の等価回路は、複数のシンボル１１１ａが直列に接続されることにより、構成されている。
【０００６】
図８は、図７のＴＷＡ１０１を単相とした場合の等価回路の例を示す図である。ここで、単相とは、各々の増幅セル１１０が一つの入力信号を受け、この入力信号を増幅して一つの出力信号として出力する動作を意味する。図８に示されるように、入力線路１１１における隣り合うシンボル１１１ａの間に位置する接続点には、増幅セル１１０の入力端子１１０ａが接続されている。また、出力線路１２１における隣り合うシンボル１２１ａの間に位置する接続点には、増幅セル１１０の出力端子１１０ｂが接続されている。ここで、入力線路１１１の配線抵抗Ｒｉｎの値と、出力線路１２１の配線抵抗Ｒｏｕｔの値とを０と仮定し、且つ、増幅セル１１０内のトランジスタＴｒのゲート容量Ｃｇｓ及びドレイン容量Ｃｄｓを考慮した場合、入力線路１１１の特性インピーダンスＺｉｎ及び出力線路１２１の特性インピーダンスＺｏｕｔは、下記［数１］、［数２］となる（なお、入力線路１１１の容量成分をＣｉｎとし、入力線路１１１のインダクタンス成分をＬｉｎとし、出力線路１２１の容量成分をＣｏｕｔとし、出力線路１２１のインダクタンス成分をＬｏｕｔとする）。
【数１】
2016058920.tif 000003
【数２】
2016058920.tif 000004
【０００７】
一方、入力線路１１１をｎ段のＬＣフィルタとみなすことにより、当該入力線路１１１の遮断周波数ｆは、下記［数３］となる。下記［数３］より、ＬＣフィルタの段数ｎが増える、又は入力線路１１１の長さが長くなる（インダクタンス成分Ｌｉｎが大きくなる）と、遮断周波数ｆが低下することがわかる。また、入力線路１１１の直流抵抗成分はｎ×Ｒｉｎとなるので、段数ｎが多くなると当該直流抵抗成分が大きくなることがわかる。なお、段数ｎは、ＴＷＡ１０１に含まれる増幅セル１１０の数と一致する。
【数３】
2016058920.tif 000005
【０００８】
ＴＷＡ１０１の入力線路１１１及び出力線路１２１は、半導体プロセスを使用して形成する場合、コプレーナ線路として形成される。この際、コプレーナ線路の各インダクタンス成分及び容量成分等を調整することによって、当該コプレーナ線路が所望の特性インピーダンスを持つようにする。図９は、図７のＩＸ−ＩＸ線に沿った断面図である。図９に示されるように、通常、入力線路１１１には半導体基板３１上に形成された配線（内装配線）が用いられ、出力線路１２１には、入力線路１１１上に設けられる絶縁膜３２上に形成されるメッキ配線が用いられている。
【０００９】
上述したＴＷＡ１０１は、大きな振幅を有する駆動信号を必要とする装置の増幅器に用いられることがある。例えば、光変調素子の一つであるマッハ・ツェンダ変調器(ＭＺＭ：  Mach-Zehnder  Modulator)では、２．５〜８Ｖの振幅を有する駆動信号が必要となる。このようなマッハ・ツェンダ変調器の駆動にＴＷＡ１０１を用いる場合、ＴＷＡ１０１の増幅セル１１０の数ｎを多くし、利得（増幅率）を大きくすることが行われる。しかし、この場合、ＴＷＡ１０１における入力線路１１１及び出力線路１２１の長さは、例えば２ｍｍ〜６ｍｍと長くなってしまう。そのため、上述したように、増幅セル１１０の段数ｎが多くなること、及び入力線路１１１の長さが長くなることによって、入力線路１１１の遮断周波数ｆは低下し、ＴＷＡ１０１の高速応答性能が低下するおそれがある。当該高速応答性能の低下を抑制するために、入力線路１１１の線幅（横幅）を小さくし、入力線路１１１の寄生容量Ｃｉｎを小さくすることが考えられる。この場合、入力線路１１１の信号の進行方向に垂直な面の断面積が小さくなり、当該入力線路１１１の直流抵抗成分が大きくなってしまう。また、入力線路１１１の厚さを大きくすることは、当該入力線路１１１上に設けられる絶縁膜３２の平坦性と、製造におけるアスペクト比の制約との観点から、困難である。
【００１０】
また、出力線路１２１に流す電流を大きくするために当該出力線路１２１を形成する金属配線の厚さを厚くする場合、製造におけるアスペクト比の制約から出力線路１２１を形成する金属配線の線幅も大きくなる。これによって、出力線路１２１を含むメッキ配線を形成するために必要な面積が大きくなってしまう。ここで、ＴＷＡ１０１を有する装置（例えば、光伝送システム）の小型化、及び収容チャネルの高密度化も要求されており、当該装置に用いられるＴＷＡ１０１においても小型化及び高性能化が要求されている。したがって、ＴＷＡ１０１においては、出力線路１２１に流れる電流を大きくすると共に、半導体基板３１上における当該出力線路１２１が占める面積を低減することが望ましい。
【００１１】
本発明は、上記のような課題を鑑みてなされたものであり、大振幅の駆動信号を出力することができ、小型化が可能な進行波型増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一形態に係る進行波型増幅器は、半導体基板上に設けられ、それぞれ入力端子および出力端子を有する複数の増幅セルと、半導体基板上に設けられる絶縁膜と、外部から入力された入力信号を複数の増幅セルそれぞれの入力端子に伝達する入力線路と、複数の増幅セルそれぞれの出力端子から出力された出力信号を伝達して外部に出力する出力線路と、を備え、入力線路の厚さと出力線路の厚さとは、互いに異なり、入力線路及び出力線路は、絶縁膜の表面に接して設けられる。
【発明の効果】
【００１３】
本発明によれば、大振幅の駆動信号を出力することができ、小型化が可能な進行波型増幅器を提供できる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施形態に係る進行波型増幅器（ＴＷＡ）の回路構成を示す図である。
【図２】図２は、図１のＩＩ−ＩＩ線矢視断面図である。
【図３】図３は、金属配線の直流抵抗成分の算出方法を説明するための模式図である。
【図４】図４の（ａ）〜（ｃ）は、本実施形態に係る進行波型増幅器の出力線路の製造方法を説明するための断面図である。
【図５】図５は、図４の（ａ）〜（ｃ）にて説明された製造方法にて形成された導電層をＳＥＭで撮影した図である。
【図６】図６は、実施例及び比較例に係る進行波型増幅器の利得周波数特性の測定結果を示すグラフである。
【図７】図７は、比較例におけるＴＷＡの等価回路図である。
【図８】図８は、図７のＴＷＡを単相とした場合の等価回路の例を示す図である。
【図９】図９は、図７のＩＸ−ＩＸ線に沿った端面図である。
【発明を実施するための形態】
【００１５】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、半導体基板上に設けられ、それぞれ入力端子および出力端子を有する複数の増幅セルと、半導体基板上に設けられる絶縁膜と、外部から入力された入力信号を複数の増幅セルそれぞれの入力端子に伝達する入力線路と、複数の増幅セルそれぞれの出力端子から出力された出力信号を伝達して外部に出力する出力線路と、を備え、入力線路の厚さと出力線路の厚さとは、互いに異なり、入力線路及び出力線路は、絶縁膜の表面に接して設けられる、進行波型増幅器である。
【００１６】
この進行波型増幅器によれば、外部から入力された入力信号を複数の増幅セルそれぞれの入力端子に伝達する入力線路は、半導体基板と絶縁膜との間ではなく、当該絶縁膜の表面に接して設けられている。これにより、入力線路を厚くした場合であっても上記絶縁膜の平坦性が変化しない。よって、入力線路の厚さを上記絶縁膜の平坦性への影響を考慮して制限することなくその断面積を増加することができる。また、入力線路及び出力線路が同一の絶縁膜の表面に接して設けられることから、入力線路の厚さと出力線路の厚さとを、容易に異ならせることができる。さらに、出力線路を平坦な絶縁膜の表面に接して設けることができるので、当該出力線路の幅に対する厚さの比率（アスペクト比）を大きくすることが可能になる。よって、絶縁膜の表面上において出力線路が占める面積の増加を抑えつつ、当該出力線路の断面積を大きくすることが可能になる。したがって、入力線路における遮断周波数の低下を抑制すると共に、出力線路が占める面積の増加を抑制しつつ当該出力線路に流れる電流量を増加することが可能になるので、大振幅の駆動信号を出力することができ、小型化が可能な進行波型増幅器を提供できる。
【００１７】
また、出力線路は、入力線路と略同一組成及び略同一の厚さである導電層を有してもよい。この場合、例えば上記導電層の一部をメッキすることによって、当該導電層におけるメッキされていない部分を入力線路とし、当該導電層におけるメッキされた部分を出力線路とすることができる。これにより、入力線路と厚さが異なる出力線路を容易に形成することができる。
【００１８】
また、入力線路及び出力線路は、金属メッキによって構成されてもよい。この場合、厚さが大きい入力線路及び出力線路を容易に形成できる。
【００１９】
また、出力線路の厚さは、入力線路の厚さよりも大きくてもよい。この場合、第１及び第２の増幅セルによって入力線路を流れる信号の振幅よりも増幅された信号が出力線路に流れやすくなり、進行波型増幅器の低消費電力化が可能となる。
【００２０】
また、入力線路の断面積（Ａ１）に対する出力線路の断面積（Ａ２）の比率（Ａ２／Ａ１）は、入力線路に入力される電流値（Ｃ１）に対する出力線路に出力される電流値（Ｃ２）の比率（Ｃ２／Ｃ１）以上であってもよい。この場合、第１及び第２の増幅セルによって入力線路を流れる信号の振幅よりも増幅された信号が良好に出力線路に流れ、進行波型増幅器の低消費電力化が可能となる。
【００２１】
［本願発明の実施形態の詳細］
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２２】
図１は、実施形態に係る進行波型増幅器（ＴＷＡ）の回路構成を示す図である。図１に示されるように、ＴＷＡ１はＮ個（Ｎは２以上の整数を表す）の差動増幅器を有している。図１には、ＴＷＡ１において、第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）と、入力線路１１，１２と、出力線路２１，２２とが示されている。Ｎは例えば４〜６であってよく、例えば８〜１２であってもよい。本実施形態では、第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）は複数の増幅セルと呼称してもよい。
【００２３】
第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれは、後述する半導体基板３１（図２を参照）上に設けられており、入力端子１０ａ、入力端子１０ｂ、出力端子１０ｃ、及び出力端子１０ｄを有している。具体的には、入力端子１０ａは第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）における非反転入力端子であり、入力端子１０ｂは第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）における反転入力端子であり、出力端子１０ｃは第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）における非反転出力端子であり、出力端子１０ｄは第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）における反転出力端子である。第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれにおいて、入力端子１０ａは、入力線路１１に接続されており、入力端子１０ｂは、入力線路１２に接続されている。出力端子１０ｃは、出力線路２１に接続されており、出力端子１０ｄは、出力線路２２に接続されている。第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれにおいて、入力端子１０ａ，１０ｂに異なるタイミングで入力信号が入力されてもよい。第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれにおいて、出力端子１０ｃ，１０ｄから異なるタイミングで出力信号が出力されてもよい。
【００２４】
入力線路１１は、複数の長方形のシンボル１１ａを有しているコプレーナ線路であり、外部から端子Ｔｉｎ１へ入力された正相入力信号（入力信号、正相入力電圧）ＶＩＮを第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれの入力端子１０ａに伝達する。複数のシンボル１１ａのそれぞれは、所定の長さ当たりの線路の等価回路を表している。複数のシンボル１１ａが直列に接続されることにより、入力線路１１が構成される。入力線路１１の入力端には端子Ｔｉｎ１が設けられており、例えば、端子Ｔｉｎ１には正相入力電圧ＶＩＮが入力される。入力線路１１における端子Ｔｉｎ１の反対側は、抵抗Ｒ１を介して電源電位線Ｖｃｃ１に接続されている。図１に示されるように、例えば第１の差動増幅器１０（１）の入力端子１０ａは、入力線路１１における隣り合うシンボル１１ａの間に位置する接続点に接続されている。なお、本明細書における「接続」とは、直接的な接続に限らず、電気的な接続及び機能的な接続を含む。
【００２５】
入力線路１２は、複数の長方形のシンボル１２ａを有しているコプレーナ線路であり、外部から端子Ｔｉｎ２へ入力された逆相入力電圧（入力信号、逆相入力電圧）ＶＩＮＢを第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれの入力端子１０ｂに伝達する。複数のシンボル１２ａのそれぞれは、所定の長さ当たりの線路の等価回路を表している。複数のシンボル１２ａが直列に接続されることにより、入力線路１２が構成される。入力線路１２の入力端には端子Ｔｉｎ２が設けられており、例えば、端子Ｔｉｎ２には逆相入力電圧ＶＩＮＢが入力される。入力線路１２における端子Ｔｉｎ２の反対側は、抵抗Ｒ２を介して電源電位線Ｖｃｃ１に接続されている。図１に示されるように、例えば第１の差動増幅器１０（１）の入力端子１０ｂは、入力線路１２における隣り合うシンボル１２ａの間に位置する接続点に接続されている。
【００２６】
出力線路２１は、複数の長方形のシンボル２１ａを有しているコプレーナ線路であり、第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれの出力端子１０ｃから出力された出力信号を端子Ｔｏｕｔ１へ伝達する。端子Ｔｏｕｔ１へ伝達された出力信号は、正相出力信号Ｖｏｕｔとして外部に出力される。複数のシンボル２１ａのそれぞれは、所定の長さ当たりの線路の等価回路を表している。複数のシンボル２１ａが直列に接続されることにより、出力線路２１が構成される。出力線路２１の出力端には端子Ｔｏｕｔ１が設けられており、例えば、当該端子Ｔｏｕｔ１から正相出力信号Ｖｏｕｔが出力される。出力線路２１における端子Ｔｏｕｔ１の反対側は、抵抗Ｒ３を介して電源電位線Ｖｃｃ２に接続されている。図１に示されるように、例えば第１の差動増幅器１０（１）の出力端子１０ｃは、出力線路２１における隣り合うシンボル２１ａの間に位置する接続点に接続されている。
【００２７】
出力線路２２は、複数の長方形のシンボル２２ａを有しているコプレーナ線路であり、第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）のそれぞれの出力端子１０ｄから出力された出力信号を端子Ｔｏｕｔ２へ伝達する。端子Ｔｏｕｔ２へ伝達された出力信号は、逆相出力信号ＶｏｕｔＢとして外部へ出力される。複数のシンボル２２ａのそれぞれは、所定の長さ当たりの線路の等価回路を表している。複数のシンボル２２ａが直列に接続されることにより、出力線路２２が構成される。出力線路２２の出力端には端子Ｔｏｕｔ２が設けられており、例えば、当該端子Ｔｏｕｔ２から逆相出力信号ＶｏｕｔＢが出力される。出力線路２２における端子Ｔｏｕｔ２の反対側は、抵抗Ｒ４を介して電源電位線Ｖｃｃ２に接続されている。図１に示されるように、例えば第１の差動増幅器１０（１）の出力端子１０ｄは、出力線路２２における隣り合うシンボル２２ａの間に位置する接続点に接続されている。
【００２８】
図２は、図１のＩＩ−ＩＩ線矢視断面図である。図２に示されるように、半導体基板３１の一方の主面３１ａ上には、絶縁膜３２が設けられている。半導体基板３１は、例えばＳｉ基板、ＳｉＣ基板、又はＩｎＰ基板等が用いられる。本実施形態における半導体基板３１は、ＩｎＰ基板であり、その厚さは１００μｍであり、その比誘電率は１２．４である。絶縁膜３２は、例えば無機化合物、有機化合物、及び高分子化合物（樹脂組成物）の少なくとも一を含む絶縁性の膜であり、積層構造を有してもよい。本実施形態における絶縁膜３２は、ベンゾシクロブテン樹脂膜と、酸化ケイ素膜との積層体である。ベンゾシクロブテン樹脂膜の厚さは、例えば０．８５μｍであり、その比誘電率は２．５である。酸化ケイ素膜の厚さは、例えば０．３μｍであり、その比誘電率は４である。よって、絶縁膜３２の比誘電率は、半導体基板３１の比誘電率よりも低い。
【００２９】
絶縁膜３２の表面３２ａ上には、入力線路１１及び出力線路２１が設けられている。具体的には、入力線路１１及び出力線路２１は、同一の絶縁膜３２の表面３２ａに接して設けられている。入力線路１１及び出力線路２１は、金（Ａｕ）を含む配線、又はＡｕを含む合金からなる配線である。入力線路１１及び出力線路２１は、互いに略同一組成を有しており、単層構造を有してもよいし、積層構造を有してもよい。出力線路２１が積層構造を有する場合、出力線路２１は、入力線路１１と略同一組成及び略同一の厚さである導電層を有していてもよい。なお、本明細書における「略同一」とは、完全同一だけでなく、比較する二者間の寸法や含有量等の差異が測定誤差及び設計誤差等以下であって、互いに同一であるとみなせるものも含む。
【００３０】
入力線路１１及び出力線路２１の直流抵抗成分の算出方法について、図３を用いながら説明する。図３は、金属配線の直流抵抗成分の算出方法を説明するための模式図である。図３に示されるように、断面矩形状の金属配線Ｍの長さをｌ、幅をｗ、厚さをｔ、抵抗率をρとする。なお、金属配線Ｍは、入力線路１１及び出力線路２１と同一材料から構成される。この場合、金属配線Ｍの直流抵抗成分（配線抵抗）Ｒは、下記［数４］となる。下記［数４］より、長さｌが大きくなるほど直流抵抗成分Ｒが大きくなること、または幅ｗ及び厚さｔが小さくなるほど直流抵抗成分Ｒが大きくなることがわかる。
【数４】
2016058920.tif 000006
【００３１】
図２に戻って、入力線路１１の厚さＴ１は、例えば２．０μｍ〜３．０μｍであり、出力線路２１の厚さＴ２は、例えば４．０μｍ〜５．０μｍである。厚さＴ１と厚さＴ２とは互いに異なっており、厚さＴ１は、厚さＴ２よりも小さい。本実施形態では、厚さＴ１は２．４μｍであり、厚さＴ２は４．５μｍである。また、入力線路１１の幅Ｗ１は、例えば４．０μｍ〜６．０μｍであり、出力線路２１の幅Ｗ２は、例えば１０．０μｍ〜１２．０μｍである。よって、入力線路１１の幅Ｗ１に対する厚さＴ１のアスペクト比（Ｔ１／Ｗ１）は、０．３３〜０．７５であり、出力線路２１の幅Ｗ２に対する厚さＴ２のアスペクト比（Ｔ２／Ｗ２）は、０．３３〜０．５である。
【００３２】
ここで、入力線路１１に入力される電流値をＣ１とし、出力線路２１に出力される電流値をＣ２とした場合、入力線路１１の断面積Ａ１（Ａ１＝Ｔ１×Ｗ１）に対する出力線路２１の断面積Ａ２（Ａ２＝Ｔ２×Ｗ２）の比率（Ａ２／Ａ１）は、電流値Ｃ１に対する電流値Ｃ２の比率（Ｃ２／Ｃ１）以上であることが好ましい。この場合、入力線路１１から第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）に入力される信号に基づいて出力される増幅信号が、出力線路２１に良好に流れ得る。
【００３３】
絶縁膜３２上には、入力線路１１及び出力線路２１を保護する保護膜３３が設けられている。よって、入力線路１１及び出力線路２１は、保護膜３３によって覆われている。保護膜３３は、例えば耐湿性等を有する絶縁膜である。本実施形態においては、保護膜３３は窒化ケイ素膜であり、その厚さは０．３μｍであり、その比誘電率は７．７である。
【００３４】
半導体基板３１の他方の主面３１ｂ上には、例えば基準電位を有する導電膜３４が設けられている。導電膜３４は、金（Ａｕ）を含む金属膜、又はＡｕを含む合金からなる金属膜である。導電膜３４は、半導体基板３１内に設けられたビア等を介して第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）と接続し得る。入力線路１１と導電膜３４とが、半導体基板３１及び絶縁膜３２を介して互いにマッチングすることによって、所定の特性インピーダンスを有する伝送線路が形成される。同様に、出力線路２１と導電膜３４とによって、所定の特性インピーダンスを有する伝送線路が形成される。
【００３５】
次に、本実施形態に係るＴＷＡ１の出力線路２１の製造方法について図４の（ａ）〜（ｃ）及び図５を用いながら説明する。図４の（ａ）〜（ｃ）は、本実施形態に係る進行波型増幅器の出力線路の製造方法を説明するための断面図である。
【００３６】
まず、図４の（ａ）に示されるように、絶縁膜３２上にスパッタリング等によって金属薄膜４１を形成する。次に、金属薄膜４１上に、例えばフォトリソグラフィーによってパターニングされたレジスト４２を形成する。そして、レジスト４２から露出された金属薄膜４１上に導電層４３を形成する。本実施形態では、金属薄膜４１をシード層とした金属メッキによって、導電層４３を形成する。導電層４３を金属メッキによって構成することによって、所定の厚さを有する導電層４３を容易に形成できる。導電層４３は、電界めっきによって形成されてもよいし、無電解めっきによって形成されてもよい。導電層４３を形成した後、レジスト４２をエッチング等によって除去する。
【００３７】
次に、図４の（ｂ）に示されるように、金属薄膜４１上に、例えばフォトリソグラフィーによって、レジスト４２よりも厚いレジスト４４を形成する。レジスト４４の厚さは、少なくとも導電層４３の厚さよりも大きくする。ここで、図示はしないが、金属薄膜４１上に加えて、導電層４３の一部を覆うようにレジスト４４を形成する。次に、レジスト４４から露出された導電層４３上に導電層４５を形成する。本実施形態では、導電層４３をシード層とした金属メッキによって、導電層４５を形成する。これにより、導電層４３のみが形成された領域と、導電層４３，４５が形成された領域と、導電層４３，４５のいずれも形成されていない領域とが金属薄膜４１上に設けられる。このように導電層４３上に導電層４５を形成することによって、単に薄いメッキ層と厚いメッキ層とを２種類形成するよりも時間短縮が可能になる。また、レジスト４２，４４を用いることにより、導電層４３，４５の線幅を精度よく調整することができる。さらに、単に金属メッキを２回行う場合では、メッキ層同士の接続部にレジストが残存する可能性及び当該接続部が特に厚くなる可能性がある。しかしながら、本実施形態に係る導電層４３，４５の形成方法では、レジストが残存しにくく、且つ特定の箇所が特に厚くなりにくい。
【００３８】
次に、図４の（ｃ）に示されるように、レジスト４４をエッチング等によって除去する。そして、導電層４３，４５のいずれも形成されていない領域における金属薄膜４１をエッチング等によって除去する。このような方法によって、互いに積層された導電層４３，４５を有する出力線路２１を形成できる。また、導電層４３のみが形成された領域における導電層４３を、入力線路１１として用いることができる。図５は、上記製造方法によって形成した導電層をＳＥＭで撮影した図である。図５に示されるように、上記製造方法によって、導電層４３，４５が互いに積層された部分と、導電層４３のみが形成された部分とが形成され得ることがわかる。
【００３９】
以上に説明した本実施形態に係るＴＷＡ１によって得られる効果について説明する。まず、比較例に係るＴＷＡ１０１について説明する。比較例に係るＴＷＡ１０１における入力線路１１１は、図９に示されるように、半導体基板３１と絶縁膜３２との間に設けられている。上述したように、ＴＷＡ１０１の高速応答性能の低下を抑制するためには、入力線路１１１の寄生容量Ｃｉｎは小さい方がよいが、入力線路１１１上に設けられる絶縁膜３２の平坦性、入力線路１１１のアスペクト比の制約等の観点から、困難である。また、出力線路１２１に流す電流を大きくしつつ、出力線路１２１を形成するために必要な面積の増大を抑制することが求められている。
【００４０】
これに対して、本実施形態に係るＴＷＡ１によれば、入力端子１０ａに接続される入力線路１１は、半導体基板３１と絶縁膜３２との間ではなく、絶縁膜３２の表面３２ａに接して設けられている。これにより、入力線路１１を厚くした場合であっても絶縁膜３２の平坦性が変化しない。よって、入力線路１１の厚さを絶縁膜３２の平坦性への影響を考慮して制限することなくその断面積Ａ１を増加することができる。また、入力線路１１及び出力線路２１が同一の絶縁膜３２の表面３２ａに接して設けられることから、入力線路１１の厚さと出力線路２１の厚さとを、容易に異ならせることができる。さらに、出力線路２１を平坦な絶縁膜３２の表面３２ａに接して設けることができるので、出力線路２１の幅Ｗ２に対する厚さＴ２の比率（Ｔ２／Ｗ２）を大きくすることが可能になる。よって、絶縁膜３２の表面３２ａ上において出力線路２１が占める面積の増加を抑えつつ、出力線路２１の断面積Ａ２を大きくすることが可能になる。したがって、入力線路１１における遮断周波数の低下を抑制すると共に、出力線路２１が占める面積の増加を抑制しつつ当該出力線路２１に流れる電流量を増加することが可能になるので、大振幅の駆動信号を出力することができ、小型化が可能なＴＷＡ１を提供できる。
【００４１】
加えて、本実施形態に係るＴＷＡ１の入力線路１１は、半導体基板３１及び絶縁膜３２を介して導電膜３４とマッチングしており、比較例に係るＴＷＡ１０１の入力線路１１１は、半導体基板３１を介して導電膜３４とマッチングしている（比較例に関しては図９を参照）。このため、入力線路１１と導電膜３４との間の距離は、入力線路１１１と導電膜３４との間の距離よりも大きくなり、入力線路１１の寄生容量は、入力線路１１１の寄生容量Ｃｉｎよりも小さくなる。したがって、入力線路１１の特性インピーダンスを所定の値に設定しやすくなると共に、入力線路１１における遮断周波数の低下を効果的に抑制できる。
【００４２】
また、出力線路２１は、入力線路１１と略同一組成及び略同一の厚さである導電層４３を有してもよい。この場合、例えば導電層４３の一部をメッキすることによって、導電層４３におけるメッキされていない部分を入力線路１１とし、導電層４３におけるメッキされた部分を出力線路２１とすることができる。これにより、入力線路１１と厚さが異なる出力線路２１を容易に形成することができる。
【００４３】
また、入力線路１１及び出力線路２１は、金属メッキによって構成されてもよい。この場合、厚さが大きい入力線路１１及び出力線路２１を容易に形成できる。
【００４４】
また、出力線路２１の厚さＴ２は、入力線路１１の厚さＴ１よりも大きくてもよい。この場合、第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）によって入力線路１１を流れる信号の振幅よりも増幅された信号が出力線路２１に流れやすくなり、ＴＷＡ１の低消費電力化が可能となる。
【００４５】
また、入力線路１１に入力される電流値をＣ１とし、出力線路２１に出力される電流値をＣ２とした場合、入力線路１１の断面積Ａ１に対する出力線路２１の断面積Ａ２の比率（Ａ２／Ａ１）は、電流値Ｃ１に対する電流値Ｃ２の比率（Ｃ２／Ｃ１）以上であってもよい。この場合、第１の差動増幅器１０（１）〜第Ｎの差動増幅器１０（Ｎ）によって入力線路１１を流れる信号の振幅よりも増幅された信号が、良好に出力線路２１に流れ、ＴＷＡ１の低消費電力化が可能となる。
【実施例】
【００４６】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
【００４７】
（入力線路及び出力線路の特性評価）
実施例及び比較例に係る進行波型増幅器の入力線路及び出力線路の特性を測定した。実施例の進行波型増幅器として図１に示されるＴＷＡ１を用い、比較例の進行波型増幅器として図７に示されるＴＷＡ１０１を用いた。ＴＷＡ１０１の入力線路１１１と、ＴＷＡ１の入力線路１１及び出力線路２１との厚さ及び幅を測定すると共に、これらのインピーダンス、耐電流値、及び１μｍ当たりの直流抵抗値を算出した。ここで、インピーダンスの計算は、ＴＷＡ１，１０１のトランジスタ容量を１５ｆＦとし、入力線路１１及び出力線路２１の寄生容量を５ｆＦ、入力線路１１１の寄生容量を１０ｆＦとし、３次元電磁界解析シミュレータにより行った。入力線路１１，１１１及び出力線路２１の測定結果及び算出結果を表１に示す。また、一般の進行波型増幅器に求められる入力線路及び出力線路のインピーダンス、耐電流値、及び１μｍ当たりの直流抵抗値の一例を表２に示す。
【００４８】
【表１】
2016058920.tif 000007
【００４９】
【表２】
2016058920.tif 000008
【００５０】
上記表１に示されるように、入力線路１１１の幅に対する厚さのアスペクト比は約１／４だった。これに対して、入力線路１１の幅に対する厚さのアスペクト比は、約１／２であり、入力線路１１１の上記アスペクト比よりも大きかった。また、入力線路１１のインピーダンス及び耐電流値は、入力線路１１１よりも大きいことが確認され、入力線路１１の直流抵抗値が入力線路１１１よりも小さいことが確認された。これらの結果は、入力線路１１の断面積が、入力線路１１１の断面積よりも大きく、入力線路１１１が絶縁膜３２に覆われているからだと考えられる。
【００５１】
また、上記表１及び表２に示されるように、入力線路１１は表２の条件を全て満たしているのに対して、入力線路１１１は表２の１μｍ当たりの直流抵抗値の条件を満たしていない。また、入力線路１１１のインピーダンス及び耐電流値は、表２の条件を僅かに超える値だった。以上より、実施例に係るＴＷＡ１の入力線路１１は、一般に求められる条件の一例を十分に満たしていることが確認された。実施例の出力線路２１は、表２の条件を全て満たしていることが確認された。
【００５２】
（ＴＷＡの特性評価）
実施例及び比較例に係る進行波型増幅器（ＴＷＡ１，１０１）の利得周波数特性を測定した。図６は、実施例及び比較例に係る進行波型増幅器の利得周波数特性の測定結果を示すグラフである。図６において、縦軸はゲインを示し、横軸は周波数を示す。グラフ５１は、ＴＷＡ１の測定結果を示し、グラフ５２は、ＴＷＡ１０１の測定結果を示している。ＴＷＡ１，１０１の０ＧＨｚにおけるゲインの値から３ｄＢ下がった箇所までを進行波型増幅器の帯域幅と設定する。この場合、図６に示されるように、ＴＷＡ１の帯域幅は、０ＧＨｚ〜約４７ＧＨｚであり、ＴＷＡ１０１の帯域幅は０ＧＨｚ〜約４２ＧＨｚだった。これにより、ＴＷＡ１の帯域幅は、ＴＷＡ１０１よりも広がっていることが確認された。これは、ＴＷＡ１の入力線路１１及び出力線路２１の低抵抗化及び低容量化によるものだと考えられる。
【００５３】
本発明による進行波型増幅器は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態における絶縁膜３２は、例えば比誘電率が６．２の酸化窒化ケイ素膜（ＳｉＯＮ膜）を含んでもよいし、比誘電率が２．３のフッ素系コーティング樹脂層（例えば旭硝子株式会社製、ＡＬ−Ｐｏｌｙｍｅｒ層）を含んでいてもよい。また、上記実施形態における入力線路１１及び出力線路２１は、必ずしもめっきによって形成されなくてもよい。
【符号の説明】
【００５４】
１，１０１…ＴＷＡ、１０（１）〜１０（Ｎ）…差動増幅器、１０ａ…入力端子、１０ｃ…出力端子、１１…入力線路、２１…出力線路、３１…半導体基板、３２…絶縁膜、３３…保護膜、３４…導電膜、４１…金属薄膜、４３，４５…導電層。
【図１】
2016058920.tif 000009
【図２】
2016058920.tif 000010
【図３】
2016058920.tif 000011
【図４】
2016058920.tif 000012
【図６】
2016058920.tif 000013
【図７】
2016058920.tif 000014
【図８】
2016058920.tif 000015
【図９】
2016058920.tif 000016
【図５】
2016058920.tif 000017