(57)【要約】【課題】電流の逆流を抑制できるスイッチ回路を提供する。【解決手段】実施形態によれば、スイッチ回路は、第１のＭＯＳトランジスタと、逆流防止部と、を備える。前記第１のＭＯＳトランジスタは、入力ノードに接続された第１電極と、出力ノードに接続された第２電極と、制御電圧が供給される第３電極と、を有し、前記制御電圧の電圧レベルによりオンまたはオフする。前記逆流防止部は、前記第１のＭＯＳトランジスタがオフのときに前記第１のＭＯＳトランジスタのバックゲートと前記第２電極とを電気的に遮断し、前記第１のＭＯＳトランジスタがオンのときに前記第１のＭＯＳトランジスタの前記バックゲートと前記第２電極とを電気的に導通させる。【選択図】図１
2016158086.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードに接続された第１電極と、出力ノードに接続された第２電極と、制御電圧が供給される第３電極と、を有し、前記制御電圧の電圧レベルによりオンまたはオフする第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタがオフのときに前記第１のＭＯＳトランジスタのバックゲートと前記第２電極とを電気的に遮断し、前記第１のＭＯＳトランジスタがオンのときに前記第１のＭＯＳトランジスタの前記バックゲートと前記第２電極とを電気的に導通させる逆流防止部と、
を備えるスイッチ回路。
【請求項２】
前記逆流防止部は、前記第１のＭＯＳトランジスタの前記バックゲートに接続された第４電極と、前記出力ノードに接続された第５電極と、前記制御電圧が供給される第６電極と、所定の基準電圧に設定されるバックゲートと、を有し、前記第１のＭＯＳトランジスタの導電型と同じ導電型の第２のＭＯＳトランジスタを備える、請求項１に記載のスイッチ回路。
【請求項３】
前記第１のＭＯＳトランジスタの前記バックゲートと、前記第２のＭＯＳトランジスタの前記バックゲートとの間に接続されたインピーダンス素子を備える、請求項２に記載のスイッチ回路。
【請求項４】
前記インピーダンス素子のインピーダンスは、前記第２のＭＯＳトランジスタのオン抵抗より大きい、請求項３に記載のスイッチ回路。
【請求項５】
前記第２のＭＯＳトランジスタのオン抵抗は、前記第１のＭＯＳトランジスタのオン抵抗より大きい、請求項２から請求項４の何れかに記載のスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチ回路に関する。
【背景技術】
【０００２】
一般に、電源スイッチ回路は、電源等が接続される入力端子と、負荷が接続される出力端子との間に接続されたＭＯＳトランジスタを備える。
【０００３】
この種の電源スイッチ回路では、ＭＯＳトランジスタがオフであり、入力端子の入力電圧より出力端子の出力電圧が高くなった場合、ＭＯＳトランジスタの寄生ダイオードを介して出力端子から入力端子に電流が逆流する。そのため、入力端子に各種装置や回路素子が接続されている場合、これらにダメージを与える可能性がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１３６５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施の形態は、電流の逆流を抑制できるスイッチ回路を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、スイッチ回路は、第１のＭＯＳトランジスタと、逆流防止部と、を備える。前記第１のＭＯＳトランジスタは、入力ノードに接続された第１電極と、出力ノードに接続された第２電極と、制御電圧が供給される第３電極と、を有し、前記制御電圧の電圧レベルによりオンまたはオフする。前記逆流防止部は、前記第１のＭＯＳトランジスタがオフのときに前記第１のＭＯＳトランジスタのバックゲートと前記第２電極とを電気的に遮断し、前記第１のＭＯＳトランジスタがオンのときに前記第１のＭＯＳトランジスタの前記バックゲートと前記第２電極とを電気的に導通させる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る電源スイッチ回路の回路図である。
【図２】第２の実施形態に係る電源スイッチ回路の回路図である。
【図３】第３の実施形態に係る電源スイッチ回路の回路図である。
【図４】第１の比較例の電源スイッチ回路の回路図である。
【図５】第２の比較例の電源スイッチ回路の回路図である。
【発明を実施するための形態】
【０００８】
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る電源スイッチ回路（スイッチ回路）１０の回路図である。図１に示すように、電源スイッチ回路１０は、第１のＭＯＳトランジスタＮＭ１と、逆流防止部１１と、制御電圧発生部１２と、を備える。
【００１０】
第１のＭＯＳトランジスタＮＭ１は、入力端子（入力ノード）Ｔ１に接続されたドレイン（第１電極）と、出力端子（出力ノード）Ｔ２に接続されたソース（第２電極）と、制御電圧ＶＧが供給されるゲート（第３電極）と、を有する。第１のＭＯＳトランジスタＮＭ１は、制御電圧ＶＧの電圧レベルによりオンまたはオフする。第１のＭＯＳトランジスタＮＭ１は、Ｎ型ＭＯＳトランジスタである。
【００１１】
逆流防止部１１は、第１のＭＯＳトランジスタＮＭ１がオフのときに第１のＭＯＳトランジスタＮＭ１のバックゲートとソースとを電気的に遮断し、第１のＭＯＳトランジスタＮＭ１がオンのときに第１のＭＯＳトランジスタＮＭ１のバックゲートとソースとを電気的に導通させる。
【００１２】
本実施形態では、逆流防止部１１は、第１のＭＯＳトランジスタＮＭ１の導電型と同じ導電型の第２のＭＯＳトランジスタＮＭ２を備える。即ち、第２のＭＯＳトランジスタＮＭ２は、Ｎ型ＭＯＳトランジスタである。第２のＭＯＳトランジスタＮＭ２は、第１のＭＯＳトランジスタＮＭ１のバックゲートに接続されたドレイン（第４電極）と、出力端子Ｔ２に接続されたソース（第５電極）と、制御電圧ＶＧが供給されるゲート（第６電極）と、基準電圧端子Ｔ３に接続されたバックゲートと、を有する。
【００１３】
制御電圧発生部１２は、電源スイッチ回路１０の外部から供給される制御信号Ｓに応じて、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ２をオンさせる電圧レベルの制御電圧ＶＧ、又は、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ２をオフさせる電圧レベルの制御電圧ＶＧを発生する。制御電圧ＶＧは、電源スイッチ回路１０の外部から供給されてもよい。
【００１４】
寄生ダイオードＤ１，Ｄ２は、第１のＭＯＳトランジスタＮＭ１の寄生素子である。即ち、寄生ダイオードＤ１，Ｄ２のアノードは、第１のＭＯＳトランジスタＮＭ１のバックゲートに接続されている。寄生ダイオードＤ１のカソードは、第１のＭＯＳトランジスタＮＭ１のドレインに接続されている。寄生ダイオードＤ２のカソードは、第１のＭＯＳトランジスタＮＭ１のソースに接続されている。
【００１５】
寄生ダイオードＤ３，Ｄ４は、第２のＭＯＳトランジスタＮＭ２の寄生素子である。即ち、寄生ダイオードＤ３，Ｄ４のアノードは、第２のＭＯＳトランジスタＮＭ２のバックゲートに接続されている。寄生ダイオードＤ３のカソードは、第２のＭＯＳトランジスタＮＭ２のドレインに接続されている。寄生ダイオードＤ４のカソードは、第２のＭＯＳトランジスタＮＭ２のソースに接続されている。
【００１６】
入力端子Ｔ１には、正の電源電圧ＶＩＮが供給されると共に、図示しない各種装置や回路素子が接続される。出力端子Ｔ２には、負荷容量ＣＬと負荷ＲＬとが接続される。基準電圧端子Ｔ３は、基準電圧（例えば、接地電圧）に設定される。
【００１７】
なお、本明細書におけるノードとは、ポートや端子等の物理的な信号接続点だけでなく、同一電位の信号配線またはパターン上の任意の点も含む概念である。
【００１８】
次に、電源スイッチ回路１０の動作を説明する。
【００１９】
まず、入力端子Ｔ１に正の電源電圧ＶＩＮが印加され、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ２のゲートに電源電圧ＶＩＮより高い適切な制御電圧ＶＧが印加され、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ２がオンしている場合、入力端子Ｔ１と出力端子Ｔ２との間の電流経路が導通する。この場合、第２のＭＯＳトランジスタＮＭ２は、第１のＭＯＳトランジスタＮＭ１のソースとバックゲートとを導通させている。これにより、第１のＭＯＳトランジスタＮＭ１のソースとバックゲートの電位が等しくなるため、第１のＭＯＳトランジスタＮＭ１のしきい値電圧の上昇を抑制し、第１のＭＯＳトランジスタＮＭ１のオン抵抗を最小にすることができる。従って、入力端子Ｔ１と出力端子Ｔ２との間の電力損失を最小にすることができる。電流は、入力端子Ｔ１から出力端子Ｔ２に流れる。
【００２０】
この時、第２のＭＯＳトランジスタＮＭ２には電流が流れないため、第２のＭＯＳトランジスタＮＭ２のオン抵抗は、第１のＭＯＳトランジスタＮＭ１のオン抵抗より高くてもよい。これにより、第２のＭＯＳトランジスタＮＭ２のサイズを第１のＭＯＳトランジスタＮＭ１のサイズより小さくできるので、電源スイッチ回路１０を小型且つ安価に構成できる。また、前述のように、第２のＭＯＳトランジスタＮＭ２のバックゲートを基準電圧端子Ｔ３に接続することができる。
【００２１】
一方、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ２のゲートに例えば基準電圧などの適切な制御電圧ＶＧが印加され、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ２がオフしている場合、入力端子Ｔ１と出力端子Ｔ２との間の電流経路が遮断される。この場合、第２のＭＯＳトランジスタＮＭ２は、第１のＭＯＳトランジスタＮＭ１のソースとバックゲートとを電気的に遮断する。また、第２のＭＯＳトランジスタＮＭ２のバックゲートは出力端子Ｔ２には接続されていない。そのため、電源電圧ＶＩＮがゼロであり、且つ、負荷容量ＣＬ等により出力端子Ｔ２の電圧が正になっている場合であっても、出力端子Ｔ２から入力端子Ｔ１に電流が逆流しない。
【００２２】
ここで、比較例の電源スイッチ回路１０Ｘ，１０Ｙについて説明する。
【００２３】
図４は、第１の比較例の電源スイッチ回路１０Ｘの回路図である。電源スイッチ回路１０Ｘは、図１の第２のＭＯＳトランジスタＮＭ２を備えていない。第１のＭＯＳトランジスタＮＭ１のオン抵抗を小さくするため、第１のＭＯＳトランジスタＮＭ１のバックゲートとソースは接続されている。
【００２４】
第１のＭＯＳトランジスタＮＭ１がオフし、電源電圧ＶＩＮがゼロであり、且つ、出力端子Ｔ２の電圧が正になっている場合、第１の実施形態と異なり、第１のＭＯＳトランジスタＮＭ１のドレインとバックゲートとの間に存在する寄生ダイオードＤ１を介して、出力端子Ｔ２から入力端子Ｔ１に電流が逆流する。
【００２５】
図５は、第２の比較例の電源スイッチ回路１０Ｙの回路図である。電源スイッチ回路１０Ｙは、図４の電源スイッチ回路１０Ｘの構成に加え、第１のＭＯＳトランジスタＮＭ１に直列接続されたＮ型の第２のＭＯＳトランジスタＮＭ１０を備えている。第２のＭＯＳトランジスタＮＭ１０のサイズは、第１のＭＯＳトランジスタＮＭ１のサイズと同じである。
【００２６】
第２のＭＯＳトランジスタＮＭ１０は、第１のＭＯＳトランジスタＮＭ１のソースに接続されたソースと、出力端子Ｔ２に接続されたドレインと、制御電圧ＶＧが供給されるゲートと、を有する。第２のＭＯＳトランジスタＮＭ１０のバックゲートとソースは接続されている。寄生ダイオードＤ１１，Ｄ１２のアノードは、第２のＭＯＳトランジスタＮＭ１０のバックゲートに接続されている。寄生ダイオードＤ１１のカソードは、第２のＭＯＳトランジスタＮＭ１０のドレインに接続されている。寄生ダイオードＤ１２のカソードは、第２のＭＯＳトランジスタＮＭ１０のソースに接続されている。
【００２７】
第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ１０がオフしている場合、寄生ダイオードＤ１１の存在により、出力端子Ｔ２から入力端子Ｔ１に電流が逆流しない。
【００２８】
しかし、この電源スイッチ回路１０Ｙでは、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ１０がオンしている場合、入力端子Ｔ１と出力端子Ｔ２との間の抵抗として第２のＭＯＳトランジスタＮＭ１０のオン抵抗が加わる。そのため、入力端子Ｔ１と出力端子Ｔ２との間の電力損失が第１の比較例よりも増加するという問題がある。また、電源スイッチ回路１０Ｙが集積回路（ＩＣ）として構成されている場合、チップ面積の増加や製造コストの増加という問題もある。
【００２９】
これに対して、第１の実施形態では、入力端子Ｔ１と出力端子Ｔ２との間の抵抗は第１の比較例と同等であるため、電力損失も第１の比較例と同等である。その上、前述のように、第１の実施形態では第２のＭＯＳトランジスタＮＭ２のサイズを第１のＭＯＳトランジスタＮＭ１のサイズより小さくできるので、第２の比較例と比較して、チップ面積や製造コストの増加が少ない。
【００３０】
以上で説明したように、本実施形態によれば、逆流防止部１１（第２のＭＯＳトランジスタＮＭ２）は、第１のＭＯＳトランジスタＮＭ１がオフのときに第１のＭＯＳトランジスタＮＭ１のバックゲートとソースとを電気的に遮断する。これにより、寄生ダイオードＤ１が存在していても、出力端子Ｔ２から入力端子Ｔ１への電流経路が形成されない。従って、電源電圧ＶＩＮより出力端子Ｔ２の電圧が高い場合であっても、出力端子Ｔ２から入力端子Ｔ１への電流の逆流を防止できる。
【００３１】
（第２の実施形態）
第２の実施形態では、第１のＭＯＳトランジスタＮＭ１のバックゲートが抵抗（インピーダンス素子）Ｒ１を介して基準電圧端子Ｔ３に接続されている点において、第１の実施形態と異なる。
【００３２】
図２は、第２の実施形態に係る電源スイッチ回路１０Ａの回路図である。図２では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
【００３３】
電源スイッチ回路１０Ａは、図１の電源スイッチ回路１０の構成に加え、抵抗Ｒ１を備える。抵抗Ｒ１は、第１のＭＯＳトランジスタＮＭ１のバックゲートと、第２のＭＯＳトランジスタＮＭ２のバックゲートとの間に接続されている。
【００３４】
抵抗Ｒ１の抵抗値は、第２のＭＯＳトランジスタＮＭ２のオン抵抗より十分に大きいことが好ましい。その理由は、第１及び第２のＭＯＳトランジスタＮＭ１，ＮＭ２がオンしている場合、第２のＭＯＳトランジスタＮＭ２及び抵抗Ｒ１を介して出力端子Ｔ２から基準電圧端子Ｔ３に電流が流れるが、第２のＭＯＳトランジスタＮＭ２のオン抵抗による電圧降下を小さくして、第１のＭＯＳトランジスタＭ１のバックゲートの電圧の低下を小さくできるためである。これにより、第１の実施形態と同様に、第１のＭＯＳトランジスタＮＭ１のオン抵抗を最小にすることができる。また、電力損失も低減できる。
【００３５】
このような構成により、本実施形態によれば、第１のＭＯＳトランジスタＮＭ１がオフしている時、抵抗Ｒ１を介して第１のＭＯＳトランジスタＮＭ１のバックゲートの電圧を基準電圧に設定できる。つまり、第１のＭＯＳトランジスタＮＭ１がオフしている時の第１のＭＯＳトランジスタＮＭ１のバックゲートの電圧の不定状態を解消できる。従って、第１のＭＯＳトランジスタＮＭ１の誤動作を防止できる。
【００３６】
（第３の実施形態）
第３の実施形態では、Ｎ型ＭＯＳトランジスタに替えてＰ型ＭＯＳトランジスタが用いられている点において、第２の実施形態と異なる。
【００３７】
図３は、第３の実施形態に係る電源スイッチ回路１０Ｂの回路図である。図３では、図２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
【００３８】
図３に示すように、電源スイッチ回路１０Ｂは、第１のＭＯＳトランジスタＰＭ１と、逆流防止部１１Ｂと、制御電圧発生部１２Ｂと、を備える。
【００３９】
第１のＭＯＳトランジスタＰＭ１は、入力端子Ｔ１に接続されたドレイン（第１電極）と、出力端子Ｔ２に接続されたソース（第２電極）と、制御電圧ＶＧが供給されるゲート（第３電極）と、を有する。第１のＭＯＳトランジスタＰＭ１は、制御電圧ＶＧの電圧レベルによりオンまたはオフする。第１のＭＯＳトランジスタＰＭ１は、Ｐ型ＭＯＳトランジスタである。
【００４０】
逆流防止部１１Ｂは、第１のＭＯＳトランジスタＰＭ１がオフのときに第１のＭＯＳトランジスタＰＭ１のバックゲートとソースとを電気的に遮断し、第１のＭＯＳトランジスタＰＭ１がオンのときに第１のＭＯＳトランジスタＰＭ１のバックゲートとソースとを電気的に導通させる。
【００４１】
逆流防止部１１Ｂは、Ｐ型ＭＯＳトランジスタである第２のＭＯＳトランジスタＰＭ２を備える。第２のＭＯＳトランジスタＰＭ２は、第１のＭＯＳトランジスタＰＭ１のバックゲートに接続されたドレイン（第４電極）と、出力端子Ｔ２に接続されたソース（第５電極）と、制御電圧ＶＧが供給されるゲート（第６電極）と、基準電圧端子Ｔ３に接続されたバックゲートと、を有する。
【００４２】
制御電圧発生部１２Ｂは、制御信号Ｓに応じて、第１及び第２のＭＯＳトランジスタＰＭ１，ＰＭ２をオンさせる負の電圧レベルの制御電圧ＶＧ、又は、第１及び第２のＭＯＳトランジスタＰＭ１，ＰＭ２をオフさせる負の電圧レベルの制御電圧ＶＧを発生する。
【００４３】
寄生ダイオードＤ１，Ｄ２のカソードは、第１のＭＯＳトランジスタＰＭ１のバックゲートに接続されている。寄生ダイオードＤ１のアノードは、第１のＭＯＳトランジスタＰＭ１のドレインに接続されている。寄生ダイオードＤ２のアノードは、第１のＭＯＳトランジスタＰＭ１のソースに接続されている。
【００４４】
寄生ダイオードＤ３，Ｄ４のカソードは、第２のＭＯＳトランジスタＰＭ２のバックゲートに接続されている。寄生ダイオードＤ３のアノードは、第２のＭＯＳトランジスタＰＭ２のドレインに接続されている。寄生ダイオードＤ４のアノードは、第２のＭＯＳトランジスタＰＭ２のソースに接続されている。
【００４５】
入力端子Ｔ１には、負の電源電圧ＶＩＮが供給されると共に、図示しない各種装置や回路素子が接続される。基準電圧端子Ｔ３は、基準電圧（例えば、接地電圧）に設定される。このように、電源スイッチ回路１０Ｂは、負電源スイッチ回路として機能する。
【００４６】
適切な制御電圧ＶＧが印加されて第１及び第２のＭＯＳトランジスタＰＭ１，ＰＭ２がオンになっている場合、入力端子Ｔ１と出力端子Ｔ２との間の電流経路が導通する。この場合、第２のＭＯＳトランジスタＰＭ２は、第１のＭＯＳトランジスタＰＭ１のソースとバックゲートとを導通させている。これにより、第１のＭＯＳトランジスタＰＭ１のオン抵抗を最小にすることができ、入力端子Ｔ１と出力端子Ｔ２との間の電力損失を最小にすることができる。電流は、出力端子Ｔ２から入力端子Ｔ１に流れる。
【００４７】
一方、適切な制御電圧ＶＧによって第１及び第２のＭＯＳトランジスタＰＭ１，ＰＭ２がオフになっている場合、入力端子Ｔ１と出力端子Ｔ２との間の電流経路が遮断される。この場合、第２のＭＯＳトランジスタＰＭ２は、第１のＭＯＳトランジスタＰＭ１のソースとバックゲートとを電気的に遮断する。そのため、電源電圧ＶＩＮがゼロであり、且つ、負荷容量ＣＬ等により出力端子Ｔ２の電圧が負になっている場合であっても、入力端子Ｔ１から出力端子Ｔ２に電流が逆流しない。
【００４８】
また、第１のＭＯＳトランジスタＰＭ１がオフしている時、抵抗Ｒ１を介して第１のＭＯＳトランジスタＰＭ１のバックゲートの電圧を基準電圧に設定できる。
【００４９】
従って、第３の実施形態によっても、第２の実施形態の効果が得られる。
【００５０】
なお、第３の実施形態においても、抵抗Ｒ１を設けなくてもよい。
【００５１】
第１から第３の実施形態に係る電源スイッチ回路１０，１０Ａ，１０Ｂは、回路全体を同一の半導体基板上に形成してもよいし、回路の一部を別の半導体基板上に形成してもよい。また、電源スイッチ回路１０，１０Ａ，１０Ｂは、プリント基板等にディスクリート部品を用いて実装してもよい。
【００５２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５３】
１０，１０Ａ，１０Ｂ  電源スイッチ回路（スイッチ回路）
１１，１１Ｂ  逆流防止部
１２，１２Ｂ  制御電圧発生部
ＮＭ１，ＰＭ１  第１のＭＯＳトランジスタ
ＮＭ２，ＰＭ２  第２のＭＯＳトランジスタ
Ｄ１〜Ｄ４  寄生ダイオード
Ｒ１  抵抗（インピーダンス素子）
Ｔ１  入力端子（入力ノード）
Ｔ２  出力端子（出力ノード）
Ｔ３  基準電圧端子
【図１】
2016158086.tif 000003
【図２】
2016158086.tif 000004
【図３】
2016158086.tif 000005
【図４】
2016158086.tif 000006
【図５】
2016158086.tif 000007