(57)【要約】【課題】従来技術では、半導体スイッチング素子の駆動を高速化できない。【解決手段】半導体スイッチング素子を駆動する駆動装置であって、コンデンサと、前記コンデンサの電荷を前記半導体スイッチング素子の導通制御端子に供給するか否かを選択する出力選択部と、を備え、前記出力選択部は、第１のスイッチング素子と、第２のスイッチング素子と、を備え、前記第１のスイッチング素子が導通状態となることにより、前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給され、前記第２のスイッチング素子が導通状態となることにより、前記半導体スイッチング素子の導通制御端子から電荷が引き抜かれ、前記第２のスイッチング素子のゲート幅は、前記第１のスイッチング素子のゲート幅よりも、小さい、駆動装置。【選択図】図１
2016158240.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子を駆動する駆動装置であって、
コンデンサと、
前記コンデンサの電荷を前記半導体スイッチング素子の導通制御端子に供給するか否かを選択する出力選択部と、
を備え、
前記出力選択部は、第１のスイッチング素子と、第２のスイッチング素子と、を備え、
前記コンデンサの第１端と、前記第１のスイッチング素子の第１端とが、接続されており、
前記コンデンサの第２端と、前記半導体スイッチング素子の端子とが、第１接続点において接続されており、
前記第１のスイッチング素子の第２端と、前記半導体スイッチング素子の導通制御端子とが、第２接続点において接続されており、
前記第２のスイッチング素子の第１端と、前記第２接続点とが、接続されており、
前記第２のスイッチング素子の第２端と、前記第１接続点とが、接続されており、
前記第１のスイッチング素子が導通状態となることにより、前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給され、
前記第２のスイッチング素子が導通状態となることにより、前記半導体スイッチング素子の導通制御端子から電荷が引き抜かれ、
前記第２のスイッチング素子のゲート幅は、前記第１のスイッチング素子のゲート幅よりも、小さい、
駆動装置。
【請求項２】
前記第１のスイッチング素子および前記第２のスイッチング素子は、ノーマリーオントランジスタである、
請求項１に記載の駆動装置。
【請求項３】
第１の電磁界共鳴結合器と、第２の電磁界共鳴結合器と、
第１の整流回路と、第２の整流回路と、
を備え、
入力信号に応じて高周波を変調した信号である第１の被変調信号が、前記第１の電磁界共鳴結合器により絶縁伝送され、前記第１の整流回路により整流されることにより、第１の制御信号が生成され、
前記第１の制御信号が、前記第１のスイッチング素子の導通制御端子に入力されることで、前記第１のスイッチング素子の導通状態が制御され、
前記入力信号に応じて高周波を変調した信号である第２の被変調信号が、前記第２の電磁界共鳴結合器により絶縁伝送され、前記第２の整流回路により整流されることにより、第２の制御信号が生成され、
前記第２の制御信号が、前記第２のスイッチング素子の導通制御端子に入力されることで、前記第２のスイッチング素子の導通状態が制御される、
請求項１または２に記載の駆動装置。
【請求項４】
前記第１の被変調信号は、振幅ａ１の信号と、振幅ａ２の信号と、を有し、
前記第１の制御信号において、前記振幅ａ１の信号が前記第１の整流回路により整流されることにより生成される信号は、前記第１のスイッチング素子を導通状態から非導通状態に切り替え、
前記第１の制御信号において、前記振幅ａ２の信号が前記第１の整流回路により整流されることにより生成される信号は、前記第１のスイッチング素子の非導通状態を維持し、
前記振幅ａ１は、前記振幅ａ２よりも、大きい、
請求項３に記載の駆動装置。
【請求項５】
前記第２の被変調信号は、振幅ｂ１の信号と、振幅ｂ２の信号と、を有し、
前記第２の制御信号において、前記振幅ｂ１の信号が前記第２の整流回路により整流されることにより生成される信号は、前記第２のスイッチング素子を導通状態から非導通状態に切り替え、
前記第２の制御信号において、前記振幅ｂ２の信号が前記第２の整流回路により整流されることにより生成される信号は、前記第２のスイッチング素子の非導通状態を維持し、
前記振幅ｂ１は、前記振幅ｂ２よりも、大きい、
請求項３または４に記載の駆動装置。
【請求項６】
第３の電磁界共鳴結合器と、
第３の整流回路と、
を備え、
前記高周波が、前記第３の電磁界共鳴結合器により絶縁伝送され、前記第３の整流回路により整流されることにより、充電用電圧が生成され、
前記コンデンサは、前記充電用電圧により充電される、
請求項３から５のいずれかに記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体スイッチング素子を駆動する駆動装置に関する。
【背景技術】
【０００２】
特許文献１には、半導体スイッチング素子を駆動する駆動装置が、開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１３／０６５２５４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、半導体スイッチング素子の駆動を高速化できない。
【課題を解決するための手段】
【０００５】
本開示の駆動装置は、半導体スイッチング素子を駆動する駆動装置であって、コンデンサと、前記コンデンサの電荷を前記半導体スイッチング素子の導通制御端子に供給するか否かを選択する出力選択部と、を備え、前記出力選択部は、第１のスイッチング素子と、第２のスイッチング素子と、を備え、前記コンデンサの第１端と、前記第１のスイッチング素子の第１端とが、接続されており、前記コンデンサの第２端と、前記半導体スイッチング素子の端子とが、第１接続点において接続されており、前記第１のスイッチング素子の第２端と、前記半導体スイッチング素子の導通制御端子とが、第２接続点において接続されており、前記第２のスイッチング素子の第１端と、前記第２接続点とが、接続されており、前記第２のスイッチング素子の第２端と、前記第１接続点とが、接続されており、前記第１のスイッチング素子が導通状態となることにより、前記コンデンサの電荷が前記半導体スイッチング素子の導通制御端子に供給され、前記第２のスイッチング素子が導通状態となることにより、前記半導体スイッチング素子の導通制御端子から電荷が引き抜かれ、前記第２のスイッチング素子のゲート幅は、前記第１のスイッチング素子のゲート幅よりも、小さい。
【発明の効果】
【０００６】
本開示によれば、半導体スイッチング素子の駆動を高速化できる。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施の形態１における駆動装置１０００の概略構成を示す図である。
【図２】図２は、出力選択部６０の動作例を説明するための図である。
【図３】図３は、ゲート・ソース間電圧と半導体スイッチング素子１の導通制御端子の電圧との関係を示す図である。
【図４】図４は、駆動装置１０００の駆動のシミュレーション結果を示す図である。
【図５】図５は、駆動装置１０００の駆動のシミュレーション結果を示す図である。
【図６】図６は、コンデンサ５０に蓄積されている電荷の消費状態を模式的に表す図である。
【図７】図７は、ノーマリーオフトランジスタを用いた場合の電圧波形の一例を示す図である。
【図８】図８は、図７における期間Ｔ１〜Ｔ４における電流の流れを示す図である。
【図９】図９は、ノーマリーオントランジスタを用いた場合の電圧波形の一例を示す図である。
【図１０】図１０は、実施の形態２における駆動装置２０００の概略構成を示す図である。
【図１１】図１１は、駆動装置２０００の具体的な構成例である駆動装置３０００を示す回路図である。
【図１２】図１２は、実施の形態３における駆動装置４０００の概略構成を示す図である。
【図１３】図１３は、実施の形態３における各信号の一例を示す図である。
【図１４】図１４は、トランジスタのゲート電圧を示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を用いて、実施の形態が詳細に説明される。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【０００９】
（実施の形態１）
図１は、実施の形態１における駆動装置１０００の概略構成を示す図である。
【００１０】
実施の形態１における駆動装置１０００は、半導体スイッチング素子１（例えば、パワーデバイスなど）を駆動する駆動装置である。
【００１１】
実施の形態１における駆動装置１０００は、コンデンサ５０と、出力選択部６０と、を備える。
【００１２】
出力選択部６０は、コンデンサ５０の電荷を、半導体スイッチング素子１の導通制御端子（例えば、ゲート端子）に、供給するか否かを選択する。
【００１３】
出力選択部６０は、第１のスイッチング素子（例えば、トランジスタ６１）と、第２のスイッチング素子（例えば、トランジスタ６２）と、を備える。
【００１４】
コンデンサ５０の第１端と、第１のスイッチング素子の第１端（例えば、ドレイン端子）とが、接続される。
【００１５】
コンデンサ５０の第２端と、半導体スイッチング素子１の端子（例えば、ソース端子）とが、第１接続点において接続される。
【００１６】
第１のスイッチング素子の第２端（例えば、ソース端子）と、半導体スイッチング素子１の導通制御端子とが、第２接続点において接続される。
【００１７】
第２のスイッチング素子の第１端（例えば、ドレイン端子）と、第２接続点とが、接続される。
【００１８】
第２のスイッチング素子の第２端（例えば、ソース端子）と、第１接続点とが、接続される。
【００１９】
第１のスイッチング素子が導通状態となることにより、コンデンサ５０の電荷が半導体スイッチング素子１の導通制御端子に供給される。
【００２０】
第２のスイッチング素子が導通状態となることにより、半導体スイッチング素子１の導通制御端子から電荷が引き抜かれる。
【００２１】
図２は、出力選択部６０の動作例を説明するための図である。
【００２２】
図３は、トランジスタ６１およびトランジスタ６２のゲート・ソース間電圧と、半導体スイッチング素子１の導通制御端子の電圧と、の関係を示す図である。
【００２３】
なお、ゲート・ソース間電圧とは、各トランジスタのソース端子を基準としたときのゲート端子の電圧である。
【００２４】
図３に示されるように、出力選択部６０は、入力される制御信号である第１の制御信号および第２の制御信号に応じて、トランジスタ６１がオン（導通状態）であってトランジスタ６２がオフ（非導通状態）である状態と、トランジスタ６１がオフであってトランジスタ６２がオンである状態とを、交互に繰り返す。
【００２５】
これにより、出力選択部６０は、半導体スイッチング素子１をスイッチングする。
【００２６】
すなわち、出力選択部６０は、入力信号に応じて、コンデンサ５０に充電された電荷（すなわち駆動電力５１０）を半導体スイッチング素子１に供給する。すなわち、半導体スイッチング素子１がオン（導通状態）となる。
【００２７】
図２の（ｂ）は、トランジスタ６１がオフであり、トランジスタ６２がオンである場合を示す図である。
【００２８】
すなわち、図２の（ｂ）は、トランジスタ６１のゲート・ソース間にオフ電圧が印加され、トランジスタ６２のゲート・ソース間にオン電圧が印加されている場合を示す図である。
【００２９】
図２の（ｂ）の状態では、コンデンサ５０に電荷が充電されるが、トランジスタ６１がオフ状態であるため、半導体スイッチング素子１に電流は供給されない。すなわち、半導体スイッチング素子１はオフ（非導通状態）となる。
【００３０】
一方、図２の（ａ）は、トランジスタ６１がオンであり、トランジスタ６２がオフである場合を示す図である。
【００３１】
すなわち、図２の（ａ）は、トランジスタ６１のゲート・ソース間にオン電圧が印加され、トランジスタ６２のゲート・ソース間にオフ電圧が印加されている場合を示す図である。
【００３２】
図２の（ａ）の状態では、図２の（ｂ）の状態においてコンデンサ５０に充電された電荷が半導体スイッチング素子１のゲート端子に供給される。
【００３３】
図２の（ａ）の状態から、トランジスタ６１がオフであってトランジスタ６２がオンである状態に切り替わった場合、図２（ｂ）に示されるように、再度、コンデンサ５０の蓄積電荷が増加する。また、半導体スイッチング素子１のゲート端子に蓄積した電荷は、トランジスタ６２によって出力基準端子７２に放電される。
【００３４】
以上のような動作により、実施の形態１の駆動装置１０００は、半導体スイッチング素子１に瞬時に大電流を供給することができる。
【００３５】
実施の形態１における駆動装置１０００においては、第２のスイッチング素子のゲート幅は、第１のスイッチング素子のゲート幅よりも、小さい。
【００３６】
以上の構成によれば、半導体スイッチング素子の駆動を高速化できる。
【００３７】
以下、この効果の詳細が、説明される。
【００３８】
図４および図５は、駆動装置１０００の駆動のシミュレーション結果を示す図である。
【００３９】
図４および図５において、点線は、第２のスイッチング素子（トランジスタ６２）のゲート幅が、第１のスイッチング素子（トランジスタ６１）のゲート幅と、同じである場合の結果を示す（すなわち、比較例）。一方、図４および図５において、実線は、第２のスイッチング素子（トランジスタ６２）のゲート幅は、第１のスイッチング素子（トランジスタ６１）のゲート幅よりも、小さい場合の結果を示す（すなわち、実施の形態１の構成）。
【００４０】
まず、実施の形態１の構成であれば、第２のスイッチング素子のドレインソース間容量Ｃｄｓを小さくすることができる。これにより、コンデンサに蓄積された電荷が第２のスイッチング素子により消費される量を、小さくできる。これにより、図４に示されるように、コンデンサの電圧を高く保つことができる。この結果、図４に示されるように、半導体スイッチング素子へのゲート電圧の立ち上がり速度を、より高速化できる。
【００４１】
また、実施の形態１の構成であれば、第２のスイッチング素子のゲート・ソース間容量Ｃｇｓを小さくすることができる。これにより、図５に示されるように、第２のスイッチング素子の立ち上がりをより速くできる。この結果、図５に示されるように、半導体スイッチング素子へのゲート電圧の立ち下がり速度を、より高速化できる。
【００４２】
図６は、駆動装置１０００の駆動時におけるコンデンサ５０に蓄積されている電荷の消費状態を模式的に表す図である。
【００４３】
図６の例では、コンデンサ５０は、チャージ電流ｉによって、定常的に充電され続けているものとする。
【００４４】
半導体スイッチング素子１のゲートを立ち上げる過程においては、半導体スイッチング素子１のゲート・ソース間容量Ｃｇｓと、ゲートドレイン間容量Ｃｇｄと、トランジスタ６２のドレインソース間容量Ｃｄｓ６２と、を充電するために、コンデンサ５０に蓄積されている電荷は消費（放電）される。
【００４５】
このようなコンデンサ５０の充放電関係において、図３に示されるように、駆動周波数ｆの状態で、半導体スイッチング素子１のゲート電圧を、所定の電圧値Ｖｇに保つためには、下記の式（１）を満たす必要がある。
【００４６】
ｉ＝（Ｃｄｓ６２＋Ｃｇｓ＋Ｃｇｄ）＊Ｖｇ＊ｆ＋ｉｌｅａｋ＋ｉｇ  ・・・（式１）
【００４７】
ここで、ｉｌｅａｋは、トランジスタ６１およびトランジスタ６２のオフリーク電流である。また、ｉｇは、半導体スイッチング素子１の導通に必要なゲート電流である。
【００４８】
ここで、上記の式（１）より、下記の式（２）が導かれる。
【００４９】
Ｃｄｓ６２＝（ｉ−ｉｌｅａｋ−ｉｇ）／（Ｖｇ＊ｆ）−（Ｃｇｓ＋Ｃｇｄ）  ・・・（式２）
【００５０】
ここで、駆動周波数ｆの状態で、半導体スイッチング素子１のゲート電圧を、所定の電圧値Ｖｇ以上に保つためには、下記の式（３）、つまり、式（４）を満たす必要がある。
【００５１】
Ｔｒｗ６２＊Ｃｄｓｗ≦Ｃｄｓ６２  ・・・  （式３）
Ｔｒｗ６２≦Ｃｄｓ６２／Ｃｄｓｗ  ・・・  （式４）
【００５２】
ここで、Ｔｒｗ６２は、ゲート幅で規定されるトランジスタ６２のサイズである。また、Ｃｄｓｗは、トランジスタ６２（および、トランジスタ６１）の単位ゲート幅あたりのドレインソース間容量である。
【００５３】
また、トランジスタ６１は、下記の式（５）で表されるラッシュ電流ｉｒｕｓｈ６１を流す必要がある。
【００５４】
ｉｒｕｓｈ６１＝（Ｃｄｓ６２＋Ｃｇｓ＋Ｃｇｄ）＊Ｖｇ／ｔ  ・・・  （式５）
【００５５】
ここで、ｔは、半導体スイッチング素子１のゲート電圧の目標立ち上がり時間（時定数）である。
【００５６】
トランジスタ６１は、このラッシュ電流ｉｒｕｓｈ６１以上の電流を流すことが可能なサイズである必要がある。すなわち、下記の式（６）、つまり、式（７）を満たす必要がある。
【００５７】
Ｔｒｗ６１＊ｉｒｕｓｈｗ≧ｉｒｕｓｈ６１  ・・・  （式６）
Ｔｒｗ６１≧ｉｒｕｓｈ６１／ｉｒｕｓｈｗ  ・・・  （式７）
【００５８】
ここで、Ｔｒｗ６１は、ゲート幅で規定されるトランジスタ６１のサイズである。また、ｉｒｕｓｈｗは、トランジスタ６１（および、トランジスタ６２）の単位ゲート幅あたりに流すことができるラッシュ電流である。
【００５９】
実施の形態１においては、トランジスタ６１とトランジスタ６２のサイズは、上記の式（４）と式（７）とで規定される範囲とする。これにより、半導体スイッチング素子１のゲート駆動のために、コンデンサ５０に蓄積された電荷を、有効に消費することが可能となる。これにより、コンデンサ５０の電圧レベルを、高い状態に保つことができる。この結果、半導体スイッチング素子１のゲート電圧Ｖｇを生成することができる。
【００６０】
また、実施の形態１の駆動装置１０００においては、第１のスイッチング素子および第２のスイッチング素子は、ノーマリーオントランジスタであってもよい。
【００６１】
図７は、比較例として、ノーマリーオフトランジスタを用いた場合の電圧波形の一例を示す図である。
【００６２】
図８は、図７における期間Ｔ１〜Ｔ４における電流の流れを示す図である。
【００６３】
図７（ａ）に示されるように、ノーマリーオフトランジスタを用いた場合には、トランジスタの立ち上がりは早い。一方で、トランジスタのゲート電荷を引き抜く時定数が小さいため、立ち下りは遅くなる。このため、図７（ｂ）に示されるように、トランジスタ６１とトランジスタ６２とが、いずれも導通状態となる期間である期間Ｔ２および期間Ｔ４が生じる。この結果、トランジスタ６１とトランジスタ６２とが同時に導通状態となり、貫通電流が流れ易くなる。
【００６４】
図９は、ノーマリーオントランジスタを用いた場合の電圧波形の一例を示す図である。
【００６５】
図９（ａ）に示されるように、ノーマリーオントランジスタを用いる構成によれば、第１のスイッチング素子および第２のスイッチング素子の立ち下がりを速くできる。さらに、第１のスイッチング素子および第２のスイッチング素子の立ち上がりを遅くできる。このため、図９（ｂ）に示されるように、図７に示される例と比較して、トランジスタ６１とトランジスタ６２とが、いずれも導通状態となる期間を抑制できる。すなわち、第１のスイッチング素子と第２のスイッチング素子との両方が同時に導通状態となることを抑制できる。これにより、第１のスイッチング素子と第２のスイッチング素子とを貫通する形でアース側に流れる電流である貫通電流の発生を抑制できる。これにより、コンデンサに蓄積された電荷が、貫通電流として、無駄に消費されることを低減できる。したがって、コンデンサの電圧レベルの低下を抑制できる。この結果、半導体スイッチング素子へのゲート電圧のレベルを高く維持できる。
【００６６】
（実施の形態２）
以下、実施の形態２が説明される。上述の実施の形態１と重複する説明は、適宜、省略される。
【００６７】
図１０は、実施の形態２における駆動装置２０００の概略構成を示す図である。
【００６８】
実施の形態２における駆動装置２０００は、実施の形態１における駆動装置１０００の構成を備える。
【００６９】
さらに、実施の形態２における駆動装置２０００は、第１の電磁界共鳴結合器２０ａと、第２の電磁界共鳴結合器２０ｂと、第１の整流回路４０ａと、第２の整流回路４０ｂと、を備える。
【００７０】
入力信号に応じて高周波を変調した信号である第１の被変調信号が、第１の電磁界共鳴結合器２０ａにより絶縁伝送され、第１の整流回路４０ａにより整流される。これにより、第１の制御信号が生成される。
【００７１】
第１の制御信号が、第１のスイッチング素子の導通制御端子に入力される。これにより、第１のスイッチング素子の導通状態が制御される。
【００７２】
入力信号に応じて高周波を変調した信号である第２の被変調信号が、第２の電磁界共鳴結合器２０ｂにより絶縁伝送され、第２の整流回路４０ｂにより整流される。これにより、第２の制御信号が生成される。
【００７３】
第２の制御信号が、第２のスイッチング素子の導通制御端子に入力される。これにより、第２のスイッチング素子の導通状態が制御される。
【００７４】
以上の構成によれば、電磁界共鳴結合器による絶縁を実現しながら、半導体スイッチング素子に大電流を供給することができる。
【００７５】
また、図１０に示されるように、実施の形態２における駆動装置２０００は、第３の電磁界共鳴結合器２０ｃと、第３の整流回路４０ｃと、を備えてもよい。
【００７６】
図１０に示される構成例では、高周波が、第３の電磁界共鳴結合器２０ｃにより絶縁伝送され、第３の整流回路４０ｃにより整流される。これにより、充電用電圧が生成される。
【００７７】
このとき、コンデンサ５０は、当該充電用電圧により充電されてもよい。
【００７８】
以上の構成によれば、高周波を整流して充電用電圧を得ることにより、例えば一定の充電用電圧をコンデンサに供給することができる。また、例えば、出力選択部の制御に利用される高周波を、充電用電圧の生成にも利用することができる。
【００７９】
図１１は、駆動装置２０００の具体的な構成例である駆動装置３０００を示す回路図である。
【００８０】
駆動装置３０００は、直流電源１００と、信号発生器３とを備える。また、駆動装置３０００は、高周波発振回路１０と、変調回路３０と、第１の電磁界共鳴結合器２０ａと、第２の電磁界共鳴結合器２０ｂと、第３の電磁界共鳴結合器２０ｃとを備える。また、駆動装置３０００は、第１の整流回路４０ａと、第２の整流回路４０ｂと、第３の整流回路４０ｃと、コンデンサ５０と、出力選択部６０と、出力端子７１と、出力基準端子７２とを備える。
【００８１】
なお、コンデンサ５０は、例えば、容量素子であり、寄生容量ではない。コンデンサ５０は、例えば、容量が１０ｐＦ以上の素子である。
【００８２】
なお、実施の形態１において、出力選択部６０は、例えば、第１のスイッチング素子および第２のスイッチング素子から構成される。第１のスイッチング素子は、例えば、トランジスタ６１であってもよい。第２のスイッチング素子は、例えば、トランジスタ６２であってもよい。
【００８３】
直流電源１００は、例えば、高周波発振回路１０および変調回路３０のそれぞれが動作するための電力を供給する電源である。なお、図１０では、直流電源１００は、駆動装置２０００の内部に設けられているが、駆動装置２０００の外部に設けられてもよい。すなわち、駆動装置２０００は、直流電源１００を備えなくてもよい。
【００８４】
信号発生器３は、入力信号を生成し、変調回路３０に出力する。入力信号は制御信号に相当し、半導体スイッチング素子１を駆動するための駆動信号は制御信号に基づいて生成される。信号発生器３は、例えば、ロジックＩＣからなる。入力信号は、図１１に示される波形５０１および波形５０２のように、ハイレベルと、ローレベルとからなる、２値の信号である。
【００８５】
入力信号は、第１入力信号と第２入力信号とから構成されてもよい。図１１に示される例では、波形５０１が第１入力信号であり、波形５０２が第２入力信号である。第１入力信号は、例えば、第１ローレベル電圧と、第１ローレベル電圧よりも大きい第１ハイレベル電圧とを含む。第２入力信号は、例えば、第２ローレベル電圧と、第２ローレベル電圧よりも大きい第２ハイレベル電圧とを含む。第１入力信号が第１ハイレベル電圧を示す期間において、第２入力信号が第２ローレベル電圧を示してもよい。第２入力信号が第２ハイレベル電圧を示す期間において、第１入力信号が第１ローレベル電圧を示してもよい。第２入力信号は、第１の入力信号を反転させた信号であってもよい。例えば、第２入力信号は、第１の入力信号を、第１ハイレベル電圧と第２ハイレベル電圧の中間値を基準に反転させた信号であってもよい。この場合、図１１に示されるように、第１入力信号と第２入力信号とは相補的（コンプリメンタリ）な関係となりうる。第１ローレベル電圧および／または第２ローレベル電圧は、例えば、０Ｖであってもよい。
【００８６】
なお、図１１では、信号発生器３は、駆動装置３０００の内部に設けられているが、駆動装置３０００の外部に設けられてもよい。この場合、駆動装置３０００は、入力信号が入力される第１の入力端子を備える。すなわち、駆動装置３０００は、信号発生器３を備えなくてもよい。
【００８７】
高周波発振回路１０は、高周波を生成する。高周波は、マイクロ波電力であってもよい。高周波は、電力を伝送する役割を果たす。高周波発振回路１０は、少なくとも２系統の出力を備える。高周波発振回路１０は、変調回路３０および第３の電磁界共鳴結合器２０ｃのそれぞれに生成した高周波を出力する。高周波は、例えば、図１１に示される波形５０３および波形５０４のような波形である。高周波の周波数は、例えば、低出力であれば免許不要で使用できるＩＳＭバンドである２．４ＧＨｚまたは５．８ＧＨｚであってもよいし、その他の周波数であってもよい。高周波発振回路１０は、具体的には、コルピッツ発振器、もしくは、ハートレー発振器、または、マイクロ波を発生させるその他の発振器であってもよい。高周波発振回路１０は、高周波の周波数が変動した場合のために、周波数調整機構を備えていてもよい。なお、高周波発振回路１０が生成する高周波は、例えば、一定の振幅および一定の周波数を有する。
【００８８】
本開示において、第１入力信号および／または第２入力信号によって変調される高周波、すなわち第１入力信号および／または第２入力信号の搬送波である高周波が、第１高周波と呼ばれ、充電用の電力を供給するための高周波が第２高周波と呼ばれる場合がある。図１１に示される例では、波形５０３が第１高周波であり、波形５０４が第２高周波である。なお、実施の形態１において、第２高周波は、第３の電磁界共鳴結合器２０ｃに入力される高周波である。この場合、第２高周波は、一定の振幅を有していてもよいし、複数の振幅を有していてもよい。すなわち、第２高周波は、異なる複数の振幅に基づく信号成分を有していてもよい。第１高周波と第２高周波とは、同じ振幅を有してもいいし、異なる振幅を有してもよい。ただし、第２高周波が第１高周波よりも大きな振幅を有する場合、後述するように、コンデンサに充電される電荷量を大きくすることができる。第１高周波と第２高周波とは、同じ周波数を有してもいいし、異なる周波数を有してもよい。
【００８９】
なお、図１１では、高周波発振回路１０は、駆動装置３０００の内部に設けられているが、駆動装置３０００の外部に設けられてもよい。この場合、駆動装置３０００は、高周波が入力される第２の入力端子を備える。すなわち、駆動装置３０００は、高周波発振回路１０を備えてもよい。後述するように、高周波発振回路１０は高周波生成器に含まれうる。
【００９０】
変調回路３０は、信号発生器３が出力する第１入力信号に応じて高周波を変調することによって、第１の被変調信号を生成し、第１の電磁界共鳴結合器２０ａに出力する。図１１に示されるように、変調回路３０が混合回路である場合、変調回路３０は、第１入力信号と高周波とを混合することによって、第１の被変調信号を生成する。第１の被変調信号は、例えば、図１１に示される波形５０５のような波形となる。
【００９１】
また、変調回路３０は、信号発生器３が出力し、第１入力信号とは別の第２入力信号に応じて高周波を変調することによって、第２の被変調信号を生成し、第２の電磁界共鳴結合器２０ｂに出力する。図１１に示されるように、変調回路３０が混合回路である場合、具体的には、第２入力信号と、高周波とを混合することによって、第２の被変調信号を生成する。第２の被変調信号は、例えば、図１１に示される波形５０６のような波形となる。第２入力信号が第１入力信号を反転させた信号である場合、第１の被変調信号と、第２の被変調信号とは、相補的（コンプリメンタリ）な関係となる。
【００９２】
第１の被変調信号は、例えば、第１振幅と、第１振幅よりも大きい第２振幅とを含む。第１の被変調信号の第１振幅は、例えば、第１入力信号の第１ローレベル電圧に対応し、第１の被変調信号の第２振幅は、例えば、第１入力信号の第１ハイレベル電圧に対応する。第２の被変調信号は、例えば、第３振幅と、第３振幅よりも大きい第４振幅とを含む。第２の被変調信号の第３振幅は、例えば、第２入力信号の第２ローレベル電圧に対応し、第２の被変調信号の第４振幅は、例えば、第２入力信号の第２ハイレベル電圧に対応する。第１被変調信号が第２振幅を示す期間において、第２被変調信号が第３振幅を示してもよい。第２被変調信号が第４振幅を示す期間において、第１被変調信号が第１振幅を示してもよい。第１振幅と第３振幅、および／または、第２振幅と第４振幅は、同じ値であってもよい。第１振幅および／または第３振幅は、０であってもよい。
【００９３】
図１１に示される例では第１の被変調信号と、第２の被変調信号とは、相補的な関係としたが、入力信号は、より最適な別の波形であってもよい。
【００９４】
図１１に示される例では、変調回路３０は、混合回路であり、具体的には、いわゆる差動ミキサである。
【００９５】
第１の電磁界共鳴結合器２０ａは、変調回路３０が生成した第１の被変調信号を絶縁伝送する。
【００９６】
第２の電磁界共鳴結合器２０ｂは、変調回路３０が生成した第２の被変調信号を絶縁伝送する。
【００９７】
第３の電磁界共鳴結合器２０ｃは、高周波発振回路１０が生成した高周波を絶縁伝送する。
【００９８】
第１の整流回路４０ａは、第１の電磁界共鳴結合器２０ａにより絶縁伝送された第１の被変調信号を整流することによって、制御信号である第１信号を生成する。第１の整流回路４０ａは、例えば、ダイオード４１ａ、インダクタ４２ａおよびキャパシタ４３ａから構成される。第１信号は、例えば、図１１の波形５０８のような波形の信号となる。第１信号は、第１の整流回路４０ａから出力され、例えばトランジスタ６１のゲート端子に入力される。
【００９９】
第２の整流回路４０ｂは、第２の電磁界共鳴結合器２０ｂにより絶縁伝送された第２の被変調信号を整流することによって、制御信号である第２信号を生成する。第２の整流回路４０ｂは、例えば、ダイオード４１ｂ、インダクタ４２ｂおよびキャパシタ４３ｂから構成される。第２信号は、例えば、図１１の波形５０９のような波形の信号となる。第２信号は、第２の整流回路４０ｂから出力され、例えばトランジスタ６２のゲート端子に入力される。
【０１００】
第１信号は、例えば、第１オフ電圧と、第１オフ電圧と異なる第１オン電圧とを含む。トランジスタ６１がＮ型トランジスタである場合、第１オン電圧は第１オフ電圧よりも大きい。トランジスタ６１がＰ型トランジスタである場合、第１オン電圧は第１オフ電圧よりも小さい。トランジスタ６１がノーマリオフ型トランジスタである場合、第１信号の第１オフ電圧は、例えば、第１の被変調信号の第１振幅に対応し、第１信号の第１オン電圧は、例えば、第１の被変調信号の第２振幅に対応する。この場合、第１信号の第１オフ電圧は、例えば、第１入力信号の第１ローレベル電圧に対応し、第１信号の第１オン電圧は、例えば、第１入力信号の第１ハイレベル電圧に対応する。トランジスタ６１がノーマリオン型トランジスタである場合、第１信号の第１オフ電圧は、例えば、第１の被変調信号の第２振幅に対応し、第１信号の第１オン電圧は、例えば、第１の被変調信号の第１振幅に対応する。この場合、第１信号の第１オフ電圧は、例えば、第１入力信号の第１ハイレベル電圧に対応し、第１信号の第１オン電圧は、例えば、第１入力信号の第１ローレベル電圧に対応する。
【０１０１】
第２信号は、例えば、第２オフ電圧と、第２オフ電圧と異なる第２オン電圧とを含む。トランジスタ６２がＮ型トランジスタである場合、第２オン電圧は第２オフ電圧よりも大きい。トランジスタ６１がＰ型トランジスタである場合、第２オン電圧は第２オフ電圧よりも小さい。トランジスタ６１がノーマリオフ型トランジスタである場合、第２信号の第２オフ電圧は、例えば、第２の被変調信号の第３振幅に対応し、第２信号の第２オン電圧は、例えば、第２の被変調信号の第４振幅に対応する。この場合、第２信号の第２オフ電圧は、例えば、第２入力信号の第２ローレベル電圧に対応し、第２信号の第２オン電圧は、例えば、第２入力信号の第２ハイレベル電圧に対応する。トランジスタ６２がノーマリオン型トランジスタである場合、第２信号の第２オフ電圧は、例えば、第２の被変調信号の第４振幅に対応し、第２信号の第２オン電圧は、例えば、第２の被変調信号の第３振幅に対応する。この場合、第２信号の第２オフ電圧は、例えば、第２入力信号の第２ハイレベル電圧に対応し、第２信号の第２オン電圧は、例えば、第２入力信号の第２ローレベル電圧に対応する。
【０１０２】
第１信号が第１オン電圧を示す期間において、第２信号が第２オフ電圧を示してもよい。第２信号が第２オン電圧を示す期間において、第１信号が第１オフ電圧を示してもよい。第１信号と、第２信号とは、相補的（コンプリメンタリ）な関係であってもよいし、それ以外の関係であってもよい。第１オフ電圧と第２オフ電圧、および／または、第１オン電圧と第２オン電圧は、同じ値であってもよい。
【０１０３】
以下では、特に断りの無い限り、トランジスタ６１およびトランジスタ６２がノーマリオン型かつＮ型である例について説明する。具体的には、例えば図１１に示されるように、第１オン電圧および第２オン電圧は０であり、第１オフ電圧および第２オフ電圧は負の値を有する例について説明する。
【０１０４】
第３の整流回路４０ｃは、第３の電磁界共鳴結合器２０ｃにより絶縁伝送された第２高周波を整流することによって、第３信号を生成する。第３信号は、図１１の波形５０７のような波形の信号となる。第３の整流回路４０ｃは、生成した第３信号によってコンデンサ５０を充電する。第３信号は、直流電圧成分を有する。
【０１０５】
図１１に示されるように、第３信号は、一定の電圧値であってもよい。言い換えると、第３信号は、複数の電圧値から構成されていなくてもよい。すなわち、第３信号は、信号成分を有していなくてもよい。第３信号は、少なくともコンデンサを充電するための電力を有していればよい。本開示では、コンデンサを充電するための電圧を、充電用電圧と呼ぶ場合がある。第３信号は、図１１に示されるように充電用電圧のみから構成されてもよいし、充電用電圧と充電用電圧よりも小さい別の電圧とを含んでもよい。充電用電圧は、第１信号の第１オン電圧および第２信号の第２オン電圧よりも大きくてもよい。この場合、コンデンサに充電される電荷量が大きくなる。第３信号は、第２信号が第２オン電圧を示す期間に充電用電圧を示してもよく、図１１に示されるように、さらに、第１信号が第１オン電圧を示す期間にも充電用電圧を示してもよい。
【０１０６】
ここで、整流回路４０の構成例について詳細に説明する。整流回路４０は、第１の整流回路４０ａ、第２の整流回路４０ｂ、および第３の整流回路４０ｃとして用いられうる。なお、以下では、整流回路４０の一例として、第３の整流回路４０ｃの具体例を説明する。ただし、以下に説明される具体例は、第１の整流回路４０ａおよび第２の整流回路４０ｂについても同様に適用されうる。
【０１０７】
第３の整流回路４０ｃは、ダイオード４１ｃ、インダクタ４２ｃおよびキャパシタ４３ｃから構成される。
【０１０８】
第３の整流回路４０ｃにおいて、例えば、インダクタ４２ｃの一端がダイオード４１ｃの一端に接続され、インダクタ４２ｃの他端がキャパシタ４３ｃの一端に接続され、ダイオード４１ｃの他端およびキャパシタ４３ｃの他端が第３の整流回路４０ｃの出力基準端子に接続されている。インダクタ４２ｃの一端とダイオード４１ｃの一端との接続点は、第３の整流回路４０ｃの入力端子として機能し、インダクタ４２ｃの他端とキャパシタ４３ｃの一端との接続点は、第３の整流回路４０ｃの出力端子として機能する。
【０１０９】
図１１に示される例において、第３の整流回路４０ｃの入力端子には、ダイオード４１ｃのカソードが接続されている。これにより、第３の整流回路４０ｃは、第２高周波のうち正の電圧成分を整流する。一方、第１の整流回路４０ａの入力端子には、ダイオード４１ａのアノードが接続されており、第２の整流回路４０ｂの入力端子には、ダイオード４１ｂのアノードが接続されている。これにより、第１の整流回路４０ａ及び第２の整流回路４０ｂは、被変調信号のうち負の電圧成分を整流する。なお、各整流回路が整流する電圧成分が正であるか負であるかは、特に限定されない。それらの極性は、出力選択部６０の特性に応じて適宜設定されうる。それらの極性は、例えば、出力選択部６０を構成するトランジスタ６１およびトランジスタ６２が、ノーマリオフ型かノーマリオン型か、および、Ｎ型がＰ型かに応じて、適宜設定されうる。
【０１１０】
ここで、第３の整流回路４０ｃの出力端子は、インダクタ４２ｃおよびキャパシタ４３ｃによって、高周波の周波数のショート点となるように調整されている。したがって、第３の整流回路４０ｃの入力端子から入力された高周波は、第３の整流回路４０ｃの出力端子付近において反射される。そのため、第３の整流回路４０ｃの入力端子における高周波の振幅（電圧値）は、第３の電磁界共鳴結合器２０ｃから入力される元の高周波の振幅（電圧値）の約２倍となる。このような構成とすることで、１つのダイオード４１ｃで高周波を高効率に整流することが可能となる。
【０１１１】
なお、第３の整流回路４０ｃは、その出力端子が正確に高周波の周波数のショート点となっていなくとも、所定の周波数のローパスフィルターとして作用すれば、高効率な整流を行うことができる。
【０１１２】
出力選択部６０は、トランジスタ６１およびトランジスタ６２を含む。トランジスタ６１は、第１信号に応じて、コンデンサ５０に充電された電荷を、半導体スイッチング素子１のゲート端子に供給する。トランジスタ６２は、第２信号に応じて、半導体スイッチング素子１のゲート端子の電荷を引き抜く。
【０１１３】
トランジスタ６１は、制御信号である第１信号に応じて、コンデンサ５０に充電された電荷を半導体スイッチング素子１のゲート端子に供給する。トランジスタ６１のドレイン端子は、コンデンサ５０の一端に接続され、トランジスタ６１のソース端子は、出力端子７１、トランジスタ６２のドレイン端子、および第１の整流回路４０ａの出力基準端子に接続される。トランジスタ６１のゲート端子は、第１の整流回路４０ａの出力端子に接続される。
【０１１４】
トランジスタ６１は、例えば、ゲート端子に第１信号の第１オン電圧が入力されたときに、ドレイン端子とソース端子との間を導通することによって、コンデンサ５０の一端と、出力端子７１との間を導通させる。トランジスタ６１は、例えば、ゲート端子に第１信号の第１オフ電圧が入力されたときに、ドレイン端子とソース端子との間を絶縁することによって、コンデンサ５０の一端と、出力端子７１との間を絶縁させる。
【０１１５】
トランジスタ６２は、制御信号である第２信号に応じて半導体スイッチング素子１のゲート端子の電荷を引き抜く。トランジスタ６２のドレイン端子は、出力端子７１およびトランジスタ６１のソース端子に接続され、トランジスタ６２のソース端子は、出力基準端子７２、コンデンサ５０の他端、および第２の整流回路４０ｂの出力基準端子に接続される。トランジスタ６２のゲート端子は、第２の整流回路４０ｂの出力端子に接続される。
【０１１６】
トランジスタ６２は、例えば、ゲート端子に第２信号の第２オン電圧が入力されたときに、ドレイン端子とソース端子との間を導通することによって、出力端子７１と出力基準端子７２との間を導通させる。トランジスタ６２は、例えば、ゲート端子に第２信号の第２オフ電圧が入力されたときに、ドレイン端子とソース端子との間を絶縁することによって、出力端子７１と出力基準端子７２との間を絶縁させる。
【０１１７】
出力選択部６０の動作については、実施の形態１にて詳細に説明したので、ここでは説明を省略する。
【０１１８】
（実施の形態３）
以下、実施の形態３が説明される。上述の実施の形態１および２と重複する説明は、適宜、省略される。
【０１１９】
図１２は、実施の形態３における駆動装置４０００の概略構成を示す図である。
【０１２０】
図１３は、実施の形態３における各信号の一例を示す図である。
【０１２１】
実施の形態３における駆動装置４０００においては、第１の被変調信号５０５は、振幅ａ１の信号と、振幅ａ２の信号と、を有する。
【０１２２】
第１の制御信号５０８において、振幅ａ１の信号が第１の整流回路４０ａにより整流されることにより生成される信号は、第１のスイッチング素子を導通状態から非導通状態に切り替える。
【０１２３】
第１の制御信号５０８において、振幅ａ２の信号が第１の整流回路４０ａにより整流されることにより生成される信号は、第１のスイッチング素子の非導通状態を維持する。
【０１２４】
このとき、振幅ａ１は、振幅ａ２よりも、大きい。
【０１２５】
以上の構成によれば、第１のスイッチング素子の立ち下がりを速くできる。この結果、第１のスイッチング素子と第２のスイッチング素子との両方が同時に導通状態となることを、より抑制できる。また、振幅ａ２が小さいため、第１のスイッチング素子が定常ＯＦＦ状態の期間における電力消費を低減することができる。
【０１２６】
また、実施の形態３における駆動装置４０００においては、第２の被変調信号５０６は、振幅ｂ１の信号と、振幅ｂ２の信号と、を有してもよい。
【０１２７】
第２の制御信号５０９において、振幅ｂ１の信号が第２の整流回路４０ｂにより整流されることにより生成される信号は、第２のスイッチング素子を導通状態から非導通状態に切り替える。
【０１２８】
第２の制御信号５０９において、振幅ｂ２の信号が第２の整流回路４０ｂにより整流されることにより生成される信号は、第２のスイッチング素子の非導通状態を維持する。
【０１２９】
このとき、振幅ｂ１は、振幅ｂ２よりも、大きくてもよい。
【０１３０】
以上の構成によれば、第２のスイッチング素子の立ち下がりを速くできる。この結果、第１のスイッチング素子と第２のスイッチング素子との両方が同時に導通状態となることを、より抑制できる。また、振幅ｂ２が小さいため、第２のスイッチング素子が定常ＯＦＦ状態の期間における電力消費を低減することができる。
【０１３１】
図１４は、トランジスタのゲート電圧を示す図である。
【０１３２】
図１４において、実線は、トランジスタへの入力電力を１６ｄＢｍとした場合の結果を示す。また、図１４において、点線は、トランジスタへの入力電力を１２ｄＢｍとした場合の結果を示す。
【０１３３】
図１４に示されるように、入力電力が１６ｄＢｍである場合は、入力電力が１２ｄＢｍである場合と比較して、トランジスタの立ち下り速度を、より速くすることができる。この結果、貫通電流を抑制することができる。
【０１３４】
（まとめ）
以上、一つまたは複数の態様に係る駆動装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。例えば、上述した実施の形態１〜３は、適宜、互いに組み合わされてもよい。
【０１３５】
なお、上述の実施の形態１〜３においては、「２つの要素間の接続」（例えば、ある素子が別の素子に接続する）とは、直接的な接続だけでなく、電気的な接続、および、それら２つの要素間に他の要素（例えば、実施の形態の機能を損なわない、配線、抵抗素子、など）が介在する接続を、意味してもよい。
【産業上の利用可能性】
【０１３６】
本開示は、例えば、大電力を扱うパワー半導体デバイスを駆動するゲート駆動回路として有用である。
【符号の説明】
【０１３７】
５０    コンデンサ
６０    出力選択部
１０００    駆動装置
２０００    駆動装置
３０００    駆動装置
４０００    駆動装置
【図１】
2016158240.tif 000003
【図２】
2016158240.tif 000004
【図３】
2016158240.tif 000005
【図４】
2016158240.tif 000006
【図５】
2016158240.tif 000007
【図６】
2016158240.tif 000008
【図７】
2016158240.tif 000009
【図８】
2016158240.tif 000010
【図９】
2016158240.tif 000011
【図１０】
2016158240.tif 000012
【図１１】
2016158240.tif 000013
【図１２】
2016158240.tif 000014
【図１３】
2016158240.tif 000015
【図１４】
2016158240.tif 000016