(57)【要約】【課題】高耐圧の半導体装置を提供する。【解決手段】実施形態の半導体装置は、化合物半導体層と、絶縁部と、第１導電部と、を含む。前記第１導電部は、第１方向において前記化合物半導体層と離間した複数の導電領域を含む。前記絶縁部は、前記化合物半導体層と前記第１導電部との間に設けられる。前記化合物半導体層と前記複数の導電領域のそれぞれとの間の前記第１方向に沿う距離は、前記化合物半導体層と離れるに従って長くなる。前記複数の導電領域のそれぞれの前記第１方向と交差する第２方向に沿う長さは、前記化合物半導体層と離れるに従って長くなる。【選択図】図１
2016058691.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体層と、
第１方向において前記化合物半導体層と離間した複数の導電領域を含む第１導電部と、
前記化合物半導体層と前記第１導電部との間に設けられた絶縁部と、
を備え、
前記化合物半導体層と前記複数の導電領域のそれぞれとの間の前記第１方向に沿う距離は、前記化合物半導体層と離れるに従って長くなり、
前記複数の導電領域のそれぞれの前記第１方向と交差する第２方向に沿う長さは、前記化合物半導体層と離れるに従って長くなる半導体装置。
【請求項２】
前記複数の導電領域は、第１導電領域と、前記第１導電領域と電気的に接続された第２導電領域と、前記第２導電領域と電気的に接続された第３導電領域と、を含み、
前記化合物半導体層と前記第１導電領域との間の前記第１方向に沿う第１距離は、前記化合物半導体層と前記第２導電領域との間の前記第１方向に沿う第２距離よりも短く、
前記化合物半導体層と前記第３導電領域との間の前記第１方向に沿う第３距離は、前記第２距離よりも長く、
前記第１距離と前記第２距離との差は、前記第２距離と前記第３距離との差よりも小さく、
前記第２導電領域の前記第１方向と交差する第２方向に沿う第１長さは、前記第３導電領域の前記第２方向に沿う第２長さよりも短い請求項１記載の半導体装置。
【請求項３】
前記化合物半導体層と電気的に接続された第２導電部と、
前記第２方向において前記第２導電部と離間し、前記化合物半導体層と電気的に接続された第３導電部と、
をさらに備え、
前記第１導電部は、前記第２導電部と前記第３導電部との間に配置された請求項２記載の半導体装置。
【請求項４】
前記第１導電領域は、ゲート電極であり、
前記第２導電部は、ソース電極であり、
前記第３導電部は、ドレイン電極である請求項３記載の半導体装置。
【請求項５】
前記第１導電部と前記化合物半導体層との間の前記第１方向に沿う距離は、前記第１距離と前記第２距離との間でステップ状に変化し、前記第２距離と前記第３距離との間でステップ状に変化する請求項２〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記絶縁部は、前記化合物半導体層と前記第１導電領域との間と、前記化合物半導体層と前記第２導電領域との間と、前記化合物半導体層と前記第３導電領域との間と、に設けられた第１絶縁層と、
前記第１絶縁層と前記第２導電領域との間、及び、前記第１絶縁層と前記第３導電領域との間に設けられた第２絶縁層と、
前記第２絶縁層と前記第３導電領域との間に設けられた第３絶縁層と、
を含む請求項２〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第１絶縁層の材料は、前記第２絶縁層の材料とは異なり、
前記第２絶縁層の前記材料は、前記第３絶縁層の材料とは異なる請求項６記載の半導体装置。
【請求項８】
前記第１絶縁層は、シリコンを含む第１化合物を含み、
前記第２絶縁層は、シリコンを含む第２化合物を含み、
前記第３絶縁層は、シリコンを含む第３化合物を含み、
前記第１化合物におけるシリコン原子の数に対する窒素原子の数の比及び前記第３化合物におけるシリコン原子の数に対する窒素原子の数の比のそれぞれは、前記第２化合物におけるシリコン原子の数に対する窒素原子の数の比よりも高く、
前記第２化合物におけるシリコン原子の前記数に対する酸素原子の数の比は、前記第１化合物におけるシリコン原子の前記数に対する酸素原子の数の比よりも高く、前記第３化合物におけるシリコン原子の前記数に対する酸素原子の数の比よりも高い請求項６記載の半導体装置。
【請求項９】
前記第１絶縁層は、シリコンを含む第１化合物を含み、
前記第２絶縁層は、シリコンを含む第２化合物を含み、
前記第３絶縁層は、シリコンを含む第３化合物を含み、
前記第１化合物におけるシリコン原子の数に対する酸素原子の数の比及び前記第３化合物におけるシリコン原子の数に対する酸素原子の数の比のそれぞれは、前記第２化合物におけるシリコン原子の数に対する酸素原子の数の比よりも高く、
前記第２化合物におけるシリコン原子の前記数に対する窒素原子の数の比は、前記第１化合物におけるシリコン原子の前記数に対する窒素原子の数の比よりも高く、前記第３化合物におけるシリコン原子の前記数に対する窒素原子の数の比よりも高い請求項６記載の半導体装置。
【請求項１０】
前記絶縁部は、
前記第１絶縁層と前記第２絶縁層との間に設けられた第４絶縁層と、
前記第２絶縁層と前記第３絶縁層との間に設けられた第５絶縁層と、
をさらに含み、
前記第４、第５絶縁層のそれぞれの材料は、前記第１〜第３絶縁層のそれぞれの材料とは異なる請求項６記載の半導体装置。
【請求項１１】
前記第１絶縁層は、シリコンを含む第１化合物を含み、
前記第２絶縁層は、シリコンを含む第２化合物を含み、
前記第３絶縁層は、シリコンを含む第３化合物を含み、
前記第４絶縁層は、シリコンを含む第４化合物を含み、
前記第５絶縁層は、シリコンを含む第５化合物を含み、
前記第１化合物におけるシリコン原子の数に対する酸素原子の数の比、前記第２化合物におけるシリコン原子の数に対する酸素原子の数の比及び前記第３化合物におけるシリコン原子の数に対する酸素原子の数の比のそれぞれは、前記第４化合物におけるシリコン原子の数に対する酸素原子の数の比及び前記第５化合物におけるシリコン原子の数に対する酸素原子の数の比のそれぞれと異なり、
前記第１化合物におけるシリコン原子の前記数に対する窒素原子の数の比、前記第２化合物におけるシリコン原子の前記数に対する窒素原子の数の比及び前記第３化合物におけるシリコン原子の前記数に対する窒素原子の数の比のそれぞれは、前記第４化合物におけるシリコン原子の前記数に対する窒素原子の数の比及び前記第５化合物におけるシリコン原子の前記数に対する窒素原子の数の比のそれぞれと異なる請求項１０記載の半導体装置。
【請求項１２】
化合物半導体層と、
前記化合物半導体層と電気的に接続された第１導電領域と、前記第１導電領域と電気的に接続され、第１方向において前記化合物半導体層と離間した第１部分と前記第１方向と交差する第２方向において前記第１部分と並ぶ第２部分とを含む第２導電領域と、前記第２部分と電気的に接続され、前記第２方向において前記第２部分と並ぶ第３導電領域と、を含む第１導電部と、
前記化合物半導体層と前記第１部分との間に設けられた第４導電領域と、前記化合物半導体層と前記第２部分との間に設けられた第５導電領域と、を含む第２導電部と、
前記化合物半導体層と前記第２導電部との間と、前記第２導電部と前記第２導電領域との間と、前記化合物半導体層と前記第３導電領域との間と、に設けられた絶縁部と、
を備え、
前記化合物半導体層と前記第４導電領域との間の第１方向に沿う第１距離は、前記化合物半導体層と前記第５導電領域との間の前記第１方向に沿う第２距離よりも短く、
前記化合物半導体層と前記第３導電領域との間の前記第１方向に沿う第３距離は、前記第２距離よりも長く、
前記第１距離と前記第２距離との差は、前記第２距離と前記第３距離との差よりも小さく、
前記第５導電領域の前記第２方向に沿う第１長さは、前記第３導電領域の前記第２方向に沿う第２長さよりも短い半導体装置。
【請求項１３】
前記第２方向において前記第１導電部と離間し、前記化合物半導体層と電気的に接続された第３導電部をさらに備え、
前記第２導電部は、前記第１導電領域と前記第３導電部との間に配置された請求項１２記載の半導体装置。
【請求項１４】
前記第４導電領域は、ゲート電極であり、
前記第１導電領域は、ソース電極であり、
前記第３導電部は、ドレイン電極である請求項１３記載の半導体装置。
【請求項１５】
化合物半導体層と、
前記化合物半導体層と電気的に接続された第１導電領域と、前記第１導電領域と電気的に接続され、第１方向において前記化合物半導体層と離間した第２導電領域と、前記第２導電領域と電気的に接続され、前記第１方向において前記化合物半導体層と離間した第３導電領域と、を含む第１導電部と、
前記化合物半導体層と前記第２導電領域との間に設けられた第２導電部と、
前記化合物半導体層と前記第２導電部との間と、前記第２導電部と前記第２導電領域との間と、前記化合物半導体層と前記第３導電領域との間と、に設けられた絶縁部と、
を備え、
前記化合物半導体層と前記第２導電部との間の前記第１方向に沿う第１距離は、前記化合物半導体層と前記第２導電領域との間の前記第１方向に沿う第２距離よりも短く、
前記化合物半導体層と前記第３導電領域との間の前記第１方向に沿う第３距離は、前記第２距離よりも長く、
前記第１距離と前記第２距離との差は、前記第２距離と前記第３距離との差よりも小さく、
前記第２導電領域の前記第１方向と交差する第２方向に沿う第１長さは、前記第３導電領域の前記第２方向に沿う第２長さよりも短い半導体装置。
【請求項１６】
前記第２方向において前記第１導電部と離間し、前記化合物半導体層と電気的に接続された第３導電部をさらに備え、
前記第２導電部は、前記第１導電領域と前記第３導電部との間に配置された請求項１５記載の半導体装置。
【請求項１７】
前記第２導電部は、ゲート電極であり、
前記第１導電領域は、ソース電極であり、
前記第３導電部は、ドレイン電極である請求項１６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
横型ＦＥＴ(Field Effect Transistor)などの半導体装置は、フィールドプレート構造を採用することにより電極下部の電界を緩和して、耐圧を高くすることが可能である。このような半導体装置において、耐圧をより向上させることが望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１３−５０３４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高耐圧の半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、化合物半導体層と、絶縁部と、第１導電部と、を含む。前記第１導電部は、第１方向において前記化合物半導体層と離間した複数の導電領域を含む。前記絶縁部は、前記化合物半導体層と前記第１導電部との間に設けられる。前記化合物半導体層と前記複数の導電領域のそれぞれとの間の前記第１方向に沿う距離は、前記化合物半導体層と離れるに従って長くなる。前記複数の導電領域のそれぞれの前記第１方向と交差する第２方向に沿う長さは、前記化合物半導体層と離れるに従って長くなる。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。
【図２】第１の実施形態に係る別の半導体装置を例示する模式的断面図である。
【図３】参考例に係る半導体装置を例示する模式的断面図である。
【図４】理想的なＦＰ構造を例示する模式図である。
【図５】第２の実施形態に係る半導体装置を例示する模式的断面図である。
【図６】第３の実施形態に係る半導体装置を例示する模式的断面図である。
【図７】実施形態に係る半導体装置の製造工程を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式図である。  
図１（ａ）は、第１の実施形態に係る半導体装置を例示する模式的断面図である。  
図１（ｂ）は、第１の実施形態に係る半導体装置を例示する模式的平面図である。  
【０００９】
本実施形態の半導体装置１１０は、化合物半導体層４０と、第１導電部１０１と、絶縁部５０と、を含む。本実施形態の半導体装置１１０は、化合物半導体を用いた横型ＦＥＴ(Field Effect Transistor)である。
【００１０】
化合物半導体とは、例えば、３-５族（ＧａＡｓ、ＧａＮ、ＩｎＰ等）、２-６族（ＣｄＴｅ、ＺｎＳｅ、ＣｄＳ等）、４-４族（ＳｉＣ、ＳｉＧｅ等）などの２種類以上の元素を含む半導体の総称である。化合物半導体は、例えば、窒化物半導体を含む。
【００１１】
化合物半導体層４０の材料として、例えば、ＧａＮ（窒化ガリウム）が用いられる。化合物半導体層４０の材料として、例えば、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、およびそれらの中間組成を備える窒化物半導体を用いてもよい。化合物半導体層４０の材料として、例えば、ＳｉＣ（炭化ケイ素）を用いてもよい。化合物半導体層４０は、例えば、図示しない基板の上にエピタキシャル成長法により形成される。
【００１２】
化合物半導体層４０は、例えば、第１半導体層４１と、第２半導体層４２と、第３半導体層４４と、を含む。第１半導体層４１は、Ｃ（炭素）が高濃度にドープされたＧａＮ層である。第２半導体層４２は、チャネル層であり、例えば、ＧａＮ層である。第２半導体層４２は、第１半導体層４１の上に設けられる。第３半導体層４４は、バリア層であり、例えば、ＡｌＧａＮ（窒化アルミニウムガリウム）層である。第３半導体層４４は、第２半導体層４２の上に設けられる。第２半導体層４２における第３半導体層４４との界面付近には、二次元電子ガス（２ＤＥＧ:two-Dimensional Electron Gas）４３が形成される。
【００１３】
なお、この例においては、化合物半導体層４０の積層方向をＺ軸方向とする。Ｚ軸方向に垂直な一つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に垂直な一つの方向をＹ軸方向とする。第１方向は、例えば、Ｚ軸方向である。第２方向は、例えば、Ｘ軸方向である。第３方向は、例えば、Ｙ軸方向である。
【００１４】
絶縁部５０は、第１絶縁層５１と、第２絶縁層５２と、第３絶縁層５３と、を含む。第１絶縁層５１は、第３半導体層４４の上に設けられる。第２絶縁層５２は、第１絶縁層５１の上に設けられる。第３絶縁層５３は、第２絶縁層５２の上に設けられる。
【００１５】
第１導電部１０１は、ゲート電極１０（第１導電領域）と、第１フィールドプレート電極（以下、第１ＦＰ電極）１１（第２導電領域）と、第２フィールドプレート電極（以下、第２ＦＰ電極）１２（第３導電領域）と、を含む。ゲート電極１０は、Ｚ軸方向において化合物半導体層４０と離間して設けられる。ゲート電極１０は、第１絶縁層５１の上に設けられる。第１ＦＰ電極１１は、ゲート電極１０と電気的に接続され、第２絶縁層５２の上に設けられる。第２ＦＰ電極１２は、第１ＦＰ電極１１と電気的に接続され、第３絶縁層５３の上に設けられる。第１ＦＰ電極１１及び第２ＦＰ電極１２のそれぞれは、Ｚ軸方向において化合物半導体層４０と離間して設けられる。
【００１６】
絶縁部５０は、化合物半導体層４０と第１導電部１０１との間に設けられる。すなわち、絶縁部５０は、化合物半導体層４０とゲート電極１０との間と、化合物半導体層４０第１ＦＰ電極１１との間と、化合物半導体層４０第２ＦＰ電極１２との間と、に設けられる。
【００１７】
化合物半導体層４０とゲート電極１０との間のＺ軸方向に沿う第距離は、化合物半導体層４０と第１ＦＰ電極１１との間のＺ軸方向に沿う第２距離よりも短い。化合物半導体層４０と第２ＦＰ電極１２との間のＺ軸方向に沿う第３距離は、第２距離よりも長い。第１距離と第２距離との差は、第２距離と第３距離との差よりも小さい。第１ＦＰ電極１１のＸ軸方向に沿う第１長さは、第２ＦＰ電極１２のＸ軸方向に沿う第２長さよりも短い。
【００１８】
すなわち、化合物半導体層４０とゲート電極１０との間のＺ軸方向に沿う第１距離ｄ１と、化合物半導体層４０と第１ＦＰ電極１１との間のＺ軸方向に沿う第２距離ｄ２と、化合物半導体層４０第２ＦＰ電極１２との間のＺ軸方向に沿う第３距離ｄ３とは、
ｄ１＜（ｄ２−ｄ１）＜（ｄ３−ｄ２）
の関係を満たす。
【００１９】
第１ＦＰ電極１１のＸ軸方向に沿う第１長さＬ１と、第２ＦＰ電極１２のＸ軸方向に沿う第２長さＬ２とは、
Ｌ１＜Ｌ２
の関係を満たす。
【００２０】
すなわち、第１導電部１０１と絶縁部５０との距離は、第１距離ｄ１と第２距離ｄ２との間でステップ状に変化し、第２距離ｄ２と第３距離ｄ３との間でステップ状に変化する。
【００２１】
ここで、距離とは、２つの対象物の中心間の距離ではなく、一方の対象物の内側の面と、他方の対象物の内側の面との間のＺ軸方向に沿った距離（間隔）を意味する。例えば、第１距離ｄ１は、化合物半導体層４０の内側の面と、ゲート電極１０の内側の面との間のＺ軸方向に沿った距離（間隔）である。第２距離ｄ２、第３距離ｄ３についても同様である。
【００２２】
このように、例えば、絶縁部に階段状の段差部が設けられ、この段差部に沿って導電領域（電極）が設けられる。化合物半導体層から離れるに従って絶縁部の厚さを段階的に厚くしつつ、電極の長さを段階的に長くしている。これにより、電極下部で発生する電界を緩和できる。
【００２３】
半導体装置１１０は、ソース電極２０（第２導電部）と、ドレイン電極３０（第３導電部）と、をさらに含む。ソース電極２０は、化合物半導体層４０と電気的に接続される。例えば、ソース電極２０は、化合物半導体層４０と接する。ドレイン電極３０は、Ｘ軸方向においてソース電極２０と離間し、化合物半導体層４０と電気的に接続される。例えば、ドレイン電極３０は、化合物半導体層４０と接する。第１導電部１０１は、ソース電極２０と、ドレイン電極３０との間に配置される。なお、本願明細書において、「電気的に接続」には、直接接触する場合のほか、間に他の導電部材などが介在する場合も含む。
【００２４】
ゲート電極１０、ソース電極２０及びドレイン電極３０としては、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、チタン（Ｔｉ）、等の少なくともいずれかの金属が用いられる。
【００２５】
半導体装置１１０では、第２半導体層４２と、第３半導体層４４と、の界面に誘起される２ＤＥＧ４３を介して、ソース−ドレイン間に電流が流れる。そして、ゲート電極１０にゲートバイアスを印加することにより、ソース−ドレイン間の電流を制御する。
【００２６】
第１ＦＰ電極１１及び第２ＦＰ電極１２は、ゲート−ドレイン間の電界を制御し、半導体装置１１０の特性変動を抑制する。例えば、ゲート電極１０のドレイン電極３０の側の端に誘起される電界集中を緩和する。第１ＦＰ電極１１及び第２ＦＰ電極１２としては、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、チタン（Ｔｉ）、等の少なくともいずれかの金属が用いられる。
【００２７】
ゲート電極１０は、Ｚ軸方向において化合物半導体層４０と離間して設けられる。ソース電極２０は、例えば、第３半導体層４４に接して設けられる。ソース電極２０は、第３半導体層４４とオーミック接触されることが望ましい。ドレイン電極３０は、例えば、第３半導体層４４に接して設けられる。ドレイン電極３０は、第３半導体層４４とオーミック接触されることが望ましい。
【００２８】
第１ＦＰ電極１１は、Ｚ軸方向において化合物半導体層４０と離間し、ゲート電極１０と電気的に接続される。第１ＦＰ電極１１は、Ｘ軸方向の第１長さＬ１を有する。この例では、第１電極１０と第１ＦＰ電極１１とは第１連結部１３により連結される。第２ＦＰ電極１２は、Ｚ軸方向において化合物半導体層４０と離間し、第１ＦＰ電極１１と電気的に接続される。第２ＦＰ電極１２は、第１長さＬ１よりも長いＸ軸方向の第２長さＬ２を有する。この例では、第１ＦＰ電極１１と第２ＦＰ電極１２とは第２連結部１４により連結される。これら第１ＦＰ電極１１、第２ＦＰ電極１２、第１連結部１３及び第２連結部１４は、ゲート電極１０と一体的に形成されていてもよい。
【００２９】
ゲート電極１０と第１ＦＰ電極１１とは、例えば、フローティング電極として形成されていてもよい。例えば、ゲート電極１０と第１ＦＰ電極１１とを分離した状態で配置し、半導体装置１１０の端部等において電気的に接続されていてもよい。同様に、第１ＦＰ電極１１と第２ＦＰ電極１２とは、分離された状態で形成されていてもよい。例えば、第１ＦＰ電極１１と第２ＦＰ電極１２とを分離した状態で配置し、半導体装置１１０の端部等において電気的に接続されていてもよい。
【００３０】
第１絶縁層５１は、化合物半導体層４０とゲート電極１０との間と、化合物半導体層４０と第１ＦＰ電極１１との間と、化合物半導体層４０と第２ＦＰ電極１２との間と、に設けられる。第１絶縁層５１は、Ｚ軸方向の第１厚さ（上述のｄ１に相当、以下、第１厚さｄ１という）を有する。この例では、化合物半導体層４０の上に第１絶縁層５１が設けられ、第１絶縁層５１の上にゲート電極１０が設けられる。第１絶縁層５１は、例えば、ゲート絶縁層として機能する。
【００３１】
第２絶縁層５２は、第１絶縁層５１と第１ＦＰ電極１１との間、及び、第１絶縁層５１と第２ＦＰ電極１２との間に設けられる。第２絶縁層５２は、第１厚さｄ１よりも厚いＺ軸方向に沿う第２厚さ（上述の（ｄ２−ｄ１）に相当、以下、第２厚さ（ｄ２−ｄ１）という）を有する。この例では、第１絶縁層５１の上に第２絶縁層５２が設けられ、第２絶縁層５２の上に第１ＦＰ電極１１が設けられる。
【００３２】
第３絶縁層５３は、第２絶縁層５２と第２ＦＰ電極１２との間に設けられる。第３絶縁層５３は、第２厚さ（ｄ２−ｄ１）よりも厚いＺ軸方向に沿う第３厚さ（上述の（ｄ３−ｄ２）相当、以下、第３厚さ（ｄ３−ｄ２）という）を有する。この例では、第２絶縁層５２の上に第３絶縁層５３が設けられ、第３絶縁層５３の上に第２ＦＰ電極１２が設けられる。
【００３３】
つまり、絶縁部５０には、厚さの異なる第１〜第３絶縁層５１〜５３により、断面階段状の段差部が形成されている。そして、この段差部に沿って、長さの異なる第１ＦＰ電極１１及び第２ＦＰ電極１２が形成されている。
【００３４】
Ｚ軸方向に垂直な平面（Ｘ−Ｙ平面）において、ゲート電極１０は、ソース電極２０と第１ＦＰ電極１１との間に位置する。第１ＦＰ電極１１は、ゲート電極１０と第２ＦＰ電極１２との間に位置する。第２ＦＰ電極１２は、第１ＦＰ電極１１とドレイン電極３０との間に位置する。
【００３５】
ゲート電極１０は、ドレイン電極３０の側の第１端ｅｄ１を含む。ドレイン電極３０は、ゲート電極１０の側の第２端ｅｄ２を含む。第１ＦＰ電極１１は、ドレイン電極３０の側の第３端ｅｄ３を含む。第２ＦＰ電極１２は、ドレイン電極３０の側の第４端ｅｄ４を含む。第３端ｅｄ３は、第１端ｅｄ１と、第４端ｅｄ４との間に位置し、第４端ｅｄ４は、第３端ｅｄ３と、第２端ｅｄ２との間に位置する。
【００３６】
例えば、ゲート電極１０の第１端ｅｄ１と、ドレイン電極３０の第２端ｅｄ２との距離（ゲート−ドレイン間距離）をＬｇｄとした場合、ゲート電極１０の第１端ｅｄ１と、第１ＦＰ電極１１の第３端ｅｄ３との距離（例えば、Ｌ１に相当）がＬｇｄの約１／４となるように、第１ＦＰ電極１１を配置する。また、ゲート電極１０の第１端ｅｄ１と、第２ＦＰ電極１２の第４端ｅｄ４との距離（例えば、Ｌ１＋Ｌ２に相当）がＬｇｄの約１／２となるように、第２ＦＰ電極１２を配置する。
【００３７】
第１絶縁層５１、第２絶縁層５２及び第３絶縁層５３は、それぞれ一定の第１厚さｄ１、第２厚さ（ｄ２−ｄ１）及び第３厚さ（ｄ３−ｄ２）を有している。これらは、ｄ１＜（ｄ２−ｄ１）＜（ｄ３−ｄ２）の関係がある。また、第１ＦＰ電極１１及び第２ＦＰ電極１２は、それぞれ第１長さＬ１及び第２長さＬ２を有している。これらはＬ１＜Ｌ２の関係がある。
【００３８】
絶縁部５０には、第１〜第３絶縁層５１〜５３により断面階段状の段差部が形成されている。第１〜第３絶縁層５１〜５３の厚さは、化合物半導体層４０から離れるに従って段階的に厚くなる。第１電極１０、第１ＦＰ電極１１及び第２ＦＰ電極１２は、絶縁部５０の段差部に沿って形成されている。この例においては、１回の電極形成でゲートＦＰ構造が作製される。第１ＦＰ電極１１及び第２ＦＰ電極１２のそれぞれの長さは、化合物半導体層４０から離れるに従って段階的に長くなる。
【００３９】
ここで、例えば、第１絶縁層５１の材料は、第２絶縁層５２の材料とは異なる。第２絶縁層５２の材料は、第３絶縁層５３の材料とは異なる。例えば、第１絶縁層５１のエッチングレートは、第２絶縁層５２のエッチングレートとは異なる。第２絶縁層５２のエッチングレートは、第３絶縁層５３のエッチングレートとは異なる。各絶縁層の材料の違い（エッチングレートの違い）により、選択的エッチングを可能とし、絶縁部５０の断面を階段状に形成することができる。
【００４０】
第１絶縁層５１は、シリコンを含む第１化合物を含む。第２絶縁層５２は、シリコンを含む第２化合物を含む。第３絶縁層５３は、シリコンを含む第３化合物を含む。第１化合物におけるシリコン原子の数に対する窒素原子の数の比は、第２化合物におけるシリコン原子の数に対する窒素原子の数の比よりも高い。第３化合物におけるシリコン原子の数に対する窒素原子の数の比は、第２化合物におけるシリコン原子の数に対する窒素原子の数の比よりも高い。また、第２化合物におけるシリコン原子の数に対する酸素原子の数の比は、第１化合物におけるシリコン原子の数に対する酸素原子の数の比よりも高く、第３化合物におけるシリコン原子の数に対する酸素原子の数の比よりも高い。
【００４１】
例えば、第１絶縁層５１は、窒化シリコンを含む。第２絶縁層５２は、酸化シリコンを含む。第３絶縁層５３は、窒化シリコンを含む。
【００４２】
また、第１化合物におけるシリコン原子の数に対する酸素原子の数の比は、第２化合物におけるシリコン原子の数に対する酸素原子の数の比よりも高い。第３化合物におけるシリコン原子の数に対する酸素原子の数の比は、第２化合物におけるシリコン原子の数に対する酸素原子の数の比よりも高い。また、第２化合物におけるシリコン原子の数に対する窒素原子の数の比は、第１化合物におけるシリコン原子の数に対する窒素原子の数の比よりも高く、第３化合物におけるシリコン原子の数に対する窒素原子の数の比よりも高い。
【００４３】
例えば、第１絶縁層５１は、酸化シリコンを含む。第２絶縁層５２は、窒化シリコンを含む。第３絶縁層５３は、酸化シリコンを含む。
【００４４】
すなわち、積層方向（上下方向）に隣り合う絶縁層間においてエッチングレートが異なっていればよい。これにより、絶縁部に対して選択的にエッチングを実施し、絶縁部の断面を所望の階段状に形成することができる。エッチングとしては、例えば、ドライエッチング、ウェットエッチングのいずれの方法を用いてもよい。エッチングとしては、例えば、ＲＩＥ（Reactive Ion Etching）法などを用いることができる。
【００４５】
図２は、第１の実施形態に係る別の半導体装置を例示する模式的断面図である。  
本例の半導体装置１１１は、ゲート電極１０と、第１ＦＰ電極１１と、第２ＦＰ電極１２と、ソース電極２０と、ドレイン電極３０と、化合物半導体層４０と、絶縁部５０と、を含む。絶縁部５０は、第４絶縁層５４と、第５絶縁層５５と、をさらに含む。第４絶縁層５４及び第５絶縁層５５は、エッチングストッパ層として機能する。
【００４６】
本例では、絶縁部５０の各絶縁層間にエッチングストッパ層として、第４絶縁層５４と、第５絶縁層５５と、を介在させる。これにより、第１絶縁層５１、第２絶縁層５２及び第３絶縁層５３に、エッチングレートが同じ材料を用いることができる。すなわち、第４絶縁層５４は、第１絶縁層５１と第２絶縁層５２との間に設けられる。第４絶縁層５４は、ゲート電極１０と第１絶縁層５１との間に延在してもよい。第５絶縁層５５は、第２絶縁層５２と第３絶縁層５３との間に設けられる。第５絶縁層５５は、第１ＦＰ電極１１と第２絶縁層５２との間に延在してもよい。
【００４７】
第１絶縁層５１は、シリコンを含む第１化合物を含む。第２絶縁層５２は、シリコンを含む第２化合物を含む。第３絶縁層は、シリコンを含む第３化合物を含む。第４絶縁層は、シリコンを含む第４化合物を含む。第５絶縁層は、シリコンを含む第５化合物を含む。第１化合物におけるシリコン原子の数に対する酸素原子の数の比、第２化合物におけるシリコン原子の数に対する酸素原子の数の比及び第３化合物におけるシリコン原子の数に対する酸素原子の数の比のそれぞれは、第４化合物におけるシリコン原子の数に対する酸素原子の数の比及び第５化合物におけるシリコン原子の数に対する酸素原子の数の比のそれぞれと異なる。また、第１化合物におけるシリコン原子の数に対する窒素原子の数の比、第２化合物におけるシリコン原子の数に対する窒素原子の数の比及び第３化合物におけるシリコン原子の数に対する窒素原子の数の比のそれぞれは、第４化合物におけるシリコン原子の数に対する窒素原子の数の比及び第５化合物におけるシリコン原子の数に対する窒素原子の数の比のそれぞれと異なる。
【００４８】
例えば、第１〜第３絶縁層５１〜５３として、窒化シリコンを含み、第４、第５絶縁層５４、５５として、酸化シリコンを含むことができる。これとは逆に、第１〜第３絶縁層５１〜５３として、酸化シリコンを含み、第４、第５絶縁層５４、５５として、窒化シリコンを含むようにしてもよい。
【００４９】
このように、実施形態によれば、例えば、厚さの異なる複数の絶縁層に階段状の段差部が設けられ、この段差部に沿ってゲートＦＰ電極が設けられる。化合物半導体層から離れるに従って絶縁層の厚さを段階的に厚くしつつ、ＦＰ電極の長さを段階的に長くしている。これにより、電極下部で発生する電界を緩和できる。これにより、高耐圧の半導体装置を提供することができる。
【００５０】
なお、実施形態においては、３つの絶縁層と２つのＦＰ電極とを有する場合を例示して説明した。本実施形態及び後述の他の実施形態においては、４つ以上の絶縁層と３つ以上のＦＰ電極とを有する場合においても同様に適用することができる。
【００５１】
図３は、参考例に係る半導体装置を例示する模式的断面図である。  
半導体装置１９９は、ゲート電極１０ａと、第１ＦＰ電極１１ａと、第２ＦＰ電極１２ａと、化合物半導体層４０ａと、絶縁部５０ａと、を含む。絶縁部５０ａは、第１絶縁層５１ａと、第２絶縁層５２ａと、第３絶縁層５３ａと、を含む。
【００５２】
第１絶縁層５１ａは、化合物半導体層４０ａの上に設けられる。ゲート電極１０ａは、第１絶縁層５１ａの上に設けられる。第２絶縁層５２ａは、ゲート電極１０ａ及び第１絶縁層５１ａの上に設けられる。第１ＦＰ電極１１ａは、第２絶縁層５２ａの上に設けられる。第３絶縁層５３ａは、第１ＦＰ電極１１ａ及び第２絶縁層５２ａの上に設けられる。第２ＦＰ電極１２ａは、第３絶縁層５３ａの上に設けられる。つまり、半導体装置１９９は、絶縁層と電極とが交互に積層されて形成される。
【００５３】
ここで、ＦＰ電極と化合物半導体層との間の電位差はほぼ一定である。ＦＰ電極と化合物半導体層との間に絶縁層を挟む場合、ＦＰ電極と化合物半導体層との距離が一定にならず、ＦＰ電極下部における電界が局所的に変化する場合がある。図３の参考例では、第１絶縁層５１ａは、厚さが一定であるため、化合物半導体層４０ａとゲート電極１０ａとの間の距離ｄｒ１は、一定である。しかし、第２絶縁層５２ａは、ゲート電極１０ａの厚み分だけ上方にオフセットされる。第２絶縁層５２ａには、厚さの異なる部分が形成される。このため、化合物半導体層４０ａと第１ＦＰ電極１１ａとの間の距離は一定にならない（距離ｄｒ２＜距離ｄｒ３）。第３絶縁層５３ａは、第１ＦＰ電極１１ａの厚み分だけ上方にオフセットされる。第３絶縁層５３ａには、厚さの異なる部分が形成される。このため、化合物半導体層４０ａと第２ＦＰ電極１２ａとの間の距離は一定にならない（距離ｄｒ４＜距離ｄｒ５）。
【００５４】
すなわち、第２絶縁層５２ａ及び第３絶縁層５３ａは共にＸ軸方向において厚さが一定にならない。ＦＰ電極下部の電界は、絶縁層の厚さに応じて変化する。このため、絶縁層の厚さが局所的に変化すると、これに伴いＦＰ電極下部の電界が局所的に変化してしまい、所望の電界緩和効果を得ることができない。この結果、耐圧性を低下させる可能性がある。
【００５５】
図４は、理想的なＦＰ構造を例示する模式図である。  
図４に表すように、化合物半導体層７１の上に絶縁部（絶縁層）７２が設けられ、絶縁部７２の上にＦＰ電極７３が設けられる。ＦＰ電極の電界特性は、絶縁層の厚さと、ＦＰ電極の長さと、に基づいて決まる。また、電界緩和効果を高めるには、ＦＰ電極長をある程度長く取ることが望ましい。ＦＰ電極長を長く取るには、絶縁層の厚さが必要となる。従って、所望の電界緩和効果を得るためには、化合物半導体層から離れるに従って絶縁層の厚さを徐々に厚くし、これに伴いＦＰ電極長を徐々に長くしていくことが望ましい。これにより、電界が局所的に大きく変化することを抑制し、電界緩和効果を高めることができる。
【００５６】
上記により、図４に表すような緩やかな傾斜構造が最も理想的と考えられる。しかしながら、絶縁層を傾斜構造にするのは非常に困難であり、現実的ではない。
【００５７】
これに対して、図１（ａ）、図１（ｂ）及び図２で説明した実施形態によれば、絶縁部５０には、厚さの異なる第１〜第３絶縁層５１〜５３により断面階段状の段差部が形成される。第１〜第３絶縁層５１〜５３の厚さは、化合物半導体層４０から離れるに従って段階的に厚くなる。ゲート電極１０、第１ＦＰ電極１１及び第２ＦＰ電極１２は、絶縁部５０の段差部に沿って連続的に形成される。第１ＦＰ電極１１及び第２ＦＰ電極１２のそれぞれの長さは化合物半導体層４０から離れるに従って段階的に長くなる。
【００５８】
すなわち、実施形態によれば、図４に表した傾斜構造に近い理想的なＦＰ構造を提供することができる。これにより、電界緩和効果を高めることができる。結果として、高耐圧の半導体装置を提供することができる。また、実施形態のＦＰ構造は、傾斜構造を作製するのに比べ、簡易に作製することができる。１回の電極形成でＦＰ構造を作製することができる。さらに、素子構造の平坦性においても凹凸が低減できる。
【００５９】
（第２の実施形態）
図５は、第２の実施形態に係る半導体装置を例示する模式的断面図である。  
本実施形態の半導体装置１１２は、化合物半導体層４０と、第１導電部１０１と、第２導電部１０２と、絶縁部５０と、を含む。
【００６０】
化合物半導体層４０は、例えば、第１半導体層４１と、第２半導体層４２と、第３半導体層４４と、を含む。  
【００６１】
絶縁部５０は、第１絶縁層５１と、第２絶縁層５２と、第３絶縁層５３と、を含む。第１絶縁層５１は、第３半導体層４４の上に設けられる。第２絶縁層５２は、第１絶縁層５１の上に設けられる。第３絶縁層５３は、第２絶縁層５２の上に設けられる。
【００６２】
第１導電部１０１は、ソース電極２０（第１導電領域）と、第２ＦＰ電極２０ａと、を含む。ソース電極２０は、化合物半導体層４０と電気的に接続される。例えば、ソース電極２０は、化合物半導体層４０と接する。第２ＦＰ電極２０ａは、第１ＦＰ部分２０ａ１（第２導電領域）と、第２ＦＰ部分２０ａ２（第３導電領域）と、を含む。第１ＦＰ部分２０ａ１は、第１部分ｐ１と、第２部分ｐ２と、を含む。第１部分ｐ１は、Ｚ軸方向において化合物半導体層４０と離間して設けられる。第１部分ｐ１は、ソース電極２０と電気的に接続され、第３絶縁層５３の上に設けられる。第２部分ｐ２は、Ｘ軸方向において第１部分ｐ１と並ぶ。第２ＦＰ部分２０ａ２は、第２部分ｐ２と電気的に接続され、第３絶縁層５３の上に設けられる。第２ＦＰ部分２０ａ２は、Ｘ軸方向において第２部分ｐ２と並ぶ。
【００６３】
第２導電部１０２は、ゲート電極１０（第４導電領域）と、第１ＦＰ電極１１（第５導電領域）と、を含む。ゲート電極１０は、化合物半導体層４０と第１部分ｐ１との間において第１絶縁層５１の上に設けられる。第１ＦＰ電極１１は、化合物半導体層４０と第２部分ｐ２との間において第２絶縁層５２の上に設けられる。第１ＦＰ電極１１は、ゲート電極１０と電気的に接続される。
【００６４】
絶縁部５０は、化合物半導体層４０と第２導電部１０２との間と、第２導電部１０２と第１ＦＰ部分２０ａ１との間と、化合物半導体層４０と第２ＦＰ部分２０ａ２との間と、に設けられる。つまり、絶縁部５０は、化合物半導体層４０ゲート電極１０との間と、ゲート電極１０第１部分ｐ１との間と、化合物半導体層４０第１ＦＰ電極１１との間と、第１ＦＰ電極１１第２部分ｐ２との間と、化合物半導体層４０第２ＦＰ部分２０ａ２との間と、に設けられる。
【００６５】
化合物半導体層４０とゲート電極１０との間のＺ軸方向に沿う第１距離は、化合物半導体層４０と第１ＦＰ電極１１との間のＺ軸方向に沿う第２距離よりも短い。化合物半導体層４０と第２ＦＰ部分２０ａ２との間の第３距離は、第２距離よりも長い。第１距離と第２距離との差は、第２距離と第３距離との差よりも小さい。第１ＦＰ電極１１のＸ軸方向に沿う第１長さは、第２ＦＰ部分２０ａ２のＸ軸方向に沿う第２長さよりも短い。
【００６６】
すなわち、化合物半導体層４０ゲート電極１０との間のＺ軸方向に沿う第１距離ｄ１と、化合物半導体層４０第１ＦＰ電極１１との間のＺ軸方向に沿う第２距離ｄ２と、化合物半導体層４０第２ＦＰ部分２０ａ２との間のＺ軸方向に沿う第３距離ｄ３とは、
ｄ１＜（ｄ２−ｄ１）＜（ｄ３−ｄ２）
の関係を満たす。
【００６７】
第１ＦＰ電極１１のＸ軸方向に沿う第１長さＬ１と、第２ＦＰ部分２０ａ２のＸ軸方向に沿う第２長さＬ２とは、
Ｌ１＜Ｌ２
の関係を満たす。
【００６８】
半導体装置１１２は、ドレイン電極３０（第３導電部）をさらに含む。ドレイン電極３０は、Ｘ軸方向において第１導電部１０１と離間する。ドレイン電極３０は、化合物半導体層４０と電気的に接続される。例えば、ドレイン電極３０は、化合物半導体層４０と接する。第２導電部１０２は、ソース電極２０と、ドレイン電極３０との間に配置される。
【００６９】
本実施形態では、第１ＦＰ電極１１がゲート電極１０と電気的に接続される。第２ＦＰ電極２０ａがソース電極２０と電気的に接続される。
【００７０】
第１ＦＰ電極１１は、Ｚ軸方向において化合物半導体層４０と離間し、ゲート電極１０と電気的に接続される。第１ＦＰ電極１１は、Ｘ軸方向に第１長さＬ１を有する。この例では、ゲート電極１０と第１ＦＰ電極１１とは第１連結部１３により連結される。
【００７１】
第２ＦＰ電極２０ａは、ソース電極２０と電気的に接続される。第２ＦＰ電極２０ａは、第１ＦＰ部分２０ａ１と、第２ＦＰ部分２０ａ２と、を含む。第２ＦＰ部分２０ａ２は、Ｘ軸方向において第１ＦＰ電極１１よりも突出し、Ｚ軸方向において化合物半導体層４０と離間する。第２ＦＰ部分２０ａ２の第２長さＬ２は、第１ＦＰ電極１１の第１長さＬ１よりも長い。
【００７２】
第１絶縁層５１は、化合物半導体層４０とゲート電極１０との間と、化合物半導体層４０と第１ＦＰ電極１１との間と、化合物半導体層４０と第２ＦＰ部分２０ａ２との間と、に設けられる。第１絶縁層５１は、Ｚ軸方向に第１厚さｄ１を有する。この例では、化合物半導体層４０の上に第１絶縁層５１が設けられ、第１絶縁層５１の上にゲート電極１０が設けられる。
【００７３】
第２絶縁層５２は、第１絶縁層５１と第１ＦＰ電極１１との間、及び、第１絶縁層５１と第２ＦＰ部分２０ａ２との間に設けられる。第２絶縁層５２は、Ｚ軸方向に第１厚さｄ１よりも厚い第２厚さ（ｄ２−ｄ１）を有する。この例では、第１絶縁層５１の上に第２絶縁層５２が設けられ、第２絶縁層５２の上に第１ＦＰ電極１１が設けられる。
【００７４】
第３絶縁層５３は、第２導電部１０２と第１ＦＰ部分２０ａ１との間、及び、第２絶縁層５２と第２ＦＰ部分２０ａ２との間に設けられる。第３絶縁層５３は、Ｚ軸方向に第２厚さ（ｄ２−ｄ１）よりも厚い第３厚さ（ｄ３−ｄ２を有する。この例では、第２絶縁層５２の上に第３絶縁層５３が設けられ、第３絶縁層５３の上に第２ＦＰ電極２０ａが設けられる。
【００７５】
上記において、第１絶縁層５１、第２絶縁層５２及び第３絶縁層５３は、それぞれ一定の第１厚さｄ１、第２厚さ（ｄ２−ｄ１）及び第３厚さ（ｄ３−ｄ２）を有している。これらはｄ１＜（ｄ２−ｄ１）＜（ｄ３−ｄ２）の関係がある。また、第１ＦＰ電極１１は、第１長さＬ１を有している。第２ＦＰ電極２０ａの第２ＦＰ部分２０ａ２は、第２長さＬ２を有している。これらはＬ１＜Ｌ２の関係がある。
【００７６】
すなわち、絶縁部５０には、第１、第２絶縁層５１、５２により断面階段状の段差部が形成される。第１〜第３絶縁層５１〜５３の厚さは、化合物半導体層４０から離れるに従って段階的に厚くなる。ゲート電極１０、第１ＦＰ電極１１は、絶縁部５０の段差部に沿って形成される。第２ＦＰ電極２０ａは、ゲート電極１０及び第１ＦＰ電極１１の上側に設けられ、第１ＦＰ電極１１よりもＸ軸方向に突出して形成される。
【００７７】
このように、実施形態によれば、例えば、厚さの異なる複数の絶縁層に階段状の段差部が設けられ、この段差部に沿ってゲートＦＰ電極が設けられ、さらに、ゲートＦＰ電極の上側にソースＦＰ電極が設けられる。化合物半導体層から離れるに従って絶縁層の厚さを段階的に厚くしつつ、ＦＰ電極の長さを段階的に長くしている。これにより、電極下部で発生する電界を緩和できる。これにより、高耐圧の半導体装置を提供することができる。
【００７８】
（第３の実施形態）
図６は、第３の実施形態に係る半導体装置を例示する模式的断面図である。  
本実施形態の半導体装置１１３は、化合物半導体層４０と、第１導電部１０１と、ゲート電極１０（第２導電部）と、絶縁部５０と、を含む。
【００７９】
化合物半導体層４０は、例えば、例えば、第１半導体層４１と、第２半導体層４２と、第３半導体層４４と、を含む。
【００８０】
絶縁部５０は、第１絶縁層５１と、第２絶縁層５２と、第３絶縁層５３と、を含む。第１絶縁層５１は、第３半導体層４４の上に設けられる。第２絶縁層５２は、第１絶縁層５１の上に設けられる。第３絶縁層５３は、第２絶縁層５２の上に設けられる。
【００８１】
第１導電部１０１は、ソース電極２０（第１導電領域）と、第１ＦＰ電極２１（第２導電領域）と、第２ＦＰ電極２２（第３導電領域）と、を含む。ソース電極２０は、化合物半導体層４０と電気的に接続される。例えば、ソース電極２０は、化合物半導体層４０と接する。第１ＦＰ電極２１は、ソース電極２０と電気的に接続され、第２絶縁層５２の上に設けられる。第２ＦＰ電極２２は、第１ＦＰ電極２１と電気的に接続され、第３絶縁層５３の上に設けられる。第１ＦＰ電極２１及び第２ＦＰ電極２２のそれぞれは、Ｚ軸方向において化合物半導体層４０と離間して設けられる。
【００８２】
実施形態において、ゲート電極１０は、化合物半導体層４０と第１ＦＰ電極２１との間において第１絶縁層５１の上に設けられる。
【００８３】
絶縁部５０は、化合物半導体層４０とゲート電極１０との間と、ゲート電極１０と第１ＦＰ電極２１第との間と、化合物半導体層４０と第２ＦＰ電極２２との間と、に設けられる。
【００８４】
化合物半導体層４０とゲート電極１０との間のＺ軸方向に沿う第１距離は、化合物半導体層４０と第１ＦＰ電極２１との間のＺ軸方向に沿う第２距離よりも短い。化合物半導体層４０と第２ＦＰ電極２２との間の第３距離は、第２距離よりも長い。第１距離と第２距離との差は、第２距離と第３距離との差よりも小さい。第１ＦＰ電極２１のＸ軸方向に沿う第１長さは、第２ＦＰ電極２２のＸ軸方向に沿う第２長さよりも短い。
【００８５】
すなわち、化合物半導体層４０とゲート電極１０との間のＺ軸方向に沿う第１距離ｄ１と、化合物半導体層４０第１ＦＰ電極２１との間のＺ軸方向に沿う２距離ｄ２と、化合物半導体層４０第２ＦＰ電極２２との間のＺ軸方向に沿う第３距離ｄ３とは、
ｄ１＜（ｄ２−ｄ１）＜（ｄ３−ｄ２）
の関係を満たす。
【００８６】
第１ＦＰ電極２１のＸ軸方向に沿う第１長さＬ１と、第２ＦＰ電極２２のＸ軸方向に沿う第２長さＬ２とは、
Ｌ１＜Ｌ２
の関係を満たす。
【００８７】
半導体装置１１３は、ドレイン電極３０（第３導電部）をさらに含む。ドレイン電極３０は、化合物半導体層４０と電気的に接続される。例えば、ドレイン電極３０は、化合物半導体層４０と接する。ゲート電極１０は、ソース電極２０と、ドレイン電極３０との間に配置される。
【００８８】
本実施形態では、第１ＦＰ電極２１及び第２ＦＰ電極２２がソース電極２０と電気的に接続される。
【００８９】
第１ＦＰ電極２１は、Ｚ軸方向において化合物半導体層４０と離間し、ソース電極２０と電気的に接続される。第１ＦＰ電極２１は、Ｘ軸方向に第１長さＬ１を有する。この例では、ソース電極２０と第１ＦＰ電極２１とは第１連結部２３により連結される。
【００９０】
第２ＦＰ電極２２は、Ｚ軸方向において化合物半導体層４０と離間し、第１ＦＰ電極２１と電気的に接続される。第２ＦＰ電極２２は、Ｘ軸方向に第１長さＬ２よりも長い第２長さＬ２を有する。この例では、第１ＦＰ電極２１と第２ＦＰ電極２２とは第２連結部２４により連結される。
【００９１】
第１絶縁層５１は、化合物半導体層４０とゲート電極１０との間、及び、化合物半導体層４０と第２ＦＰ電極２２との間に設けられる。第１絶縁層５１は、Ｚ軸方向に第１厚さｄ１を有する。この例では、化合物半導体層４０の上に第１絶縁層５１が設けられ、第１絶縁層５１の上にゲート電極１０が設けられる。
【００９２】
第２絶縁層５２は、ゲート電極１０と第１ＦＰ電極２１との間、及び、第１絶縁層５１と第２ＦＰ電極２２との間に設けられる。第２絶縁層５２は、Ｚ軸方向に第１厚さｄ１よりも厚い第２厚さ（ｄ２−ｄ１）を有する。この例では、第１絶縁層５１の上に第２絶縁層５２が設けられ、第２絶縁層５２の上に第１ＦＰ電極２１が設けられる。
【００９３】
第３絶縁層５３は、第２絶縁層５２と第２ＦＰ電極２２との間に設けられる。第３絶縁層５３は、Ｚ軸方向に第２厚さ（ｄ２−ｄ１）よりも厚い第３厚さ（ｄ３−ｄ２）を有する。この例では、第２絶縁層５２の上に第３絶縁層５３が設けられ、第３絶縁層５３の上に第２ＦＰ電極２２が設けられる。
【００９４】
上記において、第１絶縁層５１、第２絶縁層５２及び第３絶縁層５３は、それぞれ一定の第１厚さｄ１、第２厚さ（ｄ２−ｄ１）及び第３厚さ（ｄ３−ｄ２）を有している。これらはｄ１＜（ｄ２−ｄ１）＜（ｄ３−ｄ２）の関係がある。また、第１ＦＰ電極２１は第１長さＬ１を有している。第２ＦＰ電極２２は第２長さＬ２を有している。これらはＬ１＜Ｌ２の関係がある。
【００９５】
すなわち、絶縁部５０には、第１〜第３絶縁層５１〜５３により断面階段状の段差部が形成される。第１〜第３絶縁層５１〜５３の厚さは、化合物半導体層４０から離れるに従って段階的に厚くなる。ソース電極２０、第１ＦＰ電極２１及び第２ＦＰ電極２２は、絶縁部５０の段差部に沿って形成される。第１ＦＰ電極２１は、ゲート電極１０の上に離間して形成される。この例においては、１回の電極形成でソースＦＰ構造が作製される。第１ＦＰ電極２１及び第２ＦＰ電極２２のそれぞれの長さは、化合物半導体層４０から離れるに従って段階的に長くなる。
【００９６】
このように、実施形態によれば、例えば、厚さの異なる複数の絶縁層に階段状の段差部が設けられ、この段差部に沿ってソースＦＰ電極が設けられる。化合物半導体層から離れるに従って絶縁層の厚さを段階的に厚くしつつ、ＦＰ電極の長さを段階的に長くしている。これにより、電極下部で発生する電界を緩和できる。これにより、高耐圧の半導体装置を提供することができる。
【００９７】
図７は、実施形態に係る半導体装置の製造工程を例示する模式的断面図である。  
図７（ａ）に表すように、化合物半導体層４０の上に第１絶縁層５１、第２絶縁層５２、第３絶縁層５３を順に形成する。第１絶縁層５１には、例えば、酸化シリコンが用いられる。第１絶縁層５１は、例えば、ＡＬＤ（Atomic layer Deposition）法を用いて形成される。第２絶縁層５２には、例えば、酸化シリコンとはエッチングレートが異なる窒化シリコンが用いられる。第２絶縁層５２は、例えば、プラズマＣＶＤ(Chemical Vapor Deposition)法を用いて形成される。第３絶縁層５３には、例えば、窒化シリコンとはエッチングレートの異なる酸化シリコンが用いられる。第３絶縁層５３は、例えば、ＴＥＯＳ-ＣＶＤ法を用いて形成される。
【００９８】
第１〜第３絶縁層５１〜５３を熱処理し、その膜質を向上させるようにしてもよい。例えば、第１〜第３絶縁層５１〜５３を含む絶縁部５０を形成した後、ウェーハを熱処理炉に入れて所定の時間加熱する。熱処理温度は、例えば、８００℃である。これにより、絶縁部５０の中の未結合手を結合させることができる。例えば、水素原子で終端された膜中の未結合手から水素原子を離脱させ、他の未結合手と結合させる。これにより、絶縁部５０の構造が緻密化され、例えば、絶縁耐圧を向上させることができる。
【００９９】
図７（ｂ）に表すように、第３絶縁層５３に、ソース第１開口５３１、ゲート第１開口５３２、ドレイン第１開口５３３を形成する。ソース第１開口５３１は、ソース電極２０を設ける位置に形成される。ゲート第１開口５３２は、ゲート電極１０及び第１ＦＰ電極１１を設ける位置に形成される。ドレイン第１開口５３３は、ドレイン電極３０を設ける位置に形成される。ソース第１開口５３１、ゲート第１開口５３２及びドレイン第１開口５３３は、例えば、ＲＩＥ法における選択エッチング条件を用いて形成される。すなわち、第２絶縁層５２がエッチングされず、第３絶縁層５３をエッチングする条件を用いることが好ましい。これにより、ソース第１開口５３１、ゲート第１開口５３２及びドレイン第１開口５３３の形成を容易にすることができる。
【０１００】
図７（ｃ）に表すように、上記と同様に選択的にエッチングを実施し、第２絶縁層５２に、ソース第２開口５２１、ゲート第２開口５２２及びドレイン第２開口５２３を形成する。ゲート第２開口５２２が形成されると、第１絶縁層５１の面５１２が露出する。ゲート第１開口５３２及びゲート第２開口５２２により断面階段状の段差部が形成される。さらに、第１絶縁層５１に、選択的にエッチングを実施し、ソース第３開口５１１及びドレイン第３開口５１３を形成する。
【０１０１】
図７（ｄ）に表すように、第１絶縁層５１の面５１２に、ゲート電極１０を形成し、ゲート第１開口５３２及びゲート第２開口５２２により形成された段差部に沿って第１ＦＰ電極１１及び第２ＦＰ電極１２を連続的に形成する。この例においては、第１ＦＰ電極１１及び第２ＦＰ電極１２は、ゲート電極１０と一体的に形成されるため、ＦＰ形成工程を短縮できる。
【０１０２】
ソース第１開口５３１、ソース第２開口５２１及びソース第３開口５１１の内部にソース電極２０を形成する。同様に、ドレイン第１開口５３３、ドレイン第２開口５２３及びドレイン第３開口５１３の内部にドレイン電極３０を形成する。これにより、半導体装置１１０を製造することができる。
【０１０３】
なお、上記では、異なるエッチングレートを持つ複数の絶縁層を採用した場合について説明した。実施形態は、これに限定されない。例えば、エッチングストッパ層を用いてもよい。エッチングストッパ層を用いる場合、同じエッチングレートを持つ複数の絶縁層を採用することができる。
【０１０４】
本願明細書において、窒化物半導体とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、窒化物半導体に含まれるものとする。
【０１０５】
実施形態によれば、高耐圧の半導体装置が提供できる。
【０１０６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、化合物半導体層、絶縁部及び第１導電部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１０７】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１０８】
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１０９】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１１０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１１】
１０、１０ａ…ゲート電極、  １１、１１ａ、２１…第１ＦＰ電極、  １２、１２ａ、２０ａ、２２…第２ＦＰ電極、  １３、２３…第１連結部、  １４、２４…第２連結部、  ２０…ソース電極、  ２０ａ１…第１ＦＰ部分、  ２０ａ２…第２ＦＰ部分、  ３０…ドレイン電極、  ４０、４０ａ、７１…化合物半導体層、  ４１…第１半導体層、  ４２…第２半導体層、  ４３…２ＤＥＧ、  ４４…第３半導体層、  ５０、５０ａ、７２…絶縁部、  ５１、５１ａ…第１絶縁層、  ５２、５２ａ…第２絶縁層、  ５３、５３ａ…第３絶縁層、  ５４…第４絶縁層、  ５５…第５絶縁層、  ７３…ＦＰ電極、  １０１…第１導電部、  １０２…第２導電部、  １１０〜１１３、１９９…半導体装置、  ５３１…ソース第１開口、  ５３２…ゲート第１開口、  ５３３…ドレイン第１開口、  ５２１…ソース第２開口、  ５２２…ゲート第２開口、  ５２３…ドレイン第２開口、  ５１１…ソース第３開口、  ５１２…面、  ５１３…ドレイン第３開口
【図１】
2016058691.tif 000003
【図２】
2016058691.tif 000004
【図３】
2016058691.tif 000005
【図４】
2016058691.tif 000006
【図５】
2016058691.tif 000007
【図６】
2016058691.tif 000008
【図７】
2016058691.tif 000009