(57)【要約】【課題】固体撮像素子の製造コストを削減する。【解決手段】画素アレイ部を含む画素回路を備える第１の基板と、スクライブ領域を介して並ぶ第１の信号処理回路及び第２の信号処理回路を備える第２の基板とが積層されている。第２の基板は、第１の信号処理回路の周囲の少なくとも一部を囲む第１の耐湿リングと、第２の信号処理回路の周囲の少なくとも一部を囲む第２の耐湿リングと、第１の耐湿リング及び第２の耐湿リングと異なる層において第２の基板の周囲の少なくとも一部を囲む第３の耐湿リングと、第１の耐湿リングと第２の耐湿リングとの間の第１の領域と、第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域との間を隔て、耐湿性を有する障壁部とを備える。本技術は、例えば、ＣＭＯＳイメージセンサ等の固体撮像素子に適用できる。【選択図】図４５
2016058532.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部を含む画素回路を備える第１の基板と、
スクライブ領域を介して並ぶ第１の信号処理回路及び第２の信号処理回路を備える第２の基板と
が積層され、
前記第２の基板は、
前記第１の信号処理回路の周囲の少なくとも一部を囲む第１の耐湿リングと、
前記第２の信号処理回路の周囲の少なくとも一部を囲む第２の耐湿リングと、
前記第１の耐湿リング及び前記第２の耐湿リングと異なる層において前記第２の基板の周囲の少なくとも一部を囲む第３の耐湿リングと、
前記第１の耐湿リングと前記第２の耐湿リングとの間の第１の領域と、前記第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域との間を隔て、耐湿性を有する障壁部と
を備える固体撮像素子。
【請求項２】
前記障壁部は、信号の伝送に用いられない配線であるダミー配線を含む
請求項１に記載の固体撮像素子。
【請求項３】
前記障壁部は、複数の配線層に形成されている複数の前記ダミー配線、及び、異なる配線層の前記ダミー配線を接続するビアを含む
請求項２に記載の固体撮像素子。
【請求項４】
前記障壁部の少なくとも一部において、第１の配線層における前記ダミー配線、及び、前記第１の配線層に隣接する第２の配線層における前記ダミー配線が、前記スクライブ領域が延びる第１の方向、又は、前記第１の方向に垂直な第２の方向において交互に配置されている
請求項３に記載の固体撮像素子。
【請求項５】
前記第１の配線層と前記第２の配線層のうち前記第３の耐湿リングに近い方の配線層において、前記第１の信号処理回路と前記第２の信号処理回路とを接続する配線が形成されている
請求項４に記載の固体撮像素子。
【請求項６】
前記第２の基板は、
前記第１の耐湿リング及び前記第２の耐湿リングと所定の間隔を空けて、前記スクライブ領域の周囲の少なくとも一部を囲むように形成されている第４の耐湿リングを
さらに備え、
前記障壁部は、前記第１の耐湿リングと前記第４の耐湿リングとの間の第３の領域と前記第２の領域の間、及び、前記第２の耐湿リングと前記第４の耐湿リングとの間の第４の領域と前記第２の領域の間を隔てる
請求項１に記載の固体撮像素子。
【請求項７】
前記第１の耐湿リング及び前記第２の耐湿リングを含む層の少なくとも一部は、一括露光により形成され、
前記第３の耐湿リング及び前記障壁部を含む層は、分割露光により形成される
請求項１に記載の固体撮像素子。
【請求項８】
前記障壁部を含む層と隣接する層との間の層間絶縁膜は、ｌｏｗ−Ｋ膜により形成される
請求項１に記載の固体撮像素子。
【請求項９】
前記第３の耐湿リングを含む層において、前記第１の信号処理回路と前記第２の信号処理回路とを接続する配線が形成されている
請求項１に記載の固体撮像素子。
【請求項１０】
前記画素回路は、分割露光により形成され、
各前記信号処理回路の少なくとも一部の層は、一括露光により形成される
請求項１に記載の固体撮像素子。
【請求項１１】
画素アレイ部を含む画素回路を備える第１の基板と、
スクライブ領域を介して並ぶ第１の信号処理回路及び第２の信号処理回路を備える第２の基板と
が積層され、
前記第２の基板は、
前記第１の信号処理回路の周囲の少なくとも一部を囲む第１の耐湿リングと、
前記第２の信号処理回路の周囲の少なくとも一部を囲む第２の耐湿リングと、
前記第１の耐湿リング及び前記第２の耐湿リングと異なる層において前記第２の基板の周囲の少なくとも一部を囲む第３の耐湿リングと、
前記第１の耐湿リングと前記第２の耐湿リングとの間の第１の領域と、前記第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域との間を隔て、耐湿性を有する障壁部と
を備える固体撮像素子を
含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、並びに、電子機器に関し、特に、積層構造の固体撮像素子、並びに、積層構造の固体撮像素子を備える電子機器に関する。
【背景技術】
【０００２】
従来、露光装置の露光範囲より面積が大きい固体撮像素子を製造する場合、固体撮像素子を複数の領域に分割し、分割領域毎に露光する分割露光が用いられている（例えば、特許文献１参照）。
【０００３】
また、従来、固体撮像素子の開口率を向上させるために、画素アレイ部を含む画素回路と信号処理回路とをそれぞれ異なる半導体基板に形成し、２つの半導体基板を積層し、電気的に接続する積層技術が用いられている（例えば、特許文献２参照）。
【０００４】
そして、例えば、露光装置の露光範囲より面積が大きい積層構造の固体撮像素子を製造する場合、各半導体基板に対して分割露光が行われる。
【０００５】
また、従来、小さな単位に切り離し可能なマルチコア半導体装置において、小さな単位に切り離した場合にコア間を接続する相互接続配線を伝って水分が浸入するのを防止する技術が提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許２９０２５０６号公報
【特許文献２】特許４４９７８４４号公報
【特許文献３】特開２０１３−２１１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、分割露光では、分割領域毎に異なるフォトマスクを用いたり、分割領域の接続部分において高精度な位置合わせが必要となり、製造プロセスが複雑化し、製造コストが上昇する。
【０００８】
一方で、製造コストを削減するにしても、特許文献３に記載の発明のように、耐湿性を確保し、固体撮像素子の信頼性の低下を防止する必要がある。
【０００９】
そこで、本技術は、固体撮像素子の信頼性を低下させずに、製造コストを削減することができるようにするものである。
【課題を解決するための手段】
【００１０】
本技術の第１の側面の固体撮像素子は、画素アレイ部を含む画素回路を備える第１の基板と、スクライブ領域を介して並ぶ第１の信号処理回路及び第２の信号処理回路を備える第２の基板とが積層され、前記第２の基板は、前記第１の信号処理回路の周囲の少なくとも一部を囲む第１の耐湿リングと、前記第２の信号処理回路の周囲の少なくとも一部を囲む第２の耐湿リングと、前記第１の耐湿リング及び前記第２の耐湿リングと異なる層において前記第２の基板の周囲の少なくとも一部を囲む第３の耐湿リングと、前記第１の耐湿リングと前記第２の耐湿リングとの間の第１の領域と、前記第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域との間を隔て、耐湿性を有する障壁部とを備える。
【００１１】
前記障壁部には、信号の伝送に用いられない配線であるダミー配線を含めることができる。
【００１２】
前記障壁部には、複数の配線層に形成されている複数の前記ダミー配線、及び、異なる配線層の前記ダミー配線を接続するビアを含めることができる。
【００１３】
前記障壁部の少なくとも一部において、第１の配線層における前記ダミー配線、及び、前記第１の配線層に隣接する第２の配線層における前記ダミー配線を、前記スクライブ領域が延びる第１の方向、又は、前記第１の方向に垂直な第２の方向において交互に配置させることができる。
【００１４】
前記第１の配線層と前記第２の配線層のうち前記第３の耐湿リングに近い方の配線層において、前記第１の信号処理回路と前記第２の信号処理回路とを接続する配線を形成することができる。
【００１５】
前記第２の基板に、前記第１の耐湿リング及び前記第２の耐湿リングと所定の間隔を空けて、前記スクライブ領域の周囲の少なくとも一部を囲むように形成されている第４の耐湿リングをさらに設け、前記障壁部には、前記第１の領域と前記第２の領域との間のうち、前記第１の耐湿リングと前記第４の耐湿リングとの間の第３の領域と前記第２の領域の間、及び、前記第２の耐湿リングと前記第４の耐湿リングとの間の第４の領域と前記第２の領域の間を隔てさせることができる。
【００１６】
前記第１の耐湿リング及び前記第２の耐湿リングを含む層の少なくとも一部を、一括露光により形成し、前記第３の耐湿リング及び前記障壁部を含む層を、分割露光により形成することができる。
【００１７】
前記障壁部を含む層と隣接する層との間の層間絶縁膜は、ｌｏｗ−Ｋ膜により形成することができる。
【００１８】
前記第３の耐湿リングを含む層において、前記第１の信号処理回路と前記第２の信号処理回路とを接続する配線を形成することができる。
【００１９】
前記画素回路を、分割露光により形成し、各前記信号処理回路の少なくとも一部の層を、一括露光により形成することができる。
【００２０】
本技術の第２の側面の電子機器は、画素アレイ部を含む画素回路を備える第１の基板と、スクライブ領域を介して並ぶ第１の信号処理回路及び第２の信号処理回路を備える第２の基板とが積層され、前記第２の基板は、前記第１の信号処理回路の周囲の少なくとも一部を囲む第１の耐湿リングと、前記第２の信号処理回路の周囲の少なくとも一部を囲む第２の耐湿リングと、前記第１の耐湿リング及び前記第２の耐湿リングと異なる層において前記第２の基板の周囲の少なくとも一部を囲む第３の耐湿リングと、前記第１の耐湿リングと前記第２の耐湿リングとの間の第１の領域と、前記第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域との間を隔て、耐湿性を有する障壁部とを備える固体撮像素子を含む。
【００２１】
本技術の第１の側面又は第２の側面においては、第１の耐湿リングと第２の耐湿リングとの間の第１の領域から、第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域への水分の浸入が防がれる。
【発明の効果】
【００２２】
本技術の第１又は第２の側面によれば、固体撮像素子の信頼性を低下させずに、製造コストを削減することができる。
【図面の簡単な説明】
【００２３】
【図１】本技術の第１の実施の形態に係る固体撮像素子を模式的に示す斜視図である。
【図２】第１の実施の形態に係る固体撮像素子の画素回路及び信号処理回路の具体的な構成を示す回路図である。
【図３】第１の実施の形態に係る固体撮像素子の信号処理部の具体的な構成例を示すブロック図である。
【図４】第１の実施の形態に係る固体撮像素子のロジック基板のレイアウトを模式的に示す図である。
【図５】信号処理回路の接続方法の例を示す図である。
【図６】第１の実施の形態に係る固体撮像素子の撮像処理を説明するための図である。
【図７】信号処理回路の左右の設定方法について説明するための図である。
【図８】信号処理回路の左右の設定方法について説明するための図である。
【図９】第１の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１０】第１の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１１】第１の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１２】第１の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１３】第１の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１４】本技術の第２の実施の形態に係る固体撮像素子を模式的に示す斜視図である。
【図１５】第２の実施の形態に係る固体撮像素子の撮像処理を説明するための図である。
【図１６】第２の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１７】第２の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１８】第２の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図１９】第２の実施の形態に係る固体撮像素子の製造方法を説明するための図である。
【図２０】本技術の第３の実施の形態に係る固体撮像素子を模式的に示す斜視図である。
【図２１】本技術の第３の実施の形態に係る固体撮像素子を模式的に示す断面図である。
【図２２】信号処理回路の接続方法の例を示す図である。
【図２３】画素ＡＤ変換方式を採用した場合の画素基板とロジック基板の構成例を模式的に示す図である。
【図２４】回路間配線層の配線と耐湿リングとの干渉を回避するようにしたロジック基板の第１の実施の形態を模式的に示す平面図である。
【図２５】耐湿リングの第１の実施の形態を模式的に示す断面図である。
【図２６】耐湿リングの第１の実施の形態を模式的に示す斜視図である。
【図２７】回路間配線層の配線と耐湿リングとの干渉を回避するようにしたロジック基板の第２の実施の形態を模式的に示す平面図である。
【図２８】耐湿リングの第２の実施の形態を模式的に示す第１の断面図である。
【図２９】耐湿リングの第２の実施の形態を模式的に示す第１の斜視図である。
【図３０】耐湿リングの第２の実施の形態を模式的に示す第２の断面図である。
【図３１】耐湿リングの第２の実施の形態を模式的に示す第２の斜視図である。
【図３２】耐湿リングの第２の実施の形態を模式的に示す第３の断面図である。
【図３３】耐湿リングの第２の実施の形態を模式的に示す第３の斜視図である。
【図３４】耐湿リングの第２の実施の形態の製造方法を説明するための図である。
【図３５】耐湿リングの第２の実施の形態の製造方法を説明するための図である。
【図３６】耐湿リングの第２の実施の形態の製造方法を説明するための図である。
【図３７】耐湿リングの第２の実施の形態の製造方法を説明するための図である。
【図３８】耐湿リングの第２の実施の形態の製造方法を説明するための図である。
【図３９】耐湿リングの第２の実施の形態の製造方法を説明するための図である。
【図４０】耐湿リングの第２の実施の形態の製造方法を説明するための図である。
【図４１】回路間配線層の配線と耐湿リングとの干渉を回避するようにしたロジック基板の第３の実施の形態を模式的に示す平面図である。
【図４２】耐湿リングの第３の実施の形態を構成するダミー配線を模式的に示すイメージ図である。
【図４３】耐湿リングの第３の実施の形態を模式的に示す斜視図である。
【図４４】耐湿リングの第３の実施の形態の一部の層を模式的に示す斜視図である。
【図４５】耐湿リングの第４の実施の形態を模式的に示す斜視図である。
【図４６】耐湿リングの第４の実施の形態の一部の層を模式的に示す斜視図である。
【図４７】耐湿リングの第４の実施の形態を示すＡ−Ａ断面図である。
【図４８】耐湿リングの第４の実施の形態を示すＢ−Ｂ断面図である。
【図４９】耐湿リングの第５の実施の形態を模式的に示す斜視図である。
【図５０】耐湿リングの第５の実施の形態の一部の層を模式的に示す斜視図である。
【図５１】耐湿リングの第５の実施の形態の一部の層を模式的に示す斜視図である。
【図５２】耐湿リングの第５の実施の形態の一部の層を模式的に示す斜視図である。
【図５３】耐湿リングの第５の実施の形態を示すＡ−Ａ断面図である。
【図５４】耐湿リングの第５の実施の形態を示すＢ−Ｂ断面図である。
【図５５】耐湿リングの第６の実施の形態を模式的に示す斜視図である。
【図５６】耐湿リングの第６の実施の形態の一部の層を模式的に示す斜視図である。
【図５７】耐湿リングの第６の実施の形態の一部の層を模式的に示す斜視図である。
【図５８】耐湿リングの第６の実施の形態の一部の層を模式的に示す斜視図である。
【図５９】耐湿リングの第６の実施の形態を示すＡ−Ａ断面図である。
【図６０】耐湿リングの第６の実施の形態を示すＢ−Ｂ断面図である。
【図６１】耐湿リングの第６の実施の形態の変形例を模式的に示す斜視図である。
【図６２】耐湿リングの第６の実施の形態の変形例を示すＡ−Ａ断面図である。
【図６３】耐湿リングの第６の実施の形態の変形例を示すＢ−Ｂ断面図である。
【図６４】耐湿リングの第７の実施の形態を模式的に示す斜視図である。
【図６５】耐湿リングの第７の実施の形態の一部の層を模式的に示す斜視図である。
【図６６】耐湿リングの第７の実施の形態の一部の層を模式的に示す斜視図である。
【図６７】耐湿リングの第７の実施の形態を示すＡ−Ａ断面図である。
【図６８】耐湿リングの第７の実施の形態を示すＢ−Ｂ断面図である。
【図６９】耐湿リングの第７の実施の形態を模式的に示す斜視図である。
【図７０】耐湿リングの第８の実施の形態を示すＡ−Ａ断面図である。
【図７１】耐湿リングの第８の実施の形態を示すＢ−Ｂ断面図である。
【図７２】電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【００２４】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（信号処理回路を電気的に接続しない例）
２．第２の実施の形態（信号処理回路をロジック基板内で電気的に接続する例）
３．第３の実施の形態（信号処理回路を画素基板内で電気的に接続する例）
４．変形例
【００２５】
＜１．第１の実施の形態＞
｛１−１．システム構成｝
図１は、本技術の第１の実際の形態に係る固体撮像素子１の構成例を模式的に示す斜視図である。なお、ここでは、固体撮像素子１がＣＭＯＳイメージセンサの場合を例に挙げて説明するが、本技術はＣＭＯＳイメージセンサへの適用に限られるものではない。
【００２６】
固体撮像素子１は、画素基板１１とロジック基板１２が積層された構造（所謂、積層構造）の半導体チップである。また、固体撮像素子１は、裏面照射型のＣＭＯＳイメージセンサであり、画素基板１１の配線層とロジック基板１２の配線層とが隣接するように積層される。なお、本技術は、裏面照射型のＣＭＯＳイメージセンサへの適用に限られるものではない。
【００２７】
画素基板１１は、光電変換素子を含む単位画素３２が行列状に２次元に配列された画素アレイ部（画素部）３１を含む画素回路２１が形成された半導体基板である。また、図示は省略するが、画素回路２１の画素アレイ部３１を取り囲む周縁部には、例えば、外部との電気的接続を行うためのパッドや、ロジック基板１２との間での電気的接続を行うためのビアが設けられる。画素アレイ部３１の各単位画素３２から得られる画素信号はアナログ信号であり、このアナログの画素信号は、画素基板１１からロジック基板１２へビア等を通して伝送される。
【００２８】
ロジック基板１２は、同じ回路パターンを有する信号処理回路４１Ｌと信号処理回路４１Ｒが、スクライブ領域４２を介して左右に並ぶように形成された半導体基板である。なお、この図では、図を分かりやすくするために、スクライブ領域４２の幅を広く誇張して示している。これは、以下の図についても同様である。
【００２９】
信号処理回路４１Ｌは、例えば、画素アレイ部３１の左半分の領域内の各単位画素３２から読み出されるアナログの画素信号に対して、デジタル化（ＡＤ変換）を含む所定の信号処理を行い、信号処理が施された画素データを格納する。また、信号処理回路４１Ｌは、例えば、格納した画素データを所定の順番に読み出し、チップ外に出力する。これにより、画素アレイ部３１の左半分の領域内の単位画素３２により得られる画像データが、信号処理回路４１Ｌから出力される。
【００３０】
信号処理回路４１Ｒは、例えば、画素アレイ部３１の右半分の領域内の各単位画素３２から読み出されるアナログの画素信号に対して、デジタル化（ＡＤ変換）を含む所定の信号処理を行い、信号処理が施された画素データを格納する。また、信号処理回路４１Ｒは、例えば、格納した画素データを所定の順番に読み出し、チップ外に出力する。これにより、画素アレイ部３１の右半分の領域内の単位画素３２により得られる画像データが、信号処理回路４１Ｒから出力される。
【００３１】
また、信号処理回路４１Ｌ及び信号処理回路４１Ｒは、例えば、画素回路２１との同期をとりつつ、固体撮像素子１の各部の制御を行う。
【００３２】
このように、画素基板１１とロジック基板１２の積層構造とすることにより、画素基板１１の面積を、画素アレイ部３１の面積と略同じにすることができる。その結果、固体撮像素子１の大きさを小さくし、ひいては、チップ全体のサイズを小さくできる。また、固体撮像素子１の開口率を上げることができる。
【００３３】
さらに、画素基板１１には単位画素３２等の作成に適したプロセスを、ロジック基板１２には信号処理回路４１Ｌ及び４１Ｒの作成に適したプロセスをそれぞれ適用できるため、固体撮像素子１の製造に当たって、プロセスの最適化を図ることができる。
【００３４】
なお、画素回路２１の面積は露光装置の露光範囲より大きく、分割露光が必要となる。一方、信号処理回路４１Ｌ及び信号処理回路４１Ｒの面積は、それぞれ露光装置の露光範囲より小さく、一括露光が可能である。
【００３５】
なお、以下、信号処理回路４１Ｌと信号処理回路４１Ｒを個々に区別する必要がない場合、単に信号処理回路４１と称する。
【００３６】
｛１−２．回路構成｝
図２は、固体撮像素子１の画素基板１１側の画素回路２１、並びに、ロジック基板１２側の信号処理回路４１Ｌ及び４１Ｒの具体的な構成を示す回路図である。なお、上述したように、画素回路２１と信号処理回路４１Ｌ及び４１Ｒとの電気的な接続は、図示せぬビアを介して行われる。
【００３７】
（画素回路２１の構成）
まず、画素基板１１側の画素回路２１の構成について説明する。画素回路２１には、単位画素３２が行列状に２次元に配列された画素アレイ部３１の他に、ロジック基板１２側から与えられるアドレス信号を基に、画素アレイ部３１の各単位画素３２を行単位で選択する行選択部３３が設けられている。なお、ここでは、行選択部３３を画素基板１１側に設けるようにしたが、ロジック基板１２側に設けることも可能である。
【００３８】
単位画素３２は、光電変換素子として、例えばフォトダイオード５１を有している。また、単位画素３２は、フォトダイオード５１に加えて、例えば、転送トランジスタ（転送ゲート）５２、リセットトランジスタ５３、増幅トランジスタ５４、及び、選択トランジスタ５５の４つのトランジスタを有している。
【００３９】
ここでは、４つのトランジスタ５２乃至５５として、例えばＮチャネルのトランジスタが用いられている。但し、ここで例示した転送トランジスタ５２、リセットトランジスタ５３、増幅トランジスタ５４、及び、選択トランジスタ５５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、必要に応じて、Ｐチャネルのトランジスタを用いる組み合わせとすることができる。
【００４０】
この単位画素３２に対して、当該単位画素３２を駆動する駆動信号である転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬが行選択部３３から適宜与えられる。すなわち、転送信号ＴＲＧが転送トランジスタ５２のゲート電極に、リセット信号ＲＳＴがリセットトランジスタ５３のゲート電極に、選択信号ＳＥＬが選択トランジスタ５５のゲート電極にそれぞれ印加される。
【００４１】
フォトダイオード５１は、アノード電極が低電位側電源（例えば、グランド）に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード５１のカソード電極は、転送トランジスタ５２を介して増幅トランジスタ５４のゲート電極と電気的に接続されている。増幅トランジスタ５４のゲート電極と電気的に繋がったノード５６をＦＤ（フローティングディフュージョン／浮遊拡散領域）部と呼ぶ。
【００４２】
転送トランジスタ５２は、フォトダイオード５１のカソード電極とＦＤ部５６との間に接続されている。転送トランジスタ５２のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送信号ＴＲＧが行選択部３３から与えられる。この転送信号ＴＲＧに応答して、転送トランジスタ５２が導通状態となり、フォトダイオード５１で光電変換された光電荷をＦＤ部５６に転送する。
【００４３】
リセットトランジスタ５３は、ドレイン電極が画素電源ＶDDに、ソース電極がＦＤ部５６にそれぞれ接続されている。リセットトランジスタ５３のゲート電極には、Ｈｉｇｈアクティブのリセット信号ＲＳＴが行選択部３３から与えられる。このリセット信号ＲＳＴに応答して、リセットトランジスタ５３が導通状態となり、ＦＤ部５６の電荷を画素電源ＶDDに捨てることによって当該ＦＤ部５６をリセットする。
【００４４】
増幅トランジスタ５４は、ゲート電極がＦＤ部５６に、ドレイン電極が画素電源ＶDDにそれぞれ接続されている。そして、増幅トランジスタ５４は、リセットトランジスタ５３によってリセットされた後のＦＤ部５６の電位をリセット信号（リセットレベル）Ｖresetとして出力する。増幅トランジスタ５４はさらに、転送トランジスタ５２によって信号電荷が転送された後のＦＤ部５６の電位を光蓄積信号（信号レベル）Ｖsigとして出力する。
【００４５】
選択トランジスタ５５は、例えば、ドレイン電極が増幅トランジスタ５４のソース電極に、ソース電極が信号線３４にそれぞれ接続されている。選択トランジスタ５５のゲート電極には、Ｈｉｇｈアクティブの選択信号ＳＥＬが行選択部３３から与えられる。この選択信号ＳＥＬに応答して、選択トランジスタ５５が導通状態となり、単位画素３２を選択状態として増幅トランジスタ５４から出力される信号を信号線３４に読み出す。
【００４６】
上述したことから明らかなように、単位画素３２からは、リセット後のＦＤ部５６の電位がリセットレベルＶresetとして、次いで、信号電荷の転送後のＦＤ部５６の電位が信号レベルＶsigとして順に信号線３４に読み出されることになる。因みに、信号レベルＶsigには、リセットレベルＶresetの成分も含まれる。
【００４７】
なお、ここでは、選択トランジスタ５５について、増幅トランジスタ５４のソース電極と信号線３４との間に接続する回路構成としたが、画素電源ＶDDと増幅トランジスタ５４のドレイン電極との間に接続する回路構成を採ることも可能である。
【００４８】
また、単位画素３２としては、上記の４つのトランジスタから成る画素構成のものに限られるものではない。例えば、増幅トランジスタ５４に選択トランジスタ５５の機能を持たせた３つのトランジスタから成る画素構成や、複数の光電変換素子間（画素間）で、ＦＤ部５６以降のトランジスタを共用する画素構成などであっても良く、その画素回路の構成は問わない。
【００４９】
（信号処理回路４１Ｌ及び４１Ｒの構成）
次に、ロジック基板１２側の信号処理回路４１Ｌ及び４１Ｒの構成について説明する。なお、上述したように、信号処理回路４１Ｌと信号処理回路４１Ｒは同じ回路パターンを有しており、ここでは、信号処理回路４１Ｌの構成を中心に説明する。
【００５０】
信号処理回路４１Ｌは、主に画素アレイ部３１の左半分の領域内の単位画素３２からの画素信号の処理を行う回路である。信号処理回路４１Ｌは、電流源６１Ｌ、デコーダ６２Ｌ、制御部６３Ｌ、行デコーダ６４Ｌ、信号処理部６５Ｌ、列デコーダ／センスアンプ６６Ｌ、メモリ部６７Ｌ、データ処理部６８Ｌ、及び、インタフェース（ＩＦ）部６９Ｌを含むように構成される。
【００５１】
電流源６１Ｌは、画素アレイ部３１の各単位画素３２から画素列毎に信号が読み出される信号線３４の各々に接続されている。電流源６１Ｌは、例えば、ある一定の電流を信号線３４に供給するように、ゲート電位が一定電位にバイアスされたＭＯＳトランジスタから成る、所謂、負荷ＭＯＳ回路の構成となっている。この負荷ＭＯＳ回路から成る電流源６１Ｌは、選択行の単位画素３２の増幅トランジスタ５４に定電流を供給することにより、当該増幅トランジスタ５４をソースフォロアとして動作させる。
【００５２】
デコーダ６２Ｌは、制御部６３Ｌによる制御の下に、画素アレイ部３１の各単位画素３２を行単位で選択する際に、その選択行のアドレスを指定するアドレス信号を行選択部３３に対して与える。
【００５３】
行デコーダ６４Ｌは、制御部６３Ｌによる制御の下に、メモリ部６７Ｌに画素データを書き込んだり、メモリ部６７Ｌから画素データを読み出したりする際の行アドレスを指定する。
【００５４】
信号処理部６５Ｌは、少なくとも、画素アレイ部３１の各単位画素３２から信号線３４を通して読み出されるアナログ画素信号をデジタル化（ＡＤ変換）するＡＤ変換器８１Ｌ−１乃至８１Ｌ−ｎを有する。そして、信号処理部６５Ｌは、当該アナログ画素信号に対して画素列の単位で並列に信号処理（列並列ＡＤ）を行う構成となっている。なお、以下、ＡＤ変換器８１Ｌ−１乃至８１Ｌ−ｎを個々に区別する必要がない場合、単にＡＤ変換器８１Ｌと称する。
【００５５】
信号処理部６５Ｌは更に、各ＡＤ変換器８１ＬでのＡＤ変換の際に用いる参照電圧を生成する参照電圧生成部８２Ｌを有する。参照電圧生成部８２Ｌは、時間が経過するにつれて電圧値が階段状に変化する、所謂、ランプ（ＲＡＭＰ）波形（傾斜状の波形）の参照電圧を生成する。参照電圧生成部８２Ｌについては、例えば、ＤＡＣ（デジタル−アナログ変換）回路を用いて構成することができる。
【００５６】
ＡＤ変換器８１Ｌは、例えば、画素アレイ部３１の画素列毎に、すなわち、信号線３４毎に設けられている。すなわち、ＡＤ変換器８１Ｌは、画素アレイ部３１の左半分の画素列の数だけ配置された、所謂、列並列ＡＤ変換器となっている。そして、各ＡＤ変換器８１Ｌは、例えば、画素信号のレベルの大きさに対応した時間軸方向に大きさ（パルス幅）を持つパルス信号を生成し、当該パルス信号のパルス幅の期間の長さを計測することによってＡＤ変換の処理を行う。
【００５７】
より具体的には、例えば、ＡＤ変換器８１Ｌ−１は、図２に示すように、比較器（ＣＯＭＰ）９１Ｌ−１及びカウンタ９２Ｌ−１を少なくとも含むように構成される。比較器９１Ｌ−１は、単位画素３２から信号線３４を通して読み出されるアナログ画素信号（先述した信号レベルＶsig及びリセットレベルＶreset）を比較入力とし、参照電圧生成部８２Ｌから供給されるランプ波の参照電圧Ｖrefを基準入力とし、両入力を比較する。
【００５８】
そして、比較器９１Ｌ−１は、例えば、参照電圧Ｖrefが画素信号よりも大きいときに出力が第１の状態（例えば、高レベル）になり、参照電圧Ｖrefが画素信号以下のときに出力が第２の状態（例えば、低レベル）になる。この比較器９１Ｌ−１の出力信号が、画素信号のレベルの大きさに対応したパルス幅を持つパルス信号となる。
【００５９】
カウンタ９２Ｌ−１には、例えば、アップ／ダウンカウンタが用いられる。カウンタ９２Ｌ−１は、比較器９１Ｌに対する参照電圧Ｖrefの供給開始タイミングと同じタイミングでクロックＣＫが与えられる。アップ／ダウンカウンタであるカウンタ９２Ｌ−１は、クロックＣＫに同期してダウン（ＤＯＷＮ）カウント、または、アップ（ＵＰ）カウントを行うことで、比較器９１Ｌ−１の出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの比較期間を計測する。この計測動作の際、カウンタ９２Ｌ−１は、単位画素３２から順に読み出されるリセットレベルＶreset及び信号レベルＶsigについて、リセットレベルＶresetに対してはダウンカウントを行い、信号レベルＶsigに対してはアップカウントを行う。
【００６０】
このダウンカウント／アップカウントの動作により、信号レベルＶsigとリセットレベルＶresetとの差分をとることができる。その結果、ＡＤ変換器８１Ｌ−１では、ＡＤ変換処理に加えてＣＤＳ（Correlated Double Sampling；相関二重サンプリング）処理が行われる。ここで、ＣＤＳ処理とは、信号レベルＶsigとリセットレベルＶresetとの差分をとることにより、単位画素３２のリセットノイズや増幅トランジスタ５４の閾値ばらつき等の画素固有の固定パターンノイズを除去する処理である。そして、カウンタ９２Ｌ−１のカウント結果（カウント値）が、アナログ画素信号をデジタル化したデジタル値となる。
【００６１】
なお、ＡＤ変換器８１Ｌ−２乃至８１Ｌ−ｎもＡＤ変換器８１Ｌ−１と同様の構成を有しており、その説明は繰り返しになるので省略する。また、以下、比較器９１Ｌ−１乃至９１Ｌ−ｎを個々に区別する必要がない場合、単に比較器９１Ｌと称し、カウンタ９２Ｌ−１乃至９２Ｌ−ｎを個々に区別する必要がない場合、単にカウンタ９２Ｌと称する。
【００６２】
図３は、信号処理部６５Ｌの具体的な構成の一例を示すブロック図である。信号処理部６５Ｌは、ＡＤ変換器８１Ｌ及び参照電圧生成部８２Ｌの他に、データラッチ部８３Ｌ及びパラレル−シリアル（以下、「パラシリ」と略称する）変換部８４Ｌを有している。そして、信号処理部６５Ｌは、ＡＤ変換器８１Ｌでデジタル化された画素データをメモリ部６７Ｌにパイプライン転送するパイプライン構成となっている。その際、信号処理部６５Ｌは、１水平期間内にＡＤ変換器８１Ｌによるデジタル化処理を行い、デジタル化した画素データを次の１水平期間内にデータラッチ部８３Ｌへ転送する処理を行う。
【００６３】
一方、メモリ部６７Ｌには、その周辺回路として列デコーダ／センスアンプ６６Ｌが設けられている。先述した行デコーダ６４Ｌ（図２参照）がメモリ部６７Ｌに対して行アドレスを指定するのに対し、列デコーダは、メモリ部６７Ｌに対して列アドレスを指定する。また、センスアンプは、メモリ部６７Ｌからビット線を通して読み出される微弱な電圧を、デジタルレベルとして取り扱いが可能になるレベルにまで増幅する。そして、列デコーダ／センスアンプ６６Ｌを通して読み出された画素データは、データ処理部６８Ｌ及びインタフェース部６９Ｌを介してロジック基板１２の外部へ出力される。
【００６４】
なお、ここでは、列並列のＡＤ変換器８１Ｌが１つの場合を例に挙げたが、これに限られるものではなく、ＡＤ変換器８１Ｌを２つ以上設け、これら２つ以上のＡＤ変換器８１Ｌにおいて並列的にデジタル化処理を行う構成を採ることも可能である。
【００６５】
この場合、２つ以上のＡＤ変換器８１Ｌは、例えば、画素アレイ部３１の信号線３４の伸長方向、すなわち、画素アレイ部３１の上下両側に分けて配置される。ＡＤ変換器８１Ｌを２つ以上設ける場合は、これに対応してデータラッチ部８３Ｌ、パラシリ変換部８４Ｌ、及び、メモリ部６７Ｌなども２つ（２系統）以上設けられる。
【００６６】
このように、ＡＤ変換器８１Ｌなどを例えば２系統設ける構成を採る固体撮像装置１にあっては、２つの画素行毎に行走査を並列して行う。そして、一方の画素行の各画素の信号については画素アレイ部３１の上下方向の一方側に、他方の画素行の各画素の信号については画素アレイ部３１の上下方向の他方側にそれぞれ読み出し、２つのＡＤ変換器８１Ｌで並列的にデジタル化処理を行う。以降の信号処理についても同様に、並列的に行われる。その結果、１つの画素行毎に行走査を行う場合に比べて、画素データの高速読み出しを実現することができる。
【００６７】
なお、詳細な図示及び説明は省略するが、信号処理回路４１Ｒも、信号処理回路４１Ｌと同様の構成を有している。そして、信号処理回路４１Ｒは、主に画素アレイ部３１の右半分の領域内の単位画素３２からの画素信号の処理を行う。
【００６８】
なお、以下、図示を省略した信号処理回路４１Ｒの各部の符号は、信号処理回路４１Ｌの各部の符号のＬの文字をＲに置き換えた符号とする。
【００６９】
｛１−３．ロジック基板１２のレイアウト｝
図４は、ロジック基板１２のレイアウトの例を示している。この図に示されるように、ロジック基板１２の信号処理回路４１Ｌと信号処理回路４１Ｒは、同じ左右対称のレイアウトを有している。
【００７０】
信号処理回路４１Ｌにおいては、ＡＤ変換部１０１Ｌ−１、メモリ部１０２Ｌ−１、ロジック部１０３Ｌ、メモリ部１０２Ｌ−２、及び、ＡＤ変換部１０１Ｌ−２が、上から順に積層されている。また、その積層部の左右にインタフェース部１０４Ｌ−１及びインタフェース部１０４Ｌ−２が配置されている。さらに、信号処理回路４１Ｌの上下左右の端部に、ビア１０５Ｌ−１乃至１０５Ｌ−４がそれぞれ配置されている。
【００７１】
ＡＤ変換部１０１Ｌ−１及び１０１Ｌ−２には、例えば、図２及び図３に示される電流源６１Ｌ、ＡＤ変換器８１Ｌ−１乃至８１Ｌ−ｎ、参照電圧生成部８２Ｌ、データラッチ部８３Ｌ、及び、パラシリ変換部８４Ｌが、分かれて配置される。
【００７２】
なお、この例では、ＡＤ変換部１０１Ｌ−１及び１０１Ｌ−２に、ＡＤ変換器８１Ｌ及びそれに伴う回路部分が、それぞれ３段に積層されて配置されている。すなわち、信号処理回路４１Ｌでは、ＡＤ変換器８１Ｌ及びそれに伴う回路部分が、６系統に分かれて配置されている。そして、信号処理回路４１Ｌは、例えば、６つの画素行毎に行走査を並列して行う。
【００７３】
また、画素アレイ部３１の各単位画素３２からの画素信号は、ビア１０５Ｌ−１乃至１０５Ｌ−４を介して、ＡＤ変換部１０１Ｌ−１及び１０１Ｌ−２に配置されている各ＡＤ変換器８１Ｌに供給される。
【００７４】
メモリ部１０２Ｌ−１及び１０２Ｌ−２には、例えば、図３に示される列レコーダ／センスアンプ６６Ｌ及びメモリ部６７Ｌが、分かれて配置される。そして、メモリ部１０２Ｌ−１は、ＡＤ変換部１０１Ｌ−１から供給される画素データを記憶し、メモリ部１０２Ｌ−２は、ＡＤ変換部１０１Ｌ−２から供給される画素データを記憶する。
【００７５】
ロジック部１０３Ｌには、例えば、図２に示されるデコーダ６２Ｌ、制御部６３Ｌ、行デコーダ６４Ｌ、及び、データ処理部６８Ｌが配置される。
【００７６】
インタフェース部１０４Ｌ−１及び１０４Ｌ−２には、例えば、図２に示されるインタフェース部６９Ｌがそれぞれ配置される。
【００７７】
なお、信号処理回路４１Ｒは、信号処理回路４１Ｌと同じレイアウトを有しており、その説明は繰り返しになるので省略する。
【００７８】
また、上述した信号処理回路４１Ｌ及び４１Ｒの構成及びレイアウトは、その一例であり、上述した以外の構成及びレイアウトにすることも可能である。
【００７９】
｛１−４．固体撮像素子１の撮像処理｝
次に、図５及び図６を参照して、固体撮像素子１の撮像処理について簡単に説明する。
【００８０】
図５は、固体撮像素子１の信号処理回路４１Ｌ及び４１Ｒと外部の信号処理ＬＳＩ１２１との接続方法の例を示している。具体的には、信号処理回路４１Ｌのインタフェース部１０４Ｌ−１、及び、信号処理回路４１Ｒのインタフェース部１０４Ｒ−２に信号処理ＬＳＩ１２１が接続されている。
【００８１】
例えば、固体撮像素子１により図６の被写体１４１を撮像する場合、画素アレイ部３１の左半分の領域内の単位画素３２からの画素信号が信号処理回路４１Ｌに供給され、右半分の領域内の単位画素３２からの画素信号が信号処理回路４１Ｒに供給される、すなわち、被写体１４１の左半分に対応する画素信号が信号処理回路４１Ｌに供給され、被写体１４１の右半分に対応する画素信号が信号処理回路４１Ｒに供給される。
【００８２】
信号処理回路４１Ｌは、画素回路２１から供給される画素信号に基づいて、被写体１４１の左半分に対応する画像データ１４２Ｌを生成する。同様に、信号処理回路４１Ｒは、画素回路２１から供給される画素信号に基づいて、被写体１４１の右半分に対応する画像データ１４２Ｒを生成する。
【００８３】
そして、信号処理回路４１Ｌは、生成した画像データ１４２Ｌをインタフェース部１０４Ｌ−１から出力し、信号処理ＬＳＩ１２１に供給する。信号処理回路４１Ｒは、生成した画像データ１４２Ｒをインタフェース部１０４Ｒ−２から出力し、信号処理ＬＳＩ１２１に供給する。
【００８４】
信号処理ＬＳＩ１２１は、画像データ１４２Ｌと画像データ１４２Ｒを合成することにより１枚の画像データ１４３を生成し、生成した画像データ１４３を出力する。
【００８５】
このように、固体撮像素子１では、左右の画像データが独立して生成されるため、処理を高速化することができる。
【００８６】
｛１−５．信号処理回路４１の左右の設定方法｝
上述したように、各信号処理回路４１は、回路パターンが共通であり、同じ機能を有している。一方、上述したように、信号処理回路４１Ｌは、被写体の左半分の画像データを生成し、生成した画像データを左側のインタフェース部１０４Ｌ−１から出力する。また、信号処理回路４１Ｒは、被写体の右半分の画像データを生成し、生成した画像データを右側のインタフェース部１０４Ｒ−２から出力する。すなわち、信号処理回路４１Ｌは、ロジック基板１２の左側に配置された回路として動作し、信号処理回路４１Ｒは、ロジック基板１２の右側に配置された回路として動作する。
【００８７】
そこで、各信号処理回路４１には、左側の信号処理回路４１Ｌ又は右側の信号処理回路４１Ｒのいずれでも動作できるように、両方の機能が備えられる。そして、外部からの信号により、各信号処理回路４１を左側の信号処理回路４１Ｌとして動作させるか、右側の信号処理回路４１Ｒとして動作させるかが設定される。換言すれば、外部からの信号により、各信号処理回路４１の有効な機能と無効な機能が設定される。
【００８８】
具体的には、例えば、図７に模式的に示されるように、信号処理回路４１Ｌ及び４１Ｒが、それぞれボンディングワイヤ１６２Ｌ及び１６２Ｒにより、外部の基板１６１に接続される。なお、この基板１６１は、固体撮像素子１と同じパッケージ内に設けられていてもよいし、パッケージの外に設けられていてもよい。
【００８９】
そして、基板１６１は、ボンディングワイヤ１６２Ｌを介して信号処理回路４１Ｌに選択信号を供給する。選択信号は、例えば、電源レベル（Ｈｉｇｈ）かグラウンドレベル（Ｌｏｗ）のいずれかの値をとる。信号処理回路４１Ｌは、図８に示されるマルチプレクサ１７１Ｌ及びコア１７２Ｌを有している。そして、基板１６１からの選択信号はマルチプレクサ１７１Ｌに入力され、マルチプレクサ１７１Ｌは、選択信号に従って０か１の値を示す設定信号をコア１７２Ｌに供給する。
【００９０】
設定信号は、左側の回路（信号処理回路４１Ｌ）用の設定を行う場合に値が０になり、右側の回路（信号処理回路４１Ｒ）用の設定を行う場合に値が１になる。そして、コア１７２Ｌは、図示せぬレジスタに設定信号の値を記憶し、信号処理回路４１Ｌは、レジスタの値に従って動作する。例えば、信号処理回路４１Ｌのレジスタの値が０に設定され、信号処理回路４１Ｌは、左側の信号処理回路として動作する。
【００９１】
なお、図示は省略するが、信号処理回路４１Ｒにも、信号処理回路４１Ｌと同様に、マルチプレクサ１７１Ｒ及びコア１７２Ｒが設けられている。そして、信号処理回路４１Ｒは、信号処理回路４１Ｌと同様の方法により、基板１６１からボンディングワイヤ１６２Ｒを介して供給される選択信号により、右側の信号処理回路として動作するように設定される。
【００９２】
また、信号処理回路４１Ｌと信号処理回路４１Ｒが同じ機能を有するため、機能が二重化される。そこで、いずれか一方のみが動作すればよい機能については、この選択信号により、一方の信号処理回路４１の機能が有効になり、他方の信号処理回路４１の機能が無効化される。
【００９３】
｛１−６．固体撮像素子１の製造方法｝
次に、図９乃至図１３を参照して、固体撮像素子１の製造方法について説明する。なお、図９乃至図１３においては、図を分かりやすくするために、画素回路２１及び信号処理回路４１のみを図示し、画素回路２１及び信号処理回路４１が形成されるウエハ（半導体基板）の図示を省略している。
【００９４】
まず、図９に示されるように、図示せぬウエハ（半導体基板）に、画素回路２１−１，２１−２，・・・が形成される。このとき、各画素回路２１の面積が露光装置の露光範囲より大きいため、各画素回路２１の露光には、分割露光が用いられる。
【００９５】
また、隣接する画素回路２１の間には、縦方向及び横方向にスクライブ領域２２が設けられる。なお、この図では、図を分かりやすくするために、スクライブ領域２２の幅を広く誇張して示している。これは、以下の図についても同様である。
【００９６】
また、この図では、画素回路２１が２行×１列の２つしか示されていないが、実際には、さらに多くの数の画素回路２１が２次元に並ぶように形成される。
【００９７】
また、図９とは別の製造工程により、図１０に示されるように、図示せぬウエハ（半導体基板）に、信号処理回路４１Ｌ−１，４１Ｒ−１，４１Ｌ−２，４２Ｒ−２，・・・が形成される。そのうち、信号処理回路４１Ｌ−１と信号処理回路４１Ｒ−１が同じロジック基板１２に配置され、信号処理回路４１Ｌ−２と信号処理回路４１Ｒ−２が同じロジック基板１２に配置される。このとき、各信号処理回路４１の面積が露光装置の露光範囲より小さいため、各信号処理回路４１の露光には、一括露光が用いられる。
【００９８】
また、隣接する信号処理回路４１の間には、縦方向及び横方向にスクライブ領域４２が設けられる。もちろん、同じロジック基板１２に配置される信号処理回路４１の間にもスクライブ領域４２が設けられる。
【００９９】
また、この図では、信号処理回路４１が２行×２列の４つしか示されていないが、実際には、さらに多くの数の信号処理回路４１が２次元に並ぶように形成される。
【０１００】
次に、図１１に示されるように、画素回路２１が形成されたウエハ（以下、画素ウエハと称する）と、信号処理回路４１が形成されたウエハ（以下、ロジックウエハと称する）とが貼り合わされ、画素ウエハとロジックウエハが積層化される。
【０１０１】
ここで、スクライブ領域４２を介して左右に隣接する信号処理回路４１と、画素回路２１との面積がほぼ同じであり、画素ウエハのスクライブ領域２２が、ロジックウエハのスクライブ領域４２に重なるように、画素ウエハとロジックウエハが積層化される。これにより、左右に隣接する信号処理回路４１の上に、画素回路２１がぴったり重ねられる。例えば、スクライブ領域４２を介して左右に隣接している信号処理回路４１Ｌ−１と信号処理回路４１Ｒ−１の上に、画素回路２１−１がぴったり重ねられる。
【０１０２】
また、固体撮像素子１は裏面照射型であり、ロジックウエハの画素回路２１が形成されている基板層が上を向き、ロジックウエハの配線層と画素ウエハの配線層が隣接するように、画素ウエハとロジックウエハが積層化される。
【０１０３】
なお、以下、画素ウエハとロジックウエハを積層化したウエハを積層ウエハと称する。
【０１０４】
次に、図１２の太い点線で示されるように、積層ウエハがチップ単位で切断される。すなわち、各画素回路２１の周囲に設けられている画素ウエハのスクライブ領域２２に沿って積層ウエハが切断される。なお、画素ウエハのスクライブ領域２２と重なっていないロジックウエハのスクライブ領域４２は、切断されずにそのまま残される。
【０１０５】
これにより、スクライブ領域４２を残したまま左右に隣接する信号処理回路４１の上に画素回路２１が積層された固体撮像素子が個片化される。例えば、図１３に示されるように、スクライブ領域４２を介して隣接している信号処理回路４１Ｌ−１及び４１Ｒ−１の上に画素回路２１−１が積層された固体撮像素子１−１が個片化される。
【０１０６】
このように、画素基板１１側の画素回路２１の面積が露光装置の露光範囲より大きく、分割露光を行う必要がある場合でも、ロジック基板１２側の各信号処理回路４１は、分割露光を用いずに一括露光により製造される。また、各信号処理回路４１が、固体撮像素子１の左右のいずれに配置されるかに関わらず、同じ回路パターンの信号処理回路４１が、一定の間隔（スクライブ領域４２）を空けて２次元に並ぶように形成される。従って、例えば、ロジック基板１２の製造に必要なフォトマスクの種類を削減することができるとともに、フォトマスク交換装置を有していない露光装置でもロジック基板１２を製造することができる。
【０１０７】
＜２．第２の実施の形態＞
上述したように、固体撮像素子１では、２つの信号処理回路が、電気的に接続されておらず、それぞれ独立して処理を行う。これに対して、本技術の第２の実施の形態では、２つの信号処理回路が、電気的に接続され、一部の処理を協調して行う。
【０１０８】
｛２−１．システム構成｝
図１４は、本技術の第２の実際の形態に係る固体撮像素子２０１の構成例を模式的に示す斜視図である。なお、図中、図１と対応する部分には、同じ符号を付してあり、処理が同じ部分については、その説明は繰り返しになるので適宜省略する。
【０１０９】
図１４に示すように、固体撮像素子２０１は、固体撮像素子１と同様に、画素基板１１とロジック基板２１１が積層された構造（所謂、積層構造）の半導体チップである。
【０１１０】
ロジック基板２１１は、ロジック基板１２と比較して、信号処理回路４１Ｌ及び４１Ｒの代わりに、信号処理回路２４１Ｌ及び２４１Ｒが設けられている点が異なる。また、ロジック基板２１１は、ロジック基板１２と比較して、信号処理回路２４１Ｌと信号処理回路２４１Ｒを電気的に接続するための配線層（以下、回路間配線層と称する）がロジック基板１２の最上層に形成されている点が異なる。すなわち、図１４のロジック基板２１１上に斜線で示されるパターンは、回路間配線層の配線パターンを示しており、この回路間配線層において、信号処理回路２４１Ｌと信号処理回路２４１Ｒが電気的に接続される。
【０１１１】
また、信号処理回路２４１Ｌ及び２４１Ｒは、信号処理回路４１Ｌ及び４１Ｒと比較して、図１５を参照して後述するように、レイアウトの一部が異なっている。
【０１１２】
なお、以下、信号処理回路２４１Ｌと信号処理回路２４１Ｒを個々に区別する必要がない場合、単に、信号処理回路２４１と称する。
【０１１３】
｛２−２．ロジック基板２１１のレイアウト｝
図１５は、ロジック基板２１１のレイアウトの例を示している。なお、この図では、回路間配線層の図示は省略している。また、図中、図４と対応する部分には、同じ符号を付してあり、処理等が同じ部分については、その説明は適宜省略する。
【０１１４】
信号処理回路２４１Ｌは、図４の信号処理回路４１Ｌと比較して、インタフェース部１０４Ｌ−１が削除され、インタフェース部１０４Ｌ−２のみが設けられている点が異なる。同様に、信号処理回路２４１Ｒは、図４の信号処理回路４１Ｒと比較して、インタフェース部１０４Ｒ−１が削除され、インタフェース部１０４Ｒ−２のみが設けられている点が異なる。
【０１１５】
｛２−３．固体撮像素子２０１の撮像処理｝
次に、図６及び図１５を参照して、固体撮像素子２０１の撮像処理について簡単に説明する。
【０１１６】
例えば、固体撮像素子２０１により図６の被写体１４１を撮像する場合、画素アレイ部３１の左半分の領域内の単位画素３２からの画素信号が信号処理回路２４１Ｌに供給され、右半分の領域内の単位画素３２からの画素信号が信号処理回路２４１Ｒに供給される、すなわち、被写体１４１の左半分に対応する画素信号が信号処理回路２４１Ｌに供給され、被写体１４１の右半分に対応する画素信号が信号処理回路２４１Ｒに供給される。
【０１１７】
信号処理回路２４１Ｌは、画素回路２１から供給される画素信号に基づいて、被写体１４１の左半分に対応する画像データ１４２Ｌを生成する。同様に、信号処理回路２４１Ｒは、画素回路２１から供給される画素信号に基づいて、被写体１４１の右半分に対応する画像データ１４２Ｒを生成する。
【０１１８】
ここまでの処理は、上述した固体撮像素子１と同様である。
【０１１９】
そして、信号処理回路２４１Ｌのロジック部１０３Ｌは、生成した画像データ１４２Ｌを図示せぬ回路間配線層を介して、信号処理回路２４１Ｒのロジック部１０３Ｒに供給する。
【０１２０】
ロジック部１０３Ｒは、信号処理回路２４１Ｌから供給された画像データ１４２Ｌと、自身で作成した画像データ１４２Ｒとを合成して、１枚の画像データ１４３を生成する。そして、ロジック部１０３Ｒは、生成した画像データ１４３をインタフェース部１０４Ｒ−２を介して外部に出力する。
【０１２１】
このように、固体撮像素子２０１は、固体撮像素子１と異なり、外部のＬＳＩ等の装置を用いずに、１枚の完成した画像データを生成し、出力することができる。従って、外部に信号処理ＬＳＩ１２１を設ける必要がなくなり、コスト削減を図ることができる。
【０１２２】
なお、固体撮像素子２０１でも、固体撮像素子１と同様に、図７及び図８を参照して上述した方法により、信号処理回路２４１Ｌと信号処理回路２４１Ｒに対して、左右のどちら側の信号処理回路として動作を行うかの設定が行われる。
【０１２３】
［固体撮像素子２０１の製造方法］
次に、先に示した図９及び図１０、並びに、図１６乃至図１９を参照して、固体撮像素子２０１の製造方法について説明する。なお、図１６乃至図１９においては、図９乃至図１３と同様に、図を分かりやすくするために、画素回路２１及び信号処理回路２４１のみを図示し、画素回路２１及び信号処理回路２４１が形成されるウエハ（半導体基板）の図示を省略している。
【０１２４】
まず、図９及び図１０を参照して上述した方法と同様の方法により、画素回路２１がスクライブ領域２２を介して２次元に配列された画素ウエハ、及び、信号処理回路２４１がスクライブ領域４２を介して２次元に配列されたロジックウエハが製造される。
【０１２５】
次に、図１６に示されるように、ロジックウエハの最上層に、回路間配線層が形成される。なお、この回路間配線層は、画素基板１１の画素回路２１とほぼ同じ大きさであるため、分割露光を用いて形成される。この回路間配線層により、同じ固体撮像素子２０１に配置される２つの信号処理回路２４１（例えば、信号処理回路２４１Ｌ−１と信号処理回路２４１Ｒ−１）が電気的に接続される。
【０１２６】
なお、例えば、ロジックウエハを製造するメーカが、回路間配線層用の金属膜を成膜しただけの露光前の状態のロジックウエハを製造し、固体撮像素子２０１を製造するメーカに納入するようにしてもよい。そして、例えば、固体撮像素子２０１を製造するメーカが、分割露光によりロジックウエハの回路間配線層を形成した後、画素ウエハとロジックウエハを積層化するようにしてもよい。これにより、分割露光を行う設備を持っていないメーカでも、ロジックウエハを製造することが可能になる。
【０１２７】
次に、図１７に示されるように、図１１を参照して上述した製造工程と同様に、画素ウエハとロジックウエハが積層化される。
【０１２８】
そして、図１８に示されるように、図１２を参照して上述した製造工程と同様に、積層ウエハがチップ単位で切断される。これにより、例えば、図１９に示されるように、スクライブ領域４２を介して隣接している信号処理回路２４１Ｌ−１及び２４１Ｒ−１の上に画素回路２１−１が積層された固体撮像素子２０１−１が個片化される。
【０１２９】
なお、上述した例では、ロジック基板２１１の最上層に回路間配線層を形成する例を示したが、最上層より下の層に回路間配線層を形成するようにしてもよい。例えば、信号処理回路２４１に複数の配線層が設けられる場合、ロジック基板２１１の最上層より下に形成される配線層において、信号処理回路２４１Ｌと信号処理回路２４１Ｒを接続するようにしてもよい。
【０１３０】
また、例えば、複数の配線層を介して、信号処理回路２４１Ｌと信号処理回路２４１Ｒを接続するようにしてもよい。すなわち、回路間配線層を複数形成するようにしてもよい。さらに、回路間配線層には、信号処理回路２４１Ｌと信号処理回路２４１Ｒを接続するための配線だけでなく、各信号処理回路２４１の内部の配線（例えば、素子間の配線等）を設けることも可能である。
【０１３１】
また、回路間配線層がロジック基板２１１のいずれの層に配置される場合においても、例えば、ロジック基板２１１の各層のうち、回路間配線層が分割露光により形成され、その他の層が一括露光により形成される。なお、上述したように回路間配線層を異なるメーカで形成する場合には、回路間配線層を、ロジック基板２１１の最上層に形成するようにすることが望ましい。
【０１３２】
＜３．第３の実施の形態＞
本技術の第３の実施の形態では、第２の実施の形態とは異なる方法により、左右の信号処理回路が電気的に接続される。
【０１３３】
具体的には、図２０は、本技術の第３の実施の形態に係る固体撮像素子３０１の構成例を模式的に示す斜視図である。固体撮像素子３０１は、固体撮像素子１及び固体撮像素子２０１と同様に、画素回路３２１が形成された画素基板３１１（図２１）と、信号処理回路３４１Ｌ及び３４１Ｒが形成されたロジック基板３１２（図２１）が積層された構造（所謂、積層構造）の半導体チップである。
【０１３４】
画素回路３２１は、図１の画素回路２１の画素アレイ部３１と同様の画素アレイ部３３１が形成されている。また、画素回路３２１は、図２を参照して上述した画素回路２１と同様の回路構成を有している。信号処理回路３４１Ｌ及び３４１Ｒは、図２及び図３を参照して上述した信号処理回路４１Ｌ及び４１Ｒと同様の回路構成を有している。ロジック基板３１２は、図４を参照して上述したロジック基板１２と同様のレイアウトを有している。このように、固体撮像素子３０１は、固体撮像素子１とほぼ同様の回路構成及びレイアウトを有している。
【０１３５】
ただし、固体撮像素子３０１は、固体撮像素子１と異なり、画素基板３１１において信号処理回路３４１Ｌと信号処理回路３４１Ｒが電気的に接続されている。
【０１３６】
具体的には、図２１は、図２０の固体撮像素子３０１のＡ−Ａ断面図を示している。すなわち、図２１は、画素回路３２１の画素アレイ部３３１の外側であって、図２０内において手前側における固体撮像素子３０１の断面を示している。
【０１３７】
固体撮像素子３０１は、裏面照射型の撮像素子であるため、画素基板３１１の配線層とロジック基板３１２の配線層が隣接するように積層されている。従って、画素基板３１１の基板層が上端に配置され、ロジック基板３１２の基板層が下端に配置されている。
【０１３８】
画素基板３１１の基板層の上において、画素アレイ部３３１の外側に配線３５１Ｌ及び３５１Ｒが形成されている。配線３５１Ｌは、信号処理回路３４１Ｌの上方に配置され、配線３５１Ｒは、信号処理回路３４１Ｒの上方に配置されている。
【０１３９】
そして、配線３５１Ｌは、画素基板３１１に形成されているビア３５２Ｌを介して、信号処理回路３４１Ｌの配線層に接続されている。また、配線３５１Ｌは、ビア３５３Ｌを介して配線３５４Ｌに接続されている。配線３５４Ｌは、ビア３５５Ｌを介して配線３５６Ｌに接続されている。配線３５６Ｌは、ビア３５７Ｌを介して配線３５８に接続されている。
【０１４０】
配線３５１Ｒは、画素基板３１１に形成されているビア３５２Ｒを介して、信号処理回路３４１Ｒの配線層に接続されている。また、配線３５１Ｒは、ビア３５３Ｒを介して配線３５４Ｒに接続されている。配線３５４Ｒは、ビア３５５Ｒを介して配線３５６Ｒに接続されている。配線３５６Ｒは、ビア３５７Ｒを介して配線３５８に接続されている。
【０１４１】
これにより、信号処理回路３４１Ｌの配線層と信号処理回路３４１Ｒの配線層とが、ビア３５２Ｌ、配線３５１Ｌ、ビア３５３Ｌ、配線３５４Ｌ、ビア３５５Ｌ、配線３５６Ｌ、ビア３５７Ｌ、配線３５８、ビア３５７Ｒ、配線３５６Ｒ、ビア３５５Ｒ、配線３５４Ｒ、ビア３５３Ｒ、配線３５１Ｒ、及び、ビア３５２Ｒを介して電気的に接続される。
【０１４２】
従って、固体撮像素子３０１も、固体撮像素子２０１と同様に、図６及び図１５を参照して上述した方法により、被写体を撮像することにより得られる１枚の画像データを生成し、出力することが可能である。
【０１４３】
なお、この画素回路３２１の配線３５１Ｌ，３５１Ｒ及びビア３５２Ｌ及び３５２Ｒ等は、例えば、図９を参照して上述した画素ウエハの製造時に形成される。
【０１４４】
また、図２１の画素基板３１１の配線層の層数は、その一例であり、任意の層数に設定することができる。さらに、例えば、画素基板３１１の配線層内において信号処理回路３４１Ｌと信号処理回路３４１Ｒとを電気的に接続するための配線３５８は、画素基板３１１のいずれの配線層に設けてもよく、また、例えば、複数の配線層に分けて形成するようにしてもよい。
【０１４５】
＜４．変形例＞
以下、上述した本技術の実施の形態の変形例について説明する。
【０１４６】
｛５−１．固体撮像素子の構成に関する変形例｝
（ロジック基板に関する変形例）
以上の説明では、ロジック基板に２つの信号処理回路を設ける例を示したが、３つ以上設けるようにすることも可能である。
【０１４７】
また、１つのロジック基板に設ける信号処理回路の回路パターンや大きさは、必ずしも全て同一である必要はなく、回路パターンや大きさの異なる信号処理回路を混在させることも可能である。ただし、同じ回路パターンの信号処理回路をロジック基板に設ける場合の方が、回路パターンや大きさの異なる信号処理回路が混在する場合と比較して、製造プロセスがシンプルになり、製造コストが低くなる。
【０１４８】
（積層構造に関する変形例）
また、以上の説明では、固体撮像素子が画素基板とロジック基板の２層の積層構造を有する例を示したが、本技術は３層以上の積層構造の固体撮像素子にも適用することができる。例えば、図１のロジック基板１２の下（すなわち、ロジック基板１２の画素基板１１と隣接する面と反対側の面）に、さらにロジック基板を積層するようにしてもよい。この場合、例えば、信号処理回路４１Ｌ，４１Ｒに含まれていたメモリ部１０２Ｌ−１乃至１０２Ｒ−２を、追加した最下層のロジック基板に配置することが考えられる。
【０１４９】
また、ロジック基板が２層以上設けられる場合、必ずしも全ての層のロジック基板を一括露光を用いて製造する必要はなく、一部のロジック基板を分割露光を用いて製造するようにしてもよい。例えば、上述した例では、メモリ部１０２Ｌ−１乃至１０２Ｒ−２が設けられた最下層のロジック基板を、分割露光を用いて製造するようにしてもよい。
【０１５０】
さらに、上述したように、信号処理回路をロジック基板内で接続する場合等に、必ずしもロジック基板の全ての層を一括露光を用いて製造する必要はなく、一部の層を分割露光を用いて製造するようにしてもよい。
【０１５１】
（信号処理回路の接続方法に関する変形例）
さらに、本技術の第２及び第３の実施の形態では、左右の信号処理回路を固体撮像素子内で電気的に接続する例を示したが、固体撮像素子の外部で接続するようにしてもよい。
【０１５２】
図２２は、固体撮像素子１の信号処理回路４１Ｌと信号処理回路４１Ｒを固体撮像素子１の外部で接続する例を示している。なお、この例では、固体撮像素子１がパッケージ４０１に実装されている。また、この図では、図を分かりやすくするために、固体撮像素子１のうち信号処理回路４１Ｌ及び４１Ｒのみが図示されている。
【０１５３】
信号処理回路４１Ｌは、ボンディングワイヤ４１１Ｌを介して、パッケージ４０１に形成されている導電パターン４１２に接続されている。同様に、信号処理回路４１Ｒは、ボンディングワイヤ４１１Ｒを介して、導電パターン４１２に接続されている。従って、信号処理回路４１Ｌと信号処理回路４１Ｒは、ボンディングワイヤ４１１Ｌ，４１１Ｒ及び導電パターン４１２を介して電気的に接続される。
【０１５４】
なお、これ以外にも、リードフレーム等を介して、信号処理回路４１Ｌと信号処理回路４１Ｒを外部で電気的に接続するようにしてもよい。
【０１５５】
また、信号処理回路４１Ｌと信号処理回路４１Ｒを固体撮像素子１の外部で接続する場合、内部で接続する場合と比較して、実装可能な配線数が限定される。そのため、固体撮像素子１内で左右の画像データを合成することが難しい場合が想定される。この場合、例えば、信号処理回路４１Ｌと信号処理回路４１Ｒの間の所定の同じアナログ信号の信号線（例えば、参照電圧の信号線、グラウンド線等）を接続し、当該アナログ信号を共通化するようにしてもよい。
【０１５６】
例えば、左右の画像データを異なる信号処理回路４１で生成する場合、各信号処理回路４１の特性等の違いにより、左右の画像データの色や明るさに違いが生じ、２つの画像データの合成部分の境目が見えてしまうときがある。そこで、各信号処理回路４１の所定のアナログ信号を共通化することにより、各信号処理回路４１の特性等の違いを軽減し、画像データの合成部分の境目を目立たなくするようにすることができる。
【０１５７】
（ＡＤ変換方式に関する変形例）
さらに、以上の説明では、図２を参照して上述したように、固体撮像素子に列並列ＡＤ変換方式を採用する例を示したが、画素ＡＤ並列変換方式を採用するようにしてもよい。
【０１５８】
図２３は、画素ＡＤ変換方式を採用した場合の画素基板５１１とロジック基板５１２の構成を模式的に示している。
【０１５９】
画素基板５１１には、図１の画素基板１１と同様に、画素アレイ部５３１を含む画素回路５２１が形成されている。また、ロジック基板５１２には、図１のロジック基板１２と同様に、同じ回路パターンを有する信号処理回路５４１Ｌと信号処理回路５４１Ｒが、スクライブ領域４２を介して左右に並ぶように形成されている。
【０１６０】
そして、画素基板５１１の画素アレイ部５３１には、所定数の２次元の画素の配列を含む領域を１単位とする画素ユニット（グループ）が行列状に２次元に配列され、画素ユニット毎にビア５３２が形成されている。一方、信号処理回路５４１Ｌ及び信号処理回路５４１Ｒには、ＡＤ変換器８１（図２）及びメモリ部６７（図２）等を含む回路部（図中、画素ＡＤ単位）が、画素アレイ部５３１の画素ユニット毎に設けられている。また、画素ＡＤ単位毎に、画素ユニットに対応してビア２３が形成されている。
【０１６１】
このように、画素並列ＡＤ変換方式を採用することにより、画素信号の読み出し速度を高速化できるため、ＡＤ変換器８１の停止期間を長くすることができ、その結果、低消費電力化を図ることができる。
【０１６２】
（耐湿リングに関する変形例）
ロジック基板の耐湿リング（シールリング、ガードリング等ともいう）は、基本的に従来と同様の方法により形成することが可能である。例えば、耐湿リングは、従来と同様の方法により、各信号処理回路の周囲を個別に囲むように形成される。しかし、図１４等を参照して上述した第２の実施の形態のように、信号処理回路間を電気的に接続する回路間配線層をロジック基板に形成する場合、従来と同様の方法により耐湿リングを形成したのでは、回路間配線層の配線と耐湿リングとが干渉してしまう。すなわち、回路間配線層の配線が信号処理回路の端部を通過する部分において、信号処理回路の端部に形成されている耐湿リングと回路間配線層の配線とが干渉してしまう。
【０１６３】
そこで、以下、回路間配線層の配線と耐湿リングとの干渉を回避する方法について説明する。
【０１６４】
まず、図２４乃至図２６を参照して、回路間配線層の配線と耐湿リングとの干渉を回避する第１の方法について説明する。
【０１６５】
図２４は、回路間配線層の配線と耐湿リングとの干渉を回避するようにしたロジック基板６０１の構成例を模式的に示す平面図である。
【０１６６】
ロジック基板６０１は、上述した図１４のロジック基板２１１と比較して、信号処理回路２４１Ｌ及び２４１Ｒの代わりに、同じ回路パターンの信号処理回路６１１Ｌ及び信号処理回路６１１Ｒが、スクライブ領域４２を介して設けられている点が異なる。また、ロジック基板６０１の最上層には、ロジック基板２１１と同様に、信号処理回路６１１Ｌと信号処理回路６１１Ｒとを電気的に接続する回路間配線層が形成されている。この例では、回路間配線層の配線６１２−１乃至６１２−３により、信号処理回路６１１Ｌと信号処理回路６１１Ｒとが電気的に接続されている。
【０１６７】
さらに、ロジック基板６０１の外周付近に沿って、信号処理回路６１１Ｌ及び６１１Ｒの外周を囲むように、耐湿リング６１３が形成されている。
【０１６８】
ここで、図２５及び図２６を参照して、耐湿リング６１３の構造について説明する。図２５は、耐湿リング６１３の断面を模式的に示す断面図であり、図２６は、耐湿リング６１３の一部を模式的に示す斜視図である。
【０１６９】
耐湿リング６１３は、コンタクトの材料からなる壁６２１、ダミー配線６２２−１乃至６２２−６、ビアの材料からなる壁６２３−１乃至６２３−５、壁６２４、及び、ダミー配線６２５により構成される。
【０１７０】
ダミー配線６２２−１乃至６２２−６及びダミー配線６２５は、ロジック基板６０１のそれぞれ異なる配線層に形成されており、信号の伝送には使用されないダミーの配線である。この例では、ロジック基板６０１の配線層は、例えばシリコン基板からなる基板層６３１の上に７層に積層されている。そして、ダミー配線６２２−１は、ロジック基板６０１の最も下の第１の配線層に形成されている。ダミー配線６２２−２乃至６２２−６は、ロジック基板６０１の第２乃至第６の配線層に形成されている。ダミー配線６２５は、ロジック基板６０１の最も上の第７の配線層に形成されている。
【０１７１】
ダミー配線６２２−１乃至６２２−６及びダミー配線６２５は、ほぼ同じ矩形のリング状の形状を有しており、各配線層において、ロジック基板６０１の外周付近に沿って、信号処理回路６１１Ｌ及び６１１Ｒの外周を囲むように形成されている。
【０１７２】
壁６２１、壁６２３−１乃至６２３−５、及び、壁６２４は、ほぼ同じ矩形のリング状の形状を有しており、ロジック基板６０１の外周付近に沿って、信号処理回路６１１Ｌ及び６１１Ｒの外周を囲むように形成されている。
【０１７３】
壁６２１は、基板層６３１と第１の配線層とを接続するコンタクトと同一の工程で形成され、基板層６３１とダミー配線６２２−１とを接続する。
【０１７４】
壁６２３−１乃至６２３−５は、第１の配線層から第６の配線層までの各配線層間を接続するビアと同一の工程で形成される。壁６２３−１は、ダミー配線６２２−１とダミー配線６２２−２とを接続するビアである。壁６２３−２は、ダミー配線６２２−２とダミー配線６２２−３とを接続するビアである。壁６２３−３は、ダミー配線６２２−３とダミー配線６２２−４とを接続するビアである。壁６２３−４は、ダミー配線６２２−４とダミー配線６２２−５とを接続するビアである。壁６２３−５は、ダミー配線６２２−５とダミー配線６２２−６とを接続するビアである。
【０１７５】
壁６２４は、第６の配線層と第７の配線層とを接続するビアと同一の工程で形成され、ダミー配線６２２−６とダミー配線６２５とを接続するビアである。
【０１７６】
第１の配線層から第６の配線層には、例えば、銅が用いられ、壁６２１はタングステンにより形成され、ダミー配線６２２−１乃至６２２−６、及び、壁６２３−１乃至６２３−５は銅により形成される。また、基板層６３１の表面から第６の配線層の上端までの層間絶縁膜６３２には、例えば、誘電率が低いｌｏｗ−Ｋ材料からなる絶縁膜が用いられる。そして、第１の配線層から第６の配線層は、例えば、高速の信号の伝送に用いられる。
【０１７７】
一方、第７の配線層には、例えば、アルミニウムが用いられ、ダミー配線６２５は、アルミニウムにより形成される。また、壁６２４は、例えば、タングステンにより形成される。さらに、第６の配線層の上端から上の層間絶縁膜６３３には、例えば、層間絶縁膜６３２より誘電率が高く、耐水性の高い酸化膜（例えば、酸化シリコン膜）が用いられる。
そして、第７の配線層は、例えば、電源等の低速の信号の伝送に用いられる。また、この第７の配線層が、回路間配線層となる。
【０１７８】
このように、耐湿リング６１３は、壁６２１乃至ダミー配線６２５により、ロジック基板６０１の周囲を囲む壁を形成し、ロジック基板６０１の側面から信号処理回路６１１Ｌ及び６１１Ｒへの水分の浸入を防止する。
【０１７９】
また、耐湿リング６１３は、信号処理回路６１１Ｌと信号処理回路６１１Ｒの間には設けられていない。従って、信号処理回路６１１Ｌと信号処理回路６１１Ｒを結ぶ配線６１２−１乃至６１２−３が、耐湿リング６１３と干渉することがない。
【０１８０】
なお、耐湿リング６１３の外周は、画素回路２１と略同じ大きさであり、露光装置の露光範囲より大きい。従って、ロジック基板６０１の基板層６３１より上の層（耐湿リング６１３を含む層）を形成する際には、分割露光が用いられる。
【０１８１】
また、耐湿リング６１３は、必ずしもロジック基板６０１の周囲を全て囲むように形成する必要はなく、例えば、耐湿性を確保できる範囲で、ロジック基板６０１の周囲の一部のみを囲むようにしてもよい。
【０１８２】
さらに、例えば、ロジック基板に３以上の信号処理回路が配置される場合も同様に、全ての信号処理回路を内部に含み、ロジック基板の周囲又は周囲の一部を囲むように耐湿リングを形成するようにすればよい。
【０１８３】
次に、図２７乃至図３３を参照して、回路間配線層の配線と耐湿リングとの干渉を回避する第２の方法について説明する。
【０１８４】
図２７は、回路間配線層の配線と耐湿リングとの干渉を回避するようにしたロジック基板６５１の構成例を模式的に示す平面図である。
【０１８５】
ロジック基板６５１は、上述した図２４のロジック基板６０１と比較して、信号処理回路６１１Ｌ及び６１１Ｒの代わりに、同じ回路パターンの信号処理回路６６１Ｌ及び信号処理回路６６１Ｒが、スクライブ領域４２を介して設けられている点が異なる。また、ロジック基板６５１の最上層には、ロジック基板６０１と同様に、信号処理回路６６１Ｌと信号処理回路６６１Ｒとを電気的に接続する回路間配線層が形成されている。この例では、回路間配線層の配線６６２−１乃至６６２−３により、信号処理回路６６１Ｌと信号処理回路６６１Ｒとが電気的に接続されている。
【０１８６】
さらに、ロジック基板６５１は、ロジック基板６０１と比較して、耐湿リング６１３の代わりに、耐湿リング６６３Ｌ及び６６３Ｒが形成されている点が異なる。耐湿リング６６３Ｌは、信号処理回路６６１Ｌの外周付近に沿って、信号処理回路６６１Ｌの周囲を囲むように形成されている。耐湿リング６６３Ｒは、信号処理回路６６１Ｒの外周付近に沿って、信号処理回路６６１Ｒの周囲を囲むように形成されている。
【０１８７】
ここで、図２８乃至図３３を参照して、耐湿リング６６３Ｒの構造について説明する。なお、詳細な説明は省略するが、耐湿リング６６３Ｌも、耐湿リング６６３Ｒと略同じ構造を有している。また、以下、耐湿リング６６３Ｒの各部分に対応する耐湿リング６６３Ｌの部分の符号を、耐湿リング６６３Ｒの各部分の符号の”Ｒ”を”Ｌ”に置き換えた符号により表す。
【０１８８】
図２８は、耐湿リング６６３Ｒの領域Ａ１Ｒ−１乃至Ａ１Ｒ−３及び領域Ａ２Ｒ−１乃至Ａ２Ｒ−３以外の部分の断面を模式的に示す断面図である。図２９は、耐湿リング６６３Ｒの領域Ａ１Ｒ−１乃至Ａ１Ｒ−３及び領域Ａ２Ｒ−１乃至Ａ２Ｒ−３以外の部分の一部を模式的に示す斜視図である。
【０１８９】
図３０は、耐湿リング６６３Ｌの領域Ａ１Ｌ−１及び耐湿リング６６３Ｒの領域Ａ１Ｒ−１の配線６６２−１が通過する部分の断面を模式的に示す断面図である。図３１は、耐湿リング６６３Ｒの領域Ａ１Ｒ−１付近を模式的に示す斜視図である。
【０１９０】
図３２は、耐湿リング６６３Ｒの領域Ａ２Ｒ−１において、耐湿リング６６３Ｌの領域Ａ１Ｌ−１において配線６６２−１が通過する部分と同じ位置の断面を模式的に示す断面図である。図３３は、耐湿リング６６３Ｒの領域Ａ２Ｒ−１付近を模式的に示す斜視図である。なお、図３３において、最上層のダミー配線６７５Ｒのみを透過させている。
【０１９１】
耐湿リング６６３Ｒは、壁６７１Ｒ、ダミー配線６７２Ｒ−１乃至６７２Ｒ−６、壁６７３Ｒ−１乃至６７３Ｒ−５、壁６７４Ｒ、及び、ダミー配線６７５Ｒにより構成され、図２５及び図２６を参照して上述した耐湿リング６１３と略同じ構造を有している。すなわち、耐湿リング６６３Ｒは、耐湿リング６１３と同様に７層の積層構造を有するとともに、耐湿リング６１３と同じ素材により形成されている。
【０１９２】
基板層６８１の表面から第６の配線層の上端までの層間絶縁膜６８２には、例えば、ロジック基板６０１の層間絶縁膜６３２と同様に、ｌｏｗ−Ｋ材料からなる絶縁膜が用いられる。また第６の配線層の上端から上の層間絶縁膜６８３には、例えば、ロジック基板６０１の層間絶縁膜６３３と同様に、酸化膜（例えば、酸化シリコン膜）が用いられる。
【０１９３】
ただし、耐湿リング６６３Ｒは耐湿リング６１３と異なり、壁６７４Ｒ及びダミー配線６７５Ｒが一部で形成されておらず、不連続となっている。具体的には、壁６７４Ｒ及びダミー配線６７５Ｒは、耐湿リング６６３Ｒの左辺の領域Ａ１Ｒ−１乃至Ａ１Ｒ−３内の配線６６２−１乃至６６２−３が通過する部分において不連続となっている。
【０１９４】
例えば、図３０及び図３１に示されるように、壁６７４Ｒ及びダミー配線６７５Ｒは、領域Ａ１Ｒ−１の配線６６２−１が通過する部分において、配線６６２−１と干渉しないように不連続となっている。また、図示は省略するが、壁６７４Ｒ及びダミー配線６７５Ｒは、領域Ａ１Ｒ−２の配線６６２−２が通過する部分、及び、領域Ａ１Ｒ−３の配線６６２−３が通過する部分においても、配線６６２−２及び６６２−３と干渉しないように不連続となっている。
【０１９５】
同様に、耐湿リング６６３Ｌの壁６７４Ｌ及びダミー配線６７５Ｌも、耐湿リング６６３Ｌの右辺の領域Ａ１Ｌ−１乃至Ａ１Ｌ−３内の配線６６２−１乃至６６２−３が通過する部分において、配線６６２−１乃至６６２−３と干渉しないように不連続となっている。
【０１９６】
また、耐湿リング６６３Ｒの壁６７４Ｒは、耐湿リング６６３Ｌの領域Ａ１Ｌ−１乃至Ａ１Ｌ−３内の壁６７４Ｌの不連続部分と対応する部分において不連続となっている。例えば、壁６７４Ｒは、耐湿リング６６３Ｒの右辺の領域Ａ２Ｒ−１において、耐湿リング６６３Ｌの右辺の領域Ａ１Ｌ−１内の壁６７４Ｌの不連続部分と同じ部分が、図３２及び図３３に示されるように不連続となっている。また、図示は省略するが、壁６７４Ｒは、耐湿リング６６３Ｒの右辺の領域Ａ２Ｒ−２及び領域Ａ２Ｒ−３において、耐湿リング６６３Ｌの右辺の領域Ａ１Ｌ−２及びＡ１Ｌ−３内の壁６７４Ｌの不連続部分と同じ部分が不連続となっている。
【０１９７】
同様に、耐湿リング６６３Ｌの壁６７４Ｌは、耐湿リング６６３Ｒの領域Ａ１Ｒ−１乃至Ａ１Ｒ−３内の壁６７４Ｒの不連続部分と対応する部分において不連続となっている。
【０１９８】
これにより、耐湿リング６６３Ｌの壁６７４Ｌの不連続部分と、耐湿リング６６３Ｒの壁６７４Ｒの不連続部分とが同じになり、壁６７４Ｒと壁６７４Ｌとが、同じ左右対称の形状となる。
【０１９９】
なお、ダミー配線６７５Ｒは、領域Ａ２Ｒ−１乃至Ａ２Ｒ−３において、途切れることなく連続している。同様に、ダミー配線６７５Ｌは、領域Ａ２Ｌ−１乃至Ａ２Ｌ−３において、途切れることなく連続している。
【０２００】
以上のように、耐湿リング６６３Ｒは、壁６７１Ｒ乃至ダミー配線６７５Ｒにより、信号処理回路６６１Ｒの周囲を囲む壁を形成し、ロジック基板６５１の側面から信号処理回路６６１Ｒへの水分の浸入を防止する。同様に、耐湿リング６６３Ｌは、壁６７１Ｌ乃至ダミー配線６７５Ｌにより、信号処理回路６６１Ｌの周囲を囲む壁を形成し、ロジック基板６５１の側面から信号処理回路６６１Ｌへの水分の浸入を防止する。
【０２０１】
また、上述したように、耐湿リング６６３Ｌ及び６６３Ｒは、信号処理回路６６１Ｌと信号処理回路６６１Ｒを結ぶ配線６６２−１乃至６６２−３と干渉しない。
【０２０２】
さらに、耐湿リング６６３Ｒの壁６７４Ｒ及びダミー配線６７５Ｒの不連続区間は非常に短く、層間絶縁膜６８３の耐水性も高いため、耐湿リング６６３Ｒの耐湿性は、ほとんど低下しない。同様に、耐湿リング６６３Ｌの壁６７４Ｌ及びダミー配線６７５Ｌの不連続区間は非常に短く、層間絶縁膜６８３の耐水性も高いため、耐湿リング６６３Ｌの耐湿性は、ほとんど低下しない。
【０２０３】
また、耐湿リング６６３Ｌの壁６７４Ｌと、耐湿リング６６３Ｒの壁６７４Ｒとが同じ形状なので、例えば、同じフォトマスクを用いて露光することができ、コスト削減を実現することができる。
【０２０４】
なお、耐湿リング６６３Ｌ，６６３Ｒは、それぞれ必ずしも信号処理回路６６１Ｌ，６６１Ｒの周囲を全て囲むように形成する必要はなく、例えば、耐湿性を確保できる範囲で、周囲の一部のみを囲むようにしてもよい。
【０２０５】
また、配線６６２−１乃至６６２−３が通過する部分以外の壁６７４Ｌ及び壁６７４Ｒの不連続部分は、必ずしも設ける必要はない。ただし、この不連続部分を設けないと、壁６７４Ｌと壁６７４Ｒとが同じ形状にならないため、分割露光を用いる必要が生じる。
【０２０６】
さらに、例えば、ロジック基板に３以上の信号処理回路を配置する場合も、同様の方法により、各信号処理回路間を接続する配線の干渉を回避するように、各信号処理回路の耐湿リングを形成することができる。
【０２０７】
（耐湿リング６６３Ｌ及び６６３Ｒの製造方法）
次に、図３４乃至図４０を参照して、ロジック基板６５１の耐湿リング６６３Ｌ及び６６３Ｒの製造方法について説明する。
【０２０８】
なお、以下、図３４乃至図４０において、左側の図は、耐湿リング６６３Ｌの右辺と耐湿リング６６３Ｒの左辺が隣接する部分において、配線６６２−１乃至６６２−３が通過しない部分の断面を模式的に示している。一方、図３４乃至図４０において、右側の図は、耐湿リング６６３Ｌの右辺と耐湿リング６６３Ｒの左辺が隣接する部分において、配線６６２−１が通過する部分の断面を模式的に示している。
【０２０９】
また、以下、耐湿リング６６３Ｌの壁６７１Ｌからダミー配線６７２Ｌ−６まで、及び、耐湿リング６６３Ｒの壁６７１Ｒからダミー配線６７２Ｒ−６まで、並びに、層間絶縁膜６８２はすでに形成されており、層間絶縁膜６８２より上の部分を形成する工程について説明する。なお、ここまでの工程の露光には、一括露光が用いられる。
【０２１０】
まず、図３４に示されるように、層間絶縁膜６８２の上に酸化膜６９１が堆積される。
【０２１１】
次に、図３５に示されるように、酸化膜６９１のエッチングが行われ、溝６９２Ｌ及び６９２Ｒが形成される。溝６９２Ｌは、上から見て、ダミー配線６７２Ｌ−６を介して壁６７３Ｌ−５と略重なるように形成される。ただし、溝６９２Ｌは、耐湿リング６６３Ｌの壁６７４Ｌを形成するためのものであり、上述した壁６７４Ｌが不連続となる部分には形成されない。同様に、溝６９２Ｒは、上から見て、ダミー配線６７２Ｒ−６を介して壁６７３Ｒ−５と略重なるように形成される。ただし、溝６９２Ｒは、耐湿リング６６３Ｒの壁６７４Ｒを形成するためのものであり、上述した壁６７４Ｒが不連続となる部分には形成されない。
【０２１２】
また、上述したように、壁６７４Ｒと壁６７４Ｌは同じ形状であるため、溝６９２Ｌと溝６９２Ｒは同じ形状となる。従って、溝６９２Ｌと溝６９２Ｒは、それぞれ同じフォトマスクを用いて、一括露光により形成することができる。
【０２１３】
次に、図３６に示されるように、酸化膜６９１の上に、タングステンからなる金属膜６９３が蒸着される。このとき、溝６９２Ｌ及び６９２Ｒが完全に埋まるように、金属膜６９３が厚めに蒸着される。
【０２１４】
次に、図３７に示されるように、溝６９２Ｌ及び６９２Ｒ内の金属膜６９３を残して、酸化膜６９１の上の金属膜６９３が研磨により除去される。これにより、タングステンからなる壁６７４Ｌ及び６７４Ｒが形成される。
【０２１５】
次に、図３８に示されるように、酸化膜６９１の上に、アルミニウムからなる金属膜６９４が蒸着される。
【０２１６】
次に、図３９に示されるように、金属膜６９４のエッチングが行われる。これにより、配線６６２−１乃至６６２−３、並びに、ダミー配線６７５Ｌ及び６７５Ｒを含む回路間配線層が形成される。この回路間配線層の形成には、上述したように分割露光が用いられる。
【０２１７】
最後に、図４０に示されるように、回路間配線層の上に酸化膜が堆積される。これにより、図３４を参照して上述した工程において堆積された酸化膜６９１と合わせて、層間絶縁膜６８３が形成される。なお、例えば、さらに層間絶縁膜の上に、ポリミイド等からなる保護膜が形成される。
【０２１８】
次に、図４１乃至図７１を参照して、回路間配線層の配線と耐湿リングとの干渉を回避する第３の方法について説明する。
【０２１９】
図２７乃至図３３を参照して上述した例では、ロジック基板６５１のほとんどの配線層を一括露光で形成することができるため、コスト削減を実現することができる。一方、回路間配線層がロジック基板６５１の最上層に限定されるとともに、耐湿性を考慮すると、耐湿リング６６３Ｌ及び６６３Ｒの不連続区間をあまり増やすことができない。従って、２つの信号処理回路間であまり複雑な配線を行うことができない。
【０２２０】
そこで、コスト削減を実現しつつ、耐湿性を確保しながら信号処理回路間でより複雑な配線を実現するために、例えば、上述した第１の方法と第２の方法を組み合わせることが考えられる。すなわち、各信号処理回路の周囲を囲む耐湿リング（以下、回路用耐湿リングとも称する）と、ロジック基板の周囲を囲む耐湿リング（以下、基板用耐湿リングとも称する）とを組み合わせることが考えられる。
【０２２１】
図４１は、回路用耐湿リングと基板用耐湿リングを組み合わせた場合のロジック基板７０１の耐湿リングの構成例を模式的に示す平面図である。
【０２２２】
ロジック基板７０１は、上述した図２４のロジック基板６０１と比較して、信号処理回路６１１Ｌ及び信号処理回路６１１Ｒの代わりに、信号処理回路７１１Ｌ及び信号処理回路７１１Ｒが、スクライブ領域４２を介して設けられている点が異なる。また、信号処理回路７１１Ｌの周囲を囲む耐湿リング７１２Ｌ、及び、信号処理回路７１１Ｒの周囲を囲む耐湿リング７１２Ｒが形成され、さらにその上層に、ロジック基板７０１の外周付近に沿って、信号処理回路７１１Ｌ及び７１１Ｒの外周を囲む耐湿リング７１３が形成されている点が異なる。
【０２２３】
このように、ロジック基板７０１は、回路用耐湿リングである耐湿リング７１２Ｌ及び耐湿リング７１２Ｒと、基板用耐湿リングである耐湿リング７１３とが積層された二層構造になっている。
【０２２４】
なお、以下、図４１の下側をロジック基板７０１の前方とし、図４１の上側をロジック基板７０１の後方とし、図４１の左側をロジック基板７０１の左側とし、図４１の右側をロジック基板７０１の右側とする。従って、スクライブ領域４２が延びる方向が、ロジック基板７０１の前後方向（又は奥行き方向）となり、信号処理回路７１１Ｌと信号処理回路７１１Ｒが隣接する方向が、ロジック基板７０１の左右方向（又は横方向）となる。
【０２２５】
ここで、図４２乃至図４４を参照して、二層構造の耐湿リングの第１の実施の形態について説明する。この第１の実施の形態では、耐湿リング７１２Ｌａ、耐湿リング７１２Ｒａ、及び、耐湿リング７１３ａにより二層構造の耐湿リングが構成される。
【０２２６】
図４２は、耐湿リング７１２Ｌａ、耐湿リング７１２Ｒａ、及び、耐湿リング７１３ａを構成するダミー配線を模式的に示すイメージ図である。耐湿リング７１２Ｌａは、ほぼ同じ矩形のリング状のダミー配線７２１Ｌ−１乃至７２１Ｌ−３を含むように構成される。耐湿リング７１２Ｒａは、ほぼ同じ矩形のリング状のダミー配線７２１Ｒ−１乃至７２１Ｒ−３を含むように構成される。耐湿リング７１３ａは、ほぼ同じ矩形のリング状のダミー配線７２２−１乃至７２２−３を含むように構成される。
【０２２７】
図４３は、図４１の枠Ｃ１で囲まれる付近の耐湿リングの構成を模式的に示す斜視図である。図４４は、図４３から、耐湿リング７１３ａを除いた図である。
【０２２８】
耐湿リング７１２Ｌａは、ダミー配線７２１Ｌ−１乃至７２１Ｌ−３、コンタクトの材料からなる壁７２３Ｌ、及び、ビアの材料からなる壁７２４Ｌ−１乃至７２４Ｌ−３により構成される。耐湿リング７１２Ｒａは、ダミー配線７２１Ｒ−１乃至７２１Ｒ−３、コンタクトの材料からなる壁７２３Ｒ、及び、ビアの材料からなる壁７２４Ｒ−１乃至７２４Ｒ−３により構成される。耐湿リング７１３ａは、ダミー配線７２２−１乃至７２２−３、並びに、ビアの材料からなる壁７２５−１及び７２５−２により構成される。
【０２２９】
ダミー配線７２１Ｌ−１とダミー配線７２１Ｒ−１は、ロジック基板７０１の最も下の第１の配線層に形成されている。ダミー配線７２１Ｌ−２とダミー配線７２１Ｒ−２は、ロジック基板７０１の第２の配線層に形成されている。ダミー配線７２１Ｌ−３とダミー配線７２１Ｒ−３は、ロジック基板７０１の第３の配線層に形成されている。ダミー配線７２２−１は、ロジック基板７０１の第４の配線層に形成されている。ダミー配線７２２−２は、ロジック基板７０１の第５の配線層に形成されている。ダミー配線７２２−３は、ロジック基板７０１の最も上の第６の配線層に形成されている。
【０２３０】
ダミー配線７２１Ｌ−１乃至７２１Ｌ−３は、ほぼ同じ矩形のリング状の形状を有しており、各配線層において、信号処理回路７１１Ｌの外周付近に沿って、信号処理回路７１１Ｌの周囲を囲むように形成されている。
【０２３１】
壁７２３Ｌ、及び、壁７２４Ｌ−１乃至７２４Ｌ−３は、ほぼ同じ矩形のリング状の形状を有しており、信号処理回路７１１Ｌの外周付近に沿って、信号処理回路７１１Ｌの周囲を囲むように形成されている。壁７２３Ｌは、ロジック基板７０１の基板層７５１（図４７等）と第１の配線層とを接続するコンタクトと同一の工程で形成され、基板層７５１とダミー配線７２１Ｌ−１とを接続する。壁７２４Ｌ−１乃至７２４Ｌ−３は、第１の配線層から第４の配線層までの各配線層間を接続するビアと同一の工程で形成される。壁７２４Ｌ−１は、ダミー配線７２１Ｌ−１とダミー配線７２１Ｌ−２とを接続するビアである。壁７２４Ｌ−２は、ダミー配線７２１Ｌ−２とダミー配線７２１Ｌ−３とを接続するビアである。壁７２４Ｌ−３は、ダミー配線７２１Ｌ−３とダミー配線７２２−１とを接続するビアである。
【０２３２】
このように、耐湿リング７１２Ｌａは、壁７２３Ｌ乃至壁７２４Ｌ−３により信号処理回路７１１Ｌの周囲を囲む壁を形成する。
【０２３３】
ダミー配線７２１Ｒ−１乃至７２１Ｒ−３は、ほぼ同じ矩形のリング状の形状を有しており、各配線層において、信号処理回路７１１Ｒの外周付近に沿って、信号処理回路７１１Ｒの周囲を囲むように形成されている。
【０２３４】
壁７２３Ｒ、及び、壁７２４Ｒ−１乃至７２４Ｒ−３は、ほぼ同じ矩形のリング状の形状を有しており、信号処理回路７１１Ｒの外周付近に沿って、信号処理回路７１１Ｒの周囲を囲むように形成されている。壁７２３Ｒは、ロジック基板７０１の基板層７５１（図４７等）と第１の配線層とを接続するコンタクトと同一の工程で形成され、基板層７５１とダミー配線７２１Ｒ−１とを接続する。壁７２４Ｒ−１乃至７２４Ｒ−３は、第１の配線層から第４の配線層までの各配線層間を接続するビアと同一の工程で形成される。壁７２４Ｒ−１は、ダミー配線７２１Ｒ−１とダミー配線７２１Ｒ−２とを接続するビアである。壁７２４Ｒ−２は、ダミー配線７２１Ｒ−２とダミー配線７２１Ｒ−３とを接続するビアである。壁７２４Ｒ−３は、ダミー配線７２１Ｒ−３とダミー配線７２２−１とを接続するビアである。
【０２３５】
このように、耐湿リング７１２Ｒａは、壁７２３Ｒ乃至壁７２４Ｒ−３により信号処理回路７１１Ｒの周囲を囲む壁を形成する。
【０２３６】
ダミー配線７２２−１乃至７２２−３は、ほぼ同じ矩形のリング状の形状を有しており、各配線層において、ロジック基板７０１の外周付近に沿って、信号処理回路７１１Ｌ及び７１１Ｒの外周を囲むように形成されている。
【０２３７】
壁７２５−１及び７２５−２は、ほぼ同じ矩形のリング状の形状を有しており、ロジック基板７０１の外周付近に沿って、信号処理回路７１１Ｌ及び７１１Ｒの外周を囲むように形成されている。壁７２５−１及び７２５−２は、第４の配線層から第６の配線層までの各配線層間を接続するビアと同一の工程で形成される。壁７２５−１は、ダミー配線７２２−１とダミー配線７２２−２とを接続するビアである。壁７２５−２は、ダミー配線７２２−２とダミー配線７２２−３とを接続するビアである。
【０２３８】
このように、耐湿リング７１３ａは、ダミー配線７２２−１乃至７２２−３によりロジック基板７０１の周囲を囲む壁を形成する。
【０２３９】
壁７２４Ｌ−３及び７２４Ｒ−３を含む層より下の層の形成には、一括露光が用いられる。ダミー配線７２２−１を含む層より上の層の形成には、分割露光が用いられる。これにより、図２４乃至図２６を参照して上述したように、全ての層の形成に分割露光を用いる場合と比較して、コストを削減することができる。
【０２４０】
また、第１の配線層から第６の配線層には、例えば、銅が用いられる。そして、ダミー配線７２１Ｌ−１乃至７２１Ｌ−３、７２１Ｒ−１乃至７２１Ｒ−３、及び、７２２−１乃至７２２−３、並びに、壁７２４Ｌ−１乃至７２４Ｌ−３、７２４Ｒ−１乃至７２４Ｒ−３、７２５−１、及び、７２５−２は銅により形成される。壁７２３Ｌ，７２３Ｒはタングステンにより形成される。また、基板層７５１の表面から第６の配線層の上端までの層間絶縁膜には、例えば、誘電率が低いｌｏｗ−Ｋ材料からなる絶縁膜が用いられる。
【０２４１】
そして、例えば、ダミー配線７２２−１乃至７２２−３と同じ層に、信号処理回路７１１Ｌと信号処理回路７１１Ｒとを接続する回路間配線層を設けることにより、２つの信号処理回路の間において、より複雑な配線を実現することができる。
【０２４２】
しかし、図４３に示されるように、耐湿リング７１２Ｌａ及び７１２Ｒａと耐湿リング７１３ａとを単純に積層しただけでは、ロジック基板７０１の配線層及び信号処理回路７１１Ｌ，７１１Ｒに水分が浸入し、耐湿性を確保できない。
【０２４３】
例えば、図４３の矢印で示されるように、図４１の枠Ｃ１及び枠Ｃ２で囲まれる部分にあるロジック基板７０１の側面の耐湿リング７１２Ｌａと耐湿リング７１２Ｒａの間の隙間から浸入した水分が、図内の上方に進み、耐湿リング７１３ａの内側に浸入する。さらに、水分は、耐湿リング７１２Ｌａ及び耐湿リング７１２Ｒａを超えて、耐湿リング７１２Ｌａの内側及び耐湿リング７１２Ｒａの内側に浸入する。
【０２４４】
従って、これらの水分の浸入経路を塞ぎ、耐湿性を向上させる必要がある。
【０２４５】
ここで、図４５乃至図４８を参照して、二層構造の耐湿リングの第２の実施の形態について説明する。この第２の実施の形態は、第１の実施の形態と比較して、耐湿性を向上させるようにするものである。なお、図４５乃至図４８において、図４３及び図４４と対応する部分には、同じ符号を付してある。
【０２４６】
図４５は、図４１の枠Ｃ１で囲まれる付近の耐湿リングの構成を模式的に示す斜視図である。図４６は、図４４から、壁７２５−１より上の部分を除いた図である。図４７は、図４１のＡ−Ａ部の断面図である。図４８は、図４１のＢ−Ｂ部の断面図である。
【０２４７】
図４５を、図４３と比較すると、第４の配線層において、ダミー配線７２２−１の代わりにダミー配線７４１が設けられている点が異なる。そして、耐湿リング７１２Ｌｂ、耐湿リング７１２Ｒｂ、及び、耐湿リング７１３ｂにより二層構造の耐湿リングが構成される。
【０２４８】
耐湿リング７１２Ｌｂは、ダミー配線７２１Ｌ−１乃至７２１Ｌ−３、壁７２３Ｌ、壁７２４Ｌ−１乃至７２４Ｌ−３、及び、ダミー配線７４１の一部により構成される。耐湿リング７１２Ｒｂは、ダミー配線７２１Ｒ−１乃至７２１Ｒ−３、壁７２３Ｒ、壁７２４Ｒ−１乃至７２４Ｒ−３、及び、ダミー配線７４１の一部により構成される。耐湿リング７１３ｂは、ダミー配線７２２−２及び７２２−３、壁７２５−１及び７２５−２、並びに、ダミー配線７４１の一部により構成される。ダミー配線７４１は、耐湿リング７１２Ｌｂ及び７１２Ｒｂと耐湿リング７１３ｂとの境界に位置し、各耐湿リングの構成要素に含まれる。
【０２４９】
なお、以下、適宜、図４６の点線で示される補助線により、ダミー配線７４１をリング部７４１Ａと蓋部７４１Ｂに分けて説明する。
【０２５０】
ダミー配線７４１のリング部７４１Ａは、図４３のダミー配線７２２−１と同じ形状を有している。従って、ダミー配線７４１は、ダミー配線７２２−１に蓋部７４１Ｂを追加した形となる。
【０２５１】
蓋部７４１Ｂは、前後方向に延びる矩形の板状の形状を有しており、リング部７４１Ａの前方の辺と後方の辺を接続する。蓋部７４１Ｂの左側面は、左右方向において、ダミー配線７２１Ｌ−３の右辺の左側面とほぼ同じ位置にある。蓋部７４１Ｂの右側面は、左右方向において、ダミー配線７２１Ｒ−３の左辺の右側面とほぼ同じ位置にある。
【０２５２】
従って、ダミー配線７４１のリング部７４１Ａの一部及び蓋部７４１Ｂにより構成される障壁部により、耐湿リング７１２Ｌｂと耐湿リング７１２Ｒｂとの間の領域の上面が塞がれる。すなわち、この障壁部により、耐湿リング７１２Ｌｂと耐湿リング７１２Ｒｂとの間の領域と、耐湿リング７１３ｂにより囲まれる領域との間が隔てられる。これにより、図４７及び図４８に示されるように、非耐湿領域７５２と耐湿領域７５３との間が、耐湿リング７１２Ｌｂ、耐湿リング７１２Ｒｂ、及び、耐湿リング７１３ｂにより確実に分離される。
【０２５３】
なお、非耐湿領域７５２は、基板層７５１の上において、耐湿リング７１２Ｌｂ、耐湿リング７１２Ｒｂ、及び、耐湿リング７１３ｂのいずれにも囲まれていない領域である。耐湿領域７５３は、基板層７５１の上において、耐湿リング７１２Ｌｂ、耐湿リング７１２Ｒｂ、及び、耐湿リング７１３ｂのうち少なくとも１つにより囲まれる領域である。耐湿領域７５３内には、回路や配線等が設けられるため、耐湿性が要求される。
【０２５４】
そして、例えば、障壁部を含む層と隣接する層を含む、基板層７５１の表面から第６の配線層の上端までの層間絶縁膜にｌｏｗ−Ｋ材料からなる絶縁膜が用いた場合も、非耐湿領域７５２に浸入した水分が、耐湿領域７５３に浸入することが防止される。従って、耐湿領域７５３の耐湿性が保たれ、ロジック基板７０１を用いた固体撮像素子の信頼性が向上する。
【０２５５】
また、上述した特許文献３に開示されている技術と比較して、耐湿性を確保するために専用の耐湿膜を設ける必要がないため、製造工程を削減し、製造コストを削減することができる。
【０２５６】
なお、ダミー配線７４１を含む第４の配線層の形成には、分割露光が用いられる。
【０２５７】
次に、図４９乃至図５４を参照して、二層構造の耐湿リングの第３の実施の形態について説明する。この第３の実施の形態は、第２の実施の形態と同様に、耐湿性を向上させるようにするものである。なお、図４９乃至図５４において、図４３及び図４４と対応する部分には、同じ符号を付してある。
【０２５８】
図４９は、図４１の枠Ｃ１で囲まれる付近の耐湿リングの構成を模式的に示す斜視図である。図５０は、図４９から、壁７６２より上の部分を除いた図である。図５１は、図５０に、壁７６２を加えた図である。図５２は、図５１に、ダミー配線７６３を加えた図である。図５３は、図４１のＡ−Ａ部の断面図である。図５４は、図４１のＢ−Ｂ部の断面図である。
【０２５９】
図４９を、図４３と比較すると、第３の配線層から第４の配線層までの構成が異なる。具体的には、第３の配線層において、ダミー配線７２１Ｌ−３及びダミー配線７２１Ｒ−３の代わりに、ダミー配線７６１が設けられている。第３の配線層と第４の配線層の間において、壁７２４Ｌ−３及び７２４Ｒ−３の代わりに、壁７６２が設けられている。第４の配線層において、ダミー配線７２２−１の代わりに、ダミー配線７６３が設けられている。そして、耐湿リング７１２Ｌｃ、耐湿リング７１２Ｒｃ、及び、耐湿リング７１３ｃにより二層構造の耐湿リングが構成される。
【０２６０】
耐湿リング７１２Ｌｃは、ダミー配線７２１Ｌ−１及び７２１Ｌ−２、壁７２３Ｌ、壁７２４Ｌ−１及び７２４Ｌ−２、ダミー配線７６１の一部、壁７６２の一部、及び、ダミー配線７６３の一部により構成される。耐湿リング７１２Ｒｃは、ダミー配線７２１Ｒ−１及び７２１Ｒ−２、壁７２３Ｒ、壁７２４Ｒ−１及び７２４Ｒ−２、ダミー配線７６１の一部、壁７６２の一部、及び、ダミー配線７６３の一部により構成される。耐湿リング７１３ｃは、ダミー配線７２２−２及び７２２−３、壁７２５−１及び７２５−２、ダミー配線７６１の一部、壁７６２の一部、及び、ダミー配線７６３の一部により構成される。ダミー配線７６１、壁７６２、及び、ダミー配線７６３は、耐湿リング７１２Ｌｃ及び７１２Ｒｃと耐湿リング７１３ｃとの境界に位置し、各耐湿リングの構成要素に含まれる。
【０２６１】
なお、以下、適宜、図５０の点線で示される補助線により、ダミー配線７６１を、リング部７６１ＡＬ、リング部７６１ＡＲ、接続部７６１Ｂ−１、接続部７６１Ｂ−２（不図示）、蓋部７６１Ｃ−１、及び、蓋部７６１Ｃ−２に分けて説明する。また、以下、適宜、図５１の点線で示される補助線により、壁７６２を、リング部７６２ＡＬ、リング部７６２ＡＲ、接続部７６２Ｂ−１、接続部７６２Ｂ−２（不図示）、及び、接続部７６２Ｃ−１乃至７６２Ｃ−４に分けて説明する。さらに、以下、適宜、図５２の点線で示される補助線により、ダミー配線７６３を、リング部７６３Ａ、及び、蓋部７６３Ｂ−１乃至７６３Ｂ−３に分けて説明する。
【０２６２】
ダミー配線７６１のリング部７６１ＡＬ及びリング部７６１ＡＲは、図４３のダミー配線７２１Ｌ−３及びダミー配線７２１Ｒ−３と同じ形状を有している。従って、ダミー配線７６１は、ダミー配線７２１Ｌ−３及びダミー配線７２１Ｒ−３に、接続部７６１Ｂ−１、接続部７６１Ｂ−２、蓋部７６１Ｃ−１、及び、蓋部７６１Ｃ−２を追加した形となる。
【０２６３】
接続部７６１Ｂ−１は、リング部７６１ＡＬの前方の辺とリング部７６１ＡＲの前方の辺とを接続する。図示せぬ接続部７６１Ｂ−２は、リング部７６１ＡＬの後方の辺とリング部７６１ＡＲの後方の辺とを接続する。従って、リング部７６１ＡＬの右辺を除く辺、リング部７６１ＡＲの左辺を除く辺、接続部７６１Ｂ−１、並びに、接続部７６１Ｂ−２により、ロジック基板７０１の外周付近に沿って、信号処理回路７１１Ｌ及び７１１Ｒの外周を囲むリングが形成される。
【０２６４】
蓋部７６１Ｃ−１及び蓋部７６１Ｃ−２は、前後方向に延びる矩形の板状の形状を有しており、接続部７６１Ｂ−１と接続部７６１Ｂ−２とを接続する。蓋部７６１Ｃ−１及び蓋部７６１Ｃ−２は、リング部７６１ＡＬの右辺とリング部７６１ＡＲの左辺との間において、所定の間隔を空けて配置される。
【０２６５】
そして、リング部７６１ＡＬの右辺と蓋部７６１Ｃ−１との間に、矩形の開口部７６１Ｄ−１が形成される。蓋部７６１Ｃ−１と蓋部７６１Ｃ−２との間に、矩形の開口部７６１Ｄ−２が形成される。蓋部７６１Ｃ−２とリング部７６１ＡＲの左辺の間に、矩形の開口部７６１Ｄ−３が形成される。開口部７６１Ｄ−１乃至７６１Ｄ−３は、ほぼ同じ大きさである。
【０２６６】
壁７６２は、ダミー配線７６１とダミー配線７６３とを接続するビアである。壁７６２のリング部７６２ＡＬ及びリング部７６１ＡＲは、図４３の壁７２４Ｌ−３及び壁７２４Ｒ−３と同じ形状を有している。従って、壁７６２は、壁７２４Ｌ−３及び壁７２４Ｒ−３に、接続部７６２Ｂ−１、接続部７６２Ｂ−２、及び、接続部７６２Ｃ−１乃至７６２Ｃ−４を追加した形となる。
【０２６７】
接続部７６２Ｂ−１は、ダミー配線７６１の接続部７６１Ｂ−１の上面において、リング部７６２ＡＬの前方の辺とリング部７６２ＡＲの前方の辺とを接続する。図示せぬ接続部７６２Ｂ−２は、ダミー配線７６１の接続部７６１Ｂ−２（不図示）の上面において、リング部７６２ＡＬの後方の辺とリング部７６２ＡＲの後方の辺とを接続する。従って、リング部７６２ＡＬの右辺を除く辺、リング部７６２ＡＲの左辺を除く辺、接続部７６２Ｂ−１、並びに、接続部７６２Ｂ−２により、ロジック基板７０１の外周付近に沿って、信号処理回路７１１Ｌ及び７１１Ｒの外周を囲むリングが形成される。
【０２６８】
接続部７６２Ｃ−１乃至７６２Ｃ−４は、前後方向に延びる矩形の板状の形状を有しており、接続部７６２Ｂ−１と接続部７６２Ｂ−２とを接続する。接続部７６１Ｃ−１乃至７６１Ｃ−４は、リング部７６２ＡＬの右辺とリング部７６２ＡＲの左辺との間において、所定の間隔を空けて配置される。接続部７６２Ｃ−１は、ダミー配線７６１の蓋部７６１Ｃ−１の上面の左端付近に配置される。接続部７６２Ｃ−２は、ダミー配線７６１の蓋部７６１Ｃ−１の上面の右端付近に配置される。接続部７６２Ｃ−３は、ダミー配線７６１の蓋部７６１Ｃ−２の上面の左端付近に配置される。接続部７６２Ｃ−４は、ダミー配線７６１の蓋部７６１Ｃ−２の上面の右端付近に配置される。
【０２６９】
そして、リング部７６２ＡＬ、接続部７６２Ｂ−１、接続部７６２Ｃ−１、及び、接続部７６２Ｂ−２（不図示）により、ダミー配線７６１の開口部７６１Ｄ−１の周囲を囲むように開口部７６２Ｄ−１が形成される。接続部７６２Ｃ−２、接続部７６２Ｂ−１、接続部７６２Ｃ−３、及び、接続部７６２Ｂ−２（不図示）により、ダミー配線７６１の開口部７６１Ｄ−２の周囲を囲むように開口部７６２Ｄ−２が形成される。接続部７６２Ｃ−４、接続部７６２Ｂ−１、リング部７６２ＡＲ、及び、接続部７６２Ｂ−２（不図示）により、ダミー配線７６１の開口部７６１Ｄ−３の周囲を囲むように開口部７６２Ｄ−３が形成される。
【０２７０】
ダミー配線７６３のリング部７６３Ａは、図４３のダミー配線７２２−１と同じ形状を有している。従って、ダミー配線７６３は、ダミー配線７２２−１に蓋部７６３Ｂ−１乃至７６３Ｂ−３を追加した形となる。
【０２７１】
蓋部７６３Ｂ−１乃至７６３Ｂ−３は、前後方向に延びる板状の形状を有しており、リング部７６３Ａの前方の辺と後方の辺を接続する。
【０２７２】
蓋部７６３Ｂ−１の左側面は、左右方向において、壁７６２のリング部７６２ＡＬの右辺より左側に位置し、ダミー配線７６１のリング部７６１ＡＬの右辺の左側面とほぼ同じ位置にある。蓋部７６３Ｂ−１の右側面は、左右方向において、壁７６２の接続部７６２Ｃ−１より少し右側に位置する。従って、蓋部７６３Ｂ−１により、壁７６２の開口部７６２Ｄ−１が上方から塞がれる。
【０２７３】
蓋部７６３Ｂ−２の左側面は、左右方向において、壁７６２の接続部７６２Ｃ−２より少し左側に位置する。蓋部７６３Ｂ−２の右側面は、左右方向において、壁７６２の接続部７６２Ｃ−３より少し右側に位置する。従って、蓋部７６３Ｂ−２により、壁７６２の開口部７６２Ｄ−２が上方から塞がれる。
【０２７４】
蓋部７６３Ｂ−３の左側面は、左右方向において、壁７６２の接続部７６２Ｃ−４より少し左側に位置する。蓋部７６３Ｂ−３の右側面は、左右方向において、壁７６２のリング部７６２ＡＲの左辺より右側に位置し、ダミー配線７６１のリング部７６１ＡＲの左辺の右側面とほぼ同じ位置にある。従って、蓋部７６３Ｂ−３により、壁７６２の開口部７６２Ｄ−３が上方から塞がれる。
【０２７５】
そして、ダミー配線７６１の一部、壁７６２の一部、及び、ダミー配線７６３の一部により構成される障壁部により、耐湿リング７１２Ｌｃと耐湿リング７１２Ｒｃとの間の領域の上面が塞がれる。すなわち、この障壁部により、耐湿リング７１２Ｌｃと耐湿リング７１２Ｒｃとの間の領域と、耐湿リング７１３ｃにより囲まれる領域との間が隔てられる。
【０２７６】
これにより、図５３及び図５４に示されるように、非耐湿領域７７１と耐湿領域７７２との間が、耐湿リング７１２Ｌｃ、耐湿リング７１２Ｒｃ、及び、耐湿リング７１３ｃにより確実に分離される。そして、非耐湿領域７７１に浸入した水分が、耐湿領域７７２に浸入することが防止される。従って、耐湿領域７７２の耐湿性が保たれ、ロジック基板７０１を用いた固体撮像素子の信頼性が向上する。
【０２７７】
また、図５３に示されるように、障壁部において、第３の配線層におけるダミー配線と、第４の配線層におけるダミー配線が、左右方向において交互に配置され、障壁部が、矩形の波型に近い形状の断面を持つチェーン構造になっている。これにより、上述した図４６のダミー配線７４１の蓋部７４１Ｂと比較して、各ダミー配線の面積を小さくすることができ、製造が容易になる。
【０２７８】
さらに、上述した特許文献３に開示されている技術と比較して、耐湿性を確保するために専用の耐湿膜を設ける必要がないため、製造工程を削減し、製造コストを削減することができる。
【０２７９】
なお、ダミー配線７６１を含む第３の配線層、壁７６２を含む第３の配線層と第４の配線層の間の層、及び、ダミー配線７６３を含む第４の配線層の形成には、分割露光が用いられる。
【０２８０】
また、左右方向において第３の配線層におけるダミー配線と第４の配線層におけるダミー配線とを交互に繰り返す数は、この例に限定されるものではなく、任意の数に設定することができる。
【０２８１】
さらに、３層以上の配線層を用いて障壁部を形成するようにしてもよい。
【０２８２】
次に、図５５乃至図６０を参照して、二層構造の耐湿リングの第４の実施の形態について説明する。この第４の実施の形態は、第２及び第３の実施の形態と同様に、耐湿性を向上させるようにするものである。なお、図５５乃至図６０において、図４３及び図４４と対応する部分には、同じ符号を付してある。
【０２８３】
図５５は、図４１の枠Ｃ１で囲まれる付近の耐湿リングの構成を模式的に示す斜視図である。図５６は、図５５から、壁７８２、並びに、壁７８３−１及び７８３−２より上の部分を除いた図である。図５７は、図５６に、壁７８２、並びに、壁７８３−１及び７８３−２を加えた図である。図５８は、図５７に、ダミー配線７８４、並びに、ダミー配線７８５−１及び７８５−２を加えた図である。図５９は、図４１のＡ−Ａ部の断面図である。図６０は、図４１のＢ−Ｂ部の断面図である。
【０２８４】
図５５を、図４３と比較すると、第３の配線層から第４の配線層までの構成が異なる。具体的には、第３の配線層において、ダミー配線７２１Ｌ−３及びダミー配線７２１Ｒ−３の代わりに、ダミー配線７８１が設けられている。第３の配線層と第４の配線層の間において、壁７２４Ｌ−３及び７２４Ｒ−３の代わりに、壁７８２、及び、壁７８３−１乃至７８３−ｎ（壁７８３−３以降は不図示）が設けられている。第４の配線層において、ダミー配線７２２−１の代わりに、ダミー配線７８４、及び、ダミー配線７８５−１乃至７８５−ｎ（壁７８５−３以降は不図示）が設けられている。そして、耐湿リング７１２Ｌｄ、耐湿リング７１２Ｒｄ、及び、耐湿リング７１３ｄにより二層構造の耐湿リングが構成される。
【０２８５】
なお、以下、壁７８３−１乃至７８３−ｎを個々に区別する必要がない場合、単に壁７８３と称する。以下、ダミー配線７８５−１乃至７８５−ｎを個々に区別する必要がない場合、単にダミー配線７８５と称する。
【０２８６】
耐湿リング７１２Ｌｄは、ダミー配線７２１Ｌ−１及び７２１Ｌ−２、壁７２３Ｌ、壁７２４Ｌ−１及び７２４Ｌ−２、ダミー配線７８１の一部、壁７８２の一部、壁７８３−１乃至７８３−ｎの一部、ダミー配線７８４の一部、並びに、ダミー配線７８５−１乃至７８５−ｎの一部により構成される。耐湿リング７１２Ｒｄは、ダミー配線７２１Ｒ−１及び７２１Ｒ−２、壁７２３Ｒ、壁７２４Ｒ−１及び７２４Ｒ−２、ダミー配線７８１の一部、壁７８２の一部、壁７８３−１乃至７８３−ｎの一部、ダミー配線７８４の一部、並びに、ダミー配線７８５−１乃至７８５−ｎの一部により構成される。耐湿リング７１３ｄは、ダミー配線７２２−２及び７２２−３、壁７２５−１及び７２５−２、ダミー配線７８１の一部、壁７８２の一部、壁７８３−１乃至７８３−ｎの一部、ダミー配線７８４の一部、並びに、ダミー配線７８５−１乃至７８５−ｎの一部により構成される。ダミー配線７８１、壁７８２、壁７８３−１乃至７８３−ｎ、ダミー配線７８４、及び、ダミー配線７８５−１乃至７８５−ｎは、耐湿リング７１２Ｌｄ及び７１２Ｒｄと耐湿リング７１３ｄとの境界に配置され、各耐湿リングの構成要素に含まれる。
【０２８７】
なお、以下、適宜、図５６の点線で示される補助線により、ダミー配線７８１を、リング部７８１ＡＬ、リング部７８１ＡＲ、蓋部７８１Ｂ−１乃至７８１Ｂ−（ｎ＋１）（蓋部７８１Ｂ−３以降は不図示）に分けて説明する。また、以下、図５８において点線で示される補助線により、ダミー配線７８４を、リング部７８４Ａ、蓋部７８４Ｂ−１、及び、蓋部７８４Ｂ−２（不図示）に分けて説明する。
【０２８８】
ダミー配線７８１のリング部７８１ＡＬ及びリング部７８１ＡＲは、図４３のダミー配線７２１Ｌ−３及びダミー配線７２１Ｒ−３と同じ形状を有している。従って、ダミー配線７８１は、ダミー配線７２１Ｌ−３及びダミー配線７２１Ｒ−３に、蓋部７８１Ｂ−１乃至７８１Ｂ−（ｎ＋１）を追加した形となる。
【０２８９】
なお、以下、蓋部７８１Ｂ−１乃至蓋部７８１Ｂ−（ｎ＋１）を個々に区別する必要がない場合、単に蓋部７８１Ｂと称する。
【０２９０】
各蓋部７８１Ｂは、左右方向に延びる矩形の板状の形状を有しており、リング部７８１ＡＬの右辺とリング部７８１ＡＲの左辺とを接続する。各蓋部７８１Ｂは、前後方向に所定の間隔を空けて配置される。そして、リング部７８１ＡＬの右辺、リング部７８１ＡＲの左辺、及び、隣接する蓋部７８１Ｂにより、矩形の開口部７８１Ｃ−１乃至７８１Ｃ−ｎが形成される。
【０２９１】
なお、以下、開口部７８１Ｃ−１乃至７８１Ｃ−ｎを個々に区別する必要がない場合、単に開口部７８１Ｃと称する。
【０２９２】
壁７８２は、ダミー配線７８１とダミー配線７８４を接続するビアである。壁７８２は、ほぼ矩形のリング状の形状を有しており、ロジック基板７０１の外周付近に沿って、信号処理回路７１１Ｌ及び７１１Ｒの外周を囲むように形成されている。ただし、壁７８２は、図４１の枠Ｃ１及び枠Ｃ２で囲まれる付近において、下方のダミー配線７８１の形状に合わせて、ロジック基板７０１の内側に向けて窪んでいる。
【０２９３】
壁７８３−１乃至７８３−ｎは、それぞれダミー配線７８１とダミー配線７８５−１乃至７８５−ｎを接続するビアである。壁７８３−１乃至７８３−ｎは、ほぼ同じ矩形のリング状の形状を有しており、ダミー配線７８１の上面において、ダミー配線７８１の開口部７８１Ｃ−１乃至７８１Ｃ−ｎの周囲をそれぞれ囲むように形成されている。
【０２９４】
ダミー配線７８４のリング部７８４Ａは、図４３のダミー配線７２２−１と同じ形状を有している。従って、ダミー配線７８４は、ダミー配線７２２−１に、蓋部７８４Ｂ−１及び７８４Ｂ−２を追加した形となる。
【０２９５】
蓋部７８４Ｂ−１は、左右方向に延びる矩形の板状の形状を有している。蓋部７８４Ｂ−１は、リング部７８４Ａと壁７８２の前側の窪んだ部分とにより形成される開口部を上方から塞ぐ。
【０２９６】
蓋部７８４Ｂ−２（不図示）は、左右方向に延びる矩形の板状の形状を有している。蓋部７８４Ｂ−１は、リング部７８４Ａと壁７８２の後ろ側の窪んだ部分（不図示）とにより形成される開口部を上方から塞ぐ。
【０２９７】
ダミー配線７８５−１乃至７８５−ｎは、左右方向に延びる矩形の板状の形状を有している。ダミー配線７８５−１乃至７８５−ｎは、それぞれ壁７８３−１乃至７８３−ｎの開口部を上方から塞ぐように形成されている。
【０２９８】
従って、ダミー配線７８１の一部、壁７８２の一部、壁７８３−１乃至７８３−ｎ、ダミー配線７８４の一部、及び、ダミー配線７８５−１乃至７８５−ｎにより構成される障壁部により、耐湿リング７１２Ｌｄと耐湿リング７１２Ｒｄとの間の領域の上面が塞がれる。すなわち、この障壁部により、耐湿リング７１２Ｌｄと耐湿リング７１２Ｒｄとの間の領域と、耐湿リング７１３ｄにより囲まれる領域との間が隔てられる。
【０２９９】
これにより、図５９及び図６０に示されるように、非耐湿領域７９１と耐湿領域７９２との間が、耐湿リング７１２Ｌｄ、耐湿リング７１２Ｒｄ、及び、耐湿リング７１３ｄにより確実に分離される。そして、非耐湿領域７９１に浸入した水分が、耐湿領域７９２に浸入することが防止される。従って、耐湿領域７９２の耐湿性が保たれ、ロジック基板７０１を用いた固体撮像素子の信頼性が向上する。
【０３００】
また、図６０に示されるように、障壁部において、第３の配線層におけるダミー配線と、第４の配線層におけるダミー配線が、前後方向において交互に配置され、障壁部が、矩形の波型に近い形状の断面を持つチェーン構造になっている。これにより、上述した図４６のダミー配線７４１の蓋部７４１Ｂと比較して、各ダミー配線の面積を小さくすることができ、製造が容易になる。
【０３０１】
さらに、上述した特許文献３に開示されている技術と比較して、耐湿性を確保するために専用の耐湿膜を設ける必要がないため、製造工程を削減し、製造コストを削減することができる。
【０３０２】
なお、ダミー配線７８１を含む第３の配線層、壁７８２及び壁７８３−１乃至７８３−ｎを含む第３の配線層と第４の配線層の間の層、並びに、ダミー配線７８４及びダミー配線７８５−１乃至７８５−ｎを含む第４の配線層の形成には、分割露光が用いられる。
【０３０３】
また、前後方向において第３の配線層におけるダミー配線と第４の配線層におけるダミー配線とを交互に繰り返す数は、任意の数に設定することができる。
【０３０４】
さらに、３層以上の配線層を用いて障壁部を形成するようにしてもよい。
【０３０５】
図６１乃至図６３は、二層構造の耐湿リングの第４の実施の形態の変形例を示している。図６１は、図４１の枠Ｃ１で囲まれる付近の耐湿リングの構成を模式的に示す斜視図である。図６２は、図４１のＡ−Ａ部の断面図である。図６３は、図４１のＢ−Ｂ部の断面図である。
【０３０６】
この変形例では、図６１及び図６３に示されるように、ダミー配線７８４及びダミー配線７８５−１乃至７８５−ｎを含む第４の配線層において、信号処理回路７１１Ｌと信号処理回路７１１Ｒとの間を接続するための配線が設けられている。例えば、ダミー配線７８４とダミー配線７８５−１の間に、配線８０１−１が設けられ、ダミー配線７８５−１とダミー配線７８５−２との間に、配線８０１−１が設けられている。
【０３０７】
このように、障壁部を構成する配線層を効果的に利用して、信号処理回路７１１Ｌと信号処理回路７１１Ｒとの間の配線を設けることができる。
【０３０８】
次に、図６４乃至図６８を参照して、二層構造の耐湿リングの第５の実施の形態について説明する。この第５の実施の形態は、第２乃至第４の実施の形態と同様に、耐湿性を向上させるようにするものである。なお、図６４乃至図６８において、図４３及び図４４と対応する部分には、同じ符号を付してある。
【０３０９】
図６４は、図４１の枠Ｃ１で囲まれる付近の二層構造の耐湿リングの構成を模式的に示す斜視図である。図６５は、図６４から、ダミー配線８２４より上の部分を除いた図である。図６６は、図６５に、ダミー配線８２４を加えた図である。図６７は、図４１のＡ−Ａ部の断面図である。図６８は、図４１のＢ−Ｂ部の断面図である。
【０３１０】
図６４を、図４３と比較すると、第１の配線層から第４の配線層までの構成が異なる。具体的には、第１乃至第３の配線層に、ダミー配線８２２−１乃至８２２−３が追加されている。基板層７５１と第１の配線層の間に、壁８２１が追加されている。第１の配線層から第４の配線層までの各配線層の間に、壁８２３−１乃至壁８２３−３が追加されている。第４の配線層において、ダミー配線７２２−１の代わりに、ダミー配線８２４が設けられている。そして、耐湿リング７１２Ｌｅ、耐湿リング７１２Ｒｅ、耐湿リング７１３ｅ、及び、耐湿リング７１４により二層構造の耐湿リングが構成される。
【０３１１】
耐湿リング７１２Ｌｅは、ダミー配線７２１Ｌ−１乃至７２１Ｌ−３、壁７２３Ｌ、壁７２４Ｌ−１乃至７２４Ｌ−３、及び、ダミー配線８２４の一部により構成される。耐湿リング７１２Ｒｅは、ダミー配線７２１Ｒ−１乃至７２１Ｒ−３、壁７２３Ｒ、壁７２４Ｒ−１乃至７２４Ｒ−３、及び、ダミー配線８２４の一部により構成される。耐湿リング７１３ｅは、ダミー配線７２２−２及び７２２−３、壁７２５−１及び７２５−２、及び、ダミー配線８２４の一部により構成される。耐湿リング７１４は、壁８２１、ダミー配線８２２−１乃至８２２−３、壁８２３−１乃至８２３−３、及び、ダミー配線８２４の一部により構成される。ダミー配線８２４は、耐湿リング７１２Ｌｅ、耐湿リング７１２Ｒｅ及び耐湿リング７１４と耐湿リング７１３ｅとの境界に配置され、各耐湿リングの構成要素に含まれる。
【０３１２】
なお、以下、適宜、図６６の点線で示される補助線により、ダミー配線８２４を、リング部８２４Ａ、並びに、蓋部８２４Ｂ−１及び８２４Ｂ−２に分けて説明する。
【０３１３】
ダミー配線８２２−１乃至８２２−３は、ほぼ同じ矩形のリング状の形状を有しており、各配線層において、耐湿リング７１２Ｌｅ及び耐湿リング７１２Ｒｅと所定の間隔を空けて、スクライブ領域４２の周囲を囲むように形成されている。
【０３１４】
壁８２１及び壁８２３−１乃至８２３−３は、ほぼ同じ矩形のリング状の形状を有しており、耐湿リング７１２Ｌｅ及び耐湿リング７１２Ｒｅと所定の間隔を空けて、スクライブ領域４２の周囲を囲むように形成されている。
【０３１５】
壁８２１は、壁７２３Ｌ及び壁７２３Ｒと同一の工程で形成され、基板層７５１とダミー配線８２２−１とを接続する。
【０３１６】
壁８２３−１乃至８２３−３は、第１の配線層から第４の配線層までの各配線層間を接続するビアと同一の工程で形成される。壁８２３−１は、ダミー配線８２２−１とダミー配線８２２−２とを接続するビアである。壁８２３−２は、ダミー配線８２２−２とダミー配線８２２−３とを接続するビアである。壁８２３−３は、ダミー配線８２２−３とダミー配線８２４とを接続するビアである。
【０３１７】
ダミー配線８２４のリング部８２４Ａは、図４３のダミー配線７２２−１と同じ形状を有している。従って、ダミー配線８２４は、ダミー配線７２２−１に蓋部８２４Ｂ−１及び８２４Ｂ−２を追加した形となる。
【０３１８】
蓋部８２４Ｂ−１は、前後方向に延びる矩形の板状の形状を有しており、リング部８２４Ａの前方の辺と後方の辺を接続する。蓋部８２４Ｂ−１の左側面は、左右方向において、ダミー配線７２１Ｌ−３の右辺の左側面とほぼ同じ位置にある。蓋部８２４Ｂ−１の右側面は、左右方向において、ダミー配線８２２−３の左辺の右側面とほぼ同じ位置にある。
【０３１９】
従って、リング部８２４Ａの一部と蓋部８２４Ｂ−１により構成される障壁部により、耐湿リング７１２Ｌｅと耐湿リング７１４との間の領域の上面が塞がれる。すなわち、この障壁部により、耐湿リング７１２Ｌｅと耐湿リング７１４との間の領域と耐湿リング７１３ｅにより囲まれる領域との間が隔てられる。
【０３２０】
蓋部８２４Ｂ−２は、前後方向に延びる矩形の板状の形状を有しており、リング部８２４Ａの前方の辺と後方の辺を接続する。蓋部８２４Ｂ−２の左側面は、左右方向において、ダミー配線８２２−３の右辺の左側面とほぼ同じ位置にある。蓋部８２４Ｂ−２の右側面は、左右方向において、ダミー配線７２１Ｒ−３の左辺の右側面とほぼ同じ位置にある。
【０３２１】
従って、リング部８２４Ａの一部と蓋部８２４Ｂ−２により構成される障壁部により、耐湿リング７１２Ｒｅと耐湿リング７１４との間の領域の上面が塞がれる。すなわち、この障壁部により、耐湿リング７１２Ｒｅと耐湿リング７１４との間の領域と耐湿リング７１３ｅにより囲まれる領域との間が隔てられる。
【０３２２】
以上により、図６７及び図６８に示されるように、非耐湿領域８３１と耐湿領域８３２の間が、耐湿リング７１２Ｌｅ、耐湿リング７１２Ｒｅ、耐湿リング７１３ｅ、及び、耐湿リング７１４により確実に分離される。そして、非耐湿領域８３１に浸入した水分が、耐湿領域８３２に浸入することが防止される。従って、耐湿領域８３２の耐湿性が保たれ、ロジック基板７０１を用いた固体撮像素子の信頼性が向上する。
【０３２３】
なお、この二層構造の耐湿リングの第５の実施の形態では、図６９に示されるように、隣接するロジック基板７０１の間の実際に切断されるスクライブ領域４２においても、耐湿リング７１５が形成される。耐湿リング７１５は、壁８２５、ダミー配線８２６−１乃至８２６−４、及び、壁８２７−１乃至８２７−３により構成される。
【０３２４】
ダミー配線８２６−１乃至８２６−４は、第１乃至第４の配線層にそれぞれ形成されており、耐湿リング７１４のダミー配線８２２−１乃至８２２−３とほぼ同じ矩形のリング状の形状を有している。ダミー配線８２６−１乃至８２６−４は、各配線層において、左側のロジック基板７０１の耐湿リング７１２Ｒｅ及び右側のロジック基板７０１の耐湿リング７１２Ｌｅと所定の間隔を空けて、スクライブ領域４２の周囲を囲むように形成されている。
【０３２５】
壁８２５及び壁８２６−１乃至８２６−３は、耐湿リング７１４の壁８２１及び壁８２３−１乃至８２３−３とほぼ同じ矩形のリング状の形状を有している。壁８２５及び壁８２６−１乃至８２６−３は、左側のロジック基板７０１の耐湿リング７１２Ｒｅ及び右側のロジック基板７０１の耐湿リング７１２Ｌｅと所定の間隔を空けて、スクライブ領域４２の周囲を囲むように形成されている。
【０３２６】
壁８２５は、壁７２３Ｌ、壁７２３Ｒ及び壁８２１と同一の工程で形成され、基板層７５１とダミー配線８２６−１とを接続する。
【０３２７】
壁８２７−１乃至８２７−３は、第１の配線層から第４の配線層までの各配線層間を接続するビアと同一の工程で形成される。壁８２７−１は、ダミー配線８２６−１とダミー配線８２６−２とを接続するビアである。壁８２７−２は、ダミー配線８２６−２とダミー配線８２６−３とを接続するビアである。壁８２７−３は、ダミー配線８２６−３とダミー配線８２６−４とを接続するビアである。
【０３２８】
そして、耐湿リング７１５は、図６９内の点線で示されるように、固体撮像素子１の製造時に前後方向に切断される。しかし、ロジック基板７０１の左側面は、耐湿リング７１５と耐湿リング７１２Ｌｅの二重構造になっており、ロジック基板７０１の右側面は、耐湿リング７１５と耐湿リング７１２Ｒｅの二重構造になっている。従って、耐湿リング７１５が切断されたとしても、耐湿性が低下することはない。
【０３２９】
なお、ダミー配線８２４及びダミー配線８２６−４を含む第４の配線層の形成には、分割露光が用いられる。一方、第４の配線より下の層の形成には、一括露光が用いられる。すなわち、耐湿リング７１４及び耐湿リング７１５のうちダミー配線８２４及びダミー配線８２６−４を除く層の形成には、一括露光が用いられる。
【０３３０】
また、耐湿リング７１４を設けることにより、上述した図４６のダミー配線７４１の蓋部７４１Ｂと比較して、ダミー配線８２４の蓋部８２４Ｂ−１及び８２４Ｂ−２の面積を小さくすることができ、製造が容易になる。
【０３３１】
さらに、上述した特許文献３に開示されている技術と比較して、耐湿性を確保するために専用の耐湿膜を設ける必要がないため、製造工程を削減し、製造コストを削減することができる。
【０３３２】
次に、上述した二層構造の耐湿リングの変形例について説明する。
【０３３３】
以上の説明では、ロジック基板の周囲を囲む基板用耐湿リングの下方のみに障壁部を設ける例を示したが、基板用耐湿リングの上方にも障壁部を設けるようにしてもよい。
【０３３４】
図７０及び図７１は、基板用耐湿リングの上方にも障壁部を設けるようにした場合の図４１のＡ−Ａ部の断面図及びＢ−Ｂ部の断面図を模式的に示している。
【０３３５】
この例では、基板層７５１の上に回路用耐湿リング８４１Ｌ、及び、回路用耐湿リング８４１Ｒ（不図示）が形成されている。一方、ロジック基板７０１の最上層から下方向に回路用耐湿リング８４２Ｌ、及び、回路用耐湿リング８４２Ｒ（不図示）が形成されている。また、回路用耐湿リング８４１Ｌ及び回路用耐湿リング８４１Ｒと、回路用耐湿リング８４２Ｌ及び回路耐湿用リング８４２Ｒとの間に、基板用耐湿リング８４３が形成されている。
【０３３６】
そして、上述したいずれかの方法により、回路用耐湿リング８４１Ｌと回路用耐湿リング８４１Ｒとの間の領域と基板用耐湿リング８４３により囲まれる領域との間を隔てる障壁部が形成される。同様に、回路用耐湿リング８４２Ｌと回路用耐湿リング８４２Ｒとの間の領域と基板用耐湿リング８４３により囲まれる領域との間を隔てる障壁部が形成される。すなわち、基板用耐湿リング８４３の下方に加えて、上方にも障壁部が設けられる。
【０３３７】
これにより、非耐湿領域８５１と耐湿領域８５２が、より確実に分離される。
【０３３８】
なお、回路用耐湿リング８４２Ｌ及び回路用耐湿リング８４２Ｒを設けずに、基板用耐湿リング８４３の上面の開口部全体を塞ぐ障壁部を形成するようにしてもよい。
【０３３９】
また、例えば、回路用耐湿リングと基板用耐湿リングの積層順を逆にすることも可能である。例えば、ロジック基板７０１の基板層７５１の上に基板用耐湿リングを形成し、その上に回路用耐湿リングを形成するようにしてもよい。
【０３４０】
また、耐湿リング７１２Ｌ、及び、耐湿リング７１２Ｌａ乃至７１２Ｌｅは、必ずしも信号処理回路７１１Ｌの周囲を全て囲むように形成する必要はなく、例えば、耐湿性を確保できる範囲で、信号処理回路７１１Ｌの周囲の一部のみを囲むようにしてもよい。同様に、耐湿リング７１２Ｒ、及び、耐湿リング７１２Ｒａ乃至７１２Ｒｅは、必ずしも信号処理回路７１１Ｒの周囲を全て囲むように形成する必要はなく、例えば、耐湿性を確保できる範囲で、信号処理回路７１１Ｒの周囲の一部のみを囲むようにしてもよい。
【０３４１】
また、耐湿リング７１３、耐湿リング７１３ａ乃至７１３ｅは、必ずしもロジック基板７０１の周囲を全て囲むように形成する必要はなく、例えば、耐湿性を確保できる範囲で、ロジック基板７０１の周囲の一部のみを囲むようにしてもよい。
【０３４２】
さらに、例えば、ロジック基板に３以上の信号処理回路が配置される場合も同様に、各信号処理回路の周囲又は周囲の一部を囲む回路用耐湿リングと、ロジック基板の周囲又は周囲の一部を囲む基板用耐湿リングを形成するようにすればよい。そして、必要に応じて、隣接する回路用耐湿リングの間において、上述した障壁部を形成するようにすればよい。
【０３４３】
なお、上述した耐湿リングの層数や素材、及び、層間絶縁膜の素材は、その一例であり、必要に応じて変更することが可能である。
【０３４４】
｛５−２．撮像処理の変形例｝
以上の説明では、１枚の画像データを左右に分割して各信号処理回路で生成する例を示したが、画像データの分割方法は、ロジック基板に設けられる信号処理回路の数やレイアウトに応じて自由に変更することが可能である。例えば、画像データを上下に分割したり、ｎ分割（ｎは３以上）したりするようにしてもよい。
【０３４５】
また、例えば、画像データを分割せずに、複数（例えば２つ）の信号処理回路でそれぞれ全体の画像データを生成し、生成した複数の画像データの画素値を加算した画像データを生成するようにしてもよい。これにより、ランダムノイズを低減したり、ＡＤ変換器８１の特性の違いを吸収したりすることができ、画質を向上させることができる。
【０３４６】
この場合、複数の画像データの画素値を重み付けて加算するようにしてもよい。例えば、２つの信号処理回路でそれぞれ全体の画像データを生成し、それぞれ０．５の重みで重み付け加算することにより、２枚の全体の画像データの画素値の平均値からなる画像データを得ることができる。
【０３４７】
さらに、例えば、画像データを分割するとともに、同じ領域の画像データを複数の信号処理回路でそれぞれ生成し、加算するようにしてもよい。例えば、左側の信号処理回路と右側の信号処理回路を二重に設け、被写体の左半分の画像データを２つ作成し、右半分の画像データを２つ生成するようにしてもよい。そして、例えば、２つの左半分の画像データの画素値を加算した画像データと、２つの右半分の画像データの画素値を加算した画像データとを合成するようにしてもよい。
【０３４８】
｛５−３．本技術の適用範囲の変形例｝
以上の説明では、本技術を固体撮像素子に適用する例を示したが、本技術は、チップサイズが露光装置の露光範囲より大きい積層構造の他の半導体装置にも適用することが可能である。
【０３４９】
＜６．電子機器＞
本技術が適用される固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
【０３５０】
｛６−１．撮像装置｝
図７２は、本技術を適用した電子機器の一例である撮像装置（カメラ装置）９０１の構成例を示すブロック図である。
【０３５１】
図７２に示すように、撮像装置９０１は、レンズ群９１１などを含む光学系、撮像素子９１２、カメラ信号処理部であるＤＳＰ回路９１３、フレームメモリ９１４、表示装置９１５、記録装置９１６、操作系９１７、及び、電源系９１８等を有している。そして、ＤＳＰ回路９１３、フレームメモリ９１４、表示装置９１５、記録装置９１６、操作系９１７、及び、電源系９１８がバスライン９１９を介して相互に接続された構成となっている。
【０３５２】
レンズ群９１１は、被写体からの入射光（像光）を取り込んで撮像素子９１２の撮像面上に結像する。撮像素子９１２は、レンズ群９１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【０３５３】
表示装置９１５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置から成り、撮像素子９１２で撮像された動画または静止画を表示する。記録装置９１６は、撮像素子９１２で撮像された動画または静止画を、メモリカードやビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。
【０３５４】
操作系９１７は、ユーザによる操作の下に、本撮像装置９０１が持つ様々な機能について操作指令を発する。電源系９１８は、ＤＳＰ回路９１３、フレームメモリ９１４、表示装置９１５、記録装置９１６、及び、操作系９１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０３５５】
このような撮像装置９０１は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置９０１において、撮像素子９１２として、上述した各実施形態に係る固体撮像素子を用いることができる。これにより、撮像装置９０１のコストを低減させることができる。
【０３５６】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０３５７】
また、例えば、本技術は以下のような構成も取ることができる。
【０３５８】
（１）
画素アレイ部を含む画素回路を備える第１の基板と、
スクライブ領域を介して並ぶ第１の信号処理回路及び第２の信号処理回路を備える第２の基板と
が積層され、
前記第２の基板は、
前記第１の信号処理回路の周囲の少なくとも一部を囲む第１の耐湿リングと、
前記第２の信号処理回路の周囲の少なくとも一部を囲む第２の耐湿リングと、
前記第１の耐湿リング及び前記第２の耐湿リングと異なる層において前記第２の基板の周囲の少なくとも一部を囲む第３の耐湿リングと、
前記第１の耐湿リングと前記第２の耐湿リングとの間の第１の領域と、前記第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域との間を隔て、耐湿性を有する障壁部と
を備える固体撮像素子。
（２）
前記障壁部は、信号の伝送に用いられない配線であるダミー配線を含む
上記（１）に記載の固体撮像素子。
（３）
前記障壁部は、複数の配線層に形成されている複数の前記ダミー配線、及び、異なる配線層の前記ダミー配線を接続するビアを含む
上記（２）に記載の固体撮像素子。
（４）
前記障壁部の少なくとも一部において、第１の配線層における前記ダミー配線、及び、前記第１の配線層に隣接する第２の配線層における前記ダミー配線が、前記スクライブ領域が延びる第１の方向、又は、前記第１の方向に垂直な第２の方向において交互に配置されている
上記（３）に記載の固体撮像素子。
（５）
前記第１の配線層と前記第２の配線層のうち前記第３の耐湿リングに近い方の配線層において、前記第１の信号処理回路と前記第２の信号処理回路とを接続する配線が形成されている
上記（４）に記載の固体撮像素子。
（６）
前記第２の基板は、
前記第１の耐湿リング及び前記第２の耐湿リングと所定の間隔を空けて、前記スクライブ領域の周囲の少なくとも一部を囲むように形成されている第４の耐湿リングを
さらに備え、
前記障壁部は、前記第１の領域と前記第２の領域との間のうち、前記第１の耐湿リングと前記第４の耐湿リングとの間の第３の領域と前記第２の領域の間、及び、前記第２の耐湿リングと前記第４の耐湿リングとの間の第４の領域と前記第２の領域の間を隔てる
上記（１）に記載の固体撮像素子。
（７）
前記第１の耐湿リング及び前記第２の耐湿リングを含む層の少なくとも一部は、一括露光により形成され、
前記第３の耐湿リング及び前記障壁部を含む層は、分割露光により形成される
上記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
前記障壁部を含む層と隣接する層との間の層間絶縁膜は、ｌｏｗ−Ｋ膜により形成される
上記（１）乃至（７）のいずれかに記載の固体撮像素子。
（９）
前記第３の耐湿リングを含む層において、前記第１の信号処理回路と前記第２の信号処理回路とを接続する配線が形成されている
上記（１）乃至（８）のいずれかに記載の固体撮像素子。
（１０）
前記画素回路は、分割露光により形成され、
各前記信号処理回路の少なくとも一部の層は、一括露光により形成される
上記（１）乃至（９）のいずれかに記載の固体撮像素子。
（１１）
画素アレイ部を含む画素回路を備える第１の基板と、
スクライブ領域を介して並ぶ第１の信号処理回路及び第２の信号処理回路を備える第２の基板と
が積層され、
前記第２の基板は、
前記第１の信号処理回路の周囲の少なくとも一部を囲む第１の耐湿リングと、
前記第２の信号処理回路の周囲の少なくとも一部を囲む第２の耐湿リングと、
前記第１の耐湿リング及び前記第２の耐湿リングと異なる層において前記第２の基板の周囲の少なくとも一部を囲む第３の耐湿リングと、
前記第１の耐湿リングと前記第２の耐湿リングとの間の第１の領域と、前記第３の耐湿リングにより周囲の少なくとも一部が囲まれる第２の領域との間を隔て、耐湿性を有する障壁部と
を備える固体撮像素子を
含む電子機器。
【符号の説明】
【０３５９】
１  固体撮像素子，  １１  画素基板，  １２  ロジック基板，  ２１  画素回路，  ２２  スクライブ領域，  ３１  画素アレイ部，  ３２  単位画素，  ４１Ｌ，４１Ｒ  信号処理回路，  ４２  スクライブ領域，  ７０１  ロジック基板，  ７１１Ｌ，７１１Ｒ  信号処理回路，  ７１２Ｌ，７１２Ｌａ乃至７１２Ｌｅ，７１２Ｒ，７１２Ｒａ乃至７１２Ｒｅ，７１３，７１３ａ乃至７１３ｅ，７１４，７１５  耐湿リング，  ７２１Ｌ−１乃至７２１Ｒ−３，７２２−１乃至７２２−３  ダミー配線，  ７２３Ｌ，７２３Ｒ，７２４Ｌ−１乃至７２４Ｒ−３，７２５−１，７２５−２  壁，  ７４１  ダミー配線，  ７５１  基板層，  ７５２  非耐湿領域，  ７５３  耐湿領域，  ７６１  ダミー配線，  ７６２  壁，  ７６３  ダミー配線，  ７７１  非耐湿領域，  ７７２  耐湿領域，  ７８１  ダミー配線，  ７８２，７８３−１乃至７８３−ｎ  壁，  ７８４，７８５−１乃至７８５−ｎ  ダミー配線，  ７９１  非耐湿領域，  ７９２  耐湿領域，  ８０１−１，８０１−２  配線，  ８２１  壁，  ８２２−１乃至８２２−３  ダミー配線，  ８２３−１乃至８２３−３  壁，  ８２４  ダミー配線，  ８２５  壁，  ８２６−１乃至８２６−４  ダミー配線，  ８２７−１乃至８２７−４  壁，  ８３１  非耐湿領域，  ８３２  耐湿領域，  ８４１Ｌ，８４１Ｒ，８４２Ｌ，８４２Ｒ，８４３  耐湿リング，  ８５１  非耐湿領域，  ８５２  耐湿領域，  ９０１  撮像装置，  ９１２  撮像素子
【図１】
2016058532.tif 000003
【図２】
2016058532.tif 000004
【図３】
2016058532.tif 000005
【図４】
2016058532.tif 000006
【図５】
2016058532.tif 000007
【図６】
2016058532.tif 000008
【図７】
2016058532.tif 000009
【図８】
2016058532.tif 000010
【図９】
2016058532.tif 000011
【図１０】
2016058532.tif 000012
【図１１】
2016058532.tif 000013
【図１２】
2016058532.tif 000014
【図１３】
2016058532.tif 000015
【図１４】
2016058532.tif 000016
【図１５】
2016058532.tif 000017
【図１６】
2016058532.tif 000018
【図１７】
2016058532.tif 000019
【図１８】
2016058532.tif 000020
【図１９】
2016058532.tif 000021
【図２０】
2016058532.tif 000022
【図２１】
2016058532.tif 000023
【図２２】
2016058532.tif 000024
【図２３】
2016058532.tif 000025
【図２４】
2016058532.tif 000026
【図２５】
2016058532.tif 000027
【図２６】
2016058532.tif 000028
【図２７】
2016058532.tif 000029
【図２８】
2016058532.tif 000030
【図２９】
2016058532.tif 000031
【図３０】
2016058532.tif 000032
【図３１】
2016058532.tif 000033
【図３２】
2016058532.tif 000034
【図３３】
2016058532.tif 000035
【図３４】
2016058532.tif 000036
【図３５】
2016058532.tif 000037
【図３６】
2016058532.tif 000038
【図３７】
2016058532.tif 000039
【図３８】
2016058532.tif 000040
【図３９】
2016058532.tif 000041
【図４０】
2016058532.tif 000042
【図４１】
2016058532.tif 000043
【図４２】
2016058532.tif 000044
【図４３】
2016058532.tif 000045
【図４４】
2016058532.tif 000046
【図４５】
2016058532.tif 000047
【図４６】
2016058532.tif 000048
【図４７】
2016058532.tif 000049
【図４８】
2016058532.tif 000050
【図４９】
2016058532.tif 000051
【図５０】
2016058532.tif 000052
【図５１】
2016058532.tif 000053
【図５２】
2016058532.tif 000054
【図５３】
2016058532.tif 000055
【図５４】
2016058532.tif 000056
【図５５】
2016058532.tif 000057
【図５６】
2016058532.tif 000058
【図５７】
2016058532.tif 000059
【図５８】
2016058532.tif 000060
【図５９】
2016058532.tif 000061
【図６０】
2016058532.tif 000062
【図６１】
2016058532.tif 000063
【図６２】
2016058532.tif 000064
【図６３】
2016058532.tif 000065
【図６４】
2016058532.tif 000066
【図６５】
2016058532.tif 000067
【図６６】
2016058532.tif 000068
【図６７】
2016058532.tif 000069
【図６８】
2016058532.tif 000070
【図６９】
2016058532.tif 000071
【図７０】
2016058532.tif 000072
【図７１】
2016058532.tif 000073
【図７２】
2016058532.tif 000074