(57)【要約】【課題】実施形態は、信頼度の高い半導体装置およびその製造方法を提供する。【解決手段】第１面と、前記第１面とは反対の第２面と、を有する半導体ウェーハの前記第１面側に、複数の素子領域と、前記複数の素子領域のうちの隣り合う２つの素子領域の間のダイシングラインと、を形成する工程と、前記第２面を鏡面にする工程と、前記第２面側において、前記複数の素子領域のうちの少なくとも１つの素子領域の反対側に位置する鏡面部と、前記ダイシングラインの反対側に位置する粗面部と、を形成する工程と、前記半導体ウェーハを前記少なくとも１つの素子領域を含むチップに分離する工程と、を有する。【選択図】図１
2016058610.tif 000002
【特許請求の範囲】
【請求項１】
第１面と、前記第１面とは反対の第２面と、を有する半導体ウェーハの前記第１面側に、複数の素子領域と、前記複数の素子領域のうちの隣り合う２つの素子領域の間のダイシングラインと、を形成する工程と、
前記第２面を鏡面にする工程と、
前記半導体ウェーハの前記第２面側に、前記複数の素子領域のうちの少なくとも１つの素子領域の反対側に位置する鏡面部と、前記ダイシングラインの反対側に位置する粗面部と、を形成する工程と、
前記半導体ウェーハを前記少なくとも１つの素子領域を含むチップに分離する工程と、
を備えた半導体装置の製造方法。
【請求項２】
前記第２面側に、ｐ形半導体層を形成する工程をさらに備えた請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体ウェーハを前記チップに分離する工程において、
第１ダイシングブレードを用いて前記半導体ウェーハをハーフカットして前記ダイシングラインに沿った切り込み部を形成し、
前記第１ダイシングブレードよりも薄い第２ダイシングブレードを用い、前記切り込み部において前記半導体ウェーハを切断する請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
第１面と、前記第１面とは反対の第２面と、を有する半導体基板を備え、
前記半導体基板は、
前記第１面側に設けられた少なくとも１つの素子領域と、
前記第２面側において、前記少なくとも１つの素子領域とは反対側に位置する鏡面部と、
前記第２面側において、前記鏡面部を囲んだ粗面部と、
を有する半導体装置。
【請求項５】
前記半導体基板は、前記鏡面部と、前記粗面部と、の間に段差を有する請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置は、例えば、半導体ウェーハ上に拡散層や電極、絶縁層などを形成し、ダイシングによりチップ化して製造される。最近では、その製造過程において、半導体ウェーハの裏面側にイオン注入と熱処理により拡散層を形成する半導体装置がある。この場合、均一な拡散層を形成するために、半導体ウェーハの裏面は鏡面に近い状態となっていることが好ましい。しかしながら、裏面が、鏡面に近い状態となっていると、ダイシングによるチップ化の際に、半導体基板の切断部が弾性変形を起こすことがある。そのため、半導体基板の欠けや裏面メタルのバリが発生しやすくなる。このような欠けやバリは、半導体装置の信頼性に影響を及ぼすことがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２５１６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、信頼性が高い半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
第１面と、前記第１面とは反対の第２面と、を有する半導体ウェーハの前記第１面側に、複数の素子領域と、前記複数の素子領域のうちの隣り合う２つの素子領域の間のダイシングラインと、を形成する工程と、前記第２面を鏡面にする工程と、前記第２面側において、前記複数の素子領域のうちの少なくとも１つの素子領域の反対側に位置する鏡面部と、前記ダイシングラインの反対側に位置する粗面部と、を形成する工程と、前記半導体ウェーハを前記少なくとも１つの素子領域を含むチップに分離する工程と、を有する。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る半導体装置を例示する模式図である。
【図２】実施形態に係るウェーハを例示する模式図である。
【図３】実施形態に係る半導体装置の製造過程を例示する模式図である。
【図４】図３に続く製造過程を例示する模式断面図である。
【図５】図４に続く製造過程を例示する模式断面図である。
【発明を実施するための形態】
【０００７】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【０００８】
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
【０００９】
図１（ａ）は、実施形態に係る半導体装置を例示する模式平面図である。図１（ｂ）は、図１に表した半導体装置のＡ−Ａ線断面図である。本実施形態に係る半導体装置１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
【００１０】
半導体装置１は、半導体基板１０を備える。半導体基板１０は、例えば、第１面１０ａと、第１面１０ａとは反対側の第２面１０ｂと、を有する。半導体基板１０は、素子領域２０と、鏡面部３０と、粗面部４０と、を有する。素子領域２０は、第１面１０ａ側に設けられる。鏡面部３０及び粗面部４０は、ともに第２面１０ｂ側に設けられる。
【００１１】
鏡面部３０は、第２面１０ｂにおいて、素子領域２０の反対側に設けられる。粗面部４０は、鏡面部３０と、半導体基板１０の外縁と、の間に設けられる。粗面部４０は、鏡面部３０を囲むように設けられる。
【００１２】
鏡面部３０は平坦な表面を有し、粗面部４０はその表面に微細な凹凸を有する。鏡面部３０において、理想的な凹凸の無い平坦な面を設けることは難しい。従って、鏡面部３０は次のように定義できる。例えば、鏡面部３０は、粗面部４０よりも、段差が小さい凹凸を有する。または、鏡面部３０における凸部の間隔は、粗面部４０における凸部の間隔よりも広い。もしくは、鏡面部３０における光の反射率は、粗面部４０における光の反射率よりも高い。
【００１３】
半導体基板１０は、少なくとも１つの素子領域２０を有する。素子領域２０には、半導体素子が設けられる。半導体素子は、例えば、ＩＧＢＴである。ＩＧＢＴは、半導体基板１０の裏面側にｐ形半導体層５０を有する。
【００１４】
半導体装置１は、保護膜６０と、メタル層７０と、段差８０と、をさらに備える。保護膜６０は、第１面１０ａ側に設けられる。保護膜６０は、素子領域２０を覆う。
【００１５】
メタル層７０及び段差８０は、ともに第２面１０ｂ側に設けられる。段差８０は、鏡面部３０と、粗面部４０と、の境界に設けられる。粗面部４０における半導体基板１０のＺ方向の厚さは、鏡面部３０における半導体基板１０のＺ方向の厚さよりも薄い。
【００１６】
メタル層７０は、鏡面部３０、粗面部４０及び段差８０を、それぞれ覆う。メタル層７０は、ｐ形半導体層５０に電気的に接続される。メタル層７０は、例えば、ＩＧＢＴのコレクタ電極である。
【００１７】
次に、図２〜図５を参照して、半導体装置１の製造方法を説明する。図２〜図５は、実施形態に係る半導体装置１の製造過程を説明する模式図である。なお、図３〜図５は、図２におけるＢ−Ｂ断面を表している。
【００１８】
図２は、半導体ウェーハ９０の平面図である。図２は、半導体ウェーハ９０における素子領域２０と、ダイシングライン１００と、を例示したものである。なお、図１に示す半導体基板１０は、半導体ウェーハ９０をチップ化したものである。半導体基板１０の第１面１０ａ側は、半導体ウェーハ９０の第１面９０ａ側に対応する。第２面１０ｂ側は、第２面９０ｂ側に対応する。
【００１９】
図３及び図４は、第１面９０ａを下側にし、第２面９０ｂを上側にした半導体ウェーハ９０の断面を表している。
【００２０】
図３（ａ）に表したように、半導体ウェーハ９０は、第１面９０ａと、第１面９０ａとは反対側の第２面９０ｂと、を有する。半導体ウェーハ９０の第１面９０ａ側において、各素子領域２０の間に、ダイシングライン１００が形成される。また、半導体ウェーハ９０の第１面９０ａ側に、電極１１０が形成される。電極１１０は、例えば、エミッタ電極である。電極１１０は、図示しない部分で、ＩＧＢＴのエミッタ層に電気的に接続される。
【００２１】
図３（ｂ）に表したように、半導体ウェーハ９０は第２面９０ｂ側から薄化される。さらに、第２面９０ｂは、鏡面１２０に研磨される。半導体ウェーハ９０の薄化には、例えば、砥石加工が用いられる。鏡面１２０の形成には、例えば、ＣＭＰ（Chemical Mechanical Polishing）が用いられる。
【００２２】
図３（ｃ）に表したように、例えば、ｐ形半導体層５０が第２面９０ｂ側に形成される。ｐ形半導体層５０は、例えば、ボロン（Ｂ）イオンを、半導体ウェーハ９０に注入することにより形成される。ｐ形半導体層５０は、注入されたボロン（Ｂ）を、熱処理することにより形成される。
【００２３】
図４（ａ）に表したように、第２面９０ｂ上に、レジストマスク１３０が形成される。レジストマスク１３０は、溝１４０を有する。溝１４０は、例えば、フォトリソグラフィにより形成される。溝１４０は、第２面９０ｂに連通している。溝１４０は、ダイシングライン１００の反対側に形成され、Ｙ方向に伸びる。
【００２４】
図４（ｂ）に表したように、鏡面部３０、粗面部４０及び溝１５０が形成される。粗面部４０及び溝１５０は、それぞれ、レジストマスク１３０を用いて、鏡面１２０をエッチングすることにより形成される。粗面部４０は、溝１５０の内面に形成される。鏡面１２０において粗面部４０以外の部分が鏡面部３０となる。
【００２５】
図４（ｃ）に表したように、第２面９０ｂ側にメタル層７０が形成される。メタル層７０は、第２面９０ｂ側を覆う。メタル層７０は、鏡面部３０及び粗面部４０を覆う。メタル層７０は、ｐ形半導体層５０に電気的に接続される。メタル層７０は、例えば、スパッタ法により形成される。
【００２６】
図５（ａ）および（ｂ）は、第１面９０ａを上側にし、第２面９０ｂを下側にした半導体ウェーハ９０の断面を表している。図５（ａ）に表したように、半導体ウェーハ９０をハーフカットすることにより、切り込み部１６０が形成される。ハーフカットには、第１ダイシングブレードが用いられる。切り込み部１６０は、第１面９０ａ側に設けられた溝１７０である。
【００２７】
図５（ｂ）に表したように、半導体ウェーハ９０は切断され、複数のチップに分割される。半導体ウェーハ９０は、第２ダイシングブレードを用いて切断される。第２ダイシングブレードは、第１ダイシングブレードよりも薄い。従って、第２ダイシングブレードの切り代は、Ｘ方向における溝１７０の幅よりも狭い。半導体ウェーハ９０は、第２ダイシングブレードを用いて、溝１７０の中央において切断される。以上の製造過程により、半導体装置１を完成させることができる。
【００２８】
実施形態に係る半導体装置１の製造方法において、半導体ウェーハ９０の第２面９０ｂ側に、鏡面部３０及び粗面部４０が形成される。粗面部４０は、ダイシングライン１００とは反対側に形成される。粗面部４０に形成された凹凸により、粗面部４０における弾性変形が抑えられる。これにより、半導体ウェーハ９０の切断面において、半導体基板１０の欠けやメタル層７０のバリの発生を抑えることができる。そして、半導体装置１の信頼度を向上させることができる。
【００２９】
また、半導体装置１の第２面１０ｂ側において、鏡面部３０と、粗面部４０と、の間に段差８０が設けられている。例えば、半導体装置１をパッケージに組み立てる際に、段差８０は、粗面部４０がマウント面に接することを防ぐ。よって、切断面にメタル層７０のバリがあったとしても、それがマウント面に接することを回避し、ボイドを減少させることができる。したがって、半導体装置１の信頼度を向上させることができる。
【００３０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３１】
１・・・半導体装置、  １０・・・半導体基板、  １０ａ、９０ａ・・・第１面、  １０ｂ、９０ｂ・・・第２面、  ２０・・・素子領域、  ３０・・・鏡面部、  ４０・・・粗面部、  ５０・・・ｐ形半導体層、  ６０・・・保護膜、  ７０・・・メタル層、  ８０・・・段差、  ９０・・・半導体ウェーハ、  １００・・・ダイシングライン、  １１０・・・電極、  １２０・・・鏡面、  １３０・・・レジストマスク、  １４０、１５０、１７０・・・溝、  １６０・・・切り込み部
【図１】
2016058610.tif 000003
【図２】
2016058610.tif 000004
【図３】
2016058610.tif 000005
【図４】
2016058610.tif 000006
【図５】
2016058610.tif 000007