(57)【要約】【課題】接合層におけるクラックの発生を抑制し、絶縁信頼性に優れた半導体パワーモジュールの製造方法を提供すること。【解決手段】準備工程において、キャビティ５０が貫通形成された第１ガラスシート６１と、第１ガラスシート６１の両面に配置される複数の第２ガラスシート６２とを準備する。積層工程では、キャビティ５０にパワー半導体素子１２を収容するとともに、配線基板１１の第１面１１ａ上に第１ガラスシート６１及び複数の第２ガラスシート６２を積層する。焼成工程では、第１ガラスシート６１及び第２ガラスシート６２を厚み方向に加圧した状態で焼成し接合層を形成する。第１ガラスシート６１の焼結収縮後のシート厚みが、パワー半導体素子１２の厚みの０．８倍以上１．２倍以下となる第１ガラスシート６１を用いて、積層工程を行う。【選択図】図７
2016058415.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体素子と、
前記パワー半導体素子に電気的に接続される導体層が形成された第１面を有する配線基板と、
ガラス材料を主成分として形成される絶縁接合部を有し、前記配線基板の前記第１面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層と
を備える半導体パワーモジュールの製造方法であって、
前記パワー半導体素子を収容するキャビティが貫通形成された第１ガラスシートと、前記キャビティの開口を塞ぐように前記第１ガラスシートの表裏の両面に配置される複数の第２ガラスシートとを準備する準備工程と、
前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第１面上に前記第１ガラスシート及び複数の前記第２ガラスシートを積層する積層工程と、
前記積層工程後の前記第１ガラスシート及び前記第２ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程と
を含み、
前記焼成工程における前記第１ガラスシートの厚み方向での焼結収縮率と前記第１ガラスシートの厚みとを乗算することで求められる焼結収縮後のシート厚みが、前記パワー半導体素子の厚みの０．８倍以上１．２倍以下となる前記第１ガラスシートを用いて、前記積層工程を行う
ことを特徴する半導体パワーモジュールの製造方法。
【請求項２】
前記第１ガラスシートの焼結収縮率は、８０％以下であることを特徴とする請求項１に記載の半導体パワーモジュールの製造方法。
【請求項３】
前記焼成工程における加圧条件として、前記配線基板、前記第１ガラスシート及び複数の前記第２ガラスシートを重ね合わせて積層してなる積層体に対して１３０ｇ／ｃｍ２以上の圧力を加えることを特徴とする請求項１または２に記載の半導体パワーモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体素子と、配線基板と、接合層とを備える半導体パワーモジュールの製造方法に関するものである。
【背景技術】
【０００２】
ビア導体や配線が形成された配線基板とパワー半導体素子とをガラス材料からなる接合層を介して接合してなる半導体パワーモジュールが従来提案されている（例えば特許文献１等参照）。
【０００３】
特許文献１に開示されている半導体パワーモジュールでは、パワー半導体素子を封止する接合層の上面に配線基板が接合され、接合層の下面に放熱基板が接合されており、パワー半導体素子で発生する熱は主に放熱基板によって外部に放熱される。この半導体パワーモジュールでは、パワー半導体素子を収容するキャビティを有するガラスシートと、キャビティ内に収容されるパワー半導体素子の電極が形成された表面側を覆うように配置されるガラスシートとを用い、それらガラスシートを焼成することで接合層が形成されている。そして、パワー半導体素子のゲート電極を有する一方の表面の電極は、接合層に形成されたビア導体を介して配線基板に接続され、パワー半導体素子の他方の表面の電極は、金属製のバンプを介して放熱基板に接続されている。
【０００４】
また、キャビティを有するガラスシートとキャビティを塞ぐようにそのガラスシートの両面に配置される複数のガラスシートとを積層して接合層を形成するようにした半導体パワーモジュールが開発されている。具体的には、キャビティの開口を塞ぐよう配置される複数のガラスシートにおいて、パワー半導体素子の各電極に対応する位置に貫通孔が設けられ、それら貫通孔内に導電ペーストが充填される。そして、キャビティ内にパワー半導体素子を収納して複数のガラスシートを積層し、その積層方向に加圧した状態で各ガラスシートを焼成する。この結果、各ガラスシートの焼結と同時に導電ペーストが焼結し、ガラス材料を主成分とする絶縁接合部と、パワー半導体素子等に接続されるビア導体とを有する接合層が形成される。またこのとき、配線基板、パワー半導体素子及び放熱基板が接合層を介して接合されて半導体パワーモジュールが製造される。
【０００５】
このように、キャビティを有するガラスシートの両面に複数のガラスシートを配置して接合層を形成する場合、パワー半導体素子の一方の表面の電極及び他方の表面の電極は、接合層に形成されたビア導体を介して配線基板及び放熱基板に接続される。この場合、半導体パワーモジュールにおいて、配線基板とパワー半導体素子との接続構造及び放熱基板とパワー半導体素子との接続構造が同じビア導体による接続構造となるため、それらの接続信頼性を高めることが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−１９７２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、半導体パワーモジュールの接合層をなす絶縁接合部において、パワー半導体素子の表裏面側での絶縁性を確保するためには、各ガラスシートの焼結収縮を促し、十分に緻密化した絶縁都合部を形成する必要がある。このため、各ガラスシートの積層方向に比較的に大きな力を加えながら焼成を行うことで接合層を形成している。
【０００８】
ところが、キャビティを有するガラスシートの厚みをパワー半導体素子と等しくすると、ガラスシートの焼結収縮により、パワー半導体素子の厚みよりもシート厚みが薄くなってしまう。この場合、接合層においてその厚み方向にパワー半導体素子がある部分（パワー半導体素子を挟み込むガラスシートの部分）とパワー半導体素子がない部分とでは、焼結による収縮率が異なってしまう。つまり、接合層において、厚み方向にパワー半導体素子がある部分では焼結時に圧力が十分に加わるため絶縁接合部が緻密になる一方、厚み方向にパワー半導体素子がない部分では焼結時に圧力が不足するため絶縁接合部の緻密度が低くなってしまう。
【０００９】
より詳しくは、接合層を形成する各ガラスシートは、焼成時に揮発する成分（バインダ等の有機成分）を含んでいる。このため、配線基板と放熱基板とで各ガラスシートを挟み込む形で接合層を焼成する場合、揮発したガスを接合層から完全に抜くことは困難であり、焼成時にその一部がボイドとして接合層に残ってしまう。この場合、パワー半導体素子がなく焼結時の圧力が不足する部分にボイドが偏って分布することになる。このような緻密度が不均一な絶縁接合部によって接合層の強度の低下を招く。さらに、接合層をなす絶縁接合部の緻密度が変わる境界線となる箇所が、焼結冷却時やパワー半導体素子の駆動時に発生する熱応力の集中する領域として、パワー半導体素子の角部の近傍に形成される。従って、接合層においてパワー半導体素子の角部の近傍からクラックが発生し、沿面放電が生じ易くなってしまう。
【００１０】
また、特許文献１の接合層は、２枚のガラスシートを用いて形成されているが、それらガラスシートにおいてキャビティを有する一方のガラスシートは、パワー半導体素子よりも若干厚く（キャビティの高さがパワー半導体素子よりも高く）なるように形成されている。そして、２枚のガラスシートを積層して焼成することにより、ガラス材料の流動によって、キャビティとパワー半導体素子との間に形成される隙間（ギャップ欠損部）を補填するようにして接合層が形成されている。このように接合層を形成する場合でも、キャビティを有するガラスシートとして焼結収縮後の厚みがパワー半導体素子の厚みと大きく異なるシートを用いると、上記のような緻密度が不均一な絶縁接合部が形成されるため接合部の強度が低下してしまう。このため、接合層におけるパワー半導体素子の角部の近傍にてクラックが発生し、接合層をなす絶縁接合部での絶縁性が低下するといった問題が生じる。
【００１１】
本発明は上記の課題に鑑みてなされたものであり、その目的は、接合層におけるクラックの発生を抑制し、絶縁信頼性に優れた半導体パワーモジュールの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
そして上記課題を解決するための手段（手段１）としては、パワー半導体素子と、前記パワー半導体素子に電気的に接続される導体層が形成された第１面を有する配線基板と、ガラス材料を主成分として形成される絶縁接合部を有し、前記配線基板の前記第１面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層とを備える半導体パワーモジュールの製造方法であって、前記パワー半導体素子を収容するキャビティが貫通形成された第１ガラスシートと、前記キャビティの開口を塞ぐように前記第１ガラスシートの表裏の両面に配置される複数の第２ガラスシートとを準備する準備工程と、前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第１面上に前記第１ガラスシート及び複数の前記第２ガラスシートを積層する積層工程と、前記積層工程後の前記第１ガラスシート及び前記第２ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程とを含み、前記焼成工程における前記第１ガラスシートの厚み方向での焼結収縮率と前記第１ガラスシートの厚みとを乗算することで求められる焼結収縮後のシート厚みが、前記パワー半導体素子の厚みの０．８倍以上１．２倍以下となる前記第１ガラスシートを用いて、前記積層工程を行うことを特徴する半導体パワーモジュールの製造方法がある。
【００１３】
手段１に記載の発明によると、キャビティが形成される第１ガラスシートは、焼成後においてもパワー半導体素子に対応した厚みを保持できるように、焼結収縮率を考慮して従来よりも厚く形成される。具体的には、第１ガラスシートの焼結収縮後のシート厚みが、パワー半導体素子の厚みの０．８倍以上１．２倍以下となる第１ガラスシートが形成される。そして、その第１ガラスシートを用いて積層工程が行われる。このようにすると、焼結後の接合層における第１ガラスシートから形成される部分の厚みとパワー半導体素子の厚みとの差が小さくなる。従って、接合層において、第１ガラスシートの表裏に配置される第２ガラスシートから形成される部分では、従来技術のような焼成時にかかる圧力の偏りを解消することができる。つまり、第２ガラスシートの焼成時において、パワー半導体素子の上下に位置してパワー半導体素子を挟み込む部分とそれ以外の部分（第１ガラスシートを挟み込む部分）とで同等の圧力が加わる。このため、従来技術のようにボイドが偏って分布することが回避され、均一な緻密度で接合層を形成することができる。この結果、接合層における部分的な強度の低下が回避されるため、パワー半導体素子の角部に対応する箇所でのクラックの発生を抑制することができる。従って、沿面放電等を確実に防止することができ、半導体パワーモジュールの絶縁信頼性を高めることができる。
【００１４】
第１ガラスシートの焼結収縮率は、８０％以下であってもよい。この場合でも、焼結収縮率を考慮して第１ガラスシートを厚く形成することにより、均一な緻密度で接合層を形成することができる。
【００１５】
焼成工程における加圧条件として、配線基板、第１ガラスシート及び複数の第２ガラスシートを重ね合わせて積層してなる積層体に対して１３０ｇ／ｃｍ２以上の圧力を加えてもよい。このような高い圧力を加えると、第１ガラスシートの焼結収縮率が大きくなるが、その焼結収縮率を考慮して第１ガラスシートを厚く形成することにより、均一な緻密度で接合層を形成することができる。
【００１６】
第１ガラスシート及び第２ガラスシートを形成するガラス材料として、３００℃〜８００℃の温度範囲においてガラス転移温度を有して流動性を示す材料が用いられる。具体的には、第１ガラスシート及び第２ガラスシートの形成材料として、例えばＺｎＯ、Ｂ２Ｏ３及びＮａ２Ｏを主成分とするガラス材料を含んでいてもよい。また、各ガラスシートの形成材料としては、ＺｎＯ、Ｂ２Ｏ３及びＳｉＯ２を主成分とするガラス材料、Ｎａ２Ｏ３、Ｂ２Ｏ３及びＳｉＯ２を主成分とするガラス材料、Ｂｉ２Ｏ３及びＢ２Ｏ３を主成分とするガラス材料等を含んでいてもよい。
【００１７】
パワー半導体素子の厚みは３００μｍ以上であってもよい。このような厚さを有するパワー半導体素子を第１ガラスシートのキャビティに収容して接合層を形成すると、ガラスシートの焼結収縮によって緻密度が不均一となる場合がある。これに対して、本発明のように、焼結収縮率を考慮して第１ガラスシートを厚く形成することにより、均一な緻密度で接合層を形成することができるため、接合層におけるクラックの発生を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施の形態における半導体パワーモジュールの概略構成を示す断面図。
【図２】第１ガラスシート及び第２ガラスシートの準備工程を示す説明図。
【図３】導電ペーストの充填工程を示す説明図。
【図４】積層工程において配線基板の第１面に第２ガラスシートを接着した状態を示す説明図。
【図５】積層工程において第２ガラスシートの表面に第１ガラスシートを接着した状態を示す説明図。
【図６】積層工程においてキャビティ内にパワー半導体素子を収容した状態を示す説明図。
【図７】積層工程において第１ガラスシートの表面に第２ガラスシートを接着した状態を示す説明図。
【図８】積層体の焼成工程を示す説明図。
【図９】本実施の形態の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。
【図１０】比較例１の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。
【発明を実施するための形態】
【００１９】
以下、本発明を半導体パワーモジュールに具体化した一実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態の半導体パワーモジュール１０の概略構成を示す断面図である。
【００２０】
図１に示されるように、半導体パワーモジュール１０は、配線基板１１と、複数のパワー半導体素子１２と、接合層１３と、放熱基板１４とを備える。本実施の形態の半導体パワーモジュール１０は、例えば自動車等における電力制御等に用いられる。半導体パワーモジュール１０において、パワー半導体素子１２は、接合層１３の平面方向における横方向及び縦方向に所定の間隔をあけて２つずつ配設されている。つまり、本実施の形態の半導体パワーモジュール１０は、４つのパワー半導体素子１２を備えている。
【００２１】
パワー半導体素子１２は、例えばＳｉＣ（シリコンカーバイド）のパワー半導体素子である。パワー半導体素子１２は、矩形板状に形成されており、縦横の寸法が４ｍｍ×４ｍｍ、厚みが５００μｍである。パワー半導体素子１２において、一方の表面１２ａ（図１の上面）にゲート電極２１及びソース電極２２が設けられ、他方の表面１２ｂ（図１の下面）にドレイン電極２３が設けられている。なお、パワー半導体素子１２のドレイン電極２３は、表面全体に形成されたベタ電極となっている。
【００２２】
配線基板１１は、第１面１１ａ（図１では下面）及び第２面１１ｂ（図１では上面）を有する。配線基板１１は、複数のセラミック絶縁層からなる多層基板であり、内層に複数の配線３２とそれら複数の配線３２間を接続するビア導体３３とを備えている。配線基板１１において、第１面１１ａには、パワー半導体素子１２と接続するための複数の接続パッド３５（導体層）が形成され、第２面１１ｂには、ＩＣチップ３６やチップコンデンサ（図示略）などのチップ部品を搭載するための複数の接続パッド３７が形成されている。なお、配線基板１１の第１面１１ａ及び第２面１１ｂには、各接続パッド３５，３７以外の配線が形成されていてもよい。
【００２３】
放熱基板１４は、放熱性に優れた熱伝導性のよいセラミック材料を用いて形成された基板であり、一方の表面１４ａ（図１では上面）には、パワー半導体素子１２に電気的に接続される接続パッド４２や配線４３などの導体層４４が形成されている。半導体パワーモジュール１０において、放熱基板１４は、接合層１３を介して配線基板１１の第１面１１ａの上方に接合されている。
【００２４】
接合層１３は、ガラス材料を主成分として形成された絶縁接合部４６と、パワー半導体素子１２に電気的に接続される複数のビア導体（貫通導体部）４７とを有している。ここで、絶縁接合部４６の主成分とは、絶縁接合部４６中に５０体積％以上含有される材料のことを言う。本実施の形態の絶縁接合部４６を形成するガラス材料として、例えばＺｎＯ、Ｂ２Ｏ３及びＮａ２Ｏを主成分とするガラス材料が用いられる。絶縁接合部４６は、ガラス材料に加えて無機フィラーを含む。無機フィラーは、例えばアルミナからなる粒径が２〜３μｍ程度のフィラーである。
【００２５】
ビア導体４７は、絶縁接合部４６のうちパワー半導体素子１２と配線基板１１の接続パッド３５との間に形成される部位とパワー半導体素子１２と放熱基板１４の接続パッド４２との間に形成される部位とをそれぞれ貫通する複数の貫通孔４８内に形成されている。ビア導体４７は、導電性の金属を主体として形成されている。導電性の金属としては、例えば、銀、銅、錫、アルミニウムなどが用いられる。本実施の形態におけるビア導体４７は、金属粒子を含む導電ペーストを焼成することで形成されている。なお、ビア導体４７の直径は、例えば２００μｍ程度であり、ビア導体４７の高さは、例えば３００μｍ程度である。
【００２６】
本実施の形態の接合層１３は、３枚のガラスシートを積層してそれらを焼結することで形成されている。つまり、絶縁接合部４６は、パワー半導体素子１２の収容スペースであるキャビティ５０が設けられた第１絶縁部５１と、その第１絶縁部５１の上下にそれぞれ設けられる第２絶縁部５２とを備える。接合層１３の絶縁接合部４６において、パワー半導体素子１２の上下に配設される第２絶縁部５２にビア導体４７が形成されている。
【００２７】
接合層１３の絶縁接合部４６において、第１絶縁部５１の厚さは、パワー半導体素子１２の厚さとほぼ等しく５００μｍ程度である。また、パワー半導体素子１２の上部における第２絶縁部５２の厚み、及びパワー半導体素子１２の下部における第２絶縁部５２の厚みは、ビア導体４７の高さと等しく、３００μｍ程度である。従って、本実施の形態における接合層１３の厚みは、１１００μｍ程度となっている。また、接合層１３の縦横のサイズは、配線基板１１及び放熱基板１４の縦横のサイズと等しく、例えば２０ｍｍ×２０ｍｍである。
【００２８】
半導体パワーモジュール１０において、パワー半導体素子１２の上面１２ａにあるゲート電極２１及びソース電極２２は、接合層１３においてパワー半導体素子１２の上側に設けられたビア導体４７を介して配線基板１１に接続されている。また、パワー半導体素子１２の下面１２ｂにあるドレイン電極２３は、接合層１３においてパワー半導体素子１２の下側に設けられたビア導体４７を介して放熱基板１４に接続されている。
【００２９】
次に、半導体パワーモジュール１０の製造方法について詳述する。
【００３０】
先ず、配線基板１１及び放熱基板１４を作製し各基板１１，１４を準備する。なお、配線基板１１及び放熱基板１４を作製する製造方法は、従来周知の方法であるためここではその説明を省略する。
【００３１】
また、パワー半導体素子１２を収容するキャビティ５０が形成された第１ガラスシート６１と、キャビティ５０を塞ぐように第１ガラスシート６１の表裏の両面に配置される複数の第２ガラスシート６２とを準備する準備工程を行う。具体的には、ＺｎＯ、Ｂ２Ｏ３及びＮａ２Ｏを主成分とする粉末ガラス（ガラス材料）と、アルミナ等からなる粒径が２〜３μｍ程度の無機フィラーと、熱分解性の有機結着材と、有機溶媒や水などの溶媒とを混練してスラリーを形成する。そして、そのスラリーをドクターブレード法によって薄いシート状に成形する。さらに、得られた複数枚のガラスシートを積層圧着して乾燥することにより、例えば７４０μｍ程度の厚さを有する第１ガラスシート６１を作製する。これと同様に、複数枚のガラスシートを積層圧着して乾燥することにより、例えば４５０μｍ程度の厚さを有する第２ガラスシート６２を作製する。なお、各ガラスシートの成形方法としては、ドクターブレード法以外に、押し出し成形等の手法を用いてもよい。
【００３２】
その後、第１ガラスシート６１の所定の位置（パワー半導体素子１２の収容位置）に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、シート上面６１ａ及びシート下面６１ｂに開口するキャビティ５０を貫通形成する（図２参照）。キャビティ５０のサイズは、パワー半導体素子１２の外形サイズよりも若干（例えば数百μｍ）大きくなるように形成する。
【００３３】
また、第２ガラスシート６２の所定の位置に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、複数の貫通孔４８を形成する（図２参照）。ここでは、配線基板１１側の接続パッド３５とパワー半導体素子１２とで挟まれる部位及び放熱基板１４側の接続パッド４２とパワー半導体素子１２とで挟まれる部位に貫通孔４８がそれぞれ形成される。そして、図３に示されるように、第２ガラスシート６２の各貫通孔４８内に、スクリーン印刷によりビア導体４７となる導電ペースト６５を充填する（充填工程）。なおここでは、導電ペースト６５として、ガラスシート６１，６２のガラス軟化点よりも低温で焼結するメタルペースト、例えばナノ銀ペーストが用いられる。また、導電ペースト６５の充填には、スクリーン印刷以外に、ディスペンサによる吐出などの方法を用いてもよい。
【００３４】
次に、第１ガラスシート６１のキャビティ５０にパワー半導体素子１２を収容するとともに、配線基板１１の第１面１１ａ上に１枚の第１ガラスシート６１及び２枚の第２ガラスシート６２を積層する積層工程を行う。具体的には、先ず、配線基板１１の第１面１１ａに圧着溶剤を塗布する。その後、配線基板１１の第１面１１ａの接続パッド３５の位置と、導電ペースト６５を充填した各貫通孔４８の位置とを位置合わせして配線基板１１の第１面１１ａに第２ガラスシート６２を接着する（図４参照）。さらに、第２ガラスシート６２の表面６２ａに圧着溶剤を塗布した後、各貫通孔４８の位置とキャビティ５０の位置とを位置合わせして第２ガラスシート６２の表面６２ａに第１ガラスシート６１を接着する（図５参照）。次に、パワー半導体素子１２のゲート電極２１及びソース電極２２側の表面１２ａを下方に向けた状態で第１ガラスシート６１のキャビティ５０内にパワー半導体素子１２を収容するとともに、パワー半導体素子１２を第２ガラスシート６２の表面６２ａに仮固定する（図６参照）。
【００３５】
この後、第１ガラスシート６１の表面６１ａに圧着溶剤を塗布した後、パワー半導体素子１２の位置と各貫通孔４８の位置とを位置合わせして第１ガラスシート６１の表面６１ａに第２ガラスシート６２を接着する（図７参照）。さらに、第２ガラスシート６２の表面６２ａに圧着溶剤を塗布した後、各貫通孔４８の位置と放熱基板１４の接続パッド４２の位置とを位置合わせして第２ガラスシート６２の表面６２ａに放熱基板１４を接着する。以上の積層工程によって、図８に示されるように、配線基板１１と放熱基板１４との間に未焼成のガラスシート６１，６２を積層してなる積層体７０を得る。
【００３６】
次に、絶縁接合部４６となる各ガラスシート６１，６２を焼成して接合層１３を形成する焼成工程を行う。具体的には、図示しない焼成炉内の固定台の上に、放熱基板１４を下側にした状態で積層体７０を載置する。そして、積層体７０の上面７０ａ側（配線基板１１の第２面１１ｂ側）に５５０ｇの重石７１（図８参照）を載せ、積層体７０に対して１３８ｇ／ｃｍ２の圧力を加えた状態で、各ガラスシート６１，６２を焼成する。本実施の形態では、低酸素雰囲気下、６５０℃、１時間の焼成条件で、各ガラスシート６１，６２を焼成し接合層１３を形成する。この結果、配線基板１１、パワー半導体素子１２、接合層１３及び放熱基板１４が一体化して、図１に示す半導体パワーモジュール１０が製造される。
【００３７】
本実施の形態の焼成工程では、焼結済みの焼きあがった配線基板１１及び放熱基板１４でガラスシート６１，６２を挟み込んだ状態で厚み方向に加圧しており、上述した焼成条件で各ガラスシート６１，６２を焼成する場合、ガラスシート６１，６２の厚み方向での焼結収縮率は６８％となる。この場合、焼結後の接合層１３において、第１ガラスシート６１が焼結してなる第１絶縁部５１の厚さは、パワー半導体素子１２とほぼ等しく５００μｍ程度となる。
【００３８】
従って、接合層１３において、第１絶縁部５１の表裏に配置される第２絶縁部５２では焼成時にかかる圧力が均一になる。つまり、第２絶縁部５２において、パワー半導体素子１２の上下に位置してパワー半導体素子１２を挟み込んでいる部分とそれ以外の部分（第１絶縁部５１を挟み込んでいる部分）とで同等の圧力が加わる。このため、大きさの異なるボイドが偏って分布することが回避され、均一な緻密度で絶縁接合部４６が形成される。この結果、接合層１３において、従来のような強度低下が抑制されるため、図９に示されるように、パワー半導体素子１２の角部１２ｃからクラックが発生することが抑制される。なお、図９は、図示しないマイクロスコープを用い、１０倍に拡大して観察した接合層１３の断面を示す拡大断面図である。
【００３９】
また、上記の製造方法において、第１ガラスシート６１の厚み及びパワー半導体素子１２の厚みを変更して半導体パワーモジュール１０の複数のサンプル（実施例１〜実施例４、及び比較例１）を作製した。そして、接合層１３におけるクラックの有無を確認した。その結果を表１に示している。
【表１】
2016058415.tif 000003
【００４０】
実施例１のサンプルでは、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを６３５μｍとして半導体パワーモジュール１０を作製し、実施例２のサンプルでは、上記実施の形態のように、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを７４０μｍとして半導体パワーモジュール１０を作製した。また、実施例３のサンプルでは、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを８６５μｍとして半導体パワーモジュール１０を作製し、実施例４のサンプルでは、パワー半導体素子１２の厚みを１０００μｍ、第１ガラスシート６１の厚みを１４８０μｍとして半導体パワーモジュール１０を作製した。さらに、比較例１のサンプルでは、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを５６０μｍとして半導体パワーモジュール１０を作製した。
【００４１】
各サンプルにおいて、第１ガラスシート６１のガラス材料（Ｎａ２Ｏ−Ｂ２Ｏ３−ＺｎＯ）、焼成工程での加圧条件（１３８ｇ／ｃｍ２）及び焼成条件（低酸素雰囲気下、６５０℃、１時間の条件）は全て同じであり、第１ガラスシート６１の厚み方向での焼結収縮率は６８％となる。焼結収縮率は、焼成工程の前後において第１ガラスシート６１の実際の厚さを測定し、それらを比較することで求めることができる。また、表１には、パワー半導体素子１２の厚みに対する第１ガラスシート６１の厚みの比率（シート厚／素子厚）、及びパワー半導体素子１２の厚みに対する第１ガラスシート６１の焼結収縮後のシート厚みの比率（収縮後シート厚／素子厚）を示している。なお、焼結収縮後のシート厚みは、第１ガラスシート６１の厚み方向での焼結収縮率と第１ガラスシート６１の厚みとを乗算することで求められる厚みであり、第１絶縁部５１の厚みと等しくなる。
【００４２】
表１に示されるように、各実施例１〜実施例４のサンプルでは、パワー半導体素子１２の厚みよりも厚い第１ガラスシート６１、具体的には、パワー半導体素子１２の厚みに対して１．２倍以上１．８倍以下の厚みを有する第１ガラスシート６１を用いて半導体パワーモジュール１０を作製している。つまり、各実施例１〜実施例４のサンプルでは、第１ガラスシート６１の焼結収縮を考慮し、焼結収縮後のシート厚みが、パワー半導体素子１２の厚みの０．８倍以上１．２倍以下となる第１ガラスシート６１を用いて半導体パワーモジュール１０を作製している。このように、実施例１〜実施例４の半導体パワーモジュール１０を作製した場合、接合層１３においてクラックが観察されなかった。なお、実施例１〜実施例４において、マイクロスコープを用いて１０倍の倍率で拡大した接合層１３の断面（図９参照）を表示し、その断面にてクラックが観察されなかったものを無としている。
【００４３】
一方、焼結収縮後のシート厚みが、パワー半導体素子１２の厚みの０．８倍未満となる比較例１のサンプルでは、図１０に示すように、接合層１３において、パワー半導体素子１２の角部１２ｃからクラック７５が生じていることが確認された。この比較例１のサンプルでは、第１ガラスシート６１の焼結収縮により、パワー半導体素子１２の厚みよりもシート厚み（第１絶縁部５１の厚み）が薄くなる。この結果、接合層１３の第２絶縁部５２において、パワー半導体素子１２の上下に位置する部分（パワー半導体素子１２を挟み込んでいる部分）とそれ以外の部分（第１絶縁部５１を挟み込んでいる部分）とで緻密度が不均一となり、接合層１３の強度の低下を招いてしまう。このため、接合層１３において、絶縁接合部４６の緻密度が変わる境界線となる箇所が、焼結冷却時やパワー半導体素子１２の駆動時の熱応力が集中する箇所であるパワー半導体素子１２の角部１２ｃの近傍に形成されるため、角部１２ｃの近傍の絶縁接合部４６にクラック７５が生じてしまう。
【００４４】
従って、本実施の形態によれば以下の効果を得ることができる。
【００４５】
（１）本実施の形態では、焼結収縮後のシート厚みが、パワー半導体素子１２の厚みの０．８倍以上１．２倍以下となる第１ガラスシート６１を用いて積層工程が行われる。このようにすると、接合層１３において、第１ガラスシート６１が焼結してなる第１絶縁部５１の厚みとパワー半導体素子１２の厚みとの差が小さくなる。従って、接合層１３において、第２ガラスシート６２が焼結してなる第２絶縁部５２では、従来技術のような焼成時にかかる圧力の偏りが解消される。つまり、第２ガラスシート６２の焼成時において、パワー半導体素子１２の上下に位置してパワー半導体素子１２を挟み込む部分とそれ以外の部分（第１ガラスシート６１を挟み込む部分）とで同等の圧力が加わるようになる。このため、従来技術のように大きさの異なるボイドが偏って分布することが回避され、均一な緻密度で接合層１３を形成することができる。この結果、接合層１３における部分的な強度の低下が回避されるため、パワー半導体素子１２の角部１２ｃの近傍でのクラック７５の発生を抑制することができる。従って、沿面放電等を確実に防止することができ、半導体パワーモジュール１０の絶縁信頼性を高めることができる。
【００４６】
なお、本発明の実施の形態は以下のように変更してもよい。
【００４７】
・上記実施の形態の積層工程では、配線基板１１の表面１１ａ上に各ガラスシート６１，６２を１枚ずつ接着して積層体７０を形成していたが、これとは逆に、放熱基板１４の表面１４ａ上に各ガラスシート６１，６２を１枚ずつ接着して積層体７０を形成してもよい。また、配線基板１１の表面１１ａや放熱基板１４の表面１４ａに各ガラスシート６１，６２を接着する前に、第１ガラスシート６１のキャビティ５０にパワー半導体素子１２を収容しつつ３枚のガラスシート６１，６２を位置合わせして仮接着し、シート積層体を形成する。その後、配線基板１１の第１面１１ａ上にシート積層体を配置し、さらにその上に放熱基板１４を配置して積層体７０を形成してもよい。
【００４８】
・上記実施の形態の半導体パワーモジュール１０は、４つのパワー半導体素子１２を備えるものであったが、１つのパワー半導体素子１２を備えるものでもよい。勿論、２つや３つのパワー半導体素子１２を備えた半導体パワーモジュールを構成してもよいし、５つ以上の複数のパワー半導体素子１２を備えた半導体パワーモジュールを構成してもよい。
【００４９】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００５０】
（１）手段１において、前記積層工程では、前記パワー半導体素子の厚みに対して１．２倍以上１．８倍以下の厚みを有する前記第１ガラスシートを用いることを特徴する半導体パワーモジュールの製造方法。
【００５１】
（２）手段１において、前記第１ガラスシート及び前記第２ガラスシートの形成材料として、ＺｎＯ、Ｂ２Ｏ３及びＮａ２Ｏを主成分とするガラス材料を含むことを特徴する半導体パワーモジュールの製造方法。
【００５２】
（３）手段１において、前記パワー半導体素子の厚みは３００μｍ以上であることを特徴する半導体パワーモジュールの製造方法。
【００５３】
（４）手段１において、前記パワー半導体素子がＳｉＣのパワー半導体素子であることを特徴する半導体パワーモジュールの製造方法。
【符号の説明】
【００５４】
１０…半導体パワーモジュール
１１…配線基板
１１ａ…第１面
１２…パワー半導体素子
１３…接合層
３５…導体層としての接続パッド
４６…絶縁接合部
５０…キャビティ
６１…第１ガラスシート
６１ａ，６１ｂ…第１ガラスシートの両面
６２…第２ガラスシート
７０…積層体
【図１】
2016058415.tif 000004
【図２】
2016058415.tif 000005
【図３】
2016058415.tif 000006
【図４】
2016058415.tif 000007
【図５】
2016058415.tif 000008
【図６】
2016058415.tif 000009
【図７】
2016058415.tif 000010
【図８】
2016058415.tif 000011
【図９】
2016058415.tif 000012
【図１０】
2016058415.tif 000013