(57)【要約】【課題】トランジスタ基板において、配線毎にスイッチ用トランジスタを追加することなく、基板外部に引き出す配線数を削減できる。【解決手段】トランジスタ基板は、第１回路部と、第２回路部と、を備える。第１回路部および第２回路部の各々は、複数のワードラインと、複数のビットラインと、複数のトランジスタと、複数のトランジスタと対向して配置された共通電極と、を有する。第１回路部および第２回路部の互いに対応するワードラインは、駆動回路の共通の駆動ラインに電気的に接続されている。第１回路部および第２回路部の互いに対応するビットラインは、読出回路の共通の読出ラインに電気的に接続されている。第１回路部の共通電極および第２回路部の共通電極には、一方の共通電極の電位を動作電位にし、他方の共通電極の電位を非動作電位にするセレクタ回路が電気的に接続されている。【選択図】図１
2016118411.tif 000002
【特許請求の範囲】
【請求項１】
第１回路部と、第２回路部と、を備え、
前記第１回路部および前記第２回路部の各々は、
複数のワードラインと、
前記複数のワードラインと交差する向きに延びる複数のビットラインと、
前記複数のワードラインと前記複数のビットラインとの各交点に対応して設けられた複数のトランジスタと、
前記複数のトランジスタと対向して配置された共通電極と、
を有し、
前記第１回路部および前記第２回路部の互いに対応するワードラインは、駆動回路の共通の駆動ラインに電気的に接続されており、
前記第１回路部および前記第２回路部の互いに対応するビットラインは、読出回路の共通の読出ラインに電気的に接続されており、
前記第１回路部の前記共通電極および前記第２回路部の前記共通電極には、一方の共通電極の電位を動作電位にし、他方の共通電極の電位を非動作電位にするセレクタ回路が電気的に接続されている
ことを特徴とするトランジスタ基板。
【請求項２】
前記第１回路部および前記第２回路部の互いに対応するワードラインは、駆動回路の共通の駆動ラインに直列に電気的に接続されており、
前記第１回路部および前記第２回路部の互いに対応するビットラインは、読出回路の共通の読出ラインに並列に電気的に接続されている
ことを特徴とする請求項１に記載のトランジスタ基板。
【請求項３】
前記第１回路部および前記第２回路部の互いに対応するビットラインは、読出回路の共通の読出ラインに直列に電気的に接続されており、
前記第１回路部および前記第２回路部の互いに対応するワードラインは、駆動回路の共通の駆動ラインに並列に電気的に接続されている
ことを特徴とする請求項１に記載のトランジスタ基板。
【請求項４】
前記第１回路部と前記第２回路部とは、互いに別個の基材に設けられている
ことを特徴とする請求項１〜３のいずれかに記載のトランジスタ基板。
【請求項５】
前記複数のトランジスタと前記共通電極との間には、受ける刺激に応じて電気抵抗または静電容量が変化する刺激応答性部材が介在されている
ことを特徴とする請求項１〜４のいずれかに記載のトランジスタ基板。
【請求項６】
前記刺激は、圧力である
ことを特徴とする請求項５に記載のトランジスタ基板。
【請求項７】
前記刺激は、熱、光、電場、および磁場のいずれかである
ことを特徴とする請求項５に記載のトランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ基板に係り、特に大面積センサ用のトランジスタ基板に関する。
【背景技術】
【０００２】
ディスプレイ装置やセンサ装置などの様々な分野において、半導体層を含むトランジスタを有するトランジスタ回路が広く利用されている。例えばトランジスタ回路は、有機ＥＬディスプレイ装置の複数の発光素子を個々に駆動するための駆動回路としてや、圧力センサ装置の複数の位置におけるセンサ信号を各々検出するためのセンサ回路として利用されている。トランジスタ回路は一般に、基材と、基材上に形成された複数のトランジスタ回路と、を備えるトランジスタ基板の形態で提供される。
【０００３】
従来、トランジスタに用いられる半導体材料としては、シリコン、ガリウム砒素やインジウムガリウム砒素などの無機半導体材料が用いられてきた。一方、近年は、有機半導体材料を用いたトランジスタに関する研究も盛んにおこなわれている。有機半導体材料は一般に、無機半導体材料に比べて低い温度で基板上に形成され得る。このため、基板として、フレキシブルなプラスチック基板などを利用することができる。このことにより、機械的衝撃に対する安定性を有し、かつ軽量な半導体素子を提供することが可能となる。また、印刷法等の塗布プロセスを用いて有機半導体材料を基板上に形成することができるので、無機半導体材料が用いられる場合に比べて、多数の有機トランジスタを基板上に効率的に形成することが可能となる。このため、半導体素子の製造コストを低くすることができる可能性がある。これらのことから、有機半導体材料は、有機ＥＬや電子ペーパーなどの駆動回路、または電子タグなどに応用されることが期待されている。
【０００４】
ところで、欠陥が無い、または欠陥が極めて少ないトランジスタ基板を製造するためには、圧力や清浄度が精密に調整された環境が必要になる。従って、基板の面積を拡大することによってトランジスタ基板の大型化を実現することは容易ではない。このような課題を考慮し、複数のトランジスタ基板を、それらが互いに隣接するように並べることにより、大面積のトランジスタアレイを構成することが提案されている。この場合、隣接する２つのトランジスタ基板は、トランジスタ基板上に形成された端子部に、フレキシブル基板を用いて構成された接続部を連結することによって、電気的に接続される。このように複数のトランジスタ基板を互いに連結することは、タイリングとも称される。
【０００５】
上述のように複数のトランジスタ基板を組み合わせて大面積のトランジスタアレイを作成することにより、個々のトランジスタ基板の面積を比較的に小さくすることができる。このため、個々のトランジスタ基板の製造工程において欠陥が生じることを抑制することができる。
【０００６】
ところで、大面積のトランジスタアレイでは、トランジスタ数の増大に伴って、配線数が増加し、駆動回路および読出回路の規模が増大する。
【０００７】
特許文献１では、個々のトランジスタ基板上において一組のビットラインを一組のスイッチ用トランジスタを介して共通の読出ラインに並列に接続することにより、基板外部に引き出す配線数を削減することが提案されている。しかしながら、この場合、ビットライン毎にスイッチ用トランジスタが追加されるため、トランジスタ基板の製造時には、追加されたスイッチ用トランジスタの検査修正が新たに必要となり、歩留まりが低下するという問題がある。
【０００８】
また、特許文献１では、個々のトランジスタ基板上において一組のワードラインを一組のスイッチ用トランジスタを介して共通の駆動ラインに並列に接続することにより、基板外部に引き出す配線数を削減することも提案されている。しかしながら、この場合も、ワードライン毎にスイッチ用トランジスタが追加されるため、トランジスタ基板の製造時には、追加されたスイッチ用トランジスタの検査修正が新たに必要となり、歩留まりが低下するという問題がある。また、一般にトランジスタでは信号の遅延が生じるため、ワードライン毎にスイッチ用トランジスタが追加される構成では、スキャン速度が著しく低下するという問題もある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１４−１１９３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明はこのような点を考慮してなされたものである。本発明の目的は、配線毎にスイッチ用トランジスタを追加することなく、基板外部に引き出す配線数を削減できるトランジスタ基板を提供することにある。
【課題を解決するための手段】
【００１１】
本発明によるトランジスタ基板は、
第１回路部と、第２回路部と、を備え、
前記第１回路部および前記第２回路部の各々は、
複数のワードラインと、
前記複数のワードラインと交差する向きに延びる複数のビットラインと、
前記複数のワードラインと前記複数のビットラインとの各交点に対応して設けられた複数のトランジスタと、
前記複数のトランジスタと対向して配置された共通電極と、
を有し、
前記第１回路部および前記第２回路部の互いに対応するワードラインは、駆動回路の共通の駆動ラインに電気的に接続されており、
前記第１回路部および前記第２回路部の互いに対応するビットラインは、読出回路の共通の読出ラインに電気的に接続されており、
前記第１回路部の前記共通電極および前記第２回路部の前記共通電極には、一方の共通電極の電位を動作電位にし、他方の共通電極の電位を非動作電位にするセレクタ回路が電気的に接続されている。
本発明によるトランジスタ基板において、
前記第１回路部および前記第２回路部の互いに対応するワードラインは、駆動回路の共通の駆動ラインに電気的に接続されており、
前記第１回路部および前記第２回路部の互いに対応するビットラインは、読出回路の共通の読出ラインに電気的に接続されていてもよい。
本発明によるトランジスタ基板において、
前記第１回路部および前記第２回路部の互いに対応するビットラインは、読出回路の共通の読出ラインに直列に電気的に接続されており、
前記第１回路部および前記第２回路部の互いに対応するワードラインは、駆動回路の共通の駆動ラインに並列に電気的に接続されていてもよい。
本発明によるトランジスタ基板において、前記第１回路部と前記第２回路部とは、互いに別個の基材に設けられていてもよい。
本発明によるトランジスタ基板において、前記複数のトランジスタと前記共通電極との間には、受ける刺激に応じて電気抵抗または静電容量が変化する刺激応答性部材が介在されていてもよい。
本発明によるトランジスタ基板において、前記刺激は、圧力であってもよい。
本発明によるトランジスタ基板において、前記刺激は、熱、光、電場、および磁場のいずれかであってもよい。
【発明の効果】
【００１２】
本発明によれば、トランジスタ基板において、配線毎にスイッチ用トランジスタを追加することなく、基板外部に引き出す配線数を削減できる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１の実施の形態によるトランジスタ基板を示す平面図である。
【図２】図２は、図１のトランジスタ基板における要素トランジスタ基板の層構成の一例を示す縦断面図である。
【図３】図３は、図１のトランジスタ基板の回路構成を説明するための図である。
【図４】図４は、本発明の第２の実施の形態によるトランジスタ基板を示す平面図である。
【図５】図５は、本発明の第３の実施の形態によるトランジスタ基板を示す平面図である。
【図６】図６は、本発明の第４の実施の形態によるトランジスタ基板を示す平面図である。
【図７】図７は、図６のトランジスタ基板に接続される中継基板のセレクタ回路を説明するための模式図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施の形態について説明する。なお、本明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。また本明細書において、「基板」や「フィルム」の用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」はシートやフィルムと呼ばれ得るような部材も含む概念である。さらに、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
【００１５】
図１は、本発明の第１の実施の形態によるトランジスタ基板を示す平面図である。
【００１６】
図１に示すように、本実施の形態によるトランジスタ基板１０は、第１方向Ｄ１に隣接して配置された２枚の要素トランジスタ基板１１ａ、１１ｂと、２枚の要素トランジスタ基板１１ａ、１１ｂに対して第１方向Ｄ１と直交する第２方向Ｄ２に隣接して配置された中継基板１５と、を備えている。
【００１７】
このうち２枚の要素トランジスタ基板１１ａ、１１ｂは、各要素トランジスタ基板１１ａ、１１ｂ上に形成された不図示の端子部に、接続部４１を連結することによって、電気的に接続されている。すなわち、２枚の要素トランジスタ基板１１ａ、１１ｂは、第１方向Ｄ１にタイリングされている。
【００１８】
一方、中継基板１５は、第１方向Ｄ１に隣接して配置された２枚の単位中継基板１５ａ、１５ｂを有している。２枚の単位中継基板１５ａ、１５ｂは、各単位中継基板１５ａ、１５ｂ上に形成された不図示の端子部に、接続部４３を連結することによって、電気的に接続されている。また、一方の要素トランジスタ基板１１ａと一方の単位中継基板１５ａとは、各基板上に形成された不図示の端子部に接続部４２ａを連結することによって、電気的に接続されており、他方の要素トランジスタ基板１１ｂと他方の単位中継基板１５ｂとは、各基板上に形成された不図示の端子部に接続部４２ｂを連結することによって、電気的に接続されている。
【００１９】
各接続部４１、４２ａ、４２ｂ、４３は、例えば、フレキシブル基板を用いて構成され得る。
【００２０】
２枚の要素トランジスタ基板１１ａ、１１ｂは、それぞれ、回路部２０ａ、２０ｂを有している。本明細書では、一方の要素トランジスタ基板１１ａの回路部２０ａを第１回路部と呼び、他方の要素トランジスタ基板１１ｂの回路部２０ｂを第２回路部と呼ぶ。第１回路部２０ａと第２回路部２０ｂとは、互いに別個の基材２１に設けられている。基材２１を構成する材料は、第１回路部２０ａまたは第２回路部２０ｂを適切に支持することができる限りにおいて、特に限られることはない。例えば基材２１は、可撓性を有するフレキシブル基板であってもよく、可撓性を有しないリジッド基板であってもよい。
【００２１】
図１に示すように、第１回路部２０ａおよび第２回路部２０ｂの各々は、複数のワードラインＷ１〜Ｗｍと、複数のワードラインＷ１〜Ｗｍと交差する向きに延びる複数のビットラインＢ１〜Ｂｎと、複数のワードラインＷ１〜Ｗｍと複数のビットラインＢ１〜Ｂｎとの各交点に対応して設けられた複数のトランジスタ３０と、複数のトランジスタ３０と対向して配置された共通電極３９と、を有している。図示された例では、複数のワードラインＷ１〜Ｗｍは第１方向Ｄ１に沿って延びており、複数のビットラインＢ１〜Ｂｎは第２方向Ｄ２に沿って延びている。共通電極３９は、複数のトランジスタ３０に跨がって連続的に設けられている。
【００２２】
図２は、要素トランジスタ基板１１ａ、１１ｂの層構成の一例を示す縦断面図である。
【００２３】
図２に示すように、トランジスタ３０は、基材２１の第１面２１ａ上に設けられたゲート電極３１と、ゲート電極３１を覆うように基材２１の第１面２１ａ上に設けられたゲート絶縁膜３２と、互いに一定の間隔を空けて対向するようにゲート絶縁膜３２上に設けられたソース電極３３およびドレイン電極３４と、ソース電極３３およびドレイン電極３４の両方に接するようにソース電極３３とドレイン電極３４との間に設けられた半導体層３５と、ソース電極３３、ドレイン電極３４および半導体層３５を覆うように設けられた絶縁層３６と、を有している。
【００２４】
このうち絶縁層３６上には第１電極３７が設けられており、この第１電極３７は、絶縁層３６の一部に形成された貫通孔３６ａを介してソース電極３３またはドレイン電極３４に電気的に接続されている。図２に示す例においては、貫通孔３６ａがドレイン電極３４上に形成されており、この貫通孔３６ａを介してドレイン電極３４と第１電極３７とが電気的に接続されている。なお、第１電極３７は、貫通孔３６ａ内の全域に充填されていてもよく、あるいは貫通孔３６ａの壁面上にのみ設けられていてもよい。
【００２５】
また、図２に示すように、第１電極３７上には、受ける刺激に応じて電気抵抗または静電容量が変化する刺激応答性部材３８が設けられており、共通電極３９は、刺激応答性部材３８上に設けられている。すなわち第１電極３７と共通電極３９との間には刺激応答性部材３８が介在されている。共通電極３９上には、絶縁性を有するオーバーコート層２６が設けられていてもよい。
【００２６】
ゲート電極３１、ゲート絶縁膜３２、ソース電極３３、ドレイン電極３４、絶縁層３６、第１電極３７および共通電極３９の各々を構成する材料としては、トランジスタにおいて用いられる公知の材料が用いられ得る。具体的には、例えば、特開２０１３−６８５６２号公報に開示されている材料を用いることができる。
【００２７】
半導体層３５を構成する材料としては、無機半導体材料または有機半導体材料のいずれが用いられてもよいが、好ましくは有機半導体材料が用いられる。有機半導体材料としては、ペンタセン等の低分子系有機半導体材料や、ポロピロール類等の高分子有機半導体材料が用いられ得る。より具体的には、特開２０１３−２１１９０号公報において開示されている低分子系有機半導体材料や高分子有機半導体材料を用いることができる。ここで「低分子有機半導体材料」とは、例えば、分子量が１００００未満の有機半導体材料を意味している。
【００２８】
本実施の形態では、刺激応答性部材３８は、感圧体である。感圧体３８は、感圧体３８に加えられる圧力に応じて、圧力が加えられた方向、ここでは厚み方向における感圧体３８の電気抵抗が変化するように構成されている。すなわち感圧体３８は、いわゆる感圧導電体として構成されている。感圧体３８は、具体的には、例えば、シリコーンゴムなどのゴムと、ゴムに添加されたカーボンなどの複数の導電性を有する粒子と、を含んでいる。
【００２９】
図２に示す例において、要素トランジスタ基板１１ａ、１１ｂの一部分において要素トランジスタ基板１１ａ、１１ｂに圧力が加えられると、圧力を加えられた部分において、感圧体３８が厚み方向において圧縮される。この結果、厚み方向において感圧体３８内の粒子が互いに接触し、厚み方向における感圧体３８の電気抵抗が低くなる。このため、圧力が加えられた感圧体３８に対応するトランジスタ３０においては、ソース電極３３およびドレイン電極３４間に流れる電流が増加する。従って、各トランジスタ３０に流れる電流値を検出することにより、要素トランジスタ基板１１ａ、１１ｂに加えられている圧力の分布を算出することができる。
【００３０】
図１に戻って、複数のワードラインＷ１〜Ｗｍは、それぞれ、第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０のゲート電極３１に電気的に接続されており、第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０をオン状態にするための制御信号を伝達するようになっている。例えば、図１の紙面において最も下側に位置づけられた第１ワードラインＷ１は、第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０のゲート電極３１に電気的に接続されている。このため、トランジスタ３０がＰ型である場合、トランジスタ３０のソース電極３３に対するゲート電極３１の電圧が負になるように、第１ワードラインＷ１に電圧を印加することにより、第１ワードラインＷ１に接続された複数のトランジスタ３０を同時にオン状態にすることができる。
【００３１】
また、複数のビットラインＢ１〜Ｂｎは、それぞれ、第２方向Ｄ２に沿って並ぶ複数のトランジスタ３０のソース電極３３に電気的に接続されており、刺激応答性導電体３８の電気抵抗や静電容量に関する情報を含む検出信号を伝達するようになっている。例えば、図１の紙面において最も左側に位置づけられた第１ビットラインＢ１は、第２方向Ｄ２に沿って並ぶ複数のトランジスタ３０のソース電極３３に電気的に接続されている。この場合、第１ビットラインＢ１には、第１ビットラインＢ１に接続された複数のトランジスタ３０のうち、ワードラインＷ１〜Ｗｍからの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。
【００３２】
図１に示す要素トランジスタ基板１１ａ、１１ｂによれば、ワードラインＷ１〜ＷｍとビットラインＢ１〜Ｂｎとがマトリクス状に配置されることにより、ワードラインＷ１〜ＷｍやビットラインＢ１〜Ｂｎの本数がトランジスタ３０の数（＝ｍ×ｎ）よりも少ない場合であっても、任意のトランジスタ３０からの検出信号を選択的に取り出すことができる。
【００３３】
本実施の形態では、図１に示すように、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するワードラインＷ１〜Ｗｍは、接続部４１の配線を介して、互いにここでは直列に接続されている。また、第２回路部２０ｂの各ワードラインＷ１〜Ｗｍの端子部（不図示）には、駆動回路１２の対応する駆動ラインＤ１〜Ｄｍが電気的に接続されている。すなわち、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するワードラインＷ１〜Ｗｍは、駆動回路１２の共通の駆動ラインＤ１〜Ｄｍにここでは直列に電気的に接続されている。これにより、基板外部に引き出される駆動ラインＤ１〜Ｄｍの本数（＝ｍ）は、第１回路部２０ａおよび第２回路部２０ｂのワードラインＷ１〜Ｗｍの本数の和（＝２ｍ）よりも少なくなる。
【００３４】
また、図１に示すように、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するビットラインＢ１〜Ｂｎは、中継基板１５の配線を介して、互いにここでは並列に接続されている。また、中継基板１５の各配線の端子部（不図示）には、読出回路１３の対応する読出ラインＲ１〜Ｒｎが電気的に接続されている。すなわち、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するビットラインＢ１〜Ｂｎは、読出回路１３の共通の読出ラインＲ１〜Ｒｎにここでは並列に電気的に接続されている。これにより、基板外部に引き出される読出ラインＲ１〜Ｒｎの本数（＝ｎ）は、第１回路部２０ａおよび第２回路部２０ｂのビットラインＢ１〜Ｂｎの本数の和（＝２ｎ）よりも少なくなる。
【００３５】
さらに、図１に示すように、第１回路部２０ａの共通電極３９および第２回路部２０ｂの共通電極３９には、一方の共通電極３９の電位を動作電位にし、他方の共通電極３９の電位を非動作電位にするセレクタ回路１６ａ、１６ｂが電気的に接続されている。セレクタ回路１６ａ、１６ｂは、中継基板１５上に設けられている。動作電位は、例えば接地電位であり、非動作電位は、例えば、フロート、あるいはビットラインＢ１〜Ｂｎと同電位である。
【００３６】
図３は、トランジスタ基板１０の回路構成を説明するための図である。
【００３７】
図３に示すように、セレクタ回路１６ａ、１６ｂは、例えば、トランジスタを有している。以下の説明では、第１回路部２０ａに対応して設けられたセレクタ回路１６ａのトランジスタを第１セレクタ回路と呼び、第２回路部２０ｂに対応して設けられたセレクタ回路１６ｂのトランジスタを第２セレクタ回路と呼ぶ。第１セレクタ回路１６ａのドレイン電極は、第１回路部２０ａの共通電極３９に電気的に接続されており、第２セレクタ回路１６ｂのドレイン電極は、第２回路部２０ｂの共通電極３９に電気的に接続されている。また、第１セレクタ回路１６ａおよび第２セレクタ回路１６ｂの各々のソース電極は、接地されている。また、第１セレクタ回路１６ａおよび第２セレクタ回路１６ｂの各々のゲート電極には、制御回路１４の第１セレクタラインＳＷ１および第２セレクタラインＳＷ２（図１参照）が電気的に接続されている。第１セレクタラインＳＷ１および第２セレクタラインＳＷ２は、それぞれ、第１セレクタ回路１６ａおよび第２セレクタ回路１６ｂのトランジスタをオン状態にするための制御信号を伝達するようになっている。
【００３８】
図３に示すように、制御回路１４からの制御信号により第１セレクタ回路１６ａがオン状態にされ、第２セレクタ回路１６ｂがオフ状態にされる時、第１回路部２０ａの共通電極３９の電位は、動作電位、ここでは接地電位になり、第２回路部２０ｂの共通電極３９の電位は、非動作電位、ここではフロートになる。この場合、第１回路部２０ａのトランジスタ３０には電流が流れるが、第２回路部２０ｂのトランジスタ３０には電流が流れない。したがって、読出回路１３の読出ラインＲ１からは、第１回路部２０ａのビットラインＢ１を伝達される検出信号が取り出される。
【００３９】
一方、制御回路１４からの制御信号により第２セレクタ回路１６ｂがオン状態にされ、第１セレクタ回路１６ａがオフ状態にされる時、第２回路部２０ｂの共通電極３９の電位は、動作電位、ここでは接地電位になり、第１回路部２０ａの共通電極３９の電位は、非動作電位、ここではフロートになる。この場合、第２回路部２０ｂのトランジスタ３０には電流が流れるが、第１回路部２０ａのトランジスタ３０には電流が流れない。したがって、読出回路１３の読出ラインＲ１からは、第２回路部２０ｂのビットラインＢ１を伝達される検出信号が取り出される。
【００４０】
次に、本実施の形態の作用について説明する。
【００４１】
図２に示すように、要素トランジスタ基板１１ａ、１１ｂの一部分において要素トランジスタ基板１１ａ、１１ｂに圧力が加えられると、圧力が加えられた部分において、感圧体３８が厚み方向において圧縮される。この結果、厚み方向において感圧体３８内の粒子が互いに接触し、厚み方向における感圧体３８の電気抵抗値が低くなる。このため、圧力が加えられた感圧体３８に対応するトランジスタ３０がオン状態であって、ソース電極３３と共通電極３９との間に電位差がある場合、ソース電極３３およびドレイン電極３４間に流れる電流が増加する。
【００４２】
本実施の形態のトランジスタ基板１０では、一方の要素トランジスタ基板１１ａに加えられている圧力分布と他方の要素トランジスタ基板１１ｂに加えられている圧力分布とが、順に算出される。
【００４３】
まず、一方の要素トランジスタ基板１１ａに加えられている圧力分布を算出する場合、制御回路１４からの制御信号により第１セレクタ回路１６ａがオン状態にされ、第２セレクタ回路１６ｂがオフ状態にされる。これにより、第１回路部２０ａの共通電極３９の電位は、動作電位、ここでは接地電位になり、第２回路部２０ｂの共通電極３９の電位は、非動作電位、ここではフロートになる。
【００４４】
また、駆動回路１２から第１回路部２０ａおよび第２回路部２０ｂの両方の各ワードラインＷ１〜Ｗｍに同時に制御信号が伝達され、第１回路部２０ａおよび第２回路部２０ｂの両方において、第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０がオン状態にされる。
【００４５】
例えば、第１回路部２０ａおよび第２回路部２０ｂの両方において、図１の紙面において最も下側に位置づけられた第１ワードラインＷ１に駆動回路１２から制御信号が伝達され、第１ワードラインＷ１に接続された複数のトランジスタ３０が同時にオン状態にされる。この場合、第１回路部２０ａの各ビットラインＢ１〜Ｂｎには、各ビットラインＢ１〜Ｂｎに接続された複数のトランジスタ３０のうち、第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。一方、第２回路部２０ｂでは、共通電極３９の電位が非動作電位になっているため、第２回路部２０ｂのトランジスタ３０には電流が流れず、第２回路部２０ｂの各ビットラインＢ１〜Ｂｎに検出信号は伝達されない。したがって、読出回路１３の各読出ラインＲ１〜Ｒｎには、第１回路部２０ａの複数のトランジスタ３０のうち第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。
【００４６】
駆動回路１２から各ワードラインＷ１〜Ｗｍに順に制御信号が伝達されることで、第１回路部２０ａの任意のトランジスタ３０からの検出信号が選択的に取り出され得る。第１回路部２０ａの各トランジスタ３０に流れる電流値を検出することにより、一方の要素トランジスタ基板１１ａに加えられている圧力の分布を算出することができる。
【００４７】
次に、他方の要素トランジスタ基板１１ｂに加えられている圧力分布を算出する場合、制御回路１４からの制御信号により第２セレクタ回路１６ｂがオン状態にされ、第１セレクタ回路１６ａがオフ状態にされる。これにより、第２回路部２０ｂの共通電極３９の電位は、動作電位、ここでは接地電位になり、第１回路部２０ａの共通電極３９の電位は、非動作電位、ここではフロートになる。
【００４８】
また、駆動回路１２から第１回路部２０ａおよび第２回路部２０ｂの両方の各ワードラインＷ１〜Ｗｍに同時に制御信号が伝達され、第１回路部２０ａおよび第２回路部２０ｂの両方において、第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０がオン状態にされる。
【００４９】
例えば、第１回路部２０ａおよび第２回路部２０ｂの両方において、図１の紙面において最も下側に位置づけられた第１ワードラインＷ１に駆動回路１２から制御信号が伝達され、第１ワードラインＷ１に接続された複数のトランジスタ３０が同時にオン状態にされる。この場合、第２回路部２０ｂの各ビットラインＢ１〜Ｂｎには、各ビットラインＢ１〜Ｂｎに接続された複数のトランジスタ３０のうち、第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。一方、第１回路部２０ａでは、共通電極３９の電位が非動作電位になっているため、第１回路部２０ａのトランジスタ３０には電流が流れず、第１回路部２０ａの各ビットラインＢ１〜Ｂｎに検出信号は伝達されない。したがって、読出回路１３の各読出ラインＲ１〜Ｒｎには、第２回路部２０ｂの複数のトランジスタ３０のうち第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。
【００５０】
駆動回路１２から各ワードラインＷ１〜Ｗｍに順に制御信号が伝達されることで、第２回路部２０ｂの任意のトランジスタ３０からの検出信号が選択的に取り出され得る。第２回路部２０ｂの各トランジスタ３０に流れる電流値を検出することにより、他方の要素トランジスタ基板１１ｂに加えられている圧力の分布を算出することができる。
【００５１】
以上のような本実施の形態によれば、セレクタ回路１６ａ、１６ｂにより、第１回路部２０ａおよび第２回路部２０ｂのうち、一方の共通電極３９の電位が動作電位にされ、他方の共通電極３９の電位が非動作電位にされることで、両方の回路部のトランジスタ３０が同時にオン状態にされても、一方の回路部のトランジスタ３０には電流が流れるが、他方の回路部のトランジスタ３０には電流が流れない。そのため、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するワードラインＷ１〜Ｗｍが、駆動回路１２の共通の駆動ラインＤ１〜Ｄｍに電気的に接続されるとともに、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するビットラインＢ１〜Ｂｎが、読出回路１３の共通の読出ラインＲ１〜Ｒｎに電気的に接続されていても、第１回路部２０ａのトランジスタ３０からの検出信号と第２回路部２０ｂのトランジスタ３０からの検出信号とが、共通の読出ラインＲ１〜Ｒｎから区別して取り出され得る。したがって、トランジスタアレイにおいて、配線毎にスイッチ用トランジスタを追加することなく、基板外部に引き出す配線の数を削減できる。これにより、駆動回路１２および読出回路１３の規模が増大することを抑制でき、コストを低減できる。また、配線毎にスイッチ用トランジスタを追加することがないため、要素トランジスタ基板１１ａ、１１ｂの製造時には、スイッチ用トランジスタの検査修正が不要となり、歩留まりが高まる。
【００５２】
また、本実施の形態によれば、第１回路部２０ａと第２回路部２０ｂとが、互いに別個の基材２１に設けられていて、複数の要素トランジスタ基板１１ａ、１１ｂを組み合わせて大面積のトランジスタアレイを作成することにより、個々の要素トランジスタ基板１１ａ、１１ｂの面積を比較的に小さくすることができる。このため、個々の要素トランジスタ基板１１ａ、１１ｂの製造工程において欠陥が生じることを抑制することができる。
【００５３】
なお、本実施の形態では、それぞれ回路部２０ａ、２０ｂを有する２枚の要素トランジスタ基板１１ａ、１１ｂが第１方向Ｄ１に隣接して配置されて接続部を介して互いに電気的に接続されていたが、これに限定されず、それぞれ回路部を有する３枚以上の要素トランジスタ基板が第１方向Ｄ１に隣接して配置されて接続部を介して互いに電気的に接続されていてもよい。この場合、セレクタ回路は、３枚以上の要素トランジスタ基板のうち、いずれか一つの要素トランジスタ基板の共通電極の電位を選択的に動作電位にし、他の要素トランジスタ基板の共通電極の電位を非動作電位にするように構成されていればよい。具体的には、例えば、３枚以上の単位中継基板が第１方向Ｄ１に隣接して配置されて接続部を介して互いに電気的に接続されるとともに、互いに対応する単位中継基板と要素トランジスタ基板とが第２方向Ｄ２に隣接して配置されて接続部を介して互いに電気的に接続されていればよい。
【００５４】
なお、上述した本実施の形態に対して様々な変更を加えることが可能である。以下、図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した本実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
【００５５】
図４は、本発明の第２の実施の形態によるトランジスタ基板を示す平面図である。
【００５６】
図４に示すように、第２の実施の形態によるトランジスタ基板１００では、２枚の要素トランジスタ基板１１ａ、１１ｂが第２方向Ｄ２に隣接して配置されており、中継基板１１５が、２枚の要素トランジスタ基板１１ａ、１１ｂに対して第１方向Ｄ１に隣接して配置されている。
【００５７】
このうち２枚の要素トランジスタ基板１１ａ、１１ｂは、各要素トランジスタ基板１１ａ、１１ｂ上に形成された不図示の端子部に、接続部１４１を連結することによって、電気的に接続されている。すなわち、２枚の要素トランジスタ基板１１ａ、１１ｂは、第２方向Ｄ２にタイリングされている。
【００５８】
一方、中継基板１１５は、第２方向Ｄ２に隣接して配置された２枚の単位中継基板１１５ａ、１１５ｂを有している。２枚の単位中継基板１１５ａ、１１５ｂは、各単位中継基板１１５ａ、１１５ｂ上に形成された不図示の端子部に、接続部１４３を連結することによって、電気的に接続されている。また、一方の要素トランジスタ基板１１ａと一方の単位中継基板１１５ａとは、各基板上に形成された不図示の端子部に接続部１４２ａを連結することによって、電気的に接続されており、他方の要素トランジスタ基板１１ｂと他方の単位中継基板１１５ｂとは、各基板上に形成された不図示の端子部に接続部１４２ｂを連結することによって、電気的に接続されている。
【００５９】
各接続部１４１、１４２ａ、１４２ｂ、１４３は、例えば、フレキシブル基板を用いて構成され得る。
【００６０】
第２の実施の形態では、図４に示すように、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するビットラインＢ１〜Ｂｎは、接続部１４１の配線を介して、互いに直列に接続されている。また、第２回路部２０ｂの各ビットラインＢ１〜Ｂｎの端子部（不図示）には、読出回路１３の対応する読出ラインＲ１〜Ｒｎが電気的に接続されている。すなわち、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するビットラインＢ１〜Ｂｎは、読出回路１３の共通の読出ラインＲ１〜Ｒｎに直列に電気的に接続されている。これにより、基板外部に引き出される読出ラインＲ１〜Ｒｎの本数（＝ｎ）は、第１回路部２０ａおよび第２回路部２０ｂのビットラインＢ１〜Ｂｍの本数の和（＝２ｎ）よりも少なくなる。
【００６１】
また、図４に示すように、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するワードラインＷ１〜Ｗｍは、中継基板１１５の配線を介して、互いに並列に接続されている。また、中継基板１１５の各配線の端子部（不図示）には、駆動回路１２の対応する駆動ラインＤ１〜Ｄｍが電気的に接続されている。すなわち、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するワードラインＷ１〜Ｗｍは、駆動回路１２の共通の駆動ラインＤ１〜Ｄｍに並列に電気的に接続されている。これにより、基板外部に引き出される駆動ラインＤ１〜Ｄｍの本数（＝ｍ）は、第１回路部２０ａおよび第２回路部２０ｂのワードラインＷ１〜Ｗｍの本数の和（＝２ｍ）よりも少なくなる。
【００６２】
さらに、図４に示すように、第１回路部２０ａの共通電極３９および第２回路部２０ｂの共通電極３９には、一方の共通電極３９の電位を動作電位にし、他方の共通電極３９の電位を非動作電位にするセレクタ回路１６ａ、１６ｂが電気的に接続されている。セレクタ回路１６ａ、１６ｂは、中継基板１１５上に設けられている。動作電位は、例えば接地電位であり、非動作電位は、例えば、フロート、あるいはビットラインＢ１〜Ｂｎと同電位である。
【００６３】
第２の実施の形態のトランジスタ基板１００では、一方の要素トランジスタ基板１１ａに加えられている圧力分布と他方の要素トランジスタ基板１１ｂに加えられている圧力分布とが、順に算出される。
【００６４】
まず、一方の要素トランジスタ基板１１ａに加えられている圧力分布を算出する場合、制御回路１４からの制御信号により第１セレクタ回路１６ａがオン状態にされ、第２セレクタ回路１６ｂがオフ状態にされる。これにより、第１回路部２０ａの共通電極３９の電位は、動作電位、ここでは接地電位になり、第２回路部２０ｂの共通電極３９の電位は、非動作電位、ここではフロートになる。
【００６５】
また、駆動回路１２から第１回路部２０ａおよび第２回路部２０ｂの両方の各ワードラインＷ１〜Ｗｍに同時に制御信号が伝達され、第１回路部２０ａおよび第２回路部２０ｂの両方において第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０がオン状態にされる。
【００６６】
例えば、第１回路部２０ａおよび第２回路部２０ｂの両方において、図４の紙面において最も下側に位置づけられた第１ワードラインＷ１に駆動回路１２から制御信号が伝達され、第１ワードラインＷ１に接続された複数のトランジスタ３０が同時にオン状態にされる。この場合、第１回路部２０ａの各ビットラインＢ１〜Ｂｎには、各ビットラインＢ１〜Ｂｎに接続された複数のトランジスタ３０のうち、第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。一方、第２回路部２０ｂでは、共通電極３９の電位が非動作電位になっているため、第２回路部２０ｂのトランジスタ３０には電流が流れず、第２回路部２０ｂの各ビットラインＢ１〜Ｂｎに検出信号は伝達されない。したがって、読出回路１３の各読出ラインＲ１〜Ｒｎには、第１回路部２０ａの複数のトランジスタ３０のうち第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。
【００６７】
駆動回路１２から各ワードラインＷ１〜Ｗｍに順に制御信号が伝達されることで、第１回路部２０ａの任意のトランジスタ３０からの検出信号が選択的に取り出され得る。第１回路部２０ａの各トランジスタ３０に流れる電流値を検出することにより、一方の要素トランジスタ基板１１ａに加えられている圧力の分布を算出することができる。
【００６８】
次に、他方の要素トランジスタ基板１１ｂに加えられている圧力分布を算出する場合、制御回路１４からの制御信号により第２セレクタ回路１６ｂがオン状態にされ、第１セレクタ回路１６ａがオフ状態にされる。これにより、第２回路部２０ｂの共通電極３９の電位は、動作電位、ここでは接地電位になり、第１回路部２０ａの共通電極３９の電位は、非動作電位、ここではフロートになる。
【００６９】
また、駆動回路１２から第１回路部２０ａおよび第２回路部２０ｂの両方の各ワードラインＷ１〜Ｗｍに同時に制御信号が伝達され、第１回路部２０ａおよび第２回路部２０ｂの両方において第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０がオン状態にされる。
【００７０】
例えば、第１回路部２０ａおよび第２回路部２０ｂの両方において、図４の紙面において最も下側に位置づけられた第１ワードラインＷ１に駆動回路１２から制御信号が伝達され、第１ワードラインＷ１に接続された複数のトランジスタ３０が同時にオン状態にされる。この場合、第２回路部２０ｂの各ビットラインＢ１〜Ｂｎには、各ビットラインＢ１〜Ｂｎに接続された複数のトランジスタ３０のうち、第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。一方、第１回路部２０ａでは、共通電極３９の電位が非動作電位になっているため、第１回路部２０ａのトランジスタ３０には電流が流れず、第１回路部２０ａの各ビットラインＢ１〜Ｂｎに検出信号は伝達されない。したがって、読出回路１３の各読出ラインＲ１〜Ｒｎには、第２回路部２０ｂの複数のトランジスタ３０のうち第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。
【００７１】
駆動回路１２から各ワードラインＷ１〜Ｗｍに順に制御信号が伝達されることで、第２回路部２０ｂの任意のトランジスタ３０からの検出信号が選択的に取り出され得る。第２回路部２０ｂの各トランジスタ３０に流れる電流値を検出することにより、他方の要素トランジスタ基板１１ｂに加えられている圧力の分布を算出することができる。
【００７２】
以上のような第２の実施の形態によれば、第２方向Ｄ２におけるタイリング数を増加させる際に、ワードラインＷ１〜Ｗｍ毎にスイッチ用トランジスタを追加することなく、駆動ラインＤ１〜Ｄｍの数を削減できる。ワードラインＷ１〜Ｗｍ毎にスイッチ用トランジスタを追加することがないため、スキャン速度の低下を防止できる。
【００７３】
なお、第２の実施の形態では、それぞれ回路部２０ａ、２０ｂを有する２枚の要素トランジスタ基板１１ａ、１１ｂが第２方向Ｄ２に隣接して配置されて接続部を介して互いに電気的に接続されていたが、これに限定されず、それぞれ回路部を有する３枚以上の要素トランジスタ基板が第２方向Ｄ２に隣接して配置されて接続部を介して互いに電気的に接続されていてもよい。この場合、セレクタ回路は、３枚以上の要素トランジスタ基板のうち、いずれか一つの要素トランジスタ基板の共通電極の電位を選択的に動作電位にし、他の要素トランジスタ基板の共通電極の電位を非動作電位にするように構成されていればよい。具体的には、例えば、３枚以上の単位中継基板が第２方向Ｄ２に隣接して配置されて接続部を介して互いに電気的に接続されるとともに、互いに対応する単位中継基板と要素トランジスタ基板とが第１方向Ｄ１に隣接して配置されて接続部を介して互いに電気的に接続されていればよい。
【００７４】
図５は、本発明の第３の実施の形態によるトランジスタ基板を示す平面図である。
【００７５】
図５に示すように、第３の実施の形態によるトランジスタ基板２００は、第１〜第４回路部２０ａ〜２０ｄを有している。第３回路部２０ｃおよび第４回路部２０ｄの構成は、上述の第１回路部２０ａおよび第２回路部２０ｂの構成と同じであり、説明を省略する。
【００７６】
図示された例では、第１〜第４回路部２０ａ〜２０ｄは、同一の基材２１に設けられている。第１回路部２０ａおよび第２回路部２０ｂは、第１方向Ｄ１に隣接して配置されている。第３回路部２０ｃおよび第４回路部２０ｄは、それぞれ、第１回路部２０ａおよび第２回路部２０ｂに対して第２方向Ｄ２の同じ側に隣接して配置されている。
【００７７】
第３の実施の形態では、図５に示すように、第１回路部２０ａおよび第２回路部２０ｂの互いに対応するワードラインＷ１〜Ｗｍは、互いに直列に接続されており、第３回路部２０ｃおよび第４回路部２０ｄの互いに対応するワードラインＷ１〜Ｗｍは、互いに直列に接続されている。また、第２回路部２０ｂおよび第４回路部２０ｄの互いに対応するワードラインＷ１〜Ｗｍは、駆動回路１２の共通の駆動ラインＤ１〜Ｄｍに並列に電気的に接続されている。これにより、基板外部に引き出される駆動ラインＤ１〜Ｄｍの本数（＝ｍ）は、第１〜第４回路部２０ａ〜２０ｂのワードラインＷ１〜Ｗｍの本数の和（＝４ｍ）よりも少なくなる。
【００７８】
また、図５に示すように、第１回路部２０ａおよび第３回路部２０ｃの互いに対応するビットラインＢ１〜Ｂｎは、互いに直列に接続されており、第２回路部２０ｂおよび第４回路部２０ｄの互いに対応するビットラインＢ１〜Ｂｎは、互いに直列に接続されている。また、第３回路部２０ｃおよび第４回路部２０ｄの互いに対応するビットラインＢ１〜Ｂｎは、読出回路１３の共通の読出ラインＲ１〜Ｒｎに並列に電気的に接続されている。これにより、基板外部に引き出される読出ラインＲ１〜Ｒｎの本数（＝ｎ）は、第１〜第４回路部２０ａ〜２０ｄのビットラインＷ１〜Ｗｎの本数の和（＝４ｍ）よりも少なくなる。
【００７９】
さらに、図５に示すように、第１〜第４回路部２０ａ〜２０ｄの各々の共通電極３９には、いずれか一つの共通電極３９の電位を動作電位にし、他の共通電極３９の電位を非動作電位にするセレクタ回路２１６が電気的に接続されている。セレクタ回路２１６は、基材２１の外側に設けられている。動作電位は、例えば接地電位であり、非動作電位は、例えば、フロート、あるいはビットラインＢ１〜Ｂｎと同電位である。
【００８０】
第３の実施の形態の駆動回路基板２００では、第１〜第４回路部２０ａ〜２０ｄに加えられている圧力分布が、回路部ごとに順に算出される。
【００８１】
例えば、第１回路部２０ａに加えられている圧力分布を算出する場合、セレクタ回路２１６からの制御信号により、第１回路部２０ａの共通電極３９の電位は、動作電位、ここでは接地電位にされ、第２〜第４回路部２０ｂ〜２０ｄの共通電極３９の電位は、非動作電位、ここではフロートにされる。
【００８２】
また、駆動回路１２から第１〜第４回路部２０ａ〜２０ｂの各ワードラインＷ１〜Ｗｍに同時に制御信号が伝達され、第１〜第４回路部２０ａ〜２０ｂにおいて、第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０がオン状態にされる。
【００８３】
例えば、第１〜第４回路部２０ａ〜２０ｂにおいて、図５の紙面において最も下側に位置づけられた第１ワードラインＷ１に駆動回路１２から制御信号が伝達され、第１ワードラインＷ１に接続された複数のトランジスタ３０が同時にオン状態にされる。この場合、第１回路部２０ａの各ビットラインＢ１〜Ｂｎには、各ビットラインＢ１〜Ｂｎに接続された複数のトランジスタ３０のうち、第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。一方、第２〜第４回路部２０ｂ〜２０ｄでは、共通電極３９の電位が非動作電位になっているため、第２〜第４回路部２０ｂ〜２０ｄのトランジスタ３０には電流が流れず、第２〜第４回路部２０ｂ〜２０ｄの各ビットラインＢ１〜Ｂｎに検出信号は伝達されない。したがって、読出回路１３の各読出ラインＲ１〜Ｒｎには、第１回路部２０ａの複数のトランジスタ３０のうち第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。
【００８４】
駆動回路１２から各ワードラインＷ１〜Ｗｍに順に制御信号が伝達されることで、第１回路部２０ａの任意のトランジスタ３０からの検出信号が選択的に取り出され得る。第１回路部２０ａの各トランジスタ３０に流れる電流値を検出することにより、第１回路部２０ａに加えられている圧力の分布を算出することができる。
【００８５】
セレクタ回路２１６からの制御信号により、共通電極３９の電位が動作電位にされる回路部が第２〜第４回路部２０ｂ〜２０ｄのいずれかに順に変更される点以外は、上述の工程と同様の工程が繰り返されることで、第２〜第４回路部２０ｂ〜２０ｄに加えられている圧力の分布を順に算出することができる。
【００８６】
以上のような第３の実施の形態によれば、複数の回路部２０ａ〜２０ｄが同一の基材２１に設けられているため、複数の要素トランジスタ基板をタイリングする場合に比べて、各回路部２０ａ〜２０ｄの間に生じる非センサ領域を狭めることができる。
【００８７】
図６は、本発明の第４の実施の形態によるトランジスタ基板を示す平面図である。図７は、図６のトランジスタ基板に接続される中継基板のセレクタ回路を説明するための模式図である。
【００８８】
図６に示すように、第４の実施の形態によるトランジスタ基板３００は、それぞれ回路部２０ａ〜２０ｃを有する３枚の要素トランジスタ基板１１ａ〜１１ｃを備えている。３枚のトランジスタ基板１１ａ〜１１ｃは、第１の実施の形態と同様に、第１方向Ｄ１に隣接して配置されて接続部４１を介して互いに電気的に接続されている。
【００８９】
また、第１の実施の形態と同様に、中継基板１５が、３枚の要素トランジスタ基板１１ａ〜１１ｃに対して第２方向Ｄ２に隣接して配置されている。中継基板１５は、第１方向Ｄ１に隣接して配置された３枚の単位中継基板１５ａ〜１５ｃを有している。３枚の単位中継基板１５ａ〜１５ｃは、各単位中継基板１５ａ〜１５ｃ上に形成された不図示の端子部に、接続部４３を連結することによって、電気的に接続されている。
【００９０】
また、図６において左側に位置する要素トランジスタ基板１１ａと単位中継基板１５ａとは、各基板上に形成された不図示の端子部に接続部４２ａを連結することによって、電気的に接続されている。図６において中央に位置する要素トランジスタ基板１１ｂと単位中継基板１５ｂとは、各基板上に形成された不図示の端子部に接続部４２ｂを連結することによって、電気的に接続されている。図６において右側に位置する要素トランジスタ基板１１ｂと単位中継基板１５ｂとは、各基板上に形成された不図示の端子部に接続部４２ｃを連結することによって、電気的に接続されている。
【００９１】
第４の実施の形態では、各単位中継基板１５ａ〜１５ｃに設けられたセレクタ回路１６ａ〜１６ｃの構成に特徴がある。図７に示すように、各セレクタ回路１６ａ〜１６ｃは、それぞれ、機械式の第１〜第３スイッチ５１〜５３を有している。第１〜第３スイッチ５１〜５３としては、具体的には、たとえば、タクトスイッチやスライドスイッチが用いられ得る。
【００９２】
各セレクタ回路１６ａ〜１６ｃの第１スイッチ５１の一端は、第１セレクタラインＳＷ１に共通に接続されている。各セレクタ回路１６ａ〜１６ｃの第２スイッチ５２の一端は、第２セレクタラインＳＷ２に共通に接続されている。各セレクタ回路１６ａ〜１６ｃの第３スイッチ５３の一端は、第３セレクタラインＳＷ３に共通に接続されている。
【００９３】
また、第１セレクタ回路１６ａにおいて第１〜第３スイッチ５１〜５３の他端は、第１回路部２０ａの共通電極３９に共通に接続されている。第２セレクタ回路１６ｂにおいて第１〜第３スイッチ５１〜５３の他端は、第２回路部２０ａの共通電極３９に共通に接続されている。第３セレクタ回路１６ｃにおいて第１〜第３スイッチ５１〜５３の他端は、第３回路部２０ｃの共通電極３９に共通に接続されている。
【００９４】
本実施の形態では、第１セレクタ回路１６ａでは、第１スイッチ５１がオンにされ、第２スイッチ５２および第３スイッチ５３がオフにされている。これにより、第１セレクタラインＳＷ１と第１回路部２０ａの共通電極３９とが電気的に短絡されている。第２セレクタ回路１６ｂでは、第２スイッチ５２がオンにされ、第１スイッチ５１および第３スイッチ５３がオフにされている。これにより、第２セレクタラインＳＷ２と第２回路部２０ｂの共通電極３９とが電気的に短絡されている。第３セレクタ回路１６ｃでは、第３スイッチ５３がオンにされ、第１スイッチ５１および第２スイッチ５２がオフにされている。これにより、第３セレクタラインＳＷ３と第２回路部２０ｃの共通電極３９とが電気的に短絡されている。
【００９５】
制御回路１４は、第１〜第３セレクタラインＳＷ１〜ＳＷ３のうち、いずれか一つのセレクタラインの電位を動作電位、例えば接地電位にし、他のセレクタラインの電位を非動作電位、例えばフレート、あるいはビットラインＢ１〜Ｂｎと同電位にするように構成されている。
【００９６】
第４の実施の形態のトランジスタ基板３００では、第１〜第３回路部２０ａ〜２０ｄに加えられている圧力分布が、回路部ごとに順に算出される。
【００９７】
例えば、第１回路部２０ａに加えられている圧力分布を算出する場合、制御回路１４により、第１セレクタラインＳＷ１の電位が動作電位、ここでは接地電位にされ、第２セレクタラインＳＷ２および第３セレクタラインＳＷ３の電位が非動作電位、ここではフロートにされる。第１回路部２０ａの共通電極３９が第１セレクタラインＳＷ１と電気的に短絡されているとともに、第２回路部２０ｂおよび第３回路部２０ｃの共通電極３９がそれぞれ第２セレクタラインＳＷ２および第３セレクタラインＳＷ３と電気的に短絡されているため、第１回路部２０ａの共通電極３９の電位は動作電位、ここでは接地電位になり、第２回路部２０ｂおよび第３回路部２０ｃの共通電極の電位はそれぞれ非動作電位、ここではフロートになる。
【００９８】
また、駆動回路１２から第１〜第３回路部２０ａ〜２０ｃの各ワードラインＷ１〜Ｗｍに制御信号が伝達され、各回路部２０ａ〜２０ｃにおいて、第１方向Ｄ１に沿って並ぶ複数のトランジスタ３０がオン状態にされる。
【００９９】
例えば、各回路部２０ａ〜２０ｃにおいて、図６の紙面において最も下側に位置づけられた第１ワードラインＷ１に駆動回路１２から制御信号が伝達され、第１ワードラインＷ１に接続された複数のトランジスタ３０が同時にオン状態にされる。この場合、第１回路部２０ａの各ビットラインＢ１〜Ｂｎには、各ビットラインＢ１〜Ｂｎに接続された複数のトランジスタ３０のうち、第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。一方、第２回路部２０ｂおよび第３回路部２０ｃでは、共通電極３９の電位が非動作電位になっているため、第２回路部２０ｂおよび第３回路部２０ｃのトランジスタ３０には電流が流れず、第２回路部２０ｂおよび第３回路部２０ｃの各ビットラインＢ１〜Ｂｎに検出信号は伝達されない。したがって、読出回路１３の各読出ラインＲ１〜Ｒｎには、第１回路部２０ａの複数のトランジスタ３０のうち第１ワードラインＷ１からの制御信号によってオン状態になっている１つのトランジスタ３０から取り出された検出信号が伝達される。
【０１００】
駆動回路１２から各ワードラインＷ１〜Ｗｍに順に制御信号が伝達されることで、第１回路部２０ａの任意のトランジスタ３０からの検出信号が選択的に取り出され得る。第１回路部２０ａの各トランジスタ３０に流れる電流値を検出することにより、第１回路部２０ａに加えられている圧力の分布を算出することができる。
【０１０１】
制御回路１４により動作電位にされるセレクタラインが第２セレクタラインＳＷ２および第３セレクタラインＳＷ３のいずれかに順に変更される点以外は、上述の工程と同様の工程が繰り返されることで、第２回路部２０ｂおよび第３回路部２０ｃに加えられている圧力の分布を順に算出することができる。
【０１０２】
以上のような第４の実施の形態によれば、複数の単位中継基板１５ａ〜１５ｃを同一の配線パターンで設計しながら、使用時に各セレクタ回路１６ａ〜１６ｃの機械式スイッチ５１〜５３を適宜設定することで、各回路部２０ａ〜２０ｃの共通電極３９に選択的に動作電位または非動作電位を印加することができる。これにより、各単位中継基板１５ａ〜１５ｃを互いに異なる配線パターンで設計する必要がなくなり、コストが低減される。
【０１０３】
なお、上述の第１〜第４の実施の形態では、刺激応答性部材３８が、感圧体３８であり、感圧体３８が、感圧体３８に加えられる圧力に応じて感圧体３８の電気抵抗が変化するように構成されたもの、いわゆる感圧導電体である例を示した。しかしながら、感圧体に加えられる圧力に応じた情報を取り出すことができる限りにおいて、感圧体３８の具体的な構成が特に限られることはない。例えば感圧体３８は、感圧体３８に加えられる圧力に応じて静電容量が変化するように構成されたものであってもよい。
【０１０４】
また、刺激応答性部材３８は、このように受ける刺激に応じて電気抵抗または静電容量が変化する感圧体に限られることもない。例えば刺激応答性部材３８は、受ける熱、光、電場、および磁場のいずれかに応じて電気抵抗または静電容量が変化するものであってもよい。この場合、トランジスタ基板は、圧力以外の物理量、例えば光の強度、電磁場の強度、温度などの分布を、マトリクス状に配置された複数のトランジスタ３０を利用して算出するように構成され得る。
【０１０５】
ところで、圧力センサは、例えば歩行の検出等の用途への使用が想定されるため、光センサや温度センサに比べて大面積化への要請が大きい。本発明によれば、基板外部に引き出す配線数の増加を抑制しながら、トランジスタアレイを大面積化することができるため、本発明による駆動回路基板は、圧力センサへの適用がより効果的であると言える。
【０１０６】
なお、上述した個々の実施の形態により開示する発明が限定されるものではない。各実施の形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
【符号の説明】
【０１０７】
１０、１００、２００、３００    トランジスタ基板
１１ａ、１１ｂ、１１ｃ    要素トランジスタ基板
１２    読出回路
１３    駆動回路
１４    制御回路
１５、１１５    中継基板
１５ａ、１５ｂ、１５ｃ、１１５ａ、１１５ｂ    単位中継基板
１６ａ、１６ｂ、１６ｃ、１１６ａ、１１６ｂ、２１６    セレクタ回路
２０ａ    第１回路部
２０ｂ    第２回路部
２０ｃ    第３回路部
２０ｄ    第４回路部
２１    基材
２６    オーバーコート層
３０    トランジスタ
３１    ゲート電極
３２    ゲート絶縁膜
３３    ソース電極
３４    ドレイン電極
３５    半導体層
３６    絶縁層
３６ａ    貫通孔
３７    第１電極
３８    刺激応答性部材（感圧体）
３９    共通電極
４１、４２ａ、４２ｂ、４３    接続部
Ｗ１〜Ｗｍ    ワードライン
Ｂ１〜Ｂｎ    ビットライン
Ｄ１〜Ｄｍ    駆動ライン
Ｒ１〜Ｒｎ    読出ライン
ＳＷ１〜ＳＷ３    セレクタライン
【図１】
2016118411.tif 000003
【図２】
2016118411.tif 000004
【図３】
2016118411.tif 000005
【図４】
2016118411.tif 000006
【図５】
2016118411.tif 000007
【図６】
2016118411.tif 000008
【図７】
2016118411.tif 000009