(57)【要約】【課題】画素に形成される増幅トランジスタのVthばらつきと、リセットトランジスタのフィードスルーばらつきの両方を抑制することができるようにする。【解決手段】本技術の信号処理装置は、単位画素のフローティングディフュージョンと、単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、フィードバック用の増幅部の入力と信号線との接続を制御する第２の接続制御部と、フィードバック用の増幅部の出力と信号線との接続を制御する第３の接続制御部と、単位画素、フィードバック用の増幅部、並びに、第１の接続制御部乃至第３の接続制御部を制御し、フィードバック用の増幅部の出力をフローティングディフュージョンにフィードバックさせるフィードバック制御部とを備える。本技術は、例えば、撮像素子や電子機器に適用することができる。【選択図】図３
2016058763.tif 000002
【特許請求の範囲】
【請求項１】
単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、
フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、
前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、
前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部と
を備える信号処理装置。
【請求項２】
前記フィードバック制御部は、
前記第１の接続制御部を制御して、前記フローティングディフュージョンを前記信号線に接続し、前記第２の接続制御部を制御して、前記フィードバック用の増幅部の入力を前記信号線に接続し、前記第３の接続制御部を制御して、前記フィードバック用の増幅部の出力を前記信号線に接続して、前記フィードバック用の増幅部に入力される所定の基準電圧を前記フローティングディフュージョンに書き込み、
前記単位画素を制御して前記フローティングディフュージョンから信号を読み出させ、前記第２の接続制御部を制御して、前記フィードバック用の増幅部の入力を前記信号線に接続し、前記フローティングディフュージョンから読み出した前記信号を前記フィードバック用の増幅部に入力させ、
前記第３の接続制御部を制御して、前記フィードバック用の増幅部の出力を前記信号線に接続し、前記信号が入力された前記フィードバック用の増幅部の出力を、前記フローティングディフュージョンにフィードバックさせる
請求項１に記載の信号処理装置。
【請求項３】
前記フローティングディフュージョンから読み出した前記信号を保持する保持部をさらに備え、
前記フィードバック用の増幅部には、前記保持部に保持されている前記信号が入力される
請求項２に記載の信号処理装置。
【請求項４】
前記フィードバック制御部は、前記基準電圧を前記フローティングディフュージョンに書き込む際に、前記フィードバック用の増幅部の入出力を短絡させてオートゼロを行わせる
請求項２に記載の信号処理装置。
【請求項５】
前記単位画素から読み出されて前記信号線を介して伝送されるリセット信号や画素信号を所定の参照信号と比較することによりA/D変換することができるA/D変換部をさらに備える
請求項２に記載の信号処理装置。
【請求項６】
前記フィードバック制御部は、前記A/D変換部とは別に設けられた前記フィードバック用の増幅部の出力を、前記フローティングディフュージョンにフィードバックさせる
請求項５に記載の信号処理装置。
【請求項７】
前記フィードバック制御部は、前記A/D変換部を制御し、前記A/D変換を行っていない期間において、前記A/D変換部を前記フィードバック用の増幅部として駆動させる
請求項５に記載の信号処理装置。
【請求項８】
前記フィードバック制御部は、前記A/D変換部が処理対象の前記単位画素から読み出されたリセット信号をA/D変換する期間の前において、前記フィードバック用の増幅部の出力を、前記処理対象の単位画素の前記フローティングディフュージョンにフィードバックさせる
請求項５に記載の信号処理装置。
【請求項９】
前記フィードバック制御部は、前記A/D変換部が処理対象の前記単位画素から読み出されたリセット信号をA/D変換する期間の前において、前記フィードバック用の増幅部の出力を、全ての前記単位画素の前記フローティングディフュージョンにフィードバックさせる
請求項５に記載の信号処理装置。
【請求項１０】
前記A/D変換部は、前記単位画素のカラム毎に光電変換素子から転送された前記画素信号をA/D変換する
請求項５に記載の信号処理装置。
【請求項１１】
前記A/D変換部は、全ての前記単位画素の光電変換素子から一括して転送された前記画素信号をA/D変換する
請求項５に記載の信号処理装置。
【請求項１２】
単位画素から読み出された信号を転送する信号線を介して、フィードバック用の増幅部の出力を単位画素のフローティングディフュージョンにフィードバックさせる
制御方法。
【請求項１３】
複数の単位画素が行列状に配置される画素アレイと、
前記単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、
フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、
前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、
前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部と
を備える撮像素子。
【請求項１４】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
複数の単位画素が行列状に配置される画素アレイと、
前記単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、
フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、
前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、
前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、信号処理装置、制御方法、撮像素子、並びに、電子機器に関し、特に、画素に形成される増幅トランジスタのVthばらつきと、リセットトランジスタのフィードスルーばらつきの両方を抑制することができるようにした信号処理装置、制御方法、撮像素子、並びに、電子機器に関する。
【背景技術】
【０００２】
従来、アナログの相関二重サンプリング（CDS（Correlated Double Sampling））を行わず、デジタルCDSのみ行うA/D変換方式において、単位画素に形成される増幅トランジスタのVthばらつきとリセットトランジスタのフィードスルーばらつきが読み出し速度やアナログゲイン量に制限をかけていた。
【０００３】
そこでリセット時にフィードバック制御を行うことが考えられた（例えば、特許文献１参照）。この方法の場合、フィードバック用のアンプを配置する、あるいは、カラムA/D変換用のコンパレータを用いるなどして、VSL電位が一定になるように、フィードバック用のアンプを用いて、FDへリセット信号を書き込み、VthばらつきをFD電位として格納させていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２８１８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、この方法の場合、画素領域にフィードバック線が必要であり、その分、画素の開口率が減少するおそれや、設計の自由度が低減するおそれがあった。またリセットトランジスタのフィードスルーばらつきを原理的に取り除くことができなかった。
【０００６】
本技術は、このような状況に鑑みて提案されたものであり、画素に形成される増幅トランジスタのVthばらつきと、リセットトランジスタのフィードスルーばらつきの両方を抑制することができるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本技術の一側面は、単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部とを備える信号処理装置である。
【０００８】
前記フィードバック制御部は、前記第１の接続制御部を制御して、前記フローティングディフュージョンを前記信号線に接続し、前記第２の接続制御部を制御して、前記フィードバック用の増幅部の入力を前記信号線に接続し、前記第３の接続制御部を制御して、前記フィードバック用の増幅部の出力を前記信号線に接続して、前記フィードバック用の増幅部に入力される所定の基準電圧を前記フローティングディフュージョンに書き込み、前記単位画素を制御して前記フローティングディフュージョンから信号を読み出させ、前記第２の接続制御部を制御して、前記フィードバック用の増幅部の入力を前記信号線に接続し、前記フローティングディフュージョンから読み出した前記信号を前記フィードバック用の増幅部に入力させ、前記第３の接続制御部を制御して、前記フィードバック用の増幅部の出力を前記信号線に接続し、前記信号が入力された前記フィードバック用の増幅部の出力を、前記フローティングディフュージョンにフィードバックさせることができる。
【０００９】
前記フローティングディフュージョンから読み出した前記信号を保持する保持部をさらに備え、前記フィードバック用の増幅部には、前記保持部に保持されている前記信号が入力されるようにすることができる。
【００１０】
前記フィードバック制御部は、前記基準電圧を前記フローティングディフュージョンに書き込む際に、前記フィードバック用の増幅部の入出力を短絡させてオートゼロを行わせることができる。
【００１１】
前記単位画素から読み出されて前記信号線を介して伝送されるリセット信号や画素信号を所定の参照信号と比較することによりA/D変換することができるA/D変換部をさらに備えることができる。
【００１２】
前記フィードバック制御部は、前記A/D変換部とは別に設けられた前記フィードバック用の増幅部の出力を、前記フローティングディフュージョンにフィードバックさせることができる。
【００１３】
前記フィードバック制御部は、前記A/D変換部を制御し、前記A/D変換を行っていない期間において、前記A/D変換部を前記フィードバック用の増幅部として駆動させることができる。
【００１４】
前記フィードバック制御部は、前記A/D変換部が処理対象の前記単位画素から読み出されたリセット信号をA/D変換する期間の前において、前記フィードバック用の増幅部の出力を、前記処理対象の単位画素の前記フローティングディフュージョンにフィードバックさせることができる。
【００１５】
前記フィードバック制御部は、前記A/D変換部が処理対象の前記単位画素から読み出されたリセット信号をA/D変換する期間の前において、前記フィードバック用の増幅部の出力を、全ての前記単位画素の前記フローティングディフュージョンにフィードバックさせることができる。
【００１６】
前記A/D変換部は、前記単位画素のカラム毎に光電変換素子から転送された前記画素信号をA/D変換することができる。
【００１７】
前記A/D変換部は、全ての前記単位画素の光電変換素子から一括して転送された前記画素信号をA/D変換することができる。
【００１８】
本技術の一側面は、また、単位画素から読み出された信号を転送する信号線を介して、フィードバック用の増幅部の出力を単位画素のフローティングディフュージョンにフィードバックさせる制御方法である。
【００１９】
本技術の他の側面は、複数の単位画素が行列状に配置される画素アレイと、前記単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部とを備える撮像素子である。
【００２０】
本技術のさらに他の側面は、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、複数の単位画素が行列状に配置される画素アレイと、前記単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部とを備える電子機器である。
【００２１】
本技術の一側面においては、単位画素から読み出された信号を転送する信号線を介して、フィードバック用の増幅部の出力が単位画素のフローティングディフュージョンにフィードバックされる。
【００２２】
本技術の他の側面においては、複数の単位画素が行列状に配置される画素アレイを有する撮像素子において、その画素アレイの単位画素から読み出された信号を転送する信号線を介して、フィードバック用の増幅部の出力が単位画素のフローティングディフュージョンにフィードバックされる。
【００２３】
本技術のさらに他の側面においては、電子機器の、複数の単位画素が行列状に配置される画素アレイを有する撮像素子において、その画素アレイの単位画素から読み出された信号を転送する信号線を介して、フィードバック用の増幅部の出力が単位画素のフローティングディフュージョンにフィードバックされる。
【発明の効果】
【００２４】
本技術によれば、信号を処理することが出来る。また本技術によれば、画素に形成される増幅トランジスタのVthばらつきと、リセットトランジスタのフィードスルーばらつきの両方を抑制することができる。
【図面の簡単な説明】
【００２５】
【図１】イメージセンサの主な構成例を示す図である。
【図２】画素アレイの主な構成例を示す図である。
【図３】単位画素とカラムA/D変換部の主な構成例を示す図である。
【図４】撮像制御処理の流れの例を説明するフローチャートである。
【図５】各制御信号の例を示すタイミングチャートである。
【図６】フィードバック処理の流れの例を示すフローチャートである。
【図７】単位画素とカラムA/D変換部の動作の様子の例を示す図である。
【図８】単位画素とカラムA/D変換部の動作の様子の例を示す図である。
【図９】単位画素とカラムA/D変換部の動作の様子の例を示す図である。
【図１０】単位画素とカラムA/D変換部の動作の様子の例を示す図である。
【図１１】単位画素とカラムA/D変換部の動作の様子の例を示す図である。
【図１２】単位画素とカラムA/D変換部の動作の様子の例を示す図である。
【図１３】撮像制御処理の流れの例を説明するフローチャートである。
【図１４】各制御信号の例を示すタイミングチャートである。
【図１５】撮像制御処理の流れの例を説明するフローチャートである。
【図１６】各制御信号の例を示すタイミングチャートである。
【図１７】撮像制御処理の流れの例を説明するフローチャートである。
【図１８】各制御信号の例を示すタイミングチャートである。
【図１９】カラムA/D変換部の他の構成例を示す図である。
【図２０】各制御信号の例を示すタイミングチャートである。
【図２１】イメージセンサの物理構成の例を示す図である。
【図２２】A/D変換部の他の構成例を示す図である。
【図２３】イメージセンサの他の構成例を示す図である。
【図２４】画素ユニットの例を説明する図である。
【図２５】イメージセンサの他の構成例を示す図である。
【図２６】イメージセンサの他の構成例を示す図である。
【図２７】撮像装置の主な構成例を示す図である。
【発明を実施するための形態】
【００２６】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（イメージセンサ・カラムA/D変換部）
２．第２の実施の形態（イメージセンサ・エリアA/D変換部）
３．第３の実施の形態（撮像装置）
【００２７】
＜１．第１の実施の形態＞
＜Vthばらつきとフィードスルーばらつき＞
従来、画素回路は読出し回路に比べ非常に小さく、ばらつき、特に増幅トランジスタのVthばらつきやリセットトランジスタのフィードスルーばらつきが大きくなってしまうおそれがあった。例えばVthばらつきが100mV程度になったり、リセットトランジスタ（RST Tr）のフィードスルーばらつきが20mV程度になったりするおそれがあった。
【００２８】
従来の読み出し回路では、画素のリセットレベルを基準に光信号を読み出すアナログCDS（Correlated Double Sampling）を行っており、A/D変換部から見た信号は光信号のみでありばらつきを無くすことができた。
【００２９】
しかしながら、アナログCDSを行わない読み出し方式、例えば、フローティングディフュージョン（FD）に電荷を蓄積するグローバルシャッタ方式を実現しようとするとVthばらつきが光信号に大きな影響を及ぼすおそれがあった。
【００３０】
FD蓄積型グローバルシャッタとは、画素アレイ全領域のFDリセット信号を読み出し、フォトダイオード（PD）内の電荷をFDへ一括転送後、再度FDの電荷を読み出す方式である。特に、電圧を時間に変換しA/D変換する、例えばシングルスロープA/D変換方式においては、ばらつきが大きい場合、A/D変換時間が長くなってしまうおそれがあった。若しくは、参照信号（Ramp）の傾きを小さするアナログゲインを大きくすることができないおそれがあった。
【００３１】
そこで、例えば特許文献１において、リセット（RST）時にフィードバック制御を行う方法が開示された。この場合、画素から読み出された信号を伝送する垂直信号線（VSL）の電位が一定になるように、増幅部（Amp）を用いて、FDへリセット信号を書き込んでいる。この際、VthばらつきはFD電位として格納される。フィードバック用のAmpを配置する、若しくは、カラムADC用のコンパレータ回路を用いるなどして、このような処理を実現する。
【００３２】
しかしながら、このような処理を行うためには、画素領域にフィードバック線を別途設ける必要があり、画素の開口率が低減するおそれがあった。または、設計の自由度が低減してしまうおそれがあった。また、リセットトランジスタ（RST Tr）のフィードスルーばらつきを原理的に取り除くことができなかった。
【００３３】
＜垂直信号線を利用したフィードバック制御＞
そこで、単位画素から読み出された信号を転送する信号線を介して、フィードバック用の増幅部の出力を単位画素のフローティングディフュージョンにフィードバックさせるようにする。
【００３４】
例えば、信号処理装置において、単位画素のフローティングディフュージョンと、単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、フィードバック用の増幅部の入力と信号線との接続を制御する第２の接続制御部と、フィードバック用の増幅部の出力と信号線との接続を制御する第３の接続制御部と、単位画素、フィードバック用の増幅部、並びに、第１の接続制御部乃至第３の接続制御部を制御し、フィードバック用の増幅部の出力をフローティングディフュージョンにフィードバックさせるフィードバック制御部とを備えるようにする。
【００３５】
例えば、フィードバック制御部が、第１の接続制御部を制御して、フローティングディフュージョンを信号線に接続し、第２の接続制御部を制御して、フィードバック用の増幅部の入力を信号線に接続し、第３の接続制御部を制御して、フィードバック用の増幅部の出力を信号線に接続して、フィードバック用の増幅部に入力される所定の基準電圧をフローティングディフュージョンに書き込み、単位画素を制御してフローティングディフュージョンから信号を読み出させ、第２の接続制御部を制御して、フィードバック用の増幅部の入力を信号線に接続し、フローティングディフュージョンから読み出した信号をフィードバック用の増幅部に入力させ、第３の接続制御部を制御して、フィードバック用の増幅部の出力を信号線に接続し、信号が入力されたフィードバック用の増幅部の出力を、フローティングディフュージョンにフィードバックさせるようにしてもよい。
【００３６】
このようにすることにより、画素に形成される増幅トランジスタのVthばらつきと、リセットトランジスタのフィードスルーばらつきの両方を抑制することができる。
【００３７】
＜イメージセンサ＞
このような本技術を適用した撮像素子の一実施の形態であるイメージセンサの主な構成例を、図１に示す。図１に示されるイメージセンサ１００は、被写体からの光を光電変換して画像データとして出力するデバイスである。例えば、イメージセンサ１００は、CMOS（Complementary Metal Oxide Semiconductor）を用いたCMOSイメージセンサ、CCD（Charge Coupled Device）を用いたCCDイメージセンサ等として構成される。
【００３８】
図１に示されるように、イメージセンサ１００は、画素アレイ１０１、参照電圧発生部１０２、A/D変換部１０３、水平転送部１０４、制御部１１１、および垂直走査部１１２を有する。
【００３９】
画素アレイ１０１は、フォトダイオード等の光電変換素子を有する画素構成（単位画素）が平面状または曲面状に配置される画素領域である。画素アレイ１０１の構成の詳細については後述するが、単位画素から読み出されたアナログ信号は、垂直信号線１２１−１乃至垂直信号線１２１−Ｎのいずれかを介してA/D変換部１０３に伝送される。以下において、垂直信号線１２１−１乃至垂直信号線１２１−Ｎを互いに区別して説明する必要が無い場合、垂直信号線１２１と称する。
【００４０】
参照電圧発生部１０２は、A/D変換部１０３のA/D変換の基準信号となる参照信号（参照電圧とも称する）を発生する。この参照信号の波形は任意である。例えば、参照信号をランプ波（のこぎり波）としてもよい。以下においては、参照信号としてランプ波（Ramp）を用いる場合を例に説明する。参照電圧発生部１０２は、例えば、D/A変換部を有し、そのD/A変換部により参照信号（Ramp）を生成する。この参照信号（Ramp）は、参照信号線１２２を介してA/D変換部１０３に供給される。
【００４１】
A/D変換部１０３は、その参照信号を用いて、画素アレイ１０１から垂直信号線１２１を介して伝送される（各単位画素から読み出された）アナログ信号等をA/D変換し、そのデジタルデータを、信号線１２３−１乃至信号線１２３−Ｎのいずれかを介して水平転送部１０４に出力する。以下において、信号線１２３−１乃至信号線１２３−Ｎを互いに区別して説明する必要が無い場合、信号線１２３と称する。
【００４２】
図１に示されるように、A/D変換部１０３は、カラムA/D変換部１４１−１乃至カラムA/D変換部１４１−Ｎを有する。以下において、カラムA/D変換部１４１−1乃至カラムA/D変換部１４１−Ｎを互いに区別して説明する必要が無い場合、カラムA/D変換部１４１と称する。カラムA/D変換部１４１は、画素アレイ１０１のカラム（列）（以下において、単位画素列とも称する）毎に設けられている。
【００４３】
図１に示されるように、各カラムA/D変換部１４１（カラムA/D変換部１４１−１乃至カラムA/D変換部１４１−Ｎ）には、自身に対応するカラムの垂直信号線１２１（垂直信号線１２１−１乃至垂直信号線１２１−Ｎ）と、参照信号線１２２とが接続されている。各カラムA/D変換部１４１は、自身に対応するカラムの単位画素から読み出され、そのカラムの垂直信号線１２１を介して供給される信号を、参照信号線１２２を介して参照電圧発生部１０２から供給される参照信号を利用して、A/D変換する。
【００４４】
また、図１に示されるように、各カラムA/D変換部１４１には、自身に対応するカラムの信号線１２３（信号線１２３−１乃至信号線１２３−Ｎ）が接続されている。各カラムA/D変換部１４１は、自身において得られたA/D変換結果を、自身に対応する信号線１２３を介して水平転送部１０４に供給する。
【００４５】
水平転送部１０４は、A/D変換部１０３から信号線１２３を介して供給されるデジタルデータを、信号線１２４を介してイメージセンサ１００の外部等に転送する。
【００４６】
制御部１１１は、制御線１３１を介して制御信号を供給することにより参照電圧発生部１０２を制御する。また、制御部１１１は、制御線１３２を介して制御信号を供給することによりA/D変換部１０３を制御する。図１に示されるように、制御部１１１は、制御線１３２−１乃至制御線１３２−Ｎを介して、A/D変換部１０３の各カラムA/D変換部１４１（カラムA/D変換部１４１−１乃至カラムA/D変換部１４１−Ｎ）を制御する。また、制御部１１１は、制御線１３３を介して制御信号を供給することにより水平転送部１０４を制御する。また、制御部１１１は、制御線１３４を介して制御信号を供給することにより垂直走査部１１２を制御する。このように、イメージセンサ１００の各部を制御することにより、制御部１１１は、イメージセンサ１００全体の動作（各部の動作）を制御する。
【００４７】
なお、図１においては、上述した制御線１３１乃至制御線１３４がそれぞれ１本の点線（点線矢印）により示されているが、これらの制御線はいずれも、複数の制御線により構成されるようにしてもよい。
【００４８】
垂直走査部１１２は、制御部１１１に制御されて、制御線１２５−１乃至制御線１２５−Ｍを介して制御信号を供給することにより、画素アレイ１０１の各単位画素のトランジスタの動作を制御する。なお、以下において、制御線１２５−１乃至制御線１２５−Ｍを互いに区別して説明する必要が無い場合、制御線１２５と称する。
【００４９】
＜画素アレイ＞
画素アレイ１０１の主な構成例を図２に示す。上述したように、画素領域（画素アレイ１０１）には、複数の単位画素が面状に並べられて配置されている。図２の例の場合、Ｍ×Ｎ個の単位画素１５１（単位画素１５１−１１乃至単位画素１５１−ＭＮ）が、Ｍ行Ｎ列の行列状（アレイ状）に並べられて配置されている（Ｍ、Ｎは任意の自然数）。以下において、単位画素１５１−１１乃至単位画素１５１−ＭＮを互いに区別して説明する必要が無い場合、単位画素１５１と称する。単位画素１５１の並べ方は任意であり、例えば、所謂ハニカム構造等のように、行列状以外の並べ方であってもよい。
【００５０】
図２に示されるように、単位画素１５１のカラム（単位画素列）毎に垂直信号線１２１（垂直信号線１２１−１乃至垂直信号線１２１−Ｎ）が形成されている。そして、各垂直信号線１２１は、自身に対応するカラム（単位画素列）の各単位画素に接続され、その各単位画素から読み出された信号をA/D変換部１０３に伝送する。また、図２に示されるように、単位画素１５１の行（以下において、単位画素行とも称する）毎に制御線１２５（制御線１２５−１乃至制御線１２５−Ｍ）が形成されている。そして、各制御線１２５は、自身に対応する単位画素行の各単位画素に接続され、垂直走査部１１２から供給される制御信号を、その各単位画素に伝送する。
【００５１】
つまり、単位画素１５１は、自身が属するカラム（単位画素列）に割り当てられた垂直信号線１２１と、自身が属する単位画素行に割り当てられた制御線１２５とに接続されており、その制御線１２５を介して供給される制御信号に基づいて駆動し、自身において得られる電気信号を、その垂直信号線１２１を介してA/D変換部１０３に供給する。
【００５２】
なお、図２において各行の制御線１２５は１本の線として示されているが、この各行の制御線１２５が複数の制御線により構成されるようにしてもよい。
【００５３】
＜単位画素とカラムA/D変換部の構成＞
図３は、単位画素１５１とカラムA/D変換部１４１の主な構成の例を示す図である。図３に示されるように、単位画素１５１は、フォトダイオード（PD）１６１、転送トランジスタ１６２、リセットトランジスタ１６３、増幅トランジスタ１６４、セレクトトランジスタ１６５、キャパシタ１６６を有する。
【００５４】
フォトダイオード（PD）１６１は、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。その蓄積された光電荷は、所定のタイミングにおいて読み出される。フォトダイオード（PD）１６１のアノード電極は画素領域のグランド（画素グランド）に接続され、カソード電極は転送トランジスタ１６２を介してフローティングディフュージョン（FD）に接続される。もちろん、フォトダイオード（PD）１６１のカソード電極が画素領域の電源（画素電源）に接続され、アノード電極が転送トランジスタ１６２を介してフローティングディフュージョン（FD）に接続され、光電荷が光正孔として読み出される方式としてもよい。
【００５５】
転送トランジスタ１６２は、フォトダイオード（PD）１６１からの光電荷の読み出しを制御する。転送トランジスタ１６２は、ドレイン電極がフローティングディフュージョンに接続され、ソース電極がフォトダイオード（PD）１５１のカソード電極に接続される。また、転送トランジスタ１６２のゲート電極には、垂直走査部１１２から供給される転送制御信号を伝送する転送制御線（TRG）が接続される。つまり、この転送制御線（TRG）は、図１の制御線１２５に含まれる。
【００５６】
転送制御線（TRG）の信号（すなわち、転送トランジスタ１５２のゲート電位）がオフ状態のとき、フォトダイオード（PD）１６１からの光電荷の転送が行われない（フォトダイオード（PD）１６１において光電荷が蓄積される）。これに対して、転送制御線（TRG）の信号がオン状態のとき、フォトダイオード（PD）１６１に蓄積された光電荷がフローティングディフュージョン（FD）に転送される。
【００５７】
リセットトランジスタ１６３は、フローティングディフュージョン（FD）の電位をリセットする。リセットトランジスタ１６３は、ドレイン電極がフローティングディフュージョン（FD）に接続され、ソース電極が垂直信号線（VSL）１２１に接続される。また、リセットトランジスタ１６３のゲート電極には、垂直走査部１１２から供給されるリセット制御信号を伝送するリセット制御線（RST）が接続される。つまり、このリセット制御線（RST）は、図１の制御線１２５に含まれる。
【００５８】
リセット制御線（RST）の信号（すなわち、リセットトランジスタ１６３のゲート電位）がオフ状態のとき、フローティングディフュージョン（FD）は垂直信号線（VSL）１２１と切り離されている。これに対して、リセット制御線（RST）の信号がオン状態のとき、フローティングディフュージョン（FD）と垂直信号線（VSL）１２１とが接続され、そのフローティングディフュージョン（FD）の電荷が垂直信号線（VSL）１２１に捨てられ、フローティングディフュージョン（FD）がリセットされる。
【００５９】
なお、リセット制御線（RST）の信号がオン状態のとき、フローティングディフュージョン（FD）と垂直信号線（VSL）１２１とが接続されているので、垂直信号線（VSL）１２１を介してフィードバックされる信号が、このリセットトランジスタ１６３を介してフローティングディフュージョン（FD）に書き込まれる（セットされる）。
【００６０】
すなわち、リセットトランジスタ１６３は、単位画素のフローティングディフュージョン（FD）と、その単位画素から読み出された信号を転送する信号線（垂直信号線１２１）との接続を制御する第１の接続制御部として駆動する。
【００６１】
増幅トランジスタ１６４は、フローティングディフュージョン（FD）の電位変化を増幅し、電気信号（アナログ信号）として出力する。増幅トランジスタ１６４は、ゲート電極がフローティングディフュージョン（FD）に接続され、ドレイン電極がソースフォロワ電源電圧に接続され、ソース電極がセレクトトランジスタ１６５のドレイン電極に接続されている。
【００６２】
例えば、増幅トランジスタ１６４は、リセットトランジスタ１６３によってリセットされたフローティングディフュージョン（FD）の電位をリセット信号（リセットレベル）としてセレクトトランジスタ１６５に出力する。また、増幅トランジスタ１６４は、転送トランジスタ１６２によって光電荷が転送されたフローティングディフュージョン（FD）の電位を光蓄積信号（信号レベル）としてセレクトトランジスタ１６５に出力する。
【００６３】
セレクトトランジスタ１６５は、増幅トランジスタ１６４から供給される電気信号の垂直信号線（VSL）１２１（すなわち、A/D変換部１０３）への出力を制御する。セレクトトランジスタ１６５は、ドレイン電極が増幅トランジスタ１６４のソース電極に接続され、ソース電極が垂直信号線１２１に接続されている。また、セレクトトランジスタ１６５のゲート電極には、垂直走査部１１２から供給されるセレクト制御信号を伝送するセレクト制御線（SEL）が接続される。つまり、このセレクト制御線（SEL）は、図１の制御線１２５に含まれる。
【００６４】
セレクト制御線（SEL）の信号（すなわち、セレクトトランジスタ１６５のゲート電位）がオフ状態のとき、増幅トランジスタ１６４と垂直信号線１２１は電気的に切り離されている。したがって、この状態のとき、当該単位画素１５１からリセット信号や画素信号等が出力されない。これに対して、セレクト制御線（SEL）がオン状態のとき、当該単位画素１５１が選択状態となる。つまり、増幅トランジスタ１６４と垂直信号線１２１が電気的に接続され、増幅トランジスタ１６４から出力される信号が、当該単位画素１５１の画素信号として、垂直信号線１２１に供給される。すなわち、当該単位画素１５１からリセット信号や画素信号等が読み出される。
【００６５】
キャパシタ１６６は、フローティングディフュージョン（FD）とグランド電位（GND）との間に形成され、フローティングディフュージョン（FD）の電位を維持する。
【００６６】
また、図３に示されるように、A/D変換部１０３のカラムA/D変換部１４１は、スイッチ１７１および電流源１７２を有する。また、カラムA/D変換部１４１は、比較部１８１、カウンタ１８２、キャパシタ１８３、キャパシタ１８４、スイッチ１８５、およびスイッチ１８６を有する。
【００６７】
比較部１８１は、垂直信号線１２１およびキャパシタ１８４を介して入力される入力信号（例えば単位画素１５１から読み出されたアナログ信号）と、参照信号線１２２およびキャパシタ１８３を介して入力される参照信号とを比較し（信号レベルの比較を行い）、その比較結果をカウンタ１８２に出力する。
【００６８】
例えば、この比較結果を示す信号は、１ビットのデジタルデータである。例えば、参照信号の信号レベルが、単位画素１５１から読み出された信号の信号レベルより大きい場合、この比較結果を示す信号の値が「０」となり、逆の場合、値が「１」となる。もちろん、この信号の値の取り方は逆でもよい。また、比較結果を示す信号のビット長は任意であり、複数ビットからなる情報であってもよい。
【００６９】
カウンタ１８２は、カウント開始から、比較部１８１の比較結果が反転するまでの時間（例えば、クロック信号のクロック数）をカウントする。そして、カウンタ１８２は、比較結果が反転した時点でそれまでのカウント値を、比較部１８１の入力信号のA/D変換結果（つまり、単位画素１５１から読み出された信号のデジタルデータ）として、信号線１２３を介して水平転送部１０４に出力する。
【００７０】
キャパシタ１８３およびキャパシタ１８４は、容量が固定の（所定の容量を有する）キャパシタである。スイッチ１８５およびスイッチ１８６は、制御部１１１から供給される制御信号AZに従って（すなわち、制御部１１１の制御に従って）、比較部１８１の入力側と出力側とを短絡させたり切断したりする。例えば、スイッチ１８５およびスイッチ１８６が短絡すると、比較部１８１のオートゼロが行われる。
【００７１】
そして、カラムA/D変換部１４１は、さらに、スイッチ１９１、キャパシタ１９２、増幅部１９３、キャパシタ１９４、スイッチ１９５、スイッチ１９７、およびキャパシタ１９７とを有する。
【００７２】
スイッチ１９１は、制御部１１１から供給される制御信号AMPINに従って（すなわち、制御部１１１の制御に従って）、キャパシタ１９２と垂直信号線１２１とを接続したり切断したりする。キャパシタ１９２は、増幅部１９３の入力容量である。増幅部１９３は、キャパシタ１９２を介して入力される信号と、所定の基準電圧Vrefとの差分を増幅する。キャパシタ１９４は、供給される信号（信号レベル）保持用のキャパシタである。スイッチ１９５は、制御部１１１から供給される制御信号AMPOUTに従って（すなわち、制御部１１１の制御に従って）、増幅部１９３の出力と垂直信号線１２１とを接続したり切断したりする。スイッチ１９６は、制御部１１１から供給される制御信号AMPAZに従って（すなわち、制御部１１１の制御に従って）、増幅部１９３の入力と出力とを接続したり（短絡させたり）切断したりする。例えば、スイッチ１９６が短絡すると、増幅部１９３のオートゼロが行われる。キャパシタ１９７は、増幅部１９３のフィードバック容量である。
【００７３】
なお、この増幅部１９３は、フィードバック用の増幅部として駆動する。キャパシタ１９２とキャパシタ１９７の容量比を１対１とすることにより、この増幅部１９３のゲインがマイナス１倍となり、増幅部１９３から、キャパシタ１９２を介して入力される信号と、基準電圧Vrefとの差分が出力されるようになる。
【００７４】
また、スイッチ１９１は、フィードバック用の増幅部（増幅部１９３）の入力と信号線（垂直信号線１２１）との接続を制御する第２の接続制御部として駆動する。また、スイッチ１９５は、フィードバック用の増幅部（増幅部１９３）の出力と信号線（垂直信号線１２１）との接続を制御する第３の接続制御部として駆動する。
【００７５】
そして、制御部１１１（図１）は、フィードバックを制御するフィードバック制御部として駆動する。
【００７６】
＜撮像制御処理の流れ＞
次に、このような構成の単位画素１５１やカラムA/D変換部１４１を制御して、制御部１１１が実行する撮像制御処理の流れの例を、図４のフローチャートを参照して説明する。必要に応じて、図５のタイミングチャートを参照して説明する。この場合、イメージセンサ１００は、フィードバックや画素信号の読み出し等の処理を、全て処理対象単位画素毎に行うタイプのローリングシャッタ方式で行う。
【００７７】
撮像制御処理が開始されると、ステップＳ１０１において、制御部１１１は、未処理の単位画素の行（単位画素行とも称する）のうちの１行を処理対象として選択する。
【００７８】
ステップＳ１０２において、制御部１１１は、スイッチ１９１、増幅部１９３、スイッチ１９５、スイッチ１９６、および、リセットトランジスタ１６３等を制御し、垂直信号線１２１を利用して、処理対象単位画素へのフィードバックを行う（図５の時刻Ｔ１乃至時刻Ｔ４）。
【００７９】
ステップＳ１０３において、制御部１１１は、カラムA/D変換部１４１や単位画素１５１の各部を制御して、比較部１８１のオートゼロを行った後、処理対象単位画素のリセットレベル（リセット信号）を読み出し、比較部１８１およびカウンタ１８２を用いて、その読み出したリセットレベルをA/D変換させる（図５の時刻Ｔ４乃至時刻Ｔ６）。
【００８０】
ステップＳ１０４において、制御部１１１は、単位画素１５１の転送トランジスタ１６２を制御し、処理対象単位画素のフォトダイオード１６１に蓄積された電荷をフローティングディフュージョン（FD）に転送させる（図５の時刻Ｔ６乃至時刻Ｔ７）。
【００８１】
ステップＳ１０５において、制御部１１１は、カラムA/D変換部１４１や単位画素１５１の各部を制御して、処理対象単位画素の信号レベル（画素信号）を読み出し、比較部１８１およびカウンタ１８２を用いて、その読み出した信号レベルをA/D変換させる（図５の時刻Ｔ７乃至時刻Ｔ８）。
【００８２】
ステップＳ１０６において、制御部１１１は、全ての単位画素行を処理したか否かを判定する。未処理の単位画素行が存在すると判定された場合、処理はステップＳ１０１に戻り、それ以降の処理を繰り返す。各単位画素行についてステップＳ１０１乃至ステップＳ１０６の処理が実行され、ステップＳ１０６において、全ての単位画素行が処理されたと判定された場合、撮像制御処理が終了する。
【００８３】
＜フィードバック処理＞
次に、図４のステップＳ１０２において実行されるフィードバック処理の流れの例を、図６のフローチャートを参照して説明する。
【００８４】
フィードバック処理が開始されると、制御部１１１は、ステップＳ１２１において、リセットトランジスタ１６３やスイッチ１９５等を制御し、増幅部１９３から出力される基準電圧Vrefを単位画素１５１のフローティングディフュージョン（FD）に書き込む。また、制御部１１１は、スイッチ１９６を制御して、増幅部１９３の入力と出力とを短絡させ、増幅部１９３のオートゼロを行わせる（図５の時刻Ｔ１乃至時刻Ｔ２）。
【００８５】
ステップＳ１２２において、制御部１１１は、セレクトトランジスタ１６５、スイッチ１７１等を制御して、フィードスルー信号が重畳したフローティングディフュージョン（FD）電位（FD信号とも称する）を単位画素１５１から読み出させる（図５の時刻Ｔ２乃至時刻Ｔ３）。
【００８６】
ステップＳ１２３において、制御部１１１は、スイッチ１９１等を制御して、ステップＳ１２２において読み出した信号を、増幅部１９３の入力側にあるキャパシタ１９４に保持させる。
【００８７】
ステップＳ１２４において、制御部１１１は、リセットトランジスタ１６３やスイッチ１９５等を制御し、増幅部１９３の出力を単位画素１５１のフローティングディフュージョン（FD）にフィードバックさせる（図５の時刻Ｔ３乃至時刻Ｔ４）。
【００８８】
ステップＳ１２４の処理が終了すると、フィードバック処理が終了し、処理は図４に戻る。
【００８９】
以上のような処理の流れの例を、図７乃至図１２を参照してより具体的に説明する。
【００９０】
図５の時刻Ｔ１乃至時刻Ｔ２において、リセットトランジスタ１６３やスイッチ１９５等がオン状態にされると、図７の例のように、処理対象の単位画素のフローティングディフュージョン（FD）にVrefが書き込まれる。また、これと同時に、スイッチ１９６がオン状態にされて、増幅部１９３のオートゼロが行われる。以上のような処理により、フローティングディフュージョン（FD）の信号レベルがVrefとなる。
【００９１】
そして、リセットトランジスタ１６３をオフ状態に切り替えると、フローティングディフュージョン（FD）の信号（FD信号）に、そのリセットトランジスタ１６３をオフ状態に切り替えることにより生じるフィードスルー信号が重畳される。
【００９２】
次に、図５の時刻Ｔ２乃至時刻Ｔ３において、制御部１１１は、図８の例のように、セレクトトランジスタ１６５をオン状態にする等して、そのフィードスルー信号が重畳されたFD信号［Vref +VkTC(PX)+VRSTFT］を読み出す。この信号は［Vref +VkTC(PX)+VRSTFT-Vgs］となる。なお、増幅部１９３のゲインは、マイナス１倍に設定されているので、増幅部１９３の出力は、［Vref -(VkTC(PX)+VRSTFT-Vgs)］となる。
【００９３】
そして、制御部１１１は、図９の例のように、スイッチ１９１を制御して、増幅部１９３の入力を垂直信号線１２１から切断させることにより、増幅部１９３の入力側に読み出した信号［Vref +VkTC(PX)+VRSTFT-Vgs］を保持する。なお、保持した信号には増幅部１９３の入力容量に応じたkTCノイズが重畳するが、画素のkTCノイズに比べ十分に小さく設定することで、例えば入力容量を大きくするなどで、√(VkTC(PX)^2+VkTC(Amp)^2)≒VkTC(PX)と近似することができる。
【００９４】
次に、図５の時刻Ｔ３乃至時刻Ｔ４において、制御部１１１は、図１０の例のように、リセットトランジスタ１６３やスイッチ１９５をオン状態にする等して、増幅部１９３の出力を処理対象の単位画素１５１のフローティングディフュージョン（FD）にフィードバックさせる。これにより、フローティングディフュージョン（FD）には、［Vref -(VkTC(PX)+VRSTFT-Vgs)］が書き込まれる。
【００９５】
さらに、制御部１１１がリセットトランジスタ１６３をオフ状態にすると、図１１の例のように、フィードスルーが打ち消される。つまり、フローティングディフュージョン（FD）の信号（FD信号）は、［Vref -(√2xVkTC(PX)-Vgs)］となる。
【００９６】
次に、制御部１１１は、図５の時刻Ｔ４乃至時刻Ｔ５において比較部１８１のオートゼロを行った後、図５の時刻Ｔ５乃至時刻Ｔ６において、図１２の例のように、セレクトトランジスタ１６５やスイッチ１７１等をオン状態とすることにより、フローティングディフュージョン（FD）からリセット信号を読み出し、それを比較部１８１やカウンタ１８２にA/D変換させる。
【００９７】
このとき、垂直信号線（VSL）１２１には［Vref-√2xVkTC(PX)］が読み出されるため、ばらつきとして検出される信号は［√2xVkTC(PX)］となり、増幅トランジスタ１６４のVthばらつきやリセットトランジスタ１６３のフィードスルー（ばらつき、オフセットを含む)を抑制することができる。
【００９８】
また、このようにすることにより、フィードバック用の信号線が不要になるので、画素の開口率の低減を抑制したり、設計の自由度の低減を抑制したりすることができる。
【００９９】
＜撮像制御処理の他の例＞
また、以上のような撮像制御処理において、フィードバックのみ全画素行ってから、リセットレベルと信号レベルのA/D変換を処理対象画素に対して連続的に行うタイプのローリングシャッタ方式を用いるようにしてもよい。
【０１００】
その場合の撮像制御処理の流れの例を図１３のフローチャートと図１４のタイミングチャートを参照して説明する。図１３のフローチャートや図１４のタイミングチャートに示されるように、各処理の実行順が異なるのみであり、各処理の内容は、基本的に、図４乃至図１２を参照して説明した場合と同様である。
【０１０１】
つまり、この場合、ステップＳ１４１乃至ステップＳ１４３が繰り返されることにより、全画素についてフィードバックが行われ、その後ステップＳ１４４乃至ステップＳ１４８の各処理が実行され、図４の場合と同様の手順で、リセットレベルと信号レベルのA/D変換が行われる。図１４のタイミングチャートにおいても同様の手順が示されている。
【０１０２】
つまり、この場合も、図４乃至図１２の場合と同様に、増幅トランジスタ１６４のVthばらつきと、リセットトランジスタ１６３のフィードスルー（ばらつき、オフセットを含む)との両方を抑制することができる。
【０１０３】
＜撮像制御処理の他の例＞
また、以上のような撮像制御処理において、処理対象単位画素に対してフィードバックとリセットレベルのA/D変換を連続して行うタイプのグローバルシャッタ方式を用いるようにしてもよい。
【０１０４】
その場合の撮像制御処理の流れの例を図１５のフローチャートと図１６のタイミングチャートを参照して説明する。図１５のフローチャートや図１６のタイミングチャートに示されるように、各処理の実行順が異なるのみであり、各処理の内容は、基本的に、図４乃至図１２を参照して説明した場合と同様である。
【０１０５】
つまり、この場合、ステップＳ１６１乃至ステップＳ１６４において、図４の場合と同様の手順でフィードバックおよびリセットレベルのA/D変換が行われ、それらの処理が繰り返されることにより全画素について行われ、その後、ステップＳ１６５において、フォトダイオード１６１の電荷が全画素一括でフローティングディフュージョンに転送され、ステップＳ１６６乃至ステップＳ１６８の各処理が実行され、全画素について信号レベルのA/D変換が行われる。図１６のタイミングチャートにおいても同様の手順が示されている。
【０１０６】
つまり、この場合も、図４乃至図１２の場合と同様に、増幅トランジスタ１６４のVthばらつきと、リセットトランジスタ１６３のフィードスルー（ばらつき、オフセットを含む)との両方を抑制することができる。
【０１０７】
＜撮像制御処理の他の例＞
また、以上のような撮像制御処理において、フィードバックとリセットレベルのA/D変換とを互いに独立して行うタイプのグローバルシャッタ方式を用いるようにしてもよい。
【０１０８】
その場合の撮像制御処理の流れの例を図１７のフローチャートと図１８のタイミングチャートを参照して説明する。図１７のフローチャートや図１８のタイミングチャートに示されるように、各処理の実行順が異なるのみであり、各処理の内容は、基本的に、図４乃至図１２を参照して説明した場合と同様である。
【０１０９】
つまり、この場合、ステップＳ１８１乃至ステップＳ１８３の処理が繰り返し実行されることにより、全画素についてフィードバックが行われ、ステップＳ１８４乃至ステップＳ１８６の処理が繰り返し実行されることにより、全画素についてリセットレベルのA/D変換が行われる。その後、ステップＳ１８７において、フォトダイオード１６１の電荷が全画素一括でフローティングディフュージョンに転送される。そして、ステップＳ１８８乃至ステップＳ１９０の各処理が実行され、全画素について信号レベルのA/D変換が行われる。図１８のタイミングチャートにおいても同様の手順が示されている。
【０１１０】
つまり、この場合も、図４乃至図１２の場合と同様に、増幅トランジスタ１６４のVthばらつきと、リセットトランジスタ１６３のフィードスルー（ばらつき、オフセットを含む)との両方を抑制することができる。
【０１１１】
＜カラムA/D変換部の他の例＞
なお、比較部１８１やカウンタ１８２がリセットレベルや信号レベルのA/D変換を行っていない期間において、それらをフィードバック用の増幅部として駆動させるようにしてもよい。
【０１１２】
その場合のカラムA/D変換部１４１の主な構成例を図１９に示す。図１９に示されるように、この場合、図３の例と比較して、スイッチ１９１乃至キャパシタ１９７の構成が省略されている。代わりに、スイッチ３０１、スイッチ３０２、キャパシタ３０３、スイッチ３０４、キャパシタ３０５、およびスイッチ３０６が新たに設けられている。
【０１１３】
スイッチ３０１は、制御部１１１から供給される制御信号VrefENに従って（すなわち、制御部１１１の制御に従って）、基準電圧Vrefの供給を制御する。
【０１１４】
スイッチ３０２は、スイッチ１９１に対応し、制御部１１１から供給される制御信号AMPINに従って（すなわち、制御部１１１の制御に従って）、垂直信号線１２１とキャパシタ１８４とを接続したり切断したりする。キャパシタ１８４は、比較部１８１の入力容量である。キャパシタ３０３は、キャパシタ１９４に対応し、供給される信号（信号レベル）保持用のキャパシタである。
【０１１５】
スイッチ３０４は、制御部１１１から供給される制御信号FBENに従って（すなわち、制御部１１１の制御に従って）、比較部１８１の出力とスイッチ３０６とを接続したり切断したりする。
【０１１６】
キャパシタ３０５は、キャパシタ１９７に対応し、比較部１８１のフィードバック容量である。スイッチ３０６は、スイッチ１９５に対応し、制御部１１１から供給される制御信号AMPOUTに従って（すなわち、制御部１１１の制御に従って）、比較部１８１の出力と垂直信号線１２１とを接続したり切断したりする。
【０１１７】
なお、この場合、スイッチ１８５は、制御部１１１から供給される制御信号RampAZに従って（すなわち、制御部１１１の制御に従って）駆動する。また、スイッチ１８６は、制御部１１１から供給される制御信号VSLAZに従って（すなわち、制御部１１１の制御に従って）駆動する。これらのスイッチが短絡されると、比較部１８１のオートゼロが行われる。
【０１１８】
この場合、上述したように、A/D変換が行われていない期間において、この比較部１８１が、フィードバック用の増幅部として駆動する。A/D変換部の比較部として駆動するか、フィードバック用の増幅部として駆動するかは、スイッチ３０４により制御される。つまり、スイッチ３０４がオフ状態のとき、比較部１８１は、A/D変換部の比較部として駆動し、スイッチ３０４がオン状態のとき、比較部１８１は、フィードバック用の増幅部として駆動する。
【０１１９】
キャパシタ１８４とキャパシタ３０５の容量比を１対１とすることにより、フィードバック用の増幅部として駆動する際の比較部１８１のゲインがマイナス１倍となり、比較部１８１から、キャパシタ１８４を介して入力される信号と、基準電圧Vrefとの差分が出力されるようになる。
【０１２０】
また、この場合、スイッチ３０２は、フィードバック用の増幅部（比較部１８１）の入力と信号線（垂直信号線１２１）との接続を制御する第２の接続制御部として駆動する。また、スイッチ３０６は、フィードバック用の増幅部（比較部１８１）の出力と信号線（垂直信号線１２１）との接続を制御する第３の接続制御部として駆動する。
【０１２１】
そして、この場合も、制御部１１１（図１）は、フィードバックを制御するフィードバック制御部として駆動する。
【０１２２】
この場合も、撮像制御処理の流れは図３の場合と同様であり、図４、図６、図８、図１０等のフローチャートを参照して説明したように実行される。なお、この場合の各信号のタイミングチャート（図５のタイミングチャートに対応する例）を図２０に示す。
【０１２３】
つまり、この場合も、図４乃至図１２の場合と同様に、増幅トランジスタ１６４のVthばらつきと、リセットトランジスタ１６３のフィードスルー（ばらつき、オフセットを含む)との両方を抑制することができる。
【０１２４】
＜イメージセンサの物理構成＞
なお、本技術を適用する撮像素子は、例えば、半導体基板が封止されたパッケージ（チップ）や、そのパッケージ（チップ）が回路基板に設置されたモジュール等として実現することができる。例えば、パッケージ（チップ）として実現する場合、そのパッケージ（チップ）において撮像素子が、単一の半導体基板により構成されるようにしてもよいし、互いに重畳される複数の半導体基板により構成されるようにしてもよい。
【０１２５】
図２１は、本技術を適用した撮像素子であるイメージセンサ１００の物理構成の一例を示す図である。
【０１２６】
図２１Ａに示される例の場合、図１等を参照して説明したイメージセンサ１００の回路構成は、全て単一の半導体基板に形成される。図２１Ａの例の場合、画素・アナログ処理部４０１、デジタル処理部４０２、およびフレームメモリ４０３を囲むように出力部４０４−１乃至出力部４０４−４が配置されている。画素・アナログ処理部４０１は、画素アレイ１０１やA/D変換部１０３等のアナログ構成が形成される領域である。出力部４０４−１乃至出力部４０４−４は、例えば、I/Oセル等の構成が配置される領域である。
【０１２７】
もちろん、図２１Ａの構成例は一例であり、各処理部の構成の配置は、この例に限らない。
【０１２８】
図２１Ｂに示される例の場合、図１等を参照して説明したイメージセンサ１００の回路構成は、互いに重畳される２枚の半導体基板（積層基板（画素基板４１１および回路基板４１２））に形成される。
【０１２９】
画素基板４１１には、画素・アナログ処理部４０１、デジタル処理部４０２、並びに、出力部４０４−１および出力部４０４−２が形成される。出力部４０４−１および出力部４０４−２は、例えば、I/Oセル等の構成が配置される領域である。
【０１３０】
また、回路基板４１２には、フレームメモリ４０３が形成されている。
【０１３１】
上述したように画素基板４１１および回路基板４１２は、互いに重畳され、多層構造（積層構造）を形成する。画素基板４１１に形成される画素・アナログ処理部４０１と、回路基板４１２に形成されるフレームメモリ４０３とは、ビア領域（VIA）４１３−１とビア領域（VIA）４１４−１とに形成される貫通ビア（VIA）等を介して互いに電気的に接続されている。同様に、画素基板４１１に形成されるデジタル処理部４０２と、回路基板４１２に形成されるフレームメモリ４０３とは、ビア領域（VIA）４１３−２とビア領域（VIA）４１４−２とに形成される貫通ビア（VIA）等を介して互いに電気的に接続されている。
【０１３２】
このような積層構造のイメージセンサにも本技術を適用することができる。なお、この半導体基板（積層チップ）の数（層数）は任意であり、例えば、図２１Ｃに示されるように、３層以上であってもよい。
【０１３３】
図２１Ｃの例の場合、イメージセンサ１００は、半導体基板４２１、半導体基板４２２、および半導体基板４２３を有する。半導体基板４２１乃至半導体基板４２３は、互いに重畳され、多層構造（積層構造）を形成する。半導体基板４２１には、画素・アナログ処理部４０１が形成され、半導体基板４２２には、デジタル処理部４０２、出力部４０４−１、および出力部４０４−２が形成され、半導体基板４２３には、フレームメモリ４０３が形成されている。各半導体基板の各処理部は、ビア領域（VIA）４２４−１、ビア領域（VIA）４２５−１、およびビア領域（VIA）４２６−１に形成される貫通ビア（VIA）、並びに、ビア領域（VIA）４２４−２、ビア領域（VIA）４２５−２、およびビア領域（VIA）４２６−２に形成される貫通ビア（VIA）を介して互いに電気的に接続されている。
【０１３４】
このような積層構造のイメージセンサにも本技術を適用することができる。もちろん、各半導体基板に形成される処理部は任意であり、図２１の例に限定されない。
【０１３５】
上述したように本技術を適用することにより、フィードバック用の信号線が不要になるため、図２１Ｂや図２１Ｃの例のように、イメージセンサ１００が複数の半導体基板に形成される場合、基板間の接続数(TSVやマイクロバンプやCu-Cu接合)の増大を抑制することができる。これにより、設計の自由度の低減を抑制することができるだけでなく、歩留りの悪化を抑制することもできる。
【０１３６】
＜複数カラムA/D変換部＞
なお、以上においては、本技術をカラムA/D変換部１４１に適用する場合について説明したが、本技術は、カラム毎に設けられたA/D変換部以外にも適用することができる。例えば、複数カラムに共通のA/D変換部にも適用することができる。図２２は、その場合の画素アレイ１０１とA/D変換部１０３の主な構成例を示す図である。
【０１３７】
図２２に例の場合、画素アレイの複数カラムに対して共通の垂直信号線４５１が設けられ、各カラムの単位画素は、各カラムの垂直信号線４５１−１、４５１−２、４５１−３、・・・、４５１−Ｌと、スイッチ４５２−１、４５２−２、４５２−３、・・・、４５２−Ｌとを介して、その共通の垂直信号線４５１に接続される。つまり、複数カラム（Ｌ列）の単位画素１５１から読み出された信号は、この共通の垂直信号線４５１を介してA/D変換部１０３に伝送される。
【０１３８】
そして、A/D変換部１０３には、その複数列（Ｌ列）共通のA/D変換部である複数カラムA/D変換部４６２が設けられている。すなわち、この複数カラムA/D変換部４６２は、自身に対応する複数列（Ｌ列）の単位画素１５１から読み出される信号をA/D変換する。
【０１３９】
このような複数カラムA/D変換部４６２に本技術を適用するようにしてもよい。つまり、この複数カラムA/D変換部４６２の構成を、図３や図１９に示されるカラムA/D変換部１４１と同様の構成としてもよい。
【０１４０】
つまり、この複数カラムA/D変換部４６２の場合も、増幅トランジスタ１６４のVthばらつきと、リセットトランジスタ１６３のフィードスルー（ばらつき、オフセットを含む)との両方を抑制することができる。
【０１４１】
＜２．第２の実施の形態＞
＜イメージセンサ＞
また、例えば、画素アレイ１０１において、所定数の単位画素毎に画素ユニットが形成され、A/D変換部１０３に、その画素ユニット毎にA/D変換部（エリアA/D変換部）が設けられ、各A/D変換部が、自身に割り当てられた画素ユニットに属する各単位画素から読み出される信号をA/D変換するようにしてもよい。
【０１４２】
そのようなイメージセンサの主な構成例を図２３に示す。図２３に示されるイメージセンサ５００は、イメージセンサ１００と同様のデバイスであり、基本的にイメージセンサ１００と同様の構成を有する。
【０１４３】
ただし、イメージセンサ５００のA/D変換部１０３は、カラムA/D変換部１４１の代わりに、エリアA/D変換部５４１−１乃至エリアA/D変換部５４１−Ｎを有する。以下においてエリアA/D変換部５４１−１乃至エリアA/D変換部５４１−Ｎを互いに区別して説明する必要が無い場合、エリアA/D変換部５４１と称する。
【０１４４】
エリアA/D変換部は、上述したように、画素ユニット毎に設けられ、自身に割り当てられた画素ユニットに属する各単位画素から読み出される信号をA/D変換する。
【０１４５】
また、この場合、画素アレイ１０１には画素ユニットが形成されているので、イメージセンサ５００は、垂直走査部１１２の代わりにエリア走査部５１２を有する。エリア走査部５１２は、制御線５３４を介して制御部１１１から供給される制御信号に従って（すなわち、制御部１１１の制御に従って）、制御線５２５−１乃至制御線５２５−Ｎを介して制御信号を供給することにより、画素アレイ１０１の各画素ユニットの各単位画素のトランジスタの動作を制御する。なお、以下において、制御線５２５−１乃至制御線５２５−Ｎを互いに区別して説明する必要が無い場合、制御線５２５と称する。
【０１４６】
＜画素アレイ＞
画素アレイ１０１の構成例を図２４に示す。図２４に示されるように、画素アレイ１０１は、フォトダイオード等の光電変換素子を有する画素構成（単位画素１５１）がアレイ状に配置された領域である。図中、単位画素１５１の水平方向の並びが行を示し、垂直方向の並びが列を示す。
【０１４７】
各単位画素１５１は、被写体からの光を受光し、その入射光を光電変換して電荷を蓄積し、所定のタイミングにおいて、その電荷を画素信号として出力する。
【０１４８】
また、図２４に示されるように、画素アレイ１０１には、複数の単位画素１５１からなる画素ユニット５５０が複数形成される。つまり、画素ユニット５５０は、画素アレイ１０１からなる画素領域を複数に分割する部分領域に含まれる単位画素群である。画素ユニット５５０のサイズ（画素ユニット５５０に含まれる単位画素１５１の数）や形状は任意である。なお、各画素ユニット５５０のサイズ（単位画素１５１の数）や形状が互いに同一でなくてもよい。
【０１４９】
例えば、図２４の場合、画素ユニット５５０は、4x4（４行４列）の単位画素１５１により構成されているが、1x8、2x2、2x4、4x2、4x8、8x4、8x8、8x1、16x16等の単位画素１５１により構成されるようにしてもよい。もちろん、画素ユニット５５０のサイズはこの例に限らない。また、図２４においては、画素ユニット５５０を１つのみ示しているが、実際には、画素ユニット５５０は、画素アレイ１０１全体に形成される。つまり、各単位画素１５１は、いずれかの画素ユニット５５０に属する。
【０１５０】
また、図２４においては、各単位画素１５１が互いに同じ大きさの正方形として示されているが、各単位画素１５１のサイズや形状は任意であり、正方形で無くてもよいし、互いに同一のサイズおよび形状でなくてもよい。
【０１５１】
イメージセンサ５００は、例えば、図２５に示される例のように、画素ユニット５５０とエリアA/D変換部５４１とが互いに同一の半導体基板に形成されるようにしてもよい。図２５の例の場合、画素ユニット５５０−１乃至画素ユニット５５０−３と、それぞれに対応するエリアA/D変換部５４１−１乃至エリアA/D変換部５４１−３が、同一の半導体基板上に形成されている。もちろん、画素ユニットとエリアA/D変換部の数は任意である。
【０１５２】
また、イメージセンサ５００の構成が、複数の半導体基板に形成されるようにしてもよい。例えば図２６に示されるように、イメージセンサ１００が互いに重畳される２枚の半導体基板（積層チップ（画素基板５６１および回路基板５６２））を有するようにしてもよい。
【０１５３】
図２６の例の場合、画素基板５６１に、画素領域（すなわち、画素アレイ１０１）のＮ個の画素ユニット５５０（画素ユニット５５０−１乃至画素ユニット５５０−Ｎ）が形成されている。また、回路基板５６２の、各画素ユニット５５０に重畳する位置には、その画素ユニット５５０に対応するエリアA/D変換部５４１が形成されている。例えば、回路基板５６２の、画素基板５６１における画素ユニット５５０−Ｋの位置と同じ位置（画素ユニット５５０−Ｋに重畳する位置）には、その画素ユニット５５０−Ｋの単位画素から読み出された信号をA/D変換するエリアA/D変換部５４１−Ｋが形成されている。
【０１５４】
もちろん、イメージセンサ５００の半導体基板の数（層数）は任意であり、３層以上であってもよい。
【０１５５】
このような、イメージセンサ５００のエリアA/D変換部５４１にも本技術を適用することができる。すなわち、エリアA/D変換部５４１の構成を、図３や図１９を参照して説明した例のような構成にしてもよい。そして、図４等を参照して説明したように撮像制御処理を行うようにしてもよい。
【０１５６】
このようにすることにより、このエリアA/D変換部５４１の場合も、増幅トランジスタ１６４のVthばらつきと、リセットトランジスタ１６３のフィードスルー（ばらつき、オフセットを含む)との両方を抑制することができる。
【０１５７】
＜４．第４の実施の形態＞
＜撮像装置＞
なお、本技術は、撮像素子以外にも適用することができる。例えば、撮像装置のような、撮像素子を有する装置（電子機器等）に本技術を適用するようにしてもよい。図２７は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図２７に示される撮像装置６００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
【０１５８】
図２７に示されるように撮像装置６００は、光学部６１１、CMOSイメージセンサ６１２、画像処理部６１３、表示部６１４、コーデック処理部６１５、記憶部６１６、出力部６１７、通信部６１８、制御部６２１、操作部６２２、およびドライブ６２３を有する。
【０１５９】
光学部６１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部６１１は、被写体からの光（入射光）を透過し、CMOSイメージセンサ６１２に供給する。
【０１６０】
CMOSイメージセンサ６１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換し、CDS等の信号処理を行い、処理後の撮像画像データを画像処理部６１３に供給する。
【０１６１】
画像処理部６１３は、CMOSイメージセンサ６１２により得られた撮像画像データを画像処理する。より具体的には、画像処理部６１３は、CMOSイメージセンサ６１２から供給された撮像画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部６１３は、画像処理を施した撮像画像データを表示部６１４に供給する。
【０１６２】
表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された撮像画像データの画像（例えば、被写体の画像）を表示する。
【０１６３】
画像処理部６１３は、さらに、画像処理を施した撮像画像データを、必要に応じて、コーデック処理部６１５に供給する。
【０１６４】
コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記憶部６１６に供給する。また、コーデック処理部６１５は、記憶部６１６に記録されている符号化データを読み出し、復号して復号画像データを生成し、その復号画像データを画像処理部６１３に供給する。
【０１６５】
画像処理部６１３は、コーデック処理部６１５から供給される復号画像データに対して所定の画像処理を施す。画像処理部６１３は、画像処理を施した復号画像データを表示部６１４に供給する。表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された復号画像データの画像を表示する。
【０１６６】
また、コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データを符号化した符号化データ、または、記憶部６１６から読み出した撮像画像データの符号化データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。また、コーデック処理部６１５は、符号化前の撮像画像データ、若しくは、記憶部６１６から読み出した符号化データを復号して得られた復号画像データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。
【０１６７】
さらに、コーデック処理部６１５は、撮像画像データ、撮像画像データの符号化データ、または、復号画像データを、通信部６１８を介して他の装置に伝送させるようにしてもよい。また、コーデック処理部６１５は、撮像画像データや画像データの符号化データを、通信部６１８を介して取得するようにしてもよい。コーデック処理部６１５は、通信部６１８を介して取得した撮像画像データや画像データの符号化データに対して、適宜、符号化や復号等を行う。コーデック処理部６１５は、得られた画像データ若しくは符号化データを、上述したように、画像処理部６１３に供給したり、記憶部６１６、出力部６１７、および通信部６１８に出力したりするようにしてもよい。
【０１６８】
記憶部６１６は、コーデック処理部６１５から供給される符号化データ等を記憶する。記憶部６１６に格納された符号化データは、必要に応じてコーデック処理部６１５に読み出されて復号される。復号処理により得られた撮像画像データは、表示部６１４に供給され、その撮像画像データに対応する撮像画像が表示される。
【０１６９】
出力部６１７は、外部出力端子等の外部出力インターフェイスを有し、コーデック処理部６１５を介して供給される各種データを、その外部出力インターフェイスを介して撮像装置６００の外部に出力する。
【０１７０】
通信部６１８は、コーデック処理部６１５から供給される画像データや符号化データ等の各種情報を、所定の通信（有線通信若しくは無線通信）の通信相手である他の装置に供給する。また、通信部６１８は、所定の通信（有線通信若しくは無線通信）の通信相手である他の装置から、画像データや符号化データ等の各種情報を取得し、それをコーデック処理部６１５に供給する。
【０１７１】
制御部６２１は、撮像装置６００の各処理部（点線６２０内に示される各処理部、操作部６２２、並びに、ドライブ６２３）の動作を制御する。
【０１７２】
操作部６２２は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等の任意の入力デバイスにより構成され、例えばユーザ等による操作入力を受け、その操作入力に対応する信号を制御部６２１に供給する。
【０１７３】
ドライブ６２３は、自身に装着された、例えば、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア６２４に記憶されている情報を読み出す。ドライブ６２３は、リムーバブルメディア６２４からプログラムやデータ等の各種情報を読み出し、それを制御部６２１に供給する。また、ドライブ６２３は、書き込み可能なリムーバブルメディア６２４が自身に装着された場合、制御部６２１を介して供給される、例えば画像データや符号化データ等の各種情報を、そのリムーバブルメディア６２４に記憶させることができる。
【０１７４】
以上のような撮像装置６００のCMOSイメージセンサ６１２として、各実施の形態において上述した本技術を適用する。すなわち、CMOSイメージセンサ６１２として、上述したイメージセンサ１００やイメージセンサ５００が用いられる。これにより、CMOSイメージセンサ６１２は、単位画素の増幅トランジスタのVthばらつきと、リセットトランジスタのフィードスルー（ばらつき、オフセットを含む)との両方を抑制することができる。したがって撮像装置６００は、被写体を撮像することにより、より高画質な撮像画像を得ることができる。
【０１７５】
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
【０１７６】
この記録媒体は、例えば、図２７に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア６２４により構成される。このリムーバブルメディア６２４には、磁気ディスク（フレキシブルディスクを含む）や光ディスク（CD-ROMやDVDを含む）が含まれる。さらに、光磁気ディスク（MD（Mini Disc）を含む）や半導体メモリ等も含まれる。
【０１７７】
その場合、プログラムは、そのリムーバブルメディア６２４をドライブ６２３に装着することにより、記憶部６１６にインストールすることができる。
【０１７８】
また、このプログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することもできる。その場合、プログラムは、通信部６１８で受信し、記憶部６１６にインストールすることができる。
【０１７９】
その他、このプログラムは、記憶部６１６や制御部６２１内のROM（Read Only Memory）等に、あらかじめインストールしておくこともできる。
【０１８０】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０１８１】
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１８２】
また、上述した各ステップの処理は、上述した各装置、若しくは、上述した各装置以外の任意の装置において、実行することができる。その場合、その処理を実行する装置が、上述した、その処理を実行するのに必要な機能（機能ブロック等）を有するようにすればよい。また、処理に必要な情報を、適宜、その装置に伝送するようにすればよい。
【０１８３】
また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
【０１８４】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
【０１８５】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１８６】
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
【０１８７】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０１８８】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０１８９】
また、本技術は、これに限らず、このような装置またはシステムを構成する装置に搭載するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。
【０１９０】
なお、本技術は以下のような構成も取ることができる。
（１）  単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、
フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、
前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、
前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部と
を備える信号処理装置。
（２）  前記フィードバック制御部は、
前記第１の接続制御部を制御して、前記フローティングディフュージョンを前記信号線に接続し、前記第２の接続制御部を制御して、前記フィードバック用の増幅部の入力を前記信号線に接続し、前記第３の接続制御部を制御して、前記フィードバック用の増幅部の出力を前記信号線に接続して、前記フィードバック用の増幅部に入力される所定の基準電圧を前記フローティングディフュージョンに書き込み、
前記単位画素を制御して前記フローティングディフュージョンから信号を読み出させ、前記第２の接続制御部を制御して、前記フィードバック用の増幅部の入力を前記信号線に接続し、前記フローティングディフュージョンから読み出した前記信号を前記フィードバック用の増幅部に入力させ、
前記第３の接続制御部を制御して、前記フィードバック用の増幅部の出力を前記信号線に接続し、前記信号が入力された前記フィードバック用の増幅部の出力を、前記フローティングディフュージョンにフィードバックさせる
（１）に記載の信号処理装置。
（３）  前記フローティングディフュージョンから読み出した前記信号を保持する保持部をさらに備え、
前記フィードバック用の増幅部には、前記保持部に保持されている前記信号が入力される
（２）に記載の信号処理装置。
（４）  前記フィードバック制御部は、前記基準電圧を前記フローティングディフュージョンに書き込む際に、前記フィードバック用の増幅部の入出力を短絡させてオートゼロを行わせる
（２）または（３）に記載の信号処理装置。
（５）  前記単位画素から読み出されて前記信号線を介して伝送されるリセット信号や画素信号を所定の参照信号と比較することによりA/D変換することができるA/D変換部をさらに備える
（２）乃至（４）のいずれかに記載の信号処理装置。
（６）  前記フィードバック制御部は、前記A/D変換部とは別に設けられた前記フィードバック用の増幅部の出力を、前記フローティングディフュージョンにフィードバックさせる
（５）に記載の信号処理装置。
（７）  前記フィードバック制御部は、前記A/D変換部を制御し、前記A/D変換を行っていない期間において、前記A/D変換部を前記フィードバック用の増幅部として駆動させる
（５）または（６）に記載の信号処理装置。
（８）  前記フィードバック制御部は、前記A/D変換部が処理対象の前記単位画素から読み出されたリセット信号をA/D変換する期間の前において、前記フィードバック用の増幅部の出力を、前記処理対象の単位画素の前記フローティングディフュージョンにフィードバックさせる
（５）乃至（７）のいずれかに記載の信号処理装置。
（９）  前記フィードバック制御部は、前記A/D変換部が処理対象の前記単位画素から読み出されたリセット信号をA/D変換する期間の前において、前記フィードバック用の増幅部の出力を、全ての前記単位画素の前記フローティングディフュージョンにフィードバックさせる
（５）乃至（８）のいずれかに記載の信号処理装置。
（１０）  前記A/D変換部は、前記単位画素のカラム毎に光電変換素子から転送された前記画素信号をA/D変換する
（５）乃至（９）のいずれかに記載の信号処理装置。
（１１）  前記A/D変換部は、全ての前記単位画素の光電変換素子から一括して転送された前記画素信号をA/D変換する
（５）乃至（１０）のいずれかに記載の信号処理装置。
（１２）  単位画素から読み出された信号を転送する信号線を介して、フィードバック用の増幅部の出力を単位画素のフローティングディフュージョンにフィードバックさせる
制御方法。
（１３）  複数の単位画素が行列状に配置される画素アレイと、
前記単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、
フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、
前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、
前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部と
を備える撮像素子。
（１４）  被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
複数の単位画素が行列状に配置される画素アレイと、
前記単位画素のフローティングディフュージョンと、前記単位画素から読み出された信号を転送する信号線との接続を制御する第１の接続制御部と、
フィードバック用の増幅部の入力と前記信号線との接続を制御する第２の接続制御部と、
前記フィードバック用の増幅部の出力と前記信号線との接続を制御する第３の接続制御部と、
前記単位画素、前記フィードバック用の増幅部、並びに、前記第１の接続制御部乃至前記第３の接続制御部を制御し、前記フィードバック用の増幅部の出力を前記フローティングディフュージョンにフィードバックさせるフィードバック制御部と
を備える電子機器。
【符号の説明】
【０１９１】
１００  イメージセンサ，  １０１  画素アレイ，  １０２  参照電圧発生部，  １０３  A/D変換部，  １０４  水平転送部，  １１１  制御部，  １１２  垂直走査部，  １２１  垂直信号線，  １２２  参照信号線，  １２３および１２４  信号線，  １２５  制御線，  １３１乃至１３４  制御線，  １４１  カラムA/D変換部，  １５１  単位画素，  １６１  フォトダイオード，  １６２  転送トランジスタ，  １６３  リセットトランジスタ，  １６４  増幅トランジスタ，  １６５  セレクトトランジスタ，  １６６  キャパシタ，  １８１  比較部、  １８２  カウンタ，  １８３および１８４  キャパシタ，  １８５および１８６  スイッチ，  １９１  スイッチ，  １９２  キャパシタ，  １９３  増幅部，  １９４  キャパシタ，  １９５および１９６  スイッチ，  １９７  キャパシタ，  ３０１および３０２  スイッチ，  ３０３  キャパシタ，  ３０４  スイッチ，  ３０５  キャパシタ，  ３０６  スイッチ，  ４６２  複数カラムA/D変換部，  ５４１  エリアA/D変換部，  ５５０  画素ユニット，  ６００  撮像装置，  ６１２  CMOSイメージセンサ
【図１】
2016058763.tif 000003
【図２】
2016058763.tif 000004
【図３】
2016058763.tif 000005
【図４】
2016058763.tif 000006
【図５】
2016058763.tif 000007
【図６】
2016058763.tif 000008
【図７】
2016058763.tif 000009
【図８】
2016058763.tif 000010
【図９】
2016058763.tif 000011
【図１０】
2016058763.tif 000012
【図１１】
2016058763.tif 000013
【図１２】
2016058763.tif 000014
【図１３】
2016058763.tif 000015
【図１４】
2016058763.tif 000016
【図１５】
2016058763.tif 000017
【図１６】
2016058763.tif 000018
【図１７】
2016058763.tif 000019
【図１８】
2016058763.tif 000020
【図１９】
2016058763.tif 000021
【図２０】
2016058763.tif 000022
【図２１】
2016058763.tif 000023
【図２２】
2016058763.tif 000024
【図２３】
2016058763.tif 000025
【図２４】
2016058763.tif 000026
【図２５】
2016058763.tif 000027
【図２６】
2016058763.tif 000028
【図２７】
2016058763.tif 000029