(57)【要約】【課題】クロック同期を安定的に確立することができる復調装置および無線装置を提供することである。【解決手段】実施形態の復調装置は、ベースバンド変換部、ゼロクロス検出部、クロック信号発生部、非同期検出部、リセット部を備える。ベースバンド変換部は、クロック信号に基づき変調信号をサンプリングしてベースバンド信号に変換する。ゼロクロス検出部は、ベースバンド信号のゼロクロスを検出する。クロック信号発生部は、クロック信号を発生させ、クロック信号が変調信号と同期するように、ゼロクロス検出部の検出結果に基づきクロック信号の周波数を調整する。非同期検出部は、クロック信号が変調信号と同期していない非同期状態を検出する。リセット部は、非同期状態が検出された場合、クロック信号発生部が発生させるクロック信号の周波数を相互に異なる複数の周波数に順次リセットする。【選択図】図１
2016058979.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に基づき変調信号をサンプリングしてベースバンド信号に変換するベースバンド変換部と、
前記ベースバンド信号のゼロクロスを検出するゼロクロス検出部と、
前記クロック信号を発生させると共に、前記クロック信号が前記変調信号と同期するように、前記ゼロクロス検出部の検出結果に基づき前記クロック信号の周波数を調整するクロック信号発生部と、
前記クロック信号が前記変調信号と同期していない非同期状態を検出する非同期検出部と、
前記非同期検出部により前記非同期状態が検出された場合、前記クロック信号発生部が発生させるクロック信号の周波数を相互に異なる複数の周波数の何れかに順次的にリセットするリセット部と、
を備えた復調装置。
【請求項２】
前記リセット部は、
前記相互に異なる複数の周波数に対応して論理値１および論理値０の発生比率が相互に異なる複数のパルス信号を発生させるパルス信号発生部と、
前記非同期状態が検出された場合、前記パルス信号発生部により発生された複数のパルス信号を順次的に選択し、前記非同期状態が検出されない場合、前記ゼロクロス検出部の検出結果を示す信号を選択する選択部と、
を備えた請求項１に記載の復調装置。
【請求項３】
前記クロック信号発生部は、
前記リセット部から出力されたパルス信号を積分するローパスフィルタ部と、
前記ローパスフィルタ部から供給される信号レベルに応じた周波数で発振して前記クロック信号を発生させる電圧制御発振部と、
を備えた請求項２に記載の復調装置。
【請求項４】
請求項１から３の何れか１項に記載の復調装置を備えた無線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、復調装置および無線装置に関する。
【背景技術】
【０００２】
多値ＱＡＭ(Quadrature Amplitude Modulation)用の復調装置では、受信した変調波を復調して伝送データを再生するために、変調波のクロック成分と復調装置内部に設けられた発振器が出力するクロック信号とを同期させることにより、変調波のクロック成分を発振器から出力されるクロック信号として再生している。変調波のクロック成分と発振器のクロック信号とを同期させる手法として、いわゆるゼロクロス法が用いられている。ゼロクロス法によれば、発振器のクロック信号の周期でサンプリングされた変調波のシンボルのゼロクロス点がシンボル間の中央に位置するように、上記発振器のクロック信号の周波数をフィードバック制御する。このようなフィードバック制御は、クロック信号の生成に関与する復調装置内部の信号経路をＰＬＬ(Phase Locked Loop)として構成することにより実現されている。
【０００３】
多値ＱＡＭにおいては、ＢＥＲ(Bit Error Rate)特性の劣化を抑制するために、変調波から再生されたクロック信号の特性として、ジッタ（揺らぎ）が少なく、周波数および位相が安定した特性が要求される。一方、コスト低減のため、送信装置側に使用されるクロック用の発振器として、温度補償を行っていない、比較的温度変動幅の大きいものが使用される場合がある。このような場合、変調波のクロック成分の周波数変動が大きくなり、受信装置側において、変調波のクロック成分に発振器のクロック信号を同期させることが困難になる場合が起こり得る。
【０００４】
このような問題の解決を図る手法として、多値ＱＡＭに用いるクロック信号を再生するための上記ＰＬＬの応答速度を低下させることにより、クロック信号の安定性を高める手法が挙げられる。しかしながら、この手法によれば、変調波の周波数が大きく変動した場合、変調波とクロック信号との同期を確立するまでに時間を要する。また、この手法によれば、上記ＰＬＬの同期範囲が狭まるため、同期を確立できない場合も起こり得る。逆に、上記ＰＬＬの応答速度を高めると、上記ＰＬＬの同期範囲を拡大することはできるが、クロック信号のジッタが増加し、クロック信号の安定性が損なわれ、ＢＥＲ特性が劣化する場合が起こり得る。
【０００５】
そこで、変調波とクロック信号との同期確立までの時間の短縮とクロック信号の安定性を両立させるための手法として、同期確立前と同期確立後とで上記ＰＬＬの応答速度を切り替える手法が挙げられる。具体的には、同期確立前においてはＰＬＬの応答速度を高め、同期確立後にＰＬＬの応答速度を低下させる。しかしながら、この手法によれば、上記ＰＬＬの応答速度を切り替えるための回路要素（アナログ回路）を追加する必要があり、回路規模が大きくなる。従って、上記ＰＬＬの応答速度を切り替える手法も現実的ではない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５２６９７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、変調波からクロック信号を再生する際の同期を安定的に確立することができる復調装置および無線装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態の復調装置は、ベースバンド変換部と、ゼロクロス検出部と、クロック信号発生部と、非同期検出部と、リセット部と、を備える。前記ベースバンド変換部は、クロック信号に基づき変調信号をサンプリングしてベースバンド信号に変換する。前記ベースバンド変換部は、前記ベースバンド信号のゼロクロスを検出する。前記クロック信号発生部は、前記クロック信号を発生させると共に、前記クロック信号が前記変調信号と同期するように、前記ゼロクロス検出部の検出結果に基づき前記クロック信号の周波数を調整する。前記非同期検出部は、前記クロック信号が前記変調信号と同期していない非同期状態を検出する。前記リセット部は、前記非同期検出部により前記非同期状態が検出された場合、前記クロック信号発生部が発生させるクロック信号の周波数を相互に異なる複数の周波数の何れかに順次的にリセットする。
実施形態の無線装置は、上記復調装置を備える。
【図面の簡単な説明】
【０００９】
【図１】実施形態の復調装置の構成例を示すブロック図。
【図２】実施形態の復調装置におけるゼロクロスの検出手法を説明するための図であり、（Ａ）はクロック位相が変調波のシンボルクロックよりも進んでいる場合のタイミング関係を示す図であり、（Ｂ）はクロック位相がシンボルクロックよりも遅れている場合のタイミング関係を示す図。
【図３】実施形態の復調装置の非同期検出部の動作を説明するための図。
【図４】実施形態の復調装置の電圧制御発振部の動作を説明するための図。
【図５】実施形態の復調装置のリセット部の動作を説明するためのフローチャート。
【図６】実施形態の復調装置のリセット部のパルス信号発生部が発生させるパルス信号の波形例を示す図。
【図７】実施形態の復調装置を備えた無線装置の構成例を示す図。
【発明を実施するための形態】
【００１０】
以下、実施形態の復調装置を、図面を参照して説明する。
本実施形態の復調装置は、一例として、マイクロ波帯のＱＡＭ多値無線装置等の無線装置の受信部に用いられる。無線装置のアンテナを通じて受信された変調波は、本実施形態の復調装置によって復調（または復号）される。
【００１１】
[構成の説明]
図１は、実施形態の復調装置１００の全体構成例を示すブロック図である。
復調装置１は、バンドパスフィルタ部１０１、可変増幅部１０２、周波数変換部１０３、ローカル発振部１０４、ローパスフィルタ部１０５、ゲイン調整制御部１０６、アナログ／デジタル変換部１０７、乗算部１０８，１０９、数値制御発振部１１０、デシメーションフィルタ部１１１、ルートロールオフフィルタ部１１２、オートゲインコントロール部１１３、搬送波除去部１１４、数値制御発振部１１５、トランスバーサル等化部１１６、最尤復号部１１７、位相誤差検出部１１８、非同期検出部１１９、ゼロクロス検出部１２０、リセット部１２１、クロック信号発生部１２２を備えている。このうち、リセット部１２１は、パルス信号発生部１２１１および選択部１２１２を備え、クロック信号発生部１２２は、ローパスフィルタ部１２２１および電圧制御発振部１２２２を備えている。
【００１２】
第１中間周波数（例えば、１４０ＭＨｚ）の搬送波を含む変調波ＩＦは、バンドパスフィルタ部部１０１に入力される。バンドパスフィルタ部１０１は、受信帯域を制限するためのフィルタであり、外部干渉を除去するためのものである。
可変増幅部１０２は、バンドパスフィルタ部１０１を通過した変調波ＩＦを含む受信信号のレベル補正を行うためのものである。可変増幅部１０２のゲインは、受信強度が略一定になるように、ゲイン調整制御部１０６によってフィードバック制御される。
周波数変換部１０３は、ローカル発振部１０４から出力されるローカル信号により、変調波ＩＦを含む受信信号の周波数を第２中間周波数（例えば、２１．４ＭＨｚ）にダウンコンバートするためのものである。
【００１３】
ローパスフィルタ部１０５は、ダウンコンバートされた変調波ＩＦを含む受信信号をアナログ／デジタル変換する際に生じる折り返し雑音を除去するためのアンチエイリアシング・フィルタである。
アナログ／デジタル変換部１０７は、ローパスフィルタ部１０５を通過した受信信号を、例えば受信信号の周波数の８倍のサンプリングレートでサンプリングしてデジタル信号に変換するためのものである。
【００１４】
乗算部１０８，１０９は、アナログ／デジタル変換部１０７から出力された変調波ＩＦを含むデジタル信号（受信信号）を直交検波によってベースバンド信号に変換するためのものである。乗算器１０８には、数値制御発振部１１０からコサイン波（ｃｏｓ）が入力され、乗算器１０９には、数値制御発振部１１０からサイン波（ｓｉｎ）が入力される。乗算器１０８により受信信号の同相成分Ｉ（以下、Ｉ成分と称す。）が同期検出され、乗算器１０９により受信信号の直交成分Ｑ（以下、Ｑ成分と称す。）が同期検出される。
【００１５】
乗算部１０８，１０９は、アナログ／デジタル変換部１０７と共に、変調波ＩＦを含む受信信号をベースバンド信号に変換するベースバンド変換部を構成する。上記ベースバンド変換部は、復調装置１００において変調波ＩＦのシンボルクロックと同期させることにより得られる後述のクロック信号ＣＬＫに基づき、変調信号ＩＦを含む受信信号をサンプリングしてベースバンド信号に変換する。ここで、シンボルクロックは、変調波ＩＦのクロック成分を意味し、変調波ＩＦに含まれるシンボルのＭＳＢ(Most Significant Bit)によって規定される仮想的なクロックである。従って、本実施形態では、変調波のシンボルクロックと変調波のクロック成分は同義である。
【００１６】
数値制御発振部１１０は、設定値に応じた周波数で発振する発振器である。数値制御発振部１１０は、互いに位相が９０°だけ異なるコサイン波（ｃｏｓ）とサイン波（ｓｉｎ）とを発生させて乗算部１０８，１０９にそれぞれ供給する。また、数値制御発振部１１０には、位相誤差検出部１１８によって検出された位相誤差に基づく搬送波誤差ＣＥＲが入力される。数値制御発振部１１０は、搬送波誤差ＣＥＲが許容値を超えた場合、コサイン波（ｃｏｓ）とサイン波（ｓｉｎ）の発生を停止させる。
【００１７】
デシメーションフィルタ部１１１は、乗算部１０８，１０９からそれぞれ出力されるベースバンド信号のＩ成分とＱ成分に対してデシメーション処理（間引き処理）を行い、サンプリング間隔をシンボルクロックの４倍程度に落とすためのものである。デシメーションフィルタ部１１１は、クロック信号ＣＬＫに同期して動作する。デシメーション処理が施されたベースバンド信号はルートロールオフフィルタ部１１２に供給される。
【００１８】
ルートロールオフフィルタ部１１２は、デシメーションフィルタ部１１１から供給されたベースバンド信号のＩ成分とＱ成分のそれぞれに対して符号間干渉を除去するための処理を施すことにより波形整形を行うためのフィルタである。ルートロールオフフィルタ部１１２は、例えばベースバンド信号のシンボルクロックの４倍の周波数のクロック４ＳＣＬＫで動作する。波形整形されたベースバンド信号のＩ成分およびＱ成分は、オートゲインコントロール部１１３によってレベル補正される。オートゲインコントロール部１１３は、例えばシンボルクロックの２倍の周波数のクロック２ＳＣＬＫに同期して動作する。
【００１９】
搬送波除去部１１４は、数値制御発振部１１５から供給されるコサイン波（ｃｏｓ）およびサイン波（ｓｉｎ）を用いて、オートゲインコントロール部１１３から出力されたベースバンド信号に含まれている搬送波成分（周波数オフセット）を除去するためのものである。搬送波除去部１１４は、例えばシンボルクロックの２倍の周波数のクロック２ＳＣＬＫに同期して動作する。
【００２０】
数値制御発振部１１５は、設定値に応じた周波数で発振する発振器である。数値制御発振部１１５は、互いに位相が９０°だけ異なるコサイン波（ｃｏｓ）とサイン波（ｓｉｎ）とを発生させて搬送波除去部１１４に供給する。また、数値制御発振部１１５には、位相誤差検出部１１８が検出する位相誤差に基づく搬送波誤差ＣＥＲが入力される。数値制御発振部１１５は、搬送波誤差ＣＥＲが許容値を超えた場合、コサイン波（ｃｏｓ）とサイン波（ｓｉｎ）の発生を停止させる。
【００２１】
トランスバーサル等化部１１６は、搬送波除去部１１５から出力されたベースバンド信号のＩ成分およびＱ成分のそれぞれに、周波数選択性フェージングによる符号間干渉を除去するための適応等化処理を施すためのものである。トランスバーサル等化部１１６は、例えばシンボルクロックと同じ周波数のクロック１ＳＣＬＫに同期して動作する。
【００２２】
最尤復号部１１７は、トランスバーサル等化部１１６から出力されたベースバンド信号のデータ系列と可能な全ての符号化系列との距離を計算し、最小距離の符号化系列を最も確からしい符号系列として選択する最尤復号を行うためのものである。最尤復号部１１７は、上記の最尤復号により得られた符号系列を示すシンボルデータＤを出力する。最尤復号部１１７は、例えばシンボルクロックと同じ周波数のクロック１ＳＣＬＫに同期して動作する。
【００２３】
位相誤差検出部１１８は、トランスバーサル等化部１１６から出力されるベースバンド信号のＩ成分とＱ成分との間の位相差（位相誤差）を検出し、その位相差に基づいて数値制御発振部１１０，１１５で再生される搬送波と受信信号の搬送波との同期はずれの有無を検出するためのものである。この位相誤差を示す搬送波誤差ＣＥＲは数値制御発振部１１０，１１５に供給され、これら数値制御発振部１１０，１１５の動作（発振の開始と停止）を制御する。
【００２４】
非同期検出部１１９は、トランスバーサル等化部１１６から出力されたベースバンド信号のＩ成分とＱ成分との間の位相のずれ量を検出し、そのずれ量に基づいて変調波を含む受信信号（ベースバンド信号）のクロック成分と、クロック信号発生部１２２を構成する電圧制御発振部１２２２が発生させるクロック信号ＣＬＫとが同期していない状態（以下、非同期状態と称す。）の有無を検出するためのものである。後述するように、非同期検出部１１９は、ベースバンド信号のＩ成分とＱ成分から、コンスタレーション上のシンボルの位置を判定し、その位置から非同期状態を検出する。非同期検出部１１９の検出結果を示す検出信号ＤＥＲはリセット部１２１に供給される。
【００２５】
ゼロクロス検出部１２０は、ベースバンド信号（受信信号）のゼロクロスを検出するためのものであり、例えばシンボルクロックの２倍の周波数のクロック２ＳＣＬＫに同期して動作する。本実施形態では、ゼロクロス検出部１２０は、ベースバンド信号のゼロクロス点の通過の有無を検出することによりゼロクロスを検出する。ゼロクロス検出部１２０は、検出結果を示すゼロクロス信号Ｓ１２０をリセット部１２１に供給する。
【００２６】
リセット部１２１は、非同期検出部１１９により非同期状態が検出された場合、クロック信号発生部１２２を構成する電圧制御発振部１２２２が発生させるクロック信号ＣＬＫの周波数を、相互に異なる複数の周波数の何れかに順次的にリセットするためのものである。リセット部１２１は、クロック信号ＣＬＫの周波数を相互に異なる複数の周波数の何れかにリセットするための制御信号として、値‘１’と値‘０’との発生比率が異なる複数のパルス信号を選択的に出力する。これにより、後述のＰＬＬ(Phase Locked Loop)の周波数引き込み動作開始点を変化させる。その詳細については後述する。
【００２７】
リセット部１２１は、パルス信号発生部１２１１と選択部１２１２とを備えている。パルス信号発生部１２１１は、相互に異なる複数の周波数に対応して論理値１および論理値０の発生比率が相互に異なる複数のパルス信号を発生させるものである。選択部１２１２は、非同期検出部１１９から供給される検出信号ＤＥＲに基づいて、パルス信号発生部１２１１により発生された複数のパルス信号とゼロクロス検出部１２０の検出結果を示すゼロクロス信号Ｓ１２０とを選択するためのものである。本実施形態では、選択部１２１２は、非同期状態が検出された場合、パルス信号発生部１２１１により発生された複数のパルス信号を順次的に選択し、非同期状態が検出されない場合、ゼロクロス検出部１２０の検出結果を示すセロクロス信号Ｓ１２０を選択する。
【００２８】
クロック信号発生部１２２は、クロック信号ＣＬＫを発生させると共に、クロック信号ＣＬＫが変調信号ＩＦを含む受信信号のクロック成分（シンボルクロック）と同期するように、ゼロクロス検出部１２０の検出結果を示すゼロクロス信号Ｓ１２０に基づいてクロック信号ＣＬＫの周波数を調整するものである。クロック信号発生部１２２を構成するローパスフィルタ部１２２１は、リセット部１２１から出力されたパルス信号を積分して直流電圧信号に変換する。この直流電圧信号は電圧制御発振部１２２２に供給される。電圧制御発振部１２２２は、ローパスフィルタ部１２２１から供給される直流電圧信号の信号レベルに応じた周波数で発振してクロック信号ＣＬＫを発生させる。電圧制御発振部１２２２から出力されたクロック信号ＣＬＫは、前述の最尤復号部１１７の最尤復号により得られた符号系列を示すシンボルデータＤと共に復調装置１００から出力される。
【００２９】
本実施形態では、上述した構成要素のうち、アナログ／デジタル変換部１０７、乗算部１０８，１０９、デシメーションフィルタ部１１１、ルートロールオフフィルタ部１１２、オートゲインコントロール部１１３、搬送波除去部１１４、ゼロクロス検出部１２０、リセット部１２１、ローパスフィルタ部１２２１、電圧制御発振部１２２２は、フィードバック系を構成し、一種のＰＬＬとして機能する。このＰＬＬは、電圧制御発振部１２２２から出力されるクロック信号ＣＬＫと変調波ＩＦに含まれるクロック成分（シンボルクロック）との同期を確立するように機能することにより、変調波ＩＦのクロック成分をクロック信号ＣＬＫとして出力する。以下の説明では、クロック信号ＣＬＫと変調波ＩＦのクロック成分との同期を「クロック同期」と称す。
【００３０】
[動作の説明]
次に、クロック同期の確立に着目して復調装置１００の動作を説明する。
ここでは、クロック同期が確立されている場合の通常的な動作について説明した後、クロック同期が確立されていない場合の動作を説明する。
【００３１】
（１）クロック同期が確立されている場合の動作
変調信号ＩＦは、バンドパスフィルタ部１０１により帯域制限される。帯域制限された変調信号を含む受信信号は、可変増幅部１０２によりレベル補正される。レベル補正された受信信号は、周波数変換部１０３によりダウンコンバートされる。ダウンコンバートされた受信信号は、ローパスフィルタ部１０５により折り返し雑音が除去され、受信信号Ｓ１０５としてローパスフィルタ部１０５から出力される。アナログ／デジタル変換部１０７と乗算部１０８，１０９からなるベースバンド変換部（符号なし）は、受信信号Ｓ１０５を、Ｉ成分とＱ成分とを含むベースバンド信号に変換する。
【００３２】
上記ベースバンド変換部により得られたベースバンド信号に対し、デシメーションフィルタ部１１１によるディジタルメーション処理と、ルートロールオフフィルタ部１１２による符号間干渉除去処理と、オートゲインコントロール部１１３によるレベル補正処理と、搬送波除去部１１４による搬送波除去処理と、トランスバーサル等化部１１６による適応等化処理とが施される。最尤復号部１１７は、上記の信号処理が施されたベースバンド信号（受信信号）のＩ成分とＱ成分に対して最尤復号を実施することによりシンボルデータＤを生成して出力する。
【００３３】
上述の変調波ＩＦからシンボルデータＤを生成するための一連の信号処理が実施される過程で、ゼロクロス検出部１２０は、シンボルクロックの２倍の周波数のクロック信号２ＳＣＬＫに同期して、搬送波除去部１１４から出力される受信信号がゼロクロス点を通過した否かを逐次検出し、その検出結果を示すゼロクロス信号Ｓ１２０を出力する。
【００３４】
本実施形態では、ゼロクロス検出部１２０は、ゼロクロスを検出した場合、論理値‘１’のゼロクロス信号Ｓ１２０を出力し、ゼロクロスを検出しない場合、論理値‘０’のゼロクロス信号Ｓ１２０を出力する。従って、ゼロクロス信号Ｓ１２０は、ゼロクロスの検出の有無に応じた論理値‘１’および‘０’を含むパルス信号である。本実施形態では、説明の簡単化のため、クロック同期が確立した状態でゼロクロス信号Ｓ１２０に含まれる論理値‘１’および‘０’の発生比率がそれぞれ５０パーセントになるように、上述のＰＬＬの回路定数が設定されている。ただし、この例に限定されず、クロック同期が確立した状態でゼロクロス信号Ｓ１２０に含まれる論理値‘１’および‘０’の発生比率は任意に設定し得る。
【００３５】
図２を参照して、ゼロクロスの検出手法を説明する。
図２は、実施形態の復調装置１００におけるゼロクロスの検出手法を説明するための図であり、図２（Ａ）はクロック２ＳＣＬＫの位相が変調波のシンボルクロックよりも進んでいる場合のタイミング関係を示し、図２（Ｂ）はクロック２ＳＣＬＫの位相がシンボルクロックよりも遅れている場合のタイミング関係を示している。図２の例では、理解の容易化のため、時刻ｔ１において、シンボルの変化のタイミングとクロック２ＳＣＬＫの立ち上がりのタイミングが一致し、シンボルの値として‘１’が検出されるものとしている。また、図２では、シンボルＳ１，Ｓ２，Ｓ３に対応する波形が代表的に示されている。
【００３６】
図２（Ａ）に示すように、時刻ｔ１の後、シンボルクロックの２倍の周波数を有するクロック２ＳＣＬＫが最初に立ち上がる時刻ｔ２Ａにおいて、シンボルの値が‘１’のままであり、シンボルの値が変化していなければ、時刻ｔ２Ａまでに受信信号がゼロクロス点を通過したことを把握することができる。
【００３７】
これに対し、図２（Ｂ）に示すように、時刻ｔ１の後、シンボルクロックＳＣＬＫの２倍の周波数のクロック２ＳＣＬＫが立ち上がる最初の時刻ｔ２Ｂにおいて、シンボルの値が‘０’に変化していれば、時刻ｔ２Ｂまでに受信信号がゼロクロス点を通過したことを把握することができる。従って、シンボルの値の変化からゼロクロス点の通過の有無を検出することができる。
【００３８】
上述のゼロクロス検出部１２０によるゼロクロスの検出動作と並行して、非同期検出部１１９は、トランスバーサル等化部１１６から出力されたベースバンド信号（受信信号）のＩ成分とＱ成分とからクロック同期が確立しているか否かを判定する。ここでは、クロック同期が確立している状態を想定しているので、非同期検出部１１９は、非同期状態を検出しない旨を示す検出信号ＤＥＲを出力する。
【００３９】
図３は、実施形態の復調装置１００の非同期検出部１１９の動作（非同期状態の検出）を説明するための図であり、説明の簡略化のため、４ＱＡＭにおけるコンスタレーションを例示している。
非同期検出部１１９は、トランスバーサル等化部１１６から出力されたベースバンド信号のＩ成分とＱ成分とからコンスタレーション上のシンボルの位置を特定し、その位置が所定領域内に存在するか否かにより非同期状態であるか否か、換言すれば、クロック同期が確立されいるか否かを検出する。
【００４０】
ここで、クロック同期が確立されている場合、図３において、コンスタレーション上のシンボルは、点線で示される所定領域内に存在する。これに対し、クロック同期が確立されていない場合、コンスタレーション上のシンボルは、点線で示される所定領域外の斜線によって示される領域に存在する。従って、コンスタレーション上の所定領域外に存在するシンボルの個数からクロック同期が確立されているか否かを知ることができる。なお、図３において、点線で示される領域は、シンボルの値を正常に復号することができるか否かを基準として任意に設定し得る。
【００４１】
リセット部１２１は、非同期検出部１１９から出力された検出信号ＤＥＲが非同期状態を示していない場合、即ち、クロック同期が確立している場合、ゼロクロス検出部１２０から出力されたゼロクロス信号Ｓ１２０を選択部１２１２により選択してローパスフィルタ部１２２１に出力する。このようにクロック同期が確立している場合、ゼロクロス検出部１２０から出力されたゼロクロス信号Ｓ１２０がリセット部１２１を通過してローパスフィルタ部１２２１に供給される。
【００４２】
ローパスフィルタ部１２２１は、ゼロクロス信号Ｓ１２０を積分して直流電圧信号に変換する。ここで、クロック同期が確立している場合、ゼロクロス信号Ｓ１２０に含まれる論理値‘１’および‘０’の各発生比率はそれぞれ５０パーセントであるから、ゼロクロス信号Ｓ１２０のパルスの振幅を５Ｖとすれば、ゼロクロス信号Ｓ１２０を積分することにより、パルスの最大振幅（５Ｖ）の半分に相当する２．５Ｖの直流電圧信号が得られる。この直流電圧信号は、ローパスフィルタ部１２２１から電圧制御発振部１２２２に供給される。電圧制御発振部１２２２は、ローパスフィルタ部１２２１を通じて供給される直流電圧信号の信号レベル（２．５Ｖ）に応じた周波数で発振してクロック信号ＣＬＫを出力する。
【００４３】
図４は、実施形態の復調装置１００の電圧制御発振部１２２２の動作を説明するための図である。
図４において、横軸は、電圧制御発振部１２２２の入力電圧Ｖｉｎを表し、縦軸は、電圧制御発振部１２２２の発振周波数、即ち電圧制御発振部１２２２から出力されるクロック信号ＣＬＫの周波数ｆを表している。図４の例に示すように、入力電圧Ｖｉｎ（０Ｖ〜５Ｖ）に比例して、電圧制御発振部１２２２から出力されるクロック信号ＣＬＫの周波数ｆが変化する。
【００４４】
本実施形態では、電圧制御発振部１２２２の入出力特性は、入力電圧Ｖｉｎとしてローパスフィルタ部１２２１から供給される直流電圧信号の信号レベルが２．５Ｖである場合、クロック信号ＣＬＫの周波数ｆがシンボルクロックと同期した周波数ｆ０になるように設定されている。また、電圧制御発振部１２２２の入出力特性は、ローパスフィルタ部１２２１から供給される直流電圧信号の信号レベルが２．５Ｖよりも高くなると、クロック信号ＣＬＫの周波数ｆを周波数ｆ０よりも高い周波数に上昇させ、逆に、ローパスフィルタ部１２２１から供給される直流電圧信号の信号レベルが２．５Ｖよりも低くなると、クロック信号ＣＬＫの周波数ｆを周波数ｆ０よりも低い周波数に低下させるように設定されている。
【００４５】
本実施形態では、電圧制御発振部１２２２の入力電圧Ｖｉｎとして、０．５Ｖ、２．５Ｖ、４．５Ｖの３つを想定し、これらの入力電圧に対応して、電圧制御発振部１２２２は、周波数ｆ０５、周波数ｆ０、周波数４５の３つ（複数）の周波数を発生させる。具体的には、電圧制御発振部１２２２は、入力電圧Ｖｉｎとして２．５Ｖが入力された場合、周波数ｆ０のクロック信号ＣＬＫを出力し、入力電圧Ｖｉｎとして４．５Ｖが入力された場合、周波数ｆ０よりも高い周波数ｆ４５のクロック信号ＣＬＫを出力し、入力電圧Ｖｉｎとして０．５Ｖが入力された場合、周波数ｆ０よりも低い周波数ｆ０５のクロック信号ＣＬＫを出力する。電圧制御発振部１２２２から出力されるクロック信号ＣＬＫは、アナログ／デジタル変換部１０７に供給される。
【００４６】
アナログ／デジタル変換部１０７は、電圧制御発振部１２２２から出力されるクロック信号ＣＬＫに同期したサンプリング周期で、ローパスフィルタ部１０５からのアナログ量の受信信号Ｓ１０５をサンプリングする。このサンプリングの結果、搬送波除去部１１４から出力されるベースバンド信号のゼロクロス点はシンボル間の中央に位置するようになり、ＰＬＬによるクロック同期が確立した状態になる。
【００４７】
上述のように、復調装置１００は、ゼロクロス法に基づいて、変調波ＩＦに含まれるシンボルクロックに同期したクロック信号ＣＬＫを発生させると共に、変調波ＩＦを復調して得られたシンボルデータＤと変調波ＩＦから再生されたクロック信号ＣＬＫとを出力する。これらシンボルデータＤとクロック信号ＣＬＫは、復調装置１００が備えられた後述の無線装置において、例えば音声変換等の所定の信号処理に用いられる。
【００４８】
（２）クロック同期が確立していない場合の動作
クロック同期が確立していない場合の動作の例としては、電源投入直後の動作の他、例えば、送信装置側において発生される変調波のクロック成分の周波数が大幅に変動した場合等がある。
【００４９】
上述した変調波ＩＦからシンボルデータＤを生成する過程で、非同期検出部１１９は、トランスバーサル等化部１１６から出力されたベースバンド信号（受信信号）のＩ成分とＱ成分とからクロック同期が確立しているか否かを判定する。ここでは、クロック同期が確立していない状態を想定しているので、非同期検出部１１９は、非同期状態を検出した旨を示す検出信号ＤＥＲを出力する。リセット部１２１は、非同期検出部１１９から出力された検出信号ＤＥＲが非同期状態を示す場合、論理値１および論理値０の発生比率の異なる複数のパルス信号を順次的に選択して出力する。
【００５０】
図５及び図６を参照して、クロック同期が確立していない場合のリセット部１２１の動作を詳細に説明する。図５は、実施形態の復調装置のリセット部１２１の動作を説明するためのフローチャートである。図６は、実施形態の復調装置のリセット部１２１のパルス信号発生部１２１１が発生させる複数のパルス信号の波形例を示す図である。
【００５１】
ここで、図６（Ａ）は、論理値‘１’の各発生比率が５０パーセントであるパルス信号の波形例を示す。また、図６（Ｂ）は、論理値‘１’の発生比率が９０パーセントであり、論理値‘０’の発生比率が１０パーセントであるパルス信号の波形例を示す。更に、図６（Ｃ）は、論理値‘１’の発生比率が１０パーセントであり、論理値‘０’の発生比率が９０パーセントであるパルス信号の波形例を示す。
【００５２】
リセット部１２１は、非同期検出部１１９から出力された検出信号ＤＥＲに基づいてクロック同期が確立しているか否かを逐次判定する（ステップＳＴ１）。クロック同期が確立していれば（ステップＳＴ１：ＹＥＳ）、同判定処理を繰り返す。ここで、検出信号ＤＥＲがクロック同期の確立を示さない場合（ステップＳＴ１：ＮＯ）、即ち、非同期状態を検出した旨を示す場合、リセット部１２１は、最初に、パルス信号発生部１２１１が発生させる複数のパルス信号のうち、図６（Ａ）に例示する論理値‘１’の発生比率が５０パーセントのパルス信号を選択部１２１２により選択してローパスフィルタ部１２２１に出力する（ステップＳＴ２）。
【００５３】
例えば、リセット部１２１は、図６（Ａ）に例示するように、１つのパルス幅をＴ０としたときに、単位時間Ｔの半分の期間において信号レベルが５Ｖを示し、残りの半分の期間において信号レベルが０Ｖを示すパルス信号を出力する。この場合、ローパスフィルタ部１２２１は、リセット部１２１から供給されたパルス信号（論理値‘１’の発生比率が５０パーセントのパルス信号）を積分することにより２．５Ｖの直流電圧信号を発生させて電圧制御発振部１２２２に供給する。電圧制御発振部１２２２は、ローパスフィルタ部１２２１から供給された直流電圧信号（２．５Ｖ）に対応した周波数ｆ０のクロック信号ＣＬＫを出力する。これにより、リセット部１２１は、上記非同期状態が検出された場合、クロック信号ＣＬＫの周波数ｆを、相互に異なる複数の周波数ｆ０，ｆ０５，ｆ４５のうちの周波数ｆ０にリセットする。
【００５４】
続いて、リセット部１２１は、一定時間待機し、非同期検出部１１９から出力された検出信号ＤＥＲに基づいてクロック同期が確立するか否かを判定する（ステップＳＴ３）。このとき、電圧制御発振部１２２２から出力されているクロック信号ＣＬＫの周波数ｆ０は、変調波ＩＦに含まれるクロック成分の正規の周波数に対応している。従って、変調波のクロック成分の周波数が大幅に変動していなければ、リセット部１２１において、論理値‘１’の発生比率が５０パーセントのパルス信号が選択されることにより、高い確率で上記ＰＬＬの周波数の引き込みが行われ、クロック同期が確立される。
【００５５】
検出信号ＤＥＲがクロック同期の確立を示す場合（ステップＳＴ３：ＹＥＳ）、即ち、非同期状態を検出しない旨を示す場合、リセット部１２１は、選択部１２１２によりゼロクロス検出部１２０から出力されるゼロクロス信号Ｓ１２０を選択してローパスフィルタ部１２２１に供給する（ステップＳＴ８）。これにより、クロック同期が確立した状態で、ゼロクロス検出部１２０による通常のゼロクロスの検出動作が実施される。
【００５６】
これに対し、検出信号ＤＥＲがクロック同期の確立を示さない場合（ステップＳＴ３：ＮＯ）、即ち、非同期状態を検出した旨を示す場合、リセット部１２１は、パルス信号発生部１２１１が発生させる複数のパルス信号のうち、論理値‘１’の発生比率が９０パーセントのパルス信号を選択部１２１２により選択してローパスフィルタ部１２２１に出力する（ステップＳＴ４）。例えば、リセット部１２１は、図６（Ｂ）に例示するように、１つのパルス幅をＴ０としたときに、単位時間Ｔの９０パーセントの期間において信号レベルが５Ｖを示し、残りの１０パーセントの期間において信号レベルが０Ｖを示すパルス信号を出力する。これにより、リセット部１２１は、上記非同期状態が検出された場合、クロック信号ＣＬＫの周波数ｆを、相互に異なる複数の周波数ｆ０，ｆ０５，ｆ４５のうちの周波数ｆ４５にリセットする。
【００５７】
ローパスフィルタ部１２２１は、リセット部１２１から供給されたパルス信号（論理値‘１’の発生比率が９０パーセントのパルス信号）を積分することにより、論理値‘１’の発生比率（９０パーセント）に応じた例えば４．５Ｖの直流電圧信号を発生させて電圧制御発振部１２２２に供給する。電圧制御発振部１２２２は、ローパスフィルタ部１２２１から供給される直流電圧信号の信号レベル（４．５Ｖ）に対応した高い周波数ｆ４５のクロック信号ＣＬＫを出力する。このとき、復調装置１００に入力される変調波ＩＦのクロック成分の周波数が正規の周波数ｆ０よりも高い周波数に上昇していれば、リセット部１２１において、論理値‘１’の発生比率が９０パーセントのパルス信号が選択されたことにより、高い確率で上記ＰＬＬの周波数の引き込みが行われ、クロック同期が確立される。
【００５８】
続いて、リセット部１２１は、一定時間待機し、非同期検出部１１９から出力された検出信号ＤＥＲに基づいてクロック同期が確立するか否かを判定する（ステップＳＴ５）。ここで、検出信号ＤＥＲがクロック同期の確立を示す場合（ステップＳＴ５：ＹＥＳ）、即ち、非同期状態を検出しない旨を示す場合、リセット部１２１は、ゼロクロス検出部１２０から出力されるゼロクロス信号Ｓ１２０を選択部１２１２により選択してローパスフィルタ部１２２１に供給する（ステップＳＴ８）。これにより、クロック同期が確立した状態で、ゼロクロス検出部１２０による通常のゼロクロスの検出動作が実施される。
【００５９】
これに対し、検出信号ＤＥＲがクロック同期の確立を示さない場合（ステップＳＴ５：ＮＯ）、即ち、非同期状態を検出した旨を示す場合、リセット部１２１は、パルス信号発生部１２１１が発生させる複数のパルス信号のうち、論理値‘１’の発生比率が１０パーセントのパルス信号を選択部１２１２により選択してローパスフィルタ部１２２１に出力する（ステップＳＴ６）。例えば、リセット部１２１は、図６（Ｃ）に例示するように、１つのパルス幅をＴ０としたときに、単位時間Ｔの１０パーセントの期間において信号レベルが５Ｖを示し、残りの９０パーセントの期間において信号レベルが０Ｖを示すパルス信号を出力する。これにより、リセット部１２１は、上記非同期状態が検出された場合、クロック信号ＣＬＫの周波数ｆを、相互に異なる複数の周波数ｆ０，ｆ０５，ｆ４５のうちの周波数ｆ０５にリセットする。
【００６０】
ローパスフィルタ部１２２１は、リセット部１２１から供給されるパルス信号（論理値‘１’の発生比率が１０パーセントのパルス信号）を積分することにより、論理値‘１’の発生比率（１０パーセント）に応じた例えば０．５Ｖの直流電圧信号を電圧制御発振部１２２２に供給する。電圧制御発振部１２２２は、ローパスフィルタ部１２２１から供給される直流電圧信号の信号レベル（０．５Ｖ）に対応した低い周波数ｆ０５のクロック信号ＣＬＫを出力する。このとき、復調装置１００に入力される変調波ＩＦのクロック成分の周波数が正規の周波数ｆ０よりも低い周波数に低下していれば、リセット部１２１において、論理値‘１’の発生比率が１０パーセントのパルス信号が選択されたことにより、高い確率で上記ＰＬＬの周波数の引き込みが行われ、クロック同期が確立される。
【００６１】
続いて、リセット部１２１は、一定時間待機し、非同期検出部１１９から出力された検出信号ＤＥＲに基づいてクロック同期が確立するか否かを判定する（ステップＳＴ７）。ここで、検出信号ＤＥＲがクロック同期の確立を示す場合（ステップＳＴ７：ＹＥＳ）、即ち、非同期状態を検出しない旨を示す場合、リセット部１２１は、ゼロクロス検出部１２０から出力されるゼロクロス信号Ｓ１２０を選択部１２１２により選択してローパスフィルタ部１２２１に供給する（ステップＳＴ８）。これにより、クロック同期が確立した状態で、ゼロクロス検出部１２０による通常のゼロクロスの検出動作が実施される。
【００６２】
これに対し、検出信号ＤＥＲがクロック同期の確立を示さない場合（ステップＳＴ７：ＮＯ）、即ち、非同期状態を検出した旨を示す場合、リセット部１２１は、処理を上述のステップＳＴ２に戻し、上述した一連の処理（ステップＳＴ２〜ＳＴ７）を繰り返す。
上述のように、リセット部１２１は、非同期検出部１１９により非同期状態が検出された場合、クロック信号発生部１２２が発生させるクロック信号ＣＬＫの周波数ｆを相互に異なる複数の周波数ｆ０，ｆ０５，ｆ４５の何れかに順次的にリセットする。
【００６３】
なお、本実施形態では、相互に異なる複数の周波数として３つの周波数ｆ０，ｆ０５，ｆ４５を設定したが、この例に限定されることなく、その周波数の数および値は任意に設定し得る。また、本実施形態では、クロック信号ＣＬＫの周波数ｆを、シンボルクロックに対応した周波数ｆ０に設定した後に周波数ｆ０５，ｆ４５にリセットしたが、先にクロック信号ＣＬＫの周波数ｆを周波数ｆ０５，４５の何れかに設定した後に周波数ｆ０にリセットしてもよく、その順番は任意に設定し得る。
【００６４】
上述した実施形態によれば、ベースバンド信号のクロック成分と電圧制御発振部１２２２が発生させるクロック信号ＣＬＫとの間の同期が確立しない場合、クロック信号ＣＬＫの周波数を強制的に複数の周波数に順次的に変化させる。クロック信号ＣＬＫの周波数が変化すると、アナログ／デジタル変換部１０７が、変調波ＩＦのシンボルクロックの周波数に同期した周波数付近でサンプリングを実施する場合が起こり、上記ＰＬＬの引き込み動作の開始周波数が変更される。このため、変調波ＩＦのクロック成分が大幅に変動した場合であっても、クロック同期を安定的に確立することが可能となる。
【００６５】
また、上述した実施形態によれば、リセット部１２１が、論理値‘１’の発生比率の異なる複数のパルス信号を順次的に発生させ、このパルス信号を積分して得られる直流電圧信号に基づいて電圧制御発振部１２２２の発振周波数を制御するようにしたので、アナログ回路を用いることなく、電圧制御発振部１２２２の発振周波数を制御することができる。従って、回路規模を抑制しつつ、クロック同期を安定的に確立することが可能になる。
【００６６】
また、上述した実施形態によれば、変調波ＩＦのクロック成分の周波数が大きく変動したとしても、上記ＰＬＬの回路定数を変更することなくクロック同期を安定的に確立することができ、かつ、クロック信号ＣＬＫのジッタを抑制することができる。従って、復調装置１００を備えた無線装置において、ＢＥＲの劣化を抑制することができ、例えば１２８ＱＡＭ等の多値ＱＡＭを用いたデータ伝送において、データの復調を安定的に実施することができる。
【００６７】
また、上述した実施形態によれば、送信装置側において、例えば、変調波ＩＦのクロック成分を規定するクロック用発振器として、温度補償を行っていない水晶発振器を用いたことにより、変調波のクロック成分の周波数が変動したとしても、変調波ＩＦのクロック成分の周波数変動に合わせて受信装置側においてクロック同期を確立し、変調波ＩＦのクロック成分に同期したクロック信号ＣＬＫを再生することができる。
【００６８】
次に、上述した復調装置１００を備えた無線装置の例について説明する。
図７は、実施形態の復調装置１００を備えた無線装置１の構成例を示す図である。
無線装置１は、例えば多値ＱＡＭ無線装置であり、２系統の送受信系を有し、外部接続コネクタ１０、インターフェイス部２０Ａ，２０Ｂ、信号処理部３０Ａ，３０Ｂ、送信部４０Ａ，４０Ｂ、受信部５０Ａ，５０Ｂ、切替部６０、アンテナ７０を備えている。受信部５０Ａ，５０Ｂは、それぞれ、上述の本実施形態の復調装置１００を備えている。
【００６９】
インターフェイス部２０Ａ、信号処理部３０Ａ、送信部４０Ａ、受信部５０Ａは第１送受信系を構成し、インターフェイス部２０Ｂ、信号処理部３０Ｂ、送信部４０Ｂ、受信部５０Ｂは第２送受信系を構成する。ただし、この例では、インターフェイス部２０Ａは第２送受信系のインターフェイスとしても機能することができ、インターフェイス部２０Ｂは第１送受信系のインターフェイスとしても機能することができる。このような無線装置１の構成としては、受信部５０Ａ，５０Ｂに備えられた本実施形態の復調装置１００を除いて、公知の構成を用いることができる。
【００７０】
外部接続コネクタ１０は、無線装置１と外部装置との間で信号を伝送するケーブルを接続するためのものである。インターフェイス部２０Ａは、第１送受信系のインターフェイスであり、インターフェイス部２０Ｂは、第２送受信系のインターフェイスである。信号処理部３０Ａは、第１送受信系の信号処理を実施するためのものであり、信号処理部３０Ｂは、第２送受信系の信号処理を実施するためのものである。
【００７１】
送信部４０Ａは第１送受信系の送信処理を実施するためのものであり、送信部４０Ｂは第２送受信系の送信処理を実施するためのものである。受信部５０Ａは第１送受信系の受信処理を実施するためのものであり、受信部５０Ｂは第２送受信系の受信処理を実施するためのものである。切替部６０は、アンテナ７０を第１送受信系と第２送受信系とで共用するためのものである。
【００７２】
受信部５０Ａ，５０Ｂのそれぞれにおいて、アンテナ７０により受信された変調波の受信信号が第１中間周波数にダウンコンバートされ、不要波の除去処理とレベルダイヤ補正処理とが行われた後、復調装置１００に入力される。受信部５０Ａ，５０Ｂにそれぞれ備えられた復調装置１００は、上述したように、変調波ＩＦの受信信号からシンボルデータＤとクロック信号ＣＬＫを生成して出力する。これらシンボルデータＤとクロック信号ＣＬＫは、受信部５０Ａ，５０Ｂにおいて、誤り訂正処理が施された後、信号処理部３０Ａ，３０Ｂにおいて所定の信号処理が施され、例えば音声データに変換される。所定の信号処理が施されたデータは、インターフェイス部２０Ａ，２０Ｂと外部接続コネクタ１０を通じて出力される。
【００７３】
以上述べた少なくともひとつの実施形態の復調装置によれば、変調波からクロック信号を再生する際の同期を安定的に確立することができる。
【００７４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７５】
１００…復調装置、１０１…バンドパスフィルタ部、１０２…可変増幅部、１０３…周波数変換部、１０４…ローカル発振部、１０５…ローパスフィルタ部、１０６…ゲイン調整制御部、１０７…アナログ／デジタル変換部、１０８，１０９…乗算部、１１０…数値制御発振部、１１１…デシメーションフィルタ部、１１２…ルートロールオフフィルタ部、１１３…オートゲインコントロール部、１１４…搬送波除去部、１１５…数値制御発振部、１１６…トランスバーサル等化部、１１７…最尤復号部、１１８…位相誤差検出部、１１９…非同期検出部、１２０…ゼロクロス検出部、１２１…リセット部、１２２…クロック信号発生部、１２２１…ローパスフィルタ部、１２２２…電圧制御発振部、１２１１…パルス信号発生部、１２１２…選択部。
【図１】
2016058979.tif 000003
【図２】
2016058979.tif 000004
【図３】
2016058979.tif 000005
【図４】
2016058979.tif 000006
【図５】
2016058979.tif 000007
【図６】
2016058979.tif 000008
【図７】
2016058979.tif 000009