(57)【要約】【課題】安価で且つ簡易な構成で内部信号を即時性をもって出力すること。【解決手段】機能モジュールの動作状態を示す動作状態情報を取得し、所定の単位毎に入力される情報であって、外部に出力するべき出力情報を取得し、前記所定の単位毎に前記出力情報の出力が完了してから、次の単位の出力情報の出力が開始されるまでの間、取得された前記動作状態情報を選択し、前記動作状態情報と前記出力情報とを識別するための識別情報を取得された前記動作状態情報に付加し、前記出力情報選択部により前記動作状態情報が選択された場合、前記識別情報が付加された前記動作状態情報を外部に出力することを特徴とする。【選択図】図３
2016058973.tif 000002
【特許請求の範囲】
【請求項１】
機能を提供するための機能モジュールを備え、かつ、外部に情報を出力する半導体集積回路であって、
前記機能モジュールの動作状態を示す動作状態情報を取得する動作状態情報取得部と、
所定の単位毎に入力される情報であって、外部に出力するべき出力情報を取得する出力情報取得部と、
取得された前記動作状態情報と取得された前記出力情報とのどちらを外部に出力するかを選択する出力情報選択部と、
前記動作状態情報と前記出力情報とを識別するための識別情報を取得された前記動作状態情報に付加する識別情報付加部と、
前記出力情報選択部により選択された情報を外部に出力する情報出力部と、
を備え、
前記出力情報選択部は、前記所定の単位毎に前記出力情報の出力が完了してから、次の単位の出力情報の出力が開始されるまでの間、取得された前記動作状態情報を選択し、
前記情報出力部は、前記出力情報選択部により前記動作状態情報が選択された場合、前記識別情報が付加された前記動作状態情報を外部に出力することを特徴とする半導体集積回路。
【請求項２】
取得された前記動作状態情報に取得された順番を示すための取得順情報を付加する取得順情報付加部を備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
取得された前記動作状態情報を記憶部に記憶させる記憶制御部を備え、
前記記憶制御部は、取得された前記動作状態情報を前記記憶部に記憶させ、
前記情報出力部は、前記出力情報選択部により前記動作状態情報が選択された場合、前記記憶部に記憶され前記識別情報が付加された前記動作状態情報を外部に出力することを特徴とする請求項１又は２に記載の半導体集積回路。
【請求項４】
前記記憶制御部は、予め設定された条件を満たすイベントが発生してから所定の期間だけ、取得された前記動作状態情報を前記記憶部に記憶させることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
取得された前記動作状態情報の実質的な内容を保持したまま、取得された前記動作状態情報のデータ量を低減させる圧縮部を備え、
前記情報出力部は、前記出力情報選択部により前記動作状態情報が選択された場合、前記データ量が低減され前記識別情報が付加された前記動作状態情報を外部に出力することを特徴とする請求項１乃至４いずれか１項に記載の半導体集積回路。
【請求項６】
前記情報出力部は、ネットワークインタフェースを介して前記動作状態情報を外部に出力することを特徴とする請求項１乃至５いずれか１項に記載の半導体集積回路。
【請求項７】
前記情報出力部は、差動シリアルインタフェースを介して前記動作状態情報を外部に出力することを特徴とする請求項１乃至５いずれか１項に記載の半導体集積回路。
【請求項８】
請求項１乃至７いずれか１項に記載の半導体集積回路から出力された前記動作状態情報を復元する動作状態情報復元装置であって、
前記半導体集積回路から出力されて入力された情報を取得する入力情報取得部と、
取得された前記入力情報から前記識別情報を検知する識別情報検知部と、
前記識別情報が検知された前記入力情報から、検知された前記識別情報に基づいて前記動作状態情報を復元する動作状態情報復元部と、
を備えることを特徴とする動作状態情報復元装置。
【請求項９】
前記識別情報が検知された前記入力情報から前記取得順情報を抽出する取得順情報抽出部を備え、
前記動作状態情報復元部は、前記識別情報が検知され前記取得順情報が抽出された前記入力情報から、検知された前記識別情報及び抽出された前記取得順情報に基づいて前記動作状態情報を復元することを特徴とする請求項８に記載の動作状態情報復元装置。
【請求項１０】
機能を提供するための機能モジュールを備え、かつ、外部に情報を出力する半導体集積回路から前記機能モジュールの動作状態を示す動作状態情報を出力するための動作状態情報出力方法であって、
前記動作状態情報を取得し、
所定の単位毎に入力される情報であって、外部に出力するべき出力情報を取得し、
前記所定の単位毎に前記出力情報の出力が完了してから、次の単位の出力情報の出力が開始されるまでの間、取得された前記動作状態情報を選択し、
前記動作状態情報と前記出力情報とを識別するための識別情報を取得された前記動作状態情報に付加し、
前記出力情報選択部により前記動作状態情報が選択された場合、前記識別情報が付加された前記動作状態情報を外部に出力することを特徴とする動作状態情報出力方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、動作状態情報復元装置、動作状態情報出力方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路は大規模化、複雑化が進んでおり、意図しない動作があった場合の解析は重要なものとなっている。
【０００３】
そして、その解析には内部信号の観測は欠かせない。そのために、半導体集積回路は、内部信号を外部へ出力する必要がある。
【０００４】
そこで、専用端子を備えて内部信号を外部へ選択出力する半導体集積回路が提案され既に知られている。このような半導体集積回路は、デバッグ専用端子が必要となるためコストアップし、かつ、同時に観測できる信号数に限界があるといった問題がある。
【０００５】
そこで、内部信号のトレース用の内蔵ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を内部に搭載し、通常動作時には内部信号を上記内蔵ＲＡＭにトレースして保存し、内部信号出力時には共用端子であるシリアルＩ／Ｆを用いて上記内蔵ＲＡＭから外部へ出力する半導体集積回路が既に知られている（例えば、特許文献１を参照）。
【０００６】
また、外部と入出力を行っていない機能ブロックを特定し、特定した機能ブロックに接続されたセレクタを選択し、選択されたセレクタから内部信号を外部へ出力する半導体集積回路が既に知られている（例えば、特許文献２を参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、特許文献１に記載されている半導体集積回路は、通常動作時には内部信号を出力することができないため、内部信号を出力する際の即時性が失われてしまうといった問題がある。また、特許文献２に記載されている半導体集積回路は、機能ブロック毎にセレクタが接続されるため、プリント基板の配線が複雑になるといた問題がある。
【０００８】
本発明は、このような課題を解決するためになされたものであり、安価で且つ簡易な構成で内部信号を即時性をもって出力することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様は、機能を提供するための機能モジュールを備え、かつ、外部に情報を出力する半導体集積回路であって、前記機能モジュールの動作状態を示す動作状態情報を取得する動作状態情報取得部と、所定の単位毎に入力される情報であって、外部に出力するべき出力情報を取得する出力情報取得部と、取得された前記動作状態情報と取得された前記出力情報とのどちらを外部に出力するかを選択する出力情報選択部と、前記動作状態情報と前記出力情報とを識別するための識別情報を取得された前記動作状態情報に付加する識別情報付加部と、前記出力情報選択部により選択された情報を外部に出力する情報出力部と、を備え、前記出力情報選択部は、前記所定の単位毎に前記出力情報の出力が完了してから、次の単位の出力情報の出力が開始されるまでの間、取得された前記動作状態情報を選択し、前記情報出力部は、前記出力情報選択部により前記動作状態情報が選択された場合、前記識別情報が付加された前記動作状態情報を外部に出力することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、安価で且つ簡易な構成で内部信号を即時性をもって出力することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る画像形成システムの運用形態の例を示す図である。
【図２】本発明の実施形態に係る画像形成装置のハードウェア構成を模式的に示すブロック図である。
【図３】本発明の実施形態に係る画像形成装置の機能構成を模式的に示すブロック図である。
【図４】本発明の実施形態に係る転送データ選択部によるラインデータと内部信号データとの転送タイミングを示す図である。
【図５】本発明の実施形態に係る半導体集積回路により出力された通信パケットのイメージを示す図である。
【図６】本発明の実施形態に係る半導体集積回路がＩＥＥＥ  Ｅｔｈｅｒｎｅｔ(登録商標）規格に準ずるネットワークを介して通信を行う際のＩＰヘッダのデータ構造を示す図である。
【図７】本発明の実施形態に係る半導体集積回路がＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークを介して通信を行う際のＴＣＰヘッダのデータ構造を示す図である。
【図８】本発明の実施形態に係る半導体集積回路が差動シリアルインタフェース規格に準ずるインタフェースを介して通信を行う際のＴＬＰヘッダのデータ構造を示す図である。
【図９】本発明の実施形態に係るクライアント端末の機能構成を模式的に示すブロック図である。
【図１０】本発明の実施形態に係る半導体集積回路から出力される内部信号データを視覚化した図である。
【図１１】本発明の実施形態に係る半導体集積回路から出力される内部信号データのデータ形式を示す図である。
【図１２】本発明の実施形態に係る半導体集積回路が内部信号データを内蔵メモリに一時的に格納する際の処理を説明するためのフローチャートである。
【図１３】本発明の実施形態に係る半導体集積回路がラインデータ及び内部信号データを外部に出力する際の処理の処理を説明するためのフローチャートである。
【図１４】本発明の実施形態に係るクライアント端末が内部信号データを表示する際の処理を説明するための図である。
【図１５】本発明の実施形態に係る半導体集積回路が内部信号データを外部メモリに格納する際の処理を説明するためのフローチャートである。
【図１６】本発明の実施形態に係る半導体集積回路がラインデータ及び内部信号データを外部に出力する際の処理の処理を説明するためのフローチャートである。
【発明を実施するための形態】
【００１２】
実施の形態１．
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、画像形成装置に搭載されて使用される半導体集積回路を例として説明する。
【００１３】
まず、本実施形態に係る画像形成システムの運用形態について、図１を参照して説明する。図１は、本実施形態に係る画像形成システムの運用形態の例を示す図である。図１に示すように、本実施形態に係る画像形成システムは、画像形成装置１が接続されたネットワーク３と、クライアント端末２が接続されたネットワーク４とが、インターネットや電話回線等の公衆回線５を介して接続されて構成されている。
【００１４】
また、ネットワーク３に接続されている画像形成装置１の数は一例であり、これらがもっと多く接続された大規模なシステムであっても良い。また、それぞれ異なる画像形成装置１が接続された複数のネットワークが公衆回線５を介してクライアント端末２と接続される構成としても良いし、画像形成装置１、クライアント端末２が同一のネットワーク上に接続されて構成されていても良い。
【００１５】
また、図１におけるネットワーク３、４は、例えば、オフィスＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等の限定されたネットワークであり、画像形成装置１、クライアント端末２は、夫々のＬＡＮを介して公衆回線５に接続されるが、公衆回線５に直接接続される態様とすることも可能である。
【００１６】
また、図１においては、画像形成装置１とクライアント端末２とがＩＥＥＥ  Ｅｔｈｅｒｎｅｔ(登録商標）規格に準ずるネットワークインタフェースを介して接続される例を示しているが、ＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）やＳＡＴＡ（Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）等の差動シリアルインタフェース規格に準ずるインタフェースを介して接続されても良い。
【００１７】
画像形成装置１は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能なＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ：複合機）である。クライアント端末２は、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等の情報処理装置である。
【００１８】
次に、本実施形態に係る画像形成装置１及びクライアント端末２のハードウェア構成について図２を参照して説明する。図２は、本実施形態に係る画像形成装置１のハードウェア構成を模式的に示すブロック図である。尚、図２においては、画像形成装置１のハードウェア構成について示しているが、クライアント端末２についても同様である。
【００１９】
図２に示すように、本実施形態に係る画像形成装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２０、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）３０、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）４０及びＩ／Ｆ５０がバス９０を介して接続されている。また、Ｉ／Ｆ５０には表示部６０、操作部７０及び専用デバイス８０が接続されている。
【００２０】
ＣＰＵ１０は演算手段であり、画像形成装置１全体の動作を制御する。ＲＡＭ２０は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ１０が情報を処理する際の作業領域として用いられる。ＲＯＭ３０は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。ＨＤＤ４０は、情報の読み書きが可能な不揮発性の記憶媒体であり、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）や各種の制御プログラム、アプリケーション・プログラム等が格納される。
【００２１】
Ｉ／Ｆ５０は、バス９０と各種のハードウェアやネットワーク等を接続し制御する。表示部６０は、ユーザが画像形成装置１の状態を確認するための視覚的ユーザインタフェースであり、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等の表示装置によって実現される。操作部７０は、キーボードやマウス等、ユーザが画像形成装置１に情報を入力するためのユーザインタフェースである。
【００２２】
専用デバイス８０は、画像形成装置１において専用の機能を実現するためのハードウェアであり、プロッタ装置や原稿読取装置等である。
【００２３】
このようなハードウェア構成において、ＲＯＭ３０やＨＤＤ４０若しくは図示しない光学ディスク等の記憶媒体に格納されたプログラムがＲＡＭ２０に読み出され、ＣＰＵ１０がＲＡＭ２０にロードされたプログラムに従って演算を行うことにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、ハードウェアとの組み合わせによって、本実施形態に係る画像形成装置１の機能を実現する機能ブロックが構成される。
【００２４】
次に、本実施形態に係る画像形成装置１の機能構成について、図３を参照して説明する。図３は、本実施形態に係る画像形成装置１の機能構成を模式的に示すブロック図である。尚、図３においては、電気的接続を実線の矢印で示している。
【００２５】
図３に示すように、本実施形態に係る画像形成装置１は、半導体集積回路１００、外部メモリ１０１、外部端子１０２を備える。また、半導体集積回路１００は、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮ、内部バス１０３、内部信号データ選択部１０４、トリガ信号出力部１０５、タイムスタンプ出力部１０６、内蔵メモリＩ／Ｆ１０７、内蔵メモリ１０８、データ圧縮部１０９、識別情報付加部１１０、転送データ選択部１１１、通信パケット生成部１１２、通信部１１３、外部メモリＩ／Ｆ１１４、レジスタＩ／Ｆ１１５を備える。ここで、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮは、それぞれ機能の異なる機能モジュールが複数あることを示す。
【００２６】
半導体集積回路１００は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等のチップである。機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮは、機能を提供するための機能モジュールであって、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）、割り込みコントローラ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＳＡＴＡ、画像処理部等のモジュールである。
【００２７】
内部バス１０３は、半導体集積回路１００の内部バスである。内部信号データ選択部１０４は、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮから内部信号データを収集し、レジスタＩ／Ｆ１１５の制御により、出力するべき内部信号データを選択してバス信号として内蔵メモリＩ／Ｆ１０７に出力する。このときのバス信号は、例えば、３２ｂｉｔや６４ｂｉｔのバス信号となる。ここで、内部信号データとは、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮの動作状態を示すデータである。
【００２８】
トリガ信号出力部１０５は、予め設定された条件を満たすイベントが発生した場合に、内蔵メモリＩ／Ｆ１０７にトリガ信号を出力する。タイムスタンプ出力部１０６は、所定のクロックで動作するカウンタであり、クロック信号を生成してタイムスタンプとして内蔵メモリＩ／Ｆ１０７に出力する。このタイムスタンプ出力部１０６は、半導体集積回路１００の内部で観測の対象となる最速のクロックで動作するカウンタであることが望ましい。
【００２９】
内蔵メモリＩ／Ｆ１０７は、内蔵メモリ１０８のＩ／Ｆであり、内蔵メモリ１０８へのアクセスを制御する。また、内蔵メモリＩ／Ｆ１０７は、トリガ信号出力部１０５から出力されたトリガ信号を機に所定の時間だけ、内部信号データ選択部１０４から出力された内部信号データを、タイムスタンプ出力部１０６から出力されたタイムスタンプと同期して内蔵メモリ１０８に記憶させ続ける。尚、このとき出力される内部信号データについては、図１０及び図１１を参照して後述する。
【００３０】
このように、本実施形態に係る半導体集積回路１００は、トリガ信号出力部１０５から出力されたトリガ信号を機に所定の時間だけ、内部信号データを内蔵メモリ１０８に記憶させ続けるため、解析に必要な内部信号データのみを外部へ出力することが可能となる。そのため、内部信号データの解析に要する処理量や時間を低減させることが可能となる。
【００３１】
内蔵メモリ１０８は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の記憶装置であって、内蔵メモリＩ／Ｆ１０７から出力された内部信号データを一時的に格納する。
【００３２】
データ圧縮部１０９は、内蔵メモリ１０８から読み出された内部信号データを圧縮する。圧縮方式としては、ＭＭＲ（Ｍｏｄｉｆｉｅｄ  Ｍｏｄｉｆｉｅｄ  ＲＥＡＤ［Ｒｅｌａｔｉｖｅ  Ｅｌｅｍｅｎｔ  Ａｄｄｒｅｓｓ  Ｄｅｓｉｇｎａｔｅ］）等があるが、内部信号データの実質的な内容が保持されたままそのデータ量が低減される方式であればどのような圧縮方式でも良い。そして、データ圧縮部１０９により圧縮された内部信号データは、識別情報が付加された後、通信部１１３から送信される。このように、本実施形態に係る半導体集積回路１００は、内部信号データを圧縮してから送信するため、通信負荷を低減させることが可能となる。
【００３３】
識別情報付加部１１０は、内部信号データとラインデータとを識別するための識別情報を圧縮後の内部信号データに付加する。この識別情報付加部１１０は、内部バス１０３へのアクセスが可能なＣＰＵにより実現されても良い。また、本実施形態に係る半導体集積回路１００は、ＣＰＵを含まないが、ＣＰＵを含む場合、ＣＰＵにより実現されても良い。ここで、ラインデータとは、画像データの主走査方向における１ライン分のデータのことであって、一定時間内に必ず転送を完了する必要がある。尚、本実施形態においては、一定時間内に必ず転送を完了する必要があるデータとしてラインデータを例として説明するが、そのようなデータであればラインデータに限らない。
【００３４】
転送データ選択部１１１は、通常動作時に、ラインデータと内部信号データとのどちらを外部へ転送するかを選択する。具体的には、転送データ選択部１１１は、通常動作時、ラインデータの転送を優先させるが、１ライン分のラインデータの転送が完了してから、次のラインデータの転送が開始されるまでは内部信号データを転送する。即ち、転送データ選択部１１１は、ラインデータの転送時には、外部メモリ１０１からラインデータを転送し、内部信号データの転送時には、内蔵メモリ１０８から内部信号データを転送する。
【００３５】
従って、本実施形態に係る半導体集積回路１００は、通常動作時であっても、内部信号データ出力用の専用端子を必要とすることなく共用端子のみでラインデータの転送の合間に内部信号データを転送することが可能となる。これにより、本実施形態に係る半導体集積回路１００は、安価で且つ簡易な構成で、内部信号データを即時性をもって出力することが可能となる。
【００３６】
尚、このとき、本実施形態に係る半導体集積回路１００は、ラインデータ転送時は、内部信号データを内蔵メモリ１０８に一時的に格納し、１ライン分のラインデータの転送が完了したら、内蔵メモリ１０８から内部信号データ読み出して出力する。即ち、本実施形態に係る半導体集積回路１００は、ラインデータ転送中であっても出力するべき内部信号データを漏れなく保存しておくことが可能となる。これにより、本実施形態に係る半導体集積回路１００は、解析に必要となる十分な内部信号データを出力することが可能となる。
【００３７】
尚、本実施形態に係る半導体集積回路１００は、内蔵メモリ１０８から内部信号データを読み出してから圧縮するように構成されている例について説明するが、内蔵メモリＩ／Ｆ１０７への内部信号データの転送速度よりも、データ圧縮部１０９によるデータ圧縮の速度の方が速い場合には、圧縮してから内蔵メモリ１０８に格納するようにしても良い。
【００３８】
本実施形態に係る半導体集積回路１００は、このように構成された場合、内蔵メモリ１０８により多くの内部信号データを格納することが可能となる。これにより、本実施形態に係る半導体集積回路１００は、解析に必要となる十分な内部信号データを出力することが可能となる。
【００３９】
ここで、本実施形態に係る転送データ選択部１１１によるラインデータと内部信号データとの転送タイミングについて、図４を参照して説明する。図４は、本実施形態に係る転送データ選択部１１１によるラインデータと内部信号データとの転送タイミングを示す図である。
【００４０】
尚、図４においては、ライン同期信号は、画像データの主走査１ライン分を転送単位とした転送周期を表す。また、図４においては、ラインデータ転送期間は、ラインデータの転送期間を表し、ライン同期信号の立ち上がりを起点として開始され、１ライン分のラインデータが転送されるまで継続する。
【００４１】
また、図４においては、内部信号データ転送期間は、内部信号データの転送期間を表し、ラインデータ転送の完了と同時に開始され、ライン同期信号の立下りと同時に終了する。また、図４においては、内部信号データ転送レベルは、内部信号データの転送状態を表し、Ｌｏｗの状態であるときにはラインデータの転送期間であることを表し、Ｈｉｇｈの状態であるときには内部信号データの転送期間であることを表す。ＰＣＩｅでは最大でＭａｘＰａｙＬｏａｄＳｉｚｅ単位の転送となる。
【００４２】
本実施形態に係る転送データ選択部１１１は、図４に示すように、内部信号データ転送レベルの状態に応じて、ラインデータと内部信号データとのどちらを外部へ転送するかを選択するようになっている。
【００４３】
尚、この転送データ選択部１１１は、ラインデータの転送と内部信号データの転送とをＤＭＡ（Ｄｉｒｅｃｔ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）で構成し、内部信号データ転送レベルの状態によって優先順位を切り替えるアービトレーションを行っても良い。
【００４４】
図４に示すように、ラインデータと内部信号データとの転送が内部信号データ転送レベルの状態に応じて切り替えられた結果、図５に示すように、ラインデータの通信パケットの合間に内部信号データの通信パケットが挟まれた状態で転送されることになる。図５は、本実施形態に係る半導体集積回路１００により出力された通信パケットのイメージを示す図である。尚、図５に示すように、通信パケットはヘッダとデータとから構成され、内部信号データの通信パケットの場合、ヘッダ部分に識別情報付加部１１０により付加された識別情報が含まれる。
【００４５】
このように、本実施形態に係る半導体集積回路１００は、通常動作時にラインデータと内部信号データとを切り替えながら出力するが、内部信号データには識別情報を付加してから出力するようになっている。そのため、クライアント端末２は、内部信号データとそれ以外のデータとを区別することが可能となり、内部信号データを復元することが可能となる。
【００４６】
通信パケット生成部１１２は、通信部１１３がＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークの場合、通信パケットとして、識別情報が付加された内部信号データ若しくはラインデータからフレームデータを生成する。また、通信パケット生成部１１２は、差動シリアルインタフェース規格に準ずる場合、通信パケットとして、識別情報が付加された内部信号データ若しくはラインデータからパケットデータを生成する。そして、このとき生成された内部信号データは、通信部１１３によりクライアント端末２に送信される。
【００４７】
通信部１１３は、ＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークインタフェースや、ＰＣＩｅやＳＡＴＡ等の差動シリアルインタフェース規格に準ずるインタフェース等の共用の通信インタフェースである。そのため、外部メモリ１０１に蓄積されたラインデータ等のデータは、半導体集積回路１００を経由してクライアント端末２に送信されることになる。
【００４８】
通信部１１３がＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークである場合、本実施形態に係る半導体集積回路１００は、距離的に離れている場所であっても内部信号データを送信することが可能となる。そのため、クライアント端末２は、画像形成装置１から距離的に離れている場所であっても内部信号データを復元することが可能となる。
【００４９】
また、通信部１１３が差動シリアルインタフェース規格に準ずるインタフェースである場合、本実施形態に係る半導体集積回路１００は、高束で内部信号データをクライアント端末２に送信することが可能となる。そのため、本実施形態に係る半導体集積回路１００は、データ量が多い内部信号データであっても、内蔵メモリ１０８が満杯になる前に出力することができ、漏れなく内部信号データを出力することが可能となる。これにより、本実施形態に係る半導体集積回路１００は、解析に必要となる十分な内部信号データを出力することが可能となる。
【００５０】
ここで、通信パケット生成部１１２が生成する通信パケットについて、図６〜図８を参照して説明する。
【００５１】
図６は、本実施形態に係る半導体集積回路１００がＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークを介して通信を行う際のＩＰヘッダのデータ構造を示す図である。図７は、本実施形態に係る半導体集積回路１００がＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークを介して通信を行う際のＴＣＰヘッダのデータ構造を示す図である。図８は、本実施形態に係る半導体集積回路１００が差動シリアルインタフェース規格に準ずるインタフェースを介して通信を行う際のＴＬＰヘッダのデータ構造を示す図である。
【００５２】
図６に示すように、本実施形態に係る半導体集積回路１００は、ＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークを介して通信を行う際には、ＩＰヘッダの「Ｏｐｔｉｏｎｓ」部分を使用して識別情報を付加する。このとき、ＩＨＬ（ＩＰヘッダ長）は３２ｂｉｔ×６とする。
【００５３】
また、図７に示すように、本実施形態に係る半導体集積回路１００は、ＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークを介して通信を行う際には、ＴＣＰヘッダの「Ｓｏｕｒｃｅ  Ｐｏｒｔ」や「Ｄｅｓｔｉｎａｔｉｏｎ  Ｐｏｒｔ」フィールドを使用して、プライベートポート番号を使用する。
【００５４】
また、図８に示すように、本実施形態に係る半導体集積回路１００は、差動シリアルインタフェース規格に準ずるインタフェースを介して通信を行う際には、「バス番号」、「デバイス番号」、「機能番号」の各ＩＤフィールドを用いて識別情報を付加する。尚、図８の他、本実施形態に係る半導体集積回路１００は、差動シリアルインタフェース規格に準ずるインタフェースを介して通信を行う際には、転送先アドレスを識別情報として付加することも可能である。
【００５５】
外部メモリＩ／Ｆ１１４は、例えば、ＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）  ＭｅｍｏｒｙのＩ／Ｆ等、外部メモリ１０１のＩ／Ｆであり、外部メモリ１０１のプロトコル制御を行う。レジスタＩ／Ｆ１１５は、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮ等のレジスタアクセス制御を行う。また、レジスタＩ／Ｆ１１５は、内部信号データ選択部１０４に出力させる内部信号データを選択する。
【００５６】
外部メモリ１０１は、ＤＤＲ  Ｍｅｍｏｒｙ等の記憶装置である。外部端子１０２は、その端子状態により、内部信号データ選択部１０４に出力させる内部信号データを強制的に選択させるための端子である。但し、通常は、レジスタＩ／Ｆ１１５の制御により選択させる。
【００５７】
次に、本実施形態に係るクライアント端末２の機能構成について、図９を参照して説明する。図９は、本実施形態に係るクライアント端末２の機能構成を模式的に示すブロック図である。尚、図９においては、電気的接続を実線の矢印で示している。
【００５８】
図９に示すように、本実施形態に係るクライアント端末２は、通信部２０１、識別情報検知部２０２、内部信号復元部２０３、内部信号記憶部２０４、表示制御部２０５、表示部２０６を備える。
【００５９】
通信部２０１は、通信部１１３と同様、ＩＥＥＥ  Ｅｔｈｅｒｎｅｔ規格に準ずるネットワークや、ＰＣＩｅやＳＡＴＡ等の差動シリアルインタフェース規格に準ずるインタフェースである。
【００６０】
識別情報検知部２０２は、画像形成装置１から転送されてきた通信パケットから識別情報を検知する。内部信号復元部２０３は、識別情報検知部２０２により識別情報が検知された通信パケットから内部信号データを復元し、内部信号記憶部２０４に記憶させ、若しくは、表示制御部２０５に出力する。
【００６１】
内部信号記憶部２０４は、ＲＡＭ等の記憶装置である。表示制御部２０５は、内部信号復元部２０３により復元された内部信号データを表示部２０６に表示させる。このとき表示される内部信号データについては、図１０及び図１１を参照して後述する。表示部２０６は、図２に示す表示部６０により実現されるＬＣＤ等の表示装置である。
【００６２】
次に、本実施形態に係る半導体集積回路１００が出力する内部信号データ、及び、表示部２０６に表示されるについて、図１０及び図１１を参照して説明する。図１０は、本実施形態に係る半導体集積回路１００から出力される内部信号データを視覚化した図である。図１１は、本実施形態に係る半導体集積回路１００から出力される内部信号データのデータ形式を示す図である。
【００６３】
尚、図１０においては、内部信号データ選択部１０４によりＣＬＫＡ〜ＳＩＧ＿Ｈの９本の内部信号データが選択されている例を示している。
【００６４】
また、図１０においては、ＣＬＫは、タイムスタンプ出力部１０６により出力されたクロック信号を表し、ＣＬＫＡは、ＣＬＫ信号の２周期分の信号を表し、ＳＩＧ＿Ａ〜ＳＩＧ＿Ｈは、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮから出力され内部信号データのうち内部信号データ選択部１０４により選択された内部信号データを表したものである。
【００６５】
また、図１０においては、Ｔｉｍｅ［ｄｅｃ］は、タイムスタンプを１０進数で表したものであり、１００〜１１７について示している。また、図１０においては、Ｔｉｍｅ［ｈｅｘ］は、タイムスタンプを１６進数で表したものである。
【００６６】
また、図１０においては、Ｓｉｇ［ｈｅｘ］は、信号レベルがＨｉｇｈの状態を１とし、Ｌｏｗの状態を０として、ＣＬＫＡ、ＳＩＧ＿Ａ、ＳＩＧ＿Ｂ、ＳＩＧ＿Ｃ、ＳＩＧ＿Ｄ、ＳＩＧ＿Ｅ、ＳＩＧ＿Ｆ、ＳＩＧ＿Ｇ、ＳＩＧ＿Ｈの順番でそれらの各Ｔｉｍｅの信号レベルを１６進数で表している。
【００６７】
例えば、Ｔｉｍｅ［ｄｅｃ］＝１００、Ｔｉｍｅ［ｈｅｘ］＝０ｘ６４の場合、ＣＬＫＡ＝０、ＳＩＧ＿Ａ＝１、ＳＩＧ＿Ｂ＝０、ＳＩＧ＿Ｃ＝１、ＳＩＧ＿Ｄ＝０、ＳＩＧ＿Ｅ＝１、ＳＩＧ＿Ｆ＝１、ＳＩＧ＿Ｇ＝１、ＳＩＧ＿Ｈ＝１であるから０１０１０１１１１を１６進数で表して０ｘ０ａｆとなる。
【００６８】
また、図１１においては、内部信号データ選択部１０４により３２本の内部信号データが選択されている例を示している。このとき、内部信号データを８ｂｙｔｅのデータとして表し、上位４ｂｙｔｅ分をＴｉｍｅ［ｈｅｘ］に割り当て、下位４ｂｙｔｅ分をＳｉｇ［ｈｅｘ］に割り当てるものとして定義する。例えば、Ｔｉｍｅ［ｄｅｃ］＝１００、Ｔｉｍｅ［ｈｅｘ］＝０ｘ６４の場合、内部信号データは、「０ｘ００００００６４＿００００００ａｆ」となる。
【００６９】
本実施形態に係る半導体集積回路１００は、図１０及び図１１に示したように、タイムスタンプと共に内部信号データを外部に出力するため、時刻順に内部信号データを送信しなくても、クライアント端末２は、内部信号データを復元することが可能となる。
【００７０】
次に、本実施形態に係る半導体集積回路１００が内部信号データを内蔵メモリ１０８に一時的に格納する際の処理について、図１２を参照して説明する。図１２は、本実施形態に係る半導体集積回路１００が内部信号データを内蔵メモリ１０８に一時的に格納する際の処理を説明するためのフローチャートである。
【００７１】
図１２に示すように、本実施形態に係る半導体集積回路１００が内部信号データを内蔵メモリ１０８に一時的に格納する際にはまず、レジスタＩ／Ｆ１１５は、出力するべき内部信号データに合わせて、内部バス１０３を介して、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮのレジスタを設定する（Ｓ１２０１）。
【００７２】
そして、半導体集積回路１００は、コピーやプリントアウト等、内部信号データを取得するための動作を開始する（Ｓ１２０２）。
【００７３】
内部信号データ選択部１０４は、動作が開始されると、機能モジュールＡ、機能モジュールＢ、・・・、機能モジュールＮからの内部信号データの収集を開始して内蔵メモリＩ／Ｆ１０７に転送する（Ｓ１２０３）。即ち、本実施形態においては、内部信号データが動作状態情報として取得され、内部信号データ選択部１０４が動作状態情報取得部として機能する。
【００７４】
内蔵メモリＩ／Ｆ１０７は、トリガ信号出力部１０５により出力されたトリガ信号を検知すると（Ｓ１２０４）、内部信号データ選択部１０４から転送されてきた内部信号データにタイムスタンプ出力部１０６から出力されたタイムスタンプを追加して（Ｓ１２０５）、内蔵メモリ１０８に一時的に記憶させる（Ｓ１２０６）。即ち、本実施形態においては、タイムスタンプが取得された順番を示す取得順情報として付加され、タイムスタンプ出力部１０６が取得順情報付加部として機能する。また、本実施形態においては、内蔵メモリＩ／Ｆ１０７が記憶制御部として機能し、内蔵メモリ１０８が記憶部として機能する。
【００７５】
半導体集積回路１００は、Ｓ１２０４においてトリガ信号を検知してから所定の時間が経過するまで（Ｓ１２０７／ＮＯ）、内部信号データを内蔵メモリ１０８に記憶させ続け（Ｓ１２０５、Ｓ１２０６）、トリガ信号を検知してから所定の時間が経過すると（Ｓ１２０７／ＹＥＳ）、内部信号データを内蔵メモリ１０８に一時的に格納する際の処理を終了する。
【００７６】
尚、図１２においては、半導体集積回路１００は、トリガ信号を検知してから所定の時間が経過すると、内部信号データを内蔵メモリ１０８に一時的に格納する際の処理を終了するように構成されている例について説明した。この他、本実施形態に係る半導体集積回路１００は、内部信号データを取得するための動作が終了すると、内部信号データを内蔵メモリ１０８に一時的に格納する際の処理を終了するように構成されていても良い。
【００７７】
次に、本実施形態に係る半導体集積回路１００がラインデータ及び内部信号データを外部に出力する際の処理について、図１３を参照して説明する。図１３は、本実施形態に係る半導体集積回路１００がラインデータ及び内部信号データを外部に出力する際の処理の処理を説明するためのフローチャートである。
【００７８】
図１３に示すように、本実施形態に係る半導体集積回路１００がラインデータ及び内部信号データを外部に出力する際にはまず、転送データ選択部１１１は、内部信号データの転送レベルがＨｉｇｈ状態であるかＬｏｗ状態であるかを判定する（Ｓ１３０１）。即ち、本実施形態においては、転送データ選択部１１１が出力情報選択部として機能する。
【００７９】
転送データ選択部１１１は、Ｓ１３０１における判定処理において、内部信号データの転送レベルがＨｉｇｈ状態であると判定した場合には（Ｓ１３０１／ＹＥＳ）、転送データとして内部信号データを選択する（Ｓ１３０２）。
【００８０】
データ圧縮部１０９は、転送データとして内部信号データが選択されると、内蔵メモリ１０８から内部信号データを読み出して（Ｓ１３０３）、読み出した内部信号データを圧縮し（Ｓ１３０４）、圧縮した内部信号データ（以下、「圧縮データ」とする）を識別情報付加部１１０に転送する。
【００８１】
識別情報付加部１１０は、転送データ選択部１１１から転送されてきた圧縮データに識別情報を付加して（Ｓ１３０５）、通信パケット生成部１１２に転送する。通信パケット生成部１１２は、識別情報付加部１１０から転送されてきた識別情報付きの圧縮データから通信パケットを生成して（Ｓ１３０６）、通信部１１３に転送する。通信部１１３は、通信パケット生成部１１２により生成された通信パケットを送信する（Ｓ１３０７）。即ち、本実施形態においては、通信部１１３が情報出力部として機能する。
【００８２】
そして、半導体集積回路１００は、出力するべき内部信号データを出力し終えるまで（Ｓ１３０８／ＮＯ）、内蔵メモリ１０８から内部信号データを読み出して通信パケットを送信し続け（Ｓ１３０２〜Ｓ１３０７）、出力し終えると（Ｓ１３０８／ＹＥＳ）、内部信号データを外部に出力する際の処理を終了する。
【００８３】
一方、Ｓ１３０１における判定処理において、内部信号データの転送レベルがＬｏｗ状態であると判定した場合には（Ｓ１３０１／ＮＯ）、転送データとしてラインデータを選択する（Ｓ１３０９）。
【００８４】
外部メモリＩ／Ｆ１１４は、転送データとしてラインデータが選択されると、外部メモリ１０１からラインデータを読み出して（Ｓ１３１０）、転送データ選択部１１１に転送する。即ち、本実施形態においては、ラインデータが出力情報として所定の単位毎に入力され、外部メモリＩ／Ｆ１１４が出力情報取得部として機能する。
【００８５】
転送データ選択部１１１は、外部メモリＩ／Ｆ１１４により読み出されたラインデータを通信パケット生成部１１２に転送すると、通信パケット生成部１１２は、転送データ選択部１１１から転送されてきたラインデータから通信パケットを生成する（Ｓ１３１１）。通信部１１３は、通信パケット生成部１１２により生成された通信パケットを送信する（Ｓ１３１２）。
【００８６】
そして、半導体集積回路１００は、出力するべきラインデータを出力し終えるまで（Ｓ１３１３／ＮＯ）、外部メモリ１０１からラインデータを読み出して通信パケットを送信し続け（Ｓ１３１０〜Ｓ１３１２）、出力し終えると（Ｓ１３１３／ＹＥＳ）、転送データ選択部１１１は、内部信号データの転送レベルをＨｉｇｈ状態に切り替える（Ｓ１３１４）。そして、半導体集積回路１００は、Ｓ１３０３の処理に移行する。
【００８７】
次に、本実施形態に係るクライアント端末２が内部信号データを表示する際の処理について、図１４を参照して説明する。図１４は、本実施形態に係るクライアント端末２が内部信号データを表示する際の処理を説明するための図である。
【００８８】
本実施形態に係るクライアント端末２が内部信号データを表示する際にはまず、通信部２０１は、半導体集積回路１００から送信されてきた通信パケットを受信し（Ｓ１４０１）、識別情報検知部２０２に転送する。即ち、本実施形態においては、半導体集積回路１００から送信されてきた通信パケットが入力情報として取得され、通信部２０１が入力情報取得部として機能する。
【００８９】
識別情報検知部２０２は、通信部２０１から転送されてきた通信パケットから識別情報を検知し（Ｓ１４０２）、識別情報が検知された通信パケットを内部信号復元部２０３に転送する。
【００９０】
内部信号復元部２０３は、識別情報検知部２０２から転送されてきた識別情報付きの通信パケットからタイムスタンプを抽出し、抽出したタイムスタンプに基づいて時系列で内部信号データを復元し（Ｓ１４０３）、表示制御部２０５に転送する。即ち、本実施形態においては、内部信号復元部２０３が動作状態情報復元部、取得順情報抽出部として機能する。
【００９１】
クライアント端末２は、通信パケットを全て受信するまで（Ｓ１４０４／ＮＯ）、通信パケットを受信して内部データを復元し（Ｓ１４０１〜Ｓ１４０３）、通信パケットを全て受信し終えると（Ｓ１４０４／ＹＥＳ）、表示制御部２０５は、Ｓ１４０３において復元された内部信号データを表示部２０６に表示させる。即ち、本実施形態においては、クライアント端末２が動作状態情報復元装置として機能する。そして、クライアント端末２は、内部信号データを表示する際の処理を終了する。このとき、表示される内部信号データは、図１０に示した通りである。
【００９２】
尚、図１２〜図１４を参照して説明した処理は適宜、並列して実行されても良い。
【００９３】
また、本実施形態においては、半導体集積回路１００からクライアント端末２にデータが出力される例について説明したが、半導体集積回路１００から、画像形成装置１内のプロッタ装置やコントローラにデータが出力されるように構成されていても良い。
【００９４】
また、本実施形態においては、画像形成装置に搭載されて使用される半導体集積回路１００を例として説明したが、本実施形態に係る半導体集積回路１００が搭載された情報処理装置であれば同様に適用可能である。
【００９５】
実施の形態２．
実施の形態１においては、内部信号データ選択部１０４から出力された内部信号データを内蔵メモリ１０８に一時的に格納するように構成されている半導体集積回路１００について説明した。実施の形態１に係る半導体集積回路１００は、このように構成された場合、ラインデータ転送中であっても出力するべき内部信号データを保存しておくことが可能となる。これにより、本実施形態に係る半導体集積回路１００は、解析に必要となる十分な内部信号データを出力することが可能となる。
【００９６】
一方、本実施形態に係る半導体集積回路１００は、内部信号データ選択部１０４から出力された内部信号データを外部メモリ１０１に一時的に格納するように構成されている半導体集積回路１００について説明する。本実施形態に係る半導体集積回路１００は、このように構成された場合、内部信号データを出力するべきタイミングがくるまで保存しておくことが可能となる。これにより、本実施形態に係る半導体集積回路１００は、解析に必要となる十分な内部信号データを適当なタイミングで出力することが可能となる。
【００９７】
以下、図面を参照して、本発明の実施形態を詳細に説明する。尚、実施の形態１と同様の符号を付す構成については、同一または相当部を示すものとし、詳細な説明を省略する。
【００９８】
まず、本実施形態に係る半導体集積回路１００が内部信号データを外部メモリ１０１に格納する際の処理について、図１５を参照して説明する。図１５は、本実施形態に係る半導体集積回路１００が内部信号データを外部メモリ１０１に格納する際の処理を説明するためのフローチャートである。
【００９９】
図１５に示すように、本実施形態に係る半導体集積回路１００は、内部信号データを外部メモリ１０１に格納する際にはまず、Ｓ１２０１〜Ｓ１２０６の処理と同様の処理を行う（Ｓ１５０１〜Ｓ１５０６）。
【０１００】
そして、半導体集積回路１００は、Ｓ１５０６において一旦格納された内部信号データを読み出して、データ圧縮部１０９により圧縮し（Ｓ１５０７）、外部メモリ１０１に格納する（Ｓ１５０８）。即ち、本実施形態においては、外部メモリＩ／Ｆ１１４が記憶制御部として機能し、外部メモリ１０１が記憶部として機能する。
【０１０１】
半導体集積回路１００は、Ｓ１５０４においてトリガ信号を検知してから所定の時間が経過するまで（Ｓ１５０８／ＮＯ）、内部信号データを外部メモリ１０１に記憶させ続け（Ｓ１５０５〜Ｓ１５０７）、トリガ信号を検知してから所定の時間が経過すると（Ｓ１５０８／ＹＥＳ）、内部信号データを外部メモリ１０１に格納する際の処理を終了する。
【０１０２】
尚、図１５においては、半導体集積回路１００は、トリガ信号を検知してから所定の時間が経過すると、内部信号データを外部メモリ１０１に格納する際の処理を終了するように構成されている例について説明した。この他、本実施形態に係る半導体集積回路１００は、内部信号データを取得するための動作が終了すると、内部信号データを外部メモリ１０１に格納する際の処理を終了するように構成されていても良い。
【０１０３】
次に、本実施形態に係る半導体集積回路１００がラインデータ及び内部信号データを外部に出力する際の処理について、図１６を参照して説明する。図１６は、本実施形態に係る半導体集積回路１００がラインデータ及び内部信号データを外部に出力する際の処理の処理を説明するためのフローチャートである。
【０１０４】
図１６に示すように、本実施形態に係る半導体集積回路１００は、ラインデータ及び内部信号データを外部に出力する際にはまず、転送データ選択部１１１は、内部信号データの転送レベルがＨｉｇｈ状態であるかＬｏｗ状態であるかを判定する（Ｓ１６０１）。
【０１０５】
転送データ選択部１１１は、Ｓ１６０１における判定処理において、内部信号データの転送レベルがＨｉｇｈ状態であると判定した場合には（Ｓ１６０１／ＹＥＳ）、転送データとして内部信号データを選択する（Ｓ１６０２）。
【０１０６】
データ圧縮部１０９は、転送データとして内部信号データが選択されると、外部メモリ１０１から圧縮データを読み出して（Ｓ１６０３）、読み出した圧縮データを識別情報付加部１１０に転送する。このように、本実施形態に係る半導体集積回路１００は、内部信号データを外部に出力する際には既に圧縮されているため、データ圧縮部１０９によるデータ圧縮の時間を削減することが可能となり、処理時間を短縮することが可能となる。
【０１０７】
そして、半導体集積回路１００は、Ｓ１３０５〜Ｓ１３０８の処理と同様の処理を行う（Ｓ１６０４〜Ｓ１６０７）。
【０１０８】
一方、転送データ選択部１１１は、Ｓ１６０１における判定処理において、内部信号データの転送レベルがＬｏｗ状態であると判定した場合には（Ｓ１６０１／ＮＯ）、Ｓ１３０９〜Ｓ１３１４と同様の処理を行う（Ｓ１６０８〜Ｓ１６１３）。
【符号の説明】
【０１０９】
１  画像形成装置
２  クライアント端末
３  ネットワーク
４  ネットワーク
５  公衆回線
１０  ＣＰＵ
２０  ＲＡＭ
３０  ＲＯＭ
４０  ＨＤＤ
５０  Ｉ／Ｆ
６０  表示部
７０  操作部
８０  専用デバイス
９０  バス
１００  半導体集積回路
１０１  外部メモリ
１０２  外部端子
１０４  内部信号データ選択部
１０５  トリガ信号出力部
１０６  タイムスタンプ出力部
１０７  内蔵メモリＩ／Ｆ
１０８  内蔵メモリ
１０９  データ圧縮部
１１０  識別情報付加部
１１１  転送データ選択部
１１２  通信パケット生成部
１１３  通信部
１１４  外部メモリＩ／Ｆ
１１５  レジスタＩ／Ｆ
２０１  通信部
２０２  識別情報検知部
２０３  内部信号復元部
２０４  内部信号記憶部
２０５  表示制御部
２０６  表示部
【先行技術文献】
【特許文献】
【０１１０】
【特許文献１】特開平０８−０６３３７４号公報
【特許文献２】特開２００７−３２８７６８号公報
【図１】
2016058973.tif 000003
【図２】
2016058973.tif 000004
【図３】
2016058973.tif 000005
【図４】
2016058973.tif 000006
【図５】
2016058973.tif 000007
【図６】
2016058973.tif 000008
【図７】
2016058973.tif 000009
【図８】
2016058973.tif 000010
【図９】
2016058973.tif 000011
【図１０】
2016058973.tif 000012
【図１１】
2016058973.tif 000013
【図１２】
2016058973.tif 000014
【図１３】
2016058973.tif 000015
【図１４】
2016058973.tif 000016
【図１５】
2016058973.tif 000017
【図１６】
2016058973.tif 000018