(57)【要約】【課題】固体撮像素子のローリングシャッタ方式に関して、同時リセット動作による行毎での電源変動の差異を抑え、画質への影響を抑えるとともに、消費電力を抑えた撮像装置を提供する。【解決手段】行列に配列された複数の画素を有し、該画素からの信号を行毎に順次読み出すための垂直走査回路、および同一列の複数の画素信号を混合可能な固体撮像素子を有する撮像装置であり、画素信号を混合して読み出す場合、画素信号の読み出し動作と同時刻のタイミングにて実行される画素のリセット動作を、行順次にて行わせるとともに、1列あたりに同時リセット動作される画素数の変化を所定数以下とするように制御駆動する構成とする。【選択図】図４
2016029757.tif 000002
【特許請求の範囲】
【請求項１】
行列に配列された複数の画素を有し、該画素からの信号を行毎に順次読み出すための垂直走査回路、および同一列の複数の画素信号を混合可能な固体撮像素子を有する撮像装置において、前記、画素信号を混合して読み出す場合、前記、画素信号の読み出し動作と同時刻のタイミングにて実行される画素のリセット動作を、行順次にて行わせるとともに、1列あたりに同時リセット動作される画素数の変化を所定数以下とするように制御駆動することを特徴とする撮像装置。
【請求項２】
前記画素信号を混合して読み出す際は、前記固体撮像素子の垂直方向で画素混合する領域と、画素混合しない領域とを混在して読み出すことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像素子は、単位画素部が遮光されたＯＢ部と、遮光されていない開口部を有しており、前記画素混合する領域は開口部を有する行であり、前記画素混合しない領域はＯＢ部を有する行とすることを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子および撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルカメラ等の撮像装置にはＣＭＯＳ撮像素子が用いられ、主な駆動制御として電子シャッタ動作となるローリングシャッタ方式が広く知られている。
【０００３】
ローリングシャッタ方式は、画素が行列２次元方向に配された撮像素子に対して、行単位にて時系列的に画素信号を順次読み出すことにより１フレームの撮影画像を得ている。
【０００４】
このローリングシャッタ方式では、行単位での順次走査となるため、フレームレートおよび蓄積時間の関係によっては、読み出し動作を行う行と、次フレームのためにリセット動作を行う行が同時刻にて動作される場合があり、また、あるタイミングではリセット動作のみ、または読み出し動作のみとなる場合もある。
【０００５】
画素部のリセット動作については、その動作により電源電圧が変動し、ノイズが発生しやすい事が知られており、加えて読み出し動作中に、他行のリセット動作が行われる場合と行われない場合、さらには同時刻に行われるリセット動作の行数の差により、行間でノイズの差異が発生し、その差分により画質が劣化してしまう恐れがある。
【０００６】
上記課題に対する技術として、特許文献１が開示されており、特許文献１では、読み出し動作と同時刻に行われるリセット動作については、その行数を一定にすることで、リセット行数の変動をなくし、電源電圧変動によるノイズの発生を防止して画質劣化を抑制させるとしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−２３１３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
通常、動画撮影においては、フレームレートが優先され、その駆動制御として画素混合による読み出しとする事が多い。特に、昨今の撮像素子については、多画素数化の進展により、数多くの画素を用いて画素混合を行う必要が生じる。
【０００９】
このため、特許文献１において、画素混合を行う場合、画素混合による選択行数が増えた状態にて読み出し期間におけるリセット行数を一定とするために、場合によっては、別途リセット動作させるための選択行数も数多く選択する必要が生じる。その結果、選択して駆動制御する行数分の駆動パルスが増え、消費電力が増える事となる。
【００１０】
とくに、カメラ等のバッテリー駆動の機器においては、消費電力が増加することは好ましい事ではない。
【００１１】
本発明は、上記課題に鑑み、固体撮像素子のローリングシャッタ方式に関して、読み出し動作と同時並行して行われるリセット動作について、その行数の変化を所定値以下とした駆動制御とすることで、消費電力を抑えながら、読み出し動作時における行毎の電源変動の差異を抑え、ノイズによる画質劣化を抑えた撮影画像とする撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、固体撮像素子および撮像装置を以下のような構成にする。行列に配列された複数の画素を有し、該画素からの信号を行毎に順次読み出すための垂直走査回路、および同一列の複数の画素信号を混合可能な固体撮像素子を有し、画素信号を混合して読み出す場合、画素信号の読み出し動作と同時刻のタイミングにて実行される画素のリセット動作を、行順次にて行わせるとともに、1列あたりに同時リセット動作される画素数の変化を所定数以下とするように制御駆動する構成とする。また、画素信号を混合して読み出す際は、固体撮像素子の垂直方向で画素混合する領域と、画素混合しない領域とを混在して読み出す構成とする。また、前記撮像素子は、単位画素部が遮光されたＯＢ部と、遮光されていない開口部を有するものであり、前記画素混合する領域は開口部を有する行、前記画素混合しない領域はＯＢ部を有する行とする構成とする。
【発明の効果】
【００１３】
本発明により、固体撮像素子のローリングシャッタ方式に関して、読み出し動作と同時並行して行われるリセット動作について、その行数の変化を所定値以下とした駆動制御とすることで、消費電力を抑えながら、読み出し動作時における行毎の電源変動の差異を抑え、ノイズによる画質劣化を抑えた撮影画像を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例における撮像装置を示すブロック図。
【図２】本発明の実施例における固体撮像素子の画素部の構成図。
【図３】本発明の実施例における固体撮像素子の構成図。
【図４】本発明の実施例における動画モード時の駆動タイミングチャート。
【図５】本発明の実施例における読み出し動作のタイミングチャート。
【図６】本発明の実施例における画素混合時における読み出し動作のタイミングチャート。
【図７】本発明の実施例における読み出し動作の選択行と同時リセット動作行の対比表を示す図。
【発明を実施するための形態】
【００１５】
［第１の実施例］
図１は、本発明の第1の実施形態にかかわる撮像装置１００の構成を示す全体ブロック図である。図１において、撮像素子１０１はＣＭＯＳ撮像素子であり、単位画素部が遮光されたＯＢ（オプティカルブラック）部と、遮光されていない開口部を有しており、開口部にて不図示の撮影レンズで結像された被写体像を光電変換する。ＡＦＥ１０２は、アナログフロントエンド（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）であり、撮像素子１０１からの信号の増幅や、上記ＯＢ部を用いて行われる基準レベルの調整（クランプ処理）などを行う信号処理回路である。また上記処理を行ったアナログ信号をデジタル信号に変換する。
【００１６】
ＤＦＥ１０３は、デジタルフロントエンド（Ｄｉｇｉｔａｌ  Ｆｒｏｎｔ  Ｅｎｄ）であり、ＡＦＥ１０２で変換された各画素のデジタル信号を受けて画像信号の補正や画素の並び替え等のデジタル処理などを行う。メモリ回路１０４は、撮像素子を駆動制御するための各制御信号のタイミングが、予め記録されており、画像処理装置１０５を介して制御回路１０６に読み出される。また、画像処理装置１０５の現像段階での作業用メモリとして、あるいは連続撮像等のバッファメモリとしても使用される。
【００１７】
画像処理装置１０５は、現像処理を行って表示回路８に画像を表示する、制御回路１０６を介して画像を記録媒体１０９に記録する、といった処理を行う。制御回路１０６は、操作部１０７からの指示や、メモリ回路１０４に記憶されている情報に基づきタイミング発生回路１１０に命令を送るなどの制御も行う。
【００１８】
操作部１０７は、デジタルカメラを起動させるための電源スイッチ、及び測光処理、測距処理などの撮影準備動作開始やミラー、シャッターを駆動して撮像素子１から読み出した信号を処理して記録媒体１０９に書き込む一連の撮像動作の開始を指示するシャッタースイッチなどが含まれる。また、撮像装置のISO感度設定スイッチや、動作モードの設定・切り換えを行うモードスイッチも含まれ、モードスイッチの設定により、動画撮影を行う動画モード、通常の静止画撮影を行う静止画モードの設定・切り換えが行われる。
【００１９】
また、露光時間（蓄積時間）を設定するＴＶ用の操作スイッチや動画モードにおけるフレームレート設定を行う選択用スイッチも含まれる。なお、動画モードの際にはミラーは撮像素子への光路からは退避され、シャッターについては開放動作がなされる。タイミング発生回路１１０は、制御回路１０６からの信号を受け撮像素子１０１を駆動する各制御信号についてタイミングの生成、出力を行う。
【００２０】
図２は、図１中の撮像素子１０１における受光素子を含む単位画素部を示したものであり、図３に示す撮像素子の概略構成図におけるＰｉｘｅｌに相当するものである。図２において、光信号電荷を発生するフォトダイオード２０１は、この例ではアノードが接地されている。フォトダイオード２０１のカソード側には、転送トランジスタ２０２を介してフローティングディフュージョン（ＦＤ）２０６が接続されている。またＦＤ２０６は、増幅トランジスタ２０４のゲートに接続されている。また、増幅トランジスタ２０４のゲートには、これリセットするためのリセットトランジスタ２０３のソースが接続されている。リセットトランジスタ２０３のドレインには電源電圧VＤＤが接続されている。
【００２１】
さらに増幅トランジスタ２０４は電源電圧VＤＤに接続され、ソースが選択トランジスタ２０５のドレインに接続されている。上記転送トランジスタ２０２は、ゲート端子へ入力されるＰｔｘ信号により駆動され、フォトダイオード２０１の信号をＦＤ２０６および増幅トランジスタ２０４のゲートに転送する。
【００２２】
リセットトランジスタ２０３のゲート端子はPres信号により駆動され、前記ＦＤ２０６およびフォトダイオード２０１をリセットする。このリセット後に読み出される出力信号がノイズ信号として読み出されることになる。選択トランジスタ２０５のゲート端子はＰｓｅｌ信号により駆動され、接続される各増幅トランジスタによって増幅された電気信号をVｏｕｔ端子へ出力する。
【００２３】
上記Vｏｕｔ端子は、後述する図３の各列の垂直信号線Vlを介して負荷である定電流３０４に接続されており、増幅トランジスタ２０４は選択トランジスタ２０５を介して垂直信号線の負荷と接続されることで、ソースフォロワアンプとして機能する。また、Ｖｏｕｔ端子からの出力信号は、垂直出力線Ｖｌを介して読み出し回路部３１５に入力される。
【００２４】
図３は、撮像素子１０１の概略構成図である。画素領域３００は、図２に示した単位画素部を複数有するものであるが、ここでは説明を簡略化するため６ｘ８画素のみを図示しており、水平・垂直方向に所定数繰り返し配置されることで画素領域３００を構成するものである。なお図中、各制御信号名に続く（ｎ）はｎ行目、（ｎ＋１）ではｎ＋１行目を指すものである。また垂直信号線Vｌに続く（ｍ）は画素列であるｍ列、（ｍ＋１）ではｍ＋１列目を指し示すものである。
【００２５】
垂直走査回路３０１は、デコーダー等により構成され、タイミング発生回路１１０からの信号を受け、選択された行について行選択線Ｐｒｅｓ、Ｐｔｘ、Ｐｓｅｌの各信号を画素領域３００に出力する。上述の各制御信号は、同行に配列された各単位画素に共通に接続されており、同一行における画素は同一に選択される。また、動画モード時においては、画素混合の駆動制御として、画素混合する行の同時選択がなされるとともに、読み出し動作中における他行のリセット動作行の選択も行われる。
【００２６】
読み出し回路部３１５は、下記にて説明する容量３０５から転送トランジスタ３１２により構成され、画素部からの信号の増幅と、水平出力線ＰｓおよびPnに出力するまでの一時記憶を行う。
【００２７】
３０６はオペアンプで、容量３０５と帰還容量３０８により反転増幅アンプを構成しており、基準電圧VCOと画素部から読み出された出力信号との差分を増幅して出力する。３０７はPC０R信号で制御されるクランプトランジスタであり、帰還容量３０８の両端をショートすることにより、帰還容量３０８のリセットを行う。
【００２８】
オペアンプ３０６の出力は、PCTｓ、PCTｎ信号で駆動される転送トランジスタ３１１、３１２を介して夫々保持容量３０９、３１０に保持される。なお、後述するタイミングの駆動により、保持容量３１０には、ＰＤ２０１およびＦＤ１０６をリセットした直後のノイズ信号が保持され、保持容量３０９には画素信号が保持されることになる。
【００２９】
水平走査回路３０３は転送トランジスタ３１３、３１４と接続されており、順次オン／オフを制御することで、各保持容量３０９、３１０保持されている画素信号およびノイズ信号を、水平出力線Ｐｓ、Ｐｎを介して差動アンプ３０２へ順次転送する。これによりＶｏｕｔ端子からの出力信号が差動アンプ３０２へ入力されることになる。
【００３０】
差動アンプ３０２は、画素信号とノイズ信号との差分出力を行い、最終出力としてＯＵＴ端子より画素信号を出力する。なお、差動アンプ３０２は最終段読み出し回路に相当する。なお、差動アンプ３０２からの画素信号を順次、撮像素子の水平方向の画素数分を出力させることで１行分の出力が得られる事になる。さらに、垂直走査回路３０１によって、行数分の選択が順次行われることで撮像素子の画素数分の出力が得られる事となる。
【００３１】
次に、本実施例におけるローリングシャッタ方式で駆動される動画モードの動作について説明する。図４は、動画モード時の動作シーケンスを示したタイミングチャートであり、図５は、その動画モード時における読み出し動作中のシーケンスを示すものである。
【００３２】
本実施例での動画モードについては、直接画像には現れないＯＢ部では1画素部からの信号による1行単位での駆動動作となり、開口部では動画フォーマットの画素数分に合わせるように、所定領域へのスキップ動作と、垂直方向での複数行による画素混合が行われる駆動動作となる。すなわち、１画面中において、画素混合数が変化する駆動が行われる動作となる。
【００３３】
なお、説明を簡略化するため、本実施例においては、ｎ行目およびｎ＋１行目についてはＯＢ部、ｎ＋２行目以降については開口部とし、また開口部については、ｎ＋４行目からｎ＋９行目までが画素混合されて読み出し動作が行われるものとする。なお、動画フォーマットの画素数に合わせるためにｎ＋２行目からｎ＋３行目までと、ｎ＋１０行目以降はスキップされて読み出し動作は行われないものとする。
【００３４】
また、画素混合については、同列に配された各画素部の出力を、同垂直出力線上に同時出力することで画素混合出力を得ている。これは、ソースフォロアとして機能する増幅トランジスタ２０４に入力される信号電圧が等しい又は近い場合に、負荷定電流源３０４の電流が、接続される各増幅トランジスタに均等に分配されることで、信号電圧が混合平均化される事を利するものである。また、図中、信号レベルの『Ｈｉ』状態は駆動トランジスタをＯＮ、『Ｌｏ』状態は駆動トランジスタをＯＦＦするものとする。
【００３５】
まず、ｎ行目を用いて、画素混合されない１行のみの駆動動作について、リセット動作から読み出し動作を含む一連の動作について説明する。光電荷の蓄積に先立ち、時刻ｔ０からｔ１の期間、ｎ行目におけるリセット動作が開始される。時刻ｔ０でＰｒｅｓ（ｎ）とＰｔｘ（ｎ）が印加された後、時刻ｔ１でＰｒｅｓ（ｎ）とＰｔｘ（ｎ）が停止される。
【００３６】
これにより転送スイッチ２０２およびリセットスイッチ２０３が同時にオンからオフになり、ＰＤ２０１およびＦＤ２０６が電源電圧ＶＤＤによりリセットされ、ＰＤ２０１で発生した光電荷が蓄積される蓄積動作が開始される。
【００３７】
次に時刻ｔ８においてＰｓｅｌ（ｎ）が印加されることで、選択スイッチ２０５がオンし、ｎ行目の各ソースフォロワ出力が垂直線Ｖｌに接続される。この際、リセット動作により重畳されたリセット信号（ノイズ信号）がFD２０６から垂直Vｌに読み出される。
【００３８】
次に時刻ｔ９においてＰｔｘ（ｎ）が印加され、転送スイッチ２０２がオンになり、ＰＤ２０１に蓄積された光電荷がＦＤ２０６に転送、保持されるとともに、時刻ｔ１０にて転送スイッチ２０２をオフにして、光電荷が蓄積された画素信号として垂直線Ｖｌから読み出しが行われる。
【００３９】
ここまでの動作により、リセット動作から転送終了までが行われる。つまり時刻ｔ１から時刻ｔ１０までがｎ行目における蓄積時間TVとなる。時刻ｔ１１にてＰｓｅｌ（ｎ）の印加が停止された後、時刻ｔ１１からｔ１２にかけて水平走査回路３０３により、一時的に読み出し回路部３１５にて保持されたノイズ信号および画素信号が、転送容量から順次差動アンプへ出力され、該差動アンプのOUT端子より撮像素子の外部へと最終的な画素出力がなされる。なお、上述のノイズ信号および画素信号を含む読み出し動作は、後述にて説明を行う。
【００４０】
時刻ｔ１３にて、時刻ｔ０と同動作となる次フレームの為のリセット動作が開始される。以降、時刻ｔ０からｔ１２で行われた駆動動作が繰り返して行われる。なお、ｎ行目においては、画素信号の読み出し開始となる時刻ｔ８から転送容量３０９および３１０に一時記憶する時刻ｔ１１までが読み出し動作の時間RDとなり、１フレームの時間（フレームレート）ＦＲとしては、最初のフレームでのリセット動作が終了するｔ１から、次フレームでのリセット動作終了となる時刻ｔ１４までの時間が１フレームの時間分となる。
【００４１】
同様に、ｎ＋１行目においては、時刻ｔ３から時刻ｔ１４までが蓄積時間ＴＶ、時刻ｔ１２から時刻ｔ１５までが読み出し動作の時間、時刻ｔ３から時刻ｔ１９までが１フレームの時間ＦＲとして、駆動制御される。
【００４２】
次に、ｎ＋４、ｎ＋５、ｎ＋６を用いて、画素混合される行の駆動動作について、リセット動作から読み出し動作を含む一連の動作について説明する。光電荷の蓄積に先立ち、時刻ｔ４からｔ５の期間、ｎ＋４、ｎ＋５、ｎ＋６行目におけるリセット動作が同時に開始される。
【００４３】
時刻ｔ４でＰｒｅｓ（ｎ＋４）、Ｐｒｅｓ（ｎ＋５）、Ｐｒｅｓ（ｎ＋６）と、Ｐｔｘ（ｎ＋４）、Ｐｔｘ（ｎ＋５）、Ｐｔｘ（ｎ＋６）が停止される。これにより各転送スイッチ２０２およびリセットスイッチ２０３が同時にオンからオフになり、ＰＤ２０１およびＦＤ２０６が電源電圧ＶＤＤによりリセットされ、ＰＤ２０１で発生した光電荷が蓄積される蓄積動作が開始される。
【００４４】
次に時刻ｔ１６において各Ｐｓｅｌ（ｎ＋４）、Ｐｓｅｌ（ｎ＋５）、Ｐｓｅｌ（ｎ＋６）が印加されることで、各選択スイッチ２０５がオンし、ｎ＋４、ｎ＋５、ｎ＋６行目の各ソースフォロワ出力が垂直線Ｖｌに接続される。この際、リセット動作により重畳されたリセット信号（ノイズ信号）が混合されて各列の垂直Vｌに読み出される。
【００４５】
次に時刻ｔ１８においてＰｔｘ（ｎ＋４）、Ｐｔｘ（ｎ＋５）、Ｐｔｘ（ｎ＋６）が印加され、転送スイッチ２０２がオンになり、各ＰＤ２０１に蓄積された光電荷が各ＦＤ２０６に転送、保持されるとともに、時刻ｔ１９にて転送スイッチ２０２をオフにして、光電荷が蓄積された画素混合された画素信号として垂直線Ｖｌから読み出しが行われる。
【００４６】
ここまでの動作により、リセット動作から転送終了までが行われる。つまり時刻ｔ５から時刻ｔ１９までがｎ＋４、ｎ＋５、ｎ＋６行目における蓄積時間TVとなる。時刻ｔ１１にてＰｓｅｌ（ｎ）の印加が停止された後、時刻ｔ１１からｔ１２にかけて水平走査回路３０３により、一時的に読み出し回路部３１５にて保持されたノイズ信号および画素信号が、転送容量から順次差動アンプへ出力され、該差動アンプのOUT端子より撮像素子の外部へと最終的な画素出力がなされる。なお、上述のノイズ信号および画素信号を含む読み出し動作は、後述にて説明を行う。
【００４７】
時刻ｔ２８にて、時刻ｔ４と同動作となる次フレームの為のリセット動作が開始される。以降、時刻ｔ４からｔ２０で行われた駆動動作が繰り返して行われる。なお、ｎ＋４、ｎ＋５、ｎ＋６行目においては、画素信号の読み出し開始となる時刻ｔ１７から転送容量に３０９および３１０に一時記憶する時刻ｔ２０までが読み出し動作の時間RDとなり、１フレームの時間（フレームレート）ＦＲとしては、最初のフレームでのリセット動作が終了するｔ５から、次フレームでのリセット動作終了となる時刻ｔ２４までの時間間隔分が１フレームの時間となる。
【００４８】
同様に、ｎ＋７、ｎ＋８、ｎ＋９行目においては、時刻ｔ７から時刻ｔ２４までが蓄積時間ＴＶ、時刻ｔ２２から時刻ｔ２５までが読み出し動作の時間、時刻ｔ７からｔ２９までの時間が１フレームの時間となる。なお、上述の読み出し時間RDおよび、蓄積時間ＴＶ、1フレームの時間間隔ＦＲは、１行のみの駆動動作における各時間と変わらず同時間となる。
【００４９】
次にｎ＋２、ｎ＋３行目についてリセット動作および全体を通した動作シーケンスについて説明を行う。ｎ＋２、ｎ＋３行目については、読み出し動作が行われないスキップ行であるが、各行の読み出し動作となる期間に、同時並行して行われるリセット行数の変化が１行以内と収まるように、選択されリセット動作がされる。
【００５０】
図７は、図４のタイミングチャートにおける各行の読み出し動作時の選択行に対する同時並行して行われるリセット動作の選択行を表したものである。図７の表で示す通り、本実施例では、読み出し動作と同時並行して行われるリセット動作の行数は、最大３行、最小２行としてリセット行数の変化が１以内となるよう駆動制御がされることを示している。なお、最大３行は、同タイミングチャートでの駆動において、通常の読み出し動作前のリセット動作によって最大３行同時となるものであり、その最大３行に対して、変化が１以内の最小２行として、行数が少なくなる方で差異を調整、制御することで、駆動制御する行数を抑えて消費電力を抑え、且つ、電源電圧の変動を少なくすることで画質への影響を抑えるものである。
【００５１】
また、ｎ＋２、ｎ＋３行目によるリセット行数の追加タイミングについては、メモリ回路１０４に予め記憶されており、フレームレートおよび蓄積時間の設定変更が行われた際には、読み出し動作とリセット動作の相対的な時刻の変化に応じて、追加リセット行の制御が行われる。時刻ｔ０からｔ７までの期間、前述にて説明した通り、読み出し動作が行われる各行のリセット動作が順になされる。
【００５２】
次に、時刻ｔ８からｔ１１の時刻の期間において、ｎ行目における読み出し動作となるが、同期間内で、読み出し動作がされる行に対するリセット動作は行われていない。つまり、読み出し動作と同時並行して行われるリセット動作が無いタイミングとなっている。
【００５３】
本実施例における駆動動作では、およびフレームレートと蓄積時間の関係から、読み出し動作と同時刻で行われるリセット動作は、その行数として３行が最大として同時リセット動作されるため、その同時リセット行数の差異が1行以内と収まるよう、時刻ｔ９からｔ１０の期間、ｎ行目での画素信号の転送読み出し動作と同時刻同期間にて、ｎ＋２行目およびｎ＋３行目のリセット動作を行う。
【００５４】
時刻ｔ９においてＰｒｅｓ（ｎ＋２）、Ｐｒｅｓ（ｎ＋３）および、Ｐｔｘ（ｎ＋２）、Ｐｔｘ（ｎ＋３）が同時に印加された後、時刻ｔ1０でＰｒｅｓ（ｎ＋２）、Ｐｒｅｓ（ｎ＋３）および、Ｐｔｘ（ｎ＋２）、Ｐｔｘ（ｎ＋３）が停止される。
【００５５】
これによりｎ＋２行目、ｎ＋３行目の転送スイッチ２０２およびリセットスイッチ２０３が同時にオンからオフになり、ＰＤ２０１およびＦＤ２０６が電源電圧ＶＤＤによりリセットされ、ｎ＋２、ｎ＋３行目による同時リセット動作は終了する。
【００５６】
この同時リセット動作は、制御回路１０６によって、蓄積時間等の動画設定の情報に基づき判断されており、タイミング発生回路１１０を介して垂直走査回路３０１への制御によって行われる。
【００５７】
本実施例における撮像素子の駆動方法においては、同時リセット動作となる最大行数は３行であり、ｎ行目後の隣接行となるｎ＋1行目にて設定されるリセット行数との差異をもとに、２行同時リセット動作が実施される。
【００５８】
次に時刻１３からｔ１４の期間、ｎ＋１行目での画素信号の転送読み出し動作と、同時刻同期間にて、ｎ行目およびｎ＋２行目によるリセット動作がなされる。時刻ｔ１３においてＰｒｅｓ（ｎ＋２）および、Ｐｔｘ（ｎ＋２）が同時に印加された後、時刻ｔ1４でＰｒｅｓ（ｎ＋２）および、Ｐｔｘ（ｎ＋２）が停止される。これによりｎ＋２行目の転送スイッチ２０２およびリセットスイッチ２０３が同時にオンからオフになり、ＰＤ２０１およびＦＤ２０６が電源電圧ＶＤＤによりリセットされ、ｎ＋２目による同時リセット動作は終了する。
【００５９】
また、同時刻においては、通常駆動となるｎ行目における読み出し前のリセット動作がなされている。ここで、ｎ＋２行目によるリセット動作と、ｎ行目における読み出し動作前のリセット動作が同時に行われることで、同時２行のリセット動作が実行される事となる。
【００６０】
次に時刻１８からｔ１９の期間、ｎ＋４、ｎ＋５、ｎ＋６行目による画素混合時の画素信号の転送読み出し動作と、同時刻同期間にて、ｎ＋２行目によるリセット動作がなされる。また、ｎ＋１行目における読み出し前のリセット動作も同時刻にて行われる。
【００６１】
時刻ｔ１８においてＰｒｅｓ（ｎ＋２）および、Ｐｔｘ（ｎ＋２）が同時に印加された後、時刻ｔ1９でＰｒｅｓ（ｎ＋２）および、Ｐｔｘ（ｎ＋２）が停止される。これによりｎ＋２行目の転送スイッチ２０２およびリセットスイッチ２０３が同時にオンからオフになり、ＰＤ２０１およびＦＤ２０６が電源電圧ＶＤＤによりリセットされ、ｎ＋２目による同時リセット動作は終了する。
【００６２】
また、同時刻においては、通常駆動となるｎ＋１行目における読み出し前のリセット動作がなされている。ここで、ｎ＋２行目によるリセット動作と、ｎ＋１行目における読み出し動作前のリセット動作が同時に行われることで、同時２行のリセット動作が実行される事となる。
【００６３】
時刻ｔ２３から２４の期間は、ｎ＋７、ｎ＋８、ｎ＋９行目による画素混合時の画素信号の転送読み出し動作と、同時刻同期間にて、ｎ＋４、ｎ＋５、ｎ＋６行目によるリセット動作がなされる。同時刻の期間において同時リセット動作する行は３行であり、本例における駆動動作によるタイミングでの最大同時リセット行数となるため別途リセット動作は行われない。
【００６４】
なお、本例では最大同時リセット行数３に対して差異が１以内となる２行同時リセット動作として制御しているが、これは、リセット行数の差異が急峻に変化しなければ、電源変動の差異も小さくなり画像として著しく目立ったものとならないために、この差異以内としている。
【００６５】
以上、読み出し動作と同時並行して行われるリセット動作について、リセット行数の差異を１以内の所定値以内として駆動制御をすることで、消費電力を抑えながら、リセット動作による電源変動を起因とする画像劣化を抑止した動画撮影を行うことが可能となる。
【００６６】
図５は、読み出しだし動作のタイミングチャートであり、１行分の非混合時の動作を示している。なお、ここではｎ行目として説明を行うが、ｎ＋１行目についても時刻が異なるだけであり、同動作となる。
【００６７】
なお、図4にて説明を行ったｔ２からｔ５までの時刻と、図５におけるｔ１０１からｔ１１２までの時刻は同時刻であり同動作が行われる。また、読み出し動作に先立ち、図4にて説明した通り、リセット動作は既に行われている。
【００６８】
時刻ｔ１００にて、ＰＣ０Ｒを印加してクランプトランジスタ３０７をオンさせた後、時刻ｔ１０１にてPesl（ｎ）を印加し、選択スイッチ２０５をオンさせる。これによりｎ行目の各ソースフォロワ出力が垂直線Ｖｌに接続されるとともに、リセットノイズが重畳されたノイズ信号（リセット信号）が、増幅トランジスタ２０４により増幅し電圧に変換されて各列の容量３０５にクランプされる。時刻ｔ１０５にてＰＣ０Ｒを停止した後、時刻ｔ１０８にて、ＰＣＴｎを印加し転送トランジスタ３１２をオンさせることで、保持容量３１０にノイズ信号が保持される。
【００６９】
次に時刻１０８にて、ＰＣＴｓを印加し転送トランジスタ３１１をオンさせておいた後、時刻ｔ１０９にてＰｔｘ（ｎ）を印加する。これによりＰＤ２０１にて光電変化された電荷がＦＤ２０６に転送されるとともに、垂直線Vl上に出力され、増幅トランジスタ２０４により増幅、電圧に変換されて保持容量３０９に画素信号として保持される。この際、ノイズ信号（リセット信号）からの変化分が画素信号として保持されることになる。
【００７０】
その後、時刻ｔ１１０でＰｔｘ（n）を停止、時刻ｔ１１１にてＰＣＴｓを停止、時刻ｔ１１２にてＰｓｅｌ（ｎ）を停止させることでｎ行目における読み出し動作は終了する。ここまでの動作により、ノイズ信号および画素信号が、各列の保持容量３１０と保持容量３０９に保持される。
【００７１】
図６は、読み出し動作のタイミングチャートであるが、画素混合として３画素分が選択され、３行分の混合が行われる場合の動作を示している。図５にて説明を行った一行分の動作と異なる点として、３行同時選択がなされ、垂直出力線に同時出力されることで画素混合がなされるものである。
【００７２】
本例では、ｎ＋４行目、ｎ＋５行目、ｎ＋６行目、が混合されるものとして説明を行う。時刻ｔ２００にて、ＰＣ０Ｒを印加してクランプトランジスタ３０７をオンさせた後、時刻ｔ２０１にて混合行となるPesl（ｎ＋４）、Pesl（ｎ＋５）、Pesl（ｎ＋６）を印加し、各混合行の選択スイッチ２０５を同時オンさせる。これにより各ｎ＋４、ｎ＋５、ｎ＋６行目の各ソースフォロワ出力が、列上にて共通となる垂直線Ｖｌに接続されるとともに、各行のリセット時に重畳されたノイズ信号（リセット信号）が混合されて垂直Vｌから各列の容量３０５にクランプされる。
【００７３】
時刻ｔ２０５にてＰＣ０Ｒを停止した後、時刻ｔ２０８にて、ＰＣＴｎを印加し転送トランジスタ３１２をオンさせることで、各列の保持容量３１０に混合時のノイズ信号が保持される。
【００７４】
次に時刻２０８にて、ＰＣＴｓを印加し転送トランジスタ３１１をオンさせておいた後、時刻ｔ２０９にてＰｔｘ（ｎ＋４）、Ｐｔｘ（n＋５）、Ｐｔｘ（n＋６）を印加する。これにより各混合行のＰＤ２０１にて光電変化された電荷が各ＦＤ２０６に転送されるとともに、各列にて共通の垂直線Vlに読み出されて混合され、保持容量３０９に混合された画素信号として保持される。この際、ノイズ信号（リセット信号）からの変化分が画素信号として保持されることになる。
【００７５】
その後、時刻ｔ２１０でＰｔｘ（n＋４）、Ｐｔｘ（n＋５）、Ｐｔｘ（n＋６）を停止、時刻ｔ２１１にてＰＣＴｓを停止、時刻ｔ２１２にてPesl（ｎ＋４）、Pesl（ｎ＋５）、Pesl（ｎ＋６）を停止させることでｎ＋４、ｎ＋５、ｎ＋６行目における読み出し動作は終了する。
【００７６】
ここまでの動作により、混合されたノイズ信号および混合された画素信号が、各列の保持容量３１０と保持容量３０９に保持される。なお、本例では画素混合数として３行による画素混合としているが、これに限るものでなく、画素混合および間引きによる組み合わせでの複数行の選択に対して、読み出し動作と同時並行して行われるリセット動作の行数の差異が、同様に１以内となるように制御すればよい。
【００７７】
また本例では、最大同時リセット行数との差異を１以内としているが、これに限るものでなく、読み出し行の一部に遮光したＯＢ部を配置し、各行におけるＯＢ部の出力値の変動が、読み出し動作時に最大同時リセット行数となる行に対して同等となる差異の値としてもよい。
【００７８】
以上説明した読み出し動作と同時並行して行われるリセット動作について、同時リセット動作の行数の変化を、同時リセット動作の最大行数に対して、行数が少なくなる数にて差が１以下となるよう、リセット動作行を追加駆動制御することで、消費電力を抑え、且つ、行毎での電源変動の差異を抑えると共に、ノイズによる画質への影響を抑えることができる。
【符号の説明】
【００７９】
１００  撮像装置、１０１  固体撮像素子、２０１  フォトダイオード（ＰＤ）、
２０２  転送トランジスタ、２０３  リセットトランジスタ、
２０６  フローティングディフュージョン（ＦＤ）、２０４  増幅トランジスタ、
２０５  選択トランジスタ、３００  画素領域、３０１  垂直走査回路、
３０３  水平走査回路、３１５  読み出し回路
【図１】
2016029757.tif 000003
【図２】
2016029757.tif 000004
【図３】
2016029757.tif 000005
【図４】
2016029757.tif 000006
【図５】
2016029757.tif 000007
【図６】
2016029757.tif 000008
【図７】
2016029757.tif 000009