(57)【要約】【課題】画素の基本特性を維持しつつ同色の複数画素の電荷加算読み出しが可能な撮像装置を提供する。【解決手段】複数の行及び複数の列を含む行列状に配列された複数の画素領域を有し、複数の画素領域は、隣り合う行で互い違いになるようにそれぞれの行において１画素置きに配列され、第１の色の光を光電変換して第１の信号電荷として蓄積する第１の画素領域と、第１の画素領域とは異なる位置に正方格子状に配列され、第１の色とは異なる色の光を光電変換して第２の信号電荷として蓄積する第２の画素領域と、第１の画素領域及び第２の画素領域とは異なる位置に正方格子状に配列され、隣接する少なくとも２つの第１の画素領域に蓄積された第１の信号電荷又は隣接する少なくとも２つの第２の画素領域に蓄積された同じ色の光に基づく第２の信号電荷を加算し、加算した信号電荷の量に基づく信号を増幅して出力する読み出し回路部を有する第３の画素領域と、を有する。【選択図】図１
2016058818.tif 000002
【特許請求の範囲】
【請求項１】
複数の行及び複数の列を含む行列状に配列された複数の画素領域を有し、
前記複数の画素領域は、
隣り合う行で互い違いになるように、それぞれの行において１画素置きに配列され、第１の色の光を光電変換して第１の信号電荷として蓄積する複数の第１の画素領域と、
前記第１の画素領域とは異なる位置に正方格子状に配列され、前記第１の色とは異なる第２の色又は第３の色の光を光電変換して第２の信号電荷として蓄積する複数の第２の画素領域と、
前記第１の画素領域及び前記第２の画素領域とは異なる位置に正方格子状に配列され、隣接する少なくとも２つの前記第１の画素領域に蓄積された前記第１の信号電荷又は隣接する少なくとも２つの前記第２の画素領域に蓄積された同じ色の光に基づく前記第２の信号電荷を加算し、加算した信号電荷の量に基づく信号を増幅して出力する第１の読み出し回路部を有する複数の第３の画素領域と、を有する
ことを特徴とする撮像装置。
【請求項２】
前記第１の画素領域に集光するためのマイクロレンズを更に有し、
前記マイクロレンズは、前記第１の画素領域上から前記第３の画素領域上に延在するように形成されており、前記マイクロレンズの占有面積は、前記第１の画素領域の面積よりも大きい
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記第３の画素領域は、前記第２の色又は前記第３の色の光を光電変換して第３の信号電荷を生成する光電変換部を更に有する
ことを特徴とする請求項１記載の撮像装置。
【請求項４】
前記第３の画素領域は、電荷蓄積部を更に有し、
前記光電変換部において生成された前記第３の信号電荷の少なくとも一部は、前記第３の画素領域の前記電荷蓄積部に蓄積される
ことを特徴とする請求項３記載の撮像装置。
【請求項５】
前記第３の画素領域は、前記電荷蓄積部に蓄積された前記第３の信号電荷に基づく信号を、レンズの焦点合わせのための信号として出力する第２の読み出し回路部を更に有する
ことを特徴とする請求項４記載の撮像装置。
【請求項６】
前記第３の画素領域の前記光電変換部において生成された前記第３の信号電荷の少なくとも一部は、前記第３の画素領域に隣接する前記第２の画素領域に蓄積される
ことを特徴とする請求項３乃至５のいずれか１項に記載の撮像装置。
【請求項７】
前記複数の第２の画素領域に前記第２の色の光が入射し、前記複数の第３の画素領域に前記第３の色の光が入射するように構成されており、
前記第２の色の光によって前記第２の画素領域に生成された前記第２の信号電荷と、前記第３の色の光によって前記第３の画素領域に生成された前記第３の信号電荷とが、前記第２の画素領域に設けられた２つの電荷蓄積部に別々に蓄積される
ことを特徴とする請求項３乃至５のいずれか１項に記載の撮像装置。
【請求項８】
前記第１の画素領域及び前記第２の画素領域に配置されたウェルと、
前記第３の画素領域内に設けられ、前記ウェルに所定の電圧を供給するコンタクト部と
を更に有することを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
【請求項９】
前記第１の色は緑色であり、
前記第２の色は青色であり、
前記第３の色は赤色である
ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
複数の行及び複数の列を含む行列状に配列された複数の画素領域を有し、
前記複数の画素領域は、
隣り合う行で互い違いになるように、それぞれの行において１画素置きに配列され、第１の色の光を光電変換して第１の信号電荷として蓄積する複数の第１の画素領域と、
前記第１の画素領域とは異なる位置に正方格子状に配列され、前記第１の色とは異なる色の光を光電変換して第２の信号電荷として蓄積する複数の第２の画素領域と、
前記第１の画素領域及び前記第２の画素領域とは異なる位置に正方格子状に配列され、前記第１画素領域に蓄積された前記第１の信号電荷又は前記第２の画素領域に蓄積された前記第２の信号電荷の量に基づく信号を増幅して出力する読み出し回路部を含む複数の第３の画素領域と、を有する
ことを特徴とする撮像装置。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された前記信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システムに係り、特に、信号電荷を画素内のＭＯＳトランジスタにより増幅して出力する撮像装置及びこれを用いた撮像システムに関する。
【背景技術】
【０００２】
固体撮像装置において、多数の画素を配列した撮像領域から画素信号を読み出す際に、複数の画素からの画素信号を加算し画像の解像度情報を圧縮して読み出す方法が知られている。
【０００３】
固体撮像装置の１つであるＣＣＤでは、各画素の信号電荷を順次転送して出力する。複数画素の信号を加算する場合、その出力は基本的に加算された電荷（以下、この読み出し方法を「電荷加算」と呼ぶ）である。一方、固体撮像装置の他の１つであるＣＭＯＳセンサでは、各画素の信号電荷を電圧に変換し、その電圧をＭＯＳトランジスタによって増幅した後に出力する。複数画素の信号を加算する場合、その出力は基本的に加算された電圧（以下、この読み出し方法を「電圧加算」と呼ぶ）、または平均化された電圧である。
【０００４】
ここで、電荷加算は、一般に電圧加算と比較して信号加算後のＳＮ比に優れていることが知られている。その理由は、電荷加算では信号電荷をそのまま転送した後に加算するのに対して、電圧加算では増幅用トランジスタで増幅した電圧を加算するため、各信号に重畳する増幅用トランジスタのノイズも加算されるからである。よって、ＣＭＯＳセンサにおいても、信号加算には電圧加算よりも電荷加算が望まれる。
【０００５】
さらに近年、列アナログデジタル変換器の採用による読み出しの高速化がなされている。信号を加算して１フレーム分の画素信号を読み出す場合、画素信号を電荷加算すれば１フレームの読み出し時間を短縮できるが、電圧加算では基本的には短縮できない。すなわち、電荷加算では、画素において信号電荷を加算するため、画素領域から読み出す画素信号の情報量を圧縮できるからである。一方、電圧加算では、画素信号の読み出し後に信号加算を行うため、この時点で画素信号の情報量が圧縮されても１フレームの読み出し時間が短縮されることにはならない。
【０００６】
このように、ＳＮ比及び１フレーム毎の読み出し時間の双方の観点から、画素信号の加算方法としては、電圧加算よりも電荷加算が望ましい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−２５０９３１号公報
【特許文献２】特開２００３−２４４７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ＣＭＯＳセンサの色毎の画素配列には、特許文献１及び特許文献２に記載されているベイヤー配置が一般的に用いられている。ベイヤー配置では、同色の画素同士は、最近接でも行方向及び列方向に１画素置きに隔てられて配置される。
【０００９】
しかしながら、ＣＭＯＳセンサにおける信号加算は、基本的には同色の画素同士の加算である。異なる色の画素の信号を混ぜてしまうと、色の情報が失われ、色を再現できなくなるからである。このため、感度や飽和信号電荷といった画素の基本特性を維持しつつ、同色の画素同士で電荷加算できるような画素構成を実現することは困難であった。
【００１０】
本発明の目的は、画素の基本特性を維持しつつ同色の複数画素の電荷加算読み出しが可能な撮像装置を提供することにある。また、本発明の他の目的は、このような撮像装置を用いノイズの低減された画像を取得しうる撮像システムを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、複数の行及び複数の列を含む行列状に配列された複数の画素領域を有し、前記複数の画素領域は、隣り合う行で互い違いになるように、それぞれの行において１画素置きに配列され、第１の色の光を光電変換して第１の信号電荷として蓄積する複数の第１の画素領域と、前記第１の画素領域とは異なる位置に正方格子状に配列され、前記第１の色とは異なる第２の色又は第３の色の光を光電変換して第２の信号電荷として蓄積する複数の第２の画素領域と、前記第１の画素領域及び前記第２の画素領域とは異なる位置に正方格子状に配列され、隣接する少なくとも２つの前記第１の画素領域に蓄積された前記第１の信号電荷又は隣接する少なくとも２つの前記第２の画素領域に蓄積された同じ色の光に基づく前記第２の信号電荷を加算し、加算した信号電荷の量に基づく信号を増幅して出力する第１の読み出し回路部を有する複数の第３の画素領域と、を有することを特徴とする撮像装置が提供される。
【発明の効果】
【００１２】
本発明によれば、ＣＭＯＳセンサにおいて、同色画素のそれぞれについて電荷加算読み出しを行うことができ、電圧加算読み出しを行う場合と比較してＳＮ比を向上することができる。また画素読み出し時間が短くなり、単位時間当たりの読み出しフレーム数を増加することができる。さらに、信号蓄積画素のフォトダイオード面積を増加することができ、画素の感度、飽和信号量を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態による撮像装置の構成を示す平面図（その１）である。
【図２】本発明の第１実施形態による撮像装置の構成を示す回路図である。
【図３】本発明の第１実施形態による撮像装置の構成を示す平面図（その２）である。
【図４】本発明の第１実施形態による撮像装置の構成を示す平面図（その３）である。
【図５】本発明の第２実施形態による撮像装置の構成を示す平面図である。
【図６】本発明の第２実施形態による撮像装置の構成を示す概略断面図である。
【図７】本発明の第３実施形態による撮像装置の構成を示す概略断面図である。
【図８】本発明の第４実施形態による撮像装置の構成を示す平面図である。
【図９】本発明の第４実施形態による撮像装置の構成を示す概略断面図である。
【図１０】本発明の第５実施形態による撮像システムの構成を示す概略図である。
【発明を実施するための形態】
【００１４】
［第１実施形態］
本発明の第１実施形態による撮像装置について、図１乃至図４を用いて説明する。
【００１５】
図１、図３及び図４は、本実施形態による撮像装置の構成を示す平面図である。図２は、本実施形態による撮像装置の構成を示す回路図である。
【００１６】
本実施形態による撮像装置１００は、図１に示すように、撮像領域に、複数の画素領域Ｒ１〜Ｒ５，Ｇ１〜Ｇ１２，Ｂ１〜Ｂ４，Ｏ１〜Ｏ４を有している。これら複数の画素領域Ｒ１〜Ｒ５，Ｇ１〜Ｇ１２，Ｂ１〜Ｂ４，Ｏ１〜Ｏ４は、複数の行及び複数の列を含む行列状に配列されている。各行は、複数の列のそれぞれと交差する。また、各列は、複数の行のそれぞれと交差する。
【００１７】
複数の画素領域Ｒ１〜Ｒ５，Ｇ１〜Ｇ１２，Ｂ１〜Ｂ４，Ｏ１〜Ｏ４には、信号電荷を蓄積するための画素領域（以下、「信号蓄積画素」と呼ぶ）と、信号を増幅して読み出すための画素領域（以下、「信号読み出し画素」と呼ぶ）とが含まれる。図１において、画素領域Ｒ１〜Ｒ５、画素領域Ｇ１〜Ｇ１２、画素領域Ｂ１〜Ｂ４が、信号蓄積画素に対応する。画素領域Ｒ１〜Ｒ５は、赤色の光による信号電荷を蓄積する画素領域（以下、「Ｒ信号蓄積画素」と呼ぶ）である。画素領域Ｇ１〜Ｇ１２は、緑色の光による信号電荷を蓄積する画素領域（以下、「Ｇ信号蓄積画素」と呼ぶ）である。画素領域Ｂ１〜Ｂ４は、青色の光による信号電荷を蓄積する画素領域（以下、「Ｂ信号蓄積画素」と呼ぶ）である。また、画素領域Ｏ１〜Ｏ４が、信号読み出し画素に対応する。
【００１８】
本実施形態による撮像装置において、撮像領域を構成する繰り返し単位としての画素配列単位は４行×４列である。図１には、信号電荷転送のパターンをわかりやすくするため、５行×５列の画素アレイを示している。このような繰り返し単位の画素アレイを列方向及び行方向に沿って繰り返し配列し、所望の画素数の撮像領域が構成される。
【００１９】
次に、各画素領域の配置についてより具体的に説明する。ここでは、説明の便宜上、図１において左上の画素領域Ｒ１を第１行第１列目の画素領域とし、下に向かうほど行番号が増加し、右に向かうほど列番号が増加するものとする。例えば、画素領域Ｇ７は、第３行第４列の画素領域となる。
【００２０】
Ｇ信号蓄積画素（画素領域Ｇ１〜Ｇ１２）は、画素エリア内に市松模様状に配列されている。すなわち、Ｇ信号蓄積画素は、各行及び各列において、それぞれ１画素置きに配置されている。そして、隣り合う行、または、隣り合う列で互い違いになるように配置されている。図１の例では、奇数行偶数列の画素領域と、偶数行奇数列目の画素領域に、画素領域Ｇが配置されている。
【００２１】
Ｒ信号蓄積画素（画素領域Ｒ１〜Ｒ５）及びＢ信号蓄積画素（画素領域Ｂ１〜Ｂ４）と、信号読み出し画素Ｏ（画素領域Ｏ１〜Ｏ４）とは、１行毎に、また、１列毎に、交互に配置されている。すなわち、図１の例では、奇数行のＧ信号蓄積画素の間の画素領域に、Ｒ信号蓄積画素とＢ信号蓄積画素とが交互に配置されている。そして、偶数行のＧ信号蓄積画素の間の画素領域に、信号読み出し画素Ｏがそれぞれ配置されている。また、奇数列のＧ信号蓄積画素の間の画素領域に、画素領域Ｒと画素領域Ｂとが交互に配置されている。そして、偶数列のＧ信号蓄積画素の間の画素領域に、信号読み出し画素Ｏがそれぞれ配置されている。
【００２２】
なお、Ｒ信号蓄積画素（画素領域Ｒ１〜Ｒ５）及びＢ信号蓄積画素（画素領域Ｂ１〜Ｂ４）を一括りにして考えると、これら画素領域は、Ｇ信号蓄積画素とは異なる位置に、正方格子状に配列されているといえる。Ｒ信号蓄積画素（画素領域Ｒ１〜Ｒ５）及びＢ信号蓄積画素（画素領域Ｂ１〜Ｂ４）は、撮像領域の全体で見ると、行方向及び列方向に対して３画素置きに千鳥配列されているともいえる。また、信号読み出し画素（画素領域Ｏ１〜Ｏ４）は、信号蓄積画素とは異なる位置に、正方格子状に配置されているといえる。
【００２３】
図１において、画素領域Ｏ１は、画素領域Ｇ１，Ｇ３，Ｇ４，Ｇ６に蓄積された信号電荷を読み出すための信号読み出し画素（以下、「Ｇ信号読み出し画素」と呼ぶ）である。画素領域Ｏ１と、画素領域Ｇ１，Ｇ３，Ｇ４，Ｇ６との間には、それぞれ転送ゲート電極１２Ｇが配置されている。また、画素領域Ｏ４は、画素領域Ｇ７，Ｇ９，Ｇ１０，Ｇ１２に蓄積された信号電荷を読み出すためのＧ信号読み出し画素である。画素領域Ｏ４と、画素領域Ｇ７，Ｇ９，Ｇ１０，Ｇ１２との間には、それぞれ転送ゲート電極１２Ｇが配置されている。また、画素領域Ｏ２は、画素領域Ｂ１，Ｂ３に蓄積された信号電荷を読み出すための信号読み出し画素（以下、「Ｂ信号読み出し画素」と呼ぶ）である。画素領域Ｏ２と、画素領域Ｂ１，Ｂ３との間には、それぞれ転送ゲート電極１２Ｂが配置されている。また、画素領域Ｏ３は、画素領域Ｒ３，Ｒ４に蓄積された信号電荷を読み出すための信号読み出し画素（以下、「Ｒ信号読み出し画素」と呼ぶ）である。画素領域Ｏ３と、画素領域Ｒ３，Ｒ４との間には、それぞれ転送ゲート電極１２Ｒが配置されている。図１中に転送ゲート電極１２Ｒ，１２Ｇ，１２Ｂに重ねて示した矢印は、信号蓄積画素から信号読み出し画素への信号電荷の読み出し方向を表している。なお、図１では、転送ゲート電極１２Ｒ，１２Ｇ，１２Ｂ以外の各画素領域の構成要素については記載を省略している。
【００２４】
図２（ａ）は、Ｇ信号蓄積画素及びその信号読み出し画素を構成する回路の一例である。図１の例では、画素領域Ｇ１，Ｇ３，Ｇ４，Ｇ６及び画素領域Ｏ１、或いは、画素領域Ｇ７，Ｇ９，Ｇ１０，Ｇ１２及び画素領域Ｏ４が該当する。
【００２５】
Ｇ信号読み出し画素（画素領域Ｏ１／画素領域Ｏ４）には、４つのＧ信号蓄積画素（画素領域Ｇ１，Ｇ３，Ｇ４，Ｇ６／画素領域Ｇ７，Ｇ９，Ｇ１０，Ｇ１２）が隣接している。この４つのＧ信号蓄積画素は、光電変換素子であるフォトダイオード１０をそれぞれ有している。信号読み出し画素は、４つの転送ＭＯＳトランジスタ１２と、リセットＭＯＳトランジスタ１４と、増幅ＭＯＳトランジスタ１６とを有している。転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６が、読み出し回路部を構成する。
【００２６】
Ｇ信号蓄積画素のフォトダイオード１０は、アノードが接地され、カソードが信号読み出し画素の転送ＭＯＳトランジスタ１２のソースに接続されている。４つのＧ信号蓄積画素のフォトダイオード１０は、信号読み出し画素の別々の転送ＭＯＳトランジスタ１２に接続されている。４つの転送ＭＯＳトランジスタ１２のドレインは、リセットＭＯＳトランジスタ１４のソース及び増幅ＭＯＳトランジスタ１６のゲートに接続されている。転送ＭＯＳトランジスタ１２のドレインと、リセットＭＯＳトランジスタ１４のソースと、増幅ＭＯＳトランジスタ１６のゲートとの接続ノードは、フローティングディフュージョンノード（以下、「ＦＤノード」と呼ぶ）１８を構成する。リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６のドレインは、ＦＤノード１８のリセット電圧及び増幅用トランジスタ１６のドレイン電圧を供給するための電圧供給配線２０に接続されている。増幅ＭＯＳトランジスタ１６のソースは、画素信号出力線２２に接続されている。転送ＭＯＳトランジスタ１２のゲートは、転送ゲート制御信号線２４に接続されている。リセットＭＯＳトランジスタ１４のゲートは、リセット制御信号線２６に接続されている。なお、転送ＭＯＳトランジスタ１２のゲートが、図１の転送ゲート電極１２Ｇに対応している。
【００２７】
図２（ｂ）は、Ｒ信号蓄積画素又はＢ信号蓄積画素とその信号読み出し画素を構成する回路の一例である。図１の例では、画素領域Ｒ３，Ｒ４及び画素領域Ｏ３、或いは、画素領域Ｂ１，Ｂ３及び画素領域Ｏ２が該当する。
【００２８】
Ｒ信号読み出し画素（画素領域Ｏ３）及びＢ信号読み出し画素（画素領域Ｏ２）には、対角方向に読み出し対象の２つの信号蓄積画素（画素領域Ｒ３，Ｒ４／画素領域Ｂ１，Ｂ３）が隣接している。この２つの信号蓄積画素は、光電変換素子であるフォトダイオード１０をそれぞれ有している。信号読み出し画素は、２つの転送ＭＯＳトランジスタ１２と、リセットＭＯＳトランジスタ１４と、増幅ＭＯＳトランジスタ１６とを有している。転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６が、読み出し回路部を構成する。
【００２９】
信号蓄積画素のフォトダイオード１０は、アノードが接地され、カソードが信号読み出し画素の転送ＭＯＳトランジスタ１２のソースに接続されている。２つの信号蓄積画素のフォトダイオード１０は、信号読み出し画素の別々の転送ＭＯＳトランジスタ１２に接続されている。２つの転送ＭＯＳトランジスタ１２のドレインは、リセットＭＯＳトランジスタ１４のソース及び増幅ＭＯＳトランジスタ１６のゲートに接続されている。転送ＭＯＳトランジスタ１２のドレインと、リセットＭＯＳトランジスタ１４のソースと、増幅ＭＯＳトランジスタ１６のゲートとの接続ノードは、ＦＤノード１８を構成する。リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６のドレインは、ＦＤノード１８のリセット電圧及び増幅用トランジスタ１６のドレイン電圧を供給するための電圧供給配線２０に接続されている。増幅ＭＯＳトランジスタ１６のソースは、画素信号出力線２２に接続されている。転送ＭＯＳトランジスタ１２のゲートは、転送ゲート制御信号線２４に接続されている。リセットＭＯＳトランジスタ１４のゲートは、リセット制御信号線２６に接続されている。なお、転送ＭＯＳトランジスタ１２のゲートが、図１の転送ゲート電極１２Ｒ，１２Ｂに対応している。
【００３０】
なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることもあるが、ここではＮＭＯＳトランジスタを用いた際の典型的なノード名称で呼ぶものとする。この場合も、上述のソース及びドレインの全部又は一部が、逆の名称で呼ばれることがある。
【００３１】
図２（ｃ）は、図２（ａ）に示した回路と、図２（ｂ）に示した回路とにおいて、転送ゲート制御信号線２４の一部を共通化した回路の一例である。
【００３２】
図２（ａ）に示す回路において、４つの転送ゲート制御信号線２４の全部又は一部は、共通化することができる。同様に、図２（ｂ）に示す回路において、２つの転送ゲート制御信号線２４は、共通化することができる。また、２以上の信号読み出し画素において、転送ゲート制御信号線２４の全部又は一部を、共通化することもできる。例えば図１に示される第２行目の画素領域Ｏ１と画素領域Ｏ２とにおいて、転送ゲート制御信号線２４の全部又は一部を共通化してもよい。図２（ｃ）に示す回路は、Ｇ信号読み出し画素の４つの転送ゲート制御信号線２４のうちの２つを、Ｒ信号読み出し画素又はＢ信号読み出し画素の２つの転送ゲート制御信号線２４と、それぞれ共通化したものである。
【００３３】
図２に示す回路構成の画素からの画素信号の読み出しには、ＣＭＯＳセンサにおいて使用されている公知の方式を適用することができる。一実施例としては、電圧供給配線２０の電圧レベルによって画素信号の選択的な読み出しを行う方式が挙げられる。この方式では、電圧供給配線２０とＦＤノード１８とをリセットＭＯＳトランジスタ１４を介して接続し、ＦＤノード１８を電圧供給配線２０の電圧に応じた電位にリセットする。ＦＤノード１８が高レベルの電位にリセットされた場合、読み出し画素の増幅ＭＯＳトランジスタ１６にドレイン電流が流れ、画素信号を読み出すことができる。一方、ＦＤノード１８が低レベルの電位にリセットされた場合、読み出し画素の増幅ＭＯＳトランジスタ１６は休止状態となり、読み出し動作は行われない。
【００３４】
図３は、図１の平面図から第１列〜第３列（左側３列）を抜き出し、各画素領域の構成例をより詳細に示したものである。なお、ここでは図示を省略するが、第４列目及び第５列目の画素領域についても同様である。
【００３５】
電荷蓄積画素（画素領域Ｒ１〜Ｒ５，Ｇ１〜Ｇ１２，Ｂ１〜Ｂ４）には、フォトダイオード１０がそれぞれ形成されている。フォトダイオード１０のアノードを構成する半導体領域は、転送ＭＯＳトランジスタ１２のソース領域をも構成する。
【００３６】
Ｇ信号読み出し画素（例えば、画素領域Ｏ１，Ｏ４）には、転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６の形成領域（ＦＤノード１８を含む）を画定する活性領域２８，３０が設けられている。画素領域Ｏ１を例にしてより具体的に説明すると、活性領域２８は、画素領域Ｇ１及び画素領域Ｇ３の蓄積電荷を転送する転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６の形成領域を画定している。活性領域３０は、画素領域Ｇ４及び画素領域Ｇ６の蓄積電荷を転送する転送ＭＯＳトランジスタ１２の形成領域を画定している。
【００３７】
Ｇ信号読み出し画素（例えば、画素領域Ｏ１，Ｏ４）には、また、活性領域９０が設けられている。活性領域９０の半導体基板の表面には、画素中のＭＯＳトランジスタのウェルと同じ導電型、すなわち画素中のＭＯＳトランジスタがＮ型であればＰ型の高濃度拡散層が形成されている。活性領域９０には、コンタクト部９１を介してメタル配線９２が接続されている。コンタクト部９１は、例えばタングステンなどのメタルで構成されたプラグである。これにより、画素のウェルには、メタル配線９２からコンタクト部９１を介してウェル電位が供給される。なお、図３では画素領域Ｏ１よりも転送ゲート数が少ない画素領域Ｏ３にウェル電位供給用のコンタクト部９１を設けているが、むろん画素領域Ｏ１，Ｏ３の両方にコンタクト部９１を設けてもよい。
【００３８】
活性領域２８上には、転送ＭＯＳトランジスタ１２のゲート電極（転送ゲート電極）１２Ｇ、リセットＭＯＳトランジスタ１４のゲート電極１４Ｇ、増幅ＭＯＳトランジスタ１６のゲート電極１６Ｇが形成されている。活性領域２８は、ゲート電極１２Ｇ下の領域において、画素領域Ｇ１及び画素領域Ｇ３のフォトダイオード１０が形成された活性領域と繋がっている。活性領域３０上には、転送ＭＯＳトランジスタ１２のゲート電極（転送ゲート電極）１２Ｇが形成されている。活性領域３０は、ゲート電極１２Ｇ下の領域において、画素領域Ｇ４及び画素領域Ｇ６のフォトダイオード１０が形成された活性領域と繋がっている。
【００３９】
活性領域２８のゲート電極１２Ｇとゲート電極１４Ｇとの間の領域及び活性領域３０は、ＦＤノード１８を構成する。ＦＤノード１８は、配線４０を介して増幅ＭＯＳトランジスタ１６のゲート電極１６Ｇに接続されている。活性領域２８のゲート電極１４Ｇとゲート電極１６Ｇとの間の、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６のドレイン領域には、電圧供給配線２０に接続されるドレイン電極３６が設けられている。増幅ＭＯＳトランジスタ１６のソース領域には、画素信号出力線２２に接続されるソース電極３８が設けられている。
【００４０】
Ｒ信号読み出し画素（例えば、画素領域Ｏ３）には、転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６の形成領域（ＦＤノード１８を含む）を画定する活性領域３２，３４が設けられている。画素領域Ｏ３を例にしてより具体的に説明すると、活性領域３２は、画素領域Ｒ４の蓄積電荷を転送する転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６の形成領域を画定している。活性領域３４は、画素領域Ｒ３の蓄積電荷を転送する転送ＭＯＳトランジスタ１２の形成領域を画定している。
【００４１】
活性領域３２上には、転送ＭＯＳトランジスタ１２のゲート電極（転送ゲート電極）１２Ｒ、リセットＭＯＳトランジスタ１４のゲート電極１４Ｒ、増幅ＭＯＳトランジスタ１６のゲート電極１６Ｒが形成されている。活性領域３２は、ゲート電極１２Ｒ下の領域において、画素領域Ｒ４のフォトダイオード１０が形成された活性領域と繋がっている。活性領域３４上には、転送ＭＯＳトランジスタ１２のゲート電極（転送ゲート電極）１２Ｒが形成されている。活性領域３４は、ゲート電極１２Ｒ下の領域において、画素領域Ｒ３のフォトダイオード１０が形成された活性領域と繋がっている。
【００４２】
活性領域３２のゲート電極１２Ｒとゲート電極１４Ｒとの間の領域及び活性領域３４は、ＦＤノード１８を構成する。ＦＤノード１８は、配線４０を介して増幅ＭＯＳトランジスタ１６のゲート電極１６Ｒに接続されている。活性領域３２のゲート電極１４Ｒとゲート電極１６Ｒとの間の、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６のドレイン領域には、電圧供給配線２０に接続されるドレイン電極３６が設けられている。増幅ＭＯＳトランジスタ１６のソース領域には、画素信号出力線２２に接続されるソース電極３８が設けられている。
【００４３】
なお、Ｂ信号読み出し画素（例えば、画素領域Ｏ２）の素子構成は、Ｒ信号読み出し画素と同様である。
【００４４】
１つの信号読み出し画素に配置される２つ又は４つの転送ゲート電極１２Ｒ，１２Ｇ，１２Ｂは、それぞれ独立に制御することが可能である。図３には、２つの信号読み出し画素（画素領域Ｏ１，Ｏ３）を示しているが、例えば図２（ｃ）の回路図に示したように、この２つの信号読み出し画素に接続される画素信号出力線２２を別々とし、転送ゲート制御信号線２４のうち２本を共通化してもよい。すなわち、図３において下側の信号読み出し画素（画素領域Ｏ３）に配された２つの転送ゲート制御信号線２４は、上側の信号読み出し画素（画素領域Ｏ１）に配された４つの転送ゲート制御信号線２４のうちの２本とそれぞれ共通化することができる。このようにすることで、上の信号読み出し画素（画素領域Ｏ１）から２つの信号蓄積画素の信号読み出しを行う際に、下の信号読み出し画素（画素領域Ｏ３）からの信号読み出しを、共通の転送ゲート制御信号線２４により、同時に行うことができる。
【００４５】
本実施形態による撮像装置では、前述のように、第１の色（緑色）の光を光電変換して信号を蓄積する第１の画素領域（画素領域Ｇ１〜Ｇ１２）が、市松模様状に配置されている。具体的には、Ｇ画素が、各行において及び各列において、１画素置きに繰り返し配置されている。いわゆるベイヤー配列におけるＧ画素の配置と同じである。
【００４６】
また、第２の色（青色）の光を光電変換して信号を蓄積する画素領域（画素領域Ｂ１〜Ｂ４）及び第３の色（赤色）の光を光電変換して信号を蓄積する画素領域（画素領域Ｒ１〜Ｒ５）が、千鳥配列されている。具体的には、Ｒ信号蓄積画素及びＢ信号蓄積画素が、行方向及び列方向に対して３画素置きに繰り返し配列されている。或いは、これら画素領域（画素領域Ｂ１〜Ｂ４，Ｒ１〜Ｒ５）を一括して第２の画素領域と捉えると、これら第２の画素領域は、第１の画素領域とは異なる位置に、正方格子状に配列されている。
【００４７】
Ｒ信号蓄積画素、Ｇ信号蓄積画素及びＢ信号蓄積画素をこのように配列することで、４つのＧ信号蓄積画素に囲まれた隣接する画素領域に、これらＧ信号蓄積画素からＧ信号を読み出すためのＧ信号読み出し画素を配置することができる。また、対角方向に位置する２つのＲ信号蓄積画素に挟まれた隣接する画素領域に、これらＲ信号蓄積画素からＲ信号を読み出すためのＲ信号読み出し画素を配置することができる。同様に、対角方向に位置する２つのＢ信号蓄積画素に挟まれた隣接する画素領域に、これらＢ信号蓄積画素からＢ信号を読み出すためのＢ信号読み出し画素を配置することができる。なお、このようにして配置された信号読み出し用の第４の画素領域（画素領域Ｏ１〜Ｏ４）は、第１の画素領域及び第２の画素領域とは異なる位置に、正方格子状に配置されている。
【００４８】
すなわち、それぞれの信号読み出し画素は、この信号読み出し画素に隣り合い、且つ、ある単一の色に割り当てられた複数の画素の信号を読み出すことができる。具体的には、一の信号読み出し画素に隣接する複数の信号蓄積画素から、１画素ずつ信号電荷を転送して読み出すことで、同色の複数の信号蓄積画素の信号電荷を別個独立に読み出すことができる。また、一の信号読み出し画素に隣接する複数の信号蓄積画素から、信号電荷を同時に転送して読み出すことで、同色の複数の信号蓄積画素の信号電荷を加算して読み出すことができる。
【００４９】
図１に示す画素配列において、上述の手法により電荷加算読み出しを行う場合、加算された信号の色毎の重心は、いわゆるベイヤー配列になっている。また、電荷加算時に特定の信号蓄積画素の信号を不使用にすることなく、各信号蓄積画素の信号をすべて利用することができる。
【００５０】
なお、撮像領域に焦点検出画素などを配置する場合は、一部の画素領域をこれに用いることで、Ｒ画素、Ｇ画素及びＢ画素の繰り返し周期に不連続な部分が生じてもよい。
【００５１】
以上説明したように、本実施形態の撮像装置によれば、信号蓄積画素と信号読み出し画素とを図１に示す配置とすることにより、ＣＭＯＳセンサにおいて同色画素の信号電荷加算が可能になる。
【００５２】
水平転送時間が事実上ない列アナログデジタル変換器（以下列ＡＤＣと呼ぶ）を採用したＣＭＯＳセンサに、本実施形態の同色４画素の電荷加算読み出しを適用すると、全画素独立読み出しを行う場合と比較して、画素エリアからの読み出し情報が１/４になる。これにより、１フレームの読み出し時間は１/４になる。しかも、１フレーム読み出し時に画素部で要する消費エネルギーは１/４となる。また、ＳＮ比は４倍になる。なお、同色４画素の電圧加算読み出しの場合には、１フレームの読み出し時間も読み出しエネルギーも全画素読み出し時と変わらない。ＳＮ比は２倍になるだけである。
【００５３】
また、本実施形態の撮像装置では、信号蓄積画素と信号読み出し画素とを分けることで、１画素当たりのフォトダイオード面積は、一画素領域内にフォトダイオードとともに読み出し回路を配置した場合よりも大きくなり、飽和信号電荷量が増加する。
【００５４】
撮像装置の感度は、各画素領域上に配置されるマイクロレンズの面積によってほぼ決まる。本実施形態の撮像装置では、信号読み出し画素では基本的には光検知をしないので、信号読み出し画素部には必ずしもマイクロレンズを配置する必要はない。したがって、信号読み出し画素部上の領域を、例えば図４に示すように、Ｇ信号蓄積画素に入射光を集光するためのマイクロレンズ７６Ｇに割り当てることも可能である。
【００５５】
典型的には、Ｇ信号蓄積画素上に配置されるマイクロレンズ７６Ｇのサイズは、Ｒ信号蓄積画素上に配置されるマイクロレンズ７６Ｒのサイズ及びＢ信号蓄積画素上に配置されるマイクロレンズ７６Ｂのサイズと同じである。これに対し、図４の例では、Ｇ信号蓄積画素に入射光を集光するためのマイクロレンズ７６Ｇを楕円形状とし、Ｇ信号蓄積画素部から上下又は左右の信号読み出し画素部に延在するように配置している。このようにすることで、Ｇ信号蓄積画素に集光するためのマイクロレンズ７６Ｇの占有面積を画素面積の１．５倍に増加することができ、その緑感度も従来構成の画素の緑感度の１．５倍にすることができる。
【００５６】
このように、本実施形態によれば、同色画素のそれぞれについて電荷加算読み出しを行うことができるため、電圧加算読み出しを行う場合と比較してＳＮ比を向上することができる。また、画素読み出し時間が短くなり、単位時間当たりの読み出しフレーム数を増加することができる。また、信号蓄積画素のフォトダイオード面積を増加することができ、画素の感度、飽和信号量を向上することができる。
【００５７】
［第２実施形態］
本発明の第２実施形態による撮像装置について、図５及び図６を用いて説明する。図１乃至図４に示す第１実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００５８】
図５は、本実施形態による撮像装置の構成を示す平面図である。図６は、本実施形態による撮像装置の構成を示す概略断面図である。
【００５９】
第１実施形態では、信号読み出し画素では基本的には光検知を行わないことを述べたが、信号読み出し画素をも光検知に利用し、感度の向上を図ることも可能である。
【００６０】
すなわち、本実施形態による撮像装置１００では、信号蓄積画素に加えて、信号読み出し画素（画素領域Ｏ１〜Ｏ４）をも光検知に利用する。信号読み出し画素を光検知に利用するために、これら画素領域上には、図５に示すように、これら画素領域へ光を集光するためのマイクロレンズ７６Ｏが配置されている。
【００６１】
本実施形態の撮像装置１００では、繰り返し単位の画素アレイに含まれる４つの信号読み出し画素のうち、Ｒ信号読み出し画素（画素領域Ｏ３）を赤色の光を検出するための画素として用いるものとする。また、Ｂ信号読み出し画素（画素領域Ｏ２）を青色の光を検出するための画素として用いるものとする。また、２つのＧ信号読み出し画素（画素領域Ｏ１，Ｏ４）は、一方（画素領域Ｏ１）を赤色の光を検出するための画素として用い、他方（画素領域Ｏ４）を青色の光を検出するための画素として用いるものとする。
【００６２】
この場合、画素領域Ｏ１，Ｏ３上には赤色のカラーフィルタが配置され、画素領域Ｏ２，Ｏ４上には青色のカラーフィルタが配置される。信号読み出し画素（Ｏ１〜Ｏ４）の一方の対角方向にはＲ信号蓄積画素が隣接して配置され、他方の対角方向にはＢ信号蓄積画素が隣接して配置されている。したがって、信号読み出し画素（Ｏ１〜Ｏ４）上に配置されるカラーフィルタの色は、いずれかの対角方向に隣接する信号蓄積画素上に配置されたカラーフィルタと同じ色となる。
【００６３】
本実施形態による撮像装置の構成について、図６を用いてより詳細に説明する。なお、図６は、図５のＡ−Ａ′線断面図である。
【００６４】
半導体基板５０は、表面部に第１導電型（例えばｎ型）の半導体領域５１を含む。半導体領域５１は、半導体基板５０の一部であってもよいし、不純物注入によって形成された不純物拡散層であってもよい。また、半導体領域５１の導電型は、第１導電型と反対の第２導電型（例えばｐ型）であってもよい。半導体基板５０の表面部には、各画素領域（画素領域Ｒ３，Ｒ４，Ｏ３）内に活性領域を画定する素子分離絶縁層５２が設けられている。信号蓄積画素（画素領域Ｒ３，Ｒ４）の活性領域の基板表面部には、第２導電型の不純物拡散層５４と、不純物拡散層５４の底部に配置された第１導電型の不純物拡散層５６とを含むフォトダイオード１０が形成されている。なお、フォトダイオード１０における光電変換によって生成される信号電荷は、不純物拡散層５６に蓄積される。すなわち、不純物拡散層５６は、信号電荷を蓄積する電荷蓄積部である。
【００６５】
半導体基板５０の深部には、第２導電型の不純物拡散層５８，６０，６２が設けられている。不純物拡散層５８は、半導体基板５０の内部において画素間の分離の役目を果たすものである。不純物拡散層６０は、不純物拡散層５８よりも深い半導体基板５０の内部において画素間の分離の役目を果たすものである。不純物拡散層６２は、光電変換部の深さを規定するためのものである。
【００６６】
不純物拡散層５８，６０は画素間の分離のために画素領域の間に配置されるが、信号読み出し画素と、この画素の対角方向に隣接し同じ色のカラーフィルタが配置された信号蓄積画素との間の少なくとも一部の領域には、不純物拡散層６０は配置されていない。例えば、不純物拡散層６０は、図６に示すように、画素領域Ｏ３と、画素領域Ｏ３の対角方向に隣接し同じ赤色のカラーフィルタ７４Ｒが配置された画素領域Ｒ３，Ｒ４との間の少なくとも一部の領域には、配置されていない。同様に、画素領域Ｏ１と画素領域Ｒ１，Ｒ３との間、画素領域Ｏ２と画素領域Ｂ１，Ｂ３との間、画素領域Ｏ４と画素領域Ｂ３，Ｂ４との間の少なくとも一部の領域にも、不純物拡散層６０は配置されていない。なお、ここでは図示を省略するが、画素領域Ｏ３と、画素領域Ｏ３の他方の対角方向に隣接し青色のカラーフィルタが配置された画素領域Ｂ２，Ｂ４との間には、不純物拡散層６０が配置されている。同様に、画素領域Ｏ１と画素領域Ｂ１，Ｂ２との間、画素領域Ｏ２と画素領域Ｒ２，Ｒ３との間、画素領域Ｏ４と画素領域Ｒ３，Ｒ５との間には、不純物拡散層６０が配置されている。
【００６７】
信号読み出し画素（画素領域Ｏ３）は、読み出し回路領域と、光検知領域とを含む。画素領域Ｏ３の読み出し回路領域の基板表面部には、読み出し回路を構成するＭＯＳトランジスタが形成されるウェルとなる第２導電型の不純物拡散層６４が設けられている。不純物拡散層６４内には、ＭＯＳトランジスタのソース／ドレイン領域となる第１導電型の不純物拡散層６６や、ＦＤ領域となる第１導電型の不純物拡散層６８などが設けられている。画素領域Ｏ３の光検知領域の基板表面部には、第２導電型の不純物拡散層５４が設けられている。なお、図６では、ウェルとなる第２導電型の不純物層６４と半導体領域５１とが互いに異なる導電型を有している。しかし、両者は同じ導電型であってもよい。この場合、半導体領域５１の内部にウェルが形成されうる。あるいは、半導体領域５１の一部または全部がウェルとして機能してもよい。
【００６８】
半導体基板５０上には、転送ＭＯＳトランジスタ１２のゲート電極（転送ゲート電極１２Ｒ）を含むゲート配線層７０、ＦＤ領域やＭＯＳトランジスタの各電極からの引き出しや結線を行うための配線層７２が設けられている。
【００６９】
信号読み出し画素の上方には、前述のように、いずれかの対角方向に隣接する信号蓄積画素上に配置されたカラーフィルタと同じ色のカラーフィルタが配置されている。すなわち、画素領域Ｏ１，Ｏ３の上方には、赤色のカラーフィルタ７４Ｒが配置されている。また、画素領域Ｏ２，Ｏ４上には、青色のカラーフィルタが配置される。カラーフィルタ７４上には、それぞれの画素領域に対応して１つずつマイクロレンズ７６（マイクロレンズ７６Ｒ，７６Ｇ，７６Ｂ，７６Ｏ）が設けられている。
【００７０】
本実施形態の撮像装置において、信号読み出し画素の光検知領域には、第２導電型の不純物拡散層５４を形成するが、信号電荷が蓄積される第１導電型の不純物拡散層５６は形成しない。ただし、半導体基板５０は光電変換機能を有し、光の入射によって信号電荷を生じる。また、信号読み出し画素と、この画素の対角方向に隣接し、カラーフィルタの色を同じくする信号蓄積画素との間の少なくとも一部の領域には、画素間の分離のための不純物拡散層６０が配置されていない。具体的には、図６において、不純物拡散層５４に隣接する素子分離絶縁層５２と不純物拡散層６２との間には、不純物拡散層５８及び不純物拡散層６０がいずれも配されていない。当該素子分離絶縁層５２と不純物拡散層６２との間の領域の不純物濃度は、例えば、半導体領域５１の不純物拡散層５４の下部に配された部分の不純物濃度とほぼ等しい。このため、信号読み出し画素の光検知領域において発生した信号電荷は、対角方向に隣接しカラーフィルタの色を同じくする信号蓄積画素の不純物拡散層５６に流れ込む。この結果、信号蓄積画素の総蓄積電荷は、その画素自身で発生した信号電荷と、信号読み出し画素で発生した信号電荷との合計となり、感度の向上効果を得ることができる。
【００７１】
なお、信号蓄積画素に配置されるフォトダイオード１０は、第１導電型のウェル（図６において、不純物拡散層６２よりも浅い半導体基板５０の第１導電型の領域）内に配置される。このウェルや画素分離用の不純物拡散層５８，６０，６２には、所定の電圧を印加するためのコンタクト部（図示せず）が設けられる。このコンタクト部は、信号蓄積画素内に配置することもできるが、信号読み出し画素内に配置することが望ましい。コンタクト部を信号読み出し画素内に配置することで、フォトダイオードの受光面積の低下を抑制することができる。
【００７２】
本実施形態の撮像装置では、図１に示すように、繰り返し単位の画素アレイに含まれる、信号読み出し画素の数と、Ｒ信号蓄積画素及びＢ信号蓄積画素の数とは等しい。したがって、繰り返し単位の画素アレイに含まれる信号読み出し画素のうち、半分を赤の光を光電変換するために用い、残りの半分を青の光を光電変換するために用いれば、信号読み出し画素を光電変換に利用しない場合に比べて青、赤共に感度が丁度２倍になる。
【００７３】
もともとの画素については、緑、赤、青それぞれに相当する信号蓄積画素数の比は４：１：１であるが、同色電荷加算した後の画素については、緑、赤、青それぞれに相当する信号読み出し画素数の比は２：１：１である。緑信号は４画素加算、赤、青信号はそれぞれ２画素加算されるからである。したがって、本実施形態のように信号読み出し画素に光電変換機能を持たせ、信号読み出し画素からの感度寄与がない場合に比べて青、赤の感度を２倍にすれば、同色画素の電荷加算時の緑、赤、青それぞれの信号量のバランスが向上する。これにより、より良質の画像を形成することができる。
【００７４】
このように、本実施形態によれば、同色画素のそれぞれについて電荷加算読み出しを行うことができるため、電圧加算読み出しを行う場合と比較してＳＮ比を向上することができる。また、画素読み出し時間が短くなり、単位時間当たりの読み出しフレーム数を増加することができる。また、信号蓄積画素のフォトダイオード面積を増加することができ、画素の感度、飽和信号量を向上することができる。また、信号読み出し画素をも光検知に利用することで、画素の感度を更に向上することができる。
【００７５】
［第３実施形態］
本発明の第３実施形態による撮像装置について、図７を用いて説明する。図１乃至図６に示す第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００７６】
図７は、本実施形態による撮像装置の構成を示す概略断面図である。図７は、図５のＡ−Ａ′線断面に相当する位置の断面図である。
【００７７】
本実施形態による撮像装置は、図７に示すように、Ｒ信号読み出し画素（画素領域Ｏ３）の光検知領域に、第２導電型の不純物拡散層５４とともにそれぞれが別々のフォトダイオードを構成する２つの第１導電型の不純物拡散層５６を有している。また、Ｒ信号読み出し画素（画素領域Ｏ３）の読み出し領域に、光検知領域のこれらフォトダイオードから信号電荷を別々に読み出す読み出し回路（図示せず）を有している。また、Ｒ信号読み出し画素（画素領域Ｏ３）の全体に渡って、分離用の第２導電型の不純物拡散層５８が配置されている。更に、Ｒ信号読み出し画素（画素領域Ｏ３）の上方には、マゼンタ色のカラーフィルタ７４Ｍが配置されている。その他の基本的な構成は、図５及び図６に示す第２実施形態による撮像装置と同様である。
【００７８】
マゼンタ色のカラーフィルタ７４Ｍは、赤色の光、緑色の光、青色の光のうち、赤色の光と青色の光とを透過する。不純物拡散層５８よりも浅い領域では、マゼンタカラーフィルタ７４Ｍを通過した青色の光及び赤色の光がフォトダイオードに入射し、光電変換によって生成された信号電荷が不純物拡散層５６に蓄積される。短波長の光は長波長の光よりも半導体基板５０内における吸収が大きいため、不純物拡散層５８よりも深い領域には、赤色の光は到達できるが、青色の光はあまり到達できない。このため、不純物拡散層５８よりも深い領域には実質的に赤色の光のみが到達し、赤い光による光電変換によって信号電荷が生成される。この深い領域で生成された信号電荷は、不純物拡散層５８によりブロックされて信号読み出し画素内の不純物拡散層５６には蓄積されず、信号読み出し画素の対角方向に隣接するＲ信号蓄積画素に流れ込み、その不純物拡散層５６に蓄積される。
【００７９】
ところで、特許文献２に記載されているように、１つのマイクロレンズの付いた１つの画素に一対のフォトダイオードを配置し、両方又は片方のフォトダイオードの信号を読み出すことで、レンズ焦点を合わせるための情報を得ることができる。本実施形態の撮像装置において、信号読み出し画素に配置した２つのフォトダイオードは、焦点検出用の一対のフォトダイオードとして用いることが可能である。したがって、本実施形態による撮像装置のように、信号読み出し画素にさらに焦点合わせのための信号読み出し機能を付加することで、速い自動焦点（以下、「ＡＦ」と呼ぶ）化が実現できる。
【００８０】
なお、ＡＦに用いる不純物拡散層５６を有する信号読み出し画素は、Ｒ信号読み出し画素又はＢ信号読み出し画素に配置することが望ましい。Ｇ信号読み出し画素は４つのＧ信号蓄積画素からの出力を担っているのに対し、Ｒ信号読み出し画素及びＢ信号読み出し画素は２つの信号蓄積画素からの出力を担っている。全画素読み出しにおいては、Ｇ信号読み出し画素は、４つの画素の信号を順次読み出す。したがって、これと同時に、Ｒ信号読み出し画素及びＢ信号読み出し画素から、２つの信号蓄積画素の信号出力と自身の画素が有するＡＦ用の信号出力とを行えば、ＡＦ信号の読み出しを更に行っても全画素の読み出し時間が増えることはない。また、Ｒ信号読み出し画素及びＢ信号読み出し画素は、Ｇ信号読み出し画素に比べて転送ゲート数が少ないので、ＡＦ用の電荷蓄積部及び読み出し回路部を形成しやすいというメリットもある。
【００８１】
このように、本実施形態によれば、同色画素のそれぞれについて電荷加算読み出しを行うことができるため、電圧加算読み出しを行う場合と比較してＳＮ比を向上することができる。また、画素読み出し時間が短くなり、単位時間当たりの読み出しフレーム数を増加することができる。また、信号蓄積画素のフォトダイオード面積を増加することができ、画素の感度、飽和信号量を向上することができる。また、信号読み出し画素をＡＦ用の信号を検出するための画素として利用することができる。
【００８２】
［第４実施形態］
本発明の第４実施形態による撮像装置について、図８及び９を用いて説明する。図１乃至図７に示す第１乃至第３実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００８３】
図８は、本実施形態による撮像装置の構成を示す平面図である。図９は、本実施形態による撮像装置の構成を示す概略断面図である。
【００８４】
本実施形態による撮像装置１００は、図８に示すように、撮像領域に、複数の画素領域Ｇ１〜Ｇ１２，Ｂ／Ｒ１〜Ｂ／Ｒ９，Ｏ１〜Ｏ４を有している。これまでの実施形態と同様、画素領域Ｇ１〜Ｇ１２は、Ｇ信号蓄積画素である。また、画素領域Ｏ１〜Ｏ４は、信号読み出し画素である。画素領域Ｇ１〜Ｇ１２及び画素領域Ｏ１〜Ｏ４の配置も、これまでの実施形態と同様である。画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９は、青色の光による信号電荷と赤色の光による信号電荷とを別々に蓄積する画素領域（以下、「Ｂ／Ｒ信号蓄積画素」と呼ぶ）である。画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９は、赤色の光による信号電荷を転送する際の出口となる出口部７８を有している。画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９は、これまでの実施形態においてＲ信号蓄積画素及びＢ信号蓄積画素が配置されていた画素領域に配置されている。
【００８５】
本実施形態による撮像装置の構成について、図９を用いてより詳細に説明する。なお、図９は、図８のＢ−Ｂ′線断面図である。
【００８６】
本実施形態による撮像装置の信号読み出し画素（画素領域Ｏ１〜Ｏ４）は、図９に示すように、その上方に形成されるカラーフィルタが赤色のカラーフィルタ７４Ｒであるほかは、図６に示す第２実施形態による撮像装置と同様である。また、図示は省略するが、Ｇ信号蓄積画素（画素領域Ｇ１〜Ｇ１２）についても、第２実施形態による撮像装置と同様である。すなわち、本実施形態による撮像装置では、画素領域Ｇ１〜Ｇ１２上には緑色のカラーフィルタ７４Ｇが配置され、画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９上には青色のカラーフィルタ７４Ｂが配置され、画素領域Ｏ１〜Ｏ４上には赤色のカラーフィルタ７４Ｒが配置される。
【００８７】
Ｂ／Ｒ信号蓄積画素（画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９）には、その全体に渡って、分離用の第２導電型の不純物拡散層６０が配置されている。この不純物拡散層６０と不純物拡散層６２との間には、信号電荷を蓄積するための第１導電型の不純物拡散層８０が設けられている。不純物拡散層８０は、不純物拡散層６０によってフォトダイオード（不純物拡散層５６）から分離されている。不純物拡散層８０は、転送ゲート電極１２Ｒをゲート電極とするＲ信号読み出し画素の転送ＭＯＳトランジスタのソースに接続されている。この転送ＭＯＳトランジスタのソースと、Ｂ／Ｒ信号蓄積画素（画素領域Ｂ／Ｒ３）のフォトダイオードを構成する第１導電型の不純物拡散層５６との間には、これらを分離するための第２導電型の不純物拡散層８２が設けられている。なお、不純物拡散層８０は、図８の出口部７８に相当する。
【００８８】
信号読み出し画素（画素領域Ｏ１〜Ｏ４）は、所定の色の画素信号を読み出す役割を有する。図１の例では、画素領域Ｏ１及び画素領域Ｏ４はＧ信号読み出し画素の役割を有し、画素領域Ｏ２はＢ信号読み出し画素の役割を有し、画素領域Ｏ３はＲ信号読み出し画素の役割を有する。
【００８９】
本実施形態による撮像装置においては、信号読み出し画素（画素領域Ｏ１〜Ｏ４）は更に、赤色のカラーフィルタ７４Ｒを透過した赤色の光を光電変換して信号電荷を生成する役割をも有する。信号読み出し画素（画素領域Ｏ１〜Ｏ４）の光検知領域には、図６に示す第２実施形態による撮像装置の場合と同様に、信号電荷が蓄積される第１導電型の不純物拡散層５６は形成されていない。このため、信号読み出し画素（画素領域Ｏ１〜Ｏ４）に入射した赤色の光によって生成された信号電荷は、対角方向の４方向に隣接するＢ／Ｒ信号蓄積画素（画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９）の不純物拡散層８０に蓄積される。すなわち、不純物拡散層８０は、信号電荷を蓄積する電荷蓄積部である。
【００９０】
一方、Ｂ／Ｒ信号蓄積画素（画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９）は、青色のカラーフィルタ７４Ｂによって青色の光を受け、半導体基板５０内における光電変換によって信号電荷を生成する。そして、光電変換によって生成された信号電荷は、不純物拡散層５６に蓄積される。このとき、赤色の光に基づく信号電荷が蓄積された不純物拡散層８０と、青色の光に基づく信号電荷が蓄積された不純物拡散層５６とは、これらの間に配置された不純物拡散層６０によって互いに分離されている。したがって、Ｂ／Ｒ信号蓄積画素（画素領域Ｂ／Ｒ１〜Ｂ／Ｒ９）では、赤色の光に基づく信号電荷と、青色の光に基づく信号電荷とを、別々に蓄積することができる。
【００９１】
青色の光による信号電荷を生成する青信号光電変換部の深さは、この不純物拡散層６０の深さで決まる。青色の光の吸収係数の大きいシリコン半導体では、不純物拡散層６０の深さを１．５μｍ程度以上に設定しておけば、不純物拡散層８０に青色の光が届いて赤信号に青信号が混色することを避けることができる。赤色の信号電荷を蓄積する不純物拡散層８０は、半導体基板５０の深い部分から表面部にまで伸びるが、その分離は、分離用の不純物拡散層５８，６０のほか、浅い部分を分離する不純物拡散層８２によってなされる。
【００９２】
本実施形態による撮像装置では、第１乃至第３実施形態の撮像装置と異なり、緑、赤、青それぞれの信号の割合、つまりカラーフィルタの色配分が２：１：１となっている。この色配分は、一般的に使用されているベイヤー配列の色配分と同じであり、第１乃至第３実施形態による撮像装置と比べて色解像度が高い。しかも、従来のＣＭＯＳ画素の各色に対して４画素同色の電荷加算を行うことができ、且つ、少なくとも緑色の画素信号の飽和信号電荷量を大きくすることができる。
【００９３】
なお、本実施形態ではＢ／Ｒ信号蓄積画素を用いた画素構成を第２実施形態の撮像装置に適用した例を示したが、第３実施形態の撮像装置に適用し、ＡＦ用の信号蓄積部を形成する構成も採り得る。
【００９４】
このように、本実施形態によれば、同色画素のそれぞれについて電荷加算読み出しを行うことができるため、電圧加算読み出しを行う場合と比較してＳＮ比を向上することができる。また、画素読み出し時間が短くなり、単位時間当たりの読み出しフレーム数を増加することができる。また、信号蓄積画素のフォトダイオード面積を増加することができ、画素の感度、飽和信号量を向上することができる。また、各色の色配分をベイヤー配列の色配分と同じにすることができ、色解像度を向上することができる。
【００９５】
［第５実施形態］
本発明の第５実施形態による撮像システムについて、図１０を用いて説明する。
【００９６】
図１０は、本実施形態による撮像システムの構成例を示す概略図である。図１乃至図９に示す第１乃至第５実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００９７】
本実施形態による撮像システム２００は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星等に適用可能である。
【００９８】
撮像システム２００は、撮像装置１００、レンズ２０２、絞り２０３、バリア２０１、信号処理部２０７、タイミング発生部２０８、全体制御・演算部２０９、メモリ部２１０、記録媒体制御Ｉ／Ｆ部２１１、外部Ｉ／Ｆ部２１３を有している。
【００９９】
レンズ２０２は、被写体の光学像を撮像装置１００に結像させるためのものである。絞り２０３は、レンズ２０２を通った光量を可変するためのものである。バリア２０１は、レンズ２０２の保護のためのものである。撮像装置１００は、先の実施形態で説明した撮像装置でであって、レンズ２０２により結像された光学像を画像データに変換するものである。
【０１００】
信号処理部２０７は、撮像装置１００より出力された撮像データに各種の補正やデータを圧縮する処理を行う信号処理部である。画像データをＡＤ変換するためのＡＤ変換部は、撮像装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。また、信号処理部２０７も、撮像装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。タイミング発生部２０８は、撮像装置１００及び信号処理部２０７に、各種タイミング信号を出力するためのものである。全体制御・演算部２０９は、撮像システムの全体を制御する全体制御部である。ここで、タイミング信号などは撮像システム２００の外部から入力されてもよく、撮像システムは少なくとも撮像装置１００と、撮像装置１００から出力された撮像信号を処理する信号処理部２０７とを有していればよい。
【０１０１】
メモリ部２１０は、画像データを一時的に記憶するためのフレームメモリ部である。記録媒体制御Ｉ／Ｆ部２１１は、記録媒体２１２への記録或いは記録媒体２１２からの読み出しを行うためのインターフェース部である。記録媒体２１２は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部２１３は、外部コンピュータ等と通信するためのインターフェース部である。
【０１０２】
また、撮像装置１００の画素は、第３実施形態において説明したように、２つの光電変換部（例えば、第１の光電変換部及び第２の光電変換部）を含むように構成されてもよい。この場合、信号処理部２０７は、第１の光電変換部で生じた電荷に基づく信号と、第２の光電変換部で生じた電荷に基づく信号とを処理し、撮像装置１００から被写体までの距離情報を取得するように構成されてもよい。
【０１０３】
このようにして、第１乃至第４実施形態による撮像装置を適用した撮像システムを構成することにより、ノイズの低減された画像を取得することができる。
【０１０４】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１０５】
例えば、第１実施形態では、転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１４及び増幅ＭＯＳトランジスタ１６の３種類のトランジスタを含む画素読み出し回路を例にして説明したが、画素読み出し回路の構成は、これに限定されるものではない。例えば、増幅ＭＯＳトランジスタ１６と画素信号出力線２２との間に選択トランジスタを有する回路構成など、画素読み出し回路を構成するトランジスタの数は、４つ以上であってもよい。
【０１０６】
また、上記実施形態には、４つの信号蓄積画素から１つの信号読み出し画素へ、或いは、２つの信号蓄積画素から１つの信号読み出し画素へ信号電荷を転送する構成を示したが、一時に電荷加算する画素数は任意に決定することができる。電荷加算読み出しを行う際に加算する画素数は、例えば、４画素のうちの２画素でもよいし、４画素のうちの３画素でもよい。
【０１０７】
また、第５実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システムの一例を示したものであり、本発明の撮像装置を適用可能な撮像システムは図１０に示した構成に限定されるものではない。
【０１０８】
上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
【符号の説明】
【０１０９】
１０  フォトダイオード
１２  転送ＭＯＳトランジスタ
１２Ｒ，１２Ｇ，１２Ｂ  転送ゲート電極
１４  リセットＭＯＳトランジスタ
１６  増幅ＭＯＳトランジスタ
１８  フローティングディフュージョンノード
２０  電圧供給配線
２２  画素信号出力線
２４  転送ゲート制御信号線
２６  リセット制御信号線
２８，３０，３２，３４  活性領域
３６  ドレイン電極
３８  ソース電極
４０  配線
５０  第１導電型の半導体基板
５１  半導体領域
５２  素子分離絶縁層
５４，５８，６０，６２，６４，８２  第２導電型の不純物拡散層
５６，６６，６８，８０  第１導電型の不純物拡散層
７０  ゲート配線層
７２  配線層
７４，７４Ｒ，７４Ｇ，７４Ｂ，７４Ｍ  カラーフィルタ
７６，７６Ｒ，７６Ｇ，７６Ｂ，７６Ｏ  マイクロレンズ
７８  出口部
１００  撮像装置
２００  撮像システム
【図１】
2016058818.tif 000003
【図２】
2016058818.tif 000004
【図３】
2016058818.tif 000005
【図４】
2016058818.tif 000006
【図５】
2016058818.tif 000007
【図６】
2016058818.tif 000008
【図７】
2016058818.tif 000009
【図８】
2016058818.tif 000010
【図９】
2016058818.tif 000011
【図１０】
2016058818.tif 000012