(57)【要約】【課題】接続端子上に樹脂残りが生じるのを抑制できる配線基板の製造方法を提供すること。【解決手段】本発明に係る線基板の製造方法は、第１の絶縁層に第１のビア穴と第２の絶縁層に第２のビア穴と形成する工程と、第１のビア穴内に第１のビア導体と第２のビア穴内に第２のビア導体とを形成するとともに、第１のビア導体及び第１の絶縁層上に第１の接続端子を形成し、第２のビア導体及び第２の絶縁層上に第２の接続端子を形成する工程と、第２の接続端子上に、第２のビア導体の外径よりも外径の大きな導電性の凸部を形成する工程とを有することを特徴とする配線基板の製造方法。【選択図】図１
2016039158.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１層の導体層と複数の絶縁層とが交互に積層された積層体を有し、前記積層体の第１主面と該第１主面の反対側に位置する第２主面とが、前記複数の絶縁層を構成する第１の絶縁層及び第２の絶縁層の表面により形成される配線基板の製造方法であって、
前記第１の絶縁層を厚み方向に貫通する第１のビア穴と前記第２の絶縁層を厚み方向に貫通する第２のビア穴と形成する工程と、
前記第１のビア穴内を充填する第１のビア導体と前記第２のビア穴内を充填する第２のビア導体とを形成するとともに、前記第１のビア導体及び前記第１の絶縁層上に第１の接続端子を形成し、前記第２のビア導体及び前記第２の絶縁層上に第２の接続端子を形成する工程と、
前記第２の接続端子上に、前記第２のビア導体の外径よりも外径の大きな導電性の凸部を形成する工程と、
前記凸部を形成する工程よりも後に、前記第１の絶縁層及び前記第１の接続端子上に感光性を有する第１のレジスト層を形成し、前記第２の絶縁層及び前記第２の接続端子上に感光性を有する第２のレジスト層を形成する工程と、
前記第１，第２のレジスト層に、前記第１の接続端子及び前記凸部を露出させる開口部を形成するための露光を行う工程と、
前記第１，第２のレジスト層の現像により、前記第１の接続端子を露出させる開口部であって前記第１のレジスト層が底面を形成する第１の開口部と、前記第２のレジスト層を厚み方向に貫通し、前記凸部を露出させる第２の開口部とを一括して形成する工程と
を有することを特徴とする配線基板の製造方法。
【請求項２】
前記第１，第２の接続端子を形成する工程では、
電解めっきにより前記第１,第２のビア導体及び前記第１，第２の接続端子となる第１の金属層を形成し、
前記凸部は、
前記第１の金属層を形成する際の前記電解めっきにより形成されることを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記凸部を形成する工程は、
前記第２の接続端子上に前記凸部を形成するための開口部を有する第３のレジスト層を形成する工程と、
電解めっきにより、前記第３のレジスト層の開口部内に、前記凸部となる第２の金属層を形成する工程と、
前記第３のレジスト層を除去する工程と、
を有することを特徴とする請求項１に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板の製造方法に関する。
【背景技術】
【０００２】
半導体チップを実装するための配線基板の表面側には、半導体チップとの接続用の端子（以下、接続端子と称する）が形成されている。近年では、この接続端子の高密度化が進んでおり、配置される接続端子の間隔（ピッチ）が狭くなっている。このため、複数の接続端子をソルダーレジスト層の同一開口部内に配置したＮＳＭＤ（ノン・ソルダー・マスク・ディファインド）形状を採用した配線基板が提案されている。
【０００３】
ところが、複数の接続端子を狭ピッチで同一開口部内に配置した場合、接続端子表面にコートされた半田が隣接する接続端子側に流出し、接続端子間が短絡（ショート）する虞がある。そこで、接続端子間に充填部材を充填することが提案されている（例えば、特許文献１参照）。該提案によれば、接続端子間が充填部材で充填されているので、半導体チップと接続した際に、半導体チップと配線基板との隙間に充填されることとなるアンダーフィルやＮＣＰ（Non-Conductive Paste）、ＮＣＦ（Non-Conductive Film）の接続端子間におけるボイドの発生を防止することができる。このため、リフロー時に、このボイドに半田が流出して接続端子間が短絡することを防止できるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５４１５６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記提案では、接続端子上にレジスト層を積層した後、該レジスト層を貫通しないように現像することで複数の接続端子を露出させる開口部と、該複数の接続端子間を充填する充填部材とを形成している。
【０００６】
通常、配線基板では、表面側だけでなく裏面側にもマザーボード等との接続用に接続端子が形成されている。そして、表面側と同様に、裏面側にもレジスト層（樹脂層）が形成され、レジスト層には各接続端子を露出させるための開口部が、該レジスト層を貫通するようにして形成される。そして、表面側の開口部と裏面側の開口部とは、同一の現像工程で形成される。
【０００７】
通常、開口部を形成するための現像時間は、形成すべき表面側の開口部の深さに合わせて決定される。このため、形成すべき表面側の開口部の深さに合わせて決定された現像時間で現像を行うことにより、表面側のレジスト層を貫通しない開口部と裏面側のレジスト層を貫通する開口部とが形成される。しかしながら、裏面側の接続端子表面に窪みがあると、該窪みに埋まったレジスト材が現像により除去されず、窪みにレジスト材等の樹脂が残存することがある。樹脂残りが発生すると、マザーボード等との接続において接触不良を生じたり、接続端子に半田をコートする際に十分な半田をコートできなかったりする虞がある。
【０００８】
本発明は、上記の事情に対処してなされたものであり、接続端子上に樹脂残りが生じるのを抑制できる配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明は、少なくとも１層の導体層と複数の絶縁層とが交互に積層された積層体を有し、積層体の第１主面と第１主面の反対側に位置する第２主面とが、複数の絶縁層を構成する第１の絶縁層及び第２の絶縁層の表面により形成される配線基板の製造方法であって、第１の絶縁層を厚み方向に貫通する第１のビア穴と第２の絶縁層を厚み方向に貫通する第２のビア穴と形成する工程と、第１のビア穴内を充填する第１のビア導体と第２のビア穴内を充填する第２のビア導体とを形成するとともに、第１のビア導体及び第１の絶縁層上に第１の接続端子を形成し、第２のビア導体及び第２の絶縁層上に第２の接続端子を形成する工程と、第２の接続端子上に、第２のビア導体の外径よりも外径の大きな導電性の凸部を形成する工程と、凸部を形成する工程よりも後に、第１の絶縁層及び第１の接続端子上に感光性を有する第１のレジスト層を形成し、第２の絶縁層及び第２の接続端子上に感光性を有する第２のレジスト層を形成する工程と、第１，第２のレジスト層に、第１の接続端子及び凸部を露出させる開口部を形成するための露光を行う工程と、第１，第２のレジスト層の現像により、第１の接続端子を露出させる開口部であって第１のレジスト層が底面を形成する第１の開口部と、第２のレジスト層を厚み方向に貫通し、凸部を露出させる第２の開口部とを一括して形成する工程とを有することを特徴とする。
【００１０】
本発明によれば、第２の接続端子上に、第２のビア導体の外径よりも外径の大きな導電性の凸部を形成しているので、第２の接続端子上に窪みが生じるのを抑制でき、第２の接続端子上に第２のレジスト層等の樹脂残りが生じることを抑制することができる。
【００１１】
本発明の一態様においては、第１，第２の接続端子を形成する工程では、電解めっきにより第１,第２のビア導体及び第１，第２の接続端子となる第１の金属層を形成し、凸部は、第１の金属層を形成する際の電解めっきにより形成されることを特徴とする。
【００１２】
本発明の一態様によれば、電解めっきにより第１,第２のビア導体及び第１，第２の接続端子となる第１の金属層を形成する際に、凸部も形成している。つまり、凸部を形成するために別途工程を追加する必要がなく、製造工程を簡略化することができる。
【００１３】
本発明の他の態様においては、凸部を形成する工程は、第２の接続端子上に凸部を形成するための開口部を有する第３のレジスト層を形成する工程と、電解めっきにより、第３のレジスト層の開口部内に、凸部となる第２の金属層を形成する工程と、第３のレジスト層を除去する工程と、を有することを特徴とする。
【００１４】
本発明の他の態様によれば、第２の接続端子上に開口部を有する第３のレジスト層を形成した後、電解めっきにより、第３のレジスト層の開口部内に、凸部となる第２の金属層を形成している。このため、第２の接続端子上に確実に凸部を形成することができる。また、凸部の外径や高さを容易に変更することができる。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、接続端子上に樹脂残りが生じるのを抑制できる配線基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】実施形態に係る配線基板の断面図。
【図２】実施形態に係る配線基板の接続端子の拡大平面図。
【図３】実施形態に係る配線基板の製造工程図。
【図４】実施形態に係る配線基板の製造工程図。
【図５】実施形態に係る配線基板の製造工程図。
【図６】実施形態に係る配線基板の製造工程図。
【図７】実施形態に係る配線基板の製造工程図。
【図８】実施形態に係る配線基板の製造工程図。
【図９】他の実施形態に係る配線基板の製造工程図。
【図１０】他の実施形態に係る配線基板の製造工程図。
【図１１】他の実施形態に係る配線基板の製造工程図。
【図１２】他の実施形態に係る配線基板の製造工程図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。以下に説明する実施形態に係る配線基板は、あくまでも例示であって、本発明は、以下の実施形態に限定されるものではない。例えば、以下の説明では、コア基板を有する配線基板を例に実施形態を説明しているが、コア基板を有しない、いわゆるコアレス基板であってもよい。
【００１８】
（実施形態）
図１は、実施形態に係る配線基板１００の断面図である。図２は、配線基板１００が備える接続端子２４Ａ及び凸部Ｔの拡大平面図である。以下、図１及び図２を参照して、配線基板１００の構成について説明する。
【００１９】
配線基板１００は、コア基板１１と、絶縁層１２，１３と、導体層２１〜２４と、ビア導体３１，３２と、レジスト層４１，４２とを備えている。なお、コア基板１１と、絶縁層１２，１３と、導体層２１，２２は、積層体を構成し、表面（第１主面）側に半導体チップが実装され、裏面（第２主面）側にマザーボード等が接続される。
【００２０】
コア基板１１は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。
【００２１】
（表面側の構成）
導体層２１は、コア基板１１の表面上に形成されている。導体層２１は、ビア導体３１と電気的に接触するビアランド２１Ａと、ビア導体３１と接触していない配線２１Ｂとを備える。導体層２１は、導電性に優れる金属、例えば、銅により形成されている。
【００２２】
絶縁層１２（第１の絶縁層）は、導体層２１及びコア基板１１の表面上に熱硬化性樹脂組成物を熱硬化させて形成されている。絶縁層１２には、厚み方向に貫通するビアホール（第１のビア穴）１２Ａがレーザ等により形成されている。ビアホール１２Ａ内には、ビア導体３１（第１のビア導体）が充填されている。ビア導体３１は、導体層２１及び導体層２３を電気的に接続する。
【００２３】
導体層２３は、絶縁層１２上に形成されている。導体層２３は、ビア導体３１と電気的に接触するビアランド２３Ａと、ビア導体３１と接触していない配線２３Ｂと、接続端子２３Ｃ（第１の接続端子）とを備える。導体層２３は、導電性に優れる金属、例えば、銅により形成されている。
【００２４】
接続端子２３Ｃは、配線基板１００の表面側に実装される半導体チップとの接続用の端子である。なお、接続端子２３Ｃの露出部分を金属めっき層でコートしてもよい。金属めっき層としては、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層（例えば、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層）で構成できる。また、金属めっき層の代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。また、半田をコートしてもよく、さらに、金属めっき層をコートした後、この金属めっき層に半田をコートしてもよい。
【００２５】
レジスト層４１（第１のレジスト層）は、導体層２３及び絶縁層１２上に形成されている。レジスト層４１は、感光性のレジスト材により形成されている。レジスト層４１には、接続端子２３Ｃの少なくとも一部を露出させ、レジスト層４１自身が底面４１Ｓを形成する開口部４１Ａが形成されている。
【００２６】
図１に示すように、底面４１Ｓにおけるレジスト層４１の厚みＴ１は、接続端子２３Ｃの厚み（高さ）Ｔ２よりも薄くなっている。また、底面４１Ｓにおけるレジスト層４１は、接続端子２３Ｃの側面Ｓと密着した状態で接続端子２３Ｃ間に充填されている。
【００２７】
なお、図１では、一つの開口部４１Ａ内に複数の接続端子２３Ｃを配置するＮＳＭＤ形状となっているが、一つの開口部４１Ａ内に露出させる接続端子２３Ｃの数は任意である。例えば、一つの開口部４１Ａ内に接続端子２３Ｃを一つだけ露出させるようにしてもよい。
【００２８】
（裏面側の構成）
導体層２２は、コア基板１１の裏面上に形成されている。導体層２２は、ビア導体３２と電気的に接触するビアランド２２Ａと、ビア導体３２と接触していない配線２２Ｂとを備える。導体層２２は、導電性に優れる金属、例えば、銅により形成されている。
【００２９】
絶縁層１３（第２の絶縁層）は、導体層２２及びコア基板１１の裏面上に熱硬化性樹脂組成物を熱硬化させて形成されている。絶縁層１３には、厚み方向に貫通するビアホール（第２のビア穴）１３Ａがレーザ等により形成されている。ビアホール１３Ａ内には、ビア導体３２（第２のビア導体）が充填されている。ビア導体３２は、導体層２２及び導体層２４を電気的に接続する。
【００３０】
導体層２４は、絶縁層１３上に形成されている。導体層２４は、ビア導体３２と電気的に接触する接続端子２４Ａ（第２の接続端子）と、ビア導体３２と接触していない接続端子２４Ｂと、接続端子２４Ａ上に形成された凸部Ｔとを備える。導体層２４は、導電性に優れる金属、例えば、銅により形成されている。なお、導体層２４は、図示しない配線を備えていてもよい。
【００３１】
接続端子２４Ａ，２４Ｂは、配線基板１００の裏面側に設けられたマザーボード等との接続用の端子である。なお、接続端子２４Ａ，２４Ｂや凸部Ｔの露出部分を金属めっき層でコートしてもよい。金属めっき層としては、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層（例えば、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層）で構成できる。また、金属めっき層の代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。また、半田をコートしてもよく、さらに、金属めっき層をコートした後、この金属めっき層に半田をコートしてもよい。
【００３２】
図２に示すように、平面視における凸部Ｔの外径Ｄ１は、平面視におけるビア導体３２の外径Ｄ２よりも大きくなっている。ここで、凸部Ｔの外径Ｄ１及びビア導体３２の外径Ｄ２とはいずれも外径の最大値を意味する。なお、図２では、平面視における凸部Ｔの形状が円形となっているが、該形状に限定されない。例えば、平面視における凸部Ｔの形状を多角形や楕円形としてもよい。なお、この場合、凸部Ｔを絶縁層１３の厚み方向に投影した投影領域がビア導体３２を絶縁層１３の厚み方向に投影領域を包含していればよい。平面視における凸部Ｔの面積がビア導体３２のＳ２よりも広ければよい。平面視における凸部Ｔの外径Ｄ１を、平面視におけるビア導体３２の外径Ｄ２よりも大きくすることで、接続端子２４Ａ上に樹脂残りが発生しにくくなる。
【００３３】
レジスト層４２（第２のレジスト層）は、導体層２４及び絶縁層１３上に形成されている。レジスト層４２には、厚み方向に貫通し、凸部Ｔ及び接続端子２４Ａ，２４Ｂの一部を露出させる開口部４２Ａが形成されている。つまり、レジスト層４２の開口部４２Ａは、接続端子２４Ａ，２４Ｂの一部を露出させるＳＭＤ形状となっている。
【００３４】
（配線基板の製造方法）
図３乃至図８は、実施形態に係る配線基板１００の製造工程を示す図である。以下、図１及び図３乃至図８を参照して、配線基板１００の製造方法について説明する。なお、図１及び図２を参照して説明した構成と同一の構成には、同一の符号を付して重複する説明を省略する。
【００３５】
表面及び裏面に銅箔が貼付された板状の樹脂製基板（コア基板１１）を準備する。次に、従来公知の手法に従って電解銅めっきを行い、コア基板１１の両面に所望の形状の銅めっき層を形成する。その後、コア基板１１の両面の銅箔及び銅めっき層を所望の形状にエッチングして、表面側に導体層２１を構成するビアランド２１Ａ及び配線２１Ｂを形成し、裏面側に導体層２２を構成するビアランド２２Ａ及び配線２２Ｂを形成する（図３参照）。
【００３６】
次に、導体層２１及び導体層２２の表面を銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化する。導体層２１，２２の表面を粗化することにより、導体層２１，２２上にそれぞれ形成される絶縁層１２，１３との密着性が向上する。
【００３７】
次に、導体層２１，２２が形成されたコア基板１１の表面側及び裏面側に熱硬化性の樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層１２，１３をそれぞれ形成する（図４参照）。これにより、コア基板１１の表面及び裏面が絶縁層１２，１３によりそれぞれ覆われる。次に、絶縁層１２，１３に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、それぞれビアホール１２Ａ，１３Ａを形成する（図５参照）。
【００３８】
その後、ビアホール１２Ａ，１３Ａを含む絶縁層１２，１３に対して粗化処理を実施する。なお、絶縁層１２，１３がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層１２，１３上に残存するため適宜水洗を行う。次に、ビアホール１２Ａ，１３Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール１２Ａ，１３Ａ内を洗浄する。なお、上記水洗とデスミア処理との間にエアーブロー処理を行ってもよい。水洗により遊離したフィラーが完全に除去されていない場合でも、エアーブロー処理によりフィラーの残存をより確実に抑制することができる。
【００３９】
次に、絶縁層１２，１３に対して、電解めっきのためのシード層Ｍ１，Ｍ２をそれぞれ形成する。シード層Ｍ１，Ｍ２は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。その後、絶縁層１２，１３上のシード層Ｍ１，Ｍ２上に所望のパターンの開口部を有する感光性樹脂からなるドライフィルムＲ１，Ｒ２を形成する（図６参照）。
【００４０】
次に、ドライフィルムＲ１，Ｒ２の非形成部分に電解銅めっきを行い、ビア導体３１，３２、導体層２３及び導体層２４となる金属層（第１の金属層）を形成する。そして、導体層２４を構成する接続端子２４Ａが形成された後も、さらに電解銅めっきを行うことで接続端子２４Ａ上に凸部Ｔを形成する（図７参照）。
【００４１】
次に、ドライフィルムＲ１，Ｒ２をＫＯＨ等の剥離液を用いて剥離した後、ドライフィルムＲ１，Ｒ２の下のシード層Ｍ１，Ｍ２をエッチングにより除去する（図８参照）。
【００４２】
次に、導体層２３及び導体層２４の表面を銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化する。導体層２３，２４の表面を粗化することにより、導体層２３，２４上にそれぞれ形成されるレジスト層４１，４２との密着性が向上する。
【００４３】
次に、導体層２３，２４及び絶縁層１２，１３上に、それぞれ感光性のレジスト材（感光性樹脂）を塗布してレジスト層４１，４２を形成した後、接続端子２３Ｃ，２４Ａ，２４Ｂ及び凸部Ｔを露出させる開口部４１Ａ，４２Ａをそれぞれ形成するための露光を行う。
【００４４】
その後、現像により、接続端子２３Ｃを露出させ、レジスト層４１が底面４１Ｓを形成する開口部４１Ａと、レジスト層４２を厚み方向に貫通し、凸部Ｔ及び接続端子２４Ａの表面の一部や接続端子２４Ｂの表面の一部を露出させる開口部４２とを一括して形成し、本実施形態の配線基板１００を得る（図１参照）。
【００４５】
なお、レジスト層４１を現像する際は、炭酸ナトリウム水溶液（濃度１重量％）に、製造途中の配線基板１００を短時間（未感光部の感光性樹脂表面が若干膨潤する程度の時間）浸漬し、その後、水洗して膨潤した感光性樹脂を乳化させて、膨潤・乳化した感光性樹脂を製造途中の配線基板１００から除去することで、接続端子２３Ｃ間に充填されるとともにレジスト層４１が底面４１Ｓを形成する開口部４１Ａを形成する。
【００４６】
以上のように、本実施形態に係る配線基板１００では、ビアホール１３内のビア導体３２をいわゆるフィルドビアとしているため、ビア導体３２上に形成される接続端子２４Ａの表面には窪みが生じやすい。このため、この窪みにレジスト材等の樹脂が残存することがある。しかしながら、本実施形態に係る配線基板１００の製造方法によれば、接続端子２４Ａ上に、ビア導体３２の外径よりも外径の大きな導電性の凸部Ｔを形成している。このため、接続端子２４Ａ上に窪みが形成されるのを抑制し、該窪みにレジスト材等の樹脂残りが生じることを抑制することができる。
【００４７】
さらに、本実施形態においては、接続端子２３Ｃ及び接続端子２４Ａを形成する工程では、電解めっきによりビア導体３１，３２及び接続端子２３Ｃ，２４Ａを形成し、凸部Ｔは、ビア導体３１，３２及び接続端子２３Ｃ，２４Ａを形成する際の電解めっきにより形成される。このため、凸部Ｔを形成するために別途工程を追加する必要がなく、製造工程を簡略化することができる。また、配線基板１００の製造コストを低減することができる。
【００４８】
（他の実施形態）
図９乃至図１２は、他の実施形態に係る配線基板１００の製造方法を説明するための図である。ここでは、上述の実施形態とは異なる方法で凸部Ｔを形成する実施形態について説明する。以下、図１〜図６、図９乃至図１２を参照して他の実施形態に係る配線基板１００の製造方法について説明する。なお、実施形態で説明した構成と同一の構成には、同一の符号を付し、重複する説明を省略する。
【００４９】
初めに、図３〜図６を参照して説明したとおりに配線基板１００の製造を行い、絶縁層１２，１３上のシード層Ｍ１，Ｍ２上に所望のパターンの開口部を有する感光性樹脂からなるドライフィルムＲ１，Ｒ２を形成する（図６参照）。
【００５０】
次に、ドライフィルムＲ１，Ｒ２の非形成部分に電解銅めっきを行い、ビアホール１２Ａ，１３Ａ内にビア導体３１，３２を形成するとともに、導体層２３を構成するビアランド２３Ａ、配線２３Ｂ及び接続端子２３Ｃと、導体層２４を構成する接続端子２４Ａ，２４Ｂをそれぞれ形成する（図９参照）。なお、ビア導体３２がフィルドビアであることから、ビア導体３２上に形成される接続端子２４Ａには窪み２４Ｒが生じやすい。
【００５１】
次に、ドライフィルムＲ１上にドライフィルムＲ３を形成し、ドライフィルムＲ２上に凸部Ｔを形成するための開口部ＡＰを有するドライフィルムＲ４（第３のレジスト層）を形成する（図１０参照）。
【００５２】
次に、電解銅めっきにより、ドライフィルムＲ４の開口部ＡＰ内に、凸部Ｔとなる金属層（第２の金属層）を形成する（図１１参照）。
【００５３】
次に、ドライフィルムＲ１〜Ｒ４をＫＯＨ等の剥離液を用いて剥離した後、ドライフィルムＲ１〜Ｒ４の下のシード層Ｍ１，Ｍ２をエッチングにより除去する（図１２参照）。
【００５４】
次に、導体層２３及び導体層２４の表面を銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化する。導体層２３，２４の表面を粗化することにより、導体層２３，２４上にそれぞれ形成されるレジスト層４１，４２との密着性が向上する。
【００５５】
次に、導体層２３，２４及び絶縁層１２，１３上に、それぞれ感光性のレジスト材を塗布してレジスト層４１，４２を形成した後、接続端子２３Ｃ，２４Ａ，２４Ｂ及び凸部Ｔを露出させる開口部４１Ａ，４２Ａを形成するための露光を行う。その後、現像により、接続端子２３Ｃを露出させ、レジスト層４１が底面４１Ｓを形成する開口部４１Ａと、レジスト層４２を厚み方向に貫通し、凸部Ｔ及び接続端子２４Ａ，２４Ｂの表面の一部を露出させる開口部４２とを一括して形成し、本実施形態の配線基板１００を得る（図１参照）。
【００５６】
以上のように、その他の実施形態に係る配線基板１００の製造方法によれば、接続端子２４Ａ上に、ビア導体３２の外径よりも外径の大きな導電性の凸部Ｔを形成している。このため、接続端子２４Ａ上に窪みが形成されるのを抑制し、該窪みにレジスト材等の樹脂残りが生じることを抑制することができる。
【００５７】
さらに、凸部Ｔを形成する工程は、接続端子２４Ａ上に凸部Ｔを形成するための開口部ＡＰを有するドライフィルムＲ４（第３のレジスト層）を形成する工程し、電解めっきにより、ドライフィルムＲ４の開口部ＡＰ内に、凸部Ｔとなる金属層を形成した後、ドライフィルムＲ４を除去している。このため、接続端子２４Ａ上に確実に凸部Ｔを形成することができる。また、凸部Ｔの外径や高さを容易に変更することができる。
【符号の説明】
【００５８】
１００…配線基板
１１…コア基板
１２，１３…絶縁層
１２Ａ，１３Ａ…ビアホール
２１〜２４…導体層
３１，３２…ビア導体
４１，４２…レジスト層
４１Ａ、４２Ａ…開口部
【図１】
2016039158.tif 000003
【図２】
2016039158.tif 000004
【図３】
2016039158.tif 000005
【図４】
2016039158.tif 000006
【図５】
2016039158.tif 000007
【図６】
2016039158.tif 000008
【図７】
2016039158.tif 000009
【図８】
2016039158.tif 000010
【図９】
2016039158.tif 000011
【図１０】
2016039158.tif 000012
【図１１】
2016039158.tif 000013
【図１２】
2016039158.tif 000014