(57)【要約】【課題】シーケンスの複雑化やコストアップまたタイムコストの増大化を招くことなく、使用しようとするイメージセンサの種類を簡潔な方法で判断することが可能な画像読取装置を提供する。【解決手段】イメージセンサに配列する複数の読取素子のうち端部から連続する所定数の読取素子に相当する無効画素領域において、読取素子が発信する電気信号を無効にするとともに、イメージセンサから発信されるセンサに特徴づけられる電圧パルスを受信する。そして、検出された電圧の変化に基づいてイメージセンサの種類を判断する。【選択図】図９
2016039481.tif 000002
【特許請求の範囲】
【請求項１】
複数の読取素子が所定の方向に配列して構成される読取センサを搭載し、前記複数の読取素子のそれぞれが発信する電気信号を、前記配列の方向において端部から順番に受信することにより、前記所定の方向の１ライン分に相当する画像を取得する画像読取装置であって、
前記複数の読取素子のうち前記端部から前記配列の方向に連続する所定数の読取素子に相当する無効画素領域において、前記読取素子が発信する電気信号を無効にするとともに、前記読取センサから発信される前記読取センサに特徴づけられる電圧パルスを受信して、検出された電圧の変化に基づいて前記読取センサの種類を判断することを特徴とする画像読取装置。
【請求項２】
前記無効画素領域において、検出される電圧の最大出力値と最小出力値の差から前記読取センサの種類を判断することを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記無効画素領域において、電圧の最大出力値が検出されるタイミングから前記読取センサの種類を判断することを特徴とする請求項１に記載の画像読取装置。
【請求項４】
前記無効画素領域において、電圧の最大出力値が検出される回数から前記読取センサの種類を判断することを特徴とする請求項１に記載の画像読取装置。
【請求項５】
判断された前記読取センサの種類に基づいて、前記無効画素領域を除いた有効画素領域における前記読取素子を制御することを特徴とする請求項１ないし４のいずれか１項に記載の画像読取装置。
【請求項６】
前記読取センサはＣＭＯＳを読取素子として構成されたラインセンサであることを特徴とする請求項１ないし５のいずれか１項に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサを備えた画像読取装置に関する。
【背景技術】
【０００２】
スキャナ、ＦＡＸ、複写機、あるいはこれらとともにプリンタなどの機能を併せ持つ複合機が数多く提供されている。このような装置では、ＣＭＯＳやＣＣＤなどを配列したイメージセンサを用いて画像を読み取るが、装置によっては複数種類のイメージセンサを備え、これらの使用を用途に応じて切り替える場合もある。
【０００３】
特許文献１には、使用するイメージセンサの種類を分別するために、解像度切り替え信号とセンサ制御信号（スタートパルス、クロック信号）を入力し、出力された信号の数から解像度に基づきイメージセンサの種類を判別する構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１によればイメージセンサをホームポジションに移動し、ホームポジションに設置されている白基準や黒基準を個々の素子で検出している。そのため、イメージセンサの移動に係る時間、さらにイメージセンサを移動させるためのモータやエンコーダの初期動作に係る時間が要され、電源を入れてから読取動作を開始可能とするまでに多大な時間がかかってしまっていた。
【０００６】
また、特許文献１の方法では、判別のために個々の素子を用いて読み取り動作を行っているため、イメージセンサがホームポジションからずれてしまったりフラットスキャナの圧板（蓋）が閉じられていなかったりすると、正確な検出を行うことが出来なかった。そのため、イメージセンサの位置や圧板の状態を確認するための新たなシーケンスが必要となり、消費時間の増大化やコストアップも招致されていた。
【０００７】
本発明は上記問題点を解決するためになされたものである。よってその目的とするところは、シーケンスの複雑化やコストアップまたタイムコストの増大化を招くことなく、使用しようとするイメージセンサの種類を簡潔な方法で判断することが可能な画像読取装置を提供することである。
【課題を解決するための手段】
【０００８】
そのために本発明は、複数の読取素子が所定の方向に配列して構成される読取センサを搭載し、前記複数の読取素子のそれぞれが発信する電気信号を、前記配列の方向において端部から順番に受信することにより、前記所定の方向の１ライン分に相当する画像を取得する画像読取装置であって、前記複数の読取素子のうち前記端部から前記配列の方向に連続する所定数の読取素子に相当する無効画素領域において、前記読取素子が発信する電気信号を無効にするとともに、前記読取センサから発信される前記読取センサに特徴づけられる電圧パルスを受信して、検出された電圧の変化に基づいて前記読取センサの種類を判断する。
【発明の効果】
【０００９】
本発明によれば、シーケンスの複雑化やコストアップまたタイムコストの増大化を招くことなく、使用しようとするイメージセンサの種類を簡潔な方法で判断することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）および（ｂ）は本発明に使用可能なＭＦＰ装置の外観斜視図である。
【図２】（ａ）および（ｂ）は画像読取装置の構成を説明するための図である。
【図３】読取装置における制御の構成を説明するためのブロック図である。
【図４】ＣＩＳユニットにおけるＣＩＳのチップ構成を示す図である。
【図５】１つのチップに構成されるＣＭＯＳイメージセンサの回路図である。
【図６】出力アンプへの入力および出力を詳しく説明するための図である。
【図７】ＣＩＳユニットにおける入出力を説明するためのタイミングチャートである。
【図８】実施例１で使用するＣＩＳユニットの入出力を示すタイミングチャートである。
【図９】ＣＩＳユニットの種類を判断する処理を説明するためのフローチャートである。
【図１０】実施例２で使用するＣＩＳユニットの入出力を示すタイミングチャートである。
【図１１】実施例２のＣＩＳユニットの入出力を示すタイミングチャートの別例である。
【図１２】実施例３で使用するＣＩＳユニットの入出力を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を具体的に説明する。
【００１２】
図１は本発明に使用可能なＭＦＰ装置１００の外観斜視図である。本実施形態においてＭＦＰ装置１００には、スキャナ機能、プリンタ機能およびコピー機能を有するものとする。図１（ａ）は、給紙トレイ１０１、排紙トレイ１０２、および原稿カバー１０３が閉じられた状態、同図（ｂ）はこれらが開けられた状態をそれぞれ示している。スキャナとして用いる場合、ユーザは原稿カバー１０３を開け、原稿の読取面を原稿台ガラス２７０に向けた状態で原稿を搭載し、原稿カバー１０３を閉じてから、操作パネル４を介して読取動作をスタートさせる。
【００１３】
図２（ａ）および（ｂ）はＭＦＰ装置１００の上部に備え付けられた画像読取装置２００の構成を説明するための図である。図２（ａ）に示すように、画像読取装置２００は、主に、原稿カバー１０３と本体部２１０とから構成される。原稿２２０は、本体部２１０の原稿台ガラス２７０に載せられ、原稿カバー１０３に取り付けられた圧板２３０によって原稿台ガラス２７０に押し付けられる。読み取り動作が開始されると、コンタクトイメージセンサユニット（ＣＩＳユニット３００）を搭載した光学ユニット２４０がスライディングロッド２６０上を矢印Ｂ方向に一定速度で移動する。そして、この移動の最中にＣＩＳユニット３００に配列する個々の読取素子が原稿２２０の画像を読み取る。ＣＩＳユニット３００と本体部２１０に配備されたプリント基板２５０とは、フレキシブルケーブル（ＦＦＣ）２０３で電気的に接続されている。
【００１４】
図２（ｂ）はＣＩＳユニット３００の構成を説明するための平面図である。本実施形態において、読取センサとなるＣＩＳユニット３００は、カラー画像を読取可能なラインセンサであり、赤色光を発光する赤色ＬＥＤ３０３、緑色光を発光する緑色ＬＥＤ３０４、および青色光を発光する青色ＬＥＤ３０５と、が備えられている。原稿読取時には１ライン毎に各色ＬＥＤを時分割で点灯させ、点灯した光を導光体３０２に通して原稿に対し均一に照射し、その反射光をセルフォック（登録商標）レンズ３０１で画素毎に集光する。更にその光を画素ごとに光電変換素子上に結像することによって、光強度に応じた電気信号に変換する。このように取得された電気信号が出力されると、光学ユニット２４０の移動に伴い、Ｂ方向において１ライン分進んだ領域に対して同様の読み取り動作が行われる。本実施形態では読取素子としてＣＭＯＳセンサを採用するものとする。そして、本実施形態の画像読取装置２００は、このようなＣＩＳユニット３００について種類の異なるものを搭載可能とする。
【００１５】
なお、以上では、本実施形態の読取装置を３色分のＬＥＤを用いたカラースキャナとしたが、ＬＥＤの種類はこれに限るものではない。単色のＬＥＤを用いたモノクロームスキャナとすることも出来る。
【００１６】
図３は、画像読取装置２００における制御の構成を説明するためのブロック図である。プリント基板２５０には、ＣＰＵ２０１、ＲＯＭ２０２、ＲＡＭ２０４、ＡＦＥ２０７のほか、ＡＳＩＣ２０８が配備されている。ＣＰＵ２０１は、ＲＯＭ２０２に記憶されている各種プログラムに従い、ＲＡＭ２０４をワークエリアとしながら、画像読取装置２００全体の制御を行う。例えば、ＣＰＵ２０１は、ユーザＩ／Ｆ２０８を介して、読取装置の情報を操作パネル４に表示したり、操作パネル４にユーザが入力したコマンドを受信したりする。更に、読取動作のコマンドが発生した場合には、光学ユニット２４０を移動させるためのスキャンモータ２０６を駆動したり、ＡＳＩＣを介してＣＩＳユニット３００の制御を行ったりする。
【００１７】
ＡＦＥ２０７は、ＣＩＳユニット３００から受信したアナログ出力信号をデジタル信号に変換した後にこれをＡＳＩＣに転送する。ＡＳＩＣ２０８に設けられたタイミングジェネレータ２０５は、ＦＦＣ２０３を介して、クロック信号（ＭＣＫ）とスタートパルス信号（ＴＲ）をＣＩＳユニット３００に発信する。スタートパルス信号（ＴＲ）を受信すると、ＣＩＳユニット３００は、配列された読取素子の出力信号（ＯＳ）を発信する。
【００１８】
出力信号（ＯＳ）は、ＦＦＣ２０３を通じてプリント基板２５０上のＡＦＥ２０７に入力され、アナログ信号からデジタル信号に変換される。デジタル化された出力信号はＡＳＩＣ２０８上の画素データインタフェイス２０９に入力される。この際、ＣＩＳユニット３００の両端近傍の数画素は、各モジュールの初期化や解像度の設定などを行うための無効画素領域となる。本実施形態では、無効領域以外の領域で得られた出力信号については、有効な画像データとして出力する。一方、無効画素領域から取得した出力信号については、無効画素領域専用のメモリ領域２１１に一時的に保存し、本発明の特徴的な処理すなわちＣＩＳユニット３００の種類を判別するために利用する。本処理については後に詳しく説明する。
【００１９】
図４は、ＣＩＳユニット３００におけるＣＩＳのチップ構成を示す図である。ここではチップ１〜チップ３の３つのチップが一列に配列されて１つのＣＩＳを構成している。個々のチップには、個々の画素に１対１で対応する素子が複数配列している。
【００２０】
タイミングジェネレータ２０５から発信されたスタートパルス信号ＴＲおよびクロック信号ＣＬＫは、チップ１〜チップ３のそれぞれに共通して入力される。スタートパルス信号ＴＲが入力されると、個々のチップに配列された素子はクロック信号ＣＬＫに同期して、出力信号ＯＳを発信できるようになっている。
【００２１】
Ｔｉｎ信号およびＴｏｕｔ信号は、チップ１〜チップ３のＯＳ出力を順番に行うための管理信号である。チップ１のＴｉｎ信号はＶｃｃに接続され、チップ１のＴｏｕｔ信号はチップ２のＴｉｎと接続され、チップ２のＴｏｕｔ信号はチップ３のＴｉｎ信号と接続されている。個々の画素からの出力はチップ１の端部から順番に行われ、チップ１の全ての画素の出力が完了する直前に、チップ１のＴｏｕｔからパルス信号が発信され、Ｔｉｎとしてチップ２に入力される。チップ２ではＴｉｎのパルス入力をトリガーとして、個々の画素の出力を開始する。同様に、チップ２の全ての画素からの出力が完了する直前に、チップ２のＴｏｕｔからパルスが発信されＴｉｎとしてチップ３に入力される。そして、チップ３ではＴｉｎのパルス入力をトリガーとして、個々の画素の出力を開始する。出力信号ＯＳは、全チップ全画素共通のラインを通り、チップ１から順番に、Ｖｏｕｔ信号として出力される。
【００２２】
図５は、１つのチップに構成されるＣＭＯＳイメージセンサの回路図である。フォトダイオードを備えた画素４０１が複数個配置され、画素４０１のそれぞれには列アンプ４０６が接続されている。本実施形態のＣＩＳユニット３００では、約５０００個の画素４０１が３００ｐｐｉ（ピクセル／インチ）の配列密度でＡ方向に配列しているものとする。すなわち、３つのチップを配列して１つのＣＩＳユニット３００を構成する本実施形態においては、１つのチップに約１７００個の画素４０１が配列していることになる。
【００２３】
タイミング信号生成ブロック４０２は、入力されるクロック信号ＭＣＫに同期して、リセット信号とクランプ信号を時間をずらして各画素に発信する。リセット信号により、画素４０１に配備されているフォトダイオードはリセットされ、その後クランプ信号が入力されるまで電荷を蓄電する。蓄電された電荷は、タイミング信号生成ブロックによるＰＣＯＲ信号の発信に伴って、列アンプ４０６に移動する。
【００２４】
ＯｕｔＥｎｂ信号は、当該チップの信号出力のＯＮ／ＯＦＦを切り替えるための信号であり、Ｔｉｎが入力されたタイミングから最後の画素の出力が完了するまではＯＮ状態が維持される。
【００２５】
各画素に対応して設けられているスイッチ（ＳＲ０〜ＳＲｎ）は、シフトレジスタ４０３を介して順番にＯＮ／ＯＦＦが切り替えられ、その出力信号は出力アンプ４０９で増幅され、出力信号ＯＳとして出力される。この際、出力アンプ４０９のプラス側は個々の画素がＬＥＤ発光時に得られた電荷が入力され、マイナス側は非発光時に得られたノイズ電荷が入力される。結果、出力アンプ４０９から出力される電荷は、これらの差分すなわちノイズが除去されたものとなる。
【００２６】
チップ内の全ての画素についてＯＳ信号の出力が完了すると、シフトレジスタ４０３よりＴｏｕｔにパルスが発信され、次のチップではＴｉｎ信号にてパルス入力が確認され、端部の画素よりＯＳ信号の出力が開始される。
【００２７】
既に説明したように、ＣＩＳユニット３００の両端近傍の数画素については、各モジュールの初期化や解像度の設定などを行う期間とするため、列アンプからの出力を無効としている。以下、このような領域を無効画素領域と称する。本実施形態のように３つのチップを配列させてＣＩＳユニット３００を構成する場合、チップ１の先頭から連続する所定数の画素（ここでは数十画素）とチップ３の後端から連続する所定数の画素（ここでは数十画素）が無効画素領域となる。検出信号生成回路４１２は、この無効画素領域の信号出力期間を利用して、イメージセンサの種類を示すための特徴的な電圧パルス信号を発信する。
【００２８】
図６は、出力アンプ４０９への入力および出力を詳しく説明するための図である。出力アンプ４０９のマイナス側は非発光時に得られたノイズ電荷を入力するためのＣＨＮ信号が接続されている。一方、プラス側は個々の画素がＬＥＤ発光時に得られた電荷を入力するためのＣＨＳ信号のほか、基準電圧Ｖｅｒｆおよび検出信号生成回路４１２に設けられた電圧Ｖｘが接続されている。コンデンサＣ１とＣ１´およびＣ２とＣ２´とＣ２´´はそれぞれ等しい容量を有する。
【００２９】
有効画素領域については、プラス側に発光時に得られる検出信号ＣＨＳが、マイナス側に非発光時に得られるノイズ信号ＣＨＮが入力され、出力アンプ４０９からは、ノイズが除去された検出信号が出力信号ＯＳとして発信される。一方、無効画素領域については、検出信号ＣＨＳおよびノイズ信号ＣＨＮの入力はＯＦＦとなり、出力アンプ４０９のプラス側には基準電圧Ｖｒｅｆと電圧Ｖｘが接続される。但し、電圧ＶｘについてはＰＩＤによって印加のＯＮ／ＯＦＦが選択的に切り替えられる。つまり、出力アンプ４０９の出力信号ＯＳの電圧をＶｉｄとすると、ＰＩＤがＯＮの場合は、Ｖｉｄ＝Ｖｒｅｆ＋Ｖｘとなり、ＰＩＤがＯＦＦの場合は、Ｖｉｄ＝Ｖｒｅｆとなる。
【００３０】
図７は、ＣＩＳユニット３００における入出力を説明するためのタイミングチャートである。クロック信号（ＭＣＫ）およびスタートパルス信号（ＴＲ）は、タイミングジェネレータ２０５より入力される。スタートパルス信号（ＴＲ）は、ＣＩＳユニット３００に配列された全画素の検出を端部から順番にスタートさせるための信号であり、ＴＲとＴＲの間は全ての画素が１回ずつ検出を行う期間すなわち１ライン分の読取動作に係る時間に相当する。上記検出は、クロック信号（ＭＣＫ）に同期して行われる。
【００３１】
ＯｕｔＥＮ１、ＯｕｔＥＮ２、およびＯｕｔＥＮ３は、チップ１〜チップ３の出力を有効とするか否かを設定するための信号である。スタートパルス信号（ＴＲ）が入力されると、まずＯｕｔＥＮ１がＯＮ、ＯｕｔＥＮ２およびＯｕｔＥＮ３はＯＦＦとなり、チップ１の出力を有効、チップ２および３の出力を無効とする。チップ１の有効画素の出力が全て終了する直前にシフトレジスタよりＴｏｕｔが発信され、これがチップ１の有効画素出力が終了する合図となる。Ｔｏｕｔの発信に伴ってチップ２にＴｉｎが発信され、ＯｕｔＥＮ２がＯＮ、ＯｕｔＥＮ１およびＯｕｔＥＮ３はＯＦＦの状態に切り替わる。更に、チップ２のシフトレジスタよりＴｏｕｔが発信されると、これがチップ２の有効画素出力が終了する合図となる。これに伴ってチップ３に対するＴｉｎが発信され、ＯｕｔＥＮ３がＯＮ、ＯｕｔＥＮ１およびＯｕｔＥＮ２はＯＦＦの状態に切り替わる。このように、各チップのシフトレジスタ４０３およびチップ間のＴｏｕｔ→Ｔｉｎの連結動作によって、ＣＩＳユニット３００に配列する全画素の出力が順番に行われるようになっている。
【００３２】
出力アンプ４０９からの出力信号ＯＳを見ると、有効画素領域については、図６を用いて既に説明したように、個々の画素の検出信号がノイズが除去された状態で出力されており、その値は画素によって様々である。一方、チップ１の最初の数十画素領域およびチップ３の最後の数十画素領域に相当する無効画素領域については、基本的に基準電圧Ｖｒｅｆが維持されている。図では、チップ１の最初の数十画素に対応する領域を第１無効領域、チップ３の最後の数十画素に対応する領域を第２無効領域として示している。
【００３３】
本実施形態では第１無効領域において、検出信号生成回路４１２のＰＩＤをＯＮにするタイミングを設け、そのタイミングで更にＶｘを基準電圧Ｖｒｅｆに対し印加するようにしている。そして、Ｖｘの値やＰＩＤのＯＮ／ＯＦＦを切り替えるタイミングに、ＣＩＳの種類に１対１で対応するような特徴（パターン）を持たせることにより、第１無効画素領域での出力信号ＯＳからＣＩＳの種類を判断できるようにしている。以下、様々なパターンを例に、ＣＩＳユニット３００を判別する方法を説明する。
【００３４】
（実施例１）
図８は、実施例１で使用する２つのＣＩＳユニットＡおよびＣＩＳユニットＢの入出力を説明するためのタイミングチャートである。図において、ＯＳ１はＣＩＳユニットＡの出力信号、ＯＳ２はＣＩＳユニットＢの出力信号をそれぞれ示している。ここでは、種類の異なるＣＩＳユニットＡとＣＩＳユニットＢが搭載可能な画像読取装置において、ＣＩＳユニットＡとＣＩＳユニットＢのいずれが搭載されているかを判断する場合を示している。
【００３５】
再度図６を参照する。本実施例において、ＣＩＳユニットＡの検出信号生成回路４１２では、電圧Ｖｘ１が接続され、第１無効画素領域内の所定のタイミングでＰＩＤがＯＮにされる。その結果、図８のＯＳ１に見るように、第１無効画素領域内では基本的にＶｉｄ１＝Ｖｒｅｆが維持される中、上記所定のタイミングに相当するタイミングでＶｉｄ１＝Ｖｒｅｆ＋Ｖｘ１となっている。
【００３６】
一方、ＣＩＳユニットＢの検出信号生成回路４１２では、Ｖｘ１よりも高い電圧Ｖｘ２が接続されるものとする。そして、第１無効画素領域内の上記所定のタイミングでＰＩＤがＯＮにされる。その結果、図８のＯＳ２に見るように、第１無効画素領域内では基本的にＶｉｄ２＝Ｖｒｅｆが維持される中、上記所定のタイミングに相当するタイミングでＶｉｄ２＝Ｖｒｅｆ＋Ｖｘ２となる。すなわちＰＩＤがＯＮにされるタイミングにおいて、ＣＩＳユニットＢが搭載されている場合はＣＩＳユニットＡが搭載されている場合よりも、大きな電圧値の出力信号ＯＳが確認される。
【００３７】
図９は、これら出力信号の特徴から、ＣＩＳユニットの種類を判断する処理を説明するためのフローチャートである。本処理は、ＭＦＰ装置１００の電源がＯＮされたタイミングにおいて、図３で説明したＣＰＵ２０１が、ＲＯＭ２０２に格納されたプログラムおよびパラメータに従って実行される。
【００３８】
本処理が開始されると、まずステップＳ１０１にて、ＣＰＵ２０１はＣＩＳユニット３００の電源をＯＮにする。この結果、タイミングジェネレータ２０５より、スタートパルス（ＴＲ）およびクロックパルス（ＭＣＫ）が発信され、ＣＩＳユニット３００からは出力信号ＯＳが発信される。
【００３９】
再度図３を参照するに、これら出力信号ＯＳのうち、第１無効領域に相当する画素の出力信号ＯＳは、無効画素領域専用のメモリ領域２１１に記憶される。ステップＳ１０２において、ＣＰＵ２０１は、ＭａｘＭｉｎ−Ｄｅｔｅｃｔブロック２１２を用い、無効画素領域専用のメモリ領域２１１に記憶された複数の出力信号の中から最大出力信号値を選出し、これをＭａｘレジスタ２１３に格納する。このとき、搭載されているＣＩＡユニットがＣＩＳユニットＡである場合、図８に示すように、最大出力信号値はＶｉｄ１となる。また、搭載されているＣＩＡユニットがＣＩＳユニットＢである場合、最大出力信号値はＶｉｄ２となる。
【００４０】
ステップＳ１０３において、ＣＰＵ２０１は、ＭａｘＭｉｎ−Ｄｅｔｅｃｔブロック２１２を用い、無効画素領域専用のメモリ領域２１１に記憶された複数の出力信号の中から最小出力信号値を選出し、これをＭｉｎレジスタ２１４に格納する。本実施例において、最小出力信号値は、搭載されているＣＩＡユニットの種類に係らずＶｒｅｆとなる。
【００４１】
ステップＳ１０４において、ＣＰＵ２０１は、Ｍａｘレジスタ２１３に格納された最大出力信号値とＭｉｎレジスタ２１４に格納された最小出力信号値を読み出し、これらの差分ｄが、予めＲＯＭ２０２に記憶されている所定の閾値Ｔｈより小さいか否かを判断する。ここで、閾値Ｔｈは、再度図８を参照するに、ＯＳ１の第１無効画像領域で検出される電圧値Ｖｄ１と基準電圧Ｖｒｅｆの差よりも大きく、ＯＳ２の第１無効画像領域で検出される電圧値Ｖｄ２と基準電圧Ｖｒｅｆの差よりも小さい値に設定されているものとする。
【００４２】
従って、ＣＩＳユニットＡの場合、ステップＳ１０４で得られる差分はｄ＝Ｖｄ１−Ｖｒｅｆ＜Ｔｈとなり、ステップＳ１０５に進み、搭載されているＣＩＡユニットがＣＩＳユニットＡであると判定される。一方、ＣＩＳユニットＢの場合、ステップＳ１０４で得られる差分はｄ＝Ｖｄ２−Ｖｒｅｆ＞Ｔｈとなり、ステップＳ１０７に進み、搭載されているＣＩＡユニットがＣＩＳユニットＢであると判定される。
【００４３】
その後ステップＳ１０６およびステップＳ１０７において、それぞれの種類に対応した制御信号（スタート信号ＴＲやクロック信号ＭＣＫの周期）の設定が行われ、読取装置はスタンバイ状態となる。以上で本処理は終了する。
【００４４】
以上説明したように、本実施例によれば、ＣＩＳの種類に対応づけられた電圧値を有するパルスを、第１無効画素領域内の所定のタイミングで印加することにより、現在搭載されているＣＩＳユニットの種類を簡潔に判断することが可能となる。
【００４５】
なお、図８では、ＣＩＳユニットＡのための電圧Ｖｘ１、ＣＩＳユニットＢのための電圧Ｖｘ２において、０＜Ｖｘ１＜Ｖｘ２としたが、低いほうの電圧Ｖｘ１は０としても構わない。この場合、ステップＳ１０２で取得される最大出力値もステップＳ１０３で取得される最小出力値のいずれもＶｒｅｆとなり、ステップＳ１０４で求められる差分ｄは、ｄ＝Ｖｒｅｆ−Ｖｒｅｆ＝０となる。結果、ｄ＝０＜Ｔｈであるので、搭載されているＣＩＳユニットの種類の判別や制御信号の設定は正しく実行される。
【００４６】
（実施例２）
図１０は、実施例２で使用する２つのＣＩＳユニットＡおよびＣＩＳユニットＢの入出力を説明するためのタイミングチャートである。図において、ＯＳ１はＣＩＳユニットＡの出力信号、ＯＳ２はＣＩＳユニットＢの出力信号をそれぞれ示している。
【００４７】
再度図６を参照するに、本実施例では、ＣＩＳユニットＡの検出信号生成回路４１２でも、ＣＩＳユニットＢの検出信号生成回路４１２でも、等価の電圧Ｖｘが接続される。但し、第１無効画素領域内において、ＣＩＳユニットＢの検出信号生成回路４１２のＰＩＤは、ＣＩＳユニットＡの検出信号生成回路４１２のＰＩＤよりも遅れたタイミングでＯＮにされる。その結果、図８のＯＳ１およびＯＳ２に見るように、第１無効画素領域内では基本的にＶｉｄ１＝Ｖｒｅｆが維持される中、ＣＩＳユニットＡでは相対的に速いタイミングで、ＣＩＳユニットＢでは相対的に遅いタイミングで、それぞれの最大出力信号値が検出される。
【００４８】
本実施例においても図９に示したフローチャートを利用することが出来る。この場合、ステップＳ１０２およびステップＳ１０３では、最大出力値が確認されたタイミングを取得する。そして、ステップＳ１０４では、取得したタイミングが所定の閾値タイミングよりも速いタイミングであるか遅いタイミングであるかを判断する。この際、閾値タイミングＴｈは、ＯＳ１の第１無効画像領域で検出される最大出力値が確認されるタイミングよりも遅く、ＯＳ２の第１無効画像領域で検出される最大出力値が確認されるタイミングよりも早いタイミングに設定されている。
【００４９】
従って、搭載されているのがＣＩＳユニットＡである場合、ステップＳ１０４では、最大出力値が確認されたタイミングは閾値タイミングよりも速いと判断され、ステップＳ１０５に進み、ＣＩＳユニットＡであると判定される。一方、搭載されているのがＣＩＳユニットＢである場合、ステップＳ１０４では、最大出力値が確認されたタイミングは閾値タイミングよりも遅いと判断され、ステップＳ１０７に進み、ＣＩＳユニットＢであると判定される。
【００５０】
ここでは、第１無効画素領域内において、ＣＩＳユニットＡでもＣＩＳユニットＢでも、検出信号生成回路４１２のＰＩＤは基本的にＯＦＦに設定され、互いに異なるタイミングで、ＯＮとする場合について説明した。しかし、ＰＩＤによるＯＮとＯＦＦは図１１に示すように逆の関係とすることも出来る。すなわち、基本的にＶｉｄ＝Ｖｒｅｆ＋Ｖｘが維持される中、ＣＩＳユニットＡでは相対的に速いタイミングで最小出力信号値（Ｖｒｅｆ）が検出され、ＣＩＳユニットＢでは相対的に遅いタイミングで最小出力信号値（Ｖｒｅｆ）が検出されるようにしても良い。
【００５１】
（実施例３）
図１２は、実施例３で使用する２つのＣＩＳユニットＡおよびＣＩＳユニットＢの入出力を説明するためのタイミングチャートである。図において、ＯＳ１はＣＩＳユニットＡの出力信号、ＯＳ２はＣＩＳユニットＢの出力信号をそれぞれ示している。
【００５２】
再度図６を参照するに、本実施例では、ＣＩＳユニットＡの検出信号生成回路４１２でも、ＣＩＳユニットＢの検出信号生成回路４１２でも、等価の電圧Ｖｘが接続される。但し、第１無効画素領域内において、ＣＩＳユニットＡのＰＩＤが１度だけＯＮにされるのに対し、ＣＩＳユニットＢのＰＩＤは２回ＯＮにされる。その結果、図１２のＯＳ１およびＯＳ２に見るように、第１無効画素領域内において、ＣＩＳユニットＡでは最大出力信号値が１つだけ検出される。一方、ＣＩＳユニットＢでは、最大出力信号値が２回検出される。
【００５３】
本実施例においても図９に示したフローチャートを利用することが出来る。この場合、ステップＳ１０２およびステップＳ１０３では、第１無効画素領域内において、最大出力値が確認された回数を取得する。そして、ステップＳ１０４では、取得した回数に基づいて、ＣＩＳユニットの種類を判断する。
【００５４】
つまり、搭載されているＣＩＡユニットがＣＩＳユニットＡである場合、ステップＳ１０４では、最大出力値が確認された回数は１回であると判断され、ステップＳ１０５に進み、ＣＩＡユニットがＣＩＳユニットＡであると判定される。一方、搭載されているＣＩＡユニットがＣＩＳユニットＢである場合、ステップＳ１０４では、最大出力値が確認された回数は２回であると判断され、ステップＳ１０７に進み、ＣＩＡユニットがＣＩＳユニットＢであると判定される。
【００５５】
以上説明したように本発明によれば、第１無効画素領域において、ＣＩＳの種類に対応づけられた特徴的なパターンで電圧を印加することにより、特別なシーケンスを設けなくても、使用しようとするイメージセンサの種類を簡潔な方法で判断することが可能となる。
【００５６】
なお、以上では、第１や第２の無効画素領域をＣＩＳユニット３００の種類によらず一定幅として説明したが、ＣＩＳを構成するセンサチップによって内部モジュールの仕様は変わるので、これに伴い無効画素領域の幅も様々に変化させても良い。
【００５７】
また、以上では、１つの画像読取装置に複数種類のＣＩＳユニットが搭載可能な場合について説明したが、本発明の判別構成はこのような用途に限られるものではない。例えば、向上での組み立てラインにおいて、搭載しようとしているＣＩＳユニットが正規のＣＩＳユニットか否かを判断する場合においても、本発明は有効に機能する。
【符号の説明】
【００５８】
２００    読取装置
３００    ＣＩＳセンサユニット
４０１    画素
４１２    検出信号生成回路
【図１】
2016039481.tif 000003
【図２】
2016039481.tif 000004
【図３】
2016039481.tif 000005
【図４】
2016039481.tif 000006
【図５】
2016039481.tif 000007
【図６】
2016039481.tif 000008
【図７】
2016039481.tif 000009
【図８】
2016039481.tif 000010
【図９】
2016039481.tif 000011
【図１０】
2016039481.tif 000012
【図１１】
2016039481.tif 000013
【図１２】
2016039481.tif 000014