(57)【要約】【課題】半導体装置の識別情報を容易に取得する。【解決手段】半導体装置ＰＫＧ１の、配線基板の実装面に形成された複数のランドＬＤのうちのランドＬＤｃ１およびランドＬＤｃ２は、それぞれヒューズ配線Ｗｆｓに接続される。ヒューズ配線Ｗｆｓは、ランドＬＤｃ１とランドＬＤｃ２とを接続する配線経路の途中で断線しており、断線した部分に形成される溶断部ＮＣ１および溶断部ＮＣ２は、互いに対向し、かつ、互いに離間している。これにより、ヒューズ配線Ｗｆｓには、ランドＬＤｃ１とランドＬＤｃ２の間の導通を確認することにより取得可能な１ビット分の識別情報が記録される。【選択図】図８
2016039266.tif 000002
【特許請求の範囲】
【請求項１】
第１面、前記第１面とは反対側の第２面、および前記第２面に形成された複数のランドを有する配線基板と、
前記配線基板の前記第１面上に搭載された半導体チップと、
を含み、
前記複数のランドは、第１ヒューズ配線が接続される第１ランドと、第２ヒューズ配線が接続される第２ランドと、を有し、
前記第１ヒューズ配線は、前記第１ランドと連結される第１連結部、および前記第１連結部の反対側に位置する第１溶断部、を有し、
前記第２ヒューズ配線は、前記第１溶断部と対向する位置に第２溶断部を有し、
前記第１溶断部と前記第２溶断部は、互いに対向し、かつ、離間している、半導体装置。
【請求項２】
請求項１において、
前記第２ヒューズ配線は、前記第２ランドと連結される第２連結部、および前記第２連結部の反対側に位置する前記第２溶断部を有し、
前記第１ヒューズ配線および前記第２ヒューズ配線は、前記第１ランドと前記第２ランドの間に設けられる、半導体装置。
【請求項３】
請求項２において、
前記複数のランドのうち、前記第１ランドと前記第２ランドとは、互いに隣り合って設けられる、半導体装置。
【請求項４】
請求項１において、
前記複数のランドは、第３ヒューズ配線が接続される第３ランドを含み、
前記第３ヒューズ配線は、前記第３ランドと連結される第３連結部を有し、かつ、前記第３連結部の反対側が前記複数のランドのうちのいずれか一つに接続される、半導体装置。
【請求項５】
請求項４において、
前記第３ヒューズ配線は、前記第３ランドと前記第１ランドの間に設けられ、前記第３ランドと連結される第３連結部の反対側が前記第１ランドに連結される、半導体装置。
【請求項６】
請求項１において、
前記第１ランドには、前記第１ヒューズ配線を含む複数のヒューズ配線が連結される、半導体装置。
【請求項７】
請求項１において、
前記複数のランドは、第１配線を介して前記半導体チップと電気的に接続される第１電極ランドを含み、
前記配線基板は、前記複数のランドおよび前記第１配線が形成された第１配線層を有し、
前記第１ヒューズ配線および前記第２ヒューズ配線のそれぞれの配線幅は、前記第１配線の配線幅よりも細い、半導体装置。
【請求項８】
請求項１において、
前記第１ランドには、前記第１ランドから前記配線基板の周縁部に向かって延びる第１給電線が連結され、
前記配線基板は、前記複数のランドおよび前記第１給電線が形成された第１配線層を有し、
前記第１ヒューズ配線および前記第２ヒューズ配線のそれぞれの配線幅は、前記第１給電線の配線幅よりも細い、半導体装置。
【請求項９】
請求項１において、
前記第２ランドは、第１配線を介して前記半導体チップと電気的に接続され、
前記配線基板は、前記複数のランドおよび前記第１配線が形成された第１配線層を有し、
前記第１ヒューズ配線および前記第２ヒューズ配線のそれぞれの配線幅は、前記第１配線の配線幅よりも細い、半導体装置。
【請求項１０】
請求項９において、
前記第２ランドには、前記半導体チップに形成された回路を駆動する電源電位または基準電位が供給される、半導体装置。
【請求項１１】
請求項１において、
前記配線基板の前記第２面は四角形から成り、
前記第１ランドおよび前記第２ランドは、前記複数のランドのうちの他のランドと比較して、前記第２面が有する第１角部に最も近い位置に設けられる、半導体装置。
【請求項１２】
請求項１において、
前記第１溶断部および前記第２溶断部は、前記配線基板の前記第２面に形成された第１絶縁膜に覆われる、半導体装置。
【請求項１３】
請求項１において、
前記複数のランドは、前記半導体チップと電気的に接続される第１電極ランドを含み、
前記第１電極ランドには、半田ボールが接続され、
前記第１ランドおよび前記第２ランドは、前記半導体チップと電気的に分離され、かつ前記半田ボールが接続されない、半導体装置。
【請求項１４】
請求項１において、
前記配線基板は、前記第２面において、前記複数のランドが形成されていない領域に形成されるインデックスマークを有する、半導体装置。
【請求項１５】
請求項１において、
前記配線基板は、前記複数のランド、前記第１ヒューズ配線、および前記第２ヒューズ配線が形成された第１配線層と、前記第１配線層よりも前記第１面側に形成された第２配線層と、を有し、
前記第２ヒューズ配線は、前記第２配線層に形成された第２配線層配線を介して前記第２ランドに接続される、半導体装置。
【請求項１６】
請求項１５において、
平面視において、前記第１ランドと前記第２ランドの間に、前記第１ランドおよび前記第２ランド以外のランドが設けられる、半導体装置。
【請求項１７】
請求項１６において、
前記第２ヒューズ配線は、第１ビアランドに連結される第２連結部、および前記第２連結部の反対側に位置する前記第２溶断部を有し、
前記第１ビアランドと前記第２配線層配線とは、第１ビア配線を介して接続される、半導体装置。
【請求項１８】
請求項１７において、
前記第２ランドは、第１配線層配線を介して第２ビアランドに接続され、
前記第２ビアランドと前記第２配線層配線とは、第２ビア配線を介して接続され、
前記複数のランドは、第３ヒューズ配線を介して第３ビアランドに接続される第３ランドを含み、
前記第３ビアランドは、前記第２配線層配線を介して前記第２ランドに接続され、
前記第２ビアランド、前記第３ビアランド、前記第３ヒューズ配線、および前記第１配線層配線は、それぞれ前記第１配線層に形成され、
前記第１配線層配線の配線幅は、前記第１ヒューズ配線、前記第２ヒューズ配線、および前記第３ヒューズ配線のそれぞれの配線幅よりも大きい、半導体装置。
【請求項１９】
以下の工程を含む半導体装置の製造方法：
（ａ）第１面、前記第１面とは反対側の第２面、および前記第２面に形成された複数のランドを有する配線基板と、前記配線基板の前記第１面上に搭載された半導体チップと、を備えた被検査体を、テストソケットの収納部内に固定し、前記テストソケットの複数の接触端子を前記被検査体の複数のランドにそれぞれ電気的に接続する工程；
ここで、
前記複数のランドは、第１ランドと、ヒューズ配線を介して前記第１ランドと電気的に接続された第２ランドと、を有し、
（ｂ）前記（ａ）工程の後、前記複数の接触端子を介して前記半導体チップに電流を供給することで前記被検査体を検査する工程；
（ｃ）前記（ｂ）工程の後、前記第１ランドおよび前記第２ランドのうちの一方から他方に向かって電流を供給することで、前記ヒューズ配線の途中を断線させる工程。
【請求項２０】
以下の工程を含む半導体装置の製造方法：
（ａ）第１面、前記第１面とは反対側の第２面、および前記第２面に形成された複数のランドを有する配線基板と、前記配線基板の前記第１面上に搭載された半導体チップと、を備えた被検査体を、テストソケットの収納部内に固定し、前記テストソケットの複数の接触端子を前記被検査体の複数のランドにそれぞれ電気的に接続する工程；
ここで、
前記複数のランドは、第１ランドと、ヒューズ配線を介して前記第１ランドと電気的に接続された第２ランドと、を有し、
（ｂ）前記（ａ）工程の後、前記複数の接触端子を介して前記半導体チップに第１電流を供給することで前記被検査体を検査する工程；
（ｃ）前記（ｂ）工程の後、前記第１ランドおよび前記第２ランドのうちの一方から他方に向かって、前記第１電流よりも電流値の高い第２電流を供給することで、前記ヒューズ配線の途中を断線させる工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、配線基板上に半導体チップが搭載された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
特開２０１０−２１２５３７号公報（特許文献１）には、半田ボールが配置されるランドと半田ボールが配置されないランドが混在する配線基板に、半導体チップが搭載された半導体装置が形成されている。
【０００３】
また、特開２００７−２７２８７号公報（特許文献２）には、ＮＳＭＤ構造のランドに、相互に１８０°対象の位置に設けられた２本の配線を接続した構造が記載されている。
【０００４】
また、特開平１１−８３２７号公報（特許文献３）には、リードフレームや半導体装置の封止体に半導体チップの識別コード（ウェハ番号やウェハ内のチップの位置に関する情報）であるバーコードを付与する半導体装置の製造方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２１２５３７号公報
【特許文献２】特開２００７−２７２８７号公報
【特許文献３】特開平１１−８３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、半導体チップ（または半導体装置）の識別情報（識別コード）として、例えば上記特許文献３のように暗号化された図形情報（バーコード、二次元コード、等）を用いた場合、この識別情報を取得するために、まず、暗号化された図形情報を読み取り、さらに、読み取った図形情報を解読（デコード）する必要がある。すなわち、図形情報に対応した読み取り装置およびデコーダが必要になる。したがって、簡単に半導体装置の識別情報を取得することが難しい。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による半導体装置は、配線基板の実装面に形成された複数のランドのうちの一部にヒューズ配線を接続し、識別情報取得用のランドとして利用するものである。
【発明の効果】
【０００９】
上記一実施の形態によれば、半導体装置に形成された複数の識別情報取得用のランドの導通を確認することで簡単に半導体装置の識別情報を取得できる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態の半導体装置のチップ搭載面側を示す上面図である。
【図２】図１に示す半導体装置の実装面側を示す下面図である。
【図３】図１のＡ−Ａ線に沿った断面図である。
【図４】図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。
【図５】図２のＡ部の拡大平面図である。
【図６】図５のＡ−Ａ線に沿った拡大断面図である。
【図７】図５のＢ−Ｂ線に沿った拡大断面図である。
【図８】図５に示す複数のヒューズ配線のうちの一つをさらに拡大して示す拡大平面図である。
【図９】図１〜図８を用いて説明した半導体装置の組立工程のフローを示す説明図である。
【図１０】図９に示す基材準備工程で準備する配線基板の実装面側を示す平面図である。
【図１１】図１０のＡ−Ａ線に沿った拡大断面図である。
【図１２】図１１に示す配線基板に半導体チップを搭載した状態を示す断面図である。
【図１３】図１１に示す半導体チップの製造情報を半導体ウエハの状態で半導体チップに記録する様子を模式的に示す説明図である。
【図１４】図１１に示す半導体チップと配線基板の端子を、ワイヤを介して電気的に接続した状態を示す拡大断面図である。
【図１５】図１３に示す半導体チップおよび複数のワイヤを樹脂で封止した状態を示す拡大断面図である。
【図１６】図１５に示す配線基板の複数のランドに半田ボールを接合した状態を示す断面図である。
【図１７】図９に示す電気試験工程を行う試験装置の構成を模式的に示す説明図である。
【図１８】図１７に示す試験装置のソケット周辺を拡大して示す要部拡大断面図である。
【図１９】図９に示すヒューズカット工程において、複数のヒューズ配線のうちの一部に、選択的に溶断電流を流す様子を模式的に示す説明図である。
【図２０】図５に対する変形例を示す拡大平面図である。
【図２１】図２０のＡ−Ａ線に沿った拡大断面図である。
【図２２】図５に対する変形例である半導体装置が有する識別情報取得用の配線経路を模式的に示す説明図である。
【図２３】図２２に示す識別情報取得用の配線経路の断面構造を示す拡大断面図である。
【図２４】図２２に示す識別情報取得用の配線経路の断面構造を示す拡大断面図である。
【発明を実施するための形態】
【００１１】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１２】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Ｃｕ層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１３】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１４】
また、本願では、平面や側面という用語を用いるが、半導体チップの半導体素子形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。
【００１５】
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面、または配線基板のチップ搭載面側の平面を上面、上面とは反対側に位置する面を下面として記載する。
【００１６】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１７】
本願において、「コード」などを「読み取る」という用語を用いる場合には、「コード」の画像情報を取得した後、取得した画像情報に基づいて「復号（デコード）」処理を行い、暗号化前の情報を取得するという意味で用いる。
【００１８】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１９】
（実施の形態）
以下の実施の形態で説明する技術は、配線基板上に半導体チップが搭載された半導体装置に広く適用することができる。本実施の形態では、一例として、配線基板の実装面側にボール状の外部端子が行列状に配置された、ＢＧＡ（Ball Grid Array）型の半導体装置に適用した実施態様について説明する。
【００２０】
＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１〜図４を用いて説明する。図１は本実施の形態の半導体装置のチップ搭載面側を示す上面図である。また、図２は、図１に示す半導体装置の実装面側を示す下面図である。また、図３は、図１のＡ−Ａ線に沿った断面図である。また、図４は、図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。
【００２１】
なお、図２に示す複数の外部端子である複数のランドＬＤには、半田ボールＳＢが接続された端子（ランドＬＤｅ）と半田ボールＳＢが接続されず、ランドＬＤが露出した端子が含まれる。またランドＬＤが露出した端子には、組立の完了後、あるいは半導体装置ＰＫＧ１の完成後に、半導体装置ＰＫＧ１の電気的な検査を行うための検査用のランドＬＤｔと、半導体装置ＰＫＧ１の完成後に識別情報を取得するために利用する識別情報取得用のランド（情報取得用ランド、トレース用ランド）ＬＤｃが含まれる。図２では、半田ボールＳＢの有無、ランドＬＤｔ、およびランドＬＤｃの区別を見やすくするため、平面図であるが、ランドＬＤｔおよびランドＬＤｃにそれぞれ異なる種類のハッチングを付している。
【００２２】
本実施の形態の半導体装置ＰＫＧ１は、図３および図４に示すように、配線基板ＷＳ、配線基板ＷＳ上に搭載される半導体チップＣＰ、および半導体チップＣＰを封止する封止体ＭＲ（図１および図３参照）を有する。半導体チップＣＰと配線基板ＷＳに形成された複数の端子とは、例えば金（Ａｕ）や銅（Ｃｕ）などの導電性部材からなる複数のワイヤＢＷを介して、それぞれ電気的に接続されている。また、図２に示すように、配線基板ＷＳの実装面である下面ＷＳｂには、半導体チップＣＰと電気的に接続される複数のランドＬＤが形成され、複数のランドＬＤのうちの一部には、複数の半田ボール（半田材）ＳＢがそれぞれ接続される。ランドＬＤおよび半田ボールＳＢは、半導体装置ＰＫＧ１と実装基板（マザーボード）とを電気的に接続するための外部電極（外部接続端子）である。複数のランドＬＤおよび半田ボールＳＢは、下面ＷＳｂに行列状（マトリクス状）に配列されている。
【００２３】
上記したように、複数のランドＬＤには、組立の完了後、あるいは半導体装置ＰＫＧ１の完成後に、半導体装置ＰＫＧ１の電気的な検査を行うための検査用のランドＬＤｔと、半導体装置の完成後に識別情報を取得するために利用する識別情報取得用のランドＬＤｃが含まれる。ランドＬＤｔおよびランドＬＤｃはマトリクス上に配列される複数のランドＬＤのうち、最外周に配列されている。ランドＬＤｔおよびランドＬＤｃのレイアウトの詳細については、後述する。
【００２４】
また、図３に示すように、配線基板ＷＳは、上面（チップ搭載面、主面）ＷＳｔ、上面ＷＳｔの反対側に位置する下面（実装面、主面）ＷＳｂ、および上面ＷＳｔと下面ＷＳｂの間に位置する側面ＷＳｓを有する。配線基板ＷＳは、基材である絶縁層ＩＬに複数の端子ＢＦ、複数のランドＬＤ、および複数の端子ＢＦと複数のランドＬＤとを電気的に接続する複数の配線ＷＲが形成されたインタポーザである。図３に示す例では、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグからなるコア絶縁層ＩＬＣの上面および下面のそれぞれに、樹脂からなるビルドアップ絶縁層ＩＬＢが形成された、３層構造から成る。
【００２５】
また、配線基板ＷＳの上面ＷＳｔおよび下面ＷＳｂは、絶縁膜（ソルダレジスト膜、保護膜）ＳＲ１、ＳＲ２に覆われている。絶縁膜ＳＲ１、ＳＲ２は、配線基板ＷＳが有する複数の配線層のうち、最上層および最下層に形成される複数の配線ＷＲを覆うように形成される。絶縁膜ＳＲ１、ＳＲ２は、複数の配線ＷＲ間の短絡や、断線などを防止する保護膜である。絶縁膜（上面側絶縁膜）ＳＲ１は、配線基板ＷＳの最上面である上面ＷＳｔに、絶縁膜（下面側絶縁膜）ＳＲ２は、配線基板ＷＳの最下面である下面ＷＳｂに、それぞれ形成されている。
【００２６】
また、図４に示すように、配線基板ＷＳは、平面視において四角形を成す。配線基板ＷＳの上面ＷＳｔには、半導体チップＣＰを搭載するチップ搭載領域ＣＭＲが設けられる。なお、チップ搭載領域ＣＭＲは、半導体チップＣＰを搭載する予定領域であって、現実に目視可能な境界線が存在している必要はない。
【００２７】
本実施の形態では、チップ搭載領域ＣＭＲは、平面視において配線基板ＷＳの外形に沿った四角形を成し、例えば、上面ＷＳｔの略中央（中央部）に配置されている。チップ搭載領域ＣＭＲの周囲には、上面ＷＳｔに、複数の端子（ボンディングリード、ボンディングパッド）ＢＦが形成されている。複数の端子ＢＦは、ワイヤＢＷと配線基板ＷＳとを電気的に接続するためのボンディングパッドであって、例えば、銅（Ｃｕ）などの金属からなる。また、複数の端子ＢＦは、チップ搭載領域ＣＭＲの各辺に沿って配置されている。なお、本実施の形態では、チップ搭載領域ＣＭＲの各辺（換言すれば、半導体チップＣＰの各辺）に沿って、それぞれ１列で複数の端子ＢＦが配置されている。各端子ＢＦは、図３に示すように絶縁層ＩＬを覆う絶縁膜ＳＲ１に形成された開口部ＳＲｋ１において、絶縁膜ＳＲ１から露出している。
【００２８】
また、各端子ＢＦは、配線基板ＷＳが備える配線ＷＲを介して下面ＷＳｂに形成されたランド（端子、電極）ＬＤと電気的に接続される。詳しくは、配線基板ＷＳは、複数の配線層を有している。図３では、コア絶縁層ＩＬＣの上面、下面、上段側のビルドアップ絶縁層の上面、および下段側のビルドアップ層の下面に形成される配線層からなる４層の配線層を例示している。各配線層には、例えば、銅（Ｃｕ）からなる複数の配線ＷＲｓが形成され、上面ＷＳｔおよび下面ＷＳｂのうちの一方の面（本実施の形態では、上面ＷＳｔ）側から他方の面（本実施の形態では、下面ＷＳｂ）側に向かって形成されたビア配線（スルーホール配線、層間配線）ＷＲｖを介して各配線層の配線ＷＲｓが電気的に接続されている。
【００２９】
また、下面ＷＳｂに形成されるランドＬＤは、同じく下面ＷＳｂに形成された配線ＷＲｓと一体に形成されている。各ランドＬＤは、図３に示すように絶縁層ＩＬを覆う絶縁膜ＳＲ２に形成された、開口部ＳＲｋ２において、絶縁膜ＳＲ２から露出している。図３に示す例では、絶縁膜ＳＲ２のランドＬＤと重なる位置に、ランドＬＤよりも小さい開口部が形成され、ランドＬＤの一部が露出している。そして、複数のランドＬＤのうち、図３に示す検査用のランドＬＤｔおよび識別情報取得用のランドＬＤｃ以外のランドＬＤには、外部電極である複数の半田ボールＳＢが接合される。
【００３０】
なお、図３では、４層の配線層を有する配線基板を示している。詳しくは、実装面である下面ＷＳｂ側から順に、配線層ＷＬ１、配線層ＷＬ２、配線層ＷＬ３、および配線層ＷＬ４を備えている。配線層ＷＬ１には、複数のランドＬＤが形成されている。また配線層ＷＬ４には、複数の端子ＢＦが形成されている。また、配線層ＷＬ２および配線層ＷＬ３は、配線基板ＷＳの内部に形成され配線層なので、内層配線層と呼ばれる。
【００３１】
ただし、配線基板ＷＳの配線層数は４層には限定されず、例えば、２層構造、あるいは、６層構造以上にしても良い。配線層の数が増加すれば、配線を引き回すスペースを増加させることができるので、端子数が多い半導体装置に適用して有効である。一方、配線層数が少なくなれば、配線基板ＷＳの製造工程を簡単にできるので、製造効率が向上する。
【００３２】
次に、配線基板ＷＳ上に搭載される半導体チップＣＰについて説明する。図３に示すように本実施の形態の半導体チップＣＰは、表面（主面）ＣＰｔ、表面ＣＰｔの反対側に位置する裏面（主面）ＣＰｂ、およびこの表面ＣＰｔと裏面ＣＰｂとの間に位置する側面ＣＰｓを有している。また、図３に示すように半導体チップＣＰの平面形状（表面ＣＰｔ、裏面ＣＰｂの形状）は四角形からなる。半導体チップＣＰの表面ＣＰｔ上には、複数のパッド（電極、チップ電極）ＰＤが形成されている。複数のパッドＰＤは、半導体チップＣＰの各辺に沿って表面ＣＰｔ上の周縁部側にそれぞれ配置されている。
【００３３】
また、半導体チップＣＰの表面ＣＰｔには、それぞれダイオードやトランジスタなどの複数の半導体素子（回路素子）が形成され、半導体素子上に形成された図示しない配線（配線層）を介して、複数のパッドＰＤとそれぞれ電気的に接続されている。このように半導体チップＣＰは、表面ＣＰｔに形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。
【００３４】
なお、半導体チップＣＰの半導体素子形成面である表面ＣＰｔを持つ基材（半導体基板）は、例えば、シリコン（Ｓｉ）からなる。また、表面ＣＰｔ上の最表面には絶縁膜であるパッシベーション膜（図示は省略）が形成されており、複数のパッドＰＤのそれぞれの表面は、このパッシベーション膜に形成された開口部において、絶縁膜から露出している。
【００３５】
また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、このパッドＰＤの表面に、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜、あるいはこれらの積層膜などの金属膜を形成しても良い。
【００３６】
また、本実施の形態では、半導体チップＣＰは、裏面ＣＰｂと配線基板ＷＳの上面ＷＳｔとが対向する、所謂フェイスアップ実装方式により配線基板ＷＳに搭載される。半導体チップＣＰは、接着材ＤＢを介して上面ＷＳｔ上のチップ搭載領域ＣＭＲ（図４参照）に固定される。接着材ＤＢは、配線基板ＷＳの上面ＷＳｔに半導体チップＣＰをしっかりと固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を用いている。
【００３７】
また、図２および図３に示すように、半導体チップＣＰは複数のワイヤＢＷを介してそれぞれ配線基板ＷＳと電気的に接続されている。詳しくは、ワイヤＢＷの一方の端部は、半導体チップＣＰの表面ＣＰｔ上のパッドＰＤに接続され、他方は、配線基板ＷＳの端子ＢＦに接続されている。ワイヤＢＷは、例えば金（Ａｕ）からなり、パッドＰＤとの接続部分を第１ボンド側、端子ＢＦとの接続部分を第２ボンド側とする、所謂、正ボンディング方式により形成されている。ただし、図２に示すワイヤＢＷの接続方式は一例であって、変形例として、パッドＰＤとの接続部分を第２ボンド側、端子ＢＦとの接続部分を第１ボンド側とする、所謂、逆ボンディング方式でワイヤＢＷを形成しても良い。
【００３８】
次に、半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦを封止する封止体ＭＲについて説明する。図１に示すように、封止体ＭＲは、平面視において四つの主辺を有する四角形を成す。なお、図１に示す例では、封止体ＭＲの各角部は、テーパ形状になっている。このように封止体ＭＲの角部をテーパ形状にすることで封止体ＭＲの角部の損傷を抑制できる。このテーパ形状の部分を一辺として考えると、封止体ＭＲの平面形状は、図１に示す例では、八辺形になるが、テーパ形状の部分は主辺と比較して十分に小さいので、実質的には四辺形と見做すことができる。
【００３９】
また、封止体ＭＲは、上面ＭＲｔ、上面ＭＲｔとは反対側に位置する下面ＭＲｂ（図２参照）、および上面ＭＲｔと下面ＭＲｂの間に位置する四つの側面ＭＲｓを有している。図２に示す例では、封止体ＭＲは、配線基板ＷＳ上に形成されるので、封止体ＭＲの下面ＭＲｂは、配線基板ＷＳの上面ＷＳｔと対向する。封止体ＭＲの上面ＭＲｔは、実装面の反対側に位置する面なので、例えば、実装後に半導体装置ＰＫＧ１上に構造物を配置しない場合には、上面ＭＲｔは視認可能な面となる。
【００４０】
また、封止体ＭＲは、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤、およびシリカなど、多数のフィラ粒子を主成分とする絶縁性の樹脂体である。また、封止体ＭＲには、着色剤として、カーボン粒子が混入されている。
【００４１】
また、封止体ＭＲは、図２に示すようにパッケージ内部に配置される半導体チップＣＰ、および複数のワイヤＢＷと密着した状態で硬化している。つまり、封止体ＭＲは、半導体チップＣＰおよび複数のワイヤＢＷを保護する機能を有している。
【００４２】
また、本実施の形態の例では、封止体ＭＲは、配線基板ＷＳの上面ＷＳｔのうちの一部を覆うように形成されている。このため、図３に示すように封止体ＭＲの側面ＭＲｓと配線基板ＷＳの側面ＷＳｓは厚さ方向に重ならない。ただし、本実施の形態に対する変形例としては、配線基板ＷＳの上面ＷＳｔの全体が封止体ＭＲにより覆われていても良い。この場合、後述する個片化工程において、封止体ＭＲおよび配線基板ＷＳを一括して切断するので、封止体ＭＲの側面ＭＲｓと配線基板ＷＳの側面ＷＳｓは厚さ方向に重なる。
【００４３】
なお、図示は省略するが、図１に示す封止体ＭＲの上面ＭＲｔに、例えば製品型式などの情報を文字で記載した文字記号であるマークが形成されていても良い。あるいは、例えば、半導体チップＣＰ（図３参照）の製造時の情報などに紐付けされた番号などの情報を暗号化した図形記号であるコード（識別情報、暗号化識別情報）が形成されていても良い。上記マークや上記コードは、封止体ＭＲに、例えばレーザ光を照射し、上面ＭＲｔに凹凸を形成することで、目視あるいはカメラなどにより、識別可能にした刻印（engraved mark）である。
【００４４】
ただし、本実施の形態では、後述するように、複数のランドＬＤのうちの一部を、識別情報取得用のランドＬＤｃ（図２参照）として利用するので、上記したマークやコードは形成しなくても良い。
【００４５】
＜識別情報取得用のランドの詳細＞
次に、図２に示す複数のランドの詳細な構造について説明する。図５は、図２のＡ部の拡大平面図である。また、図６は、図５のＡ−Ａ線に沿った拡大断面図である。また、図７は、図５のＢ−Ｂ線に沿った拡大断面図である。また、図８は図５に示す複数のヒューズ配線のうちの一つをさらに拡大して示す拡大平面図である。
【００４６】
なお、図５では、ランドＬＤｔ、ランドＬＤｃ、および上記以外のランドＬＤの区別を見やすくするため、平面図であるが、ランドＬＤｔ、ランドＬＤｃおよびこれらに接続される配線に、図２と同様のハッチングを付している。また、図５および図８では、図６に示す絶縁膜ＳＲ２を取り除いた状態で示しているが、絶縁膜ＳＲ２に形成された開口部ＳＲｋ２の開口位置を示すため、開口部ＳＲｋ２の輪郭を二点鎖線で示している。
【００４７】
図２を用いて説明したように、本実施の形態の半導体装置ＰＫＧ１が有する複数のランドＬＤには、半導体装置ＰＫＧ１の完成後に識別情報を取得するために利用する識別情報取得用のランドＬＤｃが含まれる。ランドＬＤｃの数は、以下には限定されないが、図２に示す例では、配線基板ＷＳの下面ＷＳｂにおいて、四つの角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の近傍にそれぞれ三個ずつのランドＬＤｃが形成されている。
【００４８】
この識別情報取得用のランドＬＤｃは、図５に示すように、一対のランドＬＤｃの間にヒューズ配線（配線、識別情報取得用配線）Ｗｆｓが接続された構造になっている。ヒューズ配線Ｗｆｓは、ランドＬＤに接続される給電線Ｗｐｓや配線ＷＲｓと同様に、例えば銅などの金属材料をメッキ法により形成した導体パターンである。また、ヒューズ配線Ｗｆｓは、他の複数のランドＬＤなどを形成する際に一括して形成され、ヒューズ配線Ｗｆｓが形成された段階では、一対のランドＬＤｃはヒューズ配線Ｗｆｓを介して電気的に接続されている。
【００４９】
また、ヒューズ配線Ｗｆｓは、溶断電流（fusing current）以上の値の電流を流すことにより、選択的に溶断可能な導体パターンである。溶断電流とは、導電経路の一部を溶断するために必要なジュール熱を得る電流値であって、ヒューズ配線Ｗｆｓの抵抗値に応じて異なる値になる。例えば、図５に示す例のようにヒューズ配線Ｗｆｓの配線幅が、給電線Ｗｐｓや配線ＷＲｓの配線幅よりも小さい場合には、ヒューズ配線Ｗｆｓの配線抵抗が相対的に大きくなるので、ヒューズ配線Ｗｆｓを選択的に溶断し易くなる。一方、ヒューズ配線Ｗｆｓの配線幅が、給電線Ｗｐｓや配線ＷＲｓの配線幅よりと同じである場合には、配線ＷＲｓには溶断電流が流れず、かつ、ヒューズ配線Ｗｆｓに溶断電流が流れるようにすることで、ヒューズ配線Ｗｆｓを選択的に溶断することができる。
【００５０】
図５に示す例では、給電線Ｗｐｓや配線ＷＲｓの配線幅は例えば２５μｍ〜３０μｍ程度であるのに対し、ヒューズ配線Ｗｆｓの配線幅は、１８μｍ程度である。
【００５１】
このように、選択的に溶断することが可能なヒューズ配線Ｗｆｓを介して一対のランドＬＤｃを接続することにより、ヒューズ配線Ｗｆｓに情報を付与することができる。例えば図５に示すランドＬＤｃ１とランドＬＤｃ２との間の導通を確認し、導通しない場合には、“０”の信号、導通した場合には“１”の信号として認識することができる。つまり一対のランドＬＤｃ間に形成されたヒューズ配線Ｗｆｓに、１ビット分の識別情報を付与することができる。また、一つの数に複数のヒューズ配線Ｗｆｓを形成すれば、ヒューズ配線Ｗｆｓの数に応じて、ビット数、すなわち情報量を増大させることができる。
【００５２】
また、一対のランドＬＤｃ間の導通を確認することにより情報を取得する方法は、上記したように暗号化された図形情報から情報を取得する方法と比較して、簡単である。図６に示すように検査対象であるランドＬＤｃ１とランドＬＤｃ２に導通検査用の端子を接触させることで、容易に情報が取得できる。また、導通検査用の検査装置は、汎用品を用いることができる。また、例えば、複数のヒューズ配線Ｗｆｓのうちの一部のみの導通を確認すれば良い場合には、必要な情報が形成されたヒューズ配線Ｗｆｓのみを選択的に検査すれば良い。
【００５３】
本実施の形態では、複数のヒューズ配線Ｗｆｓが形成されており、この複数のヒューズ配線Ｗｆｓを用いて、例えば半導体チップＣＰ（図３参照）の製造情報を記録する。半導体チップＣＰの製造情報には、例えば、半導体チップＣＰを製造する際の半導体ウエハの製造ロット番号、あるいは半導体チップＣＰの半導体ウエハにおける座標情報などを含めることができる。また、半導体装置ＰＫＧ１に記録可能なビット数によっては、上記した半導体チップＣＰの製造情報を直接的に記録することができる。また、半導体装置ＰＫＧ１に記録可能なビット数が少ない場合には、半導体装置ＰＫＧ１には固有の製造番号などを記録して、半導体装置ＰＫＧ１の製造番号と半導体チップＣＰの製造情報とを紐付けて、図示しない管理サーバに登録しても良い。
【００５４】
以下、識別情報取得用のランドＬＤｃにヒューズ配線Ｗｆｓを接続する実施態様について詳しく説明する。図８に示すように、識別情報取得用のランドＬＤｃ１にはヒューズ配線Ｗｆｓ１が接続される。ヒューズ配線Ｗｆｓ１は、ランドＬＤｃ１と連結される連結部ＪＣ１と、連結部ＪＣ１の反対側の端部である溶断部ＮＣ１と、を有する。また、識別情報取得用のランドＬＤｃ２にはヒューズ配線Ｗｆｓ２が接続される。ヒューズ配線Ｗｆｓ２は、ランドＬＤｃ２と連結される連結部ＪＣ２と、連結部ＪＣ２の反対側の端部である溶断部ＮＣ２と、を有する。また、ヒューズ配線Ｗｆｓ１の溶断部（特に、断面）ＮＣ１とヒューズ配線Ｗｆｓ２の溶断部（特に、断面）ＮＣ２とは、互いに対向し、かつ、互いに離間している。
【００５５】
また、図８に示す断線したヒューズ配線Ｗｆｓの構造は、以下のように表現することができる。すなわち、ランドＬＤｃ１とランドＬＤｃ２の間に配置されるヒューズ配線Ｗｆｓは、配線経路中に断線部ＮＣｐを有する。断線部ＮＣｐは、延在するヒューズ配線Ｗｆｓなどの導通経路の一部が途中で途切れることにより、導通が遮断された部分である。断線部ＮＣｐでは、溶断部ＮＣ１および溶断部ＮＣ２が互いに対向するように設けられ、溶断部ＮＣ１と溶断部ＮＣ２は電気的に分離されている。
【００５６】
なお、ヒューズ配線Ｗｆｓの導通、非導通によって配線基板ＷＳに情報を記録する場合、複数のヒューズ配線Ｗｆｓの全てが導通する場合も考えられる。ただし、ヒューズ配線Ｗｆｓに情報が正しく記録されていることを確認するためには、複数のヒューズ配線Ｗｆｓのうちの少なくとも１本は、断線させることが好ましい。すなわち、図８に示すように、互いに対向し、かつ互いに離間する溶断部ＮＣ１、ＮＣ２を形成することが好ましい。
【００５７】
また、ヒューズ配線Ｗｆｓに記録される情報の信頼性を向上させる観点から、ランドＬＤｃ１とランドＬＤｃ２は互いに隣り合って設けられていることが好ましい。言い換えれば、ランドＬＤｃ１とランドＬＤｃ２との間に他のランドＬＤが設けられていないことが好ましい。複数のランドＬＤのうち、互いに隣り合うランドＬＤを識別情報取得用のランドＬＤｃとして利用することで、ヒューズ配線Ｗｆｓの距離を短くできる。この場合、ヒューズ配線Ｗｆｓが溶断電流を流した時以外に断線する可能性を低減できる。つまり、意図しない箇所でヒューズ配線Ｗｆｓが断線することを抑制することにより、ヒューズ配線Ｗｆｓに記録される情報の信頼性を向上させることができる。
【００５８】
また、ヒューズ配線Ｗｆｓに記録される情報の信頼性を向上させる観点から、ヒューズ配線Ｗｆｓは、溶断電流を流すことにより安定的に断線させる必要がある。上記したように、溶断電流とは、導電経路の一部を溶断するために必要なジュール熱を得る電流値であって、ヒューズ配線Ｗｆｓの抵抗値に応じて異なる値になる。ヒューズ配線Ｗｆｓの抵抗値は、配線幅を細くすることで増大するので、ヒューズ配線Ｗｆｓの配線幅を細くする程、断線させ易くなる。
【００５９】
例えば、図５に示す例では、複数のランドＬＤは、配線ＷＲｓを介して半導体チップＣＰ（図３参照）と電気的に接続されるランド（電極ランド、実ランド）ＬＤｅを含む。なお、半導体チップＣＰと電気的に接続されるランドＬＤには、図３に示すように半田ボールＳＢが接続されたランドＬＤｅの他、組立の完了後、あるいは半導体装置ＰＫＧ１の完成後に、半導体装置ＰＫＧ１の電気的な検査を行うための検査用のランドＬＤｔが含まれる。配線ＷＲｓは複数のランドＬＤと同層の配線層ＷＬ１（図３参照）に形成されている。ここで、図５に示す各ヒューズ配線Ｗｆｓ１、Ｗｆｓ２、Ｗｆｓ３の配線幅は、配線ＷＲｓの配線幅よりも細い。この場合、ヒューズ配線Ｗｆｓの方が配線ＷＲｓよりも断線させ易いので、ヒューズ配線Ｗｆｓを選択的に断線させ易くなる。
【００６０】
また、例えば、図５に示す例では、ランドＬＤｃ１には、ランドＬＤｃ１から配線基板ＷＳの周縁部（側面ＷＳｓ）に向かって延びる給電線Ｗｐｓが連結されている。給電線Ｗｐｓは、ランドＬＤの表面に、電気メッキ法によりメッキ膜を形成するための電力を供給するための線であって、配線層ＷＬ１（図３参照）において、複数のランドＬＤのそれぞれに連結されている。給電線Ｗｐｓは、電気メッキを施す際に安定的に電流を流す観点から、配線ＷＲｓと同程度の配線幅が好ましい。このため、図５に示すヒューズ配線Ｗｆｓ１およびヒューズ配線Ｗｆｓ１のそれぞれの配線幅は、給電線Ｗｐｓの配線幅よりも細い。なお、図３に示す配線層ＷＬ１において、全てのランドＬＤにそれぞれ給電線Ｗｐｓ（図５参照）を接続することが難しい場合には、複数のランドＬＤの内の一部は、ビア配線ＷＲｖを介して給電線Ｗｐｓに接続することもできる。
【００６１】
また、後に、断線部ＮＣｐ（溶断部ＮＣ１と溶断部ＮＣ２の間）に金属片などの導電性の異物が挟まらないようにする観点からは、図８に示す断線部ＮＣｐは保護膜である絶縁膜ＳＲ２（図６参照）に覆われていることが好ましい。
【００６２】
また、本実施の形態のようにランドＬＤｃ間を接続するヒューズ配線Ｗｆｓに１ビット分の識別情報を付与する方式の場合、ヒューズ配線Ｗｆｓの両端にそれぞれ独立した識別情報取得用のランドＬＤｃを連結する方法も考えられる。しかし、この場合、１ビット毎に1本のヒューズ配線Ｗｆｓと、一対のランドＬＤｃが必要になるため、ランドＬＤｃの配置スペースが増大する。したがって、配線基板ＷＳの下面ＷＳｂにおけるランドＬＤｃの配置スペースを低減し、単位面積あたりの情報記録密度を向上させる観点からは、一部のランドＬＤｃに複数のヒューズ配線Ｗｆｓを連結することが好ましい。
【００６３】
例えば、図５に示す例では、ランドＬＤｃ１には、ヒューズ配線Ｗｆｓ１およびヒューズ配線Ｗｆｓ３が連結されている。ヒューズ配線Ｗｆｓ３は、ランドＬＤｃ１、ＬＤｃ２とは別のランドＬＤｃ３に一方の端部が連結され、他方の端部がランドＬＤｃ１に連結されている。言い換えれば、ヒューズ配線Ｗｆｓ３は、ランドＬＤｃ３に連結される連結部ＪＣ３を有し、連結部ＪＣ３の反対側の端部がランドＬＤｃ１に連結されている。また、ヒューズ配線Ｗｆｓ３は、ランドＬＤｃ１とランドＬＤｃ３の間に設けられている。
【００６４】
つまり、図５に示す例では、ランドＬＤｃ１とランドＬＤｃ２の間に設けられたヒューズ配線Ｗｆｓと、ランドＬＤｃ３とランドＬＤｃ１の間に設けられたヒューズ配線Ｗｆｓ３と、に２ビット分の識別情報を記録することができる。しかし、２ビット分の識別情報を記録する、あるいは、読み取るために必要なランドＬＤの数は３個になっている。
【００６５】
言い換えれば、ランドＬＤｃ１は、ランドＬＤｃ１とランドＬＤｃ２の間に設けられたヒューズ配線Ｗｆｓの情報を取得するための端子としての機能と、ランドＬＤｃ１とランドＬＤｃ３の間に設けられたヒューズ配線Ｗｆｓ３の情報を取得するための端子としての機能を兼ねる。また、ランドＬＤｃ２とランドＬＤｃ３とは、電気的に分離されているので、ランドＬＤｃ１を兼用化しても、２ビット分の情報を正しく取得することができる。
【００６６】
このように、情報取得用の複数のランドＬＤｃのうちの一部に、複数のヒューズ配線Ｗｆｓを連結することで、ランドＬＤｃの一部を兼用化することができるので、ランドＬＤｃの配置スペースを低減し、単位面積あたりの情報記録密度を向上させることができる。なお、図５に示す例では、ランドＬＤｃ１に２本のヒューズ配線Ｗｆｓを連結した例を示しているが、一つのランドＬＤｃに連結するヒューズ配線Ｗｆｓの数は３本以上でも良い。ただし、一つのランドＬＤｃに複数のヒューズ配線Ｗｆｓを連結する場合には、複数のヒューズ配線Ｗｆｓのそれぞれが、互いに他のヒューズ配線Ｗｆｓの配線経路をバイパスしないように構成する必要がある。
【００６７】
また、配線基板ＷＳの下面ＷＳｂにおけるランドＬＤｃの配置スペースを低減し、単位面積あたりの情報記録密度を向上させる方法は、上記したように一つのランドＬＤｃに複数のヒューズ配線Ｗｆｓを連結する方法に変形例がある。例えば、図５に示す検査用のランドＬＤｔや半導体装置ＰＫＧ１の外部端子として機能するランドＬＤｅを識別情報取得用のランドＬＤｃとして活用する方法がある。この変形例については、本実施の形態の説明が終わった後で、説明する。
【００６８】
また、複数のランドＬＤのうちのどのランドＬＤを、識別情報取得用のランドＬＤｃとして用いても良いが、ヒューズ配線Ｗｆｓの配線経路距離を短くする観点からは、一つのヒューズ配線Ｗｆｓに接続されるランドＬＤｃは集約して配置することが好ましい。また、図２に示す配線基板ＷＳの下面ＷＳｂにおいて、下面ＷＳｂの中央部と下面ＷＳｂの周縁部を比較すると、下面ＷＳｂの周縁部の方が、ランドＬＤｃを配置するスペースを確保し易い。
【００６９】
ここで、図２に示す半導体装置ＰＫＧ１を図示しない実装基板に実装した時に複数の半田ボールＳＢに生じる応力の分布について検討する。図２に示す半導体装置ＰＫＧ１を図示しない実装基板に実装した場合、配線基板ＷＳと実装基板の線膨張係数の違いに起因して複数の半田ボールＳＢに応力が発生する。この応力は、複数の半田ボールＳＢのそれぞれで発生するが、下面ＷＳｂにおける半田ボールＳＢの位置によって、発生する応力の値がことなる。すなわち、半田ボールＳＢの位置が下面ＷＳｂの中央から遠くなる程、応力の値が大きくなる。したがって、平面視において四角形から成る下面ＷＳｂのうち、辺の交点である角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４は応力が最も高くなる。
【００７０】
このため、上記した応力に起因する半田ボールＳＢの損傷を抑制する観点からは、複数の半田ボールＳＢのそれぞれは、下面ＷＳｂの角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４から離して設けることが好ましい。この結果、下面ＷＳｂの角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の近傍の領域は、他の領域と比較して、半田ボールＳＢが接続されない、空きスペースが広くなっている。
【００７１】
ところで、上記したように、識別情報取得用のランドＬＤｃから情報を取得する場合、導通検査用の端子をランドＬＤｃに接触させれば良いので、必ずしもランドＬＤｃには、半田ボールＳＢを接続しなくても良い。上記したように、図２に示す例では、複数のランドＬＤのうち、最外周に配列される識別情報取得用のランドＬＤｃおよび検査用のランドＬＤｔには半田ボールＳＢが接続されていない。
【００７２】
このように、半田ボールＳＢを接続しなくても良い、識別情報取得用のランドＬＤｃを下面ＷＳｂの角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の近傍を含む、最外周に集約して形成することにより、半田ボールＳＢが接続されない空きスペースを活用できる。
【００７３】
特に、平面視において四角形から成る下面ＷＳｂのうち、辺の交点である角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の最も近くにランドＬＤｃを配置した場合、識別情報取得用のランドＬＤｃを形成したことによる、他のランドＬＤに対するレイアウト上の制約を低減することができる。
【００７４】
また、図２に示す例では、下面ＷＳｂが有する角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４のそれぞれに最も近い位置に識別情報取得用のランドＬＤｃを複数個ずつ（図２では３個ずつ）配置している。図２に示す例では、６本のヒューズ配線Ｗｆｓ（図５参照）を接続する例を示しているが、図２のように、ランドＬＤｃのそれぞれを角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の近傍に集約して配置することで、６本のヒューズ配線Ｗｆｓのそれぞれの配線経路距離を短くできる。
【００７５】
また、半導体装置ＰＫＧ１に記録する情報量を増大させるためには、ヒューズ配線Ｗｆｓ（図５参照）の数を増やすことでビット数を増加させると共に、各ビットの割り当て順序を明確にする必要がある。すなわち、複数のヒューズ配線Ｗｆｓの位置を特定し、各ヒューズ配線Ｗｆｓに割り当てられているビット順序を識別する必要がある。このため、本実施の形態では、図２および図５に示すように、配線基板ＷＳは、下面ＷＳｂにおいて、複数のランドＬＤが形成されていない領域に形成されるインデックスマークＩＤＸを有する。
【００７６】
インデックスマークＩＤＸは、配線基板ＷＳの平面視における向きを特定するための識別記号であって、図２および図５に示す例では、三角形の平面形状を有する。また、配線基板ＷＳの平面視における向きを容易に特定する観点から、インデックスマークＩＤＸは、容易に視認可能なマークであることが好ましい。例えば本実施の形態の例では、インデックスマークＩＤＸは、複数のランドＬＤと同じ金属材料から成る金属パターンであって、絶縁膜ＳＲ２（図２参照）に形成された開口部ＳＲｋ３（図５参照）において、少なくとも一部が絶縁膜ＳＲ２から露出する。
【００７７】
また、配線基板ＷＳの平面視における向きを特定する場合、少なくとも一か所にインデックスマークＩＤＸが形成されていれば良い。図２および図５に示す例では、インデックスマークＩＤＸは、角部ＣＮ１とランドＬＤｃ１（図５参照）との間に形成されている。
【００７８】
また、上記したように図５に示す例では、情報取得用の複数のランドＬＤｃは、専ら情報取得用に用いられる端子であって、図３に示す半導体チップＣＰとは電気的に接続されていない。このため、図５に示す識別情報取得用のランドＬＤｃ１、ランドＬＤｃ２、およびランドＬＤｃ３には、図３に示す半田ボールＳＢが接続されない。
【００７９】
図示しない実装基板上に半導体装置ＰＫＧ１を搭載する時、識別情報取得用のランドＬＤｃ１、ランドＬＤｃ２、およびランドＬＤｃ３に半田ボールＳＢ（図３参照）が接続されていると、実装基板側にも接続用の端子を形成する必要がある。しかし、本実施の形態のように、ランドＬＤｃ１、ランドＬＤｃ２、およびランドＬＤｃ３には半田ボールＳＢが接続されない実施態様であれば、実装基板側に接続用の端子を形成する必要がなく、実装基板側の配線レイアウトの制約を低減できる。
【００８０】
＜半導体装置の製造方法＞
次に、図１〜図８を用いて説明した半導体装置ＰＫＧ１の製造方法について、図９に示すフロー図を用いて説明する。図９は、図１〜図８を用いて説明した半導体装置の組立工程のフローを示す説明図である。なお、本実施の形態では、説明を単純化するために、図３に示す配線基板ＷＳに半導体チップＣＰを搭載する実施態様について説明する。しかし、変形例としては、配線基板ＷＳに相当する複数の製品形成領域を備える、所謂多数個取り基板を準備して、複数の半導体装置を一括して組立てた後、製品形成領域毎に個片化する方法もある。この場合、組立工程を効率化することができる。
【００８１】
＜基材準備工程＞
まず、図９に示す基材準備工程では、図１０および図１１に示す配線基板ＷＳを準備する。図１０は、図９に示す基材準備工程で準備する配線基板の実装面側を示す平面図である。また、図１１は、図１０のＡ−Ａ線に沿った拡大断面図である。なお、図１０では、ランドＬＤｃと他のランドＬＤの区別を見やすくするため、平面図であるが、ランドＬＤｃにハッチングを付している。また、ランドＬＤｃを接続する複数のヒューズ配線Ｗｆｓが断線していないことを明示的に示すため、絶縁膜ＳＲ２に覆われるヒューズ配線Ｗｆｓを実線で示している。
【００８２】
図１１に示すように、本工程で準備する配線基板ＷＳには、上面（表面、チップ搭載面）ＷＳｔ側にチップ搭載領域が設けられ、チップ搭載領域ＣＭＲ（図４参照）の周囲には、開口部ＳＲｋ１において絶縁膜ＳＲ１から露出する複数の端子ＢＦが形成されている。また、配線基板ＷＳの上面ＷＳｔとは反対側の下面（裏面、実装面）ＷＳｂには、複数のランド（端子、外部端子）ＬＤが形成されている。本工程では、複数のランドＬＤには、図２に示す半田ボールＳＢは接続されず、複数のランドＬＤのそれぞれが開口部ＳＲｋ２において、絶縁膜ＳＲ２から露出している。
【００８３】
また、図１０に示すように、複数のランドＬＤは、識別情報取得用のランドＬＤとして利用可能な複数のランドＬＤｃを有する。また、ランドＬＤｃの間には、ヒューズ配線Ｗｆｓが設けられており、ランドＬＤｃのそれぞれは、ヒューズ配線Ｗｆｓに接続されている。本工程では、ヒューズ配線Ｗｆｓを断線させる前なので、複数のヒューズ配線Ｗｆｓは断線していない。つまり、対になる複数のランドＬＤｃのそれぞれは、ヒューズ配線Ｗｆｓを介して電気的に接続されている。
【００８４】
＜ダイボンド工程＞
次に、図９に示すダイボンド工程では、図１２に示すように、半導体チップＣＰを複数の配線基板ＷＳに搭載する。図１２は、図１１に示す配線基板に半導体チップを搭載した状態を示す断面図である。また、図１３は、図１１に示す半導体チップの製造情報を半導体ウエハの状態で半導体チップに記録する様子を模式的に示す説明図である。
【００８５】
本工程では、図１２に示すように、配線基板ＷＳのチップ搭載面である上面ＷＳｔ上に半導体チップＣＰを搭載する。半導体チップＣＰは、複数のパッドＰＤが形成された表面ＣＰｔおよび表面ＣＰｔの反対側に位置する裏面ＣＰｂを有している。本実施の形態の例では、半導体チップＣＰは、裏面ＣＰｂが配線基板ＷＳの上面ＷＳｔと対向するように、所謂、フェイスアップ実装方式により配線基板ＷＳ上に搭載される。また、図１２に示す例では、半導体チップＣＰは、接着材ＤＢを介して配線基板ＷＳに接着固定される。接着材ＤＢは、例えばエポキシ樹脂などの熱硬化性樹脂からなる。
【００８６】
また、本実施の形態で配線基板ＷＳに搭載される半導体チップＣＰは、図１３に示す半導体ウエハＷＨを個片化することにより得られる。図１３に示す半導体ウエハＷＨは、半導体基板に集積回路を形成するウエハプロセスが完了した後のものであり、図１２に示す半導体チップＣＰは、図１３に示す半導体ウエハＷＨを切断線（ダイシングライン、スクライブライン）ＤＬに沿ってし、個片化することにより得られる。
【００８７】
半導体装置のウエハプロセスは、半導体ウエハＷＨに設けられた複数のチップ領域ＤＶｐ（個片化前の半導体チップＣＰ）のそれぞれにフォトリソグラフィ技術、ＣＶＤ技術、スパッタリング技術およびエッチング技術等を組み合わせて集積回路を形成する複数の工程を含んでいる。また、ウエハプロセスは、各チップ領域ＤＶｐの主面（集積回路が形成された面）に形成されたパッドＰＤ（図８参照）の表面にプローブ針を接触させ、前記集積回路を構成する素子の良否や素子間を接続する配線の導通・非導通を判別する電気特性検査工程を含んでいる。
【００８８】
また、本実施の形態のウエハプロセスは、半導体チップＣＰの固有の製造情報をチップ領域ＤＶｐに記録する工程、チップ情報記録工程が含んでいる。半導体チップＣＰの製造情報とは、例えば、半導体ウエハのロット番号や、半導体ウエハＷＨ内におけるチップ領域ＤＶｐの座標情報などがある。これらの情報は、図１３に模式的に示すサーバＳＶに登録されたデータに基づいて、半導体ウエハＷＨの設けられたチップ領域ＤＶｐに記録される。また、複数のチップ領域ＤＶｐは半導体チップＣＰの製造情報が記録された状態で個片化されて半導体チップＣＰになる。したがって、本工程では、上記した半導体チップＣＰの製造情報を複数の半導体チップＣＰのそれぞれに記録する、と考えることができる。
【００８９】
半導体チップＣＰに情報を記録する方法は、特に限定されないが、例えば、半導体チップＣＰが有する記憶回路に記録することができる。あるいは、本実施の形態で説明したように、ヒューズ配線を利用して記録することができる。
【００９０】
この半導体チップＣＰに半導体チップＣＰの製造情報を記録する工程は、上記した電気特性検査工程に引き続いて行うことができる。
【００９１】
また、半導体チップＣＰを個片化する工程は、電気特性検査工程およびチップ情報記録工程が完了した半導体ウエハＷＨの裏面（主面とは反対側の面）にダイシングテープを貼り付け、この状態で半導体ウエハＷＨを切断することにより複数の半導体チップＣＰを取得する工程である。半導体ウエハＷＨから個片化された複数の半導体チップＣＰは、上記ダイシングテープに保持された状態で図９に示すダイボンド工程に搬送される。
【００９２】
＜ワイヤボンド工程＞
次に、図９に示すワイヤボンド工程では、図１４に示すように、半導体チップＣＰの表面ＣＰｔに形成された複数のパッドＰＤと、半導体チップＣＰの周囲に配置された複数の端子ＢＦとを、複数のワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。図１４は、図１１に示す半導体チップと配線基板の端子を、ワイヤを介して電気的に接続した状態を示す拡大断面図である。
【００９３】
本工程では、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属材料から成るワイヤＢＷの一端部を半導体チップＣＰのパッドＰＤに接合し、他端部を配線基板ＷＳの端子ＢＦに接合する。接合方式としては、例えば、接合部に超音波を印加して金属結合を形成する方式、熱圧着させる方式、あるいは、超音波と熱圧着を併用する方式、などを用いることができる。なお、図１４では、先にワイヤＢＷの一部（一端部）をパッドＰＤに接続する、所謂正ボンディング方式で接続する方法を示している。ただし、変形例としては、端子ＢＦとワイヤＢＷの一端部を先に接続する、所謂、逆ボンディング方式でも良い。
【００９４】
＜封止工程＞
次に、図９に示す封止工程では、図１４に示す半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦのそれぞれの一部を樹脂により封止し、図１５に示す封止体ＭＲを形成する。図１５は、図１３に示す半導体チップおよび複数のワイヤを樹脂で封止した状態を示す拡大断面図である。
【００９５】
本工程では、配線基板ＷＳの上面ＷＳｔ上に搭載された半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦを樹脂により封止する。
【００９６】
また、図１５に示す例では、上型（第１金型）ＭＴ１と、下型（第２金型）ＭＴ２を備える成形金型ＭＴを用いて、所謂、トランスファモールド方式により封止体ＭＲを形成する。詳しくは、本工程では、成形金型ＭＴで配線基板ＷＳを挟んだ状態で、成形金型ＭＴのキャビティＭＴ１ｂ内に軟化した樹脂を圧入した後、この樹脂を硬化させることにより、封止体ＭＲを形成する。その後、成形金型ＭＴと配線基板ＷＳとを剥離させれば、図１５に示すように、半導体チップＣＰを封止する封止体ＭＲが形成された配線基板ＷＳが得られる。
【００９７】
＜ボールマウント工程＞
次に、図９に示すボールマウント工程では、図１６に示すように、配線基板ＷＳの下面ＷＳｂにおいて、絶縁膜ＳＲ２から露出する複数のランドＬＤに、複数の半田ボール（半田材）ＳＢをそれぞれ接合する。図１６は、図１５に示す配線基板の複数のランドに半田ボールを接合した状態を示す断面図である。
【００９８】
本工程では、例えば、配線基板ＷＳの下面ＷＳｂを上方に向けた状態で、複数のランドＬＤ上にボール状の半田材を配置して、加熱処理（リフロー処理）を施すことで、ランドＬＤと半田ボールＳＢとが接合される。
【００９９】
また、本実施の形態では、上記したように複数のランドＬＤのうち、識別情報取得用に用いるランドＬＤｃには、半田ボールＳＢを形成しない。また、図３に示すように、複数のランドＬＤのうち、検査用のランドＬＤｔには半田ボールＳＢを接合しない。ただし、ランドＬＤｔやランドＬＤｃを実装後に外部接続端子として使用する場合には、本工程でランドＬＤｔやランドＬＤｃに半田ボールＳＢを接合しても良い。
【０１００】
以上の工程により、図９に示す検査工程において、検査を行う対象物である被検査体ＳＰＣ１が得られる。なお、本実施の形態に対する変形例として、多数個取り基板を利用して、複数の半導体パッケージを一括して組立てる場合には、本工程の後、製品形成領域毎に個片化する工程（個片化工程）を行うことで、複数の被検査体ＳＰＣ１を取得する。
【０１０１】
＜検査工程＞
次に、図９に示す検査工程では、図１６に示す被検査体ＳＰＣ１に対して、外観検査や電気的試験など、必要な検査、試験を行い、予め準備した評価基準に適合した適合品を取得する。また、本実施の形態の検査工程には、被検査体を検査装置に固定する被検査体セット工程、被検査体に電流を流して被検査体の電気的試験を行う、電気的試験工程、および電気的試験工程の後、複数のヒューズ配線のうちの一部を断線させて、識別情報を記録する、ヒューズカット工程が含まれる。
【０１０２】
図９に示す電気的試験工程とヒューズカット工程とは、互いに別の装置を用いて独立して行うことができる。しかし、電気的試験工程とヒューズカット工程とは、半導体パッケージを固定した状態で複数の端子のうちの一部に電流を流すという点で同様の作業を行う。したがって、電気的試験工程およびヒューズカット工程を一つの装置で行うことにより、装置の専有面積を低減することができる。また、製造効率の観点からは、電気的試験工程と、ヒューズカット工程とを一つの装置で連続的に行えば、途中の搬送工程を省略できるので、製造効率が向上する。
【０１０３】
以下、本実施の形態では、図９に示す電気的試験工程と、ヒューズカット工程とを一つの装置で連続的に実施する実施態様について説明する。図１７は、図９に示す電気試験工程を行う試験装置の構成を模式的に示す説明図である。また、図１８は図１７に示す試験装置のソケット周辺を拡大して示す要部拡大断面図である。また、図１９は、図９に示すヒューズカット工程において、複数のヒューズ配線のうちの一部に、選択的に溶断電流を流す様子を模式的に示す説明図である。
【０１０４】
本実施の形態の検査工程で被検査体ＳＰＣ１に対して電気的試験を行う試験装置（検査装置）ＴＳは、被検査体ＳＰＣ１を収容するソケット（テストソケット）ＴＳ１、ソケットＴＳ１を介して被検査体ＳＰＣ１と電気的に接続されるテスト基板（パフォーマンスボード）ＴＳ２、およびテスト基板ＴＳ２と電気的に接続されるテストヘッドＴＳ３を備える。テストヘッドＴＳ３には、被検査体ＳＰＣ１との間で信号電流の入出力を行うテスト回路が形成され、テスト基板ＴＳ２およびソケットＴＳ１を介して被検査体ＳＰＣ１と電気的に接続される。
【０１０５】
また、本実施の形態では、テストヘッドＴＳ３の隣に制御部（テスタ本体）ＴＳ４が設けられ、制御部ＴＳ４はテストヘッドＴＳ３と電気的に接続されている。制御部ＴＳ４には、電気的試験工程を制御（例えば、テストヘッドＴＳ３と被検査体ＳＰＣ１の相対位置制御、あるいは、複数の被検査体ＳＰＣ１を連続的に試験するための制御）する制御回路が形成される。また、本実施の形態の例では、制御部ＴＳ４には、ヒューズカット工程において、複数のヒューズ配線のうちの一部を選択的に断線させる工程を制御する制御回路が形成されている。
【０１０６】
なお、制御回路の形成場所は図１７に示す態様には限定されず、例えば、変形例としてテストヘッドＴＳ３の内部に制御回路を形成することができる。
【０１０７】
図１８に示すように、テストヘッドＴＳ３は、テスト基板ＴＳ２を搭載する基板搭載面である上面ＴＳ３ｔを有し、テスト基板ＴＳ２はテストヘッドＴＳ３の上面ＴＳ３ｔ上に固定されている。テスト基板ＴＳ２を固定する固定手段は特に限定されないが、図１８に示す例では、テストヘッドＴＳ３の上面ＴＳ３ｔ上に隔壁ＴＳ５が配置され、テスト基板ＴＳ２は隔壁ＴＳ５上に例えばネジ止め固定されている。また、テスト基板ＴＳ２は、テストヘッドＴＳ３の上面ＴＳ３ｔ上に配置された、複数のコネクタ端子（端子）ＴＳ６を介してテストヘッドＴＳ３に形成された回路（上記したテスト回路）と電気的に接続されている。
【０１０８】
また、テスト基板ＴＳ２は、表面ＴＳ２ｔおよび表面ＴＳ２ｔの反対側に位置する裏面ＴＳ２ｂを有する配線基板である。また、テスト基板ＴＳ２の表面ＴＳ２ｔには、ソケットＴＳ１を搭載するソケット搭載領域ＴＳ２ｃが設けられている。表面ＴＳ２ｔおよび裏面ＴＳ２ｂには、それぞれ複数の配線ＴＳ２ｄからなる配線パターンが形成される。表面ＴＳ２ｔ側に形成された複数の配線ＴＳ２ｄと裏面ＴＳ２ｂ側に形成された複数の配線ＴＳ２ｄは、テスト基板ＴＳ２の表面ＴＳ２ｔから裏面ＴＳ２ｂまで貫通するスルーホールなどの伝送路（層間導電路）ＴＳ２ｅを介してそれぞれ電気的に接続されている。
【０１０９】
また、テスト基板ＴＳ２にはコンデンサやコイルなど、複数の電子部品ＴＳ７が実装され、表面ＴＳ２ｔ側に搭載されたソケットＴＳ１と配線ＴＳ２ｄを介して電気的に接続されている。図１８に示す例では、複数の電子部品ＴＳ７は裏面ＴＳ２ｂに実装されている。また、テスト基板ＴＳ２は、裏面ＴＳ２ｂがテストヘッドＴＳ３の上面ＴＳ３ｔと対向するように、テストヘッドＴＳ３上に形成された隔壁ＴＳ５によって囲まれる中空空間を介してテストヘッドＴＳ３上に固定されている。
【０１１０】
また、被検査体ＳＰＣ１を固定するソケットＴＳ１は、テスト基板ＴＳ２の表面ＴＳ２ｔ上においてソケット搭載領域ＴＳ２ｃに固定されている。ソケットＴＳ１の固定方法は特に限定されないが、本実施の形態では、例えばネジ止め固定されている。これにより、少なくとも測定対象となる半導体装置の品種変更に応じて、容易に着脱することができる。ソケットＴＳ１は樹脂などの絶縁物から成る本体部ＴＳ１ａを備えている。本体部ＴＳ１ａは、被検査体ＳＰＣ１を固定する面である上面（半導体装置固定面）ＴＳ１ｔ、および上面ＴＳ１ｔの反対側に位置する下面（テスト基板実装面）ＴＳ１ｂを備えている。
【０１１１】
またソケットＴＳ１は、本体部ＴＳ１ａの上面ＴＳ１ｔ側に配置され、被検査体ＳＰＣ１を固定して保持する収容部（パッケージ固定部、領域）ＴＳ１ｇを備えている。収容部ＴＳ１ｇの周縁領域は、収容部ＴＳ１ｇの中央領域よりも突出した構造となっており、この突出部分の内側に被検査体ＳＰＣ１が収まるようにすることで、被検査体ＳＰＣ１を所定の位置に配置することができる。つまり、収容部ＴＳ１ｇの周縁領域に形成された突出部分は、被検査体ＳＰＣ１の位置合わせをする位置決めガイドとして機能する。
【０１１２】
また、ソケットＴＳ１は、被検査体ＳＰＣ１の複数のランドＬＤ（半田ボールＳＢ）と電気的に接続する複数のソケットピン（テスト端子、接触端子、プローブ、ポゴピン）ＳＰを備えている。複数のソケットピンＳＰは、ソケットＴＳ１の本体部ＴＳ１ａに形成された複数の貫通孔ＴＳ１ｃに挿入され、テスト基板ＴＳ２上に形成された複数の端子（ポゴ座）ＴＳ２ｆとそれぞれ電気的に接続されている。
【０１１３】
また、ソケットＴＳ１上には、被検査体ＳＰＣ１をソケットピンＳＰに向かって押圧治具（押さえ部材）ＴＳ８が配置される。本実施の形態の電気的試験工程では、この押圧治具ＴＳ８から押圧力を被検査体ＳＰＣ１に印加することで、ソケットピンＳＰと被検査体ＳＰＣ１のランドＬＤとを電気的に接続する。これにより、ランドＬＤに電流を流すことが可能になる。
【０１１４】
なお、上記したように、本実施の形態では、図１６に示す複数のランドＬＤのうち、実装後に外部端子として用いるランドＬＤｅには半田ボールＳＢが接合され、検査用のランドＬＤｔおよび識別情報取得用のランドＬＤｃには半田ボールＳＢが接合されない。このため、半田ボールＳＢが形成されたランドＬＤと半田ボールＳＢが形成されないランドＬＤにそれぞれソケットピンＳＰを接触させるためには、ソケットピンＳＰ側で接触高さを調整する必要がある。
【０１１５】
したがって、図１８に示す複数のソケットピンＳＰのそれぞれは、全体として細長い棒状（針状）の形状を成すが途中にスプリングなどのバネ部が挿入されている。これにより、図１６に示す半田ボールＳＢが形成されたランドＬＤと半田ボールＳＢが形成されないランドＬＤにそれぞれソケットピンＳＰを接触させることができる。
【０１１６】
また、複数のソケットピンＳＰには、それぞれ独立して、選択的に電流を流すことが可能な構造になっている。これにより、図１０に示す複数のヒューズ配線Ｗｆｓのうちの一部に選択的に電流を流し、断線させることが可能になる。
【０１１７】
次に、図１７および図１８に示す試験装置ＴＳを使用する本実施の形態の検査工程について説明する。
【０１１８】
図９に示す被検査体セット工程では、図１８に示すように、被検査体ＳＰＣ１をソケットＴＳ１の収容部ＴＳ１ｇ内にセットする。被検査体ＳＰＣ１を収容部ＴＳ１ｇ内にセットするとは、被検査体ＳＰＣ１を収容部ＴＳ１ｇ内に配置した後、押圧治具ＴＳ８により押圧して固定することを意味する。
【０１１９】
図１７および図１８に示す被検査体ＳＰＣ１は、図１０を用いて説明したように、複数のヒューズ配線Ｗｆｓのそれぞれが断線されていない状態である点を除き、図１〜図８を用いて説明した半導体装置ＰＫＧ１と同様である。したがって、被検査体ＳＰＣ１に係る説明は省略する。
【０１２０】
本工程では、図１６に示す被検査体ＳＰＣ１の配線基板ＷＳの下面ＷＳｂが図１８に示すソケットＴＳ１の上面ＴＳ１ｔと対向するように、配置する。また、被検査体ＳＰＣ１が有する複数のランドＬＤとソケットＴＳ１に形成された複数のソケットピンＳＰとがそれぞれ対向するように位置合わせを行ってから被検査体ＳＰＣ１を固定する。このため、本工程では、複数のソケットピンＳＰと複数のランドＬＤとはそれぞれ電気的に接続される。
【０１２１】
複数のランドＬＤのうち、少なくとも図９に示す電気的試験工程およびヒューズカット工程で、電流を流す予定のランドＬＤとソケットピンＳＰとが電気的に接続されていれば良い。しかし、上記したように、試験装置ＴＳは、上記したように、複数のソケットピンＳＰのそれぞれに選択的に電流を流すことが可能な構造（回路構成）を備える。また、検査対象物の汎用性を考慮すれば、複数のランドＬＤの全てをソケットピンＳＰと電気的に接続した場合、配線レイアウトの変更等によるランドＬＤに割り当てられる機能の変更にも対応可能になる。したがって、本実施の形態では、被検査体ＳＰＣ１が有する複数のランドＬＤの全てが複数のソケットピンＳＰとそれぞれ電気的に接続される。
【０１２２】
次に、図９に示す電気的試験工程では、複数のソケットピンＳＰを介して半導体チップＣＰ（図１６参照）に電流を供給することで被検査体ＳＰＣ１を検査する。本工程では、例えば、被検査体ＳＰＣ１に形成された回路の導通試験を行う。また、本工程では、例えば、被検査体ＳＰＣ１に形成された回路の電気的な特性確認試験を行う。
【０１２３】
導通試験を行う場合には、一般に、複数のソケットピンＳＰの全てに順次、あるいは一括して電流を流し、回路の導通を確認する。しかし、本実施の形態の場合、複数のソケットピンＳＰのうちの一部は、図１０に示すヒューズ配線Ｗｆｓと電気的に接続されている。また、本実施の形態の例では、図５を用いて説明したように、ヒューズ配線Ｗｆｓの配線幅が、給電線Ｗｐｓや配線ＷＲｓの配線幅よりも小さい。このため、電気的試験と同じ電流値の電流をヒューズ配線Ｗｆｓに流すことにより、ヒューズ配線Ｗｆｓが意図に反して断線してしまうことを防止する観点から、本工程では、ヒューズ配線Ｗｆｓと電気的に接続されるソケットピンＳＰ（図１８参照）には、電流を流さないことが好ましい。
【０１２４】
また、本実施の形態では、図９に示す電気的試験工程において、半導体チップＣＰに記録された固有の製造情報を読み取る工程が含まれる。半導体チップＣＰに記録された固有の製造情報は、上記ダイボンド工程で説明したように、例えば、半導体ウエハのロット番号や、半導体ウエハＷＨ内におけるチップ領域ＤＶｐ（図１３参照）の座標情報などがある。
【０１２５】
半導体チップＣＰに記録された固有の製造情報は例えば以下のように読み取ることができる。すなわち、上記ダイボンド工程で説明したように、半導体チップＣＰの固有の製造情報は、半導体チップＣＰが有する記憶回路、あるいは半導体チップＣＰに形成された複数のヒューズ配線に記録される。この記憶回路、あるいは半導体チップＣＰのヒューズ配線は、図２に示す複数のランドＬＤのうち、例えば、検査用のランドＬＤｔに接続されている。そこで、本工程では、図１８に示すように、検査用のランドＬＤｔにソケットピンＳＰを接続することで、半導体チップＣＰ（図１６参照）に記録された製造情報を電気的に読み取る。電気的に読み取られた製造情報は、電気信号として、図１７に示す制御部ＴＳ４に伝送される。
【０１２６】
次に、図９に示すヒューズカット工程では、図１０に示すヒューズ配線Ｗｆｓを介して電気的に接続されるランドＬＤｃのうちの一方から他方に向かって電流を供給することで、ヒューズ配線Ｗｆｓの途中を断線させる。図１０に示す複数のヒューズ配線Ｗｆｓのうち、断線させる対象のヒューズ配線Ｗｆｓに電流（溶断電流）を供給する。
【０１２７】
複数のヒューズ配線Ｗｆｓのうち、どのヒューズ配線Ｗｆｓに溶断電流を供給するかは、例えば、図１７に示す制御部ＴＳ４において制御される。制御部ＴＳ４は、上記電気的試験工程において、電気信号として伝送された半導体チップＣＰ（図１６参照）の製造情報に基づいて、「断線」、「非断線」の２進数で暗号化された記号を発行する。また、制御部ＴＳ４は、上記の通り発行された２進数の記号と、予め登録されたヒューズ配線Ｗｆｓの配列規則に基づいて「断線」させるべきヒューズ配線Ｗｆｓに溶断電流を供給する。
【０１２８】
例えば、図１０および図１９に示す例では、複数のヒューズ配線Ｗｆｓには、インデックスマークＩＤＸに近い位置から順に配列番号Ｎ０、Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６、Ｎ７が定義されている。例えば、「断線」を「０」、「非断線」を「１」とした場合に、「０１０１０１１１」という２進数の記号を記録する場合には、配列番号Ｎ０、Ｎ２、Ｎ４に対応するヒューズ配線Ｗｆｓに溶断電流を供給し、他の配列番号に対応するヒューズ配線には、溶断電流を供給しない。詳しくは、図１９に示すように、配列番号Ｎ０、Ｎ２、Ｎ４に対応するヒューズ配線Ｗｆｓを導通させ、他の配列番号Ｎ１、Ｎ３、Ｎ５、Ｎ６、Ｎ７に対応するヒューズ配線Ｗｆｓには導通させない。これにより、配列番号Ｎ０、Ｎ２、Ｎ４に対応するヒューズ配線Ｗｆｓを選択的に断線させて、図８を用いて説明した断線部ＮＣｐを形成することができる。
【０１２９】
図１０および図１９に示す例では、８ビット分のヒューズ配線Ｗｆｓが形成されているので、８ビット分の全てを記号として使用すれば、２５６通りの記号を記録することができる。また、ヒューズカット工程が正しく実施されたかどうかを識別するために、複数のヒューズ配線Ｗｆｓのうちの一部をヒューズカット工程の確認用に利用しても良い。例えば配列番号Ｎ０に対応するヒューズ配線Ｗｆｓをヒューズカット工程の確認用に利用する場合、配列番号Ｎ０に対応するヒューズ配線Ｗｆｓには必ず溶断電流が供給される。この結果、図８に示すように、互いに対向し、かつ、互いに離間する溶断部ＮＣ１と溶断部ＮＣ２とが形成される。この場合、残りの７ビット分のヒューズ配線Ｗｆｓを記号の記録用として使用すれば、１２８通りの記号を記録することができる。
【０１３０】
また、本実施の形態のように、複数のランドＬＤ（図１０参照）のそれぞれが、図１９に示す複数のソケットピンＳＰと電気的に接続されている場合、断線させる対象であるヒューズ配線Ｗｆｓが経路中に存在する回路に、選択的に溶断電流を流す。この場合、断線させる対象であるヒューズ配線Ｗｆｓを介して電気的に接続されている２個のランドＬＤｃのうちの一方から他方に向かって、溶断電流が供給される。これにより、溶断電流が供給された配線経路中で最も断線し易い部分であるヒューズ配線Ｗｆｓにおいて、断線が発生する。
【０１３１】
また、本実施の形態では、複数のヒューズ配線Ｗｆｓのそれぞれの配線幅は、図５に示す給電線Ｗｐｓの配線幅および配線ＷＲｓの配線幅よりも小さい。このため、ヒューズカット工程で、ヒューズ配線Ｗｆｓを断線させるために流す溶断電流の値を低減することができる。したがって、ヒューズカット工程では、例えば上記した電気的試験工程で、ランドＬＤｔや、ランドＬＤｅに対して流す検査用の電流（以下、検査電流と記載する）と同じ値、あるいは検査電流の値よりも小さい値の電流をヒューズ配線Ｗｆｓに供給することによりヒューズ配線Ｗｆｓを切断することができる。この場合、半導体装置ＰＫＧ１（図１参照）の実装後に使用される回路に、溶断電流の影響が及ぶことを低減することができる。
【０１３２】
したがって、変形例として後述するように、半導体チップＣＰ（図３参照）と電気的に接続されるランド（電極ランド、実ランド）ＬＤｅ（図５参照）の一部を識別情報取得用のランドＬＤｃとして使用する場合に、ランドＬＤｅに溶断電流を流しても、溶断電流の影響が半導体チップＣＰに及ぶことを抑制できる。
【０１３３】
また、上記に対する変形例として、ヒューズカット工程で断線させるヒューズ配線Ｗｆｓに供給される溶断電流の値は、電気的試験工程で、ランドＬＤｔあるいはランドＬＤｅに対して供給される検査電流の値よりも大きくても良い。この場合、ヒューズ配線Ｗｆｓの配線幅は、図５に示す給電線Ｗｐｓの配線幅あるいは配線ＷＲｓの配線幅と同等以上にすることができる。このため、意図しない電流リーク等により断線させる予定のないヒューズ配線Ｗｆｓが断線してしまうことを抑制できる。
【０１３４】
また、上記した変形例のように、溶断電流の値が検査電流の値よりも大きい場合、半導体装置ＰＫＧ１（図１参照）の実装後に使用される回路に、溶断電流の影響が及ぶことを低減する観点からは、複数のランドＬＤｃのそれぞれは、図３に示す半導体チップＣＰと電気的に分離されていることが好ましい。
【０１３５】
以上の各工程により、図１〜図８を用いて説明した半導体装置ＰＫＧ１が得られる。なお、本実施の形態では、電気的試験工程と、ヒューズカット工程とを連続的に行う実施態様を記載しているが、電気的試験工程と、ヒューズカット工程との間に別の工程を追加しても良い。例えば、電気的試験工程の後、電気的試験の結果と予め設定された評価基準を照らし合わせることで、適合品と不適合品とを選別する選別工程を追加しても良い。
【０１３６】
電気的試験工程の結果、評価基準に適合しなかった不適合品の被検査体ＳＰＣ１（図１８）は、ヒューズカット工程を施すことなく、ソケットＴＳ１から取り除いても良い。この場合、不適合品に対してヒューズカット工程を施す時間が省略できるので、製造効率を向上させることができる。また、評価基準に適合しなかった不適合品は、不適合の内容に応じて、修正処理、あるいは廃棄処理に供される。
【０１３７】
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。なお、上記実施の形態中でもいくつかの変形例について説明したが、以下では、上記実施の形態で説明した変形例以外の代表的な変形例について説明する。
【０１３８】
＜変形例１＞
例えば、上記実施の形態では、図２に示すように、配線基板ＷＳの下面ＷＳｂにおいて、四つの角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の近傍にそれぞれ三個ずつの識別情報取得用のランドＬＤｃを配置する例を説明した。しかし、配線基板ＷＳの下面ＷＳｂにランドＬＤｃを配置可能な空きスペースがあれば、角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４から離れた位置にランドＬＤｃを配置しても良い。
【０１３９】
例えば、図２に示す例では、下面ＷＳｂの全体に行列状に複数のランドＬＤが配置される実施態様を示しているが、下面ＷＳｂの周縁部以外の領域（例えば下面ＷＳｂの中央部分など）に半田ボールＳＢが形成されない空き領域を設ける場合がある。この場合、半田ボールＳＢが形成されない領域に、ランドＬＤｃを配置することができる。
【０１４０】
また例えば、図２に示す例では、行列状に配置される複数のランドＬＤのうち、最外周には、識別情報取得用のランドＬＤｃと検査用のランドＬＤｔとを形成している。また、ランドＬＤｃに接続されるヒューズ配線Ｗｆｓ（図１０参照）の配線経路距離を短くする観点からは、ランドＬＤｃは、下面ＷＳｂの角部の近傍に配置することが好ましい旨を説明した。しかし、必要な検査用のランドＬＤｔの数が少ない場合には、図２に示す検査用のランドＬＤｔのうちの一部を識別情報取得用のランドＬＤｃにすることができる。
【０１４１】
また、図２に示す角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の近傍に、他の用途のランドＬＤを配置する必要がある場合には、ランドＬＤｃと角部ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４の間に、他のランドＬＤを形成しても良い。
【０１４２】
＜変形例２＞
また、例えば、上記実施の形態では、識別情報取得用の複数のランドＬＤｃのそれぞれが、半導体チップＣＰ（図３参照）と電気的に分離されている実施態様について説明した。しかし、変形例としては、識別情報取得用の複数のランドＬＤｃの一部または全部を半導体チップＣＰと接続することもできる。図２０は、図５に対する変形例を示す拡大平面図である。また、図２１は、図２０のＡ−Ａ線に沿った拡大断面図である。なお、図２１では、ランドＬＤｃ２が半導体チップＣＰと電気的に接続されていることを模式的に示している。
【０１４３】
図２０および図２１に示す半導体装置ＰＫＧ２は、識別情報取得用の複数のランドＬＤｃのうち、ランドＬＤｃ２が半導体チップＣＰ（図２１参照）と電気的に接続されている点で図５に示す半導体装置ＰＫＧ１と相違する。
【０１４４】
図２０および図２１に示すランドＬＤｃ２は、半導体装置ＰＫＧ２を図示しない実装基板に実装した後、半導体装置ＰＫＧ２の外部端子として機能するランドＬＤｅとしての機能を兼ねる。このため、ランドＬＤｃ２は半導体チップＣＰと電気的に接続されている。また、図２１に示すランドＬＤｃ２は、ランドＬＤｅとしての機能を兼ねるので、半田ボールＳＢが接合されている。
【０１４５】
言い換えれば、半導体装置ＰＫＧ２は、半導体装置ＰＫＧ１の外部端子として機能する複数のランドＬＤｅのうちの一部を、識別情報取得用のランドＬＤｃとして使用する点で、図５に示す半導体装置ＰＫＧ１と相違する。
【０１４６】
このように、半導体チップＣＰと電気的に接続される複数のランドＬＤｅ（検査用のランドＬＤｔであっても良い）の一部を識別情報取得用のランドＬＤｃとして使用することにより、配線基板ＷＳの下面ＷＳｂにおけるランドＬＤｃの配置数を増加させることができる。
【０１４７】
例えば、図２０に示す例では、図５に示す例と比較して、ランドＬＤｃの数は１個多い。また、ランドＬＤｃに接続されるヒューズ配線Ｗｆｓの数は、図２０に示す例の方が図５に示す例と比較して１本多い。このように、ランドＬＤｃを１個追加することでヒューズ配線Ｗｆｓを１本追加できるのは、図２０に示すように、ランドＬＤｃ１に３本のヒューズ配線Ｗｆｓを接続しているためである。
【０１４８】
ところで、本変形例のように、識別情報取得用のランドＬＤｃを半導体チップＣＰと電気的に接続する場合、図２１に示すように、溶断部ＮＣ２がランドＬＤｅに接続された状態で残留する。また、ランドＬＤｅに接続されるヒューズ配線Ｗｆｓが断線させる対象にならなかった場合には、ヒューズ配線Ｗｆｓを介してランドＬＤｅとランドＬＤｃとが電気的に接続された状態で残留する。
【０１４９】
ここで、ランドＬＤｅに流す電流の種類としては、信号電流と駆動電流の２種類に大別することができる。ヒューズ配線Ｗｆｓが接続されたランドＬＤｅに、信号電流を流す場合、信号の伝送速度や周波数によっては、ランドＬＤｅに接続されたヒューズ配線Ｗｆｓがノイズ源になる場合がある。
【０１５０】
一方、ヒューズ配線Ｗｆｓが接続されたランドＬＤｅに、駆動電流を流す場合、信号電流を流す場合と比較して相対的にノイズの影響が小さい。そこで、ヒューズ配線Ｗｆｓが接続されたランドＬＤｅには、駆動電流を流すことが好ましい。言い換えれば、図２０および図２１に示すランドＬＤｃ２には、半導体チップＣＰ（図３参照）に形成された回路を駆動するための、電源電位または基準電位が供給されることが好ましい。
【０１５１】
＜変形例３＞
また、例えば、上記実施の形態では、識別情報取得用のランドＬＤｃの接続関係が図３に示す下面ＷＳｂ側の配線層ＷＬ１で完結する実施態様について説明した。しかし、ランドＬＤｃは、複数の配線層に亘る配線経路を介して接続されていても良い。
【０１５２】
図２２は、図５に対する変形例である半導体装置が有する識別情報取得用の配線経路を模式的に示す説明図である。また、図２３および図２４は、図２２に示す識別情報取得用の配線経路の断面構造を示す拡大断面図である。なお、図２２では、配線層ＷＬ１と、配線層ＷＬ１の一段上層の配線層ＷＬ２との平面的な位置関係を見やすくするため、上段に配線層ＷＬ２の配線レイアウト、下段に配線層ＷＬ１の配線レイアウトを記載している。また、図２３は、図２２に示すランドＬＤｃ１とランドＬＤｃ２との配線経路を示す拡大断面図になっている。また、図２４は、図２２に示すランドＬＤｃ２とランドＬＤｃ３との配線経路を示す拡大断面図になっている。
【０１５３】
図２２および図２３に示す半導体装置ＰＫＧ３では、配線基板ＷＳが有するランドＬＤｃ１とランドＬＤｃ２とが、複数の配線層（配線層ＷＬ１と配線層ＷＬ２）に亘る配線経路を介して接続されている。
【０１５４】
半導体装置ＰＫＧ３が有する配線基板ＷＳは、複数のランドＬＤ、ヒューズ配線Ｗｆｓ１、ヒューズ配線Ｗｆｓ２が形成された配線層ＷＬ１と、この配線層ＷＬ１よりも上面ＷＳｔ（図３参照）側に形成された配線層ＷＬ２と、を有する。図２３に示すように、ヒューズ配線Ｗｆｓ１は、溶断部ＮＣ１の反対側の端部である連結部ＪＣ１において、ランドＬＤｃ１に連結される。
【０１５５】
また、図２３に示すように、ヒューズ配線Ｗｆｓ２は、配線層ＷＬ２に形成された配線（第２配線層配線）ＷＲｓ２を介して、ランドＬＤｃ２に接続される。詳しくは、ヒューズ配線Ｗｆｓ２は溶断部ＮＣ２の反対側の端部である連結部ＪＣ２を有し、連結部ＪＣ２においてビアランドＷＲｖ１に連結される。ビアランドＷＲｖ１と配線層ＷＬ２の配線ＷＲｓ２の間には、ビア配線ＷＲｖが配置され、ビアランドＷＲｖ１と配線ＷＲｓ２とは、導体であるビア配線ＷＲｖを経由して接続されている。また、ランドＬＤｃ２は、配線層ＷＬ１に形成された配線（第１配線層配線）ＷＲｓ１を介してビアランドＷＲｖ２と連結されている。また、ビアランドＷＲｖ２と配線層ＷＬ２の配線ＷＲｓ２の間には、ビア配線ＷＲｖが配置され、ビアランドＷＲｖ２と配線ＷＲｓ２とは、導体であるビア配線ＷＲｖを経由して接続されている。上記のように、ヒューズ配線Ｗｆｓ２は、配線層ＷＬ１および配線層ＷＬ２に形成された導体パターンを通じて、ランドＬＤｃ２と接続される。
【０１５６】
本変形例の半導体装置ＰＫＧ３のように、識別情報取得用のランドＬＤｃ１とランドＬＤｃ２とが、複数の配線層（配線層ＷＬ１と配線層ＷＬ２）に亘る配線経路を介して接続する場合、配線経路の自由度が向上する。例えば、図２２に示す例では、ランドＬＤｃ１の周囲には、識別情報取得用のランドＬＤｃ以外のランドＬＤが配置されている。言い換えれば、平面視において、ランドＬＤｃ１とランドＬＤｃ２の間に、ランドＬＤｃ１およびランドＬＤｃ２以外のランドＬＤが配置される。
【０１５７】
上記実施の形態のように、ランドＬＤｃ１とランドＬＤｃ２を接続する配線経路を配線層ＷＬ１で完結させる場合には、ランドＬＤｃを配置するためのまとまったスペースが必要になる。しかし、本変形例によれば、例えば１個分のランドＬＤｃを配置することが可能な空き領域であっても、この空き領域を活用することができる。
【０１５８】
なお、図２２では、ランドＬＤｃ２が配線層ＷＬ１の中央部に形成されている例を示しているが、配線層ＷＬ２に接続されているランドＬＤｃ２は、配線層ＷＬ１の任意の位置に形成することが可能であり、例えば、ランドＬＤｃ１の隣に形成されていても良い。
【０１５９】
また、ヒューズ配線Ｗｆｓは、ランドＬＤｃ１とランドＬＤｃ２とを接続する配線経路中のどこかに配置されていれば良い。したがって、本実施の形態に対する更なる変形例としては、配線層ＷＬ２にヒューズ配線Ｗｆｓを形成することができる。ただし、ヒューズ配線ＷｆｓをランドＬＤと同層の配線層ＷＬ１に形成した場合、断線または非断線の状態が目視で確認できる場合がある。この観点からは、ヒューズ配線Ｗｆｓは、配線層ＷＬ１に形成することが好ましい。
【０１６０】
ところで、図２２および図２３に示すランドＬＤｃ２は、配線ＷＲｓ１を介してビアランドＷＲｖ２と接続されている。ランドＬＤｃ２を、単に、１ビット分に相当する識別情報を記録するためのランドＬＤｃとして利用する場合、ランドＬＤｃ２とビアランドＷＲｖ２とをヒューズ配線Ｗｆｓを介して接続することもできる。この場合、ヒューズカット工程において、ランドＬＤｃ１とランドＬＤｃ２の間に溶断電流を流すと、ランドＬＤｃ１とビアランドＷＲｖ１との間のヒューズ配線Ｗｆｓ、およびランドＬＤｃ２とビアランドＷＲｖ２との間のヒューズ配線Ｗｆｓの両方が断線する。
【０１６１】
一方、図２２〜図２４に示す例では、ランドＬＤｃ２と、ランドＬＤｃ１と、の間に設けられたヒューズ配線Ｗｆｓ１、Ｗｆｓ２に１ビット分の識別情報を記録し、ランドＬＤｃ２と、ランドＬＤｃ３と、の間に設けられたヒューズ配線Ｗｆｓ３に別の１ビット分の識別情報を記録することができる。つまり、図２２〜図２４に示す例では、ランドＬＤｃ１とランドＬＤｃ２の間に設けられたヒューズ配線Ｗｆｓと、ランドＬＤｃ２とランドＬＤｃ３の間に設けられたヒューズ配線Ｗｆｓ３と、に２ビット分の識別情報を記録することができる。
【０１６２】
言い換えれば、ランドＬＤｃ２は、ランドＬＤｃ２とランドＬＤｃ１の間に設けられたヒューズ配線Ｗｆｓの情報を取得するための端子としての機能と、ランドＬＤｃ２とランドＬＤｃ３の間に設けられたヒューズ配線Ｗｆｓ３の情報を取得するための端子としての機能を兼ねる。
【０１６３】
このように、複数のランドＬＤｃのうちの一部（例えばランドＬＤｃ２）を、複数ビット分の識別情報の記録用（あるいは取得用）のランドＬＤｃとして用いる場合、１ビット分に対応するヒューズ配線Ｗｆｓのそれぞれに、選択的に溶断電流を流す必要がある。また、各ビットに対応する接続経路のうち、兼用化されている配線経路部分は、ヒューズ配線Ｗｆｓを断線させる程度の溶断電流を流しても、断線しない事が必要である。
【０１６４】
例えば、図２２に示すように、ランドＬＤｃ２と、ランドＬＤｃ１と、の間に設けられたヒューズ配線Ｗｆｓに溶断電流を流す場合には、ランドＬＤｃ２に接触するソケットピンＳＰと、ランドＬＤｃ１に接触するソケットピンＳＰの間に溶断電流を流す。この時、ランドＬＤｃ２とビアランドＷＲｖ２とを接続する配線ＷＲｓ１は、ランドＬＤｃ２とランドＬＤｃ３とを接続する経路の一部を兼ねるので、溶断電流により、配線ＷＲｓ１が断線しないようにする必要がある。また、ランドＬＤｃ２と、ランドＬＤｃ３と、の間に設けられたヒューズ配線Ｗｆｓ３に溶断電流を流す場合には、ランドＬＤｃ２に接触するソケットピンＳＰと、ランドＬＤｃ３に接触するソケットピンＳＰの間に溶断電流を流す。この時、ランドＬＤｃ２とビアランドＷＲｖ２とを接続する配線ＷＲｓ１は、ランドＬＤｃ２とランドＬＤｃ１とを接続する経路の一部を兼ねるので、溶断電流により、配線ＷＲｓ１が断線しないようにする必要がある。
【０１６５】
そこで、本変形例の場合、ランドＬＤｃ２とビアランドＷＲｖ２とを接続する配線ＷＲｓ１の配線幅は、図２３に示すヒューズ配線Ｗｆｓ１、Ｗｆｓ２の配線幅よりも大きい。また、配線ＷＲｓ１の配線幅は、図２４に示すヒューズ配線Ｗｆｓ３の配線幅よりも大きい。例えば、配線ＷＲｓ１の配線幅は、図５に示すランドＬＤｅに接続される配線ＷＲｓと同じ配線幅である。
【０１６６】
このように、ランドＬＤｃ２とビアランドＷＲｖ２とを接続する配線ＷＲｓ１の配線幅をヒューズ配線Ｗｆｓの配線幅よりも大きくすれば、配線ＷＲｓ１に溶断電流を流した場合に配線ＷＲｓ１が断線することを防止できる。これにより、図２２および図２４に例示するように、ランドＬＤｃ２に識別情報取得用の別のヒューズ配線Ｗｆｓ３を接続することができる。
【０１６７】
また、図２２および図２４に示す、ランドＬＤｃ２とランドＬＤｃ３の接続経路の詳細を説明すると、以下の通りである。すなわち、配線層ＷＬ１に形成される複数のランドＬＤには、ヒューズ配線Ｗｆｓ３を介してビアランドＷＲｖ３に接続される識別情報取得用のランドＬＤｃ３が含まれる。また、ビアランドＷＲｖ３は、配線層ＷＬ２の配線ＷＲｓ２を介してランドＬＤｃ２に接続される。
【０１６８】
詳しくは、図２４に示すように、ヒューズ配線Ｗｆｓ３はランドＬＤｃ３との連結部ＪＣ３の反対側の端部である連結部ＪＣ４を有し、連結部ＪＣ４においてビアランドＷＲｖ３に連結される。ビアランドＷＲｖ３と配線層ＷＬ２の配線ＷＲｓ２の間には、ビア配線ＷＲｖが配置され、ビアランドＷＲｖ３と配線ＷＲｓ２とは、導体であるビア配線ＷＲｖを経由して接続されている。また、ランドＬＤｃ２は、配線層ＷＬ１に形成された配線（第１配線層配線）ＷＲｓ１を介してビアランドＷＲｖ２と連結されている。また、ビアランドＷＲｖ２と配線層ＷＬ２の配線ＷＲｓ２の間には、ビア配線ＷＲｖが配置され、ビアランドＷＲｖ２と配線ＷＲｓ２とは、導体であるビア配線ＷＲｖを経由して接続されている。
【０１６９】
上記したように、本変形例によれば、一つのランドＬＤｃ２に複数のヒューズ配線Ｗｆｓを接続される。また、複数のヒューズ配線Ｗｆｓに接続される接続経路のうちの兼用化された部分は、ヒューズ配線Ｗｆｓを断線させるための溶断電流を流しても、断線しないように、配線幅が太くなっている。このため、複数のヒューズ配線Ｗｆｓのうちの一部を選択的に断線させることができる。
【０１７０】
つまり、図２２〜図２４に示す実施態様によれば、ランドＬＤｃ２に、選択的に断線させることが可能な複数のヒューズ配線Ｗｆｓを接続することで、識別情報取得用のランドＬＤｃの数を抑制することができる。また、ランドＬＤｃ２に直接ヒューズ配線Ｗｆｓを連結する場合、一つのランドＬＤｃに接続可能なヒューズ配線Ｗｆｓの数に限界がある。しかし、図２２〜図２４に示すように、ランドＬＤｃ２と配線層ＷＬ２の配線ＷＲｓ２とをヒューズ配線Ｗｆｓを介さずに接続し、配線ＷＲｓ２を介して複数のヒューズ配線Ｗｆｓを接続した場合、上記実施の形態のように、配線層ＷＬ１で配線経路を完結させる場合と比較して、ランドＬＤｃ２に接続可能なヒューズ配線Ｗｆｓの数が増大する。
【０１７１】
なお、図２４では、ヒューズ配線Ｗｆｓ３が断線していない実施態様を示しているが、ヒューズ配線Ｗｆｓ３を断線させても良いことはいうまでもない。
【０１７２】
また、上記変形例２と変形例３とを組み合わせて、図２２に示す配線ＷＲｓ２を半導体チップＣＰ（図３参照）と電気的に接続しても良い。この場合、上記変形例２で説明したように、ヒューズ配線Ｗｆｓがノイズ源になることを抑制する観点から、配線ＷＲｓ２には、半導体チップＣＰ（図３参照）に形成された回路を駆動するための、電源電位または基準電位が供給されることが好ましい。
【０１７３】
電源電位を供給する経路や基準電位を供給する経路は、信号伝送経路と比較して配線幅が太い場合、あるいは、広範囲に広がる膜状の導体パターンである場合が多い。したがって、この場合、溶断電流によって配線ＷＲｓ２が断線することを防止できる。
【０１７４】
＜変形例４＞
また、例えば、上記実施の形態では、複数のランドＬＤのうち、半導体装置ＰＫＧ１が実装された後、半導体装置ＰＫＧ１の外部端子として機能するランドＬＤｅに選択的に半田ボールＳＢを接合する実施態様を説明した。しかし、ランドＬＤの実装態様には種々の変形例がある。例えば、図２に示すランドＬＤｔやランドＬＤｃを含め、全てのランドＬＤに半田ボールＳＢを接合しても良い。また例えば、図３に示す複数の半田ボールＳＢを接続せず、複数のランドが露出した（あるいは、複数のランドＬＤの露出面に半田膜が形成された）ＬＧＡ（Land Grid Array）型の半導体装置としても良い。
【０１７５】
＜変形例５＞
また、例えば、上記実施の形態では、半導体チップＣＰのパッドと配線基板ＷＳの端子ＢＦとをワイヤＢＷを介して電気的に接続する例を取り上げて説明したが、半導体チップＣＰと配線基板ＷＳを電気的に接続する方法には種々の変形例がある。
【０１７６】
例えば、半導体チップＣＰの実装方式の変形例として、半導体チップＣＰの、表面ＣＰｔと配線基板ＷＳの上面ＷＳｔとが対向する、所謂フェイスダウン実装方式を用いることができる。この場合、半導体チップのパッドＰＤ上にバンプ（あるいはバンプ電極）と呼ばれる、複数の突起状の導電性部材を形成し、バンプを介して配線基板ＷＳと電気的に接続する。この場合、上記したダイボンド工程において、半導体チップＣＰと配線基板ＷＳとが電気的に接続されるので、ワイヤボンド工程は省略できる。また、半導体チップＣＰの表面ＣＰｔと配線基板ＷＳの間の空間に樹脂を配置して保護されていれば、封止工程を省略しても良い。
【０１７７】
＜変形例６＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
【０１７８】
その他、実施の形態に記載された内容の一部を以下に記載する。
【０１７９】
（１）
上面、前記上面とは反対側の下面、および前記下面に形成された複数のランドを有する配線基板と、
前記配線基板の前記上面上に搭載された半導体チップと、
を含み、
前記複数のランドは、第１ヒューズ配線に接続される第１ランドと、第２ランドと、を有し、
前記第１ヒューズ配線は、前記第１ランドに連結された第１連結部、前記第２ランドに連結された第２連結部、および前記第１ヒューズ配線の配線経路中に断線部を有する、半導体装置。
【符号の説明】
【０１８０】
ＢＦ  端子（ボンディングリード、ボンディングパッド）
ＢＷ  ワイヤ（導電性部材）
ＣＭＲ  チップ搭載領域
ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４  角部
ＣＰ  半導体チップ
ＣＰｂ  裏面（主面）
ＣＰｓ  側面
ＣＰｔ  表面（主面）
ＤＢ  接着材（ダイボンド材）
ＤＬ  切断線（ダイシングライン、スクライブライン）
ＤＶｐ  チップ領域
ＩＤＸ  インデックスマーク
ＩＬ  絶縁層
ＩＬＢ  ビルドアップ絶縁層
ＩＬＣ  コア絶縁層
ＪＣ１、ＪＣ２、ＪＣ３、ＪＣ４  連結部
ＬＤ  ランド（端子、電極、外部端子）
ＬＤｃ、ＬＤｃ１、ＬＤｃ２、ＬＤｃ３  ランド、（識別情報取得用のランド、情報取得用ランド、トレース用ランド）
ＬＤｅ  ランド（電極ランド、実ランド、半導体チップと接続されるランド）
ＬＤｔ  ランド（検査用のランド、半導体チップと接続されるランド）
ＭＲ  封止体（樹脂体）
ＭＲｂ  下面
ＭＲｓ  側面
ＭＲｔ  上面
ＭＴ  成形金型
ＭＴ１  上型（第１金型）
ＭＴ１ｂ  キャビティ
ＭＴ２  下型（第２金型）
Ｎ０、Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６、Ｎ７  配列番号
ＮＣ１、ＮＣ２  溶断部
ＮＣｐ  断線部
ＰＤ  パッド（電極、チップ電極）
ＰＫＧ１、ＰＫＧ２、ＰＫＧ３  半導体装置
ＳＢ  半田ボール（半田材）
ＳＰ  ソケットピン（テスト端子、接触端子、プローブ、ポゴピン）
ＳＰＣ１  被検査体
ＳＲ１、ＳＲ２  絶縁膜（ソルダレジスト膜、保護膜）
ＳＲｋ１、ＳＲｋ２、ＳＲｋ３  開口部
ＳＶ  サーバ
ＴＳ  試験装置（検査装置）
ＴＳ１  ソケット（テストソケット）
ＴＳ１ａ  本体部
ＴＳ１ｂ  下面（テスト基板実装面）
ＴＳ１ｃ  貫通孔
ＴＳ１ｇ  収容部（パッケージ固定部、領域）
ＴＳ１ｔ  上面（半導体装置固定面）
ＴＳ２  テスト基板（パフォーマンスボード）
ＴＳ２ｂ  裏面
ＴＳ２ｃ  ソケット搭載領域
ＴＳ２ｄ  配線
ＴＳ２ｅ  伝送路（層間導電路）
ＴＳ２ｆ  端子（ポゴ座）
ＴＳ２ｔ  表面
ＴＳ３  テストヘッド
ＴＳ３ｔ  上面
ＴＳ４  制御部（テスタ本体）
ＴＳ５  隔壁
ＴＳ６  コネクタ端子（端子）
ＴＳ７  電子部品
ＴＳ８  押圧治具（押さえ部材）
Ｗｆｓ、Ｗｆｓ１、Ｗｆｓ２、Ｗｆｓ３  ヒューズ配線（配線、識別情報取得用配線）
ＷＨ  半導体ウエハ
ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４  配線層
Ｗｐｓ  給電線
ＷＲ、ＷＲｓ  配線
ＷＲｓ１  配線（第１配線層配線）
ＷＲｓ２  配線（第２配線層配線）
ＷＲｖ  ビア配線（スルーホール配線、層間配線）
ＷＲｖ１、ＷＲｖ２、ＷＲｖ３  ビアランド
ＷＳ  配線基板
ＷＳｂ  下面（実装面、主面、裏面）
ＷＳｓ  側面
ＷＳｔ  上面（チップ搭載面、主面、表面）
【図１】
2016039266.tif 000003
【図２】
2016039266.tif 000004
【図３】
2016039266.tif 000005
【図４】
2016039266.tif 000006
【図５】
2016039266.tif 000007
【図６】
2016039266.tif 000008
【図７】
2016039266.tif 000009
【図８】
2016039266.tif 000010
【図９】
2016039266.tif 000011
【図１０】
2016039266.tif 000012
【図１１】
2016039266.tif 000013
【図１２】
2016039266.tif 000014
【図１３】
2016039266.tif 000015
【図１４】
2016039266.tif 000016
【図１５】
2016039266.tif 000017
【図１６】
2016039266.tif 000018
【図１７】
2016039266.tif 000019
【図１８】
2016039266.tif 000020
【図１９】
2016039266.tif 000021
【図２０】
2016039266.tif 000022
【図２１】
2016039266.tif 000023
【図２２】
2016039266.tif 000024
【図２３】
2016039266.tif 000025
【図２４】
2016039266.tif 000026