(57)【要約】      （修正有）【課題】電子供給層の厚さを精度よく制御しつつ、ゲートリセス部分の水平方向へのエッチング進行を抑制する半導体装置の製造方法を提供する。【解決手段】電子供給層４上におけるドレイン電極６とソース電極７との間の領域において、酸素系ガスを起源とする酸化活性種を電子供給層の表面に対して照射することで酸化領域１４を形成し、酸化領域をウェットエッチングによって除去する。そして、酸化領域が除去された領域にゲート電極を形成する。酸化活性種の、電子供給層の表面への入射角を角度θとすると、2016051722.tif 000008を満たす角度で、酸化活性種を照射する。【選択図】図５
2016051722.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上面において、化合物半導体からなるチャネル層、及び、化合物半導体からなる電子供給層が順に形成され、
前記電子供給層上において、ドレイン電極及びソース電極が選択的に形成される半導体装置の製造方法であり、
前記電子供給層上における前記ドレイン電極と前記ソース電極との間の領域において、酸素系ガスを起源とする酸化活性種を前記電子供給層の表面に対して照射することで酸化領域を形成し、
前記酸化領域をウェットエッチングによって除去し、
前記半導体装置の製造方法において、前記酸化領域が除去された領域にゲート電極が形成され、
前記電子供給層上における前記ドレイン電極と前記ソース電極との間の領域において、前記酸化活性種を前記電子供給層の表面に対して照射することは、
前記酸化活性種の、前記電子供給層の表面への入射角を角度θとすると、
【数１】
2016051722.tif 000007
を満たす角度で、前記酸化活性種を照射することである、
半導体装置の製造方法。
【請求項２】
前記酸化領域を形成すること、及び、形成された前記酸化領域をウェットエッチングによって除去することを、複数回繰り返す、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体装置の製造方法において、前記チャネル層及び前記電子供給層が順に形成された後、
前記ドレイン電極が形成される領域及び前記ソース電極が形成される領域の双方を除く領域がパターニングされたマスクで前記電子供給層上を覆い、
前記マスクの上から、ｎ型不純物を添加し、
添加された前記ｎ型不純物を活性化させることでｎ＋層を形成し、
前記半導体装置の製造方法において、その後、前記ドレイン電極及び前記ソース電極が選択的に形成される、
請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体装置の製造方法において、前記ゲート電極が形成される前に、
前記酸化領域が除去された領域の前記電子供給層の表面を被覆するゲート絶縁膜を形成する、
請求項１から３のうちのいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、化合物半導体からなる電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
パワートランジスタの高効率化には、高移動度及び高耐圧の性質を有する材料を用いることが有望とされ、例えば、ＧａＮのような窒化物半導体を用いたＨＥＭＴ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）構造が研究されている。また、パワーエレクトロニクス応用のためには、ゲートのしきい値電圧を正にしてノーマリーオフ動作を実現することが必須であると言われている。
【０００３】
窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタにおいて、ノーマリーオフ動作を実現するエンハンスメント型デバイスを作製する従来手法のひとつに、リセスゲート構造が挙げられる。埋め込みゲート構造とも呼ばれるこれらのデバイスの構造では、ゲート電極直下に存在する電子供給層の厚さを薄くすることにより、ゲート電極部分における２次元電子ガスの発生を抑制することができる。よって、ノーマリーオフ動作を実現することができる。
【０００４】
一方で、ゲート電極直下以外の領域に関しては、できる限り低抵抗であることが望ましい。よって、一定以上の２次元電子ガスを誘起するために、ゲート電極直下以外の領域には、ゲート電極直下における電子供給層よりも厚い電子供給層が形成される。よって、リセスゲート構造は、外見上ゲート電極が電子供給層に埋め込まれたような構造となる。
【０００５】
このようなリセスゲート構造を実現するために、従来は、エピタキシャル成長法により厚く電子供給層を形成した後に、ゲート電極直下に相当する箇所のみをドライエッチングなどにより加工して薄層化する、というプロセスが一般的に採用されていた（例えば、特許文献１）。
【０００６】
ここで、トランジスタのしきい値電圧は、ゲート電極直下における電子供給層の厚さに対応して非常に敏感に変化する。そのため、エッチング加工の際の加工誤差が、しきい値電圧に大きく影響を及ぼしてしまう。しかし、構成上、高選択比を利用してのエッチストップ層を導入するなどの手法を採用することはできず、加工時間のみで加工制御をせざるを得ないため、トランジスタの素子間でのしきい値変動は大きな課題であった。
【０００７】
上記の課題に対して、高精度に加工量を制御するための手法として、まず、半導体表面を酸化させておき、次に、その酸化膜を溶解するという２段階の手順を採るデジタルエッチングという技術が考案されている。半導体表面の酸化手法に関しては、酒石酸水溶液中での陽極酸化、酸化力の強い溶液中への浸漬、又は、酸素ラジカルへの曝露などの方式が用いられる（例えば、特許文献２、特許文献３又は非特許文献１）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１４１０４０号公報
【特許文献２】特開昭５６−３６１６８号公報
【特許文献３】米国特許第６００４８８１号明細書
【非特許文献】
【０００９】
【非特許文献１】Ye Wang他、「High-Performance Normally-Off Al2O3/GaN MOSFET Using a Wet Etching-Based Gate Recess Technique」、IEEE Electron Device Lett、vol.34,No.11、Nov.2013、pp.1370-1372
【発明の概要】
【発明が解決しようとする課題】
【００１０】
化合物半導体からなるヘテロ接合電界効果型トランジスタにおいて、ノーマリーオフ動作を実現するためのリセスゲート構造を有する場合、当該リセスゲート構造を形成するためにドライエッチングによるリセス加工を適用すると、ゲート電極直下に形成される電子供給層の厚さを精密に制御することが困難となる。そのため、電子供給層の厚さのバラつきに起因するトランジスタの電気特性の変動が顕著である他、加工損傷による特性劣化も起こりうる。
【００１１】
その一方で、上記のデジタルエッチングを適用した場合、酸化膜形成が等方的に進行することに起因して、ゲートリセス部分のトレンチ形状が水平方向に拡がってしまい、ゲートドライブ性能の劣化を招く、又は、寄生抵抗及び容量の増大を招くという懸念が生じる。
【００１２】
本発明は、上記のような問題を解決するためになされたものであり、電子供給層の厚さを精度よく制御しつつ、ゲートリセス部分の水平方向へのエッチング進行を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一態様に関する半導体装置の製造方法は、半導体基板の上面において、化合物半導体からなるチャネル層、及び、化合物半導体からなる電子供給層が順に形成され、前記電子供給層上において、ドレイン電極及びソース電極が選択的に形成される半導体装置の製造方法であり、前記電子供給層上における前記ドレイン電極と前記ソース電極との間の領域において、酸素系ガスを起源とする酸化活性種を前記電子供給層の表面に対して照射することで酸化領域を形成し、前記酸化領域をウェットエッチングによって除去し、前記半導体装置の製造方法において、前記酸化領域が除去された領域にゲート電極が形成され、前記電子供給層上における前記ドレイン電極と前記ソース電極との間の領域において、前記酸化活性種を前記電子供給層の表面に対して照射することは、前記酸化活性種の、前記電子供給層の表面への入射角を角度θとすると、
【００１４】
【数１】
2016051722.tif 000003
【００１５】
を満たす角度で、前記酸化活性種を照射することである。
【発明の効果】
【００１６】
本発明の上記態様によれば、電子供給層の表面に対して角度θで酸化活性種が照射される。酸化活性種は、開口部の底面を酸化させ、酸化進行過程の異方性が担保される。よって、水平方向への酸化の進行を抑制することができる。このことによって、その後の酸化領域の除去過程では、開口部の底面における酸化領域が精度よく除去され、開口部の水平方向へ除去が進行することが抑制される。
【００１７】
本発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１８】
【図１】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図４】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図５】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図６】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図７】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図８】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図９】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１０】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１１】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１２】実施形態に関する半導体装置の製造方法で製造されたヘテロ接合電界効果型トランジスタの断面構造の一例を示す図である。
【発明を実施するための形態】
【００１９】
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
【００２０】
また、以下の説明では、「上」、「下」、「側」、「底」、「表」又は「裏」などの特定の位置及び方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
【００２１】
＜実施形態＞
＜構成＞
図７は、本実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【００２２】
図７に示されるように、最下層から順に、ｎ型のＳｉ基板１、バッファ層２、ＧａＮからなるチャネル層３、Ａｌ０．２Ｇａ０．８Ｎからなる電子供給層４、及び、ＧａＮからなるキャップ層５が形成される。
【００２３】
さらに、キャップ層５の表面に選択的に形成されるエッチングマスク１０と、エッチングマスク１０に挟まれて形成されるＴｉ／Ａｌ／Ｔｉ／Ａｕからなるドレイン電極６と、エッチングマスク１０に挟まれて形成されるＴｉ／Ａｌ／Ｔｉ／Ａｕからなるソース電極と、エッチングマスク１０に挟まれて形成されるＰｄ／Ａｕからなるゲート電極８とを備える。ゲート電極８は、キャップ層５が除去され電子供給層４が一部掘り込まれた領域において、埋め込まれるようにして形成される。
【００２４】
チャネル層３の、電子供給層４に接触する表面から一定深さの表層においては、チャネル層３の電子供給層４に接触する表面に、自発分極とピエゾ分極との合計によって発生する分極電荷からなる２次元電子ガス９が誘起される。
【００２５】
ゲート電極８が形成される領域では、電子供給層４の膜厚が減少したことによりピエゾ分極が弱まるために、発生する分極電荷量も減少し、その結果として誘起される２次元電子ガスの濃度も低下する。このようにして、ゲート電極直下（チャネル領域）のみキャリアを空乏化させてしまうことで、ノーマリーオフ動作を実現することができる。
【００２６】
＜製造方法＞
以下、本実施形態に関する、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法について、図１から図９を参照しつつ説明する。
【００２７】
図１から図９は、本実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【００２８】
まず、図１に示されるように、ｎ型のＳｉからなるＳｉ基板１の上面に、有機金属化学気相成長（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）法、又は、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ、ＭＢＥ）法などのエピタキシャル成長法を適用することで、バッファ層２、ＧａＮからなるチャネル層３、Ａｌ０．２Ｇａ０．８Ｎからなる電子供給層４、ＧａＮからなるキャップ層５を順にエピタキシャル成長させる。
【００２９】
次に、図２に示されるように、例えば、フォトリソグラフィ法を利用したパターニングを実施した後に、Ｔｉを３０ｎｍ、Ａｌを５０ｎｍ、Ｔｉを２０ｎｍ、Ａｕを１００ｎｍこの順に蒸着法を用いて堆積し、リフトオフ法などを用いて、キャップ層５の表面にソース電極７及びドレイン電極６を選択的に形成する。その後、例えば瞬間熱処理（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ、ＲＴＡ）法などを用いて８００℃の熱処理を行い、合金化を促進する。
【００３０】
次に、図３に示されるように、デバイス上面全体を被覆するように、例えばプラズマ化学気相成長（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）法などを用いて１５０ｎｍのＳｉＯ２膜（エッチングマスク１０）を形成する。
【００３１】
次に、図４に示されるように、例えば、フォトリソグラフィ法を利用したパターニングを実施した後に、フォトレジストをマスクとして、ゲート電極８が形成されるべき領域に存在しているＳｉＯ２膜（エッチングマスク１０）を、例えばフッ素系ガスを用いたドライエッチングなどにより除去する。
【００３２】
次に、図５に示されるように、例えば、酸素ガスを用いた反応性イオンエッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ、ＲＩＥ）装置などでエッチングマスク１０の開口部底面で露出された領域、すなわち、ドレイン電極６とソース電極７との間の領域を酸化させ酸化領域１４を形成する。
【００３３】
次に、図６に示されるように、水で１０倍に希釈した塩酸などにより酸化領域１４をウェットエッチングによって除去する。
【００３４】
そして、図７に示されるように、図５及び図６に示される酸化領域１４の形成及び除去を例えば２０回繰り返すことで、ゲート電極８が形成されるべき領域にある電子供給層４の薄層化を行う。
【００３５】
より詳細に説明すると、ＲＩＥ装置において、酸素ガスは酸化活性種を発生させ、発生した酸化活性種は、エッチングマスク１０の開口部に露出した電子供給層４又はＧａＮからなるキャップ層５などの窒化物半導体層にほぼ垂直に照射され（図５の矢印を参照）、窒化物半導体層をエッチング除去せずに酸化する。
【００３６】
酸化される領域は、酸化活性種が浸入可能な開口部から深さ方向に１ｎｍ以上３ｎｍ以下程度となる。この深さは、酸化活性種への暴露時間によって１ｎｍより精密に制御可能である。
【００３７】
一方で、エッチングマスク１０の下部に対しては酸化活性種が浸入しにくく、開口部と比較した場合１／１０以下の浸入となる。よって、エッチングマスク１０の下部における酸化領域は無視できる程度である。
【００３８】
ここで、エッチングマスク１０の下部に対して、開口部と比較した場合１／１０以下の浸入となるための酸化活性種の照射角度は、開口部の底面の法線となす角（開口部の底面への入射角）を角度θとすると、
【００３９】
【数２】
2016051722.tif 000004
【００４０】
と表すことができる。よって、角度θの範囲としては、
【００４１】
【数３】
2016051722.tif 000005
【００４２】
となる。
【００４３】
次に、デバイスをＲＩＥ装置から取り出し、希釈塩酸に浸すと、上記酸化された領域のみが、選択的にエッチング除去される。したがって、エッチングマスク１０の開口部の幅で、深さ方向に１ｎｍ以上３ｎｍ以下程度の矩形領域の窒化物半導体のみがエッチング除去され、エッチングマスク１０の下部の窒化物半導体はエッチング除去されない。
【００４４】
結果として、この酸化領域１４の形成及び除去という一連の工程を所望の回数繰り返すことによって、ゲートリセス部分のトレンチ形状は、水平方向に拡がることがない。また、設計通りのフォトリソグラフィ法を利用したパターン通りに、深さ方向にのみ１ｎｍ以下の単位で精密にトレンチを形成することができる。また、電子供給層４に対しドライエッチングよりダメージを与えることがない。
【００４５】
次に、図８に示されるように、例えば、フォトリソグラフィ法を利用したパターニングを実施した後に、Ｐｄを５０ｎｍ、Ａｕを１００ｎｍこの順に蒸着法を用いて堆積し、リフトオフ法などを用いてゲート電極８を形成する。
【００４６】
次に、図９に示されるように、例えば、フォトリソグラフィ法を利用したパターニングを実施した後に、フォトレジストをマスクとして、ソース電極７及びドレイン電極６の上部を被覆しているＳｉＯ２膜からなるエッチングマスク１０を、例えば、フッ酸などを用いたウェットエッチングにより除去する。そして、コンタクト開口を形成する。
【００４７】
以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線及びバイアホールなどの形成プロセスを経てデバイスとして用いられる。
【００４８】
＜効果＞
以下に、本実施形態による効果を例示する。
【００４９】
本実施形態によれば、半導体装置の製造方法が、半導体基板としてのＳｉ基板１の上面において、化合物半導体としてのＧａＮからなるチャネル層３、及び、化合物半導体としてのＡｌ０．２Ｇａ０．８Ｎからなる電子供給層４が順に形成され、電子供給層４上において、ドレイン電極６及びソース電極７が選択的に形成される半導体装置の製造方法であり、電子供給層４上におけるドレイン電極６とソース電極７との間の領域において、酸素系ガスを起源とする酸化活性種を電子供給層４の表面に対して照射することで酸化領域１４を形成し、酸化領域１４をウェットエッチングによって除去する。
【００５０】
そして、半導体装置の製造方法において、酸化領域１４が除去された領域にゲート電極８が形成される。
【００５１】
ここで、電子供給層４上におけるドレイン電極６とソース電極７との間の領域において、酸化活性種を電子供給層４の表面に対して照射することは、酸化活性種の、電子供給層４の表面への入射角を角度θとすると、
【００５２】
【数４】
2016051722.tif 000006
【００５３】
を満たす角度で、酸化活性種を照射することである。
【００５４】
このような構成によれば、電子供給層４上におけるドレイン電極６とソース電極７との間の領域において、開口部に露出した電子供給層４の表面に対して角度θで酸化活性種を照射する。酸化活性種は、開口部の底面を酸化させ、酸化進行過程の異方性が担保される。よって、水平方向への酸化の進行を抑制することができる。このことによって、その後の酸化領域１４の除去過程では、開口部の底面における酸化領域１４が精度よく除去され、開口部の水平方向へ除去が進行することが抑制される。なお、酸化物は、例えば窒化物などに比べてエッチングによって除去することが容易であり、除去量を高精度で制御することができる。
【００５５】
よって、電子供給層４の厚さを精度よく制御しつつ、水平方向への意図しない加工によって発生するゲートドライブ性能の劣化、又は、寄生抵抗及び容量の増大といった半導体装置性能の劣化を防ぐことができる。
【００５６】
なお、これらの構成以外の構成については適宜省略することができるが、本明細書に示される任意の構成を適宜追加した場合でも、上記の効果を生じさせることができる。
【００５７】
＜変形例＞
なお、上記では、代表的な条件について述べたが、下記に示すような条件でも、本実施形態の効果を奏する化合物半導体からなる電界効果型トランジスタを作製することができる。
【００５８】
図１において、チャネル層３のバンドギャップエネルギーの大きさをＥ３、電子供給層４のバンドギャップエネルギーの大きさをＥ４とした場合に、Ｅ３＜Ｅ４という関係を満たせば、ヘテロ接合電界効果型トランジスタを動作させるのに十分である。そのため、必ずしも本実施形態で示されたようなＧａＮからなるチャネル層３及びＡｌ０．２Ｇａ０．８Ｎからなる電子供給層４ＧａＮの組合せである必要はなく、チャネル層３及び電子供給層４に関しては構成する元素の組成が異なるＡｌとＧａとＮとのうちＮを含む少なくとも２種類の元素からなる化合物で構成されていればよい。例えば、チャネル層３を構成する化合物半導体をＡｌｘＧａ１−ｘＮ、電子供給層４を構成する化合物半導体をＡｌｙＧａ１−ｙＮとすると、ｘ＜ｙ、０≦ｘ＜１、０＜ｙ＜１という関係を満足する化合物半導体で構成されていればよい。この際、ｘとｙの差が大きいほどチャネル層３と電子供給層４との間における格子歪が大きくなるため、電子供給層４に大きな分極効果が発生し、誘起される２次元電子ガスの濃度が高密度になる。したがって、トランジスタの大電流化及び高出力化といった観点では有利な構成と言える。
【００５９】
図１において、電子供給層４の表面にはＧａＮからなるキャップ層５が形成されているが、ヘテロ接合電界効果型トランジスタを動作させる上で必須の構造ではないため、キャップ層５は形成されていなくてもよい。
【００６０】
図１におけるチャネル層３及び電子供給層４は、上述のように少なくともＮを含むように構成された化合物半導体として記載されているが、必ずしもこれに限る必要はなく、一般的な３から５族化合物であってもよい。ただし、窒化物半導体以外である場合には、原理上分極電荷の誘起が発生しないため、電界効果型トランジスタとしての動作には電子供給層４のチャネル層３と接触する側に、高濃度のｎ型不純物をドーピングする必要がある。
【００６１】
図３において、デジタルエッチングの際のエッチングマスク１０として１５０ｎｍのＳｉＯ２膜が記載されているが、膜厚及び膜種ともに記載されたものに限ったものではなく、デジタルエッチング時にマスクとしての用が足りる構成であればよい。例えば、Ｓｉ又はＡｌの酸化膜、窒化膜、酸窒化膜、又はそれらの組合せなどが考えられる。膜厚に関しては、デジタルエッチングで加工すべき量とウェット加工時の選択比とに依存するため一概には言えないが、基本的には加工量の倍以上あれば十分である。
【００６２】
成膜手法についてもＰＥＣＶＤ法が記載されているが、これに限ったものではなく、スパッタ法や原子層堆積（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）法など、前述の膜が形成できる手法であればよい。
【００６３】
図４において、ＳｉＯ２膜の加工に関してフッ素系ガスを用いたドライエッチングで実施する記載があるが、これに限られるものではない。例えば、加工する膜の性状に合わせてフッ素系ガスの代わりに塩素系ガス又はメタン系ガスを用いたドライエッチングとしてもよいし、ドライエッチングではなくフッ酸などの酸性溶液を用いたウェットエッチング、又は、水酸化カリウムなどのアルカリ性溶液を用いたウェットエッチングであっても加工は可能である。
【００６４】
図５において、酸化工程としては酸素ガスを用いたＲＩＥが記載されているが、必ずしも酸素ガスを用いる必要はなく、組成として酸素を含み、酸化活性種である酸素イオンが得られるガスであればよい。また、ＲＩＥであっても、リセス加工の水平方向への拡がりを抑制し鉛直方向への異方性を高めるためには、プラズマ中から酸素イオンをデバイス方向への直進性を高めて引き出す必要がある。そのため、デバイス又はデバイスを保持するホルダに適切な交流バイアスを印加することが好ましい。この際、適切なパワーを超えた引き出しを行うと、酸化活性種照射時に基板に導入される損傷が次のエッチング工程で除去しきれなくなり、特性劣化を招く要因となるので、損傷領域が酸化領域内に留められるパワーとすることが好ましい。
【００６５】
また、図５において、酸化層の除去には水で１０倍に希釈した塩酸を用いる旨が説明されているが、必ずしもこの通りである必要はない。塩酸以外にも、硫酸、フッ酸又は緩衝フッ酸などを用いることができる他、希釈倍率を変更してもよい。例では、塩酸が１０倍に希釈されているが、所望の加工レートが得られるように適宜調整すればよい。さらに、繰り返し工程数が２０回と記載されているが、前述のパラメータを調整すれば当然加工レートが変わってくるため、２０回未満となる場合もあれば、それ以上必要となる場合も考えられる。
【００６６】
ヘテロ接合電界効果型トランジスタは、チャネル層３に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。ＡｌＸＧａ１−ＸＮは、Ａｌ組成がより高いほどバンドギャップが大きく絶縁破壊電界が高いため、上記の構造において、チャネル層３に用いるＡｌｘＧａ１−ｘＮは、よりＡｌ組成が高い（ｘが１に近い）方が好ましい。また、電子供給層４に用いる半導体材料のバンドギャップが大きいほど、それらの電子供給層４を介してゲート電極８からヘテロ界面へ流れるゲートリーク電流が流れにくくなるため、電子供給層４として用いるＡｌｙＧａ１−ｙＮも、同様によりＡｌ組成がより高い方が好ましい。
【００６７】
図１から図９に示されるチャネル層３及び電子供給層４はそれぞれ、必ずしも同一組成の１層からなる構造である必要はなく、上記のバンドギャップエネルギーの条件を満たせば、構成する化合物組成が空間的に変化していても、又は、これらが異なる複数の層からなる多層構造であってもよい。また、これらの層には、上記化合物半導体においてｎ型又はｐ型となる不純物が含まれていてもよい。
【００６８】
図１から図９に示されるｎ型のＳｉ基板１は、ＳｉＣ、サファイア、ＧａＮ、ＡｌＮ又はＧａＡｓなどであってもよい。また、例えば、基板としてチャネル層３と同様の化合物半導体を使用した場合には、必ずしも基板上のバッファ層２は形成しなくても、その上のチャネル層３及び電子供給層４を形成することができる。したがって、基板の上に必ずしもバッファ層２を形成する必要はなく、形成しなくてもよい。
【００６９】
図２から図９に示されるドレイン電極６及びソース電極７は、チャネル層３の、電子供給層４に接触する表面から一定深さの表層に発生する２次元電子ガス９とオーミックコンタクトが形成されていればよく、例えば、製造工程の一例を示す図１０、又は、断面構造の一例を示す図１２に示されるように、各電極下に２次元電子ガス９に到達する深さまでｎ＋層（ドレイン電極６の下方に形成されるｎ＋層１１、及び、ソース電極７の下方に形成されるｎ＋層１２）が形成されていても良い。
【００７０】
一般的にはむしろ、各電極下にｎ＋層が形成されている方が、チャネル層３の、電子供給層４に接触する表面から一定深さの表層に発生する２次元電子ガス９とソース電極７との間の抵抗、及び、２次元電子ガス９とドレイン電極６との間の抵抗を低減することができるため、トランジスタの大電流化及び高出力化の観点で有利であり、より好ましい構造といえる。
【００７１】
なお、ｎ＋層の形成に際しては、例えば、以下に記載するような工程が想定される。
【００７２】
すなわち、図１に記載される工程の後、図２に記載される工程を実施する前に、レジストパターンなどをマスクとして、ドレイン電極６及びソース電極７が形成されるべき領域に対して、例えば、イオン注入法などを用いて注入ドーズ量１×１０１３ｃｍ−２以上１×１０１７ｃｍ−２以下、及び、注入エネルギー１０ｋｅＶ以上１０００ｋｅＶ以下の条件で、Ｓｉ、Ｏ又はＣなどのｎ型の不純物を添加し、９００℃以上１３００℃以下程度の高温で熱処理を施して、注入不純物を活性化させる。
【００７３】
図２から図９に示されるドレイン電極６及びソース電極７は、必ずしもＴｉ／Ａｌ／Ｔｉ／Ａｕである必要はなく、オーミック特性が得られれば、Ｔｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｍｏ又はＷなどの金属、若しくは、これらから構成される多層構造で形成されていてもよい。
【００７４】
図８、図９及び図１２に示されるゲート電極８は、必ずしもＰｄ／Ａｕである必要はなく、ショットキー接触が得られるものであれば、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、Ｎｉ又はＰｄなどの金属、あるいは、ＩｒＳｉ、ＰｔＳｉ又はＮｉＳｉ２などのシリサイド、あるいは、ＴｉＮ又はＷＮなどの窒化物金属、若しくは、これらから構成される多層膜などで形成されていてもよい。
【００７５】
図８に示されるゲート電極８は、必ずしも電子供給層４に直接接触するように形成される必要はなく、例えば、製造工程の一例を示す図１１又は図１２に示されるように、ＳｉＮのような誘電膜から成るゲート絶縁膜１３を介在させて接触するｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＩＳ）ゲート電極として形成されてもよい。ゲート絶縁膜１３は、ゲート電極８が形成される前に、酸化領域が除去された領域の電子供給層４の表面を被覆して形成される。
【００７６】
ゲート電極８直下に絶縁膜が備えられることにより、ゲートリーク電流の増大を抑制することができる。また、ゲート耐圧を改善することができるため、トランジスタの高出力化に有利である。
【００７７】
また、前述の誘電膜に関しては、必ずしもＳｉＮに限るものではなく、ＳｉＯ２、Ａｌ２Ｏ３又はＨｆＯ２などの酸化膜、あるいは、ＡｌＮなどの窒化膜、若しくは、これらから構成される多層膜などで形成されてもよい。
【００７８】
図２に示されるドレイン電極６及びソース電極７の形成、あるいは、図６に示されるゲート電極８の形成手法については、必ずしも蒸着法とリフトオフ法との組合せに限定するものではなく、金属膜堆積にはスパッタ法を用いてもよいし、リフトオフ法と組み合わせずにイオンミリングにより成形してもよい。また、パターニングも省略して、金属粉末をビームスキャンにより焼結させるなどの手法で直接パターン形成してもよく、考え得るどの手法を用いて電極形成を行ってもよい。
【００７９】
上述した内容はすべて個々に採用する必要はなく、それぞれを組み合わせた構成としてもよい。
【００８０】
上記実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係又は実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本発明が記載されたものに限られることはない。よって、例示されていない無数の変形例が、本発明の範囲内において想定される。例えば、任意の構成要素を変形する場合、追加する場合又は省略する場合が含まれる。
【００８１】
また、矛盾が生じない限り、上記実施形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、発明を構成する構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合、及び１つの構成要素がある構造物の一部に対応する場合を含む。また、本発明の各構成要素には、同一の機能を発揮する限り、他の構造又は形状を有する構造物が含まれる。
【００８２】
また、本明細書における説明は、本発明のすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【符号の説明】
【００８３】
１  Ｓｉ基板、２  バッファ層、３  チャネル層、４  電子供給層、５  キャップ層、６  ドレイン電極、７  ソース電極、８  ゲート電極、９  ２次元電子ガス、１０  エッチングマスク、１１，１２  ｎ＋層、１３  ゲート絶縁膜、１４  酸化領域。
【図１】
2016051722.tif 000009
【図２】
2016051722.tif 000010
【図３】
2016051722.tif 000011
【図４】
2016051722.tif 000012
【図５】
2016051722.tif 000013
【図６】
2016051722.tif 000014
【図７】
2016051722.tif 000015
【図８】
2016051722.tif 000016
【図９】
2016051722.tif 000017
【図１０】
2016051722.tif 000018
【図１１】
2016051722.tif 000019
【図１２】
2016051722.tif 000020