(57)【要約】【課題】高い信頼性を有するプリント配線板を提供する。【解決手段】プリント配線板１は、主配線板２０と該主配線板２０に搭載される配線構造体１０とを備える。プリント配線板１の最外層に位置する主絶縁層２０４には、複数の第１実装パッド２０６が形成されている。配線構造体１０は、接着層１０９を介して主絶縁層２０４に固定されている。配線構造体１０の副絶縁層１０６は外部に露出している。第２実装パッド１０８は、その上表面１０８ａが外部に露出するように副絶縁層１０６に取り囲まれている。第２実装パッド１０８の上表面１０８ａは、副絶縁層１０６の上表面１０６ａと同一平面に位置している。また、第２実装パッド１０８の上表面１０８ａと第１実装パッド２０６の上表面２０６ａとは、同一平面に位置している。【選択図】図２
2016051847.tif 000002
【特許請求の範囲】
【請求項１】
最外層に位置する第１樹脂絶縁層と、
前記第１樹脂絶縁層上に形成される複数の第１実装パッドを含む第１導体パターンと、
前記第１樹脂絶縁層上に設けられるとともに、前記第１導体パターンに隣接される第２樹脂絶縁層と複数の第２実装パッドを含む第２導体パターンとを有する配線構造体と、を備えるプリント配線板であって、
前記第２樹脂絶縁層は、外部に露出し、
前記第２実装パッドは、その上表面が外部に露出するように前記第２樹脂絶縁層に埋め込まれ、
前記第２実装パッドの上表面と前記第１実装パッドの上表面とが同一平面に位置している。
【請求項２】
請求項１に記載のプリント配線板において、
前記第２実装パッドの上表面は、前記第２樹脂絶縁層の上表面とは、同一平面に位置する。
【請求項３】
請求項１又は２に記載のプリント配線板において、
前記第１導体パターンの上表面と前記第２導体パターンの上表面とは、同一平面に位置する。
【請求項４】
請求項１〜３のいずれか一項に記載のプリント配線板において、
前記第１実装パッドの上表面及び前記第２実装パッドの上表面は、粗化処理が施されている。
【請求項５】
請求項１〜３のいずれか一項に記載のプリント配線板において、
前記第１実装パッドの上表面及び前記第２実装パッドの上表面には、表面処理膜が形成されている。
【請求項６】
請求項１〜５のいずれか一項に記載のプリント配線板において、
前記第２実装パッドは、５０μｍ以下の間隔で配列されている。
【請求項７】
請求項１〜６のいずれか一項に記載のプリント配線板において、
前記配線構造体には、放熱部材が設けられている。
【請求項８】
請求項７に記載のプリント配線板において、
前記放熱部材は、金属板、金属めっき層又はナノカーボン材料によって形成されている。
【請求項９】
請求項１〜８のいずれか一項に記載のプリント配線板において、
前記配線構造体は、接着層によって前記第１樹脂絶縁層に固定されている。
【請求項１０】
請求項１〜９のいずれか一項に記載のプリント配線板において、
前記第２樹脂絶縁層は、前記第１樹脂絶縁層と同じ又は同等な熱膨張率を有する材料によって形成されている。
【請求項１１】
請求項１〜１０のいずれか一項に記載のプリント配線板において、
前記第２導体パターンにおける配線パターンのＬ／Ｓ（ラインスペース）は、前記第１導体パターンにおける配線パターンのＬ／Ｓよりも小さい。
【請求項１２】
請求項１１に記載のプリント配線板において、
前記第２導体パターンにおける配線パターンのＬ／Ｓは、１μｍ／１μｍ〜５μｍ／５μｍである。
【請求項１３】
請求項１〜１２のいずれか一項に記載のプリント配線板の製造方法であって、
最外層に第１樹脂絶縁層を形成し、該第１樹脂絶縁層上に複数の第１実装パッドを含む第１導体パターンを形成して主配線板を作製する工程と、
複数の第２実装パッドを含む第２導体パターンを支持板の上に形成し、該第２導体パターンを樹脂絶縁材で覆うことにより第２樹脂絶縁層を形成し、前記第２導体パターンから前記支持板を取り外して配線構造体を作製する工程と、
前記第２実装パッドの上表面が外部に露出し、且つ該第２実装パッドの上表面と前記第１実装パッドの上表面とが同一平面に位置するように、前記配線構造体を前記第１樹脂絶縁層の上に搭載する工程と、を備える。
【請求項１４】
請求項１〜１２のいずれか一項に記載のプリント配線板と、
前記プリント配線板に搭載され、第１実装パッドと、配線構造体の第２実装パッドに実装される複数の電子部品と、を備える半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記複数の電子部品のうち、隣接する電子部品同士が前記配線構造体を介して電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を実装するためのプリント配線板、その製造方法及び半導体装置に関する。
【背景技術】
【０００２】
従来、このような分野の技術として、例えば特許文献１に記載のものがある。この公報に記載されたプリント配線板は、樹脂絶縁層と導体層が積層された主配線板と、該主配線板の内部に埋設された配線構造体を備える。このプリント配線板は、主配線板の凹部に主配線板と別体に作られた配線構造体を設置し、その上に樹脂材料からなる樹脂絶縁層を形成して配線構造体を主配線板の内部に封止することにより作製されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−４９５７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の樹脂絶縁層で配線構造体を封止する際に、形成される樹脂絶縁層の厚さが薄くなる場合に、隙間に樹脂材料が十分に流入できないため、ボイド（気泡）が発生し、また、形成される樹脂絶縁層の表面に起伏（凹凸）が生じる可能性がある。これによって、半導体素子の実装時に実装不良が発生しやすく、プリント配線板の信頼性に影響を及ぼしかねない。
【０００５】
本発明は、上記の点に鑑みてなされたものであり、高い信頼性を有するプリント配線板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決する本発明のプリント配線板は、最外層に位置する第１樹脂絶縁層と、前記第１樹脂絶縁層上に形成される複数の第１実装パッドを含む第１導体パターンと、前記第１樹脂絶縁層上に設けられるとともに、前記第１導体パターンに隣接される第２樹脂絶縁層と複数の第２実装パッドを含む第２導体パターンとを有する配線構造体と、を備えるプリント配線板であって、前記第２樹脂絶縁層は、外部に露出し、前記第２実装パッドは、その上表面が外部に露出するように前記第２樹脂絶縁層に埋め込まれ、前記第２実装パッドの上表面と前記第１実装パッドの上表面とが同一平面に位置している。
【発明の効果】
【０００７】
本発明によれば、第１樹脂絶縁層が最外層に位置し、且つ第２樹脂絶縁層が外部に露出するので、従来のように樹脂絶縁層で配線構造体を封止する必要性がなくなる。このため、配線構造体の封止によるボイド及び表面起伏の発生を防止することができ、ボイド及び表面起伏に起因する実装不良を抑制し、高い信頼性を有するプリント配線板を得られる。また、第１実装パッドの上表面と第２実装パッドの上表面とが同一平面に配置されているので、これらの実装パッドに半導体素子を実装する際に半田バンプの高さが同じである。従って、半導体素子の実装を容易に行うことができ、歩留りを高めることができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係るプリント配線板を示す部分断面図である。
【図２】図１の配線構造体を示す拡大断面図である。
【図３】配線構造体の製造方法を示すフローチャートである。
【図４Ａ】配線構造体の製造方法を説明する工程図である。
【図４Ｂ】配線構造体の製造方法を説明する工程図である。
【図４Ｃ】配線構造体の製造方法を説明する工程図である。
【図４Ｄ】配線構造体の製造方法を説明する工程図である。
【図４Ｅ】配線構造体の製造方法を説明する工程図である。
【図４Ｆ】配線構造体の製造方法を説明する工程図である。
【図４Ｇ】配線構造体の製造方法を説明する工程図である。
【図４Ｈ】配線構造体の製造方法を説明する工程図である。
【図４Ｉ】配線構造体の製造方法を説明する工程図である。
【図４Ｊ】配線構造体の製造方法を説明する工程図である。
【図４Ｋ】配線構造体の製造方法を説明する工程図である。
【図４Ｌ】配線構造体の製造方法を説明する工程図である。
【図５】主配線板の製造方法及び配線構造体の搭載を示すフローチャートである。
【図６Ａ】主配線板の製造方法を説明する工程図である。
【図６Ｂ】主配線板の製造方法を説明する工程図である。
【図６Ｃ】主配線板の製造方法を説明する工程図である。
【図６Ｄ】主配線板の製造方法を説明する工程図である。
【図６Ｅ】主配線板の製造方法を説明する工程図である。
【図６Ｆ】主配線板の製造方法を説明する工程図である。
【図６Ｇ】配線構造体の搭載を説明する工程図である。
【図７】第２実施形態に係る配線構造体を示す部分断面図である。
【図８】半導体装置を示す部分断面図である。
【図９】半導体装置を示す平面図である。
【図１０】第１導体パターンの他の構造を示す部分断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明に係るプリント配線板の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複する説明は省略する。
【００１０】
＜第１実施形態＞
図１に示すように、本実施形態に係るプリント配線板１は、主配線板２０と主配線板２０に搭載される配線構造体１０とを備えている。主配線板２０は、その真中に配置されたコア基板２００を挟んで、コア基板２００の一方の主面Ｆ１及び他方の主面Ｆ２の上に、それぞれ主絶縁層と主導体パターンを交互に積層してなるビルドアップ多層積層配線板である。本実施形態において、主導体パターンは、電気回路を構成するパターンであり、その配置位置によってパッドと配線等を含む場合もあれば、半導体素子を実装するための実装パッドのみを含む場合もある。
【００１１】
まず、コア基板２００の主面Ｆ１側の構造について説明する。主面Ｆ１上には、無電解めっき層２０１ａ及び電解めっき層２０１ｂからなる主導体パターン２０１が形成されている。主導体パターン２０１は、その上に形成された主絶縁層２０２によって覆われている。主絶縁層２０２は、例えば熱硬化性エポキシ樹脂により形成されている。主絶縁層２０２の上には、更に、主導体パターン２０３と主導体パターン２０３を覆う主絶縁層２０４とが積層されている。主導体パターン２０３は、主導体パターン２０１と同様に無電解めっき層及び電解めっき層から構成されている。一方、主絶縁層２０４は、主絶縁層２０２と同様に熱硬化性エポキシ樹脂により形成されている。
【００１２】
主絶縁層２０４は、プリント配線板１の最外層に位置し、特許請求の範囲に記載の「第１樹脂絶縁層」に相当する。主絶縁層２０４の上には、更に主導体パターン２０５が形成されている。この主導体パターン２０５は、特許請求の範囲に記載の「第１導体パターン」に相当しており、無電解めっき層及び電解めっき層から構成されている。また、この主導体パターン２０５は、半導体素子２,３を実装するための複数の第１実装パッド２０６を含んでいる。
【００１３】
主絶縁層２０２の内部には主ビア導体２０７、主絶縁層２０４の内部には主ビア導体２０８が、それぞれ複数形成されている。これらの主ビア導体２０７,２０８は、それぞれ円錐台形状をなし、第１実装パッド２０６側からコア基板２００側に向かって縮径されている。図１に示すように、これらの主ビア導体２０７,２０８は、主絶縁層２０２,２０４を貫通するようにそれぞれ形成されている。そして、主導体パターン２０１及び主導体パターン２０３は主ビア導体２０７によって電気的に接続され、主導体パターン２０３及び第１実装パッド２０６は主ビア導体２０８によって電気的に接続されている。
【００１４】
図１に示すように、複数の主ビア導体２０７,２０８及びスルーホール導体２１４のうち、一部がスタック導体ビアを形成している。具体的には、配線構造体１０に隣接する主ビア導体２０７,２０８及びスルーホール導体２１４は、主配線板２０の積層方向に沿って積み重ねられ、スタック導体ビアを形成している。
【００１５】
次に、コア基板２００の主面Ｆ２側の構造について説明する。主面Ｆ２上には、主導体パターン２０９が形成されている。この主導体パターン２０９は、無電解めっき層及び電解めっき層から構成され、コア基板２００の内部に設けられたスルーホール導体２１４を介して反対側の主面Ｆ１に形成された主導体パターン２０１と電気的に接続されている。主導体パターン２０９は、その上に形成された主絶縁層２１０によって覆われている。主絶縁層２１０は、例えば熱硬化性エポキシ樹脂により形成されている。
【００１６】
主絶縁層２１０の上には、更に、主導体パターン２１１、主導体パターン２１１を覆う主絶縁層２１２、主絶縁層２１２上に形成される主導体パターン２１３が、この順番で積層されている。主導体パターン２１１,２１３は、主導体パターン２０９と同様に無電解めっき層及び電解めっき層から構成されている。一方、主絶縁層２１２は、主絶縁層２１０と同様に熱硬化性エポキシ樹脂により形成されている。
【００１７】
配線構造体１０は、主絶縁層２０４の上に設けられ、この主絶縁層２０４上に形成された第１実装パッド２０６に隣接している。図２に示すように、配線構造体１０は、断面矩形を呈し、三次元的には直方体に形成されており、その底部に配置された接着層１０９を介して主絶縁層２０４の上に固定されている。接着層１０９の上には、副絶縁層１００が形成されている。副絶縁層１００には、副導体パターン１０１が形成されている。本実施形態において、副導体パターンは、電気回路を構成するパターンであり、その配置位置によってパッドと配線等を含む場合もあれば、半導体素子を実装するための実装パッドのみを含む場合もある。
【００１８】
副絶縁層１００及び副導体パターン１０１の上には、更に副絶縁層１０２、副絶縁層１０２に形成された副導体パターン１０３、副絶縁層１０４、副絶縁層１０４に形成された副導体パターン１０５、副絶縁層１０６が、この順番で積層されている。副絶縁層１００,１０２,１０４,１０６は、感光性樹脂からなる絶縁層である。このように感光性樹脂層を用いることで、副絶縁層に小径のビア孔及び高密度の副導体パターンを容易に形成することができる。一方、副導体パターン１０１,１０３,１０５は、シード層と銅めっき層とから構成されている。
【００１９】
配線構造体１０において、副絶縁層１０６は、最も外側に配置されており、外部に露出している。この副絶縁層１０６は特許請求の範囲に記載の「第２樹脂絶縁層」に相当する。副絶縁層１０６の上には、副導体パターン１０７が形成されている。この副導体パターン１０７は、特許請求の範囲に記載の「第２導体パターン」に相当しており、シード層と銅めっき層とから構成されている。また、副導体パターン１０７は、半導体素子２,３を実装するための複数の第２実装パッド１０８を含んでいる。本実施形態では、副導体パターン１０７は、第２実装パッド１０８のみから構成されている。なお、配線構造体１０は、副絶縁層１０６と副絶縁層１０６内に形成された副導体パターン１０７による１層構成のみでもよい。
【００２０】
図２に示すように、第２実装パッド１０８は、その上表面１０８ａが外部に露出するように副絶縁層１０６に埋め込まれている。第２実装パッド１０８の上表面１０８ａは、副絶縁層１０６の上表面１０６ａと同一平面に位置している。本実施形態において、複数の第２実装パッド１０８は、５０μｍ以下の間隔で配列されている。また、第２実装パッド１０８の上表面１０８ａは、主絶縁層２０４に形成された第１実装パッド２０６の上表面２０６ａと同一平面に位置している。すなわち、副絶縁層及び副導体パターンの積層方向において、配線構造体１０の高さは第１実装パッド２０６の高さとほぼ同じである。
【００２１】
副絶縁層１０２の内部には副ビア導体１１０、副絶縁層１０４の内部には副ビア導体１１１１、副絶縁層１０６には副ビア導体１１２が、それぞれ複数形成されている。副ビア導体１１０,１１１,１１２は、それぞれ円錐台形状に形成され、第２実装パッド１０８側から接着層１０９側に向かって拡径している。そして、第２実装パッド１０８は、副絶縁層１０６の内部に形成された副ビア導体１１２を介して副導体パターン１０５と電気的に接続されている。副導体パターン１０５は、副絶縁層１０４の内部に形成された副ビア導体１１１を介して副導体パターン１０３と電気的に接続されている。更に、副導体パターン１０３は、副絶縁層１０２の内部に形成された副ビア導体１１０を介して副導体パターン１１０と電気的接続されている。
【００２２】
本実施形態では、配線構造体１０は、主配線板２０よりも高密度の配線が形成されている。すなわち、副導体パターン１０１,１０３,１０５,１０７における配線パターンのＬ／Ｓ（ラインスペース）は、主導体パターン２０１,２０３,２０５,２０９,２１１,２１３における配線パターンのＬ／Ｓよりも小さい。好ましくは、副導体パターン１０１,１０３,１０５,１０７における配線パターンのＬ／Ｓが１μｍ／１μｍ〜５μｍ／５μｍになるように高密度に形成されている。ここで、Ｌ（ライン）は配線パターンの幅、Ｓ（スペース）は配線パターン間の間隙を意味している。
【００２３】
このように構成されたプリント配線板１に、例えばＣＰＵ（Central Processing Unit）（半導体素子）２と、ＨＢＭ（High Bandwidth Memory）（半導体素子）３とを実装する場合に、これらの半導体素子２,３は半田バンプ４を介して第１実装パッド２０６及び第２実装パッド１０８とそれぞれ電気的に接続される。すなわち、ＣＰＵ２の電極は、第１実装パッド２０６及び第２実装パッド１０８のうちの一方側の実装パッド（図１及び２においては、左側に位置する第１実装パッド２０６及び第２実装パッド１０８）と電気的に接続される。ＨＢＭ３の電極は、第１実装パッド２０６及び第２実装パッド１０８のうちの他方側の実装パッド（図１及び２においては、右側に位置する第１実装パッド２０６及び第２実装パッド１０８）と電気的に接続される。このようにすることで、ＣＰＵ２及びＨＢＭ３は配線構造体１０によって導通されることになる。
【００２４】
以上の構成を有するプリント配線板１では、主絶縁層２０４がプリント配線板１の最外層に位置し、副絶縁層１０６が外部に露出するので、従来のように樹脂絶縁層で配線構造体１０を封止する必要性がなくなる。このため、配線構造体１０の封止によるボイド及び表面起伏の発生を防止することができ、ボイド及び表面起伏に起因する半導体素子２,３実装時の実装不良を抑制し、高い信頼性を有するプリント配線板１を得られる。また、第１実装パッド２０６の上表面２０６ａと第２実装パッド１０８の上表面１０８ａとが同一平面に配置されているので、これらの実装パッドに半導体素子２,３を実装する際に半田バンプ４の高さが同じである。従って、半導体素子２,３の実装を容易に行うことができ、歩留りを高めることができる。
【００２５】
また、第２実装パッド１０８の上表面１０８ａと副絶縁層１０６の上表面１０６ａと同一平面に位置しているため、第２実装パッド１０８の剥離を防止できるとともに、半導体素子実装の際に、セルフアライメント効果を利用して半田ブリッジの発生を防止することができる。従って、第２実装パッド１０８の配列間隔が狭くなっても（例えば５０μｍ以下）、半田ブリッジの発生を確実に防止することができる。その結果、プリント配線板１の信頼性を更に高めることができる。
【００２６】
本発明に係るプリント配線板１は、上述の実施形態に限定されるものではない。例えば、必要に応じて、第１実装パッド２０６の上表面２０６ａと第２実装パッド１０８の上表面１０８ａは、粗化処理が施されてもよい。粗化処理の方法としては、例えばエッチングが挙げられる。このように粗化処理を施すことによって、実装パッド１０８，２０６と半田バンプとの密着性を高めることができるので、半導体素子２,３実装時の実装不良を更に防止することができる。また、第１実装パッド２０６の上表面２０６ａ及び第２実装パッド１０８の上表面１０８ａには、表面処理膜が形成されてもよい。表面処理膜としては、無電解Ｎｉ／Ｐｄ／Ａｕ膜、無電解Ｎｉ／Ａｕ膜、又はＯＳＰ（Organic Solderability Preservative）膜などが挙げられる。
【００２７】
以下、プリント配線板１の製造方法について説明する。本実施形態に係るプリント配線板１の製造方法は、配線構造体１０の製造方法（配線構造体作製工程）と、主配線板２０の製造方法（主配線板を作製する工程）と、配線構造体１０を主配線板２０に搭載してプリント配線板１を製造する方法（配線構造体を前記第１樹脂絶縁層の上に搭載する工程）とを含む。まず、図３〜図４Ｌを参照して配線構造体１０の製造方法を説明する。
【００２８】
＜配線構造体１０の製造方法＞
まず、図３に示すステップＳ１１では、支持板１１５を準備する（図４Ａ参照）。支持板１１５は、例えば、低熱膨張率を有する表面の平坦なガラス板である。但し、支持板１１５はこれに限定せず、例えば、Ｓｉ、金属板等でも良い。続いて、支持板１１５の上に剥離層１１６を形成する。剥離層１１６の厚さは、例えば４μｍである。
【００２９】
図３に示すステップＳ１２では、剥離層１１６の上にシード層１１７を形成する（図４Ｂ参照）。シード層１１７は、例えばスパッタリング法により形成されており、シード層１１７の材料としては、例えばチタン、チタンナイトライド、クロム、銅などが用いられる。
【００３０】
図３に示すステップＳ１３では、第２実装パッド１０８を含む第２導体パターン（副導体パターン）１０７を形成する。まず、シード層１１７の上に所定のレジストパターン１１８を形成する。具体的には、シード層１１７の上に感光性のレジスト層を塗布し、その後に露光処理及び現像処理を施すことにより、所定のレジストパターン１１８を形成する（図４Ｃ参照）。
【００３１】
次に、レジストパターン１１８が形成されていないシード層１１７の上に銅めっき層１１９を形成する。ここでは、銅めっき層１１９は、無電解めっき層、電解めっき層、又は無電解めっき層及び電解めっき層を積層してなる層であってもよい。続いて、シード層１１７上に形成された所定のレジストパターン１１８を剥離させる。次に、レジストパターン１１８の剥離により外部に露出するシード層１１７の部分をエッチングする。剥離層１１６に残されたシード層１１７及び銅めっき層１１９は、所定位置において、半導体素子２,３を実装するための第２実装パッド１０８を複数構成する（図４Ｄ参照）。
【００３２】
本実施形態において、シード層１１７と銅めっき層１１９から構成された第２実装パッド１０８の厚さは、５μｍ以上であることが好ましい。これは、後述するレーザ光の照射で剥離層１１６を剥離する際に、そのレーザ光の照射による第２実装パッド１０８への影響を抑えるためである。
【００３３】
図３に示すステップＳ１４では、副導体パターン及び副絶縁層の形成を行う。具体的には、まず、第２実装パッド１０８及び剥離層１１６の上に、これらを覆うように副絶縁層１０６を形成する。副絶縁層１０６は、感光性ポリイミド樹脂からなる絶縁材を塗布して加熱することにより形成されている。
【００３４】
次に、所定の位置に開口を有するマスクを用いて副絶縁層１０６の露光処理を行い、更に現像処理を行うことで、所定の位置にビアホール１２０を形成する。続いて、副絶縁層１０６上に、ならびにビアホール１２０の内壁面及び底面に、スパッタリング法によりシード層１２１を形成する（図４Ｅ参照）。
【００３５】
次に、シード層１２１の上に、上述のレジストパターン１１８と同様な方法で所定のレジストパターン１２２を形成する（図４Ｆ参照）。続いて、レジストパターン１２２が形成されていないシード層１２１の上に銅めっき層１２３を形成し、その後にレジストパターン１２２を剥離させる。更に、レジストパターン１２２の剥離によって外部に露出するシード層１２１の部分をエッチングする。これによって、副絶縁層１０６の上に残されたシード層１２１及び銅めっき層１２３は、副導体パターン１０５を構成する。そして、銅めっき層１２３の形成により、ビアホール１２０の内部に銅が充填される。この充填された銅は副ビア導体１１２を構成する（図４Ｇ参照）。
【００３６】
次に、上述した工程を繰り返すことで、副絶縁層１０４、副導体パターン１０３、副ビア導体１１１、副絶縁層１０２、副導体パターン１０１、副ビア導体１１０、及び副絶縁層１００を順次に形成する（図４Ｈ参照）。
【００３７】
図３に示すステップＳ１５では、支持板１１５の取り外しを行う。具体的には、支持板１１５側から剥離層１１６にレーザ光を照射することにより剥離層１１６を軟化させて、支持板１１５を配線構造体１０と分離させる（図４Ｉ参照）。本実施形態において、支持板１１５がガラス板により形成されているため、レーザ光を透過して剥離層１１６に照射することができる。続いて、剥離層１１６をきれいに除去する。これによって、第２実装パッド１０８が形成された側が外部に露出する。なお、取り外した支持板１１５は、洗浄して再利用することができる。
【００３８】
図３に示すステップＳ１６では、配線構造体１０の個片化を行う。具体的には、まず、第２実装パッド１０８が形成された側に熱剥離フィルム１２４を介して補強板１２５を貼り付ける（図４Ｊ参照）。補強板１２５は、例えば樹脂材料から構成されている。続いて、副絶縁層１００の上に接着層１０９を形成する。接着層１０９は、例えば副絶縁層１００の上にダイアタッチフィルムを貼り付けることで形成される。その後、補強材１２５の下側にウェハマウントテープ１２６を貼り付ける（図４Ｋ参照）。
【００３９】
次に、接着層１０９が形成された側から、所定の切断予定ラインに沿ってカットして配線構造体１０の個片化を行う。これによって、ウェハマウントテープ１２６に整列した複数の配線構造体１０が得られる（図４Ｌ参照）。
【００４０】
＜主配線板２０の製造方法＞
以下、図５〜図６Ｇを参照して主配線板２０の製造方法、及び配線構造体１０を主配線板２０に搭載してプリント配線板１を製造する方法について説明する。主配線板２０は、コア基板２００の中心軸を挟んで同じ工程により同様の機能を有する層が順次積層されることになる。したがって、図６Ｃ以降の説明において、片側（コア基板２００の主面Ｆ１側）のみを用いて説明する。
【００４１】
まず、図５に示すステップＳ２１では、コア基板２００を準備する。コア基板２００は、例えば、ガラス繊維布からなる芯材にエポキシ樹脂が含浸されて形成された基板である。続いて、コア基板２００の主面Ｆ１及びＦ２にそれぞれ銅箔を形成する（図示せず）。
【００４２】
図５に示すステップＳ２２では、貫通孔２１５を形成する。具体的には、ＣＯ２レーザを用いて、コア基板２００の主面Ｆ１側及び主面Ｆ２側から交互にレーザ光を照射することで、コア基板２００に貫通孔２１５を形成する（図６Ａ参照）。貫通孔２１５の形成後に、コア基板２００を所定濃度の過マンガン酸を含む溶液に浸漬し、デスミア処理を行うことが好ましい。このようにデスミア処理を行うことで、不要な導通（ショート）を抑制することができる。
【００４３】
図５に示すステップＳ２３では、主導体パターン及び主絶縁層を形成する。具体的には、無電解めっき液にコア基板２００を浸漬し、銅箔が形成されたコア基板２００の主面Ｆ１，Ｆ２及び貫通孔２１５の内壁面に無電解めっき層２０１ａを形成する。無電解めっき層２０１ａを形成する材料としては、銅、ニッケルなどが挙げられる。続いて、無電解めっき層２０１ａをシード層としてその上に電解めっき層２０１ｂを形成する。そして、貫通孔２１５は電解めっき材で充填され、この充填された電解めっき材はスルーホール導体２１４を形成する（図６Ｂ参照）。
【００４４】
続いて、電解めっき層２０１ｂの上に所定パターンのエッチングレジストを形成し、エッチングレジストで覆われていない部分の無電解めっき層２０１ａ、電解めっき層２０１ｂ及び銅箔を除去する。その後、エッチングレジストを除去する。これによって、コア基板２００に残された銅箔、無電解めっき層２０１ａ及び電解めっき層２０１ｂは、主導体パターン２０１を構成する（図６Ｃ参照）。なお、主面Ｆ１に形成された主導体パターン２０１と主面Ｆ２に形成された主導体パターン２０９とは、スルーホール導体２１４によって電気的に接続されている。
【００４５】
続いて、コア基板２００の主面Ｆ１の上に絶縁材を塗布することにより主絶縁層２０２を形成する（図６Ｄ参照）。これによって、主導体パターン２０１は、主絶縁層２０２に覆われている。なお、絶縁材としては、例えば熱硬化性エポキシ樹脂が挙げられる。次に、ＣＯ２レーザを用いて主絶縁層２０２の所定位置にビアホールを形成する。その後、主絶縁層２０２の表面ならびにビアホールの内壁面及び底面に、無電解めっき層２０３ａを形成する。続いて、無電解めっき層２０３ａの上に所定パターンのめっきレジストを形成する。
【００４６】
次に、めっきレジストで覆われていない部分（すなわち、外部に露出する部分）の無電解めっき層２０３ａ上に電解めっき層２０３ｂを形成する。これにより、ビアホールは電解めっき材で充填され、充填された電解めっき材は主ビア導体２０７を形成する。続いて、モノエタノールアミンを含む溶液を用いてめっきレジストを除去する。更に、めっきレジストの除去により露出する部分の無電解めっき層２０３ａをエッチングで除去する。これによって、主絶縁層２０２に残された無電解めっき層２０３ａ及び電解めっき層２０３ｂは、主導体パターン２０３を構成する（図６Ｅ参照）。続いて、上述した工程を繰り返すことで、主絶縁層２０４、主ビア導体２０８、第１実装パッド２０６を順次に形成する（図６Ｆ参照）。
【００４７】
＜配線構造体１０を主配線板２０に搭載してプリント配線板１を製造する方法＞
図５に示すステップＳ２４では、配線構造体１０を主配線板２０に搭載する。具体的には、例えば紫外線照射でウェハマウントテープ１２６の粘着力を弱めて、ウェハマウントテープ１２６から個片化された配線構造体１０をピックアップする。続いて、配線構造体１０の接着層１０９が下方に向くように、配線構造体１０を主配線板２０の主絶縁層２０４に搭載する。
【００４８】
次に、熱剥離フィルム１２４に熱を加えることで熱剥離フィルム１２４及び補強板１２５を配線構造体１０から剥がす。その後、接着層１０９を加熱で硬化させることにより、配線構造体１０を主配線板２０に固定する（図６Ｇ参照）。これによって、プリント配線板１の作製を完了する。
【００４９】
＜第２実施形態＞
以下、図７を参照して本発明の第２実施形態を説明する。この実施形態に係るプリント配線板５は、放熱部材１１３を備える点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様のため、重複する説明を省略する。
【００５０】
具体的には、配線構造体１０の接着層１０９が形成される側には、放熱部材１１３が設けられている。この放熱部材１１３は、接着層１０９及び副絶縁層１００の間に配置され、例えば銅めっきにより形成された金属めっき層であり、その厚さは１０〜８０μｍであることが好ましい。なお、放熱部材１１３は、上述した銅めっき層のほか、その他の金属メッキ層、金属板又はナノカーボン材料によって形成されてもよい。
【００５１】
本実施形態に係るプリント配線板５は、上述した第１実施形態と同様な作用効果を得られるほか、配線構造体１０に放熱部材１１３が設けられるため、放熱部材１１３を介して半導体素子２，３の動作時に発生した熱を効率良く周囲に放出することができ、熱応力による影響を抑制する効果を奏する。これによって、プリント配線板５の信頼性を更に高めることができる。
【００５２】
以下、図８及び９を参照して本発明に係る半導体装置６の実施形態を説明する。半導体装置６は、上述ように構成されたプリント配線板１と、プリント配線板１に実装されるＣＰＵ２及びＨＢＭ３とを備える。ＣＰＵ２は、第１実装パッド２０６及び第２実装パッド１０８のうちの一方側の実装パッドと電気的に接続される。ＨＢＭ３は、第１実装パッド２０６及び第２実装パッド１０８のうちの他方側の実装パッドと電気的に接続される。そして、図９に示すように、配線構造体１０は、隣接するＣＰＵ２とＨＢＭ３とを掛け渡るように、ＣＰＵ２及びＨＢＭ３の下方に配置されている。そして、ＣＰＵ２及びＨＢＭ３は配線構造体１０の副配線パターンによって電気的に接続されている。本実施形態に係る半導体装置６では、２つの半導体素子（ＣＰＵ２及びＨＢＭ３）がプリント配線板１に実装されているが、これに限らず、それ以上の数の半導体素子又は半導体素子以外の電子部品が実装されてもよい。
【００５３】
このように構成された半導体装置６では、従来のように樹脂絶縁層で配線構造体１０を封止する必要性がないので、ボイド及び表面起伏に起因するＣＰＵ２及びＨＢＭ３実装時の実装不良を抑制し、高い信頼性を有する半導体装置６を得られる。また、第１実装パッド２０６の上表面２０６ａと第２実装パッド１０８の上表面１０８ａとが同一平面に配置されているので、これらの実装パッドにＣＰＵ２及びＨＢＭ３を実装する際に半田バンプ４の高さが同じである。従って、ＣＰＵ２及びＨＢＭ３の実装を容易に行うことができる。更に、第２実装パッド１０８の上表面１０８ａと副絶縁層１０６の上表面１０６ａと同一平面に位置しているため、セルフアライメント効果を利用して半田ブリッジの発生を防止することができ、実装不良の発生を抑制し、更に高い信頼性を有する半導体装置６を得られる。
【００５４】
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述の実施形態において、配線構造体の副絶縁層は感光性樹脂、主配線板の主絶縁層は熱硬化性エポキシ樹脂によってそれぞれ形成されたが、副絶縁層と主絶縁層とは同じ又は同等な熱膨張率を有する材料によって形成されてもよい。このように同じ又は同等な熱膨張率を有する材料を用いることで、材料の熱膨張率の違いによる熱応力の発生を防止することができ、熱応力による影響を確実に抑制する効果を奏する。
【００５５】
また、上述の実施形態において、配線構造体１０の副ビア導体１１０,１１１,１１２が第２実装パッド１０８側から接着層１０９側に向かって拡径しているが、これらの副ビア導体は第２実装パッド１０８側から接着層１０９側に向かって縮径してもよい。また、上述の実施形態では、配線構造体１０を介して２つの半導体素子（ＣＰＵ２及びＨＢＭ３）が導通されることについて説明したが、配線構造体１０を介した２つ以上の電子部品が電気的に接続されてもよい。
【００５６】
また、上記実施形態１において、第１実装パッド２０６は、その上表面２０６ａが第２実装パッド１０８の上表面１０８ａと同一平面に位置するように、無電解めっき層及び電解めっき層により形成されているが、第１実装パッドの形成方法はこれに限らない。例えば図１０に示すように、第１実装パッド２１６は、主導体パッド２１５と、主導体パッド２１５の上に設けられる導体部材２１７を有するように形成されている。主導体パッド２１５は、主導体パターン２０３と同様に無電解めっき層及び電解めっき層から構成され、且つ高さが主導体パターン２０３と同じである。一方、導体部材２１７は、主導体パッド２１５と別体に形成されている。この導体部材２１７は、例えば主導体パッド２１５上にめっきレジストを塗布し、更に開口部を形成してＣｕ電解めっき法による該開口部に導体部材２１７を形成し、その後めっきレジストを除去することで形成される。このように構成される第１実装パッド２１６の上表面２１６ａは、第２実装パッド１０８の上表面１０８ａと同一平面に位置している。
【００５７】
なお、第１実装パッドの上表面及び第２実装パッドの上表面を同一平面に位置させる方法として、上述第１実施形態に示すように第１実装パッド２０６の厚さを厚くする方法（図１及び２参照）、図１０に示すように主導体パッド２１５の上に導体部材２１７を設ける方法のほか、配線構造体１０の層数を減らすことでこれらの上表面の高さを調整し同一面にする方法も考えられる。従って、作り易さ、製造工程の条件及び設計上の制限などを考慮し、適宜に最適な方法を選択すればよい。
【符号の説明】
【００５８】
１，５    プリント配線板
６    半導体装置
１０    配線構造体
２０    主配線板
１００    副絶縁層
１０１    副導体パターン
１０２    副絶縁層
１０３    副導体パターン
１０４    副絶縁層
１０５    副導体パターン
１０６    副絶縁層（第２樹脂絶縁層）
１０６ａ  上表面
１０７    副導体パターン（第２導体パターン）
１０８    第２実装パッド
１０８ａ  上表面
１０９    接着層
１１３    放熱部材
２０１    主導体パターン
２０２    主絶縁層
２０３    主導体パターン
２０４    主絶縁層（第１樹脂絶縁層）
２０５    主導体パターン（第１導体パターン）
２０６    第１実装パッド
２０６ａ  上表面
２０９    主導体パターン
２１０    主絶縁層
２１１    主導体パターン
２１２    主絶縁層
２１３    主導体パターン
２１５    主導体パッド
２１６    第１実装パッド
２１７    導体部材
【図１】
2016051847.tif 000003
【図２】
2016051847.tif 000004
【図３】
2016051847.tif 000005
【図４Ａ】
2016051847.tif 000006
【図４Ｂ】
2016051847.tif 000007
【図４Ｃ】
2016051847.tif 000008
【図４Ｄ】
2016051847.tif 000009
【図４Ｅ】
2016051847.tif 000010
【図４Ｆ】
2016051847.tif 000011
【図４Ｇ】
2016051847.tif 000012
【図４Ｈ】
2016051847.tif 000013
【図４Ｉ】
2016051847.tif 000014
【図４Ｊ】
2016051847.tif 000015
【図４Ｋ】
2016051847.tif 000016
【図４Ｌ】
2016051847.tif 000017
【図５】
2016051847.tif 000018
【図６Ａ】
2016051847.tif 000019
【図６Ｂ】
2016051847.tif 000020
【図６Ｃ】
2016051847.tif 000021
【図６Ｄ】
2016051847.tif 000022
【図６Ｅ】
2016051847.tif 000023
【図６Ｆ】
2016051847.tif 000024
【図６Ｇ】
2016051847.tif 000025
【図７】
2016051847.tif 000026
【図８】
2016051847.tif 000027
【図９】
2016051847.tif 000028
【図１０】
2016051847.tif 000029