(57)【要約】【課題】画素の出力信号を受け取る信号線とこの信号線の信号を処理する処理部との間を電気的に接続及び遮断するスイッチ用トランジスタに起因する不都合（画素出力信号の線形性の悪化や応答速度の低下）を低減する。【解決手段】固体撮像素子は、２次元状に配置され入射光を光電変換する複数の画素ＰＸと、画素ＰＸの出力信号を受け取る信号線ＬＮと、信号線ＬＮの信号を処理する処理部２４ａと信号線ＬＮとの間を電気的に接続及び遮断するスイッチ用トランジスタＬＳａと、を備える。スイッチ用トランジスタＬＳａを接続状態にする制御信号φＬＳａ１として、画素ＰＸに供給される電源電圧Ｖｄｄよりも絶対値の大きい電圧がスイッチ用トランジスタＬＳａのゲートに供給される。【選択図】図３
2016039406.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配置され入射光を光電変換する複数の画素と、
前記画素の出力信号を受け取る信号線と、
前記信号線の信号を処理する処理部と前記信号線との間を電気的に接続及び遮断するスイッチ用トランジスタと、
を備え、
前記スイッチ用トランジスタを接続状態にする制御信号として、前記画素に供給される電源電圧よりも絶対値の大きい電圧が前記スイッチ用トランジスタのゲートに供給されることを特徴とする固体撮像素子。
【請求項２】
前記トランジスタを接続状態にする前記制御信号は、前記電源電圧の絶対値と前記スイッチ用トランジスタの閾値電圧の絶対値とを加算した値以上の絶対値の電圧であることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記信号線は、前記複数の画素の各列に対応して設けられ対応する列の画素の出力信号を受け取る垂直信号線であることを特徴とする請求項１又は２記載の固体撮像素子。
【請求項４】
前記画素の１つ毎に設けられた光電変換部と、
前記画素の１つ毎又は２つ以上の所定数毎に設けられ前記光電変換部の信号がゲートに入力される増幅トランジスタと、
を備え、
前記電源電圧は前記増幅トランジスタのドレインに供給されることを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。
【請求項５】
ドレインに前記電源電圧が供給されるとともにソースが前記増幅トランジスタのゲートに接続されたリセットトランジスタを備え、
前記リセットトランジスタをオン状態にする制御信号として、前記電源電圧よりも絶対値の大きい電圧が前記リセットトランジスタのゲートに供給されることを特徴とする請求項４記載の固体撮像素子。
【請求項６】
ドレインが前記増幅トランジスタのソースに接続されるとともにソースが前記垂直信号線に接続された選択トランジスタを備え、
前記選択トランジスタをオン状態にする制御信号として、前記電源電圧よりも絶対値の大きい電圧が前記選択トランジスタのゲートに供給されることを特徴とする請求項４又は５記載の固体撮像素子。
【請求項７】
２つの前記増幅トランジスタのゲート間を電気的に接続及び遮断する連結トランジスタを備え、
前記連結トランジスタを接続状態にする制御信号として、前記電源電圧よりも絶対値の大きい電圧が前記連結トランジスタのゲートに供給されることを特徴とする請求項４乃至６のいずれかに記載の固体撮像素子。
【請求項８】
請求項１乃至７のいずれかに記載の固体撮像素子を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。
【背景技術】
【０００２】
下記特許文献１には、２次元状に配置され入射光を光電変換する複数の画素と、前記画素の出力信号を受け取る垂直信号線と、前記垂直信号線の信号を処理する処理部と前記垂直信号線との間を電気的に接続及び遮断するスイッチ用トランジスタとを備えた固体撮像素子が、開示されている。
【０００３】
この固体撮像素子では、具体的には、前記処理部として、垂直信号線の信号を処理する第１及び第２の水平出力処理回路が用いられ、前記スイッチ用トランジスタとして、第１の水平出力回路と垂直信号線との間を電気的に接続及び遮断する第１のスイッチ用トランジスタ、及び、第２の水平出力回路と垂直信号線との間を電気的に接続及び遮断する第２のスイッチ用トランジスタが用いられている。前記第１及び第２のスイッチ用トランジスタは、垂直信号線の信号を前記第１及び第２の水平出力回路のいずれに供給するかを切り替える切替回路を構成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１７４４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者の研究の結果、前記従来の固体撮像素子では、前記スイッチ用トランジスタが接続状態（オン状態）にあるときに前記スイッチ用トランジスタを良好に通過し得る信号のレベル範囲が狭まってしまい、信号レベルによっては前記スイッチ用トランジスタが線形領域で動作せず、最終的に得られる画素出力信号の線形性が悪化したり、前記スイッチ用トランジスタのオン抵抗が増大して前記スイッチ用トランジスタの応答速度が低下したりする不都合が生ずることが、判明した。その理由等については、後に、比較例の説明において説明する。
【０００６】
本発明は、このような事情に鑑みてなされたもので、画素の出力信号を受け取る信号線とこの信号線の信号を処理する処理部との間を電気的に接続及び遮断するスイッチ用トランジスタに起因する不都合（画素出力信号の線形性の悪化や応答速度の低下）を低減することができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、２次元状に配置され入射光を光電変換する複数の画素と、前記画素の出力信号を受け取る信号線と、前記信号線の信号を処理する処理部と前記信号線との間を電気的に接続及び遮断するスイッチ用トランジスタと、を備え、前記スイッチ用トランジスタを接続状態にする制御信号として、前記画素に供給される電源電圧よりも絶対値の大きい電圧が前記スイッチ用トランジスタのゲートに供給されるものである。
【０００８】
第２の態様による固体撮像素子は、前記第１の態様において、前記トランジスタを接続状態にする前記制御信号は、前記電源電圧の絶対値と前記スイッチ用トランジスタの閾値電圧の絶対値とを加算した値以上の絶対値の電圧であるものである。
【０００９】
第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記信号線は、前記複数の画素の各列に対応して設けられ対応する列の画素の出力信号を受け取る垂直信号線であるものである。
【００１０】
第４の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、前記画素の１つ毎に設けられた光電変換部と、前記画素の１つ毎又は２つ以上の所定数毎に設けられ前記光電変換部の信号がゲートに入力される増幅トランジスタと、を備え、前記電源電圧は前記増幅トランジスタのドレインに供給されるものである。
【００１１】
第５の態様による固体撮像素子は、前記第４の態様において、ドレインに前記電源電圧が供給されるとともにソースが前記増幅トランジスタのゲートに接続されたリセットトランジスタを備え、前記リセットトランジスタをオン状態にする制御信号として、前記電源電圧よりも絶対値の大きい電圧が前記リセットトランジスタのゲートに供給されるものである。
【００１２】
第６の態様による固体撮像素子は、前記第４又は第５の態様において、ドレインが前記増幅トランジスタのソースに接続されるとともにソースが前記垂直信号線に接続された選択トランジスタを備え、前記選択トランジスタをオン状態にする制御信号として、前記電源電圧よりも絶対値の大きい電圧が前記選択トランジスタのゲートに供給されるものである。
【００１３】
第７の態様による固体撮像素子は、前記第４乃至第６のいずれかの態様において、２つの前記増幅トランジスタのゲート間を電気的に接続及び遮断する連結トランジスタを備え、前記連結トランジスタを接続状態にする制御信号として、前記電源電圧よりも絶対値の大きい電圧が前記連結トランジスタのゲートに供給されるものである。
【００１４】
第８の態様による撮像装置は、前記第１乃至第７のいずれかの態様による固体撮像素子を備えたものである。
【発明の効果】
【００１５】
本発明によれば、画素の出力信号を受け取る信号線とこの信号線の信号を処理する処理部との間を電気的に接続及び遮断するスイッチ用トランジスタに起因する不都合（画素出力信号の線形性の悪化や応答速度の低下）を低減することができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態による電子カメラを模式的に示す概略ブロック図である。
【図２】図１中の固体撮像素子の概略構成を示す回路図である。
【図３】図２中の１つの画素等を抜き出して拡大して示す回路図である。
【図４】図２に示す固体撮像素子の所定の動作モードを示すタイミングチャートである。
【図５】図２に示す固体撮像素子の他の動作モードを示すタイミングチャートである。
【図６】図３中の各ノードの電圧レベル等を模式的に示す図である。
【図７】比較例による固体撮像素子の各ノードの電圧レベル等を模式的に示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。
【００１８】
図１は、本発明の一実施の形態による撮像装置としての電子カメラ１を模式的に示す概略ブロック図である。
【００１９】
本実施の形態による電子カメラ１は、例えば一眼レフのデジタルカメラとして構成されるが、本発明による撮像装置は、これに限らず、コンパクトカメラなどの他の電子カメラや、携帯電話に搭載された電子カメラや、動画を撮像するビデオカメラ等の電子カメラなどの種々の撮像装置に適用することができる。
【００２０】
電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部３によってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子４の撮像面が配置される。
【００２１】
固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。通常の本撮影時（静止画撮影時）などでは、撮像制御部５は、例えば、全画素を同時にリセットするいわゆるグローバルリセット後に、図示しないメカニカルシャッタで露光した後に、所定の読み出し動作を行うように固体撮像素子４を制御する。また、電子ビューファインダーモード時や動画撮影時などでは、撮像制御部５は、例えばいわゆるローリング電子シャッタを行いつつ所定の読み出し動作を行うように固体撮像素子４を制御する。デジタル信号処理部６は、固体撮像素子４から出力されるデジタルの画像信号に対して、デジタル増幅、色補間処理、ホワイトバランス処理などの画像処理等を行う。デジタル信号処理部６による処理後の画像信号は、メモリ７に一旦蓄積される。メモリ７は、バス８に接続されている。バス８には、レンズ制御部３、撮像制御部５、ＣＰＵ９、液晶表示パネル等の表示部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。ＣＰＵ９には、レリーズ釦などの操作部１４が接続される。記録部１１には記録媒体１１ａが着脱自在に装着される。
【００２２】
電子カメラ１内のＣＰＵ９は、操作部１４の操作により電子ビューファインダーモードや動画撮影や通常の本撮影（静止画撮影）などが指示されると、それに合わせて撮像制御部５を駆動する。このとき、レンズ制御部３によって、フォーカスや絞りが適宜調整される。固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。固体撮像素子４からのデジタルの画像信号は、デジタル信号処理部６で処理された後に、メモリ７に蓄積される。ＣＰＵ９は、電子ビューファインダーモード時にはその画像信号を表示部１０に画像表示させ、動画撮影時にはその画像信号を記録媒体１１ａに記録する。通常の本撮影時（静止画撮影時）などの場合は、ＣＰＵ９は、固体撮像素子４からのデジタルの画像信号がデジタル信号処理部６で処理されてメモリ７に蓄積された後に、操作部１４の指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部１１に処理後の信号を出力させ記録媒体１１ａに記録する。
【００２３】
図２は、図１中の固体撮像素子４の概略構成を示す回路図である。本実施の形態では、固体撮像素子４は、ＣＭＯＳ型の固体撮像素子として構成されているが、これに限らず、例えば、他のＸＹアドレス型固体撮像素子として構成してもよい。
【００２４】
固体撮像素子４は、２次元状に配置され入射光を光電変換する複数の画素ＰＸを有する画素アレイ部２１と、制御部としての垂直走査回路を構成する垂直走査信号生成回路２２及びレベルシフト回路２３と、画素ＰＸの各列に対応して設けられ対応する列の画素ＰＸの出力信号を受け取る複数の垂直信号線ＬＮと、画素アレイ部２１の列方向（垂直方向、図２中上下方向）の両側にそれぞれ配置された下側信号出力回路２４ａ及び上側信号出力回路２４ｂと、複数の垂直信号線ＬＮと下側信号出力回路２４ａとの間に設けられた下側切替回路２５ａと、複数の垂直信号線ＬＮと上側信号出力回路２４ｂとの間に設けられた上側切替回路２５ｂと、を備えている。
【００２５】
図１では、画素ＰＸの数を４×４個としているが、その数は実際にはより多くの任意の数にされる。
【００２６】
各垂直信号線ＬＮを区別する場合、ｍ列目の画素ＰＸの出力信号を受け取る垂直信号線ＬＮは符号ＬＮ（ｍ）で示す。各垂直信号線ＬＮの下端側及び上端側に定電流源２６がそれぞれ接続され、垂直信号線ＬＮの１本当たりに必要な電流が、２つの定電流源２６からの電流の合成電流として供給されるようになっている。もっとも、各垂直信号線ＬＮの１本に対して定電流源２６を１つずつ接続してもよい。
【００２７】
本実施の形態では、各々の画素ＰＸの光入射側には、それぞれが異なる色成分の光を透過させる複数種類のカラーフィルタが、２行２列の繰り返し周期を持つ色配列で配置されている。画素ＰＸは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。本実施の形態では、図２に示すように、前記色配列としてベイヤー配列が採用され、赤色（Ｒ）、緑色（Ｇｒ，Ｇｂ）、青色（Ｂ）のカラーフィルタがベイヤー配列に従って各画素ＰＸに配置されている。すなわち、画素アレイ部２１の奇数行にはＲ，Ｇｒのカラーフィルタが交互に並ぶとともに、画素アレイ部２１の偶数行にはＧｂ，Ｂのフィルタが交互に並んでいる。そして、画素アレイ部２１全体では緑色のフィルタが市松模様をなすように配置されている。これにより、画素アレイ部２１は、撮像時にカラーの画像を取得することができる。なお、図２では、各々の画素ＰＸにカラーフィルタの色を併せて表記している。
【００２８】
図３は、図２中の１つの画素ＰＸ等を抜き出して拡大して示す回路図である。具体的には、図３には、２行目かつ１列目の画素ＰＸ、１列目の垂直信号線ＬＮ（１）、垂直信号線ＬＮ（１）の下端側に接続された定電流源２６、下側切替回路２５ａの一部を構成するライン選択トランジスタＬＳａ（１）、並びに、下側信号出力回路２４ａの一部を構成するカラムアンプＡ１及びＣＤＳ回路Ｂ１が示されている。
【００２９】
本実施の形態では、各画素ＰＸは、一般的なＣＭＯＳ型固体撮像素子の画素と同様に、光電変換部としてのフォトダイオードＰＤと、電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部としてのフローティング容量部ＦＤと、フローティング容量部ＦＤの電位をリセットするリセットトランジスタＲＳＴと、フローティング容量部ＦＤの電位に応じた信号を垂直信号線ＬＮに供給する選択トランジスタＳＥＬと、フォトダイオードＰＤからフローティング容量部ＦＤに電荷を転送する電荷転送部としての転送トランジスタＴＸと、フローティング容量部ＦＤの電位に応じた前記信号を出力する増幅部としての増幅トランジスタＡＭＰとを有し、図３に示すように、接続されている。図２及び図３において、Ｖｄｄは画素ＰＸに供給される電源電圧である。本実施の形態では、電源電圧Ｖｄｄは、増幅トランジスタＡＭＰのドレイン及びリセットトランジスタＲＳＴのドレインに供給されている。なお、本実施の形態では、画素ＰＸのトランジスタＡＭＰ，ＴＸ，ＲＳＴ，ＳＥＬは、全てｎＭＯＳトランジスタである。
【００３０】
本実施の形態では、画素アレイ部２１において、列方向（図２中の上下方向）に隣り合う各２つの画素ＰＸの増幅トランジスタＡＭＰのゲート間をオンオフ（電気的に接続及び遮断）する各連結トランジスタＳＷが設けられている。本実施の形態では、連結トランジスタＳＷとしてｎＭＯＳトランジスタが用いられ、連結トランジスタＳＷの一方のソース／ドレインが列方向に隣り合う一方の画素ＰＸの増幅トランジスタＡＭＰのゲートに接続され、連結トランジスタＳＷの他方のソース／ドレインが列方向に隣り合う他方の画素ＰＸの増幅トランジスタＡＭＰのゲートに接続されている。もっとも、本発明では、連結トランジスタＳＷを設けなくてもよい。
【００３１】
本実施の形態では、図２に示すように、画素アレイ部２１において、１行目の画素ＰＸの増幅トランジスタＡＭＰのゲートに一方のソース／ドレインが接続されたダミー連結トランジスタＳＷ’が設けられている。ダミー連結トランジスタＳＷ’の他方のソース／ドレインには、電源電圧Ｖｄｄが供給されている。ダミー連結トランジスタＳＷ’のゲートには、レベルシフト回路２３から制御信号φＳＷ（１）として、常時、ダミー連結トランジスタＳＷ’をオフさせる信号（後述するローレベル電圧ＶｓｗＬ）が供給される。また、画素アレイ部２１において、最終行の画素ＰＸの増幅トランジスタＡＭＰのゲートに一方のソース／ドレインが接続されたダミー連結トランジスタＳＷ”が設けられている。ダミー連結トランジスタＳＷ”の他方のソース／ドレインには、電源電圧Ｖｄｄが供給されている。ダミー連結トランジスタＳＷ”のゲートは接地され、ダミー連結トランジスタＳＷ”は常時オフしている。ダミー連結トランジスタＳＷ’,ＳＷ”として、ｎＭＯＳトランジスタが用いられている。本実施の形態では、ダミー連結トランジスタＳＷ’,ＳＷ”は、各画素ＰＸの増幅トランジスタＡＭＰのゲートに対する接続状況を同一にして各画素ＰＸの特性の均一性を担保するために設けられている。
【００３２】
垂直走査信号生成回路２２は、シフトレジスタ又はデコーダ回路等により構成され、図１中の撮像制御部５からの制御信号を受けて、制御信号（駆動パルス）φＴＸ，φＲＳＴ，φＳＥＬ，φＳＷの基となる各垂直走査信号を生成して出力する。レベルシフト回路２３は、垂直走査信号生成回路２２から出力される各垂直走査信号のハイレベル及びローレベルの電圧レベルをシフトさせることによって、制御信号φＴＸ，φＲＳＴ，φＳＥＬ，φＳＷを生成する。レベルシフト回路２３には、電圧レベルＶｔｘＨ，ＶｔｘＬ，ＶｒｓｔＨ，ＶｒｓｔＬ，ＶｓｅｌＨ，ＶｓｅｌＬ，ＶｓｗＨ，ＶｓｗＬが供給されている。レベルシフト回路２３は、制御信号φＴＸのハイレベルをＶｔｘＨとし、制御信号φＴＸのローレベルをＶｔｘＬとし、制御信号φＲＳＴのハイレベルをＶｒｓｔＨとし、制御信号φＲＳＴのローレベルをＶｒｓｔＬとし、制御信号φＳＥＬのハイレベルをＶｓｅｌＨとし、制御信号φＳＥＬのローレベルをＶｓｅｌＬとし、制御信号φＳＷのハイレベルをＶｓｗＨとし、制御信号φＳＷのローレベルをＶｓｗＬとする。
【００３３】
転送トランジスタＴＸのゲートは行毎に共通に接続され、そこには、転送トランジスタＴＸを制御する制御信号φＴＸがレベルシフト回路２３から供給される。リセットトランジスタＲＳＴのゲートは行毎に共通に接続され、そこには、リセットトランジスタＲＳＴを制御する制御信号φＲＳＴがレベルシフト回路２３から供給される。選択トランジスタＳＥＬのゲートは行毎に共通に接続され、そこには、選択トランジスタＳＥＬを制御する制御信号φＳＥＬがレベルシフト回路２３から供給される。連結トランジスタＳＷ及びダミー連結トランジスタＳＷ’のゲートは行毎に共通に接続され、そこには、これらを制御する制御信号φＳＷがレベルシフト回路２３から供給される。各制御信号φＴＸを行毎に区別する場合、ｎ行目の制御信号φＴＸは符号φＴＸ（ｎ）で示す。この点は、制御信号φＲＳＴ，φＳＥＬ，φＳＷについても同様である。ただし、ダミー連結トランジスタＳＷ’のゲートに供給される制御信号φＳＷをφＳＷ（１）とし、ｎ−１行目の画素ＰＸの増幅トランジスタＡＭＰのゲートとｎ行目の画素ＰＸの増幅トランジスタＡＭＰのゲートとの間をオンオフする連結トランジスタＳＷに供給される制御信号φＳＷをφＳＷ（ｎ）で示す。
【００３４】
各画素ＰＸのフォトダイオードＰＤは、入射光の光量（被写体光）に応じて信号電荷を生成する。転送トランジスタＴＸは、制御信号φＴＸのハイレベル期間にオンし、フォトダイオードＰＤの電荷をフローティング容量部ＦＤに転送する。リセットトランジスタＲＳＴは、制御信号φＲＳＴのハイレベル期間にオンし、フローティング容量部ＦＤをリセットする。
【００３５】
増幅トランジスタＡＭＰは、そのドレインが電源電圧Ｖｄｄに接続され、そのゲートがフローティング容量部ＦＤに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続され、定電流源２６を負荷とするソースフォロワ回路を構成している。増幅トランジスタＡＭＰは、フローティング容量部ＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して垂直信号線ＬＮに読み出し信号を出力する。選択トランジスタＳＥＬは、制御信号φＳＥＬのハイレベル期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線ＬＮに接続する。
【００３６】
連結トランジスタＳＷは、制御信号φＳＷのハイレベル期間にオンし、列方向に隣り合う２つの画素ＰＸの増幅トランジスタＡＭＰのゲート間を接続する。
【００３７】
下側信号出力回路２４ａは、１列目及び２列目の垂直信号線ＬＮ（１）,ＬＮ（２）に対応して設けられた１組のカラムアンプＡ１、ＣＤＳ回路（相関２重サンプリング回路）Ｂ１及びＡ／Ｄ変換器Ｃ１と、３列目及び４列目の垂直信号線ＬＮ（３）,ＬＮ（４）に対応して設けられた１組のカラムアンプＡ２、ＣＤＳ回路Ｂ２及びＡ／Ｄ変換器Ｃ２と、水平読み出し回路３１とを有している。本実施の形態では、下側信号出力回路２４ａは、垂直信号線ＬＮ（１）〜ＬＮ（４）の信号を処理する処理部を構成している。
【００３８】
カラムアンプＡ１は、１列目及び２列目の垂直信号線ＬＮ（１）,ＬＮ（２）に読み出された信号のうち下側切替回路２５ａにより選択された垂直信号線ＬＮの信号を増幅する。カラムアンプＡ１として、アナログ増幅器を用いてもよいし、いわゆるスイッチトキャパシタアンプを用いてもよいし、カラムアンプＡ１は必ずしも設けなくてもよい。ＣＤＳ回路Ｂ１は、カラムアンプＡ１により増幅された信号について、ＣＤＳ処理を行う。すなわち、ＣＤＳ回路Ｂ１は、図１中の撮像制御部５による制御下でタイミング発生回路（図示せず）から暗信号サンプリング信号φＤＡＲＫＣを受け、φＤＡＲＫＣがハイレベルからローレベルに切り換わるタイミングでカラムアンプＡ１の出力信号を暗信号としてサンプリングするとともに、図１中の撮像制御部５による制御下で前記タイミング発生回路から光信号サンプリング信号φＳＩＧＣを受け、φＳＩＧＣがハイレベルからローレベルに切り換わるタイミングでカラムアンプＡ１の出力信号を光信号としてサンプリングする。そして、ＣＤＳ回路Ｂ１は、前記タイミング発生回路からのクロックやパルスに基づいて、サンプリングした暗信号と光信号との差分に応じた信号を出力する。このようなＣＤＳ回路Ｂ１の構成としては、公知の構成を採用することができる。Ａ／Ｄ変換器Ｃ１は、ＣＤＳ回路Ｂ１により得られた差分に応じた信号をデジタル信号に変換し、そのデジタル信号を保持する。
【００３９】
カラムアンプＡ２、ＣＤＳ回路Ｂ２及びＡ／Ｄ変換器Ｃ２は、３列目及び４列目の垂直信号線ＬＮ（３）,ＬＮ（４）に読み出された信号のうち下側切替回路２５ａにより選択された垂直信号線ＬＮの信号について、カラムアンプＡ１、ＣＤＳ回路（相関２重サンプリング回路）Ｂ１及びＡ／Ｄ変換器Ｃ１と同様の動作を行う。
【００４０】
水平読み出し回路３１は、各Ａ／Ｄ変換器Ｃ１，Ｃ２に保持されたデジタルの画像信号を水平走査し、必要に応じて所定の信号形式に変換して、外部（図１中のデジタル信号処理部６）へ出力する。
【００４１】
下側切替回路２５ａは、１列目の垂直信号線ＬＮ（１）と下側信号出力回路２４ａのカラムアンプＡ１の入力部との間をオンオフ（電気的に接続及び遮断）するスイッチ用トランジスタとしてのライン選択トランジスタＬＳａ（１）と、２列目の垂直信号線ＬＮ（２）とカラムアンプＡ１の入力部との間をオンオフするライン選択トランジスタＬＳａ（２）と、３列目の垂直信号線ＬＮ（３）と下側信号出力回路２４ａのカラムアンプＡ２の入力部との間をオンオフするライン選択トランジスタＬＳａ（３）と、４列目の垂直信号線ＬＮ（４）とカラムアンプＡ２の入力部との間をオンオフするライン選択トランジスタＬＳａ（２）と、切替信号生成回路４１ａと、レベルシフト回路４２ａとを有している。切替信号生成回路４１ａ及びレベルシフト回路４２ａは、選択トランジスタＬＳａ（１）〜ＬＳａ（４）を制御する制御部を構成している。
【００４２】
本実施の形態では、ライン選択トランジスタＬＳａ（１）〜ＬＳａ（４）として、ｎＭＯＳトランジスタが用いられている。ライン選択トランジスタＬＳａ（１）は、そのドレインが垂直信号線ＬＮ（１）に接続され、そのソースがカラムアンプＡ１の入力部に接続されている。ライン選択トランジスタＬＳａ（２）は、そのドレインが垂直信号線ＬＮ（２）に接続され、そのソースがカラムアンプＡ１の入力部に接続されている。ライン選択トランジスタＬＳａ（３）は、そのドレインが垂直信号線ＬＮ（３）に接続され、そのソースがカラムアンプＡ２の入力部に接続されている。ライン選択トランジスタＬＳａ（４）は、そのドレインが垂直信号線ＬＮ（４）に接続され、そのソースがカラムアンプＡ２の入力部に接続されている。
【００４３】
切替信号生成回路４１ａは、図１中の撮像制御部５からの制御信号を受けて、制御信号（駆動パルス）φＬＳａ１，φＬＳａ２の基となる各切替信号を生成して出力する。レベルシフト回路４２ａは、切替信号生成回路４１ａから出力される各切替信号のハイレベル及びローレベルの電圧レベルをシフトさせることによって、制御信号φＬＳａ１，φＬＳａ２を生成する。レベルシフト回路４２ａには、電圧レベルＶＨ，ＶＬが供給されている。レベルシフト回路２３は、制御信号φＬＳａ１，φＬＳａ２のハイレベルをＶＨとし、制御信号φＬＳａ１，φＬＳａ２のローレベルをＶＬとする。切替信号生成回路４１ａ及びレベルシフト回路４２ａは固体撮像素子４の外部に配置してもよい。
【００４４】
奇数列のライン選択トランジスタＬＳａ（１）,ＬＳａ（３）のゲートは共通に接続され、そこには、ライン選択トランジスタＬＳａ（１）,ＬＳａ（３）を制御する制御信号φＬＳａ１がレベルシフト回路４２ａから供給される。偶数列のライン選択トランジスタＬＳａ（２）,ＬＳａ（４）のゲートは共通に接続され、そこには、ライン選択トランジスタＬＳａ（２）,ＬＳａ（４）を制御する制御信号φＬＳａ２がレベルシフト回路４２ａから供給される。本実施の形態では、制御信号φＬＳａ１をライン選択トランジスタＬＳａ（１）,ＬＳａ（３）のゲートに導く配線が、制御信号φＬＳａ１をライン選択トランジスタＬＳａ（１）,ＬＳａ（３）のゲートに供給する供給手段を構成している。また、制御信号φＬＳａ２をライン選択トランジスタＬＳａ（２）,ＬＳａ（４）のゲートに導く配線が、制御信号φＬＳａ２をライン選択トランジスタＬＳａ（２）,ＬＳａ（４）のゲートに供給する供給手段を構成している。
【００４５】
制御信号φＬＳａ１がハイレベルＶＨでかつ制御信号φＬＳａ２がローレベルＶＬである場合、ライン選択トランジスタＬＳａ（１）,ＬＳａ（３）がオンするとともにライン選択トランジスタＬＳａ（２）,ＬＳａ（４）がオフし、垂直信号線ＬＮ（１），ＬＮ（３）の信号がカラムアンプＡ１，Ａ２の入力部にそれぞれ選択的に供給される。制御信号φＬＳａ１がローレベルＶＬでかつ制御信号φＬＳａ２がハイレベルＶＨである場合、ライン選択トランジスタＬＳａ（１）,ＬＳａ（３）がオフするとともにライン選択トランジスタＬＳａ（２）,ＬＳａ（４）がオンし、垂直信号線ＬＮ（２），ＬＮ（４）の信号がカラムアンプＡ１，Ａ２の入力部にそれぞれ選択的に供給される。
【００４６】
上側信号出力回路２４ｂは、下側信号出力回路２４ａと同じ構成を有している。上側切替回路２５ｂも、下側切替回路２５ａと同様に構成されている。上側切替回路２５ｂの各要素ＬＳｂ（１）〜ＬＳｂ（４），４１ｂ，４２ｂ及び各信号φＬＳｂ１，φＬＳｂ２は、下側切替回路２５ａの各要素ＬＳａ（１）〜ＬＳａ（４），４１ａ，４２ａ及び各信号φＬＳａ１，φＬＳａ２にそれぞれ相当しているので、それらの説明は省略する。
【００４７】
垂直走査信号生成回路２２及びレベルシフト回路２３が、図１中の撮像制御部５による制御下で、画素ＰＸの行毎に、制御信号φＴＸ，φＲＳＴ，φＳＥＬ，φＳＷをそれぞれ出力して画素ＰＸ及び連結トランジスタＳＷを制御し、切替信号生成回路４１ａ，４１ｂ及びレベルシフト回路４２ａ，４２ｂが、図１中の撮像制御部５による制御下で、制御信号φＬＳａ１，φＬＳａ２，φＬＳｂ１，φＬＳｂ２をそれぞれ出力してライン選択トランジスタＬＳａ（１）〜ＬＳａ（４），ＬＳｂ（１）〜ＬＳｂ（４）を制御することによって、静止画読み出し動作や動画読み出し動作などを実現する。この制御において、以下に説明する各動作モード等の読み出し動作が行われる。
【００４８】
図４は、図２に示す固体撮像素子４の第１の動作モードを示すタイミングチャートである。この第１の動作モードでは、制御信号φＳＷ（１）のみならず制御信号φＳＷ（２）〜φＳＷ（４）が常にローレベルＶｓｗＬに維持され、ダミー連結トランジスタＳＷ’のみならず全ての連結トランジスタＳＷが常にオフ状態に維持される。
【００４９】
この第１の動作モードでは、各画素ＰＸが行毎に順次選択されていき、奇数行目の画素ＰＸが選択されている場合には、奇数列目の画素ＰＸの信号は上側信号出力回路２４ｂで読み出されるとともに偶数列目の画素ＰＸの信号は下側信号出力回路２４ａで読み出され、偶数行目の画素ＰＸが選択されている場合には、奇数列目の画素ＰＸの信号は下側信号出力回路２４ａで読み出されるとともに偶数列目の画素ＰＸの信号は上側信号出力回路２４ｂで読み出される。これにより、Ｇｒ及びＧｂの画素ＰＸの出力信号が常に同じ下側信号出力回路２４ａで読み出される。したがって、上側信号出力回路２４ｂの特性と下側信号出力回路２４ａの特性とがばらついても、Ｇｒの画素ＰＸの出力信号とＧｂの画素ＰＸの出力信号のばらつきをなくすことができる。なお、Ｇｒの画素ＰＸの出力信号が上側信号出力回路２４ｂで読み出される一方でＧｂの画素ＰＸの出力信号が下側信号出力回路２４ａで読み出されるとすれば、上側信号出力回路２４ｂと下側信号出力回路２４ａとの間の特性のばらつきによってＧｒの画素ＰＸの出力信号とＧｂの画素ＰＸの出力信号とがばらついてしまうが、本実施の形態ではこのようなＧｒ，Ｇｂの画素ＰＸの出力信号間のばらつきが生じないのである。これらの点は、後述する第２の動作モードについても同様である。
【００５０】
図４は、期間Ｔ１において１行目の画素ＰＸが選択され、期間Ｔ２において２行目の画素ＰＸが選択され、期間Ｔ３において３行目の画素ＰＸが選択されていく状況を示している。奇数行目の画素ＰＸが選択された場合の動作と偶数行目の画素ＰＸが選択された場合の動作とでは、制御信号φＬＳａ１，φＬＳａ２，φＬＳｂ１，φＬＳｂ２のハイレベルＶＨとローレベルＶＬとが逆転している。しかし、いずれの行の画素ＰＸが選択された場合の動作も同様であるので、ここでは、１行目の画素ＰＸが選択された場合の動作についてのみ説明する。
【００５１】
期間Ｔ１の開始前に既に、所定の露光期間において、１行目の画素ＰＸのフォトダイオードＰＤの露光が終了している。この露光は、通常の本撮影時（静止画撮影時）などでは、全画素を同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ（図示せず）により行われ、電子ビューファインダーモード時や動画撮影時などでは、いわゆるローリング電子シャッタ動作により行われる。期間Ｔ１の開始直前には、全ての行の画素ＰＸのトランジスタＳＥＬ，ＲＳＴ，ＴＸはオフしている。
【００５２】
期間Ｔ１において、１行目のφＳＥＬ（１）がハイレベルＶｓｅｌＨにされ、１行目の画素ＰＸの選択トランジスタＳＥＬ（１）がオンにされ、１行目の画素ＰＸが選択される。
【００５３】
また、期間Ｔ１において、制御信号φＬＳａ１，φＬＳｂ２がローレベルＶＬにされてライン選択トランジスタＬＳａ１，ＬＳｂ２がオフにされ、制御信号φＬＳａ２，φＬＳｂ１がハイレベルＶＨにされて、下側切替回路２５ａのライン選択トランジスタＬＳａ（２），ＬＳａ（４）及び上側切替回路２５ｂのライン選択トランジスタＬＳｂ（１），ＬＳｂ（３）が選択的にオンにされる。
【００５４】
期間Ｔ１の開始直後から一定期間だけ、φＲＳＴ（１）がハイレベルＶｒｓｔＨにされて１行目のリセットトランジスタＲＳＴ（１）が一旦オンにされ、フローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）が一旦電源電位Ｖｄｄにリセットされる。
【００５５】
期間Ｔ１中のその後の時点から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがハイレベルにされることによって、１行目の奇数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の奇数列の増幅トランジスタＡＭＰで増幅された後に１行目の奇数列の選択トランジスタＳＥＬ及び奇数列の垂直信号線ＬＮ（１），ＬＮ（３）を経由し更に上側切替回路２５ｂのオン状態のライン選択トランジスタＬＳｂ（１），ＬＳｂ（３）を経由し、上側信号出力回路２４ｂにおいて、カラムアンプＡ１，Ａ２で増幅された後に、暗信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。また、暗信号サンプリング信号φＤＡＲＫＣがハイレベルにされることによって、１行目の偶数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の偶数列の増幅トランジスタＡＭＰで増幅された後に１行目の偶数列の選択トランジスタＳＥＬ及び偶数列の垂直信号線ＬＮ（２），ＬＮ（４）を経由し更に下側切替回路２５ａのオン状態のライン選択トランジスタＬＳａ（２），ＬＳａ（４）を経由し、下側信号出力回路２４ａにおいて、カラムアンプＡ１，Ａ２で増幅された後に、暗信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。
【００５６】
期間Ｔ１中のその後の時点から一定期間だけ、φＴＸ（１）がハイレベルＶｔｘＨにされて１行目の転送トランジスタＴＸがオンにされる。これにより、１行目の画素ＰＸのフォトダイオードＰＤに蓄積されていた信号電荷が、１行目の画素ＰＸのフローティング容量部ＦＤに転送される。１行目の画素ＰＸのフローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）は、ノイズ成分を除くと、この信号電荷の量と１行目の画素ＰＸのフローティング容量部ＦＤの容量値の逆数とに比例した値となる。
【００５７】
期間Ｔ１中のその後の時点から一定期間だけ、光信号サンプリング信号φＳＩＧＣがハイレベルにされることによって、１行目の奇数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の奇数列の増幅トランジスタＡＭＰで増幅された後に１行目の奇数列の選択トランジスタＳＥＬ及び奇数列の垂直信号線ＬＮ（１），ＬＮ（３）を経由し更に上側切替回路２５ｂのオン状態のライン選択トランジスタＬＳｂ（１），ＬＳｂ（３）を経由し、上側信号出力回路２４ｂにおいて、カラムアンプＡ１，Ａ２で増幅された後に、光信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。また、光信号サンプリング信号φＳＩＧＣがハイレベルにされることによって、１行目の偶数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の偶数列の増幅トランジスタＡＭＰで増幅された後に１行目の偶数列の選択トランジスタＳＥＬ及び偶数列の垂直信号線ＬＮ（２），ＬＮ（４）を経由し更に下側切替回路２５ａのオン状態のライン選択トランジスタＬＳａ（２），ＬＳａ（４）を経由し、下側信号出力回路２４ａにおいて、カラムアンプＡ１，Ａ２で増幅された後に、光信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。
【００５８】
その後にφＳＩＧＣがローレベルになった時点の後に、上側信号出力回路２４ｂ及び下側信号出力回路２４ａにおいて、ＣＤＳ回路Ｂ１，Ｂ２は、先程サンプリングした暗信号と先程サンプリングした光信号との差分に応じた信号を出力する。上側信号出力回路２４ｂ及び下側信号出力回路２４ａにおいて、Ａ／Ｄ変換器Ｃ１，Ｃ２は、この差分に応じた信号をデジタル信号に変換して保持する。上側信号出力回路２４ｂ及び下側信号出力回路２４ａにおいて、各Ａ／Ｄ変換器Ｃ１，Ｃ２に保持されたデジタルの画像信号は、水平読み出し回路３１によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。
【００５９】
このように、前記第１の動作モードでは、全ての連結トランジスタＳＷが常にオフ状態に維持されているので、各画素ＰＸの増幅トランジスタＡＭＰのゲートの電荷電圧変換容量は、１つのフローティング容量部ＦＤの容量のみによって形成され、その電荷電圧変換容量の容量値は小さくなる。このため、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、高ＳＮ比での読出しが可能となる。
【００６０】
図５は、図２に示す固体撮像素子４の第２の動作モードを示すタイミングチャートである。この第２の動作モードでは、各画素ＰＸが行毎に順次選択されていくときに、制御信号φＳＷ（２）〜φＳＷ（４）のうちの選択された１つの信号が順次ハイレベルＶｓｗＨにされ、選択された行の画素ＰＸの増幅トランジスタＡＭＰのゲートに接続されている１つの連結トランジスタＳＷがオン状態にされる。
【００６１】
この第２の動作モードにおいても、前記第１の動作モードと同様に、各画素ＰＸが行毎に順次選択されていき、奇数行目の画素ＰＸが選択されている場合には、奇数列目の画素ＰＸの信号は上側信号出力回路２４ｂで読み出されるとともに偶数列目の画素ＰＸの信号は下側信号出力回路２４ａで読み出され、偶数行目の画素ＰＸが選択されている場合には、奇数列目の画素ＰＸの信号は下側信号出力回路２４ａで読み出されるとともに偶数列目の画素ＰＸの信号は上側信号出力回路２４ｂで読み出される。
【００６２】
図５は、期間Ｔ１において１行目の画素ＰＸが選択され、期間Ｔ２において２行目の画素ＰＸが選択され、期間Ｔ３において３行目の画素ＰＸが選択されていく状況を示している。期間Ｔ１において制御信号φＳＷ（２）がハイレベルＶｓｗＨにされ、期間Ｔ２において制御信号φＳＷ（３）がハイレベルＶｓｗＨにされ、期間Ｔ３において制御信号φＳＷ（４）がハイレベルＶｓｗＨにされる。奇数行目の画素ＰＸが選択された場合の動作と偶数行目の画素ＰＸが選択された場合の動作とでは、制御信号φＬＳａ１，φＬＳａ２，φＬＳｂ１，φＬＳｂ２のハイレベルＶＨとローレベルＶＬとが逆転している。しかし、いずれの行の画素ＰＸが選択された場合の動作も同様であるので、ここでは、１行目の画素ＰＸが選択された場合の動作についてのみ説明する。
【００６３】
期間Ｔ１の開始前に既に、所定の露光期間において、１行目の画素ＰＸのフォトダイオードＰＤの露光が終了している。この露光は、通常の本撮影時（静止画撮影時）などでは、全画素を同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ（図示せず）により行われ、電子ビューファインダーモード時や動画撮影時などでは、いわゆるローリング電子シャッタ動作により行われる。期間Ｔ１の開始直前には、全ての行の画素ＰＸのトランジスタＳＥＬ，ＲＳＴ，ＴＸはオフしている。
【００６４】
期間Ｔ１において、１行目のφＳＥＬ（１）がハイレベルＶｓｅｌＨにされ、１行目の画素ＰＸの選択トランジスタＳＥＬ（１）がオンにされ、１行目の画素ＰＸが選択される。また、期間Ｔ１において、φＳＷ（２）がハイレベルＶｓｗＨにされ、φＳＷ（２）を受け取っている連結トランジスタＳＷがオンにされ、１行目の画素ＰＸの増幅トランジスタＡＭＰのゲートと２行目の画素ＰＸの増幅トランジスタＡＭＰのゲートとが接続される。
【００６５】
また、期間Ｔ１において、制御信号φＬＳａ１，φＬＳｂ２がローレベルＶＬにされてライン選択トランジスタＬＳａ１，ＬＳｂ２がオフにされ、制御信号φＬＳａ２，φＬＳｂ１がハイレベルＶＨにされて、下側切替回路２５ａのライン選択トランジスタＬＳａ（２），ＬＳａ（４）及び上側切替回路２５ｂのライン選択トランジスタＬＳｂ（１），ＬＳｂ（３）が選択的にオンにされる。
【００６６】
期間Ｔ１の開始直後から一定期間だけ、φＲＳＴ（１）がハイレベルＶｒｓｔＨにされて１行目のリセットトランジスタＲＳＴ（１）が一旦オンにされ、フローティング容量部ＦＤの電位（増幅トランジスタＡＭＰのゲートの電位）が一旦電源電位Ｖｄｄにリセットされる。
【００６７】
期間Ｔ１中のその後の時点から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがハイレベルにされることによって、１行目の奇数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の奇数列の増幅トランジスタＡＭＰで増幅された後に１行目の奇数列の選択トランジスタＳＥＬ及び奇数列の垂直信号線ＬＮ（１）,ＬＮ（３）を経由し更に上側切替回路２５ｂのオン状態のライン選択トランジスタＬＳｂ（１），ＬＳｂ（３）を経由し、上側信号出力回路２４ｂにおいて、カラムアンプＡ１，Ａ２で増幅された後に、暗信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。また、暗信号サンプリング信号φＤＡＲＫＣがハイレベルにされることによって、１行目の偶数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の偶数列の増幅トランジスタＡＭＰで増幅された後に１行目の偶数列の選択トランジスタＳＥＬ及び偶数列の垂直信号線ＬＮ（２），ＬＮ（４）を経由し更に下側切替回路２５ａのオン状態のライン選択トランジスタＬＳａ（２），ＬＳａ（４）を経由し、下側信号出力回路２４ａにおいて、カラムアンプＡ１，Ａ２で増幅された後に、暗信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。
【００６８】
期間Ｔ１中のその後の時点から一定期間だけ、φＴＸ（１）がハイレベルＶｔｘＨにされて１行目の転送トランジスタＴＸがオンにされる。これにより、１行目の画素ＰＸのフォトダイオードＰＤに蓄積されていた信号電荷が、１行目の画素ＰＸのフローティング容量部ＦＤ及び２行目の画素ＰＸのフローティング容量部ＦＤに転送される。信号電荷が２行目の画素ＰＸのフローティング容量部ＦＤにも転送されるのは、１行目の画素ＰＸの増幅トランジスタＡＭＰのゲートと２行目の画素ＰＸの増幅トランジスタＡＭＰのゲートとがオン状態の連結トランジスタＳＷにより接続されているからである。１行目の画素ＰＸの増幅トランジスタＡＭＰのゲートの電位は、ノイズ成分を除くと、この信号電荷の量と１行目の画素ＰＸのフローティング容量部ＦＤ及び２行目の画素ＰＸのフローティング容量部ＦＤの合成容量値の逆数とに比例した値となる。
【００６９】
期間Ｔ１中のその後の時点から一定期間だけ、光信号サンプリング信号φＳＩＧＣがハイレベルにされることによって、１行目の奇数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の奇数列の増幅トランジスタＡＭＰで増幅された後に１行目の奇数列の選択トランジスタＳＥＬ及び奇数列の垂直信号線ＬＮ（１）,ＬＮ（３）を経由し更に上側切替回路２５ｂのオン状態のライン選択トランジスタＬＳｂ（１），ＬＳｂ（３）を経由し、上側信号出力回路２４ｂにおいて、カラムアンプＡ１，Ａ２で増幅された後に、光信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。また、光信号サンプリング信号φＳＩＧＣがハイレベルにされることによって、１行目の偶数列の増幅トランジスタＡＭＰのゲートに現れる電位が、１行目の偶数列の増幅トランジスタＡＭＰで増幅された後に１行目の偶数列の選択トランジスタＳＥＬ及び偶数列の垂直信号線ＬＮ（２），ＬＮ（４）を経由し更に下側切替回路２５ａのオン状態のライン選択トランジスタＬＳａ（２），ＬＳａ（４）を経由し、下側信号出力回路２４ａにおいて、カラムアンプＡ１，Ａ２で増幅された後に、光信号としてＣＤＳ回路Ｂ１，Ｂ２によりサンプリングされる。
【００７０】
その後にφＳＩＧＣがローレベルになった時点の後に、上側信号出力回路２４ｂ及び下側信号出力回路２４ａにおいて、ＣＤＳ回路Ｂ１，Ｂ２は、先程サンプリングした暗信号と先程サンプリングした光信号との差分に応じた信号を出力する。上側信号出力回路２４ｂ及び下側信号出力回路２４ａにおいて、Ａ／Ｄ変換器Ｃ１，Ｃ２は、この差分に応じた信号をデジタル信号に変換して保持する。上側信号出力回路２４ｂ及び下側信号出力回路２４ａにおいて、各Ａ／Ｄ変換器Ｃ１，Ｃ２に保持されたデジタルの画像信号は、水平読み出し回路３１によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。
【００７１】
このように、前記第２の動作モードでは、各画素ＰＸが行毎に順次選択されていくときに、制御信号φＳＷ（２）〜φＳＷ（４）のうちの選択された１つの信号が順次ハイレベルＶｓｗＨにされ、選択された行の画素ＰＸの増幅トランジスタＡＭＰのゲートに接続されている１つの連結トランジスタＳＷがオン状態にされるので、前記第１の動作モードに比べて、取り扱うことができる信号電荷量が大きくなり、ダイナミックレンジを拡大することができる。
【００７２】
そして、本実施の形態では、ライン選択トランジスタＬＳａ（１）〜ＬＳａ（４），ＬＳｂ（１）〜ＬＳｂ（４）のゲートに供給される制御信号φＬＳａ，φＬＳｂのハイレベルＶＨ（当該トランジスタをオン状態（接続状態）にする制御信号）は、画素ＰＸに供給される電源電圧Ｖｄｄよりも絶対値の大きい電圧に設定されている。本実施の形態では、各トランジスタとしてｎＭＯＳトランジスタが用いられているので、接地電圧を０ＶとしたときＶｄｄ及びＶＨは正の値であり、ＶＨ＞Ｖｄｄに設定することで、｜ＶＨ｜＞｜Ｖｄｄ｜に設定されている。もっとも、各トランジスタとしてｐＭＯＳトランジスタを用いてもよく、その場合には、接地電圧を０ＶとしたときＶｄｄ及びＶＨは負の値であり、ＶＨ＜Ｖｄｄに設定することで、｜ＶＨ｜＞｜Ｖｄｄ｜に設定してもよい。
【００７３】
ライン選択トランジスタＬＳａ（１）〜ＬＳａ（４），ＬＳｂ（１）〜ＬＳｂ（４）がオンしたときに当該トランジスタのドレイン・ソース間を通過し得る電圧のレベル範囲をより拡大するためには、｜ＶＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ１｜に設定することが好ましい。ここで、Ｖｔｈ１はライン選択トランジスタＬＳａ（１）〜ＬＳａ（４），ＬＳｂ（１）〜ＬＳｂ（４）の閾値電圧である。特に、各トランジスタの閾値Ｖｔｈ１のバラツキを考慮すると、｜ＶＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ１｜＋Δに設定することが好ましい。ここで、Δは前記バラツキに応じたマージンである。
【００７４】
また、リセットトランジスタＲＳＴのゲートに供給される制御信号φＲＳＴのハイレベルＶｒｓｔＨ（当該トランジスタをオン状態にする制御信号）は、増幅トランジスタＡＭＰのゲートの取り得る電圧のレベル範囲を拡大するためには、｜ＶｒｓｔＨ｜＞｜Ｖｄｄ｜に設定することが好ましく、｜ＶｒｓｔＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ２｜に設定することがより好ましい。ここで、Ｖｔｈ２はリセットトランジスタＲＳＴの閾値電圧である。特に、各トランジスタの閾値Ｖｔｈ２のバラツキを考慮すると、｜ＶｒｓｔＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ２｜＋Δに設定することが好ましい。ここで、Δは前記バラツキに応じたマージンである。
【００７５】
さらに、連結トランジスタＳＷのゲートに供給される制御信号φＳＷのハイレベルＶｓｗＨ（当該トランジスタをオン状態にする制御信号）は、連結トランジスタＳＷがオンしたときに当該トランジスタのドレイン・ソース間を通過し得る電圧のレベル範囲を拡大するためには、｜ＶｓｗＨ｜＞｜Ｖｄｄ｜に設定することが好ましく、｜ＶｓｗＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ３｜に設定することがより好ましい。ここで、Ｖｔｈ３は連結トランジスタＳＷの閾値電圧である。特に、各トランジスタの閾値Ｖｔｈ３のバラツキを考慮すると、｜ＶｓｗＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ３｜＋Δに設定することが好ましい。ここで、Δは前記バラツキに応じたマージンである。
【００７６】
さらにまた、選択トランジスタＳＥＬのゲートに供給される制御信号φＳＥＬのハイレベルＶｓｅｌＨ（当該トランジスタをオン状態にする制御信号）は、選択トランジスタＳＥＬがオンしたときに当該トランジスタのドレイン・ソース間を通過し得る電圧のレベル範囲を拡大するためには、｜ＶｓｅｌＨ｜＞｜Ｖｄｄ｜に設定することが好ましく、｜ＶｓｅｌＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ４｜に設定することがより好ましい。ここで、Ｖｔｈ４は連結トランジスタＳＷの閾値電圧である。特に、各トランジスタの閾値Ｖｔｈ４のバラツキを考慮すると、｜ＶｓｅｌＨ｜≧｜Ｖｄｄ｜＋｜Ｖｔｈ４｜＋Δに設定することが好ましい。ここで、Δは前記バラツキに応じたマージンである。
【００７７】
なお、閾値電圧Ｖｔｈ１〜Ｖｔｈ４は異なっていてもよいし、同一でもよい。また、ハイレベルＶＨ，ＶｒｓｔＨ，ＶｓｗＨ，ＶｓｅｌＨは異なっていてもよいが、回路構成を簡単にするためには同一であることが好ましい。
【００７８】
なお、ＶＨ，ＶｒｓｔＨ，ＶｓｗＨ，ＶｓｅｌＨは、固体撮像素子４の外部から供給してもよいし、固体撮像素子４内に電源電圧Ｖｄｄを昇圧する昇圧回路を設け、この昇圧回路からＶＨ，ＶｒｓｔＨ，ＶｓｗＨ，ＶｓｅｌＨを供給してもよい。
【００７９】
図６は、図３中の各ノードの電圧レベル等を模式的に示す図である。図６は、本実施の形態における固体撮像素子４の、各トランジスタＲＳＴ，ＳＷ，ＳＥＬ，ＬＳａ（１）のゲートに供給される制御信号φＲＳＴ，φＳＷ，φＳＥＬ，φＬＳａ（１）のハイレベルＶｒｓｔＨ，ＶｓｗＨ，ＶｓｅｌＨ，ＶＨの具体的な設定例と、その場合における各トランジスタＲＳＴ，ＳＷ，ＳＥＬ，ＬＳａ（１）のオン可能領域（当該トランジスタがオンし得るソース電圧の範囲）と、その場合における各ノードの電圧レベルの例を示している。
【００８０】
図６に示す例では、リセットトランジスタＲＳＴのゲートに供給される制御信号φＲＳＴのハイレベルＶｒｓｔＨは、Ｖｄｄ＋Ｖｔｈ２に設定されている。したがって、リセットトランジスタＲＳＴは、そのソース・ゲート間電圧が閾値電圧Ｖｈｔ２以上の場合にオンすることから、リセットトランジスタＲＳＴは、リセットトランジスタＲＳＴのソース電圧が０Ｖ（接地電圧）からＶｄｄまでの範囲であれば、オンし得る。リセットトランジスタＲＳＴのドレインに電源電圧Ｖｄｄが供給されていることから、リセットトランジスタＲＳＴがオンすると、リセットトランジスタＲＳＴのソース電圧（増幅トランジスタＡＭＰのゲート電圧）は、ほぼＶｄｄとなる。よって、リセットトランジスタＲＳＴのソースの最大電圧は、ほぼＶｄｄとなる。図６中の太い実線のリセットトランジスタＲＳＴ付近の部分は、このことを示している。
【００８１】
図６に示す例では、連結トランジスタＳＷのゲートに供給される制御信号φＳＷのハイレベルＶｓｗＨは、Ｖｄｄ＋Ｖｔｈ３に設定されている。したがって、連結トランジスタＳＷは、連結トランジスタＳＷのソース・ゲート間電圧が閾値電圧Ｖｈｔ３以上の場合にオンすることから、連結トランジスタＳＷは、そのソース電圧が０Ｖ（接地電圧）からＶｄｄまでの範囲であれば、オンし得る。増幅トランジスタＡＭＰのゲートの最大電圧は前述したようにほぼＶｄｄであるので、連結トランジスタＳＷのソースの最大電圧はほぼＶｄｄとなるが、その場合でも連結トランジスタＳＷはオンすることになる。図６中の太い実線の連結トランジスタＳＷ付近の部分は、このことを示している。図６中のＶＡｍａｘは、図３中のノードＡ（増幅トランジスタＡＭＰのゲート）の最大電圧を示し、この最大電圧ＶＡｍａｘがほぼＶｄｄであることを示している。
【００８２】
増幅トランジスタＡＭＰのソース電圧（選択トランジスタＳＥＬのドレイン電圧）は、増幅トランジスタＡＭＰのゲート電圧から、ソースフォロワの出力電圧を示す周知の式に従った降下電圧Ｖｄｒｏｐ分だけ降下した電圧となる。したがって、増幅トランジスタＡＭＰのソース（選択トランジスタＳＥＬのドレイン）の電圧は、ほぼＶＢ＝［ＶＡ−Ｖｄｒｏｐ］となる。
【００８３】
図６に示す例では、選択トランジスタＳＥＬのゲートに供給される制御信号φＳＥＬのハイレベルＶｓｅｌＨは、Ｖｄｄ＋Ｖｔｈ４に設定されている。したがって、選択トランジスタＳＥＬは、そのソース・ゲート間電圧が閾値電圧Ｖｈｔ４以上の場合にオンすることから、選択トランジスタＳＥＬは、選択トランジスタＳＥＬのソース電圧が０Ｖ（接地電圧）からＶｄｄまでの範囲であれば、オンし得る。増幅トランジスタＡＭＰのソース電圧が選択トランジスタＳＥＬのドレイン電圧となっているので、選択トランジスタＳＥＬがオンすると、選択トランジスタＳＥＬのソース電圧（垂直信号線ＬＮ（１）の電圧、ライン選択トランジスタＬＳａ（１）のドレイン電圧）は、ほぼ増幅トランジスタＡＭＰのソース電圧と同一となる。よって、選択トランジスタＳＥＬのソース（垂直信号線ＬＮ（１）、ライン選択トランジスタＬＳａ（１）のドレイン）の電圧は、ほぼ［ＶＡ−Ｖｄｒｏｐ］となる。図６中の太い実線の選択トランジスタＳＥＬ付近の部分は、このことを示している。図６中のＶＢｍａｘは、図３中のノードＢ（選択トランジスタＳＥＬのソース、垂直信号線ＬＮ（１）、ライン選択トランジスタＬＳａ（１）のドレイン）の最大電圧を示し、この最大電圧ＶＢｍａｘがほぼ［Ｖｄｄ−Ｖｄｒｏｐ］であることを示している。
【００８４】
図６に示す例では、ライン選択トランジスタＬＳａ（１）のゲートに供給される制御信号φＬＳａ１のハイレベルＶＨは、Ｖｄｄ＋Ｖｔｈ１に設定されている。したがって、ライン選択トランジスタＬＳａ（１）は、そのソース・ゲート間電圧が閾値電圧Ｖｈｔ１以上の場合にオンすることから、ライン選択トランジスタＬＳａ（１）は、ライン選択トランジスタＬＳａ（１）のソース電圧が０Ｖ（接地電圧）からＶｄｄまでの範囲であれば、オンし得る。垂直信号線ＬＮ（１）の電圧がライン選択トランジスタＬＳａ（１）のドレイン電圧となっているので、ライン選択トランジスタＬＳａ（１）がオンすると、ライン選択トランジスタＬＳａ（１）のソース電圧のＶＣは、ほぼ垂直信号線ＬＮ（１）の電圧と同一になる。図６中の太い実線のライン選択トランジスタＬＳａ（１）付近の部分は、このことを示している。図６中のＶＣは、図３中のノードＣの電圧ＶＣを示しており、この電圧がＶＢｍａｘと等しいことを示している。
【００８５】
図７は、比較例による固体撮像素子の各ノードの電圧レベル等を模式的に示す図であり、図６に対応している。
【００８６】
この比較例が本実施の形態における固体撮像素子４と異なる所は、本実施の形態の図６に示す設定例では、ライン選択トランジスタＬＳａ（１）のゲートに供給される制御信号φＬＳａ１のハイレベルＶＨがＶｄｄ＋Ｖｔｈ１に設定されているのに対し、この比較例では、図７に示すように、ライン選択トランジスタＬＳａ（１）のゲートに供給される制御信号φＬＳａ１のハイレベルＶＨがＶｄｄに設定されている点のみである。
【００８７】
この比較例では、ＶＨ＝Ｖｄｄであるので、ライン選択トランジスタＬＳａ（１）は、ライン選択トランジスタＬＳａ（１）のソース電圧が０Ｖ（接地電圧）からＶｄｄ−Ｖｔｈ１までの範囲でしか、オンし得えない。したがって、この比較例では、図７に示すように、Ｖｄｒｏｐ＜Ｖｔｈ１である場合、ライン選択トランジスタＬＳａ（１）のソースの最大電圧ＶＣは、Ｖｄｄ−Ｖｔｈ１に制限されて垂直信号線ＬＮ（１）の最大電圧ＶＢｍａｘよりも小さくなってしまい、本実施の形態における図６に示す設定例に比べて、ライン選択トランジスタＬＳａ（１）がオンしているときにライン選択トランジスタＬＳａ（１）を通過し得る信号のレベル範囲が狭まってしまう。
【００８８】
ＶＢｍａｘ＞［Ｖｄｄ−Ｖｔｈ１］の場合、ライン選択トランジスタＬＳａ（１）はオフしてしまい、ＶＣ＜ＶＢｍａｘとなってしまう。
【００８９】
また、ＶＢｍａｘ≒［Ｖｄｄ−Ｖｔｈ１］の場合、ライン選択トランジスタＬＳａ（１）はオンするものの、ライン選択トランジスタＬＳａ（１）のオン抵抗が大きくなってしまう。このため、ライン選択トランジスタＬＳａ（１）のオン抵抗と負荷容量等で構成される時定数が大きくなってしまい、ライン選択トランジスタＬＳａ（１）の応答速度が低下してしまう。
【００９０】
このように、前記比較例では、ライン選択トランジスタＬＳａ（１）が接続状態（オン状態）にあるときにライン選択トランジスタＬＳａ（１）を良好に通過し得る信号のレベル範囲が狭まってしまい、信号レベルによってはライン選択トランジスタＬＳａ（１）が線形領域で動作せず、最終的に得られる画素出力信号の線形性が悪化したり、ライン選択トランジスタＬＳａ（１）のオン抵抗が増大してライン選択トランジスタＬＳａ（１）の応答速度が低下したりする不都合が生ずる。
【００９１】
これに対し、本実施の形態における前記具体例では、ＶＨ＝Ｖｄｄ＋Ｖｔｈ１であるので、ライン選択トランジスタＬＳａ（１）は、ライン選択トランジスタＬＳａ（１）のソース電圧が０Ｖ（接地電圧）からＶｄｄ（＝ＶＢ＋Ｖｄｒｏｐ）までの範囲でオンし得る。このため、Ｖｄｒｏｐ＜Ｖｔｈ１であっても、ライン選択トランジスタＬＳａ（１）のソースの電圧ＶＣは、垂直信号線ＬＮ（１）の最大電圧ＶＢｍａｘと同じとなり、ライン選択トランジスタＬＳａ（１）がオンしているときにライン選択トランジスタＬＳａ（１）を通過し得る信号のレベル範囲が広くなる。また、本実施の形態における前記具体例では、ライン選択トランジスタＬＳａ（１）のソース電圧が最大電圧ＶＢｍａｘとなる場合であっても、ライン選択トランジスタＬＳａ（１）のソース・ゲート間電圧は、Ｖｔｈ１＋Ｖｄｒｏｐとなり、Ｖｔｈ１よりも十分に大きくなるので、ライン選択トランジスタＬＳａ（１）のオン抵抗は小さくなる。このため、ライン選択トランジスタＬＳａ（１）の応答速度が高まる。
【００９２】
このように、本実施の形態における前記具体例では、前記比較例に比べて、ライン選択トランジスタＬＳａ（１）が接続状態（オン状態）にあるときにライン選択トランジスタＬＳａ（１）を良好に通過し得る信号のレベル範囲が広がり、、ライン選択トランジスタＬＳａ（１）が線形領域で動作し、最終的に得られる画素出力信号の線形性が良好となり、ライン選択トランジスタＬＳａ（１）のオン抵抗が低くなってライン選択トランジスタＬＳａ（１）の応答速度が高まる。
【００９３】
以上の説明では、ライン選択トランジスタＬＳａ（１）について説明したが、他のライン選択トランジスタＬＳａ（２）〜ＬＳａ（４），ＬＳｂ（１）〜ＬＳｂ（４）についても同様である。
【００９４】
なお、本実施の形態では、以上の説明からわかるように、ＶＨ≧Ｖｄｄ＋Ｖｔｈ１であることが好ましいが、ＶＨ＞Ｖｔｈ１であれば、前記比較例による不都合を低減することができる。
【００９５】
以上、本発明の実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【００９６】
例えば、前記実施の形態では、ライン選択トランジスタＬＳａ，ＬＳｂが、垂直信号線ＬＮの信号を下側信号出力回路２４ａ及び上側信号出力回路２４ｂのいずれに供給するかを切り替える切替回路２５ａ，２５ｂを構成している。しかし、本発明における垂直信号線の信号を処理する処理部と前記垂直信号線との間を電気的に接続及び遮断するスイッチ用トランジスタは、このような切替回路を構成する用途に限らず、任意の用途（例えば、水平方向の同色３画素加算のための加算処理部に対して垂直信号線ＬＮの信号を接続する遮断する用途など）に用いられるものであってもよく、前記処理部の処理内容は何ら限定されるものではない。
【００９７】
また、前記実施の形態において、列方向に隣り合う複数の画素ＰＸ毎に、当該複数の画素ＰＸが１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを共有するように、固体撮像素子４を構成してもよい。この場合、増幅トランジスタＡＭＰは、画素ＰＸの２つ以上の所定数毎に設けられることになる。
【符号の説明】
【００９８】
４  固体撮像素子
ＰＸ  画素
ＰＤ  フォトダイオード
ＴＸ  転送トランジスタ
ＡＭＰ  増幅トランジスタ
ＲＳＴ  リセットトランジスタ
ＦＤ  フローティング容量部
ＳＥＬ  選択トランジスタ
ＬＳａ，ＬＳｂ  ライン選択トランジスタ
【図１】
2016039406.tif 000003
【図２】
2016039406.tif 000004
【図３】
2016039406.tif 000005
【図４】
2016039406.tif 000006
【図５】
2016039406.tif 000007
【図６】
2016039406.tif 000008
【図７】
2016039406.tif 000009