(57)【要約】【課題】基板として絶縁基板を用いた場合であっても、電流コラプスを抑制するとともにリーク電流を抑制すること。【解決手段】絶縁基板と、絶縁基板の上層に設けられたｎ型導電層と、ｎ型導電層の上層に設けられた拡散防止層と、拡散防止層の上層に設けられた複数の半導体層から構成されているとともに、内部に２次元電子ガスが生成される、膜厚が３μｍ以上のデバイス層と、デバイス層を構成する複数の半導体層のうちの少なくとも一部の半導体層の上に設けられる第１電極と、デバイス層を構成する半導体層のうちの少なくとも一部の半導体層の上に第１電極と離間して設けられる第２電極と、を備える。【選択図】図２
2016039327.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板の上層に設けられたｎ型導電層と、
前記ｎ型導電層の上層に設けられ、前記ｎ型導電層から上層へのキャリアの拡散を抑制する拡散防止層と、
前記拡散防止層の上層に設けられた複数の半導体層から構成されているとともに、内部に２次元電子ガス層が生成される、膜厚が３μｍ以上のデバイス層と、
前記デバイス層を構成する前記複数の半導体層のうちの少なくとも一部の半導体層の上に設けられる第１電極と、
前記デバイス層を構成する半導体層のうちの少なくとも一部の半導体層の上に前記第１電極と離間して設けられる第２電極と、
を備えることを特徴とする窒化物半導体装置。
【請求項２】
前記絶縁基板がサファイア基板であることを特徴とする請求項１に記載の窒化物半導体装置。
【請求項３】
前記ｎ型導電層が、前記第１電極と同電位であることを特徴とする請求項１または２に記載の窒化物半導体装置。
【請求項４】
前記拡散防止層が、前記ｎ型導電層のバンドギャップより大きいバンドギャップの半導体層から構成されていることを特徴とする請求項１〜３のいずれか１項に記載の窒化物半導体装置。
【請求項５】
前記ｎ型導電層が、Ａｌ組成比ｙのＡｌｙＧａ1-ｙＮ層（０≦ｙ＜１）から構成されているとともに、前記拡散防止層が、Ａｌ組成比ｘが前記ｎ型導電層のＡｌ組成比ｙより０．２以上大きいＡｌxＧａ1-xＮ層（０＜ｙ＋０．２≦ｘ≦１）から構成されることを特徴とする請求項４に記載の窒化物半導体装置。
【請求項６】
前記拡散防止層がｐ型不純物のドープされたｐ型半導体層から構成されることを特徴とする請求項１〜５のいずれか１項に記載の窒化物半導体装置。
【請求項７】
前記ｐ型不純物のキャリア濃度が、１．０×１０16ｃｍ-3以上５．０×１０19ｃｍ-3未満であることを特徴とする請求項６に記載の窒化物半導体装置。
【請求項８】
前記デバイス層から少なくとも前記拡散防止層にまで到達するコンタクトホールが形成されているとともに、前記コンタクトホールを通じて、前記ｎ型導電層と電気的に接続されたコンタクト電極が設けられていることを特徴とする請求項１〜７のいずれか１項に記載の窒化物半導体装置。
【請求項９】
前記絶縁基板および前記ｎ型導電層に少なくとも前記ｎ型導電層にまで到達する基板コンタクトホールが形成されているとともに、前記基板コンタクトホールに埋め込まれた導電材料を通じて、前記ｎ型導電層または前記ｎ型導電層に生成した他の２次元電子ガス層が接地されていることを特徴とする請求項１〜７のいずれか１項に記載の窒化物半導体装置。
【請求項１０】
前記デバイス層は、前記２次元電子ガス層が生成される電子走行層を含み、前記電子走行層の膜厚が２００ｎｍ以上であることを特徴とする請求項１〜９のいずれか１項に記載の窒化物半導体装置。
【請求項１１】
前記デバイス層が高抵抗層を含み、前記高抵抗層の不純物濃度が、１×１０18cm-3以上１×１０20cm-3以下であることを特徴とする請求項１〜１０のいずれか１項に記載の窒化物半導体装置。
【請求項１２】
前記絶縁基板における前記デバイス層が設けられた側とは反対側の裏面から、前記デバイス層が設けられている上層に向かって埋込孔が形成されているとともに、前記埋込孔に導電材料が埋め込まれていることを特徴とする請求項１〜１１のいずれか１項に記載の窒化物半導体装置。
【請求項１３】
前記埋込孔が、少なくとも前記ｎ型導電層に達する深さに形成されていることを特徴とする請求項１２に記載の窒化物半導体装置。
【請求項１４】
前記埋込孔に埋め込まれた前記導電材料が、前記第１電極と電気的に接続されていることを特徴とする請求項１３に記載の窒化物半導体装置。
【請求項１５】
前記デバイス層を構成する半導体層のうちの少なくとも一部の半導体層の上に、前記第１電極および前記第２電極と離間して設けられた第３電極をさらに備えることを特徴とする請求項１〜１４のいずれか１項に記載の窒化物半導体装置。
【請求項１６】
請求項１５に記載の窒化物半導体装置の構成を有し、
前記第１電極がソース電極、前記第２電極がゲート電極、および前記第３電極がドレイン電極である
ことを特徴とする電界効果トランジスタ。
【請求項１７】
請求項１５に記載の窒化物半導体装置の構成を有し、
前記第１電極がソース電極、前記第２電極がゲート電極、および前記第３電極がドレイン電極であるとともに、
前記ゲート電極が前記デバイス層を構成する半導体層のうちの少なくとも一部の半導体層の上に、ゲート絶縁膜を介して設けられている
ことを特徴とするＭＩＳ型電界効果トランジスタ。  
【請求項１８】
前記ゲート絶縁膜が、互いに異なる材料からなる複数層の絶縁膜から構成され、前記複数層の絶縁膜のうちの最下層の絶縁膜がアルミニウムを含む絶縁膜からなるとともに、前記最下層の絶縁膜より上層の絶縁膜がシリコンを含む絶縁膜からなることを特徴とする請求項１７に記載のＭＩＳ型電界効果トランジスタ。
【請求項１９】
請求項１５に記載の窒化物半導体装置の構成を有し、
前記第１電極がソース電極、前記第２電極がゲート電極、および前記第３電極がドレイン電極であるとともに、
前記デバイス層に、前記デバイス層の一部を構成するチャネル層に至るリセス部が形成され、前記リセス部上にゲート絶縁膜を介してゲート電極が設けられている
ことを特徴とするＭＩＳ型電界効果トランジスタ。
【請求項２０】
前記チャネル層がｐ型不純物を含むことを特徴とする請求項１９に記載のＭＩＳ型電界効果トランジスタ。
【請求項２１】
前記チャネル層が、マグネシウムが添加されたｐ型半導体層から構成され、前記ｐ型半導体層のマグネシウム濃度が１．０×１０18ｃｍ-3以下であることを特徴とする請求項１９または２０に記載のＭＩＳ型電界効果トランジスタ。
【請求項２２】
前記チャネル層の上層に電子走行層および電子供給層が順次積層され、前記電子走行層と前記電子供給層との界面における前記マグネシウム濃度が１．０×１０17ｃｍ-3以下であることを特徴とする請求項２１に記載のＭＩＳ型電界効果トランジスタ。
【請求項２３】
前記ゲート絶縁膜が、互いに異なる材料からなる複数層の絶縁膜から構成され、前記複数層の絶縁膜のうちの最下層の絶縁膜がアルミニウムを含む絶縁膜からなるとともに、前記最下層の絶縁膜より上層の絶縁膜がシリコンを含む絶縁膜からなることを特徴とする請求項１９〜２２のいずれか１項に記載のＭＩＳ型電界効果トランジスタ。
【請求項２４】
請求項１〜１４のいずれか１項に記載の窒化物半導体装置の構成を有し、
前記第１電極がアノード電極、および前記第２電極がカソード電極である
ことを特徴とするダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁性基板を用いた窒化物半導体装置、ダイオード、および電界効果トランジスタに関する。
【背景技術】
【０００２】
窒化物系半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温、大パワー、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する電界効果トランジスタ（Field  Effect  Transistor：ＦＥＴ）は、ピエゾ分極および自発分極によって、ヘテロ接合界面に２次元電子ガス（2  Dimensional  Electron  Gas：２ＤＥＧ）が発生している。この２ＤＥＧは、高い電子移動度とキャリア密度を有しており、多くの注目を集めている。そのため、このようなＡｌＧａＮ／ＧａＮヘテロ接合構造を用いたショットキーバリアダイオード（Schottky  Barrier  Diode：ＳＢＤ）、ヘテロ接合電界効果トランジスタ（Heterojunction  Field  Effect  Transistor：ＨＦＥＴ）、および高移動度電界効果トランジスタ（High  Electron  Mobility  Transistor：ＨＥＭＴ）は、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。
【０００３】
特許文献１，２には、このような電界効果トランジスタのエピタキシャル層中に等電位面を設ける構成が記載されている。具体的に、特許文献１には、増幅器の動作効率の低下を抑制するために、電子遮蔽層として、表面にむけて段階的にＡｌ組成が減少し、かつドナードーピングしたｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）を用いるとともに、基板に炭化シリコン（ＳｉＣ）基板を用いた、窒化ガリウム（ＧａＮ）−ＨＥＭＴが記載されている。また、特許文献２には、電流コラプスを抑制するために、サファイア基板上に形成されたバッファ層の一部または全部がｎ型導電性のＧａＮ層で形成された構成が記載され、導電性の半導体層の電位をソース電極と同電位となるように制御したＧａＮ系ヘテロ接合電界効果トランジスタが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４５８４２９３号公報
【特許文献２】特許第４６９１０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者が種々実験を行ったところ、特許文献２に記載された半導体装置においては、ｎ型ＧａＮバッファ層における電子が表面方向に拡散して全体がｎ−ＧａＮ層になってしまうため、電流コラプスの抑制ができる一方、リーク電流の抑制が困難になることが明らかになった。
【０００６】
本発明は、上記に鑑みてなされたものであって、その目的は、基板として絶縁基板を用いた場合であっても、電流コラプスを抑制するとともにリーク電流を抑制できる窒化物半導体装置、ダイオードおよび電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、上記目的を達成するために、本発明に係る窒化物半導体装置は、絶縁基板と、絶縁基板の上層に設けられたｎ型導電層と、ｎ型導電層の上層に設けられ、ｎ型導電層から上層へのキャリアの拡散を抑制する拡散防止層と、拡散防止層の上層に設けられた複数の半導体層から構成されているとともに、内部に２次元電子ガスが生成される、膜厚が３μｍ以上のデバイス層と、デバイス層を構成する複数の半導体層のうちの少なくとも一部の半導体層の上に設けられる第１電極と、デバイス層を構成する半導体層のうちの少なくとも一部の半導体層の上に第１電極と離間して設けられる第２電極と、を備えることを特徴とする。
【０００８】
本発明に係る窒化物半導体装置は、上記の発明において、絶縁基板がサファイア基板であることを特徴とする。
【０００９】
本発明に係る窒化物半導体装置は、上記の発明において、ｎ型導電層が、第１電極と同電位であることを特徴とする。
【００１０】
本発明に係る窒化物半導体装置は、上記の発明において、拡散防止層が、ｎ型導電層のバンドギャップより大きいバンドギャップの半導体層から構成されていることを特徴とする。
【００１１】
本発明に係る窒化物半導体装置は、上記の発明において、ｎ型導電層が、Ａｌ組成比ｙのＡｌｙＧａ1-ｙＮ層（０≦ｙ＜１）から構成されているとともに、拡散防止層が、Ａｌ組成比ｘがｎ型導電層のＡｌ組成比ｙより０．２以上大きいＡｌxＧａ1-xＮ層（０＜ｙ＋０．２≦ｘ≦１）から構成されることを特徴とする。
【００１２】
本発明に係る窒化物半導体装置は、上記の発明において、拡散防止層がｐ型不純物のドープされたｐ型半導体層から構成されることを特徴とする。
【００１３】
本発明に係る窒化物半導体装置は、上記の発明において、ｐ型不純物のキャリア濃度が、１．０×１０16ｃｍ-3以上５．０×１０19ｃｍ-3未満であることを特徴とする。
【００１４】
本発明に係る窒化物半導体装置は、上記の発明において、少なくとも拡散防止層にまで到達するコンタクトホールが形成されているとともに、コンタクトホールを通じて、ｎ型導電層と電気的に接続されたコンタクト電極が設けられていることを特徴とする。
【００１５】
本発明に係る窒化物半導体装置は、上記の発明において、絶縁基板およびｎ型導電層に少なくともｎ型導電層にまで到達する基板コンタクトホールが形成されているとともに、基板コンタクトホールに埋め込まれた導電材料を通じて、ｎ型導電層またはｎ型導電層に生成した他の２次元電子ガス層が接地されていることを特徴とする。
【００１６】
本発明に係る窒化物半導体装置は、上記の発明において、デバイス層は、２次元電ガス層が生成される電子走行層を含み、電子走行層の膜厚が２００ｎｍ以上であることを特徴とする。
【００１７】
本発明に係る窒化物半導体装置は、上記の発明において、デバイス層が高抵抗層を含み、高抵抗層は、不純物が１×１０18cm-3以上１×１０20cm-3以下の不純物濃度で添加されていることを特徴とする。
【００１８】
本発明に係る窒化物半導体装置は、上記の発明において、絶縁基板におけるデバイス層が設けられた側とは反対側の裏面から、デバイス層が設けられている上層に向かって埋込孔が形成されているとともに、埋込孔に導電材料が埋め込まれていることを特徴とする。
【００１９】
本発明に係る窒化物半導体装置は、上記の発明において、埋込孔が、少なくともｎ型導電層に達する深さに形成されていることを特徴とする。
【００２０】
本発明に係る窒化物半導体装置は、上記の発明において、埋込孔に埋め込まれた導電材料が、第１電極と電気的に接続されていることを特徴とする。
【００２１】
本発明に係る窒化物半導体装置は、上記の発明において、デバイス層を構成する半導体層のうちの少なくとも一部の半導体層の上に、第１電極および第２電極と離間して設けられた第３電極をさらに備えることを特徴とする。
【００２２】
本発明に係る電界効果トランジスタは、上記の発明による窒化物半導体装置の構成を有し、第１電極がソース電極、第２電極がゲート電極、および第３電極がドレイン電極であることを特徴とする。
【００２３】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明による窒化物半導体装置の構成を有し、第１電極がソース電極、第２電極がゲート電極、および第３電極がドレイン電極であるとともに、ゲート電極がデバイス層を構成する半導体層のうちの少なくとも一部の半導体層の上に、ゲート絶縁膜を介して設けられていることを特徴とする。
【００２４】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明において、ゲート絶縁膜が、互いに異なる材料からなる複数層の絶縁膜から構成され、複数層の絶縁膜のうちの最下層の絶縁膜がアルミニウムを含む絶縁膜からなるとともに、最下層の絶縁膜より上層の絶縁膜がシリコンを含む絶縁膜からなることを特徴とする。
【００２５】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明による窒化物半導体装置の構成を有し、第１電極がソース電極、第２電極がゲート電極、および第３電極がドレイン電極であるとともに、デバイス層に、デバイス層の一部を構成するチャネル層に至るリセス部が形成され、リセス部上にゲート絶縁膜を介してゲート電極が設けられていることを特徴とする。
【００２６】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明において、チャネル層がｐ型不純物を含むことを特徴とする。
【００２７】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明において、チャネル層が、マグネシウムが添加されたｐ型半導体層から構成され、ｐ型半導体層のマグネシウム濃度が１．０×１０18ｃｍ-3以下であることを特徴とする。
【００２８】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明において、チャネル層の上層に電子走行層および電子供給層が順次積層され、電子走行層と電子供給層との界面におけるマグネシウム濃度が１．０×１０17ｃｍ-3以下であることを特徴とする。
【００２９】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明において、ゲート絶縁膜が、互いに異なる材料からなる複数層の絶縁膜から構成され、複数層の絶縁膜のうちの最下層の絶縁膜がアルミニウムを含む絶縁膜からなるとともに、最下層の絶縁膜より上層の絶縁膜がシリコンを含む絶縁膜からなることを特徴とする。
【００３０】
本発明に係るダイオードは、上記の発明による窒化物半導体装置の構成を有し、第１電極がアノード電極、および第２電極がカソード電極であることを特徴とする。
【発明の効果】
【００３１】
本発明に係る窒化物半導体装置、ダイオード、および電界効果トランジスタによれば、基板として絶縁基板を用いた場合であっても、電流コラプスを抑制するとともにリーク電流を抑制することが可能になる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の実施の形態１による半導体積層基板を示す模式的な断面図である。
【図２】図２は、本発明の実施の形態１によるＳＢＤおよびコンタクト構造を示す断面図である。
【図３】図３は、本発明の実施の形態１によるＳＢＤを用いた半導体装置を示す平面図である。
【図４】図４は、本発明の実施の形態２によるＨＥＭＴおよびコンタクト構造を示す断面図である。
【図５】図５は、本発明の実施の形態２によるＨＥＭＴを用いた半導体装置を示す平面図である。
【図６】図６は、本発明の実施の形態３によるＭＩＳ−ＨＥＭＴを示す断面図である。
【図７】図７は、本発明の実施の形態３によるＭＩＳ−ＨＥＭＴのゲート電極におけるしきい値電圧のアクセプタ濃度依存性を示すグラフである。
【図８】図８は、ｐ−ＧａＮ層における実効的アクセプタ濃度のＭｇ元素濃度依存性を示すグラフである。
【図９】図９は、ｐ−ＧａＮ層におけるｐ型不純物の活性化率のＭｇ元素濃度依存性を示すグラフである。
【図１０】図１０は、本発明の実施の形態３における電子走行層の最表面からｐ型チャネル層の深さに沿ったＭｇの元素濃度、ならびにＡｌ、Ｇａ、およびＮの二次イオン強度の計測値を示すグラフである。
【図１１】図１１は、本発明の実施の形態４によるＭＯＳ−ＨＥＭＴを示す断面図である。
【図１２】図１２は、本発明の実施の形態５によるサファイア基板に対する埋込孔の形成方法を説明するための窒化物半導体装置およびレーザ加工装置を示す略線図である。
【図１３】図１３は、本発明の実施の形態５によるサファイア基板における放熱部の形成方法を説明するための窒化物半導体装置およびレーザ加工装置を示す略線図である。
【図１４】図１４は、本発明の実施の形態５において製造された放熱部のパターンの例をサファイア基板側から俯瞰した平面図である。
【図１５】図１５は、本発明の実施の形態５において製造された放熱部のパターンの他の例をサファイア基板側から俯瞰した平面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、以下の実施の形態の説明に用いる「上」、「上方」または「上部」、ならびに「下」、「下方」または「下部」はそれぞれ、半導体装置の基板における半導体層を積層する主面に対して直角に遠ざかる向き、ならびに基板の主面に近づく向きを示し、半導体装置の実装状態における上下方向とは必ずしも一致しない点にも留意する必要がある。また、以下の説明中に参照する図面において、αＥ＋βの記載は、α×１０＋βを意味する。
【００３４】
まず、本発明の実施の形態について説明するにあたり、本発明の理解を容易にするために、上述した課題を解決すべく本発明者が行った鋭意検討について説明する。
【００３５】
まず、本発明者は、絶縁基板を用いた窒化物半導体装置において、電界を緩和させる方法について検討を行った。そもそも、絶縁基板を用いた半導体装置においては、以下の理由から電界緩和は困難である。
【００３６】
すなわち、窒化物半導体装置の基板としてシリコン（Ｓｉ）基板などの導電性基板を用いる場合、この導電性基板を接地することによって窒化物半導体装置を構成する半導体層にかかる電界を緩和できる。他方、窒化物半導体装置の基板としてサファイア基板などの絶縁基板を用いると、この絶縁基板は接地できず、窒化物半導体装置内に生じる電界は電極等が設けられた半導体層側に集中するため、電界は緩和できない。この場合、半導体層にかかる電界を緩和させるには、ゲート電極、ソース電極、またはアノード電極などの構造、すなわち表面側のフィールドプレート構造を複雑にする必要があった。換言すると、基板として絶縁基板を用いると、導電性基板を用いた場合に比して、窒化物半導体装置の表面側に設けられるフィールドプレート構造の部分に大きな電界が加わることになる。
【００３７】
そこで本出願人は、特許文献２に記載されているように、基板上のバッファ層の一部または全部をｎ型導電層、具体的にはｎ−ＧａＮ層から構成する方法によって、電流コラプスを抑制する方法を提案した。また、本発明者は、特許文献２において提案した技術をさらに進めるために、特許文献２に記載された窒化物半導体装置に対して改めて種々実験を行った。
【００３８】
そして、本発明者は、絶縁基板を用いた窒化物半導体装置であっても、接地させた導電性基板を用いた窒化物半導体装置と同様の構成を実現できれば、電流コラプスを抑制できることを想起した。すなわち、導電性基板を用いた窒化物半導体装置における表面側のフィールドプレート構造と同様の、いわゆる基板側に設けられる裏面フィールドプレート構造について検討を行った。そして、本発明者は、窒化物半導体装置の基板として絶縁基板を用いた場合に、裏面側である基板側にｎ型導電層や２次元電子ガス（２ＤＥＧ）を用いた裏面フィールドプレート構造を設ける方法を想起した。さらに、ｎ型導電層や２ＤＥＧを電気的に外部と接続させれば、絶縁基板を用いた窒化物半導体装置であっても、導電性基板を用いた場合と同様にして半導体層にかかる電界を緩和でき、電流コラプスを抑制できることを想起した。これにより、低コストで高いスイッチング特性を有する、ＳＢＤ、ＨＥＭＴ、またはＦＥＴなどの窒化物半導体装置を実現できる。
【００３９】
ところが、本発明者がこのような窒化物半導体装置について実験および検討を行ったところ、この窒化物半導体装置においてｎ型導電層や２ＤＥＧの電子が表面方向に拡散する現象が生じることを見出した。そして、本発明者は、窒化物半導体装置のバッファ層および電子走行層の全体がｎ型になる可能性が生じ、逆バイアス時での全空乏化が困難になって、リーク電流が大きくなる可能性があるという課題を見出した。そこで、本発明者は、上述した検討に基づいて具体的構成について実験および検討を進め、電流コラプスを抑制しつつリーク電流を抑制する方法について検討を行った。
【００４０】
まず本発明者は、上述したように、裏面フィールドプレート構造において、絶縁基板の上層に導電層が存在すると、キャリアが表面側に拡散してしまうため、このキャリアの拡散を抑制する方法について検討を行った。検討の結果、本発明者は、キャリアの拡散を抑制するためには、キャリアが電子である場合には３００ｍｅＶ以上のオフセットがエネルギー障壁として存在すれば良いことを想起した。そこで、本発明者は、このオフセットを設ける構成について検討を行い、導電層のキャリアを表面側に拡散させないための方法を複数案出した。
【００４１】
すなわち、第１に、本発明者は、導電層に対してヘテロ接合する他の半導体層を設け、ヘテロ接合における伝導帯と価電子帯とのバンドオフセットを利用する方法を想起した。この場合、導電層のキャリアを表面側に拡散させないためには、導電層に対して表面側でヘテロ接合する他の半導体層は、導電層に比してバンドギャップが大きいことが望ましい。
【００４２】
第２に、本発明者は、導電層に対してホモｐｎ接合する他の半導体層を設けることによって、導電層からのキャリアに対してオフセットを設ける方法を想起した。具体的には、導電層がｎ−ＧａＮ層である場合、他の半導体層をｐ−ＧａＮ層とする。同様に、導電層がｎ−ＡｌＧａＮ層からなる場合、他の半導体層を同じＡｌ組成比のｐ−ＡｌＧａＮ層とする。これにより、導電層と表面側の他の半導体層との間において、電子に対して３００ｍｅＶ以上のオフセットが確保できる。
【００４３】
第３に、本発明者は、導電層がｎ型半導体層である場合、導電層に対してヘテロｐｎ接合する他のｐ型半導体層を設けることで、導電層からのキャリアに対してオフセットを設ける方法を想起した。具体的に本発明者は、他のｐ型半導体層のバンドギャップが、導電層であるｎ型半導体層のバンドギャップに比して、大きい場合と小さい場合とについて検討した。
【００４４】
そして、ｐ型半導体層のバンドギャップが大きい場合の構成としては、導電層がｎ−ＧａＮ層の場合、ｐ型半導体層を、ｐ型不純物がドープされたＡｌxＧａ1-xＮ層（０＜ｘ≦１）とするのが望ましい。ここでｐ型不純物としてＭｇを用いる場合には、そのＭｇ濃度は、１．０×１０16ｃｍ-3以上５．０×１０19ｃｍ-3未満が好ましい。なお、ＡｌxＧａ1-xＮ層におけるＡｌ組成比ｘを０とすると、上述した導電層に対してホモｐｎ接合する他の半導体層を設ける場合と同様の構成になる。一方、ｐ型半導体層のバンドギャップ小さい場合の構成としては、導電層の下層の半導体層（核形成層）が窒化アルミニウム（ＡｌＮ）層である場合が考えられる。この場合、導電層をｎ型不純物がドープされたｎ−ＡｌＧａＮ層とし、導電層の上層のｐ型半導体層を導電層よりバンドギャップが小さいｐ−ＡｌＧａＮ層、好適にはｐ−ＧａＮ層とする構成が望ましい。
【００４５】
さらに、基板として絶縁基板を用いた場合において、ｎ型導電層や２ＤＥＧを用いた裏面フィールドプレート構造を設けるためには、ｎ型導電層や生成された２ＤＥＧ層の電位を固定する必要がある。そこで、本発明者は、導電層の電位を固定する方法についても検討を行った。
【００４６】
まず、導電層の電位を固定するために、ｎ型導電層および２ＤＥＧ層の少なくとも一方が、所定の電位に固定または接地された外部のパッドや電極と電気的に接続していない状態（以下、フロート）になることを回避する必要がある。そのためには、２ＤＥＧ層を含むｎ型導電層を外部に導通させるコンタクト構造が必要になる。このコンタクト構造としては、絶縁基板に対して導電層を含む半導体層が積層される表面（上面）側からコンタクトを取る場合と、絶縁基板に対して表面とは反対側の裏面（下面）側からコンタクトを取る場合とが考えられる。さらに、本発明者は、表面側からコンタクトを取るコンタクト構造を形成するためには、コンタクト構造におけるコンタクトホールを形成する際にエッチング犠牲層が必要である。そこで、本発明者は、上述したオフセットを設けるための種々の構成において、Ａｌ組成比ｘが比較的大きいＡｌxＧａ1-xＮ層をエッチング犠牲層として兼用することも併せて想起した。本発明は、以上の種々の検討により案出されたものである。
【００４７】
図１は、本発明の実施の形態による窒化物半導体装置を製造するための半導体積層基板の構成を示す断面図である。すなわち、この実施の形態における半導体積層基板１０は、サファイア基板１１上に、核形成層１２、ｎ型導電層１３、拡散防止層１４、高抵抗バッファ層１５、電子走行層１６、電子供給層１７、および半導体層１８が順次積層されて構成されている。電子走行層１６および電子供給層１７によって活性層が構成され、活性層および高抵抗バッファ層１５によってデバイス層が構成される。
【００４８】
サファイア基板１１は、絶縁基板を構成する。核形成層１２は、たとえば低温成長させたＧａＮ層やＡｌＮ層などからなる。なお、核形成層１２を設けない構成としても良く、核形成層１２が、その上層のｎ型導電層１３の一部になる場合もある。
【００４９】
ｎ型導電層１３は、核形成層１２の上層に設けられ、ｎ型不純物がドープされたＡｌ組成比ｙのＡｌｙＧａ1-ｙＮ層（０≦ｙ≦１）からなり、典型的には、ｎ−ＧａＮ層である。ここで、このｎ型導電層１３の製造方法としては、例えば、以下の３通りの方法が可能である。すなわち、第１に、たとえば有機金属化学気相成長（ＭＯＣＶＤ）法により、ｎ型不純物として、たとえばシリコン（Ｓｉ）、テルル（Ｔｅ）、酸素（Ｏ）、または硫黄（Ｓ）をドープしつつ、ＡｌｙＧａ1-ｙＮを成長させることによりｎ−ＡｌｙＧａ1-ｙＮ層を形成する。ここで、ｎ型導電層１３を裏面フィールドプレート構造として作用させるためには、ｎ型不純物のドープ量は、５．０×１０16ｃｍ-3以上１．０×１０20ｃｍ-3以下にするのが好ましい。第２に、ＡｌｙＧａ1-ｙＮの成長時に、サファイア基板１１のサファイア（Ａｌ2Ｏ3）から酸素（Ｏ）を拡散させることにより、ｎ−ＡｌｙＧａ1-ｙＮ層を形成する。この場合、酸素濃度が５．０×１０16ｃｍ-3以上になるように成長温度を１０００℃以上１５００℃以下の高温に制御するのが好ましい。第３に、ＡｌｙＧａ1-ｙＮを成長させた後、雰囲気温度を上昇させることによって、ＡｌｙＧａ1-ｙＮ層内に窒素空孔を作り、ｎ−ＡｌｙＧａ1-ｙＮ層を形成する。
【００５０】
拡散防止層１４は、ｎ型導電層１３から上層側に電子を拡散させないための層であり、たとえばＡｌ組成比ｘのＡｌxＧａ1-xＮ層からなる。拡散防止層１４の膜厚ｄ0は、電子がトンネル効果によって上層側に拡散するのを抑制するために、１０ｎｍ以上（ｄ0≧１０ｎｍ）が好ましい。
【００５１】
ここで、ｎ型導電層１３がｎ−ＡｌｙＧａ1-ｙＮ層（０≦ｙ＜１）からなる場合、拡散防止層１４は、ｎ型導電層１３のバンドギャップより大きいバンドギャップを有するのが好ましい。すなわち、上述したように、ｎ型導電層１３と拡散防止層１４との間において３００ｍｅＶ以上のオフセットを確保することができれば、電子の拡散を抑制できる。そのためには、拡散防止層１４のＡｌ組成比ｘは、ｎ型導電層１３のＡｌ組成比ｙより０．２以上大きく（０＜ｙ＋０．２≦ｘ≦１）するのが好ましい。たとえば、ｎ型導電層１３がｎ−ＧａＮ層からなる場合、拡散防止層１４はＡｌxＧａ1-xＮ層（０．２≦ｘ≦１）とする。これにより、ヘテロ接合におけるバンドオフセットを利用して、ｎ型導電層１３から上層側の高抵抗バッファ層１５側に電子が拡散するのを抑制できる。
【００５２】
また、ｎ型導電層１３がｎ−ＡｌzＧａ1-zＮ層（０≦ｚ≦１）からなる場合、拡散防止層１４は、ｎ型導電層１３とホモｐｎ接合するｐ型不純物がドープされたｐ−ＡｌzＧａ1-zＮ層（０≦ｚ≦１）から構成しても良い。典型的に、ｎ型導電層１３がｎ−ＧａＮ層からなる場合、拡散防止層１４はｐ−ＧａＮ層とするのが好ましい。ここで、拡散防止層１４にドープされるｐ型不純物としては、たとえばＭｇなどが用いられる。また、Ｍｇを拡散防止層１４にドープする場合、Ｍｇ濃度を１．０×１０16ｃｍ-3以上にするのが好ましい。これにより、ｎ型導電層１３と拡散防止層１４との間において、ｐｎ接合の拡散電位により電子に対して３００ｍｅＶより大きい３ｅＶ以上のオフセットが確保できる。さらに、拡散防止層１４にクラスター欠陥を作らないために、Ｍｇ濃度を５．０×１０19ｃｍ-3未満にするのが好ましい。このように、ｎ型導電層１３に対してｐ型の拡散防止層１４をホモｐｎ接合させることによって、高抵抗バッファ層１５側への電子の拡散を抑制できる。
【００５３】
さらに、ｎ型導電層１３がｎ−ＡｌｙＧａ1-ｙＮ層（０≦ｙ＜１）からなる場合、拡散防止層１４を、ｎ型導電層１３のバンドギャップより大きいバンドギャップを有するとともに、ｐ型不純物がドープされたｐ−ＡｌxＧａ1-xＮ層（０≦ｙ＜ｘ＜１）から構成することも可能である。このように、シングルへテロｐｎ接合を形成することによって、ｎ型導電層１３と拡散防止層１４との間において、電子に対してより大きいオフセットが確保できる。なお、この場合においても、ｐ型不純物としてＭｇを用いる場合、上述と同様の理由から、Ｍｇ元素濃度を１．０×１０16ｃｍ-3以上５．０×１０19ｃｍ-3未満が好ましい。
【００５４】
一方、核形成層１２がＡｌＮ層からなる場合、ｎ型導電層１３をｎ−ＡｌｙＧａ1-ｙＮ層（０＜ｙ＜１）、拡散防止層１４をｎ型導電層１３のバンドギャップより小さいバンドギャップのｐ−ＡｌxＧａ1-xＮ層（０≦ｘ＜ｙ＜１）から構成することも可能である。この場合、ｎ型導電層１３と拡散防止層１４との接合がｐｎ接合になることから、ｎ型導電層１３から上層側への電子の拡散を抑制できる。
【００５５】
以上の拡散防止層１４上に設けられる高抵抗バッファ層１５は、所定の膜厚ｄ2の高抵抗のバッファ層であり、たとえば、炭素（Ｃ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）などの不純物が添加されたＡｌＧａＮ層、好適にはＧａＮ層からなる。ここで、高抵抗バッファ層１５に添加される不純物濃度は、１×１０18cm-3以上１×１０20cm-3以下が好ましい。なお、この高抵抗バッファ層１５中に、必要に応じて、窒化物半導体装置の構成に必要な種々の半導体層を設けても良い。
【００５６】
電子走行層１６は、所定の膜厚ｄ1のアンドープＧａＮ層（ｕ−ＧａＮ層）からなる。なお、電子走行層１６を構成する材料としては、ＧａＮ以外の材料を用いても良く、ＡｌＧａＮを用いる場合、そのＡｌ組成比は５％以下とするのが好ましい。
【００５７】
電子供給層１７は、たとえば平均Ａｌ組成比ＸのＡｌXＧａ1-XＮの擬似混晶構造を有する。具体的には、電子供給層１７は、Ａｌ組成比が異なりバンドギャップが異なる少なくとも２種類のＩＩＩ族窒化物系化合物半導体を複数、好適には４層以上積層した超格子層から構成される。また、電子供給層１７のバンドギャップは、電子走行層１６のバンドギャップより大きくなるように構成される。これにより、電子走行層１６の電子供給層１７との界面、すなわちデバイス層中の活性層の内部に、電流経路として用いられる２次元電子ガス（２ＤＥＧ）層ａが生成される。
【００５８】
また、高抵抗バッファ層１５，電子走行層１６および電子供給層１７によって構成されたデバイス層の膜厚は、半導体積層基板１０から製造される種々の窒化物半導体装置に対して求められるデータシート上の耐圧Ｖｒによって決定される。具体的に、デバイス層を構成する電子走行層１６および高抵抗バッファ層１５のそれぞれの膜厚ｄ1，ｄ2は、以下の（１）式によって決定される。なお、（１）式は、電子走行層１６および高抵抗バッファ層１５のそれぞれの膜厚ｄ1，ｄ2において、電界分布が一様である場合に耐圧Ｖｒの素子の高電圧が加わる電極と基板間の電界Ｅｒの大きさを示している。
【００５９】
【数１】
2016039327.tif 000003
なお、（１）式において、εGaNはＧａＮの誘電率（εGaN＝９．５）、εAlGaNはＡｌ組成比ｖのＡｌvＧａ1-vＮの誘電率（εAlGaN＝９．５−０．７ｖ）である。
【００６０】
ここで、（１）式において、電流コラプスを抑制する観点から電子走行層１６の膜厚ｄ1は、２００ｎｍ以上（ｄ1≧２００ｎｍ）が好ましい。また、耐圧Ｖｒを確保する観点から、電界強度Ｅｒは、３．３ＭＶ／ｃｍ以下（Ｅｒ≦３．３ＭＶ／ｃｍ）が好ましく、動的な電流コラプスを抑制する観点からは、２．０ＭＶ／ｃｍ以下（Ｅｒ≦２．０ＭＶ／ｃｍ）がより好ましく、１．５ＭＶ／ｃｍ（Ｅｒ≦１．５ＭＶ／ｃｍ）以下がさらに好ましい。そして、これらの膜厚ｄ1および電界強度Ｅｒの制限に基づいて、高抵抗バッファ層１５の膜厚ｄ2が決定される。なお、電子供給層１７の膜厚は、電子走行層１６および高抵抗バッファ層１５の膜厚（ｄ1＋ｄ2）に比して極めて小さいため、デバイス層の膜厚は、ｄ1＋ｄ2で近似できる。そして、デバイス層の転位を低減する必要性の観点からは、膜厚は３μｍ以上（ｄ1＋ｄ2≧３μｍ）が好ましい。さらに、窒化物半導体装置に求められる耐圧Ｖｒが６００Ｖ以上（Ｖｒ≧６００Ｖ）の場合、デバイス層の膜厚は４μｍ以上（ｄ1＋ｄ2≧４μｍ）が好ましい。これにより、デバイス層を構成する半導体層にかかる電界強度Ｅｒを１．５ＭＶ／ｃｍ以下にできる。
【００６１】
また、半導体積層基板１０から製造する窒化物半導体装置の構造に応じて、電子供給層１７の上層に半導体層１８が設けられる。半導体層１８は、電子走行層１６に生じる２ＤＥＧ層Ａの２ＤＥＧ濃度を変化させる。そのため、半導体層１８は、そのバンドギャップが電子供給層１７の平均バンドギャップより小さいＩＩＩ族窒化物系化合物半導体、具体的にはＡｌ組成比ｕのＡｌwＧａ1-wＮ層（０≦ｗ＜１）、典型的にはたとえばＧａＮ層から構成される。
【００６２】
以上により、本発明の実施の形態による半導体積層基板１０が構成されている。以下に、上述した半導体積層基板１０から製造される窒化物半導体装置について説明する。
【００６３】
（実施の形態１）
まず、実施の形態１による窒化物半導体装置としてのショットキーバリアダイオード（ＳＢＤ）について説明する。図２は、この実施の形態１によるＳＢＤ１を示す模式的な断面図である。
【００６４】
図２に示すように、この実施の形態１によるＳＢＤ１は、上述した半導体積層基板１０の構造に加えて、電子供給層１７上に選択的に、ショットキー電極としてのアノード電極１９Ａと、このアノード電極１９Ａと離間したオーミック電極としてのカソード電極１９Ｃとが設けられている。さらに、電子供給層１７上のアノード電極１９Ａ側に選択的に、半導体層１８の一部からなりカソード電極１９Ｃと離間した電界緩和層としてのフィールドプレート層１８ａが設けられている。
【００６５】
このＳＢＤ１においては、フィールドプレート層１８ａが設けられていることにより、ＳＢＤ１の動作に用いられる２ＤＥＧ層ａの２ＤＥＧ濃度が、２ＤＥＧ層ａ以外の２ＤＥＧ層Ａにおける２ＤＥＧ濃度より低濃度とされている。これにより、フィールドプレート層１８ａが設けられた部分において電界集中が緩和されて電界強度Ｅｒが低減される。また、電子走行層１６に生じる２ＤＥＧ層ａの２ＤＥＧ濃度は、フィールドプレート層１８ａの膜厚が大きいほど低下する。そのため、この実施の形態１において、フィールドプレート層１８ａの膜厚、すなわち半導体積層基板１０における半導体層１８の膜厚は、たとえば２０ｎｍ以上２００ｎｍ以下が好ましい。さらに、フィールドプレート層１８ａの膜厚は、成長とエッチングを用いた膜厚制御によって２ＤＥＧ濃度の制御が容易になる２０ｎｍ以上１００ｎｍ以下がより好ましく、膜厚ばらつきによる２ＤＥＧ濃度のばらつきを受けにくい２５ｎｍ以上８０ｎｍ以下がさらに好ましい。
【００６６】
このフィールドプレート層１８ａは、電子供給層１７をオーバーエッチングされるエッチングストップ層として用いて、半導体積層基板１０における半導体層１８をエッチングすることにより形成される。なお、電子供給層１７上に、半導体層１８に対して極めて低いエッチング選択比のエッチング犠牲層を設けても良い。そして、この実施の形態１においては、電子走行層１６、電子供給層１７、およびフィールドプレート層１８ａ、さらに必要に応じてエッチング犠牲層を含めて半導体積層体が構成される。
【００６７】
また、第１電極としてのアノード電極１９Ａは、たとえば、下部電極層がＮｉ層で上部電極層がＡｕ層のＮｉ／Ａｕの積層構造を有する。これにより、アノード電極１９Ａは、電子供給層１７を介して電子走行層１６に発生した２ＤＥＧ層Ａとショットキー接触する。なお、アノード電極１９Ａを、アノード電極１９Ａの形成領域における電子供給層１７と電子走行層１６の一部とをリセスエッチングによって除去した部分に設け、２ＤＥＧ層ａに対して側面からショットキー接触させても良い。
【００６８】
また、アノード電極１９Ａは、フィールドプレート層１８ａ上に乗り上げて少なくとも１段の段差をなすとともに、カソード電極１９Ｃ側に向かって絶縁膜２０に２段以上の段差状にせり出したフィールドプレート部を有する。この実施の形態１において、アノード電極１９Ａはフィールドプレート層１８ａの側面および上面の一部に接触して設けられているが、アノード電極１９Ａとフィールドプレート層１８ａとの間に他の半導体膜や誘電体膜を介在させて互いに非接触としても良い。
【００６９】
第２電極としてのカソード電極１９Ｃは、たとえば、下部電極層がＴｉ層で上部電極層がＡｌ層のＴｉ／Ａｌの積層構造を有する。これにより、カソード電極１９Ｃは、電子供給層１７を介して電子走行層１６に発生した２ＤＥＧ層Ａとオーミック接触する。
【００７０】
以上のフィールドプレート層１８ａと、電子供給層１７、アノード電極１９Ａ、およびカソード電極１９Ｃの少なくとも一部とを覆うようにして保護する、絶縁膜２０が設けられている。ここで、絶縁膜２０はたとえばＳｉＯ2から構成されるが、その他の材料、具体的には窒化シリコン（ＳｉＮ）や酸化アルミニウム（Ａｌ2Ｏ3：アルミナ）などを用いても良く、複数種類の材料を適宜組み合せたり、順次積層させたりして構成しても良い。
【００７１】
（コンタクト電極）
また、以上のように構成されたＳＢＤ１と同一のサファイア基板１１の上層において、電子供給層１７、電子走行層１６、高抵抗バッファ層１５を貫通し、拡散防止層１４に至るコンタクトホール１ａが形成されている。ここで、コンタクトホール１ａの形成においては、拡散防止層１４が高抵抗バッファ層１５に対してエッチング選択比が低い材料から構成されている場合、この拡散防止層１４をエッチング犠牲層として用いることで、コンタクトホール１ａのエッチング深さを制御できる。具体的には、電子走行層１６および高抵抗バッファ層１５がＧａＮ層からなり、拡散防止層１４がＡｌＧａＮ層からなる場合、ＡｌＧａＮ層に対するＧａＮ層のエッチング選択比が５０倍程度であるため、拡散防止層１４をエッチング犠牲層として好適に用いることができる。なお、コンタクトホール１ａは、拡散防止層１４を構成する材料に応じて、拡散防止層１４を貫通させてさらに下層のｎ型導電層１３に達するように形成しても良い。
【００７２】
また、コンタクトホール１ａの内壁には、たとえばＳｉＯ2またはＡｌ2Ｏ3からなるコンタクト絶縁膜８ａが設けられている。そして、コンタクトホール１ａの内側に、コンタクト絶縁膜８ａを介して、たとえばＴｉ／Ａｌなどからなるコンタクト電極８が設けられている。すなわち、コンタクト電極８は、コンタクト絶縁膜８ａによって電子供給層１７、電子走行層１６および高抵抗バッファ層１５からなるデバイス層と絶縁されている。そして、ｎ型導電層１３の拡散防止層１４との界面に２ＤＥＧ層Ａ0が形成されている場合には、コンタクト電極８は、拡散防止層１４を介して２ＤＥＧ層Ａ0にオーミック接触して電気的に接続される。すなわち、拡散防止層１４の一部が部分的にエッチングされて膜厚が小さくなった部分において、ｎ型導電層１３から電子の波動関数が染み出して電気的に接続される。他方、コンタクトホール１ａをｎ型導電層１３に達するまで形成した場合、２ＤＥＧ層Ａ0の生成に関わらず、コンタクト電極８とｎ型導電層１３または２ＤＥＧ層Ａ0とが電気的に接続される。
【００７３】
また、コンタクト電極８は、たとえばアノード電極１９Ａと電気的に接続される。ここで、コンタクト電極８とアノード電極１９Ａとの接続方法について以下に説明する。図３は、ＳＢＤ１を備えた半導体装置の概略平面図である。
【００７４】
図３に示すように、多数のＳＢＤ１を備えた半導体装置においては、同一基板（図３中、図示せず）上に、ＳＢＤ素子領域６と、カソード電極１９Ｃに接続されたカソードパッド６Ｃと、アノード電極１９Ａに接続された接地されたアノードパッド６Ａとを備える。そこで、アノードパッド６Ａの形成領域内に、アノードパッド６Ａと接続させたコンタクト電極８を設ける。これにより、コンタクト電極８とアノード電極１９Ａとがアノードパッド６Ａを介して電気的に接続される。このように、図２に示すｎ型導電層１３および２ＤＥＧ層Ａ0の少なくとも一方と、アノード電極１９Ａとが電気的に接続されるため、ｎ型導電層１３および２ＤＥＧ層Ａ0がフロートになるのを回避できる。そして、ｎ型導電層１３によってデバイス層に対する裏面フィールドプレート構造が形成されるので、積層方向に加わる電界を分散させることで、アノード電極１９Ａ端部における電界集中を緩和することができ、アノード電極１９Ａの端部直下における電子供給層１７および電子走行層１６に加わる電界を低減できるため、ＳＢＤ１における電流コラプスを抑制できる。
【００７５】
以上説明した実施の形態１によれば、デバイス層の高抵抗バッファ層１５の下層側にｎ型導電層１３を設けていることにより、裏面フィールドプレート構造による電界緩和の効果を奏する。すなわち、窒化物半導体装置の基板として絶縁基板を用いた場合であっても、電流コラプスを低減することができる。また、拡散防止層１４をＡｌＧａＮ層から構成した場合、コンタクト電極８を形成する際の場合に拡散防止層１４をエッチング犠牲層として用いることができるとともに、その上層に設けられた高抵抗バッファ層１５や電子走行層１６における転位を低減できる。
【００７６】
また、窒化物半導体装置の基板としてサファイア基板１１を用いることにより、基板としてＳｉ基板を用いる場合に比して、次のような有利な効果が得られる。すなわち、基板材料であるＳｉと半導体層を構成するＧａとの反応を防止するＡｌＮ層や、Ａｌを含む厚いバッファ層を形成する必要がないことから、半導体層の成長においてＡｌ原料を多量に使用する必要がない。そのため、パーティクルの発生を低減できるとともに、製造装置のメンテンナンスコストを低減でき、製造歩留まりが向上する。また、サファイア基板１１はＳｉ基板に比して硬いため、製造プロセス中の割れなどのプロセス不良を低減できる。さらに、高耐圧の窒化物半導体装置におけるＡｌ配線の膜厚は、ウエハの反りによる影響からＳｉ基板を用いた場合に３μｍ程度が限界であるのに対し、サファイア基板１１を用いた場合には３μｍより大きくできる。このように、サファイア基板を用いた窒化物半導体装置においては、配線厚を比較的大きくできることから配線幅を小さくできるので、ドレインソース間容量Ｃdsを低減でき、スイッチング損失の改善を図ることができる。また、Ｓｉ基板上にＧａＮ層を成長させる場合、その膜厚は４μｍ程度が限界であるが、サファイア基板１１上にＧａＮ層を成長させる場合、その膜厚を５μｍ以上にできる。
【００７７】
さらに、コンタクト電極８を設けていることにより、窒化物半導体装置を構成するバッファ層の一部としてｎ型導電層１３を設けた場合であっても、リーク電流を低減することができる。
【００７８】
（実施の形態２）
次に、本発明の実施の形態２による窒化物半導体装置としてのＨＥＭＴ型電界効果トランジスタについて説明する。図４は、この実施の形態２によるＨＥＭＴ２を示す模式的な断面図である。
【００７９】
図４に示すように、実施の形態２によるＨＥＭＴ２は、上述した実施の形態による半導体積層基板１０の構造に加えて、電子供給層１７上に選択的に、半導体層１８の一部からなる電界緩和層としてのフィールドプレート層１８ｂと、互いに離間したソース電極２１Ｓ、ゲート電極２１Ｇ、およびドレイン電極２１Ｄと、絶縁膜２２とを備える。
【００８０】
ここで、電子走行層１６の表面側の２ＤＥＧ濃度は、フィールドプレート層１８ｂの膜厚が大きいほど低下する。そのため、この実施の形態２において、フィールドプレート層１８ｂの膜厚は、実施の形態１における理由と同様の理由から、２０ｎｍ以上２００ｎｍ以下が好ましく、２０ｎｍ以上１００ｎｍ以下がより好ましく、２５ｎｍ以上８０ｎｍ以下がさらに好ましい。そして、この実施の形態２において、電子走行層１６、電子供給層１７、およびフィールドプレート層１８ｂによって半導体積層体が構成される。
【００８１】
また、第１電極としてのソース電極２１Ｓおよび第３電極としてのドレイン電極２１Ｄは、電子供給層１７上に互いに離間して設けられ、たとえばＴｉ／Ａｌの積層構造から構成される。ドレイン電極２１Ｄおよびソース電極２１Ｓは、電子供給層１７を介して電子走行層１６に生じる２ＤＥＧ層Ａとオーミック接触する。
【００８２】
また、第２電極としてのゲート電極２１Ｇは、ドレイン電極２１Ｄとソース電極２１Ｓとの間に離間して配置されている。また、ゲート電極２１Ｇは、ソース電極２１Ｓ側およびドレイン電極２１Ｄ側の両側に向かって、フィールドプレート層１８ｂ上に乗り上げ、絶縁膜２２に多段の段差状、たとえば２段の段差状でせり出たフィールドプレート部を有する。このゲート電極２１Ｇは、たとえばＮｉ／ＡｕやＴｉＮなどの積層構造から構成される。これによって、ゲート電極２１Ｇは、電子供給層１７を介して電子走行層１６に生じる２ＤＥＧ層Ａとショットキー接触する。なお、この実施の形態２においては、ゲート電極２１Ｇの部分が電子供給層１７と接するように設けられているが、電子供給層１７とゲート電極２１Ｇとの間にフィールドプレート層１８ｂを介するように構成しても良い。
【００８３】
以上のフィールドプレート層１８ｂと、電子供給層１７、ゲート電極２１Ｇ、ソース電極２１Ｓおよびドレイン電極２１Ｄの少なくとも一部とを覆って保護するように、絶縁膜２２が設けられている。ここで、絶縁膜２２はたとえばＳｉＯ2から構成されるが、その他の材料、具体的にはＳｉＮやＡｌ2Ｏ3などを用いても良く、複数種類の材料を適宜組み合せたり、順次積層させたりして構成しても良い。
【００８４】
また、以上のように構成されたＨＥＭＴ２と同一のサファイア基板１１の上層の部分に、実施の形態１におけるコンタクトホール１ａと同様のコンタクトホール２ａが形成されている。コンタクトホール２ａの内壁にはコンタクト絶縁膜９ａが設けられ、その内側にコンタクト電極９が設けられる。なお、コンタクトホール２ａ、コンタクト電極９、およびコンタクト絶縁膜９ａの構成については、実施の形態１と同様であるので、その説明を省略する。
【００８５】
また、コンタクト電極９は、たとえばソース電極２１Ｓと電気的に接続される。ここで、コンタクト電極９とソース電極２１Ｓとの接続方法について以下に説明する。図５は、ＨＥＭＴ２を備えた半導体装置の概略平面図である。
【００８６】
図５に示すように、多数のＨＥＭＴ２を備えた半導体装置においては、同一基板（図５中、図示せず）上に、ＨＥＭＴ２が配置されたＦＥＴ素子領域７と、ドレイン電極２１Ｄに接続されたドレインパッド７Ｄと、ソース電極２１Ｓに接続されたソースパッド７Ｓと、ゲート電極２１Ｇに接続されたゲートパッド７Ｇとを備える。これらのうちのソースパッド７Ｓの形成領域内にソースパッド７Ｓと接続されたコンタクト電極９を設けることにより、コンタクト電極９とソース電極２１Ｓとがソースパッド７Ｓを介して電気的に接続される。これにより、図４に示すように、ｎ型導電層１３および２ＤＥＧ層Ａ0の少なくとも一方とソース電極２１Ｓとがコンタクト電極９を通じて電気的に接続されるので、ソース電極２１Ｓやソースパッド７Ｓを接地させることによって、ｎ型導電層１３および２ＤＥＧ層Ａ0がフロートになるのを回避できる。これにより、ＨＥＭＴ２における電流コラプスを抑制できる。
【００８７】
以上説明した実施の形態２においては、実施の形態１と同様の効果を得ることができるとともに、基板にサファイア基板１１を用いているため、電子走行層１６や高抵抗バッファ層１５を構成するＧａＮ層またはＡｌＧａＮ層の転位密度が、Ｓｉ基板上にＧａＮ層やＡｌＧａＮ層を成長させる場合に比して１桁程度低くなるため、２ＤＥＧ層Ａ，ａにおける電子の移動度を高くすることができ、ＨＥＭＴ２のスイッチング特性を向上できる。
【００８８】
（実施の形態３）
次に、本発明の実施の形態３による窒化物半導体装置としてのＭＩＳ−ＨＥＭＴ（Metal  Insulator  Semiconductor  HEMT）について説明する。図６は、この実施の形態３による窒化物半導体装置としてのＭＩＳ−ＨＥＭＴ３を示す模式的な断面図である。
【００８９】
図６に示すように、実施の形態３によるＭＩＳ−ＨＥＭＴ３においては、実施の形態による半導体積層基板１０の高抵抗バッファ層１５上に、ｐ型チャネル層３３、電子走行層３４、電子供給層３５、およびフィールドプレート層３６が順次積層されて設けられている。電子走行層３４、電子供給層３５、およびフィールドプレート層３６はそれぞれ、実施の形態２における電子走行層１６、電子供給層１７、およびフィールドプレート層１８ｂと同様の構成を有する。フィールドプレート層３６は、ＭＩＳ−ＨＥＭＴ３を構成する各半導体層の電界集中を緩和する、電界緩和層として機能する。
【００９０】
また、ｐ型チャネル層３３は、たとえばＭｇなどのｐ型不純物がドープされたＧａＮ層であるｐ−ＧａＮ層から構成される。なお、ｐ型チャネル層３３を、ｐ型不純物がドープされたＡｌ組成比が５％以下のｐ−ＡｌＧａＮ層から構成してもよい。このｐ型チャネル層３３の膜厚は２００ｎｍ以上が好ましい。これにより、炭素（Ｃ）などの不純物を含む高抵抗バッファ層１５とゲート電極３７Ｇとの距離を２００ｎｍ以上に確保できる。そして、このｐ型チャネル層３３、電子走行層３４、および電子供給層３５によってデバイス層が構成される。このデバイス層の膜厚は、上述した実施の形態におけると同様の理由から、４μｍ以上が好ましい。そして、これらのデバイス層およびフィールドプレート層３６によって、実施の形態３における半導体積層体が構成される。
【００９１】
また、第１電極としてのソース電極３７Ｓおよび第３電極としてのドレイン電極３７Ｄは、電子供給層３５上に互いに離間して設けられ、たとえばＴｉ／Ａｌの積層構造から構成される。ドレイン電極３７Ｄおよびソース電極３７Ｓはそれぞれ、電子供給層３５を介して電子走行層３４に生じる２ＤＥＧ層Ａとオーミック接触する。また、ドレイン電極３７Ｄ上にはドレイン電極３７Ｄと電気的に接続するドレイン配線３８Ｄが設けられ、ＭＩＳ−ＨＥＭＴ３のドレインを構成している。一方、ソース電極３７Ｓ上にはソース電極３７Ｓと電気的に接続するソース配線３８Ｓが設けられ、ＭＩＳ−ＨＥＭＴ３のソースを構成している。
【００９２】
また、ソース電極３７Ｓとドレイン電極３７Ｄとの間におけるゲートの形成領域に、ｐ型チャネル層３３に達する深さに形成されたリセス部３４ａが設けられている。第２電極としてのゲート電極３７Ｇは、このリセス部３４ａ上にゲート絶縁膜３７Ｇａを介して設けられている。また、ゲート電極３７Ｇは、ソース電極３７Ｓおよびドレイン電極３７Ｄの両側に向かってフィールドプレート層３６上に乗り上げて、絶縁膜３９に多段の段差状、たとえば２段の段差状に延伸したフィールドプレート部を有する。
【００９３】
ここで、ゲート電極３７Ｇは、仕事関数が４．５ｅＶ以上の金属材料から構成され、具体的にはたとえば窒化チタン（ＴｉＮ）からなる。ゲート電極３７Ｇの下層のゲート絶縁膜３７Ｇａは、少なくとも１層、好適には複数層の酸化膜などからなる絶縁膜から構成される。ゲート絶縁膜３７Ｇａを構成する複数層の絶縁膜のうちの最下層は、Ａｌを含む絶縁材料から構成され、具体的にはたとえばＡｌ2Ｏ3層またはＡｌＮ層からなる。また、最下層より上層の絶縁膜はＳｉを含む絶縁材料から構成され、具体的にはたとえばＳｉＯ2層またはＳｉＮ層からなる。これにより、ゲート絶縁膜３７Ｇａにおいて、最下層のＡｌを含む絶縁膜が、上層側の絶縁膜に含まれるＳｉとｐ型チャネル層３３に含まれるＧａとの間の反応障壁となって、ＳｉとＧａとの反応が防止され、欠陥の発生が抑制される。
【００９４】
なお、図示省略したが、以上のように構成されたＭＩＳ−ＨＥＭＴ３と同一のサファイア基板１１の上層の部分に、実施の形態２と同様のコンタクトホール、コンタクト絶縁膜、およびソース電極３７Ｓまたはソース配線３８Ｓと接続されたコンタクト電極が設けられる。
【００９５】
以上のように構成されたＭＩＳ−ＨＥＭＴ３においては、ｐ型チャネル層３３におけるゲート電極３７Ｇの直下方の領域に電子供給層３５が設けられていない。そのため、電子走行層３４の電子供給層３５との界面に２ＤＥＧ層Ａ，ａが生成される反面、ゲート電極３７Ｇの直下には２ＤＥＧ層Ａ，ａが生成されない。この状態で、ゲート電極３７Ｇにしきい値電圧Ｖth以上の正電圧を印加すると、ゲート電極３７Ｇの直下のｐ型チャネル層３３に電子層となる反転層（図示せず）が形成される。この反転層が、ゲート電極３７Ｇのリセス部３４ａの周辺に生成された２ＤＥＧ層ａと連結されてドレイン電流が流れる。これにより、２ＤＥＧを用いつつノーマリオフ型のＭＩＳ型電界効果トランジスタが動作する。
【００９６】
ここで、本発明者の実験から得た知見によれば、電子走行層３４における２ＤＥＧ層Ａの部分においてｐ型不純物としてのＭｇの濃度が１．０×１０17ｃｍ-3より大きいと、２ＤＥＧ層Ａでの２ＤＥＧ濃度が大きく低下する現象が生じる。そこで、２ＤＥＧ層Ａの領域におけるＭｇ元素濃度は、２ＤＥＧ濃度が低下しない濃度として、１．０×１０17ｃｍ-3以下が好ましい。このＭｇ元素濃度を実現するためには、その下層のｐ型チャネル層３３におけるＭｇ元素濃度を、１．０×１０18ｃｍ-3以下にするのが望ましい。なお、この本発明者が行った実験および鋭意検討の詳細については後述する。
【００９７】
さらに、本発明者は、ＭＩＳ−ＨＥＭＴ３におけるゲート電極３７Ｇ、ゲート絶縁膜３７Ｇａ、およびｐ型チャネル層３３に関して、鋭意検討を行った。この鋭意検討について以下に説明する。
【００９８】
まず、本発明者は、ゲート絶縁膜３７Ｇａを、たとえばＡｌ2Ｏ3などのＡｌを含む絶縁膜を最下層とし、たとえばＳｉＯ2などのＳｉを含む絶縁膜を上層側にして、少なくとも２層の絶縁膜から構成した場合において、最下層の膜厚を変化させてゲート電極３７Ｇのしきい値電圧Ｖthを測定した。その結果、ゲート絶縁膜３７Ｇａの最下層の膜厚の増加に伴って、しきい値電圧Ｖthが増加することが判明した。さらに、ゲート絶縁膜３７Ｇａの上層側の膜厚を所定膜厚以上にして最下層の絶縁膜の膜厚を３ｎｍ以上にすると、ゲート電極３７Ｇのしきい値電圧Ｖthを正電圧にできることも判明した。換言すると、ゲート絶縁膜３７Ｇａを少なくとも２層の絶縁膜から構成することで、しきい値電圧Ｖthはゲート絶縁膜３７Ｇａの総膜厚に依存する。その上で、ゲート絶縁膜３７Ｇａの膜厚を所定膜厚以上にすることによって、ゲート電極３７Ｇのしきい値電圧Ｖthを正電圧にできるので、ＭＩＳ−ＨＥＭＴ３においてノーマリオフ動作が実現できる。すなわち、ゲート絶縁膜３７Ｇａの最下層のＡｌを含む絶縁膜の膜厚が小さい場合、またはＡｌを含む絶縁膜が存在しない場合、ＭＩＳ−ＨＥＭＴ３において安定したノーマリオフ動作が実現できない。
【００９９】
また、ゲート絶縁膜３７Ｇａの膜厚を所定膜厚未満にすると、ゲート電圧が増加した場合にゲート絶縁膜３７Ｇａにかかる電界が大きくなるのみならず、ノーマリオフ動作が実現できなくなる。そのため、安定してノーマリオフ動作を行うことができるゲート電極３７Ｇのしきい値電圧Ｖthとして、しきい値電圧Ｖthを２Ｖ以上に制御するためには、ゲート絶縁膜３７Ｇａの膜厚をＳｉＯ2膜換算で３０ｎｍ以上にするのが好ましい。ここで、ゲート絶縁膜３７ＧａのＳｉＯ2膜換算での膜厚とは、ゲート絶縁膜３７Ｇａの膜厚×（ＳｉＯ2膜の誘電率／ゲート絶縁膜３７Ｇａの誘電率）とする。
【０１００】
以上の検討に基づいて本発明者は、ゲート絶縁膜３７Ｇａをノーマリオフ動作可能な所定膜厚以上とすることを前提として、ゲート電極３７Ｇのしきい値電圧Ｖthについてさらなる検討を行った。すなわち、本発明者は、ｐ型チャネル層３３をＧａＮまたはＳｉから構成し、活性化したアクセプタ（正孔）のアクセプタ濃度Ｎａを変化させた場合において、ゲート電極３７Ｇにおけるしきい値電圧Ｖthの変化を測定した。図７は、このしきい値電圧Ｖthにおけるアクセプタ（正孔）濃度Ｎａ依存性を示すグラフである。
【０１０１】
図７から、アクセプタ濃度Ｎａが増加するのに伴って、しきい値電圧Ｖthが単調増加することが分かる。すなわち、アクセプタ濃度Ｎａが１．０×１０15ｃｍ-3以上であれば、アクセプタ濃度Ｎａを変化させることによって、しきい値電圧Ｖthを制御できる。なお、上述したように、ゲート絶縁膜３７Ｇａの膜厚、特に最下層のＡｌを含む絶縁膜の膜厚の増減に伴ってしきい値電圧Ｖthも増減することから、図７に示すグラフも上下することになる。
【０１０２】
また、図７から、ｐ型チャネル層３３をＳｉから構成した場合に比してＧａＮから構成した場合の方が、ゲート電極３７Ｇのしきい値電圧Ｖthが大きくなることが分かる。具体的に、ｐ型チャネル層３３をＳｉから構成すると、しきい値電圧Ｖthを３Ｖ程度にするには、アクセプタ濃度を７．０×１０17ｃｍ-3程度にする必要である。一方、ｐ型チャネル層３３をＧａＮから構成すれば、アクセプタ濃度が１．０×１０15ｃｍ-3程度であっても、しきい値電圧Ｖthを３Ｖ程度にできる。すなわち、Ｓｉに比してバンドギャップが大きいＧａＮにおいては、上述したゲート電極３７Ｇの直下の反転層のしきい値電圧Ｖthを大きくしやすい。なお、本発明者の知見によれば、半導体層の製造において、アクセプタ濃度を１．０×１０15ｃｍ-3未満にするのは極めて困難である。したがって、ｐ型チャネル層３３をｐ−ＧａＮ層から構成した場合においては、アクセプタ濃度Ｎａは製造上実現可能な１．０×１０15ｃｍ-3以上であれば良い。この場合、ｐ型不純物としてのＭｇの元素濃度は３．０×１０15ｃｍ-3以上となる。
【０１０３】
さらに、本発明者は、ｐ型チャネル層３３をｐ−ＧａＮ層から構成し、ドープするｐ型不純物としてＭｇを用いた場合について種々検討を行った。図８は、実効的なアクセプタ濃度のＭｇ元素濃度依存性を示すグラフであり、図９は、アクセプタの活性化率のＭｇ元素濃度依存性を示すグラフである。
【０１０４】
図８から、Ｍｇのドープ量（Ｍｇ元素濃度）を増加させるのに伴って、実効的なアクセプタ濃度が単調増加することが分かる。また、図９から、Ｍｇ元素濃度が１．０×１０17ｃｍ-3の場合には活性化率が３０％程度であるのに対し、Ｍｇ元素濃度を１．０×１０19ｃｍ-3に増加させると、活性化率が１％程度にまで減少してしまうことが分かる。これは、ＧａＮ層にドープしたＭｇ元素が欠陥を作るためであると考えられる。
【０１０５】
そこで、本発明者はさらに、ＧａＮ層にｐ型不純物としてＭｇをドープした場合について検討を行った。図１０は、ｐ型チャネル層３３および電子走行層３４における、最表面からの深さに沿ったＧａ、Ｎ、およびＡｌの二次イオン強度、ならびにＭｇの元素濃度の計測値を示すグラフである。
【０１０６】
図１０から、ｐ型チャネル層３３上にアンドープＧａＮ層からなる電子走行層３４を成長させた場合、ｐ型チャネル層３３から電子走行層３４の表面に向かって、アクセプタ濃度Ｎａ（Ｍｇ元素濃度）が徐々に減少するプロファイルになることが分かる。また、Ｍｇ元素の特性として半導体層の表面に偏析しやすい傾向があり、ｐ型チャネル層３３のＭｇ元素濃度を増加させると、連動して電子走行層３４におけるＭｇ元素濃度も増加する。一方、アンドープＧａＮ層からなる電子走行層３４の２ＤＥＧ層Ａ，ａの生成領域に、１．０×１０17ｃｍ-3より大きい高濃度のＭｇ元素が存在すると、２ＤＥＧ層Ａ，ａの２ＤＥＧ濃度が低下する現象が生じる。したがって、図１０から、ｐ型チャネル層３３のＭｇ元素濃度を１．０×１０18ｃｍ-3以下にすることで、電子走行層３４のＭｇ元素濃度を１．０×１０17ｃｍ-3以下に制御して、２ＤＥＧ層Ａ，ａにおける２ＤＥＧ濃度の低下を抑制する。これにより、ＭＩＳ−ＨＥＭＴ３におけるスイッチング特性の低下を抑制することができる。
【０１０７】
以上のようにして構成された実施の形態３によるＭＩＳ−ＨＥＭＴ３においては、実施の形態１，２と同様の効果を得ることができるとともに、安定してノーマリオフ動作を行うノーマリオフ型の電界効果トランジスタを得ることができる。
【０１０８】
（実施の形態４）
次に、本発明の実施の形態４による窒化物半導体装置としてのＭＯＳ−ＨＥＭＴ（Metal  Oxide  Semiconductor  HEMT）について説明する。図１１は、この実施の形態４による窒化物半導体装置としてのＭＯＳ−ＨＥＭＴ４を示す模式的な断面図である。
【０１０９】
図１１に示すように、実施の形態４によるＭＯＳ−ＨＥＭＴ４においては、実施の形態における半導体積層基板１０の高抵抗バッファ層１５上に、電子走行層４３、電子供給層４４、およびフィールドプレート層４５が順次積層されて設けられている。電子走行層４３、電子供給層４４、およびフィールドプレート層４５はそれぞれ、実施の形態２における電子走行層１６、電子供給層１７、およびフィールドプレート層１８ｂと同様の構成を有する。フィールドプレート層４５は、ＭＯＳ−ＨＥＭＴ４を構成する各半導体層における電界強度を緩和する電界緩和層として機能する。この実施の形態４においては、これらの電子走行層４３、電子供給層４４、およびフィールドプレート層４５によって半導体積層体が構成される。
【０１１０】
ドレイン電極４６Ｄは、電子供給層４４上に選択的に設けられている。第３電極としてのドレイン電極４６Ｄは、たとえばＴｉ／Ａｌからなる積層構造を有する。これにより、ドレイン電極４６Ｄは、電子供給層４４を介して電子走行層４３に生成される２ＤＥＧ層Ａとオーミック接触する。ドレイン電極４６Ｄ上にはドレイン電極４６Ｄと電気的に接続するドレイン配線４７Ｄが設けられ、ドレイン電極４６Ｄおよびドレイン配線４７Ｄによって、ＭＯＳ−ＨＥＭＴ４のドレインを構成している。
【０１１１】
ソース電極４６Ｓは、ドレイン電極４６Ｄと離間して電子供給層４４上に選択的に設けられている。第１電極としてのソース電極４６Ｓは、たとえばＴｉ／Ａｌからなる積層構造を有する。これにより、ソース電極４６Ｓは、電子供給層４４を介して電子走行層４３に生成される２ＤＥＧ層Ａとオーミック接触する。ソース電極４６Ｓ上にはソース電極４６Ｓと電気的に接続するソース配線４７Ｓが設けられ、ソース電極４６Ｓおよびソース配線４７Ｓによって、ＭＯＳ−ＨＥＭＴ４のソースを構成している。
【０１１２】
また、ソース電極４６Ｓとドレイン電極４６Ｄとの間のゲートの形成領域に、電子走行層４３に達する深さに形成された、リセス部４３ａが設けられている。ゲート電極４６Ｇは、このリセス部４３ａ上に例えばゲート酸化膜などのゲート絶縁膜４６Ｇａを介して設けられている。また、ゲート電極４６Ｇは、絶縁膜４８に段差状に乗り上げつつソース電極４６Ｓ側およびドレイン電極４６Ｄ側の両側に延伸した、段差状のフィールドプレート部（ＧＦＰ部）を有する。ゲート電極４６Ｇは、たとえばＴｉＮからなり、下層のゲート絶縁膜４６Ｇａは、たとえばＳｉＯ2膜やＡｌ2Ｏ3膜などの酸化膜、またはＡｌ2Ｏ3／ＳｉＯ2積層膜からなる。これにより、ゲート電極４６Ｇは、ゲート絶縁膜４６Ｇａおよび電子供給層４４を介して、電子走行層４３に生成された２ＤＥＧ層Ａを制御可能に構成されている。
【０１１３】
フィールドプレート層４５のゲート電極４６Ｇ側端部は、絶縁膜４８の部分を介してゲート電極４６ＧのＧＦＰ部の下層に位置している。なお、ゲート電極４６ＧのＧＦＰ部は、ゲート絶縁膜４６Ｇａがフィールドプレート層４５に接するように乗り上げても良いが、ゲート電極４６Ｇのしきい値電圧の変動を抑制する観点からは、ゲート電極４６Ｇとフィールドプレート層４５との間は絶縁膜４８を介するのが好ましい。
【０１１４】
また、第１ソースフィールドプレート層（第１ＳＦＰ層）４７Ｓａは、フィールドプレート層４５の上層に絶縁膜４８を介して平行な平面平板状に形成されている。第１ＳＦＰ層４７Ｓａは、ソース電極４６Ｓまたはゲート電極４６Ｇと同電位になるように導通されている。また、ソース配線４７Ｓは、第２ソースフィールドプレート層（第２ＳＦＰ層）４７Ｓｂをさらに備える。この第２ＳＦＰ層４７Ｓｂは、第１ＳＦＰ層４７Ｓａおよびゲート電極４６Ｇの上層に絶縁膜４８を介して設けられている。そして、第２ＳＦＰ層４７Ｓｂの下層に、絶縁膜４８を介してフィールドプレート層４５のドレイン電極４６Ｄ側端部が位置している。
【０１１５】
なお、図示省略したが、以上のように構成されたＭＯＳ−ＨＥＭＴ４と同一のサファイア基板１１の上層の部分に、実施の形態２と同様のコンタクトホール、コンタクト絶縁膜、およびコンタクト電極が設けられ、このコンタクト電極はソース電極４６Ｓまたはソース配線４７Ｓに電気的に接続されている。
【０１１６】
以上のようにして構成された実施の形態４によるＭＯＳ−ＨＥＭＴ４においては、実施の形態１〜３と同様の効果を得ることができる。
【０１１７】
（実施の形態５）
次に、本発明の実施の形態５による窒化物半導体装置の製造方法について説明する。図１２は、この窒化物半導体装置の製造方法を説明するための略線図であり、図１３は、この製造方法により製造された窒化物半導体装置を示す断面図である。また、図１４および図１５は、窒化物半導体装置の基板側から俯瞰した平面図である。
【０１１８】
まず、本発明者が知見したサファイア基板などの基板を用いた窒化物半導体装置における問題点について説明する。すなわち、サファイア基板１１などの基板を用いて窒化物半導体素子を製造した場合、Ｓｉ基板に比してサファイア基板１１の放熱性が低いという問題があった。これは、サファイアの熱伝導率がＳｉの熱伝導率に比して、１／３であることに起因する。
【０１１９】
このようなサファイア基板１１の放熱性の問題を改善するために、サファイア基板１１を薄くすることが考えられる。具体的には、ウエハの厚さが１００μｍのＳｉ基板と同等の放熱性を得るために、サファイア基板１１のウエハの厚さをＳｉ基板の１／３程度の３０μｍ程度にする方法が考えられる。ところが、ウエハの厚さを小さくすると、半導体装置の製造工程においてハンドリング性が悪くなってしまい、後の工程でチッピングが発生するなどの問題が生じる可能性があった。
【０１２０】
そこで、本発明者は、サファイア基板１１における放熱性の向上とハンドリング性の維持とを両立させるために鋭意検討を行った。そして、本発明者は、研磨したサファイア基板１１に対して、アブレーションにより半導体を積層する側とは反対側の裏面に、埋込孔を形成して、この埋込孔に金属等の高い熱伝導率の材料を埋め込む方法を想起した。
【０１２１】
すなわち、図１２に示すように、サファイア基板１１上に核形成層１２、ｎ型導電層１３、および拡散防止層１４が順次積層され、この上層にさらにデバイス層５１と、ソース電極５３Ｓ、ゲート電極５３Ｇおよびドレイン電極５３Ｄと、絶縁膜５２とが順次設けられた窒化物半導体装置５を想定する。そして、この窒化物半導体装置５におけるサファイア基板１１の裏面側に対して、レーザ加工装置からレーザ光６１を照射してレーザアブレーションを行う。なお、レーザ加工装置としては、たとえばフェムト秒レーザ発振器などの、パルス幅がサブピコ秒から数１０フェムト秒の超短パルスレーザを出射可能な装置を使用できる。これにより、サファイア基板１１および積層された各半導体層に対して、レーザアブレーションが高速にできるとともに、制御性良く基板コンタクトホールとしての埋込孔５ａを形成できる。さらに、レーザ加工装置におけるレーザ光６１の集光点径を調整することによって、深さを制御した非貫通孔の埋込孔５ａを形成できるので、表面側のデバイス層５１に損傷を与えることなく、埋込孔５ａを形成できる。
【０１２２】
その後、図１３に示すように、形成した埋込孔５ａに対して、たとえばスパッタリング法によって銅（Ｃｕ）などの金属膜を蒸着した後、たとえばメッキ法により埋込孔５ａの内部にＣｕなどの金属を埋め込む。これにより、サファイア基板１１の埋込孔５ａの部分に、金属からなる放熱部５４が形成される。放熱部５４は、金属から構成されていることによって導電性を有するとともに熱伝導率が高い。そのため、サファイア基板１１上に積層された半導体層から伝導された熱は、主として放熱部５４を通じて外部に放出されるため、サファイア基板１１の放熱性を向上できる。また、このサファイア基板１１の裏面を、たとえば半田などによってたとえば銅板などからなる導電板５５に固着させることにより、窒化物半導体装置５の稼働時に生じた熱は、放熱部５４を通じて導電板５５側に熱伝導されて外部に放出できる。
【０１２３】
さらに、レーザ加工装置から出射されるレーザ光６１の集光点径を調節することによって、図１３に示すように、拡散防止層１４に達する埋込孔５ａを形成することができるので、放熱部５４をｎ型導電層１３および拡散防止層１４と電気的に接続できる。なお、レーザ加工装置から出射されるレーザ光６１の集光点径を調節してｎ型導電層１３にまで達する埋込孔５ａを形成しても、放熱部５４をｎ型導電層１３と電気的に接続できる。そして、このサファイア基板１１の裏面を導電板５５に固着させた場合には、この導電板５５を通じて、ｎ型導電層１３または２ＤＥＧ層（図１３中、図示せず）を外部と電気的に接続できるので、実施の形態１〜４におけるコンタクト電極と同様の機能を有する、いわゆる裏面コンタクトを実現できる。これにより、ｎ型導電層１３または２ＤＥＧ層のフロートを回避することができ、実施の形態１〜４と同様の電流コラプスの抑制およびリーク電流の低減を実現できる。
【０１２４】
また、この実施の形態５によるレーザアブレーションによって形成する埋込孔５ａおよび放熱部５４の平面形状パターンは、図１４に示すようなアレイ状や図１５に示すような平行線状が可能であり、さらには格子状としても良い。
【０１２５】
以上説明した実施の形態５による半導体装置の製造方法によれば、サファイア基板１１の裏面の部分に埋込孔５ａを形成して金属で埋めて放熱部５４を設けていることにより、絶縁基板に比して熱伝導率が高い金属を通じて熱が放出しやすくなるため、窒化物半導体装置５における放熱性を向上できる。また、埋込孔５ａをｎ型導電層１３まで到達させて、放熱部５４と電気的に接続していることにより、この放熱部５４を裏面コンタクト電極として利用できるので、サファイア基板１１を介してｎ型導電層１３を接地させたり外部の電極に接続させたりすることができる。
【０１２６】
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。また、上述の実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。
【０１２７】
たとえば、上述の実施の形態においては、電子供給層をＡｌＧａＮ超格子層としているが、ＡｌＧａＮ超格子層以外にも、複数のＩｎuＡｌvＧａ1-u-vＮ層（０≦ｕ＜１、０＜ｖ≦１、０＜ｕ＋ｖ＜１）を積層させて超格子層としたＩｎＡｌＧａＮ超格子層を採用することも可能である。また、半導体装置における所望の特性に基づいた構造設計に応じて、電子供給層として、種々の擬似混晶構造を採用することが可能である。具体的に、電子供給層を、互いに異なる２種類のＡｌxＧａ1-xＮ層である極大Ａｌ組成比ｘ１のＡｌx1Ｇａ1-x1Ｎ層と極小Ａｌ組成比ｘ２のＡｌx2Ｇａ1-x2Ｎ層とを一対の組として複数回積層して構成してもよい。
【０１２８】
また、トランジスタのゲート電極は、上述したＴｉＮ以外にも、窒化タンタル（ＴａＮ）などの仕事関数が高い金属が用いられ、その他にもたとえば、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）のうち少なくとも１つを含む金属膜、または、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｔａ、Ａｌのうち少なくとも１つを含む合金よりなる金属膜のうちの少なくとも１つを含む金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金からなる金属膜など、上述した条件を満たす金属材料であれば種々のものを用いても良い。
【０１２９】
また、トランジスタのゲート電極の上部電極層は、下部電極層より仕事関数の小さい金属からなり、この条件を満たす金属材料であれば種々のものを用いても良い。
【０１３０】
また、ダイオードのカソード電極やトランジスタのソース電極およびドレイン電極は、２ＤＥＧ層とオーミック接触する電極、または接触抵抗が十分に小さい状態で接触する電極である。そのため、本発明においては上述した金属材料に限定されず、たとえばＴｉ、Ａｌ、シリコン（Ｓｉ）、鉛（Ｐｂ）、クロム（Ｃｒ）、Ｉｎ、Ｔａのうち少なくとも１つを含む金属膜、Ｔｉ、Ａｌ、Ｓｉ、Ｐｂ、Ｃｒ、Ｉｎ、Ｔａのうち少なくとも１つを含む合金よりなる金属膜、または、Ｔｉ、Ａｌ、Ｓｉ、Ｔａのうち少なくとも１つを含むシリサイド合金よりなる金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金よりなる金属膜などのうち、少なくとも１つを含む金属膜など、上述した条件を満たす金属材料であれば種々の金属材料を用いても良い。
【０１３１】
また、上述の実施の形態においては、本発明による窒化物半導体装置として、ＳＢＤ、ＨＥＭＴ、およびＭＩＳ−ＨＥＭＴを例に挙げたが、本発明はこれに限定されない。すなわち、電子供給層を電子走行層に至らない深さにエッチングして形成したリセス部にゲート絶縁膜を介してゲート電極が設けられたリセスＭＩＳ−ＨＥＭＴ（Recessed  ＭＩＳ−ＨＥＭＴ）、電子供給層とゲート電極との間にゲート絶縁膜が設けられた、Ｄ−ｍｏｄｅＭＩＳ−ＨＥＭＴ（Depletion-mode  Metal  Insulator  Semiconductor  HEMT）、Ｅ−ｍｏｄｅ  ＭＩＳ−ＨＥＭＴ（Enhancement-mode  ＭＩＳ−ＨＥＭＴ）、およびＭＥＳ−ＦＥＴ（Metal  Semiconductor  FET）などの、種々の半導体装置に対して適用することができる。また、上述した実施の形態においては、窒化物半導体装置として電力用途の電界効果トランジスタを例に説明したが、同様に電流コラプスが問題となっている高周波用途の電界効果トランジスタにおいても、電界緩和のために同様に適用することが可能である。
【０１３２】
また、上述の実施の形態においては、電子供給層１７，３５，４４の表面、電子走行層４３の上部、またはｐ型チャネル層３３の表面に電極を形成しているが、必ずしもこれらに限定されるものではなく、電子走行層、電子供給層、ｐ型チャネル層、および半導体層やフィールドプレート層を含み、必要に応じてその他の層を含む半導体積層体のうちの少なくとも１層の上に電極を設けることが可能である。すなわち、半導体積層体を構成するその他の半導体層の上に電極を設けても良い。具体的には、電子供給層の表面に、絶縁層、フィールドプレート層などの窒化物系半導体層、またはこれらの積層膜を介して、アノード電極、カソード電極、ゲート電極、ドレイン電極、またはソース電極を設けることも可能である。また、アノード電極、カソード電極、ドレイン電極、およびソース電極においても、電子供給層の電極の形成領域の一部を電子走行層に達するまでエッチング除去してリセス部を形成し、このリセス部表面またはリセス部表面に所定の膜を介して、設けることも可能である。
【０１３３】
また、上述した実施の形態においては、電子供給層１７，４４上にエッチング犠牲層を設けていないが、必要に応じて、電子供給層１７，４４上に、さらに上層の半導体層をエッチングする際のエッチング犠牲として用いられる、エッチング犠牲層を設けても良い。平均Ａｌ組成比Ｙが電子供給層１７，４４の平均Ａｌ組成比Ｘより大きく、好適には４０％以上のＡｌYＧａ1-YＮからなるエッチング犠牲層を設けることも可能である。
【０１３４】
また、上述した実施の形態４においては、第１ＳＦＰ層４７Ｓａを平板状に形成しているが、必ずしもこの構成に限定されるものではなく、第１ＳＦＰ層４７Ｓａをドレイン電極４６Ｄ側に向かって複数の段差を有する段差状に構成しても良い。
【０１３５】
また、上述した実施の形態においては、絶縁基板としてサファイア基板を用いているが、必ずしもサファイア基板に限定されるものではなく、たとえば耐熱性ガラス基板やＳｉ基板等の表面に大きな膜厚のＳｉＯ２膜等の絶縁膜を設けた基板を用いても良い。
【符号の説明】
【０１３６】
１  ＳＢＤ
１ａ，２ａ  コンタクトホール
２  ＨＥＭＴ
３  ＭＩＳ−ＨＥＭＴ
４  ＭＯＳ−ＨＥＭＴ
５  窒化物半導体装置
５ａ  埋込孔
６  ＳＢＤ素子領域
６Ａ  アノードパッド
６Ｃ  カソードパッド
７  ＦＥＴ素子領域
７Ｄ  ドレインパッド
７Ｇ  ゲートパッド
７Ｓ  ソースパッド
８，９  コンタクト電極
８ａ，９ａ  コンタクト絶縁膜
１０  半導体積層基板
１１  サファイア基板
１２  核形成層
１３  ｎ型導電層
１４  拡散防止層
１５  高抵抗バッファ層
１６，３４，４３  電子走行層
１７，３５，４４  電子供給層
１８  半導体層
１８ａ，１８ｂ，３６，４５  フィールドプレート層
１９Ａ  アノード電極
１９Ｃ  カソード電極
２０，２２，３９，４８，５２  絶縁膜
２１Ｄ，３７Ｄ，４６Ｄ，５３Ｄ  ドレイン電極
２１Ｇ，３７Ｇ，４６Ｇ，５３Ｇ  ゲート電極
２１Ｓ，３７Ｓ，４６Ｓ，５３Ｓ  ソース電極
３３  ｐ型チャネル層
３４ａ，４３ａ  リセス部
３７Ｇａ  ゲート絶縁膜
３８Ｄ，４７Ｄ  ドレイン配線
３８Ｓ，４７Ｓ  ソース配線
４６Ｇａ  ゲート絶縁膜
４７Ｓａ  第１ソースフィールドプレート層（第１ＳＦＰ層）
４７Ｓｂ  第２ソースフィールドプレート層（第２ＳＦＰ層）
５１  デバイス層
５４  放熱部
５５  導電板
６１  レーザ光
【図１】
2016039327.tif 000004
【図２】
2016039327.tif 000005
【図３】
2016039327.tif 000006
【図４】
2016039327.tif 000007
【図５】
2016039327.tif 000008
【図６】
2016039327.tif 000009
【図７】
2016039327.tif 000010
【図８】
2016039327.tif 000011
【図９】
2016039327.tif 000012
【図１０】
2016039327.tif 000013
【図１１】
2016039327.tif 000014
【図１２】
2016039327.tif 000015
【図１３】
2016039327.tif 000016
【図１４】
2016039327.tif 000017
【図１５】
2016039327.tif 000018