(57)【要約】      （修正有）【課題】共振器内の定在波が単一の場合と比較して、発光効率の低下が抑制された半導体発光素子、光源ヘッドおよび画像形成装置を提供する。【解決手段】半導体発光素子１００は、多重量子井戸構造の発光層１１０を含む半導体層である発光半導体層と、発光半導体層を挟んで設けられた上部反射面Ｒ１および下部反射面Ｒ２を含むとともに、発光層１１０で発光した光を共振させる共振器と、発光半導体層内に設けられるとともに、共振器で共振する光の位相を調整して互いに異なる複数のモードの定在波を発生させる位相調整層１１４と、を備える。【選択図】図４
2016039317.tif 000002
【特許請求の範囲】
【請求項１】
多重量子井戸構造の発光層を含む半導体層である発光半導体層と、
前記発光半導体層を挟んで設けられた上部反射面および下部反射面を含むとともに、前記発光層で発光した光を共振させる共振器と、
前記発光半導体層内に設けられるとともに、前記共振器で共振する光の位相を調整して互いに異なる複数のモードの定在波を発生させる位相調整層と、
を備える半導体発光素子。
【請求項２】
前記位相調整層は、λを前記発光層から発せられる光の前記発光半導体層内におけるピーク波長とし、ａを正の整数としたとき、前記共振器の共振器長が、０．５ａλに０．２５λ加算した値、または０．５ａλから０．２５λ減算した値となるように調整し、
前記複数のモードの定在波が互いに０．２５λ位相が異なる２つのモードである
請求項１に記載の半導体発光素子。
【請求項３】
前記位相調整層は、前記発光半導体層内に設けられるとともに、層厚を調整することにより前記共振器長が０．５ａλに０．２５λ加算した値、または０．５ａλから０．２５λ減算した値となるように調整する位相オフセット層である
請求項２に記載の半導体発光素子。
【請求項４】
前記位相調整層は、前記発光半導体層内に設けられるとともに、前記共振器を伝播する光の位相をシフトさせることにより前記共振器長が０．５ａλに０．２５λ加算した値、
または０．５ａλから０．２５λ減算した値となるように調整する位相シフト層である
請求項２に記載の半導体発光素子。
【請求項５】
前記位相シフト層は、層厚が０．５λの第１の半導体層の両側を層厚が０．２５λである第２の半導体層で挟んで構成される
請求項４に記載の半導体発光素子。
【請求項６】
屈折率が互いに異なる層の対を積層して構成され、かつ前記発光半導体層と接する多層膜反射鏡をさらに含み、
前記発光半導体層と前記多層膜反射鏡との界面が前記下部反射面を構成している
請求項１〜請求項５のいずれか１項に記載の半導体発光素子。
【請求項７】
前記発光半導体層は、前記発光層の下部に設けられた第１導電型の第１の層、および前記発光層の上部に設けられた前記第１導電型と異なる第２導電型の第２の層をさらに含み、
前記半導体発光素子が共振器型発光ダイオードとして構成される
請求項１〜請求項６のいずれか１項に記載の半導体発光素子。
【請求項８】
前記発光半導体層は、前記発光層の下部に設けられた第１導電型の第１の層、前記第１の層の下部に設けられた前記第１導電型と異なる第２導電型の第２の層、前記発光層の上部に設けられた第２導電型の第３の層、および前記第３の層の上部に設けられた第１導電型の第４の層をさらに含み、
前記半導体発光素子が共振器型の発光サイリスタとして構成される
請求項１〜請求項６のいずれか１項に記載の半導体発光素子。
【請求項９】
請求項１〜請求項８のいずれか１項に記載の半導体発光素子を複数含む発光素子アレイと、
前記半導体発光素子の各々から出射される光を露光面に集光する光学系と、
を含む光源ヘッド。
【請求項１０】
請求項９に記載の光源ヘッドと、
前記光源ヘッドから出射される光によって表面に静電潜像が形成される感光体と、
前記感光体に形成された静電潜像を現像してトナー像を形成する現像部と、
前記感光体に形成されたトナー像を記録媒体に転写する転写部と、
を含む画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、光源ヘッド、および画像形成装置に関する。
【背景技術】
【０００２】
特許文献１には、アノード層と、アノード層と導電型が異なるカソード層と、アノード層とカソード層との電気的な導通を制御するゲート層と、アノード層とカソード層との間に設けられ、電子と正孔との再結合により発光する活性層と、活性層の一方の面に接するように設けられ、活性層のエネルギーバンドギャップより大きい第１のクラッド層と、活性層の他方の面に接するように設けられ、活性層のエネルギーバンドギャップより大きく、且つ、第１のクラッド層と導電型が異なる第２のクラッド層とを備え、ゲート層の厚さは、ゲート層に注入された小数キャリアの平均自由行程以下であることを特徴とする半導体発光装置が開示されている。
【０００３】
特許文献２には、基板と、基板上に形成された第１導電型の第１の半導体層と、第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層と、第２の半導体層上に形成された第１導電型の第３の半導体層と、第３の半導体層上に形成された第２導電型の第４の半導体層と、第１ないし第４の半導体層の間であって順方向バイアスとなる位置に形成された量子井戸構造と、量子井戸構造に隣接して形成されたキャリア障壁調整層と、第１の半導体層に電気的に接続された第１の電極と、第４の半導体層に電気的に接続された第２の電極と、第２の半導体層または第３の半導体層に電気的に接続されたゲート電極とを有し、キャリア障壁調整層のバンドギャップは、一方のキャリアに対するエネルギーレベルが量子井戸構造のバリア層のエネルギーレベルよりも大きくなるように調整される、発光素子が開示されている。
【０００４】
特許文献３には、所定の禁制帯幅のｐ型ベース層とｎ型ベース層の複合層をこれらより禁制帯幅の広いｎ型カソード層およびｐ型アノード層で挟んでなる複合構造体を含んでなるｐｎｐｎ光サイリスタにおいて、ｎ型ベース層は、発光領域を区画する無秩序化領域を設けられた多重量子井戸構造を含んでいることを特徴とするｐｎｐｎ光サイリスタが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２６０２４６号公報
【特許文献２】特開２０１３−０６５５９１号公報
【特許文献３】特開昭６３−１９６０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、共振器内の定在波が単一の場合と比較して、発光効率の低下が抑制された半導体発光素子、光源ヘッドおよび画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、請求項１に記載の半導体発光素子は、多重量子井戸構造の発光層を含む半導体層である発光半導体層と、前記発光半導体層を挟んで設けられた上部反射面および下部反射面を含むとともに、前記発光層で発光した光を共振させる共振器と、前記発光半導体層内に設けられるとともに、前記共振器で共振する光の位相を調整して互いに異なる複数のモードの定在波を発生させる位相調整層と、を備えるものである。
【０００８】
また、請求項２に記載の半導体発光素子は、請求項１に記載の半導体発光素子において、前記位相調整層は、λを前記発光層から発せられる光の前記発光半導体層内におけるピーク波長とし、ａを正の整数としたとき、前記共振器の共振器長が、０．５ａλに０．２５λ加算した値、または０．５ａλから０．２５λ減算した値となるように調整し、前記複数のモードの定在波が互いに０．２５λ位相が異なる２つのモードであるものである。
【０００９】
また、請求項３に記載の半導体発光素子は、請求項２に記載の半導体発光素子において、前記位相調整層は、前記発光半導体層内に設けられるとともに、層厚を調整することにより前記共振器長が０．５ａλに０．２５λ加算した値、または０．５ａλから０．２５λ減算した値となるように調整する位相オフセット層であるものである。
【００１０】
また、請求項４に記載の半導体発光素子は、請求項２に記載の半導体発光素子において、前記位相調整層は、前記発光半導体層内に設けられるとともに、前記共振器を伝播する光の位相をシフトさせることにより前記共振器長が０．５ａλに０．２５λ加算した値、
または０．５ａλから０．２５λ減算した値となるように調整する位相シフト層であるものである。
【００１１】
また、請求項５に記載の半導体発光素子は、請求項４に記載の半導体発光素子において、前記位相シフト層は、層厚が０．５λの第１の半導体層の両側を層厚が０．２５λである第２の半導体層で挟んで構成されるものである。
【００１２】
また、請求項６に記載の半導体発光素子は、請求項１〜請求項５のいずれか１項に記載の半導体発光素子において、屈折率が互いに異なる層の対を積層して構成され、かつ前記発光半導体層と接する多層膜反射鏡をさらに含み、前記発光半導体層と前記多層膜反射鏡との界面が前記下部反射面を構成しているものである。
【００１３】
また、請求項７に記載の半導体発光素子は、請求項１〜請求項６のいずれか１項に記載の半導体発光素子において、前記発光半導体層は、前記発光層の下部に設けられた第１導電型の第１の層、および前記発光層の上部に設けられた前記第１導電型と異なる第２導電型の第２の層をさらに含み、前記半導体発光素子が共振器型発光ダイオードとして構成されるものである。
【００１４】
また、請求項８に記載の半導体発光素子は、請求項１〜請求項６のいずれか１項に記載の半導体発光素子において、前記発光半導体層は、前記発光層の下部に設けられた第１導電型の第１の層、前記第１の層の下部に設けられた前記第１導電型と異なる第２導電型の第２の層、前記発光層の上部に設けられた第２導電型の第３の層、および前記第３の層の上部に設けられた第１導電型の第４の層をさらに含み、前記半導体発光素子が共振器型の発光サイリスタとして構成されるものである。
【００１５】
また、上記の目的を達成するために、請求項９に記載の光源ヘッドは、請求項１〜請求項８のいずれか１項に記載の半導体発光素子を複数含む発光素子アレイと、前記半導体発光素子の各々から出射される光を露光面に集光する光学系と、を含むものである。
【００１６】
また、上記の目的を達成するために、請求項１０に記載の画像形成装置は、請求項９に記載の光源ヘッドと、前記光源ヘッドから出射される光によって表面に静電潜像が形成される感光体と、前記感光体に形成された静電潜像を現像してトナー像を形成する現像部と、前記感光体に形成されたトナー像を記録媒体に転写する転写部と、を含むものである。
【発明の効果】
【００１７】
請求項１、請求項９および請求項１０に記載の発明によれば、共振器内の定在波が単一の場合と比較して、半導体発光素子の発光効率の低下が抑制される、という効果が得られる。
【００１８】
請求項２に記載の発明によれば、共振器長が０．５ａλである場合と比較して、共振器内に２つのモードの定在波が発生する、という効果が得られる。
【００１９】
請求項３に記載の発明によれば、位相シフト層を設ける場合と比較して、０．２５λの位相調整がより簡易に行われる、という効果が得られる。
【００２０】
請求項４に記載の発明によれば、位相オフセット層を設ける場合と比較して、０．２５λの位相調整がより正確に行われる、という効果が得られる。
【００２１】
請求項５に記載の発明によれば、４層以上で位相シフト層を構成する場合と比較して、
より簡易に０．２５λの位相シフト層が形成される、という効果が得られる。
【００２２】
請求項６に記載の発明によれば、２つの半導体層の界面で下部反射面を構成する場合と比較して、より反射率の高い下部反射面が構成される、という効果が得られる。
【００２３】
請求項７に記載の発明によれば、上部反射面および下部反射面を有さない発光ダイオードと比較して、共振器型発光ダイオードにおいても発光効率の低下が抑制される、という効果が得られる。
【００２４】
請求項８に記載の発明によれば、上部反射面および下部反射面を有さない発光サイリスタと比較して、共振器型の発光サイリスタにおいても発光効率の低下が抑制される、という効果が得られる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態に係る画像形成装置の構成の一例を示す図である。
【図２】実施の形態に係る光源ヘッドの構成の一例を示す断面図である。
【図３】実施の形態に係る発光素子アレイの構成の一例を示す斜視図である。
【図４】第１の実施の形態に係る半導体発光素子の構成の一例を示す断面図、およびＡｌ組成の変化を示す模式図である。
【図５】比較例に係る半導体発光素子の定在波とＭＱＷとの位置関係を説明するための図である。
【図６】実施の形態に係る半導体発光素子の定在波とＭＱＷとの位置関係を説明するための図である。
【図７】第２の実施の形態に係る半導体発光素子の構成の一例を示す断面図、およびＡｌ組成の変化を示す模式図である。
【図８】第３の実施の形態に係る半導体発光素子の構成の一例を示す断面図、およびＡｌ組成の変化を示す模式図である。
【図９】第４の実施の形態に係る半導体発光素子の構成の一例を示す断面図、およびＡｌ組成の変化を示す模式図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。
【００２７】
図１は、本発明の実施の形態に係る画像形成装置１０の構成を示す図である。画像形成装置１０は、図１に示すように、矢印Ａの方向に定速回転する円筒形状の感光体１２を備えている。感光体１２の周囲には、帯電器１４、光源ヘッド１６、現像器１８、転写体２０、クリーナ２２およびイレーズランプ２４が設けられている。帯電器１４は、感光体１２表面を帯電する。光源ヘッド１６は、帯電器１４により帯電された感光体１２の表面に光ビームを照射することによって静電潜像を形成する。現像器１８は、感光体１２の表面に形成された静電潜像を現像剤により現像してトナー像を形成する。転写体２０は、感光体１２の表面に形成されたトナー像を記録媒体としての用紙２８に転写する。クリーナ２２は、トナー像の用紙２８への転写後に感光体１２の表面に残存する残トナーを除去する。イレーズランプ２４は、感光体１２の表面の除電を行う。
【００２８】
光源ヘッド１６による光ビームの照射によって静電潜像が形成された感光体１２の表面には、現像器１８によってトナーが供給されて感光体１２の表面にトナー像が形成される。感光体１２の表面に形成されたトナー像は、搬送されてきた用紙２８に転写体２０によって転写される。転写後に感光体１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電される。
【００２９】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂとを含む定着器３０に搬送されて定着処理が施される。これにより、トナー像が用紙２８に定着され、用紙２８に画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００３０】
図２は、本発明の実施の形態に係る光源ヘッド１６の構成を示す断面図である。光源ヘッド１６は、ＳＬＥＤ（Ｓｅｌｆ  Ｓｃａｎｎｉｎｇ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：自己走査型ＬＥＤ）を有している。図２に示すように、光源ヘッド１６は、
発光素子アレイ５０と、発光素子アレイ５０を支持するとともに発光素子アレイ５０の駆動を制御する各種信号を供給するための回路（不図示）とが実装された実装基板５２と、
セルフォック（登録商標）レンズアレイ等によるロッドレンズアレイ５４と、を備えている。実装基板５２は、発光素子アレイ５０の取り付け面が感光体１２に対向するようにハウジング５６内に設けられ、板バネ５８によって支持されている。ロッドレンズアレイ５４は、ホルダー６４によって支持されており、発光素子アレイ５０を構成する各半導体発光素子１００（図３参照）から出射された光ビームを感光体１２上に集光させる。
【００３１】
図３は、発光素子アレイ５０の構成を示す斜視図である。発光素子アレイ５０は、感光体１２の回転軸方向に沿って配列された複数のチップ６２を含んでいる。複数のチップ６２の各々は、感光体１２の回転軸に沿って配列された複数の半導体発光素子１００を含んでいる。なお、図３に示す例では、複数のチップ６２が一列に配列した場合が示されているが、複数のチップ６２は、複数の列をなして２次元状に配列されていてもよい。この場合、複数のチップ６２は、回転軸方向に沿って千鳥状に配列されていてもよい。
【００３２】
以下、本発明の実施の形態に係る光源ヘッド１６を構成する半導体発光素子について詳細に説明する。
【００３３】
［第１の実施の形態］
図４ないし図７を参照して、本実施の形態に係る半導体発光素子１００について説明する。本実施の形態では、本発明に係る半導体発光素子を、共振器型発光ダイオード（ＲＣＬＥＤ：Ｒｅｓｏｎａｎｔ  Ｃａｖｉｔｙ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）に適用した形態を例示して説明する。
【００３４】
図４（ａ）は、本実施の形態に係る半導体発光素子１００の構成の一例を示す断面図、
図４（ｂ）は、半導体発光素子１００の積層方向に対するＡｌ組成の変化を示す模式図である。
【００３５】
半導体発光素子１００は、図４（ａ）に示すように、下層側から順にｎ型の基板１０２、ｎ型のバッファ層１０４、ｎ型のＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）層１０６、ｎ型のクラッド層１０８、発光層１１０、ｐ型のクラッド層１１２、ｐ型のアノード層１１４、およびｐ型のコンタクト層１１６を積層して構成される半導体層を有している。これらの各層は、ＡｌｘＧａ１−ｘＡｓ系の半導体により構成されており、たとえばＭＯＣＶＤ法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって積層される。また、ｐ型のコンタクト層１１６の表面には、上部電極（アノード電極）１１８が設けられ、さらに、基板１０２の裏面には下部電極（カソード電極）１２０が設けられている。
【００３６】
ここで、ＡｌｘＧａ１−ｘＡｓ系の半導体のようにＡｌを含む半導体では、Ａｌの組成比が大きくなるにつれて半導体層の屈折率は低下する。したがって、図４（ｂ）においては、Ａｌの組成比が大きくなる方向が半導体層の屈折率が下がる方向となっている。
【００３７】
本実施の形態に係る基板１０２には、一例としてＳｉ（シリコン）がドープされたｎ型のＧａＡｓ基板を用いている。
【００３８】
基板１０２上に形成された、ＳｉがドープされたＧａＡｓによって構成されるｎ型のバッファ層１０４は、基板１０２と、ＤＢＲ層１０６との間の格子不整合を緩和して結晶性を良好にするために設けられる。本実施の形態に係る半導体発光素子１００では、バッファ層１０４の厚さは、一例として０．０４μｍとされている。
【００３９】
バッファ層１０４上に形成されたｎ型のＤＢＲ層１０６は、半導体発光素子１００内での光の基準波長をλとした場合に、層厚がそれぞれ０．２５λとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。具体的には、ＤＢＲ層１０６は、ＳｉがドープされたＡｌ０．９Ｇａ０．１Ａｓによって構成されるｎ型の低屈折率層と、ＳｉがドープされたＡｌ０．２Ｇａ０．８Ａｓによって構成されるｎ型の高屈折率層と、を交互に繰り返し積層することにより構成されている。本実施の形態では、上記高屈折率層の合計の層数は１０層とされ、上記低屈折率層の合計の層数は１１層とされている。したがって、低屈折率層と高屈折率層のペア数は１０．５ペアである。
【００４０】
なお、基準波長λとは、発光層１１０の組成によって定まる自然発光スペクトルの真空中でのピーク波長をλ０とし、ピーク波長λ０の光が共振器や発光層１１０を構成する半導体層（ここでは、ＡｌＧａＡｓ）を伝搬する際の屈折率をｎとした場合、λ＝λ０／ｎで示される波長である。本実施の形態では、自然発光スペクトルのピーク波長λ０を、一例として７８０ｎｍとしている。ＤＢＲ層１０６を上記のように構成することで、ＤＢＲ層１０６とクラッド層１０８との界面がなす反射面において、波長λ（λ０）の光に対する反射率が最も大きくなるようにされている。
【００４１】
ＤＢＲ層１０６上に積層された、ＳｉがドープされたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成されるｎ型のクラッド層１０８は、後述するｐ型のクラッド層１１２とともに発光層１１０で発光した光を閉じ込めるとともに、発光層１１０にキャリアを閉じ込める機能を有する層である。すなわち、ｎ型のクラッド層１０８の屈折率は発光層１１０の平均屈折率よりも低くかつ発光層１１０の多重量子井戸に形成される基底準位よりもバンドギャップが大きく（Ａｌ組成が大きく）設定されている。本実施の形態に係るクラッド層１０８の厚さは、一例として０．２７５μｍとされている。
【００４２】
ｎ型のクラッド層１０８上に設けられた発光層１１０は、アンドープのＡｌ０．１１Ｇａ０．８９Ａｓによって構成される厚さ８ｎｍの井戸層１１０Ｗと、アンドープのＡｌ０．２１Ｇａ０．７９Ａｓによって構成される厚さ７ｎｍの障壁層１１０Ｂと、を１４層分交互に積層することによって構成されたアンドープの多重量子井戸（Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ：ＭＱＷ）構造となっている。上述したように、本実施の形態に係る半導体発光素子１００では、発光層１１０をこのように構成することで、自然発光スペクトルのピーク波長λ０が７８０ｎｍ程度とされている。
【００４３】
発光層１１０には、クラッド層１０８側から小数キャリアとして注入された電子が移動してくるとともに、クラッド層１１２側から小数キャリアとして注入された正孔が移動してくる。その結果、発光層１１０では、移動してきた電子と正孔とが発光再結合して発光する。
【００４４】
発光層１１０上に設けられたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成されるｐ型のクラッド層１１２は、先述したとおりｎ型のクラッド層１０８とともに発光層１１０で発光した光を閉じ込める機能と発光層１１０にキャリアを閉じ込める機能とを有する。ｐ型のクラッド層１１２には一例としてＺｎ（亜鉛）がドープされ、また、クラッド層１１２の厚さは一例として０．３８μｍとされている。
【００４５】
クラッド層１１２上に設けられたＡｌ０．３Ｇａ０．７Ａｓによって構成されるｐ型のアノード層１１４は、通常は０．５λの整数倍とされる共振器長に、０．２５λの位相オフセットを与える機能を有している。本実施の形態において、０．２５λの位相オフセットとは、共振器長を０．５λの整数倍から０．２５λだけ長くする、あるいは短くすることを意味する。ｐ型のアノード層１１４にはＺｎがドープされ、また、アノード層１１４の厚さは一例として０．４７８μｍとされている。以下、共振器長に０．２５λの位相オフセットを与える層を、「位相オフセット層」という場合がある。位相オフセットを与える具体的な方法は、たとえば、共振器長が０．５λの整数倍から０．２５λだけ大きくなるか小さくなるようにアノード層１１４の厚さを調整すればよい。
【００４６】
アノード層１１４上には、一例としてＺｎがドープされたＧａＡｓによって構成される厚さ０．０３２μｍのｐ型のコンタクト層１１６が設けられている。また、コンタクト層１１６上には、アノード電極１１８が設けられている。アノード電極１１８の材料としては、コンタクト層１１６との間でオーミック性接触を形成し得る材料が用いられる。そのような材料の具体的な例として、Ａｕ（金）や、ＡｕＺｎ（金と亜鉛との合金）、Ｎｉ（ニッケル）等が挙げられる。
【００４７】
一方、基板１０２の裏面（半導体の積層面とは反対側の面）には、カソード電極１２０が設けられている。カソード電極１２０を構成する材料としては、Ａｕや、ＡｕＧｅ（金とゲルマニウムとの合金）等が挙げられる。なお、半導体発光素子１００では、アノード電極１１８が設けられている側の面が光取り出し面となっている。
【００４８】
アノード電極１１８を除くコンタクト層１１６上には、光取り出し面における反射率を低減する反射防止膜が設けられる場合もある。当該反射防止膜は、たとえば、１．２５λの厚さのＳｉＯ２（二酸化シリコン）あるいはＳｉＮｘ（窒化シリコン）等の絶縁膜で構成される。
【００４９】
なお、反射防止膜を形成する場合には、その厚さを、上記のように０．５λの整数倍に０．２５λを加えたものとすることで、当該反射防止膜とコンタクト層１１６との界面で反射される光の位相と、反射防止膜と空気との界面で反射される光の位相が０．５λずれるので、反射防止膜による反射防止効果が最も発揮される。
【００５０】
上記の構成を有する半導体発光素子１００においては、コンタクト層１１６と空気との界面によって上部反射面Ｒ１が構成され、クラッド層１０８とＤＢＲ層１０６との界面によって下部反射面Ｒ２が構成されている。すなわち、発光層１１０は、上部反射面Ｒ１と下部反射面Ｒ２との間に位置しており、これによってＲＣＬＥＤが構成されている。
【００５１】
本実施の形態に係る半導体発光素子１００は、共振器長に相当する上部反射面Ｒ１と下部反射面Ｒ２との間の距離Ｌ（すなわち、上部反射面Ｒ１と下部反射面Ｒ２との間に挟まれる半導体層の層厚の合計）が下記の式（１）を満たすように構成されている。なお、本実施の形態に係る半導体発光素子１００において、上部反射面Ｒ１と下部反射面Ｒ２との間に挟まれる半導体層とは、クラッド層１０８、発光層１１０、クラッド層１１２、アノード層１１４、およびコンタクト層１１６をさす。
【００５２】
Ｌ＝０．２５λ＋０．５ａλ  （但し、ａは正の整数）・・・（１）
すなわち、上部反射面Ｒ１と下部反射面Ｒ２との間の距離Ｌは、自然発光スペクトルのピーク波長λ０に対する共振条件である０．５ａλから０．２５λだけオフセットさせた値に設定されている。本実施の形態では、上部反射面Ｒ１と下部反射面Ｒ２との間に挟まれた半導体層の層厚の合計、すなわち共振器長は、一例として６．２５λ（ａ＝１２）とされている。
【００５３】
先述したように、本実施の形態に係る半導体発光素子１００では、この０．２５λの位相オフセットの付与をアノード層１１４で行っている。なお、位相オフセットを付与する層はアノード層１１４に限られず共振器内の他の層、たとえばクラッド層１１２等で行ってもよい。
【００５４】
つぎに、図５および図６を参照し、本実施の形態に係る半導体発光素子１００において、０．２５λの位相オフセット層（アノード層１１４）を設けている理由について説明する。
【００５５】
図５は、本実施の形態に係る半導体発光素子１００のように位相オフセット層を有さないＭＱＷ構造の半導体発光素子（たとえば、ＲＣＬＥＤ）の、積層方向の厚さに対するＡｌ組成と、定在波強度とを示している。図５において、Ａｌ組成は、一例として０から０．２の範囲で変化する場合を示している。また、定在波ＳＷ０の定在波強度は、定在波の電界強度の振幅の２乗で表している。なお、横軸の厚さは、先述した半導体発光素子の基準波長λ（基準波長の１波長分の長さ）で正規化して示しており、厚さ「０」の位置および厚さ「１」の位置が共振器の端部である。
【００５６】
ここで、一般に、発光層が定在波強度の分布の腹の位置（定在波強度が最大になる位置）にある場合には、共振器内から半導体発光素子の外部への光取り出し効率が高い。逆に、発光層が定在波強度の分布の節の位置（定在波強度が最小になる位置）にある場合には、共振器内から半導体発光素子の外部への光取り出し効率が低くなる。したがって、節の位置に発光層となるＭＱＷを設けると、キャリアは消費されるものの光が取り出されないため、半導体発光素子の注入電流に対する光取り出しの全体の効率が落ちてしまう。
【００５７】
そこで、従来、共振器内に生じる定在波強度の分布における複数の腹の位置の各々にＭＱＷが位置するように、共振器内に複数のＭＱＷを離散的に設ける場合もあった。図５に示す比較例に係る半導体発光素子はそのような半導体発光素子の例を示している。図５に示すように、この半導体発光素子では共振器内の定在波ＳＷ０に２つの腹ＡＮ１、ＡＮ２を有しており、各々の腹に対応させて２つの多重量子井戸構造ＭＱＷ１およびＭＱＷ２が設けられている。このことにより、光取り出し効率の低下が抑制される。また、定在波ＳＷ０の節Ｎ１の位置にはＭＱＷは設けられていない。
【００５８】
一方、高出力化のためにＭＱＷの量子井戸に注入する電流値（キャリア数）を増加させた場合、ＭＱＷの数が少ないとキャリアが量子井戸内に閉じ込められず、キャリアのオーバーフローが発生し、発光効率が低下する。キャリアのオーバーフローを防止するためにはＭＱＷを多数配置する必要があるが、多数のＭＱＷを離散的に配置するためには半導体層全体の膜厚を厚く形成する必要が生じ、そのため半導体発光素子の製造コストが上昇する。また、複数のＭＱＷが空間的に離れて存在するため、それぞれのＭＱＷへのキャリアの注入が不均一となり、その結果発光効率が下がる。
【００５９】
そこで、本実施の形態に係る半導体発光素子１００では、共振器長を０．５λの整数倍から０．２５λだけオフセットさせることにより複数の定在波を発生させ、共振器内の光の強度を均一化している。このことにより、ＭＱＷが連続的に形成されるので、半導体発光素子の半導体層の膜厚がより薄く形成される。図６は、本実施の形態に係る半導体発光素子の定在波強度の一例を示している。
【００６０】
図６の横軸は基準波長λで正規化された厚さを、縦軸は半導体層のＡｌ組成および定在波強度を示している。図６に示す例では、厚さ０および厚さ１．２５で示される共振器端を有する共振器内に、ＳＷ１およびＳＷ１と位相が０．２５λ異なるＳＷ２の２つの定在波が発生しており、定在波ＳＷ１は３つの節Ｎ２、Ｎ３、Ｎ４、および３つの腹ＡＮ３、
ＡＮ４、ＡＮ５を有している。定在波ＳＷ２の節、腹の位置は、定在波ＳＷ１の節、腹の位置と逆の関係になる。すなわち、定在波ＳＷ１の節の位置が定在波ＳＷ２の腹の位置に、定在波ＳＷ１の腹の位置が定在波ＳＷ２の節の位置となる。したがって、厚さ０で示される共振器端には、定在波ＳＷ１の節および定在波ＳＷ２の腹が存在し、厚さ１．２５で示される共振器端には、定在波ＳＷ１の腹および定在波ＳＷ２の節が存在する。
【００６１】
図６に示す本実施の形態に係る半導体発光素子では、共振器内に位相が０．２５λずれた２つの定在波ＳＷ１およびＳＷ２が存在することにより、一方の定在波強度が小さい領域では他方の定在波強度が大きくなり、定在波強度が相互に補完される。したがって、共振器内の定在波強度の分布が均一化される。このことにより、図６に示すように、共振器内にＭＱＷを連続的に形成しても共振器の位置によらず光の取り出し強度が均一化される。その結果、予め定められた厚さのＭＱＷがより薄い膜厚内に配置されるので、半導体層の膜厚の増大を抑制しつつキャリアのオーバーフローが抑制される。また、ＭＱＷにおける量子井戸が密接して存在するので、各量子井戸へのキャリアの注入が均一化される。
【００６２】
本実施の形態に係る半導体発光素子１００では、位相オフセット層（アノード層１１４）を設けることにより、上部反射面Ｒ１と下部反射面Ｒ２との間の距離Ｌ、すなわち共振器長が式（１）を充足するように設定されている。このことにより、上部反射面Ｒ１と下部反射面Ｒ２との間において位相が０．２５λだけ異なる２つのモードの定在波が発生するので、共振器内で発生した光の定在波強度の分布が均一化されつつ、発光層１１０において生成されたピーク波長λ０の光が増幅されて外部に出射される。その結果、発光効率の低下が抑制された半導体発光素子、光源ヘッドおよび画像形成装置が提供される。
【００６３】
［第２の実施の形態］
図７を参照して、本実施の形態に係る半導体発光素子１００ａについて説明する。本実施の形態に係る半導体発光素子１００ａは、半導体発光素子１００における０．２５λ位相をオフセットさせる位相オフセット層の代わりに、０．２５λ位相をシフトさせる位相シフト層を設けた形態である。また、本実施の形態に係る半導体発光素子１００ａも、本発明に係る半導体発光素子をＲＣＬＥＤに適用した形態を例示したものである。したがって、半導体発光素子１００と同じ構成には同一の符号を付し、その説明を省略する。
【００６４】
図７（ａ）は、本実施の形態に係る半導体発光素子１００ａの構成を示す断面図、図７（ｂ）は、半導体発光素子１００ａの積層方向に対するＡｌ組成の変化を示す模式図である。
【００６５】
半導体発光素子１００ａは、図７（ａ）に示すように、下層側から順にｎ型のＧａＡｓ基板１０２、ｎ型のバッファ層１０４、ｎ型のＤＢＲ層１０６、ｎ型のクラッド層１０８、発光層１１０、ｐ型のクラッド層１１２、位相シフト層１２２、ｐ型のアノード層１１４、およびｐ型のコンタクト層１１６を積層して構成される半導体層を有している。これらの各層は、ＡｌｘＧａ１−ｘＡｓ系の半導体により構成されており、たとえばＭＯＣＶＤ法によって積層される。また、ｐ型のコンタクト層１１６の表面には、アノード電極１１８が設けられ、さらに、基板１０２の裏面にはカソード電極１２０が設けられている。
【００６６】
ｎ型のＧａＡｓ基板１０２には、一例としてＳｉがドープされたＧａＡｓ基板を用いている。
ＳｉがドープされたＧａＡｓによって構成されるｎ型のバッファ層１０４の厚さは、一例として０．０４μｍとされている。
【００６７】
ｎ型のＤＢＲ層１０６は、層厚が０．２５λのＳｉがドープされたＡｌ０．９Ｇａ０．１Ａｓによって構成されるｎ型の低屈折率層と、層厚が０．２５λのＳｉがドープされたＡｌ０．２Ｇａ０．８Ａｓによって構成されるｎ型の高屈折率層とを交互に繰り返し積層することにより構成されている。本実施の形態では、上記高屈折率層の合計の層数は１０層とされ、上記低屈折率層の合計の層数は１１層とされている。したがって、本実施の形態におけるＤＢＲ層１０６の低屈折率層と高屈折率層のペア数は１０．５ペアである。
【００６８】
ＳｉがドープされたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成されるｎ型のクラッド層１０８の厚さは、一例として０．２７５μｍとされている。
【００６９】
発光層１１０は、アンドープのＡｌ０．１１Ｇａ０．８９Ａｓによって構成される厚さ８ｎｍの井戸層１１０Ｗと、アンドープのＡｌ０．２１Ｇａ０．７９Ａｓによって構成される厚さ７ｎｍの障壁層１１０Ｂと、を１４層分積層することによって構成されたアンドープのＭＱＷ構造となっている。発光層１１０をこのように構成することにより、発光層１１０から出射される自然発光スペクトルのピーク波長λ０は７８０ｎｍ程度とされている。
【００７０】
ＺｎがドープされたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成されるｐ型のクラッド層１１２の厚さは一例として０．３８μｍとされている。
【００７１】
クラッド層１１２上に設けられた位相シフト層１２２は、Ｚｎがドープされたｐ型のＡｌ０．２Ｇａ０．８Ａｓによって構成される厚さ０．５λの０．５λ層１２２ｂの両側を、Ｚｎがドープされたｐ型のＡｌ０．９Ｇａ０．１Ａｓによって構成される厚さ０．２５λの０．２５λ層１２２ａにより挟んで形成されている。本実施の形態に係る半導体発光素子１００ａでは、この位相シフト層１２２によって共振器内の定在波の位相を０．２５λだけシフトさせることにより共振器長を６．２５λとし、式（１）を充足するようにしている。つまり、本実施の形態に係る半導体発光素子１００ａでは、この位相シフト層１２２を設けることにより、図６に示すような位相の異なる２つの定在波モードを発生させている。
【００７２】
位相シフト層１２２上に形成された、ＺｎがドープされたＡｌ０．３Ｇａ０．７Ａｓによって構成されるｐ型のアノード層１１４の厚さは一例として０．４１８μｍとされている。
【００７３】
アノード層１１４上には、ＺｎがドープされたＧａＡｓによって構成される厚さ０．０３２μｍのｐ型のコンタクト層１１６が設けられている。また、コンタクト層１１６上には、アノード電極１１８が設けられている一方、基板１０２の裏面には、カソード電極１２０が設けられている。
【００７４】
アノード電極１１８を除くコンタクト層１１６上には、光取り出し面における反射率を低減する反射防止膜が設けられる場合もある。当該反射防止膜は、たとえば、１．２５λの厚さのＳｉＯ２あるいはＳｉＮｘ等の絶縁膜で構成される。
【００７５】
上記の構成を有する半導体発光素子１００ａにおいては、コンタクト層１１６と空気との界面によって上部反射面Ｒ１が構成され、クラッド層１０８とＤＢＲ層１０６との界面によって下部反射面Ｒ２が構成されている。すなわち、発光層１１０は、上部反射面Ｒ１と下部反射面Ｒ２との間に位置しており、本実施の形態に係る半導体発光素子１００ａは、上部反射面Ｒ１と下部反射面Ｒ２とによって共振器が構成されるＲＣＬＥＤとなっている。
【００７６】
本実施の形態に係る半導体発光素子１００ａでは、位相シフト層１２２を設けることにより共振器内の定在波の位相を０．２５λだけシフトさせて共振器長を６．２５λとし、
位相が０．２５λ異なる２つのモードの定在波を発生させている。このことにより、共振器内で発生した光の定在波強度の分布が均一化され、発光効率の低下が抑制された半導体発光素子、光源ヘッドおよび画像形成装置が提供される。
【００７７】
［第３の実施の形態］
図８を参照して、本実施の形態に係る半導体発光素子２００について説明する。本実施の形態は、本発明に係る半導体発光素子を、発光サイリスタに適用した形態である。
【００７８】
図８（ａ）は、本実施の形態に係る半導体発光素子２００の構成を示す断面図、図８（ｂ）は、半導体発光素子２００の積層方向に対するＡｌ組成の変化を示す模式図である。
図８（ｂ）においては、先述したように、Ａｌの組成比が大きくなる方向が半導体層の屈折率が下がる方向となっている。
【００７９】
半導体発光素子２００は、図８（ａ）に示すように、下層側から順にｐ型のＧａＡｓ基板２０２、ｐ型のバッファ層２０４、ｐ型のＤＢＲ層２０６、ｎ型のゲート層２０８、発光層２１０、ｐ型のゲート層２１２、ｎ型のバリア層２１４、ｎ型のカソード層２１６、
およびｎ型のコンタクト層２１８を積層して構成される半導体層を有している。これらの各層は、ＡｌｘＧａ１−ｘＡｓ系の半導体により構成されており、たとえばＭＯＣＶＤ法によって積層される。また、ｎ型のコンタクト層２１８の表面にはカソード電極２２０が設けられ、ゲート層２１２の表面にはゲート電極２２２が設けられ、さらに、基板２０２の裏面にはアノード電極２２４が設けられている。
【００８０】
ここで、発光サイリスタとは、たとえばｐｎｐｎ構造を備え、アノード、カソード、およびゲートの３端子を有する３端子デバイスであり、ゲート端子に印加する電圧に応じて発光のオン、オフが制御される。つまり、アノードとカソードとの間に電圧を印加しただけでは発光サイリスタには電流は流れず、一旦ゲートに予め定められたバイアス電圧を印加することによりアノード、カソード間に電流を流す。また、アノード、カソード間に一旦電流が流れるとゲート電極に印加するバイアス電圧を遮断しても発光サイリスタは連続して発光し、発光を停止させる場合には、ゲートに逆の電位のバイアスを印加させる。このように、発光サイリスタは、光スイッチの機能を併せ持つ半導体発光素子である。
【００８１】
図８（ａ）を参照して、本実施の形態に係る基板２０２は、一例としてＺｎがドープされたｐ型のＧａＡｓ基板である。
【００８２】
基板２０２上に形成された、ＧａＡｓによって構成されるｐ型のバッファ層２０４は、
基板２０２とＤＢＲ層２０６との間の格子不整合を緩和して結晶性を良好にするために設けられる。本実施の形態に係るバッファ層２０４には一例としてＣ（カーボン）がドープされ、バッファ層２０４の厚さは一例として０．０４μｍとされている。
【００８３】
バッファ層２０４上に形成されたｐ型のＤＢＲ層２０６は、半導体発光素子２００内での基準波長をλとした場合に、層厚がそれぞれ０．２５λとされかつ屈折率が互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。具体的には、ＤＢＲ層２０６は、ＣがドープされたＡｌ０．９Ｇａ０．１Ａｓによって構成されるｐ型の低屈折率層と、ＣがドープされたＡｌ０．２Ｇａ０．８Ａｓによって構成されるｐ型の高屈折率層と、を交互に繰り返し積層することにより構成されている。本実施の形態では、上記高屈折率層の合計の層数は１０層とされ、上記低屈折率層の合計の層数は１１層とされている。したがって、低屈折率層と高屈折率層のペア数は１０．５ペアである。
【００８４】
なお、上記の基準波長λは、先述したように、自然発光スペクトルのピーク波長をλ０とし、光が半導体層（ここでは、ＡｌＧａＡｓ層）を伝搬する際の屈折率をｎとした場合、λ＝λ０／ｎで表される波長である。
【００８５】
ＤＢＲ層２０６上に積層された、ｎ型のゲート層２０８は、一例としてＳｉがドープされたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成され、厚さは、一例として０．２７５μｍとされている。
【００８６】
ゲート層２０８上に設けられた発光層２１０は、アンドープのＡｌ０．１１Ｇａ０．８９Ａｓによって構成される厚さ８ｎｍの井戸層２１０Ｗと、アンドープのＡｌ０．２１Ｇａ０．７９Ａｓによって構成される厚さ７ｎｍの障壁層２１０Ｂと、を１４層分積層することによって構成されたアンドープのＭＱＷ構造となっている。発光層２１０をこのように構成することで、本実施の形態に係る発光層２１０から出射される光のピーク波長、すなわち自然発光スペクトルのピーク波長λ０が７８０ｎｍ程度とされている。
【００８７】
発光層２１０上に設けられたｐ型のゲート層２１２は、一例として、ＺｎがドープされたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成され、その厚さは一例として０．３８μｍとされている。
【００８８】
ゲート層２１２上に設けられたｎ型のバリア層２１４は、一例としてＡｌ０．６Ｇａ０．４Ａｓによって構成された、いわゆるキャリアバリア層である。バリア層２１４は、アノード電極、カソード電極間に電流を流した際、ｐ型のＤＢＲ層２０６から注入された正孔がｎ型のカソード層２１６にオーバーフローすることを抑制し、キャリアとしての正孔の注入効率を調整する機能を有する。そのため、図８（ｂ）に示すように、バリア層２１４のＡｌ組成は隣り合った層と比較して高い組成と  されている。本実施の形態に係るバリア層２１４は、一例としてＳｉがドープされており、その厚さは０．０６μｍとされている。
【００８９】
バリア層２１４上に設けられたｎ型のカソード層２１６は、一例として、ＳｉがドープされたＡｌ０．３Ｇａ０．７Ａｓによって構成され、その厚さは、一例として０．４１８μｍとされている。本実施の形態に係るカソード層２１６は位相オフセット層としての機能も有し、半導体発光素子２００の内部で発生する光の定在波の位相を０．２５λだけオフセットさせる。
【００９０】
カソード層２１６上に設けられたｎ型のコンタクト層２１８は、一例としてＳｉがドープされたＧａＡｓによって構成され、その厚さは０．０３２μｍとされている。
【００９１】
また、コンタクト層２１８上には、カソード電極２２０が設けられている。カソード電極２２０の材料としては、コンタクト層２１８との間でオーミック性接触を形成し得る材料が用いられる。具体的例としては、Ａｕや、ＡｕＺｎ、Ｎｉ等が挙げられる。
【００９２】
一方、基板２０２の裏面には、アノード電極２２４が設けられている。アノード電極２２４を構成する材料としては、Ａｕや、ＡｕＧｅ等が挙げられる。なお、半導体発光素子２００では、カソード電極２２０が設けられている側の面が光取り出し面となっている。
【００９３】
さらに、ゲート層２１２上にはゲート電極２２２が設けられている。ゲート電極２２２の材料としては、ゲート層２１２との間でオーミック性接触を形成し得る材料が用いられる。具体的例としては、Ａｕや、ＡｕＺｎ、Ｎｉ等が挙げられる。
【００９４】
カソード電極２２０を除くコンタクト層２１８上には、光取り出し面における反射率を低減する反射防止膜が設けられる場合もある。当該反射防止膜は、たとえば、１．２５λの厚さのＳｉＯ２あるいはＳｉＮｘ等の絶縁膜で構成される。
【００９５】
上記の構成を有する半導体発光素子２００においては、コンタクト層２１８と空気との界面によって上部反射面Ｒ１が構成され、ゲート層２０８とＤＢＲ層２０６との界面によって下部反射面Ｒ２が構成されている。すなわち、発光層２１０は、上部反射面Ｒ１と下部反射面Ｒ２との間に位置しており、これによって共振器型の発光サイリスタが構成されている。
【００９６】
本実施の形態に係る半導体発光素子２００は、共振器長に相当する上部反射面Ｒ１と下部反射面Ｒ２との間の距離Ｌ（すなわち、上部反射面Ｒ１と下部反射面Ｒ２との間に挟まれる半導体層の層厚）が上記の式（１）を満たすように構成されている。なお、本実施の形態に係る半導体発光素子２００において、上部反射面Ｒ１と下部反射面Ｒ２との間に挟まれる半導体層とは、ゲート層２０８、発光層２１０、ゲート層２１２、バリア層２１４、カソード層２１６、およびコンタクト層２１８をさす。
【００９７】
さらに、上部反射面Ｒ１と下部反射面Ｒ２との間の距離Ｌは、自然発光スペクトルのピーク波長λ０に対する共振条件である０．５ａλから０．２５λだけオフセットさせた値に設定されている。具体的には、本実施の形態では、上部反射面Ｒ１と下部反射面Ｒ２との間に挟まれた半導体層の層厚は、６．２５λ（ａ＝１２）とされており、上記式（１）が充足されている。
【００９８】
本実施の形態に係る半導体発光素子２００では、この０．２５λの位相オフセットの付与は、先述した位相オフセット層（カソード層２１６）で行っている。なお、位相オフセットを付与する層はカソード層２１６に限られず共振器内の他の層、たとえばゲート層２１２等で行ってもよい。
【００９９】
そして、本実施の形態に係る半導体発光素子２００では、上部反射面Ｒ１と下部反射面Ｒ２との間の距離Ｌが式（１）を充足するように設定されていることにより、上部反射面Ｒ１と下部反射面Ｒ２との間に、位相が０．２５λだけ異なる２つのモードの定在波が発生する。そして、これらの定在波により、発光層２１０において発生したピーク波長λ０の光が増幅されて外部に出射される。これらの２つのモードの定在波により、共振器内で発生した光の定在波強度の分布が均一化され、発光効率の低下が抑制された半導体発光素子、光源ヘッドおよび画像形成装置が提供される。
【０１００】
［第４の実施の形態］
図９を参照して、本実施の形態に係る半導体発光素子２００ａについて説明する。本実施の形態は、本発明に係る半導体発光素子を発光サイリスタに適用した形態であり、半導体発光素子２００の位相オフセット層の代わりに、位相シフト層を設けた形態である。したがって、半導体発光素子２００と同じ構成には同一の符号を付しその説明を省略する。
【０１０１】
図９（ａ）は、本実施の形態に係る半導体発光素子２００ａの構成を示す断面図、図９（ｂ）は、半導体発光素子２００ａの積層方向に対するＡｌ組成の変化を示す模式図である。
【０１０２】
半導体発光素子２００ａは、図９（ａ）に示すように、下層側から順にｐ型のＧａＡｓ基板２０２、ｐ型のバッファ層２０４、ｐ型のＤＢＲ層２０６、ｎ型のゲート層２０８、
発光層２１０、ｐ型のゲート層２１２、ｎ型の位相シフト層２２６、ｎ型のカソード層２１６、およびｎ型のコンタクト層２１８を積層して構成される半導体層を有している。これらの各層は、ＡｌｘＧａ１−ｘＡｓ系の半導体により構成されており、たとえばＭＯＣＶＤ法によって積層される。また、ｎ型のコンタクト層２１８の表面には、カソード電極２２０が設けられ、ゲート層２１２の表面にはゲート電極２２２が設けられ、さらに、基板２０２の裏面にはアノード電極２２４が設けられている。
【０１０３】
基板２０２は、一例としてＺｎがドープされたｐ型のＧａＡｓ基板とされている。
ｐ型のバッファ層２０４は、一例としてＣがドープされたＧａＡｓによって構成され、
その厚さは０．０４μｍとされている。
【０１０４】
ｐ型のＤＢＲ層２０６は、層厚が０．２５λとされ、ＣがドープされたＡｌ０．９Ｇａ０．１Ａｓによって構成されるｐ型の低屈折率層と、層厚が０．２５λとされ、ＣがドープされたＡｌ０．２Ｇａ０．８Ａｓによって構成されるｐ型の高屈折率層と、を交互に繰り返し積層することにより構成されている。本実施の形態では、上記高屈折率層の合計の層数は１０層とされ、上記低屈折率層の合計の層数は１１層とされている。したがって、低屈折率層と高屈折率層のペア数は１０．５ペアである。
【０１０５】
ｎ型のゲート層２０８は、一例としてＳｉがドープされたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成され、その厚さは一例として０．２７５μｍとされている。
【０１０６】
発光層２１０は、アンドープのＡｌ０．１１Ｇａ０．８９Ａｓによって構成される厚さ８ｎｍの井戸層２１０Ｗと、アンドープのＡｌ０．２１Ｇａ０．７９Ａｓによって構成される厚さ７ｎｍの障壁層２１０Ｂと、を１４層分積層することによって構成されたアンドープのＭＱＷ構造となっている。ＭＱＷをこのように構成することにより、本実施の形態に係る発光層２１０から出射される自然発光スペクトルのピーク波長λ０は７８０ｎｍ程度とされている。
【０１０７】
ｐ型のゲート層２１２は、一例として、ＺｎがドープされたＡｌ０．１４３Ｇａ０．８５７Ａｓによって構成され、その厚さは一例として０．３８μｍとされている。
【０１０８】
位相シフト層２２６は、Ｓｉがドープされたｎ型のＡｌ０．２Ｇａ０．８Ａｓによって構成される厚さ０．５λの０．５λ層２２６ｂの両側を、Ｓｉがドープされたｎ型のＡｌ０．９Ｇａ０．１Ａｓによって構成される厚さ０．２５λの０．２５λ層２２６ａにより挟んで構成されている。本実施の形態に係る半導体発光素子２００ａでは、この位相シフト層２２６によって共振器内の定在波の位相を０．２５λだけシフトさせることにより共振器長を６．２５λとし、式（１）を充足するようにしている。つまり、本実施の形態に係る半導体発光素子２００ａでは、この位相シフト層２２６を設けることにより、図６に示すような位相の異なる２つの定在波モードを発生させている。
【０１０９】
ｎ型のカソード層２１６は、一例として、ＳｉがドープされたＡｌ０．３Ｇａ０．７Ａｓによって構成され、その厚さは、一例として０．４１８μｍとされている。
【０１１０】
ｎ型のコンタクト層２１８は、一例としてＳｉがドープされたＧａＡｓによって構成さ、その厚さは０．０３２μｍとされている。
【０１１１】
なお、本実施の形態に係る半導体発光素子２００ｂでは、カソード電極２２０が設けられている側の面が光取り出し面となっている。
【０１１２】
カソード電極２２０を除くコンタクト層２１８上には、光取り出し面における反射率を低減する反射防止膜が設けられる場合もある。当該反射防止膜は、たとえば、１．２５λの厚さのＳｉＯ２あるいはＳｉＮｘ等の絶縁膜で構成される。
【０１１３】
上記の構成を有する半導体発光素子２００ａにおいては、コンタクト層２１８と空気との界面によって上部反射面Ｒ１が構成され、ゲート層２０８とＤＢＲ層２０６との界面によって下部反射面Ｒ２が構成されている。すなわち、発光層２１０は、上部反射面Ｒ１と下部反射面Ｒ２との間に位置しており、これによって共振器型の発光サイリスタが構成されている。
【０１１４】
本実施の形態に係る半導体発光素子２００ａでは、位相シフト層２２６を設けることにより共振器内の定在波の位相を０．２５λだけシフトさせて共振器長を６．２５λとし、
位相が０．２５λ異なる２つのモードの定在波を発生させている。このことにより、共振器内で発生した光の定在波強度の分布が均一化され、発光効率の低下が抑制された半導体発光素子、光源ヘッドおよび画像形成装置が提供される。
【０１１５】
なお、上記各実施の形態では、半導体発光素子としてｐｎｐｎ型の発光サイリスタに適用した形態を例示して説明したが、これに限られず、ｎｐｎｐ型の発光サイリスタに適用した形態としてもよい。
【０１１６】
また、上記各実施の形態では、ＡｌＧａＡｓ系材料を用いた半導体発光素子に適用した形態を例示して説明したが、これに限られず、他の材料系、たとえば、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた半導体発光素子に適用した形態としてもよい。
【０１１７】
また、上記各実施の形態では、上記各実施の形態に係る半導体発光素子を、自己走査型の電子写真式の画像形成装置１０の光源ヘッド１６に適用した形態を例示して説明したがこれに限らず、他の光源ヘッドや他の画像形成装置に適用する形態としてもよい。また、
上記各実施の形態に係る半導体発光素子を、たとえば、スキャナ等、他の装置の光源に適用してもよい。
【符号の説明】
【０１１８】
１０  画像形成装置
１２  感光体
１４  帯電器
１６  光源ヘッド
１８  現像器
２０  転写体
２２  クリーナ
２４  イレーズランプ
２８  用紙
３０  定着器
３０Ａ  加圧ローラ
３０Ｂ  加熱ローラ
５０  発光素子アレイ
５２  実装基板
５４  ロッドレンズアレイ
５６  ハウジング
５８  板バネ
６２  チップ
６４  ホルダー
１００、１００ａ  半導体発光素子
１０２  基板
１０４  バッファ層
１０６  ＤＢＲ層
１０８  クラッド層
１１０  発光層
１１０Ｂ  障壁層
１１０Ｗ  井戸層
１１２  クラッド層
１１４  アノード層
１１６  コンタクト層
１１８  アノード電極
１２０  カソード電極
１２２  位相シフト層
２００、２００ａ  半導体発光素子
２０２  基板
２０４  バッファ層
２０６  ＤＢＲ層
２０８  ゲート層
２１０  発光層
２１２  ゲート層
２１４  バリア層
２１６  カソード層
２１８  コンタクト層
２２０  カソード電極
２２２  ゲート電極
２２４  アノード電極
２２６  位相シフト層
Ｒ１  上部反射面
Ｒ２  下部反射面
【図１】
2016039317.tif 000003
【図２】
2016039317.tif 000004
【図３】
2016039317.tif 000005
【図４】
2016039317.tif 000006
【図５】
2016039317.tif 000007
【図６】
2016039317.tif 000008
【図７】
2016039317.tif 000009
【図８】
2016039317.tif 000010
【図９】
2016039317.tif 000011