(57)【要約】      （修正有）【課題】発振信号の周波数／デューティ比を調整又はテストするときに、電源電圧を安定化させるための時間を抑制しつつ、通常動作時には安定的な発振信号を出力できる発振回路を提供する。【解決手段】基準電圧出力部７は互いに異なる電圧値に設定された複数の基準電圧を切換出力する。電圧電流変換部１３は、基準電圧出力部の基準電圧を、第１電源線１００に与えられる電源電圧ＶＤＤに基づいて電流変換する。出力部２１は、電圧電流変換部の出力電流に応じて発振信号を出力する。第１スイッチ８は基準電圧出力部と電圧電流変換部との間に直列接続され、第２スイッチ９及び第１コンデンサ１１は、第１スイッチ８と電圧電流変換部１３との間のノードＮ２とグランド２３との間に直列接続される。また、第３スイッチ１０及び第２コンデンサ１２は、基準電圧出力部７と第１スイッチ８との間のノードＮ１と第２電源線２３との間に少なくとも一つ以上接続される。【選択図】図２
2016110315.tif 000002
【特許請求の範囲】
【請求項１】
第１電源線（１００）と第２電源線（２３）との間に構成され、
互いに異なる複数の基準電圧を切換出力可能な基準電圧出力部（７）と、
前記基準電圧出力部の基準電圧を前記第１電源線に与えられる電源電圧（ＶＤＤ）に基づいて電流変換する電圧電流変換部（１３）と、
前記電圧電流変換部の出力電流に応じて発振信号を出力する出力部（２１）と、
前記基準電圧出力部と前記電圧電流変換部との間に直列接続された第１スイッチ（８）と、
前記第１スイッチと前記電圧電流変換部との間のノード（Ｎ２）と前記第２電源線との間に直列接続された第２スイッチ（９）及び第１容量要素（１１）と、
前記基準電圧出力部と前記第１スイッチとの間のノード（Ｎ１）と前記第２電源線との間に少なくとも一つ以上だけ直列接続された第３スイッチ（１０）及び第２容量要素（１２）と、を備え、前記第１から第３スイッチが制御部（４）によりオンオフ制御可能でＯＳＣトレーニングが可能に構成され、
通常動作するときには、前記第１から第３スイッチはその何れもオンして前記出力部から発振信号を出力させ、
ＯＳＣトレーニングするときには、
前記第１スイッチ及び第２スイッチがオンしつつ前記第３スイッチがオフし前記基準電圧出力部が基準電圧を切換出力することで前記基準電圧出力部の基準電圧に応じて前記第１容量要素が充放電して前記出力部の発振信号のＯＳＣトレーニングが行われ、当該第１容量要素が充放電した後に前記第１スイッチがオフし前記第３スイッチがオンすることで前記第２容量要素が充電し、前記第２容量要素の充電後に前記第１スイッチがオンして前記通常動作する、ことを特徴とする発振回路。
【請求項２】
前記ＯＳＣトレーニングするときには、
前記第１スイッチがオフし前記第３スイッチがオンすることで前記第２容量要素が充電している間に前記出力部が出力する発振信号の検査を行うことを特徴とする請求項１記載の発振回路。
【請求項３】
第１電源線（１００）と第２電源線（２３）との間に構成され、
互いに異なる複数の基準電圧を切換出力可能な基準電圧出力部（７）と、
前記基準電圧出力部の基準電圧を前記第１電源線に与えられる電源電圧（ＶＤＤ）に基づいて電流変換する電圧電流変換部（１３）と、
前記電圧電流変換部の出力電流に応じて発振信号を出力する出力部（２１）と、
前記基準電圧出力部と前記電圧電流変換部との間に直列接続された第１スイッチ（８）と、
前記第１スイッチと前記電圧電流変換部との間のノード（Ｎ２）と前記第２電源線との間に直列接続された第２スイッチ（９）及び第１容量要素（１１）と、
前記基準電圧出力部と前記第１スイッチとの間のノード（Ｎ１）と前記第２電源線との間に少なくとも一つ以上だけ接続された第３スイッチ（１０）及び第２容量要素（１２）と、を備え、制御部（４）により前記第１から第３スイッチをオンオフ制御可能に構成され、
通常動作するときには前記第１から前記第３スイッチはその何れもオンし、
テストされるときには前記第１スイッチがオンし前記第２スイッチ及び前記第３スイッチがオフし前記出力部が発振信号を正常に出力しているか否かのテスト用の発振信号を出力する、ことを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路に関する。
【背景技術】
【０００２】
この種の発振回路として基準電圧を電源電圧に基づいて電流変換しこの出力電流に応じて発振信号を出力するものがある（例えば、特許文献１参照）。このとき、電圧電流変換時に電源電圧が変動するとジッタ特性が悪化し、出力発振信号の周波数／デューティ比の精度に影響する。このため、電源電圧の電源線（第１電源線相当）の電圧安定化のため外付けのキャパシタを付与することがあるが、大きなキャパシタを付与してしまうと、動作テスト時又は発振信号のＯＳＣトレーニングするときに、電源電圧を安定化させるための時間が伸びてしまうため望ましくない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３０２２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、発振信号のＯＳＣトレーニングするとき又はテストするときに、電源電圧を安定化させるための時間を抑制しつつ、通常動作時には安定的な発振信号を出力できるようにした発振回路を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１、２記載の発明によれば、次のように動作する。基準電圧出力部は互いに異なる電圧値に設定された複数の基準電圧を切換出力する。電圧電流変換部は、基準電圧出力部の基準電圧を第１電源線に与えられる電源電圧に基づいて電流変換する。出力部は、電圧電流変換部の出力電流に応じて発振信号を出力する。第１スイッチは基準電圧出力部と電圧電流変換部との間に直列接続されており、第２スイッチ及び第１容量要素は、第１スイッチと電圧電流変換部との間のノードと第２電源線との間に直列接続されている。また、第３スイッチ及び第２容量要素は、基準電圧出力部と第１スイッチとの間のノードと第２電源線との間に少なくとも一つ以上接続されている。
【０００６】
請求項１記載の発明によれば、発振回路が通常動作するときには第１から第３スイッチが何れもオンし、ＯＳＣトレーニングされるときには、第１スイッチ及び第２スイッチがオンしつつ第３スイッチがオフし基準電圧出力部が基準電圧を切換出力することで当該基準電圧に応じて第１容量要素を充放電して出力部の発振信号のＯＳＣトレーニングが行われる。第１容量要素の充電後に第１スイッチがオフし第３スイッチがオンすることで第２容量要素が充電し、第２容量要素の充電後に第１スイッチをオンして通常動作にしている。すると、ＯＳＣトレーニングするときには、第２容量要素を充電する時間が不要となり、ＯＳＣトレーニング時間を極力抑制できる。また、発振回路が通常動作するときには、電圧電流変換部は基準電圧出力部の基準電圧を第１容量要素及び第２容量要素に充電した状態で電流変換できるため、出力部は、この安定化電流に応じて発振信号を出力でき、安定した発振信号を出力できる。
【０００７】
請求項２記載の発明によれば、発振信号の検査を行うときに第２容量要素を充電できるようになり時間を有効活用できる。
請求項３記載の発明によれば、発振回路を通常動作させるときには第１から第３スイッチの何れもオンし、テストするときには第１スイッチがオンし第２スイッチ及び第３スイッチがオフし、発振信号が正常に出力されているか否かのテスト用の発振信号を出力する。すると、テスト時には、第１容量要素及び第２容量要素を充電する時間が不要となるため、テスト時間を抑制できる。また、発振回路が通常動作するときには、電圧電流変換部は基準電圧出力部の基準電圧を第１容量要素及び第２容量要素に充電した状態で電流変換できるため、出力部は、この安定化電流に応じて発振信号を出力でき、安定した発振信号を出力できる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態のシステムの一例を概略的に示す電気的構成図
【図２】発振回路の内部構成例を概略的に示す電気的構成図
【図３】シンクパルス信号と発振回路のクロック信号との関係の一例を概略的に示すタイミングチャート
【図４】発振回路の発振信号の波形例を概略的に示すタイミングチャート
【図５】各期間の関係を概略的に示す説明図
【図６】第１〜第３スイッチのオンオフ切換状態の一態様を示す説明図（その１）
【図７】第１〜第３スイッチのオンオフ切換状態の一態様を示す説明図（その２）
【図８】第１〜第３スイッチのオンオフ切換状態の一態様を示す説明図（その３）
【図９】第１〜第３スイッチのオンオフ切換状態の一態様を示す説明図（その４）
【図１０】第１〜第３スイッチのオンオフ切換状態の一態様を示す説明図（その５）
【図１１】第２実施形態における第１〜第３スイッチのオンオフ切換状態の一態様を示す説明図
【発明を実施するための形態】
【０００９】
以下、発振回路の幾つかの実施形態について図面を参照しながら説明する。各実施形態間で同一又は類似の構成については同一又は類似の符号を付して第２実施形態以降については必要に応じて説明を省略する。
【００１０】
（第１実施形態）
以下に説明する各実施形態では、図１に示すように、車両用のマスタＥＣＵ（Electronic Control Unit）１に接続されたスレーブ２内の発振回路３に適用した形態について説明する。スレーブ２は、発振回路３、制御部としてのＣＰＵ４、レシーバ５、及び、トランスミッタ６を備え、その一部又は全部が集積回路化されており、ＣＰＵ４は外部のＥＣＵ１から供給されるシンクパルス信号に基づいて、発振回路３が出力するクロック信号（発振信号相当）の周波数を変更制御可能になっている。
【００１１】
図２に示すように、発振回路３は、主に、基準電圧出力部７、第１スイッチ８、第２スイッチ９、第３スイッチ１０、第１コンデンサ（第１容量要素相当）１１、第２コンデンサ（第２容量要素相当）１２、電圧電流変換部１３、カレントミラー回路１４、第１及び第２コンパレータ１５及び１６、第３コンデンサ１７、第４コンデンサ１８、有効／無効切換回路１９、並びに、フリップフロップ回路２０を備える。ここで、カレントミラー回路１４、第１及び第２コンパレータ１５及び１６、第３及び第４コンデンサ１７及び１８、並びに、有効／無効切換回路１９は、出力部２１を構成する。この出力部２１は、電圧電流変換部１３の出力電流に応じて発振信号を出力する。
【００１２】
基準電圧出力部７は、電源端子２２及びグランド（第２電源線相当）２３間に抵抗２４ａ、２４ｂ…２４ｃ及び２４ｄを複数直列接続して構成され、例えばバンドギャップリファレンス回路により出力される高精度な基準電圧ＶＢＧＲを、複数の抵抗２４ａ、２４ｂ…２４ｃ及び２４ｄにより分圧し、スイッチ２５ａ、２５ｂ…２５ｃ及び２５ｄを通じて出力する。スイッチ２５ａ、２５ｂ…２５ｃ及び２５ｄは、その一方が同一ノードＮ１に共通接続され、その他方が隣り合う抵抗２４ａ及び２４ｂ間、…、２４ｃ及び２４ｄ間のノードに接続され、互いに異なる複数の基準電圧を切換出力可能になっている。
【００１３】
第１スイッチ８は、基準電圧出力部７と電圧電流変換部１３との間に直列接続されている。この第１スイッチ８は、基準電圧出力部７と電圧電流変換部１３の入力段容量との間を通電／非通電するためのスイッチであり、電圧電流変換部１３への入力電圧を通電／非通電切換するために用いられる。第１スイッチ８はＣＰＵ４によりオンオフ制御可能に構成されている。
【００１４】
第２スイッチ９及び第１コンデンサ１１は、第１スイッチ８と電圧電流変換部１３との間のノードＮ２とグランド２３との間に直列接続されている。これらの第２スイッチ９及び第１コンデンサ１１は、必要なとき（例えば、通常動作時、ＯＳＣトレーニング時）において、電圧電流変換部１３の入力電圧を安定化するために設けられており、第１コンデンサ１１は数ｐＦ程度の値で設定される。第２スイッチ９はＣＰＵ４によりオンオフ制御可能に構成されている。
【００１５】
第３スイッチ１０及び第２コンデンサ１２は基準電圧出力部７と第１スイッチ８との間のノードＮ１とグランド２３との間に接続されており、電圧電流変換部１３の入力電圧を安定化するために設けられており、第２コンデンサ１２は数ｐＦ程度の値で設定される。
【００１６】
図１に示す例では、第３スイッチ１０及び第２コンデンサ１２は、単位スイッチ３８ａ…３８ｂ及び単位コンデンサ３９ａ…３９ｂをそれぞれ直列接続したものを複数並列接続して構成している。第３スイッチ１０もまたＣＰＵ４によりオンオフ制御可能に構成されている。なお、この第３スイッチ１０及び第２コンデンサ１２は、少なくとも一つ以上、基準電圧出力部７と第１スイッチ８との間のノードＮ２とグランド２３との間に直列接続されていれば良い。
【００１７】
電圧電流変換部１３は、例えばオペアンプ２７、Ｎチャネル型のＭＯＳトランジスタ２８、抵抗２９、を図示形態に組み合わせて構成され、基準電圧出力部７の基準電圧をオペアンプ２７の非反転入力端子に入力し、オペアンプ２７の出力にＭＯＳトランジスタ２８のゲートを接続すると共に、ＭＯＳトランジスタ２８のソースから抵抗２９を介してグランド２３に通電すると共に、抵抗２９の電圧をオペアンプ２７の反転入力端子にフィードバック接続して構成される。これにより、電圧電流変換部１３は、基準電圧出力部７の出力電圧を電流変換出力できる。
【００１８】
電圧電流変換部１３の出力は、カレントミラー回路１４に入力される。カレントミラー回路１４は、例えば、入力トランジスタ３０と、入力トランジスタ３０にカレントミラー接続された第１及び第２の出力トランジスタ３１及び３２とを備える。入力トランジスタ３０と第１出力トランジスタ３１のミラー比は所定の第１値に設定され、入力トランジスタ３０と第２出力トランジスタ３２のミラー比は所定の第２値に設定されている。これらの第１値及び第２値は、互いに同一値に設定されていても異なる値に設定されても良い。
【００１９】
第１出力トランジスタ３１の出力電流は第３コンデンサ１７に入力される。第３コンデンサ１７は第１出力トランジスタ３１の出力電流を充電する。第１コンパレータ１５は、バンドギャップリファレンス電圧ＶＢＧＲと第３コンデンサ１７の充電電圧とを比較し、この比較結果をフリップフロップ回路２０の第１入力端子に出力する。
【００２０】
第２出力トランジスタ３２の出力電流は第４コンデンサ１８に入力される。第４コンデンサ１８は、第２出力トランジスタ３２の出力電流を充電する。第２コンパレータ１６は、バンドギャップリファレンス電圧ＶＢＧＲと第４コンデンサ１８の充電電圧とを比較し、この比較結果をフリップフロップ回路２０の第２入力端子に出力する。
【００２１】
フリップフロップ回路２０は、例えばＲＳフリップフロップにより構成され、第１入力端子（セット端子）に「Ｌ」パルスが入力されると、第１レベル「Ｈ」を出力端子ＯＵＴに出力し続け、第２入力端子（リセット端子）に「Ｌ」パルスが入力されると第２レベル「Ｌ」を出力端子に出力し続ける。
【００２２】
カレントミラー回路１４を構成する第１出力トランジスタ３１、第３コンデンサ１７、及び、第１コンパレータ１５は、第１時間計測部３３として動作する。第２出力トランジスタ３２、第４コンデンサ１８、及び、第２コンパレータ１６は、第２時間計測部３４として動作する。
【００２３】
有効／無効切換回路１９は、例えばＮチャネル型のＭＯＳトランジスタ３５、３６、及びＮＯＴゲート３７を組み合わせて構成され、出力端子ＯＵＴの出力論理レベルに応じて、第３、第４コンデンサ１７、１８の端子を開放／短絡することで、第１時間計測部３３及び第２時間計測部３４の有効／無効を切換える。例えば、出力端子ＯＵＴの出力レベルが第１レベル「Ｈ」のときには、ＭＯＳトランジスタ３５がオンすることで、第３コンデンサ１７の充電電圧が放電され、第１時間計測部３３の動作が無効化される。また同時に、ＭＯＳトランジスタ３６がオフすることで、第４コンデンサ１８の端子間が開放され、第２時間計測部３４の動作が有効化される。
【００２４】
逆に、出力端子ＯＵＴの出力論理レベルが第２レベル「Ｌ」のときには、ＭＯＳトランジスタ３６がオンすることで、第４コンデンサ１８の充電電圧が放電され、第２時間計測部３４の動作が無効化される。また同時に、ＭＯＳトランジスタ３５がオフすることで、第３コンデンサ１７の端子間が開放され、第１時間計測部３３の動作が有効化される。
【００２５】
上記構成の作用について説明する。図３は、通常動作時にマスタＥＣＵ１からスレーブ２に送信されるシンクパルス信号とスレーブ２内の発振回路３のクロック信号との関係をタイミングチャートにより概略的に示している。マスタＥＣＵ１は、スレーブ２に各種コマンドを送信することにより、スレーブ２がこのコマンドに応じた処理を実行するが、マスタＥＣＵ１はこのコマンドを送信するときに、図３に示すシンクパルス信号を所定周期（例えば５００［μｓ］）の間隔で送信する。
【００２６】
スレーブ２は、ＣＰＵ４の内蔵カウンタによりクロック信号のパルスをカウントしながらシンクパルス信号を所定回数（例えば８回）受信すると、この次のシンクパルスを受信するまでの間、ＥＣＵ１から入力されるコマンドをブロックし、次回のシンクパルスを受信する前までＯＳＣトレーニング期間Ｔ２とする（図３の期間Ｔ２参照）。
【００２７】
ＯＳＣトレーニング期間Ｔ２は、発振回路３のクロック信号（発振信号）が所望の周波数で発生するか確認するために設けられる期間となっている。ＣＰＵ４は、ＥＣＵ１から入力されるシンクパルスの間隔、及び、クロック信号のパルスのカウント数を用い、シンクパルス間隔に基づくカウント理論値と実際のカウント数とを比較することで、クロック信号が所望の周波数範囲で発生しているか否かを判定する（図３の期間Ｔ３参照）。
【００２８】
このとき、ＣＰＵ４は、算出される周波数が所定範囲内であれば、そのまま次のマスタＥＣＵ１−スレーブ２間の通信処理に移行するが、算出される周波数が所定範囲外となっていれば、次のマスタＥＣＵ１−スレーブ２間の通信処理に移行する前に、発振回路３の発振周波数を調整することでクロック信号の周波数をより高い精度に調整する。例えばＯＳＣトレーニング前において、クロック信号が目標周波数に対し例えば±５［％］程度の周波数誤差であれば、ＯＳＣトレーニング後には目標周波数に対し例えば±１［％］程度の周波数誤差に調整できる。
【００２９】
以下、発振回路３の通常状態における動作について図４を参照しながら説明する。通常動作中には、出力端子ＯＵＴのレベルが第１レベル「Ｈ」又は第２レベル「Ｌ」の何れかとなっている。このため、有効／無効切換回路１９は、ＭＯＳトランジスタ３５、３６のうち何れか一方をオンし他方をオフする。ここでは、ある時刻ｔ０において、出力端子ＯＵＴが第２レベル「Ｌ」レベルとされており、有効／無効切換回路１９のＭＯＳトランジスタ３６がオンすると共にＭＯＳトランジスタ３５がオフしていることを想定して説明する。このとき、第１時間計測部３３は有効化されており、第２時間計測部３４は無効化されている。
【００３０】
通常動作中には、ＣＰＵ４は、基準電圧出力部７の中のスイッチ２５ａ、２５ｂ…２５ｃ、２５ｄのうち何れか一つをオン制御し（ここでは２５ｃと想定）、その他のスイッチ２５ａ、２５ｂ…２５ｄ（２５ｃ除く）をオフ制御する。すると、基準電圧出力部７は、バンドギャップリファレンス電圧ＶＢＧＲの分圧電圧を出力する。また図６に示すように、ＣＰＵ４は、第１〜第３スイッチ８〜１０の全てをオン制御する。このため、第１コンデンサ１１及び第２コンデンサ１２は、基準電圧出力部７が出力するノードＮ１の電圧を充電する。この電圧は電圧電流変換部１３に入力される。
【００３１】
電圧電流変換部１３は、この入力された基準電圧を電流変換し、電流信号をカレントミラー回路１４に出力する。カレントミラー回路１４は、入力トランジスタ３０と第１出力トランジスタ３１との間のミラー比に応じた定電流について、第１出力トランジスタ３１を通じて第３コンデンサ１７に出力する。ＭＯＳトランジスタ３５がオフしているため、第３コンデンサ１７は定電流を充電する。第１出力トランジスタ３１の出力電流は一定であるため、第３コンデンサ１７の充電電圧は時間経過に伴い第１勾配Ａ１で例えば線形的に上昇する（図４のＴＡ１期間参照）。
【００３２】
また、カレントミラー回路１４は、入力トランジスタ３０及び第２出力トランジスタ３２間のミラー比に応じた電流について、第２出力トランジスタ３２を通じて第４コンデンサ１８に出力するが、ＭＯＳトランジスタ３６がオンしているため、この電流はＭＯＳトランジスタ３６を通じて流れ、第４コンデンサ１８には充電されない。
【００３３】
この期間ＴＡ１中では、第３コンデンサ１７の充電電圧が上昇するが、この充電電圧がバンドギャップリファレンス電圧ＶＢＧＲに達すると、第１コンパレータ１５の出力が反転する。フリップフロップ回路２０は、この第１コンパレータ１５の反転出力レベル「Ｌ」を入力すると、出力を反転することで出力端子ＯＵＴのレベルを反転する。ここでは、出力端子ＯＵＴが第２レベル「Ｌ」から第１レベル「Ｈ」に遷移する（図４のｔ１参照）。
【００３４】
出力端子ＯＵＴのレベルが第１レベル「Ｈ」に遷移すると、ＭＯＳトランジスタ３５がオンしＭＯＳトランジスタ３６がオフする。すると、第３コンデンサ１７の充電電圧がＭＯＳトランジスタ３５を通じて放電され、第１コンパレータ１５の出力は再度第１レベル「Ｈ」に変化する。第３コンデンサ１７の充電電圧が急峻に低下し０Ｖに固定される。このため第１時間計測部３３の動作が無効化される。これと同時に、第４コンデンサ１８の端子間が開放されるため、第４コンデンサ１８はカレントミラー回路１４の第２出力トランジスタ３２を通じて充電開始する。第２出力トランジスタ３２の出力電流は一定であるため、第４コンデンサ１８の充電電圧は時間経過に伴い例えば線形的に上昇する（図４のＴＡ２期間参照）。
【００３５】
この期間ＴＡ２中では第４コンデンサ１８の充電電圧が上昇するが、この充電電圧がバンドギャップリファレンス電圧ＶＢＧＲに達すると、第２コンパレータ１６の出力が反転する。フリップフロップ回路２０は、この第２コンパレータ１６の反転出力レベル「Ｌ」を入力すると、出力を反転することで出力端子ＯＵＴのレベルを反転する。ここでは、出力端子ＯＵＴが、第１レベル「Ｈ」から第２レベル「Ｌ」に遷移する（図４のｔ２参照）。
【００３６】
出力端子ＯＵＴが第２レベル「Ｌ」に遷移すると、ＭＯＳトランジスタ３５がオフしＭＯＳトランジスタ３６がオンする。すると、第４コンデンサ１８の充電電圧がＭＯＳトランジスタ３６を通じて放電され、第２コンパレータ１６の出力は再度「Ｈ」に変化する。第４コンデンサ１８の充電電圧が急峻に低下し０Ｖに固定されるため、第２時間計測部３４の動作が無効化される。これと同時に、第３コンデンサ１７の端子間が開放されるため、第３コンデンサ１７はカレントミラー回路１４の第１出力トランジスタ３１を通じて充電開始する。この動作は前述の期間ＴＡ１中の動作と同様であり、この後、第１時間計測部３３、第２時間計測部３４は、期間ＴＡ１、ＴＡ２の動作を交互に繰り返す。通常状態においてはこのように動作する。この結果、電圧電流変換部１３の入力容量を常に大きくできるため、電圧電流変換部１３の入力電圧を安定化でき、これにより、クロック信号のジッタ発生を抑制できる。
【００３７】
次に、ＯＳＣトレーニング処理動作を説明する。発振回路３は、通常動作中において出力端子ＯＵＴからクロック信号をＣＰＵ４に出力するが、図３に示すように、ＯＳＣトレーニング期間Ｔ２に差しかかると、ＣＰＵ４はシンクパルス信号間隔に基づくカウント理論値と実際のカウント数とを比較することで、クロック信号が所望の周波数範囲で発生しているか否かを判定し、クロック信号の周波数を調整する（図３の期間Ｔ３）。このとき、ＣＰＵ４は第１スイッチ８〜第３スイッチ１０を切換制御し、電圧電流変換部１３の入力容量を変化させる。
【００３８】
通常動作時には、ＣＰＵ４は、第１スイッチ８〜第３スイッチ１０をオン制御しクロックをカウントする（例えば図５のＴａ１期間、図６参照）。ＯＳＣトレーニング時には、まずＣＰＵ４は、出力部２１の発振信号の特性を調整する期間に入る前に、第１スイッチ８及び第２スイッチ９をオン制御し第３スイッチ１０をオフ制御する（図５のＴｂ０期間、図７参照）。このとき、電圧電流変換部１３の入力電圧の入力容量値が通常動作時より少なくなるため、充電時間（例えば充電完了時間）が通常動作時に比較して短くなる。
【００３９】
そしてＣＰＵ４は、第１スイッチ８〜第３スイッチ１０のオンオフ状態を保持したまま、出力部２１が出力する発振信号の周波数を必要に応じて調整制御する（図５のＴｂ前半期間、図８参照）。ＯＳＣトレーニング時において、ＣＰＵ４は、クロック信号が所望の周波数範囲を満たしていないときに、基準電圧出力部７のスイッチ２５ａ〜２５ｄを選択的にオンオフ制御することで基準電圧出力部７の出力電圧を切換出力する。これにより出力部２１が出力するクロック信号の周波数を調整できる。このときオペアンプ２７の非反転入力端子に接続された容量は第１コンデンサ１１の容量値となり、第１及び第２コンデンサ１１及び１２の合成容量値より小さくなる。このため、第１コンデンサ１１が基準電圧出力部７の出力電圧を充放電したときには、電圧電流変換部１３の入力電圧が所定電圧範囲に短時間で落ち着き、この結果、ＯＳＣトレーニング（周波数調整）を短時間で行うことができる。
【００４０】
この後、ＣＰＵ４は第１スイッチ８をオフ制御する（図５のＴｂ後半期間、図９参照）。この結果、オペアンプ２７の非反転入力端子が開放され当該入力電圧が保持される。この後、ＣＰＵ４はクロック信号をカウントする期間（図５のＴａ２期間参照）に入る。このときＣＰＵ４は第３スイッチ１０をオン制御する（図１０参照）。これにより、クロック信号のカウント時間中に第２コンデンサ１２を充電できるようになり時間を有効活用できる。また、ＣＰＵ４は第１スイッチ８がオフしている間に第３スイッチ１０を切換えているため、オペアンプ２７の非反転入力端子の入力電圧の急激な変動を防止できる。
【００４１】
また、例えば所定時間を経過した充電完了後、ＣＰＵ４は、第１スイッチ８をオン制御する（図６参照）。これにより第１スイッチ８〜第３スイッチ１０の制御状態を全てオン状態とすることができ、通常状態に戻すことができる。
【００４２】
＜まとめ＞
例えば電源端子１００（第１電源線）に外付け容量（例えば容量値１μＦ）が付与されておらず、この電源端子１００の電源電圧ＶＤＤを発振回路３の電源として使用すると、オペアンプ２７の入力段と電源端子１００との間に存在する寄生容量の影響が大きくなり、出力部２１が出力するクロック信号のジッタ特性が悪化する虞がある。そこで、電圧電流変換部１３の入力段であるオペアンプ２７の非反転入力端子とグランド（第２電源線）２３との間に例えば数ｐＦ程度の第１コンデンサ（第１容量要素）１１を付加することで、電源端子１００と電圧電流変換部１３の入力段との間の寄生容量の影響を小さくすることができ、クロック信号のジッタの発生を抑制できる。したがって、第１コンデンサ１１を電源端子１００に付与される外付け容量に代えて設ける場合には、発振回路３を集積回路により構成したとしても当該第１コンデンサ１１の容量値を小さく構成でき回路面積を大幅に縮小化できる。
【００４３】
そして、ＣＰＵ４が、ＯＳＣトレーニングするときには、第１スイッチ８及び第２スイッチ９をオン制御しつつ第３スイッチ１０をオフ制御し、第１コンデンサ１１の充電完了後に第１スイッチ８をオフ制御して出力部２１の発振信号のＯＳＣトレーニングを行い、当該ＯＳＣトレーニングしている間に第３スイッチ１０をオン制御することで第２コンデンサ１２に充電し、第２コンデンサ１２の充電後に第１スイッチ８をオン制御して通常動作に戻している。
【００４４】
このため、ＯＳＣトレーニングを行う前に、電圧電流変換部１３の入力容量を少なくすることで当該入力容量の充電時間を低減でき、ＯＳＣトレーニングを早期に開始できる。また、クロック信号のカウント時間Ｔａ中に第２コンデンサ１２を充電できるようになり、時間を有効活用できる。また、第１スイッチ８がオフしている間に第３スイッチ１０がオンに切換えられて第２コンデンサ１２を充電している。このため、その後第１スイッチ８をオンに切換えてもオペアンプ２７の非反転入力端子の入力電圧の急激な変動を防止できる。
【００４５】
例えば、ＯＳＣトレーニングにおいて、第２及び第３スイッチ９及び１０が共にオンされていると、第１及び第２コンデンサ１２及び１３の合成容量がオペアンプ２７の入力容量となるが、電圧電流変換部１３の入力容量が大きくなりすぎる。すると、この入力容量の増加に伴い電圧電流変換部１３の入力電圧安定化時間が長くなり、ＯＳＣトレーニング時の調整時間が伸びやすくなる。したがって、発振特性を調整開始してから内部クロックをカウントするまでの時間が長期化してしまう虞がある。
【００４６】
本実施形態によれば、ＯＳＣトレーニングするときには、ＣＰＵ４がまず第１スイッチ８及び第２スイッチ９をオン制御しつつ第３スイッチ１０をオフ制御し基準電圧出力部７が基準電圧を切換出力して第１コンデンサ１１を充放電することで出力部２１のクロック信号のＯＳＣトレーニングが行われる。その後にＣＰＵ４が第１スイッチ８をオフ制御して第３スイッチ１０をオン制御することで第２コンデンサ１２に充電し、第２コンデンサ１２の充電後に第１スイッチ８をオン制御して通常動作に戻している。このため、ＯＳＣトレーニングを行う前に電圧電流変換部１３の入力容量値を少なくすることができ、当該入力容量の充電時間を低減でき、ＯＳＣトレーニング時間を極力抑制できる。
【００４７】
また、ＣＰＵ４がクロック信号をカウントする時間Ｔａ２中（発振信号の検査中）に第２コンデンサ１２を充電できるようになり時間を有効活用でき、通常動作に戻すときには電圧電流変換部１３の入力容量値を多くでき、安定したクロック信号を出力できる。また、第１スイッチ８がオフしている間に第３スイッチ１０をオンに切換制御しているため、オペアンプ２７の非反転入力端子の入力電圧の急激な変動を防止できる。
【００４８】
（第２実施形態）
図１１は第２実施形態に係る追加説明図を示す。第２実施形態は、テスト時における特徴部分について説明する。図２に示す発振回路３は半導体ウェハを用いて量産され、ウェハテストが行われた後に工場出荷される。本実施形態に示す発振回路３の場合、半導体ウェハに発振回路３が形成された後、電源入力、回路接続、発振出力などが正常になされているかを確認する。このようなテストのうち、例えば発振信号の出力テストを行う場合には、例えばテスト制御部（例えばＣＰＵ４）が基準電圧出力部７のスイッチ２５ａ〜２５ｄを順次オンオフ切換えし、基準電圧出力部７の出力電圧を切換出力し、出力部２１が発振信号を正常出力するか否か、所定の発振周波数となるか否か、を検査項目とする場合がある。テストするときには量産用に大量の回路をテストするため、できる限り効率的に行うことが望ましい。
【００４９】
そこでテストするときには、ＣＰＵ４が第１スイッチ８をオン制御し、第２及び第３スイッチ９及び１０をオフ制御した状態で、出力部２１がテスト用のクロック信号を出力するようにすると良い。この結果、電圧電流変換部１３を構成するオペアンプ２７の入力容量値が最小限となり、基準電圧出力部７の出力電圧を充電する時間がほとんど不要となる。これにより、スイッチ２５ａ〜２５ｄを切換えて基準電圧出力部７の出力基準電圧を変化させてからオペアンプ２７の入力電圧が安定するまでの時間を短縮でき効率的にテストを実行できる。テスト実行後には、テスト制御部（例えばＣＰＵ４）により第１スイッチ８〜第３スイッチ１０をオンした後に出荷すればよい。
本実施形態では、テスト時に効率的に検査できる。また本実施形態では、第１実施形態で説明した図２に示す回路を用いているため、第１実施形態と同一の効果も備える。
【００５０】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
前述の実施形態では、周波数を調整する形態を示したが、デューティ比を調整する形態に適用しても良い。第１容量要素として第１コンデンサ１１、第２容量要素として第２コンデンサ１２を用いて説明したが、例えば集積回路内に構成する場合には半導体基板に生じる寄生容量など様々な容量要素を適用できる。制御部はＣＰＵ４に限られない。各実施形態の構成は、適宜組み合わせて適用できる。電源端子１００に外付け容量を付与する形態に適用しても良い。
【００５１】
前述実施形態に示したＯＳＣトレーニングでは、クロック信号（発振信号）の周波数を調整する形態を示したが、周波数に限られずデューティ比を調整する形態に適用しても良い。この場合、第１時間計測部３３、第２時間計測部３４の特性（例えばコンデンサ１７、１８の容量値）を個別に変更すると良い。
【００５２】
特許請求の範囲に記載した構成要素に符号を対応して付しているが、これは特許請求の範囲内の構成要素と明細書中に記載した構成例との対応関係を理解しやすくするために記載したものであり、請求項に係る発明はこの構成要素に限られるものではない。
【符号の説明】
【００５３】
図面中、３は発振回路、４はＣＰＵ（制御部）、８は第１スイッチ、９は第２スイッチ、１０は第３スイッチ、１１は第１コンデンサ（第１容量要素）、１２は第２コンデンサ（第２容量要素）、１３は電圧電流変換部、２１は出力部、２３はグランド（第２電源線）、１００は電源端子（第１電源線）、Ｎ１、Ｎ２はノード、を示す。
【図１】
2016110315.tif 000003
【図２】
2016110315.tif 000004
【図３】
2016110315.tif 000005
【図４】
2016110315.tif 000006
【図５】
2016110315.tif 000007
【図６】
2016110315.tif 000008
【図７】
2016110315.tif 000009
【図８】
2016110315.tif 000010
【図９】
2016110315.tif 000011
【図１０】
2016110315.tif 000012
【図１１】
2016110315.tif 000013