(57)【要約】【課題】DC-AC変換を行うインバータ回路でPWM制御を行わずその前段の電力制御回路で電圧調整を行うことで出力電圧を安定化する高圧電源装置において、インバータ回路でのスイッチング損失を低減するとともに電源出力のノイズを低減する。【解決手段】プシュプル方式のインバータ回路において、二つのＭＯＳＦＥＴ１２、１３に共振コンデンサ１４、１５を並列接続し、両方のＭＯＳＦＥＴ１２、１３をオフ状態にしたときにＬＣ共振によってドレイン−ソース間電圧の増加、減少が緩やかに行われるようにする。また、駆動部１６は、ＭＯＳＦＥＴのドレイン−ソース間電圧が減少してボディダイオードがオンしている期間に他方のＭＯＳＦＥＴをターンオンする。それによって、ターンオン、ターンオフ共にゼロ電圧スイッチング動作となり、電力損失は抑えられる。また、出力電圧波形は略台形状となるのでノイズも抑制される。【選択図】図１
2016039709.tif 000002
【特許請求の範囲】
【請求項１】
所定の直流電圧を発生する直流電源と、前記直流電源による直流電圧の電圧値を調整する電力制御回路と、前記電力制御回路から供給された直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路と後記整流回路との間の絶縁を保って電力伝送を行う絶縁トランスと、前記絶縁トランスを介して供給された交流電圧を直流電圧に変換する整流回路と、を具備する高圧電源装置において、前記インバータ回路は、
a)前記電力制御回路から直流電圧が印加されるセンタータップで分割された第１、第２の一次巻線と、二次巻線と、から成るインバータトランスと、
b)前記第１、第２の一次巻線にそれぞれ直列に接続された第１、第２のＭＯＳＦＥＴと、
c)前記第１、第２のＭＯＳＦＥＴのドレイン−ソース間にそれぞれ接続された第１、第２の共振コンデンサと、
d)前記第１、第２のＭＯＳＦＥＴを所定のデッドタイムを有して交互にオン動作させる駆動部であって、一方のＭＯＳＦＥＴをターンオフした後、少なくとも前記インバータトランスの一次巻線のインダクタンスと前記絶縁トランスの励磁インダクタンスとを反映した合成インダクタンスと、該一方のＭＯＳＦＥＴに接続されている前記共振コンデンサのキャパシタンスとのＬＣ共振によるドレイン−ソース間電圧の変化に伴って、他方のＭＯＳＦＥＴのボディダイオードが導通したあとのタイミングで、該他方のＭＯＳＦＥＴをターンオンするＭＯＳＦＥＴ駆動部と、
を備えることを特徴とする高圧電源装置。
【請求項２】
請求項１に記載の高圧電源装置であって、
前記インバータトランスの一次巻線と並列に接続された共振インダクタをさらに備え、
前記ＭＯＳＦＥＴ駆動部は、一方のＭＯＳＦＥＴをターンオフした後、前記インバータトランスの一次巻線のインダクタンス、前記絶縁トランスの励磁インダクタンス、及び前記共振インダクタのインダクタンスを合成したインダクタンスと、該一方のＭＯＳＦＥＴに接続されている前記共振コンデンサのキャパシタンスとのＬＣ共振によるドレイン−ソース間電圧の変化に伴って、他方のＭＯＳＦＥＴのボディダイオードが導通したあとのタイミングで、該他方のＭＯＳＦＥＴをターンオンすることを特徴とする高圧電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査電子顕微鏡（ＳＥＭ）や電子線マイクロアナライザ（ＥＰＭＡ）などの電子銃に用いるのに好適な高圧電源装置に関し、さらに詳しくは、スイッチング方式の高圧電源装置において直流電圧を交流電圧に変換するインバータ回路に関する。
【背景技術】
【０００２】
走査電子顕微鏡、電子線マイクロアナライザといった電子ビームを利用した装置では、電子ビームを生成するために熱電界放出型電子銃などの電子銃が用いられる。例えば熱電界放出型電子銃では、フィラメントを加熱したり、サプレッサ（熱電子を抑制するための電極）や引出し電極へ所定の電圧をしたりするために、出力電圧が数kV〜数十kV程度である複数の高圧電源装置が使用されている（特許文献１など参照）。
【０００３】
図８は一般的な電子銃用の高圧電源装置の概略ブロック構成図である。
この高圧電源装置は直流（ＤＣ）−交流（ＡＣ）−直流（ＤＣ）変換を行うスイッチング電源装置であり、商用交流電力に基づいて所定の直流電圧を生成する直流電源１と、直流電圧を交流電圧に変換するインバータ回路３と、該インバータ回路３へ供給する直流電圧を制御する電力制御回路２と、交流電圧を直流電圧に変換する整流回路５と、インバータ回路３と整流回路５との間の電気的絶縁を保ちつつ電力伝送を行う絶縁トランス４と、から構成される。一般的なスイッチング電源装置では、インバータ回路においてパルス幅変調（ＰＷＭ）制御を行うことによって出力電圧の安定化を図るが（特許文献２など参照）、電子銃用高圧電源装置ではより高い安定度が出力電圧に要求される。そのため、インバータ回路３ではパルス幅変調制御を行わずにスイッチング制御のためのパルス幅を一定に維持し、前段の電力制御回路２においてインバータ回路３へ供給する直流電圧の電圧値を調整することによって出力電圧を安定化するようにしている。
【０００４】
図９（ａ）及び（ｂ）はそれぞれ、上述した電子銃用高圧電源装置に使用されている、従来のプッシュプル方式インバータ回路の概略構成の一例である。いずれの構成においても、インバータ回路は、第１のＭＯＳＦＥＴ１２と、第２のＭＯＳＦＥＴ１３と、インバータトランス１１と、ＭＯＳＦＥＴ駆動部２６と、スナバ回路２４、２５、２７と、を備える。
【０００５】
インバータトランス１１は、直列に接続された第１の一次巻線１１ａ及び第２の一次巻線１１ｂと、二次巻線１１ｃと、から成り、第１の一次巻線１１ａと第２の一次巻線１１ｂとの接続点であるセンタータップ１１ｄに、前段の電力制御回路２から所定の直流電圧が印加される。第１のＭＯＳＦＥＴ１２及び第２のＭＯＳＦＥＴ１３はそれぞれ、インバータトランス１１の第１の一次巻線１１ａ及び第２の一次巻線１１ｂと直列に接続され、ＭＯＳＦＥＴ駆動部２６は、第１のＭＯＳＦＥＴ１２と第２のＭＯＳＦＥＴ１３とを交互にオンする。第１のＭＯＳＦＥＴ１２がオンし第２のＭＯＳＦＥＴ１３がオフされるときには、第１の一次巻線１１ａにセンタータップ１１ｄ側から他端側に向かって電流が流れる。また、第２のＭＯＳＦＥＴ１３がオンし第１のＭＯＳＦＥＴ１２がオフされるときには、第２の一次巻線１１ｂにセンタータップ１１ｄ側から他端側に向かって電流が流れる。これによって、インバータトランス１１の二次巻線１１ｃには交互に逆方向に電流が流れ、二次巻線１１ｃの両端には方形波状の交流電圧が誘起される。
【０００６】
上記従来の高圧電源装置におけるインバータ回路では、ＭＯＳＦＥＴ１２、１３のドレイン−ソース間電圧又はドレイン電流がゼロであるか否かとは無関係に該ＭＯＳＦＥＴ１２、１３をターンオン及びターンオフさせる、いわゆるハードスイッチング動作が行われる。そのため、ＭＯＳＦＥＴ１２、１３をターンオン及びターンオフさせるときに比較的大きなサージ電圧が発生し、スイッチング動作に伴うノイズが大きいという問題があった。図９に示したインバータ回路においてスナバ回路を設けない場合のドレイン−ソース間電圧波形の実測例を図１０に示す。図１０において、電圧が一旦立ち上がったあと及び立ち下がったあとの大きな落ち込みや突出は共振現象によるものである。
【０００７】
上記問題を回避するために設けられているのがスナバ回路２４、２５、２７である。図９（ａ）の例では、スナバ回路２４、２５は、ＭＯＳＦＥＴ１２、１３のドレイン−ソース間に並列に接続されたダイオードとコンデンサとの直列回路及び該コンデンサに並列に接続された抵抗を含むＲＣＤスナバ回路であり、インバータトランス１１の漏洩インダクタンスや配線パターンの浮遊インダクタンスに起因し、ＭＯＳＦＥＴ１２、１３をターンオフした瞬間に生じるサージ電圧を抑制する。また、図９（ｂ）の例では、スナバ回路２７は、一次巻線１１ａ、１１ｂと並列に接続された、抵抗とコンデンサとの直列回路であるＲＣスナバ回路であり、このスナバ回路２７によってサージ電圧が抑制される。
【０００８】
また、上述したようなスナバ回路を設ける代わりに、ＭＯＳＦＥＴ１２、１３のスイッチング速度を低下させることによってサージ電圧を抑制する方法が採られる場合もある。
【０００９】
しかしながら、上述した従来のサージ電圧抑制方法ではいずれも、ＭＯＳＦＥＴ１２、１３がターンオンする又はターンオフする際の過渡状態に流れる電流がスナバ回路又はＭＯＳＦＥＴにおいて熱として消費されるため、電力損失が大きいという問題があった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１３−１９１３５３号公報
【特許文献２】特開２００８−２６９０１号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、インバータ回路に含まれるＭＯＳＦＥＴをターンオンする際及びターンオフする際におけるスイッチング動作の安定性とノイズ発生の抑制を図りつつ、無駄な電力損失を抑えて効率的な電力供給を行うことができる高圧電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するためになされた本発明は、所定の直流電圧を発生する直流電源と、前記直流電源による直流電圧の電圧値を調整する電力制御回路と、前記電力制御回路から供給された直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路と後記整流回路との間の絶縁を保って電力伝送を行う絶縁トランスと、前記絶縁トランスを介して供給された交流電圧を直流電圧に変換する整流回路と、を具備する高圧電源装置において、前記インバータ回路は、
a)前記電力制御回路から直流電圧が印加されるセンタータップで分割された第１、第２の一次巻線と、二次巻線と、から成るインバータトランスと、
b)前記第１、第２の一次巻線にそれぞれ直列に接続された第１、第２のＭＯＳＦＥＴと、
c)前記第１、第２のＭＯＳＦＥＴのドレイン−ソース間にそれぞれ接続された第１、第２の共振コンデンサと、
d)前記第１、第２のＭＯＳＦＥＴを所定のデッドタイムを有して交互にオン動作させる駆動部であって、一方のＭＯＳＦＥＴをターンオフした後、少なくとも前記インバータトランスの一次巻線のインダクタンスと前記絶縁トランスの励磁インダクタンスとを反映した合成インダクタンスと、該一方のＭＯＳＦＥＴに接続されている前記共振コンデンサのキャパシタンスとのＬＣ共振によるドレイン−ソース間電圧の変化に伴って、他方のＭＯＳＦＥＴのボディダイオードが導通したあとのタイミングで、該他方のＭＯＳＦＥＴをターンオンするＭＯＳＦＥＴ駆動部と、
を備えることを特徴としている。
【００１３】
本発明に係る高圧電源装置では、インバータ回路ではパルス幅変調制御を行わず、電力制御回路において直流電圧の電圧値を調整することで、出力電圧の調整や安定化を行う。したがって、ＭＯＳＦＥＴ駆動部から第１、第２のＭＯＳＦＥＴに供給される駆動信号のパルス幅は一定である。また、通常、第２のＭＯＳＦＥＴに供給される駆動信号は第１のＭＯＳＦＥＴに供給される駆動信号に対し位相が１８０°だけ遅れた信号である。
【００１４】
本発明に係る高圧電源装置において、例えば第１のＭＯＳＦＥＴがオン状態、第２のＭＯＳＦＥＴがオフ状態であって、第１のＭＯＳＦＥＴのドレイン−ソース間電圧が略ゼロ、第２のＭＯＳＦＥＴのドレイン−ソース間電圧は所定電圧（センタータップへの印加電圧の約２倍）であるときに、ＭＯＳＦＥＴ駆動部が第１のＭＯＳＦＥＴをターンオフしたものとする。このとき、第１のＭＯＳＦＥＴのドレイン−ソース間電圧は瞬間的には増加せず、上記ＬＣ共振によって徐々に増加する。したがって、第１のＭＯＳＦＥＴのターンオフは実質的にゼロ電圧スイッチング動作であるとみなせ、スイッチング損失（電力損失）は殆ど生じない。
【００１５】
第１のＭＯＳＦＥＴがターンオフし、該ＭＯＳＦＥＴのドレイン−ソース間電圧が所定電圧（センタータップへの印加電圧の２倍）まで徐々に増加するのと逆に、第２のＭＯＳＦＥＴのドレイン−ソース間電圧は徐々に低下する。そして、該電圧が或る電圧まで下がると、該ＭＯＳＦＥＴのボディダイオード（寄生ダイオード）がターンオンし、該ＭＯＳＦＥＴのドレイン−ソース間電圧は略−ＶF（ＶF：ボディダイオードの順電圧）となる。通常−ＶFはゼロとみなせる程度の値である。ボディダイオードがターンオンしたあとに、ＭＯＳＦＥＴ駆動部は第２のＭＯＳＦＥＴをターンオンする。上述したように第２のＭＯＳＦＥＴをターンオンする際の該ＭＯＳＦＥＴのドレイン−ソース間電圧はほぼゼロであるので、第２のＭＯＳＦＥＴのターンオンは実質的にゼロ電圧スイッチング動作であるとみなせ、スイッチング損失は殆ど生じない。
【００１６】
そのあと、上述した第１のＭＯＳＦＥＴのターンオフ動作と同様に、第２のＭＯＳＦＥＴのターンオフ動作が行われる。このとき、第２のＭＯＳＦＥＴのドレイン−ソース間電圧は瞬間的には増加せず、ＬＣ共振によって徐々に増加する。したがって、第２のＭＯＳＦＥＴのターンオフも実質的にゼロ電圧スイッチング動作であるとみなせ、スイッチング損失は殆ど生じない。さらに、第１のＭＯＳＦＥＴのドレイン−ソース間電圧が徐々に低下して或る電圧まで下がると、該ＭＯＳＦＥＴのボディダイオードがターンオンするから、該ボディダイオードが導通している期間中に、ＭＯＳＦＥＴ駆動部は第１のＭＯＳＦＥＴをターンオンする。第１のＭＯＳＦＥＴをターンオンする際の該ＭＯＳＦＥＴのドレイン−ソース間電圧はほぼゼロであるので、第１のＭＯＳＦＥＴのターンオンも実質的にゼロ電圧スイッチング動作であるとみなせ、スイッチング損失は殆ど生じない。
【００１７】
このようにして、第１、第２のＭＯＳＦＥＴがターンオンする際、ターンオフする際のいずれにおいてもゼロ電圧スイッチング動作が行われるので、スイッチング損失は殆ど発生しない。また、ゼロ電圧スイッチング動作であることで、ターンオン、ターンオフ時のサージ電圧の発生も抑制される。さらにまた、ＬＣ共振によってＭＯＳＦＥＴのドレイン−ソース間電圧の増加及び低下はいずれも緩やかに行われるので、インバータ回路の出力電圧波形は方形波状ではなく略台形波状となる。そのため、出力電圧に含まれる高調波成分は少なくなり、出力電圧のノイズを抑えることができる。
【００１８】
なお、上記共振コンデンサはＭＯＳＦＥＴの寄生容量を利用できる場合もあるが、通常、こうした寄生容量ではキャパシタンスが小さすぎるため、個別のコンデンサを追加するのが一般的である。
【００１９】
また、本発明に係る高圧電源装置では、前記インバータトランスの一次巻線と並列に接続された共振インダクタをさらに備え、
前記ＭＯＳＦＥＴ駆動部は、一方のＭＯＳＦＥＴをターンオフした後、前記インバータトランスの一次巻線のインダクタンス、前記絶縁トランスの励磁インダクタンス、及び前記共振インダクタのインダクタンスを合成したインダクタンスと、該一方のＭＯＳＦＥＴに接続されている前記共振コンデンサのキャパシタンスとのＬＣ共振によるドレイン−ソース間電圧の変化に伴って、他方のＭＯＳＦＥＴのボディダイオードが導通したあとのタイミングで、該他方のＭＯＳＦＥＴをターンオンする構成としてもよい。
【００２０】
インバータトランスは、所定の電圧比の昇圧を行うために一次巻線と二次巻線との巻数比が決められる等、仕様上の制約が大きく、一次巻線のインダクタンスを自由に設定することができない場合が多い。また、絶縁トランスについても同様に、励磁インダクタンスを自由に設定することができないことがよくある。これに対し、上記構成によれば、インバータトランスの一次巻線のインダクタンス及び絶縁トランスの励磁インダクタンスとは独立にインダクタンスを決めることができる共振インダクタの選択によって、ＬＣ共振の共振周波数を左右する合成インダクタンスを所望の値にすることができる。これにより、本発明に係る高圧電源装置を設計する上での自由度が増す。
【発明の効果】
【００２１】
本発明に係る高圧電源装置によれば、インバータ回路におけるＭＯＳＦＥＴのターンオン、ターンオフをゼロ電圧スイッチング動作として行うことができるので、スイッチング損失が殆ど発生せず、効率良く目的とする高電圧を発生させることができる。また、インバータ回路にスナバ回路を設けることなく、ＭＯＳＦＥＴのターンオン、ターンオフ時のサージ電圧の発生も抑制することができる。また、インバータ回路の出力電圧波形が方形波状ではなく、より正弦波に近い略台形波状となるため、高周波ノイズの少ない出力電圧を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例である高圧電源装置におけるインバータ回路の概略構成図。
【図２】本実施例による高圧電源装置のインバータ回路における電流の流れとＭＯＳＦＥＴの電圧信号波形及び電流信号波形を示す図。
【図３】本実施例による高圧電源装置のインバータ回路においてゼロ電圧スイッチング動作のための二つの条件（条件１、条件２）を共に満足する場合のドレイン−ソース間電圧波形の実測例を示す図。
【図４】本実施例による高圧電源装置のインバータ回路において上記条件１のみを満足する場合のドレイン−ソース間電圧波形の実測例を示す図。
【図５】本実施例による高圧電源装置のインバータ回路において上記条件１、条件２を共に満足しない場合のドレイン−ソース間電圧波形の実測例を示す図。
【図６】本実施例による高圧電源装置のインバータ回路においてＭＯＳＦＥＴオフ時の等価回路。
【図７】本実施例による高圧電源装置のインバータ回路において共振コンデンサＣｒの静電容量を変化させたときのＭＯＳＦＥＴオフ時の共振コンデンサ両端電圧の挙動を示す図。
【図８】一般的な電子銃用高圧電源装置の概略ブロック構成図。
【図９】従来技術によるプッシュプル方式インバータ回路の概略構成図。
【図１０】従来技術によるプッシュプル方式インバータ回路においてスナバ回路がない場合におけるドレイン−ソース間電圧波形の実測例を示す図。
【発明を実施するための形態】
【００２３】
以下、本発明に係る高圧電源装置の一実施例について、添付図面を参照して説明する。本実施例の高圧電源装置の全体構成は図８に示した従来装置と同じであるので説明を省略する。即ち、本実施例の高圧電源装置は、インバータ回路３ではＰＷＭ制御を行わず、その前段の電力制御回路２において電圧値の調整を行うことで出力電圧を調整したりその安定化を図ったりする高圧電源装置である。
【００２４】
図１（ａ）は、本実施例の高圧電源装置におけるプシュプル方式インバータ回路の概略構成図である。図９に示した従来のインバータ回路と同じ構成要素には同じ符号を付している。
図１（ａ）に示すように、このインバータ回路では、第１の一次巻線１１ａに直列に接続されている第１のＭＯＳＦＥＴ１２のドレイン−ソース間に第１の共振コンデンサ１４が接続され、第２の一次巻線１１ｂに直列に接続されている第２のＭＯＳＦＥＴ１３のドレイン−ソース間に第２の共振コンデンサ１５が接続されている。これら共振コンデンサ１４、１５は図９（ａ）に示したスナバ回路２４、２５と同様にＭＯＳＦＥＴ１２、１３のドレイン−ソース間に並列に接続されてはいるが、直接的にサージ電圧を吸収するものではなく機能は相違する。
【００２５】
ＭＯＳＦＥＴ駆動部１６は第１のＭＯＳＦＥＴ１２及び第２のＭＯＳＦＥＴ１３のゲートにそれぞれパルス幅が一定である駆動信号を供給するものであり、両ＭＯＳＦＥＴ１２、１３を適切なデッドタイム（両ＭＯＳＦＥＴ１２、１３が共にオフ状態である期間）をおいて交互にオンさせる。後で詳しく説明するが、こうした駆動によって、インバータトランス１１の二次巻線１１ｃの両端には、方形波状ではなく電圧の立ち上がり及び立ち下がりが緩やかな直線状である略台形波状の交流電圧が誘起される。この交流電圧の振幅は、インバータトランス１１のセンタータップ１１ｄに印加される電圧と、インバータトランス１１の一次巻線１１ａ、１１ｂと二次巻線１１ｃとの巻数比とによって決まる。
【００２６】
図２はこのインバータ回路の動作説明図であって、（ａ）は電流の流れを示す概略図、（ｂ）はＭＯＳＦＥＴのゲート−ソース間電圧Ｖgs波形、ドレイン−ソース間電圧Ｖds波形、及び電流Ｉp波形を示す図である。図２を参照して、第１のＭＯＳＦＥＴ１２がオンしている状態からターンオフし、再び該ＭＯＳＦＥＴ１２がオン状態になるまでの１サイクルの動作をフェーズ毎に説明する。なお、以下の説明において、入力電源とは前段の電力制御回路２のことであり、入力電源による電圧Ｅは電力制御回路２における制御によって変化する該回路２の出力電圧である。また、説明を簡略化するために、必要に応じて、第１のＭＯＳＦＥＴ１２をＱ１、第２のＭＯＳＦＥＴ１３をＱ２、第１の共振コンデンサ１４をＣ１、第２の共振コンデンサ１５をＣ２、第１のＭＯＳＦＥＴ１２に内蔵されているボディダイオード（寄生ダイオード）をＤ１、第２のＭＯＳＦＥＴ１３に内蔵されているボディダイオード（寄生ダイオード）をＤ２、という。
【００２７】
フェーズ[1]：第１のＭＯＳＦＥＴ（Ｑ１）１２はオン状態、第２のＭＯＳＦＥＴ１３はオフ状態であり、入力電源（Ｅ）→インバータトランス１１の一次巻線（Ｎ１）１１ａ→第１のＭＯＳＦＥＴ（Ｑ１）１２→入力電源（Ｅ）、という経路で電流が流れる。また、後述するように、第１のＭＯＳＦＥＴ１２のドレイン−ソース間電圧は略ゼロであり、一方、第２のＭＯＳＦＥＴ１３のドレイン−ソース間電圧は、センタータップ１１ｄにより均分された一次巻線１１ａ、１１ｂの昇圧作用によって、電力制御回路２の出力電圧の２倍である２Ｅとなる。
【００２８】
フェーズ[2]：ＭＯＳＦＥＴ駆動部１６が第１のＭＯＳＦＥＴ（Ｑ１）１２をターンオフすると、ＭＯＳＦＥＴ１２、１３はいずれもオフ状態となり、図２（ａ）に示すように、共振コンデンサ１４、１５が共にインバータトランス１１の一次巻線１１ａ、１１ｂに接続されたＬＣ共振回路が形成される。フェーズ[1]の終了時点（つまりはターンオフの直前の時点）においてインバータトランス１１に蓄えられていた励磁エネルギを原資とし、インバータトランス１１の一次巻線（Ｎ１、Ｎ２）１１ａ、１１ｂ→第１の共振コンデンサ（Ｃ１）１４→第２の共振コンデンサ（Ｃ２）１５→インバータトランス１１の一次巻線（Ｎ１、Ｎ２）１１ａ、１１ｂ、という経路で、ＬＣ共振回路中を電流が流れる。これによって、第１の共振コンデンサ１４は充電され、第２の共振コンデンサ１５は逆に放電される。その結果、第１のＭＯＳＦＥＴ１２のドレイン−ソース間電圧は略直線的に緩やかに上昇する一方、第２のＭＯＳＦＥＴ１３のドレイン−ソース間電圧は緩やかに低下する。
【００２９】
詳しくは後述するが、このときの電圧上昇及び電圧降下の速度は、主として、インバータトランス１１の一次巻線１１ａ、１１ｂのインダクタンスと次段の絶縁トランスの励磁インダクタンスとを合成したインダクタンスと、共振コンデンサ１４、１５のキャパシタンスとによるＬＣ共振の共振周期などに依存し、電圧上昇及び電圧降下が適度に緩やかになるように定められる。このため、第１のＭＯＳＦＥＴ１２のドレイン−ソース間電圧が略ゼロである状態で該ＭＯＳＦＥＴ１２はターンオフされるから、このターンオフ動作はゼロ電圧スイッチング（ＺＶＳ）動作である。
【００３０】
フェーズ[3]：第２のＭＯＳＦＥＴ（Ｑ２）１３のドレイン−ソース間電圧は低下し続け、やがて該ＭＯＳＦＥＴ１３に内蔵されているボディダイオード（Ｄ２）がターンオンする。このとき、ＭＯＳＦＥＴ１２、１３のオン抵抗を無視すると、第１のＭＯＳＦＥＴ（Ｑ１）１２のドレイン−ソース間電圧は２×（Ｅ＋ＶF）、第２のＭＯＳＦＥＴ（Ｑ２）１３のドレイン−ソース間電圧は−ＶFとなる。ここで、ＶFはボディダイオードがオンしたときの順電圧である。ボディダイオード（Ｄ２）がオンすると、第２のＭＯＳＦＥＴ１３のボディダイオード（Ｄ２）→インバータトランス１１の一次巻線（Ｎ２）１１ｂ→入力電源（Ｅ）、という経路で電流が流れ、インバータトランス１１の一次巻線１１ａの漏れインダクタンスに蓄積されているエネルギは保持される。
【００３１】
フェーズ[4]：上述したように第２のＭＯＳＦＥＴ１３に内蔵されたボディダイオード（Ｄ２）がオンしている状態で、ＭＯＳＦＥＴ駆動部１６は該ＭＯＳＦＥＴ（Ｑ２）１３をターンオンする。つまり、フェーズ[2]の開始時点からフェーズ[4]の開始時点までの期間が、二つのＭＯＳＦＥＴ１２、１３が共にオフ状態であるデッドタイムの期間である。第２のＭＯＳＦＥＴ（Ｑ２）１３のドレイン−ソース間電圧がほぼゼロである−ＶFであるときに該ＭＯＳＦＥＴ（Ｑ２）１３はターンオンされるので、このターンオン動作は実質的にゼロ電圧スイッチング動作である。ターンオンしたあとには、第２のＭＯＳＦＥＴ（Ｑ２）１３→インバータトランス１１の一次巻線（Ｎ２）１１ｂ→入力電源（Ｅ）、という経路で電流が流れ、第２のＭＯＳＦＥＴ（Ｑ２）１３のドレイン−ソース間電圧は略ゼロ、第１のＭＯＳＦＥＴ（Ｑ１）１２のドレイン−ソース間電圧は略２Ｅとなり、インバータトランス１１の一次巻線１１ａの漏れインダクタンスに蓄積されているエネルギは保持される。
【００３２】
フェーズ[5]：インバータトランス１１の一次巻線１１ｂに流れる励磁電流が増加してゆくと、やがて第２のＭＯＳＦＥＴ（Ｑ２）１３に流れる電流の方向が反転し、入力電源（Ｅ）→インバータトランス１１の一次巻線（Ｎ２）１１ｂ→第２のＭＯＳＦＥＴ（Ｑ２）１３、という経路で電流が流れる。このときには、第２のＭＯＳＦＥＴ１３のドレイン−ソース間電圧は略ゼロ、第１のＭＯＳＦＥＴ１２のドレイン−ソース間電圧は略２Ｅに維持される。
【００３３】
フェーズ[6]：インバータトランス１１に十分な励磁エネルギが蓄えられると、ＭＯＳＦＥＴ駆動部１６は第２のＭＯＳＦＥＴ（Ｑ２）１３をターンオフする。すると、ＭＯＳＦＥＴ１２、１３はいずれもオフ状態となり、フェーズ[2]と同様に、共振コンデンサ１４、１５が共にインバータトランス１１の一次巻線１１ａ、１１ｂに接続されたＬＣ共振回路が形成される。フェーズ[5]の終了時点でインバータトランス１１に蓄えられていた励磁エネルギを原資とし、インバータトランス１１の一次巻線（Ｎ１、Ｎ２）１１ａ、１１ｂ→第２の共振コンデンサ（Ｃ２）１５→第１の共振コンデンサ（Ｃ１）１４→インバータトランス１１の一次巻線（Ｎ１、Ｎ２）１１ａ、１１ｂ、という経路で電流が流れる。これによって、第２の共振コンデンサ１５は充電され、第１の共振コンデンサ１４は放電される。それにより、第２のＭＯＳＦＥＴ１３のドレイン−ソース間電圧は直線的に緩やかに上昇する一方、第１のＭＯＳＦＥＴ１２のドレイン−ソース間電圧は逆に緩やかに低下する。第２のＭＯＳＦＥＴ１３のドレイン−ソース間電圧が略ゼロである状態で該ＭＯＳＦＥＴ１３はターンオフされるから、このターンオフ動作はゼロ電圧スイッチング（ＺＶＳ）動作である。
【００３４】
フェーズ[7]：第１のＭＯＳＦＥＴ（Ｑ１）１２のドレイン−ソース間電圧は低下し続け、やがて第１のＭＯＳＦＥＴ１２に内蔵されているボディダイオード（Ｄ１）がターンオンする。すると、第１のＭＯＳＦＥＴ１２のボディダイオード（Ｄ１）→インバータトランス１１の一次巻線（Ｎ１）１１ａ→入力電源（Ｅ）、という経路で電流が流れ、ＭＯＳＦＥＴ１２、１３のオン抵抗を無視すると、第２のＭＯＳＦＥＴ（Ｑ２）１３のドレイン−ソース間電圧は２×（Ｅ＋ＶF）、第１のＭＯＳＦＥＴ（Ｑ１）１２のドレイン−ソース間電圧は−ＶFとなる。
【００３５】
フェーズ[8]：上述したように第１のＭＯＳＦＥＴ１２に内蔵されたボディダイオード（Ｄ１）がオンしている状態で、ＭＯＳＦＥＴ駆動部１６は該ＭＯＳＦＥＴ（Ｑ１）１２をターンオンする。つまり、フェーズ[6]の開始時点からフェーズ[8]の開始時点までの期間が、二つのＭＯＳＦＥＴ１２、１３が共にオフ状態であるデッドタイムの期間である。第１のＭＯＳＦＥＴ（Ｑ１）１２のドレイン−ソース間電圧がほぼゼロである−ＶFであるときに該ＭＯＳＦＥＴ（Ｑ１）１２はターンオンされるので、このターンオン動作は実質的にゼロ電圧スイッチング動作である。このとき、第１のＭＯＳＦＥＴ（Ｑ１）１２→インバータトランス１１の一次巻線（Ｎ１）１１ａ→入力電源（Ｅ）という経路で電流が流れる。そして、インバータトランス１１の励磁電流は増加し、やがて第１のＭＯＳＦＥＴ（Ｑ１）１２に流れる電流は反転する。それによりフェーズ[1]に戻る。
【００３６】
以上のように本実施例の高圧電源装置におけるインバータ回路では、共振コンデンサ１４、１５とインバータトランス１１、絶縁トランス４のインダクタンスとによるＬＣ共振を利用して、ＭＯＳＦＥＴ１２、１３のターンオンとターンオフとを共にゼロ電圧スイッチング動作させるが、そのためには次の二つの条件を満足する必要がある。
＜条件１＞  ＭＯＳＦＥＴ１２、１３をターンオフした後、そのＭＯＳＦＥＴ１２、１３のドレイン−ソース間電圧が入力電源の電圧Ｅの２倍に到達すること。
＜条件２＞  一方のＭＯＳＦＥＴ１２又は１３に内蔵されているボディダイオードが導通している間に他方のＭＯＳＦＥＴ１３又は１２をターンオンすること。
【００３７】
上記＜条件１＞、＜条件２＞を共に満たした場合のＭＯＳＦＥＴ１２、１３のドレイン−ソース間電圧波形の実測例を図３（ａ）に示す。図３（ｂ）は二つのＭＯＳＦＥＴ１２、１３のオン・オフタイミングを示す波形図である。一方、＜条件１＞を満たすが＜条件２＞を満たさない場合のＭＯＳＦＥＴ１２、１３のドレイン−ソース間電圧波形の実測例図４に、＜条件１＞、＜条件２＞を共に満たさない場合のＭＯＳＦＥＴ１２、１３のドレイン−ソース間電圧波形を図５に示す。
【００３８】
図３に示した例では、ゼロ電圧スイッチンング動作が実現されており、ターンオン、ターンオフともサージ電圧が発生しない。これに対し、図４及び図５に示した例では、ゼロ電圧スイッチング動作ではなくハードスイッチング動作をしているため、ターンオン時にサージ電圧が発生している。こうした結果から、サージ電圧を抑制するために、＜条件１＞、＜条件２＞が必須条件であることが分かる。
【００３９】
上記インバータ回路において、＜条件２＞はＭＯＳＦＥＴ１２、１３をターンオンするタイミングを調整することによって容易に実現できる。このインバータ回路ではＰＷＭ制御を行わないので駆動信号のパルス幅は一定であり、ターンオンタイミングの調整の自由度も大きい。一方、＜条件１＞を満たすには、用いる素子のパラメータなどを適切に定める必要がある。これについて説明する。
【００４０】
二つのＭＯＳＦＥＴ１２、１３が共にオフした状態での上記インバータ回路の等価回路を図６に示す。ただし、ここではインバータトランス１１の二次巻線１１ｃに流れる電流は無視している。いま、入力電圧をＥ、インバータトランス１１の一次巻線１１ａ、１１ｂのインダクタンスをそれぞれＬp、共振コンデンサ１４、１５（Ｃ１、Ｃ２）のキャパシタンスをそれぞれＣr、ＭＯＳＦＥＴ１２、１３のターンオフ時のインバータトランス１１の一次巻線電流をＩoとすると、共振周期Ｔrと共振コンデンサ１４、１５の両端のピーク電圧Ｖrは次式のようになる。
Ｔr＝２π√{(４Ｌp)(Ｃr／２)}＝２π√(２ＬpＣr)
Ｖr＝Ｅ＋(Ｉo／２)√{(４Ｌp)／(Ｃr／２)}＝Ｅ＋Ｉo√(２Ｌp／Ｃr)
【００４１】
上記等価回路において、インバータトランス１１の一次巻線電流Ｉoとインバータトランス１１の一次巻線１１ａ、１１ｂのインダクタンスＬpを一定とし、共振コンデンサ１４、１５のキャパシタンスＣrを変化させたときの該共振コンデンサ１４、１５の両端電圧のシミュレーション結果の一例を図７に示す。図７において時間＝０はＭＯＳＦＥＴ１２、１３をターンオフした時点であるとみなせる。図７では入力電圧Ｅを４０[Ｖ]と想定しているので、８０[Ｖ]が反対側のＭＯＳＦＥＴのボディダイオードでクランプされる電圧レベルであり、共振コンデンサ１４、１５の両端電圧はこの電圧レベルを超えることが必要である。また、ピーク電圧がこの電圧レベルを超えている期間が、ボディダイオードが導通している期間である。キャパシタンスＣrを大きくしてゆくと、ピーク電圧は徐々に下がる一方、該ピーク電圧が上記電圧レベルを超えている期間が長くなる。
【００４２】
ＭＯＳＦＥＴ１２、１３をターンオフした際のインバータトランス１１の一次巻線電流Ｉoは、ＭＯＳＦＥＴ１２、１３のオン時間をｔonとし、インバータトランス１１の二次巻線電流を無視すると、
Ｉo＝Ｅｔon／２Ｌp
となるから、共振コンデンサ１４、１５の両端間のピーク電圧Ｖrは、
Ｖr＝Ｅ＋Ｅｔon／√(ＬpＣr)
となる。したがって、ＭＯＳＦＥＴ１２、１３をターンオフした後、該ＭＯＳＦＥＴ１２、１３のドレイン−ソース間電圧が２Ｅに到達する条件は次の(1)式となる。
ｔon／√(ＬpＣr)＞１      …(1)
【００４３】
共振コンデンサ１４、１５のキャパシタンスＣrを小さくすると、(1)式を満たすことが容易になる。しかしながら、図７からも明らかなように、キャパシタンスＣrを小さくすると電圧の立ち上がりが速くなるとともに、ＭＯＳＦＥＴをターンオンすることが可能な期間が短くなる。後者はそれほど大きな問題ではないが、前者は問題を生じる。即ち、ＭＯＳＦＥＴをターンオフしたときのドレイン−ソース間電圧の立ち上がりが速すぎると、ターンオフ動作が実質的にゼロ電圧スイッチングでなくなり、スイッチング損失がそれだけ増加する。また、インバータ回路の出力電圧波形が方形波に近づき、高周波ノイズが増加するという問題も生じる。したがって、ターンオフ後のドレイン−ソース間電圧の立ち上がりは或る程度緩やかになるようにする必要がある。また一般に、高圧電源のインバータトランス１１や絶縁トランス４は大きな電圧比の昇圧を行うためにその寄生容量が大きく、二つのＭＯＳＦＥＴが共にオフ状態である期間の電圧の増加が速すぎると、寄生容量への充放電電流が増加し、電力損失が増加するので好ましくない。その点でも、ターンオフ後のドレイン−ソース間電圧の立ち上がりを或る程度緩やかにしておく必要がある。
【００４４】
(1)式を満たすために、キャパシタンスＣrを小さくする代わりにインダクタンスＬpを小さくしてもよいが、一般に、インバータトランス１１の一次巻線１１ａ、１１ｂのインダクタンスや絶縁トランス４の漏れインダクタンスの値は自由に決めることは難しい。そこで、図１（ｂ）に示した変形例のように、インバータトランス１１の一次巻線１１ａ、１１ｂと並列に、共振インダクタ１７を設けるようにしてもよい。これによって、合成インダクタンスを小さくすることができ、(1)式を満たすことでゼロ電圧スイッチング動作のための＜条件１＞を満たすことが容易になる。
【００４５】
また、上記実施例は本発明の一例にすぎず、本発明の趣旨の範囲で適宜変形、修正、追加を行っても本願特許請求の範囲に包含されることは当然である。
例えば、上記実施例では、インバータトランスと絶縁トランスとを別に設けたが、インバータトランスにおいて一次巻線と二次巻線との電気的絶縁性を確保することができる場合には、それらを一つにまとめた構成としても構わない。
また、本発明に係る高圧電源装置は電子銃用の電源装置として有用であるが、用途はこれに限るものではなく、インバータ回路ではＰＷＭ制御を行わず、その前段の電力制御回路における電圧の制御によって出力電圧を調整可能な各種電源装置に適用することができる。
【符号の説明】
【００４６】
１…直流電源
２…電力制御回路
３…インバータ回路
４…絶縁トランス
５…整流回路
１１…インバータトランス
１１ａ、１１ｂ…一次巻線
１１ｃ…二次巻線
１１ｄ…センタータップ
１２…第１のＭＯＳＦＥＴ
１３…第２のＭＯＳＦＥＴ
１４…第１の共振コンデンサ
１５…第２の共振コンデンサ
１６…ＭＯＳＦＥＴ駆動部
１７…共振インダクタ
【図１】
2016039709.tif 000003
【図２】
2016039709.tif 000004
【図３】
2016039709.tif 000005
【図４】
2016039709.tif 000006
【図５】
2016039709.tif 000007
【図６】
2016039709.tif 000008
【図７】
2016039709.tif 000009
【図８】
2016039709.tif 000010
【図９】
2016039709.tif 000011
【図１０】
2016039709.tif 000012