(57)【要約】【課題】良品判別の精度を高めることができる半導体装置を得る。【解決手段】半導体装置は、基板電圧を変更可能に構成されたトランジスタを含むフリップフロップを複数有し、モード切替信号に基づいて、複数のフリップフロップがシフトレジスタとして動作する第１のモードと、第１のモードとは異なる第２のモードとの間で切り替え可能に構成されたフリップフロップ部と、モード切替信号に基づいて、基板電圧を生成する制御部とを備える。【選択図】図１
2016035947.tif 000002
【特許請求の範囲】
【請求項１】
基板電圧を変更可能に構成されたトランジスタを含むフリップフロップを複数有し、モード切替信号に基づいて、複数の前記フリップフロップがシフトレジスタとして動作する第１のモードと、前記第１のモードとは異なる第２のモードとの間で切り替え可能に構成されたフリップフロップ部と、
前記モード切替信号に基づいて、前記基板電圧を生成する制御部と
を備えた半導体装置。
【請求項２】
複数の前記フリップフロップは、クロック信号に基づいて動作し、
前記制御部は、さらに、前記基板電圧に基づいて前記クロック信号を生成する
請求項１に記載の半導体装置。
【請求項３】
前記制御部は、前記第１のモードから前記第２のモードへ切り替わった後に、前記基板電圧を変更するとともに前記クロック信号の生成を停止し、前記基板電圧が収束してから前記クロック信号の生成を再開する
請求項２に記載の半導体装置。
【請求項４】
前記制御部は、前記クロック信号の生成を再開することにより単一のクロックパルスを生成し、その後に前記基板電圧を再度変更する
請求項３に記載の半導体装置。
【請求項５】
各フリップフロップは、前記トランジスタを複数有し、
各フリップフロップの複数の前記トランジスタは、Ｎ型の前記トランジスタと、Ｐ型の前記トランジスタを含み、
前記制御部は、
前記第１のモードから前記第２のモードへ切り替わった後に、前記Ｎ型のトランジスタの基板電圧を第１の電圧から第２の電圧に変化させるとともに、前記Ｐ型のトランジスタの基板電圧を第３の電圧から第４の電圧に変化させ、
前記単一のクロックパルスを生成した後に、前記Ｎ型のトランジスタの基板電圧を前記第２の電圧から前記第１の電圧に変化させるとともに、前記Ｐ型のトランジスタの基板電圧を前記第４の電圧から前記第３の電圧に変化させる
請求項４に記載の半導体装置。
【請求項６】
前記第１の電圧は、前記第２の電圧より高く、
前記第３の電圧は、前記第４の電圧より低い
請求項５に記載の半導体装置。
【請求項７】
前記第１の電圧は、前記第２の電圧より低く、
前記第３の電圧は、前記第４の電圧より高い
請求項５に記載の半導体装置。
【請求項８】
前記第２の電圧は、接地電圧と同じ電圧であり、
前記第４の電圧は、電源電圧と同じ電圧である
請求項５に記載の半導体装置。
【請求項９】
温度センサをさらに備え、
前記制御部は、前記モード切替信号に加え、前記温度センサの検出結果にも基づいて、前記基板電圧を生成する
請求項１に記載の半導体装置。
【請求項１０】
前記制御部は、前記温度センサが検出した温度が所定の温度よりも高い場合に、前記モード切替信号に基づいて前記基板電圧を生成する
請求項９に記載の半導体装置。
【請求項１１】
前記制御部は、前記基板電圧を生成するチャージポンプ回路またはレギュレータ回路を有する
請求項１に記載の半導体装置。
【請求項１２】
基板電圧を変更可能に構成されたトランジスタを含むフリップフロップを複数有し、モード切替信号に基づいて、複数の前記フリップフロップがシフトレジスタとして動作する第１のモードと、前記第１のモードとは異なる第２のモードとの間で切り替え可能に構成されたフリップフロップ部と、
前記モード切替信号に基づいて、前記基板電圧を生成する制御部と
を備えたモジュール。
【請求項１３】
テストパターンのトグル率を算出し、
被検査デバイスにモード切替信号を供給して、前記被検査デバイスにおける複数のフリップフロップがシフトレジスタとして動作する第１のモードに設定し、
前記モード切替信号および前記トグル率の算出結果に基づいて、前記複数のフリップフロップに含まれる各トランジスタの基板電圧を生成し、
前記複数のフリップフロップに前記テストパターンを供給する
テスト方法。
【請求項１４】
前記トグル率が所定の値よりも高い場合に、前記モード切替信号に基づいて前記基板電圧を生成する
請求項１３に記載のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、スキャンテストを行うことができるように構成された半導体装置およびモジュール、ならびにテスト方法に関する。
【背景技術】
【０００２】
半導体装置は、一般に、良品判別検査の後に出荷される。デジタル回路の良品判別検査では、しばしばスキャンテストが行われる。スキャンテストでは、デジタル回路に含まれる複数の組み合わせ回路ブロックのそれぞれに対して入力パターンを設定する。そして、各組み合わせ回路ブロックの出力パターンと期待されるパターンとを比較する。このように、組み合わせ回路ブロック単位でテストを行うことにより、大規模なデジタル回路でも、容易にテストを行うことができるようになっている。
【０００３】
ところで、半導体装置には、しばしばトランジスタの基板バイアス電圧を制御するものがある（特許文献１，２）。これにより、例えば、トランジスタのリーク電流を低減することにより消費電力を低減し、あるいは、低い電源電圧でも回路を動作させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３５１６１号公報
【特許文献２】国際公開第２００８／１２０３４７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スキャンテストでは、正確に良品判別が行われることが望まれ、良品判別の精度のさらなる向上が期待されている。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、良品判別の精度を高めることができる半導体装置、モジュール、およびテスト方法を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の半導体装置は、フリップフロップ部と、制御部とを備えている。フリップフロップは、基板電圧を変更可能に構成されたトランジスタを含むフリップフロップを複数有し、モード切替信号に基づいて、複数のフリップフロップがシフトレジスタとして動作する第１のモードと、第１のモードとは異なる第２のモードとの間で切り替え可能に構成されたものである。制御部は、モード切替信号に基づいて、基板電圧を生成するものである。
【０００８】
本開示のモジュールは、フリップフロップ部と、制御部とを備えている。フリップフロップは、基板電圧を変更可能に構成されたトランジスタを含むフリップフロップを複数有し、モード切替信号に基づいて、複数のフリップフロップがシフトレジスタとして動作する第１のモードと、第１のモードとは異なる第２のモードとの間で切り替え可能に構成されたものである。制御部は、モード切替信号に基づいて、基板電圧を生成するものである。
【０００９】
本開示のテスト方法は、テストパターンのトグル率を算出し、被検査デバイスにモード切替信号を供給して、前記被検査デバイスにおける複数のフリップフロップがシフトレジスタとして動作する第１のモードに設定し、モード切替信号およびトグル率の算出結果に基づいて、複数のフリップフロップに含まれる各トランジスタの基板電圧を生成し、複数のフリップフロップにテストパターンを供給するものである。
【００１０】
本開示の半導体装置およびモジュールでは、モード切替信号に基づいて、フリップフロップ部の動作モードが切り替えられる。そして、フリップフロップ部のトランジスタの基板電圧が、モード切替信号に基づいて生成される。
【００１１】
本開示のテスト方法では、被検査デバイスにおいて、シフトレジスタとして動作する複数のフリップフロップにテストパターンが供給される。複数のフリップフロップに含まれる各トランジスタの基板電圧は、モード切替信号およびテストパターンのトグル率の算出結果に基づいて生成される。
【発明の効果】
【００１２】
本開示の半導体装置およびモジュールによれば、モード切替信号に基づいて、フリップフロップ部の各トランジスタの基板電圧を生成したので、良品判別の精度を高めることができる。
【００１３】
本開示のテスト方法によれば、モード切替信号およびトグル率の算出結果に基づいて、フリップフロップ部の各トランジスタの基板電圧を生成したので、良品判別の精度を高めることができる。
【００１４】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【００１５】
【図１】本開示の第１の実施の形態に係るテストシステムの一構成例を表すブロック図である。
【図２】図１に示したフリップフロップ部の一構成例を表す回路図である。
【図３】インバータの一構成例を表す回路図である。
【図４】図１に示した制御回路の一構成例を表す回路図である。
【図５】図１に示した電圧生成回路の一動作例を表す表である。
【図６】図１に示したテストシステムの一動作例を表すフローチャートである。
【図７】図１に示したテストシステムの一動作例を表すタイミング波形図である。
【図８】第１の実施の形態の変形例に係るテストシステムの一構成例を表すブロック図である。
【図９】第１の実施の形態の他の変形例に係るテストシステムの一構成例を表すブロック図である。
【図１０】第２の実施の形態に係るテストシステムの一構成例を表すブロック図である。
【図１１】図１０に示した制御回路の一構成例を表す回路図である。
【図１２】図１０に示したテストシステムの一動作例を表すタイミング波形図である。
【図１３】第３の実施の形態に係るテストシステムの一構成例を表すブロック図である。
【図１４】図１３に示した制御回路の一構成例を表す回路図である。
【図１５】図１３に示した電圧生成回路の一動作例を表す表である。
【図１６】第４の実施の形態に係るテストシステムの一構成例を表すブロック図である。
【図１７】図１６に示した制御回路の一構成例を表す回路図である。
【図１８】図１６に示したテストシステムの一動作例を表すフローチャートである。
【発明を実施するための形態】
【００１６】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
【００１７】
＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係るテストシステムの一構成例を表すものである。テストシステム１は、被検査デバイスに対してスキャンテストを行うものである。テストシステム１は、テスタ７と、被検査デバイスとしての半導体装置１０とを備えている。
【００１８】
テスタ７は、半導体装置１０を検査する装置である。テスタ７は、この例では、半導体装置１０に対して電源電圧ＶＤＤおよび接地電圧ＶＳＳを供給し、半導体装置１０に対して、例えば、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬ、スキャンイネーブル信号ＳＥ、クロック信号ＴＣＫ、スキャンイン信号ＳＩなどの様々な信号を供給する。また、テスタ７は、半導体装置１０から、例えばスキャンアウト信号ＳＯなどの様々な信号を受け取る。そして、テスタ７は、半導体装置１０から出力される信号と期待される信号とを比較することにより、半導体装置１０が良品であるか否かを検査するようになっている。
【００１９】
半導体装置１０は、スキャンテストを行うことにより、評価の容易化を図るように構成されたものである。半導体装置１０は、ウエハにおける一区画であってもよいし、チップがパッケージ組み立てされたものであってもよい。半導体装置１０は、組み合わせ回路部２０（１）〜２０（Ｎ）と、フリップフロップ部３０（１）〜３０（Ｎ−１）と、制御回路４０と、電圧生成回路１１とを備えている。
【００２０】
組み合わせ回路部２０（１）〜２０（Ｎ）のそれぞれは、いわゆる組み合わせ回路により構成されるものである。この組み合わせ回路は、そのときに入力されている信号だけで出力信号が一意的に定まる回路である。この例では、組み合わせ回路部２０（１）〜２０（Ｎ）は、それぞれ、複数の信号が入力され、それらの信号に基づいて複数の信号を生成して出力するようになっている。具体的には、例えば、組み合わせ回路部２０（１）は、外部（この例ではテスタ７）から供給された複数の信号に基づいてＭ個の出力信号ＤＩ（１）〜ＤＩ（Ｍ）を生成してフリップフロップ部３０（１）に供給する。また、組み合わせ回路部２０（２）は、フリップフロップ部３０（１）から供給されたＭ個の信号ＤＯ（１）〜ＤＯ（Ｍ）に基づいて複数の信号を生成してフリップフロップ部３０（２）に供給する。組み合わせ回路部２０（３）〜２０（Ｎ−１）についても同様である。そして、組み合わせ回路部２０（Ｎ）は、フリップフロップ部３０（Ｎ−１）から供給された複数の信号に基づいて複数の信号を生成して外部（この例ではテスタ７）に供給するようになっている。このように、半導体装置１０では、組み合わせ回路部２０（１）〜２０（Ｎ）と、フリップフロップ部３０（１）〜３０（Ｎ−１）とが、交互に配置されている。以下、組み合わせ回路部２０（１）〜２０（Ｎ）のうちの任意の１つを指し示すものとして、組み合わせ回路部２０を適宜用いる。
【００２１】
フリップフロップ部３０（１）〜３０（Ｎ−１）のそれぞれは、スキャンイネーブル信号ＳＥに応じて異なる動作を行うものである。具体的には、後述するように、フリップフロップ部３０（１）〜３０（Ｎ−１）のそれぞれは、スキャンイネーブル信号ＳＥが“０”である場合には、前段の組み合わせ回路部２０から供給された複数の信号を、クロック信号ＣＫに基づいてサンプリングする。また、フリップフロップ部３０（１）〜３０（Ｎ−１）のそれぞれは、スキャンイネーブル信号ＳＥが“１”である場合には、シフトレジスタとして動作する。このスキャンイネーブル信号ＳＥは、スキャンテストにおいて、“０”または“１”に選択的に設定される。また、スキャンイネーブル信号ＳＥは、半導体装置１０が製品として使用される場合（通常動作時）には、“０”に設定されるようになっている。
【００２２】
以下に、フリップフロップ部３０（１）について詳細に説明する。フリップフロップ部３０（１）には、テスタ７から、スキャンイン信号ＳＩ、スキャンイネーブル信号ＳＥ、およびクロック信号ＴＣＫが供給される。また、フリップフロップ部３０（１）には、前段の組み合わせ回路部２０（１）からＭ個の信号ＤＩ（１）〜ＤＩ（Ｍ）が供給される。また、フリップフロップ部３０（１）は、Ｍ個の信号ＤＯ（１）〜ＤＯ（Ｍ）を生成して次段の組み合わせ回路部２０（２）に供給するとともに、信号Ｓ（１）を生成してフリップフロップ部３０（２）に供給する。なお、フリップフロップ部３０（２）〜３０（Ｎ−１）についても同様である。フリップフロップ部３０（２）は、フリップフロップ部３０（１）から信号Ｓ（１）が供給され、また、信号Ｓ（２）を生成してフリップフロップ部３０（３）に供給する。また、フリップフロップ部３０（Ｎ−１）は、フリップフロップ部３０（Ｎ−２）から信号Ｓ（Ｎ−２）が供給され、また、スキャンアウト信号ＳＯを生成してテスタ７に供給する。
【００２３】
図２は、フリップフロップ部３０（１）の一構成例を表すものである。フリップフロップ部３０（１）は、セレクタ３１（１）〜３１（Ｍ）と、フリップフロップ３２（１）〜３２（Ｍ）とを有するものである。セレクタ３１（１）〜３１（Ｍ）とフリップフロップ３２（１）〜３２（Ｍ）は、Ｍ個の信号ＤＩ（１）〜ＤＩ（Ｍ）に対応して設けられている。
【００２４】
セレクタ３１（１）〜３１（Ｍ）のそれぞれは、スキャンイネーブル信号ＳＥに基づいて、第１の入力端子に入力された信号および第２の入力端子に入力された信号のうちの一方を選択して、その選択した信号を出力するものである。
【００２５】
フリップフロップ３２（１）〜３２（Ｍ）のそれぞれは、Ｄ型フリップフロップであり、クロック信号ＣＫの立ち上がりで、データ入力端子Ｄに入力された信号をサンプリングして、そのサンプリング結果を出力端子Ｑから出力するものである。
【００２６】
具体的には、セレクタ３１（１）の第１の入力端子には信号ＤＩ（１）が供給され、第２の入力端子にはスキャンイン信号ＳＩが供給され、出力端子はフリップフロップ３２（１）のデータ入力端子Ｄに接続されている。フリップフロップ３２（１）のデータ入力端子Ｄはセレクタ３１（１）の出力端子に接続され、フリップフロップ３２（１）は信号ＤＯ（１）を出力端子Ｑから出力する。セレクタ３１（２）の第１の入力端子には信号ＤＩ（２）が供給され、第２の入力端子には信号ＤＯ（１）が供給され、出力端子はフリップフロップ３２（２）のデータ入力端子Ｄに接続されている。フリップフロップ３２（２）のデータ入力端子Ｄはセレクタ３１（２）の出力端子に接続され、フリップフロップ３２（２）は信号ＤＯ（２）を出力端子Ｑから出力する。セレクタ３１（３）〜３１（Ｍ）、およびフリップフロップ３２（３）〜３２（Ｍ−１）についても同様である。そして、フリップフロップ３２（Ｍ）は信号ＤＯ（Ｍ）を出力端子Ｑから出力するとともに、この信号ＤＯ（Ｍ）を信号Ｓ（１）としてフリップフロップ部３０（２）に供給するようになっている。
【００２７】
この構成により、フリップフロップ部３０（１）は、スキャンイネーブル信号ＳＥが“０”である場合には、前段の組み合わせ回路部２０（１）から供給された複数の信号ＤＩ（１）〜ＤＩ（Ｍ）をそれぞれサンプリングする（スキャンキャプチャ動作）。具体的には、スキャンイネーブル信号ＳＥが“０”である場合には、セレクタ３１（１）〜３１（Ｍ）のそれぞれは、２つの入力信号のうち第１の入力端子に入力された信号を選択して出力する。すなわち、セレクタ３１（１）〜３１（Ｍ）は、信号ＤＩ（１）〜ＤＩ（Ｍ）をフリップフロップ３２（１）〜３２（Ｍ）にそれぞれ供給する。そして、フリップフロップ３２（１）〜３２（Ｍ）は、クロック信号ＣＫの立ち上がりで、セレクタ３１（１）〜３１（Ｍ）の出力信号（信号ＤＩ（１）〜ＤＩ（Ｍ））をそれぞれサンプリングするようになっている。
【００２８】
また、フリップフロップ部３０（１）は、スキャンイネーブル信号ＳＥが“１”である場合には、Ｍ個のフリップフロップ３２（１）〜３２（Ｍ）からなるシフトレジスタとして機能する（スキャンシフト動作）。具体的には、スキャンイネーブル信号ＳＥが“１”である場合には、セレクタ３１（１）〜３１（Ｍ）のそれぞれは、２つの入力信号のうちの第２の入力端子に入力された信号を選択して出力する。よって、例えば、セレクタ３１（１）はスキャンイン信号ＳＩをフリップフロップ３２（１）に供給し、フリップフロップ３２（１）はクロック信号ＣＫの立ち上がりでセレクタ３１（１）の出力信号（スキャンイン信号ＳＩ）をサンプリングして、そのサンプリング結果を信号ＤＯ（１）として出力する。また、セレクタ３１（２）は信号ＤＯ（１）をフリップフロップ３２（２）に供給し、フリップフロップ３２（２）はクロック信号ＣＫの立ち上がりでセレクタ３１（２）の出力信号（信号ＤＯ（１））をサンプリングして、そのサンプリング結果を信号ＤＯ（２）として出力する。セレクタ３１（３）〜３１（Ｍ）、およびフリップフロップ３２（３）〜３２（Ｍ）についても同様である。そして、フリップフロップ部３０（１）は、信号ＤＯ（Ｍ）を信号Ｓ（１）としてフリップフロップ部３０（２）に供給するようになっている。
【００２９】
組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）は、この例では、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路により構成されている。すなわち、これらの回路は、ＮチャネルのＭＯＳ型トランジスタと、ＰチャネルのＭＯＳ型トランジスタとを有している。そして、これらのトランジスタは、基板バイアス電圧を変更できるように構成されている。以下に、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）に含まれる回路として、インバータ３９を例に挙げて説明する。
【００３０】
図３は、インバータ３９の一構成例を表すものである。インバータ３９は、入力信号ＩＮを反転して、信号ＯＵＴとして出力するものである。インバータ３９は、ＮチャネルのトランジスタＭＮと、ＰチャネルのトランジスタＭＰとを有している。トランジスタＭＮのゲートはトランジスタＭＰのゲートに接続され、ドレインはトランジスタＭＰのドレインに接続され、ソースには接地電圧ＶＳＳが供給され、基板端子には基板バイアス電圧Ｖｂｎが供給される。トランジスタＭＰのゲートはトランジスタＭＮのゲートに接続され、ドレインはトランジスタＭＮのドレインに接続され、ソースには電源電圧ＶＤＤが供給され、基板端子には基板バイアス電圧Ｖｂｐが供給される。
【００３１】
このように、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）では、トランジスタの基板バイアス電圧を変更することができる。これにより、各トランジスタのしきい値電圧を変更することができる。具体的には、Ｐチャネルのトランジスタでは、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤよりも低くするほど、しきい値電圧の絶対値を低くすることができる。また、Ｎチャネルのトランジスタでは、基板バイアス電圧Ｖｂｎを接地電圧ＶＳＳよりも高くするほど、しきい値電圧を低くすることができる。これにより、半導体装置１０では、後述するように、スキャンシフト動作を行う際に、不具合が生じるおそれを低減することができるようになっている。
【００３２】
制御回路４０は、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬ、およびスキャンイネーブル信号ＳＥに基づいて、信号ＶＡＬを生成するものである。
【００３３】
図４は、制御回路４０の一例を表すものである。制御回路４０は、この例では、セレクタ４１を有している。セレクタ４１は、スキャンイネーブル信号ＳＥに基づいて、第１の入力端子に入力された信号ＣＡＰ＿ＶＡＬおよび第２の入力端子に入力された信号ＳＦＴ＿ＶＡＬのうちの一方を選択して、その選択した信号を出力するものである。この例では、テスタ７は、信号ＣＡＰ＿ＶＡＬを“０”に設定し、信号ＳＦＴ＿ＶＡＬを“１”に設定する。よって、セレクタ４１は、スキャンイネーブル信号ＳＥが“０”である場合には、信号ＣＡＰ＿ＶＡＬ（“０”）を選択して信号ＶＡＬとして出力し、スキャンイネーブル信号ＳＥが“１”である場合には、信号ＳＦＴ＿ＶＡＬ（“１”）を選択して信号ＶＡＬとして出力するようになっている。
【００３４】
電圧生成回路１１は、信号ＶＡＬに基づいて、基板バイアス電圧Ｖｂｐ，Ｖｂｎを生成するものである。電圧生成回路１１は、例えば、チャージポンプを用いて構成することができる。この場合、例えば、クロック信号を用いて電圧を昇圧または降圧することにより基板バイアス電圧Ｖｂｐ，Ｖｂｎを生成するようになっている。また、これに限定されるものではなく、例えば、レギュレータ回路を用いて電圧生成回路１１を構成してもよい。
【００３５】
図５は、電圧生成回路１１の一動作例を表すものである。電圧生成回路１１は、信号ＶＡＬに応じた基板バイアス電圧Ｖｂｐ，Ｖｂｎを生成する。具体的には、電圧生成回路１１は、信号ＶＡＬが“０”である場合には、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤと同じ電圧にするとともに、基板バイアス電圧Ｖｂｎを接地電圧ＶＳＳと同じ電圧にする。また、電圧生成回路１１は、信号ＶＡＬが“１”である場合には、基板バイアス電圧Ｖｂｐを、電源電圧ＶＤＤよりも低い電圧ＶＤ１（＝ＶＤＤ−ΔＶ）にするとともに、基板バイアス電圧Ｖｂｎを、接地電圧ＶＳＳよりも高い電圧ＶＳ１（＝ＶＳＳ＋ΔＶ）にする。電圧ΔＶは、例えば０．４［Ｖ］にすることができるが、これに限定されるものではない。信号ＶＡＬが“１”である場合には、信号ＶＡＬが“０”である場合に比べて、Ｐ型のトランジスタのしきい値電圧の絶対値を下げることができるとともに、Ｎ型のトランジスタのしきい値電圧を下げることができる。
【００３６】
このように、制御回路４０は、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬ、およびスキャンイネーブル信号ＳＥに基づいて、信号ＶＡＬを生成する。そして、電圧生成回路１１は、この信号ＶＡＬに基づいて基板バイアス電圧Ｖｂｐ，Ｖｂｎを生成し、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）に含まれるＮチャネルのトランジスタに基板バイアス電圧Ｖｂｎを供給するとともに、Ｐチャネルのトランジスタに基板バイアス電圧Ｖｂｐを供給する。これにより、半導体装置１０では、トランジスタのしきい値電圧を変化させることができるようになっている。
【００３７】
ここで、スキャンイネーブル信号ＳＥは、本開示における「モード切替信号」の一具体例に対応する。基板バイアス電圧Ｖｂｐ，Ｖｂｎは、本開示における「基板電圧」の一具体例に対応する。制御回路４０および電圧生成回路１１は、本開示における「制御部」の一具体例に対応する。
【００３８】
［動作および作用］
続いて、本実施の形態のテストシステム１の動作および作用について説明する。
【００３９】
（全体動作概要）
まず、図１などを参照して、テストシステム１の全体動作概要を説明する。テスタ７は、半導体装置１０に対して電源電圧ＶＤＤおよび接地電圧ＶＳＳを供給し、半導体装置１０に対して様々な信号（例えば、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬ、スキャンイネーブル信号ＳＥ、クロック信号ＴＣＫ、スキャンイン信号ＳＩなど）を供給する。また、テスタ７は、半導体装置１０から、様々な信号（例えばスキャンアウト信号ＳＯなど）を受け取る。そして、テスタ７は、半導体装置１０から出力される信号と期待される信号とを比較することにより、半導体装置１０が良品であるか否かを判別する。
【００４０】
半導体装置１０において、制御回路４０は、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬ、およびスキャンイネーブル信号ＳＥに基づいて、信号ＶＡＬを生成する。電圧生成回路１１は、信号ＶＡＬに基づいて、基板バイアス電圧Ｖｂｐ，Ｖｂｎを生成する。そして、電圧生成回路１１は、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）に含まれるＮチャネルのトランジスタに基板バイアス電圧Ｖｂｎを供給するとともに、Ｐチャネルのトランジスタに基板バイアス電圧Ｖｂｐを供給する。組み合わせ回路部２０（１）〜２０（Ｎ）のそれぞれは、入力された複数の信号に基づいて複数の信号を生成して出力する。フリップフロップ部３０（１）〜３０（Ｎ−１）のそれぞれは、スキャンイネーブル信号ＳＥが“０”である場合には、前段の組み合わせ回路部２０から供給された複数の信号を、クロック信号ＣＫに基づいてサンプリングする。また、フリップフロップ部３０（１）〜３０（Ｎ−１）のそれぞれは、スキャンイネーブル信号ＳＥが“１”である場合には、シフトレジスタとして動作する。
【００４１】
（詳細動作）
図６は、スキャンテストのフローチャートを表すものである。スキャンテストでは、フリップフロップ部３０（１）〜３０（Ｎ−１）を用いて、組み合わせ回路部２０（１）〜２０（Ｎ）のそれぞれに所定の信号（テストパターン）を入力し、そのときの組み合わせ回路部２０（１）〜２０（Ｎ）のそれぞれの出力信号を取得する。そして、取得した出力信号と出力信号の期待値とを比較する。以下に、詳細に説明する。
【００４２】
まず、テスタ７は、スキャンイネーブル信号ＳＥを“１”に設定する（ステップＳ１）。これにより、フリップフロップ部３０（１）〜３０（Ｎ−１）は、シフトレジスタとして動作するように設定される。また、制御回路４０のセレクタ４１は、信号ＳＦＴ＿ＶＡＬ（“１”）を選択して信号ＶＡＬとして出力する。そして、電圧生成回路１１は、この信号ＶＡＬ（“１”）に基づいて、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤよりも低い電圧ＶＤ１に設定するとともに、基板バイアス電圧Ｖｂｎを接地電圧ＶＳＳよりも高い電圧ＶＳ１に設定する。これにより、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値が低下する。
【００４３】
次に、半導体装置１０は、スキャンシフト動作を行う（ステップＳ２）。具体的には、テスタ７は、半導体装置１０に対して、スキャンイン信号ＳＩを用いてテストパターンを供給するとともに、クロック信号ＴＣＫを供給する。これにより、フリップフロップ部３０（１）〜３０（Ｎ−１）は、シフトレジスタとして動作する。その結果、例えば、フリップフロップ部３０（１）は、組み合わせ回路部２０（２）の入力信号を保持し、フリップフロップ部３０（２）は、組み合わせ回路部２０（３）の入力信号を保持する。フリップフロップ部３０（３）〜３０（Ｎ−１）についても同様である。また、テスタ７は、組み合わせ回路部２０（１）に対して信号を供給する。
【００４４】
次に、テスタ７は、スキャンイネーブル信号ＳＥを“０”に設定する（ステップＳ３）。これにより、フリップフロップ部３０（１）〜３０（Ｎ−１）は、前段の組み合わせ回路部２０から供給された複数の信号をサンプリングするように設定される。また、制御回路４０のセレクタ４１は、信号ＣＡＰ＿ＶＡＬ（“０”）を選択して信号ＶＡＬとして出力する。そして、電圧生成回路１１は、この信号ＶＡＬ（“０”）に基づいて、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤと同じ電圧に設定し、基板バイアス電圧Ｖｂｎを電源電圧ＶＳＳと同じ電圧に設定する。これにより、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧は、通常動作時と同じになる。
【００４５】
次に、半導体装置１０は、スキャンキャプチャ動作を行う（ステップＳ４）。具体的には、テスタ７は、この例では、クロック信号ＴＣＫを用いて、半導体装置１０に対して単一のクロックパルスを供給する。これにより、フリップフロップ部３０（１）〜３０（Ｎ−１）は、前段の組み合わせ回路部２０の出力信号を取得する。具体的には、例えば、フリップフロップ部３０（１）は、組み合わせ回路部２０（１）の出力信号を取得し、フリップフロップ部３０（２）は、組み合わせ回路部２０（２）の出力信号を取得する。フリップフロップ部３０（３）〜３０（Ｎ−１）についても同様である。また、テスタ７は、組み合わせ回路部２０（Ｎ）の出力信号を取得する。
【００４６】
次に、テスタ７は、スキャンイネーブル信号ＳＥを“１”に設定する（ステップＳ５）。これにより、ステップＳ１と同様に、フリップフロップ部３０（１）〜３０（Ｎ−１）は、シフトレジスタとして動作するように設定され、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値が低下する。
【００４７】
次に、半導体装置１０は、スキャンシフト動作を行う（ステップＳ６）。具体的には、テスタ７は、半導体装置１０に対して、クロック信号ＴＣＫを供給する。これにより、フリップフロップ部３０（１）〜３０（Ｎ−１）は、シフトレジスタとして動作する。そして、テスタ７は、スキャンアウト信号ＳＯに基づいて、組み合わせ回路部２０（１）〜２０（Ｎ−１）のそれぞれの出力信号を取得する。
【００４８】
次に、テスタ７は、パターン比較を行う（ステップＳ７）。具体的には、テスタ７は、ステップＳ６において取得した組み合わせ回路部２０（１）〜２０（Ｎ−１）の出力信号、およびステップＳ４において取得した組み合わせ回路部２０（Ｎ）の出力信号を、期待値とそれぞれ比較する。これにより、テスタ７は、半導体装置１０が良品であるか否かを判別する。
【００４９】
以上で、このフローは終了する。なお、この例では、１つのテストパターンを用いてスキャンテストを行ったが、このステップＳ１〜Ｓ７を繰り返すことにより、複数のテストパターンを用いてスキャンテストを行うことができる。
【００５０】
図７は、スキャンテストにおけるタイミング波形図を表すものであり、（Ａ）はクロック信号ＴＣＫの波形を示し、（Ｂ）はスキャンイネーブル信号ＳＥの波形を示し、（Ｃ）は信号ＣＡＰ＿ＶＡＬの波形を示し、（Ｄ）は信号ＳＦＴ＿ＶＡＬの波形を示し、（Ｅ）は信号ＶＡＬの波形を示し、（Ｆ）は基板バイアス電圧Ｖｂｐの波形を示し、（Ｇ）は基板バイアス電圧Ｖｂｎの波形を示す。図７（Ｆ），（Ｇ）では、同じ電圧軸を用いて各波形を示している。タイミングｔ１以前の動作は、図６におけるステップＳ１，Ｓ２の動作に対応し、タイミングｔ１〜ｔ３における動作は、ステップＳ３，Ｓ４の動作に対応し、タイミングｔ３以降の動作は、ステップＳ５〜Ｓ７の動作に対応する。
【００５１】
タイミングｔ１以前では、テスタ７は、スキャンイネーブル信号ＳＥを“１”に設定するとともに、半導体装置１０に対してクロック信号ＴＣＫを供給する（図７（Ａ），（Ｂ））。これにより、半導体装置１０はスキャンシフト動作を行う。このとき、基板バイアス電圧Ｖｂｐは、電源電圧ＶＤＤよりも低い電圧ＶＤ１に設定され、基板バイアス電圧Ｖｂｎは接地電圧ＶＳＳよりも高い電圧ＶＳ１に設定される（図７（Ｆ），（Ｇ））。これにより、このスキャンシフト動作において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値は、通常動作時よりも低くなる。
【００５２】
そして、タイミングｔ１〜ｔ３の期間において、半導体装置１０はスキャンキャプチャ動作を行う。
【００５３】
具体的には、まず、タイミングｔ１において、テスタ７は、スキャンイネーブル信号ＳＥを“１”から“０”に変化させる（図７（Ｂ））。これにより、制御回路４０は、信号ＶＡＬを“１”から“０”に変化させる（図７（Ｅ））。これに応じて、基板バイアス電圧Ｖｂｐが電源電圧ＶＤＤに向かって変化し始めるとともに、基板バイアス電圧Ｖｂｎが接地電圧ＶＳＳに向かって変化し始める（図７（Ｆ），（Ｇ））。また、タイミングｔ１において、テスタ７は、半導体装置１０へのクロック信号ＴＣＫの供給を停止する（図７（Ａ））。
【００５４】
次に、タイミングｔ２において、テスタ７は、半導体装置１０に対して、クロック信号ＴＣＫ１を用いて１つのクロックパルスを供給する。このタイミングｔ１〜ｔ２の時間は、基板バイアス電圧Ｖｂｐ，Ｖｂｎが安定するのに十分な時間としてあらかじめ設定されるものである。このクロックパルスに基づいて、フリップフロップ部３０（１）〜３０（Ｎ−１）は、前段の組み合わせ回路部２０の出力信号を取得する。すなわち、このとき、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧は、通常動作時と同じになる。
【００５５】
次に、タイミングｔ３において、テスタ７は、スキャンイネーブル信号ＳＥを“０”から“１”に変化させる（図７（Ｂ））。これにより、制御回路４０は、信号ＶＡＬを“０”から“１”に変化させる（図７（Ｅ））。これに応じて、基板バイアス電圧Ｖｂｐが電圧ＶＤ１に向かって変化し始めるとともに、基板バイアス電圧Ｖｂｎが電圧ＶＳ１に向かって変化し始める（図７（Ｆ），（Ｇ））。そして、基板バイアス電圧Ｖｂｐ，Ｖｂｎが安定するのに十分な時間が経過した後、テスタ７は、半導体装置１０に対して、クロック信号ＴＣＫを供給し始める。これにより、半導体装置１０はスキャンシフト動作を行う。すなわち、スキャンシフト動作において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値は、通常動作時よりも低くなる。
【００５６】
このように、半導体装置１０では、スキャンシフト動作の際に、基板バイアス電圧Ｖｂｐ，Ｖｂｎを変更し、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値を、通常動作時よりも低くしている。これにより、以下に示すように、スキャンシフト動作において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）が正常に動作しなくなるおそれを低減することができる。すなわち、例えば、半導体装置の良品判別検査では、品質保証の観点から、しばしば、電源電圧ＶＤＤ自体を変更してスキャンテストを行う。その際、例えば、電源電圧ＶＤＤを低くしてスキャンテストを行う場合には、スキャンシフト動作において誤動作が生じやすくなる。特に、スキャンシフト動作では、多くのフリップフロップが同時に動作するため、半導体装置の内部で電源電圧が低下してしまい、誤動作が生じるおそれがある。半導体装置１０では、スキャンシフト動作の際に、基板バイアス電圧Ｖｂｐ，Ｖｂｎを変更し、トランジスタのしきい値電圧の絶対値を通常動作時よりも低くしたので、例えば電源電圧ＶＤＤを低くした場合でも、誤動作が生じるおそれを低減することができる。その結果、スキャンテストの歩留まりが低下するおそれを低減することができ、良品判別の精度を高めることができる。
【００５７】
また、半導体装置１０では、スキャンシフト動作の際にのみ、基板バイアス電圧Ｖｂｐ，Ｖｂｎを変更するようにし、スキャンキャプチャ動作の際には、基板バイアス電圧Ｖｂｐ，Ｖｂｎを通常動作時と同じにした。これにより、スキャンキャプチャ動作では、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧を、通常動作時と同じにすることができる。その結果、半導体装置１０では、通常動作時と同じ条件で、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）を検査することができる。
【００５８】
［効果］
以上のように本実施の形態では、スキャンシフト動作の際に、基板バイアス電圧を変更し、トランジスタのしきい値電圧の絶対値を低くしたので、例えば電源電圧を低くした場合でも、誤動作が生じるおそれを低減することができ、良品判別の精度を高めることができる。
【００５９】
本実施の形態では、スキャンキャプチャ動作の際に、基板バイアス電圧を通常動作時と同じにしたので、通常動作時と同じ条件で、組み合わせ回路部およびフリップフロップ部を検査することができる。
【００６０】
［変形例１−１］
上記実施の形態では、テスタ７が、半導体装置１０に対して、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬおよびクロック信号ＴＣＫを供給したが、これに限定されるものではなく、これに代えて、これらの信号の一部またはすべてを半導体装置の内部で生成してもよい。以下に、これらの信号のすべてを半導体装置の内部で生成する例について説明する。
【００６１】
図８は、本変形例に係るテストシステム１Ｂの一構成例を表すものである。テストシステム１Ｂは、テスタ７Ｂと、半導体装置１０Ｂとを備えている。テスタ７Ｂは、半導体装置１０Ｂに対して、テスト制御信号ＴＣＴＬ、スキャンイネーブル信号、スキャンイン信号ＳＩなどの様々な信号を供給するものである。ここで、テスト制御信号ＴＣＴＬは、この例では複数ビットの信号である。半導体装置１０Ｂは、信号生成回路１２Ｂを備えている。信号生成回路１２は、テスト制御信号ＴＣＴＬに基づいて、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬおよびクロック信号ＴＣＫを生成するものである。すなわち、上記実施の形態に係るテストシステム１では、テスタ７が半導体装置１０に対して、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬおよびクロック信号ＴＣＫを供給したが、本変形例に係るテストシステム１Ｂでは、テスタ７Ｂが半導体装置１０Ｂの信号生成回路１２に対してテスト制御信号ＴＣＴＬを供給し、信号生成回路１２が、このテスト制御信号ＴＣＴＬに基づいて、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬおよびクロック信号ＴＣＫを生成している。このように構成しても、上記実施の形態に係るテストシステム１と同様の効果を得ることができる。
【００６２】
［変形例１−２］
上記実施の形態では、組み合わせ回路部２０（１）〜２０（Ｎ）と、フリップフロップ部３０（１）〜３０（Ｎ−１）、制御回路４０、および電圧生成回路１１を集積化したが、これに限定されるものではない。以下に、本変形例について詳細に説明する。
【００６３】
図９は、本変形例に係るテストシステム１Ｃの一構成例を表すものである。テストシステム１Ｃは、モジュール５０Ｃを備えている。モジュール５０は、上記実施の形態に係る半導体装置１０と同様の機能を有するモジュールである。モジュール５０Ｃは、半導体装置１０Ｃと、制御回路４０Ｃと、電圧生成回路１１Ｃとを有している。半導体装置１０Ｃ、制御回路４０Ｃ、および電圧生成回路１１Ｃは、例えば、プリント基板（ＰＣＢ；Printed Circuit Board）上に実装されている。半導体装置１０Ｃは、組み合わせ回路部２０（１）〜２０（Ｎ）と、フリップフロップ部３０（１）〜３０（Ｎ−１）とを有するものである。すなわち、半導体装置１０Ｃでは、上記実施の形態に係る半導体装置１０（図１）から、制御回路４０および電圧生成回路１１を省いたものである。制御回路４０Ｃおよび電圧生成回路１１Ｃは、上記実施の形態に係る制御回路４０および電圧生成回路１１と同様の機能を有するものであり、半導体装置１０Ｃとは別に構成されたものである。そして、電圧生成回路１１Ｃは、生成した基板バイアス電圧Ｖｂｐ，Ｖｂｎを、半導体装置１０Ｃにおける組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）の各トランジスタに供給するようになっている。このように構成しても、上記実施の形態に係るテストシステム１と同様の効果を得ることができる。
【００６４】
［変形例１−３］
上記実施の形態では、テスタ７は、信号ＣＡＰ＿ＶＡＬを“０”に設定し、信号ＳＦＴ＿ＶＡＬを“１”に設定したが、これに限定されるものではない。例えば、電源電圧ＶＤＤを低くしてスキャンテストを行う場合には、信号ＣＡＰ＿ＶＡＬを“０”に設定するとともに、信号ＳＦＴ＿ＶＡＬを“１”に設定し、電源電圧ＶＤＤを高くしてスキャンテストを行う場合には、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬをともに“０”に設定してもよい。これにより、電源電圧ＶＤＤを高くしてスキャンテストを行う場合において、スキャンシフト動作およびスキャンキャプチャ動作の両方で、トランジスタのしきい値電圧を通常動作時と同じにすることができる。
【００６５】
［変形例１−４］
上記実施の形態では、制御回路４０が１ビットの信号ＶＡＬを生成し、電圧生成回路１１が、この信号ＶＡＬに基づいて、互いに異なる２つの電圧を基板バイアス電圧Ｖｂｐとして選択的に生成するとともに、互いに異なる２つの電圧を基板バイアス電圧Ｖｂｎとして選択的に生成したが、これに限定されるものではない、これに代えて、例えば、制御回路が２ビットの信号を生成し、電圧生成回路が、この２ビットの信号に基づいて、互いに異なる４つの電圧を基板バイアス電圧Ｖｂｐとして選択的に生成するとともに、互いに異なる４つの電圧を基板バイアス電圧Ｖｂｎとして選択的に生成してもよい。
【００６６】
［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。
【００６７】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係るテストシステム２について説明する。本実施の形態は、フリップフロップ部３０（１）〜３０（Ｎ−１）に供給するクロック信号を半導体装置の内部で生成するものである。なお、上記第１の実施の形態に係るテストシステム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００６８】
図１０は、テストシステム２の一構成例を表すものである。テストシステム２は、テスタ８と、半導体装置６０とを備えている。テスタ８は、半導体装置６０を検査する装置である。具体的には、テスタ８は、半導体装置６０に対して、例えば、信号ＣＡＰ＿ＶＡＬ、スキャンイネーブル信号ＳＥ、クロック信号ＴＣＫ、スキャンイン信号ＳＩなどの様々な信号を供給するようになっている。半導体装置６０は、電圧生成回路６１と、制御回路７０とを備えている。
【００６９】
電圧生成回路６１は、上記第１の実施の形態に係る電圧生成回路１１と同様に、信号ＶＡＬに基づいて、基板バイアス電圧Ｖｂｐ，Ｖｂｎを生成するものである。また、電圧生成回路６１は、出力される基板バイアス電圧Ｖｂｐをモニタし、基板バイアス電圧Ｖｂｐが変化しているときに“０”となり、その後に安定したときに“１”となる信号ＯＫｂｐを生成する機能をも有している。同様に、電圧生成回路６１は、出力される基板バイアス電圧Ｖｂｎをモニタし、基板バイアス電圧Ｖｂｎが変化しているときに“０”となり、その後に安定したときに“１”となる信号ＯＫｂｎを生成する機能をも有している。
【００７０】
制御回路７０は、クロック信号ＴＣＫ、信号ＣＡＰ＿ＶＡＬ、スキャンイネーブル信号ＳＥ、および信号ＯＫｂｐ，ＯＫｂｎに基づいて、信号ＶＡＬおよびクロック信号ＴＣＫ１を生成するものである。
【００７１】
図１１は、制御回路７０の一例を表すものである。制御回路７０は、論理和回路２０１，２３５，２３６，２４２と、論理積回路２０２，２１２，２２３，２３３，２３４，２４１と、フリップフロップ回路２１１，２２１，２２２，２３１，２３２，２３７と、クロックゲーティングセル２４３とを有している。
【００７２】
論理和回路２０１の第１の入力端子には信号ＣＡＰ＿ＶＡＬが供給され、第２に入力端子にはスキャンイネーブル信号が供給される。論理積回路２０２の第１の入力端子には信号ＯＫｂｐが供給され、第２の入力端子には信号ＯＫｂｎが供給される。
【００７３】
フリップフロップ２１１のデータ入力端子にはスキャンイネーブル信号ＳＥが供給され、クロック入力端子にはクロック信号ＴＣＫが供給される。論理積回路２１２の第１の入力端子にはフリップフロップ２１１の出力信号が供給され、第２の入力端子にはスキャンイネーブル信号ＳＥの反転信号が供給される。このフリップフロップ２１１および論理積回路２１２からなる回路は、スキャンイネーブル信号ＳＥの立ち下がりを検出するようになっている。
【００７４】
フリップフロップ２２１のデータ入力端子には論理積回路２０２の出力信号が供給され、クロック入力端子にはクロック信号ＴＣＫが供給される。フリップフロップ２２２のデータ入力端子にはフリップフロップ２２１の出力信号が供給され、クロック入力端子にはクロック信号ＴＣＫが供給される。論理積回路２２３の第１の入力端子にはフリップフロップ２２１の出力信号が供給され、第２の入力端子にはフリップフロップ２２２の出力信号の反転信号が供給される。このフリップフリップ２２１，２２２および論理積回路２２３からなる回路は、信号ＯＫｂｐの立ち上がりおよび信号ＯＫｂｎの立ち上がりを検出するようになっている。
【００７５】
フリップフロップ２３１のデータ入力端子にはフリップフロップ２２２の出力信号が供給され、クロック入力端子にはクロック信号ＴＣＫが供給される。フリップフロップ２３２のデータ入力端子にはフリップフロップ２３１の出力信号が供給され、クロック入力端子にはクロック信号ＴＣＫが供給される。論理積回路２３３の第１の入力端子には、フリップフロップ２３２の出力信号の反転信号が供給され、第２の入力端子にはフリップフロップ２２２の出力信号が供給される。論理積回路２３４の第１の入力端子には、フリップフロップ２３２の出力信号の反転信号が供給され、第２の入力端子にはフリップフロップ２３１の出力信号が供給される。論理和回路２３５の第１の入力端子には論理積回路２３３の出力信号が供給され、第２の入力端子には論理和回路２０１の出力信号が供給される。論理和回路２３６の第１の入力端子には論理積回路２３４の出力信号が供給され、第２の入力端子には論理積回路２１２の出力信号が供給される。フリップフロップ２３７のデータ入力端子には論理和回路２３５の出力信号が供給され、クロック入力端子には論理和回路２３６の出力信号が供給される。そして、このフリップフロップ２３７は、信号ＶＡＬを出力するようになっている。
【００７６】
論理積回路２４１の第１の入力端子には論理積回路２２３の出力信号が供給され、第２の入力端子にはフリップフロップ２３７の出力信号（信号ＶＡＬ）の反転信号が供給される。論理和回路２４２の第１の入力端子にはスキャンイネーブル信号ＳＥが供給され、第２の入力端子には論理積回路２４１の出力信号が供給される。クロックゲーティングセル２４３の第１の入力端子にはクロック信号ＴＣＫが供給され、第２の入力端子には論理和回路２４２の出力信号が供給される。そして、クロックゲーティングセル２４３はクロック信号ＴＣＫ１を出力するようになっている。第２の入力端子における信号は、クロック信号ＴＣＫをクロック信号ＴＣＫ１として出力するか否かを制御する信号である。具体的には、クロックゲーティングセル２４３は、第２の入力端子における信号が“１”である場合には、クロック信号ＴＣＫをクロック信号ＴＣＫ１として出力し、第２の入力端子における信号が“０”である場合には、クロック信号ＴＣＫ１を停止するようになっている。
【００７７】
図１２は、スキャンテストにおけるタイミング波形図を表すものであり、（Ａ）はクロック信号ＴＣＫの波形を示し、（Ｂ）はスキャンイネーブル信号ＳＥの波形を示し、（Ｃ）は信号ＯＫｄｐの波形を示し、（Ｄ）は信号ＯＫｄｎの波形を示し、（Ｅ）は信号ＣＡＰ＿ＶＡＬの波形を示し、（Ｆ）は信号ＶＡＬの波形を示し、（Ｇ）はクロック信号ＴＣＫ１の波形を示し、（Ｈ）は基板バイアス電圧Ｖｂｐの波形を示し、（Ｉ）は基板バイアス電圧Ｖｂｎの波形を示す。図１２（Ｈ），（Ｉ）では、同じ電圧軸を用いて各波形を示している。
【００７８】
この例では、テスタ８は、半導体装置６０に対してクロック信号ＴＣＫを供給し続ける（図１２（Ａ））。そして、タイミングｔ１１以前において、テスタ８は、スキャンイネーブル信号ＳＥを“１”に設定する（図１２（Ｂ））。制御回路７０は、クロック信号ＴＣＫと同様のクロック信号ＴＣＫ１を生成し（図１２（Ｇ））、フリップフロップ部３０（１）〜３０（Ｎ−１）に対して供給する。これにより、半導体装置６０はスキャンシフト動作を行う。このとき、基板バイアス電圧Ｖｂｐは、電源電圧ＶＤＤよりも低い電圧ＶＤ１に設定され、基板バイアス電圧Ｖｂｎは接地電圧ＶＳＳよりも高い電圧ＶＳ１に設定される（図１２（Ｈ），（Ｉ））。これにより、このスキャンシフト動作において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値は、通常動作時よりも低くなる。
【００７９】
そして、タイミングｔ１１〜ｔ１７の期間において、半導体装置６０はスキャンキャプチャ動作を行う。
【００８０】
具体的には、まず、タイミングｔ１１において、テスタ８は、スキャンイネーブル信号ＳＥを“１”から“０”に変化させる。これにより、制御回路７０は、クロック信号ＴＣＫ１のフリップフロップ部３０（１）〜３０（Ｎ−１）への供給を停止するとともに、タイミングｔ１２において、信号ＶＡＬを“１”から“０”に変化させる。これに応じて、基板バイアス電圧Ｖｂｐが電源電圧ＶＤＤに向かって変化し始めるとともに、基板バイアス電圧Ｖｂｎが接地電圧ＶＳＳに向かって変化し始める（図１２（Ｈ），（Ｉ））。これと同時に、電圧生成回路６１は、信号ＯＫｄｐ，ＯＫｄｎを“１”から“０”に変化させる（図１２（Ｃ），（Ｄ））。
【００８１】
次に、タイミングｔ１３において、基板バイアス電圧Ｖｂｐ，Ｖｂｎがほぼ一定になると（図１２（Ｈ），（Ｉ））、電圧生成回路６１は、信号ＯＫｄｐ，ＯＫｄｎを“０”から“１”に変化させる（図１２（Ｃ），（Ｄ））。これに応じて、制御回路７０は、タイミングｔ１４において、クロック信号ＴＣＫ１を用いて、１つのクロックパルスを、フリップフロップ部３０（１）〜３０（Ｎ−１）に対して供給する（図１２（Ｇ））。このクロックパルスに基づいて、フリップフロップ部３０（１）〜３０（Ｎ−１）は、前段の組み合わせ回路部２０の出力信号を取得する。すなわち、このとき、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧は、通常動作時と同じになる。
【００８２】
そして、タイミングｔ１５において、制御回路７０は、信号ＶＡＬを“０”から“１”に変化させる（図１２（Ｆ））。これに応じて、基板バイアス電圧Ｖｂｐが電源電圧ＶＤＤよりも低い電圧ＶＤ１に向かって変化し始めるとともに、基板バイアス電圧Ｖｂｎが接地電圧ＶＳＳよりも高い電圧ＶＳ１に向かって変化し始める（図１２（Ｈ），（Ｉ））。これと同時に、電圧生成回路６１が、信号ＯＫｄｐ，ＯＫｄｎを“１”から“０”に変化させる（図１２（Ｃ），（Ｄ））。
【００８３】
そして、タイミングｔ１６において、基板バイアス電圧Ｖｂｐ，Ｖｂｎがほぼ一定になると（図１２（Ｈ），（Ｉ））、電圧生成回路６１が、信号ＯＫｄｐ，ＯＫｄｎを“０”から“１”に変化させる（図１２（Ｃ），（Ｄ））。
【００８４】
その後、タイミングｔ１７において、テスタ８は、スキャンイネーブル信号ＳＥを“０”から“１”に変化させる。これにより、制御回路７０は、クロック信号ＴＣＫと同様のクロック信号ＴＣＫ１を生成し（図１２（Ｇ））、フリップフロップ部３０（１）〜３０（Ｎ−１）に対して供給する。これにより、半導体装置６０はスキャンシフト動作を行う。すなわち、スキャンシフト動作において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値は、通常動作時よりも低くなる。
【００８５】
このように、半導体装置６０では、スキャンキャプチャ動作において、基板バイアス電圧Ｖｂｐ，Ｖｂｎをモニタし、この電圧が安定してから、フリップフロップ部３０（１）〜３０（Ｎ−１）にクロックパルスを供給するようにしたので、より容易にスキャンテストを行うことができる。すなわち、例えば上記第１の実施の形態に係るテストシステム１では、図７に示したように、タイミングｔ１において基板バイアス電圧Ｖｂｐ，Ｖｂｎが変化し始めた後、タイミングｔ２において、テスタ７がフリップフロップ部３０（１）〜３０（Ｎ−１）に対してクロックパルスを供給する。つまり、このようなスキャンテストを行うためには、テスタ７が、基板バイアス電圧Ｖｂｐ，Ｖｂｎが安定するのに必要な時間をあらかじめ把握しておく必要がある。一方、本実施の形態に係るテストシステム２では、半導体装置６０が、基板バイアス電圧Ｖｂｐ，Ｖｂｎをモニタし、この電圧が安定してから、フリップフロップ部３０（１）〜３０（Ｎ−１）に対してクロックパルスを供給する。よって、テストシステム２では、基板バイアス電圧Ｖｂｐ，Ｖｂｎが安定するのに必要な時間をあらかじめ把握しておく必要がないため、より容易にスキャンテストを行うことができる。
【００８６】
以上のように本実施の形態では、スキャンキャプチャ動作において、半導体装置が、基板バイアス電圧をモニタするようにしたので、より容易にスキャンテストを行うことができる。
【００８７】
＜３．第３の実施の形態＞
次に、第３の実施の形態に係るテストシステム３について説明する。本実施の形態は、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤよりも高い電圧に設定するとともに、基板バイアス電圧Ｖｂｎを接地電圧ＶＳＳよりも低い電圧に設定することができるように構成したものである。なお、上記第１の実施の形態に係るテストシステム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００８８】
図１３は、テストシステム３の一構成例を表すものである。テストシステム３は、半導体装置８０を備えている。半導体装置８０は、温度センサ８２と、制御回路９０と、電圧生成回路８１とを備えている。この半導体装置８０は、上記第１の実施の形態に係る半導体装置１０（図１）において、温度センサ８２を追加するとともに、制御回路４０および電圧生成回路１１を、制御回路９０および電圧生成回路８１に置き換えたものである。
【００８９】
温度センサ８２は、半導体装置８０の温度を検出するものである。そして、温度センサ８２は、検出した温度がある所定の温度（例えば８０［℃］）よりも高い場合に“１”になり、それ以外の場合に“０”になる信号ＴＤＥＴを生成するようになっている。
【００９０】
制御回路９０は、信号ＣＡＰ＿ＶＡＬ，ＳＦＴ＿ＶＡＬ，ＴＤＥＴ、およびスキャンイネーブル信号ＳＥに基づいて信号ＶＡＬを生成するものである。
【００９１】
図１４は、制御回路９０の一構成例を表すものである。制御回路９０は、論理積回路９２と、セレクタ４１とを有している。論理積回路９２は、スキャンイネーブル信号ＳＥと信号ＴＤＥＴとの論理積を求めるものである。セレクタ４１は、この論理積回路９２の出力信号に基づいて、信号ＣＡＰ＿ＶＡＰ（“０”）および信号ＳＦＴ＿ＶＡＬ（“１”）のうちの一方を選択して信号ＶＡＬとして出力するようになっている。
【００９２】
電圧生成回路８１は、信号ＶＡＬに基づいて、基板バイアス電圧Ｖｂｐ，Ｖｂｎを生成するものである。電圧生成回路８１は、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤよりも高い電圧に設定し、基板バイアス電圧Ｖｂｎを接地電圧ＶＳＳよりも低い電圧に設定することができるものである。
【００９３】
図１５は、電圧生成回路８１の一動作例を表すものである。電圧生成回路８１は、信号ＶＡＬが“０”である場合には、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤと同じ電圧にするとともに、基板バイアス電圧Ｖｂｎを接地電圧ＶＳＳと同じ電圧にする。また、電圧生成回路８１は、信号ＶＡＬが“１”である場合には、基板バイアス電圧Ｖｂｐを、電源電圧ＶＤＤよりも高い電圧ＶＤ２（＝ＶＤＤ＋ΔＶ）にするとともに、基板バイアス電圧Ｖｂｎを、接地電圧ＶＳＳよりも低い電圧ＶＳ２（＝ＶＳＳ−ΔＶ）にする。この場合には、信号ＶＡＬが“０”である場合に比べて、Ｐ型のトランジスタのしきい値電圧の絶対値を上げることができるとともに、Ｎ型のトランジスタのしきい値電圧を上げることができる。
【００９４】
この構成により、テストシステム３では、検出した温度が所定の温度よりも低い場合には、スキャンシフト動作およびスキャンキャプチャ動作の両方において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧を、通常動作時と同じにする。また、検出した温度が所定の温度以上である場合には、スキャンシフト動作において、各トランジスタのしきい値電圧の絶対値を通常動作時よりも高くする。このように、テストシステム３では、温度が高い場合だけ、スキャンシフト動作において、各トランジスタのしきい値電圧の絶対値を、通常動作時よりも高くすることができる。そして、このようにしきい値電圧の絶対値を高くすることにより、リーク電流を減らすことができ、消費電力を下げることができる。その結果、テストシステム３では、発熱などにより半導体装置８０にダメージが生じるおそれを低減することができる。また、消費電力を下げることができるので、半導体装置の内部の電源電圧の揺れを低減することができ、スキャンシフト動作において誤動作が生じるおそれを低減することができる。
【００９５】
以上のように本実施の形態では、各トランジスタのしきい値電圧の絶対値を高くすることができるようにしたので、スキャンシフト動作において、半導体装置にダメージが生じるおそれを低減することができるとともに、スキャンシフト動作において誤動作が生じるおそれを低減することができる。
【００９６】
［変形例３−１］
上記実施の形態では、上記第１の実施の形態に係る半導体装置１０において、温度センサ８２を追加するとともに、制御回路４０および電圧生成回路１１を、制御回路９０および電圧生成回路８１にそれぞれ置き換えたが、これに限定されるものではない。これに代えて、例えば、上記第２の実施の形態に係る半導体装置６０（図１０）に対して同様の技術を適用してもよい。このように構成しても、上記実施の形態に係るテストシステム３と同様の効果を得ることができる。
【００９７】
＜４．第４の実施の形態＞
次に、第４の実施の形態に係るテストシステム４について説明する。本実施の形態は、スキャンシフト動作におけるトグル率に基づいて信号ＶＡＬを生成するものである。なお、上記第１の実施の形態に係るテストシステム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００９８】
図１６は、テストシステム４の一構成例を表すものである。テストシステム４は、テスタ９と、半導体装置１００を備えている。
【００９９】
テスタ９は、半導体装置１００を検査する装置である。テスタ９は、トグル率算出部９９を有している。トグル率算出部９９は、テストパターンのトグル率を算出するものである。トグル率は、スキャンシフト動作時において、テストパターンをスキャンイン信号ＳＩを用いてフリップフロップ部３０（１）〜３０（Ｎ−１）に供給したときに、信号が遷移する割合を表すものである。具体的には、トグル率は、テストパターンの遷移回数を、テストパターンのビット数で割ったものである。そして、テスタ９は、このトグル率がある所定のしきい値Ｔthよりも高い場合に“１”になり、それ以外の場合に“０”になる信号ＴＧＬを生成し、半導体装置１００に供給するようになっている。
【０１００】
半導体装置１００は、制御回路１１０と、電圧生成回路８１とを備えている。
【０１０１】
図１７は、制御回路１１０の一構成例を表すものである。制御回路１１０は、論理積回路１１２と、セレクタ４１とを有している。論理積回路１１２は、スキャンイネーブル信号ＳＥと信号ＴＧＬとの論理積を求めるものである。セレクタ４１は、この論理積回路１１２の出力信号に基づいて、信号ＣＡＰ＿ＶＡＰ（“０”）および信号ＳＦＴ＿ＶＡＬ（“１”）のうちの一方を選択して信号ＶＡＬとして出力するようになっている。
【０１０２】
そして、電圧生成回路８１は、図１５に示したように、信号ＶＡＬが“０”である場合には、基板バイアス電圧Ｖｂｐを電源電圧ＶＤＤと同じ電圧にするとともに、基板バイアス電圧Ｖｂｎを接地電圧ＶＳＳと同じ電圧にする。また、電圧生成回路８１は、信号ＶＡＬが“１”である場合には、基板バイアス電圧Ｖｂｐを、電源電圧ＶＤＤよりも高い電圧ＶＤ２（＝ＶＤＤ＋ΔＶ）にするとともに、基板バイアス電圧Ｖｂｎを、接地電圧ＶＳＳよりも低い電圧ＶＳ２（＝ＶＳＳ−ΔＶ）にする。
【０１０３】
図１８は、スキャンテストのフローチャートを表すものである。テスタ９は、例えばＥＤＡ（Electronic Design Automation）ツールにより生成したテストパターンに基づいてトグル率を算出
【０１０４】
まず、テスタ９は、テストパターンのトグル率を算出する（ステップＳ１０）。具体的には、テスタ９のトグル率算出部９９は、例えばＥＤＡ（Electronic Design Automation）ツールにより生成したテストパターンに基づいて、トグル率を算出する。
【０１０５】
次に、テスタ９は、ステップＳ１０において求めたトグル率が所定のしきい値Ｔthよりも高いか否かを確認する（ステップＳ１１）。トグル率がこのしきい値Ｔthよりも高い場合（ステップＳ１１において“Ｙ”）には、テスタ９は、信号ＴＧＬを“１”に設定し（ステップＳ１２）、トグル率がこのしきい値Ｔth以下である場合（ステップＳ１１において“Ｎ”）には、テスタ９は、信号ＴＧＬを“０”に設定する（ステップＳ１３）。
【０１０６】
これにより、テストシステム４では、トグル率が低い場合には、その後のスキャンシフト動作およびスキャンキャプチャ動作の両方において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧を、通常動作時と同じにする。また、トグル率が高い場合には、その後のスキャンシフト動作において、各トランジスタのしきい値電圧の絶対値を通常動作時よりも高くする。
【０１０７】
その後、テストシステム４は、第１の実施の形態に係るテストシステム１の場合（図６）と同様に、スキャンシフト動作およびスキャンキャプチャ動作を行う。
【０１０８】
このように、テストシステム４では、トグル率が高い場合だけ、スキャンシフト動作において、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタのしきい値電圧の絶対値を、通常動作時よりも高くすることができる。これにより、テストシステム４では、スキャンシフト動作において消費電力を下げることができ、半導体装置８０にダメージが生じるおそれを低減することができる。
【０１０９】
以上のように本実施の形態では、トグル率が高い場合だけ、各トランジスタのしきい値電圧の絶対値を高くすることができるようにしたので、スキャンシフト動作において、消費電力を下げることができ、半導体装置にダメージが生じるおそれを低減することができる。
【０１１０】
［変形例４−１］
上記実施の形態の技術を、上記第２の実施の形態に係る半導体装置６０（図１０）に対して適用してもよい。
【０１１１】
以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１１２】
例えば、上記の各実施の形態では、電圧生成回路１１，８１は、組み合わせ回路部２０（１）〜２０（Ｎ）およびフリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタに、基板バイアス電圧Ｖｂｐ，Ｖｂｎを供給したが、これに限定されるものではない。例えば、電圧生成回路１１，８１が、フリップフロップ部３０（１）〜３０（Ｎ−１）における各トランジスタに、基板バイアス電圧Ｖｂｐ，Ｖｂｎを供給し、組み合わせ回路部２０（１）〜２０（Ｎ）における各トランジスタには、固定の基板バイアス電圧が供給されるようにしてもよい。
【０１１３】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１１４】
なお、本技術は以下のような構成とすることができる。
【０１１５】
（１）基板電圧を変更可能に構成されたトランジスタを含むフリップフロップを複数有し、モード切替信号に基づいて、複数の前記フリップフロップがシフトレジスタとして動作する第１のモードと、前記第１のモードとは異なる第２のモードとの間で切り替え可能に構成されたフリップフロップ部と、
前記モード切替信号に基づいて、前記基板電圧を生成する制御部と
を備えた半導体装置。
【０１１６】
（２）複数の前記フリップフロップは、クロック信号に基づいて動作し、
前記制御部は、さらに、前記基板電圧に基づいて前記クロック信号を生成する
前記（１）に記載の半導体装置。
【０１１７】
（３）前記制御部は、前記第１のモードから前記第２のモードへ切り替わった後に、前記基板電圧を変更するとともに前記クロック信号の生成を停止し、前記基板電圧が収束してから前記クロック信号の生成を再開する
前記（２）に記載の半導体装置。
【０１１８】
（４）前記制御部は、前記クロック信号の生成を再開することにより単一のクロックパルスを生成し、その後に前記基板電圧を再度変更する
前記（３）に記載の半導体装置。
【０１１９】
（５）各フリップフロップは、前記トランジスタを複数有し、
各フリップフロップの複数の前記トランジスタは、Ｎ型の前記トランジスタと、Ｐ型の前記トランジスタを含み、
前記制御部は、
前記第１のモードから前記第２のモードへ切り替わった後に、前記Ｎ型のトランジスタの基板電圧を第１の電圧から第２の電圧に変化させるとともに、前記Ｐ型のトランジスタの基板電圧を第３の電圧から第４の電圧に変化させ、
前記単一のクロックパルスを生成した後に、前記Ｎ型のトランジスタの基板電圧を前記第２の電圧から前記第１の電圧に変化させるとともに、前記Ｐ型のトランジスタの基板電圧を前記第４の電圧から前記第３の電圧に変化させる
前記（４）に記載の半導体装置。
【０１２０】
（６）前記第１の電圧は、前記第２の電圧より高く、
前記第３の電圧は、前記第４の電圧より低い
前記（５）に記載の半導体装置。
【０１２１】
（７）前記第１の電圧は、前記第２の電圧より低く、
前記第３の電圧は、前記第４の電圧より高い
前記（５）に記載の半導体装置。
【０１２２】
（８）前記第２の電圧は、接地電圧と同じ電圧であり、
前記第４の電圧は、電源電圧と同じ電圧である
前記（５）から（７）のいずれかに記載の半導体装置。
【０１２３】
（９）温度センサをさらに備え、
前記制御部は、前記モード切替信号に加え、前記温度センサの検出結果にも基づいて、前記基板電圧を生成する
前記（１）から（８）のいずれかに記載の半導体装置。
【０１２４】
（１０）前記制御部は、前記温度センサが検出した温度が所定の温度よりも高い場合に、前記モード切替信号に基づいて前記基板電圧を生成する
前記（９）に記載の半導体装置。
【０１２５】
（１１）前記制御部は、前記基板電圧を生成するチャージポンプ回路またはレギュレータ回路を有する
前記（１）から（１０）のいずれかに記載の半導体装置。
【０１２６】
（１２）基板電圧を変更可能に構成されたトランジスタを含むフリップフロップを複数有し、モード切替信号に基づいて、複数の前記フリップフロップがシフトレジスタとして動作する第１のモードと、前記第１のモードとは異なる第２のモードとの間で切り替え可能に構成されたフリップフロップ部と、
前記モード切替信号に基づいて、前記基板電圧を生成する制御部と
を備えたモジュール。
【０１２７】
（１３）テストパターンのトグル率を算出し、
被検査デバイスにモード切替信号を供給して、前記被検査デバイスにおける複数のフリップフロップがシフトレジスタとして動作する第１のモードに設定し、
前記モード切替信号および前記トグル率の算出結果に基づいて、前記複数のフリップフロップに含まれる各トランジスタの基板電圧を生成し、
前記複数のフリップフロップに前記テストパターンを供給する
テスト方法。
【０１２８】
（１４）前記トグル率が所定の値よりも高い場合に、前記モード切替信号に基づいて前記基板電圧を生成する
前記（１３）に記載のテスト方法。
【符号の説明】
【０１２９】
１〜４，１Ｂ，１Ｃ…テストシステム、７〜９，７Ｂ…テスタ、１０，１０Ｂ，１０Ｃ，６０，８０，１００…半導体装置、１１，１１Ｃ，６１，８１…電圧生成回路、１２Ｂ…信号生成回路、２０，２０（１）〜２０（Ｎ）…組み合わせ回路部、３０（１）〜３０（Ｎ−１）…フリップフロップ部、３１（１）〜３１（Ｍ）…セレクタ、３２（１）〜３２（Ｍ）…フリップフロップ、４０，４０Ｃ，７０，９０，１１０…制御回路、４１…セレクタ、５０Ｃ…モジュール、６１…電圧生成回路、８２…温度センサ、９２，１１２…論理積回路、９９…トグル率算出部、２０１，２３５，２３６，２４２…論理和回路、２０２，２１２，２２３，２３３，２３４，２４１…論理積回路、２１１，２２１，２２２，２３１，２３２，２３７…フリップフロップ、２４３…クロックゲーティングセル、ＣＡＰ＿ＶＡＬ，ＤＩ（１）〜ＤＩ（Ｍ），ＤＯ（１）〜ＤＯ（Ｍ），ＯＫｂｐ，ＯＫｂｎ，ＳＦＴ＿ＶＡＬ，Ｓ（１）〜Ｓ（Ｎ−２），ＴＧＬ，ＶＡＬ…信号、ＳＥ…スキャンイネーブル信号、ＳＩ…スキャンイン信号、ＳＯ…スキャンアウト信号、ＴＣＫ，ＴＣＫ１…クロック信号、ＴＣＴＬ…テスト制御信号、Ｔth…しきい値、Ｖｂｐ，Ｖｂｎ…基板バイアス電圧、ＶＤＤ…電源電圧、ＶＤ１，ＶＤ２，ＶＳ１，ＶＳ２…電圧、ＶＳＳ…接地電圧。
【図１】
2016035947.tif 000003
【図２】
2016035947.tif 000004
【図３】
2016035947.tif 000005
【図４】
2016035947.tif 000006
【図５】
2016035947.tif 000007
【図６】
2016035947.tif 000008
【図７】
2016035947.tif 000009
【図８】
2016035947.tif 000010
【図９】
2016035947.tif 000011
【図１０】
2016035947.tif 000012
【図１１】
2016035947.tif 000013
【図１２】
2016035947.tif 000014
【図１３】
2016035947.tif 000015
【図１４】
2016035947.tif 000016
【図１５】
2016035947.tif 000017
【図１６】
2016035947.tif 000018
【図１７】
2016035947.tif 000019
【図１８】
2016035947.tif 000020