(57)【要約】【課題】  誘電体セラミック層と内部電極層とが薄層多層化された場合であっても、デラミネーションの発生を抑制した積層セラミックコンデンサを提供すること。【解決手段】  複数の誘電体セラミック層と第１の内部電極層とが交互に積層された容量部と、該容量部を挟むように複数の誘電体セラミック層と第２の内部電極層とが交互に積層された非容量部と、更に非容量部に接する容量部とは対向する側に設けられた外層部からなるセラミック基体と、前記セラミック基体の左右に設けられた一対の外部電極とを備える積層セラミックコンデンサであって、外層に最も近い前記非容量部の第２の内部電極層は、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で１０％以上被覆していること。【選択図】図１
2016035982.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体セラミック層と、複数の第１の内部電極層とが交互に積層された容量部と、
前記容量部を挟むように形成されている、複数の誘電体セラミック層と、複数の第２の内部電極層とが交互に積層された非容量部と、該非容量部に接する容量部と対向する側に設けられた外層部で構成されるセラミック基体と、前記セラミック基体の左右に設けられた一対の外部電極とを備える積層セラミックコンデンサであって、外層に最も近い前記非容量部の第２の内部電極層は、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で１０％以上被覆していることを特徴とする積層セラミックコンデンサ。
【請求項２】
前記Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している非容量部の第２の内部電極層が、前記外層部から３層以上備えることを特徴とする、請求項１記載の積層セラミックコンデンサ。
【請求項３】
前記Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している非容量部の第２の内部電極層厚みは、厚みバラつきが０．１０μｍから０．４０μｍの範囲であることを特徴とする請求項１または請求項２記載の積層セラミックコンデンサ。
【請求項４】
前記Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物は、フレスノイト結晶相を含むことを特徴とする、請求項１または請求項２または請求項３記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極層とセラミック層とが交互に積層された積層セラミックコンデンサに関する。
【背景技術】
【０００２】
近年、電子機器の小型化、薄型化が進む中、これらの電子機器に搭載される電子部品にも小型のものが要求されている。なかでも積層セラミックコンデンサに関しては、薄型民生機器の需要により、電子部品の実装面積に制限がなされ、小型品の高容量化が求められている。
【０００３】
このような市場の要求から、積層セラミックコンデンサは、容量を確保し小型化しなければならない。ここで、積層セラミックコンデンサの静電容量は、式１で表わされる。
（式１）
2016035982.tif 000003
Ｃ：静電容量、εｒ：比誘電率、ε０：真空の誘電率、
Ｓ：内部電極重なり面積、ｄ：誘電体セラミック層厚み、ｎ：積層数
【０００４】
式１からわかるように、小型化の要求が高まる中で、決められた形状寸法と内部電極の重なり面積を考慮し、積層セラミックコンデンサの静電容量を上げる為には、セラミック材料の固有の比誘電率を高くする、誘電体セラミック層厚みを薄くする、内部電極層厚みを薄くして積層数を増やす等して調整する。
【０００５】
しかしながら、比誘電率に関しては物質固有の値から、新規誘電体物質の発見に至らなければ大幅な向上は見込めず、必然的に内部電極層厚みや誘電体セラミック層厚みを薄くしなければならない。そのため、０．５０μｍ以下の内部電極層及び誘電体セラミック層で形成された積層セラミックコンデンサが求められている。
【０００６】
一般的に、内部電極層及び誘電体セラミック層を薄くするためには、内部電極層を形成する金属粒子と誘電体セラミック層を形成する誘電体セラミック粒子は、シートの厚みバラツキを小さくするために、微細化した粉末が用いられる。しかしながら、微細化した金属粒子と誘電体セラミック粒子を用いると、誘電体セラミック粒子よりも金属粒子の方が反応性が高く、焼結にともなう収縮の開始温度に大きな不整合を生じてしまう。その結果、誘電体セラミック層で形成される外層部と内部電極層と誘電体セラミック層で形成される容量部の界面に応力が発生し、デラミネーション等の構造欠陥が発生しやすくなる。
【０００７】
積層セラミックコンデンサのデラミネーションを抑制する従来技術としては、例えば、特許文献１では、内部電極層が埋設された機能層と、緩衝層が埋設された保護層とを備えたセラミック基体において、緩衝層の焼結挙動を調整することで、機能層―保護層の境界付近に発生する応力を低減させ、デラミネーションの発生を抑制する方法が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６―２７８５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１で提案されている構造では、焼結挙動を調整することによって、デラミネーションの発生を抑制しているが、０．５μｍ以下にまで薄層化された内部電極層を備える積層セラミックコンデンサにおいては、微細化した金属粉末を用いることで内部電極層の焼結開始温度が急激に早まってしまい、更には、容量部に占める電極層割合が増加するため、焼成途中の外層部と容量部の焼結挙動に大きな不整合が生じてしまい、デラミネーションの発生を抑制する事が困難である。
【００１０】
そこで本発明は、誘電体セラミック層と内部電極層とが薄層多層化された場合であっても、焼結挙動の違いから発生する応力起因のデラミネーションの発生を抑えることができる積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【００１１】
上述した課題を解決し目的を達成するために、本発明に係る積層セラミックコンデンサは、複数の誘電体セラミック層と、複数の第１の内部電極層とが交互に積層された容量部と、前記容量部を挟むように形成されている複数の誘電体セラミック層と、複数の第２の内部電極層とが交互に積層された非容量部と、該非容量部に接する容量部と対向する側に設けられた外層部で構成されるセラミック基体と、前記セラミック基体の左右に設けられた一対の外部電極とを備える積層セラミックコンデンサであって、外層に最も近い前記非容量部の第２の内部電極層は、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で１０％以上被覆していることを特徴としている。
【００１２】
本発明に係る積層セラミックコンデンサでは、積層セラミックコンデンサを積層方向に切断した断面図において、外層に最も近い前記非容量部の第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で１０％以上被覆していることで、外層部と第２の内部電極層の界面に隙間が存在せずに連続的な構造を成している。その結果、界面剥離の起点を作らないためにデラミネーションの発生を抑制することが出来る。また、外層に最も近い前記非容量部の第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で全面に被覆されていることが好ましい。このような構造体は、第２の内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物との接触面積が増えることから、十分な接着力を備えることが出来るので、デラミネーションの発生を更に抑制する事が出来る。
【００１３】
なお、外層に最も近い前記非容量部の第２の内部電極層は、内部電極の表面部をＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が１０％未満の場合においては、第２の内部電極層と誘電体セラミック層との界面に隙間が発生し、接着が十分でなくデラミネーションの発生を抑制することが出来なくなる。
【００１４】
また、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している非容量部の第２の内部電極層が、前記外層部から３層以上備えることを特徴としている。
【００１５】
Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している第２の内部電極層を外層部から３層以上備えた非容量部は、第２の内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物との接着性が更に高まり、デラミネーションの発生を更に抑制することが出来る。
【００１６】
また、前記Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している非容量部の第２の内部電極層厚みは、厚みバラつきが０．１０μｍから０．４０μｍの範囲であることを特徴としている。
【００１７】
積層セラミックコンデンサを積層方向に切断した断面図において、非容量部の第２の内部電極層の厚みバラつきが０．１０μｍから０．４０μｍの範囲であることで、第２の内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物の接触面積が増えることから、十分な接着力を備える事が出来るので、デラミネーションの発生を更に抑制することが出来る。また、第２の内部電極層の厚みバラつきが大きく、前記第２の内部電極層と隣接する他の内部電極層とが接合した構造では、第２の内部電極層と誘電体セラミック層とが剥離しにくい構造となるため、デラミネーションの発生を更に抑制することが出来る。
【００１８】
またＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物は、フレスノイト結晶相（Ｂａ２ＴｉＳｉ２Ｏ８）を含むことを特徴としている。
【００１９】
Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物に含まれるフレスノイト結晶相の単位格子は、ペロブスカイト構造の単位格子が集まって構成されており、かつそのペロブスカイト単位格子間にＳｉが２個侵入した結晶構造であるので、フレスノイト結晶相と誘電体セラミック層は連続性を備えることができ、デラミネーションの発生を更に抑制することが出来る。また、フレスノイト結晶相と誘電体セラミック層の線膨張係数が非常に近いことから、焼成時、冷却時において応力がかからず、デラミネーションの発生を更に抑制することが可能となる。
【発明の効果】
【００２０】
本発明によれば、誘電体セラミック層と内部電極層とが薄層多層化された場合であっても、デラミネーションの発生を抑制した積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の一実施形態に係る積層セラミックコンデンサの断面図である。
【図２】図２は、本発明に係る積層型セラミックコンデンサの内部構造体の形態を説明する為の部分断面図である。
【図３】本発明の実施例１３に関わる積層セラミックコンデンサの断面における、非容量部の電界放出形走査電子顕微鏡（ＦＥ−ＳＥＭ）写真である。
【発明を実施するための形態】
【００２２】
以下、本発明の好適な実施形態を説明する。同一の部材については同一の符号を付すものとし、重複する説明を省略する。なお、図面は模式的なものであり、部材相互間の寸法の比率や部材の形状等は実際のものと異なってもよい。
【００２３】
図１には、本発明に係る積層セラミックコンデンサ１０の長手方向両端部に形成された一対の外部電極５を含む断面図を示す。積層セラミックコンデンサ１０は、誘電体セラミック層と第１の内部電極層６とが交互に積層された容量部４と、該容量部を挟むように誘電体セラミック層と第２の内部電極層７とが交互に積層された非容量部３と、更に非容量部に接する容量部とは対向する側に設けられた外層部２からなるセラミック基体と、前記セラミック基体の左右に設けられた一対の外部電極５とを備え、第１の内部電極層６と第２の内部電極層７の露出端面は外部電極５と接続される。
【００２４】
積層セラミックコンデンサ１０において容量部４とは、積層面において交互に一対の外部電極５に接続された第１の内部電極層６が形成される部分とし、非容量部３とは、複数の誘電体セラミック層の層間に、積層面において同一方向の外部電極５に接続された第２の内部電極層７が形成される部分とし、外層部２とは、誘電体セラミックのみで形成される部分とする。
【００２５】
非容量部３に存在するＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物とは、結晶質相あるいは非晶質相を含むものであり、単一相でなくてもよいが、結晶質相が好ましい。
【００２６】
（積層セラミックコンデンサの製造方法）
本実施形態の積層セラミックコンデンサの製造方法は、誘電体セラミックペーストの作製、内部電極ペーストの作製、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの作製、印刷、積層、切断といった、周知の方法により、セラミック基体の有機成分等を含んだ状態のものが作製される。次に有機成分等を炭化させ燃焼させ、セラミック基体を焼結させる為に、脱バインダ工程、焼成工程を経る。次いで焼結したセラミック基体の端面に外部電極が形成され、積層セラミックコンデンサ１０が完成する。
以下、製造方法について具体的に説明する。
【００２７】
（誘電体セラミック層のセラミック組成）
上述した誘電体セラミック層の組成は、特に限定される事はないが、ＡＢＯ３（但し、Ａサイトは、少なくともＢａを含み、Ｂサイトは、少なくともＴｉを含むペロブスカイト型結晶を表す。）を主成分とし、副原料として、ＡＢＯ３１００ｍｏｌに対して、ＭｇがＭｇＯ換算で０．０１ｍｏｌ以上２．００ｍｏｌ以下、Ｒの化合物（ただし、Ｒは、Ｙ、Ｄｙ、Ｈｏ、Ｙｂ、Ｌｕ、ＧｄおよびＴｂから選ばれる少なくとも１つである）をＲ２Ｏ３換算で０．２０ｍｏｌ以上１．００ｍｏｌ以下、ＳｉＯ２を０．４０ｍｏｌ以上２．００ｍｏｌ以下、Ｍｎの化合物をＭｎＯ換算で０．００ｍｏｌを超え、０．５０ｍｏｌ未満、Ｖの化合物をＶ２Ｏ５換算で０．０１ｍｏｌ以上０．５０ｍｏｌ以下で示す組成範囲のものが好ましい。
【００２８】
（誘電体セラミックペースト）
本発明における誘電体セラミック層用ペーストは、平均粒子径が２０ｎｍから１００ｎｍの誘電体セラミック粉末を用いることが好ましい。この範囲内に平均粒子径があることで、緻密な誘電体グリーンシートを作製することが可能となる。
【００２９】
（内部電極ペースト）
本発明における内部電極ペーストは、導電性粉末の粒子径としては特に制限されないが、平均粒子径が１０ｎｍから１５０ｎｍのものを用いることが好ましい。また共材として導電性粉末の焼結挙動を遅らせる為に添加される誘電体セラミック粉末は、誘電体セラミックペーストで用いる誘電体セラミック粉末と同組成で、平均粒子径が１０ｎｍから５０ｎｍ程度の誘電体セラミック粉末を用いることが好ましい。
【００３０】
（Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物の生成方法）
第２の内部電極層の表面部をＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆する方法は特に限定されないが、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物粉末やそれぞれ単体の酸化物、炭酸塩等を第２の内部電極層用のペーストに混合して、焼成工程において第２の内部電極層の表面部を被覆するように形成させる方法や、非容量部用の誘電体セラミックペーストにＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物粉末やそれぞれ単体の酸化物、炭酸塩等を分散させ、焼成工程において第２の内部電極層の表面部を被覆するように形成させる方法や、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物末やそれぞれ単体の酸化物、炭酸塩等でペーストを作製し、内部電極層が印刷された誘電体グリーンシート状に直接印刷する方法等があげられる。厚みの制御、被覆率の制御等の観点から、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物粉末やそれぞれ単体の酸化物、炭酸塩等でペーストを作製し、内部電極層が印刷された誘電体グリーンシート状に直接印刷する方法が好ましい。
【００３１】
（熱処理工程）
本発明における熱処理工程は、脱バイ工程、焼成工程、アニール工程を行うことができる。
【００３２】
脱バイ工程においては、有機成分を除去する。焼成工程、アニール工程において、化合物層が存在する非容量部を形成することが出来る。脱バインダ工程における条件としては、昇温速度を好ましくは５〜３００℃／時間、保持温度を好ましくは５００〜８００℃、温度保持時間を好ましくは０．５〜２４時間とする。また、雰囲気は、空気もしくは還元性雰囲気とする。
【００３３】
焼成工程における条件としては、昇温速度を好ましくは５００℃／時間以上である。保持温度は、好ましくは１１００〜１４５０℃であり、その保持時間は、好ましくは０．０５〜１時間である。又、上記焼成工程は、例えば、ホットプレス法、ＨＩＰ処理等にて行うことができる。
【００３４】
また、焼成工程の雰囲気は、還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、Ｎ２とＨ２との混合ガスを加湿して用いることができる。酸素分圧は、１０−６〜１０−２Ｐａとすることが好ましい。
【００３５】
アニール工程における保持温度は、好ましくは６５０〜１１００℃であり、保持時間は、好ましくは０．１〜２４時間である。また、アニール工程の雰囲気は、加湿したＮ２ガス（酸素分圧：１．０×１０−３〜１．０Ｐａ）とすることが好ましい。
【００３６】
上記の脱バインダ工程、焼成工程およびアニール工程において、Ｎ２ガスや混合ガス等を加湿する場合には、たとえばウェッター等を使用すればよい。
【００３７】
脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立に行なってもよい。尚、必要に応じて焼成工程、アニール工程を複数回実施してもよい。
【００３８】
得られた積層体（焼結体チップ）に、バレル研磨にて端面研磨を施し、Ｃｕ端子電極用ペーストを焼き付けて端子電極を形成し、本発明の構造体を持つ積層セラミックコンデンサを形成した。
【００３９】
このように、前記誘電体セラミックペーストと、内部電極ペーストとＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストを用いて作製した積層体を、前記熱処理工程を通すことによって、非容量部の第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆することができるため、本発明の構造体を得ることができる。
【００４０】
本発明の構造体に関する最良の実施形態に関して、図２を用いて説明する。図２に示すように、非容量部３は第２の内部電極層７と誘電体セラミック層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物８とからなり、第２の内部電極層は、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で１０％以上被覆した構造体となるため、デラミネーションの発生を抑制することが出来る。
【００４１】
（非容量部におけるＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物の組成）
非容量部におけるＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物の組成は、Ｂａ２ＴｉＳｉ２Ｏ８（フレスノイト），ＢａＴｉＳｉＯ５，ＢａＴｉＳｉ２Ｏ７，ＢａＴｉＳｉ３Ｏ９から選ばれる成分が含まれている事が好ましいが、Ｂａ２ＴｉＳｉ２Ｏ８（フレスノイト）が含まれることが最も好ましい。また、上記化合物にはＢａの一部がＣａ、およびＳｒから選ばれる少なくとも１つの元素によって置換されていてもよい。また、上記化合物にはＴｉの一部がＺｒ、およびＨｆから選ばれる少なくとも１つの元素によって置換されていてもよい。また、上記化合物にはＳｉの一部がＧｅによって置換されていてもよい。
【００４２】
また、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系の化合物以外に、誘電体組成であるＡＢＯ３成分（但し、Ａサイトは、Ｂａ、Ｃａ、Ｓｒの少なくともＢａを含み、Ｂサイトは、Ｔｉ、Ｚｒ、Ｈｆの少なくともＴｉを含むペロブスカイト型結晶を表す。）を含んでいてもよく、さらには、Ｒの化合物（ただし、Ｒは、Ｙ、Ｄｙ、Ｈｏ、Ｙｂ、Ｌｕ、ＧｄおよびＴｂから選ばれる少なくとも１つである）とＭｇＯ、Ｖ２Ｏ５、ＳｉＯ２成分が含んでいてもよい。
【００４３】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく本発明の要旨を逸脱しない範囲内において種々に改変し適用することができる。
【実施例】
【００４４】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００４５】
（実施例１）
本実施例では、（Ｂａ０．９６Ｃａ０．０４）（Ｔｉ０．８５Ｚｒ０．１５）Ｏ３＋ＭｇＯ（０．１質量部）＋ＭｎＯ（０．３質量部）＋Ｙ２Ｏ３（０．４質量部）＋ＳｉＯ２（０．３質量部）＋Ｖ２Ｏ５（０．０５質量部）の組成の誘電体層を有する積層セラミックコンデンサを製造した。まず、粒径０．１〜１μｍのＢａＴｉＯ３、ＣａＴｉＯ３、ＢａＺｒＯ３、ＭｇＣＯ３、ＭｎＣＯ３、Ｙ２Ｏ３、ＳｉＯ２の材料粉末を、ボールミルにより１６時湿式混合し、乾燥することによって誘電粉末を用意した。
【００４６】
誘電体粉末１００質量部に対し、アクリル樹脂４．８質量部と、酢酸エチル１００質量部と、ミネラルスピリット６質量部と、トルエン４質量部をボールミルで混合してペースト化し、誘電体層用ペーストを得た。
【００４７】
次いで、平均粒径０．１５μｍのＮｉ粒子１００質量部に対し、有機ビヒクル（エチルセルロース８質量部をブチルカルビトール９２質量部に溶解したもの）４０質量部と、ブチルカルビトール１０質量部とを３本ロールにより混練してペースト化し、内部電極層用ペーストを得た。
【００４８】
次いで、平均粒径２０ｎｍの誘電体粉末１００重量部に対して、平均粒径１５ｎｍのＴｉＯ２粒子４８重量部と、平均粒径１０ｎｍのＳｉＯ２粒子４０重量部と、平均粒径１５ｎｍのＢａＣＯ３粒子７２重量部に対し、アクリル樹脂を８重量部と、酢酸エチルを３８０重量部と、トルエン３０重量部とをボールミルで混合してペースト化し、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストを得た。
【００４９】
（積層セラミックコンデンサの作製）
前記記載の誘電体層用ペーストを用いて、ドクターブレード法により、支持体としてのキャリアフィルム上に、誘電体グリーンシートを形成した。このとき、焼結後の誘電体厚みが０．５μｍになるよう誘電体セラミックペーストの粘度を調節した。
【００５０】
続いて、内部電極層を形成するため、前記記載の内部電極ペーストを用い、誘電体グリーンシート上に、スクリーン印刷でパターンを形成し乾燥させ、第１の内部電極層用グリーンシートを形成した。
【００５１】
更に、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物層を形成するため、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストを用い、第１の内部電極層用グリーンシート上に、スクリーン印刷でパターンを形成し乾燥させ、第２の内部電極層用グリーンシートを用意した。Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量は、焼成後に第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆される割合が１１％となるように、調整した。
【００５２】
次に焼成前の外層部形成として、誘電体グリーンシートを所定の枚数を積層し、その都度キャリアフィルムを剥離した。
【００５３】
さらに焼成前の非容量部形成として、第２の内部電極層用グリーンシート１層と第１の内部電極層用グリーンシートとを積層し、キャリアフィルムを剥離した。このとき、内部電極パターンは重なるように積層した。
【００５４】
さらに焼成前の容量部形成として、第１の内部電極層用グリーンシートを繰り返し積層して、所定の積層数までこの作業を繰り返した。このとき、第１の内部電極層用グリーンシートは内部電極パターンが交互となるように積層した。
【００５５】
さらに焼成前の非容量部形成として、第１の内部電極層用グリーンシートを複数枚と第２の内部電極層用グリーンシートを１枚とを積層し、キャリアフィルムを剥離した。このとき、内部電極パターンは重なるように積層した。
【００５６】
そして最後に焼成前の外層部形成として、誘電体グリーンシートを所定の枚数を積層した後に、熱圧着して積層体を得た。
【００５７】
得られた積層体を、ダイシングソーを適用して切断した。
【００５８】
次いで、脱バインダ工程、焼成工程およびアニール工程を下記条件にて行い、積層セラミック焼結体（素体）を作製した。
【００５９】
脱バインダ工程は、昇温速度：５０℃／時間、保持温度：２５０℃、保持時間：８時間、降温速度：２００℃／時間、雰囲気：空気中にて行なった。
【００６０】
焼成工程は、昇降温速度：１０００°Ｃ／時間、保持温度：１２００℃、保持時間：０．１時間、雰囲気：２．０×１０−５Ｐａにて行った。
【００６１】
次いでアニール工程は、昇降温速度：２００℃／時間、保持温度：１０００℃、保持時間：２時間、雰囲気：３．０×１０−２Ｐａにて行った。なお、焼成および再酸化の雰囲気は、Ｈ２と加湿したＮ２との混合雰囲気とした。
【００６２】
このようにして得られた素体の両面に、端子電極としてＣｕペーストを塗布し、Ｎ２雰囲気中において８００℃の温度で焼付けを行った。このようにして、本発明の構造体を持つ実施例１の積層セラミックコンデンサを形成した。
【００６３】
（比較例１）
比較例１は、焼成前の非容量部形成として、第１の内部電極層用グリーンシートのみを用いて、実施例１と同様に行った。
【００６４】
（比較例２）
比較例２は、焼成後に第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が７％となるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例１と同様に行った。
【００６５】
（実施例２）
実施例２は、焼成後に第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が３６％となるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例１と同様に行った。
【００６６】
（実施例３）
実施例３は、焼成後に第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が６０％となるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例１と同様に行った。
【００６７】
（実施例４）
実施例４は、焼成後に第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が９０％となるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例１と同様に行った。
【００６８】
（実施例５）
実施例５は、非容量部形成として、第２の内部電極層用グリーンシートを２層用いて積層し、実施例３と同様に行った。
【００６９】
（実施例６）
実施例６は、非容量部形成として、第２の内部電極層用グリーンシートを３層用いて積層し、実施例３と同様に行った。
【００７０】
（実施例７）
実施例７は、非容量部形成として、第２の内部電極層用グリーンシートを４層用いて積層し、実施例３と同様に行った。
【００７１】
（実施例８）
実施例８は、焼成後に第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が９０％となるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例３と同様に行った。
【００７２】
（実施例９）
実施例９は、非容量部形成として、第２の内部電極層用グリーンシートを３層用いて積層し、実施例８と同様に行った。
【００７３】
（実施例１０）
実施例１０は、焼成後に第２の内部電極層厚みバラつきが０．４０μｍとなるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例９と同様に行った。
【００７４】
（実施例１１）
実施例１１は、焼成後に第２の内部電極層厚みバラつきが０．４１μｍとなるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例９と同様に行った。
【００７５】
（実施例１２）
実施例１２は、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストとして、平均粒径２０ｎｍの誘電体粉末１００重量部に対して、平均粒径１５ｎｍのＴｉＯ２粒子４０重量部と、平均粒径１０ｎｍのＳｉＯ２粒子１００重量部と、平均粒径１５ｎｍのＢａＣＯ３粒子６０重量部に対し、アクリル樹脂を８重量部と、酢酸エチルを３８０重量部と、トルエン３０重量部とをボールミルで混合しペースト化したものを用いて、実施例３と同様に行った。
【００７６】
（実施例１３）
実施例１３は、実施例１２と同様のＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストを用いて、実施例６と同様に行った。
【００７７】
（実施例１４）
実施例１４は、実施例１２と同様のＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストを用いて、実施例７と同様に行った。
【００７８】
（実施例１５）
実施例１５は、実施例１２と同様のＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストを用いて、焼成後に第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が９０％となるように、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペーストの無機固形成分含有量を調整し、実施例８と同様に行った。
【００７９】
（実施例１６）
実施例１６は、非容量部形成として、第２の内部電極層用グリーンシートを３層用いて積層し、実施例１５と同様に行った。
【００８０】
（実施例１７）
実施例１７は、非容量部形成として、第２の内部電極層用グリーンシートを４層用いて積層し、実施例１５と同様に行った。
【００８１】
得られた積層セラミックコンデンサの端子電極部を除いた形態は、容量部の誘電体セラミック層に挟まれた内部電極層は１５０層、容量部と非容量部の１層あたりの誘電体セラミック層の厚みは０．５μｍであり、第１の内部電極層と第２の内部電極層の厚みは０．５μｍであり、外層部の厚みは１５μｍであった。
【００８２】
（第２の内部電極層がＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合の評価）
第２の内部電極層が内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合の評価は、得られた積層セラミックコンデンサを積層方向に切断した断面を、電界放出形走査電子顕微鏡（ＦＥ−ＳＥＭ）を用いて５０００倍で５視野を観察し、外層に最も近い非容量部の第２の内部電極層の界面長さと、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している前記第２の内部電極層の界面長さを測長し、その割合から算出し評価を行った。
【００８３】
（デラミネーション発生率の評価）
デラミネーション発生率の評価は、得られた積層セラミックコンデンサを積層方向に切断した断面を、実体顕微鏡を用いて約２０倍の倍率で観察を行い、デラミネーションの有無を百分率で表し評価を行った。なお、デラミネーション発生率は２０％以下を良好とし１０％以下を極めて良好とした。
【００８４】
（第２の内部電極層の厚みバラつきの評価）
第２の内部電極層の厚みバラつきの評価は、得られた積層セラミックコンデンサを積層方向に切断した断面をＦＥ−ＳＥＭを用いて５０００倍で観察し、第２の内部電極層厚みを０．５μｍ間隔で６００箇所の測定を行い、その標準偏差から評価を行った。
【００８５】
（Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物の組成の評価）
Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物の組成の評価は、ＦＥ−ＳＥＭに付属のエネルギー分散型Ｘ線分光装置（ＥＤＳ）を用いて、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物層の中心部の点分析を行うことにより、評価を行った。さらにＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物の結晶構造は、得られた積層セラミックコンデンサの非容量部のＸ線回析（ＸＲＤ）測定を行うことにより評価を行った。  
【００８６】
実施例１から４および比較例１から２に関する各種評価結果を表１に示した。
【００８７】
【表１】
2016035982.tif 000004
【００８８】
表１から分かるように、比較例１のように非容量部が構成されない積層セラミックコンデンサにおいては、誘電体セラミック層と内部電極層との接着力不足のため、４６％の割合でデラミネーションが発生してしまった。比較例２のように第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆する割合が１０％未満となる積層セラミックコンデンサにおいては、第２の内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物が接触する割合が十分でないため、第２の内部電極層と誘電体セラミック層の接着力不足のため、３２％の割合でデラミネーションが発生してしまった。
【００８９】
実施例１から４のように、第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が１０％以上となる積層セラミックコンデンサにおいては、内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物が接触する面積が十分となることから、外層部と第２の内部電極層が十分に接着している構造体であり、デラミネーションの発生を抑制している。さらには、第２の内部電極層が内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で被覆している割合が増えることで、内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物が接触する面積が十分となることから、外層部と第２の内部電極層との接着が良好な構造体となり、デラミネーションの発生率が少なくなる傾向がみてとれる。
【００９０】
実施例３と実施例５から７に関する各種評価結果を表２に示した。
【００９１】
【表２】
2016035982.tif 000005
【００９２】
表２の実施例６から実施例７のように、第２の内部電極層が、内部電極の表面部に対してＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物で１０％以上被覆している層数が外層部から３層以上備えた積層セラミックコンデンサにおいては、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物が多層に渡って存在することで、第２の内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物の界面に応力が発生しても、第２の内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物との十分な接着力を備えた構造体となり、デラミネーションの発生を更に抑制している。
【００９３】
実施例８から１１に関する各種評価結果を表３に示した。
【００９４】
【表３】
2016035982.tif 000006
【００９５】
表３の実施例８から実施例１０のように、第２の内部電極層厚みバラつきが０．１０μｍから０．４０μｍの範囲である積層セラミックコンデンサにおいては、第２の内部電極層が凹凸形状となるため、Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物との接触面積が増えることから、第２の内部電極層とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物との十分な接着力を備えた構造体であり、デラミネーションの発生を更に抑制している。なお実施例１１のように第２の内部電極層厚みバラつきが０．４０μｍを超える積層セラミックコンデンサにおいては、第２の内部電極層と隣接する第２の内部電極層との接続する箇所が多くなってしまうので、内部電極層が球状化する応力が高まるため、１３％の割合でデラミネーションが発生してしまった。
【００９６】
実施例１２から１７に関する各種評価結果を表４に示した。
【００９７】
【表４】
2016035982.tif 000007
【００９８】
表４の実施例１２から実施例１７のように、非容量部におけるＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物の組成がフレスノイト（Ｂａ２ＴｉＳｉ２Ｏ）結晶相である積層セラミックコンデンサにおいては、フレスノイト結晶相と誘電体セラミック層が連続性を有するので、フレスノイト結晶相と誘電体セラミック層との十分な接着力を備えた構造体であり、デラミネーションの発生を更に抑制している。
【００９９】
本発明は、上記の各実施例に限定されるものではなく、容量部の誘電体セラミック層厚みと第１の内部電極層厚み、非容量部の誘電体厚みと第２の内部電極層厚み、容量部と非容量部の誘電体セラミック層と第１の内部電極層と第２の内部電極層の各々の積層数、外層部の厚み、誘電体材料と電極材料とＢａ−Ｓｉ−Ｔｉ−Ｏ系化合物ペースト材料の組成に関し、発明の範囲内において種々の応用を加えることが可能である。
【産業上の利用可能性】
【０１００】
本発明は、誘電体セラミック層と内部電極層とが薄層多層化された場合であっても、デラミネーションの発生を抑制した積層セラミックコンデンサを提供することができる。
【符号の説明】
【０１０１】
１…  セラミック基体
２…  外層部
３…  非容量部
４…  容量部
５…  端子電極
６…  第１の内部電極層
７…  第２の内部電極層
８…  Ｂａ−Ｓｉ−Ｔｉ−Ｏ系化合物
９…  内部電極の表面部
１０…  積層セラミックコンデンサ
【図１】
2016035982.tif 000008
【図２】
2016035982.tif 000009
【図３】
2016035982.tif 000010