(57)【要約】【課題】Ｓ／Ｎ比の悪化や製造コストの増大を抑えつつ、暗電流が信号電流に与える影響を低減することの可能な機能性素子およびそれを備えた電子機器を提供する。【解決手段】本技術の機能性素子は、端面を有する半導体層の上面に、第１領域と、第１領域と端面との間隙において第１領域を囲む環状の第２領域とを備えている。本技術の機能性素子は、第２領域に、端面に発生するキャリアを外部に誘導可能な第１機能部を備えている。【選択図】図４
2016039203.tif 000002
【特許請求の範囲】
【請求項１】
端面を有する半導体層の上面に、第１領域と、前記第１領域と前記端面との間隙において前記第１領域を囲む環状の第２領域とを備え、
前記第２領域に、前記端面で発生するキャリアを外部に誘導可能な第１機能部を備えた
機能性素子。
【請求項２】
前記第１機能部は、ｐｎ接合、もしくは、ｐｉｎ構造を有する
請求項１に記載の機能性素子。
【請求項３】
前記第１機能部のｐｎ接合もしくはｐｉｎ構造は、前記半導体層とは異なる導電型の第１半導体領域と、前記半導体層との境界に形成される
請求項２に記載の機能性素子。
【請求項４】
前記第１機能部は、前記第１半導体領域と電気的に接続された第１電極を有する
請求項３に記載の機能性素子。
【請求項５】
前記第１領域に、当該第１領域内のキャリアの移動を制御する１または複数の第２機能部を備えた
請求項４に記載の機能性素子。
【請求項６】
１または複数の前記第２機能部は、光電変換機能、発光機能、またはメモリ機能を有する
請求項５に記載の機能性素子。
【請求項７】
１または複数の前記第２機能部は、ｐｎ接合、もしくは、ｐｉｎ構造を有する
請求項５に記載の機能性素子。
【請求項８】
１または複数の前記第２機能部は、前記半導体層とは異なる導電型の第２半導体領域を有し、
１または複数の前記第２機能部のｐｎ接合もしくはｐｉｎ構造は、前記第２半導体領域と前記半導体層との境界に形成される
請求項７に記載の機能性素子。
【請求項９】
前記第１領域に、前記第２半導体領域と電気的に接続された第２電極と、前記半導体層と同一の導電型の不純物濃度が前記半導体層よりも高い第３半導体領域と、前記第３半導体領域と電気的に接続された第３電極とを備えた
請求項８に記載の機能性素子。
【請求項１０】
前記第１半導体領域、前記第３半導体領域および前記第２半導体領域は、前記端面側からこの順に配置されている
請求項９に記載の機能性素子。
【請求項１１】
機能性素子と、
前記機能性素子を制御する制御部と
を備え、
前記機能性素子は、端面を有する半導体層の上面に、第１領域と、前記第１領域と前記端面との間隙において前記第１領域を囲む環状の第２領域とを有し、
前記第２領域に、前記端面で発生するキャリアを外部に誘導可能な第１機能部を有する
電子機器。
【請求項１２】
前記制御部は、前記端面で発生するキャリアの外部への誘導を促進するように、前記第１機能部を制御する
請求項１１に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体層を有する機能性素子およびそれを備えた電子機器に関する。
【背景技術】
【０００２】
半導体では、切断により形成された端面には、多少なりとも結晶構造の崩れが存在する。フォトダイオードでは、この結晶構造の崩れに起因して暗電流が発生することが知られている。フォトダイオードで得られた信号電流にとって暗電流は電気的なノイズとなるので、暗電流そのものを低減するか、または、暗電流が信号電流に与える影響を低減することが必要となる。この問題に対して、従来では、受光領域を端面から遠ざけることで、暗電流が信号電流に与える影響を低減する方策が知られている。また、例えば、特許文献１，２，３では、端面に被覆層を設けたり、スクライブラインにおいて半導体層の表面から半導体基板まで達するように不純物層を設けたりすることにより、暗電流そのものを低減することが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２３９００５号公報
【特許文献２】特開２００８−１７７４８５号公報
【特許文献３】特開平７−１４２５８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、受光領域を端面から遠ざけるために、受光領域のサイズを小さくした場合には、受光領域のサイズを小さくした分だけ、受光量が減少するので、Ｓ／Ｎ比が悪化してしまうという問題があった。また、端面に被覆層を設けたり、半導体層を貫通するように不純物層を設けたりするためには、そのための専用工程を追加することが必要となる。その結果、製造コストが増大してしまうという問題があった。
【０００５】
なお、端面を有する半導体層を備えた種々の機能性素子においても、端面で発生する暗電流に起因してＳ／Ｎ比の悪化や製造コストの増大といった問題が生じ得る。
【０００６】
本技術はかかる問題点に鑑みてなされたもので、その目的は、Ｓ／Ｎ比の悪化や製造コストの増大を抑えつつ、暗電流が信号電流に与える影響を低減することの可能な機能性素子およびそれを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本技術の機能性素子は、端面を有する半導体層の上面に、第１領域と、第１領域と端面との間隙において第１領域を囲む環状の第２領域とを備えている。本技術の機能性素子は、第２領域に、端面に発生するキャリアを外部に誘導可能な第１機能部を備えている。
【０００８】
本技術の電子機器は、上記の機能性素子と、上記の機能性素子を制御する制御部とを備えている。
【０００９】
本技術の機能性素子および電子機器では、第１領域と端面との間隙において第１領域を囲む環状の第２領域に、端面に発生するキャリアを外部に誘導可能な第１機能部が設けられている。これにより、端面で発生した暗電流を第１機能部によって外部に引き抜くことが可能となるので、第１領域が端面近傍に設けられている場合であっても、端面で発生した暗電流が第１領域に与える影響を低減することができる。また、第１機能部は、半導体層内において、端面で発生した暗電流にとっての電流経路となっていればよいので、第１機能部を大面積で設ける必要はなく、また、端面に被覆層を設けたり、半導体層を貫通するように不純物層を設けたりする必要もない。
【発明の効果】
【００１０】
本技術の機能性素子および電子機器によれば、第１領域を囲む環状の第２領域に、端面に発生するキャリアを外部に誘導可能な第１機能部を設けるようにしたので、Ｓ／Ｎ比の悪化や製造コストの増大を抑えつつ、端面で発生した暗電流が、第１領域を流れる信号電流に与える影響を低減することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１１】
【図１】本技術の第１の実施形態に係る放射線検出器の断面構成の一例を表す図である。
【図２】図１の放射線検出器の上面構成の一例を表す図である。
【図３】図１の受光素子の下面構成の一例を表す図である。
【図４】図３の受光素子のＡ−Ａ線における断面構成の一例を表す図である。
【図５】図３の受光素子のＡ−Ａ線における断面構成の一例を表す図である。
【図６】図３の受光素子のＡ−Ａ線における断面構成の一例を表す図である。
【図７】図３の受光素子のＡ−Ａ線における断面構成の一例を表す図である。
【図８】図３〜図７の受光素子を備えた放射線検出器の製造手順の一例を表す図である。
【図９】比較例に係る受光素子の断面構成の一例を表す図である。
【図１０】比較例に係る受光素子の断面構成の一例を表す図である。
【図１１】シミュレーションにより導出した、暗電流のアウターカソード電圧依存性の一例を表す図である。
【図１２】図１０の比較例に係る受光素子におけるシミュレーション結果の一例を表す図である。
【図１３】図９の受光素子におけるシミュレーション結果の一例を表す図である。
【図１４】図９の受光素子におけるシミュレーション結果の一例を表す図である。
【図１５】図４の受光素子におけるシミュレーション結果の一例を表す図である。
【図１６】図４の受光素子におけるシミュレーション結果の一例を表す図である。
【図１７】図７の受光素子におけるシミュレーション結果の一例を表す図である。
【図１８】図７の受光素子におけるシミュレーション結果の一例を表す図である。
【図１９】シミュレーションにより導出した、光電流のアウターカソード電圧依存性の一例を表す図である。
【図２０】図３の受光素子の下面構成の一変形例を表す図である。
【図２１】図３の受光素子の下面構成の一変形例を表す図である。
【図２２】図３の受光素子の下面構成の一変形例を表す図である。
【図２３】図３の受光素子の下面構成の一変形例を表す図である。
【図２４】図３の受光素子の下面構成の一変形例を表す図である。
【図２５】本技術の第２の実施形態に係る放射線検出器の断面構成の一例を表す図である。
【図２６】図２５の放射線検出器の上面構成の一例を表す図である。
【図２７】図２５の放射線検出器（回路基板）の下面構成の一例を表す図である。
【図２８】図２７の回路基板のＡ−Ａ線における断面構成の一例を表す図である。
【図２９】図２５の放射線検出器の製造手順の一例を表す図である。
【図３０】本技術の第３の実施形態に係る撮像装置の概略構成の一例を表す図である。
【図３１】図３０の撮像部の回路構成の一例を表す図である。
【図３２】本技術の第４の実施形態に係る撮像表示システムの概略構成の一例を表す図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（放射線検出器）
画素ごとの端縁に暗電流誘導部を設けた例
２．第１の実施の形態の変形例（放射線検出器）
各不純物領域の面内レイアウトのバリエーション
３．第２の実施の形態（放射線検出器）
回路基板の端縁に暗電流誘導部を設けた例
４．各実施の形態に共通する変形例（放射線検出器）
シンチレータ層を省略した例
５．第３の実施の形態（撮像装置）
上記各実施の形態に係る放射線検出器を撮像装置の撮像部として用いた例
６．第４の実施の形態（撮像システム）
上記撮像装置を撮像システムに組み込んだ例
７．第４の実施の形態の変形例（撮像システム）
成型装置をさらに設けた例
【００１３】
＜１．第１の実施の形態＞
[構成]
まず、本技術の第１の実施の形態に係る放射線検出器１について説明する。図１は、本実施の形態の放射線検出器１の断面構成の一例を表したものである。図２は、図１の放射線検出器１の上面１Ａの構成の一例を表したものである。放射線検出器１は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。間接変換方式とは、放射線を光信号に変換した後に電気信号に変換する方式を指す。放射線検出器１は、例えば、回路基板１０、シンチレータ層２０および反射板３０を備えている。
【００１４】
（回路基板１０）
回路基板１０は、光信号を電気信号に変換するものである。回路基板１０は、配線基板１０Ａと、複数の受光素子１０Ｂとを備えている。受光素子１０Ｂは、本技術の「機能性素子」の一具体例に相当する。配線基板１０Ａは、放射線検出器１の下面１Ｂ側に配置されており、各受光素子１０Ｂは、シンチレータ層２０側に配置されている。配線基板１０Ａは、例えば、支持基板と、支持基板上に形成された駆動回路と、駆動回路および受光素子１０Ｂと外部回路とを互いに接続するための各種配線とを有している。支持基板は、例えば、半導体基板、または、ガラス基板で構成されている。駆動回路は、例えば、外部回路からの制御信号に基づいて受光素子１０Ｂのオンオフ制御を行う複数のトランジスタを有している。各トランジスタは、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。複数のトランジスタは、受光素子１０Ｂごとに１つずつ設けられており、一組の受光素子１０Ｂおよびトランジスタによって、撮像画素Ｐｘ１が構成されている。配線基板１０Ａは、例えば、受光素子１０Ｂから出力された光電流を電圧信号に変換する変換回路と、変換回路から出力された電圧信号を増幅するアンプ回路と、アンプから出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路とを含んで構成されていてもよい。変換回路、アンプ回路およびＡ／Ｄ変換回路のうち少なくとも１つが駆動回路内に設けられていてもよい。
【００１５】
受光素子１０Ｂは、シンチレータ層２０側から受光素子１０Ｂの上面に入射する光（入射光）の光量に応じた電荷量の信号電荷（光電流）を生成して内部に蓄積する光電変換部１０Ｅ（後述）を含んで構成されている。光電変換部１０Ｅが、本技術の「第２機能部」の一具体例に相当する。光電変換部１０Ｅは、例えば、ＰＮ(Positive Negative)フォトダイオード、または、ＰＩＮ(Positive Intrinsic Negative)フォトダイオードで構成されている。光電変換部１０Ｅについては、後に詳述する。
【００１６】
複数の受光素子１０Ｂは、放射線検出器１の上面１Ａのうち端縁（額縁領域１Ｄ）を除いた領域（画素領域１Ｃ）と対向する位置に配置されている。複数の受光素子１０Ｂは、共通の配線基板１０Ａに実装されている。複数の受光素子１０Ｂは、例えば、配線基板１０Ａ上に２次元配置されている。受光素子１０Ｂは、例えば、転写技術を用いて配線基板１０Ａ上に転写されている。複数の受光素子１０Ｂは、面内において互いに離間して配置されている。従って、受光素子１０Ｂの上面は、互いに隣接する２つの受光素子１０Ｂ間に形成された間隙で囲まれている。この間隙の幅は、例えば、受光素子１０Ｂの横幅と同等か、またはそれよりも狭くなっている。
【００１７】
図３は、受光素子１０Ｂの下面の構成の一例を表したものである。図４は、図３の受光素子１０ＢのＡ−Ａ線における断面構成の一例を表したものである。図４では、受光素子１０Ｂの断面が上下反対に描かれている。以下では、受光素子１０Ｂ内の各構成要素を説明する際に、図４の上側を上と称し、図４の下側を下と称するものとする。受光素子１０Ｂは、例えば、サブミリサイズのチップである。なお、受光素子１０Ｂが、サブミリサイズよりも大きなサイズであってもよい。受光素子１０Ｂは、ダイシングもしくはドライエッチングなどによって切断されることにより形成された端面１０Ｇを有している。端面１０Ｇが、本技術の「端面」の一具体例に相当する。受光素子１０Ｂは、例えば、直方体形状となっている。受光素子１０Ｂを保護する目的などで、受光素子１０Ｂの端面１０Ｇに保護膜が形成されていてもよい。
【００１８】
受光素子１０Ｂは、ｐ型基板１１と、ｐ型基板１１上に設けられたｐ型半導体層１２および絶縁層１３とを有している。ｐ型半導体層１２が、本技術の「半導体層」の一具体例に相当する。ｐ型半導体層１２および絶縁層１３は、ｐ型基板１１上にこの順に積層して構成されている。ｐ型半導体層１２は、受光素子１０Ｂの端面１０Ｇに露出している。つまり、ｐ型半導体層１２は、端面１０Ｇを有している。ｐ型基板１１は、例えば、１×１０17ｃｍ-3程度の高濃度のｐ型不純物を含むバルクＳｉ結晶基板である。ｐ型半導体層１２は、例えば、１×１０15ｃｍ-3程度の低濃度のｐ型エピタキシャルＳｉ層である。ｐ型不純物としては、例えば硼素（Ｂ）などが挙げられる。絶縁層１３は、例えば、バルクＳｉ結晶基板の表面を熱酸化することにより形成されたものである。
【００１９】
受光素子１０Ｂは、ｐ型半導体層１２の上面に、インナー領域１０Ｃと、インナー領域１０Ｃと端面１０Ｇとの間隙においてインナー領域１０Ｃを囲む環状のアウター領域１０Ｄとを有している。インナー領域１０Ｃが、本技術の「第１領域」の一具体例に相当する。アウター領域１０Ｄが、本技術の「第２領域」の一具体例に相当する。受光素子１０Ｂは、インナー領域１０Ｃにｐ型ウェル１４Ａを有しており、ｐ型ウェル１４Ａの上面の一部にｐ型領域１４Ｂを有している。ｐ型領域１４Ｂは、本技術の「第３半導体領域」の一具体例に相当する。ｐ型領域１４Ｂは、後述のアノード電極１５とｐ型ウェル１４Ａとの接触抵抗を下げるためのものであり、ｐ型半導体層１２およびｐ型ウェル１４Ａのｐ型不純物濃度よりも高いｐ型不純物濃度となっている。ｐ型ウェル１４Ａは、インナー領域１０Ｃの外縁に環状に設けられている。ｐ型ウェル１４Ａは、ｐ型半導体層１２に対して、ｐ型半導体層１２の上面からｐ型不純物を拡散させることにより形成されたものである。ｐ型領域１４Ｂは、ｐ型ウェル１４Ａに対して、ｐ型ウェル１４Ａの上面からｐ型不純物を高濃度に拡散させることにより形成されたものである。
【００２０】
受光素子１０Ｂは、インナー領域１０Ｃの上面のうちｐ型ウェル１４Ａで囲まれた領域に、ｐ型半導体層１２とは異なる導電型のｎ型領域１６を有している。ｎ型領域１６が、本技術の「第２半導体領域」の一具体例に相当する。ｎ型領域１６の外縁は、例えば、ｐ型ウェル１４Ａの内縁に接している。ｎ型領域１６は、例えば、１×１０19ｃｍ-3程度のｎ型不純物濃度の半導体で構成されている。ｎ型不純物としては、例えばアンチモン（Ｓｂ）や砒素（Ａｓ）などが挙げられる。ｎ型領域１６は、ｐ型半導体層１２に対して、ｐ型半導体層１２の上面からｎ型不純物を高濃度に拡散させることにより形成されたものである。ｎ型領域１６とｐ型半導体層１２との境界や、ｎ型領域１６とｐ型ウェル１４Ａとの境界に、ｐｎ接合（ジャンクション領域１０Ｈ）が形成されている。ｐｎ接合（ジャンクション領域１０Ｈ）が本技術の「第２機能部のｐｎ接合」の一具体例に相当する。受光素子１０Ｂは、絶縁層１３の開口を介してｐ型領域１４Ｂと電気的に接続されたアノード電極１５を有している。アノード電極１５が、本技術の「第３電極」の一具体例に相当する。受光素子１０Ｂは、さらに、絶縁層１３の別の開口を介してｎ型領域１６と電気的に接続されたインナーカソード電極１７を有している。インナーカソード電極１７が、本技術の「第２電極」の一具体例に相当する。アノード電極１５およびインナーカソード電極１７は、例えば、ＡｌＣｕ等の金属材料で構成されている。ｐ型ウェル１４Ａ、ｐ型領域１４Ｂ、ｎ型領域１６、ジャンクション領域１０Ｈ、アノード電極１５およびインナーカソード電極１７によって、光電変換部１０Ｅが構成されている。光電変換部１０Ｅは、インナー領域１０Ｃにおける電流経路Ｐ１となっており、かつインナー領域１０Ｃ内のキャリアの移動を制御するようになっている。なお、図４において、電流経路Ｐ１の矢印の向きは、電流の流れる向きを表している。図４において、電流経路Ｐ２，Ｐ３の矢印の向きについても、電流の流れる向きを表している。
【００２１】
受光素子１０Ｂは、さらに、アウター領域１０Ｄにｎ型領域１８を有している。ｎ型領域１８が、本技術の「第１半導体領域」の一具体例に相当する。ｎ型領域１８、ｐ型領域１４Ｂおよびｎ型領域１６は、端面１０Ｇ側からこの順に配置されている。ｎ型領域１８は、ｐ型ウェル１４Ａとは直接、接しておらず、ｐ型ウェル１４Ａと所定の間隙を介して形成されている。ｎ型領域１８は、端面１０Ｇに接して形成されている。ｎ型領域１８は、例えば、１×１０18〜１×１０19ｃｍ-3程度のｎ型不純物濃度の半導体で構成されている。ｎ型領域１８は、ｐ型半導体層１２に対して、ｐ型半導体層１２の上面からｎ型不純物を高濃度に拡散させることにより形成されたものである。ｎ型領域１８とｐ型半導体層１２との境界に、ｐｎ接合（ジャンクション領域１０Ｊ）が形成されている。ｐｎ接合（ジャンクション領域１０Ｊ）が、本技術の「第１機能部のｐｎ接合」の一具体例に相当する。受光素子１０Ｂは、絶縁層１３の開口を介してｎ型領域１８と電気的に接続されたアウターカソード電極１９を有している。アウターカソード電極１９が、本技術の「第１電極」の一具体例に相当する。アウターカソード電極１９は、例えば、ＡｌＣｕ等の金属材料で構成されている。ｎ型領域１８、ジャンクション領域１０Ｊのうちｎ型領域１８の直下の部分、およびアウターカソード電極１９によって、端面１０Ｇで発生するキャリアを外部に誘導可能な暗電流誘導部１０Ｆが構成されている。暗電流誘導部１０Ｆが、本技術の「第１機能部」の一具体例に相当する。暗電流誘導部１０Ｆがアウター領域１０Ｄにおける電流経路Ｐ２となっている。
【００２２】
端面１０Ｇは、上述したように、ダイシングもしくはドライエッチングなどによって切断されることにより形成されている。そのため、端面１０Ｇには、多少なりとも結晶構造の崩れが存在し、この結晶構造の崩れに起因してキャリア（つまり、暗電流）が発生しやすくなっている。暗電流誘導部１０Ｆは、アウターカソード電極１９に所定の電圧が印加されることにより、端面１０Ｇで発生したキャリアを引き込んで外部に誘導することが可能となっている。ここで、「所定の電圧」とは、端面１０Ｇで発生するキャリアの外部への誘導を促進することの可能な電圧を指している。例えば、アノード電極１５に対してグラウンド電圧もしくは負電圧が印加される場合、「所定の電圧」とは、正電圧を指している。
【００２３】
なお、ジャンクション領域１０Ｊのうちｎ型領域１８とｐ型ウェル１４Ａとの間の部分にも、電流経路Ｐ３が形成され得る。しかし、後述するように、電流経路Ｐ３に流れる電流の、電流経路Ｐ１への影響は、無視できるほど小さい。従って、暗電流誘導部１０Ｆの、光電変換部１０Ｅへの影響は、無視できるほど小さい。
【００２４】
なお、図５に示したように、ｐ型ウェル１４Ａの端部が、ｎ型領域１８の端部と直接、接していてもよい。また、図６に示したように、ｐ型ウェル１４Ａの端部が、ｎ型領域１８の端部だけでなく、ｎ型領域１８の下面の一部にも直接、接していてもよい。また、図７に示したように、ｎ型領域１８が、広範囲に形成されていてもよい。このとき、Ｓ／Ｎ比の観点から、ｎ型領域１６の面積を変えずに、ｎ型領域１８の面積を広くすることが好ましい。
【００２５】
（シンチレータ層２０）
シンチレータ層２０は、上面１Ａに入射した放射線Ｌを光電変換部１０Ｅの感度域に波長変換するものであり、具体的には、上面１Ａに入射した放射線Ｌを光に変換するものである。シンチレータ層２０は、例えば、α線、β線、γ線またはＸ線などの放射線を可視光に変換する蛍光体で構成されている。このような蛍光体としては、例えば、ヨウ化セシウム（ＣｓＩ）にタリウム（Ｔｌ）またはナトリウム（Ｎａ）を添加したもの、ヨウ化ナトリウム（ＮａＩ）にタリウム（Ｔｌ）を添加したものが挙げられる。また、上記蛍光体としては、例えば、臭化セシウム（ＣｓＢｒ）にユウロピウム（Ｅｕ）を添加したもの、弗化臭化セシウム（ＣｓＢｒＦ）にユウロピウム（Ｅｕ）を添加したものが挙げられる。
【００２６】
シンチレータ層２０は、図１に示したように、受光素子１０Ｂの上方に配置されている。シンチレータ層２０は、例えば、受光素子１０Ｂの上面を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層２０は、互いに隣接する２つの受光素子１０Ｂの間隙と対向する領域に、シンチレータ層２０の厚さ方向に延在する結晶界面を有している。結晶界面は、受光素子１０Ｂの上面からシンチレータ層２０の厚さ方向に延在しており、シンチレータ層２０を受光素子１０Ｂごとに１つずつ区分けしている。つまり、シンチレータ層２０は、結晶界面によって受光素子１０Ｂごとに１つずつ割り当てられた複数のシンチレータ部２０Ａで構成されている。
【００２７】
（反射板３０）
反射板３０は、シンチレータ層２０から受光素子１０Ｂとは反対方向へ発光した光を受光素子１０Ｂ側に返す役割を持つ。反射板３０は、実質的に水分を透過しない水分不透過材料によって構成されていてもよい。このようにした場合には、反射板３０によって、シンチレータ層２０への水分の介入を防ぐことができる。反射板３０は、例えば、薄板ガラスからなる。反射板３０は省略されていてもよい。シンチレータ層２０上に設ける反射構造は、上記のような反射板３０以外の構成となっていてもよく、例えば、Ａｌの蒸着膜によって構成されていてもよい。
【００２８】
［製造方法］
次に、放射線検出器１の製造方法の一例について説明する。図８は、図３〜図７の回路基板１０を備えた放射線検出器１の製造手順の一例を表したものである。まず、ｐ型基板１１上にｐ型半導体層１２を備えた半導体基板を用意する。次に、酸化膜を形成する（ステップＳ１０１）。具体的には、ｐ型半導体層１２の表面を熱酸化することによって、酸化膜からなる絶縁層１３を形成する。次に、アノード領域の分離を行う（ステップＳ１０２）。具体的には、ｐ型イオンインプランテーションを行うことにより、環状の複数のｐ型ウェル１４Ａを行列状に形成する。このとき、ｐ型イオンインプランテーションを複数回、行うことにより、ｐ型ウェル１４Ａに対して濃度勾配を設けてもよい。
【００２９】
次に、カソード領域を形成する（ステップＳ１０３）。具体的には、ｎ型イオンインプランテーションを行うことにより、ｐ型ウェル１４Ａに囲まれた各領域にｎ型領域１６を形成する。続いて、暗電流引き込み領域を形成する（ステップＳ１０４）。具体的には、ｎ型イオンインプランテーションを行うことにより、各ｐ型ウェル１４Ａを囲む格子状のｎ型領域１８を形成する。このとき、ｎ型領域１６，１８のｎ型不純物濃度を互いに等しくする場合には、ｎ型領域１６およびｎ型領域１８を一括して形成することができる。次に、アノード領域を形成する（ステップＳ１０５）。具体的には、各ｐ型ウェル１４Ａの上面の一部に対してｐ型イオンインプランテーションを行うことにより、ｐ型領域１４Ｂを形成する。
【００３０】
次に、メタル配線を形成する（ステップＳ１０６）。具体的には、絶縁層１３上に、複数のアノード電極１５、複数のインナーカソード電極１７および複数のアウターカソード電極１９を形成する。このとき、複数のアノード電極１５をｐ型領域１４Ｂごとに１つずつ割り当て、複数のインナーカソード電極１７をｎ型領域１６ごとに１つずつ割り当て、複数のアウターカソード電極１９をｐ側ウェル１４Ａごとに１つずつ割り当てる。このようにして、ｐ型半導体層１２の上面に、複数の光電変換部１０Ｅと、各光電変換部１０Ｅを囲む格子状の暗電流誘導部１０Ｆが形成される。次に、必要に応じて、上面全体に、ＳｉＯ2またはＳｉＮなどからなる保護膜（図示せず）を形成する（ステップＳ１０７）。
【００３１】
次に、受光素子１０Ｂを裏面照射型として用いる場合には、ｐ型基板１１を薄肉化する（ステップＳ１０８）。次に、素子分離を行う（ステップＳ１０９）。具体的には、例えば、半導体基板に対して支持基板を貼り合わせた上で、半導体基板のうち、暗電流誘導部１０Ｆの形成されている箇所に対して、ダイシングまたはドライエッチングなどを行うことにより、半導体基板を、光電変換部１０Ｅごとに分離する。このとき、分離により形成される端面１０Ｇから発生する暗電流を低減する観点からは、ドライエッチングにより素子分離を行うことが好ましい。このようにして、端面１０Ｇを有する複数の受光素子１０Ｂが形成される。次に、必要に応じて、各受光素子１０Ｂと、配線基板１０Ａとを互いに接続するための接続電極（図示せず）を各受光素子１０Ｂに形成する（ステップＳ１１０）。次に、例えば、転写技術を用いて、配線基板１０Ａ上に、複数の受光素子１０Ｂを実装する（ステップＳ１１１）。このようにして、図３〜図７の回路基板１０が製造される。
【００３２】
次に、例えば、真空蒸着法を用いて成膜することにより、各受光素子１０Ｂの上面を結晶成長面としてシンチレータ層２０を形成する（ステップＳ１１２）。シンチレータ層２０の形成に際して、互いに隣接する２つの受光素子１０Ｂの間隙と対向する領域に、シンチレータ層２０の厚さ方向に延在する結晶界面を形成するとともに、結晶界面によって受光素子１０Ｂごとに１つずつ割り当てられた複数のシンチレータ部２０Ａを形成する。最後に、シンチレータ層２０上に、反射板３０を形成する（ステップＳ１１３）。このようにして、放射線検出器１が製造される。
【００３３】
［動作］
次に、放射線検出器１の動作の一例について説明する。放射線検出器１の上面１Ａに放射線Ｌが入射すると、シンチレータ層２０において、放射線Ｌが光に変換される。光電変換部１０Ｅには、回路基板１０内の駆動回路および配線を介して逆バイアス電圧が印加されている。変換された光が、受光素子１０Ｂの上面に入射すると、光電変換部１０Ｅにおいて、入射光の光量に応じた（比例した）電荷量の信号電荷（光電流）が生成される。光電変換部１０Ｅ内で生成された信号電荷（光電流）は、回路基板１０内の駆動回路および配線によって電流経路Ｐ１を介して引き出される。
【００３４】
一方、受光素子１０Ｂの端面１０Ｇでは、光入射の有無にかかわらず、端面１０Ｇにおける結晶構造の崩れに起因してキャリアが発生する。暗電流誘導部１０Ｆには、回路基板１０内の駆動回路および配線を介して逆バイアス電圧が印加されている。暗電流誘導部１０Ｆには、逆バイアス電圧が常に印加されていてもよいし、間欠的に印加されていてもよい。端面１０Ｇで発生したキャリアは、回路基板１０内の駆動回路および配線によって電流経路Ｐ２を介して引き抜かれる。
【００３５】
［シミュレーション］
次に、受光素子１０Ｂにおけるシミュレーション結果について説明する。図９は、比較例に係る受光素子１００Ｂの断面構成の一例を表したものである。受光素子１００Ｂでは、ｎ型領域１８がｐ型ウェル１４０Ａによって覆われており、ｐ型半導体層１２と接していない。図１０は、比較例に係る受光素子２００Ｂの断面構成の一例を表したものである。受光素子２００Ｂでは、暗電流誘導部１０Ｆが存在しておらず、ｐ型ウェル１４０Ａが端面１０Ｇまで延在している。図１１は、シミュレーションにより導出した、暗電流のアウターカソード電圧依存性の一例を表したものである。図１１の左側の図は、受光素子２００Ｂで生じた暗電流の大きさの一例を表したものである。図１１の右側の図は、受光素子１００Ｂおよび図４，図７の受光素子１０Ｂで生じた暗電流の大きさの一例を表したものである。図１１の右側の図は、インナーカソード電圧ＶｃａｔｈＩを０．６Ｖとし、アノード電圧をグラウンドとしたときの結果である。
【００３６】
図１１では、ｎ型領域１８がｐ型ウェル１４０Ａによって覆われている場合（図９）には、暗電流の大きさが、暗電流誘導部１０Ｆが存在していないときの暗電流の大きさと比べて、ほぼ同一となっている。このことから、ｎ型領域１８の少なくとも一部が、ｐ型半導体層１２と接していることにより、暗電流誘導部１０Ｆが機能することがわかる。また、図１１から、ｎ型領域１８の面積が小さくても、暗電流誘導部１０Ｆが機能し、ｎ型領域１８の面積が広くなるにつれて、暗電流誘導部１０Ｆの機能が強化されることがわかる。また、図１１から、インナーカソード電圧ＶｃａｔｈＩを０．６Ｖとし、アノード電圧をグラウンドとしたときに、アウターカソード電圧ＶｃａｔｈＯを０．３Ｖにするだけで、暗電流誘導部１０Ｆが十分に機能することがわかる。
【００３７】
図１２は、図１０の受光素子２００Ｂにおけるシミュレーション結果の一例を表したものである。図１３，図１４は、図９の受光素子１００Ｂにおけるシミュレーション結果の一例を表したものである。図１３は、インナーカソード電圧ＶｃａｔｈＩおよびアウターカソード電圧ＶｃａｔｈＯを０．６Ｖとし、アノード電圧をグラウンドとしたときの結果である。図１４は、インナーカソード電圧ＶｃａｔｈＩを０．６Ｖとし、アウターカソード電圧ＶｃａｔｈＯを３Ｖとし、アノード電圧をグラウンドとしたときの結果である。図１５，図１６は、図４の受光素子１０Ｂにおけるシミュレーション結果の一例を表したものである。図１５は、インナーカソード電圧ＶｃａｔｈＩおよびアウターカソード電圧ＶｃａｔｈＯを０．６Ｖとし、アノード電圧をグラウンドとしたときの結果である。図１６は、インナーカソード電圧ＶｃａｔｈＩを０．６Ｖとし、アウターカソード電圧ＶｃａｔｈＯを３Ｖとし、アノード電圧をグラウンドとしたときの結果である。図１７，図１８は、図７の受光素子１０Ｂにおけるシミュレーション結果の一例を表したものである。図１７は、インナーカソード電圧ＶｃａｔｈＩおよびアウターカソード電圧ＶｃａｔｈＯを０．６Ｖとし、アノード電圧をグラウンドとしたときの結果である。図１８は、インナーカソード電圧ＶｃａｔｈＩを０．６Ｖとし、アウターカソード電圧ＶｃａｔｈＯを３Ｖとし、アノード電圧をグラウンドとしたときの結果である。
【００３８】
図１２〜図１８において、図中の矢印は、暗電流の向きと大きさを表している。また、図１２〜図１８において、図中の等高線は、キャリア（電子）の密度を表している。
【００３９】
図１２、図１３、図１４から、ｎ型領域１８がｐ型ウェル１４０Ａによって覆われている場合には、暗電流誘導部１０Ｆが存在していないときと同様、端面１０Ｇから発生したキャリア（電子）がアウター領域１０Ｄからインナー領域１０Ｃに流れていることがわかる。図１５から、アウターカソード電圧ＶｃａｔｈＯを０．６Ｖとすることにより、端面１０Ｇから発生したキャリア（電子）が暗電流誘導部１０Ｆに引き込まれている様子がわかる。図１６からは、アウターカソード電圧ＶｃａｔｈＯを３Ｖとすることにより、端面１０Ｇから発生したキャリア（電子）が暗電流誘導部１０Ｆに顕著に引き込まれている様子がわかる。図１７，図１８からは、アウターカソード電圧ＶｃａｔｈＯを０．６Ｖまたは３Ｖとすることにより、端面１０Ｇから発生したキャリア（電子）が暗電流誘導部１０Ｆに顕著に引き込まれている様子がわかる。
【００４０】
図１９は、シミュレーションにより導出した、光電流のアウターカソード電圧依存性の一例を表したものである。図１９の左側の図は、受光素子２００Ｂで生じた光電流の大きさの一例を表したものである。図１９の右側の図は、図４，図７の受光素子１０Ｂで生じた光電流の大きさの一例を表したものである。図１９から、暗電流誘導部１０Ｆが存在していることによる光電流への影響が無視できるほど小さいことがわかる。
【００４１】
［効果］
次に、放射線検出器１の効果について説明する。放射線検出器１では、インナー領域１０Ｃと端面１０Ｇとの間隙においてインナー領域１０Ｃを囲む環状のアウター領域１０Ｄに、端面１０Ｇで発生するキャリアを外部に誘導し得る暗電流誘導部１０Ｆが設けられている。これにより、端面１０Ｇで発生した暗電流が暗電流誘導部１０Ｆによって外部に引き抜かれるので、インナー領域１０Ｃが端面１０Ｇ近傍に設けられている場合であっても、端面１０Ｇで発生した暗電流がインナー領域１０Ｃに与える影響を低減することができる。また、暗電流誘導部１０Ｆは、ｐ型半導体層１２内において、端面１０Ｇで発生した暗電流にとっての電流経路となっていればよいので、暗電流誘導部１０Ｆを大面積で設ける必要はなく、また、端面１０Ｇに被覆層を設けたり、ｐ型半導体層１２を貫通するように不純物層を設けたりする必要もない。従って、光電流のＳ／Ｎ比の悪化や製造コストの増大を抑えつつ、端面１０Ｇで発生した暗電流が、光電流に与える影響を低減することができる。
【００４２】
＜２．第１の実施の形態の変形例＞
上記実施の形態では、ｎ型領域１８が端面１０Ｇに接して形成されていたが、例えば、図２０に示したように、端面１０Ｇと所定の間隙を介して形成されていてもよい。また、上記実施の形態では、ｐ型ウェル１４Ａの幅が場所によって異なっていたが、例えば、図２１に示したように、場所によらず一定となっていてもよい。また、上記実施の形態では、ｎ型領域１６が円形状となっていたが、例えば、図２２に示したように、方形状となっていてもよい。また、本変形例において、図２１に示したようにｐ型ウェル１４Ａの幅が場所によらず一定となっている場合に、例えば、図２３に示したように、ｎ型領域１８の幅も場所によらず一定となっていてもよい。このとき、例えば、図２３に示したように、受光素子１０Ｂが円柱状となっていてもよい。また、本変形例において、図２１に示したようにｐ型ウェル１４Ａの幅が場所によらず一定となっている場合に、例えば、図２４に示したように、ｎ型領域１８の幅が場所によって異なっていてもよい。このとき、例えば、図２４に示したように、受光素子１０Ｂが多角柱状となっていてもよい。
【００４３】
＜３．第２の実施の形態＞
[構成] 
次に、本技術の第２の実施の形態に係る放射線検出器２について説明する。図２５は、本実施の形態の放射線検出器２の断面構成の一例を表したものである。図２６は、図２５の放射線検出器２の上面２Ａの構成の一例を表したものである。放射線検出器２は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器２は、例えば、回路基板４０、シンチレータ層５０および反射板３０を備えている。回路基板４０は、本技術の「機能性素子」の一具体例に相当する。回路基板４０は、放射線検出器２の下面２Ｂ側に配置されており、シンチレータ層５０および反射板３０が放射線検出器２の上面２Ａ側に配置されている。
【００４４】
回路基板４０は、光信号を電気信号に変換するものである。回路基板４０は、複数の光電変換部４０Ａが共通の半導体層（後述のｐ型半導体層２２）の上面に形成されたものである。光電変換部４０Ａは、本技術の「第２機能部」の一具体例に相当する。光電変換部４０Ａは、シンチレータ層５０側から光電変換部４０Ａの上面に入射する光（入射光）の光量に応じた電荷量の信号電荷（光電流）を生成して内部に蓄積するようになっている。光電変換部４０Ａは、例えば、ＰＮフォトダイオード、または、ＰＩＮフォトダイオードで構成されている。
【００４５】
回路基板４０は、各光電変換部４０Ａを駆動する駆動回路を有している。駆動回路は、例えば、外部回路からの制御信号に基づいて光電変換部４０Ａのオンオフ制御を行う複数のトランジスタを有している。各トランジスタは、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。複数のトランジスタは、光電変換部４０Ａごとに１つずつ設けられており、一組の光電変換部４０Ａおよびトランジスタによって、撮像画素Ｐｘ２が構成されている。回路基板４０は、例えば、光電変換部４０Ａから出力された光電流を電圧信号に変換する変換回路と、変換回路から出力された電圧信号を増幅するアンプ回路と、アンプから出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路とを含んでいてもよい。
【００４６】
図２７は、回路基板４０の下面の構成の一例を表したものである。図２８は、図２７の回路基板４０のＡ−Ａ線における断面構成の一例を表したものである。図２８では、回路基板４０の断面が上下反対に描かれている。以下では、回路基板４０内の各構成要素を説明する際に、図２８の上側を上と称し、図２８の下側を下と称するものとする。回路基板４０は、例えば、ミリメートルサイズもしくはセンチメートルサイズのチップである。回路基板４０は、ダイシングもしくはドライエッチングなどによって切断されることにより形成された端面４０Ｃを有している。端面４０Ｃが、本技術の「端面」の一具体例に相当する。回路基板４０は、例えば、直方体形状となっている。回路基板４０を保護する目的などで、回路基板４０の端面４０Ｃに保護膜が形成されていてもよい。
【００４７】
回路基板４０は、ｐ型基板２１と、ｐ型基板２１上に設けられたｐ型半導体層２２および絶縁層２３とを有している。ｐ型半導体層２２が、本技術の「半導体層」の一具体例に相当する。ｐ型半導体層２２および絶縁層２３は、ｐ型基板２１上にこの順に積層して構成されている。ｐ型半導体層２２は、端面４０Ｃに露出している。つまり、ｐ型半導体層２２は、端面４０Ｃを有している。ｐ型基板２１は、例えば、１×１０17ｃｍ-3程度の高濃度のｐ型不純物を含むバルクＳｉ結晶基板である。ｐ型半導体層２２は、例えば、１×１０15ｃｍ-3程度の低濃度のｐ型エピタキシャルＳｉ層である。ｐ型不純物としては、例えば硼素（Ｂ）などが挙げられる。絶縁層２３は、例えば、バルクＳｉ結晶基板の表面を熱酸化することにより形成されたものである。
【００４８】
回路基板４０は、ｐ型半導体層２２の上面に、画素領域２Ｃと、画素領域２Ｃと端面４０Ｃとの間隙において画素領域２Ｃを囲む環状の額縁領域２Ｄとを有している。画素領域２Ｃが、本技術の「第１領域」の一具体例に相当する。額縁領域２Ｄが、本技術の「第２領域」の一具体例に相当する。複数の光電変換部４０Ａは、ｐ型半導体層２２の上面のうち画素領域２Ｃに配置されている。
【００４９】
各光電変換部４０Ａは、画素領域２Ｃにｐ型ウェル２４Ａを有しており、ｐ型ウェル２４Ａの上面の一部にｐ型領域２４Ｂを有している。ｐ型領域２４Ｂは、本技術の「第３半導体領域」の一具体例に相当する。ｐ型領域２４Ｂは、後述のアノード電極２５とｐ型ウェル２４Ａとの接触抵抗を下げるためのものであり、ｐ型半導体層２２およびｐ型ウェル２４Ａのｐ型不純物濃度よりも高いｐ型不純物濃度となっている。ｐ型ウェル２４Ａは、画素領域２Ｃの外縁に環状に設けられている。ｐ型ウェル２４Ａは、ｐ型半導体層２２に対して、ｐ型半導体層２２の上面からｐ型不純物を拡散させることにより形成されたものである。ｐ型領域２４Ｂは、ｐ型ウェル２４Ａに対して、ｐ型ウェル２４Ａの上面からｐ型不純物を高濃度に拡散させることにより形成されたものである。
【００５０】
各光電変換部４０Ａは、画素領域２Ｃの上面のうちｐ型ウェル２４Ａで囲まれた領域に、ｐ型半導体層２２とは異なる導電型のｎ型領域２６を有している。ｎ型領域２６が、本技術の「第２半導体領域」の一具体例に相当する。ｎ型領域２６の外縁は、例えば、ｐ型ウェル２４Ａの内縁に接している。ｎ型領域２６は、例えば、１×１０19ｃｍ-3程度のｎ型不純物濃度の半導体で構成されている。ｎ型不純物としては、例えばアンチモン（Ｓｂ）や砒素（Ａｓ）などが挙げられる。ｎ型領域２６は、ｐ型半導体層２２に対して、ｐ型半導体層２２の上面からｎ型不純物を高濃度に拡散させることにより形成されたものである。ｎ型領域２６とｐ型半導体層２２との境界や、ｎ型領域２６とｐ型ウェル２４Ａとの境界に、ｐｎ接合（ジャンクション領域４０Ｄ）が形成されている。ｐｎ接合（ジャンクション領域４０Ｄ）が本技術の「第２機能部におけるｐｎ接合」の一具体例に相当する。各光電変換部４０Ａは、絶縁層２３の開口を介してｎ型領域２６と電気的に接続されたインナーカソード電極２７を有している。インナーカソード電極２７が、本技術の「第２電極」の一具体例に相当する。インナーカソード電極２７は、例えば、ＡｌＣｕ等の金属材料で構成されている。
【００５１】
回路基板４０は、画素領域２Ｃに、絶縁層２３の別の開口を介してｐ型領域２４Ｂと電気的に接続された１または複数のアノード電極２５を有している。アノード電極２５が、本技術の「第３電極」の一具体例に相当する。回路基板４０が、１つのアノード電極２５を有している場合、１つのアノード電極２５が各光電変換部４０Ａによって共有されている。回路基板４０が、複数のアノード電極２５を有している場合、複数のアノード電極２５が、例えば、光電変換部４０Ａごとに１つずつ割り当てられている。アノード電極２５は、例えば、ＡｌＣｕ等の金属材料で構成されている。各光電変換部４０Ａは、画素領域２Ｃにおける電流経路Ｐ４となっており、かつ画素領域２Ｃ内のキャリアの移動を制御するようになっている。なお、図２８において、電流経路Ｐ４の矢印の向きは、電流の流れる向きを表している。図２８において、電流経路Ｐ５，Ｐ６の矢印の向きについても、電流の流れる向きを表している。
【００５２】
回路基板４０は、さらに、額縁領域２Ｄに、ｐ型半導体層２２とは異なる導電型のｎ型領域２８を有している。ｎ型領域２８が、本技術の「第１半導体領域」の一具体例に相当する。ｎ型領域２８、ｐ型領域２４Ｂおよびｎ型領域２６は、端面４０Ｃ側からこの順に配置されている。ｎ型領域２８は、ｐ型ウェル２４Ａとは直接、接しておらず、ｐ型ウェル２４Ａと所定の間隙を介して形成されている。ｎ型領域２８は、端面４０Ｃに接して形成されている。ｎ型領域２８は、例えば、１×１０18〜１×１０19ｃｍ-3程度のｎ型不純物濃度の半導体で構成されている。ｎ型領域２８は、ｐ型半導体層２２に対して、ｐ型半導体層２２の上面からｎ型不純物を高濃度に拡散させることにより形成されたものである。ｎ型領域２８とｐ型半導体層２２との境界に、ｐｎ接合（ジャンクション領域４０Ｅ）が形成されている。ｐｎ接合（ジャンクション領域４０Ｅ）が、本技術の「第１機能部のｐｎ接合」の一具体例に相当する。回路基板４０は、絶縁層２３の開口を介してｎ型領域２８と電気的に接続されたアウターカソード電極２９を有している。アウターカソード電極２９が、本技術の「第１電極」の一具体例に相当する。アウターカソード電極２９は、例えば、ＡｌＣｕ等の金属材料で構成されている。ｎ型領域２８、ジャンクション領域４０Ｅのうちｎ型領域２８の直下の部分、およびアウターカソード電極２９によって、端面４０Ｃで発生するキャリアを外部に誘導可能な暗電流誘導部４０Ｂが構成されている。暗電流誘導部４０Ｂが、本技術の「第１機能部」の一具体例に相当する。暗電流誘導部４０Ｂが額縁領域２Ｄにおける電流経路Ｐ５となっている。
【００５３】
端面４０Ｃは、上述したように、ダイシングもしくはドライエッチングなどによって切断されることにより形成されている。そのため、端面４０Ｃには、多少なりとも結晶構造の崩れが存在し、この結晶構造の崩れに起因してキャリア（つまり、暗電流）が発生しやすくなっている。暗電流誘導部４０Ｂは、アウターカソード電極２９に所定の電圧が印加されることにより、端面４０Ｃで発生したキャリアを引き込んで外部に誘導することが可能となっている。ここで、「所定の電圧」とは、端面４０Ｃで発生するキャリアの外部への誘導を促進することの可能な電圧を指している。例えば、アノード電極２５に対してグラウンド電圧もしくは負電圧が印加される場合、「所定の電圧」とは、正電圧を指している。
【００５４】
なお、ジャンクション領域４０Ｅのうちｎ型領域２８とｐ型ウェル２４Ａとの間の部分にも、電流経路Ｐ６が形成され得る。しかし、第１の実施の形態のときと同様に、電流経路Ｐ６に流れる電流の、電流経路Ｐ４への影響は、無視できるほど小さい。従って、暗電流誘導部４０Ｂの、光電変換部４０Ａへの影響は、無視できるほど小さい。
【００５５】
なお、ｐ型ウェル２４Ａの端部が、ｎ型領域２８の端部と直接、接していてもよい。また、ｐ型ウェル２４Ａの端部が、ｎ型領域２８の端部だけでなく、ｎ型領域２８の下面の一部にも直接、接していてもよい。また、ｎ型領域２８が、広範囲に形成されていてもよい。このとき、Ｓ／Ｎ比の観点から、ｎ型領域２６の面積を変えずに、ｎ型領域２８の面積を広くすることが好ましい。
【００５６】
（シンチレータ層５０）
シンチレータ層５０は、上面２Ａに入射した放射線Ｌを光電変換部４０Ａの感度域に波長変換するものであり、具体的には、上面２Ａに入射した放射線Ｌを光に変換するものである。シンチレータ層５０は、例えば、α線、β線、γ線またはＸ線などの放射線を可視光に変換する蛍光体で構成されている。このような蛍光体としては、例えば、上記第１の実施の形態で記載した材料が挙げられる。シンチレータ層５０は、図２５に示したように、光電変換部４０Ａの上方に配置されている。シンチレータ層５０は、例えば、回路基板４０の上面を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。
【００５７】
［製造方法］
次に、放射線検出器２の製造方法の一例について説明する。図２９は、放射線検出器２の製造手順の一例を表したものである。まず、ｐ型基板２１上にｐ型半導体層２２を備えた半導体基板を用意する。次に、酸化膜を形成する（ステップＳ２０１）。具体的には、ｐ型半導体層２２の表面を熱酸化することによって、酸化膜からなる絶縁層２３を形成する。次に、アノード領域の分離を行う（ステップＳ２０２）。具体的には、ｐ型イオンインプランテーションを行うことにより、格子状の複数のｐ型ウェル２４Ａを形成する。このとき、ｐ型イオンインプランテーションを複数回、行うことにより、ｐ型ウェル２４Ａに対して濃度勾配を設けてもよい。
【００５８】
次に、カソード領域を形成する（ステップＳ２０３）。具体的には、ｎ型イオンインプランテーションを行うことにより、ｐ型ウェル２４Ａに囲まれた各領域にｎ型領域２６を形成する。続いて、暗電流引き込み領域を形成する（ステップＳ２０４）。具体的には、ｎ型イオンインプランテーションを行うことにより、各ｐ型ウェル２４Ａを囲む格子状のｎ型領域２８を形成する。このとき、ｎ型領域２６，２８のｎ型不純物濃度を互いに等しくする場合には、ｎ型領域２６およびｎ型領域２８を一括して形成することができる。次に、アノード領域を形成する（ステップＳ２０５）。具体的には、各ｐ型ウェル２４Ａの上面の一部に対してｐ型イオンインプランテーションを行うことにより、ｐ型ウェル２４Ａごとに１または複数のｐ型領域２４Ｂを形成する。
【００５９】
次に、メタル配線を形成する（ステップＳ２０６）。具体的には、絶縁層２３上に、複数のアノード電極２５、複数のインナーカソード電極２７および複数のアウターカソード電極２９を形成する。このとき、複数のアノード電極２５をｐ型領域２４Ｂごとに１つずつ割り当て、複数のインナーカソード電極２７をｎ型領域２６ごとに１つずつ割り当て、複数のアウターカソード電極２９をｐ型ウェル２４Ａごとに１つずつ割り当てる。このようにして、ｐ型半導体層２２の上面に、複数の光電変換部４０Ａと、複数の光電変換部４０Ａを共通するｐ型ウェル２４Ａごとに囲む格子状の暗電流誘導部４０Ｂが形成される。次に、必要に応じて、上面全体に、ＳｉＯ2またはＳｉＮなどからなる保護膜（図示せず）を形成する（ステップＳ２０７）。
【００６０】
次に、回路基板４０を裏面照射型として用いる場合には、ｐ型基板２１を薄肉化する（ステップＳ２０８）。次に、素子分離を行う（ステップＳ２０９）。具体的には、例えば、半導体基板に対して支持基板を貼り合わせた上で、半導体基板のうち、暗電流誘導部４０Ｂの形成されている箇所に対して、ダイシングまたはドライエッチングなどを行うことにより、半導体基板を、ｐ型ウェル２４Ａを共有する複数の光電変換部４０Ａごとに分離する。このとき、分離により形成される端面４０Ｃから発生する暗電流を低減する観点からは、ドライエッチングにより素子分離を行うことが好ましい。このようにして、複数の回路基板４０が形成される。次に、必要に応じて、各回路基板４０と、外部回路とを互いに接続するための接続電極（図示せず）を各回路基板４０に形成する（ステップＳ２１０）。このようにして、回路基板４０が製造される。
【００６１】
次に、例えば、真空蒸着法を用いて成膜することにより、回路基板４０の上面を結晶成長面としてシンチレータ層５０を形成する（ステップＳ２１１）。最後に、シンチレータ層５０上に、反射板３０を形成する（ステップＳ２１２）。このようにして、放射線検出器２が製造される。
【００６２】
［動作］
次に、放射線検出器２の動作の一例について説明する。放射線検出器２の上面２Ａに放射線Ｌが入射すると、シンチレータ層５０において、放射線Ｌが光に変換される。光電変換部４０Ａには、回路基板４０内の駆動回路および配線を介して逆バイアス電圧が印加されている。変換された光が、光電変換部４０Ａの上面に入射すると、光電変換部４０Ａにおいて、入射光の光量に応じた（比例した）電荷量の信号電荷（光電流）が生成される。光電変換部４０Ａ内で生成された信号電荷（光電流）は、回路基板４０内の駆動回路および配線によって電流経路Ｐ４を介して引き出される。
【００６３】
一方、回路基板４０の端面４０Ｃでは、光入射の有無にかかわらず、端面４０Ｃにおける結晶構造の崩れに起因してキャリアが発生する。暗電流誘導部４０Ｂには、回路基板４０内の駆動回路および配線を介して逆バイアス電圧が印加されている。暗電流誘導部４０Ｂには、逆バイアス電圧が常に印加されていてもよいし、間欠的に印加されていてもよい。端面４０Ｃで発生したキャリアは、回路基板４０内の駆動回路および配線によって電流経路Ｐ５を介して引き抜かれる。
【００６４】
［効果］
次に、放射線検出器２の効果について説明する。放射線検出器２では、画素領域２Ｃと端面４０Ｃとの間隙において画素領域２Ｃを囲む環状の額縁領域２Ｄに、端面４０Ｃで発生するキャリアを外部に誘導し得る暗電流誘導部４０Ｂが設けられている。これにより、端面４０Ｃで発生した暗電流が暗電流誘導部４０Ｂによって外部に引き抜かれるので、画素領域２Ｃが端面４０Ｃ近傍に設けられている場合であっても、端面４０Ｃで発生した暗電流が画素領域２Ｃに与える影響を低減することができる。また、暗電流誘導部４０Ｂは、ｐ型半導体層２２内において、端面４０Ｃで発生した暗電流にとっての電流経路となっていればよいので、暗電流誘導部４０Ｂを大面積で設ける必要はなく、また、端面４０Ｃに被覆層を設けたり、ｐ型半導体層２２を貫通するように不純物層を設けたりする必要もない。従って、光電流のＳ／Ｎ比の悪化や製造コストの増大を抑えつつ、端面４０Ｃで発生した暗電流が、光電流に与える影響を低減することができる。
【００６５】
＜４．各実施の形態に共通する変形例＞
上記各実施の形態では、回路基板１０，４０の上面にシンチレータ層２０、５０が形成されていたが、シンチレータ層２０、５０が省略されていてもよい。ただし、この場合には、回路基板１０，４０に含まれる光電変換部１０Ｅ，４０Ａが、放射線Ｌを直接、電気信号に変換する直接変換方式となっている。本変形例において、光電変換部１０Ｅ，４０Ａは、例えば、カドミウムテルル（ＣｄＴｅ）などの半導体結晶で形成されている。
【００６６】
本変形例では、シンチレータ層２０、５０が省略され、光電変換部１０Ｅ，４０Ａが、放射線Ｌを直接、電気信号に変換する直接変換方式となっているので、光電変換部１０Ｅ，４０Ａが間接変換方式となっている場合と比べて、高い解像度が得られる。
【００６７】
＜５．第３の実施の形態＞
次に、第３の実施の形態に係る撮像装置３について説明する。図３０は、撮像装置３の概略構成の一例を表したものである。撮像装置３は、上述の放射線検出器１，２を後述の撮像部３１に用いたものであり、医療用をはじめ、手荷物検査等のその他の非破壊検査用の撮像装置として好適に用いられるものである。撮像装置３は、例えば、基板上に、撮像部３１を備え、この撮像部３１の周辺領域に、撮像部３１を制御する制御部を備えている。制御部は、例えば、行走査部３２、Ａ／Ｄ変換部３３、列走査部３４およびシステム制御部３５を有している。制御部が、本技術の「制御部」の一具体例に相当する。
【００６８】
撮像部３１は、撮像装置３における撮像エリアとなるものである。撮像部３１は、放射線検出器１または放射線検出器２によって構成されている。撮像部３１は、行列状に配置された複数の撮像画素Ｐｘ１（または複数の撮像画素Ｐｘ２）を有している。
【００６９】
図３１は、撮像部３１の回路構成の一例を表したものである。撮像部３１は、行列状に配置された複数の撮像画素Ｐｘ１（または複数の撮像画素Ｐｘ２）を備えており、さらに、撮像画素Ｐｘ１（または撮像画素Ｐｘ２）ごとに、暗電流誘導部１０Ｆ（または暗電流誘導部４０Ｂ）を備えている。
【００７０】
撮像画素Ｐｘ１（または撮像画素Ｐｘ２）は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ１（または撮像画素Ｐｘ２）は、光電変換部１０Ｅ（または光電変換部４０Ａ）と、光電変換部１０Ｅ（または光電変換部４０Ａ）のノードＮに電気的に接続されたトランジスタＴｒとを含んでいる。トランジスタＴｒは、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換部１０Ｅ（または光電変換部４０Ａ）で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。トランジスタＴｒは、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【００７１】
撮像部３１は、さらに、複数の信号線ＤＴＬと、各信号線ＤＴＬと交差（例えば直交）する複数のゲート線ＧＴＬとを有している。撮像部３１は、さらに、各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ１（または複数の撮像画素Ｐｘ２）は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
【００７２】
信号線ＤＴＬは、光電変換部１０Ｅ（または光電変換部４０Ａ）から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタＴｒをオンオフ制御する制御信号をトランジスタＴｒのゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換部１０Ｅ（または光電変換部４０Ａ）のアノード電位を決めるための配線である。トランジスタＴｒのゲートがゲート線ＧＴＬに接続され、トランジスタＴｒのソースまたはドレインが光電変換部１０Ｅ（または光電変換部４０Ａ）のノードＮに接続され、トランジスタＴｒのソースおよびドレインのうちノードＮに未接続の電極が信号線ＤＴＬに接続されている。光電変換部１０Ｅ（または光電変換部４０Ａ）のノードＮがトランジスタＴｒのソースまたはドレインに接続され、光電変換部１０Ｅ（または光電変換部４０Ａ）のアノードがバイアス線ＢＳＬに接続されている。暗電流誘導部１０Ｆ（または暗電流誘導部４０Ｂ）のカソードが信号線ＤＴＬに接続されている。なお、信号線ＤＴＬに印加される電圧とは異なる電圧を暗電流誘導部１０Ｆ（または暗電流誘導部４０Ｂ）のカソードに印加する場合には、暗電流誘導部１０Ｆ（または暗電流誘導部４０Ｂ）のカソードが信号線ＤＴＬとは別の配線に接続されていることが好ましい。
【００７３】
行走査部３２は、シフトレジスタやアドレスデコーダ等によって構成され、各撮像画素Ｐｘ１もしくは各撮像画素Ｐｘ２を、例えば行単位で駆動するようになっている。行走査部３２によって選択走査された画素行の各画素から出力された信号電荷は、各信号線ＤＴＬを介してＡ／Ｄ変換部３３に供給される。
【００７４】
Ａ／Ｄ変換部３３は、各信号線ＤＴＬを介して入力された信号電荷に基づいてＡ／Ｄ変換を行うものであり、例えば、信号線ＤＴＬごとに設けられたアンプや水平選択スイッチ等によって構成されている。Ａ／Ｄ変換部３３は、端面１０Ｇ，４０Ｃで発生するキャリアの外部への誘導を促進するように、暗電流誘導部１０Ｆ（または暗電流誘導部４０Ｂ）を制御するようになっている。Ａ／Ｄ変換部３３は、例えば、各信号線ＤＴＬを介して、暗電流誘導部１０Ｆ（または暗電流誘導部４０Ｂ）のカソードに「所定の電圧」を印加することにより、端面１０Ｇ，４０Ｃで発生するキャリアの外部への誘導を促進するようになっている。ここで、「所定の電圧」とは、端面１０Ｇ，４０Ｃで発生するキャリアの外部への誘導を促進することの可能な電圧を指している。例えば、アノード電極１５，２５に対してグラウンド電圧もしくは負電圧が印加される場合、「所定の電圧」とは、正電圧を指している。
【００７５】
列走査部３４は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、Ａ／Ｄ変換部３３の各水平選択スイッチを走査しつつ順番に駆動するものである。列走査部３４による選択走査により、行走査部３２で選択された画素行の各画素から出力された信号電荷に対応する撮像信号Ｄｏｕｔがシリアルで外部へ出力される。
【００７６】
行走査部３２、Ａ／Ｄ変換部３３および列走査部３４からなる回路部分は、撮像部３１と共に共通の基板上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されていてもよい。また、当該回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
【００７７】
システム制御部３５は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像装置３の内部情報などのデータを出力するものである。システム制御部３５は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部３２、Ａ／Ｄ変換部３３および列走査部３４などの周辺回路の駆動制御を行うようになっている。
【００７８】
本実施の形態では、上述の放射線検出器１，２が画素部３１に用いられている。従って、ノイズの少ない高画質な画像を得ることができる。
【００７９】
＜６．第４の実施の形態＞
次に、第４の実施の形態に係る撮像システム４について説明する。図３２は、撮像システム４の概略構成の一例を表したものである。撮像システム４は、上述の放射線検出器１，２が画素部３１に用いられた撮像装置３を備えている。撮像システム４は、例えば、撮像装置３と、画像処理部５と、表示装置６とを備えている。なお、必要に応じて表示装置６が省略されてもよい。
【００８０】
画像処理部５は、撮像装置３により得られた撮像信号Ｄｏｕｔに対して所定の画像処理を施すものであり、具体的には、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、表示信号Ｄ１を生成する。表示装置６は、撮像装置３により得られた撮像信号Ｄｏｕｔに基づく画像表示を行うものであり、具体的には、画像処理部５で処理された後の撮像信号（表示信号Ｄ１）に基づいて、映像を表示するものである。
【００８１】
本実施の形態では、放射線源１００から被写体２００に向けて照射された放射線のうち、被写体２００を透過した成分が撮像装置３によって検出される。撮像装置３で検出されることにより得られた撮像信号Ｄｏｕｔには、画像処理部５によって所定の処理がなされる。所定の処理がなされた後の撮像信号（表示信号Ｄ１）は、表示装置６に出力され、表示信号Ｄ１に応じた映像が、表示装置６のモニタ画面に表示される。
【００８２】
このように、本実施の形態では、撮像装置３において上述の放射線検出器１，２が用いられている。従って、ノイズの少ない高画質な画像を得ることができる。
【００８３】
＜７．第４の実施の形態の変形例＞
上記第４の実施の形態において、撮像システム４が、画像処理部５で処理された後の撮像信号（３ＤＣＡＤ（computer-aided design）信号）に基づいて立体物を成型する成型装置（図示せず）をさらに備えていてもよい。成型装置は、例えば、３Ｄプリンタである。画像処理部５は、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、３ＤＣＡＤ信号を生成するものである。
【００８４】
本変形例では、撮像装置３において上述の放射線検出器１，２が用いられている。従って、高精度な立体物を形成することができる。
【００８５】
以上、実施の形態およびその変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００８６】
例えば、上記各実施の形態およびそれらの変形例において、半導体の導電型が上記の導電型とは反対の導電型となっていてもよい。例えば、半導体の導電型がｐ型であると記載されている場合には、ｐ型をｎ型に読み替えるとともに、半導体の導電型がｎ型であると記載されている場合には、ｎ型をｐ型に読み替えてもよい。
【００８７】
また、例えば、上記各実施の形態およびそれらの変形例において、ｐｎ接合の代わりにｐｉｎ構造が適用されていてもよい。
【００８８】
また、例えば、上記各実施の形態およびそれらの変形例において、光電変換部１０Ｅおよび光電変換部４０Ａの代わりに、発光機能、またはメモリ機能を有するものが用いられていてもよい。
【００８９】
なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００９０】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
端面を有する半導体層の上面に、第１領域と、前記第１領域と前記端面との間隙において前記第１領域を囲む環状の第２領域とを備え、
前記第２領域に、前記端面で発生するキャリアを外部に誘導可能な第１機能部を備えた
機能性素子。
（２）
前記第１機能部は、ｐｎ接合、もしくは、ｐｉｎ構造を有する
（１）に記載の機能性素子。
（３）
前記第１機能部のｐｎ接合もしくはｐｉｎ構造は、前記半導体層とは異なる導電型の第１半導体領域と、前記半導体層との境界に形成される
（２）に記載の機能性素子。
（４）
前記第１機能部は、前記第１半導体領域と電気的に接続された第１電極を有する
（３）に記載の機能性素子。
（５）
前記第１領域に、当該第１領域内のキャリアの移動を制御する１または複数の第２機能部を備えた
（１）ないし（４）のいずれか一項に記載の機能性素子。
（６）
１または複数の前記第２機能部は、光電変換機能、発光機能、またはメモリ機能を有する
（５）に記載の機能性素子。
（７）
１または複数の前記第２機能部は、ｐｎ接合、もしくは、ｐｉｎ構造を有する
（５）または（６）に記載の機能性素子。
（８）
１または複数の前記第２機能部は、前記半導体層とは異なる導電型の第２半導体領域を有し、
１または複数の前記第２機能部のｐｎ接合もしくはｐｉｎ構造は、前記第２半導体領域と前記半導体層との境界に形成される
（７）に記載の機能性素子。
（９）
前記第１領域に、前記第２半導体領域と電気的に接続された第２電極と、前記半導体層と同一の導電型の不純物濃度が前記半導体層よりも高い第３半導体領域と、前記第３半導体領域と電気的に接続された第３電極とを備えた
（８）に記載の機能性素子。
（１０）
前記第１半導体領域、前記第３半導体領域および前記第２半導体領域は、前記端面側からこの順に配置されている
（９）に記載の機能性素子。
（１１）
機能性素子と、
前記機能性素子を制御する制御部と
を備え、
前記機能性素子は、端面を有する半導体層の上面に、第１領域と、前記第１領域と前記端面との間隙において前記第１領域を囲む環状の第２領域とを有し、
前記第２領域に、前記端面で発生するキャリアを外部に誘導可能な第１機能部を有する
電子機器。
（１２）
前記制御部は、前記端面で発生するキャリアの外部への誘導を促進するように、前記第１機能部を制御する
（１１）に記載の電子機器。
【符号の説明】
【００９１】
１，２…放射線検出器、１Ａ，２Ａ…上面、１Ｂ，２Ｂ…下面、１Ｃ，２Ｃ…画素領域、１Ｄ，２Ｄ…額縁領域、３…撮像装置、４…撮像システム、５…画像処理装置、６…表示装置、１０，４０…回路基板、１０Ａ…配線基板、１０Ｂ…受光素子、１０Ｃ…インナー領域、１０Ｄ…アウター領域、１０Ｅ，４０Ａ，１００Ｅ…光電変換部、１０Ｆ，４０Ｂ…暗電流誘導部、１０Ｇ，４０Ｃ…端面、１０Ｈ，１０Ｊ，４０Ｄ，４０Ｅ…ジャンクション領域、１１，２１…ｐ型基板、１２，２２…Ｐ型半導体層、１３，２３…絶縁層、１４Ａ，２４Ａ，１４０Ａ…ｐ型ウェル層、１４Ｂ，２４Ｂ…ｐ型領域、１５，２５…アノード電極、１６，２６…ｎ型領域、１７，２７…インナーカソード電極、１８，２８…ｎ型領域、１９，２９…アウターカソード電極、２０，５０…シンチレータ層、２０Ａ…シンチレータ部、３０…反射板、３１…撮像部、３２…行走査部、３３…Ａ／Ｄ変換部、３４…列変換部、３５…システム制御部、１００…放射線源、２００…被写体、ＢＳＬ…バイアス線、Ｄ１…表示信号、Ｄｏｕｔ…撮像信号、ＤＴＬ…信号線、ＧＴＬ…ゲート線、Ｌ…放射線、Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６…電流経路、Ｐｘ１，Ｐｘ２，Ｐｘ１００，Ｐｘ２００…撮像画素。Ｔｒ…トランジスタ，ＶｃａｔｈＩ…インナーカソード電圧、ＶｃａｔｈＯ…アウターカソード電圧。
【図１】
2016039203.tif 000003
【図２】
2016039203.tif 000004
【図３】
2016039203.tif 000005
【図４】
2016039203.tif 000006
【図５】
2016039203.tif 000007
【図６】
2016039203.tif 000008
【図７】
2016039203.tif 000009
【図８】
2016039203.tif 000010
【図９】
2016039203.tif 000011
【図１０】
2016039203.tif 000012
【図１１】
2016039203.tif 000013
【図１２】
2016039203.tif 000014
【図１３】
2016039203.tif 000015
【図１４】
2016039203.tif 000016
【図１５】
2016039203.tif 000017
【図１６】
2016039203.tif 000018
【図１７】
2016039203.tif 000019
【図１８】
2016039203.tif 000020
【図１９】
2016039203.tif 000021
【図２０】
2016039203.tif 000022
【図２１】
2016039203.tif 000023
【図２２】
2016039203.tif 000024
【図２３】
2016039203.tif 000025
【図２４】
2016039203.tif 000026
【図２５】
2016039203.tif 000027
【図２６】
2016039203.tif 000028
【図２７】
2016039203.tif 000029
【図２８】
2016039203.tif 000030
【図２９】
2016039203.tif 000031
【図３０】
2016039203.tif 000032
【図３１】
2016039203.tif 000033
【図３２】
2016039203.tif 000034