(57)【要約】【課題】電子部品の固定の安定化が可能な電子部品内蔵用キャビティ付き配線板の提供を目的とする。【解決手段】本発明に係る電子部品内蔵用キャビティ付き配線板１０は、導体回路層３１Ｂとプレーン層３１Ａを形成するビルドアップ導体層１６Ｂと、ビルドアップ導体層１６Ｂの上に積層されるビルドアップ絶縁層１５Ａと、ビルドアップ絶縁層１５Ａを貫通してプレーン層３１Ａを底面として露出させる電子部品内蔵用のキャビティ３０と、を備える電子部品内蔵用キャビティ付き配線板１０であって、プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の少なくとも外周部に凹部３２が形成されている。【選択図】図２
2016039214.tif 000002
【特許請求の範囲】
【請求項１】
導体回路層とプレーン層を形成する導体層と、
前記導体層の上に積層される絶縁層と、
前記絶縁層を貫通して前記プレーン層を底面として露出させる電子部品内蔵用のキャビティと、を備える電子部品内蔵用キャビティ付き配線板であって、
前記プレーン層のうち前記キャビティの底面として露出する部分の少なくとも外周部に凹部が形成されている。
【請求項２】
請求項１に記載の電子部品内蔵用キャビティ付き配線板において、
前記絶縁層の上に積層され、前記絶縁層を貫通するビアを介して前記導体回路層と接続する外側導体層と、
前記外側導体層の上に積層される保護層と、をさらに有し、
前記キャビティは、前記保護層と前記絶縁層とを貫通する。
【請求項３】
請求項２に記載の電子部品内蔵用キャビティ付き配線板において、
前記保護層は、前記絶縁層より薄くなっている。
【請求項４】
請求項２又は３に記載の電子部品内蔵用キャビティ付き配線板において、
前記保護層は、前記絶縁層と同じ材質である。
【請求項５】
請求項１乃至４のうち何れか１の請求項に記載の電子部品内蔵用キャビティ付き配線板において、
前記凹部の深さは、０．５〜３μｍである。
【請求項６】
請求項１乃至５のうち何れか１の請求項に記載の電子部品内蔵用キャビティ付き配線板において、
前記導体回路層と前記プレーン層とは、同じ厚さである。
【請求項７】
請求項１乃至６のうち何れか１の請求項に記載の電子部品内蔵用キャビティ付き配線板において、
前記キャビティ及び前記凹部は、レーザー加工により形成されている。
【請求項８】
請求項７に記載の電子部品内蔵用キャビティ付き配線板において、
前記プレーン層のうち前記キャビティの底面として露出する部分がデスミア処理されている。
【請求項９】
請求項１乃至８のうち何れか１の請求項に記載の電子部品内蔵用キャビティ付き配線板において、
前記プレーン層のうち前記キャビティの底面として露出する部分の表面には、粗化層が形成されている。
【請求項１０】
請求項１乃至９のうち何れか１の請求項に記載の電子部品内蔵用キャビティ付き配線板において、
前記キャビティの開口面積は、前記プレーン層の面積より小さい。
【請求項１１】
請求項１乃至１０のうち何れか１の請求項に記載の電子部品内蔵用キャビティ付き配線板において、
前記プレーン層は、グランド層である。
【請求項１２】
導体回路層及びプレーン層を形成する導体層の上に絶縁層を積層することと、
前記絶縁層を貫通して前記プレーン層を底面として露出させる電子部品内蔵用のキャビティを形成すること、とを有する電子部品内蔵用キャビティ付き配線板の製造方法であって、
前記プレーン層のうち前記キャビティの底面として露出する部分の少なくとも外周部に凹部を形成する。
【請求項１３】
請求項１２に記載の電子部品内蔵用キャビティ付き配線板の製造方法において、
前記キャビティと前記凹部の形成をレーザー加工により行う。
【請求項１４】
請求項１３に記載の電子部品内蔵用キャビティ付き配線板の製造方法において、
前記プレーン層のうち前記キャビティの底面として露出する部分にデスミア処理を行う。
【請求項１５】
請求項１４に記載の電子部品内蔵用キャビティ付き配線板の製造方法において、
前記レーザー加工を行う前に、前記絶縁層の上にビアを介して前記導体回路層に接続される外側導体層を形成し、その外側導体層の上に保護層を形成する。
【請求項１６】
請求項１２乃至１５のうち何れか１の請求項に記載の電子部品内蔵用キャビティ付き配線板の製造方法において、
前記プレーン層のうち前記キャビティの底面として露出する部分の表面に粗化層を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵用のキャビティを備える電子部品内蔵用キャビティ付き配線板及びその製造方法に関する。
【背景技術】
【０００２】
従来、電子部品を内蔵する電子部品内蔵配線板が知られている（例えば、特許文献１参照）。また、このような電子部品内蔵配線板の製造にあたり、電子部品内蔵用のキャビティを有する電子部品内蔵用キャビティ付き配線板が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２１１１９４号公報（［００１２］、図８）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の電子部品内蔵用キャビティ付き配線板では、電子部品の固定が不安定であるという問題が考えられる。
【０００５】
本発明は、上記事情に鑑みてなされたもので、電子部品の固定の安定化が可能な電子部品内蔵用キャビティ付き配線板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた請求項１に係る発明は、導体回路層とプレーン層を形成する導体層と、導体層の上に積層される絶縁層と、絶縁層を貫通してプレーン層を底面として露出させる電子部品内蔵用のキャビティと、を備える電子部品内蔵用キャビティ付き配線板であって、プレーン層のうちキャビティの底面として露出する部分の少なくとも外周部に凹部が形成されている。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に係る電子部品内蔵用キャビティ付き配線板の断面図
【図２】電子部品内蔵用キャビティ付き配線板のキャビティ周辺の拡大断面図
【図３】電子部品内蔵用キャビティ付き配線板の製造工程を示す断面図
【図４】電子部品内蔵用キャビティ付き配線板の製造工程を示す断面図
【図５】電子部品内蔵用キャビティ付き配線板の製造工程を示す断面図
【図６】電子部品内蔵用キャビティ付き配線板の製造工程を示す断面図
【図７】電子部品内蔵配線板の断面図
【図８】電子部品内蔵配線板の電子部品周辺の拡大断面図
【図９】電子部品内蔵配線板の製造工程を示す断面図
【図１０】電子部品内蔵配線板の製造工程を示す断面図
【図１１】電子部品内蔵配線板の製造工程を示す断面図
【図１２】電子部品内蔵配線板の製造工程を示す断面図
【図１３】電子部品内蔵配線板の製造工程を示す断面図
【図１４】電子部品内蔵配線板の製造工程を示す断面図
【図１５】変形例に係る電子部品内蔵用キャビティ付き配線板の製造工程を示す図
【図１６】変形例に係る電子部品内蔵用キャビティ付き配線板の製造工程を示す図
【図１７】変形例に係る電子部品内蔵用キャビティ付き配線板の断面図
【図１８】変形例に係る電子部品内蔵用キャビティ付き配線板の断面図
【図１９】変形例に係るキャビティの平面図
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態を図１〜図１４に基づいて説明する。図１に示すように、本実施形態に係る電子部品内蔵用キャビティ付き配線板１０（以下、単に、配線板１０という。）は、コア基板１１の表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとにビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層されている多層構造になっている。
【０００９】
コア基板１１の厚さは、約７００μｍになっていて、コア基板１１の表裏の両面には、コア導体層１２が形成されている。コア導体層１２の厚さは、約３５μｍになっている。ビルドアップ絶縁層１５は、絶縁性材料で構成され、その厚さは、約１０〜３０μｍになっている。ビルドアップ導体層１６は、金属（例えば、銅）で構成され、その厚さは、約７〜１５μｍになっている。なお、ビルドアップ絶縁層１５の厚さは、上下導体層間の距離で定義される。
【００１０】
表側のコア導体層１２と裏側のコア導体層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの壁面に、例えば、銅のめっきが形成されることにより形成されている。
【００１１】
コア基板１１に最も近い最内のビルドアップ導体層１６とコア導体層１２とは、最内のビルドアップ絶縁層１５を貫通するビア１７によって接続されている。また、積層方向で隣り合うビルドアップ導体層１６，１６同士は、それらビルドアップ導体層１６，１６の間に位置するビルドアップ絶縁層１５を貫通するビア１８によって接続されている。
【００１２】
本実施形態の配線板１０では、コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち外側から２番目に位置する第２ビルドアップ導体層１６Ｂに、導体回路層３１Ｂと、プレーン層３１Ａとが形成されている。プレーン層３１Ａは、ベタ状をなしてグランド接続されるグランド層になっている。なお、プレーン層３１Ａは、配線板１０の中央寄り部分に配置され、導体回路層３１Ｂは、プレーン層３１Ａを両側から挟むように配置されている。
【００１３】
最も外側に配置される第１ビルドアップ導体層１６Ａには、ビア１８を介して導体回路層３１Ｂに接続される外側導体回路層３５（本発明の「外側導体層」に相当する。）が形成されている。また、第１ビルドアップ導体層１６Ａ上には、保護層３４が積層されている。保護層３４は、ビルドアップ絶縁層１５と同じ材質で構成されている。保護層３４の厚さは、約７〜１５μｍになっていて、ビルドアップ絶縁層１５よりも薄くなっている。なお、保護層３４は、配線板１０の表側面であるＦ面１０Ｆと、配線板１０の裏側面であるＢ面１０Ｂとを構成する。但し、配線板１０の裏側面に保護層３４が形成されなくてもよい。
【００１４】
配線板１０には、配線板１０のＦ面１０Ｆに開口３０Ａを有するキャビティ３０が形成されている。キャビティ３０は、最も外側に位置する第１ビルドアップ絶縁層１５Ａと保護層３４とを貫通し、プレーン層３１Ａを底面として露出させる。
【００１５】
図２に示すように、キャビティ３０の開口３０Ａの面積は、プレーン層３１Ａの面積よりも小さくなっていて、プレーン層３１Ａの外周部は、キャビティ３０の外側にはみ出している。言い換えれば、プレーン層３１Ａは、キャビティ３０の底面全体を構成している。
【００１６】
プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の外周部には、凹部３２が形成されている。凹部３２の深さは、約０．５〜３μｍになっている。また、プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の表面には、粗化層３６が形成されている。
【００１７】
配線板１０の構造に関する説明は以上である。次に、図３〜図６に基づいて、配線板１０の製造方法について説明する。
【００１８】
配線板１０は、以下のようにして製造される。
（１）図３（Ａ）に示すように、コア基板１１に、例えば、ドリル加工等によってスルーホール１３Ａが形成される。なお、コア基板１１は、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に図示しない銅箔がラミネートされている。
【００１９】
（２）無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、コア基板１１のＦ面１１ＦとＢ面１１Ｂとに、コア導体層１２が形成されると共に、スルーホール１３Ａの内面にスルーホール導体１３が形成される（図３（Ｂ）参照。）。なお、コア基板１１の製造方法は、特開２０１２−６９９２６号公報の図１〜図２に示すような製造方法であってもよい。
【００２０】
（３）図４（Ａ）に示すように、コア導体層１２上にビルドアップ絶縁層１５が積層され、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層される。具体的には、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とからコア導体層１２上にビルドアップ絶縁層１５としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔（図示せず）が積層されてから、加熱プレスされる。そして、銅箔にＣＯ２レーザーが照射されて、銅箔及びビルドアップ絶縁層１５を貫通するビア形成孔が形成される。そして、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、電解めっきがビア形成孔内に充填されてビア１７が形成されると共に、ビルドアップ絶縁層１５上に所定パターンのビルドアップ導体層１６が形成される。なお、ビルドアップ絶縁層１５としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体層を形成することができる。
【００２１】
（４）図４（Ａ）の工程と同様にして、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とにビルドアップ絶縁層１５及びビルドアップ導体層１６が交互に積層される（図４（Ｂ）参照。なお、同図では、Ｆ面１１Ｆ側のみが示されている。以下、図５〜図６についても同様とする。）。その際、ビルドアップ絶縁層１５を貫通するビア１８が形成され、そのビア１８によって積層方向で隣り合うビルドアップ導体層１６，１６同士が接続される。
【００２２】
（５）図５（Ａ）に示すように、ビルドアップ絶縁層１５が積層されると共に、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層されて、第２ビルドアップ導体層１６Ｂが形成される。その際、第２ビルドアップ導体層１６Ｂには、内側のビルドアップ導体層１６にビア１８を介して接続される導体回路層３１Ｂと、ベタ状のプレーン層３１Ａとが形成される。
【００２３】
（６）図５（Ｂ）に示すように、第２ビルドアップ導体層１６Ｂ上に、ビルドアップ絶縁層１５とビルドアップ導体層１６が積層されて、第１ビルドアップ絶縁層１５Ａと第１ビルドアップ導体層１６Ａが形成される。その際、プレーン層３１Ａの上には、第１ビルドアップ絶縁層１５Ａのみが積層される。また、第１ビルドアップ導体層１６Ａには、第１ビルドアップ絶縁層１５Ａを貫通するビア１８を介して導体回路層３１Ｂに接続される外側導体回路層３５が形成される。
【００２４】
（７）図６（Ａ）に示すように、ビルドアップ導体層１６上に、ビルドアップ絶縁層１５と同じ材質の保護層３４が積層される。このとき、プレーン層３１Ａの上には、ビルドアップ層１５と保護層３４とが積層されている。但し、保護層３４の材料は、特に限定されず、例えば、弾性率１〜１０ＧＰａのアクリル樹脂、エポキシ樹脂、ポリイミドなどの接着材でもよい。
【００２５】
（８）図６（Ｂ）に示すように、コア基板１１のＦ面１１Ｆ側から、例えば、ＣＯ２レーザーが照射されて、保護層３４と第１ビルドアップ絶縁層１５Ａとに、プレーン層３１Ａを底面として露出させるキャビティ３０が形成される。ここで、レーザーが照射される範囲の面積、即ち、キャビティ３０の開口面積は、プレーン層３１Ａの面積よりも小さくなっていて、キャビティ３０の底面全体はプレーン層３１Ａのみで形成される。また、キャビティ３０の外周部にレーザーが強く照射されることで、プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の外周部に凹部３２が形成される。
【００２６】
（９）キャビティ３０の底面として露出するプレーン層３１Ａにデスミア処理が施されると共に、粗化処理によってプレーン層３１Ａの表面に粗化層３６が形成される。なお、デスミア処理の際、外側導体回路層３５は、保護層３４によって保護される。以上により、配線板１０が完成する。
【００２７】
本実施形態の配線板１０は、図７に示す電子部品内蔵配線板１００の製造に用いられる。電子部品内蔵配線板１００は、配線板１０の表裏の両面に外側ビルドアップ絶縁層２１と外側ビルドアップ導体層２２がさらに積層されると共に、外側ビルドアップ導体層２２がソルダーレジスト層２９で覆われた構造になっている。ソルダーレジスト層２９の厚さは、約７〜３０μｍになっている。なお、外側ビルドアップ絶縁層２１は上述のビルドアップ絶縁層１５と同じ材質で構成され、その厚さは約１５μｍになっている。また、外側ビルドアップ導体層２２は、ビルドアップ導体層１６と同じ材質で構成され、その厚さは約１５μｍになっている。ここで、外側ビルドアップ絶縁層２１の厚さは、ビルドアップ絶縁層１５と同様に、上下導体層間の距離で定義される。また、ソルダーレジスト層２９の厚さは、外側ビルドアップ導体層２２の上表面からソルダーレジスト層２９の上表面までの距離で定義される。
【００２８】
電子部品内蔵配線板１００の表側面であるＦ面１００Ｆには、半導体素子９０，９１が搭載される素子搭載領域Ｒ１，Ｒ２が形成され、キャビティ３０は、それら素子搭載領域Ｒ１，Ｒ２の境界部分の内側に配置されている。そして、キャビティ３０には、本発明に係る「電子部品」としてのインターポーザ８０が収容されている。インターポーザ８０は、素子搭載領域Ｒ１，Ｒ２に搭載される半導体素子９０，９１を電気的に接続する。
【００２９】
具体的には、図８に示すように、キャビティ３０の底面として露出するプレーン層３１Ａ上には、接着層３３が形成され、その接着層３３上にインターポーザ８０がマウントされている。ここで、プレーン層３１Ａの凹部３２によって、接着層３３にアンカー効果が作用し、接着層３３のプレーン層３１Ａからの剥離が抑制される。しかも、キャビティ３０の底面として露出するプレーン層３１Ａの表面に形成されている粗化層３６により、接着層３３のプレーン層３１Ａからの剥離がより抑制される。
【００３０】
図７に示すように、配線板１０のＢ面１０Ｂ側の外側ビルドアップ導体層２２には、第１導体パッド２４が形成されている。第１導体パッド２４は、外側ビルドアップ絶縁層２１を貫通する第１ビア２６を介して、配線板１０におけるＢ面１０Ｂ側のビルドアップ導体層１６に接続されている。
【００３１】
また、配線板１０のＢ面１０Ｂ側のソルダーレジスト層２９には、第１導体パッド２４を露出させる第１開口２８が形成され、第１導体パッド２４の上に、第１めっき層４２が形成されている。第１めっき層４２は、ソルダーレジスト層２９の外面に対して凹んでいる。なお、第１めっき層４２は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。無電解Ｎｉ／Ｐｄ／Ａｕ金属層におけるＮｉ層の厚さは、３〜１０μｍ、Ｐｄ層の厚さは、０．１〜１μｍ、Ａｕ層の厚さは、０．０３〜０．１μｍになっている。
【００３２】
図７に示すように、配線板１０のＦ面１０Ｆ側の外側ビルドアップ導体層２２には、インターポーザ８０上に配置される第２小径パッド２３Ａと、外側導体回路層３５上に配置される第２大径導体パッド２３Ｂとが形成されている。図８に示すように、第２大径導体パッド２３Ｂは、外側ビルドアップ絶縁層２１と保護層３４を貫通する第２大径ビア２５Ｂを介して第１ビルドアップ層１６Ａに接続されている。また、第２小径導体パッド２３Ａは、外側ビルドアップ絶縁層２１を貫通する第２小径ビア２５Ａを介してインターポーザ８０に接続されている。
【００３３】
配線板１０のＦ面１０Ｆ側のソルダーレジスト層２９には、第２小径導体パッド２３Ａを露出させる第２小径開口２７Ａと、第２大径導体パッド２３Ｂを露出させる第２大径開口２７Ｂとが形成され、第２小径導体パッド２３Ａ及び第２大径導体パッド２３Ｂの上に、第２めっき層４１が形成されている。第２めっき層４１は、ソルダーレジスト層２９の外側にバンプ状に突出している。具体的には、第２小径導体パッド２５Ａ上の第２めっき層４１は第２小径開口２７Ａを貫通し、第２大径導体パッド２５Ｂ上の第２めっき層４１は第２大径開口２７Ｂを貫通している。なお、第２めっき層４１は、第１めっき層４２と同様に、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。この無電解Ｎｉ／Ｐｄ／Ａｕ金属層におけるＮｉ層の厚さは、１０〜３５μｍ、Ｐｄ層の厚さは、０．１〜１μｍ、Ａｕ層の厚さは、０．０３〜０．１μｍになっている。ここで、第２めっき層４１におけるＮｉ層の厚さは、ソルダーレジスト層２９の厚さと、ソルダーレジスト層２９から突出するＮｉ層の厚さとの合計で定義される。
【００３４】
電子部品内蔵配線板１００は、以下のようにして製造される。
（１）まず、図９（Ａ）に示すように、配線板１０のキャビティ３０の底面として露出するプレーン層３１Ａに接着層３３が積層されると共に、接着層３３上にインターポーザ８０が載置され、熱硬化処理、ＣＺ処理が行われる。
【００３５】
（２）配線板１０のＦ面１０ＦとＢ面１０Ｂとに、ビルドアップ絶縁層１５と同じ材質の外側ビルドアップ絶縁層２１が積層される（図９（Ｂ）参照。なお、同図では、Ｆ面１０Ｆ側のみが示されている。図１０についても同様とする。）。
【００３６】
（３）配線板１０のＦ面１０Ｆ側からレーザーが照射されて、外側ビルドアップ絶縁層２１に第２小径ビア形成孔４５Ａと第２大径ビア形成孔４５Ｂが形成される（図１０（Ａ）参照）と共に、配線板１０のＢ面１０Ｂ側からレーザーが照射されて、第１ビア形成孔４６が形成される。その際、Ｂ面１０Ｂ側では、例えば、赤外光のレーザーが照射されることで、比較的大径の第１ビア形成孔４６（図７参照）が形成される。また、Ｆ面１０Ｆ側では、例えば、赤外光のレーザーが照射されることで、第１ビア形成孔４６よりも小径の第２大径ビア形成孔４５Ｂが形成されると共に、例えば、可視光又は紫外光のレーザーが照射されることで、第２大径ビア形成孔４５Ｂよりも小径の第２小径ビア形成孔４５Ａが形成される。なお、第１ビア形成孔４６の開口径は約１５０μｍであり、第２大径ビア形成孔４５Ｂの開口径は約６０μｍであり、第２小径ビア形成孔４５Ａの開口径は約２０〜３０μｍである。
【００３７】
（４）無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、配線板１０のＦ面１０Ｆ側では、第２小径ビア形成孔４５Ａ内と第２大径ビア形成孔４５Ｂ内に第２小径ビア２５Ａと第２大径ビア２５Ｂが形成される（図１０（Ｂ）参照）と共に、配線板１０のＢ面１０Ｂ側では、第１ビア形成孔４６内に第１ビア２６が形成され。また、外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２が形成される。
【００３８】
（５）図１１に示すように、配線板１０のＦ面１０Ｆ側とＢ面１０Ｂ側の両方から、外側ビルドアップ導体層２２上にソルダーレジスト層２９が積層されると共に、リソグラフィ処理によって、Ｆ面１０Ｆ側のソルダーレジスト層２９には、外側ビルドアップ導体層２２の一部を第２大径導体パッド２３Ｂとして露出させる第２大径開口２７Ｂが形成され、Ｂ面１０Ｂ側のソルダーレジスト層２９には、外側ビルドアップ導体層２２の一部を第１導体パッド２４として露出させる第１開口２８が形成される。
【００３９】
（６）図１２に示すように、配線板１０のＦ面１０Ｆ側から可視光又は紫外光のレーザーが照射されることで、外側ビルドアップ導体層２２の一部を第２小径導体パッド２３Ａとして露出させる第２小径開口２７Ａが形成される。
【００４０】
（７）図１３に示すように、配線板１０のＦ面１０Ｆ側のソルダーレジスト層２９が樹脂保護膜４３にて被覆される。そして、配線板１０のＢ面１０Ｂ側に無電解めっき処理が行われ、第１導体パッド２４上に第１めっき層４２が形成される。その際、第２小径導体パッド２３Ａ及び第２大径導体パッド２３Ｂは、樹脂保護膜４３により保護される。
【００４１】
（８）図１４に示すように、配線板１０のＦ面１０Ｆ側の樹脂保護層４３が除去されると共に、配線板１０のＢ面１０Ｂ側のソルダーレジスト層２９が、樹脂保護膜４３にて被覆される。そして、配線板１０のＦ面１０Ｆ側に無電解めっき処理が行われ、第２小径導体パッド２３Ａ及び第２大径導体パッド２３Ｂ上に第２めっき層４１が形成される。その際、第１めっき層４２は、樹脂保護膜４３により保護される。
【００４２】
（９）配線板１０のＢ面１０Ｂ側のソルダーレジスト層２９を被覆する樹脂保護層４３が除去されて、図７に示した電子部品内蔵配線板１００が完成する。
【００４３】
以上が、配線板１０を用いた電部品内蔵配線板１００の製造方法に関する説明である。次に、本実施形態の配線板１０の作用効果について説明する。
【００４４】
本実施形態の配線板１０によれば、プレーン層３１Ａのうち電子部品内蔵用のキャビティ３０の底面として露出する部分の少なくとも外周部に凹部３２が形成されているので、プレーン層３１Ａ上に形成される接着層３３の剥離が抑えられ、その接着層３３を介してプレーン層３１Ａ上にマウントされる電子部品（インターポーザ８０）の固定の安定化が図られる。しかも、プレーン層３１Ａの表面には、粗化層３６が形成されているので、接着層３３の剥離を一層抑制することが可能となる。また、キャビティ３０の開口面積はプレーン層３１Ａの面積よりも小さくなっているので、キャビティ３０の底面全体としてプレーン層３１Ａを露出させることが容易となる。
【００４５】
また、本実施形態の配線板１０では、導体回路層３１Ｂと接続する外側導体回路層３５の上に保護層３４が形成されているので、プレーン層３１Ａにデスミア処理が施される際に、外側導体回路層３５が破損することが抑えられる。しかも、保護層３４はビルドアップ絶縁層１５と同じ材質であるので、加熱プレスにより保護層３４とビルドアップ絶縁層１５の一体化が図られる。
【００４６】
さらに、本実施形態の配線板１０では、プレーン層３１Ａがグランド層になっているので、キャビティ３０の底面として露出するプレーン層３１Ａを電子部品のグランドとして利用することが可能となる。また、プレーン層３１Ａは、導体回路層３１Ｂと同じ厚さになっているので、プレーン層３１Ａと導体回路層３１Ｂを同じ工程で形成することが可能となる。
【００４７】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００４８】
（１）上記実施形態では、配線板１０がコア基板１１を有する基板であったが、図１６（Ｂ）に示す配線板１０Ｘのように、コア基板を有さない、所謂、コアレス基板であってもよい。このような配線板１０Ｘは、例えば、以下［１］〜［５］に示す方法により製造される。
【００４９】
［１］図１５（Ａ）に示すように、キャリア５１Ｋの上面に銅箔５１Ｃが積層されたキャリア付き銅箔５１が、支持基板５０上に積層される。なお、キャリア５１Ｋと銅箔５１Ｃとの間、及び、キャリア５１Ｋと支持基板５０との間には、図示しない接着層が形成され、キャリア５１Ｋと銅箔５１Ｃとの間の接着力は、キャリア５１Ｋと支持基板５０との間の接着力よりも弱くなっている。
【００５０】
［２］銅箔５１Ｃ上に所定パターンのめっきレジストが形成される。そして、電解めっき処理により、めっきレジストの非形成部に電解めっき膜が形成されて、銅箔５１Ｃ上に、プレーン層３１Ａと導体回路層３１Ｂとを有する内側導体層５２が形成される（図１５（Ｂ）参照）。
【００５１】
［３］内側導体層５２上に、ビルドアップ絶縁層１５が積層されると共に、そのビルドアップ絶縁層１５上に、導体回路層３１Ｂにビア１８を介して接続されるビルドアップ導体層１６が形成される（図１５（Ｃ）参照）。
【００５２】
［４］ビルドアップ導体層１６上に保護層３４が積層され、レーザー加工によって、保護層３４とビルドアップ絶縁層１５とを貫通すると共に、プレーン層３１Ａを底面として露出させるキャビティ３０が形成されると共に、キャビティ３０の底面に粗化処理が施されて粗化面３６が形成される（図１６（Ａ）参照）。このとき、キャビティ３０の底面の外周部に凹部３２が形成される。
【００５３】
［５］キャリア付き銅箔５１のうちのキャリア５１Ｋと、支持基板５０とが剥離され、その後、銅箔５１Ｃがエッチング処理により除去されて、配線板１０Ｘが完成する（図１６（Ｂ）参照）。なお、その後、図９〜図１４に示したような工程を実施してもよい。
【００５４】
（２）上記実施形態の配線板１０では、外側から２番目に位置する第２ビルドアップ導体層１６Ｂに、導体回路層３１Ａとプレーン層３１Ｂとが形成される構成であったが、図１７に示す配線板１０Ｖのように、最外の第１ビルドアップ導体層１６Ａに、導体回路層３１Ａとプレーン層３１Ｂとが形成される構成であってもよい。
【００５５】
（３）上記実施形態の配線板１０では、導体回路層３１Ａの上に、外側導体回路層３５が１層のみ積層される構成であったが、図１８の例に示す配線板１０Ｗのように、２層以上積層される構成であってもよい。なお、同図の例では、外側から３番目に位置する第３ビルドアップ導体層１６Ｃに、プレーン層３１Ａと導体回路層３１Ｂとが形成され、第１ビルドアップ導体層１６Ａと第２ビルドアップ導体層１６Ｂのそれぞれに、外側導体回路層３５が形成されている。また、キャビティ３０は、外側から２番目に位置する第２ビルドアップ絶縁層１５Ｂと、第１ビルドアップ絶縁層１５Ａと、保護層３４とを貫通している。
【００５６】
（４）上記実施形態では、プレーン層３１Ａがグランド層であったが、電源層であってもよい。
【００５７】
（５）上記実施形態では、図１９（Ａ）に示すように、プレーン層３１Ａのうちキャビティ３０の底面として露出する部分の外周部にのみ凹部３２が形成されていたが、外周部に加えて、外周部以外の部分（例えば、中央部）に凹部３２が形成されていてもよい。具体的には、凹部３２は、図１９（Ｂ）〜図１９（Ｄ）に示すような形状に形成されてもよい。
【符号の説明】
【００５８】
１０，１０Ｖ、１０Ｗ，１０Ｘ    電子部品内蔵用キャビティ付き配線板
１５    ビルドアップ絶縁層
１６    ビルドアップ導体層
３０    キャビティ
３１Ａ    プレーン層
３１Ｂ    導体回路層
３２    凹部
３４    保護層
３５    外側導体回路層（外側導体層）
８０    インターポーザ（電子部品）
１００    電子部品内蔵配線板
【図１】
2016039214.tif 000003
【図２】
2016039214.tif 000004
【図３】
2016039214.tif 000005
【図４】
2016039214.tif 000006
【図５】
2016039214.tif 000007
【図６】
2016039214.tif 000008
【図７】
2016039214.tif 000009
【図８】
2016039214.tif 000010
【図９】
2016039214.tif 000011
【図１０】
2016039214.tif 000012
【図１１】
2016039214.tif 000013
【図１２】
2016039214.tif 000014
【図１３】
2016039214.tif 000015
【図１４】
2016039214.tif 000016
【図１５】
2016039214.tif 000017
【図１６】
2016039214.tif 000018
【図１７】
2016039214.tif 000019
【図１８】
2016039214.tif 000020
【図１９】
2016039214.tif 000021