(57)【要約】      （修正有）【課題】スイッチの投入時、コネクタの活線挿入時、ヒューズの挿入時などにチャタリングが発生した場合でも誤動作を起こすことなく突入電流を抑制し、回路内での損失発生を低く抑える低コストの突入電流抑制回路及び電源装置を提供する。【解決手段】外部電源Ｖｉｎと、入力端に並列に接続されたコンデンサＣｉｎを有する電力変換回路ＰＣとの間に接続される突入電流抑制回路２０であって、外部電源及び電力変換回路間の電流経路に直列に接続された電流抑制素子２１と、電流抑制素子に並列に接続され、電流抑制素子の両端を導通せしめるスイッチ素子２２と、スイッチ素子の導通及び非導通を切替える制御回路２３と、外部電源の電力変換回路への接続が切断されたことを検出し、検出信号を生成する検出回路２４と、検出回路から検出信号を受信し、制御回路に対して、スイッチ素子の非導通状態を保持するラッチ信号を出力するラッチ回路２５と、を有する。【選択図】図１
2016073105.tif 000002
【特許請求の範囲】
【請求項１】
外部電源と、入力端に並列に接続されたコンデンサを有する電力変換回路との間に接続される突入電流抑制回路であって、
前記外部電源及び前記電力変換回路間の電流経路に直列に接続された電流抑制素子と、
前記電流抑制素子に並列に接続され、前記電流抑制素子の両端を導通せしめるスイッチ素子と、
前記スイッチ素子の導通及び非導通を切替える制御回路と、
前記外部電源の前記電力変換回路への接続が切断されたことを検出し、検出信号を生成する検出回路と、
前記検出回路から前記検出信号を受信し、前記制御回路に対して、前記スイッチ素子の非導通状態を保持するラッチ信号を出力するラッチ回路と、を有することを特徴とする突入電流抑制回路。
【請求項２】
前記制御回路は、外部電源が前記電力変換回路に接続され、前記コンデンサへの充電が完了した場合、前記スイッチ素子を非導通状態から導通状態に切替え、前記コンデンサが満充電状態を維持している間は前記スイッチ素子の導通状態を維持し、
前記制御回路は、前記スイッチ素子の導通状態を維持している際に前記ラッチ信号を受信した場合、前記スイッチ素子を導通状態から非導通状態に切替えるように構成されていることを特徴とする請求項１に記載の突入電流抑制回路。
【請求項３】
前記ラッチ回路は、前記検出回路から前記検出信号を受信してから前記コンデンサが放電を終了するまでの間、前記ラッチ信号の出力を継続的に行うように構成されていることを特徴とする請求項１又は２に記載の突入電流抑制回路。
【請求項４】
前記ラッチ回路に対して、前記ラッチ信号の出力を停止するラッチ解除信号を出力するラッチ解除回路を有することを特徴とする請求項１乃至３のいずれか１つに記載の突入電流抑制回路。
【請求項５】
前記ラッチ解除回路は、前記外部電源が前記電力変換回路に再接続された場合、前記ラッチ解除信号を出力するように構成されていることを特徴とする請求項４に記載の突入電流抑制回路。
【請求項６】
前記電流抑制素子は抵抗であり、前記スイッチ素子はＭＯＳＦＥＴであり、
前記検出回路は、前記電流経路に直列に接続されたコイルと前記電流経路に並列に接続されたツェナーダイオードとを有することを特徴とする請求項１乃至５のいずれか１つに記載の突入電流抑制回路。
【請求項７】
電力変換回路と、
前記電力変換回路における外部電源の入力端に並列に接続されたコンデンサと、
前記外部電源及び前記電力変換回路間の電流経路に直列に接続された電流抑制素子と、
前記電流抑制素子に並列に接続され、前記電流抑制素子の両端を導通せしめるスイッチ素子と、
前記スイッチ素子の導通及び非導通を切替える制御回路と、
前記外部電源の前記電力変換回路への接続が切断されたことを検出し、検出信号を生成する検出回路と、
前記検出回路から前記検出信号を受信し、前記制御回路に対して、前記スイッチ素子の非導通状態を保持するラッチ信号を出力するラッチ回路と、を有することを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、特に電源装置内に設けられる突入電流抑制回路に関する。
【背景技術】
【０００２】
電気回路に電源を接続する場合、電源スイッチのチャタリングなどによって当該電気回路内には一時的に過大な電流が流れることがある。従来、このようないわゆる突入電流による機器及びその動作への悪影響を避けるための種々の手法が提案されている。
【０００３】
特許文献１には、コンデンサの充電状況によって電界効果トランジスタの動作を決定するツェナーダイオードを備えた突入電流抑制回路が記載されている。また、非特許文献１には回路内を流れる電流を検出するために設けられた抵抗Ｒｓを有する回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2001-352669号公報
【非特許文献】
【０００５】
【非特許文献１】LINEAR TECHNOLOGY社製LTC4251のデータシート
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の突入電流抑制回路においては、スイッチ、コネクタの活線挿入、ヒューズ挿入などで電源を接続した際、チャタリングによって突入電流抑制回路が誤動作し、突入電流が抑制されない場合があるという問題があった。具体的には、例えばスイッチにチャタリングが発生し、電源の接続及び非接続が繰り返される場合、そのチャタリング中又はその直後における電源の接続時には突入電流を抑制する機能が正常に働かない場合があった。この突入電流抑制回路の誤動作によって電源装置内に過大な突入電流が発生し、部品の電流定格を超えた電流が流れる問題や、例えばスイッチの接点が劣化するという問題があった。
【０００７】
本発明は上記した点に鑑みてなされたものであり、スイッチの投入時、コネクタの活線挿入時、ヒューズの挿入時などにチャタリングが発生した場合でも誤動作を起こすことなく突入電流を抑制し、回路内での損失発生を低く抑えることが可能な低コストの突入電流抑制回路及び電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明による突入電流抑制回路は、外部電源と、入力端に並列に接続されたコンデンサを有する電力変換回路との間に接続される突入電流抑制回路であって、外部電源及び電力変換回路間の電流経路に直列に接続された電流抑制素子と、電流抑制素子に並列に接続され、電流抑制素子の両端を導通せしめるスイッチ素子と、スイッチ素子の導通及び非導通を切替える制御回路と、外部電源の電力変換回路への接続が切断されたことを検出し、検出信号を生成する検出回路と、検出回路から検出信号を受信し、制御回路に対して、スイッチ素子の非導通状態を保持するラッチ信号を出力するラッチ回路と、を有することを特徴としている。
【０００９】
また、本発明による電源装置は、電力変換回路と、電力変換回路における外部電源の入力端に並列に接続されたコンデンサと、外部電源及び電力変換回路間の電流経路に直列に接続された電流抑制素子と、電流抑制素子に並列に接続され、電流抑制素子の両端を導通せしめるスイッチ素子と、スイッチ素子の導通及び非導通を切替える制御回路と、外部電源の電力変換回路への接続が切断されたことを検出し、検出信号を生成する検出回路と、検出回路から検出信号を受信し、制御回路に対して、スイッチ素子の非導通状態を保持するラッチ信号を出力するラッチ回路と、を有することを特徴としている。
【図面の簡単な説明】
【００１０】
【図１】実施例１の電源装置及び突入電流抑制回路の構成を示すブロック図である。
【図２】実施例１の突入電流抑制回路の各構成要素の一例を示す回路図である。
【図３】実施例１の突入電流抑制回路の詳細動作を示す回路図である。
【図４】実施例１の突入電流抑制回路の詳細動作を示す回路図である。
【図５】実施例１の突入電流抑制回路の詳細動作を示す回路図である。
【図６】実施例１の突入電流抑制回路の詳細動作を示す回路図である。
【発明を実施するための形態】
【００１１】
以下の実施例においては、突入電流抑制回路が電源装置内に設けられている場合、つまり電力変換回路に接続されて実装される場合について説明する。
【実施例１】
【００１２】
図１は、本実施例に係る電源装置１０及び突入電流抑制回路２０の構成を示すブロック図である。電源装置１０及び突入電流抑制回路２０は、それぞれ図の破線で示した部分である。電源装置１０は、電力変換回路ＰＣと、電力変換回路ＰＣにおける外部電源Ｖｉｎの入力端Ｉｎに並列に接続された入力コンデンサ（以下、単にコンデンサと称する）Ｃｉｎと、突入電流抑制回路２０と、を有している。突入電流抑制回路２０は、外部電源Ｖｉｎと電力変換回路ＰＣとの間に接続されている。
【００１３】
なお、電力変換回路ＰＣにおける外部電源Ｖｉｎの入力端Ｉｎは、プラス側入力端Ｉｎ１及びマイナス側入力端Ｉｎ２からなり、それぞれ第１及び第２の入力端と称する場合がある。また、ここでは単に入力端Ｉｎと表現した場合、プラス側及びマイナス側入力端の両方を指すものとする。また、コンデンサＣｉｎが電力変換回路ＰＣの入力端Ｉｎに外部素子として接続された場合について示したが、コンデンサＣｉｎは電源回路３０の内部に設けられ、電力変換回路ＰＣがコンデンサＣｉｎを含んでいてもよい。すなわち、突入電流抑制回路２０は、外部電源Ｖｉｎと、入力端Ｉｎに並列に接続されたコンデンサＣｉｎを有する電力変換回路ＰＣとの間に接続されている。
【００１４】
コンデンサＣｉｎは、電源装置１０内における電圧の平滑化、及び装置内の各素子からの雑音の抑制を行うために設けられている。また、外部電源Ｖｉｎのマイナス端子には外部スイッチＳＷが設けられている。外部スイッチＳＷは、電源装置１０への外部電源Ｖｉｎの接続及び非接続を切り替える。具体的には、外部スイッチＳＷが導通状態の場合、電源装置１０（電力変換回路ＰＣ）が外部電源Ｖｉｎに接続され、外部電源Ｖｉｎから電源装置１０へ電力が供給される。また、外部スイッチＳＷが非導通状態の場合は外部電源Ｖｉｎから電源装置１０への電力の供給は行われない。
【００１５】
突入電流抑制回路２０は、外部電源Ｖｉｎから電力変換回路ＰＣに供給される電流が流れる電流経路に直列に接続された電流抑制素子２１を有している。電流抑制素子２１は、外部電源Ｖｉｎ及び電力変換回路ＰＣ間の電流経路に直列に接続され、電源装置１０内に流れる電流を抑制するように構成されている。また、突入電流抑制回路２０は、電流抑制素子２１に並列に接続されたスイッチ素子２２を有している。スイッチ素子２２は、電源装置１０の定常動作時において電流抑制素子２１の両端を導通せしめ、電源装置１０の内部損失を抑制するのに用いられる。スイッチ素子２２は、導通時においては、電流抑制素子２１よりも小さな抵抗値（オン抵抗ともいう）を有している。
【００１６】
突入電流抑制回路２０は、スイッチ素子２２の導通及び非導通を切替える制御回路２３を有している。制御回路２３は、スイッチ素子２２の導通及び非導通を切替える制御信号ＳＳを生成し、制御信号ＳＳをスイッチ素子２２に供給する。スイッチ素子２２の導通及び非導通は、この制御信号ＳＳによって切替えられる。
【００１７】
例えば、初期状態ではコンデンサＣｉｎには電荷が蓄えられていない。この状態で外部スイッチＳＷを導通状態とすると、外部電源Ｖｉｎが電源装置１０に接続され、コンデンサＣｉｎを充電するために装置内には大きな電流（突入電流）が流れる。このような初期状態（初動時）では、制御回路２３は、スイッチ素子２２を非導通状態とする制御信号ＳＳを出力し、電流を電流抑制素子２１に流れさせる。従って、突入電流が抑制され、装置の損傷や過負荷が抑制される。
【００１８】
一方、コンデンサＣｉｎへの充電が完了した場合、電力変換回路ＰＣは、定常的に電力を変換する動作を行う。このような状態（定常動作時）では、制御回路２３は、スイッチ素子２２を導通状態とする制御信号ＳＳを出力し、電流をスイッチ素子２２に流れさせる。すなわち、制御回路２３は、外部電源Ｖｉｎが電力変換回路ＰＣに接続され、コンデンサＣｉｎへの充電が完了した場合、スイッチ素子２２を非導通状態から導通状態に切替える。また、制御回路２３は、コンデンサＣｉｎへの充電が完了し、コンデンサＣｉｎが満充電状態を維持している間は、スイッチ素子２２の導通状態を維持するように構成されている。従って、定常動作時においては、内部損失が抑制され、電源装置１０内で効率的に電力変換動作を行うことが可能となる。
【００１９】
突入電流抑制回路２０は、外部電源Ｖｉｎの電源装置１０への接続が切断されたことを検出し、検出信号ＤＳを生成する検出回路２４を有している。具体的には、本実施例においては、検出回路２４は、外部電源Ｖｉｎ及び電源装置１０間が接続された状態において、外部スイッチＳＷが導通状態から非導通状態に切替ったことを検出する。また、検出回路２４は、外部電源Ｖｉｎの電源装置１０への接続が切断された場合、検出信号ＤＳを生成し、検出信号ＤＳを制御回路２３に供給する。
【００２０】
制御回路２３は、検出回路２４による検出信号ＤＳに基づいてスイッチ素子２２を非導通状態とするように構成されている。具体的には、検出回路２４によって検出信号ＤＳが生成された場合、制御回路２３は、検出信号ＤＳを受信し、スイッチ素子２２を非導通状態に固定する。換言すれば、外部電源Ｖｉｎの電力変換回路３０への接続が切断された場合、制御回路２３は、電源装置１０の内部で過渡的に流れる電流を電流抑制素子２１に流れさせる。
【００２１】
例えば、定常動作時、すなわちコンデンサＣｉｎに完全に電荷が充電されている場合においては、制御回路２３によってスイッチ素子２２は導通状態である。ここで、外部スイッチＳＷが非導通状態となると、これを検出回路２４が検出し、制御回路２３はスイッチ素子２２を非導通状態とする。
【００２２】
突入電流抑制回路２０は、検出回路２４から検出信号ＤＳを受信し、制御回路２３に対して、スイッチ素子２２の非導通状態を保持するラッチ信号ＬＳを出力するラッチ回路２５を有している。具体的には、まず、検出回路２４は、外部電源Ｖｉｎの電力変換回路３０への接続が切断された場合、ラッチ回路２５に対して検出信号ＤＳを送信する。ラッチ回路２５は、検出信号ＤＳを受信し、スイッチ素子２２の非導通状態を保持するラッチ信号ＬＳを生成する。そして、ラッチ回路２５は、ラッチ信号ＬＳを制御回路２３に送信する。制御回路２３は、スイッチ素子２２の導通状態を維持している際にラッチ信号ＬＳを受信した場合、スイッチ素子２２を導通状態から非導通状態に切替える。また、制御回路２３は、ラッチ信号ＬＳを受信している間はスイッチ素子２２の非導通状態を保持するように構成されている。
【００２３】
なお、ラッチ回路２５は、検出回路２４からの検出信号ＤＳを受信してから、コンデンサＣｉｎからの放電が完了するまで、ラッチ信号ＬＳの出力を継続的に行うように構成されている。具体的には、コンデンサＣｉｎから放電電流が流れることは、外部スイッチＳＷが非導通状態であることを意味する。ラッチ回路２５は、この間はラッチ信号ＬＳを送出し続ける。従って、少なくとも部分的にコンデンサＣｉｎに電荷が蓄えられている状態において外部スイッチＳＷにチャタリングが生じ、コンデンサＣｉｎへの充電及びコンデンサＣｉｎからの放電が繰り返された場合であっても、スイッチ素子２２は非導通状態を維持する。
【００２４】
なお、制御回路２３は、コンデンサＣｉｎがほぼ満充電の状態にスイッチ素子２２を導通状態とするように構成されている。従って、コンデンサＣｉｎが満充電に近い状態にチャタリングが生ずると、制御回路２３は誤ってスイッチ素子２２の導通状態を維持し、突入電流が装置１０内に流れる可能性（リスク）が高い。従って、この制御回路２３の誤動作を確実に防止することを考慮すると、ラッチ回路２５は、少なくともコンデンサＣｉｎから放電が行われている間はラッチ信号ＬＳの出力を継続することが好ましい。
【００２５】
なお、本実施例においては、検出回路２４が制御回路２３及びラッチ回路２５の両方に検出信号ＤＳを供給する場合について説明した。また、制御回路２３が検出信号ＤＳ又はラッチ信号ＬＳに基づいてスイッチ素子２２を非導通状態とする場合について説明した。しかし、制御回路２３は、ラッチ信号ＬＳのみを受信してスイッチ素子２２を非導通状態とするように構成されていてもよい。具体的には、検出回路２４はラッチ回路２５のみに検出信号ＤＳを供給し、ラッチ回路２５が検出信号ＤＳに応じてラッチ信号ＬＳを制御回路２３に出力してもよい。つまり、検出回路２４は、制御回路２３に検出信号ＤＳを出力するように構成されている必要は無い。
【００２６】
突入電流抑制回路２０は、ラッチ回路２５に対して、ラッチ信号ＬＳの出力を停止するラッチ解除信号ＲＳを出力するラッチ解除回路２６を有している。ラッチ回路２５は、ラッチ解除回路２６からのラッチ解除信号ＲＳを受信した場合、制御回路２３に対するラッチ信号ＬＳの出力（送信）を停止する。これによって、制御回路２３は、固定的に行っていたスイッチ素子２２の非導通状態の保持を停止する。なお、ラッチ解除回路２６は、制御回路２３に対して直接ラッチ解除信号ＲＳを出力し、スイッチ素子２２の非導通状態の保持を解除（停止）することも可能である。
【００２７】
なお、ラッチ解除回路２６は、外部電源Ｖｉｎが電力変換回路ＰＣに再接続された場合（本実施例においては外部スイッチＳＷの再導通時）、ラッチ解除信号ＲＳを出力するように構成されていることが好ましい。具体的には、ラッチ解除回路２６は、ラッチ回路２５がラッチ信号ＬＳを出力している場合において再度外部電源Ｖｉｎが電力変換回路ＰＣに接続された場合、ラッチ回路２５に対してラッチ解除信号ＲＳを出力するように構成されていることが好ましい。
【００２８】
突入電流抑制回路２０は、ラッチ解除回路２６を有することによって、チャタリング発生後におけるスイッチ素子２２の非導通状態が長時間維持されることを防止する。従って、内部損失の発生を抑制することが可能となる。また、ラッチ解除回路２６が外部スイッチＳＷの再導通時にラッチ信号ＬＳの出力を停止させることによって、内部損失を最小限に留めることが可能となる。なお、本実施例においては、突入電流抑制回路２０がラッチ解除回路２６を有する場合について説明したが、ラッチ解除回路２６は設けられなくてもよい。例えば、ラッチ回路２５は、ラッチ解除回路２６と同様の機能を有し、例えば自律的にラッチ信号ＬＳの出力を停止する判断を行ってもよい。
【００２９】
次に、図１を用いて突入電流抑制装置２０の動作概要について説明する。まず、外部スイッチＳＷが導通状態から非導通状態に切替るとき、検出回路２４は、外部スイッチＳＷの非導通状態を検出し、検出信号ＤＳをラッチ回路２５に送出する。ラッチ回路２５は、検出信号ＤＳを受け、ラッチ信号ＬＳを制御回路２３に送出し、検出信号ＤＳが途絶えてもラッチ信号ＬＳを送出し続けるラッチをかける。
【００３０】
制御回路２３は、検出信号ＤＳによってスイッチ素子２２を非導通とする制御信号ＳＳを送出する。また、制御回路２３は、ラッチ信号ＬＳを受け、外部スイッチＳＷが再度導通状態となった場合でもスイッチ素子２２の非導通状態を維持する。従って、外部スイッチＳＷが再度導通状態となったとき、突入電流抑制回路２０は、正常に突入電流を抑制する。
【００３１】
また、外部スイッチＳＷが再度導通状態となり、コンデンサＣｉｎへの充電電流が流れた場合、ラッチ解除回路２６はこの充電電流を検出し、ラッチ解除信号ＲＳをラッチ回路２５に送出する。これによって、ラッチ回路２５は、ラッチ信号ＬＳの送出を停止する。
【００３２】
本実施例においては、突入電流抑制回路２０は、外部スイッチＳＷの導通から非導通への切り替わりを検出する検出回路２４と、スイッチ素子２２の導通及び非導通を切替え、検出回路２４の検出信号ＤＳに応じてスイッチ素子２２を非導通とする制御回路２３を有している。また、検出信号ＤＳの生成に応じてスイッチ素子２２の非導通状態を保持するラッチ信号ＬＳを生成するラッチ回路２５を有している。換言すれば、突入電流抑制回路２０は、外部電源Ｖｉｎの電力変換回路ＰＣへの接続が切断されたことを検出し、これによって所定時間スイッチ素子２２を非導通状態とするように構成されている。また、ラッチ信号ＬＳの出力を解除するラッチ解除回路２６が設けられている。
【００３３】
従って、定常動作時又はある程度コンデンサＣｉｎに電荷が充電された場合において外部スイッチＳＷにチャタリングが生じ、外部電源Ｖｉｎ及び電源装置１０の接続及び非接続が瞬間的に繰り返された場合でも、確実に装置内に突入電流が流れることが抑制される。また、定常動作時においては、動作電流はオン抵抗の低いスイッチ素子２２を流れるので、内部損失が抑制された電源装置を提供することができる。
【００３４】
図２は、突入電流抑制回路２０の詳細な構成の一例を示す回路図である。図の破線で示した部分は図１における各構成要素に対応する。まず、電流抑制素子２１は、抵抗１０に対応する。また、スイッチ素子２２は、Ｎチャネル型ＭＯＳＦＥＴ（以下、ＭＯＳトランジスタと称する）Ｍ２に対応する。以下においては、外部電源Ｖｉｎ及び電力変換回路ＰＣ間の電流経路のうち、電流抑制素子２１を流れる経路を抑制経路と称し、スイッチ素子２２を流れる経路を動作経路と称する。
【００３５】
検出回路２４は、外部スイッチＳＷ、外部電源Ｖｉｎのマイナス端子、制御回路２３、ラッチ回路２５及びラッチ解除回路２６に接続されている。ラッチ回路２５は、制御回路２３及びラッチ解除回路２６に接続されている。ラッチ解除回路２６は、電流抑制素子２１、スイッチ素子２２及び制御回路２３に接続されている。ラッチ解除回路２６は、抑制経路に直列に接続され、動作経路に並列に接続されている。制御回路２３は、スイッチ素子２２及び電流抑制素子２１に接続されている。
【００３６】
次に、各構成要素の詳細構成について説明する。電流抑制素子２１は抵抗Ｒ１０からなり、スイッチ素子２２はＭＯＳトランジスタＭ２からなる。制御回路２３は、抵抗Ｒ６、抵抗Ｒ７、抵抗Ｒ８、抵抗Ｒ９、ツェナーダイオードＤ２及びＮＰＮ型バイポーラトランジスタ（以下、単にバイポーラトランジスタと称する）Ｑ３からなる。検出回路２４は、ツェナーダイオードＤ１、コイルＬ１、抵抗Ｒ１、抵抗Ｒ２及びＰチャネル型ＭＯＳＦＥＴ（以下、単にＭＯＳトランジスタと称する）Ｍ１からなる。
【００３７】
ラッチ回路２５は、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５、ＰＮＰ型バイポーラトランジスタ（以下、単にバイポーラトランジスタと称する）Ｑ１及びバイポーラトランジスタＱ２からなる。ラッチ解除回路２６は、抵抗Ｒ１１及びバイポーラトランジスタＱ４からなる。
【００３８】
外部電源Ｖｉｎのプラス端子は、外部スイッチＳＷの一端に接続されている。外部電源Ｖｉｎのマイナス端子は、ツェナーダイオードＤ１のアノード、ｎｐｎ型バイポーラトランジスタ（以下、単にバイポーラトランジスタと称する）Ｑ４のエミッタ、抵抗Ｒ１１の一端、ＭＯＳトランジスタＭ２のソース、ツェナーダイオードＤ２のアノード、抵抗Ｒ７の一端、バイポーラトランジスタＱ３のエミッタ及び抵抗Ｒ８の一端に接続されている。外部スイッチＳＷの他端は、ツェナーダイオードＤ１のカソード、抵抗Ｒ１の一端及びコイルＬ１の一端に接続されている。
【００３９】
抵抗Ｒ１の他端は、ＭＯＳトランジスタＭ１のゲートに接続されている。コイルＬ１の他端は、ＭＯＳトランジスタＭ１のソース、抵抗Ｒ６の一端、抵抗Ｒ３の一端、コンデンサＣｉｎの一端及び電力変換回路ＰＣのプラス側入力端子Ｉｎ１に接続されている。ＭＯＳトランジスタＭ１のドレインは、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、バイポーラトランジスタＱ１のコレクタ、バイポーラランジスタＱ２のベース、抵抗Ｒ５の一端及びバイポーラトランジスタＱ４のコレクタに接続されている。
【００４０】
抵抗Ｒ６の他端は、ツェナーダイオードＤ２のアノード、抵抗Ｒ７の他端、ＭＯＳトランジスタＭ２のゲート及びバイポーラトランジスタＱ３のコレクタに接続されている。抵抗Ｒ３の他端は、バイポーラトランジスタＱ１のエミッタ及び抵抗Ｒ４の一端に接続されている。バイポーラトランジスタＱ１のベースは、抵抗Ｒ４の他端及びバイポーラトランジスタＱ２のコレクタに接続されている。バイポーラトランジスタＱ２のエミッタは、抵抗Ｒ５の他端、バイポーラトランジスタＱ３のベース、抵抗Ｒ８の他端及び抵抗Ｒ９の一端に接続されている。コンデンサＣｉｎの他端は、電力変換回路ＰＣのマイナス側入力端子Ｉｎ２、抵抗Ｒ９の他端、ＭＯＳトランジスタＭ２のドレイン及び抵抗Ｒ１０の一端に接続されている。抵抗Ｒ１０の他端は、バイポーラトランジスタＱ４のベース及び抵抗Ｒ１１の他端に接続されている。
【００４１】
なお、本実施例においては、スイッチ素子２２がＮチャネル型ＭＯＳＦＥＴからなる場合について説明したが、スイッチ素子２２の構成はこれに限るものではない。例えば、ＮＰＮ型バイポーラトランジスタ、リレーなどの他のスイッチ素子を用いてスイッチ素子２２を構成することも可能である。また、本実施例においては、ラッチ回路２５がＰＮＰ型バイポーラトランジスタ及びＮＰＮ型バイポーラトランジスタを用いて構成される場合について説明したが、ラッチ回路２５は、サイリスタを用いて構成することも可能である。
【００４２】
次に、図３〜図６を用いて、突入電流抑制回路２０の動作について説明する。ここでは、外部電源Ｖｉｎの電源装置１０への接続時に生じるチャタリングを、外部スイッチＳＷの導通及び非導通として説明する。なお、図３〜図６は、図２と同様の回路図であり、電流の経路を実線で示している。
【００４３】
図３は、外部スイッチＳＷが導通状態となり、コンデンサＣｉｎへの充電が完了した状態の電流経路（動作経路）ＯＰを示す図である。定常動作時においては、制御回路２３のバイポーラトランジスタＱ３が非導通状態を維持する。従って、スイッチ素子２２であるＭＯＳトランジスタＭ２が導通状態を維持し、スイッチ素子２２を経る動作経路ＯＰ上を電流が流れている状態である。
【００４４】
次に、図４を用いて、外部スイッチＳＷが非導通状態となってからスイッチ素子２２が非導通状態となるまでの動作について説明する。図４に示すように、図３の状態から外部スイッチＳＷが非導通状態となると、コイルＬ１の誘導起電力によってツェナーダイオードＤ１を経由する電流経路が形成される。従って、ＭＯＳトランジスタＭ１において、そのソース電位Ｖｓがゲート電位Ｖｇよりも大きくなる。従って、ＭＯＳトランジスタＭ１のソース及びドレイン間が導通状態となる。このようにして検出回路２４は、外部スイッチＳＷの導通状態から非導通状態への切替りを検出する。また、ＭＯＳトランジスタＭ１のドレイン電流は、ラッチ回路２５のバイポーラトランジスタＱ２のベースに向かって流れる。これが検出信号ＤＳである。
【００４５】
また、検出信号ＤＳを受けたバイポーラトランジスタＱ２が導通状態となると同時に、バイポーラトランジスタＱ１が導通状態となる。バイポーラトランジスタＱ２のエミッタ電流は、制御回路２３のバイポーラトランジスタＱ３のベースに向かって流れる。これがラッチ信号ＬＳである。
【００４６】
なお、ラッチ回路２５においては、バイポーラトランジスタＱ１及びＱ２が同時に導通状態となることで、ラッチ信号ＬＳが生成され続ける。また、コイルＬ１の誘導起電力が失われてツェナーダイオードＤ１が非導通状態となり、ＭＯＳトランジスタＭ１が非導通状態となった場合、検出回路２４は検出信号ＤＳの出力を停止する。すなわち、検出信号ＤＳはしばらくすると途絶えることとなる。一方、ラッチ回路２５は、ラッチ信号ＬＳを送出し続ける。
【００４７】
ラッチ信号ＬＳを受けたバイポーラトランジスタＱ３は、導通状態となる。従って、ＭＯＳトランジスタＭ２（スイッチ素子２２）は、非導通状態となる。このようにして、制御回路２３は、検出信号ＤＳ及びラッチ信号ＬＳを受信してスイッチ素子２２を非導通状態とする。また、ラッチ信号ＬＳを受信している間は、制御回路２３はスイッチ素子２２の非導通状態を保持する。従って、この状態で外部スイッチＳＷが導通状態となった場合、外部電源Ｖｉｎからの電流はスイッチ素子２２ではなく電流抑制素子２１としての抵抗Ｒ１０を流れることとなる。
【００４８】
なお、本実施例においては、検出回路２４は、外部電源Ｖｉｎ及び電力変換回路ＰＣ間の電流経路に直列に接続されたコイルＬ１と、当該電流経路に並列に接続されたツェナーダイオードＤ１を有する。検出回路２４を構成するツェナーダイオードＤ１は、コイルＬ１の誘導起電力によってコイルＬ１の両端に生じる電圧を一時的に固定する機能を有する。また、検出回路２４がツェナーダイオードＤ１及びコイルＬ１を有することによって、雷や静電気放電などによるサージ電圧が電源装置１０に印加されることを防止し、電源装置１０を構成する部品の損傷を防ぐ。また、検出回路２４がコイルＬ１を有することで、電源装置１０の定常動作時におけるノイズを抑制することが可能となる。
【００４９】
また、検出回路２４がコイルＬ１及びツェナーダイオードＤ１を有することによって、外部スイッチＳＷの非導通状態への切替りをコイルＬ１の誘導起電力によって生じる電圧で検出することが可能となる。従って、例えば高精度な抵抗などの高価な部品を必要とすることなく検出回路２４の機能を実現することが可能となる。また、電源装置１０に入力される電流の経路に直列に抵抗を接続することなく外部スイッチＳＷの非導通状態への切替りを検出するため、内部損失が生じないという効果が得られる。さらに、外来ノイズによる誤検出の恐れがなくなるという効果が得られる。
【００５０】
次に、図５を用いて、検出回路２４からの検出信号ＤＳが途絶えた後の動作について説明する。図５に示すように、ラッチ回路２５は、外部スイッチＳＷが非導通状態の期間は、コンデンサＣｉｎからの放電電流ＤＣによってラッチ信号ＬＳを出力する。具体的には、ラッチ回路２５は、検出回路２４からの検出信号ＤＳが途絶えた後は、コンデンサＣｉｎからの放電電流ＤＣに基づいてラッチ信号ＬＳを生成及び送出するように構成されている。ラッチ回路２５からラッチ信号ＬＳが送出され続けている間は、制御回路２３は、スイッチ素子２２（ＭＯＳトランジスタＭ２）の非導通状態を保持する。従って、外部スイッチＳＷが非導通状態となった場合、ラッチ回路２５によってスイッチ素子２２の非導通状態が維持される。
【００５１】
なお、コンデンサＣｉｎからの放電が終了した場合、すなわち、コンデンサＣｉｎから電荷が完全に放出された場合、ラッチ回路２５はラッチ信号ＬＳの出力を停止する。しかし、コンデンサＣｉｎに電荷が全く蓄えられていない状態は、初動時と同様の状態である。従って、制御回路２３は、初動時の動作であるスイッチ素子２２を非導通とする指令をスイッチ素子２２に対して行う。
【００５２】
つまり、コンデンサＣｉｎからの放電が終了した場合は、ラッチ信号ＬＳを受信しなくても、制御回路２３は、誤ってスイッチ素子２２を導通状態とする（誤動作する）ことはない。従って、ラッチ回路２５は、コンデンサＣｉｎの放電中はラッチ信号ＬＳの出力を継続的に行うことが好ましいが、放電終了後はラッチ信号ＬＳの出力は停止してもよい。
【００５３】
次に、図６を用いて、外部スイッチＳＷが再度導通状態となった場合の電流経路について説明する。外部スイッチＳＷが再度導通されると、コンデンサＣｉｎへの充電が開始（再開）される。このとき、すでにコンデンサＣｉｎを充電する電流経路は動作経路ＯＰ（図３）から図６に示す抑制経路ＣＰに切替っている。従って、コンデンサＣｉｎを充電する突入電流は電流抑制素子２１である抵抗Ｒ１０を介してバイポーラトランジスタＱ４のベースに流れる。従って、突入電流は抵抗Ｒ１０によって確実に抑制される。また、バイポーラトランジスタＱ１のコレクタ電流がバイポーラトランジスタＱ４のコレクタに流れ込むことでラッチ信号ＬＳの送出が停止され（ラッチ解除信号ＲＳが送出され）、制御回路２３は通常の切替動作を再開する。
【００５４】
なお、図６は、初動時、すなわち、コンデンサＣｉｎに電荷が蓄えられていない状態における外部電源Ｖｉｎが接続された場合の電流経路と同様の電流経路（抑制経路ＣＰ）を示している。従って、図６に示す抑制経路ＣＰを経てコンデンサＣｉｎに所定量の電荷が蓄えられる（コンデンサＣｉｎが充電される）と、図３に示す定常動作時となり、電流は動作経路ＯＰを流れることとなる。
【００５５】
本実施例においては、スイッチ素子の導通及び非導通を切替る制御回路２３と、外部電源Ｖｉｎの電力変換回路ＰＣへの接続が切断されたことを検出し、検出信号ＤＳを生成する検出回路２４と、検出回路２４から検出信号ＤＳを受信し、制御回路２３に対して、スイッチ素子２２の非導通状態を保持するラッチ信号ＬＳを出力するラッチ回路２５と、を有している。従って、チャタリングが発生した場合でも誤動作を起こすことなく突入電流を抑制し、回路内での損失発生を低く抑えることが可能な低コストの突入電流抑制回路及び電源装置を提供することができる。
【符号の説明】
【００５６】
１０  電源装置
２０  突入電流抑制回路
２１  電流抑制素子
２２  スイッチ素子
２３  制御回路
２４  検出回路
２５  ラッチ回路
２６  ラッチ解除回路
ＰＣ  電力変換回路
Ｖｉｎ  外部電源
Ｉｎ  入力端
Ｃｉｎ  コンデンサ
【図１】
2016073105.tif 000003
【図２】
2016073105.tif 000004
【図３】
2016073105.tif 000005
【図４】
2016073105.tif 000006
【図５】
2016073105.tif 000007
【図６】
2016073105.tif 000008