(57)【要約】【課題】  表面電極の凹凸を抑制することが可能な半導体装置を提供する。【解決手段】  半導体基板の上面に形成された複数のトレンチと、各トレンチの内部に配置されたトレンチ電極と、複数のトレンチのうちの隣り合うトレンチに挟まれた第１範囲内に形成された第１導電型の第１半導体層、第２導電型の第２半導体層及び第１導電型の第３半導体層と、半導体基板の上面に配置され、第１範囲内に複数のコンタクトホールを有する層間絶縁膜と、各コンタクトホール内に形成されている第１導電体層と、層間絶縁膜上に配置されており、各第１導電体層に接続されている表面電極を有する。【選択図】図２
2016039215.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を有する半導体装置であって、
前記半導体基板の上面に形成された複数のトレンチと、
前記各トレンチの内面を覆うトレンチ絶縁膜と、
前記各トレンチの内部に配置されており、前記トレンチ絶縁膜によって前記半導体基板から絶縁されているトレンチ電極と、
前記複数のトレンチのうちの隣り合うトレンチに挟まれた第１範囲内の前記半導体基板に形成されており、前記半導体基板の前記上面に露出しており、前記トレンチ絶縁膜に接している第１導電型の第１半導体層と、
前記第１範囲内の前記半導体基板に形成されており、一部が前記半導体基板の前記上面に露出しており、前記第１半導体層の下側で前記トレンチ絶縁膜に接している第２導電型の第２半導体層と、
前記半導体基板に形成されており、前記第２半導体層の下側に配置されており、前記第２半導体層によって前記第１半導体層から分離されており、前記第２半導体層の下側で前記トレンチ絶縁膜に接している第１導電型の第３半導体層と、
前記半導体基板の前記上面及び前記トレンチ電極上に配置されており、前記第１範囲内に配置された複数のコンタクトホールを有する層間絶縁膜と、
前記各コンタクトホール内に配置されており、前記第１半導体層と前記第２半導体層の少なくとも一方に接続されている第１導電体層と、
前記第１導電体層上及び前記層間絶縁膜上に配置されており、前記各第１導電体層に接続されている表面電極、
を有する半導体装置。
【請求項２】
前記第１範囲とは異なる前記複数のトレンチのうちの隣り合うトレンチに挟まれた範囲である第２範囲内の前記半導体基板に形成されており、前記半導体基板の前記上面に露出している第１導電型の第４半導体層と、
第２導電体層、
をさらに有しており、
前記第３半導体層の一部が、前記第４半導体層の下側に配置されており、前記第４半導体層に接しており、
前記層間絶縁膜が、前記第２範囲内に配置されたコンタクトホールを有しており、
前記第２導電体層が、前記第２範囲内の前記コンタクトホール内に配置されており、前記第４半導体層に接続されており、
前記表面電極の一部が、前記第２導電体層上に配置されており、前記第２導電体層に接続されており、
前記複数の第１導電体層の前記半導体基板に対するコンタクト面積を前記第１範囲の面積で除算した値が、前記第２導電体層の前記半導体基板に対するコンタクト面積を前記第２範囲の面積で除算した値よりも大きい、
請求項１の半導体装置。
【請求項３】
前記第１導電体層のヤング率は、前記表面電極のヤング率よりも高い請求項１または２の半導体装置。
【請求項４】
前記第１導電体層は、ＣＶＤ、メッキ、スパッタによって形成可能な材料によって構成されている請求項１〜３のいずれか一項の半導体装置。
【請求項５】
前記第１導電体層は、Ｗ、Ａｌ、Ｃｕのいずれかを含む金属によって構成されている請求項１〜４のいずれか一項の半導体装置。
【請求項６】
前記各トレンチ電極上の前記層間絶縁膜の幅が、前記第１範囲内の複数のコンタクトホールに挟まれた前記層間絶縁膜の幅よりも広い請求項１〜５のいずれか一項の半導体装置。
【請求項７】
加工用ウエハから半導体装置を製造する方法であって、
前記加工用ウエハが、
上面に複数のトレンチが形成された半導体基板と、
前記各トレンチの内面を覆うトレンチ絶縁膜と、
前記各トレンチの内部に配置されており、前記トレンチ絶縁膜によって前記半導体基板から絶縁されているトレンチ電極、
を有しており、
前記半導体基板が、
前記複数のトレンチのうちの隣り合うトレンチに挟まれた範囲内に形成されており、前記半導体基板の前記上面に露出しており、前記トレンチ絶縁膜に接している第１導電型の第１半導体層と、
前記範囲内に形成されており、一部が前記半導体基板の前記上面に露出しており、前記第１半導体層の下側で前記トレンチ絶縁膜に接している第２導電型の第２半導体層と、
前記第２半導体層の下側に配置されており、前記第２半導体層によって前記第１半導体層から分離されており、前記第２半導体層の下側で前記トレンチ絶縁膜に接している第１導電型の第３半導体層、
を有しており、
前記方法が、
前記加工用ウエハの上面に、層間絶縁膜を形成する工程と、
前記範囲内の前記層間絶縁膜に、複数のコンタクトホールを形成する工程と、
前記複数のコンタクトホール内及び前記層間絶縁膜上に、導電体層を成長させる工程と、
前記複数のコンタクトホール内に前記導電体層が残存するように前記層間絶縁膜上の前記導電体層をエッチングする工程と、
前記エッチングの後に、前記導電体層上及び前記層間絶縁膜上に、表面電極を形成する工程、
を有する製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、ＩＧＢＴ、ＭＯＳＦＥＴなどの半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、トレンチ型のゲート電極を有するスイッチング用の半導体装置が開示されている。この半導体装置は、ゲート電極の上部に形成された層間絶縁膜を有している。半導体基板の上面の略全域には、層間絶縁膜を覆うように表面電極が形成されている。層間絶縁膜によって、ゲート電極が表面電極から絶縁されている。
【０００３】
【特許文献１】国際公開第２０１３／１２１５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１では、隣接する一対のゲート電極に挟まれた範囲の半導体層上に層間絶縁膜が形成されていない。表面電極は、層間絶縁膜が形成されていない範囲において、半導体基板に接続されている。すなわち、ゲート電極に挟まれた範囲の略全体がコンタクトホールとなっており、この範囲の略全体で表面電極と半導体基板が接触している。この構造では、層間絶縁膜の上部の表面電極がその周囲の表面電極に対して突出し、表面電極の表面に凹凸が形成されてしまう。したがって、本明細書では、表面電極の凹凸を抑制することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
表面電極の凹凸を解消するための手法として、表面電極をエッチバックすることが考えられる。すなわち、表面電極をその表面側からエッチバックして、コンタクトホール内にのみ表面電極を残存させる。そして、その後に、コンタクトホール内の電極上と層間絶縁膜上に再度電極を成長させる。しかしながら、この手法では、コンタクトホールが大きいため、コンタクトホールの中央でエッチング速度が速くなり、エッチバックを実施した後にコンタクトホールの中央部で電極の表面が窪んでしまう。このため、その後に再度電極を成長させても、電極表面に凹部が残ってしまう。この問題を解決するために、層間絶縁膜の幅を広くして、コンタクトホールを小さくすることが考えられる。コンタクトホールを小さくすれば、上記の窪みが生じ難い。しかしながら、コンタクトホールを小さくすると、表面電極と半導体基板との間のコンタクト面積が小さくなり、コンタクト部に電流が集中するという問題が生じる。
【０００６】
これに対し、本明細書が開示する半導体装置は、以下の構成を有する。この半導体装置は、半導体基板を有する。この半導体装置は、前記半導体基板の上面に形成された複数のトレンチと、前記各トレンチの内面を覆うトレンチ絶縁膜と、前記各トレンチの内部に配置されており、前記トレンチ絶縁膜によって前記半導体基板から絶縁されているトレンチ電極と、前記複数のトレンチのうちの隣り合うトレンチに挟まれた第１範囲内の前記半導体基板に形成されており、前記半導体基板の前記上面に露出しており、前記トレンチ絶縁膜に接している第１導電型の第１半導体層と、前記第１範囲内の前記半導体基板に形成されており、一部が前記半導体基板の前記上面に露出しており、前記第１半導体層の下側で前記トレンチ絶縁膜に接している第２導電型の第２半導体層と、前記半導体基板に形成されており、前記第２半導体層の下側に配置されており、前記第２半導体層によって前記第１半導体層から分離されており、前記第２半導体層の下側で前記トレンチ絶縁膜に接している第１導電型の第３半導体層と、前記半導体基板の前記上面及び前記トレンチ電極上に配置されており、前記第１範囲内に配置された複数のコンタクトホールを有する層間絶縁膜と、前記各コンタクトホール内に配置されており、前記第１半導体層と前記第２半導体層の少なくとも一方に接続されている第１導電体層と、前記第１導電体層上及び前記層間絶縁膜上に配置されており、前記各第１導電体層に接続されている表面電極を有する。
【０００７】
この半導体装置では、トレンチに挟まれた第１範囲内に複数のコンタクトホールが設けられているので、各コンタクトホールのサイズが小さい。各コンタクトホールのサイズが小さいので、表面電極の表面の凹凸を抑制することができる。また、この半導体装置では、半導体基板と表面電極とが複数のコンタクトホールを介して接続されている。したがって、第１範囲内にサイズが小さい単一のコンタクトホールが形成されている場合に比べて、表面電極の半導体基板に対するコンタクト面積を広く確保することができる。このため、１つのコンタクトホールに電流が集中することを防止することができる。
【発明の効果】
【０００８】
上記の半導体装置によれば、表面電極の平坦化が可能であり、かつ、表面電極の広いコンタクト面積を確保することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係るＩＧＢＴ１０の半導体基板の上面図（上部電極６０の図示を省略した図）。
【図２】実施形態に係るＩＧＢＴ１０のＩＩ―ＩＩ断面図。
【図３】実施形態に係るＩＧＢＴ１０のＩＩＩ―ＩＩＩ断面図。
【図４】実施形態に係るＩＧＢＴ１０の製造方法を示す図。
【図５】実施形態に係るＩＧＢＴ１０の製造方法を示す図。
【図６】実施形態に係るＩＧＢＴ１０の製造方法を示す図。
【図７】実施形態に係るＩＧＢＴ１０の製造方法を示す図。
【図８】実施形態に係るＩＧＢＴ１０の製造方法を示す図。
【発明を実施するための形態】
【００１０】
図１〜３に示す実施形態に係る半導体装置１０は、ＩＧＢＴとダイオードを備えるＲＣ−ＩＧＢＴである。半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成された電極、絶縁体等によって構成されている。半導体基板１２は、ＩＧＢＴが形成されているＩＧＢＴ領域９０と、ダイオードが形成されているダイオード領域９２を有している。
【００１１】
図２、３に示すように、半導体基板１２の上面には、複数のトレンチ４０が凹状に形成されている。図１に示すように、各トレンチ４０は、互いに平行に伸びている。各トレンチ４０の内面は、絶縁膜４２に覆われている。
【００１２】
図２、３に示すように、各トレンチ４０の内部には、トレンチ電極４４（４４ａ、４４ｂ）が配置されている。トレンチ電極４４は、絶縁膜４２によって半導体基板１２から絶縁されている。ＩＧＢＴ領域９０内の各トレンチ電極４４ａは、図示しない位置でゲート配線に接続されている。ダイオード領域９２内の各トレンチ電極４４は、図示しない位置で後述する上部電極６０に接続されている。以下では、ゲート配線に接続されているトレンチ電極４４ａをゲート電極４４ａと呼び、上部電極６０に接続されているトレンチ電極４４ｂを制御電極４４ｂという場合がある。
【００１３】
半導体基板１２の上面及びトレンチ電極４４上には、層間絶縁膜４７が形成されている。層間絶縁膜４７の一部は、２つのトレンチ４０に挟まれた範囲９４、９６内に形成されている。また、層間絶縁膜４７の一部は、各トレンチ電極４４の上面を覆っている。層間絶縁膜４７には、複数のコンタクトホール７０ａ〜７０ｅが形成されている。コンタクトホール７０ａ〜７０ｃは、ＩＧＢＴ領域９０内の２つのトレンチ４０に挟まれた範囲９４に形成されている。ＩＧＢＴ領域９０内の２つのトレンチ４０に挟まれた範囲９４のそれぞれに、３つのコンタクトホール７０ａ〜７０ｃが形成されている。コンタクトホール７０ｄ、７０ｅは、ダイオード領域９２内の２つのトレンチ４０に挟まれた範囲９６に形成されている。ダイオード領域９２内の２つのトレンチ４０に挟まれた範囲９６のそれぞれに、２つのコンタクトホール７０ｄ、７０ｅが形成されている。図１の斜線によりハッチングされた範囲は、コンタクトホール７０ａ〜７０ｅが形成されている範囲を示している。図１に示すように、コンタクトホール７０ａ〜７０ｅは、トレンチ４０と平行に伸びている。図２、３に示すように、各コンタクトホール７０ａ〜７０ｅの内部には、導電体層７４が形成されている。導電体層７４は、タングステンにより構成されている。各導電体層７４は、その下端において半導体基板１２に接続されている。
【００１４】
導電体層７４上及び層間絶縁膜４７上には、上部電極６０が形成されている。上部電極６０は、層間絶縁膜４７によってトレンチ電極４４から絶縁されている。また、上部電極６０は、コンタクトホール７０ａ〜７０ｅ内の導電体層７４に接続されている。すなわち、上部電極６０は、コンタクトホール７０ａ〜７０ｃ内の導電体層７４を介して、後述するエミッタ領域２０及びボディコンタクト領域２１ａに接続されている。また、上部電極６０は、コンタクトホール７０ｄ、７０ｅ内の導電体層７４を介して、後述するアノードコンタクト領域５０ａに接続されている。なお、以下では、上部電極６０と半導体層とがコンタクトホール７０内の導電体層７４を介して接続されていることを、これらがコンタクトホール７０を介して接続されているという場合がある。上部電極６０は、アルミニウムにより構成されている。上部電極６０（すなわち、アルミニウム）のヤング率は、導電体層７４（すなわち、タングステン）のヤング率よりも低い。
【００１５】
半導体基板１２の下面には、下部電極６２が形成されている。
【００１６】
ＩＧＢＴ領域９０内の半導体基板１２の内部には、エミッタ領域２０、ボディ領域２１、ドリフト領域２８、バッファ領域３０及びコレクタ領域３２が形成されている。
【００１７】
エミッタ領域２０は、ｎ型領域であり、半導体基板１２の上面に露出する範囲に形成されている。エミッタ領域２０は、コンタクトホール７０ａ〜７０ｃを介して上部電極６０に接続されている。図１に示すように、エミッタ領域２０は、トレンチ電極４４に直交する方向に長く伸びている。エミッタ領域２０は、絶縁膜４２に接している。
【００１８】
図２、３に示すように、ボディ領域２１は、ボディコンタクト領域２１ａと低濃度ボディ領域２１ｂを有している。ボディコンタクト領域２１ａは、高濃度のｐ型不純物を含有するｐ型領域である。ボディコンタクト領域２１ａは、半導体基板１２の上面に露出する範囲に形成されている。図１に示すように、ボディコンタクト領域２１ａは、トレンチ電極４４に直交する方向に長く伸びている。ボディコンタクト領域２１ａは、エミッタ領域２０に隣接している。ボディコンタクト領域２１ａは、コンタクトホール７０ａ〜７０ｃを介して上部電極６０に接続されている。
【００１９】
低濃度ボディ領域２１ｂは、ボディコンタクト領域２１ａよりもｐ型不純物濃度が低いｐ型領域である。低濃度ボディ領域２１ｂは、エミッタ領域２０とボディコンタクト領域２１ａの下側に形成されている。低濃度ボディ領域２１ｂは、エミッタ領域２０の下側において、絶縁膜４２に接している。
【００２０】
ドリフト領域２８は、エミッタ領域２０よりも低濃度のｎ型不純物を含有するｎ型領域である。ドリフト領域２８は、低濃度ボディ領域２１ｂの下側に形成されている。ドリフト領域２８は、低濃度ボディ領域２１ｂによってエミッタ領域２０から分離されている。ドリフト領域２８は、低濃度ボディ領域２１ｂの下側において絶縁膜４２と接している。
【００２１】
バッファ領域３０は、ドリフト領域２８よりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域３０は、ドリフト領域２８の下側に形成されている。
【００２２】
コレクタ領域３２は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域３２は、バッファ領域３０の下側に形成されている。コレクタ領域３２は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ領域３２は、下部電極６２に接続されている。
【００２３】
ダイオード領域９２内の半導体基板１２の内部には、アノード領域５０と、ドリフト領域２８と、カソード領域５２が形成されている。
【００２４】
アノード領域５０は、アノードコンタクト領域５０ａと低濃度アノード領域５０ｂを有している。アノードコンタクト領域５０ａは、高濃度のｐ型不純物を含有するｐ型領域である。アノードコンタクト領域５０ａは、半導体基板１２の上面に露出する範囲に形成されている。図１に示すように、アノードコンタクト領域５０ａは、トレンチ電極４４に対して平行に長く伸びている。アノードコンタクト領域５０ａは、コンタクトホール７０ｄ、７０ｅを介して上部電極６０に接続されている。
【００２５】
低濃度アノード領域５０ｂは、アノードコンタクト領域５０ａよりもｐ型不純物濃度が低いｐ型領域である。図２、３に示すように、低濃度アノード領域５０ｂは、アノードコンタクト領域５０ａの側方と下側に形成されている。
【００２６】
低濃度アノード領域５０ｂの下側には、上述したドリフト領域２８が形成されている。すなわち、ドリフト領域２８の一部は、低濃度アノード領域５０ｂの下側に形成されている。ドリフト領域２８は、低濃度アノード領域５０ｂに接している。
【００２７】
カソード領域５２は、ドリフト領域２８よりも高濃度のｎ型不純物を含有するｎ型領域である。カソード領域５２は、ダイオード領域９２内のドリフト領域２８の下側に形成されている。カソード領域５２は、バッファ領域３０と繋がっている。また、カソード領域５２は、コレクタ領域３２に隣接している。カソード領域５２は、半導体基板１２の下面に露出する範囲に形成されている。カソード領域５２は、下部電極６２に接続されている。
【００２８】
トレンチ４０の間の間隔は、ＩＧＢＴ領域９０とダイオード領域９２のいずれにおいても等しい。このため、半導体基板１２を上から平面視したときに、各範囲９４の面積Ｓ１と各範囲９６の面積Ｓ２は等しい。また、各コンタクトホール７０ａ〜７０ｅのサイズは、略等しい。このため、コンタクトホール７０ａが半導体基板１２にコンタクトしている面積Ｓａ、コンタクトホール７０ｂが半導体基板１２にコンタクトしている面積Ｓｂ、コンタクトホール７０ｃが半導体基板１２にコンタクトしている面積Ｓｃ、コンタクトホール７０ｄが半導体基板１２にコンタクトしている面積Ｓｄ、及び、コンタクトホール７０ｅが半導体基板１２にコンタクトしている面積Ｓｅは等しい。また、上述したように、ＩＧＢＴ領域９０内では、２つのトレンチ４０に挟まれた範囲９４内に３つのコンタクトホール７０ａ〜７０ｃが形成されているのに対し、ダイオード領域９２内では、２つのトレンチ４０に挟まれた範囲９６内に２つのコンタクトホール７０ｄ、７０ｅが形成されている。したがって、ＩＧＢＴ領域９０内の範囲９４に対するコンタクトホール７０ａ〜７０ｃのコンタクト面積の割合は、ダイオード領域９２内の範囲９６に対するコンタクトホール７０ｄ、７０ｅのコンタクト面積の割合よりも大きい。より詳細には、（Ｓａ＋Ｓｂ＋Ｓｃ）／Ｓ１＞（Ｓｄ＋Ｓｅ）／Ｓ２の関係が満たされている。
【００２９】
次に、ＩＧＢＴ領域９０内のＩＧＢＴの動作について説明する。ＩＧＢＴの動作時には、上部電極６０と下部電極６２との間に下部電極６２がプラスになる電圧が印加される。この状態で、ゲート電圧（ゲート電極４４ａへの印加電圧）をゲート閾値(ＩＧＢＴをオンさせるのに必要最小限のゲート電圧)以上に上昇させると、ＩＧＢＴがオンする。すなわち、ゲート電極４４ａへの電圧の印加によって、低濃度ボディ領域２１ｂの絶縁膜４２と接する範囲にチャネルが形成さる。これによって、電子が、上部電極６０から、エミッタ領域２０、低濃度ボディ領域２１ｂのチャネル、ドリフト領域２８、バッファ領域３０、及び、コレクタ領域３２を介して、下部電極６２へ流れる。また、ホールが、下部電極６２から、コレクタ領域３２、バッファ領域３０、ドリフト領域２８、低濃度ボディ領域２１ｂ、及び、ボディコンタクト領域２１ａを介して、上部電極６０へ流れる。これによって、ＩＧＢＴに電流が流れる。
【００３０】
ＩＧＢＴがオンしている間にホールがボディコンタクト領域２１ａから上部電極６０へ流れる際に、ホールはコンタクトホール７０ａ〜７０ｃを通過する。このように、複数のコンタクトホール７０ａ〜７０ｃを介してボディコンタクト領域２１ａから上部電極６０へホールが流れるため、各コンタクトホール７０ａ〜７０ｃに分散してホールが流れる。このため、１つのコンタクトホールに電流が集中することを防止することができる。したがって、例えば、ＩＧＢＴに過電圧が印加された場合に、１つのコンタクトホールに電流が集中してそのコンタクトホール周辺が過度に発熱することを防止することができる。このため、実施形態の半導体装置１０のＩＧＢＴは、短絡耐量が高い。
【００３１】
ゲート電圧をゲート閾値未満に低下させると、チャネルが消失し、ＩＧＢＴがターンオフする。このとき、ドリフト領域２８内に存在するホールが、低濃度ボディ領域２１ｂとボディコンタクト領域２１ａを介して上部電極６０に排出される。この場合に、ホールが複数のコンタクトホール７０ａ〜７０ｃを通って上部電極６０へ流れる。このため、１つのコンタクトホールに電流が集中することを防止することができる。したがって、実施形態の半導体装置１０のＩＧＢＴは、ターンオフ時に適切に動作可能な電圧と電流の範囲が広く、ＲＢＳＯＡ耐量が高い。
【００３２】
また、ＩＧＢＴがターンオフする際やＩＧＢＴがオフしている際に、上部電極６０と下部電極６２の間に過電圧が印加されると、ＩＧＢＴ領域９０内のドリフト領域２８内で高い電界によりホールが生成される場合がある。この場合、ホールが複数のコンタクトホール７０ａ〜７０ｃを通って上部電極６０へ流れる。このため、発生したホールを短時間で上部電極６０に排出することが可能であり、ドリフト領域２８内でアバランシェ降伏が生じることを抑制することができる。このため、実施形態の半導体装置１０のＩＧＢＴは、アバランシェ耐量が高い。
【００３３】
次に、ダイオードの動作について説明する。上部電極６０と下部電極６２との間に上部電極６０がプラスになる電圧（すなわち、順電圧）が印加されると、ダイオード領域９２内のダイオードがオンする。すなわち、ホールが、上部電極６０から、アノードコンタクト領域５０ａ、低濃度アノード領域５０ｂ、ドリフト領域２８、及び、カソード領域５２を介して、下部電極６２へ流れる。また、電子が、下部電極６２から、カソード領域５２、ドリフト領域２８、低濃度アノード領域５０ｂ、及び、アノードコンタクト領域５０ａを介して、上部電極６０へ流れる。これによって、ダイオードに電流が流れる。その後、ダイオードへの印加電圧が順電圧から逆電圧に切り換えられると、ダイオードが逆回復動作を行う。すなわち、ドリフト領域２８内に存在するホールが、低濃度アノード領域５０ｂとアノードコンタクト領域５０ａを介して、上部電極６０に排出される。このため、ダイオードには瞬間的に逆電流が流れる。ドリフト領域２８内の全てのホールが上部電極６０に排出されると、逆電流は略ゼロとなる。
【００３４】
本実施形態の半導体装置１０では、コンタクトホール７０ｄ、７０ｅ内の導電体層７４が半導体基板１２にコンタクトしている面積が小さい。このため、ダイオードがオンしているときに、上部電極６０から半導体基板１２に流入するホールが少ない。したがって、逆回復動作時にダイオードのドリフト領域２８内に存在するホールが少ない。このため、逆回復動作の間に上部電極６０に排出されるホールが少ない。したがって、逆回復動作時にダイオードに流れる逆電流が抑制される。
【００３５】
以上に説明したように、本実施形態の半導体装置１０では、ＩＧＢＴ領域９０の範囲９４内に複数のコンタクトホール７０ａ〜７０ｃが形成されていることで、ＩＧＢＴの短絡耐量、ＲＢＳＯＡ耐量及びアバランシェ耐量の向上が図られている。特に、ＩＧＢＴ領域９０内ではダイオード領域９２内よりもコンタクト面積の割合が高くなっていることで、これらの特性がより効果的に向上されている。また、本実施形態の半導体装置１０では、ダイオード領域９２内ではＩＧＢＴ領域９０内よりもコンタクト面積の割合が低くなっていることで、ダイオードの逆電流が抑制される。
【００３６】
また、上述した実施形態の半導体装置１０では、各コンタクトホール内の導電体層７４のヤング率が、上部電極６０のヤング率よりも高い。上部電極６０には、種々のストレスによりクラックが生じる場合がある。上記のように導電体層７４のヤング率が高いと、上部電極６０で生じたクラックが、半導体基板１２側に進行することを抑制することができる。これによって、半導体装置１０の信頼性が向上されている。
【００３７】
また、各ゲート電極４４ａ上の層間絶縁膜４７の幅Ｗ１（図２参照）は、半導体層上の層間絶縁膜４７の幅Ｗ２、Ｗ３よりも広い。すなわち、コンタクトホール７０ｃとコンタクトホール７０ａの間の間隔Ｗ１は、コンタクトホール７０ａとコンタクトホール７０ｂの間の間隔Ｗ２及びコンタクトホール７０ｂとコンタクトホール７０ｃの間の間隔Ｗ３よりも広い。このようにゲート電極４４ａ上の層間絶縁膜４７の幅Ｗ１を広くすることで、製造誤差により層間絶縁膜４７の位置がゲート電極４４ａに対してずれた場合でも、ゲート電極４４ａの上面を層間絶縁膜４７で確実に覆うことができる。このため、製造時におけるコンタクトホールの位置合わせのずれやトレンチ４０の形成不良による歩留まり低下を抑制することができる。
【００３８】
また、上記のように幅が狭いコンタクトホール７０ａ〜７０ｃが形成されていることで、コンタクトホール７０ａ〜７０ｃのレイアウト自由度を確保することができる。
【００３９】
（製造工程）
次に、半導体装置１０の製造方法を説明する。半導体装置１０は、ドリフト領域２８と略同じｎ型不純物濃度を有するｎ型の半導体基板(シリコン基板)から製造される。まず、エミッタ領域２０、ボディ領域２１、ドリフト領域２８、アノード領域５０、トレンチ４０、絶縁膜４２、トレンチ電極４４を形成する。次に、図４に示すように、半導体基板上に層間絶縁膜４７を形成する。
【００４０】
次に、層間絶縁膜４７を選択的にエッチングすることによって、図５に示すように、層間絶縁膜４７にコンタクトホール７０ａ〜７０ｅを形成する。
【００４１】
次に、図６に示すように、コンタクトホール７０内及び層間絶縁膜４７上に導電体層７４を形成する。導電体層７４は、ＣＶＤにより形成する。ＣＶＤによれば、コンタクトホール７０内に隙間なく導電体層７４を形成することができる。
【００４２】
次に、層間絶縁膜４７上の導電体層７４をエッチングすることにより除去する。ここでは、図７に示すように、コンタクトホール７０内に導電体層７４を残存させる。これによって、層間絶縁膜４７の上面と導電体層７４の上面が略同一平面を構成するようにする。すなわち、基板の上面を平坦化する。
【００４３】
なお、仮にコンタクトホールの幅が広い場合には、導電体層７４をエッチングする際に、コンタクトホール内の導電体層７４の上面が凹状に成形される。これは、コンタクトホールの中央部では導電体層７４がよりエッチングされ易いためである。しかしながら、本実施形態では、コンタクトホール７０の幅が狭いため、エッチングにより導電体層７４の上面を略平坦に成形することができる。このため、基板の上面を平坦に成形することができる。
【００４４】
次に、図８に示すように、層間絶縁膜４７及び導電体層７４上に、上部電極６０を形成する。上部電極６０の形成前の基板の上面が平坦であるので、上部電極６０を形成後に上部電極６０の上面が平坦となる。
【００４５】
その後、下面側の構造を形成することで、図１〜３に示す半導体装置１０が完成する。
【００４６】
以上に説明したように、本実施形態の半導体装置１０の構造及び製造方法によれば、上部電極６０の上面を平坦に成形することができる。このため、上部電極６０を外部の電極等に対してはんだやボンディングワイヤー等を用いて好適に接続することができる。
【００４７】
なお、上述した実施形態では、導電体層７４をＣＶＤにより形成したが、メッキやスパッタリングによって導電体層７４を形成してもよい。すなわち、導電体層７４は、ＣＶＤ、メッキまたはスパッタリングにより形成可能な導電材料であれば、いずれの材料によって構成されていてもよい。例えば、導電体層７４は、Ｗ、Ａｌ、Ｃｕまたはこれらを含む合金によって構成され得る。
【００４８】
なお、実施形態の半導体装置１０では、ダイオード領域９２の２つのトレンチ４０に挟まれた各範囲９６に２つのコンタクトホール７０ｄ、７０ｅが形成されていたが、各範囲９６に１つのコンタクトホールが形成されていてもいし、各範囲９６に３つ以上のコンタクトホールが形成されていてもよい。この場合でも、上述したように、コンタクトホールのコンタクト面積の割合をＩＧＢＴ領域９０でダイオード領域９２よりも大きくすることが好ましい。
【００４９】
なお、上記の実施形態の半導体装置１０の各構成要素は、請求項の各構成要素に対して以下の関係を有する。実施形態のエミッタ領域２０は、請求項の第１半導体層の一例である。実施形態のボディ領域２１は、請求項の第２半導体層の一例である。実施形態のドリフト領域２８及びバッファ領域３０は、請求項の第３半導体層の一例である。実施形態のＩＧＢＴ領域９０内の導電体層７４は、請求項の第１導電体層の一例である。実施形態の上部電極６０は、請求項の表面電極の一例である。実施形態の範囲９４は、請求項の第１範囲の一例である。実施形態のアノード領域５０は、請求項の第４半導体層の一例である。実施形態のダイオード領域９２内の導電体層７４は、請求項の第２導電体層の一例である。
【００５０】
なお、上述した実施形態では、半導体装置１０がコレクタ領域３２を有していたが、コレクタ領域３２を省略してもよい。この場合、バッファ領域３０が下部電極に接続されることにより、ＭＯＳＦＥＴが形成される。
【００５１】
また、上述した実施形態では半導体装置１０がダイオード領域９２を有していたが、ダイオード領域９２は形成されていなくてもよい。
【００５２】
実施形態の半導体装置１０の構成は、以下のように表すことができる。
【００５３】
半導体基板を有する半導体装置であって、前記半導体基板の上面に形成された複数のトレンチと、前記各トレンチの内面を覆うトレンチ絶縁膜と、前記各トレンチの内部に配置されており、前記トレンチ絶縁膜によって前記半導体基板から絶縁されているトレンチ電極と、前記複数のトレンチのうちの隣り合うトレンチに挟まれた第１範囲内の前記半導体基板に形成されており、前記半導体基板の前記上面に露出しており、前記トレンチ絶縁膜に接している第１導電型の第１半導体層と、前記第１範囲内の前記半導体基板に形成されており、一部が前記半導体基板の前記上面に露出しており、前記第１半導体層の下側で前記トレンチ絶縁膜に接している第２導電型の第２半導体層と、前記半導体基板に形成されており、前記第２半導体層の下側に配置されており、前記第２半導体層によって前記第１半導体層から分離されており、前記第２半導体層の下側で前記トレンチ絶縁膜に接している第１導電型の第３半導体層と、前記半導体基板の前記上面及び前記トレンチ電極上に配置されており、前記第１範囲内に配置された複数のコンタクトホールを有する層間絶縁膜と、前記各コンタクトホール内に配置されており、前記第１半導体層と前記第２半導体層の少なくとも一方に接続されている第１導電体層と、前記第１導電体層上及び前記層間絶縁膜上に配置されており、前記各第１導電体層に接続されている表面電極を有する。
【００５４】
上記の半導体装置は、前記第１範囲とは異なる前記複数のトレンチのうちの隣り合うトレンチに挟まれた範囲である第２範囲内の前記半導体基板に形成されており、前記半導体基板の前記上面に露出している第１導電型の第４半導体層と、第２導電体層をさらに有していてもよい。前記第３半導体層の一部が、前記第４半導体層の下側に配置されており、前記第４半導体層に接しており、前記層間絶縁膜が、前記第２範囲内に配置されたコンタクトホールを有しており、前記第２導電体層が、前記第２範囲内の前記コンタクトホール内に配置されており、前記第４半導体層に接続されており、前記表面電極の一部が、前記第２導電体層上に配置されており、前記第２導電体層に接続されており、前記複数の第１導電体層の前記半導体基板に対するコンタクト面積を前記第１範囲の面積で除算した値が、前記第２導電体層の前記半導体基板に対するコンタクト面積を前記第２範囲の面積で除算した値よりも大きくてもよい。
【００５５】
このように第１範囲におけるコンタクト面積を大きくすることで、第１範囲に形成されたスイッチング素子の特性を向上させることができる。また、第２範囲におけるコンタクト面積を小さくすることで、第２範囲に形成されたダイオードの逆回復特性を向上させることができる。
【００５６】
第１導電体層のヤング率は、表面電極のヤング率よりも高くてもよい。
【００５７】
このように構成されていることによって、ストレスにより表面電極にクラックが生じた場合であっても、そのクラックが半導体基板側に進展することを抑制することができる。
【００５８】
第１導電体層及び第２導電体層は、ＣＶＤ、メッキ、スパッタによって形成可能な材料によって構成されていてもよい。
【００５９】
このように構成されていることによって、コンタクトホール内に好適に導電体層を形成することができる。
【００６０】
第１導電体層及び第２導電体層は、Ｗ、Ａｌ、Ｃｕのいずれかを含む金属によって構成されていてもよい。
【００６１】
各トレンチ電極上の層間絶縁膜の幅が、前記第１範囲内のコンタクトホールの間に位置する前記層間絶縁膜の幅よりも広くてもよい。
【００６２】
また、実施形態の半導体装置の製造方法は、加工用ウエハから半導体装置を製造する方法であって、以下の構成を有する。前記加工用ウエハが、上面に複数のトレンチが形成された半導体基板と、前記各トレンチの内面を覆うトレンチ絶縁膜と、前記各トレンチの内部に配置されており、前記トレンチ絶縁膜によって前記半導体基板から絶縁されているトレンチ電極を有している。前記半導体基板が、前記複数のトレンチのうちの隣り合うトレンチに挟まれた範囲内に形成されており、前記半導体基板の前記上面に露出しており、前記トレンチ絶縁膜に接している第１導電型の第１半導体層と、前記範囲内に形成されており、一部が前記半導体基板の前記上面に露出しており、前記第１半導体層の下側で前記トレンチ絶縁膜に接している第２導電型の第２半導体層と、前記第２半導体層の下側に配置されており、前記第２半導体層によって前記第１半導体層から分離されており、前記第２半導体層の下側で前記トレンチ絶縁膜に接している第１導電型の第３半導体層を有している。前記方法が、前記加工用ウエハの上面に、層間絶縁膜を形成する工程と、前記範囲内の前記層間絶縁膜に、複数のコンタクトホールを形成する工程と、前記複数のコンタクトホール内及び前記層間絶縁膜上に、導電体層を成長させる工程と、前記複数のコンタクトホール内に前記導電体層が残存するように前記層間絶縁膜上の前記導電体層をエッチングする工程と、前記エッチングの後に、前記導電体層上及び前記層間絶縁膜上に、表面電極を形成する工程を有している。
【００６３】
このような製造方法をとることによって、表面電極の平坦化が可能であり、かつ、表面電極の広いコンタクト面積を確保することができる。
【００６４】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００６５】
１０：半導体装置
２０：エミッタ領域
２１：ボディ領域
２８：ドリフト領域
３０：バッファ領域
３２：コレクタ領域
４０：トレンチ
４２：絶縁膜
４４：トレンチ電極
４７：層間絶縁膜
５０：アノード領域
５２：カソード領域
６０：上部電極
６２：下部電極
７０：コンタクトホール
７４：導電体層
９０：ＩＧＢＴ領域
９２：ダイオード領域
【図１】
2016039215.tif 000003
【図２】
2016039215.tif 000004
【図３】
2016039215.tif 000005
【図４】
2016039215.tif 000006
【図５】
2016039215.tif 000007
【図６】
2016039215.tif 000008
【図７】
2016039215.tif 000009
【図８】
2016039215.tif 000010