(57)【要約】【課題】  マルチセル電力変換方法およびマルチセル電力変換器を提供する。【解決手段】  方法が、複数の変換器セルを備える電力変換器によって周期電圧を受け取るステップと、継続期間が等しい一連の時間フレームにおいて、複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるステップと、を含む。一連の時間フレームはそれぞれ、周期電圧の連続したゼロ交差間の期間に相当する。【選択図】図１
2016059264.tif 000002
【特許請求の範囲】
【請求項１】
複数の変換器セルを備える電力変換器によって周期電圧を受け取るステップと、
継続期間が等しい一連の時間フレームにおいて、前記複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるステップと、
を含む方法であって、
前記一連の時間フレームがそれぞれ、前記周期電圧の連続したゼロ交差間の期間に相当する方法。
【請求項２】
前記周期電圧が、正弦電圧および整流正弦電圧のうちの１つである請求項１に記載の方法。
【請求項３】
前記一連の時間フレームが、第１の数（Ｐ）の時間フレーム、および第２の数（Ｑ）の時間フレームを含み、かつ、
前記第２の数の時間フレームのそれぞれにおける平均電力レベルが、前記第１の数の時間フレームのそれぞれにおける平均電力レベルよりも低いように、前記平均電力レベルを交互に替えるステップが、前記第１の数の時間フレームのそれぞれに対する電力を変換するステップと、前記第２の複数の時間フレームのそれぞれに対する電力を変換するステップと、を含む請求項１に記載の方法。
【請求項４】
前記一連の時間フレームにおいて前記平均電力レベルを交互に替えるステップが、連続して前記平均電力レベルを交互に替えるステップを含む請求項３に記載の方法。
【請求項５】
前記第２の数の時間フレームにおける前記平均電力レベルが、前記第１の数の時間フレームにおける前記平均電力レベルの５０％未満である請求項３に記載の方法。
【請求項６】
前記第２の数の時間フレームにおける前記平均電力レベルが、ゼロである請求項３に記載の方法。
【請求項７】
前記第２の数の時間フレームと前記第１の数の時間フレームとの間の比率が、１よりも大きい請求項３に記載の方法。
【請求項８】
前記複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるステップが、前記複数の変換器セルのうちのそれぞれによって変換された電力の平均電力レベルを交互に替えるステップを含む請求項１に記載の方法。
【請求項９】
前記電力変換器が、入力部を備え、前記周期電圧が前記入力部で受け取られる請求項１に記載の方法。
【請求項１０】
前記複数の変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記変換器セルの前記セル入力部が、直列に接続され、かつ、
前記セル入力部を含む直列回路が、前記電力変換器の前記入力部に結合される請求項９に記載の方法。
【請求項１１】
前記複数の変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記変換器セルの前記セル入力部が、並列に接続され、かつ、
前記セル入力部を含む並列回路が、前記電力変換器の前記入力部に結合される請求項９に記載の方法。
【請求項１２】
別の電力変換器によって前記電力変換器から電力を受け取るステップをさらに含み、かつ、
前記別の電力変換器が、前記複数の変換器セルの前記セル出力部に結合される請求項１０に記載の方法。
【請求項１３】
前記複数の変換器セルの前記セル出力部がそれぞれ、複数のコンデンサのそれぞれのコンデンサに結合される請求項１２に記載の方法。
【請求項１４】
前記電力変換器が、出力部を備え、前記周期電圧が、前記出力部で受け取られる請求項１に記載の方法。
【請求項１５】
前記変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記変換器セルの前記セル出力部が、直列に接続され、かつ、
前記セル出力部を含む直列回路が、前記電力変換器の前記出力部に結合される請求項１４に記載の方法。
【請求項１６】
前記変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記変換器セルの前記セル出力部が、並列に接続され、かつ、
前記セル出力部を含む並列回路が、前記電力変換器の前記出力部に結合される請求項１４に記載の方法。
【請求項１７】
前記電力変換器によって別のさらなる電力変換器から電力を受け取るステップをさらに含み、前記別の電力変換器が、前記複数の変換器セルの前記セル入力部に結合される請求項１４に記載の方法。
【請求項１８】
前記複数の変換器セルのセル入力部がそれぞれ、複数のコンデンサのうちのそれぞれの１つに結合される請求項１７に記載の方法。
【請求項１９】
複数の変換器セルを備える電力変換器によって、ＤＣ電力を第１のモードまたは第２のモードで変換するステップを含む方法であって、
前記第１のモードでは、変換電力の電力レベルが実質的に一定であり、かつ、
前記第２のモードでは、前記変換電力の前記電力レベルが交互に替わる方法。
【請求項２０】
前記ＤＣ電力を前記第２のモードで変換するステップが、前記複数の変換器セルのうちの少なくとも１つを、アクティブモードおよび非アクティブモードのうちの１つで交互に動作させるステップを含む請求項１９に記載の方法。
【請求項２１】
前記複数の変換器セルのうちの前記少なくとも１つを、前記非アクティブモードで動作させるステップが、前記複数の変換器セルのうちの前記少なくとも１つによってゼロ電力を変換するステップを含む請求項２０に記載の方法。
【請求項２２】
前記ＤＣ電力を前記第２のモードで変換するステップが、１つだけの変換器セルを前記アクティブモードで一度に動作させるステップを含む請求項２０に記載の方法。
【請求項２３】
前記ＤＣ電力を前記第２のモードで変換するステップが、前記複数の変換器セルをそれぞれ、別々の時に動作させるステップを含む請求項２２に記載の方法。
【請求項２４】
ＤＣ電力を変換するステップが、電力基準信号のレベルに基づいて、ＤＣ電力を前記第１のモードまたは前記第２のモードで変換するステップを含む請求項１９に記載の方法。
【請求項２５】
前記第１のモードでは、前記変換電力の前記電力レベルが、前記電力基準信号のレベルに依存する請求項２４に記載の方法。
【請求項２６】
前記電力基準信号の前記レベルが、所定の閾値未満に低下した場合に、前記ＤＣ電力を変換するステップが、前記ＤＣ電力を前記第２のモードで変換するステップを含む請求項２４に記載の方法。
【請求項２７】
前記ＤＣ電力を前記第２のモードで変換するステップが、前記第２のモードにおける平均電力レベルが、前記電力基準信号の前記レベルに依存するように、前記ＤＣ電力を変換するステップを含む請求項２４に記載の方法。
【請求項２８】
前記第２のモードにおける平均電力レベルが、前記第１のモードにおける前記電力レベルの５０％未満である請求項１９に記載の方法。
【請求項２９】
前記ＤＣ電力を変換するステップが、出力電流を前記電力変換器の出力部で供給するステップを含み、かつ、
前記電力基準信号が、出力電流基準信号を含む請求項２４に記載の方法。
【請求項３０】
前記電力変換器によって別の電力変換器から電力を受け取るステップをさらに含む請求項２９に記載の方法。
【請求項３１】
前記複数の変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記複数の変換器セルのセル出力部が並列に接続され、かつ、
前記セル出力部を含む並列回路が、前記電力変換器の前記出力部に結合される請求項１９に記載の方法。
【請求項３２】
前記複数の変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記複数の変換器セルのセル出力部が、直列に接続され、かつ、
前記セル出力部を含む直列回路が、前記電力変換器の前記出力部に結合される請求項１９に記載の方法。
【請求項３３】
前記ＤＣ電力を変換するステップが、入力電流を前記電力変換器の入力部で受け取るステップを含み、かつ、
前記電力基準信号が、入力電流基準信号を含む請求項１９に記載の方法。
【請求項３４】
別の電力変換器によって前記電力変換器から電力を受け取るステップをさらに含む請求項３３に記載の方法。
【請求項３５】
前記複数の変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記複数の変換器セルの前記セル入力部が、並列に接続され、かつ、
前記セル入力部を含む並列回路が、前記電力変換器の前記出力部に結合される請求項１９に記載の方法。
【請求項３６】
前記複数の変換器セルがそれぞれ、セル入力部およびセル出力部を備え、
前記複数の変換器セルの前記セル入力部が、直列に接続され、かつ、
前記セル入力部を含む直列回路が、前記電力変換器の前記出力部に結合される請求項１９に記載の方法。
【請求項３７】
複数の変換器セルを備える電力変換器であって、周期電圧を受け取るように構成された電力変換装器と、
一連の時間フレームにおいて、前記複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるように構成されたコントローラと、
を含む電力変換回路であって、
各時間フレームが、前記周期電圧の連続したゼロ交差間の期間に相当する電力変換回路。
【請求項３８】
前記周期電圧が、正弦電圧および整流正弦電圧のうちの１つである請求項３７に記載の電力変換回路。
【請求項３９】
請求項３７に記載の電力変換回路であって、
前記電力変換器が入力部を備え、
前記電力変換器が前記周期電圧を前記入力部で受け取るように構成され、かつ、
別の電力変換器に電力を出力するように構成される請求項３７に記載の電力変換回路。
【請求項４０】
請求項３７に記載の電力変換回路であって、
前記電力変換器が出力部を備え、
前記電力変換器が前記周期電圧を前記出力部で受け取るように構成され、かつ、
前記電力変換器に電力を供給するように構成された別の電力変換器を備える請求項３７に記載の電力変換回路。
【請求項４１】
複数の変換器セルを備える電力変換器と、
コントローラと、
を備える電力変換回路であって、
前記コントローラが、第１のモードおよび第２のモードのうちの１つで前記電力変換器を動作させるように構成され、
前記第１のモードでは、変換電力の電力レベルが実質的に一定であり、かつ、
前記第２のモードでは、前記変換電力の前記電力レベルが交互に替わる電力変換回路。
【請求項４２】
前記コントローラが、前記複数の変換器セルのうちの少なくとも１つを、アクティブモードおよび非アクティブモードのうちの１つで交互に動作させるように構成される請求項４１に記載の電力変換回路。
【請求項４３】
前記複数の変換器セルの前記少なくとも１つが、ゼロ電力を変換するように、前記コントローラが、前記複数の変換器セルの前記少なくとも１つを、前記非アクティブモードで動作させるように構成される請求項４２に記載の電力変換回路。
【請求項４４】
前記コントローラが、前記複数の変換器セルのうちの１つだけを前記アクティブモードで一度に動作させるように構成される請求項４１に記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、全体として電力変換方法および電力変換器に関する。
【背景技術】
【０００２】
電力変換は、数多くの種々の電子用途において、重要な問題である。ほぼすべての種類の電力変換における重要な態様は、電力を効率的に変換すること、すなわち、電力変換に関連して生じ得る損失を可能な限り小さく留めておくことである。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｅｖｅｒｔｓ，Ｊ．；Ｋｒｉｓｍｅｒ，Ｆ．；Ｖａｎ  ｄｅｎ  Ｋｅｙｂｕｓ，Ｊ．；Ｄｒｉｅｓｅｎ，Ｊ．；Ｋｏｌａｒ，Ｊ．Ｗ．，“Ｃｏｍｐａｒａｔｉｖｅ  ｅｖａｌｕａｔｉｏｎ  ｏｆ  ｓｏｆｔ−ｓｗｉｔｃｈｉｎｇ，ｂｉｄｉｒｅｃｔｉｏｎａｌ，ｉｓｏｌａｔｅｄ  ＡＣ／ＤＣ  ｃｏｎｖｅｒｔｅｒ  ｔｏｐｏｌｏｇｉｅｓ，”Ａｐｐｌｉｅｄ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｐｏｓｉｔｉｏｎ（ＡＰＥＣ），２０１２  Ｔｗｅｎｔｙ−Ｓｅｖｅｎｔｈ  Ａｎｎｕａｌ  ＩＥＥＥ，ｐｐ．１０６７−１０７４，５−９  Ｆｅｂ．２０１２
【非特許文献２】Ｆ．Ｋｒｉｓｍｅｒ，Ｊ．Ｗ．Ｋｏｌａｒ“Ｃｌｏｓｅｄ  ｆｏｒｍ  ｓｏｌｕｔｉｏｎ  ｆｏｒ  ｍｉｎｉｍｕｍ  ｃｏｎｄｕｃｔｉｏｎ  ｌｏｓｓ  ｍｏｄｕｌａｔｉｏｎ  ｏｆ  ＤＡＢ  ｃｏｎｖｅｒｔｅｒｓ”，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．２７，Ｉｓｓｕｅ  １，２０１２
【非特許文献３】Ｚｈｏｕ  ｅｔ  ａｌ．：“９９％  Ｅｆｆｉｃｉｅｎｃｙ  Ｔｒｕｅ−Ｂｒｉｄｇｅｌｅｓｓ  Ｔｏｔｅｍ−Ｐｏｌｅ  ＰＦＣ  Ｂａｓｅｄ  ｏｎ  ＧａＮ  ＨＥＭＴｓ”
【発明の概要】
【課題を解決するための手段】
【０００４】
一実施形態によれば、方法が、複数の変換器セルを含む電力変換器によって周期電圧を受け取るステップと、継続期間が等しい一連の時間フレームにおいて、複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるステップと、を含み、一連の時間フレームはそれぞれ、周期信号の連続したゼロ交差間の期間に相当する。
【０００５】
一実施形態によれば、方法が、複数の変換器セルを含む電力変換器によって、ＤＣ電力を第１のモードまたは第２のモードで変換するステップを含み、第１のモードでは、変換電力の電力レベルが実質的に一定であり、かつ、第２のモードでは、変換電力の電力レベルが交互に替わる。
【０００６】
一実施形態によれば、電力変換回路が、複数の変換器セルを含む電力変換器であって、周期電圧を受け取るように構成された電力変換器と、一連の時間フレームにおいて、複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるように構成されたコントローラと、を含み、各時間フレームが、周期電圧の連続したゼロ交差間の期間に相当する。
【０００７】
一実施形態によれば、電力変換回路が、複数の変換器セルを含む電力変換器と、コントローラと、を含み、コントローラが、第１のモードおよび第２のモードのうちの１つで電力変換器を動作させるように構成され、第１のモードでは、変換電力の電力レベルが実質的に一定であり、かつ、第２のモードでは、変換電力の電力レベルが交互に替わる。
【０００８】
いくつかの例を、図面を参照して以下に説明する。図面は、ある一定の原理を図示する役割を果たすものであるので、これらの原理を理解するために必要な態様のみを図示している。図面は、縮尺通りではない。図面では、同一の参照符号は、同様な特徴を表す。
【図面の簡単な説明】
【０００９】
【図１】図１は、２つの電力変換器を有する電力変換回路を図示する。
【図２Ａ】図２Ａ〜図２Ｃは、いくつかの異なるタイプの電力変換方法を図示するタイミング図を示す。
【図２Ｂ】図２Ａ〜図２Ｃは、いくつかの異なるタイプの電力変換方法を図示するタイミング図を示す。
【図２Ｃ】図２Ａ〜図２Ｃは、いくつかの異なるタイプの電力変換方法を図示するタイミング図を示す。
【図３Ａ】図３Ａ〜図３Ｃは、いくつかの異なるタイプの電力変換方法を図示するタイミング図を示す。
【図３Ｂ】図３Ａ〜図３Ｃは、いくつかの異なるタイプの電力変換方法を図示するタイミング図を示す。
【図３Ｃ】図３Ａ〜図３Ｃは、いくつかの異なるタイプの電力変換方法を図示するタイミング図を示す。
【図４】図４は、入力直列、出力並列（ＩＳＯＰ：Ｉｎｐｕｔ  Ｓｅｒｉａｌ，Ｏｕｔｐｕｔ  Ｐａｒａｌｌｅｌ）トポロジーを有する電力変換回路の一実施形態を示す。
【図５】図５は、入力直列、出力直列（ＩＳＯＳ：Ｉｎｐｕｔ  Ｓｅｒｉａｌ，Ｏｕｔｐｕｔ  Ｓｅｒｉａｌ）トポロジーを有する電力変換回路の一実施形態を示す。
【図６】図６は、入力並列、出力直列（ＩＰＯＳ：Ｉｎｐｕｔ  Ｐａｒａｌｌｅｌ，Ｏｕｔｐｕｔ  Ｓｅｒｉａｌ）トポロジーを有する電力変換回路の一実施形態を示す。
【図７】図７は、入力並列、出力並列（ＩＰＯＰ：Ｉｎｐｕｔ  Ｐａｒａｌｌｅｌ，Ｏｕｔｐｕｔ  Ｐａｒａｌｌｅｌ）トポロジーを有する電力変換回路の一実施形態を示す。
【図８】図８は、電力変換回路の２つの変換器セルを示し、２つの変換器セルのうちの１つは絶縁型のトポロジーを有し、もう１つは非絶縁型のトポロジーを有する。
【図９】図９は、電力変換回路の２つの変換器セルを示し、２つの変換器セルのうちの１つは絶縁型のトポロジーを有し、もう１つは非絶縁型のトポロジーを有する。
【図１０】図１０は、電力変換回路の２つの変換器セルを示し、両方とも非絶縁型のトポロジーを有する。
【図１１】図１１は、整流回路の一実施形態を示す。
【図１２】図１２は、ＩＳ（入力直列）トポロジーを有するマルチセル電力変換器の一実施形態を示す。
【図１３】図１３は、図１２に示されるマルチセル電力変換器内の、メインコントローラの一実施形態を示す。
【図１４】図１４は、図１３に示されるコントローラの、一実施形態をより詳細に示す。
【図１５】図１５は、図１２に示されるマルチセル電力変換器の入力電圧の一実施形態、および対応する変調指数の一実施形態を概略的に図示する。
【図１６】図１６は、図１２に示されるマルチセル電力変換器内の、１つの変換器セルのセルコントローラの一実施形態を示す。
【図１７】図１７は、図１６に示されるコントローラの、一動作方法を図示するタイミング図を示す。
【図１８】図１８は、図１７に示されるセルコントローラ内の、ＰＷＭコントローラの一実施形態を示す。
【図１９Ａ】図１９Ａ〜図１９Ｂは、タイミング図を示す。タイミング図は、図１２に示されるマルチセル電力変換器の、異なる変調指数での、一動作方法を図示する。
【図１９Ｂ】図１９Ａ〜図１９Ｂは、タイミング図を示す。タイミング図は、図１２に示されるマルチセル電力変換器の、異なる変調指数での、一動作方法を図示する。
【図２０】図２０は、図１２に示されるマルチセル電力変換器の、入力電圧波形の一実施形態、および対応する全セル入力電圧の一実施形態を概略的に図示する。
【図２１】図２１は、図１２に示されるマルチセル電力変換器の、個々の変換器セル内のセルコントローラが、どのように同期され得るのかを図示する。
【図２２】図２２は、図１８に示されるＰＷＭコントローラの変形例を示す。
【図２３】図２３は、図１２に示されるマルチセル電力変換器の別の動作方法を図示するタイミング図を示す。
【図２４】図２４は、一実施形態によるマルチセル電力変換器の変換器セルを示す。
【図２５Ａ】図２５Ａ〜図２５Ｂは、図２４に示される変換器セルの、一動作方法を図示するタイミング図を示す。
【図２５Ｂ】図２５Ａ〜図２５Ｂは、図２４に示される変換器セルの、一動作方法を図示するタイミング図を示す。
【図２６Ａ】図２６Ａ〜図２６Ｂは、図２５Ａ〜図２５Ｂに示される変換器セル内のセルコントローラの、２つの実施形態を示す。
【図２６Ｂ】図２６Ａ〜図２６Ｂは、図２５Ａ〜図２５Ｂに示される変換器セル内のセルコントローラの、２つの実施形態を示す。
【図２７】図２７は、図１２に示されるマルチセル電力変換器の、図２４に示される変換器セルを用いて実施された場合の入力電圧波形の一実施形態、および対応する全セル入力電圧の一実施形態を概略的に図示する。
【図２８】図２８は、図１４に示されるメインコントローラの変形例を示す。
【図２９】図２９は、ＩＰ（入力並列）トポロジーを有するマルチセル電力変換器の一実施形態を示す。
【図３０】図３０は、図２９に示される変換器セルのうちの１つの、コントローラの一実施形態を示す。
【図３１】図３１は、ＯＰ（出力並列）トポロジーを有するマルチセル電力変換器の一実施形態を示す。
【図３２Ａ】図３２Ａ〜図３２Ｂは、図３１に示されるマルチセル電力変換器で使用され得る変換器セルの２つの実施形態を示す。
【図３２Ｂ】図３２Ａ〜図３２Ｂは、図３１に示されるマルチセル電力変換器で使用され得る変換器セルの２つの実施形態を示す。
【図３３】図３３は、図３１に示されるマルチセル電力変換器内の、メインコントローラの一実施形態を示す。
【図３４】図３４は、ＯＳ（出力直列）トポロジーを有するマルチセル電力変換器の一実施形態を示す。
【図３５】図３５は、図３４に示されるマルチセル電力変換器の、メインコントローラの一実施形態を示す。
【図３６】図３６は、図３５に示されるメインコントローラの、一実施形態をより詳細に示す。
【図３７】図３７は、ＯＰ（出力並列）トポロジーを有するマルチセル電力変換器の一実施形態を示す。
【図３８】図３８は、ＩＰ（入力並列）トポロジーを有するマルチセル電力変換器の一実施形態を示す。
【図３９】図３９は、図３８に示されるマルチセル電力変換器内の、メインコントローラの一実施形態を示す。
【図４０】図４０は、変換電力の電力レベルに基づいた変換器セルの効率を、概略的に図示する。
【図４１Ａ】図４１Ａ〜図４１Ｂは、ＯＰトポロジーを有するマルチセル電力変換器内の、変換器セルのアクティブ化および非アクティブ化（位相制限）を図示するタイミング図を示す。
【図４１Ｂ】図４１Ａ〜図４１Ｂは、ＯＰトポロジーを有するマルチセル電力変換器内の、変換器セルのアクティブ化および非アクティブ化（位相制限）を図示するタイミング図を示す。
【図４２】図４２は、複数の非アクティブな変換器セルが、ＯＰトポロジーを有するマルチセル電力変換器内で、出力電力に依存してどのように設定され得るのかを概略的に図示する。
【図４３】図４３は、ＯＰトポロジーを有するマルチセル変換器を動作させる一実施形態を図示する。
【図４４】図４４は、位相制限機能を有するマルチセル電力変換器内の、メインコントローラの一実施形態を示す。
【図４５Ａ】図４５Ａ〜図４５Ｂは、ＩＰトポロジーを有するマルチセル電力変換器内の、変換器セルのアクティブ化および非アクティブ化（位相制限）を図示するタイミング図を示す。
【図４５Ｂ】図４５Ａ〜図４５Ｂは、ＩＰトポロジーを有するマルチセル電力変換器内の、変換器セルのアクティブ化および非アクティブ化（位相制限）を図示するタイミング図を示す。
【図４６】図４６は、複数の非アクティブな変換器セルが、ＩＰトポロジーを有するマルチセル電力変換器内で、出力電力に依存してどのように設定され得るのかを概略的に図示する。
【図４７】図４７は、ＯＰトポロジーを有するマルチセル変換器を動作させる一実施形態を図示する。
【図４８】図４８は、位相制限機能を有するマルチセル電力変換器内の、メインコントローラの一実施形態を示す。
【図４９】図４９は、位相制限機能を有するマルチセル電力変換器内の、メインコントローラの一実施形態を示す。
【図５０】図５０は、ＩＳトポロジーまたはＯＳトポロジーのマルチセル変換器の、間欠動作モードでの、一動作方法を図示するタイミング図を示す。
【図５１】図５１は、間欠動作機能を有するＩＳトポロジーのマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図５２】図５２は、間欠動作機能を有するＩＳトポロジーのマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図５３】図５３は、ＩＰトポロジーまたはＯＰトポロジーのマルチセル変換器の、間欠動作モードでの、一動作方法を図示するタイミング図を示す。
【図５４】図５４は、ＩＰトポロジーまたはＯＰトポロジーのマルチセル変換器の、間欠動作モードでの、一動作方法を図示するタイミング図を示す。
【図５５】図５５は、出力コンデンサを含む電力変換回路の一区分を示す。
【図５６】図５６は、ＯＰトポロジーを有するマルチセル変換器を、間欠動作モードで動作させる一実施形態を図示する。
【図５７】図５７は、ＩＰトポロジーを有するマルチセル変換器を、間欠動作モードで動作させる一実施形態を図示する。
【図５８】図５８は、ＯＰトポロジーを有するマルチセル変換器内のメインコントローラの一実施形態を示す。
【図５９】図５９は、ＩＰトポロジーを有するマルチセル変換器内のメインコントローラの一実施形態を示す。
【図６０】図６０は、フィルタセルを含むマルチセル変換器の一実施形態を示す。
【図６１】図６１は、図６０に示されるフィルタセルの一実施形態を示す。
【図６２】図６２は、図６０に示されるマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図６３】図６３は、図６０に示されるマルチセル変換器の、一動作方法を図示するタイミング図を示す。
【図６４】図６４は、図６０に示されるマルチセル変換器を動作させる一実施形態を示す。
【図６５】図６５は、図６０に示されるマルチセル変換器の、一動作方法を図示するタイミング図を示す。
【図６６】図６６は、フィルタセルを含むマルチセル変換器の一実施形態を示す。
【図６７】図６７は、図６６に示されるフィルタセルの一実施形態を示す。
【図６８】図６８は、図６６に示されるマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図６９】図６９は、図６６に示されるマルチセル変換器を動作させる一実施形態を示す。
【図７０】図７０は、マルチセル変換器の２つの変換器セル、および、セル入力部を直列または並列のいずれかに接続する切換回路を示す。
【図７１】図７１は、図７０に示される変換器セルの、一動作方法を図示するタイミング図を示す。
【図７２】図７２は、図７０に示されるような２つの組み替え可能な変換器セルを有するマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図７３】図７３は、マルチセル変換器の２つの変換器セル、および、セル入力部を直列または並列のいずれかに接続する切換回路を示す。
【図７４】図７４は、図７３に示される変換器セルの、一動作方法を図示するタイミング図を示す。
【図７５】図７５は、図７３に示されるような２つの組み替え可能な変換器セルを有するマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図７６Ａ】図７６Ａは、マルチセル変換器内の電力配分の不均等な分布を、図７６Ｂは、マルチセル変換器内の電流配分の不均等な分布をそれぞれ図示する。
【図７６Ｂ】図７６Ａは、マルチセル変換器内の電力配分の不均等な分布を、図７６Ｂは、マルチセル変換器内の電流配分の不均等な分布をそれぞれ図示する。
【図７７】図７７は、ＩＰトポロジーを有するマルチセル変換器内の電力配分の分布および電流配分の分布をそれぞれ制御するように構成された、メインコントローラの一実施形態を示す。
【図７８】図７８は、ＯＰトポロジーを有するマルチセル変換器内の電力配分の分布および電流配分の分布をそれぞれ制御するように構成された、メインコントローラの一実施形態を示す。
【図７９Ａ】図７９Ａ〜図７９Ｂは、ＤＣリンク電圧が異なる電圧レベルを有するような、ＩＳトポロジーまたはＯＳトポロジーを有するマルチセル変換器の動作を図示するタイミング図を示す。
【図７９Ｂ】図７９Ａ〜図７９Ｂは、ＤＣリンク電圧が異なる電圧レベルを有するような、ＩＳトポロジーまたはＯＳトポロジーを有するマルチセル変換器の動作を図示するタイミング図を示す。
【図８０】図８０は、図７９Ａ〜図７９Ｂに示されるようなマルチセル変換器を動作させるように構成された、メインコントローラの一実施形態を示す。
【図８１】図８１は、マルチセル変換器の変換器セル内のハーフブリッジの、一実施形態を示す。
【図８２】図８２は、図８１に示されるハーフブリッジのＰＷＭ動作を図示するタイミング図を示す。
【図８３】図８３は、ハーフブリッジの数種類の異なる設計に対するＰＷＭ動作の異なるデューティサイクルで、図８１に示されるハーフブリッジに生じる損失を図示する。
【図８４】図８４は、マルチセル電力変換器の動作を、個々の変換器セルを異なるように動作させることにより最適化する方法の一実施形態を示す。
【図８５】図８５は、図８４に図示されるような最適化機能を有するＩＳトポロジーのマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図８６】図８６は、図８４に図示されるような最適化機能を有するＯＳトポロジーのマルチセル変換器内の、メインコントローラの一実施形態を示す。
【図８７】図８７は、マルチセル変換器内の、ブリッジ回路の一実施形態を示す。
【図８８】図８８は、マルチセル変換器および単セル変換器を含む電力変換回路の一実施形態を示す。
【図８９】図８９は、異なる電源から複数のＤＣ電圧を受け取るマルチセル変換器を含む電力変換回路の一実施形態を示す。
【図９０】図９０は、マルチセル変換器、およびマルチセル変換器に結合された複数の単セル変換器を含む電力変換回路の一実施形態を示す。
【発明を実施するための形態】
【００１０】
以下の詳細な説明では、添付の図面を参照する。図面は、説明の一部を形成し、本発明が実践され得る特定の実施形態を、実例として示すものである。そうでないことが明確に言及されていない限り、本明細書に記載された様々な実施形態の特徴を互いに組み合わせてもよいことを理解されたい。
【００１１】
以下では、電力変換方法および電力変換回路のいくつかの実施形態を、図面を参照して説明する。これらの電力変換回路は、数個の電力変換器セルを有する少なくとも１つの電力変換器を含む。数個の電力変換器セルを含む電力変換器を、以下では、マルチセル電力変換器またはマルチセル変換器と呼ぶことにする。少なくとも１つのマルチセル変換器を使用する電力変換方法を、マルチセル電力変換方法と呼ぶことにする。
【００１２】
図１は、入力部ＩＮ１、ＩＮ２で受け取られた入力電力ＰＩＮを、出力部ＯＵＴ１、ＯＵＴ２で供給される出力電力ＰＯＵＴに変換するように構成された、電力変換回路の一実施形態を示す。入力電力ＰＩＮは、入力部ＩＮ１、ＩＮ２で受け取られる入力電流ＩＩＮおよび、入力部の第１の入力ノードＩＮ１と第２の入力ノードＩＮ２との間の入力電圧ＶＩＮの積つまり、ＰＩＮ＝ＶＩＮ・ＩＩＮとして定義される。出力電力ＰＯＵＴは、出力部ＯＵＴ１、ＯＵＴ２で供給される出力電流ＩＯＵＴおよび、出力部の第１の出力ノードＯＵＴ１と第２の出力ノードＯＵＴ２との間の出力電圧ＶＯＵＴの積、つまり、ＰＯＵＴ＝ＶＯＵＴ・ＩＯＵＴとして定義される。負荷Ｚ（図１では破線で図示されている）は、第２の電力変換器２０によって供給される出力電力ＰＯＵＴを受け取ってもよい。
【００１３】
電力変換回路は、入力部ＩＮ１、ＩＮ２で入力電力を受け取るように構成された第１の変換器１０と、出力部ＯＵＴ１、ＯＵＴ２で出力電力を供給するように構成された第２の電力変換器２０と、を含む。第１の電力変換器１０および第２の電力変換器２０のうちの少なくとも１つは、複数の電力変換器セルを含む。以下では、それら複数の電力変換器セルを、簡潔に変換器セルと呼ぶことにする。図１に示される実施形態では、第１の電力変換器１０は、複数の変換器セル１１〜１Ｎ１を含み、第２の電力変換器２０は、複数の変換器セル２１〜２Ｎ３を含む。これらの変換器セルは、図１に概略的に図示されているにすぎない。第１の電力変換器１０および第２の電力変換器２０は、複数のコンデンサ１１１〜１１Ｎ２によりリンクされている。これらのコンデンサ１１１〜１１Ｎ２もまた、以下では、ＤＣリンクコンデンサと呼ぶことにする。個々のＤＣリンクコンデンサのキャパシタンスは、いくつかの態様に依存する。これらの態様の例をいくつかあげると、入力電圧および／または出力電圧の波形、または電力変換回路の電力定格などがある。一実施形態によれば、ＤＣリンクコンデンサのキャパシタンスは、数マイクロファラド（μＦ）、例えば２μＦ、から数ミリファラド（ｍＦ）、例えば９ｍＦまでの間の範囲から選択される。
【００１４】
図１を参照すると、第１の電力変換器１０は、第１の数Ｎ１個の変換器セル１１〜１Ｎ１を含んでもよい。第２の数Ｎ２個のコンデンサ１１１〜１１Ｎ２は、第１の電力変換器１０および第２の電力変換器２０をリンクしてもよい。また、第２の電力変換器２０は、第３の数Ｎ３個の変換器セル２１〜２Ｎ３を含んでもよい。一実施形態によれば、第１の数Ｎ１、第２の数Ｎ２、および第３の数Ｎ３は等しい。つまり、Ｎ１＝Ｎ２＝Ｎ３＝Ｎである。
【００１５】
第１の電力変換器１０および第２の電力変換器２０が、どのように実施されるかに依存して、異なるタイプの電力変換方法が、電力変換回路により実行されてもよい。それらの異なるタイプの電力変換方法のいくつかを、図２Ａ〜図３Ｃを参照して以下に説明する。これらの図２Ａ〜図３Ｃは、入力電圧ＶＩＮおよび出力電圧ＶＯＵＴのタイミング図を概略的に図示している。
【００１６】
図２Ａを参照すると、入力電圧ＶＩＮは、整流正弦電圧であってもよい。また、出力電圧ＶＯＵＴは、電圧レベルが入力電圧ＶＩＮのピーク電圧よりも低い直流電圧であってもよい。図２Ｂを参照すると、入力電圧ＶＩＮは、正弦電圧であってもよい。また、出力電圧ＶＯＵＴは、電圧レベルが入力電圧ＶＩＮの振幅よりも小さい直流電圧であってもよい。図２Ａに示されるような整流正弦電圧を、図２Ｂに示されるような正弦電圧を整流することにより得てもよい。一実施形態によれば、正弦電圧は、１１０ＶＲＭＳまたは２２０ＶＲＭＳの、周波数が５０Ｈｚまたは６０Ｈｚのグリッド電圧である。図２Ｂに示される電力変換のタイプを、送電グリッドからＤＣ電力が負荷Ｚに供給されることになる、様々な異なる用途で使用してもよい。それらの用途の例としては、電気通信スイッチ、コンピュータなどが含まれる。図２Ｃを参照すると、入力電圧ＶＩＮおよび出力電圧ＶＯＵＴはそれぞれ、直流電圧であってもよく、入力電圧ＶＩＮの電圧レベルは、出力電圧ＶＯＵＴの電圧レベルよりも高い。
【００１７】
図３Ａを参照すると、出力電圧ＶＯＵＴは、整流正弦電圧であってもよい。また、入力電圧ＶＩＮは、電圧レベルが出力電圧ＶＯＵＴのピーク電圧よりも低い直流電圧であってもよい。図３Ｂを参照すると、出力電圧ＶＯＵＴは、正弦電圧であってもよい。また、入力電圧ＶＩＮは、電圧レベルが出力電圧ＶＯＵＴの振幅よりも小さい直流電圧であってもよい。一実施形態によれば、図３Ｂに示される正弦電圧は、１１０ＶＲＭＳまたは２２０ＶＲＭＳの、周波数が５０Ｈｚまたは６０Ｈｚのグリッド電圧である。図３Ｂに示される電力変換のタイプを、例えば、光起電力パネル、バッテリなどのようなＤＣ電源から電力が送電グリッドに供給されることになる用途で使用してもよい。図３Ｃを参照すると、入力電圧ＶＩＮおよび出力電圧ＶＯＵＴはそれぞれ、直流電圧であってもよく、入力電圧ＶＩＮの電圧レベルは、出力電圧ＶＯＵＴの電圧レベルよりも低い。
【００１８】
図２Ａ〜図２Ｃに示される実施形態では、出力電圧ＶＯＵＴの電圧レベルは、入力電圧ＶＩＮの電圧レベルまたは実効電圧レベルよりも低い。以下では、これらのタイプの電力変換のうちの１つを実行するように構成された電力変換回路を、降圧特性を有する電力変換回路と呼ぶことにする。図３Ａ〜図３Ｃに示される実施形態では、入力電圧ＶＩＮの電圧レベルは、出力電圧の電圧レベルまたは実効電圧レベルよりも低い。以下では、これらのタイプの電力変換のうちの１つを実行するように構成された電力変換回路を、昇圧特性を有する電力変換回路と呼ぶことにする。
【００１９】
図１に示されるタイプのうちの、４つの異なる電力変換回路を、図４〜図７を参照して以下に説明する。これらの実施形態のそれぞれにおいて、第１の電力変換器１０および第２の電力変換器２０はそれぞれ、複数の変換器セルを含む。さらに、これらの実施形態のそれぞれにおいて、Ｎ１＝Ｎ２＝Ｎ３＝Ｎ、つまり、第１の電力変換器１０内の複数の変換器セルのそれぞれが、１つのＤＣリンクコンデンサによって、第２の電力変換器２０内の複数の変換器セルのうちの１つにリンクされている。しかしながら、これは単なる例である。第１の電力変換器１０および第２の電力変換器２０のうちの１つだけが、複数の変換器セルを含んでいる場合の他の例、またはＮ１、Ｎ２、およびＮ３のうちの少なくとも２つが異なっている場合の他の例を、以下ではさらに説明する。図４〜図７に示される電力変換回路は、第１の電力変換器１０の変換器セルの、入力部ＩＮ１、ＩＮ２への接続の仕方、および第２の電力変換器２０の変換器セルの、出力部ＯＵＴ１、ＯＵＴ２への接続の仕方の点で異なっている。
【００２０】
図４は、ＩＳＯＰ（入力直列、出力並列）トポロジーを有する電力変換回路の一実施形態を示す。この電力変換回路では、第１の電力変換器１０の変換器セル１１〜１Ｎ１が入力部ＩＮ１、ＩＮ２で直列に接続され、第２の電力変換器２０の変換器セル２１〜２Ｎ３が出力部ＯＵＴ１、ＯＵＴ２で並列に接続される。以下ではこれについて説明する。
【００２１】
第１の電力変換器１０の変換器セル１１〜１Ｎ１もまた、以下では第１の変換器セルと呼ぶことにする。これらの第１の変換器セル１１〜１Ｎ１はそれぞれ、セル入力部およびセル出力部を含む。各変換器セル１１〜１Ｎ１のセル出力部は、複数のＤＣリンクコンデンサ１１１〜１１Ｎ１のうちの１つに、すなわち、それぞれの第１の変換器セル１１〜１Ｎ１に関連付けられたＤＣリンクコンデンサに接続される。第１の変換器セル１１〜１Ｎ１のセル入力部は、電力変換回路の入力部ＩＮ１、ＩＮ２で直列に接続される。すなわち、複数の第１の変換器セルのうちの１つ（図４に示される実施形態では変換器セル１１）の第１のセル入力ノードが、第１の入力ノードＩＮ１に接続される。複数の第１の変換器セルのうちの別の１つ（図４に示される実施形態では第１の変換器セル１Ｎ１）の第２のセル入力ノードが、電力変換回路の第２の入力ノードＩＮ２に接続される。残り全部の第１の変換器セル（図４に示される変換器セル１２、１３）はそれぞれ、第１のセル入力ノードが、別の第１の変換器セルの第２のセル入力ノードに接続され、第２のセル入力ノードが、別の第１の変換器セルの第１のセル入力ノードに接続されている。言いかえれば、個々の第１の変換器セル１１〜１Ｎ１のセル入力部は、電力変換回路の入力ノードＩＮ１、ＩＮ２間でカスケード接続を形成する。
【００２２】
第２の電力変換器２０の変換器セル２１〜２Ｎ３もまた、以下では第２の変換器セルと呼ぶことにする。これらの第２の変換器セル２１〜２Ｎ３はそれぞれ、セル入力部およびセル出力部を含む。各変換器セル２１〜２Ｎ３のセル入力部は、複数のＤＣリンクコンデンサのうちの１つに接続される。第２の変換器セル２１〜２Ｎ３のセル出力部は、電力変換回路の出力部ＯＵＴ１、ＯＵＴ２で並列に接続される。すなわち、第２の変換器セル２１〜２Ｎ３はそれぞれ、第１のセル出力ノードが、電力変換回路の第１の出力ノードＯＵＴ１に接続され、第２の変換器セル２１〜２Ｎ３はそれぞれ、第２のセル出力ノードが、電力変換回路の第２の出力ノードＯＵＴ２に接続されている。
【００２３】
図４に示されるＩＳＯＰトポロジーを有する電力変換回路では、直列接続された第１の変換器セル１１〜１Ｎ１はそれぞれ、入力電圧ＶＩＮの配分または一部をセル入力電圧Ｖ１１〜Ｖ１Ｎ１として受け取る。すなわち、セル入力電圧Ｖ１１〜Ｖ１Ｎ１の合計は、入力電圧ＶＩＮ
【数１】
2016059264.tif 000003
に相当する。
【００２４】
それぞれの第１の変換器セル１１〜１Ｎ１のセル入力電流は、入力電流ＩＩＮと等しい。さらに、並列接続された第２の変換器セル２１〜２Ｎ３はそれぞれ、出力電流ＩＯＵＴの配分または一部であるセル出力電流Ｉ２１〜Ｉ２Ｎ３を供給する。すなわち、セル出力電流Ｉ２１〜Ｉ２Ｎ３の合計は、出力電流ＩＯＵＴ、
【数２】
2016059264.tif 000004
に相当する。
【００２５】
第２の変換器セルのそれぞれのセル出力電圧は、電力変換回路の出力電圧ＶＯＵＴに相当する。
【００２６】
図５は、ＩＳＯＳ（入力直列、出力直列）トポロジーを有する電力変換回路の一実施形態を示す。図４に示される電力変換回路におけるのと同様に、第１の変換器セル１１〜１Ｎ１が、入力部ＩＮ１、ＩＮ２で直列に接続される。図５に示される電力変換回路は、第２の変換器セル２１〜２Ｎ３が、出力部ＯＵＴ１、ＯＵＴ２で直列に接続されている点で、図４に示される電力変換回路とは異なっている。以下ではこれについて説明する。
【００２７】
図５を参照すると、複数の第２の変換器セルのうちの１つ（図５に示される実施形態では変換器セル２１）の第１のセル出力ノードが、第１の出力ノードＯＵＴ１に接続される。複数の第２の変換器セルのうちの別の１つ（図５に示される実施形態では第２の変換器セル２Ｎ３）の第２のセル出力ノードが、電力変換回路の第２の出力ノードＯＵＴ２に接続される。残り全部の第２の変換器セル（図５に示される変換器セル２２、２３）はそれぞれ、第１のセル出力入力ノードが、別の第２の変換器セルの第２のセル出力ノードに接続され、第２のセル出力ノードが、別の第２の変換器セルの第１のセル出力ノードに接続されている。言いかえれば、個々の第２の変換器セル２１〜２Ｎ３のセル出力部は、電力変換回路の出力ノードＯＵＴ１、ＯＵＴ２間でカスケード接続を形成する。この実施形態では、複数の第２の変換器セル２１〜２Ｎ３のそれぞれのセル出力電圧Ｖ３１〜Ｖ３Ｎ３は、電力変換回路の出力電圧ＶＯＵＴの配分である。すなわち、
【数３】
2016059264.tif 000005
である。
【００２８】
複数の第２の変換器セル２１〜２Ｎ３のそれぞれのセル出力電流は、電力変換回路の出力電流と等しい。
【００２９】
図５に示される電力変換回路では、図４に示される電力変換回路におけるのと同様に、第１の変換器セル１１〜１Ｎ１のそれぞれのセル出力部が、複数のＤＣリンクコンデンサ１１１〜１１Ｎ２のうちの１つに接続され、第２の変換器セル２１〜２Ｎ３のそれぞれのセル入力部が、ＤＣリンクコンデンサ１１１〜１１Ｎ２のうちの１つに接続され、ＤＣリンクコンデンサ１１１〜１１Ｎ２はそれぞれ、１つだけの第１の変換器セルおよび１つだけの第２変換器セルが自身に接続されている。
【００３０】
図６は、ＩＰＯＳ（入力並列、出力直列）トポロジーを有する電力変換回路の一実施形態を示す。図５に示される電力変換回路におけるのと同様に、第２の変換器セル２１〜２Ｎ３が、出力部ＯＵＴ１、ＯＵＴ２で直列に接続される。図６に示される電力変換回路は、第１の変換器セル１１〜１Ｎ１が、入力部ＩＮ１、ＩＮ２で並列に接続されている点で、図５に示される電力変換回路とは異なっている。すなわち、第１の変換器セル１１〜１Ｎ１はそれぞれ、各自の第１のセル入力ノードが、電力変換回路の第１の入力ノードＩＮ１に接続され、各自の第２のセル入力ノードが、電力変換回路の第２の入力ノードＩＮ２に接続されている。したがって、第１の変換器セル１１〜１Ｎ１はそれぞれ、セル入力電圧として入力電圧ＶＩＮを受け取り、第１の変換器セル１１〜１Ｎ１のそれぞれのセル入力電流Ｉ１１〜Ｉ１Ｎ１は、入力電流ＩＯＵＴの配分または一部である。つまり、
【数４】
2016059264.tif 000006
である。
【００３１】
図７は、ＩＰＯＰ（入力並列、出力並列）トポロジーを有する電力変換回路の一実施形態を示す。この電力変換回路では、第１の変換器セル１１〜１Ｎ１が、入力部ＩＮ１、ＩＮ２で並列に接続され、第２の変換器セル２１〜２Ｎ３が、出力部で並列に接続される。第１の変換器セル１１〜１Ｎ１の並列接続に関しては、図６および対応する説明を参照し、第２の変換器セル２１〜２Ｎ３の並列接続に関しては、図４および対応する説明を参照する。
【００３２】
第１の変換器セル１１〜１Ｎ１および第２の変換器セル２１〜２Ｎ３はそれぞれ、電力変換器のトポロジーを用いて実施され、セル入力部においてセル入力電力を受け取るように構成され、かつ、セル出力部でセル出力電力を供給するように構成される。第１の変換器セル１１〜１Ｎ１はそれぞれ、入力部ＩＮ１、ＩＮ２から各自のセル入力電力を受け取る。第１の変換器セル１１〜１Ｎ１のそれぞれのセル出力電力は、それぞれの第１の変換器セルが、セル出力部に接続されたＤＣリンクコンデンサ、およびセル出力部に接続された第２の変換器セルにそれぞれ供給する電力である。複数の第２の変換器セル２１〜２Ｎ３のそれぞれのセル入力電力は、それぞれの第２の変換器セルが、自身に接続されたＤＣリンクコンデンサ、および自身に接続された第１の変換器からそれぞれ受け取る電力である。第２の変換器セルはそれぞれ、出力部ＯＵＴ１、ＯＵＴ１に各自のセル出力電力を供給する。ＤＣリンクコンデンサ１１１〜１１Ｎ２は、第１の変換器セル１１〜１Ｎ１のうちの１つのセル出力電力の電力レベル、および関連付けられた第２の変換器セルのセル入力電力の電力レベルが異なっていることが可能であるように、エネルギーを貯蔵することができる。以下では、「関連付けられた（ａｓｓｏｃｉａｔｅｄ）」という語は、１つの第１の変換器セル、この第１の変換器セルに接続されたＤＣリンクコンデンサと、この第１の変換器セルおよびこのＤＣリンクコンデンサに接続された第２の変換器セルと、の間の関係について記述するために使用される。
【００３３】
第１の変換器セル１１〜１Ｎ１および第２の変換器セル２１〜２Ｎ３で実施される変換器のトポロジーのタイプは、例えば、電力変換回路が実行する電力変換のタイプに依存する。全体として、変換器セル１１〜１Ｎ１、２１〜２Ｎ３は、絶縁型の電力変換器のトポロジーまたは非絶縁型の電力変換器のトポロジーを用いて実施することができる。第１の絶縁型の場合では、それぞれの変換器セルは、セル入力部およびセル出力部をガルヴァーニ電気的に絶縁する変圧器を含む。第２の非絶縁型の場合では、変換器セルのセル入力部およびセル出力部は、ガルヴァーニ電気的に絶縁されない。これについて、図８〜図１０を参照して以下に説明する。これらの図はそれぞれ、第１の変換器セル１ｉ、第１の変換器セル１ｉのＤＣリンクコンデンサ１１ｉ、および第１の変換器セル１ｉに接続された第２の変換器セル２ｉを示す。第１の変換器セル１ｉおよび第２の変換器セル２ｉは、本明細書で前述した電力変換回路のうちの任意の第１の変換器セル１１〜１Ｎ１に接続された、第１の変換器セル１１〜１Ｎ１および第２の変換器セル２１〜２Ｎ３のうちの任意の１対を表す。
【００３４】
図８に示される実施形態では、第１の変換器セル１ｉが、絶縁型の変換器のトポロジーを用いて実施される。これは、第１の変換器セル１ｉを表す回路ブロックの変圧器記号によって概略的に図示される。第２の変換器セル２ｉは、非絶縁型の変換器のトポロジーを用いて実施される。第１の変換器セル１１〜１Ｎ１が、絶縁型の変換器のトポロジーを用いて実施され、第２の変換器セル２１〜２Ｎ３が、非絶縁型の変換器のトポロジーを用いて実施される電力変換回路では、図８に示されるように、第１の変換器セル１１〜１Ｎ１が、電力変換回路の入力部ＩＮ１、ＩＮ２と、出力部ＯＵＴ１、ＯＵＴ２との間にガルヴァーニ電気的な絶縁を提供する。
【００３５】
図９に示される実施形態では、第１の変換器セル１ｉが、非絶縁型の変換器のトポロジーを用いて実施される。これは、第２の変換器セル２ｉを表す回路ブロックの変圧器記号によって概略的に図示される。第１の変換器セル１ｉは、非絶縁型の変換器のトポロジーを用いて実施される。第１の変換器セル１１〜１Ｎ１が、非絶縁型の変換器のトポロジーを用いて実施され、第２の変換器セル２１〜２Ｎ３が、絶縁型の変換器のトポロジーを用いて実施される電力変換回路では、図９に示されるように、第２の変換器セル２１〜２Ｎ３が、入力部ＩＮ１、ＩＮ２と、出力部ＯＵＴ１、ＯＵＴ２との間にガルヴァーニ電気的な絶縁を提供する。
【００３６】
図１０に示される実施形態では、第１の電力変換回路１ｉおよび第２の電力変換回路２ｉは、いずれも絶縁型の変換器のトポロジーを用いて実施されていない。別の（図示されない）実施形態によれば、第１の電力変換回路１ｉおよび第２の電力変換回路２ｉは、両方とも絶縁型の変換器のトポロジーを用いて実施されている。
【００３７】
以下では、第１の電力変換器１０の異なる実施形態、およびこれらの実施形態の動作方法について説明する。以下では、変換器セル１１〜１Ｎ１が直列に接続されている第１のマルチセル電力変換器１０を、ＩＳ（入力直列）変換器、またはＩＳトポロジーを有する電力変換器と呼ぶことにする。同様に、変換器セル１１〜１Ｎ１が並列に接続されている第１のマルチセル電力変換器１０を、ＩＰ（入力並列）変換器、またはＩＰトポロジーを有する電力変換器と呼ぶことにする。変換器セル２１〜２Ｎ３が直列に接続されている第２のマルチセル電力変換器を、ＯＳ（出力直列）変換器、またはＯＳトポロジーを有する電力変換器と呼ぶことにする。同様に、変換器セル１１〜１Ｎ１が並列に接続されている第２のマルチセル電力変換器２０を、ＯＰ（出力並列）変換器、またはＯＰトポロジーを有する電力変換器と呼ぶことにする。第１の電力変換器１０および第２の電力変換器２０のうちの１つに関連して、「直列に接続された変換器セル（ｓｅｒｉｅｓ  ｃｏｎｎｅｃｔｅｄ  ｃｏｎｖｅｒｔｅｒ  ｃｅｌｌｓ）」は、（第１の変換器１０で）それらのセル入力部が直列に接続されているか、または（第２の変換器２０で）それらのセル出力部が直列に接続されているか、のいずれかである変換器セルである。また「並列に接続された変換器セル（ｐａｒａｌｌｅｌ  ｃｏｎｎｅｃｔｅｄ  ｃｏｎｖｅｒｔｅｒ  ｃｅｌｌｓ）」は、（第１の変換器１０で）それらのセル入力部が並列に接続されているか、または（第２の変換器２０で）それらのセル出力部が並列に接続されているか、のいずれかである変換器セルである。
【００３８】
最初に、ＩＳトポロジーを有する第１の電力変換器１０の一実施形態を説明する。第１の電力変換器１０は、入力電圧ＶＩＮとして、図２Ａに示されるような整流正弦電圧を受け取るように構成され、かつ、個々のＤＣリンクコンデンサ１１１〜１１Ｎ２（この実施形態では、Ｎ１＝Ｎ２である）において、複数のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を供給するように構成される。図１１を参照すると、整流正弦波形を有するそのような入力電圧ＶＩＮを、４つの整流素子１０１〜１０４を有するブリッジ整流器１００によって正弦グリッド電圧ＶＧＲＩＤから得てもよい。図１１に示されるように、これらの整流素子はダイオードであってもよい。しかしながら、スイッチのような、同期整流素子として動作する他の整流素子も同様に使用してもよい。これらの整流素子１０１〜１０４は、ブリッジ構成で接続され、入力電圧としてグリッド電圧ＶＧＲＩＤを受け取り、出力電圧として整流正弦電圧を供給する。整流回路１００のこの出力電圧は、電力変換回路の入力電圧ＶＩＮであり、そのうちの入力部ＩＮ１、ＩＮ２だけが図１１に示されている。
【００３９】
グリッド電圧ＶＧＲＩＤは、１１０ＶＲＭＳまたは２３０ＶＲＭＳの正弦電圧であってもよい。第１の１１０ＶＲＭＳの場合では、整流入力電圧ＶＩＮのピーク電圧は、約１６０Ｖであり、第２の２３０ＶＲＭＳの場合では、ピーク電圧は、約３２０Ｖである。別の実施形態によれば、グリッド電圧は、ピーク電圧が、数キロボルト（ｋＶ）までの、中間電圧である。
【００４０】
一実施形態によれば、複数の第１の変換器セル１１〜１Ｎ１を有する第１の電力変換器１０は、総ＤＣリンク電圧の電圧レベル（全ＤＣリンク電圧）Ｖ２ＴＯＴが、入力電圧ＶＩＮのピーク電圧の電圧レベルよりも高いように、入力電圧ＶＩＮからＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を生成するように構成される。全ＤＣリンク電圧Ｖ２ＴＯＴは、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２の合計と等しい、すなわち、
【数５】
2016059264.tif 000007
である。
【００４１】
一実施形態によれば、全ＤＣリンク電圧Ｖ２ＴＯＴは、ピーク電圧の１．１倍から１．３倍の間である。例えば、２２０ＶＲＭＳの正弦電圧から得られた入力電圧ＶＩＮの場合には、全ＤＣリンク電圧Ｖ２ＴＯＴは、約４００Ｖである。
【００４２】
図１２は、ＩＳトポロジーを有し、かつ、電圧レベルが入力電圧ＶＩＮのピーク電圧レベルよりも高い全ＤＣリンク電圧Ｖ２ＴＯＴを生成するように構成された第１の電力変換器１０の一実施形態を示す。この実施形態では、個々の第１の変換器ステージ１１〜１Ｎ１は、非絶縁型の変換器のトポロジーの１つのタイプである、昇圧変換器のトポロジーを用いてそれぞれ実施される。図１２では、第１の変換器セル１１〜１Ｎ１のうちの１つ、すなわち第１の変換器セル１１だけが詳細に示されている。残り全部の第１の変換器セル１２〜１Ｎ１も、同じトポロジーを用いて実施される。したがって、第１の変換器セル１１に関連してなされる説明は、同様に、残り全部の第１の変換器セル１２〜１Ｎ１に当てはまる。
【００４３】
図１２を参照すると、第１の変換器セル１は、ローサイドスイッチ１２Ｌおよびハイサイドスイッチ１２Ｈを有するハーフブリッジ１２を含む。ハイサイドスイッチ１２Ｈはオプションであり、例えばダイオードのような整流素子に置き換えてもよい。図１２を参照すると、ハイサイドスイッチを、電子スイッチおよび並列整流素子を用いて実施してもよい。電子スイッチを、並列整流素子が導通するたびに切り換えを行う同期整流器として動作させる。したがって、ハイサイドスイッチ１２Ｈは、アクティブな整流素子と同様に動作する。しかしながら、スイッチがオンのときに、ハイサイドスイッチ１２Ｈに生じている損失は、これに匹敵する、ダイオードのような受動整流素子に生じる損失よりも少ない。ローサイドスイッチ１２Ｌを、電子スイッチおよび並列整流素子を用いて実施してもまたよい。しかしながら、整流素子は、この実施形態ではオプションである。ハイサイドスイッチ１２Ｈおよびローサイドスイッチ１２Ｌは、電子スイッチとして実施することができる。化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒｓ）、接合型電界効果トランジスタ（ＪＦＥＴ：Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ）、バイポーラ接合トランジスタ（ＢＪＴ：Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）、ＧａＮ−ＨＥＭＴなどが含まれるが、これらに限定されない。これらの電子スイッチのタイプの中には、ＭＯＳＦＥＴのように、図１２に示される整流素子として使用され得る、集積ダイオード（ボディダイオード）を含むものがある。
【００４４】
図１２を参照すると、ローサイドスイッチ１２Ｌは、第１の変換器セル１１のセル入力ノード間に接続される。したがって、第１の変換器セル１１のローサイドスイッチ１２Ｌ、および残り全部の第１の変換器セル１２〜１Ｎ１の対応するローサイドスイッチ（図示せず）は、入力部ＩＮ１、ＩＮ２の入力ノード間に接続された直列回路を形成する。第１の変換器セル１１のハイサイドスイッチ１２ＨおよびＤＣリンクコンデンサ１１１は、直列回路を形成し、この直列回路が、ローサイドスイッチ１２Ｌと並列に接続される。
【００４５】
第１の電力変換回路１０は、少なくとも１つの、チョークコイルのような、誘導子１５をさらに含む。図１２に示される実施形態では、個々の第１の変換器セル１１〜１Ｎ１は、誘導子１５を共有する。すなわち、第１の変換器セル１１内のローサイドスイッチ１２Ｌおよび残り全部の変換器セル１２〜１Ｎ１内の対応するローサイドスイッチと直列に接続された１つの誘導子が存在する。別の（図示されない）実施形態によれば、それぞれの変換器セル１１〜１Ｎ１は、１つのセル入力ノードと、各自の変換器セルのハイサイドスイッチおよびローサイドスイッチに共通の回路ノードとの間に接続された１つの誘導子を含む。
【００４６】
図１２を参照すると、第１の変換器セル１１は、ローサイドスイッチ１２Ｌおよびハイサイドスイッチの動作を制御するように構成されたコントローラ１４をさらに含む。ハイサイドスイッチ１２Ｈが、受動整流素子に置き換えられた場合には、コントローラ１４は、ローサイドスイッチ１２Ｌの動作を制御するだけである。
【００４７】
ローサイドスイッチ１２Ｌは、コントローラ１４から駆動信号Ｓ１２Ｌを受け取り、駆動信号Ｓ１２Ｌが、ローサイドスイッチ１２Ｌをオンまたはオフのいずれかに切り換える。同様に、ハイサイドスイッチ１２Ｈは、コントローラ１４から駆動信号Ｓ１２Ｈを受け取り、駆動信号Ｓ１２Ｈが、ハイサイドスイッチ１２Ｈをオンまたはオフのいずれかに切り換える。一実施形態によれば、コントローラ１４が、ローサイドスイッチ１２Ｌおよびハイサイドスイッチ１２Ｈが同時にオンに切り換わらないように、それらのスイッチを駆動することにより、ＤＣリンクコンデンサ１１１が、これらのスイッチ１２Ｌ、１２Ｈを介して放電されるのを防ぐ。
【００４８】
一実施形態によれば、第１の変換器セル１１内のコントローラ１４および残り全部の変換器セル１２〜１Ｎ１の対応するコントローラは、第１の電力変換器１０のコントローラ４によって制御される。このコントローラ４を、以下では、第１の電力変換器１０のメインコントローラとも呼ぶことにする。このメインコントローラ４の動作方法、および可能な実施態様を、以下に説明する。
【００４９】
一実施形態によれば、メインコントローラ４は、第１の変換器セル１１内のコントローラ１４、および残り全部の変換器セル１２〜１Ｎ１内の対応するコントローラを介して、全ＤＣリンク電圧Ｖ２ＴＯＴを制御（調節する）するように構成される。一実施形態によれば、メインコントローラ４は、入力電流ＩＩＮの波形が入力電圧ＶＩＮの波形に実質的に一致するように、入力電流ＩＩＮの電流波形を制御するようにさらに構成される。入力電圧ＶＩＮの波形と、入力電流ＩＩＮの結果として生じる波形との間の位相差は、ゼロであってもよいし、ゼロとは異なっていてもよい。入力電圧ＶＩＮと実質的に同じ波形を有するように入力電流ＩＩＮを制御することは、入力部ＩＮ１、ＩＮ２で受け取られる入力電力ＰＩＮの力率を制御するのに役立ち得る。入力電圧ＶＩＮの波形と実質的に等しくなるように、入力電流ＩＩＮの波形を制御するように構成された第１の電力変換器１０を、力率補正（ＰＦＣ：Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）性能を有する第１の電力変換器１０、または簡潔に、第１のＰＦＣ電力変換器１０と呼ぶことにする。
【００５０】
全ＤＣリンク電圧Ｖ２ＴＯＴ、および入力電流ＩＩＮの電流波形を制御するように構成されたメインコントローラ４の一実施形態を、図１３に示す。図１３を参照すると、メインコントローラ４は、入力基準電流コントローラ４１および変換器セルコントローラ４２を含む。変換器セルコントローラ４２を、変調指数コントローラとも呼ぶことにする。入力基準電流コントローラ４１は、入力電流基準信号ＩＩＮ＿ＲＥＦを生成するように構成される。入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベル（設定値）を表す。所望の電流レベルは、全ＤＣリンク電圧Ｖ２ＴＯＴの電圧レベルが、所定の電圧レベルと等しいように、全ＤＣリンク電圧Ｖ２ＴＯＴを制御するために必要である。入力電圧ＶＩＮが変化するにつれて、この入力電流基準信号ＩＩＮ＿ＲＥＦのレベルは、経時的に変化してもよい。入力基準電流コントローラ４１は、入力電圧ＶＩＮの瞬間電圧レベルを表す入力電圧信号ＶＩＮ＿Ｍを受け取る。この入力電圧信号ＶＩＮ＿Ｍを、入力電圧ＶＩＮを測定することにより、または他の手段によって得てもよい。入力基準電流コントローラ４１は、Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍをさらに受け取る。これらＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍはそれぞれ、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２のうちの１つを表す。これらのＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍを、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を測定することにより得てもよい。入力基準電流コントローラ４１は、全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦをさらに受け取る。この基準信号Ｖ２ＴＯＴ＿ＲＥＦは、全ＤＣリンク電圧Ｖ２ＴＯＴの所望の（既定）電圧レベルを表す。入力基準電流コントローラ４１は、これらの入力信号に基づいて入力電流基準信号ＩＩＮ＿ＲＥＦを算出する。入力基準電流コントローラ４１は、全ＤＣリンク電圧が、ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって規定された所望のレベルであるように、入力電流基準信号ＩＩＮ＿ＲＥＦの電流レベルを生成するので、本実施形態と同様、以下に説明する他の実施形態でも、入力基準電流コントローラ４１をＤＣリンク電圧コントローラと呼んでもまたよい。
【００５１】
変調指数コントローラ４２は、入力電流基準信号ＩＩＮ＿ＲＥＦおよび入力電流信号ＩＩＮ＿Ｍを受け取る。入力電流信号ＩＩＮ＿Ｍは、入力電流ＩＩＮの瞬間電流レベルを表す。この入力電流信号ＩＩＮ＿Ｍを、入力電流ＩＩＮを測定することにより、または他の手段により得てもよい。変調指数コントローラ４２は、個々の第１の変換器セル１１〜１Ｎ内のコントローラ１４１〜１４Ｎによって受け取られる制御信号ｍを出力する。図１２を参照すると、コントローラはそれぞれ（より正確には変換器セルそれぞれの中のコントローラは）、メインコントローラ４から制御信号ｍ１〜ｍＮ１を受け取る。一実施形態によれば、個々の第１の変換器セル１１〜１Ｎ１が、同一の制御信号ｍを受け取る、つまりｍ＝ｍ１＝ｍ２＝ｍ３＝ｍＮ１である。この制御信号ｍは、以下では変調指数ｍとも呼ばれることになるが、この制御信号ｍについての詳細を以下に説明する。変調指数ｍについてのさらなる詳細に進む前に、入力基準電流コントローラ４１および変換器セルコントローラ４２の実施形態を、図１４を参照して説明する。変調指数コントローラ４２は、入力電流ＩＩＮを制御する機能を果たす。したがって、変調指数コントローラ４２もまた、（入力）電流コントローラと呼ばれてもよい。
【００５２】
図１４に関連して、入力基準電流コントローラ４１を、簡潔に電流コントローラと呼ぶことにする。図１４を参照すると、電流コントローラ４１は、ＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍおよび全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦを受け取るエラーフィルタ４１１を含んでもよい。エラーフィルタ４１１は、全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦと、個々のＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ＿Ｍの合計との間の差異に依存するエラー信号Ｖ２ＥＲＲを生成する。これらのＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ＿Ｍの合計は、全ＤＣリンク電圧Ｖ２ＴＯＴを表す。エラーフィルタは、差異
【数６】
2016059264.tif 000008
を算出し、エラー信号Ｖ２ＥＲＲを生成するために、この差異を濾波してもよい。フィルタは、比例（Ｐ：ｐｒｏｐｏｒｔｉｏｎａｌ）特性、比例積分（ＰＩ：ｐｒｏｐｏｒｔｉｏｎａｌ−ｉｎｔｅｇｒａｌ）特性、および比例積分微分（ＰＩＤ：ｐｒｏｐｏｒｔｉｏｎａｌ−ｉｎｔｅｇｒａｌ−ｄｅｒｉｖａｔｉｖｅ）特性のうちの１つを有してもよい。乗算器４１２は、エラー信号Ｖ２ＥＲＲおよび全ＤＣリンク電圧信号Ｖ２ＴＯＴ＿ＲＥＦを受け取り、これらの信号Ｖ２ＥＲＲ、Ｖ２ＴＯＴ＿ＲＥＦの積を、出力信号Ａとして供給する。オプションである分割器４１３が、乗算器出力信号Ａおよび信号Ｂを受け取り、ここで信号Ｂは、入力電圧ＶＩＮのピーク電圧レベルＶＩＮ＿ＭＡＸの２乗に依存する。図１４に示される実施形態では、
【数７】
2016059264.tif 000009
である。
【００５３】
分割器４１３の出力信号Ｃは、分割器入力信号Ａ、Ｂの商Ａ／Ｂと等しい。さらなる乗算器４１４が、分割器出力信号Ｃおよび入力電圧信号ＶＩＮ＿Ｍを受け取り、これらの信号ＣおよびＶＩＮ＿Ｍの瞬間レベルを掛け算するように構成される。さらなる乗算器４１４は、出力信号として入力電流基準信号ＩＩＮ＿ＲＥＦを供給する。
【００５４】
図１３を参照して説明したように、入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベルを規定する。入力電圧ＶＩＮが時間的に変化している場合には、入力電流基準信号ＩＩＮ＿ＲＥＦも時間的に変化している。これは、入力電圧信号ＶＩＮ＿Ｍに分割器４１３の出力信号Ｃを掛け算することによって、入力電流基準信号ＩＩＮ＿ＲＥＦを生成した結果である。分割器４１３を省略してもよい。この場合には、さらなる乗算器４１４が、乗算器４１２から出力信号Ａを入力信号として受け取る。入力電流基準信号ＩＩＮ＿ＲＥＦが、入力電圧信号ＶＩＮ＿Ｍによって規定された周波数を有する周期信号であると仮定すると、その場合には、入力電流基準信号ＩＩＮ＿ＲＥＦの振幅は、入力電圧信号ＶＩＮ＿Ｍの振幅と、分割器出力信号Ｃおよび乗算器出力信号Ａのうちの１つと、によって規定される。これらの信号ＣおよびＡは、全ＤＣリンク電圧Ｖ２ＴＯＴに依存する。エラーフィルタ４１１は、全ＤＣリンク電圧Ｖ２ＴＯＴが、全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって規定されたレベル未満に低下する場合に、エラー信号Ｖ２ＥＲＲの信号レベルが上昇するように、エラー信号Ｖ２ＥＲＲを生成するように構成される。これにより、乗算器出力信号Ａのレベルを上昇させ、かつ、入力電流基準信号ＩＩＮ＿ＲＥＦの振幅を増加させ、全ＤＣリンク電圧ＶＴＯＴの電圧レベルが、全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって規定されたような電圧レベルに実質的に一致するように、全ＤＣリンク電圧Ｖ２ＴＯＴを調節する。同様に、エラーフィルタ４１１は、全ＤＣリンク電圧ＶＴＯＴの電圧レベルが、全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって規定された電圧レベルを上回るまで上昇する場合に、エラー信号Ｖ２ＥＲＲのレベルを低下させる。これにより、入力電圧基準信号ＩＩＮ＿ＲＥＦの振幅を低減させて、全ＤＣリンク電圧Ｖ２ＴＯＴのさらなる上昇を打ち消す。
【００５５】
オプションの分割器４１３を、入力電圧ＶＩＮの振幅が変化し得る用途で使用してもよい。分割器４１３は、フィードフォワード原理に従って作用し、入力電圧ＶＩＮの振幅が増加した場合に、入力電流基準信号ＩＩＮ＿ＲＥＦの振幅を低減することにより、入力電流ＩＩＮの振幅を低減するのに役立つ。この場合には、入力電圧ＶＩＮの１周期の間の平均した入力電力である平均入力電力は、入力電圧ＶＩＮの振幅に実質的に依存しておらず、エラー信号Ｖ２ＥＲＲおよび全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって実質的に規定される。
【００５６】
図１４を参照すると、変調指数コントローラ４２は、入力電流信号ＩＩＮ＿Ｍを受け取る、第１のフィルタ４２２を含む。減算器４２１は、入力電流基準信号ＩＩＮ＿ＲＥＦおよびフィルタ出力信号４２２を受け取る。この減算器４２１は、入力電流基準信号ＩＩＮ＿ＲＥＦの瞬間レベルからフィルタ出力信号ＩＩＮ＿Ｆの瞬間信号レベルを引き算する。減算器４２１の出力信号ＩＩＮ＿ＥＲＲは、電流エラーを表す。すなわち、減算器は、所望の入力電流レベルと実際の入力電流レベルとの間の瞬間差異を表す信号ＩＩＮ＿ＥＲＲを出力する。第２のフィルタ４２３が、この電流エラー信号ＩＩＮ＿ＥＲＲを受け取り、変調指数ｍを供給する。一実施形態によれば、第１のフィルタ４２２は、ローパス特性を有する。第２のフィルタ４２３は、Ｐ特性、ＰＩ特性、およびＰＩＤ特性のうちの１つを有してもよい。
【００５７】
入力電圧ＶＩＮが、例えば、周波数が１００Ｈｚまたは１２０Ｈｚの整流正弦電圧のような周期電圧である場合、変調指数ｍもまた、入力電圧ＶＩＮと同じ周波数を実質的に有する周期信号であることがわかる。図１５は、入力電圧ＶＩＮと変調指数ｍとの間の関係を概略的に図示する。図１４を参照すると、入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電圧信号ＶＩＮ＿Ｍに、全ＤＣリンク電圧に依存する信号Ｃおよび信号Ａのうちの１つを掛け算することにより得られるので、（全ＤＣリンク電圧ＶＴＯＴの電圧レベルが図１５に図示される期間の間中、変わらないと仮定する場合には、）入力電圧ＶＩＮを表す図１５に示される波形もまた、入力電流基準信号ＩＩＮ＿ＲＥＦを表す。図１５を参照すると、入力電圧ＶＩＮと変調指数ｍとの間、および入力電流基準信号ＩＩＮ＿ＲＥＦと変調指数ｍとの間に、それぞれ、位相のずれΦがあってもよい。最大でも数段階であるこの位相差Φは、入力電圧基準信号ＩＩＮ＿ＲＥＦと、濾波された入力電流信号ＩＩＮ＿Ｆと、誘導子１５の両端の電圧Ｖ１５と、の間の差異に基づいて変化してもよい（図１１参照）。さらに、変化する変調指数ｍの振幅が、入力電圧ＶＩＮの振幅に依存していることがわかるが、その一方で変調指数ｍの振幅は、入力電圧ＶＩＮの振幅が増大するにつれて増大する。一実施形態によれば、メインコントローラ４は、０〜１の間の値を有する正規化信号としての変調指数ｍを生成するように構成され、入力電圧ＶＩＮの振幅が全ＤＣリンク電圧ＶＴＯＴに一致するような場合では、変調指数ｍは、振幅１のみを有する。
【００５８】
図１６は、図１２に示される第１の変換器セル１１内の、コントローラ１４の一実施形態を示す。残り全部の変換器セル１２〜１Ｎ１内の（図１２では図示されない）コントローラはそれぞれ、図１６に示されるコントローラ１４に従って実施されてもよい。図１６を参照すると、コントローラ１４１は、セルコントローラ４２から受け取りた変調指数ｍ１に基づいてデューティサイクルｄ１を算出するように構成される。図１６に示される実施形態では、デューティサイクルｄを算出することは、以下のようにデューティサイクルｄを算出することを含む。
ｄ１＝１−ｍ１（８）
【００５９】
説明の都合上、第１の変換器セル１１〜１Ｎ１はそれぞれ、メインコントローラから同一の変調指数ｍを受け取ると仮定する。つまり、第１の変換器セル１１〜１Ｎ１のそれぞれのコントローラでは、同一のデューティサイクルｄ＝１−ｍが算出される。
【００６０】
変調指数ｍ１と同様に、デューティサイクルｄ１は、０〜１の間で変化してもよい。変調指数ｍ１と同様に、デューティサイクルｄ１は、時間的に変化し、０〜１の間で変化してもよい。ＰＷＭコントローラ１４２は、デューティサイクル、すなわちより正確には、デューティサイクルｄ１を表す信号を受け取り、ローサイドスイッチ１２Ｌに対して駆動信号Ｓ１２Ｌを生成し、オプションで、デューティサイクルｄ１に基づいてハイサイドスイッチ１２Ｈに対して駆動信号Ｓ１２Ｈを生成する。
【００６１】
図１６に示されるＰＷＭコントローラ１４２一動作方法について、図１７を参照して説明する。図１７では、ローサイドスイッチ１２Ｌによって受け取られた駆動信号Ｓ１２Ｌ、およびハイサイドスイッチ１２Ｈによって受け取られた駆動信号Ｓ１２Ｈのタイミング図が示される。これらの駆動信号Ｓ１２Ｌ、Ｓ１２Ｈはそれぞれ、それぞれのスイッチをオンに切り換えるオンレベル状態をとり、それぞれのスイッチをオフに切り換えるオフレベル状態をとることができる。単に説明の都合上、図１７では、オンレベルが高い信号レベルとして描かれ、オフレベルが低い信号レベルとして描かれている。
【００６２】
図１７を参照すると、ＰＷＭコントローラ１４２は、ローサイドスイッチ１２Ｌを循環的にオンに切り換えるように構成される。特に、ＰＷＭコントローラ１４２は、ローサイドスイッチ１２Ｌを周期的にオンに切り換えるように構成されてもよい。図１７では、Ｔｐは、ローサイドスイッチ１２Ｌの１駆動サイクルの継続期間を表す。期間Ｔｐは、スイッチング周波数ｆｐによって規定される。すなわちＴｐ＝１／ｆｐである。スイッチング周波数ｆｐは、例えば、１８ｋＨｚ〜数１００ｋＨｚの間の周波数範囲から選択される周波数である。図１７では、Ｔｏｎは、ローサイドスイッチ１２Ｌのオンタイムを表す。オンタイムとは、ローサイドスイッチ１２Ｌがオンに切り換えられる１駆動サイクル内の期間である。デューティサイクルｄ１は、１駆動サイクルの継続期間Ｔｐに対するこのオンタイム継続期間を規定する。そこでは、
ｄ１＝Ｔｏｎ／Ｔｐ（９）
である。
【００６３】
したがって、オンタイムは、デューティサイクルｄ１が増加するにつれて、１駆動サイクルの期間Ｔｐに対して増加し、またその逆でもある。
【００６４】
図１７を参照すると、ＰＷＭコントローラ１４２は、ローサイドスイッチ１２Ｌのオンとオフの切り換えに対して相補的に、ハイサイドスイッチ１２Ｈのオンとオフを切り換えてもよい。すなわち、ＰＷＭコントローラ１４２は、ローサイドスイッチ１２Ｌがオフに切り換わると、ハイサイドスイッチ１２Ｈをオンに切り換え、またその逆の切り換えを行うように構成されてもよい。ローサイドスイッチ１２Ｌをオフに切り換え、ハイサイドスイッチ１２Ｈをオンに切り換える間、および、ハイサイドスイッチ１２Ｈをオフに切り換え、ローサイドスイッチのスイッチを再びオンに切り換える間に遅延時間が存在してもよい。しかしながら、そのような遅延時間は、図１７では示されていない。そのような遅延時間の間、ハイサイドスイッチ１２Ｈの整流素子は導通している。ハイサイドスイッチ１２Ｈを、整流素子に置き換えた場合、ローサイドスイッチ１２Ｌがオフ状態にあると、整流素子は「自動的に（ａｕｔｏｍａｔｉｃａｌｌｙ）」導通する。
【００６５】
図１８は、図１６に示されるコントローラ１４内の、ＰＷＭコントローラ１４２の一実施形態を示す。この第１のクロック信号ＣＬＫ１の周波数は、スイッチング周波数ｆｐよりも大きくてもよい。一実施形態によれば、第１のクロック信号ＣＬＫ１の周波数は、少なくとも数ＭＨｚである。周波数分割器１４４は、カウンタなどを用いて実施されてもよいが、第１のクロック信号ＣＬＫ１を受け取り、第２のクロック信号ＣＬＫ２を生成する。第２のクロック信号ＣＬＫ２が、スイッチング周波数ｆｐを規定する。この第２のクロック信号ＣＬＫ２も、図１７に図示されている。図１７を参照すると、第２のクロック信号ＣＬＫ２の信号パルスが生じるたびに、ローサイドスイッチ１２Ｌの駆動信号Ｓ１２Ｌは、オンレベル状態をとってもよい。ＳＲフリップフロップ１４５のようなラッチが、設定入力部Ｓで第２のクロック信号ＣＬＫ２を受け取りてもよい。第１のドライバ１４６は、フリップフロップ１４５の非反転の第１の出力部Ｑに結合された入力部を有し、フリップフロップ１４５の第１の出力部Ｑで出力信号に基づいて、ローサイドスイッチ１２Ｌの駆動信号Ｓ１２Ｌを生成する。オプションである第２のドライバ１４７は、フリップフロップ１４５の第２の反転出力部Ｑ’で出力信号に基づいて、ハイサイドスイッチ１２Ｈの駆動信号Ｓ１２Ｈを生成する。ローサイドスイッチ１２ＬのオンタイムＴｏｎを調節するために、タイマー１４８が、第２のクロック信号ＣＬＫ２、デューティサイクル信号ｄ、および第１のクロック信号ＣＬＫ１を受け取る。タイマー１４５は、第２のクロック信号ＣＬＫ２の信号パルス後の所定の期間で、駆動信号Ｓ１２Ｌにオフレベルの状態をとらせるために、フリップフロップ１４５をリセットするように構成され、この期間が、デューティサイクルｄによって規定される。
【００６６】
なお、図１８は、ＰＷＭコントローラ１４２の様々な可能な実施態様のうちの１つだけを示していることに留意されたい。当然ながら、ＰＷＭコントローラ１４２の実施態様は、図１８に示される特定の実施形態に限定されない。
【００６７】
上記で説明したような、生成された変調指数は、
ｍ＝ＶＩＮ／Ｖ２ＴＯＴ（１０）
にほぼ一致することがわかる。
【００６８】
ここで、ＶＩＮは入力電圧ＶＩＮの瞬間電圧レベルを表示し、Ｖ２ＴＯＴは、（所望の）全ＤＣリンク電圧を表す。しかしながら、これは単なる近似値である。上記の図１３および図１４に関連した記載内容を参照すると、変調指数ｍは、入力電圧ＶＩＮに依存するだけでなく、入力電流ＩＩＮの電流レベルと、基準入力電流ＩＩＮ＿ＲＥＦとの間の差異に基づいて変化してもまたよい。
【００６９】
一実施形態によれば、第１の変換器セル１１内のコントローラ１４、および残り全部の変換器セル１２〜１Ｎ１内の対応するコントローラは、メインコントローラ４から同一の変調指数ｍを受け取り、個々の変換器セル１１〜１Ｎ１を、インターリーブに動作させる。図１９Ａおよび図１９Ｂを参照して、これについて説明する。図１９Ａおよび図１９Ｂは、第１の変換器セル１１内のローサイドスイッチ１２Ｌの駆動信号Ｓ１２Ｌのタイミング図、および残り全部の変換器セル１２〜１Ｎ１内の、対応するローサイドスイッチの駆動信号Ｓ１２Ｌ２〜Ｓ１２ＬＮ１のタイミング図を示す。図１９Ａおよび図１９Ｂでは、これらの駆動信号Ｓ１２Ｌ〜Ｓ１２ＬＮ１は、２つの異なるデューティサイクルｄ、すなわち、図１９Ａではｄ＝０．６２５、および図１９Ｂではｄ＝０．１２５で示されている。個々の変換器セル１１〜１Ｎ１をインターリーブに動作させることは、個々の変換器セル１１〜１Ｎ１のドライブサイクルが、時間的オフセットＴｐ／Ｎ１から始まることを意味する。ここで、前述した実施形態におけるのと同様に、Ｎ１は第１の変換器セル１１〜１Ｎ１の数を表す。例えば、Ｎ１＝４とすると、図１９Ａおよび図１９Ｂに示されるように、時間的オフセットはＴｐ／４である。例えば、変換器セル１１内の駆動信号Ｓ１２Ｌのオンタイムの開始と、変換器セル１２の駆動信号Ｓ１２Ｌ２のオンタイムの開始との間に遅延時間Ｔｐ／４が存在し、変換器セル１２内の駆動信号Ｓ１２Ｌ２のオンタイムの開始と、変換器セル１３内の駆動信号Ｓ１２Ｌ３のオンタイムの開始との間に遅延時間Ｔｐ／４が存在し、変換器セル１３内の駆動信号Ｓ１２Ｌ３のオンタイムの開始と、変換器セル１Ｎ１内の駆動信号Ｓ１２ＬＮ１のオンタイムの開始との間に遅延時間Ｔｐ／４が存在する。個々の変換器セル１１〜１Ｎ１をインターリーブに動作させることにより、総スイッチング周波数Ｎ１・ｆｐとなる。この総スイッチング周波数の増加は、第１の電力変換器１０のスイッチドモード動作に起因する、すなわちより正確には、個々の第１の変換器セル１１〜１Ｎ１のスイッチドモード動作に起因する入力電流ＩＩＮのリプルの低減に役立ち得る。
【００７０】
図１２および対応する記述を参照すると、入力電流ＩＩＮの電流レベルを、誘導子１５の両端の電圧Ｖ１５を変調することにより調節することが可能である。この電圧Ｖ１５の電圧レベルは、入力電圧ＶＩＮの瞬間値、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２、および個々の第１の変換器セル１１〜１Ｎ１の動作状態に依存する。説明の都合上、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２は、実質的に等しく、ＤＣリンクコンデンサの数Ｎ２は、第１の変換器セル１１〜１Ｎ１の数Ｎ１と等しい（Ｎ１＝Ｎ２）と仮定する。この場合、これらのＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２はそれぞれ、Ｖ２ＴＯＴ／Ｎ１と等しい。さらに、各変換器セル１１〜１Ｎ１は、それぞれのローサイドスイッチ１２Ｌがオンに切り換えられる動作状態である、オン状態をとることができ、それぞれのローサイドスイッチ１２Ｌがオフに切り換えられるオフ状態をとることができると仮定する。したがって、図１９Ａおよび図１９Ｂに示されるタイミング図では、ローサイドスイッチの駆動信号１２Ｌ〜１２ＬＮ１のオンタイムは、個々の第１の変換器セルのオンタイムを表す。
【００７１】
第１の変換器セル１１〜１Ｎ内の個々のローサイドスイッチ（図１２では、このうち第１の変換器セル１１のローサイドスイッチ１２Ｌだけが示されている）の電気抵抗を無視することができると仮定すると、変換器セル１１〜１Ｎ１がオン状態にある場合には、個々の変換器セル１１〜１Ｎ１のセル入力部でのセル入力電圧Ｖ１１〜Ｖ１Ｎ１は、ゼロであり、変換器セルがオフ状態にある場合には、それぞれの変換器セルのＤＣリンク電圧（Ｖ２ＴＯＴ／Ｎ１）と等しい。誘導子電圧Ｖ１５は、
Ｖ１５＝ＶＩＮ−Ｖ１ＴＯＴ（１１）
により得られる。
ここで、Ｖ１ＴＯＴは、個々の第１の変換器セルのセル入力部での総電圧を表す。すなわち、
【数８】
2016059264.tif 000010
である。
【００７２】
第１の変換器セル１１〜１Ｎ１がそれぞれ、誘導子（図示せず）を含む場合には、セル入力電圧Ｖ１１〜Ｖ１Ｎ１は、個々のローサイドスイッチの両端の電圧である。Ｖ１５は、このとき複数の誘導子の両端の全電圧である。
【００７３】
本明細書で図１３〜図１９Ｂを参照してこれまで説明したように、変調指数ｍに基づいて個々の第１の変換器セル１１〜１Ｎ１を動作させること（駆動すること）により、誘導子電圧Ｖ１５を、ＶＩＮ−（ｋ・Ｖ２ＴＯＴ／Ｎ１）からＶＩＮ−（（ｋ＋１）・Ｖ２ＴＯＴ／Ｎ１）の間で実質的に変化させる。なお、ここで、ｋは変調指数ｍに依存し、一度にオフ状態にある第１の変換器セルの数と等しい。ｋを、
【数９】
2016059264.tif 000011
により得ることができる。
ここで、Ｒｏｕｎｄ［．］は、角括弧内の演算の結果を、次に小さい整数に端数を切り捨てる数学関数であり、ＶＩＮは、入力電圧ＶＩＮの瞬間レベルであり、ｍは変調指数である。例えば、入力電圧ＶＩＮの瞬間のレベルが、１つのＤＣリンク電圧（Ｖ２ＴＯＴ／Ｎ１）のレベル未満であるならば、全セル入力電圧Ｖ１ＴＯＴが、０〜Ｖ２ＴＯＴ／Ｎ１の間で変化するように、入力電圧ＶＩＮがＶ２ＴＯＴ／Ｎ１に達するまで、ｋ＝０である。このように、全セル入力電圧Ｖ１ＴＯＴは、入力電圧ＶＩＮの瞬時値に「追従（ｆｏｌｌｏｗｓ）」する。言いかえれば、変換器セル１１〜１Ｎ１は、全セル入力電圧Ｖ１ＴＯＴが、入力電圧ＶＩＮを「追随調整（ｔｒａｃｋｓ）」するように、全セル入力電圧Ｖ１ＴＯＴを生成（変調）する。このように、誘導子１５の両端の電圧Ｖ１５を制御することができる。以下では、図１２および図１９Ａを参照して、これについて説明する。
【００７４】
図１９Ａに示される実施形態では、個々の変換器セル１１〜１Ｎ１を、デューティサイクルｄ＝０．６２５で動作させる。この実施形態では、変調指数ｍは、０．３７５である。これは、（所望の）総ＤＣリンク電圧Ｖ２ＴＯＴと比較して、入力電圧ＶＩＮの瞬間値が比較的低いことを示している。上記の方程式を参照すると、ｍ＝０．３７５であり、かつ、Ｎ１＝４個の変換器セルが存在する場合に、ｋ＝１（ｋ＝Ｒｏｕｎｄ［０．３７５・４］＝Ｒｏｕｎｄ［１．５］＝１）である。つまり、ｍ＝０．３７５で、全セル入力電圧Ｖ１ＴＯＴは、Ｖ２ＴＯＴ／Ｎ１と２・Ｖ２ＴＯＴ／Ｎ１との間で変わる。すなわち、一度に１つの変換器セルがオフ状態であり、同時に３つの変換器セルがオフ状態にあるか、または一度に２つの変換器セルがオフ状態であり、同時に２つの変換器セルがオフ状態にあるか、のいずれかである。３つの第１の変換器セル１１〜１Ｎ１がオン状態にあるならば、全入力セル電圧Ｖ１ＴＯＴは、（Ｎ１−３）・Ｖ２ＴＯＴ／Ｎ１である。すなわち、Ｎ１＝４であるこの特定の実施形態では、全入力セル電圧Ｖ１ＴＯＴは、Ｖ２ＴＯＴ／Ｎ１である。変換器セル１１〜１Ｎのうちの２つを、オン状態で動作させるならば、全セル入力電圧Ｖ１ＴＯＴは、（Ｎ１−２）・Ｖ２ＴＯＴ／Ｎ１である。これらの２つの場合における誘導子電圧Ｖ１５は、
Ｖ１５＝ＶＩＮ−（Ｎ１−３）・Ｖ２ＴＯＴ／Ｎ１（１４Ａ）
Ｖ１５＝ＶＩＮ−（Ｎ１−２）・Ｖ２ＴＯＴ／Ｎ１（１４Ｂ）
である。
【００７５】
変調指数ｍ＝０．３７５は、入力電圧ＶＩＮの瞬間値が０．３７５・Ｖ２ＴＯＴに実質的に一致することを示す。このため、第１の変換器セル１１〜１Ｎのうちの３つがオン状態にある場合に、誘導子電圧Ｖ１５はプラスであり、第１の変換器セル１１〜１Ｎのうちの２つがオン状態にある場合に、マイナスである。したがって、第１の場合では、誘導子電流ＩＩＮが増加するが、第２の場合では、誘導子電流ＩＩＮが減少する。全セル入力電圧Ｖ１ＴＯＴが入力電圧ＶＩＮの瞬間値よりも低い期間に、エネルギーが誘導子１５に誘導的に貯蔵され、入力電圧ＶＩＮの瞬間電圧レベルが全セル入力電圧Ｖ１ＴＯＴ未満である期間に、誘導子１５に貯蔵されたエネルギーが、オフ状態にある第１の変換器セル１１〜１Ｎ１のＤＣリンクコンデンサに転送される。第１の変換器セル１１〜１Ｎ１がそれぞれ、１駆動サイクルでオンとオフに切り換えられ、個々の第１の変換器セル１１〜１Ｎ１が、メイン変換器４によって同一の変調指数ｍを受け取ると、個々の第１の変換器セル１１〜１Ｎ１のＤＣリンクコンデンサ１１１〜１１Ｎ２が、均等に充電される。
【００７６】
図１９Ｂに示される実施形態を参照すると、デューティサイクルｄ＝０．１２５は、変調指数ｍ＝０．８７５に一致する。この場合、入力電圧ＶＩＮの瞬間電圧レベルは、全ＤＣリンク電圧Ｖ２ＴＯＴに近似している。したがって、全セル入力電圧Ｖ１ＴＯＴは、第１の変換器セル１１〜１Ｎ１のうちの３つがオフ状態（１つだけがオン状態）にある場合の（Ｎ１−１）・Ｖ２ＴＯＴ／Ｎ１と、第１の変換器セル１１〜１Ｎ１がそれぞれオフ状態にある（いずれもオン状態でない）場合のＶ２ＴＯＴとの間で変化する。
【００７７】
図２０は、入力電圧ＶＩＮの１周期、および入力電圧ＶＩＮのこの１周期の間の全セル入力電圧Ｖ１ＴＯＴを概略的に図示する。図２０に示される実施形態は、Ｎ１＝４個の第１の変換器セル１１〜１Ｎ１を有する第１の電力変換器１０、およびＮ２＝４個のＤＣリンクコンデンサ１１１〜１１Ｎ２に基づいている。図２０からわかるように、入力電圧ＶＩＮの瞬間電圧レベルに依存して、全セル入力電圧Ｖ１ＴＯＴが、２つの電圧レベル間で切り換わる。これらの２つの電圧レベル間の差異は、実質的にＶ２ＴＯＴ／Ｎ１である。図２０では、破線は入力電圧ＶＩＮの瞬間電圧レベルを示し、それらの瞬間電圧レベルにおいて、２つのレベルが変わり、この２つのレベル間で全セル入力電圧Ｖ１ＴＯＴが切り換わる。破線で示されている入力電圧ＶＩＮの瞬間電圧レベルに関連付けられた、デューティサイクルｄおよび変調指数ｍも、図２０に示されている。なお、変調指数ｍが同一（または実質的に同一）の個々の変換器セル１１〜１Ｎ１を動作させることにより、図２０に示される全ＤＣリンク電圧の波形を得ることができる。しかしながら、さらに以下の説明を参照すると、個々の変換器セル１１〜１Ｎ１を異なる変調指数で動作させて、図２０に示されるような波形を得ることもまた可能である。
【００７８】
図２１は、図１９Ａおよび図１９Ｂを参照して説明したように、コントローラが個々の第１の変換器セル１１〜１Ｎ１をインターリーブに動作させるために、第１の変換器セル１１内のコントローラ１４および残り全部の変換器セル１２〜１Ｎ１内の対応するコントローラが、どのように同期され得るかの、一例を示す。図２１では、参照符号１４は、図１２に示されるような、第１の変換器セル１１内のコントローラを表す。また、参照符号１４２〜１４Ｎ１は、残り全部の第１の変換器セル１２〜１Ｎ１内の対応するコントローラを表す。図１９Ａおよび図１９Ｂに示される実施形態では、個々の第１の変換器セル１１〜１Ｎ１の駆動サイクルは、所定の順序で開始される。この場合、図２１に示されるように、個々のコントローラを同期させることが可能である。この実施形態では、第１の変換器セル１１のコントローラ１４は、（第１の変換器セル１１で、オンタイムの開始を規定するために使用される）第２のクロック信号ＣＬＫ２を、第１の変換器セル１２のコントローラ１４２に転送する。これは、図１９Ａおよび図１９Ｂを参照すると、対応する駆動サイクルを次に開始するためである。コントローラ１４２は、（第１の変換器セル１２で、オンタイムの開始を規定するために使用される）自身の第２のクロック信号ＣＬＫ２２を、コントローラ１４３に転送する。コントローラ１４３は、（第１の変換器セル１３で、オンタイムの開始を規定するために使用される）自身の第２のクロック信号ＣＬＫ２３を、コントローラ１４Ｎ１に転送する。第２のクロック信号ＣＬＫ２〜ＣＬＫ２３は、変圧器、光結合素子などを含み得る絶縁バリア１６１〜１６３であって、コントローラ１４〜１４Ｎ１をガルヴァーニ電気的に絶縁する絶縁バリア１６１〜１６３を介して、１つのコントローラから他のコントローラに伝送される。
【００７９】
個々のコントローラ１４〜１４Ｎ１が、図２１に示されるように同期されるのであれば、第１の変換器セル１１のコントローラ１４を、図１６および図１８を参照して説明したように、実施してもよい。残り全部のコントローラ１４２〜１４Ｎ１内のＰＷＭコントローラ１４２を、図２２に示されるように実施してもよい。図２２に示されるＰＷＭコントローラ１４２は、図１８に示されるＰＷＭコントローラ１４２の変形例である。図２２に示されるＰＷＭコントローラは、周波数分割器１４４の代わりに、さらなる遅延素子１４９が存在する点で、図１８に示されるものとは異なっている。さらなる遅延素子１４９は、別のコントローラから第２のクロック信号ＣＬＫ２ｉ−１を受け取り、受け取られた第２のクロック信号ＣＬＫ２ｉ−１、および個々の変換器セル１１〜１Ｎ１の駆動サイクル間の、所望の時間的オフセット（図１９Ａおよび図１９ＢのＴｐ／４）に基づいて、第２のクロック信号ＣＬＫ２ｉを生成する。図２２では、ＣＬＫ２ｉ−１は、それぞれのコントローラによって受け取られた第２のクロック信号を表す。例えば、図２２に示されるＰＷＭコントローラが、図２１に示されるコントローラ１４３のＰＷＭコントローラであるならば、ＣＬＫ２ｉ−１は、コントローラ１４２から受け取られたクロック信号ＣＬＫ２であり、ＣＬＫ２は、オンタイムの開始および終了を制御するために変換器セル１２で使用される制御信号である。
【００８０】
前述した第１の変換器セル１１〜１Ｎ１のインターリーブ動作では、個々の変換器セルを同一のデューティサイクルで動作させるが、このインターリーブ動作は、直列に接続された第１の変換器セル１１〜１Ｎ１を動作させるただ１つの方法である。この実施形態では、変換器セルをそれぞれ、各変換器が、各駆動サイクルのある一定期間の間オン状態であり、ある一定期間の間オフ状態にあるように、ＰＷＭ方式で（スイッチング周波数ｆｐで）動作させる。すなわち、個々の変換器セルを同一の動作モードで動作させる。別の実施形態によれば、１駆動サイクルで、第１の変換器セル１１〜１Ｎ１のうちの１つだけを、変調指数に基づいてＰＷＭ方式で動作させる一方、残り全部の第１の変換器セルを、１駆動サイクルの全継続期間を通じてオン状態かまたはオフ状態のいずれかで動作させる。したがって、変換器セルをそれぞれ、３つの異なる動作モード、すなわちＰＷＭモード、オン状態（オンモード）、およびオフ状態（オフモード）のうちの１つで動作させる。１駆動サイクル期間中を通じての１つの変換器セルのオン状態は、対応する変換器セルのデューティサイクル１（および変調指数０）に相当し、１駆動サイクル期間中を通じての１つの変換器セルのオフ状態は、対応する変換器セルのデューティサイクル０（および変調指数１）に相当する。すなわち、ＰＷＭ方式で１つのセルを動作させ、残り全部のセルをオン状態またはオフ状態のいずれかで動作させることは、異なるデューティサイクルまたは異なる変調指数で個々のセルを動作させることにそれぞれ相当する。全体として、個々の変換器セル１１〜１Ｎ１の変調指数ｍ１〜ｍＮ１は、
【数１０】
2016059264.tif 000012
であるよう選択される。
ここで、Ｎ１＝Ｎ２であり、ＶＩＮは入力電圧ＶＩＮの瞬間レベル、ｍｉは１つの変換器セルの変調指数、Ｖ２ｉは対応するＤＣリンク電圧、ｍは電力変換器の総変調指数、およびＶ２ＴＯＴは全ＤＣリンク電圧の電圧レベルである。個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が、Ｖ２ＴＯＴ／Ｎ１と実質的に等しいか、等しい場合には、
【数１１】
2016059264.tif 000013
であり、
【数１２】
2016059264.tif 000014
である。
【００８１】
異なる変調指数で個々の変換器セルを動作させることについて、図２３を参照しながら説明する。図２３は、個々の第１の変換器セル内のローサイドスイッチの駆動信号Ｓ１２Ｌ〜１２ＬＮ１のタイミング図を示す。図では、上記で説明したように、駆動信号Ｓ１２Ｌ〜１２ＬＮ１の信号レベルは、個々の第１の変換器セル１１〜１Ｎ１の動作状態を表す。
【００８２】
説明の都合上、ｍ＝０．６２５、およびＮ１＝４であると仮定する。４・０．６２５＝２．５＝１＋１＋０＋０．５であるので、電力変換器１０のｍ＝０．６２５の総変調指数は、２つの変換器セルを、変調指数１で（デューティサイクル０で）動作させ、１つの変換器セルを、変調指数０で（デューティサイクル１で）動作させ、さらに、１つの変換器セルを変調指数０．５で（デューティサイクル０．５で）動作させることにより得ることができる。これは、図２３に図示されている。図２３に示される第１の駆動サイクルでは、ｍ１＝０．５、ｍ２＝ｍ３＝１、ｍＮ１＝０であり、すなわち、変換器セルを、デューティサイクルｄ１＝０．５（＝１−ｍ１＝１−０．５）で、ＰＷＭ方式で動作させ、変換器セル１２および１３をオフ状態で、変換器セル１Ｎ１をオン状態で動作させる。次の駆動サイクルでは、変調指数１、１、０および０．５を、（図２３に図示されるような）別の方法で変換器セルに割り当ててもよい。しかしながら、別々の駆動サイクルに対して同一の変調指数を有する変換器セルをそれぞれ動作させることもまた可能である。
【００８３】
第１の電力変換器１０の総デューティサイクル、例えば図２３のデューティサイクルｄ＝０．３７５は、第１の変換器セルそれぞれの平均デューティサイクルを表す。すなわち、
【数１３】
2016059264.tif 000015
である。
ここで、ｄｉは、それぞれの第１の変換器セルの、個々のデューティサイクルを表す。図１９Ａおよび図１９Ｂに示される実施形態では、個々の変換器セルはそれぞれ、全体デューティサイクルである同一のデューティサイクル、および総変調指数である同一の変調指数を有する。
【００８４】
図２４は、マルチセル変換器が、正弦電圧を入力電圧ＶＩＮとして受け取る際に、図１２に示されるタイプのＩＳトポロジーを有するマルチセル変換器で使用され得る変換器セル１ｉの一実施形態を示す。すなわち、図１２に示される変換器セルをそれぞれ、図２４に示されるタイプの変換器セルに置き換えてもよい。図２４では、Ｖ１ｉはセル入力電圧を表し、Ｖ２ｉは関連付けられたＤＣリンクコンデンサ１１ｉにおけるＤＣリンク電圧を表し、Ｉ１ｉは、（ＤＣリンクコンデンサ１１ｉが接続されている回路ノードへと流れる電流である）セル出力電流を表す。
【００８５】
図２４を参照すると、変換器セル１ｉは、２つのハーフブリッジ１７、１８を有するブリッジ回路を含む。各ハーフブリッジ１７、１８は、ハイサイドスイッチ１７Ｈ、１８Ｈおよびローサイドスイッチ１７Ｌ、１８Ｌを含む。各ハーフブリッジ１７、１８のハイサイドスイッチ１７Ｌ、１８Ｌおよびローサイドスイッチ１７Ｌ、１８Ｌの負荷通路は、直列に接続されるが、一方これらの直列回路は、ＤＣリンクコンデンサ１１ｉと並列にそれぞれ接続される。各ハーフブリッジ１７および１８は、タップを含む。タップは、それぞれのハーフブリッジ１７、１８ハイサイドスイッチ１７Ｈ、１８Ｈおよびローサイドスイッチ１７Ｌ、１８Ｌの負荷通路に共通の回路ノードである。第１の変換器セル１ｉの第１のセル入力ノードは、第１のハーフブリッジ１７のタップに接続され、第１の変換器セル１ｉの第２のセル入力ノードは、第２のハーフブリッジ１８のタップに接続される。図２４に示されるトポロジーを、以下では、フルブリッジトポロジーと呼ぶことにする。
【００８６】
ＩＳトポロジーを有するとともに、図２４に示されるタイプの第１の変換器セルを用いて実施される第１の変換器１０は、（損失の原因となり得る）整流回路１００（図１１を参照）が必要でなくなるように、送電グリッドから供給される正弦電圧を直接処理することができる。フルブリッジトポロジーを有する変換器セル１ｉを動作させるいくつかの方法がある。これらの動作方法のうちの２つを、図２５Ａおよび図２５Ｂを参照して、以下に説明する。これらの図２５Ａおよび図２５Ｂではそれぞれ、入力電圧ＶＩＮの１周期の間の入力電圧ＶＩＮのタイミング図、およびハイサイドスイッチおよびローサイドスイッチ１７Ｈ〜１８Ｌの駆動信号Ｓ１７Ｈ〜Ｓ１８Ｌのタイミング図を、概略的に図示している。
【００８７】
図２５Ａを参照すると、変換器セル１ｉは、正弦入力電圧ＶＩＮのプラス半波におけるのと、マイナス半波おけるのとでは異なるように動作する。しかしながら、各半波内では、変換器セル１ｉの動作は、図１２に示される変換器セル１１〜１Ｎのうちの１つの動作に非常に類似している。図１２に示される変換器セル１１〜１Ｎは、１つの電子スイッチおよび１つの整流素子をそれぞれ含む。各半波の間、２つのハーフブリッジ１７、１８のうちの一方の２つのスイッチを、ＰＷＭ方式で動作させる一方で、半波長の継続期間の間、２つのハーフブリッジのうちのもう一方の２つのスイッチを、所定の動作状態で動作させる。すなわち、一方のハーフブリッジの２つのスイッチが、上記で説明したスイッチング周波数ｆｐで切り換えられる一方で、もう一方のハーフブリッジの２つスイッチが、１つの半波において（１つの半波の初めに）一度だけ切り換えられる。入力電圧ＶＩＮのプラス半波の間、第２のハーフブリッジ１８のハイサイドスイッチ１８Ｈはオフ状態であり、ローサイドスイッチ１８Ｌはオン状態にある。図１２に示される変換器１１のスイッチング素子１２と同様に、ＰＷＭモードで動作し、第１のハーフブリッジ１７のハイサイドスイッチ１７Ｈは、図１２に示されるハイサイドスイッチ（整流素子）１３と同様に動作する。すなわち、ハイサイドスイッチ１７Ｈもまた、ＰＷＭ方式で動作するが、ローサイドスイッチ１７Ｌに対して相補的に動作する。入力電圧ＶＩＮのマイナス半波の間、第１のハーフブリッジ１７のハイサイドスイッチ１７Ｈはオフ状態であり、第１のハーフブリッジ１７のローサイドスイッチ１７Ｌはオン状態にある。第２のハーフブリッジ１８のローサイドスイッチ１８Ｌは、図１２に示される第１の変換器１１のスイッチング素子１２と同様に、ＰＷＭ方式で動作する。ハイサイドスイッチ１８Ｈは、図１２に示されるハイサイドスイッチ１３と同様に動作する。すなわち、ハイサイドスイッチは、ＰＷＭ方式で、ローサイドスイッチに対して相補的に動作する。一方のハーフブリッジのスイッチを相補的にＰＷＭモードで動作させることによって、２つのスイッチが同時にオンに切り換えられることはない。この実施形態では、２つのハイサイドスイッチ１７Ｈ、１８Ｈを、例えばダイオードのような整流素子に置き換えてもよい。
【００８８】
図２５Ａに示される実施形態では、第１のハーフブリッジ１７は、一方の半波（この実施形態ではプラス半波）においてＰＷＭ方式で動作し、第２のハーフブリッジ１８は、もう一方の半波（この実施形態ではマイナス半波）においてＰＷＭ方式で動作する。図２５Ｂを参照して説明される別の動作方法では、２つのハーフブリッジ１７および１８のうちの一方だけが、ＰＷＭ方式で動作する一方で、もう一方のハーフブリッジが各半波で一度だけ切り換えられるように、もう一方のハーフブリッジが、入力電圧ＶＩＮの周波数で動作する。この動作方法を、以下では、トーテムポール変調と呼ぶことにする。トーテムポール変調により、ＰＷＭモードで動作させたハーフブリッジを、低スイッチング損失に関して最適化し、もう一方のハーフブリッジを、低導通損失に関して最適化することが可能になる。単に説明の都合上、スイッチング周波数が１８ｋＨｚまたはそれ以上であってもよい場合に、第１のハーフブリッジ１７は、ＰＷＭモードで動作し、第２のハーフブリッジ１８は、入力電圧ＶＩＮの周波数の２倍の周波数で動作すると仮定する。
【００８９】
図２５Ｂを参照すると、図２５Ａを参照してこれまで説明したように、プラス半波において、変換器セル１ｉが動作する。すなわち、ローサイドスイッチ１７Ｌが、変換器セル１ｉの変調指数ｍｉ、および、変換器セル１ｉのデューティサイクルｄｉ（＝１−ｍｉ）にそれぞれに基づいて、ＰＷＭ方式で動作し、ハイサイドスイッチ１７Ｈが、相補的に切り換わる。第２のハーフブリッジ１８のハイサイドスイッチ１８Ｈはオフであり、対応するローサイドスイッチ１８Ｌはオンである。マイナス半波では、プラス半波と比較して、個々のスイッチの駆動方式は「反転して（ｉｎｖｅｒｔｅｄ）」いる。すなわち、ハイサイドスイッチ１７Ｈは、変換器セル１ｉの変調指数ｍｉおよび変換器セル１ｉのデューティサイクルｄｉにそれぞれ基づいて、ＰＷＭ方式で動作し、ローサイドスイッチ１７Ｌは、相補的に切り換わる。第２のハーフブリッジ１８のハイサイドスイッチ１８Ｈはオンであり、対応するローサイドスイッチ１８Ｌはオフである。
【００９０】
図２４を参照すると、コントローラ１９が、ハーフブリッジ１７、１８の動作を制御する。このコントローラ１９は、個々のハイサイドスイッチおよびローサイドスイッチ１７Ｈ〜１８Ｌに対する駆動信号Ｓ１７Ｈ、Ｓ１７Ｌ、Ｓ１８Ｈ、Ｓ１８Ｌを生成する。図１２を参照して上述したコントローラ１４と同様に、コントローラ１９は、メインコントローラ４によって受け取られた変調指数ｍｉに基づいて、個々のスイッチ１７Ｈ〜１８Ｌを制御する。メインコントローラ１４は、図１３および図１４を参照して説明したように実施されてもよい。入力電圧ＶＩＮが、図２３に示される正弦電圧のような交流電圧である場合には、メインコントローラによってそれぞれ生成される変調信号ｍ、およびｍｉは、−１と＋１との間で変化し得る交流信号である。
【００９１】
図２６Ａおよび図２６Ｂは、変調指数ｍに基づいて、図２４に示される変換器セル１ｉ内のハーフブリッジ１７、１８を制御するように構成されたコントローラ１９の２つの実施形態を示す。図２６Ａは、図２５Ａに示される変調方式に従って２つのハーフブリッジを制御するように構成されたコントローラの一実施形態を示し、図２６Ｂは、図２５Ｂに示される変調方式に従って２つのハーフブリッジ１７、１８を制御するように構成されたコントローラの一実施形態を示す。
【００９２】
図２６Ａを参照すると、コントローラ１９は、第１のデューティサイクル信号ｄ１７を受け取り、この第１のデューティサイクルｄ１７に基づいて、第１のハーフブリッジ１７のハイサイドスイッチ１７Ｈおよびローサイドスイッチ１７Ｌを駆動する第１のＰＷＭコントローラ１９１を含む。コントローラ１９は、第２のデューティサイクル信号ｄ１８を受け取り、第２のデューティサイクルｄ１８に基づいて、第２のハーフブリッジ１８のハイサイドスイッチ１８Ｈおよびローサイドスイッチ１８Ｌを駆動するように構成された第２のＰＷＭコントローラ１９２をさらに含む。コントローラ１９は、第１のデューティサイクルｄ１７および第２のデューティサイクルｄ１８を以下のように生成するように構成される。
ｍｉ＞０であれば、ｄ１７＝１−ｍｉ（１９Ａ）
ｍｉ≦０であれば、ｄ１７＝１（１９Ｂ）
ｍｉ＜０であれば、ｄ１８＝１＋ｍｉ（１９Ｃ）
ｍｉ≧０であれば、ｄ１８＝１（１９Ｄ）
【００９３】
したがって、入力電圧ＶＩＮのプラス半波、および（入力電圧ＶＩＮと実質的に位相が同期している）変調指数のプラス半波の間、ローサイドスイッチ１８Ｌは、オンであり（ｄ１８＝１）、ハイサイドスイッチ１８Ｈは、オフであり、第１のハーフブリッジ１７のローサイドスイッチ１７Ｌは、変調指数ｍｉによって規定されたデューティサイクルｄ１７でオンとオフに切り換えられ、ハイサイドスイッチ１７Ｈは、ローサイドスイッチ１７Ｌに対して相補的にオンとオフに切り換えられる。マイナス半波の間、第１のハーフブリッジ１７のローサイドスイッチ１７Ｌは、オンであり（ｄ１７＝１）、ハイサイドスイッチ１７Ｈは、オフであり、第２のハーフブリッジのローサイドスイッチ１８Ｌは、変調指数ｍｉによって規定された通りのデューティサイクルｄ１８でオンとオフに切り換えられ、ハイサイドスイッチ１８Ｈは、ローサイドスイッチ１８Ｌに対して相補的にオンとオフに切り換えられる。
【００９４】
第１のデューティサイクルｄ１７は、変調指数ｍｉに、第１の乗算器１９３によって−１を掛け算し、その結果に、第１の乗算器１９３の下流側に接続された加算器によって＋１を加算し、加算器１９４の出力信号を、制限器１９５によって０と＋１との間の範囲まで制限することにより生成されてもよい。第１のデューティサイクルｄ１７は、制限器１９５の出力部において利用可能である。第２のデューティサイクルｄ１８は、変調信号ｍｉに、第２の加算器１９６によって１を加算し、第２の加算器１９６の出力信号を、第２の制限器１９７によって０と１との間の範囲まで制限することにより生成されてもよい。第２のデューティサイクルｄ１８は、第２の制限器１９７の出力部において利用可能である。
【００９５】
図２６Ｂに示されるコントローラ１９は、第１のデューティサイクルｄ１７および第２のデューティサイクルｄ１７、ｄ１８を以下のように生成するように構成される。
ｍｉ＞０であれば、ｄ１７＝１−ｍｉ（２０Ａ）
ｍｉ≦０であれば、ｄ１７＝−ｍｉ（２０Ｂ）
ｍｉ＜０であれば、ｄ１８＝０（２０Ｃ）
ｍｉ≧０であれば、ｄ１８＝１（２０Ｄ）
【００９６】
したがって、入力電圧ＶＩＮのプラス半波、および（入力電圧ＶＩＮと実質的に位相が同期している）変調指数のプラス半波の間、ローサイドスイッチ１８Ｌは、オンであり（ｄ１８＝１）、ハイサイドスイッチ１８Ｈは、オフであり、第１のハーフブリッジ１７のローサイドスイッチ１７Ｌは、変調指数ｍｉによって規定されたデューティサイクルｄ１７でオンとオフに切り換えられ、ハイサイドスイッチ１７Ｈは、ローサイドスイッチ１７Ｌに対して相補的にオンとオフに切り換えられる。マイナス半波の間、ローサイドスイッチ１８Ｌは、オフであり（ｄ１８＝０）、ハイサイドスイッチ１８Ｈは、オンであり、第１のハーフブリッジ１７のハイサイドスイッチ１７Ｈは、変調指数ｍｉによって規定されたデューティサイクルｄ１７でオンとオフに切り換えられ、ローサイドスイッチ１７Ｌは、ハイサイドスイッチ１７Ｈに対して相補的にオンとオフに切り換えられる。
【００９７】
第２のデューティサイクルｄ１８は、変調指数を０と比較する閾値検出器１９８を使用して、変調指数ｍｉの極性を単に検出することだけにより生成されてもよい。閾値検出器１９８の出力部において利用可能である第２のデューティサイクルｄ１８は、デューティサイクルｍ１が０を上回っているのであれば、１であり、変調指数ｍｉが０未満であれば、０である。第１のデューティサイクルは、変調指数ｍｉを、第１の閾値検出器の出力から、すなわち第２のデューティサイクルから、減算器を使用して引き算することにより得ることができる。すなわち、この実施形態では、ｄ１７＝１−ｄ１８である。図２６Ａおよび図２６Ｂに示される第１のＰＷＭコントローラ１９１、および第２のＰＷＭコントローラ１９２をそれぞれ、図１８および図２２を参照してこれまで説明したＰＷＭコントローラ１４２と同様に実施することができる。ＰＷＭコントローラ１９１の場合には、図１８に示されるデューティサイクルｄ１が、第１のデューティサイクルｄ１７に相当し、図１８に示される駆動信号Ｓ１２Ｌが、ローサイドスイッチの駆動信号Ｓ１７Ｌに相当し、駆動信号Ｓ１２Ｈが、ハイサイドスイッチの駆動信号Ｓ１７Ｈに相当する。同様に、第２のＰＷＭコントローラ１９２の場合には、図１８に示されるデューティサイクルｄ１が、第２のデューティサイクルｄ１８に相当し、駆動信号Ｓ１２Ｌが、ローサイドスイッチの駆動信号Ｓ１８Ｌに相当し、駆動信号Ｓ１２Ｈが、ハイサイドスイッチの駆動信号Ｓ１８Ｈに相当する。
【００９８】
前述の説明を参照すると、交流入力電圧を受け取る第１の電力変換器１０であって、図２４〜図２６を参照して説明したタイプの第１の変換器セル１１〜１Ｎ１を含む第１の電力変換器１０は、入力電圧ＶＩＮのプラス半波では、図１２に示される第１の電力変換器１０と同様に動作し、入力電圧ＶＩＮのマイナス半波では、類似したやり方で動作して、マイナス半波の間、第１の変換器セルは、図２４に示されるＤＣリンクコンデンサ１１ｉのようなＤＣリンクコンデンサを、図２４に示される電圧Ｖ１ｉのようなセル入力電圧が、マイナスであるようなやり方で、セル入力部に接続する。
【００９９】
入力電圧ＶＩＮの１周期の間の第１の電力変換器１０の一動作方法を、図２７に図示する。プラス半波の間の動作は、図２０を参照して説明した通りである。入力電圧ＶＩＮのマイナス半波の間、全セル入力電圧Ｖ１ＴＯＴは、マイナス電圧レベル間で変化し、これらの電圧レベルのうちの２つの間の差異は、Ｖ２ＴＯＴ／Ｎ２である。マイナス半波の間、入力電流基準信号ＩＩＮ＿ＲＥＦはマイナスであり、したがって入力電流ＩＩＮもマイナスである。しかしながら、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２は、プラスである。個々の変換器セル１１〜１Ｎ１は、図１９Ａおよび図１９Ｂを参照して説明したように同一の動作モードで動作してもよいし、または図２３を参照して説明したように異なる動作モードで動作してもよい。
【０１００】
ＩＳトポロジーを有する第１の電力変換器１０は、入力電圧ＶＩＮとして整流正弦電圧または正弦電圧を受け取るとは限らない。電力変換器１０を、入力電圧ＶＩＮとして直流電圧で動作させることも可能であろう。この場合、第１の電力変換器は、それぞれの電圧レベルが入力電圧ＶＩＮの電圧レベルよりも低い複数のＤＣリンク電圧１１１〜１１Ｎ２を生成する。それにもかかわらず、総ＤＣリンク電圧Ｖ２ＴＯＴのレベルは、入力電圧の電圧レベルよりも高くなり得る。入力電圧ＶＩＮとしての直流電圧の波形は、図２Ｃに概略的に図示されている。図１２に示される変換器セル１１〜１Ｎ１を用いて実施されるマルチセル変換器は、入力電圧ＶＩＮとしてプラス電圧を受け取ってもよい。また、図２４に示される変換器セルを用いて実施されるマルチセル変換器は、入力電圧としてプラス電圧またはマイナス電圧のいずれかを受け取ってもよい。
【０１０１】
第１の電力変換器１０を入力電圧ＶＩＮとしての直流電圧でのみ動作させる場合には、図２８に示されるように、メインコントローラ４が簡素化されてもよい。図２８に示されるメインコントローラ４は、図１４に示されるメインコントローラに基づいているが、さらなる乗算器４１４が省略されている点で、図１４に示されるこのメインコントローラとは異なっている。入力電流基準信号ＩＩＮ＿ＲＥＦは、乗算器４１２の出力信号Ａに相当するか、またはオプションの分割器４１３の出力信号Ｃに相当する。この実施形態では、オプションの分割器の入力信号ＢはＶＩＮ＿ＭＡＸであり、入力電圧ＶＩＮの電圧レベルを表す。
【０１０２】
図２９は、マルチセル変換器１０の一実施形態を示す。この実施形態では、個々の変換器セル１１〜１Ｎ１は、それらの変換器のセル入力部が、マルチセル変換器の入力部ＩＮ１、ＩＮ２で並列に接続されている。すなわち、変換器セル１１〜１Ｎ１がそれぞれ、入力電圧ＶＩＮを受け取るように、各変換器セル１１〜１Ｎ１は、第１の入力ノードＩＮ１に接続された第１のセル入力ノードを有し、また各変換器セル１１〜１Ｎ１は、第２の入力ノードＩＮ２に接続された第２のセル入力ノードを有する。図２９に示されるマルチセル変換器のトポロジーを、以下では、ＩＰ（入力並列）トポロジーと呼ぶことにする。
【０１０３】
図２９に示される実施形態では、変換器セル１１〜１Ｎ１が、フルブリッジトポロジーを用いて実施されるが、ここでは、変換器セル１１だけが詳細に示されている。しかしながら、図１２に示されるような昇圧変換器のトポロジーも同様に使用してもよい。図２９に示されるＩＰトポロジーを有するマルチセル変換器は、図２９に示される変換器では、複数の変換器セル１１〜１Ｎ１がそれぞれ、誘導子を含む点で、図１２に示されるＩＳトポロジーを有するマルチセル変換器とは異なっている。セル１１に示されるように、各セルの誘導子１５１は、第１のセル入力ノードのような１つのセル入力ノードと、２つのハーフブリッジ１７、１８を有するブリッジ回路との間に接続されている。それら変換器セルのセル入力電圧Ｖ１１〜Ｖ１Ｎ１は、ハーフブリッジのタップ間の電圧である。これは、図２４に示される変換器セル１ｉに対応する。
【０１０４】
図２９に示されるＩＰトポロジーを有するマルチセル電力変換器１０では、各第１の変換器セル１１〜１Ｎ１が、自身のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ１を制御（調節）するように構成される。この目的のために、これらの変換器セル１１〜１Ｎ１はそれぞれ、コントローラを含むが、図２９では、変換器セル１１のコントローラ４１だけが示されている。これらのコントローラはそれぞれ、図１３および図１４に示されるメインコントローラ４に従って実施されてもよいが、異なる点として、個々の変換器セル１１〜１Ｎ１のコントローラが、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２をそれぞれ表す信号を受け取るのではなく、それぞれの変換器セルのＤＣリンク電圧を表す信号、および変換器セルの所望のレベルを表す信号だけ受け取る。変換器セル１１内のコントローラ４１の一実施形態が、図３０に示されている。残り全部の変換器セルのコントローラも、同様に実施されてもよい。
【０１０５】
図３０に示されるコントローラ４１は、図１４に示されるメインコントローラ４に基づいているが、図３０に示されるメインコントローラ４１が１つの変換器セル１１に対してのみ変調指数ｍ１を出力する点で、図１４に示されるメインコントローラとは異なっている。さらに、この変調指数ｍ１は、それぞれの変換器セルのＤＣリンク電圧信号Ｖ２１＿Ｍ、それぞれの変換器セルのＤＣリンク電圧基準信号Ｖ２１＿ＲＥＦに基づいて、そしてオプションで、入力電圧ＶＩＮの瞬間電圧レベルに基づいて、算出される。図３０に示されるコントローラ４１では、図１４に示されるコントローラ４のコンポーネントに対応するコンポーネントは、同一の参照符号に下付文字「１」が加えられている。コントローラ４１の動作に関して、図１４の説明を参照する。マルチセル変換器１０の入力電圧ＶＩＮが直流電圧である場合には、図３０に示される乗算器４１４１を省略してもよい。この場合、分割器の入力信号Ｂは、ＶＩＮ＿ＭＡＸに相当する。
【０１０６】
図２９に示される変換器セル１１において見られるように、各変換器セル１１〜１Ｎ１のスイッチコントローラ（セル１１では１９）は、対応するコントローラ（セル１１では４１）から変調指数（セル１１ではｍ１）を受け取り、変調指数ｍ１に基づいて変換器セル内のスイッチ（セル１１では１７Ｈ〜１８Ｌ）を制御する。個々のメインコントローラ４１を、変換器セル１１〜１Ｎにおいて実施することができる。１つの変換器セル１１のメインコントローラ４１およびスイッチコントローラ１９１をデジタルで実施する場合、メインコントローラ４１およびスイッチコントローラ１９１を１つの信号プロセッサで実施してもよい。
【０１０７】
図３１は、ＯＰトポロジー、すなわち個々の変換器セル２１〜２Ｎ３のセル出力部が、出力部ＯＵＴ１、ＯＵＴ２で並列に接続されるトポロジーを有する第２の電力変換器２０の一実施形態を示す。図３１では、１つだけの変換器セル、すなわち変換器セル２１が、詳細に示されている。残り全部の変換器セル２２〜２Ｎ３も、同様に実施することができる。
【０１０８】
変換器セル１１は、フライバック変換器のトポロジーを用いて実施される。すなわち、変換器セル２１は、電子スイッチ２０２および変圧器２０１の一次巻線２０１Ｐを有する直列回路を含む。この直列回路は、ＤＣリンク電圧Ｖ２１を受け取るように、ＤＣリンクコンデンサ１１１と並列に接続される。二次巻線２０１Ｓが、一次巻線２０１Ｐと誘導的に結合されている。整流回路２０３が、二次巻線２０１Ｓに結合され、セル出力電流Ｉ２１を、セル出力部および出力部ＯＵＴ１にそれぞれ供給する。ＰＷＭ（パルス幅変調）コントローラ２０４は、出力電流信号Ｉ２１＿Ｍおよび出力電流基準信号Ｉ２１＿ＲＥＦを受け取る。出力電流信号Ｉ２１＿Ｍは、出力電流Ｉ２の瞬間電流レベル（実際値）を表す。出力電流基準信号Ｉ２１＿ＲＥＦは、出力電流Ｉ２１の所望の電流レベルを表す。負荷の電力消費量が変わるにつれて、この出力電流基準信号Ｉ２１＿ＲＥＦは、経時的に変化してもよい。このトポロジーでは、変圧器２１９が、セル入力部とセル出力部との間にガルヴァーニ電気的な絶縁を提供する。
【０１０９】
ＰＷＭコントローラ２０４は、電子スイッチ２０２を駆動するＰＷＭ駆動信号Ｓ２０２を生成するように構成される。出力電流基準信号Ｉ２１＿ＲＥＦおよび出力電流信号Ｉ２１＿Ｍに基づいて、ＰＷＭコントローラ２０１は、ＰＷＭ駆動信号Ｓ２０２のデューティサイクルを制御して、出力電流Ｉ２１の電流レベルが、基準信号Ｉ２１＿ＲＥＦによって規定された電流レベルと少なくともほぼ等しい電流レベルであるようにする。ＰＷＭ駆動信号Ｓ２０２のスイッチング周波数は、上記で説明した変換器セル１１〜１Ｎ１のスイッチング周波数と同じ範囲、すなわち１８ｋＨＺから数１００ｋＨｚの間の範囲であってもよい。デューティサイクルは、１駆動サイクル中の電子スイッチ２０２のオンタイムと、駆動サイクルの継続期間との間の比率である。電子スイッチ２０２のオンタイムは、電子スイッチ２０２が１駆動サイクル中にオンに切り換えられている時間である。電子スイッチ２０２の１駆動サイクルの継続期間は、スイッチング周波数の逆数である。
【０１１０】
電子スイッチ２０２を、上記で説明した他の電子スイッチおよび以下に説明する他の電子スイッチと同様、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）、特にＧａＮ  ＨＥＭＴなどのような、従来の電子スイッチとして実施してもよい。
【０１１１】
図３２Ａは、図３１に示されるマルチセル変換器２０で使用され得る、別のタイプの変換器セルを示す。図３２Ａおよび図３２Ｂに示される変換器セル２ｉ（ここでのｉは順序番号１〜Ｎ３のうちのいずれか１つを表示する）は、デュアルアクティブブリッジ（ＤＡＢ：ｄｕａｌ  ａｃｔｉｖｅ  ｂｒｉｄｇｅ）トポロジーを用いて実施される。参照により内容全体が本明細書において開示される、（非特許文献１）の図２ａおよび図２ｂに、そのようなトポロジーが開示されている。図３２Ａおよび図３２Ｂは、Ｅｖｅｒｔｓらの（非特許文献１）に開示されるような「フルブリッジ−フルブリッジＤＡＢトポロジー」を用いて実施される変換器セル２ｉの一実施形態を示す。
【０１１２】
図３２Ａを参照すると、変換器セル２ｉは、それぞれがハイサイドスイッチ２１１、２１３、およびローサイドスイッチ２１２、２１４を含む２つのハーフブリッジを有する第１の（フル）ブリッジ回路を含む。第１のブリッジ回路のハーフブリッジは、それぞれのＤＣリンク電圧Ｖ２ｉを受け取るセル入力ノード間に接続されている。誘導性蓄電素子２２１および変圧器２１９の一次巻線２１９Ｐを有する直列回路は、それぞれ２つのハーフブリッジ２１１、２１２の出力ノード間、および２つのハーフブリッジ２１３、２１４の出力ノード間に接続されている。１つのハーフブリッジの出力ノードは、ハーフブリッジのハイサイドスイッチ２１１、２１３、およびローサイドスイッチ２１２、２１４に共通の回路ノードである。変圧器２１９は、セル入力部とセル出力部との間にガルヴァーニ電気的な絶縁を提供し、セル出力部は、電力変換回路の出力部ＯＵＴ１、ＯＵＴ２に接続される。変圧器２１９は、一次巻線２１９Ｐと誘導的に結合されている二次巻線２１９Ｓを含む。図３２Ａの一次巻線２１９Ｐと並列に描かれたさらなる誘導性蓄電素子２２０は、変圧器２１９の磁化インダクタンスを表す。
【０１１３】
それぞれがハイサイドスイッチ２１５、２１７、およびローサイドスイッチ２１６、２１８を含む２つのハーフブリッジを有する第２のブリッジ回路は、二次巻線２１９Ｓとセル出力部のセル出力ノードとの間に結合されている。これらのハーフブリッジ２１５、２１６および２１７、２１８はそれぞれ、各自のハーフブリッジのハイサイドスイッチ２１５、２１７、およびローサイドスイッチ２１６、２１８に共通の回路ノードである入力部を含む。第２のブリッジ回路の第１のハーフブリッジ２１５、２１６の入力部は、二次巻線２１９Ｓの第１のノードに接続され、第２のブリッジ回路の第２のハーフブリッジ２１７、２１８の入力部は、二次巻線２１９Ｓの第２のノードに接続されている。第２のブリッジ回路のハーフブリッジは、セル出力ノード間にそれぞれ接続されている。
【０１１４】
図３２Ａに示される第１のブリッジ回路および第２のブリッジ回路のスイッチ２１１〜２１４および２１５〜２１８はそれぞれ、スイッチと並列に接続された、ダイオードのような整流素子（フリーホイール素子）を含むように実施されてもよい。これらのスイッチは、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）などのような、公知の電子スイッチとして実施することができる。スイッチ２１１〜２１４および２１５〜２１８がそれぞれ、ＭＯＳＦＥＴとして実施される場合には、ＭＯＳＦＥＴ内部のボディダイオードを整流素子として使用することが可能であり、このため、追加の整流素子は必要ではない。
【０１１５】
制御回路２２２が、２つのブリッジ回路の動作を制御する。この目的のために、スイッチ２１１〜２１４および２１５〜２１８はそれぞれ、制御回路２２２から別個の駆動信号を受け取る。これらの駆動信号を、図３２Ａでは、Ｓ２１１〜Ｓ２１４およびＳ２１５〜Ｓ２１８と示している。制御回路は、出力電流信号Ｉ２ｉ＿Ｍおよび出力電流基準信号Ｉ２ｉ＿ＲＥＦを受け取り、出力電流ＩＯＵＴの電流レベルが、基準信号Ｉ２ｉ＿ＲＥＦによって規定された電流レベルに実質的に一致するように、スイッチ２１１〜２１４および２１５〜２１８を駆動するように構成される。これを達成するための、スイッチ２１１〜２１４および２１５〜２１８の駆動方法がいくつかある。一実施形態によれば、個々のスイッチ２１１〜２１４および２１５〜２１８のデューティサイクルは５０％前後に変調される。スイッチの制御に関する詳細については、参照により内容全体が本明細書に組み込まれる（非特許文献２）を参照する。
【０１１６】
一実施形態によれば、制御回路２２２が第１のブリッジの個々のスイッチ２１１〜２１４をオンに切り換えるタイミングおよびオフに切り換えるタイミングを制御するように構成されることで、それぞれのスイッチの両端の電圧がゼロである場合に、スイッチ２１１〜２１４のうちの少なくとも一部がオンに切り換えられ、かつ／またはオフに切り換えられるようになっている。これはゼロ電圧スイッチング（ＺＶＳ：ｚｅｒｏ  ｖｏｌｔａｇｅ  ｓｗｉｔｃｈｉｎｇ）として知られている。
【０１１７】
図３２Ｂは、１つの変換器セル２ｉの別の実施形態を示す。この実施形態では、変換器セル２ｉは、バック（ｂｕｃｋ）変換器のトポロジーを用いて実施される。変換器セル２ｉは、ハイサイドスイッチ２４１Ｈおよびローサイドスイッチ２４１Ｌを有するハーフブリッジ２４１を含む。関連付けられたＤＣリンク電圧Ｖ２ｉが、ハイサイドスイッチ２４１Ｈおよびローサイドスイッチ２４１Ｌを有する直列回路の両端で降下するように、ハーフブリッジ２４１が、セル入力部に接続されている。誘導子が、ハーフブリッジ２４１のタップと、セル出力ノードのうちの１つとの間に接続されている。ハーフブリッジのタップは、ハイサイドスイッチ２１４Ｈおよびローサイドスイッチ２４１Ｌが接続されている回路である。ＰＷＭコントローラ２４３が、変換器セル２ｉの出力電流Ｉ２ｉを表す出力電流信号Ｉ２ｉ＿Ｍ、およびセル出力電流Ｉ２ｉの所望の電流レベルを表す出力電流基準信号を受け取る。セル出力電流Ｉ２ｉは、誘導子２４２を通って流れる電流である。出力電流Ｉ２ｉが、出力電流基準信号Ｉ２ｉ＿ＲＥＦによって表される電流レベルと実質的に等しい電流レベルであるように、コントローラ２４３は、ハイサイドスイッチ２４１Ｈに対するＰＷＭ駆動信号Ｓ２１４Ｈ、およびローサイドスイッチ２４１Ｌに対するＰＷＭ駆動信号Ｓ２４１Ｌを生成するように構成される。
【０１１８】
図３２Ｂに示されるバックトポロジーでは、出力電流Ｉ２ｉの電流レベルは、ハイサイドスイッチ２４１Ｈのデューティサイクルを制御することにより制御される。ローサイドスイッチは、ハイサイドスイッチ２４１Ｈに対して相補的に切り換えるフリーホイール素子として作用する。
【０１１９】
なお、図３１および図３２Ａ〜図３２Ｂに示される変換器セルのトポロジーは、変換器セル２１〜２Ｎ３がどのように実施され得るかの多数の可能な例のうちの２つにすぎないことに留意されたい。図３１に示されるトポロジーは変圧器２０１を、図３２Ａに示されるトポロジーは変圧器２１９をそれぞれ含むが、変圧器は、セル入力部とセル出力部との間にガルヴァーニ電気的な絶縁を提供する。したがって、これらの変圧器もまた、図３１に示されるようなマルチセル変換器２０を用いて実施された電力変換回路の入力部ＩＮ１、ＩＮ２と、出力部ＯＵＴ１、ＯＵＴ２との間にガルヴァーニ電気的な絶縁を提供する。しかしながら、変換器セル２１〜２Ｎ３の実施可能な態様は、絶縁型トポロジーと呼ばれることもある、変圧器を含むトポロジーに限定されない。この代わりに、セル入力部とセル出力部との間にガルヴァーニ電気的な絶縁のないトポロジーである、非絶縁型トポロジーも同様に使用してもよい。そのような非絶縁型トポロジーの１つの例が、図３２Ｂに示されるバック変換器のトポロジーである。
【０１２０】
図３１を参照すると、マルチセル変換器２０は、個々の変換器セル２１〜２Ｎ３によって受け取られる出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成するメインコントローラ３を含む。このメインコントローラの一実施形態が、図３３に示される。図３３に示されるメインコントローラ３は、出力電圧信号ＶＯＵＴ＿Ｍおよび出力電圧基準信号ＶＯＵＴ＿ＲＥＦを受け取る出力電圧コントローラ３１を含む。出力電圧信号ＶＯＵＴ＿Ｍは、出力電圧ＶＯＵＴの瞬間電圧レベルを表す。また、出力電圧基準信号ＶＯＵＴ＿ＲＥＦは、出力電圧ＶＯＵＴの所望の電圧レベルを表す。これらの信号ＶＯＵＴ＿ＲＥＦ、ＶＯＵＴ＿Ｍに基づいて、特に、これらの信号ＶＯＵＴ＿ＲＥＦ、ＶＯＵＴ＿Ｍ間の差異に基づいて、出力電圧コントローラ３１は出力電流信号ＩＯＵＴ＿ＲＥＦを生成する。出力電流信号ＩＯＵＴ＿ＲＥＦは、出力電流ＩＯＵＴの所望の電流レベルを表す。一実施形態によれば、個々の変換器セル２１〜２Ｎ３は、等しい配分の出力電流ＩＯＵＴを供給する。この場合、個々の変換器セル２１〜２Ｎ３によって受け取られる出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦのそれぞれのレベルは、ＩＯＵＴ＿ＲＥＦ／Ｎ３である。図３３に示される実施形態では、分割器３１’が、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて、出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを算出する。
【０１２１】
図３３に示されるようなメインコントローラ３を用いて実施される場合には、マルチセル変換器２０は、電圧源特性を有する。一実施形態によれば、第２の電力変換器２０は、出力電圧ＶＯＵＴが、実質的に一定であるように、出力電力ＰＯＵＴを供給するように構成される。負荷Ｚの電力消費量が変化するにつれて、第２の電力変換器２０は、この実施形態では、出力電圧ＶＯＵＴを実質的に一定に保ちつつも負荷Ｚの所要電力を満たすために、出力電流ＩＯＵＴを変化させるように構成される。別の実施形態によれば、第２の電力変換器２０は、電流源特性を有する。すなわち、第２の電力変換器は、出力電流ＩＯＵＴを制御するように構成される。この実施形態では、出力電圧コントローラ３１を省略してもよい。この場合には、出力電流基準信号ＩＯＵＴ＿ＲＥＦを、出力電圧基準信号ＶＯＵＴ＿ＲＥＦを供給する中央コントローラに類似した中央コントローラ（図示せず）によって供給してもよい。基本的に、第２の電力変換器は、出力電圧ＶＯＵＴおよび出力電流のうちの１つを制御するように構成されてもよい。このことは、以下に説明する、直流電流を供給するように構成された第２の電力変換器２０のそれぞれに同様に当てはまる。
【０１２２】
図３４は、ＯＳ（出力直列）トポロジーを有する第２の電力変換器２０の一実施形態を示す。図３４では、変換器セル２１が詳細に示されている。残り全部の変換器セル２２〜２Ｎ３も、それに応じて実施されてもよい。図３４に示されるＯＳトポロジーは、図１２に示されるＩＳトポロジーに類似している。図１２に示されるＩＳ変換器と同様に、図３３に示されるＯＳ変換器は、個々の変換器セル２１〜２Ｎ３のセル出力部と直列に接続されている１つの誘導子２４を有する。セル出力部および誘導子２４を有する直列回路は、出力ノードＯＵＴ１、ＯＵＴ２の間に接続されている。
【０１２３】
図３４に示される実施形態では、個々の変換器セル２１〜２Ｎ３が、フルブリッジトポロジーを用いて実施される。これについては、上記の図２４のＩＳトポロジーの１つの変換器セル１ｉを参照して詳細に説明する。図３４を参照すると、変換器セル２１は、ハイサイドスイッチ２３１Ｈおよびローサイドスイッチ２３１Ｌを有する第１のハーフブリッジ２３１と、ハイサイドスイッチ２３２Ｈおよびローサイドスイッチ２３２Ｌを有する第２のハーフブリッジ２３２と、を含む。コントローラ２３３は、メインコントローラ５から受け取られた変調指数ｍ１に基づいて、これらのスイッチ２３１Ｈ〜２３２Ｌに対する駆動信号Ｓ２３１Ｈ〜Ｓ２３２Ｌを生成することにより、これらのスイッチ２３１Ｈ〜２３２Ｌを動作させる。図２４に示される変換器セル１ｉとは異なり、変換器セル２１のセル出力部は、２つのハーフブリッジのタップによって形成される。ＤＣリンク電圧Ｖ２１が受け取られるセル入力部は、２つのハーフブリッジ２３１、２３２が並列に接続される回路ノードによって形成される。コントローラは、図２６Ａおよび図２６Ｂを参照して上記で説明した変調方式のうちの１つに従って、フルブリッジを動作させてもよい。
【０１２４】
図３４に示されるＯＳトポロジーを有する電力変換器２０を動作させて、出力ノードＯＵＴ１、ＯＵＴ２に接続された送電グリッドに出力電流ＩＯＵＴを供給することができる。この場合、出力部ＯＵＴ１、ＯＵＴ２における出力電圧ＶＯＵＴは、送電グリッドによって規定される。言いかえれば、電力変換器２０は、出力部で出力電圧ＶＯＵＴを受け取り、出力部で出力電流ＩＯＵＴを供給する。出力電力の瞬間レベルは、出力電圧ＶＯＵＴの瞬間レベルおよび出力電流の瞬間レベルによって規定される。図３４に概略的に図示されるような、出力電圧は、正弦波形を有してもよい。この場合、第２の変換器２０は、出力電流ＩＯＵＴの波形が、出力電圧ＶＯＵＴと実質的に位相が同期しているように、（または、所定の位相差が存在するように、）出力電流ＩＯＵＴを生成する。さらに、第２の変換器２０は、全ＤＣリンク電圧が、所定の電圧レベルを有するように、出力電流ＩＯＵＴの振幅を生成してもよい。出力電圧ＶＯＵＴの波形に実質的に等しいように、出力電流ＩＯＵＴの波形を制御するように構成された第２の電力変換器２０を、力率補正（ＰＦＣ：Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）性能を有する第２の電力変換器２０、または簡潔に、第２のＰＦＣ電力変換器２０と呼ぶことにする。
【０１２５】
図３４に示される実施形態では、個々の変換器セル２１〜２Ｎ３は、セル出力部と直列に接続された１つの誘導子３４を共有する。（図示しない）別の実施形態によれば、変換器セル２１〜２Ｎ３がそれぞれ、１つのセル出力ノードと、第１のハーフブリッジ２３１のタップとの間に接続された誘導子を含む。いずれの場合も、個々の変換器セル２１〜２Ｎ３は、バック変換器としての役割を果たす。すなわち、各変換器セル２１〜２Ｎ３のセル出力電圧は、関連付けられたＤＣリンクコンデンサ１１１〜１１Ｎ３のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２よりも低い。図３４に示される変換器セルのトポロジーもまた、以下では、フルブリッジトポロジー（またはフルブリッジバックトポロジー）と呼ぶことにする。
【０１２６】
図３４に示されるＯＳトポロジーを有する第２の変換器２０を動作させて、正弦電圧のようなＡＣ電圧を、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２からの出力電圧ＶＯＵＴとして生成することができる。しかしながら、第２の変換器２０を動作させて、整流正弦電圧またはＤＣ電圧を、出力電圧として生成することもまた可能である。この場合、出力電圧ＶＯＵＴは、整流正弦電圧またはＤＣ電圧であり、変換器セル２１は、第２のハーフブリッジ２３２のハイサイドスイッチ２３２Ｈを省略し、かつ、ローサイドスイッチ２３２Ｌを導体に置き換えることにより簡素化されてもよい。そうすれば、変換器セル２１（および残り全部の変換器セル２２〜２Ｎ３のそれぞれ）は、第１のハーフブリッジ２３１だけを含み、個々の変換器セル２１〜２Ｎ３の第１のハーフブリッジが直列に接続される。変換器セル２１〜２Ｎ３の、そのような変形トポロジーを、以下では、バックトポロジーと呼ぶことにする。
【０１２７】
なお、変換器セル２１〜２Ｎ３は、図３４に示されるようなフルブリッジバックトポロジーを用いて、または上述したバックトポロジーを用いて実施されるとは限らないことに留意されたい。他のトポロジー、特に図３４に示されるトポロジーの変形も、同様に使用してもよい。そのような変形例の１つが、図３４に示されている。この変形例は、ＤＣリンクコンデンサ１１１とフルブリッジとの間に接続された追加のスイッチ２３４を含む。そのような変形されたトポロジーは、Ｈ５トポロジーとして知られている。さらなるスイッチ２３４は、それぞれの変調方式で、ＰＷＭモードで動作するスイッチのうちの１つと同期してオンとオフに切り換えられてもよい。別の変形例は、２つのハーフブリッジのタップ間に（図示されない）追加のスイッチを含む。そのような変形されたトポロジーは、ＨＥＲＩＣトポロジーとして知られている。
【０１２８】
第２の変換器２０が全ＤＣリンク電圧Ｖ２ＴＯＴを制御するように、変換器セル２１〜２Ｎ３を動作させるように構成されたメインコントローラ５であって、出力電流ＩＯＵＴが、出力電圧ＶＯＵＴと実質的に位相が同期しているように、出力電流ＩＯＵＴを生成するメインコントローラ５の一実施形態が、図３５および図３６に示されている。図３５は、メインコントローラ５の一実施形態のブロック図を示す。また、図３６は、図３５に示されるメインコントローラの一実施形態をより詳細に示す。図３５および図３６に示されるメインコントローラ５は、図１３および図１４に示されるＩＳ変換器のメインコントローラ４に非常に類似している。メインコントローラ４の入力基準電流コントローラ４１の代わりに、図３５に示されるメインコントローラ５が、出力電圧ＶＯＵＴの瞬間電圧レベルを表す出力電圧信号ＶＯＵＴ＿Ｍを受け取る出力基準電流コントローラ５１を含む。出力基準電流コントローラ５１は、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を表すＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍ、および全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦをさらに受け取る。全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦは、全ＤＣリンク電圧Ｖ２ＴＯＴの所望の信号レベルを表す。これらの信号に基づいて、出力基準電流コントローラ５１は、変調指数コントローラ５２によって受け取られる出力基準信号ＩＯＵＴ＿ＲＥＦを生成する。出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて、また出力電流信号ＩＯＵＴ＿Ｍに基づいて、変調指数コントローラ５２は、変調指数ｍを生成する。一実施形態によれば、図３４に示される個々の変換器セル２１〜２Ｎ３によって受け取られた変調指数ｍ１〜ｍＮ３は、変調指数コントローラ５２によって生成された変調指数ｍに等しい。出力電流信号ＩＯＵＴ＿Ｍは、出力電流の瞬間電流レベルを表す。
【０１２９】
図３６は、出力基準電流コントローラ５１および変調指数コントローラ５２の一実施形態を示す。出力基準電流コントローラ５１の設計および動作は、図１４を参照して示されるメインコントローラ４の入力基準電流コントローラ４１の設計および動作に類似している。図３６を参照すると、出力基準電流コントローラ５１は、ＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍおよび全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦを受け取り、これらの信号からエラー信号Ｖ２ＥＲＲを算出するエラーフィルタ５１１を含む。エラーフィルタ５１１は、図１４に示されるエラーフィルタ４１１を参照して説明したのと同じフィルタ特性を有していてもよい。乗算器５１２は、エラー信号Ｖ２ＥＲＲに全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦを掛け算する。乗算器５１２の出力信号Ａが分割器５１３によって受け取られ、分割器５１３は、乗算器５１２の出力信号Ａを、出力電圧ＶＯＵＴの振幅に依存する値（この実施形態ではＶＯＵＴ＿ＭＡＸ２／２）で割り算する。分割器５１３の出力信号Ｃがさらなる乗算器５１４によって受け取られ、さらなる乗算器５１４は、分割器出力信号Ｃに出力電圧信号ＶＯＵＴ＿Ｍを掛け算する。図１４に示されるメインコントローラ４と同様に、図３６に示されるメインコントローラ５の分割器５１３は、オプションである。分割器５１３が省略される場合には、さらなる乗算器５１４が乗算器５１２から出力信号Ａを受け取る。
【０１３０】
図３４に示される第２の変換器２０は、ＡＣグリッドに電力を供給するとは限らない。第２の変換器２０は、出力電圧ＶＯＵＴを規定するＤＣグリッド（ＤＣバス）に電力を供給してもまたよい。この場合、必ずしも分割器出力信号Ｃまたは乗算器出力信号Ａに出力信号ＶＯＵＴ＿Ｍを掛け算しなくてもよい。この場合、分割器の入力信号Ｂは、ＶＯＵＴ＿ＭＡＸ２／２ではなく、ＶＯＵＴ＿ＭＡＸである。
【０１３１】
さらなる乗算器５１４は、出力電流基準信号ＩＯＵＴ＿ＲＥＦを出力する。さらなる乗算器５１４が省略される場合には、分割器５１３の出力信号Ｃまたは乗算器５１２の出力信号Ａのいずれかが、出力電流基準信号ＩＯＵＴ＿ＲＥＦである。
【０１３２】
図３６を参照すると、変調指数コントローラ５２が、出力電流基準信号ＩＯＵＴ＿ＲＥＦから、濾波された出力電流信号ＩＯＵＴ＿Ｆを引き算して、出力電流エラー信号ＩＯＵＴ＿ＥＲＲを生成する。濾波された出力電流信号ＩＯＵＴ＿Ｆは、出力電流信号ＩＯＵＴ＿Ｍを、第１のフィルタ５２２によって濾波することにより得られる。変調指数ｍは、出力電流エラー信号ＩＯＵＴ＿ＥＲＲを、第２のフィルタによって濾波することにより得られる。図１４に示されるフィルタ４２２、４２３を参照して説明したように、第１のフィルタ５２２、第２のフィルタ５２３を設計してもよい。
【０１３３】
図３７は、ＯＰトポロジーを有する第２の変換器２０の一実施形態を示す。この変換器２０は、図３４に示される変換器２０に基づいているが、個々の変換器セル２１〜２Ｎ３が、出力部ＯＵＴ１で並列に接続されたセル出力を有する点で、図３４に示される変換器とは異なっている。図３７に示される実施形態では、各変換器セル２１〜２Ｎ３が、誘導子を含む。誘導子は第１の変換器セル２１に示され、そこでは誘導子は、参照符号２４１が付されている。さらに、各変換器セル２１〜２Ｎ３は、それぞれの変換器セルの変調指数を生成するコントローラを含む。コントローラは第１の変換器セル２１に示され、そこではコントローラは、参照符号５１が付されている。各変換器セル内のコントローラ、例えば変換器セル２１内のコントローラ５１は、図３５および図３６に示されるコントローラ５に相当し得る。異なる点として、１つの変換器セルのコントローラ（特に、エラーフィルタ）は、ＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ３＿Ｍ、および全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦをそれぞれ受け取る代わりに、それぞれの変換器セルのＤＣリンク電圧信号、およびそれぞれの変換器セルのＤＣリンク電圧基準信号だけを受け取る。
【０１３４】
図３８は、ＩＰトポロジーを有する第１の電力変換器１０の別の実施形態を示す。この実施形態では、個々の変換器セル１１〜１Ｎ１が、デュアルアクティブブリッジ（ＤＡＢ）トポロジーを用いて実施される。ここでは、第１の変換器セル１１のトポロジーだけが図３８に詳細に示されている。変換器セル１１を参照すると、セルのトポロジーは、図３２に示されるセルのトポロジーに基づいている。すなわち、セルのトポロジーは、２つのフルブリッジであって、それぞれが２つのハーフブリッジを含む２つのフルブリッジを含み、各ハーフブリッジが、ハイサイドスイッチ１０１、１０３、１０８、１１０、およびローサイドスイッチ１０２、１０４、１０９、１１１を含む。図３２に示されるセルのトポロジーと同様に、１つのフルブリッジが、セル入力部に接続され（図３８に示される、スイッチ１０１〜１０４を有するフルブリッジ）、１つのフルブリッジが、セル出力部に接続されている（図３８に示される、スイッチ１０８〜１１１を有するフルブリッジ）。変圧器１０５の一次巻線１０５Ｐが、第１のフルブリッジ１０１〜１０４のタップに接続され、二次巻線１０５Ｓおよびさらなる誘導子１０７を有する直列回路が、第２のフルブリッジ１０８〜１１１のタップに接続されている。二次巻線１０５Ｓと並列に描かれたさらなる誘導子１０６は、変圧器１０５の磁化インダクタンスを表す。セル入力電流Ｉ０１が、入力電流基準信号Ｉ０１＿ＲＥＦによって規定された電流レベルを有するように、コントローラ１１２が、スイッチの駆動信号Ｓ１０１〜Ｓ１１１を生成することによって、フルブリッジの個々のスイッチの動作を制御する。この目的のために、コントローラ１１２は、入力電流Ｉ０１の瞬間電流レベルを表す入力電流信号Ｉ０１＿Ｍおよび入力電流基準信号Ｉ０１＿ＲＥＦを受け取る。メインコントローラ６は、個々の変換器セル１１〜１Ｎ１の入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成する。
【０１３５】
図３８に示される変換器セル１１は、（残り全部の変換器セル１２〜１Ｎ１も同様に）昇圧特性および降圧特性のうちの１つを有する。すなわち、変換器セル１１は、電圧レベルが入力電圧ＶＩＮよりも高いＤＣリンク電圧Ｖ２１、または電圧レベルが入力電圧ＶＩＮよりも低いＤＣリンク電圧Ｖ２１を生成し得る。図３８に示される変換器１０は、ＤＡＢトポロジーを有する変換器セルを用いて実施されるとは限らない。フライバックトポロジーのような他のトポロジー、または前述したバックトポロジーも、同様に使用してもよい。
【０１３６】
図３９は、メインコントローラ６の一実施形態を示す。この実施形態では、メインコントローラ６は、入力電圧信号ＶＩＮ＿Ｍおよび入力電圧基準信号ＶＩＮ＿ＲＥＦを受け取り、入力電圧ＶＩＮの電圧レベルを制御するように構成された、入力電圧コントローラ６１を含む。入力電圧コントローラ６１は、これらの信号に基づいて入力電流基準信号ＩＩＮ＿ＲＥＦを生成する。この実施形態では、個々の変換器セル１１〜１Ｎ１によって受け取られた、入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦはそれぞれ、入力電圧コントローラ６１によって生成された入力電流基準信号ＩＩＮ＿ＲＥＦに相当する。入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベルを表す。一実施形態によれば、個々の変換器セル１１〜１Ｎ１は、等しい配分の入力電流ＩＩＮを受け取る。この場合には、個々の変換器セル１１〜１Ｎ１によって受け取られる入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦのそれぞれのレベルは、ＩＩＮ＿ＲＥＦ／Ｎ１である。図３９に示される実施形態では、分割器６１’は、入力電流基準信号ＩＩＮ＿ＲＥＦに基づいて、入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを算出する。
【０１３７】
例えば、入力電圧ＶＩＮは、入力電力が、複数の光起電力（ＰＶ：ｐｈｏｔｏｖｏｌｔａｉｃ）セルを有するソーラーパネルによって供給される用途で制御される。ソーラーパワーを受け取るＰＶセルの効率は、入力電圧に依存する。そのため、ソーラーパネルが受け取るソーラーパワーが変化するにつれて、ＰＶパネルの電圧を変化させることが必要となり得る。ＰＶセルが、受け取った所与のソーラーパワーで、その最高効率を有する（すなわち最大電力を供給する）動作点は、最大電力点（ＭＰＰ：ｍａｘｉｍｕｍ  ｐｏｗｅｒ  ｐｏｉｎｔ）と呼ばれる。ＭＰＰは、ＰＶセルおよびソーラーパネルのそれぞれにおいて電圧を変化させ、ソーラーパネルから受け取った電力を測定することにより見つけることができる。このことは一般に知られている。一実施形態によれば、入力電圧ＶＩＮを供給する電源をＭＰＰにおいて動作させるために、入力部ＩＮ１、ＩＮ２で受け取った電力を測定するように構成されたＭＰＰ追跡装置（図示せず）が、入力電圧基準信号ＶＩＮ＿ＲＥＦを供給する。
【０１３８】
別の実施形態によれば、中央コントローラ（図示せず）が、入力電圧基準信号ＶＩＮ＿ＲＥＦを生成する。
【０１３９】
別の実施形態によれば、第１の電力変換器１０は、入力電流ＩＩＮを制御するように構成される。この実施形態では、入力電圧コントローラ６１を省略してもよい。この場合、入力電圧基準信号ＶＩＮ＿ＲＥＦを供給し得る中央コントローラに類似した中央コントローラ（図示せず）によって、入力電流基準信号ＩＩＮ＿ＲＥＦを供給してもよい。
【０１４０】
第１の電力変換器１０および第２の電力変換器２０の様々な異なるトポロジーのうちのいくつかが上記に開示されている。電力変換回路を設計する際には、第１の電力変換器１０のタイプおよび第２の電力変換器のタイプを、電力変換回路によって実行される電力変換の所望のタイプに応じて選択することができる。様々な組み合わせおよびそれらの可能な適用分野のうちのいくつかを以下に説明する。以下では、（正弦電圧または整流正弦電圧のような）周期的な（交流）入力電圧を受け取るように構成され、かつ、直流出力電圧を供給するように構成された電力変換回路をＡＣ／ＤＣ電力変換器回路と呼び、直流入力電圧および周期的な出力電圧を受け取るように構成され、かつ、交流出力電流を供給するように構成された電力変換回路を、ＡＣ／ＤＣ電力変換器回路と呼び、直流入力電圧を受け取るように構成され、かつ、直流出力電圧を供給するように構成された電力変換回路を、ＤＣ／ＤＣ電力変換器回路と呼ぶことにする。
【０１４１】
例えば、本明細書で前述したＩＳ、ＩＰ、ＯＳ、またはＯＰのうちの１つのマルチセル電力変換器のような、マルチセル電力変換器の設計および動作方法は、マルチセル変換器の効率の向上、およびマルチセル変換器が使用される電力変換回路の効率の向上に関して使用され得る、いくつかの自由度を提供する。これらの自由度には、１つのマルチセル変換器内の変換器セルの数、変換器セルの動作モード、変換器セル間の接続タイプ、ＤＣリンク電圧の電圧レベル、変換器セルのデザインなどが含まれる。これらの自由度のいくつか、およびマルチセル変換器の効率を向上させるために、これらの自由度がどのように使用され得るかについて、以下に説明する。
【０１４２】
本明細書で前述したマルチセル変換器のうちの１つのような、マルチセル変換器では、複数の変換器セルはそれぞれ、最大定格電力を有してもよい。最大定格電力が、変換器が変換することができる最大電力を規定する。すなわち、変換器セルが受け取り得る最大入力電力、または変換器セルが供給し得る最大出力電力である。
【０１４３】
図４０を参照すると、個々の変換器セルの効率は、瞬間電力と最大出力との間の比率に依存して変化してもよい。図４０は、この比率に基づいた１つの変換器セルの効率を概略的に図示している。図４０を参照すると、変換器セルは、その最高効率が、最大電力のおよそ５０％付近にあり、そこで効率は、低出力電力レベルの方向、および高出力電力レベルの方向のいずれに向かっても低下している。
【０１４４】
上記の説明を参照して、個々の変換器セルを、スイッチドモード変換器セルとして実施することができる。すなわち、これらの変換器セルは、スイッチドモード電力変換器として実施される。またこれらの変換器セルはそれぞれ、スイッチング周波数で動作する、少なくとも１つの半導体スイッチを含んでいる。例えば、ＯＰ変換器またはＩＰ変換器では、スイッチモード動作を使用して、個々の変換器セル１１〜１Ｎ１、２１〜２Ｎ３の出力電流Ｉ２１〜Ｉ２Ｎ３および入力電流Ｉ０１〜Ｉ０Ｎ３をそれぞれ制御する。スイッチング周波数は１８ｋＨｚ以上であってもよい。変換器セル内の少なくとも１つの半導体スイッチをオンとオフに切り換えることは、損失の原因となる。これらの損失は、スイッチング損失と呼ばれることもあるが、それぞれの変換器セルの出力電力に実質的に依存しない部分を含んでいる。それらの一定の損失は、ドライバの損失、マイクロコントローラの損失などが原因で起こり得るが、出力電力が減少するので、変換器セルの効率を著しく低下させる理由の１つである。
【０１４５】
一実施形態によれば、マルチセル電力変換器を効率的に動作させるために、すなわち、マルチセル電力変換器が受け取った電力を効率的に変換するために、ｘＰトポロジーを有するマルチセル変換器内の個々の変換器セルを、アクティブ化する（アクティブモードで動作させる）か、または非アクティブ化する（非アクティブモードで動作させる）ことができる。ｘＰトポロジーを有するマルチセル変換器は、ＩＰトポロジーを有するマルチセル変換器であるか、またはＯＰトポロジーを有するマルチセル変換器である。ｘＰトポロジー内の少なくとも１つの変換器セルを非アクティブ化することは、残り全部の変換器セルの効率を向上させるのに役立ち得る。これについて、ＯＰトポロジーに関しては図４１Ａ〜図４４を参照して、ＩＰトポロジーに関しては図４５Ａ〜図４９を参照して説明する。
【０１４６】
ｘＰトポロジー内の個々の変換器セルを「位相（ｐｈａｓｅｓ）」と呼ぶことができる。これらの変換器セルのうちの少なくとも１つが非アクティブである動作モードを、以下では「位相制限（ｐｈａｓｅ  ｓｈｅｄｄｉｎｇ）」モードと呼ぶことにする。位相制限モードでは、全変換電力が電力基準信号に依存してのみ変化するように、アクティブな変換器セルは、非アクティブな変換器セルの役目をする。「電力基準信号（ｐｏｗｅｒ  ｒｅｆｅｒｅｎｃｅ  ｓｉｇｎａｌ）」は、マルチセル変換器によって変換されるべき電力を規定する。
【０１４７】
説明の都合上、負荷Ｚの電力消費量は、ＯＰトポロジーを有する第２の電力変換器２０の変換器セル２１〜２Ｎがそれぞれ、その最大出力の５０％を著しく下回る出力電力を供給するようになっていると仮定する。変換器セル２１〜２Ｎのうちの１つが、その出力電力がゼロになるように、非アクティブ化されれば、残り全部の変換器セルの電力レベルは、出力電力ＰＯＵＴの電力レベルを一定に保つために上昇しなければならない。しかしながら、残り全部の（アクティブな）変換器セルの電力レベルが高くなる結果、これらのアクティブな変換器セルの効率が向上し得る。
【０１４８】
「非アクティブモードで１つの変換器セルを動作させる（Ｏｐｅｒａｔｉｎｇ  ｏｎｅ  ｃｏｎｖｅｒｔｅｒ  ｃｅｌｌ  ｉｎ  ｔｈｅ  ｉｎａｃｔｉｖｅ  ｍｏｄｅ）」ことは、非アクティブモードの間に、それぞれの変換器セルが受け取るセル入力電力、およびそれぞれの変換器セルが供給するセル出力電力が、実質的にゼロであることを意味する。それにもかかわらず、非アクティブな変換器セルと関連付けられたＤＣリンクコンデンサは、これから以下に説明するように、第１の電力変換器１０によってさらに充電され得る。アクティブモードでは、個々の変換器セルは、上記で説明したようなスイッチング周波数ｆｐで、スイッチモードで動作する。非アクティブモードの間に、第１の変換器１０は、それぞれのＤＣリンクコンデンサ１１１〜１１Ｎに電力をさらに供給し得るので、それぞれの変換器セルのＤＣリンク電圧は増加し得る。これは、第１の電力変換器１０の特定のトポロジーに依存しない。変換器セルが再びアクティブ化され、それぞれのＤＣリンクコンデンサからセル入力電力を受け取るまで、非アクティブな変換器セルのＤＣリンク電圧が増加してもよい。ＤＣリンクコンデンサ１１１〜１１Ｎ２は、入力部ＩＮ１、ＩＮ２から入力電力を受け取る第１の電力変換器１０と、出力電力ＰＯＵＴを供給する第２の電力変換器２０との間のバッファとして作用する。これらのＤＣリンクコンデンサ１１１〜１１Ｎのエネルギー貯蔵性能により、出力電力ＰＯＵＴが小さい場合に、（すなわち低負荷条件において）第２の電力変換器２０の効率を向上させるように、変換器セル２１〜２Ｎ３を非アクティブモードで循環的に動作させることが可能になる。
【０１４９】
図４１Ａは、第２の電力変換器２０の第１の動作シナリオを示す。このシナリオでは、１つの変換器セルは、一度に非アクティブモードにある。図４１Ａでは、個々の変換器セル２１〜２Ｎ１のアクティブ化の状態だけが示されている。すなわち、個々のタイミング図は、それぞれの変換器セル２１〜２Ｎ３がアクティブか非アクティブかどうかだけを示している。図４１Ａに示されるグラフは、出力電力の電力レベルを示しておらず、それぞれの変換器セル２１〜２Ｎ３の出力電流の電流レベルも示していない。図４１Ｂに示される別のシナリオによれば、変換器セル２１〜２Ｎのうちの２つが一度に非アクティブであってもよい。全体として、変換器セルを１つだけ一度にアクティブにしておき、Ｎ３−１個までの変換器セルを一度に非アクティブにすることができる。いくつかの異なる基準を使用して、変換器セルのうちのどれがＮ３−Ｋ個のアクティブな変換器セルのグループに属し、どれが一度に非アクティブなＫ個の変換器セルのグループに属するかを決定し、次の決定が得られる前に、個々の変換器セルがどれくらいの期間アクティブ／非アクティブであるのかを決定してもよい。これについて、以下にさらに詳細に説明する。
【０１５０】
一実施形態によれば、一度に非アクティブである変換器セルの数Ｋが、出力電力基準信号ＰＯＵＴ＿ＲＥＦおよび出力電流基準信号ＩＯＵＴ＿ＲＥＦのうちの１つに基づいてそれぞれ設定される。これは、図４２に図示されている。出力電力基準信号ＰＯＵＴ＿ＲＥＦは、第２の変換器２０によって供給される出力電力ＰＯＵＴの所望の電力レベルを規定する。出力電圧ＶＯＵＴが、実質的に一定である場合には、出力電流基準信号ＩＯＵＴ＿ＲＥＦは、出力電力ＰＯＵＴの所望の電力レベルのための測度である。出力電力基準信号ＰＯＵＴ＿ＲＥＦの代わりに、出力電力ＰＯＵＴの瞬間レベルを、また出力電流基準信号ＩＯＵＴ＿ＲＥＦの代わりに、出力電流ＩＯＵＴの瞬間レベルを使用してもよい。
【０１５１】
図４２は、出力電力基準信号ＰＯＵＴ＿ＲＥＦに基づいたＫ、および出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいたＫをそれぞれ図示している。図４２に示される実施形態では、出力電力基準信号ＰＯＵＴ＿ＲＥＦが、第１の閾値ＰＯＵＴ＿ＴＨ１を上回っている場合には（出力電流基準信号ＩＯＵＴ＿ＲＥＦが、第１の電流閾値ＩＯＵＴ＿ＴＨ１を上回っていれば）、どの変換器セルも（Ｋ＝０）非アクティブではない。出力電力基準信号ＰＯＵＴ＿ＲＥＦが、第１の閾値ＰＯＵＴ＿ＴＨ１と、第２の閾値ＰＯＵＴ＿ＴＨ２との間にある場合には（出力電流基準信号ＩＯＵＴ＿ＲＥＦが、第１の閾値ＩＯＵＴ＿ＴＨ１と第２の電流閾値ＩＯＵＴ＿ＴＨ２との間にあれば）、１つの（Ｋ＝１）変換器セルが、非アクティブ化され（非アクティブであり）、出力電力基準信号ＰＯＵＴ＿ＲＥＦが、第２の電力閾値ＰＯＵＴ＿ＴＨ２と、第３の電力閾値ＰＯＵＴ＿ＴＨ３との間にある場合には（出力電流基準信号ＩＯＵＴ＿ＲＥＦが、第２の電流閾値ＩＯＵＴ＿ＴＨ２と、第３の電流閾値ＩＯＵＴ＿ＴＨ３との間にあれば）、２つの（Ｋ＝２）変換器セルが、非アクティブである、というように続く。隣接した電力閾値間の差異、および隣接した電流閾値間の差異はそれぞれ、実質的に同じであり得るか、または異なり得る。
【０１５２】
図４３は、非アクティブ化される変換器セルの数Ｋを設定し、一度に非アクティブ化されるセルを識別する方法の一実施形態を図示する。図４３を参照すると、この方法は、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて、非アクティブモードで動作させるセルの数Ｋを設定するステップ（１００１）を含む。出力電流基準信号ＩＯＵＴ＿ＲＥＦは、第２の電力変換器２０の所望の出力電流ＩＯＵＴを表す。一実施形態によれば、Ｋは、図４０に示されるようなグラフに従って、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて設定される。
【０１５３】
図４３を参照すると、この方法は、入力電圧（ＤＣリンク電圧）が現在最も低いＫ個の変換器セルを識別するステップ（１００２）をさらに含む。そのような識別は、変換器セル２１〜２Ｎ３のＤＣリンク電圧１１１〜１１Ｎ２の電圧レベルに基づいてそれらを分類するステップと、ＤＣリンク電圧レベルが最も低いＫ個の変換器セルを選択するステップと、を含んでもよい。これらＫ個の識別された変換器セルを非アクティブモードで動作させ、残り全部の変換器セルをアクティブモードで動作させる（１００３）。ＤＣリンク電圧が最も低い変換器セルを、非アクティブモードで動作させることによって、したがって、ＤＣリンク電圧が最も高い残り全部のＮ３−Ｋ個の変換器セルを、アクティブモードで動作させることによって、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２（例えば、図１を参照）が、差異が大きくなり過ぎるのを防ぐことができる。図４３を参照すると、変換器セルの数Ｋを設定するステップ（１００１）と、ＤＣリンク電圧が最も低いこれらＫ個のセルを識別するステップ（１００２）と、識別されたＫ個のセルを非アクティブモードで動作させるステップ（１００３）と、が繰り返される。これらのプロセスステップ１００１〜１００３の繰り返しは、時間に基づいてもよいし、イベントの発生に基づいてもよい。時間に基づいたこれらのプロセスステップ１００１〜１００３の繰り返しは、規則的にこれらのステップ１００１〜１００３を繰り返すことを含んでもよい。一実施形態によれば、プロセスステップ１００１〜１００３が繰り返される周波数は、スイッチング周波数の０．１倍未満、またさらには０．０１倍未満である。一実施形態によれば、プロセスステップ１００１〜１００３が繰り返される周波数は、５００Ｈｚ以下である。
【０１５４】
イベントの発生に基づいたこれらのプロセスステップ１００１〜１００３の繰り返しは、所定のイベントが発生するたびにこれらのステップ１００１〜１００３を繰り返すことを含んでもよい。それらのイベントの例としては、１つのＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が、所定の第１の電圧閾値未満に低下すること、および１つのＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が、第１の閾値よりも高い所定の第２の電圧閾値を上回るまで上昇することなどが含まれるが、これらに限定されない。別の実施形態によれば、出力部の負荷によって得られた電力が測定され、負荷Ｚの電力消費量の著しい変化が検出される場合に、プロセスステップ１００１〜１００３が繰り返される。
【０１５５】
一実施形態によれば、少なくとも１つの変換器セルが非アクティブである継続期間は、アクティブモードの変換器セルの１駆動サイクル期間よりもはるかに長い。一実施形態によれば、少なくとも１つの変換器セルが非アクティブである継続期間は、駆動サイクル周期の少なくとも１０倍である。上記を参照すると、駆動サイクル周期Ｔｐは、アクティブモードにおけるスイッチング周波数ｆｐの逆数である。
【０１５６】
上記の説明を参照すると、第２の電力変換器２０は、個々の変換器セル２１〜２Ｎ３の動作を制御するように構成されたメインコントローラ３を含む。図４４は、少なくとも１つの変換器セルを非アクティブモードで動作させるように構成されたコントローラ３の一実施形態を示す。図４４に示されるコントローラ３は、図３３に示され、その仕様が参照されるコントローラ３に基づいているが、図４４に示されるコントローラ３が、セルのアクティブ化／非アクティブ化コントローラ３２を追加で含む点で、図３３に示されるコントローラとは異なっている。セルのアクティブ化／非アクティブ化コントローラ３２は、出力電圧コントローラ３１から出力電流基準信号ＩＯＵＴ＿ＲＥＦを受け取る。この出力電圧コントローラ３１は、出力電流ＩＯＵＴが制御の対象となる場合には、省略されてもよい。セルのアクティブ化／非アクティブ化コントローラ３２の動作は、図４３を参照して説明した方法に基づく。アクティブ化／非アクティブ化コントローラ３２は、個々の変換器セルをアクティブ化／非アクティブ化する。すなわち、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて、コントローラ３２は、非アクティブ化されことになる変換器セルの数Ｋを設定し、個々の変換器セル２１〜２Ｎ３のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２に基づいて、非アクティブ化されることになるセルを選択する。ＤＣリンク電圧が最も低い変換器セル２１〜２Ｎを識別するために、コントローラ３２は、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ３を表すＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ３＿Ｍを受け取る。これらの電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ３＿Ｍを、（図面には示されない）従来の電圧測定回路を使用して、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ３から得てもよい。
【０１５７】
図４４を参照すると、セルのアクティブ化／非アクティブ化コントローラ３２は、電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。これらの基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦは、個々の変換器セル２１〜２Ｎの出力電流Ｉ２１〜Ｉ２Ｎ３の所望の電流レベルを表す。セルのアクティブ化／非アクティブ化コントローラ３２は、個々の基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦの合計が出力電流基準信号に一致するように、個々の基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。
すなわち、
【数１４】
2016059264.tif 000016
である。
【０１５８】
このように、変換電力は出力電力基準信号ＰＯＵＴ＿ＲＥＦにのみ、および出力電流基準信号ＩＯＵＴ＿ＲＥＦにのみ、それぞれ依存する。したがって、位相制限モードでマルチセル変換器２０を動作させることに起因して、変換電力が実質的に変化することはない。変換電力は、第２の変換器２０が、ＤＣリンクコンデンサおよび第１の電力変換器１０からそれぞれ受け取る入力電力、ならびに負荷に供給される出力電力、のうちの１つである。非アクティブ化された変換器セルの出力電力をゼロに設定するために、非アクティブ化されることになる少なくとも１つの変換器セルの電流基準信号は、セルのアクティブ化／非アクティブ化コントローラ３２によってゼロに設定される。
【０１５９】
一実施形態によれば、セルのアクティブ化／非アクティブ化コントローラ３２は、アクティブな変換器セルの電流基準信号が実質的に等しいように、これらの基準信号を生成するように構成され、これにより、アクティブな変換器セルが同じ出力電流を実質的に供給する。しかしながら、これは単なる一例である。さらなる実施形態によれば、セルのアクティブ化／非アクティブ化コントローラ３２は、アクティブな変換器セルの個々の基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦが異なるように、これらの基準信号を生成するように構成される。一実施形態によれば、セルのアクティブ化／非アクティブ化コントローラ３２は、１つの変換器セルの電流基準信号が、それぞれの変換器セルのＤＣリンク電圧に依存しているように、アクティブな変換器セルの電流基準信号を生成する。関連付けられたＤＣリンクコンデンサのＤＣリンク電圧が上昇するにつれて電流基準信号が増加しているように、電流基準信号を生成してもよい。この実施形態では、ＤＣリンク電圧が高いアクティブな変換器セルが、ＤＣリンク電圧が低い残り全部のアクティブな変換器セルよりも多くの出力電流を供給する。
【０１６０】
別の実施形態によれば、セルのアクティブ化／非アクティブ化コントローラ３２は、アクティブな変換器セルが高効率の範囲で動作するように、効率曲線に従って、これらの変換器セルの基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。高効率の範囲とは、例えば、効率が、最高効率の少なくとも６０％または少なくとも７５％である範囲である。以下の説明を参照すると、個々の変換器セルは、異なる電流で最高効率または高効率の範囲があってもよい。この場合、位相制限に加えて、異なる電流でアクティブなセルを動作させて、電力変換器２０の総効率の向上に役立ててもよい。
【０１６１】
なお、図４４および他の図面に示されるコントローラ３、および他の図面に示されるコントローラ４、５、６のような、図面に示されるコントローラそれぞれのブロック図は、それぞれのコントローラの実施態様を図示するためというよりも、単にそれぞれのコントローラの機能を図示するためのものであることに留意されたい。個々の機能ブロックを、コントローラを実施するのに適切な従来の技術を使用して実施してもよい。具体的には、コントローラ３の機能ブロックを、アナログ回路、デジタル回路として実施してもよいし、コントローラ３の機能を実施するために、特定のソフトウェアが実行されるマイクロコントローラのようなハードウェアおよびソフトウェアを使用して実施してもよい。
【０１６２】
図４１Ａ〜図４４を参照して上記で説明したような、アクティブモードまたは非アクティブモードでマルチセル電力変換器の変換器セルを動作させることは、第２の電力変換器２０内の変換器セルに限定されない。電力変換回路を効率的に動作させるために、変換器セルをそのようにアクティブ化または非アクティブ化することを、（個々の変換器セルのセル入力部が並列に接続された）ＩＰトポロジーを有する第１の電力変換器１０内の変換器セル１１〜１Ｎ１に適用してもまたよい。これについて、図４５Ａ〜図４９を参照して、以下に説明する。
【０１６３】
図４５Ａおよび図４５Ｂは、第１の電力変換器１０の変換器セル１１〜１Ｎ１が、アクティブモードまたは非アクティブモードでどのように動作し得るかを図示するタイミング図を示す。図４５Ａに示される実施形態では、変換器セル１１〜１Ｎ１のうちの１つだけが、一度に非アクティブ化されており、図４５Ｂに示される実施形態では、変換器セル１１〜１Ｎ１のうちの２つが一度に非アクティブ化されている。全体として、Ｎ１−１個までの変換器セル１１〜１Ｎ１が、一度に非アクティブ化させてもよい。第１の電力変換回路１０の変換器セル１１〜１Ｎ１をアクティブ化および非アクティブ化することは、第２の電力変換器２０の変換器セルをアクティブ化および非アクティブ化することに類似している。異なる点として、第１の電力変換器１０では、少なくとも１つの変換器セルが、入力電力基準信号ＰＩＮ＿ＲＥＦに基づいて、アクティブ化または非アクティブ化される。入力電力基準信号ＰＩＮ＿ＲＥＦは、第１の変換器１０が受け取ることになる入力電力ＰＩＮの所望の電力レベルを規定する。入力電圧ＶＩＮが、実質的に一定である場合には、入力電流ＩＩＮ＿ＲＥＦは、入力電力ＰＩＮの所望の電力レベルのための測度である。入力電力基準信号ＰＩＮ＿ＲＥＦの代わりに、入力電力ＰＩＮの瞬間レベルを、また入力電流基準信号ＩＩＮ＿ＲＥＦの代わりに、入力電流ＩＩＮの瞬間レベルを使用してもよい。
【０１６４】
図４６を参照すると、一度に非アクティブ化される変換器セルの数Ｋは、入力電力基準信号ＰＩＮ＿ＲＥＦまたは入力電流基準信号ＩＩＮ＿ＲＥＦが減少するにつれて増加してもよい。入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベルを表す。図４６を参照すると、入力電力基準信号ＰＩＮ＿ＲＥＦが、第１の閾値ＰＩＮ＿ＴＨ未満に低下する場合、または入力電流基準信号ＩＩＮ＿ＲＥＦが、第１の電流閾値ＩＩＮ＿ＴＨ１未満に低下する場合には、１つの（Ｋ＝１）変換器セルを非アクティブ化してもよい。また入力電力基準信号ＰＩＮ＿ＲＥＦまたは入力電流基準信号ＩＩＮ＿ＲＥＦがそれぞれ、第２の閾値ＰＩＮ＿ＴＨ２、ＩＩＮ＿ＴＨ２未満に低下する場合には、２つの（Ｋ＝２）変換器セルを非アクティブ化してもよい。さらに、入力電力基準信号ＰＩＮ＿ＲＥＦおよび入力電流基準信号ＩＩＮ＿ＲＥＦがそれぞれ、第３の閾値ＰＩＮ＿ＴＨ３、ＩＩＮ＿ＴＨ３未満に低下する場合には、３つの（Ｋ＝３）変換器セルが非アクティブ化される。
【０１６５】
前述した実施形態では、４つの変換器セル１１〜１Ｎ１（Ｎ１＝４）が存在している。しかしながら、これは単なる一例である。並列に接続される変換器セルの数Ｎ１は、Ｎ１＝４に限定されない。全体として、２つまたはそれ以上の変換器セルが並列に接続される。
【０１６６】
図４７は、変換器セル１１〜１Ｎ１のうちの少なくとも１つを非アクティブ化する方法の一実施形態を図示する。この方法は、非アクティブモードで動作することになる変換器セルの数Ｋを設定するステップ（１０１１）を含む。図４７に示される方法は、入力電流基準信号ＩＩＮ＿ＲＥＦを使用して、所望の入力電力を検出し、Ｋを設定する。しかしながら、瞬間入力電力または所望の入力電力を表す任意の他の信号も、同様に使用してもよい。数Ｋを設定するステップを、図４６に示されるグラフに従って実行してもよい。この方法は、出力電圧（ＤＣリンク電圧）が最も高いＫ個のセルを識別するステップ（１０１２）と、それらＫ個の識別されたセルを非アクティブモードで動作させ、かつ、残り全部のセルをアクティブモードで動作させるステップ（１０１３）と、をさらに含む。数Ｋを設定するステップと、出力電圧が最も高いＫ個のセルを識別するステップと、識別されたＫ個のセルを非アクティブモードで動作させるステップと、を含むプロセスステップ１０１１〜１０１３を、周期的に（時間に基づいて）、またはイベントの発生に基づいて繰り返すことができる。一実施形態によれば、イベントの発生に基づいたこれらのプロセスステップ１０１１〜１０１３の繰り返しは、複数の変換器セル１１〜１Ｎのうちの１つの、１つのＤＣリンク電圧Ｖ２１〜Ｖ２Ｎの電圧レベルが、所定の第１の閾値レベルを上回って上昇すると、または複数のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎのうちの１つの電圧レベルが、第１の閾値よりも低い、  所定の第２の閾値未満に低下すると、プロセスステップ１０１１〜１０１３を繰り返すことを含んでもよい。
【０１６７】
図４８は、個々の変換器セル１１〜１Ｎ１をアクティブ化または非アクティブ化するように構成されたメインコントローラ６の一実施形態のブロック図を示す。このメインコントローラ６は、図３９に示され、（その仕様が参照される）メインコントローラ６に基づいているが、図４８に示されるメインコントローラ６が、セルのアクティブ化／非アクティブ化コントローラ６２を追加で含む点で、図３９に示されるメインコントローラ６とは異なっている。セルのアクティブ化／非アクティブ化コントローラ６２は、入力電圧コントローラ６１（入力電流が制御されることになっている場合、それは省略されてもよい）から入力電流基準信号ＩＩＮ＿ＲＥＦを受け取り、個々の変換器セル１１〜１Ｎ１に対する入力電流基準信号Ｉ０１＿ＲＥＦ、Ｉ０２＿ＲＥＦ、Ｉ０３＿ＲＥＦ、Ｉ０Ｎ１＿ＲＥＦを生成する。これらの入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦは、個々の変換器セル１１〜１Ｎによって受け取られ、上記で説明したように、個々の変換器セル１１〜１Ｎは、これらの基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦに基づいて、自身の入力電流Ｉ０１〜Ｉ０Ｎ１を制御するように構成される。
【０１６８】
セルのアクティブ化／非アクティブ化コントローラ６２は、非アクティブ化されることになる少なくとも１つの変換器セルの基準電流を、ゼロに設定するように構成される。一実施形態によれば、アクティブ化されることになる（アクティブモードで動作する）変換器セルの入力電流基準信号のレベルは等しい。別の実施形態によれば、セルのアクティブ化／非アクティブ化コントローラ６２は、異なる電流レベルでアクティブ化された変換器セルの入力電流基準信号を生成するように構成される。例えば、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が比較的高い変換器セル１１〜１Ｎ１のＤＣリンクコンデンサを緩速充電するために、ＤＣリンク電圧が上昇するにつれて基準信号が減少するように、セルのアクティブ化／非アクティブ化コントローラ６２は、ＤＣリンク電圧に基づいてアクティブな変換器セルの信号レベルを生成する。
【０１６９】
別の実施形態によれば、アクティブ化／非アクティブ化コントローラ３２は、アクティブな変換器セルの効率曲線に基づいて、アクティブな変換器セルが高効率の範囲で動作するように、これらの変換器セルの電流基準信号を生成するように構成される。高効率の範囲とは、例えば、効率が、最高効率の少なくとも６０％または少なくとも７５％である範囲である。
【０１７０】
しかしながら、いずれの場合も、基準信号の合計は、入力電流基準信号ＩＩＮ＿ＲＥＦに一致する。すなわち、
【数１５】
2016059264.tif 000017
である。
【０１７１】
したがって、入力電力は、入力電力基準信号ＰＩＮ＿ＲＥＦまたは入力電流基準信号にのみ、それぞれ依存する。したがって、位相制限モードでマルチセル変換器１０を動作させることに起因して、変換電力が実質的に変化することはない。変換電力は、第１の変換器１０が入力部で受け取る入力電力であり、ＤＣリンクコンデンサおよび第２の変換器にそれぞれ供給される力電力である。
【０１７２】
入力電流基準信号ＩＩＮ＿ＲＥＦに基づいた、第１の電力変換器１０の変換器セル１１〜１Ｎのアクティブ化／非アクティブ化を、特に、入力電圧ＶＩＮとしてＤＣ電圧を受け取る電力変換回路で使用してもよい。
【０１７３】
しかしながら、ＩＰトポロジーまたはＯＰのトポロジーを有する電力変換器内の変換器セルのアクティブ化／非アクティブ化は、ＤＣ電圧を受け取る電力変換器、またはＤＣ電圧を生成する電力変換器に限定されない。変換器セルのそのようなアクティブ化または非アクティブ化を、図２９に示されるタイプのマルチセル変換器で使用してもまたよい。図２９に示されるタイプのマルチセル変換器は、セル入力部が並列に接続された複数の変換器セル１１〜１Ｎ１であって、ＰＦＣ性能を有し、周期的な入力電圧ＶＩＮを受け取る複数の変換器セル１１〜１Ｎ１を含む。図５０および図５３を参照して以下にさらに詳細に説明するように、そのような電力変換器内の入力電力ＰＩＮは、入力電圧ＶＩＮの周波数の２倍の周波数で周期的にで変化する。入力電圧ＶＩＮの瞬間レベルがゼロであるとき、入力電力はゼロであり、入力電圧ＶＩＮが最大に達するまで、入力電圧のレベルが上昇するにつれて、上昇する。入力電圧が最大（またはマイナス半波では最小）に達した後、入力電圧が再びゼロに達するまで、入力電力は減少する。一実施形態によれば、アクティブ化された変換器セルの数が、１つの半波内で、入力電圧ＶＩＮおよび／または入力電流が増加するにつれて増加するように、そして、入力電圧ＶＩＮおよび／または入力電流が減少するにつれて減少するように、変換器セル２１〜２Ｎ１を、入力電圧ＶＩＮのレベルおよび入力電流ＩＩＮのレベルのうちの少なくとも１つに基づいて、アクティブ化させたり非アクティブ化させたりする。変換器セルが１つの半波内でアクティブ化されたり非アクティブ化されたりする順序は変わってもよい。これにより、ＤＣリンクコンデンサ１１１〜１１Ｎ２が、均等に充電される。コントローラ（図２９では図示せず）は、入力電圧ＶＩＮおよび入力電流ＩＩＮのうちの少なくとも１つに基づいて、個々の変換器セル１１〜１Ｎ１をアクティブ化させたり非アクティブ化させたりしてもよい。
【０１７４】
同様に、図３７に示されるタイプの、セル出力部が並列に接続された複数の変換器セル２１〜２Ｎ３を含むマルチセル変換器であって、ＰＦＣ性能を有し、周期的な出力電圧ＶＯＵＴを受け取るマルチセル変換器では、アクティブ化された変換器セルの数が、１つの半波内で、出力電圧ＶＯＵＴおよび／または出力電流ＩＯＵＴが増加するにつれて増加するように、そして、出力電圧ＶＯＵＴおよび／または出力電流ＩＯＵＴが減少するにつれて減少するように、変換器セル２１〜２Ｎ３は、出力電圧ＶＯＵＴのレベルおよび出力電流ＩＯＵＴのレベルのうちの少なくとも１つに基づいて、アクティブ化されたり非アクティブ化されたりしてもよい。図４９は、別の実施形態によるメインコントローラ６を示す。この実施形態では、入力電圧コントローラ６１の代わりに、メインコントローラ６が、全ＤＣリンク電圧Ｖ２ＴＯＴと、所望のＤＣリンク電圧との間の差異に基づいて、入力電流基準信号ＩＩＮ＿ＲＥＦを生成するように構成されたＤＣリンク電圧コントローラ６０を含む。
【０１７５】
低負荷条件下でマルチセル電力変換器の効率を向上させる別の方法は、平均変換電力が交互に替わるように、マルチセル電力変換器を間欠的に動作させることである。一実施形態によれば、マルチセル電力変換器は、これまで説明したＰＦＣ機能を有するＩＳ、ＯＳ、ＩＰまたはＯＰ電力変換器のうちの１つのような、ＰＦＣ機能を有するＩＳ、ＯＳ、ＩＰまたはＯＰ電力変換器のうちの１つである。間欠動作モードでそのような電力変換器を動作させることについて、図５０〜図５３を参照して説明する。別の実施形態によれば、マルチセル変換器は、直流電圧を受け取るかまたは供給するように構成されたＩＳ、ＯＳ、ＩＰまたはＯＰ電力変換器のうちの１つである。間欠動作モードでそのような電力変換器を動作させることについて、図５４〜図５９を参照して説明する。
【０１７６】
全体として、ＰＦＣ性能を有するＩＳ、ＯＳ、ＩＰまたはＯＰ変換器では、入力電圧および入力電流が周期的に変化するにつれて、変換電力が周期的に変化する。例えば、ＩＳ変換器またはＩＰ変換器内の入力電圧ＶＩＮ（もしくはＯＳ変換器またはＯＰ変換器内の出力電圧ＶＯＵＴ）が正弦電圧であり、入力電流ＩＩＮ（出力電流ＩＯＵＴ）が正弦波形を有する場合には、変換電力は、正弦二乗波形を有し、正弦電圧の周波数の２倍の周波数を有する。変換された電力は、ＩＳまたはＩＰの変換器内の入力部ＩＮ１、ＩＮ２で受け取られる入力電力であり、ＯＳまたはＯＰ変換器内の出力部ＯＵＴ１、ＯＵＴ２で供給される出力電力ＰＯＵＴである。通常モード（非間欠モード）では、変換電力の平均電力レベルおよびピーク電力レベルは、変換されることになる電力にのみ依存する。この変換されることになる電力は、入力電流基準信号ＩＩＮ＿ＲＥＦおよび出力電流基準信号ＩＯＵＴ＿ＲＥＦによってそれぞれ規定されてもよい。
【０１７７】
間欠モードでは、平均電力レベルおよびピーク電力レベルが交互に替わる。これについて、図５０を参照して説明する。図５０は、ＩＳ電力変換器の入力電圧ＶＩＮの波形、またはＯＳ電力変換器の出力電圧ＶＯＵＴの波形を概略的に図示している。図５０に示される電圧は、正弦電圧である。しかしながら、以下に説明する動作方法は、整流正弦電圧に同様に当てはまる。図５０はさらに、入力電流ＩＩＮ、および出力電流ＩＯＵＴをそれぞれ図示し、入力電力ＰＩＮおよび出力電力ＰＯＵＴをそれぞれ図示する。
【０１７８】
図５０に示される実施形態では、電力変換器は、入力電圧ＶＩＮまたは出力電圧ＶＯＵＴのそれぞれのマイナス半波の間にのみ、電力を変換する。これらのマイナス半波の間、電流ＩＩＮ、ＩＯＵＴの波形は、電圧ＶＩＮ、ＶＯＵＴの波形に従う。すなわち、電流ＩＩＮ／ＩＯＵＴは、ＶＩＮ／ＶＯＵＴと実質的に位相が同期しており、電流レベルは、電圧ＶＩＮ／ＶＯＵＴの電圧レベルに実質的に比例している。電力ＰＩＮ、ＰＯＵＴは、マイナスの半サイクルの間、正弦二乗波形を有する。図５０は、マイナス半波の間の平均電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧをさらに図示する。
【０１７９】
図５０に示される実施形態では、電流ＩＩＮ、ＩＯＵＴ、およびしたがって平均電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧが、プラス半波においてゼロであるように、マルチセル変換器を動作させる。しかしながら、これは単なる一例である。全体として、間欠動作モードでマルチセル変換器を動作させることは、平均電力レベルが異なるレベル間で交互に替わるように、マルチセル変換器を動作させることを意味し、これらのレベルのうちの一方が、これらのレベルのもう一方の８０％未満、５０％未満またさらには３０％未満である。「平均電力レベル（ａｖｅｒａｇｅ  ｐｏｗｅｒ  ｌｅｖｅｌ）」は、１つの半周期期間、すなわち、電圧ＶＩＮ／ＶＯＵＴの、２つの時間的に順次の（連続した）ゼロ交差間の期間の平均電力レベルである。このことは、正弦電圧および整流正弦電圧に当てはまる。正弦電圧では、ゼロ交差は、電圧レベルがゼロである時、すなわち、電圧がプラスレベルからマイナスレベルに、およびその逆に変わる時である。整流正弦電圧では、ゼロ交差は、電圧レベルが再び上昇する前に、電圧がゼロまたはゼロ付近になる時である。
【０１８０】
図５０に示される実施形態では、平均電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧは、平均電力レベルの変化の周波数が電圧ＶＩＮ、ＶＯＵＴの周波数の２倍であるように、すべての半波を変化させる。しかしながら、これは単なる一例である。１半波おき（すべてのプラス半波）においてのみ平均電力を減らす代わりに、再び平均電力レベルが高くなる１つの半波の前に、平均電力のレベルが低く下げられた半波が２つまたはそれ以上存在してもよい。２つまたはそれ以上の後続の半波に関してレベルを高くして、次に、１つ、２つまたはそれ以上の後続の半波に関して低いレベルに変えることもまた可能である。いずれにせよ、間欠モードでは、平均電力レベルは異なるレベル間で交互に替わる。平均電力がその間で交互に替わる平均電力レベルは、変化してもよい。すなわち、例えば、平均電力が低いレベルの状態である第１の時間と、第１の時間の後の第２の時間との間で、低いレベルが変わってもよい。
【０１８１】
図５１は、間欠動作機能を有するＩＳ電力変換器の、メインコントローラ４の一実施形態を示す。図５１に示されるメインコントローラ４は、図１３に示され、（その記述が参照される）メインコントローラ４に基づいているが、図５１に示されるメインコントローラ４が、入力基準電流コントローラ４１と変調指数コントローラ４２との間に、間欠動作コントローラを追加で含む点で、図１３に示されるメインコントローラ４とは異なっている。間欠動作コントローラ４３は、入力基準電流コントローラ４１から入力電流基準信号ＩＩＮ＿ＲＥＦを受け取り、変更された入力電流基準信号ＩＩＮ＿ＲＥＦを変調指数コントローラ４２に供給するように構成される。一実施形態によれば、間欠動作コントローラ４３は、電圧ＶＩＮ／ＶＯＵＴの、ある特定の半波の間、変更された入力電流基準信号ＩＩＮ＿ＲＥＦ’が入力電流基準信号ＩＩＮ＿ＲＥＦに一致するように、かつ、電圧ＶＩＮ／ＶＯＵＴの、ある特定の半波の間、変更された入力電流基準信号ＩＩＮ＿ＲＥＦ’の振幅が小さくなるように、例えばゼロであるように、変更された入力電流基準信号ＩＩＮ＿ＲＥＦを生成するように構成される。図５１に示される実施形態では、間欠動作コントローラ４３は、電圧ＶＩＮ／ＶＯＵＴのマイナス半波の間、入力電流基準信号ＩＩＮ＿ＲＥＦを変調指数コントローラ４２に転送し、電圧ＶＩＮ／ＶＯＵＴのプラス半波の間、変更された入力電流基準信号ＩＩＮ＿ＲＥＦ’をゼロに設定する。変更された入力電流基準信号ＩＩＮ＿ＲＥＦ’がゼロである期間の間、電力変換器の入力電流ＩＩＮがゼロであるように、変調指数コントローラ４２が、変調指数ｍを生成する。この期間中、マルチセル電力変換器が入力電流を受け取る期間が存在するように、個々の変換器セルを依然としてクロック方式で動作させてもよい。しかしながら、変更された入力電流基準信号ＩＩＮ＿ＲＥＦ’がゼロである期間の間、平均入力電流がゼロであるように、入力電流がマイナスである期間（マルチセル電力変換器が電源に電流を供給する期間）もまた存在する。
【０１８２】
変更された入力電流基準信号ＩＩＮ＿ＲＥＦ’がゼロである期間中、マルチセル電力変換器は、これまで説明したようなセル入力電圧Ｖ１１〜Ｖ１Ｎ１を依然として生成してもよい。特に、平均入力電流がゼロであるべき期間では、メイン変換器は、１駆動サイクル中に１つの変換器セルだけをクロック方式で動作させてもよい。これについて、図２７に示されるタイミング図を参照して説明する。図２７を参照すると、全セル入力電圧Ｖ１ＴＯＴは、変調指数ｍの範囲に関連付けられた２つの電圧レベル間で切り換わる。図２７に示される実施形態では、全セル入力電圧Ｖ１ＴＯＴは、変調指数が０〜０．２５の間にある場合に、ゼロとＶ２ＴＯＴ／Ｎ１との間で切り換わり、変調指数が０．２５〜０．５の間にある場合に、Ｖ２ＴＯＴ／Ｎ１とＶ２ＴＯＴ／３との間で切り換わる。
【０１８３】
一実施形態によれば、全セル入力電圧Ｖ１ＴＯＴを、図２７に示される実施形態の２つの別個の電圧レベル間（例えば、Ｖ２ＴＯＴ／Ｎ１とＶ２ＴＯＴ／３との間）で切り換え、かつ、残り全部の変換器セルを静的に動作させるために、ただ１つの変換器セルだけをスイッチモードで動作させるように、マルチセル電力変換器を動作させる。「残り全部の変換器セルを静的に動作させる（Ｔｏ  ｓｔａｔｉｃａｌｌｙ  ｏｐｅｒａｔｅ  ｔｈｅ  ｏｔｈｅｒ  ｃｏｎｖｅｒｔｅｒ  ｃｅｌｌｓ）」とは、変調指数がある一定のレベルに達したときに、１つの変換器セルがオフ状態に切り換わり、変調指数が再び、このある一定のレベル未満に低下するまで、このオフ状態にとどまることを意味する。例えば、図２７に示される実施形態で変調指数が０．２５に達したときに、Ｖ２ＴＯＴ／Ｎ１の１つの配分を全セル入力電圧Ｖ１ＴＯＴに供給するために、１つの変換器セルをオフに切り換えてもよい。そして変調指数が０．２５未満に低下するまで、オフ状態にとどまる。ただ１つの変換器セルだけをスイッチモードで動作させ、残り全部の変換器セルを「静的に（ｓｔａｔｉｃａｌｌｙ）」動作させるこの動作モードを、以下では、ブロックモードと呼ぶことにする。オフ状態で静的に動作させる変換器セルの数は、入力電圧の電圧レベルが上昇するにつれて増加する。すなわち、入力電圧ＶＩＮの電圧レベルに基づいて、変換器セルを、ＰＷＭモード、オンモード、およびオフモードのうちの１つで動作させる。一実施形態によれば、ただ１つの変換器セルだけを、オン時にＰＷＭモードで動作させる。
【０１８４】
図５０に示される実施形態では、マルチセル電力変換器によって受領／供給される平均電力は、マイナス半波の間はゼロであり、プラス半波ではゼロ以外である。この実施形態では、マイナス半波の間に供給される平均電力は、マルチセル変換器を連続的に（間欠的でなく）動作させたと仮定した場合に、受領／供給されるであろう平均電力の倍（２倍）である。しかしながら、図４０を参照して説明しように、マルチセル電力変換器の変換器セルの効率は、個々の変換器セルによって変換された電力が減少するにつれて低下し得る。マルチセル変換器を間欠的に動作させることにより、すなわち、（図５０に示される実施形態のマイナス半波のような）ある一定期間の間、高電力でマルチセル電力変換器を動作させることにより、マルチセル電力変換器の効率を向上させてもよい。
【０１８５】
一実施形態によれば、間欠動作コントローラ４３は、１つの半波の間に受け取られた平均入力電力を算出し、この算出に基づいて、マルチセル電力変換器を間欠動作モードで動作させるべきか、または通常モードで動作させるべきかを決定する。通常モードでは、間欠動作コントローラ４３は、入力電流基準信号ＩＩＮ＿ＲＥＦを変調指数コントローラ４２に送信する。間欠動作では、入力電力がゼロである期間と、入力電力がゼロ以外である期間との間の比率（この比率は、図５０に示される実施形態では１：１である）が、算出された電力に基づいて算出される。図５１を参照すると、電圧ＶＩＮ／ＶＯＵＴの１つの半波の間の平均入力電力を算出するために、間欠動作コントローラは、入力電圧信号ＶＩＮ＿Ｍおよび入力電流信号ＩＩＮ＿Ｍを受け取ってもよい。
【０１８６】
図５２は、間欠動作機能を有するＯＳ  マルチセル電力変換器内の、メインコントローラ５の一実施形態を示す。このメインコントローラ５は、図３５に示され、その仕様が参照されるメインコントローラ５に基づいているが、図５２に示されるメインコントローラ５が、出力基準電流コントローラ５１と変調指数コントローラ５２との間に、間欠動作コントローラ５３を含む点で、図３５に示されるメインコントローラ５とは異なっている。この間欠動作コントローラ５３は、出力基準電流コントローラから出力電流基準信号ＩＯＵＴ＿ＲＥＦを受け取り、変更された出力電流基準信号ＩＯＵＴ＿ＲＥＦ’を変調指数コントローラ５２に供給するように構成される。図５２に示されるメインコントローラ５の動作は、図５１に示されるメインコントローラ４の動作に相当し得る。異なる点として、図５２に示されるメインコントローラ５は、入力電圧信号ＶＩＮ＿Ｍおよび入力電流信号ＩＩＮ＿Ｍではなく、出力電流信号ＩＯＵＴ＿Ｍの出力電圧信号ＶＯＵＴ＿Ｍを処理する。しかしながら、ＩＳ電力変換器の入力電圧ＶＩＮおよび入力電流ＩＩＮに関して説明したことは、ＯＳ電力変換器の出力電圧ＶＯＵＴおよび出力電流ＩＯＵＴに同様に当てはまる。
【０１８７】
間欠動作モードでマルチセル電力変換器を動作させることは、ＩＳトポロジーまたはＯＳトポロジーを有するマルチセル電力変換器に限定されない。図５０〜図５２を参照してこれまで説明した間欠動作モードを、図２９に示されるタイプのＩＰ電力変換器、および図３７に示されるタイプのＯＰ電力変換器で同様に使用してもよい。図５３は、そのようなＩＰトポロジーおよびＯＰトポロジーのうちの１つを有するマルチセル変換器の、入力電圧ＶＩＮおよび出力電力ＰＯＵＴのタイミング図、１つの変換器セルのセル入力電流Ｉ０ｉおよびセル出力電流Ｉ２ｉのタイミング図、ならびに入力電力ＰＩＮおよび出力電圧ＶＯＵＴのタイミング図をそれぞれ示す。これらの並列接続された変換器セルをそれぞれ、前述したような間欠動作モードで動作させてもよい。間欠モードでは、１つの変換器セルによって変換される平均電力は、高い方のレベルと低い方のレベルとの間で交互に替わる。この場合、低い方のレベルは、第１のレベルの８０％未満、５０％未満またはさらには３０％未満であってもよい。これらの変換器セルのセル変換部は、図５１に示されたメイン変換器４および図５２に示されたメイン変換器５にそれぞれ相当し得るが、異なる点として、１つのコントローラが、全ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦおよびＤＣリンク電圧Ｖ１＿Ｍ〜Ｖ１Ｎ２＿Ｍのそれぞれを処理するのではなく、それぞれの変換器セルのＤＣリンク電圧基準信号、およびＤＣリンク電圧信号だけを処理する。
【０１８８】
一実施形態によれば、変換器セルが並列に接続された電力変換器の間欠動作モードでは、低い方のレベルで動作する変換器セルの数は、各半波で同じである。個々の変換器セルの第１の平均電力レベルが同じであり、個々の変換器セルの低い方の平均電力レベルが同じであるならば、（個々の変換器セルの平均電力レベルの合計である）全平均電力レベルは、各半波において実質的に同じである。この場合、間欠モードで個々の変換器セルを動作させることに起因して、マルチセル変換器の平均電力レベルが変化することはない。
【０１８９】
一実施形態によれば、変換器セルが並列に接続された電力変換器内の各変換器セルを、間欠モードで動作させ、変換器セルが自身の平均電力レベルを同時に変えるように、変換器セルを同期させる。この場合、マルチセル変換器の平均電力レベルが変化する。これは、図５３に示される。図５３では、平均変換電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧが変化するように描かれている。一実施形態によれば、少なくとも１つの変換器セルを間欠モードで動作させ、少なくとも１つの変換器セルを通常モードで動作させる。この場合、変換電力ＰＩＮ、ＰＯＵＴは、図５３に破線で示されるような波形であってもよい。
【０１９０】
図１および図４〜図７を参照して上記で説明した電力変換回路のうちの１つでは、第１の電力変換器１０が、ＩＳまたはＩＰトポロジーを有し、図５０〜図５３を参照して上記で説明したような、間欠動作モードで動作する場合には、ＤＣリンクコンデンサ１１１〜１１Ｎ２は、第２の電力変換器２０および負荷に切れ目のない電力潮流を供給するバッファとして作用する。第２の電力変換器２０をＯＳトポロジーおよびＯＰトポロジーのうちの１つを用いて実施する場合には、第１の電力変換器１０は、電源から電力を切れ目なく取り出し、ＤＣリンクコンデンサ１１１〜１１Ｎ２を充電してもよい。
【０１９１】
図５４は、図２９および図３８を参照してこれまで説明したトポロジーのうちの１つのような、ＩＰトポロジーまたはＯＰトポロジーを有するマルチセル電力変換器を、間欠モードで動作させる一実施形態を示す。図５４は、個々の変換器セルのアクティブ化の状態のタイミング図を示す。これらの変換器セルは、ＯＰ電力変換器では変換器セル２１〜２Ｎ３であり、ＩＰ電力変換器では変換器セル１１〜１Ｎ１である。図５４に示される実施形態によれば、電力変換器を間欠モードで動作させることは、変換器セルを１つだけ一度にアクティブ化することを含んでもよい。図５４に図示される期間では、第１の変換器セル２１および１１がそれぞれ、また第２の変換器セル２２および１２がそれぞれ、アクティブ化されている。ＴＯＰは、アクティブ化時間を表す。アクティブ化時間とは、それぞれの変換器セルがアクティブ化されている継続期間である。これらのアクティブ化時間は、図５４に示される実施形態では等しいように描かれている。しかしながら、これは単なる一例である。これらのアクティブ化時間は、異なるパラメータに依存して変化してもよい。これについて、以下にさらに詳細に説明する。図５４に示される実施形態では、変換器セル２１のアクティブ化時間と、変換器セル２２のアクティブ化時間との間に、期間が存在する。したがって、変換電力ＰＯＵＴ（ＰＩＮ）が交互に替わる。すなわち、変換電力の電力レベルが、高い方のレベルから低い方のレベルに変わるとき、および変換電力の電力レベルが、低い方のレベルから高い方のレベルに変わるときに、時間が存在している。高い方のレベルおよび低い方のレベルは、変化してもよい。しかしながら、高い方のレベルから低い方のレベルへと電力レベルの変化があるごとに、低い方のレベルは、高い方のレベルの８０％未満、５０％未満、またさらには３０％未満である。
【０１９２】
図５４に示される実施形態では、低い方のレベルはゼロである。すなわち、変換器セルのいずれもがアクティブでない時間が存在する。しかしながら、これは単なる一例である。少なくとも１つの他の変換器セルを間欠的に動作させている間に、１つまたはそれ以上の変換器セルをアクティブにさせることもまた可能である。この場合、低い方のレベルはゼロとは異なる。
【０１９３】
これまで説明した電力変換回路のうちの１つでは、第２の電力変換器２０を、間欠動作機能を有するＯＰ変換器として実施する場合には、出力コンデンサ３０が、負荷Ｚに切れ目のない電力潮流を供給してもよい。これは、図５５に概略的に図示されている。図５５は、電力変換回路の一区分を示す。図５５を参照すると、出力コンデンサは、出力ノードＯＵＴ１、ＯＵＴ２間に接続されてもよい。この出力コンデンサ３０に、ＯＰトポロジーを有する第２の電力変換器２０によって電力が間欠的に供給される。しかしながら、出力コンデンサ３０の充電保持性能によって、負荷Ｚは、出力部ＯＵＴ１、ＯＵＴ２で、電力変換回路から連続的に電力を取り出してもよい。
【０１９４】
図５６は、ＯＰトポロジーを有するマルチセル変換器を、間欠モードで動作させる方法の一実施形態を示す。図５６を参照すると、この方法は、出力電流基準信号ＩＯＵＴ＿ＲＥＦを評価するステップ（１０３１）を含む。出力電流基準信号は、マルチセル変換器の所望の出力電力を表すものである。出力電流基準信号の代わりに、出力電力を表す別の信号も、同様に使用してもよい。出力電流参照ＩＯＵＴ＿ＲＥＦを評価するステップは、出力電流基準信号ＩＯＵＴ＿ＲＥＦを、１つの変換器セルの最適出力電流信号ＩＯＵＴ＿ＯＰＴと比較するステップを含む。この最適出力電流信号は、変換器セルが最高効率を有するか、または変換器セルの効率が所定の効率レベル未満でないか、のいずれかである出力電流を表す。最適出力電流信号の代わりに、変換器セルが最高効率を有するか、または変換器セルの効率が規定の効率レベル未満でないか、のいずれかである出力電力を表す別の信号も、同様に使用してもよい。
【０１９５】
図５６を参照すると、出力電流基準信号ＩＯＵＴ＿ＲＥＦが、最適出力電流ＩＯＵＴ＿ＯＰＴ未満でない場合には、マルチセル変換器を非間欠モードで動作させる。このモードは、図５６では通常モード（１０３０）と呼ばれる。この通常モードは、位相制限を含んでもよい。これにより、図４０〜図４９を参照してこれまで説明したように、通常動作モードでは、変換器セルのうちのいくつかが非アクティブになり得る。しかしながら、通常動作モードでは、少なくとも１つの変換器セルが一度にアクティブであることで、変換器セルがそれぞれ、非アクティブな（非アクティブ化された）期間が存在しない。
【０１９６】
図５６を参照すると、出力電流基準信号ＩＯＵＴ＿ＲＥＦのレベルが、１つの変換器セルの最適出力電流信号ＩＯＵＴ＿ＯＰＴのレベル未満である場合には、マルチセル変換器は、間欠モードに入る。間欠モードでは、図５６に示されるように、動作継続期間ＴＯＰが算出される（１０３２）。次に、入力電圧が最も高い変換器セルが識別され、識別された変換器セルの基準電流が、算出された継続期間ＴＯＰに対してＩＯＵＴ＿ＯＰＴに設定され、残り全部の変換器セルの基準電流がゼロに設定される。一実施形態によれば、（出力電流基準信号のような）電力基準信号のレベルが低下すると、電力変換器は最初に位相制限モードに入り、（出力電流基準信号のような）電力基準信号がさらに低下すると、最終的に、間欠モードに入る。
【０１９７】
一実施形態によれば、個々の変換器セルは、実質的に同じ最適出力電流ＩＯＵＴ＿ＯＰＴを有するように設計される。別の実施形態によれば、個々の変換器セルは、異なる最適出力電流ＩＯＵＴ＿ＯＰＴを有するように設計される。この実施形態では、出力基準信号ＩＯＵＴ＿ＲＥＦが最も低い最適出力電流レベル未満に低下すると、間欠動作モードを開始し、次に、入力電圧が最も高い変換器セルを識別してもよい。また、動作継続期間が、出力電流基準信号ＩＯＵＴ＿ＲＥＦおよび識別された変換器セルの最適出力電流ＩＯＵＴ＿ＯＰＴに基づいて算出される。次に、識別された変換器セルを、算出された継続期間の間その最適出力電流で動作させる一方で、残り全部の変換器セルを、ゼロ出力電流で動作させる。
【０１９８】
図５７は、ＩＰトポロジーを有するマルチセル変換器を、間欠モードで動作させる方法の一実施形態を示す。図５７に示される方法は、図５６を参照して示される方法に基づいている。図５６を参照して説明した方法と、図５７に図示される方法との違いは、ＩＰトポロジーを有するマルチセル変換器では、入力電流基準信号ＩＩＮ＿ＲＥＦが、最適入力電流ＩＩＮ＿ＯＰＴ（図５７の１０４１参照）と比較され、動作継続期間ＴＯＰが、入力電流基準信号ＩＩＮ＿ＲＥＦおよび最適入力電流ＩＩＮ＿ＯＰＴに基づいて算出されることである。図５６に図示された方法に関して説明したその他の内容はすべて、図５７に図示された方法に同様に当てはまる。
【０１９９】
図５８は、ＯＰトポロジーを有するマルチセル変換器内のメインコントローラ３の一実施形態を示す。メインコントローラ３は、図３３に示されるメインコントローラ３に基づいているが、間欠動作コントローラ３３が、（出力電流が制御されることになる場合には、省略されてもよい）出力電圧コントローラ３１から出力電流基準信号ＩＯＵＴ＿ＲＥＦを受け取り、図５６を参照して説明した方法に従って出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する点で、図３３に示されるこのメインコントローラとは異なっている。すなわち、間欠動作コントローラ３３は、識別された変換器セルの信号レベルを、算出された動作継続期間ＴＯＰに対してＩＯＵＴ＿ＯＰＴに設定する。
【０２００】
図５９は、ＩＰトポロジーを有するとともに間欠動作機能を有するマルチセル変換器内のメインコントローラ６の一実施形態を示す。図５９に示されるこのメイン変換器６は、図３９に示されるコントローラ６に基づいているが、図５９に示されるメイン変換器６が、（出力電流が制御されることになる場合には、省略されてもよい）入力電圧コントローラ６１から入力電流基準信号ＩＩＮ＿ＲＥＦを受け取り、図５７を参照して説明した方法に従って入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成する間欠動作コントローラ６３を追加で含む点で、図３９に示されるこのコントローラ６とは異なっている。すなわち、間欠動作コントローラ６３は、識別された変換器セルの信号レベルを、算出された動作継続期間ＴＯＰに対してＩＩＮ＿ＯＰＴに設定する。
【０２０１】
図５６および図５７を参照して説明した間欠動作モードのそれぞれにおいて、出力電流基準信号ＩＯＵＴ＿ＲＥＦおよび入力電流基準信号ＩＩＮ＿ＲＥＦは、周期的にそれぞれ評価されてもよい。一実施形態によれば、電力基準信号が、（図５６および図５７に示される実施形態ではＩＯＵＴ＿ＯＰＴおよびＩＩＮ＿ＯＰＴで示される）第１の閾値未満に低下すると、マルチセル変換器が間欠モードに入り、電力基準信号が、第１の閾値よりも高い第２の閾値を上回るまで上昇すると、間欠モードを終了する。そのようなヒステリシスにより、電力基準信号のレベルが第１の閾値に近似している場合に、マルチセル変換器が、間欠モードと非間欠モードとの間で頻繁に切り換わるのを防ぐ。
【０２０２】
図６０は、電力変換器１０がＩＳトポロジーを有し、変換器セル１１〜１Ｎ１に加えて、フィルタセル１０を含む、電力変換回路の一実施形態を示す。前述したように、変換器セル１１〜１Ｎ１はそれぞれ、セル入力部でセル入力電力を受け取るように構成され、かつ、ＤＣリンクコンデンサ１１１〜１１Ｎ２が接続されたセル出力部でセル出力電力を供給するように構成される。第２の電力変換器２０が、第１の電力変換器１０のＤＣリンクコンデンサ１１１〜１１Ｎ２に接続されている。第２の電力変換器２０を、これまで説明した第２の電力変換器のトポロジーのうちの１つを用いて実施してもよい。
【０２０３】
フィルタセル１０は、（図６０ではフィルタセル１０を表すブロックの外側に描かれている）コンデンサ１１０を含む。ＤＣリンクコンデンサ１１１〜１１Ｎ２とは異なり、フィルタセル１０のコンデンサ１１０は、第２の電力変換器２０に接続されない。フィルタセル１０を、フィルタセルがフィルタセルの端子で入力電力を受け取る入力電力モード、およびフィルタセルがフィルタセル１０のゲートで出力電力を供給する出力電力モードで動作させることができる。フィルタセルの端子は、２つのノードを含み、変換器セル１１〜１Ｎ１のセル入力部と直列に接続されている。変換器セル１１〜１Ｎ１のセル入力部、およびフィルタセル１０の端子を有する直列回路が、電力変換回路の入力部ＩＮ１、ＩＮ２に接続されている。
【０２０４】
フィルタセル１０を、変換器セル１１〜１Ｎ１と同じトポロジーを用いて実施することができる。フィルタセル１０の一実施形態が、図６１に示される。図６１に示される実施形態では、フィルタセル１０を、フルブリッジトポロジーを用いて実施しており、これについては、図２４を参照して上記で説明されている。図６１に示されるフィルタセル１０では、個々のコンポーネントは、図２４に示される変換器セル１ｉの対応するコンポーネントと同一の参照符号を有する。ここでは、図６１に示されるフィルタセル１０の参照符号に、下付文字「０」が加えられている。フィルタセル１０の動作は、変換器セル１ｉの動作に相当する。すなわち、フィルタセル１０のコントローラ１９０が、変調指数ｍ０を受け取り、変調指数ｍ０に基づいて、図２６Ａおよび図２６Ｂを参照して説明した変調方式のうちの１つに従って、第１のハーフブリッジ１７０のローサイドスイッチ１７０Ｌおよびハイサイドスイッチ１７０Ｈの動作と、第２のハーフブリッジ１８０のローサイドスイッチ１８０Ｌおよびハイサイドスイッチ１８０Ｈの動作と、を制御する。
【０２０５】
フルブリッジトポロジーを用いてフィルタセル１０を実施することは、単なる一例である。入力電圧ＶＩＮが、整流正弦電圧または直流電圧である場合には、（図１２を参照して説明したように）１つだけのハーフブリッジを用いてフィルタセル１０を実施することもまたできるであろう。
【０２０６】
図６０に示される第１の電力変換器１０の動作は、メインコントローラ４によって制御される。このメインコントローラの一実施形態が、図６２に示される。このメインコントローラ４は、図１３に示され、その仕様が参照されるメインコントローラ４に基づいているが、図６２に示されるメインコントローラ４が、変調指数コントローラ４２から変調指数を受け取る、変換器セルおよびフィルタセルコントローラ４４を追加で含む点で、図１３に示されるメインコントローラ４とは異なっている。変換器セルおよびフィルタセルコントローラ４４は、フィルタセル１０に変調指数ｍ０を供給し、変換器セル１１〜１Ｎ１に変調指数ｍ１〜ｍＮ１を供給する。
【０２０７】
図６３は、図６０に示される第１の電力変換器１０の、正弦入力電圧ＶＩＮの１周期の間の、一動作方法を図示する。図６３では、Ｖ１ＴＯＴは、全セル入力電圧を表し、Ｖ１０は、フィルタセルの平均セル入力電圧、すなわち、１つまたはそれ以上の駆動サイクルにわたって平均したセル入力電圧を表す。図６０に示される第１の電力変換器１０では、フィルタセル１０だけを、例えば２０ｋＨｚ以上のスイッチング周波数で、スイッチモードで動作させる。変換器セルをブロックモードで動作させてもよい。すなわち、これらの変換器セルを、入力電圧ＶＩＮの周波数の２倍の周波数で切り換えてもよい。これにより、各変換器セルは、入力電圧ＶＩＮの１つの半波の間に一度だけオフ状態とオン状態に切り換えられる。すなわち、入力電圧ＶＩＮの瞬間電圧レベルで基づいて、変換器セルを、２つの動作モード、すなわちオンモードまたはオフモードのうちの１つで動作させる。しかしながら、変換器セル１０のスイッチング周波数で変換器セルを切り換えることもまた可能である。
【０２０８】
図６４は、フィルタセルの変調指数ｍ０および変換器セルの変調指数を算出する方法の一実施形態を示す。説明の都合上、変換器セルのＤＣリンク電圧は、実質的に等しい、すなわち、Ｖ２ＴＯＴ／Ｎ１と等しいと仮定する。図６４を参照すると、この方法は、オフ状態で動作することになる変換器セルの数Ｆを算出するステップ（１０５１）を含む。それらＦ個の変換器セルによって供給される全セル入力電圧Ｖ１ＴＯＴは、Ｆ・Ｖ２ＴＯＴ／Ｎ１である。この数Ｆを算出するステップは、オフ状態で動作することになる変換器セルの数Ｆを、
Ｆ＝Ｒｏｕｎｄ［ｍ・Ｎ１］      （２３）
を算出すること、
すなわち、変調指数ｍおよび変換器セルの数Ｎ１の積と、その結果の端数を切り捨てることにより決定するステップを含む。次に、１駆動サイクルの間のコンデンサ１１０の両端の電圧Ｖ２０、およびフィルタセル１０のゲートの所望の平均電圧Ｖ１０に基づいて、ｍ０＝Ｖ１０／Ｖ２０によって、フィルタセル１０の変調指数ｍ０を算出する（１０５２）。ここで、Ｖ２０はコンデンサ１１０の両端の電圧であり、Ｖ１０はフィルタセルのゲートの所望の電圧である。フィルタセルの端子の所望の電圧Ｖ１０は、
【数１６】
2016059264.tif 000018
に一致する。
ここで、ｍは変調指数コントローラによって算出された変調指数であり、Ｖ２ＴＯＴは全ＤＣリンク電圧である。
【０２０９】
次に、変換器セルおよびフィルタセルコントローラ４４は、算出された変調指数ｍ０でフィルタセルを動作させて（１０５３）、Ｆ個の変換器セルをオフ状態（変調指数ｍｉ＝１）で動作させ、Ｎ１−Ｆ個の変換器セルをオン状態（変調指数ｍｉ＝０）で動作させる。この決定するステップ１０５１、算出するステップ１０５２、動作させるステップ１０５３を循環的に繰り返してもよい。一実施形態によれば、これらのステップが規則的に繰り返される。一実施形態によれば、これらのステップが繰り返される周波数は、フィルタセル１０のスイッチング周波数の、０．１倍未満、またさらには０．０１倍未満である。
【０２１０】
上記の説明に関して、オフ状態への切り換えおよびオン状態への切り換え復帰が各半波で一度だけ行われるように、変換器をブロックモードで動作させてもよい。フィルタセルを用いて実施されるマルチセル変換器では、変換器セルをブロックモードで動作させるが、このようなマルチセル変換器では、低スイッチング損失に関してフィルタセルを最適化することができる一方で、低い導通損で変換器セルを実施することができる。
【０２１１】
図６４に説明した方法は、入力電圧のプラス半波にあてはまる。マイナス半波の間、この方法は、（マイナス半波の間、マイナスである）変調指数の絶対値に基づいてＦが算出される点、およびＦ個の変換器セルを、変調指数ｍｉ＝−１で動作させる点で、図６４に示される方法とは異なっている。
【０２１２】
入力電圧ＶＩＮの１つの半波の間、変換器セルを、ｍｉ＝１（もしくは−１）またはｍｉ＝０のいずれかで動作させる。フィルタセル１０の変調指数の符号ｍ０は変化してもよい。すなわち、変調指数ｍ０は、１つの半波の間にプラスにもマイナスにもなり得る。プラス半波の間、変調指数ｍ０がプラスであると、フィルタセル１０は、入力部ＩＮ１、ＩＮ２から電力を受け取る。変調指数ｍ０がマイナスであると、フィルタセル１０は、変換器セル１１〜１Ｎ１を有する直列回路に電力を供給する。マイナス半波の間、プラスの変調指数ｍ０は、フィルタセル１０が電力を供給することを表し、マイナス変調指数ｍ０は、フィルタセル１０が電力を受け取ることを表す。したがって、変調指数ｍ０の符号が総変調指数ｍの符号と等しい場合に、フィルタセルは、（入力電力モードである）電力を受け取り、符号が異なる場合に、（出力電力モードである）電力を供給する。基本的に、コンデンサ１１０の両端の電圧Ｖ２０が、一定の電圧レベル（例えばゼロ）を中心に振幅するように、フィルタセル１０が入力電圧ＶＩＮの１つの半周期間に受け取る平均電力は、ゼロである。
【０２１３】
例えば、プラス半波の間、オフ状態にあるＦ個の変換器セルのセル出力電圧の合計が、入力電圧のレベルよりも低い場合に、変調指数はプラスであり、オフ状態にあるＦ個の変換器セルのセル出力電圧の合計が、入力電圧ＶＩＮのレベルよりも高い場合に、変調指数はマイナスである。マイナス半波の間、オフ状態にあるＦ個の変換器セルのセル出力電圧の合計が、入力電圧の（絶対値の）レベルよりも低い場合に、変調指数はマイナスであり、オフ状態にあるＦ個の変換器セルのセル出力電圧の合計が、入力電圧ＶＩＮの（絶対値の）レベルよりも高い場合に、変調指数はプラスである。
【０２１４】
図６５は、図６０に示される第１の電力変換器１０の、（継続期間Ｔｐを有する）１駆動サイクル期間の動作を図示する。この実施形態では、変換器セルのうちの２つが、駆動サイクルの全継続期間Ｔｐの間オフ状態であり、変換器セルのうちの２つが、駆動サイクルＴｐの全継続期間の間オン状態にある。フィルタセル１０を、変調指数ｍ０に基づいてスイッチモードで動作させる（ここで、デューティサイクルｄ０がｄ０＝１−ｍ０から得られる）。
【０２１５】
上記に関して、変換器セルをブロックモードで動作させてもよい。しかしながら、オフ状態にある変換器セルのグループ、およびしたがってオン状態にある変換器セルのもう１つのグループもまた、駆動サイクルから駆動サイクルへと変わり得るように、マルチセル変換器を動作させることもまた可能である。しかしながら、フィルタセル１０の変調指数ｍ０が新たに算出されるまで、同じ変換器セルをオフ状態で動作させたり、同じ変換器セルをオン状態で動作させたりすることもまた可能である。このようにして、ＤＣリンクコンデンサはさらに均等に充電される。
【０２１６】
図６６は、フィルタセル２０を含む第２の電力変換器２０の一実施形態を示す。図６０に示されるフィルタセル１０と同様に、フィルタセル２０は端子を含む。フィルタセル２０の端子は、変換器セル２１〜２Ｎ３のセル出力部と直列に接続されている。フィルタセル２０の端子および変換器セルのセル出力部２１〜２Ｎ３を有する直列回路は、出力部ＯＵＴ１、ＯＵＴ２に接続されている。図６６に示される図説が、図６０に示される図説と矛盾しないように、フィルタセル２０のコンデンサは、図６０に示されるコンデンサと同様に、参照符号１１０が付されている。Ｖ２０は、フィルタセル２０のコンデンサの両端の電圧である。図６６に示されるフィルタセル２０の動作は、図６０に示されるフィルタセルの動作に相当する。異なる点として、図６６に示されるフィルタセル２０は、電圧Ｖ３０を供給する。この電圧Ｖ３０は、変換器セルの全セル出力電圧Ｖ３ＴＯＴに加えられる。
【０２１７】
図６７は、フィルタセル２０の一実施形態を示す。このフィルタセル２０のフルブリッジトポロジーは、図３４に示される変換器セル２ｉのトポロジーに相当する。しかしながら、１つだけのハーフブリッジを有するトポロジーを、同様に使用してもよい。フィルタセル２０が変換器セル２ｉとは異なることを図示するためにのみ、下付文字「０」が、フィルタセル２０の個々のコンポーネントの参照符号に加えられている。フィルタセル２０の動作は、変換器セル２ｉの動作に相当する。すなわち、フィルタセル２０のコントローラ２３３０は、変調指数ｍ０を受け取り、第１のハーフブリッジ２３１０および第２のハーフブリッジ２３２０を、変調指数ｍ０に基づいて算出されたデューティサイクルで駆動する。
【０２１８】
図６８は、図６６に示される第２の電力変換器２０内のメインコントローラ５の、一実施形態を示す。このメインコントローラ５は、図３５に示されるメインコントローラ５に基づいているが、図６８に示されるメインコントローラ５が、変換器セルおよびフィルタセルコントローラ５４を追加で含む点で、図３５に示されるメインコントローラ５とは異なっている。変換器セルおよびフィルタセルコントローラ５４は、変調指数コントローラ５２から変調指数ｍを受け取り、変調指数ｍ０をフィルタセル２０に供給し、変調指数ｍ１〜ｍＮ３を個々の変換器セル２１〜２Ｎ３に供給する。図６８に示される変換器セルおよびフィルタセルコントローラ５４は、図６２を参照して示される変換器セルおよびフィルタセルコントローラ４４と同様に動作する。図６８に示される変換器セルおよびフィルタセルコントローラと、図６２に示される変換器セルおよびフィルタセルコントローラとの間の差異は、図６８に示される変換器セルおよびフィルタセルコントローラが、全セル入力電圧Ｖ１ＴＯＴではなく、全セル出力電圧Ｖ３ＴＯＴに基づいて変調指数ｍ０〜ｍＮ３を生成するということである。
【０２１９】
図６９は、図６８に示される変換器セルおよびフィルタセルコントローラ５４で実施され得る方法の一実施形態を示す。この方法は、オフ状態で動作することになる変換器セルの数Ｆを
Ｆ＝Ｒｏｕｎｄ［ｍ・Ｎ３］      （２５）
によって、
すなわち、変調指数ｍおよび変換器セルの数Ｎ３の積および、その結果の端数を切り捨てることにより算出することによって決定するステップ（１０６１）を含む。次に、変調指数ｍ０が、図６４に示される方法における変調指数ｍ０の算出と同様に算出される。異なる点として、図６９に示される方法における変調指数ｍ０は、（所望のセル入力電圧Ｖ１０ではなく）、フィルタセル２０の所望のセル出力電圧Ｖ３０に基づいて算出される。
フィルタセル２０の所望のセル出力電圧Ｖ３０は、
【数１７】
2016059264.tif 000019
であり、
変調指数ｍ０＝Ｖ３０／Ｖ２０である。次に、変換器セルおよびフィルタセルコントローラ５４は、フィルタセル１０を変調指数ｍ０で、Ｆ個の変換器セルを変調指数ｍｉ＝１で、Ｎ３−Ｆ個の変換器セルを変調指数ｍｉ＝０で動作させる。図６３に示されるタイミング図は、図６６に示される第２の電力変換器２０に同様に当てはまる。第２の電力変換器２０のパラメータが、図６３に括弧で表されている。フィルタセル２０は、変調指数ｍ０の符号が、総変調指数ｍの符号と等しい場合に、（出力電力モードである）電力を出力部ＯＵＴ１、ＯＵＴ２に供給し、符号が異なる場合に、（入力電力モードである）電力を受け取る。オフ状態にある変換器セルのセル入力電圧の合計が出力電圧の瞬間レベルよりも低い場合に、符号は等しい。また、これらの電圧の合計が出力電圧の瞬間レベルよりも高い場合に、符号は異なる。
【０２２０】
マルチセル変換器トポロジーが提供する別の自由度は、個々の変換器セル間の接続のタイプである。これまで説明した実施形態では、１つのマルチセル変換器の変換器セルは、セル入力部が直列に接続されている（ＩＳトポロジー）か、もしくは並列に接続されている（ＩＰトポロジー）か、またはセル出力部が直列に接続されている（ＯＳトポロジー）か、もしくは並列に接続されている（ＯＰトポロジー）かである。一実施形態によれば、マルチセル変換器は、２つの変換器セル間の接続のタイプを並列接続と直列接続との間で変えることができる、少なくとも２つの変換器セルを含む。すなわち、これら２つの変換器セルは、直列接続されているか、または並列接続されているかのいずれかである。これについて、マルチセルの第１の電力変換器１０の２つの変換器セルに関しては、図７０〜図７２を参照して、マルチセルの第２の電力変換器２０の２つの変換器セルに関しては、図７３〜図７５を参照して説明する。
【０２２１】
図７０では、参照符号１ｋおよび１ｋ＋１は、第１の電力変換器１０の２つの変換器セルを表す。１１ｋ、１１ｋ＋１は、対応するＤＣリンクコンデンサを表し、Ｖ２ｋ、Ｖ２ｋ＋１は、対応するＤＣリンク電圧を表す。変換器セル１ｋ、１ｋ＋１はそれぞれ、第１のセル入力ノードおよび第２のセル入力ノードを有するセル入力部を含む。スイッチ装置７は、変換器セル１ｋ（１ｋ＋１）のセル入力部間に接続され、セル入力部を直列、または並列のいずれかに接続するように構成される。スイッチ装置７は、変換器セル１ｋ＋１の第１のセル入力ノードと、変換器セル１ｋの第２のセル入力ノードとの間に接続された第１のスイッチ７１を含む。第２のスイッチ７２は、変換器セル１ｋの第１のセル入力ノードと、変換器セル１ｋ＋１の第１のセル入力ノードとの間に接続されている。第３のスイッチ７３は、変換器セル１ｋの第２のセル入力ノードと、変換器セル１ｋ＋１の第２のセル入力ノードとの間に接続されている。変換器セル１ｋ、１ｋ＋１は、第１のスイッチ７１がオンに切り換えられ、第２および第３のスイッチがオフに切り換えられると、セル入力部が直列に接続される。この場合、変換器セル１ｋの第２のセル入力部は、変換器セル１ｋ＋１の第１のセル入力部に接続される。２つの変換器セル１ｋ、１ｋ＋１は、第１のスイッチ７１がオフに切り換えられ、第２および第３のスイッチ７２、７３がそれぞれオンに切り換えられると、それらのセル入力部が並列に接続される。この場合、変換器セル１ｋの第１のセル入力ノードは、変換器セル１ｋ＋１の第１のセル入力ノードに接続され、変換器セル１ｋの第２のセル入力ノードは、変換器セル１ｋ＋１の第２のセル入力ノードに接続される。
【０２２２】
図７０に示される点線によって表されるように、マルチセル電力変換器は、変換器セル１ｋ、１ｋ＋１に加えて、さらなる変換器セルを含んでもよい。図７０に示される変換器セル１ｋ、１ｋ＋１は、異なる方法でマルチセル変換器に配置することができる。一実施形態によれば、変換器セル１ｋの第１のセル入力ノードがマルチセル変換器１０の第１の入力ノードＩＮ１に接続されており、少なくとも１つのさらなる変換器セルが、変換器セル１ｋ＋１の第２のセル入力ノードと、マルチセル変換器１０の第２の入力ノードＩＮ２との間に接続されている。一実施形態によれば、２つまたはそれ以上の変換器セルが、変換器セル１ｋ＋１と、第２の入力ノードＩＮ２との間に接続されており、これらの、２つまたはそれ以上の変換器セルは、セル入力部が、変換器セル１ｋ＋１の第２のセル入力ノードと、第２の入力ノードＩＮ２との間に直列に接続されている。さらなる一実施形態によれば、変換器セル１ｋ＋１の第２のセル入力ノードは、マルチセル変換器１０の第２の入力ノードＩＮ２に接続されており、少なくとも１つのさらなる変換器セルが、変換器セル１ｋの第１のセル入力ノードと、第１の入力部ＩＮ１との間に接続されている。一実施形態によれば、２つまたはそれ以上の変換器セルが、第１の入力ノードＩＮ１と、変換器セル１ｋの第１のセル入力ノードとの間に接続されており、これらの２つまたはそれ以上のさらなる変換器セルは、セル入力部が直列に接続されている。別の実施形態によれば、２つまたはそれ以上の変換器セルが、各入力部ＩＮ１、ＩＮ２と、変換器セル１ｋ、１ｋ＋１との間にそれぞれ接続されている。
【０２２３】
さらに、２つの変換器セル１ｋ、１ｋ＋１はそれぞれ、（図７０には示されないが、上記で様々な変換器セルのトポロジーに関して説明したような、）誘導子を含む。
【０２２４】
一実施形態によれば、図７０に示される変換器セル１ｋ、１ｋ＋１（および図７０に示されない残り全部の変換器セル）は、図１２および図２４を参照して説明した変換器のトポロジー（昇圧トポロジーまたはフルブリッジトポロジー）のうちの１つを有する。
【０２２５】
図７１は、図７０に示されるマルチセル電力変換器１０を動作させる一方法を示す。この実施形態では、変換器セル１ｋと変換器セル１ｋ＋１との間の接続のタイプは、入力電圧ＶＩＮの瞬間電圧レベルに依存する。例えば、入力電圧ＶＩＮの電圧レベルが、電圧閾値Ｖ１未満であれば、２つの変換器セル１ｋ、１ｋ＋１を並列に接続する。図７１では、これは、第２のスイッチ７２の駆動信号Ｓ７２、および第３のスイッチ７３の駆動信号Ｓ７３がオンレベル（高レベル）にあり、第１のスイッチ７１の駆動信号Ｓ７１がオフレベル（低レベル）にあることによって示される。駆動信号Ｓ７１〜Ｓ７３のうちの１つがオンレベルにあることは、それぞれのスイッチがオン状態にあることを示し、オフレベルにあることは、それぞれのスイッチがオフ状態にあることを示している。入力電圧ＶＩＮの電圧レベルが、電圧閾値Ｖ１を上回っていると、変換器セル１ｋ、１ｋ＋１を直列に接続する。図７１では、これは、第２のスイッチ７２の駆動信号Ｓ７２、および第３のスイッチ７３の駆動信号Ｓ７３がオフレベルにあり、第１のスイッチ７１の駆動信号Ｓ７１がオンレベルにあることによって示される。
【０２２６】
変換器セル１ｋ、１ｋ＋１をそれぞれ、オン状態およびオフ状態のうちの１つで動作させることができる。オン状態では、各変換器セルのセル入力電圧Ｖ１ｋ、Ｖ１ｋ＋１は、実質的にゼロである。変換器セル１ｋ、１ｋ＋１が直列に接続される場合、変換器セル１ｋ、１ｋ＋１の全セル入力電圧Ｖ１ｋ＿ｋ＋１は、２つの変換器セル１ｋ、１ｋ＋１のうちのどれがオン状態、またはオフ状態にあるのかに依存して、０（ゼロ）、Ｖ２ｋ、Ｖ２ｋ＋１およびＶ２ｋ＋Ｖ２ｋ＋１のうちの１つである。２つの変換器セル１ｋ、１ｋ＋１が並列に接続されるのであれば、変換器セル１ｋ、１ｋ＋１が両方ともオン状態にある場合に、全セル入力電圧Ｖ１ｋ＿ｋ＋１はゼロである。変換器セル１ｋ、１ｋ＋１が両方ともオフ状態にある場合（であり、かつ、変換器セルがフルブリッジトポロジーを用いて実施される場合）には、全セル入力電圧Ｖ１ｋ＿ｋ＋１は、ＤＣリンクコンデンサ１１ｋ、１１ｋ＋１の両端の電圧Ｖ２ｋ、Ｖ２ｋ＋１に依存する。これらの電圧が等しい場合（Ｖ２ｋ＝Ｖ２ｋ＋１）には、全セル入力電圧Ｖ１ｋ＿ｋ＋１の電圧レベルは、ＤＣリンク電圧Ｖ２ｋ、Ｖ２ｋ＋１の電圧レベルに一致する。これらの電圧Ｖ２ｋ、Ｖ２ｋ＋１が等しくない場合には、電圧が高い方のＤＣリンクコンデンサから電圧が低い方のＤＣリンクコンデンサに電荷が移送され、これら２つの電圧Ｖ２ｋ、Ｖ２ｋ＋１の電圧レベルが等しくなるように、これらの電圧が平衡した状態になるまで、電荷平衡が存在してもよい。そうすれば、全セル入力電圧Ｖ１ｋ＿ｋ＋１の電圧レベルは、平衡した状態になったＤＣリンク電圧Ｖ２ｋ、Ｖ２ｋ＋１の電圧レベルと等しくなる。
【０２２７】
上記を参照すると、変換器セル１ｋ、１ｋ＋１が並列に接続された場合の全セル入力電圧Ｖ１ｋ＿ｋ＋１の最も高いレベルは、変換器セル１ｋ、１ｋ＋１が直列に接続された場合の全セル入力電圧Ｖ１ｋ＿ｋ＋１の最も高いレベルよりも低い。入力電圧ＶＩＮが閾値Ｖ１未満である場合には、（残り全部の変換器セルのセル入力電圧に対して）低い入力電圧であっても、入力電圧ＶＩＮの電圧レベルを追随調整するのに十分であり得るが、これに対して入力電圧ＶＩＮの電圧レベルが電圧閾値Ｖ１を上回る場合には、より高いセル入力電圧が必要となり得る。
【０２２８】
２つの変換器セル１ｋ、１ｋ＋１を並列に接続することは、入力電圧ＶＩＮが電圧閾値Ｖ１未満である場合には、高レベルの変換電力では有益であり得る。例えば、入力電流ＩＩＮが比較的高い場合には、入力電圧ＶＩＮが電圧閾値Ｖ１に達する前であっても、１つの変換器セルの入力電力が、変換器セルの効率が最も高い電力よりも高くなるように、２つの並列に接続された変換器セル１ｋ、１ｋ＋１は、この入力電力を共有することができる。これにより、これらの変換器セルをそれぞれ、入力電力を変換する１つだけの変換器セルの効率よりも高い効率で動作させることができる。例えば、最大電力のわずか５０％の電力で、２つの並列に接続された変換器セルを動作させた方が、１つだけの変換器セルを、最大出力で動作させるよりも効率的である場合がある。
【０２２９】
図７２は、図７０に示されるマルチセル電力変換器１０内の変換器セルを制御するように構成されたメインコントローラ４の一実施形態を示す。このメインコントローラ４は、図１３に示されるメインコントローラ４に基づいているが、図７２に示されるメインコントローラ４が、スイッチコントローラ４５を追加で含む点で、図１３に示されるメインコントローラとは異なっている。スイッチコントローラ４５は、入力電圧信号ＶＩＮ＿Ｍを受け取り、入力電圧ＶＩＮの電圧レベルに依存して、スイッチ回路７の個々のスイッチ７１〜７３を動作させるように構成される。スイッチコントローラ４５は、スイッチ７１〜７３の駆動信号Ｓ７１〜Ｓ７３を生成するが、図７０に示されるようなスイッチ７１〜７３を動作させてもよい。すなわち、スイッチコントローラ４５は、入力電圧ＶＩＮの電圧レベルが閾値Ｖ１未満であると、変換器セル１ｋ、１ｋ＋１のセル入力部が並列に接続されるように、また、入力電圧ＶＩＮの電圧レベルが閾値Ｖ１を上回っていると、変換器セル１ｋ、１ｋ＋１のセル入力部が直列に接続されるように、スイッチ７１〜７３を動作させてもよい。図７２に示されるメインコントローラ４は、同じ変調指数ｍを有するマルチセル変換器１０の個々の変換器セルを動作させるように構成される。しかしながら、個々の変換器セルを異なる変調指数で動作させることもまた可能である。
【０２３０】
一実施形態によれば、メインコントローラ４は、入力電圧ＶＩＮのレベルが第１の閾値Ｖ１よりも低い第２の閾値未満であると、２つの変換器セル１ｋ、１ｋ＋１を直列に接続して、変換器セル１ｋ、１ｋ＋１のうちの１つだけを動作させるように構成され、入力電圧ＶＩＮのレベルが第２の閾値および第３の閾値未満であると、変換器セル１ｋ、１ｋ＋１を両方とも並列に接続するように構成され、かつ、入力電圧ＶＩＮのレベルが第１の閾値を上回っていると、変換器セル１ｋ、１ｋ＋１を再び直列に接続するように構成される。２つの並列セルの「１つだけの変換器セルを動作させる（Ｏｐｅｒａｔｉｎｇ  ｏｎｌｙ  ｏｎｅ  ｃｏｎｖｅｒｔｅｒ  ｃｅｌｌ）」ことは、２つのセルのうちの１つセルの入力電流をゼロに制御することと同等である。
【０２３１】
図７０に示されるマルチセル変換器１０は、入力部が並列か、または直列のいずれかに接続され得る２つの変換器セルだけを含むように描かれているが、マルチセル変換器１０は、それらの再構成可能な変換器セルのうちの２つだけを有するとは限らない。なお、「再構成可能な（Ｒｅａｒｒａｎｇｅａｂｌｅ）」変換器セルとは、スイッチ回路７によってそれらのセル入力部を並列に接続させるか、または直列に接続させる変換器セルである。一実施形態によれば、マルチセル変換器１０は、さらなる再構成可能な変換器セルを含む。これを、図７０に示される変換器セル１ｋ、１ｋ＋１以外に、２つの変換器セルの間に、図７０に示されるタイプのスイッチ回路を設けることにより得てもよい。変換器セル１ｋ、１ｋ＋１のうちの１つと、別の変換器セル（図示せず）との間に、図７０に示されるタイプのスイッチ装置を設けることもまた可能である。この場合、２つまたは３つの変換器セルを並列に接続することができる変換器セルの装置が得られる。一実施形態によれば、Ｎ１個の変換器セルを有するマルチセル変換器１０では、Ｎ１−１個のスイッチ装置が存在することで、２つの隣接した変換器セルの各ペア間にスイッチ装置が存在する。この実施形態では、Ｎ１個まで、変換器セルを並列に接続することができる。
【０２３２】
図７０に示される実施形態では、並列に接続することが可能な２つの変換器セル１ｋ、１ｋ＋１が存在している。別の実施形態によれば、２つの変換器セルはそれぞれ、２つまたはそれ以上の変換器セルからなる直列回路（ストリング）に置き換えられる。この実施形態では、入力電圧ＶＩＮの信号レベルに基づいて、２つのストリングが並列または直列に接続され、この場合、ストリングを直列、または並列に切り換える基準を、２つの変換器セル１ｋ、１ｋ＋１に関して上記で説明したのと同じにすることができる。
【０２３３】
図７３は、２つの再構成可能な変換器セル２ｋ、２ｋ＋１を含む第２の電力変換器２０の一実施形態を示す。これらの変換器セル２ｋ、２ｋ＋１はそれぞれ、第１のセル出力入力ノードおよび第２のセル出力ノードを有するセル出力部を含む。第１のスイッチ８１、第２のスイッチ８２、および第３のスイッチ８３を有するスイッチ装置８は、第１のスイッチ８１が、変換器セル２ｋの第２のセル出力ノードと、変換器セル２ｋ＋１の第１のセル出力ノードとの間に接続され、第２のスイッチ８２が、変換器セル２ｋの第１のセル出力ノードと、変換器セル２ｋ＋１の第１のセル出力ノードとの間に接続され、第３のスイッチ８３が、変換器セル２ｋの第２のセル出力ノードと、変換器セル２ｋ＋１の第２のセル出力ノードとの間に接続されるように、２つの変換器セル２ｋ、２ｋ＋１のセル出力部の間に接続されている。第１のスイッチ８１がオンに切り換えられ、第２のスイッチ８２および第３のスイッチ８３がそれぞれ、オフに切り換えられると、変換器セル２ｋ、２ｋ＋１のセル出力部は直列に接続され、第１のスイッチ８１がオフに切り換えられ、第２のスイッチ８２および第３のスイッチ８３がそれぞれ、オンに切り換えられると、セル出力部は並列に接続される。
【０２３４】
図７３では、１１ｋ、１１ｋ＋１は、変換器セル２ｋ、２ｋ＋１のセル入力部に接続されたＤＣリンクコンデンサを表し、Ｖ３ｋ、Ｖ３ｋ＋１は、２つの変換器セル２ｋ、２ｋ＋１のセル出力電圧を表す。ＤＣリンクコンデンサ１１ｋ、１１ｋ＋１に電力を供給する電力変換器（図７３では図示されない）は、第１の電力変換器に関してこれまで説明した変換器のトポロジーのうちのいずれかを有してもよい。すなわち、図７３に示されるＤＣリンクコンデンサ１１ｋ、１１ｋ＋１に電力を供給する第１の電力変換器は、再構成可能な変換器セルを含んでもよいが、必ずしも再構成可能な変換器セルを有する第１の電力変換器でなくてもよい。
【０２３５】
一実施形態によれば、２つの変換器セル１ｋ、１ｋ＋１のセル出力部間の接続のタイプは、出力電圧ＶＯＵＴの電圧レベルに依存する。一実施形態によれば、出力電圧ＶＯＵＴは、例えば送電グリッドのような、外部の電圧源によって規定される。この場合、マルチセル変換器２０は、外部の電圧源によって規定された出力電圧ＶＯＵＴ「に対する（ａｇａｉｎｓｔ）」出力電力を供給する。
【０２３６】
図７３に示されるマルチセル変換器２０の一動作方法が、図７４に示される。図７４は、正弦出力電圧の１つの半波の間の、出力電圧ＶＯＵＴの電圧レベルを示す。図７４を参照すると、変換器セル２ｋ、２ｋ＋１のセル出力部は、出力電圧ＶＯＵＴの電圧レベルが電圧閾値Ｖ２未満である場合に並列に接続されてもよい。そして出力電圧ＶＯＵＴの電圧レベルが電圧閾値Ｖ２を上回れば、直列に接続されてもよい。変換器セル２ｋ、２ｋ＋１の並列接続は、第２のスイッチの駆動信号Ｓ８２および第３のスイッチの駆動信号Ｓ８３がオンレベル（高レベル）にあり、第１のスイッチ８１の駆動信号Ｓ８１がオフレベル（低レベル）にあることによって示される。セル出力部の直列接続は、第２のスイッチ８２の駆動信号Ｓ８２および第３のスイッチ８３の駆動信号Ｓ８３がオフレベルにあり、第１のスイッチ８１の駆動信号Ｓ８１がオンレベルにあることによって表される。
【０２３７】
図７３では、Ｖ３ｋ＿ｋ＋１は、２つの変換器セル２ｋ、２ｋ＋１の全セル出力電圧を表す。変換器セル２ｋ、２ｋ＋１が直列に接続されるているのであれば、この全セル出力電圧Ｖ３ｋ＿ｋ＋１は、（２ｋがオフ状態であり、２ｋ＋１がオン状態であれば）Ｖ２ｋであり、（２ｋがオン状態であり、２ｋ＋１がオフ状態であれば）Ｖ２ｋ＋１であり、（２ｋおよび２ｋ＋１の両方がオフ状態であれば）Ｖ２ｋ＋Ｖ２ｋ＋１である。変換器セル２ｋ、２ｋ＋１が並列に接続されているのであれば、全セル出力電圧Ｖ３ｋ＿ｋ＋１は、平衡した状態になった電圧レベルに一致する。平衡した状態になった電圧レベルとは、変換器セル２ｋ、２ｋ＋１が両方ともオフ状態にあるときに、２つのＤＣリンクコンデンサ１１ｋ、１１ｋ＋１の間の電荷平衡によって得られる電圧レベルである。
【０２３８】
図７０に示される電力変換器１０と同様に、変換器セル２ｋ、２ｋ＋１のそれぞれに、（図７３では図示されない）誘導子が存在する。さらに、マルチセル変換器２０のその他の変換器セルは、図７３では図示されていない。これらの変換器セルは、変換器セル２ｋと出力ノードＯＵＴ１との間、変換器セル２ｋ＋１と第２の出力ノードＯＵＴ２との間に接続されてもよい。あるいは、１つまたはそれ以上の変換器セルが、変換器２ｋおよび２ｋ＋１のそれぞれと、出力ノードＯＵＴ１、ＯＵＴ２のそれぞれとの間に接続される。
【０２３９】
図７５は、図７３に示される第２の電力変換器２０の動作を制御するように構成されたメインコントローラ５の一実施形態を示す。図７５に示されるこのメインコントローラ５は、図３５に示されるメインコントローラ５に基づいているが、図７５に示されるコントローラ５が、図７３に示されるスイッチ装置８の個々のスイッチの駆動信号Ｓ８１、Ｓ８２、Ｓ８３を生成するスイッチコントローラ５５を追加で含む点で、図３５に示されるメインコントローラとは異なっている。出力電圧ＶＯＵＴの電圧レベルが閾値Ｖ２を上回ると、スイッチ装置８が変換器セル２ｋ、２ｋ＋１のセル出力部を直列に接続するように、そして、出力電圧Ｖ２の電圧レベルが閾値未満であると、セル出力部を並列に接続するように、スイッチコントローラ５５は、図７４に示される実施形態に従って、これらのスイッチ８１〜８３を駆動するように構成することができる。
【０２４０】
図７１および図７４を参照すると、図７０に示されるマルチセル変換器１０の再構成可能な変換器セル１ｋ、１ｋ＋１、および図７３に示されるマルチセル変換器２０の再構成可能な変換器セル２ｋ、２ｋ＋１は、入力電圧ＶＩＮおよび出力電圧ＶＯＵＴの各半波においてそれぞれ２回再構成されている。図７１および図７４に示される実施形態では、それぞれの電圧が閾値（図７１および図７４ではＶ１、Ｖ２）を上回って上昇すると、接続タイプが並列接続から直列接続に変わり、それぞれの電圧が閾値未満に低下すると、直列接続から並列接続に戻る。
【０２４１】
図７６Ａおよび図７６Ｂは、ＩＰトポロジーを有する第１の電力変換器１０の一動作方法を示す。図７６Ａは、入力電力ＰＩＮの電力レベル（入力電力がＡＣ電力である場合、ＰＩＮは入力電圧ＶＩＮの１周期の平均入力電力を表す）、および個々の変換器セル１１〜１Ｎ１が受け取る入力電力ＰＩＮの配分を図示する。単に説明の都合上、電力変換器は、Ｎ１＝３個の変換器セルを含むと仮定する。このとき、ＰＩＮ１、ＰＩＮ２、ＰＩＮＮ１は、個々の変換器セルの入力電力を表し、ＰＩＮ１＿ＲＥＬ＝ＰＩＮ１／ＰＩＮ、ＰＩＮ２＿ＲＥＬ＝ＰＩＮ２／ＰＩＮ、ＰＩＮＮ１＿ＲＥＬ＝ＰＩＮ３／ＰＩＮは、個々の変換器セルの配分を表し、このとき、
【数１８】
2016059264.tif 000020
である。
ここで、ＰＩＮｉ＿ＲＥＬは個々の変換器セルの入力電力配分を表し、この実施形態ではＮ１＝３である。
【０２４２】
図７６Ａを参照すると、個々の変換器セル１１〜１Ｎ１の入力電力配分ＰＩＮ１＿ＲＥＬ〜ＰＩＮＮ１＿ＲＥＬは、入力電力ＰＩＮの電力レベルに依存する。入力電力ＰＩＮの電力レベルは、最も高いレベルＰＩＮ＿ＭＡＸと最も低いレベルＰＩＮ＿ＭＩＮとの間を変化してもよい。図７６Ａに示される実施形態では、最も高いレベルであるＰＩＮ＿ＭＡＸでは、変換器セル１１の配分が最も大きく、変換器セル１Ｎ１の配分が最も小さい。また、変換器セル１２の配分は、変換器セル１１の配分よりも小さいが、変換器セル１Ｎ１の配分よりも大きい。最も低いレベルであるＰＩＮ＿ＭＩＮ（ゼロとは異なる）では、変換器セル１１の配分が最も小さく、変換器セル１Ｎ１の配分が最も大きい。また、変換器セル１２の配分は、変換器セル１Ｎ１の配分よりも小さいが、変換器セル１１の配分よりも大きい。図７６Ａでは、一点鎖線は、電力変換器内の１つの変換器セルの入力電力配分を図示しており、電力変換器では、入力電力ＰＩＮのレベルとは無関係に、個々の変換器セルが入力電圧の均等な配分を受け取る。これらの配分は、変換器セルの数に依存する。Ｎ１＝３個の変換器セルを有する電力変換器では、各変換器セルは、入力電力ＰＩＮの３３．３３％（＝１／Ｎ１）を受け取る。
【０２４３】
図７６Ａに示される実施形態では、入力電力レベルが、最も高いレベルＰＩＮ＿ＭＡＸと第１のレベルＰＩＮ＿１との間にあれば、入力電力の配分の分配は入力電力レベルに依存せず、例えば、ＰＩＮ１＿ＲＥＬ＝６０％、ＰＩＮ２＿ＲＥＬ＝３０％、ＰＩＮＮ１＿ＲＥＬ＝１０％となる。入力電力レベルが、第１のレベルＰＩＮ＿１未満に低下すれば、変換器１１の配分は、入力電力レベルが低下するにつれて減少する一方で、変換器１Ｎ１の配分は増加する。入力電力レベルが、第１のレベルＰＩＮ＿１よりも低い第２のレベルＰＩＮ＿２未満に低下すれば、変換器１２の配分は、入力電力レベルが低下するにつれて減少する一方で、変換器１Ｎ１の配分はさらに増加する。電力レベルが第２のレベルＰＩＮ＿２よりも低い第３のレベルＰＩＮ＿３と、最も低いレベルＰＩＮ＿ＭＩＮの間にあれば、入力電力配分の分配は、再び入力電力レベルに依存せず、例えばＰＩＮ１＿ＲＥＬ＝１０％、ＰＩＮ２＿ＲＥＬ＝１５％、ＰＩＮＮ１＿ＲＥＬ＝７５％となる。
【０２４４】
図７６Ａに示される個々の入力電力レベルでの電力配分の分配は、単なる一例である。図７６Ａに示される実施形態では、変換器セルがそれぞれ、入力電力レベルが低下するにつれて自身の入力電力の配分を変えているが、２つの変換器セルだけが入力電力の配分が変わり、残り（全部）の変換器は、セルの入力電力の配分を実質的に一定にしておくこともまた可能である。
【０２４５】
一実施形態によれば、個々の変換器セル１１〜１Ｎ１は、入力電圧ＶＩＮとして直流電圧を受け取るように構成される。この場合、個々の変換器セルの入力電力は、個々の変換器セルそれぞれの入力電流Ｉ０１〜Ｉ０Ｎ１を調節することにより調節することができる。図７６Ｂは、入力電力の電力レベルに依存する入力電流Ｉ０１〜Ｉ０Ｎ１の分配を図示する。図７６Ｂを参照すると、入力電流ＩＩＮは、入力電力ＰＩＮの電力レベルが最も高いレベルＰＩＮ＿ＭＡＸから最も低いレベルＰＩＮ＿ＭＩＮに低下するにつれて、直線的に減少する。しかしながら、個々の入力電流Ｉ０１〜Ｉ０Ｎ１は、入力電力の全範囲にわたり直線的に減少しない。１つの変換器セルの入力電流が、電力レベルが低下するにつれて実質的に一定している範囲、または増加している範囲が存在していてもよい。例えば、図７６Ｂに示される実施形態では、変換器セル１Ｎ１の入力電流Ｉ０Ｎ１は、入力電力レベルが、第２のレベルＰＩＮ＿２と第３のレベルＰＩＮ＿３との間で低下するにつれて増加する。全体として、個々の変換器セルの入力電力の配分を不均一に分配するという電力変換器の性能を用いて、少なくとも１つの変換器セルの入力電力レベル（入力電流レベル）を、それぞれの変換器セルの効率が高い所定の電力範囲（電流範囲）内、すなわち、例えば効率が最高効率の６０％を超えるか、または８０％を超える電力範囲（電流範囲）内に維持してもよい。
【０２４６】
図７６Ｂでは、Ｉ０１〜Ｉ０Ｎ１は、個々の変換器セルの平均入力電流を表す。すなわち、電力変換器を、入力電力レベルが低下するにつれて、位相制限モードまたは間欠モードで動作させてもよい。この場合、１つまたはそれ以上の入力電流Ｉ０１〜Ｉ０Ｎ１の瞬間電流レベルが、ゼロになる期間が存在してもよい。
【０２４７】
図７７は、個々の変換器セル１１〜１Ｎ１を、図７６Ａおよび図７６Ｂのうちの１つを参照して説明した方法で制御するように構成されたメインコントローラ６の一実施形態を示す。図７７に示されるメインコントローラ６は、図３９に示されるメインコントローラ６に基づいているが、図７７に示されるメインコントローラ６が、所望の入力電力レベルに基づいて、個々の変換器セルの入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成するように構成された電力配分コントローラ６４を含む点で異なっている。電力配分コントローラは、（入力電圧コントローラ６１により算出され得るとともに、中央コントローラ、またはＭＰＰ追跡装置により受け取られる）入力電流基準信号ＩＩＮ＿ＲＥＦ、および入力電圧信号ＶＩＮ＿Ｍに基づいて、所望の入力電力レベルを算出してもよい。別の実施形態によれば、電力配分コントローラ６４は、入力電流基準信号ＩＩＮ＿ＲＥＦのみに基づいて、入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成する。
【０２４８】
電力配分コントローラ６４は、個々の変換器セルの（平均）入力電流Ｉ０１〜Ｉ０Ｎ１が、図７６Ａおよび図７６Ｂを参照して上記で説明したように制御されるように、入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成するように構成される。電力配分コントローラ６４は、位相制限性能を追加で有してもよい。すなわち、それぞれの変換器セルの入力電流を制御するために、電力配分変換器は、１つまたはそれ以上の変換器セルを、アクティブモードおよび非アクティブモードで交互に動作させてもよい。
【０２４９】
図７６Ａおよび図７６Ｂのうちの１つに関して説明した方法では、入力電力が個々の変換器セルによって不均一に共有されるが、この方法は、前述したＩＰトポロジーを有する第１の電力変換器のうちの１つのような、ＩＰトポロジーを有する電力変換器で使用されるとは限らない。代わりに、この種の動作を、図３１に示されるマルチセル変換器のような、ＯＰトポロジーを有するマルチセル変換器で同様に使用してもよい。すなわち、ＯＰトポロジーを有するマルチセル変換器は、出力電力ＰＯＵＴの電力レベルに基づいて、個々の変換器セル２１〜２Ｎ３の出力電力の配分の分配を変化させるように構成することができる。図７６Ａおよび図７６Ｂでは、ＯＰ変換器に生じる出力電力の配分および出力電流が、括弧で表示されている。ここで、ＰＯＵＴ１＿ＲＥＬ＝ＰＯＵＴ１／ＰＯＵＴ、ＰＯＵＴ２＿ＲＥＬ＝ＰＯＵＴ２／ＰＯＵＴ、ＰＯＵＴＮ３＿ＲＥＬ＝ＰＯＵＴＮ３／ＰＯＵＴは、個々の変換器セルの配分を表し、このとき、
【数１９】
2016059264.tif 000021
である。
【０２５０】
図７８は、個々の変換器セル２１〜２Ｎ３を、図７６Ａおよび図７６Ｂのうちの１つに関して説明した方法で制御するように構成されたメインコントローラ３の一実施形態を示す。図７８に示されるメインコントローラ３は、図３３に示されるメインコントローラ３に基づいているが、図７８示されるメインコントローラ３が、所望の入力電力レベルに基づいて、個々の変換器セルの出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成するように構成された電力配分コントローラ３４を含む点で異なっている。電力配分コントローラ３４は、（出力電圧コントローラ３１により算出され得るか、または中央コントローラにより受け取られる）出力電流基準信号ＩＯＵＴ＿ＲＥＦ、および出力電圧信号ＶＯＵＴ＿Ｍに基づいて、所望の出力電力レベルを算出してもよい。別の実施形態によれば、電力配分コントローラ３４は、出力電流基準信号ＩＯＵＴ＿ＲＥＦのみに基づいて、出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。
【０２５１】
電力配分コントローラ３４は、個々の変換器セルの（平均）出力電流Ｉ２１〜Ｉ２Ｎ３が、図７６Ａおよび図７６Ｂを参照して上記で説明したように制御されるように、出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成するように構成される。電力配分コントローラ３４は、位相制限性能を追加で有してもよい。すなわち、それぞれの変換器セルの入力電流を制御するために、電力配分変換器は、１つまたはそれ以上の変換器セルを、アクティブモードおよび非アクティブモードで交互に動作させてもよい。
【０２５２】
図７６Ａおよび図７６Ｂに図示された方法に従って動作するＩＰまたはＯＰのマルチセル変換器では、個々の変換器セル１１〜１Ｎ１（２１〜２Ｎ３）を、生じ得る損失に関して異なるように実施してもよい。上記で説明した変換器セルのタイプはそれぞれ、少なくとも１つの電子スイッチを含む。一実施形態によれば、個々の変換器セル１１〜１Ｎ１（２１〜２Ｎ３）は、導通損に関して異なるように設計されている。一実施形態によれば、これは、オン抵抗（ＲＯＮ）が異なる変換器セル１１〜１Ｎ１（２１〜２Ｎ３）のうちの少なくとも２つに、少なくとも１つの電子スイッチがあるように設計することにより得られる。電子スイッチのオン抵抗は、電子スイッチがオン状態で（オンに切り換えられた状態で）有する電気抵抗である。例えば、ＭＯＳＦＥＴのオン抵抗は、電子スイッチとして使用される場合には、オン状態のＭＯＳＦＥＴのドレインノード（Ｄ）と、ソースノード（Ｓ）との間の電気抵抗である。ＭＯＳＦＥＴは、並列に接続された複数のトランジスタセルを含むように設計することができる。この場合、オン抵抗は、トランジスタセルの数に実質的に比例し、したがって、ＭＯＳＦＥＴが半導体チップ上で消費する領域に比例する。ＭＯＳＦＥＴの設計において、オン抵抗は、並列に接続されるトランジスタセルの数を適切に選択することにより調節することができる。ＧａＮ−ＨＥＭＴでは、電子スイッチの別の例として、オン抵抗は、デバイスを設計する際に、チャンネル幅を適切に選択することにより調節することができる。
【０２５３】
例えば、図７６Ａおよび図７６Ｂに従って動作するマルチセル変換器では、４つの変換器セルが存在すると仮定する。すなわち、「低負荷状態」に関して最適化された１つの変換器セル（図７６Ａおよび図７６Ｂのセル１Ｎ１（２Ｎ３）に相当する）、「中負荷状態」に関して最適化された１つの変換器セル（図７６Ａおよび図７６Ｂのセル１２（２２）に相当する）、「高負荷状態」に関して最適化された１つの変換器セル（図７６Ａおよび図７６Ｂのセル１１（２１）に相当する）である。この場合、低負荷セル１Ｎ１（２Ｎ３）内の少なくとも１つの電子スイッチは、最も高いオン抵抗（以下では、第１のオン抵抗ＲＯＮ１と呼ぶ）を有するように設計され、中負荷セル１２（２２）内の少なくとも１つの電子スイッチは、第１のオン抵抗ＲＯＮ１よりも低い第２のオン抵抗ＲＯＮ２を有するように設計され、高負荷セル１１（２１）内の少なくとも１つの電子スイッチは、第２のオン抵抗ＲＯＮ２よりも低い第３のオン抵抗ＲＯＮ３を有するように設計されている。すなわち、
ＲＯＮ１＞ＲＯＮ２＞ＲＯＮ３
である。
【０２５４】
比率ＲＯＮ１：ＲＯＮ２：ＲＯＮ３は、例えば、１：０．５：０．１である。すなわち、第１のオン抵抗ＲＯＮ１は、第２のオン抵抗ＲＯＮ２の２倍であり、第３のオン抵抗ＲＯＮ３の１０倍である。当然のことながら、これは単なる一例である。個々オン抵抗間の比率は、広範囲で変化してもよい。さらに、変換器セルのオン抵抗は、必ずしもすべてが異なっていなくてもよい。すなわち、２つまたはそれ以上の変換器セルのうちの少なくとも１つの電子スイッチを、実質的に同じオン抵抗で実施してもよい。しかしながら、異なるオン抵抗で設計されている少なくとも２つの変換器セルが存在する。すなわち、１つの変換器セルのうちの少なくとも１つの電子スイッチのオン抵抗は、他の変換器セルのうちの少なくとも１つの電子スイッチのオン抵抗とは異なっている。「異なる（Ｄｉｆｆｅｒｅｎｔ）」とは、１つの変換器セルのオン抵抗が、他の変換器セルのオン抵抗の８０％未満であることを意味する。
【０２５５】
マルチセル変換器の個々の変換器セルを、数個の電子スイッチを用いて、例えば、昇圧トポロジーで２つのスイッチを用いて実施する場合、フルブリッジトポロジーで４つのスイッチを用いて実施する場合、またはＤＡＢトポロジーで８つのスイッチを用いて実施する場合には、２つの対応する電子スイッチが異なるオン抵抗を有する、少なくとも２つの変換器セルが存在する。「対応する（Ｃｏｒｒｅｓｐｏｎｄｉｎｇ）」とは、電子スイッチがそれぞれのトポロジーで同じ位置および機能を有することを意味する。例えば、（図１２に示されるような）１つのハーフブリッジを有する昇圧トポロジーを有する変換器セルでは、１つの変換器セルのハイサイドスイッチのオン抵抗は、別の変換器セルの対応するハイサイドスイッチのオン抵抗とは異なっていてもよい。マルチセル変換器を、数個の電子スイッチを有する変換器セルを用いて実施するのであれば、各変換器セルに同じオン抵抗を実質的に有する他の電子スイッチが存在してもよい。
【０２５６】
マルチセル変換器トポロジーが提示する別の自由度は、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２間の比率である。上記で説明した実施形態では、個々のＤＣリンク電圧が、実質的に同じ電圧レベルを有すると仮定した。しかしながら、これは単なる一例である。一実施形態によれば、ＩＰトポロジーまたはＩＳトポロジーを有するマルチセル変換器は、ＤＣリンク電圧が少なくとも２つの異なる電圧レベルを有するように、ＤＣリンク電圧をセル出力部で制御するように構成される。「異なる（Ｄｉｆｆｅｒｅｎｔ）」とは、１つのグループのＤＣリンク電圧の電圧レベルが、別のグループのＤＣリンク電圧の電圧レベルの８０％未満であることを意味し、各グループは、上記で説明したＤＣリンク電圧のうちの少なくとも１つを含む。別の実施形態によれば、ＯＰトポロジーまたはＯＳトポロジーを有するマルチセル変換器は、ＤＣリンク電圧が少なくとも２つの異なる電圧レベルを有するように、ＤＣリンク電圧をセル入力部で制御するように構成される。「異なる」とは、１つのグループのＤＣリンク電圧の電圧レベルが、別のグループのＤＣリンク電圧の電圧レベルの８０％未満であることを意味し、各グループは、上記で説明したＤＣリンク電圧のうちの少なくとも１つを含む。
【０２５７】
上記の説明に関して、ＩＰトポロジーまたはＯＰのトポロジーを有するマルチセル変換器では、各変換器セルを、関連付けられた自身のＤＣリンク電圧を制御するように構成することができるので、個々の変換器セルのＤＣリンク電圧基準信号を異なるレベルに設定することにより、異なるレベルのＤＣリンク電圧を得ることができる。例えば、図２９に示されるＩＰトポロジーでは、異なるＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ１を、変換器セル１１のコントローラ４１および他のセルのコントローラ（図示せず）のＤＣリンク電圧基準信号を異なる値に設定することにより、得ることができる。コントローラ４１のＤＣリンク基準信号は、図３０に示される信号のＶ２１＿ＲＥＦである。この信号、および他のコントローラの対応する信号は、中央コントローラ（図面では図示されない）によって供給されてもよい。
【０２５８】
ＤＣリンク電圧を異なる電圧レベルで生成することは、ＩＰトポロジーおよびＯＰトポロジーに限定されない。一実施形態によれば、ＩＳトポロジーを有するマルチセル変換器が、セル出力部で異なる電圧レベルでＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を生成するように構成される。ＩＳトポロジーを有するそのようなマルチセル変換器の、一動作方法を図７９Ａおよび図７９Ｂを参照して以下に説明する。図７９Ａおよび図７９Ｂは、正弦入力電圧の１つの半波または整流された正弦入力電圧の１つの全波のタイミング図、および全セル入力電圧Ｖ１ＴＯＴのタイミング図を示す。説明の都合上、マルチセル変換器は、それぞれのセル出力部で異なるＤＣリンク電圧Ｖ２１、Ｖ２２、Ｖ２３を生成する３つの変換器セルを含むと仮定する。この実施形態では、Ｖ２１＞Ｖ２２＞Ｖ２３である。
【０２５９】
マルチセル変換器を、図１２に示されるようなトポロジー（Ｎ１＝３である場合）を用いて実施してもよい。また個々の変換器セルは、昇圧トポロジー（入力電圧が整流正弦電圧である場合）およびフルブリッジトポロジー（入力電圧が正弦電圧である場合）のうちの１つを有してもよい。以下では、異なるＤＣリンク電圧Ｖ２１、Ｖ２２、Ｖ２Ｎ１を、第１のＤＣリンク電圧、第２のＤＣリンク電圧、第３のＤＣリンク電圧とそれぞれ呼ぶことにする。これらのＤＣリンク電圧を供給する変換器セルを、第１の変換器セル、第２の変換器セル、第３の変換器セルと呼ぶことにする。
【０２６０】
図７９Ａおよび図７９Ｂに示される実施形態では、第１の変換器セル、第２の変換器セル、第３の変換器セルを、ブロックモードで動作させる。すなわち、電圧ＶＩＮの瞬間のレベルに基づいて、変換器セルのうちの１つだけをＰＷＭ方式で動作させる。残り全部の変換器セルは、オン状態にあるか、またはオフ状態にあるかのいずれかである。図７９Ａに示される実施形態では、入力電圧ＶＩＮのレベルが、０と第１のＤＣリンク電圧Ｖ２１のレベルとの間であるとき、第１の変換器セルがＰＷＭ方式で動作して、他の２つの変換器セルは、オン状態にある。入力電圧ＶＩＮのレベルが第１のＤＣリンク電圧Ｖ２１のレベルを上回って上昇すると、第２の変換器セルがＰＷＭ方式で動作を開始し、第１の変換器セルはオフ状態であり、第２の変換器セルはオン状態にある。入力電圧ＶＩＮのレベルが第１のＤＣリンク電圧Ｖ２１のレベルに第２のＤＣリンク電圧Ｖ２２のレベルを加えたレベルに相当するレベルを上回って上昇すると、第３の変換器セルがＰＷＭ方式で動作を開始し、第１の変換器セルはオフ状態であり、第２の変換器セルはオフ状態にある。入力電圧ＶＩＮの電圧レベルに基づいた、３つの変換器セルの変調指数を、以下の表１に示す。
【０２６１】
【表１】
2016059264.tif 000022
【０２６２】
表１では、ＶＩＮは入力電圧の瞬間レベルであり、｜ＶＩＮ｜は入力電圧の瞬間電圧レベルの絶対値である。またＶ２１は第１のＤＣリンク電圧のレベルであり、Ｖ２２は第２のＤＣリンク電圧のレベルであり、さらにＶ２３は第３のＤＣリンク電圧のレベルである。
【０２６３】
入力電圧ＶＩＮのレベルが最も高いレベルに達して低下した後に、最初に第３の変換器セルが、セル入力電力が実質的にゼロであるオン状態に切り換わり、次に第２の変換器セルが、セル入力電力が実質的にゼロであるオン状態に切り換わり、最後に入力電圧がゼロに降下すると、第１の変換器セルが、セル入力電力が実質的にゼロであるオン状態に切り換わる。
【０２６４】
入力電圧ＶＩＮのレベルが上昇するときに変換器セルが電力変換を開始する順序は、自由に決めてもかまわない。図７９Ａに示される実施形態では、第１の変換器セルが始動し、第２の変換器セルが後に続き、その後に第３の変換器セルが続く。しかしながら、他の順序も同様に可能である。図７９Ｂに示される実施形態では、第３の変換器セルが始動し、入力電圧ＶＩＮのレベルが第３のＤＣリンク電圧Ｖ２３のレベルに達するまで、ＰＷＭ方式で動作し、次に、入力電圧ＶＩＮのレベルが第３のＤＣリンク電圧Ｖ２３のレベルに第２のＤＣリンク電圧のレベルを加えたレベルに達するまで、第２の変換器セルがＰＷＭ方式で動作し、最後に、第１の変換器セルがＰＷＭ方式動作する。一実施形態によれば、異なる半波（あるいは全波）では、変換器セルが電力変換を開始する順序が異なっている。一実施形態によれば、変換器セルが電力変換を開始する順序は、入力電力ＰＩＮの（所望の）電力レベルに依存する。この場合、電力レベルは、１周期の間の入力電圧を平均した平均電力レベルを表す。例えば、平均電力レベルが所定の閾値を上回っていれば、第１の変換器１１が最も大きい入力電力ＰＩＮの配分を有するように、電力変換器は、図７９Ａに示される順序で始動してもよい。例えば、平均電力レベルが、所定の閾値未満であれば、第３の変換器１３が最も大きい入力電力ＰＩＮの配分を有するように、電力変換器は、図７９Ｂに示される順序で始動してもよい。ＩＳトポロジーを有するマルチセル変換器を、図７９Ａおよび図７９Ｂを参照して説明した方法で動作させるように構成されたメインコントローラ４の一実施形態が、図８０に示される。このコントローラは、図１３に示されるメインコントローラ４に基づいており、変調指数コントローラ４２からの変調指数ｍおよび入力電圧信号ＶＩＮ＿Ｍを受け取るブロック変調コントローラ４７であって、個々の変換器セルの個々の変調指数（図８０ではｍ１〜ｍＮ１で示される）を、表１に従って生成するように構成されたブロック変調コントローラ４７を追加で含む。
【０２６５】
図７９Ａ〜図８１を参照して説明したＩＳ変換器では、個々の変換器セルが電力を変換する継続時間が、異なっている。この結果、変換器セルのセル入力電力が異なり得る。例えば、入力電圧ＶＩＮのピークレベルが３６０Ｖであるとすると、（全ＤＣリンク電圧Ｖ２ＴＯＴが３６０Ｖであるように）第１のＤＣリンク電圧Ｖ２１は１８０Ｖであり、第２のＤＣリンク電圧Ｖ２２は１２０Ｖであり、第３のＤＣリンク電圧Ｖ２Ｎ１は６０Ｖである。また、ＰＩＮ＿ＡＶＧが１つの半波（または全波それぞれ）の平均入力電力であるとすると、図７９Ａに示されるように変換器セルを動作させる場合の、個々の変換器セルの平均セル入力電力Ｐ１＿ＡＶＧ〜Ｐ３＿ＡＶＧは以下の通りである。
Ｐ１＿ＡＶＧ＝０．６１・ＰＩＮ＿ＡＶＧ
Ｐ２＿ＡＶＧ＝０．３１・ＰＩＮ＿ＡＶＧ
Ｐ３＿ＡＶＧ＝０．０８・ＰＩＮ＿ＡＶＧ
【０２６６】
図７９Ｂを参照して説明した順序で変換器セル動作させるとすると、状況は以下の通りである。
Ｐ１＿ＡＶＧ＝０．３９・ＰＩＮ＿ＡＶＧ
Ｐ２＿ＡＶＧ＝０．４０・ＰＩＮ＿ＡＶＧ
Ｐ３＿ＡＶＧ＝０．２１・ＰＩＮ＿ＡＶＧ
【０２６７】
本実施形態では、平均セル入力電力は、実質的に平衡した状態になっている。すなわち各セルの平均セル入力電力は、変換器セルを図７９Ｂに示される順序で動作させる場合、およびＤＣリンク電圧が以下の通りの電圧レベルを有するように制御される場合には、実質的に平均入力電力ＰＩＮ＿ＡＶＧの１／３（０．３３）である。
Ｖ２１＝１６１Ｖ
Ｖ２２＝１０４Ｖ
Ｖ２３＝９５Ｖ
【０２６８】
異なる電圧レベルでＤＣリンク電圧を生成するように構成されたＩＳトポロジーを有するマルチセル変換器では、個々の変換器セル１１〜１Ｎ１を、同じトポロジーを用いて実施してもよい。しかしながら、個々の変換器セルのスイッチは、それぞれの電圧阻止能力に関して異なっていてもよい。「電圧阻止能力（ｖｏｌｔａｇｅ  ｂｌｏｃｋｉｎｇ  ｃａｐａｂｉｌｉｔｙ）」は、電子スイッチが、オフ状態（オフに切り換えられた状態）で破損せずに耐え得る最大電圧を規定する。例えば、電子スイッチをＭＯＳＦＥＴとして実施するのであれば、ＭＯＳＦＥＴのアクティブ領域が一体化されている場合では、電圧阻止能力は、半導体チップの内部のＭＯＳＦＥＴの具体的な設計に依存する。この文脈において「異なる（Ｄｉｆｆｅｒｅｎｔ）」とは、電子スイッチが異なる電圧阻止能力を有するように意図的に設計されていることを意味する。
【０２６９】
上記に関して、ＩＳ変換器では、ＩＳ変換器で実施される個々のスイッチの電圧阻止能力は、対応するＤＣリンク電圧のレベルよりも高い。例えば、図１２に示される変換器セル１１では、ハイサイドスイッチ１２Ｈ、ローサイドスイッチ１２Ｌは、関連付けられたＤＣリンク電圧Ｖ２１よりも高い電圧阻止能力を有するように、それぞれ設計されている。同様に、図２４に示される変換器セル１ｉでは、個々のスイッチ１７Ｈ〜１８Ｌは、関連付けられたＤＣリンク電圧Ｖ２１よりも低い電圧阻止能力を有するように、それぞれ設計されている。１つの電子スイッチのオン抵抗は、電圧阻止能力が増大するにつれて指数関数的に増大するので、必要最低限の電圧阻止能力を有する個々の電子スイッチを設計することが望ましい。したがって、前述した実施形態では、第１の変換器セルは、第２の変換器セル内の電子スイッチよりも高い電圧阻止能力を有する電子スイッチを用いて実施され、第２の変換器セルは、第３の変換器セル内の電子スイッチよりも高い電圧阻止能力を有する電子スイッチを用いて実施される。
【０２７０】
上記で説明した例では、ＤＣリンク電圧Ｖ２１〜Ｖ２３が１８０Ｖ、１２０Ｖおよび６０Ｖであり、第１の変換器セルを、２５０Ｖの電圧阻止能力を有する電子スイッチを用いて実施してもよい。また第２の変換器セルを、１５０Ｖの電圧阻止能力を有する電子スイッチを用いて実施してもよい。さらに、第３の変換器セルを、８０Ｖの電圧阻止能力を有する電子スイッチを用いて実施してもよい。
【０２７１】
個々の変換器セルを異なるＤＣリンク電圧で動作させることは、ＩＳトポロジーを有するマルチセル変換器に限定されない。代わりに、この種の動作を、図３４に示されるマルチセル変換器のような、ＯＳトポロジーを有するマルチセル変換器で同様に使用してもよい。すなわち、ＯＳトポロジーを有するマルチセル変換器を、ＤＣリンク電圧Ｖ２１〜Ｖ２２が異なる電圧レベルを有するように、これらのＤＣリンク電圧Ｖ２１〜Ｖ２２を制御するように設計することができる。前述したＩＳ変換器におけるのと同様に、個々の変換器セルをブロックモードで動作させてもよい。すなわち、出力電圧の瞬間電圧レベルに基づいて、変換器セルのうちの１つだけをＰＷＭ方式で動作させる一方で、残り全部の変換器セルを、オン状態またはオフ状態で動作させる。
【０２７２】
図７９Ａおよび図７９Ｂでは、ＤＣリンク電圧Ｖ２１〜Ｖ２２を異なる電圧レベルで制御するように構成され、変換器セルをブロックモードで動作させるＯＳ変換器セルに生じる電圧が、括弧で示されている。出力電圧ＶＯＵＴの波形に加えて、全セル出力電圧Ｖ３ＴＯＴの波形が示されている。出力電圧は、上記で開示した実施形態における入力電圧ＶＩＮと同じ振幅を有し、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ１は、上記で説明した実施形態におけるのと同じ電圧レベルを有すると仮定する。
【０２７３】
ＩＳ変換器におけるのと同様に、ＯＳ変換器内の変換器セルを、所定の順序で１つの半波（または全波）内で動作させる。図７９Ａに示される実施形態では、出力電圧ＶＯＵＴのレベルが上昇すると、ＤＣリンク電圧が最も高い変換器セルが始動し、図７９Ｂに示される実施形態では、出力電圧ＶＯＵＴのレベルが上昇すると、ＤＣリンク電圧が最も低い変換器セルが始動する。
【０２７４】
図７９Ａおよび図７９Ｂを参照して説明した実施形態では、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２の電圧レベルを、ＩＳ変換器およびＯＳ変換器によってそれぞれ制御してもよい。すなわち、電力変換器は、全ＤＣリンク電圧Ｖ２ＴＯＴを制御するだけでなく、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２の異なるレベルもまた制御する。別の実施形態によれば、さらなる電力変換器が、個々のＤＣリンク電圧のレベルを制御する。例えば、上記で説明したＩＳ変換器の場合、さらなる電力変換器をＤＣリンクコンデンサに接続して、ＩＳ変換器から電力を受け取ってもよい。一実施形態によれば、さらなる電力変換器は、複数の変換器セルを有するＯＰトポロジーを有する。さらなる電力変換器の各変換器セルが、１つのそれぞれのＤＣリンクコンデンサの両端のＤＣリンク電圧を制御する。例えば、上記で説明したＯＳ変換器の場合には、さらなる電力変換器をＤＣリンクコンデンサに接続して、ＯＳ変換器に電力を供給してもよい。一実施形態によれば、さらなる電力変換器は、複数の変換器セルを有するＩＰトポロジーを有する。さらなる電力変換器の各変換器セルが、１つのそれぞれのＤＣリンクコンデンサの両端のＤＣリンク電圧を制御する。
【０２７５】
上記の説明では、ＩＳ変換器では、ＶＩＮ＝ｍ・Ｖ２ＴＯＴであり、ＯＳ変換器では、ＶＯＵＴ＝ｍ・Ｖ２ＴＯＴであるとそれぞれ仮定している。しかしながら、以下にＶＲＥＦと示されることになるｍ・Ｖ２ＴＯＴであって、さらに一般的には、以下の数式として表すこと可能なｍ・Ｖ２ＴＯＴが、
【数２０】
2016059264.tif 000023
正確にそれぞれ入力電圧ＶＩＮおよび出力電圧ＶＯＵＴではない場合があり得る。全体として、入力電圧ＶＩＮおよび出力電圧ＶＯＵＴと、ｍ・Ｖ２ＴＯＴとの間に位相のずれが存在する。この位相のずれは数度であり、上記で説明した誘導子１５のインダクタンスに依存する。上記で説明した、図７１、図７４および図７９Ａ、図７９Ｂに示される実施形態におけるような、電力変換器の動作が、入力電圧および出力電圧のうちの１つにそれぞれ依存するように説明されているような場合に、特に誘導子１５が比較的高いインダクタンスを有するような場合には、電力変換器の動作は同様に、ＶＩＮおよびＶＯＵＴではなく、ＶＲＥＦに依存し得る。
【０２７６】
例えば、図７１および図７４に示される実施形態では、２つの変換器セルを、ＶＩＮおよびＶＯＵＴのうちの１つにそれぞれ依存するのではなくて、ＶＲＥＦに依存して並列に、または直列に接続してもよい。図７９Ａおよび図７９Ｂに示される実施形態では、変換器セルが自身の動作モードを変える電圧閾値を、ＶＩＮおよびＶＯＵＴとそれぞれ比較するのではなく、ＶＲＥＦと比較してもよい。この場合には、ＶＲＥＦを算出するために、図８０に示されるブロック変調コントローラ４７が、（破線で示される）ＤＣリンク電圧信号を受け取る。
【０２７７】
しかしながら、ＶＩＮおよびＶＯＵＴではなくＶＲＥＦを使用して、電力変換器の動作を変えるべきかどうかの決定を行うことにより、一般挙動が変わることはない。このため上記では、ＶＲＥＦではなくＶＩＮおよびＶＯＵＴを使用して、電力変換器の動作について記述した。しかしながら、ＶＩＮおよびＶＯＵＴに基づいた動作はそれぞれ、ＶＲＥＦに基づいた動作もまた同様に含むことを理解されたい。すなわち、例えば、図７１、図７４、図７９Ａ、図７９Ｂでは、ＶＩＮおよびＶＯＵＴをＶＲＥＦに置き換えてもよい。
【０２７８】
マルチセル変換器の別の自由度は、ハーフブリッジを含むタイプの変換器セル内のハーフブリッジの具体的な設計である。それらのタイプの変換器セルは、例えば、図１２に示されるような昇圧トポロジーを有する変換器セル、図２４に示されるようなフルブリッジトポロジーを有する変換器セル、および図３２Ｂに示されるようなバックトポロジーを有する変換器セルである。図８１は、ハイサイドスイッチＨＳおよびローサイドスイッチＬＳを有するハーフブリッジを示す。このハーフブリッジは、前述した昇圧トポロジーまたはトーテムポールトポロジーを有するそれらの変換器セル内の任意のハーフブリッジを表す。このタイプの変換器セルを有するマルチセル変換器では、ハーフブリッジをＰＷＭモードで動作させる動作シナリオが存在する。継続期間Ｔｐを有する１駆動サイクルでのローサイドスイッチＬＳの駆動信号ＳＬＳのタイミング図、および継続期間Ｔｐを有する１駆動サイクルでのハイサイドスイッチＨＳの駆動信号ＳＨＳのタイミング図を示す図８２でこれを説明する。図８２を参照すると、オン期間Ｔｏｎの間、ローサイドスイッチＬＳはオンに切り換わり、一方ハイサイドスイッチはオフに切り換わっている。ローサイドスイッチＬＳがオフに切り換わった後に、ハイサイドスイッチＨＳがオンに切り換わる。ローサイドスイッチのオン状態は、対応する駆動信号ＳＬＳのオンレベルによって表され、ハイサイドスイッチＨＳのオンレベルは、対応する駆動信号ＳＨＳのオンレベルによって表される。なお図８２では、（単に図説の都合上）オンレベルが高いレベルによって表され、オフレベルが低いレベルによって表されている。ローサイドスイッチＬＳがオフに切り換わる時と、ハイサイドスイッチＨＳがオンに切り換わる時との間に遅延時間（不動作時間）があってもよい。しかしながら、この遅延時間は、図８２では示されない。
【０２７９】
図８１に示される実施形態では、２つのスイッチＨＳ、ＬＳは、ＭＯＳＦＥＴとして、特にｎ型ＭＯＳＦＥＴとして描かれるている。しかしながら、例えば、ＩＧＢＴ、ＢＪＴ、ＪＦＥＴなどのような、他のタイプのトランジスタも、同様に使用してもよい。ハイサイドスイッチおよびローサイドスイッチを実施するために使用される特定のタイプの電子スイッチとは無関係に、それぞれのスイッチＨＳ、ＬＳがオン状態にあると、損失（導通損）が生じる。１つのスイッチの導通損は、オン状態にあるスイッチの電気抵抗に依存する。この電気抵抗を、以下では、オン抵抗ＲＯＮと呼ぶことにする。これまで説明したマルチセル変換器では、個々の変換器セルを連続電流モード（ＣＣＭ：ｃｏｎｔｉｎｕｏｕｓ  ｃｕｒｒｅｎｔ  ｍｏｄｅ）で動作させてもよい。この動作モードでは、変換器セルを通って流れる電流は、（マルチセル変換器のそれぞれの入力電圧ＶＩＮまたは出力電圧ＶＯＵＴがゼロである時を除いて）１駆動サイクルでゼロに減少しない。説明の都合上、オンタイムＴｏｎの間にローサイドスイッチＬＳを通って流れる電流は、オフタイムＴｏｆｆの間にハイサイドスイッチＨＳを通って流れる電流と実質的に等しいとさらに仮定する。オフタイムＴｏｆｆは、ローサイドスイッチＬＳのオフへの切り換えと、駆動サイクルの終了との間の時間である。ハイサイドスイッチＨＳおよびローサイドスイッチＬＳのうちの１つに生じる損失は、それぞれのスイッチのオンタイムの継続期間が増加するにつれて増大する。ハイサイドスイッチＨＳおよびローサイドスイッチＬＳが、実質的に同じオン抵抗ＲＯＮを有するのであれば、デューティサイクルｄ＝０．５である場合に、実質的に同じロスが、ハイサイドスイッチＨＳおよびローサイドスイッチＬＳに生じる。なぜならスイッチはそれぞれ、ｄ＝０．５で０．５・Ｔｐに実質的に等しい継続期間の間オン状態にあるからである。
【０２８０】
１つのスイッチのオン抵抗ＲＯＮは、それぞれのスイッチが実施される半導体チップ上のチップ領域の逆数に実質的に比例する。例えば、第１のスイッチＨＳおよび第２のスイッチＬＳを実施するのに使用可能な総チップ領域Ａが存在し、かつ、２つのスイッチＨＳ、ＬＳを、実質的に同じチップ領域、すなわち０．５・Ａを使用してそれぞれ実施するならば、２つのスイッチＨＳ、ＬＳは、実質的に同じオン抵抗ＲＯＮを有する。２つのスイッチが、実質的に同じオン抵抗ＲＯＮを有するように設計されているならば、ハイサイドスイッチＨＳおよびローサイドスイッチＬＳに生じる損失である総導通損は、デューティサイクルｄに依存しない。デューティサイクルｄが、０．５とは異なるのであれば、総導通損は、２つのスイッチが異なるオン抵抗を有するように設計することにより、低減することができる。これについて、図８３を参照して説明する。この文脈において、「異なる（ｄｉｆｆｅｒｅｎｔ）」とは、電子スイッチが異なるオン抵抗を有するように意図的に設計されたことを意味する。電子スイッチのオン抵抗をどのように調節することができるかについては、本明細書で上述されている。
【０２８１】
図８３は、ＨＳスイッチおよびＬＳスイッチの等しいチップ領域での総導通損ＰＬＯＳＳ（０．５、ｄ）に関するデューティサイクルｄに依存する総導通損ＰＬＯＳＳ（ａ、ｄ）を、ハイサイドスイッチＨＳおよびローサイドスイッチＬＳの異なる設計に関して、示している。総導通損は、１駆動サイクルにおいてハイサイドスイッチＨＳおよびローサイドスイッチＬＳに生じる損失である。図８３では、記号「ａ」は、ハイサイドスイッチＨＳおよびローサイドスイッチＬＳを実施するために使用される、総チップ領域に関するローサイドスイッチＬＳのチップ領域を表す。例えば、ａ＝０．１であれば、ローサイドスイッチＬＳのチップ領域は、総チップ領域の０．１倍だけであり、その一方でハイサイドスイッチのチップ領域は、総チップ領域の０．９倍である。したがって、ローサイドスイッチのオン抵抗は、ハイサイドスイッチのオン抵抗の９倍である。図８３の破線は、ハイサイドスイッチおよびローサイドスイッチが、大きさが同じであるチップ領域、つまり総チップ領域の０．５倍で設計されている場合を表す。ハイサイドスイッチＨＳおよびローサイドスイッチＬＳが、同じ大きさのチップ領域を使用して設計されているハーフブリッジを、対称な設計のハーフブリッジ（対称なハーフブリッジ）と呼ぶことにする。同様に、チップ領域の大きさが異なる電子スイッチＨＳ、ＬＳを使用して設計されたハーフブリッジを、非対称な設計のハーフブリッジ（非対称なハーフブリッジ）と呼ぶことにする。
【０２８２】
図８３からわかるように、デューティサイクルがある範囲内にあれば、非対称な設計のハーフブリッジは、（図８３では数字０．５が付された破線によって表されている）対称な設計のハーフブリッジに優越することができる。例えば、ａ＝０．２である非対称な設計のハーフブリッジは、デューティサイクルがｄ＝０．２未満であれば、対称な設計のハーフブリッジよりも損失が小さい。全体として、ａ＜０．５の場合は、ｄ＜ａであるならば、非対称な設計の方が、小さい損失を示している。ａ＞０．５である場合には、ｄ＞ａであるならば、非対称な設計の方が、小さい損失を示している。
【０２８３】
一実施形態によれば、昇圧変換器セルまたはトーテムポール変換器セルのような、ＩＳトポロジーまたはＯＳトポロジーを有し、少なくとも１つのハーフブリッジを有する変換器セルを含んでいるマルチセル変換器は、非対称なハーフブリッジを有する少なくとも１つの変換器セルを含む。そのようなマルチセル変換器では、変調指数、およびしたがって、個々の変換器セルのデューティサイクルは、正弦入力電圧（出力電圧）の１つの半波の間に、比較的大きな範囲にわたって変化してもよい。少なくとも１つの変換器セル内の少なくとも１つのハーフブリッジを非対称に設計すること、およびデューティサイクルが変化することにより、非対称なハーフブリッジを有する変換器セルを、非対称な設計が対称な設計に優越しているデューティサイクルで、動作させる可能性が提示される。これについて、本明細書では、図８４を参照して、以下に説明する。
【０２８４】
図８４は、ＩＳトポロジーまたはＯＳトポロジーを有するマルチセル変換器を動作させる一方法を図示する。特に、図８４は、昇圧トポロジーまたはトーテムポールトポロジーを有してもよい個々の変換器セルの変調指数ｍ１〜ｍＮ１を算出する方法を図示する。図８４に示される方法は、Ｎ１個の変換器セルを有する第１の電力変換器１０に当てはまる。しかしながら、この方法は、Ｎ３個の変換器セルを有する第２の電力変換器に、同様に当てはまる。上記の説明に関して、入力電圧ＶＩＮの瞬間レベルが、変調指数ｍおよび全ＤＣリンク電圧Ｖ２ＴＯＴの積に実質的に一致するように、ＩＳトポロジーを有するマルチセル変換器を動作させてもよい（出力電圧ＶＯＵＴの瞬間レベルが、変調指数ｍおよび全ＤＣリンク電圧Ｖ２ＴＯＴの積に実質的に一致するように、ＯＳトポロジーを有するマルチセル変換器を動作させてもよい）。
【０２８５】
上記に関して、ＩＳ変換器の入力電圧ＶＩＮの瞬間電圧レベルを、個々の変換器セルを同一の変調指数ｍで一度に動作させることにより、全セル入力電圧Ｖ１ＴＯＴによって追随調整してもよい。しかしながら、個々の変換器セルを異なる変調指数で動作させることもまた可能である。この場合、ＶＩＮ＝ｍ１・Ｖ２１＋ｍ２・Ｖ２２＋．．．＋ｍＮ１・Ｖ２Ｎ２であるように、個々の変換器セルを動作させることになる。この等式における複数の変調指数ｍ１〜ｍＮ１を、変調指数ベクトルと見なすことができる。上記の等式が、複数の異なる変調指数ベクトルによって満たされることがわかる。例えば、変調指数ｍ１を受け取る変換器セル１１が、（低デューティサイクルに相当する）高い変調指数において高効率であれば、ｍ１が高いように、変調指数ベクトルを算出してもよい。この場合には、他の変調指数は、低くてもよい。この方法によって得られた個々の変調指数ｍ１〜ｍＮ１を、個々の変換器セルに適用してもよい（１０７２）。
【０２８６】
図８５は、ＩＳトポロジーと、非対称なハーフブリッジを有する少なくとも１つの変換器セルと、を有する第１の電力変換器１０を制御するように構成された、メインコントローラ４の一実施形態を示す。図８５に示されるこのメイン変換器４は、図１３に示されるメイン変換器４に基づいているが、図８５に示されるメイン変換器４が、図８４を参照して説明した方法に従って変調指数ｍ１〜ｍＮ１を生成するように構成された変換器セルコントローラ４６を追加で含む点で、このメイン変換器４とは異なっている。
【０２８７】
図８６は、対応するＯＳトポロジーを有する第２の電力変換器２０のメインコントローラ５を示す。このメインコントローラ５は、図３５に示されるメインコントローラ５に基づいているが、図８６に示されるメインコントローラ５が、個々の変換器セル２１〜２Ｎ３によって受け取られた変調指数ｍ１〜ｍＮ３を、図８４を参照して上記で説明した方法に従って算出する変換器セルコントローラ５６を追加で含む点で、図３５に示されるこのメインコントローラとは異なっている。
【０２８８】
マルチセル変換器、特に、ＩＳトポロジーまたはＯＳのトポロジーを有するマルチセル変換器の個々の変換器セルを、異なる変調指数で動作させることに代えて、または動作させることに加えて、それらの最適動作点付近で個々の変換器セルを動作させるために、（上記でｆｐとして示された）スイッチング周波数を変化させてもよい。すなわち、ＩＳトポロジーまたはＯＳのトポロジーを有するマルチセル変換器のうちの少なくとも２つの変換器セルを、異なるスイッチング周波数で、ＰＷＭモードで動作させてもよい。変調指数は、２つの変換器セルに対して同じであってもよいし、あるいは異なっていてもよい。２つの変換器セルを、ＰＷＭモードで同時にまたは別々の時に動作させてもよい。それにもかかわらず、少なくとも２つの変換器セルを異なるスイッチング周波数で、ＰＷＭモードで動作させることにより、２つの変換器セルの効率曲線は異なる。これにより、例えば、スイッチング周波数が高い方の変換器セルが、スイッチング周波数が低い方の変換器セルよりも低い電力レベルで最高効率となり得る。一実施形態によれば、スイッチング周波数が高い方の変換器セルのスイッチング周波数は、スイッチング周波数が低い方の変換器セルのスイッチング周波数の少なくとも２倍である。
【０２８９】
図８７は、２つのハーフブリッジＨＢ１、ＨＢ２を含むフルブリッジの一実施形態を示し、各ハーフブリッジＨＢ１、ＨＢ２は、ハイサイドスイッチＨＳ１、ＨＳ２およびローサイドスイッチＬＳ１、ＬＳ２を含む。これらのハイサイドスイッチＨＳ１、ＨＳ２およびローサイドスイッチＬＳ１、ＬＳ２はそれぞれ、少なくとも１つのシリコンＭＯＳＦＥＴを含む。図８７に示される実施形態では、これらのＭＯＳＦＥＴはｎ型ＭＯＳＦＥＴである。しかしながら、ｐ型ＭＯＳＦＥＴも、同様に使用してもよい。１つだけのＭＯＳＦＥＴではなく、これらのスイッチはそれぞれ、負荷通路が並列に接続され、同時にオンとオフに切り換えられる２つまたはそれ以上のＭＯＳＦＥＴを含んでもよい。
【０２９０】
図８７に示されるフルブリッジは、これまで説明したＩＳマルチセル変換器またはＯＳマルチセル変換器のいずれかのフルブリッジ（トーテムポール）トポロジーを有する任意の変換器セル内のフルブリッジを表す。図２５Ａ、図２５Ｂおよび対応する記述を参照して、図８５および図８６を参照してこれまで説明したＰＷＭモードのようなＰＷＭモードで、これらのハーフブリッジのうちの１つを動作させる。図８７を参照すると、シリコンＭＯＳＦＥＴは、図８７に明確に描かれている内部ダイオードを含む。このダイオードは、ボディダイオードと呼ばれることが多い。２つのうちの一方のスイッチがオフに切り換わり、２つのうちのもう一方のスイッチをオンに切り換わるる間に遅延時間が存在するように、これらのハーフブリッジのうちの１つをＰＷＭモードで動作させる場合には、もう一方のスイッチのボディダイオードが、導通状態となる。これについて、図２４に示されるハーフブリッジ１７を参照して説明する。
【０２９１】
ローサイドスイッチ１７Ｌが導通しているのであれば、入力電流Ｉ０ｉがローサイドスイッチ１７Ｌを通って流れる。ローサイドスイッチ１７Ｌがオフに切り換われば、（マルチセル電力変換回路の少なくとも１つの誘導子によって駆動された）入力電流Ｉ０ｉが、ハイサイドスイッチ１７Ｈと並列に接続されたダイオードを通って流れる。ハイサイドスイッチ１７ＨがＭＯＳＦＥＴとして実施される場合に、図２４に示されるこのダイオードを、ＭＯＳＦＥＴのボディダイオードによって形成することができる。電流は、ハイサイドスイッチ１７Ｈがオンに切り換わるまで、ダイオードを通って流れる。１駆動サイクルの終了時に、１７Ｈがオンに切り換わり、ローサイドスイッチ１７Ｌが再びオンに切り換わる。ハイサイドスイッチ１７Ｈがオフに切り換わり、ローサイドスイッチ１７Ｌがオンに切り換わる間に、遅延時間があってもよい。これにより、入力電流Ｉ０ｉは、ローサイドスイッチ１７Ｌがオンに切り換わるまで、ハイサイドスイッチ１７Ｈのダイオードを通って切れ目なく流れる。
【０２９２】
ハイサイドスイッチ１７Ｈのダイオードが入力電流Ｉ０ｉを導通すると、電荷がダイオードに蓄積される。ダイオードがブロックする前にダイオードからこの電荷を除去しなければならない。バイポーラダイオードから電荷を除去するこの作用は、逆回復として一般に知られている。
【０２９３】
ＭＯＳＦＥＴのボディダイオードに蓄積された電荷は、ボディダイオードが導通している場合には、とりわけ、ＭＯＳＦＥＴのいわゆる出力キャパシタンスに依存する。この出力キャパシタンス、およびボディダイオードに蓄積された電荷は、ＭＯＳＦＥＴの電圧阻止能力が増大するにつれて増加し、出力キャパシタンスが指数関数的に増加する。すなわち、出力キャパシタンスは、ＶＢｃの関数である。ｂ＞１であり、ここでＶＢは、電圧阻止能力を表す。この比較的高い出力キャパシタンスのせいで、変換器のシリコンＭＯＳＦＥＴは、トーテムポールトポロジーを有する電力変換器にスイッチを実施するのに適切であると見なされなかった。これに関して、（非特許文献３）を参照する。
【０２９４】
しかしながら、ＩＳトポロジーまたはＯＳのトポロジーを有するマルチセル変換器では、個々のスイッチを、ＤＣリンク電圧よりも低い電圧阻止能力で設計することができる。例えば、全ＤＣリンク電圧が６００Ｖで、（ＰＦＣ機能を有する）従来の電力変換器を使用するのであれば、変換器は、６００Ｖの電圧阻止能力を有するスイッチを用いて実施されることになる。上記で説明したＩＳ変換器またはＯＳの変換器では、１つの変換器セルのスイッチを、それぞれのＤＣリンク電圧の電圧レベルに相当するだけの電圧阻止能力で実施してもよい。例えば、Ｎ１＝４個またはＮ３＝４個の変換器セル１１〜１Ｎ１および２１〜２Ｎ３がそれぞれ存在するのであれば、１５０Ｖ（＝６００Ｖ／４）の電圧阻止能力を有する個々のスイッチを設計するのに十分であろう。Ｎ１＝１０個またはＮ３＝１０個の変換器セルが存在する場合には、６０Ｖ（＝６００Ｖ／１０）の電圧阻止能力だけでも十分であろう。
【０２９５】
ＩＳ変換器またはＯＳの変換器では、総オン抵抗は、１つのスイッチのオン抵抗のＮ１（またはＮ３）倍である。これにより、オン抵抗は、変換器セルの数が増加するにつれて直線的に増加する。しかしながら、個々の変換器セルのスイッチに蓄積された総逆回復電荷は、指数関数的に減少する。これについて、一例として以下に示す。シリコンＭＯＳＦＥＴでは、オン抵抗と、ボディダイオードが、順方向バイアス状態から逆方向バイアス状態に切り換わったときに、ＭＯＳＦＥＴから除去しなければならない電荷との間の関係を、すなわちＲＯＮ・ＱＲＥＶ＿ＲＥＣを記述する性能指数（ＦＯＭ：ｆｉｇｕｒｅ  ｏｆ  ｍｅｒｉｔ）が存在する。なお、ＱＲＥＶ＿ＲＥＣは、Ｑｒｒ＋Ｑｏｓｓとして示される場合が多い。ここで、Ｑｏｓｓは、順方向電流から逆方向電流に切り換わるときの出力キャパシタンスに蓄積された電荷であり、Ｑｒｒは、順方向電流から逆方向電流に切り換わるときのダイオードに蓄積された電荷である。ＭＯＳＦＥＴのチップ領域が大きくして、オン抵抗ＲＯＮが、チップ領域に実質的に反比例するように設計することにより、オン抵抗を減少させることができる。しかしながら、ＱＲＥＶ＿ＲＥＣは、チップ領域に実質的に比例するので、上記で規定されたＦＯＭは、チップ領域に実質的に依存せず、主として電圧阻止能力および具体的な設計に依存する。
【０２９６】
Ｉｎｆｉｎｅｏｎ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  ＡＧ，  Ｍｕｎｉｃｈの、ＣｏｏｌＭＯＳ（商標）ＣＦＤ２シリーズの、６００Ｖの電圧阻止能力を有するＭＯＳＦＥＴは、ＦＯＭが約７８０００（７．８Ｅ４）である。同じ供給業者のＯｐｔｉＭＯＳシリーズの、６０Ｖの電圧阻止能力を有するＭＯＳＦＥＴは、ＦＯＭが３４６だけである。１０個の直列接続された変換器セルの総ＦＯＭは、３４６０である、これは、６００Ｖの電圧阻止能力を有する１つだけのＭＯＳＦＥＴのＦＯＭよりも２２倍優れている。
【０２９７】
したがって、数個の、例えば４個、６個、１０個またはそれ以上の変換器セルの直列接続を有するマルチセル変換器は、競争力のある逆回復挙動を有する。
【０２９８】
図１に関連した開示を参照すると、電力変換回路は、少なくとも１つのマルチセル変換器を含む。すなわち、前述したマルチセルのトポロジーを有する第１の電力変換器１０のタイプをそれぞれ、マルチセルのトポロジーを有していない第２の電力変換器に結合してもよいし、または第２の電力変換器を用いずに単独で使用してもよい。同様に、前述したマルチセルのトポロジーを有する第２の電力変換器２０のようなタイプをそれぞれ、マルチセルのトポロジーを有していない第１の電力変換器に結合してもよいし、または第１の電力変換器を用いずに単独で使用してもよい。これについて、図８８および図８９を参照して、２つの例をあげて以下に説明する。
【０２９９】
図８８は、第２の電力変換器２０が、前述したタイプのうちのいずれかであるマルチセル変換器である、電力変換回路の一実施形態を示す。第１の電力変換器は、単セル変換器である。すなわち、第１の電力変換器は、入力部ＩＮ１、ＩＮ２から電力を受け取るように構成され、かつ、変換器セル１１のセル出力部で直列に接続された複数のＤＣリンクコンデンサ１１１〜１１Ｎ１に電力を供給するように構成された、１つだけの変換器セル１１を含む。変換器セル１１は、昇圧特性および降圧特性のうちの１つを有してもよい。すなわち、全ＤＣリンク電圧は、入力電圧の（ピーク）レベルよりも高くてもよいし、または低くてもよい。
【０３００】
図８９は、前述したタイプのうちのいずれかである第２の変換器２０を含む電力変換回路の一実施形態を示す。この実施形態では、さらなる電力変換器が存在しない（第１の変換器がない）。個々のＤＣリンクコンデンサ２１〜２Ｎ２は、第２の電力変換器２０を複数の電源セル９１〜９Ｎ２を有するＤＣ電源９に結合し、各電源セルは、１つのＤＣリンクコンデンサ２１〜２Ｎ２に接続されている。電源セルの例は、バッテリ、光起電力（ＰＶ）パネル、燃料電池など含むが、これらに制限されない。一実施形態によれば、第２の電力変換器２０は、ＯＳトポロジーおよびＰＦＣ性能を有し、ＡＣ送電グリッドに電力を供給するように構成されている。
【０３０１】
図９０は、第１の電力変換器１０および第２の電力変換器２０を有する電力変換回路の一実施形態を示す。第２の電力変換器は、第１の変換器１０および関連付けられたＤＣリンクコンデンサ１１１〜１１Ｎ２からそれぞれ電力を受け取る複数の変換器セル２１〜２Ｎ３を含む。第２の変換器２０のトポロジーは、複数の変換器セル２１〜２Ｎ３のそれぞれのセル出力部が、第２の変換器２０によって供給される複数の負荷Ｚ１〜ＺＮ３のうちの１つに接続されている点で、上記で説明した第２の変換器トポロジーのそれぞれとは異なっている。したがって、変換器セル２１〜２Ｎ３のセル出力部は、接続されない（直列にも並列にも接続されない）。一実施形態によれば、  負荷Ｚ１〜ＺＮ３は、個々の変換器セル２１〜２Ｎ３がＤＣ／ＤＣ変換器セルであるように、ＤＣ負荷である。第１の変換器は、ＩＳトポロジーおよびＰＦＣ性能を有してもよい。
【０３０２】
一実施形態によれば、第１の変換器１０は、中間電圧グリッドから入力電力を受け取るように構成されている。図８９に示される電力変換回路を使用することにより、負荷Ｚ１〜ＺＮ３のようなＤＣ負荷を、中間ＡＣ電圧をＡＣ低電圧に変圧する必要なしに、中間電圧グリッドから直接供給することが可能になる。中間電圧グリッドの具体的なタイプに依存して、ピーク入力電圧は、数１０ｋＶにまでなり得る。しかしながら、第１の変換器１０内のＩＳトポロジーによって、ピーク入力電圧よりもはるかに低い電圧阻止能力を有する半導体スイッチを、第１の変換器１０の変換器セルで使用することができる。この実施形態では、１０個を超え、数１０個までの変換器セルを、第１の変換器１０で、したがって第２の変換器２０でも使用してもよい。「電圧阻止能力（ｖｏｌｔａｇｅ  ｂｌｏｃｋｉｎｇ  ｃａｐａｂｉｌｉｔｙ）」は、電子スイッチが、オフ状態（オフに切り換えられた状態）で破損せずに耐え得る最大電圧を規定する。
【０３０３】
ＡＣ／ＤＣ電力変換、ＤＣ／ＡＣ電力変換またはＤＣ／ＤＣ電力変換の分野における種々の用途向けの電力変換回路を得るために、前述した第１の変換器１０および第２の電力変換器２０を、種々の方法で組み合わせてもよい。これらの用途のうちのいくつかを以下に説明する。これらの用途では、第１の電力変換器１０および第２の電力変換器２０の具体的な設計をそれぞれ、種々のパラメータ、例えば入力電圧の（ピーク）レベルおよび出力電圧の（ピーク）レベルなどに基づいて、選択することができる。入力電圧のレベルが、１００Ｖを超えるような、比較的高い場合には、ＩＳトポロジーを使用してもよい。また、電圧レベルが比較的低い場合には、ＩＰトポロジーを使用してもよい。同様に、出力電圧のレベルが１００Ｖを超えるような、比較的高い場合には、ＯＳトポロジーを使用してもよい。また、電圧レベルが比較的低い場合には、ＯＰトポロジーを使用してもよい。電力変換回路の設計において、第１の電力変換回路１０内、および第２の電力変換回路内の変換器セルの数はそれぞれ、ピーク入力電圧に依存して、ピーク入力電圧が高くなるほど、その数が大きくなってもよい。
【０３０４】
ＡＣ／ＤＣ電力変換回路は、低圧送電グリッドから低電圧を受け取るか、または中間電圧送電グリッドから中間電圧を受け取るように構成されてもよい。低圧送電グリッドは、１１０ＶＲＭＳまたは２２０ＶＲＭＳの正弦電圧を供給する（これによりピーク電圧がそれぞれ約１５５Ｖまたは３１０Ｖになる）。中間電圧グリッドは、ピーク電圧が数キロボルト（ｋＶ）、最大１０ｋＶまでの正弦電圧を供給する。ＡＣ／ＤＣ電力変換回路は、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を制御する第１の電力変換器１０、および出力電圧ＶＯＵＴを制御する第２の電力変換器２０を含んでもよい。
【０３０５】
ＤＣ／ＡＣ電力変換回路は、ＤＣ電圧源からＤＣ電力を受け取るように構成され、かつ、ＡＣ送電グリッドにＡＣ電圧を供給するように構成されてもよい。一実施形態によれば、ＤＣ電源は、ソーラーパネルを含む。一実施形態によれば、ＤＣ電源は、高圧直流（ＨＶＤＣ：ｈｉｇｈ−ｖｏｌｔａｇｅ，ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）送電グリッドを含む。ＤＣ／ＡＣ電力変換回路によって供給された送電グリッドは、低電圧送電グリッドまたは中間電圧送電グリッドであってもよい。ＤＣ／ＡＣ電力変換回路は、入力電流ＩＩＮおよび入力電圧ＶＩＮのうちの１つを制御する第１の電力変換器、およびＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２の出力電圧ＶＯＵＴを制御する第２の電力変換器２０を含んでもよい。
【０３０６】
基本的に、本明細書で前述したマルチセル変換器をそれぞれ、別のマルチセル変換器、別の単セル変換器とともに電力変換回路で実施してもよい。あるいは単独で、すなわち別の電力変換器を用いずに実施してもよい。別の（マルチセルまたは単セル）変換器が存在する場合には、この別の変換器は、具体的なトポロジーに依存して、マルチセル変換器およびＤＣリンクコンデンサに電力をそれぞれ供給するか、または、マルチセル変換器およびＤＣリンクコンデンサから電力をそれぞれ受け取る。
【０３０７】
上記では、いくつかのタイプのマルチセル変換器、少なくとも１つのマルチセル変換器を有する電力変換回路、およびそのようなマルチセル変換器および電力変換回路の、異なる動作方法が開示されている。当然ながら、上記で説明した態様を、互いに組み合わせてもよい。以下では、これらの態様のうちのいくつかを要約する。
【０３０８】
上記で説明した態様のうちのいくつかは、以下の項目に関する。
【０３０９】
Ａ１．複数の変換器セルを含む電力変換器によって電力を変換するステップと、電力基準信号のレベルに基づいて、アクティブモードおよび非アクティブモードのうちの１つで複数の変換器セルのうちの少なくとも１つの変換器セルを選択的に動作させるステップと、を含む方法。
【０３１０】
Ａ２．複数の変換器セルのうちの少なくとも１つの変換器セルを非アクティブモードで動作させる場合に、複数の変換器セルのうちの少なくとも１つの別の変換器セルをアクティブモードで動作させるステップ、をさらに含む項目Ａ１の方法。
【０３１１】
Ａ３．複数の変換器セルのうちの少なくとも１つの別の変換器セルが、複数の変換器セルの残り全部を含む項目Ａ２の方法。
【０３１２】
Ａ４．少なくとも１つの変換器セルを非アクティブモードで動作させるステップが、少なくとも１つの変換器セルによってゼロ電力を変換するステップを含む項目Ａ１〜Ａ３のうちの１つの方法。
【０３１３】
Ａ５．電力基準信号のレベルに基づいて、アクティブモードおよび非アクティブモードのうちの１つで少なくとも１つの変換器セルを動作させるステップが、電力基準信号のレベルが、所定の閾値未満である場合に、少なくとも１つの変換器セルを非アクティブモードで動作させるステップを含む項目Ａ１〜Ａ４のうちの１つの方法。
【０３１４】
Ａ６．少なくとも１つの変換器セルをアクティブモードで動作させるステップが、少なくとも１つの変換器セル内の少なくとも１つのスイッチを、ＰＷＭ（パルス幅変調）方式で、スイッチング周波数で動作させるステップを含み、少なくとも１つの変換器セルを非アクティブモードで動作させるステップが、少なくとも１つの変換器セルを、スイッチング周波数の逆数の少なくとも１０倍である継続期間の間、非アクティブモードで動作させるステップを含む項目Ａ１〜Ａ５のうちの１つの方法。
【０３１５】
Ａ７．少なくとも１つの変換器セルを非アクティブモードで動作させるステップが、電力基準信号のレベルに基づいて、非アクティブモードで動作させる変換器セルの数を設定するステップを含み、レベルが低下するにつれて数が増加する項目Ａ１〜Ａ６のうちの１つの方法。
【０３１６】
Ａ８．複数の変換器セルがそれぞれ、セル電圧を受け取るように構成されたセル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が並列に接続され、複数の変換器セルのセル出力部を含む並列回路が電力変換器の出力部に結合される項目Ａ１〜Ａ７のうちの１つの方法。
【０３１７】
Ａ９．複数の変換器セルが、電力基準信号に基づいて、電力変換器の出力部の出力電圧、および出力電流のうちの１つを制御するように構成され、電力基準信号が、出力電流基準信号を含む項目Ａ８の方法。
【０３１８】
Ａ１０．複数の変換器セルのうちの少なくとも１つを、アクティブモードおよび非アクティブモードのうちの１つで動作させるステップが、出力電流基準信号のレベルが所定の電流閾値未満である場合に、複数の変換器セルのうちの少なくとも１つを非アクティブモードで動作させるステップを含む項目Ａ９の方法。
【０３１９】
Ａ１１．少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで動作させるステップが、出力電流基準信号のレベルに基づいて、非アクティブモードで動作させることになる変換器セルの数Ｋを選択するステップと、最も低いセル入力電圧を受け取るＫ個の変換器セルを識別するステップと、識別された変換器セルを非アクティブモードで動作させるステップとを含む項目Ａ８の方法。
【０３２０】
Ａ１２．選択するステップ、識別するステップ、および動作させるステップの繰り返しをさらに含む項目Ａ１０の方法。
【０３２１】
Ａ１３．繰り返しが、規則的に繰り返すことを含む項目Ａ１２の方法。
【０３２２】
Ａ１４．複数の第２の変換器セルのうちの１つの入力電圧の電圧レベルが、所定の電圧閾値未満に低下した場合に、繰り返しが、繰り返されることを含む項目Ａ１２の方法。
【０３２３】
Ａ１５．複数の変換器セルが、出力電圧を実質的に一定であるように制御するように構成された、項目Ａ１〜Ａ１４のうちの１つの方法。
【０３２４】
Ａ１６．別の電力変換器によって、複数の変換器セルのそれぞれのセル入力部でセル入力電圧を供給するステップ、をさらに含む項目Ａ１〜Ａ１４のうちの１つの方法。
【０３２５】
Ａ１７．別の電力変換器が、少なくとも１つの変換器セルを含む項目Ａ１６の方法。
【０３２６】
Ａ１８．電力変換器および別の電力変換器が、複数のコンデンサによりリンクされている項目Ａ１７の方法。
【０３２７】
Ａ１９．セル入力電圧がそれぞれ、複数のコンデンサのうちのそれぞれの１つの両端の電圧である項目Ａ１８の方法。
【０３２８】
Ａ２０．別の電力変換器が、セル入力電圧の合計を制御するように構成された項目Ａ１６〜Ａ１９のうちの１つの方法。
【０３２９】
Ａ２１．複数の変換器セルがそれぞれ、セル入力部および、セル出力電圧を供給するように構成されたセル出力部を含み、複数の変換器セルのセル入力部が並列に接続され、複数の変換器セルのセル入力部を含む並列回路が電力変換器の入力部に結合される項目Ａ１の方法。
【０３３０】
Ａ２２．複数の変換器セルが、電力基準信号に基づいて、入力電圧および入力電流のうちの１つを電力変換器の入力部で制御するように構成され、電力基準信号が、入力電流基準信号を含む項目Ａ２１の方法。
【０３３１】
Ａ２３．複数の変換器セルのうちの少なくとも１つを、アクティブモードおよび非アクティブモードのうちの１つで動作させるステップが、入力電流基準信号の電流レベルが所定の電流閾値未満である場合に、複数の変換器セルのうちの少なくとも１つを、非アクティブモードで動作させるステップを含む項目Ａ２２の方法。
【０３３２】
Ａ２４．少なくとも１つ変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで動作させるステップが、入力電流基準信号のレベルに基づいて、非アクティブモードで動作させることになる変換器セルの数Ｋを選択するステップと、セル出力電圧が最も高いＫ個の変換器セルを識別するステップと、識別された変換器セルを非アクティブモードで動作させるステップと、を含む項目Ａ２１の方法。
【０３３３】
Ａ２５．選択するステップ、識別するステップ、および動作させるステップの繰り返しをさらに含む項目Ａ２４の方法。
【０３３４】
Ａ２６．繰り返しが、規則的に繰り返すことを含む項目Ａ２５の方法。
【０３３５】
Ａ２７．複数の第２の変換器セルのうちの１つの入力電圧の電圧レベルが、所定の電圧閾値を上回って上昇した場合に、繰り返しが、繰り返されることを含む項目Ａ２５の方法。
【０３３６】
Ａ２８．複数の変換器セルが、入力電圧が実質的に一定であるように制御するように構成された、項目Ａ２２〜Ａ２７のうちの１つの方法。
【０３３７】
Ａ２９．別の電力変換器によって、複数の変換器セルの、それぞれのセル出力部でセル出力電圧を受け取るステップ、をさらに含む項目Ａ２１〜Ａ２８のうちの１つの方法。
【０３３８】
Ａ３０．別の電力変換器が、１つだけの変換器セルを含む項目Ａ２９の方法。
【０３３９】
Ａ３１．電力変換器およびさらなる電力変換器が、複数のコンデンサによりリンクされている項目Ａ２９〜Ａ３０のうちの１つの方法。
【０３４０】
Ａ３２．セル出力電圧がそれぞれ、複数のコンデンサのうちのそれぞれの１つの両端の電圧である項目Ａ３１の方法。
【０３４１】
Ａ３３．複数の変換器セルを含む電力変換器によって周期電圧を受け取るステップと、周期電圧の１周期内で、周期電圧の電圧レベルが変わるにつれてアクティブな変換器セルの数が変わるように、周期電圧の電圧レベルの変化に基づいて、複数の変換器セルのうちの少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで選択的に動作させるステップと、を含む方法。
【０３４２】
Ａ３４．少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで選択的に動作させるステップが、周期電圧の電圧レベルが上昇するにつれて、アクティブな変換器セルの数が増加するように、少なくとも１つの変換器セルを動作させるステップを含む項目Ａ３３の方法。
【０３４３】
Ａ３５．少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで選択的に動作させるステップが、周期電圧の電圧レベルが低下するにつれてアクティブな変換器セルの数が減少するように、少なくとも１つの変換器セルを動作させるステップを含む項目Ａ３３およびＡ３４のうちの１つの方法。
【０３４４】
Ａ３６．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が並列に接続され、セル入力部を含む並列回路が電力変換器の入力部に結合され、各変換器セルのセル出力部がそれぞれのコンデンサに結合される項目Ａ３３〜Ａ３５のうちの１つの方法。
【０３４５】
Ａ３７．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が並列に接続され、セル入力部を含む並列回路が電力変換器の入力部に結合され、各変換器セルのセル入力部がそれぞれのコンデンサに結合される項目Ａ３３〜Ａ３６のうちの１つの方法。
【０３４６】
Ａ３８．複数の連続した周期または半周期のそれぞれにおいて、入力電圧の電圧レベルが上昇するにつれて、２つまたはそれ以上の変換器セルがアクティブ化され、２つまたはそれ以上の変換器セルがアクティブ化される順序が、少なくとも２つの異なる周期または半周期において異なっている項目Ａ３４〜Ａ３７のうちの１つの方法。
【０３４７】
Ａ３９．複数の連続した周期または半周期のそれぞれにおいて、入力電圧の電圧レベルが低下するにつれて、２つまたはそれ以上の変換器セルが非アクティブ化され、２つまたはそれ以上の変換器セルが非アクティブ化される順序が、少なくとも２つの異なる周期または半周期において異なっている項目Ａ３５〜Ａ３８のうちの１つの方法。
【０３４８】
Ａ４０．非アクティブモードで少なくとも１つの変換器セルを動作させるステップが、少なくとも１つの変換器セルによってゼロ電力を変換するステップを含む項目Ａ３３〜Ａ３９のうちの１つの方法。
【０３４９】
Ａ４１．電力変換器を含む電力変換回路であって、電力変換器が、複数の変換器セルと、電力基準信号のレベルに基づいて、複数の変換器セルのうちの少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで動作させるように構成されたコントローラと、を含む電力変換回路。
【０３５０】
Ａ４２．複数の変換器セルがそれぞれ、セル入力電圧を受け取るように構成されたセル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が、並列に接続され、複数の変換器セルのセル出力部を含む並列回路が、電力変換器の出力部に結合される項目Ａ４１の電力変換回路。
【０３５１】
Ａ４３．コントローラが、電力基準信号のレベルに基づいて、出力電圧および出力電流のうちの１つを電力変換器の出力部で制御するように構成され、電力基準信号が、出力電流基準信号を含む項目Ａ４２の電力変換回路。
【０３５２】
Ａ４４．出力電流基準信号のレベルが所定の電流閾値未満である場合に、コントローラが、複数の変換器セルのうちの少なくとも１つを、非アクティブモードで動作させるように構成された項目Ａ４３の電力変換回路。
【０３５３】
Ａ４５．コントローラが、出力電流基準信号のレベルに基づいて、非アクティブモードで動作させることになる変換器セルの数Ｋを選択するように構成され、最も低いセル入力電圧を受け取るＫ個の変換器セルを識別するように構成され、識別された変換器セルを非アクティブモードで動作させるように構成された項目Ａ４２〜Ａ４４のうちの１つの電力変換回路。
【０３５４】
Ａ４６．複数の変換器セルがそれぞれ、セル入力部、およびセル出力電圧を供給するように構成されたセル出力部を含み、複数の変換器セルのセル入力部が並列に接続され、複数の変換器セルのセル入力部を含む並列回路が電力変換器の入力部に結合される項目Ａ３８の電力変換回路。
【０３５５】
Ａ４７．コントローラが、電力基準信号に基づいて、入力電圧および入力電流のうちの１つを電力変換器の入力部で制御するように構成され、電力基準信号が、入力電流基準信号を含む項目Ａ４６の電力変換回路。
【０３５６】
Ａ４８．入力電流基準信号のレベルが所定の電流閾値未満である場合に、コントローラが、複数の変換器セルのうちの少なくとも１つを、非アクティブモードで動作させるように構成された項目Ａ４７の電力変換回路。
【０３５７】
Ａ４９．コントローラが、入力電流基準信号のレベルに基づいて、非アクティブモードで動作させることになる変換器セルの数Ｋを選択するように構成され、セル出力電圧が最も低いＫ個の変換器セルを識別するように構成され、識別された変換器セルを非アクティブモードで動作させるように構成された項目Ａ４６〜Ａ４８のうちの１つの電力変換回路。
【０３５８】
Ａ５０．複数の変換器セルを含み、周期電圧を受け取るように構成された電力変換器と、コントローラと、を含む電力変換回路であって、周期電圧の１周期内で、周期電圧の電圧レベルが変わるにつれてアクティブな変換器セルの数が変わるように、コントローラが、周期電圧の変化に基づいて、複数の変換器セルのうちの少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで選択的に動作させるように構成された電力変換回路。
【０３５９】
Ａ５１．周期電圧の１周期内で、周期電圧の電圧レベルが上昇するにつれてアクティブな変換器セルの数が増加するように、コントローラが、少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで選択的に動作させるように構成された項目Ａ５０の電力変換回路。
【０３６０】
Ａ５２．周期電圧の１周期内で、周期電圧の電圧レベルが低下するにつれてアクティブな変換器セルの数が減少するように、コントローラが、少なくとも１つの変換器セルを、アクティブモードおよび非アクティブモードのうちの１つで選択的に動作させるように構成された項目Ａ５０およびＡ５１のうちの１つの電力変換回路。
【０３６１】
Ｂ１．複数の変換器セルを含む電力変換回路であって、複数の変換器セルのうちの少なくとも第１の変換器セルが、第１の動作特性を有し、複数の変換器セルのうちの少なくとも第２の変換器セルが、第１の動作特性とは異なる第２の動作特性を有する電力変換回路。
【０３６２】
Ｂ２．複数のコンデンサであって、それぞれが複数の変換器セルのうちの１つに関連付けられた複数のコンデンサをさらに含む項目Ｂ１の電力変換回路であって、電力変換器が、複数のコンデンサのそれぞれの両端の電圧を制御するように構成され、第１の動作パラメータが、第１の変換器セルに関連付けられた第１のコンデンサの両端の電圧の第１の電圧レベルを含み、かつ、第２の動作パラメータが、第２の変換器セルに関連付けられた第２のコンデンサの両端の電圧の第２の電圧レベルを含む項目Ｂ１の電力変換回路。
【０３６３】
Ｂ３．第１の電圧レベルが、第２の電圧レベルの８０％未満である項目Ｂ２の電力変換回路。
【０３６４】
Ｂ４．複数のコンデンサの両端の電圧が相互に異なるように、電力変換器が、複数のコンデンサのそれぞれの両端の電圧を制御するように構成された項目Ｂ１〜Ｂ３のうちの１つの電力変換回路。
【０３６５】
Ｂ５．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が直列に接続され、複数の変換器セルのセル入力部を含む直列回路が、電力変換器の入力部に結合され、かつ、複数の変換器セルのそれぞれのセル出力部が、複数のコンデンサのそれぞれの１つに接続される項目Ｂ１〜Ｂ４のうちの１つの電力変換回路。
【０３６６】
Ｂ６．電力変換器が、周期電圧を電力変換器の入力部で受け取るように構成され、かつ、かつ、入力電圧の電圧レベルに基づいて、３つの異なる動作モードのうちの１つで変換器セルをそれぞれ動作させるように構成された項目Ｂ１〜Ｂ５のうちの１つの電力変換回路。
【０３６７】
Ｂ７．３つの異なる動作モードが、オンモードと、オフモードと、ＰＷＭ（パルス幅変調）モードと、を含む項目Ｂ６の電力変換回路。
【０３６８】
Ｂ８．変換器セルがそれぞれ、少なくとも１つの電子スイッチを含み、変換器セルをそれぞれ、３つの異なる動作モードのうちの１つで動作させるステップが、変換器セルをそれぞれ、連続した駆動サイクルで動作させるステップを含み、かつ、オンモードでは、少なくとも１つの電子スイッチが各駆動サイクル期間中を通じてオン状態にあり、オフモードでは、少なくとも１つの電子スイッチが各駆動サイクル期間中を通じてオフ状態にあり、ＰＷＭモードでは、少なくとも１つの電子スイッチが各駆動サイクルのオン期間の間オン状態にあり、オフ期間の間オフ状態にある項目Ｂ６およびＢ７のうちの１つの電力変換回路。
【０３６９】
Ｂ９．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が直列に接続され、複数の変換器セルのセル出力部を含む直列回路が、電力変換器の出力部に結合され、かつ、各変換器セルのセル入力部が、複数のコンデンサのうちのそれぞれの１つに接続される項目Ｂ１〜Ｂ８のうちの１つの電力変換回路。
【０３７０】
Ｂ１０．電力変換器が、周期電圧を電力変換器の出力部で受け取るように構成され、かつ、入力電圧の電圧レベルに基づいて、３つの異なる動作モードのうちの１つで変換器セルをそれぞれ動作させるように構成された項目Ｂ９の電力変換回路。
【０３７１】
Ｂ１１．３つの異なる動作モードが、オンモードと、オフモードと、ＰＷＭモードと、を含む項目Ｂ１０の電力変換回路。
【０３７２】
Ｂ１２．変換器セルがそれぞれ、少なくとも１つの電子スイッチを含み、変換器セルをそれぞれ、３つの異なる動作モードのうちの１つで動作させるステップが、変換器セルをそれぞれ、連続した駆動サイクルで動作させるステップを含み、かつ、オンモードでは、少なくとも１つの電子スイッチが各駆動サイクルを通じてオン状態にあり、オフモードでは、少なくとも１つの電子スイッチが各駆動サイクルを通じてオフ状態にあり、ＰＷＭモードでは、少なくとも１つの電子スイッチが各駆動サイクルのオン期間の間オン状態にあり、オフ期間の間オフ状態にある項目Ｂ１１の電力変換器。
【０３７３】
Ｂ１３．第１の動作特性が、第１の変換器セル内の少なくとも１つの電子スイッチの第１の電圧阻止能力を含み、かつ、第２の動作特性が、第２の変換器セル内の少なくとも１つの電子スイッチの第２の電圧阻止能力を含む項目Ｂ１の電力変換回路。
【０３７４】
Ｂ１４．第１の電圧阻止能力が、第２の電圧阻止能力の８０％未満である項目Ｂ１３の電力変換回路。
【０３７５】
Ｂ１５．複数の変換器セルのそれぞれにおける、少なくとも１つの電子スイッチの電圧阻止能力が、複数の変換器セルの残り全部のそれぞれにおける、少なくとも１つの電子スイッチの電圧阻止能力とは異なっている項目Ｂ１３の電力変換回路。
【０３７６】
Ｂ１６．第１の変換器セルおよび第２の変換器セルがそれぞれ、ハーフブリッジを含み、第１の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのハイサイドスイッチであり、かつ、第２の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのハイサイドスイッチである項目Ｂ１３の電力変換回路。
【０３７７】
Ｂ１７．第１の変換器セルおよび第２の変換器セルがそれぞれ、ハーフブリッジを含み、第１の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのローサイドスイッチであり、かつ、第２の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのローサイドスイッチである項目Ｂ１１の電力変換回路。
【０３７８】
Ｂ１８．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が直列に接続される項目Ｂ１３の電力変換回路。
【０３７９】
Ｂ１９．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が直列に接続される項目Ｂ１３の電力変換回路。
【０３８０】
Ｂ２０．複数のコンデンサであって、それぞれが複数の変換器セルのうちの１つに接続される複数のコンデンサと、複数の変換器セルに結合されたさらなる電力変換器であって、少なくとも１つの変換器セルを含むさらなる電力変換器と、をさらに含む項目Ｂ１３の電力変換回路。
【０３８１】
Ｂ２１．第１の動作特性が、第１の変換器セル内の少なくとも１つの電子スイッチの第１のオン抵抗を含み、かつ、第２の動作特性が、第２の変換器セル内の少なくとも１つの電子スイッチの第２のオン抵抗を含む項目Ｂ１の電力変換回路。
【０３８２】
Ｂ２２．第１のオン抵抗が、第２のオン抵抗の８０％未満である項目Ｂ２１の電力変換回路。
【０３８３】
Ｂ２３．複数の変換器セルのそれぞれにおける、少なくとも１つの電子スイッチのオン抵抗が、複数の変換器セルの残り全部のそれぞれにおける、少なくとも１つの電子スイッチのオン抵抗とは異なっている項目Ｂ２２の電力変換回路。
【０３８４】
Ｂ２４．第１の変換器セルおよび第２の変換器セルがそれぞれ、ハーフブリッジを含み、第１の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのハイサイドスイッチであり、かつ、第２の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのハイサイドスイッチである項目Ｂ２２の電力変換回路。
【０３８５】
Ｂ２５．第１の変換器セルおよび第２の変換器セルがそれぞれ、ハーフブリッジを含み、第１の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのローサイドスイッチであり、かつ、第２の変換器セルの少なくとも１つの電子スイッチが、それぞれのハーフブリッジのローサイドスイッチである項目Ｂ２３の電力変換回路。
【０３８６】
Ｂ２６．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が並列に接続される項目Ｂ２３の電力変換回路。
【０３８７】
Ｂ２７．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が並列に接続される項目Ｂ２３の電力変換回路。
【０３８８】
Ｂ２８．複数の変換器セルであって、それぞれがセル入力部およびセル出力部を含む複数の変換器セルを含む電力変換器によって周期的な入力電圧を受け取るステップと、周期的な入力電圧の電圧レベルに基づいて、複数の変換器セルのうちの少なくとも２つの変換器セルのセル入力部を、並列、または直列のいずれかに接続するステップと、を含む方法。
【０３８９】
Ｂ２９．瞬間電圧レベルが所定の電圧閾値未満である場合に、セル入力部を並列に接続するステップを含む項目Ｂ２８の方法。
【０３９０】
Ｂ３０．別の電力変換器によって、セル出力電力を各変換器セルのセル出力部で受け取るステップをさらに含む項目Ｂ２８の方法。
【０３９１】
Ｂ３１．マルチセル電力変換器および別の電力変換器が、複数のコンデンサによりリンクされている項目Ｂ３０の方法。
【０３９２】
Ｂ３２．複数の変換器セルであって、それぞれがセル出力部およびセル入力部を含む複数の変換器セルを含む電力変換器によって周期電圧を受け取るステップと、出力電圧の瞬間電圧レベルに基づいて、複数の変換器セルのうちの少なくとも２つの変換器セルのセル出力部を、並列、または直列のいずれかに接続するステップと、を含む方法。
【０３９３】
Ｂ３３．電圧レベルが所定の電圧閾値未満である場合に、セル出力部を並列に接続するステップを含む項目Ｂ３２の方法。
【０３９４】
Ｂ３４．別の電力変換器からセル入力電力を各変換器セルのセル入力部で受け取るステップをさらに含む項目Ｂ３２の方法。
【０３９５】
Ｂ３５．別の変換器およびさらなる電力変換器が、複数のコンデンサによりリンクされている項目３３の方法。
【０３９６】
Ｃ１．複数の変換器セルを含む電力変換器によって周期電圧を受け取るステップと、継続時間が等しい一連の時間フレームにおいて、複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるステップと、を含む方法であって、一連の時間フレームのそれぞれが、周期的電圧の連続したゼロ交差間の期間に相当する方法。
【０３９７】
Ｃ２．周期電圧が、正弦電圧および整流正弦電圧のうちの１つである項目Ｃ１の方法。
【０３９８】
Ｃ３．一連の時間フレームが、第１の数（Ｐ）の時間フレーム、および第２の数（Ｑ）の時間フレームを含み、かつ、第２の数の時間フレームのそれぞれにおける平均電力レベルが、第１の数の時間フレームのそれぞれにおける平均電力レベルよりも低いように、平均電力レベルを交互に替えるステップが、第１の数の時間フレームのそれぞれに対する電力を変換ステップと、第２の複数の時間フレームのそれぞれに対する電力を変換するステップと、を含む項目Ｃ１の方法。
【０３９９】
Ｃ４．一連の時間フレームにおいて平均電力レベルを交互に替えるステップが、連続して平均電力レベルを交互に替えるステップを含む項目Ｃ３の方法。
【０４００】
Ｃ５．第２の数の時間フレームにおける平均電力レベルが、第１の数の時間フレームにおける平均電力レベルの５０％未満である項目Ｃ３の方法。
【０４０１】
Ｃ６．第２の数の時間フレームにおける平均電力レベルが、ゼロである項目Ｃ３〜Ｃ５のうちの１つの方法。
【０４０２】
Ｃ７．第２の数の時間フレームと第１の数の時間フレームとの間の比率が、１よりも大きい項目Ｃ３〜Ｃ６のうちの１つの方法。
【０４０３】
Ｃ８．複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるステップが、複数の変換器セルのうちのそれぞれによって変換された電力の平均電力レベルを交互に替えるステップを含む項目Ｃ３〜Ｃ６のうちの１つの方法。
【０４０４】
Ｃ９．電力変換器が、入力部を含み、周期電圧が入力部で受け取られる項目Ｃ３〜Ｃ８のうちの１つの方法。
【０４０５】
Ｃ１０．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、変換器セルのセル入力部が、直列に接続され、かつ、セル入力部を含む直列回路が、電力変換器の入力部に結合される項目Ｃ９の方法。
【０４０６】
Ｃ１１．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、変換器セルのセル入力部が並列に接続され、かつ、セル入力部を含む並列回路が電力変換器の入力部に結合される項目Ｃ９およびＣ１０のうちの１つの方法。
【０４０７】
Ｃ１２．別の電力変換器によって電力変換器から電力を受け取るステップをさらに含み、かつ、別の電力変換器が、複数の変換器セルのセル出力部に結合される項目Ｃ１０およびＣ１１のうちの１つの方法。
【０４０８】
Ｃ１３．複数の変換器セルのセル出力部がそれぞれ、複数のコンデンサのそれぞれのコンデンサに結合される項目Ｃ１２の方法。
【０４０９】
Ｃ１４．電力変換器が出力部を含み、周期電圧が、出力部で受け取られる項目Ｃ１の方法。
【０４１０】
Ｃ１５．変換器セルがそれぞれ、セル入力部およびセル出力部を含み、変換器セルのセル出力部が、直列に接続され、かつ、セル出力部を含む直列回路が、電力変換器の出力部に結合される項目Ｃ１４の方法。
【０４１１】
Ｃ１６．変換器セルがそれぞれ、セル入力部およびセル出力部を含み、変換器セルのセル出力部が、並列に接続され、かつ、セル出力部を含む並列回路が、電力変換器の出力部に結合される項目Ｃ１４の方法。
【０４１２】
Ｃ１７．電力変換器によって別のさらなる電力変換器から電力を受け取るステップをさらに含み、別の電力変換器が、複数の変換器セルのセル入力部に結合される項目Ｃ１４〜Ｃ１６のうちの１つの方法。
【０４１３】
Ｃ１８．複数の変換器セルの各セル入力部が、複数のコンデンサのうちのそれぞれの１つに結合される項目Ｃ１７の方法。
【０４１４】
Ｃ１９．複数の変換器セルを含む電力変換器によって、ＤＣ電力を第１のモードまたは第２のモードで変換するステップを含む方法であって、第１のモードでは、変換電力の電力レベルが実質的に一定であり、かつ、第２のモードでは、変換電力の電力レベルが交互に替わる方法。
【０４１５】
Ｃ２０．ＤＣ電力を第２のモードで変換するステップが、複数の変換器セルのうちの少なくとも１つを、アクティブモードおよび非アクティブモードのうちの１つで交互に動作させるステップを含む項目Ｃ１９の方法。
【０４１６】
Ｃ２１．複数の変換器セルのうちの少なくとも１つを、非アクティブモードで動作させるステップが、複数の変換器セルのうちの少なくとも１つによってゼロ電力を変換するステップを含む項目Ｃ２０の方法。
【０４１７】
Ｃ２２．ＤＣ電力を第２のモードで変換するステップが、１つだけの変換器セルをアクティブモードで一度に動作させるステップを含む項目Ｃ２０およびＣ２１のうちの１つの方法。
【０４１８】
Ｃ２３．ＤＣ電力を第２のモードで変換するステップが、複数の変換器セルをそれぞれ、別々の時に動作させるステップを含む項目Ｃ２２の方法。
【０４１９】
Ｃ２４．ＤＣ電力を変換するステップが、電力基準信号のレベルに基づいて、ＤＣ電力を第１のモードまたは第２のモードで変換するステップを含む項目Ｃ１９〜Ｃ２３のうちの１つの方法。
【０４２０】
Ｃ２５．第１のモードでは、変換電力の電力レベルが、電力基準信号のレベルに依存する項目Ｃ２４の方法。
【０４２１】
Ｃ２６．電力基準信号のレベルが、所定の閾値未満に低下した場合に、ＤＣ電力を変換するステップが、ＤＣ電力を第２のモードで変換するステップを含む項目Ｃ２４の方法。
【０４２２】
Ｃ２７．ＤＣ電力を第２のモードで変換するステップが、第２のモードにおける平均電力レベルが、電力基準信号のレベルに依存するように、ＤＣ電力を変換するステップを含む項目Ｃ２４〜Ｃ２６のうちの１つの方法。
【０４２３】
Ｃ２８．第２のモードにおける平均電力レベルが、第１のモードにおける電力レベルの５０％未満である項目Ｃ１９〜Ｃ２７のうちの１つの方法。
【０４２４】
Ｃ２９．ＤＣ電力を変換するステップが、出力電流を電力変換器の出力部で供給するステップを含み、かつ、電力基準信号が、出力電流基準信号を含む項目Ｃ２４〜Ｃ２８のうちの１つの方法。
【０４２５】
Ｃ３０．電力変換器によって別の電力変換器から電力を受け取るステップをさらに含む項目Ｃ２９の方法。
【０４２６】
Ｃ３１．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が並列に接続され、かつ、セル出力部を含む並列回路が、電力変換器の出力部に結合される項目Ｃ１９の方法。
【０４２７】
Ｃ３２．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が、直列に接続され、かつ、セル出力部を含む直列回路が、電力変換器の出力部に結合される項目Ｃ１９の方法。
【０４２８】
Ｃ３３．ＤＣ電力を変換するステップが、入力電流を電力変換器の入力部で受け取るステップを含み、かつ、電力基準信号が、入力電流基準信号を含む項目Ｃ１９の方法。
【０４２９】
Ｃ３４．別の電力変換器によって電力変換器から電力を受け取るステップをさらに含む項目Ｃ３３の方法。
【０４３０】
Ｃ３５．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が、並列に接続され、かつ、セル入力部を含む並列回路が、電力変換器の出力部に結合される項目Ｃ１９の方法。
【０４３１】
Ｃ３６．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が、直列に接続され、かつ、セル入力部を含む直列回路が、電力変換器の出力部に結合される項目Ｃ１９の方法。
【０４３２】
Ｃ３７．複数の変換器セルを含む電力変換器であって、周期電圧を受け取るように構成された電力変換器と、一連の時間フレームにおいて、複数の変換器セルのうちの少なくとも１つの変換器セルによって変換された電力の平均電力レベルを交互に替えるように構成されたコントローラと、を含む電力変換回路であって、各時間フレームが、周期電圧の連続したゼロ交差間の期間に相当する電力変換回路。
【０４３３】
Ｃ３８．周期電圧が、正弦電圧および整流正弦電圧のうちの１つである項目Ｃ３７の電力変換回路。
【０４３４】
Ｃ３９．項目Ｃ３７の電力変換器回路であって、電力変換器が入力部を含み、電力変換器が周期電圧を入力部で受け取るように構成され、かつ、別の電力変換器に電力を出力するように構成された項目Ｃ３７の電力変換器回路。
【０４３５】
Ｃ４０．項目Ｃ３７の電力変換器回路であって、電力変換器が出力部を含み、電力変換器が周期電圧を出力部で受け取るように構成され、かつ、電力変換器に電力を供給するように構成された別の電力変換器を含む項目Ｃ３７の電力変換器回路。
【０４３６】
Ｃ４１．複数の変換器セルを含む電力変換器と、コントローラと、を含む電力変換回路であって、コントローラが、第１のモードおよび第２のモードのうちの１つで電力変換器を動作させるように構成され、第１のモードでは、変換電力の電力レベルが実質的に一定であり、かつ、第２のモードでは、変換電力の電力レベルが交互に替わる電力変換回路。
【０４３７】
Ｃ４２．コントローラが、複数の変換器セルのうちの少なくとも１つを、アクティブモードおよび非アクティブモードのうちの１つで交互に動作させるように構成された項目Ｃ４１の電力変換回路。
【０４３８】
Ｃ４３．複数の変換器セルのうちの少なくとも１つが、ゼロ電力を変換するように、コントローラが、複数の変換器セルのうちの少なくとも１つ、非アクティブモードで動作させるように構成された項目Ｃ４２の電力変換回路。
【０４３９】
Ｃ４４．コントローラが、複数の変換器セルのうちの１つだけをアクティブモードで一度に動作させるように構成された項目Ｃ４１の電力変換回路。
【０４４０】
Ｄ１．複数の変換器セルおよび少なくとも１つのフィルタセルを含む電力変換器によって電力を変換するステップと、複数の変換器セルのうちの少なくとも１つの、セル入力部でセル入力電力を受け取り、かつ、セル出力部でセル出力電力を供給するステップと、フィルタセルを、フィルタセルが入力電力を受け取る入力電力モード、およびフィルタセルが出力電力を供給する出力電力モードのうちの１つで、動作させるステップと、を含む方法。
【０４４１】
Ｄ２．フィルタセルを入力電力モードで動作させるステップが、フィルタセルの端子で入力電力を受け取るステップを含み、かつ、フィルタセルを出力電力モードで動作させるステップが、フィルタセルの端子で出力電力を供給するステップを含む項目Ｄ１の方法。
【０４４２】
Ｄ３．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部および少なくとも１つのフィルタセルの端子が、直列に接続され、かつ、セル入力部および端子を含む直列回路が、電力変換器の入力部に結合される項目Ｄ１の方法。
【０４４３】
Ｄ４．電力変換器の入力部で入力電圧を受け取るステップと、複数の変換器セルのそれぞれによってセル出力電圧を供給するステップと、入力電圧の電圧レベルおよびセル出力電圧の電圧レベルに基づいて、フィルタセルを、入力電力モードおよび出力電力モードのうちの１つで動作させるステップと、をさらに含む項目Ｄ３の方法。
【０４４４】
Ｄ５．入力電力モードおよび出力電力モードのうちの１つでフィルタセルを動作させるステップが、第１の数の複数の変換器セルをオフ状態で動作させるステップと、第２の数の変換器セルをオン状態で動作させるステップと、第１の数の変換器セルのセル出力電圧の合計が、入力電圧のレベルよりも低い場合に、フィルタセルを入力電力モードで動作させステップと、第１の数の変換器セルのセル出力電圧の合計が、入力電圧のレベルよりも高い場合に、フィルタセルを出力電力モードで動作させるステップと、を含む項目Ｄ４の方法。
【０４４５】
Ｄ６．第１の数が、入力電圧のレベルに依存する項目Ｄ５の方法。
【０４４６】
Ｄ７．入力電圧が、周期電圧である項目Ｄ４の方法。
【０４４７】
Ｄ８．電力変換器の入力部で入力電圧および入力電流を受け取るステップと、入力電圧に対して所定の位相差があるように、入力電流を制御するステップと、をさらに含む項目Ｄ３の方法。
【０４４８】
Ｄ９．複数の変換器セルのそれぞれのセル出力部でセル出力電圧を制御するステップをさらに含む項目Ｄ８の方法。
【０４４９】
Ｄ１０．複数の変換器セルのそれぞれによって供給されるセル出力電力を、別の電力変換器によって受け取るステップをさらに含む項目Ｄ２〜Ｄ９のうちの１つの方法。
【０４５０】
Ｄ１１．別の電力変換器が、１つだけの変換器セルを含む項目Ｄ１０の方法。
【０４５１】
Ｄ１２．別の電力変換器が、複数の変換器セルを含み、別の電力変換器の複数の変換器セルがそれぞれ、電力変換器の複数の変換器セルの、関連付けられた変換器セルによって供給されるセル出力電力を受け取る項目Ｄ１０の方法。
【０４５２】
Ｄ１３．電力変換器および別の電力変換器が、複数のコンデンサによりリンクされている項目Ｄ１０の方法。
【０４５３】
Ｄ１４．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部、およびフィルタセルの端子が、直列に接続され、かつ、セル出力部および端子を含む直列回路が、電力変換器の出力部に結合される項目Ｄ１の方法。
【０４５４】
Ｄ１５．電力変換器の出力部で出力電圧を受け取るステップと、各変換器セルによってセル入力電圧を受け取るステップと、出力電圧の電圧レベルおよびセル入力電圧の電圧レベルに基づいて、フィルタセルを、入力電力モードおよび出力電力モードのうちの１つで動作させるステップと、をさらに含む項目Ｄ１４の方法。
【０４５５】
Ｄ１６．入力電力モードおよび出力電力モードのうちの１つでフィルタセルを動作させるステップが、第１の数の複数の変換器セルをオフ状態で動作させ、かつ、第２の数の変換器セルをオン状態で動作させるステップと、第１の数の変換器セルのセル入力電圧の合計が、出力電圧のレベルよりも低い場合に、出力電力モードでフィルタセルを動作させるステップと、第１の数の変換器セルのセル入力電圧の合計が、出力電圧のレベルよりも高い場合に、入力電力モードでフィルタセルを動作させるステップと、を含む項目Ｄ１５の方法。
【０４５６】
Ｄ１７．第１の数が、出力電圧のレベルに依存する項目Ｄ１６の方法。
【０４５７】
Ｄ１８．出力電圧が、周期電圧である項目Ｄ１６の方法。
【０４５８】
Ｄ１９．電力変換器の出力部で出力電圧を受け取るステップと、出力電流を供給するステップと、出力電圧に対して所定の位相差があるように、出力電流を制御するステップと、をさらに含む項目Ｄ１４の方法。
【０４５９】
Ｄ２０．複数の変換器セルのそれぞれによって受け取られたセル入力電力を、別の電力変換器によって供給するステップをさらに含む項目Ｄ１４〜Ｄ１９のうちの１つの方法。
【０４６０】
Ｄ２１．別の電力変換器が、１つだけの変換器セルを含む項目Ｄ２０の方法。
【０４６１】
Ｄ２２．別の電力変換器が、複数の変換器セルを含み、電力変換器の複数の変換器セルがそれぞれ、別の電力変換器の複数の変換器セルの、関連付けられた変換器セルからセル入力電力を受け取る項目Ｄ２０の方法。
【０４６２】
Ｄ２３．電力変換器、およびさらなる電力変換器が、複数のコンデンサによりリンクされている項目Ｄ２０〜Ｄ２２のうちの１つの方法。
【０４６３】
Ｄ２４．複数の変換器セルであって、少なくとも１つが、セル入力部でセル入力電力を受け取るように構成され、かつ、セル出力部でセル出力電力を供給するように構成された複数の変換器セルと、少なくとも１つのフィルタセルであって、入力電力を受け取る入力電力モード、および出力電力を供給する出力電力モードのうちの１つで動作するように構成された少なくとも１つのフィルタセルと、を含む電力変換器を含む電力変換回路。
【０４６４】
Ｄ２５．フィルタセルが、フィルタセルの端子で入力電力を入力電力モードで受け取るように構成され、かつ、フィルタセルの端子で出力電力を出力電力モードで供給するように構成された項目Ｄ２４の電力変換回路。
【０４６５】
Ｄ２６．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部およびフィルタセルの端子が直列に接続され、かつ、セル入力部および端子を含む直列回路が、電力変換器の入力部に結合される項目Ｄ２４の電力変換回路。
【０４６６】
Ｄ２７．電力変換器が、電力変換器の入力部で入力電圧を受け取るように構成され、各変換器セルが、セル出力電圧を供給するように構成され、かつ、入力電圧の電圧レベルおよびセル出力電圧の電圧レベルに基づいて、フィルタセルが、入力電力モードおよび出力電力モードのうちの１つで動作するように構成された項目Ｄ２６の電力変換回路。
【０４６７】
Ｄ２８．第１の数の複数の変換器セルが、オフ状態で動作するように構成され、かつ、第２の数の複数の変換器セルが、オン状態で動作するように構成され、第１の数の変換器セルのセル出力電圧の合計が、入力電圧のレベルよりも低い場合に、フィルタセルが、入力電力モードで動作するように構成され、かつ、第１の数の変換器セルのセル出力電圧の合計が、入力電圧のレベルよりも高い場合に、出力電力モードで動作するように構成された項目Ｄ２７の電力変換回路。
【０４６８】
Ｄ２９．第１の数が、入力電圧のレベルに依存する項目Ｄ２８の電力変換回路。
【０４６９】
Ｄ３０．入力電圧が、周期電圧である項目Ｄ１６の方法。
【０４７０】
Ｄ３１．電力変換器が、電力変換器の入力部で入力電圧および入力電流を受け取るように構成され、かつ、入力電圧に対して所定の位相差があるように、入力電流を制御するように構成された項目Ｄ２６の電力変換回路。
【０４７１】
Ｄ３２．電力変換器が、複数の変換器セルのそれぞれのセル出力部でセル出力電圧を制御するようにさらに構成された項目３１の電力変換回路。
【０４７２】
Ｄ３３．複数の変換器セルのそれぞれによって供給されるセル出力電力を受け取るように構成された別の電力変換器をさらに含む項目Ｄ３２の電力変換回路。
【０４７３】
Ｄ３４．別の電力変換器が、１つだけの変換器セルを含む項目Ｄ３３の電力変換回路。
【０４７４】
Ｄ３５．さらなる電力変換器が、複数の変換器セルを含み、別の電力変換器の複数の変換器セルがそれぞれ、電力変換器の複数の変換器セルのうちの１つによって供給されるセル出力電力を受け取る項目Ｄ３３の電力変換回路。
【０４７５】
Ｄ３６．電力変換器および別の電力変換器が、複数のコンデンサによりリンクされている項目Ｄ３３〜Ｄ３５のうちの１つの電力変換回路。
【０４７６】
Ｄ３７．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部およびフィルタセルの端子が直列に接続され、かつ、セル出力部および端子を含む直列回路が、電力変換器の出力部に結合される項目Ｄ２４〜Ｄ３６のうちの１つの電力変換回路。
【０４７７】
Ｄ３８．電力変換器が、電力変換器の出力部で出力電圧を受け取るように構成され、各変換器セルが、セル入力電圧を受け取るように構成され、かつ、出力電圧の電圧レベルおよびセル入力電圧の電圧レベルに基づいて、フィルタセルが、入力電力モードおよび出力電力モードのうちの１つで動作するように構成された項目Ｄ３７の電力変換回路。
【０４７８】
Ｄ３９．第１の数の複数の変換器セルが、オフ状態で動作するように構成され、かつ、第２の数の複数の変換器セルが、オン状態で動作するように構成され、第１の数の変換器セルのセル入力電圧の合計が、出力電圧のレベルよりも低い場合に、フィルタセルが、入力電力モードで動作するように構成され、かつ、第１の数の変換器セルのセル入力電圧の合計が、出力電圧のレベルよりも高い場合に、出力電力モードで動作するように構成された項目Ｄ３８の電力変換回路。
【０４７９】
Ｄ４０．第１の数が、出力電圧のレベルに依存する項目Ｄ３９の電力変換回路。
【０４８０】
Ｄ４１．出力電圧が、周期電圧である項目Ｄ３８〜Ｄ４０のうちの１つの電力変換回路。
【０４８１】
Ｄ４２．電力変換器が、電力変換器の出力部で出力電圧を受け取り、かつ、出力電流を供給するように構成され、出力電圧に対して所定の位相差があるように、出力電流を制御するように構成された項目Ｄ３７〜Ｄ４１のうちの１つの電力変換回路。
【０４８２】
Ｄ４３．電力変換器が、複数の変換器セルのそれぞれのセル入力部でセル入力電圧を制御するようにさらに構成された項目Ｄ４２の電力変換回路。
【０４８３】
Ｄ４４．複数の変換器セルのそれぞれにセル入力電力を供給するように構成された別の電力変換器をさらに含む項目Ｄ３７〜Ｄ４３のうちの１つの電力変換回路。
【０４８４】
Ｄ４５．別の電力変換器が、少なくとも１つの変換器セルを含む項目Ｄ４４の電力変換回路。
【０４８５】
Ｄ４６．別の電力変換器が、複数の変換器セルを含み、別の電力変換器の複数の変換器セルがそれぞれ、電力変換器の複数の変換器セルのうちの１つにセル入力電力を供給する項目Ｄ４４およびＤ４５のうちの１つの電力変換回路。
【０４８６】
Ｄ４７．電力変換器および別の電力変換器が、複数のコンデンサによりリンクされている項目Ｄ４４〜Ｄ４６のうちの１つの電力変換回路。
【０４８７】
Ｅ１．複数の直列に接続された変換器セルを有する電力変換器を含む電力変換回路であって、複数の変換器セルがそれぞれ、第１のシリコンＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）および第２のシリコンＭＯＳＦＥＴを含む、少なくとも１つの第１のハーフブリッジ回路を含み、複数の変換器セルのうちの少なくとも１つが、連続電流モードで動作するように構成された電力変換回路。
【０４８８】
Ｅ２．連続電流モードでは、第１のハーフブリッジの電流がゼロとは異なる項目Ｅ１の電力変換回路。
【０４８９】
Ｅ３．複数の変換器セルがそれぞれ、連続電流モードで動作するように構成される項目Ｅ１およびＥ２のうちの１つの電力変換回路。
【０４９０】
Ｅ４．複数の変換器セルがそれぞれ、第３のシリコンＭＯＳＦＥＴおよび第４のシリコンＭＯＳＦＥＴを含む、第２のハーフブリッジをさらに含む項目Ｅ１〜Ｅ３のうちの１つの電力変換回路。
【０４９１】
Ｅ５．複数の変換器セルのうちの少なくとも１つが、周期電圧を受け取るように構成され、かつ、トーテムポール変調モードで動作するように構成された項目Ｅ４の電力変換回路。
【０４９２】
Ｅ６．トーテムポール変調モードにおいて少なくとも１つの変換器セルが、第１のハーフブリッジおよび第２のハーフブリッジのうちの一方を、周期電圧の周波数に依存する第１の周波数で動作させるように構成され、かつ、第１のハーフブリッジおよび第２のハーフブリッジのうちのもう一方を、周期電圧の周波数よりも高い第２の周波数で動作させるように構成された項目Ｅ５の電力変換回路。
【０４９３】
Ｅ７．第１の周波数が、周期電圧の周波数の２倍である項目Ｅ６の電力変換回路。
【０４９４】
Ｅ８．第２の周波数が、周期電圧の周波数の少なくとも２００倍である項目Ｅ６の電力変換回路。
【０４９５】
Ｅ９．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が、直列に接続され、セル入力部を含む直列回路が、電力変換器の入力部に結合される項目Ｅ１〜Ｅ８のうちの１つの電力変換回路。
【０４９６】
Ｅ１０．電力変換器が、セル入力部と直列に接続された少なくとも１つの誘導子をさらに含む項目Ｅ９の電力変換回路。
【０４９７】
Ｅ１１．複数のコンデンサをさらに含み、セル出力部がそれぞれ、複数のコンデンサのうちのそれぞれの１つに接続された項目Ｅ９の電力変換回路。
【０４９８】
Ｅ１２．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が、直列に接続され、複数の変換器セルのセル出力部を含む直列回路が、電力変換器の出力部に結合される項目Ｅ１の電力変換回路。
【０４９９】
Ｅ１３．電力変換器が、セル出力部と直列に接続された少なくとも１つの誘導子をさらに含む項目Ｅ１２の電力変換回路。
【０５００】
Ｅ１４．複数のコンデンサをさらに含み、複数の変換器セルのそれぞれのセル入力部が、複数のコンデンサのうちのそれぞれの１つに接続される項目Ｅ１２の電力変換回路。
【０５０１】
Ｅ１５．電力変換器に結合された別の電力変換器をさらに含む項目Ｅ１〜Ｅ１４のうちの１つの電力変換回路。
【０５０２】
Ｅ１６．第１のシリコンＭＯＳＦＥＴおよび第２のシリコンＭＯＳＦＥＴがそれぞれ、１００Ｖを超える電圧阻止能力を有する項目Ｅ１〜Ｅ１５のうちの１つの電力変換回路。
【０５０３】
Ｅ１７．第１のシリコンＭＯＳＦＥＴが、第１のオン抵抗および第１の電圧阻止能力を含み、第２のシリコンＭＯＳＦＥＴが、第２のオン抵抗および第２の電圧阻止能力を含み、第１の電圧阻止能力および第２の電圧阻止能力が、実質的に等しく、第１のオン抵抗が第２のオン抵抗とは異なっている項目Ｅ１〜Ｅ１６のうちの１つの電力変換回路。
【０５０４】
Ｅ１８．第１のオン抵抗が、第２のオン抵抗の９０％未満である項目Ｅ１７の電力変換回路。
【０５０５】
Ｅ１９．複数の直列に接続された変換器セルを含む電力変換器のうちの少なくとも１つの変換器セルを、連続電流モードで動作させるステップを含む方法であって、変換器セルがそれぞれ、第１のシリコンＭＯＳＦＥＴおよび第２のシリコンＭＯＳＦＥＴを含む少なくとも第１のハーフブリッジを含む方法。
【０５０６】
Ｅ２０．少なくとも１つの変換器セルを、連続電流モードで動作させるステップが、第１のハーフブリッジの電流が、ゼロとは異なるように、第１のハーフブリッジを動作させるステップを含む項目Ｅ１９の方法。
【０５０７】
Ｅ２１．少なくとも１つの変換器セルを、連続電流モードで動作させるステップが、複数の変換器セルのそれぞれを、連続電流モードで動作させるステップを含む項目Ｅ２０の方法。
【０５０８】
Ｅ２２．複数の変換器セルがそれぞれ、第３のシリコンＭＯＳＦＥＴおよび第４のシリコンＭＯＳＦＥＴを含む第２のハーフブリッジをさらに含む項目Ｅ１９〜Ｅ２１のうちの１つの方法。
【０５０９】
Ｅ２３．少なくとも１つの変換器セルを、連続電流モードで動作させるステップが、少なくとも１つの変換器セルによって周期電圧を受け取るステップと、少なくとも１つの変換器セルを、トーテムポール変調モードで動作させるステップと、を含む項目Ｅ２２の方法。
【０５１０】
Ｅ２４．少なくとも１つの変換器セルを、トーテムポール変調モードで動作させるステップが、第１のハーフブリッジおよび第２のハーフブリッジのうちの一方を、周期電圧の周波数に依存する第１の周波数で動作させるステップと、第１のハーフブリッジおよび第２のハーフブリッジのうちのもう一方を、周期電圧の周波数よりも高い第２の周波数で動作させるステップと、を含む項目Ｅ２３の方法。
【０５１１】
Ｅ２５．第１の周波数が、周期電圧の周波数の２倍である項目Ｅ２４の方法。
【０５１２】
Ｅ２６．第２の周波数が、周期電圧の周波数の少なくとも２００倍である項目Ｅ２５の方法。
【０５１３】
Ｅ２７．第１のシリコンＭＯＳＦＥＴおよび第２のシリコンＭＯＳＦＥＴの電圧阻止能力がそれぞれ、１００Ｖよりも高い項目Ｅ１９〜Ｅ２６のうちの１つの方法。
【０５１４】
Ｅ２８．複数の変換器セルを有する電力変換器を含む電力変換回路であって、各変換器セルが、第１の電子スイッチおよび第２の電子スイッチを含むハーフブリッジ回路を含み、第１の電子スイッチが、第１のオン抵抗および第１の電圧阻止能力を含み、第２の電子スイッチが、第２のオン抵抗および第２の電圧阻止能力を含み、少なくとも１つの変換器セルでは、第１の電圧阻止能力および第２の電圧阻止能力が、実質的に等しく、第１のオン抵抗および第２のオン抵抗が異なる電力変換回路。
【０５１５】
Ｅ２９．少なくとも１つの変換器セルでは、第１のオン抵抗が、第２のオン抵抗の９０％未満である項目Ｅ２８の電力変換回路。
【０５１６】
Ｅ３０．第１のオン抵抗が、第２のオン抵抗の８０％未満である項目Ｅ２９の電力変換回路。
【０５１７】
Ｅ３１．少なくとも１つの変換器セルでは、第１の電圧阻止能力が、第２の電圧阻止能力の９０％と１１０％との間にある項目Ｅ２８の電力変換回路。
【０５１８】
Ｅ３２．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が、直列に接続され、複数の変換器セルのセル入力部を含む直列回路が、マルチセル電力変換器の入力部に結合される項目Ｅ２８の電力変換回路。
【０５１９】
Ｅ３３．セル入力部と直列に接続された誘導子をさらに含む項目Ｅ３２の電力変換回路。
【０５２０】
Ｅ３４．複数のコンデンサをさらに含み、各変換器セルのセル出力部が、複数のコンデンサのうちのそれぞれの１つに接続される項目Ｅ３２の電力変換回路。
【０５２１】
Ｅ３５．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が、直列に接続され、複数の変換器セルのセル出力部を含む直列回路が、電力変換器の出力部に結合される項目Ｅ２８の電力変換回路。
【０５２２】
Ｅ３６．セル出力部と直列に接続された誘導子をさらに含む項目Ｅ３５の電力変換回路。
【０５２３】
Ｅ３７．複数のコンデンサをさらに含み、各変換器セルのセル入力部が、複数のコンデンサのうちのそれぞれの１つに接続される項目Ｅ３５の電力変換回路。
【０５２４】
Ｅ３８．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル出力部が、並列に接続され、複数の変換器セルのセル出力部を含む並列回路が、電力変換器の出力部に結合される項目Ｅ２８の電力変換回路。
【０５２５】
Ｅ３９．複数の変換器セルがそれぞれ、セル入力部およびセル出力部を含み、複数の変換器セルのセル入力部が、並列に接続され、複数の変換器セルのセル入力部を含む並列回路が、電力変換器の入力部に結合される項目Ｅ２８の電力変換回路。
【０５２６】
Ｅ４０．第１の電子スイッチおよび第２の電子スイッチがそれぞれ、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、およびＢＪＴ（バイポーラ接合トランジスタ）からなるグループから選択される項目Ｅ２８の電力変換回路。
【０５２７】
Ｅ４１．複数のコンデンサであって、それぞれが、複数の変換器セルのうちのそれぞれの１つに結合された複数のコンデンサと、複数のコンデンサに結合された別の電力変換器と、をさらに含む項目Ｅ２８〜Ｅ４０のうちの１つの電力変換回路。
【０５２８】
Ｆ１．ＰＷＭモードで動作するように構成された複数の変換器セルを含む電力変換器を含み電力変換回路であって、複数の変換器セルが、第１のスイッチング周波数で、ＰＷＭモードで動作するように構成された第１の変換器セル、および第１のスイッチング周波数とは異なる第２のスイッチング周波数で、ＰＷＭモードで動作するように構成された第２の変換器セルを含む電力変換回路。
【０５２９】
Ｆ２．第２のスイッチング周波数が、第１のスイッチング周波数の少なくとも１．２倍である項目Ｆ１の電力変換回路。
【０５３０】
Ｆ３．電力変換器が、ＩＳトポロジー、ＯＳトポロジー、ＩＰトポロジー、ＯＰトポロジーからなるグループから選択されるトポロジーを含む項目Ｆ１およびＦ２のうちの１つの電力変換回路。
【０５３１】
Ｆ４．電力変換器が、ＩＳトポロジーおよびＯＳトポロジーのうちの１つを含み、電力変換装器が、周期電圧を受け取るように構成され、第１の変換器セルおよび第２の変換器セルが、実質的に同一の変調指数およびデューティサイクルでそれぞれ動作するように構成された項目Ｆ１〜Ｆ３のうちの１つの電力変換回路。
【０５３２】
Ｇ１．マルチセル電力変換器の第１の変換器セルを、第１の周波数で、ＰＷＭモードで動作させるステップと、マルチセル電力変換器の第２の変換器セルを、第１の周波数とは異なる第２の周波数で、ＰＷＭモードで動作させるステップと、を含む方法。
【０５３３】
Ｈ１．マルチセル変換器によって入力電力を受け取るステップと、複数の別々の負荷に出力電力を供給するステップと、を含む方法であって、マルチセル電力変換器が、ＩＳトポロジーを含む方法。
【０５３４】
Ｈ２．マルチセル変換器が、複数の変換器セルを含み、各変換器セルが、それぞれの負荷に電力を供給する項目Ｈ１の方法。
【０５３５】
Ｈ３．入力電力が、ＡＣ送電グリッドから受け取られる項目Ｈ１およびＨ２のうちの１つの方法。
【０５３６】
Ｉ１．マルチセル変換器によって複数の別々の電源から入力電力を受け取るステップと、負荷に出力電力を供給するステップと、を含む方法。
【０５３７】
Ｉ２．負荷が、ＡＣ送電グリッドである項目Ｉ１の方法。
【０５３８】
Ｉ３．マルチセル変換器が、ＯＳトポロジーを含む項目Ｉ１およびＩ２のうちの１つの方法。
【０５３９】
本発明の種々の例示的実施形態を開示したが、本発明の主旨と範囲から逸脱することなく本発明の利点のいくつかを達成する種々の変化および変形が可能であることは当業者には明らかである。同じ機能を行う他のコンポーネントを好適に置き換え得ることは当業者には自明である。明示的に述べていない場合であっても、特定の図面を参照して説明される特徴は、他の図面の特徴と組み合わせられることが言及されるべきである。さらに、本発明の方法は、同じ結果を達成する、適切なプロセッサ指示を用いたすべてのソフトウェアによる実施、または、ハードウェアロジックおよびソフトウェアロジックの組み合わせを用いるハイブリッド実施のいずれによっても達成することができる。添付の特許請求の範囲によって、発明の概念へのこのような変形をカバーすることが意図されている。
【０５４０】
「下（ｕｎｄｅｒ）」、「下（ｂｅｌｏｗ）」、「低い（ｌｏｗｅｒ）」、「超（ｏｖｅｒ）」、「上（ｕｐｐｅｒ）」などの空間的相対的用語などは、ある素子の、他の素子に対する位置関係を説明するのに、記載を平易にするために用いられている。これらの用語は、図面に描いた方向とは異なる方向に加え、装置の異なる方向を包含することを意図されている。さらに、「第１（ｆｉｒｓｔ）」、「第２（ｓｅｃｏｎｄ）」などの用語は、種々の素子、領域、区分などを示すのにも用いられ、限定することは意図されない。明細書全体において、同様の用語は、同様の素子を示す。
【０５４１】
本明細書で用いられるように、「有する（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」などの用語は、述べられた素子や特徴の存在を示すが、追加の素子や特徴を排除しない、開放端用語である。冠詞「ａ」、「ａｎ」、「ｔｈｅ」は、そうでないことを文脈が明らかに示していない限り、単数同様複数も含むことを意図される。
【０５４２】
上記の変形や応用を考慮に入れて、本発明が、上記記載や添付図面に限定されないことを理解されたい。その代りに、本発明は、以下の請求項およびその法的同等物によってのみ限定される。
【符号の説明】
【０５４３】
１  第１の変換器セル
１０  フィルタセル
１１〜１Ｎ１  第１の変換器セル
１ｉ  変換器セル
１ｋ、１ｋ＋１  変換器セル
２０  フィルタセル
２１〜２Ｎ３  第２の変換器セル
２１〜２Ｎ２  ＤＣリンクコンデンサ
２ｉ  変換器セル
２ｋ、２ｋ＋１  変換器セル
３  メインコントローラ
４  メインコントローラ
４１  コントローラ
５  メインコントローラ
６  メインコントローラ
７  スイッチ装置
８  スイッチ装置
９  ＤＣ電源
９１〜９Ｎ２  電源セル
１０  第１の電力変換器
１１  変換器セル
１１０〜１１Ｎ２  コンデンサ
１１１〜１１Ｎ２  コンデンサ
１１ｉ  ＤＣリンクコンデンサ
１１ｋ、１１ｋ＋１  ＤＣリンクコンデンサ
１２  ハーフブリッジ
１２Ｈ  ハイサイドスイッチ
１２Ｌ  ローサイドスイッチ
１４  コントローラ
１４２〜１４Ｎ１  コントローラ
１５  誘導子
１５１  誘導子
１６１〜１６３  絶縁バリア
１７  ハーフブリッジ
１７０  第１のハーフブリッジ
１７０Ｈ  ハイサイドスイッチ
１７０Ｌ  ローサイドスイッチ
１７Ｈ  ハイサイドスイッチ
１７Ｌ  ローサイドスイッチ
１８  ハーフブリッジ
１８０  第２のハーフブリッジ
１８０Ｈ  ハイサイドスイッチ
１８０Ｌ  ローサイドスイッチ
１８Ｈ  ハイサイドスイッチ
１８Ｌ  ローサイドスイッチ
１９  コントローラ
１９０  コントローラ
２０  第２の電力変換器
２４  誘導子
３０  出力コンデンサ
３１  出力電圧コントローラ
３１’  分割器
３２  セルのアクティブ化／非アクティブ化コントローラ
３３  間欠動作コントローラ
３４  電力配分コントローラ
４１  入力基準電流コントローラ
４２  変調指数コントローラ
４３  間欠動作コントローラ
４４  変換器セルおよびフィルタセルコントローラ
４５  スイッチコントローラ
４６  変換器セルコントローラ
４７  ブロック変調コントローラ
５１  出力基準電流コントローラ
５２  変調指数コントローラ
５３  間欠動作コントローラ
５４  変換器セルおよびフィルタセルコントローラ
５５  スイッチコントローラ
５６  変換器セルコントローラ
６０  ＤＣリンク電圧コントローラ
６１  入力電圧コントローラ
６１’  分割器
６２  セルのアクティブ化／非アクティブ化コントローラ
６３  間欠動作コントローラ
６４  電力配分コントローラ
７１  第１のスイッチ
７２  第２のスイッチ
７３  第３のスイッチ
８１  第１のスイッチ
８２  第２のスイッチ
８３  第３のスイッチ
１００  整流回路
１０１、１０３、１０８、１１０  ハイサイドスイッチ
１０２、１０４、１０９、１１１  ローサイドスイッチ
１０５  変圧器
１０５Ｐ  一次巻線
１０５Ｓ  二次巻線
１０６  さらなる誘導子
１０７  さらなる誘導子
１１２  コントローラ
１４１  コントローラ
１４２  ＰＷＭコントローラ
１４４  周波数分割器
１４５  ＳＲフリップフロップ
１４６  第１のドライバ
１４７  第２のドライバ
１４８  タイマー
１４９  さらなる遅延素子
１９１  第１のＰＷＭコントローラ
１９２  第２のＰＷＭコントローラ
１９３  第１の乗算器
１９４  加算器
１９５  制限器
１９６  第２の加算器
１９７  第２の制限器
１９８  閾値検出器
２０１  変圧器
２０１Ｐ  一次巻線
２０１Ｓ  二次巻線
２０２  電子スイッチ
２０３  整流回路
２０４  ＰＷＭコントローラ
２１１〜２１４  スイッチ
２１５〜２１８  スイッチ
２１９  変圧器
２１９Ｐ  一次巻線
２１９Ｓ  二次巻線
２２０  さらなる誘導性蓄電素子
２２１  誘導性蓄電素子
２２２  制御回路
２３１  第１のハーフブリッジ
２３１０  第１のハーフブリッジ
２３１０Ｈ  ハイサイドスイッチ
２３１０Ｌ  ローサイドスイッチ
２３１Ｈ  ハイサイドスイッチ
２３１Ｌ  ローサイドスイッチ
２３２  第２のハーフブリッジ
２３２０  第２のハーフブリッジ
２３２０Ｈ  ハイサイドスイッチ
２３２０Ｌ  ローサイドスイッチ
２３２Ｈ  ハイサイドスイッチ
２３２Ｌ  ローサイドスイッチ
２３３  コントローラ
２３３０  コントローラ
２３４  追加のスイッチ
２４１  ハーフブリッジ
２４１Ｈ  ハイサイドスイッチ
２４１Ｌ  ローサイドスイッチ
２４２  誘導子
２４３  ＰＷＭコントローラ
４１１  エラーフィルタ
４１２  乗算器
４１３  分割器
４１４  さらなる乗算器
４２１  減算器
４２２  第１のフィルタ
４２３  第２のフィルタ
５１２  乗算器
５１３  分割器
５１４  さらなる乗算器
５２２  第１のフィルタ
５２３  第２のフィルタ
１０３０  通常モード
１０４０  通常モード
Ａ  信号
Ｂ  信号
Ｃ  信号
ＣＬＫ１  第１のクロック信号
ＣＬＫ２  第２のクロック信号
ＣＬＫ２２〜ＣＬＫ２３  第２のクロック信号
ＣＬＫ２ｉ〜１  第２のクロック信号
ｄ  デューティサイクル
ｄ１  デューティサイクル
ｄｉ  デューティサイクル
ｄ１７  第１のデューティサイクル
ｄ１８  第２のデューティサイクル
ＨＢ１、ＨＢ２  ハーフブリッジ
ＨＳ  ハイサイドスイッチ
ＨＳ１、ＨＳ２  ハイサイドスイッチ
ＩＩＮ  入力電流
ＩＩＮ＿ＥＲＲ  電流エラー信号
ＩＩＮ＿Ｆ  フィルタ出力信号
ＩＩＮ＿Ｍ  入力電流信号
ＩＩＮ＿ＲＥＦ  入力電流基準信号
ＩＩＮ＿ＴＨ１  第１の電流閾値
ＩＩＮ＿ＴＨ２  第２の電流閾値
ＩＩＮ＿ＴＨ３  第３の電流閾値
ＩＯＵＴ  出力電流
ＩＯＵＴ＿ＥＲＲ  出力電流エラー信号
ＩＯＵＴ＿Ｆ  濾波された出力電流信号
ＩＯＵＴ＿Ｍ  出力電流信号
ＩＯＵＴ＿ＲＥＦ  出力電流基準信号
ＩＯＵＴ＿ＲＥＦ’  出力電流基準信号
ＩＯＵＴ＿ＴＨ１  第１の電流閾値
ＩＯＵＴ＿ＴＨ２  第２の電流閾値
ＩＯＵＴ＿ＴＨ３  第３の電流閾値
Ｉ０１〜Ｉ０Ｎ１  セル入力電流
Ｉ０１＿Ｍ  入力電流信号
Ｉ０１＿ＲＥＦ、Ｉ０２＿ＲＥＦ、Ｉ０３＿ＲＥＦ、Ｉ０Ｎ１＿ＲＥＦ  入力電流基準信号
Ｉ０ｉ  セル入力電流
Ｉ１１〜Ｉ１Ｎ１  セル入力電流
Ｉ１ｉ  セル出力電流  Ｉ２１〜Ｉ２Ｎ３  セル出力電流
Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦ  出力電流基準信号
Ｉ２ｉ  出力電流
Ｉ２ｉ＿Ｍ  出力電流信号
Ｉ２ｉ＿ＲＥＦ  出力電流基準信号
ＩＮ１、ＩＮ２  入力部
Ｋ  数
ＬＳ  ローサイドスイッチ
ＬＳ１、ＬＳ２  ローサイドスイッチ
ｍ  変調指数
ｍ０  変調指数
ｍ１〜ｍＮ１  変調指数
ｍ１〜ｍＮ３  変調指数
ｍｉ  変調指数
Ｎ１〜Ｎ３  数
ＯＵＴ１、 ＯＵＴ２  出力部
ＰＩＮ  入力電力
ＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧ  平均電力レベル
ＰＩＮ＿ＭＡＸ、ＰＯＵＴ＿ＭＡＸ  最も高い電力レベル
ＰＩＮ＿ＲＥＦ  入力電力基準信号
ＰＩＮ＿ＴＨ１  第１の閾値
ＰＩＮ＿ＴＨ２  第２の閾値
ＰＩＮ＿ＴＨ３  第３の閾値
ＰＩＮ１、ＰＩＮ２、ＰＩＮＮ１  個々の変換器セルの入力電力
ＰＩＮ１＿ＲＥＬ、ＰＩＮ２＿ＲＥＬ、ＰＩＮＮ１＿ＲＥＬ  個々の変換器セルの配分
ＰＩＮｉ、ＰＯＵＴｉ  電力
ＰＬＯＳＳ  総導通損
ＰＯＵＴ  出力電力
ＰＯＵＴ＿ＭＩＮ、ＰＯＵＴ＿ＭＩＮ  最も低い電力レベル
ＰＯＵＴ＿ＴＨ１  第１の閾値
ＰＯＵＴ＿ＴＨ２  第２の閾値
ＰＯＵＴ＿ＴＨ３  第３の電力閾値
Ｑ  第１の出力
Ｑ’  第２の出力
Ｓ  設定入力部
ＳＨＳ、ＳＬＳ  駆動信号
Ｓ１２Ｌ、 Ｓ１２Ｈ  駆動信号
Ｓ１２Ｌ２〜Ｓ１２ＬＮ１  駆動信号
Ｓ１７Ｈ、Ｓ１７Ｌ、Ｓ１８Ｈ、Ｓ１８Ｌ  駆動信号
Ｓ１７０Ｈ、Ｓ１７０Ｌ、Ｓ１８０Ｈ、Ｓ１８０Ｌ  駆動信号
Ｓ７１、Ｓ７２、Ｓ７３  駆動信号
Ｓ８１、Ｓ８２、Ｓ８３  駆動信号
Ｓ１０１〜Ｓ１０４  駆動信号
Ｓ１０８〜Ｓ１１１  駆動信号
Ｓ２０２  ＰＷＭ駆動信号
Ｓ２１１〜Ｓ２１４  駆動信号
Ｓ２１５〜Ｓ２１８  駆動信号
Ｓ２３１０Ｈ、Ｓ２３１０Ｌ  駆動信号
Ｓ２３１Ｈ、Ｓ２３１Ｌ  駆動信号
Ｓ２３２０Ｈ、Ｓ２３２０Ｌ  駆動信号
Ｓ２３２Ｈ、Ｓ２３２Ｌ  駆動信号
Ｓ２４１Ｈ、Ｓ２４１Ｌ  ＰＷＭ駆動信号
ＴＯＮ  オンタイム
ＴＯＰ  動作継続期間
Ｔｐ  駆動サイクル周期
ＶＧＲＩＤ  グリッド電圧
ＶＩＮ  入力電圧
ＶＩＮ＿Ｍ  入力電圧信号
ＶＩＮ＿ＭＡＸ  入力ピーク電圧
ＶＩＮ＿ＲＥＦ  入力電圧基準信号
ＶＩＮ＿ＲＥＦ’  入力電圧基準信号
ＶＯＵＴ  出力電圧
ＶＯＵＴ＿Ｍ  出力電圧信号
ＶＯＵＴ＿ＭＡＸ  出力ピーク電圧
ＶＯＵＴ＿ＲＥＦ  出力電圧基準信号
Ｖ１  電圧閾値
Ｖ１０〜Ｖ１Ｎ１  入力電圧
Ｖ１１〜Ｖ１Ｎ  セル入力電圧
Ｖ１１〜Ｖ１Ｎ１  セル入力電圧
Ｖ１ｋ、Ｖ１ｋ＋１  セル入力電圧
Ｖ１ｋ＿ｋ＋１  全セル入力電圧
Ｖ１ＴＯＴ  全入力セル電圧
Ｖ２  電圧閾値
Ｖ２０〜Ｖ２Ｎ２  電圧
Ｖ２１〜Ｖ２Ｎ２  ＤＣリンク電圧
Ｖ２１＿Ｍ〜Ｖ２Ｎ＿Ｍ  ＤＣリンク電圧信号
Ｖ２１＿Ｍ〜Ｖ２Ｎ１＿Ｍ  ＤＣリンク電圧信号
Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍ  ＤＣリンク電圧信号
Ｖ２１＿Ｍ〜Ｖ２Ｎ３＿Ｍ  ＤＣリンク電圧信号
Ｖ２１＿ＲＥＦ  ＤＣリンク電圧基準信号
Ｖ２１＿ＲＥＦ〜Ｖ２Ｎ１＿ＲＥＦ  ＤＣリンク電圧基準信号
Ｖ２ＥＲＲ  エラー信号
Ｖ２ｉ  ＤＣリンク電圧
Ｖ２ｋ、Ｖ２ｋ＋１  ＤＣリンク電圧
Ｖ２ＴＯＴ  全ＤＣリンク電圧
Ｖ２ＴＯＴ＿ＲＥＦ  全ＤＣリンク電圧基準信号
Ｖ３０  電圧
Ｖ３１〜Ｖ３Ｎ３  セル出力電圧
Ｖ３ｋ、Ｖ３ｋ＋１  セル出力電圧
Ｖ３ｋ＿ｋ＋１  全セル出力電圧
Ｖ３ＴＯＴ  全セル出力電圧
Ｖ１５  誘導子電圧
Ｚ  負荷
Ｚ１〜ＺＮ３  負荷
Φ  位相のずれ
【図１】
2016059264.tif 000024
【図２Ａ】
2016059264.tif 000025
【図２Ｂ】
2016059264.tif 000026
【図２Ｃ】
2016059264.tif 000027
【図３Ａ】
2016059264.tif 000028
【図３Ｂ】
2016059264.tif 000029
【図３Ｃ】
2016059264.tif 000030
【図４】
2016059264.tif 000031
【図５】
2016059264.tif 000032
【図６】
2016059264.tif 000033
【図７】
2016059264.tif 000034
【図８】
2016059264.tif 000035
【図９】
2016059264.tif 000036
【図１０】
2016059264.tif 000037
【図１１】
2016059264.tif 000038
【図１２】
2016059264.tif 000039
【図１３】
2016059264.tif 000040
【図１４】
2016059264.tif 000041
【図１５】
2016059264.tif 000042
【図１６】
2016059264.tif 000043
【図１７】
2016059264.tif 000044
【図１８】
2016059264.tif 000045
【図１９Ａ】
2016059264.tif 000046
【図１９Ｂ】
2016059264.tif 000047
【図２０】
2016059264.tif 000048
【図２１】
2016059264.tif 000049
【図２２】
2016059264.tif 000050
【図２３】
2016059264.tif 000051
【図２４】
2016059264.tif 000052
【図２５Ａ】
2016059264.tif 000053
【図２５Ｂ】
2016059264.tif 000054
【図２６Ａ】
2016059264.tif 000055
【図２６Ｂ】
2016059264.tif 000056
【図２７】
2016059264.tif 000057
【図２８】
2016059264.tif 000058
【図２９】
2016059264.tif 000059
【図３０】
2016059264.tif 000060
【図３１】
2016059264.tif 000061
【図３２Ａ】
2016059264.tif 000062
【図３２Ｂ】
2016059264.tif 000063
【図３３】
2016059264.tif 000064
【図３４】
2016059264.tif 000065
【図３５】
2016059264.tif 000066
【図３６】
2016059264.tif 000067
【図３７】
2016059264.tif 000068
【図３８】
2016059264.tif 000069
【図３９】
2016059264.tif 000070
【図４０】
2016059264.tif 000071
【図４１Ａ】
2016059264.tif 000072
【図４１Ｂ】
2016059264.tif 000073
【図４２】
2016059264.tif 000074
【図４３】
2016059264.tif 000075
【図４４】
2016059264.tif 000076
【図４５Ａ】
2016059264.tif 000077
【図４５Ｂ】
2016059264.tif 000078
【図４６】
2016059264.tif 000079
【図４７】
2016059264.tif 000080
【図４８】
2016059264.tif 000081
【図４９】
2016059264.tif 000082
【図５０】
2016059264.tif 000083
【図５１】
2016059264.tif 000084
【図５２】
2016059264.tif 000085
【図５３】
2016059264.tif 000086
【図５４】
2016059264.tif 000087
【図５５】
2016059264.tif 000088
【図５６】
2016059264.tif 000089
【図５７】
2016059264.tif 000090
【図５８】
2016059264.tif 000091
【図５９】
2016059264.tif 000092
【図６０】
2016059264.tif 000093
【図６１】
2016059264.tif 000094
【図６２】
2016059264.tif 000095
【図６３】
2016059264.tif 000096
【図６４】
2016059264.tif 000097
【図６５】
2016059264.tif 000098
【図６６】
2016059264.tif 000099
【図６７】
2016059264.tif 000100
【図６８】
2016059264.tif 000101
【図６９】
2016059264.tif 000102
【図７０】
2016059264.tif 000103
【図７１】
2016059264.tif 000104
【図７２】
2016059264.tif 000105
【図７３】
2016059264.tif 000106
【図７４】
2016059264.tif 000107
【図７５】
2016059264.tif 000108
【図７６Ａ】
2016059264.tif 000109
【図７６Ｂ】
2016059264.tif 000110
【図７７】
2016059264.tif 000111
【図７８】
2016059264.tif 000112
【図７９Ａ】
2016059264.tif 000113
【図７９Ｂ】
2016059264.tif 000114
【図８０】
2016059264.tif 000115
【図８１】
2016059264.tif 000116
【図８２】
2016059264.tif 000117
【図８３】
2016059264.tif 000118
【図８４】
2016059264.tif 000119
【図８５】
2016059264.tif 000120
【図８６】
2016059264.tif 000121
【図８７】
2016059264.tif 000122
【図８８】
2016059264.tif 000123
【図８９】
2016059264.tif 000124
【図９０】
2016059264.tif 000125
【外国語明細書】
2016059264000001.pdf
2016059264000002.pdf
2016059264000003.pdf
2016059264000004.pdf