(57)【要約】【課題】スイッチング電源のバースト発振時のサージ電圧入力時に、ＦＥＴスイッチング素子のゲート電圧の立ち上がりを緩やかにすることが可能なスイッチング電源回路を提供する。【解決手段】ドライブ回路５は、ＦＥＴスイッチング素子３のゲート電圧に負電圧を印加させてＦＥＴスイッチング素子３をオフさせるように、方形波の電圧を負側にずらして負電圧を含ませるよう動作する負電圧生成回路６と、負電圧生成回路６とＦＥＴスイッチング素子３のゲートＧの間に配置されて、ＦＥＴスイッチング素子３の寄生ダイオードＤｐの影響を受けないように負電圧生成回路６を動作させ、負電圧を含む方形波の電圧をＦＥＴスイッチング素子３のゲート電圧に印加させる保護回路７と、バースト発振の休止期間内に、保護回路７を強制的に動作させる保護強制動作回路９とを備えている。【選択図】図７
2016197935.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の直流電力を、ドライブ回路の駆動によって、方形波の電圧でＦＥＴスイッチング素子をオンオフ制御することにより、所定の出力電圧の直流電力を出力するスイッチング電源回路であって、
前記ドライブ回路は、
ＦＥＴスイッチング素子のゲート電圧に負電圧を印加させてＦＥＴスイッチング素子をオフさせるように、前記方形波の電圧を負側にずらして負電圧を含ませるよう動作する負電圧生成回路と、
前記負電圧生成回路とＦＥＴスイッチング素子のゲートの間に配置されて、ＦＥＴスイッチング素子の寄生ダイオードの影響を受けないように前記負電圧生成回路を動作させ、前記負電圧を含む方形波の電圧をＦＥＴスイッチング素子のゲート電圧に印加させる保護回路とを備え、さらに、
スイッチング電源回路の出力電圧の上昇を抑制するように、ＦＥＴスイッチング素子のゲート制御信号を間欠的に発振させるバースト発振回路と、
バースト発振の休止期間内に、前記保護回路を強制的に動作させる保護強制動作回路とを備えた、スイッチング電源回路。
【請求項２】
請求項１において、
前記ＦＥＴスイッチング素子は、ＭＯＳ−ＦＥＴであり、前記保護回路は、ＭＯＳ−ＦＥＴのゲート・ソース間に設けられて、ダイオードと、並列接続された抵抗およびコンデンサとが直列接続されて構成され、ＭＯＳ−ＦＥＴのゲート電圧の立ち上げを緩やかにするように、前記保護回路の抵抗およびコンデンサの時定数を大きくするものであり、
前記保護強制動作回路は、前記バースト発振の休止期間内に、前記保護回路のコンデンサの電荷を放電させて強制的にコンデンサ電圧を低下させるものである、スイッチング電源回路。
【請求項３】
請求項１または２のスイッチング電源回路が２つ並列に接続されてなり、直流電源の直流電力を所定の出力電圧の直流電力に変換するブリッジ型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源の直流電力をＦＥＴスイッチング素子により所定電圧の直流電力に変換するスイッチング電源回路およびこれを備えたブリッジ型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
例えばＭＯＳ−ＦＥＴのような寄生ダイオードを有するＦＥＴスイッチング素子を使用したスイッチング電源回路の同期整流用途では、寄生ダイオードの順方向に対して逆電流（貫通電流）が流れるのを阻止するために、逆回復時間（Ｔｒｒ）が高速であることが要求され、ＦＥＴスイッチング素子をオンオフするタイミングが重要となる。従来から、この一例として、ドライブ回路の駆動により方形波の電圧で、ＭＯＳ−ＦＥＴのオフタイミングを最適に制御して、電力変換効率を向上させるスイッチング電源回路が知られている（例えば、特許文献１）。
【０００３】
また、このようなスイッチング電源回路を２つ並列に接続し、ブリッジ型ＤＣ−ＤＣコンバータとして使用して、所定電圧の直流電力をインバータにより商用の交流電力に変換する電力変換装置も知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−７２１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記ＦＥＴスイッチング素子のスイッチング速度を速くして電力変換効率を向上させるためや、ＦＥＴスイッチング素子のオフ時の逆回復時間（Ｔｒｒ）などに起因するノイズを十分に低減させるため等に、ドライブ回路の駆動により方形波の電圧を負側にずらして負電圧を含むように動作させる負電圧生成回路を設けて、ＭＯＳ−ＦＥＴのゲート電圧に負電圧を印加させてＭＯＳ−ＦＥＴをオフさせることが想定される。この負電圧生成回路は、例えばツェナーダイオードＺＤ１とコンデンサＣ１とを並列に接続して構成される。
【０００６】
この場合、回路の動作上、コンデンサＣ１の容量＞＞ＭＯＳ−ＦＥＴの入力容量Ｃｉｓｓ（Ｃｇｓ）にする必要があり、ＭＯＳ−ＦＥＴがオンのとき、ＭＯＳ−ＦＥＴの入力容量Ｃｉｓｓは、ほぼ電源電圧まで充電される。このとき、コンデンサＣ１はほとんど充電されない結果、ＭＯＳ−ＦＥＴがオフのとき、ゲート・ソース間に負電圧がほとんど印加されない。
【０００７】
そうすると、負電圧生成回路が十分に働かず、その目的とする電力変換効率の向上や、ノイズによる誤動作防止を図るのが困難となる。また、単にスイッチング速度の速いＦＥＴスイッチング素子を使用しても、電力変換効率は向上するが、ノイズが発生しやすいという問題もあった。
【０００８】
さらに、２つのＭＯＳ−ＦＥＴでブリッジ型を形成した場合に、スイッチング電源の起動時やバースト発振時のサージ電圧入力時には、ノイズがＭＯＳ−ＦＥＴのゲート電圧にのって、２つのＭＯＳ−ＦＥＴが同時にオンとなることがあり、また逆電流によりＭＯＳ−ＦＥＴが破損するおそれがあった。しかも、ＭＯＳ−ＦＥＴのゲート電圧の立ち上がりが急峻であると、その寄生ダイオードの接合容量と回路配線によるＬＣ共振が発生するという問題があった。
【０００９】
本発明は、前記の問題点を解決して、簡単な構成で、ノイズによる誤動作防止を図るとともに、スイッチング電源のバースト発振時のサージ電圧入力時に、ＦＥＴスイッチング素子のゲート電圧の立ち上がりを緩やかにして共振発生を防止することが可能なスイッチング電源回路、およびこれを備えたブリッジ型ＤＣ−ＤＣコンバータを提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一構成に係るスイッチング電源回路は、直流電源の直流電力を、ドライブ回路の駆動によって、方形波の電圧でＦＥＴスイッチング素子をオンオフ制御することにより、所定電圧の直流電力を出力するものである。前記ドライブ回路は、ＦＥＴスイッチング素子のゲート電圧に負電圧を印加させてＦＥＴスイッチング素子をオフさせるように、前記方形波の電圧を負側にずらして負電圧を含ませるよう動作する負電圧生成回路と、前記負電圧生成回路とＦＥＴスイッチング素子のゲートの間に配置されて、ＦＥＴスイッチング素子の寄生ダイオードの影響を受けないように前記負電圧生成回路を動作させ、前記負電圧を含む方形波の電圧をＦＥＴスイッチング素子のゲート電圧に印加させる保護回路とを備え、さらに、スイッチング電源回路の出力電圧の上昇を抑制するように、ＦＥＴスイッチング素子のゲート制御信号を間欠的に発振させるバースト発振回路と、バースト発振の休止期間内に、前記保護回路を強制的に動作させる保護強制動作回路とを備えている。ここで、ＦＥＴスイッチング素子とは、ＭＯＳ−ＦＥＴ、ＦＥＴを一部有するＩＧＢＴ素子などを含むスイッチング素子をいう。
【００１１】
この構成によれば、負電圧生成回路をＦＥＴスイッチング素子の寄生ダイオードの影響を受けずに方形波に負電圧を含ませるよう動作させて、負電圧を含む方形波の電圧をＦＥＴスイッチング素子のゲート電圧に印加させる保護回路を、バースト発振の休止期間内に、強制的に動作させる保護強制動作回路を備えているので、簡単な構成で、ノイズによる誤動作防止を図るとともに、スイッチング電源のバースト発振時のサージ電圧入力時に、ＦＥＴスイッチング素子のゲート電圧の立ち上がりを緩やかにして共振発生を防止することが可能となる。
【００１２】
好ましくは、前記ＦＥＴスイッチング素子は、ＭＯＳ−ＦＥＴであり、前記保護回路は、ＭＯＳ−ＦＥＴのゲート・ソース間に設けられて、ダイオードと、並列接続された抵抗およびコンデンサとが直列接続されて構成され、ＭＯＳ−ＦＥＴのゲート電圧の立ち上げを緩やかにするように、前記保護回路の抵抗およびコンデンサの時定数を大きくするものであり、前記保護強制動作回路は、前記バースト発振の休止期間内に、前記保護回路のコンデンサの電荷を放電させて強制的にコンデンサ電圧を低下させるものである。したがって、より簡単な構成で、スイッチング電源のバースト発振時のサージ電圧入力時に、ＦＥＴスイッチング素子のゲート電圧の立ち上がりを緩やかにすることができる。
【００１３】
本発明の他の構成に係るブリッジ型ＤＣ−ＤＣコンバータは、前記スイッチング電源回路が２つ並列に接続されてなり、直流電源の直流電力を所定電圧の直流電力に変換する。この構成によれば、簡単な構成で、ブリッジ型ＤＣ−ＤＣコンバータにおけるスイッチング電源のノイズによる誤動作防止を図るとともに、そのバースト発振時のサージ電圧入力時に、ＦＥＴスイッチング素子のゲート電圧の立ち上がりを緩やかにして共振発生を防止することが可能となる。
【発明の効果】
【００１４】
本発明は、負電圧生成回路をＦＥＴスイッチング素子の寄生ダイオードの影響を受けずに方形波に負電圧を含ませるよう動作させて、負電圧を含む方形波の電圧をＦＥＴスイッチング素子のゲート電圧に印加させる保護回路を、バースト発振の休止期間内に、強制的に動作させる保護強制動作回路を備えているので、簡単な構成で、ノイズによる誤動作防止を図るとともに、スイッチング電源のバースト発振時のサージ電圧入力時に、ＦＥＴスイッチング素子の破損防止とともに、ゲート電圧の立ち上がりを緩やかにして共振発生を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係るスイッチング電源回路における第１の前提技術を示す回路構成図である。
【図２】図１のスイッチング電源回路のＭＯＳ−ＦＥＴにおける起動時のゲート波形を示す特性図である。
【図３】保護回路がない場合で、スイッチング電源回路をブリッジ型としたＭＯＳ−ＦＥＴにおける起動時のゲート波形を示す特性図である。
【図４】本発明の第２の前提技術を示す回路構成図である。
【図５】図４のスイッチング電源回路のＭＯＳ−ＦＥＴにおける起動時のゲート波形を示す特性図である。
【図６】スイッチング電源回路をブリッジ型としたＭＯＳ−ＦＥＴにおける起動時のゲート波形を示す特性図である。
【図７】本発明の第１形態に係るスイッチング電源回路を示す回路構成図である。
【図８】図７のスイッチング電源回路の動作を示す特性図である。
【図９】本発明の第２実施形態であるブリッジ型のＤＣ−ＤＣコンバータを備えた電力変換装置の回路構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面にしたがって説明する。図１は本発明の第１実施形態にかかるスイッチング電源回路における第１の前提技術を示す回路構成図である。図１のように、第１の前提技術におけるスイッチング電源回路１Ａは、直流電源Ｖｃｃの直流電力を、ドライブ回路５の駆動によって、方形波の電圧でＭＯＳ−ＦＥＴのようなＦＥＴスイッチング素子３をオンオフ制御することにより、所定電圧の直流電力を出力する。ドライブ回路５は、負電圧生成回路６と保護回路７とを備えている。このスイッチング電源回路は、例えば２つが並列に接続されて、直流電源の直流電力を所定電圧の直流電力に変換するブリッジ型のＤＣ−ＤＣコンバータを備えた電力変換装置に使用される（図９）。
【００１７】
負電圧生成回路６は、ＭＯＳ−ＦＥＴ３のゲート電圧に負電圧を印加させてＭＯＳ−ＦＥＴ３をオフさせるように、前記方形波の電圧を負側にずらして負電圧を含ませるよう動作する。負電圧生成回路６は、例えば、ツェナーダイオードＺＤ１とコンデンサＣ１とが並列に接続されてなり、直流電源Ｖｃｃの直流電力から方形波を生成する２つの切替用ＭＯＳ−ＦＥＴのＱＨ、ＱＬの接続点８と、ＭＯＳ−ＦＥＴ３のゲートＧとの間に配置されている。
【００１８】
保護回路７は、負電圧生成回路６とＭＯＳ−ＦＥＴ３のゲートＧの間に配置されて、ＭＯＳ−ＦＥＴ３の寄生ダイオードＤｐの影響を受けないように負電圧生成回路６を動作させ、前記負電圧を含む方形波の電圧をＭＯＳ−ＦＥＴ３のゲート電圧に印加させる。この例では、保護回路７は直列接続されたダイオードＤ１および抵抗Ｒにより構成される。
【００１９】
まず、図１において、上記ダイオードＤ１および抵抗Ｒの保護回路７がない場合の動作について説明する。上記したように、スイッチング電源回路の動作上、コンデンサＣ１の容量＞＞ＦＥＴの入力容量Ｃｉｓｓ（Ｃｇｓ）にする必要があり、ＱＨがオンでＱＬがオフで、ＭＯＳ−ＦＥＴがオンのとき、ＦＥＴの入力容量Ｃｉｓｓは、ほぼ電源電圧Ｖｃｃまで充電され、コンデンサＣ１はほとんど充電されない。そうすると、ＱＨがオフでＱＬがオンで、ＭＯＳ−ＦＥＴ３がオフのとき、ゲート・ソース間に負電圧がほとんど印加されないこととなる。
【００２０】
この例のように、図１の直列接続されたダイオードＤ１および抵抗を有する保護回路７が実装されている場合、ＱＨがオンでＱＬがオフでＭＯＳ−ＦＥＴ３がオンのとき、ＦＥＴ３の入力容量Ｃｉｓｓと並列接続された保護回路７に電流が流れて、コンデンサＣ１がツェナー電圧ＶＺＤ１まで充電される。その結果、ＱＨがオフでＱＬがオンで、ＭＯＳ−ＦＥＴ３がオフのとき、ゲート・ソース間に負電圧ＶＺＤ１が印加される。
【００２１】
図２は、図１の回路によるスイッチング電源起動時におけるＭＯＳ−ＦＥＴ３のゲート電圧波形ＶＧＳを示す。ゲート電圧波形ＶＧＳは例えば休止期間ｔ２（例えば、数百μｓｅｃ）で間欠されたバースト発振信号である。この図のように、スイッチング電源の起動時から、負電圧を含む方形波が生成されて、ゲート電圧ＶＧＳに十分に負電圧が印加されるまで、ｔ（例えば、百数十ｍｓｅｃ）の時間を要するものの、ＭＯＳ−ＦＥＴ３がターンオフする通常動作時において、電力変換効率の向上およびＭＯＳ−ＦＥＴ３のオフ時のノイズによる誤動作防止を図ることができる。
【００２２】
ところで、図１のようなＭＯＳ−ＦＥＴを２個並列に配置してブリッジ回路とした場合、図１の保護回路７では十分な効果を上げられないこともある。図３は、スイッチング電源の起動時直後のようなサージ電圧入力時における、各ＭＯＳ−ＦＥＴの動作波形を示す。上段は、ＭＯＳ−ＦＥＴのＬｏｗ側ゲート電圧波形を示し、下段はＨｉｇｈ側ドレイン電流波形を示す。
【００２３】
上述のとおり、第１の前提技術では、スイッチング電源の起動時から、ゲート電圧ＶＧＳに十分に負電圧が印加されるまで、ｔｍｓｅｃの時間を要するため、この間、保護回路７が働かずに、ブリッジ回路の一方のＭＯＳ−ＦＥＴがオンしたとき、他方のＭＯＳ−ＦＥＴのドレイン・ソース間に並列に接続された寄生ダイオードＤｐにおける逆回復時間（Ｔｒｒ）中のリカバリ電流により逆電流（貫通電流）が流れ、ＭＯＳ−ＦＥＴが破損されるおそれがある。また、ＭＯＳ−ＦＥＴ３の寄生ダイオードＤｐの接合容量と回路電線のＬ成分とによるＬＣ共振が起こり、図３の下段のように、スパイク状の電圧が発生する場合もある。この場合、ＭＯＳ−ＦＥＴ駆動用ＩＣ（チャージポンプ式等）、駆動用フォトカプラ等を誤動作させ、ＭＯＳ−ＦＥＴが破損されるおそれがある。
【００２４】
このスイッチング電源の起動時の問題点を解決する第２の前提技術について説明する。図４に示すように、この第２の前提技術におけるスイッチング電源回路１Ｂでは、第１の前提技術と保護回路７の構成が異なる。すなわち、第２の前提技術では、保護回路７は、ダイオードＤ１と、並列接続された抵抗ＲおよびコンデンサＣ２とが直列接続されて構成される。その他の構成は第１の前提技術と同様である。
【００２５】
ＭＯＳ−ＦＥＴ３がオンのとき、保護回路７のコンデンサＣ２により、スイッチング電源の起動時に、その直後に負電圧を含む方形波が生成されて、より急峻に負電圧生成回路６のコンデンサＣ１がツェナー電圧ＶＺＤ１まで充電され、ＭＯＳ−ＦＥＴ３がオフのとき、スイッチング電源の起動時から直ちに、ＭＯＳ−ＦＥＴ３のゲート電圧ＶＧＳに負電圧ＶＺＤ１が印加される。
【００２６】
図５は、スイッチング電源起動時におけるＭＯＳ−ＦＥＴ３のゲート波形ＶＧＳを示す。スイッチング電源起動時から、負電圧が印加されており、サージ電圧入力時において、ＭＯＳ−ＦＥＴ３がターンオフする時、ノイズが低減され、ノイズによる誤動作防止を図ることができる。
【００２７】
また、保護回路７の抵抗ＲおよびコンデンサＣ２の時定数を大きくすることにより、ゲート電圧の立ち上げをより緩やかにすることができる。そうすると、ブリッジ回路においては、ＭＯＳ−ＦＥＴのオンへの移行が緩やかになり、他方のＭＯＳ−ＦＥＴの寄生ダイオードＤｐの接合容量と回路電線のＬ成分とによるＬＣ共振が起こらなくなる。
【００２８】
図６は、後述する図９のようにＭＯＳ−ＦＥＴが２個並列に配置されたブリッジ回路の場合であって、スイッチング電源の起動時直後のようなサージ電圧入力時における、各ＭＯＳ−ＦＥＴの動作波形を示す。上段は、ＭＯＳ−ＦＥＴのＬｏｗ側ゲート電圧波形を示し、下段はＨｉｇｈ側ドレイン電流波形を示す。図６の下段のように、逆電流（貫通電流）やスパイク状の電圧は発生しなくなり、ＭＯＳ−ＦＥＴが破損されるおそれがない。
【００２９】
また、スイッチング電源の起動時直後以外の通常動作時は、Ｒ・Ｃ２の時定数が大きいため（数ｍｓｅｃ以上）、ダイオードＤ１のカソードは、ほぼ直流電圧となっており、コンデンサＣ２は充電されない。したがって、通常動作時は、ゲート波形の鈍りはなく、電力変換効率への影響はない。すなわち、第２の前提技術の保護回路７は、スイッチング電源の起動時のサージ電圧入力時にのみ急峻に動作し、ＭＯＳ−ＦＥＴの破損を防止することができるとともに、通常動作時には、第１の前提技術と同様の直列接続されたダイオードＤ１および抵抗Ｒの回路として動作する。
【００３０】
図７は、本発明の第１実施形態にかかるスイッチング電源回路を示す回路構成図である。このスイッチング電源回路１は、回路全体を制御する制御部１６を備え、この制御部１０内に、スイッチング電源回路の出力電圧の上昇を抑制するために、直流電源８の直流電力からの入力電圧および電力範囲に応じてトリガ信号を発生させてＭＯＳ−ＦＥＴ３のゲート制御信号を任意に間欠させたバースト（間欠）発振を行うバースト発振回路１５を有している。また、このバースト発振の休止期間内に、保護回路７を強制的に動作させる保護強制動作回路９を備えている。
【００３１】
この保護強制動作回路９は、例えば制御部１６からの制御信号Ｓ１に基づいて動作するフォトカプラホＰＣ、直列抵抗Ｒ１、Ｒ２、直列抵抗Ｒ１、Ｒの直列接続点とベースが接続されたトランジスタ４、およびトランジスタ４のコレクタと、保護回路７におけるダイオードＤ１と並列接続された抵抗ＲおよびコンデンサＣ２との直列接続点との間に設けられた抵抗Ｒ３が設けられている。なお、この回路９は一例であって、例えばディジタルトランジスタなどで構成するようにしてもよい。
【００３２】
この場合も、スイッチング電源の起動時直後のようなサージ電圧が間欠発振ごとに入力されるが、通常では、保護回路７が動作して、ＭＯＳ−ＦＥＴ３の破損を防止することができる。しかし、例えば図２に示す期間ｔ２のようなバースト発振時の休止期間よりも、保護回路７のＲ・Ｃ２の時定数が大きくなると、コンデンサＣ２の電荷を十分に放電しきれなくなって、コンデンサＣ２（または抵抗Ｒ）にかかる両端電圧が低下しない。その結果、バースト発振動作において休止状態から起動するとき、ＭＯＳ−ＦＥＴ３のゲート電圧を緩やかに立ち上げることができず、保護回路７が正常に動作しなくなる場合がある。
【００３３】
図８は、保護強制動作回路９の動作を示す特性図であり、ａはバースト発振されたＭＯＳ−ＦＥＴ３のゲート制御信号を、ｂは制御信号Ｓ１を示す。保護強制動作回路９は、図８のａのように、バースト発振の休止期間に移行した時から、次に起動するまでの期間ｔ１内に、制御部１６から制御信号Ｓ１をｔ２の期間送出して、トランジスタ４をオンにし、強制的に保護回路７のコンデンサＣ２の電荷を放電させて、コンデンサ電圧を低下させる。このように、バースト発振の休止期間ｔ１内に、強制的に保護回路７を動作させることにより、スイッチング電源のバースト発振時のサージ電圧入力時に、ＭＯＳ−ＦＥＴ３のゲート電圧の立ち上がりを緩やかにして寄生ダイオードＤｐの接合容量と回路配線とのＬＣ共振の発生を防止し、保護回路７を正常に動作させることができる。制御信号Ｓ１が送出されないで、トランジスタ４がオフのときには、保護回路７は通常動作を行う。なお、スイッチング電源のバースト発振時のサージ電圧入力時にだけでなく、起動時のサージ電圧入力時に強制的に保護回路７を動作させるようにしてもよい。
【００３４】
図９は本発明の第２実施形態であるブリッジ型のＤＣ−ＤＣコンバータを備えた電力変換装置の回路構成図である。この電力変換装置は、太陽電池や燃料電池などの電源の直流電力を交流電力に変換して交流電力系統１１へ連系するもので、直流電源Ｖｃｃの直流電力を所定電圧の直流電力に変換するスイッチング電源回路２つが並列に接続されたブリッジ型のＤＣ−ＤＣコンバータ１０、およびＤＣ−ＤＣコンバータ１０からの昇圧した直流電力を所定の交流電力に変換するインバータ１２を備えている。スイッチング電源回路１、２は、それぞれＭＯＳ−ＦＥＴ３、４、保護回路７および保護強制保護回路９を有している。
【００３５】
前記ＤＣ−ＤＣコンバータ１０は、一次巻線Ｎｐおよび昇圧出力する二次巻線Ｎｓをもつ昇圧トランス１４を有する。また、前記昇圧トランス６の二次電圧を倍圧する倍電圧回路１３も設けられている。この場合も、ブリッジ型ＤＣ−ＤＣコンバータにおけるスイッチング電源１のノイズによる誤動作防止を図るとともに、そのバースト発振時のサージ電圧入力時に、ＭＯＳ−ＦＥＴ３、４のゲート電圧の立ち上がりを緩やかにしてＬＣ共振発生を防止することが可能となる。
【００３６】
こうして、本発明は、負電圧生成回路をＭＯＳ−ＦＥＴの寄生ダイオードの影響を受けずに方形波に負電圧を含ませるよう動作させて、負電圧を含む方形波の電圧をＭＯＳ−ＦＥＴのゲート電圧に印加させる保護回路を、バースト発振の休止期間内に、強制的に動作させる保護強制動作回路を備えているので、簡単な構成で、ノイズによる誤動作防止を図るとともに、スイッチング電源のバースト発振時のサージ電圧入力時に、ＭＯＳ−ＦＥＴのゲート電圧の立ち上がりを緩やかにして、寄生ダイオードの接合容量と回路配線とのＬＣ共振の発生を防止し保護回路を正常に動作させることができる。
【００３７】
なお、この実施形態では、ＦＥＴスイッチング素子にＭＯＳ−ＦＥＴを使用しているが、ＦＥＴを一部有するＩＧＢＴ素子などを使用してもよい。
【００３８】
以上のとおり図面を参照しながら好適な実施形態を説明したが、当業者であれば、本件明細書を見て、自明な範囲内で種々の変更および修正を容易に想定するであろう。したがって、そのような変更および修正は、添付の請求の範囲から定まる本発明の範囲内のものと解釈される。
【符号の説明】
【００３９】
１：スイッチング電源回路
２：スイッチング電源回路
３：ＦＥＴスイッチング素子
４：ＦＥＴスイッチング素子
５：ドライブ回路
６：負電圧生成回路
７：保護回路
９：保護強制動作回路
１０：ブリッジ型のＤＣ−ＤＣコンバータ
１５：バースト発振回路
１６：制御部
Ｖｃｃ：直流電源
Ｄｐ：ＦＥＴスイッチング素子の寄生ダイオード
Ｃ１：負電圧生成回路用コンデンサ
ＺＤ１：負電圧生成回路用ツェナーダイオード
Ｄ１：保護回路用ダイオード
Ｒ：保護回路用抵抗
Ｃ２：保護回路用コンデンサ
ｔ１：バースト発振休止期間
【図１】
2016197935.tif 000003
【図２】
2016197935.tif 000004
【図３】
2016197935.tif 000005
【図４】
2016197935.tif 000006
【図５】
2016197935.tif 000007
【図６】
2016197935.tif 000008
【図７】
2016197935.tif 000009
【図８】
2016197935.tif 000010
【図９】
2016197935.tif 000011