(57)【要約】【課題】スロープ方式の列ＡＤ変換器を条件に応じて高速化し、その結果、低消費電力化することを課題とする。【解決手段】受光した光に応じた電荷を発生し、蓄積するフォトダイオードを有する画素と、前記画素の信号を設定に応じてゲインをかけるゲインアンプと、前記ゲインアンプの出力信号をアナログデジタル変換して読み出すＡＤ変換器と、前記ＡＤ変換器に参照信号を与えるスロープ信号発生手段を有し、前記ＡＤ変換器においてＡＤ変換する期間を、前記ゲインアンプのゲインに応じて変更する。【選択図】図４
2016054424.tif 000002
【特許請求の範囲】
【請求項１】
受光した光に応じた電荷を発生し、蓄積するフォトダイオードを有する画素と、
前記画素の信号を設定に応じてゲインをかけるゲインアンプと、
前記ゲインアンプの出力信号をアナログデジタル変換して読み出すＡＤ変換器と、
前記ＡＤ変換器に参照信号を与えるスロープ信号発生手段を有し、
前記ＡＤ変換器においてＡＤ変換する期間を、前記ゲインアンプのゲインに応じて変更することを特徴とする撮像装置。
【請求項２】
前記ゲインアンプのゲインに応じた前記ＡＤ変換器のＡＤ変換期間を、前記フォトダイオードで蓄積可能な信号に応じた信号を前記ＡＤ変換器でＡＤ変換することが可能な第１のＡＤ変換時間と、前記ゲインアンプで出力可能な信号に応じた信号を前記ＡＤ変換器でＡＤ変換することが可能な第２のＡＤ変換時間にすることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記フォトダイオードで蓄積した電荷を一時的に蓄えるフローティングディフュージョン部と、
前記フォトダイオードから前記フローティングディフュージョン部に電荷を転送する転送手段と、
前記フローティングディフュージョン部に接続され前記フローティング部を定電位にリセットするリセット手段を有し、
前記フローティングディフュージョン部のリセット信号と、
前記フォトダイオードで蓄積した信号を前記フローティングディフュージョン部に転送後のＰＤ信号の各々をＡＤ変換し、前記リセット信号をＡＤ変換するＡＤ変換期間を前記ゲインアンプのゲインに応じて変更することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に列並列ＡＤ変換を伴う制御方法に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳイメージセンサを撮像素子として使用し、撮影した画像を記録するデジタルカメラやデジタルビデオカメラなどの撮像装置が発売されている。近年では、列毎にアナログ−デジタル変換装置（以下、ＡＤＣ、列ＡＤＣ）を配置し、デジタル出力を行うＣＭＯＳイメージセンサが広く普及している（特許文献１）。列ＡＤＣを導入することで、列毎の信号を出力する水平転送をデジタルで行うことが可能となり、デジタル信号転送の技術の発展にともない、水平転送の高速化が可能となる。
【０００３】
特許文献１では、列ＡＤＣの方式として、スロープ方式が採用されている。スロープ方式は、比較器とカウンタを有し、比較器の一方の入力にアナログの画素信号を入力した状態で、他方の入力に参照信号として、時刻とともに傾きをもって変動する電圧であるスロープ電圧を入力している。画素信号と参照信号の大小関係が反転したとする時刻をもって比較器の出力が反転する。カウンタは時刻とともにデジタルのカウントを進め、比較器の出力が反転すると、カウントの進行が止まる。カウンタの出力がアナログの画素信号を示すデジタル値となることで、ＡＤＣを構成する方式である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２７８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、シングルスロープ方式の列ＡＤＣでは、スロープ電圧を時間で遷移させているため、ＡＤ変換に時間がかかってしまう。そのため、１フレームあたりの読み出しに時間がかかってしまう。読み出し期間が長くなると、決められたフレームレートにおいて、フレーム間に撮像素子の回路の電流消費を停止できる期間が少なくなってしまうため、単位時間あたりの消費電力が増えてしまう。そこで、より詳細な条件に応じて消費電力を減らすように高速化することが求められている。
【０００６】
本発明は、スロープ方式の列ＡＤＣを条件に応じて高速化し、その結果、低消費電力化可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の撮像装置は、受光した光に応じた電荷を発生し、蓄積するフォトダイオードを有する画素と、前記画素の信号を設定に応じてゲインをかけるゲインアンプと、前記ゲインアンプの出力信号をアナログデジタル変換して読み出すＡＤ変換器と、前記ＡＤ変換器に参照信号を与えるスロープ信号発生手段を有し、前記ＡＤ変換器においてＡＤ変換する期間を、前記ゲインアンプのゲインに応じて変更することを特徴とする。
【発明の効果】
【０００８】
本発明の撮像装置によれば、ゲインに応じて最適に低消費電力化を図ることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の好適な実施形態の撮像素子の全体構成を概略的に示す図
【図２】画素の構成及びその画素から信号を読み出す回路の実施例１の構成を示す図
【図３】本発明の実施例１の撮像素子の駆動方法を模式的に示す図
【図４】本発明の好適な実施形態の撮像素子の飽和信号量を模式的に示す図
【図５】本発明の実施例１の撮像素子の駆動方法を模式的に示す図
【図６】本発明の好適な実施形態のゲイン対応表
【図７】画素の構成及びその画素から信号を読み出す回路の実施例２の構成を示す図
【図８】本発明の実施例２の撮像素子の駆動方法を模式的に示す図
【図９】本発明の好適な実施形態の撮像装置
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態を図面に基づいて説明する。
【実施例１】
【００１１】
本発明の第１の実施形態について図面を用いて説明する。図１は、本実施の形態における撮像素子１００の全体構成を概略的に示す図である。
【００１２】
図１において、１０１は複数の画素から成る画素部であり、複数の画素が行列状に配置される。１０２は垂直選択回路であり、行選択を行う。１０３は列回路であり、列毎に同様の構成の回路が配置されている。１０４はスロープ電圧発生回路であり、列回路１０３でのＡＤ変換に使用するスロープ電圧が生成される。ＤＡＣ（デジタルアナログ変換器）等で構成される。１０５は水平選択回路である。１０６は水平出力線、１０７は出力アンプである。画素部１０１を構成する画素の内、垂直選択回路１０２により選択された行の信号が列回路１０３に転送される。列回路１０３でＡＤ変換された信号は水平選択回路１０５の駆動により、水平出力線１０６、出力アンプ１０７を介して、撮像素子の外部に順に出力される。
【００１３】
なお、撮像素子は、図示された構成要素以外にも、例えば、垂直選択回路１０２、水平選択回路１０５、列回路１０３、スロープ電圧発生手段１０４等にタイミングを提供するタイミングジェネレータ或いは制御回路等を備える。
【００１４】
図２は、図１に示す撮像素子における画素の構成及びその画素から信号を読み出す回路の第１の実施形態の構成を示す図である。
【００１５】
２０１は画素を示す。２０２は光を電荷に変換するフォトダイオード（以下、ＰＤと記す。）である。２０３は転送パルスφＴＸによって駆動され、ＰＤ２０２で発生した電荷を後述するフローティングディフュージョン部に転送する転送スイッチである。
【００１６】
２０４は電荷を一時的に蓄積するメモリとしての役割を有するフローティングディフュージョン部（以下、ＦＤと記す。）、２０５はソースフォロアとして機能する増幅ＭＯＳアンプ、２０６は垂直選択パルスφＳＥＬによって画素を選択する選択スイッチである。ＦＤ２０４、増幅ＭＯＳアンプ２０５、及び後述する定電流源２０８でフローティングディフュージョンアンプが構成され、選択スイッチ２０６で選択された画素の信号電荷が電圧に変換され、列回路１０３に出力される。
【００１７】
２０７はリセットパルスφＲＥＳを受けてＶＤＤによりＦＤ２０４をリセットするリセットスイッチである。２０８は定電流源であり、列回路と同様に各列に配置される。２０９は垂直信号線であり、上述のフローティングディフュージョンアンプにより、画素２０１の信号を列回路１０３に伝達する。
【００１８】
次に、列回路１０３の構成について説明する。２１０は画素の信号を増幅するアンプである。アンプ２１０は設定に応じてゲインがかけられるゲインアンプである。たとえば、デジタルカメラでＩＳＯ１００の信号に対応した信号を出力する場合のゲインをｘ１倍とすると、ＩＳＯ２００の信号に対応した信号を出力する場合のゲインをｘ２倍とする。
【００１９】
２１１は比較器であり、スロープ電圧発生手段１０４から供給された参照電圧であるＶｓｌｏｐが一方に入力され、他方にアンプ２１０の出力が入力される。比較器２１１はアンプ２１０の出力、すなわち画素からの信号とＶｓｌｏｐｅを比較し、アンプ２１０の出力とＶｓｌｏｐｅの大小関係によって、出力であるＣｏｕｔはローレベルとハイレベルの２値をとる。具体的にＣｏｕｔは、Ｖｓｌｏｐｅがアンプ２１０の出力に対して小さい時はハイレベルをとり、Ｖｓｌｏｐｅがアンプ２１０の出力に対して大きい時はローレベルをとる。
【００２０】
２１２はカウントアップを行うカウンタであり、ＣＬＫに対応してカウントアップを行う。ＣＬＫはＶｓｌｏｐｅの遷移開始と同時に動きだし、カウンタ２１２はＣｏｕｔがハイレベルの時にはカウントアップを行い、Ｃｏｕｔがローレベルになると同時にカウントの進行を停止する。カウンタ２１２は一般的な回路で実現可能である。比較器２１１とカウンタ２１２でＡＤ変換器を構成する。
【００２１】
２１３はＦＤ２０４のリセット信号（以下Ｎ信号）をアンプ２１０で読み出した信号をＡＤ変換したデジタル信号が保持されるメモリである。２１４はＰＤ２０２の信号をＦＤ２０４のＮ信号に重畳した信号（以下Ｓ信号）をアンプ２１０で読み出した信号をＡＤ変換したデジタル信号が保持されるメモリである。メモリ２１３、２１４に保持された信号は差分がとられ、ＦＤ２０４のリセット信号を除去した差分信号が算出される。差分信号は水平選択回路１０５からの信号によって、水平出力線１０６を介して、出力アンプ１０７から読み出される。
【００２２】
図３に基づいて、上記で説明した回路について動作の説明を行う。図３は本発明の実施形態の撮像素子の駆動方法を模式的に示す図であり、各駆動パルスのタイミング、参照電圧Ｖｓｌｏｐｅ、カウンタのカウント値、メモリの値、水平転送している信号、アナログの信号伝達のアナログ読み出し時間、ＡＤ変換するＡＤ変換期間を模式的に示すタイミングチャートである。Ｈｓｙｎｃから次のＨｓｙｎｃまでが、一行の読み出しに係る画素部２０１および列回路１０３の動作を示す。
【００２３】
まず、時刻ｔ３０１のＨｓｙｎｃによって、１行の読み出しが開始される。時刻ｔ３０２でφＲＥＳをハイレベルからローレベルにすることで、リセットスイッチ２０７をオンからオフ状態にし、ＦＤ２０４のリセットを解除する。また、φＳＥＬをローレベルからハイレベルにすることで、選択スイッチ２０６をオンし、１行の列方向に並ぶ画素を各々列回路１０３と接続する。１行の画素の動作が終了するｔ３１５に、φＲＥＳをハイレベルにすることで再びリセットスイッチ２０７をオンし、φＳＥＬをローレベルにすることで再び選択スイッチ２０６をオフする。
【００２４】
時刻ｔ３０２でリセットスイッチ２０７をオフしたことで、ＦＤ２０４にはリセット時の信号であるＮ信号が書き込まれている。このＮ信号は、フローティングディフュージョンアンプにより、垂直信号線２０９を介してアンプ２１０に読み出され、アンプ２１０の出力信号として比較器２１１に入力される。つまり、比較器２１１の入力にアンプ２１０を介してＦＤ２０４のＮ信号に対応した電圧が入力されている状態である。Ｎ信号を比較器２１２の入力としてアナログ的に読み出すための期間をＴ３０３で表現し、Ｎｒｅａｄ期間とする。
【００２５】
Ｎｒｅａｄ期間Ｔ３０３が終わると、時刻ｔ３０４から時刻ｔ３０６まで、スロープ電圧発生手段１０４により、Ｖｓｌｏｐｅを時刻とともに初期値から増加させていく。ここでは増加で表現しているが、減少でもよい。Ｖｓｌｏｐｅの遷移開始と共にＣＬＫをカウンタ２１２に供給する。カウンタ２１２はアップカウントとしておくことで、ＣＬＫの数に応じてカウンタ２１２の値が増加していく。時刻ｔ３０４から時刻ｔ３０６までの期間がＮ信号のＡＤ変換期間であり、Ｎ＿ＡＤ期間Ｔ３０７とする。Ｎ＿ＡＤ期間Ｔ３０７の間の時刻ｔ３０５で比較器２１１に入力したＶｓｌｏｐｅがＮ信号と同レベルになると共に、比較器２１１は出力Ｃｏｕｔをハイレベルからローレベルに反転させる。
【００２６】
カウンタ２１２はＣｏｕｔがローレベルになると同時にカウントアップを停止する。初期値から時刻ｔ３０５でのカウンタ２１２の値がＮ信号に対応したデジタル値となる。ｔ３０５ではＮ信号に応じたデジタル値が確定するが、ｔ３０５は画素のリセット信号のばらつき、アンプ２１０のオフセットやそのばらつきを含む。そのばらつきに対応するため、Ｎ期間Ｔ３０７はある程度のマージンをとって設定するのが望ましい。次に時刻ｔ３０６でＮ信号読み出し期間が終了した後に、カウンタ２１２の値をメモリ２１３にコピーしておく。また、コピーが終わると同時にカウンタ２１２を初期値にしておく。
【００２７】
次に期間Ｔ３０８の間に、φＴＸをハイレベルにすることで、転送スイッチ２０３をオンさせ、ＰＤ２０２で蓄積している信号をＦＤ２０４に転送することで、ＦＤ２０４にはＰＤで発生した信号が書き込まれている状態にする。時刻ｔ３０２以降ＦＤ２０４の再リセットは行っていないので、Ｎ信号にＰＤで発生した信号が重畳された信号がＦＤ２０４の信号となり、Ｓ信号とする。
【００２８】
Ｎｒｅａｄ期間Ｔ３０３と同じく、フローティングディフュージョンアンプにより、垂直信号線２０９を介してＳ信号がアンプ２１０に読み出され、アンプ２１０の出力信号として比較器２１１に入力される。つまり、比較器２１１の入力にアンプ２１０を介してＦＤ２０６のＳ信号に対応した電圧が入力されている状態である。画素の信号を比較器２１１の入力としてアナログ的に読み出すための期間をＴ３０９で表現し、Ｓｒｅａｄとする。
【００２９】
Ｓｒｅａｄ期間Ｔ３０９が終わると、時刻ｔ３１０から時刻ｔ３１２まで、スロープ電圧発生手段１０４により、Ｖｓｌｏｐｅを時刻とともに初期値から増加させていく。Ｖｓｌｏｐｅの遷移開始と共にＣＬＫをカウンタ２１２に供給する。カウンタ２１２はアップカウントとしておくことで、ＣＬＫの数に応じてカウンタ２１２の値が増加していく。時刻ｔ３１０から時刻ｔ３１２までの期間がＳ信号のＡＤ変換期間であり、Ｓ＿ＡＤ期間Ｔ３１３とする。
【００３０】
Ｓ＿ＡＤ期間Ｔ３１３の間の時刻ｔ３１１で比較器２１１に入力したＶｓｌｏｐｅがＳ信号と同レベルになると共に、比較器２１１は出力Ｃｏｕｔをハイレベルからローレベルに反転させる。カウンタ２１２はＣｏｕｔがローレベルになると同時にカウントアップを停止する。初期値から時刻ｔ３１１でのカウンタ２１２の値がＳ信号に対応したデジタル値となる。ｔ３１１ではＳ信号に応じたデジタル値が確定するが、ｔ３１２は飽和信号レベルＳｓａｔに応じて設定する必要がある。この点について、後述する。
【００３１】
次に時刻ｔ３１２でＳ信号のＡＤ変換期間が終了した後に、カウンタ２１２の値をメモリ２１３にコピーしておく。その後、Ｔ３１４でＳ信号とＮ信号の減算し出力することで、ＰＤ２０２で発生した電荷に応じたデジタル値が出力される。
【００３２】
次に飽和信号レベルＳｓａｔについて図４を用いて説明を行う。図４はＰＤ２０２で発生した信号とアンプ２１０の出力信号を模式的に示す図である。ＰＤ２０２では発生した信号を蓄積可能な上限であるＰＤ飽和が存在する。またアンプ２１０では、信号出力が可能な上限であるアンプ飽和が存在する。
【００３３】
図４（ａ）はＰＤ飽和でアンプ２１０の出力上限が決まっている様子を模式的に示している。アンプのゲイン倍率が低く、アンプ飽和に対してＰＤ飽和の方で先に信号が飽和してしまう状態ではＳｓａｔはＰＤ飽和となる。
【００３４】
図４（ｂ）はアンプ飽和でアンプ２１０の出力上限が決まっている様子を模式的に示している。たとえば、仮に図４（ａ）に対して２倍のゲインをアンプ２１０でかける場合にはＰＤ飽和の２倍の信号に対して、アンプ飽和の方が低いため、最終的な出力はアンプ飽和となり、Ｓｓａｔはアンプ飽和となる。つまり図３で示したＳｓａｔがアンプゲインに応じて変わるため、Ｓ信号のＡＤ変換期間をアンプゲインに応じて変える事が出来る。
【００３５】
図５を用いて、Ｓｓａｔに応じてＡＤ変換期間を変更することについて、説明を行う。図５は図３のアナログ読み出しにおけるＮｒｅａｄ期間Ｔ３０３、Ｓｒｅａｄ期間Ｔ３０９とＮ＿ＡＤ期間Ｔ３０７、Ｓ＿ＡＤ期間Ｔ３１３のみを抜粋して模式的に示すタイミングチャートである。
【００３６】
図５（ａ）で示すタイミングは図４（ａ）で示したように、ＰＤ飽和でＳｓａｔが決まる場合のタイミングである。
【００３７】
図５（ｂ）で示すタイミングは図４（ｂ）で示したように、アンプ飽和でＳｓａｔが決まる場合のタイミングである。ＰＤ飽和でＳｓａｔが決まる場合の方がアンプ飽和でＳｓａｔが決まる場合に比べてＳｓａｔが低いので、その分Ｓ＿ＡＤ期間Ｔ３１３を短くする。その差分Ｔ５０１はＰＤ飽和量とアンプ飽和のレベルに応じて決定される。
【００３８】
図５（ｃ）で示すタイミングは図４（ａ）で示すタイミングに対し、さらにＮ＿ＡＤ期間Ｔ３０７を短くしている。Ｎ＿ＡＤ期間Ｔ３０７は上述のように、アンプ２１０のオフセットやオフセットばらつき等を考慮して設定するのが望ましいが、アンプ２１０のゲインが低ければ、オフセットやオフセットばらつきも小さいので、その分Ｎ＿ＡＤ期間Ｔ３０７を短くすることが可能となる。その差分であるＴ５０２はアンプ２１０のオフセットやオフセットばらつきに応じて決定される。Ｎ＿ＡＤ期間Ｔ３０７は、ＰＤ飽和とアンプ飽和とは独立して、アンプ２１０のゲインに応じて設定することが可能である。
【００３９】
図６は、アンプ２１０でのゲインとＮ＿ＡＤ期間Ｔ３０７、Ｓ＿ＡＤ期間Ｔ３１３の関係を模式的に示したゲイン対応表である。
【００４０】
アンプ２１０のゲインがｘ１倍のときはＮ＿ＡＤ期間Ｔ３０７がＮａであり、Ｓ＿ＡＤ期間Ｔ３１３がＳａである。この場合は、ＰＤ飽和によってＳｓａｔが決まっている状態である。
【００４１】
アンプ２１０のゲインがｘ２倍のときはＮ＿ＡＤ期間Ｔ３０７がＮｂであり、Ｓ＿ＡＤ期間Ｔ３１３がＳｂである。この場合は、アンプ飽和によってＳｓａｔが決まっている状態である。
【００４２】
アンプ２１０のゲインがｘ４倍のときはＮ＿ＡＤ期間Ｔ３０７がＮｃであり、Ｓ＿ＡＤ期間Ｔ３１３がＳｂである。
【００４３】
アンプ２１０のゲインがｘ８倍のときはＮ＿ＡＤ期間Ｔ３０７がＮｄであり、Ｓ＿ＡＤ期間Ｔ３１３がＳｂである。ここでは、アンプゲインがｘ１倍のときのみ、ＰＤ飽和によってＳｓａｔが決まっている状態で、ｘ２倍以降はアンプ飽和によってＳｓａｔが決まっている状態であり、Ｎａ＜Ｎｂの時間となる。また、Ｎ＿ＡＤ期間Ｔ３０７はゲインに応じて変更し、Ｎａ＜Ｎｂ＜Ｎｃ＜Ｎｄの時間となり、アンプゲインが高い方が、Ｎ＿ＡＤ期間Ｔ３０７は長くなる。
【００４４】
以上、説明したように、アンプゲインに応じてＮ＿ＡＤ期間Ｔ３０７、Ｓ＿ＡＤ期間Ｔ３１３を短くする。それによって、撮像素子１００の読み出し速度をアンプゲインによって高速化することが可能となり、低消費電力化につながる。高速化することによって、低消費電力化することについては、自明ではあるが、読み出し期間が短くなるので、結果決められたフレームレートの中で、画素駆動をしていない期間が増え、その期間に駆動回路（たとえば列回路１０３）の駆動を停止することによって達成できる。
【実施例２】
【００４５】
図７は、図１に示す撮像素子における画素の構成及びその画素から信号を読み出す回路の第２の実施形態の構成を示す図である。図２で示した構成と同一の構成に関しては、説明を割愛する。図２で示した構成と異なる点として、アンプ２１０と比較器２１１の間にコンデンサ７０１とスイッチ７０２が追加されている点である。
【００４６】
スイッチ７０２は駆動パルスφＲＥＡＤでオンオフされる。アンプ２１０で読み出された信号はコンデンサ７０１に蓄積される。アンプ２１０で読み出しをしているアナログ読み出し期間のＮｒｅａｄＴ３０３、ＳｒｅａｄＴ３０９においては、スイッチ７０２をオフしておく。ＡＤ変換期間のＮ＿ＡＤ期間Ｔ３０７、Ｓ＿ＡＤ期間Ｔ３１３に先立ち、一度スイッチ７０２をオンすることで、コンデンサ７０１で蓄積された信号を比較器２１１の入力とし、オフすることで、再度比較器２１１をアンプ２１０と分離することが可能となる。
【００４７】
このような構成にすることで、アナログ読み出し期間のＮｒｅａｄＴ３０３、ＳｒｅａｄＴ３０９とＡＤ変換期間のＮ＿ＡＤ期間Ｔ３０７、Ｓ＿ＡＤ期間Ｔ３１３を独立に制御することが可能となり、さらに高速化に寄与できる。
【００４８】
図８は、図７で示した構成に基づいて、アナログ読み出しにおけるＮｒｅａｄ期間Ｔ３０３、Ｓｒｅａｄ期間Ｔ３０９とＮ＿ＡＤ期間Ｔ３０７、Ｓ＿ＡＤ期間Ｔ３１３のみを抜粋して模式的に示すタイミングチャートである。また、Ｎ行目とＮ＋１行目の２行分の読み出し期間について記載している。
【００４９】
上述したように、アナログ読み出し期間とＡＤ変換期間を独立に制御できることで、同時にアナログ読み出しとＡＤ変換が可能となっている。Ｎ行目のＮｒｅａｄ期間Ｔ３０３が終わると、Ｎ＿ＡＤ期間Ｔ３０７が開始される。Ｎ＿ＡＤ変換期間Ｔ３０７において、Ｎ信号のＡＤ変換をすると同時に、Ｎ行目のＳｒｅａｄ期間Ｔ３０９が開始される。Ｓｒｅａｄ期間Ｔ３０９が終わるとＳ＿ＡＤ期間Ｔ３１３が開始される。Ｓ＿ＡＤ変換期間Ｔ３１３において、Ｓ信号のＡＤ変換をすると同時に、Ｎ＋１行目のＮｒｅａｄ期間Ｔ３０３が開始される。
【００５０】
このような駆動においては、アンプ２１０のゲインに応じて、Ｎ＿ＡＤ変換期間Ｔ３０７、Ｓ＿ＡＤ変換期間Ｔ３１３を変更するとともに、同様にＮｒｅａｄ期間Ｔ３０３やＳｒｅａｄ期間Ｔ３０９を変更することが可能となる。具体的には、Ｎ＿ＡＤ変換期間Ｔ３０７の増減に応じてＳｒｅａｄ期間Ｔ３０９を増減させ、Ｓ＿ＡＤ変換期間Ｔ３１３の増減に応じてＮｒｅａｄ期間Ｔ３１３を増減させる。上述したように、Ｎ＿ＡＤ変換期間Ｔ３０７、Ｓ＿ＡＤ変換期間Ｔ３１３はアンプ２１０のゲインが高い方が、長い。一方、アナログ読み出しにかかる期間であるＮｒｅａｄ期間Ｔ３０３とＳｒｅａｄ期間Ｔ３０９もアンプ２１０のゲインが高い方が、長い時間を要するため、Ｎｒｅａｄ期間Ｔ３０３とＳｒｅａｄ期間Ｔ３０９をＡＤ変換期間に応じて変更することで、最適化することが可能となる。
【実施例３】
【００５１】
図９に基づいて、上記で説明した実施の撮像素子の駆動方法を撮像装置であるデジタルカメラに適用した場合の一実施例について詳述する。
【００５２】
図９において、９０１は被写体の光学像を撮像素子９０５に結像させるレンズ部で、レンズ駆動装置９０２によってズーム制御、フォーカス制御、絞り制御などがおこなわれる。９０３はメカニカルシャッターでシャッター制御手段９０４によって制御される。９０５はレンズ部９０１で結像された被写体を画像信号として取り込むための撮像素子、９０６は撮像素子９０５より出力される画像信号に各種の補正を行ったり、データを圧縮したりする撮像信号処理回路である。
【００５３】
９０７は撮像素子９０５、撮像信号処理回路９０６に、各種タイミング信号を出力する駆動手段であるタイミング発生回路、９０９は各種演算と撮像装置全体を制御する制御回路、９０８は画像データを一時的に記憶する為のメモリ、９１０は記録媒体に記録または読み出しを行うためのインターフェース、９１１は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、９１２は各種情報や撮影画像を表示する表示部である。
【００５４】
次に、前述の構成における撮影時のデジタルカメラの動作について説明する。メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路９０６などの撮像系回路の電源がオンされる。それから、図示しないレリーズボタンが押されると、測距装置９１４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を制御回路９０９で行う。その後、レンズ駆動装置９０２によりレンズ部を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部を駆動し測距を行う。
【００５５】
そして、合焦が確認された後に撮影動作が開始する。撮影動作を開始するにあたり、カメラで設定されている感度設定に応じて、固体撮像素子９０５のゲイン設定を行う。感度設定は、測光装置９１３で判断した測光値から求めてもよいし、図示しない感度設定ボタンなどによって設定してもよい。感度設定では、ＩＳＯ１００、ＩＳＯ２００などの設定がなされるが、その感度設定に応じて撮像素子９０５のアンプ２１０のゲインを変更する。たとえば、ＩＳＯ１００のときはｘ１倍設定、ＩＳＯ２００のときはｘ２倍設定、等にする。撮影動作が終了すると、撮像素子９０５から出力された画像信号は撮影信号処理回路９０６で画像処理をされ、制御回路９０９によりメモリに書き込まれる。
【００５６】
メモリ９０８に蓄積されたデータは、制御回路９０９の制御により記録媒体制御Ｉ／Ｆ部５１０を通り半導体メモリ等の着脱可能な記録媒体９１１に記録される。
【００５７】
また、図示しない外部Ｉ／Ｆ部を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【符号の説明】
【００５８】
１００  撮像素子、１０１  画素部、１０２  垂直選択回路、１０３  列回路
【図１】
2016054424.tif 000003
【図２】
2016054424.tif 000004
【図３】
2016054424.tif 000005
【図４】
2016054424.tif 000006
【図５】
2016054424.tif 000007
【図６】
2016054424.tif 000008
【図７】
2016054424.tif 000009
【図８】
2016054424.tif 000010
【図９】
2016054424.tif 000011