(57)【要約】【課題】ゲート電極の剥がれを抑え、高抵抗化を抑制可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１半導体層と、第１絶縁層と、第１電極と、を含む。前記第１電極は、チタン層と、窒化チタン層と、を含む。前記第１絶縁層は、前記第１半導体層の上に設けられる。前記第１絶縁層は、窒化シリコンを含む。前記窒化チタン層は、前記第１絶縁層の上に設けられる。前記チタン層は、前記窒化チタン層の少なくとも一部の上に設けられる。【選択図】図１
2016062982.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層と、
前記第１半導体層の上に設けられた第１絶縁層であって、窒化シリコンを含む第１絶縁層層と、
前記第１絶縁層の上に設けられた窒化チタン層と、前記窒化チタン層の少なくとも一部の上に設けられたチタン層と、を含む第１電極と、
を備えた半導体装置。
【請求項２】
前記第１電極と電気的に接続された導電部をさらに備え、
前記窒化チタン層と前記導電部との間に前記チタン層が設けられている請求項１記載の半導体装置。
【請求項３】
前記第１電極と電気的に接続された導電部をさらに備え、
前記チタン層は、第１部分と、前記第１半導体層から前記第１電極に向かう第１方向と交差する第２方向において前記第１部分と離間した第２部分と、を含み、
前記第１部分と前記第２部分との間に前記導電部が設けられている請求項１記載の半導体装置。
【請求項４】
前記窒化チタン層の厚さは、２０ナノメートル以上８０ナノメートル以下であり、
前記チタン層の厚さは、前記窒化チタン層の前記厚さの１０パーセント以上２０パーセント以下である請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記窒化チタン層の窒素含有量は、４０アトミックパーセント以上６０アトミックパーセント以下である請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
第２半導体層をさらに備え、
前記第１絶縁層と前記第２半導体層との間に前記第１半導体層が設けられ、
前記第２半導体層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含み、
前記第１半導体層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（ｘ１＜ｘ２＜１）を含む請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第２半導体層は、前記第１半導体層とヘテロ接合される請求項６記載の半導体装置。
【請求項８】
前記第１半導体層と電気的に接続された第２電極と、
前記第１半導体層と電気的に接続された第３電極と、
をさらに備え、
前記第２電極と前記第３電極との間に前記第１電極が設けられている請求項１〜７のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）などの窒化物半導体を用いた半導体装置がある。半導体装置の製造プロセスにおいて、ＡｌＧａＮ層とソース電極間、及び、ＡｌＧａＮ層とドレイン電極間のオーミックコンタクトを発現させるためにアニール工程が実施される。アニール工程の後においてゲート電極がゲート絶縁層から剥がれる場合がある。ゲート電極の剥がれにより、ゲート電極が高抵抗となる場合がある。このような半導体装置において、ゲート電極の剥がれを抑え、ゲート電極の高抵抗化を抑制することが望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２０９２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、ゲート電極の剥がれを抑え、高抵抗化を抑制可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１半導体層と、第１電極と、第１絶縁層と、を含む。前記第１電極は、チタン層と、窒化チタン層と、を含む。前記第１絶縁層は、前記第１半導体層の上に設けられる。前記第１絶縁層は、窒化シリコンを含む。前記窒化チタン層は、前記第１絶縁層の上に設けられる。前記チタン層は、前記窒化チタン層の少なくとも一部の上に設けられる。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置を例示する模式的断面図である。
【図２】第１の実施形態に係る半導体装置の一部を例示する模式的断面図である。
【図３】参考例に係るゲート電極の膜応力特性を例示するグラフ図である。
【図４】第２の実施形態に係る半導体装置の一部を例示する模式的断面図である。
【図５】実施形態に係る半導体装置の試験結果を例示する図である。
【図６】実施形態に係るゲート電極の反り特性を例示するグラフ図である。
【図７】図７（ａ）〜図７（ｄ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。  
半導体装置１１０は、例えば、窒化物半導体を材料とするＨＥＭＴ（High Electron Mobility Transistor：高速移動度トランジスタ）である。
【０００９】
図１に表すように、半導体装置１１０は、第１半導体層１１と、ゲート電極２１（第１電極）と、第１絶縁層４１と、第２半導体層１２と、第３半導体層１３と、ソース電極２２（第２電極）と、ドレイン電極２３（第３電極）と、を有する。第３半導体層１３は、下地層である。第２半導体層１２は、第３半導体層１３の上に設けられる。第１半導体層１１は、第２半導体層１２の上に設けられる。第１絶縁層４１は、第１半導体層１１の上に設けられる。第１〜第３半導体層１１〜１３に、素子を電気的に分離する絶縁領域１９が設けられる。複数の絶縁領域１９の間に、ソース電極２２、ゲート電極２１及びドレイン電極２３が配置される。
【００１０】
ソース電極２２及びドレイン電極２３には、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）及びタンタル（Ｔａ）などを用いることができる。
【００１１】
第３半導体層１３の材料として、高抵抗または半絶縁性の窒化ガリウム（ＧａＮ）が用いられる。
【００１２】
第２半導体層１２の材料として、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）が用いられる。第２半導体層１２は、チャネル層である。
【００１３】
第１半導体層１１は、第２半導体層１２とは組成が異なる。第１半導体層１１の材料として、Ａｌｘ２Ｇａ１−ｘ２Ｎ（ｘ１＜ｘ２＜１）が用いられる。第１半導体層１１は、バリア層である。
【００１４】
第１半導体層１１と第２半導体層１２とは、ヘテロ接合を形成している。第１半導体層１１の厚さは、例えば、２０ナノメートル（ｎｍ）以上４０ｎｍ以下であり、この例では３０ｎｍである。
【００１５】
第２半導体層１２における第１半導体層１１との界面付近に２次元電子ガス１２ｇが形成される。第１半導体層１１のＡｌの組成比は、第２半導体層１２のＡｌの組成比よりも高い。このため、第２半導体層１２の格子定数は、第１半導体層１１の格子定数と異なる。これにより、歪みが生じて、ピエゾ効果により、２次元電子ガス１２ｇが形成される。
【００１６】
第１絶縁層４１の材料には、窒化シリコン（ＳｉＮ）が用いられる。第１絶縁層４１は、例えば、ゲート絶縁層として機能する。
【００１７】
ここで、第１半導体層１１からゲート電極２１に向かう方向を第１方向とする。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。ソース電極２２及びドレイン電極２３は、第１方向と交差する第２方向（Ｘ軸方向）においてゲート電極２１と並んでいる。ソース電極２２は、第１半導体層１１と電気的に接続される。ドレイン電極２３は、第１半導体層１１と電気的に接続される。
【００１８】
「上に設けられる状態」は、接して設けられる状態の他、間に他の要素が介在する状態も含む。「電気的に接続される状態」は、直接接触する状態の他、間に他の要素が介在して電流が流れる状態も含む。
【００１９】
図２は、第１の実施形態に係る半導体装置の一部を例示する模式的断面図である。  
図２に表すように、ゲート電極２１は、窒化チタン（ＴｉＮ）層２１ａと、チタン（Ｔｉ）層２１ｂと、を有する。ＴｉＮ層２１ａは、第１絶縁層４１の上に設けられる。Ｔｉ層２１ｂは、ＴｉＮ層２１ａの上に設けられる。導電部としての第１フィールドプレートＦＰ電極（第１ＦＰ電極）３１は、Ｚ軸方向において第１絶縁層４１と離間し、ゲート電極２１と電気的に接続される。実施形態では、ＴｉＮ層２１ａと第１ＦＰ電極３１との間にＴｉ層２１ｂが設けられる。つまり、Ｔｉ層２１ｂがＴｉＮ層２１ａの上面全体に渡って形成されている。
【００２０】
ゲート電極２１に印加する電圧を制御することで、ゲート電極２１の下の２次元電子ガス１２ｇの濃度が増減する。これにより、ソース電極２２とドレイン電極２３との間に流れる電流が制御される。実施形態においては、ノーマリオン型でもノーマリオフ型でも良い。
【００２１】
ゲート電極２１は、例えば、無加熱のスパッタリング法を用いて、第１絶縁層４１（ＳｉＮ層）の上に、ＴｉＮ層２１ａ、Ｔｉ層２１ｂの順に形成される。ＴｉＮ層２１ａの厚さは例えば５０ナノメートル（ｎｍ）、Ｔｉ層２１ｂの厚さは例えば１０ｎｍとされる。
【００２２】
ＴｉＮ層２１ａの窒素含有量は、例えば、４０アトミックパーセント（ａｔ％）以上６０ａｔ％以下であることが好ましい。第１絶縁層４１にＳｉＮを用いた場合、窒素含有量を多くしたほうが、ＴｉＮ層２１ａと第１絶縁層４１との密着性が向上すると考えられる。また、ＴｉＮ層２１ａとＴｉ層２１ｂとの密着性の観点からは、窒素含有量を少なくしたほうが好ましいと考えられる。これより、上記の４０ａｔ％以上６０ａｔ％以下の範囲が好ましい。ＴｉＮ層２１ａの窒素含有量は、第１絶縁層４１からＴｉ層２１ｂに向かう方向に減少することが好ましい。ＴｉＮ層２１ａに含まれる窒素含有量の調整は、例えば、スパッタリングにおける窒素ガス流量の調整により実施することができる。
【００２３】
ゲート電極２１は、例えば、ＰＥＰ（Photo Engraving Process）法、ＲＩＥ（Reactive Ion Etching）法を用いて、所望のパターンに形成される。そして、ゲート電極２１の上に第２絶縁層４２が形成される。
【００２４】
第２絶縁層４２には、例えば、ＲＩＥ法を用いて、コンタクト穴ｃ１が形成される。コンタクト穴ｃ１は、ゲート電極２１と第１ＦＰ電極３１とのコンタクト用の穴である。コンタクト穴ｃ１は、第２絶縁層４２を貫通し、Ｔｉ層２１ｂの上面に到達する。実施形態では、エッチングによりＴｉ層２１ｂの上面の一部が露出する。そして、露出したＴｉ層２１ｂの上面の一部に第１ＦＰ電極３１が形成される。これにより、ゲート電極２１と第１ＦＰ電極３１とが電気的に接続される。
【００２５】
ここで、ゲート電極をＴｉＮ層のみで形成する参考例がある。
窒化物半導体を用いた半導体装置の製造プロセスにおいて、ＡｌＧａＮ層とソース電極との間、及び、ＡｌＧａＮ層とドレイン電極との間のオーミックコンタクトを発現させるためにアニール工程が実施される。アニール工程は、例えば、窒素雰囲気中で約５００〜５５０℃、６０秒の条件で行われる。このアニール工程後に、ゲート電極のＴｉＮ層と、ゲート絶縁層のＳｉＮ層との間でゲート電極の剥がれが生じる場合がある。
【００２６】
ゲート電極の剥がれは、ゲート電極の膜応力に起因すると考えられる。膜応力の発生要因としては、（１）ゲート電極の熱膨張係数とゲート絶縁層の熱膨張係数との違いによる熱応力、（２）それ以外の要因による内部応力に大きく分けられる。このうち、（１）は材料の違いおよび材料の受けた熱履歴に起因する。（２）はゲート電極の形成条件（スパッタリング法においては電力、ガス流量、加熱温度など）に左右される。ゲート電極の膜応力は、アニール工程後の温度変化の影響を受けて顕在化する。膜応力の作用によりゲート電極（及び基板）に反りが生じる。このとき、膜応力がゲート電極とゲート絶縁層との密着力を上回るとゲート電極がゲート絶縁層から剥がれてしまうと考えられる。なお、ここでいう膜応力は、例えば、反り量として表される。つまり、膜応力が大きいほど、反り量が大きいと考えられる。
【００２７】
図３は、参考例に係るゲート電極の膜応力特性を例示するグラフ図である。  
図中、縦軸のσは、ゲート電極の膜応力（ギガパスカル：ＧＰａ、膜ストレスともいう）を表し、横軸のｔは、ゲート電極の形成温度（℃）を表す。膜応力σの−の符号は基準に対する方向（引張方向または圧縮方向）を示す。ゲート電極は、厚さ５０ｎｍのＴｉＮ単層構成とした。ゲート電極は、スパッタリング法を用いて形成した。下地となるゲート絶縁層は、厚さ１０ｎｍのＳｉＮとした。膜応力特性６１は、ゲート電極の形成温度ｔと、アニール処理（窒素雰囲気、約５００℃、６０秒）を実施した後のゲート電極の膜応力σと、の関係について示す。なお、ゲート電極の膜応力σは、ウェーハの反り量または曲率を計測することにより、ゲート電極の膜厚、ウェーハの厚さ、直径およびポアソン比、から一義に決まる関係に有り、同一の膜厚において反り量が大きい程、膜応力は大きい。
【００２８】
ゲート電極の剥がれを抑制するためには、ゲート電極の材料であるＴｉＮの膜応力に由来する反り量を低減することが考えられる。膜応力特性６１を参照すると、形成温度ｔを約４００℃まで上げることで、膜応力σが低減されることが分かる。つまり、スパッタリング法を用いてゲート電極を形成するときに約４００℃以上に加熱する。これにより、ゲート電極の膜応力σが低減され、反り量が低減される。これは、ゲート電極の形成時の加熱によって、上述の（２）で述べた内部応力が低減されることに起因すると考えられる。
【００２９】
しかし、上記のような加熱による方法では、加熱及び冷却によるウェ−ハ割れが発生する可能性がある。加熱及び冷却のための設備（静電チャック、冷却室、中間加熱室など）及びその設備を設置するためのスペースが必要となる。加熱及び冷却の工程が増えるため生産性が低下する。加熱のための電力が必要となる。
【００３０】
実施形態によれば、ゲート絶縁層（ＳｉＮ層）の上に、ゲート電極として、ＴｉＮ層、Ｔｉ層が順に形成され、ゲート電極が積層構造とされる。アニール処理後においては、原子の再配列が生じ、Ｔｉ層、ＴｉＮ層およびＳｉＮ層の積層膜がウェーハに及ぼす膜応力が低下する。具体的には、ＴｉＮ層とＴｉ層との積層構造により、アニールによる大きな膜応力の低下が得られることを見い出した。例えば、Ｔｉ単層およびＳｉＮ層の組み合わせ、あるいは、ＴｉＮ単層およびＳｉＮ層の組み合わせにおいては、このようなアニールによる応力の低減現象は見られない。
【００３１】
Ｔｉ単層の膜応力は、引張応力を示し、ＴｉＮ単層の膜応力は、圧縮応力を示すことは一般によく知られる。但し、Ｔｉ単層の引張応力の絶対値と、ＴｉＮ単膜の圧縮応力の絶対値との比較では、ＴｉＮの方が顕著に高い傾向にある。Ｔｉ層とＴｉＮ層の組み合わせにより互いに応力を打ち消し合うことが想定される。比較的高い応力値を持つＴｉＮに対して、より薄い膜厚のＴｉを組み合わせることで積層における膜応力を小さくすることが出来ると考えられる。
【００３２】
実施形態の積層構造によれば、ゲート電極とゲート絶縁層との間においてゲート電極の剥がれを抑制できる。ゲート電極の剥がれを抑制することで、ゲート電極の高抵抗化を抑制できる。
【００３３】
さらに、ゲート電極の積層構造が無加熱のスパッタリング法を用いて形成されるため、加熱及び冷却によるウェ−ハ割れが抑制される。加熱及び冷却のための特別な設備及びスペースが必要なく、製造コストが低減できる。加熱及び冷却のための工程が必要なく、生産性が向上する。加熱のための電力が必要なく、省電力化できる。
【００３４】
一般的に、ゲート電極の材料として、ＮｉやＡｕなどが用いられ、このようなゲート電極は、蒸着法を用いて形成される。
【００３５】
これに対して、実施形態においては、ＮｉやＡｕに代わるものとして、ＴｉＮが用いられる。ＴｉＮは、例えば、スパッタリング法により形成される。スパッタリング法は蒸着法よりも生産性が高く、有利である。スパッタリング法を用いることで、純金属以外の材料の成膜も可能となる。このように、実施形態では、ゲート電極の剥がれの抑制に加えて、生産性の点でも従来に比べて有利である。
【００３６】
なお、この例では、第１ＦＰ電極３１が設けられている。第１ＦＰ電極３１は、ゲート電極２１の上に設けられ、ゲート電極２１と電気的に接続されている。第１ＦＰ電極３１は、ゲート電極２１に接する部分と、ゲート電極２１とドレイン電極２３との間において第２絶縁層４２の上に設けられた部分と、を有する。第１ＦＰ電極３１は、ゲート電極２１にゲートバイアスを供給するゲート配線の一部であり、同時に、フィールドプレートとして機能する。
【００３７】
第１ＦＰ電極３１と第１絶縁層４１との間に、第２絶縁層４２の一部が設けられている。第２絶縁層４２は、ゲート電極２１の上面の一部を覆っている。さらに、第２絶縁層４２は、ゲート電極２１の側面（Ｘ軸方向またはＹ軸方向と交差する面）を覆っている。さらに、第２絶縁層４２及び第１ＦＰ電極３１を覆うように第３絶縁層４３が設けられている。これら第２絶縁層４２及び第３絶縁層４３は、層間絶縁層（層間絶縁膜）として機能する。
【００３８】
層間絶縁層の材料には、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などを用いることができる。第２絶縁層４２には、例えば、ＳｉＮが用いられる。第３絶縁層４３には、例えば、ＳｉＯ２が用いられる。
【００３９】
この例では、第２フィールドプレート電極（以下、第２ＦＰ電極）３２が設けられている。第２ＦＰ電極３２は、Ｚ軸方向において、ゲート電極２１及び第１ＦＰ電極３１と離間して設けられる。第２ＦＰ電極３２の一部は、第３絶縁層４３を介して、ゲート電極２１及び第１ＦＰ電極３１の上に設けられている。第２ＦＰ電極３２は、ソース電極２２と電気的に接続されている。第２ＦＰ電極３２は、Ｚ軸方向に沿って見たときに、第１ＦＰ電極３１とドレイン電極２３との間に位置する部分を有する。
【００４０】
第１ＦＰ電極３１及び第２ＦＰ電極３２の材料には、例えば、アルミニウム（Ａｌ）及びチタン（Ｔｉ）などを用いることができる。
【００４１】
第１ＦＰ電極３１及び第２ＦＰ電極３２は、例えば、ゲート電極２１のドレイン電極２３側の端に誘起される電界集中を緩和させる。このようにＦＰ電極を設けることで、耐圧が向上し、信頼性を高めることができる。
【００４２】
さらに、この例では、第２ＦＰ電極３２及び第３絶縁層４３の上に、パッド部５１及び保護膜５２が設けられている。パッド部５１の材料には、例えば、Ｔｉ及びＡｌなどを用いることができる。保護膜５２の材料には、例えば、ＳｉＮなどを用いることができる。
【００４３】
（第２の実施形態）
図４は、第２の実施形態に係る半導体装置の一部を例示する模式的断面図である。  
図４に表すように、Ｔｉ層２１ｂは、第１部分２１ｂ１と、第２部分２１ｂ２と、を有する。第２部分２１ｂ２は、Ｘ軸方向において第１部分２１ｂ１と離間して設けられる。第１部分２１ｂ１と第２部分２１ｂ２との間に第１ＦＰ電極３１が設けられる。これら第１部分２１ｂ１、第２部分２１ｂ２及び第１ＦＰ電極３１のそれぞれは、ＴｉＮ層２１ａと電気的に接続される。例えば、第１部分２１ｂ１、第２部分２１ｂ２及び第１ＦＰ電極３１のそれぞれは、ＴｉＮ層２１ａと接する。つまり、実施形態では、Ｔｉ層２１ｂがＴｉＮ層２１ａの上面の一部に形成されている。
【００４４】
ゲート電極２１は、例えば、無加熱のスパッタリング法を用いて、第１絶縁層４１の上に、ＴｉＮ層２１ａ、Ｔｉ層２１ｂの順に形成される。ＴｉＮ層２１ａの厚さは例えば５０ｎｍ、Ｔｉ層２１ｂの厚さは例えば１０ｎｍとされる。
【００４５】
ゲート電極２１は、例えば、ＰＥＰ法、ＲＩＥ法を用いて、所望のパターンに形成される。そして、ゲート電極２１の上に第２絶縁層４２が形成される。
【００４６】
第２絶縁層４２には、例えば、ＲＩＥ法を用いて、コンタクト穴ｃ１が形成される。コンタクト穴ｃ１は、ゲート電極２１と第１ＦＰ電極３１とのコンタクト用の穴である。コンタクト穴ｃ１は、第２絶縁層４２及びＴｉ層２１ｂを貫通し、ＴｉＮ層２１ａの上面に到達する。実施形態では、ＴｉＮ層２１ａの上面の一部が露出する。そして、露出したＴｉＮ層２１ａの上面の一部に第１ＦＰ電極３１が形成される。これにより、ゲート電極２１と第１ＦＰ電極３１とが電気的に接続される。
【００４７】
実施形態によれば、ゲート絶縁層（ＳｉＮ層）の上に、ゲート電極として、ＴｉＮ層と、ＴｉＮ層の上に部分的に設けられたＴｉ層と、が形成され、ゲート電極は積層構造とされる。これにより、ゲート電極とゲート絶縁層との間においてゲート電極の剥がれが抑制される。
【００４８】
図５は、実施形態に係る半導体装置の試験結果を例示する図である。  
図５（ａ）は、ゲート電極２１の形成条件を示す。
図５（ｂ）は、ゲート電極２１の剥がれ試験の結果を示す。
【００４９】
ゲート電極２１は、図２の積層構造とした。ゲート電極２１は、ＴｉＮ層２１ａの上面全体に渡ってＴｉ層２１ｂが積層されている。ゲート電極２１は、無加熱のスパッタリング法を用いて形成した。下地となるゲート絶縁層は、厚さ１０ｎｍのＳｉＮとした。
【００５０】
図５（ａ）に表すように、条件（１）は、ゲート電極２１の第１形成条件である。条件（１）の場合、高周波パワー(Ｐｏｗｅｒ)は、１０キロワットアワー（ｋＷｈ）である。アルゴン流量(Ａｒ)は、６ｓｃｃｍ（Standard cc/min）である。なお、ｓｃｃｍとは、標準状態（１気圧、０℃）において定義される体積流量の単位である。窒素流量(Ｎ２)は、５０ｓｃｃｍである。条件（２）は、ゲート電極２１の第２形成条件である。条件（２）の場合、高周波パワー(Ｐｏｗｅｒ)は、１０ｋＷｈである。アルゴン流量(Ａｒ)は、６ｓｃｃｍである。窒素流量(Ｎ２)は、２５ｓｃｃｍである。
【００５１】
図５（ｂ）に表すように、厚さｄは、ゲート電極２１の厚さである。厚さｄ１は、ＴｉＮ層２１ａの厚さである。厚さｄ２は、Ｔｉ層２１ｂの厚さである。つまり、ｄ＝ｄ１＋ｄ２となる。単位はナノメートル（ｎｍ）である。厚さ比率ｒは、ＴｉＮ層２１ａの厚さｄ１とＴｉ層２１ｂの厚さｄ２との比率（ｄ２／ｄ１）を表す。結果Ｒｅは、アニール前の条件(１)及び条件（２）のそれぞれにおけるゲート電極２１の剥がれの有無と、アニール後の条件(１)及び条件（２）のそれぞれにおけるゲート電極２１の剥がれの有無と、を表す。なお、アニール条件は、窒素雰囲気で、約５５０℃、６０秒とした。「○」は、剥がれ無しを意味し、「×」は、剥がれ有りを意味する。「○／○」は、条件（１）及び（２）共に剥がれ無しを意味する。「×／×」は、条件（１）及び（２）共に剥がれ有りを意味する。「○／×」は、条件（１）では剥がれ無し、条件（２）では剥がれ有りを意味する。判定Ｊｄは、結果Ｒｅの中に１つでも「×」が含まれている場合に不合格を表す「ＮＧ」とし、全て「○」の場合に合格を表す「ＯＫ」とした。
【００５２】
例えば、厚さ２０ｎｍのＴｉＮ層２１ａに対して、Ｔｉ層２１ｂの厚さを０、２、４、１０ｎｍとして組み合わせた。このときの厚さ比率ｒは、順に、０、０．１、０．２、０．５となる。それぞれの厚さ比率ｒについて、アニール前及びアニール後それぞれにおいてゲート電極２１の剥がれの有無を目視により判定した。この例では、厚さ比率ｒが０．１、０．２のときに、「ＯＫ」と判定された。
【００５３】
同様に、厚さ８０ｎｍのＴｉＮ層２１ａに対して、Ｔｉ層２１ｂの厚さを０、８、１６、４０ｎｍとして組み合わせた。このときの厚さ比率ｒは、順に、０、０．１、０．２、０．５となる。それぞれの厚さ比率ｒについて、アニール前及びアニール後それぞれにおいてゲート電極２１の剥がれの有無を目視により判定した。この例では、厚さ比率ｒが０．１、０．２、０．５のときに、「ＯＫ」と判定された。
【００５４】
同様に、厚さ２５０ｎｍのＴｉＮ層２１ａに対して、Ｔｉ層２１ｂの厚さを０、２５、５０、１２５ｎｍとして組み合わせた。このときの厚さ比率ｒは、順に、０、０．１、０．２、０．５となる。それぞれの厚さ比率ｒについて、アニール前及びアニール後それぞれにおいてゲート電極２１の剥がれの有無を目視により判定した。この例では、全ての厚さ比率ｒにおいて、「ＮＧ」と判定された。
【００５５】
以上の結果を踏まえ、ＴｉＮ層２１ａの厚さｄ１は、２０ｎｍ以上８０ｎｍ以下の範囲であることが好ましい。Ｔｉ層２１ｂの厚さｄ２は、ＴｉＮ層２１ａの厚さｄ１の１０パーセント（％）以上２０％以下の範囲であることが好ましい。これにより、より効果的に、ゲート電極とゲート絶縁層との間においてゲート電極の剥がれが抑制される。
【００５６】
図６は、実施形態に係るゲート電極の反り特性を例示するグラフ図である。  
図中、縦軸のｃは、ゲート電極２１の反り量（マイクロメートル：μｍ）を表し、横軸のｒは、ＴｉＮ層２１ａの厚さｄ１とＴｉ層２１ｂの厚さｄ２との厚さ比率（ｄ２／ｄ１）を表す。反り量ｃの＋、−の符号は基準に対する反り方向（上に凸の方向または下に凸の方向）を示す。本例においては、アニール処理（窒素雰囲気、５５０℃、６０秒）の後に、ゲート電極２１の反り量を測定した結果を示す。ゲート電極２１は、図２の積層構造とした。
【００５７】
反り特性７１は、ＴｉＮ層２１ａの厚さｄ１が２０ｎｍのときにおける厚さ比率ｒと反り量ｃとの関係を表す。反り特性７２は、ＴｉＮ層２１ａの厚さｄ１が８０ｎｍのときにおける厚さ比率ｒと反り量ｃとの関係を表す。反り特性７３は、ＴｉＮ層２１ａの厚さｄ１が２５０ｎｍのときにおける厚さ比率ｒと反り量ｃとの関係を表す。
【００５８】
厚さｄ１が２０ｎｍ（反り特性７１）の場合、厚さ比率ｒが０．１〜０．２の範囲において反り量ｃが小さく、ゲート電極２１にほとんど反りが発生していない。同様に、厚さｄ１が８０ｎｍ（反り特性７２）の場合、厚さ比率ｒが０．１〜０．２の範囲において反り量ｃが小さく、ゲート電極２１にほとんど反りが発生していない。厚さｄ１が２５０ｎｍ（反り特性７３）の場合、厚さ比率ｒに係わらず反り量ｃが比較的大きくなっている。
【００５９】
図５及び図６の結果によれば、ゲート電極２１の剥がれは反り量に関係すると言える。すなわち、反り量を小さくすれば、ゲート電極２１は剥がれ難くなる。このことからも、ＴｉＮ層２１ａの厚さｄ１は、２０ｎｍ以上８０ｎｍ以下の範囲であることが好ましい。Ｔｉ層２１ｂの厚さｄ２は、ＴｉＮ層２１ａの厚さｄ１の１０％以上２０％以下の範囲であることが好ましい。
【００６０】
図７（ａ）〜図７（ｄ）は、実施形態に係る半導体装置１１０の製造方法を例示する模式的断面図である。  
図７（ａ）に表すように、第２半導体層１２及び第１半導体層１１を形成したウェーハ上に、第１絶縁層（ゲート絶縁層）４１を形成する。
【００６１】
第１絶縁層４１として用いられるＳｉＮ膜の形成には、例えば、ＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）法が用いられる。第１絶縁層４１の厚さは、例えば、１０ｎｍ以上３０ｎｍ以下であり、この例では２０ｎｍである。
【００６２】
第１絶縁層４１の上に、ゲート電極２１となるＴｉＮ層２１ａ、Ｔｉ層２１ｂを順に形成する。リソグラフィ及びエッチングを用いて、ＴｉＮ膜及びＴｉ膜を加工し、ゲート電極２１を形成する。ＴｉＮ膜及びＴｉ膜の形成には、例えば、無加熱のスパッタリング法を用いることができる。エッチングには、例えば、ＲＩＥ法を用いることができる。
【００６３】
ゲート電極２１の幅（Ｘ軸方向に沿った長さ）は、例えば１．０マイクロメートル（μｍ）以上３．０μｍ以下である。この例では２．０μｍである。
【００６４】
図７（ｂ）に表すように、第２絶縁層４２となるＳｉＮ膜４２ｆを形成する。ＳｉＮ膜４２ｆは、ゲート電極２１及び第１絶縁層４１を覆うように設けられる。ＳｉＮ膜４２ｆの形成には、例えば、プラズマＣＶＤ法を用いることができる。プラズマＣＶＤ法によるＳｉＮ膜４２ｆの形成では、例えば、ＳｉＨ４ガス、ＮＨ３ガス及びＮ２ガスなどが用いられる。
【００６５】
図７（ｃ）に表すように、ソース電極２２及びドレイン電極２３が設けられる位置に応じて、ＳｉＮ膜４２ｆに開口を設け、金属膜（例えば、Ｔｉ膜及びＡｌ膜）をスパッタリング法により形成する。金属膜をリソグラフィ及びエッチングによって加工して、ソース電極２２及びドレイン電極２３を形成する。同様にして、ゲート電極２１の上に第１ＦＰ電極３１を形成する。
【００６６】
ソース電極２２の幅は、例えば、３μｍ以上８μｍ以下である。この例では５μｍである。  
ドレイン電極２３の幅は、例えば、３μｍ以上８μｍ以下である。この例では５μｍである。  
ソース電極２２とゲート電極２１との間の距離は、例えば、１μｍ以上３μｍ以下である。この例では２μｍである。  
ゲート電極２１とドレイン電極２３との間の距離は、例えば、５μｍ以上２０μｍ以下である。この例では１４μｍである。  
図７（ｄ）に表すように、第３絶縁層４３となるＳｉＯ２膜を形成する。ＳｉＯ２膜は、第１ＦＰ電極３１、ソース電極２２、ドレイン電極２３及び第２絶縁層４２を覆うように設けられる。そして、ＳｉＯ２膜を加工して、さらに第２ＦＰ電極３２を形成する。
【００６７】
さらに、パッド部及び保護膜などを形成し、半導体装置１１０を完成させる。
【００６８】
なお、第１〜第３半導体層１１〜１３は、窒化物半導体に限定されない。例えば、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＳｉＧｅなど他の半導体を用いても良い。
【００６９】
本願明細書において、窒化物半導体とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、窒化物半導体に含まれるものとする。
【００７０】
実施形態によれば、ゲート電極の剥がれを抑え、高抵抗化を抑制可能な半導体装置が提供できる。
【００７１】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、第１半導体層、第１絶縁層及び第１電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【００７２】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００７３】
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００７４】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１１…第１半導体層、  １２…第２半導体層、  １２ｇ…２次元電子ガス、  １３…第３半導体層、  １９…絶縁領域、  ２１…ゲート電極、  ２１ａ…ＴｉＮ層、  ２１ｂ…Ｔｉ層、  ２１ｂ１…第１部分、  ２１ｂ２…第２部分、  ２２…ソース電極、  ２３…ドレイン電極、  ３１…第１ＦＰ電極、  ３２…第２ＦＰ電極、  ４１…第１絶縁層、  ４２…第２絶縁層、  ４２ｆ…ＳｉＮ膜、  ４３…第３絶縁層、  ５１…パッド部、  ５２…保護膜、  ６１…膜応力特性
【図１】
2016062982.tif 000003
【図２】
2016062982.tif 000004
【図３】
2016062982.tif 000005
【図４】
2016062982.tif 000006
【図５】
2016062982.tif 000007
【図６】
2016062982.tif 000008
【図７】
2016062982.tif 000009