(57)【要約】【課題】フラットバンド電圧の低下を抑制でき、閾値電圧の低下を抑制できる技術を提供する。【解決手段】半導体装置の製造方法は、この半導体装置は、ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層と、前記半導体層と接し、シリコンを含む第１の絶縁膜とを備え、前記第１の絶縁膜中のガリウムの平均濃度であって、前記半導体層との界面と、前記界面から３０ｎｍの面との間のガリウムの平均濃度が１．０×１０１８ｃｍ−３未満である。【選択図】図１
2016054250.tif 000002
【特許請求の範囲】
【請求項１】
ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層と、
前記半導体層と接し、シリコンを含む第１の絶縁膜とを備え、
前記第１の絶縁膜中のガリウムの平均濃度であって、
前記半導体層との界面と、前記界面から３０ｎｍの面との間のガリウムの平均濃度が１．０×１０１８ｃｍ−３未満である、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記半導体層は、ガリウムを含むＩＩＩ族窒化物から形成されている、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記第１の絶縁膜は、シリコンの酸化物、窒化物および酸窒化物の少なくとも一つから形成されている、半導体装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載の半導体装置であって、
前記半導体層と前記第１の絶縁膜との界面における界面準位密度が３．０×１０１１ｃｍ−２ｅＶ−１以下である、半導体装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の半導体装置であって、
さらに、前記第１の絶縁膜に対して前記半導体層とは反対側に、前記第１の絶縁膜とは異なる材料から形成された第２の絶縁膜を備える、半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記第２の絶縁膜は、前記第１の絶縁膜に比べて誘電率が高い、半導体装置。
【請求項７】
請求項５または請求項６に記載の半導体装置であって、
前記第２の絶縁膜は、酸化ジルコニウム、酸窒化ジルコニウム、酸化ハフニウムおよび酸窒化ハフニウムの少なくとも一つから形成されている、半導体装置。
【請求項８】
請求項５から請求項６のいずれか１項に記載の半導体装置であって、
前記第２の絶縁膜は、酸化アルミニウム、窒化アルミニウムおよび酸窒化アルミニウムの少なくとも一つから形成されている、半導体装置。
【請求項９】
請求項１から請求項４のいずいれか１項に記載の半導体装置であって、
さらに、前記第１の絶縁膜に対して前記半導体層とは反対側に、第１の金属層を備えることにより、ＭＩＳ構造を構成する、半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記第１の金属層は、窒化チタンから形成されており、チタンに対する窒素の組成比（窒素／チタン）は、０．８８以上０．９８以下である、半導体装置。
【請求項１１】
請求項９または請求項１０に記載の半導体装置であって、
さらに、前記第１の金属層に対して前記半導体層とは反対側に、第２の金属層を備え、
前記第２の金属層は、アルミニウムの合金から形成されている、半導体装置。
【請求項１２】
請求項１１に記載の半導体装置であって、
さらに、前記第２の金属層に対して前記半導体層とは反対側に、第３の金属層を備え、
前記第３の金属層は、窒化チタンから形成されている、半導体装置。
【請求項１３】
請求項９から請求項１２のいずいれか１項に記載の半導体装置であって、
ゲート電極が前記ＭＩＳ構造の少なくとも一部を構成する、絶縁ゲート型電界効果トランジスタである半導体装置。
【請求項１４】
請求項９から請求項１３のいずれか１項に記載の半導体装置であって、
前記半導体層は、
第１の半導体層と、
前記第１の半導体層に積層され、前記第１の半導体層とは異なる材料から形成された第２の半導体層と、を含み、
前記第１の半導体層と前記第２の半導体層との界面において、二次元電子ガスが存在する、半導体装置。
【請求項１５】
請求項１３または請求項１４に記載の半導体装置であって、
トレンチを備え、
前記ＭＩＳ構造は、前記トレンチの壁部において形成されている、半導体装置。
【請求項１６】
請求項１３または請求項１３に従属する請求項１５に記載の半導体装置であって、
縦型トランジスタである半導体装置。
【請求項１７】
半導体装置の製造方法であって、
ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層の上に、シリコンを含む第１の絶縁膜を形成する第１の工程と、
前記第１の工程の後に、６００℃未満で熱処理を行なう熱処理工程と、を備える、半導体装置の製造方法。
【請求項１８】
請求項１７に記載の製造方法であって、
前記第１の工程における成膜温度は６００℃未満である、半導体装置の製造方法。
【請求項１９】
請求項１７または請求項１８に記載の半導体装置の製造方法であって、
さらに、第１の工程の後であって前記熱処理工程の前に、
前記第１の絶縁膜に対して前記半導体層とは反対側に、金属層を形成する第２の工程を備える、半導体装置の製造方法。
【請求項２０】
請求項１７から請求項１９のいずれか１項に記載の半導体装置の製造方法であって、
前記第１の工程において、前記第１の絶縁膜は、原子層堆積法により形成される、半導体装置の製造方法。
【請求項２１】
請求項１７から請求項２０のいずれか１項に記載の半導体装置の製造方法であって、
前記熱処理工程は、４００℃以上で行なわれる、半導体装置の製造方法。
【請求項２２】
ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層の上に、シリコンを含む第１の絶縁膜が形成された半導体装置のフラットバンド電圧が低下することを抑制する方法であって、
前記半導体装置に対して、前記半導体層と前記第１の絶縁膜との界面準位密度を低減するために行なう熱処理を６００℃未満で行なう工程を備える、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、半導体装置として、ＭＩＳ（Metal-Insulator-Semiconductor）型の半導体装置が知られている。熱酸化によって良好な絶縁膜を形成できない半導体（例えば、窒化ガリウム（ＧａＮ）やガリウム砒素（ＧａＡｓ）など）でＭＩＳ型の半導体装置を作製する場合、絶縁膜をＣＶＤ（Chemical vapor deposition：化学気相成長）法やＰＶＤ（Physical vapor deposition：物理気相成長）法によって堆積させることにより形成する必要がある。
【０００３】
また、堆積によって形成した絶縁膜を用いる場合、絶縁膜の絶縁特性の向上を目的として、つまり半導体層と絶縁膜との界面における界面準位密度の低減を目的として、絶縁膜の成膜後に熱処理を行なうことが知られている。例えば、特許文献１では、９００℃２０分の熱処理が必要であることを示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−７６６７３号公報
【非特許文献】
【０００５】
【非特許文献１】Phys. Status Solidi B247, No. 7,1649-1652(2010) 「Study of the flat band voltage shift of Metal/insulator/n-GaN capacitors by annealing」
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、高温で熱処理を行なうことにより半導体装置のフラットバンド電圧（Ｖｆｂ）の低下が生じ、閾値電圧（Ｖｔｈ）の低下が生じる場合がある。この原因としては、非特許文献１において、半導体層と絶縁膜との界面の電気双極子の向きがそろうことなど考察されているが、詳細は不明である。
【０００７】
フラットバンド電圧（Ｖｆｂ）の低下が生じ、閾値電圧（Ｖｔｈ）の低下が生じる結果、閾値電圧がマイナスの値となり、半導体装置がノーマリーオン型（デプレッション型）となることがある。しかし、自動車や家電製品などの電源回路に用いられる半導体装置としては、ノーマリーオフ型（エンハンスメント型）が望まれている。
【０００８】
このため、本発明は、フラットバンド電圧（Ｖｆｂ）の低下の抑制と、閾値電圧（Ｖｔｈ）の低下の抑制を課題とする。また、半導体層と絶縁膜との界面における界面準位密度の低減を課題とする。
【課題を解決するための手段】
【０００９】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
【００１０】
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層と、前記半導体層と接し、シリコンを含む第１の絶縁膜とを備え、前記第１の絶縁膜中のガリウムの平均濃度であって、前記半導体層との界面と、前記界面から３０ｎｍの面との間のガリウムの平均濃度が１．０×１０１８ｃｍ−３未満である。この形態の半導体装置によれば、フラットバンド電圧の低下を抑制でき、閾値電圧の低下を抑制できる。
【００１１】
（２）上記形態の半導体装置において、前記半導体層は、ガリウムを含むＩＩＩ族窒化物から形成されているとしてもよい。
【００１２】
（３）上記形態の半導体装置において、前記第１の絶縁膜は、シリコンの酸化物、窒化物および酸窒化物の少なくとも一つから形成されているとしてもよい。
【００１３】
（４）上記形態の半導体装置において、前記半導体層と前記第１の絶縁膜との界面における界面準位密度が３．０×１０１１ｃｍ−２ｅＶ−１以下であるとしてもよい。
【００１４】
（５）上記形態の半導体装置において、さらに、前記第１の絶縁膜に対して前記半導体層とは反対側に、前記第１の絶縁膜とは異なる材料から形成された第２の絶縁膜を備えるとしてもよい。
【００１５】
（６）上記形態の半導体装置において、前記第２の絶縁膜は、前記第１の絶縁膜に比べて誘電率が高いとしてもよい。この形態の半導体装置によれば、第２の絶縁膜は、前記第１の絶縁膜に比べて誘電率が高いことにより、第１の絶縁膜と接する半導体層にキャリアを誘起させやすくなる。
【００１６】
（７）上記形態の半導体装置において、前記第２の絶縁膜は、酸化ジルコニウム、酸窒化ジルコニウム、酸化ハフニウムおよび酸窒化ハフニウムの少なくとも一つから形成されているとしてもよい。
【００１７】
（８）上記形態の半導体装置において、前記第２の絶縁膜は、酸化アルミニウム、窒化アルミニウムおよび酸窒化アルミニウムの少なくとも一つから形成されているとしてもよい。
【００１８】
（９）上記形態の半導体装置において、さらに、前記第１の絶縁膜に対して前記半導体層とは反対側に、第１の金属層を備えることにより、ＭＩＳ構造を構成するとしてもよい。
【００１９】
（１０）上記形態の半導体装置において、前記第１の金属層は、窒化チタンから形成されており、チタンに対する窒素の組成比（窒素／チタン）は、０．８８以上０．９８以下であるとしてもよい。
【００２０】
（１１）上記形態の半導体装置において、さらに、前記第１の金属層に対して前記半導体層とは反対側に、第２の金属層を備え、前記第２の金属層は、アルミニウムの合金から形成されているとしてもよい。
【００２１】
（１２）上記形態の半導体装置において、さらに、前記第２の金属層に対して前記半導体層とは反対側に、第３の金属層を備え、前記第３の金属層は、窒化チタンから形成されているとしてもよい。
【００２２】
（１３）上記形態の半導体装置において、ゲート電極が前記ＭＩＳ構造の少なくとも一部を構成する、絶縁ゲート型電界効果トランジスタであるとしてもよい。
【００２３】
（１４）上記形態の半導体装置において、前記半導体層は、第１の半導体層と、前記第１の半導体層に積層され、前記第１の半導体層とは異なる材料から形成された第２の半導体層と、を含み、前記第１の半導体層と前記第２の半導体層との界面において、二次元電子ガスが存在するとしてもよい。
【００２４】
（１５）上記形態の半導体装置において、トレンチを備え、前記ＭＩＳ構造は、前記トレンチの壁部において形成されているとしてもよい。
【００２５】
（１６）上記形態の半導体装置において、縦型トランジスタであるとしてもよい。
【００２６】
（１７）本発明の他の形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層の上に、シリコンを含む第１の絶縁膜を形成する第１の工程と、前記第１の工程の後に、６００℃未満で熱処理を行なう熱処理工程と、を備える。この形態の半導体装置の製造方法によれば、半導体装置のフラットバンド電圧と閾値電圧との低下を抑制できる。
【００２７】
（１８）上記形態の半導体装置の製造方法において、前記第１の工程における成膜温度は６００℃未満であるとしてもよい。
【００２８】
（１９）上記形態の半導体装置の製造方法において、さらに、第１の工程の後であって前記熱処理工程の前に、前記第１の絶縁膜に対して前記半導体層とは反対側に、金属層を形成する第２の工程を備えるとしてもよい。
【００２９】
（２０）上記形態の半導体装置の製造方法において、前記第１の工程において、前記第１の絶縁膜は、原子層堆積法により形成されるとしてもよい。この形態の半導体装置の製造方法によれば、半導体装置の界面準位密度を低減できる。
【００３０】
（２１）上記形態の半導体装置の製造方法において、前記熱処理工程は、４００℃以上で行なわれるとしてもよい。
【００３１】
（２２）本発明の他の形態によれば、ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層の上に、シリコンを含む第１の絶縁膜が形成された半導体装置のフラットバンド電圧が低下することを抑制する方法が提供される。この方法は、前記半導体装置に対して、前記半導体層と前記第１の絶縁膜との界面準位密度を低減するために行なう熱処理を６００℃未満で行なう工程を備える。この形態の方法によれば、半導体層と第１の絶縁膜との界面準位密度を低減、ならびにフラットバンド電圧の低下抑制および閾値電圧の低下抑制を達成できる。
【００３２】
本発明は、上記以外の種々の形態で実現することも可能である。例えば、半導体装置が組み込まれた電機機器、上記形態の半導体装置を製造する製造装置などの形態で実現することができる。
【発明の効果】
【００３３】
本発明の半導体装置によれば、フラットバンド電圧の低下を抑制でき、閾値電圧の低下を抑制できる。
【図面の簡単な説明】
【００３４】
【図１】第１実施形態における半導体装置１００の構成を模式的に示す断面図。
【図２】半導体装置１００の製造方法を示す工程図。
【図３】ＭＩＳダイオードの電気特性を示す図。
【図４】各試作品の界面準位密度を示す図。
【図５】絶縁膜中のガリウム濃度を示す図。
【図６】各熱処理温度に対する絶縁膜中のガリウム濃度とフラットバンド電圧Ｖｆｂの変化量との関係を示す図。
【図７】各熱処理温度に対する絶縁膜中のガリウム濃度とフラットバンド電圧Ｖｆｂの変化量との関係を示す図。
【図８】第２実施形態における半導体装置１１０を示す構成を模式的に示す図。
【図９】第３実施形態における半導体装置１２０を示す構成を模式的に示す図。
【図１０】第４実施形態における半導体装置１３０を示す構成を模式的に示す図。
【図１１】第５実施形態における半導体装置１４０を示す構成を模式的に示す図。
【図１２】第６実施形態における半導体装置１５０を示す構成を模式的に示す図。
【発明を実施するための形態】
【００３５】
Ａ．本実施形態：
Ａ１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。本実施形態において、半導体装置１００は、ＭＩＳ（Metal-Insulator-Semiconductor）ダイオードである。図１には、相互に直交するＸＹＺ軸が図示されている。
【００３６】
図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
【００３７】
半導体装置１００は、半導体層１０（半導体基板１０とも呼ぶ）と、第１の絶縁膜２０と、金属層７０とを備える。金属層７０は、第１の金属層４０と、第２の金属層５０とを備える。
【００３８】
半導体装置１００の半導体層１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体層である。半導体層１０は、ガリウムを含むＩＩＩ―Ｖ族化合物から形成されている。「ガリウムを含むＩＩＩ―Ｖ族化合物」としては、例えば、ガリウムを含むＩＩＩ族窒化物が挙げられる。その他の「ガリウムを含むＩＩＩ―Ｖ族化合物」としては、例えば、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、アルミニウムガリウムリン（ＡｌＧａＰ）、インジウムガリウムアンチモン（ＩｎＧａＳｂ）、窒化アルミニウムガリウム砒素（ＡｌＧａＮＡｓ）などが挙げられる。
【００３９】
「ガリウムを含むＩＩＩ族窒化物」としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）などが挙げられる。本実施形態において、半導体層１０は窒化ガリウム（ＧａＮ）から形成されている。
【００４０】
半導体装置１００の第１の絶縁膜２０は、半導体層１０と接しており、シリコンを含む。シリコンを含む絶縁膜としては、例えば、シリコンの酸化物、窒化物および酸窒化物の少なくとも一つから形成されている絶縁膜が挙げられる。「シリコンの酸化物、窒化物および酸窒化物」とは、シリコンの酸化物、シリコンの窒化物およびシリコンの酸窒化物を示す。本実施形態において、第１の絶縁膜２０は二酸化ケイ素（ＳｉＯ２）から形成されている。第１の絶縁膜２０の膜厚は、５ｎｍ以上が好ましい。また、第１の絶縁膜２０の膜厚は、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
【００４１】
第１の絶縁膜２０中のガリウムの平均濃度であって、半導体層１０との界面２５と、界面２５から３０ｎｍの面との間のガリウムの平均濃度は１．０×１０１８ｃｍ−３未満である。このようにすることにより、フラットバンド電圧Ｖｆｂの低下を抑制でき、閾値電圧Ｖｔｈの低下を抑制できる。なお、ガリウムの平均濃度の測定法は、後に詳述する。また、半導体層１０と第１の絶縁膜２０との界面における界面準位密度は、好ましくは３．０×１０１１ｃｍ−２ｅＶ−１以下であり、より好ましくは１．５×１０１１ｃｍ−２ｅＶ−１以下であり、さらに好ましくは１．０×１０１１ｃｍ−２ｅＶ−１以下である。
【００４２】
半導体装置１００の金属層７０は、第１の絶縁膜２０に対して半導体層１０とは反対側に設けられている。金属層７０は、半導体層１０側から順に、第１の金属層４０と、第２の金属層５０とを備える。半導体装置１００は、半導体層１０と第１の絶縁膜２０と金属層７０とによりＭＩＳ構造を構成する。
【００４３】
第１の金属層４０は、窒化チタン（ＴｉＮ）により形成されている。本実施形態において、第１の金属層４０のチタンに対する窒素の組成比（窒素／チタン）は０．８８以上０．９８以下である。このようにすることにより、窒化チタン層の厚みの変動に応じたフラットバンド電圧Ｖｆｂの変化を小さくすることができる。組成比（窒素／チタン）における窒素とチタンの原子組成は、ラザフォード後方散乱分光法（Rutherford Backscattering Spectrometry：ＲＢＳ）によって測定する。組成比（窒素／チタン）の制御方法としては、特願２０１４−０２４２４８号公報を参照できる。
【００４４】
第２の金属層５０は、第１の金属層４０に対して半導体層１０とは反対側に配されている。第２の金属層５０は、アルミニウムの合金により形成されている。
【００４５】
Ａ２．半導体装置の製造方法
図２は、半導体装置１００の製造方法を示す工程図である。半導体装置１００を製造する際には、まず、製造者は、工程Ｐ１００において、半導体層１０を用意し、半導体基板１０の表面に付着した異物等を取り除くため、有機溶剤（アセトンなど）や酸により洗浄を行なう。
【００４６】
基板洗浄（工程Ｐ１００）を行なった後、工程Ｐ１１０において、製造者は、半導体層１０の上に、第１の絶縁膜２０を形成する。まず、製造者は、半導体基板１０の洗浄後、ただちに半導体基板１０をＡＬＤ（Atomic Layer Deposition：原子層堆積）装置に搬入する。
【００４７】
次に、製造者は、半導体基板１０の温度を３５０℃程度に加熱し、有機金属をシリコン原料として、オゾン酸化もしくはプラズマ酸化などにより第１の絶縁膜２０を形成する。第１の絶縁膜２０は、二酸化ケイ素（ＳｉＯ２）の膜である。本実施形態において、第１の絶縁膜２０の膜厚は５０ｎｍとする。なお、第１の絶縁膜２０の形成工程における成膜温度は６００℃未満である。ここで、成膜温度は、フラットバンド電圧Ｖｆｂの低下を抑制する観点から、好ましくは５００℃以下であり、より好ましくは４００℃以下である。
【００４８】
本実施形態において、第１の絶縁膜２０は原子層堆積法により形成されるが、ＣＶＤ（Chemical vapor deposition：化学気相成長）法やＰＶＤ（Physical vapor deposition：物理気相成長）法により第１の絶縁膜２０は形成されてもよい。ただし、原子層堆積法を用いるほうが、ＣＶＤ法やＰＶＤ法を用いる場合と比較して、半導体層１０と第１の絶縁膜２０との界面における界面準位密度を低減できるため好ましい。
【００４９】
第１の絶縁膜２０の形成（工程Ｐ１１０）後、工程Ｐ１２０において、製造者は、６００℃未満で熱処理を行なう。この熱処理により、半導体層１０と第１の絶縁膜２０との界面における界面準位密度を低減できる。本実施形態において、熱処理は、窒素雰囲気で行い、熱処理時間は３０分とする。
【００５０】
熱処理の温度を６００℃未満で行なうことにより、フラットバンド電圧Ｖｆｂと閾値電圧Ｖｔｈとの低下を抑制できる。熱処理の温度は、フラットバンド電圧Ｖｆｂと閾値電圧Ｖｔｈとの低下をより抑制する観点から、５５０℃以下が好ましく、５００℃以下がより好ましい。一方、熱処理の温度は、半導体層１０と第１の絶縁膜２０との界面における界面準位密度をより低減する観点から、４００℃以上が好ましく、４５０℃以上がより好ましい。
【００５１】
熱処理（工程Ｐ１２０）の後、工程Ｐ１３０において、製造者は、第１の絶縁膜２０に対して半導体層１０とは反対側に金属層７０を形成する。具体的には、製造者は、半導体層１０側から順に、窒化チタンにより形成される第１の金属層４０と、アルミニウム合金により形成される第２の金属層５０とを形成する。
【００５２】
具体的には、まず、製造者は、スパッタリングにより、第１の絶縁膜２０の上に、窒化チタン（ＴｉＮ）の層と、アルミニウム（Ａｌ）の層を形成する。次に、製造者は、フォトリソグラフィによりレジストマスクをアルミニウム層の上に形成する。その後、製造者は、ＩＣＰ−ＲＩＥ（Inductive Couple Plasma- Reactive Ion Etching）によって、窒化チタン（ＴｉＮ）の層とアルミニウム（Ａｌ）の層のうち不要な部分をドライエッチングし、最後にレジストマスクを除去する。
【００５３】
金属層７０の形成（工程Ｐ１３０）後、工程Ｐ１４０において、製造者は、金属層７０の合金化のための熱処理を行なう。本実施形態において、熱処理は、窒素雰囲気で行い、熱処理温度は４００℃とし、熱処理時間は３０分とする。
【００５４】
これらの工程を経て、半導体装置１００が完成する。
【００５５】
本実施形態において、熱処理工程を２回（工程Ｐ１２０、工程Ｐ１４０）行なっているが、工程Ｐ１２０における熱処理を行なわず、工程Ｐ１４０における熱処理のみを行なってもよい。つまり、第１の絶縁膜２０を形成する工程（工程Ｐ１１０）の後であって、熱処理工程（工程Ｐ１４０）の前に、金属層７０を形成することとなる。この場合、工程Ｐ１４０における熱処理は、半導体層１０と第１の絶縁膜２０との界面における界面準位密度を低減する目的を備える。また、本実施形態において、半導体層１０の上に第１の絶縁膜２０が形成された半導体装置１００のフラットバンド電圧Ｖｆｂが低下することを抑制する方法として、半導体装置１００に対して、半導体層１０と第１の絶縁膜２０との界面準位密度を低減するために行う熱処理を６００℃未満で行なう工程を備える。この方法によれば、半導体層と第１の絶縁膜との界面準位密度を低減、ならびにフラットバンド電圧の低下抑制および閾値電圧の低下抑制を達成できる。
【００５６】
Ｂ．評価試験：
Ｂ１．ＭＩＳダイオードの電気特性評価：
図３は、ＭＩＳダイオードの電気特性を示す図である。図３の評価試験では、半導体装置として以下のような複数の試作例を用意した。
【００５７】
試作品は、以下の手順により作成された。まず、試験者は、窒化ガリウム（ＧａＮ）から形成される半導体基板の上に、二酸化ケイ素（ＳｉＯ２）の絶縁膜（膜厚：５０ｎｍ）をＡＬＤ法により成膜した。
【００５８】
次に、試験者は、それぞれ異なる温度において熱処理を３０分行なった。具体的には、熱処理の温度を、４００℃、５００℃、６００℃、６５０℃、７００℃、７５０℃、８００℃の７パターン設定した。熱処理は、窒素雰囲気において行なわれた。本実験において、熱処理は、ランプ加熱により実施したが、他の加熱方法で実施してもよい。他の加熱方法としては、例えば電気炉による加熱方法が挙げられる。
【００５９】
熱処理の後、試験者は、絶縁膜の上に、ゲート電極として、窒化チタン層（膜厚４０ｎｍ）とアルミニウム層（膜厚：６００ｎｍ）とを、この順に形成した。ゲート電極の形成方法としてはスパッタリングを用いた。その後、試験者は、ゲート電極を直径２００μｍの円柱状となるようにドライエッチングを行なった。
【００６０】
そして、ゲート電極と接する面とは反対側の半導体面とゲート電極とに電流を流すことにより、ＣＶ特性を測定した。界面準位密度と固定電荷密度とは、Terman法により算出した。図３において、縦軸は、絶縁膜容量（Ｃｉ）で正規化した容量を示し、横軸は印加電圧を示す。本試験において、フラットバンド電圧Ｖｆｂは、Ｃｆｂ／Ｃｉ＝０．９７８を示す電圧である。この値は、半導体のキャリア濃度などを用いて算出できる。
【００６１】
図３は、以下のことを示している。４００℃で熱処理を行なった試作品と５００℃で熱処理を行なった試作品のフラットバンド電圧Ｖｆｂはほぼ同じ値である。一方、６００℃以上で熱処理を行なった試作品のフラットバンド電圧Ｖｆｂは、４００℃で熱処理を行なった試作品のフラットバンド電圧Ｖｆｂと比較して低下している。つまり、６００℃以上で熱処理を行なうことによりフラットバンド電圧Ｖｆｂが低下することを図３は示している。
【００６２】
図４は、各試作品の界面準位密度を示す図である。全ての試作品において、界面準位密度は、約１．０×１０１１ｃｍ−２ｅＶ−１から約１．０×１０１２ｃｍ−２ｅＶ−１である。つまり、熱処理温度が４００℃以上であれば、熱処理温度によって界面準位密度は大きく左右されないことを図４は示している。また、約１．０×１０１１ｃｍ−２ｅＶ−１から約１．０×１０１２ｃｍ−２ｅＶ−１の値は、絶縁特性として良好であることを示している。
【００６３】
Ｂ２．絶縁膜中のガリウム濃度分析：
図５は、絶縁膜中のガリウム濃度を示す図である。この図は、ＳＩＭＳ（Secondary ion mass spectrometry：二次イオン質量分析法）により得られた結果である。図５の試験では、半導体装置として以下のような複数の試作例を用意した。
【００６４】
まず、試験者は、窒化ガリウムから形成される半導体基板の上に、二酸化ケイ素（ＳｉＯ２）の絶縁膜（膜厚：１００ｎｍ）をＡＬＤ法により成膜した。次に、試験者は、それぞれ異なる温度において熱処理を３０分行なった。具体的には、熱処理の温度を、４００℃、５００℃、６００℃、７００℃、８００℃の５パターン設定し、熱処理の温度は、４００℃、５００℃、６００℃、７００℃、８００℃の５処理とした。熱処理は、窒素雰囲気で行なわれた。
【００６５】
図５において、縦軸はガリウム濃度を示し、横軸は絶縁膜の表面からの深さを示す。つまり、深さが０ｎｍの地点は絶縁膜の表面を示し、深さが１００ｎｍの地点は絶縁膜と半導体基板との界面を示す。なお、絶縁膜の表面から３０ｎｍ付近（深さが０ｎｍから３０ｎｍ付近）までのガリウム濃度は、表面汚染による影響があるため、実際のガリウム濃度を示すものではない。また、この分析の検出下限は、約３．０×１０１７ｃｍ−３である。
【００６６】
４００℃で熱処理を行なった試作品と５００℃で熱処理を行なった試作品とのガリウム濃度は、検出下限を下回る値であるため、絶縁膜へのガリウムの有意な拡散はないと判断できる。６００℃で熱処理を行なった試作品において、絶縁膜と半導体基板との界面（深さ：１００ｎｍの地点）と、界面から３０ｎｍの面（深さ：７０ｎｍの地点）との間のガリウム濃度が約１．０×１０１８ｃｍ−３である。また、６００℃で熱処理を行なった試作品において、絶縁膜と半導体基板との界面（深さ：１００ｎｍの地点）から、界面から３０ｎｍの面（深さ：７０ｎｍの地点）へ向かうにつれて、ガリウム濃度が徐々に低下していることが図５からわかる。このことは、熱により半導体基板中のガリウムが絶縁膜へ拡散していることを示している。
【００６７】
また、７００℃で熱処理を行なった試作品と８００℃で熱処理を行なった試作品において、絶縁膜中のガリウム濃度はほぼ一定であり、約４．０×１０１９ｃｍ−３である。このことは、ガリウムの拡散が絶縁膜表面にまで達し、絶縁膜中に一様に分布している様子を示している。
【００６８】
Ｂ３．ガリウム濃度とフラットバンド電圧Ｖｆｂとの関係：
図６は、各熱処理温度に対する、絶縁膜中のガリウム濃度とフラットバンド電圧Ｖｆｂの変化量との関係を示す図である。この図において、絶縁膜中のガリウム濃度は、絶縁膜と半導体基板との界面（深さ：１００ｎｍの地点）と、界面から３０ｎｍの面（深さ：７０ｎｍの地点）との間のガリウムの平均濃度を示す。ガリウムの平均濃度とは、界面から３０ｎｍまで（深さ：７０ｎｍから１００ｎｍまで）のＳＩＭＳ分析値の平均値である。
【００６９】
また、この図において、フラットバンド電圧の変化量ΔＶｆｂは、４００℃で熱処理を行なった試作品のフラットバンド電圧Ｖｆｂに対するフラットバンド電圧Ｖｆｂの変化量を示す。ここで、フラットバンド電圧の変化量ΔＶｆｂの基準を、４００℃で熱処理を行なった試作品のフラットバンド電圧Ｖｆｂとした理由としては、半導体装置を作成する上で金属層に対して熱処理を行なう必要があり、この熱処理温度として最低限４００℃必要であることが挙げられる。図６において、絶縁膜中のガリウム濃度が上がるほど、フラットバンド電圧Ｖｆｂが低下することがわかる。
【００７０】
図７は、各熱処理温度に対する、絶縁膜中のガリウム濃度とフラットバンド電圧Ｖｆｂの変化量との関係を示す図である。横軸は熱処理温度を示し、縦軸は、絶縁膜中のガリウム濃度とフラットバンド電圧の変化量ΔＶｆｂとを示す。図７が示す絶縁膜中のガリウム濃度とフラットバンド電圧Ｖｆｂの変化量とは、図６が示すものと同じである。
【００７１】
図７において、絶縁膜中のガリウム濃度とフラットバンド電圧Ｖｆｂとは、熱処理温度に依存しており、相関関係があることを示している。６００℃で熱処理を行なった試作品の結果から、絶縁膜中であって、絶縁膜と半導体基板との界面から３０ｎｍ付近におけるガリウムの拡散によっても、フラットバンド電圧Ｖｆｂが低下することがわかる。
【００７２】
図７において、各熱処理温度におけるフラットバンド電圧の変化量ΔＶｆｂの近似線を記載した。この近似線において、フラットバンド電圧の変化量ΔＶｆｂが０Ｖとなる熱処理温度は５８０℃である。このため、熱処理温度を５８０℃以下に設定することが、フラットバンド電圧Ｖｆｂの低下を抑制する観点から好ましい。
【００７３】
また、この近似線において、熱処理温度が５８０℃におけるガリウム濃度は、１．７５×１０１７ｃｍ−３である。このため、フラットバンド電圧Ｖｆｂの低下を抑制する観点から、絶縁膜と半導体基板との界面と、界面から３０ｎｍの面との間における絶縁膜中のガリウムの平均濃度を１．７５×１０１７ｃｍ−３以下に制御することが好ましい。なお、フラットバンド電圧Ｖｆｂの低下を抑制することは、閾値電圧Ｖｔｈの低下を抑制することと同義である。
【００７４】
絶縁膜中へガリウムが拡散することがフラットバンド電圧Ｖｆｂの低下を引きおこすメカニズムは正確なことは不明であるが、二酸化ケイ素（ＳｉＯ２）中でガリウム（Ｇａ）がイオン化していることや、酸化ガリウム（ＧａＯ）が形成されてｎ型半導体のように振舞っていることなどが考えられる。
【００７５】
Ｃ．その他の実施形態：
Ｃ１．第２実施形態：
図８は、第２実施形態における半導体装置１１０を示す構成を模式的に示す図である。本実施形態において、半導体装置１１０は、ＭＩＳダイオードである。半導体装置１００と比較して、第２の絶縁膜３０と、第３の金属層６０とを備える点が異なるが、それ以外は同じである。
【００７６】
半導体装置１１０の第２の絶縁膜３０は、第１の絶縁膜２０と第１の金属層４０との間に設けられている。第２の絶縁膜３０は、第１の絶縁膜２０に対して半導体層１０とは反対側に配されており、第１の絶縁膜２０とは異なる材料から形成されている。第２の絶縁膜３０は、第１の絶縁膜２０に比べて誘電率が高いことが好ましい。このようにすることにより、第１の絶縁膜２０と接する半導体層１０にキャリアを誘起させやすくなる。
【００７７】
第２の絶縁膜３０は、酸化ジルコニウム、酸窒化ジルコニウム、酸化ハフニウムおよび酸窒化ハフニウムの少なくとも１つから形成されてもよい。また、第２の絶縁膜３０は、酸化アルミニウム、窒化アルミニウムおよび酸窒化アルミニウムの少なくとも１つから形成されてもよい。本実施形態において、第２の絶縁膜３０は、酸化ジルコニウムから形成されている。
【００７８】
半導体装置１１０の第３の金属層６０は、第２の金属層５０に対して半導体層１０とは反対側に配されている。第３の金属層６０は、窒化チタン（ＴｉＮ）により形成されている。第１の金属層４０と同様に、本実施形態において、第３の金属層６０のチタンに対する窒素の組成比（窒素／チタン）は０．８８以上０．９８以下である。このようにすることにより、窒化チタン層の厚みの変動に応じたフラットバンド電圧Ｖｆｂの変化を小さくすることができる。
【００７９】
Ｃ２．第３実施形態：
図９は、第３実施形態における半導体装置１２０を示す構成を模式的に示す図である。本実施形態において、半導体装置１２０は、ＭＩＳ型ＦＥＴ（Field effect transistor）である。換言すると、半導体装置１２０は、絶縁ゲート型電界効果トランジスタである。
【００８０】
半導体装置１２０は、基板６１０と、バッファ層６２０と、ｐ型半導体層６３０と、ｎ＋型半導体領域６４０と、ゲート絶縁膜６５０と、ゲート電極６６０と、ソース電極６７０と、ドレイン電極６８０とを備える。
【００８１】
半導体装置１２０の基板６１０は、サファイアから形成されている。バッファ層６２０は、基板６１０の上にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）によって形成された層である。ｐ型半導体層６３０は、窒化ガリウム（ＧａＮ）から形成され、アクセプタ元素を含有する層である。ｎ＋型半導体領域６４０は、ｐ型半導体層６３０に対するイオン注入によって形成された領域である。
【００８２】
ゲート絶縁膜６５０は、ｐ型半導体層６３０と接し、シリコンを含む絶縁体層である。本実施形態において、ゲート絶縁膜６５０は、二酸化ケイ素（ＳｉＯ２）から形成されている。
【００８３】
本実施形態において、ゲート電極６６０は、ゲート絶縁膜６５０側から順に、窒化チタン層６６２と、アルミニウム合金層６６４と、窒化チタン層６６６から構成されている。本実施形態において、ｐ型半導体層６３０とゲート絶縁膜６５０とゲート電極６６０とによりＭＩＳ構造を構成する。換言すると、ゲート電極６６０がＭＩＳ構造の少なくとも一部を構成している。
【００８４】
ソース電極６７０とドレイン電極６８０とは、ゲート絶縁膜６５０を貫通しており、ｎ＋型半導体領域６４０と接している。ソース電極６７０は、チタン（Ｔｉ）から形成される層にアルミニウム（Ａｌ）から形成される層を積層した後に熱処理して得られた電極である。同様に、ドレイン電極６８０についても、チタン（Ｔｉ）から形成される層にアルミニウム（Ａｌ）から形成される層を積層した後に熱処理して得られた電極である。
【００８５】
ｐ型半導体層６３０の領域であってゲート電極６６０の直下の領域に、電界によってｎ型反転層を形成することにより、半導体装置１２０に電流が流れる。
【００８６】
Ｃ３．第４実施形態：
図１０は、第４実施形態における半導体装置１３０を示す構成を模式的に示す図である。本実施形態において、半導体装置１３０は、ヘテロ接合を備えるＭＩＳ型ＦＥＴである。換言すると、半導体装置１３０は、絶縁ゲート型電界効果トランジスタである。
【００８７】
半導体装置１３０は、基板７１０と、バッファ層７２０と、半導体層７３０と、バリア層７４０と、ゲート絶縁膜７５０と、ゲート電極７６０と、ソース電極７７０と、ドレイン電極７８０とを備える。
【００８８】
半導体装置１３０の基板７１０とバッファ層７２０とは、第３実施形態における基板６１０とバッファ層６２０と同じである。半導体層７３０は、窒化ガリウム（ＧａＮ）から形成される層である。バリア層７４０は、窒化アルミニウムガリウム（ＡｌＧａＮ）から形成される層である。
【００８９】
本実施形態において、バリア層７４０は、半導体層７３０に積層され、半導体層７３０とは異なる材料から形成されている。このため、半導体層７３０とバリア層７４０との接合は、ヘテロ接合である。また、半導体層７３０とバリア層７４０との界面において二次元電子ガス７３５が存在する。
【００９０】
ゲート絶縁膜７５０と、ゲート電極７６０と、ソース電極７７０と、ドレイン電極７８０とは、第３実施形態におけるゲート絶縁膜６５０と、ゲート電極６６０と、ソース電極６７０と、ドレイン電極６８０と同じ材料により形成されている。ゲート電極７６０は、ゲート絶縁膜７５０側から順に、窒化チタン層７６２と、アルミニウム合金層７６４と、窒化チタン層７６６から構成されている。
【００９１】
ソース電極７７０とドレイン電極７８０とは、ゲート絶縁膜７５０を貫通しており、バリア層７４０と接している。本実施形態における半導体装置１３０は、ソース電極７７０とドレイン電極７８０との間に二次元電子ガス７３５が存在するため、ノーマリーオン型（デプレッション型）である。
【００９２】
Ｃ４．第５実施形態：
図１１は、第５実施形態における半導体装置１４０を示す構成を模式的に示す図である。本実施形態において、半導体装置１４０は、チャネル部にトレンチ構造を備えるＭＩＳ型ＦＥＴである。換言すると、半導体装置１４０は、絶縁ゲート型電界効果トランジスタである。
【００９３】
第４実施形態における半導体装置１３０と比較して、半導体装置１４０は、トレンチ８００を備え、トレンチ８００の側面および底面に、ゲート絶縁膜８１０と、ゲート電極８６０とが積層されている点が異なるが、それ以外は同じである。つまり、ＭＩＳ構造は、トレンチ構造の壁部においても形成されている。なお、ゲート電極８６０は、ゲート絶縁膜８１０側から順に、窒化チタン層８６２と、アルミニウム合金層８６４と、窒化チタン層８６６から構成されている。
【００９４】
トレンチ８００は、半導体装置１４０の表面上においてＺ軸方向へ沿って延びる溝である。トレンチ８００は、バリア層７４０を貫通し、半導体層７３０に達している。ソース電極７７０とドレイン電極７８０との間の二次元電子ガス７３５は、トレンチ８００により断絶されている。このため、この実施形態における半導体装置１４０は、ノーマリーオフ型（エンハンスメント型）である。
【００９５】
Ｃ５．第６実施形態：
図１２は、第６実施形態における半導体装置１５０を示す構成を模式的に示す図である。本実施形態において、半導体装置１５０は、トレンチ型の縦型ＭＩＳＦＥＴである。換言すると、半導体装置１５０は、縦型トランジスタであり、絶縁ゲート型電界効果トランジスタである。
【００９６】
半導体装置１５０は、基板９２０と、ｎ型半導体層９１３と、ｐ型半導体層９１５と、ｎ＋型半導体層９１７と、絶縁膜９１０と、トレンチ９００と、トレンチに設けられたゲート電極９６０と、ソース電極２２０，２２０と、ｐ−ｂｏｄｙ電極２３０，２３０と、ドレイン電極 （裏面電極）２４０と、を備える。
【００９７】
基板９２０は、Ｘ軸方向およびＹ軸方向に広がる板状の形状を有する。ｎ型半導体層１１３は、基板９２０上に形成されている。ｐ型半導体層 １１５は、ｎ型半導体層９１３上に形成されている。ｎ＋型半導体層１１７は、ｐ型半導体層９１５上に形成されている。これら基板９２０、ｎ＋型半導体層９１７、ｐ型半導体層９１５、およびｎ型半導体層９１３は、ＧａＮを主成分とする層である。
【００９８】
トレンチ９００は、半導体装置１５０の表面上においてＺ軸方向に沿って延びる溝である。トレンチ９００は、ｎ＋型半導体層９１７とｐ型半導体層９１５を貫通し、ｎ型半導体層９１３に達している。ｎ＋型半導体層９１７、ｐ型半導体層９１５、およびｎ型半導体層９１３のうちトレンチ９００の側面および底面に、絶縁膜９１０が積層され、絶縁膜９１０の上に、ゲート電極９６０が積層されている。ゲート電極９６０は、絶縁膜９１０側から順に、窒化チタン層９６２と、アルミニウム合金層９６４と、窒化チタン層９６６から構成されている。
【００９９】
半導体装置１５０においては、さらに、ゲート電極９６０の両側に、ソース電極２２０，２２０が形成されている。ソース電極２２０，２２０は、それぞれ絶縁膜９１０を貫通してｎ＋型半導体層９１７に接続されている。
【０１００】
さらに、ソース電極２２０に対してゲート電極９６０とは逆の側には、それぞれｐ−ｂｏｄｙ電極２３０，２３０が形成されている。ｐ−ｂｏｄｙ電極２３０，２３０は、それぞれ絶縁膜９１０およびｎ＋型半導体層９１７を貫通して、ｐ型半導体層９１５に接続されている。
【０１０１】
基板９２０の下面側（−ｚ側の面）、すなわちｎ型半導体層９１３が設けられている側とは逆の側には、ドレイン電極（裏面電極）９３０が設けられている。この実施形態における半導体装置１４０は、ノーマリーオフ型（エンハンスメント型）である。
【０１０２】
なお、「課題を解決するための手段」における「第１の半導体層」が「半導体層７３０」に相当し、「第２の半導体層」が「バリア層７４０」に相当する。また、「課題を解決するための手段」における「第１の工程」が「工程Ｐ１１０」に相当し、「第２の工程」が「工程Ｐ１３０」に相当する。
【０１０３】
Ｄ．変形例：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【０１０４】
上述の実施形態において、ドライエッチングとして、ＩＣＰ−ＲＩＥを用いたが、これに限らず、他のドライエッチングを用いても良い。他のドライエッチングとしては、例えば、ＥＣＲ−ＲＩＥ（Electron Cyclotron Resonance-Reactive Ion Etching）が挙げられる。
【０１０５】
本発明が適用される半導体装置は、上述の実施形態で説明した半導体装置に限られず、ガリウムを含むＩＩＩ―Ｖ族化合物から形成された半導体層と、その半導体層と接し、シリコンを含む絶縁膜を有する半導体装置であればよい。他の半導体装置としては、例えば、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）やショットキーバリアダイオード（Schottky Barrier Diode）が挙げられる。ショットキーバリアダイオードとしては、半導体にショットキーゲート電極を接触させ、保護膜として絶縁膜を配する構成としもよい。
【符号の説明】
【０１０６】
１０…半導体層
２０…第１の絶縁膜
２５…界面
３０…第２の絶縁膜
４０…第１の金属層
５０…第２の金属層
６０…第３の金属層
７０…金属層
８０…絶縁膜
１００…半導体装置
１１０…半導体装置
１２０…半導体装置
１３０…半導体装置
１４０…半導体装置
１５０…半導体装置
２００…直径
２２０…ソース電極
６１０…基板
６２０…バッファ層
６４０…ｎ＋型半導体領域
６５０…ゲート絶縁膜
６６０…ゲート電極
６６２…窒化チタン層
６６４…アルミニウム合金層
６６６…窒化チタン層
６７０…ソース電極
６８０…ドレイン電極
７１０…基板
７２０…バッファ層
７３０…半導体層
７３５…二次元電子ガス
７４０…バリア層
７５０…ゲート絶縁膜
７６０…ゲート電極
７６２…窒化チタン層
７６４…アルミニウム合金層
７６６…窒化チタン層
７７０…ソース電極
７８０…ドレイン電極
８００…トレンチ
８１０…ゲート絶縁膜
８６０…ゲート電極
８６２…窒化チタン層
８６４…アルミニウム合金層
８６６…窒化チタン層
９００…トレンチ
９１０…絶縁膜
９１７…ｎ＋型半導体層
９２０…基板
９６０…ゲート電極
９６２…窒化チタン層
９６４…アルミニウム合金層
９６６…窒化チタン層
Ｖｆｂ…フラットバンド電圧
Ｃｆｂ…フラットバンド容量
ΔＶｆｂ…変化量
Ｖｔｈ…閾値電圧
【図１】
2016054250.tif 000003
【図２】
2016054250.tif 000004
【図３】
2016054250.tif 000005
【図４】
2016054250.tif 000006
【図５】
2016054250.tif 000007
【図６】
2016054250.tif 000008
【図７】
2016054250.tif 000009
【図８】
2016054250.tif 000010
【図９】
2016054250.tif 000011
【図１０】
2016054250.tif 000012
【図１１】
2016054250.tif 000013
【図１２】
2016054250.tif 000014
【手続補正書】
【提出日】平成26年9月16日(2014.9.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
半導体装置１５０は、基板９２０と、ｎ型半導体層９１３と、ｐ型半導体層９１５と、ｎ＋型半導体層９１７と、絶縁膜９１０と、トレンチ９００と、トレンチに設けられたゲート電極９６０と、ソース電極２２０，２２０と、ｐ−ｂｏｄｙ電極２３０，２３０と、ドレイン電極 （裏面電極）９３０と、を備える。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
基板９２０は、Ｘ軸方向およびＹ軸方向に広がる板状の形状を有する。ｎ型半導体層９１３は、基板９２０上に形成されている。ｐ型半導体層 ９１５は、ｎ型半導体層９１３上に形成されている。ｎ＋型半導体層９１７は、ｐ型半導体層９１５上に形成されている。これら基板９２０、ｎ＋型半導体層９１７、ｐ型半導体層９１５、およびｎ型半導体層９１３は、ＧａＮを主成分とする層である。