(57)【要約】【課題】本発明の実施形態は、低コストでピッチ自由度の高いチップの再配置が可能な半導体装置および半導体装置の製造方法を提供する。【解決手段】実施形態によれば、半導体装置の製造方法は、第１支持体に支持された複数の半導体チップから間引きされ第１ピッチで並ぶ第１群を前記第１支持体から第２支持体に転写し、前記第２支持体を変形させ、前記第２支持体に転写された前記第１群のそれぞれの前記半導体チップのピッチを、前記第１ピッチとは異なる第２ピッチに変換し、前記第２ピッチで並ぶ前記第１群のそれぞれの前記半導体チップを覆い、それぞれの前記半導体チップの周囲に絶縁層を形成し、前記絶縁層をダイシングする。【選択図】図１
2016062986.tif 000002
【特許請求の範囲】
【請求項１】
第１支持体に支持された複数の半導体チップから間引きされ第１ピッチで並ぶ第１群を前記第１支持体から第２支持体に転写し、
前記第２支持体を変形させ、前記第２支持体に転写された前記第１群のそれぞれの前記半導体チップのピッチを、前記第１ピッチとは異なる第２ピッチに変換し、
前記第２ピッチで並ぶ前記第１群のそれぞれの前記半導体チップを覆い、それぞれの前記半導体チップの周囲に絶縁層を形成し、
前記絶縁層をダイシングする半導体装置の製造方法。
【請求項２】
前記第２支持体を加熱処理して変形させ、前記第２ピッチを前記第１ピッチよりも短くする請求項１記載の半導体装置の製造方法。
【請求項３】
前記絶縁層のダイシングは、前記半導体チップの辺に対して傾いたダイシングラインを形成する請求項１または２に記載の半導体装置の製造方法。
【請求項４】
複数の半導体チップが支持された第１支持体を伸長し、前記複数の半導体チップのピッチを第１ピッチに拡大し、
前記第１ピッチで並ぶ前記第１支持体の前記複数の半導体チップから間引きされ前記第１ピッチよりも長い第２ピッチで並ぶ第１群を前記第１支持体から第２支持体に転写し、
前記第２ピッチで並ぶ前記第１群のそれぞれの前記半導体チップを覆い、それぞれの前記半導体チップの周囲に絶縁層を形成し、
前記絶縁層をダイシングする半導体装置の製造方法。
【請求項５】
前記絶縁層のダイシングは、前記半導体チップの辺に対して傾いたダイシングラインを形成する請求項４記載の半導体装置の製造方法。
【請求項６】
半導体チップと、
前記半導体チップの周囲に設けられ前記半導体チップを覆う絶縁層と、
を備え、
前記半導体チップの表面積に対する前記絶縁層のみ設けられた部分の表面積の割合は、整数倍以外であり、
前記半導体チップの第１角部と第２角部とを結ぶ対角線は、前記絶縁層において、前記半導体チップの前記第１角部に最も近い第３角部と、前記半導体チップの前記第２角部に最も近い第４角部とを結ぶ対角線と交わっている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置と半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップをパッケージ化する方法として、例えばウェハ・レベル・パッケージ工法がある。例えば、テープ・エキスパンド法により、複数の半導体チップのピッチを拡大してパッケージ化する場合、ピッチ拡大後のウェーハサイズによっては、ウェハ・レベル・パッケージ工法を行うにあたって、新たな装置の開発や導入が必要になる場合があり得る。また、選択されたチップの間引き転写によるピッチ変換は、整数倍のピッチにしか拡大できない。そのため、低コストで、配置ピッチの自由度の高い半導体チップの再配置方法が求められる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５１２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、低コストでピッチ自由度の高いチップの再配置が可能な半導体装置および半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置の製造方法は、第１支持体に支持された複数の半導体チップから間引きされ第１ピッチで並ぶ第１群を前記第１支持体から第２支持体に転写し、前記第２支持体を変形させ、前記第２支持体に転写された前記第１群のそれぞれの前記半導体チップのピッチを、前記第１ピッチとは異なる第２ピッチに変換し、前記第２ピッチで並ぶ前記第１群のそれぞれの前記半導体チップを覆い、それぞれの前記半導体チップの周囲に絶縁層を形成し、前記絶縁層をダイシングする。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）および図１（ｂ）は、実施形態の半導体装置の模式断面図。
【図２】図２（ａ）〜図２（ｄ）は、実施形態の半導体装置の製造方法を示す模式断面図。
【図３】図３（ａ）〜図３（ｃ）は、実施形態の半導体装置の他の製造方法を示す模式断面図。
【図４】図４（ａ）〜図４（ｃ）は、実施形態の半導体装置のさらに他の製造方法を示す模式断面図。
【図５】他の実施形態の半導体装置の模式断面図。
【図６】他の実施形態の半導体装置の模式平面図。
【図７】他の実施形態の半導体層の模式断面図。
【図８】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図９】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１０】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１１】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１２】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１３】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１４】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１５】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１６】他の実施形態の半導体装置の製造方法を示す模式断面図。
【図１７】他の実施形態の半導体装置の製造方法を示す模式平面図。
【図１８】他の実施形態の半導体装置の一部拡大模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【０００８】
例えば、ファンアウトＣＳＰ（Chip size package）をウェハレベル工程で形成する際、チップのピッチ変換が必要であるが、仮にピッチ変換をテープエキスパンド法で行うと、位置精度が悪く、拡張率も低いため、適用することが難しい可能性がある。さらに、ピッチ変換を間引き法で行うと、整数倍のピッチ変換になり、パッケージサイズがチップサイズの整数倍になってしまい、半導体チップの寸法に対するパッケージ寸法の比率の自由度が十分ではない可能性がある。
【０００９】
これらを鑑みて、本実施形態の半導体装置および半導体装置の製造方法は、半導体チップの寸法に対するパッケージ寸法の比率の自由度を高くすることを可能とした。以下に本実施形態の半導体装置および半導体装置の製造方法について説明する。
【００１０】
図１（ａ）および図１（ｂ）は、実施形態の半導体装置の模式平面図である。  
図１（ａ）に示すように、本実施形態の半導体装置１００は、半導体チップ１０と、絶縁層２０とを有する。絶縁層２０は、半導体チップ１０の周囲に設けられ、少なくとも半導体チップ１０の周囲を覆っている。
【００１１】
半導体チップ１０の表面積に対する絶縁層２０のみ設けられた部分の表面積の割合Ｒは、整数倍以外であり、例えば３倍を除いた２．２倍以上３．８倍以下である。
【００１２】
後述するように、ダイシングされる前の複数の半導体チップ１０のピッチを半導体チップ１０の幅１０ａの整数倍以外に設定することができる。これにより、上記表面積の割合Ｒを自由に設定することが可能である。これにより、半導体装置１００の構造を設計するときの自由度を向上させることが可能である。
【００１３】
半導体チップ１０の平面形状は四角形状であり、半導体チップ１０は４つの角部をもつ。その半導体チップ１０の周囲を囲む絶縁層２０も４つの角部をもつ。図１（ｂ）に示す半導体装置１００によれば、半導体チップ１０の対角線と絶縁層２０の対角線とは一致せずにずれている。半導体チップ１０の角部は、絶縁層２０の角部に対向せずに、絶縁層２０の辺部に対向している。半導体チップ１０の角部の形状は、例えばとがった形状であり、例えば丸い形状でもよい。
【００１４】
例えば、半導体チップ１０の４つの角部のうちの第１角部１０ｂとその対角に位置する第２角部１０ｃとを結ぶ対角線１０ｈは、例えば絶縁層２０の４つの角部のうちの、半導体チップ１０の第１角部１０ｂに最も近い第３角部２０ｂと、半導体チップ１０の第２角部１０ｃに最も近い第４角部２０ｃとを結ぶ対角線２０ｈと交わっている。対角線１０ｈと、対角線２０ｈとが鋭角を形成して交わる角度θは、例えば０°以上１５°以下である。なお、角部の形状が丸い形状である場合の対角線は、その角部につながる半導体チップ１０の２辺を延長し、交わる点を基点とする。あるいは、半導体チップ１０の一辺と対応するパッケージの一辺は平行ではなく、傾いており、鋭角を形成している（１５°以下）。また、半導体チップ１０が４つの辺を有している場合は、４つの辺がそれぞれ鋭角を形成している（１５°以下）。
【００１５】
個片化された半導体装置１００においては、パッケージである絶縁層２０の角部に外部から応力がかかっても、半導体チップ１０の角部の位置が絶縁層２０の角部の位置からずれているので、半導体チップ１０の角部に加わる応力を分散させることができ、半導体装置１００の信頼性を向上させることが可能である。
【００１６】
次に、図２（ａ）〜図２（ｄ）を参照して、実施形態の半導体装置の製造方法について説明する。
【００１７】
図２（ａ）に示すように、転写元テープ３１（第１支持体）上には、複数の半導体チップ１０が支持されている。それぞれの半導体チップ１０のピッチは、半導体チップ１０の幅１０ａと同等である。転写元テープ３１として、例えばＵＶの照射により、粘着力が低下するテープが用いられる。
【００１８】
複数の半導体チップ１０の形成方法として、例えば、ウェーハ状態の基板上に複数の半導体素子が形成される。その後、基板を剥離した後、または基板は残して、ウェーハをダイシングして、複数の半導体素子を個片化させることにより、複数の半導体チップ１０が形成される。
【００１９】
次に、半導体チップ１０の転写元テープ３１に貼り付けられた面の反対側の面には、転写先テープ３２（第２支持体）が貼り付けられる。その後、半導体チップ１０に貼り付けられた転写元テープ３１を剥離する。このとき、転写元テープ３１から選択された半導体チップ１０は、転写先テープ３２に転写される。一方、転写元テープ３１から選択されていない半導体チップ１０は、転写元テープ３１に残る。
【００２０】
図２（ｂ）に示すように、転写先テープ３２上には、転写元テープ３１から選択された半導体チップ１０の各群（第１群１１〜第４群１４）が再配置される。本実施形態において、半導体チップ１０は、例えば４つの転写先テープ３２に均等に形成されている。すなわち、転写元テープ３１に形成されていた半導体チップ１０の数を４等分になるように間引きしている（間引き法）。これにより、再配置された各群１１〜１４のピッチ（第１ピッチ）は、半導体チップの幅１０ａの２倍となる。なお、再配置されるときの半導体チップの群の数および選択方法は任意である。
【００２１】
その後、テープ・エキスパンド法を用いて転写先テープ３２を伸長する。これにより、転写先テープ３２は応力が解除された後も伸長した状態を保つ。
【００２２】
図２（ｃ）に示すように、再配置された群１１〜１４の半導体チップ１０の第２ピッチは、伸長前の第１ピッチに比べて長くなる。半導体チップ１０の第２ピッチは、例えば半導体チップ１０の幅１０ａの２．２倍である。半導体チップ１０の第２ピッチは、半導体チップの幅１０ａの整数倍よりも大きく、幅１０ａの整数倍の１．２倍以下である。
【００２３】
次に、群１１〜１４のそれぞれの半導体チップ１０の周囲には、絶縁層２０が形成される。絶縁層２０は、半導体チップ１０を覆う。その後、図２（ｄ）に示すように、絶縁層２０を含む半導体チップ１０毎にダイシングされ、本実施形態の半導体装置が形成される。半導体チップ１０と半導体チップ１０との間の領域の絶縁層２０が切断される。
【００２４】
半導体チップ１０の辺に対して平行にダイシングラインを形成すれば、図１（ａ）に示すように、半導体チップ１０の辺と絶縁層２０の辺とが平行になる。半導体チップ１０の辺に対して傾いたダイシングラインを形成すれば、図１（ｂ）に示すように、半導体チップ１０の角部の位置を絶縁層２０の角部の位置からずらすことができる。
【００２５】
本実施形態によれば、半導体チップ１０の再配置工程において、再配置された半導体チップ１０のピッチ（第２ピッチ）を、半導体チップ１０の幅１０ａの整数倍以外に設定することが可能である。例えば、半導体チップ１０の再配置工程において、間引き法のみを用いたとき、再配置された半導体チップ１０のピッチは、幅１０ａの整数倍に限定される。これに対し、本実施形態によれば、再配置された半導体チップ１０のピッチ（第２ピッチ）は、間引き法を用いたときのピッチ（幅１０ａの整数倍）よりも細かい値で設定できる。
【００２６】
これにより、半導体チップ１０を再配置するときのピッチの自由度を向上させることが可能である。すなわち、半導体チップ１０の寸法に対するパッケージの寸法の比率の自由度を向上させることが可能である。また、例えば、規格化された一定の大きさのパッケージ寸法の半導体装置を製造する場合、チップサイズを自由に選択して形成することができる。例えば、半導体チップ１０の寸法に対するパッケージ寸法の比率が十分に大きく、半導体チップ１０の保護を十分に行うことができる半導体装置や、大電力用に大きなチップサイズを有する半導体装置など、用途や性能に応じた半導体装置を自由に形成することができる。
【００２７】
上記に加え、本実施形態によれば、半導体チップ１０の再配置を実施した後に、テープ・エキスパンド法を用いる。間引き転写とテープ・エキスパンドとを組み合わせることにより、テープ・エキスパンド法のみを用いたときに比べて、テープを伸長させる程度を抑えることができ、テープの応力の影響による半導体チップ１０の位置のばらつきを抑制することができる。すなわち、ピッチを設定する精度が向上する。
【００２８】
さらに、本実施形態によれば、テープを伸長させる程度を抑えることができるため、半導体チップ１０の各群が再配置された領域の面積の大幅な増大をまねかない。そのため、再配置後においても、再配置前と同様のウェハ・レベル・パッケージ工程により絶縁層２０の形成などを進めることが可能である。
【００２９】
次に、図３（ａ）〜図３（ｃ）を参照して、実施形態の他の半導体装置の製造方法について説明する。
【００３０】
図３（ａ）に示すように、転写元テープ３１上には、複数の半導体チップ１０が互いに分離して支持されている。それぞれの半導体チップ１０のピッチは、半導体チップ１０の幅１０ａと同等である。
【００３１】
次に、半導体チップ１０の転写元テープ３１に貼り付けられた面の反対側の面には、転写先テープ３２が貼り付けられる。その後、半導体チップ１０に貼り付けられた転写元テープ３１を剥離する。このとき、転写元テープ３１から選択された半導体チップ１０は、転写先テープ３２に転写される。一方、転写元テープ３１から選択されていない半導体チップ１０は、転写元テープ３１に残る。
【００３２】
図３（ｂ）に示すように、転写先テープ３２上には、転写元テープ３１から選択された半導体チップ１０の各群１１〜１４が再配置される。再配置された各群１１〜１４のピッチは、半導体チップの幅１０ａの２倍となる。その後、転写先テープ３２を加熱し、転写先テープ３２を収縮させる。
【００３３】
図３（ｃ）に示すように、再配置された群１１〜１４の半導体チップ１０の第２ピッチは、収縮前の第１ピッチに比べて短くなる。半導体チップ１０の第２ピッチは、例えば半導体チップ１０の幅１０ａの１．８倍である。半導体チップ１０の第２ピッチは、半導体チップ１０の幅１０ａの整数倍よりも小さく、幅１０ａの整数倍の０．８倍以上である。
【００３４】
次に、群１１〜１４のそれぞれの半導体チップ１０の周囲には、絶縁層２０が形成される。絶縁層２０は、半導体チップ１０を覆う。その後、上述した図２（ｄ）と同様に、絶縁層２０を含む半導体チップ１０毎にダイシングされ、本実施形態の半導体装置が形成される。半導体チップ１０と半導体チップ１０との間の領域の絶縁層２０が切断される。
【００３５】
半導体チップ１０の辺に対して平行にダイシングラインを形成すれば、図１（ａ）に示すように、半導体チップ１０の辺と絶縁層２０の辺とが平行になる。半導体チップ１０の辺に対して傾いたダイシングラインを形成すれば、図１（ｂ）に示すように、半導体チップ１０の角部の位置を絶縁層２０の角部の位置からずらすことができる。
【００３６】
本実施形態によれば、上述した製造方法と同様に、再配置された半導体チップ１０のピッチ（第２ピッチ）を、半導体チップ１０の幅１０ａの整数倍以外に設定することが可能である。本実施形態によれば、再配置された半導体チップ１０のピッチ（第２ピッチ）は、間引き法を用いたときのピッチ（幅１０ａの整数倍）よりも細かい値で設定できる。
【００３７】
これにより、半導体チップ１０を再配置するときのピッチの自由度を向上させることが可能である。すなわち、半導体チップ１０の寸法に対するパッケージの寸法の比率の自由度を向上させることが可能である。
【００３８】
さらに、本実施形態によれば、テープを収縮させる程度を抑えることができるため、半導体チップ１０の各群が再配置された領域の面積の大幅な増大をまねかない。そのため、再配置後においても、再配置前と同様のウェハ・レベル・パッケージ工程により絶縁層２０の形成などを進めることが可能である。
【００３９】
次に、図４（ａ）〜図４（ｃ）を参照して、実施形態の半導体装置のさらに他の製造方法について説明する。
【００４０】
上述した製造方法と同様に、図４（ａ）に示すように、転写元テープ３１上には、複数の半導体チップ１０が互いに分離して支持されている。それぞれの半導体チップ１０のピッチは、半導体チップ１０の幅１０ａと同等である。
【００４１】
次に、図４（ｂ）に示すように、テープ・エキスパンド法を用いて転写元テープ３１を伸長する。半導体チップ１０の第１ピッチは、例えば半導体チップ１０の幅１０ａの１．１倍である。
【００４２】
その後、半導体チップ１０の転写元テープ３１に貼り付けられた面の反対側の面には、転写先テープ３２が貼り付けられる。その後、半導体チップ１０に貼り付けられた転写元テープ３１を剥離する。
【００４３】
図４（ｃ）に示すように、転写先テープ３２上には、転写元テープ３１から選択された半導体チップ１０の群１１〜１４が再配置される。再配置された群１１〜１４の半導体チップ１０の第２ピッチは、例えば半導体チップ１０の幅１０ａの２．２倍である。半導体チップ１０の第２ピッチは、半導体チップの幅１０ａの整数倍よりも大きく、幅１０ａの整数倍の１．２倍以下である。
【００４４】
次に、群１１〜１４のそれぞれの半導体チップ１０の周囲には、絶縁層２０が形成される。絶縁層２０は、半導体チップ１０を覆う。その後、上述した図２（ｄ）と同様に、絶縁層２０を含む半導体チップ１０毎にダイシングされ、本実施形態の半導体装置が形成される。半導体チップ１０と半導体チップ１０との間の領域の絶縁層２０が切断される。
【００４５】
半導体チップ１０の辺に対して平行にダイシングラインを形成すれば、図１（ａ）に示すように、半導体チップ１０の辺と絶縁層２０の辺とが平行になる。半導体チップ１０の辺に対して傾いたダイシングラインを形成すれば、図１（ｂ）に示すように、半導体チップ１０の角部の位置を絶縁層２０の角部の位置からずらすことができる。
【００４６】
本実施形態によれば、上述した製造方法と同様に、再配置された半導体チップ１０のピッチ（第２ピッチ）を、半導体チップ１０の幅１０ａの整数倍以外に設定することが可能である。本実施形態によれば、再配置された半導体チップ１０のピッチ（第２ピッチ）は、間引き法を用いたときのピッチ（幅１０ａの整数倍）よりも高い精度で設定される。
【００４７】
これにより、半導体チップ１０を再配置するときのピッチの自由度を向上させることが可能である。すなわち、半導体チップ１０の寸法に対するパッケージの寸法の比率の自由度を向上させることが可能である。
【００４８】
さらに、本実施形態によれば、テープを伸長させる程度を抑えることができるため、半導体チップ１０の各群が再配置された領域の面積の増大をまねかない。そのため、再配置後においても、再配置前と同様のウェハ・レベル・パッケージ工程により絶縁層２０の形成などを進めることが可能である。
【００４９】
上記に加え、本実施形態によれば、テープ・エキスパンド法を用いた後に、半導体チップ１０の再配置を実施する。テープ・エキスパンドと間引き転写とを組み合わせることにより、テープ・エキスパンド法のみを用いたときに比べて、テープを伸長させる程度を抑えることができ、テープの応力の影響による半導体チップ１０の位置のばらつきを抑制することができる。すなわち、ピッチを設定する精度が向上する。
【００５０】
上述した各々の実施形態によれば、例えば半導体チップ１０の寸法よりもパッケージ寸法が大きいファン・アウトＣＳＰを形成する方法として、ウェハ・レベル・パッケージ工程を用いることができる。これにより、パッケージ寸法の小サイズ化、パッケージング・コストの大幅低減が可能となる。
【００５１】
図５は、他の実施形態の半導体装置の模式断面図である。  
図６は、他の実施形態の半導体装置の実装面側の模式平面図であり、図５における下面図に対応する。
【００５２】
他の実施形態の半導体装置は、ウェーハレベルで形成されるチップサイズデバイス（以下、単にチップとも言う）１０３と、チップ１０３の周囲に設けられた絶縁部材１２７と、実装面側に設けられた金属層１７１、１７２とを有する。
【００５３】
チップ１０３は、電極１０７、１０８と、第１配線層（オンチップ配線層）１１６、１１７と、光学層１３０、１３３と、第１配線層１１６、１１７と光学層１３０、１３３との間に設けられた半導体層１１５とを有する。
【００５４】
図７は、半導体層１１５の拡大模式断面図である。
【００５５】
半導体層１１５は、例えば窒化ガリウムを含む。半導体層１１５は、ｎ型半導体を含む第１層１１１と、ｐ型半導体を含む第２層１１２と、第１層１１１と第２層１１２との間に設けられた発光層１１３とを有する。
【００５６】
第１層１１１は、例えば、下地バッファ層、ｎ型ＧａＮ層を含む。第２層１１２は、例えば、ｐ型ＧａＮ層を含む。発光層１１３は、青、紫、青紫、紫外光などを発光する材料を含む。発光層１３の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
【００５７】
半導体層１１５は、図８（ａ）に示すように、基板１１０上にエピタキシャル成長される。基板１１０は、例えば、シリコン基板、サファイア基板、炭化ケイ素基板などである。基板１１０上に第１層１１１、発光層１１３および第２層１１２が順にエピタキシャル成長される。その後、図示しないマスクを用いたＲＩＥ（Reactive Ion Etching）法により、第２層１１２および発光層１１３が選択的に除去される。
【００５８】
したがって、半導体層１１５は、第２層１１２および発光層１１３の積層膜を有する領域（発光領域）１１５ｄと、発光層１１３および第２層１１２で覆われていない第１層１１１の第２面１１１ａを有する領域１１５ｅとを有する。
【００５９】
図８（ｂ）は、図７および図８（ａ）に示す半導体層１１５の下面図に対応する。  
図８（ｂ）に示すように、例えば、領域１１５ｅは発光領域１１５ｄに囲まれた島状に形成され、また、領域１１５ｅは発光領域１１５ｄの外周側に、発光領域１１５ｄを連続して囲むように形成されている。発光領域１１５ｄの面積は、領域１１５ｅの面積よりも広い。
【００６０】
図７に示すように、第１層１１１において第２面１１１ａの反対側には、発光層１１３および第２層１１２で覆われていない第１面１１５ａが形成されている。また、半導体層１１５は、第１面１１５ａに続く側面１１５ｃを有する。
【００６１】
図９（ａ）、および図９（ａ）の下面図に対応する図９（ｂ）に示すように、第１層１１１の第２面１１１ａにｎ側電極１０８が設けられ、第２層１１２の表面にｐ側電極１０７が設けられている。ｐ側電極１０７およびｎ側電極１０８は、半導体層１１５に重なる領域（チップ領域）の範囲内に形成されている。
【００６２】
図９（ｂ）の平面視において、ｐ側電極１０７の面積はｎ側電極１０８の面積よりも広い。ｐ側電極１０７と第２層１１２との接触面積は、ｎ側電極１０７と第１層１１１との接触面積よりも広い。
【００６３】
図１０（ａ）、および図１０（ａ）の下面図に対応する図１０（ｂ）に示すように、半導体層１１５の第１面１１５ａ以外の面には絶縁膜１１４が設けられている。絶縁膜１１４は、無機膜であり、例えばシリコン酸化膜である。
【００６４】
絶縁膜１１４には、ｐ側電極１０７を露出させる第１開口１１４ａと、ｎ側電極１０８を露出させる第２開口１１４ｂが形成されている。例えば２つのｎ側の第２開口１１４ｂが互いに離れて形成されている。それら２つの第２開口１１４ｂの間のｐ側電極１０７の表面は、絶縁膜１１４で覆われている。
【００６５】
第１層１１１の側面１１５ｃ、第２層１１２の側面、および発光層１１３の側面は、絶縁膜１１４で覆われている。
【００６６】
図１１（ａ）、および図１１（ａ）の下面図に対応する図１１（ｂ）に示すように、半導体層１１５の第１面１１５ａの反対側には、第１ｐ側配線層１１６と、第１ｎ側配線層１１７が設けられている。
【００６７】
第１ｐ側配線層１１６は、半導体層１１５に重なる領域（チップ領域）の範囲内に形成されている。第１ｐ側配線層１１６は、第１開口１１４ａ内にも設けられ、ｐ側電極１０７に接している。第１ｐ側配線層１１６は、第１開口１１４ａ内に一体に形成されたコンタクト部１１６ａを介してｐ側電極１０７と接続されている。第１ｐ側配線層１１６は、第１層１１１に接していない。
【００６８】
第１ｎ側配線層１１７は、半導体層１１５に重なる領域（チップ領域）の範囲内に形成されている。第１ｎ側配線層１１７は、第２開口１１４ｂ内にも設けられ、ｎ側電極１０８に接している。第１ｎ側配線層１１７は、第２開口１１４ｂ内に一体に形成されたコンタクト部１１７ａを介してｎ側電極１０８と接続されている。
【００６９】
第１ｎ側配線層１１７は、例えば、２つの島状ｎ側電極１０８を結ぶ方向に延びるラインパターン状に形成されている。第１ｎ側配線層１１７の２つのｎ側電極１０８の間の部分とｐ側電極１０７との間、および第１ｎ側配線層１１７の２つのｎ側電極１０８の間の部分と第２層１１２との間には、絶縁膜１１４が設けられ、第１ｎ側配線層１１７はｐ側電極１０７および第２層１１２に接していない。
【００７０】
図８（ｂ）に示すように、発光層１１３を含む発光領域１１５ｄは、半導体層１１５の平面領域の大部分を占めている。また、図９（ｂ）に示すように、発光領域１１５ｄに接続されたｐ側電極１０７の面積は、ｎ側電極１０８の面積よりも広い。したがって、広い発光面が得られ、光出力を高くできる。
【００７１】
ｐ側電極１０７は、第２層１１２と第１ｐ側配線層１１６との間に設けられている。図１８（ａ）に示すように、ｐ側電極１０７は、複数層（例えば３層）の積層膜である。ｐ側電極１０７は、第２層１１２側から順に設けられた第１膜１０７ａ、第２膜１０７ｂおよび第３膜１０７ｃを有する。
【００７２】
例えば、第１膜１０７ａは、発光層１１３および蛍光体層１３０が発する光に対して高い反射率をもつ銀（Ａｇ）膜である。例えば、第２膜１０７ｂはチタン（Ｔｉ）膜であり、第３膜１０７ｃは白金（Ｐｔ）膜である。
【００７３】
ｎ側電極１０８は、第１層１１１と、第１ｎ側配線層１１７のコンタクト部１１７ａとの間に設けられている。図１８（ｂ）に示すように、ｎ側電極１０８は、複数層（例えば３層）の積層膜である。ｎ側電極１０８は、第１層１１１側から順に設けられた第１膜１０８ａ、第２膜１０８ｂおよび第３膜１０８ｃを有する。
【００７４】
例えば、第１膜１０８ａは、発光層１１３および蛍光体層１３０が発する光に対して高い反射率をもつアルミニウム（Ａｌ）膜である。例えば、第２膜１０８ｂはチタン（Ｔｉ）膜であり、第３膜１０８ｃは白金（Ｐｔ）膜である。
【００７５】
図１２（ａ）、および図１２（ａ）の下面図に対応する図１２（ｂ）に示すように、第１ｐ側配線層１１６および第１ｎ側配線層１１７の表面に、絶縁膜１１８が設けられている。絶縁膜１１８は、第１ｐ側配線層１１６と第１ｎ側配線層１１７との間にも設けられている。絶縁膜１１８は、例えば、無機膜であり、シリコン酸化膜等である。
【００７６】
絶縁膜１１８には、第１ｐ側配線層１１６の一部（ｐ側パッド１１６ｂ）を露出させる第１開口１１８ａと、第１ｎ側配線層１１７の一部（ｎ側パッド１７ｂ）を露出させる第２開口１１８ｂが形成されている。
【００７７】
ｐ側パッド１１６ｂの面積は、ｎ側パッド１１７ｂの面積よりも大きい。ｎ側パッド１１７ｂの面積は、第１ｎ側配線層１１７とｎ側電極１０８とのコンタクト面積よりも広い。
【００７８】
第１面１１５ａ上の基板１１０は後述するように除去される。基板１１０が除去された第１面１１５ａ上には、半導体装置の放出光に所望の光学特性を与える光学層が設けられている。例えば、図５に示すように、半導体層１１５の第１面１１５ａ上には、蛍光体層１３０が設けられ、さらに、その蛍光体層１３０の上に透明層（第１透明層）１３３が設けられている。
【００７９】
蛍光体層１３０は、複数の粒子状の蛍光体１３１を含む。蛍光体１３１は、発光層１１３の放射光により励起され、その放射光とは異なる波長の光を放射する。複数の蛍光体１３１は、結合材１３２中に分散されている。結合材１３２は、発光層１１３の放射光および蛍光体１３１の放射光を透過する。ここで「透過」とは、透過率が１００％であることに限らず、光の一部を吸収する場合も含む。結合材１３２には、例えば、シリコーン樹脂などの透明樹脂を用いることができる。
【００８０】
透明層１３３は、蛍光体粒子を含まない。また、透明層１３３は、後述する絶縁部材１２７の表面研削時に蛍光体層１３０を保護する。
【００８１】
あるいは、透明層１３３は光散乱層として機能する。すなわち、透明層１３３は、発光層１１３の放射光を散乱させる複数の粒子状の散乱材（例えばシリコン酸化物、チタン化合物）と、発光層１１３の放射光を透過させる結合材（例えば透明樹脂）とを含む。
【００８２】
半導体層１１５の側面よりも外側のチップ外領域には、絶縁部材１２７が設けられている。絶縁部材１２７は、半導体層１１５よりも厚く、半導体層１１５を支持している。絶縁部材１２７は、絶縁膜１１４を介して半導体層１１５の側面を覆っている。
【００８３】
また、絶縁部材１２７は、光学層（蛍光体層１３０および透明層１３３）の側面の外側にも設けられ、光学層の側面を覆っている。
【００８４】
絶縁部材１２７は、半導体層１１５、電極１０７、１０８、第１配線層（オンチップ配線層）１１６、１１７、および光学層を含むチップ１０３の周囲に設けられ、チップ１０３を支持している。
【００８５】
絶縁部材１２７の上面１２７ａと透明層１３３の上面は平坦面を形成している。絶縁部材１２７の裏面には、絶縁膜１２６が設けられている。
【００８６】
第１ｐ側配線層１１６の第１ｐ側パッド１１６ｂ上には、第２ｐ側配線層１２１が設けられている。第２ｐ側配線層１２１は、第１ｐ側配線層１１６の第１ｐ側パッド１１６ｂに接するとともに、チップ外領域に延びている。第２ｐ側配線層１２１のチップ外領域に延出した部分は、絶縁膜１２６を介して絶縁部材１２７に支持されている。
【００８７】
また、第２ｐ側配線層１２１の一部は、絶縁膜１１８を介して、第１ｎ側配線層１１７に重なる領域にも延びている。
【００８８】
第１ｎ側配線層１１７の第１ｎ側パッド１１７ｂ上には、第２ｎ側配線層１２２が設けられている。第２ｎ側配線層１２２は、第１ｎ側配線層１１７の第１ｎ側パッド１１７ｂに接するとともに、チップ外領域に延びている。第２ｎ側配線層１２２のチップ外領域に延出した部分は、絶縁膜１２６を介して絶縁部材１２７に支持されている。
【００８９】
図１７（ｂ）は、第２ｐ側配線層１２１と第２ｎ側配線層１２２の平面レイアウトの一例を表す。
【００９０】
第２ｐ側配線層１２１と第２ｎ側配線層１２２は、半導体層１１５の平面領域を２等分する中心線ｃに対して非対称に配置され、第２ｐ側配線層１２１の下面（実装面側の面）は、第２ｎ側配線層１２２の下面よりも広い。
【００９１】
図５に示すように、第２ｐ側配線層１２１と第２ｎ側配線層１２２の表面には、絶縁膜１１９が設けられている。絶縁膜１１９は、例えば、無機膜であり、シリコン酸化膜等である。
【００９２】
絶縁膜１１９には、図１４に示すように、第２ｐ側配線層１２１の第２ｐ側パッド１２１ａを露出させる第１開口１１９ａと、第２ｎ側配線層１２２の第２ｎ側パッド１２２ａを露出させる第２開口１１９ｂが形成されている。
【００９３】
第２ｐ側配線層１２１の第２ｐ側パッド１２１ａ上には、図５に示すように、ｐ側外部接続電極１２３が設けられている。ｐ側外部接続電極１２３は、第２ｐ側配線層１２１の第２ｐ側パッド１２１ａに接して、第２ｐ側配線層１２１上に設けられている。
【００９４】
また、ｐ側外部接続電極１２３の一部は、絶縁膜１１８、１１９を介して、第１ｎ側配線層１１７に重なる領域、および絶縁膜１１９を介して第２ｎ側配線層１２２に重なる領域にも設けられている。
【００９５】
ｐ側外部接続電極１２３は、半導体層１１５に重なるチップ領域、およびチップ外領域に広がっている。ｐ側外部接続電極１２３は、第１ｐ側配線層１１６よりも厚く、第２ｐ側配線層１２１よりも厚い。
【００９６】
第２ｎ側配線層１２２の第２ｎ側パッド１２２ａ上には、ｎ側外部接続電極１２４が設けられている。ｎ側外部接続電極１２４は、チップ外領域に配置され、第２ｎ側配線層１２２の第２ｎ側パッド１２２ａに接している。
【００９７】
ｎ側外部接続電極１２４は、第１ｎ側配線層１１７よりも厚く、第２ｎ側配線層１２２よりも厚い。
【００９８】
ｐ側外部接続電極１２３とｎ側外部接続電極１２４との間には、樹脂層（絶縁層）１２５が設けられている。樹脂層１２５は、ｐ側外部接続電極１２３の側面とｎ側外部接続電極１２４の側面に接して、ｐ側外部接続電極１２３とｎ側外部接続電極１２４との間に充填されている。
【００９９】
また、樹脂層１２５は、ｐ側外部接続電極１２３の周囲およびｎ側外部接続電極１２４の周囲に設けられ、ｐ側外部接続電極１２３の側面およびｎ側外部接続電極１２４の側面を覆っている。
【０１００】
樹脂層１２５は、ｐ側外部接続電極１２３およびｎ側外部接続電極１２４の機械的強度を高める。また、樹脂層１２５は、実装時にはんだのぬれ広がりを防ぐソルダレジストとして機能する。
【０１０１】
ｐ側外部接続電極１２３の下面は、樹脂層１２５から露出し、実装基板等の外部回路と接続可能なｐ側実装面（ｐ側外部端子）１２３ａとして機能する。ｎ側外部接続電極１２４の下面は、樹脂層１２５から露出し、実装基板等の外部回路と接続可能なｎ側実装面（ｎ側外部端子）１２４ａとして機能する。ｐ側実装面１２３ａおよびｎ側実装面１２４ａは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
【０１０２】
ここで、さらに、ｐ側実装面１２３ａおよびｎ側実装面１２４ａを、樹脂層１２５の表面よりも突出させることが望ましい。これにより、実装時の接続部半田形状が安定化し、実装の信頼性を向上させることができる。
【０１０３】
図６は、ｐ側実装面１２３ａとｎ側実装面１２４ａの平面レイアウトの一例を表す。
【０１０４】
ｐ側実装面１２３ａとｎ側実装面１２４ａは、半導体層１１５の平面領域を２等分する中心線ｃに対して非対称に配置され、ｐ側実装面１２３ａはｎ側実装面１２４ａよりも広い。
【０１０５】
ｐ側実装面１２３ａとｎ側実装面１２４ａとの間隔は、実装時にｐ側実装面１２３ａとｎ側実装面１２４ａとの間をはんだがブリッジしない間隔に設定される。
【０１０６】
半導体層１１５におけるｎ側の電極コンタクト面（第１層１１１の第２面１１１ａ）は、第１ｎ側配線層１１７と第２ｎ側配線層１２２によって、チップ外領域も含むより広い領域に再配置されている。これにより、信頼性の高い実装に十分なｎ側実装面１２４ａの面積を確保しつつ、半導体層１１５におけるｎ側電極面の面積を小さくすることが可能となる。したがって、半導体層１１５における発光層１１３を含まない領域１１５ｅの面積を縮小し、発光層１１３を含む領域１１５ｄの面積を広げて光出力を向上させることが可能となる。
【０１０７】
他の実施形態の半導体装置によれば、実装面側にｐ側金属層１７１とｎ側金属層１７２が設けられている。ｐ側金属層１７１は、第１ｐ側配線層１１６、第２ｐ側配線層１２１およびｐ側外部接続電極１２３を含む。ｎ側金属層１７２は、第１ｎ側配線層１１７、第２ｎ側配線層１２２およびｎ側外部接続電極１２４を含む。
【０１０８】
半導体層１１５は、基板上にエピタキシャル成長法により形成される。その基板は除去され、半導体層１１５は第１面１１５ａ側に基板を含まない。基板の除去により半導体装置の低背化を図れる。また、基板の除去により、半導体層１１５の第１面１１５ａに微小凹凸を形成することができ、光取り出し効率の向上を図れる。
【０１０９】
半導体層１１５は、金属層１７１、１７２と、樹脂層１２５との複合体からなる支持体の上に支持されている。また、半導体層１１５は、半導体層１１５よりも厚い例えば樹脂層である絶縁部材１２７によって側面側から支えられている。
【０１１０】
金属層１７１、１７２の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
【０１１１】
半導体装置の実装時の熱サイクルにより、ｐ側実装面１２３ａおよびｎ側実装面１２４ａを実装基板のランドに接合させるはんだ等に起因する応力が半導体層１１５に加わる。ｐ側外部接続電極１２３、ｎ側外部接続電極１２４および樹脂層１２５を適切な厚さ（高さ）に形成することで、ｐ側外部接続電極１２３、ｎ側外部接続電極１２４および樹脂層１２５が上記応力を吸収し緩和することができる。特に、半導体層１１５よりも柔軟な樹脂層１２５を実装面側に支持体の一部として用いることで、応力緩和効果を高めることができる。
【０１１２】
金属層１７１、１７２は例えば高い熱伝導率を持つ銅を主成分として含み、発光層１１３に重なる領域に高熱伝導体が広い面積で広がっている。発光層１１３で発生した熱は、金属層１７１、１７２を通じて、チップ下方に形成される短いパスで実装基板へと放熱される。
【０１１３】
特に、半導体層１１５の発光領域１１５ｄと接続されたｐ側金属層１７１のｐ側実装面１２３ａは、図６に示す平面視で半導体層１１５の平面領域のほとんどに重なっているため、ｐ側金属層１７１を通じて実装基板に高効率で放熱させることができる。
【０１１４】
また、他の実施形態によれば、ｐ側実装面１２３ａはチップ外領域にも拡張している。したがって、ｐ側実装面１２３ａに接合されるはんだの平面サイズも大きくでき、はんだを介した実装基板への放熱性を向上できる。
【０１１５】
また、第２ｎ側配線層１２２はチップ外領域に延びている。このため、チップに重なる領域の大部分を占めてレイアウトされたｐ側実装面１２３ａの制約を受けずに、チップ外領域にｎ側実装面１２４ａを配置することができる。ｎ側実装面１２４ａをチップ外領域に配置することで、ｎ側実装面１２４ａをチップ領域範囲内でのみレイアウトするよりも面積を広くできる。
【０１１６】
したがって、ｎ側についても、ｎ側実装面１２４ａに接合されるはんだの平面サイズを大きくでき、はんだを介した実装基板への放熱性を向上できる。
【０１１７】
発光層１１３から第１面１１５ａ側に放射された光は蛍光体層１３０に入射し、一部の光は蛍光体１３１を励起し、発光層１１３の光と、蛍光体１３１の光との混合光として例えば白色光が得られる。
【０１１８】
発光層１１３から実装面側に放射された光は、ｐ側電極１０７及びｎ側電極１０８によって反射され、上方の蛍光体層１３０側に向かう。
【０１１９】
蛍光体層１３０上には透明層（第１透明層）１３３が設けられ、その透明層１３３上およびチップ外領域の絶縁部材１２７上には、透明層（第２透明層）１３４が設けられている。
【０１２０】
透明層１３４は、発光層１１３の放射光を散乱させる複数の粒子状の散乱材（例えばシリコン酸化物）と、発光層１１３の放射光を透過させる結合材（例えば透明樹脂）とを含む。
【０１２１】
透明層１３４は光散乱層として機能する。その光散乱層である透明層１３４の面積は、蛍光体層１３０の面積、および透明層１３３の面積よりも大きい。すなわち、透明層１３４の面積は、チップ１０３の面積よりも大きい。したがって、半導体装置から外部へと発せられる光の範囲を広げることができ、広角の配光特性が可能である。
【０１２２】
絶縁部材１２７の少なくとも半導体層１１５の側面に近接する部分の表面は、発光層１１３の放射光に対して反射性を有する。また、絶縁部材１２７の蛍光体層１３０の側面に近接する部分および透明層１３３の側面に近接する部分は、発光層１１３の放射光および蛍光体１３１の放射光に対して反射性を有する。さらに、絶縁部材１２７の透明層１３４との境界付近が発光層１１３の放射光および蛍光体１３１の放射光に対して反射性を有する。
【０１２３】
例えば、絶縁部材１２７は、発光層１１３の放射光および蛍光体１３１の放射光に対する反射率が５０％以上となる樹脂層である。
【０１２４】
したがって、チップ１０３の側面からの放射光、および透明層１３４で散乱されて絶縁部材１２７側に向かう光を、絶縁部材１２７で反射させることができる。絶縁部材１２７での光の吸収損失を防いで、透明層１３４を通じた外部への光取り出し効率を高めることができる。
【０１２５】
蛍光体層１３０は半導体層１１５の第１面１１５ａ上にウェーハレベルプロセスで形成され、蛍光体層１３０の面積は、半導体層１１５の面積とほぼ同じ、または半導体層１１５の面積よりもわずかに大きい。
【０１２６】
蛍光体層１３０は、半導体層１１５の側面、および実装面側にまわりこんで形成されていない。すなわち、光を外部に取り出さないチップ側面側および実装面側には蛍光体層１３０が無駄に形成されず、コスト低減が図れる。
【０１２７】
一般的なフリップチップ実装では、ＬＥＤチップを実装基板にバンプなどを介して実装した後に、チップ全体を覆うように蛍光体層が形成される。あるいは、バンプ間に樹脂がアンダーフィルされる。
【０１２８】
これに対して他の実施形態の半導体装置によれば、図５に示す実装前の状態で、ｐ側外部接続電極１２３の周囲およびｎ側外部接続電極１２４の周囲には、蛍光体層１３０と異なる樹脂層１２５が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層１２５が設けられているため、実装後のアンダーフィルが不要となる。
【０１２９】
半導体層１１５の第１面１１５ａ側には、光取り出し効率、色変換効率、配光特性などを優先した設計の光学層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層１２５は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
【０１３０】
以上説明した他の実施形態によれば、半導体層１１５、電極１０７、１０８、オンチップ配線層１１６、１１７、および光学層はウェーハレベルで一括形成して低コストのチップサイズデバイス１０３を実現するとともに、外部端子（実装面）１２３ａ、１３４ａをチップ外領域に拡張させて、放熱性を高くすることができる。したがって、安価で高信頼性の半導体装置を提供することができる。
【０１３１】
本実施形態によれば、チップ１０３の表面積に対する絶縁部材１２７（絶縁層）のみ設けられた部分の表面積の割合Ｒは、整数倍以外であり、例えば３倍を除いた２．２倍以上３．８倍以下である。
【０１３２】
後述するように、ダイシングされる前の複数のチップ１０３のピッチをチップ１０３のチップ幅の整数倍以外に設定することができる。これにより、上記表面積の割合Ｒを自由に設定することが可能である。これにより、半導体装置の構造を設計するときの自由度を向上させることが可能である。
【０１３３】
チップ１０３の平面形状は四角形状であり、チップ１０３は４つの角部をもつ。そのチップ１０３の周囲を囲む絶縁部材１２７も４つの角部をもつ。上述した図１（ｂ）に示す半導体装置と同様に、チップ１０３の対角線と絶縁部材１２７の対角線とは一致せずにずれている。チップ１０３の角部は、絶縁部材１２７の角部に対向せずに、絶縁部材１２７の辺部に対向している。チップ１０３の角部の形状は、例えばとがった形状であり、例えば丸い形状でもよい。
【０１３４】
例えば、チップ１０３の４つの角部のうちの第１角部とその対角に位置する第２角部とを結ぶ対角線は、例えば絶縁部材１２７の４つの角部のうちの、チップ１０３の第１角部に最も近い第３角部と、チップ１０３の第２角部に最も近い第４角部とを結ぶ対角線と交わっている。対角線と、対角線とが鋭角を形成して交わる角度θは、例えば０°以上１５°以下である。なお、角部の形状が丸い形状である場合の対角線は、その角部につながるチップ１０３の２辺を延長し、交わる点を基点とする。あるいは、チップ１０３の一辺と対応するパッケージの一辺は平行ではなく、傾いており、鋭角を形成している（１５°以下）。また、チップ１０３が４つの辺を有している場合は、４つの辺がそれぞれ鋭角を形成している（１５°以下）。
【０１３５】
個片化された半導体装置においては、パッケージである絶縁部材１２７の角部に外部から応力がかかっても、チップ１０３の角部の位置が絶縁部材１２７の角部の位置からずれているので、絶縁部材１２７の角部に加わる応力を分散させることができ、半導体装置の信頼性を向上させることが可能である。
【０１３６】
次に、図８（ａ）〜図１７（ｂ）を参照して、他の実施形態の半導体装置の製造方法について説明する。
【０１３７】
図８（ｂ）、図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１７（ａ）および図１７（ｂ）は、それぞれ、図８（ａ）、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３および図１４の下面図に対応する。
【０１３８】
半導体層１１５は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により、基板１１０上にエピタキシャル成長される。基板１１０は、例えばシリコン基板である。または、基板１１０はサファイア基板や炭化ケイ素基板であってもよい。半導体層１１５は、例えば、窒化ガリウム（ＧａＮ）を含む窒化物半導体層である。
【０１３９】
例えば、ＲＩＥ（Reactive Ion Etching）法により、第２層１１２および発光層１１３の積層膜を選択的にエッチングし、図８（ａ）及び（ｂ）に示すように第１層１１１の第２面１１１ａを露出させる。
【０１４０】
また、第１層１１１は選択的に除去され、基板１１０で複数の半導体層１１５に分離される。半導体層１１５を複数に分離する溝は例えば格子状パターンで形成される。
【０１４１】
次に、図９（ａ）及び（ｂ）に示すように、第２層１１２の表面にｐ側電極１０７を、第１層１１１の第２面１１１ａにｎ側電極１０８を形成する。
【０１４２】
次に、図１０（ａ）及び（ｂ）に示すように、半導体層１１５および電極１０７、１０８を覆うように絶縁膜１１４を形成した後、絶縁膜１１４に第１開口１１４ａおよび第２開口１１４ｂを形成する。
【０１４３】
次に、図１１（ａ）及び（ｂ）に示すように、第１ｐ側配線層１１６および第１ｎ側配線層１１７を形成する。第１ｐ側配線層１１６は第１開口１１４ａ内に形成されｐ側電極１０７に接する。
【０１４４】
第１ｎ側配線層１１７は、第２開口１１４ｂ内に形成されｎ側電極１０８に接する。また、第１ｎ側配線層１１７は、例えば２カ所でｎ側電極１０８と接する。第１ｎ側配線層１１７は、その２カ所のｎ側電極１０８を結ぶ方向に延びるライン状に形成される。第１ｎ側配線層１１７のライン状に形成された部分と、ｐ側電極１０７との間には絶縁膜１１４が介在し、第１ｎ側配線層１１７はｐ側電極１０７に接していない。
【０１４５】
ｐ側電極１０７、ｎ側電極１０８、第１ｐ側配線層１１６、および第１ｎ側配線層１１７は、半導体層１１５に重なる領域の範囲内に形成される。
【０１４６】
次に、図１２（ａ）及び（ｂ）に示すように、第１ｐ側配線層１１６の表面および第１ｎ側配線層１１７の表面に絶縁膜１１８を形成し、その絶縁膜１１８に第１開口１１８ａと第２開口１１８ｂを形成する。第１開口１１８ａには第１ｐ側配線層１１６の第１ｐ側パッド１１６ｂが露出し、第２開口１１８ｂには第１ｎ側配線層１１７の第１ｎ側パッド１１７ｂが露出する。
【０１４７】
次に、基板１１０を除去する。半導体層１１５および配線層１１６、１１７を含む積層体は、図示しない一時的な支持体に支持された状態で基板１１０が除去される。
【０１４８】
例えば、シリコン基板である基板１１０が、ＲＩＥなどのドライエッチングにより除去される。あるいは、ウェットエッチングによりシリコン基板１１０を除去してもよい。あるいは、基板１１０がサファイア基板の場合には、レーザーリフトオフ法により除去することができる。
【０１４９】
基板１１０上にエピタキシャル成長された半導体層１１５は、大きな内部応力を含む場合がある。また、ｐ側金属層１７１、ｎ側金属層１７２および樹脂層１２５は、例えばＧａＮ系材料の半導体層１１５に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板１１０の剥離時に一気に開放されたとしても、ｐ側金属層１７１、ｎ側金属層１７２および樹脂層１２５は、その応力を吸収する。このため、基板１１０を除去する過程における半導体層１１５の破損を回避することができる。
【０１５０】
基板１１０の除去により露出された半導体層１１５の第１面１１５ａは必要に応じて粗面化される。
【０１５１】
さらに、第１面１１５ａ上には、前述した蛍光体層１３０が形成され、その蛍光体層１３０上には透明層１３３が形成される。ここまでの工程は、ウェーハ状態で進められる。
【０１５２】
そして、ウェーハをダイシングして、複数のチップ１０３に個片化する。そのチップ１０３は、例えば上述した実施形態の転写元テープ３１に支持される。これにより、ウェーハのダイシングに合わせて転写元テープ３１を選定する必要がない。すなわち、転写元テープ３１の種類は、任意に選択できる。
【０１５３】
このとき、例えばダイシングする前に、ウェーハが転写元テープ３１に支持されていてもよい。これにより、複数のチップ１０３を個片化した後に新たなテープを用いる必要がなく、コストの削減および工程数の削減が可能となる。
【０１５４】
次に、上述した実施形態の製造方法と同様にチップ１０３の再配置を行う。その後、図１３に示すように、チップ１０３の周囲（チップ外領域）、およびチップ１０３の上（透明層１３３の上）に絶縁部材（支持部材）１２７が形成され、絶縁部材１２７を含むチップ１０３毎にダイシングされる。
【０１５５】
図１３における絶縁部材１２７の下面には、図１４に示すように絶縁膜１２６が形成される。これにより、チップ１０３と絶縁部材１２７との段差が解消され、この後に形成される配線層の信頼性を向上させることができる。絶縁膜１２６としては、各種の樹脂材料を用いることができるが、特に耐熱性に優れたイミド系樹脂やフェノール系樹脂、シリコーン系樹脂、エポキシ系樹脂などが適する。
【０１５６】
第１ｐ側配線層１１６の第１ｐ側パッド１１６ｂ上、およびチップ外領域の絶縁膜１２６上には、図１４に示すように、第２ｐ側配線層１２１が形成される。第１ｎ側配線層１１７の第１ｎ側パッド１１７ｂ上、およびチップ外領域の絶縁膜１２６上には、第２ｎ側配線層１２２が形成される。
【０１５７】
第２ｎ側配線層１２２はチップ１０３に対して位置合わせされる。第１ｎ側パッド１１７ｂは、ｎ側電極１０８よりも広い面積で再配置されているため、チップ１０３に対して第２ｎ側配線層１２２の形成位置が多少ずれても第２ｎ側配線層１２２を確実に第１ｎ側パッド１１７ｂに重ね合わせて接続することができる。
【０１５８】
第２ｐ側配線層１２１の表面および第２ｎ側配線層１２２の表面には絶縁膜１１９が形成され、その絶縁膜１１９には第１開口１１９ａと第２開口１１９ｂが形成される。
【０１５９】
第１開口１１９ａには、第２ｐ側配線層１２１の第２ｐ側パッド１２１ａが露出する。第２開口１１９ｂには、第２ｎ側配線層１２２の第２ｎ側パッド１２２ａが露出する。
【０１６０】
第２ｐ側パッド１２１ａ上には、図１５に示すようにｐ側外部接続電極１２３が形成される。第２ｎ側パッド１２２ａ上には、ｎ側外部接続電極１２４が形成される。さらに、ｐ側外部接続電極１２３とｎ側外部接続電極１２４との間、ｐ側外部接続電極１２３の周囲、およびｎ側外部接続電極１２４の周囲に、樹脂層１２５が形成される。
【０１６１】
次に、透明層１３３上の絶縁部材１２７の上面、およびチップ外領域の絶縁部材１２７の上面を研削する。透明層１３３の上の絶縁部材１２７は除去され、図１６に示すように、透明層１３３の上面およびチップ外領域の絶縁部材１２７の上面は平坦化される。
【０１６２】
蛍光体層１３０の上面が露出する高さまでは研削されず、蛍光体層１３０上に残された透明層１３３は蛍光体層１３０を保護する。
【０１６３】
平坦化された透明層１３３の上面の上、および絶縁部材１２７の上面の上には、図５に示すように、チップ１０３よりも平面サイズが大きな透明層（散乱層）１３４が形成される。
【０１６４】
本実施形態によれば、上述した実施形態と同様に、チップ１０３の再配置工程において、再配置されたチップ１０３のピッチ（第２ピッチ）を、チップ１０３のチップ幅の整数倍以外に設定することが可能である。例えば、チップ１０３の再配置工程において、間引き法のみを用いたとき、再配置されたチップ１０３のピッチは、チップ幅の整数倍に限定される。これに対し、本実施形態によれば、再配置されたチップ１０３のピッチ（第２ピッチ）は、間引き法を用いたときのピッチ（チップ幅の整数倍）よりも細かい値で設定できる。
【０１６５】
これにより、チップ１０３を再配置するときのピッチの自由度を向上させることが可能である。すなわち、チップ１０３の寸法に対するパッケージの寸法の比率の自由度を向上させることが可能である。また、例えば、規格化された一定の大きさのパッケージ寸法の半導体装置を製造する場合、チップサイズを自由に選択して形成することができる。例えば、チップ１０３の寸法に対するパッケージ寸法の比率が十分に大きく、チップ１０３の保護を十分に行うことができる半導体装置や、大電力用に大きなチップサイズを有する半導体装置など、用途や性能に応じた半導体装置を自由に形成することができる。
【０１６６】
上述したそれぞれの実施形態によれば、半導体装置の製造方法は、例えば前記第２支持体を伸長して変形させ、前記第２ピッチを前記第１ピッチよりも長くする。
【０１６７】
上述したそれぞれの実施形態によれば、半導体装置の製造方法は、例えば前記第２ピッチは、それぞれの前記半導体チップの長さの整数倍よりも長く、それぞれの前記半導体チップの長さの整数倍の１．２倍以下である。
【０１６８】
上述したそれぞれの実施形態によれば、半導体装置の製造方法は、例えば前記第２ピッチは、それぞれの前記半導体チップの長さの整数倍よりも短く、それぞれの前記半導体チップの長さの整数倍の０．８倍以上である。
【０１６９】
上述したそれぞれの実施形態によれば、半導体装置の製造方法は、例えば前記半導体チップの前記対角線と、前記絶縁層の前記対角線と、が鋭角を形成して交わる角度は、０°よりも大きく１５°以下である。
【０１７０】
上述したそれぞれの実施形態によれば、半導体装置は、例えば前記半導体チップの前記対角線と、前記絶縁層の前記対角線と、が鋭角を形成して交わる角度は、０°よりも大きく１５°以下である。
【０１７１】
上述したそれぞれの実施形態によれば、半導体装置は、例えば前記半導体チップの表面積に対する前記樹脂層のみ設けられた部分の表面積の前記割合は、３倍を除き２．２倍以上３．８倍以下である。
【０１７２】
上述したそれぞれの実施形態によれば、半導体装置は、例えば前記半導体チップの第１角部と第２角部とを結ぶ対角線は、前記樹脂層において、前記半導体チップの前記第１角部に最も近い第３角部と、前記半導体チップの前記第２角部に最も近い第４角部とを結ぶ対角線と交わっている。
【０１７３】
上述したそれぞれの実施形態によれば、半導体装置は、例えば半導体チップと、前記半導体チップの周囲に設けられ前記半導体チップを覆う絶縁層と、を備え、前記半導体チップの表面積に対する前記絶縁層のみ設けられた部分の表面積の割合は、整数倍以外であり前記半導体チップの表面積に対する前記絶縁層のみ設けられた部分の表面積の前記割合は、３倍を除き２．２倍以上３．８倍以下である。
【０１７４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７５】
１０…半導体チップ、  １０ａ…幅、  １０ｂ，１０ｃ…角部、  １０ｈ…対角線、  １１〜１４…群、  ２０…絶縁層、  ２０ｈ…対角線、  ３１…転写元テープ、  ３２…転写先テープ、  １００…半導体装置
【図１】
2016062986.tif 000003
【図２】
2016062986.tif 000004
【図３】
2016062986.tif 000005
【図４】
2016062986.tif 000006
【図５】
2016062986.tif 000007
【図６】
2016062986.tif 000008
【図７】
2016062986.tif 000009
【図８】
2016062986.tif 000010
【図９】
2016062986.tif 000011
【図１０】
2016062986.tif 000012
【図１１】
2016062986.tif 000013
【図１２】
2016062986.tif 000014
【図１３】
2016062986.tif 000015
【図１４】
2016062986.tif 000016
【図１５】
2016062986.tif 000017
【図１６】
2016062986.tif 000018
【図１７】
2016062986.tif 000019
【図１８】
2016062986.tif 000020