(57)【要約】      （修正有）【課題】窒化物半導体装置の性能を改善する。【解決手段】酸化亜鉛の結晶面のうち[０００１]軸に平行な第１面を表面に有する基板と、基板上に配置され、[０００１]軸が第１面の垂線に沿って延在するIII-V族窒化物半導体と、III-V族窒化物半導体上に配置され更に、基板から受ける応力によってIII-V族窒化物半導体が伸長する第１方向２８ｆに沿って延在する線上に直列に配置されたソース電極８とゲート電極１０とドレイン電極１２とを有する。【選択図】図８
2016062968.tif 000002
【特許請求の範囲】
【請求項１】
酸化亜鉛の結晶面のうち[０００１]軸に平行な第１面を表面に有する基板と、
前記基板上に配置され、[０００１]軸が前記第１面の垂線に沿って延在する第１III-V族窒化物半導体と、
前記第１III-V族窒化物半導体上に配置され更に、前記基板から受ける応力によって前記第１III-V族窒化物半導体が伸長する第１方向に沿って延在する線上に直列に配置された、ソース電極とゲート電極とドレイン電極とを有する
半導体装置。
【請求項２】
ソース電極、ゲート電極およびドレイン電極それぞれと前記第１III-V族窒化物半導体との間に配置され、前記第１III-V族窒化物半導体よりバンドギャップが広い第２III-V族窒化物半導体を有することを
特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１面は、酸化亜鉛の（１１−２０）面または前記（１１−２０）面に等価な面であり、
前記第１方向は、酸化亜鉛の[０００１]方向であることを
特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１面は、酸化亜鉛の（１−１００）面または前記（１−１００）面に等価な面であり、
前記第１方向は、酸化亜鉛の[０００１]方向であることを
特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記第１III-V族窒化物半導体と前記基板との間に配置された窒化インジウムアルミニウムを有することを
特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体（例えば、ＧａＮおよびＡｌＧａＮ）を有する半導体装置(例えば、High Electron Mobility Transistor)の開発が進められている（例えば、特許文献１及び２参照）。窒化物半導体を有する半導体装置（以下、窒化物半導体装置と呼ぶ）は、例えばサファイヤ基板上やシリコン基板上に窒化物半導体を成長することで形成される（例えば、特許文献１及び非特許文献１参照）。
【０００３】
サファイヤやシリコンと窒化物半導体との格子定数差は大きい（例えば、サファイヤとＧａＮの格子定数差は１４％）。このため、サファイヤ基板上やシリコン基板上に高品質の窒化物半導体を形成することは容易ではない（例えば、非特許文献１参照）。
【０００４】
サファイヤやシリコンと窒化物半導体との格子定数差に比べ、酸化亜鉛（ＺｎＯ）と窒化物半導体との格子定数差は小さい（例えば、ＺｎＯとＧａＮの格子定数差は１．９％）。このためＺｎＯ基板上の窒化物半導体（例えば、特許文献１〜２、非特許文献２〜４参照）によれば、窒化物半導体装置の性能が向上すると期待される（例えば、非特許文献３〜４参照）。
【０００５】
基板材料だけでなく基板面方位を工夫することでも、半導体装置の性能改善は可能である。例えば、ｃ軸に平行なサファイヤ結晶面（例えば、ａ面およびｍ面）上にＧａＮを有する電界効果型トランジスタ（以下、ＧａＮ電界効果型トランジスタと呼ぶ）を形成することで、放熱特性を改善することが可能である（例えば、特許文献３参照）。更にゲート電極等の延在方向をサファイヤｃ軸と平行にすることで、ドレイン−ソース間の寄生容量が低減すると報告されている（例えば、特許文献３参照）。
【０００６】
なおＧａＮ電界効果型トランジスタに関しては、窒化物半導体のピエゾ効果や自発分極を効果的に発生させるため、窒化物半導体の成長面をｃ面とすることが重要であると報告されている（例えば、特許文献３参照）。また窒化物半導体に関しては、ａ面ＺｎＯ基板またはｍ面ＺｎＯ基板上にＩｎＧａＮを形成することが報告されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２１８５２８号公報
【特許文献２】特開２０１０−０４０６９２号公報
【特許文献３】特開２００２−７６０２３号公報
【非特許文献】
【０００８】
【非特許文献１】S. A. Kukushkin et. al., "SUBSTRATES FOR EPITAXY OF GALLIUM NITRIDE:NEW MATERIALS AND TECHNIQUES", Rev. Adv. Mater. Sci. 17 (2008), p.1-32．
【非特許文献２】Nola Li et al. "Growth of GaN on ZnO for Solid State Lighting Applications", Proc. of SPIE Vol. 6337 63370Z-1-Z6.
【非特許文献３】松岡  隆志、"化合物半導体の単結晶薄膜の成長法"、［online］、ＪＳＴイノベーション宮城、［2014年2月19日、検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｔｓｕｋｕｂａｔｅｃｈｃｌｕｂ．ｊｐ／ｓｅｅｄｓｅａｒｃｈ／３／Ｈ２１Ｓ０３Ｂ０３．ｐｄｆ＞．
【非特許文献４】"ＺｎＯ基板上に高品質ＧａＮ成長を実現  ―  高効率青色ＬＥＤの実現を可能に  ―"、［online］、神奈川科学技術アカデミー、［2014年2月19日、検索］、インターネット＜ＵＲＬ：  ｈｔｔｐ：／／ｗｗｗ．ｎｅｗｋａｓｔ．ｏｒ．ｊｐ／ｉｎｎｏｖａｔｉｏｎ／ｐｄｆ／Ｎｏ６７−Ｆｕｊｉｏｋａ．ｐｄｆ＞．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した基板材料や基板面方位の工夫により、窒化物半導体装置の性能をある程度改善することは可能である。しかし、現在までに得られている性能の改善は十分ではない。
【課題を解決するための手段】
【００１０】
上記の問題を解決するために、本装置の一観点によれば、酸化亜鉛の結晶面のうち[０００１]軸に平行な第１面を表面に有する基板と、前記基板上に配置され、[０００１]軸が前記第１面の垂線に沿って延在するIII-V族窒化物半導体と、前記III-V族窒化物半導体上に配置され更に、前記基板から受ける応力によって前記III-V族窒化物半導体が伸長する第１方向に沿って延在する線上に直列に配置されたソース電極とゲート電極とドレイン電極とを有する半導体装置が提供される。 
【発明の効果】
【００１１】
開示の装置によれば、III-V族窒化物半導体を有する半導体装置の移動度を高くすることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態１の半導体装置の一例を説明する断面図である。
【図２】図２は、基板（ＺｎＯ基板）の面方位を説明する図である。
【図３】図３は、第１III-V族窒化物半導体の面方位を説明する図である。
【図４】図４は、第１III-V族窒化物半導体の基板面内における方位を説明する図である。
【図５】図５は、表面にａ面を有するＺｎＯ基板上のＧａＮの格子定数を説明する図である。
【図６】図６は、ａ面ＺｎＯ基板上のＧａＮとａ面ＺｎＯ基板との格子不整合率を示す表である。
【図７】図７は、第１III-V族窒化物半導体の格子歪を説明する図である。
【図８】図８は、ソース電極、ゲート電極およびドレイン電極のレイアウトを示す図である。
【図９】図９は、ａ面サファイヤ基板上のＧａＮとサファイヤとの格子不整合率を示す表である。
【図１０】図１０は、実施の形態１の半導体装置の製造方法の一例を説明する図である。
【図１１】図１１は、ｍ面ＺｎＯ基板上のＧａＮとｍ面ＺｎＯ基板との格子不整合率を示す表である。
【図１２】図１２は、ｍ面サファイヤ基板上のＧａＮとｍ面サファイヤ基板との格子不整合率を示す表である。
【図１３】図１３は、実施の形態３の半導体装置の一例を説明する断面図である。
【図１４】図１４は、実施の形態４の半導体装置の一例を説明する断面図である。
【発明を実施するための形態】
【００１３】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００１４】
（実施の形態１）
（１）構造
（１−１）全体構造
図１は、実施の形態１の半導体装置２の一例を説明する断面図である。
【００１５】
半導体装置２は図１に示すように、基板４と、基板４上に配置された第１III-V族窒化物半導体６ａとを有する。半導体装置２は更に、第１III-V族窒化物半導体６ａ上に配置され、第１III-V族窒化物半導体６ａよりバンドギャップが広い第２III-V族窒化物半導体６ｂを有する。半導体装置２は更に、第２III-V族窒化物半導体６ｂ上に配置された、ソース電極８とゲート電極１０とドレイン電極１２とを有する。
【００１６】
基板４は、少なくとも表面に酸化亜鉛（ＺｎＯ）を有する基板である。実施の形態１の基板４は、酸化亜鉛基板（以下、ＺｎＯ基板と呼ぶ）である。ただし基板４は、ＺｎＯ以外の基板（例えば、表面にＺｎＯをエピタキシャル成長したサファイヤ基板）であってもよい。
【００１７】
第１III-V族窒化物半導体６ａは例えば、Ｇａを含むIII-V族窒化物半導体である。実施の形態１の第１III-V族窒化物半導体６ａは、窒化ガリウム（ＧａＮ）である。実施の形態１の第２のIII-V族窒化物半導体６ｂは、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜０．３）である。
【００１８】
（１−２）基板
図２は、基板４（ＺｎＯ基板）の面方位を説明する図である。
【００１９】
図２には、ＺｎＯの結晶軸と結晶面が示されている。図２には、ａ軸ａ１,ａ２,ａ３、ｃ軸ｃ、ｃ面１４、ａ面１６およびｍ面１８が示されている。
【００２０】
基板４は、ＺｎＯの結晶面（例えば、ｃ面１４、ａ面１６、ｍ面１８）のうち[０００１]軸（すなわち、ｃ軸ｃ）に平行な第１面（例えば、ａ面１６およびｍ面１８）を表面に有する基板である。実施の形態１の第１面は、（１１−２０）面（すなわち、ａ面１６）である。実施の形態１の第１面は、（１１−２０）面に等価な面（すなわち、ａ面）であってもよい。
【００２１】
ＺｎＯおよびＧａＮは、ウルツ鉱型結晶である。ＺｎＯとＧａＮの格子定数は近似しており、対応する方位（結晶方向）間の格子不整合率は１．９％に過ぎない。この値は、サファイヤとＧａＮの（対応する方位間の）格子不整合率−１３．８％より一桁以上小さい。
【００２２】
基板４の表面は、ＺｎＯの第１面（実施の形態１ではａ面）に対して傾いていてもよい。この場合、基板４は、階段状に配置された複数の第１面（実施の形態１ではａ面）を表面に有する。これら複数の第１面上に亘って、一つの第１III-V族窒化物半導体６ａが配置される。ＺｎＯの第１面と基板４の表面の交差角度すなわちオフセット角度は、例えば０．５°以下である。
【００２３】
なお図２の上部に示す第１矢印２８ａは、ＺｎＯの[１−１００]方向を示す矢印である。[１−１００]方向は、（１−１００）面（ｍ面）に垂直な方向である。第２矢印２８ｂは、ＺｎＯの[１１−２０]方向を示す矢印である。[１１−２０]方向は、（１１−２０）面（ａ面）に垂直な方向である。第３矢印２８ｃは、ＺｎＯの[０００１]方向を示す矢印である。[０００１]方向は、（０００１）面（ｃ面）に垂直な方向である。
【００２４】
（１−３）窒化物半導体
（１−３−１）面方位
図３は、第１III-V族窒化物半導体６ａ（実施の形態１では、ＧａＮ）の面方位を説明する図である。
【００２５】
図３には、基板４および第１III-V族窒化物半導体６ａの断面が示されている。第１III-V族窒化物半導体６ａの[０００１]軸２４（ｃ軸）は、基板４が表面２５に有する第１面（実施の形態１ではａ面）の垂線２６に沿って延在する。すなわち、第１III-V族窒化物半導体６ａの面方位は（０００１）面（ｃ面）である。
【００２６】
（１−３−２）面内方位
図４は、第１III-V族窒化物半導体６ａ（実施の形態１では、ＧａＮ）の基板面内における方位を説明する図である。
【００２７】
図４には、第１III-V族窒化物半導体６ａを平面視した時の格子点２０が示されている。図４には更に、基板４の結晶方向を示す、第１矢印２８ａおよび第３矢印２８ｃが示されている。第１矢印２８ａは、基板４が有するＺｎＯの[１−１００]方向（図２参照）を示している。第３矢印２８ｃは、基板４が有するＺｎＯの[０００１]方向（図２参照）を示している。
【００２８】
図４には更に、第１III-V族窒化物半導体６ａの結晶方向を示す、第４矢印２８ｄおよび第５矢印２８ｅが示されている。第４矢印２８ｄは、第１III-V族窒化物半導体６ａの[１−１００]方向を示している。第５矢印２８ｅは、第１III-V族窒化物半導体６ａの[１１−２０]方向を示している。
【００２９】
図４に示すように、第１III-V族窒化物半導体６ａの[１−１００]方向（第４矢印２８ｄの方向）は、基板４が有するＺｎＯの[１−１００]方向（第１矢印２８ａの方向）と平行である。更に、第１III-V族窒化物半導体６ａの[１１−２０]方向（第５矢印２８ｅの方向）は、基板４が有するＺｎＯの[０００１]方向（第３矢印２８ｃの方向）と平行である。
【００３０】
第１III-V族窒化物半導体６ａの歪エネルギーは、図４に示す格子点２０の配置により極小化する。従って第１III-V族窒化物半導体６ａは、図４に示す格子点配置をとるように、基板４上に容易にエピタキシャル成長する。
【００３１】
（１−３−３）格子歪
図５は、表面にａ面を有するＺｎＯ基板（以下、ａ面ＺｎＯ基板と呼ぶ）上のＧａＮの格子定数を説明する図である。図６は、ａ面ＺｎＯ基板上のＧａＮとａ面ＺｎＯ基板との格子不整合率を示す表である。図６には、ｃ面ＺｎＯ基板上のＧａＮとｃ面ＺｎＯ基板との格子不整合率も示されている。
【００３２】
―格子不整合率の算出―
図５には、ａ面ＺｎＯ基板上のＧａＮの格子点２２（以下、ＧａＮ格子点と呼ぶ）が示されている。図５に示すＧａＮ格子点２２の配置は、図４を参照して説明した第１III-V窒化物半導体６ａ（実施の形態１ではＧａＮ）の格子点２０の配置と同じである。
【００３３】
図５には、第１ベクトル３０ａと第２ベクトル３０ｂが示されている。第１ベクトル３０ａは、ａ面ＺｎＯ基板の[１−１００]方向（第１矢印２８ａの方向）におけるＧａＮ格子点２２の周期を示している。第２ベクトル３０ｂは、ａ面ＺｎＯ基板の[０００１]方向（第３矢印２８ｃの方向）におけるＧａＮ格子点２２の周期を示している。
【００３４】
図６の格子不整合率は、式（１）により算出される。
【００３５】
【数１】
2016062968.tif 000003
ｄｓｕｂは、基板の格子定数である。ｄｇｌは、基板上に成長した半導体層の格子定数である。
【００３６】
図６の第１列には、ＺｎＯ基板の結晶方向が示されている。図６の第２列には、ａ面ＺｎＯ基板上のＧａＮとａ面ＺｎＯ基板との格子不整合率が示されている。すなわち図６の第２列には、実施の形態１の第１III-V族窒化物半導体６ａ（基板４上のＧａＮ）と実施の形態１の基板４（ａ面ＺｎＯ基板）との格子不整合率が示されている。
【００３７】
第２列第２行の格子不整合率３２ａは、ＺｎＯの[１−１００]方向（第１矢印２８ａの方向）における格子不整合率である。格子不整合率３２ａは、式（１）に基づいて算出される。具体的には先ず、ＺｎＯの第１格子点２３ａ（図２参照）と第１格子点２３ａに[１−１００]方向（第１矢印２８ａの方向）で隣接する第２格子点２３ｂとの距離を式（１）のｄｓｕｂに代入する。
【００３８】
次に、ＺｎＯの[１−１００]方向（第１矢印２８ａの方向）におけるＧａＮ格子点２２（図５参照）の周期である第１ベクトル３０ａの長さを式（１）のｄｇｌに代入する。これにより、ＺｎＯの[１−１００]方向（第１矢印２８ａの方向）における格子不整合率３２ａが算出される。
【００３９】
図６の第２列第４行の格子不整合率３２ｂは、ＺｎＯの[０００１]方向（第３矢印２８ｃの方向）の格子不整合率である。格子不整合率３２ｂも、式（１）に基づいて算出される。
【００４０】
具体的には先ず、式（１）のｄｓｕｂにＺｎＯの[０００１]方向（第３矢印２８ｃの方向）の格子定数を代入する。次に、ＺｎＯの[０００１]方向（第３矢印２８ｃの方向）におけるＧａＮ格子点２２（図５参照）の周期である第２ベクトル３０ｂの長さを、式（１）のｄｇｌに代入する。これにより、ＺｎＯの[０００１]方向（第３矢印２８ｃの方向）における格子不整合率３２ｂが算出される。
【００４１】
格子不整合率の算出に用いたＺｎＯのａ軸方向およびｃ軸方向（[０００１]方向）の格子定数は夫々、０．３２４９６ｎｍおよび０．５２０６５ｎｍである。ＧａＮのａ軸方向およびｃ軸方向（[０００１]方向）の格子定数は夫々、０．３１８８４３ｎｍおよび０．５１８５２４ｎｍである。
【００４２】
―格子歪―
図７は、第１III-V族窒化物半導体６ａ（実施の形態１では、ａ面ＺｎＯ基板上のＧａＮ）の格子歪を説明する図である。
【００４３】
図７の破線３４は、応力を受けていない状態の第１III-V族窒化物半導体６ａの格子点（図示せず）を結ぶ線分である。図７の実線３６は、基板４から応力を受けている状態の第１III-V族窒化物半導体６ａの格子点（図示せず）を結ぶ線分である。破線３４および実線３６は、第１III-V族窒化物半導体６ａの格子点のうち六角形の頂点に位置する格子点を結ぶ線分である。
【００４４】
図６に示すように、ＺｎＯの[１−１００]方向におけるａ面ＺｎＯ基板上のＧａＮの格子不整合率３２ａは、格子不整合率としては比較的小さな正の値１．９％である。このため、第１III-V族窒化物半導体６ａ（ａ面ＺｎＯ基板上のＧａＮ）は図７に示すように、ａ面ＺｎＯ基板４からＺｎＯの[１−１００]方向に小さな引張応力Ｓａ（図７参照）を受ける。
【００４５】
一方、ＺｎＯの[０００１]方向におけるａ面ＺｎＯ基板上のＧａＮの格子不整合率３２ｂは、格子不整合率としては大きな正の値６３．３％である。このため、第１III-V族窒化物半導体６ａ（ａ面ＺｎＯａ基板上のＧａＮ）は、ＺｎＯ基板４からＺｎＯの[０００１]方向に大きな引張応力Ｓｂを受ける。
【００４６】
このように、第１III-V族窒化物半導体６ａは、一方向に大きな引張応力Ｓｂを受け他方向には小さな引張応力を受ける。このため、第１III-V族窒化物半導体６ａは図７に示すように、該一方向に大きく伸長する。この時、引張応力の異方性により、第１III-V族窒化物半導体６ａの伸張(引張歪)が強調される（引張応力が等方的な場合より、該１方向の引張歪が大きくなる）。実施の形態１の第１III-V族窒化物半導体６ａの伸長方向は、ＺｎＯの[０００１]方向（第３矢印２８ｃの方向）である。
【００４７】
図８は、ソース電極８、ゲート電極１０およびドレイン電極１２のレイアウトを示す図である。図８の第６矢印２８ｆは、基板４から受ける応力によって第１III-V族窒化物半導体６ａが伸長する方向（以下、第１方向と呼ぶ）を示している。上述したように、第１III-V族窒化物半導体６ａが伸長する第１方向は、ＺｎＯの[０００１]方向（第３矢印２８ｃの方向）である。
【００４８】
図８に示すように、ソース電極８、ゲート電極１０およびドレイン電極１２は、第１III-V族窒化物半導体６ａが伸長する第１方向（第６矢印２８ｆの方向）に沿って延在する線１３上に直列に配置される。
【００４９】
（２）移動度
III-V族窒化物半導体の有効質量は、結晶が伸張する方向（すなわち、引張歪の方向）で減少する。従って、第１III-V族窒化物半導体６ａ（実施の形態１ではＧａＮ）の有効質量は、図８の第１方向（第６矢印２８ｆの方向）で減少する。移動度は有効質量に反比例するので、第１III-V族窒化物半導体６ａの電子の移動度は図８の第１方向（第６矢印２８ｆの方向）で増加する。
【００５０】
図８に示すように、ソース電極８からドライン電極１２に向かう方向と第１方向（第６矢印２８ｆの方向）とは平行である。ソース電極８からドライン電極１２に向かう方向は半導体装置２の電子の走行方向なので、半導体装置２の電子の走行方向と第１方向（第６矢印２８ｆの方向）とは平行である。
【００５１】
上述したように第１方向（第６矢印２８ｆの方向）は電子の移動度が増加する方向なので、半導体装置２の電子の走行方向と電子の移動度が増加する方向とは平行である。従って第１III-V族窒化物半導体６ａの移動度の増加により、半導体装置２を走行する電子の移動度が増加する。これにより半導体装置２の動作速度は速くなり、飽和電流密度は増大する。
【００５２】
図８に示す例では、ソース電極８からドレイン電極１２が向かう方向（線１３の方向；以下、電極方向と呼ぶ）と、第１III-V族窒化物半導体６ａが伸長する第１方向（第６矢印２８ｆの方向）は平行である。しかし電極方向（線１３の方向）は、第１III-V族窒化物半導体６ａが伸長する第１方向（第６矢印２８ｆの方向）に対して傾いていてもよい。
【００５３】
第１方向（第６矢印２８ｆの方向）に対する電極方向（線１３の方向）の傾斜角度は、３０°以下が好ましい（更に好ましく、１０°以下）。この範囲であれば、ソース電極８からドレイン電極１２に向かって走行する電子の走行速度の第１方向（第６矢印２８ｆの方向）における成分が、該走行速度の第１方向に垂直な方向における成分より十分に大きくなる。このため、第１方向（第６矢印２８ｆの方向）における電子の移動度の増加が、半導体装置２の電子の走行速度に十分反映される。
【００５４】
図６の第３列には、ｃ面ＺｎＯ基板上のＧａＮの格子不整合率３２ｃが示されている。図６に示すように、ｃ面ＺｎＯ基板上の格子不整合率３２ｃは１．９％である。この値は、格子不整合率としては比較的小さい値である。従って、ｃ面ＺｎＯ基板上にＧａＮを形成しても、移動度は殆ど増加しない。
【００５５】
図９は、ａ面サファイヤ基板上のＧａＮとサファイヤとの格子不整合率を示す表である。図９には、ｃ面サファイヤ基上のＧａＮとサファイヤとの格子不整合率も示されている。図９の格子不整合率は、サファイヤ基板上のＧａＮで測定された格子歪に基づいて算出された値である。後述する図１２についても、同様である。
【００５６】
図９の第１列には、サファイヤ基板の結晶方向が示されている。図９の第２列には、ａ面サファイヤ基板上のＧａＮの格子不整合率が示されている。図９の第３列には、ｃ面サファイヤ基板上のＧａＮの格子不整合率が示されている。図９の第２行〜第４行には夫々、サファイヤの[１−１００]方向、サファイヤの[１１−２０]方向およびサファイヤの[０００１]方向の格子不整合率が示されている。
【００５７】
図９に示すように、ａ面サファイヤ基板上のＧａＮの格子不整合率は負の値または比較的小さな正の値である。従って、ａ面サファイヤ基板上のＧａＮが受ける応力は、圧縮応力または比較的小さな引張応力である。このため、ＧａＮ等のIII-V族窒化物半導体をａ面サファイヤ基板上に形成しても、電子の移動度は殆ど増加しない。ｃ面サファイヤ基板上のIII-V族窒化物半導体についても同様である。
【００５８】
（３）動作
第１III-V族窒化物半導体６ａと第２III-V族窒化物半導体６ｂの界面には、例えば第１及び第２III-V族窒化物半導体６ａ，６ｂの自発分極により２次元電子ガスが生成される。ソース電極８とドレイン電極１２の間に電圧が印加されると、２次元電子ガスに含まれる電子がソース電極８からドレイン電極１２に向かって走行して、ドレイン電流が生成される。この状態でゲート電極１０に信号が入力されると、入力信号に応答してドレイン電流が変化する。これにより、入力信号が増幅される。
【００５９】
III-V族窒化物半導体（例えば、ＧａＮ）は、破壊耐圧が高く電子の飽和速度が大きい半導体材料である。III-V族窒化物半導体の特性が反映されるので、シリコン等で形成される半導体装置より、半導体装置２の破壊耐圧は高く飽和速度は大きい。
【００６０】
更に上述したように、第１III-V族窒化物半導体６ａが基板４から受ける応力により、半導体装置２の電子移動度は増強する。このため半導体装置２の動作速度は速くなり、飽和電流密度は増大する。
【００６１】
（４）製造方法
図１０は、実施の形態１の半導体装置１０２の製造方法の一例を説明する図である。図１０の半導体装置１０２は、ＡｌＧａＮ/ＧａＮシングルへテロ接合を有するＨＥＭＴ（High Electron Mobility Transistor）である。
【００６２】
（４−１）バッファ層の形成
先ずａ面ＺｎＯ基板１０４上に、例えばＭＯＶＰＥ法（Metal Organic Vapor Phase Epitaxy）によりＧａＮバッファ層１３０を成長する。ａ面ＺｎＯ基板１０４は、図１の基板４に対応する。
【００６３】
具体的には例えば、基板１０４を窒素（Ｎ２）雰囲気中で数分間熱処理する。次に、基板１０４を例えば５５０℃〜６５０℃（好ましくは、６００℃）に加熱した状態で、原料ガスを基板１０４に供給する。これにより、例えば厚さ５０ｎｍ〜２００ｎｍ（好ましくは１００ｎｍ）のＧａＮを基板１０４上に成長する。原料ガスは、トリメチルガリウム(tri-methyl-gallium)とアンモニア（ＮＨ３）である。キャリアガスは、窒素（Ｎ２）である。
【００６４】
その後、基板１０４の温度を例えば９５０℃〜１０５０℃（好ましくは、１０００℃）に上昇させながらＧａＮの成長を継続して、ＧａＮバッファ層１３０を完成する。ＧａＮバッファ層１３０の厚さは例えば、１００ｎｍ〜４００ｎｍ（好ましくは、２００ｎｍ）である。
【００６５】
上述したようにキャリアガスには、ＺｎＯとの反応性が低いＮ２ガスが用いられる。このためＺｎＯ基板１０４がキャリアガスにより、バックエッチングされることはない。
【００６６】
ＧａＮバッファ層１３０のうちＺｎＯ基板１０４に接する領域は、６００℃近傍で形成される。このため、ＺｎＯ基板１０４の合金化反応（例えば、非特許文献２参照）やＺｎＯ基板１０４からのＺｎの蒸発が抑制される。
【００６７】
これらの成長条件により、結晶性の高いＧａＮバッファ層１３０が形成される。
【００６８】
（４−２）電子走行層の形成
ＧａＮバッファ層１３０上に、例えばＭＯＶＰＥ法によりＧａＮ電子走行層１３２を形成する。ＧａＮ電子走行層１３２は、図１の第１III-V族窒化物半導体６ａに対応する。
【００６９】
具体的には例えば、「（４−１）バッファ層の形成」で説明した、原料ガスとキャリアガスにより、例えば厚さ５００ｎｍ〜２０００ｎｍ（好ましくは、１０００ｎｍ）のＧａＮ１０６ａを形成する。原料ガスのV/III比は、例えば１００００以上である。
【００７０】
ＧａＮ１０６ａを成長する際のガス圧は、６０ｋＰａ以上である。これらにより、不純物濃度が低く結晶性が高いＧａＮ電子走行層１３２が形成される。
【００７１】
（４−３）障壁層の形成
ＧａＮ電子走行層１３２上に、例えばＭＯＶＰＥ法によりＡｌＧａＮ障壁層１３４を形成する。ＡｌＧａＮ障壁層１３４は、図１の第２III-V族窒化物半導体６ｂに対応する。
【００７２】
具体的には例えば、「（４−１）バッファ層の形成」で説明した、原料ガスおよびキャリアガスにトリメチルアルミニウム（tri-methyl-aluminum）を加えたガスにより、例えば厚さ１０ｎｍ〜２０ｎｍのＡｌＧａＮ１０６ｂを形成する。ＡｌＧａＮ１０６ｂは例えば、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜０．３）である。Ａｌ組成ｘが０．３未満であれば、ＺｎＯ基板１０４とＡｌＧａＮ１０６ｂの格子不整合率（対応する軸方向同志の格子不整合率）は小さい。
【００７３】
（４−４）キャップ層の形成
ＡｌＧａＮ障壁層１３４上に、例えばＭＯＶＰＥ法によりＧａＮキャップ層１３６を形成する。
【００７４】
具体的には例えば、「（４−１）バッファ層の形成」で説明した、原料ガスおよびキャリガスにより、例えば厚さ２ｎｍ〜１０ｎｍ（好ましくは、５ｎｍ）のＧａＮを形成する。
【００７５】
（４−５）電極の形成
ＧａＮキャップ層１３６上に、ソース電極８、ゲート電極１０およびドレイン電極１２を形成する。
【００７６】
具体的には例えば、ＧａＮキャップ層１３６上に、ソース電極８およびドレイン電極１２夫々に対応するＴｉＡｌ膜（又は、ＴａＡｌ膜）のパターンを形成する。その後、これらのパターンを熱処理して、オーミック特性を有する、ソース電極８およびドレイン電極１２を形成する。
【００７７】
次にＧａＮキャップ層１３６上に、ゲート電極１０に対応するＮｉ／Ａｕ膜のパターンを形成する。これにより、ショットキー特性を有するゲート電極１０を形成する。
【００７８】
以上により、半導体装置１０２が完成する。
【００７９】
（実施の形態２）
実施の形態２は、実施の形態１に類似している。従って、実施の形態１と共通する部分の説明は省略または簡単にする。
【００８０】
実施の形態２の基板２０４（図１参照）は、ＺｎＯの（１−１００）面（すなわち、ｍ面）を表面に有する基板である。図２に示すように、（１−１００）面（ｍ面１８）は、[０００１]軸（すなわち、ｃ軸）に平行な面（第１面）である。基板２０４の表面は、ＺｎＯの（１−１００）面に等価な面（すなわち、ｍ面）であってもよい。
【００８１】
具体的には、実施の形態２の基板２０４は、（１−１００）面を表面に有するＺｎＯ基板（以下、ｍ面ＺｎＯ基板と呼ぶ）である。実施の形態２の第１III-V族窒化物半導体２０６ａは、実施の形態１と同様ＧａＮである。
【００８２】
実施の形態１と同様、第１III-V族窒化物半導体２０６ａの面方位は（０００１）面（ｃ面）である。更に第１III-V族窒化物半導体２０６ａの[１１−２０]方向は、実施の形態１と同様、ｍ面ＺｎＯ基板２０４の[０００１]方向（図２の第３矢印２８ｃの方向）と平行である。
【００８３】
実施の形態２の第１III-V族窒化物半導体２０６ａ（図１参照）は、ｍ面ＺｎＯ基板から受ける応力により実施の形態１と同様、ｍ面ＺｎＯ基板２０４の[０００１]方向（第１方向）に伸長する。そこで、実施の形態２の電極（ソース電極８、ゲート電極１０およびドレイン電極１２）を、実施の形態１と同様、図８に示すようにｍ面ＺｎＯ基板２０４の[０００１]方向に沿って延在する線１３上に直列に配置する。
【００８４】
図１１は、ｍ面ＺｎＯ基板上のＧａＮとｍ面ＺｎＯ基板との格子不整合率を示す表である。図１１の第１列には、ＺｎＯの結晶方向が示されている。図１１の第２列には、該格子不整合率が示されている。
【００８５】
図１１に示すように、ｍ面ＺｎＯ基板２０４の[１１−２０]方向（図２参照）の格子不整合率２３２ａは、格子不整合率としては大きな負の値−４１．１％である。このため、第１III-V族窒化物半導体２０６ａ（図１参照）は、ｍ面ＺｎＯ基板２０４からｍ面ＺｎＯ基板２０４の[１１−２０]方向（図２参照）の大きな圧縮応力を受ける。
【００８６】
ｍ面ＺｎＯ基板２０４の[０００１]方向（図２参照）の格子不整合率２３２ｂは、格子不整合率としては大きな正の値６３．３％である。このため、第１III-V族窒化物半導体２０６ａは、ｍ面ＺｎＯ基板２０４からｍ面ＺｎＯ基板２０４の[０００１]方向の大きな引張応力を受ける。
【００８７】
第１III-V族窒化物半導体２０６ａは、ｍ面ＺｎＯ基板２０４の[１１−２０]方向の大きな圧縮応力とｍ面ＺｎＯ基板２０４の[０００１]方向の大きな引張応力とにより、ｍ面ＺｎＯ基板２０４の[０００１]方向に大きく伸張する。この時、[１１−２０]方向の圧縮応力により、第１III-V族窒化物半導体２０６ａの伸張(引張歪)が強調される。
【００８８】
実施の形態１と同様、第１III-V族窒化物半導体２０６ａが大きく伸長するので、電子の移動度が増強される。これにより、半導体装置２０２（図１参照）の動作速度は高速化し、飽和電流密度が増大する。
【００８９】
図１２は、ｍ面サファイヤ基板上のＧａＮとｍ面サファイヤ基板との格子不整合率を示す表である。第１列は、ｍ面サファイヤ基板の結晶方向である。第２列は、該格子不整合率である。
【００９０】
図１２に示すように、ｍ面サファイヤ基板上のＧａＮの格子不整合率は負の値または比較的小さな正の値である。従って、ｍ面サファイヤ基板からＧａＮが受ける応力は、圧縮応力または比較的小さな引張応力である。従って、ＧａＮをｍ面サファイヤ基板上に形成しても、電子の移動度の増加は期待できない。
【００９１】
実施の形態１及び２では、第１III-V族窒化物半導体６ａの[１１−２０]方向が、ＺｎＯ基板の[０００１]方向に平行である。しかし、第１III-V族窒化物半導体６ａの結晶方向のうち[１１−２０]以外の方向（例えば、[１−１００]方向）が、ＺｎＯ基板の[０００１]方向に平行であってもよい場合がある。
【００９２】
実施の形態１及び２で説明したように、ＺｎＯの結晶面のうち[０００１]軸に平行な結晶面（例えば、ａ面やｍ面）の格子定数は、結晶方向により異なる。この格子定数の異方性により、第１III-V族窒化物半導体６ａの引張歪は増強（または、発生）され易い。
【００９３】
従って、第１III-V族窒化物半導体６ａの[１１−２０]方向以外の方向がＺｎＯ基板の[０００１]方向に平行であっても、第１III-V族窒化物半導体６ａに大きな引張歪を発生させることは可能である。
【００９４】
（実施の形態３）
実施の形態３は、実施の形態１及び２に類似している。従って、実施の形態１及び２と共通する部分の説明は省略または簡単にする。図１３は、実施の形態３の半導体装置３０２の一例を説明する断面図である。
【００９５】
実施の形態３の半導体装置３０２は、図１３に示すように、第１III-V族窒化物半導体１０６ａと基板１０４との間に配置された窒化インジウムアルミニウム（ＩｎＡｌＮ）を有する。すなわち、実施の形態３のバッファ層３３０は窒化インジウムアルミニウムである。
【００９６】
バッファ層３３０は、例えばＭＯＶＰＥ法により形成される。原料ガスは例えば、トリメチルインジウム（tri-methyl-indium）、トリメチルアルミニウム（tri-methyl- aluminum）およびアンモニア（ＮＨ３）である。キャリアガスは例えば、窒素（Ｎ２）である。
【００９７】
以上の点を除き、実施の形態３は、実施の形態１と略同じである。
【００９８】
バッファ層３３０は、例えば６５０℃〜７５０℃（好ましくは、７００℃）で成長される。６５０℃〜７５０℃で成長したＩｎＡｌＮの結晶性は良好である。更にＺｎＯ基板１０４を６５０℃〜７５０℃で加熱しても、ＺｎＯ基板１０４から蒸発するＺｎは僅かである。
【００９９】
実施の形態１のバッファ層１３０（図１０参照）はＧａＮである。ＧａＮの良好な結晶性を確保できる成長温度は、１０００℃以上である。
【０１００】
実施の形態１ではＧａＮバッファ層１３０を、ＧａＮの良好な結晶性を確保できる１０００℃より低い温度（例えば、６００℃近傍）で形成する。これは、ＧａＮバッファ層１３０とＺｎＯ基板１０４の合金化反応（例えば、Ｇａ２ＺｎＯ４層の形成）およびＺｎＯ基板１０４からのＺｎ蒸発を抑制するためである。
【０１０１】
これに対して実施の形態３では、ＩｎＡｌＮの良好な結晶性が確保される温度（例えば、６５０℃〜７５０℃）でＩｎＡｌＮバッファ層３３０を形成する。従って、実施の形態３のＩｎＡｌＮバッファ層３３０の結晶性は、実施の形態１のＧａＮバッファ層１３０の結晶性より高い。このため、ＧａＮ電子走行層１３２およびＡｌＧａＮ障壁層１３４の結晶性は、実施の形態１の電子走行層１３２およびＡｌＧａＮ障壁層１３４の結晶性より高い。従って実施の形態３によれば、半導体装置３０２の性能が実施の形態１の半導体装置１０２より高くなる。
【０１０２】
バッファ層３３０のＩｎＡｌＮは、好ましくはＩｎｘＡｌ１−ｘＮ（０＜ｘ＜０．３）である。Ｉｎの組成比ｘが０．３未満（０＜ｘ＜０．３）のＩｎＡｌＮの格子定数は、ＧａＮの格子定数に略一致する。従って、ＧａＮ電子走行層１３２の結晶性は更に向上する。
【０１０３】
（実施の形態４）
実施の形態４は、実施の形態１及び２に類似している。従って、実施の形態１及び２と共通する部分の説明は省略または簡単にする。図１４は、実施の形態４の半導体装置４０２の一例を説明する断面図である。
【０１０４】
実施の形態１及び２では図１に示すように、ソース電極８、ゲート電極１０およびドレイン電極１２それぞれと第１III-V族窒化物半導体６ａとの間に、第２III-V族窒化物半導体６ｂが配置される。すなわち、ソース電極８、ゲート電極１０およびドレイン電極１２はそれぞれ、第２III-V族窒化物半導体６ｂを介して、第１III-V族窒化物半導体６ａ（III-V族窒化物半導体）上に配置される。
【０１０５】
一方、実施の形態４の半導体装置４０２では、図１４に示すように、ソース電極８、ゲート電極１０およびドレイン電極１２が第２III-V族窒化物半導体６ｂ（図１参照）を介さずに、第１III-V族窒化物半導体６ａ上に配置される。
【０１０６】
すなわち、実施の形態４の半導体装置４０２は、ＭＥＳＦＥＴ（metal-semiconductor field effect transistor）である。ソース電極８およびドレイン電極１２は、オーミック特性を有する電極である。ゲート電極１０は、ショットキー特性を有する電極である。
【０１０７】
基板４は実施の形態１及び２と同様、[０００１]軸に平行なＺｎＯの結晶面（例えば、ａ面またはｍ面）を表面に有する基板である。従って第１III-V族窒化物半導体６ａは、基板４からの応力により伸張する。この伸長（引張歪）により、半導体装置４０２を走行する電子の移動度が増加する。この移動度の増加により、半導体装置４０２の動作速度は速くなり、飽和電流密度は増大する。
【０１０８】
なおソース電極８、ゲート電極１０およびドレイン電極１２は、実施の形態１及び２と同様、図８に示すように、第１III-V族窒化物半導体６ａが伸長する第１方向（第６矢印２８ｆの方向）に沿って延在する線１３上に直列に配置される。
【０１０９】
ソース電極８とドレイン電極１２の間に電圧が印加されると、ソース電極８から第１III-V族窒化物半導体６ａに電子が注入される。注入された電子は、ドレイン電極１２に向かって走行する。ゲート電極１０には、逆バイアス電圧とこの逆バイアス電圧に重畳された信号とが入力される。第１III-V族窒化物半導体６ａを走行する電子の流れは、ゲート電極１０に入力された信号に応答して変調される。これにより、ゲート電極１０に入力された信号が増幅される。
【０１１０】
以上、本発明の実施形態について説明したが、実施の形態１〜４は、例示であって制限的なものではない。
【０１１１】
例えば実施の形態１〜４では、第１III-V族窒化物半導体はＧａＮである。しかし、第１III-V族窒化物半導体はＧａＮ以外のIII-V族窒化物半導体であってもよい。例えば第１III-V族窒化物半導体は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜０．３）やＩｎｘＡｌ１−ｘＮ（０＜ｘ＜０．３）であってもよい。
【０１１２】
また実施の形態１〜３では、第２III-V族窒化物半導体はＡｌＧａＮである。しかし、第２III-V族窒化物半導体はＡｌＧａＮ以外のIII-V族窒化物半導体であってもよい。例えば第１III-V族窒化物半導体がＩｎＧａＮの場合、第２III-V族窒化物半導体はＧａＮやＩｎＡｌＧａＮであってもよい。
【０１１３】
以上の実施の形態１〜４に関し、更に以下の付記を開示する。
【０１１４】
（付記１）
酸化亜鉛の結晶面のうち[０００１]軸に平行な第１面を表面に有する基板と、
前記基板上に配置され、[０００１]軸が前記第１面の垂線に沿って延在する第１III-V族窒化物半導体と、
前記第１III-V族窒化物半導体上に配置され更に、前記基板から受ける応力によって前記第１III-V族窒化物半導体が伸長する第１方向に沿って延在する線上に直列に配置された、ソース電極とゲート電極とドレイン電極とを有する
半導体装置。
【０１１５】
（付記２）
ソース電極、ゲート電極およびドレイン電極それぞれと前記第１III-V族窒化物半導体との間に配置され、前記第１III-V族窒化物半導体よりバンドギャップが広い第２III-V族窒化物半導体を有することを
特徴とする付記１に記載の半導体装置。
【０１１６】
（付記３）
前記第１面は、酸化亜鉛の（１１−２０）面または前記（１１−２０）面に等価な面であり、
前記第１方向は、酸化亜鉛の[０００１]方向であることを
特徴とする付記１又は２に記載の半導体装置。
【０１１７】
（付記４）
前記第１面は、酸化亜鉛の（１−１００）面または前記（１−１００）面に等価な面であり、
前記第１方向は、酸化亜鉛の[０００１]方向であることを
特徴とする付記１又は２に記載の半導体装置。
【０１１８】
（付記５）
前記第１III-V族窒化物半導体と前記基板との間に配置された窒化インジウムアルミニウムを有することを
特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
【０１１９】
（付記６）
前記第１III-V族窒化物半導体は、窒化ガリウムであり、
前記第２III-V族窒化物半導体は、窒化アルミニウムガリウムであることを
特徴とする付記１乃至５に記載の半導体装置。
【符号の説明】
【０１２０】
２，１０２，３０２，４０２・・・半導体装置
４，１０４・・・基板
６ａ，１０６ａ・・・第１III-V族窒化物半導体
６ｂ，１０６ｂ・・・第２III-V族窒化物半導体
８・・・ソース電極
１０・・・ゲート電極
１２・・・ドレイン電極
１４・・・ｃ面
１６・・・ａ面
１８・・・ｍ面
２４・・・第１III-V族窒化物半導体の[０００１]軸
２６・・・垂線
３３０・・・窒化インジウムアルミニウム
【図１】
2016062968.tif 000004
【図２】
2016062968.tif 000005
【図３】
2016062968.tif 000006
【図４】
2016062968.tif 000007
【図５】
2016062968.tif 000008
【図６】
2016062968.tif 000009
【図７】
2016062968.tif 000010
【図８】
2016062968.tif 000011
【図９】
2016062968.tif 000012
【図１０】
2016062968.tif 000013
【図１１】
2016062968.tif 000014
【図１２】
2016062968.tif 000015
【図１３】
2016062968.tif 000016
【図１４】
2016062968.tif 000017