(57)【要約】【課題】  マルチセル電力変換方法及びマルチセル電力変換器を提供する。【解決手段】  電力変換回路は、複数の直列接続された変換セルを有する電力変換器を含む。複数の変換セルのそれぞれは、第１のシリコンＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）及び第２のシリコンＭＯＳＦＥＴを含む少なくとも１つの第１のハーフブリッジ回路を含む。複数の変換セルのうちの少なくとも１つは、連続電流モードで動作するように構成される。【選択図】図１
2016059271.tif 000002
【特許請求の範囲】
【請求項１】
複数の直列接続される変換セルを有する電力変換器を含む電力変換回路であって、
前記複数の変換セルのそれぞれは、第１のシリコンＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）及び第２のシリコンＭＯＳＦＥＴを備える少なくとも１つの第１のハーフブリッジ回路を備え、
前記複数の変換セルのうちの少なくとも１つは、連続電流モードで動作するように構成される、電力変換回路。
【請求項２】
前記連続電流モードでは、前記第１のハーフブリッジ内の電流はゼロとは異なる、請求項１に記載の電力変換回路。
【請求項３】
前記複数の変換セルのそれぞれは、連続電流モードで動作するように構成される、請求項１に記載の電力変換回路。
【請求項４】
前記複数の変換セルのそれぞれは、第３のシリコンＭＯＳＦＥＴ及び第４のシリコンＭＯＳＦＥＴを備える第２のハーフブリッジを更に備える、請求項１に記載の電力変換回路。
【請求項５】
前記複数の変換セルのうちの少なくとも１つは、周期電圧を受け取り、トーテムポール変調モードで動作するように構成される、請求項４に記載の電力変換回路。
【請求項６】
前記トーテムポール変調モードでの前記少なくとも１つの変換セルは、
前記周期電圧の周波数に依存する第１の周波数で、前記第１のハーフブリッジ及び前記第２のハーフブリッジのうちの一方を動作させ、
前記周期電圧の前記周波数よりも高い第２の周波数で、前記第１のハーフブリッジ及び前記第２のハーフブリッジのうちの他方を動作させる
ように構成される、請求項５に記載の電力変換回路。
【請求項７】
前記第１の周波数は、前記周期電圧の前記周波数の２倍である、請求項６に記載の電力変換回路。
【請求項８】
前記第２の周波数は、前記周期電圧の前記周波数の少なくとも２００倍である、請求項６に記載の電力変換回路。
【請求項９】
前記複数の変換セルのそれぞれは、セル入力と、セル出力とを備え、
前記複数の変換セルの前記セル入力は、直列接続され、前記セル入力を含む直列回路は、前記電力変換器の入力に結合される、請求項１に記載の電力変換回路。
【請求項１０】
前記電力変換器は、前記セル入力と直列接続される少なくとも１つのインダクタを更に備える、請求項９に記載の電力変換回路。
【請求項１１】
複数のコンデンサを更に備え、前記セル出力のそれぞれは前記複数のコンデンサのそれぞれ１つに接続される、請求項９に記載の電力変換回路。
【請求項１２】
前記複数の変換セルのそれぞれは、セル入力と、セル出力とを備え、
前記複数の変換セルの前記セル出力は、直列接続され、前記複数の変換セルの前記セル出力を含む直列回路は、前記電力変換器の出力に結合される、請求項１に記載の電力変換回路。
【請求項１３】
前記電力変換器は、前記セル出力と直列接続される少なくとも１つのインダクタを更に備える、請求項１２に記載の電力変換回路。
【請求項１４】
複数のコンデンサを更に備え、前記複数の変換セルのそれぞれの前記セル入力は、前記複数のコンデンサのそれぞれ１つに接続される、請求項１２に記載の電力変換回路。
【請求項１５】
前記電力変換器に結合される別の電力変換器を更に備える、請求項１に記載の電力変換回路。
【請求項１６】
前記第１及び第２のシリコンＭＯＳＦＥＴのそれぞれは、１００Ｖよりも大きな電圧遮断性能を有する、請求項１に記載の電力変換回路。
【請求項１７】
前記第１のシリコンＭＯＳＦＥＴは、第１のオン抵抗及び第１の電圧遮断性能を備え、前記第２のシリコンＭＯＳＦＥＴは、第２のオン抵抗及び第２の電圧遮断性能を備え、
前記第１の電圧遮断性能及び前記第２の電圧遮断性能は略等しく、
前記第１のオン抵抗は前記第２のオン抵抗とは異なる、請求項１に記載の電力変換回路。
【請求項１８】
前記第１のオン抵抗は、前記第２のオン抵抗の９０％未満である、請求項１７に記載の電力変換回路。
【請求項１９】
複数の直列接続された変換セルを備える電力変換器の少なくとも１つの変換セルを連続電流モードで動作させることを含み、
前記変換セルのそれぞれは、第１のシリコンＭＯＳＦＥＴ及び第２のシリコンＭＯＳＦＥＴを備える少なくとも第１のハーフブリッジを含む、方法。
【請求項２０】
前記少なくとも１つの変換セルを前記連続電流モードで動作させることは、前記第１のハーフブリッジ内の電流がゼロとは異なるように、前記第１のハーフブリッジを動作させることを含む、請求項１９に記載の方法。
【請求項２１】
少なくとも１つの変換セルを前記連続電流モードで動作させることは、前記複数の変換セルのそれぞれを前記連続電流モードで動作させることを含む、請求項２０に記載の方法。
【請求項２２】
前記複数の変換セルのそれぞれは、第３のシリコンＭＯＳＦＥＴ及び第４のシリコンＭＯＳＦＥＴを備える第２のハーフブリッジを更に備える、請求項１９に記載の方法。
【請求項２３】
前記少なくとも１つの変換セルを前記連続電流モードで動作させることは、
前記少なくとも１つの変換セルによって周期電圧を受け取ることと、
前記少なくとも１つの変換セルをトーテムポール変調モードで動作させることと、
を含む、請求項２２に記載の方法。
【請求項２４】
前記少なくとも１つの変換セルを前記トーテムポール変調モードで動作させることは、
前記周期電圧の周波数に依存する第１の周波数で、前記第１のハーフブリッジ及び前記第２のハーフブリッジのうちの一方を動作させることと、
前記周期電圧の前記周波数よりも高い第２の周波数で、前記第１のハーフブリッジ及び前記第２のハーフブリッジのうちの他方を動作させることと、
を含む、請求項２３に記載の方法。
【請求項２５】
前記第１の周波数は、前記周期電圧の前記周波数の２倍である、請求項２４に記載の方法。
【請求項２６】
前記第２の周波数は、前記周期電圧の前記周波数の少なくとも２００倍である、請求項２５に記載の方法。
【請求項２７】
前記第１及び第２のシリコンＭＯＳＦＥＴのそれぞれの電圧遮断性能は、１００Ｖよりも高い、請求項１９に記載の方法。
【請求項２８】
複数の変換セルを有する電力変換器を備える電力変換回路であって、
各変換セルは、第１の電子スイッチ及び第２の電子スイッチを含む少なくとも１つのハーフブリッジ回路を備え、
前記第１の電子スイッチは、第１のオン抵抗及び第１の電圧遮断性能を備え、前記第２の電子スイッチは、第２のオン抵抗及び第２の電圧遮断性能を備え、
少なくとも１つの変換セルでは、前記第１の電圧遮断性能及び前記第２の電圧遮断性能は略等しく、且つ前記第１のオン抵抗及び前記第２のオン抵抗は異なる、電力変換回路。
【請求項２９】
前記少なくとも１つの変換セルでは、前記第１のオン抵抗は、前記第２のオン抵抗の９０％未満である、請求項２８に記載の電力変換回路。
【請求項３０】
前記第１のオン抵抗は、前記第２のオン抵抗の８０％未満である、請求項２９に記載の電力変換回路。
【請求項３１】
前記少なくとも１つの変換セルでは、前記第１の電圧遮断性能は、前記第２の電圧遮断性能の９０％〜１１０％である、請求項２８に記載の電力変換回路。
【請求項３２】
前記複数の変換セルのそれぞれは、セル入力と、セル出力とを備え、
前記複数の変換セルの前記セル入力は、直列接続され、前記複数の変換セルの前記セル入力を含む直列回路は、前記マルチセル電力変換器の入力に結合される、請求項２８に記載の電力変換回路。
【請求項３３】
前記セル入力に直列接続されるインダクタを更に備える、請求項３２に記載の電力変換回路。
【請求項３４】
複数のコンデンサを更に備え、各変換セルの前記セル出力は、前記複数のコンデンサのそれぞれ１つに接続される、請求項３２に記載の電力変換回路。
【請求項３５】
前記複数の変換セルのそれぞれは、セル入力と、セル出力とを備え、
前記複数の変換セルの前記セル出力は、直列接続され、前記複数の変換セルの前記セル出力を含む直列回路は、前記電力変換器の出力に結合される、請求項２８に記載の電力変換回路。
【請求項３６】
前記セル出力に直列接続されるインダクタを更に備える、請求項３５に記載の電力変換回路。
【請求項３７】
複数のコンデンサを更に備え、各変換セルの前記セル入力は、前記複数のコンデンサのそれぞれ１つに接続される、請求項３５に記載の電力変換回路。
【請求項３８】
前記複数の変換セルのそれぞれは、セル入力と、セル出力とを備え、
前記複数の変換セルの前記セル出力は、並列接続され、前記複数の変換セルの前記セル出力を含む並列回路は、前記電力変換器の出力に結合される、請求項２８に記載の電力変換回路。
【請求項３９】
前記複数の変換セルのそれぞれは、セル入力と、セル出力とを備え、
前記複数の変換セルの前記セル入力は、並列接続され、前記複数の変換セルの前記セル入力を含む並列回路は、前記電力変換器の入力に結合される、請求項２８に記載の電力変換回路。
【請求項４０】
前記第１及び第２の電子スイッチのそれぞれは、
ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、
ＨＥＭＴ（高電子移動度トランジスタ）、
ＪＦＥＴ（接合型電界効果トランジスタ）、
ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、及び
ＢＪＴ（バイポーラ接合トランジスタ）
からなる群から選択される、請求項２８に記載の電力変換回路。
【請求項４１】
複数のコンデンサであって、それぞれが、前記複数の変換セルのそれぞれ１つに結合される、複数のコンデンサと、
前記複数のコンデンサに結合される別の電力変換器と、
を更に備える、請求項２８に記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力変換方法及び電力変換器に関する。
【背景技術】
【０００２】
電力変換は、多くの様々な電子用途で重要な問題である。略あらゆる種類の電力変換での重要な側面は、電力を効率的に変換すること、すなわち、電力変換に関連して生じ得る損失を可能な限り低く保つことである。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｅｖｅｒｔｓ，Ｊ．；Ｋｒｉｓｍｅｒ，Ｆ．；Ｖａｎ  ｄｅｎ  Ｋｅｙｂｕｓ，Ｊ．；Ｄｒｉｅｓｅｎ，Ｊ．；Ｋｏｌａｒ，Ｊ．Ｗ．，“Ｃｏｍｐａｒａｔｉｖｅ  ｅｖａｌｕａｔｉｏｎ  ｏｆ  ｓｏｆｔ−ｓｗｉｔｃｈｉｎｇ，ｂｉｄｉｒｅｃｔｉｏｎａｌ，ｉｓｏｌａｔｅｄ  ＡＣ／ＤＣ  ｃｏｎｖｅｒｔｅｒ  ｔｏｐｏｌｏｇｉｅｓ，”Ａｐｐｌｉｅｄ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｐｏｓｉｔｉｏｎ（ＡＰＥＣ），２０１２  Ｔｗｅｎｔｙ−Ｓｅｖｅｎｔｈ  Ａｎｎｕａｌ  ＩＥＥＥ，ｐｐ．１０６７−１０７４，５−９  Ｆｅｂ．２０１２
【非特許文献２】Ｆ．Ｋｒｉｓｍｅｒ，Ｊ．Ｗ．Ｋｏｌａｒ“Ｃｌｏｓｅｄ  ｆｏｒｍ  ｓｏｌｕｔｉｏｎ  ｆｏｒ  ｍｉｎｉｍｕｍ  ｃｏｎｄｕｃｔｉｏｎ  ｌｏｓｓ  ｍｏｄｕｌａｔｉｏｎ  ｏｆ  ＤＡＢ  ｃｏｎｖｅｒｔｅｒｓ”，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．２７，Ｉｓｓｕｅ１，２０１２
【非特許文献３】Ｚｈｏｕ  ｅｔ  ａｌ．“９９％  Ｅｆｆｉｃｉｅｎｃｙ  Ｔｒｕｅ−Ｂｒｉｄｇｅｌｅｓｓ  Ｔｏｔｅｍ−Ｐｏｌｅ  ＰＦＣ  Ｂａｓｅｄ  ｏｎ  ＧａＮ  ＨＥＭＴｓ”
【発明の概要】
【課題を解決するための手段】
【０００４】
一実施形態によれば、電力変換回路は、複数の直列接続される変換セルを含む電力変換器を含み、複数の変換セルのそれぞれは、第１のシリコンＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）及び第２のシリコンＭＯＳＦＥＴを備える少なくとも１つの第１のハーフブリッジ回路を含み、複数の変換セルのうちの少なくとも１つは、連続電流モードで動作するように構成される。
【０００５】
一実施形態によれば、方法は、複数の直列接続された変換セルを含む電力変換器の少なくとも１つの変換セルを連続電流モードで動作させることを含み、変換セルのそれぞれは、第１のシリコンＭＯＳＦＥＴ及び第２のシリコンＭＯＳＦＥＴを備える少なくとも第１のハーフブリッジを含む。
【０００６】
一実施形態によれば、電力変換回路は、複数の変換セルを含む電力変換器を含む。各変換セルは、第１の電子スイッチ及び第２の電子スイッチを含むハーフブリッジ回路を含む。第１の電子スイッチは、第１のオン抵抗及び第１の電圧遮断性能を含み、第２の電子スイッチは、第２のオン抵抗及び第２の電圧遮断性能を含み、少なくとも１つの変換セルでは、第１の電圧遮断性能及び第２の電圧遮断性能は略等しく、且つ第１のオン抵抗及び第２のオン抵抗は異なる。
【０００７】
図面を参照して以下に例を説明する。図面は、特定の原理を示す役割を果たし、したがって、これらの原理を理解するために必要な態様のみが示される。図面は一定の縮尺で描かれていない。図面中、同じ参照文字は同様の特徴を示す。
【図面の簡単な説明】
【０００８】
【図１】２つの電力変換器を有する電力変換回路を示す。
【図２Ａ】幾つかの異なるタイプの電力変換方法を示すタイミング図を示す。
【図２Ｂ】幾つかの異なるタイプの電力変換方法を示すタイミング図を示す。
【図２Ｃ】幾つかの異なるタイプの電力変換方法を示すタイミング図を示す。
【図３Ａ】幾つかの異なるタイプの電力変換方法を示すタイミング図を示す。
【図３Ｂ】幾つかの異なるタイプの電力変換方法を示すタイミング図を示す。
【図３Ｃ】幾つかの異なるタイプの電力変換方法を示すタイミング図を示す。
【図４】ＩＳＯＰ（直列入力並列出力）トポロジを有する電力変換回路の一実施形態を示す。
【図５】ＩＳＯＳ（直列入力直列出力）トポロジを有する電力変換回路の一実施形態を示す。
【図６】ＩＰＯＳ（並列入力直列出力）トポロジを有する電力変換回路の一実施形態を示す。
【図７】ＩＰＯＰ（並列入力並列出力）トポロジを有する電力変換回路の一実施形態を示す。
【図８】一方が絶縁トポロジを有し、一方が非絶縁トポロジを有する、電力変換回路の２つの変換セルを示す。
【図９】一方が絶縁トポロジを有し、一方が非絶縁トポロジを有する、電力変換回路の２つの変換セルを示す。
【図１０】両方とも非絶縁トポロジを有する電力変換回路の２つの変換セルを示す。
【図１１】整流回路の一実施形態を示す。
【図１２】ＩＳ（直列入力）トポロジを有するマルチセル電力変換器の一実施形態を示す。
【図１３】図１２に示されるマルチセル電力変換器内の主コントローラの一実施形態を示す。
【図１４】図１３に示されるコントローラの一実施形態を更に詳細に示す。
【図１５】図１２に示されるマルチセル電力変換器の入力電圧と、対応する変調指数との一実施形態を概略的に示す。
【図１６】図１２に示されるマルチセル電力変換器内の一変換セルのセルコントローラの一実施形態を示す。
【図１７】図１６に示されるコントローラの動作の一方法を示すタイミング図を示す。
【図１８】図１７に示されるセルコントローラ内のＰＷＭコントローラの一実施形態を示す。
【図１９Ａ】異なる変調指数での図１２に示されるマルチセル電力変換器の動作の一方法を示すタイミング図を示す。
【図１９Ｂ】異なる変調指数での図１２に示されるマルチセル電力変換器の動作の一方法を示すタイミング図を示す。
【図２０】図１２に示されるマルチセル電力変換器の入力電圧波形と、対応する合計セル入力電圧との一実施形態を概略的に示す。
【図２１】図１２に示されるマルチセル電力変換器の個々の変換セル内のセルコントローラをいかに同期し得るかを示す。
【図２２】図１８に示されるＰＷＭコントローラの変更を示す。
【図２３】図１２に示されるマルチセル電力変換器の別の動作方法を示すタイミング図を示す。
【図２４】一実施形態によるマルチセル電力変換器の変換セルを示す。
【図２５Ａ】図２４に示される変換セルの一動作方法を示すタイミング図を示す。
【図２５Ｂ】図２４に示される変換セルの一動作方法を示すタイミング図を示す。
【図２６Ａ】図２５Ａ及び図２５Ｂに示される変換セル内のセルコントローラの２つの実施形態を示す。
【図２６Ｂ】図２５Ａ及び図２５Ｂに示される変換セル内のセルコントローラの２つの実施形態を示す。
【図２７】図２４に示される変換セルを用いて実施される場合の図１２に示されるマルチセル電力変換器の入力電圧波形と、対応する合計セル入力電圧との一実施形態を概略的に示す。
【図２８】図１４に示される主コントローラの変更を示す。
【図２９】ＩＰ（並列入力）トポロジを有するマルチセル電力変換器の一実施形態を示す。
【図３０】図２９に示される変換セルの１つ内のコントローラの一実施形態を示す。
【図３１】ＯＰ（並列出力）トポロジを有するマルチセル電力変換器の一実施形態を示す。
【図３２Ａ】図３１に示されるマルチセル電力変換器で使用し得る変換セルの２つの実施形態を示す。
【図３２Ｂ】図３１に示されるマルチセル電力変換器で使用し得る変換セルの２つの実施形態を示す。
【図３３】図３１に示されるマルチセル電力変換器内の主コントローラの一実施形態を示す。
【図３４】ＯＳ（直列出力）トポロジを有するマルチセル電力変換器の一実施形態を示す。
【図３５】図３４に示されるマルチセル電力変換器の主コントローラの一実施形態を示す。
【図３６】図３５に示される主コントローラの一実施形態を更に詳細に示す。
【図３７】ＯＰ（並列出力）トポロジを有するマルチセル電力変換器の一実施形態を示す。
【図３８】ＩＰ（並列入力）トポロジを有するマルチセル電力変換器の一実施形態を示す。
【図３９】図３８に示されるマルチセル電力変換器内の主コントローラの一実施形態を示す。
【図４０】変換された電力の電力レベルに基づく変換セルの効率を概略的に示す。
【図４１Ａ】ＯＰトポロジを有するマルチセル電力変換器内の変換セルの活性化及び非活性化（フェーズシェディング）を示すタイミング図を示す。
【図４１Ｂ】ＯＰトポロジを有するマルチセル電力変換器内の変換セルの活性化及び非活性化（フェーズシェディング）を示すタイミング図を示す。
【図４２】非活性変換セルの数を、出力電力に応じてＯＰトポロジを有するマルチセル電力変換器内でいかに設定し得るかを概略的に示す。
【図４３】ＯＰトポロジを有するマルチセル変換器を動作させる一実施形態を示す。
【図４４】フェーズシェディング機能を有するマルチセル電力変換器内の主コントローラの一実施形態を示す。
【図４５Ａ】ＩＰトポロジを有するマルチセル電力変換器内の変換セルの活性化及び非活性化（フェーズシェディング）を示すタイミング図を示す。
【図４５Ｂ】ＩＰトポロジを有するマルチセル電力変換器内の変換セルの活性化及び非活性化（フェーズシェディング）を示すタイミング図を示す。
【図４６】非活性変換セルの数を、出力電力に応じてＩＰトポロジを有するマルチセル電力変換器内でいかに設定し得るかを概略的に示す。
【図４７】ＯＰトポロジを有するマルチセル変換器を動作させる一実施形態を示す。
【図４８】フェーズシェディング機能を有するマルチセル電力変換器内の主コントローラの一実施形態を示す。
【図４９】フェーズシェディング機能を有するマルチセル電力変換器内の主コントローラの一実施形態を示す。
【図５０】断続動作モードでのＩＳ又はＯＳマルチセル変換器の一動作方法を示すタイミング図を示す。
【図５１】断続動作機能を有するＩＳマルチセル変換器内の主コントローラの一実施形態を示す。
【図５２】断続動作機能を有するＩＳマルチセル変換器内の主コントローラの一実施形態を示す。
【図５３】断続動作モードでのＩＰ又はＯＰマルチセル変換器の一動作方法を示すタイミング図を示す。
【図５４】断続動作モードでのＩＰ又はＯＰマルチセル変換器の一動作方法を示すタイミング図を示す。
【図５５】出力コンデンサを含む電力変換回路の一部を示す。
【図５６】断続動作モードでのＯＰトポロジを有するマルチセル変換器を動作させる一実施形態を示す。
【図５７】断続動作モードでのＩＰトポロジを有するマルチセル変換器を動作させる一実施形態を示す。
【図５８】ＯＰトポロジを有するマルチセル変換器内の主コントローラの一実施形態を示す。
【図５９】ＩＰトポロジを有するマルチセル変換器内の主コントローラの一実施形態を示す。
【図６０】フィルタセルを含むマルチセル変換器の一実施形態を示す。
【図６１】図６０に示されるフィルタセルの一実施形態を示す。
【図６２】図６０に示されるマルチセル変換器内の主コントローラの一実施形態を示す。
【図６３】図６０に示されるマルチセル変換器の一動作方法を示すタイミング図を示す。
【図６４】図６０に示されるマルチセル変換器を動作させる一実施形態を示す。
【図６５】図６０に示されるマルチセル変換器の一動作方法を示すタイミング図を示す。
【図６６】フィルタセルを含むマルチセル変換器の一実施形態を示す。
【図６７】図６６に示されるフィルタセルの一実施形態を示す。
【図６８】図６６に示されるマルチセル変換器内の主コントローラの一実施形態を示す。
【図６９】図６６に示されるマルチセル変換器を動作させる一実施形態を示す。
【図７０】マルチセル変換器の２つの変換セルと、直列又は並列の何れかでセル入力に接続するスイッチ回路とを示す。
【図７１】図７０に示される変換セルの一動作方法を示すタイミング図を示す。
【図７２】図７０に示される２つの再構成可能な変換セルを有するマルチセル変換器内の主コントローラの一実施形態を示す。
【図７３】マルチセル変換器の２つの変換セルと、直列又は並列の何れかでセル入力に接続するスイッチ回路とを示す。
【図７４】図７３に示される変換セルの一動作方法を示すタイミング図を示す。
【図７５】図７３に示される２つの再構成可能な変換セルを有するマルチセル変換器内の主コントローラの一実施形態を示す。
【図７６Ａ】マルチセル変換器内の電力シェア及び電流シェアのそれぞれの不等配分を示す。
【図７６Ｂ】マルチセル変換器内の電力シェア及び電流シェアのそれぞれの不等配分を示す。
【図７７】ＩＰトポロジを有するマルチセル変換器内の電力シェア及び電流シェアのそれぞれの配分を制御するように構成される主コントローラの一実施形態を示す。
【図７８】ＯＰトポロジを有するマルチセル変換器内の電力シェア及び電流シェアのそれぞれの配分を制御するように構成される主コントローラの一実施形態を示す。
【図７９Ａ】ＤＣリンク電圧が異なる電圧レベルを有するように、ＩＳ又はＯＳトポロジを有するマルチセル変換器の動作を示すタイミング図を示す。
【図７９Ｂ】ＤＣリンク電圧が異なる電圧レベルを有するように、ＩＳ又はＯＳトポロジを有するマルチセル変換器の動作を示すタイミング図を示す。
【図８０】図７９Ａ及び図７９Ｂに示されるようにマルチセル変換器を動作させるように構成される主コントローラの一実施形態を示す。
【図８１】マルチセル変換器の変換セル内のハーフブリッジの一実施形態を示す。
【図８２】図８１に示されるハーフブリッジのＰＷＭ動作を示すタイミング図を示す。
【図８３】幾つかの異なる設計のハーフブリッジでのＰＷＭ動作の異なるデューティサイクルでの図８１に示されるハーフブリッジで生じる損失を示す。
【図８４】個々の変換セルを別様に動作させることにより、マルチセル電力変換器の動作を最適化させる方法の一実施形態を示す。
【図８５】図８４に示されるような最適化機能を有するＩＳマルチセル変換器内の主コントローラの一実施形態を示す。
【図８６】図８４に示されるような最適化機能を有するＯＳマルチセル変換器内の主コントローラの一実施形態を示す。
【図８７】マルチセル変換器内のブリッジ回路の一実施形態を示す。
【図８８】マルチセル変換器と、シングルセル変換器とを含む電力変換回路の一実施形態を移示す。
【図８９】異なる電源から複数のＤＣ電圧を受け取るマルチセル変換器を含む電力変換回路の一実施形態を示す。
【図９０】マルチセル変換器と、マルチセル変換器に結合される複数のシングルセル変換器とを含む電力変換回路の一実施形態を示す。
【発明を実施するための形態】
【０００９】
以下の詳細な説明では、添付図面を参照する。図面は、本説明の一部をなし、本発明を実施し得る特定の実施形態を例示として示す。本明細書に記載される様々な実施形態の特徴が、特に別のことが記される場合を除き、互いに組み合せ可能なことを理解されたい。
【００１０】
以下、電力変換方法及び電力変換回路の幾つかの実施形態について、図面を参照して説明する。これらの電力変換回路は、幾つかの電力変換セルを有する少なくとも１つの電力変換器を含む。幾つかの電力変換セルを含む電力変換器は、以下、マルチセル電力変換器又はマルチセル変換器として呼ばれる。少なくとも１つのマルチセル変換器を使用する電力変換方法は、マルチセル電力変換方法と呼ばれる。
【００１１】
図１は、電力変換回路の一実施形態を示し、電力変換回路は、入力ＩＮ１、ＩＮ２において受け取られる入力電力ＰＩＮを、出力ＯＵＴ１、ＯＵＴ２において提供される出力電力ＰＯＵＴに変換に変換するように構成される。入力電力ＰＩＮは、入力ＩＮ１、ＩＮ２において受け取られる入力電流ＩＩＮと、入力の第１の入力ノードＩＮ１と第２の入力ノードＩＮ２との間の入力電圧ＶＩＮとの積として定義され、したがって、ＰＩＮ＝ＶＩＮ・ＩＩＮである。出力電力ＰＯＵＴは、出力ＯＵＴ１、ＯＵＴ２において提供される出力電流ＩＯＵＴと、出力の第１の出力ノードＯＵＴ１と第２の出力ノードＯＵＴ２との間の出力電圧ＶＯＵＴとの積として定義され、したがって、ＰＯＵＴ＝ＶＯＵＴ・ＩＯＵＴである。負荷Ｚ（図１において点線として示される）は、第２の電力変換器２０によって提供される出力電力ＰＯＵＴを受け取り得る。
【００１２】
電力変換回路は、入力ＩＮ１、ＩＮ２において入力電力を受け取るように構成される第１の変換器１０と、出力ＯＵＴ１、ＯＵＴ２において出力電力を提供するように構成される第２の電力変換器２０とを含む。第１の電力変換器１０及び第２の電力変換器のうちの少なくとも一方は、複数の電力変換セルを含み、複数の電力変換セルは、以下、変換セルと略して呼ばれる。図１に示される実施形態では、第１の電力変換器１０は複数の変換セル１１〜１Ｎ１を含み、第２の電力変換器２０は複数の変換セル２１〜２Ｎ３を含む。これらの変換セルは、図１において概略的にのみ示される。第１の電力変換器１０及び第２の電力変換器２０は、複数のコンデンサ１１１〜１１Ｎ２によってリンクされる。これらのコンデンサ１１１〜１１Ｎ２は、以下、ＤＣリンクコンデンサとも呼ばれる。個々のＤＣリンクコンデンサのコンデンサンスは、少数の例を挙げれば、出力電圧の入力電圧及び／又は出力電圧の波形又は電力変換器回路の電力定格等の幾つかの側面に依存する。一実施形態によれば、ＤＣリンクコンデンサのコンデンサンスは、２ｕＦ等の数マイクロファラデー（μＦ）〜９ｍＦ等の数ミリファラデー（ｍＦ）の範囲から選択される。
【００１３】
図１を参照すると、第１の電力変換器１０は、第１の数Ｎ１の変換セル１１〜１Ｎ１を含み得、第２の数Ｎ２のコンデンサ１１１〜１１Ｎ２は、第１の電力変換器１０及び第２の電力変換器２０をリンクし得、第２の電力変換器２０は、第３の数Ｎ３の変換セル２１〜２Ｎ２を含み得る。一実施形態によれば、第１の数Ｎ１、第２の数Ｎ２、及び第３の数Ｎ３は等しく、したがって、Ｎ１＝Ｎ２＝Ｎ３＝Ｎである。
【００１４】
第１の変換器１０及び第２の電力変換器２０がいかに実施されるかに応じて、電力変換回路によって異なるタイプの電力変換方法を実行し得る。それらの異なるタイプの電力変換方法の幾つかについて、図２Ａ〜図３Ｃを参照して以下に説明する。それらの図２Ａ〜図３Ｃのそれぞれは、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴのタイミング図を概略的に示す。
【００１５】
図２Ａを参照すると、入力電圧ＶＩＮは整流正弦電圧であり得、出力電圧ＶＯＵＴは、入力電圧ＶＩＮのピーク電圧よりも低い電圧レベルを有する直流電圧であり得る。図２Ｂを参照すると、入力電圧ＶＩＮは正弦電圧であり得、出力電圧ＶＯＵＴは、入力電圧ＶＩＮの振幅よりも低い電圧レベルを有する直流電圧であり得る。図２Ａに示されるような整流正弦電圧は、図２Ｂに示されるような正弦電圧を整流することによって取得し得る。一実施形態によれば、正弦電圧は、１１０ＶＲＭＳ又は２２０ＶＲＭＳ及び周波数５０Ｈｚ又は６０Ｈｚを有するグリッド電圧である。図２Ｂに示されるタイプの電力変換は、負荷Ｚに電力網からのＤＣ電力が供給される様々な異なる用途で使用し得る。それらの用途の例としては、通信交換機、コンピュータ等が挙げられる。図２Ｃを参照すると、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴのそれぞれは、直流電圧であり得、入力電圧ＶＩＮの電圧レベルは、出力電圧ＶＯＵＴの電圧レベルよりも高い。
【００１６】
図３Ａを参照すると、出力電圧ＶＯＵＴは整流正弦電圧であり得、入力電圧ＶＩＮは、出力電圧ＶＯＵＴのピーク電圧よりも低い電圧レベルを有する直流電圧であり得る。図３Ｂを参照すると、出力電圧ＶＯＵＴは正弦電圧であり得、入力電圧ＶＩＮは、出力電圧ＶＯＵＴの振幅よりも低い電圧レベルを有する直流電圧であり得る。一実施形態によれば、図３Ｂに示される正弦電圧は、１１０ＶＲＭＳ又は２２０ＶＲＭＳ及び周波数５０Ｈｚ又は６０Ｈｚを有するグリッド電圧である。図３Ｂに示されるタイプの電力変換は、例えば、電力が光起電性パネル、電池等のＤＣ電源から電力網に供給される用途で使用し得る。図３Ｃを参照すると、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴのそれぞれは、直流電圧であり得、入力電圧ＶＩＮの電圧レベルは、出力電圧ＶＯＵＴの電圧レベルよりも低い。
【００１７】
図２Ａ〜図２Ｃに示される実施形態では、出力電圧ＶＯＵＴの電圧レベルは、入力電圧ＶＩＮの電圧レベル又は有効電圧レベルよりも低い。以下、これらのタイプの電力変換のうちの１つを実行するように構成される電力変換回路は、逓減特性を有する電力変換回路と呼ぶことにする。図３Ａ〜図３Ｃに示される実施形態では、入力電圧ＶＩＮの電圧レベルは、出力電圧の電圧レベル又は有効電圧レベルよりも低い。以下、これらのタイプの電力変換のうちの１つを実行するように構成される電力変換回路は、逓増特性を有する電力変換回路と呼ぶことにする。
【００１８】
図１に示されるタイプの４つの異なる電力変換回路について、図４〜図７を参照して以下に説明する。これらの実施形態のそれぞれにおいて、第１の電力変換器１０及び第２の電力変換器２０はそれぞれ、複数の変換セルを含む。更に、これらの実施形態のそれぞれでは、Ｎ１＝Ｎ２＝Ｎ３＝Ｎであり、したがって、第１の電力変換器１０内の複数の変換セルのそれぞれは、１つのＤＣリンクコンデンサにより、第２の電力変換器２０内の複数の変換セルのうちの１つにリンクされる。しかし、これは単なる例である。第１の電力変換器１０及び第２の電力変換器２０のうちの一方のみが複数の変換セルを含む他の例又はＮ１、Ｎ２、及びＮ３のうちの少なくとも２つが異なる他の例について、以下に更に説明する。図４〜図７に示される電力変換回路は、第１の電力変換器１０の変換セルが入力ＩＮ１、ＩＮ２にいかに接続されるか、及び第２の電力変換器２０の変換セルが出力ＯＵＴ１、ＯＵＴ２にいかに接続されるかの点で異なる。
【００１９】
図４は、ＩＳＯＰ（直列入力、並列出力）トポロジを有する電力変換回路の一実施形態を示す。この電力変換回路では、第１の電力変換器１０の変換セル１１〜１Ｎ１は、入力ＩＮ１、ＩＮ２において直列接続され、第２の電力変換器２０の変換セル２１〜２Ｎ３は、出力ＯＵＴ１、ＯＵＴ２において並列接続される。これについて以下に説明する。
【００２０】
第１の電力変換器１０の変換セル１１〜１Ｎ１は、以下において第１の変換セルとも呼ばれる。これらの第１の変換セル１１〜１Ｎ１のそれぞれは、セル入力と、セル出力とを含む。各変換セル１１〜１Ｎ１のセル出力は、複数のＤＣリンクコンデンサ１１１〜１１Ｎ１のうちの１つ、すなわち、第１の変換セル１１〜１Ｎ１のそれぞれに関連付けられたＤＣリンクコンデンサに接続される。第１の変換セル１１〜１Ｎ１のセル入力は、電力変換回路の入力ＩＮ１、ＩＮ２において直列接続される。すなわち、複数の第１の変換セルのうちの１つ（図４に示される実施形態では、変換セル１１）の第１のセル入力ノードは、第１の入力ノードＩＮ１に接続される。複数の第１の変換セルのうちの別の１つ（図１に示される実施形態では、第１の変換セル１Ｎ１）の第２のセル入力ノードは、電力変換回路の第２の入力ノードＩＮ２に接続される。その他の第１の変換セル（図１に示される変換セル１２、１３）はそれぞれ、別の第１の変換セルの第２のセル入力ノードに接続された第１のセル入力ノードを有するとともに、別の第１の変換セルの第１のセル入力ノードに接続された第２のセル入力ノードを有する。換言すれば、個々の第１の変換セル１１〜１Ｎ１のセル入力は、電力変換回路の入力ノードＩＮ１とＩＮ２との間にカスケードを形成する。
【００２１】
第２の電力変換器２０の変換セル２１〜２Ｎ３は、以下、第２の変換セルとも呼ばれる。これらの第２の変換セル２１〜２Ｎ３のそれぞれは、セル入力と、セル出力とを含む。各変換セル２１〜２Ｎ３のセル入力は、複数のＤＣリンクコンデンサのうちの１つに接続される。第２の変換セル２１〜２Ｎ３のセル出力は、電力変換回路の出力ＯＵＴ１、ＯＵＴ２において並列接続される。すなわち、第２の変換セル２１〜２Ｎ３のそれぞれは、電力変換回路の第１の出力ノードＯＵＴ１に接続された第１のセル出力ノードを有し、第２の変換セル２１〜２Ｎ３のそれぞれは、電力変換回路の第２の出力ノードＯＵＴ２に接続された第２のセル出力ノードを有する。
【００２２】
図４に示されるＩＳＯＰトポロジを有する電力変換回路では、直列接続される第１の変換セル１１〜１Ｎ１のそれぞれは、セル入力電圧Ｖ１１〜Ｖ１Ｎ１として、入力電圧ＶＩＮのシェア又は部分を受信する。すなわち、セル入力電圧Ｖ１１〜Ｖ１Ｎ１の和は入力電圧ＶＩＮに対応する。
【数１】
2016059271.tif 000003
【００２３】
第１の変換セル１１〜１Ｎ１のそれぞれのセル入力電流は、入力電流ＩＩＮに等しい。更に、並列接続される第２の変換セル２１〜２Ｎ３は、出力電流ＩＯＵＴのシェア又は部分であるセル出力電流Ｉ２１〜Ｉ２Ｎ３を提供する。すなわち、セル出力電流Ｉ２１〜Ｉ２Ｎ３の和は出力電流ＩＯＵＴに対応する。
【数２】
2016059271.tif 000004
【００２４】
第２の変換セルのそれぞれのセル出力電圧は、電力変換回路の出力電圧ＶＯＵＴに対応する。
【００２５】
図５は、ＩＳＯＳ（直列入力、直列出力）トポロジを有する電力変換回路の一実施形態を示す。図４に示される電力変換回路のように、第１の変換セル１１〜１Ｎ１は入力ＩＮ１、ＩＮ２において直列接続される。図５に示される電力変換回路は、第２の変換セル２１〜２Ｎ３が出力ＯＵＴ１、ＯＵＴ２において直列接続されるという点で、図４に示される電力変換回路と異なる。これについて以下に説明する。
【００２６】
図５を参照すると、第２の変換セルのうちの１つ（図５に示される実施形態では、変換セル２１）の第１のセル出力ノードは、第１の出力ノードＯＵＴ１に接続される。複数の第２の変換セルのうちの別の１つ（図５に示される実施形態では、第２の変換セル２Ｎ３）の第２のセル出力ノードは、電力変換回路の第２の出力ノードＯＵＴ２に接続される。その他の第２の変換セル（図５に示される変換セル２２、２３）はそれぞれ、別の第２の変換セルの第２のセル出力ノードに接続される第１のセル出力ノードを有するとともに、別の第２の変換セルの第１のセル出力ノードに接続される第２のセル出力ノードを有する。換言すれば、個々の第２の変換セル２１〜２Ｎ３のセル出力は、電力変換回路の出力ノードＯＵＴ１とＯＵＴ２との間にカスケードを形成する。この実施形態では、複数の第２の変換セル２１〜２Ｎ３のそれぞれのセル出力電圧Ｖ３１〜Ｖ３Ｎ３は、電力変換回路の出力電圧ＶＯＵＴのシェアである。すなわち、
【数３】
2016059271.tif 000005
である。
【００２７】
複数の第２の変換セル２１〜２Ｎ３のそれぞれのセル出力電流は、電力変換回路の出力電流に等しい。
【００２８】
図５に示される電力変換回路では、図４に示される電力変換回路のように、第１の変換セル１１〜１Ｎ１のそれぞれのセル出力は、複数のＤＣリンクコンデンサ１１１〜１１Ｎ２のうちの１つに接続され、第２の変換セル２１〜２Ｎ３のそれぞれのセル入力は、ＤＣリンクコンデンサ１１１〜１１Ｎ２のうちの１つに対応し、ＤＣリンクコンデンサ１１１〜１１Ｎ２のそれぞれには、１つのみの第１の変換セルと、１つのみの第２の変換セルが接続される。
【００２９】
図６は、ＩＰＯＳ（並列入力、直列出力）トポロジを有する電力変換回路の一実施形態を示す。図５に示される電力変換回路のように、第２の変換セル２１〜２Ｎ３は、出力ＯＵＴ１、ＯＵＴ２において直列接続される。図６に示される電力変換回路は、第１の変換セル１１〜１Ｎ１が入力ＩＮ１、ＩＮ２において並列接続されるという点で、図５に示される電力変換回路と異なる。すなわち、第１の変換セル１１〜１Ｎ１のそれぞれは、電力変換回路の第１の入力ノードＩＮ１に接続される第１のセル入力ノードとを有するとともに、電力変換回路の第２の入力ノードＩＮ２に接続される第２のセル入力ノードを有する。したがって、第１の変換セル１１〜１Ｎ１のそれぞれは、セル入力電圧として入力電圧ＶＩＮを受信し、第１の変換セル１１〜１Ｎ１のそれぞれのセル入力電流Ｉ０１〜Ｉ０Ｎ１は、入力電流ＩＯＵＴのシェア又は部分であり、したがって、
【数４】
2016059271.tif 000006
である。
【００３０】
図７は、ＩＰＯＰ（並列入力、並列出力）トポロジを有する電力変換回路の一実施形態を示す。この電力変換回路では、第１の変換セル１１〜１Ｎ１は、入力ＩＮ１、ＩＮ２において並列接続され、第２の変換セル２１〜２Ｎ３は出力において並列接続される。第１の変換セル１１〜１Ｎ１の並列接続に関しては、図６及び対応する説明を参照し、第２の変換セル２１〜２Ｎ３の並列接続に関しては、図４及び対応する説明を参照する。
【００３１】
第１の変換セル１１〜１Ｎ１及び第２の変換セル２１〜２Ｎ３はそれぞれ、電力変換トポロジを用いて実施され、セル入力においてセル入力電力を受信し、セル出力においてセル出力電力を提供するように構成される。第１の変換セル１１〜１Ｎ１のそれぞれは、入力ＩＮ１、ＩＮ２からセル入力電力を受信する。第１の変換セル１１〜１Ｎ１のそれぞれのセル出力電力は、第１の変換セルのそれぞれが、セル出力に接続されたＤＣリンクコンデンサ及びセル出力に接続された第２の変換セルにそれぞれ提供する電力である。複数の第２の変換セル２１〜２Ｎ３のそれぞれのセル入力電力は、第２の変換セルが、接続されたＤＣリンクコンデンサから受信する電力及び接続される第１の変換回路から受信する電力のそれぞれである。第２の変換セルのそれぞれは、セル出力電力を出力ＯＵＴ１、ＯＵＴ２に提供する。ＤＣリンクコンデンサ１１１〜１１Ｎ２は、第１の変換セル１１〜１Ｎ１のうちの１つのセル出力電力の電力レベル及び関連付けられた第２の変換セルのセル入力電力の電力レベルが異なることができるように、エネルギーを格納することが可能である。以下、「関連付けられる」という言葉は、１つの第１の変換セルと、この第１の変換セルに接続されたＤＣリンクコンデンサと、この第１の変換セル及びこのＤＣリンクコンデンサに接続された第２の変換セルとの関係を記述するために使用される。
【００３２】
第１の変換セル１１〜１Ｎ１及び第２の変換セル２１〜２Ｎ３で実施される変換器トポロジのタイプは、例えば、電力変換回路が実行される電力変換のタイプに依存する。一般に、変換セル１１〜１Ｎ１、２１〜２Ｎ３は、電力絶縁変換器トポロジ又は電力変換非絶縁トポロジを用いて実施することができる。最初の場合、各変換セルは、セル入力とセル出力とをガルバニック絶縁する変圧器を含む。２番目の場合、変換セルのセル入力及びセル出力は、ガルバニック絶縁されない。これは、図８〜図１０を参照して以下に説明される。これらの各図は、第１の変換セル１ｉと、第１の変換セル１ｉのＤＣリンクコンデンサ１１ｉと、第１の変換セル１ｉに接続される第２の変換セル２ｉとを示す。第１の変換セル１ｉ及び第２の変換セル２ｉは、本明細書において上述した任意の電力変換回路での、第１の変換セル１１〜１Ｎ１と、第１の変換セル１１〜１Ｎ１に接続される第２の変換セル２１〜２Ｎ３との任意の対を表す。
【００３３】
図８に示される実施形態では、第１の変換セル１ｉは、絶縁変換器トポロジを用いて実施される。これは、第１の変換セル１ｉを表す回路ブロック内の変圧器記号で概略的に示されている。第２の変換セル２ｉは、非絶縁変換器トポロジを用いて実施される。図８に示されるように、第１の変換セル１１〜１Ｎ１が絶縁変換器トポロジで実施され、第２の変換セル２１〜２Ｎ３が非絶縁変換器トポロジを用いて実施される電力変換回路では、第１の変換セル１１〜１Ｎ１は、電力変換回路の入力ＩＮ１、ＩＮ２と、出力ＯＵＴ１、ＯＵＴ２との間にガルバニック絶縁を提供する。
【００３４】
図９に示される実施形態では、第１の変換セル１ｉは、非絶縁変換器トポロジを用いて実施される。これは、第２の変換セル２ｉを表す回路ブロック内の変圧器記号で概略的に示される。第１の変換セル１ｉは、非絶縁変換器トポロジを用いて実施される。図９に示されるように、第１の変換セル１１〜１Ｎ１が非絶縁変換器トポロジを用いて実施され、第２の変換セル２１〜２Ｎ３が絶縁変換器トポロジを用いて実施される電力変換回路では、第２の変換セル２１〜２Ｎ３は、入力ＩＮ１、ＩＮ２と出力ＯＵＴ１、ＯＵＴ２との間にガルバニック絶縁を提供する。
【００３５】
図１０に示される実施形態では、第１の電力変換セル１ｉ及び第２の電力変換セル２ｉの何れも、絶縁変換器トポロジを用いて実施されない。別の実施形態（図示せず）によれば、第１の電力変換セル１ｉ及び第２の電力変換セル２ｉは両方とも、絶縁変換器トポロジを用いて実施される。
【００３６】
以下、第１の電力変換器１０の異なる実施形態及びこれらの実施形態の動作方法について説明する。以下、直列接続された変換セル１１〜１Ｎ１を有する第１のマルチセル電力変換器１０はＩＳ（直列入力）変換器又はＩＳトポロジを有する電力変換器と呼ぶことにする。同等に、並列接続された変換セル１１〜１Ｎ１を有する第１のマルチセル電力変換器１０はＩＰ（並列入力）変換器又はＩＰトポロジを有する電力変換器と呼ぶことにする。直列接続された変換セル２１〜２Ｎ３を有する第２のマルチセル電力変換器はＯＳ（直列出力）変換器又はＯＳトポロジを有する電力変換器と呼ぶことにする。同等に、並列接続された変換セル１１〜１Ｎ１を有する第２のマルチセル電力変換器２０はＯＰ（並列出力）変換器又はＯＰトポロジを有する電力変換器と呼ぶことにする。第１の電力変換器１０及び第２の電力変換器２０のうちの一方に関連して、「直列接続される変換セル」は、直列接続されたセル入力を有する（第１の変換器１０内）か、又は直列接続されるセル出力を有する（第２の変換器２０内）変換セルであり、「並列接続される変換セル」は、並列接続されるセル入力を有する（第１の変換器１０内）か、又は並列接続されるセル出力を有する（第２の変換器２０内）変換セルである。
【００３７】
まず、ＩＳトポロジを有する第１の電力変換器１０の一実施形態について説明し、この変換器は、図２Ａに示されるように、整流正弦電圧を入力電圧ＶＩＮとして受け取り、複数のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を個々のＤＣリンクコンデンサ１１１〜１１Ｎ２（この実施形態では、Ｎ１＝Ｎ２である）に提供するように構成される。図１１を参照すると、整流正弦波波形を有するそのような入力電圧ＶＩＮは、４つの整流要素１０１〜１０４を有するブリッジ整流器１００によって正弦波グリッド電圧ＶＧＲＩＤから取得し得る。これらの整流要素は、図１１に示されるように、ダイオードであり得る。しかし、正弦波整流要素として動作するスイッチ等の他の整流要素が、同様に使用可能である。これらの整流要素１０１〜１０４は、ブリッジ構成で接続され、グリッド電圧ＶＧＲＩＤを入力電圧として受信し、整流正弦電圧を出力電圧として提供する。整流回路１００のこの出力電圧は、電力変換回路の入力電圧ＶＩＮであり、ここからの入力ＩＮ１、ＩＮ２のみが図１１に示される。
【００３８】
グリッド電圧ＶＧＲＩＤは、１１０ＶＲＭＳ又は２３０ＶＲＭＳ正弦電圧であり得る。最初の場合、整流入力電圧ＶＩＮのピーク電圧は約１６０Ｖであり、２番目の場合、ピーク電圧は約３２０Ｖである。別の実施形態によれば、グリッド電圧は、最高で数キロボルト（ｋＶ）のピーク電圧を有する中電圧である。
【００３９】
一実施形態によれば、複数の第１の変換セル１１〜１Ｎ１を有する第１の電力変換器１０は、全体ＤＣリンク電圧（合計ＤＣリンク電圧）Ｖ２ＴＯＴの電圧レベルが、入力電圧ＶＩＮのピーク電圧の電圧レベルよりも高いように、入力電圧ＶＩＮからＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を生成するように構成される。合計ＤＣリンク電圧Ｖ２ＴＯＴは、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎの和に等しく、すなわち、
【数５】
2016059271.tif 000007
である。
【００４０】
一実施形態によれば、合計ＤＣリンク電圧Ｖ２ＴＯＴは、ピーク電圧の１．１倍〜１．３倍である。例えば、２２０ＶＲＭＳ正弦電圧から得られる入力電圧ＶＩＮの場合、合計ＤＣリンク電圧Ｖ２ＴＯＴは約４００Ｖである。
【００４１】
図１２は、ＩＳトポロジを有し、入力電圧ＶＩＮのピーク電圧レベルよりも高い電圧を有する合計ＤＣリンク電圧Ｖ２ＴＯＴを生成するように構成される第１の電力変換器１０の一実施形態を示す。この実施形態では、個々の第１の変換器ステージ１１〜１Ｎ１はそれぞれ、非絶縁変換器トポロジの一種であるブースト変換器トポロジを用いて実施される。図１２では、第１の変換セル１１〜１Ｎ１のうちの１つのみ、すなわち、第１の変換セル１１が詳細に示される。その他の第１の変換セル１２〜１Ｎ１は同じトポロジを用いて実施される。したがって、第１の変換セル１１に関連して提供される説明は、その他の第１の変換セル１２〜１Ｎ１にも等しく当てはまる。
【００４２】
図１２を参照すると、第１の変換セル１は、ロー側スイッチ１２Ｌとハイ側スイッチ１２Ｈとを有するハーフブリッジ１２を含む。ハイ側スイッチ１２Ｈは、任意選択的であり、例えば、ダイオード等の整流要素で置換し得る。図１２を参照すると、ハイ側スイッチは、電子スイッチ及び並列整流要素を用いて実施し得る。電子スイッチは、並列整流要素が導通する都度、切り替わる同期整流器として動作する。したがって、ハイ側スイッチ１２Ｈは、能動整流要素のように動作する。しかし、スイッチがオンであるときにハイ側スイッチ１２Ｈで生じる損失は、ダイオード等の同等の受動整流要素で生じる損失よりも低い。ロー側スイッチ１２Ｌも、電子スイッチ及び配列整流要素を用いて実施し得る。しかし、この実施形態では、整流要素は任意選択的である。ハイ側スイッチ１２Ｈ及びロー側スイッチ１２Ｌは、電子スイッチとして実施することができる。それらのスイッチの例としては、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）、ＧａＮ−ＨＥＭＴ等が挙げられるが、こられに限定されない。ＭＯＳＦＥＴ等のこれらの電子スイッチの幾つかのタイプは、図１２に示される整流要素として使用し得る集積ダイオード（ボディダイオード）を含む。
【００４３】
図１２を参照すると、ロー側スイッチ１２Ｌは、第１の変換セル１１のセル入力ノード間に接続される。したがって、第１の変換セル１１のロー側スイッチ１２Ｌ及びその他の第１の変換セル１２〜１Ｎ１内の対応するロー側スイッチ（図示せず）は、入力ＩＮ１、ＩＮ２の入力ノード間に接続される直列回路を形成する。第１の変換セル１１のハイ側スイッチ１２Ｈ及びＤＣリンクコンデンサ１１１は、直列回路を形成し、この直列回路はロー側スイッチ１２Ｌに並列接続される。
【００４４】
第１の電力変換回路１０は、チョーク等の少なくとも１つのインダクタ１５を更に含む。図１２に示される実施形態では、個々の第１の変換セル１１〜１Ｎ１はインダクタ１５を共有する。すなわち、第１の変換セル１１内のロー側スイッチ１２Ｌ及びその他の変換セル１２〜１Ｎ１内の対応するロー側スイッチと直列接続される１つのインダクタがある。別の実施形態（図示せず）によれば、各変換セル１１〜１Ｎ１は、各変換セル内のハイ側スイッチ及びロー側スイッチに共通する、１つのセル入力ノードと回路ノードとの間に接続される１つのインダクタを含む。
【００４５】
図１２を参照すると、第１の変換セル１１は、ロー側スイッチ１２Ｌ及びハイ側スイッチの動作を制御するように構成されるコントローラ１４１を更に含む。ハイ側スイッチ１２Ｈが受動整流要素で置換される場合、コントローラ１４は、ロー側スイッチ１２Ｌの動作のみを制御する。
【００４６】
ロー側スイッチ１２Ｌは、コントローラ１４から駆動信号Ｓ１２Ｌを受信し、駆動信号Ｓ１２Ｌは、ロー側スイッチ１２Ｌをオン又はオフの何れかに切り換える。同等に、ハイ側スイッチ１２Ｈは、コントローラ１４から駆動信号Ｓ１２Ｈを受信し、駆動信号Ｓ１２Ｈは、ハイ側スイッチ１２Ｈをオン又はオフの何れかに切り換える。一実施形態によれば、コントローラ１４は、ロー側スイッチ１２Ｌ及びハイ側スイッチ１２Ｈが同時にオンに切り換えられず、ＤＣリンクコンデンサ１１１がこれらのスイッチ１２Ｌ、１２Ｈを介して放電されないように、ロー側スイッチ１２Ｌ及びハイ側スイッチ１２Ｈを駆動する。
【００４７】
一実施形態によれば、第１の変換セル１１内のコントローラ１４及びその他の変換セル１２〜１Ｎ１内の対応するコントローラは、第１の電力変換器１０のコントローラ４によって制御される。このコントローラ４は、以下、第１の電力変換器１０の主コントローラと呼ばれることもある。この主コントローラ４の動作方法及び可能な実施について以下に説明する。
【００４８】
一実施形態によれば、主コントローラ４は、第１の変換セル１１内のコントローラ１４及びその他の変換セル１２〜１Ｎ１内の対応するコントローラを介して、合計ＤＣリンク電圧Ｖ２ＴＯＴを制御（調整）するように構成される。一実施形態によれば、主コントローラ４は、入力電流ＩＩＮの波形が入力電圧ＶＩＮの波形に略対応するように、入力電流ＩＩＮの電流波形を制御するように更に構成される。入力電圧ＶＩＮの波形と入力電流ＩＩＮの波形の結果として生成される波形との位相差は、ゼロであることもあれば、又はゼロとは異なることもある。入力電圧ＶＩＮの波形と略同じ波形を有するように入力電流ＩＩＮを制御することは、入力ＩＮ１、ＩＮ２において受信される入力電力ＰＩＮの電力ファクタを制御するのに役立ち得る。入力電圧ＶＩＮの波形に略等しくなるように入力電流ＩＩＮの波形を制御するように構成される第１の電力変換器１０は、ＰＦＣ（電力ファクタ補正）機能を有する第１の電力変換器１０、又は簡潔に第１のＰＦＣ電力変換器１０と呼ぶことにする。
【００４９】
合計ＤＣリンク電圧Ｖ２ＴＯＴ及び入力電流ＩＩＮの電流波形を制御するように構成される主コントローラ４の一実施形態を図１３に示す。図１３を参照すると、主コントローラ４は、入力基準電流コントローラ４１と、変調指数コントローラとも呼ばれる変換セルコントローラ４２とを含む。入力基準電流コントローラ４１は、入力電流基準信号ＩＩＮ＿ＲＥＦを生成するように構成される。入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベル（設定点）を表し、この所望の電流レベルは、合計ＤＣリンク電圧Ｖ２ＴＯＴの電圧レベルが予め定義される電圧レベルに等しくなるように、合計ＤＣリンク電圧Ｖ２ＴＯＴを制御するために必要である。この入力電流基準信号ＩＩＮ＿ＲＥＦのレベルは、入力電圧ＶＩＮが変化するにつれて経時変化し得る。入力基準電流コントローラ４１は、入力電圧ＶＩＮの瞬間電圧レベルを表す入力電圧信号ＶＩＮ＿Ｍを受信する。この入力電圧信号ＶＩＮ＿Ｍは、入力電圧ＶＩＮを測定することにより、又は他の手段により取得し得る。入力基準電流コントローラ４１は、ＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍを更に受信する。これらのＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍのそれぞれは、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２のうちの１つを表す。これらのＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍは、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を測定することによって取得し得る。入力基準電流コントローラ４１は、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦを更に受信する。この基準信号Ｖ２ＴＯＴ＿ＲＥＦは、合計ＤＣリンク電圧Ｖ２ＴＯＴの所望の（予め定義される）電圧レベルを表す。入力基準電流コントローラ４１は、これらの入力信号に基づいて入力電流基準信号ＩＩＮ＿ＲＥＦを計算する。入力基準電流コントローラ４１は、合計ＤＣリンク電圧が、ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって定義される所望のレベルをとるように、入力電流基準信号ＩＩＮ＿ＲＥＦの電流レベルを生成するため、本実施形態及び以下に説明する他の実施形態では、入力基準電流コントローラ４１は、ＤＣリンク電圧コントローラと呼ばれることもある。
【００５０】
変調指数コントローラ４２は、入力電流基準信号ＩＩＮ＿ＲＥＦ及び入力電流信号ＩＩＮ＿Ｍを受信する。入力電流信号ＩＩＮ＿Ｍは、入力電流ＩＩＮの所望の瞬間電流レベルを表す。この瞬間電流信号ＩＩＮ＿Ｍは、入力電流ＩＩＮを測定することにより、又は他の手段により取得し得る。変調指数コントローラ４２は、個々の第１の変換セル１１〜１Ｎ１においてコントローラ１４１〜１４Ｎによって受信される制御信号ｍを出力する。図１２を参照すると、各コントローラ（より正確には、各変換セル内のコントローラ）は、制御信号ｍ１〜ｍＮ１を主コントローラ４から受信する。一実施形態によれば、個々の第１の変換セル１１〜１Ｎ１は、同じ制御信号ｍを受信し、したがって、ｍ＝ｍ１＝ｍ２＝ｍ３＝ｍＮ１である。以下において変調指数ｍと呼ばれることもあるこの制御信号ｍに関する詳細について、以下に説明する。変調指数ｍについての更なる詳細に進む前に、入力基準電流コントローラ４１及び変換セルコントローラ４２の実施形態について図１４を参照して説明する。変調指数コントローラ４２は、入力電流ＩＩＮを制御するように機能する。したがって、変調指数コントローラ４２は、（入力）電流コントローラと呼ばれることもある。
【００５１】
図１４に関連して、入力基準電流コントローラ４１は簡潔に電流コントローラと呼ばれる。図１４を参照すると、電流コントローラ４１はエラーフィルタ４１１を含み得、このフィルタは、ＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ＿Ｍと、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦとを受信する。エラーフィルタ４１１はエラー信号Ｖ２ＥＲＲを生成し、この信号は、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦと個々のＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ＿Ｍの和との差に依存する。これらのＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ＿Ｍは、合計ＤＣリンク電圧Ｖ２ＴＯＴを表す。エラーフィルタは差
【数６】
2016059271.tif 000008
を計算し、この差をフィルタリングして、エラー信号Ｖ２ＥＲＲを生成し得る。フィルタは、比例（Ｐ）特性、比例−積分（ＰＩ）特性、及び比例−積分−微分（ＰＩＤ）特性のうちの１つを有し得る。乗算器４１２が、エラー信号Ｖ２ＥＲＲ及び合計ＤＣリンク電圧信号Ｖ２ＴＯＴ＿ＲＥＦを受信し、これらの信号Ｖ２ＥＲＲ、Ｖ２ＴＯＴ＿ＲＥＦの積を出力信号Ａとして提供する。任意選択的な除算器４１３が、乗算器出力信号Ａと、信号Ｂとを受信し、ここで、信号Ｂは、入力電圧ＶＩＮのピーク電圧レベルＶＩＮ＿ＭＡＸの二乗に依存する。図１４に示される実施形態では、
【数７】
2016059271.tif 000009
である。
【００５２】
除算器４１３の出力信号Ｃは、除算器入力信号Ａ、Ｂの商Ａ／Ｂに等しい。更なる乗算器４１４が、除算器出力信号Ｃと、入力電圧信号ＶＩＮ＿Ｍを受信し、これらの信号Ｃ及びＶＩＮ＿Ｍの瞬間レベルを乗算するように構成される。
【００５３】
図１３を参照して説明したように、入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベルを定義する。入力電圧ＶＩＮが時間的に変動する場合、入力電流基準信号ＩＩＮ＿ＲＥＦも時間的に変動する。これは、入力電圧信号ＶＩＮ＿Ｍを除算器４１３の出力信号Ｃと乗算することにより入力電流基準信号ＩＩＮ＿ＲＥＦを生成することの結果である。除算器４１３は省くことができる。この場合、更なる乗算器４１４は、入力信号として出力信号Ａを乗算器４１２から受信する。入力電流基準信号ＩＩＮ＿ＲＥＦが入力電圧信号ＶＩＮ＿Ｍによって定義される周波数を有する周期信号であると仮定すると、入力電流基準信号ＩＩＮ＿ＲＥＦの振幅は、入力電圧信号ＶＩＮ＿Ｍの振幅と、除算器出力信号Ｃ及び乗算器出力信号Ａのうちの一方とによって定義される。これらの信号Ｃ及びＡは、合計ＤＣリンク電圧Ｖ２ＴＯＴに依存する。エラーフィルタ４１１は、合計ＤＣリンク電圧Ｖ２ＴＯＴが合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって定義されるレベル未満になる場合、エラー信号Ｖ２ＥＲＲの信号レベルが増大して、乗算器出力信号Ａのレベル及び入力電流基準信号ＩＩＮ＿ＲＥＦの振幅を増大させるような、且つ合計ＤＣリンク電圧ＶＴＯＴの電圧レベルが、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって定義されるような電圧レベルに略対応するように合計ＤＣリンク電圧Ｖ２ＴＯＴを調整するような、エラー信号Ｖ２ＥＲＲを生成するように構成される。同等に、エラーフィルタ４１１は、合計ＤＣリンク電圧ＶＴＯＴの電圧レベルが、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって定義される電圧レベルを上回るように増大する場合、エラー信号Ｖ２ＥＲＲのレベルを低減して、入力電圧基準信号ＩＩＮ＿ＲＥＦの振幅を低減するとともに、合計ＤＣリンク電圧Ｖ２ＴＯＴの更なる増大に対抗する。
【００５４】
任意選択的な除算器４１３は、入力電圧ＶＩＮの振幅が変動し得る用途で使用し得る。除算器４１３は、入力電圧ＶＩＮの振幅が増大する場合、フィードフォワード原理に従って動作し、入力電流基準信号ＩＩＮ＿ＲＥＦの振幅を低減することにより、入力電流ＩＩＮの振幅を低減するのに役立つ。この場合、入力電圧ＶＩＮの一周期にわたって平均された入力電力である平均入力電力は、入力電圧ＶＩＮの一周期の振幅から略独立しており、エラー信号Ｖ２ＥＲＲ及び合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦによって実質的に定義される。
【００５５】
図１４を参照すると、変調指数コントローラ４２は、入力電流信号ＩＩＮ＿Ｍを受信する第１のフィルタ４２２を含む。減算器４２１が、入力基準信号ＩＩＮ＿ＲＥＦと、フィルタ出力信号ＩＩＮ＿Ｆとを受信する。この減算器４２１は、入力電流基準信号ＩＩＮ＿ＲＥＦの瞬間レベルから、フィルタ出力信号ＩＩＮ＿Ｆの瞬間信号レベルを減算する。これは、所望の入力電流レベルと実際の入力電流レベルとの瞬間差を表す減算器４２１の出力信号ＩＩＮ＿ＥＲＲである。第２のフィルタ４２３が、この電流エラー信号ＩＩＮ＿ＥＲＲを受信し、変調指数ｍを提供する。一実施形態によれば、第１のフィルタ４２２はローパス特性を有する。第２のフィルタ４２３は、Ｐ特性、ＰＩ特性、及びＰＩＤ特性のうちの１つを有し得る。
【００５６】
入力電圧ＶＩＮが、例えば、周波数１００Ｈｚ又は１２０Ｈｚを有する整流正弦電圧等の周期電圧である場合、変調指数ｍも周期信号であり、入力電圧ＶＩＮと略同じ周波数を有することを見ることができる。図１５は、入力電圧ＶＩＮと変調指数ｍとの関係を概略的に示す。図１４を参照すると、入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電圧信号ＶＩＮ＿Ｍを、合計ＤＣリンク電圧に依存する信号Ｃ及びＡのうちの一方で乗算することによって得られるため、入力電圧ＶＩＮを表す図１５に示される波形も、入力電流基準信号ＩＩＮ＿ＲＥＦを表す（合計ＤＣリンク電圧ＶＴＯＴの電圧レベルが、図１５に示される時間期間中に変化しないと仮定する場合）。図１５を参照すると、一方では、それぞれ、入力電圧ＶＩＮと入力電流基準信号ＩＩＮ＿ＲＥＦとの間に位相シフトΦがあり得、他方では、変調指数ｍがあり得る。多くとも数度であるこの位相差Φは、入力電圧基準信号ＩＩＮ＿ＲＥＦとフィルタリングされた入力電流信号ＩＩＮ＿Ｆとの差と、インダクタ１５（図１１参照）の電圧Ｖ１５とに基づいて変化し得る。更に、変化する変調指数ｍの振幅が入力電圧ＶＩＮの振幅に依存し、一方、入力電圧ＶＩＮの振幅が増大するにつれて、変調指数ｍの振幅が増大することを見ることができる。一実施形態によれば、主コントローラ４は、０〜１の値を有する正規化信号として変調指数ｍを生成するように構成され、変調指数ｍは、入力電圧ＶＩＮの振幅が合計ＤＣリンク電圧ＶＴＯＴに対応する場合のみ、１の振幅を有する。
【００５７】
図１６は、図１２に示される第１の変換セル１１内のコントローラ１４の一実施形態を示す。その他の変換セル１２〜１Ｎ１内の各コントローラ（図１２に図示せず）は、図１６に示されるコントローラ１４に従って実施し得る。図１６を参照すると、コントローラ１４１は、セルコントローラ４２から受信される変調指数ｍ１に基づいてデューティサイクルｄ１を計算するように構成される。図１６に示される実施形態では、デューティサイクルｄの計算は、以下のように、デューティサイクルｄを計算することを含む。
ｄ１＝１−ｍ１  （８）
【００５８】
説明を目的として、第１の変換セル１１〜１Ｎ１のそれぞれが、同じ変調指数ｍを主コントローラから受信し、したがって、第１の変換セル１１〜１Ｎ１のそれぞれのコントローラにおいて、同じデューティサイクルｄ＝１−ｍが計算されると仮定する。
【００５９】
変調指数ｍ１のように、デューティサイクルｄ１は０と１との間で変化し得る。変調指数ｍ１のように、デューティサイクルｄ１は、時間的に変化し、０と１との間で変化し得る。ＰＷＭコントローラ１４２は、デューティサイクル、又はより正確にはデューティサイクルｄ１を表す信号を受信し、デューティサイクルｄ１に基づいて、ロー側スイッチ１２Ｌの駆動信号Ｓ１２Ｌ及び任意選択的に、ハイ側スイッチ１２Ｈの駆動信号Ｓ１２Ｈを生成する。
【００６０】
図１６に示されるＰＷＭコントローラ１４２の一動作方法について、図１７を参照して説明し、図１７には、ロー側スイッチ１２Ｌによって受信される駆動信号Ｓ１２Ｌ及びハイ側スイッチ１２Ｈによって受信される駆動信号Ｓ１２Ｈのタイミング図が示される。これらの各駆動信号Ｓ１２Ｌ、Ｓ１２Ｈは、各スイッチをオンに切り換えるオンレベルと、各スイッチをオフに切り換えるオフレベルとをとることができる。単に説明を目的として、図１７では、オンレベルはハイ信号レベルとして描かれ、オフレベルはロー信号レベルとして描かれる。
【００６１】
図１７を参照すると、ＰＷＭコントローラ１４２は、ロー側スイッチ１２Ｌを循環してオンに切り換えるように構成される。特に、ＰＷＭコントローラ１４２は、ロー側スイッチ１２Ｌを周期的にオンに切り換えるように構成し得る。図１７では、Ｔｐは、ロー側スイッチ１２Ｌの１駆動サイクルの持続時間を示す。時間期間Ｔｐは、スイッチング周波数ｆｐによって定義され、Ｔｐ＝１／ｆｐである。スイッチング周波数ｆｐは、例えば、１８ｋＨｚ〜数百ｋＨｚの周波数範囲から選択される周波数である。図１７では、Ｔｏｎはロー側スイッチ１２Ｌのオン時間を示し、これは、ロー側スイッチ１２Ｌがオンに切り換えられる１駆動サイクル内の時間期間である。デューティサイクルｄ１は、１駆動サイクルの持続時間Ｔｐに相対するこのオン時間の持続時間を定義し、
ｄ１＝Ｔｏｎ／Ｔｐ  （９）
である。
【００６２】
したがって、デューティサイクルｄ１が増大するにつれて、１駆動サイクルの時間期間Ｔｐに相対してオン時間は増大し、逆も同様である。
【００６３】
図１７を参照すると、ＰＷＭコントローラ１４２は、ロー側スイッチ１２Ｌのオンオフ切り換えに相補的にハイ側スイッチ１２Ｈをオンオフ切り換えし得る。すなわち、ＰＷＭコントローラ１４２は、ロー側スイッチ１２Ｌがオフに切り換えられる場合、ハイ側スイッチ１２Ｈをオンに切り換えるように構成し得、逆の場合も同様である。ロー側スイッチ１２Ｌをオフに切り換えてから、ハイ側スイッチ１２Ｈをオンに切り換えるまで、及びハイ側スイッチ１２Ｈをオフに切り換えてから、ロー側スイッチを再びオンに切り換えるまでに遅延時間があり得る。しかし、そのような遅延時間は図１７に示されていない。そのような遅延時間中、ハイ側スイッチ１２Ｈの整流要素は導通する。ハイ側スイッチ１２Ｈが整流要素で置換される場合、ロー側スイッチ１２Ｌがオフ状態であるとき、整流要素は「自動的に」導通する。
【００６４】
図１８は、図１６に示されるコントローラ１４内のＰＷＭコントローラ１４２の一実施形態を示す。図１８を参照すると、ＰＷＭコントローラ１４２は、第１のクロック信号ＣＬＫ１を生成するクロック生成器１４３を含み得る。この第１のクロック信号ＣＬＫ１の周波数は、スイッチング周波数ｆｐよりも高くすることができる。一実施形態によれば、第１のクロック信号ＣＬＫ１の周波数は、少なくとも数ＭＨｚである。分周器１４４は、カウンタ等で実施し得、第１のクロック信号ＣＬＫ１を受信し、第２のクロック信号ＣＬＫ２を生成する。第２のクロック信号ＣＬＫ２は、スイッチング周波数ｆｐを定義する。この第２のクロック信号ＣＬＫ２は図１７にも示される。図１７を参照すると、ロー側スイッチ１２Ｌの駆動信号Ｓ１２Ｌは、第２のクロック信号ＣＬＫ２の信号パルスが発生する都度、オンレベルをとり得る。ＳＲフリップフロップ１４５等のラッチが、設定入力Ｓにおいて第２のクロック信号ＣＬＫ２を受信し得る。第１の駆動器１４６は、フリップフロップ１４５の第１の非反転出力Ｑに結合される入力を有し、フリップフロップ１４５の第１の非反転出力Ｑにおける出力信号に基づいてロー側スイッチ１２Ｌの駆動信号Ｓ１２Ｌを生成する。任意選択的な第２の駆動器１４７が、フリップフロップ１４５の第２の非反転出力Ｑ’において、出力信号に基づいてハイ側スイッチ１２Ｈの駆動信号Ｓ１２Ｈを生成する。ロー側スイッチ１２Ｌのオン時間Ｔｏｎを調整するために、タイマ１４８が、第２のクロック信号ＣＬＫ２と、デューティサイクル信号ｄと、第１のクロック信号ＣＬＫ１とを受信する。タイマ１４８は、フリップフロップ１４５をリセットするように構成され、それにより、駆動信号Ｓ１２Ｌが、第２のクロック信号ＣＬＫ２の信号パルス後、予め定義される時間期間においてオフレベルをとらせ、この時間期間はデューティサイクルｄによって定義される。
【００６５】
図１８が、ＰＷＭコントローラ１４２の様々な可能な実装態様のうちの単なる１つを示すことに留意されたい。当然、ＰＷＭコントローラ１４２の実装態様は、図１８に示される特定の実施形態に限定されない。
【００６６】
上で説明したように生成される変調指数が、
ｍ＝ＶＩＮ／Ｖ２ＴＯＴ  （１０）
に概ね対応するように生成されることを見ることができ、式中、ＶＩＮは、入力電圧ＶＩＮの瞬間電圧レベルを示し、Ｖ２ＴＯＴは（所望の）合計ＤＣリンク電圧を表す。しかし、これは単なる近似である。図１３及び図１４に関連して上述したものを参照すると、変調指数ｍは、入力電圧ＶＩＮに依存するのみならず、入力電流ＩＩＮの電流レベルと基準入力電流ＩＩＮ＿ＲＥＦとの差に基づいて更に変化し得る。
【００６７】
一実施形態によれば、第１の変換セル１１内のコントローラ１４及びその他の変換セル１２〜１Ｎ１内の対応するコントローラは、同じ変調指数ｍを主コントローラ４から受信し、個々の変換セル１１〜１Ｎ１はインタリーブ方式で動作する。これについて図１９Ａ及び図１９Ｂを参照して説明する。図１９Ａ及び図１９Ｂは、第１の変換セル１１内のロー側スイッチ１２Ｌの駆動信号Ｓ１２Ｌのタイミング図と、その他の変換セル１２〜１Ｎ１内の対応するロー側スイッチの駆動信号Ｓ１２Ｌ２〜Ｓ１２ＬＮ１のタイミング図とを示す。図１９Ａ及び図１９Ｂでは、これらの駆動信号Ｓ１２Ｌ〜Ｓ１２ＬＮ１は、２つの異なるデューティサイクルｄ、すなわち、図１９Ａではｄ＝０．６２５及び図１９Ｂではｄ＝０．１２５において示される。インタリーブ方式で個々の変換セル１１〜１Ｎ１を動作させることは、個々の変換セル１１〜１Ｎ１の駆動サイクルが、時間オフセットＴｐ／Ｎ１で開始することを意味する。ここで、上述した実施形態のように、Ｎ１は第１の変換セル１１〜１Ｎ１の数を示す。例えば、Ｎ１＝４の場合、図１９Ａ及び図１９Ｂに示されるように、時間オフセットはＴｐ／４である。例えば、変換セル１１内の駆動信号Ｓ１２Ｌのオン時間の開始と、変換セル１２内の駆動信号Ｓ１２Ｌ２のオン時間の開始との間に遅延時間Ｔｐ／４があり、変換セル１２内の駆動信号Ｓ１２Ｌ２のオン時間の開始と変換セル１３内の駆動信号Ｓ１２Ｌ３のオン時間の開始との間に遅延時間Ｔｐ／４があり、変換セル１３内の駆動信号Ｓ１２Ｌ３のオン時間の開始と変換セル１Ｎ１内の駆動信号Ｓ１２ＬＮ１のオン時間の開始との間には遅延時間Ｔｐ／４がある。個々の変換セル１１〜１Ｎ１をインタリーブ方式で動作させることにより、全体スイッチング周波数はＮ１・ｆｐになる。このより高い全体スイッチング周波数は、第１の電力変換器１０の切り換えモード動作、より正確には個々の第１の変換セル１１〜１Ｎ１の切り換えモード動作に起因し得る入力電流ＩＩＮでのリップルの低減に役立ち得る。
【００６８】
図１２及び対応する説明を参照すると、入力電流ＩＩＮの電流レベルは、インダクタ１５の電圧Ｖ１５を変調することによって調整することができる。この電圧Ｖ１５の電圧レベルは、個々の第１の変換セル１１〜１Ｎ１の入力電圧ＶＩＮの瞬間値、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２、及び動作状態に依存する。説明を目的として、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が略等しく、ＤＣリンクコンデンサの数Ｎ２が第１の変換セル１１〜１Ｎ１の数Ｎ１に等しい（Ｎ１＝Ｎ２）と仮定する。この場合、これらの各ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２は、Ｖ２ＴＯＴ／Ｎ１に等しい。更に、各変換セル１１〜１Ｎ１が、各ロー側スイッチ１２Ｌがオンに切り換えられる動作状態であるオン状態と、各ロー側スイッチ１２Ｌがオフに切り換えられるオフ状態とをとることができると仮定する。したがって、図１９Ａ及び図１９Ｂに示されるタイミング図では、ロー側スイッチ駆動信号１２Ｌ〜１２ＬＮ１のオン時間は、個々の第１の変換セルのオン時間を表す。
【００６９】
第１の変換セル１１〜１Ｎ内の個々のロー側スイッチの電気抵抗（ここから、第１の変換セル１１のロー側スイッチ１２Ｌのみが図１２に示される）を無視できると仮定すると、個々の変換セル１１〜１Ｎ１のセル入力でのセル入力電圧Ｖ１１〜Ｖ１Ｎ１は、変換セル１１〜１Ｎ１がオン状態であるとき、ゼロであり、変換セルがオフ状態であるとき、各変換セルのＤＣリンク電圧（Ｖ２ＴＯＴ／Ｎ１）に等しい。インダクタ電圧Ｖ１５は、
Ｖ１５＝ＶＩＮ−Ｖ１ＴＯＴ  （１１）
によって与えられ、式中、Ｖ１ＴＯＴは、個々の第１の変換セルのセル入力での全体電圧を表す。すなわち、
【数８】
2016059271.tif 000010
である。
【００７０】
第１の変換セル１１〜１Ｎ１のそれぞれがインダクタ（図示せず）を含む場合、セル入力電圧Ｖ１１〜Ｖ１Ｎ１は、個々のロー側スイッチの電圧である。その場合、Ｖ１５は複数のインダクタの合計電圧である。
【００７１】
図１３〜図１９Ｂを参照して上述したように、変調指数に基づいて個々の第１の変換セル１１〜１Ｎ１を動作させる（駆動する）ことにより、インダクタ電圧Ｖ１５を実質的にＶＩＮ−（ｋ・Ｖ２ＴＯＴ／Ｎ１）とＶＩＮ−（（ｋ＋１）・Ｖ２ＴＯＴ／Ｎ１）との間で変化させ、ここで、ｋは変調指数ｍに依存し、ある時点でオフ状態である第１の変換セルの数に等しい。ｋは、
【数９】
2016059271.tif 000011
によって取得し得、式中、Ｒｏｕｎｄ［．］は、角括弧内の演算の結果を次に低い整数に丸める数学関数であり、ＶＩＮは、入力電圧ＶＩＮの瞬間レベルであり、ｍは変調指数である。例えば、入力電圧ＶＩＮの瞬間レベルが１つのＤＣリンク電圧（Ｖ２ＴＯＴ／Ｎ１）のレベル未満である場合、ｋ＝０であり、したがって、合計セル入力電圧Ｖ１ＴＯＴは、入力電圧ＶＩＮがＶ２ＴＯＴ／Ｎ１に達するまで、０とＶ２ＴＯＴ／Ｎ１との間で変化する。このようにして、合計セル入力電圧Ｖ１ＴＯＴは、入力電圧ＶＩＮの瞬間値を「辿る」。換言すれば、変換セル１１〜１Ｎ１は、合計セル入力電圧Ｖ１ＴＯＴが入力電圧ＶＩＮの瞬間値を「追跡」するような合計セル入力電圧Ｖ１ＴＯＴを生成（変調）する。このようにして、インダクタ１５の電圧Ｖ１５を制御することができる。これについて、図１２及び図１９Ａを参照して以下に説明する。
【００７２】
図１９Ａに示される実施形態では、個々の変換セル１１〜１Ｎ１は、デューティサイクルｄ＝０．６２５で動作する。この実施形態では、変調指数ｍは０．３７５であり、これは、入力電圧ＶＩＮの瞬間値が、（所望の）全体ＤＣリンク電圧Ｖ２ＴＯＴと比較して相対的に低いことを示す。上記式を参照すると、ｍ＝０．３７５であり、且つＮ１＝４個の変換セルがあり、したがって、ｍ＝０．３７５において、合計セル入力電圧Ｖ１ＴＯＴがＶ２ＴＯＴ／Ｎ１と２・Ｖ２ＴＯＴ／Ｎ１との間で変化する場合、ｋ＝１である（ｋ＝Ｒｏｕｎｄ［０．３７５・４］＝Ｒｏｕｎｄ［１．５］＝１）。すなわち、それぞれ、１つ又は２つの何れか１つの変換セルは、ある時点でオフ状態であり、３つ又は２つの何れか１つの変換セルは、同じときにおいてオフ状態である。３つの第１の変換セル１１〜１Ｎ１がオン状態である場合、合計入力セル電圧Ｖ１ＴＯＴは（Ｎ１−３）・Ｖ２ＴＯＴ／Ｎ１である。すなわち、Ｎ１＝４を有するこの特定の実施形態では、合計入力セル電圧Ｖ１ＴＯＴはＶ２ＴＯＴ／Ｎ１である。変換セル１１〜１Ｎ１のうちの２つがオン状態で動作する場合、合計セル入力電圧Ｖ１ＴＯＴは（Ｎ１−２）・Ｖ２ＴＯＴ／Ｎ１である。これらの２つの場合でのインダクタ電圧Ｖ１５は、
Ｖ１５＝ＶＩＮ−（Ｎ１−３）・Ｖ２ＴＯＴ／Ｎ１  （１４Ａ）
Ｖ１５＝ＶＩＮ−（Ｎ１−２）・Ｖ２ＴＯＴ／Ｎ１  （１４Ｂ）
である。
【００７３】
変調指数ｍ＝０．３７５は、入力電圧ＶＩＮの瞬間値が０．３７５・Ｖ２ＴＯＴに略対応することを示し、したがって、第１の変換セル１１〜１Ｎ１のうちの３つがオン状態である場合、インダクタ電圧Ｖ１５は正であり、第１の変換セル１１〜１Ｎ１のうちの２つがオン状態である場合、負である。したがって、最初の場合、インダクタ電流ＩＩＮは増大し、一方、２番目の場合、インダクタ電流ＩＩＮは低減する。合計セル入力電圧Ｖ１ＴＯＴが入力電圧ＶＩＮの瞬間値よりも低い時間期間では、エネルギーはインダクタ１５に誘導的に蓄えられ、入力電圧ＶＩＮの瞬間電圧レベルが合計セル入力電圧Ｖ１ＴＯＴ未満である時間期間では、インダクタ１５に蓄えられたエネルギーは、オフ状態である第１の変換セル１１〜１Ｎ１のＤＣリンクコンデンサに転送される。第１の変換セル１１〜１Ｎ１のそれぞれは、１駆動サイクルでオンオフ切り換えられるため、個々の第１の変換セル１１〜１Ｎ１のＤＣリンクコンデンサ１１１〜１１Ｎ２は、個々の第１の変換セル１１〜１Ｎ１が主コントローラ４によって同じ変調指数ｍを受信する場合、等しく充電する。
【００７４】
図１９Ｂに示される実施形態を参照すると、デューティサイクルｄ＝０．１２５はｍ＝０．８７５という変調指数に対応する。この場合、入力電圧ＶＩＮの瞬間電圧レベルは、合計ＤＣリンク電圧Ｖ２ＴＯＴに近い。ｍ＝０．８７５及びＮ１＝４において、ｋ＝３であり、したがって、３つ又は４つの変換セルは、ある時点でオフ状態である。したがって、合計セル入力電圧Ｖ１ＴＯＴは、第１の変換セル１１〜１Ｎ１のうちの３つがオフ状態である（１つのみがオン状態である）場合の（Ｎ１−１）・Ｖ２ＴＯＴ／Ｎ１と、第１の変換セル１１〜１Ｎ１のそれぞれがオフ状態である（何れもオン状態にない）場合のＶ２ＴＯＴとの間で変化する。
【００７５】
図２０は、入力電圧ＶＩＮの１期間と、入力電圧ＶＩＮのこの１期間中の合計セル入力電圧Ｖ１ＴＯＴとを概略的に示す。図２０に示される実施形態は、Ｎ１＝４個の第１の変換セル１１〜１Ｎ１と、Ｎ２＝４個のＤＣリンクコンデンサ１１１〜１１Ｎ２とを有する第１の電力変換器１０に基づく。図２０から見て取ることができるように、入力電圧ＶＩＮの瞬間電圧レベルに応じて、合計セル入力電圧Ｖ１ＴＯＴは、２つの電圧レベル間で切り替わる。これらの２つの電圧レベルの差は実質的にＶ２ＴＯＴ／Ｎ１である。図２０では、破線は、合計セル入力電圧Ｖ１ＴＯＴが切り替わる２つのレベルが変わる入力電圧ＶＩＮの瞬間電圧レベルを記す。破線で記される入力電圧ＶＩＮの瞬間電圧レベルに関連付けられたデューティサイクルｄ及び変調指数ｍも図２０に示される。図２０に示される合計ＤＣリンク電圧の波形が、同じ（又は略同じ）変調指数ｍを用いて個々の変換セル１１〜１Ｎ１を動作させることにより取得可能なことに留意されたい。しかし、以下の説明を更に参照して、異なる変調指数を用いて個々の変換セル１１〜１Ｎ１を動作させ、図２０に示されるような波形を取得することも可能である。
【００７６】
図２１は、図１９Ａ及び図１９Ｂを参照して説明されるように、コントローラが個々の第１の変換セル１１〜１Ｎ１をインタリーブ方式で動作させるために、第１の変換セル１１内のコントローラ１４及びその他の変換セル１２〜１Ｎ１内の対応するコントローラをいかに同期し得るかの一例を示す。図２１では、参照文字１４は、図１２に示されるように、第１の変換セル１１内のコントローラを示し、参照文字１４２〜１４Ｎ１は、その他の第１の変換セル１２〜１Ｎ１内の対応するコントローラを示す。図１９Ａ及び図１９Ｂに示される実施形態では、個々の第１の変換セル１１〜１Ｎ１の駆動サイクルは、予め定義される順序で開始する。この場合、個々のコントローラは、図２１に示されるように同期することができる。この実施形態では、第１の変換セル１１のコントローラ１４は、第２のクロック信号ＣＬＫ２（第１の変換セル１１では、オン時間の開始を定義するために使用される）を第１の変換セル１２のコントローラ１４２に転送し、これは次に、図１９Ａ及び図１９Ｂを参照して、対応する駆動サイクルを開始するために使用される。コントローラ１４２は、第２のクロック信号ＣＬＫ２２（第１の変換セル１２では、オン時間の開始を定義するために使用される）をコントローラ１４３に転送し、コントローラ１４３は、第２のクロック信号ＣＬＫ２３（第１の変換セル１３では、オン時間の開始を定義するために使用される）をコントローラ１４Ｎ１に転送する。第２のクロック信号ＣＬＫ２〜ＣＬＫ２３は、変圧器、オプトカプラ等を含み得、コントローラ１４〜１４Ｎ１をガルバニック絶縁する絶縁バリア１６１〜１６３を介して、あるコントローラから他のコントローラに送信される。
【００７７】
個々のコントローラ１４１〜１４Ｎ１が、図２１に示されるように同期される場合、第１の変換セル１１のコントローラ１４１は、図１６及び図１８を参照して説明されるように実施し得る。その他のコントローラ１４２〜１４Ｎ１内のＰＷＭコントローラ１４２は、図２２に示されるように実施し得る。図２２に示されるＰＷＭコントローラ１４２は、図１８に示されるＰＷＭコントローラ１４２を変更したものである。図２２に示されるＰＷＭコントローラは、分周器１４４の代わりに、更なる遅延要素１４９があるという点で、図１８に示されるものと異なり、更なる遅延要素１４９は、第２のクロック信号ＣＬＫ２ｉ−１を別のコントローラから受信し、受信した第２のクロック信号ＣＬＫ２ｉ−１と、個々の変換セル１１〜１Ｎ１の駆動サイクル間の所望の時間オフセット（図１９Ａ及び図１９ＢでのＴｐ／４）とに基づいて、第２のクロック信号ＣＬＫ２ｉを生成する。図２２では、ＣＬＫ２ｉ−１は、各コントローラによって受信される第２のクロック信号を示す。例えば、図２２に示されるＰＷＭコントローラが、図２１に示されるコントローラ１４３のＰＷＭコントローラである場合、ＣＬＫ２ｉ−１は、コントローラ１４２から受信されるクロック信号ＣＬＫ２であり、ＣＬＫ２は、オン時間の開始及び終了を制御するために変換セル１２内で使用される制御信号である。
【００７８】
個々の変換セルが同じデューティサイクルで動作する、上述した第１の変換セル１１〜１Ｎ１のインタリーブ動作は、直列接続された第１の変換セル１１〜１Ｎ１を動作させる単なる一方法である。この実施形態では、各変換セルは、各変換セルが、各駆動サイクルの特定の時間期間にわたりオン状態であり、特定の時間期間にわたりオフ状態であるように、ＰＷＭ方式で（スイッチング周波数ｆｐで）動作する。すなわち、個々の変換セルは同じ動作モードで動作する。別の実施形態によれば、１駆動サイクルにおいて、第１の変換セル１１〜１Ｎ１のうちの１つのみが、変調指数に基づいてＰＷＭ方式で動作し、一方、その他の第１の変換セルは、１駆動サイクルの全持続時間を通してオン状態又はオフ状態の何れかである。したがって、各変換セルは、３つの異なる動作モード：ＰＷＭモード、オン状態（オンモード）、及びオフ状態（オフモード）のうちの１つで動作する。１駆動サイクル全体を通してオン状態の１つの変換セルは、対応する変換セルのデューティサイクル１（及び変調指数０）に対応し、１駆動サイクル全体を通してオフ状態の１つの変換セルは、対応する変換セルのデューティサイクル０（及び変調指数１）に対応する。すなわち、１つのセルをＰＷＭ方式で動作させ、その他のセルをオン状態又はオフ状態の何れかで動作させることは、個々のセルを異なるデューティサイクル及び変調指数でそれぞれ動作させることに対応する。一般に、個々の変換セル１１〜１Ｎ１の変調指数ｍ１〜ｍＮ１は、
【数１０】
2016059271.tif 000012
のように選択され、式中、Ｎ１＝Ｎ２であり、ＶＩＮは、入力電圧ＶＩＮの瞬間レベルであり、ｍｉは、ある変換セルの変調指数であり、Ｖ２ｉは対応するＤＣリンク電圧であり、ｍは、電力変換器の全体変調指数であり、Ｖ２ＴＯＴは合計ＤＣリンク電圧の電圧レベルである。個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が略等しく、且つＶ２ＴＯＴ／Ｎ１に等しい場合、
【数１１】
2016059271.tif 000013
且つ
【数１２】
2016059271.tif 000014
である。
【００７９】
個々の変換セルを異なる変調指数で動作させることについて図２３を参照して説明する。図２３は、個々の第１の変換セル内のロー側スイッチの駆動信号Ｓ１２Ｌ〜１２ＬＮ１のタイミング図を示し、駆動信号Ｓ１２Ｌ〜１２ＬＮ１の信号レベルは、上述したように、個々の第１の変換セル１１〜１Ｎ１の動作状態を表す。
【００８０】
説明を目的として、ｍ＝０．６２５であり、Ｎ１＝４であると仮定する。４・０．６２５＝２．５＝１＋１＋０＋０．５であるため、電力変換器１０のｍ＝０．６２５という全体変調指数は、２つの変換セルを変調指数１（デューティサイクル０）で動作させ、１つの変換セルを変調指数０（デューティサイクル１）で動作させ、１つの変換セルを変調指数０．５（デューティサイクル０．５）で動作させることによって取得することができる。これは図２３に示される。図２３に示される第１の駆動サイクルでは、ｍ１＝０．５であり、ｍ２＝ｍ３＝１であり、ｍＮ１＝０であり、すなわち、変換セルは、ｄ１＝０．５（＝１−ｍ１＝１−０．５）のデューティサイクルでＰＷＭ方式で動作され、変換セル１２及び１３はオフ状態であり、変換セル１Ｎ１はオン状態である。次の駆動サイクルでは、変調指数１、１、０、及び０．５を変換セルに別の方法（図２３に示されるように）で割り当て得る。しかし、幾つかの駆動サイクルにわたり同じ変調指数で各変換セルを動作させることも可能である。
【００８１】
図２３のデューティサイクルｄ＝０．３７５等の第１の電力変換器１０の全体デューティサイクルは、第１の変換セルのそれぞれの平均デューティサイクルを示し、すなわち、
【数１３】
2016059271.tif 000015
であり、式中、ｄｉは、第１の変換セルのそれぞれの個々のデューティサイクルを示す。図１９Ａ及び図１９Ｂに示される実施形態では、個々の変換セルは、それぞれ全体デューティサイクル及び全体変調指数である同じデューティサイクル及び同じ変調指数を有する。
【００８２】
図２４は、マルチセル変換器が正弦波電圧を入力電圧ＶＩＮとして受信する場合、図１２に示されるタイプのＩＳトポロジを有するマルチセル変換器で使用し得る変換セル１ｉの一実施形態を示す。すなわち、図１２に示される各変換セルは、図２４に示されるタイプの変換セルで置換し得る。図２４では、Ｖ１ｉはセル入力電圧を示し、Ｖ２ｉは、関連付けられたＤＣリンクコンデンサ１１ｉでのＤＣリンク電圧を示し、Ｉ１ｉはセル出力電流（ＤＣリンクコンデンサ１１ｉが接続される回路ノードへの電流）を示す。
【００８３】
図２４を参照すると、変換セル１ｉは、２つのハーフブリッジ１７、１８を有するブリッジ回路を含む。各ハーフブリッジ１７、１８は、ハイ側スイッチ１７Ｈ、１８Ｈと、ロー側スイッチ１７Ｌ、１８Ｌとを含む。各ハーフブリッジ１７、１８のハイ側スイッチ１７Ｈ、１８Ｈ及びロー側スイッチ１７Ｌ、１８Ｌの負荷パスは、直列接続され、一方、これらの直列接続はそれぞれ、ＤＣリンクコンデンサ１１ｉに並列接続される。各ハーフブリッジ１７、１８はタップを含み、タップは、各ハーフブリッジ１７、１８のハイ側スイッチ１７Ｈ、１８Ｈ及びロー側スイッチ１７Ｌ、１８Ｌの負荷パスに共通する回路ノードである。第１の変換セル１ｉの第１のセル入力ノードは、第１のハーフブリッジ１７のタップに接続され、第１の変換セル１ｉの第２のセル入力は、第２のハーフブリッジ１８のタップに接続される。図２４に示されるトポロジは、以下においてフルブリッジトポロジと呼ばれる。
【００８４】
ＩＳトポロジを有し、図２４に示されるタイプの第１の変換セルを用いて実施される第１の変換器１０は、電力網から提供される正弦電圧を直接処理することができ、それにより、損失を生じさせることがある整流回路１００（図１１参照）が必要ないフルブリッジトポロジを有する。変換セル１ｉを動作させる幾つかの方法がある。これらの動作方法のうちの２つについて、図２５Ａ及び図２５Ｂを参照して以下に説明する。これらの図２５Ａ及び図２５Ｂのそれぞれにおいて、入力電圧ＶＩＮの１期間中の入力電圧ＶＩＮのタイミング図並びにハイ側スイッチ１７Ｈ及びロー側スイッチ１８Ｌの駆動信号Ｓ１７Ｈ〜Ｓ１８Ｌのタイミング図が概略的に示される。
【００８５】
図２５Ａを参照すると、変換セル１ｉは、正弦波入力電圧ＶＩＮの正の半波及び負の半波で別様に動作する。しかし、各半波内で、変換セル１ｉの動作は、１つの電子スイッチと、１つの整流要素とをそれぞれ含む図１２に示される変換セル１１〜１Ｎ１の１つの動作によく類似する。各半波中、２つのハーフブリッジ１７、１８のうちの一方の２つのスイッチは、ＰＷＭ方式で動作し、一方、２つのハーフブリッジのうちの他方の２つのスイッチは、半波の持続時間中、予め定義される動作状態である。すなわち、一方のハーフブリッジの２つのスイッチは、上述したスイッチング周波数ｆｐで切り換えられ、一方、他方のハーフブリッジの２つのスイッチは、１つの半波（の冒頭）において１度のみ切り換えられる。入力電圧ＶＩＮの正半波中、第２のハーフブリッジ１８のハイ側スイッチ１８Ｈはオフ状態であり、ロー側スイッチ１８Ｌはオン状態である。この正半波中、第１のハーフブリッジ１７のロー側スイッチ１７Ｌは、図１２に示される変換セル１１内の切り換え要素１２のように、ＰＷＭモードで動作し、第１のハーフブリッジ１７のハイ側スイッチ１７Ｈは、図１２に示されるハイ側スイッチ（整流要素）１２Ｈのように動作する。すなわち、ハイ側スイッチ１７Ｈも、ＰＷＭ方式で動作するが、ロー側スイッチ１７Ｌと相補的に動作する。入力電圧ＶＩＮの負の半波中、第１のハーフブリッジ１７のハイ側スイッチ１７Ｈはオフ状態であり、第１のハーフブリッジ１７のロー側スイッチ１７Ｌはオン状態である。第２のハーフブリッジ１８のロー側スイッチ１８Ｌは、図１２に示される第１の変換セル１１の切り換え要素１２のように、ＰＷＭ方式で動作する。ハイ側スイッチ１８Ｈは、図１２に示されるハイ側スイッチ１２Ｈのように動作する。すなわち、ハイ側スイッチは、ロー側スイッチと相補的にＰＷＭ方式で動作する。一方のハーフブリッジのスイッチをＰＷＭモードで相補的に動作させることにより、２つのスイッチは同時にオンに切り換えられない。この実施形態では、ハイ側スイッチ１７Ｈ、１８Ｈは、例えば、ダイオード等の整流要素で置換し得る。
【００８６】
図２５Ａに示される実施形態では、第１のハーフブリッジ１７は、一方の半波（この実施形態では、正半波）でＰＷＭ方式で動作し、第２のハーフブリッジ１８は、他方の半波（この実施形態では負半波）でＰＷＭ方式で動作する。図２５Ｂを参照して説明する別の動作方法では、２つのハーフブリッジ１７、１８のうちの一方のみがＰＷＭ方式で動作し、一方、他方のハーフブリッジは入力電圧ＶＩＮの周波数で動作し、それにより、他方のハーフブリッジは、各半波で１度のみ切り替わる。この動作方法は、以下、トーテムポール変調と呼ばれる。トーテムポール変調により、低切り換え損失に関してＰＷＭモードで動作するハーフブリッジを最適化することともに、低導通損失に関して他方のハーフブリッジを最適化することができる。説明のみを目的として、第１のハーフブリッジ１７がＰＷＭモードで動作し、ここで、スイッチング周波数は１８ｋＨｚ以上であり得、第２のハーフブリッジ１８が、入力電圧ＶＩＮの周波数の２倍で動作すると仮定される。
【００８７】
図２５Ｂを参照すると、正半波において、変換セル１ｉは、図２５Ａを参照して上述したように動作する。すなわち、ロー側スイッチ１７Ｌはそれぞれ、変換セル１ｉの変調指数ｍｉ及びデューティサイクルｄｉ（＝１−ｍｉ）に基づいてＰＷＭ方式で動作し、ハイ側スイッチ１７Ｈは相補的に切り替わる。第２のハーフブリッジ１８のハイ側スイッチ１８Ｈはオフであり、対応するロー側スイッチ１８Ｌはオンである。負半波では、個々のスイッチの駆動方式は、正半波と比較して「反転」される。すなわち、ハイ側スイッチ１７Ｈはそれぞれ、変換セル１ｉの変調指数ｍｉ及びデューティサイクルｄｉに基づいてＰＷＭ方式で動作し、ロー側スイッチ１７Ｌは相補的に切り替わる。第２のハーフブリッジ１８のハイ側スイッチ１８Ｈはオンであり、対応するロー側スイッチ１８Ｌはオフである。
【００８８】
図２４を参照すると、コントローラ１９は、ハーフブリッジ１７、１８の動作を制御する。このコントローラ１９は、個々のハイ側スイッチ１７Ｈ及びロー側スイッチ１８Ｌの駆動信号Ｓ１７Ｈ、Ｓ１７Ｌ、Ｓ１８Ｈ、Ｓ１８Ｌを生成する。図１２を参照して上述したコントローラ１４のように、コントローラ１９は、主コントローラ４によって受信される変調指数ｍｉに基づいて個々のスイッチ１７Ｈ〜１８Ｌを制御する。主コントローラ１４は、図１３及び図１４を参照して説明されるように実施し得る。入力電圧ＶＩＮが、図２３に示される正弦電圧等の交流電圧である場合、主コントローラによって生成される変調信号ｍ及びｍｉはそれぞれ、−１と＋１との間で変化し得る交流信号である。
【００８９】
図２６Ａ及び図２６Ｂは、変調指数ｍに基づいて図２４に示される変換セル１ｉ内のハーフブリッジ１７、１８を制御するように構成されるコントローラ１９の２つの実施形態を示す。図２６Ａは、図２５Ａに示される変調方式に従って２つのハーフブリッジを制御するように構成されるコントローラの一実施形態を示し、図２６Ｂは、図２５Ｂに示される変調方式に従って２つのハーフブリッジ１７、１８を制御するように構成されるコントローラの一実施形態を示す。
【００９０】
図２６Ａを参照すると、コントローラ１９は第１のＰＷＭコントローラ１９１を含み、このコントローラは、第１のデューティサイクル信号ｄ１７を受信し、この第１のデューティサイクルｄ１７に基づいて第１のハーフブリッジ１７のハイ側スイッチ１７Ｈ及びロー側スイッチ１７Ｌを駆動する。コントローラ１９は、第２のＰＷＭコントローラ１９２を更に含み、このコントローラは、第２のデューティサイクル信号ｄ１８を受信し、第２のデューティサイクルｄ１８に基づいて、第２のハーフブリッジ１８のハイ側スイッチ１８Ｈ及びロー側スイッチ１８Ｌを駆動するように構成される。コントローラ１９は、以下のように、第１のデューティサイクルｄ１７及び第２のデューティサイクルｄ１８を生成するように構成される。
ｄ１７＝１−ｍｉ（ｍｉ＞０の場合）  （１９Ａ）
ｄ１７＝１（ｍｉ≦０の場合）  （１９Ｂ）
ｄ１８＝１＋ｍｉ（ｍｉ＜０の場合）  （１９Ｃ）
ｄ１８＝１（ｍｉ≧０の場合）  （１９Ｄ）
【００９１】
したがって、入力電圧ＶＩＮの正半波及び変調指数の正半波（入力電圧ＶＩＮの正半波と略同相）中、ロー側スイッチ１８Ｌはオンであり（ｄ１８＝１）、ハイ側スイッチ１８Ｈはオフであり、第１のハーフブリッジ１７のロー側スイッチ１７Ｌは、変調指数ｍｉによって定義されるデューティサイクルｄ１７に伴ってオンオフ切り換えられ、ハイ側スイッチ１７Ｈは、ロー側スイッチ１７Ｌに相補的にオンオフ切り換えられる。負の半波中、第１のハーフブリッジ１７のロー側スイッチ１７Ｌはオンであり（ｄ１７＝１）、ハイ側スイッチ１７Ｈはオフであり、第２のハーフブリッジのロー側スイッチ１８Ｌは、変調指数ｍｉによって定義されるデューティサイクルｄ１８に伴ってオンオフ切り換えられ、ハイ側スイッチ１８Ｈは、ロー側スイッチ１８Ｌに相補的にオンオフ切り換えられる。
【００９２】
第１のデューティサイクルｄ１７は、第１の乗算器１９３によって変調指数ｍｉを−１で乗算し、第１の乗算器１９３の下流に接続される加算器によってその結果に＋１を加算し、加算器１９４の出力信号を、リミッタ１９５によって０〜＋１の範囲に制限することによって生成し得る。第２のデューティサイクルｄ１８は、第２の加算器１９６によって１を変調信号ｍｉに加算し、第２のリミッタ１９７により、第２の加算器１９６の出力信号を０〜１の範囲に制限することによって生成し得る。第２のデューティサイクルｄ１８は、第２のリミッタ１９７の出力において利用可能である。
【００９３】
図２６Ｂに示されるコントローラ１９は、以下のように、第１のデューティサイクルｄ１７及び第２のデューティサイクルｄ１８を生成するように構成される。
ｄ１７＝１−ｍｉ（ｍｉ＞０の場合）  （２０Ａ）
ｄ１７＝−ｍｉ（ｍｉ≦０の場合）  （２０Ｂ）
ｄ１８＝０（ｍｉ＜０の場合）  （２０Ｃ）
ｄ１８＝１（ｍｉ≧０の場合）  （２０Ｄ）
【００９４】
したがって、入力電圧ＶＩＮの正半波及び変調指数の正半波（入力電圧ＶＩＮと略同相）中、ロー側スイッチ１８Ｌはオンであり（ｄ１８＝１）、ハイ側スイッチ１８Ｈはオフであり、第１のハーフブリッジ１７のロー側スイッチ１７Ｌは、変調指数ｍによって定義されるデューティサイクルｄ１７に伴ってオンオフ切り換えられ、ハイ側スイッチ１７Ｈは、ロー側スイッチ１７Ｌに相補的にオンオフ切り換えられる。負半波中、ロー側スイッチ１８Ｌはオフであり（ｄ１８＝０）、ハイ側スイッチ１８Ｈはオンであり、第１のハーフブリッジ１７のハイ側スイッチ１７Ｈは、変調指数ｍｉによって定義されるデューティサイクルｄ１７に伴ってオンオフ切り換えられ、ロー側スイッチ１７Ｌは、ハイ側スイッチ１７Ｈに相補的にオンオフ切り換えられる。
【００９５】
第２のデューティサイクルｄ１８は、単に、変調指数を０と比較する閾値検出器１９８を使用して、変調指数ｍｉの極性を検出することによって生成し得る。第２のデューティサイクルｄ１８は、閾値検出器１９８の出力において利用可能であり、デューティサイクルｍｉが０よりも大きい場合、１であり、変調指数ｍｉが０よりも小さい場合、０である。第１のデューティサイクルは、減算器を使用して、第１の閾値検出器の出力から、すなわち、第２のデューティサイクルから変調指数ｍｉを減算することによって取得することができる。すなわち、この実施形態では、ｄ１７＝１−ｄ１８である。図２６Ａ及び図２６Ｂに示される第１のＰＷＭコントローラ１９１及び第２のＰＷＭコントローラ１９２のそれぞれは、図１８及び図２２を参照して上述したＰＷＭコントローラ１４２のように実施することができる。ＰＷＭコントローラ１９１の場合、図１８に示されるデューティサイクルｄ１は第１のデューティサイクルｄ１７に対応し、図１８に示される駆動信号Ｓ１２Ｌはロー側スイッチの駆動信号Ｓ１７Ｌに対応し、駆動信号Ｓ１２Ｈはハイ側スイッチの駆動信号Ｓ１７Ｈに対応する。同等に、第２のＰＷＭコントローラ１９２の場合、図１８に示されるデューティサイクルｄ１は第２のデューティサイクルｄ１８に対応し、駆動信号Ｓ１２Ｌはロー側スイッチの駆動信号Ｓ１８Ｌに対応し、駆動信号Ｓ１２Ｈはハイ側スイッチの駆動信号Ｓ１８Ｈに対応する。
【００９６】
上記説明を参照すると、第１の電力変換器１０は、交流入力電圧を受信し、入力電圧ＶＩＮの正半波中に図２４〜図２６を参照して説明したタイプの第１の変換セル１１〜１Ｎ１を含み、図１２に示される第１の電力変換器１０のように動作し、入力電圧ＶＩＮの負の半波でも同様に動作し、負の半波中、第１の変換セルは、図２４に示される電圧Ｖ１ｉ等のセル入力電圧が負であるように、図２４に示されるＤＣリンクコンデンサ１１ｉ等のＤＣリンクコンデンサをセル入力に接続する。
【００９７】
入力電圧ＶＩＮの１期間中の第１の電力変換器１０の一動作方法を図２７に示す。正の半波中、動作は、図２０を参照して説明したようなものである。入力電圧ＶＩＮの負の半波中、合計セル入力電圧Ｖ１ＴＯＴは、負の電圧レベル間で変化し、これらの電圧レベルのうちの２つ間の差はＶ２ＴＯＴ／Ｎ２である。負の半波中、入力電流基準信号ＩＩＮ＿ＲＥＦ、したがって入力電流ＩＩＮは負である。しかし、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２は正である。個々の変換セル１１〜１Ｎ１は、図１９Ａ及び図１９Ｂを参照して説明したように、同じ動作モードで動作することもでき、又は図２３を参照して説明されたように、異なるモードで動作することもできる。
【００９８】
ＩＳトポロジを有する第１の電力変換器１０は、入力電圧ＶＩＮとして整流正弦電圧又は正弦電圧を受け取ることに限定されない。電力変換器１０は、入力電圧ＶＩＮとして直流電圧を用いて動作することもできる。この場合、第１の電力変換器は、複数のＤＣリンク電圧１１１〜１１Ｎ２を生成し、複数のＤＣリンク電圧はそれぞれ、入力電圧ＶＩＮの電圧レベルよりも低い電圧レベルを有し得る。それにもかかわらず、全体ＤＣリンク電圧Ｖ２ＴＯＴのレベルは、入力電圧の電圧レベルよりも高くし得る。入力電圧ＶＩＮとしての直流電圧の波形は図２Ｃに概略的に示される。図１２に示される変換セル１１〜１Ｎ１を用いて実施されるマルチセル変換器は、正電圧を入力電圧ＶＩＮとして受信し得、図２４に示される変換セルを用いて実施されるマルチセル変換器は、正電圧又は負電圧の何れかを入力電圧として受信し得る。
【００９９】
第１の電力変換器１０が、入力電圧ＶＩＮとして直流電圧を用いてのみ動作する場合、主コントローラ４は、図２８に示されるように簡易化し得る。図２９に示される主コントローラ４は、図１４に示される主コントローラに基づき、更なる乗算器４１４が省かれるという点で、図１４に示されるこの主コントローラと異なる。入力電流基準信号ＩＩＮ＿ＲＥＦは、乗算器４１２の出力信号Ａ又は任意選択的な除算器４１３の出力信号Ｃにそれぞれ対応する。この実施形態では、任意選択的な除算器の入力信号ＢはＶＩＮ＿ＭＡＸであり、これは入力電圧ＶＩＮの電圧レベルを示す。
【０１００】
図２９は、個々の変換セル１１〜１Ｎ１が、マルチセル変換器の入力ＩＮ１、ＩＮ２において並列接続されるセル入力を有するマルチセル変換器１０の一実施形態を示す。すなわち、各変換セル１１〜１Ｎ１は、第１の入力ノードＩＮ１に接続される第１のセル入力ノードを有し、各変換セル１１〜１Ｎ１は、第２の入力ノードＩＮ２に接続される第２のセル入力ノードを有し、それにより、変換セル１１〜１Ｎ１のそれぞれは入力電圧ＶＩＮを受信する。図２９に示されるマルチセル変換器のトポロジは、以下、ＩＰ（並列入力）トポロジと呼ばれる。
【０１０１】
図２９に示される実施形態では、変換セル１１〜１Ｎ１は、フルブリッジトポロジを用いて実施され、変換セル１１のみが詳細に示される。しかし、図１２に示されるようなブースト変換器トポロジも同様に使用することができる。図２９に示されるＩＰトポロジを有するマルチセル変換器は、図２９に示される変換器では、複数の変換セル１１〜１Ｎ１のそれぞれがインダクタを含むという点で、図１２に示されるＩＳトポロジを有するマルチセル変換器と異なる。セル１１に示されるように、各セル内のインダクタ１５１は、第１のセル入力ノード等の１つのセル入力ノードと、２つのハーフブリッジ１７、１８を有するブリッジ回路との間に接続される。それらの変換セルのセル入力電圧Ｖ１１〜Ｖ１Ｎ１は、ハーフブリッジのタップ間の電圧である。これは、図２４に示される変換セル１ｉと一致する。
【０１０２】
図２９に示されるＩＰトポロジを有するマルチセル電力変換器１０では、第１の変換セル１１〜１Ｎ１はそれぞれ、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ１を制御（調整）するように構成される。このために、これらの変換セル１１〜１Ｎ１のそれぞれはコントローラを含み、図２９には、変換セル１１のコントローラ４１のみが示されている。これらのコントローラのそれぞれは、図１３及び図１４に示される主コントローラ４に従って実施し得、違いは、個々の変換セル１１〜１Ｎ１内のコントローラが、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２のそれぞれを表す信号を受信せず、各変換セルのＤＣリンク電圧を表す信号及び変換セルの所望レベルを表す信号のみを受信することである。変換セル１１内のコントローラ４１の一実施形態が図３０に示される。その他の変換セル内のコントローラも同等に実施し得る。
【０１０３】
図３０に示されるコントローラ４１は、図１４に示される主コントローラ４に基づき、１つのみの変換セル１１に対してのみ変調指数ｍ１を出力するという点で、図１４に示される主コントローラと異なる。更に、この変調指数ｍ１は、各変換セルのＤＣリンク電圧信号Ｖ２１＿Ｍと、各変換セルのＤＣリンク電圧基準信号Ｖ２１＿ＲＥＦと、任意選択的に入力電圧ＶＩＮの瞬間電圧レベルとに基づいて計算される。図３０に示されるコントローラ４１では、図１４に示されるコントローラ４の構成要素に対応する構成要素は、下付き文字「１」が追加された同じ参照文字を有する。コントローラ４１の動作に関して、図１４の説明を参照する。マルチセル変換器１０の入力電圧ＶＩＮが直流電圧である場合、図３０に示される乗算器４１４１は省き得る。この場合、除算器の入力信号ＢはＶＩＮ＿ＭＡＸに対応する。
【０１０４】
図２９に示される変換セル１１において見て取ることができるように、各変換セル１１〜１Ｎ１のスイッチコントローラ（セル１１内のスイッチコントローラ１９）は、変調指数（セル１１内のｍ１）を対応するコントローラ（セル１１内の４１）から受信し、変調指数ｍ１に基づいて変換セル内のスイッチ（セル１１内のスイッチ１７Ｈ〜１８Ｌ）を制御する。個々の主コントローラ４１は、変換セル１１〜１Ｎ１内で実施することができる。１つの変換セル１１の主コントローラ４１及びスイッチコントローラ１９１のデジタル実装態様の場合、主コントローラ４１及びスイッチコントローラ１９は、１つの信号プロセッサ内で実施し得る。
【０１０５】
図３１は、ＯＰトポロジ、すなわち、個々の変換セル２１〜２Ｎ３のセル出力が出力ＯＵＴ１、ＯＵＴ２において並列接続されるトポロジを有する第２の電力変換器２０の一実施形態を示す。図３１では、１つのみの変換セル、すなわち、変換セル２１のみが詳細に示される。その他の変換セル２２〜２Ｎ３も同等に実施することができる。
【０１０６】
変換セル１１は、フライバック変換器トポロジを用いて実施される。すなわち、変換セル２１は、電子スイッチ２０２と、変圧器２０１の一次巻線２０１Ｐとを有する直列回路を含み、この直列回路はＤＣリンクコンデンサ１１１に並列接続されて、ＤＣリンク電圧Ｖ２１を受信する。二次巻線２０１Ｓが、一次巻線２０１Ｐに誘導結合される。整流回路２０３が、二次巻線２０１Ｓに結合され、セル出力電流Ｉ２１をセル出力及び出力ＯＵＴ１にそれぞれ提供する。ＰＷＭ（パルス幅変調）コントローラ２０４が、出力電流信号Ｉ２＿Ｍと、出力電流基準信号Ｉ２＿ＲＥＦとを受信する。出力電流信号Ｉ２１＿Ｍは、出力電流Ｉ２の瞬間電流レベル（実際の値）を表す。出力電流基準信号Ｉ２１＿ＲＥＦは、出力電流Ｉ２１の所望の電流レベルを表す。この出力電流基準信号Ｉ２１＿ＲＥＦは、負荷の消費電力が変化し得るため、経時変化し得る。このトポロジでは、変圧器２１９は、セル入力とセル出力との間にガルバニック絶縁を提供する。
【０１０７】
ＰＷＭコントローラ２０４は、電子スイッチ２０２を駆動するＰＷＭ駆動信号Ｓ２０２を生成するように構成される。出力電流基準信号Ｉ２１＿ＲＥＦ及び出力電流信号Ｉ２１＿Ｍに基づいて、ＰＷＭコントローラ２０４は、出力電流Ｉ２１の電流レベルが、基準信号Ｉ２１＿ＲＥＦによって定義される電流レベルに概ね等しい電流レベルを有するように、ＰＷＭ駆動信号Ｓ２０２のデューティサイクルを制御する。ＰＷＭ駆動信号Ｓ２０２のスイッチング周波数は、上述した変換セル１１〜１Ｎ１のスイッチング周波数と同じ範囲内であり得、すなわち、１８ｋＨｚ〜数百ｋＨｚであり得る。デューティサイクルは、１駆動サイクル中の電子スイッチ２０２のオン時間と、駆動サイクルの持続時間との比率である。電子スイッチ２０２のオン時間は、電子スイッチ２０２が、１駆動サイクル中にオンに切り換えられる時間である。電子スイッチ２０２の１駆動サイクルの持続時間は、スイッチング周波数の逆数である。
【０１０８】
電子スイッチ２０２は、上及び下で説明されるその他の電子スイッチのように、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）、特にＧａＮ  ＨＥＭＴ等の従来の電子スイッチとして実施し得る。
【０１０９】
図３２Ａは、図３１に示されるマルチセル変換器２０で使用し得る別のタイプの変換セルを示す。図３２に示される変換セル２ｉ（ここで、ｉは１〜Ｎ３の任意の順序番号を示す）は、デュアルアクティブブリッジ（ＤＡＢ）トポロジを用いて実施される。そのようなトポロジは、（非特許文献１）の図２ａ及び図２ｂに開示されており、この文献を参照により本明細書に援用する。図３２は、（非特許文献１）において開示されるような「フルブリッジ−フルブリッジＤＡＢトポロジ」を用いて実施される変換セル２ｉの一実施形態を示す。
【０１１０】
図３２Ａを参照すると、変換セル２ｉは、ハイ側スイッチ２１１、２１３と、ロー側スイッチ２１２、２１４とをそれぞれ含む２つのハーフブリッジを有する第１の（フル）ブリッジ回路を含む。第１のブリッジ回路のハーフブリッジは、各ＤＣリンク電圧Ｖ２ｉを受信するセル入力ノード間に接続される。誘導記憶要素２２１と、変圧器２１９の一次巻線２１９Ｐとを有する直列回路が、２つのハーフブリッジ２１１と２１２との間及び２１３と２１４との間にそれぞれ接続される。１つのハーフブリッジの出力ノードは、ハーフブリッジのハイ側スイッチ２１１、２１３及びロー側スイッチ２１２、２１４に共通する回路ノードである。変圧器２１９は、セル入力とセル出力との間にガルバニック絶縁を提供し、セル出力は、電力変換回路の出力ＯＵＴ１、ＯＵＴ２に接続される。変圧器２１９は、一次巻線２１９Ｐに誘導結合される二次巻線２１９Ｓを含む。図３２Ａにおいて一次巻線２１９Ｐと並列に描かれる更なる誘導記憶要素２２０は、変圧器２１９の磁化インダクタンスを表す。
【０１１１】
ハイ側スイッチ２１５、２１７と、ロー側スイッチ２１６、２１８とをそれぞれ含む２つのハーフブリッジを有する第２のブリッジ回路が、二次巻線２１９Ｓと、セル出力のセル出力ノードとの間に結合される。これらのハーフブリッジ２１５、２１６、及び２１７、２１８のそれぞれは、入力をそれぞれ含み、入力は、各ハーフブリッジのハイ側スイッチ２１５、２１７及びロー側スイッチ２１６、２１８に共通する回路ノードである。第２のブリッジ回路の第１のハーフブリッジ２１５、２１６の入力は、二次巻線２１９Ｓの第１のノードに接続され、第２のブリッジ回路の第２のハーフブリッジ２１７、２１８の入力は、二次巻線２１９Ｓの第２のノードに接続される。第２のブリッジ回路のハーフブリッジはそれぞれ、セル出力ノード間に接続される。
【０１１２】
図８に示される第１及び第２のブリッジ回路のスイッチ２１１〜２１４、２１５〜２１８はそれぞれ、スイッチに並列接続される、ダイオード等の整流要素（フリーホィール要素）を含むように実施し得る。これらのスイッチは、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）等の既知の電子スイッチとして実施することができる。スイッチ２１１〜２１４、２１５〜２１８がそれぞれ、ＭＯＳＦＥＴとして実施される場合、ＭＯＳＦＥＴの内部ボディダイオードが整流要素として使用可能であり、したがって、追加の整流要素は必要ない。
【０１１３】
制御回路２２２が、２つのブリッジ回路の動作を制御する。このために、スイッチ２１１〜２１４、２１５〜２１８のそれぞれは、個々の駆動信号を制御回路２２２から受信する。これらの駆動信号は、図８ではＳ２１１〜Ｓ２１４及びＳ２１５〜Ｓ２１８と呼ばれる。制御回路は、出力電流信号Ｉ２ｉ＿Ｍと、出力電流基準信号Ｉ２ｉ＿ＲＥＦとを受信し、出力電流ＩＯＵＴの電流レベルが、基準信号Ｉ２ｉ＿ＲＥＦによって定義される電流レベルに略対応するように、スイッチ２１１〜２１４、２１５〜２１８を駆動するように構成される。これを得るためにスイッチ２１１〜２１４、２１５〜２１８を駆動する幾つかの方法がある。一実施形態によれば、個々のスイッチ２１１〜２１４、２１５〜２１８のデューティサイクルは、５０％の領域で変調される。スイッチ制御の詳細については、（非特許文献２）を参照し、この文献を参照により本明細書に援用する。
【０１１４】
一実施形態によれば、制御回路２２２は、各スイッチの電圧がゼロであるとき、スイッチ２１１〜２１４のうちの少なくとも幾つかがオンに切り換えられ、及び／又はオフに切り換えられるように、第１のブリッジの個々のスイッチ２１１〜２１４をオンオフ切り換えるタイミングを制御するように構成される。これはゼロ電圧切り換え（ＺＶＳ：ｚｅｒｏ  ｖｏｌｔａｇｅ  ｓｗｉｔｃｈｉｎｇ）として知られる。
【０１１５】
図３２Ｂは、１つの変換セル２ｉの別の実施形態を示す。この実施形態では、変換セル２ｉは、降圧変換器トポロジを用いて実施される。変換セル２ｉは、ハイ側スイッチ２４１Ｈと、ロー側スイッチ２４１Ｌとを有するハーフブリッジ２４１を含む。ハーフブリッジ２４１は、関連付けられたＤＣリンク電圧Ｖ２ｉが、ハイ側スイッチ２４１Ｈと、ロー側スイッチ２４１Ｌとを有する直列回路にわたって降下するように、セル入力に接続される。インダクタは、ハーフブリッジ２１４のタップと、セル出力ノードの１つとの間に接続される。ハーフブリッジのタップは、ハイ側スイッチ２１４Ｈ及びロー側スイッチ２４１Ｌが接続される回路である。ＰＷＭコントローラ２４３は、変換セル２ｉの出力電流Ｉ２ｉを表す出力電流信号Ｉ２ｉと、セル出力電流Ｉ２ｉの所望の電流レベルを表す出力電流基準信号とを受信する。セル出力電流Ｉ２ｉは、インダクタ２４２を通る電流である。コントローラ２４３は、出力電流Ｉ２ｉが、出力電流基準信号Ｉ２ｉ＿ＲＥＦによって表される電流レベルに略等しい電流レベルを有するように、ハイ側スイッチ２４１Ｈ及びロー側スイッチ２４１ＬのＰＷＭ駆動信号Ｓ２１４Ｈ及びＳ２４１Ｌを生成するように構成される。
【０１１６】
図３２Ｂに示される降圧変換器トポロジでは、出力電流Ｉ２ｉの電流レベルは、ハイ側スイッチ２４１Ｈのデューティサイクルを制御することによって制御される。ロー側スイッチは、フリーホィール要素として機能し、ハイ側スイッチ２４１Ｈと相補的に切り替わる。
【０１１７】
図３１、図３２Ａ、及び図３２Ｂに示される変換セルのトポロジが、変換セル２１〜２Ｎ３を実施し得る方法の多くの可能な例のうちの単なる２つであることに留意されたい。図３１及び図３２Ａに示されるトポロジはそれぞれ、変圧器２０１及び２１９をそれぞれ含み、変圧器は、セル入力とセル出力との間にガルバニック絶縁を提供する。したがって、これらの変圧器は、図３１に示されるようなマルチセル変換器２０を用いて実施される電力変換回路の入力ＩＮ１、ＩＮ２と出力ＯＵＴ１、ＯＵＴ２との間にもガルバニック絶縁を提供する。しかし、変換セル２１〜２Ｎ３の可能な実装態様は、絶縁トポロジと呼ばれることもある、変圧器を含むトポロジに限定されない。代わりに、セル入力とセル出力との間にガルバニック絶縁がないトポロジである非絶縁トポロジも同様に使用し得る。そのような非絶縁トポロジの一例は、図３２Ｂに示される降圧変換器トポロジである。
【０１１８】
図３１を参照すると、マルチセル変換器２０は主コントローラ３を含み、主コントローラ３は、個々の変換セル２１〜２Ｎ３によって受信される出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。この主コントローラの一実施形態は図３３に示される。図３３に示される主コントローラ３は、出力電圧信号ＶＯＵＴ＿Ｍと、出力電圧基準信号ＶＯＵＴ＿ＲＥＦとを受信する出力電圧コントローラ３１を含む。出力電圧信号ＶＯＵＴ＿Ｍは、出力電圧ＶＯＵＴの瞬間電圧レベルを表し、出力電圧基準信号ＶＯＵＴ＿ＲＥＦは、出力電圧ＶＯＵＴの所望の電圧レベルを表す。これらの信号ＶＯＵＴ＿ＲＥＦ、ＶＯＵＴ＿Ｍ、特に、これらの信号ＶＯＵＴ＿ＲＥＦとＶＯＵＴ＿Ｍとの差に基づいて、出力電圧コントローラ３１は、出力電流信号ＩＯＵＴ＿ＲＥＦを生成する。出力電流信号ＩＯＵＴ＿ＲＥＦは、出力電流ＩＯＵＴの所望の電流レベルを表す。一実施形態によれば、個々の変換セル２１〜２Ｎ３は、出力電流ＩＯＵＴの等しいシェアを供給する。この場合、個々の変換セル２１〜２Ｎ３によって受信される出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦのそれぞれのレベルは、ＩＯＵＴ＿ＲＥＦ／Ｎ３である。図３３に示される実施形態では、除算器３１’は、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて、出力基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを計算する。
【０１１９】
図３３に示されるような主コントローラ３を用いて実施される場合、マルチセル変換器２０は電圧源特性を有する。一実施形態によれば、第２の電力変換器２０は、出力電圧ＶＯＵＴが略一定であるような出力電力ＰＯＵＴを提供するように構成される。負荷Ｚの消費電力は変化し得るため、第２の電力変換器２０は、この実施形態では、出力電流ＩＯＵＴを変更させて、出力電圧ＶＯＵＴを略一定に保つが、負荷Ｚによる電力要件を満たすように構成される。別の実施形態によれば、第２の電力変換器２０は電流源特性を有する。すなわち、第２の電力変換器は、出力電流ＩＯＵＴを制御するように構成される。この実施形態では、出力電圧コントローラ３１は省略し得る。この場合、出力電流基準信号ＩＯＵＴ＿ＲＥＦは、出力電圧基準信号ＶＯＵＴ＿ＲＥＦを提供する中央コントローラと同様に、中央コントローラ（図示せず）によって提供し得る。基本的に、第２の電力変換器は、出力電圧ＶＯＵＴ及び出力電流のうちの一方を制御するように構成し得る。これは、直流電流を供給するように構成される、以下に説明される第２の電力変換器２０のそれぞれにも等しく当てはまる。
【０１２０】
図３４は、ＯＳ（直列出力）トポロジを有する第２の電力変換器２０の一実施形態を示す。図３４では、変換セル２１が詳細に示される。その他の変換セル２２〜２Ｎ３もそれに従って実施し得る。図３４に示されるＯＳトポロジは、図１２に示されるＩＳトポロジと同様である。図１２に示されるＩＳ変換器のように、図３３に示されるＯＳ変換器は、個々の変換セル２１〜２Ｎ３のセル出力に直列接続される１つのインダクタ２４を有する。セル出力と、インダクタ２４とを有する直列回路は、出力ノードＯＵＴ１とＯＵＴ２との間に接続される。
【０１２１】
図３４に示される実施形態では、個々の変換セル２１〜２Ｎ３は、図２４のＩＳトポロジの１つの変換セル１ｉを参照して詳細に上述されたフルブリッジトポロジを用いて実施される。図３４を参照すると、変換セル２１は、ハイ側スイッチ２３１Ｈ及びロー側スイッチ２３１Ｌを有する第１のハーフブリッジ２３１と、ハイ側スイッチ２３２Ｈ及びロー側スイッチ２３２Ｌを有する第２のハーフブリッジ２３２とを含む。コントローラ２３３は、主コントローラ５から受信される変調指数ｍ１に基づいてこれらのスイッチ２３１Ｈ〜２３２Ｌの駆動信号Ｓ２３１Ｈ〜Ｓ２３２Ｌを生成することによってこれらのスイッチ２３１Ｈ〜２３２Ｌを動作させる。図２４に示される変換セル１ｉとは異なり、変換セル２１のセル出力は、２つのハーフブリッジのタップによって形成される。ＤＣリンク電圧Ｖ２１が受信されるセル入力は、２つのハーフブリッジ２３１、２３２が並列接続される回路ノードによって形成される。コントローラは、図２６Ａ及び図２６Ｂを参照して上述した変調方式の１つに従ってフルブリッジを動作させ得る。
【０１２２】
図３４に示されるＯＳトポロジを有する電力変換器２０は、出力ノードＯＵＴ１、ＯＵＴ２に接続される電力網に出力電流ＩＯＵＴを供給するように動作することができる。この場合、出力ＯＵＴ１、ＯＵＴ２における出力電圧ＶＯＵＴは、電力網によって定義される。換言すれば、電力変換器２０は、出力において出力電圧ＶＯＵＴを受信し、出力電流ＩＯＵＴを出力に提供する。出力電力の瞬間レベルは、出力電圧ＶＯＵＴの瞬間レベルと、出力電流の瞬間レベルとによって定義される。出力電圧は、図３４に概略的に示されるように、正弦波形を有し得る。この場合、第２の変換器２０は、出力電流ＩＯＵＴの波形が出力電圧ＶＯＵＴと略同相である（又は予め定義される位相差がある）ような出力電流ＩＯＵＴを生成する。更に、第２の変換器２０は、合計ＤＣリンク電圧が予め定義される電圧レベルを有するような出力電流ＩＯＵＴの振幅を生成し得る。出力電圧ＶＯＵＴの波形に略等しくなるように出力電流ＩＯＵＴの波形を制御するように構成される第２の電力変換器２０は、ＰＦＣ（電力ファクタ補正）を有する第２の電力変換器２０、又は簡潔に第２のＰＦＣ電力変換器２０と呼ばれる。
【０１２３】
図３４に示される実施形態では、個々の変換セル２１〜２Ｎ３は１つのインダクタ２４を共有し、インダクタ２４はセル出力に直列接続される。別の実施形態（図示せず）によれば、各変換セル２１〜２Ｎ３は、１つのセル出力ノードと第１のハーフブリッジ２３１のタップとの間に接続されるインダクタを含む。それぞれの場合で、個々の変換セル２１〜２Ｎ３は降圧変換器としてである。すなわち、各変換セル２１〜２Ｎ３のセル出力電圧は、関連付けられたＤＣリンクコンデンサ１１１〜１１Ｎ３のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２よりも低い。図３４に示される変換セルのトポロジは、以下、フルブリッジトポロジ（又はフルブリッジ降圧トポロジ）と呼ばれることもある。
【０１２４】
図３４に示されるＯＳトポロジを有する第２の変換器２０を動作させて、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２からの出力電圧ＶＯＵＴとして、正弦電圧等のＡＣ電圧を生成することができる。しかし、出力電圧として整流正弦電圧又はＤＣ電圧を生成するように動作することもできる。この場合、出力電圧ＶＯＵＴは、正弦電圧又はＤＣ電圧であり、変換セル２１は、第２のハーフブリッジ２３２のハイ側スイッチ２３２Ｈを省き、ロー側スイッチ２３２Ｌを導体で置換することによって簡易化し得る。その場合、変換セル２１（及びその他の各変換セル２２〜２Ｎ３）は、第１のハーフブリッジ２３１のみを含み、個々の変換セル２１〜２Ｎ３の第１のハーフブリッジは直列接続される。変換セル２１〜２Ｎ３のそのような変更されたトポロジは、以下、降圧トポロジと呼ばれる。
【０１２５】
変換セル２１〜２Ｎ３が、図３４に示されるようなフルブリッジ降圧トポロジ又は上述した降圧トポロジを用いての実施に限定されないことに留意されたい。他のトポロジ、特に図３４に示されるトポロジの変更も同様に使用し得る。そのような一変更は図３４に示される。この変更は、ＤＣリンクコンデンサ１１１とフルブリッジとの間に接続される追加のスイッチ２３４を含む。そのような変更トポロジはＨ５トポロジとして知られている。更なるスイッチ２３４は、各変調方式でＰＷＭモードで動作するスイッチの１つと同期してオンオフ切り換えられ得る。別の変更は、２つのハーフブリッジのタップ間に追加のスイッチ（図示せず）を含む。そのような変更トポロジはＨＥＲＩＣトポロジとして知られている。
【０１２６】
第２の変換器２０が合計ＤＣリンク電圧Ｖ２ＴＯＴを制御し、出力電圧ＶＯＵＴと略同相であるような出力電流ＩＯＵＴを生成するように、変換セル２１〜２Ｎ３を動作させるように構成される主コントローラ５の一実施形態を図３５及び図３６に示す。図３５は、主コントローラ５の一実施形態のブロック図を示し、図３６は、図３５に示される主コントローラの一実施形態を更に詳細に示す。図３５及び図３６に示される主コントローラ５は、図１３及び図１４に示されるＩＳ変換器の主コントローラ４に非常に類似する。主コントローラ４での入力基準電流コントローラ４１の代わりに、図３５に示される主コントローラ５は、出力電圧ＶＯＵＴの瞬間電圧レベルを表す出力電圧信号ＶＯＵＴ＿Ｍを受信する出力基準電流コントローラ５１を含む。出力基準電流コントローラ５１は、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を表すＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ２＿Ｍと、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦとを更に受信する。合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦは、合計ＤＣリンク電圧Ｖ２ＴＯＴの所望の信号レベルを表す。これらの信号に基づいて、出力基準電流コントローラ５１は、出力基準信号ＩＯＵＴ＿ＲＥＦを生成し、この信号は変調指数コントローラ５２によって受信される。出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づくとともに、出力電流信号ＩＯＵＴ＿Ｍに基づいて、変調指数コントローラ５２は変調指数ｍを生成する。一実施形態によれば、図３４に示される個々の変換セル２１〜２Ｎ３によって受信される変調指数ｍ１〜ｍＮ３は、変調指数コントローラ５２によって生成される変調指数ｍに等しい。出力電流信号ＩＯＵＴ＿Ｍは、出力電流の瞬間電流レベルを表す。
【０１２７】
図３６は、出力基準電流コントローラ５１及び変調指数コントローラ５２の一実施形態を示す。出力基準電流コントローラ５１の設計及び動作は、参照される図１４に示される主コントローラ４の入力基準電流コントローラの設計及び動作と同様である。図３６を参照すると、出力基準コントローラ５１はエラーフィルタ５１１を含み、このフィルタは、ＣＤリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ３＿Ｍと、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦとを受信し、これらの信号からエラー信号Ｖ２ＥＲＲを計算する。エラーフィルタ５１１は、図１４に示されるエラーフィルタ４１１を参照して説明された特性と同じフィルタ特性を有し得る。乗算器５１２が、エラー信号Ｖ２ＥＲＲを合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦで乗算する。乗算器５１２の出力信号Ａは、除算器５１３によって受信され、除算器５１３は、乗算器５１２の出力信号Ａを、出力電圧ＶＯＵＴの振幅に依存する値（この実施形態では、ＶＯＵＴ＿ＭＡＸ２／２）で除算する。除算器５１３の出力信号Ｃは、更なる乗算器５１４によって受信され、この乗算器は、除算器出力信号Ｃを出力電圧信号ＶＯＵＴ＿Ｍで乗算する。図１４に示される主コントローラ４のように、図３６に示される主コントローラ５内の除算器５１３は任意選択的である。除算器５１３が省かれる場合、更なる乗算器５１４は、出力信号Ａを乗算器５１２から受信する。
【０１２８】
図３４に示される第２の変換器２０は、ＡＣグリッドへの電力供給に限定されない。第２の変換器２０はまた、出力電圧ＶＯＵＴを定義するＤＣグリッド（ＤＣバス）に電力を給電し得る。この場合、除算器出力信号Ｃ又は乗算器出力信号Ａを出力信号ＶＯＵＴ＿Ｍで乗算することが必要ないことがある。この場合、除算器の入力信号Ｂは、ＶＯＵＴ＿ＭＡＸ２／２の代わりにＶＯＵＴ＿ＭＡＸである。
【０１２９】
更なる乗算器５１４は、出力電流基準信号ＩＯＵＴ＿ＲＥＦを出力する。更なる乗算器５１４が省かれる場合、除算器５１３の出力信号Ｃ又は乗算器５１２の出力信号Ａの何れかが、出力電流基準信号ＩＯＵＴ＿ＲＥＦである。
【０１３０】
図３６を参照すると、変調指数コントローラ５２は、フィルタリングされた出力電流信号ＩＯＵＴ＿Ｆを出力電流基準信号ＩＯＵＴ＿ＲＥＦから減算して、出力電流エラー信号ＩＯＵＴ＿ＥＲＲを生成する。フィルタリングされた出力電流信号ＩＯＵＴ＿Ｆは、第１のフィルタ５２２によって出力電流信号ＩＯＵＴ＿Ｍをフィルタリングすることによって得られる。変調指数ｍは、第２のフィルタによって出力電流エラー信号ＩＯＵＴ＿ＥＲＲをフィルタリングすることによって得られる。第１及び第２のフィルタ５２２、５２３は、図１４に示されるフィルタ４２２、４２３を参照して説明されたように設計し得る。
【０１３１】
図３７は、ＯＰトポロジを有する第２の変換器２０の一実施形態を示す。この変換器２０は、図３４に示される変換器２０に基づき、個々の変換セル２１〜２Ｎ３が、出力ＯＵＴ１において並列接続されるセル出力を有するという点で、図３４に示される変換器と異なる。図３７に示される実施形態では、各変換セル２１〜２Ｎ３はインダクタを含み、インダクタは第１の変換セル２１内に示され、インダクタは参照文字２４１で記される。更に、各変換セル２１〜２Ｎ３は、各変換セルの変調指数を生成するコントローラを含む。これは第１の変換セル２１内に示され、コントローラは参照文字５１で記される。変換セル２１内のコントローラ５１等の各変換セル内のコントローラは、図３５及び図３６に示されるコントローラ５に対応し得、違いは、１つの変換セルのコントローラ（特にエラーフィルタ）が、ＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ３＿Ｍ及び合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦのそれぞれの代わりに、各変換セルのＤＣリンク電圧信号及び各変換セルのＤＣリンク電圧基準信号のみを受信する。
【０１３２】
図３８は、ＩＰトポロジを有する第１の電力変換器１０の別の実施形態を示す。この実施形態では、個々の変換セル１１〜１Ｎ１は、デュアルアクティブブリッジ（ＤＡＢ）トポロジを用いて実施され、第１の変換セル１１のトポロジのみが図３８に詳細に示される。変換セル１１を参照すると、セルトポロジは、図３２に示されるセルトポロジに基づく。すなわち、セルトポロジは、それぞれ２つのハーフブリッジを含む２つのフルブリッジを含み、各ハーフブリッジは、ハイ側スイッチ１０１、１０３、１０８、１１０と、ロー側スイッチ１０２、１０４、１０９、１１１とを含む。図３２に示されるセルトポロジとのように、１つのフルブリッジがセル入力に接続され（図３８に示されるスイッチ１０１〜１０４を有するフルブリッジ）、１つのフルブリッジがセル出力に接続される（図３８に示されるスイッチ１０８〜１１１を有するフルブリッジ）。変圧器１０５の一次巻線１０５Ｐは、第１のフルブリッジ１０１〜１０４のタップに接続され、二次巻線１０５Ｓと、更なるインダクタ１０７とを有する直列回路は、第２のフルブリッジ１０８〜１１１のタップに接続される。二次巻線１０５Ｓと並列に描かれる更なるインダクタ１０６は、変圧器１０５の磁化インダクタンスを表す。コントローラ１１２が、セル入力電流Ｉ０１が入力電流基準信号Ｉ１＿ＲＥＦによって定義されるようなスイッチの駆動信号Ｓ１０１〜Ｓ１１１を生成することにより、フルブリッジの個々のスイッチの動作を制御する。このために、コントローラ１１２は、入力電流Ｉ０１の瞬間電流レベルを表す入力電流信号Ｉ０１＿Ｍと、入力電流基準信号Ｉ０１＿ＲＥＦとを受信する。主コントローラ６は、個々の変換セル１１〜１Ｎ１の入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成する。
【０１３３】
図３８に示される変換セル１１（その他の変換セル１２〜１Ｎ１）は、逓増特性及び逓減特性のうちの一方を有する。すなわち、入力電圧ＶＩＮよりも高い電圧レベル又は低い電圧レベルを有するＤＣリンク電圧Ｖ２１を生成し得る。図３８に示される変換器１０は、ＤＡＢトポロジを有する変換セルを用いての実施に限定されない。上述したフライバックトポロジ又は降圧トポロジ等の他のトポロジも同様に使用し得る。
【０１３４】
図３９は、主コントローラ６の一実施形態を示す。この実施形態では、主コントローラ６は、入力電圧コントローラ６１を含み、このコントローラ６１は、入力電圧信号ＶＩＮ＿Ｍと、入力電圧基準信号ＶＩＮ＿ＲＥＦとを受信し、入力電圧ＶＩＮの電圧レベルを制御するように構成される。入力電圧コントローラ６１は、これらの信号に基づいて、入力電流基準信号ＩＩＮ＿ＲＥＦを生成する。この実施形態では、個々の変換セル１１〜１Ｎ１によって受信される入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦのそれぞれは、入力電圧コントローラ６１によって生成される入力電流基準信号ＩＩＮ＿ＲＥＦに対応する。入力電流信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベルを表す。一実施形態によれば、個々の変換セル１１〜１Ｎ１は、入力電流ＩＩＮの等しいシェアを受信する。この場合、個々の変換セル１１〜１Ｎ１によって受信される入力電流基準信号Ｉ１１＿ＲＥＦ〜Ｉ１Ｎ１＿ＲＥＦのそれぞれのレベルは、ＩＩＮ＿ＲＥＦ／Ｎ１である。図３９に示される実施形態では、除算器６１’は、入力電流基準信号ＩＩＮ＿ＲＥＦに基づいて、入力電流基準信号Ｉ１１＿ＲＥＦ〜Ｉ１Ｎ１＿ＲＥＦを計算する。
【０１３５】
例えば、これらの用途では、入力電圧ＶＩＮは制御され、入力電力は、複数の光起電（ＰＶ）セルを有するソーラーパネルによって提供される。太陽電力を受け取るＰＶセルの効率は、入力電圧に依存し、したがって、ソーラーパネルが受け取る太陽電力は変動するため、ＰＶパネルでの電圧を変動させることが必要になり得る。所与の受け取り太陽電力で、ＰＶセルが最大効率を有する（最大電力を供給する）動作点は、最大電力点（ＭＰＰ）と呼ばれる。ＭＰＰは、ＰＶセル及びソーラーパネルでの電圧をそれぞれ変更し、ソーラーパネルから受け取る電力を測定することによって見つけることができる。これは一般に既知である。一実施形態によれば、入力ＩＮ１、ＩＮ２で受け取られる電力を測定するように構成されるＭＰＰトラッカー（図示せず）が、入力電圧基準信号ＶＩＮ＿ＲＥＦを提供し、ＭＰＰで、入力電圧ＶＩＮを供給する電源を動作させる。
【０１３６】
別の実施形態によれば、中央コントローラ（図示せず）は、入力電圧基準信号ＶＩＮ＿ＲＥＦを生成する。
【０１３７】
別の実施形態によれば、第１の電力変換器１０は、入力電流ＩＩＮを制御するように構成される。この実施形態では、入力電圧コントローラ６１は省き得る。この場合、入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電圧基準信号ＶＩＮ＿ＲＥＦを提供し得る中央コントローラと同様の中央コントローラ（図示せず）によって提供し得る。
【０１３８】
第１の電力変換器１０及び第２の電力変換器２０の様々な異なるトポロジのうちの幾つかを上に開示した。電力変換回路の設計では、第１の電力変換器１０のタイプ及び第２の電力変換器のタイプは、電力変換回路によって実行すべき電力変換の所望のタイプに応じて選択することができる。様々な組合せ及び可能な適用分野のうちの幾つかについて、以下に説明する。以下、周期（交流）入力電圧（正弦電圧又は整流正弦電圧等）を受け取り、直流出力電圧を供給するように構成される電力変換回路は、ＡＣ／ＤＣ電力変換回路と呼ばれ、直流入力電圧及び周期出力電圧を受け取るように構成されるとともに、交流出力電流を供給するように構成される電力変換回路は、ＤＣ／ＡＣ電力変換回路と呼ばれ、直流入力電力を受け取り、直流出力電力を提供するように構成される電力変換回路は、ＤＣ／ＤＣ電力変換回路と呼ばれる。
【０１３９】
例えば、本明細書において上述したＩＳ、ＩＰ、ＯＳ、又はＯＰマルチセル電力変換器の１つ等のマルチセル電力変換器の設計及び動作方法は、マルチセル変換器及びマルチセル変換器が利用される電力回路の効率の増大に関して使用し得る幾つかの自由度を提供する。これらの自由度は、１つのマルチセル変換器内の変換セルの数、変換セルの動作モード、変換セル間の接続のタイプ、ＤＣリンク電圧の電圧レベル、変換セルの設計等を含む。これらの自由度の幾つか及びマルチセル変換器の効率を増大させるために自由度をいかに使用し得るかについて、以下に説明する。
【０１４０】
本明細書において上述したマルチセル変換器の１つ等のマルチセル変換器では、複数の変換セルのそれぞれは、最大定格電力を有し得る。最大定格電力は、変換セルが変換することができる最大電力を定義する。すなわち、変換セルが受け取ることができる最大入力電力又は変換セルが提供することができる最大出力電力。
【０１４１】
図４０を参照すると、個々の変換セルの効率は、瞬間電力と最大電力との比率に応じて変化し得る。図４０は、この比率に基づく１つの変換セルの効率を概略的に示す。図４０を参照すると、変換セルは、最大電力の約５０％前後に最大効率を有し得、効率は、より低い出力電力レベル及びより高い電力レベルに向かって低減する。
【０１４２】
上記説明を参照すると、個々の変換セルは、切り換えモード変換セルとして実施することができる。すなわち、これらの変換セルは、切り換えモード電力変換器として実施され、それぞれ、スイッチング周波数で動作する少なくとも１つの半導体スイッチを含む。例えば、ＯＰ変換器又はＩＰ変換器では、切り換えモード動作を使用して、個々の変換セル１１〜１Ｎ１、２１〜２Ｎ３の出力電流Ｉ２１〜Ｉ２Ｎ３及び入力電流Ｉ０１〜Ｉ０Ｎ３をそれぞれ制御する。スイッチング周波数は、１８ｋＨｚ以上であり得る。変換セル内の少なくとも１つの半導体スイッチをオンオフ切り換えることにより、損失が生じる。これらの損失は、切り換え損失と呼ぶことができ、各変換セルの出力電力から略独立する部分を含む。それらの一定損失は、駆動器、マイクロコントローラ等での損失から生じ得、出力電力が低減するにつれて、変換セルの効率が大幅に低減する１つの理由である。
【０１４３】
一実施形態によれば、マルチセル電力変換器を効率的に動作させるために、すなわち、マルチセル電力変換器によって受け取られる電力を効率的に変換するために、ｘＰトポロジを有するマルチセル変換器内の個々の変換セルは、活性化（活性モードで動作）又は非活性化（非活性モードで動作）することができる。ｘＰトポロジを有するマルチセル変換器は、ＩＰトポロジを有するマルチセル変換器又はＯＰトポロジを有するマルチセル変換器の何れかである。ｘＰトポロジでの少なくとも１つの変換セルの非活性化は、その他の変換セルの効率の増大に役立ち得る。これについては、ＯＰトポロジの場合では図４１Ａ〜図４４を参照して、ＩＰトポロジの場合には図４５Ａ〜図４９を参照して説明する。
【０１４４】
ｘＰトポロジでの個々の変換セルは、「フェーズ」と呼ぶことができる。これらの変換セルの少なくとも１つが非活性である動作モードは、以下、「フェーズシェディング」モードと呼ばれる。フェーズシェディングモードでは、活性変換セルは、非活性変換セルの役割を引き継ぎ、それにより、全体変換電力は電力基準信号に応じてのみ変化する。「電力基準信号」は、マルチセル変換器によって変換すべき電力を定義する。
【０１４５】
説明を目的として、負荷Ｚの消費電力が、ＯＰトポロジを有する第２の電力変換器２０の各変換セル２１〜２Ｎが、最大出力電力の５０％を大幅に下回る出力電力を供給するようなものであると仮定する。変換セル２１〜２Ｎの１つが非活性化され、それにより、その出力電力がゼロになる場合、出力電力ＰＯＵＴの電力レベルを一定に保つために、その他の変換セルの電力レベルを増大させる必要がある。しかし、その他の（活性）変換セルの電力レベルがより高いことは、これらの活性変換セルの効率をより高くし得る。
【０１４６】
「１つの変換セルを非活性モードで動作させること」は、非活性モード中、各変換セルが受け取るセル入力電力及び各変換セルが提供するセル出力電力が、略ゼロであることを意味する。それにもかかわらず、非活性変換セルに関連付けられたＤＣリンクコンデンサは、以下に更に説明するように、第１の電力変換器１０によって更に充電し得る。活性モードでは、個々の変換セルは、上述したように、スイッチング周波数ｆｐで切り換えモードで動作する。非活性モード中、各変換セルのＤＣリンク電圧は、第１の変換器１０が電力を各ＤＣリンクコンデンサ１１１〜１１Ｎに更に供給し得るため、増大し得る。これは、第１の電力変換器１０の特定のトポロジから独立する。非活性変換セルのＤＣリンク電圧は、その変換セルが再び活性化され、セル入力電力を各ＤＣリンクコンデンサから受け取るまで、増大し得る。ＤＣリンクコンデンサ１１１〜１１Ｎ２は、入力電力を入力ＩＮ１、ＩＮ２から受け取る第１の電力変換器１０と、出力電力ＰＯＵＴを提供する第２の電力変換器２０との間のバッファとして機能する。これらのＤＣリンクコンデンサ１１１〜１１Ｎのエネルギー貯蔵機能により、出力電力ＰＯＵＴが低い（低負荷状況で）場合、変換セル２１〜２Ｎ３を循環して非活性モードで動作させて、第２の電力変換器２０の効率を増大させることができる。
【０１４７】
図４１Ａは、第２の電力変換器２０の第１の動作シナリオを示す。このシナリオでは、１つの変換セルは、ある時点で非活性モードである。図４１Ａでは、個々の変換セル２１〜２Ｎ３の活性状態のみが示される。すなわち、個々のタイミング図は、各変換セル２１〜２Ｎ３が活性であるか、それとも非活性であるかのみを示す。図４１Ａに示される曲線は、出力電力の電力レベルを示さず、各変換セル２１〜２Ｎ３の出力電流の電流レベルを示さない。図４１Ｂに示される別のシナリオによれば、変換セル２１〜２Ｎ３のうちの２つが、一度に非活性であり得る。一般に、Ｎ３−１個までの変換セルが、一度に非活性であることができ、一度に１つのみの変換セルを活性状態にすることができる。幾つかの異なる基準を使用して、一度に、変換セルの何れがＮ３−Ｋ個の活性変換セル群に属し、何れがＫ個の非活性変換セル群に属するか、及び個々の変換セルが、次の判断が下される前に活性／非活性である持続時間を決定し得る。これについて以下に更に詳細に説明する。
【０１４８】
一実施形態によれば、一度に非活性である変換セルの数Ｋは、出力電力基準信号ＰＯＵＴ＿ＲＥＦ及び出力電流基準信号ＩＯＵＴ＿ＲＥＦのうちの一方に基づいてそれぞれ設定される。これは図４２に示される。出力電力基準信号ＰＯＵＴ＿ＲＥＦは、第２の変換器２０によって提供すべき出力電力ＰＯＵＴの所望のレベルを定義する。出力電圧ＶＯＵＴが略一定である場合、出力電流基準信号ＩＯＵＴ＿ＲＥＦは、出力電力ＰＯＵＴの所望の電力レベルの測定値である。出力電力基準信号ＰＯＵＴ＿ＲＥＦの代わりに、出力電力ＰＯＵＴの瞬間レベル、及び出力電流基準信号ＩＯＵＴ＿ＲＥＦの代わりに、出力電流ＩＯＵＴの瞬間レベルを使用し得る。
【０１４９】
図４２は、出力電力基準信号ＰＯＵＴ＿ＲＥＦ及び出力電流基準信号ＩＯＵＴ＿ＲＥＦのそれぞれに基づくＫを示す。図４２に示される実施形態では、出力電力基準信号ＰＯＵＴ＿ＲＥＦが第１の閾値ＰＯＵＴ＿ＴＨ１を上回る場合（出力電流基準信号ＩＯＵＴ＿ＲＥＦが第１の電流閾値ＩＯＵＴ＿ＴＨ１を上回る場合）、変換セルの何れも非活性である（Ｋ＝０）。出力電力基準信号ＰＯＵＴ＿ＲＥＦが第１の閾値ＰＯＵＴ＿ＴＨ１と第２の閾値ＰＯＵＴ＿ＴＨ２との間にある場合（出力電流基準信号ＩＯＵＴ＿ＲＥＦが第１の閾値ＩＯＵＴ＿ＴＨ１と第２の電流閾値ＩＯＵＴ＿ＴＨ２との間にある場合）、１つ（Ｋ＝１）の変換セルが非活性化され（非活性であり）、出力電力基準信号ＰＯＵＴ＿ＲＥＦが第２の閾値ＰＯＵＴ＿ＴＨ２と第３の閾値ＰＯＵＴ＿ＴＨ３との間にある場合（出力電流基準信号ＩＯＵＴ＿ＲＥＦが第２の閾値ＩＯＵＴ＿ＴＨ２と第３の電流閾値ＩＯＵＴ＿ＴＨ３との間にある場合）、２つ（Ｋ＝２）の変換セルが非活性化され、以下同様である。隣接する電力閾値間及び電流閾値間の差はそれぞれ、略同じであることができるか、又は異なることができる。
【０１５０】
図４３は、Ｋ個の変換セルを非活性に設定し、一度に非活性のセルを識別する方法の一実施形態を示す。図４３を参照すると、方法は、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて、非活性モードで動作すべきセルの数Ｍを設定すること（１００１）を含む。出力電流基準信号ＩＯＵＴ＿ＲＥＦは、第２の電力変換器２０の所望の出力電流ＩＯＵＴを表す。一実施形態によれば、Ｍは、図４０に示されるような曲線に従って、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づいて設定される。
【０１５１】
図４３を参照すると、方法は、現在、最低入力値（ＤＣリンク電圧）を有するＫ個の変換セルを識別すること（１００２）を更に含む。そのような識別は、ＤＣリンク電圧１１１〜１１Ｎ２の電圧レベルに基づいて、変換セル２１〜２Ｎ３をソートすることと、最低ＤＣリンク電圧レベルを有するＫ個の変換セルを選択することとを含み得る。これらのＫ個の識別された変換セルは、非活性モードで動作し、その他の変換セルは、活性モードで動作する（１００３）。最低ＤＣリンク電圧を有する変換セルを非活性モードで動作させ、したがって、最高ＤＣリンク電圧を有するその他のＮ３−Ｋ個の変換セルを活性モードで動作させることにより、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２（例えば、図１参照）が異なりすぎるようになることを回避することができる。図４３を参照すると、変換セルの数Ｋを設定すること（１００１）、最低ＤＣリンク電圧を有するＫ個のセルを識別すること（１００２）、及びＫ個の識別されたセルを非活性モードで動作させること（１００３）は、繰り返される。これらのプロセスステップ１００１〜１００３を繰り返すことは、時間ベースか、又は事象ベースであり得る。これらのプロセスステップ１００１〜１００３を時間ベースで繰り返すことは、これらのステップ１００１〜１００３を定期的に繰り返すことを含み得る。一実施形態によれば、プロセスステップ１００１〜１００３が繰り返される頻度は、スイッチング周波数の０．１倍未満、更には０．０１倍未満である。一実施形態によれば、プロセス１００１〜１００３が繰り返される頻度は、５００Ｈｚ以下である。
【０１５２】
これらのプロセスステップ１００１〜１００３を事象ベースで繰り返すことは、予め定義される事象が発生する都度、これらのステップ１００１〜１００３を繰り返すことを含み得る。それらの事象の例としては、１つのＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が予め定義される第１の電圧閾値未満に低減すること及び１つのＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２が、第１の閾値よりも高い予め定義される第２の電圧閾値を超えて増大することが挙げられるが、これらに限定されない。別の実施形態によれば、出力において負荷によって消費される電力が測定され、負荷Ｚの大きな消費電力変化が検出される場合、プロセスステップ１００１〜１００３が繰り返される。
【０１５３】
一実施形態によれば、少なくとも１つの変換セルが非活性である持続時間は、活性モードの変換セルの１つの駆動サイクル期間よりもはるかに長い。一実施形態によれば、少なくとも１つの変換セルが非活性である持続時間は、駆動サイクル期間の少なくとも１０倍である。上記を参照すると、駆動サイクル期間Ｔｐは、活性モードであるスイッチング周波数ｆｐの逆数である。
【０１５４】
上記説明を参照すると、第２の電力変換器２０は、個々の変換セル２１〜２Ｎ３の動作を制御するように構成される主コントローラ３を含む。図４４は、少なくとも１つの変換セルを非活性モードで動作させるように構成されるコントローラ３の一実施形態を示す。図４４に示されるコントローラ３は、図３３に示されるコントローラ３（仕様を参照する）に基づき、セル活性化／非活性コントローラ３２を更に含むという点で、図３３に示されるコントローラと異なる。セル活性化／非活性化コントローラ３２は、出力電流基準信号ＩＯＵＴ＿ＲＥＦを出力電圧コントローラ３１から受信し、出力電圧コントローラ３１は、出力電流ＩＯＵＴが制御されるべきである場合、省き得る。セル活性化／非活性化コントローラ３２の動作は、図４３を参照して説明された方法に基づく。活性化／非活性化コントローラ３２は、個々の変換セルを活性化／非活性化する。すなわち、出力電流基準信号ＩＯＵＴ＿ＲＥＦに基づくコントローラ３２は、非活性化すべき変換セルの数Ｋを設定し、個々の変換セル２１〜２Ｎ３のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２に基づいて、非活性化すべきセルを選択する。最低ＤＣリンク電圧を有する変換セル２１〜２Ｎを識別するために、コントローラ３２は、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ３を表すＤＣリンク電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ３＿Ｍを受信する。これらの電圧信号Ｖ２１＿Ｍ〜Ｖ２Ｎ３は、従来の電圧測定回路（図示せず）を使用して、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ３から取得し得る。
【０１５５】
図４４を参照すると、セル活性化／非活性化コントローラ３２は、電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。これらの参照信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦは、個々の変換セル２１〜２Ｎ３の出力電流Ｉ２１〜Ｉ２Ｎ３の所望の電流レベルを表す。セル活性化／非活性化コントローラ３２は、和が出力電流基準信号に対応するように、個々の参照信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。すなわち、
【数１４】
2016059271.tif 000016
である。
【０１５６】
このようにして、変換電力はそれぞれ、出力電力基準信号ＰＯＵＴ＿ＲＥＦ及び出力電流基準信号ＩＯＵＴ＿ＲＥＦのみに依存する。したがって、フェーズシェディングモードでマルチセル変換器２０を動作させることは、変換電力の大きな変動を生じさせない。変換電力は、第２の変換器２０及び第１の電力変換器１０がＤＣリンクコンデンサからそれぞれ受け取る入力電力並びに負荷に供給される出力電力のうちの１つである。非活性化すべき少なくとも１つの変換セルの電流基準信号は、セル活性化／非活性化コントローラ３２によってゼロに設定されて、非活性変換セルの出力電力をゼロに設定する。
【０１５７】
一実施形態によれば、セル活性化／非活性化コントローラ３２は、基準信号が略等しく、したがって、活性変換セルが実質的に、同じ出力電流を提供するような活性変換セルの電流基準信号を生成するように構成される。しかし、これは単なる一例である。更なる実施形態によれば、セル活性化／非活性化コントローラ３２は、基準信号が異なるような、活性変換セルの個々の基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成するように構成される。一実施形態によれば、セル活性化／非活性化コントローラ３２は、１つの変換セルの電流基準信号が各変換セルのＤＣリンク電圧に依存するような、活性変換セルの電流基準信号を生成する。電流基準信号は、関連付けられたＤＣリンクコンデンサのＤＣリンク電圧が増大するにつれて、電流基準信号が増大するように生成し得る。この実施形態では、より高いＤＣリンク電圧を有する活性変換セルは、より低いＤＣリンク電圧を有する他の活性変換セルよりも高い出力電流を供給する。
【０１５８】
別の実施形態によれば、セル活性化／非活性化コントローラ３２は、変換セルが高効率範囲で動作するように、効率曲線に従って活性変換セルの基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。高効率範囲は、例えば、効率が最大効率の少なくとも６０％又は少なくとも７５％である範囲である。以下の説明を参照すると、個々の変換セルは、様々な電流で最大効率又は高効率範囲を有し得る。この場合、フェーズシェディングに加えて、活性セルを様々な電流で動作させることは、電力変換器２０の全体効率の増大に役立ち得る。
【０１５９】
図４４及び他の図面に示されるコントローラ３並びに他の図面に示されるコントローラ４、５、及び６等の図面に示される各コントローラのブロック図が、各コントローラの実施ではなく、単に機能を示す役割を果たすことに留意されたい。個々の機能ブロックは、コントローラの実施に適する従来の技術を使用して実施し得る。特に、コントローラ３の機能ブロックは、アナログ回路、デジタル回路として実施し得、又は特定のソフトウェアが実行されて、コントローラ３の機能を実施するマイクロコントローラ等のハードウェア及びソフトウェアを使用して実施し得る。
【０１６０】
図４１Ａ〜図４４を参照して上述したように、活性モード又は非活性モードでマルチセル電力変換器の変換セルを動作させることは、第２の電力変換器２０内の変換セルに限定されない。電力変換回路を効率的に動作させるための変換セルのそのような活性化又は非活性化は、ＩＰトポロジ（個々の変換セルのセル入力が並列接続される）を有する第１の電力変換器１０内の変換セル１１〜１Ｎ１にも適用し得る。これについて、図４５Ａを参照して以下に説明する。
【０１６１】
図４５Ａ及び図４５Ｂは、第１の電力変換器１０の変換セル１１〜１Ｎ１が活性モード又は非活性モードでいかに動作し得るかを示すタイミング図を示す。図４５Ａに示される実施形態では、変換セル１１〜１Ｎ１のうちの１つのみが一度に非活性化され、図３５Ｂに示される実施形態では、変換セル１１〜１Ｎ１のうちの２つが一度に非活性化される。一般に、変換セル１１〜１Ｎ１のうちの最高でＮ１−１個の変換セルを一度に非活性化し得る。第１の電力変換回路１０の変換セル１１〜１Ｎ１を活性化及び非活性化することは、第２の電力変換器２０の変換セルの活性化及び非活性化と同様であるが、違いは、第１の電力変換器１０では、入力電力基準信号ＰＩＮ＿ＲＥＦに基づいて、少なくとも１つの変換セルが活性化又は非活性化されることである。入力電力基準信号ＰＯＵＴ＿ＲＥＦは、第１の変換器１０が受け取るべき入力電力ＰＩＮの所望の電力レベルを定義する。入力電圧ＶＩＮが略一定の場合、入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電力ＰＩＮの所望の電力レベルの測定値である。入力電力基準信号ＰＩＮ＿ＲＥＦの代わりに、入力電力ＰＩＮの瞬間レベル、及び出力電力基準信号ＩＯＵＴ＿ＲＥＦの代わりに、入力電流ＩＩＮの瞬間レベルが使用可能である。
【０１６２】
図４６を参照すると、一度に非活性化される変換セルの数Ｋは、入力電力基準信号ＰＩＮ＿ＲＥＦ又は入力電流基準信号ＩＩＮ＿ＲＥＦが低減するにつれて、増大し得る。入力電流基準信号ＩＩＮ＿ＲＥＦは、入力電流ＩＩＮの所望の電流レベルを表す。図４６を参照すると、入力電力基準信号ＰＩＮ＿ＲＥＦが第１の閾値ＰＩＮ＿ＴＨ１未満に低減するか、又は入力電流基準信号ＩＩＮ＿ＲＥＦが第１の電流閾値ＩＩＮ＿ＴＨ１未満に低減する場合、１つの変換セル（Ｋ＝１）を非活性化し得、入力電力基準信号ＰＩＮ＿ＲＥＦ又は入力電流基準信号ＩＩＮ＿ＲＥＦがそれぞれ、第２の閾値ＰＩＮ＿ＴＨ２、ＩＩＮ＿ＴＨ２未満に低減する場合、２つの変換セル（Ｋ＝２）を非活性化し得、入力電力基準信号ＰＩＮ＿ＲＥＦ又は入力電流基準信号ＩＩＮ＿ＲＥＦがそれぞれ、第３の閾値ＰＩＮ＿ＴＨ３、ＩＩＮ＿ＴＨ３未満に低減する場合、３つの変換セル（Ｋ＝３）が非活性化される。
【０１６３】
上述した実施形態では、４つの変換セル１１〜１Ｎ１（Ｎ１＝４）がある。しかし、これは単なる一例である。並列接続される変換セルの数Ｎ１は、Ｎ１＝４に限定されない。一般に、２つ以上の変換セルが並列接続される。
【０１６４】
図４７は、変換セル１１〜１Ｎ１のうちの少なくとも１つを非活性化する方法の一実施形態を示す。方法は、非活性モードで動作すべき変換セルの数Ｋを設定すること（１０１１）を含む。図４７に示される方法は、入力電流基準信号ＩＩＮ＿ＲＥＦを使用して、所望の入力電力を検出し、Ｋを設定する。しかし、瞬間又は所望の入力電力を表す任意の他の信号も同様に使用し得る。数Ｋを設定することは、図４６に示される曲線に従って実行し得る。方法は、最高出力電圧（ＤＣリンク電圧）を有するＫ個のセルを識別すること（１０１２）と、Ｋ個の識別されたセルを非活性モードで動作させ、その他のセルを活性モードで動作させること（１０１３）とを更に含む。数Ｋを設定することと、最高出力電圧を有するＫ個のセルを識別することと、Ｋ個の識別されたセルを非活性モードで動作させることとを含むプロセスステップ１０１１〜１０１３は、定期的に（時間ベース）、又は事象ベースで繰り返すことができる。一実施形態によれば、これらのプロセスステップ１０１１〜１０１３の事象ベースの繰り返しは、複数の変換セル１１〜１Ｎ１の１つの１つのＤＣリンク電圧Ｖ２１〜Ｖ２Ｎの電圧レベルが、予め定義される第１の閾値レベルを超えて上昇する場合、又は複数のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎの１つの電圧レベルが、第１の閾値よりも低い予め定義される第２の閾値レベル未満に低減する場合、プロセスステップ１００４〜１００６を繰り返すことを含み得る。
【０１６５】
図４８は、個々の変換セル１１〜１Ｎ１を活性化又は非活性化するように構成される主コントローラ６の一実施形態のブロック図を示す。この主コントローラ６は、図３９に示される主コントローラ６（仕様を参照する）に基づき、セル活性化／非活性化コントローラ６２を更に含むという点で、この主コントローラ６と異なる。セル活性化／非活性化コントローラ６２は、入力電流基準信号ＩＩＮ＿ＲＥＦを入力電圧コントローラ６１（入力電流を制御すべき場合、省き得る）から受信し、個々の変換セル１１〜１Ｎ１の入力電流基準信号Ｉ０１＿ＲＥＦ、Ｉ０２＿ＲＥＦ、Ｉ０３＿ＲＥＦ、Ｉ０Ｎ１＿ＲＥＦを生成する。これらの入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦは、個々の変換セル１１〜１Ｎ１によって受信され、個々の変換セル１１〜１Ｎ１は、上述したように、これらの基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦに基づいて入力電流Ｉ０１〜Ｉ０Ｎ１を制御するように構成される。
【０１６６】
セル活性化／非活性化コントローラ６２は、非活性化すべき少なくとも１つの変換セルの基準電流をゼロに設定するように構成される。一実施形態によれば、活性化すべき（活性モードで動作させるべき）変換セルの入力電流基準信号のレベルは等しい。別の実施形態によれば、セル活性化／非活性化コントローラ６２は、異なる電流レベルを有する活性変換セルの入力電流基準信号を生成するように構成される。例えば、セル活性化／非活性化コントローラ６２は、ＤＣリンク電圧が増大するにつれて、基準信号が低減し、比較的高いＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を有する変換セル１１〜１Ｎ１のＤＣリンクコンデンサをゆっくりと充電させるように、ＤＣリンク電圧に基づいて活性変換セルの信号レベルを生成する。
【０１６７】
別の実施形態によれば、活性化／非活性化コントローラ３２は、活性変換セルの効率曲線に基づいて、活性変換セルが高効率範囲で動作するような活性変換セルの電流基準信号を生成するように構成される。高効率範囲は、例えば、効率が最大効率の少なくとも６０％又は少なくとも７５％である範囲である。
【０１６８】
しかし、それぞれの場合で、基準信号の和は、入力電流基準信号ＩＩＮ＿ＲＥＦに対応する。すなわち、
【数１５】
2016059271.tif 000017
である。
【０１６９】
したがって、入力電力は、入力電力基準信号ＰＩＮ＿ＲＥＦ又は入力電流基準信号のみにそれぞれ依存する。したがって、マルチセル変換器１０をフェーズシェディングモードで動作させることは、変換電力の大きな変動を生じさせない。変換電力は、第２の変換器１０が入力において受け取る入力電力並びにＤＣリンクコンデンサ及び第２の変換器にそれぞれ供給される出力電力のものである。
【０１７０】
入力電流基準信号ＩＩＮ＿ＲＥＦに基づく第１の電力変換器１０の活性／非活性変換セル１１〜１Ｎ１は、特に、入力電圧ＶＩＮとしてＤＣ電圧を受け取る電力変換回路に利用し得る。
【０１７１】
しかし、ＩＰ又はＯＰトポロジを有する電力変換器内の変換セルを活性化非活性化することは、ＤＣ電圧を受け取るか、又は生成する電力変換器に限定されない。変換セルのそのような活性化又は非活性化は、並列接続されるセル入力を有する複数の変換セル１１〜１Ｎ１を含み、ＰＦＣ機能を有し、周期入力電圧ＶＩＮを受け取る図２９に示されるタイプのマルチセル変換器に利用することも可能である。図５０及び図５３を参照して更に詳細に以下に説明されるように、そのような電力変換器の入力電力ＰＩＮは、入力電圧ＶＩＮの周波数の２倍の周波数で周囲的に変動する。入力電圧ＶＩＮの瞬間レベルがゼロである場合、入力電力はゼロであり、入力電圧のレベルが、入力電圧ＶＩＮが最大に達するまで増大するにつれて、増大する。入力電圧が最大（又は負半波での最小）に達した後、入力電力は、入力電圧が再びゼロに達するまで低減する。一実施形態によれば、変換セル２１〜２Ｎ３は、活性変換セルの数が１半波内で、入力電圧ＶＩＮ及び／又は入力電流が増大するにつれて増大し、入力電圧ＶＩＮ及び／又は入力電流が低減するにつれて低減するように、入力電圧ＶＩＮ及び入力電流ＩＩＮのレベルの少なくとも一方に基づいて活性化及び非活性化される。１半波内で変換セルが活性化及び非活性化される順序は、ＤＣリンクコンデンサ１１１〜１１Ｎ２が等しく充電するように充電し得る。コントローラ（図２９に示されない）は、入力電圧ＶＩＮ及び入力電流ＩＩＮのうちの少なくとも一方に基づいて個々の変換セル１１〜１Ｎ１を活性化及び非活性化し得る。
【０１７２】
同等に、並列接続されるセルを有する複数の変換セル２１〜２Ｎ３を含み、ＰＦＣ機能を有し、周期出力電圧ＶＯＵＴを受け取る図３７に示されるタイプのマルチセル変換器では、変換セル２１〜２Ｎ３は、活性変換セルの数が、１半波内で、出力電圧ＶＯＵＴ及び／又は出力電流ＩＯＵＴが増大するにつれて増大し、出力電圧ＶＯＵＴ及び／又は出力電流ＩＯＵＴが低減するにつれて低減するように、出力電圧ＶＯＵＴ及び出力電流ＩＯＵＴのレベルの少なくとも一方に基づいて活性化及び非活性化し得る。図４９は、別の実施形態による主コントローラ６を示す。この実施形態では、主コントローラ６は、入力電圧コントローラ６１の代わりにＤＣリンク電圧コントローラ６０を含み、ＤＣリンク電圧コントローラ６０は、合計ＤＣリンク電圧Ｖ２ＴＯＴと所望のＤＣリンク電圧との差に基づいて、入力電流基準信号ＩＩＮ＿ＲＥＦを生成するように構成される。
【０１７３】
低負荷状況下でマルチセル電力変換器の効率を増大させる別の方法は、平均変換電力が交流するように、マルチセル電力変換器を断続的に動作させることである。一実施形態によれば、マルチセル電力変換器は、上述したＰＦＣ機能を有するＩＳ、ＯＳ、ＩＰ、又はＯＰ電力変換器の１つ等の、ＰＦＣ機能を有するＩＳ、ＯＳ、ＩＰ、又はＯＰ電力変換器の１つである。そのような電力変換器を断続動作モードで動作させることについて、図５０〜図５３を参照して説明する。別の実施形態によれば、マルチセル変換器は、直流電圧を受け取るか、又は提供するように構成されるＩＳ、ＯＳ、ＩＰ、又はＯＰ電力変換器の１つである。そのような電力変換器を断続動作モードで動作させることについて、図５４〜図５９を参照して説明する。
【０１７４】
一般に、ＰＦＣ機能を有するＩＳ、ＯＳ、ＩＰ、又はＯＰ変換器では、変換電力は、入力電圧及び入力電流が周期的に変化するにつれて、周期的に変化する。例えば、ＩＳ若しくはＩＰ変換器での入力電圧ＶＩＮ（又はＯＳ若しくはＯＰ変換器での出力電圧ＶＯＵＴ）が、正弦電圧であり、入力電流ＩＩＮ（出力電流ＩＯＵＴ）が正弦波形を有する場合、変換電力は正弦方形波形と、正弦電圧の周波数の２倍の周波数とを有する。変換電力は、ＩＳ又はＩＰ変換器での入力ＩＮ１、ＩＮ２において受け取られる入力電力及びＯＳ又はＯＰ変換器での出力ＯＵＴ１、ＯＵＴ２において提供される出力電力ＰＯＵＴである。通常モード（非断続モード）では、変換電力の平均電力レベル及びピーク電力レベルは、変換すべき電力のみに依存する。この変換すべき電力は、入力電流基準信号ＩＩＮ＿ＲＥＦ及び出力電流基準信号ＩＯＵＴ＿ＲＥＦによってそれぞれ定義し得る。
【０１７５】
断続モードでは、平均電力レベル及びピーク電力レベルは交互になる。これについて図５０を参照して説明し、図５０は、ＩＳ電力変換器の入力電圧ＶＩＮの波形又はＯＳ電力変換器の出力電圧ＶＯＵＴの波形を概略的に示す。図５０に示される電圧は正弦電圧である。しかし、以下に説明される動作方法は、整流正弦電圧にも等しく当てはまる。図５０は、入力電流ＩＩＮ及び出力電流ＩＯＵＴをそれぞれ更に示すとともに、入力電力ＰＩＮ及び出力電力ＰＯＵＴをそれぞれ更に示す。
【０１７６】
図５０に示される実施形態では、電力変換器は、入力電圧ＶＩＮ又は出力電圧ＶＯＵＴのそれぞれの負半波中のみに電力を変換する。これらの負半波中、電流ＩＩＮ、ＩＯＵＴの波形は、電圧ＶＩＮ、ＶＯＵＴの波形に従う。すなわち、電流ＩＩＮ／ＩＯＵＴは、位相ＶＩＮ／ＶＯＵＴと略同相であり、電流レベルは、電圧ＶＩＮ／ＶＯＵＴの電圧レベルに略比例する。電力ＰＩＮ、ＰＯＵＴは、負半サイクル中、正弦方形波形を有する。図５０は、負半波中の平均電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧを更に示す。
【０１７７】
図５０に示される実施形態では、マルチセル変換器は、電流ＩＩＮ、ＩＯＵＴ、ひいては平均電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧが、正半波でゼロであるように動作する。しかし、これは単なる一例である。一般に、マルチセル変換器を断続動作モードで動作させることは、平均電力レベルが異なるレベル間で交互になるように、マルチセル変換器を動作させることを意味し、これらのレベルの１つは、これらのレベルのうちの他の１つの８０％未満、５０％未満、更には３０％未満である。「平均電力レベル」は、１つの半周期、すなわち、電圧ＶＩＮ／ＶＯＵＴの２つの時間的に連続する（シーケンシャルな）ゼロ交差間の時間期間での平均電力レベルである。これは、正弦電圧及び整流正弦電圧に当てはまる。正弦電圧では、ゼロ交差は、電圧レベルがゼロである時間、すなわち、電圧が正レベルから負レベルに、及びその逆に変化する時間である。整流正弦電圧では、ゼロ交差は、電圧レベルが再び増大する前に、電圧がゼロになるか、又はゼロに近くなる時間である。
【０１７８】
図５０に示される実施形態では、平均電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧは、平均電力レベルの変更周波数が電圧ＶＩＮ、ＶＯＵＴの周波数の２倍であるように、半波毎に変化する。しかし、これは単なる一例である。２つ毎の半波（正半波毎）でのみ平均電力を低減する代わりに、平均電力がより高いレベルを有する１つの半波を再び有する前に、平均電力がより低いレベルに低減される２つ以上の半波があり得る。２つ以上の連続した半波でより高いレベルを有し、次に、１つ、２つ、又は３つ以上の後続半波でより低いレベルに変わることも可能である。何れの場合でも、断続モードでは、平均電力レベルは異なるレベル間で交互になる。平均電力が交互になる平均電力レベルは可変である。すなわち、例えば、より低いレベルは、平均電力がより低いレベルをとる第１の時間と、第１の時間後の第２の時間との間で変化し得る。
【０１７９】
図５１は、断続動作機能を有するＩＳ電力変換器の主コントローラ４の一実施形態を示す。図５１に示される主コントローラ４は、図１３に示される主コントローラ４（説明を参照する）に基づき、入力基準電流コントローラ４１と変調指数コントローラ４２との間に断続動作コントローラを更に含むという点で、図１３に示される主コントローラ４と異なる。断続動作コントローラ４３は、入力電流基準信号ＩＩＮ＿ＲＥＦを入力基準電流コントローラ４１から受信し、変更入力電流基準信号ＩＩＮ＿ＲＥＦ’を変調指数コントローラ４２に提供するように構成される。一実施形態によれば、断続動作コントローラ４３は、変更入力電流基準信号ＩＩＮ＿ＲＥＦ’が、電圧ＶＩＮ／ＶＯＵＴの特定の半波中の入力電流基準信号ＩＩＮ＿ＲＥＦに対応し、変更入力電流基準信号ＩＩＮ＿ＲＥＦ’が、電圧ＶＩＮ／ＶＯＵＴの特定の半波中、ゼロ等のより低い振幅を有するように、変更入力電流基準信号ＩＩＮ＿ＲＥＦ’を生成するように構成される。図５０に示される実施形態では、断続動作コントローラ４３は、電圧ＶＩＮ／ＶＯＵＴの負半波中、入力電流基準信号ＩＩＮ＿ＲＥＦを変調指数コントローラ４２に転送し、電圧ＶＩＮ／ＶＯＵＴの正半波中、変更入力電流基準信号ＩＩＮ＿ＲＥＦ’をゼロに設定する。変更入力電流基準信号ＩＩＮ＿ＲＥＦ’がゼロである時間期間中、変調指数コントローラ４２は、電力変換器の入力電流ＩＩＮがゼロであるような変調指数ｍを生成する。この時間期間中、個々の変換セルはなお、クロックされて動作し得、したがって、マルチセル電力変換器が入力電流を受け取る時間期間があり得る。しかし、入力電流が負であり（マルチセル電力変換器が電流を電力源に提供する）、したがって、変更入力電流基準信号ＩＩＮ＿ＲＥＦ’がゼロである時間機関中に平均入力電流がゼロである時間期間もある。
【０１８０】
変更入力電流基準信号ＩＩＮ＿ＲＥＦ’がゼロである時間期間中、マルチセル電力変換器はなお、上述したように、セル入力電圧Ｖ１１〜Ｖ１Ｎ１を生成し得る。特に、平均入力電流がゼロであるべき時間期間では、主変換器は、１駆動サイクルでクロックされて１つのみの変換セルを動作し得る。これについて、図２７に示されるタイミング図を参照して説明する。図２７を参照すると、合計セル入力電圧Ｖ１ＴＯＴは、変調指数ｍの範囲に関連付けられた２つの電圧レベル間で切り替わる。図２７に示される実施形態では、合計セル入力電圧Ｖ１ＴＯＴは、変調指数が０〜０．２５である場合、ゼロとＶ２ＴＯＴ／Ｎ１との間で切り替わり、変調指数が０．２５〜０．５である場合、Ｖ２ＴＯＴ／Ｎ１とＶ２ＴＯＴ／Ｎ３との間で切り替わり、以下同様である。
【０１８１】
一実施形態によれば、マルチセル電力変換器は、１つのみの変換セルが切り換えモードで動作して、図２７に示される実施形態では合計セル入力電圧Ｖ１ＴＯＴを２つの別個の電圧レベル間（例えば、Ｖ２ＴＯＴ／Ｎ１とＶ２ＴＯＴ／Ｎ３との間等）で切り換え、その他の変換セルを静的に動作させるように動作する。「その他の変換セルを静的に動作させる」ことは、変調指数が特定のレベルに達すると、１つの変換セルがオフ状態に切り替わり、変調指数が再びこの特定のレベル未満になるまで、このオフ状態に留まることを意味する。例えば、図２７に示される実施形態では、変調指数が０．２５に達する場合、１つの変換セルをオフに切り換え得て、Ｖ２ＴＯＴ／Ｎ１の１つのシェアを合計セル入力電圧Ｖ１ＴＯＴに提供し、変調指数が０．２５未満になるまで、オフ状態に留まる。１つのみの変換セルが切り換えモードで動作し、その他の変換セルが「静的」に動作するこの動作モードは、以下、ブロックモードと呼ばれる。オフ状態で静的に動作する変換セルの数は、入力電圧の電圧レベルが増大するにつれて増大する。すなわち、入力電圧ＶＩＮの電圧レベルに基づいて、変換セルは、ＰＷＭモード、オンモード、及びオフモードの１つで動作し、一実施形態によれば、一度に１つのみの変換セルがＰＷＭモードで動作する。
【０１８２】
図５０に示される実施形態では、マルチセル電力変換器によって受け取られる／提供される平均電力は、負半波中、ゼロであり、正半波中、ゼロ以外である。この実施形態では、負半波中に提供される平均電力は、マルチセル変換器が連続（非断続）動作する場合に受け取られる／提供される平均電力の倍（２倍）である。しかし、図４０を参照して説明したように、マルチセル電力変換器の変換セルの効率は、個々の変換セルによって変換される電力が低減するにつれて、低減し得る。マルチセル変換器を断続的に動作させること、すなわち、特定の時間期間（図５０に示される実施形態での負半波等）中、より高い電力でマルチセル電力変換器を動作させることは、マルチセル電力変換器の効率を増大させ得る。
【０１８３】
一実施形態によれば、断続動作コントローラ４３は、１半波中に受け取られる平均入力電力を計算し、この計算に基づいて、マルチセル電力変換器を断続動作モードで動作させるべきか、それとも通常モードで動作させるべきかを判断する。通常モードでは、断続動作コントローラ４３は、入力電流基準信号ＩＩＮ＿ＲＥＦを変調指数コントローラ４２に渡す。断続動作では、入力電力がゼロである時間期間と、入力電力がゼロ以外である時間期間との比率（図５０に示される実施形態では、この比率は１：１である）は、計算される電力に基づいて計算される。図５１を参照すると、断続動作コントローラは、入力電圧信号ＶＩＮ＿Ｍと、入力電流信号ＩＩＮ＿Ｍとを受信し、電圧ＶＩＮ／ＶＯＵＴの１半波中の平均入力電力を計算し得る。
【０１８４】
図５２は、断続動作機能を有するＯＳマルチセル電力変換器での主コントローラ５の一実施形態を示す。この主コントローラ５は、図３５に示される主コントローラ５（仕様を参照する）に基づき、出力基準電流コントローラ５１と変調指数コントローラ５２との間に断続動作コントローラ５３を含むという点で、図３５に示される主コントローラ５と異なる。この断続動作コントローラ５３は、出力電流基準信号ＩＯＵＴ＿ＲＥＦを出力基準電流コントローラから受信し、変更出力電流基準信号ＩＯＵＴ＿ＲＥＦ’を変調指数コントローラ５２に提供する。図５２に示される主コントローラ５の動作は、図５１に示される主コントローラ４の動作に対応し得、違いは、図５２に示される主コントローラ５が、入力電圧信号ＶＩＮ＿Ｍ及び入力電流信号ＩＩＮ＿Ｍの代わりに、出力電流信号ＩＯＵＴ＿Ｍの出力電圧信号ＶＯＵＴ＿Ｍを処理することである。しかし、ＩＳ電力変換器での入力電圧ＶＩＮ及び入力電流ＩＩＮを参照して説明されたものは、ＯＳ電力変換器での出力電圧ＶＯＵＴ及び出力電流ＩＯＵＴにも等しく当てはまる。
【０１８５】
マルチセル電力変換器を断続動作モードで動作させることは、ＩＳトポロジ又はＯＳトポロジを有するマルチセル電力変換器に限定されない。図５０〜図５２を参照して上述した断続動作モードは、図２９に示されるタイプのＩＰ電力変換器及び図３７に示されるタイプのＯＰ電力変換器においても等しく使用し得る。図５３は、１つの変換セルのセル入力電流Ｉ０ｉ及びセル出力電流Ｉ２ｉのそれぞれの入力電圧ＶＩＮ及び出力電圧ＶＯＵＴのそれぞれのタイミング図と、ＩＰトポロジ及びＯＰトポロジのうちの一方を有するマルチセル変換器の入力電力ＰＩＮ及び出力電力ＰＯＵＴのそれぞれのタイミング図を示す。これらの並列接続変換セルのそれぞれは、上述したように、断続動作モードで動作し得る。断続モードでは、１つの変換セルによって変換される平均電力は、より高いレベルとより低いレベルとの間で交互になり、ここで、より低いレベルは、第１のレベルの８０％未満、５０％未満、更には３０％未満であり得る。これらの変換セルのセル変換器は、図５１及び図５２に示される主コントローラ４及び５にそれぞれ対応し得、違いは、１つのコントローラが、合計ＤＣリンク電圧基準信号Ｖ２ＴＯＴ＿ＲＥＦ及び各ＤＣリンク電圧信号Ｖ１１＿Ｍ〜Ｖ１Ｎ２＿Ｍの代わりに、ＤＣリンク電圧基準信号及び各変換セルのＤＣリンク電圧信号のみを処理することである。
【０１８６】
一実施形態によれば、並列接続変換セルを有する電力変換器の断続動作モードでは、より低いレベルで動作する変換セルの数は、各半波で同じである。個々の変換セルの第１の平均電力レベルが同じであり、且つ個々の変換セルのより低い平均電力レベルが同じである場合、合計平均電力レベル（個々の変換セルの平均電力レベルの和である）は、各半波で略同じである。この場合、個々の変換セルを断続モードで動作させることは、マルチセル変換器の平均電力レベルを変動させない。
【０１８７】
一実施形態によれば、並列接続変換セルを有する電力変換器内の各変換セルは、断続モードで動作し、変換セルは、平均電力レベルを同時に変更するように同期される。この場合、マルチセル変換器の平均電力レベルは変動する。これは図５３に示され、平均変換電力レベルＰＩＮ＿ＡＶＧ、ＰＯＵＴ＿ＡＶＧは変動するように描かれている。一実施形態によれば、少なくとも１つの変換セルは、断続モードで動作し、少なくとも１つの変換セルは、通常モードで動作する。この場合、変換電力ＰＩＮ、ＰＯＵＴは、図５３に破線で示されるような波形を有し得る。
【０１８８】
図１及び図４〜図７を参照して上述した電力変換回路の１つにおいて、第１の電力変換器１０がＩＳ又はＩＰトポロジを有し、図５０〜図５３を参照して上述したように、断続モードで動作する場合、ＤＣリンクコンデンサ１１１〜１１Ｎ２は、第２の電力変換器２０及び負荷に連続した電力フローを提供するバッファとして機能する。第２の電力変換器２０が、ＯＳトポロジ及びＯＰトポロジのうちの一方を用いて実施される場合、第１の電力変換器１０は、電力源から連続して電力を引き出し、ＤＣリンクコンデンサ１１１〜１１Ｎ２を充電させる。
【０１８９】
図５４は、断続モードで、図２９及び図３８を参照して上述したトポロジのうちの１つ等のＩＰトポロジ又はＯＰトポロジを有するマルチセル電力変換器を動作させる一実施形態を示す。図５４は、個々の変換セルの活性化状態のタイミング図を示す。これらの変換セルは、ＯＰ電力変換器での変換セル２１〜２Ｎ３と、ＩＰ電力変換器での変換セル１１〜１Ｎ１である。図５４に示される実施形態によれば、電力変換器を断続モードで動作させることは、一度に１つのみの変換セルを活性化することを含み得る。図５４に示される時間期間では、第１の変換セル２１及び１１のそれぞれ並びに第２の変換セル２１及び２２のそれぞれが、活性化される。ＴＯＰは活性化時間を示し、これは、各変換セルが活性化される持続時間である。これらの活性化時間は、図５４に示される実施形態では等しく描かれている。しかし、これは単なる一例である。これらの活性化時間は、異なるパラメータに応じて変化し得る。これについて以下に更に詳細に説明する。図５４に示される実施形態では、変換セル２１の活性化時間と変換セル２２の活性化時間との間に時間期間がある。したがって、変換電力ＰＯＵＴ（ＰＩＮ）は交流する。すなわち、変換電力の電力レベルが、より高いレベルからより低いレベルに変化する時間及び変換電力の電力レベルがより低いレベルからより高いレベルに変化する時間がある。より高いレベル及びより低いレベルは変化し得る。しかし、より高いレベルからより低いレベルに電力レベルが変化する都度、より低いレベルは、より高いレベルの８０％未満、５０％未満、更には３０％未満である。
【０１９０】
図５４に示される実施形態では、より低いレベルはゼロである。すなわち、何れの変換セルも活性ではない時間がある。しかし、これは単なる一例である。１つ又は複数の変換セルを活性化させ、その間、少なくとも１つの他の変換セルを断続的に動作させることも可能である。この場合、より低いレベルはゼロとは異なる。
【０１９１】
上述した電力変換回路の１つにおいて、第２の電力変換器２０が、断続動作機能を有するＯＰ変換器として実施される場合、出力コンデンサ３０は、負荷Ｚへの連続電力フローを提供し得る。これは図５５に概略的に示される。図５５は、電力変換回路の１つのセクションを示す。図５５を参照すると、出力コンデンサは、出力ノードＯＵＴ１とＯＵＴ２との間に接続し得る。この出力コンデンサ３０には、ＯＰトポロジを有する第２の電力変換器２０によって電力が断続的に供給される。しかし、出力コンデンサ３０の電荷貯蔵機能により、負荷Ｚは、出力ＯＵＴ１、ＯＵＴ２において電力変換回路から連続して引き出され得る。
【０１９２】
図５６は、断続モードで、ＯＰトポロジを有するマルチセル変換器を動作させる方法の一実施形態を示す。図５６を参照すると、方法は、出力電流基準信号ＩＯＵＴ＿ＲＥＦを評価すること（１０３１）を含む。出力電流基準信号は、マルチセル変換器の所望の出力電力を表す。出力電流基準信号の代わりに、出力電力を表す別の信号も同様に使用可能である。出力電流基準信号ＩＯＵＴ＿ＲＥＦを評価することは、出力電流基準信号ＩＯＵＴ＿ＲＥＦを、１つの変換セルの最適出力電流信号ＩＯＵＴ＿ＯＰＴと比較することを含む。この最適出力電流信号は、変換セルが最大効率を有するか、又は変換セルの効率が予め定義される効率レベル以上である出力電力を表す。最適出力電流信号の代わりに、いずれかの変換セルが最大効率を有する出力電力を表す別の信号も同様に使用可能である。
【０１９３】
図５６を参照すると、出力電流基準信号ＩＯＵＴ＿ＲＥＦが最適出力電流ＩＯＵＴ＿ＯＰＴ以上である場合、マルチセル変換器は、非断続モードで動作する。このモードは、図５６では通常モード（１０３０）と呼ばれる。この通常モードは、フェーズシェディングを含み得、したがって、通常動作モードでは、変換セルの幾つかは、図４０〜図４９を参照して上述したように、非活性であることができる。しかし、通常動作モードでは、少なくとも１つの変換セルが一度に活性であり、したがって、各変換セルが非活性である（非活性化される）時間期間はない。
【０１９４】
図５６を参照すると、出力電流基準信号ＩＯＵＴ＿ＲＥＦのレベルが、１つの変換セルの最適出力電流信号ＩＯＵＴ＿ＯＰＴのレベルを下回る場合、マルチセル変換器は断続モードになり、断続モードでは、動作持続時間ＴＯＰが、図５６に示されるように計算される（１０３２）。次に、最高入力電圧を有する変換セルが識別され、識別された変換セルの基準電流は、計算された持続時間ＴＯＰにわたりＩＯＵＴ＿ＯＰＴに設定され、その他の変換セルの基準電流はゼロに設定される。一実施形態によれば、電力基準信号（出力電流基準信号等）のレベルが低減する場合、電力変換器はまず、フェーズシェディングモードになり、最後に、電力基準信号（出力電流基準信号等）が更に低減する場合、断続モードになる。
【０１９５】
一実施形態によれば、個々の変換セルは、略同じ最適出力電流ＩＯＵＴ＿ＯＰＴを有するように設計される。別の実施形態によれば、個々の変換セルは、異なる最適出力電流ＩＯＵＴ＿ＯＰＴを有するように設計される。この実施形態では、断続動作モードは、出力基準信号ＩＯＵＴ＿ＲＥＦが最低最適出力電流のレベル未満になった場合に開始し得る、次に、最高入力電圧を有する変換セルが識別され、動作持続時間が、識別された変換セルの出力電流基準信号ＩＯＵＴ＿ＲＥＦと、最適出力電流ＩＯＵＴ＿ＯＰＴとに基づいて計算される。次に、識別された変換セルは、最適出力電流で、計算された持続時間にわたって動作し、その間、その他の変換セルはゼロ出力電流で動作する。
【０１９６】
図５７は、断続モードで、ＩＰトポロジを有するマルチセル変換器を動作させる方法の一実施形態を示す。図５７に示される方法は、参照される図５６に示される方法に基づく。図５６を参照して説明された方法と、図５７に示される方法との違いは、ＩＰトポロジを有するマルチセル変換器では、入力電流基準信号ＩＩＮ＿ＲＥＦが最適入力電流ＩＩＮ＿ＯＰＴと比較され（図５７の１０４１参照）、動作持続時間ＴＯＰが、入力電流基準信号ＩＩＮ＿ＲＥＦと、最適入力電流ＩＩＮ＿ＯＰＴとに基づいて計算されることである。図５６に示される方法を参照して説明した他のあらゆることが、図５７に示される方法にも等しく当てはまる。
【０１９７】
図５８は、ＯＰトポロジを有するマルチセル変換器での主コントローラ３の一実施形態を示す。主コントローラ３は、図３３に示される主コントローラ３に基づき、断続動作コントローラ３３が、出力電流基準信号ＩＯＵＴ＿ＲＥＦを出力電圧コントローラ３１（出力回路を制御すべき場合、省き得る）から受信し、図５６を参照して説明される方法に従って出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成するという点で、図３３に示されるこの主コントローラと異なる。すなわち、断続動作コントローラ３３は、計算された動作持続時間ＴＯＰにわたり、識別された変換セルの信号レベルをＩＯＵＴ＿ＯＰＴに設定する。
【０１９８】
図５９は、ＩＰトポロジを有するとともに、断続動作機能を有するマルチセル変換器での主コントローラ６の一実施形態を示す。図５９に示されるこの主コントローラ６は、図３９に示されるコントローラ６に基づき、断続動作コントローラ６３を更に含むという点で、図３９に示されるこのコントローラ６と異なり、断続動作コントローラ６３は、図５７を参照して説明される方法により、入力電流基準信号ＩＩＮ＿ＲＥＦを入力電圧コントローラ６１（出力電流を制御すべき場合、省き得る）から受信し、入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成する。すなわち、断続動作コントローラ６３は、計算された動作持続時間ＴＯＰにわたり、識別された変換セルの信号レベルをＩＩＮ＿ＯＰＴに設定する。
【０１９９】
図５６及び図５７を参照して説明した各断続動作モードでは、出力電流基準信号ＩＯＵＴ＿ＲＥＦ及び入力電流基準信号ＩＩＮ＿ＲＥＦはそれぞれ、周期的に評価し得る。一実施形態によれば、電力基準信号が第１の閾値（図５６及び図５７に示される実施形態では、ＩＯＵＴ＿ＯＰＴ及びＩＩＮ＿ＯＰＴと呼ばれる）未満になる場合、マルチセル変換器は断続モードになり、電力基準信号が、第１の閾値よりも高い第２の閾値を超えて上昇する場合、断続モードから脱する。そのようなヒステリシスは、電力基準信号が第１の閾値に近いレベルを有する場合、マルチセル変換器が断続モードと非断続モードとの間で頻繁に切り替わることを回避する。
【０２００】
図６０は、電力変換器１０がＩＳトポロジを有し、変換セル１１〜１Ｎ１に加えて、フィルタセル１０を含む電力変換回路の一実施形態を示す。上述したように、変換セル１１〜１Ｎ１はそれぞれ、セル入力においてセル入力電力を受け取り、セル出力電力を、ＤＣリンクコンデンサ１１１〜１１Ｎ２が接続されたセル出力において提供するように構成される。第２の電力変換器２０は、第１の電力変換器１０のＤＣリンクコンデンサ１１１〜１１Ｎ２に接続される。第２の電力変換器２０は、上述した第２の電力変換器トポロジの１つを用いて実施し得る。
【０２０１】
フィルタセル１０は、コンデンサ１１０（図６０においてフィルタセル１０を表すブロックの外部に描かれる）を含む。ＤＣリンクコンデンサ１１１〜１１Ｎ２とは異なり、フィルタセル１０のコンデンサ１１０は、第２の電力変換器２０に接続されない。フィルタセル１０は、フィルタセルはフィルタセルの端子において入力電力を受け取る入力電力モードと、フィルタセルが出力電力をフィルタセル１０のゲートに提供する出力電力モードとで動作することができる。フィルタセルの端子は、２つのノードを含み、変換セル１１〜１Ｎ１のセル入力に直列接続される。変換セル１１〜１Ｎ１のセル入力と、フィルタセル１０の端子とを有する直列回路は、電力変換回路の入力ＩＮ１、ＩＮ２に接続される。
【０２０２】
フィルタセル１０は、変換セル１１〜１Ｎ１と同じトポロジを用いて実施することができる。フィルタセル１０の一実施形態は図６１に示される。図６１に示される実施形態では、フィルタセル１０は、フルブリッジトポロジを用いて実施され、このトポロジについては図２４を参照して上述した。図６１に示されるフィルタセル１０では、個々の構成要素は、図２４に示される変換セル１ｉ内の対応する構成要素と同じ参照文字を有し、下付き文字「０」が、図６１に示されるフィルタセル１０での参照文字に追加されている。フィルタセル１０の動作は、変換セル１ｉの動作に対応する。すなわち、フィルタセル１０のコントローラ１９０は、変調指数ｍ０を受信し、図２６Ａ及び図２６Ｂを参照して説明した変調方式の１つに従って変調指数ｍ０に基づいて、第１のハーフブリッジ１７０のロー側スイッチ１７０Ｌ及びハイ側スイッチ１７０Ｈの動作と、第２のハーフブリッジ１８０のロー側スイッチ１８０Ｌ及びハイ側スイッチ１８０Ｈとの動作を制御する。
【０２０３】
フルブリッジトポロジを用いてフィルタセル１０を実施することは単なる一例である。フィルタセル１０は、入力電圧ＶＩＮが整流正弦電圧又は直流電圧である場合、１つのみのハーフブリッジを用いて実施することもできる（図１２を参照して説明したように）。
【０２０４】
図６０に示される第１の電力変換器１０の動作は、主コントローラ４によって制御される。この主コントローラの一実施形態は図６２に示される。この主コントローラ４は、図１３に示される主コントローラ４（仕様を参照する）に基づき、変調指数コントローラ４２から変調指数を受信する変換器及びフィルタセルコントローラ４４を更に含むという点で、図１３に示される主コントローラ４と異なる。変換器及びフィルタセルコントローラ４４は、変調指数ｍ０をフィルタセル１０に提供し、変調指数ｍ１〜ｍＮ１を変換セル１１〜１Ｎ１に提供する。
【０２０５】
図６３は、正弦波入力電圧ＶＩＮの１周期中の図６０に示される第１の電力変換器１０の一動作方法を示す。図６３では、Ｖ１ＴＯＴは合計セル入力電圧を示し、Ｖ１０は、フィルタセルの平均セル入力電圧を示し、すなわち、１つ又は複数の駆動サイクルにわたって平均されたセル入力電圧を示す。図６０に示される第１の電力変換器１０では、第１のセル１０のみが、例えば、２０ｋＨｚ以上等のスイッチング周波数での切り換えモードで動作する。変換セルは、ブロックモードで動作し得る。すなわち、これらの変換セルは、入力電圧ＶＩＮの周波数の２倍の周波数で切り換え得、それにより、各変換セルは、入力電圧ＶＩＮの１半波中、１度のみ、オフ状態及びオン状態に切り換えられる。すなわち、入力電圧ＶＩＮの瞬間電圧レベルに基づいて、変換セルは２つの動作モードであるオンモード又はオフモードのうちの一方で動作する。しかし、変換セル１０のスイッチング周波数で変換セルを切り換えることも可能である。
【０２０６】
図６４は、フィルタセルの変調指数ｍ０と、変換セルの変調指数とを計算する方法の一実施形態を示す。説明のために、変換セルのＤＣリンク電圧が略等しく、すなわち、Ｖ２ＴＯＴ／Ｎ１に等しいと仮定する。図６４を参照すると、方法は、オフ状態で動作すべき変換セルの数Ｆを計算すること（１０５１）を含む。それらのＦ個の変換セルによって提供される合計セル入力電圧Ｖ１ＴＯＴは、Ｆ・Ｖ２ＴＯＴ／Ｎ１である。この数Ｆを計算することは、
Ｆ＝Ｒｏｕｎｄ［ｍ・Ｎ１］  （２３）
を計算することにより、すなわち、変調指数ｍと変換セルの数Ｎ１との積によるとともに、結果を丸めることにより、オフ状態で動作すべき変換セルの数Ｆを決定することを含む。次に、フィルタセル１０の変調指数ｍ０が、ｍ０＝Ｖ１０／Ｖ２０により、コンデンサ１１０を通した電圧Ｖ２０と、１駆動サイクル中のフィルタセル１０のゲートでの所望の平均電圧Ｖ１０とに基づいて計算される（１０５２）。但し、Ｖ２０はコンデンサ１１０を通した電圧であり、Ｖ１０はフィルタセルのゲートでの所望の電圧である。フィルタセルの端子での所望の電圧Ｖ１０は、
【数１６】
2016059271.tif 000018
に対応し、式中、ｍは変調指数コントローラによって計算される変調指数であり、Ｖ２ＴＯＴは合計ＤＣリンク電圧である。
【０２０７】
次に、変換器及びフィルタセルコントローラ４４は、計算された変調指数ｍ０でフィルタセルを動作させ、Ｆ個の変換セルをオフ状態で動作させ（変調指数ｍｉ＝１）、Ｎ１−Ｆ個の変換セルをオン状態で動作させる（変調指数ｍｉ＝０）（１０５３）。この決定すること１０５１、計算すること１０５２、及び動作させること１０５３は、循環して繰り替えし得る。一実施形態によれば、これらのステップは定期的に繰り返される。一実施形態によれば、これらのステップが繰り返される頻度は、フィルタセル１０のスイッチング周波数の０．１倍未満、更には０．０１倍未満である。
【０２０８】
上記説明を参照すると、変換器は、各半波で１回のみ、オフ状態に切り換えられ、再びオン状態に切り換えられるように、ブロックモードで動作し得る。変換セルがブロックモードで動作するフィルタセルを用いて実施されるマルチセル変換器では、フィルタセルは、低切り換え損失に関して最適化し得、一方、変換セルは、低導電損失に関して実施し得る。
【０２０９】
図６４に示される方法は、入力電圧の正半波に適用される。負半波中、方法は、Ｆが変調指数の絶対値（負半波中、負である）に基づいて計算され、Ｆ個の変換セルが変調指数ｍｉ＝−１で動作するという点で、図６４に示される方法と異なる。
【０２１０】
入力電圧ＶＩＮの１半波中、変換セルはｍｉ＝１（又は−１）又はｍｉ＝０に何れかで動作する。フィルタセル１０の変調指数ｍ０の符号は変化し得る。すなわち、変調指数ｍ０は、１半波中に正及び負になることができる。正半波中、変調指数ｍ０が正である場合、フィルタセル１０は、電力を入力ＩＮ１、ＩＮ２から受け取る。変調指数ｍ０が負である場合、フィルタセル１０は、変換セル１１〜１Ｎ１を有する直列回路に電力を供給する。負半波中、変調指数ｍ０は、フィルタセル１０が電力を供給することを示し、負の変調指数ｍ０は、フィルタセル１０が電力を受け取ることを示す。したがって、フィルタセルは、変調指数ｍ０の符号が全体変調指数ｍの符号に等しい場合、電力を受け取り（入力電力モードであり）、符号が異なる場合、電力を供給する（出力電力モードである）。基本的に、フィルタセル１０が入力電圧ＶＩＮの１半波中に受け通る平均電力はゼロであり、したがって、コンデンサ１１０にわたる電圧Ｖ２０は、ゼロ等の特定の電圧レベル前後で揺れ動く。
【０２１１】
例えば、正半波中、オフ状態であるＦ個の変換セルのセル出力電圧の和が入力電圧のレベル未満である場合、変調指数は正であり、オフ状態であるＦ個の変換セルのセル出力電圧の和が、入力電圧ＶＩＮのレベルよりも高い場合、負である。負半波中、オフ状態であるＦ個の変換セルのセル出力電圧の和が、入力電圧のレベル（の絶対値）未満である場合、変調指数は負であり、オフ状態であるＦ個の変換セルのセル出力電圧の和が、入力電圧ＶＩＮのレベル（の絶対値）よりも高い場合、正である。
【０２１２】
図６５は、１駆動サイクル（持続時間Ｔｐを有する）中の図６０に示される第１の電力変換器１０の動作を示す。この実施形態では、変換セルのうちの２つは、駆動サイクルの完全な持続時間Ｔｐ中、オフ状態であり、変換セルのうちの２つは、駆動サイクルの完全な持続時間Ｔｐ中、オン状態である。フィルタセル１０は、変調指数ｍ０に基づいて切り換えモードで動作する（ここで、デューティサイクルｄ０はｄ０＝１−ｍ０によって与えられる）。
【０２１３】
上記を参照すると、変換セルはブロックモードで動作し得る。しかし、変換セルの群がオフ状態であり、したがって、オン状態である変換セルの別の群が駆動サイクル毎に変化し得るように、マルチセル変換器を動作させることも可能である。しかし、フィルタセル１０の変調指数ｍ０が新しく計算されるまで、同じ変換セルをオフ状態で動作させ、同じ変換セルをオン状態で動作させることも可能である。このようにして、ＤＣリンクコンデンサはより等しく充電される。
【０２１４】
図６６は、フィルタセル２０を含む第２の電力変換器２０の一実施形態を示す。図６０に示されるフィルタセル１０のように、フィルタセル１０は端子を含む。フィルタセル２０の端子は、フィルタセル２１〜２Ｎ３のセル出力に直列接続される。フィルタセル２０の端子と、変換セルのセル出力２１〜２Ｎ３とを有する直列回路は、出力ＯＵＴ１、ＯＵＴ２に接続される。図６６に示される図が、図６０に示される図と一致するために、フィルタセル２０のコンデンサは、図６０に示されるコンデンサのように、１１０と記される。Ｖ２０は、フィルタセル２０のコンデンサを通した電圧である。図６６に示されるフィルタセル２０の動作は、図６０に示されるフィルタセルの動作に対応し、違いは、図６６に示されるフィルタセル２０が電圧Ｖ３０を提供し、この電圧が、変換セルの合計セル出力電圧Ｖ３ＴＯＴに追加される。
【０２１５】
図６７は、フィルタセル２０の一実施形態を示す。このフィルタセル２０のフルブリッジトポロジは、図３４に示される変換セル２ｉのトポロジに対応する。しかし、１つのみのハーフブリッジを有するトポロジも同様に使用し得る。フィルタセル２０が変換セル２ｉと異なることを示すためだけに、下付き文字「０」がフィルタセル２０の個々の構成要素の参照文字に追加されている。フィルタセル２０の動作は、変換セル２ｉの動作に対応する。すなわち、フィルタセル２０のコントローラ２３３０は、変調指数ｍ０を受信し、変調指数ｍ０に基づいて計算されるデューティサイクルを用いて、第１のハーフブリッジ２３１０及び第２のハーフブリッジ２３２０を駆動する。
【０２１６】
図６８は、図６６に示される第２の電力変換器２０での主コントローラ５の一実施形態を示す。この主コントローラ５は、図３５に示される主コントローラ５に基づき、変換器及びフィルタセルコントローラ５４を更に含むという点で、図３５に示される主コントローラ５と異なり、変換器及びフィルタセルコントローラ５４は、変調指数ｍを変調指数コントローラ５２から受信し、変調指数ｍ０をフィルタセル２０に提供し、変調指数ｍ１〜ｍＮ３を個々の変換セル２１〜２Ｎ３に提供する。図６８に示される変換器及びフィルタセルコントローラ５４は、参照される図６２に示される変換器及びフィルタセルコントローラ４４のように動作する。図５４に示される変換器及びフィルタセルコントローラと、図６２に示される変換器及びフィルタセルコントローラとの違いは、図５５に示される変換器及びフィルタセルコントローラが、合計セル入力電圧Ｖ１ＴＯＴの代わりに、合計セル出力電圧Ｖ３ＴＯＴに基づいて変調指数ｍ０〜ｍＮ３を生成することである。
【０２１７】
図６９は、図６８に示される変換器及びフィルタセルコントローラ５４において実施し得る方法の一実施形態を示す。この方法は、
Ｆ＝Ｒｏｕｎｄ［ｍ・Ｎ３］  （２５）
により、すなわち、変調指数ｍと変換セルの数Ｎ３との積を計算し、結果を丸めることにより、オフ状態で動作すべき変換セルの数Ｆを決定し得ること（１０６１）を含む。次に、変調指数ｍ０は、図６４に示される方法において変調指数ｍ０を計算することと同様に計算され、違いは、図６９に示される方法での変調指数ｍ０が、フィルタセル２０の所望のセル出力電圧Ｖ３０（所望のセル入力電圧Ｖ１０の代わりに）に基づいて計算されることである。フィルタセル２０の所望のセル出力電圧Ｖ３０は、
【数１７】
2016059271.tif 000019
であり、変調指数はｍ０＝Ｖ３０／Ｖ２０である。次に、変換器及びフィルタセルコントローラ５４は、フィルタセル１０を変調指数ｍ０で動作させ、Ｆ個の変換セルを変調指数ｍｉ＝１で動作させ、Ｎ３−Ｆ個の変換セルを変調指数ｍｉ＝０で動作させる。図６３に示されるタイミング図は、図６６に示される第２の電力変換器２０に等しく適用される。第２の電力変換器２０のパラメータは、図６３では括弧内に示されている。フィルタセル２０は、変調指数ｍ０が、全体変調指数ｍの符号に等しい符号を有する場合、電力を出力ＯＵＴ１、ＯＵＴ２に供給し（出力電力モードであり）。符号が異なる場合、電力を受け取る（入力電力モードである）。オフ状態である変換セルのセル入力電圧の和が、出力電圧の瞬間レベル未満の場合、符号は等しく、これらの電圧の和が出力電圧の瞬間レベルよりも高い場合、符号は異なる。
【０２１８】
マルチセル変換器トポロジが提供する別の自由度は、個々の変換セル間の接続のタイプである。上述した実施形態では、１つのマルチセル変換器の変換セルは、直列接続（ＩＳトポロジ）若しくは並列接続（ＩＰトポロジ）されたセル入力を有するか、又は直列接続（ＯＳトポロジ）若しくは並列接続（ＯＰトポロジ）された出力を有する。一実施形態によれば、マルチセル変換器は少なくとも２つの変換セルを含み、２つの変換セルの接続のタイプは、並列接続と直列接続との間で変更することができる。すなわち、これらの２つの変換セルは、直列接続されるか、又は並列接続される。これについて、図７０〜図７３を参照してマルチセルの第１の電力変換器１０の２つの変換セルに関して、及び図７３〜図７５を参照してマルチセルの第２の電力変換器２０の２つの変換セルに関して説明される。
【０２１９】
図７０では、参照文字１ｋ及び１ｋ＋１は、第１の電力変換器１０の２つの変換セルを示す。１１ｋ、１１ｋ＋１は、対応するＤＣリンクコンデンサを示し、Ｖ２ｋ、Ｖ２ｋ＋１は対応するＤＣリンク電圧を示す。各変換セル１ｋ、１ｋ＋１は、第１のセル入力ノード及び第２のセル入力ノードを有するセル入力を含む。スイッチ構成７は、変換セル１ｋ、１ｋ＋１のセル入力間に接続され、直列又は並列の何れかでセル入力に接続するように構成される。スイッチ構成７は、変換セル１ｋ＋１の第１のセル入力ノードと、変換セル１ｋの第２のセル入力ノードとの間に接続される第１のスイッチ７１を含む。第２のスイッチ７２が、変換セル１ｋの第１のセル入力ノードと、変換セル１ｋ＋１の第１のセル入力ノードとの間に接続される。第３のスイッチ７３が、変換セル１ｋの第２のセル入力ノードと、変換セル１ｋ＋１の第２のセル入力ノードとの間に接続される。変換セル１ｋ、１ｋ＋１は、第１のスイッチ７１がオンに切り換えられ、第２及び第３のスイッチがオフに切り換えられる場合、直列接続されるセル入力を有する。この場合、変換セル１ｋの第２のセル入力は、変換セル１ｋ＋１の第１のセル入力に接続される。２つの変換セル１ｋ、１ｋ＋１は、第１のスイッチ７１がオフに切り換えられ、第２及び第３のスイッチ７２、７３のそれぞれがオンに切り換えられる場合、並列接続されるセル入力を有する。この場合、変換セル１ｋの第１のセル入力ノードは、変換セル１ｋ＋１の第１のセル入力ノードに接続され、変換セル１ｋの第２のセル入力ノードは、変換セル１ｋ＋１の第２のセル入力ノードに接続される。
【０２２０】
図７０に示される点線で示されるように、マルチセル電力変換器は、変換セル１ｋ、１ｋ＋１の他に更なる変換セルを含み得る。図７０に示される変換セル１ｋ、１ｋ＋１は、マルチセル変換器において異なる方法で配置することもできる。一実施形態によれば、変換セル１ｋの第１のセル入力ノードは、マルチセル変換器１０の第１の入力ノードＩＮ１に接続され、少なくとも１つの更なる変換セルは、変換セル１ｋ＋１の第２のセル入力ノードと、マルチセル変換器１０の第２の入力ノードＩＮ２との間に接続される。一実施形態によれば、２つ以上の変換セルが、変換セル１ｋ＋１と第２の入力ノードＩＮ２との間に接続され、これらの２つ以上の変換セルは、変換セル１ｋ＋１の第２のセル入力ノードと、第２の入力ノードＩＮ２との間に直列接続されるセル入力を有する。更なる実施形態によれば、変換セル１ｋ＋１の第２のセル入力ノードは、マルチセル変換器１０の第２の入力ノードＩＮ２に接続され、少なくとも１つの更なる変換セルが、変換セル１ｋの第１のセル入力ノードと第１の入力ＩＮ１との間に接続される。一実施形態によれば、２つ以上の変換セルは、第１の入力ノードＩＮ１と変換セル１ｋの第１のセル入力ノードとの間に接続され、これらの２つ以上の更なる変換セルは、直列接続されたセル入力を有する。別の実施形態によれば、２つ以上の変換セルは、各入力ＩＮ１、ＩＮ２と、変換セル１ｋ、１ｋ＋１との間にそれぞれ接続される。
【０２２１】
更に、２つの変換セル１ｋ、１ｋ＋１のそれぞれは、インダクタ（図７０に示されていないが、様々な変換セルトポロジを参照して上述されている）を含む。
【０２２２】
一実施形態によれば、図７０に示される変換セル１ｋ、１ｋ＋１（及び図７０に示されていない他の変換セル）は、図１２及び図２４を参照して説明された変換器トポロジ（ブーストトポロジ又はフルブリッジトポロジ）のうちの一方を有する。
【０２２３】
図７１は、図７０に示されるマルチセル電力変換器１０の一動作方法を示す。この実施形態では、変換セル１ｋと変換セル１ｋ＋１との接続のタイプは、入力電圧ＶＩＮの瞬間電圧レベルに依存する。例えば、入力電圧ＶＩＮの電圧レベルが電圧閾値Ｖ１を下回る場合、２つの変換セル１ｋ、１ｋ＋１は並列接続される。図７１では、これは、第２及び第３のスイッチ７２、７３の駆動信号Ｓ７２、Ｓ７３のオンレベル（ハイレベル）と、第１のスイッチ７１の駆動信号Ｓ７１のオフレベル（ローレベル）とによって示される。駆動信号Ｓ７１〜Ｓ７３のうちの１つのオンレベルは、各スイッチがオン状態であることを示し、オフレベルは、各スイッチがオフ状態であることを示す。入力電圧ＶＩＮの電圧レベルの電圧レベルが電圧閾値Ｖ１を超える場合、変換セル１ｋ、１ｋ＋１は、直列接続される。図７１では、これは、第２及び第３のスイッチ７２、７３の駆動信号Ｓ７２、Ｓ７３のオフレベルと、第１のスイッチ７１の駆動信号Ｓ７１のオンレベルとによって示される。
【０２２４】
変換セル１ｋ、１ｋ＋１のそれぞれは、オン状態及びオフ状態のうちの一方で動作することができる。オン状態では、各変換セルのセル入力電圧Ｖ１ｋ、Ｖ１ｋ＋１は、略ゼロである。変換セル１ｋ、１ｋ＋１が直列接続される場合、変換セル１ｋ、１ｋ＋１の合計セル入力電圧Ｖ１ｋ＿ｋ＋１は、２つの変換セル１ｋ、１ｋ＋１のうちの何れがオン状態であるか、又はオフ状態であるかに応じて、ゼロ、Ｖ２ｋ、Ｖ２ｋ＋１、及びＶ２ｋ＋Ｖ２ｋ＋１のうちの１つである。２つの変換セル１ｋ、１ｋ＋１が並列接続される場合、両方の変換セル１ｋ、１ｋ＋１がオン状態であるとき、合計セル入力電圧Ｖ１ｋ＿ｋ＋１はゼロである。両方の変換セル１ｋ、１ｋ＋１がオフ状態である（且つ変換セルがフルブリッジトポロジを用いて実施される）場合、合計セル入力電圧Ｖ１ｋ＿ｋ＋１は、ＤＣリンクコンデンサ１１ｋ、１１ｋ＋１を通した電圧Ｖ２ｋ、Ｖ２ｋ＋１に依存する。これらの電圧が等しい（Ｖ２ｋ＝Ｖ２ｋ＋１）場合、合計セル入力電圧Ｖ１ｋ＿ｋ＋１の電圧レベルは、ＤＣリンク電圧Ｖ２ｋ、Ｖ２ｋ＋１の電圧レベルに対応する。これらの電圧Ｖ２ｋ、Ｖ２ｋ＋１が等しくない場合、電荷が、より高い電圧を有するＤＣリンクコンデンサからより低い電圧を有するＤＣリンクコンデンサに、これらの２つの電圧Ｖ２ｋ、Ｖ２ｋ＋１の電圧レベルが等しくなるようにこれらの電圧が平衡されるまで、移るような電荷平衡があり得る。その場合、合計セル入力電圧Ｖ１ｋ＿ｋ＋１の電圧レベルは、平衡したＤＣリンク電圧Ｖ２ｋ、Ｖ２ｋ＋１の電圧レベルに等しい。
【０２２５】
上記を参照すると、変換セル１ｋ、１ｋ＋１が並列接続される場合の合計セル入力電圧Ｖ１ｋ＿ｋ＋１の最大レベルは、変換セル１ｋ、１ｋ＋１が直列接続される場合の合計セル入力電圧Ｖ１ｋ＿ｋ＋１の最大レベルよりも低い。入力電圧ＶＩＮが閾値Ｖ１を下回る場合、より低いセル入力電圧（その他の変換セルのセル入力電圧に関連して）が、入力電圧ＶＩＮの電圧レベルを追跡するのに十分であり得、一方、入力電圧ＶＩＮの電圧レベルが電圧閾値Ｖ１を超える場合、より高いセル入力電圧が必要であり得る。
【０２２６】
入力電圧ＶＩＮが電圧閾値Ｖ１を下回る場合、２つの変換セル１ｋ、１ｋ＋１を接続することは、ハイレベルの変換電力において有利であり得る。例えば、入力電流ＩＩＮが比較的高い場合、一方の変換セルの入力電力が、変換セルが最大効率を有し得る電力よりも高いように、入力電圧ＶＩＮが電圧閾値Ｖ１に達する前であっても、２つの並列接続される変換セル１ｋ、１ｋ＋１は、この入力電力をシェアすることができ、それにより、これらの変換セルのそれぞれは、入力電力を変換する一方のみの変換セルの効率よりも高い効率で動作する。例えば、２つの並列接続された変換セルを、最大電力の５０％のみの電力で動作させることは、一方のみの変換セルを最大電力で動作させることよりも効率的であり得る。
【０２２７】
図７２は主コントローラ４の一実施形態を示し、主コントローラ４は、図７０に示されるマルチセル電力変換器１０での変換セルを制御するように構成される。この主コントローラ４は、図１３に示される主コントローラ４に基づき、スイッチコントローラ４５を更に含むという点で、図１３に示される主コントローラと異なる。スイッチコントローラ４５は、入力電圧信号ＶＩＮ＿Ｍを受信し、入力電圧ＶＩＮの電圧レベルに応じて、スイッチ回路７の個々のスイッチ７１〜７３を動作させるように構成される。スイッチコントローラ４５は、スイッチ７１〜７３の駆動信号Ｓ７１〜Ｓ７３を生成し、図７１に示されるようにスイッチ７１〜７３を動作させ得る。すなわち、スイッチコントローラ５４は、入力電圧ＶＩＮの電圧レベルが閾値Ｖ１を下回る場合、変換セル１ｋ、１ｋ＋１のセル入力が並列接続され、入力電圧ＶＩＮの電圧レベルが閾値Ｖ１を超える場合、直列接続されるように、スイッチ７１〜７３を動作させ得る。図７２に示される主コントローラ４は、同じ変調指数ｍでマルチセル変換器１０の個々の変換セルを動作させるように構成される。しかし、異なる変調指数で個々の変換セルを動作させることも可能である。
【０２２８】
一実施形態によれば、主コントローラ４は、２つの変換セル１ｋ、１ｋ＋１を直列接続し、入力電圧ＶＩＮのレベルが、第１の閾値Ｖ１よりも低い第２の閾値を下回る場合、変換セル１ｋ、１ｋ＋１のうちの一方のみを動作させ、入力電圧ＶＩＮのレベルが第２及び第３の閾値を下回る場合、両方の変換セル１ｋ、１ｋ＋１を並列接続し、入力電圧ＶＩＮのレベルが第１の閾値を超える場合、変換セル１ｋ、１ｋ＋１を再び直列接続するように構成される。２つの並列セルのうちの「一方のみの変換セルを動作させる」ことは、２つのセルのうちの一方の入力電流をゼロに制御することに等しい。
【０２２９】
図７０に示されるマルチセル変換器１０は、並列又は直列の何れかで接続される入力を有し得る２つのみの変換セルを含むものとして描かれているが、マルチセル変換器１０は、それらの再構成可能な変換セルのうちの２つのみを有することに限定されない。「再構成可能な」変換セルは、スイッチ回路７により、並列接続又は直列接続のセル入力を有し得る変換セルである。一実施形態によれば、マルチセル変換器１０は、再構成可能な変換セルを更に含む。これは、図７０に示される変換セル１ｋ、１ｋ＋１以外の２つの変換セル間に、図７０に示されるタイプのスイッチ回路を提供することによって得ることができる。変換セル１ｋ、１ｋ＋１の一方と別の変換セル（図示せず）との間に、図７０に示されるタイプのスイッチ構成を提供することも可能である。この場合、２つ又は３つの変換セルを並列接続することができる変換セルの構成が得られる。一実施形態によれば、Ｎ１個の変換セルを有するマルチセル変換器１０では、Ｎ１−１個のスイッチ構成があり、したがって、２つの近傍変換の各対間にスイッチ構成がある。この実施形態では、最高でＮ１個の変換セルを並列接続することができる。
【０２３０】
図７０に示される実施形態では、並列接続することができる２つの変換セル１ｋ、１ｋ＋１がある。別の実施形態によれば、２つの変換セルのそれぞれは、２つ以上の変換セルの直列回路（ストリング）で置換される。この実施形態では、２つのストリングは、入力電圧ＶＩＮの信号レベルに基づいて、並列又は直列に接続され、ストリングを直列又は並列に切り換える基準は、２つの変換セル１ｋ、１ｋ＋１を参照して上述したものと同じであることができる。
【０２３１】
図７３は、２つの再構成可能な変換セル２ｋ、２ｋ＋１を含む第２の電力変換器２０の一実施形態を示す。これらの変換セル２ｋ、２ｋ＋１のそれぞれは、第１のセル入力ノードと、第２のセル出力ノードとを有するセル出力を含む。第１のスイッチ８１と、第２のスイッチ８２と、第３のスイッチ８３とを有するスイッチ構成８は、第１のスイッチ８１が、変換セル２ｋの第２のセル出力ノードと変換セル２ｋ＋１の第１のセル出力ノードとの間に接続され、第２のスイッチ８２が、変換セル２ｋの第１のセル出力ノードと変換セル２ｋ＋１の第１のセル出力ノードとの間に接続され、第３のスイッチ８３が、変換セル２ｋの第２のセル出力ノードと変換セル２ｋ＋１の第２のセル出力ノードとの間に接続されるように、２つの変換セル２ｋ、２ｋ＋１のセル出力間に接続される。第１のスイッチ８１がオンに切り換えられ、第２のスイッチ８２及び第３のスイッチ８３のそれぞれがオフに切り換えられる場合、変換セル２ｋ、２ｋ＋１のセル出力は直列接続され、第１のスイッチ８１がオフに切り換えられ、第２のスイッチ８２及び第３のスイッチ８３のそれぞれがオンに切り換えられる場合、セル出力は並列接続される。
【０２３２】
図７３では、１１ｋ、１１ｋ＋１は、変換セル２ｋ、２ｋ＋１のセル入力に接続されるＤＣリンクコンデンサを示し、Ｖ３ｋ、Ｖ３ｋ＋１は、２つの変換セル２ｋ、２ｋ＋１のセル出力電圧を示す。電力をＤＣリンクコンデンサ１１ｋ、１１ｋ＋１に供給する電力変換器（図７３には示されず）は、第１の電力変換器を参照して上述した任意の変換器トポロジを有し得る。すなわち、図７３に示されるＤＣリンクコンデンサ１１ｋ、１１ｋ＋１に電力を供給する第１の電力変換器は必ずしも、再構成可能な変換セルを有する第１の電力変換器である必要はないが、再構成可能な変換セルを含み得る。
【０２３３】
一実施形態によれば、２つの変換セル１ｋ、１ｋ＋１のセル出力間の接続のタイプは、出力電圧ＶＯＵＴの電圧レベルに依存する。一実施形態によれば、出力電圧ＶＯＵＴは、例えば、電力網等の外部電圧源によって定義される。この場合、マルチセル変換器２０は、外部電圧源によって定義される出力電圧ＶＯＵＴに「反して」出力電力を供給する。
【０２３４】
図７３に示されるマルチセル変換器２０の一動作方法は、図７４に示される。図７４は、正弦波出力電圧の１半波中の出力電圧ＶＯＵＴの電圧レベルを示す。図７４を参照すると、出力電圧ＶＯＵＴの電圧レベルが電圧閾値Ｖ２を下回る場合、変換セル２ｋ、２ｋ＋１のセル出力は並列接続し得、出力電圧ＶＯＵＴの電圧レベルが電圧閾値Ｖ２を超える場合、直列接続し得る。変換セル２ｋ、２ｋ＋１の並列接続は、第２のスイッチ８２及び第３のスイッチ８３の駆動信号Ｓ８２、Ｓ８３のオンレベル（ハイレベル）と、第１のスイッチ８１の駆動信号Ｓ８１のオフレベル（ローレベル）とによって示される。セル出力の直列接続は、第２のスイッチ８２及び第３のスイッチ８３の駆動信号Ｓ８２、Ｓ８３のオフレベルと、第１のスイッチ８１の駆動信号Ｓ８１のオンレベルとによって示される。
【０２３５】
図７３では、Ｖ３ｋ＿ｋ＋１は、２つの変換セル２ｋ、２ｋ＋１の合計セル出力電圧を示す。変換セル２ｋ、２ｋ＋１が直列接続される場合、この合計セル出力電圧Ｖ３ｋ＿ｋ＋１は、Ｖ２ｋ（２ｋがオフ状態であり、２ｋ＋１がオン状態である場合）、Ｖ２ｋ＋１（２ｋがオン状態であり、２ｋ＋１がオフ状態である場合）、及びＶ２ｋ＋Ｖ２ｋ＋１（２ｋ及び２ｋ＋１がオフ状態である場合）である。変換セル２ｋ、２ｋ＋１が並列接続される場合、合計セル出力電圧Ｖ３ｋ＿ｋ＋１は、平衡電圧レベルに対応する。平衡電圧レベルは、両方の変換セル２ｋ、２ｋ＋１がオフ状態である場合、２つのＤＣリンクコンデンサ１１ｋ、１１ｋ＋１間での電荷平衡によって得られる電圧レベルである。
【０２３６】
図７０に示される電力変換器１０のように、変換セル２ｋ、２ｋ＋１のそれぞれにはインダクタ（図７３に示されず）がある。更に、マルチセル変換器２０の他の変換セルは図７３に示されていない。これらの変換セルは、変換セル２ｋと出力ノードＯＵＴ１との間、変換セル２ｋ＋１と第２の出力ノードＯＵＴ２との間に接続し得る。代替的には、１つ又は複数の変換セルは、変換器２ｋ及び２ｋ＋１のそれぞれと、出力ノードＯＵＴ１、ＯＵＴ２のそれぞれとの間に接続される。
【０２３７】
図７５は、図７３に示される第２の電力変換器２０の動作を制御するように構成される主コントローラ５の一実施形態を示す。図７５に示されるこの主コントローラ５は、図３５に示される主コントローラ５に基づき、スイッチコントローラ５５を更に含むという点で、図３５に示される主コントローラと異なり、スイッチコントローラ５５は、図７３に示されるスイッチ構成８での個々のスイッチの駆動信号Ｓ８１、Ｓ８２，Ｓ８３を生成する。スイッチコントローラ５５は、図７４に示される実施形態に従ってこれらのスイッチ８１〜８３を駆動するように構成することができ、それにより、スイッチ構成８は、出力電圧ＶＯＵＴの電圧レベルが閾値Ｖ２を超える場合、変換セル２ｋ、２ｋ＋１のセル出力に直列接続し、出力電圧の電圧レベルが閾値Ｖ２を下回る場合、セル出力に並列接続する。
【０２３８】
図７１及び図７４を参照すると、図７０及び図７３に示されるマルチセル変換器１０、２０内の再構成可能な変換セル１ｋ、１ｋ＋１及び２ｋ、２ｋ＋１は、各半波入力電圧ＶＩＮ及び出力電圧ＶＯＵＴのそれぞれで２回再構成される。図７１及び図７４に示される実施形態では、接続のタイプは、各電圧が閾値（図７１及び図７４ではＶ１、Ｖ２）を超える場合、並列接続から直列接続に変更され、各電圧が閾値を下回る場合、直列接続から元の並列接続に変更される。
【０２３９】
図７６Ａ及び図７６Ｂは、ＩＰトポロジを有する第１の電力変換器１０の一動作方法を示す。図７６Ａは、入力電力ＰＩＮの電力レベル（入力電力がＡＣ電力である場合、ＰＩＮは、入力電圧ＶＩＮの１周期での平均入力電力を示す）と、個々の変換セル１１〜１Ｎ１が受け取る入力電力ＰＩＮのシェアとを示す。単に説明のために、電力変換器がＮ１＝３個の変換セルを含むと仮定する。但し、ＰＩＮ１、ＰＩＮ２、ＰＩＮＮ１は、個々の変換セルの入力電力を示し、ＰＩＮ１＿ＲＥＬ＝ＰＩＮ１／ＰＩＮ、ＰＩＮ２＿ＲＥＬ＝ＰＩＮ２／ＰＩＮ、ＰＩＮＮ１＿ＲＥＬ＝ＰＩＮ３／ＰＩＮは、個々の変換セルのシェアを示し、
【数１８】
2016059271.tif 000020
であり、式中、ＰＩＮｉ＿ＲＥＬは、個々の変換セルの入力電力シェアを示し、この実施形態では、Ｎ１＝３である。
【０２４０】
図７６Ａを参照すると、個々の変換セル１１〜１Ｎ１の入力電力シェアＰＩＮ１＿ＲＥＬ〜ＰＩＮＮ１＿ＲＥＬは、最大レベルＰＩＮ＿ＭＡＸと最小レベルＰＩＮ＿ＭＩＮとの間で変化し得る入力電力ＰＩＮの電力レベルに依存する。図７６Ａに示される実施形態では、最大レベルにおいて、ＰＩＮ＿ＭＡＸ変換セル１１は最高シェアを有し、変換セル１Ｎ１は最低シェアを有し、変換セル１２は、変換セル１１のシェアよりも低いが、変換セル１Ｎ１のシェアよりも高いシェアを有する。最低レベルＰＩＮ＿ＭＩＮ（ゼロとは異なる）では、変換セル１１は最低シェアを有し、変換セル１Ｎ１は最高シェアを有し、変換セル１２は、変換セル１Ｎ１のシェアよりも低いが、変換セル１１のシェアよりも高いシェアを有する。図７６Ａでは、破線及び点線は、個々の変換セルが入力電力ＰＩＮのレベルから独立して、入力電圧の等しいシェアを受け取る電力変換器での１つの変換セルの入力電力シェアを示す。これらのシェアは、変換セルの数に依存する。Ｎ１＝３個の変換セルを有する電力変換器では、各変換セルは、入力電力ＰＩＮの３３．３３％（＝１／Ｎ１）を受け取る。
【０２４１】
図７６Ａに示される実施形態では、入力電力レベルが最大レベルＰＩＮ＿ＭＡＸ〜第１のレベルＰＩＮ＿１である場合、入力電力シェアの配分は入力電力レベルから独立し、例えば、ＰＩＮ１＿ＲＥＬ＝６０％、ＰＩＮ２＿ＲＥＬ＝３０％、ＰＩＮＮ１＿ＲＥＬ＝１０％である。入力電力レベルが第１のレベルＰＩＮ＿１を下回る場合、変換セル１１のシェアは、入力電力レベルが低減するにつれて低減し、一方、変換器１Ｎ１のシェアは増大する。入力電力レベルが、第１のレベルＰＩＮ＿１よりも低い第２のレベルＰＩＮ＿２を下回る場合、変換セル１２のシェアは、入力電力レベルが低減するにつれて低減し、一方、変換セル１Ｎ１のシェアは更に増大する。電力レベルが、第２のレベルＰＩＮ＿２よりも低い第３のレベルＰＩＮ＿３と最小レベルＰＩＮ＿ＭＩＮとの間である場合、入力電力シェアの配分は再び、入力電力から独立し、例えば、ＰＩＮ１＿ＲＥＬ＝１０％、ＰＩＮ２＿ＲＥＬ＝１５％、ＰＩＮＮ１＿ＲＥＬ＝７５％である。
【０２４２】
図７６Ａに示される個々の入力電力レベルでの電力シェアの配分は、単なる一例である。図７６Ａに示される実施形態では、各変換セルは、入力電力レベルが低減するにつれてその入力電力シェアを変更するが、入力電力シェアを変更する２つの変換セルのみを有し、その他の変換セルの電力シェアを略一定のままにすることも可能である。
【０２４３】
一実施形態によれば、個々の変換セル１１〜１Ｎ１は、入力電圧ＶＩＮとして直流電圧を受け取るように構成される。この場合、個々の変換セルの入力電力は、各入力電流Ｉ０１〜Ｉ０Ｎ１を調整することによって調整することができる。図７６Ｂは、入力電力の電力レベルに応じた入力電流Ｉ０１〜Ｉ０Ｎ１の配分を示す。図７６Ｂを参照すると、入力電流ＩＩＮは、入力電力ＰＩＮの電力レベルが最大レベルＰＩＮ＿ＭＡＸから最小レベルＰＩＮ＿ＭＩＮまで低減するにつれて、線形に低減する。しかし、個々の入力電流Ｉ０１〜Ｉ０Ｎ１は、完全な入力電力範囲にわたって線形に低減しない。電力レベルが低減するにつれて、１つの変換セルの入力電流が略一定又は増大する範囲さえもあり得る。例えば、図７６Ｂに示される実施形態では、入力電力レベルが第２のレベルＰＩＮ＿２と第３のレベルＰＩＮ＿３との間で低減するにつれて、変換セル１Ｎ１の入力電流Ｉ０Ｎ１が増大する。一般に、個々の変換セルの入力電力シェアを不等に配分する電力変換器の機能を使用して、少なくとも１つの変換セルの入力電力レベル（入力電流レベル）を、各変換セルが高効率、すなわち、例えば最大効率の６０％又は８０％よりも高い効率を有する予め定義される電力範囲（電流範囲）内に維持し得る。
【０２４４】
図７６Ｂでは、Ｉ０１〜Ｉ０Ｎ１は、個々の変換セルの平均入力電流を示す。すなわち、電力変換器は、入力電力レベルが低減するにつれて、フェーズシェディングモード又は断続モードで動作し得る。この場合、入力電流Ｉ０１〜Ｉ０Ｎ１のうちの１つ又は複数の瞬間電流レベルがゼロになる時間期間があり得る。
【０２４５】
図７７は、図７６Ａ及び図７６Ｂのうちの一方を参照して説明した方法で個々の変換セル１１〜１Ｎ１を制御するように構成される主コントローラ６の一実施形態を示す。図７７に示される主コントローラ６は、図３９に示される主コントローラ６に基づき、電力シェアコントローラ６４を含むという点で異なり、電力シェアコントローラ６４は、所望の入力電力レベルに基づいて、個々の変換セルの入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成するように構成される。電力シェアコントローラは、入力電流基準信号ＩＩＮ＿ＲＥＦ（入力電圧コントローラ６１によって計算され、中央コントローラ又はＭＰＰトラッカーによって受信され得る）と、入力電圧信号ＶＩＮ＿Ｍとに基づいて、所望の入力電力レベルを計算し得る。別の実施形態によれば、電力シェアコントローラ６４は、入力電流基準信号ＩＩＮ＿ＲＥＦのみに基づいて、入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成する。
【０２４６】
電力シェアコントローラ６４は、個々の変換セルの（平均）入力電流Ｉ０１〜Ｉ０Ｎ１が、図７６Ａ及び図７６Ｂを参照して上述したように制御されるような入力電流基準信号Ｉ０１＿ＲＥＦ〜Ｉ０Ｎ１＿ＲＥＦを生成するように構成される。電力シェアコントローラ６４は、フェーズシェディング機能を更に有し得る。すなわち、電力シェアコントローラは代替的に、活性モード及び非活性モードで変換セルの１つ又は複数を動作させて、各変換セルの入力電流を制御し得る。
【０２４７】
入力電力が個々の変換セルによって不等にシェアされる図７６Ａ及び図７６Ｂのうちの一方を参照して説明される方法は、上述したＩＰトポロジを有する第１の電力変換器の１つ等のＩＰトポロジを有する電力変換器で利用されることに限定されない。代わりに、この種の動作は、図３１に示されるマルチセル変換器等のＯＰトポロジを有するマルチセル変換器でも同様に使用し得る。すなわち、ＯＰトポロジを有するマルチセル変換器は、出力電力ＰＯＵＴの電力レベルに基づいて、個々の変換セル２１〜２Ｎ３の出力電力シェアの配分を変更するように構成することができる。図７６Ａ及び図７６Ｂでは、ＯＰ変換器で行われる出力電力シェア及び出力電流は、括弧内に示される。ここで、ＰＯＵＴ１＿ＲＥＬ＝ＰＯＵＴ１／ＰＯＵＴ、ＰＯＵＴ２＿ＲＥＬ＝ＰＯＵＴ２／ＰＯＵＴ、ＰＯＵＴ３Ｎ＿ＲＥＬ＝ＰＯＵＴＮ３／ＰＯＵＴは、個々の変換セルのシェアを示し、
【数１９】
2016059271.tif 000021
である。
【０２４８】
図７８は、図７６Ａ及び図７６Ｂのうちの一方を参照して説明された方法で個々の変換セル２１〜２Ｎ３を制御するように構成される主コントローラ３の一実施形態を示す。図７８に示される主コントローラ３は、図３３に示される主コントローラ３に基づき、電力シェアコントローラ３４を含むという点で異なり、電力シェアコントローラ３４は、所望の入力電力レベルに基づいて、個々の変換セルの出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成するように構成される。電力シェアコントローラ３４は、出力電流基準信号ＩＯＵＴ＿ＲＥＦ（出力電圧コントローラ３１によって計算し得るか、又は中央コントローラによって受信し得る）と、出力電圧信号ＶＯＵＴ＿Ｍとに基づいて、所望の出力電力レベルを計算し得る。別の実施形態によれば、電力シェアコントローラ３４は、出力電流基準信号ＩＯＵＴ＿ＲＥＦのみに基づいて、出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成する。
【０２４９】
電力シェアコントローラ３４は、個々の変換セルの（平均）出力電流Ｉ２１〜Ｉ２Ｎ３が、図７６Ａ及び図７６Ｂを参照して上述したように制御されるような出力電流基準信号Ｉ２１＿ＲＥＦ〜Ｉ２Ｎ３＿ＲＥＦを生成するように構成される。電力シェアコントローラ３４は、フェーズシェディング機能を更に有し得る。すなわち、電力シェアコントローラは代替的に、活性モード及び非活性モードで変換セルの１つ又は複数を動作させて、各変換セルの出力電流を制御し得る。
【０２５０】
図７６Ａ及び図７６Ｂに示される方法に従って動作するＩＰ又はＯＰマルチセル変換器では、個々の変換セル１１〜１Ｎ１（２１〜２Ｎ３）は、生じる可能性がある損失に関して別様に実施し得る。上述した各タイプの変換セルは、少なくとも１つの電子スイッチを含む。一実施形態によれば、個々の変換セル１１〜１Ｎ１（２１〜２Ｎ３）は、導電損失に関して別様に設計される。一実施形態によれば、これは、異なるオン抵抗（ＲＯＮ）を有する変換セル１１〜１Ｎ１（２１〜２Ｎ３）のうちの少なくとも２つ内の少なくとも１つの電子スイッチを設計することによって得られる。電子スイッチのオン抵抗は、電子スイッチがオン状態（オン切り換え状態）で有する電子抵抗である。例えば、ＭＯＳＦＥＴのオン抵抗は、電子スイッチとして使用される場合、オン状態のＭＯＳＦＥＴのドレインノード（Ｄ）とソースノード（Ｓ）との間の電気抵抗である。ＭＯＳＦＥＴは、並列接続される複数のトランジスタセルを含むように設計することができる。この場合、オン抵抗は、トランジスタセルの数に略比例し、したがって、半導体チップでＭＯＳＦＥＴが消費する面積に比例する。ＭＯＳＦＥＴの設計では、オン抵抗は、配列接続されるトランジスタセルの数を適宜選択することによって調整することができる。電子スイッチの別の例として、ＧａＮ−ＨＥＭＴでは、オン抵抗は、デバイスの設計においてチャネル幅を適宜選択することによって調整することができる。
【０２５１】
例えば、図７６Ａ及び図７６Ｂに従って動作するマルチセル変換器では、４つの変換セルがあり、１つの変換セルは「軽負荷状況」に最適化され（図７６Ａ及び図７６Ｂでのセル１Ｎ１（２Ｎ３）に対応する）、１つの変換セルは「中負荷状況」に最適化され（図７６Ａ及び図７６Ｂでのセル１２（２２）に対応する）、１つの変換セルは「重負荷状況」に対応する（図７６Ａ及び図７６Ｂでのセル１１（２１）に対応する）と仮定する。この場合、軽負荷セル１Ｎ１（２Ｎ３）での少なくとも１つの電子スイッチは、以下、第１のオン抵抗ＲＯＮ１と呼ばれる最高のオン抵抗を有するように設計され、中負荷セル１２（２２）での少なくとも１つの電子スイッチは、第１のオン抵抗ＲＯＮ１よりも低い第２のオン抵抗ＲＯＮ２を有するように設計され、重負荷セル１１（２１）での少なくとも１つの電子スイッチは、第２のオン抵抗ＲＯＮ２よりも低い第３のオン抵抗ＲＯＮ３を有するように設計される。すなわち、
ＲＯＮ１＞ＲＯＮ２＞ＲＯＮ２
である。
【０２５２】
比率ＲＯＮ１：ＲＯＮ２：ＲＯＮ３は、例えば、１：０．５：０．１である。すなわち、第１のオン抵抗ＲＯＮ１は、第２のオン抵抗ＲＯＮ２の２倍であり、第３のオン抵抗ＲＯＮ３の１０倍である。当然、これは単なる一例である。個々のオン抵抗間の比率は、広範囲にわたって変化し得る。更に、必ずしも変換セルの全てのオン抵抗が異なる必要があるわけではない。すなわち、２つ以上の変換セル内の少なくとも１つのスイッチは、略同じオン抵抗を有して実施し得る。しかし、異なるオン抵抗を有して設計される少なくとも２つの変換セルがある。すなわち、１つの変換セル内の少なくとも１つの電子スイッチのオン抵抗は、他の変換セル内の少なくとも１つの電子スイッチのオン抵抗と異なる。「異なる」は、１つの変換セルのオン抵抗が、他の変換セル内のオン抵抗の８０％未満であることを意味する。
【０２５３】
マルチセル変換器の個々の変換セルが、ブーストトポロジでの２つのスイッチ、フルブリッジトポロジでの４つのスイッチ、又はＤＡＢトポロジでの８つのスイッチ等の幾つかの電子スイッチを用いて実施される場合、２つの対応する電子スイッチが異なるオン抵抗を有する少なくとも２つの変換セルがある。「対応する」は、電子スイッチが各トポロジで同じ位置及び機能を有することを意味する。例えば、１つのハーフブリッジを有するブーストトポロジを有する変換セル（図１２に示されるように）では、変換セルでのハイ側スイッチは、他の変換セル内の対応するハイ側スイッチのオン抵抗とは異なるオン抵抗を有し得る。マルチセル変換器が、幾つかの電子スイッチを有する変換セルを用いて実施される場合、各変換セル内で略同じオン抵抗を有する他の電子スイッチがあり得る。
【０２５４】
マルチセル変換トポロジが提供する別の自由度は、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２間の比率である。上述した実施形態では、個々のＤＣリンク電圧は、略同じ電圧レベルを有すると仮定した。しかし、これは単なる一例である。一実施形態によれば、ＩＰトポロジ又はＩＳトポロジを有するマルチセル変換器は、少なくとも２つの異なる電圧レベルを有するように、セル出力においてＤＣリンク電圧を制御するように構成される。「異なる」は、ＤＣリンク電圧の１群の電圧レベルが、ＤＣリンク電圧の別の群の電圧レベルの８０％未満であることを意味し、各群は、上述したＤＣリンク電圧の少なくとも１つを含む。別の実施形態によれば、ＯＰ又はＯＳトポロジを有するマルチセル変換器は、少なくとも２つの異なる電圧レベルを有するように、セル入力においてＤＣリンク電圧を制御するように構成される。「異なる」は、ＤＣリンク電圧の１群の電圧レベルが、ＤＣリンク電圧の別の群の電圧レベルの８０％未満であることを意味し、各群は、上述したＤＣリンク電圧の少なくとも１つを含む。
【０２５５】
上記説明を参照すると、ＩＰ又はＯＰトポロジを有するマルチセル変換器と同様に、各変換セルは、関連付けられたＤＣリンク電圧を制御するように構成し得、ＤＣリンク電圧の異なる電圧レベルは、個々の変換セルのＤＣリンク電圧基準信号を異なるレベルに設定することによって得ることができる。例えば、図２９に示されるＩＰトポロジでは、異なるＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ１は、変換セル１１のコントローラ４１でのＤＣリンク電圧基準信号と、その他のセルのコントローラ（図示せず）でのＤＣリンク電圧基準信号とを異なる値に設定することにより取得し得る。コントローラ４１のＤＣリンク基準信号は、図３０に示される信号Ｖ２１＿ＲＥＦである。この信号及びその他のコントローラの対応する信号は、中央コントローラ（図面には示されず）によって提供し得る。
【０２５６】
異なる電圧レベルを有するＤＣリンク電圧を生成することは、ＩＰ及びＯＰトポロジに限定されない。一実施形態によれば、ＩＳトポロジを有するマルチセル変換器は、セル出力において異なる電圧レベルを有するＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を生成するように構成される。ＩＳトポロジを有するそのようなマルチセル変換器の一動作例について、図７９Ａ及び図７９Ｂを参照して以下に説明する。図７９Ａ及び図７９Ｂは、正弦波入力電圧の１半波又は整流正弦波入力電圧の１全波のタイミング図と、合計セル入力電圧Ｖ１ＴＯＴのタイミング図とを示す。説明のために、マルチセル変換器が、それぞれのセル出力において異なるＤＣリンク電圧Ｖ２１、Ｖ２２、Ｖ２３を生成する３つの変換器を含むと仮定する。この実施形態では、Ｖ２１＞Ｖ２２＞Ｖ２３である。
【０２５７】
マルチセル変換器は、図１２に示されるトポロジ（Ｎ１＝３の場合）を用いて実施し得、個々の変換セルは、ブーストトポロジ（入力電圧が整流正弦電圧である場合）及びフルブリッジトポロジ（入力電圧が正弦電圧である場合）のうちの一方を有し得る。以下、異なるＤＣリンク電圧Ｖ２１、Ｖ２２、Ｖ２Ｎ１をそれぞれ第１、第２、及び第３のＤＣリンク電圧と呼ぶ。これらのＤＣリンク電圧を供給する変換セルは、第１、第２、及び第３の変換セルと呼ばれる。
【０２５８】
図７９Ａ及び図７９Ｂに示される実施形態では、第１、第２、及び第３の変換セルはブロックモードで動作する。すなわち、電圧ＶＩＮの瞬間レベルに基づいて、変換セルのうちの１つのみがＰＷＭ方式で動作する。その他の変換セルは、オン状態又はオフ状態の何れかである。図７９Ａに示される実施形態では、入力電圧ＶＩＮのレベルが０〜第１のＤＣリンク電圧Ｖ２１のレベルである場合、第１の変換セルはＰＷＭ方式で動作し、その他の２つの変換セルはオン状態である。入力電圧ＶＩＮのレベルが第１のＤＣリンク電圧Ｖ２１を超えて上昇する場合、第２の変換セルはＰＷＭ方式で動作を開始し、第１の変換セルはオフ状態であり、第２の変換セルはオン状態である。入力電圧ＶＩＮのレベルが、第１のＤＣリンク電圧Ｖ２１のレベルに第２のＤＣリンク電圧Ｖ２２のレベルを加えたものに対応する場合、第３の変換セルはＰＷＭ方式で動作を開始し、第１の変換セルはオフ状態であり、第２の変換セルはオフ状態である。入力電圧ＶＩＮの電圧レベルに基づいて３つの変換セルの変調指数を以下の表１に与える。
【０２５９】
【表１】
2016059271.tif 000022
【０２６０】
表１中、ＶＩＮは、入力電圧の瞬間レベルであり、｜ＶＩＮ｜は、入力電圧の瞬間電圧レベルの絶対値であり、Ｖ２１は第１のＤＣリンク電圧のレベルであり、Ｖ２２は第２のＤＣリンク電圧のレベルであり、Ｖ２３は第３のＤＣリンク電圧のレベルである。
【０２６１】
入力電圧ＶＩＮのレベルが最大レベルに達し、そして低減した後、まず、第３の変換セルは、セル入力電力が略ゼロであるオン状態に切り換えられ、次に、第２の変換セルは、セル入力電力が略ゼロであるオン状態に切り換えられ、最後に、入力電圧がゼロに低減する場合、第１の変換セルは、セル入力電力が略ゼロであるオン状態に切り換えられる。
【０２６２】
入力電圧ＶＩＮのレベルが増大する場合に変換セルが電力の変換を開始する順序は、任意である。図７７Ａに示される実施形態では、第１の変換セルが開始され、次に第２の変換セルが続き、次に第３の変換セルが続く。しかし、他の順序も同様に可能である。図７９Ｂに示される実施形態では、第３の変換セルは、ＰＷＭ方式で開始され、入力電圧ＶＩＮのレベルが第３のＤＣリンク電圧Ｖ２３のレベルに達するまで、ＰＷＭ方式で動作し、次に、第２の変換セルは、入力電圧ＶＩＮのレベルが、第３のＤＣリンク電圧Ｖ２３のレベルに第２のＤＣリンク電圧のレベルを加えたものに達するまで、ＰＷＭ方式で動作し、最後に、第１の変換セルがＰＷＭ方式で動作する。一実施形態によれば、変換セルが電力の変換を開始する順序は、異なる半波（又は全波）で異なる。一実施形態によれば、変換セルが電力の変換を開始する順序は、入力電力ＰＩＮの（所望の）電力レベルに依存する。この場合、電力レベルは、入力電圧の１周期にわたって平均された平均電力レベルを示す。例えば、平均電力レベルが予め定義される閾値を超える場合、電力変換器は、図７９Ａに示される順序で開始し得、それにより、第１の変換セル１１は、入力電力ＰＩＮの最高シェアを有する。例えば、平均電力レベルが予め定義される閾値を下回る場合、電力変換セルは、図７９Ｂに示される順序で開始し得、それにより、第３の変換セル１３が、入力電力ＰＩＮの最高シェアを有する。図７９Ａ及び図７９Ｂを参照して説明した方法で、ＩＳトポロジを有するマルチセル変換器を動作させるように構成される主コントローラ４の一実施形態を図８０に示す。このコントローラは、図１３に示される主コントローラ４に基づき、ブロック変調コントローラ４７を更に含み、ブロック変調コントローラ４７は、変調指数ｍを変調指数コントローラ４２から受信するとともに、入力電圧信号ＶＩＮ＿Ｍを受信し、表１に従って、個々の変換セルの個々の変調指数（図８０ではｍ１〜ｍＮ１と呼ばれる）を生成するように構成される。
【０２６３】
図７９Ａ〜図８１を参照して説明したＩＳ変換器では、個々の変換セルが電力を変換する持続時間は異なる。これにより、変換セルのセル入力電力が異なることになり得る。例えば、入力電圧ＶＩＮのピークレベルが３６０Ｖである場合、第１のＤＣリンク電圧Ｖ２１は１８０Ｖであり、第２のＤＣリンク電圧Ｖ２２は１２０Ｖであり、第３のＤＣリンク電圧Ｖ２Ｎ１は６０Ｖであり（したがって、合計ＤＣリンク電圧Ｖ２ＴＯＴは３６０Ｖである）、ＰＩＮ＿ＡＶＧが１半波（又は全波のそれぞれ））での平均入力電力である場合、個々の変換セルの平均セル入力電力Ｐ１＿ＡＶＧ〜Ｐ３＿ＡＶＧは、変換セルが図７９Ａに示されるように動作する場合、以下である。
Ｐ１＿ＡＶＧ＝０．６１・ＰＩＮ＿ＡＶＧ
Ｐ２＿ＡＶＧ＝０．３１・ＰＩＮ＿ＡＶＧ
Ｐ３＿ＡＶＧ＝０．０８・ＰＩＮ＿ＡＶＧ
【０２６４】
変換セルが、図７９Ｂを参照して説明した順序で動作される場合、状況は以下である。
Ｐ１＿ＡＶＧ＝０．３９・ＰＩＮ＿ＡＶＧ
Ｐ２＿ＡＶＧ＝０．４０・ＰＩＮ＿ＡＶＧ
Ｐ３＿ＡＶＧ＝０．２１・ＰＩＮ＿ＡＶＧ
【０２６５】
本実施形態では、平均セル入力電力は略平衡される。すなわち、各セルの平均セル入力電力は、変換セルが図７９Ｂに示される順序で動作し、且つＤＣリンク電圧が以下のような電圧レベルを有するように制御される場合、平均入力電力ＰＩＮ＿ＡＶＧの略１／３（０．３３）である。
Ｖ２１＝１６１Ｖ
Ｖ２２＝１０４Ｖ
Ｖ２３＝９５Ｖ
【０２６６】
異なる電圧レベルを有するＤＣリンク電圧を生成するように構成される、ＩＳトポロジを有するマルチセル変換器では、個々の変換セル１１〜１Ｎ１は、同じトポロジを用いて実施し得る。しかし、個々の変換セルでのスイッチは、電圧遮断性能に関して異なり得る。「電圧遮断性能」は、電子スイッチが、破損せずにオフ状態（切り換えオフ状態）で耐えることができる最大電圧を定義する。例えば、電子スイッチがＭＯＳＦＥＴとして実施される場合、電圧遮断性能は、ＭＯＳＦＥＴの活性エリアが集積される半導体チップ内部のＭＯＳＦＥＴの特定の設計に依存する。これに関連して、「異なる」は、電子スイッチが意図的に、異なる電圧遮断性能を有するように設計されたことを意味する。
【０２６７】
上記を参照すると、ＩＳ変換器では、内部で実施される個々のスイッチの電圧遮断性能は、対応するＤＣリンク電圧のレベルよりも高い。例えば、図１２に示される変換セル１１では、ハイ側スイッチ１２Ｈ及びロー側スイッチ１２Ｌはそれぞれ、関連付けられたＤＣリンク電圧Ｖ２１よりも高い電圧遮断性能を有するように設計される。同等に、図２４に示される変換セル１ｉでは、個々のスイッチ１７Ｈ〜１８Ｌはそれぞれ、関連付けられたＤＣリンク電圧Ｖ２１よりも低い電圧遮断性能を有するように設計される。電圧遮断性能が増大するにつれて、１つの電子スイッチのオン抵抗は指数的に増大するため、必要とされる低い電圧遮断性能を有する個々の電子スイッチを設計することが望ましい。したがって、上述した実施形態では、第１の変換セルは、第２の変換セルでの電子スイッチよりも高い電圧遮断性能を有する電子スイッチを用いて実施され、第２の変換セルは、第３の変換セルでの電子スイッチよりも高い電圧遮断性能を有する電子スイッチを用いて実施される。
【０２６８】
ＤＣリンク電圧Ｖ２１〜Ｖ２３が１８０Ｖ、１２０Ｖ、及び６０Ｖである上述した例では、第１の変換セルは、電圧遮断性能２５０Ｖを有する電子スイッチを用いて実施し得、第２の変換セルは、電圧遮断性能１５０Ｖを有する電子スイッチを用いて実施し得、第３の変換セルは、電圧遮断性能８０Ｖを有する電子スイッチを用いて実施し得る。
【０２６９】
異なるＤＣリンク電圧を用いて個々の変換セルを動作させることは、ＩＳトポロジを有するマルチセル変換器に限定されない。代わりに、この種の動作は、図３４に示されるマルチセル変換器等のＯＳトポロジを有するマルチセル変換器でも同様に使用し得る。すなわち、ＯＳトポロジを有するマルチセル変換器は、これらのＤＣリンク電圧Ｖ２１〜Ｖ２２が異なる電圧レベルを有するように、ＤＣリンク電圧Ｖ２１〜Ｖ２２を制御するように設計することができる。上述したＩＳ変換器でのように、個々の変換セルはブロックモードで動作し得る。すなわち、出力電圧の瞬間電圧レベルに基づいて、変換セルのうちの１つのみをＰＷＭ方式で動作させ、一方、その他の変換セルはオン状態又はオフ状態である。
【０２７０】
図７９Ａ及び図７９Ｂでは、異なる電圧レベルを用いてＤＣリンク電圧Ｖ２１〜Ｖ２２を制御するように構成され、変換セルがブロックモードで動作するＯＳ変換器で生じる電圧は、括弧内に示される。出力電圧ＶＯＵＴの波形の他に、合計セル出力電圧Ｖ３ＴＯＴの波形が示される。上で開示される実施形態では、出力電圧が入力電圧ＶＩＮと同じ振幅を有し、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ１が、上述した実施形態と同じ電圧レベルを有すると仮定される。
【０２７１】
ＩＳ変換器と同様に、ＯＳ変換器内の変換セルは、１半波（又は全波）内で予め定義される順序で動作する。図７７Ａに示される実施形態では、出力電圧ＶＯＵＴのレベルが増大する場合、最高ＤＣリンク電圧を有する変換セルが開始され、図７７Ｂに示される実施形態では、出力電圧ＶＯＵＴのレベルが増大する場合、最低ＤＣリンク電圧を有する変換セルが開始される。
【０２７２】
図７９Ａ及び図７９Ｂを参照して説明された実施形態では、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２の電圧レベルは、ＩＳ変換器及びＯＳ変換器によってそれぞれ制御し得る。すなわち、電力変換器は、合計ＤＣリンク電圧Ｖ２ＴＯＴのみならず、個々のＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２の異なるレベルも制御する。別の実施形態によれば、更なる電力変換器が、個々のＤＣリンク電圧のレベルを制御する。例えば、上述したＩＳ変換器の場合、更なる電力変換器が、ＤＣリンクコンデンサに接続され、電力をＩＳ変換器から受け取り得る。一実施形態によれば、更なる電力変換器は、複数の変換セルを有するＯＰトポロジを有し、更なる電力変換器の各変換セルは、それぞれ１つのＤＣリンクコンデンサを通したＤＣリンク電圧を制御する。例えば、上述したＯＳ変換器の場合、更なる電力変換器は、ＤＣリンクコンデンサに接続され、電力をＯＳ変換器に提供し得る。一実施形態によれば、更なる電力変換器は、複数の変換セルを有するＩＰトポロジを有し、更なる電力変換器の各変換セルは、それぞれ１つのＤＣリンクコンデンサを通したＤＣリンク電圧を制御する。
【０２７３】
上記例では、ＩＳ変換器ではＶＩＮ＝ｍ・Ｖ２ＴＯＴであり、ＯＳ変換器ではＶＯＵＴ＝ｍ・Ｖ２ＴＯＴであるとそれぞれ仮定された。しかし、以下では、ＶＲＥＦと呼ばれ、より一般的には、
【数２０】
2016059271.tif 000023
として表現することができるｍ・Ｖ２ＴＯＴが、厳密に入力電圧ＶＩＮ及び出力電圧ＶＯＵＴのそれぞれである場合があり得る。一般に、入力／出力電圧ＶＩＮ／ＶＯＵＴとｍ・Ｖ２ＴＯＴとの間に位相シフトがあり、これは数度であり得、上述したインダクタ１５のインダクタンスに依存する。図７１、図７４、図７９Ａ、及び図７９Ｂに示される実施形態等、電力変換器の動作がそれぞれ入力電圧及び出力電圧の一方に依存すると説明された上述した場合、特にインダクタ１５が比較的高いインダクタンスを有する場合、電力変換器の動作は、ＶＩＮ及びＶＯＵＴの代わりにＶＲＥＦにも同様に依存することができる。
【０２７４】
例えば、図７１及び図７４に示される実施形態では、２つの変換セルはそれぞれ、ＶＩＮ及びＶＯＵＴの一方に依存する代わりに、ＶＲＥＦに応じて並列接続又は直列接続し得る。図７９Ａ及び図７９Ｂに示される実施形態では、変換セルが動作モードを変更する電圧閾値はそれぞれ、ＶＩＮ及びＶＯＵＴの代わりにＶＲＥＦと比較し得る。この場合、図８０に示されるブロック変調コントローラ４７は、ＤＣリンク電圧信号（破線で示される）を受信して、ＶＲＥＦを計算する。
【０２７５】
しかし、ＶＩＮ及びＶＯＵＴの代わりにＶＲＥＦを使用して、電力変換器の動作を変更すべきか否かを判断することは、全般的な挙動を変更しないため、上記説明では、ＶＲＥＦの代わりにＶＩＮ及びＶＯＵＴを使用して、電力変換器の動作を説明した。しかし、ＶＩＮ及びＶＯＵＴのそれぞれに基づく動作は、ＶＲＥＦに基づく動作も同様に包含するものとして理解されたい。すなわち、例えば図７１、図７４、図７９Ａ、及び図７９Ｂでは、ＶＩＮ及びＶＯＵＴをＶＲＥＦで置換し得る。
【０２７６】
マルチセル変換器での別の自由度は、ハーフブリッジを含むタイプの変換セルでのハーフブリッジの特定の設計である。それらのタイプの変換セルは、例えば、図１２に示されるようなブーストトポロジ、図２４に示されるようなフルブリッジトポロジ、及び図３２Ｂに示されるようなバックトポロジを有する変換セルである。図８１は、ハイ側スイッチＨＳ及びロー側スイッチＬＳを有するハーフブリッジを示す。このハーフブリッジは、上述したブーストトポロジ又はトーテムポールトポロジを有する変換セル内の任意のハーフブリッジを表す。このタイプの変換セルを有するマルチセル変換器では、ハーフブリッジがＰＷＭモードで動作する動作シナリオがある。これについて図８２で説明し、図８２は、持続時間Ｔｐを有する１駆動サイクルでのロー側スイッチＬＳの駆動信号ＳＬＳと、ハイ側スイッチＨＳの駆動信号ＳＨＳとのタイミング図を示す。図８２を参照すると、ロー側スイッチＬＳは、オン期間Ｔｏｎにわたってオンに切り換えられ、その間、ハイ側スイッチはオフである。ロー側スイッチＬＳがオフに切り換えられた後、ハイ側スイッチＨＳはオンに切り換えられる。図８２では（説明だけのために、オンレベルはハイレベルで表され、オフレベルはローレベルで表される）、ロー側スイッチのオン状態は、対応する駆動信号ＳＬＳのオンレベルで表され、ハイ側スイッチＨＳのオンレベルは、対応する駆動信号ＳＨＳのオンレベルで表される。ロー側スイッチＬＳがオフに切り換えられてから、ハイ側スイッチＨＳがオンに切り換えられるまでに遅延時間（無駄時間）があり得る。しかし、この遅延時間は図８２に示されていない。
【０２７７】
図８１に示される実施形態では、２つのスイッチＨＳ、ＬＳはＭＯＳＦＥＴ、特にｎ型ＭＯＳＦＥＴとして描かれる。しかし、例えば、ＩＧＢＴ、ＢＪＴ、ＪＦＥＴ等の他のタイプのトランジスタも同様に使用し得る。ハイ側スイッチ及びロー側スイッチの実施に使用される電子スイッチの特定のタイプから独立して、各スイッチＨＳ、ＬＳがオン状態である場合、損失（導電損失）が生じる。一方のスイッチの導電損失は、オン状態のスイッチの電気抵抗に依存する。この電気抵抗は、以下、オン抵抗ＲＯＮと呼ばれる。上述したマルチセル変換器では、個々の変換セルは連続電流モード（ＣＣＭ）で動作し得る。この動作モードでは、変換セルを通る電流は、１駆動サイクルでゼロに低減しない（マルチセル変換器の各入力電圧ＶＩＮ又は出力電圧ＶＯＵＴがゼロであるときを除く）。説明のために、オン時間Ｔｏｎ中にロー側スイッチＬＳを通る電流が、オフ時間Ｔｏｆｆ中のハイ側スイッチＨＳを通る電流に略等しいと更に仮定し得る。オフ時間Ｔｏｆｆは、ロー側スイッチＬＳのオフ切り換えと、デューティサイクルの終わりとの間の時間である。ハイ側スイッチＨＳ及びロー側スイッチＬＳのうちの一方で生じる損失は、各スイッチのオン時間の持続時間が増大するにつれて増大する。ハイ側スイッチＨＳ及びロー側スイッチＬＳが略同じオン抵抗ＲＯＮを有し、デューティサイクルｄ＝０．５が略同じである場合、ハイ側スイッチＨＳ及びロー側スイッチＬＳのそれぞれは、ｄ＝０．５において０．５・Ｔｐに略等しい持続時間にわたりオン状態であるため、各スイッチで同じ損失が生じる。
【０２７８】
１つのスイッチのオン抵抗ＲＯＮは、各スイッチが実施される半導体チップ上のチップ面積に略反比例する。例えば、第１のスイッチＨＳ及び第２のスイッチＬＳの実施に利用可能な全体チップ面積Ａがあり、２つのスイッチＨＳ、ＬＳのそれぞれが略同じチップ面積、すなわち、０．５・Ａを用いて実施される場合、２つのスイッチＨＳ、ＬＳは略同じオン抵抗ＲＯＮを有する。２つのスイッチが、略同じオン抵抗ＲＯＮを有するように設計される場合、ハイ側スイッチＨＳ及びロー側スイッチＬＳで生じる損失である全体導電損失は、デューティサイクルｄから独立する。デューティサイクルｄが０．５とは異なる場合、全体導電損失は、異なるオン抵抗を有するように２つのスイッチを設計することによって低減することができる。これについて図７９を参照して説明する。これに関連して、「異なる」は、電子スイッチが意図的に異なるオン抵抗を有するように設計されたことを意味する。電子スイッチのオン抵抗をいかに調整することができるかについては、本明細書において上述した。
【０２７９】
図８３は、異なる設計のハイ側スイッチＨＳ及びロー側スイッチＬＳの場合のＨＳスイッチ及びＬＳスイッチの等しいチップ面積での全体導電損失ＰＬＯＳＳ（０．５，ｄ）に相対するデューティサイクルｄに依存する全体導電損失ＰＬＯＳＳ（ａ，ｄ）を示す。全体導電損失は、１駆動サイクル中にハイ側スイッチＨＳ及びロー側スイッチＬＳで生じる損失である。図８３では、「ａ」は、ハイ側スイッチＨＳ及びロー側スイッチＬＳの実施に使用される全体チップ面積に相対するロー側スイッチＬＳのチップ面積を示す。例えば、ａ＝０．１である場合、ロー側スイッチＬＳのチップ面積は全体チップ面積のわずか０．１倍であり、一方、ハイ側スイッチのチップ面積は全体チップ面積の０．９倍である。したがって、ロー側スイッチのオン抵抗は、ハイ側スイッチのオン抵抗の９倍である。図８３での破線は、ハイ側スイッチ及びロー側スイッチが、全体チップ面積の０．５倍である同じチップ面積を用いて設計される場合を表す。ハイ側スイッチＨＳ及びロー側スイッチＬＳが同じチップ面積を用いて実施されるハーフブリッジは、対称設計を有するハーフブリッジ（対称ハーフブリッジ）と呼ばれる。同等に、異なるチップ面積を有する電子スイッチＨＳ、ＬＳを用いて設計されるハーフブリッジは、非対称設計を有するハーフブリッジ（非対称ハーフブリッジ）と呼ばれる。
【０２８０】
図８３から見て取ることができるように、デューティサイクルが特定の範囲内にある場合、非対称設計を有するハーフブリッジは、対称設計（図８３では０．５で記される破線で表される）を有するハーフブリッジよりも優れることができる。例えば、デューティサイクルがｄ＝０．２未満である場合、ａ＝０．２である非対称設計を有するハーフブリッジは、対称設計を有するハーフブリッジよりも低い損失を有する。一般に、ａ＜０．５である場合、ｄ＜ａであるとき、非対称設計はより低い損失を提供する。ａ＞０．５である場合、ｄ＞ａであるとき、非対称設計はより低い損失を提供する。
【０２８１】
一実施形態によれば、ＩＳトポロジ又はＯＳトポロジを有し、ブースト変換セル又はトーテムポール変換セル等の少なくとも１つのハーフブリッジを有する変換セルを含むマルチセル変換器は、非対称ハーフブリッジを有する少なくとも１つ変換セルを含む。それらのマルチセル変換器では、個々の変換セルの変調指数、ひいてはデューティサイクルは、正弦波入力電圧（出力電圧）の１反場中、比較的広い範囲にわたって変化し得る。少なくとも１つの変換セルでの少なくとも１つのハーフブリッジの非対称設計及び変動デューティサイクルは、非対称設計が対称設計よりも優れるデューティサイクルで非対称ハーフブリッジを有する変換セルを動作させる可能性を提供する。これについて、図８４を参照して本明細書において以下に説明する。
【０２８２】
図８４は、ＩＳトポロジ又はＯＳトポロジを有するマルチセル変換器を動作させる一方法を示す。特に、図８４は、ブーストトポロジ又はトーテムポールトポロジを有し得る個々の変換セルの変調指数ｍ１〜ｍＮ１を計算する方法を示す。図８０に示される方法は、Ｎ１個の変換セルを有する第１の電力変換器１０に適用される。しかし、この方法は、Ｎ３個の変換セルを有する第２の電力変換器にも等しく適用される。上記説明を参照すると、ＩＳトポロジを有するマルチセル変換器は、入力電圧ＶＩＮの瞬間レベルが変調指数ｍと合計ＤＣリンク電圧Ｖ２ＴＯＴとの積に略対応するように動作し得る（ＯＳトポロジを有するマルチセル変換器は、出力電圧ＶＯＵＴの瞬間レベルが、変調指数ｍと合計ＤＣリンク電圧Ｖ２ＴＯＴとの積に略対応するように動作し得る）。
【０２８３】
上記を参照すると、ＩＳ変換器の入力電圧ＶＩＮの瞬間電圧レベルは、一度に同じ変調指数ｍを用いて個々の変換セルを動作させることにより、合計セル入力電圧Ｖ１ＴＯＴによって追跡し得る。しかし、異なる変調指数を有する個々の変換セルを動作させることも可能である。この場合、個々の変換セルは、ＶＩＮ＝ｍ１・Ｖ２１＋ｍ２・Ｖ２２＋・・・＋ｍＮ１・Ｖ２Ｎ２であるように動作されるべきである。この式中の複数の変調指数ｍ１〜ｍＮ１は、変調指数ベクトルとしてみなすことができる。上記式が複数の異なる変調指数ベクトルで満たされることを見て取ることができる。例えば、変調指数ｍ１を表す変換セル１１が、高変調指数（低デューティサイクルに対応する）で高効率を有する場合、変調指数ベクトルは、ｍ１が高いように計算し得、ここで、他の変調指数はより低くし得る。この方法を通して得られる個々の変調指数ｍ１〜ｍＮ１は、個々の変換セルに適用し得る（１０７２）。
【０２８４】
図８５は、ＩＳトポロジを有するとともに、非対称ハーフブリッジを有する少なくとも１つの変換セルを有する第１の電力変換器１０を制御するように構成される主コントローラ４の一実施形態を示す。図８１に示されるこの主コントローラ４は、図１３に示される主コントローラ４に基づき、変換セルコントローラ４６を更に含むという点で、この主コントローラ４と異なり、変換セルコントローラ４６は、図８０を参照して説明した方法に従って変調指数ｍ１〜ｍＮ１を生成するように構成される。
【０２８５】
図８６は、ＯＳトポロジを有する第２の電力変換器２０の対応する主コントローラ５を示す。この主コントローラ５は、図３５に示される主コントローラ５に基づき、変換セルコントローラ５６を更に含むという点で、図３５に示されるこの主コントローラと異なり、変換セルコントローラ５６は、図８０を参照して上述した方法に従って、個々の変換セル２１〜２Ｎ３によって受信される変調指数ｍ１〜ｍＮ３を計算する。
【０２８６】
異なる変調指数においてマルチセル変換器、特に、ＩＳ又はＯＳトポロジを有するマルチセル変換器の個々の変換セルを動作させて、個々の変換セルを最適動作点近くで動作させることの代替又は追加として、スイッチング周波数（上記ではｆｐと呼ばれた）を変更し得る。すなわち、ＩＳ又はＯＳトポロジを有するマルチセル変換器の少なくとも２つの変換セルは、ＰＷＭモードで異なるスイッチング周波数を用いて動作し得る。変調指数は、２つの変換セルで同じであってもよく、又は異なってもよい。２つの変換セルは、同時又は異なる時間にＰＷＭモードで動作し得る。それにもかかわらず、異なるスイッチング周波数を用いて少なくとも２つの変換セルをＰＷＭモードで動作させることにより、２つの変換セルの効率曲線は異なり、したがって、例えば、より高いスイッチング周波数を有する変換セルは、より低いスイッチング周波数を有する変換セルよりも低い電力レベルで最大効率を有し得る。一実施形態によれば、より高いスイッチング周波数を有する変換セルのスイッチング周波数は、より低いスイッチング周波数を有する変換セルのスイッチング周波数の少なくとも２倍である。
【０２８７】
図８７は、２つのハーフブリッジＨＢ１、ＨＢ２を含むフルブリッジの一実施形態を示し、各ハーフブリッジＨＢ１、ＨＢ２はハイ側スイッチＨＳ１、ＨＳ２、及びロー側スイッチＬＳ１、ＬＳ２を含む。これらのハイ側スイッチＨＳ１及びロー側スイッチＬＳ２のそれぞれは、少なくとも１つのシリコンＭＯＳＦＥＴを含む。図８３に示される実施形態では、これらのＭＯＳＦＥＴはｎ型ＭＯＳＦＥＴであるが、ｐ型ＭＯＳＦＥＴも同様に使用し得る。１つのみのＭＯＳＦＥＴを使用する代わりに、これらの各スイッチは、並列接続された負荷パスを有し、同時にオンオフ切り換えられる２つ以上のＭＯＳＦＥＴを含み得る。
【０２８８】
図８７に示されるフルブリッジは、上述したＩＳ又はＯＳマルチセル変換器のうちの任意の変換器でのフルブリッジ（トーテムポール）トポロジを有する任意の変換セルでのフルブリッジを表す。図２５及び対応する説明を参照すると、これらのハーフブリッジの１つは、上述した図８１及び図８２を参照して説明したＰＷＭモード等のＰＷＭモードで動作する。図８７を参照すると、シリコンＭＯＳＦＥＴは、図８８に明示的に描かれる内部ダイオードを含む。このダイオードは、ボディダイオードと呼ばれることが多い。これらのハーフブリッジのうちの１つが、２つのスイッチの内の一方のオフ切り換えと、２つのスイッチのうちの他方のオン切り換えとの間に遅延時間があるように、ＰＷＭモードで動作する場合、他方のスイッチのボディダイオードは導通するようになる。これについては、図２４に示されるハーフブリッジ１７を参照して説明する。
【０２８９】
ロー側スイッチ１７Ｌが導通している場合、入力電流Ｉ０ｉがロー側スイッチ１７Ｌを通って流れる。ロー側スイッチ１７Ｌがオフに切り換えられる場合、入力電流Ｉ０ｉ（マルチセル電力変換回路の少なくとも１つのインダクタによって駆動される）は、ハイ側スイッチ１７Ｈと並列接続されるダイオードを取って流れる。図２４に示されるこのダイオードは、ハイ側スイッチ１７ＨがＭＯＳＦＥＴとして実施される場合、ＭＯＳＦＥＴのボディダイオードとして形成することができる。ハイ側スイッチ１７Ｈがオンに切り替わるまで、電流はダイオードを通って流れる。１駆動サイクルの終了時、ハイ側スイッチ１７Ｈはオンに切り替わり、ロー側スイッチ１７Ｌは再びオンに切り換える。ハイ側スイッチ１７Ｈのオフ切り替えとロー側スイッチ１７Ｌのオン切り換えとの間には遅延時間があり得、したがって、入力電流Ｉ０ｉは、ロー側スイッチ１７Ｌがオンに切り替わるまで、ハイ側スイッチ１７Ｈのダイオードを通って流れ続ける。
【０２９０】
ハイ側スイッチ１７Ｈのダイオードが入力電流Ｉ０ｉを導通する場合、電荷はダイオードに蓄えられる。この電荷は、ダイオードをブロックする前にダイオードから除去する必要がある。電荷をバイポーラダイオードから除去するこの効果は、逆回復として一般に知られている。
【０２９１】
ボディダイオードが導通する場合、ＭＯＳＦＥＴのボディダイオードに蓄えられている電荷は、特に、ＭＯＳＦＥＴのいわゆる出力コンデンサンスに依存する。この出力コンデンサンス及びボディダイオードに蓄えられた電荷は、ＭＯＳＦＥＴの電圧遮断性能が増大するにつれて増大し、出力コンデンサンスは指数的に増大する。すなわち、出力コンデンサンスはＶＢｃの関数であり、但し、ｂ＞１であり、ＶＢは電圧遮断性能を示す。この比較的高い出力コンデンサンスにより、変換器シリコンＭＯＳＦＥＴは、トーテムポールトポロジを有する電力変換器でのスイッチの実施に適するものとして見なされなかった。これに関連して、（非特許文献３）が参照される。
【０２９２】
しかし、ＩＳ又はＯＳトポロジを有するマルチセル変換器では、個々のスイッチに、ＤＣリンク電圧よりも低い電圧遮断性能を設計することができる。例えば、合計ＤＣリンク電圧が６００Ｖであり、従来の電力変換器（ＰＦＣ機能を有する）が利用される場合、変換器は、電圧遮断性能６００Ｖを有するスイッチを用いて実施されるべきである。上述したＩＳ又はＯＳ変換器では、１つの変換セルのスイッチは、各ＤＣリンク電圧の電圧レベルのみに対応する電圧遮断性能を用いて実施し得る。例えば、Ｎ１＝４又はＮ３＝４個の変換セル１１〜１Ｎ１及び２１〜２Ｎ３がある場合、それぞれ、電圧遮断性能１５０Ｖ（＝６００Ｖ／４）を有する個々のスイッチを設計することで十分であり得る。Ｎ１＝１０又はＮ３＝１０個がある場合、６０Ｖ（＝６００Ｖ／１０）のみの電圧遮断性能のみで十分であり得る。
【０２９３】
ＩＳ又はＯＳ変換器では、全体オン抵抗は、１つのスイッチのオン抵抗のＮ１（又はＮ３）倍であり、したがって、オン抵抗は、変換セルの数が増えるにつれて線形に増大する。しかし、個々の変換セルのスイッチに蓄えられる全体逆回復電荷は、指数的に低減する。これは、一例として以下に示される。シリコンＭＯＳＦＥＴでは、ボディダイオードが順方向バイアス状態から逆方向バイアス状態に切り替わる場合、ＭＯＳＦＥＴから除去する必要があるオン抵抗と電荷との関係、すなわち、ＲＯＮ・ＱＲＥＶ＿ＲＥＣを記述する性能指数（ＦＯＭ）がある（ＱＲＥＶ＿ＲＥＣは、Ｑｒｒ＋Ｑｏｓｓと呼ばれることが多く、ここで、Ｑｏｓｓは出力コンデンサンスに蓄えられる電荷であり、Ｑｒｒは順方向電流から逆方向電流に切り換えられる場合にダイオードに蓄えられる電荷である）。オン抵抗は、ＭＯＳＦＥＴにより大きなチップ面積を設計することによって低減することができ、オン抵抗ＲＯＮは、チップ面積に略反比例する。しかし、ＱＲＥＶ＿ＲＥＣはチップ面積に略比例するため、上記で定義されるＦＯＭは、チップ面積から略独立し、主に、電圧遮断性能及び特定の設計に依存する。
【０２９４】
Ｉｎｆｉｎｅｏｎ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  ＡＧ，ＭｕｎｉｃｈのＣｏｏｌＭＯＳＴＭＣＦＤ２シリーズの６００Ｖの電圧遮断性能を有するＭＯＳＦＥＴは、約７８０００（７．８Ｅ４）のＦＯＭを有する。この供給業者のＯｐｔｉＭＯＳシリーズの６０Ｖの電圧遮断性能を有するＭＯＳＦＥＴは、３４６のみのＦＯＭを有する。１０個の直列接続された変換セルの全体ＦＯＭは３４６０であり、これは、電圧遮断性能６００Ｖを有する１つのみのＭＯＳＦＥＴのＦＯＭの２２倍良好である。
【０２９５】
したがって、４個、６個、１０個、又は１１個以上の変換セル等の幾つかの直列接続を有するマルチセル変換器は、競合する逆回復挙動を有する。
【０２９６】
図１に関連して本開示を参照すると、電力変換回路は、少なくとも１つのマルチセル変換器を含む。すなわち、上述したマルチセルトポロジを有する各タイプの電力変換器１０は、マルチセルトポロジを有さない第２の電力変換器に接続してもよく、又は第２の電力変換器なしで単独で使用してもよい。同等に、上述したマルチセルトポロジを有する各タイプの第２の電力変換器２０は、マルチセルトポロジを有さない第１の電力変換器に結合してもよく、又は第１の電力変換器なしで単独で使用してもよい。これについては図８８及び図８９を参照して２つの例により以下に説明する。
【０２９７】
図８８は、第２の電力変換器２０が上述した任意のタイプのマルチセル変換器である電力変換回路の一実施形態を示す。第１の電力変換器はシングルセル変換器である。すなわち、第１の電力変換器は１つのみの変換セル１１を含み、この変換セルは、電力を入力ＩＮ１、ＩＮ２から受け取り、電力を、変換セル１１のセル出力に直列接続される複数のＤＣリンクコンデンサ１１１〜１１Ｎ１に提供するように構成される。変換セル１１は、逓増及び逓減特性のうちの一方を有し得る。すなわち、合計ＤＣリンク電圧は、入力電圧の（ピーク）レベルよりも高いか、又は低くなり得る。
【０２９８】
図８９は、上述した任意のタイプの第２の変換器２０を含む電力変換回路の一実施形態を示す。この実施形態では、更なる電力変換器はない（第１の変換器なし）。個々のＤＣリンクコンデンサ２１〜２Ｎ２は、第２の電力変換器２０を、複数の電力源セル９１〜９Ｎ２を有するＤＣ電力源９に結合し、各電力源セルは、１つのＤＣリンクコンデンサ２１〜２Ｎ２に接続される。電力源セルの例としては、電池、光起電性（ＰＶ）パネル、燃料電池等が挙げられるが、それらに限定されない。一実施形態によれば、第２の電力変換器２０は、ＯＳトポロジ及びＰＦＣ性能を含み、電力をＡＣ電力網に供給するように構成される。
【０２９９】
図９０は、第１の電力変換器１０と、第２の電力変換器２０とを有する電力変換回路の一実施形態を示す。第２の電力変換器は、複数の変換セル２１〜２Ｎ３を含み、各変換セルは、第１の変換器１０及び関連付けられたＤＣリンクコンデンサ１１１〜１１Ｎ２から電力を受け取る。第２の変換器２０のトポロジは、複数の変換セル２１〜２Ｎ３のそれぞれのセル出力が、第２の変換器２０によって供給される複数の負荷Ｚ１〜ＺＮ３の１つに接続されるという点で、上述した第２の変換器トポロジのそれぞれと異なる。したがって、変換セル２１〜２Ｎ３のセル出力は、接続されない（直列接続も並列接続もされない）。一実施形態によれば、負荷Ｚ１〜ＺＮ３はＤｃ負荷であり、したがって、個々の変換セル２１〜２Ｎ３はＤＣ／ＤＣ変換セルである。第１の変換器はＩＳトポロジ及びＰＦＣ性能を有し得る。
【０３００】
一実施形態によれば、第１の変換器１０は、中電圧網から入力電力を受け取るように構成される。図８９に示される電力変換回路を使用して、中ＡＣ電圧を低ＡＣ電圧に変圧する必要なく、負荷Ｚ１〜ＺＮ３等の負荷を中電圧網から直接供給することができる。中電圧網の特定のタイプに応じて、ピーク入力電圧は最高で数十ｋＶであることができる。しかし、第１の変換器１０でのＩＳトポロジにより、ピーク入力電圧よりもはるかに低い電圧遮断性能を有する半導体スイッチを第１の変換器１０の変換セルに使用することができる。この実施形態では、１０個以上且つ最高で数十個の変換セルを第１の変換器１０に、ひいては第２の変換器２０に使用し得る。「電圧遮断性能」は、電子スイッチが、破損せずにオフ状態（オフ切り換え状態）で耐えることができる最大電圧を定義する。
【０３０１】
上述した第１及び第２の電力変換器１０、２０は、様々な方法で組み合わせて、ＡＣ／ＤＣ、ＤＣ／ＡＣ、又はＤＣ／ＤＣ電力変換分野での多くの様々な用途での電力変換回路を得ることができる。これらの用途の幾つかについて以下に説明する。これらの用途では、第１の電力変換器１０及び第２の電力変換器２０の特定の設計はそれぞれ、例えば、入力電圧の（ピーク）レベル及び出力電圧の（ピーク）レベル等の様々なパラメータに基づいて選択することができる。入力電圧のレベルが、１００Ｖを超えるなど比較的高い場合、ＩＳトポロジを使用し得、電圧レベルがより低い場合、ＩＰトポロジを使用し得る。同等に、出力電圧のレベルが、１００Ｖを超えるなど比較的高い場合、ＯＳトポロジを使用し得、電圧レベルがより低い場合、ＯＰトポロジを使用し得る。電力変換セルの設計では、第１の電力変換回路１０及び第２の電力変換回路内の変換セルのそれぞれの数は、ピーク入力電圧に依存することができ、ピーク入力電圧が高いほど高くなり得る。
【０３０２】
ＡＣ／ＤＣ電力変換回路は、低電圧を低電圧電力網から、又は中電圧を中電圧電力網から受け取るように構成し得る。低電圧電力網は、１１０ＶＲＭＳ又は２２０ＶＲＭＳを有する正弦電圧を供給する（したがって、ピーク電圧はそれぞれ、約１５５Ｖ又は約３１０Ｖである）。中電圧網は、最高で１０ｋＶの数キロボルト（ｋＶ）のピーク電圧を有する正弦電圧を供給する。ＡＣ／ＤＣ電力変換回路は、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２を制御する第１の電力変換器１０と、出力電圧ＶＯＵＴを制御する第２の電力変換器２０とを含み得る。
【０３０３】
ＤＣ／ＡＣ電力変換回路は、ＤＣ電力をＤＣ電圧源から受け取り、ＡＣ電力電圧をＡＣ電力網に供給するように構成し得る。一実施形態によれば、ＤＣ電力源は、ソーラーパネルを含む。一実施形態によれば、ＤＣ電力源は、高電圧直流（ＨＶＤＣ）送電網を含む。ＤＣ／ＡＣ電力変換回路によって供給される電力網は、低電圧又は中電圧電力網であり得る。ＤＣ／ＡＣ電力変換回路は、入力電流ＩＩＮ及び入力電圧ＶＩＮのうちの一方を制御する第１の電力変換器と、ＤＣリンク電圧Ｖ２１〜Ｖ２Ｎ２出力電圧ＶＯＵＴを制御する第２の電力変換器２０とを含み得る。
【０３０４】
基本的に、本明細書において上述した各マルチセル変換器は、別のマルチセル変換器、シングルセル変換器と一緒に、又は単独で、すなわち、別の電力変換器なしで電力変換回路内で実施し得る。別の（マルチセル又はシングルセル）変換器がある場合、別の変換器は、特定のトポロジに応じて、電力をマルチセル変換器及びＤＣリンクコンデンサにそれぞれ供給するか、又はマルチセル変換器及びＤＣリンクコンデンサからそれぞれ電力を受けとる。
【０３０５】
上記において、幾つかのタイプのマルチセル変換器、少なくとも１つのマルチセル変換器を有する電力変換回路、及びそのようなマルチセル変換器及び電力変換回路の様々な動作方法を開示している。当然、上述した態様は、互いに組み合わせ得る。これらの態様の幾つかについて以下にまとめる。
【０３０６】
上述した態様の幾つかは、以下に関する。
【０３０７】
Ａ１．複数の変換セルを含む電力変換器によって電力を変換することと、電力基準信号のレベルに基づいて、活性モード及び非活性モードのうちの一方で複数の変換セルのうちの少なくとも１つの変換セルを選択的に動作させることと、を含む、方法。
【０３０８】
Ａ２．少なくとも１つの変換セルが非活性モードで動作する場合、複数の変換セルのうちの少なくとも１つの他の変換セルを活性モードで動作させることを更に含む、項目Ａ１の方法。
【０３０９】
Ａ３．複数の変換セルのうちの少なくとも１つの他の変換セルは、複数の変換セルのうちの残りを含む、項目Ａ２の方法。
【０３１０】
Ａ４．少なくとも１つの変換セルを非活性モードで動作させることは、少なくとも１つの変換セルによってゼロ電力を変換することを含む、項目Ａ１〜Ａ３の１つの方法。
【０３１１】
Ａ５．電力基準信号のレベルに基づいて、活性モード及び非活性モードのうちの一方で少なくとも１つの変換セルを動作させることは、電力基準信号のレベルが、予め定義される閾値を下回る場合、少なくとも１つの変換セルを非活性モードで動作させることを含む、項目Ａ１〜Ａ４の１つの方法。
【０３１２】
Ａ６．少なくとも１つの変換セルを活性モードで動作させることは、スイッチング周波数においてＰＷＭ（パルス幅変調）方式で、少なくとも１つの変換セル内の少なくとも１つのスイッチを動作させることを含み、少なくとも１つの変換セルを非活性モードで動作させることは、スイッチング周波数の逆数の少なくとも１０倍である持続時間にわたり、非活性モードで少なくとも１つの変換セルを動作させることを含む、項目Ａ１〜Ａ５の１つの方法。
【０３１３】
Ａ７．少なくとも１つの変換セルを非活性モードで動作させることは、電力基準信号のレベルに基づいて非活性モードで動作する変換セルの数を設定することを含み、数は、レベルの低減に伴って増大する、項目Ａ１〜Ａ６の１つの方法。
【０３１４】
Ａ８．複数の変換セルのそれぞれは、セル電圧を受け取るように構成されるセル入力と、セル出力とを含み、複数の変換セルのセル出力は並列接続され、複数の変換セルのセル出力を含む並列回路は、電力変換器の出力に結合される、項目Ａ１〜Ａ７の１つの方法。
【０３１５】
Ａ９．複数の変換セルは、電力基準信号に基づいて、出力電圧と、電力変換器の出力での出力電流とのうちの一方を制御するように構成され、電力基準信号は、出力電流基準信号を含む、項目Ａ８の方法。
【０３１６】
Ａ１０．複数の変換セルのうちの少なくとも１つを活性モード及び非活性モードのうちの一方で動作させることは、出力電流基準信号のレベルが予め定義される電流閾値を下回る場合、複数の変換セルのうちの少なくとも１つを非活性モードで動作させることを含む、項目Ａ９の方法。
【０３１７】
Ａ１１．少なくとも１つの変換セルを活性モード及び非活性モードのうちの一方で動作させることは、出力電流基準信号のレベルに基づいて、非活性モードで動作すべき変換セルの数Ｋを選択することと、最低セル入力電圧を受け取るＫ個の変換セルを識別することと、識別された変換セルを非活性モードで動作させることと、を含む、項目Ａ８の方法。
【０３１８】
Ａ１２．選択すること、識別すること、及び動作させることを繰り返すことを更に含む、項目Ａ１０の方法。
【０３１９】
Ａ１３．繰り返すことは、定期的に繰り返すことを含む、項目Ａ１２の方法。
【０３２０】
Ａ１４．繰り返すことは、複数の第２の変換セルのうちの１つの入力電圧の電圧レベルが、予め定義される電圧閾値を下回る場合に繰り返すことを含む、項目Ａ１２の方法。
【０３２１】
Ａ１５．複数の変換セルは、出力電圧を略一定に制御するように構成される、項目Ａ１〜Ａ１４の１つの方法。
【０３２２】
Ａ１６．複数の変換セルのそれぞれのセル入力において、別の電力変換器によりセル入力電圧を提供することを更に含む、項目Ａ１〜Ａ１４の何れか１項の方法。
【０３２３】
Ａ１７．別の電力変換器は少なくとも１つの変換セルを含む、項目Ａ１６の方法。
【０３２４】
Ａ１８．電力変換器及び別の電力変換器は、複数のコンデンサによってリンクされる、項目Ａ１７の方法。
【０３２５】
Ａ１９．セル入力電圧のそれぞれは、複数のコンデンサのそれぞれ１つの電圧である、項目Ａ１８の方法。
【０３２６】
Ａ２０．別の電力変換器は、セル入力電圧の和を制御するように構成される、項目Ａ１６〜Ａ１９の１つの方法。
【０３２７】
Ａ２１．複数の変換セルのそれぞれは、セル入力と、セル出力電圧を提供するように構成されるセル出力とを含み、複数の変換セルのセル入力は並列接続され、複数の変換セルのセル入力を含む並列回路は、電力変換器の入力に結合される、項目Ａ１の方法。
【０３２８】
Ａ２２．複数の変換セルは、電力基準信号に基づいて、入力電圧と、電力変換器の入力での入力電流とのうちの一方を制御するように構成され、電力基準信号は、入力電流基準信号を含む、項目Ａ２１の方法。
【０３２９】
Ａ２３．複数の変換セルのうちの少なくとも１つを活性モード及び非活性モードのうちの一方で動作させることは、入力電流基準信号の電流レベルが、予め定義される電流閾値を下回る場合、複数の変換セルのうちの少なくとも１つを非活性モードで動作させることを含む、項目Ａ２２の方法。
【０３３０】
Ａ２４．少なくとも１つの変換セルを活性モード及び非活性モードのうちの一方で動作させることは、入力電流基準信号のレベルに基づいて、非活性モードで動作すべき変換セルの数Ｋを選択することと、最高セル出力電圧を有するＫ個の変換セルを識別することと、識別された変換セルを非活性モードで動作させることと、を含む、項目Ａ２１の方法。
【０３３１】
Ａ２５．選択すること、識別すること、及び動作させることを繰り返すことを更に含む、項目Ａ２４の方法。
【０３３２】
Ａ２６．繰り返すことは、定期的に繰り返すことを含む、項目Ａ２５の方法。
【０３３３】
Ａ２７．繰り返すことは、複数の第２の変換セルのうちの１つの入力電圧の電圧レベルが、予め定義される電圧閾値を上回って上昇する場合に繰り返すことを含む、項目Ａ２５の方法。
【０３３４】
Ａ２８．複数の変換セルは、入力電圧を略一定に制御するように構成される、項目Ａ２２〜Ａ２７の１つの方法。
【０３３５】
Ａ２９．複数の変換セルのそれぞれのセル出力において、別の電力変換器によりセル出力電圧を受け取ることを更に含む、項目Ａ２１〜Ａ２８の１つの方法。
【０３３６】
Ａ３０．別の電力変換器は１つのみの変換セルを含む、項目Ａ２９の方法。
【０３３７】
Ａ３１．電力変換器及び更なる電力変換器は、複数のコンデンサによってリンクされる、項目Ａ２９及びＡ３０の１つの方法。
【０３３８】
Ａ３２．セル出力電圧のそれぞれは、複数のコンデンサのそれぞれ１つの電圧である、項目Ａ３１の方法。
【０３３９】
Ａ３３．複数の変換セルを含む電力変換器によって周期電圧を受け取ることと、周期電圧の一周期内で、周期電圧の電圧レベルが変化するにつれて、活性変換セルの数が変化するように、周期電圧の電圧レベルの変化に基づいて、複数の変換セルのうちの少なくとも１つの変換セルを活性モード及び非活性モードのうちの一方で選択的に動作させることと、を含む、方法。
【０３４０】
Ａ３４．少なくとも１つの変換セルを活性モード及び非活性モードのうちの一方で選択的に動作させることは、周期電圧の電圧レベルが増大するにつれて、活性変換セルの数が増大するように、少なくとも１つの変換セルを動作させることを含む、項目Ａ３３の方法。
【０３４１】
Ａ３５．少なくとも１つの変換セルを活性モード及び非活性モードのうちの一方で選択的に動作させることは、周期電圧の電圧レベルが低減するにつれて、活性変換セルの数が低減するように、少なくとも１つの変換セルを動作させることを含む、項目Ａ３３及びＡ３４の１つの方法。
【０３４２】
Ａ３６．複数の変換セルのそれぞれは、セル入力及びセル出力を含み、複数の変換セルのセル入力は並列接続され、セル入力を含む並列回路は、電力変換器の入力に結合され、各変換セルのセル出力は、各コンデンサに結合される、項目Ａ３３〜Ａ３５の１つの方法。
【０３４３】
Ａ３７．複数の変換セルのそれぞれは、セル入力及びセル出力を含み、複数の変換セルのセル出力は並列接続され、セル入力を含む並列回路は、電力変換器の入力に結合され、各変換セルのセル入力は各コンデンサに結合される、項目Ａ３３〜Ａ３６の１つの方法。
【０３４４】
Ａ３８．複数の連続周期又は半周期のそれぞれにおいて、２つ以上の変換セルは、入力電圧の電圧レベルが増大するにつれて活性化され、２つ以上の変換セルが活性化される順序は、少なくとも２つの異なる周期又は半周期において異なる、項目Ａ３４〜Ａ３７の１つの方法。
【０３４５】
Ａ３９．複数の連続周期又は半周期のそれぞれにおいて、２つ以上の変換セルは、入力電圧の電圧レベルが低減するにつれて非活性化され、２つ以上の変換セルが非活性化される順序は、少なくとも２つの異なる周期又は半周期において異なる、項目Ａ３５〜Ａ３８の１つの方法。
【０３４６】
Ａ４０．少なくとも１つの変換セルを非活性モードで動作させることは、少なくとも１つの変換セルによってゼロ電力を変換することを含む、項目Ａ３３〜Ａ３９の１つの方法。
【０３４７】
Ａ４１．電力変換器を含む電力変換回路であって、複数の変換セルと、電力基準信号のレベルに基づいて、活性モード及び非活性モードのうちの一方で、複数の変換セルのうちの少なくとも１つの変換セルを動作させるように構成されるコントローラと、を含む、電力変換回路。
【０３４８】
Ａ４２．複数の変換セルのそれぞれは、セル入力電圧を受け取るように構成されるセル入力と、セル出力とを含み、複数の変換セルのセル出力は並列接続され、複数の変換セルのセル出力を含む並列回路は、電力変換器の出力に結合される、項目Ａ４１の電力変換回路。
【０３４９】
Ａ４３．コントローラは、電力基準信号のレベルに基づいて、出力電圧と、電力変換器の出力での出力電流とのうちの一方を制御するように構成され、電力基準信号は、出力電流基準信号を含む、項目Ａ４２の電力変換回路。
【０３５０】
Ａ４４．コントローラは、出力電流基準信号のレベルが、予め定義される電流閾値を下回る場合、非活性モードで複数の変換セルのうちの少なくとも１つを動作させるように構成される、項目Ａ４３の電力変換回路。
【０３５１】
Ａ４５．コントローラは、出力電流基準信号のレベルに基づいて、非活性モードで動作すべき変換セルの数Ｋを選択し、最低セル入力電圧を受け取るＫ個の変換セルを識別し、及び識別された変換セルを非活性モードで動作させるように構成される、項目Ａ４２〜Ａ４４の１つの電力変換回路。
【０３５２】
Ａ４６．複数の変換セルのそれぞれは、セル入力と、セル出力電圧を提供するように構成されるセル出力とを含み、複数の変換セルのセル入力は並列接続され、複数の変換セルのセル入力を含む並列回路は、電力変換器の入力に結合される、項目Ａ３８の電力変換装置。
【０３５３】
Ａ４７．コントローラは、電力基準信号に基づいて、入力電圧と、電力変換器の入力での入力電流とのうちの一方を制御するように構成され、電力基準信号は、入力電力基準信号を含む、項目Ａ４６の電力変換回路。
【０３５４】
Ａ４８．コントローラは、入力電流基準信号のレベルが、予め定義される電流閾値を下回る場合、複数の変換セルのうちの少なくとも１つを非活性モードで動作させるように構成される、項目Ａ４７の電力変換回路。
【０３５５】
Ａ４９．コントローラは、入力電流基準信号のレベルに基づいて、非活性モードで動作すべき変換セルの数Ｋを選択し、最低セル出力電圧を有するＫ個の変換セルを識別し、及び識別された変換セルを非活性モードで動作させるように構成される、項目Ａ４６〜Ａ４８の１つの電力変換回路。
【０３５６】
Ａ５０．複数の変換セルを含み、周期電圧を受け取るように構成される電力変換器と、コントローラと、を含む電力変換回路であって、コントローラは、周期電圧の１周期内で、周期電圧の電圧レベルが変化するにつれて、活性変換セルの数が変更されるように、周期電圧の変化に基づいて、複数の変換セルのうちの少なくとも１つの変換セルを活性モード及び非活性モードのうちの一方で選択的に動作させるように構成される、電力変換回路。
【０３５７】
Ａ５１．コントローラは、周期電圧の１周期内で、周期電圧の電圧レベルが増大するにつれて、活性変換セルの数が増大するように、活性モード及び非活性モードのうちの一方で少なくとも１つの変換セルを選択的に動作させるように構成される、項目Ａ５０の電力変換回路。
【０３５８】
Ａ５２．コントローラは、周期電圧の１周期内で、周期電圧の電圧レベルが低減するにつれて、活性変換セルの数が低減するように、活性モード及び非活性モードのうちの一方で少なくとも１つの変換セルを選択的に動作させるように構成される、項目Ａ５０及びＡ５１の１つの電力変換回路。
【０３５９】
Ｂ１．電力変換回路であって、複数の変換セルを含み、複数の変換セルのうちの少なくとも第１の変換セルは第１の動作特性を有し、複数の変換セルのうちの少なくとも第２の変換セルは、第１の動作特性と異なる第２の動作特性を有する、電力変換回路。
【０３６０】
Ｂ２．複数の変換セルのうちの１つにそれぞれ関連付けられた複数のコンデンサを更に含み、電力変換器は、複数のコンデンサのそれぞれの電圧を制御するように構成され、第１の動作パラメータは、第１の変換セルに関連付けられた第１のコンデンサの電圧の第１の電圧レベルを含み、第２の動作パラメータは、第２の変換セルに関連付けられた第２のコンデンサの電圧の第２の電圧レベルを含む、項目Ｂ１の電力変換回路。
【０３６１】
Ｂ３．第１の電圧レベルは第２の電圧レベルの８０％未満である、項目Ｂ２の電力変換回路。
【０３６２】
Ｂ４．電力変換器は、複数のコンデンサの電圧が相互に異なるように、複数のコンデンサのそれぞれの電圧を制御するように構成される、項目Ｂ１〜Ｂ３の何れか一項の電力変換回路。
【０３６３】
Ｂ５．複数の変換セルのそれぞれは、セル入力及びセル出力を含み、複数の変換セルのセル入力は直列接続され、複数の変換セルのセル入力を含む直列回路が、電力変換器の入力に結合され、複数の変換セルのそれぞれのセル出力は、複数のコンデンサのそれぞれ１つに接続される、項目Ｂ１〜Ｂ４の何れか一項の電力変換回路。
【０３６４】
Ｂ６．電力変換器は、電力変換器の入力において周期電圧を受け取り、入力電圧の電圧レベルに基づいて、３つの異なる動作モードのうちの１つで変換セルのそれぞれを動作させるように構成される、項目Ｂ１〜Ｂ５の何れか一項の電力変換回路。
【０３６５】
Ｂ７．３つの異なる動作モードは、オンモード、オフモード、及びＰＷＭ（パルス幅変調）モードを含む、項目Ｂ６の電力変換回路。
【０３６６】
Ｂ８．変換セルのそれぞれは、少なくとも１つの電子スイッチを含み、変換セルのそれぞれを３つの異なる動作モードの１つで動作させることは、変換セルのそれぞれを連続駆動サイクルで動作させることを含み、オンモードでは、少なくとも１つの電子スイッチは、各駆動サイクル全体を通してオン状態であり、オフモードでは、少なくとも１つの電子スイッチは、各駆動サイクル全体を通してオフ状態であり、ＰＷＭモードでは、少なくとも１つの電子スイッチは、各駆動サイクルのオン周期ではオン状態であり、各駆動サイクルのオフ周期ではオフ状態である、項目Ｂ６及びＢ７の何れか一項の電力変換回路。
【０３６７】
Ｂ９．複数の変換セルのそれぞれは、セル入力及びセル出力を含み、複数の変換セルのセル出力は、直列接続され、複数の変換セルのセル出力を含む直列回路は、電力変換器の出力に結合され、各変換セルのセル入力は、複数のコンデンサのそれぞれ１つに接続される、項目Ｂ１〜Ｂ８の何れか一項の電力変換回路。
【０３６８】
Ｂ１０．電力変換器は、電力変換器の出力において周期電圧を受け取り、入力電圧の電圧レベルに基づいて、３つの異なる動作モードの１つで変換セルのそれぞれを動作させるように構成される、項目Ｂ９の電力変換回路。
【０３６９】
Ｂ１１．３つの異なる動作モードは、オンモード、オフモード、及びＰＷＭモードを含む、項目Ｂ１０の電力変換回路。
【０３７０】
Ｂ１２．変換セルのそれぞれは、少なくとも１つの電子スイッチを含み、３つの異なる動作モードの１つで変換セルのそれぞれを動作させることは、各変換セルを連続駆動サイクルで動作させることを含み、オンモードでは、少なくとも１つの電子スイッチは、各駆動サイクル全体を通してオン状態であり、オフモードでは、少なくとも１つの電子スイッチは、各駆動サイクル全体を通してオフ状態であり、ＰＷＭモードでは、少なくとも１つの電子スイッチは、各駆動サイクルのオン周期ではオン状態であり、各駆動サイクルのオフ周期ではオフ状態である、項目Ｂ１１の電力変換回路。
【０３７１】
Ｂ１３．第１の動作特性は、第１の変換セルでの少なくとも１つの電子スイッチの第１の電圧遮断性能を含み、第２の動作特性は、第２の変換セルでの少なくとも１つの電子スイッチの第２の電圧遮断性能を含む、項目Ｂ１の電力変換回路。
【０３７２】
Ｂ１４．第１の電圧遮断性能は、第２の電圧遮断性能の８０％未満である、項目Ｂ１３の電力変換回路。
【０３７３】
Ｂ１５．複数の変換セルのそれぞれでの少なくとも１つの電子スイッチの電圧遮断性能は、複数の変換セルのうちのその他の変換セルのそれぞれでの少なくとも１つの電子スイッチの電圧遮断性能と異なる、項目Ｂ１３の電力変換回路。
【０３７４】
Ｂ１６．第１の変換セル及び第２の変換セルのそれぞれは、ハーフブリッジを含み、第１の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのハイ側スイッチであり、第２の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのハイ側スイッチである、項目Ｂ１３の電力変換回路。
【０３７５】
Ｂ１７．第１の変換セル及び第２の変換セルのそれぞれは、ハーフブリッジを含み、第１の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのロー側スイッチであり、第２の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのロー側スイッチである、項目Ｂ１１の電力変換回路。
【０３７６】
Ｂ１８．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力は直列接続される、項目Ｂ１３の電力変換回路。
【０３７７】
Ｂ１９．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力は直列接続される、項目Ｂ１３の電力変換回路。
【０３７８】
Ｂ２０．それぞれが複数の変換セルの１つに接続される複数のコンデンサと、複数の変換セルに結合される更なる電力変換器とを更に含み、更なる電力変換器は、少なくとも１つの変換セルを含む、項目Ｂ１３の電力変換回路。
【０３７９】
Ｂ２１．第１の動作特性は、第１の変換セルでの少なくとも１つの電子スイッチの第１のオン抵抗を含み、第２の動作特性は、第２の変換セルでの少なくとも１つの電子スイッチの第２のオン抵抗を含む、項目Ｂ１の電力変換回路。
【０３８０】
Ｂ２２．第１のオン抵抗は第２のオン抵抗の８０％未満である、項目Ｂ２１の電力変換回路。
【０３８１】
Ｂ２３．複数の変換セルのそれぞれでの少なくとも１つの電子スイッチのオン抵抗は、複数の変換セルのその他の変換セルのそれぞれでの少なくとも１つの電子スイッチのオン抵抗と異なる、項目Ｂ２２の電力変換回路。
【０３８２】
Ｂ２４．第１の変換セル及び第２の変換セルのそれぞれは、ハーフブリッジを含み、第１の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのハイ側スイッチであり、第２の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのハイ側スイッチである、項目Ｂ２２の電力変換回路。
【０３８３】
Ｂ２５．第１の変換セル及び第２の変換セルのそれぞれは、ハーフブリッジを含み、第１の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのロー側スイッチであり、第２の変換セルの少なくとも１つの電子スイッチは、各ハーフブリッジのロー側スイッチである、項目Ｂ２３の電力変換回路。
【０３８４】
Ｂ２６．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力は並列接続される、項目Ｂ２３の電力変換回路。
【０３８５】
Ｂ２７．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力は並列接続される、項目Ｂ２３の電力変換回路。
【０３８６】
Ｂ２８．セル入力と、セル出力とをそれぞれ含む複数の変換セルを含む電力変換器により、周期入力電圧を受け取ることと、周期入力電圧の電圧レベルに基づいて、複数の変換セルの少なくとも２つの変換セルのセル入力を並列又は直列に接続することと、を含む、方法。
【０３８７】
Ｂ２９．瞬間電圧レベルが予め定義される電圧閾値を下回る場合、セル入力を並列接続することを含む、項目Ｂ２８の方法。
【０３８８】
Ｂ３０．別の電力変換器により、各変換セルのセル出力においてセル出力電力を受け取ることを更に含む、項目Ｂ２８の方法。
【０３８９】
Ｂ３１．マルチセル電力変換器及びその他の電力変換器は、複数のコンデンサによってリンクされる、項目Ｂ３０の方法。
【０３９０】
Ｂ３２．セル入力と、セル出力とをそれぞれ含む複数の変換セルを含む電力変換器により、周期電圧を受け取ることと、出力電圧の瞬間電圧レベルに基づいて、複数の変換セルの少なくとも２つの変換セルのセル出力を並列又は直列接続することと、を含む、方法。
【０３９１】
Ｂ３３．電圧レベルが予め定義される電圧閾値を下回る場合、セル出力を並列接続することを含む、項目Ｂ３２の方法。
【０３９２】
Ｂ３４．別の電力変換器から各変換セルのセル入力においてセル入力電力を受け取ることを更に含む、項目Ｂ３２の方法。
【０３９３】
Ｂ３５．その他の変換器及び更なる電力変換器は、複数のコンデンサによってリンクされる、項目Ｂ３３の方法。
【０３９４】
Ｃ１．複数の変換セルを含む電力変換機によって周期電圧を受け取ることと、持続時間の等しい一連の時間フレームにおいて、複数の変換セルの少なくとも１つの変換セルによって変換される電力の平均電力レベルを交互にすることとを含み、一連の時間フレームのそれぞれは、周期電圧の順次ゼロ交差間の時間期間に対応する、方法。
【０３９５】
Ｃ２．周期電圧は、正弦電圧及び整流正弦電圧のうちの一方である、項目Ｃ１の方法。
【０３９６】
Ｃ３．一連の時間フレームは、第１の数（Ｐ）個の時間フレームと、第２の数（Ｑ）個の時間フレームとを含み、平均電力レベルを交互にすることは、第２の数の時間フレームのそれぞれでの平均電力レベルが、第１の数の時間フレームのそれぞれでの平均電力レベル未満であるように、第１の数の時間フレームのそれぞれの電力を変換することと、第２の複数の時間フレームのそれぞれの電力を変換することと、を含む、項目Ｃ１の方法。
【０３９７】
Ｃ４．一連の時間フレームにおいて平均電力レベルを交互にすることは、平均電力レベルを順次交互にすることを含む、項目Ｃ３の方法。
【０３９８】
Ｃ５．第２の数の時間フレームでの平均電力レベルは、第１の数の時間フレームでの平均電力レベルの５０％未満である、項目Ｃ３の方法。
【０３９９】
Ｃ６．第２の数の時間フレームでの平均電力レベルはゼロである、項目Ｃ３〜Ｃ５の１つの方法。
【０４００】
Ｃ７．第２の数の時間フレームと第１の数の時間フレームとの比率は、１よりも大きい、項目Ｃ３〜Ｃ６の１つの方法。
【０４０１】
Ｃ８．複数の変換セルの少なくとも１つの変換セルにより変換される電力の平均電力レベルを交互にすることは、複数の変換セルのそれぞれによって変換される電力の平均電力レベルを交互にすることを含む、項目Ｃ３〜Ｃ６の１つの方法。
【０４０２】
Ｃ９．電力変換器は入力を含み、周期電圧が入力において受け取られる、項目Ｃ３〜Ｃ８の１つの方法。
【０４０３】
Ｃ１０．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、変換セルのセル入力は直列接続され、セル入力を含む直列回路は、電力変換器の入力に結合される、項目Ｃ９の方法。
【０４０４】
Ｃ１１．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、変換セルのセル入力は並列接続され、セル入力を含む並列回路は、電力変換器の入力に結合される、項目Ｃ９及びＣ１０の１つの方法。
【０４０５】
Ｃ１２．別の電力変換器により、電力変換器からの電力を受け取ることを更に含み、別の電力変換器は、複数の変換セルのセル出力に結合される、項目Ｃ１０及びＣ１１の１つの方法。
【０４０６】
Ｃ１３．複数の変換セルの各セル出力は、複数のコンデンサの各コンデンサに結合される、項目Ｃ１２の方法。
【０４０７】
Ｃ１４．電力変換器出力を含み、周期電圧は出力において受け取られる、項目Ｃ１の方法。
【０４０８】
Ｃ１５．変換セルのそれぞれは、セル入力と、セル出力とを含み、変換セルのセル出力は直列接続され、セル出力を含む直列回路は、電力変換器の出力に結合される、項目Ｃ１４の方法。
【０４０９】
Ｃ１６．変換セルのそれぞれは、セル入力と、セル出力とを含み、変換セルのセル出力は並列接続され、セル出力を含む並列回路は、電力変換器の出力に結合される、項目Ｃ１４の方法。
【０４１０】
Ｃ１７．別の更なる電力変換器からの電力を電力変換器によって受け取ることを更に含み、別の電力変換器は、複数の変換セルのセル入力に結合される、項目Ｃ１４〜Ｃ１６の１つの方法。
【０４１１】
Ｃ１８．複数の変換セルの各セル入力は、複数のコンデンサのそれぞれ１つに結合される、項目Ｃ１７の方法。
【０４１２】
Ｃ１９．第１のモード又は第２のモードで、複数の変換セルを含む電力変換器によってＤＣ電力を変換することを含み、第１のモードでは、変換電力の電力レベルは略一定であり、第２のモードでは、変換電力の電力レベルは交互になる、方法。
【０４１３】
Ｃ２０．第２のモードでＤＣ電力を変換することは、活性モード及び非活性モードのうちの一方で、複数の変換セルのうちの少なくとも１つを交互に動作させることを含む、項目Ｃ１９の方法。
【０４１４】
Ｃ２１．非活性モードで複数の変換セルのうちの少なくとも１つを動作させることは、複数の変換セルのうちの少なくとも１つによってゼロ電力を変換することを含む、項目Ｃ２０の方法。
【０４１５】
Ｃ２２．ＤＣ電力を第２のモードで変換することは、一度に１つのみの変換セルを活性モードで動作させることを含む、項目Ｃ２０及びＣ２１の１つの方法。
【０４１６】
Ｃ２３．ＤＣ電力を第２のモードで変換することは、複数の変換セルのそれぞれを異なる時点で動作させることを含む、項目Ｃ２２の方法。
【０４１７】
Ｃ２４．ＤＣ電力を変換することは、電力基準信号のレベルに基づいて、ＤＣ電力を第１のモード又は第２のモードで変換することを含む、項目Ｃ１９〜Ｃ２３の１つの方法。
【０４１８】
Ｃ２５．第１のモードでは、変換電力の電力レベルは、電力基準信号のレベルに依存する、項目Ｃ２４の方法。
【０４１９】
Ｃ２６．ＤＣ電力を変換することは、電力基準信号のレベルが予め定義される閾値を下回る場合、第２のモードでＤＣ電力を変換することを含む、項目Ｃ２４の方法。
【０４２０】
Ｃ２７．第２のモードでＤＣ電力を変換することは、第２のモードでの平均電力レベルが電力基準信号のレベルに依存するように、ＤＣ電力を変換することを含む、項目Ｃ２４〜Ｃ２６の１つの方法。
【０４２１】
Ｃ２８．第２のモードでの平均電力レベルは、第１のモードでの電力レベルの５０％未満である、項目Ｃ１９〜Ｃ２７の１つの方法。
【０４２２】
Ｃ２９．ＤＣ電力を変換することは、出力電流を電力変換器の出力に提供することを含み、電力基準信号は、出力電流基準信号を含む、項目Ｃ２４〜Ｃ２８の１つの方法。
【０４２３】
Ｃ３０．別の電力変換器からの電力を電力変換器によって受け取ることを更に含む、項目Ｃ２９の方法。
【０４２４】
Ｃ３１．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力は、並列接続され、セル出力を含む並列回路は、電力変換器の出力に結合される、項目Ｃ１９の方法。
【０４２５】
Ｃ３２．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力は、直列接続され、セル出力を含む直列回路は、電力変換器の出力に結合される、項目Ｃ１９の方法。
【０４２６】
Ｃ３３．ＤＣ電力を変換することは、電力変換器の入力において入力電流を受け取ることを含み、電力基準信号は、入力電流基準信号を含む、項目Ｃ１９の方法。
【０４２７】
Ｃ３４．別の電力変換器により、電力変換器からの電力を受け取ることを更に含む、項目Ｃ３３の方法。
【０４２８】
Ｃ３５．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力は、並列接続され、セル入力を含む並列回路は、電力変換器の出力に結合される、項目Ｃ１９の方法。
【０４２９】
Ｃ３６．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力は、直列接続され、セル入力を含む直列回路は、電力変換器の出力に結合される、項目Ｃ１９の方法。
【０４３０】
Ｃ３７．複数の変換セルを含む電力変換器であって、周期電圧を受け取るように構成される、電力変換器と、一連の時間フレームにおいて、複数の変換セルの少なくとも１つの変換セルによって変換される電力の平均電力レベルを交互にするように構成されるコントローラとを含み、各時間フレームは、周期信号の順次ゼロ交差間の時間期間に対応する、電力変換回路。
【０４３１】
Ｃ３８．周期電圧は、正弦電圧及びお整流正弦電圧のうちの一方である、項目Ｃ３７の電力変換回路。
【０４３２】
Ｃ３９．電力変換器は入力を含み、電力変換器は、入力において周期電圧を受け取るように構成され、電力変換回路は、電力を別の電力変換器に出力するように構成される、項目Ｃ３７の電力変換回路。
【０４３３】
Ｃ４０．電力変換器は出力を含み、電力変換器は、出力において周期電圧を受け取るように構成され、電力変換回路は、電力を電力変換回路に供給するように構成される別の電力変換器を含む、項目Ｃ３７の電力変換回路。
【０４３４】
Ｃ４１．複数の変換セルを含む電力変換器と、コントローラと、を含む電力変換回路であって、コントローラは、第１のモード及び第２のモードのうちの一方で電力変換器を動作させるように構成され、第１のモードでは、変換電力の電力レベルは略一定であり、第２のモードでは、変換電力の電力レベルは交互になる、電力変換回路。
【０４３５】
Ｃ４２．コントローラは、活性モード及び非活性モードのうちの一方で交互に、複数の変換セルの少なくとも１つを動作させるように構成される、項目Ｃ４１の電力変換回路。
【０４３６】
Ｃ４３．コントローラは、複数の変換セルの少なくとも１つがゼロ電力を変換するように、非活性モードで複数の変換セルの少なくとも１つを動作させるように構成される、項目Ｃ４２の電力変換回路。
【０４３７】
Ｃ４４．コントローラは、１度に複数の変換セルのうちの１つのみを活性モードで動作させるように構成される、項目Ｃ４１の電力変換回路。
【０４３８】
Ｄ１．複数の変換セルと、少なくとも１つのフィルタセルと、を含む電力変換器によって電力を変換することと、セル入力においてセル入力電力を受け取り、複数の変換セルの少なくとも１つのセル出力電力をセル出力に提供することと、フィルタセルが入力電力を受け取る入力電力モード及びフィルタセルが出力電力を提供する出力電力モードのうちの一方でフィルタセルを動作させることと、を含む、方法。
【０４３９】
Ｄ２．フィルタセルを入力電力モードで動作させることは、入力電力をフィルタセルの端子で受け取ることを含み、フィルタセルを出力電力モードで動作させることは、出力電力をフィルタセルの端子に提供することを含む、項目Ｄ１の方法。
【０４４０】
Ｄ３．複数の変換セルのそれぞれは、セル入力と、セル出力と、を含む、複数の変換セルのセル入力及び少なくとも１つのフィルタセルの端子は、直列接続され、セル入力と、端子と、を含む直列回路は、電力変換器の入力に結合される、項目Ｄ１の方法。
【０４４１】
Ｄ４．電力変換器の入力において入力電圧を受け取ることと、複数の変換セルのそれぞれによってセル出力電圧を提供することと、入力電圧の電圧レベル及びセル出力電圧の電圧レベルに基づいて、入力電力モード及び出力電力モードのうちの一方でフィルタセルを動作させることとを更に含む、項目Ｄ３の方法。
【０４４２】
Ｄ５．入力電力モード及び出力電力モードのうちの一方でフィルタセルを動作させることは、第１の数の変換セルのセル出力電圧の和が入力電圧のレベルを下回る場合、第１の数の複数の変換セルをオフ状態で動作させ、第２の数の変換セルをオン状態で動作させ、フィルタセルを入力電力モードで動作させることと、第１の数の変換セルのセル出力電圧の和が、入力電圧のレベルよりも高い場合、フィルタセルを出力電力モードで動作させることと、を含む、項目Ｄ４の方法。
【０４４３】
Ｄ６．第１の数は入力電圧のレベルに依存する、項目Ｄ５の方法。
【０４４４】
Ｄ７．入力電圧は周期電圧である、項目Ｄ４の方法。
【０４４５】
Ｄ８．電力変換器の入力において入力電圧及び入力電流を受け取ることと、入力電圧に対して予め定義される位相差を有するように入力電流を制御することとを更に含む、項目Ｄ３の方法。
【０４４６】
Ｄ９．複数の変換セルのそれぞれのセル出力において、セル出力電圧を制御することを更に含む、項目Ｄ８の方法。
【０４４７】
Ｄ１０．別の電力変換器により、複数の変換セルのそれぞれによって提供されるセル出力電力を受け取ることを更に含む、項目Ｄ２〜Ｄ９の１つの方法。
【０４４８】
Ｄ１１．別の電力変換器は１つのみの変換セルを含む、項目Ｄ１０の方法。
【０４４９】
Ｄ１２．別の電力変換器は、複数の変換セルを含み、別の電力変換器の複数の変換セルのそれぞれは、電力変換器の複数の変換セルの関連付けられた変換セルによって提供されるセル出力電力を受け取る、項目Ｄ１０の方法。
【０４５０】
Ｄ１３．電力変換器及び別の電力変換器は、複数のコンデンサによってリンクされる、項目Ｄ１０の方法。
【０４５１】
Ｄ１４．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力及びフィルタセルの端子は、直列接続され、セル出力と、端子と、を含む直列回路は、電力変換器の出力に結合される、項目Ｄ１の方法。
【０４５２】
Ｄ１５．電力変換器の出力において出力電圧を受け取ることと、各変換セルによってセル入力電圧を受け取ることと、出力電圧の電圧レベル及びセル入力電圧の電圧レベルに基づいて、入力電力モード及び出力電力モードのうちの一方でフィルタセルを動作させることとを更に含む、項目Ｄ１４の方法。
【０４５３】
Ｄ１６．入力電力モード及び出力電力モードのうちの一方でフィルタセルを動作させることは、第１の数の複数の変換セルをオフ状態で動作させることと、第２の数の変換セルをオン状態で動作させることと、第１の数の変換セルのセル入力電圧の和が出力電圧のレベルを下回る場合、フィルタセルを出力電力モードで動作させ、第１の数の変換セルのセル入力電圧の和が出力電圧のレベルよりも高い場合、フィルタセルを入力電力モードで動作させることと、を含む、項目Ｄ１５の方法。
【０４５４】
Ｄ１７．第１の数は出力電圧のレベルに依存する、項目Ｄ１６の方法。
【０４５５】
Ｄ１８．出力電圧は周期電圧である、項目Ｄ１６の方法。
【０４５６】
Ｄ１９．出力電圧を受け取り、出力電流を電力変換器の出力において提供することと、出力電圧に対して予め定義される位相差を有するように出力電流を制御することとを更に含む、項目Ｄ１４の方法。
【０４５７】
Ｄ２０．複数の変換セルのそれぞれによって受け取られたセル入力電力を別の電力変換器によって提供することを更に含む、項目Ｄ１４〜Ｄ１９の１つの方法。
【０４５８】
Ｄ２１．別の電力変換器は１つのみの変換セルを含む、項目Ｄ２０の方法。
【０４５９】
Ｄ２２．別の電力変換器は、複数の変換セルを含み、電力変換器の複数の変換セルのそれぞれは、別の電力変換器の複数の変換セルの関連付けられた変換セルからセル入力電力を受け取る、項目Ｄ２０の方法。
【０４６０】
Ｄ２３．電力変換器及び更なる電力変換器は、複数のコンデンサによってリンクされる、項目Ｄ２０〜Ｄ２２の１つの方法。
【０４６１】
Ｄ２４．電力変換器を含む電力変換回路であって、複数の変換セルであって、複数の変換セルのうちの少なくとも１つは、セル入力においてセル入力電力を受け取り、セル出力においてセル出力電力を提供するように構成される、複数の変換セルと、フィルタセルが入力電力を受け取る入力電力モード及びフィルタセルが出力電力を提供する出力電力モードのうちの一方で動作するように構成される、少なくとも１つのフィルタセルと、を含む、電力変換回路。
【０４６２】
Ｄ２５．フィルタセルは、入力電力モードで、フィルタセルの端子において入力電力を受け取り、出力電力モードでフィルタセルの端子において出力電力を提供するように構成される、項目Ｄ２４の電力変換回路。
【０４６３】
Ｄ２６．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力及びフィルタセルの端子は、直列接続され、セル入力と、端子と、を含む直列回路は、電力変換器の入力に結合される、項目Ｄ２４の電力変換回路。
【０４６４】
Ｄ２７．電力変換器は、電力変換器の入力において入力電圧を受け取るように構成され、各変換セルは、セル出力電圧を提供するように構成され、フィルタセルは、入力電圧の電圧レベル及びセル出力電圧の電圧レベルに基づいて、入力電力モード及び出力電力モードのうちの一方で動作するように構成される、項目Ｄ２６の電力変換回路。
【０４６５】
Ｄ２８．第１の数の複数の変換セルは、オフ状態で動作するように構成され、第２の数の複数の変換セルは、オン状態で動作するように構成され、フィルタセルは、第１の数の変換セルのセル出力電圧が入力電圧のレベルを下回る場合、入力電力モードで動作し、第１の数の変換セルのセル出力電圧の和が入力電圧のレベルよりも高い場合、出力電力モードで動作するように構成される、項目Ｄ２７の電力変換回路。
【０４６６】
Ｄ２９．第１の数は入力電圧のレベルに依存する、項目Ｄ２８の電力変換回路。
【０４６７】
Ｄ３０．入力電圧は周期電圧である、項目Ｄ１６〜Ｄ２９の電力変換回路。
【０４６８】
Ｄ３１．電力変換器は、入力電圧及び入力電流を電力変換器の入力において受け取り、入力電圧に対して予め定義される位相差を有するように入力電流を制御するように構成される、項目Ｄ２６の電力変換回路。
【０４６９】
Ｄ３２．電力変換器は、複数の変換セルのそれぞれのセル出力においてセル出力電圧を制御するように更に構成される、項目Ｄ３１の電力変換回路。
【０４７０】
Ｄ３３．複数の変換セルのそれぞれによって提供されるセル出力電力を受け取るように構成される別の電力変換器を更に含む、項目Ｄ２０〜Ｄ３２の１つの電力変換回路。
【０４７１】
Ｄ３４．別の電力変換器は１つのみの変換セルを含む、項目Ｄ３３の電力変換回路。
【０４７２】
Ｄ３５．更なる電力変換器は、複数の変換セルを含み、別の電力変換器の複数の変換セルのそれぞれは、電力変換器の複数の変換セルの１つによって提供されるセル出力電力を受け取る、項目Ｄ３３の電力変換回路。
【０４７３】
Ｄ３６．電力変換器及び別の電力変換器は、複数のコンデンサによってリンクされる、項目Ｄ３３〜Ｄ３５の１つの電力変換回路。
【０４７４】
Ｄ３７．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力及びフィルタセルの端子は、直列接続され、セル出力と、端子と、を含む直列回路は、電力変換器の出力に結合される、項目Ｄ２４〜Ｄ３６の１つの電力変換回路。
【０４７５】
Ｄ３８．電力変換器は、電力変換器の出力において出力電圧を受け取るように構成され、各変換セルは、セル入力電圧を受け取るように構成され、フィルタセルは、出力電圧の電圧レベル及びセル入力電圧の電圧レベルに基づいて、入力電力モード及び出力電力モードのうちの一方で動作するように構成される、項目Ｄ３７の電力変換回路。
【０４７６】
Ｄ３９．第１の数の複数の変換セルはオフ状態で動作するように構成され、第２の数の複数の変換セルはオン状態で動作するように構成され、フィルタセルは、第１の数の変換セルのセル入力電圧の和が出力電圧のレベルを下回る場合、入力電力モードで動作し、第１の数の変換セルのセル入力電圧の和が出力電圧のレベルよりも高い場合、出力電力モードで動作するように構成される、項目Ｄ３８の電力変換回路。
【０４７７】
Ｄ４０．第１の数は出力電圧のレベルに依存する、項目Ｄ３９の電力変換回路。
【０４７８】
Ｄ４１．出力電圧は周期電圧である、項目Ｄ３８〜Ｄ４０の１つの電力変換回路。
【０４７９】
Ｄ４２．電力変換器は、出力電圧を受け取り、電力変換器の出力において出力電流を提供し、出力電圧に対して予め定義される位相差を有するように出力電流を制御するように構成される、項目Ｄ３７〜Ｄ４１の１つの電力変換回路。
【０４８０】
Ｄ４３．電力変換器は、複数の変換セルのそれぞれのセル入力において、セル入力電圧を提供するように更に構成される、項目Ｄ４２の電力変換回路。
【０４８１】
Ｄ４４．セル入力電力を複数の変換セルのそれぞれに提供するように構成される別の電力変換器を更に含む、項目Ｄ３７〜Ｄ４３の１つの電力変換回路。
【０４８２】
Ｄ４５．別の電力変換器は少なくとも１つの変換セルを含む、項目Ｄ４４の電力変換回路。
【０４８３】
Ｄ４６．別の電力変換器は、複数の変換セルを含み、別の電力変換器の複数の変換セルのそれぞれは、電力変換器の複数の変換セルの１つにセル入力を提供する、項目Ｄ４４及びＤ４５の１つの電力変換回路。
【０４８４】
Ｄ４７．電力変換器及び別の電力変換器は、複数のコンデンサによってリンクされる、Ｄ４４〜Ｄ４６の１つの電力変換回路。
【０４８５】
Ｅ１．複数の直列接続される変換セルを有する電力変換器を含む電力変換回路であって、複数の変換セルのそれぞれは、第１のシリコンＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）及び第２のシリコンＭＯＳＦＥＴを含む少なくとも１つの第１のハーフブリッジ回路を含み、複数の変換セルのうちの少なくとも１つは、連続電流モードで動作するように構成される、電力変換回路。
【０４８６】
Ｅ２．連続電流モードでは、第１のハーフブリッジ内の電流はゼロとは異なる、項目Ｅ１の電力変換回路。
【０４８７】
Ｅ３．複数の変換セルのそれぞれは、連続電流モードで動作するように構成される、項目Ｅ１及びＥ２の１つの電力変換回路。
【０４８８】
Ｅ４．複数の変換セルのそれぞれは、第３のシリコンＭＯＳＦＥＴ及び第４のシリコンＭＯＳＦＥＴを含む第２のハーフブリッジを更に含む、項目Ｅ１〜Ｅ３の１つの電力変換回路。
【０４８９】
Ｅ５．複数の変換セルのうちの少なくとも１つは、周期電圧を受け取り、トーテムポール変調モードで動作するように構成される、項目Ｅ４の電力変換回路。
【０４９０】
Ｅ６．トーテムポール変調モードでの少なくとも１つの変換セルは、周期電圧の周波数に依存する第１の周波数で、第１のハーフブリッジ及び第２のハーフブリッジのうちの一方を動作させ、周期電圧の周波数よりも高い第２の周波数で、第１のハーフブリッジ及び第２のハーフブリッジのうちの他方を動作させるように構成される、項目Ｅ５の電力変換回路。
【０４９１】
Ｅ７．第１の周波数は、周期電圧の周波数の２倍である、項目Ｅ６の電力変換回路。
【０４９２】
Ｅ８．第２の周波数は、周期電圧の周波数の少なくとも２００倍である、項目Ｅ６の電力変換回路。
【０４９３】
Ｅ９．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力は、直列接続され、セル入力を含む直列回路は、電力変換器の入力に結合される、項目Ｅ１〜Ｅ８の１つの電力変換回路。
【０４９４】
Ｅ１０．電力変換器は、セル入力と直列接続される少なくとも１つのインダクタを更に含む、項目Ｅ９の電力変換回路。
【０４９５】
Ｅ１１．複数のコンデンサを更に含み、セル出力のそれぞれは複数のコンデンサのそれぞれ１つに接続される、項目Ｅ９の電力変換回路。
【０４９６】
Ｅ１２．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力は、直列接続され、複数の変換セルのセル出力を含む直列回路は、電力変換器の出力に結合される、項目Ｅ１の電力変換回路。
【０４９７】
Ｅ１３．電力変換器は、セル出力と直列接続される少なくとも１つのインダクタを更に含む、項目Ｅ１２の電力変換回路。
【０４９８】
Ｅ１４．複数のコンデンサを更に含み、複数の変換セルのそれぞれのセル入力は、複数のコンデンサのそれぞれ１つに接続される、項目Ｅ１２の電力変換回路。
【０４９９】
Ｅ１５．電力変換器に結合される別の電力変換器を更に含む、項目Ｅ１〜Ｅ１４の１つの電力変換回路。
【０５００】
Ｅ１６．第１及び第２のシリコンＭＯＳＦＥＴのそれぞれは、１００Ｖよりも大きな電圧遮断性能を有する、項目Ｅ１〜Ｅ１５の１つの電力変換回路。
【０５０１】
Ｅ１７．第１のシリコンＭＯＳＦＥＴは、第１のオン抵抗及び第１の電圧遮断性能を含み、第２のシリコンＭＯＳＦＥＴは、第２のオン抵抗及び第２の電圧遮断性能を含み、第１の電圧遮断性能及び第２の電圧遮断性能は、略等しく、第１のオン抵抗は第２のオン抵抗とは異なる、項目Ｅ１〜Ｅ１６の１つの電力変換回路。
【０５０２】
Ｅ１８．第１のオン抵抗は、第２のオン抵抗の９０％未満である、項目Ｅ１７の電力変換回路。
【０５０３】
Ｅ１９．複数の直列接続された変換セルを含む電力変換器の少なくとも１つの変換セルを連続電流モードで動作させることを含み、変換セルのそれぞれは、第１のシリコンＭＯＳＦＥＴ及び第２のシリコンＭＯＳＦＥＴを含む少なくとも第１のハーフブリッジを含む、方法。
【０５０４】
Ｅ２０．少なくとも１つの変換セルを連続電流モードで動作させることは、第１のハーフブリッジ内の電流がゼロとは異なるように、第１のハーフブリッジを動作させることを含む、項目Ｅ１９の方法。
【０５０５】
Ｅ２１．少なくとも１つの変換セルを連続電流モードで動作させることは、複数の変換セルのそれぞれを連続電流モードで動作させることを含む、項目Ｅ２０の方法。
【０５０６】
Ｅ２２．複数の変換セルのそれぞれは、第３のシリコンＭＯＳＦＥＴ及び第４のシリコンＭＯＳＦＥＴを含む第２のハーフブリッジを更に含む、項目Ｅ１９〜Ｅ２１の１つの方法。
【０５０７】
Ｅ２３．少なくとも１つの変換セルを連続電流モードで動作させることは、少なくとも１つの変換セルによって周期電圧を受け取ることと、少なくとも１つの変換セルをトーテムポール変調モードで動作させることと、を含む、項目Ｅ２２の方法。
【０５０８】
Ｅ２４．少なくとも１つの変換セルをトーテムポール変調モードで動作させることは、周期電圧の周波数に依存する第１の周波数で、第１のハーフブリッジ及び第２のハーフブリッジのうちの一方を動作させることと、周期電圧の周波数よりも高い第２の周波数で、第１のハーフブリッジ及び第２のハーフブリッジのうちの他方を動作させることと、を含む、項目Ｅ２３の方法。
【０５０９】
Ｅ２５．第１の周波数は、周期電圧の周波数の２倍である、項目Ｅ２４の方法。
【０５１０】
Ｅ２６．第２の周波数は、周期電圧の周波数の少なくとも２００倍である、項目Ｅ２５の方法。
【０５１１】
Ｅ２７．第１及び第２のシリコンＭＯＳＦＥＴのそれぞれの電圧遮断性能は、１００Ｖよりも高い、項目Ｅ１９〜Ｅ２６の１つの方法。
【０５１２】
Ｅ２８．複数の変換セルを有する電力変換器を含む電力変換回路であって、各変換セルは、第１の電子スイッチ及び第２の電子スイッチを含むハーフブリッジ回路を含み、第１の電子スイッチは、第１のオン抵抗及び第１の電圧遮断性能を含み、第２の電子スイッチは、第２のオン抵抗及び第２の電圧遮断性能を含み、少なくとも１つの変換セルでは、第１の電圧遮断性能及び第２の電圧遮断性能は、略等しく、第１のオン抵抗及び第２のオン抵抗は異なる、電力変換回路。
【０５１３】
Ｅ２９．少なくとも１つの変換セルでは、第１のオン抵抗は、第２のオン抵抗の９０％未満である、項目Ｅ２８の電力変換回路。
【０５１４】
Ｅ３０．第１のオン抵抗は、第２のオン抵抗の８０％未満である、項目Ｅ２９の電力変換回路。
【０５１５】
Ｅ３１．少なくとも１つの変換セルでは、第１の電圧遮断性能は、第２の電圧遮断性能の９０％〜１１０％である、項目Ｅ２８の電力変換回路。
【０５１６】
Ｅ３２．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力は、直列接続され、複数の変換セルのセル入力を含む直列回路は、マルチセル電力変換器の入力に結合される、項目Ｅ２８の電力変換回路。
【０５１７】
Ｅ３３．セル入力に直列接続されるインダクタを更に含む、項目Ｅ３２の電力変換回路。
【０５１８】
Ｅ３４．複数のコンデンサを更に含み、各変換セルのセル出力は、複数のコンデンサのそれぞれ１つに接続される、項目Ｅ３２の電力変換回路。
【０５１９】
Ｅ３５．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力は、直列接続され、複数の変換セルのセル出力を含む直列回路は、電力変換器の出力に結合される、項目Ｅ２８の電力変換回路。
【０５２０】
Ｅ３６．セル出力に直列接続されるインダクタを更に含む、項目Ｅ３５の電力変換回路。
【０５２１】
Ｅ３７．複数のコンデンサを更に含み、各変換セルのセル入力は、複数のコンデンサのそれぞれ１つに接続される、項目Ｅ３５の電力変換回路。
【０５２２】
Ｅ３８．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル出力は、並列接続され、複数の変換セルのセル出力を含む並列回路は、電力変換器の出力に結合される、項目Ｅ２８の電力変換回路。
【０５２３】
Ｅ３９．複数の変換セルのそれぞれは、セル入力と、セル出力とを含み、複数の変換セルのセル入力は、並列接続され、複数の変換セルのセル入力を含む並列回路は、電力変換器の入力に結合される、項目Ｅ２８の電力変換回路。
【０５２４】
Ｅ４０．第１及び第２の電子スイッチのそれぞれは、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＨＥＭＴ（高電子移動度トランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、及びＢＪＴ（バイポーラ接合トランジスタ）からなる群から選択される、項目Ｅ２８の電力変換回路。
【０５２５】
Ｅ４１．複数のコンデンサであって、それぞれが、複数の変換セルのそれぞれ１つに結合される、複数のコンデンサと、複数のコンデンサに結合される別の電力変換器とを更に含む、項目Ｅ２８〜Ｅ４０の１つの電力変換回路。
【０５２６】
Ｆ１．ＰＷＭモードで動作するように構成される複数の変換セルを含む電力変換器を含む電力変換回路であって、複数の変換セルは、第１のスイッチング周波数においてＰＷＭモードで動作するように構成される第１の変換セルと、第１の周波数とは異なる第２のスイッチング周波数においてＰＷＭモードで動作するように構成される第２の変換セルと、を含む、電力変換回路。
【０５２７】
Ｆ２．第２のスイッチング周波数は、第１のスイッチング周波数の少なくとも１．２倍である、項目Ｆ１の電力変換回路。
【０５２８】
Ｆ３．電力変換器は、ＩＳ、ＯＳ、ＩＰ、ＯＰからなる群から選択されるトポロジを含む、項目Ｆ１及びＦ２の１つの電力変換回路。
【０５２９】
Ｆ４．電力変換器は、ＩＳ及びＯＳトポロジのうちの一方を含み、電力変換器は、周期電圧を受け取るように構成され、第１の変換セル及び第２の変換セルは、略同じ変調指数及びデューティサイクルでそれぞれ動作するように構成される、項目Ｆ１〜Ｆ３の１つの電力変換回路。
【０５３０】
Ｇ１．マルチセル内の第１の変換セルを第１の周波数においてＰＷＭモードで動作させることと、マルチセル内の第２の変換セルを、第１の周波数とは異なる第２の周波数においてＰＷＭモードで動作させることと、を含む、方法。
【０５３１】
Ｈ１．マルチセル変換器によって入力電力を受け取ることと、出力電力を複数の別個の負荷に供給することとを含み、マルチセル電力変換器はＩＳトポロジを含む、方法。
【０５３２】
Ｈ２．マルチセル変換器は複数の変換セルを含み、各変換セルは、電力を各負荷に供給する、項目Ｈ１の方法。
【０５３３】
Ｈ３．入力電力はＡＣ電力網から受け取られる、Ｈ１及びＨ２の１つの方法。
【０５３４】
Ｉ１．複数の別個の電力源からの入力電力をマルチセル変換器によって受け取ることと、出力電力を負荷に供給することと、を含む、方法。
【０５３５】
Ｉ２．負荷はＡＣ電力網である、項目Ｉ１の方法。
【０５３６】
Ｉ３．マルチセル変換器はＯＳトポロジを含む、Ｉ１及びＩ２の１つの方法。
【０５３７】
本発明の様々な例示的な実施形態を開示したが、本発明の趣旨及び範囲から逸脱せずに、本発明の利点の幾つかを達成する様々な変更形態及び変形形態をなし得ることが当業者には理解されよう。同じ機能を実行する他の構成要素で適宜置換し得ることが当業者には明らかであろう。特定の図を参照して説明された特徴が、明示的に述べられていない場合であっても、他の図の特徴と組み合せ可能なことに言及すべきである。更に、本発明の方法は、全てソフトウェアの実装形態で、適切なプロセッサ命令を使用して、又はハードウェア論理とソフトウェア論理との組合せを利用して、同じ結果を達成するハイブリッド実装形態で達成し得る。本発明の概念へのそのような変更形態は、添付の項目によって包含されることが意図される。
【０５３８】
「下方」、「下」、「下側」、「上方」、「上側」等の空間的に相対する用語は、第２の要素に相対するある要素の位置決めを説明しやすくするために使用される。これらの用語は、図に示される向きとは異なる向きに加えて、装置の異なる向きを包含することが意図される。更に、「第１」、「第２」等の用語も、様々な要素、領域、セクション等を説明するために使用されており、これもまた、限定を意図されない。同様の用語は、説明全体を通して同様の要素を指す。
【０５３９】
本明細書で使用される場合、「有する」、「包含する」、「含む」等の用語は、述べられた要素又は特徴の存在を示すが、追加の要素又は特徴を除外しないオープンエンド用語である。冠詞「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈により明確に別のことが示される場合を除き、複数形及び単数形を包含することが意図される。
【０５４０】
上記範囲の変形形態及び応用を念頭に置き、本発明が上記説明によって限定されず、添付図面によっても限定されないことを理解されたい。代わりに、本発明は、以下の項目及びその法的均等物によってのみ限定される。
【符号の説明】
【０５４１】
１０、２０  フィルタセル
１１〜１Ｎ１、２１〜２Ｎ３、１ｋ、１ｋ＋１  変換セル
３、４、５、６、１４、１４１〜１４Ｎ、１１２、１９、２３３、２３３０  コントローラ
７、８  スイッチ構成
９  ＤＣ電力源
９１〜９Ｎ２  電力源セル
１０  第１の電力変換器
１１１〜１１Ｎ２  コンデンサ
１２Ｌ、１７Ｌ、１７０Ｌ、１８Ｌ、１８０Ｌ、１０２、１０４、１０９、１１１、２１２、２１４、２１６、２１８、２３１Ｌ、２３２Ｌ、２４１Ｌ  ロー側スイッチ
１２Ｈ、１７Ｈ、１７０Ｈ、１８Ｈ、１８０Ｈ、１０１、１０３、１０８、１１０、２１１、２１３、２１５、２１７、２３１Ｈ、２３２Ｈ，２４１Ｈ  ハイ側スイッチ
１５、２４  インダクタ
１７、１７０、２３１、２３１０  第１のハーフブリッジ
１８、１８０、２３２、２３２０  第２のハーフブリッジ
２０  第２の電力変換器
３１  出力電圧コントローラ
３１’、６１’、４１３、５１３  除算器
３２、６２  セル活性化／非活性化コントローラ
３３、４３、５３  断続動作コントローラ
３４、６４  電力シェアコントローラ
４１  入力基準電流コントローラ
４２、４６、５６  変換セルコントローラ
４４、５４  変換器及びフィルタセルコントローラ
４５、５５  スイッチコントローラ
４７  ブロック変調コントローラ
５１  出力基準電流コントローラ
５２  変調指数コントローラ
６１  入力電圧コントローラ
７１、８１  第１のスイッチ
７２、８２  第２のスイッチ
８３  第３のスイッチ
１００  ブリッジ整流器
１０５Ｐ、２０１Ｐ、２１９Ｐ  一次巻線
１０５Ｓ、２０１Ｓ、２１９Ｓ  一次巻線
１０６、１０７  更なるインダクタ
１４２、２０４、２４３  ＰＷＭコントローラ
１４３  クロック生成器
１４４  分周器
１４５  ＳＲフリップフロップ
１４６  第１の駆動器
１４７  任意選択的な第２の駆動器
１４８  タイマ
１４９  更なる遅延要素
１９１  第１のＰＷＭコントローラ
１９２  第２のＰＷＭコントローラ
１９３  第１の乗算器
１９４  加算器
１９５  リミッタ
１９６  第２の加算器
１９７  第２のリミッタ
１９８  閾値検出器
２０１、２１９  変圧器
２０２  電子スイッチ
２０３  整流回路
２２０  更なる誘導記憶要素
２２１  誘導記憶要素
２２２  制御回路
２３４  スイッチ
４１１、５１１  エラーフィルタ
４１２、５１２  乗算器
４１４、５１４  更なる乗算器
４２１  減算器
４２２  第１のフィルタ
４２３  第２のフィルタ
【図１】
2016059271.tif 000024
【図２Ａ】
2016059271.tif 000025
【図２Ｂ】
2016059271.tif 000026
【図２Ｃ】
2016059271.tif 000027
【図３Ａ】
2016059271.tif 000028
【図３Ｂ】
2016059271.tif 000029
【図３Ｃ】
2016059271.tif 000030
【図４】
2016059271.tif 000031
【図５】
2016059271.tif 000032
【図６】
2016059271.tif 000033
【図７】
2016059271.tif 000034
【図８】
2016059271.tif 000035
【図９】
2016059271.tif 000036
【図１０】
2016059271.tif 000037
【図１１】
2016059271.tif 000038
【図１２】
2016059271.tif 000039
【図１３】
2016059271.tif 000040
【図１４】
2016059271.tif 000041
【図１５】
2016059271.tif 000042
【図１６】
2016059271.tif 000043
【図１７】
2016059271.tif 000044
【図１８】
2016059271.tif 000045
【図１９Ａ】
2016059271.tif 000046
【図１９Ｂ】
2016059271.tif 000047
【図２０】
2016059271.tif 000048
【図２１】
2016059271.tif 000049
【図２２】
2016059271.tif 000050
【図２３】
2016059271.tif 000051
【図２４】
2016059271.tif 000052
【図２５Ａ】
2016059271.tif 000053
【図２５Ｂ】
2016059271.tif 000054
【図２６Ａ】
2016059271.tif 000055
【図２６Ｂ】
2016059271.tif 000056
【図２７】
2016059271.tif 000057
【図２８】
2016059271.tif 000058
【図２９】
2016059271.tif 000059
【図３０】
2016059271.tif 000060
【図３１】
2016059271.tif 000061
【図３２Ａ】
2016059271.tif 000062
【図３２Ｂ】
2016059271.tif 000063
【図３３】
2016059271.tif 000064
【図３４】
2016059271.tif 000065
【図３５】
2016059271.tif 000066
【図３６】
2016059271.tif 000067
【図３７】
2016059271.tif 000068
【図３８】
2016059271.tif 000069
【図３９】
2016059271.tif 000070
【図４０】
2016059271.tif 000071
【図４１Ａ】
2016059271.tif 000072
【図４１Ｂ】
2016059271.tif 000073
【図４２】
2016059271.tif 000074
【図４３】
2016059271.tif 000075
【図４４】
2016059271.tif 000076
【図４５Ａ】
2016059271.tif 000077
【図４５Ｂ】
2016059271.tif 000078
【図４６】
2016059271.tif 000079
【図４７】
2016059271.tif 000080
【図４８】
2016059271.tif 000081
【図４９】
2016059271.tif 000082
【図５０】
2016059271.tif 000083
【図５１】
2016059271.tif 000084
【図５２】
2016059271.tif 000085
【図５３】
2016059271.tif 000086
【図５４】
2016059271.tif 000087
【図５５】
2016059271.tif 000088
【図５６】
2016059271.tif 000089
【図５７】
2016059271.tif 000090
【図５８】
2016059271.tif 000091
【図５９】
2016059271.tif 000092
【図６０】
2016059271.tif 000093
【図６１】
2016059271.tif 000094
【図６２】
2016059271.tif 000095
【図６３】
2016059271.tif 000096
【図６４】
2016059271.tif 000097
【図６５】
2016059271.tif 000098
【図６６】
2016059271.tif 000099
【図６７】
2016059271.tif 000100
【図６８】
2016059271.tif 000101
【図６９】
2016059271.tif 000102
【図７０】
2016059271.tif 000103
【図７１】
2016059271.tif 000104
【図７２】
2016059271.tif 000105
【図７３】
2016059271.tif 000106
【図７４】
2016059271.tif 000107
【図７５】
2016059271.tif 000108
【図７６Ａ】
2016059271.tif 000109
【図７６Ｂ】
2016059271.tif 000110
【図７７】
2016059271.tif 000111
【図７８】
2016059271.tif 000112
【図７９Ａ】
2016059271.tif 000113
【図７９Ｂ】
2016059271.tif 000114
【図８０】
2016059271.tif 000115
【図８１】
2016059271.tif 000116
【図８２】
2016059271.tif 000117
【図８３】
2016059271.tif 000118
【図８４】
2016059271.tif 000119
【図８５】
2016059271.tif 000120
【図８６】
2016059271.tif 000121
【図８７】
2016059271.tif 000122
【図８８】
2016059271.tif 000123
【図８９】
2016059271.tif 000124
【図９０】
2016059271.tif 000125
【外国語明細書】
2016059271000001.pdf
2016059271000002.pdf
2016059271000003.pdf
2016059271000004.pdf