(57)【要約】      （修正有）【課題】積層される他の半導体装置との接続不良を抑え、封止樹脂層を形成するための金型の構成を簡素化した半導体装置の製造方法を提供する。【解決手段】第１面、第１面に対向する第２面、及び、第２面上に形成された複数のランド８ｂ、９ｂを有する配線基板２を準備する工程と、配線基板２の第１面に第１半導体チップ１２を搭載する工程と、第１半導体チップ１２を覆うように、配線基板２の第１面上に第１封止樹脂層１６を形成する工程と、第１封止樹脂層１６を形成する工程の後、配線基板２の第２面に第２半導体チップ１８を搭載する工程と、第２半導体チップ１８を覆うように、配線基板２の第２面上に第２封止樹脂層２３を形成する工程を含む。【選択図】図２
2016062985.tif 000002
【特許請求の範囲】
【請求項１】
第１面、前記第１面に対向する第２面、及び、前記第２面上に形成された複数のランドを有する配線基板を準備する工程と、
前記配線基板の前記第１面に第１半導体チップを搭載する工程と、
前記第１半導体チップを覆うように、前記配線基板の前記第１面上に第１封止樹脂層を形成する工程と、
前記第１封止樹脂層を形成する工程の後、前記配線基板の前記第２面に第２半導体チップを搭載する工程と、
前記第２半導体チップを覆うように、前記配線基板の前記第２面上に第２封止樹脂層を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第２封止樹脂層を形成する工程の前に、前記配線基板の前記複数のランド上に、前記第２面から突出する複数の導体を配設する工程を含み、
前記第２封止樹脂層を形成する工程では、前記第２半導体チップ及び前記複数の導体を覆うように、前記配線基板の前記第２面上に前記第２封止樹脂層を形成し、
前記第２封止樹脂層を形成する工程の後に、前記第２封止樹脂層から前記複数の導体を露出させる工程を含む請求項１記載の半導体装置の製造方法。
【請求項３】
前記配線基板を準備する工程の後、かつ、前記第１半導体チップを搭載する工程の前に、前記複数のランド上に前記複数の導体を配置する請求項２記載の半導体装置の製造方法。
【請求項４】
前記導体は、柱状の導体ポストである請求項３記載の半導体装置の製造方法。
【請求項５】
前記複数の導体を配設する工程では、前記第１封止樹脂層を形成する工程の後、かつ、前記第２封止樹脂層を形成する工程の前に、前記複数のランド上に前記複数の導体を配置する請求項２記載の半導体装置の製造方法。
【請求項６】
前記導体は、はんだバンプである請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１半導体チップを搭載する工程では、前記配線基板の前記第１面に前記第１半導体チップをフリップチップ実装により搭載するとともに、前記配線基板と前記第１半導体チップとの間に第１樹脂充填部材を充填し、
前記第２半導体チップを搭載する工程では、前記配線基板の前記第２面に前記第２半導体チップをフリップチップ実装により搭載するとともに、前記配線基板と前記第２半導体チップとの間に第２樹脂充填部材を充填する請求項１乃至６のいずれか一に記載の半導体装置の製造方法。
【請求項８】
前記第１半導体チップ及び前記第２半導体チップは、長方形の板状であり、かつ、対向する２つの短辺に沿って複数のバンプ電極が配置された同じ構成であり、
前記第１半導体チップ及び前記第２半導体チップは、互いに９０°回転して配置した状態でフリップチップ実装される請求項７記載の半導体装置の製造方法。
【請求項９】
前記第２封止樹脂層を形成する工程の後、前記第２封止樹脂層を研削することにより前記導体の先端部を露出させる工程を含む請求項１乃至７のいずれか一に記載の半導体装置の製造方法。
【請求項１０】
前記導体の先端部を露出させる工程の後、前記導体の前記先端部にはんだボールを形成する請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の高密度化・高機能化を図るために、複数の半導体パッケージを積み重ねて搭載したＰｏＰ（Package on Package）構造を有する半導体装置がある。例えば、特許文献１の図１には、配線基板上にコントローラチップを搭載した下段パッケージと、他の配線基板上に２つの半導体チップを積層して搭載した上段パッケージと、を備え、下段パッケージ上にはんだボールを介して上段パッケージを積層して搭載したＰｏＰ構造を有する半導体装置が開示されている。特許文献１に記載の半導体装置における上段パッケージは、他の配線基板における２つの半導体チップが積層して搭載された上面のみ封止体で覆われた構成となっているため、封止体の硬化収縮により下面側に凸となるように反る。そのため、特許文献１に記載の半導体装置では、上段パッケージに接続されたはんだボールが下段パッケージに部分的に接続されない等の接続不良を生ずる可能性がある。
【０００３】
また、特許文献２では、半導体装置の反りを抑制するために、両面又は片面に半導体チップが搭載された配線基板の上下両面を封止体で覆い、配線基板の片側の封止体を貫通する導体層を介してはんだボールが配置された半導体装置が開示されている。特許文献２では、配線基板の上下両側の封止体は同時に形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１２５７６５号公報
【特許文献２】特開２０１０−１０３３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本願発明者により与えられる。
【０００６】
しかしながら、特許文献２では、配線基板の導体層側の封止体よりも半導体チップ側の封止体の量が多いため、半導体チップ側の封止体が導体層側の封止体よりも硬化収縮が大きくなり、半導体装置の導体層側に凸となるように反り、導体層に接続された半田ボールが下段パッケージに部分的に接続されない等の接続不良を生ずる可能性がある。また、特許文献２では、封止体を形成する際、配線基板を挟み込む成型金型の上型及び下型のそれぞれのキャビティに封止体用の封止樹脂を注入するために、上型及び下型のそれぞれのキャビティにプランジャを配置する必要がある等、モールド金型の構成が複雑化する可能性がある。
【課題を解決するための手段】
【０００７】
一視点に係る半導体装置の製造方法は、第１面、前記第１面に対向する第２面、及び、前記第２面上に形成された複数のランドを有する配線基板を準備する工程と、前記配線基板の前記第１面に第１半導体チップを搭載する工程と、前記第１半導体チップを覆うように、前記配線基板の前記第１面上に第１封止樹脂層を形成する工程と、前記第１封止樹脂層を形成する工程の後、前記配線基板の前記第２面に第２半導体チップを搭載する工程と、前記第２半導体チップを覆うように、前記配線基板の前記第２面上に第２封止樹脂層を形成する工程と、を含む。
【発明の効果】
【０００８】
前記一視点によれば、配線基板の反り方向を第１面側に凸となる反りにでき、積層される他の半導体装置との接続不良を抑えることができ、封止樹脂層を形成するための金型の構成の簡素化することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に係る半導体装置の構成を模式的に示した平面図である。
【図２】実施形態１に係る半導体装置の構成を模式的に示した図１のＡ−Ａ’間の断面図である。
【図３】実施形態１に係る半導体装置を含む積層型半導体装置の構成を模式的に示した断面図である。
【図４】実施形態１に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図５】実施形態１に係る半導体装置の製造方法を模式的に示した図４に続く工程断面図である。
【図６】実施形態１に係る半導体装置の製造方法におけるモールド工程を模式的に示した工程断面図である。
【図７】実施形態１に係る半導体装置の製造方法におけるモールド工程を模式的に示した図６に続く工程断面図である。
【図８】実施形態２に係る半導体装置の構成を模式的に示した断面図である。
【図９】実施形態２に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図１０】実施形態２に係る半導体装置の製造方法を模式的に示した図９に続く工程断面図である。
【図１１】実施形態２に係る半導体装置の製造方法を模式的に示した図１０に続く工程断面図である。
【図１２】実施形態２に係る半導体装置の製造方法におけるモールド工程を模式的に示した工程断面図である。
【図１３】実施形態２に係る半導体装置の製造方法におけるモールド工程を模式的に示した図１２に続く工程断面図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について図面を参照しつつ説明する。なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
【００１１】
［実施形態１］
実施形態１に係る半導体装置について図面を用いて説明する。図１は、実施形態１に係る半導体装置の構成を模式的に示した平面図である。図２は、実施形態１に係る半導体装置の構成を模式的に示した図１のＡ−Ａ’間の断面図である。図３は、実施形態１に係る半導体装置を含む積層型半導体装置の構成を模式的に示した断面図である。
【００１２】
実施形態１に係る半導体装置１は、下段パッケージとなる半導体装置２６上に積層される上段パッケージである（図３参照）。半導体装置１は、配線基板２の上面（導体ポスト１０、１１側に対する反対側の面；図２の上側の面）に第１半導体チップ１２が搭載され、かつ、配線基板２の下面（導体ポスト１０、１１側の面；図２の下側の面）に第２半導体チップ１８が搭載されている。半導体装置１は、配線基板２と、第１導体ポスト１０と、第２導体ポスト１１と、第１半導体チップ１２と、バンプ電極１３と、はんだ層１４と、樹脂充填部材１５と、第１封止樹脂層１６と、第２半導体チップ１８と、バンプ電極１９と、はんだ層２０と、樹脂充填部材２１と、第２封止樹脂層２３と、はんだボール２４、２５と、を有する。
【００１３】
配線基板２は、絶縁基材３の両面に配線パターン８、９が形成された基板である。配線基板２には、例えば、略矩形状で９０μm厚程度の厚さの板状のものを用いることができる。配線基板２は、絶縁基材３（例えば、ガラスエポキシ基板等）の上面（導体ポスト１０、１１側に対する反対側の面；図２の上側の面）から下面（導体ポスト１０、１１側の面；図２の下側の面）にかけて形成された複数の第１配線パターン８（Ｃｕ等の導体）を有し、かつ、絶縁基材３の下面に形成された複数の第２配線パターン９（Ｃｕ等の導体）を有する。
【００１４】
第１配線パターン８は、絶縁基材３の上面に配された第１接続パッド８ａと、絶縁基材３の下面に配された第１ランド８ｂと、を有する。第１接続パッド８ａは、第１半導体チップ１２の電極パッド１２ａとバンプ電極１３及びはんだ層１４を介して電気的に接続される。第１ランド８ｂは、第１導体ポスト１０と接続される。第１配線パターン８は、対応する電極パッド１２ａと第１導体ポスト１０とを電気的に接続する。第１ランド８ｂは、第２半導体チップ１８の配置領域の外側の領域に、例えば、配線基板２の４つの辺に沿って、第２ランド９ｂよりも外側に配置されている。なお、第１接続パッド８ａ及び第１ランド８ｂの表面には、Ｎｉ／Ａｕメッキ（図示せず）を形成してもよい。
【００１５】
第２配線パターン９は、絶縁基材３の下面に配された第２接続パッド９ａと、絶縁基材３の下面に配された第２ランド９ｂと、を有する。第２接続パッド９ａは、第２半導体チップ１８の電極パッド１８ａとバンプ電極１９及びはんだ層２０を介して電気的に接続される。第２ランド９ｂは、第２導体ポスト１１と接続される。第２配線パターン９は、対応する電極パッド１８ａと第２導体ポスト１１とを電気的に接続する。第２ランド９ｂは、第２半導体チップ１８の配置領域の外側の領域に、例えば、配線基板２の４つの辺に沿って、第１ランド８ｂよりも内側に配置されている。なお、第２接続パッド９ａ及び第２ランド９ｂの表面には、Ｎｉ／Ａｕメッキ（図示せず）を形成してもよい。
【００１６】
ソルダーレジスト膜４は、絶縁基材３の上面の所定の位置に配された第１配線パターン８を保護する絶縁膜である。ソルダーレジスト膜４は、絶縁基材３の上面にて絶縁基材３及び第１配線パターン８の一部を覆う。ソルダーレジスト膜４は、配線基板２の中央領域に開口部４ａを有する。開口部４ａには、複数の第１接続パッド８ａが配されている。
【００１７】
ソルダーレジスト膜５は、絶縁基材３の下面の所定の位置に配された第１配線パターン８及び第２配線パターン９を保護する絶縁膜である。ソルダーレジスト膜５は、絶縁基材３の下面にて絶縁基材３、第１配線パターン８及び第２配線パターン９のそれぞれの一部を覆う。ソルダーレジスト膜５は、配線基板２の中央近傍の領域に開口部５ａを有する。開口部５ａには、複数の第２接続パッド９ａが配されている。
【００１８】
なお、ソルダーレジスト膜４、５は、開口部４ａ、５ａを形成する代わりに、半導体チップ１２、１８と重なる領域に配置された部位にて、その周辺の部位よりも厚さが薄くなるように形成してもよい。
【００１９】
第１半導体チップ１２は、半導体で構成された電子回路を有するチップである。第１半導体チップ１２には、例えば、ＤＲＡＭ（Dynamic Random Access Memory）のメモリチップを用いることができる。第１半導体チップ１２は、配線基板２の上面（導体ポスト１０、１１側に対する反対側の面；図２の上側の面）の中央領域に配されている。第１半導体チップ１２は、例えば、略長方形のシリコン基板の一面（配線基板２側の面）に、第１半導体チップ１２に内蔵された所定のメモリ回路（図示せず）と電気的に接続された複数の電極パッド１２ａが形成されている。複数の電極パッド１２ａは、第１半導体チップ１２の対向する２つの短辺のそれぞれに沿って配列して配置されている。各電極パッド１２ａ上には、バンプ電極１３が第１半導体チップ１２の一面（配線基板２側の面）から突出するように形成されている。バンプ電極１３は、例えば、Ｃｕからなるピラーを用いることができる。各バンプ電極１３は、はんだ層１４を介して、対応する第１接続パッド８ａと接合され、かつ、電気的に接続される。
【００２０】
樹脂充填部材１５は、第１半導体チップ１２と配線基板２との間の隙間に充填された樹脂よりなる部材である。樹脂充填部材１５には、例えば、ＵＦ（Underfill；アンダーフィル）、ＮＣＦ（Non-Conductive Film）、ＮＣＰ（Non-conductive Paste）を用いることができる。
【００２１】
第１封止樹脂層１６は、第１半導体チップ１２を含む配線基板２の一面（上面、第１半導体チップ１２側の面、第１面）上を覆うことで第１半導体チップ１２を封止する樹脂である。第１封止樹脂層１６には、例えば、熱硬化性のエポキシ樹脂等を用いることができる。
【００２２】
第２半導体チップ１８は、半導体で構成された電子回路を有するチップである。第２半導体チップ１８には、例えば、ＤＲＡＭのメモリチップを用いることができ、第１半導体チップ１２と同じメモリチップを用いることができる。第２半導体チップ１８は、配線基板２の下面（導体ポスト１０、１１側の面；図２の下側の面）の中央領域に配されている。第２半導体チップ１８は、図１に示すように、第１半導体チップ１２に対して略９０°回転した状態で配される。第２半導体チップ１８は、例えば、略長方形のシリコン基板の一面（配線基板２側の面）に、第２半導体チップ１８に内蔵された所定のメモリ回路（図示せず）と電気的に接続された複数の電極パッド１８ａが形成されている。複数の電極パッド１８ａは、対向する２つの短辺のそれぞれに沿って配列して配置されている。各電極パッド１８ａ上には、バンプ電極１９が第２半導体チップ１８の一面（配線基板２側の面）から突出するように形成されている。バンプ電極１９は、例えば、Ｃｕからなるピラーを用いることができる。各バンプ電極１９は、はんだ層２０を介して、対応する第２接続パッド９ａと接合され、かつ、電気的に接続される。
【００２３】
樹脂充填部材２１は、第２半導体チップ１８と配線基板２との間の隙間に充填された樹脂よりなる部材である。樹脂充填部材２１には、例えば、ＵＦ、ＮＣＦ、ＮＣＰを用いることができる。
【００２４】
導体ポスト１０、１１は、配線基板２の他面（下面、第２半導体チップ１８側の面、第２面）の周辺領域に配置されたランド８ｂ、９ｂ上に配置されたポスト状の導体（例えば、Ｃｕ）よりなる部材である。導体ポスト１０、１１は、配線基板２の他面から第２半導体チップ１８の実装高さよりも高く形成されている。
【００２５】
第２封止樹脂層２３は、第２半導体チップ１８を含む配線基板２の他面（下面、第２半導体チップ１８側の面、第２面）上を覆うことで第１半導体チップ１２を封止する樹脂である。第２封止樹脂層２３は、導体ポスト１０、１１の側面を覆い、かつ、導体ポスト１０、１１の先端面を露出するように形成されている。第２封止樹脂層２３には、例えば、熱硬化性のエポキシ樹脂等を用いることができる。
【００２６】
はんだボール２４、２５は、導体ポスト１０、１１の露出面に搭載された外部電極である。
【００２７】
なお、下段パッケージとなる半導体装置２６は、上段パッケージとなる半導体装置１を搭載する。半導体装置２６は、配線基板２７と、はんだボール３４、３５、３６と、第３半導体チップ３７と、バンプ電極３８と、樹脂充填部材３９と、を有する。
【００２８】
配線基板２７は、絶縁基材２８の両面に配線パターン３１、３２、３３が形成された基板である。配線基板２７には、例えば、略矩形状の板状のものを用いることができる。配線基板２７は、絶縁基材２８（例えば、ガラスエポキシ基板等）の上面（半導体装置１側の面；図３の上側の面）から下面（半導体装置１側に対して反対側の面；図３の下側の面）にかけて形成された複数の配線パターン３１、３２、３３（Ｃｕ等の導体）を有する。
【００２９】
配線パターン３１は、絶縁基材２８の上面に配された接続パッド３１ａと、絶縁基材２８の下面に配されたランド３１ｂと、を有する。接続パッド３１ａは、第３半導体チップ３７の電極パッド３７ａとバンプ電極３８を介して電気的に接続される。ランド３１ｂは、はんだボール３４と接続される。配線パターン３１は、対応する電極パッド３７ａとはんだボール３４とを電気的に接続する。配線パターン３２、３３は、絶縁基材２８の上面に配されたランド３２ａ、３３ａと、絶縁基材２８の下面に配されたランド３２ｂ、３３ｂと、を有する。ランド３２ａは、はんだボール２４と接続される。ランド３２ｂは、はんだボール３５と接続される。配線パターン３２は、対応するはんだボール２４とはんだボール３５とを電気的に接続する。ランド３３ａは、はんだボール２５と接続される。ランド３３ｂは、はんだボール３６と接続される。配線パターン３３は、対応するはんだボール２５とはんだボール３６とを電気的に接続する。
【００３０】
ソルダーレジスト膜２９は、絶縁基材２８の上面の所定の位置に配された配線パターン３１、３２、３３を保護する絶縁膜である。ソルダーレジスト膜２９は、絶縁基材２８の上面にて絶縁基材２８及び配線パターン３１、３２、３３の一部を覆う。ソルダーレジスト膜２９は、配線基板２７の中央領域に開口部２９ａを有する。開口部２９ａには、複数の接続パッド３１ａが配されている。ソルダーレジスト膜３０は、絶縁基材２８の下面の所定の位置に配された配線パターン３１、３２、３３を保護する絶縁膜である。ソルダーレジスト膜３０は、絶縁基材２８の下面にて絶縁基材２８及び配線パターン３１、３２、３３のそれぞれの一部を覆う。
【００３１】
第３半導体チップ３７は、半導体で構成された電子回路を有するチップである。第３半導体チップ３７には、例えば、ロジックチップを用いることができる。第３半導体チップ３７は、配線基板２７の上面の中央領域に配されている。第３半導体チップ３７は、例えば、略長方形のシリコン基板の一面（配線基板２側の面）に、第３半導体チップ３７に内蔵された所定のメモリ回路（図示せず）と電気的に接続された複数の電極パッド３７ａが形成されている。各電極パッド３７ａは、バンプ電極３８を介して、対応する接続パッド３１ａと接合され、かつ、電気的に接続される。
【００３２】
樹脂充填部材３９は、第３半導体チップ３７と配線基板２７との間の隙間に充填された樹脂よりなる部材である。樹脂充填部材３９には、例えば、ＵＦ、ＮＣＦ、ＮＣＰを用いることができる。
【００３３】
次に、実施形態１に係る半導体装置の製造方法について図面を用いて説明する。図４及び図５は、実施形態１に係る半導体装置の製造方法を模式的に示した工程断面図である。図６及び図７は、実施形態１に係る半導体装置の製造方法におけるモールド工程を模式的に示した工程断面図である。
【００３４】
まず、複数の製品領域４０ａを有する配線母基板４０を準備し、その後、配線母基板４０のランド８ｂ、９ｂ上に導体ポスト１０、１１を形成する（ステップＡ１；図４（ａ）参照）。
【００３５】
ここで、複数の製品領域４０ａは、図１及び図２に示す配線基板２となる部位であり、それぞれの製品領域４０ａの構成は図１及び図２の配線基板２と同様である。また、配線母基板４０の複数の製品領域４０ａはマトリクス状に配置されており、それぞれの複数の製品領域４０ａは複数のダイシングライン４０ｂにより区画されている。さらに、配線母基板４０の複数の製品領域４０ａの外側には枠部４０ｃが形成されている。
【００３６】
次に、配線母基板４０の各製品領域（図４（ａ）の４０ａ）の上面（導体ポスト１０、１１側に対する反対側の面；図４の上側の面）に、第１半導体チップ１２をフリップチップ実装により搭載する（ステップＡ２；図４（ｂ）参照）。
【００３７】
ここで、ステップＡ２（フリップチップ実装工程）では、複数の電極パッド１２ａ上にバンプ電極１３が形成された第１半導体チップ１２が準備されている。ステップＡ２は、フリップチップボンディング装置（図示せず）を用いて行うことができる。また、第１半導体チップ１２の一面（バンプ電極１３側の面）に予め樹脂充填部材１５（例えば、ＮＣＦ）を形成しておいたものを用いることができる。この場合、フリップチップボンディング装置におけるステージに形成された逃げ溝内に、配線母基板４０の導体ポスト１０、１１が配置されるようにして、配線母基板４０の他面（下面、導体ポスト１０、１１側の面、第２面）を保持する。その後、フリップチップボンディング装置におけるボンディングツールにより第１半導体チップ１２の裏面を保持し、２４０℃程度の温度に加熱して荷重を印加して、第１半導体チップ１２のバンプ電極１３をはんだ層（図２の１４；図４では省略）を介して製品領域４０ａの第１接続パッド８ａに接合することで、配線母基板４０の製品領域４０ａ上に第１半導体チップ１２を搭載する。この時、第１半導体チップ１２の一面（バンプ電極１３側の面）に形成された樹脂充填部材１５は溶融し、配線母基板４０の製品領域４０ａと第１半導体チップ１２との間の隙間に樹脂充填部材１５が充填される。その後、所定の温度（例えば、１５０℃程度）でキュアすることで、樹脂充填部材１５を硬化させる。
【００３８】
なお、樹脂充填部材１５には、第１半導体チップ１２の一面（バンプ電極１３側の面）に予め形成するＮＣＦの代わりに、第１半導体チップ１２のフリップチップ実装後に、配線母基板４０と第１半導体チップ１２との間の隙間に充填するＵＦを用いることができる。また、樹脂充填部材１５には、ＮＣＦの代わりに、配線母基板４０の製品領域４０ａに予め供給されるＮＣＰを用いることができ、フリップチップ実装によりＮＣＰが配線母基板４０の製品領域４０ａと第１半導体チップ１２との間の隙間に充填されるようにしてもよい。
【００３９】
また、ステップＡ２の際に、配線母基板４０は加熱され、第１半導体チップ１２よりも熱膨張率の高い配線母基板４０は第１半導体チップ１２よりも大きく熱膨張しており、フリップチップ実装後、常温に戻った際に配線母基板４０は第１半導体チップ１２よりも大きく収縮する。配線母基板４０における第１半導体チップ１２の搭載された部位は収縮が制限されるため、図４（ｂ）に示すように配線母基板４０は上側（第１半導体チップ１２側）に凸となるように反りが発生する。
【００４０】
次に、配線母基板４０の各製品領域（図４（ａ）の４０ａ）の一面（上面、第１半導体チップ１２側の面、第１面）に、各製品領域４０ａに搭載された複数の第１半導体チップ１２を一括的に覆う第１封止樹脂層１６を形成する（ステップＡ３；図４（ｃ）参照）。
【００４１】
ここで、ステップＡ３（モールド工程）は、トランスファーモールド装置（図示せず）を用いて行うことができる。トランスファーモールド装置は、例えば、図６（ａ）に示すように上型４３と下型４４からなるモールド金型４５を有している。上型４３にはキャビティ４３ａが形成されており、下型４４には配線母基板４０を搭載するための凹部４４ａが形成されている。また、下型４４の凹部４４ａには、複数の導体ポスト１０、１１に対応した逃げ溝４４ｂが形成されている。モールド金型４５は、上型４３にカル（図示せず）が形成されており、カルからゲート４９を通じて、キャビティ４３ａに溶融した封止樹脂が注入されるように構成されている。
【００４２】
このようなトランスファーモールド装置を用いる場合、まず、下型４４の凹部４４ａに、第１半導体チップ１２の搭載された配線母基板４０をセットする（ステップＢ１；図６（ａ）参照）。この時、配線母基板４０は、複数の導体ポスト１０、１１が逃げ溝４４ｂに収容されるように下型４４の凹部４４ａ内に配置される。また、配線母基板４０は、モールド金型４５で加熱されることで熱膨張するため反りがなくなる。
【００４３】
ステップＢ１の後、上型４３と下型４４で配線母基板４０を型閉めすることで、配線母基板４０の一面（上面、第１半導体チップ１２側の面、第１面）の上方に所定の大きさのキャビティ４３ａ、ゲート４９、及び、エアベント５０を形成する（ステップＢ２；図６（ｂ）参照）。
【００４４】
ステップＢ２の後、下型４４のポット（図示せず）にレジンタブレットを供給し、モールド金型４５をヒータ（図示せず）で加熱することでポット内のレジンタブレットを溶融した封止樹脂を、プランジャ（図示せず）によりカルを通じてゲート４９からキャビティ４３ａ内に注入することでキャビティ４３ａ内に充填し、その後、所定の温度（例えば、１７５℃）でモールド成形して封止樹脂を熱硬化することで、キャビティ４３ａ内に封止樹脂が充填した半硬化状態の第１封止樹脂層１６を形成する（ステップＢ３；図６（ｃ）参照）。その後、モールド金型４５での型閉めを解除し、モールド金型４５から配線母基板４０を取り出し、その後、第１封止樹脂層１６をゲート４９でブレイクし、配線母基板４０から、ゲート４９及びカル（図示せず）にあった第１封止樹脂層１６を除去する。
【００４５】
ステップＢ３の後、ベーク炉（図示せず）に配線母基板４０を入れて、所定の温度（例えば、１７５℃）で所定時間、アフターキュアすることで第１封止樹脂層１６を完全に硬化させる（ステップＢ４）。なお、モールド後、熱膨張状態の配線母基板４０、第１半導体チップ１２、第１封止樹脂層１６は常温に戻ることで収縮し、図４（ｃ）に示すように配線母基板４０には上側（第１半導体チップ１２側）に凸となる反りが発生する。
【００４６】
次に、配線母基板４０（第１半導体チップ１２、樹脂充填部材１５、第１封止樹脂層１６を含む）の各製品領域（図４（ａ）の４０ａ）の他面（下面、導体ポスト１０、１１側の面、第２面）に第２半導体チップ１８をフリップチップ実装により搭載する（ステップＡ４；図４（ｄ）参照）。
【００４７】
ここで、ステップＡ４（フリップチップ実装工程）では、第１半導体チップ１２と同じ構成の第２半導体チップ１８が準備されている。ステップＡ４は、フリップチップボンディング装置（図示せず）を用いて行うことができる。また、第２半導体チップ１８の一面（バンプ電極１９側の面）に予め樹脂充填部材２１（例えば、ＮＣＦ）を形成しておいたものを用いることができる。この場合、フリップチップボンディング装置におけるステージに配線母基板４０の一面（上面、第１半導体チップ１２側の面、第１面）を保持する。その後、フリップチップボンディング装置におけるボンディングツールにより第２半導体チップ１８の裏面を保持し、２４０℃程度の温度に加熱して荷重を印加して、第２半導体チップ１８のバンプ電極１９をはんだ層（図２の２０；図４では省略）を介して製品領域４０ａの第２接続パッド９ａに接合することで、配線母基板４０の製品領域４０ａの他面（下面、導体ポスト１０、１１側の面、第２面）に第２半導体チップ１８を搭載する。この時、加熱により、配線母基板４０の反りがなくなる。また、第２半導体チップ１８の一面（バンプ電極１９側の面）に形成した樹脂充填部材２１は溶融し、配線母基板４０の製品領域４０ａと第２半導体チップ１８との間の隙間に樹脂充填部材２１が充填される。その後、所定の温度（例えば、１５０℃程度）でキュアすることで、樹脂充填部材２１を硬化させる。この時、フリップチップ実装の際に熱膨張していた配線母基板４０は、フリップチップ実装後、常温に戻った際に収縮する。その際、最初に第１半導体チップ１２を搭載し、第１封止樹脂層１６を形成した側の反り形状が支配的であるため、図４（ｄ）に示すように配線母基板４０は上側（第１半導体チップ１２側）に凸となるように反りが発生する。
【００４８】
次に、配線母基板４０の各製品領域４０ａの他面（下面、導体ポスト１０、１１側の面、第２面）に、各第２半導体チップ１８及び各導体ポスト１０、１１を一括的に覆う第２封止樹脂層２３を形成する（ステップＡ５；図５（ａ）参照）。
【００４９】
ここで、ステップＡ５（モールド工程）は、トランスファーモールド装置（図示せず）を用いて行うことができる。トランスファーモールド装置は、例えば、図７（ａ）に示すように上型４３と下型４６からなるモールド金型４５を有している。上型４３にはキャビティ４３ａが形成されており、下型４６には配線母基板４０を搭載するための凹部４６ａが形成されている。モールド金型４５は、上型４３にカル（図示せず）が形成されており、カルからゲート４９を通じて、キャビティ４３ａに溶融した封止樹脂が注入されるように構成されている。
【００５０】
このようなトランスファーモールド装置を用いる場合、まず、下型４６の凹部４６ａには、第１半導体チップ１２及び第２半導体チップ１８が搭載された配線母基板４０をセットする（ステップＣ１；図７（ａ）参照）。この時、配線母基板４０は、第１半導体チップ１２側の面を下型４６の凹部４６ａ側に向けてセットする。また、配線母基板４０は、モールド金型で加熱されることで熱膨張するため配線母基板の反りがなくなる。
【００５１】
ステップＣ１の後、上型４３と下型４６で配線母基板４０を型閉めすることで、配線母基板４０の他面（下面、導体ポスト１０、１１側の面、第２面）の上方に所定の大きさのキャビティ４３ａ、ゲート４９、及び、エアベント５０を形成する（ステップＣ２；図７（ｂ）参照）。
【００５２】
ステップＣ２の後、下型４６のポット（図示せず）にレジンタブレットを供給し、モールド金型４５をヒータ（図示せず）で加熱することでポット内のレジンタブレットを溶融した封止樹脂を、プランジャ（図示せず）によりカルを通じてゲート４９からキャビティ４３ａ内に注入することでキャビティ４３ａ内に充填し、その後、所定の温度（例えば、１７５℃）でモールド成形して封止樹脂を熱硬化することで、半硬化状態の第２封止樹脂層２３を形成する（ステップＣ３；図７（ｃ）参照）。その後、モールド金型４５での型閉めを解除し、モールド金型４５から配線母基板４０を取り出し、その後、第２封止樹脂層２３をゲート４９でブレイクし、配線母基板４０から、ゲート４９及びカル（図示せず）にあった第２封止樹脂層２３を除去する。
【００５３】
ステップＣ３の後、ベーク炉（図示せず）に、配線母基板４０を入れて、所定の温度（例えば、１７５℃）で所定時間、アフターキュアすることで第２封止樹脂層２３を完全に硬化させる（ステップＣ４）。なお、モールド後、熱膨張状態の配線母基板４０、半導体チップ１２、１８、封止樹脂層１５、２１は常温に戻ることで収縮する。その際、最初に第１半導体チップ１２を搭載し、第１封止樹脂層１６を形成した側の反り形状が支配的であるため、図５（ａ）に示すように配線母基板４０は上側（第１半導体チップ１２側）に凸となる反りが発生する。
【００５４】
このように、配線母基板４０の一面（上面、導体ポスト１０、１１側に対する反対側の面、第１面）側に第１半導体チップ１２を搭載し、第１半導体チップ１２を覆うように配線母基板４０の一面上に第１封止樹脂層１６を形成した後、配線母基板４０の他面（下面、導体ポスト１０、１１側の面、第２面）側に第２半導体チップ１８を搭載し、第２半導体チップ１８と複数の導体ポスト１０、１１を覆うように配線母基板４０の他面上に第２封止樹脂層２３を形成することで、配線母基板４０の反り方向を上側（第１半導体チップ１２側）に凸となる反りにできる。また、片面ずつモールドすることで、モールド装置を大幅変更することなく、金型の変更のみで、既存のモールド装置で作成可能となる。
【００５５】
次に、研磨装置（図示せず）の砥石により、配線母基板４０の他面（下面、導体ポスト１０、１１側の面、第２面）の第２封止樹脂層２３を所定量、研削し、導体ポスト１０、１１の先端部を露出させる（ステップＡ６；図５（ｂ）参照）。この時、配線母基板４０の他面の第２半導体チップ１８上に第２封止樹脂層２３を残すようにする。こうすることで、第２封止樹脂層２３を研削し、導体ポスト１０、１１の先端部を露出させる際に、研削時の導体ポスト１０、１１の屑等で第２半導体チップ１８の裏面が汚染されるのを抑制することができる。
【００５６】
なお、ステップＡ６では、配線母基板４０の他面（下面、導体ポスト１０、１１側の面、第２面）に形成された第２封止樹脂層２３を研削することにより、導体ポスト１０、１１の先端部を露出させているが、モールドする際に導体ポスト１０、１１の先端部にフィルムを密着させた状態で第２封止樹脂層２３を形成し、複数の導体ポスト１０、１１の先端部を覆わないように第２封止樹脂層２３を形成してもよい。
【００５７】
次に、配線母基板４０の第２封止樹脂層２３から露出した複数の導体ポスト１０、１１の先端部上に、外部電極となるはんだボール２４、２５を形成する（ステップＡ７；図５（ｃ）参照）。
【００５８】
ここで、ステップＡ７（ボールマウント工程）では、配線母基板４０の複数の導体ポスト１０、１１の配置に合わせて複数の吸着孔が形成されたマウントツール（図示せず）を用いて、例えば、半田等からなるはんだボール２４、２５をマウントツールの吸着孔に保持し、保持されたはんだボール２４、２５にフラックスを転写形成し、配線母基板４０の複数の導体ポスト１０、１１に一括搭載する。すべての導体ポスト１０、１１にはんだボール２４、２５を搭載した後、配線母基板４０を所定温度でリフローすることで、配線母基板４０の導体ポスト１０、１１上に外部電極となるはんだボール２４、２５が形成される。
【００５９】
最後に、はんだボール２４、２５が形成された配線母基板４０のダイシングライン（図５（ｃ）の４０ｂ）に沿って、製品領域（図５（ａ）の４０ａ）毎に切断・分離する（ステップＡ８；図５（ｄ）参照）。
【００６０】
ここで、ステップＡ８（基板分割工程）では、例えば、配線母基板４０に形成された第１封止樹脂層１６を、ダイシングテープに貼着固定した状態で、ダイシング装置（図示せず）の高速回転のダイシングブレードにより回転研削することで、ダイシングラインに沿ってフルカット切断し、その後、ダイシングテープから個片化された製品領域４０ａをピックアップすることで、図１及び図２に示すような上側（第１半導体チップ１２側）に凸となる反り形状の半導体装置１（上段パッケージ）が得られる。
【００６１】
なお、配線基板２の一面（上面、第１半導体チップ１２側の面、第１面）を封止する第１封止樹脂層１６と、配線基板２の他面（下面、第２半導体チップ１８側の面、第２面）を封止する第２封止樹脂層２３とのフィラー含有率等を変えて、熱膨張率の異なる樹脂を用いることで、反り量を調整することもできる。例えば、配線基板２の他面に形成される第２封止樹脂層２３を、配線基板２の一面に形成される第１封止樹脂層１６よりも、線膨張係数又は収縮率を大きくすることで、反り量をプラス反り方向（上側（第１半導体チップ１２側）に凸となる反り方向）に調整できる。
【００６２】
実施形態１によれば、ＰｏＰの上段パッケージとなる半導体装置１の製造において、配線基板２の一面（上面、導体ポスト１０、１１側に対する反対側の面、第１面）側に第１半導体チップ１２を搭載し、第１半導体チップ１２を覆うように配線基板２の一面上に第１封止樹脂層１６を形成した後、配線基板２の他面（下面、導体ポスト１０、１１側の面、第２面）側に第２半導体チップ１８を搭載し、第２半導体チップ１８と複数の導体ポスト１０、１１を覆うように配線基板２の他面上に第２封止樹脂層２３を形成することで、図２に示すように配線基板２の反り方向を一面側（第１半導体チップ１２側）に凸となる反りにできる。これにより、図３に示すように、ＰｏＰの下段パッケージとなる半導体装置２６の反り方向と合わせることができるようになり、上段パッケージとなる半導体装置１のはんだボール２４、２５を下段パッケージとなる半導体装置２６のランド３２ａ、３３ａに良好に接続できる。これにより、積層型半導体装置の信頼性を向上させることができる。
【００６３】
また、実施形態１によれば、上段パッケージとなる半導体装置１は、配線基板２の両面に半導体チップ１２、１８をフリップチップ実装し、第２封止樹脂層２３を貫通する導体ポスト１０、１１上にはんだボール２４、２５を搭載することで、大容量化と薄型化を図るころができるとともに、スタンドオフを確保することができる。
【００６４】
また、実施形態１によれば、配線基板２の両面に半導体チップ１２、１８をフリップチップ実装によって配線基板２と半導体チップ１２、１８とを電気的に接続することで、ボンディングワイヤによって配線基板２と半導体チップ１２、１８とを電気的に接続する場合と比べて、配線長を短くでき、ＤＲＡＭ等のメモリチップの電気特性を向上させることができ、半導体装置１を高速化できる。
【００６５】
また、実施形態１によれば、略長方形の板状で、対向する２つの短辺に沿って複数のバンプ電極１３、１９が配置された略同じ構成の半導体チップ１２、１８を、配線基板１の両面に、互いに９０°回転して配置した状態でフリップチップ実装することで、半導体チップ１２、１８のそれぞれの短辺に形成されたバンプ電極１３、１９を、それぞれに対応する辺に沿って配置されたランド８ａ、９ａに配線することができ、一部の配線の集中を避けて、２つの半導体チップ１２、１８の等長配線化を図ることができる。
【００６６】
さらに、実施形態１によれば、配線基板２における配線の密集を避けることで、配線基板２の製造歩留を向上し、半導体装置１の製造コストを低減できる。
【００６７】
なお、ＰｏＰ構造の上段パッケージにおいては、大容量化及び薄型化の要求があり、配線基板の両面に半導体チップをフリップチップ実装し、配線基板の両面に半導体チップを覆う封止樹脂層を形成し、下面側の封止樹脂層を貫通する複数の導体ポストを設けたＤＳＦＣ（Double Side Flip Chip）構造が採用されている。上段パッケージにＤＳＦＣ構造を採用したＰｏＰでは、上段パッケージと下段パッケージとの実装を考慮して、初期が若干上側に凸となる反り（プラス反り；＋５０μｍ程度）、熱発生時が下側に凸となる反り（マイナス反り；熱反りバスタブカーブ）を目標に設計している。ＤＳＦＣ構造は、構造上のバランスが取れているため、反りが調整しやすいと考えられている。
【００６８】
しかしながら、ＤＳＦＣ構造を採用した上段パッケージでは、配線基板の下側には複数の導体ポストが配置されるため、配線基板の上側の封止樹脂層が下側の封止樹脂層よりも樹脂量が多くなる。そのため、配線基板の上側の封止樹脂層が下側の封止樹脂層よりも硬化収縮が大きくなり、下側に凸となる反り（マイナス反り）が発生する。また、配線基板の上側の封止樹脂層と下側の封止樹脂層との収縮率を０．３５％と０．４５％に大きく変えても、配線基板は−１１８μｍと下側に凸となる反り（マイナス反り）となった。
【００６９】
また、配線基板の下側、上側の順に半導体チップをフリップチップ実装し樹脂封止すると、配線基板は下側に凸となる反り（マイナス反り）になる。また、配線基板においてポストがある下側に半導体チップをフリップチップ実装及び封止すると、フリップチップ実装のみの段階で配線基板は下側に凸となる反り（マイナス反り）となる。このことから、先にフリップチップ実装及び封止する側の反り形状（方向）が後々の完成後にも支配的であることが考えられる。
【００７０】
ＰｏＰの下段パッケージは上側に凸となる反りになる場合が多いので、上段パッケージに下側に凸となる反りが発生すると、下段パッケージとの反り方向が逆となり、上段パッケージを下段のパッケージに良好に積層できなくなる可能性がある。
【００７１】
［実施形態２］
実施形態２に係る半導体装置について図面を用いて説明する。図８は、実施形態２に係る半導体装置の構成を模式的に示した断面図である。なお、図８は、図１のＡ−Ａ’間に相当する断面図である。
【００７２】
実施形態２は、実施形態１の変形例であり、柱状の導体ポスト（図２の１０、１１）の代わりにはんだバンプ５１、５２を用いたものである。はんだバンプ５１、５２は、配線基板２の他面（下面、第２半導体チップ１８側の面、第２面）の周辺領域に配置されたランド８ｂ、９ｂ上に配置された球状の導体（例えば、はんだ）よりなる部材である。はんだバンプ５１、５２は、配線基板２の他面から第２半導体チップ１８の実装高さよりも高く形成されている。その他の構成は、実施形態１と同様である。
【００７３】
次に、実施形態２に係る半導体装置の製造方法について図面を用いて説明する。図９〜図１１は、実施形態２に係る半導体装置の製造方法を模式的に示した工程断面図である。図１２及び図１３は、実施形態２に係る半導体装置の製造方法におけるモールド工程を模式的に示した工程断面図である。
【００７４】
実施形態２は、実施形態１のように予め導体ポスト（図４（ａ）の１０、１１）が形成された配線母基板（図４（ａ）の４０）からスタートする代わりに、配線母基板４０のみの状態からスタートし、第１封止樹脂層１６を形成した後に、ランド８ｂ、９ｂ上にはんだバンプ５１、５２を搭載するようにしたものである。その他の工程は、実施形態１と同様である。詳しくは、以下の通りである。
【００７５】
まず、複数の製品領域４０ａを有する配線母基板４０を準備する（ステップＤ１；図９（ａ）参照）。なお、この段階では、ランド８ｂ、９ｂ上にはんだバンプ（図８の５１、５２）は形成されていない。
【００７６】
次に、実施形態１のステップＡ２（図４（ｂ）参照）と同様に、配線母基板４０の各製品領域（図９（ａ）の４０ａ）の上面（図９の上側の面、第１接続パッド８ａ側の面）に、第１半導体チップ１２をフリップチップ実装により搭載する（ステップＤ２；図９（ｂ）参照）。
【００７７】
次に、実施形態１のステップＡ３、ステップＢ１〜Ｂ４（図４（ｃ）、図６（ａ）〜図６（ｃ）参照）と同様に、配線母基板４０の各製品領域（図９（ａ）の４０ａ）の一面（上面、第１半導体チップ１２側の面、第１面）に、各製品領域４０ａに搭載された複数の第１半導体チップ１２を一括的に覆う第１封止樹脂層１６を形成する（ステップＤ３；図９（ｃ）、図１２（ａ）〜図１２（ｃ）参照）。なお、この段階では、ランド８ｂ、９ｂ上にはんだバンプ（図８の５１、５２）は形成されていないので、図１２の下型４４の凹部４４ａには、逃げ溝（図６の４４ｂに相当）が形成されていない。これにより、下型４４の構造を簡素化することができ、半導体装置１の製造コストを低減できる。
【００７８】
次に、実施形態１のステップＡ４（図４（ｄ）参照）と同様に、配線母基板４０（第１半導体チップ１２、樹脂充填部材１５、第１封止樹脂層１６を含む）の各製品領域４０ａの他面（下面、第２接続パッド９ａ側の面、第２面）に第２半導体チップ１８をフリップチップ実装により搭載する（ステップＤ４；図１０（ａ）参照）。
【００７９】
次に、ランド８ｂ、９ｂ上にはんだバンプ５１、５２を形成する（ステップＤ５；図１０（ｂ）参照）。
【００８０】
次に、実施形態１のステップＡ５、ステップＣ１〜Ｃ４（図５（ａ）、図７（ａ）〜図７（ｃ）参照）と同様に、配線母基板４０の各製品領域（図１０（ａ）の４０ａ）の他面（下面、はんだバンプ５１、５２側の面、第２面）に、各第２半導体チップ１８及び各はんだバンプ５１、５２を一括的に覆う第２封止樹脂層２３を形成する（ステップＤ６；図１０（ｃ）参照）。
【００８１】
次に、実施形態１のステップＡ６（図５（ｂ）参照）と同様に、研磨装置（図示せず）の砥石により、配線母基板４０の他面（下面、はんだバンプ５１、５２側の面、第２面）の第２封止樹脂層２３を所定量、研削し、はんだバンプ５１、５２の先端部を露出させる（ステップＤ７；図１１（ａ）参照）。
【００８２】
次に、実施形態１のステップＡ７（図５（ｃ）参照）と同様に、配線母基板４０の第２封止樹脂層２３から露出した複数のはんだバンプ５１、５２の先端部上に、外部電極となるはんだボール２４、２５を形成する（ステップＤ８；図１１（ｂ）参照）。
【００８３】
最後に、実施形態１のステップＡ８（図５（ｄ）参照）と同様に、はんだボール２４、２５が形成された配線母基板４０のダイシングライン（図１１（ｂ）の４０ｂ）に沿って、製品領域（図１１（ａ）の４０ａ）毎に切断・分離する（ステップＤ９；図１１（ｃ）参照）。以上により、図８に示すような上側（第１半導体チップ１２側）に凸となる反り形状の半導体装置１（上段パッケージ）が得られる。
【００８４】
実施形態２によれば、配線母基板４０の一面（図８の上側の面、第１接続パッド８ａ側の面）側に第１半導体チップ１２を搭載し、第１半導体チップ１２を覆うように配線母基板４０の一面上に第１封止樹脂層１６を形成した後、配線母基板４０の他面（図８の下側の面、第２接続パッド９ａ側の面）側に第２半導体チップ１８を搭載し、第２半導体チップと複数の導体ポスト１１、１２を覆うように第２封止樹脂層２３を形成することで、図８に示すように半導体装置１の反り方向を上側（第１半導体チップ１２側）に凸となる反りにでき、実施形態１と同様な効果が得られる。
【００８５】
また、実施形態２によれば、実施形態１の導体ポスト（図２の１０、１１）に代わりにはんだバンプ５１、５２により構成することで、第１半導体チップ１２を搭載し、第１封止樹脂層１６を形成した後にはんだバンプ５１、５２が形成できるため、第１封止樹脂層１６を形成する際のモールド金型の下型に逃げ溝を設ける必要がなくなり、下型の共用化が可能となる。
【００８６】
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８７】
例えば、本実施形態では、ガラスエポキシ基板等のリジットな配線基板を用いた場合について説明したが、ポリイミド基板等を用いたフレキシブルな配線基板を用いるように構成してもよい。
【００８８】
また、本実施形態では、配線基板の上下面に２つの同じ構成のメモリチップを搭載した場合について説明したが、ＤＲＡＭとフラッシュメモリのメモリチップ等、２つの異なる構成の半導体チップを、配線基板の上下面に搭載する場合に適用してもよい。
【００８９】
さらに、本実施形態では、配線基板の上下面に搭載するメモリチップを交差するように配置した場合について説明したが、上下のメモリチップを同じ向きに配置するように構成してもよい。
【００９０】
（付記）
一視点に係る半導体装置の製造方法は、第１面、前記第１面に対向する第２面、及び、前記第２面上に形成された複数のランドを有する配線基板を準備する工程と、前記配線基板の前記第１面に第１半導体チップを搭載する工程と、前記第１半導体チップを覆うように、前記配線基板の前記第１面上に第１封止樹脂層を形成する工程と、前記第１封止樹脂層を形成する工程の後、前記配線基板の前記第２面に第２半導体チップを搭載する工程と、前記第２半導体チップを覆うように、前記配線基板の前記第２面上に第２封止樹脂層を形成する工程と、を含む。
【００９１】
前記半導体装置の製造方法において、前記第２封止樹脂層を形成する工程の前に、前記配線基板の前記複数のランド上に、前記第２面から突出する複数の導体を配設する工程を含み、前記第２封止樹脂層を形成する工程では、前記第２半導体チップ及び前記複数の導体を覆うように、前記配線基板の前記第２面上に前記第２封止樹脂層を形成し、前記第２封止樹脂層を形成する工程の後に、前記第２封止樹脂層から前記複数の導体を露出させる工程を含むことができる。
【００９２】
前記半導体装置の製造方法において、前記配線基板を準備する工程の後、かつ、前記第１半導体チップを搭載する工程の前に、前記複数のランド上に前記複数の導体を配置することができる。
【００９３】
前記半導体装置の製造方法において、前記導体は、柱状の導体ポストとすることができる。
【００９４】
前記半導体装置の製造方法において、前記複数の導体を配設する工程では、前記第１封止樹脂層を形成する工程の後、かつ、前記第２封止樹脂層を形成する工程の前に、前記複数のランド上に前記複数の導体を配置することができる。
【００９５】
前記半導体装置の製造方法において、前記導体は、はんだバンプとすることができる。
【００９６】
前記半導体装置の製造方法において、前記第１半導体チップを搭載する工程では、前記配線基板の前記第１面に前記第１半導体チップをフリップチップ実装により搭載するとともに、前記配線基板と前記第１半導体チップとの間に第１樹脂充填部材を充填し、前記第２半導体チップを搭載する工程では、前記配線基板の前記第２面に前記第２半導体チップをフリップチップ実装により搭載するとともに、前記配線基板と前記第２半導体チップとの間に第２樹脂充填部材を充填することができる。
【００９７】
前記半導体装置の製造方法において、前記第１半導体チップ及び前記第２半導体チップは、長方形の板状であり、かつ、対向する２つの短辺に沿って複数のバンプ電極が配置された同じ構成であり、前記第１半導体チップ及び前記第２半導体チップは、互いに９０°回転して配置した状態でフリップチップ実装されるようにすることができる。
【００９８】
前記半導体装置の製造方法において、前記第２封止樹脂層を形成する工程の後、前記第２封止樹脂層を研削することにより前記導体の先端部を露出させる工程を含むことができる。
【００９９】
前記半導体装置の製造方法において、前記導体の先端部を露出させる工程の後、前記導体の前記先端部にはんだボールを形成することができる。
【０１００】
なお、本発明の全開示（特許請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の全開示の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。また、本願に記載の数値及び数値範囲については、明記がなくともその任意の中間値、下位数値、及び、小範囲が記載されているものとみなされる。
【符号の説明】
【０１０１】
１  半導体装置
２  配線基板
３  絶縁基材
４、５  ソルダーレジスト膜
４ａ、５ａ  開口部
８  第１配線パターン
８ａ  第１接続パッド
８ｂ  第１ランド
９  第２配線パターン
９ａ  第２接続パッド
９ｂ  第２ランド
１０  第１導体ポスト（導体）
１１  第２導体ポスト（導体）
１２  第１半導体チップ
１２ａ  電極パッド
１３  バンプ電極
１４  はんだ層
１５  樹脂充填部材（第１樹脂充填部材）
１６  第１封止樹脂層
１８  第２半導体チップ
１８ａ  電極パッド
１９  バンプ電極
２０  はんだ層
２１  樹脂充填部材（第２樹脂充填部材）
２３  第２封止樹脂層
２４、２５  はんだボール
２６  半導体装置
２７  配線基板
２８  絶縁基材
２９、３０  ソルダーレジスト膜
２９ａ  開口部
３１  配線パターン
３１ａ  接続パッド
３１ｂ  ランド
３２、３３  配線パターン
３２ａ、３２ｂ、３３ａ、３３ｂ  ランド
３４、３５、３６  はんだボール
３７  第３半導体チップ
３７ａ  電極パッド
３８  バンプ電極
３９  樹脂充填部材
４０  配線母基板
４０ａ  製品領域
４０ｂ  ダイシングライン
４０ｃ  枠部
４３  上型
４３ａ  キャビティ
４４  下型
４４ａ  凹部
４４ｂ  逃げ溝
４５  モールド金型
４６  下型
４６ａ  凹部
４９  ゲート
５０  エアベント
５１  第１はんだバンプ（導体）
５２  第２はんだバンプ（導体）
６０  積層型半導体装置
【図１】
2016062985.tif 000003
【図２】
2016062985.tif 000004
【図３】
2016062985.tif 000005
【図４】
2016062985.tif 000006
【図５】
2016062985.tif 000007
【図６】
2016062985.tif 000008
【図７】
2016062985.tif 000009
【図８】
2016062985.tif 000010
【図９】
2016062985.tif 000011
【図１０】
2016062985.tif 000012
【図１１】
2016062985.tif 000013
【図１２】
2016062985.tif 000014
【図１３】
2016062985.tif 000015