(57)【要約】【課題】直流給電系におけるサージ電圧防護回路について、劣化や発火及び短絡電流の対策を考慮しつつ、時間・コストを抑えて、装置に印加される過大な電圧を抑制する方法を提案する。【解決手段】本発明は、電源線に接続された装置への過電圧を抑制するサージ電圧防護回路であって、避雷器と、避雷器とグラウンドとの間に接続され、避雷器の劣化によるショート又は発火を防ぐガス入り放電管と、電源線と避雷器との間に接続された、短絡電流遮断用のヒューズとを備え、電源線とガス入り放電管との間に、ヒューズと避雷器とを１つずつ直列に接続した直列回路を、複数並列に接続することを特徴とする。【選択図】図２
2016059140.tif 000002
【特許請求の範囲】
【請求項１】
電源線に接続された装置への過電圧を抑制するサージ電圧防護回路であって、
避雷器と、前記避雷器とグラウンドとの間に接続され、前記避雷器の劣化によるショート又は発火を防ぐガス入り放電管と、
前記電源線と前記避雷器との間に接続された、短絡電流遮断用のヒューズと
を備え、前記電源線と前記ガス入り放電管との間に、前記ヒューズと前記避雷器とを１つずつ直列に接続した直列回路を、複数並列に接続することを特徴とするサージ電圧防護回路。
【請求項２】
前記直列回路は、２本が並列に接続されることを特徴とする請求項１に記載のサージ電圧防護回路。
【請求項３】
前記直列回路の本数は、前記装置に要求される制限電圧に合わせて決定されることを特徴とする請求項１に記載のサージ電圧防護回路。
【請求項４】
複数の前記直列回路の前記電源線への接続点は、同一点であり、前記複数の直列回路の配線長は、同一であることを特徴とする請求項１乃至３のいずれか１項に記載のサージ電圧防護回路。
【請求項５】
前記避雷器は、バリスタであることを特徴とする請求項１乃至４のいずれか１項に記載のサージ電圧防護回路。
【請求項６】
前記バリスタは、すべて同一の特性を有することを特徴とする請求項５に記載のサージ電圧防護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ電圧防護回路に関し、より詳細には、直流給電系において、通信装置等に印加されるサージ電圧を抑制する回路に関する。
【背景技術】
【０００２】
通信センタビルや無線中継所の鉄塔に直接雷を受け、直撃雷サージがビル内及びその電源系に進入すると、これらの施設に設置された電源及び通信装置等に過大な電圧が印加される場合がある。従って、通信センタビルや無線中継所の鉄塔において、雷の直撃からこれらの施設に設置された電源及び通信装置等を保護するために、サージ防護機器（避雷器）を有するサージ電圧防護回路を設置しなければならない。
【０００３】
図１は、従来の直流給電系におけるサージ電圧防護１の電源線１０１（陽極線）にヒューズ１１１とＳＰＤ（避雷器）１２１とが、第１の電源線側からこの順で直列に接続され、電源と通信機器を結ぶ第２の電源線（陰極線）にヒューズ１１２とＳＰＤ１２２とが、第２の電源線側からこの順で直列に接続されている。また、サージ電圧防護回路１００は、ＳＰＤ１２１及び１２２と、グラウンド１４１との間にＧＤＴ（ガス入り放電管）１３１が接続されている。
【０００４】
サージ電圧防護回路１００は、電源線において雷サージが流入した場合に、電源線に接続された装置に過大な電圧が印加されるのを防止する。ここで、ＳＰＤ１２１及び１２２は、バリスタ（ｖａｒｉｓｔｏｒ）を使用する。バリスタは、両端子間の電圧が低いときには電気抵抗が高いが、両端子間の電圧がある値を超えると急激に電気抵抗が低くなる電子部品であり、電源線とグラウンド間に過大な電圧が印加された場合、この過大な電圧を電源線に接続された装置に印加されないように、サージ電流をグラウンドに流すことができる。
【０００５】
ここで、バリスタの取り付けを行う場合、バリスタの劣化、劣化によるレアショートや発火を防ぐために、バリスタとグラウンドとの間にＧＤＴ１３１を接続する。また、バリスタのショートモード故障時に短絡電流を遮断するため、電力線とバリスタとの間に短絡電流遮断用のヒューズ１１１及び１１２を接続する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】社団法人電気設備学会、「電気・電子の雷保護」Ｐ．２５２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１に記載のサージ電圧防護回路１００においては、サージ電圧防護回路の電流耐量が不足したり、電圧抑制効果が限定的であるという問題があった。また、バリスタ単体でこれらの問題を解決するために、バリスタの電圧抑制効果を高めようとする場合、新たにバリスタ自体の設計・開発を行う必要があり、時間・コストを要するという問題があった。
【０００８】
本発明においては、直流給電系におけるサージ電圧防護回路について、劣化や発火及び短絡電流の対策を考慮しつつ、時間・コストを抑えて、装置に印加される過大な電圧を抑制する方法を提案する。
【課題を解決するための手段】
【０００９】
上記問題を解決するために、本発明の第１の態様は、電源線に接続された装置への過電圧を抑制するサージ電圧防護回路であって、避雷器と、前記避雷器とグラウンドとの間に接続され、前記避雷器の劣化によるショート又は発火を防ぐガス入り放電管と、前記電源線と前記避雷器との間に接続された、短絡電流遮断用のヒューズとを備え、前記電源線と前記ガス入り放電管との間に、前記ヒューズと前記避雷器とを１つずつ直列に接続した直列回路を、複数並列に接続することを特徴とする。
【００１０】
また、本発明の第２の態様は、第１の態様のサージ電圧保護回路であって、前記直列回路は、２本が並列に接続されることを特徴とする。
【００１１】
また、本発明の第３の態様は、第１の態様のサージ電圧保護回路であって、前記直列回路の本数は、前記装置に要求される制限電圧に合わせて決定されることを特徴とする。
【００１２】
また、本発明の第４の態様は、第１乃至第３の態様のいずれか１つのサージ電圧保護回路であって、複数の前記直列回路の前記電源線への接続点は、同一点であり、前記複数の直列回路の配線長は、同一であることを特徴とする。
【００１３】
また、本発明の第５の態様は、第１乃至第３の態様のいずれか１つのサージ電圧保護回路であって、前記避雷器は、バリスタであることを特徴とする。
【００１４】
また、本発明の第６の態様は、第５の態様のサージ電圧保護回路であって、前記バリスタは、すべて同一の特性を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、サージ電圧防護回路の制限電圧の抑制と、電流耐量を向上させることができる。また、サージ電圧防護回路に使用されるバリスタの寿命を延ばすことができる。さらに、サージ電圧防護回路の装置故障を低減し、保守コスト削減にもつなげることができる。
【図面の簡単な説明】
【００１６】
【図１】従来の直流給電系におけるサージ電圧防護回路の回路構成を示す図である。
【図２】本発明の第１の実施形態に係る直流給電系におけるサージ電圧防護回路の回路構成を示す図である。
【図３】本発明の第２の実施形態に係る直流給電系におけるサージ電圧防護回路の回路構成を示す図である。
【図４】サージ電圧防護回路の測定系を示す回路図であり、図４（ａ）は図１のサージ電圧防護回路を模擬した測定系を示す回路図であり、図４（ｂ）は図２のサージ電圧防護回路を模擬した測定系を示す回路図である。
【図５】図４（ｂ）の回路の１０ｋＶ印加時の測定波形例を示す図である。
【発明を実施するための形態】
【００１７】
［第１の実施形態］
図２は、本発明の第１の実施形態に係る直流給電系におけるサージ電圧防護回路の回路構成を示す図である。サージ電圧防護回路２００は、第１の電源線２０１（陽極線）にヒューズ２１１−１とＳＰＤ（避雷器）２２１−１とが、第１の電源線側からこの順で直列に接続され、また第１の電源線２０１にヒューズ２１１−２とＳＰＤ（避雷器）２２１−２とが、第１の電源線側からこの順で直列に接続されている。また、サージ電圧防護回路２００は、第２の電源線２０２（陰極線）にヒューズ２１２−１とＳＰＤ（避雷器）２２２−１とが、第２の電源線側からこの順で直列に接続され、また第２の電源線２０２にヒューズ２１２−２とＳＰＤ（避雷器）２２２−２とが、第２の電源線側からこの順で直列に接続されている。また、サージ電圧防護回路２００は、ＳＰＤ２２１−１、２２１−２、２２２−１及び２２２−２と、グラウンド２４１との間にＧＤＴ（ガス入り放電管）２３１が接続されている。
【００１８】
サージ電圧防護回路２００は、電源線において雷サージが流入した場合に、電源線に接続された装置に過大な電圧が印加されるのを防止する。ここで、ＳＰＤ２２１−１、２及び２２２−１、２は、バリスタ（ｖａｒｉｓｔｏｒ）を使用する。バリスタの取り付けを行う場合、バリスタの劣化、劣化によるレアショートや発火を防ぐために、バリスタとグラウンドとの間にＧＤＴ２３１を接続する。また、バリスタのショートモード故障時に短絡電流を遮断するため、電力線とバリスタとの間に短絡電流遮断用のヒューズ２１１−１、２及び２１２−１、２を接続する。
【００１９】
ここで、本実施形態においては、ヒューズとバリスタとの直列回路を、電源線２０１とＧＤＴ２３１との間に並列に２本接続する。また、電源線２０２とＧＤＴ２３１との間に並列に２本接続する。ここで、本実施形態において使用するバリスタは、同一の特性を有するものである。ヒューズとバリスタとの直列回路を電源線とＧＤＴとの間に並列に接続することにより、一本の直列回路あたりに流れるサージ電流を減少させ、その結果ヒューズ及びバリスタにおいて発生する電圧降下を減少させることができるため、サージ電圧防護回路としての電圧抑制効果が高まる。また一本の直列回路あたりに流れるサージ電流が減少することから、サージ電圧防護回路の耐電流不足の問題も解消でき、ＳＰＤの劣化を抑制する効果が期待できる。
【００２０】
バリスタを並列に配置した場合、場合によっては、一部のバリスタのみが片動作（一部のバリスタのみ動作）を起こし、局所的なバリスタの劣化を促進させる、また動作したバリスタが故障してしまう等の問題があった。しかし、図２に記載の本実施形態に係るサージ電圧防護回路２００においては、ヒューズとＳＰＤとの直列回路のそれぞれにおける電源線２０１又は２０２との接続点を同一にして、さらにヒューズとＳＰＤとの直列回路のそれぞれの配線長の均等化を図ることにより、電源線からバリスタに流れる電流を均等化し、バリスタの片動作を防ぐことができる。従って、局所的なバリスタの劣化、故障を防ぐことができる。
【００２１】
なお、直流給電系において、バッテリーを搭載しておらず、かつ、直流電源に過電流検出・停止機能が備わっている場合は、図２におけるヒューズ２１１−１、２及び２１２−１、２を省略することができる。
【００２２】
［第２の実施形態］
図３は、本発明の第１の実施形態に係る直流給電系におけるサージ電圧防護回路の回路構成を示す図である。サージ電圧防護回路３００は、第１の電源線３０１（陽極線）にヒューズ３１１−１〜ＮとＳＰＤ３２１−１〜Ｎとが、それぞれ、第１の電源線側からこの順で直列に接続されている。また、雷防護回路３００は、第２の電源線３０２（陰極線）にヒューズ３１２−１〜ＮとＳＰＤ３２２−１〜Ｎとが、それぞれ第２の電源線側からこの順で直列に接続されている。また、サージ電圧防護回路３００は、ＳＰＤ３２１−１〜Ｎ、及び３２２−１〜Ｎと、グラウンド３４１との間にＧＤＴ（ガス入り放電管）３３１が接続されている。すなわち、本実施形態においては、ヒューズとバリスタとの直列回路を、電源線３０１とＧＤＴ３３１との間に並列にＮ本接続する。また、電源線３０２とＧＤＴ３３１との間に並列にＮ本接続する。
【００２３】
サージ電圧防護回路３００は、電源線において雷サージが流入した場合に、電源線に接続された装置に過大な電圧が印加されるのを防止する。ここで、ＳＰＤ３２１−１〜Ｎ及び３２２−１〜Ｎは、バリスタ（ｖａｒｉｓｔｏｒ）を使用する。バリスタの取り付けを行う場合、バリスタの劣化、劣化によるレアショートや発火を防ぐために、バリスタとグラウンドとの間にＧＤＴを接続する。また、バリスタのショートモード故障時に短絡電流を遮断するため、電力線とバリスタとの間に短絡電流遮断用のヒューズを接続する。
【００２４】
ここで、本実施形態において使用するバリスタは、同一の特性を有するものである。本実施形態に示すサージ電圧防護回路３００によれば、ヒューズとＳＰＤとの直列回路をＮ本並列に接続することにより、電流耐量をＮ倍にすることができる。本実施形態によれば、ヒューズとＳＰＤとの直列回路の本数を、電源線に接続される装置に要求される制限電圧に合わせて決定することができる。従って、同一の特性を有するバリスタを使用しながら、電圧抑制レベルを、自由度を持って変更できる。
【００２５】
［制限電圧の測定］
本発明の効果を従来例と比較するため、図１及び図２のサージ電圧防護回路を模擬したサージ電圧防護回路の測定系を構築した。図４は、サージ電圧防護回路の測定系を示す回路図であり、図４（ａ）は図１の従来のサージ電圧防護回路１００を模擬した測定系を示す回路図であり、図４（ｂ）は図２の本発明の第１の実施形態に係るサージ電圧防護回路２００を模擬した測定系を示す回路図である。
【００２６】
図４（ａ）の回路は、ヒューズ４１１、ＳＰＤ（バリスタ）４１２、ＧＤＴ４１３をこの順に直列に接続し、接続した直列回路の一端（ヒューズ４１１側）の端子をＡ、他端（ＧＤＴ４１３側）の端子をＢとする。一方、図４（ｂ）の回路は、ヒューズ４２１、ＳＰＤ（バリスタ）４２２を直列に接続し、また、ヒューズ４３１、ＳＰＤ（バリスタ）４３２を直列に接続する。直列に接続した２つの回路の一端（ヒューズ４２１及び４３１側）を接続して、端子Ａとする。また、２つの回路の他端（ＳＰＤ４２２及び４３２側）を接続して、ＧＤＴ４２３の一端に接続する。ＧＤＴ４２３の他端は端子Ｂとする。
【００２７】
次に、図４（ａ）の回路及び図４（ｂ）の回路のそれぞれの端子ＡＢ間に、雷サージを模擬してインパルス発生器４１０（図４（ａ））、４２０（図４（ｂ））を用いてコンビネーション波形のサージ電圧を印加し、ＡＢ間の電圧波形を測定する。また、ＡＢ間の配線長についてはすべて５０ｃｍとする。
【００２８】
測定結果の一例として、１０ｋＶ印加時、制限電圧２３８０Ｖ（従来例：図１、図４（ａ））、制限電圧１９２０Ｖ（第１の実施形態：図２、図４（ｂ））であった。図４（ａ）の回路及び図４（ｂ）の回路のそれぞれの測定結果を、表１に示す。また、図４（ｂ）の回路の１０ｋＶ印加時の測定波形例を、図５に示す。
【００２９】
【表１】
2016059140.tif 000003
【００３０】
市販の製品では、ＡＢ間を２ｋＶ以下にできないが、本発明に係る各実施形態により、ＡＢ間の制限電圧を抑制することができるため、装置に発生する過電圧抑制効果が期待できる。また、１つのＳＰＤに流れる電流が減少するため、ＳＰＤの劣化を抑制する効果も期待できる。
【符号の説明】
【００３１】
１００、２００、３００  サージ電圧保護回路
１０１、１０２、２０１、２０２、３０１、３０２  電源線
１１１、１１２、２１１−１、２１１−２、２１２−１、２１２−２、３１１−１〜Ｎ
３１２−１〜Ｎ、４１１、４２１、４３１  ヒューズ
１２１、１２２、２２１−１、２２１−２、２２２−１、２２２−２、３２１−１〜Ｎ
３２２−１〜Ｎ、４１２、４２２、４３２  ＳＰＤ
１３１、２３１、３３１、４１３、４３３  ＧＤＴ
１４１、２４１、３４１  グラウンド
４１０、４２０  インパルス発生器
【図１】
2016059140.tif 000004
【図２】
2016059140.tif 000005
【図３】
2016059140.tif 000006
【図４】
2016059140.tif 000007
【図５】
2016059140.tif 000008