(57)【要約】【課題】パスコンを多層基板のパッケージ実装面と同一の面に実装するにあたって、耐熱シール等を用いる必要がなく、パッケージとパスコンを容易に配線することのできる表面実装型パッケージを提供する。【解決手段】半導体素子を基板の一方の面に搭載し、基板の他方の面に複数の端子３を搭載し、端子を半導体素子に電気的に接続し、半導体素子をモールド樹脂２で封止した表面実装型パッケージ１であって、モールド樹脂は、直方体の一部を、端子面から端子面の反対側の面にわたって切り欠いた形状を有する表面実装型パッケージ。表面実装型パッケージを多層プリント配線基板５の表面に実装し、表面実装型パッケージの切り欠き部分２ａによって生じた多層プリント配線基板上の空間にバイパスコンデンサ７を配置すると共に、バイパスコンデンサを多層プリント配線基板の表面実装型パッケージを実装した表面に実装し、両者を電気的に接続する。【選択図】図１
2016054190.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を基板の一方の面に搭載し、該基板の他方の面に複数の端子を搭載し、該端子を前記半導体素子に電気的に接続し、前記半導体素子をモールド樹脂で封止した表面実装型パッケージであって、
前記モールド樹脂は、直方体の一部を、前記端子面から該端子面の反対側の面にわたって切り欠いた形状を有することを特徴とする表面実装型パッケージ。
【請求項２】
前記モールド樹脂は、前記端子面に対して垂直な方向から見た場合に、長方形の少なくとも１つの隅部を切り欠いた形状を有することを特徴とする請求項１に記載の表面実装型パッケージ。
【請求項３】
前記モールド樹脂は、前記端子面に対して垂直な方向から見た場合に、十字形の形状を有することを特徴とする請求項１又は２に記載の表面実装型パッケージ。
【請求項４】
請求項１、２又は３に記載の表面実装型パッケージを多層プリント配線基板の表面に実装し、
前記表面実装型パッケージの切り欠き部分によって生じた前記多層プリント配線基板上の空間にバイパスコンデンサを配置すると共に、該バイパスコンデンサを前記多層プリント配線基板の前記表面実装型パッケージを実装した表面に実装し、
前記表面実装型パッケージと前記バイパスコンデンサとを電気的に接続することを特徴とする表面実装型パッケージとバイパスコンデンサの配線方法。
【請求項５】
前記バイパスコンデンサを前記表面実装型パッケージの端子の直近に配置することを特徴とする請求項４に記載の表面実装型パッケージとバイパスコンデンサの配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装型パッケージ、及びこの表面実装型パッケージとバイパスコンデンサ（以下「パスコン」という。）を多層プリント配線基板（以下「多層基板」という。）に配線する方法に関する。
【背景技術】
【０００２】
従来、表面実装型パッケージを介してＩＣ（集積回路）を多層基板の表面に実装している。この表面実装型パッケージは、ＩＣ等を封止して収容した直方体状に形成されるモールドと、該モールドの表面に複数配置された端子を備える。この端子を、ボール状に形成したものをＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）、板状に形成したものをＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）という。以下の説明においては、表面実装型パッケージとしてＢＧＡを例に挙げて説明する。
【０００３】
ＢＧＡの多層基板への実装は、各半田ボール（端子）を多層基板の表面に複数配置されたパッドの各々に半田付けすることによって行われる。
【０００４】
一方、電源ラインとグラウンドとを接続するパスコンは、通常は多層基板の裏面に配置され、層間を接続するためのビア上に電子部品を配置する方式を意味するＣＯＨ（Ｃｈｉｐ  Ｏｎ  Ｈｏｌｅ）が許容されているか否かに応じて、以下に示すように、ＢＧＡとパスコンとを電気的に接続していた。
【０００５】
ＣＯＨが許容されている場合には、多層基板の表面のＢＧＡのパッドの近傍から、裏面のパスコンのパッド位置に至るビアを穿設し、ＢＧＡのパッドからビアに至るまでの配線を配置し、ＢＧＡとパスコンとをビアを介して電気的に接続する。
【０００６】
一方、ＣＯＨが許容されていない場合には、ＢＧＡ及びパスコンのパッドの近傍に、多層基板の内層に至るまでのビアを各々穿設し、ＢＧＡ及びパスコンのパッドからビアに至るまでの配線を配置することでＢＧＡとパスコンとをビアを介して電気的に接続する。
【０００７】
しかし、上記多層基板にてＢＧＡとパスコンを電気的に接続するためには、多層基板の表面や裏面において、ＢＧＡのパッドからビアまで、又はＢＧＡ及びパスコンのパッドの各々からビアまで配線し、内層において、所定の電子部品からビアまでの配線が必要となる。そのため、多層基板の配線領域が圧迫されるとともに、配線設計が複雑化していた。また、ＢＧＡ端子からパスコンまでの間の距離が長いため、パスコンによるノイズ低減効果が低下するという問題があった。
【０００８】
そこで、特許文献１には、ＢＧＡをプリント配線板に実装する際、ＢＧＡの裏側に配置されている電源ピンの半田ボールとグランドピンの半田ボールとの間にパスコンを実装する方法が提案されている。この方法では、パスコンをＢＧＡの裏側、すなわちパスコンを多層基板のＢＧＡ実装面と同一の面に実装することで、配線設計が容易となり、パスコンによるノイズ低減効果の低下を防止することができる。
【０００９】
また、特許文献２には、ＢＧＡの裏面にロ字状の凹部を形成し、この凹部に２端子コンデンサを配置し、２端子コンデンサを多層基板のＢＧＡ実装面と同一の面に実装することで、特許文献１に記載の発明と同様の効果を奏する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−２３９２１８号公報
【特許文献２】特開２００７−１７３６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、特許文献１に記載の発明では、パスコンをＢＧＡの裏側に実装する際に、リフロー半田付けの熱の影響で接着剤が劣化してパスコンの位置ずれや落下が発生することを防止するため、デバイス本体に対するパスコンの接着面に耐熱シールを貼り付けてからパスコンを裏面に実装するなどの措置が必要になる。これに加え、電源ピンの半田ボールとグランドピンの半田ボールとの間の狭い領域にパスコンを実装したり、多層基板の同一面にパスコンを実装するのに手間が掛かり、作業性に劣るという問題がある。
【００１２】
また、特許文献２に記載の発明では、２端子コンデンサを多層基板の表面に実装した後、ＢＧＡを多層基板の２端子コンデンサの実装面と同一の面に実装する必要があるため、慎重にＢＧＡを多層基板の実装面に位置決めする必要があり、作業性に劣るという問題がある。
【００１３】
そこで、本発明は、パスコンを多層基板のパッケージ実装面と同一の面に実装するにあたって、耐熱シール等を用いる必要がなく、パッケージとパスコンを容易に配線することのできる表面実装型パッケージ、及び表面実装型パッケージとパスコンの配線方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明は、半導体素子を基板の一方の面に搭載し、該基板の他方の面に複数の端子を搭載し、該端子を前記半導体素子に電気的に接続し、前記半導体素子をモールド樹脂で封止した表面実装型パッケージであって、前記モールド樹脂は、直方体の一部を、前記端子面から該端子面の反対側の面にわたって切り欠いた形状を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、パスコンを多層基板のパッケージ実装面と同一の面に実装するにあたって、耐熱シール等を用いる必要がなく、表面実装型パッケージとパスコンを容易に配線することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る表面実装型パッケージの一実施の形態を示す概略図であって、（ａ）は俯瞰図、（ｂ）はＢＧＡの裏面側を示す斜視図である。
【図２】本発明に係る表面実装型パッケージとパスコンの配線方法を説明するための図であって、（ａ）は多層基板にＢＧＡを実装する様子を示す斜視図、（ｂ）はパスコンを実装する様子を示す斜視図である。
【図３】ＢＧＡとパスコンの配線例を説明するための図であって、多層基板の上面図である。
【発明を実施するための形態】
【００１７】
次に、本発明に係る表面実装型パッケージの一実施の形態について説明する。尚、以下の説明においては、表面実装型パッケージとしてＢＧＡを例に挙げて説明する。
【００１８】
図１に示すＢＧＡ１は、半導体素子及び基板を収容して、上面視正方形の直方体四隅を上面から下面にわたって切り欠いて（切り欠き部２ａ）、上面視十字状に形成したモールド樹脂（以下「モールド」という。）２と、モールド２の下面に複数配置したボール状の端子（以下「端子」という。）３（図１（ｂ））とを有する。このモールド２の特殊な形状が本発明に係るＢＧＡの特徴部分であって、その他の構成は従来のＢＧＡと同様である。すなわち、図示を省略するが、半導体素子が基板の一方の面に搭載され、基板の他方の面に端子３が搭載されて、端子３が半導体素子に電気的に接続されている。
【００１９】
次に、上記ＢＧＡ１とパスコンの配線方法について、図２及び図３を参照しながら説明する。
【００２０】
図２（ａ）に示すように、まず、上記構成を有するＢＧＡ１の端子３を多層基板５のパッケージ実装面５ａに複数配置されたＢＧＡ用のパッド６上に位置合わせし、各端子３とパッド６の各々とを半田付けすることにより、ＢＧＡ１を多層基板５のパッケージ実装面５ａに実装する。
【００２１】
次に、図２（ｂ）に示すように、ＢＧＡ１のモールド２の切り欠き部分２ａによって生じた空間を利用し、多層基板５のパッケージ実装面５ａに複数配置されたパスコン用のパッド８上にパスコン７を位置合わせし、パスコン７の各端子（不図示）とパッド８の各々とを半田付けすることにより、パスコン７を多層基板５のパッケージ実装面５ａに実装する。尚、図示を省略するが、残りの切り欠き部分２ａにも上記同様にパスコン７を実装することができる。
【００２２】
図３に示すように、ＢＧＡ用のパッド６とパスコン用のパッド８とは、予め多層基板５のパッケージ実装面５ａ上で配線１０によって接続されているため、上記ステップにより、ＢＧＡ１とパスコン７とが電気的に接続される。ここで、パスコン用のパッド８をＢＧＡ用のパッド６の直近に配置したため、ＢＧＡ１の端子３からパスコン７までの間の距離が短くなり、パスコン７によるノイズ低減効果を最大限に発揮することができる。尚、図３においても、パッド６、８及び配線１０を各々２つずつ示すに留める。
【００２３】
このように、本発明では、多層基板５のＢＧＡ１のパッケージ実装面５ａと同一の面にパスコン７を実装するにあたって、モールド２の切り欠き部分２ａによって生じた空間を利用してパスコン７を多層基板５のパッケージ実装面５ａに容易に実装することができるため、作業性が良好となる。また、従来のように、耐熱シール等を用いる必要もない。
【００２４】
尚、上記実施形態では、上面視十字状に形成したモールド２を有するＢＧＡ１について説明したが、モールド２の形状は上面視十字状に限定されず、例えば、上面視で１つの隅部を切り欠いた形状であってもよく、また、端子３を有する面から反対側の面にわたっていずれの部分を欠いてもよく、多層基板５のパッケージ実装面５ａ上にパスコン７の実装領域を確保することができれば、いかなる形状でもよい。また、ＢＧＡ１における端子３の位置や、多層基板５におけるパッド６、８の位置についても、図示例に限定されず種々変更可能である。さらに、ＢＧＡだけでなくＬＧＡにも本発明を適用することができる。
【符号の説明】
【００２５】
１  ＢＧＡ
２  モールド
２ａ  切り欠き部
３  端子
５  多層基板
５ａ  パッケージ実装面
６  （ＢＧＡ用の）パッド
７  パスコン
８  （パスコン用の）パッド
１０  配線
【図１】
2016054190.tif 000003
【図２】
2016054190.tif 000004
【図３】
2016054190.tif 000005