(57)【要約】【課題】検出精度の低下を抑制すること。【解決手段】実施形態の検出器装置は、検出器と、ファラデーケージとを備える。ファラデーケージは、検出器が内部に配置され、少なくとも１つの側面に、検出器に応じた方向に複数の電極を有する。【選択図】図６Ａ
2016202901.tif 000002
【特許請求の範囲】
【請求項１】
検出器と、
前記検出器が内部に配置され、少なくとも１つの側面に、前記検出器に応じた方向に複数の電極を有するファラデーケージと、
を備える、検出器装置。
【請求項２】
前記検出器は光子計数型検出器（Photon  Counting  Detector）である、請求項１に記載の検出器装置。
【請求項３】
前記検出器を複数備え、
前記複数の検出器はリング状に配置される、請求項１又は２に記載の検出器装置。
【請求項４】
前記光子計数型検出器は、
第１面及び第２面を有する矩形の半導体結晶であって、前記第１面及び前記第２面が平行である半導体結晶と、
前記第１面を覆うカソード電極と、
前記第２面に設けられたアノードピクセルと、
を備える、請求項２に記載の検出器装置。
【請求項５】
前記複数の電極は、前記第２面から前記第１面へ向かう方向に並んでおり、
前記複数の電極それぞれに印加される電圧は、前記第２面から前記第１面へと向かうにつれて減少する、請求項４に記載の検出器装置。
【請求項６】
前記半導体結晶は、ＣｄＺｎＴｅ及びＣｄＴｅのうちの１つである、請求項４又は５に記載の検出器装置。
【請求項７】
前記ファラデーケージは、Ｘ線を透過し、光を透過しない材料を含んで構成される、請求項１〜６のいずれか１つに記載の検出器装置。
【請求項８】
前記光子計数型検出器は、
コリメータと、
前記光子計数型検出器と前記コリメータとの間に配置される誘電絶縁材料と
をさらに備える、請求項２に記載の検出器装置。
【請求項９】
前記電極の長手方向は、前記第２面から前記第１面へ向かう方向と直交する方向と平行な方向である、請求項４に記載の検出器装置。
【請求項１０】
前記複数の電極は、抵抗により接続され、前記第２面から前記第１へ向かう方向に、非直線状に配置されている、請求項４に記載の検出器装置。
【請求項１１】
前記複数の電極は、前記第２面から前記第１面へ向かう方向に並んでおり、
前記電極間は、抵抗により接続され、
前記複数の電極のうち、最も前記第１面側に位置する電極は、抵抗を介して前記カソード電極に接続されており、最も前記第２面側に位置する電極は、抵抗を介して前記アノードピクセルに接続されている、請求項４に記載の検出器装置。
【請求項１２】
前記電極間は、複数の前記抵抗により接続されている、請求項１１に記載の検出器装置。
【請求項１３】
前記ファラデーケージの前記側面には、前記第２面から前記第１面へ向かう第１の方向に前記電極と抵抗とが交互に複数並んだ電気部材が、前記第１の方向と直交する第２の方向に複数並んで設けられており、
前記第２の方向に並んだ複数の前記電気部材それぞれについて、最も前記第１面側に位置する電極は、抵抗を介して前記カソード電極に接続されており、最も前記第２面側に位置する電極は、抵抗を介して前記アノードピクセルに接続されている、請求項４に記載の検出器装置。
【請求項１４】
前記複数の電極は、前記ファラデーケージの４つの側面すべてに配置される、請求項１〜１３のいずれか１つに記載の検出器装置。
【請求項１５】
Ｘ線を放出するＸ線源と、
前記Ｘ線を検出する検出器装置と、
前記検出器装置により検出された前記Ｘ線に基づく投影データに基づいて、画像を再構成する処理回路と、
を備え、
前記検出器装置は、
検出器と、
前記検出器が内部に配置され、少なくとも１つの側面に、前記検出器に応じた方向に複数の電極を有するファラデーケージと、
を備える、Ｘ線ＣＴ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、検出器装置及びＸ線ＣＴ装置に関する。
【背景技術】
【０００２】
Ｘ線ＣＴ（Computed  Tomography）装置が備えるＣＴスキャナのほとんどでは、Ｘ線ビームが多色性である。第３世代ＣＴスキャナでは、検出器のエネルギー積分特性によるデータに基づいて画像が生成される。これらの従来の検出器はエネルギー積分検出器と呼ばれ、エネルギー積分Ｘ線データを収集する。一方、光子計数型検出器（Photon  Counting  Detector：ＰＣＤ）は、エネルギー積分特性ではなく、Ｘ線源のスペクトル特性を収集するように構成される。透過Ｘ線データのスペクトル特性を得るために、ＰＣＤはＸ線ビームをＸ線ビームの成分別のエネルギーすなわちスペクトルビンに分解し、各ビンにおける光子数を計数する。ＣＴにおけるＸ線源のスペクトル特性の利用は、スペクトルＣＴと呼ばれることが多い。スペクトルＣＴには２以上のエネルギーレベルでの透過Ｘ線検出が含まれるため、スペクトルＣＴは一般的に、デュアルエネルギーＣＴを含む。
【０００３】
Ｘ線ＣＴ装置（ＣＴイメージングシステム）におけるＰＣＤは、半導体材料、例えば、中でも多くの場合ＣＺＴと呼ばれるテルル化カドミウム亜鉛（ＣｄＺｎＴｅ）、テルル化カドミウム（ＣｄＴｅ）、及びケイ素（Ｓｉ）から製造されることが多い。半導体放射線検出器、例えば、ＣｄＺｎＴｅ、ＨｇＩ２、及びＴｌＢｒは、イメージング検出デバイスとして使用するのに理想的な特性、すなわち、高い実効原子番号（Ｚｅｆｆ）及び高密度（ρ）を有する。これらの特性により、入射放射線光子、すなわちＸ線の光電吸収が高確率で行われるため、高水準の固有の検出効率が得られる。例えば、光電効果の起こる確率は、次式により得られる相互作用の断面積σで測定される。
【０００４】
【数１】
2016202901.tif 000003
【０００５】
式（１）において、ｎは４〜５の間の変数である。また、式（１）において、Ｅは、ＰＣＤのアノードとカソードとの電位差である。これらの特性は、イメージング検出デバイス（検出器）の物理的サイズを小さくすると同時に、必要とされる検出効率を維持する必要がある場合に特に重要である。
【０００６】
疎な第４世代ＰＣＤと第３世代検出器を組み合わせて使用することは、将来のハイブリッド分光ＣＴシステムに対する実現可能な解決策である。この構成では、スライス方向にセグメント化されたアノードを備えた検出器の一次元アレイを有する第４世代ＰＣＤが細長のジオメトリで製造される必要がある。このシナリオでは、第３世代検出器に影響を与える影を最小限に抑えるために、固有の検出効率を最大限に高めながらも、第４世代ＰＣＤの全体の寸法を低減させることが必要になりうる。
【０００７】
図１２は、細長のジオメトリを有する１Ｄ  １６ピクセル型イメージング検出器デバイスを示す図である。図１２に示すように、第３世代検出器への影の影響を最小限に抑えるために、厚さＴを増大させつつも幅Ｗを低減させることによって、固有の検出効率を最大限に高めることができる。これには、非常に狭い幅Ｗ（＜２ｍｍ）の細長のジオメトリを有する半導体放射線検出器が必要とされるであろう。しかし、検出器の細長形状（小さな放射線検出器の幅Ｗ＜２ｍｍ）によって、検出器の外側面近傍の動作電界（動作電位）が極度に変形しうる。図１３は、動作電界の変形による、半導体表面近傍での電荷損失を示す図である。図１３に示すように、動作電界の変形により、半導体表面近傍において電荷損失が起こるため、検出器のエネルギー分解能が低下する。さらに、放射線検出器表面での電荷損失は、双極子効果のため検出器の幅が狭いほどが悪化する。
【０００８】
直接変換型ＰＣＤは感光性であるため、光が封鎖された環境で動作しなければならない。さらに、ＰＣＤを制御するために特定用途向け集積回路（Application  Specific  Integrated  Circuit：ＡＳＩＣ）を備えたＰＣＤシステムは、電磁干渉に敏感なため、ファラデーケージ内部で動作される必要がある。ファラデーケージは電磁シールド及び光シールドの両方としての役割を果たす。しかし、特定の電位にバイアスされるファラデーケージはＰＣＤの動作電界を変えうる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１４−１６８６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする課題は、検出精度の低下を抑制することができる検出器装置及びＸ線ＣＴ装置を提供することである。
【課題を解決するための手段】
【００１１】
実施形態の検出器装置は、検出器と、ファラデーケージとを備える。ファラデーケージは、検出器が内部に配置され、少なくとも１つの側面に、検出器に応じた方向に複数の電極を有する。
【図面の簡単な説明】
【００１２】
【図１】図１は、エネルギー積分検出器が第３世代ジオメトリで配置されるとともにＰＣＤが第４世代ジオメトリで配置されているハイブリッド型システムを備えるＸ線ＣＴ装置の概略図を示す図である。
【図２】図２は、エネルギー積分検出器が第３世代ジオメトリで配置されるとともにＰＣＤが第４世代ジオメトリで配置されているハイブリッド型システムを備えるＸ線ＣＴ装置の概略図を示す図である。
【図３】図３は、実施形態に係る検出器装置が備えるファラデーケージの構成の一例を示す図である。
【図４Ａ】図４Ａは、ファラデーケージ、ＰＣＤ、及びコリメータの斜視図である。
【図４Ｂ】図４Ｂは、ファラデーケージ、ＰＣＤ、及びコリメータの斜視図である。
【図４Ｃ】図４Ｃは、ファラデーケージ、ＰＣＤ、及びコリメータの斜視図である。
【図５Ａ】図５Ａは、０Ｖにファラデーケージがバイアスされた場合のファラデーケージ内のＰＣＤの動作電界Ｅの一例を示す図である。
【図５Ｂ】図５Ｂは、−５００Ｖにファラデーケージがバイアスされた場合のファラデーケージ内のＰＣＤの動作電界Ｅの一例を示す図である。
【図５Ｃ】図５Ｃは、−１０００Ｖにファラデーケージがバイアスされた場合のファラデーケージ内のＰＣＤの動作電界Ｅの一例を示す図である。
【図６Ａ】図６Ａは、実施形態に係るファラデーケージの一例を示す図である。
【図６Ｂ】図６Ｂは、ファラデーケージ内部の側面電極の一例を示す図である。
【図７Ａ】図７Ａは、実施形態に係る、側面電極１〜Ｎを有するファラデーケージ３００内のＰＣＤ５００の動作電界の一例を示す図である。
【図７Ｂ】図７Ｂは、実施形態に係る、側面電極１〜Ｎを有するファラデーケージ３００内のＰＣＤ５００の動作電界の一例を示す図である。
【図８Ａ】図８Ａは、側面電極の数、側面電極の相対位置、及び、側面電極に印加されるバイアス電圧の構成が上述した実施形態と異なる他の実施形態の一例を示す図である。
【図８Ｂ】図８Ｂは、側面電極の数、側面電極の相対位置、及び、側面電極に印加されるバイアス電圧の構成が上述した実施形態と異なる他の実施形態の一例を示す図である。
【図８Ｃ】図８Ｃは、他の実施形態の一例を示す図である。
【図９】図９は、他の実施形態の一例を示す図である。
【図１０】図１０は、他の実施形態の一例を示す図である。
【図１１】図１１は、他の実施形態の一例を示す図である。
【図１２】図１２は、細長のジオメトリを有する１Ｄ  １６ピクセル型イメージング検出器デバイスを示す図である。
【図１３】図１３は、動作電界の変形による、半導体表面近傍での電荷損失を示す図である。
【発明を実施するための形態】
【００１３】
一実施形態では、複数の検出器を備えるＣＴが提供され、各検出器は、複数の電圧バイアス側面電極がファラデーケージの側面に配置されたファラデーケージ内に配置される。
【００１４】
図１及び図２はそれぞれ、エネルギー積分検出器が第３世代ジオメトリで配置されるとともにＰＣＤ（光子計数型検出器）が第４世代ジオメトリで配置されているハイブリッド型システムを備えるＸ線ＣＴ装置（ＣＴスキャナシステム）の概略図を示す図である。図１は、Ｘ線源１１２が、ＰＣＤリングの内側に位置するとともにＸ線検出器ユニット１０３がＰＣＤリングの外側に位置する結合リング型トポロジーを示す。一方で、図２は、Ｘ線源１１２及びＸ線検出器ユニット１０３の両方がＰＣＤリングの外側に位置する内部リング型トポロジーを示す。
【００１５】
図１は、Ｘ線ＣＴ装置において、所定の第３世代ジオメトリで配置された検出器ユニット１０３と組み合わせて所定の第４世代ジオメトリでＰＣＤを配置する実施態様を示す。図１には、寝台１１６に横になっているスキャンの対象である被検体ＯＢＪ、Ｘ線源１１２、コリメータ及びフィルタ（線量補償フィルタ）の少なくとも１つを含む部材１１４、Ｘ線検出器ユニット１０３、及び、ＰＣＤ１〜Ｎの相対位置が示されている。これらのＰＣＤ１〜Ｎは、前面が被検体ＯＢＪに対向しており、背面は被検体ＯＢＪに対向していない。被検体ＯＢＪを透過するＸ線は、ＰＣＤ１〜Ｎ（の前面）のそれぞれにおいて検出されるか、疎に配置されたＰＣＤ間の空間を通過して、Ｘ線検出器ユニット１０３に密に実装されたエネルギー積分検出器において検出されるかのいずれかである。
【００１６】
また、図１には、Ｘ線投影データを収集し、記憶し、処理し、提供するための回路及びハードウェアも示されている。これらの回路及びハードウェアは、処理回路１７０、ネットワーク制御回路１７４、メモリ１７８、及びデータ収集システム１７６を備える。
【００１７】
一実施態様において、Ｘ線源１１２及び部材１１４は、ガントリ１４０に対して回転可能に取り付けられた回転部１１０に固定して取り付けられる。Ｘ線検出器ユニット１０３も同様に、ガントリ１４０に対して回転可能に取り付けられた回転部１３０に固定して取り付けられる。ＰＣＤは、ガントリ１４０に固定して取り付けられた円形部材１２０に固定して取り付けられる。ガントリ１４０には、Ｘ線ＣＴ装置が備えるＣＴスキャナの多くの構成要素が収容される。
【００１８】
ＣＴスキャナのガントリは、開放された開口１１５を備えており、寝台１１６上に載せられた被検体ＯＢＪを、Ｘ線源１１２から出射され各ＰＣＤ１〜Ｎ及びＸ線検出器ユニット１０３まで進むＸ線の投影面に位置付けることができる。「投影面」とは、Ｘ線がＸ線源１１２から各ＰＣＤ１〜Ｎ及びＸ線検出器ユニット１０３を含む検出器まで透過するボリュームである。「被検体空間」とは、投影面とガントリの開放された開口との交差領域である。「画像空間」は、Ｘ線源１１２がガントリの開口の周囲を回転する際の、Ｘ線源１１２のすべての投影角度に対応する投影面の和集合である。画像空間は、一般的には被検体空間よりも大きいので、被検体ＯＢＪの大きさを超えて広がるボリュームについての画像再構成が可能となる。
【００１９】
被検体ＯＢＪが被検体空間に置かれ、Ｘ線源１１２が一連の投影角度を通過しながら回転して、ＣＴスキャナが各投影角度で被検体ＯＢＪを通るＸ線の透過や減衰の投影データを収集することで、スキャンが行われる。
【００２０】
一般には、各ＰＣＤ１〜Ｎは、所定数のエネルギービンのそれぞれについて光子の数を出力する。図１に示す実施形態では、第４世代ジオメトリで配置された光子計数型検出器ＰＣＤ１〜Ｎに加え、エネルギー積分検出器が従来の第３世代ジオメトリで配置された検出器ユニット１０３を備える。検出器ユニット１０３の検出器素子は、検出器ユニット１０３の表面に、ＰＣＤ１〜Ｎよりも高い密度で配置できる。
【００２１】
一実施態様において、ＰＣＤ１〜Ｎは、例えば円形である所定のジオメトリで被検体ＯＢＪの周囲に疎に配置される。例えば、ＰＣＤ１〜ＰＣＤＮは、ガントリ内の所定の第２の円形部材１２０に固定して配置される。一実施態様において、ＰＣＤ１〜Ｎは、円形部材１２０上の等間隔の所定の位置に固定して配置される。別の一実施態様において、ＰＣＤ１〜ＰＣＤＮは、円形部材１２０上の間隔が異なる所定の位置に固定して配置される。円形部材１２０は、データ収集中には被検体ＯＢＪに対して固定された状態のまま回転しない。
【００２２】
ＰＣＤ１〜Ｎは被検体ＯＢＪに対して固定されるが、Ｘ線源１１２、部材１１４、及びＸ線検出器ユニット１０３は、被検体ＯＢＪの周囲を回転する。一実施態様において、Ｘ線源１１２は、疎に配置されたＰＣＤ１〜Ｎの外側で被検体ＯＢＪの周囲を回転しながら、被検体ＯＢＪに向けて所定の線源ファンビーム角度θＡで放射Ｘ線を投影する。さらに、Ｘ線検出器ユニット１０３は、被検体ＯＢＪを挟んでＸ線源１１２と１８０度反対の位置に設置され、ＰＣＤ１〜Ｎが所定の疎な配置に固定されている静止した円形部材１２０の外側を回転する。
【００２３】
一実施態様において、Ｘ線源１１２が、被検体ＯＢＪに対して相対的にらせん状経路で動くことを選択可能にする。その態様では、回転部１１０によりＸ線源１１２及びＸ線検出器ユニット１０３を回転部１１０の回転面で回転させながら、寝台１１６により回転面と直交する所定の方向に被検体ＯＢＪを直線的に移動させる。
【００２４】
被検体ＯＢＪの周囲での回転部１１０の動きは、動作制御システムによって制御される。動作制御システムは、データ収集システムと統合されるか、または分離されてもよく、回転部１１０の角度位置及び寝台１１６の直線上の位置についての情報を提供する。動作制御システムは、位置エンコーダを備え、回転部１１０及び寝台１１６の位置を制御するフィードバックを行うようにしてよい。動作制御システムは、開ループ系であっても、閉ループ系であっても、開ループ系と閉ループ系の組み合わせであってもよい。動作制御システムは、回転部１１０の位置及び寝台１１６の位置についてのフィードバックに直線エンコーダ及び回転エンコーダを使用できる。動作制御システムは、回転部１１０の動き及び寝台１１６の動きの駆動にポジショナ及びアクチュエータを使用できる。これらのポジショナ及びアクチュエータとして、例えば、ステッパモータ、ＤＣモータ、ウォーム駆動、ベルト駆動、及び当業者既知のその他のポジショナ及びアクチュエータを用いてもよい。
【００２５】
ＣＴスキャナは、ＰＣＤ１〜Ｎ及びＸ線検出器ユニット１０３からの投影測定結果を、データ収集システム１７６、処理回路１７０、メモリ１７８、ネットワーク制御回路１７４へ送信するデータチャネルを備える。データ収集システム１７６は、ＰＣＤ１〜Ｎ及びＸ線検出器ユニット１０３等の検出器からの投影データの収集、デジタル化、及び経路指定を制御する。ここで、投影データは、ＰＣＤ１〜Ｎ及びＸ線検出器ユニット１０３等の検出器が検出したＸ線に基づくデータである。データ収集システム１７６はさらに、環状の回転部１１０、１３０の回転を制御するＸ線撮影制御回路機構を備える。一実施態様において、データ収集システム１７６はさらに、寝台１１６の動き、Ｘ線源１１２の動作、及びＸ線検出器ユニット１０３の動作を制御する。データ収集システム１７６は、集中型のシステムであってよいが、分散型のシステムであってもよい。一実施態様において、データ収集システム１７６は処理回路１７０と一体化されていてもよい。処理回路１７０は、投影データからの画像再構成、投影データの再構成前処理、及び画像データの再構成後処理等の機能を実行する。
【００２６】
投影データの再構成前処理には、検出器キャリブレーション、検出器非線形性、極性効果、ノイズバランシング、及び物質分解についての補正を含めることができる。
【００２７】
再構成後処理には、必要に応じて、画像のフィルタリング及び平滑化、ボリュームレンダリング処理、及び画像の差分処理を含めることができる。画像再構成プロセスは、フィルタ補正逆投影、反復的画像再構成法、または確率的画像再構成法を用いて行うことができる。処理回路１７０及びデータ収集システム１７６のいずれもが、例えば、投影データ、再構成した画像、較正のデータ及びパラメータ、及びコンピュータプログラムを記憶させるためにメモリ１７８を使用できる。
【００２８】
処理回路１７０は、離散論理ゲートとして、ＡＳＩＣ、フィールドプログラマブルゲートアレイ（Field  Programmable  Gate  Array：ＦＰＧＡ）、またはその他の複合プログラマブル論理デバイス（Complex  Programmable  Logic  Device：ＣＰＬＤ）としての実装が可能な中央演算処理装置（Central  Processing  Unit：ＣＰＵ）を備えることができる。ＦＰＧＡまたはＣＰＬＤとしての実施態様は、超高速集積回路設計用ハードウェア記述言語（VHSIC  (Very  High  Speed  Integrated  Circuit)  Hardware  Description  Language：ＶＨＤＬ）、Ｖｅｒｉｌｏｇ、または他のどのようなハードウェア記述言語でプログラムされてもよく、そのプログラムコードはＦＰＧＡまたはＣＰＬＤ内部の電子メモリに直接記憶されてもよいし、別の電子メモリに記憶されてもよい。さらに、メモリは、ＲＯＭ（Read  Only  Memory）、ＥＰＲＯＭ（Erasable  Programmable  Read  Only  Memory）、ＥＥＰＲＯＭ（Electrically  Erasable  Programmable  Read  Only  Memory）、フラッシュメモリ等のように不揮発性であってよい。メモリは、スタティックＲＡＭ（Random  Access  Memory）、ダイナミックＲＡＭ等のように揮発性とすることもでき、その場合、電子メモリだけでなくＦＰＧＡまたはＣＰＬＤとメモリとの間の連携を管理するマイクロコントローラ、マイクロプロセッサ等の処理部を設けてもよい。
【００２９】
代替として、再構成処理部におけるＣＰＵは、各種の機能を実施するコンピュータ可読な命令の集合を含むコンピュータプログラムを実行してよく、そのプログラムは、上述の非一時的な電子メモリ及び／またはハードディスクドライブ、ＣＤ（Compact  Disc）、ＤＶＤ（Digital  Versatile  Disc）、フラッシュドライブ、または他の任意の既知の記憶媒体に記憶されている。さらに、それらのコンピュータ可読な命令は、ユーティリティアプリケーション、バックグラウンドデーモン、オペレーティングシステムの一部、またはそれらの組み合わせとして提供され、米国インテル社のＸｅｎｏｎプロセッサまたは米国ＡＭＤ社のＯｐｔｅｒｏｎプロセッサ等のプロセッサ、及びＭｉｃｒｏｓｏｆｔ  ＶＩＳＴＡ、ＵＮＩＸ（登録商標）、Ｓｏｌａｒｉｓ、ＬＩＮＵＸ（登録商標）、Ａｐｐｌｅ  ＭＡＣ−ＯＳ、及び当業者既知のその他のオペレーティングシステム等のオペレーティングシステムと連携して実行される。さらに、ＣＰＵは、命令を実行するために並行して協調して動作する複数のプロセッサとして実装することもできる。
【００３０】
一実施態様において、再構成した画像はディスプレイに表示することができる。ディスプレイは、ＬＣＤ（Liquid  Crystal  Display）、ＣＲＴ（Cathode-Ray  Tube）ディスプレイ、プラズマディスプレイ、ＯＬＥＤ（Organic  Light  Emitting  Diode）ディスプレイ、ＬＥＤ（Light  Emitting  Diode）ディスプレイ、または当業者が知る他の任意のディスプレイでよい。
【００３１】
メモリ１７８は、ハードディスクドライブ、ＣＤ−ＲＯＭ（Compact  Disc  Read  Only  Memory）ドライブ、ＤＶＤドライブ、フラッシュドライブ、ＲＡＭ、ＲＯＭ、または当業者が知る他の任意の電子記憶装置でよい。
【００３２】
米国インテル社のネットワークインターフェースカードであるＩｎｔｅｌ  Ｅｔｈｅｒｎｅｔ（登録商標）  ＰＲＯ等のネットワーク制御回路１７４により、ＣＴスキャナの各部間のインターフェースをとることができる。また、ネットワーク制御回路１７４により、外部ネットワークとのインターフェースをとることができる。当然のことながら、外部ネットワークは、インターネット等の公共ネットワーク、ＬＡＮまたはＷＡＮ等の専用ネットワーク、またはその組み合わせであってよく、ＰＳＴＮまたはＩＳＤＮのサブネットワークを含んでもよい。また、外部ネットワークは、イーサネット（登録商標）ネットワークのように有線であってもよいし、ＥＤＧＥ（Enhanced  Data  rates  for  Global  Evolution）、３Ｇ、及び４Ｇ等の無線携帯電話通信システムを含む携帯電話通信ネットワークのように無線であってもよい。さらに、無線ネットワークは、ＷｉＦｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、または知られている他の任意の無線通信形態であってよい。
【００３３】
一実施態様において、Ｘ線源１１２は、広域スペクトルＸ線エネルギーを曝射する単一の線源である。
【００３４】
Ｘ線検出器ユニット１０３は、光電子増倍管またはアバランシェフォトダイオードを用いたシンチレータ素子等のエネルギー積分検出器を使用して、放射Ｘ線とシンチレータ素子とが相互作用して起こるシンチレーション現象の結果生じるシンチレーション光子を検出することができる。シンチレータ素子は、結晶構造のもの（例えば、ＮａＩ（Ｔｌ）、ＣｓＩ（Ｔｌ）、ＣｓＩ（Ｎａ）、ＣｓＩ（純粋）、ＣｓＦ、ＫＩ（Ｔｌ）、ＬｉＩ（Ｅｕ）、ＢａＦ２、ＣａＦ２（Ｅｕ）、ＺｎＳ（Ａｇ）、ＣａＷＯ４、ＣｄＷＯ４、ＹＡＧ（Ｃｅ）、Ｙ３Ａｌ５Ｏ１２（Ｃｅ）、ＧＳＯ、ＬＳＯ、ＬａＣｌ３（Ｃｅ）、ＬａＢｒ３（Ｃｅ）、ＬＹＳＯ、ＢＧＯ、ＬａＣｌ３（Ｃｅ）、ＬａＢｒ３（Ｃｅ）、Ｃ１４Ｈ１０、Ｃ１４Ｈ１２、及びＣ１０Ｈ８）、有機液体（例えば、ｐ−テルフェニル（Ｃ１８Ｈ１４）、ＰＢＤ（Ｃ２０Ｈ１４Ｎ２Ｏ）、ブチルＰＢＤ（Ｃ２４Ｈ２２Ｎ２Ｏ）、またはＰＰＯ（Ｃ１５Ｈ１１ＮＯ）等の蛍光体を含む有機溶液）、可塑性物質（例えば、固体ポリマーマトリックス中に懸濁した蛍光体を含む）、または知られている他の任意のシンチレータであってよい。
【００３５】
ＰＣＤは、テルル化カドミウム（ＣｄＴｅ）、テルル化カドミウム亜鉛（ＣＺＴ）、ケイ素（Ｓｉ）、ヨウ化水銀（ＨｇＩ２）、及びヒ化ガリウム（ＧａＡｓ）等の半導体をベースにした直接的な放射Ｘ線の検出器であってよい。一般的に、半導体ベースの直接的なＸ線検出器は、シンチレータ検出器等の間接的な検出器より時間反応がはるかに速い。直接的な検出器では反応速度が速いため、Ｘ線検出事象を個別に解決することができる。しかしながら、Ｘ線の臨床上の適用例で通常使用される高エネルギーＸ線束では、検出事象のパイルアップが起こる。検出されたＸ線のエネルギーは、直接的な検出器で生成された信号と正比例するので、検出事象はエネルギービンに整理することができ、スペクトルＣＴ用にスペクトル的に分解されたＸ線データが生成される。
【００３６】
図２は、ＣＴスキャナ用の内部リング型トポロジーを示す。図１のＣＴスキャナと図２のＣＴスキャナとの主な違いは、図２では、Ｘ線源１１２とＸ線源１１２が固定される回転部１１０とが、ＰＣＤが固定される円形部材１２０の外側にあることである。一実施態様において、疎に配置されたＰＣＤを有する円形部材１２０の外側をＸ線源１１２が通る際に、ＰＣＤをその背後からの放射線から保護する保護用後部カバーを、各ＰＣＤの背面に設ける。
【００３７】
ＰＣＤ１〜ＰＣＤＮは開口１１５内の被検体ＯＢＪに対して固定されているのに対し、Ｘ線源１１２、部材１１４、及びＸ線検出器ユニット１０３はいずれも、開口１１５内の被検体ＯＢＪの周囲を回転する。一実施態様において、Ｘ線源１１２及び部材１１４は、ガントリ１４０に搭載された回転部１１０に搭載されるので、Ｘ線源１１２は、疎に配置されたＰＣＤ１〜Ｎの外側で被検体ＯＢＪの周囲を回転しながら、被検体ＯＢＪに向けて所定の線源ファンビーム角度θＡで放射Ｘ線を投影する。さらに、第３世代ジオメトリで配置されたエネルギー積分検出器を備えるＸ線検出器ユニット１０３が、ガントリ１４０に回転可能に固定された回転部１３０に搭載される。Ｘ線検出器ユニット１０３は、間に被検体ＯＢＪを挟んでＸ線源１１２と１８０度反対の位置に保持され、回転部１１０、１３０は、ＰＣＤ１〜Ｎが所定の疎な配置に固定された円形部材１２０の外側を回転する。
【００３８】
ファラデーケージとは、電磁放射線からその内容物を保護することを目的とした、導電性材料で作製される箱、ケージ、またはアレイである。ファラデーケージは、実質的にＸ線透過性であり光不透過性の任意の導電性材料、例えば低Ｚ金属シートで作製することができる。ファラデーケージの有効性は放射線の波長、ファラデーケージ内のメッシュサイズ、ケージ材料の電導率、ケージの厚さ、及び他の変数に依存する。なお、ファラデーケージは、Ｘ線を透過し、光を透過しない材料を含んで構成されればよく、例えば、厚さが厚く、Ｘ線及び光を透過する材料、及び、厚さが薄く、Ｘ線を透過し、光を透過しない材料が組み合わされて構成されてもよい。ここで、厚さが厚く、Ｘ線及び光を透過する材料は、例えば、強度を持たせるために用いられる。
【００３９】
本実施形態に係る検出器装置は、後述するファラデーケージ３００、後述するＰＣＤ３１０、後述するＡＳＩＣチップ３１４及びＦＰＧＡボード３１６等を備える。図３は、実施形態に係る検出器装置が備えるファラデーケージの構成の一例を示す図である。図３に示すように、ファラデーケージ３００は、光シールド３０２、第１の電磁（Electromagnetic：ＥＭＩ）シールド３０４、第２のＥＭＩシールド３０６、及び第３のＥＭＩシールド３０８を備える。ＰＣＤ３１０は第１の基板３１２の片側に配置され、第１のＥＭＩシールド３０４によって密閉されている。ＡＳＩＣチップ３１４は第１の基板３１２の反対側に配置され、第２のＥＭＩシールド３０６によって密閉されている。ＦＰＧＡボード３１６は第２の基板３１８に配置される。ＦＰＧＡボード３１６は第２のＥＭＩシールド３０６の下かつ第３のＥＭＩシールド３０８の上にある。高電圧電源３２０は第３の基板３２２の上かつ第３のＥＭＩシールド３０８の下に配置される。ＡＳＩＣチップ３１４及びＦＰＧＡボード３１６は、ＰＣＤ用のフロントエンド読み出しエレクトロニクスとして機能するように構成される。
【００４０】
一実施形態では、ＰＣＤからの信号は読み出し回路によって収集される。読み出しチャネルは、アナログ信号を出力し、このアナログ信号はプリアンプによって処理された後、アナログ−デジタル（Analog-to-Digital：Ａ／Ｄ）変換器に入力される。Ａ／Ｄ変換器は高周波数（通常は４０〜１００ＭＨｚ）でクロックされ、入力されたアナログ信号をデジタル信号に変換して、変換されたデジタル信号を出力する。その後、デジタル信号は入射光子を検出するための処理回路１７０に送信される。デジタルサンプルは、タイムスタンプ及び信号の振幅を決定するデジタルフィルタに実装されたアルゴリズムによって処理される。読み出し回路は連続的にアナログ信号をサンプリングして、画像処理チェーンでさらに処理される大きなデータセットを生成する。
【００４１】
図４Ａ〜図４Ｃは、ファラデーケージ３００、ＰＣＤ３１０、及びコリメータ４０２の斜視図である。図４Ａ〜図４Ｃには、ＰＣＤ３１０及びコリメータ４０２を密閉するファラデーケージ３００が示されている。さらに、コリメータ４０２は、ＰＣＤ３１０のアノード側４０４を除いてＰＣＤ３１０を取り囲む。コリメータ４０２はＸ線源１１２から放出されたＸ線を吸収する。
【００４２】
ファラデーケージ３００は電磁シールド及び光シールドの両方として機能する。しかし、金属構造体として、特定の電位にバイアスされたファラデーケージ３００は、近傍のＰＣＤ３１０の動作電界（動作電位）を変える。その結果、動作電界はファラデーケージにおいて望ましくない高電界領域及び低電界領域を有する。
【００４３】
図５Ａ〜図５Ｃは、異なる電位にバイアスされたときのファラデーケージ３００の動作電界Ｅを示す。なお、図５Ａ〜図５Ｃは、図中右側がアノード側であり、図中左側がカソード側である。また、図５Ａ〜図５Ｃの例は、ＰＣＤ３１０のアノードの電位が０Ｖであり、カソードの電位が−１０００Ｖであり、アノードとカソードとの電位差が１０００Ｖである場合を示す。
【００４４】
図５Ａは、０Ｖにファラデーケージ３００がバイアスされた場合のファラデーケージ３００内のＰＣＤ３１０の動作電界Ｅの一例を示す図である。図５Ａ左側の高電界により電界の降伏が起こる。ＰＣＤ３１０に降伏電圧を超えた電界を印加することによって、ＰＣＤ３１０の吸収領域に過剰なトンネル電流が発生する。トンネル電流によりＰＣＤ３１０のノイズが増大するため、ＰＣＤ３１０の検出精度が劇的に低下する。図５Ａに示す動作電界Ｅの真ん中及び左側の低電界により、キャリア（例えば、電子または正孔）の一部の移動度が低下し、ＰＣＤ３１０の分極（ポラリゼーション）効果が誘発される。分極効果によりＰＣＤ３１０の電界強度は低下し、電荷収集効率も低下する。これらの変化によりＰＣＤ３１０の非線形応答が生じる。このため、上述したように、ＰＣＤ３１０の検出精度が低下する。
【００４５】
図５Ｂは、−５００Ｖにファラデーケージ３００がバイアスされた場合のファラデーケージ内のＰＣＤ３１０の動作電界Ｅを示す図である。図５Ａと比較すると、低電界が動作電界を占めており、分極効果が生じている。このため、ＰＣＤ３１０の検出精度が低下する。
【００４６】
図５Ｃは、−１０００Ｖにファラデーケージ３００がバイアスされた場合のファラデーケージ内のＰＣＤ３１０の動作電界Ｅを示す図である。図５Ａと比較すると、図５Ｃに示すグラフの右側の高電界によって電界の降伏が起こり、過剰なトンネル電流が発生するため、ＰＣＤ３１０の精度が低下する。図５Ｃ左側の低電界によって分極効果が生じ、電荷収集効率が低下する。このため、ＰＣＤ３１０の検出精度が低下する。
【００４７】
以上のことから、アノードの電位０Ｖ、カソードの電位−１０００Ｖ、及び、アノードの電位とカソードの電位との中間の電位−５００Ｖのいずれかの電位でファラデーケージ３００をバイアスさせても、ＰＣＤ３１０の検出精度は、低下してしまう。
【００４８】
ここで、ＰＣＤの検出精度の低下を抑制するために、ＰＣＤの動作電界が均一であることが望まれる。なお、ＰＣＤの動作電界が均一であるとは、例えば、ＰＣＤの動作電界において、アノードからカソードへ向かう方向に電位が徐々に変化（例えば、減少）するとともに、アノードからカソードへ向かう方向と直交する方向において電位がほぼ同一であることを指す。
【００４９】
そこで、実施形態に係るファラデーケージは、ＰＣＤの動作電界が均一となるように以下に説明するように構成されている。実施形態に係るファラデーケージについて説明する。図６Ａは、実施形態に係るファラデーケージの一例を示す図である。図６Ａの例に示すように、ファラデーケージ３００は、側面電極１〜Ｎを有する。ファラデーケージ３００内におけるＰＣＤ５００は半導体材料、例えば、ＣｄＺｎＴｅまたはＣｄＴｅが用いられて製造される。半導体結晶の１面は大きな単一のカソード電極６０２を有する。半導体結晶の反対の面はアノード電極６０４であり、アノード電極６０４は、サイズが可変である矩形または正方形のアノードピクセルのアレイを備える。カソード電極６０２を有する上述した面と、アノードピクセルのアレイを備える上述した面とは平行である。検出器電界が生じるように、アノード電極６０４とカソード電極６０２との間に電圧を印加する。光子が結晶に入射したときに、光子は一般的にイオン化により結晶内ですべてのエネルギーを失い、半導体結晶の小さな局所領域に一対の可動である電子及び正孔を残す。検出器電界が生じた結果、正孔はカソード電極６０２へドリフトし、電子はアノード電極６０４へドリフトする。このプロセスにより、アノードピクセルに電荷が誘導されて、適切な電子回路により感知され、処理される。
【００５０】
本実施形態では、ＰＣＤ３１０のカソードは−１０００Ｖにバイアスされ、ＰＣＤのアノードは０Ｖにバイアスされる。アノード面及びカソード面に加え、ＰＣＤ５００はファラデーケージ３００に取り囲まれた２つの側面６０６及び６０８を有する。図６Ａに示すように、ファラデーケージ３００に取り付けられた側面電極の群６１０及び側面電極の群６１２の２つの群は、それぞれＰＣＤ５００の側面６０６及び６０８に対向する。各群の側面電極は、複数の互いに入り込んだストリップ電極（例えば、側面電極１〜側面電極Ｎ）を備え、これらのストリップ電極は互いに平行に配置される。側面電極１はＰＣＤ３００のアノード電極６０４に近く、側面電極ＮはＰＣＤ３００のカソード電極６０２に近い。ストリップ電極は、ファラデーケージ３００の側面に均一に配置された銅の薄層でありうる。均一な負バイアス電圧が群全体に印加される。
【００５１】
ストリップ電極はレジスタにより高電圧電源バスに接続される。例えば、ストリップ電極ごと高電圧電源が設けられ、各ストリップ電極は、各高電圧電源に接続される。そして、各ストリップ電極は、対応する高電圧電源により電圧が印加される。また、各ストリップ電極に印加される電圧は、ＰＣＤ５００のアノード側からＰＣＤのカソード側へと向かうにつれて減少する。一実施形態では、ストリップ電極に印加される電圧の範囲は、アノード側のストリップ電極（側面電極１）に印加される−７５ＶＤＣから、カソード側のストリップ電極（側面電極Ｎ）に印加される−９７５ＶＤＣまでの範囲である。
【００５２】
図６Ｂは、ファラデーケージ内部の側面電極の一例を示す図である。ここで、図６Ｂに示すように、側面電極１〜Ｎの長手方向は、半導体結晶のカソード側の面又はアノード側の面と平行となる。すなわち、側面電極１〜Ｎの長手方向は、アノードからカソードへ向かう方向（又はカソードからアノードへ向かう方向）と直交する方向と平行となる。なお、アノードからカソードへ向かう方向（又はカソードからアノードへ向かう方向）と直交する方向を便宜的に水平方向と表現する場合がある。この場合には、図６Ｂに示す側面電極１〜Ｎの長手方向は、水平方向であるため、水平ストリップ電極とも称される。また、アノードからカソードへ向かう方向（又はカソードからアノードへ向かう方向）を便宜的に垂直方向と表現する場合がある。
【００５３】
図７Ａ及び図７Ｂは、実施形態に係る側面電極１〜Ｎを有するファラデーケージ３００内のＰＣＤ５００の動作電界の一例を示す図である。図７Ａの例は、ファラデーケージ３００が０Ｖにバイアスされた場合を示す。図７Ｂの例は、ファラデーケージ３００が１０００Ｖにバイアスされた場合を示す。側面電極１〜Ｎは図６Ａに示すようにバイアスされる。図７Ａ及び図７Ｂの例はどちらも、ＰＣＤ５００内部の動作電圧が均一であり、ファラデーケージ３００に印加される電位からは独立していることを示す。すなわち、実施形態に係るファラデーケージ３００に設けられた側面電極１〜Ｎにより、ＰＣＤ５００の動作電界において、アノードからカソードへ向かう方向に電位が徐々に変化（例えば、減少）するとともに、アノードからカソードへ向かう方向と直交する方向で電位がほぼ同一となる。これにより、ＰＣＤ５００の検出精度の低下が抑制される。
【００５４】
なお、側面電極の数、側面電極の相対位置、及び、側面電極に印加される電圧（バイアス電圧）等は、ＰＣＤ５００内部の動作電圧が均一となる限り、上述した内容に限定されない。また、ＰＣＤ５００内部の動作電圧が均一となる限り、ファラデーケージ３００の材料として任意の材料を用いることができる。また、ＰＣＤ５００内部の動作電圧が均一となる限り、ＰＣＤ５００とコリメータとの間の誘電絶縁材料として、任意の誘電絶縁材料を用いることができる。また、ＰＣＤ５００内部の動作電圧が均一となる限り、ＰＣＤ３１０とコリメータとの間のジオメトリ（例えば、厚さ、幅、及び高さ）を任意の値にすることができる。また、ＰＣＤ５００内部の動作電圧が均一となる限り、コリメータとファラデーケージ３００との間の誘電絶縁材料として任意の誘電絶縁材料を用いることができる。また、ＰＣＤ５００内部の動作電圧が均一となる限り、コリメータとファラデーケージ３００との間のジオメトリ（例えば、厚さ、幅、及び高さ）を任意の値にすることができる。また、実施形態に係るＸ線ＣＴ装置は、上述した構成とは異なる構成（例えば、水平な側面電極（ストリップ電極）や、ジグザグに配置された側面電極を用いる構成）を有してもよい。そこで、異なる実施形態の詳細な説明を以下に記述する。
【００５５】
図８Ａ及び図８Ｂは、側面電極の数、側面電極の相対位置、及び、側面電極に印加されるバイアス電圧の構成が上述した実施形態と異なる他の実施形態の一例を示す図である。
【００５６】
図８Ａの例に示す実施形態は、幅が狭い側面電極（幅狭の側面電極）を多数備える。これにより、図８Ｂに示す実施形態における幅が広い少数の側面電極（幅広の少数の側面電極）を備える場合と比べてＰＣＤ内部でより均一な動作電界を可能にする。しかしながら、幅狭の側面電極を多数備えると、より多数の電源が必要となるため、幅広の少数の側面電極と比較すると、より複雑な製造プロセスが必要とされる。
【００５７】
図９は、他の実施形態の一例を示す図である。例えば、図６Ｂに示すようなカソード及びアノードと平行な水平ストリップ電極を備える代わりに、図９の例に示す実施形態では、検出器装置は、レジスタ（抵抗）が埋め込まれた垂直ストリップ電極を複数備えてもよい。例えば、垂直ストリップ電極は、アノード電極からカソード電極へ向かう方向にレジスタと側面電極とが交互に接続された電気部材である。図９の例では、複数の垂直ストリップ電極が、アノード電極からカソード電極に向かう方向と直交する方向に並んでいる。各垂直ストリップ電極の一端はＰＣＤのアノード電極に接続され、各垂直ストリップ電極の他端はＰＣＤのカソード電極に接続される。すなわち、各垂直ストリップ電極において最もアノード側に位置する側面電極はレジスタを介してアノード電極に接続され、最もカソード側に位置する側面電極はレジスタを介してカソード電極に接続されている。したがって、ＰＣＤのアノード及びカソードに使用されるのと同じ電源を使用できる。図９の例では、レジスタによる電圧降下のため、各側面電極に印加される電圧は、ＰＣＤのアノード側からＰＣＤのカソード側へと減少する。以上のことから、図９の例に示す実施形態では、用いる電源の数を抑制するとともに、検出精度の低下を抑制することができる。
【００５８】
図８Ｃは、他の実施形態の一例を示す図である。図８Ｃの例は、垂直ストリップ電極の形状がジグザグである場合を示す。すなわち、図８Ｃの例において、側面電極間は、抵抗により接続され、側面電極は、アノード電極からカソード電極へ向かう方向に、非直線状に配置されている。
【００５９】
図１０は、他の実施形態の一例を示す図である。図１０の例に示す実施形態では、検出器装置は、アノード電極からカソード電極に向かう方向に並んだ複数の水平ストリップ電極を備える。そして、水平ストリップ電極間は、抵抗により接続される。そして、最もアノード側に位置する水平ストリップ電極は、レジスタを介してアノード電極に接続されており、最もカソード側に位置する水平ストリップ電極は、レジスタを介してカソード電極に接続されている。したがって、図１０の例に示す実施形態では、先の図９の例に示す実施形態と同様に、ＰＣＤのアノード及びカソードに使用されるのと同じ電源を使用できる。なお、水平ストリップ電極間を１つのレジスタではなく複数のレジスタによって接続してもよい。以上のことから、図１０の例に示す実施形態においても、用いる電源の数を抑制するとともに、検出精度の低下を抑制することができる。
【００６０】
図１１は、他の実施形態の一例を示す図である。図１１の例に示すように、側面電極は、スライス方向における２つの外側面だけではなく検出器の４つの外側面すべてに配置されてもよい。なお、側面電極は、少なくとも１つの側面に配置されていればよい。
【００６１】
また、側面電極の数、寸法、及び位置は、検出器寸法及び製造に利用可能な技術によって変えることができる。側面電極の数を増加させることにより、検出器表面においてより平滑で区分的な（ｐｉｅｃｅｗｉｓｅ）電位がもたらされる。また、前述したように、側面電極は検出器の４つの外側面すべてを覆うことができるため、閉鎖型「ループ」を形成する。一実施形態では、側面電極は半導体放射線検出器の外側面からわずかな距離をおいて配置されうる。さらに、上述の実施形態は従来の第３世代ＣＴ検出器にも適用可能である。
【００６２】
上記実施形態は、従来の検出器に優るいくつかの利点を有する。例えば、側面電極により動作電界が半導体の体積全体にかけて均一になる。また、側面電極により動作電界が可能な限り高くなるため、力線が集中する領域が生じず、局所的な検出器の故障による検出器動作バイアスを制限する。さらに、開示された実施形態は、厚さがより大きい（Ｔが約３．０ｍｍ）より薄型の検出器（例えば、Ｗ＜２．０ｍｍ）の使用を容易にし、これによって電荷収集効率が改善され、表面における電荷損失を伴わずにより高い動作電界を維持する。
【００６３】
以上述べた少なくとも１つの実施形態によれば、検出精度の低下を抑制することができる。
【００６４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６５】
１〜Ｎ    ＰＣＤ
３００    ファラデーケージ
【図１】
2016202901.tif 000004
【図２】
2016202901.tif 000005
【図３】
2016202901.tif 000006
【図４Ａ】
2016202901.tif 000007
【図４Ｂ】
2016202901.tif 000008
【図４Ｃ】
2016202901.tif 000009
【図６Ａ】
2016202901.tif 000010
【図６Ｂ】
2016202901.tif 000011
【図８Ａ】
2016202901.tif 000012
【図８Ｂ】
2016202901.tif 000013
【図８Ｃ】
2016202901.tif 000014
【図９】
2016202901.tif 000015
【図１０】
2016202901.tif 000016
【図１１】
2016202901.tif 000017
【図１２】
2016202901.tif 000018
【図１３】
2016202901.tif 000019
【図５Ａ】
2016202901.tif 000020
【図５Ｂ】
2016202901.tif 000021
【図５Ｃ】
2016202901.tif 000022
【図７Ａ】
2016202901.tif 000023
【図７Ｂ】
2016202901.tif 000024