(57)【要約】【課題】並列回路を構成するスイッチング素子を同時に駆動すると、回路部品等のばらつきで、特定のスイッチングへの電流集中による熱破壊や大電流遮断によるサージ電圧破壊となる。【解決手段】並列回路を構成するスイッチング素子のうち、同時駆動される一方のスイッチング素子のゲート線と、他方のスイッチング素子のエミッタ線を、環状のフェライトコアに貫通させる。また、この貫通時には同一方向から貫通させることを特徴とする。【選択図】  図１
2016059112.tif 000002
【特許請求の範囲】
【請求項１】
インバータを構成する相アームの出力端子と直電源の中性点間に、複数のスイッチング素子による２つの直列回路を並列に接続し、並列接続されたスイッチング素子の組合せで同時にオン・オフ駆動されるスイッチング動作モードを有するものにおいて、
前記同時に駆動される一方のスイッチング素子のゲート線と、他方のスイッチング素子のエミッタ線を、環状のフェライトコアに同一方向から貫通させることを特徴とする電力変換装置のゲート駆動回路。
【請求項２】
前記各直列回路は、２in１の第１のモジュールと２in１の第２のモジュール相互のスイッチング素子の接続で構成したことを特徴とする請求項１記載の電力変換装置のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置のゲート駆動回路に係わり、特にゲート駆動回路における電流分担の均一化に関するものである。
【背景技術】
【０００２】
図３はＡ−ＮＰＣ（Advanced Neutral Point Clamped）３レベルインバータ回路の一相分（Ｕ相分）を示したものである。この一相分のインバータのスイッチング素子として、汎用のＩＧＢＴからなる２in１のモジュールで３レベルインバータ回路を構成したものが図４である。なお、２in１モジュールは、図４の点線で囲んだ部分のように、１つのパッケージにスイッチング素子としてのＩＧＢＴとフライホイール用のダイオードがそれぞれ２個内蔵された状態で構成されている。
【０００３】
３レベルインバータ回路では、スイッチング素子の制御モードにおいてＴ２ＡとＴ１Ｂ、およびＴ１ＡとＴ２Ｂのペアが同時に駆動されるモードがある。これら各ペアのゲート駆動回路では、エミッタ電位が異なることから同じゲート駆動回路を適用することができない。よって、別々のゲート駆動回路の使用となるが、その際、回路部品等のばらつきでスイッチング素子のスイッチングに差が生じ、各スイッチング素子に流れる電流バランスやゲート電圧波形のバランスが悪くなり、電流集中による熱破壊や大電流遮断によるサージ電圧破壊となる。
【０００４】
並列接続された複数のスイッチング素子の電流不均衡、或いは不安定現象を抑制するものとして特許文献１が公知となっている。この特許文献１には、複数のスイッチング素子のうちの１個だけに対し制御線を直接接続し、他のスイッチング素子に対しては制御線を各別の環状鉄心を貫通して接続することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−６４２６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、環状鉄心を貫通する２つのスイッチング素子は、並列接続された２素子のエミッタ線であり、且つこのエミッタ線を互いに逆方向から貫通させているため、作業性が悪いものとなっている。
【０００７】
本発明が目的とするところは、電流バランスのとれたゲート駆動回路を構成すると共に、ゲート駆動回路の組立て時において、作業性の良い電力変換装置のゲート駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、インバータを構成する相アームの出力端子と直流電源の中性点間に、複数のスイッチング素子による２つの直列回路を並列に接続し、並列接続されたスイッチング素子の組合せで同時にオン・オフ駆動されるスイッチング動作モードを有するものにおいて、
前記同時に駆動される一方のスイッチング素子のゲート線と、他方のスイッチング素子のエミッタ線を、環状のフェライトコアに同一方向から貫通させることを特徴とするものである。
【０００９】
また、前記の各直列回路は、２in１の第１のモジュールと２in１の第２のモジュール相互のスイッチング素子の接続で構成したことを特徴とするものである。
【発明の効果】
【００１０】
以上のとおり、本発明によれば、同時駆動する一方のスイッチング素子のゲート線と他方のスイッチング素子のエミッタ線を、環状のフェライトコアに貫通させたものである。これにより、各スイッチング素子間を流れる電流及び波形が均等となり、特定のスイッチング素子への電流集中による熱破壊や大電流遮断によるサージ電圧破壊を回避することが可能となる。また、フェライトコアの環状に、一方のスイッチング素子のゲート線と他方のスイッチング素子のエミッタ線を通す場合も、同一方向から通すことで作業性の良い組立てを可能としたものである。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態を示す構成図。
【図２】動作状態の説明図で、（ａ）は従来のゲート電流波系図、（ｂ）は本発明によるゲート電流波系図。
【図３】Ａ−ＮＰＣ３レベルインバータの部分構成図。
【図４】２in１モジュールによるＡ−ＮＰＣ３レベルインバータの部分構成図。
【発明を実施するための形態】
【００１２】
図１は本発明の実施例を示したもので、２in１のモジュールで構成されたＡ−ＮＰＣ３レベルインバータ回路の１相分の構成図である。１は直流電源、２は２in１のモジュールで構成されたインバータ１相分のアームで、ここではＵ相分のみが示されて直流電源１の正負電極間に接続される。３，４は２in１のモジュールで、それぞれはスイッチング素子としてのＩＧＢＴとフライホイール用ダイオードをそれぞれ２個内蔵している。
【００１３】
すなわち、モジュール３は、第１のスイッチング素子Ｔ１Ａと第２のスイッチング素子Ｔ１Ｂの直列回路で構成され、モジュール４は、第１のスイッチング素子Ｔ２Ａと第２のスイッチング素子Ｔ２Ｂの直列回路で構成されている。各モジュール３，４の各スイッチング素子は、第１のスイッチング素子同士Ｔ１Ａ，Ｔ２Ａの直列回路と、第２のスイッチング素子同士Ｔ１Ｂ，Ｔ２Ｂの直列回路が形成され、直流電源１の中性点０とＵ相の出力端子Ｕ間において２つの直列回路は並列に接続されている。
【００１４】
５は環状に形成されたフェライトコア、６はスイッチング素子Ｔ２Ａ用のゲート駆動回路、７はスイッチング素子Ｔ１Ｂ用のゲート駆動回路である。図示省略されているが、スイッチング素子Ｔ１Ａ，Ｔ２Ｂも同様に格別にゲート駆動回路を有している。
【００１５】
図１で示す２in１のモジュールで構成された３レベルインバータ回路では、Ｕ相を例にすると、出力端子Ｕと直流電源の中性点０との間に、スイッチング素子Ｔ１Ａ（のダイオード）とＴ２Ａの直列回路と、Ｔ１Ｂ（のダイオード）とＴ２Ｂの直列回路との２つのルートがある。この２つのルート間において、出力端子Ｕが中性点０に対して正電位のときの流れる電流のルートには、相端子Ｕ→スイッチング素子Ｔ１Ａのダイオード→Ｔ２Ａ→中性点０のルートと、出力端子Ｕ→スイッチング素子Ｔ１Ｂ→Ｔ２Ｂのダイオード→中性点０のルートの２ルートが存在する。
【００１６】
また、出力端子Ｕが中性点０に対して負電位のときの流れる電流のルートには、中性点０→スイッチング素子Ｔ２Ｂ→Ｔ１Ｂのダイオード→出力端子Ｕのルートと、中性点０→スイッチング素子Ｔ２Ａのダイオード→Ｔ１Ａ→出力端子Ｕのルートの２ルートが存在する。Ｕ相以外の他のＶ相，Ｗ相も同様に構成される。
すなわち、スイッチングの動作モードにおいて、スイッチング素子Ｔ２Ａ，Ｔ１Ｂのペアと、スイッチング素子Ｔ１Ａ，Ｔ２Ｂのペアは、ペア同士では同時に、ペア間においては互い違いにスイッチングするモードが存在する。フェライトコア５の環状には、スイッチング時に同時オンするスイッチング素子同士で自ゲート線と相手のエミッタ線が貫通される。
【００１７】
図１ではＴ１Ｂのゲート線とＴ２Ａのエミッタ線が、フェライトコア５の環状の同一方向から貫通されて各別のゲート駆動回路６，７に接続されている。他のペアＴ１Ａ，Ｔ２Ｂについても図示省略されているが、Ｔ２Ａ，Ｔ１Ｂと同様にフェライトコアの環状を貫通してそれぞれのゲート駆動回路に接続される。その際、異なる２個のスイッチング素子同士のゲート線とエミッタ線は、環状のフェライトコア５に対して同一方向から通されることで、作業性の良い組立てが可能となっている。
【００１８】
図２は、同時動作するペアのスイッチング素子Ｔ２Ａ，Ｔ１Ｂの動作状態図で、（ａ）は従来のゲート電流の状態、（ｂ）は本発明によるゲート電流の状態を示したものである。図２（ａ）では、配線のインダクタンスや回路部品等のばらつきにより、Ｔ２Ａ，Ｔ１Ｂ間においてゲート電流に波形差等が生じ、その結果スイッチング時に差が発生して電流が不均衡となっている。
【００１９】
これに対し図２（ｂ）では、ペア動作のスイッチング素子Ｔ２Ａ，Ｔ１Ｂのエミッタ線とゲート線をフェライトコア５の環状内を通すことにより、フェライトコア５がゲート電流の差異を打ち消すように働くことで、ゲート電流の立ち上り立下りが同じ波形となり、同時スイッチングが可能となっている。
【００２０】
以上、本発明によれば、オン・オフ時に複数のスイッチング素子を同時駆動し、且つ同時駆動する複数のスイッチング素子間で互い違いにスイッチングするものにおいて、同時駆動するスイッチング素子の自ゲート線と相手スイッチング素子のエミッタ線を、環状のフェライトコアに貫通させたものである。これにより、各スイッチング素子間を流れる電流及び波形が均等となり、電流集中による熱破壊や大電流遮断によるサージ電圧破壊を回避することが可能となる。また、フェライトコアの環状に、自ゲート線と相手スイッチング素子のエミッタ線を通す場合にも、同一方向から通すことが可能となって作業性の良い組立てが出来るものである。
【符号の説明】
【００２１】
１…  直流電源
２…  インバータアーム（１相分）
３…  第１のモジュール
４…  第２のモジュール
５…  フェライトコア
６，７…  ゲート駆動回路
【図１】
2016059112.tif 000003
【図２】
2016059112.tif 000004
【図３】
2016059112.tif 000005
【図４】
2016059112.tif 000006