(57)【要約】【課題】降伏電圧の温度依存性が小さい半導体装置を提供する。【解決手段】  実施形態の半導体装置は、第１半導体領域と、複数のダイオードと、分離領域と、第１電極と、第２電極と、第３電極と、を備える。ダイオードは、第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、を含む。第２半導体領域は、第１半導体領域上に選択的に設けられている。第３半導体領域は、第１半導体領域上に選択的に設けられている。第３半導体領域は、第２半導体領域と隣接している。分離領域は、第１半導体領域内に設けられ、隣り合う前記ダイオードの間に位置している。第１電極は、分離領域に隣り合う第２半導体領域と第３半導体領域を接続している。第２電極は、第２半導体領域に接続されている。第３電極は、第３半導体領域に接続されている。【選択図】図１
2016062992.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体領域と、
前記第１半導体領域上に選択的に設けられた第１導電形の第２半導体領域と、
前記第１半導体領域上に選択的に設けられ、前記第２半導体領域と隣接する第２導電形の第３半導体領域と、
を含む複数のダイオードと、
前記第１半導体領域内に設けられ、隣り合う前記ダイオードの間に位置する分離領域と、
前記分離領域に隣り合う前記第２半導体領域と前記第３半導体領域を接続する第１電極と、
前記第２半導体領域に接続された第２電極と、
前記第３半導体領域に接続された第３電極と、
を備えた半導体装置。
【請求項２】
前記第１半導体領域と異なる導電形を有する第４半導体領域をさらに備え、
前記第１半導体領域は、前記第４半導体領域上に設けられた請求項１記載の半導体装置。
【請求項３】
前記分離領域は、前記第４半導体領域に達している請求項２記載の半導体装置。
【請求項４】
前記分離領域は、
少なくとも一部が前記第１半導体領域に接する絶縁層と、
前記絶縁層を介して、少なくとも一部が前記第１半導体領域内に設けられ、前記第１電極に接続された導電層と、
を含む請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記分離領域は、前記第１半導体領域と異なる導電形の半導体領域である請求項１〜３のいずれか１つに記載の半導体装置。
【請求項６】
前記分離領域は、前記複数のダイオードを囲むように設けられた請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
第１導電形の第５半導体領域をさらに備え、
前記第１半導体領域は、第１導電形であり、
前記第４半導体領域は、第２導電形であり、
前記第４半導体領域は、前記第５半導体領域上に設けられた請求項２記載の半導体装置。
【請求項８】
前記第１電極、前記第２半導体領域、および前記第３半導体領域は、第１方向に延びており、
前記第２半導体領域は、前記第３半導体領域と、前記第１方向に対して直交する第２方向において、隣接しており、
前記ダイオードは、前記第２方向において複数設けられた請求項１〜７のいずれか１つに記載の半導体装置。
【請求項９】
前記第２電極に接続された第１端子と、
前記第３電極に接続された第２端子と、
前記複数のダイオードおよび前記電極を封止する封止部材と、
をさらに備えた請求項１〜８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第１電極に接続された第３端子をさらに備えた請求項９記載の半導体装置。
【請求項１１】
第２導電形の第６半導体領域と、前記第６半導体領域上に形成された、第１導電形の第７半導体領域と、を含むツェナーダイオードと、
前記第６半導体領域に接続された第４電極と、
前記第７半導体領域に接続された第５電極と、
をさらに備え、
前記第３電極は、前記第４電極に接続された請求項１〜１０のいずれか１つに記載の半導体装置。
【請求項１２】
前記ツェナーダイオードと、前記複数のダイオードと、は、同一の基板上に設けられた請求項１１記載の半導体装置。
【請求項１３】
前記第１半導体領域は、第１導電形の半導体領域であり、
前記第１半導体領域は、前記第６半導体領域上に設けられた請求項１１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
電気機器などにおいて、一定の電圧を得る目的で、半導体装置（例えば、ツェナーダイオード）が用いられる。ツェナーダイオードの降伏電圧は、一般的に、温度に対して依存性を有する。特に、降伏電圧が高い半導体装置では、温度の変化による降伏電圧の変動も大きい。降伏電圧の温度依存性が大きいと、低温条件下や高温条件下において、降伏電圧が所望の値から大きく外れてしまう。この結果、ツェナーダイオードを用いた電気機器が、正常に動作しなくなる可能性がある。  
そこで、このような半導体装置の降伏電圧の温度依存性を補償する技術が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２７７０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、降伏電圧の温度依存性が小さい半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１半導体領域と、複数のダイオードと、分離領域と、第１電極と、第２電極と、第３電極と、を備える。
ダイオードは、第１導電形の第２半導体領域と、第２導電形の第３半導体領域と、を含む。
第２半導体領域は、第１半導体領域上に選択的に設けられている。
第３半導体領域は、第１半導体領域上に選択的に設けられている。第３半導体領域は、第２半導体領域と隣接している。
分離領域は、第１半導体領域内に設けられ、隣り合う前記ダイオードの間に位置している。
第１電極は、分離領域に隣り合う第２半導体領域と第３半導体領域を接続している。
第２電極は、第２半導体領域に接続されている。
第３電極は、第３半導体領域に接続されている。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る半導体装置の断面図。
【図２】第１実施形態に係る半導体装置の平面図。
【図３】第２実施形態に係る半導体装置の断面図。
【図４】第３実施形態に係る半導体装置の断面図。
【図５】第４実施形態に係る半導体装置の断面図。
【図６】第５実施形態に係る半導体装置の断面図。
【図７】第６実施形態に係る半導体装置の断面図。
【図８】第６実施形態に係る半導体装置の平面図。
【図９】第７実施形態に係る半導体装置の断面図。
【図１０】第７実施形態に係る半導体装置の平面図。
【図１１】第８実施形態に係る半導体装置の断面図。
【図１２】第８実施形態に係る半導体装置の平面図。
【図１３】第９実施形態に係る半導体装置の断面図。
【図１４】第９実施形態に係る半導体装置の平面図。
【図１５】第１０実施形態に係る半導体装置の平面図。
【図１６】第１１実施形態に係る半導体装置の断面図。
【図１７】第１１実施形態に係る半導体装置の平面図。
【図１８】第１２実施形態に係る半導体装置の断面図。
【図１９】第１３実施形態に係る半導体装置の断面図。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
各図面中の矢印Ｘ、Ｙ、Ｚは互いに直交する三方向を表しており、例えば、矢印Ｘが表す方向（Ｘ方向）、矢印Ｙが表す方向（Ｙ方向）は半導体基板の主面に平行な方向であり、矢印Ｚが表す方向（Ｚ方向）は半導体基板の主面に垂直な方向を表している。
なお、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明において、ｎ＋、ｎ及びｐ＋、ｐの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ形の不純物濃度が相対的に高いことを示す。また、ｐ＋はｐよりもｐ形の不純物濃度が相対的に高いことを示す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させ、アノードおよびカソードの極性を反転させて各実施形態を実施してもよい。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る半導体装置１００の断面図である。
図２は、第１実施形態に係る半導体装置１００の平面図である。
図１は、図２におけるＡ−Ａ’断面図である。
図２において、絶縁層や保護層などは省略されている。また、図２では、各半導体領域と電極の位置関係を表すため、電極を透過させて図示している。図２において、各半導体領域および分離領域は破線で表され、電極は実線で表されている。
【０００９】
半導体装置１００は、半導体基板（半導体基板１）と、第１電極（電極１１）と、第２電極（アノード電極１３）と、第３電極（カソード電極１５）と、を備える。
半導体基板は、第１半導体領域（ｐ形半導体領域４）と、第１導電形の第２半導体領域（ｐ＋形半導体領域５）および第２導電形の第３半導体領域（ｎ＋形半導体領域７）を含む複数のダイオードと、分離領域（分離領域９）と、第４半導体領域（ｎ形半導体領域３）と、を有する。
【００１０】
半導体基板１（以下、単に基板１という）は、例えば、シリコンを主成分とする基板である。基板１には、各半導体領域が設けられている。
基板１は、ｎ形半導体領域３を有する。ｎ形半導体領域３上には、ｐ形半導体領域４が設けられている。ｐ形半導体領域４は、例えば、シリコンを含むｎ形半導体基板上に、ｐ形の半導体層をエピタキシャル成長することで形成される。あるいは、ｎ形半導体基板の表面に、ｐ形の不純物をイオン注入することで形成される。
【００１１】
ｐ＋形半導体領域５は、ｐ形半導体領域４上に選択的に設けられている。また、ｐ＋形半導体領域５は、基板１の表面に設けられている。図２に表すように、ｐ＋形半導体領域５は、Ｘ方向に延びている。ｐ＋形半導体領域５は、Ｘ方向に対して直交するＹ方向において、複数設けられている。
【００１２】
ｐ＋形半導体領域５のｐ形不純物濃度は、ｐ形半導体領域４のｐ形不純物濃度よりも高い。ｐ＋形半導体領域５の表面のｐ形不純物濃度は、電気的にオーミック特性が得られる程度の不純物濃度となっている。
ｐ＋形半導体領域５は、例えば、ｐ形半導体領域４上に選択的にｐ形の不純物をイオン注入することで形成される。
【００１３】
ｎ＋形半導体領域７は、ｐ形半導体領域４上に選択的に設けられている。ｎ＋形半導体領域７は、基板１の表面に設けられている。ｎ＋形半導体領域７は、Ｘ方向に延びている。ｎ＋形半導体領域７は、Ｙ方向において、複数設けられている。ｎ＋形半導体領域７は、Ｙ方向においてｐ＋形半導体領域５と隣接してｐｎ接合を形成している。すなわち、互いに隣接するｐ＋形半導体領域５とｎ＋形半導体領域７は、ダイオードＤを構成している。図１に表す例では、ｐ形半導体領域４上に、５個のダイオードＤが設けられている。
【００１４】
ｎ＋形半導体領域７のｎ形不純物濃度は、ｐ形半導体領域４のｐ形不純物濃度よりも高い。ｎ＋形半導体領域７の表面のｎ形の不純物濃度は、ｐ＋形半導体領域５と同様に、電気的にオーミック特性が得られる程度の不純物濃度となっている。ｎ＋形半導体領域７のｎ形の不純物濃度は、例えば、ｐ＋形半導体領域５のｐ形の不純物濃度と等しい。ただし、ダイオードとしての機能が得られれば、ｎ＋形半導体領域７のｎ形の不純物濃度は、ｐ＋形半導体領域５のｐ形の不純物濃度と異なっていても良い。
【００１５】
ｎ＋形半導体領域７は、例えば、ｐ形半導体領域４上に選択的にｎ形の不純物をイオン注入することで形成される。
ダイオードＤは、ｎ形半導体領域３をｐ形の半導体領域とし、ｐ形半導体領域４をｎ形の半導体領域として、ｎ形の半導体領域４中に形成されてもよい。
【００１６】
分離領域９は、隣り合うダイオードＤの間に設けられている。分離領域９は、Ｘ方向に延びており、かつＹ方向において複数設けられている。
本実施形態において、分離領域９は、ｐ形半導体領域４の表面（基板１の表面）から、ｎ形半導体領域３に達するように設けられている。しかし、分離領域９はｎ形半導体領域３に達していなくても良い。分離領域９の先端と、ｎ形半導体領域３と、の距離が小さい場合は、分離領域９がｎ形半導体領域３に達している場合と同様に、半導体装置１００は動作可能である。
分離領域９は、例えば、基板１に形成されたトレンチに、絶縁材料を埋め込むことで形成される。
【００１７】
電極１１は、基板１上に設けられている。電極１１は、１つのダイオードＤのｐ＋形半導体領域５と、それに隣り合うダイオードＤのｎ＋形半導体領域７と、に接続されている。すなわち、電極１１は、１つの分離領域９に隣り合うｐ＋形半導体領域５とｎ＋形半導体領域７を接続している。電極１１により、複数のダイオードＤは、直列に接続されている。すなわち、分離領域９を介して隣り合うｐ＋形半導体領域５とｎ＋形半導体領域７は電気的に接続される。
【００１８】
電極１１は、Ｘ方向に延びており、かつＹ方向において複数設けられている。電極１１が、ｐ＋形半導体領域５およびｎ＋形半導体領域７と同様に、Ｘ方向に延びていることで、ｐ＋形半導体領域５およびｎ＋形半導体領域７との接触面積を増やし、電気抵抗を低減することが可能となる。
【００１９】
直列に接続された複数のダイオードＤのうち、アノード端に位置するダイオードのｐ＋形半導体領域５は、アノード電極１３に接続されている。
直列に接続された複数のダイオードＤのうち、カソード端に位置するダイオードのｎ＋形半導体領域７は、カソード電極１５に接続されている。
電極１１、アノード電極１３、およびカソード電極１５の材料として、例えば、金属やポリシリコンを用いることができる。各電極の材料として金属を用いる場合の一例として、各電極は、基板１上に設けられたＴｉと、Ｔｉ上に設けられたＡｌと、から構成される。
【００２０】
基板１の表面であって、電極１１と各半導体領域との接触部分以外の領域には、絶縁層１７が設けられている。絶縁層１７は、例えば、分離領域９と電極１１の間、およびｐ＋形半導体領域５とｎ＋形半導体領域７のｐｎ接合界面の直上に設けられている。絶縁層１７の材料として、例えば、酸化シリコンを用いることができる。
電極１１上および絶縁層１７上には、保護層１９が設けられている。保護層１９の材料として、例えば、ポリイミドを用いることができる。
【００２１】
以下で、本実施形態の作用および効果について説明する。
カソード電極１５に対して、アノード電極１３に正の電位が印加されると、各ダイオードＤには順方向電圧が印加される。このとき、各ダイオードＤにおいて、電圧の降下が生じる。ダイオードに順方向電圧が印加された際の降下電圧は、温度に対して依存性を有する。具体的には、常温における降下電圧は約０．７Ｖであり、温度が１゜Ｃ上昇するごとに、降下電圧が約２．５ｍＶ小さくなる。
【００２２】
ダイオードＤが直列に接続された場合、各ダイオードＤの温度依存性は重畳される。例えば、図１に表す半導体装置では、５個のダイオードが直列に接続されているため、温度が１゜Ｃ上昇するごとに、降下電圧が約１２．５ｍＶ小さくなる。
【００２３】
従って、温度の上昇に応じて降伏電圧が上昇する半導体装置、例えば、降伏電圧５Ｖ以上のツェナーダイオードに対して、直列接続するダイオードＤの数を調整した半導体装置１００を組み合わせることで、ツェナーダイオードの降伏電圧の温度依存性を低減することが可能となる。
【００２４】
近年、電力制御用の半導体装置の用途拡大に伴い、高い降伏電圧を有するツェナーダイオードが広く用いられつつある。高い降伏電圧を有するツェナーダイオードは、温度に応じて降伏電圧が大きく変動する。このため、１つの順方向ダイオードを接続しただけでは、高い降伏電圧を有するツェナーダイオードの温度依存性を十分に補償することはできない。また、このようなツェナーダイオードは、例えば、自動車などに用いられる。自動車に用いられる場合は、外部環境により、半導体装置の温度が−４０゜Ｃ〜１２５゜Ｃの範囲で変化しうる。このため、温度依存性が十分に低減されなければ、低温状況下や高温状況下において、降伏電圧が、常温時の値から大きくずれてしまう。
従って、半導体装置の降伏電圧の温度依存性は、可能な限り低減されることが望ましい。
【００２５】
本実施形態に係る半導体装置１００によれば、複数のダイオードＤが直列に接続されているため、温度の上昇に応じて低下する降下電圧の値を大きくすることが可能である。このため、例えば、上述した高い降伏電圧を有するツェナーダイオードに接続した場合に、その温度依存性を補償することが可能である。
【００２６】
また、本実施形態では、各ダイオードＤの間に分離領域９が設けられている。このため、電極１１を通らずにｐ形半導体領域４を通して、カソード電極１５に接するｎ＋形半導体領域７に電流が流れることを抑制できる。この結果、半導体装置１００のダイオードとしての動作の信頼性を向上させることが可能となる。
【００２７】
このとき、ｐ形半導体領域４がｎ形半導体領域３上に設けられ、分離領域９がｐ形半導体領域４の表面からｎ形半導体領域３に達していることで、電極１１を通らずにｐ形半導体領域４を通してカソード領域１５に接するｎ＋形半導体領域７に電流が流れることをより一層抑制できる。このため、半導体装置１００のダイオードとしての動作の信頼性をより一層向上させることが可能となる。
【００２８】
（第２実施形態）
図３は、第２実施形態に係る半導体装置２００の断面図である。
第２実施形態に係る半導体装置２００は、第１実施形態に係る半導体装置１００と比較して、分離領域９の構造が異なる。
【００２９】
第１実施形態において、分離領域９は絶縁材料のみで構成されている。これに対して本実施形態では、分離領域９は絶縁層９１および導電層９２から構成されている。
絶縁層９１は、一部がｎ形半導体領域３に接しており、他の一部がｐ形半導体領域４に接している。ただし、分離領域９が、ｎ形半導体領域３に達していない場合は、絶縁層９１は、ｎ形半導体領域３とは接していない。すなわち、絶縁層９１は、少なくとも一部が、ｐ形半導体領域４に接する。
【００３０】
導電層９２は、絶縁層９１を介してｎ形半導体領域３内およびｐ形半導体領域４内に設けられている。ただし、分離領域９がｎ形半導体領域３に達しており、絶縁層９１はｐ形半導体領域４内にのみ設けられていてもよい。すなわち、導電層９２は、少なくとも一部が、絶縁層９１を介して、ｐ形半導体領域４内に設けられている。
導電層９２は電極１１に接続されている。
【００３１】
本実施形態に係る分離領域９は、例えば、基板１に対して、半導体領域３まで達するトレンチを形成し、当該トレンチ内に絶縁材料を堆積させ、その後に導電材料を堆積させることで形成される。このとき、導電層９２を形成すると同時に、電極１１、アノード電極１３、およびカソード電極１５を形成してもよい。
なお、図３に表す例では、基板１に形成されたトレンチは導電層９２によって埋め込まれているが、導電層９２は、基板１に形成されたトレンチを埋め込まないものであってもよい。この場合、分離領域９が設けられた部分では、絶縁層９１上に堆積された導電層が、導電層９２であり、電極１１でもある。
【００３２】
各ダイオードＤに電流が流れている状態では、キャリアは電極１１を通ってダイオードＤ間を移動するとともに、ｐ形半導体領域４中を移動している。各電極１１の電位は、アノード電極１３からカソード電極１５に向けて、ダイオードＤの数に応じて変化していく。このとき、隣り合うダイオードＤの間の電位差は、おおよそ、ダイオードＤの降下電圧に等しくなる。これに対して、ｐ形半導体領域４中のキャリアは、当該ｐ形半導体領域４上に設けられたダイオードＤに流れる電流や、当該ｐ形半導体領域４に隣り合うｐ形半導体領域４上に設けられたダイオードＤからの電位の影響を受けて、ｐ形半導体領域４内を移動している。このため、隣り合うｐ形半導体領域４の電位差は、各ｐ形半導体領域４で異なる場合がある。
【００３３】
本実施形態では、ｐ形半導体領域４内に、電極１１と接続された導電層９２が設けられている。このため、導電層９２が設けられていない場合に比べて、ｐ形半導体領域４内部の電位が安定する。この結果、半導体装置２００におけるダイオード動作を安定させることが可能となる。
【００３４】
（第３実施形態）
図４は、第３実施形態に係る半導体装置３００の断面図である。
第３実施形態に係る半導体装置３００は、第１実施形態に係る半導体装置１００と比較して、分離領域９の構造が異なる。
【００３５】
本実施形態では、分離領域９は、ｐ形半導体領域４の導電形と反対の導電形の半導体領域で構成されている。分離領域９は、基板１の表面から、ｎ形半導体領域３に達している。図４に表す例では、分離領域９は、ｎ形の半導体領域で構成されている。分離領域９のｎ形不純物濃度は、例えば、ｐ形半導体領域４のｐ形不純物濃度より高い。
本実施形態においても、第１実施形態と同様の効果を得ることが可能である。
【００３６】
第１実施形態乃至第３実施形態において述べた分離領域９の構成以外にも、例えば、ＳＯＩ基板上に各半導体領域を形成した後に、各ダイオードＤの間をドライエッチングにより分離することも可能である。この場合、ｐ形半導体領域４中に設けられた空隙が、分離領域９に相当する。
【００３７】
（第４実施形態）
図５は、第４実施形態に係る半導体装置４００の断面図である。
第４実施形態に係る半導体装置４００は、第１実施形態に係る半導体装置１００と比較して、ｐ形半導体領域２１（第５半導体領域）をさらに備える点で異なる。
【００３８】
ｎ形半導体領域３は、ｐ形半導体領域２１上に設けられている。分離領域９は、ｐ形半導体領域４の表面からｐ形半導体領域２１に達している。ただし、分離領域９は、ｐ形半導体領域２１に達しておらず、ｎ形半導体領域３まで達していてもよい。
【００３９】
各実施形態に係る半導体装置は、例えば、電気回路に組み込む際に配線板上に設けられる。その際に、半導体装置の裏面（ｎ形半導体領域３の界面のうち、ｐ形半導体領域４と反対側の界面）に電極を形成し、カソード電極１５と当該裏面電極を短絡する場合がある。この場合、アノード電極１３と裏面電極の間に電圧が印加される。
ここで、アノード電極１３と裏面電極の間の耐圧が低いと、アノード電極１３と半導体装置の裏面電極の間に電流が流れ、半導体装置がダイオードとして動作しなくなる可能性がある。
【００４０】
これに対して、ｐ形半導体領域２１を設けることで、ｎ形半導体領域３とｐ形半導体領域２１とのｐｎ接合により、アノード電極１３と半導体装置裏面との間の耐圧を向上させることが可能となる。
このため、本実施形態によれば、第１実施形態と比較して、半導体装置のダイオードとしての動作をより安定させることが可能となる。
【００４１】
半導体領域３がｐ形の半導体領域であり、半導体領域４がｎ形の半導体領域である場合は、半導体領域２１の導電形を、ｎ形とすればよい。すなわち、半導体領域２１は、半導体領域３の導電形と異なる導電形を有する。
半導体領域３がｐ形半導体領域である場合は、半導体領域２１をｎ形半導体領域とすることで、半導体領域３と半導体領域２１のｐｎ接合により、アノード電極１３と裏面電極との間の耐圧を向上させることが可能となる。
【００４２】
（第５実施形態）
図６は、第５実施形態に係る半導体装置５００の断面図である。
第５実施形態に係る半導体装置５００は、第４実施形態に係る半導体装置４００と比較して、ｎ形半導体領域３に代えて絶縁領域２３を備える点で異なる。
【００４３】
絶縁領域２３は、例えば、酸化シリコンを含む領域である。絶縁領域２３は、ｐ形半導体領域２１上に設けられている。ｐ形半導体領域４は、絶縁領域２３上に設けられている。
分離領域９は、ｐ形半導体領域４の表面から絶縁領域２３に達している。分離領域９の先端は、例えば、ｐ形半導体領域４と絶縁領域２３の境界部分に位置している。絶縁領域２３の下には、ｐ形半導体領域２１が設けられている。
【００４４】
半導体装置５００は、例えば、ｐ形半導体領域４が形成された基板と、ｐ形半導体領域２１が形成された基板を貼り合わせることで形成される。このとき、２つの基板を張り合わせた面が絶縁領域２３となる。
なお、ｐ形半導体領域４はｎ形の半導体領域であっても良い。また、半導体領域２１は、ｎ形の半導体領域であっても良い。
【００４５】
本実施形態によれば、絶縁領域２３が設けられ、分離領域９が絶縁領域２３にまで達しているため、第１実施形態に比べて、電極１１を通らずにｐ形半導体領域４を通してカソード領域１５に接するｎ＋形半導体領域７に電流が流れることをより一層抑制できる。
【００４６】
（第６実施形態）
図７は、第６実施形態に係る半導体装置６００の断面図である。
図８は、第６実施形態に係る半導体装置６００の平面図である。
図７は、図８におけるＡ−Ａ’断面図である。
図８では、分離領域９の平面視における構造を説明するために、絶縁層、保護層、および電極などは省略されている。
【００４７】
第６実施形態に係る半導体装置６００は、第１実施形態に係る半導体装置１００と比較して、分離領域９が、複数のダイオードＤを囲うように、半導体装置１００の外周にも設けられている点で異なる。
【００４８】
各ダイオードＤが設けられたｐ形半導体領域４は、分離領域９により、基板１のＸ方向およびＹ方向における端部から分離されている。すなわち、基板１のＸ方向の端部およびＹ方向における端部に設けられたｐ形半導体領域４と、ダイオードＤが設けられたｐ形半導体領域４と、の間に、分離領域９が設けられている。
【００４９】
１つの基板上に複数の半導体装置を作製し、その後、基板を切断して複数の半導体装置を分離させる際に、基板の断面には多数の欠陥が生じる。そして、上述した通り、半導体装置は、配線板上に設けられる際に、半導体装置の裏面に電極を形成し、カソード電極１５と裏面電極を短絡する場合がある。
基板の断面（半導体装置の端面）に欠陥が多く存在すると、アノード電極１３と裏面電極の間に電圧が印加された際に、半導体装置の端面近傍に電流が流れ、半導体装置のダイオードとしての動作が不安定となる可能性がある。
【００５０】
これに対して、本実施形態によれば、ｐ形半導体領域４において、アノード電極１３に接続されたｐ＋形半導体領域５と、半導体装置６００の端面と、が分離領域９により分離されている。このため、アノード電極１３と半導体装置６００の裏面の間に電圧が印加された場合においても、半導体装置６００の端面近傍に電流が流れることが抑制され、半導体装置６００のダイオードとしての動作を安定させることが可能となる。
本実施形態に係る分離領域９は、第１実施形態以外にも、例えば、前述の第２実施形態〜第５実施形態に適用することが可能である。
【００５１】
半導体領域３がｐ形の半導体領域であり、半導体領域４がｎ形の半導体領域である場合、アノード電極１３と裏面電極の間に印加される電圧は、半導体領域３と半導体領域４とのｐｎ接合に対して逆方向の電圧である。このため、半導体領域３がｐ形の半導体領域であり、半導体領域４がｎ形の半導体領域である場合、半導体領域３がｎ形の半導体領域であり、半導体領域４がｐ形の半導体領域である場合に比べて、半導体装置６００の端面近傍に流れる電流をより一層抑制し、半導体装置６００のダイオードとしての動作を安定させることが可能となる。
【００５２】
（第７実施形態）
図９は、第７実施形態に係る半導体装置７００の断面図である。
図１０は、第７実施形態に係る半導体装置７００の平面図である。
図９は、図１０におけるＡ−Ａ’断面図である。
図１０では、分離領域９およびｎ形半導体領域２５の平面視における構造を説明するために、絶縁層、保護層、および電極などは省略されている。
【００５３】
第７実施形態に係る半導体装置７００は、第６実施形態に係る半導体装置６００と比較して、分離領域９の一部が、ｎ形半導体領域２５で構成されている点で異なる。具体的には、分離領域９のうち、基板１の外周に設けられた分離領域９に代えて、ｎ形半導体領域２５が設けられている。
【００５４】
ｎ形半導体領域２５は、ｐ形半導体領域４の導電形と反対の導電形を有する半導体領域である。半導体領域４がｎ形の半導体領域である場合は、半導体領域２５の導電形を、ｐ形とすればよい。
ｎ形半導体領域２５は、複数のダイオードＤを囲うように設けられている。ｎ形半導体領域２５のｎ形不純物濃度は、ｐ形半導体領域４のｐ形不純物濃度より高い。
図１０に表すように、分離領域９の一部は、ｎ形半導体領域２５中に設けられている。
【００５５】
ｎ形半導体領域２５を設けることで、第６実施形態と同様に、アノード電極１３と半導体装置７００の裏面の間に電圧が印加された場合に、半導体装置７００の端面近傍に電流が流れることが抑制され、半導体装置７００のダイオードとしての動作を安定させることが可能となる。
ｎ形半導体領域２５は、第１実施形態以外にも、例えば、前述の第２実施形態〜第５実施形態に適用することが可能である。
【００５６】
（第８実施形態）
図１１は、第８実施形態に係る半導体装置８００の断面図である。
図１２は、第８実施形態に係る半導体装置８００の平面図である。
図１１は、図１２におけるＡ−Ａ’断面図である。
図１２では、ｐ＋形半導体領域５およびｎ＋形半導体領域７の平面視における構造を説明するために、絶縁層、保護層、および電極などは省略されている。
【００５７】
第８実施形態に係る半導体装置８００は、第１実施形態に係る半導体装置と比較して、ｐ＋形半導体領域５およびｎ＋形半導体領域７の構造が異なる。
ｎ＋形半導体領域７は、ｐ形半導体領域４上に選択的に設けられている。ｐ＋形半導体領域５は、ｐ形半導体領域４上であり、かつｎ＋形半導体領域７上に設けられている。ｐ＋形半導体領域５およびｎ＋形半導体領域７が、Ｘ方向に延び、Ｙ方向において複数設けられている点は、第１実施形態と同様である。
【００５８】
ｐ＋形半導体領域５は、ｎ＋形半導体領域７により囲まれている。すなわち、ｐ＋形半導体領域５のＹ方向の寸法は、ｎ＋形半導体領域７のＹ方向の寸法よりも短い。また、ｐ＋形半導体領域５のＸ方向の寸法は、ｎ＋形半導体領域７のＸ方向の寸法よりも短い。ｐ＋形半導体領域５のＹ方向およびＸ方向に直交するＺ方向の寸法は、ｎ＋形半導体領域７のＺ方向の寸法よりも短い。
本実施形態においても、第１実施形態と同様の効果を得ることが可能である。
また、第６実施形態あるいは第７実施形態と組み合わせることで、半導体装置８００のダイオード動作をより安定させることが可能となる。
【００５９】
（第９実施形態）
図１３は、第９実施形態に係る半導体装置９００の断面図である。
図１４は、第９実施形態に係る半導体装置９００の平面図である。
図１３は、図１４におけるＡ−Ａ’断面図である。
図１４において、絶縁層や保護層などは省略されている。
【００６０】
第９実施形態に係る半導体装置９００は、第１実施形態に係る半導体装置１００と比較して、ダイオードＤや電極１１などの配置が異なる。
第１実施形態では、ｐ＋形半導体領域５、ｎ＋形半導体領域７および各電極は、Ｘ方向に延び、Ｙ方向において複数設けられていた。これに対して、本実施形態では、ｐ＋形半導体領域５およびｎ＋形半導体領域７を含むダイオードＤは、Ｙ方向およびＸ方向において、複数設けられている。
【００６１】
本実施形態においても、隣り合うダイオードＤの間には、分離領域９が設けられている。また、分離領域９は、複数のダイオードＤを囲うように設けられている。
電極１１の一部はＸ方向に延びており、他の一部はＹ方向に延びている。電極１１は、分離領域９に隣り合うｐ＋形半導体領域５とｎ＋形半導体領域７を接続している。電極１１は、複数のダイオードＤを直列に接続するように設けられている。
【００６２】
Ｚ方向から見た場合（平面視）において、ｐ＋形半導体領域５の面積は、ｎ＋形半導体領域７の面積よりも大きい。こうすることで、ｐ＋形半導体領域５と電極１１の接触面積、およびｎ＋形半導体領域７と電極１１の接触面積を大きくすることができ、かつ、ダイオードＤと電極１１の接触面積を、それぞれのダイオードＤにおいてほぼ均一にすることができる。
本実施形態においても、第１実施形態と同様の効果を得ることが可能である。
【００６３】
（第１０実施形態）
図１５は、第１０実施形態に係る半導体装置１０００の平面図である。
半導体装置１０００は、第１実施形態に係る半導体装置１００をパッケージしたものである。
半導体装置１０００は、第１実施形態に係る半導体装置１００に加え、フレーム２７、封止部材２９、アノード端子３１、カソード端子３３、および端子３５ａ〜ｄをさらに備える。基板１には、ダイシングライン３７が形成されている。
【００６４】
半導体装置１００は、フレーム２７上に載置され、封止部材２９により封止されている。
アノード端子３１は、アノード電極１３に接続されている。
カソード端子３３は、カソード電極１５に接続されている。
端子３５ａ〜ｄは、それぞれ、隣接するダイオードＤを接続している電極１１ａ〜ｄに接続されている。
【００６５】
電極１１ａ〜ｄに接続された端子３５ａ〜ｄを備えることで、半導体装置１０００に接続されるツェナーダイオードの降伏電圧の温度依存性に合わせて、直列に接続されるダイオードＤの数を選択することが可能となる。例えば、２個の直列に接続されたダイオードを外部と接続する場合は、アノード端子３１と端子３５ｂを外部端子に接続すればよい。あるいは、端子３５ｃとカソード端子３３を外部端子に接続してもよい。
従って、本実施形態によれば、半導体装置１０００に接続されるツェナーダイオードの降伏電圧の温度依存性に合わせて、半導体装置１０００の降下電圧の温度依存性を容易に調整することが可能である。
【００６６】
（第１１実施形態）
図１６は、第９実施形態に係る半導体装置１１００の断面図である。
図１７は、第９実施形態に係る半導体装置１１００の平面図である。
図１６は、図１７におけるＡ−Ａ’断面図である。
図１６において、パッケージのための封止部材、フレームやダイシングラインなどは省略されている。
【００６７】
半導体装置１１００は、第１実施形態に係る半導体装置１００に、半導体装置５０を接続し、パッケージしたものである。
半導体装置１１００は、半導体装置５０と、半導体装置１００と、フレーム２７、封止部材２９、カソード端子３１（第１端子）、アノード端子３３（第２端子）、端子３５ａ〜ｄ、フレーム６７を備える。
半導体装置５０は、半導体基板２と、カソード電極５９（第４電極）と、アノード電極６１（第５電極）と、絶縁層６３と、および保護層６５と、を備える。半導体基板２は、ｎ＋形半導体領域５１と、ｎ形半導体領域５３と、ｐ形半導体領域５５と、ｐ＋形半導体領域５７と、を含む。
本実施形態に係る半導体装置１１００は、ツェナーダイオードとして用いることが可能である。半導体装置１００の構成は、第１実施形態と同様であるが、アノード端子とカソード端子が第１実施形態の構成と反対となっている。
基板１には、ダイシングライン３７が形成されている。半導体基板２（以下、単に基板２という）には、ダイシングライン６９が形成されている。
【００６８】
ｎ形半導体領域５３は、ｎ＋半導体領域５１上に設けられている。ｎ＋半導体領域５１は、カソード電極５９に接している。ｎ＋半導体領域５１は、本実施形態に必須では無いが、カソード電極５９と、カソード電極５９に接する半導体領域と、の間の電気抵抗を低減するためには、設けられていることが望ましい。
【００６９】
ｐ形半導体領域５５およびｐ＋形半導体領域５７は、ｎ形半導体領域５３上に設けられている。ｐ形半導体領域５５は、ｐ＋形半導体領域５７を囲うように設けられている。
【００７０】
アノード電極６１は、ｐ＋形半導体領域５７に接している。絶縁層６３は、アノード電極６１の外周の、ｐ形半導体領域５５上に設けられている。ｐ形半導体領域５５は、本実施形態に必須では無い。ただし、ｐ形半導体領域５５を絶縁層５７の下に環状に設けることで、ｎ形半導体領域５３の外周における電界強度を緩和することが可能である。
アノード電極６１は、半導体装置１００のカソード電極１３に接続されている。
保護層６５は、アノード電極６１上および絶縁層６３上に設けられている。
【００７１】
半導体装置５０は、フレーム６７上に設けられている。フレーム６７は、カソード端子３１に接続されている。アノード電極６１は、端子３５ａに接続されている。
電極１１ｂは、端子３５ｂ（第３端子）に接続されている。電極１１ｃは、端子３５ｃに接続されている。電極１１ｄは、端子３５ｄに接続されている。アノード電極１５は、アノード端子３３に接続されている。
【００７２】
半導体装置５０において、ｎ＋半導体領域５１、ｎ形半導体領域５３、ｐ形半導体領域５５、およびｐ＋形半導体領域５７により、ツェナーダイオードが構成されている。
すなわち、半導体装置１１００は、ツェナーダイオードである半導体装置５０と、複数の順方向ダイオードＤが直列に接続された構造を有する。
【００７３】
降伏電圧が約５Ｖ以上であるツェナーダイオードは、一般に、温度が上昇すると、降伏電圧も上昇する。一例として、半導体装置５０が、１６．５Ｖの降伏電圧を有するツェナーダイオードである場合、温度が１℃上昇すると、降伏電圧が１２．５ｍＶ上昇する。一方で、順方向ダイオードでは、温度が１℃上昇すると、降下電圧が２．５ｍＶ低下する。このため、ツェナーダイオードに順方向ダイオードを接続することで、ツェナーダイオードの温度依存性を補償することができる。しかし、上述した１６．５Ｖの降伏電圧を有するツェナーダイオードの温度依存性を補償するためには、１個の順方向ダイオードだけでは不十分である。
【００７４】
半導体装置１００は、複数の順方向ダイオードが直列に接続された構造を有する。例えば、図１６に表す半導体装置１００は、５個の順方向ダイオードが直列に接続された構造を有している。順方向ダイオードが直列に接続されている場合、各順方向ダイオードの温度依存性が重畳される。このため、図１６に表す例では、半導体装置１００の温度が１゜Ｃ上昇すると、降下電圧が１２．５ｍＶ低下する。したがって、１６．５Ｖの降伏電圧を有するツェナーダイオードの温度依存性は、半導体装置１００の温度依存性により、低減される。
【００７５】
順方向ダイオードは、約０．７Ｖの降下電圧を有する。上述した例では、ツェナーダイオードによる降伏電圧が１６．５Ｖであり、順方向ダイオードによる降下電圧の合計が約３．５Ｖである。このため、ツェナーダイオードの降伏電圧を上回る電圧が印加された際、半導体装置１１００全体としては、約２０Ｖの降伏電圧が生じる。
従って、半導体装置１１００は、２０Ｖの降伏電圧を有する、温度依存性が小さいツェナーダイオードとして用いることが可能である。
【００７６】
このように、本実施形態によれば、降下電圧が大きく、かつ温度依存性が小さいツェナーダイオードを得ることが可能となる。
【００７７】
また、半導体装置１１００は、半導体装置１００の電極１１の各々に接続された端子３５ｂ〜ｄを有する。このため、半導体装置５０の降伏電圧に応じて直列接続する順方向ダイオードの数を選択することが可能である。
このため、半導体装置５０の降伏電圧の温度依存性に合わせて、半導体装置１００の降下電圧の温度依存性を容易に調整することが可能である。
【００７８】
（第１２実施形態）
図１８は、第１２実施形態に係る半導体装置１２００の断面図である。
第１２実施形態に係る半導体装置１２００は、第１１実施形態に係る半導体装置１１００と比較して、主に、半導体装置５０および半導体装置１００が、１つの基板上に形成されている点で異なる。
【００７９】
基板１において、ｎ形半導体領域５３は、ｎ＋半導体領域５１上に設けられている。そして、ｐ形半導体領域４、ｐ形半導体領域５５、およびｐ＋形半導体領域５７は、ｎ形半導体領域５３上に設けられている。
ｐ＋形半導体領域５は、ｎ＋形半導体領域７上に設けられている。ｐ＋形半導体領域５は、ｎ＋形半導体領域７により囲まれている。これは、ｐ形半導体領域４を通して、ｐ＋形半導体領域５とｎ形半導体領域５３との間で電流が流れることを抑制するためである。
【００８０】
電極７１は、ｐ＋形半導体領域５７と、複数のｐ＋形半導体領域５のうち最もアノード側に設けられたｐ＋形半導体領域５と、に接続されている。電極７１は、半導体装置５０のカソード電極であり、半導体装置１００のアノード電極でもある。電極７１を通して、半導体装置５０と半導体装置１００が直列に接続されている。
【００８１】
本実施形態によれば、第１１実施形態と比較して、半導体装置５０および半導体装置１００が１つの基板上に形成されているため、半導体装置５０および半導体装置１００を含む半導体装置のサイズをより小さくすることが可能である。
【００８２】
このとき、ｐ形半導体領域４をｐ形の半導体領域とすることで、ｎ形半導体領域５３上にｐ形半導体領域４を設け、ｐ形半導体領域４上にダイオードＤを形成することが可能となる。ｎ形半導体領域５３上にｐ形半導体領域４およびダイオードＤを設けることで、半導体装置１２００のサイズをより小さくすることが可能となる。
【００８３】
（第１３実施形態）
図１９は、第１３実施形態に係る半導体装置１３００の断面図である。
第１３実施形態に係る半導体装置１３００は、第１２実施形態に係る半導体装置１２００と比較して、主に、カソード電極１５の形状が異なる。
【００８４】
電極１１および電極７１上には、絶縁層７３が設けられている。絶縁層７３は、電極１１および電極７１を覆っている。絶縁層７３の材料として、例えば、酸化シリコンを用いることができる。
カソード電極１５は、１つのダイオードＤのｎ＋形半導体領域７に接するとともに、絶縁層７３上に設けられている。
【００８５】
本実施形態によれば、第１２実施形態と比較して、カソード電極１５の面積を広くすることができ、カソード電極１５に外部端子を接続する際の接触不良を抑制することができる。また、基板１上の所望の位置において、カソード電極１５と外部端子を接続することが可能となる。
【００８６】
上述した、各実施形態で述べた、各半導体領域における不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することができる。
【００８７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００８８】
１、２…半導体基板  ３…ｎ形半導体領域  ４…ｐ形半導体領域  ５…ｐ＋形半導体領域  ７…ｎ＋形半導体領域  ９…分離領域  １１、１３、１５、５９、６１…電極  ５１…ｎ＋形半導体領域  ５３…ｎ形半導体領域  ５５…ｐ形半導体領域  ５７…ｐ＋形半導体領域
【図１】
2016062992.tif 000003
【図２】
2016062992.tif 000004
【図３】
2016062992.tif 000005
【図４】
2016062992.tif 000006
【図５】
2016062992.tif 000007
【図６】
2016062992.tif 000008
【図７】
2016062992.tif 000009
【図８】
2016062992.tif 000010
【図９】
2016062992.tif 000011
【図１０】
2016062992.tif 000012
【図１１】
2016062992.tif 000013
【図１２】
2016062992.tif 000014
【図１３】
2016062992.tif 000015
【図１４】
2016062992.tif 000016
【図１５】
2016062992.tif 000017
【図１６】
2016062992.tif 000018
【図１７】
2016062992.tif 000019
【図１８】
2016062992.tif 000020
【図１９】
2016062992.tif 000021