(57)【要約】【課題】半導体支持体の裏面に電気的接触を可能にすると共に発光点の高さばらつきを低減できる構造を有する半導体光素子を提供する。【解決手段】半導体支持体１３は、所望の厚さを有するようにバックグラインディング装置により半導体基板を研削することによって作製された研削面１３ｂを有する。この研削面１３ｂは、その名称により示される通り、損傷層２１を除去する目的で行われるＣＭＰにより形成された研磨面とは異なる。これ故に、半導体支持体１３の研削面１３ｂは、機械的な処理である研削に起因する損傷層２１を備える。半導体光素子１１内の半導体支持体１３の研削面１３ｂでは、第１エリア１３ｃは、第２エリア１３ｄに対して窪んだ窪み２３を有すると共に電極１７は窪みの底面１３ｅに接触を成す。この電極１７の配置は、半導体支持体１３の研削面１３ｂに沿って延在する損傷層２１の高比抵抗の影響を低減できる。【選択図】図１
2016004817.tif 000002
【特許請求の範囲】
【請求項１】
半導体光素子であって、
主面及び研削面を有する半導体支持体と、
前記半導体支持体の前記主面上において前記主面に沿って延在する光導波路構造を有する半導体領域と、
前記半導体支持体の前記研削面上に設けられた電極と、
を備え、
前記半導体支持体は前記研削面に損傷層を備え、
前記半導体支持体の前記研削面は、第１エリア及び第２エリアを有し、
前記半導体支持体の前記研削面の前記第１エリアは、前記第２エリアに対して窪んだ窪みにあり、前記窪みは、半導体からなる底面を有しており、
前記電極は、前記窪みの前記底面に接触を成す、半導体光素子。
【請求項２】
前記半導体支持体は、第１領域、第２領域及び第３領域を有し、前記第１領域、前記第２領域及び前記第３領域は、第１軸の方向に前記半導体領域に沿って配列されており、
前記半導体領域の前記光導波路構造は、前記第１軸の方向に交差する第２軸の方向に前記半導体支持体の前記第２領域の前記主面上において延在し、
前記窪みは前記第２領域に設けられ、前記電極は、前記第２領域において前記底面に接触を成す、請求項１に記載された半導体光素子。
【請求項３】
前記半導体支持体は、前記窪みに設けられたＶ溝を含み、
前記電極は、前記Ｖ溝の側面に接触を成す、請求項１又は請求項２に記載された半導体光素子。
【請求項４】
半導体光素子を作製する方法であって、
半導体基板の主面上に形成されており半導体光素子のための半導体積層構造と、該半導体積層構造上に形成された電極とを含む第１基板生産物を準備する工程と、
前記第１基板生産物の前記半導体基板の裏面の研削をバックグラインディング装置により行って、研削面を有する第２基板生産物を作製する工程と、
前記第２基板生産物の前記研削面の第１エリアに開口を有すると共に前記研削面の第２エリアを覆うパターンを有するマスクを前記半導体基板の前記裏面に形成する工程と、
前記マスクを用いて、前記第２基板生産物の前記研削面の前記第１エリアに前記第２エリアに対して窪んだ窪みをエッチングにより形成する工程と、
前記マスクを除去した後に、前記窪みの表面に接触を成す電極を形成する工程と、
を備え、
前記第２基板生産物の前記研削面は、前記研削により形成された損傷層を備える、半導体光素子を作製する方法。
【請求項５】
前記半導体基板は、前記窪みに設けられたＶ溝を含み、
前記電極は、前記Ｖ溝の側面に接触を成す、請求項４に記載された半導体光素子を作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子、半導体光素子を作製する方法に関する。
【背景技術】
【０００２】
特許文献１は、窒化ガリウム系半導体素子及びその製造方法、特に発光素子のチップ分離のための切断方法を開示する。特許文献１では、サファイア、炭化珪素基板といった基板の裏面を研削して、５０〜１２０マイクロメートルの範囲の基板厚に研削された基板を形成する。研削された基板は裏面として研削面を有する。この研削面に、深さ２０マイクロメートル以下の第１の溝を形成すると共にこの第１の溝内に第１の溝より狭い第２の溝を形成して、この溝に沿った分割によりチップ形成を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２２２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
導電性の半導体基板の裏面を研削すると、その研削面にはダメージ層が残る。この研削面に接触を成す金属電極を形成すると、ダメージ層の存在に起因して、期待される値に比べて電極のコンタクト抵抗が高く、オーミック接触が得にくい。高コンタクト抵抗を避けるために、化学的機械的研磨を研削面に適用して、裏面のダメージ層を除去する。発明者の観察によれば、研削面に化学的機械的研磨を適用することによって、ダメージ層は良好に除去される。
【０００５】
発明者の知見によれば、このように形成された半導体光素子、具体的には端面発光型の半導体発光素子チップの実装において、半導体発光素子の発光点高さがばらついている。発光点の高さに係る大きなばらつきは、光ファイバといった光導波路と半導体発光素子との間の光結合を形成するに際して、光学部品の調整範囲を大きく設計することを必要とする。
【０００６】
発明者は、このばらつきの要因を検討し、そして、その主要因が半導体発光素子チップのための基板生産物のＣＭＰ研磨工程における研磨量の面内のばらつき及び／又はＣＭＰラン間のばらつきに起因することを明らかにした。原因は、ＣＭＰ研磨工程において化学エッチング作用を発揮する研磨剤に関連しており、具体的には、以下のものである：連続的に供給される研磨剤がウエハごとに微妙に異なる量で供給されること；研磨剤がＣＭＰ研磨装置の研磨布板の外周に供給されてウエハの外周部の研磨量が、ウエハの内側の研磨量に比べて大きくなること。
【０００７】
本発明の一側面は、上記のような背景において為されたものであって、半導体支持体の裏面に電気的接触を可能にすると共に発光点の高さばらつきを低減できる構造を有する半導体光素子を提供することを目的とし、また本発明の別の側面は、この半導体光素子を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面は、半導体光素子であって、主面及び研削面を有する半導体支持体と、前記半導体支持体の前記主面上において前記主面に沿って延在する光導波路構造を有する半導体領域と、前記半導体支持体の前記研削面上に設けられた電極と、を備え、前記半導体支持体は前記研削面に損傷層を備え、前記半導体支持体の前記研削面は、第１エリア及び第２エリアを有し、前記半導体支持体の前記研削面の前記第１エリアは、前記第２エリアに対して窪んだ窪みにあり、前記窪みは、半導体からなる底面を有しており、前記電極は、前記窪みの前記底面に接触を成す。
【０００９】
本発明の別の側面は、半導体光素子を作製する方法であって、半導体基板の主面上に形成されており半導体光素子のための半導体積層構造と、該半導体積層構造上に形成された電極とを含む第１基板生産物を準備する工程と、前記第１基板生産物の前記半導体基板の裏面の研削をバックグラインディング装置により行って、研削面を有する第２基板生産物を作製する工程と、前記第２基板生産物の前記研削面の第１エリアに開口を有すると共に前記研削面の第２エリアを覆うパターンを有するマスクを、前記半導体基板の前記裏面に形成する工程と、前記マスクを用いたエッチングにより、前記第２基板生産物の前記研削面の前記第１エリアに前記第２エリアに対して窪んだ窪みを形成する工程と、前記マスクを除去した後に、前記窪みの表面に接触を成す電極を形成する工程と、を備え、前記第２基板生産物の前記研削面は、前記研削により形成された損傷層を備える。
【００１０】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００１１】
以上説明したように、本発明の一側面によれば、半導体支持体の裏面に電気的接触を可能にすると共に発光点の高さばらつきを低減できる構造を有する半導体光素子が提供され、本発明の別の側面によれば、この半導体光素子を作製する方法が提供される。
【図面の簡単な説明】
【００１２】
【図１】図１は、本実施の形態に係る半導体光素子の構成を模式的に示す図面である。
【図２】図２は、本実施の形態に係る半導体光素子の実装形態を模式的に示す図面である。
【図３】図３は、本実施の形態に係る半導体光素子を含む光結合装置を模式的に示す図面である。
【図４】図４は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図５】図５は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、化学的機械的研磨を模式的に示す図面である。
【発明を実施するための形態】
【００１３】
いくつかの具体例を説明する。
【００１４】
一形態は、半導体光素子であって、（ａ）主面及び研削面を有する半導体支持体と、（ｂ）前記半導体支持体の前記主面上において前記主面に沿って延在する光導波路構造を有する半導体領域と、（ｃ）前記半導体支持体の前記研削面上に設けられた電極と、を備え、前記半導体支持体は前記研削面に損傷層を備え、前記半導体支持体の前記研削面は、第１エリア及び第２エリアを有し、前記半導体支持体の前記研削面の前記第１エリアは、前記第２エリアに対して窪んだ窪みにあり、前記窪みは、半導体からなる底面を有しており、前記電極は、前記窪みの前記底面に接触を成す。
【００１５】
この半導体光素子によれば、半導体支持体は、所望の厚さを有するようにバックグラインディング装置により半導体基板を研削することによって作製された研削面を有する。この研削面は、その名称により示される通り、損傷層を除去する目的で行われる化学的機械的研磨（ＣＭＰ）により形成された研磨面とは異なる。これ故に、半導体支持体の研削面は、機械的な処理である研削に起因する損傷層を備える。半導体光素子内の半導体支持体の研削面では、第１エリアは、第２エリアに対して窪んだ窪みを有すると共に電極は窪みの底面に接触を成す。この電極の配置は、半導体支持体の研削面に沿って延在する損傷層の高比抵抗による影響を低減できる。
【００１６】
また、半導体光素子の半導体支持体の研削面の第２エリアの表面は、化学的機械的研磨（ＣＭＰ）の適用を排して作製された。半導体光素子は、半導体支持体の研削面の第１エリアの窪みではなく第２エリアの表面によって支持される。これ故に、半導体支持体の厚みのばらつきは、ＣＭＰ研磨ではなく研削により規定される。
【００１７】
一形態に係る半導体光素子では、前記半導体支持体は、第１領域、第２領域及び第３領域を有し、前記第１領域、前記第２領域及び前記第３領域は、第１軸の方向に前記半導体領域に沿って配列されており、前記半導体領域の前記光導波路構造は、前記第１軸の方向に交差する第２軸の方向に前記半導体支持体の前記第２領域の前記主面上に沿って延在し、前記窪みは前記第２領域に設けられ、前記電極は、前記第２領域において前記底面に接触を成す。この半導体光素子によれば、光導波路構造と電極との間に半導体支持体の第２領域が位置するので、光導波路構造を流れる電流は半導体支持体の第２領域を流れる。この構造は、光導波路構造を流れる電流に対する電気抵抗を低減するために有効である。
【００１８】
一形態に係る半導体光素子では、前記半導体支持体は、前記窪みに設けられたＶ溝を含み、前記電極は、前記Ｖ溝の側面に接触を成すことができる。この半導体光素子によれば、電極はＶ溝の側面に接触を成すので、第１エリアの面積を増加させることなく所望の接触面積を得ることができる。第１エリア内のＶ溝は、半導体支持体の裏面に対する第２エリアの面積の比率を下げることなく、電極に係る電気特性を得ることを可能にする。
【００１９】
一形態は、半導体光素子を作製する方法であって、（ａ）半導体基板の主面上に形成されており半導体光素子のための半導体積層構造と、該半導体積層構造上に形成された電極とを含む第１基板生産物を準備する工程と、（ｂ）前記第１基板生産物の前記半導体基板の裏面の研削をバックグラインディング装置により行って、研削面を有する第２基板生産物を作製する工程と、（ｃ）前記第２基板生産物の前記研削面の第１エリアに開口を有すると共に前記研削面の第２エリアを覆うパターンを有するマスクを、前記半導体基板の前記裏面に形成する工程と、（ｄ）前記マスクを用いたエッチングにより、前記第２基板生産物の前記研削面の前記第１エリアに前記第２エリアに対して窪んだ窪みを形成する工程と、（ｅ）前記マスクを除去した後に、前記窪みの前記底面に接触を成す電極を形成する工程と、を備え、前記第２基板生産物の前記研削面は、前記研削により形成された損傷層を備える。
【００２０】
この半導体光素子を作製する方法によれば、研削面は、所望の厚さを有するようにバックグラインディング装置により半導体基板を研削して作製される。研削は、化学的機械的研磨（ＣＭＰ）に比べて、研削された半導体基板の厚さの均一性を保ちやすい処理である。一方、機械的な処理である研削に起因して、研削面には、損傷層が形成される。本製造方法では、研削面に残された損傷層を除去するための化学的機械的研磨（ＣＭＰ）法を研削面に施さない。これ故に、研削面は、その名称により示される通り、損傷層を除去する目的で行われる化学的機械的研磨（ＣＭＰ）を施された研磨面とは異なる。研削面は、半導体光素子の区画毎において第１エリア及び第２エリアを有しており、第１エリアは、第２エリアに対して窪んだ窪みを有する。電極形成工程において、電極は窪みの表面に接触を成す。この電極の配置は、研削面に沿って延在する損傷層の高比抵抗からの影響を低減できる。
【００２１】
一形態に係る方法では、前記半導体基板は、前記窪みに設けられたＶ溝を含み、前記電極は、前記Ｖ溝の側面に接触を成すことができる。この作製方法によれば、電極はＶ溝の側面に接触を成すので、所望の接触面積を得るために第１エリアそれ自体の面積を増加させる必要がない。第１エリア内のＶ溝は、半導体支持体の裏面に対する第２エリアの面積の比率を下げることなく、電極に係る電気特性を得ることができる。
【００２２】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光素子、及び半導体光素子を作製する方法に係る本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２３】
図１は、本実施の形態に係る半導体光素子の構成を模式的に示す図面である。この半導体光素子は、引き続く説明から理解されるように、素子端面から光を出射する、或いは素子端面において光を受ける端面結合型の半導体導波路素子に適用される。一例を示せば、半導体光素子は半導体レーザ素子を備える。半導体光素子１１は、半導体支持体１３と、半導体領域１５と、電極１７とを備える。半導体支持体１３は、主面１３ａ及び研削面１３ｂを有する。半導体領域１５は、半導体支持体１３の主面１３ａ上において該主面１３ａに沿って延在する光導波路構造１９を有する。電極１７は、半導体支持体１３の研削面１３ｂ上に設けられる。半導体支持体１３の研削面１３ｂは、第１エリア１３ｃ及び第２エリア１３ｄを有する。半導体支持体１３は研削面１３ｂに損傷層２１を備える。半導体支持体１３の研削面１３ｂの第１エリア１３ｃは、第２エリア１３ｄに対して窪んだ窪み２３にある。窪み２３は、半導体支持体１３の半導体からなる底面１３ｅを有する。電極１７は、窪み２３の底面１３ｅに接触を成す。
【００２４】
この半導体光素子１１によれば、半導体支持体１３は、所望の厚さを有するようにバックグラインディング装置により半導体基板を研削することによって作製された研削面１３ｂを有する。この研削面１３ｂは、その名称により示される通り、損傷層２１を除去する目的で行われる化学的機械的研磨（ＣＭＰ）の適用により形成された研磨面とは異なる。これ故に、半導体支持体１３の研削面１３ｂは、機械的な処理である研削に起因する損傷層２１を備える。半導体光素子１１内の半導体支持体１３の研削面１３ｂでは、第１エリア１３ｃは、第２エリア１３ｄに対して窪んだ窪み２３を有すると共に電極１７は窪み２３の底面１３ｅに接触を成す。この電極１７の配置は、研削面１３ｂに沿って延在する損傷層２１の高比抵抗に起因する影響を低減できる。
【００２５】
また、半導体支持体１３の研削面１３ｂの第２エリア１３ｄの表面は、化学的機械的研磨（ＣＭＰ）の適用を排して作製された。半導体光素子１１は、半導体支持体１３の研削面１３ｂの第１エリア１３ｃの窪み２３ではなく第２エリア１３ｄの表面で支持される。これ故に、半導体支持体１３の厚みのばらつきは、ＣＭＰ研磨ではなく研削工程におけるばらつきに関連付けられる。
【００２６】
本実施例では、半導体支持体１３は、第１領域１３ｆ、第２領域１３ｇ及び第３領域１３ｈを有する。第１領域１３ｆ、第２領域１３ｇ及び第３領域１３ｈは、第１軸Ａｘ１の方向に半導体支持体１３の主面１３ａに沿って配列される。本実施例では、第１領域１３ｆ、第２領域１３ｇ及び第３領域１３ｈの各々は、第１軸Ａｘ１の方向に交差する第２軸Ａｘ２の方向に延在する。半導体領域１５の光導波路構造１９は、第２軸Ａｘ２の方向に半導体支持体１３の第２領域１３ｇの主面１３ａ上において延在する。窪み２３は第２領域１３ｇに設けられ、電極１７は、第２領域１３ｇにおける底面１３ｅに接触を成す。この半導体光素子１１によれば、光導波路構造１９と電極１７との間に半導体支持体１３の第２領域１３ｇが位置するので、光導波路構造１９を流れる電流は半導体支持体１３の第２領域１３ｇを流れる。この構造は、光導波路構造１９を流れる電流に対する電気抵抗を低減するために役立つ。損傷層２１の厚さは、例示すれば５マイクロメートル以上から１０マイクロメートル以下であることができる。窪み２３の深さは、例示すれば１０マイクロメートル以上から２０マイクロメートル以下であることができる。損傷層２１の有無は、例えばＸ線回折（（００４）diffraction）により判断することができ、損傷層２１が形成されたＩｎＰ基板裏面におけるＸ線回折の半値全幅は、下のＩｎＰ基板におけるＸ線回折の半値全幅より大きくなる傾向にある。
【００２７】
引き続く説明は、一例として、半導体発光素子のためのエピ構造を半導体領域１５が備える半導体光素子１１の形態について行われる。光導波路構造１９は、第１クラッド層２５ａ、活性層２５ｂ、及び第２クラッド層２５ｃを備え、本実施例では、第１クラッド層２５ａ、活性層２５ｂ及び第２クラッド層２５ｃは半導体メサ２５を構成する。この半導体メサ２５は、埋込領域２７で埋め込まれている。半導体メサ２５は半導体支持体１３の第２領域１３ｇ上に設けられており、埋込領域２７は半導体支持体１３の第１領域１３ｆ及び第３領域１３ｈ上に設けられている。なお、半導体メサ２５の幅は第２領域１３ｇの幅より狭いため、埋込領域２７の一部は第２領域１３ｇ上にも形成されている。埋込領域２７は、例えば半導体からなることができる。半導体メサ２５及び埋込領域２７を含む半導体領域１５の表面は、絶縁膜２９により覆われている。活性層２５ｂは、第１クラッド層２５ａ及び第２クラッド層２５ｃからのキャリア注入に応答して光を生成する。この順の第１クラッド層２５ａ、活性層２５ｂ、及び第２クラッド層２５ｃの積層は、ｐｉｎ接合又はｐｎ接合ダイオードを構成する。
【００２８】
半導体光素子１１は第１端面３３ａ及び第２端面３３ｂを含み、第１端面３３ａ及び第２端面３３ｂは、第２軸Ａｘ２に交差する方向に延在する。半導体光素子１１は、第１端面３３ａ及び第２端面３３ｂの少なくとも一方から、活性層２５ｂによって発生された光を出射する。本実施例では、第１端面３３ａから光Ｌが放出される。例えば、活性層２５ｂは、第１軸Ａｘ１及び第２軸Ａｘ２に交差する第３軸Ａｘ３の方向に関しては第１クラッド層２５ａ及び第２クラッド層２５ｃの低い屈折率の領域に挟まれており、第１軸Ａｘ１の方向に関しては埋込領域２７に挟まれている。活性層２５ｂは、第２端面３３ｂから第１端面３３ａまでに延在しており、これ故に、第１端面３３ａは、活性層２５ｂの端面を含み、活性層２５ｂの端面に発光エリア（発光点）が位置する。
【００２９】
本実施例では、半導体支持体１３の第２領域１３ｇでは、窪み２３が、第１端面３３ａから第２端面３３ｂまで延在している。一例では、第１エリア１３ｃは、第１端面３３ａの下縁から第２端面３３ｂの下縁までに延在しており、またストライプ形状を有する。第１エリア１３ｃの両側には、第２エリア１３ｄが設けられている。電極１７のオーミック電極１７ａは、窪み２３の底面１３ｅに接触を成している。研削により形成される損傷の密度（単位体積当たりの損傷数）に関しては、研削面１３ｂにおける損傷密度より底面１３ｅにおける損傷密度が小さく、又はゼロである。窪み２３は、オーミック電極１７ａの接触の対象として、より損傷密度の低い半導体面（底面１３ｅ）を提供している。オーミック電極１７ａの上面は、第２エリア１３ｄの表面の高さより盛り上がることなく、オーミック電極１７ａは窪み２３内に設けられている。窪み２３の深さが１０マイクロメートル以上〜２０マイクロメートル以下であるときに、オーミック電極１７ａの厚さは、例示すれば０．５マイクロメートル以上〜１．０マイクロメートル以下であることができる。半導体支持体１３の第１エリア１３ｃ及び第２エリア１３ｄ並びにオーミック電極１７ａ上には、パッド電極１７ｂが設けられる。パッド電極１７ｂは、第１エリア１３ｃ上のオーミック電極１７ａ及び第２エリア１３ｄ自体に接触を成す。パッド電極１７ｂの厚さは、例示すれば０．５マイクロメートル以上〜１．０マイクロメートル以下であることができる。パッド電極１７ｂは、厚さのばらつきに関しては、所望の値に対して−０．２マイクロメートル〜＋０．２マイクロメートルの範囲にあるように形成される。これにより、パッド電極１７ｂの表面から半導体光素子１１の発光点までの距離のばらつき範囲をより厳格に管理できる。
【００３０】
窪み２３は、損傷層２１の残厚を小さくすること（好ましくは厚さゼロ）を可能にして、オーミック電極１７ａと半導体との接触抵抗を低めるために役立つ。窪み２３の深さは、研削面１３ｂを基準にして第３軸Ａｘ３の方向に関して、例えば１０マイクロメートル以上であり、２０マイクロメートル以下であることができる。
【００３１】
パッド電極１７ｂは、第１部分１７ｆ、第２部分１７ｇ及び第３部分１７ｈを有する。第１部分１７ｆ、第２部分１７ｇ及び第３部分１７ｈは、それぞれ、第１領域１３ｆ、第２領域１３ｇ及び第３領域１３ｈ上に設けられる。パッド電極１７ｂの表面に関しては、窪み２３内の第２部分１７ｇの表面は、下地の形状を反映して、第１部分１７ｆ及び第３部分１７ｈの表面より窪んでいる。半導体光素子１１の実装においては、搭載部材（例えば、図２の搭載部材３５）は、窪み２３内の第２部分１７ｇではなく、第１部分１７ｆ及び第３部分１７ｈの表面を支持する。搭載部材の実装面を基準にした発光点の高さは、窪み２３の深さ及びオーミック電極１７ａの厚さに関係なく、第１には、第１領域１３ｆ及び第３領域１３ｈの厚さ並びに第１部分１７ｆ及び第３部分１７ｈの厚さに関連する。
半導体光素子１１の一例。
半導体支持体１３：ｎ型ＩｎＰ基板。
第１クラッド層２５ａ：ｎ型ＩｎＰ。
活性層２５ｂ：ＧａＩｎＡｓＰ。
第２クラッド層２５ｃ：ｐ型ＩｎＰ。
埋込領域２７：半絶縁性ＩｎＰ。
絶縁膜２９：ＳｉＯ２。
オーミック電極１７ａ：ＡｕＧｅ／Ａｕ。
パッド電極１７ｂ：Ａｕ。
【００３２】
図２は、本実施の形態に係る半導体光素子の実装形態の一例を示す図面である。図２を参照すると、光結合装置３０は、半導体光素子１１、光導波路３３及び搭載部材３５を含む。光結合装置３０においては、半導体光素子１１は、いわゆる、ｐアップ形態で搭載部材３５上に搭載されている。この実装形態では、搭載部材３５は、半導体光素子１１の半導体支持体１３の研削面１３ｂを支持する。半導体光素子１１は、シリコンベンチといった搭載部材３５上に設けられている。搭載部材３５上には、光ファイバといった光導波路３３及び半導体光素子１１が設けられている。一例を示せば、搭載部材３５は、光導波路３３を縦、横及び高さの方向に位置決めできる位置決め構造３５ａと、半導体光素子１１を搭載する電極構造３５ｂを備える。半導体光素子１１は、半田材といった導電性接着材３７を介して搭載部材３５の電極構造３５ｂ上に搭載されている。光導波路３３は、搭載部材３５の位置決め構造３５ａに収容されている。搭載部材３５の電極構造３５ｂにダイボンドされた半導体光素子１１の発光点の高さは、例えば９７〜１０３マイクロメートル程度の範囲にある。導電性接着材３７の材料は例えばＡｕＳｎ、ＳｎＡｇ等であることができ、搭載部材３５の電極構造３５ｂ上の導電性接着材３７の厚さは、例えば２〜３マイクロメートル程度の範囲にある。
【００３３】
図３の（ａ）部は、図２におけるＩＩＩａ−ＩＩＩａ線に沿ってとられた断面における光結合装置の実装形態を示す図面である。半導体光素子１１のパッド電極１７ｂの第２部分１７ｇは、搭載部材３５上の導電性接着材３７に接触することなく、空隙ＧＡＰで搭載部材３５上の導電性接着材３７から離れている。搭載部材３５は、空隙ＧＡＰの形成により半導体光素子１１のパッド電極１７ｂの第２部分１７ｇではなく、パッド電極１７ｂの第１部分１７ｆ及び第３部分１７ｈを支持する。この実装は、互いに異なるレベルにある第１エリア１３ｃ及び第２エリア１３ｄの両方によって支持されることに起因する高さのばらつきを避けること可能にする。
【００３４】
図３の（ｂ）部に示された半導体光素子１１ａは、図３の（ａ）部に示された半導体光素子１１に対して、窪み２３の底面１３ｅの形態の点で異なる。半導体支持体１３は、窪み２３に設けられた一又は複数のＶ溝１４（１４ａ、１４ｂ）を含むことができる。電極１７は、Ｖ溝１４の側面に接触を成す。この半導体光素子１１ａによれば、電極１７はＶ溝１４の側面に接触を成すので、所望の接触抵抗を得るために第１エリア１３ｃの面積を増加させることなく、接触面積を増加できる。第１エリア１３ｃ内のＶ溝１４は、半導体支持体１３の裏面（研削面１３ｂ）に対する第２エリア１３ｄの面積の比率を下げることなく、電極１７に係るコンタクトエリアを提供できる。一実施例では、Ｖ溝１４（１４ａ、１４ｂ）は、第２軸Ａｘ２の方向に延在することができ、例えば、第２端面３３ｂから第１端面３３ａまでに延在することができる。Ｖ溝１４（１４ａ、１４ｂ）、半導体メサ２５、及び上面電極３１は、第３軸Ａｘ３の方向に一列に配列されている。この構造は、光導波路構造１９を流れる電流に対する電気抵抗を低減して、良好な発光を達成するために役立つ。
【００３５】
（実施例１）
図４〜図５を参照しながら、半導体光素子を作製する方法を説明する。この説明は、半導体光素子１１を作製する方法における主要な工程を参照しながら行われる。引き続く説明において、製造工程において現れる構成物は、最終完成物としての半導体光素子１１の構成物に関連している場合がある。この場合において理解を容易にするために、最終完成物としての半導体光素子１１に用いられた符号を製造工程における構成物に付する。
【００３６】
図４の（ａ）部に示されるように、第１基板生産物ＳＰ１を準備する。この第１基板生産物ＳＰ１は、半導体発光素子のための半導体積層構造（半導体領域１５）と、この半導体積層構造上に形成された電極（上面電極３１）とを含む。半導体積層構造（半導体領域１５）は、半導体基板５１の主面５１ａ上に形成されている。半導体領域のための半導体の成長は、例えば有機金属気相成長法で行われる。絶縁膜２９は、例えばシリコン系無機絶縁膜を備えることができ、この形成は、化学的気相成長法により行われる。第１基板生産物ＳＰ１では、半導体発光素子の３区画が破線で区切られて示されている。個々の半導体発光素子はストライプ状の活性部分を有する端面発光型の構造を有するように作製される。例示的な構造としては、半導体発光素子は、ストライプ構造を半絶縁性ＩｎＰで埋め込む埋込ヘテロ構造を有する。
【００３７】
次いで、第１基板生産物ＳＰ１の半導体基板５１の裏面５１ｂの研削を行って、図４の（ｂ）部に示されるように、第２基板生産物ＳＰ２を作製する。裏面５１ｂの研削は、例えばバックグラインダにより行われる。裏面研削により、半導体基板５１の厚さが薄くされて、第２基板生産物ＳＰ２は、半導体基板５１から作製された基板（半導体支持体１３）を有する。基板（半導体支持体１３）は、裏面研削により形成された研削面１３ｂを有する。厚さ３５０マイクロメートルの半導体基板５１の裏面５１ｂを、バックグラインダを用いて基板厚１００マイクロメートルまで研削する。
この研削条件の一例を以下に示す。
研削ウィール：＃２０００（砥石の粗さを表す指標。数字が大きいほど細かい砥石であることを示す。）。
研削ウィール回転：５０００ｒｐｍ。
基板回転：６０ｒｐｍ。
ウィール進行速度：０．３マイクロメートル／ｓ。
第２基板生産物ＳＰ２の基板裏面（研削面１３ｂ）は上記の研削により形成された損傷層２１を備える。この際、研削により形成される損傷層２１の深さは、発明者の見積もりによれば約８マイクロメートルである。また、研削による厚みは、基板厚１００マイクロメートルにおいて面内ばらつき−１マイクロメートル〜＋１マイクロメートルの範囲に収まる。
【００３８】
裏面研削の後に、図４の（ｃ）部に示されるように、第２基板生産物ＳＰ２の基板裏面（研削面１３ｂ）にマスク５３を形成する。マスク５３は、個々の素子毎に、研削面１３ｂの第１エリア１３ｃに開口５３ａを有すると共に研削面１３ｂの第２エリア１３ｄを覆うパターン５３ｂを有する。マスク５３の材料は例えばレジストマスクを備えることができる。個々の素子毎に、絶縁膜２９のコンタクト開口及び半導体メサ２５の両方は第２軸Ａｘ２の方向に延在する。パターン５３ｂは、個々の開口５３ａを規定するように第２軸Ａｘ２の方向に延在しており、この結果、開口５３ａも第２軸Ａｘ２の方向に延在する。開口５３ａは、例えばストライプ形状を有することができる。本実施例では、開口５３ａの各々は、コンタクト開口及び半導体メサ２５の両方を通過すると共に主面１３ａに直交する基準面に沿って延在する。開口５３ａが活性層のストライブ形状に合わせて形成されるので、完成された素子における直列抵抗を低減できる。開口５３ａの幅は例えば１０マイクロメートル〜２０マイクロメートルであることができる。
【００３９】
図４の（ｃ）部に示されるように、マスク５３を用いたエッチングにより、第２基板生産物ＳＰ２の基板裏面（研削面１３ｂ）に窪み２３を形成する。第１エリア１３ｃの窪み２３は、第２エリア１３ｄの表面（研削面１３ｂ）を基準にして窪んでいる。半導体基板５１がＩｎＰであるとき、上記エッチングにウエットエッチングを適用でき、そのためのエッチャントとして、例えば塩酸及び酢酸の混合液を用いることができる。窪み２３は、研削面１３ｂの損傷層２１の厚さ（深さ）を貫通する程度の深さを有することができる。底面１３ｅを基準にした第２エリア１３ｄの盛り上がりの高さは例えば１０〜２０マイクロメートルであることができる。この盛り上がり高さは、実装のための半田層の厚みより大きいことが好ましい。ウェットエッチングにより形成される窪み２３の底面１３ｅの幅は、開口５３ａの幅が転写される。窪み２３は順メサ方向に延在するので、窪み２３の側面は約６０度の角度で傾斜する。したがって窪み２３の開口幅（損傷層２１の表面での開口幅）は、窪みの深さに比例して大きくなる。窪み２３が２０マイクロメートルよりも深くなると、第１エリア１３ｃの幅が４０マイクロメートルよりも大きくなり、半導体光素子を支持する第２エリア１３ｄの面積の割合が減少し、半導体光素子を平坦に支持するという効果が減少する。
【００４０】
窪み２３を形成した後にマスク５３を除去する。この後に、窪み２３の底面１３ｅに接触を成す電極（オーミック電極１７ａ及びパッド電極１７ｂ）を形成する。
【００４１】
このために、図５の（ａ）部に示されるように、マスク５３の除去により露出された研削面１３ｂにリフトオフ用のマスク５５を形成する。マスク５５の材料は、例えばレジストマスクを備えることができる。マスク５５は、個々の素子毎に、研削面１３ｂの第１エリア１３ｃに開口５５ａを有すると共に研削面１３ｂの第２エリア１３ｄを覆うパターン５５ｂを有する。パターン５５ｂは、個々の素子毎に、個々の開口５３ａを規定するように第２軸Ａｘ２の方向に延在しており、この結果、開口５５ａも第２軸Ａｘ２の方向に延在する。開口５５ａは、例えばストライプ形状を有することができる。本実施例では、開口５５ａの各々は、主面１３ａに直交すると共にコンタクト開口及び半導体メサ２５の両方を通過する基準面に沿って延在する。絶縁膜２９のコンタクト開口及び半導体メサ２５の両方は第２軸Ａｘ２の方向に延在する。コンタクト開口は、素子境界を横切って延在する。なお、マスク５３を除去せず、マスク５３をマスク５５に転用して上記の工程を行うことも可能である。
【００４２】
次いで、図５の（ａ）部に示されるように、第２基板生産物ＳＰ２の裏面（研削面１３ｂ）に金属膜５７の蒸着を行う。金属膜５７は、本実施例ではＡｕＧｅ／Ａｕ（厚さ：１００ｎｍ／５００ｎｍ）であることができる。金属膜５７は、開口５５ａ及びパターン５５ｂ上に堆積される。開口５５ａ内には金属膜５７の第１部分５７ａが形成され、パターン５５ｂ上には金属膜５７の第２部分５７ｂが形成される。リフトオフ用のマスク５５により、第１部分５７ａは第２部分５７ｂから分離される。
【００４３】
リフトオフを行ってパターン５５ｂ上に形成された金属膜５７の第２部分５７ｂを除去する。リフトオフの結果、開口５５ａ内に形成された第１部分５７ａが残される。リフトオフの後に、図５の（ｂ）部に示されるように、合金化のための熱処理（アロイ）を基板生産物に適用する。一実施例では、ＡｕＧｅ／Ａｕの金属体を熱処置すると、第１エリア１３ｃでは基板の半導体（例えばＩｎＰ）と金属体との間で合金化の反応が生じて、概ね金属体の厚さに相当する深さで半導体中に合金（オーミック電極１７ａ）が形成される。第２エリア１３ｄには金属体が残らないので、合金の形状はない。これらの工程により、第３基板生産物ＳＰ３が形成される。
【００４４】
図５の（ｃ）部に示されるように、第３基板生産物ＳＰ３の裏面（研削面１３ｂ及びオーミック電極１７ａ）上にパッド電極１７ｂのための金属層５９の蒸着を行う。パッド電極１７ｂは、チップハンダ付け用のメタライズ電極として利用される。金属層５９は、例えばＴｉ／Ｐｔ／Ａｕ（５０ｎｍ／１００ｎｍ／４００ｎｍ）の積層構造を有することができる。本実施例では、金属層５９にパターン形成を行うことなく、パッド電極１７ｂとして用いる。金属層５９の厚さは、例えば０．５マイクロメートル以上、１マイクロメートル以下であることができる。金属層５９の膜厚ばらつきが、ＣＭＰ研磨による影響に比べて、チップ全体の厚みばらつきの与える影響は小さい。金属層５９のメタライズ後に熱処理は行われない。これらの工程により、第４基板生産物ＳＰ４が形成される。
【００４５】
第４基板生産物ＳＰ４から個々の半導体発光素子のための半導体片（チップ）を形成する。上記の説明から理解されるように、チップ厚みのばらつきが低減されている。チップ形成の後に、図３の（ａ）部に示されるように、例えばＡｌＮサブマウントにハンダ付けにより実装する。これ故に、すべてのチップで実装後における半導体発光素子の発光点の高さのばらつきを低減できる。
【００４６】
（実施例２）
図６を参照しながら、半導体光素子を作製する方法を説明する。この説明は、半導体光素子１１ａを作製する方法における主要な工程を参照しながら為される。引き続く説明において、製造工程において現れる構成物は、最終完成物としての半導体光素子１１ａの構成物に関連している。この場合には、理解を容易にするために、最終完成物としての半導体光素子１１ａに用いられた符号を製造工程における構成物に付する。
【００４７】
図６の（ａ）部に示されるように、第１基板生産物ＳＰ１の半導体基板５１の裏面５１ｂの研削を行って、第２基板生産物ＳＰ２を作製する。裏面研削により、半導体基板５１の厚さが薄くされて、第２基板生産物ＳＰ２は、半導体基板５１から作製された基板（半導体支持体１３）を有する。半導体基板５１（半導体支持体１３）は、裏面研削により形成された研削面を有する。第２基板生産物ＳＰ２の研削面（研削面１３ｂ）は上記の研削により形成された損傷層２１を備える。
【００４８】
裏面研削の後に、図６の（ｂ）部に示されるように、第２基板生産物ＳＰ２の基板裏面（研削面１３ｂ）にマスク６３を形成する。マスク６３は、個々の素子毎に、複数の開口６３ａ、６３ｂを研削面１３ｂの第１エリア１３ｃに有すると共に研削面１３ｂの第２エリア１３ｄを覆うパターン６３ｃ、６３ｄを有する。マスク６３は、例えばレジストマスクを備えることができる。個々の素子毎に、絶縁膜２９のコンタクト開口及び半導体メサ２５の両方は第２軸Ａｘ２の方向に延在する。パターン６３ｃ、６３ｄは、個々の開口６３ａ、６３ｂを規定するように第２軸Ａｘ２の方向に延在しており、この結果、開口６３ａ、６３ｂも第２軸Ａｘ２の方向に延在する。開口６３ａ、６３ｂは、例えばストライプ形状を有することができる。本実施例では、開口６３ａ、６３ｂの各々は、ある基準面に沿って延在しており、この基準面は、コンタクト開口及び半導体メサ２５の両方を通過すると共に主面１３ａに直交する。開口６３ａ、６３ｂが活性層のストライブ形状に合わせて形成されるので、完成された素子における直列抵抗を低減できる。開口６３ａ、６３ｂの幅は例えば１マイクロメートル〜２マイクロメートルであることができる。パターン６３ｄの幅は例えば８〜１５マイクロメートルであることができる。
【００４９】
図６の（ｃ）部に示されるように、マスク６３を用いたエッチングにより、第２基板生産物ＳＰ２の裏面（研削面１３ｂ）に窪み２３を形成する。窪み２３の第１エリア１３ｃは、第２エリア１３ｄの表面を基準にして窪んでいる。本実施例では、基板（半導体支持体１３）の窪み２３は、一又は複数のＶ溝１４（１４ａ、１４ｂ）を含む。窪み２３のＶ溝１４（１４ａ、１４ｂ）は、研削面１３ｂの損傷層２１の厚さ（深さ）を貫通する程度の深さを有することができる。半導体基板５１がＩｎＰであるとき、上記エッチングにウエットエッチングを適用でき、そのためのエッチャントとして、例えば塩酸及び酢酸の混合液を用いることができる。エッチング深さが開口部の幅より十分大きいため、塩酸及び酢酸の混合液を用いて、マスク６３のパターンに従ってＶ溝１４（１４ａ、１４ｂ）が形成される。この結果、半導体基板（半導体支持体１３）は、窪み２３に設けられたＶ溝１４（１４ａ、１４ｂ）を含む。
【００５０】
第２基板生産物ＳＰ２に窪み２３及びＶ溝１４（１４ａ、１４ｂ）を形成した後にマスク６３を除去する。この後に、窪み２３の底面１３ｅに接触を成す電極（オーミック電極１７ａ及びパッド電極１７ｂ）を形成するために、図５に示される工程を引き続き第２基板生産物ＳＰ２に適用することができる。この結果、オーミック電極１７ａのための金属膜がＶ溝１４（１４ａ、１４ｂ）の側面に接触を成すように成膜される。また、アロイ工程の後には、合金化がＶ溝１４（１４ａ、１４ｂ）の側面で生じる。オーミック電極１７ａの接触はＶ溝１４（１４ａ、１４ｂ）の側面に成される。この作製方法によれば、オーミック電極１７ａはＶ溝１４（１４ａ、１４ｂ）の側面に接触を成すので、第１エリア１３ｃの面積を増加させる必要がなく、接触面積を増し、低接触抵抗を実現することができる。第１エリア１３ｃ内のＶ溝１４は、半導体基板（半導体支持体１３）の裏面に対する第２エリア１３ｄの面積の比率を下げることなく、オーミック電極１７ａに係る接触抵抗を低減できる。
【００５１】
例えば、半導体基板５１の主面５１ａの面方位が、ＩｎＰの（００１）であり、裏面５１ｂの面方位が、ＩｎＰの（００１）であることができる。研削面の面方位は、例えば（００１）である。Ａｘ２軸の延在方向を＜１１０＞方向とすると、エッチャントの特性から、Ｖ溝１４の側面はＩｎＰの（１１１）面を備えることができ、Ｖ溝の側面（斜面）は、Ｖ溝上端の開口エリアに比べて約１．７倍の面積を提供できる。これ故に、同じ溝幅でコンタクトエリアと金属との接触面積を増やすことができる。一実施例では、Ｖ溝１４（１４ａ、１４ｂ）は、第２軸Ａｘ２の方向に延在することができ、この延在は、第２端面３３ｂから第１端面３３ａまでであることができる。Ｖ溝１４（１４ａ、１４ｂ）、半導体メサ２５、及び上面電極３１は、第３軸Ａｘ３の方向に配列されている。この構造は、光導波路構造１９を流れる電流に対する電気抵抗を低減して、良好な発光を達成するために役立つ。
【００５２】
この半導体光素子１１、１１ａを作製する方法によれば、研削面１３ｂは、所望の厚さを有するようにバックグラインディング装置により半導体基板５１を研削することによって作製される。研削は、化学的機械的研磨（ＣＭＰ）に比べて研削の際に半導体基板５１の厚さの均一性を面内で保ちやすい処理である。一方、機械的な処理である研削に起因して、研削面１３ｂには、損傷層２１が形成される。
【００５３】
図７は、化学的機械的研磨を模式的に示す図面である。図７の（ａ）部に示されるように、化学的機械的研磨のための装置７１は、研磨布板７３上に第１基板生産物ＳＰ１が置かれている。研磨処理中に、研磨布板７３は、研磨布板回転Ｒ１の向きに回転されており、第１基板生産物ＳＰ１は被研磨基板回転Ｒ２の向きに回転されている。研磨中には、化学エッチング作用を有する研磨剤７５が、研磨布板７３の外周に供給されている。このＣＭＰ研磨により損傷層２１を除去できる。研磨剤が、研磨布板７３の外周に供給されるので、図７の（ｂ）部に示されるように、基板研磨面の中心エリアの研磨量は基板研磨面の周辺エリアに比べては小さい。この研磨量の差は、１ウエハの平均研磨量が１０マイクロメートルであるとき、発明者の知見によれば、研磨量に係る最大値−最小値の幅は６マイクロメートル程度にもなる。ＣＭＰ研磨により損傷層２１を除去した生産物に、裏面電極を形成するとき、図７の（ｃ）部に示されるように、基板の外周における研磨量が大きくなって、半導体チップの基板厚に所望の均一性が得られない。
【００５４】
本製造方法では、研削面１３ｂに残された損傷層２１を除去するためのＣＭＰ法を研削面１３ｂに施さない。これ故に、研削面１３ｂは、その名称により示される通り、損傷層２１を除去する目的で行われる化学的機械的研磨（ＣＭＰ）を施された研磨面とは異なる。研削面１３ｂは、半導体発光素子の区画内において第１エリア１３ｃ及び第２エリア１３ｄを有しており、第１エリア１３ｃは、第２エリア１３ｄに対して窪んだ窪み２３を有する。電極形成工程において、オーミック電極１７ａは窪み２３の底面１３ｅに接触を成す。この電極配置は、研削面１３ｂに沿って延在する損傷層２１の高比抵抗の影響を低減できる。
【００５５】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００５６】
以上説明したように、本実施の形態によれば、半導体支持体の裏面に電気的接触を可能にすると共に発光点の高さばらつきを低減できる構造を有する半導体光素子、及び半導体光素子を作製する方法が提供される。
【符号の説明】
【００５７】
１１…半導体光素子、１３…半導体支持体、１５…半導体領域、１７…電極、１７ａ…オーミック電極、１７ｂ…パッド電極、１９…光導波路構造、２１…損傷層、２５…半導体メサ、２５ａ…第１クラッド層、２５ｂ…活性層、２５ｃ…第２クラッド層、２７…埋込領域、２９…絶縁膜、３１…上面電極。
【図１】
2016004817.tif 000003
【図２】
2016004817.tif 000004
【図３】
2016004817.tif 000005
【図４】
2016004817.tif 000006
【図５】
2016004817.tif 000007
【図６】
2016004817.tif 000008
【図７】
2016004817.tif 000009