(57)【要約】【課題】小型化に寄与する、封止材を適用した中空部を有する半導体装置と、その製造方法とを提供する。【解決手段】基板３の表面には、半導体素子５が形成された素子領域６が規定されている。基板３の表面に支柱１１を介在させてキャップ材９が、素子領域６を覆うように配置されている。キャップ材９を覆うように、素子領域６を封止する封止材１３が形成されている。封止材１３には、キャップ材９を覆う部分から基板３の表面に達する封止壁部１３ａが設けられている。封止壁部１３ａは、素子領域６の周囲を１０μｍ〜１００μｍの幅をもって連続して取り囲むように形成されている。【選択図】図１
2016164917.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に規定され、半導体素子が形成された素子領域と、
前記基板の前記表面から離れる方向に距離を隔てられ、前記素子領域を覆うように配置されたキャップ材と、
前記キャップ材と前記素子領域との間に中空部が形成される態様で前記キャップ材を覆い、前記素子領域を封止する封止材と
を有し、
前記封止材は、
前記キャップ材を覆う部分から前記基板の前記表面に達し、前記素子領域の周囲を１０μｍ〜１００μｍの幅をもって連続して取り囲むように配置された封止壁部を備えた、半導体装置。
【請求項２】
前記基板の前記表面と前記キャップ材との間に配置され、前記キャップ材を支持する支柱を備えた、請求項１記載の半導体装置。
【請求項３】
前記基板の前記表面には、前記半導体素子と電気的に接続される電極配線が形成され、
前記封止壁部は、前記電極配線と交差するように配置された、請求項１または２に記載の半導体装置。
【請求項４】
前記封止材は、融点が４５０℃以下のガラスペーストである、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記基板の線膨張係数と前記キャップ材の線膨張係数との差は、２×１０−６／Ｋ以下である、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
基板に規定された素子領域に、半導体素子を形成する工程と、
前記基板の前記表面から距離を隔てられる態様で、前記素子領域を覆うようにキャップ材を配置する工程と、
前記キャップ材を覆うとともに、前記キャップ材を覆う部分から前記基板の前記表面に達する封止材を形成することによって、前記キャップ材と前記素子領域との間に中空部が形成される態様で前記素子領域を封止する工程と、
を有し、
前記素子領域を封止する工程では、平面視的に見た前記キャップ材のパターンを、一定の長さ分だけ外側へ拡げたパターンに対応した開口パターンを有するマスク材を用い、
前記素子領域を封止する工程は、
前記キャップ材と前記開口パターンとの間に前記一定の長さに対応する隙間を開けて、前記開口パターンに前記キャップ材を露出させる態様で、前記マスク材を前記基板に配置する工程と、
前記キャップ材を覆うように、前記開口パターンに前記封止材を充填する工程と
前記マスク材を取り外す工程と、
前記封止材を前記基板に接合する工程と
を備えた、半導体装置の製造方法。
【請求項７】
前記キャップ材を配置する工程は、
前記基板に前記キャップ材を支持する支柱を接合する工程と、
前記支柱に前記キャップ材を接合する工程と
を含む、請求項６記載の半導体装置の製造方法。
【請求項８】
前記封止材を前記基板に接合する工程は、前記封止材を加熱し加圧する工程を含む、請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記開口パターンに前記封止材を充填する工程は、ディスペンス法によって前記封止材を吐出する工程を含む、請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記基板はウェハを含み、
前記素子領域を封止した後、前記ウェハをダイシングする工程を備えた、請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
基板に規定された素子領域に、半導体素子を形成する工程と、
前記基板の前記表面から距離を隔てられる態様で、前記素子領域を覆うようにキャップ材を配置する工程と、
前記キャップ材を覆うとともに、前記キャップ材を覆う部分から前記基板の前記表面に達する封止材を、ディスペンスノズルから吐出することによって、前記キャップ材と前記素子領域との間に中空部が形成される態様で前記素子領域を封止する工程と
を有し、
前記素子領域を封止する工程では、前記ディスペンスノズルとして、吐出した後の前記封止材の幅から前記キャップ材の幅を差し引いた長さ分の前記封止材が前記基板の前記表面に達する態様で前記封止材を吐出させるノズル径を有するディスペンスノズルを用い、
前記素子領域を封止する工程は、
吐出した前記封止材を、前記ノズル径を有する前記ディスペンスノズルによって上方から加圧する工程と、
前記封止材を前記基板に接合する工程と
を備えた、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法とに関し、特に、高周波デバイスを搭載した半導体装置と、そのような半導体装置の製造方法とに関するものである。
【背景技術】
【０００２】
携帯電話またはレーダー等、無線通信に使用される機器には高周波デバイスが使用される。高周波デバイスは、ガリウムヒ素（ＧａＡｓ）または窒化ガリウム（ＧａＮ）等の化合物半導体によって形成されている。このような高周波デバイスを搭載した半導体装置の性能を維持するために、耐湿性を確保する必要がある。さらに、高周波デバイスに使用する半導体素子では、寄生容量による影響が懸念されるため、半導体素子の上方を中空構造にしておくことが求められている。
【０００３】
たとえば、特許文献１では、半導体素子が形成されたマイクロ波チップに蓋ウェハを被せるように実装することで、中空構造を確保する方法が提案されている。また、特許文献２では、素子用半導体基板に形成された凹部に素子部が搭載された後、素子用半導体基板に封止用基板を被せるように、封着ガラスによって接合することで、中空構造を確保する方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００８−５２４８３６号公報
【特許文献２】国際公開第２０１１−０１３７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、高周波デバイスを搭載した半導体装置では、耐湿性を確保するとともに、寄生容量を低減するために、気密性のある中空構造（中空部）が求められている。近年、電子機器等の小型化に対応するために、そのような中空部を有する半導体装置にも小型化が求められている。
【０００６】
本発明は、そのような開発の一環としてなされたものであり、一つの目的は、小型化に寄与する、封止材を適用した中空部を有する半導体装置を提供することであり、他の目的は、そのような半導体装置をより簡易に製造することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、基板と素子領域とキャップ材と封止材とを有している。素子領域は、基板の表面に規定され、半導体素子が形成されている。キャップ材は、基板の表面から離れる方向に距離を隔てられ、素子領域を覆うように配置されている。封止材は、キャップ材と素子領域との間に中空部が形成される態様でキャップ材を覆い、素子領域を封止する。その封止材は、キャップ材を覆う部分から基板の表面に達し、素子領域の周囲を１０μｍ〜１００μｍの幅をもって連続して取り囲むように配置された封止壁部を備えている。
【０００８】
本発明に係る一の半導体装置の製造方法は、以下の工程を有している。基板に規定された素子領域に、半導体素子を形成する。基板の表面から距離を隔てられる態様で、素子領域を覆うようにキャップ材を配置する。キャップ材を覆うとともに、キャップ材を覆う部分から基板の表面に達する封止材を形成することによって、キャップ材と素子領域との間に中空部が形成される態様で素子領域を封止する。その素子領域を封止する工程では、平面視的に見たキャップ材のパターンを、一定の長さ分だけ外側へ拡げたパターンに対応した開口パターンを有するマスク材を用いる。素子領域を封止する工程は、キャップ材と開口パターンとの間に一定の長さに対応する隙間を開けて、開口パターンにキャップ材を露出させる態様で、マスク材を基板に配置する工程と、キャップ材を覆うように、開口パターンに前記封止材を充填する工程と、マスク材を取り外す工程と、封止材を基板に接合する工程とを備えている。
【０００９】
本発明に係る他の半導体装置の製造方法は、以下の工程を有している。基板に規定された素子領域に、半導体素子を形成する。基板の表面から距離を隔てられる態様で、素子領域を覆うようにキャップ材を配置する。キャップ材を覆うとともに、キャップ材を覆う部分から基板の表面に達する封止材を、ディスペンスノズルから吐出することによって、キャップ材と素子領域との間に中空部が形成される態様で素子領域を封止する。素子領域を封止する工程では、ディスペンスノズルとして、吐出した後の封止材の幅からキャップ材の幅を差し引いた長さ分の封止材が基板の表面に達する態様で封止材を吐出させるノズル径を有するディスペンスノズルを用いる。素子領域を封止する工程は、吐出した封止材を、ノズル径を有するディスペンスノズルによって上方から加圧する工程と、封止材を基板に接合する工程とを備えている。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、半導体素子が形成された素子領域を封止する封止材が、キャップ材を覆う部分から基板の表面に達し、素子領域の周囲を１０μｍ〜１００μｍの幅をもって連続して取り囲むように配置された封止壁部を備えている。これにより、素子領域を封止する構造の小型化を図り、半導体装置の小型化に寄与することができる。
【００１１】
本発明に係る一の半導体装置の製造方法によれば、素子領域を封止する工程では、平面視的に見たキャップ材のパターンを、一定の長さ分だけ外側へ拡げたパターンに対応した開口パターンを有するマスク材を用いて封止材を塗布し、素子領域を封止することで、小型化に寄与することができる半導体装置を容易に製造することができる。
【００１２】
本発明に係る他の半導体装置の製造方法によれば、素子領域を封止する工程では、ディスペンスノズルとして、吐出した後の封止材の幅からキャップ材の幅を差し引いた長さ分の封止材が基板の表面に達する態様で封止材を吐出させるノズル径を有するディスペンスノズルを用いて加圧しながら封止材を吐出し、素子領域を封止することで、小型化に寄与することができる半導体装置を容易に製造することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る半導体装置の平面図である。
【図２】同実施の形態において、図１に示される断面線ＩＩ−ＩＩにおける断面図である。
【図３】同実施の形態において、封止材角部の応力と、キャップ材と基板との線膨張係数の差との関係を示す第１のグラフである。
【図４】同実施の形態において、封止材角部の応力と、キャップ材と基板との線膨張係数の差との関係を示す第２のグラフである。
【図５】同実施の形態において、キャップ材のバリエーションを示す第１の斜視図である。
【図６】同実施の形態において、キャップ材のバリエーションを示す第２の斜視図である。
【図７】同実施の形態において、キャップ材のバリエーションを示す第３の斜視図である。
【図８】同実施の形態において、半導体装置の製造方法の一工程を示す平面図である。
【図９】同実施の形態において、図８に示される断面線ＩＸ−ＩＸにおける断面図である。
【図１０】同実施の形態において、図８に示す工程における斜視図である。
【図１１】同実施の形態において、図８〜図１０に示す工程の後に行われる工程を示す斜視図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す平面図である。
【図１３】同実施の形態において、図１２に示される断面線ＸＩＩＩ−ＸＩＩＩにおける断面図である。
【図１４】同実施の形態において、図１２に示す工程における斜視図である。
【図１５】同実施の形態において、図１２〜図１４に示す工程の後に行われる工程を示す、一部断面を含む斜視図である。
【図１６】同実施の形態において、図１５に示す工程における断面図である。
【図１７】同実施の形態において、図１５および図１６に示す工程の後に行われる工程を示す、一部断面を含む斜視図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す、一部断面を含む斜視図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す、一部断面を含む側面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す、一部断面を含む側面図である。
【図２１】同実施の形態において、変形例に係る製造方法の一工程を示す、一部断面を含む側面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す、一部断面を含む側面図である。
【図２３】同実施の形態において、他の変形例に係る製造方法の一工程を示す、一部断面を含む側面図である。
【図２４】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す平面図である。
【図２５】同実施の形態において、図２４に示される断面線ＸＸＶ−ＸＸＶにおける部分断面斜視図である。
【図２６】同実施の形態において、図２４および図２５に示す工程の後に行われる工程を示す部分断面斜視図である。
【図２７】同実施の形態において、図２６に示す工程の後に行われる工程を示す平面図である。
【図２８】同実施の形態において、図２７に示される断面線ＸＸＶＩＩＩ−ＸＸＶＩＩＩにおける部分断面斜視図である。
【図２９】同実施の形態において、図２７および図２８に示す工程の後に行われる工程を示す平面図である。
【図３０】同実施の形態において、図２９に示される断面線ＸＸＸ−ＸＸＸにおける部分断面斜視図である。
【図３１】同実施の形態において、図２９および図３０に示す工程の後に行われる工程を示す部分断面斜視図である。
【図３２】同実施の形態において、図３１に示す工程の後に行われる工程を示す部分断面斜視図である。
【図３３】同実施の形態において、図３２に示す工程の後に行われる工程を示す平面図である。
【図３４】同実施の形態において、図３３に示される断面線ＸＸＸＩＶ−ＸＸＸＩＶにおける部分断面斜視図である。
【発明を実施するための形態】
【００１４】
実施の形態１
ここでは、ダイシングされた基板に配線が形成されており、その基板に高周波デバイスが搭載された半導体装置について説明する。
【００１５】
図１および図２に示すように、基板３の表面に規定された素子領域６に、高周波に対応した半導体素子５が形成されている。基板３の表面には、その半導体素子５に電気的に接続される電極配線７が形成されている。基板３の表面に支柱１１を介在させてキャップ材９が、素子領域６を覆うように配置されている。キャップ材９は、キャップ材９と素子領域６との間に空間（中空部）が形成されるように、基板３の表面から離れる方向に距離を隔てられている。
【００１６】
そのキャップ材９を覆うように、素子領域６を封止する封止材１３が形成されている。封止材１３には、キャップ材９を覆う部分から基板３の表面に達する封止壁部１３ａが設けられている。封止壁部１３ａは、素子領域６の周囲を１０μｍ〜１００μｍの幅をもって連続して取り囲むように形成されている。この封止壁部の幅の値については、後述する。また、封止壁部１３ａは、電極配線７と交差するように配置されている。
【００１７】
封止材１３の材料として、素子領域６を封止して気密性のある中空部を形成するために、ガラスペーストが用いられる。一般的に、封止材の材料としては、樹脂、ガラス、はんだ等の接合材料が挙げられる。封止材１３（封止壁部１３ａ）が電極配線７と交差する半導体装置１では、封止材１３として、導電性のはんだを用いることはできない。また、気密性を考慮すると、ガス透過性のある樹脂も用いることはできない。このため、半導体装置１の封止材１３の材料としては、絶縁性と気密性を備えたガラス（ガラスペースト）を用いることが望ましい。
【００１８】
ガラスペーストは、主に、ガラスフリット、樹脂、溶剤および熱膨張調整用フィラーから構成されている。ガラスペーストの融点は、ガラスフリット材の種類または配合材料等によって決まる。トランジスタ等の高周波の半導体素子が形成された基板に、比較的温度の高い処理（高温プロセス）を施すと、熱によるダメージによって、半導体素子の特性が大きく低下することがある。このことを考慮すると、ガラスペーストとしては、その融点が４５０℃以下のものを使用しなければならない。
【００１９】
また、環境問題および健康問題の観点から、そして、欧州のＲｏＨＳ指令へ対応する観点から、ガラスペーストとしては、Ｐｂ（鉛）を含有していないことも必要である。なお、ＲｏＨＳ（Restriction Of Hazardous Substances）指令とは、電子・電気機器における特定有害物質の使用制限についての欧州共同体による指令のことである。
【００２０】
これらのことを考慮して、半導体装置１では、封止材１３の材料として、ガラスペーストの中でも比較的低い融点（４００℃）を有するバナジウム系のガラスペーストが用いられている。バナジウム系のガラスペーストを用いることにより、封止材１３が電極配線７と交差しても、ガラスペーストが流動することによって、絶縁性と気密性を有するガラスペーストを、電極配線７の細部にまで充填することができる。
【００２１】
中空部を形成するためのキャップ材９の候補として、ガラス基板が挙げられる。ガラス基板の他に、半導体基板として用いられる基板でもよい。たとえば、シリコン（Ｓｉ）基板、ガリウムヒ素（ＧａＡｓ）基板、炭化ケイ素（ＳｉＣ）基板またはサファイア基板等を用いてもよく、気密性、耐湿性を確保したうえで、使用する基板の性状、デバイス機能および製造プロセスに適した基板を、キャップ材９として選定することができる。
【００２２】
ただし、キャップ材９の材料と基板３の材料とが互いに異なる材料（異種材料）の場合には、キャップ材９を基板３に支柱１１を介して接合する際に、各部材に内部応力が発生することになる。このため、使用するキャップ材９の線膨張係数と基板３の線膨張係数とを整合させることは、半導体装置１の信頼性を確保するうえで最も重要となる。
【００２３】
ここで、キャップ材の線膨張係数と基板の線膨張係数との差（線膨張係数差）と、封止材の角部に作用する応力との関係について説明する。図３および図４のそれぞれに、線膨張係数差と封止材の角部に作用する応力との関係を、熱応力解析によって求めたグラフを示す。熱応力解析では、４００℃を応力フリーの温度として、２５℃まで温度を下げたときの応力を求めた。
【００２４】
基板として、半導体装置において用いられている、シリコンを含む種々の半導体基板の中から二種類の基板を選択し、一方の基板を基板αとし、他方の基板を基板βとした。また、キャップ材として、種々のガラス材料のキャップ材の中から６種類のキャップ材を選択し、これを、キャップ材Ａ〜Ｆとした。
【００２５】
図３では、基板αを想定した場合の評価結果を示し、図４では、基板βを想定した場合の評価結果を示す。なお、縦軸の応力は、キャップ材と基板とを同じ種類とした場合の応力を基準値とした相対値を示す。また、図３および図４のそれぞれには、実際に、キャップ材を基板に接合した後の状態の結果（接合または剥離等）も併せて示す。
【００２６】
図３および図４に示すように、キャップ材と基板との線膨張係数差が増加するにしたがい、封止材に作用する応力が増加していることがわかる。発明者らは、実際に、基板とキャップ材を用いて封止する実験を行ったところ、線膨張係数差が２×１０−６／Ｋ以上になると、基板または封止材に、剥離またはクラックが発生することがわかった。したがって、キャップ材としては、基板の線膨張係数との差が２×１０−６／Ｋよりも低いものを選定する必要があることが判明した。
【００２７】
キャップ材の形状としては、たとえば、図５に示すように、直方体のキャップ材９の他に、図６および図７に示すように、封止材が基板側に向かって流れ込みやすいように、傾斜を設けたキャップ材９でもよい。また、キャップ材の表面に微小な凹凸を形成する処理を施し、キャップ材と封止材との接合強度を高めるようにしてもよい。さらには、基板の全体に微小な凹凸を設けて、封止材と基板との接合強度を高めるようにしてもよい。
【００２８】
次に、上述した半導体装置の製造方法について説明する。まず、図８、図９および図１０に示すように、たとえば、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）またはサファイア等の基板３に規定された素子領域６に、たとえば、トランジスタ等の半導体素子５を形成する。トランジスタは、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはＭＢＥ（Molecular Beam Epitaxy）法によって形成される。そのトランジスタに対して、電子ビーム蒸着またはリフトオフによって、ソース電極、ドレイン電極およびゲート電極等を含む電極配線７を形成する。なお、工程図のうち、斜視図については、図面の煩雑さを避けるために、電極配線の一部だけを示す。
【００２９】
このような半導体素子５は、湿気を含んだ環境に曝されると腐食が生じ、性能が低下するおそれがある。このため、半導体素子５が形成された素子領域６は、耐湿性を確保する必要がある。また、寄生容量による影響を避けて、トランジスタの高周波特性を維持するためには、半導体素子５の上方に空間（中空部）を設ける必要がある。
【００３０】
そこで、次に、図１１に示すように、たとえば、熱硬化性樹脂またはガラス封止材等によって、中空部となる高さを有する支柱１１を、素子領域６の長手方向の一端側と他端側とにそれぞれ形成する。次に、図１２、図１３および図１４に示すように、素子領域６が覆われる態様で、支柱１１にキャップ材９を接合する。
【００３１】
次に、たとえば、スクリーン印刷によって封止材を塗布する。図１５に示すように、開口部２１ａを有するマスク材２１を、開口部２１ａにキャップ材９が露出する態様で、基板３に配置する。マスク材２１として、メッシュマスクおよびメタルマスクのいずれのマスクを用いてもよい。
【００３２】
ここで、マスク材の開口部２１ａについて説明する。まず、キャップ材９の寸法、封止材の寸法（平面視的に見た寸法）については、所望の設計構造により決定される。キャップ材９の短辺の長さは、素子領域６の短辺の長さよりは長く、封止材の短辺の長さよりも短く設定される。同様に、キャップ材９の長辺の長さも、素子領域６の長辺の長さよりは長く、封止材の長辺の長さよりも短く設定される。封止材の短（長）辺の長さとキャップ材の短（長）辺の長さとの差が、封止壁部の幅になる。
【００３３】
その封止材の封止壁部の幅について、封止材と半導体基板とを接合させる封止領域を半導体基板の表面に確保する必要があるため、封止壁部の幅が増加すると、その封止領域の面積も拡がって、半導体装置の小型化に寄与することができなくなる。そのため、封止壁部の幅は１００μｍ以下であることが好ましい。一方、その封止領域によって中空部の気密性を保持して信頼性を確保する必要があること、そして、封止材を塗布する際のマスク材のアライメント精度等を考慮すると、封止壁部の幅は１０μｍ以上確保されていることが好ましい。
【００３４】
このことから、マスク材２１の開口部２１ａとしては、図１６に示すように、まず、マスク材２１を基板３に配置した状態で、キャップ材９と開口部２１ａとの間に、１００μｍ以下の隙間Ｓが形成される開口寸法が考慮される。また、キャップ材９に対するマスク材２１の位置合わせ精度（アライメント）も考慮される。さらに、封止材の粘性の応じて、マスク材２１を取り外した際の封止材１３（図１８参照）のダレの長さも考慮される。マスク材２１には、これらを考慮したうえで、所望の幅（１０μｍ〜１００μｍ）を有する封止壁部が形成される開口寸法を有する開口部２１ａが形成されている。つまり、マスク材２１には、平面視的に見たキャップ材９のパターンを、所望の封止壁部の幅（１０μｍ〜１００μｍ）となる長さ分だけ外側へ広げたパターンに対応した開口部２１ａが形成されている。
【００３５】
次に、図１７に示すように、キャップ材９を覆う態様で、マスク材２１の開口部２１ａへ封止材１３を充填する。このとき、キャップ材９と開口部２１ａとの隙間Ｓ（図１６参照）に充填されて基板３に達する封止材１３の部分が、封止壁部になる。次に、図１８に示すように、マスク材を取り外す。次に、図１９に示すように、ヒートプレス装置２３の下部プレート２５に、基板３等を載置する。次に、上部プレート２７と下部プレート２５とで、基板３および封止材１３を挟み込む。
【００３６】
次に、上部プレート２７を介して封止材１３を加熱（矢印参照）し、封止材１３に含まれる有機成分を除去する。さらに、封止材１３を、約４００℃程度まで加熱して封止材１３を溶融させ、上部プレート２７を介して封止材１３を加圧（矢印参照）する。なお、上部プレート２７を介して封止材１３を加熱する際に、上部プレート２７と封止材１３との線膨張係数の違いによって、上部プレート２７と封止材１３とが接合されることはない。
【００３７】
その後、封止材１３を冷却し、封止材１３を基板３に接合する。封止材１３を加圧する際に、封止材１３の封止壁部では、その幅が拡がることになるが、封止材１３の有機成分が除去されることで、封止材１３の体積が収縮し、封止壁部の幅は、塗布後の幅とほとんど変わらなくなる。こうして、図２０に示すように、封止材１３によって覆われた気密性を有する中空部を備えた半導体装置が形成されることになる。
【００３８】
上述した半導体装置では、キャップ材９との間に所望の隙間が形成される開口寸法の開口部２１ａを有するマスク材２１を用いて、封止材１３が塗布される。この方法によって、封止材１３の封止壁部１３ａが、平面視的に所望の幅（１０μｍ〜１００μｍ）をもってキャップ材９の周りに連続的に形成されることになる。
【００３９】
これにより、素子領域６のみを封止して気密性のある中空部（封止構造）の小型化に寄与することができ、ひいては、半導体装置１の小型化に寄与することができる。また、生産コストの低減にも寄与することができる。素子領域６のみが気密性のある中空構造内に配置させることで、耐湿性を確保することができ、さらに、寄生容量の影響を抑制することができる。
【００４０】
なお、上述した半導体装置の製造方法では、封止材１３を塗布する方法として、マスク材２１を用いて塗布する場合（スクリーン印刷法）について説明した。封止材１３を塗布する方法としては、この他に、たとえば、ディスペンス法を適用してもよい。
【００４１】
この場合には、まず、図２１に示すように、ディスペンスノズル３１から封止材１３をキャップ材９の上面に吐出させる。次に、図２２に示すように、キャップ材９の上面に吐出された封止材１３は、封止材１３の自重とディスペンスノズル３１の加圧力とによって、封止壁部１３ａとして基板３の表面に達する。
【００４２】
ここで、封止壁部の幅は、キャップ材の幅に応じて、ディスペンスノズル３１のノズル径を変更することによって調整される。たとえば、キャップ材の幅が２００μｍの場合には、ノズル径が３００μｍのディスペンスノズル３１を使用する。このディスペンサノズルの場合、封止材を吐出した後の封止材の幅（塗布幅）は約３５０ｎｍとなり、封止壁部の幅は約７５μｍになる。
【００４３】
また、ディスペンス法とスクリーン印刷法とを併用してもよい。この場合には、図２３に示すように、封止壁部１３ａの幅は、マスク材２１とキャップ材９との隙間（間隔）によって制御される。
【００４４】
実施の形態２
実施の形態１では、ダイシングされた基板に対し、封止材によって素子領域を封止する製造方法について説明した。ここでは、基板をダイシングする前のウェハの状態で、封止材によって素子領域を封止する製造方法について説明する。
【００４５】
まず、図２４および図２５に示すように、半導体ウェハ４における素子領域６に、たとえば、ＭＯＣＶＤ法等によってトランジスタ等の半導体素子５を形成する。次に、その半導体素子５に対して電極配線を形成する。なお、電極配線は、図面の煩雑さを避けるために、この実施の形態では図示しないが、実施の形態１において説明した電極配線７（図８等参照）と同様の電極配線が形成される。
【００４６】
次に、図２６に示すように、たとえば、熱硬化性樹脂またはガラス封止材等によって、素子領域６の長手方向の一端側と他端側とに支柱１１をそれぞれ形成する。次に、図２７および図２８に示すように、半導体ウェハ４の形状に対応したキャップ材９を支柱１１に接合する。次に、図２９および図３０に示すように、半導体ウェハの形状に対応したキャップ材９をダイシングすることにより、素子領域６を覆うキャップ材９の部分を残して、他の領域を覆うキャップ材の部分を除去する。
【００４７】
次に、図３１に示すように、開口部２１ａを有するマスク材２１を、開口部２１ａにキャップ材９が露出する態様で、半導体ウェハ４に配置する。マスク材２１の開口部としては、前述したのと同様に、所望の幅（１０μｍ〜１００μｍ）を有する封止壁部が形成される開口寸法を有する開口部２１ａが形成されている。
【００４８】
次に、図３２に示すように、キャップ材９を覆う態様で、マスク材２１の開口部２１ａへ封止材１３を充填する。キャップ材９と開口部２１ａとの隙間に充填されて半導体ウェハ４に達する封止材１３の部分が、封止壁部になる。
【００４９】
次に、マスク材２１を取り外した後、前述したのと同様に、ヒートプレス装置２３（図１９参照）を用いて、封止材１３を加熱・加圧した後、封止材１３を冷却して、封止材１３を半導体ウェハ４に接合する。こうして、図３３および図３４に示すように、封止材１３によって覆われた気密性を有する中空構造を備えた半導体装置が、半導体ウェハ状態で形成される。その後、半導体ウェハ４をダイシングすることにより、図１および図２に示される半導体装置１と同様に、個々の半導体装置として完成する。
【００５０】
上述した半導体装置の製造方法では、基板として、半導体ウェハを適用した場合においても、ダイシングされた基板の場合（実施の形態１）と同様に、半導体ウェハに形成された素子領域を封止材によって封止することができる。特に、半導体ウェハの場合には、半導体ウェハに形成する素子領域の数が多いほど、半導体ウェハ１枚あたりの半導体装置の個数が多くなり、コストの低減に寄与することができる。また、半導体素子のサイズの縮小化が行われた場合においても、そのような半導体素子が形成された素子領域を封止した半導体装置を小型化することができ、さらなるコストの低減に寄与することができる。
【００５１】
また、上述した半導体装置の製造方法では、スクリーン印刷法によって素子領域６を封止する場合について説明したが、前述したように、ディスペンス法によって封止してもよい。また、スクリーン印刷法とディスペンス法とを併用してもよい。
【００５２】
なお、上述した各実施の形態では、基板または半導体ウェハに電極配線等の配線が形成されている半導体装置（高周波デバイス）を例に挙げて説明したが、たとえば、ＭＥＭＳ（Micro Electro Mechanical Systems）等、気密封止を要する機能デバイス等へも適用することが可能である。ＭＥＭＳであれば、センサ可動部を有する機能デバイスが形成された領域に対し、気密性を有する中空構造を形成することができる。
【００５３】
各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
【００５４】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５５】
本発明は、高周波デバイスを搭載した半導体装置に有効に利用される。
【符号の説明】
【００５６】
１  半導体装置、３  基板、４  半導体ウェハ、５  半導体素子、６  素子領域、７  電極配線、９  キャップ材、１１  支柱、１３  封止材、１３ａ  封止壁部、２１  マスク材、２１ａ  開口部、２３  ヒートプレス装置、２５  下部プレート、２７  上部プレート、３１  ディスペンスノズル。
【図１】
2016164917.tif 000003
【図２】
2016164917.tif 000004
【図３】
2016164917.tif 000005
【図４】
2016164917.tif 000006
【図５】
2016164917.tif 000007
【図６】
2016164917.tif 000008
【図７】
2016164917.tif 000009
【図８】
2016164917.tif 000010
【図９】
2016164917.tif 000011
【図１０】
2016164917.tif 000012
【図１１】
2016164917.tif 000013
【図１２】
2016164917.tif 000014
【図１３】
2016164917.tif 000015
【図１４】
2016164917.tif 000016
【図１５】
2016164917.tif 000017
【図１６】
2016164917.tif 000018
【図１７】
2016164917.tif 000019
【図１８】
2016164917.tif 000020
【図１９】
2016164917.tif 000021
【図２０】
2016164917.tif 000022
【図２１】
2016164917.tif 000023
【図２２】
2016164917.tif 000024
【図２３】
2016164917.tif 000025
【図２４】
2016164917.tif 000026
【図２５】
2016164917.tif 000027
【図２６】
2016164917.tif 000028
【図２７】
2016164917.tif 000029
【図２８】
2016164917.tif 000030
【図２９】
2016164917.tif 000031
【図３０】
2016164917.tif 000032
【図３１】
2016164917.tif 000033
【図３２】
2016164917.tif 000034
【図３３】
2016164917.tif 000035
【図３４】
2016164917.tif 000036