(57)【要約】      （修正有）【課題】単純な方法で製造することのできるオプトエレクトロニクス半導体部品を提供する。【解決手段】キャリアを形成するステップと、キャリアの上面に少なくとも１個のオプトエレクトロニクス半導体チップ２を配置するステップと、少なくとも１個のオプトエレクトロニクス半導体チップ２を成形体３によって成形するステップであって、成形体３が、少なくとも１個のオプトエレクトロニクス半導体チップ２の側面すべてを覆っており、少なくとも１個のオプトエレクトロニクス半導体チップ２の上面における、キャリアとは反対側の面、または、少なくとも１個のオプトエレクトロニクス半導体チップ２の下面における、キャリアの側の面に、成形体３が存在しない、またはこれらの面が露出している、ステップと、キャリアを除去するステップと、を含んでいる。【選択図】図２
2016021583.tif 000002
【特許請求の範囲】
【請求項１】
オプトエレクトロニクス半導体部品であって、
−  上面（２ａ）と、下面（２ｂ）と、側面領域（２ｃ）とを有するオプトエレクトロニクス半導体チップ（２）と、
−  上面（３ａ）と、下面（３ｂ）とを有する成形体（３）と、
−  導電性材料を有する少なくとも１つのめっきスルーホール（６）と、
−  前記半導体チップ（２）と前記めっきスルーホール（６）とに導電接続されている導電接続部（７）と、
を備えており、
−  前記オプトエレクトロニクス半導体チップ（２）の前記側面領域（２ｃ）が、成形体（３）によって覆われており、
−  前記めっきスルーホール（６）が、前記半導体チップ（２）の側方に間隔を介して配置され、
−  前記めっきスルーホール（６）が、前記成形体（３）を完全に貫いており、前記成形体（３）の上面（３ａ）から前記成形体（３）の下面（３ｂ）まで延在しており、
−  前記導電接続部（７）が前記成形体（３）の前記上面（３ａ）に延在しており、
−  前記オプトエレクトロニクス半導体チップ（２）の前記上面（２ａ）および前記下面（２ｂ）が前記成形体（３）から離れており、
−  前記成形体（３）の前記上面（３ａ）は、少なくとも部分的に前記導電接続部（７）が存在しない、
オプトエレクトロニクス半導体部品。
【請求項２】
オプトエレクトロニクス半導体部品であって、
−  それぞれが、上面（２ａ）と、下面（２ｂ）と、側面領域（２ｃ）とを有する複数のオプトエレクトロニクス半導体チップ（２）と、
−  上面（３ａ）と、下面（３ｂ）とを有する成形体（３）と、
−  導電性材料を有する少なくとも１つのめっきスルーホール（６）と、
−  いずれもが、前記複数のオプトエレクトロニクス半導体チップ（２）の少なくとも１つに導電接続されている複数の導電接続部（７）と、
を備えており、
−  前記複数のオプトエレクトロニクス半導体チップ（２）の前記側面領域（２ｃ）のいずれもが、成形体（３）によって覆われており、
−  前記複数の導電接続部（７）のそれぞれが前記成形体（３）の前記上面（３ａ）に延在しており、
−  前記複数の導電接続部（７）の少なくとも１つが前記めっきスルーホール（６）に導電接続されており、前記めっきスルーホール（６）が前記少なくとも１つの導電接続部（７）に導電接続された前記半導体チップ（２）の側方に間隔を介して配置されており、
−  前記めっきスルーホール（６）が、前記成形体（３）を完全に貫いており、前記成形体（３）の前記上面（３ａ）から前記成形体（３）の前記下面（３ｂ）まで延在しており、
−  前記複数のオプトエレクトロニクス半導体チップ（２）が前記導電接続部（７）によって直列に接続されている、
オプトエレクトロニクス半導体部品。
【請求項３】
前記成形体（３）が、放射を吸収するように具現化されている、
請求項１または請求項２に記載のオプトエレクトロニクス半導体部品。
【請求項４】
前記成形体（３）が、放射に対して反射性であるように、または放射に対して透過性であるように具現化されている、
請求項１または請求項２に記載のオプトエレクトロニクス半導体部品。
【請求項５】
前記成形体（３）がマトリックス材料を含んでおり、前記マトリックス材料がシリコーンを含んでいる、またはシリコーンからなる、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス半導体部品。
【請求項６】
前記成形体（３）がマトリックス材料を含んでおり、前記マトリックス材料がエポキシ樹脂を含んでいる、またはエポキシ樹脂からなる、
請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体部品。
【請求項７】
複数のオプトエレクトロニクス半導体チップ（２）を有し、前記複数のオプトエレクトロニクス半導体チップ（２）は、前記成形体（３）の前記上面（３ａ）に延在している前記導電接続部（７）によって互いに導電接続されている、
請求項１に記載のオプトエレクトロニクス半導体部品。
【請求項８】
前記成形体（３）は、前記オプトエレクトロニクス半導体チップ（２）の前記側面領域（２ｃ）に部分的に前記成形体（３）が存在しないように、または、前記成形体（３）の前記上面（３ａ）および前記下面（３ｂ）がそれぞれ前記オプトエレクトロニクス半導体チップ（２）の前記上面（２ａ）および前記下面（２ｂ）と同一面で終端するように、前記オプトエレクトロニクス半導体チップ（２）の前記側面領域（２ｃ）を特定の高さまで覆っている、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス半導体部品。
【請求項９】
前記成形体（３）は、前記前記オプトエレクトロニクス半導体チップ（２）の前記側面領域（２ｃ）に沿った垂直方向において、前記前記オプトエレクトロニクス半導体チップ（２）から突き出していない、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体部品。
【請求項１０】
前記前記オプトエレクトロニクス半導体チップ（２）の下面に導電性のコンタクト領域（４ａ）が配置されており、前記コンタクト領域（４ａ）は自由にアクセス可能である、
請求項１から請求項９のいずれかに記載のオプトエレクトロニクス半導体部品。
【請求項１１】
複数のオプトエレクトロニクス半導体チップ（２）を有し、
−  前記半導体チップ（２）それぞれが、動作時に、前記半導体チップ（２）に割り当てられているピーク波長を有する波長域の電磁放射を生成するように設けられ、
−  前記半導体チップ（２）それぞれの前記ピーク波長が、すべての前記オプトエレクトロニクス半導体チップ（２）の前記ピーク波長の平均値から最大で±２％逸脱している、
請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体部品。
【請求項１２】
キャリアがなく、前記めっきスルーホール（６）が前記成形体（３）の前記上面（３ａ）および前記下面（３ｂ）に接続可能となっている、
請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体部品。
【発明の詳細な説明】
【背景技術】
【０００１】
特許文献１および特許文献２には、それぞれ、オプトエレクトロニクス半導体部品が記載されている。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】国際公開第２００９／０７５７５３号
【特許文献２】国際公開第０２／０８４７４９号
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の１つの目的は、オプトエレクトロニクス半導体部品を製造するための単純化された製造方法を開示することである。本発明のさらなる目的は、特に単純な方法で製造することのできるオプトエレクトロニクス半導体部品を開示することである。
【課題を解決するための手段】
【０００４】
オプトエレクトロニクス半導体部品の製造方法を開示する。本オプトエレクトロニクス半導体部品は、例えば、電磁放射を放出する目的で提供される発光ダイオードである。あるいは、本オプトエレクトロニクス半導体部品は、電磁放射を検出する目的で提供されるフォトダイオードとすることもできる。
【０００５】
本方法の少なくとも一実施形態によると、最初に、キャリアを形成する。このキャリアは一時的なキャリアであり、最後の方法ステップにおいて再び除去する。キャリアは、例えば、プラスチック材料、金属、セラミック材料、または半導体材料によって形成されている箔、回路基板、または一般に板材とすることができる。
【０００６】
本方法の少なくとも一実施形態によると、キャリアの上、キャリアの上面に、少なくとも１個のオプトエレクトロニクス半導体チップを配置する。このオプトエレクトロニクス半導体チップは、例えば、発光ダイオードチップまたはフォトダイオードチップである。さらには、オプトエレクトロニクス半導体チップは、レーザダイオードチップとすることもできる。少なくとも１個のオプトエレクトロニクス半導体チップはキャリア上に固定されており、この固定は、オプトエレクトロニクス半導体チップとキャリアとの間に機械的結合が形成され、かつオプトエレクトロニクス半導体チップが破壊されることなく後からキャリアを除去できるように、行われていることが好ましい。言い換えれば、半導体チップとキャリアとの間に犠牲層を配置する。例えば、接着剤によってオプトエレクトロニクス半導体チップをキャリアに固定することができる。
【０００７】
多数のオプトエレクトロニクス半導体チップがキャリア上に固定されていることが好ましい。この場合、キャリアと多数のオプトエレクトロニクス半導体チップとからなるこの構造を、人工ウェハ（artificial wafer）と称し、好ましくは同じタイプの多数のオプトエレクトロニクス半導体チップが共通のキャリア上に配置されている。
【０００８】
本方法の少なくとも一実施形態によると、少なくとも１個のオプトエレクトロニクス半導体チップ（好ましくは多数のオプトエレクトロニクス半導体チップ）の周囲に成形体を成形し、成形体は、少なくとも１個のオプトエレクトロニクス半導体チップの側面領域すべてを覆っている。言い換えれば、少なくとも１個のオプトエレクトロニクス半導体チップは、成形体によって包囲されている。成形工程または包囲工程は、例えば、射出成形、鋳造、印刷、箔の積層などによって行うことができる。成形体は、機械的安定性を提供する材料（mechanically stabilizing material）、例えば、プラスチック、融点の低いガラス、または融点の低いガラスセラミックから形成する。例えば、成形体は、エポキシ樹脂、シリコーン、エポキシ−シリコーンハイブリッド材料、ガラス、またはガラスセラミックを含んでいる、またはこれらの材料の１種類からなることができる。
【０００９】
成形体は、少なくとも１個のオプトエレクトロニクス半導体チップの側の、キャリアの面、を覆うようにキャリア上に形成されており、この面に直接接触している。さらには、成形体は、例えば、キャリアの面に対して垂直にまたは横切る方向に延在している側面領域に、少なくとも部分的に直接接触している。この場合、少なくとも１個の半導体チップの側面領域すべてを成形体によって完全に覆うことが可能である。しかしながら、半導体チップを、その側面領域において、特定の高さまでのみ成形体によって覆い、少なくとも１個の半導体チップの一部分が成形体から突き出しており、したがって、少なくとも１個のオプトエレクトロニクス半導体チップの側面領域には部分的に成形体が存在しないようにすることも可能である。さらには、半導体チップをその露出した領域において成形体が完全に覆うことも可能である。すなわち、少なくとも１個のオプトエレクトロニクス半導体チップの、キャリアとは反対側の面も、成形体によって覆うことが可能である。
【００１０】
本方法の少なくとも一実施形態によると、キャリアを除去する。すなわち、少なくとも１個のオプトエレクトロニクス半導体チップの周囲に成形体を成形する工程の後、成形体とオプトエレクトロニクス半導体チップとからなる複合体アセンブリ（composite assembly）からキャリアを除去する。除去は、例えば、キャリアを加熱または薄化することによって行うことができる。加熱は、例えば、レーザ光によって行うことができる。薄化は、例えばキャリアを研削することによって行うことができる。さらには、化学的な剥離、あるいはキャリアまたはキャリア上に存在する接着層を剥離する（適切な場合）ことによって、除去を行うことも可能である。キャリアを除去すると、少なくとも１個のオプトエレクトロニクス半導体チップの下面（もともとキャリアに面していた）に自由にアクセス可能である。下面を半導体チップの発光面とすることもでき、半導体チップの動作時、半導体チップから下面を介して放射が放出される。言い換えれば、半導体チップを「表を下にして」キャリアに貼り付ける。少なくとも１個のオプトエレクトロニクス半導体チップの側面領域すべてが、少なくとも部分的に成形体によって覆われている。すなわち、キャリアを除去した後、成形体は、機械的安定性を提供する部材として少なくとも１個のオプトエレクトロニクス半導体チップをその側面領域において囲んでおり、多数のオプトエレクトロニクス半導体チップ（存在時）を互いに結合している。
【００１１】
オプトエレクトロニクス半導体部品の製造方法の少なくとも一実施形態によると、本方法は、
−  キャリアを形成するステップと、
−  キャリアの上面に少なくとも１個のオプトエレクトロニクス半導体チップを配置するステップと、
−  少なくとも１個のオプトエレクトロニクス半導体チップの周囲に成形体を成形するステップであって、成形体が少なくとも１個のオプトエレクトロニクス半導体チップの側面領域すべてを覆っている、ステップと、
−  キャリアを除去するステップと、
を含んでいる。
【００１２】
この場合、上に記載した一連の方法ステップは、指定した順序で行うことが好ましい。
【００１３】
本方法の少なくとも一実施形態によると、多数のオプトエレクトロニクス半導体チップがキャリアの上面に配置され、半導体チップそれぞれが、動作時に、半導体チップに割り当てられているピーク波長を有する波長域の電磁放射を生成するように設けられる。すなわち、半導体チップそれぞれが、電磁放射を生成するのに適している。この場合、半導体チップは、動作時に特定の波長域の電磁放射を生成する。生成される電磁放射は、波長域のうちの特定の波長において最大値を有する（ピーク波長）。言い換えれば、ピーク波長とは、動作時に半導体チップによって生成される電磁放射の主波長である。
【００１４】
この場合、半導体チップそれぞれのピーク波長と、すべてのオプトエレクトロニクス半導体チップのピーク波長の平均値との差異は、最大で±２％である。すなわち、オプトエレクトロニクス半導体チップは、同一またはほぼ同一の波長の電磁放射を放出するオプトエレクトロニクス半導体チップである。好ましくは、半導体チップそれぞれのピーク波長と、すべてのオプトエレクトロニクス半導体チップのピーク波長の平均値との差異は、最大で±１％、特に好ましくは最大で±０．５％である。
【００１５】
言い換えれば、キャリア上に配置されているオプトエレクトロニクス半導体チップは、発光波長に基づいて事前に分類されている。ピーク波長に関して互いにほとんど異ならない、またはまったく異ならない複数のオプトエレクトロニクス半導体チップが、キャリア上に配置される。
【００１６】
一例として、オプトエレクトロニクス半導体チップを、その製造後、それぞれのピーク波長に基づいて分類する（いわゆるビニング）。この分類時に共通のグループに分類されるオプトエレクトロニクス半導体チップをキャリア上に配置する。
【００１７】
本方法の少なくとも一実施形態によると、成形工程の前または後に、オプトエレクトロニクス半導体チップの下流に、オプトエレクトロニクス半導体チップの上面または下面に、共通の蛍光体層を配置する。この場合、「共通の蛍光体層」とは、同一またはほぼ同一の特性を有する蛍光体層が、すべてのオプトエレクトロニクス半導体チップの下流に配置されることを意味する。すなわち、すべてのオプトエレクトロニクス半導体チップの蛍光体層が、例えば、同じ材料からなり同じ厚さを有する。
【００１８】
蛍光体層は蛍光体を含んでいる、または蛍光体からなり、この蛍光体は、動作時に半導体チップによって生成される電磁放射を吸収し、オプトエレクトロニクス半導体チップとは異なる波長域の電磁放射を放出するように設けられている。一例として、動作時、オプトエレクトロニクス半導体チップが青色光を生成し、蛍光体層の蛍光体によって黄色光が再放出され、黄色光が青色光と混ざり合って白色光が形成される。蛍光体層は、例えば、マトリックス材料（例えばシリコーンやセラミック）に導入される蛍光体粒子の形で形成することができる。さらには、蛍光体層は、蛍光体を含んでいる、またはセラミック蛍光体からなるセラミック薄層として、キャリアとは反対側の半導体チップの面に形成することができる。この場合、キャリアとは反対側のオプトエレクトロニクス半導体チップの面に蛍光体層を直接形成することが可能である。
【００１９】
オプトエレクトロニクス半導体チップは、上述したように、ピーク波長に関して互いにほとんど異ならない、またはまったく異ならない類似するオプトエレクトロニクス半導体チップであることが特に好ましい。これら類似するオプトエレクトロニクス半導体チップの下流に、共通の蛍光体層を配置することができる。このようにして形成されるオプトエレクトロニクス半導体チップは、オプトエレクトロニクス半導体チップが類似していることと、蛍光体層が共通であることにより、動作時、ほぼ同一または同一の特性を有する混合光を放出する。したがって、オプトエレクトロニクス半導体チップの従来の製造方法の場合とは異なり、オプトエレクトロニクス半導体チップによって直接放出される電磁放射と、蛍光体層によって再放出される電磁放射とからなる望ましい混合放射が確立されるように、オプトエレクトロニクス半導体チップそれぞれの下流に適切な蛍光体層を配置する必要がない。
【００２０】
本方法の少なくとも一実施形態によると、少なくとも１個の半導体チップの（キャリアとは反対側の）上面から成形体が除去されている、または上面に成形体が最初から存在しない。すなわち、成形体は、少なくとも１個の半導体チップの、キャリアとは反対側の面が成形体の材料によって覆われないように形成されるか、あるいは、成形体を形成した後、半導体チップの上面から成形体を再び除去することができる。この場合、一例として、成形体が存在しない面に蛍光体層を形成することができる。
【００２１】
しかしながら、半導体チップをその発光面によってキャリア上に固定することも可能である。キャリアを除去すると、キャリアの側の面（すなわち下面）が露出する。本方法のこのバリエーションにおいては、半導体チップそれぞれの発光面に、少なくとも１つの接続コンタクトを配置することができる。
【００２２】
本方法の少なくとも一実施形態によると、成形工程の前または後に、半導体チップそれぞれに対して、導電性材料を有する少なくとも１つのめっきスルーホールを形成する。めっきスルーホールは、対応する半導体チップの側方に間隔を介して配置される。すなわち、めっきスルーホールは、例えば半導体チップに対応するキャリアの面に平行に延びる方向に、半導体チップから距離を置いて、形成される。この場合、めっきスルーホールは、成形体を完全に貫いており、成形体の上面から成形体の下面まで延在している。本方法の完了後、すなわちキャリアを除去した後、少なくとも成形体の下面において、めっきスルーホールに自由にアクセス可能である。成形体の上面においては、めっきスルーホールを蛍光体層によって覆うことができる。
【００２３】
成形体を成形する前に、めっきスルーホールを例えばコンタクトピンによって形成することができ、コンタクトピンは、成形工程の前にキャリアの上面、半導体チップ間に配置される。この場合、コンタクトピンは、導電性材料（例えば銅）から形成される。この場合、コンタクトピンをキャリアと一体に形成することもできる。すなわち、めっきスルーホールの存在する基板をキャリアとして使用する。さらには、キャリアがリードフレームであってもよい。
【００２４】
あるいは、半導体チップの周囲に成形体を成形する工程の後、成形体にカットアウトを形成することによって、めっきスルーホールを形成することが可能である。成形体を完全に貫いておりその上面から下面まで延在しているホールを、一例として、レーザ穴あけまたは他のタイプの材料除去法によって、成形体に形成することが可能である。次いで、これらのホールを導電性材料で満たす。導電性材料は、例えば、めっき材料、はんだ材料、または導電性接着剤とすることができる。
【００２５】
本方法の少なくとも一実施形態によると、めっきスルーホールと、対応する半導体チップとの間に導電接続部を形成する。この場合、導電接続部は、半導体チップの上面、キャリアとは反対側の面に、導電接続されており、成形体の上面に沿って延在している。導電接続部は、例えば、対応する半導体チップの上面におけるボンディングパッドに導電的に接触しており、めっきスルーホールまで延在している。この場合、接続部は、成形体の上面に、成形体の外側領域上または成形体の外側領域のすぐ下のいずれかに延在している（。導電接続部は、スパッタリング、フォトリソグラフィ、めっき、エッチングのうちのいずれかまたは複数によって形成することができる。さらには、導電接続部を形成する目的には、絶縁材料および金属を印刷によって塗布する、焼結法による金属ペーストとして塗布する（特に成形体がセラミック材料から形成される場合）、あるいは導電性接着剤として塗布することも可能である。したがって、例えば、導電接続部を射出成形法によって形成することも可能である。すなわち、導電接続部は「立体回路成形部材」（ＭＩＤ）の方法で形成される。
【００２６】
めっきスルーホールおよび対応する導電接続部を形成する方法は、オプトエレクトロニクス半導体チップが、その上面と、上面とは反対側の下面とに導電性コンタクト領域を有する場合に有利である。これに代えて、一方の面（下面または上面のいずれか）のみに電気コンタクト領域を有するフリップチップ半導体チップを使用することも可能である。この場合、成形体を貫くめっきを省くことができる。
【００２７】
さらには、オプトエレクトロニクス半導体部品を開示する。このオプトエレクトロニクス半導体部品は、本明細書に記載した方法のいずれかによって好適に製造することができる。すなわち、本方法に関して開示したすべての特徴は、本オプトエレクトロニクス半導体部品にもあてはまり、逆も同様である。
【００２８】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、オプトエレクトロニクス半導体部品は、オプトエレクトロニクス半導体チップを備えており、オプトエレクトロニクス半導体チップの側面領域が成形体によって覆われている。この場合、側面領域とは、オプトエレクトロニクス半導体チップの上面および下面における外側領域の間に延びており、これらの外側領域を互いに結合している領域である。この場合、側面領域を成形体によって完全に覆うことができる。さらには、側面領域を、特定の高さまでのみ成形体によって覆うことも可能である。オプトエレクトロニクス半導体チップは、一例として、基板上に半導体層をエピタキシャル堆積させた半導体チップとすることができる。この場合、エピタキシャルに形成された層に成形体が存在しないように、半導体チップの側面領域を覆うことが可能である。エピタキシャルに形成された層は、例えば印刷工程によってさらなる材料によって覆う、または露出したままにしておくことができる。
【００２９】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、オプトエレクトロニクス半導体部品は、導電性材料を備えている少なくとも１つのめっきスルーホールを備えている。導電性材料は、例えば、金属または導電性接着剤である。
【００３０】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、本部品は導電接続部を備えており、導電接続部は、半導体チップおよびめっきスルーホールに導電接続されている。導電接続部は、例えば、金属または導電性接着剤によって形成されている。
【００３１】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、めっきスルーホールは、半導体チップの側方に間隔を介して配置されている。この場合、側方とは、オプトエレクトロニクス半導体チップの側面領域に対して横方向または垂直に延びる方向である。すなわち、めっきスルーホールは、半導体チップの側方に配置されており、例えば、オプトエレクトロニクス半導体チップの側面領域に平行または実質的に平行に延在している。この場合、めっきスルーホールは、成形体を完全に貫いており成形体の上面から成形体の下面まで延在していることが好ましい。この場合、成形体の上面および下面において、めっきスルーホールに自由にアクセス可能とすることが可能である。
【００３２】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、成形体の上面に導電接続部が延在している。すなわち、導電接続部は、半導体チップをめっきスルーホールに接続しており、この場合、成形体の上面、半導体ボディとめっきスルーホールとの間に延在している。この場合、導電接続部は、成形体の外側領域上に配置することができる。
【００３３】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、オプトエレクトロニクス半導体部品は、オプトエレクトロニクス半導体チップを備えており、オプトエレクトロニクス半導体チップの側面領域は成形体によって覆われている。さらには、オプトエレクトロニクス半導体部品は、導電性材料を備えている少なくとも１つのめっきスルーホールと、半導体チップおよびめっきスルーホールに導電接続されている導電接続部と、を備えている。この場合、めっきスルーホールは、半導体チップの側方に間隔を介して配置されており、成形体を完全に貫いている。めっきスルーホールは、成形体の上面から成形体の下面まで延在しており、導電接続部は、成形体の上面において半導体チップからめっきスルーホールまで延在している。
【００３４】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、成形体は、光学的に反射性であるように具体化されている。このことは、例えば、電磁放射（特に光）を反射する粒子を成形体のマトリックス材料に導入することによって達成することができる。これにより、オプトエレクトロニクス半導体チップの側面領域に到達する電磁放射を、成形体によって反射することができる。この場合、成形体は、オプトエレクトロニクス半導体チップの上面の少なくとも一部分を覆っていない。粒子は、材料として、例えば、ＴｉＯ２、ＢａＳＯ４、ＺｎＯ、ＡｌｘＯｙのうちの少なくとも１種類によって形成されている、または少なくとも１種類を含んでいる。成形体がシリコーンを含んでいる、またはシリコーンからなり、粒子が酸化チタンからなるならば、特に有利であることが判明した。
【００３５】
粒子は、成形体が白色に見えるような濃度で成形体の中に導入されていることが好ましい。
【００３６】
さらには、成形体を、放射に対して透過性であるように具体化することが可能である。このことは、電磁放射の大きな割合が側面領域から放出されるオプトエレクトロニクス半導体チップの場合に、特に有利である。
【００３７】
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によると、半導体部品は、多数の半導体チップを備えており、これらの半導体チップは、成形体の上面に延在している導電接続部によって互いに導電接続されている。半導体チップは、一例として、導電接続部によって直列または並列に接続することができる。半導体チップそれぞれは、その側面領域において成形体によって覆われている。成形体は結合材の役割を果たし、成形体に導電性の半導体チップが結合されてオプトエレクトロニクス半導体部品が形成されている。
【００３８】
以下では、本明細書に記載する方法およびオプトエレクトロニクス半導体部品について、例示的な実施形態に基づき、図面を参照しながらさらに詳しく説明する。
【図面の簡単な説明】
【００３９】
【図１Ａ】本明細書に記載した方法の例示的な実施形態を概略断面図に基づいて示している。
【図１Ｂ】本明細書に記載した方法の例示的な実施形態を概略断面図に基づいて示している。
【図１Ｃ】本明細書に記載した方法の例示的な実施形態を概略断面図に基づいて示している。
【図１Ｄ】本明細書に記載した方法の例示的な実施形態を概略断面図に基づいて示している。
【図１Ｅ】本明細書に記載した方法の例示的な実施形態を概略断面図に基づいて示している。
【図２】本明細書に記載した方法の例示的な実施形態を概略断面図に基づいて示している。
【図３】本明細書に記載した方法の例示的な実施形態を概略断面図に基づいて示している。
【図４Ａ】本明細書に記載したオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【図４Ｂ】本明細書に記載したオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【図５】本明細書に記載したオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【発明を実施するための形態】
【００４０】
図面において、同じ要素、同じタイプの要素、または同じ機能の要素には、同じ参照数字を付してある。図面と、図面に示した要素間のサイズの関係は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
【００４１】
本明細書に記載する、オプトエレクトロニクス半導体部品の製造方法の最初の方法ステップについて、図１ａの概略断面図に基づいて詳しく説明する。この方法においては、最初に、キャリア１を形成する。キャリア１は、例えば、金属（例：銅またはアルミニウム）、セラミック、半導体材料、またはプラスチックによって、形成されているキャリアである。キャリア１の上面１ａに多数のオプトエレクトロニクス半導体チップ２を配置し、これらのチップは、この実施形態の場合には発光ダイオードチップである。半導体チップ２は結合手段５によってキャリア１に固定する。結合手段５は、例えば接着剤である。この場合、半導体チップ２の下面２ｂはキャリア１の上面１ａの側である。半導体チップ２との電気接続を形成するために設けられるコンタクト領域４ａは、半導体チップ２の下面２ｂに位置している。コンタクト領域４ａは、一例として、半導体チップ２の下面２ｂにおけるメタライゼーションである。半導体チップ２の放射出口領域は、側面領域２ｃと、上面２ａにおける外側領域とを含んでいることができる。
【００４２】
この場合、コンタクト領域４ａを上面２ａに配置し、コンタクト領域４ｂを下面２ｂに配置することが可能である。さらには、両方のコンタクト領域４ａ，４ｂを同じ面に配置することもできる。さらには、下面２ｂまたは上面２ａを半導体チップ２の発光面とすることが可能である。すなわち、半導体チップ２の放射出口領域は、側面領域２ｃと、上面２ａもしくは下面２ｂまたはその両方における外側領域とを含んでいることができる。
【００４３】
さらなる方法ステップについて、図１Ｂを参照しながら説明する。この方法ステップにおいては、例えば、成形材料を射出成形することによって成形体３を形成し、この場合、半導体チップ２の側面領域２ｃが成形体によって覆われ、成形体によって半導体チップ２が互いに結合されるように形成する。この場合、成形体の下面３ｂは、キャリア１、またはキャリア１の上面１ａにおける結合手段５に、直接接触している。成形体３の上面３ａは、半導体チップ２の上面２ａと同じ高さにすることができる。さらには、成形体３が、（図１Ｂに示した形態とは異なり）特定の高さまでのみ半導体チップ２の側面領域２ｃを覆っており、半導体チップ２が成形体３の上面３ａより突き出していることも可能である。
【００４４】
成形体３は、放射に対して透過性（例えば透明）である、放射を吸収する、または放射に対して反射性であるように、具体化することができる。
【００４５】
以下に図１Ｃを参照しながら説明する方法ステップにおいては、キャリア１と、オプションとして存在する結合手段層５とを、成形体および半導体チップ２から分離する。成形体３によって互いに結合されている（１つまたは複数の）半導体チップ２からなる複合体アセンブリが残る。半導体チップ２の下面２ｂには、コンタクト領域４ａと、放射通過領域（「表が下の」構造の場合）とが露出している。
【００４６】
図１Ｄに概略的に示したさらなる方法ステップにおいては、半導体チップ２の複合体アセンブリを個片化して、１個または複数の半導体チップ２を備えた個々のオプトエレクトロニクス半導体部品を形成することができる。個片化によって、材料除去時の痕跡を有する成形体の側面領域３ｃが形成される。一例として、側面領域３ｃには、成形体３を個片化するときに生じるソーイングの溝あるいは研削跡が残ることがある。半導体チップ２それぞれは、その側面領域２ｃにおいて少なくとも部分的に成形体３によって覆われている。
【００４７】
さらなる方法ステップについて、図２の概略断面図を参照しながら説明する。このステップは、半導体チップ２の周囲に成形材料を成形する前または後、キャリアを除去する前または後に行うことができる。この方法ステップでは、導電性材料からなり、成形体３をその上面３ａからその下面３ｂまで貫くめっきスルーホール６を形成する。めっきスルーホール６は、半導体ボディ２の側方に間隔を介して配置される。半導体ボディ２それぞれにめっきスルーホールが対応していることが好ましい。この場合、対応は１対１とすることができる。さらには、複数の半導体チップ２に対して１つのめっきスルーホール６を形成することも可能である。めっきスルーホール６を形成した後、導電接続部７を上面３ａ（この実施形態の場合には成形体３の表面）に形成し、この導電接続部７は、半導体チップ２のコンタクト領域４ｃをめっきスルーホール６に導電接続する。成形体３の下面において、めっきスルーホール６に自由にアクセス可能であり、半導体部品のコンタクト領域４ｂを形成している。
【００４８】
さらなる方法ステップについて、図３の概略断面図を参照しながら説明する。このステップは、成形体を形成した後に行うことができる。この方法ステップでは、成形体３の上面における蛍光体層８を半導体チップ２の上面２ａに形成する。この場合、蛍光体層８は、図３に示したように、すべての半導体チップ２の上に連続しているように具体化することができる。さらには、半導体チップ２それぞれに専用の蛍光体層を形成することも可能である。その場合、このステップは、成形材料を成形する前に行うこともできる。図３の例示的な実施形態におけるオプトエレクトロニクス半導体チップは、それぞれがほぼ同一または同一の放出特性（すなわち上述したようにほぼ同一または同一のピーク波長）を有する発光ダイオードチップであることが好ましい。均一な蛍光体層８を半導体チップ２に形成する。この結果として、それぞれがほぼ同一または同一の放出特性を有するオプトエレクトロニクス半導体部品が得られる。半導体部品は、一例として、動作時、ほぼ同一または同一の色位置、もしくは、ほぼ同一または同一の色温度、またはその両方を有する白色光を生成する。
【００４９】
図４Ａおよび図４Ｂは、本明細書に記載するオプトエレクトロニクス半導体部品を概略斜視図として示している。図４Ａは、半導体チップ２の上面２ａから半導体部品を示している。半導体部品は、１個の半導体チップ２を備えており、半導体チップ２はその側面領域２ｃにおいて成形材料３によって完全に囲まれている。めっきスルーホール６は、成形材料３を貫いており、半導体チップ２の上面２ａにおけるコンタクト領域４ｃに導電接続部７によって接続されている。半導体部品の下面には（図４Ｂを参照）、コンタクト領域４ａが形成されており、このコンタクト領域４ａによって半導体チップ２が例えばｐ側においてコンタクト接続されて（contact-connected）いる。この場合、ｎ側のコンタクト接続は、めっきスルーホール６によって形成されているコンタクト領域４ｂによって行われる。成形体３は、めっきスルーホール６と半導体チップ２との間にも配置されており、めっきスルーホール６を半導体チップ２から電気的に絶縁している。
【００５０】
図示した例示的な実施形態の代替形態として、半導体チップ２は、例えばｎ側コンタクトおよびｐ側コンタクトの両方が半導体チップの下面２ｂに配置されている半導体チップとすることもできる。この場合、めっきスルーホール６を省くことができる。
【００５１】
図５は、本明細書に記載した半導体部品のさらなる例示的な実施形態を概略平面図として示している。この例示的な実施形態においては、半導体部品は、成形体３によって互いに結合されている４個の半導体チップ２を備えている。半導体チップ２は、導電接続部７によって互いに導電接続されており、導電接続部７は、成形体３の上面３ａに配置されており、例えば成形体の外側領域上に延在している。この実施形態の場合、半導体チップは、導電接続部７によって直列に接続されており、めっきスルーホール６によって形成されているコンタクト領域４ｂと、コンタクト領域４ａとにより、コンタクトを介して電気的に接続されている。
【００５２】
本明細書に記載した方法および本明細書に記載した半導体部品は、その利点として、特に、半導体チップ２の下面２ｂ全体を通じて、領域全体にわたり半導体部品から熱を放散させ得ることを特徴とする。
【００５３】
めっきスルーホール６によって、フリップチップ方式で半導体部品をコンタクト接続することが可能である。すなわち、機械的に損傷しやすいボンディングワイヤを省くことができる。本方法では、多数の半導体チップ２を成形体３によって同時に囲むことができることにより、特にコストが節減される。
【００５４】
オプトエレクトロニクス半導体チップを例えばそのピーク波長に基づいて事前に分類することによって、共通の蛍光体層８をすべての半導体チップに同時に形成することが可能であり、これらの半導体チップの放出特性がほぼ同一または同一となる。
【００５５】
さらには、本方法によって、ほぼ任意の数の半導体チップ２を有する半導体部品を、柔軟に製造することができる。半導体部品の領域の使用効率は最適である。
【００５６】
［関連出願］
本特許出願は、独国特許出願第１０２００９０３６６２１．０号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
【００５７】
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
【図１Ａ】
2016021583.tif 000003
【図１Ｂ】
2016021583.tif 000004
【図１Ｃ】
2016021583.tif 000005
【図１Ｄ】
2016021583.tif 000006
【図１Ｅ】
2016021583.tif 000007
【図２】
2016021583.tif 000008
【図３】
2016021583.tif 000009
【図４Ａ】
2016021583.tif 000010
【図４Ｂ】
2016021583.tif 000011
【図５】
2016021583.tif 000012