(57)【要約】【課題】電力変換器において、出力特性を制限することなく、最大損失を抑制することである。【解決手段】電力変換器１０の電力変換部２０は、４つのスイッチング素子Ｓ１〜Ｓ４と２つのバッテリＢ１，Ｂ２を含んで２つのコンバータ回路Ｃ１，Ｃ２を形成して、バッテリＢ１，Ｂ２を互いに並列に接続してパラレルモードの電力変換を行う。制御装置４０は、スイッチング素子Ｓ１〜Ｓ４に対する制御信号を設定する制御信号設定部４４の他に、温度抑制を行う対象のスイッチング素子を特定する素子特定部４６と、入出力データに対応して最大損失値を有する状態を特定する最大損失特定部４８と、最大損失値を抑制する位相制御を行う位相制御部５０を含む。【選択図】図１
2016093010.tif 000002
【特許請求の範囲】
【請求項１】
第１バッテリと、
第２バッテリと、
複数のスイッチング素子と、
前記複数のスイッチング素子のオンオフ制御を行う制御装置と、
を備え、
前記第１バッテリと出力電路との間の電力変換と、前記第２バッテリと前記出力電路との間の電力変換とを個別に行い、２つの電力変換を並行して行うパラレルモードと、
前記第１バッテリと前記第２バッテリとを直列に接続して前記出力電路との間の電力電路との電力変換を行うシリーズモードとで動作可能であるシリーズパラレル切り替え型の電力変換器において、
前記パラレルモードでは、
前記第１バッテリと出力電路との間の電力変換は第１ＰＷＭ信号によって制御され、
前記第２バッテリと出力電路との間の電力変換は第２ＰＷＭ信号によって制御され、
前記複数のスイッチング素子のオンオフは、前記第１ＰＷＭ信号またはその反転信号である第１信号と、前記第２ＰＷＭ信号またはその反転信号である第２信号との組み合わせによって決定され、前記第１信号または前記第２信号がオンであると前記スイッチング素子がオン状態となり、
前記制御装置は、
前記複数のスイッチング素子のうちスイッチング回数の抑制を行う特定のスイッチング素子を決定する素子特定部と、
前記第１信号と前記第２信号の制御位相を設定する位相制御部と、
を備え、
前記電力変換器が前記パラレルモードで動作するとき、
前記位相制御部は、前記特定されたスイッチング素子について、前記第１信号がオンする期間中に、前記第２信号がオンするように前記第１信号と前記第２信号と間の位相差を設定するか、
あるいは、
前記位相制御部は、前記特定されたスイッチング素子について、前記第２信号がオンする期間中に、前記第１信号がオンするように前記第１信号と前記第２信号と間の位相差を設定することを特徴とする電力変換器。
【請求項２】
請求項１に記載の電力変換器において、
前記制御装置は、
前記特定されたスイッチング素子において、前記第１信号のオンオフの切替または前記第２信号のオンオフの切替である信号の切替によって発生するスイッチング損失のうち、最大となるスイッチング損失が発生する前記信号の切替タイミングを特定する最大損失特定部を備え、
前記位相制御部は、
前記特定されたスイッチング素子のオンオフの切替タイミングが、前記最大となるスイッチング損失が発生する信号の切替タイミングのときと重ならないように前記位相差を設定することを特徴とする電力変換器。
【請求項３】
請求項２に記載の電力変換器において、
前記スイッチング損失は、前記第１バッテリおよび前記第２バッテリの電圧値と、各バッテリに流れる電流と、負荷の出力電圧とに基づいて定められることを特徴とする電力変換器。
【請求項４】
請求項２に記載の電力変換器において、
前記第１信号のオンオフ切替タイミングおよび前記第２信号のオンオフ切替タイミングのいずれも、前記最大となるスイッチング損失が生じる前記信号の切替タイミングが立下りタイミングである構成の電力変換器のときは、
前記最大損失特定部は、前記最大となるスイッチング損失が発生する切替タイミングが前記第１信号の立下りタイミングかまたは第２信号の立下りタイミングのいずれであるかを特定することを特徴とする電力変換器。
【請求項５】
請求項１乃至４のいずれか１に記載の電力変換器において、
前記第１信号がオンする期間と前記第２信号がオンする期間との和が前記ＰＷＭ制御の１周期よりも大きい場合、
前記位相制御部は、
前記特定されたスイッチング素子について、
前記第１信号の立上りおよび立下りを、前記第２信号がオンする期間に発生させるように前記位相差を設定するか、または、
前記第２信号の立上りおよび立下りを、前記第１信号がオンする期間に発生させるように前記位相差を設定して、前記ＰＷＭ制御の１周期に渡って前記特定されたスイッチング素子のオンオフが発生しないようにすることを特徴とする電力変換器。
【請求項６】
請求項１乃至４のいずれか１に記載の電力変換器において、
前記第１バッテリと前記出力電路との電力変換における昇圧比と、前記第２バッテリと前記出力電路との電力変換における昇圧比が予め定められている構成の電力変換器のときは、
前記位相制御部は、
前記予め定められている昇圧比の中でとり得る位相差の範囲の内の位相差に前記第１信号と前記第２信号と間の位相差を設定することを特徴とする電力変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器に係り、特に負荷に接続される出力電路と２つのバッテリの間の電圧変換について、２つのバッテリを直列に接続して出力電路との間の電力変換を行うシリーズモードと各々のバッテリと出力電路との間の電力変換を並列に行うパラレルモードとを切り替えるシリーズパラレル切替型の電力変換器に関する。
【背景技術】
【０００２】
回転電機を駆動源とするハイブリッド車両や電気自動車等では、バッテリの直流電力をインバータで交流電力に変換して回転電機を駆動させる。また、バッテリとインバータとの間には直流電圧を昇降圧させる電力変換器が設けられる。
【０００３】
特許文献１には、電力変換器の機能を拡張したものとして、負荷に接続される出力電路と２つのバッテリの間の電圧変換について、２つのバッテリを直列に接続して出力電路との間の電力変換を行うシリーズモードと、各々のバッテリと出力電路との間の電力変換を並列に行うパラレルモードとを有する構成が開示されている。
【０００４】
引用文献２には、引用文献１のパラレルモードにおいて、２つの昇圧回路におけるそれぞれのＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号の間の位相差を１８０度として、電力変換器としての損失を減少させる構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−０７０５１４号公報
【特許文献２】特開２０１３−０１３２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
引用文献２のように、パラレルモードにおいて電力変換器としての損失を減少する際に、電力変換器としての出力特性を制限することなく、発熱を抑制したい特定のスイッチング素子のスイッチング損失を低減することが望ましい。
【０００７】
本発明の目的は、複数のスイッチング素子を有する電力変換器において、出力電圧値や出力電流値を制限することなく、特定のスイッチング素子のスイッチング損失を抑制できる電力変換器を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る電力変換器は、第１バッテリと、第２バッテリと、複数のスイッチング素子と、複数のスイッチング素子のオンオフ制御を行う制御装置と、を備え、第１バッテリと出力電路との間の電力変換と、第２バッテリと出力電路との間の電力変換とを個別に行い、２つの電力変換を並行して行うパラレルモードと、第１バッテリと第２バッテリとを直列に接続して出力電路との間の電力電路との電力変換を行うシリーズモードとで動作可能であるシリーズパラレル切り替え型の電力変換器において、パラレルモードでは、第１バッテリと出力電路との間の電力変換は第１ＰＷＭ信号によって制御され、第２バッテリと出力電路との間の電力変換は第２ＰＷＭ信号によって制御され、複数のスイッチング素子のオンオフは、第１ＰＷＭ信号またはその反転信号である第１信号と、第２ＰＷＭ信号またはその反転信号である第２信号との組み合わせによって決定され、第１信号または第２信号がオンであるとスイッチング素子がオン状態となり、制御装置は、複数のスイッチング素子のうちスイッチング回数の抑制を行う特定のスイッチング素子を決定する素子特定部と、第１信号と第２信号の制御位相を設定する位相制御部と、を備え、電力変換器がパラレルモードで動作するとき、位相制御部は、特定されたスイッチング素子について、第１信号がオンの期間中に、第２信号がオンするように第１信号と第２信号と間の位相差を設定するか、あるいは、位相制御部は、特定されたスイッチング素子について、第２信号がオンの期間中に、第１信号がオンするように第１信号と第２信号と間の位相差を設定することを特徴とする。
【０００９】
本発明に係る電力変換器において、制御装置は、特定されたスイッチング素子において、第１信号のオンオフの切替または第２信号のオンオフの切替である信号の切替によって発生するスイッチング損失のうち、最大となるスイッチング損失が発生する信号の切替タイミングを特定する最大損失特定部を備え、位相制御部は、特定されたスイッチング素子のオンオフの切替タイミングが、最大となるスイッチング損失が発生する信号の切替タイミングのときと重ならないように位相差を設定することが好ましい。
【００１０】
本発明に係る電力変換器において、スイッチング損失は、第１バッテリおよび第２バッテリの電圧値と、各バッテリに流れる電流と、負荷の出力電圧とに基づいて定められることが好ましい。
【００１１】
本発明に係る電力変換器において、第１信号のオンオフ切替タイミングおよび第２信号のオンオフ切替タイミングのいずれも、最大となるスイッチング損失が生じる信号の切替タイミングが立下りタイミングである構成の電力変換器のときは、最大損失特定部は、最大となるスイッチング損失が発生する切替タイミングが第１信号の立下りタイミングかまたは信号の立下りタイミングのいずれであるかを特定することが好ましい。
【００１２】
本発明に係る電力変換器において、第１信号がオンする期間と前記第２信号がオンする期間との和がＰＷＭ制御の１周期よりも大きい場合、位相制御部は、特定されたスイッチング素子について、第１信号の立上りおよび立下りを、第２信号がオンする期間に発生させるように位相差を設定するか、または、第２信号の立上りおよび立下りを、第１信号がオンする期間に発生させるように位相差を設定して、ＰＷＭ制御の１周期に渡ってスイッチング素子のオンオフが発生しないようにすることが好ましい。
【００１３】
本発明に係る電力変換器において、第１バッテリと出力電路との電力変換における昇圧比と、第２バッテリと出力電路との電力変換における昇圧比が予め定められている構成の電力変換器のときは、位相制御部は、予め定められている昇圧比の中でとり得る位相差の範囲の内の位相差に第１信号と第２信号と間の位相差を設定することが好ましい。
【発明の効果】
【００１４】
上記構成によれば、電力変換器のパラレルモードでは、複数のスイッチング素子のオンオフは、第１ＰＷＭ信号またはその反転信号である第１信号と、第２ＰＷＭ信号またはその反転信号である第２信号との組み合わせによって決定される。また、電力変換器の出力電圧値と出力電流値は、第１信号のデューティ比と第２信号のデューティ比で決まるので、第１信号に対する第２信号の位相差を変更しても電力変換器の出力電圧値と出力電流値は同じである。パラレルモードのこの特質を利用して第１信号と第２信号との間の位相差を適切に設定することで、電力変換器の出力特性を同じままとしながら、第１信号のオンオフ及び第２信号のオンオフと、複数のスイッチング素子のオンオフとを一致させることも異ならせることも可能となる。
【００１５】
上記構成では、電力変換器の制御装置は、複数のスイッチング素子のうちスイッチング回数の抑制を行う特定のスイッチング素子を決定し、第１信号と第２信号の制御位相を設定する。ここで、制御位相の設定は、特定のスイッチング素子について、第１信号がオンする期間中に、第２信号がオンするように第１信号と第２信号と間の位相差を設定するか、あるいは、位相制御部は、特定のスイッチング素子について、第２信号がオンする期間中に、第１信号がオンするように第１信号と第２信号と間の位相差を設定する。スイッチング素子のオンオフは、第１信号のオンオフと第２信号のオンオフとの組み合わせであり、第１信号または第２信号がオンであるとスイッチング素子がオン状態となるので、上記のように第１信号と第２信号との間の位相差を設定することで、信号のオンオフの回数を同じとしたまま、特定のスイッチング素子のオンオフの回数を抑制することができる。これにより、例えば、特定のスイッチング素子を発熱が最も大きいスイッチング素子とすることで、発熱が最も大きいスイッチング素子のオンオフ回数を抑制することができ、電力変換器において、出力電圧値や出力電流値を制限することなく、特定のスイッチング素子のスイッチング損失を抑制できる。
【００１６】
また、電力変換器において、特定されたスイッチング素子において、第１信号のオンオフの切替または第２信号のオンオフの切替である信号の切替によって発生するスイッチング損失のうち、最大となるスイッチング損失が発生する信号の切替タイミングを特定する。そして、特定されたスイッチング素子のオンオフの切替が最大となるスイッチング損失が発生する信号の切替タイミングのときと重ならないように位相差を設定する。換言すれば、位相差を適切に設定することで、最大となるスイッチング損失が発生する信号のオンオフのタイミングをスイッチング素子のオンオフと異なるようにするので、特定のスイッチング素子のスイッチング損失を低減できる。
【００１７】
また、電力変換器において、スイッチング損失は、第１バッテリおよび第２バッテリの電圧値と、各バッテリに流れる電流と、負荷の出力電圧とに基づいて定められる。第１信号のオンオフ切替タイミングと、第２信号のオンオフ切替タイミングは、第１信号の立上りタイミングと立下りタイミング、第２信号の立上りタイミングと立下りタイミングの４つである。上記構成によって、この４つの信号切替タイミングについてのスイッチング損失を予め算出できるので、最大のスイッチング損失が発生する信号切替のタイミングを予め特定できる。
【００１８】
また、電力変換器において、第１信号のオンオフ切替タイミングおよび第２信号のオンオフ切替タイミングのいずれも、最大となるスイッチング損失が生じる信号の切替タイミングが立下りタイミングである構成の電力変換器のときは、最大となるスイッチング損失が発生するのが第１信号の立下りタイミングかまたは信号の立下りタイミングのいずれであるかを特定することで最大損失特定ができる。これにより、４つの信号切替タイミングのうち２つについて特定をすることで足りるので、これにより位相制御のためのデータ量が小さくなり、メモリ容量を削減できる。
【００１９】
また、電力変換器において、第１信号がオンする期間と第２信号がオンする期間の和がＰＷＭ制御の１周期よりも大きい場合は、特定されたスイッチング素子について、第１信号の立上りおよび立下りを、第２信号がオンする期間に発生させるように位相差を設定するか、または、第２信号の立上りおよび立下りを、第１信号がオンする期間に発生させるように位相差を設定して、ＰＷＭ制御の１周期に渡ってスイッチング素子のオンオフが発生しないようにするので、スイッチング損失を最小のものとできる。
【００２０】
また、電力変換器において、第１バッテリと出力電路との電力変換における昇圧比と、第２バッテリと出力電路との電力変換における昇圧比が予め定められているときは、デューティ比が定まるので、取り得る位相差の範囲が予め限定される。この限定された位相差の範囲の内の位相差に第１信号と第２信号と間の位相差を予め設定することで、位相差演算の負荷を軽減することができる。例えば、限定された位相差の範囲の中央値となる位相差に第１信号と第２信号と間の位相差を予め設定することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係る電力変換器の構成図である。
【図２】図１の電力変換器におけるシリーズモードのときの電流の流れを示す図である。図２（ａ）は、２つのリアクトルに電磁エネルギが蓄積されるときの電流の流れを示す図で、（ｂ）は蓄積された電磁エネルギが放出されるときの電流の流れを示す図である。
【図３】図１の電力変換器におけるパラレルモードのときの第１バッテリの電流の流れを示す図である。図３（ａ）は、リアクトルに電磁エネルギが蓄積されるときの電流の流れを示す図で、（ｂ）は蓄積された電磁エネルギが放出されるときの電流の流れを示す図である。
【図４】図１の電力変換器におけるパラレルモードのときの第２バッテリの電流の流れを示す図である。図４（ａ）は、リアクトルに電磁エネルギが蓄積されるときの電流の流れを示す図で、（ｂ）は蓄積された電磁エネルギが放出されるときの電流の流れを示す図である。の電流の流れを示す図である。
【図５】本発明の実施の形態に係る電力変換器において、パラレルモードの昇圧のときの第１のコンバータ回路Ｃ１と第２のコンバータ回路Ｃ２のそれぞれについて、ＰＷＭ信号のオンのときとＰＷＭ信号の反転信号である（／ＰＷＭ信号）のオンのときに、各スイッチング素子のオンオフ状態を示す図である。以下では（／ＰＷＭ信号）のカッコを省略して、単に／ＰＷＭ信号と表記する。
【図６】本発明の実施の形態に係る電力変換器において、各スイッチング素子のオンオフ論理値と、ＰＷＭ信号のオンオフ論理値と／ＰＷＭ信号のオンオフ論理値の関係を示す図である。図６では、／ＰＷＭ信号を、ＰＷＭ信号にハット記号を付して示した。以下の図面においても同様である。
【図７】本発明の実施の形態に係る電力変換器において、第１のコンバータ回路に関する第１ＰＷＭ信号（ＰＷＭ１）のデューティ比ＤＲ１と、第２のコンバータ回路に関する第２ＰＷＭ信号（ＰＷＭ２）のデューティ比ＤＲ２が与えられたときの各スイッチング素子等の動作の時間変化を示す図である。横軸は時間である。
【図８】本発明の実施の形態に係る電力変換器において、位相制御を行う手順を示すフローチャートの前半部分である。
【図９】図８に引き続くフローチャートの後半部分である。
【図１０】図８、図９の内容について１つの具体例を示す図である。
【図１１】図１０の具体例において位相制御前のスイッチングオンオフと電流値変化を示す図である。
【図１２】図１０の具体例において位相制御後のスイッチングオンオフと電流値変化を示す図である。
【図１３】図１０の位相制御が行われた後の各スイッチング素子のオンオフ状態を示す図である。
【図１４】図１０以外の具体例を示す図である。
【図１５】本発明の実施の形態に係る電力変換器において、図９よりも簡略化できる手順を示すフローチャートである。
【図１６】本発明の実施の形態に係る電力変換器において、図９よりも簡略化できる別の手順を示すフローチャートである。
【発明を実施するための形態】
【００２２】
以下に図面を用いて本発明に係る実施の形態につき、詳細に説明する。以下では、電力変換器を構成するスイッチング素子の数を４とした。これは、説明の例示であって、場合によってはスイッチング素子の数は４以外であってもよい。例えば３とすることができる。
【００２３】
以下では、電力変換器が車両に搭載される例を述べるが、これは説明のための例示であって、車両搭載用以外の用途に用いられる電力変換器であってもよい。以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。
【００２４】
図１は、車両に搭載される電力変換器１０を示す図である。電力変換器１０は、電力変換部２０とその制御装置４０を含んで構成される。図１には、電力変換部２０の負荷１２と、制御装置４０の指令信号として「シリーズモード／パラレルモード」信号１４が示される。負荷１２は、車両に搭載される回転電機等に接続されるインバータ回路等である。
【００２５】
「シリーズモード／パラレルモード」信号１４は、車両の走行状態に応じ、シリーズモードの制御を選択するかパラレルモードの制御を選択するかを示す指令信号で、図示されていない車両の統括制御装置から伝送される。車両の走行状態としては、例えば、継続的な高速定常走行状態や、急加速状態や、外気温度状態等が挙げられる。これらの走行状態に応じて、車両の統合制御装置は、２つのバッテリのいずれかを単独で使用して電力変換を行うか、２つのバッテリを直列に接続したシリーズモードの制御を行うか、２つのバッテリを並列に接続したパラレルモードの制御を行うかを決定して制御装置４０に指令する。指令信号「シリーズモード／パラレルモード」信号１４には、負荷１２が必要とする出力電圧値Ｖ0、出力電流値等も含まれる。
【００２６】
電力変換部２０は、負荷１２の正負２つの出力電路２２，２４の間に配置されるスイッチング素子列２６を含んで第１バッテリ２８と第２バッテリ３０についてそれぞれ第１のコンバータ回路３２と第２のコンバータ回路３４を形成し第１バッテリ２８と第２バッテリ３０とを互いに並列に接続して電力変換を行うパラレルモードを有する。
【００２７】
出力電路２２，２４は、図１に示されるように、正側の電源配線と負側の電源配線である。ここでは、負荷に電力を出力して供給する電力配線路という意味で、出力電路の語を用いる。出力電路２２，２４のうち、出力電路２２は、負荷１２の正側の出力電路で、電力変換部２０の正極側母線に相当する。出力電路２４は、負荷１２の負側の出力電路で、電力変換部２０の負極側母線に相当する。図１の例では、出力電路２４は、第１バッテリ２８の負極側端子に接続される。出力電路２２，２４の間の電圧値は、電力変換部２０の出力電圧値Ｖ0であり、別の見方をすれば負荷１２に供給される直流電力の電圧値で、システム電圧と呼ばれる。出力電圧値Ｖ0は、適当な信号線を用いて制御装置４０に伝送される。
【００２８】
スイッチング素子列２６は、出力電路２２，２４の間に配置される４つのパワースイッチング用トランジスタであるスイッチング素子の直列接続列である。パワースイッチング用トランジスタとしては、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）を用いることができる。
【００２９】
スイッチング素子列２６は、４つのスイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４が互いに直列に接続されて構成される。スイッチング素子Ｓ１のコレクタ端子が出力電路２２に接続され、スイッチング素子Ｓ１のエミッタ端子がスイッチング素子Ｓ２のコレクタ端子に接続され、スイッチング素子Ｓ２のエミッタ端子がスイッチング素子Ｓ３のコレクタ端子に接続され、スイッチング素子Ｓ３のエミッタ端子がスイッチング素子Ｓ４のコレクタ端子に接続され、スイッチング素子Ｓ４のエミッタ端子が出力電路２４に接続される。４つのスイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４のそれぞれのゲート端子は、制御装置４０の図示されていないスイッチング制御回路に接続される。
【００３０】
図１における４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は、４つのスイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４のそれぞれのコレクタエミッタ間に並列に逆接続されるパワー用整流素子である。「並列に逆接続」とは、例えば、スイッチング素子Ｓ１のコレクタ端子にダイオードＤ１のカソード端子が接続され、スイッチング素子Ｓ１のエミッタ端子にダイオードＤ１のアノード端子が接続される接続法である。スイッチング素子Ｓ１は、オン状態で出力電路２２に接続されるコレクタ端子側からスイッチング素子Ｓ２等を介して出力電路２４側に接続されるエミッタ端子側に電流が流れる。これに対し、ダイオードＤ１は、アノード端子側からカソード端子側に電流が流れる。
【００３１】
温度センサＴ1〜Ｔ4は、スイッチング素子Ｓ１〜Ｓ４のそれぞれの素子温度を検出する素子温度検出手段である。図１では、Ｔ1〜Ｔ4は、温度センサを示すと共に、同じ符号で温度センサが検出した素子温度を示した。以下の電流センサ、電圧センサにおいても同様である。温度センサＴ1〜Ｔ4が検出した素子温度Ｔ1〜Ｔ4は、適当な信号線を用いて制御装置４０に伝送される。
【００３２】
Ｂ１として示した第１バッテリ２８は、負極側端子が出力電路２４に接続され、正極側端子がリアルトルＬ１を介してスイッチング素子Ｓ２のエミッタ端子とスイッチング素子Ｓ３のコレクタ端子の接続点に接続される。Ｂ２として示した第２バッテリ３０は、負極側端子がスイッチング素子Ｓ３のエミッタ端子とスイッチング素子Ｓ４のコレクタ端子の接続点に接続され、正極側端子はリアクトルＬ２を介してスイッチング素子Ｓ１のエミッタ端子とスイッチング素子Ｓ２のコレクタ端子の接続点に接続される。
【００３３】
第１バッテリ２８と、第２バッテリ３０は、独立に配置される直流電源である。第１バッテリ２８と第２バッテリ３０は、同じ特性を有するバッテリで構成することもできるが、互いに異なる特性を有するバッテリで構成する方が電力変換部２０の特性としては自由度が増す。例えば、第１バッテリ２８を、蓄積エネルギが高い高容量型のバッテリとし、第２バッテリ３０を出力パワーが高い高出力型のバッテリとすることができる。かかる第１バッテリ２８、第２バッテリ３０としては、リチウムイオン組電池、ニッケル水素組電池等で、高容量型、高出力型とされたものを用いることができる。
【００３４】
Ｃ１として示される第１のコンバータ回路３２は、第１バッテリ２８について形成される昇降圧回路である。第１のコンバータ回路３２は、第１バッテリ２８と、スイッチング素子列２６と、リアクトルＬ１を含んで構成される。リアクトルＬ１は、スイッチング素子Ｓ２のエミッタ端子とスイッチング素子Ｓ３のコレクタ端子の接続点と、第１バッテリ２８の正極側端子との間に設けられ、第１のコンバータ回路３２が動作するときに電磁エネルギを蓄積しあるいは放出する機能を有する素子である。なお、図１でＣ１として枠で囲まれた部分は、第１のコンバータ回路３２が動作するときに電磁エネルギを蓄積する要素を示しており、電磁エネルギが放出されるときにはスイッチング素子列２６の他の要素も用いられる。
【００３５】
第１のコンバータ回路３２において、電流センサＩ1は、リアクトルＬ１を流れる電流値、すなわち第１バッテリ２８による電力変換部２０についての入力電流値を検出する電流検出素子である。電圧センサＶ1は、第１バッテリ２８の端子間電圧値、すなわち第１バッテリ２８による電力変換部２０についての入力電圧値を検出する電圧検出素子である。電流センサＩ1、電圧センサＶ1が検出した入力電流値Ｉ1、入力電圧値Ｖ1は、適当な信号線を用いて制御装置４０に伝送される。
【００３６】
Ｃ２として示される第２のコンバータ回路３４は、第２バッテリ３０について形成される昇降圧回路である。第２のコンバータ回路３４は、第２バッテリ３０と、スイッチング素子列２６と、リアクトルＬ２を含んで構成される。リアクトルＬ２は、スイッチング素子Ｓ１のエミッタ端子とスイッチング素子Ｓ２のコレクタ端子の接続点と、第２バッテリ３０の正極側端子との間に設けられ、第２のコンバータ回路３２が動作するときに電磁エネルギを蓄積しあるいは放出する機能を有する素子である。なお、図１でＣ２として枠で囲まれた部分は、第２のコンバータ回路３４が動作するときに電磁エネルギを蓄積する要素を示しており、電磁エネルギが放出されるときにはスイッチング素子列２６の他の要素も用いられる。
【００３７】
第２のコンバータ回路３４において、電流センサＩ2は、リアクトルＬ２を流れる電流値、すなわち第２バッテリ３０による電力変換部２０についての入力電流値を検出する電流検出素子である。電圧センサＶ2は、第２バッテリ３０の端子間電圧値、すなわち第２バッテリ３０による電力変換部２０についての入力電圧値を検出する電圧検出素子である。電流センサＩ2、電圧センサＶ2が検出した入力電流値Ｉ2，入力電圧値Ｖ2は、適当な信号線を用いて制御装置４０に伝送される。
【００３８】
制御装置４０は、信号線によって伝送されたＩ1，Ｖ1，Ｉ2，Ｖ2，Ｖ0と、指令信号「シリーズモード／パラレルモード」信号１４とに基づいて、電力変換部２０の動作を制御する制御装置である。Ｉ1，Ｖ1，Ｉ2，Ｖ2，Ｖ0は、第１バッテリ２８および第２バッテリ３０のそれぞれの入力電流値および出力電流値と、負荷１２に対する出力電圧値を示すので、これらを電力変換部２０の入出力データと呼ぶ。かかる制御装置４０は、車両搭載に適したコンピュータで構成することができる。
【００３９】
制御装置４０は、スイッチング素子Ｓ１〜Ｓ４のそれぞれのゲート端子に供給する制御信号を設定する制御信号設定部４４を備える。ここではさらに、スイッチング素子Ｓ１〜Ｓ４の中で温度抑制を行う対象のスイッチング素子を特定する素子特定部４６と、入出力データに対応して電力変換部２０における最大損失値を有する状態を特定する最大損失特定部４８と、最大損失値を抑制するための位相制御を行う位相制御部５０を含んで構成される。これらの機能の詳細については、後述する。かかる機能は、ソフトウェアを実行することで実現できる。具体的には損失低減位相制御プログラムを制御装置４０が実行することで実現できる。これらの機能の一部をハードウェアで実現してもよい。
【００４０】
制御装置４０と接続される記憶部４２は、制御装置４０に用いられるプログラムや、データ等を格納する機能を有する。ここでは特に、最大損失特定部４８の機能を実行するために、第１のコンバータ回路３２のＰＷＭ信号の立上り損失値Ｐ１と立下り損失値Ｐ２および第２のコンバータ回路３４のＰＷＭ信号の立上り損失値Ｐ３と立下り損失値Ｐ４を入出力データに関連づけた損失状態ファイル５２を記憶する。また、位相制御部５０において位相差の設定の際に考慮すべき遅延時間Ｔｄを含む遅延時間ファイル５４を記憶する。記憶部４２は制御装置４０の機能の一部としてもよい。
【００４１】
なお、電力変換部２０における損失には、スイッチング素子Ｓ１〜Ｓ４に流れる電流に伴う抵抗成分における損失等もあるが、最も大きな損失成分は、スイッチング素子Ｓ１〜Ｓ４におけるオンオフスイッチング時の損失である。損失状態ファイル５２は、このスイッチング素子Ｓ１〜Ｓ４におけるオンオフスイッチング時の損失に関するものであるので、実質的に電力変換部２０の損失状態を示すものと考えることができる。以下では、特に断らない限り、損失とはスイッチング素子Ｓ１〜Ｓ４におけるオンオフスイッチング時の損失を示す。
【００４２】
かかる構成の作用、特に制御装置４０の各機能について、図２以下を用いて詳細に説明する。図２から図４は、図１の構成における電力変換のシリーズモードとパラレルモードを示す図である。これらは、図１における第１のコンバータ回路３２と第２のコンバータ回路３４を構成する部分を抜き出した図である。
【００４３】
図２は、図１の電力変換部２０におけるシリーズモードのときの電流の流れを示す図である。図２（ａ）は、２つのリアクトルＬ１，Ｌ２に電磁エネルギが蓄積されるときの電流の流れを示す図で、（ｂ）は蓄積された電磁エネルギが放出されるときの電流の流れを示す図である。
【００４４】
シリーズモードの昇圧動作においては、まず、スイッチング素子Ｓ１をオフとし、スイッチング素子Ｓ３，Ｓ４をオンして第１バッテリＢ１からリアクトルＬ１に電流を流す。と共に、スイッチング素子Ｓ２，Ｓ３をオンして第２バッテリＢ２からリアクトルＬ２に電流を流す。図２（ａ）は、これによって２つのリアクトルＬ１，Ｌ２に電磁エネルギが蓄積されて励磁されるときの電流の流れを示す図である。
【００４５】
次に、スイッチング素子Ｓ１，Ｓ２，Ｓ４をオフとし、スイッチング素子Ｓ３をオンすることで、リアクトルＬ１，Ｌ２に蓄積されていた電磁エネルギが、第１バッテリＢ１、リアクトルＬ１、スイッチング素子Ｓ３、第２バッテリＢ２、リアクトルＬ２、ダイオードＤ１を通り、出力される。図２（ｂ）は、これによって２つのリアクトルＬ１，Ｌ２に蓄積されていた電磁エネルギが放出されて出力電流となるときの電流の流れを示す図である。
【００４６】
図３と図４は、図１の電力変換部２０におけるパラレルモードのときの電流の流れを示す図である。図３は、第１バッテリＢ１に関する電流の流れを示し、図４は、第２バッテリＢ２に関する電流の流れを示す。それぞれの図で、（ａ）は、リアクトルに電磁エネルギが蓄積されるときの電流の流れを示す図で、（ｂ）は蓄積された電磁エネルギが放出されるときの電流の流れを示す図である。
【００４７】
パラレルモードの昇圧動作においては、第１バッテリＢ１に関する昇圧と第２バッテリＢ２に関する昇圧とは互いに独立である。
【００４８】
第１バッテリＢ１については、まず、スイッチング素子Ｓ１，Ｓ２をオフとし、スイッチング素子Ｓ３，Ｓ４をオンして第１バッテリＢ１からリアクトルＬ１に電流を流す。図３（ａ）は、これによってリアクトルＬ１に電磁エネルギが蓄積されて励磁されるときの電流値ＩC1の流れを示す図である。
【００４９】
次に、スイッチング素子Ｓ３，Ｓ４をすべてオフとし、スイッチング素子Ｓ１，Ｓ２をオンとすることで、リアクトルＬ１に蓄積されていた電磁エネルギが、第１バッテリＢ１、リアクトルＬ１、スイッチング素子Ｓ２，Ｓ１を通り、出力される。図３（ｂ）は、これによってリアクトルＬ１に蓄積されていた電磁エネルギが放出されて出力電流となるときの電流値ＩD1の流れを示す図である。
【００５０】
第２バッテリＢ２については、まず、スイッチング素子Ｓ１，Ｓ４をオフとし、スイッチング素子Ｓ２，Ｓ３をオンして第２バッテリＢ２からリアクトルＬ１に電流を流す。図４（ａ）は、これによってリアクトルＬ２に電磁エネルギが蓄積されて励磁されるときの電流値ＩC2の流れを示す図である。
【００５１】
次に、スイッチング素子Ｓ２，Ｓ３をオフとし、スイッチング素子Ｓ４，Ｓ１をオンすることで、リアクトルＬ２に蓄積されていた電磁エネルギが、スイッチング素子Ｓ４、第２バッテリＢ２、リアクトルＬ２、スイッチング素子Ｓ１を通り、出力される。図４（ｂ）は、これによってリアクトルＬ２に蓄積されていた電磁エネルギが放出されて出力電流となるときの電流値ＩD2の流れを示す図である。
【００５２】
以下では、電力変換部２０におけるパラレルモードの昇圧について述べる。電力変換部２０において、図３、図４の各スイッチング素子Ｓ１〜Ｓ４のスイッチング動作は、第１のコンバータ回路３２のＰＷＭ制御および第２のコンバータ回路３４のＰＷＭ制御によって行われる。ＰＷＭ制御は、負荷１２の動作に必要な出力電圧値Ｖ0を満たすように、第１のコンバータ回路３２のデューティ比ＤＲ１と第２のコンバータ回路３４のデューティ比ＤＲ２を定め、そのデューティ比ＤＲ１，ＤＲ２に基づいて各スイッチング素子Ｓ１〜Ｓ４のオンオフ制御信号を設定する。そして、その結果としての出力電圧値Ｖ0をフィードバックし、比例制御や微分比例制御を行って出力電圧値が所望のＶ0となるようにする。
【００５３】
第１のコンバータ回路３２のデューティ比ＤＲ１は、第１のコンバータ回路３２のＰＷＭ制御におけるＰＷＭ信号を第１ＰＷＭ信号（ＰＷＭ１）として、ＰＷＭ１の１周期に対するＰＷＭ１がオンとなる期間の比である。（１−ＤＲ１）は、ＰＷＭ１の１周期に対するＰＷＭ１がオフとなる期間の比であり、第１ＰＷＭ信号の反転信号である／ＰＷＭ１の１周期に対する／ＰＷＭ１がオンとなる期間の比である。ＤＲ１が大きいほど第１のコンバータ回路３２の昇圧比が大きくなる。第２のコンバータ回路３４についても同様である。
【００５４】
図３で説明すると、図３（ａ）の期間と図３（ｂ）の期間の合計がＰＷＭ１の１周期の期間で、その１周期の期間に対する図３（ａ）の期間の比がＤＲ１になり、その１周期の期間に対する図３（ｂ）の期間の比が（１−ＤＲ１）になる。したがって、第１のコンバータ回路３２において、ＤＲ１の期間のときに、スイッチング素子Ｓ３，Ｓ４がオンし、（１−ＤＲ１）の期間のときにスイッチング素子Ｓ１，Ｓ２がオンする。
【００５５】
同様に、図４で説明すると、図４（ａ）の期間と図４（ｂ）の期間の合計がＰＷＭ２の１周期の期間で、その１周期の期間に対する図４（ａ）の期間の比がＤＲ２になり、その１周期の期間に対する図４（ｂ）の期間の比が（１−ＤＲ２）になる。したがって、第２のコンバータ回路３４において、ＤＲ２の期間のときに、スイッチング素子Ｓ２，Ｓ３がオンし、（１−ＤＲ２）の期間のときにスイッチング素子Ｓ１，Ｓ４がオンする。
【００５６】
図５は、このことをまとめた図である。図５の横軸は各スイッチング素子Ｓ１〜Ｓ４で、縦軸にＤＲ１，（１−ＤＲ１），ＤＲ２，（１−ＤＲ２）と、各スイッチング素子のオンとの関係を示した。図５の結果を論理式で示すと、図６のようになる。図６の縦軸は、各スイッチング素子Ｓ１〜Ｓ４で、横軸方向の欄に、各スイッチング素子とそのスイッチング素子がオンとなる論理式の関係を示した。例えば、スイッチング素子Ｓ１がオンとなるのは、図５に示されるように、第１のコンバータ回路３２で（１−ＤＲ１）の期間または第２のコンバータ回路３４で（１−ＤＲ２）の期間である。第１のコンバータ回路３２で（１−ＤＲ１）の期間は、／ＰＷＭ１がオンとなる期間であり、第２のコンバータ回路３４で（１−ＤＲ２）の期間は、／ＰＷＭ２がオンとなる期間である。信号がオンのときの論理値＝１として、スイッチング素子Ｓ１がオンとなる条件を論理式で表すと、[（／ＰＷＭ１）ＯＲ（／ＰＷＭ２）]となる。
【００５７】
同様に、スイッチング素子Ｓ２がオンとなる条件を論理式で表すと、[（／ＰＷＭ１）ＯＲ（ＰＷＭ２）]となる。スイッチング素子Ｓ３がオンとなる条件を論理式で表すと、[（ＰＷＭ１）ＯＲ（ＰＷＭ２）]となる。スイッチング素子Ｓ４がオンとなる条件を論理式で表すと、[（ＰＷＭ１）ＯＲ（／ＰＷＭ２）]となる。
【００５８】
ここで、ＰＭＭ１または／ＰＷＭ１を第１信号と呼び、ＰＭＭ２または／ＰＷＭ２を第２信号と呼ぶと、スイッチング素子Ｓ１〜Ｓ４がオンとなる条件を示す論理式は、[（第１信号）ＯＲ（第２信号）]と表すことができる。
【００５９】
図６に示されるように、電力変換器１０のパラレルモードでは、複数のスイッチング素子Ｓ１〜Ｓ４のオンオフは、第１ＰＷＭ信号またはその反転信号である第１信号と、第２ＰＷＭ信号またはその反転信号である第２信号との組み合わせによって決定される。また、電力変換器の出力電圧値と出力電流値は、第１信号のデューティ比と第２信号のデューティ比で決まるので、第１信号に対する第２信号の位相差を変更しても電力変換器１０の出力電圧値と出力電流値は同じである。パラレルモードのこの特質を利用して第１信号と第２信号との間の位相差を適切に設定することで、電力変換器１０の出力特性を同じままとしながら、第１信号のオンオフと第２信号のオンオフと、複数のスイッチング素子Ｓ１〜Ｓ４のオンオフとを一致させることも異ならせることも可能となる。
【００６０】
これにより、第１信号と第２信号との間の位相差を適切に設定することで、電力変換器１０の出力特性を同じままとしながら、複数のスイッチング素子Ｓ１〜Ｓ４について、そのオンオフの回数を抑制することが可能となる。そして、特定のスイッチング素子について、そのオンオフを規定する第１信号と第２信号の間の位相差を適切に設定することで、そのオンオフの回数を抑制できるので、例えば、発熱の大きいスイッチング素子を特定のスイッチング素子として、その発熱の大きいスイッチング素子について、そのスイッチング回数を抑制できる。この場合に、その特定のスイッチング素子について、そのオンオフを規定する第１信号と第２信号の立上りまたは立下りの中で、スイッチング損失の最も大きな信号切替がどれか分かれば、そのスイッチング損失が最大となる信号切替のタイミングのときにその特定のスイッチング素子のオンオフが生じないようにできる。これによって、発熱を抑制したい特定のスイッチング素子について、スイッチング損失を抑制し、実際に発生するスイッチング回数を抑制できる。以下にその実例等を説明する。
【００６１】
図７は、電力変換部２０のパラレルモードの昇圧動作が制御装置４０のＰＷＭ制御によって行われるときの各要素の状態の時間変化を示す図である。図７の横軸は時間で、ＰＷＭ制御の２周期分の時間が示されている。縦軸は、各要素の状態で、矩形波形においては、ハイレベルがオン状態で論理値＝１であり、ローレベルがオフ状態で論理値＝０を示す。
【００６２】
縦軸の最上段は第１のコンバータ回路３２におけるＰＷＭ制御のキャリア信号６０とデューティ比ＤＲ１を決める基準信号６２の状態である。最上段から数えて２段目は、第１信号であるＰＷＭ１と／ＰＷＭ１の状態である。３段目は、第２のコンバータ回路３４におけるＰＷＭ制御のキャリア信号６４とデューティ比ＤＲ２を決める基準信号６６の状態である。第２のコンバータ回路３４におけるキャリア信号６４の周期と振幅は、第１のコンバータ回路３２におけるキャリア信号６０の周期と振幅と同じで、キャリア信号６０，６４の間の位相差＝０である。４段目は、第２信号であるＰＷＭ２と／ＰＷＭ２の状態である。５段目から８段目は、スイッチング素子Ｓ１〜Ｓ４の状態を示す図である。図６で述べたように、各スイッチング素子のオン状態は、第１信号の論理値と第２信号の論理値のＯＲであるので、第１信号または第２信号のどちらかのオンの期間が長いと、オン期間の短い方の第１信号または第２信号のオンオフのタイミングにおいて、スイッチング素子のオンオフが現れない。現れない方のオンオフは破線で示した。このように、第１信号のオンオフと第２信号のオンオフと、スイッチング素子のオンオフは一致する場合もあるが、異なる場合もある。９段目は第１のコンバータ回路３２のＩ1の状態を示し、１０段目は第２のコンバータ回路３４のＩ2の状態を示す。Ｉ1は、図３で述べたＩC1成分とＩD1成分から構成され、Ｉ2は、図４で述べたＩC2成分とＩD2成分から構成される。
【００６３】
横軸に、ｔ＝０をＰＷＭ制御の１周期の原点として縦軸に示す状態変化が生じる時間ｔ1からｔ6を示した。１周期目の時間ｔ4から２周期目の時間ｔ2までの期間がＤＲ１に相当し、各周期の時間ｔ2からｔ4までの期間が（１−ＤＲ１）の期間に相当する。また、１周期目の時間ｔ5から２周期目の時間ｔ1までの期間がＤＲ２に相当し、各周期の時間ｔ1からｔ5までの期間が（１−ＤＲ２）の期間に相当する。時間ｔ6は各周期の終期である。時間ｔ＝ｔ6，ｔ3がキャリア信号６０，６４の位相の基準位置に相当する。
【００６４】
キャリア信号６０，６４の間に位相差を設けても、デューティ比ＤＲ１，ＤＲ２は変化しないので、ＰＷＭ制御の１周期についてのＩ1の平均値、Ｉ2の平均値は同じのままで変化しない。したがって、キャリア信号６０，６４の間に位相差を設ける位相制御を行っても、負荷１２に供給される電流値は変化しない。キャリア信号６０，６４の間の位相差は、第１信号と第２信号の間の位相差である。したがって、第１信号と第２信号の間に位相差を設けても、負荷１２に対する電力変換器１０の出力特性は変化しない。
【００６５】
次に、第１のコンバータ回路３２のキャリア信号６０と第２のコンバータ回路３４のキャリア信号６４の間に位相差を設けて、ＯＲ論理の性質を利用して、スイッチング損失が最大となる立上りまたは立下りタイミングがスイッチ素子のオンオフタイミングとして現れないようにする位相制御について、図８から図１４を用いて説明する。図８と図９は、位相制御の手順を前半部分と後半部分にわけて示すフローチャートである。各手順は、制御装置４０によって実行される損失低減位相制御プログラムの各処理手順に対応する。図１０から図１４は、位相制御の手順の内容を説明する図である。
【００６６】
車両においてイグニッションスイッチがオンされる等によって、車両の電子機器の初期化が行われる。図１では、電力変換器１０の各要素の初期化が行われ、制御装置４０についても初期化が行われる。所定の初期化が完了すると、制御装置４０において損失低減位相制御プログラムが立ち上がる。図８において、最初に制御モードがパラレルモードの昇圧制御か否かが確認される（ＳＴＥＰ１０）。「シリーズ／パラレル制御」の指令信号の内容がパラレルモードの昇圧の実行を指示していないときは、ＳＴＥＰ１０における判断は否定され、以後の手順には進まずＥＮＤ処理が行われる。「シリーズ／パラレル制御」の指令信号の内容がパラレルモードの昇圧の実行を指示しているときは、ＳＴＥＰ１０の判断は肯定される。
【００６７】
ＳＴＥＰ１０が肯定されると、パラレルモードの昇圧制御を行うために、各スイッチング素子Ｓ１〜Ｓ４のオンオフ制御信号の設定が行われる。この処理手順は、制御装置４０の制御信号設定部４４の機能によって、以下のように実行される。
【００６８】
パラレルモードの昇圧制御は、第１のコンバータ回路３２についてのＰＷＭ制御と、第２のコンバータ回路３４についてのＰＷＭ制御によって以下の手順で実行される。
【００６９】
指令信号「シリーズモード／パラレルモード」信号１４には、負荷１２が必要とする出力電圧値Ｖ0、出力電流値等も含まれるので、これに基づいて、第１のコンバータ回路３２に対する第１デューティ比ＤＲ１と、第２のコンバータ回路３４の電力変換を所定の第２デューティ比ＤＲ２を算出する。
【００７０】
算出されたデューティ比ＤＲ１に基づいて第１のコンバータ回路３２のＰＷＭ制御のための基準信号６２が設定され、算出されたデューティ比ＤＲ２に基づいて第２のコンバータ回路３４のＰＷＭ制御のための基準信号６６が設定される。これらとキャリア信号６０，６４とから、図７に示されるように、第１ＰＷＭ信号（ＰＷＭ１）と第１ＰＷＭ信号の反転信号（／ＰＷＭ１）が生成され、第２ＰＷＭ信号（ＰＷＭ２）と第２ＰＷＭ信号の反転信号（／ＰＷＭ２）が生成される。
【００７１】
ここで、第１ＰＷＭ信号（ＰＷＭ１）または第１ＰＷＭ信号の反転信号（／ＰＷＭ１）は第１信号であり、第２ＰＷＭ信号（ＰＷＭ２）または第２ＰＷＭ信号の反転信号（／ＰＷＭ２）は第２信号であるので、図６で説明したように、各スイッチング素子について[（第１信号がオン）ＯＲ（第２信号がオン）]＝[スイッチング素子がオン]の論理式を適用して各スイッチング素子のオンオフ制御信号を設定する。このようにして、スイッチング素子Ｓ１〜Ｓ４についてオンオフ制御信号が設定される。設定された各スイッチング素子のオンオフ制御は図７に示される。
【００７２】
次に、スイッチング素子Ｓ１〜Ｓ４の素子温度Ｔ1〜Ｔ4の取得が行われる（ＳＴＥＰ１２）。素子温度Ｔ1〜Ｔ4は、温度センサＴ1〜Ｔ4が検出した値を信号線経由で制御装置４０が取得する。取得された素子温度Ｔ1〜Ｔ4は予め定めた素子温度閾値と比較され、その比較の結果に基づいて特定のスイッチング素子について温度低減が必要か否かを判断する（ＳＴＥＰ１４）。素子温度閾値は、スイッチング素子の使用温度についての仕様等に基づいて定めることができる。判断が肯定されると、その結果に基づいて温度低減が必要なスイッチング素子を特定する（ＳＴＥＰ１６）。温度低減が必要なスイッチング素子が２以上あるときは、素子温度閾値を超える値が最も大きいスイッチング素子を特定する。ＳＴＥＰ１４の判断が否定されると、素子温度閾値の観点からの保護は十分と考えられるが、さらに、電力変換部２０の損失低減の観点から、素子温度が最も高いスイッチング素子を特定する（ＳＴＥＰ１８）。これらの処理手順は、制御装置４０の素子特定部４６の機能によって実行される。
【００７３】
次に、動作している電力変換部２０の現在の入出力データの取得が行われる（ＳＴＥＰ２０）。入出力データは、電流センサＩ1，Ｉ2によって検出される入力電流値Ｉ1，Ｉ2、電圧センサＶ1，Ｖ2によって検出される入力電圧値Ｖ1，Ｖ2、電圧センサＶ0によって検出される出力電圧値Ｖ0の５つである。これらに基づいて、後述するスイッチング損失が算出される。
【００７４】
ここまでが前半の手順であり、図８に示した。以後は、図９に示す後半の手順である。図９の手順の内容については、具体例を参照しながら説明する。図１０、図１１は、図８においてスイッチング素子Ｓ３が特定されたときの図９の各手順の内容を示す図である。
【００７５】
図９において図８のＳＴＥＰ２０の入出力データの取得の次に実行される手順は、取得された入出力データを用いて記憶部４２の損失状態ファイル５２を検索し、入出力データに対応する４つの損失状態の大きさを取得する。４つの損失状態は、第１のコンバータ回路３２のＰＷＭ信号の立上り損失値Ｐ１と立下り損失値Ｐ２および第２のコンバータ回路３４のＰＷＭ信号の立上り損失値Ｐ３と立下り損失値Ｐ４である（ＳＴＥＰ３０）。そして、４つの損失状態の中で最大損失値を有する状態をＰ１〜Ｐ４の中から特定する。これらの処理手順は、制御装置４０の最大損失特定部４８によって実行される。
【００７６】
また、第１のコンバータ回路３２と第２のコンバータ回路３４についてそれぞれのＰＷＭ信号のエッジの位相を取得する（ＳＴＥＰ３２）。第１のコンバータ回路３２のＰＷＭ信号のエッジの位相は、ＰＷＭ１の立上りのときの位相θ1と、立下りのときの位相θ2である。ＰＷＭ１の立上りの位相θ1は、Ｐ１が生じる位相であり、ＰＷＭ１の立下りの位相θ2は、Ｐ２が生じる位相である。位相は、ＰＷＭ制御の１周期を３６０度として、立上り、立下りの位置を角度で示すものである。ＰＷＭ１と／ＰＷＭとは、互いに反転の関係にあるので、ＰＷＭ１の立上りの位相θ1は／ＰＷＭ１の立下りの位相と同じであり、ＰＷＭ１の立下りの位相θ2は／ＰＷＭ１の立上りの位相と同じである。以下では、第１のコンバータ回路３２におけるＰＷＭ信号の立上り、立下りは、ＰＷＭ１の立上り、立下りで代表させる。
【００７７】
同様に、第２のコンバータ回路３４のＰＷＭ信号のエッジの位相は、ＰＷＭ２の立上りのときの位相θ3と、立下りのときの位相θ4である。ＰＷＭ２の立上りの位相θ3は、Ｐ３が生じる位相であり、ＰＷＭ２の立下りの位相θ4は、Ｐ４が生じる位相である。
【００７８】
図９では、Ｓ３０の処理手順の次にＳ３２の処理手順を行うものとしたが、Ｓ３０とＳ３２を同時並行的に処理してもよい。あるいは、Ｓ３０の処理手順に先立ってＳ３２の処理手順を行うものとしてもよい。
【００７９】
ここまでの処理手順について、図１０を用いて、具体例の場合を説明する。図１０（ａ）は、ＳＴＥＰ１６においてスイッチング素子Ｓ３が温度抑制の対象として特定されたことを示す。図１０（ｂ）は、ＳＴＥＰ３０において、最大損失値を示す状態はＰ３であると特定されたことと、ＳＴＥＰ３０、ＳＴＥＰ３２の結果を示す図である。
【００８０】
図１０（ｂ）の下段の図は、横軸に位相を取り、縦軸にＰＷＭ信号の種類を取った。位相は、ＰＷＭ制御の１周期の始期である０度から終期の３６０度の間の範囲を示した。ＰＷＭ信号の種類は、ＰＷＭ１，／ＰＷＭ１，ＰＷＭ２，／ＰＷＭ２の４つである。矩形枠は、それぞれのＰＷＭ信号がオンで論理値＝１である位相範囲を示す。
【００８１】
図１０（ｂ）において、ＰＷＭ１の矩形枠の位相範囲は、ＰＷＭ１＝１のときの位相範囲である。したがって、ＰＷＭ１の１周期＝３６０度に対する矩形枠の位相範囲の比は、第１のコンバータ回路３２のデューティ比ＤＲ１となり、／ＰＷＭ１の１周期＝３６０度に対する矩形枠の位相範囲の比は、第１のコンバータ回路３２における（１−ＤＲ１）となる。同様に、ＰＷＭ２の矩形枠の位相範囲は、ＰＷＭ２＝１の位相範囲である。したがって、ＰＷＭ２の１周期＝３６０度に対する矩形枠の位相範囲の比は、第２のコンバータ回路３４のデューティ比ＤＲ２となり、／ＰＷＭ２の１周期＝３６０度に対する矩形枠の位相範囲の比は、第２のコンバータ回路３４における（１−ＤＲ２）となる。
【００８２】
図１０（ｂ）の例では、ＤＲ２がＤＲ１よりも大きく、ＰＷＭ２の矩形枠の位相範囲がＰＷＭ１の矩形枠の位相範囲よりも広い。ここで、図７で示されるように、第１のコンバータ回路３２のキャリア信号６０と第２のコンバータ回路３４のキャリア信号６４の位相差＝０度のときは、ＰＷＭ２の矩形枠の位相範囲の中にＰＷＭ１の矩形枠の位相範囲が含まれる。
【００８３】
電力変換部２０のＰＷＭ制御において、第１のコンバータ回路３２のキャリア信号６０と第２のコンバータ回路３４のキャリア信号６４の位相差を０度から変更しても、デューティ比ＤＲ１，ＤＲ２が同じであれば、電力変換部２０の出力電圧値や出力電流値は変わらない。キャリア信号６０とキャリア信号６４の位相差を０度から変更すると、スイッチング素子がオンオフするスイッチング回数を減らすことができる。例えば、図７において、キャリア信号６０とキャリア信号６４の間の位相差を、０度から変更してＰＷＭ１の立上りタイミングとＰＷＭ２の立上りタイミングを一致させると、スイッチング素子Ｓ２のスイッチング回数は、一周期当り一回少なくなる。このように、キャリア信号６０とキャリア信号６４の間の位相差を変更することで、電力変換部２０の出力電圧値や出力電流値を変えずに、スイッチング素子Ｓ２のスイッチング回数を少なくし、これによってスイッチング損失を少なくすることができる。
【００８４】
キャリア信号６０とキャリア信号６４の間の位相差が０度でないときは、ＰＷＭ２の矩形枠の位相範囲とＰＷＭ１の矩形枠の位相範囲が一部重複し、あるいは一部はみ出ることがあり、あるいは全く重複しないこともあり得る。また、ＰＷＭ２の矩形枠の位相範囲における立上りとＰＷＭ１の矩形枠の位相範囲の立上りまたは立下りが同じ位相であることもある。
【００８５】
図１０で説明する具体例では、初期状態において、ＰＷＭ１の矩形枠の位相範囲における立上りとＰＷＭ２の矩形枠の位相範囲の立上りが一致するものとし、その一致した位相を第１のコンバータ回路３２のＰＷＭ信号の１周期の始期であり、第２のコンバータ回路３４のＰＷＭ信号の１周期の始期であるとした。このとき、ＳＴＥＰ３０とＳＴＥＰ３２の処理の結果は、図１０（ｂ）に示すように、位相が０度および３６０度のときがθ1＝θ3のときとなり、そのときのＰＷＭ１の損失値はＰ１で、ＰＷＭ２の損失値はＰ３である。また、位相θ2のときのＰＷＭ１の損失値がＰ２で、位相θ4のときのＰＷＭ２の損失値がＰ４である。
【００８６】
再び図９に戻り、ＳＴＥＰ３０において、最大損失値の特定がＰ１であるときは、ＳＴＥＰ３４に進み、Ｐ２であるときはＳＴＥＰ３６に進み、Ｐ３であるときはＳＴＥＰ３８に進み、Ｐ４であるときは、ＳＴＥＰ４６に進む。
【００８７】
ここで、図１０（ｃ）を参照すると、具体例では、ＳＴＥＰ３４が否定で、ＳＴＥＰ３６が否定で、ＳＴＥＰ３８が肯定、すなわち、最大損失値の特定がＰ３である。現在のＰＷＭ信号の状態は、図１０（ｂ）の通りであるので、図６の論理式の一覧表を用いることで、現在のＳ１〜Ｓ４における第１信号と第２信号の状態と｛（第１信号）ＯＲ（第２信号）｝の論理合成後の状態を求めることができる。その結果を図１０（ｃ）の下段に示した。ここで｛（第１信号）ＯＲ（第２信号）｝の論理合成後の状態は、そのスイッチング素子がオンとなる位相範囲を示す。
【００８８】
例えば、Ｓ１において、図６を参照して第１信号は／ＰＷＭ１でこれがオンとなる位相範囲はθ2から（３６０度＝）θ1であり、第２信号は／ＰＷＭ２でこれがオンとなる位相範囲はθ4からθ3である。論理合成後の位相範囲はθ2からθ3（＝θ1）であり、この位相範囲でＳ１はオンとなる。同様に、Ｓ２において、図６を参照して第１信号は／ＰＷＭ１でこれがオンとなる位相範囲はθ2から（３６０度＝）θ1の範囲であり、第２信号はＰＷＭ２でこれがオンとなる位相範囲はθ3からθ4である。論理合成後の位相範囲はθ3から（３６０度＝）θ1で、１周期全体となり、全位相範囲でＳ２がオンとなる。
【００８９】
また、Ｓ３において、図６を参照して第１信号はＰＷＭ１でこれがオンとなる位相範囲はθ1からθ2であり、第２信号はＰＷＭ２でこれがオンとなる位相範囲はθ3からθ4である。論理合成後の位相範囲はθ1（＝θ3）から始まってθ4で終わり、この位相範囲でＳ３はオンとなる。同様に、Ｓ４において、図６を参照して第１信号はＰＷＭ１でこれがオンとなる位相範囲はθ1からθ2であり、第２信号は／ＰＷＭ２でこれがオンとなる位相範囲はθ4から（３６０度＝）θ3である。論理合成後の位相範囲はθ1から始まりθ2で終わる範囲と、θ4から始まり（３６０度＝）θ3で終わる範囲で、この位相範囲でＳ３はオンとなる。
【００９０】
図１０（ａ）で、温度抑制対象はＳ３と特定され、（ｂ）で最大損失値の状態はＰ３と特定されたので、（ｃ）においてＳ３に丸印を付し、Ｐ３が生じる位相を破線枠で囲んで示した。制御装置４０は、この破線枠で囲んだＰＷＭ２の立上りが、Ｓ３の実際のオンオフスイッチングと重ならないように、位相制御を行う。これによってＳ３の温度抑制を行う。そのためには、ＰＷＭ２の立上りの位相θ3が、Ｓ３の実際のオンオフスイッチングにおけるオン状態を示すＳ３の論理合成後において、立上りまたは立下りでなく、オンとなる位相範囲の中に含まれるように、ＰＷＭ１に対しＰＷＭ２の位相をシフトさせる位相制御を行えばよい。
【００９１】
図１０（ｃ）の場合、第２信号であるＰＷＭ２の立上りの位相θ3を、第１信号であるＰＷＭ１がオンとなる位相範囲θ1からθ2の間に来るように、第１信号に対し第２信号の位相をシフトさせる。位相のシフト量Δθは、ＰＷＭ２の立上りの位相θ3が第１信号であるＰＷＭ１がオンとなる位相範囲θ1からθ2の間のちょうど中間に来るようにすることがよいが、その際に、信号処理の遅延時間Ｔｄも考慮する。遅延時間Ｔｄは、フォトカプラの応答遅延や信号線の伝送遅延等を含むが、そのデータは、記憶部４２の遅延時間ファイル５４に予め記憶されているので、記憶部４２から読み出されるＴｄを用いる。
【００９２】
したがって、位相θ3に対し、（Δθ±Ｔｄ）の大きさだけ位相シフトさせた後のＰＷＭ２の立上りの位相をθ3’とすると、｛θ3’＝θ3＋Δθ±Ｔｄ｝が、θ1とθ2の間に来るようにすればよい。図１０（ｃ）の右側の図に、Ｐ３を低減するためにθ3について（Δθ±Ｔｄ）だけ位相をシフトしてθ3’とする様子を示した。θ3’は、θ1とθ2の間に来ている。
【００９３】
図１１と図１２は、そのような位相制御を行うことで、最大損失値の状態であるＰ３を抑制できることを示すタイムチャートと電流の流れ図である。なお、図１０は、位相制御を行う前の状態を示す図であり、図１１は位相制御を全く行わない場合を示す図で、図１２は位相制御を行った後の状態を示す図である。ここでは、図１０でスイッチング素子Ｓ３が温度抑制対象に特定され、Ｐ３が損失最大値の状態と特定された場合について述べる。
【００９４】
図１１は、損失抑制のための位相制御が行われない状態を示す図である。図１１（ａ）は図１０（ｃ）のＳ３の部分を抜き出し、さらに分かりやすいようにＳ３のオンオフについてのタイムチャートを付したものである。このタイムチャートは横軸が位相である。図１１（ｂ）は、第１のコンバータ回路３２の電流値Ｉ1の中のリアクトルＬ１に電磁エネルギを蓄積するときの電流値ＩC1と、第２のコンバータ回路３４の電流値Ｉ2の中のリアクトルＬ２に電磁エネルギを蓄積するときの電流値ＩC2と、スイッチング素子Ｓ３を流れる電流値のそれぞれについてのタイムチャートである。このタイムチャートも横軸は位相である。図１１（ｃ）から（ｅ）は、Ｉ1を構成するＩC1，ＩD1とＩ2を構成するＩC2，ＩD2の各位相における流れ方を示す図である。
【００９５】
位相が０度（＝θ1，θ3）からθ2の区間は、ＰＷＭ１＝ＰＭＷ２＝オンの状態であるので、第１のコンバータ回路３２においてリアクトルＬ１に電磁エネルギが蓄積され、第２のコンバータ回路３４においてリアクトルＬ２に電磁エネルギが蓄積される。したがって、図１１（ｃ）に示すように、ＩC1の流れ方は図３（ａ）の状態で、ＩC2の流れ方は図４（ａ）の状態である。ＩC1，ＩC2の変化は、図１１（ｂ）に示すように、位相（０度＝θ1，θ3）において、ＩC1はゼロからＩC1まで立上り、ＩC2はゼロからＩC2まで立上る。したがって、位相０度（＝θ1，θ3）において、Ｓ３を流れる電流値はゼロから一気に（ＩC1＋ＩC2）まで立上る。
【００９６】
位相がθ2からθ4の区間は、ＰＷＭ１＝オフ、ＰＭＷ２＝オンの状態であるので、第１のコンバータ回路３２においてリアクトルＬ１に蓄積された電磁エネルギが放出され、第２のコンバータ回路３４においてはリアクトルＬ２に電磁エネルギが引き続き蓄積される。したがって、図１１（ｄ）に示すように、ＩC1の流れ方は図３（ｂ）の状態で、ＩC2の流れ方は図４（ａ）の状態である。ＩC1，ＩC2の変化は、図１１（ｂ）に示すように、位相θ2において、ＩC1はＩC1からゼロまで立下り、ＩC2は変化しない。したがって、Ｓ３を流れる電流は、位相θ2で（ＩC1＋ＩC2）からＩC2まで立下る。
【００９７】
位相がθ4から３６０度の区間は、ＰＷＭ１＝ＰＭＷ２＝オフの状態であるので、第１のコンバータ回路３２においてリアクトルＬ１に蓄積された電磁エネルギが引き続き放出され、第２のコンバータ回路３４においてリアクトルＬ２に蓄積された電磁エネルギが放出される。したがって、図１１（ｅ）に示すように、ＩC1の流れ方は図３（ｂ）の状態で、ＩC2の流れ方は図４（ｂ）の状態である。ＩC1，ＩC2の変化は、図１１（ｂ）に示すように、位相θ4において、ＩC1はゼロのままで、ＩC2はＩC2からゼロに立下る。したがって、Ｓ３を流れる電流は、位相θ4でＩC2からゼロまで立下る。
【００９８】
ここで、Ｓ３のオンオフスイッチングを図１１（ａ）でみると、位相（０度＝θ1，θ3）でオフからオンに変化し、位相θ4でオンからオフに変化する。位相θ2ではオンオフは生じない。Ｐ３が生じるときの第２信号のオンオフ切替は、位相（０度＝θ1，θ3）でオフからオンに立ち上がる。すなわち、Ｓ３におけるスイッチングのオフからオンのときに、損失最大値の状態であるＰ３の第２信号の立上りによるオンオフ切替が生じている。
【００９９】
図１２は、図１１で述べたＳ３におけるスイッチングのオフからオンのときに、損失最大値の状態であるＰ３が生じるときの第２信号の立上りによるオンオフ切替をなくすための位相制御を示す図である。図１２（ａ）は図１０（ｃ）右側の図を抜き出し、さらに分かりやすいようにＳ３のオンオフについてのタイムチャートを付したものである。このタイムチャートは横軸が位相である。図１１（ａ）と比較して分かるように、ここでは、ＰＷＭ２がＰＷＭ１に対し（Δθ±Ｔｄ）だけ位相がシフトされている。第２信号であるＰＷＭ２は、θ3’（＝θ3＋Δθ±Ｔｄ）で立上り、θ4’（＝θ4＋Δθ±Ｔｄ）で立下る。
【０１００】
図１２（ｂ）は、図１１（ｂ）と同様に、第１のコンバータ回路３２の電流値Ｉ1の中のリアクトルＬ１に電磁エネルギを蓄積するときの電流値ＩC1と、第２のコンバータ回路３４の電流値Ｉ2の中のリアクトルＬ２に電磁エネルギを蓄積するときの電流値ＩC2と、スイッチング素子Ｓ３を流れる電流値のそれぞれについてのタイムチャートである。このタイムチャートも横軸は位相である。図１２（ｃ）から（ｆ）は、Ｉ1を構成するＩC1，ＩD1とＩ2を構成するＩC2，ＩD2の各位相における流れ方を示す図である。
【０１０１】
位相が０度（＝θ1，θ3）からθ3’の区間は、ＰＷＭ１＝オン、ＰＭＷ２＝オフの状態であるので、第１のコンバータ回路３２においてリアクトルＬ１に電磁エネルギが蓄積され、第２のコンバータ回路３４においてリアクトルＬ２に蓄積された電磁エネルギが放出される。したがって、図１２（ｃ）に示すように、ＩC1の流れ方は図３（ａ）の状態で、ＩD2の流れ方は図４（ｂ）の状態である。ＩC1，ＩC2の変化は、図１２（ｂ）に示すように、位相（０度＝θ1，θ3）において、ＩC1はゼロからＩC1まで立上り、ＩC2はゼロのままである。したがって、Ｓ３を流れる電流値は、位相（０度＝θ1，θ3）でゼロからＩC1まで立上る。
【０１０２】
位相がθ3’からθ2の区間は、ＰＷＭ１＝ＰＭＷ２＝オンの状態であるので、第１のコンバータ回路３２においてリアクトルＬ１に電磁エネルギが引き続き蓄積され、第２のコンバータ回路３４においてリアクトルＬ２に電磁エネルギが蓄積される。したがって、図１２（ｄ）に示すように、ＩC1の流れ方は図３（ａ）の状態で、ＩC2の流れ方は図４（ａ）の状態である。ＩC1，ＩC2の変化は、図１２（ｂ）に示すように、位相θ3’において、ＩC1はＩC1のまま変化せず、ＩC2はゼロからＩC2まで立上る。したがって、Ｓ３を流れる電流は、位相θ3’でＩC1から（ＩC1＋ＩC2）まで立上る。
【０１０３】
位相がθ2からθ4’の区間は、ＰＷＭ１＝オフ、ＰＭＷ２＝オンの状態であるので、第１のコンバータ回路３２においてリアクトルＬ１に蓄積された電磁エネルギが放出され、第２のコンバータ回路３４においてはリアクトルＬ２に電磁エネルギが引き続き蓄積される。したがって、図１２（ｅ）に示すように、ＩC1の流れ方は図３（ｂ）の状態で、ＩC2の流れ方は図４（ａ）の状態である。ＩC1，ＩC2の変化は、図１２（ｂ）に示すように、位相θ2において、ＩC1はＩC1からゼロに立下り、ＩC2はＩC2のままである。したがって、Ｓ３を流れる電流は、位相θ2で（ＩC1＋ＩC2）からＩC2まで立下る。
【０１０４】
位相がθ4’から３６０度の区間は、ＰＷＭ１＝ＰＭＷ２＝オフの状態であるので、第１のコンバータ回路３２においてリアクトルＬ１に蓄積されたエネルギが引き続き放出され、第２のコンバータ回路３４においてリアクトルＬ２に蓄積された電磁エネルギが放出される。したがって、図１２（ｆ）に示すように、ＩD1の流れ方は図３（ｂ）の状態で、ＩD2の流れ方は図４（ｂ）の状態である。ＩC1，ＩC2の変化は、図１２（ｂ）に示すように、位相θ4’において、ＩC1はゼロのままで、ＩC2はＩC2からゼロに立下る。したがって、Ｓ３を流れる電流は、位相θ4’でＩC2からゼロまで立下る。
【０１０５】
ここで、Ｓ３のオンオフスイッチングを図１２（ａ）でみると、位相０度（＝θ1，θ3）でオフからオンに変化し、位相θ4’でオンからオフに変化する。位相θ3’、θ2、θ4ではＳ３のオンオフは生じない。位相θ3’におけるＰ３が生じるときの第２信号であるＰＷＭ２のオフからオンへの立上り切替に対応するＳ３のオンオフスイッチングは生じていない。すなわち、Ｓ３におけるスイッチングのオフからオンのときに、損失最大値の状態であるＰ３の第２信号のオフからオンへの立上り切替に対応するＳ３のオンオフスイッチングが生じていない。これを図１１（ａ）と比較すると、ＰＷＭ２をＰＷＭ１に対し位相を（Δθ±Ｔｄ）だけシフトしたことで、損失最大値の状態であるＰ３によるＩC2の増加は位相θ3’で生じるが、θ3’がＳ３のスイッチングのオン期間に含まれているので、損失最大値の状態であるＰ３が生じるときの第２信号の立上り切替タイミングは、Ｓ３のスイッチングのオンオフのタイミングと重ならない。最大損失は、スイッチング素子Ｓ３のオンオフスイッチングの有無で決まり、流れる電流が増加してもＳ３の実際のオンオフスイッチングがなければ、最大損失とならない。このように、位相制御を行うことで、最大損失値の状態を抑制することができる。
【０１０６】
再び図９に戻り、上記の位相制御についての処理手順は、ＳＴＥＰ３８に引き続くＳＴＥＰ４４とＳＴＥＰ５２に示される。ＳＴＥＰ５２では、Δθの設定として、［θ1＜｛θ3’＝θ3＋Δθ±Ｔｄ｝＜θ2］と示される。なお、（Δθ±Ｔｄ）の位相のシフトは、第２信号であるＰＷＭ２の全体について行われるので、ＰＷＭ２の立下りの位相θ4も（Δθ±Ｔｄ）だけ位相をシフトしてθ4’となる。ＳＴＥＰ５２では、｛θ4’＝θ4＋Δθ±Ｔｄ｝と示される。
【０１０７】
図１３は、図１０（ｃ）に示すように、第２信号であるＰＷＭ２に対し（Δθ±Ｔｄ）の位相のシフトを行ったときの４つのＰＷＭ信号の変化と、Ｓ１〜Ｓ４の第１信号、第２信号、論理合成後の結果の変化を示す図である。図１３（ａ）には、４つのＰＷＭ信号であるＰＷＭ１、／ＰＷＭ１、ＰＷＭ２、／ＰＷＭ２の変化を示し、図１３（ｂ）には（ａ）の変化に伴うＳ１〜Ｓ４における変化を示した。図１３（ａ）に示すように、４つのＰＷＭ信号の中で変化するのはＰＷＭ２と／ＰＷＭ２の２つである。これに伴うＳ１〜Ｓ４における変化は、図１３（ｂ）に示すように、Ｓ１〜Ｓ４の全部に生じる。図１３（ｂ）におけるＳ３についての図は、図１０（ｃ）のＳ３についての右側の図と同じである。
【０１０８】
上記では具体例として、温度抑制の対象としてＳ３が特定され、損失最大の状態としてＰ３が特定された場合を述べた。図１４は、それ以外の特定の場合についての位相制御を示す図である。
【０１０９】
図１４（ａ）は、温度制御の対象としてＳ３が特定された場合に、損失最大の状態がＰ３以外であると特定されたときの位相制御を示す図である。図１４（ａ）において左側の図は、位相制御を行う前のＳ３の状態を示す図で、図１０（ｃ）で丸印を付したＳ３の状態と同じものである。Ｐ３が特定されたときの位相制御は図１０で既に述べたので、残りのＰ１，Ｐ２，Ｐ４の状態を見ることになる。
【０１１０】
Ｐ２が生じるときの第１信号であるＰＷＭ１のオンからオフへの切替タイミングに対応する位相θ2は、ＰＷＭ２のオン状態の位相範囲であるθ3からθ4の間に含まれるので、論理合成後にはＰ２の第１信号のオフからオンへの立下り切替によるＳ３のオンオフスイッチングは生じていない。したがって、特別な位相制御を行う必要がない。
【０１１１】
Ｐ１が生じるときの第１信号であるＰＷＭ１のオフからオンへの切替タイミングが生じる位相θ1は、ＰＷＭ２の立上りの位相θ1と一致しているので、論理合成後にＰ１が生じるときの第１信号のオフからオフへの立上り切替によるＳ３のオンオフスイッチングが生じる。そこで、Ｐ１の損失低減として、ＰＷＭ１の立上りの位相θ1がＰＷＭ２のオン状態の位相範囲であるθ3からθ4の間に含まれるように、（Δθ±Ｔｄ）の位相シフトを行って、新しい位相θ1’とする。その様子を、図１４（ａ）の右側の図に示す。
【０１１２】
図９に戻ると、この場合にはＳＴＥＰ３４が肯定されるときである。位相制御の処理については、ＳＴＥＰ４８に、Δθの設定として、［θ3＜｛θ1’＝θ1＋Δθ±Ｔｄ｝＜θ4］と示される。なお、（Δθ±Ｔｄ）の位相のシフトは、第１信号であるＰＷＭ１の全体について行われるので、ＰＷＭ１の立下りの位相θ2も（Δθ±Ｔｄ）だけ位相をシフトしてθ2’となる。ＳＴＥＰ４８では、｛θ2’＝θ2＋Δθ±Ｔｄ｝と示される。
【０１１３】
再び図１４（ａ）に戻り、Ｐ４が生じるときの第２信号であるＰＷＭ２のオンからオフへの立下り切替が生じるタイミングの位相θ4は、第１信号であるＰＷＭ１のオン状態の位相範囲であるθ1からθ2の間に含まれないので、論理合成後にはＰ４が生じるときの第２信号であるＰＷＭ２のオンからオフへの立下り切替によるＳ３のオンオフスイッチングが生じる。そこで、Ｐ４の損失低減として、ＰＷＭ４の立下りの位相θ4がＰＷＭ１のオン状態の位相範囲であるθ1からθ2の間に含まれるように、（Δθ±Ｔｄ）の位相シフトを行って、新しい位相θ4’とする。その様子を、図１４（ａ）の下側の図に示す。
【０１１４】
図９に戻ると、この場合にはＳＴＥＰ３８が否定され、ＳＴＥＰ４６、ＳＴＥＰ５４が実行されるときである。位相制御の処理については、ＳＴＥＰ５４に、Δθの設定として、［θ1＜｛θ4’＝θ4＋Δθ±Ｔｄ｝＜θ2］と示される。なお、（Δθ±Ｔｄ）の位相のシフトは、第２信号であるＰＷＭ２の全体について行われるので、ＰＷＭ２の立上りの位相θ3も（Δθ±Ｔｄ）だけ位相をシフトしてθ3’となる。ＳＴＥＰ５４では、｛θ3’＝θ3＋Δθ±Ｔｄ｝と示される。
【０１１５】
上記のようにして、温度制御の対象としてＳ３が特定された場合について、損失最大の状態がＰ１〜Ｐ４のいずれか１つに特定されたときの位相制御が実行される。
【０１１６】
Ｓ３は、第１信号がＰＷＭ１で第２信号がＰＷＭ２であるので、ＰＷＭ信号の反転信号ではない。ＰＷＭ反転信号が第１信号、第２信号である例として、Ｓ１が温度抑制の対象として特定された場合の位相制御の様子を図１４（ｂ）に示す。
【０１１７】
図１４（ｂ）において左側の図は、位相制御を行う前のＳ１の状態を示す図で、図１０（ｃ）で示したＳ１の状態と同じものである。ここで、損失最大の状態として、Ｐ１からＰ４のいずれか１つが特定されたときを考えると、Ｐ４が生じるときの第２信号である／ＰＷＭ２のオフからオンへの立上り切替が生じるタイミングの位相θ4は、第１信号である／ＰＷＭ１のオン状態の位相範囲であるθ2から（３６０度＝）θ3の間に含まれるので、論理合成後にはＰ４が生じるときの第２信号である／ＰＷＭ２のオフからオンへの立上り切替によるスイッチングは生じていない。したがって、特別な位相制御を行う必要がない。位相制御を必要とするのは、残りのＰ２，Ｐ１，Ｐ３である。
【０１１８】
Ｐ２が生じるときの第１信号である／ＰＷＭ１のオフからオンへの立上り切替が生じるタイミングの位相θ2は、第２信号である／ＰＷＭ２のオン状態の位相範囲であるθ4から（３６０度＝）θ3の間に含まれないので、論理合成後にはＰ２が生じるときの第１信号である／ＰＷＭ１のオフからオンへの立上り切替によるＳ１のオンオフスイッチングが生じる。そこで、Ｐ２の損失低減として、／ＰＷＭ１の立上りの位相θ2が／ＰＷＭ２のオン状態の位相範囲であるθ4から（３６０度＝）θ3の間に含まれるように、（Δθ±Ｔｄ）の位相シフトを行って、新しい位相θ2’とする。その様子を、図１４（ｂ）の右側の図の最上段に示す。
【０１１９】
図９に戻ると、この場合にはＳＴＥＰ３４が否定され、ＳＴＥＰ３６が実行されるときである。位相制御の処理については、ＳＴＥＰ５０に、Δθの設定として、［θ3＜｛θ2’＝θ2＋Δθ±Ｔｄ｝＜θ4と示される。なお、（Δθ±Ｔｄ）の位相のシフトは、第２信号である／ＰＷＭ２の全体について行われるので、／ＰＷＭ２の立下上りの位相θ3も（Δθ±Ｔｄ）だけ位相をシフトしてθ3’となる。ＳＴＥＰ５０では、｛θ1’＝θ1＋Δθ±Ｔｄ｝と示される。
【０１２０】
図１４（ｂ）に戻り、Ｐ１が生じるときの第１信号である／ＰＷＭ１のオンからオフへの立下り切替タイミングの位相（３６０度＝）θ1は、第２信号である／ＰＷＭ２のオン状態の位相範囲であるθ4から（３６０度＝）θ3の間に含まれないので、論理合成後にはＰ１が生じるときの第１信号である／ＰＷＭ１のオンからオフへの立下り切替によるＳ１のオンオフスイッチングが生じる。そこで、Ｐ１の損失低減として、／ＰＷＭ１の立下りの位相（３６０度＝）θ1が／ＰＷＭ２のオン状態の位相範囲であるθ4から（３６０度＝）θ3の間に含まれるように、（Δθ±Ｔｄ）の位相シフトを行って、新しい位相θ1’とする。その様子を、図１４（ｂ）の右側の図の中段に示す。
【０１２１】
図９に戻ると、この場合にはＳＴＥＰ３４が肯定されるときである。位相制御の処理については、すでに述べたように、ＳＴＥＰ４８に、Δθの設定として、［θ3＜｛θ1’＝θ1＋Δθ±Ｔｄ｝＜θ4］、｛θ2’＝θ2＋Δθ±Ｔｄ｝と示される。
【０１２２】
図１４（ｂ）に戻り、Ｐ３が生じるときの第２信号である／ＰＭＷ２のオンからオフへの立下り切替が生じるタイミングの位相（３６０度＝）θ3は、第１信号である／ＰＷＭ１の立下りの位相（３６０度＝）θ1と一致するので、論理合成後にはＰ３が生じるときの第２信号である／ＰＭＷ２のオンからオフへの立下り切替によるＳ１のオンオフスイッチングが生じる。そこで、Ｐ３の損失低減として、／ＰＷＭ２の立下りの位相（３６０度＝）θ3が／ＰＷＭ１のオン状態の位相範囲であるθ2から（３６０度＝）θ1の間に含まれるように、（Δθ±Ｔｄ）の位相シフトを行って、新しい位相θ3’とする。その様子を、図１４（ｂ）の最下段に示す。
【０１２３】
図９に戻ると、この場合にはＳＴＥＰ３４、ＳＴＥＰ３６が否定されてＳＴＥＰ３８が実行されるときである。位相制御の処理については、すでに述べたように、ＳＴＥＰ５２に、Δθの設定として、［θ1＜｛θ3’＝θ3＋Δθ±Ｔｄ｝＜θ2］、｛θ4’＝θ4＋Δθ±Ｔｄ｝と示される。
【０１２４】
このように、最大損失を低減させるための位相制御は、特定されたタイミングが第１信号の立上りタイミングまたは立下りタイミングであるときは、第１信号の特定されたタイミングを第２信号のオン期間の間にシフトさせ、特定されたタイミングが第２信号の立上りタイミングまたは立下りタイミングであるときは、第２信号の特定されたタイミングを第１信号のオン期間の間にシフトさせるように、第１信号と第２信号との間の位相差を設定することで行われる。
【０１２５】
位相制御を行うことで、スイッチング損失を大幅に低減でき、ＩＧＢＴの温度を低減でき、さらにスイッチング頻度が低減することにより電磁波ノイズのレベルを低減できる。以上の位相制御は、制御装置４０の位相制御部５０の機能によって実行される。
【０１２６】
最大損失を低減させる位相制御は図８、図９の手順で実行されるが、場合によってはこれよりも簡略化した処理手順で最大損失を低減させる位相制御を実行することができる。
【０１２７】
１つの例は、電力変換器１０の構成が、第１信号のオンオフ切替タイミングおよび第２信号のオンオフ切替タイミングのいずれも、最大となるスイッチング損失が生じる信号の切替タイミングが立下りタイミングであるときである。図１５は、第１信号および第２信号について、立下りタイミングにおける損失値が立上りタイミングにおける損失よりも大きく、最大のスイッチング損失が第１信号の立下りタイミングまたは第２信号の立下りタイミングで生じる構成の電力変換器１０の場合に実行できる位相制御の後半の手順を示すフローチャートである。前半の手順は図８と同じである。
【０１２８】
スイッチング素子Ｓ１〜Ｓ４に用いられるＩＧＢＴ等のパワースイッチング用トランジスタは、立下りタイミングにおける損失値が立上りタイミングにおける損失よりも大きいことが多い。電力変換部２０について、予めＰ１〜Ｐ４についてその損失値の大小を確認し、Ｐ２，Ｐ４＞Ｐ１，Ｐ３のときは、損失状態ファイル５２の内容をＰ２，Ｐ４のみに絞ることができる。
【０１２９】
これに伴い、後半の手順において最初に行われるＳＴＥＰ３１では、図９のＳＴＥＰ３０におけるＰ１〜Ｐ４の検索処理手順に代えて、Ｐ２とＰ４の検索で済む。ＳＴＥＰ３１の次のＳＴＥＰ３２の処理内容は、図９で説明したＳＴＥＰ３２と同じである。ＳＴＥＰ３２の処理が済むと、次は、Ｐ２とＰ４のいずれが最大損失かが判断される。Ｐ１，Ｐ３は判断の対象にならない。
【０１３０】
Ｐ２が最大のときはＳＴＥＰ４２に進み、Ｐ４が最大のときはＳＴＥＰ４６に進む。ＳＴＥＰ３６、ＳＴＥＰ４２、ＳＴＥＰ４６、ＳＴＥＰ５０、ＳＴＥＰ５４の内容は、図９のＳＴＥＰ３６、ＳＴＥＰ４２、ＳＴＥＰ４６、ＳＴＥＰ５０、ＳＴＥＰ５４と同じである。
【０１３１】
このように、立下りタイミングにおける損失値が立上りタイミングにおける損失よりも大きい構成の電力変換部２０の場合には、図９に比べて位相制御の演算処理がかなり低減できる。また、損失状態ファイル５２に記憶されるデータ量がほぼ半分で済むので、記憶部４２のメモリ容量を低減できる。
【０１３２】
次の例は、第１信号がオンする期間と第２信号がオンする期間との和がＰＷＭ制御の１周期よりも大きい場合である。スイッチング損失を完全にゼロにできるのは、ＰＷＭ制御の１周期の全体に渡ってスイッチング素子を連続してオン状態またはオフ状態にしてスイッチングを行わないことである。図７に示されるように、第１信号と第２信号との間の位相差＝０度のときでも、スイッチング素子Ｓ４はＰＷＭ制御の１周期の全体に渡ってオン状態で、スイッチング損失＝０である。これをさらに拡張して、できるだけ多くのスイッチング素子のスイッチング損失＝０とすることがよい。
【０１３３】
そこで、第１のコンバータ回路のＰＷＭ信号のデューティ比ＤＲ１と、第１のコンバータ回路のＰＷＭ信号のデューティ比ＤＲ２の和を計算して、（ＤＲ１＋ＤＲ２）が１以上となるときは、各スイッチング素子において、｛（第１信号がオン）ＯＲ（第２信号がオン）｝となる期間をＰＷＭ制御の１周期の全体に渡るように第１信号と第２信号との間の位相差を制御する。
【０１３４】
（ＤＲ１＋ＤＲ２）が１を超えるときは、｛（１−ＤＲ１）＋（１−ＤＲ２）｝は１未満となるので、図５、図６を参照すると、Ｓ１以外はＰＷＭ制御の１周期の全体に渡ってスイッチング素子を連続してオン状態とできる。（ＤＲ１＋ＤＲ２）＝１のときは、Ｓ１〜Ｓ４の全てについてＰＷＭ制御の１周期の全体に渡ってスイッチング素子を連続してオン状態とできるが、その状態では電力変換部２０は短絡状態となるので、いずれか１つのスイッチング素子についてはＰＷＭ制御の１周期の全体に渡って連続するオン状態にはしない。
【０１３５】
図１６は、ＤＲ１とＤＲ２を考慮した位相制御の後半の手順を示すフローチャートである。ここでは、図１５の手順を基本とする場合を示した。ＳＴＥＰ３１、ＳＴＥＰ３２の内容は、図１５のときと同じである。ＳＴＥＰ３２の次は、（ＤＲ１＋ＤＲ２）が１以上か否かの判断が行われる（ＳＴＥＰ５６）。判断が否定されるときは、図１５で説明した処理手順が実行される。
【０１３６】
ＳＴＥＰ５６の判断が肯定されるときは、ＰＷＭ制御の１周期の全体に渡ってオンが連続するように位相制御のΔθの設定を行う（ＳＴＥＰ５８）。これによって、最大で３つのスイッチング素子がＰＷＭ制御の１周期の全体に渡って連続してオン状態とできる。これにより、例えば、図１５に比較して、スイッチング損失を大幅に低減でき、ＩＧＢＴの温度を低減でき、さらに電磁波ノイズのレベルを低減できる。
【０１３７】
さらに別の例は、電力変換器１０の構成が、第１バッテリＢ１と出力電路との電力変換における昇圧比と、第２バッテリＢ２と出力電路との電力変換における昇圧比が予め定められている場合である。
【０１３８】
図１で説明したように、車両の統括制御装置から伝送される指令信号「シリーズモード／パラレルモード」信号１４には、負荷１２が必要とする出力電圧値Ｖ0、出力電流値等が含まれるので、これに基づいて第１のコンバータ回路３２の昇圧比と第２のコンバータ回路３４の昇圧比が算出される。この第１のコンバータ回路３２の昇圧比から第１のコンバータ回路３２のデューティ比ＤＲ１が定まり、第２のコンバータ回路３４の昇圧比から第２のコンバータ回路３４のデューティ比ＤＲ２が定まる。ＤＲ１，ＤＲ２が定まると、ＰＷＭ制御の１周期の間で、ＤＲ１，ＤＲ２のとり得る範囲が分かる。
【０１３９】
これについて、図７を用いて説明する。図７において、ＤＲ１の立上りタイミングが時間ｔ4で、立下りタイミングが次の１周期におけるｔ2と定まった場合は、ＤＲ１の立上りタイミングは、（１−ＤＲ１）の期間内でのみ動かすことができる。つまり、ＤＲ１が定まると、ＤＲ１がＰＷＭ制御の１周期の中でとり得る範囲は、（１−ＤＲ１）である。同様に、ＤＲ２が定まると、ＤＲ２がＰＷＭ制御の１周期の中でとり得る範囲は、（１−ＤＲ２）である。
【０１４０】
ＤＲ１，ＤＲ２の取り得る範囲が分かると、第１信号であるＰＷＭ１と第２信号であるＰＷＭ２のとり得る範囲も同じ範囲であるので、第１信号であるＰＷＭ１と第２信号であるＰＷＭ２の間の位相差Δθは、ＤＲ１，ＤＲ２の取り得る範囲の中で狭い方の範囲の中で設定されることになる。図７の例では、（１−ＤＲ１）と（１−ＤＲ２）では（１−ＤＲ１）の方が狭いので、位相差Δθは、（１−ＤＲ１）の範囲内の位相差として設定できる。
【０１４１】
このように、昇圧比が予め定められている場合は、予め定められている昇圧比の中でとり得る位相差の範囲の内の位相差に第１信号と第２信号と間の位相差Δθを設定することになる。例えば、図７の例では、とり得る位相差の範囲は、（１−ＤＲ１）＝（ｔ4−ｔ2）であるので、この（ｔ4−ｔ2）の位相差の中で第１信号と第２信号と間の位相差Δθを設定する。Δθの設定の一例としては、（ｔ4−ｔ2）の位相差の中央値である｛（ｔ4−ｔ2）／２｝とすることができる。例えば、具体的な例として（ｔ4−ｔ2）が１２０度であるとすれば、第１信号と第２信号と間の位相差Δθを（１２０度／２）＝６０度に固定して設定する。このように、第１のコンバータ回路３２の昇圧比と第２のコンバータ回路３４の昇圧比に基づいて、位相差Δθを予め定めておけば、損失抑制のための位相制御の制御周期ごとに行われる演算負荷が大幅に低減できる。
【符号の説明】
【０１４２】
１０  電力変換器、１２  負荷、１４  「シリーズモード／パラレルモード」信号、２０  電力変換部、２２，２４  出力電路、２６  スイッチング素子列（スイッチング素子Ｓ１〜Ｓ４）、２８  第１バッテリ（Ｂ１）、３０  第２バッテリ（Ｂ２）、３２  第１のコンバータ回路（Ｃ１）、３４  第２のコンバータ回路（Ｃ２）、４０  制御装置、４２  記憶部、４４  制御信号設定部、４６  素子特定部、４８  最大損失特定部、５０  位相制御部、５２  損失状態ファイル、５４  遅延時間ファイル、６０，６４  キャリア信号、６２，６６  基準信号。
【図１】
2016093010.tif 000003
【図２】
2016093010.tif 000004
【図３】
2016093010.tif 000005
【図４】
2016093010.tif 000006
【図５】
2016093010.tif 000007
【図６】
2016093010.tif 000008
【図７】
2016093010.tif 000009
【図８】
2016093010.tif 000010
【図９】
2016093010.tif 000011
【図１０】
2016093010.tif 000012
【図１１】
2016093010.tif 000013
【図１２】
2016093010.tif 000014
【図１３】
2016093010.tif 000015
【図１４】
2016093010.tif 000016
【図１５】
2016093010.tif 000017
【図１６】
2016093010.tif 000018