(57)【要約】【課題】端子を直立させやすくすることにより、柱状端子を介して第２の基板と容易に接続することが可能な配線基板及びその製造方法を提供すること。【解決手段】本発明の配線基板は、第２の基板と接続される第１の基板１１を備える。第１の基板１１の基板主面１２上には電極６５が配置され、電極６５上には柱状端子８１がはんだ部８０を介して接合される。柱状端子８１は、柱状端子本体８２と、柱状端子本体８２の外周面８４の高さ方向における中央部において柱状端子本体８２の外周面８４から突出する突片８３とを備え、突片８３を挟んで上下対称な形状をなす。【選択図】図２
2016021551.tif 000002
【特許請求の範囲】
【請求項１】
第２の基板と接続される第１の基板を備える配線基板であって、
前記第１の基板の基板主面上に複数の電極が配置され、前記複数の電極上に、前記第２の基板との接続に用いられる複数の柱状端子がはんだ部を介して接合されており、
前記柱状端子は、導電性材料からなる柱状端子本体と、前記柱状端子本体の高さ方向における中央部において前記柱状端子本体の外周面から突出する突片とを備え、前記突片を挟んで上下対称な形状をなしている
ことを特徴とする配線基板。
【請求項２】
前記突片は、前記柱状端子本体の外周面全周に亘って存在することを特徴とする請求項１に記載の配線基板。
【請求項３】
前記突片は、前記柱状端子本体の外周面において前記柱状端子本体と一体形成されていることを特徴とする請求項１または２に記載の配線基板。
【請求項４】
前記柱状端子本体の高さは、前記柱状端子本体の外径の１．０倍以上３．０倍以下であることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
【請求項５】
第２の基板と接続される第１の基板を備える配線基板であって、
前記第１の基板の基板主面上に複数の電極が配置され、前記複数の電極上に、前記第２の基板に対してはんだ付けされる複数の柱状端子がはんだ部を介して接合されており、
前記柱状端子は、導電性材料からなる柱状端子本体と、前記柱状端子本体の高さ方向における中央部において前記柱状端子本体の外周面から突出する突片とを備える
ことを特徴とする配線基板。
【請求項６】
請求項１乃至５のいずれか１項に記載の配線基板を製造する方法であって、
前記基板主面上に前記複数の電極が配置された前記第１の基板を準備する基板準備工程と、
前記複数の電極上にはんだペーストを供給するはんだペースト供給工程と、
前記はんだペーストが供給された前記電極上に、前記柱状端子を配置する柱状端子配置工程と、
前記はんだペーストを加熱溶融させることにより、前記柱状端子の少なくとも一部を前記はんだペースト中に没入させるとともに、前記柱状端子を直立させるリフロー工程と
を含むことを特徴とする配線基板の製造方法。
【請求項７】
前記基板主面がソルダーレジスト層によって覆われるとともに、前記複数の電極が前記ソルダーレジスト層を厚さ方向に貫通する開口部を介して露出しており、
前記はんだペースト供給工程では、前記開口部内に前記はんだペーストを供給する
ことを特徴とする請求項６に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、他の基板と接続される基板を備えた配線基板及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、電気機器、電子機器の小型化に伴い、これらの機器に搭載される配線基板等にも小型化や高密度化が要求されている。その一例として、複数の基板（いわゆるパッケージ）を積層してなるＰＯＰ（Package On Package）構造の配線基板が従来提案されている（例えば特許文献１，２参照）。また、各基板の接続方法としては、例えば、下側基板の基板主面上に配置された複数の電極上に、長さが１００μｍ以下の端子（いわゆるマイクロピン）をはんだ部を介して接合し、端子の先端部を上側基板に接続することなどが提案されている。なお、一般的に、基板主面上には、コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）が搭載されるため、上側基板と下側基板との間には、ＩＣチップの高さ以上の隙間を確保する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−９７８２号公報（図１等）
【特許文献２】特開２００８−１５９９５６号公報（図１等）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記したマイクロピンの接合は、専用の位置決め治具を用いて行う必要がある。詳述すると、まず、基板主面１５１上に複数の電極１５２が形成され、各電極１５２上にはんだペーストが供給された下側基板１５３を準備する（図１５参照）。また、複数のマイクロピン１５４を位置決め治具１５５のピン挿入孔１５６にセットした後、下側基板１５３の下方に配置する。そして、はんだペーストを加熱溶融させるリフロー工程を行うことにより、各マイクロピン１５４が各電極１５２に接合されて直立する。このようにすれば、マイクロピン１５４の先端部を上側基板に接続した際に、上側基板と下側基板１５３との間に、ＩＣチップの高さ以上の隙間が確実に確保されるようになる。
【０００５】
しかしながら、近年の配線基板の小型化により、隣接するマイクロピン１５４間のピッチが狭くなる傾向になる。これに伴い、隣接するピン挿入孔１５６間のピッチも狭くなる傾向にあるが、そのピッチが例えば１００μｍ以下になると、位置決め治具１５５の作製が困難になるという問題がある。また、１００μｍ以下のピッチに対応した位置決め治具を作製できたとしても、マイクロピンをピン挿入孔にセットした状態でリフロー工程を行うことは困難である。その結果、マイクロピンを直立させることが困難になるという問題がある。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、端子を直立させやすくすることにより、柱状端子を介して第２の基板と容易に接続することが可能な配線基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するための手段（手段１）としては、第２の基板と接続される第１の基板を備える配線基板であって、前記第１の基板の基板主面上に複数の電極が配置され、前記複数の電極上に、前記第２の基板との接続に用いられる複数の柱状端子がはんだ部を介して接合されており、前記柱状端子は、導電性材料からなる柱状端子本体と、前記柱状端子本体の高さ方向における中央部において前記柱状端子本体の外周面から突出する突片とを備え、前記突片を挟んで上下対称な形状をなしていることを特徴とする配線基板がある。
【０００８】
上記課題を解決するための手段（手段２）としては、第２の基板と接続される第１の基板を備える配線基板であって、前記第１の基板の基板主面上に複数の電極が配置され、前記複数の電極上に、前記第２の基板に対してはんだ付けされる複数の柱状端子がはんだ部を介して接合されており、前記柱状端子は、導電性材料からなる柱状端子本体と、前記柱状端子本体の高さ方向における中央部において前記柱状端子本体の外周面から突出する突片とを備えることを特徴とする配線基板がある。
【０００９】
従って、手段１，２の配線基板によると、柱状端子（柱状端子本体）の高さ方向における中央部の外周面から突片が突出している。このため、電極上に柱状端子を接合する際に、柱状端子の少なくとも一部が加熱溶融したはんだ部中に没入すると、液相のはんだの表面張力等の影響を受けて、重量バランスがとれるように柱状端子の姿勢が変化する結果、柱状端子が自ら直立するようになる。しかも、突片が柱状端子本体の外周面から突出するため、電極上への柱状端子の接合時において、液相となったはんだ部の上端が、突片を越えて上方に延びることが防止される。その結果、突片がはんだ部によって確実に支持されるようになる。また、手段１では、柱状端子が、突片を挟んで上下対称な形状をなしているため、柱状端子の重量バランスがより優れたものとなる。以上のことから、柱状端子がよりいっそう直立しやすくなる。即ち、配線基板の小型化に伴って隣接する端子間のピッチが狭くなった場合でも、直立しやすい柱状端子を端子として用いているため、柱状端子を介して第２の基板と容易に接続することが可能な配線基板を得ることができる。
【００１０】
上記の第１の基板や第２の基板を形成する材料は特に限定されず任意であるが、例えば、樹脂基板などが好適である。好適な樹脂基板としては、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、ポリフェニレンエーテル樹脂等からなる基板が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）との複合材料からなる基板を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、かかる第１の基板及び第２の基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層基板や、コア基板を有さないコアレス基板などを挙げることができる。
【００１１】
上記第１の基板の基板主面上には複数の電極が配置される。複数の電極は基板主面のみに存在していてもよいが、基板主面及び基板裏面の両方に存在していてもよい。また、複数の電極は、導電性を有する金属材料などによって形成することが可能である。電極を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、電極は、導電性が高く安価な銅からなることがよい。また、電極は、めっきによって形成されることがよい。このようにすれば、複数の電極を高精度かつ均一な寸法に形成することができる。仮に、電極を金属ペーストの印刷によって形成すると、電極を高精度かつ均一な寸法に形成することが困難になるため、個々の電極の高さにバラツキが生じてしまうおそれがある。
【００１２】
さらに、複数の電極上には、第２の基板との接続に用いられる複数の柱状端子がはんだ部を介して接合される。柱状端子は、導電性材料からなる柱状端子本体と、柱状端子本体の外周面の高さ方向における中央部において柱状端子本体の外周面から突出する突片とを備える。柱状端子本体の形状は特に限定されず任意であるが、例えば、柱状端子本体は、高さ方向における端面（上端面や下端面）が平坦面であることがよい。このようにすれば、柱状端子本体の端面を電極の表面に沿った形状とすることができるため、はんだ部を介して電極上に柱状端子を接合した際に、柱状端子本体の端面と電極の表面との隙間が小さくなる。その結果、柱状端子のガタツキが小さくなるため、柱状端子をより確実に直立させることができる。
【００１３】
なお、柱状端子本体を構成する導電性材料としては、例えば、銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、柱状端子本体は、銅によって形成されていることがよい。このようにすれば、柱状端子本体を他の材料を用いて形成する場合よりも、柱状端子本体の低抵抗化が図られるとともに、柱状端子本体の導電性が向上する。即ち、電極との接続に適した柱状端子を備えることにより、配線基板の信頼性を向上させることが可能となる。
【００１４】
また、柱状端子本体の高さは特に限定されず任意であるが、例えば柱状端子本体の外径の１．０倍以上３．０倍以下であることがよい。仮に、柱状端子本体の高さが柱状端子本体の外径の１．０倍未満になると、突片を設けなくても柱状端子が直立しやすくなるため、「端子を直立させることが困難になる」という本発明の課題自体が生じない可能性がある。一方、柱状端子本体の高さが柱状端子本体の外径の３．０倍よりも大きくなると、突片を設けたとしても、柱状端子を直立させることが困難になる。
【００１５】
また、突片は、柱状端子本体の外周面において柱状端子本体と一体形成されていてもよい。このようにした場合、突片を柱状端子本体とは別体に形成する場合に比べて、柱状端子の強度が高くなる。さらに、突片は、柱状端子本体の外周面全周に亘って存在するようになっていてもよい。このようにした場合、電極上への柱状端子の接合時において、液相となったはんだ部の上端が、突片を越えて上方に延びることがより確実に防止される。その結果、突片がはんだ部によってより確実に支持されるようになる。その結果、柱状端子をより確実に直立させることができる。ゆえに、第１の基板と第２の基板との隙間を確保することができる配線基板をよりいっそう確実に得ることができる。
【００１６】
なお、はんだ部に使用されるはんだ材料としては特に限定されないが、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系はんだ、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｕ−Ｇｅ系はんだ、Ａｕ−Ｓｎ系はんだ、Ａｕ−Ｓｉ系はんだなどが挙げられる。特に、はんだ部は鉛フリーはんだからなることがよい。このようにすれば、はんだ部に鉛が含まれないため、配線基板の環境への負荷を低くすることができる。
【００１７】
上記課題を解決するための別の手段（手段３）としては、上記手段１に記載の配線基板を製造する方法であって、前記基板主面上に前記複数の電極が配置された前記第１の基板を準備する基板準備工程と、前記複数の電極上にはんだペーストを供給するはんだペースト供給工程と、前記はんだペーストが供給された前記電極上に、前記柱状端子を配置する柱状端子配置工程と、前記はんだペーストを加熱溶融させることにより、前記柱状端子の少なくとも一部を前記はんだペースト中に没入させるとともに、前記柱状端子を直立させるリフロー工程とを含むことを特徴とする配線基板の製造方法がある。
【００１８】
従って、手段３の配線基板の製造方法によれば、柱状端子配置工程において電極上に配置される柱状端子は、柱状端子本体の高さ方向における中央部の外周面から突片が突出している。このため、リフロー工程において、柱状端子の少なくとも一部が加熱溶融したはんだペースト中に没入すると、液相のはんだの表面張力等の影響を受けて、重量バランスがとれるように柱状端子の姿勢が変化する結果、柱状端子が自ら直立するようになる。しかも、突片が柱状端子本体の外周面から突出するため、液相となったはんだペーストが、突片を越えて上方に延びることが防止される。その結果、突片がはんだペーストによって確実に支持されるようになる。また、柱状端子が、突片を挟んで上下対称な形状をなしている場合、柱状端子の重量バランスがより優れたものとなる。以上のことから、柱状端子がよりいっそう直立しやすくなる。即ち、配線基板の小型化に伴って隣接する端子間のピッチが狭くなった場合でも、リフロー工程を行えば、柱状端子が自ら直立するため、柱状端子を介して第２の基板と容易に接続することが可能な配線基板を得ることができる。
【００１９】
以下、手段３の配線基板の製造方法について説明する。
【００２０】
まず、基板準備工程を行い、基板主面上に複数の電極が配置された第１の基板を準備する。続くはんだペースト供給工程では、複数の電極上にはんだペーストを供給する。
【００２１】
なお、基板主面がソルダーレジスト層によって覆われるとともに、複数の電極がソルダーレジスト層を厚さ方向に貫通する開口部を介して露出している場合、はんだペースト供給工程では、開口部内にはんだペーストを供給することがよい。このようにすれば、電極上にはんだペーストを正確に供給できるため、配線基板の製造が容易になる。なお、ソルダーレジスト層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。ソルダーレジスト層を形成するための樹脂材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などが挙げられる。
【００２２】
続く柱状端子配置工程では、はんだペーストが供給された電極上に柱状端子を配置する。続くリフロー工程では、はんだペーストを加熱溶融させることにより、柱状端子の少なくとも一部をはんだペースト中に没入させるとともに、柱状端子を直立させる。以上のプロセスを経て、配線基板が製造される。
【図面の簡単な説明】
【００２３】
【図１】本実施形態における配線基板の構成を示す概略断面図。
【図２】第１の基板を示す要部断面図。
【図３】柱状端子を示す上面図。
【図４】柱状部材準備工程を示す説明図。
【図５】突片形成工程を示す説明図。
【図６】支持基板及び下地樹脂絶縁層からなる基材を形成する工程を示す説明図。
【図７】樹脂絶縁層上に導体層を形成する工程を示す説明図。
【図８】積層部を形成する工程を示す説明図。
【図９】積層部を支持基板から分離する工程を示す説明図。
【図１０】樹脂絶縁層における基板裏面上に電極を形成する工程を示す説明図。
【図１１】はんだペースト供給工程を示す説明図。
【図１２】柱状端子配置工程を示す説明図。
【図１３】他の実施形態における柱状端子を示す上面図。
【図１４】他の実施形態における柱状端子を示す断面図。
【図１５】従来技術における配線基板の製造方法を示す説明図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
【００２５】
図１は、本実施形態の配線基板１０を示す概略断面図である。配線基板１０は、第１の基板１１及び第２の基板２１を備えている。
【００２６】
第２の基板２１は、エポキシ樹脂からなる２層の樹脂絶縁層３１，３２と銅からなる導体層４１とを交互に積層した構造を有する基板である。各樹脂絶縁層３１，３２には、それぞれビア穴３３及びビア導体３４が設けられている。各ビア穴３３は、円錐台形状をなし、各樹脂絶縁層３１，３２に対してＹＡＧレーザーまたは炭酸ガスレーザーを用いた穴あけ加工を施すことにより形成される。各ビア導体３４は、同一方向（図１では上方向）に拡径した導体である。
【００２７】
また、第２の基板２１の基板主面２２上（第２層の樹脂絶縁層３２の表面上）には、ビア導体３４を介して導体層４１に電気的に接続される主面側電極４２（厚さ１５μｍ）がアレイ状に形成されている。また、樹脂絶縁層３２の表面は、エポキシ樹脂からなる厚さ３０μｍ程度のソルダーレジスト層３５によってほぼ全体的に覆われている。ソルダーレジスト層３５の所定箇所には、ソルダーレジスト層３５を厚さ方向に貫通して主面側電極４２を露出させる開口部３６が形成されている。
【００２８】
一方、第２の基板２１の基板裏面２３上（第１層の樹脂絶縁層３１の下面上）には、ビア導体３４を介して導体層４１に電気的に接続される裏面側電極４３（厚さ１５μｍ）が複数箇所に配置されている。また、樹脂絶縁層３１の下面は、エポキシ樹脂からなる厚さ３０μｍ程度のソルダーレジスト層３７によってほぼ全体的に覆われている。ソルダーレジスト層３７の所定箇所には、ソルダーレジスト層３７を厚さ方向に貫通して裏面側電極４３を露出させる開口部３８が形成されている。そして、開口部３８を介して露出する裏面側電極４３上には、はんだ部３９が形成されている。
【００２９】
図１，図２に示されるように、第１の基板１１は、上述した第２の基板２１と接続されており、第２の基板２１とほぼ同じ構造を有している。即ち、第１の基板１１は、エポキシ樹脂からなる３層の樹脂絶縁層５１，５２，５３と銅からなる導体層６１とを交互に積層した構造を有する基板である。各樹脂絶縁層５１〜５３には、それぞれビア穴５４及びビア導体５５が設けられている。各ビア穴５４は、円錐台形状をなし、各樹脂絶縁層５１〜５３に対してＹＡＧレーザーまたは炭酸ガスレーザーを用いた穴あけ加工を施すことにより形成される。各ビア導体５５は、同一方向（図１では上方向）に拡径した導体であって、各導体層６１を相互に電気的に接続している。
【００３０】
図１に示されるように、第１の基板１１の基板裏面１３上（第１層の樹脂絶縁層５１の下面上）には、ビア導体５５を介して導体層６１に電気的に接続される裏面側電極６３（厚さ１５μｍ）が複数箇所に配置されている。また、樹脂絶縁層５１の下面は、エポキシ樹脂からなる厚さ３０μｍ程度のソルダーレジスト層５６によってほぼ全体的に覆われている。ソルダーレジスト層５６の所定箇所には、ソルダーレジスト層５６を厚さ方向に貫通して裏面側電極６３を露出させる開口部６４が形成されている。なお、裏面側電極６３の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ（図示略）が配設されるようになっている。そして、各はんだバンプにより、第１の基板１１はマザーボード上に実装される。
【００３１】
一方、図１に示されるように、第１の基板１１の基板主面１２上（第３層の樹脂絶縁層５３の表面上）には、ビア導体５５を介して導体層６１に電気的に接続される主面側電極６２がアレイ状に形成されている。また、樹脂絶縁層５３の表面（基板主面１２）は、エポキシ樹脂からなる厚さ３０μｍ程度のソルダーレジスト層５７によってほぼ全体的に覆われている。ソルダーレジスト層５７の所定箇所には、ソルダーレジスト層５７を厚さ方向に貫通して主面側電極６２を露出させる開口部５８が形成されている。なお、各主面側電極６２は、はんだバンプ７０を介して、矩形平板状をなすＩＣチップ７１の底面に配置された接続端子７２に接続されるようになっている。即ち、はんだバンプ７０は、接続端子７２とのフリップチップ接続に用いられる、いわゆるＣ４用のバンプである。なお、各主面側電極６２からなる領域は、ＩＣチップ７１を搭載可能なＩＣチップ搭載領域７３である。
【００３２】
そして、図１に示されるように、ソルダーレジスト層５７とＩＣチップ７１との隙間には、アンダーフィル７４が充填されている。その結果、第１の基板１１とＩＣチップ７１とが、隙間が封止された状態で互いに固定される。なお、本実施形態のアンダーフィル７４は、熱膨張係数が２０〜６０ｐｐｍ／℃程度（具体的には３４ｐｐｍ／℃）のエポキシ樹脂からなる。
【００３３】
さらに、図１，図２に示されるように、第１の基板１１の基板主面１２上には、ビア導体５５を介して導体層６１に電気的に接続される主面側電極６５が複数箇所に配置されている。図２に示されるように、主面側電極６５は、平面視円形状をなし、外径Ｂ１が１００μｍ、厚さが１５μｍに設定されている。外径Ｂ１は、ビア導体５５の上端における外径（３０μｍ）よりも大きく設定されている。また、ソルダーレジスト層５７の所定箇所には、ソルダーレジスト層５７を厚さ方向に貫通して主面側電極６５を露出させる開口部５９が形成されている。なお、本実施形態における開口部５９の内径は、９５μｍに設定されている。
【００３４】
そして、各主面側電極６５上には、第２の基板２１との電気的な接続に用いられる複数の柱状端子８１がはんだ部８０を介して接合されている。詳述すると、柱状端子８１の下端部が、はんだ部８０を介して主面側電極６５に接合されるとともに、柱状端子８１の上端部が、はんだ部３９を介して第２の基板２１の裏面側電極４３に接合されている。また、各柱状端子８１は、ＩＣチップ７１搭載用のはんだバンプ７０よりも高融点のはんだではんだ付けされている。具体的に言うと、本実施形態のはんだ部３９，８０には、Ｓｎ−Ａｇ−Ｃｕ系はんだがはんだ材料として用いられている。
【００３５】
図１〜図３に示されるように、各柱状端子８１は、円柱状をなす柱状端子本体８２と、円環状をなす突片８３とを備えている。柱状端子本体８２は、導電性材料である銅からなり、表面がニッケル層及び金層によって被覆されている。なお、ニッケル層は、柱状端子本体８２の表面に無電解ニッケルめっきを施すことによって形成されためっき層である。金層は、無電解金めっきを施すことによってニッケル層を被覆するように形成されためっき層である。
【００３６】
また、図２，図３に示されるように、柱状端子本体８２の外径Ａ１は４５μｍに設定され、柱状端子本体８２の高さＨ１は９０μｍに設定されている。即ち、本実施形態では、柱状端子８１として、高さＨ１(長さ)が１００μｍ以下のマイクロピンが用いられている。また、柱状端子本体８２の高さＨ１は、柱状端子本体８２の外径Ａ１の２．０倍に設定されている。換言すると、柱状端子本体８２の高さＨ１と外径Ａ１との比率は、２：１に設定されている。さらに、柱状端子本体８２の高さＨ１は、ソルダーレジスト層５７の開口部５９の内径（９５μｍ）よりも小さくなっている。
【００３７】
一方、突片８３は、柱状端子本体８２の外周面８４において柱状端子本体８２と一体形成されている。即ち、突片８３は、柱状端子本体８２に用いられる材料と同じ材料（銅）からなり、表面がニッケル層及び金層によって被覆されている。また、突片８３は、柱状端子本体８２の高さ方向における中央部において、柱状端子本体８２の周方向に沿って延びており、柱状端子本体８２の外周面８４の全周に亘って存在している。なお、本実施形態では、突片８３の幅Ｗ１が１０μｍに設定されている。また、本実施形態では、突片８３よりも上側領域に露出する外周面８４の幅Ｗ２が４０μｍに設定され、突片８３よりも下側領域に露出する外周面８４の幅Ｗ３も、同じく４０μｍに設定されている。従って、柱状端子８１は、突片８３を挟んで上下対称な形状をなしている。また、外周面８４では、突片８３が形成されていない領域の面積が、突片８３が形成されている領域の面積よりも大きくなっている。
【００３８】
図２に示されるように、突片８３は、柱状端子本体８２の外径方向の外側に行くに従って幅狭になっている。つまり、突片８３の幅Ｗ１は、突片８３の最大の幅（具体的には、柱状端子本体８２との接続部分における幅）を示している。また、突片８３の先端部は、表面が曲面状をなしている。さらに、突片８３と柱状端子本体８２との接続部分も、表面が曲面状をなしている。
【００３９】
また、図２，図３に示されるように、突片８３は、柱状端子本体８２の外周面８４から突出している。なお、外周面８４からの突片８３の突出量は、本実施形態では５μｍに設定されている。そして、突片８３の外径Ａ２は、柱状端子本体８２の外径Ａ１（４５μｍ）よりも大きく設定され、本実施形態では５５μｍとなる。なお、この外径Ａ２が、柱状端子８１の最大径となる。また、突片８３の外径Ａ２は、上記した主面側電極６５の最大径である外径Ｂ１（１００μｍ）よりも小さくなっている。さらに、ソルダーレジスト層５７の開口部５９の内径（９５μｍ程度）は、柱状端子８１の最大径（５５μｍ）よりも大きくなっている。
【００４０】
図１，図２に示されるように、柱状端子８１は、下端部がはんだ部８０に入り込んだ状態で、はんだ部８０を介して主面側電極６５上に接合されている。また、柱状端子本体８２の下端面８６は、主面側電極６５の表面から離間した状態で、主面側電極６５の表面と平行に配置される平坦面である。なお、下端面８６と主面側電極６５の表面との距離は、本実施形態において２０μｍに設定されている。また、はんだ部８０は、主面側電極６５の表面において開口部５９から露出する部分全体を覆っている。それとともに、はんだ部８０は、柱状端子本体８２の下端面８６全体と、突片８３よりも下側領域に露出する外周面８４全体と、突片８３の下側面（主面側電極６５側の面）とを覆っている。即ち、はんだ部８０は、主面側電極６５から上方に突出し、上端が突片８３まで延びている。
【００４１】
また、図１に示されるように、柱状端子８１は、上端部がはんだ部３９に入り込んだ状態で、はんだ部３９を介して裏面側電極４３上に接合されている。また、柱状端子本体８２の上端面８５は、裏面側電極４３の表面（下面）から離間した状態で、裏面側電極４３の表面と平行に配置される平坦面である。なお、上端面８５と裏面側電極４３の表面との距離は、本実施形態において２０μｍに設定されている。また、はんだ部３９は、裏面側電極４３の表面において開口部３８から露出する部分全体を覆っている。それとともに、はんだ部３９は、柱状端子本体８２の上端面８５全体と、突片８３よりも上側領域に露出する外周面８４の一部とを覆っている。
【００４２】
次に、配線基板１０の製造方法について説明する。
【００４３】
まず、柱状端子８１を製造する。詳述すると、柱状部材準備工程において、導電性材料である銅からなる柱状部材１１１（図４参照）を作製し、あらかじめ準備しておく。なお、柱状部材１１１の第１端部（図４では右端部）は第１チャック１１２によって保持され、柱状部材１１１の第２端部（図４では左端部）は第２チャック１１３によって保持される。
【００４４】
続く突片形成工程では、第１チャック１１２及び第２チャック１１３を互いに接近する方向に移動させることにより、柱状部材１１１を軸線方向に圧縮する（図５参照）。その結果、柱状部材１１１の外周面８４から突片８３が突出する。その後、柱状部材１１１の両端部にある余剰部分を切除すれば、柱状端子８１が完成する。
【００４５】
また、基板準備工程を行い、第１の基板１１の中間製品を作製し、あらかじめ準備しておく。なお、第１の基板１１の中間製品は、第１の基板１１となるべき製品部を平面方向に沿って複数配列した構造を有している。第１の基板１１の中間製品は以下のように作製される。まず、ガラスエポキシ基板などの十分な強度を有する支持基板９１を準備する（図６参照）。次に、支持基板９１上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を半硬化の状態で貼り付けて下地樹脂絶縁層９２を形成することにより、支持基板９１及び下地樹脂絶縁層９２からなる基材９３を得る（図６参照）。そして、基材９３の片面（具体的には、下地樹脂絶縁層９２の上面）に、積層金属シート体９４を配置する（図６参照）。ここでは、半硬化の状態の下地樹脂絶縁層９２上に積層金属シート体９４を配置することにより、以降の製造工程で積層金属シート体９４が下地樹脂絶縁層９２から剥れない程度の密着性が確保される。積層金属シート体９４は、２枚の銅箔９５，９６を剥離可能な状態で密着させたものである。具体的には、金属めっき（例えばクロムめっき）を介して各銅箔９５，９６を積層することにより積層金属シート体９４が形成されている。
【００４６】
その後、積層金属シート体９４上にシート状の絶縁樹脂基材を積層し、真空圧着熱プレス機（図示略）を用いて真空下にて加熱加圧することにより、絶縁樹脂基材を硬化させて第１層の樹脂絶縁層５１を形成する（図６参照）。そして、レーザー加工を施すことによって樹脂絶縁層５１の所定の位置にビア穴５４を形成し、次いで各ビア穴５４内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことにより、各ビア穴５４内にビア導体５５を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことにより、樹脂絶縁層５１上に導体層６１をパターン形成する（図７参照）。また、第２層，第３層の樹脂絶縁層５２，５３及び導体層６１についても、上述した樹脂絶縁層５１及び導体層６１と同様の手法によって形成し、樹脂絶縁層５１上に積層していく。以上の製造工程によって、支持基板９１上に積層金属シート体９４、樹脂絶縁層５１〜５３及び導体層６１を積層してなる積層部９０を形成する（図８参照）。
【００４７】
次に、最上層の樹脂絶縁層５３に対してめっきを行うことにより、基板主面１２上に主面側電極６２，６５を形成する（図８参照）。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層５３上に主面側電極６２，６５をパターン形成する。具体的に言うと、まず、レーザー加工を施すことによって樹脂絶縁層５３の所定の位置にビア穴５４を形成し、次いで各ビア穴５４内のスミアを処理するデスミア処理を行う。次に、樹脂絶縁層５３の表面に対して無電解銅めっきを行った後、樹脂絶縁層５３上にドライフィルムをラミネートして、めっきレジスト（図示略）を形成する。さらに、めっきレジストに対してレーザー加工機を用いてレーザー加工を行う。その結果、樹脂絶縁層５３のビア穴５４と連通する位置に、内径がビア穴５４の上端における外径よりも大きく設定された開口部が形成される。そして、電解銅めっきを行い、各ビア穴５４内にビア導体５５を形成するとともに、開口部を介して露出した樹脂絶縁層５３の上面（基板主面１２）、及び、開口部を介して露出したビア導体５５の上面に対して、銅を主体とする主面側電極６２，６５を形成する。その後、めっきレジストを剥離するとともに、不要な無電解めっき層を除去する。
【００４８】
次に、基材９３を除去して銅箔９５を露出させる。具体的に言うと、積層金属シート体９４における２枚の銅箔９５，９６の界面で剥離して、積層部９０を支持基板９１から分離する（図９参照）。そして、基板裏面１３（下面）にある銅箔９５に対してエッチングによるパターニングを行うことにより、樹脂絶縁層５１における基板裏面１３上の領域に裏面側電極６３を形成する（図１０参照）。その後、裏面側電極６３が形成された樹脂絶縁層５１上に感光性エポキシ樹脂を塗布して硬化させることにより、基板裏面１３を覆うようにソルダーレジスト層５６を形成する（図１０参照）。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層５６に開口部６４をパターニングする。
【００４９】
また、主面側電極６２が形成された樹脂絶縁層５３上に感光性エポキシ樹脂を塗布して硬化させることにより、基板主面１２を覆うようにソルダーレジスト層５７を形成する（図１０参照）。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層５７に開口部５８，５９をパターニングする（図１０参照）。
【００５０】
さらに、基板主面１２上（具体的には、ソルダーレジスト層５７の表面上）に図示しないメタルマスクを配置する。ここで、基板主面１２上に配置されるメタルマスクにはあらかじめドリルを用いた孔あけ加工などが行われている。その結果、ソルダーレジスト層５７の開口部５８と連通する位置に、主面側電極６２を露出させる複数の開口部が形成されている。
【００５１】
次に、メタルマスクの開口部に対してはんだを印刷する。詳述すると、開口部を介して露出する主面側電極６２上にはんだペーストを印刷する。次に、はんだペーストが印刷された積層部９０をリフロー炉内に配置して、はんだの融点より１０〜４０℃高い温度に加熱する。この時点で、はんだペーストが溶融し、半球状に盛り上がった形状のはんだバンプ７０が開口部内に形成される。その後、メタルマスクを除去する。なお、この時点で、第１の基板１１の中間製品が完成する。さらに、従来周知の切断装置などを用いて第１の基板１１の中間製品を分割する。その結果、製品部同士が分割され、個々の製品である第１の基板１１が多数個同時に得られる。
【００５２】
その後、第１の基板１１のＩＣチップ搭載領域７３にＩＣチップ７１を載置する。このとき、ＩＣチップ７１の底面側に配置された接続端子７２を、第１の基板１１側に配置されたはんだバンプ７０上に載置するようにする。そして、２３０℃〜２６０℃程度の温度に加熱して各はんだバンプ７０を加熱溶融（リフロー）することにより、主面側電極６２が接続端子７２に対してフリップチップ接続され、第１の基板１１にＩＣチップ７１が搭載される。さらに、第１の基板１１の基板主面１２とＩＣチップ７１との隙間にアンダーフィル７４を充填して硬化処理を行い、隙間を樹脂封止する。
【００５３】
次に、はんだペースト供給工程を行う。具体的には、まず、基板主面１２上（具体的には、ソルダーレジスト層５７の表面上）に図示しないメタルマスクを配置する。ここで、基板主面１２上に配置されるメタルマスクにはあらかじめドリルを用いた孔あけ加工などが行われている。よって、ソルダーレジスト層５７の開口部５９と連通する位置には、主面側電極６５を露出させる複数の開口部が形成されている。次に、メタルマスクの開口部内及びソルダーレジスト層５７の開口部５９内に露出する主面側電極６５上に対して、はんだペースト９８を供給する（図１１参照）。本実施形態のはんだペースト供給工程では、印刷法によってはんだペースト９８の供給を行う。その後、メタルマスクを除去する。
【００５４】
続く柱状端子配置工程では、はんだペースト９８が供給された主面側電極６５上に柱状端子８１を配置する。具体的には、まず、複数の柱状端子８１の位置決めに用いられる位置決め治具１０１を準備する（図１２参照）。次に、位置決め治具１０１に設けられた複数の柱状端子挿入孔１０２に対して柱状端子８１をそれぞれ挿入することにより、各柱状端子８１をはんだペースト９８上に配置する。なお、本実施形態の柱状端子挿入孔１０２は、等断面形状に形成されており、球状端子８１の向きにかかわらず、柱状端子８１全体を収容可能な大きさの孔径を有している。位置決め治具１０１は、機械的強度の高い金属材料によって形成されることが好ましく、例えば、タングステン（Ｗ）とカーボン（Ｃ）とコバルト（Ｃｏ）とからなる合金などを用いて形成される。
【００５５】
続くリフロー工程では、はんだペースト９８を加熱溶融させることにより、各柱状端子８１の一部をはんだペースト９８中に没入させるとともに、各柱状端子８１を直立させる。詳述すると、はんだペースト９８に柱状端子８１を当接させた状態で、はんだの融点より１０〜４０℃高い温度に加熱して、はんだペースト９８を加熱溶融（リフロー）する。このとき、柱状端子８１の下端部がはんだペースト９８中に没入する（図１２参照）。そして、液相のはんだの表面張力、及び、突片８３に生じる浮力の影響を受けて、柱状端子８１が浮くとともに、重量バランスがとれるように柱状端子８１の姿勢が変化する結果、柱状端子８１が自ら直立するようになる。しかも、液相となったはんだペースト９８が突片８３を越えずに主面側電極６５側に留まるため、柱状端子８１がよりいっそう直立しやすくなる。その結果、複数の主面側電極６５に対して複数の柱状端子８１が同時にはんだ付けされる（図２参照）。
【００５６】
また、第２の基板２１の中間製品を上述した第１の基板１１の中間製品と同様の手法によって作製し、あらかじめ準備しておく。なお、第２の基板２１の中間製品は、第２の基板２１となるべき製品部を平面方向に沿って複数配列した構造を有している。第２の基板２１の中間製品は以下のように作製される。まず、基材９３（図６参照）と同様の基材を準備する。次に、基材の片面に、積層金属シート体９４（図６参照）と同様の積層金属シート体を配置する。
【００５７】
その後、積層金属シート体上にシート状の絶縁樹脂基材を積層し、真空圧着熱プレス機（図示略）を用いて真空下にて加熱加圧することにより、絶縁樹脂基材を硬化させて第１層の樹脂絶縁層３１を形成する。そして、レーザー加工を施すことによって樹脂絶縁層３１の所定の位置にビア穴３３を形成し、次いで各ビア穴３３内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことにより、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことにより、樹脂絶縁層３１上に導体層４１をパターン形成する。また、第２層の樹脂絶縁層３２についても、上述した樹脂絶縁層３１と同様の手法によって形成し、樹脂絶縁層３１上に積層していく。以上の製造工程によって、基材上に積層金属シート体、樹脂絶縁層３１，３２及び導体層４１を積層してなる積層部を形成する。
【００５８】
次に、最上層の樹脂絶縁層３２上に対してめっきを行うことにより、基板主面２２上に主面側電極４２を形成する。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層３２上に主面側電極４２をパターン形成する。
【００５９】
次に、積層金属シート体を構成する２枚の銅箔の界面で剥離して、積層部を基材から分離する。そして、基板裏面２３（下面）にある銅箔に対してエッチングによるパターニングを行うことにより、樹脂絶縁層３１における基板裏面２３上の領域に裏面側電極４３を形成する。
【００６０】
その後、主面側電極４２が形成された樹脂絶縁層３２上に感光性エポキシ樹脂を塗布して硬化させることにより、基板主面２２を覆うようにソルダーレジスト層３５を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層３５に開口部３６をパターニングする。また、裏面側電極４３が形成された樹脂絶縁層３１上に感光性エポキシ樹脂を塗布して硬化させることにより、基板裏面２３を覆うようにソルダーレジスト層３７を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層３７に開口部３８をパターニングする。
【００６１】
次に、基板裏面２３上（具体的には、ソルダーレジスト層３７の表面上）に図示しないメタルマスクを配置する。ここで、基板裏面２３上に配置されるメタルマスクにはあらかじめドリルを用いた孔あけ加工などが行われている。よって、ソルダーレジスト層３７の開口部３８と連通する位置には、裏面側電極４３を露出させる複数の開口部が形成されている。さらに、メタルマスクの開口部及びソルダーレジスト層３７の開口部３８を介して露出する裏面側電極４３上に対してはんだペーストを印刷し、はんだ部３９を形成する。その後、メタルマスクを除去する。なお、この時点で、第２の基板２１の中間製品が完成する。さらに、従来周知の切断装置などを用いて第２の基板２１の中間製品を分割する。その結果、製品部同士が分割され、個々の製品である第２の基板２１が多数個同時に得られる。
【００６２】
次に、第２の基板２１を第１の基板１１に接続する。具体的には、第１の基板１１の基板主面１２側に配置された柱状端子８１の上端部を、第２の基板２１の基板裏面２３側に配置されたはんだ部３９に当接させるようにする。そして、この状態で、はんだ部３９をはんだの融点より１０〜４０℃高い温度に加熱して加熱溶融（リフロー）することにより、柱状端子８１の上端部をはんだ部３９中に没入させる。その結果、複数の柱状端子８１が複数の裏面側電極４３に対して同時にはんだ付けされ、第２の基板２１が第１の基板１１に接続される。以上のプロセスを経て、配線基板１０が製造される。
【００６３】
従って、本実施形態によれば以下の効果を得ることができる。
【００６４】
（１）本実施形態の配線基板１０では、柱状端子８１（柱状端子本体８２）の高さ方向における中央部の外周面８４から突片８３が突出している。このため、主面側電極６５上に柱状端子８１を接合する際に、柱状端子８１の下端部が加熱溶融したはんだ部８０（はんだペースト９８）中に没入すると、液相のはんだの表面張力等の影響を受けて、重量バランスがとれるように柱状端子８１の姿勢が変化する結果、柱状端子８１が自ら直立するようになる。しかも、突片８３が柱状端子本体８２の外周面８４から突出するため、主面側電極６５上への柱状端子８１の接合時において、液相となったはんだ部８０の上端が、突片８３を越えて上方に延びることが防止される。その結果、突片８３がはんだ部８０によって確実に支持されるようになる。また、柱状端子８１が、突片８３を挟んで上下対称な形状をなしているため、柱状端子８１の重量バランスがより優れたものとなる。以上のことから、柱状端子８１がよりいっそう直立しやすくなる。即ち、配線基板１０の小型化に伴って隣接する端子間のピッチが狭くなった場合でも、直立しやすい柱状端子８１を端子として用いているため、柱状端子８１を介して第２の基板２１と容易に接続することが可能な配線基板１０を得ることができる。
【００６５】
（２）本実施形態では、柱状端子８１を構成する柱状端子本体８２の下端面８６と第１の基板１１の主面側電極６５の表面とが互いに離間している。このため、柱状端子本体８２の下端面８６と主面側電極６５の表面との間にはんだ部８０を確実に充填することができる。その結果、柱状端子本体８２とはんだ部８０との接触面積や、主面側電極６５とはんだ部８０との接触面積が大きくなるため、主面側電極６５と柱状端子８１との接合強度を向上させることができる。また、本実施形態では、柱状端子本体８２の上端面８５と第２の基板２１の裏面側電極４３の表面とが互いに離間している。このため、柱状端子本体８２の上端面８５と裏面側電極４３の表面との間にはんだ部３９を確実に充填することができる。その結果、柱状端子本体８２とはんだ部３９との接触面積や裏面側電極４３とはんだ部３９との接触面積が大きくなるため、裏面側電極４３と柱状端子８１との接合強度を向上させることができる。以上のことから、第１の基板１１と第２の基板２１との接続強度が向上するため、配線基板１０の信頼性を向上させることができる。
【００６６】
なお、本実施形態を以下のように変更してもよい。
【００６７】
・上記実施形態の柱状端子８１では、柱状端子本体８２の外周面８４の全周に亘って突片８３が存在していたが、突片は、柱状端子本体の外周面の全周に亘って存在していなくてもよい。例えば、図１３の柱状端子１２１に示されるように、複数の突片１２２が、柱状端子本体１２３の周方向に沿って等間隔に配置されていてもよい。
【００６８】
・上記実施形態の柱状端子８１では、突片８３が、柱状端子本体８２の外周面８４において柱状端子本体８２と一体形成されていた。しかし、図１４の柱状端子１３１に示されるように、突片１３２が、柱状端子本体１３３の外周面１３４において柱状端子本体１３３とは別体に形成されていてもよい。
【００６９】
・上記実施形態では、柱状端子８１を構成する柱状端子本体８２の下端面８６と第１の基板１１の主面側電極６５の表面とが互いに離間していたが、両者は互いに接触していてもよい。同様に、上記実施形態では、柱状端子本体８２の上端面８５と第２の基板２１の裏面側電極４３の表面とが互いに離間していたが、両者は互いに接触していてもよい。
【００７０】
・上記実施形態とは別の方法を用いて柱状端子８１を形成してもよい。例えば、柱状端子本体８２となる柱状部材の端部をチャックで保持した状態で、旋盤に取り付けた成形バイトによる切削加工を行うことにより、柱状端子８１を形成してもよい。また、サンドブラストや研磨によって柱状端子８１を形成してもよい。
【００７１】
・上記実施形態における配線基板１０は、第１の基板１１及び第２の基板２１を備える配線基板であったが、第１の基板１１のみを備える配線基板を、本発明の配線基板として適用してもよい。
【００７２】
・上記実施形態における配線基板１０は、２つの半導体パッケージ（第１の基板１１及び第２の基板２１）を積層してなるＰＯＰ構造の配線基板であったが、他の構造の配線基板に本発明を適用させてもよい。例えば、半導体パッケージ（第１の基板）とＩＣチップ（第２の基板）とを積層してなる構造の配線基板などを、本発明の配線基板として適用してもよい。
【００７３】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００７４】
（１）上記手段１または２において、前記突片は、前記柱状端子本体の周方向に沿って延びることを特徴とする配線基板。
【００７５】
（２）上記手段１または２において、前記突片は、前記柱状端子本体の外径方向の外側に行くに従って幅狭になっていることを特徴とする配線基板。
【００７６】
（３）上記手段１または２において、前記突片の先端部は、表面が曲面状をなしていることを特徴とする配線基板。
【００７７】
（４）上記手段１または２において、前記突片と前記柱状端子本体との接続部分は、表面が曲面状をなしていることを特徴とする配線基板。
【００７８】
（５）上記手段１または２において、前記基板主面上に、内径が前記柱状端子の最大径よりも大きく設定された開口部を有するソルダーレジスト層が形成されていることを特徴とする配線基板。
【００７９】
（６）技術的思想（５）において、前記柱状端子本体の高さは、前記ソルダーレジスト層の前記開口部の内径よりも小さいことを特徴とする配線基板。
【００８０】
（７）上記手段１または２において、前記柱状端子の最大径が、前記電極の最大径よりも小さく設定されることを特徴とする配線基板。
【００８１】
（８）上記手段１または２において、前記柱状端子本体の高さと外径との比率は、１：１〜３：１の範囲内であることを特徴とする配線基板。
【００８２】
（９）上記手段１または２において、前記はんだ部は、前記電極から突出し、上端が前記突片まで延びていることを特徴とする配線基板。
【００８３】
（１０）上記手段１または２において、前記柱状端子本体及び前記突片は銅からなることを特徴とする配線基板。
【００８４】
（１１）上記手段３において、前記はんだペースト供給工程では、印刷法によって前記はんだペーストの供給を行うことを特徴とする配線基板の製造方法。
【００８５】
（１２）上記手段３において、前記柱状端子配置工程では、前記複数の柱状端子を位置決め治具の柱状端子挿入孔に挿入することにより、前記複数の柱状端子を前記電極上に配置することを特徴とする配線基板の製造方法。
【００８６】
（１３）第２の基板と接続される第１の基板を備える配線基板に用いられる柱状端子の製造方法であって、導電性材料からなる柱状部材を準備する柱状部材準備工程と、前記柱状部材を軸線方向に圧縮することに伴い、前記柱状部材の外周面から突片を突出させる突片形成工程とを含むことを特徴とする柱状端子の製造方法。
【符号の説明】
【００８７】
１０…配線基板
１１…第１の基板
１２…基板主面
２１…第２の基板
５７…ソルダーレジスト層
５９…開口部
６５…電極としての主面側電極
８０…はんだ部
８１，１２１，１３１…柱状端子
８２，１２３，１３３…柱状端子本体
８３，１２２，１３２…突片
８４，１３４…柱状端子本体の外周面
９８…はんだペースト
Ａ１…柱状端子本体の外径
Ｈ１…柱状端子本体の高さ
【図１】
2016021551.tif 000003
【図２】
2016021551.tif 000004
【図３】
2016021551.tif 000005
【図４】
2016021551.tif 000006
【図５】
2016021551.tif 000007
【図６】
2016021551.tif 000008
【図７】
2016021551.tif 000009
【図８】
2016021551.tif 000010
【図９】
2016021551.tif 000011
【図１０】
2016021551.tif 000012
【図１１】
2016021551.tif 000013
【図１２】
2016021551.tif 000014
【図１３】
2016021551.tif 000015
【図１４】
2016021551.tif 000016
【図１５】
2016021551.tif 000017