(57)【要約】【課題】  積層回路基板の製造方法に関し、腐食・溶解等のダメージを低減して高い信頼性を有する微細配線接続された回路基板を高スループット且つ高歩留まりで得る。【解決手段】  多孔質基板の空孔の内壁に表面処理を施したのち、多孔質基板の表面に剥離層を形成し、次いで、剥離層上に少なくとも１層以上の配線層を備えた樹脂層を形成したのち、樹脂層の表面にプリント基板または電子デバイスのいずれかからなる第１の基板を接合した状態で、剥離層を溶解して前記樹脂層に設けた電極の表面を表出させる。【選択図】図３
2016004975.tif 000002
【特許請求の範囲】
【請求項１】
多孔質基板の空孔の内壁に表面処理を施す工程と、
前記多孔質基板の表面に剥離層を形成する工程と、
前記剥離層上に少なくとも１層以上の配線層を備えた樹脂層を形成する工程と、  
前記樹脂層の表面にプリント基板または電子デバイスチップのいずれかからなる第１の基板を接合する工程と、
前記多孔質基板の表面処理を施した空孔を介して剥離層を溶解して前記樹脂層に設けた電極の表面を表出させる工程と、
前記表出した電極を介して前記プリント基板または電子デバイスチップのいずれかからなる第２の基板と前記配線層とを電気的に接続する工程と
を有することを特徴とする積層回路基板の製造方法。
【請求項２】
前記多孔質基板の空孔の内壁に施す表面処理を施す工程が、表面処理後の前記多孔質基板の空孔の内壁の表面が、前記剥離層を溶解するために必要な溶剤の溶解度パラメータと±１０（ｃａｌ／ｃｍ３）１／２の範囲内の溶解度パラメータを有するように処理する工程であることを特徴とする請求項１に記載の積層回路基板の製造方法。
【請求項３】
前記多孔質基板の空孔の内壁の表面処理後の溶解度パラメータが、前記剥離剤の溶解度パラメータに対して、前記剥離層の構成材料の溶解度パラメータと逆方向にずれていることを特徴とする請求項２に記載の積層回路基板の製造方法。
【請求項４】
前記剥離層を形成する工程の前に、
前記多孔質基板表面に前記剥離層の構成材料が前記空孔内に侵入することを防止する第２の表面処理を施すことを特徴とする請求項１乃至請求項３のいずれか１項に記載の積層回路基板の製造方法。
【請求項５】
前記多孔質基板の空孔の空孔率が、３０％〜８０％であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の積層回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層回路基板の製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化に伴い、電子部品の高密度実装の要求が高まっており、特に、半導体チップの多端子、狭ピッチ化に伴いこれを搭載する積層回路基板にも微細配線化が求められている。このような積層回路基板としては、電子デバイスチップを搭載した多層プリント基板、ＬＳＩ配線、ＭＥＭＳ、チップパッケージ基板、ウエハーレベルパッケージ（ＷＬＰ）、シリコンインターポーザ等の積層回路基板等が含まれる。
【０００３】
このような積層回路基板において、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、プリント基板の微細化に向けて、集積回路を設けた半導体チップとプリント基板とを微細配線で接続するＦａｎ−ｏｕｔ ＷＬＰ構造等の開発が行われている。
【０００４】
このようなプリント基板上への微細配線形成において、低コストでの実現に向け、支持基板上にて微細配線回路部のみを形成し、プリント基板上へ微細配線回路部を剥離により移し替える形成方法が検討されている。例えば、支持基板と微細配線回路部の間に形成された剥離層をプリント基板へ実装後に溶解し、支持基板から剥がし取る方法が提案されている（例えば、特許文献１参照）。また、支持基板上に形成した微細配線回路部をプリント基板に実装した後、支持基板全体を溶解除去して微細配線回路部を表出する方法が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１４６６０２号公報
【特許文献２】特開２００５−１４２２６７号公報
【非特許文献】
【０００６】
【非特許文献１】ＰＯＬＹＭＥＲ ＥＮＧＩＮＥＥＲＩＮＧ ＡＮＤ ＳＣＩＥＮＣＥ，１９７４，Ｖｏｌ．１４，Ｎｏ．２，Ｒｏｂｅｒｔ Ｆ．Ｆｅｄｏｒｓ．ｐｐ.１５１〜１５３
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の提案では、支持基板と微細配線回路部との間に配置した剥離層を溶解するために、溶剤と接触するのは側面の極一部のみであり、剥離層全体を溶解させるには非常に時間を要するという問題がある。
【０００８】
一方、特許文献２の提案では、製造上のハンドリングの観点から基板厚を厚く保つ必要がある上、溶解除去する基板体積が非常に大きいことから、基板の溶解除去に大量の高濃度溶剤を用いて長時間処理する必要がある。
【０００９】
このような事情で、いずれの技術においても、剥離工程中に溶剤に曝された微細配線回路部およびプリント基板に腐食・溶解等が生じ、信頼性を著しく低下するという問題がある。
【００１０】
したがって、積層回路基板の製造方法において、腐食・溶解等のダメージを低減して高い信頼性を有する微細配線接続された回路基板を高スループット且つ高歩留まりで得ることを目的とする。
【課題を解決するための手段】
【００１１】
開示する一観点からは、多孔質基板の空孔の内壁に表面処理を施す工程と、前記多孔質基板の表面に剥離層を形成する工程と、前記剥離層上に少なくとも１層以上の配線層を備えた樹脂層を形成する工程と、前記樹脂層の表面にプリント基板または電子デバイスチップのいずれかからなる第１の基板を接合する工程と、前記多孔質基板の表面処理を施した空孔を介して剥離層を溶解して前記樹脂層に設けた電極の表面を表出させる工程と、前記表出した電極を介して前記プリント基板または電子デバイスチップのいずれかからなる第２の基板と前記配線層とを電気的に接続する工程とを有することを特徴とする積層回路基板の製造方法が提供される。
【発明の効果】
【００１２】
開示の積層回路基板の製造方法によれば、腐食・溶解等のダメージを低減して高い信頼性を有する微細配線接続された回路基板を高スループット且つ高歩留まりで得ることが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態の積層回路基板の製造工程の途中までの説明図である。
【図２】本発明の実施の形態の積層回路基板の製造工程の図２以降の説明図である。
【図３】本発明の実施の形態における剥離層の溶解過程の説明図である。
【図４】本発明の実施例１の積層回路基板の製造工程の途中までの説明図である。
【図５】本発明の実施例１の積層回路基板の製造工程の図４以降の途中までの説明図である。
【図６】本発明の実施例１の積層回路基板の製造工程の図５以降の途中までの説明図である。
【図７】本発明の実施例１の積層回路基板の製造工程の図６以降の途中までの説明図である。
【図８】本発明の実施例１の積層回路基板の製造工程の図７以降の説明図である。
【図９】本発明の実施例１の積層回路基板の第１の変形例の説明図である。
【図１０】本発明の実施例１の積層回路基板の第２の変形例の説明図である。
【図１１】本発明の実施例１の積層回路基板の第３の変形例の説明図である。
【発明を実施するための形態】
【００１４】
ここで、図１乃至図３を参照して、本発明の実施の形態の積層回路基板の製造工程を説明する。まず、図１（ａ）に示すように、多孔質基板１の空孔の内壁に表面処理を施して空孔の内壁の表面の溶解度パラメータ（ＳＰ値）を調整したのち、多孔質基板１の表面に剥離層２を形成する。次いで、図１（ｂ）に示すように、剥離層２上に少なくとも１層以上の配線層４を備えた樹脂層３を形成する。この樹脂層３がインターポーザ等の多層配線基板となる。次いで、図１（ｃ）に示すように、樹脂層３の表面にプリント基板または電子デバイスチップのいずれかからなる第１の基板６を電極５を介して接合する。なお、電子デバイスチップは典型的には半導体集積回路チップであるが、強誘電体を用いた光偏向素子等を集積化した強誘電体集積回路チップ等を用いても良い。
【００１５】
次いで、図２（ｄ）及び図２（ｅ）に示すように、多孔質基板１を剥離液７に浸漬して表面処理を施した空孔を介して剥離層２を溶解して樹脂層３に設けた電極８の表面を表出させる。次いで、図２（ｆ）に示すように、表出した電極８を介してプリント基板または電子デバイスチップのいずれかからなる第２の基板９と配線層４とを電気的に接続する。
【００１６】
なお、剥離層２を多孔質基板１の表面に液流動性材料を塗布して形成する場合には、予め多孔質基板１の表面に剥離層２の構成材料が空孔内に侵入することを防止する第２の表面処理を施すことが望ましい。
【００１７】
表面処理においては、多孔質基板１の空孔内壁に一様に処理が施される手法であり、この処理により形成される空孔内壁の表面状態のＳＰ値が、剥離工程に用いる剥離層２の溶解のための剥離液７のＳＰ値と近くなるよう形成される必要がある。このような表面処理手法には、カップリング剤を用いたカップリング法、プラズマＣＶＤ法、無電解めっき法等が挙げられるが、空孔内壁に一様に処理可能であれば限定されるものではなく、適宜選択できる。ただし、剥離液７が浸透されないほど物理的に空孔内を埋め尽くす処理であってはならない。
【００１８】
即ち、多孔質基板１の空孔の内壁に施す表面処理は、多孔質基板１の空孔内へ剥離液７が浸入しやすくなるよう親和性を持たせるための処理である。したがって、表面処理後の空孔の内壁の溶解度パラメータが剥離液７の溶解度パラメータと±１０（ｃａｌ／ｃｍ３）１／２の範囲内、より好適には±６（ｃａｌ／ｃｍ３）１／２の範囲内の溶解度パラメータを有するように処理する。この時、多孔質基板１の空孔の内壁の表面処理後の溶解度パラメータが、剥離液７の溶解度パラメータに対して、剥離層２の構成材料の溶解度パラメータと逆方向にずれていることが望ましい。
【００１９】
なお、本発明における溶解度パラメータ（ＳＰ値）は、δをＳＰ値、ΔＨをモル蒸発熱（ｃａｌ）、Ｖをモル体積（ｃｍ３）とすると、
δ＝（ΔＨ／Ｖ）１／２
で表される。本発明における具体的なＳＰ値は、非特許文献１に記載の原子団のモル蒸発熱Δｅｉ の合計ΔＨとモル体積Δｖｉの合計Ｖから構成単位の組成を基に算出した。なお、剥離層に用いる一部の材料には構造体がアモルファスのような構成単位をもたないものもある。このような場合には、構造体の平均組成を基にＳＰ値を算出した。また、例えば、表面処理後表面のＳＰ値と剥離剤のＳＰ値が近いかの判断に際しては、厳密にＳＰ値を計算することなく、簡易的に平滑表面に当該の表面処理を施し、その表面と剥離剤との接触角（濡れ性）で評価することも可能である。ＳＰ値が近い場合、接触角は５０°以下の値を示し、接触角が小さいほどＳＰ値は近いといえる。そのため、ＳＰ値の変動も接触角変化で見積もることが可能である。
【００２０】
ここで、図３を参照して、本発明の実施の形態における剥離層の溶解過程を説明する。図３は、本発明の実施の形態における剥離層の溶解過程の説明図であり、まず、図３（ａ）に示すように、多孔質基板１に対して表面処理を施すと、空孔１０の内壁に表面処理部材１１が付着して、空孔１０の内壁のＳＰ値は表面処理部材１１のＳＰ値となる。
【００２１】
この多孔質基板１をＳＰ値が表面処理部材１１のＳＰ値の±１０（ｃａｌ／ｃｍ３）１／２の範囲の剥離液７中に浸漬すると、剥離液７がＳＰ値の近似した空孔１０の内部に容易に侵入する。空孔１０が連通している場合、剥離液７は剥離層２に達して剥離層２の溶解が始まる。この時、従来の剥離工程とは異なり、剥離層２の側面のみからではなく、多孔質基板１に接触した面からも溶解が始まるので、剥離工程をより短時間で行うことが可能になる。
【００２２】
図３（ｂ）は剥離液７の循環状態を示す模式図であり、剥離層２の溶解が始まると、剥離層２の近傍においては、溶解成分１２の影響により剥離液７のＳＰ値及び密度がＳＰａ，ρａからＳＰａ’（＜ＳＰａ），ρａ’（＜ρａ）へと変化する。その結果、剥離液７と多孔質内壁との親和性が低下して剥離液７は多孔質基板１の外へ速やかに排出されて空孔１０の内部では、古い剥離液７と新しい剥離液７とが置換されて、新しい剥離液７による溶解が進行することになる。材料によっては、剥離液７のＳＰ値及び密度変化が、ＳＰａ′（＞ＳＰａ），ρａ′（＞ρａ）へと変化することもあるが、古い剥離液７と新しい剥離液７とが置換されて、新しい剥離液７による溶解が進行することにかわりはない。
【００２３】
なお、本発明における多孔質基板１としては、多孔性の基材であれば適宜選択することが可能であり、例えば、多孔質シリカ、多孔質アルミナ、多孔質チタニア、多孔質シリコンカーバイド等が挙げられる。多孔質基板１は剥離工程において、多孔質基板１の空孔への剥離液７の侵入を介して、多孔質基板１と樹脂層３との間に設けている剥離層２を溶解する。したがって、剥離液７の侵入性を容易にする目的で空孔率および平均空孔径を大きくする必要がある。しかしながら一方で、多孔質基板１上へ配線層４を有する樹脂層３を形成する必要があるため、強度の観点からは空孔率および平均空孔径は可能な限り小さくすることが好ましい。多孔質基板の空孔率については、３０％〜８０％であることが好ましく、より好適には、４０％〜６０％であることが好ましい。空孔率が３０％未満の場合、剥離工程において、剥離剤が剥離層に接触する面積が減少し、剥離工程に非常に時間を要することがあり、８０％を超えると、多孔質基板１が脆弱化してプロセス途中で破壊してしまうことがある。
【００２４】
また、平均空孔径は１μｍ〜１００μｍが好ましく、より好適には５μｍ〜５０μｍであることが好ましい。平均空孔率が１μｍ未満の場合、剥離剤の浸透時間が長くなり剥離工程に長時間を要することがあり、１００μｍを超えると、多孔質基板１の空孔による凹凸から微細配線の形成が困難となる。
【００２５】
さらに、多孔質基板１の厚さは微細配線部の形成におけるハンドリングの観点から適度な厚さであることが好ましく、５００μｍ〜２ｍｍの範囲であることが好ましい。５００μｍ未満の場合、ハンドリングにおいてストレスや衝撃で歪みや破壊を生じることがあり、２ｍｍを超えると、剥離液７の浸透時間が長時間化する。多孔質基板１は剥離液７の浸透性を考慮し、基板全体が多孔質化していることが好ましい。このような条件の多孔質基板１を用いることにより、ハンドリングおよび剥離工程において溶解または破壊することはなく、繰り返し使用が可能である。
【００２６】
剥離層２は、溶剤にて溶解可能な材料であれば適宜選択することが可能であり、有機絶縁性樹脂、無機絶縁物、金属材料などが挙げられる。この剥離層２は、剥離工程において全溶解させ樹脂層３を表出する必要があることから薄く形成されることが好ましく、１００μｍ以下が好ましく、より好適には１０μｍ以下、さらには、５μｍ以下がより好ましい。
【００２７】
剥離層２の形成方法は必要に応じて適宜選択できるが、剥離層２の形成工程において多孔質基板１の空孔内へ極力浸入しないようにする必要がある。このことから、剥離層２の形成はドライフィルム形成またはプラズマ法、蒸着法による形成であることが好ましい。しかしながら、これは剥離層２の形成方法を限定するものではなく、例えば、スピンコート法、スプレーコート法およびスジキージ法などによる形成も可能である。
【００２８】
このような液流動性材料を用いる場合には、多孔質基板１の表面に第２の表面処理を行って、流動性材料が多孔質基板１の空孔内へ染みこむことを防ぐことが望ましい。この第２の表面処理方法としては、プラズマＣＶＤ法または蒸着法が挙げられ、この第２の表面処理によって空孔の内壁を液流動性材料に対する親和性が低くなるようにすれば良い。
【００２９】
本発明の実施の形態によれば、各部材のＳＰ値に着目することにより、新しい剥離液を剥離層２の表面へ常に供給することができ、溶解速度を低下させることなく剥離層２の溶解が可能な剥離液７の自己循環性が発現されることになる。したがって、従来の剥離工程に比べて低負荷溶剤による短時間処理であっても剥離層を完全に溶解することが可能であり、高い信頼性を有する積層回路基板を高い歩留まりで形成することが可能になる。
【実施例１】
【００３０】
次に、図４乃至図８を参照して本発明の実施例１の積層回路基板の製造工程を説明する。まず、図４（ａ）に示すように、空孔率４０％、平均空孔径５０μｍ、基板厚２ｍｍの多孔質シリカ基板２１を準備する。次いで、まず、ＳＰ値が１１．８（ｃａｌ／ｃｍ３）１／２のシランカップリング剤を多孔質シリカ基板２１の空孔の内壁にカップリング処理する。
【００３１】
次いで、図４（ｂ）に示すように、ＳＰ値１９．２（ｃａｌ／ｃｍ３）１／２のポリアクリルアミド樹脂フィルムを多孔質シリカ基板２１の上に圧着し、厚さが５μｍの剥離層２２を形成する。このとき、多孔質シリカ基板２１のもう一方の面は、後述する剥離工程までの保護として低粘着のポリイミドからなる保護シート２３を貼り合わせる。
【００３２】
次いで、図４（ｃ）に示すように、スパッタ法を用いて、剥離層２２の上に密着層となる厚さが０．１μｍのＴｉ膜２４と、厚さが０．５μｍのＣｕメッキシード層２５を順次堆積する。
【００３３】
次いで、図４（ｄ）に示すように、剥離層２２の表面に、ノボラック型の液状レジストをスピンコート法により塗布する。次いで、φ１００μｍのランドパターンを有するガラスマスクを用いてコンタクトアライナーでレジストを露光し、現像して、所定の位置にφ１００μｍのランドパターンとなる開口部２７を有するレジストパターン２６を形成する。
【００３４】
次いで、図５（ｅ）に示すように、レジストパターン２６をメッキフレームとして電解メッキ処理を施すことにより、開口部２７内に厚さが５μｍのＣｕメッキ層からなるランド２８を形成する。
【００３５】
次いで、図５（ｆ）に示すようにＮ−メチル−２−ピロリジノン（ＮＭＰ）を用いてレジストパターン２６を剥離する。次いで、レジストパターン２６に被覆されてメッキされなかった部分のＣｕメッキシード層２５を過硫酸アンモニウム溶液にてエッチング除去し、Ｔｉ膜２４をフッ化アンモニウム溶液にてエッチング除去する。
【００３６】
次いで、図５（ｇ）に示すように、感光性ポリイミド樹脂材をスピンコートで塗布し、１５０℃のホットプレートで２分の仮硬化を行う。次いで、φ１００μｍのランド２８に重なるよう配置されたφ７０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーで露光し、現像して、φ１００μｍと連通するφ７０μｍのビア溝を形成する。次いで、窒素雰囲気のオーブンを用いて２００℃１時間で本硬化させてビア溝となる開口部３０を有する厚さが１０μｍの第１絶縁膜２９を形成する。
【００３７】
次いで、図５（ｈ）に示すように、再び、スパッタ法を用いて、全面に密着層となる厚さが０．１μｍのＴｉ膜３１と、厚さが０．５μｍのＣｕメッキシード層３２を順次堆積する。
【００３８】
次いで、図６（ｉ）に示すように、再び、ノボラック型の液状レジストをスピンコート法により塗布する。次いで、φ７０μｍのビア溝と重なるよう配置されたφ１００μｍのランドパターンおよび幅が５μｍの配線パターンを有するガラスマスクを用いてコンタクトアライナーで該レジストを露光する。次いで、現像することによりφ１００μｍのランドパターンとなる開口部３４と幅５μｍの配線パターンとなる開口部３５を有するレジストパターン３３を形成する。
【００３９】
次いで、レジストパターン３３をメッキフレームとして電解メッキ処理を施すことにより、開口部３４，３５内に夫々厚さが５μｍのＣｕメッキ層からなるランド３６及び配線層３７を形成する。
【００４０】
次いで、図６（ｊ）に示すように、再び、ＮＭＰを用いてレジストパターン３３を剥離する。次いで、レジストパターン３３に被覆されてメッキされなかった部分のＣｕメッキシード層３２を過硫酸アンモニウム溶液にてエッチング除去し、Ｔｉ膜３１をフッ化アンモニウム溶液にてエッチング除去する。
【００４１】
次いで、図６（ｋ）に示すように、感光性ポリイミド樹脂材をスピンコートで塗布し、１５０℃のホットプレートで２分の仮硬化を行う。次いで、φ１００μｍのランド３６に重なるよう配置されたφ７０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーで露光し、現像して、φ１００μｍと連通するφ７０μｍのビア溝を形成する。次いで、窒素雰囲気のオーブンを用いて２００℃１時間で本硬化させてビア溝となる開口部３９を有する厚さが１０μｍの第２絶縁膜３８を形成する。
【００４２】
次いで、図７（ｌ）に示すように、以上の工程を必要とする多層配線構造が得られるまで繰り返して多層配線基板４０を形成する。次いで、多層配線基板４０の最上層に形成されたランド４１と連通する開口溝（ビア溝）にフラックスを塗布しφ１００μｍのＳｎＡｇはんだボールを搭載後、２６０℃でリフローしてバンプ４２を形成する。
【００４３】
次いで、図７（ｍ）に示すように、ビルドアップ基板５０上のバンプ（図示は省略）にフラックスを塗布し、多層配線基板４０の所定のバンプ４２がビルドアップ基板５０上所定のバンプに接触するようマウントする。次いで、２６０℃でリフローし、フラックス洗浄を施したうえ、アンダーフィル材を１１０℃の加温を行って注入したのち、１５０℃で１時間の硬化処理を行ってアンダーフィル樹脂５１を形成する。
【００４４】
次いで、図８（ｏ）に示すように、多孔質シリカ基板２１に貼り合わせた保護シート２３を剥がし取ったのち、純水とエタノールを重量混合比４：６のアルコール溶液（ＳＰ値：１６．９（ｃａｌ／ｃｍ３）１／２）からなる剥離液４３中に浸漬した。次いで、図８（ｐ）に示すように、５分間の浸漬により剥離層２２は完全溶解し多孔質シリカ基板２１から外れて多層回路基板４０のランド２８が表出した。
【００４５】
最後に、図８（ｑ）に示すように、表出したランド２８の表面のＴｉ膜（２４）をフッ化アンモニウム溶液にてエッチング除去し、フラックス塗布後、予めバンプ６１を形成した半導体チップ６０をマウントして２６０℃でリフローする。次いで、フラックス洗浄を施したうえ、アンダーフィル材を１１０℃の加温を行って注入したのち、１５０℃で１時間の硬化処理を行ってアンダーフィル樹脂６２を形成することで、本発明の実施例１の積層回路基板の基本構造が完成する。
【００４６】
完成した積層回路基板について信頼性評価を実施したところ、電気的接続不良および漏電部は見られず、良好な積層回路基板であることを確認した。
【００４７】
次に、図９乃至図１１を参照して、本発明の実施例１の積層回路基板の変形例を説明するが、積層する基板が異なるだけで基本的な製造工程は上記の実施例１と全く同様であるので、最終的な構造のみを断面図として示す。
【００４８】
図９は、本発明の実施例１の積層回路基板の第１の変形例の説明図であり、上記の実施例１における半導体チップをビルドアップ基板５０と異なったタイプのプリント基板をマウントしたものである。この場合には、図において、プリント基板７０の上面にさらに半導体チップ等の電子デバイスチップをマウントすることになる。なお、図における符号７１，７２は夫々バンプ及びアンダーフィル樹脂である。
【００４９】
図１０は、本発明の実施例１の積層回路基板の第２の変形例の説明図であり、上記の実施例１における最初に接合する基板を半導体チップ８０とし、多層回路基板４０の反対側の面に接合する基板をプリント基板７０としたものである。なお、図における符号８１はアンダーフィル樹脂である。
【００５０】
図１１は、本発明の実施例１の積層回路基板の第３の変形例の説明図であり、上記の実施例１における最初に接合する基板を半導体チップ８０とし、多層回路基板４０の反対側の面に接合する基板も半導体チップ６０としたものである。この場合には、簡易的な３次元集積回路装置となる。
【実施例２】
【００５１】
次に、本発明の実施例２の積層回路基板の製造工程を説明するが、材料が異なるだけで、基本的な製造工程は上記の実施例１と全く同様であるので、図示は省略し、必要に応じて図４乃至図８の符号を借用して説明する。
【００５２】
まず、空孔率６０％、平均空孔径５μｍ、基板圧５００μｍの多孔質アルミナ基板を準備し、ＳＰ値７．２（ｃａｌ／ｃｍ３）１／２のシランカップリング剤を多孔質基板（２１）の空孔の内壁にカップリング処理する。
【００５３】
次いで、ＳＰ値９．６４（ｃａｌ／ｃｍ３）１／２のポリビニルアセタール樹脂フィルムを多孔質基板（２１）上に圧着し、剥離層（２２）を形成する。この時、多孔質基板（２１）のもう一方の面は、後述する剥離工程までの保護として低粘着のポリイミドからなる厚さが５μｍの保護シート（２３）を貼り合わせる。
【００５４】
次いで、多層配線基板（４０）の形成工程とビルドアップ基板（５０）へのマウントを実施する。次いで多孔質基板（２１）に貼り合わせた保護シート（２３）を剥がし取ったのち、酢酸ブチル（ＳＰ値：８．８（ｃａｌ／ｃｍ３）１／２）に浸漬した。３分間の浸漬により剥離層（２２）は完全溶解し多孔質基板（２１）から外れて多層配線基板（４０）の電極（２８）が表出した。
【００５５】
最後に、多層回路基板（４０）の表出した電極（２８）への半導体チップの実装を実施した。製造した積層回路基板について信頼性評価を実施したところ、電気的接続不良および漏電部は見られず、良好な積層回路基板であることを確認した。
【実施例３】
【００５６】
次に、本発明の実施例３の積層回路基板の製造工程を説明するが、材料が異なるだけで、基本的な製造工程は上記の実施例１と全く同様であるので、図示は省略し、必要に応じて図４乃至図８の符号を借用して説明する。
【００５７】
まず、空孔率５０％、平均空孔径１０μｍ、基板圧１ｍｍの多孔質酸化チタン基板を準備し、ＳＰ値１０．６（ｃａｌ／ｃｍ３）１／２のシランカップリング剤を多孔質基板（２１）の空孔の内壁にカップリング処理する。
【００５８】
次いで、ＳＰ値１８．７（ｃａｌ／ｃｍ３）１／２のポリビニルアルコール樹脂フィルムを多孔質基板（２１）上に圧着して剥離層（２２）を形成する。この時、多孔質基板（２１）のもう一方の面は、後述する剥離工程までの保護として低粘着のポリイミドからなる厚さが５μｍの保護シート（２３）を貼り合わせる。
【００５９】
次いで、多層配線基板（４０）の形成工程とビルドアップ基板（５０）へのマウントを実施する。次いで多孔質基板（２１）に貼り合わせた保護シート（２３）を剥がし取ったのち、エチレングリコール（ＳＰ値：１４．６（ｃａｌ／ｃｍ３）１／２）に浸漬した。５分間の浸漬により剥離層（２２）は完全溶解し多孔質基板（２１）から外れて多層配線基板（４０）の電極（２８）が表出した。
【００６０】
最後に、多層回路基板（４０）の表出した電極（２８）への半導体チップの実装を実施した。製造した積層回路基板について信頼性評価を実施したところ、電気的接続不良および漏電部は見られず、良好な積層回路基板であることを確認した。
【実施例４】
【００６１】
次に、本発明の実施例４の積層回路基板の製造工程を説明するが、材料が異なるだけで、基本的な製造工程は上記の実施例１同様であるので、図示は省略し、必要に応じて図４乃至図８の符号を借用して説明する。但し、この実施例４においては、剥離層を塗布法で形成しているので、多孔質基板に対して第２の表面処理を施した。
【００６２】
空孔率５０％、平均空孔径１０μｍ、基板圧１ｍｍの多孔質シリコンカーバイド基板を準備し、酸素、窒素、シランガスを７：１：２の割合で混合したプラズマＣＶＤ法を用いて表面処理を施した。表面分析による多孔質基板（２１）の表面の組成から、ＳＰ値は２５．８（ｃａｌ／ｃｍ３）１／２であった。
【００６３】
次に、剥離層（２２）を形成する前に、テトラエトキシシランガスを用いてＰＶＤ法にて多孔質基板（２１）の多層配線基板（４０）を形成する面の表面に第２の表面処理を実施した。次いで、多孔質基板（２１）のもう一方の面は、後述する剥離工程までの保護として低粘着のポリイミドからなる厚さが５μｍの保護シート（２３）を貼り合わせる。
【００６４】
次いで、スピンコート法にてシリコーン樹脂を塗布し、２００℃で焼成して厚さが１μｍの剥離層（２２）を得た。このとき、剥離層（２２）の組成の分析からＳＰ値は１７．６（ｃａｌ／ｃｍ３）１／２であった。
【００６５】
次いで、多層配線基板（４０）の形成工程とビルドアップ基板（５０）へのマウントを実施する。次いで多孔質基板（２１）に貼り合わせた保護シート（２３）を剥がし取ったのち、水酸化カリウム水溶液（ＳＰ値：２２．２（ｃａｌ／ｃｍ３）１／２）に浸漬した。１分間の浸漬により剥離層（２２）は完全溶解し多孔質基板（２１）から外れて多層配線基板（４０）の電極（２８）が表出した。
【００６６】
最後に、多層回路基板（４０）の表出した電極（２８）への半導体チップの実装を実施した。製造した積層回路基板について信頼性評価を実施したところ、電気的接続不良および漏電部は見られず、良好な積層回路基板であることを確認した。
【００６７】
次に、比較例１及び比較例２を検討して、本発明の作用効果を検証する。
〔比較例１〕
比較例１として、実施例１と同様に、空孔率４０％、平均空孔径５０μｍ、基板圧２ｍｍの多孔質シリカ基板（２１）を準備する。次いで、多孔質基板（２１）の空孔内壁に表面処理を施さず、ＳＰ値１９．２（ｃａｌ／ｃｍ３）１／２のポリアクリルアミド樹脂を多孔質基板（２１）上に圧着して剥離層（２２）を形成した。この時、多孔質基板（２１）のもう一方の面は、後述する剥離工程までの保護として低粘着のポリイミドからなる厚さが５μｍの保護シート（２３）を貼り合わせる。
【００６８】
次いで、多層配線基板（４０）の形成工程とビルドアップ基板（５０）へのマウントを実施する。次いで多孔質基板（２１）に貼り合わせた保護シート（２３）を剥がし取ったのち、純水とエタノールを重量混合比４：６のアルコール溶液（ＳＰ値：１６．９（ｃａｌ／ｃｍ３）１／２）に浸漬した。
【００６９】
６時間の浸漬で剥離層（２２）の一部が溶解したものの、その後５０時間経過しても溶解はほとんど進行せず、多孔質基板（２１）の剥離には至らなかった。
【００７０】
〔比較例２〕
比較例２としては、上記の実施例１と同様に、空孔率４０％、平均空孔径５０μｍ、基板圧２ｍｍの多孔質シリカ基板（２１）を準備する。次いで、多孔質基板（２１）の空孔内壁に表面処理を施さず、ＳＰ値１９．２（ｃａｌ／ｃｍ３）１／２のポリアクリルアミド樹脂を多孔質基板（２１）上に圧着して剥離層（２２）を形成した。この時、多孔質基板（２１）のもう一方の面は、後述する剥離工程までの保護として低粘着のポリイミドからなる厚さが５μｍの保護シート（２３）を貼り合わせる。
【００７１】
次いで、多層配線基板（４０）の形成工程とビルドアップ基板（５０）へのマウントを実施する。次いで多孔質基板（２１）に貼り合わせた保護シート（２３）を剥がし取ったのち、純水とエタノールを重量混合比４：６のアルコール溶液（ＳＰ値：１６．９（ｃａｌ／ｃｍ３）１／２）に浸漬のうえ、超音波を加えて液の拡散を図った。しかし、浸漬１時間で剥離層（２２）の溶解は止まり、多孔質基板（２１）の剥離には至らなかった。
【００７２】
このように、多孔質基板の空孔表面の表面処理を施さない場合、剥離工程において剥離層材料の被溶解物は多孔質基板の空孔内に留まり、被溶解物の濃度が上昇することで剥離剤としての溶解能が極端に低下してしまった。超音波による物理振動付与での拡散を試みたが、空孔内壁による反射で被溶解物は押し戻され、同様の結果となった。
【００７３】
したがって、この比較例１及び比較例２との対比により、本発明における剥離液との親和性を高めるための表面処理工程が非常に重要であることが確認された。
【００７４】
ここで、実施例１乃至実施例４を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）  多孔質基板の空孔の内壁に表面処理を施す工程と、前記多孔質基板の表面に剥離層を形成する工程と、前記剥離層上に少なくとも１層以上の配線層を備えた樹脂層を形成する工程と、  前記樹脂層の表面にプリント基板または電子デバイスチップのいずれかからなる第１の基板を接合する工程と、前記多孔質基板の表面処理を施した空孔を介して剥離層を溶解して前記樹脂層に設けた電極の表面を表出させる工程と、前記表出した電極を介して前記プリント基板または電子デバイスチップのいずれかからなる第２の基板と前記配線層とを電気的に接続する工程とを有することを特徴とする積層回路基板の製造方法。
（付記２）  前記多孔質基板の空孔の内壁に施す表面処理を施す工程が、表面処理後の前記多孔質基板の空孔の内壁の表面が、前記剥離層を溶解するために必要な溶剤の溶解度パラメータと±１０（ｃａｌ／ｃｍ３）１／２の範囲内の溶解度パラメータを有するように処理する工程であることを特徴とする付記１に記載の積層回路基板の製造方法。
（付記３）  前記多孔質基板の空孔の内壁の表面処理後の溶解度パラメータが、前記剥離剤の溶解度パラメータに対して、前記剥離層の構成材料の溶解度パラメータと逆方向にずれていることを特徴とする付記２に記載の積層回路基板の製造方法。
（付記４）  前記多孔質基板の空孔の内壁に施す表面処理を施す工程が、前記空孔に対するカップリング材を用いたカップリング処理、前記空孔に対する電電解めっき処理或いは前記空孔に対するプラズマ化学気相堆積処理のいずれかであることを特徴とする付記２または付記３に記載の積層回路基板の製造方法。
（付記５）  前記剥離層を形成する工程の前に、前記多孔質基板表面に前記剥離層の構成材料が前記空孔内に侵入することを防止する第２の表面処理を施すことを特徴とする付記１乃至付記４のいずれか１に記載の積層回路基板の製造方法。
（付記６）  前記剥離層を形成する工程が、前記多孔質基板の表面に液流動性材料を塗布する工程であることを特徴とする付記５に記載の積層回路基板の製造方法。
（付記７）  前記剥離層上に少なくとも１層以上の配線層を備えた樹脂層を形成する工程において、前記樹脂層から露出する最上層の配線層にバンプを形成する工程を有することを特徴とする付記１乃至付記６のいずれか１に記載の積層回路基板の製造方法。
（付記８）  前記多孔質基板の空孔の空孔率が、３０％〜８０％であることを特徴とする付記１乃至付記７のいずれか１に記載の積層回路基板の製造方法。
（付記９）  前記多孔質基板の厚さが、５００μｍ〜２ｍｍであることを特徴とする付記８に記載の積層回路基板の製造方法。
（付記１０）  前記多孔質基板が、多孔質シリカ基板、多孔質アルミナ基板、多孔質チタニア基板或いは多孔質シリコンカーバイド基板のいずれかであることを特徴とする付記９に記載の積層回路基板の製造方法。
【符号の説明】
【００７５】
１  多孔質基板
２  剥離層
３  樹脂層
４  配線層
５  電極
６  第１の基板
７  剥離液
８  電極
９  第２の基板
１０  空孔
１１  表面処理部材
１２  溶解成分
２１  多孔質シリカ基板
２２  剥離層
２３  保護シート
２４，３１  Ｔｉ膜
２５，３２  Ｃｕメッキシード層
２６，３３  レジストパターン
２７，３０，３４，３５，３９  開口部
２８，３６  ランド
２９  第１絶縁膜
３７  配線層
３８  第２絶縁膜
４０  多層配線基板
４１  ランド
４２  バンプ
５０  ビルドアップ基板
５１  アンダーフィル樹脂
６０，８０  半導体チップ
６１  バンプ
６２，８１  アンダーフィル樹脂
７０  プリント基板
７１  バンプ
７２  アンダーフィル樹脂
【図１】
2016004975.tif 000003
【図２】
2016004975.tif 000004
【図３】
2016004975.tif 000005
【図４】
2016004975.tif 000006
【図５】
2016004975.tif 000007
【図６】
2016004975.tif 000008
【図７】
2016004975.tif 000009
【図８】
2016004975.tif 000010
【図９】
2016004975.tif 000011
【図１０】
2016004975.tif 000012
【図１１】
2016004975.tif 000013