(57)【要約】【課題】従来のものよりも開閉制御すべきスイッチング素子の数が少ないマルチレベルインバータ装置を提供する。【解決手段】マルチレベルインバータ装置１は、直列接続された２つのスイッチング素子を有する２つのインバータアーム４，５を並列接続してなるインバータ部３と、インバータ部３に複数のレベルの直流電圧を供給可能なマルチレベル化部２とを備える。マルチレベル化部２は、外部から入力された外部直流電圧を分圧する２つの分圧用コンデンサＣ１，Ｃ２と、２つのレベル切替用スイッチング素子ＳＷ１０，ＳＷ１１とを備える。レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１のいずれか１つ以上が閉状態とされると、分圧前の外部直流電圧または分圧後の外部直流電圧のうちの１つが閉状態とされたレベル切替用スイッチング素子を介してインバータ部３に供給される。【選択図】図１
2016093073.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された２つのスイッチング素子を有するとともに該２つのスイッチング素子の接続点に出力端が設けられた複数のインバータアームを並列接続してなるインバータ部と、前記インバータ部に複数のレベルの直流電圧を供給可能なマルチレベル化部とを備えたマルチレベルインバータ装置であって、
前記マルチレベル化部は、
外部から入力された外部直流電圧を分圧する複数の分圧用コンデンサと、
前記分圧用コンデンサと同数のレベル切替用スイッチング素子と、
を備え、
前記レベル切替用スイッチング素子の各々は、一端が前記複数の分圧用コンデンサに接続されるとともに他端が前記インバータ部に接続されており、
前記レベル切替用スイッチング素子のいずれか１つ以上が閉状態とされると、前記分圧前の外部直流電圧または前記分圧後の外部直流電圧のうちの１つが前記閉状態とされたレベル切替用スイッチング素子を介して前記インバータ部に供給される
ことを特徴とするマルチレベルインバータ装置。
【請求項２】
前記マルチレベル化部は、
前記複数の分圧用コンデンサを構成する第１および第２分圧用コンデンサと、
前記複数のレベル切替用スイッチング素子を構成する第１および第２レベル切替用スイッチング素子と、
を備え、
前記第１レベル切替用スイッチング素子は、一端が前記第１分圧用コンデンサの一端に接続されるとともに他端が前記インバータ部に接続され、
前記第２レベル切替用スイッチング素子は、一端が前記第２分圧用コンデンサの一端に接続されるとともに他端が前記インバータ部に接続され、
前記第１分圧用コンデンサの他端は、前記第２分圧用コンデンサの一端に接続され、
前記外部直流電圧は、前記第１分圧用コンデンサの一端および前記第２分圧用コンデンサの他端に入力される
ことを特徴とする請求項１に記載のマルチレベルインバータ装置。
【請求項３】
前記マルチレベル化部は、
前記複数の分圧用コンデンサを構成する第１〜第３分圧用コンデンサと、
前記複数のレベル切替用スイッチング素子を構成する第１〜第３レベル切替用スイッチング素子と、
を備え、
前記第１レベル切替用スイッチング素子は、一端が前記第１分圧用コンデンサの一端に接続されるとともに他端が前記インバータ部に接続され、
前記第２レベル切替用スイッチング素子は、一端が前記第２分圧用コンデンサの一端に接続されるとともに他端が前記インバータ部に接続され、
前記第３レベル切替用スイッチング素子は、一端が前記第３分圧用コンデンサの一端に接続されるとともに他端が前記インバータ部に接続され、
前記第１分圧用コンデンサの他端は、前記第２分圧用コンデンサの一端に接続され、
前記第２分圧用コンデンサの他端は、前記第３分圧用コンデンサの一端に接続され、
前記外部直流電圧は、前記第１分圧用コンデンサの一端および前記第３分圧用コンデンサの他端に入力される
ことを特徴とする請求項１に記載のマルチレベルインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベルインバータ装置に関する。
【背景技術】
【０００２】
図１０（Ａ）に、それぞれ電圧Ｖｉｎ／２を出力する直流電源Ｅ１，Ｅ２と、これらに対して並列接続された第１インバータアーム１１および第２インバータアーム１２とを備えた従来の３レベルインバータ装置１０を示す（例えば、特許文献１参照）。
【０００３】
同図に示すように、第１インバータアーム１１は、直列接続された４個のスイッチング素子ＳＷ２ａ，ＳＷ２ｂ，ＳＷ３ａ，ＳＷ３ｂと、各スイッチング素子に逆並列接続されたダイオードＤ２ａ，Ｄ２ｂ，Ｄ３ａ，Ｄ３ｂと、直流電源Ｅ１，Ｅ２の接続点ａにアノードが接続されるとともにスイッチング素子ＳＷ２ａ，ＳＷ２ｂの接続点にカソードが接続されたダイオードＤ６と、接続点ａにカソードが接続されるとともにスイッチング素子ＳＷ３ａ，ＳＷ３ｂの接続点にアノードが接続されたダイオードＤ７とを有する。また、第２インバータアーム１２は、直列接続された２個のスイッチング素子ＳＷ４，ＳＷ５と、各スイッチング素子に逆並列接続されたダイオードＤ４，Ｄ５とを有する。
【０００４】
この３レベルインバータ装置１０によれば、６個のスイッチング素子を開閉制御することにより、第１インバータアーム１１に設けられた第１出力端Ｕおよび第２インバータアーム１２に設けられた第２出力端Ｖから３つのレベルの電圧（±Ｖｉｎ，±Ｖｉｎ／２，０）を出力することができる。
【０００５】
図１０（Ｂ）に、特許文献１の技術を用いて実現した４レベルインバータ装置２０を示す。４レベルインバータ装置２０は、それぞれ電圧Ｖｉｎ／３を出力する直流電源Ｅ３，Ｅ４，Ｅ５と、これらに対して並列接続された第１インバータアーム２１および第２インバータアーム２２とを備える。
【０００６】
同図に示すように、第１インバータアーム２１は、直列接続された６個のスイッチング素子ＳＷ２ａ，ＳＷ２ｂ，ＳＷ２ｃ、ＳＷ３ａ，ＳＷ３ｂ，ＳＷ３ｃと、各スイッチング素子に逆並列接続されたダイオードＤ２ａ，Ｄ２ｂ，Ｄ２ｃ，Ｄ３ａ，Ｄ３ｂ，Ｄ３ｃと、直流電源Ｅ３，Ｅ５の接続点ｂにアノードが接続されるとともにスイッチング素子ＳＷ２ｃ，ＳＷ２ｂの接続点にカソードが接続されたダイオードＤ６と、接続点ｂにカソードが接続されるとともにスイッチング素子ＳＷ３ａ，ＳＷ３ｂの接続点にアノードが接続されたダイオードＤ７と、直流電源Ｅ５，Ｅ４の接続点ｃにアノードが接続されるとともにスイッチング素子ＳＷ２ｂ，ＳＷ２ａの接続点にカソードが接続されたダイオードＤ８と、接続点ｃにカソードが接続されるとともにスイッチング素子ＳＷ３ｂ，ＳＷ３ｃの接続点にアノードが接続されたダイオードＤ９とを有する。また、第２インバータアーム２２は、直列接続された２つのスイッチング素子ＳＷ４，ＳＷ５と、各スイッチング素子に逆並列接続されたダイオードＤ４，Ｄ５とを有する。
【０００７】
この４レベルインバータ装置２０によれば、３レベルインバータ装置１０よりも２個多い８個のスイッチング素子を開閉制御することにより、第１インバータアーム２１に設けられた第１出力端Ｕおよび第２インバータアーム２２に設けられた第２出力端Ｖから４つのレベルの電圧（±Ｖｉｎ，±２Ｖｉｎ／３，±Ｖｉｎ／３，０）を出力することができる。
【０００８】
特許文献１の技術を用いて５レベルおよび６レベルのインバータ装置を実現した場合、開閉制御すべきスイッチング素子の数は１０個および１２個となる。このように、特許文献１の技術では、レベルの数が１つ増える度に開閉制御すべきスイッチング素子の数が２個増える。
【０００９】
従来の別のマルチレベルインバータ装置として、特許文献２には、シンプルな２レベルインバータと、２レベルインバータに複数のレベルの直流電圧を供給可能な前段スイッチング部とを備えた３レベルインバータ装置が記載されている。この３レベルインバータ装置によれば、上記３レベルインバータ装置１０より６個も多い１２個のスイッチング素子を開閉制御することにより、３つのレベルの電圧を出力することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第５２７５４９２号公報
【特許文献２】特開２０１４−５０１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献２に記載の３レベルインバータ装置は、開閉制御すべきスイッチング素子の数が多いため、制御が複雑で、損失が大きいという問題があった。一方、特許文献１に記載の３レベルインバータ装置は、開閉制御すべきスイッチング素子の数が特許文献２に記載のものよりも少ない。しかしながら、前述の通り、特許文献１の技術では、レベルの数が１つ増える度に開閉制御すべきスイッチング素子の数が２個増える。このため、レベルの数を増やしていくと、特許文献１の技術を用いたマルチレベルインバータ装置においても特許文献２に記載のものと同様の問題が発生する。
【００１２】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、従来のものよりも開閉制御すべきスイッチング素子の数が少ないマルチレベルインバータ装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明に係るマルチレベルインバータ装置は、
直列接続された２つのスイッチング素子を有するとともに該２つのスイッチング素子の接続点に出力端が設けられた複数のインバータアームを並列接続してなるインバータ部と、インバータ部に複数のレベルの直流電圧を供給可能なマルチレベル化部とを備えたマルチレベルインバータ装置であって、マルチレベル化部は、外部から入力された外部直流電圧を分圧する複数の分圧用コンデンサと、分圧用コンデンサと同数のレベル切替用スイッチング素子とを備え、レベル切替用スイッチング素子の各々は、一端が複数の分圧用コンデンサに接続されるとともに他端がインバータ部に接続されており、レベル切替用スイッチング素子のいずれか１つ以上が閉状態とされると、分圧前の外部直流電圧または分圧後の外部直流電圧のうちの１つが閉状態とされたレベル切替用スイッチング素子を介してインバータ部に供給されることを特徴とする。
【００１４】
この構成では、例えば、マルチレベル化部が３つのレベルの直流電圧を供給する場合に必要となるレベル切替用スイッチング素子の数は２個である。このため、この構成によれば、計６個のスイッチング素子（インバータ部を構成する４個のスイッチング素子と、マルチレベル化部を構成する２個のレベル切替用スイッチング素子）を開閉制御することにより、３レベルインバータ装置を実現することができる。
【００１５】
また、この構成では、例えば、マルチレベル化部が４つのレベルの直流電圧を供給する場合に必要となるレベル切替用スイッチング素子の数は３個である。このため、この構成によれば、計７個のスイッチング素子（インバータ部を構成する４個のスイッチング素子と、マルチレベル化部を構成する３個のレベル切替用スイッチング素子）を開閉制御することにより、４レベルインバータ装置を実現することができる。すなわち、特許文献１の技術を用いた４レベルインバータ装置２０よりも、開閉制御すべきスイッチング素子の数を少なくすることができる。
【００１６】
３レベルインバータ装置を実現する場合は、（１）マルチレベル化部を、複数の分圧用コンデンサを構成する第１および第２分圧用コンデンサと、複数のレベル切替用スイッチング素子を構成する第１および第２レベル切替用スイッチング素子とで構成し、（２）第１レベル切替用スイッチング素子の一端を第１分圧用コンデンサの一端に接続するとともに他端をインバータ部に接続し、（３）第２レベル切替用スイッチング素子の一端を第２分圧用コンデンサの一端に接続するとともに他端をインバータ部に接続し、（４）第１分圧用コンデンサの他端を第２分圧用コンデンサの一端に接続し、かつ、（５）外部直流電圧を第１分圧用コンデンサの一端および第２分圧用コンデンサの他端に入力すればよい。
【００１７】
また、４レベルインバータ装置を実現する場合は、（１）マルチレベル化部を、複数の分圧用コンデンサを構成する第１〜第３分圧用コンデンサと、複数のレベル切替用スイッチング素子を構成する第１〜第３レベル切替用スイッチング素子とで構成し、（２）第１レベル切替用スイッチング素子の一端を第１分圧用コンデンサの一端に接続するとともに他端をインバータ部に接続し、（３）第２レベル切替用スイッチング素子の一端を第２分圧用コンデンサの一端に接続するとともに他端をインバータ部に接続し、（４）第３レベル切替用スイッチング素子の一端を第３分圧用コンデンサの一端に接続するとともに他端をインバータ部に接続し、（５）第１分圧用コンデンサの他端を第２分圧用コンデンサの一端に接続し、（６）第２分圧用コンデンサの他端を第３分圧用コンデンサの一端に接続し、かつ、（７）外部直流電圧を第１分圧用コンデンサの一端および第３分圧用コンデンサの他端に入力すればよい。
【００１８】
なお、本明細書中の語句「接続」には、２つの素子等が直接的に繋がっている状態だけでなく、２つの素子等の間に電流の流れを妨げない素子（例えば、抵抗および順方向ダイオード）が存在している状態も含まれるものとする。
【発明の効果】
【００１９】
本発明によれば、従来のものよりも開閉制御すべきスイッチング素子の数が少ないマルチレベルインバータ装置を提供することができる。より詳しくは、本発明によれば、開閉制御すべきスイッチング素子の数が３＋Ｎ（ただし、Ｎは３以上の自然数）個で済むＮレベルインバータ装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る３レベルインバータ装置の回路図である。
【図２】本発明に係る３レベルインバータ装置に関する図であって、（Ａ）は使用状態を示す回路図、（Ｂ）は動作波形図である。
【図３】本発明に係る３レベルインバータ装置の動作時の状態を示す図である。
【図４】本発明に係る３レベルインバータ装置の動作時の状態を示す図である。
【図５】本発明に係る３レベルインバータ装置の動作時の別の状態を示す図である。
【図６】本発明に係る３レベルインバータ装置の動作時の別の状態を示す図である。
【図７】本発明に係る４レベルインバータ装置の回路図である。
【図８】本発明に係る３レベルインバータ装置の変形例を示す回路図である。
【図９】本発明に係る４レベルインバータ装置の変形例を示す回路図である。
【図１０】従来のマルチレベルインバータ装置の回路図である。
【発明を実施するための形態】
【００２１】
以下、添付図面を参照しつつ、本発明に係るマルチレベルインバータ装置の実施例について説明する。
【００２２】
図１に、本発明の実施例に係るマルチレベルインバータ装置１を示す。マルチレベルインバータ装置１は、マルチレベル化部２と、マルチレベル化部２にＡ点で接続されたインバータ部３と、これらに含まれるスイッチング素子を開閉制御する不図示の制御部とを備える。第１入力端Ｐおよび第２入力端Ｎに外部直流電圧Ｖｉｎが入力されているときに、制御部がマルチレベル化部２およびインバータ部３のスイッチング素子を開閉制御すると、第１出力端Ｕおよび第２出力端Ｖから電圧０，±Ｖｉｎ／２，±Ｖｉｎのいずれかが出力される。すなわち、マルチレベルインバータ装置１は３レベルインバータ装置である。
【００２３】
インバータ部３は、直列接続された第１スイッチング素子ＳＷ２０および第２スイッチング素子ＳＷ２１を有する第１インバータアーム４、および直列接続された第３スイッチング素子ＳＷ２２および第４スイッチング素子ＳＷ２３を有する第２インバータアーム５を並列接続した、シンプルな２レベルインバータである。
【００２４】
インバータ部３は、各スイッチング素子ＳＷ２０〜ＳＷ２３に逆並列接続されたダイオードＤ２０〜Ｄ２３をさらに有する。第１スイッチング素子ＳＷ２０には第１ダイオードＤ２０が接続され、第２スイッチング素子ＳＷ２１には第２ダイオードＤ２１が接続され、第３スイッチング素子ＳＷ２２には第３ダイオードＤ２２が接続され、第４スイッチング素子ＳＷ２３には第４ダイオードＤ２３が接続されている。ダイオードＤ２０〜Ｄ２３は、スイッチング素子ＳＷ２０〜ＳＷ２３の寄生ダイオードであってもよい。
【００２５】
第１出力端Ｕは、第１インバータアーム４を構成する第１スイッチング素子ＳＷ２０および第２スイッチング素子ＳＷ２１の接続点に設けられている。また、第２出力端Ｖは、第２インバータアーム５を構成する第３スイッチング素子ＳＷ２２および第４スイッチング素子ＳＷ２３の接続点に設けられている。
【００２６】
マルチレベル化部２は、第１入力端Ｐに一端が接続された第１分圧用コンデンサＣ１と、第１分圧用コンデンサＣ１の他端に一端が接続された第２分圧用コンデンサＣ２とを備える。第２分圧用コンデンサＣ２の他端は第２入力端Ｎに接続されている。分圧用コンデンサＣ１，Ｃ２は、第１入力端Ｐおよび第２入力端Ｎに入力された外部直流電圧Ｖｉｎを分圧するための、少なくとも容量および等価直列抵抗（ＥＳＲ）が等しいコンデンサである。外部直流電圧Ｖｉｎは、分圧用コンデンサＣ１，Ｃ２によって１：１に分圧される。その結果、分圧用コンデンサＣ１，Ｃ２のそれぞれにＶｉｎ／２の電圧が現れる。
【００２７】
マルチレベル化部２は、第１分圧用コンデンサＣ１の一端とＡ点との間に接続された第１レベル切替用スイッチング素子ＳＷ１０と、第２分圧用コンデンサＣ２の一端とＡ点との間に接続された第２レベル切替用スイッチング素子ＳＷ１１およびダイオードＤ１とを備える。制御部によって第１レベル切替用スイッチング素子ＳＷ１０が閉状態とされると、Ａ点に分圧前の電圧Ｖｉｎが現れる。一方、制御部によって第２レベル切替用スイッチング素子ＳＷ１１が閉状態とされると、Ａ点に分圧後の電圧Ｖｉｎ／２が現れる。なお、第１レベル切替用スイッチング素子ＳＷ１０が閉状態とされると、第２レベル切替用スイッチング素子ＳＷ１１の開閉状態に関わらず、Ａ点には分圧前の電圧Ｖｉｎが現れる。
【００２８】
マルチレベル化部２は、さらに、各レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１に逆並列接続されたダイオードＤ１０，Ｄ１１を備える。ダイオードＤ１０は、第１出力端Ｕおよび第２出力端Ｖに接続された誘導性負荷を駆動する際に発生し得る逆起電力によって第１レベル切替用スイッチング素子ＳＷ１０に耐圧を超える電圧が印加され、素子破壊に至るのを防止するためのものである。ダイオードＤ１０は、通常動作時には機能しない。また、第１出力端Ｕおよび第２出力端Ｖに接続された負荷が抵抗負荷である場合は逆起電力の問題は発生しないので、ダイオードＤ１０は不要である。ダイオードＤ１０，Ｄ１１は、レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１の寄生ダイオードであってもよい。
【００２９】
続いて、第１出力端Ｕおよび第２出力端Ｖに接続されたＬＣフィルタを介して正弦波状の電圧Ｖｏｕｔを出力する場合の、マルチレベルインバータ装置１の制御について説明する。図２において、Ｖｉｎは外部直流電圧、ＶａはＡ点の電圧、Ｖｕｖは第１出力端Ｕおよび第２出力端Ｖから出力される電圧（ＬＣフィルタの入力電圧）、ＶｏｕｔはＬＣフィルタの出力電圧である。
【００３０】
期間Ｔ１において、制御部は、第２レベル切替用スイッチング素子ＳＷ１１、第１スイッチング素子ＳＷ２０および第４スイッチング素子ＳＷ２３を閉状態とし、他を開状態とする。これにより、図３（Ａ）に示すように、ダイオードＤ１→第２レベル切替用スイッチング素子ＳＷ１１→第１スイッチング素子ＳＷ２０→第１出力端Ｕ→ＬＣフィルタ→第２出力端Ｖ→第４スイッチング素子ＳＷ２３の経路で電流が流れ、電圧Ｖａおよび電圧Ｖｕｖが＋Ｖｉｎ／２となる。
【００３１】
期間Ｔ２において、制御部は、第２スイッチング素子ＳＷ２１および第４スイッチング素子ＳＷ２３を閉状態とし、他を開状態とする。これにより、図３（Ｂ）に示すように、第２スイッチング素子ＳＷ２１→第１出力端Ｕ→ＬＣフィルタ→第２出力端Ｖ→第４スイッチング素子ＳＷ２３→第２スイッチング素子ＳＷ２１・・・の経路で電流が還流し、電圧Ｖｕｖが０となる。また、第１レベル切替用スイッチング素子ＳＷ１０および第２レベル切替用スイッチング素子ＳＷ１１の両方が開状態とされたことにより、電圧Ｖａも０となる。
【００３２】
なお、制御部は、第１スイッチング素子ＳＷ２０および第３スイッチング素子ＳＷ２２のいずれか一方を閉状態としてもよい。また、制御部は、図５に示すように、第２スイッチング素子ＳＷ２１を開状態としてもよい。この場合は、第２スイッチング素子ＳＷ２１ではなく、第２スイッチング素子ＳＷ２１に逆並列接続された第２ダイオードＤ２１を介して電流が還流する。
【００３３】
期間Ｔ３において、制御部は、第１レベル切替用スイッチング素子ＳＷ１０、第１スイッチング素子ＳＷ２０および第４スイッチング素子ＳＷ２３を閉状態とし、他を開状態とする。これにより、図３（Ｃ）に示すように、第１レベル切替用スイッチング素子ＳＷ１０→第１スイッチング素子ＳＷ２０→第１出力端Ｕ→ＬＣフィルタ→第２出力端Ｖ→第４スイッチング素子ＳＷ２３の経路で電流が流れ、電圧Ｖａおよび電圧Ｖｕｖが＋Ｖｉｎとなる。なお、制御部は、第２レベル切替用スイッチング素子ＳＷ１１を閉状態としてもよい。
【００３４】
時間０〜ｔ／２の間の電圧Ｖｕｖが＋Ｖｉｎ／２となる期間において、制御部は、期間Ｔ１と同様の制御を行う。時間０〜ｔ／２の間の電圧Ｖｕｖが０となる期間において、制御部は、期間Ｔ２と同様の制御を行う。また、時間０〜ｔ／２の間の電圧Ｖｕｖが＋Ｖｉｎとなる期間において、制御部は、期間Ｔ３と同様の制御を行う。
【００３５】
期間Ｔ４において、制御部は、第２レベル切替用スイッチング素子ＳＷ１１、第３スイッチング素子ＳＷ２２および第２スイッチング素子ＳＷ２１を閉状態とし、他を開状態とする。これにより、図４（Ａ）に示すように、ダイオードＤ１→第２レベル切替用スイッチング素子ＳＷ１１→第３スイッチング素子ＳＷ２２→第２出力端Ｖ→ＬＣフィルタ→第１出力端Ｕ→第２スイッチング素子ＳＷ２１の経路で電流が流れ、電圧Ｖａが＋Ｖｉｎ／２、電圧Ｖｕｖが−Ｖｉｎ／２となる。
【００３６】
期間Ｔ５において、制御部は、第２スイッチング素子ＳＷ２１および第４スイッチング素子ＳＷ２３を閉状態とし、他を開状態とする。これにより、図４（Ｂ）に示すように、第４スイッチング素子ＳＷ２３→第２出力端Ｖ→ＬＣフィルタ→第１出力端Ｕ→第２スイッチング素子ＳＷ２１→第４スイッチング素子ＳＷ２３・・・の経路で電流が還流し、電圧Ｖｕｖが０となる。また、第１レベル切替用スイッチング素子ＳＷ１０および第２レベル切替用スイッチング素子ＳＷ１１の両方が開状態とされたことにより、電圧Ｖａも０となる。
【００３７】
なお、制御部は、第１スイッチング素子ＳＷ２０および第３スイッチング素子ＳＷ２２のいずれか一方を閉状態としてもよい。また、制御部は、図６に示すように、第４スイッチング素子ＳＷ２３を開状態としてもよい。この場合は、第４スイッチング素子ＳＷ２３ではなく、第４スイッチング素子ＳＷ２３に逆並列接続された第４ダイオードＤ２３を介して電流が還流する。
【００３８】
期間Ｔ６において、制御部は、第１レベル切替用スイッチング素子ＳＷ１０、第３スイッチング素子ＳＷ２２および第２スイッチング素子ＳＷ２１を閉状態とし、他を開状態とする。これにより、図４（Ｃ）に示すように、第１レベル切替用スイッチング素子ＳＷ１０→第３スイッチング素子ＳＷ２２→第２出力端Ｖ→ＬＣフィルタ→第１出力端Ｕ→第２スイッチング素子ＳＷ２１の経路で電流が流れ、電圧Ｖａが＋Ｖｉｎ、電圧Ｖｕｖが−Ｖｉｎとなる。なお、制御部は、第２レベル切替用スイッチング素子ＳＷ１１を閉状態としてもよい。
【００３９】
時間ｔ／２〜ｔの間の電圧Ｖｕｖが−Ｖｉｎ／２となる期間において、制御部は、期間Ｔ４と同様の制御を行う。時間ｔ／２〜ｔの間の電圧Ｖｕｖが０となる期間において、制御部は、期間Ｔ５と同様の制御を行う。また、時間ｔ／２〜ｔの間の電圧Ｖｕｖが−Ｖｉｎとなる期間において、制御部は、期間Ｔ６と同様の制御を行う。
【００４０】
このように、本発明によれば、マルチレベル化部２を構成する２つのレベル切替用スイッチング素子ＳＷ１０，ＳＷ１１、およびインバータ部３を構成する４つのスイッチング素子ＳＷ２１〜ＳＷ２３を開閉制御するだけで、３レベルインバータ装置を実現することができる。
【００４１】
次に、本発明に係るマルチレベルインバータ装置の別の実施例として、本発明を４レベルインバータ装置に適用した場合について説明する。図７に示すように、本実施例に係るマルチレベルインバータ装置１’は、マルチレベル化部２’を備えている点においてマルチレベルインバータ装置１と相違しているが、他の点においてはマルチレベルインバータ装置１と同一である。
【００４２】
マルチレベル化部２’は、第１入力端Ｐに一端が接続された第１分圧用コンデンサＣ１と、第１分圧用コンデンサＣ１の他端に一端が接続された第２分圧用コンデンサＣ２と、第２分圧用コンデンサＣ２の他端に一端が接続された第３分圧用コンデンサＣ３とを備える。第３分圧用コンデンサＣ３の他端は第２入力端Ｎに接続されている。分圧用コンデンサＣ１〜Ｃ３は、第１入力端Ｐおよび第２入力端Ｎに入力された外部直流電圧Ｖｉｎを分圧するための、少なくとも容量および等価直列抵抗が等しいコンデンサである。外部直流電圧Ｖｉｎは、分圧用コンデンサＣ１〜Ｃ３によって１：１：１に分圧される。その結果、分圧用コンデンサＣ１〜Ｃ３のそれぞれにＶｉｎ／３の電圧が現れる。
【００４３】
マルチレベル化部２’は、第１分圧用コンデンサＣ１の一端とＡ点との間に接続された第１レベル切替用スイッチング素子ＳＷ１０と、第２分圧用コンデンサＣ２の一端とＡ点との間に接続された第２レベル切替用スイッチング素子ＳＷ１１およびダイオードＤ１と、第３分圧用コンデンサＣ３の一端とＡ点との間に接続された第３レベル切替用スイッチング素子ＳＷ１２およびダイオードＤ２とを備える。制御部によって第１レベル切替用スイッチング素子ＳＷ１０が閉状態とされると、Ａ点に分圧前の電圧Ｖｉｎが現れる。制御部によって第２レベル切替用スイッチング素子ＳＷ１１が閉状態とされると、Ａ点に分圧後の電圧２Ｖｉｎ／３が現れる。また、制御部によって第３レベル切替用スイッチング素子ＳＷ１２が閉状態とされると、Ａ点に分圧後の電圧Ｖｉｎ／３が現れる。
【００４４】
なお、第１レベル切替用スイッチング素子ＳＷ１０が閉状態とされると、第２レベル切替用スイッチング素子ＳＷ１１および第３レベル切替用スイッチング素子ＳＷ１２の開閉状態に関わらず、Ａ点には分圧前の電圧Ｖｉｎが現れる。このため、Ａ点の電圧をＶｉｎにする場合は、第２レベル切替用スイッチング素子ＳＷ１１および第３レベル切替用スイッチング素子ＳＷ１２を閉状態としてもよい。また、第２レベル切替用スイッチング素子ＳＷ１１が閉状態とされると、第３レベル切替用スイッチング素子ＳＷ１２の開閉状態に関わらず、Ａ点には分圧後の電圧２Ｖｉｎ／３が現れる。このため、Ａ点の電圧を２Ｖｉｎ／３にする場合は、第３レベル切替用スイッチング素子ＳＷ１２を閉状態としてもよい。一方、Ａ点の電圧をＶｉｎ／３にする場合は、第３レベル切替用スイッチング素子ＳＷ１２以外のスイッチング素子を開状態にする必要がある。
【００４５】
マルチレベル化部２’は、さらに、各レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１，ＳＷ１２に逆並列接続されたダイオードＤ１０，Ｄ１１，Ｄ１２を備える。ダイオードＤ１０，Ｄ１１，Ｄ１２は、レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１，ＳＷ１２の寄生ダイオードであってもよい。
【００４６】
３レベルインバータ装置の場合と同様、本実施例においても、制御部がマルチレベル化部２’を制御してＡ点の電圧を変化させながら、制御部がインバータ部３を制御することで、第１出力端Ｕおよび第２出力端Ｖから４つのレベルの電圧（±Ｖｉｎ，±２Ｖｉｎ／３，±Ｖｉｎ／３，０）が出力される。
【００４７】
このように、本発明によれば、マルチレベル化部２’を構成する３つのレベル切替用スイッチング素子ＳＷ１０〜ＳＷ１２、およびインバータ部３を構成する４つのスイッチング素子ＳＷ２１〜ＳＷ２３を開閉制御するだけで、４レベルインバータ装置を実現することができる。
【００４８】
以上、本発明に係るマルチレベルインバータ装置の実施例について説明したが、本発明の構成は実施例の構成に限定されるものではない。
【００４９】
例えば、本発明に係る３レベルインバータ装置は、図８に示した３レベルインバータ装置１’’のように、ダイオードＤ１が省略されたマルチレベル化部２’’を備えていてもよい。３レベルインバータ装置１（図１）のダイオードＤ１は、第２レベル切替用スイッチング素子ＳＷ１１の寄生ダイオードＤ１１を介してインバータ部３等から分圧用コンデンサＣ１，Ｃ２に電流が逆流するのを防ぐためのものである。したがって、寄生ダイオードＤ１１が存在しないか、または無視できる第２レベル切替用スイッチング素子ＳＷ１１を使用する場合は、ダイオードＤ１を省略することができる。このような第２レベル切替用スイッチング素子ＳＷ１１としては、ＩＧＢＴやＧａＮ等がある。なお、ダイオードＤ１を省略した場合、制御部は、レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１を同時に閉状態にしてはならない。
【００５０】
同様に、本発明に係る４レベルインバータ装置は、図９に示した４レベルインバータ装置１’’’のように、ダイオードＤ１およびダイオードＤ２が省略されたマルチレベル化部２’’’を備えていてもよい。４レベルインバータ装置１’（図７）のダイオードＤ１は、第２レベル切替用スイッチング素子ＳＷ１１の寄生ダイオードＤ１１を介してインバータ部３等から分圧用コンデンサＣ１，Ｃ２に電流が逆流するのを防ぐためのものである。また、ダイオードＤ２は、第３レベル切替用スイッチング素子ＳＷ１２の寄生ダイオードＤ１２を介してインバータ部３等から分圧用コンデンサＣ２，Ｃ３に電流が逆流するのを防ぐためのものである。したがって、寄生ダイオードＤ１１，Ｄ１２が存在しないか、または無視できるレベル切替用スイッチング素子ＳＷ１１，ＳＷ１２を使用する場合は、ダイオードＤ１，Ｄ２を省略することができる。このようなレベル切替用スイッチング素子ＳＷ１１，ＳＷ１２としては、ＩＧＢＴやＧａＮ等がある。なお、ダイオードＤ１のみを省略した場合、制御部は、レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１を同時に閉状態にしてはならない。ダイオードＤ２のみを省略した場合、制御部は、第３レベル切替用スイッチング素子ＳＷ１２と他のレベル切替用スイッチング素子ＳＷ１０，ＳＷ１１を同時に閉状態にしてはならない。また、ダイオードＤ１，Ｄ２の両方を省略した場合、制御部は、レベル切替用スイッチング素子ＳＷ１０，ＳＷ１１，ＳＷ１２のいずれか２つ以上を同時に閉状態にしてはならない。
【００５１】
マルチレベル化部は、５つ以上のレベルの直流電圧をインバータ部に供給可能なものであってもよい。
【符号の説明】
【００５２】
１、１’’、１’’’    マルチレベルインバータ装置（３レベルインバータ装置）
１’    マルチレベルインバータ装置（４レベルインバータ装置）
２、２’、２’’、２’’’    マルチレベル化部
３    インバータ部
４    第１インバータアーム
５    第２インバータアーム
【図１】
2016093073.tif 000003
【図２】
2016093073.tif 000004
【図３】
2016093073.tif 000005
【図４】
2016093073.tif 000006
【図５】
2016093073.tif 000007
【図６】
2016093073.tif 000008
【図７】
2016093073.tif 000009
【図８】
2016093073.tif 000010
【図９】
2016093073.tif 000011
【図１０】
2016093073.tif 000012