(57)【要約】【課題】多値記録に適する新規な多段相変化材料を用いた多値記録相変化メモリ素子を提供する。【解決手段】多値記録相変化メモリ素子は、抵抗が一段階変化を示す相変化材料で形成された第１の相変化層と、抵抗が二段階変化を示す多段相変化材料で形成された第２の相変化層とを備えるメモリ層を具備する。多段相変化材料は、一般化学式、ＧｅｘＣｕｙＴｅ１００-ｘ-ｙの組成を有し、式中、ａｔ．％で、１８．０≦ｘ≦３６．０、１６．０≦ｙ≦３２．０、４５≦ｘ＋ｙ≦５５である。第１の相変化層の抵抗変化の温度は第２の相変化層の第１段階目の抵抗変化の温度より低く、第１の相変化層の非晶質相の抵抗が第２の相変化層の非晶質相の抵抗よりも高い。又は、第１の相変化層の抵抗変化の温度は、第２の相変化層の第１段階目の抵抗変化の温度と第２段階目の抵抗変化の温度との間であり、第１の相変化層の非晶質相の抵抗が第２の相変化層の非晶質相の抵抗よりも低い。【選択図】図７
2016004924.tif 000002
【特許請求の範囲】
【請求項１】
温度の上昇と共に電気抵抗が一段階の変化を示す相変化材料で形成された第１の相変化層と、
温度の上昇と共に電気抵抗が二段階の変化を示す多段相変化材料で形成された第２の相変化層と、
を備えるメモリ層を具備し、
前記多段相変化材料は、
一般化学式、
ＧｅｘＣｕｙＴｅ１００-ｘ-ｙ
で示される組成を有し、式中、ｘは１８．０（ａｔ．％）以上、３６．０（ａｔ．％）以下、ｙは１６．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内で、４５（ａｔ．％）≦ｘ＋ｙ≦５５（ａｔ．％）となるように選択される多段相変化材料であり、
前記第１の相変化層の電気抵抗は、前記第２の相変化層における第１段階目の電気抵抗の変化が生じる温度よりも低い温度で一段階で変化し、
前記第１の相変化層のアモルファス相の電気抵抗が、前記第２の相変化層のアモルファス相の電気抵抗よりも高い、４値の情報の書き込みが可能な多値記録相変化メモリ素子。
【請求項２】
前記相変化材料はＧｅＴｅ系材料を含む、請求項１に記載の多値記録相変化メモリ素子。
【請求項３】
温度の上昇と共に電気抵抗が一段階の変化を示す相変化材料で形成された第１の相変化層と、
温度の上昇と共に電気抵抗が二段階の変化を示す請求項１に記載の多段相変化材料で形成された第２の相変化層と、
を備えるメモリ層を具備し、
前記多段相変化材料は、
一般化学式、
ＧｅｘＣｕｙＴｅ１００-ｘ-ｙ
で示される組成を有し、式中、ｘは１８．０（ａｔ．％）以上、３６．０（ａｔ．％）以下、ｙは１６．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内で、４５（ａｔ．％）≦ｘ＋ｙ≦５５（ａｔ．％）となるように選択される多段相変化材料であり、
前記第１の相変化層の電気抵抗は、前記第２の相変化層における第１段階目の電気抵抗の変化が生じる温度と第２段階目の電気抵抗の変化が生じる温度との間の温度で電気抵抗が一段階で変化し、
前記第１の相変化層のアモルファス相の電気抵抗が、前記第２の相変化層のアモルファス相の電気抵抗よりも低い、４値の情報の書き込みが可能な多値記録相変化メモリ素子。
【請求項４】
前記相変化材料はＧａＳｂ系材料を含む、請求項３に記載の多値記録相変化メモリ素子。
【請求項５】
前記メモリ層は、前記第１の相変化層と前記第２の相変化層との積層体であり、
前記積層体は、前記メモリ層に通電するための第１の電極層と第２の電極層との間に配置されている、請求項１乃至４のいずれか一項に記載の多値記録相変化メモリ素子。
【請求項６】
前記第１の相変化層と前記第２の相変化層との間に他の電極層が配置されている、請求項５に記載の多値記録相変化メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多値記録相変化メモリ素子に適した多段相変化材料及びその材料を用いた多値記録相変化メモリ素子に関する。
【背景技術】
【０００２】
近年、電子機器の急速な市場拡大に伴い、Ｆｌａｓｈメモリに代わる次世代不揮発性メモリとして、磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｒｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、抵抗変化メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔａｎｃｎｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、相変化メモリ（ＰＣＲＡＭ：Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などが盛んに研究開発されている。その中でも相変化メモリのメモリセルは単純な構造を有するため、製造コストや集積度の面において他のメモリに比べて優れている。
【０００３】
相変化メモリの情報記録層には相変化材料が用いられており、相変化材料のアモルファス相（高電気抵抗）と結晶相（低電気抵抗）との間の可逆的な電気抵抗変化を利用して、メモリセルに情報が記録される。
【０００４】
相変化材料のアモルファス相の電気抵抗と結晶相の電気抵抗との比は１０２以上と大きく、記録情報の読み取りマージンが広いことも相変化メモリが他のメモリに比べて優れている特徴の一つである。
【０００５】
アモルファス相の相変化材料は、結晶化温度Ｔｘ以上へ加熱することにより結晶相へ変化し、また、結晶相の相変化材料は、結晶化温度Ｔｘよりも高い融点Ｔｍ以上へ加熱後、急冷することによりアモルファス相へ変化する。
【０００６】
相変化メモリのメモリセルの相変化には、相変化材料への電流・電圧の印可により発生するジュール熱が用いられる。例えば、相変化材料を融点Ｔｍ以上にジュール加熱して高電気抵抗のアモルファス相とすることによりメモリセルをリセット状態［１］とし、また、相変化材料を結晶化温度Ｔｘ以上かつ融点Ｔｍ未満にジュール加熱して低電気抵抗の結晶相とすることによりメモリセルをセット状態［０］とする。この［１］と［０］の違いを利用して情報がメモリセルに記録される。
【０００７】
現在、相変化メモリ用相変化材料としては、ＤＶＤ−ＲＡＭ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ−Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）といった光ディスクに用いられているＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）が広く検討されている（例えば非特許文献１、２参照）。
【０００８】
一方、メモリデバイスの高性能化に伴い、相変化メモリの更なる大容量化が求められている。大容量化を可能にする技術の一つとして、多値記録技術が挙げられる（例えば非特許文献３参照）。一般には、電気抵抗の異なる二つの状態（リセット状態、セット状態）をそれぞれ１、０とし１ビットの情報をメモリセルに書き込む。しかし、多値記録では、電気抵抗の異なる二より多い複数の状態を相変化材料に持たせることで、同じメモリセルサイズにもかかわらず相変化メモリの記録容量を増やすことが可能になる。一つのセルに２ビットを書き込むためには１１、１０、０１、００という２２＝４の状態が必要になり、一つのセルにｎビットの情報を書き込むためには２ｎの状態が必要になる。
【０００９】
また、メモリセルデバイスには繰り返し書き換え可能な回数が多いことも求められる。相変化メモリによる繰り返し故障の主な原因は、メモリセルの相変化材料と電極材料との間での剥離や空隙の形成であると考えられている（非特許文献３参照）。ＧｅＳｂＴｅ化合物のアモルファス相と結晶相とは体積の相違が８％ほどあるため、相変化を繰り返すことにより相変化材料の界面に応力が蓄積され故障へとつながる（非特許文献参照４）。そのため、繰り返し書き換え可能な回数を多くするためには、アモルファス相と結晶相との間での体積の相違が小さいことが望ましい。
【００１０】
特許文献１には、一つのメモリセルに多値の情報を記録する技術が開示されている。この特許文献１では、広い可変範囲の電気抵抗値を有し、選択された電気入力信号に応答して可変範囲内の複数の抵抗値のうちの一つが設定される能力が備わった記憶材料を用いると記述されている。しかしながら、一つの記憶材料の相状態を段階的に制御することは、結晶相とアモルファス相という二つの相状態を制御することに比べて非常に困難であり、各状態間の抵抗マージンが少なくなり、データの誤書き換えや誤読み取りの可能性が高くなる。
【００１１】
特許文献２では、電流パルスおよび／または電圧パルスを制御することで相変化メモリセルに所望の抵抗状態をプログラムする技術が開示されている。印可される電流および／または電圧のレベルは相変化材料内に生じる温度に相当する。そこで、温度を制御することにより、低電気抵抗を有する完全な結晶状態と高電気抵抗を有するアモルファス状態との間に中間状態を持たせることで、多値記録が実現できると記述されている。しかしながら、特許文献１と同様に、電流および／または電圧パルスによる中間状態の制御は困難であり、データの誤書き換えや誤読み取りの可能性が高くなる。
【００１２】
特許文献３では、複数の部分メモリ層で一つのメモリセルを形成し、複数の部分メモリ層の電気抵抗で多値の情報を記録する技術が開示されている。ただし、複数の部分メモリ層は、層幅及び層長さ（電極間距離）の少なくとも一方がそれぞれの部分メモリ層間で互いに異なるように形成されると記述されている。しかしながら、一つのメモリセルにつき複数の部分メモリ層を形成するので、多値記録用のメモリセルとしてはメモリ一つ当たりの面積が大きくなる可能性がある。
【００１３】
特許文献４では、積層された二層のセルアレイを用いて多値の情報を記録する技術が開示されている。ただし、多値記録は、ワード線を共有して積層された二つのセルアレイの間で同時アクセスされる二つのメモリセルのデータ状態の四つの組み合わせを利用すると記述されている。しかしながら、二つのメモリセルを用いるため、多値記憶用のセンスアンプ回路が必要になるなど制御が複雑になる。
【００１４】
非特許文献５では、ＧｅＴｅ化合物とＳｂ２Ｔｅ３化合物を交互に４０層成膜することで作製した結晶−アモルファス超格子構造が開示されている。非特許文献５によれば、すべての構成層が結晶相となる状態と、すべての構成層がアモルファス相となる状態に加えて、電気パルスを制御し部分的にアモルファス相と結晶相が混在する層を形成させることで、中間抵抗状態を実現できると記述されている。しかしながら、相変化材料を多層に積層させることは製造プロセスの複雑化を招く。
【００１５】
非特許文献６では、Ｇｅ−Ｓｂ−Ｓｅ相変化材料を用いた多値記録の技術が開示されている。Ｇｅ１５Ｓｂ８５Ｓｅ０．８アモルファス薄膜は昇温に伴い５２８Ｋと６０２Ｋで二段階の結晶化挙動を示し、この合金を用いてデバイスを作製することで、電気パルス制御による三段階の抵抗状態が得られると記述されている。しかしながら、電気抵抗が明確に二段階に変化するための組成はＳｅ濃度が０．８％のときのみで、０％もしくは１．５％では十分な抵抗の中間状態は得られず、実現できる組成の幅が小さい。さらに、母合金であるＧｅ１５Ｓｂ８５は、アモルファス相と結晶相との間の体積変化が８％程度と大きいことが報告されているため、繰り返し特性に悪影響を与える可能性が高い（例えば非特許文献７）。また、二値以上の記録を行う場合、最低でも抵抗状態は四状態必要であるので、二段階相変化材料だけでは三状態しか得られず、充分ではない。
【００１６】
非特許文献８では、Ｇｅ１Ｃｕ２Ｔｅ３とＧｅ２Ｓｂ２Ｔｅ５という異なる二種類の相変化材料を積層させることで、三段階の抵抗状態を実現させる技術が開示されている。異なる相変化材料が二種類ある場合、セルの直列抵抗はＲＡ１＋ＲＡ２、ＲＡ１＋ＲＣ２、ＲＣ１＋ＲＡ２、ＲＣ１＋ＲＣ２の四段階が考えられる。ここで、Ａ及びＣはそれぞれアモルファス状態及び結晶状態であり、１及び２は相変化材料１及び相変化材料２であり、ＲＡ１＞＞ＲＡ２＞＞ＲＣ１≒ＲＣ２という関係が成り立つとする。これは、相変化材料の結晶相は、合金組成が変わっても電気抵抗が桁違いに変わることはないが、アモルファス相は、合金組成が変わると電気抵抗も桁違いに変わることに起因する。しかしながら、直列抵抗の場合、一般に電気抵抗が高い相変化材料の状態により全体の電気抵抗が決まってしまうため、ＲＡ１＋ＲＡ２とＲＡ１＋ＲＣ２は相変化材料２の状態によらず、相変化材料１のＲＡ１の電気抵抗によって決まってしまう。すなわちＲＡ１＋ＲＡ２≒ＲＡ１＋ＲＣ２となり、両者の電気抵抗に有意な差は現れない。そのため二種類の相変化材料の組み合わせでは、電気抵抗に有意な差のある状態は三つとなる。一方で、２ビット状態を達成するには、電気抵抗の状態が四段階必要である。そこで非特許文献８では、さらにＳｉ３．９Ｓｂ４５．６Ｔｅ５０．５という材料を組み合わせて三層積層構造を作製すれば、四段階の抵抗状態が実現できる可能性があると報告している。しかしながら、三つの異なる材料を積層し、さらにそれらの融点、結晶化温度、電気抵抗値制御を満足させることは至難である。特に書き換え時に、望まない材料も相変化を起こしてしまえば誤書き換えにつながる。
【００１７】
非特許文献９では、Ｓｂ５０Ｓｅ５０とＧａ３０Ｓｂ７０という二種類の相変化材料を少なくとも六回以上交互に積層することで三段階の抵抗状態を実現する技術が開示されている。しかしながら、二つの相変化材料しか使われていないため、抵抗状態は三段階にとどまっており、さらに膜を積層して作製することは製造工程の複雑化を招く。
【００１８】
以上のように、これまで提案されている多値記録相変化メモリでは、１）一つの相変化材料の電気抵抗を制御する場合では、各状態の電気抵抗のマージンが低く、信頼性に乏しい、２）複数の部分メモリ層やメモリセルを用いる場合では、メモリセルあたりの回路面積が増大し、制御が複雑化する、３）二段階に抵抗が変化する合金のみを用いる場合では、四段階の抵抗状態を持たせることができない、４）三つの相変化材料を積層させる場合では、工程が複雑化し、融点、結晶化温度、電気抵抗値などの制御が困難である、といった課題があり、充分に実用化に耐えうる技術は存在しない。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特表平１１−５１０３１７号公報
【特許文献２】特開２００７−３３５０６８号公報
【特許文献３】特許第４４９２８１６号公報
【特許文献４】特許第４６６００９５号公報
【非特許文献】
【００２０】
【非特許文献１】監修：奥田昌宏、次世代光記録技術と材料、シーエムシー出版、２００４年
【非特許文献２】監修：小柳光正、次世代半導体メモリの最新技術、シーエムシー出版、２００９年
【非特許文献３】Ｓ．Ｒａｏｕｘ  ｅｔ  ａｌ．，Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍａｔｅｒｉａｌｓ：Ｓｃｉｅｎｃｅ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，Ｓｐｒｉｎｇｅｒ，２００９
【非特許文献４】Ｒ．Ｄｅｔｅｍｐｌｅ  ｅｔ  ａｌ．，“Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  ｏｆ  Ｔｅ  ａｌｌｏｙｓ  ｗｉｔｈ  ｓｕｉｔａｂｌｅ  ｐｈａｓｅ  ｃｈａｎｇｅ  ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ”，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，８３（２００３）ｐ．２５７２
【非特許文献５】Ｔ．Ｃ．Ｃｈｏｎｇ  ｅｔ  ａｌ．，“Ｃｒｙｓｔａｌｌｉｎｅ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｕｐｅｒｌａｔｔｉｃｅ”，Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ，１００（２００８）ｐ．１３６１０１
【非特許文献６】Ｙ．Ｇｕ  ｅｔ  ａｌ．，“Ｎｏｖｅｌ  ｐｈａｓｅ−ｃｈａｎｇｅ  ｍａｔｅｒｉａｌ  ＧｅＳｂＳｅ  ｆｏｒ  ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  ｔｈｒｅｅ−ｌｅｖｅｌ  ｐｈａｓｅ−ｃｈａｎｇｅ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ”，Ｓｏｌｉｄ-Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ，５４（２０１０）ｐ．４４３
【非特許文献７】Ｓ．Ｒａｏｕｘ  ｅｔ  ａｌ．，“Ｐｈａｓｅ  ｔｒａｎｓｉｔｉｏｎｓ  ｉｎ  Ｇｅ−Ｓｂ  ｐｈａｓｅ  ｃｈａｎｇｅ  ｍａｔｅｒｉａｌｓ”，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，１０５（２００９）ｐ．０６４９１８
【非特許文献８】Ｙ．Ｓａｉｔｏ  ｅｔ  ａｌ．，“Ｍｕｌｔｉｒｅｓｉｓｔａｎｃｅ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ｏｆ  ＰＣＲＡＭ  Ｗｉｔｈ  Ｇｅ１Ｃｕ２Ｔｅ３  ａｎｄ  Ｇｅ２Ｓｂ２Ｔｅ５  Ｆｉｌｍｓ”，ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，３３（２０１２）ｐ．１３９９
【非特許文献９】Ｙ．Ｈｕ  ｅｔ  ａｌ．，“Ｓｕｐｅｒｌａｔｔｉｃｅ−ｌｉｋｅ  Ｓｂ５０Ｓｅ５０／Ｇａ３０Ｓｂ７０  ｔｈｉｎ  ｆｉｌｍｓ  ｆｏｒ  ｈｉｇｈ−ｓｐｅｅｄ  ａｎｄ  ｈｉｇｈ  ｄｅｎｓｉｔｙ  ｐｈａｓｅ  ｃｈａｎｇｅ  ｍｅｍｏｒｙ  ａｐｐｌｉｃａｔｉｏｎ”，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，１０３（２０１３）ｐ．１５２１０７
【発明の概要】
【発明が解決しようとする課題】
【００２１】
本発明は、上述した従来の多値記録相変化メモリの問題点を改善する目的でなされたものであり、実用性に優れた多値記録相変化メモリ素子を得るために適した新規な多段相変化材料を用いた多値記録相変化メモリを提供することを課題とする。
【課題を解決するための手段】
【００２２】
上記目的に鑑み鋭意研究の結果、本発明者らは、ＧｅとＣｕとＴｅを含む材料においてアモルファス相が得られ、昇温とともに二段階の電気抵抗の変化が起こるとの知見を得た。そして、この材料と一段階の電気抵抗の変化を示す相変化材料とを組み合わせることで、二種類の相変化材料だけで四つの抵抗状態、すなわち２ビット多値記録が可能であることを見出した。
【００２３】
上記知見に基づき、本発明の一態様としては、温度の上昇と共に電気抵抗が一段階の変化を示す相変化材料で形成された第１の相変化層と、温度の上昇と共に電気抵抗が二段階の変化を示す上記の多段相変化材料で形成された第２の相変化層と、を備えるメモリ層を具備し、前記多段相変化材料は、一般化学式、ＧｅｘＣｕｙＴｅ１００-ｘ-ｙで示される組成を有し、式中、ｘは１８．０（ａｔ．％）以上、３６．０（ａｔ．％）以下、ｙは１６．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内で、４５（ａｔ．％）≦ｘ＋ｙ≦５５（ａｔ．％）となるように選択される多段相変化材料であり、前記第１の相変化層の電気抵抗は、前記第２の相変化層における第１段階目の電気抵抗の変化が生じる温度よりも低い温度で一段階で変化し、前記第１の相変化層のアモルファス相の電気抵抗が、前記第２の相変化層のアモルファス相の電気抵抗よりも高い、４値（２ビット）の情報の書き込みが可能な多値記録相変化メモリ素子が提供される。
【００２４】
その多値記録相変化メモリ素子において、前記相変化材料はＧｅＴｅ系材料を含んでいてもよい。
【００２５】
本発明の他の態様としては、温度の上昇と共に電気抵抗が一段階の変化を示す相変化材料で形成された第１の相変化層と、温度の上昇と共に電気抵抗が二段階の変化を示す請求項１に記載の多段相変化材料で形成された第２の相変化層と、を備えるメモリ層を具備し、前記多段相変化材料は、一般化学式、ＧｅｘＣｕｙＴｅ１００-ｘ-ｙで示される組成を有し、式中、ｘは１８．０（ａｔ．％）以上、３６．０（ａｔ．％）以下、ｙは１６．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内で、４５（ａｔ．％）≦ｘ＋ｙ≦５５（ａｔ．％）となるように選択される多段相変化材料であり、前記第１の相変化層の電気抵抗は、前記第２の相変化層における第１段階目の電気抵抗の変化が生じる温度と第２段階目の電気抵抗の変化が生じる温度との間の温度で電気抵抗が一段階で変化し、前記第１の相変化層のアモルファス相の電気抵抗が、前記第２の相変化層のアモルファス相の電気抵抗よりも低い、４値（２ビット）の情報の書き込みが可能な多値記録相変化メモリ素子が提供される。
【００２６】
その多値記録相変化メモリ素子において、前記相変化材料はＧａＳｂ系材料を含んでいてもよい。
【００２７】
その多値記録相変化メモリ素子において、前記メモリ層は、前記第１の相変化層と前記第２の相変化層との積層体であり、前記積層体は前記メモリ層に通電するための第１の電極層と第２の電極層との間に配置されていてもよい。
【００２８】
その多値記録相変化メモリ素子において、前記第１の相変化層と前記第２の相変化層との間に他の電極層が配置されていてもよい。
【発明の効果】
【００２９】
実用性に優れた多値記録相変化メモリ素子を得るために適した新規な多段相変化材料を用いた多値記録相変化メモリ素子が提供される。
【図面の簡単な説明】
【００３０】
【図１】図１は、実施例及び比較例に係る相変化材料の組成とその物理特性を示す表である。
【図２Ａ】図２Ａは、実施例及び比較例に係る相変化材料薄膜の電気抵抗の温度依存性を示すグラフである。
【図２Ｂ】図２Ｂは、実施例に係る相変化材料薄膜の電気抵抗の温度依存性を示すグラフである。
【図３Ａ】図３Ａは、比較例に係る相変化材料薄膜の相変化に伴う膜厚の変化を示すグラフである。
【図３Ｂ】図３Ｂは、実施例に係る相変化材料薄膜の相変化に伴う膜厚の変化を示すグラフである。
【図３Ｃ】図３Ｃは、実施例及び比較例に係る相変化材料薄膜の相変化に伴う体積変化を示すグラフである。
【図４Ａ】図４Ａは、Ｇｅの割合と体積変化との関係を示すグラフである。
【図４Ｂ】図４Ｂは、Ｃｕの割合と体積変化との関係を示すグラフである。
【図５】図５は、二種類の相変化材料の組み合わせと多値記録の実現可能性との関係を示す表である。
【図６】図６は、実施例及び比較例に係る相変化材料薄膜の電気抵抗の温度依存性を示すグラフである。
【図７】図７は、実施例に係る多値記録相変化メモリセルの構造を示す概略断面図である。
【図８Ａ】図８Ａは、四段階の電気抵抗状態を可能にする状態の組み合わせと、各状態の抵抗値を示すグラフである。
【図８Ｂ】図８Ｂは、四段階の電気抵抗状態を可能にする状態の組み合わせと、各状態の抵抗値を示すグラフである。
【図９】図９は、他の実施例に係る多値記録相変化メモリセルの構造を示す概略断面図である。
【発明を実施するための形態】
【００３１】
本発明者らは、二段階の電気抵抗変化を示し、かつ結晶化に伴う体積変化が小さい材料を追求すべく、Ｇｅ-Ｃｕ-Ｔｅ系の相変化材料において、種々の実験を行った結果、以下に示す特徴を有する材料において、本発明の目的を達成することができることを見出した。本発明者らが行った実験結果の一部を、後段で説明する図１及び図５に示している。以下、本発明の実施の形態について説明する。
【００３２】
実施の形態に係る多段相変化材料は、二段階で電気抵抗が変化する相変化材料、すなわち二段抵抗変化型相変化材料であって、ＧｅとＣｕとＴｅを含有し、下記の化学式、
ＧｅｘＣｕｙＴｅ１００-ｘ-ｙ
で表現される組成を有する。ただし、式中、ｘは１８．０（ａｔ．％）以上、３６．０（ａｔ．％）以下、ｙは１６．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内で、４５（ａｔ．％）≦ｘ＋ｙ≦５５（ａｔ．％）となるように選択されている。この二段抵抗変化型相変化材料ＧｅｘＣｕｙＴｅ１００-ｘ-ｙ（以下、単に「ＧｅＣｕＴｅ」とも記す）は、温度により電気抵抗が二段階に変化し、電気抵抗が相対的に高いアモルファス相と、電気抵抗が相対的に中位の第１の結晶相と、電気抵抗が相対的に低い第２の結晶相という三つの相状態を取ることが可能であり、三つの相状態の間での体積変化が非常に小さいという特徴を有している。
【００３３】
上記化学式において、Ｇｅを１８．０（ａｔ．％）以上、３６．０（ａｔ．％）以下の範囲内とし、Ｃｕを１６．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内とする理由は、この範囲よりもＧｅが多いか又は少ない場合、又は、この範囲よりもＣｕが多いか又は少ない場合には、電気抵抗が二段階に変化しないからである。言い換えると、Ｇｅ及びＣｕがそれぞれ上記の範囲にない場合、アモルファス相、第１の結晶相及び第２の結晶相という三つの相状態を取ることができないからである。また、Ｇｅは２２．０（ａｔ．％）以上、３４．０（ａｔ．％）以下の範囲内であることが好ましく、２５．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内であることがより好ましい。また、Ｃｕは１８．０（ａｔ．％）以上、２９．０（ａｔ．％）以下の範囲内であることが好ましく、２１．０（ａｔ．％）以上、２７．０（ａｔ．％）以下の範囲内であることがより好ましい。
【００３４】
更に、上記化学式において、（ｘ＋ｙ）を４５（ａｔ．％）≦ｘ＋ｙ≦５５（ａｔ．％）の範囲内とする理由は、この範囲よりも（ｘ＋ｙ）が多いか又は少ない場合には、ＧｅＣｕＴｅが第１の結晶相や第２の結晶相が所望の結晶構造にならないからである。また、（ｘ＋ｙ）は、４７（ａｔ．％）≦ｘ＋ｙ≦５３（ａｔ．％）の範囲内であることが好ましい。
【００３５】
上記範囲内において、ＧｅＣｕＴｅが二段階の電気抵抗の変化を示し、アモルファス相、第１の結晶相及び第２の結晶相という三つの相状態を取るとき、ＧｅＣｕＴｅにおける３つの相状態の間での体積変化は非常に小さくなる。
【００３６】
上記のＧｅＣｕＴｅにおいて、アモルファス相からの第１段階目の変化で生じる第１の結晶相は、斜方晶構造を有し、結晶化温度は約２４０℃、電気抵抗率は約５×１０-４Ωｃｍを示すＧｅＣｕ２Ｔｅ３であると考えられる。また、第２段階目の変化で生じる第２の結晶相は、菱面体晶構造を有し、結晶化温度は約３２０℃、電気抵抗率は約４×１０-４Ωｃｍを示すＧｅＴｅであると考えられる。
【００３７】
上記のＧｅＣｕＴｅは、例えば、単独で３値の情報の書き込みが可能な多値記録相変化メモリ素子のメモリ層の材料に適用することはできる。しかし、４値（２ビット）の情報の書き込みが可能な多値記録相変化メモリ素子のメモリ層の材料に適用する場合には、１値分の情報を書き込む材料が不足である。したがって、上記ＧｅＣｕＴｅに、１値分の情報を書き込む相変化材料を組み合わせて対応する。
【００３８】
すなわち、実施の形態に係る多値記録相変化メモリ素子は、温度の上昇と共に電気抵抗が一段階の変化を示す相変化材料、すなわち一段抵抗変化型相変化材料で形成された第１の相変化層と、温度の上昇と共に電気抵抗が二段階の変化を示す上述の多段相変化材料、すなわち二段抵抗変化型相変化材料で形成された第２の相変化層と、を備えるメモリ層を具備している。ここで、第１の相変化層の電気抵抗は、第２の相変化層における第１段階目の電気抵抗の変化が生じる温度よりも低い温度で一段階で変化する。また、第１の相変化層のアモルファス相の電気抵抗が、第２の相変化層のアモルファス相の電気抵抗よりも高い。この多値記録相変化メモリ素子は、４値（２ビット）の情報の書き込みが可能である。
【００３９】
このように、第２の相変化層の二段抵抗変化型相変化材料ＧｅＣｕＴｅと組み合わせる第１の相変化層の一段抵抗変化型相変化材料としては、二段抵抗変化型相変化材料と比較して、結晶化温度が低く、かつアモルファス相の電気抵抗が高い材料を選択する。その理由は、一段抵抗変化型相変化材料の結晶化温度が二段抵抗変化型相変化材料の結晶化温度と同程度以上の場合、メモリ層へ結晶化パルスを印可したときに二つの材料が同時に結晶化してしまい、四段階の電気抵抗の状態が得られなくなるためである。更に、一段抵抗変化型相変化材料のアモルファス相の電気抵抗が二段抵抗変化型相変化材料のアモルファス相の電気抵抗と同程度の場合、一段抵抗変化型相変化材料が結晶化しても、二段抵抗変化型相変化材料がアモルファス相の状態であれば、一番抵抗が高い状態と二番目に抵抗が高い状態の差が小さくなり、四つの電気抵抗の状態が得られなくなるためである。このような特性を有する一段抵抗変化型相変化材料としては、特に制限はないが、ＧｅＴｅ系材料を含むことが好ましく、ＧｅＴｅを含むことがより好ましい。ＧｅＴｅの組成は、Ｇｅ：Ｔｅが厳密に１：１である必要はなく、±５％程度の誤差を有していてもよい。
【００４０】
また、実施の形態に係る多値記録相変化メモリ素子は、温度の上昇と共に電気抵抗が一段階の変化を示す相変化材料、すなわち一段抵抗変化型相変化材料で形成された第１の相変化層と、温度の上昇と共に電気抵抗が二段階の変化を示す上述の多段相変化材料、すなわち二段抵抗変化型相変化材料で形成された第２の相変化層と、を備えるメモリ層を具備している。ここで、第１の相変化層の電気抵抗は、第２の相変化層における第１段階目の電気抵抗の変化が生じる温度と第２段階目の電気抵抗の変化が生じる温度との間の温度で電気抵抗が一段階で変化する。また、第１の相変化層のアモルファス相の電気抵抗が、第２の相変化層のアモルファス相の電気抵抗よりも低い。この多値記録相変化メモリ素子は、４値（２ビット）の情報の書き込みが可能である。
【００４１】
このように、第２の相変化層の二段抵抗変化型相変化材料ＧｅＣｕＴｅと組み合わせる第１の相変化層の一段抵抗変化型相変化材料としては、一段抵抗変化型相変化材料の結晶化温度が、二段抵抗変化型相変化材料の第１結晶化温度と第２結晶化温度との間の範囲にあり、かつ一段抵抗変化型相変化材料のアモルファス相の電気抵抗が二段抵抗変化型相変化材料のアモルファス相の電気抵抗よりも低い材料を選択する。その理由は、一段抵抗変化型相変化材料のアモルファス相の電気抵抗が二段抵抗変化型相変化材料のアモルファス相の電気抵抗よりも低い場合、一段抵抗変化型相変化材料の結晶化温度が最も高いと、二段抵抗変化型相変化材料が第１の結晶相の状態であるか第２の結晶相の状態であるかに関係なく、一段抵抗変化型相変化材料のアモルファス相の電気抵抗で全体の抵抗が決まってしまい、四段階の抵抗状態が得られなくなるためである。更に、一段抵抗変化型相変化材料の結晶化温度が最も低いと、一段抵抗変化型相変化材料がアモルファス相であるか結晶相であるかに関係なく、二段抵抗変化型相変化材料のアモルファス相の電気抵抗で全体の抵抗が決まってしまい、四つの電気抵抗の状態が得られなくなるためである。このような特性を有する一段抵抗変化型相変化材料としては、特に制限はないが、ＧａＳｂ系材料を含むことが好ましく、Ｇａ２４Ｓｂ７６を含むことがより好ましい。ＧｅＳｂの組成は、Ｇｅ：Ｓｂが厳密に２４：７６である必要はなく、±５％程度の誤差を有していてもよい。
【００４２】
上記の多値記録相変化メモリ素子では、メモリ層は、第２の相変化層と第１の相変化層との積層体であってもよい。積層体は、基板上に設けられ、メモリ層に通電するための第１の電極層と第２の電極層との間に配置されていてもよい。具体的には、多値記録相変化メモリ素子は、基板（絶縁層を有してもよい）上に形成された第１の相変化層と、第１の相変化層上に形成された第２の相変化層と、第１の相変化層の端及び第２の相変化層の端にそれぞれ形成された第１電極層及び第２の電極層とを含み、第１の相変化層と第２の相変化層の露出部分が絶縁層により覆われていることが好ましい。絶縁層としては、ＳｉＯ２、ＺｎＳ-ＳｉＯ２、Ｓｉ３Ｎ４などが例示される。二つの電極層としては、Ｗ、ＴｉＮ、Ａｌ、Ｃｕなどが例示される。なお、第１の相変化層と第２の相変化層の位置関係は逆であってもよい。
【００４３】
更に、上記の多値記録相変化メモリ素子では、第２の相変化層と第１の相変化層との間に他の電極層が配置されていてもよい。具体的には、上記多値記録相変化メモリ素子に、更に、第１の電極層と第１の相変化層との間、及び、第１の相変化層と第２の相変化層との間に発熱性電極層があることが好ましい。発熱性電極層としては、Ｗ、ＴｉＷのような金属、ＴｉＮのような窒化物、及び酸化物などが挙げられる。第１の相変化層と第２の相変化層の露出部は絶縁層により覆われている。なお、第１の相変化層と第２の相変化層の位置関係は逆であってもよい。
【００４４】
次に、実施の形態に係る多段相変化材料すなわち二段抵抗変化型相変化材料ＧｅＣｕＴｅの製造方法について説明する。ＧｅＣｕＴｅの製造方法としては、Ｇｅ、Ｃｕ及びＴｅを含有した各種ターゲットを用いた物理蒸着法（スパッタリング等）により、各種基板上や絶縁層上に多段相変化材料を成膜する。具体的には、ターゲットに各純金属（Ｇｅ、Ｃｕ及びＴｅ）又は各二元合金（Ｇｅ-Ｔｅ合金及びＣｕ-Ｔｅ合金）を用い、多元スパッタリングにより成膜出力を変化させて各元素の濃度を調整しながら多段相変化材料を成膜する。あるいは、予め成分調整した三元合金ターゲット（Ｇｅ-Ｃｕ-Ｔｅ合金）を用いてスパッタリングにより多段相変化材料を成膜する。成膜時における基板温度は、必要に応じて室温から所望の温度まで変えることができる。基板温度が作製する材料の結晶化温度よりも低い場合には、材料はアモルファス相を呈し、基板温度が結晶化温度よりも高い場合には、材料は結晶相を呈する。
【００４５】
以上説明された実施の形態の多段相変化材料は、アモルファス相と結晶相（上述の第２の結晶相）だけでなく、温度範囲で少なくとも３０℃以上に亘って存在する中間の相（上述の第１の結晶相）を有し、三段階の電気抵抗の状態を示し、かつ体積変化が４％以下である。したがって、この多段相変化材料（二段抵抗変化型相変化材料）と一般的な相変化材料（一段抵抗変化型相変化材料）とを組み合わせることで、二種類しか材料を使わないにもかかわらず、四つの電気抵抗の状態を有することができ、２ビット記録が実現できる。また、体積変化が小さいため、繰り返し動作による故障が起き難く、高繰り返し書き換え回数を実現できる。その結果、この多段相変化材料を用いて実用性の高い多値記録相変化メモリ素子を構成することが可能となる。
【実施例】
【００４６】
まず、多段相変化材料の実施例について説明する。
図１は、実施例及び比較例に係る相変化材料の組成とその物理特性を示す表である。実施例１〜３の試料は多段相変化材料すなわち二段抵抗変化型相変化材料で形成された相変化材料薄膜である。一方、比較例１〜３の試料は一般的な相変化材料すなわち一段抵抗変化型相変化材料で形成された相変化材料薄膜である。実施例１〜３及び比較例１〜３の試料は、ＲＦスパッタリング装置を用いて、ＳｉＯ２／Ｓｉ基板上に２００ｎｍの膜厚で形成された。スパッタリングでは、ターゲットとしてＧｅＴｅ合金及びＣｕＴｅ合金を用い、各ターゲットの成膜出力を調整して、所望の組成を有する相変化材料のアモルファス相の薄膜を作製した。実施例１〜３の試料（二段抵抗変化型相変化材料）は、ＧｅｘＣｕｙＴｅ１００-ｘ-ｙの組成であった。ただし、ｘは２７．２（ａｔ．％）以上、３１．４（ａｔ．％）以下、ｙは２１．１（ａｔ．％）以上、２４．３（ａｔ．％）以下、（ｘ＋ｙ）は５１．５（ａｔ．％）以上、５２．５（ａｔ．％）以下の組成範囲であった。また、比較例１〜３の試料（一段抵抗変化型相変化材料）は、ＧｅＴｅ、Ｇｅ４６．２Ｃｕ５．１Ｔｅ４８．７及びＧｅ１７．４Ｃｕ３３．６Ｔｅ４９．０の組成であった。なお、各試料の組成は、走査電子顕微鏡−エネルギー分散型Ｘ線分光法（ＳＥＭ−ＥＤＳ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ  -  Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定した。
【００４７】
図１には、実施例１〜３及び比較例１〜３の試料の結晶化温度Ｔｘ（ｏＣ）、結晶化による体積変化（％）及び抵抗変化のタイプが示されている。ここで、結晶化温度Ｔｘについては、二端子法を用いて昇温過程（昇温速度：１０ｏＣ／分）における電気抵抗を測定し、電気抵抗が急激な低下を開始する温度とした。体積変化については、原子間力顕微鏡法により昇温前のアモルファス相の膜厚（ｔＡ）と昇温、冷却後の結晶相の膜厚（ｔＣ）を測定し、（（ｔＣ／ｔＡ）-１）×１００（％）から求めた。抵抗変化のタイプについては、昇温過程における電気抵抗の変化の挙動から判断した。
【００４８】
図１に示されるように、比較例１〜３の相変化材料薄膜は一段階の電気抵抗の変化、すなわちアモルファス相から結晶相への変化を示したのに対して、実施例１〜３の相変化材料薄膜は二段階の電気抵抗の変化、すなわちアモルファス相から第１の結晶相への変化及び第１の結晶相から第２の結晶相への変化を示した。言い換えると、比較例１〜３の相変化材料薄膜の結晶化温度は一つであるのに対して、実施例１〜３の相変化材料薄膜の結晶化温度は二つであった。以下、比較例１及び実施例２、３を例に具体的に説明する。
【００４９】
図２Ａは、比較例１及び実施例２の相変化材料薄膜について、二端子法にて得られた昇温・降温時における電気抵抗の変化を示す。ただし、縦軸及び横軸はそれぞれ電気抵抗（Ω）及び温度（℃）を示し、曲線Ｍ１及びＭ２はそれぞれ比較例１及び実施例２の相変化材料薄膜を示す。図２Ａに示されるように、比較例１の相変化材料薄膜（曲線Ｍ１）は、アモルファス相の電気抵抗が非常に高いが、結晶化が起きたと考えられる結晶化温度Ｔｘにおいて電気抵抗が急激に減少した。このように比較例１の相変化材料薄膜は、一段階で電気抵抗が変化したが、結晶化後の降温過程において電気抵抗は殆ど変化しなかった。一方、実施例２の相変化材料薄膜（曲線Ｍ２）は、最初の結晶化、すなわち第１の結晶化が起きたと考えられる第１結晶化温度Ｔｘ１において電気抵抗が急激に減少したが、完全には減少し切らなかった。その後、更に昇温を行うと、次の結晶化、すなわち第２の結晶化が起きたと考えられる第２結晶化温度Ｔｘ２において再び電気抵抗が急激に減少した。そして完全に結晶化した後の結晶相の電気抵抗は、比較例１の相変化材料薄膜と実施例２の相変化材料薄膜とで殆ど変わりなかった。このように電気抵抗の昇温中における変化から、電気抵抗、すなわち結晶構造の一段階又は二段階の変化、及び、その変化が起きる温度、すなわち結晶化温度Ｔｘがわかる。したがって、この結果に基づいて、図１の抵抗変化のタイプ及び結晶化温度を判断した。図２Ａの例では、比較例１の相変化材料薄膜については、曲線Ｍ１より、結晶化温度Ｔｘは１８８℃であり、抵抗変化のタイプは一段階であった。一方、実施例２の相変化材料薄膜については、曲線Ｍ２より、結晶化温度Ｔｘは第１結晶化温度Ｔｘ−１が２３８℃、第２結晶化温度Ｔｘ−２が３２０℃であり、抵抗変化のタイプは二段階であった。
【００５０】
図２Ｂは、実施例３の相変化材料薄膜について、二端子法にて得られた昇温・降温時における電気抵抗変化を示す。ただし、縦軸及び横軸は図２Ａと同様である。曲線Ｍ３は実施例３の相変化材料薄膜を示す。図２Ｂに示されるように、実施例３の相変化材料薄膜（曲線Ｍ３）では、第１結晶化温度Ｔｘ−１が２２５℃、第２結晶化温度Ｔｘ−２が３１８℃であり、抵抗変化のタイプは二段階であった。また、第１結晶化温度Ｔｘ−１以上、第２結晶化温度Ｔｘ−２以下の温度まで昇温した後、すなわち第１の結晶化の後に降温すると、第１の結晶化での電気抵抗がそのまま維持されて、室温まで殆ど変わらなかった。同様に、第２結晶化温度Ｔｘ−２以上の温度まで昇温した後、すなわち第２の結晶化の後に降温すると、第２の結晶化での電気抵抗がそのまま維持されて、室温まで殆ど変わらなかった。そして、第１の結晶化の後の電気抵抗と第２の結晶化の後の電気抵抗とは室温において１桁以上異なることから、これらの状態はデータを読み取るための充分な差を有していることが分かった。
【００５１】
なお、上記の図２Ａや図２Ｂの場合と同様にして、比較例２及び比較例３の相変化材料薄膜では、結晶化温度Ｔｘは２２６℃及び２２３℃であり、抵抗変化のタイプは一段階であった。また、実施例１の相変化材料薄膜では、第１結晶化温度Ｔｘ−１が２４０℃、第２結晶化温度Ｔｘ−２が３２１℃であり、抵抗変化のタイプは二段階であった。
【００５２】
また、図１に示されるように、比較例１〜３の相変化材料薄膜はアモルファス相から結晶相への相変化で大きな体積変化を示したのに対して、実施例１〜３の相変化材料薄膜はアモルファス相から結晶相への相変化で非常に小さな体積変化を示した。以下、比較例１、２及び実施例２、３を例に具体的に説明する。
【００５３】
図３Ａは、比較例２の相変化材料薄膜のアモルファス相と結晶相との間の膜厚変化を示す。縦軸は相変化材料薄膜の厚さ（ｎｍ）を示し、厚さが０ｎｍの領域は基板表面であり、相変化材料薄膜がない部分である。横軸は測定装置内の距離を示し、相変化材料薄膜の体積変化には無関係な量である。Ａはアモルファス相の測定結果を示し、Ｃは結晶相の測定結果を示す。比較例２の相変化材料薄膜は、一段抵抗変化型相変化材料で形成されており、アモルファス相（Ａ）から結晶化して結晶相（Ｃ）になることで厚さが数十ｎｍ減少した。すなわちアモルファス相から結晶化して結晶相になることで体積が減少した。
【００５４】
一方、図３Ｂは、実施例３の相変化材料薄膜のアモルファス相と結晶相との間の膜厚変化を示す。縦軸及び横軸並びにＡ及びＣは図３Ａと同様である。実施例３の相変化材料薄膜は、二段抵抗変化型相変化材料で形成されており、アモルファス相（Ａ）から結晶化（第２の結晶化）して結晶相（Ｃ）になっても厚さがほとんど変化しなかった。すなわちアモルファス相の体積と結晶相の体積とで大きな違いがなかった。
【００５５】
図３Ｃは、比較例１と実施例２の相変化材料薄膜の結晶化前後における体積変化を示す。体積変化は図３Ａ及び図３Ｂと同様にして計測した。比較例１の相変化材料薄膜は、一段階抵抗変化を示すので、アモルファス相と３５０℃加熱処理した後の結晶相との間で体積を比較したところ、結晶化により体積が７．８％減少した。一方、実施例２の相変化材料薄膜は、二段階抵抗変化を示すので、アモルファス相と３００℃加熱処理した第１の結晶相との間、及び、アモルファス相と３５０℃加熱処理した第２の結晶相との間でそれぞれ体積を比較したところ、第１の結晶化により体積が３．２％増加し、第２の結晶化により体積が０．６％増加した。以上の結果から、一段抵抗変化型相変化材料では体積変化が大きいが、二段抵抗変化型相変化材料では体積変化が非常に小さいことが分った。それゆえ、二段抵抗変化型相変化材料は長期繰返し書換えが可能であることが判明した。
【００５６】
なお、上記の図３Ａや図３Ｂの場合と同様にして、比較例２及び比較例３の相変化材料薄膜では、体積変化は８．３％の減少及び３．４％の増加で、いずれも大きかった。一方、実施例１及び実施例３の相変化材料薄膜では、体積変化は０．３％の減少及び０．９％の減少で、いずれも非常に小さかった。
【００５７】
図４Ａは、表１に基づく、Ｇｅの割合（ａｔ．％）と体積変化（％）との関係を示すグラフである。図４Ａを参照すると、Ｇｅの割合と体積変化と二段階の抵抗変化とは相関があると見ることもできる。ここで、二段抵抗変化型相変化材料となるのが、体積変化が±３％程度以内と考えれば、Ｇｅの割合は１８．０（ａｔ．％）以上、３６．０（ａｔ．％）以下の範囲内となる。好ましくは２２．０（ａｔ．％）以上、３４．０（ａｔ．％）以下の範囲内となる。より好ましくは、２５．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内となる。
【００５８】
一方、図４Ｂは、表１に基づく、Ｃｕの割合（ａｔ．％）と体積変化（％）との関係を示すグラフである。図４Ｂを参照すると、Ｃｕの割合と体積変化と二段階の抵抗変化とは相関があると見ることもできる。ここで、二段抵抗変化型相変化材料となるのが、体積変化が±３％程度以内と考えれば、Ｃｕの割合は１６．０（ａｔ．％）以上、３２．０（ａｔ．％）以下の範囲内となる。好ましくは１８．０（ａｔ．％）以上、２９．０（ａｔ．％）以下の範囲内となる。より好ましくは２１．０（ａｔ．％）以上、２７．０（ａｔ．％）以下の範囲内となる。
【００５９】
まず、多値記録相変化メモリ素子に係る実施例について説明する。
図５は、二段抵抗変化型相変化材料と一段抵抗変化型相変化材料とを組み合わせたときに、多値記録が可能な材料の組み合わせの実施例及び多値記録が不可能な組み合わせの比較例を、材料の物理特性に関係付けて示す表である。それぞれ、材料の組成、アモルファス相の電気抵抗、結晶化温度、結晶相の電気抵抗、多値記録の可能性を示した。ただし、二段抵抗変化型相変化材料のアモルファス相の電気抵抗をＲＡ２、第１結晶化温度をＴｘ２−１、第１の結晶相の電気抵抗をＲＣ２−１、第２結晶化温度をＴｘ２−２、第２の結晶相の電気抵抗をＲＣ２−２とする。また、一段抵抗変化型相変化材料のアモルファス相の電気抵抗をＲＡ１、結晶化温度をＴｘ１、結晶相の電気抵抗をＲＣ１とする。実施例４〜５に示すのは多値記録が可能な組み合わせであり、比較例４〜７に示すのは多値記録が不可能な組み合わせである。
【００６０】
実施例４は、二段抵抗変化型相変化材料と、その二段抵抗変化型材料よりも結晶化温度が低く、かつアモルファス相の電気抵抗が最も高い一段抵抗変化型材料との組み合わせである。具体的には、Ｇｅ２８．８Ｃｕ２３．４Ｔｅ４７．８と、ＧｅＴｅとの組み合わせである。その場合、二段抵抗変化型相変化材料と一段抵抗変化型相変化材料とは、例えば図２Ａに示す曲線Ｍ２と曲線Ｍ１との関係を有することになる。図５の実施例４に示すように、ＲＡ１＞ＲＡ２かつＴｘ１＜Ｔｘ２−１＜Ｔｘ２−２の場合、「ＲＡ１＋ＲＡ２」、「ＲＣ１＋ＲＡ２」、「ＲＣ１＋ＲＣ２−１」および「ＲＣ１＋ＲＣ２−２」によって四段階の電気抵抗の状態が実現される。ただし、「ＲＡ１＋ＲＡ２」＞「ＲＣ１＋ＲＡ２」＞「ＲＣ１＋ＲＣ２−１」＞「ＲＣ１＋ＲＣ２−２」である。ただし、一段抵抗変化型相変化材料のＲＡ１やＴＸ１の値は、二段抵抗変化型相変化材料のＲＡ２、Ｔｘ２−１、Ｔｘ２−２の値に応じて、一段抵抗変化型相変化材料の組成や材料を変更することにより、適宜変更可能である。例えば、ＲＡ１やＴｘ１の値は、ＧｅＴｅ系材料のＧｅとＴｅの組成比を変更することで、適宜変更可能である。
【００６１】
一方、Ｔｘ１がＴｘ２-１及びＴｘ２-２よりも大きい、すなわち高温の場合（比較例４及び比較例５）、一段抵抗変化型相変化材料を結晶化させるために印可した電流・電圧パルスによって二段抵抗変化型相変化材料も結晶化してしまい、上記の四段階の電気抵抗の状態が実現できなくなる。そのため、ＲＡ１＞ＲＡ２の場合、Ｔｘ１はＴｘ２−１及びＴｘ２−２よりも小さい値、すなわち低温になる必要がある（実施例４）。
【００６２】
実施例５は、二段抵抗変化型相変化材料と、その二段抵抗変化型材料の第１結晶化温度と第２結晶化温度との間に結晶化温度があり、かつアモルファス相の電気抵抗が、二段抵抗変化型相変化材料のアモルファス相の電気抵抗よりも低い一段抵抗変化型材料との組み合わせである。具体的には、Ｇｅ２８．８Ｃｕ２３．４Ｔｅ４７．８と、Ｇａ２４Ｓｂ７６との組み合わせである。その場合、二段抵抗変化型相変化材料と一段抵抗変化型相変化材料とは、例えば図６に示す曲線Ｍ２と曲線Ｍ１との関係を有することになる。ただし、図６において、縦軸及び横軸及び各符号は図２Ａの場合と同様である。実施例５に示すように、ＲＡ１＜ＲＡ２かつＴｘ２−１＜Ｔｘ１＜Ｔｘ２−２の場合、「ＲＡ１＋ＲＡ２」、「ＲＡ１＋ＲＣ２−１」、「ＲＣ１＋ＲＣ２−１」および「ＲＣ１＋ＲＣ２−２」によって四段階の電気抵抗の状態が実現される。ただし、「ＲＡ１＋ＲＡ２」＞「ＲＡ１＋ＲＣ２−１」＞「ＲＣ１＋ＲＣ２−１」＞「ＲＣ１＋ＲＣ２−２」である。ただし、この場合にも、一段抵抗変化型相変化材料のＲＡ１やＴｘ１の値は、二段抵抗変化型相変化材料のＲＡ２、Ｔｘ２−１、Ｔｘ２−２の値に応じて、一段抵抗変化型相変化材料の組成や材料を変更することにより、適宜変更可能である。例えば、ＲＡ１やＴｘ１の値は、ＧａＳｂ系材料のＧａとＳｂの組成比を変更することで、適宜変更可能である。
【００６３】
一方で、ＲＡ２＞ＲＡ１かつＴｘ１＞Ｔｘ２-２＞Ｔｘ２-１の場合（比較例６）、四段階の電気抵抗の状態としては、「ＲＡ１＋ＲＡ２」、「ＲＡ１＋ＲＣ２−１」、「ＲＡ１＋ＲＣ２−２」及び「ＲＣ１＋ＲＣ２−２」が考えられるが、二段抵抗変化型相変化材料が第１の結晶相であろうと第２の結晶相であろうと、一段抵抗変化型相変化材料のアモルファス相の電気抵抗によって全体の電気抵抗は決まってしまうので、「ＲＡ１＋ＲＣ２−１」と「ＲＡ１＋ＲＣ２−２」との間に有意な電気抵抗の差は見られず、三段階の電気抵抗の状態しか得られない。同様に、ＲＡ２＞ＲＡ１かつＴｘ２-２＞Ｔｘ２-１＞Ｔｘ１の場合（比較例７）、四段階の電気抵抗の状態としては、「ＲＡ１＋ＲＡ２」、「ＲＣ１＋ＲＡ２」、「ＲＣ１＋ＲＣ２−１」および「ＲＣ１＋ＲＣ２−２」が考えられるが、一段抵抗変化型相変化材料がアモルファス相であろうと結晶相であろうと、二段抵抗変化型相変化材料のアモルファス相の電気抵抗によって全体の電気抵抗は決まってしまうので、「ＲＡ１＋ＲＡ２」と「ＲＣ１＋ＲＡ２」との間に有意な抵抗の差は見られず、三段階の電気抵抗の状態しか得られない。
【００６４】
以上のことから、ＲＡ１＞ＲＡ２かつＴｘ１＜Ｔｘ２-１＜Ｔｘ２-２の場合（実施例４）、又は、ＲＡ１＜ＲＡ２かつＴｘ２-１＜Ｔｘ１＜Ｔｘ２-２の場合（実施例５）に、一段抵抗変化型相変化材料と二段抵抗変化型相変化材料の組み合わせで四段階の電気抵抗の状態が実現できることがわかる。
【００６５】
実施例４及び実施例５に示す組み合わせの材料を用い、パルス電圧印可による相変化を調査した。図７は、本実験にて用いた多値記録相変化メモリセルの構造を示す概略断面図である。多値記録相変化メモリセルは、半導体基板１と、半導体基板１上に設けられた絶縁体層２と、絶縁体層２上に設けられた下部電極としての第１の電極層３と、第１の電極層３上に設けられた第１の相変化層５と、第１の相変化層５上に設けられた第２の相変化層６と、第１の相変化層５及び第２の相変化層６を囲むように設けられた絶縁体層４と、第２の相変化層６上に設けられた上部電極としての第２の電極層７とを備えている。
【００６６】
図７に示す多値記録相変化メモリセルを以下のように製造した。まず、半導体基板１としてのＳｉ基板上に絶縁体層２としてのＳｉＯ２が積層された基板上に、電極材料としてＷの膜をスパッタリング法で成膜した。そして、Ｗの膜をフォトリソグラフィー法で成形することにより第１の電極層３を形成した。次に、第１の電極層３上に一段抵抗変化型相変化材料の膜及び二段抵抗変化型相変化材料の膜をスパッタリング法により合計で２００ｎｍ成膜した。そして、その積層膜をフォトリソグラフィー法で成形することにより第１の相変化層５及び第２の相変化層６を形成した。ここでは、二段抵抗変化型相変化材料として、図５の実施例４又は実施例５の材料を用いた。次に、第１の相変化層５、第２の相変化層６及び第１の電極層３を覆うように絶縁体膜としてＳｉＯ２の膜を成膜した。そして、そのＳｉＯ２の膜をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法で研磨して、第２の相変化層６の頭出しを行った。それにより、第１の相変化層５及び第２の相変化層６を囲むようにＳｉＯ２の絶縁体層４が形成された。その後、第２の相変化層６及び絶縁体層４を覆うように電極材料としてＷの膜をスパッタリング法で成膜した。そして、Ｗの膜をフォトリソグラフィー法で成形することにより第２の電極層７を形成した。なお、第１の相変化層５と第２の相変化層６とは、どちらが一段抵抗変化型相変化材料で、どちらが二段抵抗変化型相変化材料でもよい。
【００６７】
図８Ａは、第１の相変化層５及び第２の相変化層６の材料として図５の実施例４の材料を用いた場合での、パルス電圧印加実験により得られた四つの電気抵抗の状態を示す。ここで、電圧パルス幅は５０μｓに固定し、電圧を徐々に変化させ実験を行った。図に示すように、電圧印加に伴い四つの抵抗状態に変化し、各状態間で十分な電気抵抗の差が得られていることがわかる。ここで、（ＲＡ１）は一段抵抗変化型相変化材料のアモルファス相の電気抵抗、（ＲＣ１）は一段抵抗変化型相変化材料の結晶相の電気抵抗、（ＲＡ２）は二段抵抗変化型相変化材料のアモルファス相の電気抵抗、（ＲＣ２−１）は二段抵抗変化型相変化材料の第１の結晶相の電気抵抗、（ＲＣ２−２）は二段抵抗変化型相変化材料の第２の結晶相の電気抵抗である。
【００６８】
一方、図８Ｂは、第１の相変化層５及び第２の相変化層６の材料として図５の実施例５の材料を用いた場合での、パルス電圧印加実験により得られた四つの電気抵抗の状態を示す。この場合にも、図に示すように、電圧印加に伴い四つの抵抗状態に変化し、各状態間で十分な電気抵抗の差が得られていることがわかる。
【００６９】
なお、多値記録相変化メモリセルの構造は、図７の実施例に限定されるものではなく、他の構造を有していてもよい。図９は、他の実施例に係る多値記録相変化メモリセルの構造を示す概略断面図である。多値記録相変化メモリセルは、半導体基板８と、半導体基板８上に設けられた絶縁体層９と、絶縁体層９上に設けられた下部電極としての第１の電極層１０と、第１の電極層１０上に設けられた発熱性電極層１２と、発熱性電極層１２上に設けられた第１の相変化層１４と、第１の相変化層１４上に設けられた発熱性電極層１３と、発熱性電極層１３上に設けられた第２の相変化層１５と、発熱性電極層１２、第１の相変化層１４、発熱性電極層１３及び第２の相変化層１５を囲むように設けられた絶縁体層１１と、第２の相変化層１５上に設けられた上部電極としての第２の電極層１６とを備えている。
【００７０】
本発明の多段相変化材料、すなわち二段抵抗変化型相変化材料は体積変化が小さく、一つの材料でありながら、三つの電気抵抗状態を有することができるため、例えば、一つの一段抵抗変化型相変化材料と組み合わせるだけで四段階の電気抵抗の状態を実現できる。従って、それらの相変化材料を、高信頼性、高集積度な不揮発性メモリに利用することができる。
【００７１】
以上、本発明を実施の形態及び実施例に基づいて説明したが、本発明は上記の実施の形態及び実施例の記載に何ら限定されるものではなく、本発明の技術思想の範囲における他の例、態様等を当然含むものである。
【図１】
2016004924.tif 000003
【図２Ａ】
2016004924.tif 000004
【図２Ｂ】
2016004924.tif 000005
【図３Ａ】
2016004924.tif 000006
【図３Ｂ】
2016004924.tif 000007
【図３Ｃ】
2016004924.tif 000008
【図４Ａ】
2016004924.tif 000009
【図４Ｂ】
2016004924.tif 000010
【図５】
2016004924.tif 000011
【図６】
2016004924.tif 000012
【図７】
2016004924.tif 000013
【図８Ａ】
2016004924.tif 000014
【図８Ｂ】
2016004924.tif 000015
【図９】
2016004924.tif 000016