(57)【要約】【課題】センサ素子や半導体素子の電極の微細ピッチ化に際し、隣接するバンプ間のショート不良を抑制するバンプ接合を実現する。【解決手段】本発明のバンプ構造は、電極上にシードメタル層を介して設けられた柱状バンプと、前記柱状バンプの側面を覆う金属被膜と、を有し、前記金属被膜は前記シードメタル層の成分を有し、前記金属被膜の上面は前記柱状バンプの上面と同一平面に存在する。【選択図】      図１
2016181555.tif 000002
【特許請求の範囲】
【請求項１】
電極上にシードメタル層を介して設けられた柱状バンプと、前記柱状バンプの側面を覆う金属被膜と、を有し、前記金属被膜は前記シードメタル層の成分を有し、前記金属被膜の上面は前記柱状バンプの上面と同一平面に存在する、バンプ構造。
【請求項２】
前記金属被膜は、前記シードメタル層の成分と前記柱状バンプの成分との金属間化合物を有する、請求項１記載のバンプ構造。
【請求項３】
前記金属被膜は、前記柱状バンプの側面全体を覆う、請求項１または２記載のバンプ構造。
【請求項４】
前記シードメタル層と前記柱状バンプとの間にバリアメタルを設けている、請求項１から３の内の１項記載のバンプ構造。
【請求項５】
前記電極上に開口部を有するパッシベーション膜を設け、前記シードメタル層は前記開口部にて前記電極と接続する、請求項１から４の内の１項記載のバンプ構造。
【請求項６】
前記柱状バンプはＳｎ、Ａｇ、Ｂｉ、Ｉｎから選択される少なくとも１つを含み、前記シードメタル層はＴｉ、Ｃｕ、Ｗ、Ｐｔ、Ａｕから選択される少なくとも１つを含む、請求項１から５の内の１項記載のバンプ構造。
【請求項７】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とを接合するバンプ構造と、を有し、
前記バンプ構造は、前記第１の電極上にシードメタル層を介して設けられた柱状バンプと、前記柱状バンプの側面を覆う金属被膜と、を有し、前記金属被膜は前記シードメタル層の成分を有し、前記金属被膜の上面は前記柱状バンプの上面と同一平面に存在し、
前記柱状バンプの上面と前記第２の電極とが接合する、バンプ接合構造。
【請求項８】
前記金属被膜は、前記シードメタル層の成分と前記柱状バンプの成分との金属間化合物を有する、請求項７記載のバンプ接合構造。
【請求項９】
前記第２の電極は、前記柱状バンプの上面の寸法よりも小さい寸法の上面を有する突起電極を有し、前記突起電極は前記柱状バンプ内に挿入されて接合する、請求項７から１２の内の１項記載のバンプ接合構造。
【請求項１０】
電極を含む面上にシードメタル層を形成し、
前記電極上に前記シードメタル層を介して柱状バンプを電界めっきして形成し、
前記柱状バンプの形成されていない前記シードメタル層をドライエッチングで除去する際に、前記ドライエッチングされた前記シードメタル層の再付着層を前記柱状バンプの側面に形成し、
前記柱状バンプの融点よりも高い温度で熱処理して、前記柱状バンプの成分と前記再付着層の成分との金属間化合物が生成された金属被膜を形成し、
前記柱状バンプの上面と前記金属被膜の上面とが同一平面となるよう平坦化する、バンプ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ素子や半導体素子等を回路基板等に実装する際のバンプを用いた接合技術に関する。
【背景技術】
【０００２】
近年、モバイル端末やウェアラブル機器の小型化、高機能化に伴い、使用されるセンサやモジュール部品の小型化、高性能化が進展している。これらセンサやモジュール部品では、実装されるセンサ素子や半導体素子の外部接続電極が多端子化、微細ピッチ化しており、これに対応した接合技術が必要とされる。一般的な接合技術として、はんだバンプを用いた接合が適用されている。しかしながら、センサ素子や半導体素子の電極の微細ピッチ化に伴い、接合工程ではんだが溶融し変形する際に、隣接するはんだバンプと接触することによるショート不良が発生し易くなっている。
【０００３】
はんだバンプの外周部に、はんだよりも融点の高い層を形成することによって、バンプ間のショートを抑制するなどの接合の信頼性を改善する技術が、特許文献１、特許文献２、特許文献３に開示されている。
【０００４】
特許文献１では、半導体素子の電極を回路基板の電極に接合する工程で、回路基板側の電極の金属を、半導体素子側の電極に形成したはんだバンプ中に拡散させる。これにより、接合工程後のはんだバンプの外周部に、はんだよりも融点の高い金属間化合物が析出した構造が形成される。
【０００５】
特許文献２では、半導体素子の電極を回路基板の電極に接合する場合、半導体素子側の電極に棒状バンプ電極を形成し、回路基板側の電極に内部をはんだで満たした筒状バンプ電極を形成し、その筒状バンプ電極に棒状バンプ電極を接続する。筒状バンプには、はんだよりも融点の高い銅などが用いられる。
【０００６】
特許文献３では、電解めっきでバンプを形成する時のめっき電極膜を、バンプの形成後にイオンミリングして除去する際にバンプの側面に再付着せさることによって、バンプ側面にバンプよりも融点の高い被膜を形成する。さらに、バンプを加熱して、径の広がりを抑制しながらバンプ頭部の形状を丸く揃える。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４９４０６６２号公報
【特許文献２】特開平５−２２６４１９号公報
【特許文献３】特開平７−２７３１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１〜３には、以下の課題がある。
【０００９】
特許文献１では、融点の高い金属間化合物がはんだバンプの外周を被覆するのは、半導体素子と回路基板との接合工程後である。よって、接合工程の途中では、はんだの溶融による隣接するバンプ間でのショート不良は、電極の微細ピッチ化に伴い発生し易くなる。また、微細ピッチ化によりバンプのサイズも小さくなることから、はんだバンプ中への回路基板の電極金属の含有率制御が困難となる。すなわち、バンプサイズに合わせて電極金属を薄くした場合、電極金属の下層のバリアメタルであるＮｉが露出して酸化し、接合不良に至る。また、電極金属を厚くした場合、金属間化合物が多く生成され過ぎて、硬く脆い接合部となる。
【００１０】
特許文献２では、筒状バンプとなる銅を電気めっきで形成する。このとき、レジストマスクで規定された枠内に銅を析出させるため、筒状バンプは肉厚となる。そのため筒状バンプは、電極の微細ピッチ化に合わせて微細化することが難しい。また、筒状バンプ電極に棒状バンプ電極を接続する時に、溶解したはんだが筒状バンプから溢れると、隣接するバンプ間でのショート不良は電極の微細ピッチ化に伴い発生し易くなる。
【００１１】
特許文献３では、バンプ側面の再付着層からバンプ本体の頭部が盛り上がった構造となっている。よって、半導体素子の電極を回路基板の電極に接合する場合、この盛り上がった部分が接合時のバンプの溶融により横方向に広がるため、隣接するバンプ間でのショート不良は、電極の微細ピッチ化に伴い発生し易くなる。
【００１２】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、センサ素子や半導体素子の電極の微細ピッチ化に際し、隣接するバンプ間のショート不良を抑制するバンプ接合を実現することにある。
【課題を解決するための手段】
【００１３】
本発明によるバンプ構造は、電極上にシードメタル層を介して設けられた柱状バンプと、前記柱状バンプの側面を覆う金属被膜と、を有し、前記金属被膜は前記シードメタル層の成分を有し、前記金属被膜の上面は前記柱状バンプの上面と同一平面に存在する。
【００１４】
本発明によるバンプ接合構造は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とを接合するバンプ構造と、を有し、前記バンプ構造は、前記第１の電極上にシードメタル層を介して設けられた柱状バンプと、前記柱状バンプの側面を覆う金属被膜と、を有し、前記金属被膜は前記シードメタル層の成分を有し、前記金属被膜の上面は前記柱状バンプの上面と同一平面に存在し、前記柱状バンプの上面と前記第２の電極とが接合する。
【００１５】
本発明によるバンプ製造方法は、電極を含む面上にシードメタル層を形成し、前記電極上に前記シードメタル層を介して柱状バンプを電界めっきして形成し、前記柱状バンプの形成されていない前記シードメタル層をドライエッチングで除去する際に、前記ドライエッチングされた前記シードメタル層の再付着層を前記柱状バンプの側面に形成し、前記柱状バンプの融点よりも高い温度で熱処理して、前記柱状バンプの成分と前記再付着層の成分との金属間化合物が生成された金属被膜を形成し、前記柱状バンプの上面と前記金属被膜の上面とが同一平面となるよう平坦化する。
【発明の効果】
【００１６】
本発明によれば、センサ素子や半導体素子の電極の微細ピッチ化に際し、隣接するバンプ間のショート不良を抑制するバンプ接合を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態のバンプ構造を示す断面図である。
【図２】本発明の第１の実施形態のバンプ接合構造を示す断面図である。
【図３Ａ】本発明の第１の実施形態のバンプ構造の製造方法を示す断面図である。
【図３Ｂ】本発明の第１の実施形態のバンプ構造の製造方法を示す断面図である。
【図３Ｃ】本発明の第１の実施形態のバンプ構造の製造方法を示す断面図である。
【図３Ｄ】本発明の第１の実施形態のバンプ構造の製造方法を示す断面図である。
【図３Ｅ】本発明の第１の実施形態のバンプ構造の製造方法を示す断面図である。
【図３Ｆ】本発明の第１の実施形態のバンプ構造の製造方法を示す断面図である。
【図４】本発明の第２の実施形態のバンプ接合構造を示す断面図である。
【発明を実施するための形態】
【００１８】
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態のバンプ構造を示す断面図である。本実施形態のバンプ構造は、素子１の素子電極２上にシードメタル層３を介して設けられた柱状バンプ５と、柱状バンプ５の側面を覆う金属被膜７と、を有する。金属被膜７は、シードメタル層６の成分を有し、金属被膜７の上面は柱状バンプ５の上面と同一平面に存在する。金属被膜７は、シードメタル層６の成分と柱状バンプ７の成分との金属間化合物を有する。金属被膜７は、柱状バンプ５の側面全体を覆う。シードメタル層６と柱状バンプ５との間にはバリアメタルが設けられている。素子電極２上に開口部を有するパッシベーション膜４が設けられ、シードメタル層３は当該開口部にて素子電極２と接続している。
【００１９】
図１を用いてさらに具体的に本実施形態のバンプ構造を説明する。
【００２０】
本バンプ構造では、センサ素子や半導体素子などの素子１上に素子電極２が配置されており、素子１の回路面を覆い素子電極２上面の一部に開口部を有するパッシベーション膜４が配置されている。パッシベーション膜４には、ＳｉＯ２やＳｉＯＮなどの無機膜、もしくはポリイミドなどの有機膜を適用することができる。素子電極２上には、シードメタル層３とバリアメタル６を介して柱状バンプ５が形成されている。
【００２１】
シードメタル層３には、Ｔｉ、Ｃｕ、Ｗ、Ｐｔ、Ａｕから選択される少なくとも１つを含む金属からなる単層膜、あるいは各種の前記単層膜を積層した多層膜を用いることができる。シードメタル層３の厚みは、例えば０．３μｍ程度とすることができる。バリアメタル６には、柱状バンプ５を構成する金属と比較的反応しにくいＮｉなどの金属を用いることができる。柱状バンプ５には、ＳｎやＳｎ−Ａｇ、Ｓｎ−ＢｉなどのＳｎ系材料やＩｎなどの、比較的融点の低い金属を用いることができる。
【００２２】
柱状バンプ５の側面は、金属被膜７で覆われている。金属被膜７は、柱状バンプ５を構成する金属とシードメタル層３を構成する金属とが反応して生成した金属間化合物を有する。従って、金属被膜７は、柱状バンプ５を構成する金属よりも融点が高い。柱状バンプ５の上面と金属被膜７の上面とは同一平面に存在し、柱状バンプ５の上面は金属被膜７から露出している。
【００２３】
図２は、本実施形態のバンプ構造によるバンプ接合構造を示す断面図である。本実施形態のバンプ接合構造は、第１の電極である素子電極２と、第２の電極である基板電極９と、第１の電極と前記第２の電極とを接合するバンプ構造と、を有する。バンプ構造は、第１の電極上にシードメタル層３を介して設けられた柱状バンプ５と、柱状バンプ５の側面を覆う金属被膜７とを有する。金属被膜７はシードメタル層３の成分を有し、金属被膜７の上面は柱状バンプ５の上面と同一平面に存在し、柱状バンプ５の上面と第２の電極とが接合する。金属被膜７は、シードメタル層３の成分と柱状バンプ５の成分との金属間化合物を有する。金属被膜７は柱状バンプ５の側面全体を覆う。シードメタル層３と柱状バンプ５との間にはバリアメタル６が設けられている。
【００２４】
図２を用いてさらに具体的に本実施形態のバンプ接合構造を説明する。
【００２５】
本バンプ接合構造では、センサ素子や半導体素子などの素子１の素子電極２と、素子１を実装する回路基板８の基板電極９とが相対する位置に配置され、柱状バンプ５を介して接合されている。柱状バンプ５と基板電極９との接合部分は、素子１の実装時において柱状バンプ５の融点程度に加熱していることから、柱状バンプ５と基板電極９とを構成する金属が反応することで接合が得られている。基板電極９の表面に、Ｎｉなどのバリアメタルを設け、さらにその表面にＡｕの薄膜を設けた構造としてもよい。
【００２６】
金属被膜７は、柱状バンプ５よりも融点が高いため、基板電極９を構成する金属とは反応せずに接している状態である。このとき、金属被膜７の上面は柱状バンプ５の上面と同一平面に存在するため、本接合構造では融点の低い柱状バンプ７の側面が露出することは無い。
【００２７】
なお、素子１と回路基板８の間にアンダーフィル樹脂を充填することができる。アンダーフィル樹脂は柱状バンプ５の接合部分を保護するためのものである。アンダーフィル樹脂には、熱硬化性樹脂や熱可塑性樹脂などを適用することができる。
【００２８】
本実施形態では、柱状バンプ５の側面全体を柱状バンプ５よりも融点の高い金属被膜７が覆っている。よって、回路基板８へ素子１を実装する際に、柱状バンプ５の融点程度に加熱しても金属被膜７は溶融しない。そのため、加熱により柱状バンプ５が溶融しても、柱状バンプ５は金属被膜７に覆われているために、溶融した柱状バンプは外部に流れ出ない。よって、電極間ピッチが微細化しても、隣接するバンプ同志のショートが抑制される。
【００２９】
また、本実施形態では、金属被膜７の融点は柱状バンプ５の融点よりも高いことから、金属被膜７は、素子１の実装時には溶解せず、実装高さ方向のストッパーとして機能する。従って、実装時に柱状バンプ５が潰れすぎることが抑制されるため、回路基板８と素子１との間隔が十分に確保される。これにより、アンダーフィル樹脂を充填するための十分な間隔を確保することができる。
【００３０】
図３Ａ〜図３Ｆは、本実施形態のバンプ構造の製造方法を示す断面図である。図に示すように、本バンプ構造は以下のように製造される。
【００３１】
図３Ａでは、素子１に配置された素子電極２や回路を覆いかつ素子電極２上に開口部を有するパッシベーション膜４と、前記開口部と、を有する面上に、シードメタル層３を形成する。シードメタル層３の形成方法は、蒸着法やスパッタ法などの方法が適用できる。シードメタル層３には、Ｔｉ、Ｃｕ、Ｗ、Ｐｔ、Ａｕから選択される少なくとも１つを含む金属からなる単層膜、あるいは各種の前記単層膜を積層した多層膜を用いることができる。シードメタル層３の厚みは、例えば０．３μｍ程度とすることができる。
【００３２】
図３Ｂでは、フォトレジストをシードメタル層３上に塗布し、柱状バンプ５を形成する素子電極２上の位置に開口部を有するフォトレジストマスク１０を形成する。フォトレジストは感光性材料を適用することができ、素子電極２が配置された位置を露光し、現像することで、素子電極２上に開口部を形成することができる。
【００３３】
図３Ｃでは、フォトレジストマスク１０の開口部に、電解めっき法によりバリアメタル６となる金属を析出させ、続いて柱状バンプ５となる金属を析出させる。バリアメタル６には、柱状バンプ５を構成する金属と比較的反応しにくいＮｉなどの金属を用いることができる。柱状バンプ５には、ＳｎやＳｎ−Ａｇ、Ｓｎ−ＢｉなどのＳｎ系材料やＩｎなどの、比較的融点の低い金属を用いることができる。
【００３４】
図３Ｄでは、フォトレジストマスク１０を除去する。
【００３５】
図３Ｅでは、柱状バンプ５の形成部分以外のシードメタル層３をドライエッチングで除去し、エッチングされた金属を柱状バンプ５の表面に再付着させる。さらに、柱状バンプ５の融点以上に加熱することで、柱状バンプ５を構成する金属と柱状バンプ５の表面に再付着したシードメタル層３を構成していた金属とを反応させて金属間化合物を生成し、この金属間化合物を有する金属被膜７を形成する。金属被膜７は、柱状バンプ５よりも融点が高いものとなる。
【００３６】
ドライエッチングの方法としては、Ａｒイオンなどによるイオンミリングが適用できる。エッチングされたシードメタル層３の一部は、柱状バンプ５の周囲に再付着し、数ｎｍから数十ｎｍ程度の被膜を形成する。このとき、Ａｒイオンの被加工物に対する入射角を傾け、被加工物が置かれた試料台を回転させながらエッチングすることで、エッチングされた金属が柱状バンプ５の側面に付着し易くすることができる。
【００３７】
図３Ｆでは、柱状バンプ５の上面と金属被膜７の上面とが同一平面になるように平坦化することで、柱状バンプ５の側面を金属被膜７が覆う本実施形態のバンプ構造を得る。平坦化加工としては、研磨法やバイト切削法、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などの加工方法が適用できる。
【００３８】
本実施形態の製造方法では、シードメタル層３のエッチング加工時に、柱状バンプ５の外周にエッチングされた金属を再付着させ、さらに、柱状バンプ５の融点以上に加熱して金属間化合物を生成している。これにより、柱状バンプ５よりも融点の高い金属被膜７を形成することができる。さらに、柱状バンプ５の上面を平坦化加工することで、柱状バンプ５の側面に金属被膜７が形成された構造としている。従って、回路基板８へ素子１を実装する際に、金属被膜７が隣接バンプ同志の接触を防止して電気的ショート不良を抑制することから、製造歩留りを向上させることができる。
【００３９】
また、本実施形態の製造方法では、柱状バンプ５の上面が平坦化加工されて揃っていることから、回路基板８へ素子１を実装する際に、複数のバンプが配置されていても全てのバンプを回路基板８の基板電極９と当接することができ、安定した接合状態が得られる。
【００４０】
以上のように、本実施形態によれば、センサ素子や半導体素子の電極の微細ピッチ化に際し、隣接するバンプ間のショート不良を抑制するバンプ接合を実現することができる。
（第２の実施形態）
図４は、本発明の第２の実施形態のバンプ接合構造を示す断面図である。本実施形態の第１の実施形態と相違する点は、回路基板８の基板電極９が、柱状バンプ５の上面の寸法よりも小さい寸法の上面を有する突起電極１１を有し、突起電極１１が柱状バンプ５内に挿入されて接合する点である。その他のバンプ接合構造の構造は、第１の実施形態の構造と同じである。
【００４１】
本実施形態では、回路基板８への素子１の実装時に、位置合せ精度などにより相対する電極間で位置ズレが生じていたとしても、基板電極９の突起電極１１が柱状バンプ５よりも小さいために柱状バンプ５に挿入されることから、接合面積を確保することができる。また、突起電極１１によりアンカー効果が得られ、接合強度を補完できる。従って、素子１の実装位置にズレが生じたとしても十分な接合信頼性を得ることができる。
【００４２】
本実施形態によれば、センサ素子や半導体素子の電極の微細ピッチ化に際し、隣接するバンプ間のショート不良を抑制するバンプ接合を実現することができる。
（実施例）
本発明の実施例について、図３Ａ〜図３Ｆに示す製造方法を用いて説明する。
【００４３】
本発明によるモジュール部品の製造方法は、初めに、センサ用の素子１に配置された素子電極２上と素子１の回路面を覆い、素子電極２の一部に開口部を有するＳｉＯ２からなるパッシベーション膜４の全面と前記開口部とに、シードメタル層３を形成する［図３Ａ］。シードメタル層３は、スパッタ法によりＴｉ／Ａｕ／Ｐｔ／Ａｕの順に積層された、総厚み２００ｎｍ程度の層である。次に、感光性のフォトレジストをシードメタル層３上の全面に塗布し、柱状バンプ５が形成される素子電極２上の位置を露光し、現像して開口部を形成したフォトレジストマスク１０を形成する［図３Ｂ］。
【００４４】
次に、電解めっき法によりフォトレジストマスク１０の開口部に、柱状バンプ５となるＩｎを析出させる［図３Ｃ］。その後、フォトレジストマスク１０を除去する［図３Ｄ］。
【００４５】
次に、柱状バンプ５の形成部分以外のシードメタル層３をＡｒイオンによるイオンミリング加工で除去する。この時、イオン銃によるＡｒイオン放射方向を被加工物に対して傾け、被加工物が置かれた試料台を回転させながら加工する。これにより、エッチングされたシードメタル層３を構成していた金属は、柱状バンプ５の側面全体に優先的に再付着し被膜を形成する。被膜の厚みは数ｎｍから数十ｎｍ程度である。その後、柱状バンプ５の融点１５６．４℃以上である１７５℃で１分間加熱し、柱状バンプ５を構成するＩｎと柱状バンプ５の周囲に再付着したシードメタル層３を構成していた金属とを反応させ、金属間化合物による金属被膜７を形成する［図３Ｅ］。金属被膜７の融点は、柱状バンプ５の融点よりも高い。
【００４６】
最後に、柱状バンプ５の上面を切削法により平坦化加工することで、柱状バンプ５の側面を金属被膜７が覆うバンプ構造が得られる［図３Ｆ］。
【００４７】
本実施例によれば、センサ素子や半導体素子の電極の微細ピッチ化に際し、隣接するバンプ間のショート不良を抑制するバンプ接合を実現することができる。
【００４８】
本発明は上記の実施形態や実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
【００４９】
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
【００５０】
付記
（付記１）
電極上にシードメタル層を介して設けられた柱状バンプと、前記柱状バンプの側面を覆う金属被膜と、を有し、前記金属被膜は前記シードメタル層の成分を有し、前記金属被膜の上面は前記柱状バンプの上面と同一平面に存在する、バンプ構造。
（付記２）
前記金属被膜は、前記シードメタル層の成分と前記柱状バンプの成分との金属間化合物を有する、付記１記載のバンプ構造。
（付記３）
前記金属被膜は、前記柱状バンプの側面全体を覆う、付記１または２記載のバンプ構造。
（付記４）
前記シードメタル層と前記柱状バンプとの間にバリアメタルを設けている、付記１から３の内の１項記載のバンプ構造。
（付記５）
前記電極上に開口部を有するパッシベーション膜を設け、前記シードメタル層は前記開口部にて前記電極と接続する、付記１から４の内の１項記載のバンプ構造。
（付記６）
前記柱状バンプはＳｎ、Ａｇ、Ｂｉ、Ｉｎから選択される少なくとも１つを含み、前記シードメタル層はＴｉ、Ｃｕ、Ｗ、Ｐｔ、Ａｕから選択される少なくとも１つを含む、付記１から５の内の１項記載のバンプ構造。
（付記７）
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極とを接合するバンプ構造と、を有し、
前記バンプ構造は、前記第１の電極上にシードメタル層を介して設けられた柱状バンプと、前記柱状バンプの側面を覆う金属被膜と、を有し、前記金属被膜は前記シードメタル層の成分を有し、前記金属被膜の上面は前記柱状バンプの上面と同一平面に存在し、
前記柱状バンプの上面と前記第２の電極とが接合する、バンプ接合構造。
（付記８）
前記金属被膜は、前記シードメタル層の成分と前記柱状バンプの成分との金属間化合物を有する、付記７記載のバンプ接合構造。
（付記９）
前記金属被膜は、前記柱状バンプの側面全体を覆う、付記７または８記載のバンプ接合構造。
（付記１０）
前記シードメタル層と前記柱状バンプとの間にバリアメタルを設けている、付記７から９の内の１項記載のバンプ接合構造。
（付記１１）
前記第１の電極上に開口部を有するパッシベーション膜を設け、前記シードメタル層は前記開口部にて前記第１の電極と接続する、付記７から１０の内の１項記載のバンプ接合構造。
（付記１２）
前記柱状バンプはＳｎ、Ａｇ、Ｂｉ、Ｉｎから選択される少なくとも１つを含み、前記シードメタル層はＴｉ、Ｃｕ、Ｗ、Ｐｔ、Ａｕから選択される少なくとも１つを含む、付記７から１１の内の１項記載のバンプ接合構造。
（付記１３）
前記第２の電極は、前記柱状バンプの上面の寸法よりも小さい寸法の上面を有する突起電極を有し、前記突起電極は前記柱状バンプ内に挿入されて接合する、付記７から１２の内の１項記載のバンプ接合構造。
（付記１４）
電極を含む面上にシードメタル層を形成し、
前記電極上に前記シードメタル層を介して柱状バンプを電界めっきして形成し、
前記柱状バンプの形成されていない前記シードメタル層をドライエッチングで除去する際に、前記ドライエッチングされた前記シードメタル層の再付着層を前記柱状バンプの側面に形成し、
前記柱状バンプの融点よりも高い温度で熱処理して、前記柱状バンプの成分と前記再付着層の成分との金属間化合物が生成された金属被膜を形成し、
前記柱状バンプの上面と前記金属被膜の上面とが同一平面となるよう平坦化する、バンプ製造方法。
（付記１５）
前記金属被膜は前記柱状バンプの側面全体を覆う、付記１４記載のバンプ製造方法。
（付記１６）
前記シードメタル層と前記柱状バンプとの間にバリアメタルを電界めっきして形成する、付記１４または１５記載のバンプ製造方法。
（付記１７）
前記電極上に開口部を有するパッシベーション膜を形成し、前記シードメタル層を前記開口部にて前記電極と接続させる、付記１４から１６の内の１項記載のバンプ製造方法。
（付記１８）
前記柱状バンプはＳｎ、Ａｇ、Ｂｉ、Ｉｎから選択される少なくとも１つを含み、前記シードメタル層はＴｉ、Ｃｕ、Ｗ、Ｐｔ、Ａｕから選択される少なくとも１つを含む、付記１４から１７の内の１項記載のバンプ製造方法。
【符号の説明】
【００５１】
１    素子
２    素子電極
３    シードメタル層
４    パッシベーション膜
５    柱状バンプ
６    バリアメタル
７    金属被膜
８    回路基板
９    基板電極
１０    フォトレジストマスク
１１    突起電極
【図１】
2016181555.tif 000003
【図２】
2016181555.tif 000004
【図３Ａ】
2016181555.tif 000005
【図３Ｂ】
2016181555.tif 000006
【図３Ｃ】
2016181555.tif 000007
【図３Ｄ】
2016181555.tif 000008
【図３Ｅ】
2016181555.tif 000009
【図３Ｆ】
2016181555.tif 000010
【図４】
2016181555.tif 000011