(57)【要約】【課題】混色の発生を抑制することができる固体撮像装置を提供すること。【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、複数の光電変換素子と分離層とを備える。複数の光電変換素子は積層される。分離層は、積層された複数の光電変換素子間に設けられ、光電変換素子同士を電気的に絶縁する。【選択図】図３
2016066646.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の光電変換素子と、
前記積層された複数の光電変換素子間に設けられ、前記光電変換素子同士を電気的に絶縁する分離層と
を備えることを特徴とする固体撮像装置。
【請求項２】
第１の波長領域の光を吸収する第１の前記光電変換素子と、
前記分離層を介して前記第１の光電変換素子に積層され、第２の波長領域の光を吸収する第２の前記光電変換素子と、
前記第２の光電変換素子の受光面側に設けられ、前記第１の波長領域の光と前記第２の波長領域の光とを透過するカラーフィルタと
を備え、
前記分離層は、
半導体膜と当該半導体膜の表面全体を覆う絶縁膜とを備える
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１の光電変換素子および前記第２の光電変換素子に隣設されて前記光電変換素子の積層方向に延伸し、前記第１の光電変換素子とは電気的に分離され、一端側が前記第２の光電変換素子に連結されて当該第２の光電変換素子に蓄積された電荷が他端側から読み出される電荷転送路と
を備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第１の光電変換素子および前記第２の光電変換素子に隣設された第３の光電変換素子と、
前記第３の光電変換素子の受光面側に設けられ、前記第３の光電変換素子によって吸収される第３の波長域の光を透過するカラーフィルタと
を備えることを特徴とする請求項２または３に記載の固体撮像装置。
【請求項５】
前記積層された前記第１の光電変換素子および前記第２の光電変換素子が設けられる第１の画素領域と、前記第３の光電変換素子が設けられる第２の画素領域とが２次元アレイ状に配置される画素アレイ
を備えることを特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、青色の光を吸収する光電変換素子、緑色の光を吸収する光電変換素子、および赤色の光を吸収する光電変換素子を上下に積層させることで、光電変換素子の占有面積の縮小化や光電変換素子の設置数の増加を実現した固体撮像装置がある。
【０００３】
このような固体撮像装置では、上下に積層された各光電変換素子間を仕切る半導体領域においても光が吸収されて光電変換が行われ、信号電荷が生じることがある。
【０００４】
このため、例えば、青色用の光電変換素子と赤色用の光電変換素子との間の半導体領域に青色の光が吸収されて光電変換が行われ、信号電荷が生じた場合、青色用の信号電荷が赤色用の光電変換素子へ移動して蓄積されると、赤色の画素において混色が生じる。かかる混色は、赤色以外の画素においても生じうる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−８４７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態は、混色の発生を抑制することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、複数の光電変換素子と分離層とを備える。複数の光電変換素子は積層される。分離層は、積層された複数の光電変換素子間に設けられ、光電変換素子同士を電気的に絶縁する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図である。
【図２】図２は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図３】図３は、第１の実施形態に係る画素アレイの断面を模式的に示す説明図である。
【図４】図４は、第１の実施形態に係る固体撮像装置の製造工程を示す断面模式図である。
【図５】図５は、第１の実施形態に係る固体撮像装置の製造工程を示す断面模式図である。
【図６】図６は、第１の実施形態に係る固体撮像装置の製造工程を示す断面模式図である。
【図７】図７は、第１の実施形態に係る固体撮像装置の製造工程を示す断面模式図である。
【図８】図８は、第１の実施形態に係る固体撮像装置の製造工程を示す断面模式図である。
【図９】図９は、第２の実施形態に係る画素アレイの構成を示す断面による説明図である。
【図１０】図１０は、第３の実施形態に係る画素アレイの構成を示す断面による説明図である。
【図１１】図１１は、Ｓｉ層の深さに対する光吸収量の波長依存性を示すグラフである。
【図１２】図１２は、入射光に対する吸収効率の膜厚依存性を示すグラフである。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１１】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。
【００１２】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。
【００１３】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１４】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。
【００１５】
次に、図２を参照しながらカメラモジュール１が備える固体撮像装置１４について説明する。図２は、第１の実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１６】
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子における入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。なお、第１の実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１７】
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備え、これらは主にアナログ回路で構成される。
【００１８】
画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が配置されている。そして、画素アレイ２３は、各画素に対応する各光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。
【００１９】
タイミング制御部２５は、垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７およびラインメモリ２８に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２０】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。
【００２１】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
【００２２】
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部であり、主にデジタル回路で構成される。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。
【００２３】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
【００２４】
かかるイメージセンサ２０では、半導体層内において光電変換素子を上下に積層することによって、画素アレイ２３おける光電変換素子の占有面積の縮小化や光電変換素子の設置数の増加を可能にしている。
【００２５】
具体的には、画素アレイ２３には、青色の光を受光する光電変換素子（以下、「青色用の光電変換素子」と記載する）と緑色の光を受光する光電変換素子（以下、「緑色用の光電変換素子」と記載する）とが平面視において市松状に設けられる。また、赤色の光を受光する光電変換素子（以下、「赤色用の光電変換素子」と記載する）が青色用の光電変換素子の光が入射する側とは逆側に設けられる。
【００２６】
かかる画素アレイ２３では、積層された青色用の光電変換素子および赤色用の光電変換素子が第１の画素領域となり、緑色用の光電変換素子が第２の画素領域となる。本実施形態では、画素アレイ２３において第１の画素領域と第２の画素領域とが２次元アレイ状に配置される。
【００２７】
さらに画素アレイ２３では、半導体層における青色用の光電変換素子と赤色用の光電変換素子との間を電気的に絶縁することで、混色の発生を抑制している。ここで、図３を参照して、半導体層における青色用の光電変換素子と赤色用の光電変換素子との間を電気的に絶縁することが可能な画素アレイ２３の概略構成について説明する。
【００２８】
図３は、第１の実施形態に係る画素アレイ２３の断面を模式的に示す説明図である。なお、図３では、第１の実施形態の画素アレイ２３の一部を選択的に示している。画素アレイ２３の詳細な構成については、後述する画素アレイ２３の形成方法を含む固体撮像装置１４の製造方法で説明する。また、ここでは、便宜上、画素アレイ２３の光９が入射する側を上とし、画素アレイ２３の光９が入射する側とは逆側を下として説明する。
【００２９】
図３に示すように、画素アレイ２３は、半導体層３内に青色用の光電変換素子４ａと赤色用の光電変換素子４ｂと緑色用の光電変換素子４ｃと電荷転送路４０と分離層６とを備える。
【００３０】
また、画素アレイ２３は、半導体層３の光９が入射する側に、平面視において２次元アレイ状に配列されたカラーフィルタ８ａ，８ｂとカラーフィルタ８ａに隣設された遮光部材８１とを備え、半導体層３の光が入射する側とは逆側に読み出し電極７を備える。
【００３１】
カラーフィルタ８ａは青色および赤色の波長域の光を選択的に透過するマジェンダ（Ｍｇ）のカラーフィルタであり、カラーフィルタ８ｂは緑色の波長域の光を選択的に透過するグリーン（Ｇ）のカラーフィルタである。また、遮光部材８１は、電荷転送路４０へ光９が入射することを防ぐことによって光学的混色を抑制するためのものである。
【００３２】
カラーフィルタ８ａ，８ｂおよび遮光部材８１は、絶縁層８０内に設けられる。絶縁層８０は、半導体層３の光９が入射する側の面に反射防止膜７４を介して設けられる。
【００３３】
絶縁層８０の光９が入射する側の上面には、マイクロレンズ８２がマジェンダのカラーフィルタ８ａと対向する位置およびグリーンのカラーフィルタ８ｂと対向する位置にそれぞれ設けられる。
【００３４】
青色用の光電変換素子４ａは、半導体層３内におけるマジェンダのカラーフィルタ８ａと対向する位置に設けられる。具体的には、光電変換素子４ａの上端面は半導体層３における光９が入射する側の面に位置し、光電変換素子４ａの下端面は半導体層３における光９が入射する側の面から所定の深さのところに位置する。この青色用の光電変換素子４ａは、半導体層３においてＰ型のＳｉ領域３１とＮ型のＳｉ領域３０ａのＰＮ接合によって形成される。
【００３５】
赤色用の光電変換素子４ｂは、半導体層３内における青色用の光電変換素子４ａの受光面とは逆側の面に対向する位置に設けられる。具体的には、光電変換素子４ｂの上端面は半導体層３における光電変換素子４ａの下端面よりも深いところに位置し、光電変換素子４ｂの下端面は半導体層３における光９が入射する側の面とは逆側の面に位置する。また、光電変換素子４ｂの下端面は、上端面よりも横方向の寸法が小さく形成される。この赤色用の光電変換素子４ｂは、半導体層３においてＰ型のＳｉ領域３１とＮ型のＳｉ領域３０ｂのＰＮ接合によって形成される。
【００３６】
緑色用の光電変換素子４ｃは、半導体層３内におけるグリーンのカラーフィルタ８ｂと対向する位置に設けられる。具体的には、光電変換素子４ｃの上端面は半導体層３における光９が入射する側の面に位置し、光電変換素子４ｃの下端面は半導体層３における光９が入射する側の面とは逆側の面に位置する。また、光電変換素子４ｃの下端面は、上端面よりも横方向の寸法が小さく形成される。この緑色用の光電変換素子４ｃは、半導体層３においてＰ型のＳｉ領域３１とＮ型のＳｉ領域３０ｃのＰＮ接合によって形成される。
【００３７】
電荷転送路４０は、半導体層３内における遮光部材８１と対向する位置に設けられる。具体的には、電荷転送路４０の上端面は半導体層３における光９が入射する側の面に位置し、電荷転送路４０の下端面は半導体層３における光９が入射する側の面とは逆側の面に位置する。また、電荷転送路４０の上端部は屈曲しており、青色用の光電変換素子４ａの側面に連結される。また、電荷転送路４０の下端面は、上端面よりも横方向の寸法が小さく形成される。
【００３８】
分離層６は、半導体層３内における青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間の領域に設けられる。この領域は、青色および赤色の波長域の光が吸収され、青色の波長域の光が光電変換されて生じた信号電荷と赤色の波長域の光が光電変換されて生じた信号電荷とが混在する領域である。なお、以下において、青色の波長域の光が光電変換されて生じた信号電荷を「青色用の信号電荷」と称し、赤色の波長域の光が光電変換されて生じた信号電荷を「赤色用の信号電荷」と称し、緑色の波長域の光が光電変換されて生じた信号電荷を「緑色用の信号電荷」と称する。
【００３９】
また、分離層６は、上面視による大きさが、上下に重なる青色用の光電変換素子４ａおよび赤色用の光電変換素子４ｂよりも大きく形成される。つまり、分離層６は、横幅の寸法が青色用の光電変換素子４ａの下端面および赤色用の光電変換素子４ｂの上端面よりも大きく形成される。
【００４０】
また、分離層６は、例えば、ポリシリコンからなる半導体膜６１とこの半導体膜６１の表面全体を覆う酸化シリコンからなる絶縁膜６０とを備える。
【００４１】
これにより、分離層６は、積層された青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間を電気的に絶縁することができる。具体的には、分離層６は、上述した領域で光電変換されて生じた信号電荷を半導体膜６１によって蓄積し、半導体膜６１内に蓄積した信号電荷を絶縁膜６０によって閉じ込める役割を有する。
【００４２】
かかる画素アレイ２３では、先ず、各マイクロレンズ８２によって集光された赤色、青色および緑色の波長域を含む光９が、カラーフィルタ８ａ，８ｂにそれぞれ入射する。
【００４３】
マジェンダのカラーフィルタ８ａは、青色および赤色の波長域の光を選択的に透過させる。青色の波長域の光は、半導体層３の表層部で主に吸収される。かかる表層部に設けられた青色用の光電変換素子４ａは、入射する青色の波長域の光を光電変換し、入射光量に応じた信号電荷を蓄積する。光電変換素子４ａに蓄積された青色用の信号電荷は、電荷転送路４０を通じて電荷転送路４０の下端面から読み出される。なお、図３には、光電変換素子４ａに蓄積された青色用の信号電荷を「白丸」として図示している。
【００４４】
赤色の波長域の光は、半導体層３における青色用の光電変換素子４ａよりも下層部で主に吸収される。かかる下層部に設けられた赤色用の光電変換素子４ｂは、入射する赤色の波長域の光を光電変換し、入射光量に応じた信号電荷を蓄積する。光電変換素子４ｂに蓄積された赤色用の信号電荷は、光電変換素子４ｂの下端面から読み出される。なお、図３には、光電変換素子４ｂに蓄積された赤色用の信号電荷を「黒丸」として図示している。
【００４５】
また、青色および赤色の波長域の光は、半導体層３における青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間の領域でも吸収されて光電変換される。この領域には、上述した分離層６が設けられるため、分離層６の半導体膜６１において青色および赤色の波長域の光が吸収されて光電変換される。半導体膜６１は、青色用および赤色用の信号電荷を蓄積する。半導体膜６１の表面全体を覆う絶縁膜６０は、半導体膜６１に蓄積された信号電荷を閉じ込める。
【００４６】
一方、グリーンのカラーフィルタ８ｂは、緑色の波長域の光を選択的に透過させる。緑色の波長域の光は、半導体層３における表面部と深部との間の中間部で主に吸収される。緑色用の光電変換素子４ｃは、入射する緑色の波長域の光を光電変換し、入射光量に応じた信号電荷を蓄積する。光電変換素子４ｃに蓄積された信号電荷は、光電変換素子４ｃの下端面から読み出される。なお、図３には、光電変換素子４ｃに蓄積された緑色用の信号電荷を「四角」として図示している。
【００４７】
このように、画素アレイ２３は、積層される青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間に、光電変換素子４ａ，４ｂ同士を電気的に絶縁する分離層６を備える。
【００４８】
これにより、画素アレイ２３は、積層される青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間の領域で青色および赤色の波長域の光が吸収されて光電変換されると、分離層６の半導体膜６１に青色用および赤色用の信号電荷が蓄積される。蓄積された青色用および赤色用の信号電荷は、絶縁膜６０が半導体膜６１の表面全体に覆われていることで半導体膜６１に閉じ込められる。
【００４９】
このことから、分離層６は、半導体膜６１に蓄積された青色用および赤色用の信号電荷が半導体膜６１から外部へ露出することを防止できる。
【００５０】
このため、画素アレイ２３は、かかる領域で光電変換が行われて生じた青色用および赤色用の信号電荷が、青色用の光電変換素子４ａや赤色用の光電変換素子４ｂへ移動するといったことがないので、混色の発生を抑制することができる。
【００５１】
次に、かかる画素アレイ２３の形成方法を含む固体撮像装置１４の製造方法の一例について、図４〜図８を参照して説明する。なお、固体撮像装置１４における画素アレイ２３以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１４における画素アレイ２３部分の製造方法について説明する。
【００５２】
図４〜図８は、第１の実施形態に係る固体撮像装置１４の製造工程を示す断面模式図である。図４（ａ）に示すように、画素アレイ２３を製造する場合には、先ず、Ｓｉウェハなどの半導体基板３２上に、例えば、リンなどのＮ型の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、所定の厚さのＮ型のＳｉ層３０を形成する。これにより半導体層３が形成される。なお、Ｎ型のＳｉ層３０は、ＳｉウェハへＮ型の不純物をイオン注入して形成されたものであってもよい。
【００５３】
かかるＮ型のＳｉ層３０は、Ｎ型のＳｉ層３０内における不純物の濃度が半導体基板３２の上面からＮ型のＳｉ層３０の上面に向かうにしたがって高くなるように濃度勾配が形成される。
【００５４】
次に、レジスト３３をパターニングすることによって形成されたマスクを用いてＮ型のＳｉ層３０に対して、例えば、ＲＩＥ（Reactive  Ion  Etching）などの異方性エッチングを行うことによって、Ｎ型のＳｉ層３０の表面に複数のトレンチ５０を形成する。
【００５５】
次に、レジスト３３を除去した後、大気圧よりも低い減圧下の非酸化性雰囲気、好ましくはＳｉＯ２を還元する雰囲気にて高温アニールを行うことにより、図４（ｂ）に示すように、各トレンチ５０の開口面を閉塞して空洞を形成する。
【００５６】
その後、さらにアニールを継続し、図４（ｃ）に示すように、各トレンチ５０にて形成された空洞同士を一体化させることによって、Ｎ型のＳｉ層３０の内部に１つの空洞５１を形成する。この形状変化は、Ｎ型のＳｉ層３０の表面のシリコン酸化膜が除去される際に生じるシリコンの表面拡散によるものである。
【００５７】
次に、図５（ａ）に示すように、レジスト３４をパターニングすることによって形成されたマスクを用いてＮ型のＳｉ層３０に対して、例えば、ＲＩＥなどの異方性エッチングを行って、Ｎ型のＳｉ層３０の表面に空洞５１まで繋がるトレンチ５２を形成する。なお、トレンチ５２は、図５（ａ）において空洞５１が形成されたＮ型のＳｉ層３０の断面と同じ断面に存在しないため、空洞５１との位置関係を点線で示しており、紙面の奥側で空洞５１と繋がっている。
【００５８】
次に、レジスト３４を除去した後、図５（ｂ）に示すように、熱酸化により空洞５１の内周面、トレンチ５２の側周面、Ｎ型のＳｉ層３０の上面に絶縁膜となる酸化Ｓｉ（酸化シリコン）膜６０を形成する。続いて、図５（ｃ）に示すように、半導体膜となるポリシリコン膜６１を酸化Ｓｉ膜６０の上面に堆積させて、空洞５１およびトレンチ５２の内部にポリシリコン膜６１を埋め込む。
【００５９】
そして、Ｎ型のＳｉ層３０の上面に堆積された酸化Ｓｉ膜６０およびポリシリコン膜６１を、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって除去して表面を平坦化する。
【００６０】
しかる後、平坦化したＮ型のＳｉ層３０の上面に、熱酸化によって絶縁膜となる酸化Ｓｉ膜を形成する。これにより、トレンチ５２において露出するポリシリコン膜６１の表面にも酸化Ｓｉ膜が形成される。
【００６１】
続いて、この酸化Ｓｉ膜の上面に、当該面のうちトレンチ５２の開口部分を覆うレジストを形成し、かかるレジストをマスクとして、例えば、ＲＩＥなどの異方性エッチングを行って、Ｎ型のＳｉ層３０の上に堆積した酸化Ｓｉ膜を除去する。これにより、Ｎ型のＳｉ層の上面においてトレンチ５２から露出するポリシリコン膜６１の表面に形成された酸化Ｓｉ膜が残ることになる。
【００６２】
そして、レジストを除去することで、図６（ａ）に示すように、Ｎ型のＳｉ層３０の内部に、半導体膜であるポリシリコン膜６１の表面全体が絶縁膜である酸化Ｓｉ膜６０で覆われた分離層６が形成される。
【００６３】
次に、図６（ｂ）に示すように、Ｎ型のＳｉ層３０の上面に、青色用の光電変換子４ａの形成位置と、電荷転送路４０の形成位置と、緑色用の光電変換素子４ｃの形成位置とを覆うようにレジスト３５を形成する。かかるレジスト３５をマスクとして、例えば、ボロン等のＰ型の不純物をＮ型のＳｉ層３０の上面から半導体基板３２の上面に達する深さまでイオン注入することにより、Ｐ型のＳｉ領域３１を形成する。なお、以下において、Ｎ型のＳｉ層３０におけるＰ型のＳｉ領域３１で挟まれる領域をＮ型のＳｉ領域３０と称する。
【００６４】
さらに、図６（ｃ）に示すように、半導体層３の上面に、電荷転送路４０の形成位置と赤色用の光電変換素子４ｂの形成位置との間の部分以外を覆うようにレジスト３６を形成する。かかるレジスト３６をマスクとして、例えば、ボロン等のＰ型の不純物を半導体層３の上面から分離層６の半導体基板３２と対向する面までイオン注入することにより、Ｐ型のＳｉ領域３１ａを形成する。こうして、Ｐ型のＳｉ領域３１ａの形成によって分離されたＮ型のＳｉ領域３０の一部が電荷転送路４０となる。
【００６５】
また、Ｐ型のＳｉ領域３１とＮ型のＳｉ領域３０とのＰＮ接合によって形成されるフォトダイオードが、前述の光電変換素子４ａ,４ｂ,４ｃとなる。具体的には、図６（ｃ）に示すように、Ｐ型のＳｉ領域３１とＮ型のＳｉ領域３０ａとのＰＮ接合によって青色用の光電変換素子４ａが形成され、Ｐ型のＳｉ領域３１とＮ型のＳｉ領域３０ｂとのＰＮ接合によって赤色用の光電変換素子４ｂが形成される。また、Ｐ型のＳｉ領域３１とＮ型のＳｉ領域３０ｃとのＰＮ接合によって緑色用の光電変換素子４ｃが形成される。
【００６６】
こうして、半導体層３内に積層された青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとが形成される。また、半導体層３内において、積層された青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの隣に緑色用の光電変換素子４ｃが形成される。
【００６７】
本実施形態では、半導体層３内に分離層６を形成した後、半導体層３における分離層６の一方の面側および他方の面側に光電変換素子４ａ，４ｂがそれぞれ形成される。
【００６８】
次に、図７（ａ）に示すように、半導体層３の上面に、Ｐ型のＳｉ領域３１と、電荷転送路４０の上端面の一部と、Ｎ型のＳｉ領域３０ｂの上端面の一部と、Ｎ型のＳｉ領域３０ｃの上端面の一部とを覆うようにレジスト３７を形成する。かかるレジスト３７をマスクとして、半導体層３の表面に、例えば、ボロンなどのＰ型の不純物をイオン注入して、電荷転送路４０の上端面の一部、Ｎ型のＳｉ領域３０ｂの上端面の一部およびＮ型のＳｉ領域３０ｃの上端面の一部にＰ型のＳｉ領域３１ａを形成する。このＰ型のＳｉ領域３１ａは、先に半導体層３に形成されたＰ型のＳｉ領域３１と繋がる。
【００６９】
続いて、図７（ｂ）に示すように、半導体層３上に多層配線７０や読み出し電極７などとともに、絶縁層７１を形成する。かかる工程では、半導体層３の上面に読み出し電極７などを形成した後、酸化Ｓｉ層を形成する工程と、酸化Ｓｉ層に所定の配線パターンを形成する工程と、配線パターン内にＣｕなどを埋め込んで多層配線７０を形成する工程とを繰り返す。これにより、内部に多層配線７０や読み出し電極７などが設けられた絶縁層７１が形成される。
【００７０】
そして、絶縁層７１の上面に接着剤を塗布して接着層７２を設け、接着層７２の上面に、例えば、Ｓｉウェハなどの支持基板７３を貼着する。この後、図７（ｂ）に示す構造体の天地を反転させた後、半導体基板３２（ここでは、上面側）を研削および研磨し、半導体基板３２を所定の厚さになるまで薄化する。そして、図７（ｃ）に示すように、Ｎ型のＳｉ領域３０ａおよびＮ型のＳｉ領域３０ｃの受光面となる面（ここでは、上面）を露出させる。
【００７１】
続いて、図８（ａ）に示すように、半導体層３の上面に、例えば、ＳｉＮなどからなる反射防止膜７４を形成する。そして、図８（ｂ）に示すように、この反射防止膜７４の上面における遮光部材８１の形成位置に、例えば、Ｗ、Ａｌなどの金属からなる遮光部材８１を形成する。
【００７２】
その後、反射防止膜７４の上面における光電変換素子４ａの受光面と対向する位置にマジェンダのカラーフィルタ８ａを、光電変換素子４ｃの受光面と対向する位置にグリーンのカラーフィルタ８ｂを形成する。
【００７３】
続いて、反射防止膜７４、カラーフィルタ８ａ，８ｂおよび遮光部材８１の表面に、例えば、プラズマＣＶＤ（Chemical  Vapor  Deposition）法によって、例えば、ＳｉＯ２などの絶縁部材からなる絶縁層８０を形成し、その後、絶縁層８０の上面を平坦化する。
【００７４】
そして、図８（ｃ）に示すように、絶縁層８０の上面における光電変換素子４ａ，４ｃの受光面と対向する位置に、例えば、アクリル系の有機化合物などからなるマイクロレンズ８２をそれぞれ形成することによって画素アレイ２３が形成される。
【００７５】
上述したように、第１の実施形態に係る画素アレイ２３は、積層される青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間に、光電変換素子４ａ，４ｂ同士を電気的に絶縁する分離層６を備える。
【００７６】
これにより、画素アレイ２３は、積層される青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間の領域で青色および赤色の波長域の光が吸収されて光電変換されると、ポリシリコン膜６１に青色用および赤色用の信号電荷が蓄積される。蓄積された青色用および赤色用の信号電荷は、酸化Ｓｉ膜６０がポリシリコン膜６１の表面全体に覆われていることでポリシリコン膜６１に閉じ込められる。
【００７７】
このことから、分離層６は、ポリシリコン膜６１に蓄積された青色用および赤色用の信号電荷がポリシリコン膜６１から外部へ露出することを防止できる。
【００７８】
したがって、画素アレイ２３によれば、青色用の信号電荷が赤色用の光電変換素子４ｂへ移動したり、赤色用の信号電荷が青色用の光電変換素子４ａへ移動したりすることがないので、混色の発生を抑制することができる。
【００７９】
また、画素アレイ２３は、積層される青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間に分離層６を備えることで、青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間を電気的に素子分離することができる。
【００８０】
これにより、画素アレイ２３は、青色用の光電変換素子４ａに蓄積された信号電荷が赤色用の光電変換素子４ｂへ流れ込むといったことや、赤色用の光電変換素子４ｂに蓄積された信号電荷が青色用の光電変換素子４ａへ流れ込むといったことを防ぐことができる。
【００８１】
このように、画素アレイ２３は、分離層６により青色用の光電変換素子４ａに蓄積された信号電荷が赤色用の光電変換素子４ｂへ流れ込みことを防ぐことができるので、混色の発生を抑制することができる。
【００８２】
なお、第１の実施形態に係る画素アレイ２３は、絶縁層８０の内部にマジェンダのカラーフィルタ８ａとグリーンのカラーフィルタ８ｂとが設けられるが、絶縁層８０の内部に設けるカラーフィルタは、これに限られない。
【００８３】
具体的には、画素アレイ２３は、絶縁層８０の内部において、マジェンダのカラーフィルタ８ａに代えて、緑色および赤色の波長域の光を選択的に透過するイエロー（Ｙｅ）のカラーフィルタを設けた構成でもよい。また、画素アレイ２３は、絶縁層８０の内部において、グリーンのカラーフィルタ８ｂに代えて、青色の波長域の光を選択的に透過するブルー（Ｂ）のカラーフィルタを設けた構成でもよい。
【００８４】
かかる構成とする場合、画素アレイには、半導体層３におけるイエローのカラーフィルタの面と対向する位置に緑色用の光電変換素子が設けられ、半導体層３における緑色用の光電変換素子の直下の深部に分離層６を介して赤色用の光電変換素子が設けられる。また、半導体層３におけるブルーのカラーフィルタの面と対向する位置には、青色用の光電変換素子が設けられる。
【００８５】
また、かかる構成とする場合にも、画素アレイには、積層された緑色用の光電変換素子と赤色用の光電変換素子との間に分離層６が設けられる。これにより、画素アレイは、半導体層３における緑色用の光電変換素子と赤色用の光電変換素子との間の領域で緑色および赤色の波長域の光が吸収されて光電変換されると、分離層６の半導体膜６１に緑色用および赤色用の信号電荷が蓄積される。蓄積された緑色用および赤色用の信号電荷は、絶縁膜６０が半導体膜６１の表面全体に覆われていることで半導体膜６１に閉じ込められる。
【００８６】
したがって、画素アレイは、かかる領域で光電変換が行われて生じた緑色用および赤色用の信号電荷が、緑色用の光電変換素子や赤色用の光電変換素子へ移動するといったことがないので、混色の発生を抑制することができる。
【００８７】
なお、上述した画素アレイ２３において、反射防止膜７４と半導体層３との間にＰ型のＳｉ層を設けてもよい。これにより、半導体層２の受光面においてＰＮ接合が形成されるため、青色用の光電変換素子３０ａおよび緑色用の光電変換素子３０ｃにおいて光電変換の変換効率が向上する。
【００８８】
（第２の実施形態）
次に、第２の実施形態に係る画素アレイについて説明する。かかる画素アレイは、可視光を吸収する領域に設けられた光電変換素子と赤外光を吸収する領域に設けられた光電変換素子との間に、これら素子同士を電気的に絶縁する絶縁層を設けた構成を備える。
【００８９】
図９は、第２の実施形態に係る画素アレイ２３ａの構成を示す断面による説明図である。なお、図９に示す構成要素のうち、図８（ｃ）に示す構成要素と同様の機能を有する構成要素については、図８（ｃ）に示す符号と同一の符号を付すことにより、その説明を省略する。
【００９０】
図９に示すように、画素アレイ２３ａは、Ｐ型のＳｉ領域３１とＮ型のＳｉ領域３０ａ，３０ｂ，３０ｃとのＰＮ接合によって形成される青色用の光電変換素子４ａ、赤色用の光電変換素子４ｂおよび緑色用の光電変換素子４ｃを備える。これらの光電変換素子４ａ，４ｂ，４ｃは、半導体層３内において同一の深さ位置に設けられる。なお、以下において、同一の深さ位置に設けられた光電変換素子４ａ，４ｂ，４ｃを可視光用の光電変換素子４ａ，４ｂ，４ｃと呼ぶこととする。
【００９１】
画素アレイ２３ａに入射する光９のうち可視光は、半導体層３において可視光用の光電変換素子４ａ，４ｂ，４ｃが位置する領域に吸収される。一方、画素アレイ２３ａに入射する光９のうち赤外光は、半導体層３において可視光用の光電変換素子４ａ，４ｂ，４ｃが位置する領域よりも深い領域に吸収される。
【００９２】
そこで、画素アレイ２３ａは、半導体層３における可視光用の光電変換素子４ａ，４ｂ，４ｃが位置する領域よりも深く、赤外光を吸収する領域に赤外光を受光する光電変換素子４ｄ（以下、「赤外光用の光電変換素子」と記載する）を備える。赤外光用の光電変換素子４ｄは、Ｐ型のＳｉ領域３１とＮ型のＳｉ領域３０ｄとのＰＮ接合によって形成される。
【００９３】
また、画素アレイ２３ａは、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとの間に、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとを電気的に絶縁する分離層６ａを備える。具体的には、分離層６ａは、半導体層３における可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素４ｄとの間の、青色用、緑色用、赤色用の信号電荷および赤外用の信号電荷が混在する領域に設けられる。
【００９４】
分離層６ａは、上面視による大きさが、半導体層３の受光面に対して並設された光電変換素子４ａ，４ｂ，４ｃよりも大きく形成される。つまり、分離層６ａは、青色用の光電変換素子４ａの下端面と赤色用の光電変換素子４ｂの下端面と緑色用の光電変換素子４ｃの下端面とを覆うように形成される。
【００９５】
また、画素アレイ２３ａは、赤外光用の光電変換素子４ｄの側面から半導体層３の受光面まで延び出した電荷転送路４０ａを備える。
【００９６】
また、画素アレイ２３ａは、半導体層３の光９が入射する側の上面に絶縁層７１と絶縁層８０とを備える。絶縁層７１の内部には、読み出し電極７と多層配線７０とが設けられる。絶縁層８０の内部には、カラーフィルタ８ｂ，８ｃ，８ｄと遮光部材８１とが設けられる。
【００９７】
カラーフィルタ８ｂは緑色のカラーフィルタであり、絶縁層８０における緑色用の光電変換素子４ｃの受光面と対向する位置に設けられる。カラーフィルタ８ｃは赤色のカラーフィルタであり、絶縁層８０における赤色用の光電変換素子４ｂの受光面と対向する位置に設けられる。カラーフィルタ８ｄは青色のカラーフィルタであり、絶縁層８０における青色用の光電変換素子４ａの受光面と対向する位置に設けられる。
【００９８】
かかる画素アレイ２３ａでは、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとの間の領域で赤外の波長域の光が吸収されて光電変換されると、分離層６ａのポリシリコン膜６１ａに赤外光用の信号電荷が蓄積される。蓄積された赤外光用の信号電荷は、酸化Ｓｉ膜６０ａがポリシリコン膜６１ａの表面全体に覆われていることでポリシリコン膜６１ａに閉じ込められる。
【００９９】
上述したように、第２の実施形態に係る画素アレイ２３ａは、半導体層３において可視光用の光電変換素子４ａ，４ｂ，４ｃが位置する領域よりも深い領域に赤外光用の光電変換素子４ｄを備える。
【０１００】
このことから、固体撮像装置１４は、可視光を用いた撮像機能を有したまま、赤外光を用いた撮像機能や赤外光を用いた通信機能を持たせることができる。
【０１０１】
また、かかる画素アレイ２３ａは、半導体層３内において同一の深さ位置に可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとを並べて設けていないので、可視光用の光電変換素子４ａ，４ｂ，４ｃの占有面積を縮小化させることなく、固体撮像装置１４の更なる小型化を図ることができる。
【０１０２】
また、かかる画素アレイ２３ａは、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとの間に、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとを電気的に絶縁する分離層６ａを備える。
【０１０３】
したがって、画素アレイ２３ａは、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとの間の領域で光電変換が行われて生じた赤外光用の信号電荷が、可視光用の光電変換素子４ａ，４ｂ，４ｃへ移動するといったことがないため、混色の発生を抑えることができる。
【０１０４】
また、画素アレイ２３ａは、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとの間に分離層６ａを備えることで、可視光用の光電変換素子４ａ，４ｂ，４ｃと赤外光用の光電変換素子４ｄとの間を電気的に素子分離することができる。
【０１０５】
具体的には、可視光用の光電変換素子４ａ，４ｂ，４ｃに蓄積された信号電荷が赤外光用の光電変換素子４ｄへ流れ込むといったことや、赤外光用の光電変換素子４ｄに蓄積された信号電荷が可視光用の光電変換素子４ａ，４ｂ，４ｃへ流れ込むといったことを防ぐことができる。
【０１０６】
このように、画素アレイ２３ａは、分離層６ａにより可視光用の光電変換素子４ａ，４ｂ，４ｃに蓄積された信号電荷が赤外光用の光電変換素子４ｄへ流れ込むことを防ぐことができるので、混色の発生を抑制することができる。
【０１０７】
（第３の実施形態）
次に、第３の実施形態に係る画素アレイについて説明する。かかる画素アレイは、積層された複数の光電変換素子と、各光電変換素子との間に、これら素子同士を電気的に絶縁する分離層を設けた構成を備える。これにより、積層された複数の光電変換素子によって入射光を各スペクトル成分に分離することができる。
【０１０８】
ここで、Ｓｉ層の深さによってＳｉ層に吸収される青色の光、緑色の光、赤色の光および赤外光の吸収量が異なることについて、図１１を用いて説明する。図１１は、Ｓｉ層の深さに対する光吸収量の波長依存性を示すグラフである。図１１において、縦軸は光の吸収量［％］を示し、横軸はＳｉ層における表面からの深さ［μｍ］を示している。また、図１１のグラフにおいて、点線は青色の光、細線は緑色の光、一点鎖線は赤色の光、太線は赤外光をそれぞれ示している。
【０１０９】
図１１に示すように、点線で示す短波長域の青色の光はＳｉ層の表面で光の吸収量が高いのに対して、太線で示す赤外光はＳｉ層の表面から深い位置でも光の吸収量が高いことがわかる。つまり、光の波長域が長くなるにつれて、Ｓｉ層における光が吸収される位置が深くなることがわかる。
【０１１０】
このことから、Ｓｉ層において光電変換素子を深さ方向に順次配置することによって入射光を各スペクトル成分に分離することができる。具体的には、Ｓｉ層において、青色光が吸収される位置、青色光と緑色光との間の中間色の光が吸収される位置、緑色光が吸収される位置、緑色光と赤色光との間の中間色の光が吸収される位置、赤色光が吸収される位置にそれぞれ光電変換素子が設けられる。
【０１１１】
第３の実施形態に係る画素アレイでは、図１１の結果を考慮して、入射光を各スペクトル成分に分離するために、半導体層内における光電変換素子の配設位置が決められる。
【０１１２】
図１０は、第３の実施形態に係る画素アレイ２３ｂの構成を示す断面による説明図である。なお、図１０に示す構成要素のうち、図９に示す構成要素と同様の機能を有する構成要素については、図９に示す符号と同一の符号を付すことにより、その説明を省略する。
【０１１３】
図１０に示すように、画素アレイ２３ｂは、Ｐ型のＳｉ領域３１とＮ型のＳｉ領域３０ｅ，３０ｆ，３０ｇ，３０ｈとのＰＮ接合によって形成される光電変換素子４ｅ，４ｆ，４ｇ，４ｈを備える。
【０１１４】
これらの光電変換素子４ｅ，４ｆ，４ｇ，４ｈは、半導体層３の受光面から順に青色光が吸収される位置、青色光と緑色光との間の中間色の光が吸収される位置、緑色光が吸収される位置、緑色光と赤色光との間の中間色の光が吸収される位置にそれぞれ設けられる。
【０１１５】
本実施形態に係る画素アレイ２３ｂは、入射する光９を４つのスペクトル成分に分離するために、半導体層３において深さ方向に４つの光電変換素子４ｅ，４ｆ，４ｇ，４ｈが配置される。深さ方向に配置される光電変換素子の数は４つに限られず、分離するスペクトル成分の数に応じて光電変換素子の数が増設される。
【０１１６】
また、画素アレイ２３ｂは、半導体層３における各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの間に、これら光電変換素子同士４ｅ，４ｆ，４ｇ，４ｈを電気的に絶縁する分離層６ｂ，６ｃ，６ｄを備える。具体的には、各分離層６ｂ，６ｃ，６ｄは、光電変換素子４ｅ，４ｆ，４ｇの光が入射する側の面とは逆側の面を覆うように形成される。なお、各分離層６ｂ，６ｃ，６ｄは、半導体膜とこの半導体膜の表面全体を覆う絶縁膜とを備えるが、図１０において説明の便宜上、半導体膜および絶縁膜の図示を省略している。
【０１１７】
また、画素アレイ２３ｂは、光電変換素子４ｆ，４ｇ，４ｈの側面から半導体層３の受光面まで延び出した電荷転送路４０ｂ，４０ｃ，４０ｄを備える。
【０１１８】
上述したように、第３の実施形態に係る画素アレイ２３ｂは、積層された各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの間に分離層６ｂ，６ｃ，６ｄを備える。このため、画素アレイ２３ｂでは、半導体層３における各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの間の領域で光９が吸収されて光電変換されると、分離層６ｂ，６ｃ，６ｄの半導体膜に信号電荷が蓄積される。蓄積された信号電荷は、絶縁膜が半導体膜の表面全体に覆われていることで半導体膜に閉じ込められる。
【０１１９】
したがって、画素アレイ２３ｂは、半導体層３における各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの間の領域で光電変換が行われた信号電荷が光電変換素子４ｅ，４ｆ，４ｇ，４ｈへ移動するといったことがないので、混色の発生を抑制することができる。
【０１２０】
また、画素アレイ２３ｂは、積層された各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの間に分離層６ｂ，６ｃ，６ｄを備えることで、各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの間を電気的に素子分離することができる。
【０１２１】
また、画素アレイ２３ｂは、受光波長を選択して色分離を行うためのカラーフィルタと光９を集光するためのマイクロレンズとを備える必要がないため、各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの受光面の面積を大きくすることができる。
【０１２２】
なお、上述した画素アレイ２３ｂにおいて、４つの光電変換素子４ｅ，４ｆ，４ｇ，４ｈを、半導体層３の受光面から順に青色光が吸収される位置、緑色光が吸収される位置、赤色光が吸収される位置、赤外光が吸収される位置にそれぞれ設けてもよい。
【０１２３】
このように、半導体層３の深さによって吸収する光９の波長が異なることを利用して、半導体層３において可視光領域の光を吸収する光電変換素子４ｅ，４ｆ，４ｇと赤外光領域の光を吸収する光電変換素子４ｈとを積層してもよい。
【０１２４】
このような構成であっても、半導体層３における各光電変換素子４ｅ，４ｆ，４ｇ，４ｈの間の領域で光電変換が行われた信号電荷が光電変換素子４ｅ，４ｆ，４ｇ，４ｈへ移動するといったことがないので、混色の発生を抑制することができる。
【０１２５】
（第４の実施形態）
次に、第４の実施形態に係る画素アレイについて説明する。第１から第３の実施形態に係る画素アレイ２３，２３ａ，２３ｂでは、分離層６，６ａ，６ｂ，６ｃ，６ｄが半導体膜６１，６１ａとこの半導体膜６１，６１ａの表面全体を覆う絶縁膜６０，６０ａとで構成されるが、分離層６，６ａ，６ｂ，６ｃ，６ｄは、この構成に限られない。
【０１２６】
分離層６，６ａ，６ｂ，６ｃ，６ｄは、例えば、全体を酸化シリコンなどの絶縁材料で構成してもよい。このような構成の場合でも、積層された各光電変換素子の間を電気的に絶縁することができる。
【０１２７】
このような構成の場合には、分離層６，６ａ，６ｂ，６ｃ，６ｄの厚さを適切な厚さに設定する。ここで、本実施形態に係る効果を説明するために、入射光に対する分離層（絶縁層）の吸収効率の膜厚依存性について、図１２を用いて説明する。図１２は、入射光に対する分離層（絶縁層）の吸収効率の膜厚依存性を示すグラフである。
【０１２８】
実験では、Ｓｉ層の表面から１μｍの深さに分離層を設けて、この深さ位置における分離層の厚さを０．１６μｍから０．０２μｍの間隔で変えて、各分離層における青色用および赤色用の光電変換素子の入射光に対する吸収効率を測定した。
【０１２９】
図１２において、縦軸は入射光に対する吸収効率［％］を示し、横軸は入射波長［ｎｍ］を示している。図１２のグラフにおいて、白色の四角は分離層の光が入射する側の面に設けられた青色用の光電変換素子における光の吸収効率を示している。また、図１２のグラフにおいて、黒色の四角は分離層の光が入射する側の面とは逆側の面に設けられた赤色用の光電変換素子における光の吸収効率を示している。
【０１３０】
図１２に示すように、分離層の膜厚が０．２０μｍに設定された場合に、４６０ｎｍの波長域の破線に示す青色の光が青色用の光電変換素子へ吸収される量が最大となり、６００ｎｍの波長域の破線に示す赤色の光が赤色用の光電変換素子へ吸収される量が最大となる。
【０１３１】
このことから、短波長域の青色の光は分離層により光が反射されて、反射された光が青色用の光電変換素子へ吸収され、一方、長波長域の赤色の光は分離層を透過しやすくなり、赤色の光の多くが赤色用の光電変換素子へ吸収されることがわかる。
【０１３２】
このようなことを考慮して、例えば、全体が酸化シリコンなどの絶縁材料からなる分離層６，６ａ，６ｂ，６ｃ，６ｄの厚さを適切な厚さに設定することで、積層された各光電変換素子の間を電気的に絶縁することができ、混色の発生を抑制することができる。
【０１３３】
また、かかる分離層６，６ａ，６ｂ，６ｃ，６ｄは、短波長域の光は分離層により光が反射され、長波長域の光は分離層を透過しやすくなるため、積層された各光電変換素子の受光感度を向上させることができる。
【０１３４】
また、第１の実施形態に係るイメージセンサ２０が裏面照射型のイメージセンサである場合について説明したが、青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間に分離層６を設ける構成は、表面照射型のイメージセンサに採用することができる。
【０１３５】
かかる場合においても、積層される青色用の光電変換素子４ａと赤色用の光電変換素子４ｂとの間の領域で光電変換が行われて生じた信号電荷が光電変換素子４ａ，４ｂへ移動するといったことがないので、混色の発生を抑制することができる。
【０１３６】
なお、第１から第３の実施形態の画素アレイ２３，２３ａ，２３ｂでは、Ｓｉ層３０をＮ型、Ｓｉ領域３１をＰ型としているが、Ｓｉ層３０をＰ型、Ｓｉ領域３１をＮ型として画素アレイ２３，２３ａ，２３ｂを構成するようにしてもよい。
【０１３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３８】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３，２３ａ，２３ｂ  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３  半導体層、  ３０  Ｎ型のＳｉ層、  ３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ，３０ｇ，３０ｈ  Ｎ型のＳｉ領域、  ３１，３１ａ  Ｐ型のＳｉ領域、  ３２  半導体基板、  ３３，３４，３５，３６，３７  レジスト、  ４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ，４ｇ，４ｈ  光電変換素子、  ４０，４０ａ，４０ｂ，４０ｃ，４０ｄ  電荷転送路、  ５０  トレンチ、  ５１  空洞、  ５２  トレンチ、  ６，６ａ，６ｂ，６ｃ，６ｄ  分離層、  ６０，６０ａ  絶縁膜、  ６１，６１ａ  半導体膜、  ７  読み出し電極、  ７０  多層配線、  ７１  絶縁層、  ７２  接着層、  ７３  支持基板、  ７４  反射防止膜、  ８ａ，８ｂ，８ｃ，８ｄ  カラーフィルタ、  ８０  絶縁層、  ８１  遮光部材、  ８２  マイクロレンズ、  ９  光
【図１】
2016066646.tif 000003
【図２】
2016066646.tif 000004
【図３】
2016066646.tif 000005
【図４】
2016066646.tif 000006
【図５】
2016066646.tif 000007
【図６】
2016066646.tif 000008
【図７】
2016066646.tif 000009
【図８】
2016066646.tif 000010
【図９】
2016066646.tif 000011
【図１０】
2016066646.tif 000012
【図１１】
2016066646.tif 000013
【図１２】
2016066646.tif 000014