(57)【要約】      （修正有）【課題】貼り合わせ後のボイド発生を抑制できるような平滑な貼り合わせＳＯＩウェーハの製造方法を提供する。【解決手段】シリコン単結晶からなるウェーハに絶縁膜を介して貼り合わせてＳＯＩウェーハを製造する方法であって、ベースウェーハとして、ケミカルエッチング面を有するウェーハを用いＳ１１、ケミカルエッチング面に１次研磨を行った後Ｓ１２、ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程Ｓ１３と、多結晶シリコン層の表面を研磨する工程Ｓ１４と、ボンドウェーハの貼り合わせ面に絶縁膜を形成する工程Ｓ１５と、絶縁膜を介してベースウェーハの多結晶シリコン層の研磨面とボンドウェーハを貼り合わせる工程Ｓ１６と、ボンドウェーハを薄膜化してＳＯＩ層を形成する工程Ｓ１７とを行う。【選択図】図１
2016136591.tif 000002
【特許請求の範囲】
【請求項１】
いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、
前記ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程と、
該多結晶シリコン層の表面を研磨する工程と、
前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、
前記絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の研磨面と前記ボンドウェーハを貼り合わせる工程と、
貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程と
を有し、
前記多結晶シリコン層を堆積する工程において、前記ベースウェーハとして、ケミカルエッチング面を有するウェーハを用い、前記ケミカルエッチング面に１次研磨を行った後、該１次研磨を行った面に前記多結晶シリコン層を堆積し、
前記多結晶シリコン層の表面を研磨する工程において、前記多結晶シリコン層の表面に２次研磨、又は、２次研磨及び仕上げ研磨を行うことを特徴とする貼り合わせＳＯＩウェーハの製造方法。
【請求項２】
前記ベースウェーハとして、抵抗率が１００Ω・ｃｍ以上のものを用いることを特徴とする請求項１に記載の貼り合わせＳＯＩウェーハの製造方法。
【請求項３】
前記１次研磨を両面研磨で行うことを特徴とする請求項１又は請求項２に記載の貼り合わせＳＯＩウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせＳＯＩウェーハの製造方法に関する。
【背景技術】
【０００２】
携帯端末、インターネット通信、等の発達により、無線による情報のやりとりの、情報量や通信速度への要求は、限りなく増大する一方である。近年では、ＲＦスイッチ等の高周波デバイスとして、これまでＳＯＳ（サファイア上シリコン：Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）やＧａＡｓの基板等により作製していた単一の素子を、Ｓｉ基板上に集積化されたデバイスに置き換えて、小型化・集積化する技術が、盛んに採用されるようになった。特に、ＳＯＩウェーハを使用して高周波デバイスを作製する方法が、市場を大きく伸ばしている。
【０００３】
高周波デバイスの性能として、通信の混線を防止する為に、２次高調波、３次高調波の抑制が、主要な要求項目となっている。この為には、基板が絶縁体であることが必要になる。ＳＯＩウェーハにおいては、埋め込み酸化膜（ＢＯＸ層）の厚さを大きくすることが一つの方法と考えられるが、酸化膜は熱伝導率が悪く、高周波デバイスを動作させる際の発熱が除去できないことが問題になる。そこで、ＳＯＩウェーハの支持基板として、高抵抗Ｓｉ基板を使用する方法が考えられた。これにより、ＢＯＸ層より下での電気の伝導を抑制することができて、高周波デバイスの高調波を抑制することができる。しかし、ＳＯＩ層に電位がかかると、ＢＯＸ層直下のＳｉ基板表面では空乏層が発生して反転層が形成され、この部分での電気伝導が発生する為に、高調波が抑制できなくなる。この問題を解決する為に、ＢＯＸ層の直下にキャリアをトラップする層を内在させる手法が取られる（例えば、特許文献１〜３を参照）。
【０００４】
キャリアをトラップする層としては、多結晶シリコン層が最も一般的である。多結晶シリコン層は結晶粒界でキャリアをトラップし、電気伝導を抑制する。
多結晶シリコン層を内在する方法として、支持基板用ウェーハ（ベースウェーハ）に多結晶シリコン層を積層し、これを酸化膜の付いたウェーハ（ボンドウェーハ）と貼り合わせることで、多結晶シリコン層を内在したＳＯＩウェーハを作製することができる。ただし、この際、ウェーハ貼り合わせを実現するために、多結晶シリコン層の表面は平滑である必要があり、研磨を用いて表面粗さを除去して貼り合わせを行う方法が考えられている。
【０００５】
ところで、デバイス作製等に用いられる一般的な鏡面研磨されたシリコン単結晶ウェーハ（以下、ＰＷと称する）を製造する場合、例えばチョクラルスキー法でシリコン単結晶インゴットを育成し、このインゴットをスライスして薄い円板状に加工した後、面取り、ラッピング、エッチング、研磨等の種々の工程を経て鏡面状のウェーハ（鏡面ウェーハ）に仕上げられる。
【０００６】
シリコンウェーハの研磨工程では、通常、粗研磨から仕上げ研磨へと複数の段階を経て研磨が行われる。例えば、ラッピング工程あるいはエッチング工程の後、ウェーハの表面における歪みを除去し、平坦化するため、数μｍ程度の研磨代で１次研磨を行う。次いで、１次研磨で発生したキズ等を除去し、表面粗さを改善するため、１μｍ程度の研磨代で２次研磨を行う。さらに、ヘイズフリーの表面にするため、１μｍ未満の研磨代で仕上げ研磨を行う。このように粗研磨（１次研磨及び２次研磨）と、仕上げ研磨を経てウェーハの表面が鏡面化される（例えば、特許文献４の（０００４）段落を参照）。
【０００７】
この研磨の回を重ねる毎に、研磨砥粒の粒度を細かくしたり、研磨布の硬度を下げる等、研磨条件を緩和させたりしながら、その段階毎に研磨される鏡面部の平坦度や面粗さ等を低い値となるように条件を設定して研磨している（例えば、特許文献５の（００２７）段落を参照）。
【０００８】
特に直径３００ｍｍのシリコンウェーハでは厳しい平坦度の仕様を満足するために両面研磨での一次研磨を行い、その後に表面のキズや面粗さの改善のために片面での表面二次及び仕上げ研磨を行っている（例えば、特許文献６の（０００２）段落を参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特表２００７−５０７０９３号公報
【特許文献２】特表２０１３−５１３２３４号公報
【特許文献３】特表２０１４−５０９０８７号公報
【特許文献４】特開２００７−０６７１７９号公報
【特許文献５】特開２０１４−０９３４５７号公報
【特許文献６】特開２０１３−１６６２００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、高周波デバイス用の基板として、ＳＯＩウェーハのＢＯＸ層の直下にキャリアをトラップする層を内在させる手法が取られるようになり、このキャリアをトラップする層としては、多結晶シリコン層が最も一般的である。ベースウェーハとボンドウェーハとの貼り合わせを実現するために、ベースウェーハ上の多結晶シリコン層の表面は平滑である必要があり、研磨を用いてベースウェーハ上の多結晶シリコン層の表面粗さを除去して貼り合わせを行う方法が考えられている。
【００１１】
ベースウェーハに多結晶シリコンを積層する際には、ベースウェーハの表面粗さは、必ずしもデバイス作製に必要な表面粗さ（デバイス作製に用いられるＰＷと同等の表面粗さ）を必要としない。ケミカルエッチング面（以下、ＣＷ面と称する）程度に表面粗さのある基板上にも、多結晶シリコン層を積層することは可能である。
【００１２】
しかしながら、ＣＷ面上に積層した多結晶シリコン層の表面は、ＣＷ面の面粗さやうねりを反映したものであり、貼り合わせを可能とする平滑な面を得るためには、多結晶シリコン積層後の研磨において研磨代を極端に大きくするなどの対策が必要となり、問題となる。
【００１３】
しかしその一方で、ＰＷ面の上に多結晶シリコン層を積層しても、多結晶シリコン層の表面粗さは、元のＰＷ面の面粗さよりも大きく悪化し、貼り合わせを可能とする平滑な面を得るためには、多結晶シリコン層積層後の研磨を行う必要がある。
【００１４】
これは、ＰＷ面を得るための研磨と同様の工程となり、ベースウェーハに多結晶シリコン層を積層する前と後の両方で研磨を行う工程が重複してしまい、研磨工程の効率（生産性）を著しく落とす結果となるという問題がある。
【００１５】
本発明は、上記問題点に鑑みてなされたものであって、貼り合わせ後のボイド発生を抑制できるような平滑な多結晶シリコン面を研磨後に得るのに必要最小限な研磨工程を備えた貼り合わせＳＯＩウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明は、いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、前記ベースウェーハの貼り合わせ面側に多結晶シリコン層を堆積する工程と、該多結晶シリコン層の表面を研磨する工程と、前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、前記絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の研磨面と前記ボンドウェーハを貼り合わせる工程と、貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有し、前記多結晶シリコン層を堆積する工程において、前記ベースウェーハとして、ケミカルエッチング面を有するウェーハを用い、前記ケミカルエッチング面に１次研磨を行った後、該１次研磨を行った面に前記多結晶シリコン層を堆積し、前記多結晶シリコン層の表面を研磨する工程において、前記多結晶シリコン層の表面に２次研磨、又は、２次研磨及び仕上げ研磨を行うことを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
【００１７】
このように、多結晶シリコン層を堆積する工程において、ケミカルエッチング面に１次研磨を行った後、２次研磨、仕上げ研磨を行うことなく、１次研磨を行った面に多結晶シリコン層を堆積し、多結晶シリコン層の表面を研磨する工程において、多結晶シリコン層の表面に１次研磨を行うことなく、２次研磨、又は、２次研磨及び仕上げ研磨を行うことで、貼り合わせＳＯＩウェーハの製造における研磨工程を、貼り合わせ後のボイド発生を抑制できるような平滑な多結晶シリコン面を研磨後に得るのに必要最小限な研磨工程とすることができる。
【００１８】
このとき、前記ベースウェーハとして、抵抗率が１００Ω・ｃｍ以上のものを用いることが好ましい。
このようなベースウェーハを用いれば、高周波デバイス用の基板として好適なＳＯＩウェーハを製造することができる。
【００１９】
このとき、前記１次研磨を両面研磨で行うことが好ましい。
ベースウェーハの多結晶シリコン層成長前の１次研磨として、両面研磨を好適に用いることができる。
【発明の効果】
【００２０】
以上のように、本発明の貼り合わせＳＯＩウェーハの製造方法によれば、貼り合わせＳＯＩウェーハの製造における研磨工程を、貼り合わせ後のボイド発生を抑制できるような平滑な多結晶シリコン面を研磨後に得るのに必要最小限な研磨工程とすることができる。従って、低コストで高品質の貼り合わせＳＯIウェーハを高い生産性で得ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の貼り合わせＳＯＩウェーハの製造方法のフローを示す図である。
【図２】本発明の貼り合わせＳＯＩウェーハの製造方法の実施態様の一例を示す工程断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、高周波デバイス用の基板として、ＳＯＩウェーハのＢＯＸ層の直下にキャリアをトラップする層として多結晶シリコン層を内在させる手法が取られるようになってきている。このようなＳＯＩウェーハの製造において、ベースウェーハとボンドウェーハとの貼り合わせを実現するために、ベースウェーハ上の多結晶シリコン層の表面は平滑である必要があり、研磨を用いてベースウェーハ上の多結晶シリコン層の表面粗さを除去して貼り合わせを行う方法が考えられている。
【００２３】
しかしながら、ベースウェーハのＣＷ面に形成した多結晶層において貼り合わせを可能とする平滑な面を得るためには、多結晶シリコン層積層後の研磨において研磨代を極端に大きくするなどの対策が必要となり問題となる一方で、ＰＷ面の上に多結晶シリコン層を積層しても、多結晶シリコン層の表面粗さは、元のＰＷ面の面粗さよりも大きく悪化し、貼り合わせを可能とする平滑な面を得るためには、多結晶シリコン層積層後の研磨を行う必要がある。
これは、ＰＷ面を得るための研磨と同様の工程となり、多結晶シリコン層を積層する前と後の両方で研磨を行う工程が重複してしまい、研磨工程の効率を著しく落とす結果となるという問題がある。
【００２４】
そこで、発明者らは、貼り合わせＳＯＩウェーハの製造における研磨工程を、貼り合わせ後のボイド発生を抑制できるような平滑な多結晶シリコン面を研磨後に得るのに必要最小限な研磨工程とすることができる貼り合わせＳＯＩウェーハの製造方法について鋭意検討を重ねた。
その結果、多結晶シリコン層を堆積する工程において、ケミカルエッチング面に１次研磨を行った後、１次研磨を行った面に多結晶シリコン層を堆積し、多結晶シリコン層の表面を研磨する工程において、多結晶シリコン層の表面に２次研磨、又は、２次研磨及び仕上げ研磨を行うことで、貼り合わせＳＯＩウェーハの製造における研磨工程を、貼り合わせ後のボイド発生を抑制できるような平滑な多結晶シリコン面を研磨後に得るのに必要最小限な研磨工程とすることができることを見出し、本発明をなすに至った。
【００２５】
以下、図１−２を参照しながら、本発明の貼り合わせＳＯＩウェーハの製造方法を説明する。
まず、ケミカルエッチング面を有するベースウェーハを準備する（図１のステップＳ１１を参照）。
具体的には、例えば、シリコン単結晶インゴットをスライスし、ラップ及びレーザーマーク印字、ケミカルエッチングを施して、ケミカルエッチング面を有するベースウェーハ１１を準備する（図２（ｄ）を参照）。
【００２６】
次に、ベースウェーハのケミカルエッチング面に１次研磨を行う（図１のステップＳ１２を参照）。
具体的には、例えば、ベースウェーハ１１の少なくとも一方のケミカルエッチング面（図２では、ベースウェーハ１１の少なくとも上面）に対して一次研磨を施し、さらに、鏡面面取り加工を施す（図２（ｅ）を参照）。この状態では、ベースウェーハ１１表面の面粗さはＡＦＭ測定（１μｍ角）のＲＭＳ値で０．３ｎｍ程度である。
【００２７】
次に、ベースウェーハの１次研磨を行った面に多結晶シリコン層を堆積する（図１のステップＳ１３を参照）。
具体的には、例えば、ベースウェーハ１１の１次研磨を行った面（図２（ｅ）のベースウェーハ１１の上面）に多結晶シリコン層１２を堆積する（図２（ｆ）を参照）。多結晶シリコン層１２は、一般にＣＶＤ装置により形成される。ＣＶＤ装置の一形態として、単結晶シリコン層を積層することを目的とするエピリアクターがあるが、この装置においても、堆積温度を低温化する等の条件を選ぶことで、単結晶ではなく多結晶のシリコンを積層することは可能である。多結晶シリコン層を積層した後の表面の面粗さはＡＦＭ測定（１μｍ角）のＲＭＳ値で１５ｎｍ程度である。
【００２８】
次に、ベースウェーハの多結晶シリコン層の表面に対して、２次研磨、又は、２次研磨及び仕上げ研磨を行う（図１のステップＳ１４を参照）。
具体的には、例えば、ベースウェーハ１１の多結晶シリコン層１２の表面を０．５〜１μｍ程度の取り代で２次研磨を行い、更に、必要に応じて、２次研磨より少ない取り代で仕上げ研磨をすることにより、ＡＦＭ測定（１μｍ角）のＲＭＳ値で０．１５ｎｍ程度の表面粗さを得ることができる（図２（ｇ）を参照）。
２次研磨のみでもＡＦＭ測定（１μｍ角）のＲＭＳ値で０．２０ｎｍ以下の表面粗さを得ることができるので、その表面粗さの状態でボンドウェーハとの貼り合わせを行っても貼り合わせ不良を低減することができるが、２次研磨の後に更に仕上げ研磨を行い、表面粗さを向上させることによって、一層、貼り合わせ不良を低減することができる。
【００２９】
一方、ボンドウェーハの貼り合わせ面に絶縁膜を形成する（図１のステップＳ１５を参照）。
具体的には、例えば、ボンドウェーハ１０として、シリコン単結晶ウェーハを準備し（図２（ａ）を参照）、埋め込み酸化膜層（ＢＯＸ層、絶縁膜）１６（図２（ｉ）を参照）となる酸化膜（絶縁膜）１３を成長させる酸化膜成長（例えば、熱酸化処理）を施す（図２（ｂ）を参照）。
さらに、酸化膜１３の上からイオン注入機により、水素イオン又は希ガスイオンを注入して、イオン注入層１７を形成することができる（図２（ｃ）を参照）。この際、目標とする剥離シリコン層（すなわち、ＳＯＩ層１５（図２（ｉ）を参照）の厚さを得ることができるように、イオン注入加速電圧を選択する。
【００３０】
次に、絶縁層を介してベースウェーハの多結晶シリコン層の研磨面とボンドウェーハとを貼り合わせる（図１のステップＳ１６を参照）。
具体的には、例えば、多結晶シリコン層１２が形成されたベースウェーハ１１を、ベースウェーハ１１の多結晶シリコン層１２が形成された面とボンドウェーハ１０の注入面とが接するように、イオン注入層１７を形成したボンドウェーハ１０と密着させて貼り合わせる（図２（ｈ）を参照）。
【００３１】
次に、貼り合わされたボンドウェーハを薄膜化して、ＳＯＩ層を形成する（図１のステップＳ１７を参照）。
具体的には、例えば、イオン注入層１７に微小気泡層を発生させる熱処理（剥離熱処理）を貼り合わせたウェーハに施し、発生した微小気泡層にて剥離して、ベースウェーハ１１上に埋め込み酸化膜層１６とＳＯＩ層１５が形成された貼り合わせウェーハ１４を作製する（図２（ｉ）を参照）。なお、このときに、剥離面１９を有する剥離ウェーハ１８が派生する。
【００３２】
上記のように、多結晶シリコン層を堆積する工程において、ケミカルエッチング面に１次研磨を行った後、２次研磨及び仕上げ研磨を行うことなく、１次研磨を行った面に多結晶シリコン層を堆積し、多結晶シリコン層の表面を研磨する工程において、多結晶シリコン層の表面に１次研磨を施すことなく、２次研磨、又は、２次研磨及び仕上げ研磨を行うことで、貼り合わせＳＯＩウェーハの製造における研磨工程を、貼り合わせ後のボイド発生を抑制できるような平滑な多結晶シリコン面を研磨後に得るのに必要最小限な研磨工程とすることができるので、きわめて高効率である。
【００３３】
ここで、ベースウェーハ１１として、抵抗率が１００Ω・ｃｍ以上のものを用いることが好ましい。
このようなベースウェーハを用いれば、高周波デバイス用の基板として好適なＳＯＩウェーハを製造することができる。
上記において、図１のＳ１１〜Ｓ１４とＳ１５、図２の（ａ）〜（ｃ）と（ｄ）〜（ｇ）はそれぞれ、いずれの工程を先に行ってもよく、また、同時に進めてもよいことは言うまでもない。
【００３４】
また、上記の１次研磨を両面研磨で行うことが好ましい。
ベースウェーハの多結晶シリコン層成長前の１次研磨として、両面研磨を好適に用いることができる。
【００３５】
なお、多結晶シリコン層を積層する前のベースウェーハの表面に１次研磨及び２次研磨を行っておき、多結晶シリコン層を積層後にその表面に仕上げ研磨のみを施す工程フローでは、多結晶シリコン表面粗さを十分に低減することができないため、貼り合わせ面に発生するボイドに起因する貼り合わせ不良の増加が避けられない。
【実施例】
【００３６】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３７】
（実施例）
ボンドウェーハとして、直径３００ｍｍ、ｐ型、１０Ω・ｃｍ、結晶方位＜１００＞のＣＯＰ（Ｃｒｙｓｔａｌ  Ｏｒｉｅｎｔｅｄ  Ｐａｒｔｉｃｌｅ）の無いＣＺシリコン単結晶ウェーハ（ＰＷ：鏡面研磨ウェーハ）を準備し、２００ｎｍの酸化膜を熱酸化により成長した後、イオン注入機にて、７０ｋｅＶの加速エネルギーでＨ＋イオンを６×１０１６ａｔｏｍｓ／ｃｍ２注入した。
また、ベースウェーハとして、酸素濃度が９．６ｐｐｍａ（ＡＳＴＭ’７９）、抵抗率が５２００Ω・ｃｍのＣＺシリコン単結晶からスライスし、ラップ及び外周研削、裏面レーザーマーク刻印の工程、及びケミカルエッチングを経て作製されたＣＷウェーハに対し、両面研磨機で１次研磨を行い、外周部を鏡面面取り研磨した。この時点でウェーハ表面の面粗さは、ＡＦＭ測定（１μｍ角）のＲＭＳ値で０.３ｎｍ程度であった。このウェーハに対して、エピタキシャル成長用の反応炉にて、１次研磨面上に９００℃の温度で多結晶シリコン層を２．５μｍの厚さで積層を行ったのち、多結晶シリコン層の表面に対して、取代０．５μｍの２次研磨及び仕上げ研磨（いずれも片面研磨）を施した。ベースウェーハ上に多結晶シリコン層が２μｍ積層された研磨後のウェーハで、表面粗さはＡＦＭ測定（１μｍ角）のＲＭＳ値で０．１５ｎｍ程度のウェーハを得ることができた。
上記ボンドウェーハと、多結晶シリコン層を表面にもつ高抵抗ウェーハ（ベースウェーハ）とを貼り合わせ、熱処理をかけると、ボンドウェーハの水素イオン注入層で剥離が生じた。その後、水素雰囲気で１１５０℃３０秒のＲＴＡ処理（平坦化熱処理）を行った後、酸化熱処理及びＨＦ洗浄を行うことにより、ＳＯＩ層の厚さが１５０ｎｍである、多結晶シリコン層を内在したＳＯＩウェーハを得ることができた。
【００３８】
実施例の貼り合わせＳＯＩウェーハでは、水素イオン注入層で剥離を生じさせる剥離工程後においてＳＯＩ層がベースウェーハ側に転写されないことに起因する直径１ｍｍ以上のボイドの発生はゼロ個であった。
また、実施例の製造工程における、ウェーハ研磨工程は、多結晶シリコン層積層前の１次研磨、多結晶シリコン層積層後の２次研磨及び仕上げ研磨、であり、「２次研磨＋仕上げ研磨」を１回行ったときの生産性を１とすると、実施例の貼り合わせＳＯＩウェーハの研磨工程の生産性は１であった。
【００３９】
（比較例１）
実施例と同様にして、貼り合わせＳＯＩウェーハを製造した。ただし、ベースウェーハはＣＺシリコン単結晶からスライスし、ラップ及び外周研削、裏面レーザーマーク刻印の工程、及び、ケミカルエッチングを経て作製されたＣＷウェーハに対し、両面研磨機で１次研磨を行い、外周部を鏡面面取り研磨した後、さらに２次研磨及び仕上げ研磨を行ったものを用いた。この時点でウェーハ表面の面粗さは、ＡＦＭ測定（１μｍ角）のＲＭＳ値で０.１ｎｍ程度であった。また、比較例１において、多結晶シリコン層積層後は、実施例と同様に２次研磨と仕上げ研磨を行い、その研磨後の表面粗さは０．１５ｎｍ程度であった。
【００４０】
比較例１の貼り合わせＳＯＩウェーハでは、水素イオン注入層で剥離を生じさせる剥離工程後にＳＯＩ層がベースウェーハ側に転写されないことに起因する直径１ｍｍ以上のボイドの発生はゼロ個であった。
しかし、比較例１の製造工程における、ウェーハ研磨工程は、多結晶シリコン層積層前の１次研磨、２次研磨、及び仕上げ研磨、多結晶シリコン層積層後の２次研磨及び仕上げ研磨、であり、「２次研磨＋仕上げ研磨」を１回行ったときの生産性を１とすると、比較例１の貼り合わせＳＯＩウェーハの研磨工程の生産性は０．５であった。
【００４１】
（比較例２）
【００４２】
実施例と同様にして、貼り合わせＳＯＩウェーハを製造した。ただし、ベースウェーハは、ＣＺシリコン単結晶からスライスし、ラップ及び外周研削、裏面レーザーマーク刻印の工程、及びケミカルエッチングを経て作製されたＣＷウェーハに対し、１次研磨を行わなかった。この時点でウェーハ表面の面粗さは、ＡＦＭ測定（１μｍ角）のＲＭＳ値で１０ｎｍ程度であった。また、比較例２において、多結晶シリコン層積層後の研磨後の表面粗さは、ＡＦＭ測定（１μｍ角）のＲＭＳ値で０．２５ｎｍ程度であった。
【００４３】
比較例２では、多結晶シリコン層研磨後の表面粗さが大きいために貼り合わせが十分ではなく、水素イオン注入層で剥離を生じさせる剥離工程後にＳＯＩ層がベースウェーハ側に転写されないことに起因する直径１ｍｍ以上のボイドが面内に多数発生した。
なお、比較例２では、上記の剥離工程において、ボイドが面内に多数発生し、貼り合わせＳＯＩウェーハの製造を中止したため、研磨工程の生産性の評価は行わなかった。
【００４４】
上記の実施例、比較例１、及び比較例２の工程及び結果を表１に示す。
【００４５】
【表１】
2016136591.tif 000003
【００４６】
表１からわかるように、ベースウェーハ研磨工程で１次研磨のみを行った実施例では、多結晶シリコン層研磨後においてベースウェーハ研磨工程で１次研磨、２次研磨、及び仕上げ研磨を行った比較例１と同じ程度の表面粗さが得られ、それにより、比較例１と同様に剥離工程後に直径１ｍｍ以上のボイドの発生は起こらずに、しかも、比較例１より高い研磨工程の生産性が得られている。また、ベースウェーハ研磨を行わなかった比較例２では、多結晶シリコン層研磨後の表面粗さが、実施例、比較例１よりも大きくなり、貼り合わせが不十分となったため、剥離工程後に直径１ｍｍ以上のボイドが面内に多数発生し、貼り合わせＳＯＩウェーハの製造を中止せざるえない状況となった。
【００４７】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４８】
１０…ボンドウェーハ、  １１…ベースウェーハ、  １２…多結晶シリコン層、
１３…絶縁膜（酸化膜）、  １４…貼り合わせウェーハ、  １５…ＳＯＩ層、
１６…埋め込み酸化膜層（ＢＯＸ層、絶縁膜）、  １７…イオン注入層、
１８…剥離ウェーハ、  １９…剥離面。
【図１】
2016136591.tif 000004
【図２】
2016136591.tif 000005