(57)【要約】【課題】  光ロスを低減することができる変換器、光半導体装置および光半導体装置の製造方法を提供する。【解決手段】  第１コア層の上にｐ型半導体層が設けられた導波路を有する光半導体素子に接続された変換器であって、前記変換器は、前記第１コア層に接続された第２コア層と、端面と、前記第２コア層上に設けられた上クラッド層とを備え、前記第２コア層は、前記第１コア層との接続部から前記端面に向かう少なくとも一部において層厚が減少する縮層部を備え、前記第１コア層と前記第２コア層とは前記接続部近傍において同一の組成と厚さとを備え、前記上クラッド層は、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層である。【選択図】        図６
2016200760.tif 000002
【特許請求の範囲】
【請求項１】
第１コア層の上にｐ型半導体層が設けられた導波路を有する光半導体素子に接続された変換器であって、
前記変換器は、前記第１コア層に接続された第２コア層と、端面と、前記第２コア層上に設けられた上クラッド層とを備え、
前記第２コア層は、前記第１コア層との接続部から前記端面に向かう少なくとも一部において層厚が減少する縮層部を備え、
前記第１コア層と前記第２コア層とは前記接続部近傍において同一の組成と厚さとを備え、
前記上クラッド層は、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層である変換器。
【請求項２】
前記第２コア層は、井戸層とバリア層とを含む多重量子井戸構造を備え、
前記縮層部において、前記第１コア層との接続部から前記端面に向かって、前記井戸層および前記バリア層の層厚が連続的に減少する、請求項１記載の変換器。
【請求項３】
前記上クラッド層は、前記ｐ型半導体層の上面で終端する上クラッド終端部を有し、前記上クラッド終端部が前記ｐ型半導体層の上面となす傾斜角度は、７５度以上９０度以下である、請求項１または２記載の変換器。
【請求項４】
前記ｐ型半導体層は、前記接続部において終端するｐ層終端部を有し、
前記ｐ層終端部が前記第１コア層の上面となす傾斜角度は、１２．８度以上５２．６度以下である、請求項１〜３のいずれか一項に記載の変換器。
【請求項５】
前記上クラッド層の上面は、ＬＴＶ（１００μｍ）≦１μｍかつＬＴＶ（２μｍ）≦１００ｎｍの平坦性を有する、請求項１〜４のいずれか一項に記載の変換器。
【請求項６】
請求項１〜５のいずれか一項に記載の変換器と、
前記光半導体素子と、を備える、光半導体装置。
【請求項７】
一端から他端に向かう少なくとも一部において層厚が減少する縮層部を備えるコア層を形成する工程と、
前記縮層部よりも前記一端側において前記コア層上にｐ型半導体層を形成する工程と、
前記縮層部よりも前記他端側及び前記縮層部において、前記コア層上に、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層を形成する工程と、を含む光半導体装置の製造方法。
【請求項８】
前記コア層を形成する工程において、前記コア層が形成される面と離間し前記コア層が形成される面を覆う半導体マスクを用いて前記コア層を形成し、
前記半導体マスクは、前記一端から前記他端に向かう少なくとも一部を覆うパターンを備え、前記パターンは前記一端側から前記他端側に向かって幅が変化する拡幅部を備える、請求項７記載の光半導体装置の製造方法。
【請求項９】
前記ｐ型半導体層を形成する工程において、前記縮層部を絶縁膜マスクで覆い、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記ｐ型半導体層を形成する、請求項７または８記載の光半導体装置の製造方法。
【請求項１０】
前記上クラッド層を形成する工程において、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記上クラッド層を形成する、請求項７〜９のいずれか一項に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変換器、光半導体装置および光半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
光の集光または分散のために、膜厚変調の構造を有するスポットサイズ変換器（ＳＳＣ）が光半導体素子に対してモノリシックに接続された構成が開示されている（例えば、特許文献１および非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１０／０１５０４９４号明細書
【非特許文献】
【０００４】
【非特許文献１】Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，１４５，ｐｐ８７５−８８０（１９９４）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記技術では、変換器において光ロスが大きくなる。
【０００６】
そこで、光ロスを低減することができる変換器、光半導体装置および光半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る変換器は、第１コア層の上にｐ型半導体層が設けられた導波路を有する光半導体素子に接続された変換器であって、前記変換器は、前記第１コア層に接続された第２コア層と、端面と、前記第２コア層上に設けられた上クラッド層とを備え、前記第２コア層は、前記第１コア層との接続部から前記端面に向かう少なくとも一部において層厚が減少する縮層部を備え、前記第１コア層と前記第２コア層とは前記接続部近傍において同一の組成と厚さとを備え、前記上クラッド層は、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層である変換器である。
【０００８】
本発明に係る光半導体装置の製造方法は、一端から他端に向かう少なくとも一部において層厚が減少する縮層部を備えるコア層を形成する工程と、前記縮層部よりも前記一端側において、前記コア層上にｐ型半導体層を形成する工程と、前記縮層部よりも前記他端側及び前記縮層部において、前記コア層上に、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層を形成する工程と、を含む光半導体装置の製造方法である。
【発明の効果】
【０００９】
上記発明によれば、光ロスを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は比較例に係る変換器がモノリシックに接続される光半導体素子の断面図であり、（ｂ）は比較例に係る変換器の導波路部分の断面図である。
【図２】実施形態に係る変換器がマッハツェンダ変調器にモノリシックに接続された光変調器の模式的な上面図である。
【図３】変換器の導波路付近における上面拡大図である。
【図４】図３のＡ−Ａ線断面図である。
【図５】（ａ）は図３のＢ−Ｂ線断面図であり、（ｂ）は図３のＣ−Ｃ線断面図である。
【図６】図３のＤ−Ｄ線断面図である。
【図７】コア層の最薄部の層厚とクラッド層の層厚との関係を例示する図である。
【図８】（ａ）はクラッド層の層厚と縦方向のモードフィールド径との関係を例示する図であり、（ｂ）はメサ幅と横方向のモードフィールド径との関係を例示する図である。
【図９】（ａ）および（ｂ）は断面のＳＥＭ写真を模式的に描いた図である。
【図１０】（ａ）〜（ｈ）は光変調器の製造方法を説明するための模式的な図である。
【図１１】（ａ）〜（ｈ）は光変調器の製造方法を説明するための模式的な図である。
【図１２】（ａ）〜（ｄ）は光変調器の製造方法を説明するための模式的な図である。
【発明を実施するための形態】
【００１１】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
【００１２】
本願発明は、（１）第１コア層の上にｐ型半導体層が設けられた導波路を有する光半導体素子に接続された変換器であって、前記変換器は、前記第１コア層に接続された第２コア層と、端面と、前記第２コア層上に設けられた上クラッド層とを備え、前記第２コア層は、前記第１コア層との接続部から前記端面に向かう少なくとも一部において層厚が減少する縮層部を備え、前記第１コア層と前記第２コア層とは前記接続部近傍において同一の組成と厚さとを備え、前記上クラッド層は、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層である変換器である。ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層が第２コア層の縮層部上に設けられていることから、変換器の光ロスを低減することができる。また、第１コア層と第２コア層との接続部近傍にバットジョイント界面のような急峻な組成変化を持つ界面が存在しないので、光ロスを抑制することができる。
（２）前記第２コア層は、井戸層とバリア層とを含む多重量子井戸構造を備え、前記縮層部において、前記第１コア層との接続部から前記端面に向かって、前記井戸層および前記バリア層の層厚が連続的に減少することが好ましい。井戸層の層厚の減少に伴って、多重量子井戸（ＭＱＷ）構造のバンドギャップ波長が大きくなり、ＭＱＷの屈折率が連続的に小さくなるからである。
（３）前記上クラッド層は、前記ｐ型半導体層の上面で終端する上クラッド終端部を有し、前記上クラッド終端部が前記ｐ型半導体層の上面となす傾斜角度は、７５度以上９０度以下であることが好ましい。短い距離で上クラッド層の厚さの変換を行うことができるからである。
（４）前記ｐ型半導体層は、前記接続部において終端するｐ層終端部を有し、前記ｐ層終端部が前記第１コア層の上面となす傾斜角度は、１２．８度以上５２．６度以下であることが好ましい。ｐ層終端部の上に延在する上クラッド層の上面を平坦にできるからである。
（５）前記上クラッド層の上面は、ＬＴＶ（１００μｍ）≦１μｍかつＬＴＶ（２μｍ）≦１００ｎｍの平坦性を有することが好ましい。
（６）本願発明は、（１）〜（５）のいずれか一項に記載の変換器と、前記光半導体素子と、を備える、光半導体装置である。ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層が第２コア層上に設けられていることから、光ロスを低減することができる。
（７）本願発明は、一端から他端に向かう少なくとも一部において層厚が減少する縮層部を備えるコア層を形成する工程と、前記縮層部よりも前記一端側において前記コア層上にｐ型半導体層を形成する工程と、前記縮層部よりも前記他端側及び前記縮層部において、前記コア層上に、前記ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層を形成する工程と、を含む光半導体装置の製造方法である。ｐ型半導体層よりも厚いｉ型またはｎ型の上クラッド層がコア層の縮層部上に設けられていることから、光ロスを低減することができる。
（８）前記コア層を形成する工程において、前記コア層が形成される面と離間して前記コア層が形成される面を覆う半導体マスクを用いて前記コア層を形成し、前記半導体マスクは、前記一端から前記他端に向かう少なくとも一部を覆うパターンを備え、前記パターンは前記一端側から前記他端側に向かって幅が変化する拡幅部を備えることが好ましい。コア層の縮層部と非縮層部との間に非連続な界面を設けることなく、コア層の厚さを連続的に変化させることができるからである。
（９）前記ｐ型半導体層を形成する工程において、前記縮層部を絶縁膜マスクで覆い、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記ｐ型半導体層を形成することが好ましい。ｐ型半導体層の終端部に緩やかな傾斜を設けることができるからである。
（１０）前記上クラッド層を形成する工程において、塩素系ガスを含む雰囲気でＭＯＣＶＤ法により前記上クラッド層を形成することが好ましい。上クラッド層の上面を平坦にできるからである。
【００１３】
［本願発明の実施形態の詳細］
本発明の実施形態に係る変換器、光半導体装置およびそれらの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００１４】
まず、比較例に係る変換器について説明する。図１（ａ）は、比較例に係る変換器２００がモノリシックに接続される光半導体素子３００の断面図である。図１（ａ）の例では、光半導体素子３００は光変調器である。また、図１（ａ）は、光半導体素子３００の導波路部分の断面図である。図１（ｂ）は、比較例に係る変換器２００の導波路部分の断面図である。
【００１５】
図１（ａ）に示すように、光半導体素子３００の導波路は、ＩｎＰ基板３０１上に、ｎ−ＩｎＰクラッド層３０２、コア層３０３、ｉ−ＩｎＰクラッド層３０４、ｐ−ＩｎＰクラッド層３０５、およびｐ−ＩｎＧａＡｓコンタクト層３０６が積層された構造を有する。ｎ−ＩｎＰクラッド層３０２、コア層３０３、ｉ−ＩｎＰクラッド層３０４、ｐ−ＩｎＰクラッド層３０５、およびｐ−ＩｎＧａＡｓコンタクト層３０６は、ＩｎＰ基板３０１上においてメサを構成することで、導波路として機能する。
【００１６】
例えば、ｎ−ＩｎＰクラッド層３０２の層厚は２μｍであり、コア層３０３の層厚は４００ｎｍであり、ｉ−ＩｎＰクラッド層３０４の層厚は５００ｎｍであり、ｐ−ＩｎＰクラッド層３０５の層厚は８００ｎｍであり、ｐ−ＩｎＧａＡｓコンタクト層３０６の層厚は２００ｎｍである。また、メサ幅は、１．５μｍである。図１（ａ）において、円形の点線は、導波する光の分布範囲を表す。
【００１７】
次に、図１（ｂ）に示すように、変換器２００の導波路は、ＩｎＰ基板３０１上に、ｎ−ＩｎＰクラッド層３０２、コア層３０３ｂ、ｉ−ＩｎＰクラッド層３０４ｂ、ｐ−ＩｎＰクラッド層３０５ｂ、およびｐ−ＩｎＧａＡｓコンタクト層３０６ｂが積層された構造を有する。光半導体素子３００と比べて、コア層３０３ｂが薄く（層厚：８０ｎｍ）、ｉ−ＩｎＰクラッド層３０４ｂが薄く（層厚４２０ｎｍ）、ｐ−ＩｎＰクラッド層３０５ｂが厚く（層厚：３．２μｍ）、ｐ−ＩｎＧａＡｓコンタクト層３０６ｂが厚く（層厚：８００ｎｍ）なっている。また、メサ幅が大きく（メサ幅：５μｍ）なっている。この変換器は、変換器２００の先端でコア層が薄くなるようにコア層を成長したあとに、ｉ−ＩｎＰクラッド層の一部、ｐ−ＩｎＰクラッド層、およびｐ−ＩｎＧａＡｓコンタクト層を、変換器２００の先端で厚くなるように選択マスク成長して作製されている。
【００１８】
図１（ｂ）の断面では、コア層３０３ｂが薄くなっていることから、光の閉じ込め作用が弱くなっている。それにより、導波する光の分布範囲も広がっている。この構成では、変換器２００を導波する光の分布がｉ−ＩｎＰクラッド層３０４ｂ上のｐ−ＩｎＰクラッド層３０５ｂまで広がる。ｐ−ＩｎＰクラッド層３０５ｂでは光の一部が吸収されるため、光ロスが大きくなる。
【００１９】
以下の実施形態においては、光ロスを抑制することができる変換器、光半導体装置およびそれらの製造方法について説明する。
【００２０】
（実施形態）
図２は、実施形態に係る変換器１０ａおよび変換器１０ｂがマッハツェンダ変調器２０にモノリシックに接続された光変調器１００の模式的な上面図である。マッハツェンダ変調器２０は、光半導体素子の一例である。光変調器１００は、光半導体装置の一例である。変換器１０ａおよび変換器１０ｂは、スポットサイズ変換器である。変換器１０ａは、マッハツェンダ変調器２０へ光を集光するための構造を有する。変換器１０ｂは、マッハツェンダ変調器２０の出力光を分散させるための構造を有する。
【００２１】
マッハツェンダ変調器２０は、２本の入力導波路２１ａ，２１ｂから入力された光を分岐する光カプラ２２と、分岐された光を伝搬させる２本の変調導波路（アーム）２３ａ，２３ｂと、変調導波路２３ａ，２３ｂを伝搬した光を合波させる光カプラ２４と、光カプラ２４からの出力光を外部へと導く２本の出力導波路２５ａ，２５ｂと、を含む。図２の例では、光カプラ２２，２４として２×２カプラを用いている。２本の変調導波路２３ａ，２３ｂが延びる方向がマッハツェンダ変調器２０の長手方向である。変換器１０ａは、マッハツェンダ変調器２０の光入力側にモノリシックに接続されている。変換器１０ｂは、マッハツェンダ変調器２０の光出力側にモノリシックに接続されている。
【００２２】
入力導波路２１ａは、変換器１０ａの方に曲がり、変換器１０ａの導波路に接続される。入力導波路２１ｂは、マッハツェンダ変調器２０の一方の端部に延びている。出力導波路２５ａは、変換器１０ｂの方に曲がり、変換器１０ｂの導波路に接続される。出力導波路２５ｂは、マッハツェンダ変調器２０の他方の端部に延びている。入力導波路２１ａ，２１ｂ、光カプラ２２、変調導波路２３ａ，２３ｂ、光カプラ２４、および出力導波路２５ａ，２５ｂは、樹脂などで覆われている。
【００２３】
入力導波路２１ａから入力された光は、光カプラ２２で分岐して２本の変調導波路２３ａ，２３ｂを導波し、光カプラ２４で光結合し、出力導波路２５ａ，２５ｂから出力される。その際に、変調導波路２３ａ，２３ｂ上の信号電極に高周波の電気信号が供給されると、信号電極と基準電位電極との間で高周波の電気信号が流れる。この場合、変調導波路２３ａ，２３ｂの屈折率が変化し、変調導波路２３ａ，２３ｂを通過する光の位相が変化する。それにより、出力導波路２５ａ，２５ｂから出力される光がオン・オフし、変調信号が得られる。
【００２４】
図３は、変換器１０ａとマッハツェンダ変調器２０の接続部付近における上面拡大図である。図３に示すように、変換器１０ａは導波路３０と端面ＦＡＣＥＴを有する。導波路３０は、入力導波路２１ａとの接続部の近傍においては入力導波路２１ａと同じメサ幅Ｗ１を有する。また導波路３０は、少なくとも一部において、端面ＦＡＣＥＴに向かってメサ幅が連続的にまたは段階的に大きくなる拡幅部３０ａを備える。本実施形態においては、入力導波路２１ａとの接続箇所付近においては、導波路３０のメサ幅は、入力導波路２１ａの幅と同じであり、端面ＦＡＣＥＴに向かって連続的に大きくなり、端面ＦＡＣＥＴ付近においては一定となる。例えば、変換器１０ａの長さは５００μｍであり、拡幅部３０ａの長さは２００μｍ〜３００μｍである。
【００２５】
図４は、図３のＡ−Ａ線断面図である。図４に示すように、入力導波路２１ａにおいては、ＩｎＰ基板１１上に、下クラッド層１２、コア層１３、第１上クラッド層１４、第２上クラッド層１５、およびコンタクト層１６がこの順に積層された構造を有する。
【００２６】
ＩｎＰ基板１１は、一例として半絶縁性のＩｎＰである。下クラッド層１２は、一例としてｎ−ＩｎＰであり、コア層１３よりも低い屈折率を有する。コア層１３は、一例としてバリア層がＡｌＧａＩｎＡｓ、井戸層がＡｌＧａＩｎＡｓの多重量子井戸（ＭＱＷ）構造を有する。第１上クラッド層１４は、一例としてｉ−ＩｎＰであり、コア層１３よりも小さい屈折率を有する。第２上クラッド層１５は、一例としてｐ−ＩｎＰ上にｐ−ＩｎＧａＡｓＰが積層されたｐ型半導体層であり、コア層１３よりも小さい屈折率を有する。コア層１３に電界を印加するために、第２上クラッド層１５は、ｐドープされている。コンタクト層１６は、一例としてｐ−ＩｎＧａＡｓである。コア層１３に電界を印加するために、コンタクト層１６上にＡｕなどの金属電極（図示せず）などが設けられている。
【００２７】
例えば、下クラッド層１２の層厚は２μｍであり、コア層１３の層厚は４００ｎｍであり、第１上クラッド層１４の層厚は５００ｎｍであり、第２上クラッド層１５の層厚は８００ｎｍであり、コンタクト層１６の層厚は２００ｎｍである。
【００２８】
下クラッド層１２、コア層１３、第１上クラッド層１４、第２上クラッド層１５、およびコンタクト層１６は、基板１１上においてメサを構成することで、入力導波路２１ａとして機能する。コア層１３に効率よく電界を印加するために、光の広がりを断面内で小さくしてコア層１３内に閉じ込めることが好ましい。そこで、メサ幅を狭く（例えばメサ幅１．５μｍ）してある。また、コア層１３を厚くしてある。コア層１３に効率よく電界を印加するために、第１上クラッド層１４および第２上クラッド層１５の合計の層厚は小さい方がよい。図４の例では、当該合計の層厚は１．３μｍである。
【００２９】
図５（ａ）は、図３のＢ−Ｂ線断面図である。図３のＢ−Ｂ線は、変換器１０ａにおいてメサ幅が入力導波路２１ａのメサ幅と同じ箇所を通る。図５（ｂ）は、図３のＣ−Ｃ線断面図である。図３のＣ−Ｃ線は、変換器１０ａにおいて、端面ＦＡＣＥＴの近傍の断面であり、メサ幅が最も大きい箇所を通る。図６は、図３のＤ−Ｄ線断面図である。図３のＤ−Ｄ線は、入力導波路２１ａから変換器１０ａにかけてメサが延びる方向に沿ってメサを通る。
【００３０】
図５（ａ）および図５（ｂ）に示すように、変換器１０ａの導波路３０は、基板１１上に、下クラッド層１２、コア層１３、第１上クラッド層１４および上クラッド層１７がこの順で積層された構造を有する。下クラッド層１２、コア層１３および上クラッド層１７は、基板１１上でメサを構成することにより、変換器１０ａの導波路３０として機能する。
【００３１】
変換器１０ａの基板１１は、入力導波路２１ａと共通である。変換器１０ａの下クラッド層１２、コア層１３、および第１上クラッド層１４については、入力導波路２１ａと共通の層（同一成長工程で成長させた層）である。変換器１０ａの上クラッド層１７は、ｉ型またはｎ型（例えばｎ型ドーパント濃度：２×１０１７／ｃｍ３以下）の半導体層であり、本実施形態においては一例としてｉ−ＩｎＰである。ここでｉ−ＩｎＰとは、意図的に添加したｎ型やｐ型の不純物を含まず、ホール測定で測られるキャリア濃度が１×１０１５／ｃｍ３以下であるような層のことを言う。また、上クラッド層１７は、第２上クラッド層１５よりも厚く、コア層１３よりも小さい屈折率を有する。図５（ａ）では、メサ幅および下クラッド層１２およびコア層１３の層厚は入力導波路２１ａと同じである。
【００３２】
図６に示すように、導波路３０の拡幅部３０ａにおいては、メサ幅が大きくなるにつれて、コア層１３が連続的または段階的に薄くなる。すなわち、拡幅部３０ａは、層厚が連続的または段階的に薄くなる縮層部である。それにより、図５（ｂ）に示す端面近傍の断面では、コア層１３の層厚が薄く（層厚：８０μｍ）なっている。本実施形態においては、縮層部において、コア層１３は、メサ幅が大きくなるにつれて連続的に薄くなる。変換器１０ａの端面ＦＡＣＥＴにおいて、コア層１３の層厚は、入力導波路２１ａのコア層１３の層厚の１／５〜１／２程度となっている。ＭＱＷを構成する井戸層およびバリア層の層厚は、メサ幅が大きくなるにつれて、等しい割合で連続的に小さくなっている。井戸層の層厚の減少に伴って、ＭＱＷのバンドギャップ波長が大きくなり、ＭＱＷの屈折率が連続的に小さくなる。屈折率の低下は光の分布を広げることに寄与する。したがって、層厚が薄くなると共に屈折率が低下するＭＱＷをコア層１３に用いることは、変換器１０ａにおいて有利である。本実施形態においては、変換器１０ａとマッハツェンダ変調器２０のコア層１３が共通の層（ＭＱＷ）からなり、変換器１０ａと入力導波路２１ａの接続点においてコア層１３の不連続な境界面は存在しない。これにより、変換器１０ａと入力導波路２１ａとの間で光が滑らかに伝搬し、光ロスを低減することができる。
【００３３】
また、図６を参照すると、入力導波路２１ａの第２上クラッド層１５、およびコンタクト層１６は、導波路３０との接続点近傍で終端する。このｐ層終端部では、第２上クラッド層１５およびコンタクト層１６の厚さが薄くなる。ｐ層終端部は傾斜を有する。第２上クラッド層１５およびコンタクト層１６の終端の傾斜（すなわちｐ層終端部の傾斜）は、垂直よりも緩やかである。また、コア層１３の層厚が薄くなり始める位置では、第１上クラッド層１４上を上クラッド層１７が覆う。上クラッド層１７は、入力導波路２１ａと導波路３０の接続点近傍において、第２上クラッド層１５およびコンタクト層１６上まで延在している。コア層１３を導波する光は、その一部が第１上クラッド層、第２上クラッド層１５及び上クラッド層１７にも分布する。上述のように、入力導波路２１ａと変換器１０ａの接続点近傍において、第２上クラッド層１５およびコンタクト層１６を終端部において傾斜させ、さらに上クラッド層１７を第２上クラッド層１５およびコンタクト層１６の上部に延在させる。これらにより、第２上クラッド層１５及び上クラッド層１７に分布する光が、上クラッド層１７と第２上クラッド層１５とが接続された不連続界面を滑らかに通過する。すなわちクラッド層の接続界面での光のロスを低減することができる。
【００３４】
本実施形態においては、変換器１０ａにおいて、メサ幅が大きくなるにつれてコア層１３が薄くなることによって、コア層１３への光の閉じ込めが抑制される。それにより、変換器１０ａの端面において光が広がり、光を集光または分散させることができる。この構成において、コア層１３上に上クラッド層１７として、ｐ型半導体層よりも光吸収が小さく、コア層１３よりも屈折率が小さく、ｐ型の第２上クラッド層１５よりも厚いｉ型またはｎ型の半導体層が積層される。それにより、変換器１０ａにおいて光ロスを低減することができる。
【００３５】
光がクラッド層からはみ出さないようにするためには、変換器１０ａの第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚は、コア層１３の層厚が小さいほど厚いことが好ましい。したがって、第１上クラッド層１４と上クラッド層１７の層厚は、コア層１３の層厚に応じて決定することが好ましい。
【００３６】
図７は、導波路３０におけるコア層１３の最薄部の層厚と、第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚の関係を例示する図である。コア層１３の層厚が１００ｎｍ（逆数＝１０μｍ−１）の構造を構造１とし、コア層１３の層厚が１８０ｎｍの構造を構造２とする。構造１の場合には、バンドギャップ波長は、１．１μｍである。構造２の場合には、バンドギャップ波長は、１．１５μｍである。構造１の方がコア層１３の屈折率は低い。図７に示すように、構造１の場合には、第１上クラッド層１４と上クラッド層１７との合計の層厚を３．６μｍとした場合に、モードフィールド径３．６μｍを実現することができる。クラッド層厚を大きくする必要があるが、光の分布を広げる効果は大きい。また、構造２の場合には、第１上クラッド層１４と上クラッド層１７との合計の層厚を２μｍとした場合に、モードフィールド径１．７μｍを実現することができる。光の分布を広げる効果は小さいが、コア層１３の上に設ける上クラッド層１７の厚さが小さくてよいので、変換器は作り易い。
【００３７】
また、図８（ａ）は、第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚と、縦方向（基板に垂直な方向）のモードフィールド径との関係を例示する図である。図８（ａ）に示すように、構造１においては、第１上クラッド層１４と上クラッド層１７との合計のクラッド層厚が大きいほど縦方向に大きいモードフィールド径が得られる。構造２においてはクラッド層厚は２μｍ程度でモードフィールド径１．７μｍが得られ、クラッド層厚を大きくしてもそれ以上はモードフィールド径は大きくならない。変換器において構造１のコア層厚を採用した場合には、クラッド層厚を大きくすれば、縦方向に十分に大きいモードフィールド径（３．６μｍ）が得られる。構造２のコア層厚を採用した場合には、クラッド層厚２．０μｍ程度で、縦方向に大きいモードフィールド径（１．７μｍ）が得られる。また、図８（ｂ）は、メサ幅と横方向（メサ幅方向）のモードフィールド径との関係を例示する図である。図８（ｂ）に示すように、構造１においてメサ幅を４．７μｍ以下とし、構造２においてメサ幅を２．２μｍ以上とすれば、横方向に十分に大きいモードフィールド径（＝１．７μｍ〜３．６μｍ）が得られる。縦方向と横方向のモードフィールド径が一致するので真円のモードフィールドを得ることができる。本実施形態においては、入力導波路２１ａのモードフィールド径は約１μｍである。変換器１０ａの構造として構造１、構造２のいずれを採用した場合も、入力導波路２１ａの光の分布を拡大することができる。
【００３８】
また、本実施形態においては、入力導波路２１ａおよび導波路３０において、コア層１３が共通している。たとえば、入力導波路２１ａおよび変換器１０ａのコア層１３は、同一の成長工程により形成されている。この場合、入力導波路２１ａと導波路３０の間において、コア層１３にバットジョイント界面のような急峻な組成変化を持つ界面が存在しない。それにより、光ロスを抑制することができる。
【００３９】
また、マッハツェンダ変調器２０においては、コア層１３に効率よく電界を印加するために、第１上クラッド層１４および第２上クラッド層１５の合計の層厚は小さい方が好ましい。本実施形態においては、第１上クラッド層１４および第２上クラッド層１５とは別に上クラッド層１７が設けられているため、変換器１０ａの上クラッド層１７の層厚は、マッハツェンダ変調器２０のクラッド層厚に影響されず、光の分布に最適となるように設計されることができる。すなわち、上クラッド層１７の層厚の自由度が高くなる。それにより、コア層１３の層厚の変化とは無関係に厚い上クラッド層１７を設けることができる。その結果、コア層１３の層厚を任意に設計しても上クラッド層１７よりも上部に光が漏れ出すことを抑制することができる。
【００４０】
また、上クラッド層１７の上面は、コア層１３の縮層部（拡幅部３０ａ）を含む領域において、平坦になっていることが好ましい。変換器１０ａおよびマッハツェンダ変調器２０にメサを形成する工程において、リソグラフィの精度が向上し、メサ幅の精度が向上するからである。本実施形態においては、コア層１３の層厚が変化する縮層部（拡幅部３０ａ）においては、コア層１３の層厚と第１上クラッド層１４の層厚と上クラッド層１７の層厚の合計が一定である。例えば、クラッド層の層厚は、図５（ａ）では３．３μｍであるが、図５（ｂ）ではコア層１３の層厚が減った分だけ増えて３．６２μｍである。
【００４１】
本実施形態においては、上クラッド層１７の上面の平坦性の指標として、局所厚さ変動（Ｌｏｃａｌ  Ｔｈｉｃｋｎｅｓｓ  Ｖａｒｉａｔｉｏｎ：ＬＶＴ）を用いる。ＬＴＶは、ある所定の面積の範囲内における表面の高さの変化の最大値のことである。この指標を用いて、上クラッド層１７の上面は、コア層１３が薄くなり始める位置からコア層１３の層厚が一定になるまで、ＬＴＶ（１００μｍ□）≦１μｍかつＬＴＶ（２μｍ□）≦１００ｎｍであることが好ましい。ＬＴＶ（１００μｍ□）≦１μｍは、１００μｍ角の正方形で囲まれた範囲において１μｍ以下の厚さの変化が許容されることを意味する。ＬＴＶ（１００μｍ□）≦５００ｎｍであることがより好ましく、ＬＴＶ（２μｍ□）≦５０ｎｍであることがより好ましい。
【００４２】
なお、上クラッド層１７がコンタクト層１６上に延在する構成において上クラッド層１７の上面を平坦にするためには、第２上クラッド層１５およびコンタクト層１６の終端部の傾斜面がコア層１３の上面となす傾斜角度が所定範囲であることが好ましい。例えば、上記傾斜角度が１２．８度以上５２．６度以下とすることにより、上クラッド層１７の上面を容易に平坦にすることができる。
【００４３】
例えば、図９（ａ）および図９（ｂ）は、第２上クラッド層１５およびコンタクト層１６上に上クラッド層１７が延在するように上クラッド層１７を形成した場合の、第２上クラッド層１５、コンタクト層１６および上クラッド層１７の断面のＳＥＭ写真を模式的に描いた図である。成長角度を把握しやすくするために、マーカー層を介在させてある。図９（ａ）に示すように、第２上クラッド層１５およびコンタクト層１６の傾斜角度が５２．６度の場合、上クラッド層１７の上面１７ａを平坦に形成することができた。また、上クラッド層１７がコア層１３に対して１２．８度の傾斜角度で成長していることから、第２上クラッド層１５およびコンタクト層１６の傾斜角度が１２．８度の場合にも上クラッド層１７の上面１７ａを平坦に形成することができるといえる。なお、図９（ｂ）に示すように、第２上クラッド層１５およびコンタクト層１６の傾斜角度が３６．０度の場合においても、上クラッド層１７の上面１７ａを平坦にできることを確認した。図９（ｂ）では、上クラッド層１７のマーカー層は介在させていない。
【００４４】
また、上クラッド層１７は、コンタクト層１６上の端部において、急峻な傾斜を有して終端していることが好ましい。急峻な傾斜により、短い距離で上クラッド層の厚さの変換を行うことができる。例えば、上クラッド層１７のコンタクト層１６上の終端面がコンタクト層１６の上面となす傾斜角度は、７５度以上９０度以下であることが好ましい。
【００４５】
変換器１０ｂは、変換器１０ａと同様の構成を有する。すなわち、変換器１０ｂは、マッハツェンダ変調器２０の長手方向を軸に対称的な構成を有する。なお、変換器１０ａおよび変換器１０ｂの一方だけが上述した構成を有していてもよい。また、変換器１０ａおよび変換器１０ｂの導波路がマッハツェンダ変調器２０の長手方向に対して垂直になっているが、変換器１０ａおよび変換器１０ｂの導波路の少なくともいずれか一方がマッハツェンダ変調器２０の長手方向と平行であってもよい。また、複数段のマッハツェンダ変調器を備え、光入力側の端および光出力側の端の少なくともいずれか一方に上述した変換器が備わっていてもよい。
【００４６】
なお、変換器１０ａ，１０ｂにおけるコア層の層厚は、特に限定されるわけではない。例えば、変換器１０ａ，１０ｂにおけるコア層１３の最小の層厚が比較的大きい場合には、モードフィールド径が小さくなって外部の光学部品との光軸合わせが難しくなる可能性がある。しかしながら、その場合には、上クラッド層１７を薄くすることで、導波路のメサを形成する工程やマッハツェンダ変調器２０導波路の上部に電極を形成するプロセスがより容易になる。
【００４７】
なお、本実施形態においては、変換器１０ａ，１０ｂは、光半導体素子の一例である変調器に接続されているが、それに限られない。変換器１０ａ，１０ｂの導波路３０が、コア層上にｐ型半導体層が設けられた導波路を有する他の光半導体素子に接続されていても、上記効果が得られる。
【００４８】
続いて、光変調器１００の製造方法について説明する。図１０（ａ）〜図１２（ｄ）は、光変調器１００の製造方法を説明するための模式的な上面図及び断面図である。図１０（ａ）〜（ｈ）には、マッハツェンダ変調器２０の入力導波路２１ａの一部と変換器１０ａとを含む領域が描かれている。図１０（ａ）〜（ｄ）は上面図であり、図１０（ｅ）〜（ｈ）は図１０（ａ）〜（ｄ）中のＸＩ−ＸＩ線に沿ってとられた断面図である。まず、図１０（ａ）および図１０（ｅ）に示すように、基板１１上に、ＭＯＣＶＤ法（有機金属気相成長法）等を用いて下クラッド層１２を成長させる。例えば、成長圧力は０．７５×１０４Ｐａ（７５ｍｂａｒ）であり、成長温度は６００℃である。また、例えば、下クラッド層１２は、ｎ−ＩｎＰ層とｉ−ＩｎＰ層がこの順に積層された構造を有し、ｎ−ＩｎＰ層の層厚は１．２μｍであり、ｉ−ＩｎＰ層の層厚は１００ｎｍである。
【００４９】
引き続き、スペーサ層３１およびマスク層３２を成長させる。例えば、成長圧力は１×１０４Ｐａであり、成長温度は６５０℃である。スペーサ層３１は、例えばＡｌＩｎＡｓである。マスク層３２は、例えばＩｎＰである。スペーサ層３１およびマスク層３２は、コア層１３が形成される面と離間するサスペンションマスクの形成に用いる半導体層である。
【００５０】
次に、図１０（ｂ）および（ｆ）に示すように、エッチングによりサスペンションマスク３３を形成する。すなわち、まずＣＶＤ法等により、０．２μｍ程度の絶縁膜（ＳｉＮ、ＳｉＯ２など）をマスク層３２上に堆積する。次に、一般的なフォトリソ工程により、絶縁膜にサスペンションマスクのパターンが形成された絶縁膜マスクを形成する。次に、絶縁膜マスクを用いてマスク層３２に対してドライエッチングを行う。次に、絶縁膜マスクをフッ酸で除去し、水洗（流水５分）し、乾燥を行う。次に、硫酸：過水：水＝１：１：１によりスペーサ層３１をウェットエッチングし、水洗、乾燥を行うことでサスペンションマスク３３が得られる。サスペンションマスク３３は、マスク層３２が下クラッド層１２と離間して設けられているパターン３３ａ及びマスク層３２がスペーサ層３１によって支持された支持部３３ｂを有する。サスペンションマスク３３のパターン３３ａは、入力導波路２１ａから変換器１０ａの端面ＦＡＣＥＴに向かって少なくとも一部において幅が広がるような形状を有する。本実施形態においては、一例として、入力導波路２１ａ側から変換器１０ａの端面に向かって連続的に幅が広がる形状を有する。さらにサスペンションマスク３３は、パターン３３ａの両脇に開口３３ｃを有する。パターン３３ａは、［０１１］方向に延在する。サスペンションマスク３３は、マッハツェンダ変調器２０が形成される領域に開口３３ｄを有する。
【００５１】
その後、図１０（ｂ）および（ｆ）に示すように、サスペンションマスク３３をマスクとして用いて、下クラッド層１２上に、ＭＯＣＶＤ法等を用いて、コア層１３を成長させる。すなわち、入力導波路２１ａおよび導波路３０におけるコア層１３を、同一の成長工程にて成長させる。例えば、成長圧力は、１×１０４Ｐａであり、成長温度は、６５０℃である。開口３３ｄの領域では、成長されるコア層１３の層厚は、例えば４００ｎｍである。サスペンションマスク３３のパターン３３ａに離間して覆われた領域では、パターン３３ａによってコア層１３の原料の供給が絞られるため、下クラッド層１２上に成長されるコア層１３の厚さが薄くなる。サスペンションマスク３３のパターン３３ａの幅が大きい箇所においては、幅が小さい箇所と比較してコア層１３が薄くなる。端面ＦＡＣＥＴの近傍においては、パターン３３ａの幅が最も広く、コア層１３の厚さは８０ｎｍである。パターン３３ａの幅を、入力導波路２１ａ側から変換器１０ａの端面の側に向かって連続的に広げることにより、入力導波路２１ａ側から端面側に向かって連続的に層厚が減少するコア層１３を形成することができる。なお、サスペンションマスク３３を用いると、サスペンションマスク３３のパターン３３ａの幅方向の中央部が窪む。その後、コア層１３上に、第１上クラッド層１４を成長させる。この際には、成長温度を例えば５２０℃に下げる。第１上クラッド層１４の層厚は、開口３３ｄの領域では、例えば４００ｎｍである。パターン３３ａの下部では第１上クラッド層１４の層厚が減少する。端面において第１上クラッド層１４の厚さは８０ｎｍである。
【００５２】
次に、硫酸：過水：水＝１：１：１等のエッチング液を用いて、サスペンションマスク３３を支持するスペーサ層３１が除去されるまでをエッチングを行い、マスク層３２をリフトオフすることにより、サスペンションマスク３３を除去する。コア層１３上に第１上クラッド層１４が形成されていることから、コア層１３がエッチング液から保護される。その後、水洗（流水５分）し、乾燥を行う。次に、図１０（ｃ）および（ｇ）に示すように、第１上クラッド層１４の上に絶縁膜マスク３４（ＳｉＮ、ＳｉＯ２など）をＣＶＤ法及び一般的なフォトリソ工程により形成する。絶縁膜マスク３４の一端は、マッハツェンダ変調器２０と変換器１０ａの接続部に位置する。絶縁膜マスク３４は、変換器１０ａのメサを形成する領域を覆う。
【００５３】
次に、図１０（ｄ）および（ｈ）に示すように、絶縁膜マスク３４を用いて、ＭＯＣＶＤ法等を用いて、第２上クラッド層１５を選択成長させる。例えば、成長圧力は１×１０４Ｐａであり、成長温度は６００℃である。成長雰囲気にＨＣｌガスを添加する。雰囲気中のＨＣｌの濃度は２２ｐｐｍである。第２上クラッド層１５は例えばｐ−ＩｎＰ層からなり、その層厚は１μｍである。あるいは第２上クラッド層１５は複数の層からなってもよく、例えば、ｉ−ＩｎＰ層（層厚１００ｎｍ）、ｐ−ＩｎＰ層（層厚８００ｎｍ）、ｐ−ＩｎＧａＡｓＰ層（層厚１００ｎｍ）の積層体である。その後、第２上クラッド層１５上に、コンタクト層１６を成長させる。例えば、成長温度は５５０℃であり、コンタクト層１６の層厚は１００ｎｍである。成長雰囲気にＨＣｌなどの塩素系ガスを２２ｐｐｍ程度添加する。第２上クラッド層１５及びコンタクト層１６の選択成長の際に、成長雰囲気にＨＣｌを添加することで、絶縁膜マスク３４上へのかぶり成長を抑制することができる。また、雰囲気にＨＣｌを添加することで、第２上クラッド層１５及びコンタクト層１６が絶縁膜マスク３４と接する端部の傾斜角度（断面における傾斜角度ＴＨ）を、１２．８〜５２．６度の緩やかな角度とすることができる。その後、絶縁膜マスク３４をフッ酸等で除去し、水洗（流水５分）し、乾燥を行う。絶縁膜マスク３４で覆われていた領域は、第１上クラッド層１４が露出する。絶縁膜マスク３４を除去した領域は、第２上クラッド層１５及びコンタクト層１６を成長した領域に比べて、窪んでおり、窪みの深さは１μｍである。
【００５４】
図１１（ａ）〜（ｄ）は上面図であり、図１１（ｅ）〜（ｈ）は図１１（ａ）〜（ｄ）中のＸＩＩ−ＸＩＩ線に沿ってとられた断面図である。図１１（ａ）および（ｅ）に示すように、ＭＯＣＶＤ法等を用いて、上クラッド層１７を成長させる。例えば、成長圧力は１×１０４Ｐａであり、成長温度は５２０℃である。また、例えば、上クラッド層１７の層厚は、２．６μｍである。上クラッド層１７を成長させる際に、成長雰囲気にＨＣｌ等の塩素系ガスを２２ｐｐｍ程度混ぜることで絶縁膜マスク３４を除去した後に形成された窪んだ領域を平坦に埋め込むことができる。第２上クラッド層１５及びコンタクト層１６の端部の傾斜角度が１２．８〜５２．６度と緩やかであること、及び、上クラッド層１７のＭＯＣＶＤの成長雰囲気にＨＣｌを添加することが、約１μｍと深く窪んだ領域上に形成される上クラッド層１７の上面を平坦にすることに寄与する。
【００５５】
次に、図１１（ｂ）および（ｆ）に示すように、変換器１０ａのメサを形成するための絶縁膜マスク３５を形成する。絶縁膜マスク３５は、端面における幅が例えば４．５μｍ、入力導波路２１ａとの接続部における幅が１．５μｍである。絶縁膜マスク３５の幅が、端面から接続部に向かって狭くなる。絶縁膜マスク３５の幅は、第２上クラッド層１５およびコンタクト層１６の選択成長に用いた絶縁膜マスク３４の幅よりも小さい。絶縁膜マスク３５の幅は、コア層１３の成長に用いたサスペンションマスク３３のパターン３３ａの幅よりも小さい。次に、図１１（ｃ）および（ｇ）に示すように、絶縁膜マスク３５を用いて、ドライエッチングまたはドライエッチングとウェットエッチングとの組み合わせなどにより、上クラッド層１７をエッチングする。コンタクト層１６が露出するまでエッチングを行う。次に、図１１（ｄ）および（ｈ）に示すように、全面に絶縁膜マスク３６を形成する。
【００５６】
図１２（ａ）〜（ｄ）には、導波路の幅方向の断面および導波路が延びる方向の断面が描かれている。導波路の幅方向の断面は、入力導波路２１ａの断面である。図１２（ａ）に示すように、マッハツェンダ変調器２０（図では入力導波路２１ａのみ描かれている）に対応するレジストマスク３７を形成する。次に、図１２（ｂ）に示すように、レジストマスク３７のパターンを絶縁膜マスク３６に転写する。次に、図１２（ｃ）に示すように、上クラッド層１７、コンタクト層１６、第２上クラッド層１５、第１上クラッド層１４、コア層１３、および下クラッド層１２に対してドライエッチングを行い、マッハツェンダ変調器２０（入力導波路２１ａ）のメサ、及び変換器１０ａのメサを一括して形成する。次に、図１２（ｄ）に示すように、絶縁膜マスク３５をフッ酸などで除去する。その後、樹脂埋め込み、電極形成など、マッハツェンダ変調器２０のプロセスを行い、チップ化によって、光変調器１００が完成する。
【００５７】
本実施形態に係る製造方法によれば、コア層１３上に上クラッド層１７として、ｐ型半導体層よりも光吸収が小さく、コア層１３よりも屈折率が小さく、ｐ型の第２上クラッド層１５よりも厚いｉ型またはｎ型の半導体層が積層される。それにより、変換器１０ａ，１０ｂにおいて光ロスを低減することができる。
【００５８】
上記実施形態において、入力導波路２１ａのコア層１３が第１コア層の一例として機能し、導波路３０のコア層１３が第２コア層の一例として機能する。
【符号の説明】
【００５９】
１０ａ  変換器、１０ｂ  変換器、１１  基板、１２  下クラッド層、１３  コア層、１４  第１上クラッド層、１５  第２上クラッド層、１６  コンタクト層、１７  上クラッド層、２０  マッハツェンダ変調器、２１ａ  入力導波路、２１ｂ  入力導波路、２２  光カプラ、２３ａ  変調導波路、２３ｂ  変調導波路、２４  光カプラ、２５ａ  出力導波路、２５ｂ  出力導波路、３０  導波路、３１  スペーサ層、３２  マスク層、３３  サスペンションマスク、３４  絶縁膜マスク、３５  絶縁膜マスク、３６  絶縁膜マスク、３７  レジストマスク、１００  光変調器、２００  変換器
【図１】
2016200760.tif 000003
【図２】
2016200760.tif 000004
【図３】
2016200760.tif 000005
【図４】
2016200760.tif 000006
【図５】
2016200760.tif 000007
【図６】
2016200760.tif 000008
【図７】
2016200760.tif 000009
【図８】
2016200760.tif 000010
【図９】
2016200760.tif 000011
【図１０】
2016200760.tif 000012
【図１１】
2016200760.tif 000013
【図１２】
2016200760.tif 000014