(57)【要約】【課題】インバータのデットタイム補償用の電圧検出回路は、分圧回路の抵抗での消費電力が大きくなり、大きな定格電力が必要になるという欠点があった。【解決手段】インバータのスイッチング素子に対して並列に、ダイオードと抵抗器、及び直流の電圧源からなる直列回路を接続する。直列回路のスイッチング素子への並列接続は、ダイオードのカソードを前記スイッチング素子のコレクタ側に、電圧源の負極側をスイッチング素子のエミッタ側に接続する。また、ダイオードのアノードをコンパレータの反転入力端子に接続し、コンパレータの非反転入力端子に基準電圧を接続し、コンパレータの出力でスイッチング素子の電圧状態を検出するよう構成した。【選択図】  図１
2016021842.tif 000002
【特許請求の範囲】
【請求項１】
インバータを構成するスイッチング素子の上下アーム間電圧を検出してスイッチング素子の電圧状態を検出するものにおいて、
ダイオードと抵抗器、及び直流の電圧源からなる直列回路を構成し、
前記直列回路は、ダイオードのカソードを前記スイッチング素子のコレクタ側に、電圧源の負極側をスイッチング素子のエミッタ側にしてスイッチング素子に対し並列に接続し、
前記ダイオードのアノードとコンパレータの反転入力端子を接続し、コンパレータの非反転入力端子に基準電圧を接続し、コンパレータの出力でスイッチング素子の電圧状態を検出することを特徴とした電圧形インバータの出力電圧検出回路。
【請求項２】
前記基準電圧をＶrefとして、Ｖce-on＋Ｖf＜Ｖref＜Ｖeを満たす値に設定したことを特徴とした請求項１記載の電圧形インバータの出力電圧検出回路。
（ただし、Ｖce-onはスイッチング素子の飽和状態時のオン電圧、Ｖfはダイオードの順方向電圧、Ｖeは電圧源の電圧）
【請求項３】
前記電圧源は、電池であることを特徴とした請求項１又は２記載の電圧形インバータの出力電圧検出回路。
【請求項４】
前記直列回路の電圧源はゲート駆動回路用電源の正極側電源とし、正極側電源の正極に前記抵抗器を介してダイオードのアノードを接続し、
前記ゲート駆動回路用電源の正極側電源の負極をスイッチング素子のエミッタ側に接続して構成したことを特徴とした請求項１又は２記載の電圧形インバータの出力電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧形インバータの出力電圧検出回路に係わり、特にインバータのデッドタイム補償回路に与えるための電圧検出回路に関するものである。
【背景技術】
【０００２】
インバータにおいては、スイッチング素子のゲート駆動回路に入力する制御信号のデッドタイム設定を目的として、インバータを構成する上下アームのスイッチング素子のオン・オフ状態を検出する出力電圧検出回路が標準的に用いられている。
【０００３】
図６は、特許文献１で示される出力電圧検出回路の構成図で、電圧形インバータの一相分を示したものである。この出力電圧検出回路は、インバータ主回路のＵ相における上下アームのスイッチング素子Ｔr1，Ｔr2の接続点と負極間に接続されて抵抗Ｒ1，Ｒ２からなる分圧回路、コンパレータＣＭＰ、及びフォトカプラＰＣなどより構成される。インバータの出力電圧Ｖinvの波高値は、インバータの電圧定格にもよるが１００Ｖ以上となる場合が多い。なお、インバータの出力電圧Ｖinvは、スイッチング素子Ｔr2のコレクターエミッタ間電圧に相当する。
【０００４】
出力電圧Ｖinvは抵抗Ｒ1，Ｒ２からなる分圧回路によって分圧され、得られた電圧ＶinをコンパレータＣＭＰで基準電圧Ｖrefと比較する。なお、電圧ＶinはコンパレータＣＭＰ電圧レベルにまで分圧されるもので、その電圧レベルは２０Ｖ以下であることが殆どである。比較電圧Ｖcmpは、フォトカプラＰＣで電気的に絶縁してオン・オフ信号Ｖdetを取り出す。
【０００５】
図７は動作波形図を示したもので、（ａ）はＶinv、（ｂ）はＶin、（ｃ）はＶcmp、（ｄ）はＶdetの各電圧波形図である。インバータＵ相上側アームのスイッチング素子Ｔr1がオンで、下側アームのスイッチング素子Ｔr2がオフ状態のときには、インバータ出力電圧Ｖinvは直流電圧Ｖdcとなる。コンパレータＣＭＰの反転入力端子の電圧Ｖin-Ｈを、コンパレータＣＭＰの非反転入力端子の基準電圧Ｖrefより高く、コンパレータＣＭＰの反転入力端子の定格電圧より低い値となるよう抵抗Ｒ1，Ｒ２による分圧比を設定することにより、コンパレータＣＭＰの出力ＶcmpはＬow（ロー）となる。よって、フォトカプラＰＣの一次側ダイオードは導通せず、フォトカプラＰＣの二次側トランジスタはオープン状態であり、フォトカプラＰＣの二次側出力ＶdetはＨigh（ハイ）となる。図６では、抵抗Ｒ４でプルアップしている電圧が５Ｖであるので、Ｖdet＝５Ｖとなる。
【０００６】
一方、下側アームのスイッチング素子Ｔr2がオン状態のときは、インバータ出力電圧ＶinvはＴr2のオン電圧Ｖce-on（飽和状態とすると、一般的に数Ｖ程度）となる。コンパレータＣＭＰの反転入力端子の電圧Ｖin-Lは略０Ｖとなるので、コンパレータＣＭＰの出力ＶcmpはＨighとなる。フォトカプラＰＣの一次側ダイオードに流れる電流を制限する抵抗Ｒ３を適切な値に設定することによりフォトカプラＰＣの二次側トランジスタは短絡となり、フォトカプラＰＣの二次側出力ＶdetはＬowとなる。
【０００７】
図６ではフォトカプラＰＣの二次側トランジスタの導通オン電圧＝０とすると、Ｖdet＝０Ｖとなる。
以上の方法により得られるＶdetを検出することによって、スイッチング素子Ｔr1とＴr2のオン・オフ状態が検出できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−３３２２５５
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図６で示す回路では、標準１００Ｖ以上のインバータ出力電圧Ｖinvの電圧レベルに対し、標準２０Ｖ以下の電圧Ｖinの電圧レベルが極めて低い。つまり分圧回路の抵抗Ｒ１での消費電力が大きくなり、大きな定格電力の抵抗器、すなわちサイズの大きい抵抗器が必要になるという欠点があった。
【００１０】
また、出力電圧が高い場合、抵抗器の定格電圧の制限により、抵抗Ｒ１は複数個の抵抗器を直列接続する必要がある場合が考えられる。この場合、抵抗器を基板に実装するとき、その実装面積を広く取る必要があった。以上のことから、出力電圧検出回路の大型化になり、且つ抵抗Ｒ１での消費電力が大きいことから、インバータの損失増大につながっていた。
【００１１】
本発明が目的とするとこは、電圧検出部の消費電力を減少し、小型化を可能としたインバータの出力電圧検出回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、インバータを構成するスイッチング素子の上下アーム間電圧を検出してスイッチング素子の電圧状態を検出するものにおいて、
ダイオードと抵抗器、及び直流の電圧源からなる直列回路を構成し、
前記直列回路は、ダイオードのカソードを前記スイッチング素子のコレクタ側に、電圧源の負極側をスイッチング素子のエミッタ側にしてスイッチング素子に対し並列に接続し、
前記ダイオードのアノードとコンパレータの反転入力端子を接続し、コンパレータの非反転入力端子に基準電圧を接続し、コンパレータの出力でスイッチング素子の電圧状態を検出することを特徴としたものである。
【００１３】
本発明の請求項１における基準電圧Ｖrefは、Ｖce-on＋Ｖf＜Ｖref＜Ｖeを満たす値に設定したことを特徴としたものである。
（ただし、Ｖce-onはスイッチング素子の飽和状態時のオン電圧、Ｖfはダイオードの順方向電圧、Ｖeは電圧源の電圧）
本発明の電圧源は、電池であることを特徴としたものである。
【００１４】
本発明の直列回路の電圧源は、ゲート駆動回路用電源の正極側電源とし、正極側電源の正極に前記抵抗器を介してダイオードのアノードを接続し、
前記ゲート駆動回路用電源の正極側電源の負極をスイッチング素子のエミッタ側に接続して構成したことを特徴としたものである。
【発明の効果】
【００１５】
以上のとおり、本発明によれば、インバータの出力電圧のオン・オフ状態検出をダイオードと電圧源、抵抗で構成したことにより、電圧検出器の抵抗器の消費電力を減少することができる。これにより、抵抗器の小型化、ひいては出力電圧検出回路の小型化が可能となり、さらに、インバータ全体の損失の低減が可能となるものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態を示す出力電圧検出回路の部分構成図。
【図２】動作説明用の波形図。
【図３】本発明の他の実施形態を示す出力電圧検出回路の部分構成図。
【図４】本発明の他の実施形態を示す出力電圧検出回路の部分構成図。
【図５】本発明の他の実施形態を示す出力電圧検出回路の部分構成図。
【図６】従来の出力電圧検出回路の部分構成図。
【図７】従来の出力電圧検出回路の動作説明用波形図。
【発明を実施するための形態】
【００１７】
本発明は、出力電圧検出回路の電圧検出部に、ダイオードと抵抗、及び電圧源からなる直流回路をスイッチング素子に対して並列接続して構成することで、電圧検出部の消費電力を減少し、小型化を可能としたもので、以下図に基づいて詳述する。
【実施例１】
【００１８】
図１は本発明による電圧形インバータ一相（Ｕ相）分の下側アームの出力電圧検出回路を示したもので、図６と同一部分若しくは相当する部分に同一符号を付している。この実施例で図６と相違する部分は分圧回路（電圧検出部）の構成である。すなわち、下側アームのスイッチング素子Ｔr2のコレクタにダイオードＤと抵抗Ｒ５、及び電圧源Ｅを直列に接続し、ダイオードＤのカソード側を出力端Ｕに、ダイオードＤのアノード側をコンパレータＣＭＰの反転入力端子Ｖinに接続した構成としている。ここで、電圧源Ｅは電池とされる。他は図６と同様である。
【００１９】
図１では、抵抗Ｒ５と電圧源Ｅの直列回路は、抵抗Ｒ５側がダイオードＤのアノード側に接続しているが、これは抵抗Ｒ５と電圧源Ｅとを入れ替えて、電圧源Ｅの正極側をダイオードＤのアノードと接続してもよい。
【００２０】
図２は動作波形図を示したもので、（ａ）はＶinv、（ｂ）はＶin、（ｃ）はＶcmp、（ｄ）はＶdetの各電圧波形図である。インバータの上側アームのスイッチング素子Ｔr1がオン、下側アームのスイッチング素子Ｔr2オフ状態の時、インバータ出力電圧Ｖinvは直流電圧Ｖdcとなる。このとき、ダイオードＤによりコンパレータＣＭＰの反転入力端子Ｖinは電圧源Ｅによってプルアップされる。電圧源Ｅの電圧値をＶeとすると、コンパレータＣＭＰのＶin-Ｈは（１）式となる。
Ｖin-Ｈ＝Ｖe                        （１）
下側アームのスイッチング素子Ｔr2がオン状態のときのインバータ出力電圧Ｖinvは、Ｔr2オン電圧Ｖce-on（飽和とすると、一般的に数Ｖ程度）となる。よって、電圧源Ｅと抵抗Ｒ５、ダイオードＤ及び下側アームのスイッチング素子Ｔr2で閉回路が形成されて電流が流れる。そのときのコンパレータＣＭＰの反転入力端子Ｖinは、ダイオードＤの順方向電圧をＶfとすると（２）式となる。
Ｖin-Ｌ＝Ｖce-on＋Ｖf                （２）
よって、（３）式を満たすコンパレータＣＭＰの基準電圧Ｖrefを設定することにより、インバータの出力電圧状態を検出することが出来る。
Ｖin-Ｌ＜Ｖref＜Ｖin-Ｈ              （３）
（３）式に（１），（２）式を代入すると、（４）式になる。
Ｖce-on＋Ｖf＜Ｖref＜Ｖe                （４）
図１では、インバータ一相分の回路について説明したが、この出力電圧検出回路をインバータ各相に接続することで多相のインバータへの適用が可能となる。
また、図１では、インバータの下アームのスイッチング素子Ｔr2のコレクターエミッタ間電圧をＶinvとして検出しているが、これを上アームでの出力電圧検出回路に適用する場合には、図３で示すようにスイッチング素子Ｔr1のコレクターエミッタ間電圧をＶinvとして検出して出力電圧検出回路が構成される。
【００２１】
この実施例１によれば、インバータの出力電圧のオン・オフ状態検出をダイオードと電圧源、抵抗で構成したことにより、電圧検出器の抵抗器の消費電力を減少することができる。これにより、抵抗器の小型化、ひいては出力電圧検出回路の小型化が可能となり、さらに、インバータ全体の損失の低減が可能となるものである。
【実施例２】
【００２２】
図４は第２の実施例を示したインバータ一相（Ｕ相）分の下側アームの出力電圧検出回路を示したもので、図１と同一部分には同一符号を付してその説明を省略する。すなわち、図４において図１と相違する点は、電圧源Ｅに変えて下アームのゲート駆動回路用電源の正極側の電源Ｅpを適用したことである。
【００２３】
なお、正極側の電源Ｅpは、下アームのゲート駆動回路内で生成される電源であり一定電圧である。下アームのゲート駆動回路は、信号Ｇsのオン信号により短絡状態となるフォトカプラＰＣ１、このフォトカプラＰＣ1と並列に接続されたスイッチング素子Ｔr及びゲート駆動回路用電源Ｅo（＝Ｅp＋Ｅn）より構成されている。スイッチング素子Ｔrの出力信号は、抵抗Ｒg2を通してスイッチング素子Ｔr2のゲートに印加される。また、スイッチング素子Ｔr2のエミッタは下アームのゲート駆動回路用電源Ｅoの中間点（正極側の電源Ｅpの負極側）に接続され、正極側の電源Ｅpの正極側に電圧検出部の抵抗Ｒ５の一端が接続される。
【００２４】
インバータの上アームにおけるスイッチング素子Ｔr1のゲートには、上アームのゲート駆動回路から抵抗Ｒg1を通してオン・オフ信号が印加される。他は図１と同様である。図４で示す実施例２の出力電圧検出回路における動作も、図２で示す波形図となる。
【００２５】
また、図４で示す実施例の場合も、この出力電圧検出回路をインバータ各相に接続することで多相のインバータへの適用が可能であり、更に、図５で示すように、インバータの上アームのスイッチング素子Ｔr1のコレクターエミッタ間電圧をＶinvとして検出し、上アームのゲート駆動回路の直流電源Ｅpを用いて出力電圧検出回路を構成してもよい。
この実施例においても、第１の実施例と同様の効果を奏するものである。
【符号の説明】
【００２６】
Ｔr1，Ｔr2…  スイッチング素子
Ｄ…  ダイオード
ＣＭＰ…  コンパレータ
ＰＣ，ＰＣ1…  フォトカプラ
Ｅ…  電圧源
Ｅp，Ｅn…  ゲート駆動回路用電源
【図１】
2016021842.tif 000003
【図２】
2016021842.tif 000004
【図３】
2016021842.tif 000005
【図４】
2016021842.tif 000006
【図５】
2016021842.tif 000007
【図６】
2016021842.tif 000008
【図７】
2016021842.tif 000009