(57)【要約】【課題】専用工具を必要とせずに簡易にファームウェアのダウンロード、検証等の作業を行うことができる伝送モジュール及びそれに用いられる回路基板を提供する。【解決手段】伝送モジュール１００は、絶縁性を有する基板本体２と、基板本体２の一方の端部２ａに設けられた第１のカードエッジコネクタ３Ａと、基板本体２の他方の端部２ｂに設けられた第２のカードエッジコネクタ３Ｂと、基板本体２に実装された発光素子アレイ４、受光素子アレイ５、ドライバＩＣ６、プリアンプＩＣ７等の回路素子と、基板本体２に実装され、メモリを内蔵して回路素子を制御するＣＰＵ９と、基板本体２の上面２ｄに形成され、第１のカードエッジコネクタ３Ａの電極３０とＣＰＵ９とを接続する第１の配線パターン３２ａと、基板本体２の上面２ｄに形成され、第２のカードエッジコネクタ３Ｂの電極３１とＣＰＵ９とを接続する第２の配線パターン３２ｂとを備える。【選択図】図１
2016021469.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性を有する基板本体と、
前記基板本体の第１の端部に設けられた第１のカードエッジコネクタと、
前記基板本体の第２の端部に設けられた第２のカードエッジコネクタと、
前記基板本体に実装された回路素子と、
前記基板本体に実装され、メモリを内蔵して前記回路素子を制御する制御素子と、
前記基板本体に形成され、前記第１のカードエッジコネクタの電極と前記制御素子とを接続する第１の配線パターンと、
前記基板本体に形成され、前記第２のカードエッジコネクタの電極と前記制御素子とを接続する第２の配線パターンと、
を備えた伝送モジュール。
【請求項２】
前記基板本体に形成され、前記第２のカードエッジコネクタの電極と前記回路素子とを直接接続する第３の配線パターンを、さらに備えた請求項１に記載の伝送モジュール。
【請求項３】
前記回路素子は、発光素子と前記発光素子を駆動する駆動素子、又は受光素子と前記受光素子の出力信号を増幅する増幅素子を含む、請求項２に記載の伝送モジュール。
【請求項４】
前記基板本体は、矩形状を有し、互いに対向する端部に前記第１及び第２のカードエッジコネクタを設けた、請求項１から３のいずれか１項に記載の伝送モジュール。
【請求項５】
前記第１及び第２のカードエッジコネクタは、同一のレセプタクルコネクタが接続可能に構成された、請求項１から４のいずれか１項に記載の伝送モジュール。
【請求項６】
絶縁性を有する基板本体と、
前記基板本体の第１の端部に設けられたカードエッジコネクタと、
前記基板本体に実装された回路素子と、
前記基板本体に実装され、メモリを内蔵して前記回路素子を制御する制御素子と、
前記基板本体に形成され、前記カードエッジコネクタの電極と前記制御素子とを接続する第１の配線パターンと、
前記基板本体に形成され、前記制御素子から前記基板本体の第２の端部に延在する第２の配線パターンと、
を備えた伝送モジュール。
【請求項７】
前記基板本体に形成され、前記回路素子から前記基板本体の前記第２の端部に延在する第３の配線パターンを、さらに備えた請求項６に記載の伝送モジュール。
【請求項８】
絶縁性を有する基板本体と、
前記基板本体の第１の端部に設けられた第１のカードエッジコネクタと、
前記基板本体の第２の端部に設けられた第２のカードエッジコネクタと、
前記基板本体の上面又は下面に設けられ、回路素子が実装される回路素子実装領域と、
前記基板本体の上面又は下面に設けられ、メモリを内蔵して前記回路素子を制御する制御素子が実装される制御素子実装領域と、
前記基板本体の上面又は下面に形成され、前記第１のカードエッジコネクタの電極と前記制御素子実装領域とを接続する第１の配線パターンと、
前記基板本体の上面又は下面に形成され、前記第２のカードエッジコネクタの電極と前記制御素子実装領域とを接続する第２の配線パターンと、
を備えた回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に回路素子及び制御素子が実装された伝送モジュール、及びそれに用いられる回路基板に関する。
【背景技術】
【０００２】
近年、回路基板にメモリを内蔵したマイクロプロセッサが実装された伝送モジュールについては、工場出荷前に、マイクロプロッサに内蔵されたメモリにファームウェアをダウンロードすることが行われている。このような伝送モジュールの回路基板は、小型化、コスト低減等の観点より、ホストに接続されるカードエッジコネクタとは別にファームウェアダウンロード用のパッドが設けられている。そのパッドにプローブを接触させ、プローブを介してファームウェアがダウンロードされる。また、回路基板が光素子を搭載したものである場合には、工場出荷前に調心や光量調整の作業も必要になる。
【０００３】
また、従来の伝送モジュールとして、メモリを内蔵したマイクロプロセッサが意図した動作をするかどうかの単体検証を行うため、パッドの電圧をプローブを介して測定し、測定した電圧と意図した電圧とを比較することにより、マイクロプロセッサの動作を検証するものがある（例えば、特許文献１参照）。
【０００４】
また、従来、基板本体の対向する端部にカードエッジコネクタを設け、電子部品が実装される回路基板が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３０３８５９号公報
【特許文献２】特開２０１３−１７１９８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来の伝送モジュールは、ファームウェアのダウンロードやマイクロプロセッサの動作の検証には、プローブという専用工具を必要としていたため、簡易に作業を行うことができなかった。
【０００７】
そこで、本発明の目的は、専用工具を必要とせずに簡易にファームウェアのダウンロード、検証等の作業を行うことができる伝送モジュール及びそれに用いられる回路基板を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決することを目的として、絶縁性を有する基板本体と、前記基板本体の第１の端部に設けられた第１のカードエッジコネクタと、前記基板本体の第２の端部に設けられた第２のカードエッジコネクタと、前記基板本体に実装された回路素子と、前記基板本体に実装され、メモリを内蔵して前記回路素子を制御する制御素子と、前記基板本体に形成され、前記第１のカードエッジコネクタの電極と前記制御素子とを接続する第１の配線パターンと、前記基板本体に形成され、前記第２のカードエッジコネクタの電極と前記制御素子とを接続する第２の配線パターンと、を備えた伝送モジュールを提供する。
【０００９】
前記基板本体に形成され、前記第２のカードエッジコネクタの電極と前記回路素子とを直接接続する第３の配線パターンを備えてもよい。また、前記回路素子は、発光素子と前記発光素子を駆動する駆動素子、又は受光素子と前記受光素子の出力信号を増幅する増幅素子を含んでもよい。また、前記基板本体は、矩形状を有し、互いに対向する端部に前記第１及び第２のカードエッジコネクタを設けたものでもよい。また、前記第１及び第２のカードエッジコネクタは、同一のレセプタクルコネクタが接続可能に構成されたものでもよい。
【００１０】
また、本発明は、上記課題を解決することを目的として、絶縁性を有する基板本体と、前記基板本体の第１の端部に設けられたカードエッジコネクタと、前記基板本体に実装された回路素子と、前記基板本体に実装され、メモリを内蔵して前記回路素子を制御する制御素子と、前記基板本体に形成され、前記カードエッジコネクタの電極と前記制御素子とを接続する第１の配線パターンと、前記基板本体に形成され、前記制御素子から前記基板本体の第２の端部に延在する第２の配線パターンと、を備えた伝送モジュールを提供する。
【００１１】
前記基板本体に形成され、前記回路素子から前記基板本体の前記第２の端部に延在する第３の配線パターンを備えてもよい。
【００１２】
また、本発明は、上記課題を解決することを目的として、絶縁性を有する基板本体と、前記基板本体の第１の端部に設けられた第１のカードエッジコネクタと、前記基板本体の第２の端部に設けられた第２のカードエッジコネクタと、前記基板本体の上面又は下面に設けられ、回路素子が実装される回路素子実装領域と、前記基板本体の上面又は下面に設けられ、メモリを内蔵して前記回路素子を制御する制御素子が実装される制御素子実装領域と、前記基板本体の上面又は下面に形成され、前記第１のカードエッジコネクタの電極と前記制御素子実装領域とを接続する第１の配線パターンと、前記基板本体の上面又は下面に形成され、前記第２のカードエッジコネクタの電極と前記制御素子実装領域とを接続する第２の配線パターンと、を備えた回路基板を提供する。
【発明の効果】
【００１３】
本発明によれば、専用工具を必要とせずに簡易にファームウェアのダウンロード、検証等の作業を行うことができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施の形態に係る伝送モジュールの概略の構成例を示す平面図である。
【図２】図２は、図１に示す伝送モジュールの正面図である。
【図３】図３は、第２のカードエッジコネクタ及びその周辺を示す要部平面図である。
【図４】図４は、第２のカードエッジコネクタのピン配列を示す図である。
【図５】図５は、工場出荷前の作業の概略を説明するための図である。
【図６】図６は、工場出荷前の調整が終了した後の第２のカードエッジコネクタ側の端部を切断した状態の基板本体を示す要部平面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
【００１６】
［実施の形態］
図１は、本発明の実施の形態に係る伝送モジュールの概略の構成例を示す平面図である。図２は、図１に示す伝送モジュールの正面図である。図３は、第２のカードエッジコネクタ及びその周辺を示す要部平面図である。
【００１７】
（伝送モジュールの全体の構成）
この伝送モジュール１００は、回路基板１を有し、この回路基板１に、光信号を出力する発光素子アレイ４と、光信号を受信する受光素子アレイ５と、発光素子アレイ４を駆動するドライバＩＣ６、受光素子アレイ５の出力信号を増幅するプリアンプＩＣ７と、回路を切り替えるスイッチ８と、回路基板１上の各回路素子を制御するＣＰＵ（Central Processing Unit）９とを実装している。ここで、発光素子アレイ（光素子）４、受光素子アレイ（光素子）５、ドライバＩＣ（駆動素子）６、プリアンプＩＣ（増幅素子）７、スイッチ８は、回路素子の一例である。ＣＰＵ９は、制御素子の一例である。本明細書において、制御素子は、回路素子を除く意味で用いる。
【００１８】
（回路基板の構成）
回路基板１は、図１に示すように、絶縁性を有する略矩形状の基板本体２と、基板本体２の長手方向の一方の端部（第１の端部）２ａに設けられた第１のカードエッジコネクタ３Ａと、基板本体２の長手方向の他方の端部（第２の端部）２ｂに設けられた第２のカードエッジコネクタ３Ｂとを備える。一方の端部２ａ及び他方の端部２ｂは、互いに対向している。なお、基板本体２は、リジッド基板でもフレキシブル基板でもよく、多層基板でもよい。
【００１９】
基板本体２は、例えば、ガラスエポキシ樹脂等の絶縁性材料から形成されている。発光素子アレイ４及び受光素子アレイ５は、基板本体２の下面２ｃの各回路素子実装領域に実装されている。ドライバＩＣ６、プリアンプＩＣ７及びスイッチ８は、基板本体２の上面２ｄの各回路素子実装領域に実装されている。ＣＰＵ９は、基板本体２の上面２ｄの制御素子実装領域に実装されている。
【００２０】
また、基板本体２の下面２ｃ及び上面２ｄ（回路基板１が多層基板の場合には内部）には、電極３０、３１と、発光素子アレイ４、受光素子アレイ５、ドライバＩＣ６、プリアンプＩＣ７及びスイッチ８（回路素子実装領域）と、ＣＰＵ９（制御素子実装領域）との間を接続する配線パターン（図３、図５参照）及びスルーホール（図示せず）が形成されている。
【００２１】
（カードエッジコネクタの構成）
第１のカードエッジコネクタ３Ａは、基板本体２の一方の端部２ａの両面にそれぞれ複数の電極３０を形成して構成されている。第２のカードエッジコネクタ３Ｂは、基板本体２の他方の端部２ｂの両面にそれぞれ複数の電極３１を形成して構成されている。
【００２２】
第１のカードエッジコネクタ３Ａには、例えばホスト側に接続されるレセプタクルコネクタ１１が接続される。第２のカードエッジコネクタ３Ｂにも、ホスト側に接続されるのと同じレセプタクルコネクタ１１が接続されるように構成されている。なお、図１、図２では、レセプタクルコネクタ１１は、未接続状態を示している。
【００２３】
レセプタクルコネクタ１１は、絶縁性の樹脂から形成されたハウジング１１０と、ハウジング１１０内に設けられ、第１のカードエッジコネクタ３Ａの各電極３０、又は第２のカードエッジコネクタ３Ｂの各電極３１に接続する複数の内部端子（図示せず）と、各内部端子に接続され、ハウジング１１０から露出する複数の外部端子１１１とを備える。複数の外部端子１１１には、図示しないケーブルが接続されている。
【００２４】
第１のカードエッジコネクタ３Ａ、第２のカードエッジコネクタ３Ｂ及びレセプタクルコネクタ１１は、４０ＧｂＥ接続に対応する光トランシーバ規格としてのＱＳＦＰ（Quad Small Form-factor Pluggable）規格に準拠したものである。すなわち、レセプタクルコネクタ１１は、第１のカードエッジコネクタ３Ａにも第２のカードエッジコネクタ３Ｂにも接続することが可能に構成されている。一方の端部２ａ側の第１のカードエッジコネクタ３Ａと他方の端部２ｂ側の第２のカードエッジコネクタ３Ｂとの規格が同一であれば、ＱＳＦＰ規格に限られず、他の規格に準拠したものでもよい。また、第１のカードエッジコネクタ３Ａと第２のカードエッジコネクタ３Ｂとが異なる規格に準拠したものでもよい。この場合においても、専用工具を必要とせずに工場出荷前に作業を行うことができる。
【００２５】
発光素子アレイ４は、アレイ状に配列され、光信号を送信する複数（本実施の形態では４つ）の発光素子を備える。発光素子としては、例えばＶＣＳＥＬ（面発光レーザ）等の半導体レーザー素子やＬＥＤ（Light Emitting Diode、発光ダイオード）等が挙げられる。なお、発光素子アレイ４の代わりに１つの発光素子を用いてもよい。
【００２６】
受光素子アレイ５は、アレイ状に配列され、光信号を受信する複数の受光素子を備える。受光素子としては、例えばフォトダイオード等が挙げられる。なお、受光素子アレイ５の代わりに１つの受光素子を用いてもよい。
【００２７】
スイッチ８は、チップ抵抗を搭載するか、非搭載にするかによって回路基板１上の回路が切り替わり、第１のカードエッジコネクタ３Ａがファームウェアの書き込み用として有効になるか否かが設定できるように構成されている。
【００２８】
ＣＰＵ９は、内部メモリ９ａを内蔵しており、内部メモリ９ａに第１のカードエッジコネクタ３Ａ又は第２のカードエッジコネクタ３Ｂを介してダウンロードしたファームウェアを記憶するように構成されている。ＣＰＵ９は、内部メモリ９ａが記憶するファームウェアに基づいて制御を行う。ＣＰＵ９は、ホストから第１のカードエッジコネクタ３Ａ及び第１の配線パターン３２ａ（図５参照）を介して送信されたコマンドを解釈し、第４の配線パターン３２ｄ（図５参照）を介してドライバＩＣ６及びプリアンプＩＣ７に制御信号を送信する。
【００２９】
第２のカードエッジコネクタ３Ｂ及びその周辺は、図３に示すように、基板本体２の端部２ｂの上面２ｄに、複数の電極３１と、各電極３１に接続された第２及び第３の配線パターン３２ｂ、３２ｃ等が形成されている。基板本体２の端部２ｂの下面２ｃも上面２ｄと同様に電極３１及び配線パターンが形成されている。
【００３０】
（第２のカードエッジコネクタのピン配列）
図４は、第２のカードエッジコネクタ３Ｂのピン配列（電極３１の配列）を示す図である。ピン番号８（ピン名ＭｏｄＳｅｌＬ）、ピン番号９（ピン名ＲｅｓｅｔＬ）、及びピン番号３１（ピン名ＬＰＭｏｄｅ）は、ＣＰＵ９へのファームウェアダウンロード用である。
【００３１】
ピン番号１１（ピン名ＳＣＬ）、及びピン番号１２（ピン名ＳＤＡ）は、ドライバＩＣ６及びプリアンプＩＣ７への制御信号送信用である。ピン番号２８（ピン名ｉｎｔＬ）は、プリアンプＩＣ７からのＲＳＳＩ（Received Signal Strength Indicator）信号出力用である。
【００３２】
ピン番号１４（ピン名Ｒｘ３ｐ）、ピン番号１５（ピン名Ｒｘ３ｎ）、ピン番号１７（ピン名Ｒｘ１ｐ）、ピン番号１８（ピン名Ｒｘ１ｎ）、ピン番号２１（ピン名Ｒｘ２ｎ）、ピン番号２２（ピン名Ｒｘ２ｐ）、ピン番号２４（ピン名Ｒｘ４ｎ）、及びピン番号２５（ピン名Ｒｘ４ｐ）は、プリアンプＩＣ７の信号用である。
【００３３】
また、ピン番号２（ピン名Ｔｘ２ｎ）、ピン番号３（ピン名Ｔｘ２ｐ）、ピン番号５（ピン名Ｔｘ４ｎ）、ピン番号６（ピン名Ｔｘ４ｐ）、ピン番号３３（ピン名Ｔｘ３ｐ）、ピン番号３４（ピン名Ｔｘ３ｎ）、ピン番号３６（ピン名Ｔｘ１ｐ）、及びピン番号３７（ピン名Ｔｘ１ｎ）は、ドライバＩＣ６の信号用である。
【００３４】
ピン番号８（ピン名ＭｏｄＳｅｌＬ）、ピン番号９（ピン名ＲｅＳｅｔＬ）、ピン番号１０（ピン名ＶｃｃＲｘ）、ピン番号１１（ピン名ＳＣＬ）、ピン番号１２（ピン名ＳＤＡ）、ピン番号２７（ピン名ＭｏｄＰｒｓＬ）、ピン番号２８（ピン名ＩｎｔＬ）、ピン番号２９（ピン名ＶｃｃＴｘ）、ピン番号３０（ピン名Ｖｃｃｌ）、及びピン番号３１（ピン名ＬＰＭｏｄｅ）は、第２のカードエッジコネクタ３Ｂの中央部に配列された低速信号用又は電源供給用である。プリアンプＩＣ７からの出力信号、及びドライバＩＣ６への入力信号は、１ＧＨｚ以上の高速信号であることから、それぞれを差動信号として伝送しており、対応するピン（電極３１）を第２のカードエッジコネクタ３Ｂの中央部の両端に互いに離れて配列することでクロストークを抑制している。
【００３５】
図５は、工場出荷前の作業の概略を説明するための図である。基板本体２の下面２ｃ又は上面２ｄには、第１のカードエッジコネクタ３Ａの電極３０とＣＰＵ９とを接続する第１の配線パターン３２ａと、第２のカードエッジコネクタ３Ｂの電極３１とＣＰＵ９とを接続する第２の配線パターン３２ｂと、第２のカードエッジコネクタ３Ｂの電極３１とドライバＩＣ６及びプリアンプＩＣ７とを接続する第３の配線パターン３２ｃと、ＣＰＵ９とドライバＩＣ６及びプリアンプＩＣ７とを接続する第４の配線パターン３２ｄと、ドライバＩＣ６と発光素子アレイ４とを接続する第５の配線パターン３２ｅと、受光素子アレイ５とプリアンプＩＣ７とを接続する第６の配線パターン３２ｆ等が形成されている。
【００３６】
工場出荷前に作業を行うためには、レセプタクルコネクタ１１を第２のカードエッジコネクタ３Ｂに接続する（図１参照）。レセプタクルコネクタ１１及び第２のカードエッジコネクタ３Ｂのピン番号８、９、３１に対応する電極３１、及び第２の配線パターン３２ｂを介してＣＰＵ９にファームウェアをダウンロードする。ダウンロードしたファームウェアは、ＣＰＵ９の内部メモリ９ａに記憶される。なお、ＣＰＵ９がダウンロードしたファームウェアに従って意図した動作をするかどうかの検証を第２のカードエッジコネクタ３Ｂを介して行ってもよい。
【００３７】
次に、レセプタクルコネクタ１１及び第２のカードエッジコネクタ３Ｂのピン番号１１（ピン名ＳＣＬ）及びピン番号１２（ピン名ＳＤＡ）に対応する電極３１、及び第３の配線パターン３２ｃを介してドライバＩＣ６及びプリアンプＩＣ７に制御信号を直接送信する。
【００３８】
ドライバＩＣ６は、制御信号に基づいて発光素子アレイ４を駆動し、発光素子アレイ４から光信号を出力させる。光信号の光量を外部の受光器を用いて観察しながら、例えば、発光素子とレンズ、光ファイバ等の光学部品との調心、光量調整が行われる。
【００３９】
プリアンプＩＣ７は、制御信号に基づいて、第３の配線パターン３２ｃ、第２のカードエッジコネクタ３Ｂのピン番号２８に対応する電極３１及びレセプタクルコネクタ１１を介して受信強度信号としてのＲＳＳＩ信号を出力する。ＲＳＳＩ信号は、受光素子アレイ５が受光した光量に応じた電圧を有する。ＲＳＳＩ信号の電圧を観察しながら、例えば、受光素子とレンズ、光ファイバ等の光学部品との調心、光量調整が行われる。
【００４０】
工場出荷後に工場出荷前と同じ作業を行う場合は、レセプタクルコネクタ１１を第１のカードエッジコネクタ３Ａに接続し、スイッチ８は、チップ抵抗を搭載するか、非搭載にするかによって回路基板１上の回路を切り替えて、第１のカードエッジコネクタ３Ａをファームウェアの書き込み用として有効にする。後は、工場出荷前と同様に、ファームウェアのダウンロード、調心、光量調整を行う。
【００４１】
図６は、工場出荷前の作業が終了した後の第２のカードエッジコネクタ３Ｂ側の端部２ｂを切断した状態の基板本体２を示す要部平面図である。工場出荷前に作業が終了した後は、第２のカードエッジコネクタ３Ｂは必要なくなるため、図６に示すように、第２のカードエッジコネクタ３Ｂを基板本体２から切断して切り離してもよい。このようにすることで、回路基板１の小型化が図れる。第２のカードエッジコネクタ３Ｂを切り離した側の基板本体２の端部２ｂ’が第２の端部となる。
【００４２】
（本実施の形態の作用、効果）
本実施の形態によれば、以下の作用、効果を奏する。
（１）第１のカードエッジコネクタ３Ａ用のレセプタクルコネクタ１１を第２のカードエッジコネクタ４Ｂに接続することができるので、工場出荷前に、プローブ等の専用工具を必要とせずに簡易にファームウェアのダウンロード、調心、光量調整、検証等が可能になる。
（２）回路基板１上にスイッチ８を設けているので、第１のカードエッジコネクタ３Ａからのファームウェアのダウンロードが可能である。
【００４３】
なお、本発明の実施の形態は、上記実施の形態に限定されず、種々な実施の形態が可能である。例えば、上記実施の形態では、第１のカードエッジコネクタ３Ａ及び第２のカードエッジコネクタ３Ｂの位置を基板本体２の互いに対向する端部に設けたが、基板本体２の同じ側の端部に設けられていてもよく、互いに交差する方向の端部に設けられていてもよい。
【００４４】
また、上記実施の形態では、回路基板に光素子と光素子用のドライバＩＣ、プリアンプＩＣを実装したが、これらの回路素子を回路基板に実装せずに他の回路素子を実装してもよい。
【符号の説明】
【００４５】
１…回路基板、２…基板本体、２ａ…一方の端部、２ｂ，２ｂ’…他方の端部、
２ｃ…下面、２ｄ…上面、３Ａ…第１のカードエッジコネクタ、
３Ｂ…第２のカードエッジコネクタ、４…発光素子アレイ、５…受光素子アレイ、
６…ドライバＩＣ、７…プリアンプＩＣ、８…スイッチ、９…ＣＰＵ、
９ａ…内部メモリ、３２ａ〜３２ｆ…第１乃至第６の配線パターン、
１１…レセプタクルコネクタ、３０…電極、３１…電極、３２…配線パターン、
１００…伝送モジュール、１１０…ハウジング、１１１…外部端子
【図１】
2016021469.tif 000003
【図２】
2016021469.tif 000004
【図３】
2016021469.tif 000005
【図４】
2016021469.tif 000006
【図５】
2016021469.tif 000007
【図６】
2016021469.tif 000008