(57)【要約】【課題】映像信号の水平解像度を特定できなくても適切な量子化周波数を自動設定する。【解決手段】量子化クロック制御装置は、アナログ映像信号の水平同期信号を用いて生成された量子化クロックを用いてアナログ映像信号を量子化して画素値データを生成するＡＤ変換手段３を有する。制御手段７は、クロック生成手段に第１の周波数を有する第１の量子化クロックを生成させ、該第１の量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとにＡＤ変換手段から取得した画素値データを用いてアナログ映像信号の波形を取得し、アナログ波形における画素値レベルの遷移位置を取得し、遷移位置間の間隔を取得し、複数の遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得し、共通高調波間隔に対応する第２の周波数を有する第２の量子化クロックを生成させる。【選択図】図１２
2016090914.tif 000002
【特許請求の範囲】
【請求項１】
アナログ映像信号の水平同期信号を用いて量子化クロックを生成するクロック生成手段と、
前記量子化クロックを用いて前記アナログ映像信号を量子化して画素値データを生成するＡＤ変換手段と、
前記クロック生成手段により生成される前記量子化クロックの周波数を制御する制御手段とを有し、
前記制御手段は、
前記クロック生成手段に第１の周波数を有する第１の量子化クロックを生成させ、該第１の量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとに前記ＡＤ変換手段から取得した前記画素値データを用いて、前記アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、
前記アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、
複数の前記遷移位置の間隔である遷移間隔を取得する第３の処理と、
複数の前記遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、
前記クロック生成手段に、前記共通高調波間隔に対応する第２の周波数を有する第２の量子化クロックを生成させる第５の処理とを有することを特徴とする量子化クロック制御装置。
【請求項２】
アナログ映像信号の水平同期信号を設定されたクロック逓倍数で逓倍して量子化クロックを生成するクロック生成手段と、
前記量子化クロックを用いて前記アナログ映像信号を量子化して画素値データを生成するＡＤ変換手段と、
前記クロック逓倍数の設定により前記量子化クロックの周波数を制御する制御手段とを有し、
前記制御手段は、
前記クロック逓倍数を第１の逓倍数に設定し、該第１の逓倍数を用いて前記量子化クロック生成手段により生成された前記量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとに前記ＡＤ変換手段から取得した前記画素値データを用いて、前記アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、
前記アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、
複数の前記遷移位置の間隔である遷移間隔を取得する第３の処理と、
複数の前記遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、
前記共通高調波間隔から第２の逓倍数を算出し、該第２の逓倍数を前記クロック逓倍数として本設定する第５の処理とを行うことを特徴とする量子化クロック制御装置。
【請求項３】
前記制御手段は、前記第３の処理において、所定の遷移間隔範囲内にある２以上の前記遷移間隔を用いて１つの遷移間隔を取得することを特徴とする請求項１または２に記載の量子化クロック制御装置。
【請求項４】
前記設定手段は、前記第４の処理において、所定の高調波間隔範囲内にある２以上の前記高調波間隔を用いて前記共通高調波間隔を取得することを特徴とする請求項１から３のいずれか一項に記載の量子化クロック制御装置。
【請求項５】
前記設定手段は、前記第４の処理において、前記第２の逓倍数を２の倍数に設定することを特徴とする請求項１から４のいずれか一項に記載の量子化クロック制御装置。
【請求項６】
請求項１から５のいずれか一項に記載の量子化クロック制御装置を有し、
該量子化クロック制御装置により周波数が制御された前記量子化クロックを用いてアナログ映像信号をデジタル映像信号に変換し、該デジタル映像信号を表示素子に表示させることを特徴とする映像表示装置。
【請求項７】
アナログ映像信号の水平同期信号を用いて量子化クロックを生成するクロック生成手段と、前記量子化クロックを用いて前記アナログ映像信号を量子化して画素値データを生成するＡＤ変換手段とを有し、前記クロック生成手段により生成される前記量子化クロックの周波数を制御するクロック制御装置のコンピュータに処理を行わせるコンピュータプログラムであって、
前記コンピュータに、
前記クロック生成手段に第１の周波数を有する第１の量子化クロックを生成させ、該第１の量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとに前記ＡＤ変換手段から取得した前記画素値データを用いて、前記アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、
前記アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、
複数の前記遷移位置の間隔である遷移間隔を取得する第３の処理と、
複数の前記遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、
前記クロック生成手段に、前記共通高調波間隔に対応する第２の周波数を有する第２の量子化クロックを生成させる第５の処理とを行わせることを特徴とする量子化クロック制御プログラム。
【請求項８】
アナログ映像信号の水平同期信号を設定されたクロック逓倍数で逓倍して量子化クロックを生成するクロック生成手段と、前記量子化クロックを用いて前記アナログ映像信号を量子化して画素値データを生成するＡＤ変換手段とを有し、前記クロック逓倍数の設定により前記量子化クロックの周波数を制御する量子化クロック制御装置のコンピュータに処理を行わせるコンピュータプログラムであって、
前記コンピュータに、
前記クロック逓倍数を第１の逓倍数に設定し、該第１の逓倍数を用いて前記量子化クロック生成手段により生成された前記量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとに前記ＡＤ変換手段から取得した前記画素値データを用いて、前記アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、
前記アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、
複数の前記遷移位置の間隔である遷移間隔を取得する第３の処理と、
複数の前記遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、
前記共通高調波間隔から第２の逓倍数を算出し、該第２の逓倍数を前記クロック逓倍数として本設定する第５の処理とを行わせることを特徴とする量子化クロック制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ映像信号からデジタル映像信号を生成する際に用いられる量子化クロック（サンプリングクロック）の周波数を制御する技術に関する。この技術は、特にプロジェクタや直視型ディスプレイ等の映像表示装置に用いられる。
【背景技術】
【０００２】
コンピュータで作成された文書やグラフィック等のアナログ映像信号をデジタル映像信号に量子化して映像表示装置に表示する際には、量子化クロックや映像信号における有効映像領域を、コンピュータと映像表示装置とで一致させることが重要である。
【０００３】
一般に、量子化クロックはアナログ映像信号に含まれる水平同期信号を逓倍することで生成される。また、映像表示装置には、水平および垂直同期信号の周波数や極性等の属性と、量子化クロックや有効映像領域とを関連付けた信号フォーマットテーブルが備えられていることが多い。このような信号フォーマットテーブルが備えられている場合には、コンピュータから出力される水平および垂直同期信号の属性の情報を読み取ることで、コンピュータからの映像信号のフォーマットの判別が可能となる。
【０００４】
このように、量子化クロックの周波数（以下、量子化周波数という）については、水平および垂直同期信号の情報から適正値を求めることが可能な場合が多い。ただし、映像表示装置に接続されるコンピュータの種類によっては、信号フォーマットテーブル通りに信号出力されないこともある。このような場合は、量子化周波数を別の方法で求める必要がある。特許文献１には、信号フォーマットテーブルには量子化周波数を保持せずに、入力された映像信号の有効映像領域の水平画素数を計測し、その計測値が信号フォーマットテーブルの水平解像度と一致するように量子化周波数を自動調整する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１３３６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１にて開示された方法は、信号フォーマットテーブル等によって映像信号の水平解像度を特定でき、かつ有効映像領域の水平画素数の計測が誤差なく行える場合にのみ有効なものである。すなわち、信号フォーマットテーブルの水平解像度が未知であったり有効映像領域の水平画素数の計測に誤差が生じたりする等、映像信号の水平解像度を特定できない場合には、適切な量子化周波数が得られないという問題がある。
【０００７】
本発明は、映像信号の水平解像度を特定できない場合においても、適切な量子化周波数を自動的に設定できるようにした量子化クロック制御装置およびこれを備えた映像表示装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一側面としての量子化クロック制御装置は、アナログ映像信号の水平同期信号を用いて量子化クロックを生成するクロック生成手段と、量子化クロックを用いてアナログ映像信号を量子化して画素値データを生成するＡＤ変換手段と、クロック生成手段により生成される量子化クロックの周波数を制御する制御手段とを有する。制御手段は、クロック生成手段に第１の周波数を有する第１の量子化クロックを生成させ、該第１の量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとにＡＤ変換手段から取得した画素値データを用いて、アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、複数の遷移位置の間隔である遷移間隔を取得する第３の処理と、複数の遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、クロック生成手段に、共通高調波間隔に対応する第２の周波数を有する第２の量子化クロックを生成させる第５の処理とを有することを特徴とする。
【０００９】
本発明の他の一側面としての量子化クロック制御装置は、アナログ映像信号の水平同期信号を設定されたクロック逓倍数で逓倍して量子化クロックを生成するクロック生成手段と、量子化クロックを用いてアナログ映像信号を量子化して画素値データを生成するＡＤ変換手段と、クロック逓倍数の設定により量子化クロックの周波数を制御する制御手段とを有する。制御手段は、クロック逓倍数を第１の逓倍数に設定し、該第１の逓倍数を用いて量子化クロック生成手段により生成された量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとにＡＤ変換手段から取得した画素値データを用いて、アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、複数の前記遷移位置の間隔である遷移間隔を取得する第３の処理と、複数の遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、共通高調波間隔から第２の逓倍数を算出し、該第２の逓倍数をクロック逓倍数として本設定する第５の処理とを行うことを特徴とする。
【００１０】
なお、上記量子化クロック制御装置と、該量子化クロック制御装置により周波数が制御された量子化クロックを用いてアナログ映像信号をデジタル映像信号に変換し、該デジタル映像信号を表示素子に表示させる映像表示装置も、本発明の他の一側面を構成する。
【００１１】
また、本発明の他の一側面としての量子化クロック制御プログラムは、アナログ映像信号の水平同期信号を用いて量子化クロックを生成するクロック生成手段と、量子化クロックを用いてアナログ映像信号を量子化して画素値データを生成するＡＤ変換手段とを有し、クロック生成手段により生成される量子化クロックの周波数を制御するクロック制御装置のコンピュータに処理を行わせるコンピュータプログラムである。該プログラムは、コンピュータに、クロック生成手段に第１の周波数を有する第１の量子化クロックを生成させ、該第１の量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとにＡＤ変換手段から取得した画素値データを用いて、アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、複数の遷移位置の間隔である遷移間隔を取得する第３の処理と、複数の遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、クロック生成手段に、共通高調波間隔に対応する第２の周波数を有する第２の量子化クロックを生成させる第５の処理とを行わせることを特徴とする。
【００１２】
さらに、本発明の他の一側面としての量子化クロック制御プログラムは、アナログ映像信号の水平同期信号を設定されたクロック逓倍数で逓倍して量子化クロックを生成するクロック生成手段と、量子化クロックを用いてアナログ映像信号を量子化して画素値データを生成するＡＤ変換手段とを有し、クロック逓倍数の設定により量子化クロックの周波数を制御する量子化クロック制御装置のコンピュータに処理を行わせるコンピュータプログラムである。該プログラムは、コンピュータに、クロック逓倍数を第１の逓倍数に設定し、該第１の逓倍数を用いて量子化クロック生成手段により生成された量子化クロックの位相を所定の位相変更量ずつ順次変更しながら該変更ごとにＡＤ変換手段から取得した画素値データを用いて、アナログ映像信号の波形であるアナログ波形を取得する第１の処理と、アナログ波形において画素値レベルが遷移する位置である遷移位置を取得する第２の処理と、複数の遷移位置の間隔である遷移間隔を取得する第３の処理と、複数の遷移間隔のそれぞれを均等に分割して得られる高調波間隔のうち、該複数の遷移間隔に対して共通に存在する共通高調波間隔を取得する第４の処理と、共通高調波間隔から第２の逓倍数を算出し、該第２の逓倍数を前記クロック逓倍数として本設定する第５の処理とを行わせることを特徴とする。
【発明の効果】
【００１３】
本発明では、アナログ映像信号の波形を解析することで取得した共通高調波間隔から該アナログ映像信号に対して適切な量子化クロック（または逓倍数）を取得する。このため、本実施例によれば、映像信号の水平解像度を特定できない場合であっても、アナログ映像信号に対して適切な量子化周波数を自動的に設定することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例である量子化クロック制御装置が行う量子化クロック制御処理を示すフローチャート。
【図２】実施例におけるアナログ詳細波形取得処理を示すフローチャート。
【図３】上記アナログ詳細波形取得処理を示す概念図。
【図４】実施例における画素レベル遷移位置解析処理を示すフローチャート。
【図５】上記画素レベル遷移位置解析処理を示す概念図。
【図６】実施例における平均遷移間隔算出処理を示すフローチャート。
【図７】上記平均遷移間隔算出処理における間隔算出ループを示す概念図。
【図８】上記平均遷移間隔算出処理における平均遷移間隔算出を示す概念図。
【図９】実施例における共通高調波間隔算出処理を示すフローチャート。
【図１０】上記共通高調波間隔算出処理における高調波間隔算出ループを示す概念図。
【図１１】上記共通高調波間隔算出処理における共通高調波算出を示す概念図。
【図１２】上記量子化クロック制御装置を含む映像表示装置の構成を示すブロック図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例について図面を参照しながら説明する。
【００１６】
図１２には、本発明の実施例である量子化クロック制御装置を含む映像表示装置の構成を示している。映像表示装置は、表示素子として液晶パネルまたはデジタルマイクロミラーデバイス（ＤＭＤ）等を用いたプロジェクタ（画像投射装置）や、表示素子として液晶パネルや有機ＥＬデバイス等を用いた直視型ディスプレイを含む。
【００１７】
映像表示装置は、アナログ映像信号入力端子１と、同期信号検出部２と、ＡＤ変換部３と、量子化クロック生成部４と、ラインメモリ５と、演算用メモリ６と、量子化周波数制御部７と、表示部８とを有する。同期信号検出部２、ＡＤ変換部３、量子化クロック生成部４、ラインメモリ５、演算用メモリ６および量子化周波数制御部７により、量子化クロック制御装置が構成される。
【００１８】
アナログ映像信号入力端子１は、コンピュータ等の外部映像供給装置からのアナログ映像信号が入力される端子である。
【００１９】
同期信号検出器２は、水平および垂直同期信号の有無を判定し、水平および垂直同期信号が有ると判定した場合には水平同期信号の周期（水平同期周期）と垂直同期信号の一周期当たりの水平同期信号のパルスのカウント数（垂直ライン数）の検出を行う。検出された水平同期周期と垂直ライン数は、量子化周波数制御部７に出力される。また、水平および垂直同期信号は量子化クロック生成部４に出される。
【００２０】
ＡＤ変換部（ＡＤ変換手段）３は、アナログ映像信号入力端子１から入力されたアナログ映像信号を、量子化クロック生成部４から出力される量子化クロックを用いて量子化してデジタル映像信号を生成する。また、ＡＤ変換部（ＡＤ変換手段）３は、その後段のラインメモリ５や表示部８でのタイミング取りのために、入力された量子化クロック信号と水平および垂直同期信号も出力する。
【００２１】
量子化クロック生成部（クロック生成手段）４は、逓倍数と位相を設定可能なＰＬＬ回路を備えており、入力された水平同期信号を設定された逓倍数で逓倍して量子化クロックを生成する。また、量子化クロック生成部４は、所定の位相変更量ずつ位相を変更した量子化クロックを生成して出力する。逓倍数と位相は、後述する量子化周波数制御部７によって設定される。
【００２２】
ラインメモリ５は、ＡＤ変換部３から出力されたデジタル映像信号のうち指定された水平ライン（以下、単にラインという）の画素値を画素値データとして記憶する。ラインメモリ５は、量子化周波数制御部７からの要求に応じて、記憶した画素値データの出力も行う。
【００２３】
演算用メモリ６は、量子化周波数制御部７が後述する量子化クロック制御処理を行う際の演算用に用いられるメモリである。なお、ラインメモリ５と演算用メモリ６とは物理的に分離されている必要はない。
【００２４】
量子化周波数制御部７は、ＣＰＵ等のプロセッサを含むコンピュータにより構成され、同期信号検出部２、量子化クロック生成部４、ラインメモリ５および演算用メモリ６を制御して量子化クロック制御処理を行う。量子化周波数制御部７は、ラインメモリ５および演算用メモリ６とともに制御手段を構成する。
【００２５】
表示部８は、前述した表示素子を有し、入力されたデジタル映像信号を表示用映像に変換してこれを表示する。
【００２６】
次に、量子化クロック制御処理（量子化クロック制御方法）について、図１を用いて説明する。この量子化クロック制御処理は、量子化周波数制御部（以下、単に制御部という）７がコンピュータプログラムである量子化クロック制御プログラムに従って実行する。
【００２７】
ステップＳ００１では、制御部７は各種変数を定義する。アナログ詳細波形Ａｗｆ［］は、３２７６８個の要素により構成され、アナログ映像信号の詳細な波形（アナログ波形）であるアナログ詳細波形を表す画素値データを格納する。アナログ詳細波形は、量子化クロックの周波数で１回のみサンプリングして得られた画素値データから生成されたアナログ波形よりも細かい分解能を有するアナログ波形という意味である。
【００２８】
画素レベル遷移位置Ｐｌｔ［］は可変個数の要素により構成され、画素レベルが遷移する位置である画素レベル遷移位置のデータを格納する。画素レベル遷移カウントＣｌｔは、画素レベル遷移位置Ｐｌｔ［］の有効な要素数を格納する。
【００２９】
平均遷移間隔Ｄｌｔ［］は、可変個数の要素により構成され、互いに隣り合う２つの画素レベル遷移位置の差である遷移間隔を格納する。平均遷移間隔カウントＣｄｌｔは、平均遷移間隔Ｄｌｔ［］の有効な要素数を格納する。共通高調波間隔Ｄｃｈｗは、後述する共通高調波間隔を格納する。
【００３０】
ステップＳ１００では、制御部７は、第１の処理である後述するアナログ詳細波形取得処理を行い、その結果得られるアナログ詳細波形を示す画素値データをＡｗｆ［］に格納する。
【００３１】
ステップＳ２００では、制御部７は、第２の処理である後述する画素レベル遷移位置解析処理を行い、その結果得られる画素レベル遷移位置をＰｌｔ［］に、またその個数をＣｌｔに格納する。
【００３２】
ステップＳ３００では、第３の処理である後述する平均遷移間隔算出処理を行い、その結果得られる平均遷移間隔をＤｌｔ［］に、またその個数をＣｄｌｔに格納する。
【００３３】
ステップＳ４００では、制御部７は、第４の処理である後述する共通高調波間隔算出処理を行い、その結果得られる共通高調波間隔をＤｃｈｗに格納する。
【００３４】
そしてステップＳ５００では、制御部７は、第５の処理として、Ｄｃｈｗに格納されている共通高調波間隔を逓倍数に変換し、量子化クロック生成部４にクロック逓倍数として設定する処理を行う。共通高調波間隔から逓倍数への変換方法については後述する。
【００３５】
次に、ステップＳ１００のアナログ詳細波形取得処理について、図２のフローチャートを用いて説明する。
【００３６】
ステップＳ１０１では、制御部７は、各種変数を定義する。位相ループ変数ｐｈは、量子化クロックの位相を順次変更していく際の位相値を保持しておくための変数であり、その初期値は０である。ラインメモリＬｍｅｍ［］は、ラインメモリ５に接続された１０２４個の要素により構成され、ラインメモリ５に保持された画素値データを参照するために用いられる。ラインメモリ参照変数ｃｌは、ラインメモリ５に保持された画素値データを先頭の画素から順番に参照していく際の参照画素位置を記憶しておくための変数であり、初期値は０である。
【００３７】
ステップＳ１０２からステップＳ１０９までは位相ループであり、制御部７はこの位相ループをｐｈ＝０から始めてｐｈ＝３２に達したところで終了する。ステップＳ１０２では、制御部７は、仮の逓倍数（第１の逓倍数）を設定し、量子化クロック生成部４に出力（仮設定）する。量子化クロック生成部４は、この仮の逓倍数で入力されたアナログ映像信号の水平同期信号を逓倍することにより、第１の周波数を有する仮の量子化クロック（第１の量子化クロック）を生成する。
【００３８】
ステップＳ１０３では、制御部７は、量子化クロック生成部４の位相にｐｈの値を設定する。
【００３９】
ステップＳ１０４からステップＳ１０７まではラインメモリ参照ループであり、制御部７はこのラインメモリ参照ループをｃｌ＝０から始めてｃｌ＝１０２４に達したところで終了する。ステップＳ１０５では、制御部７は、Ａｗｆ［ｃｌ×３２＋ｐｈ］にＬｍｅｍ［ｃｌ］の値を格納する。ステップＳ１０６では、制御部７はｃｌを１つインクリメントする。ステップＳ１０８では、制御部７はｐｈを１つインクリメントするとともに、ｃｌを０に戻す。以上のようにして、３２回の位相ループのそれぞれで、１０２４回のラインメモリ参照ループを回し、Ａｗｆ［０］からＡｗｆ［３２７６７］までの要素のそれぞれに画素値データが格納される。
【００４０】
上述したアナログ詳細波形取得処理について、図３を用いて補足説明をする。図３は、ＡＤ変換部３に入力されるアナログ映像信号が、量子化クロック生成部４から出力される量子化クロック（第１の量子化クロック）を用いてサンプリングされ、その結果がＬｍｅｍ［］から取得されてＡｗｆ［］に格納される様子を示している。ｐｈ＝０のとき、アナログ映像信号１０１は量子化クロック１０２のタイミングでサンプリングされ、そのサンプリング結果がＬｍｅｍ［］１０３に格納される。図３では、３つの量子化クロックのタイミングでサンプリングされた画素値データ５４，１７９，２２８がＬｍｅｍ［］１０３に格納されている。これらの値は、Ａｗｆ［］１０４に３２要素ごとにコピーされる。
【００４１】
ｐｈ＝８のときもｐｈ＝０のときと同様であり、アナログ映像信号１０１が量子化クロック１０５のタイミングでサンプリングされ、そのサンプリング結果である３画素分の画素値データがＬｍｅｍ［］１０６に、５６，２３０，２２９と格納される。これらの値も、Ａｗｆ［］１０４に３２要素ごとにコピーされる。その他のｐｈの値ときは図示を省略しているが、Ａｗｆ［］１０４には、量子化クロック生成部４が生成した量子化クロックをさらに３２倍した周波数でアナログ映像信号１０１がサンプリングされた結果が格納されていく。図３では、３画素分の期間しか記載していないが、アナログ詳細波形取得処理では、１水平期間のアナログ映像信号を１０２４×３２分割した間隔でサンプリングされた結果がＡｗｆ［］に格納される。
【００４２】
次に、ステップＳ２００の画素レベル遷移位置解析処理について、図４のフローチャートを用いて説明する。画素レベル遷移位置解析処理では、制御部７は、アナログ詳細波形Ａｗｆ［］を解析し、Ａｗｆ［］に格納された画素値データのレベル（つまりはアナログ映像信号１０１の画素値レベル）が低レベルから高レベルまたはその逆に遷移する画素レベル遷移位置を抽出する。
【００４３】
ここでは画素レベル遷移位置をＡｗｆ［］の添え字で示し、画素レベル遷移位置の分解能は、量子化クロックの位相を１シフトした際のサンプリング位置のシフト量と同等である。本実施例では、画素値レベルが遷移前の画素値レベルの５０％以上変化した画素位置を画素レベル遷移位置としている。ただし、画素レベル遷移位置とするための閾値は５０％に限らず、どのような値であってもよい。
【００４４】
また、ハードウェアの状況によっては低レベルから高レベルへの遷移と高レベルから低レベルへの遷移の応答性が異なる場合がある。この場合は、これらのレベル遷移のうち一方のレベル遷移のみ使用したり、画素レベル遷移位置とするための閾値を両方のレベル遷移で互いに異ならせたりしてもよい。
【００４５】
図４において、ステップＳ２０１では、制御部７は各種変数を定義する。位置ｐｏｓは、後述するレベル遷移位置解析ループにおいて画素位置を変更していく際の値を記憶しておくための変数であり、初期値は０である。遷移番号ｉｘａは、解析したレベル遷移の個数を記憶しておくための変数であり、初期値は０である。
【００４６】
変数ｉ、ｍｘ（ｉｘａ）、ｍｎ（ｉｘａ）、ｍｕ（ｉｘａ）、ｍｏ（ｉｘａ）、Ｌｍｄ（ｉｘａ）およびＬｔｍｐ（ｉｘａ）は、遷移番号がｉｘａのときの演算経過を一時保持しておくための変数である。
【００４７】
ステップＳ２０２からステップＳ２１３はレベル遷移位置解析ループであり、制御部７はこのレベル遷移位置解析ループをｐｏｓ＝０から始めてｐｏｓ＝３２７６８を超えたところで終了する。
【００４８】
ステップＳ２０３では、制御部７は、Ａｗｆ［ｐｏｓ＋１］−Ａｗｆ［ｐｏｓ］の絶対値が１０より大きいか否かを判定する。大きい場合はステップＳ２０４に進み、そうでなかい場合はステップＳ２１２に分岐する。ステップＳ２０４への分岐は、ｐｏｓ近傍でレベル遷移が発生していることを意味する。本実施例では上記の通り閾値を１０としているが、これは例にすぎず、ＡＤ変換部３の分解能やノイズの大小に応じて増減させることが好ましい。
【００４９】
ステップＳ２０４では、制御部７は、ｐｏｓの近傍でＡｗｆ［ｉ＋１］−Ａｗｆ［ｉ］が最大および最小となるｉを探索し、それぞれをｍｘ（ｉｘａ）およびｍｎ（ｉｘａ）に格納する。
【００５０】
ステップＳ２０５では、制御部７は、
（Ａｗｆ［ｍｘ（ｉｘａ）］＋Ａｗｆ［ｍｎ（ｉｘａ）］）／２
の値をＬｍｄ（ｉｘａ）に格納する。
【００５１】
ステップＳ２０６では、制御部７は、ｐｏｓの近傍においてＬｍｄ（ｉｘａ）＜Ａｗｆ［ｉ］である最小のＡｗｆ［ｉ］となるｉをｍｏ（ｉｘａ）に格納する。また、Ａｗｆ［ｉ］≦Ｌｍｄ（ｉｘａ）である最大のＡｗｆ［ｉ］となるｉをｍｕ（ｉｘａ）に格納する。
【００５２】
ステップＳＳ２０７では、制御部７は、
（Ｌｍｄ（ｉｘａ）−Ａｆｗ［ｍｕ（ｉｘａ）］）
／（Ａｗｆ［ｍｏ（ｉｘａ）］−Ａｗｆ［ｍｕ（ｉｘａ）］）
をＬｔｍｐ（ｉｘａ）に格納する。
【００５３】
ステップＳ２０８では、制御部７は、ｍｕ（ｉｘａ）がｍｏ（ｉｘａ）より小さいか否かを判定し、小さい場合はステップＳ２０９にてｍｕ（ｉｘａ）＋Ｌｔｍｐ（ｉｘａ）をＰｌｔ［ｉｘａ］に格納する。そうでない場合はステップＳ２１０にてｍｕ（ｉｘａ）−Ｌｔｍp（ｉｘａ）をＰｌｔ［ｉｘａ］に格納する。
【００５４】
ステップＳ２１１では、制御部７は、ｉｘａを１つインクリメントするとともに、位置ｐｏｓをｍｘ（ｉｘａ）まで進める。
【００５５】
ステップＳ２１２では、制御部７はｐｏｓを１つインクリメントする。そして、ステップＳ２１４では、制御部７は、画素レベル遷移カウントＣｌｔにｉｘａを格納する。
【００５６】
上述した画素レベル遷移位置解析処理について、図５を用いて補足説明をする。図５には、アナログ詳細波形Ａｗｆ［］２０１のレベル遷移が生じている期間において、画素レベル遷移位置を決定する演算を示している。ステップＳ２０３においてｐｏｓがレベル遷移が開始する画素位置（遷移開始位置）まで移動される。図５では、低レベルから高レベルへの遷移が開始する遷移開始位置までｐｏｓが移動する。この後、ステップＳ２０４では、レベル遷移が終了する画素位置（遷移終了位置）が探索される。
【００５７】
本実施例では、遷移終了位置を、その隣の画素位置との画素値レベルの差が５以下になる画素位置としている。このため、その条件を満たすｍｘ（ｉｘａ）が検出される。次に、遷移開始位置が探索される。遷移終了位置と同様に、遷移開始位置もその隣の画素位置との画素値レベルの差が５以下となる画素位置としている。このため、その条件を満たすｍｎ（ｉｘａ）が検出される。
【００５８】
画素値レベルの差として挙げた５は例としての閾値にすぎず、ハードウェアの特性を踏まえ適切に適正するのが好ましい。
【００５９】
ステップＳ２０５では、レベル遷移の開始画素値レベルであるＡｗｆ［ｍｎ（ｉｘａ）］２０５と該レベル遷移の終了画素値レベルであるＡｗｆ［ｍｘ（ｉｘａ）］２０４との中点を求める演算が行われる。その結果、レベル遷移における中間画素値レベルがＬｍｄ（ｉｘａ）２０６として求まる。
【００６０】
ステップＳ２０６では、Ｌｍｄ（ｉｘａ）２０６を挟む画素値レベルとそれを与える画素位置が探索される。まず、Ｌｍｄ（ｉｘａ）２０６を上回るレベルの中の最小の画素値レベルであるＡｗｆ［ｍｏ（ｉｘａ）］２０９とそれを与える画素位置であるｍｏ（ｉｘａ）２０７が求められる。続いて、Ｌｍｄ（ｉｘａ）２０６を下回るレベルの中の最大の画素値レベルであるＡｗｆ［ｍｕ（ｉｘａ）］２１０とそれを与える画素位置であるｍｕ（ｉｘａ）２０８が求められる。
【００６１】
ステップＳ２０７では、点（ｍｏ（ｉｘａ）２０７，Ａｗｆ［ｍｏ（ｉｘａ）］２０９）と点（ｍｕ（ｉｘａ）２０８，Ａｗｆ［ｍｕ（ｉｘａ）］２１０）間の傾きを用いて、Ｌｍｄ（ｉｘａ）２０６との関係から間隔Ｌｔｍｐ（ｉｘａ）２１１が求められる。
【００６２】
ステップＳ２０８からＳ２１０では、傾きの符号に応じて画素レベル遷移位置Ｐｌｔ［ｉｘａ］２１２を求める演算が行われる。ステップＳ２１１では、遷移終了位置であるｍｘ（ｉｘａ）２０２までｐｏｓを進める処理も行われる。
【００６３】
ここまでは低レベルから高レベルへの遷移について説明してきたが、高レベルから低レベルへの遷移についても同様の処理を行うことで画素レベル遷移位置を求めることができる。これについて図５の右側の部分を参照して簡単に説明する。
【００６４】
遷移開始位置および遷移終了位置はそれぞれ、ｍｎ（ｉｘａ＋１）２１４およびｍｘ（ｉｘａ＋１）２１３と求められる。レベル遷移の開始画素値レベルおよび終了画素値レベルはそれぞれ、Ａｗｆ［ｍｎ（ｉｘａ＋１）］２１６およびＡｗｆ［ｍｘ（ｉｘａ＋１）］２１５と求められ、その中間画素値レベルであるＬｍｄ（ｉｘａ＋１）２１７はステップＳ２０５に示した式で求められる。
【００６５】
次に、Ｌｍｄ（ｉｘａ＋１）２１７を挟む画素値レベルおよびそれを与える画素位置も、ステップＳ２０６において、Ａｗｆ［ｍｏ（ｉｘａ＋１）］２２０とＡｗｆ［ｍｕ（ｉｘａ＋１）］２２１およびｍｏ（ｉｘａ＋１）２１８とｍｕ（ｉｘａ＋１）２１９と求められる。そして、ステップＳ２０７において、これら２点の傾きを用いて間隔Ｌｔｍｐ（ｉｘａ＋１）２２２が求められ、さらにステップＳ２１０において画素レベル遷移位置Ｐｌｔ［ｉｘａ＋１］２２３が求められる。
【００６６】
上述した処理がレベル遷移位置解析ループの終了条件を満たすまで行われることにより、画素値レベルが遷移する箇所における画素レベル遷移位置がＰｌｔ［］に格納される。また、フローチャートには記載していないが、Ｃｌｔの数が小さい場合は、ラインメモリ５の指定ライン数を変更してステップＳ１００の処理をやり直すようにしてもよい。
【００６７】
次に、ステップＳ３００の平均遷移間隔算出処理について、図６のフローチャートを用いて説明する。平均遷移間隔算出処理では、制御部７は、隣り合う画素レベル遷移位置Ｐｌｔ［］間の差分、すなわち遷移間隔を求める。そして、複数の隣り合う画素レベル遷移位置Ｐｌｔ［］間の遷移間隔を昇順にソートし、所定の遷移間隔範囲内にある（つまりはほぼ同じとみなせるように互いに近い）２以上の遷移間隔を平均化して平均遷移間隔を算出する。
【００６８】
ステップＳ３０１では、制御部７は、各種変数を定義する。遷移間隔Ｄｔｍｐ［］は、可変数の要素により構成され、隣り合う２つの画素レベル遷移位置Ｐｌｔ［］間の間隔である遷移間隔を格納する。昇順遷移間隔Ｄｓ［］は、Ｄｔｍｐ［］と等しい数の要素により構成され、Ｄｔｍｐ［］を昇順ソートした結果を格納する。遷移番号ｉｘａは、Ｐｌｔ［］の要素番号を記憶するための変数であり、初期値は０である。遷移間隔番号ｉｘｂは、Ｄｓ［］の要素番号を記憶するための変数である。平均遷移間隔番号ｉｘｃは、平均遷移間隔Ｄｌｔ［］の要素番号を記憶するための変数である。
【００６９】
ステップＳ３０２からステップＳ３０５は遷移間隔算出ループであり、制御部７はこの遷移間隔算出ループを、ｉｘａ＝０から始めて、ｉｘａが画素レベル遷移カウントＣｌｔ−１に到達したところで終了する。
【００７０】
ステップＳ３０３では、制御部７は、Ｄｔｍｐ［ｉｘａ］にＰｌｔ［ｉｘａ＋１］−Ｐｌｔ［ｉｘａ］を格納する。ステップＳ３０４では、制御部７はｉｘａを１つインクリメントする。
【００７１】
ステップＳ３０６では、制御部７は、Ｄｔｍｐ［ｉｘａ］（０≦ｉｘａ＜Ｃｌｔ−１）を昇順にソートし、Ｄｓ［］（０≦ｉｘｂ＜Ｃｌｔ−１）に格納する。そして、ステップＳ３０７では、Ｄｓ［ｉｘｂ］のうち所定の遷移間隔範囲内にある２以上の要素の平均を求め、その結果である平均遷移間隔Ｄｌｔ［ｉｘｃ］に、平均化に用いた要素数をＣｄｌｔに格納する。
【００７２】
上述した遷移間隔算出ループで行われる処理について、図７を用いて補足説明をする。図７には、アナログ詳細波形Ａｗｆ［］３０１のレベル遷移が生じている期間において、Ｄｔｍｐ［］を求める演算を示している。Ｐｌｔ［ｉｘａ］３０２は低レベルから高レベルに遷移する際に５０％まで遷移が進んだ位置であり、Ｐｌｔ［ｉｘａ＋１］３０３は、その後の低レベルへの遷移の５０％まで進んだ位置を示している。その２点間の間隔である遷移間隔Ｄｔｍｐ［ｉｘａ］３０４は、ステップＳ３０３の式で与えられる。
【００７３】
上述したステップＳ３０７で行われる処理について、図８を用いて補足説明をする。図８ではＤｓ［］３０５は階段状になっているが、これは映像信号入力端子１から入力されるアナログ映像信号が持つドットクロック（以下、入力ソースクロックという）に由来する。アナログ映像信号のレベル遷移は通常はドットクロックの周期に同期して発生するため、ドットクロックを分周したタイミングでしかレベル遷移は起こり得ない。本実施例では、この特性に着目し、入力されたアナログ映像信号の特徴から、その分周された周期を解析することにより、量子化周波数を求める。ステップＳ３０７では、図８の階段状のＤｓ［］３０５のそれぞれの段において、所定の遷移間隔範囲内にある２以上の要素を平均化して、Ｄｌｔ［０］３０６，Ｄｌｔ［１］３０７，…を算出するところまでを行う。
【００７４】
上述した平均遷移間隔算出処理を行うことにより、ほぼ同じとみなせる遷移間隔の集合内で平均化された平均遷移間隔がＤｌｔ［］に格納される。
【００７５】
次に、ステップＳ４００の共通高調波間隔算出処理について、図９のフローチャートを用いて説明する。共通高調波間隔算出処理では、制御部７は、まず平均遷移間隔Ｄｌｔ［］に格納された各平均遷移間隔を１つの基本波として扱い、その基本波の高調波成分を抽出する。前述したように、Ｄｌｔ［］に格納された複数の平均遷移間隔（基本波）のそれぞれは入力ソースクロックを分周したものに相当するため、該基本波かその高調波の中には入力ソースクロックの間隔と同期するものが含まれる。複数の平均遷移間隔のそれぞれの高調波を抽出した制御部７は、それらの高調波の間隔（以下、高調波間隔という）を、所定の高調波間隔範囲内にある（つまりはほぼ同じとみなせるように互いに近い）高調波間隔の集合に分ける。そして、高調波間隔の数が最も多い集合に含まれる高調波間隔を平均化して共通高調波間隔を算出する。共通高調波間隔は、複数の高調波間隔に共通して存在する間隔である。
【００７６】
図９において、ステップＳ４０１では、制御部７は、各種変数を定義する。高調波間隔Ｄｈｗ［］は、可変数の要素により構成され、Ｄｌｔ［］に格納された平均遷移間隔の高調波間隔を格納する。平均遷移間隔番号ｉｘｃは、Ｄｌｔ［］の要素番号を記憶しておくための変数である。高調波間隔番号ｉｘｄは、Ｄｈｗ［］の要素番号を記憶しておくための変数である。高調波間隔カウントＣｈｗは、Ｄｈｗ［］の要素数を記憶するための変数である。次数ｉは、高調波成分を算出する際の次数を記憶するための変数である。
【００７７】
ステップＳ４０２からステップＳ４０８は高調波間隔算出ループであり、制御部７はこの高調波間隔算出ループを、平均遷移間隔番号ｉｘｃ＝０から始めて、ｉｘｃが平均遷移間隔カウントＣｄｌｔに到達したところで終了する。
【００７８】
ステップＳ４０３では、制御部７は、ｉに１をセットする。ステップＳ４０４では、制御部７は、Ｄｌｔ［ｉｘｃ］／ｉがＡＤ変換部３の動作が可能な量子化クロックの最小クロック間隔（以下、ＡＤ最小クロック間隔という）より大きい（または以上）か否かを判定する。大きい場合はステップＳ４０５に進み、そうでない場合はステップＳ４０７に分岐する。
【００７９】
ここで、ＡＤ最小クロック間隔は、ＡＤ変換部３が動作可能な最大周波数の量子化クロックにおける１周期を意味する。例として、ＡＤ変換部３が動作可能な量子化クロックの最大周波数が１７０［ＭＨｚ］で、入力されたアナログ映像信号の水平同期信号の周期が１３．５０６［μｓ］（周波数７４．０３８［ｋＨｚ］）である場合について説明する。量子化クロック生成部４の逓倍数は１０２４で、位相ループ数は３２であるため、ＡＤ最小クロック間隔は、
７４０３８×１０２４×３２／１７０００００００＝１４．２７１
と求まる。
【００８０】
ステップＳ４０５では、制御部７は、Ｄｈｗ［ｉｘｄ］にＤｌｔ［ｉｘｃ］／ｉを格納する。ステップＳ４０６では、制御部７は、ｉｘｄとｉをそれぞれ１つずつインクリメントする。ステップＳ４０７では、ｉｘｃを１つインクリメントする。ステップＳ４０９では、Ｃｈｗにｉｘｄを格納する。
【００８１】
次に、ステップＳ４１０では、制御部７は、Ｄｈｗ［ｉｘｄ］（０≦ｉｘｄ＜Ｃｈｗ）を昇順ソートした後、Ｄｈｗ［］の全要素を所定の高調波間隔範囲ごとの集合に分ける。そして、高調波間隔の数が最も多い集合に含まれる高調波間隔を平均化して、その結果を共通高調波間隔Ｄｃｈｗに格納する。
【００８２】
上述した高調波間隔算出ループで行われる処理について、図１０を用いて補足説明をする。図１０には、Ｄｌｔ［０］４０１，Ｄｌｔ［１］４０２，・・・に格納された平均遷移間隔の高調波間隔を求める演算を示している。ここでいう高調波間隔は、平均遷移間隔を自然数で除した、つまりは平均遷移間隔を均等に分割して得られる値である。各高調波間隔がＡＤ最小クロック間隔４０３よりも大きければ、算出した高調波間隔をＤｈｗ［］に格納し、そうでなければ次のＤｌｔ［］の要素に移行する。ＡＤ最小クロック間隔４０３と比較するのは、高調波間隔は分解能が許す限りどこまでも演算できてしまうため、ＡＤ変換部３の動作限界であるＡＤ最小クロック間隔４０３より小さい間隔とならないようにするためである。ただし、ＡＤ最小クロック間隔４０３より小さい高調波間隔まで求めてもよい。
【００８３】
Ｄｌｔ［０］４０１については、（Ｄｌｔ［０］／１）４０４はＡＤ最小クロック間隔４０３より大きいのでＤｈｗ［０］に格納されるが、（Ｄｌｔ［０］／２）４０５はＡＤ最小クロック間隔４０３より小さいため次のＤｌｔ［］の要素へと移行する。Ｄｌｔ［１］４０２については、（Ｄｌｔ［１］／１）４０６と（Ｄｌｔ［１］／２）４０７はＡＤ最小クロック間隔４０３より大きいので、それぞれＤｈｗ［１］とＤｈｗ［２］に格納される。一方、（Ｄｌｔ［１］／３）４０８はＡＤ最小クロック間隔４０３より小さいため、次のＤｌｔ［］の要素に移行する。残りのＤｌｔ［］の要素についても同様に演算していく。
【００８４】
上述したステップＳ４１０で行われる処理について、図１１を用いて補足説明をする。図１１には、ソート後のＤｈｗ［］４０９を示している。ソート後のＤｈｗ［］４０９は、図のように階段状に分布する。Ｄｌｔ［］の各要素が入力ソースクロックを分周した間隔であることは上述した通りであるが、逆に言えば、Ｄｌｔ［］の各要素はその高調波間隔に入力ソースクロックの間隔を必ず含んでいる。このため、階段状に分布するＤｈｗ［］の全ての段のうち最も長い段、すなわち高調波間隔の最大密集部分が入力ソースクロックの間隔（もしくはそれを整数倍したもの）である。したがって、この最大密集部分に含まれる高調波間隔を平均化したＤｃｈｗ４１０が、入力ソースクロックの間隔（もしくはそれを整数倍したもの）に相当する。
【００８５】
次に、ステップＳ５００において行われる共通高調波間隔Ｄｃｈｗを逓倍数に変換する演算について、本実施例で仮定した数値を用いて説明する。まず、制御部７は、共通高調波間隔Ｄｃｈｗを用いて本逓倍数（第２の逓倍数）を算出する。具体的には、
本逓倍数＝１０２４×３２／Ｄｃｈｗ
を演算する。ここで１０２４と３２はそれぞれ、ステップＳ１００で設定した仮の逓倍数と位相ループを行う回数（ｐｈ＝１〜３２）である。上記の演算の結果は小数値を含むが、設定する逓倍数は整数値でなくてはならない。このため、逓倍数が通常２の倍数となっていることを利用して、２で除した余りが１以上の場合には繰り上げた偶数値にし、１より小さい場合には切り捨てによる偶数値にして本逓倍数を求めるように変換するのが好ましい。
【００８６】
制御部７は、こうして算出された本逓倍数を量子化クロック生成部４に出力（本設定）する。量子化クロック生成部４は、この本逓倍数でアナログ映像信号の水平同期信号を逓倍することにより、そのアナログ映像信号に対して適切な周波数（第２の周波数）を有する量子化クロック（第２の量子化クロック）を生成する。
【００８７】
以上説明したように、本実施例では、入力されたアナログ映像信号のアナログ詳細波形を取得してそれを解析することで、入力ソースクロックの間隔に相当する共通高調波間隔を取得する。そして、この共通高調波間隔を逓倍数に変換することで、量子化クロックの周波数（量子化周波数）を、入力されたアナログ映像信号に対して適切な周波数に設定する。このため、本実施例によれば、アナログ映像信号の水平解像度を特定できない場合でも量子化周波数を適切に自動調整することができる。
【００８８】
本実施例では、ラインメモリ５の容量を１０２４とし、それに合わせて仮の逓倍数を１０２４とし、位相ループの回数を３２としたが、これらは例であり、ＡＤ変換部３や表示部８の能力に合わせて適宜変更するのが好ましい。また、本実施例では、アナログ詳細波形取得処理は位相ループにより分解能を増やしたが、ＡＤ変換部３や量子化クロック生成部４の能力が十分にある場合は、量子化周波数を十分大きくすることで実現してもよい。
【００８９】
なお、上記実施例では、仮の逓倍数を設定し、該仮の逓倍数で水平同期信号を逓倍することで仮の量子化クロックを生成する場合について説明したが、この方法によらずに仮の量子化クロックを生成してもよい。また、上記実施例では、本逓倍数で水平同期信号を逓倍することで本量子化クロックを生成する場合について説明したが、この方法によらずに共通高調波間隔に対応する本量子化クロックを生成してもよい。
（その他の実施例）
本発明は、上述の実施例の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００９０】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【符号の説明】
【００９１】
３  ＡＤ変換部
４  量子化クロック生成部
５  ラインメモリ
７  量子化周波数制御部
【図１】
2016090914.tif 000003
【図２】
2016090914.tif 000004
【図３】
2016090914.tif 000005
【図４】
2016090914.tif 000006
【図５】
2016090914.tif 000007
【図６】
2016090914.tif 000008
【図７】
2016090914.tif 000009
【図８】
2016090914.tif 000010
【図９】
2016090914.tif 000011
【図１０】
2016090914.tif 000012
【図１１】
2016090914.tif 000013
【図１２】
2016090914.tif 000014