(57)【要約】【課題】正確なレジストモデル及びエッチングモデルを生成する。【解決手段】レジストパターンの形状を計測することによりレジストシミュレーションモデルを作成する工程（Ｓ１２）と、レジストパターンをマスクとして被加工材をエッチングすることによりモデルパターンを形成する工程（Ｓ１４）と、レジストシミュレーションモデルを用いて、モデルパターンに近いパターンサイズを有するレジストパターンの高さ位置を特定する工程（Ｓ１７）と、特定された高さ位置におけるレジストパターンのパターンサイズとフォトマスクのサイズとを関連づけることにより、レジストモデルを作成する工程（Ｓ１８）と、特定された高さ位置におけるレジストパターンのパターンサイズとモデルパターンのサイズとを関連づけることにより、エッチングモデルを作成する工程（Ｓ１９）とを備える。【選択図】図２
2016038550.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された被加工膜にフォトレジストを形成する工程と、
フォトマスクを用いて前記フォトレジストを露光及び除去することにより、残存した前記フォトレジストからなるレジストパターンを形成する工程と、
前記レジストパターンの形状を計測することにより、レジストシミュレーションモデルを作成する工程と、
前記レジストパターンをマスクとして前記被加工材をエッチングすることにより、残存した前記被加工膜からなるモデルパターンを形成する工程と、
前記レジストシミュレーションモデルを用いて、前記モデルパターンに近いパターンサイズを有するエッチング前の前記レジストパターンの高さ位置を特定する工程と、
前記特定された高さ位置における前記レジストパターンのパターンサイズと前記フォトマスクのサイズとを関連づけることにより、レジストモデルを作成する工程と、
前記特定された高さ位置における前記レジストパターンのパターンサイズと前記モデルパターンのサイズとを関連づけることにより、エッチングモデルを作成する工程と、を備えることを特徴とする半導体装置の設計方法。
【請求項２】
前記レジストシミュレーションモデルは、前記レジストパターンの高さ位置とパターンサイズとの関係を示す情報が含まれることを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項３】
前記高さ位置を特定する工程は、前記レジストシミュレーションモデルを用いて、前記レジストパターンの複数の高さ位置におけるパターンサイズを算出する工程と、前記算出されたパターンサイズの中から１つのパターンサイズを選択する工程とを含むことを特徴とする請求項２に記載の半導体装置の設計方法。
【請求項４】
前記選択する工程は、前記算出されたパターンサイズの中から前記モデルパターンに最も近いパターンサイズを選択することを特徴とする請求項３に記載の半導体装置の設計方法。
【請求項５】
エッチング前の前記レジストパターンの異なる高さ位置における複数のパターンサイズと前記フォトマスクのサイズとを関連づける工程をさらに備えることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の設計方法。
【請求項６】
回路設計により回路データを決定する工程と、
前記回路データに基づいてレイアウト設計を行うことによりレイアウトデータを生成する工程と、
前記レイアウトデータに対し、前記レジストモデル及び前記エッチングモデルを用いて光近接効果補正を行う工程と、をさらに備えることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の設計方法に関し、特に、レジストモデル及びエッチングモデルを生成する方法に関する。
【背景技術】
【０００２】
半導体装置の設計は、まず回路設計により回路データを作成し、次に、回路データに基づいてレイアウト設計を行うことによりレイアウトデータを作成する。しかしながら、レイアウトデータ通りのマスクパターンを持ったフォトマスクを作製しても、露光によって得られるレジストパターンはマスクパターンとは一致せず、所定の変形が生じる。さらに、変形したレジストパターンを用いて被加工膜に対してエッチングを行うと、得られるエッチングパターンはレジストパターンとは一致せず、さらなる変形が生じる。所望の形状を有するエッチングパターンを得るためには、マスクパターンに対して光近接効果補正（ＯＰＣ：Optical Proximity Correction）と呼ばれる補正を行う必要がある。なお、リソグラフィ以外にも、エッチングや成膜工程等の他のプロセスでの形状・寸法シフトを補正するという意味で、プロセス近接効果補正（ＰＰＣ：Process Proximity Correction）と呼び方がある。OPCとPPCを区別して使用する場合もあるが、ここではマスク寸法を補正して、ウエハ上で所望の寸法を得る手法をOPC：光近接効果補正と呼んでいる。
【０００３】
光近接効果補正においては、目的の形状を持ったエッチングパターンからレジストパターンを逆算し、さらに、レジストパターンからマスクパターンを逆算する必要がある。これを実現するためには、マスクパターンとレジストパターンとの相関を示す情報、並びに、レジストパターンとエッチングパターンとの相関を示す情報が必要となる。前者の情報はレジストモデルと呼ばれ、後者の情報はエッチングモデルと呼ばれる。
【０００４】
レジストモデルは、所定の形状及びサイズを持ったマスクパターンによって、どのような所定の形状及びサイズを持ったレジストパターンが得られるかを示すデータによって構成される。同様に、エッチングモデルは、所定の形状及びサイズを持ったレジストパターンによって、どのような所定の形状及びサイズを持ったエッチングパターンが得られるかを示すデータによって構成される。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】3D Resist Profile Modeling for OPC Applications, Optical Microlithography XXVI, edited by Will Conley, Proc. of SPIE Vol. 8683, 868318, 2013年3月, 8683_43.pdf
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のレジストモデル及びエッチングモデルでは、レジストパターンのサイズを特定するための高さ位置がボトム位置（レジストパターンの下面位置）に固定されていたため、レジストパターンの実際の形状によっては正しい相関を得ることができなかった。
【０００７】
非特許文献１には、レジストパターンの膜厚の３０％の高さにおけるサイズを評価する方法が記載されている。しかしながら、レジストパターンの膜厚のコンターで、エッチング後の断線を予測する手法が示されている。光強度のコントラストが低く、レジスト形状が顕著に悪化する場合、レジスト残膜の厚さと、エッチングの断線には良好な相関が得られるため、特定の膜厚（基板からの高さ）でコンターを計算することで、エッチング後に断線が発生するかどうかが予測できる。しかし、膜厚によるコンターとエッチング後の寸法との関係は示されてはいなかった。光強度のコントラストが低く、レジスト膜減りが発生してしまう場合、エッチングでは高さ方向のレジスト表面の進行を考えることで、エッチング後の断線が予想できる。（エッチング時間での、レジスト表面の縦方向進捗量より、レジスト残膜の量が少なければ、エッチング後に断線する。）一方、光強度のコントラストは非常に高く、矩形なレジスト形状が得られる場合、レジスト表面の横方向の進行を考えることで、エッチング後の寸法を予想することができる。レジスト形状がテーパーを有する場合、エッチング後の断線を予測するレジストコンターやレジストボトムのコンターは、必ずしも正しいレジスト寸法とエッチング後寸法の相関を得ることはできなかった。
【課題を解決するための手段】
【０００８】
本発明による半導体装置の設計方法は、半導体基板上に形成された被加工膜にフォトレジストを形成する工程と、フォトマスクを用いて前記フォトレジストを露光及び除去することにより、残存した前記フォトレジストからなるレジストパターンを形成する工程と、前記レジストパターンの形状を計測することにより、レジストシミュレーションモデルを作成する工程と、前記レジストパターンをマスクとして前記被加工材をエッチングすることにより、残存した前記被加工膜からなるモデルパターンを形成する工程と、前記レジストシミュレーションモデルを用いて、前記モデルパターンに近いパターンサイズを有するエッチング前の前記レジストパターンの高さ位置を特定する工程と、前記特定された高さ位置における前記レジストパターンのパターンサイズと前記フォトマスクのサイズとを関連づけることにより、レジストモデルを作成する工程と、前記特定された高さ位置における前記レジストパターンのパターンサイズと前記モデルパターンのサイズとを関連づけることにより、エッチングモデルを作成する工程と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、レジストパターンの最適な高さ位置におけるパターンサイズを評価していることから、より正確なレジストモデル及びエッチングモデルを生成することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】マスクデータの生成方法を説明するためのフローチャートである。
【図２】第１の実施形態におけるステップＳ３をより詳細に説明するためのフローチャートである。
【図３】ステップＳ１０により得られるデバイス構造を示す断面図である。
【図４】フォトマスク４を用いてフォトレジスト３を露光する工程を説明するための断面図である。
【図５】ステップＳ１１により得られるデバイス構造を示す断面図である。
【図６】レジストパターン５の形状を説明するための断面図である。
【図７】レジストシミュレーションモデルによって示されるレジストパターン５の高さ位置とサイズとの関係の一例である。
【図８】ステップＳ１４により得られるデバイス構造を示す断面図である。
【図９】仮エッチングモデルの一例を示すグラフである。
【図１０】（ａ）は異なる露光条件（条件Ａと条件Ｂ）におけるレジストパターン５Ａ，５Ｂの断面形状を示す断面図であり、（ｂ）はレジストパターン５Ａ，５Ｂを用いてパターニングされたモデルパターン６Ａ，６Ｂの断面形状を示す断面図である。
【図１１】レジストパターン５のスペース幅とシフト量との関係を高さ位置Ｈ１〜Ｈ４ごとに示すグラフである。
【図１２】レジストモデルの一例を示すグラフである。
【図１３】第２の実施形態におけるステップＳ３をより詳細に説明するためのフローチャートである。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１２】
図１は、マスクデータの生成方法を説明するためのフローチャートである。マスクデータとは、フォトマスクに形成されるマスクパターン（フォトマスクの開口部）の位置及び形状を示すデータである。
【００１３】
まず、所望の機能を実現するための回路設計を行うことによって回路データを生成し（ステップＳ１）、次に、回路データに基づいてレイアウト設計を行うことによりレイアウトデータを生成する（ステップＳ２）。レイアウトデータとは、半導体基板上に形成すべき被加工膜の位置及び形状を示すデータである。すでに説明したとおり、レイアウトデータをそのままマスクデータとして用いることはできない。レイアウトデータをマスクデータに加工するためには、光近接効果補正を施すＯＰＣ処理（ステップＳ４）が必要である。ＯＰＣ処理は、レイアウトデータとレジストモデル及びエッチングモデルを用いて行われる。レジストモデル及びエッチングモデルは、モデル作成工程（ステップＳ３）にて作成される。モデル作成工程の詳細については後述する。
【００１４】
ＯＰＣ処理においては、レイアウトデータに光近接効果補正パターン（ＯＰＣパターン）を配置することによってマスクデータを生成する。次に、ステップＳ４にて得られたマスクデータを検証し、マスクルールを満たしているかチェックする（ステップＳ５）。その結果、マスクルールを満たしていない箇所が存在すると判定された場合には、ステップＳ４に戻ってＯＰＣパターンの再配置を実施する。
【００１５】
ステップＳ５でマスクルールを満たしていると判定された場合は、ＯＰＣパターン配置後のマスクデータに対して、リソグラフィシミュレーションによる露光処理時の光強度分布から、シミュレーションパターンを算出する（ステップＳ６）。なお、シミュレーションパターンとは、リソグラフィシミュレーションによるデバイスパターンの予測形状である。その後、シミュレーションパターンの位置と寸法をチェックして、デバイスパターンの完成予想寸法と形成マージンを検証することにより、得られるデバイスパターンが適切であるか判定する（ステップＳ７）。
【００１６】
そして、ステップＳ７において許容範囲外と判定された場合は、ステップＳ４に戻ってＯＰＣパターンの再配置を実施する。これに対し、ステップＳ７で許容範囲内と判定された場合は、それまでのＯＰＣパターンの配置を完了し、得られたマスクデータを出力する（ステップＳ８）。
【００１７】
以上がマスクデータを生成するための大まかな流れである。次に、ステップＳ３におけるモデル作成について詳細に説明する。
【００１８】
上述の通り、ステップＳ３においてはレジストモデル及びエッチングモデルが作成される。レジストモデルとは、マスクパターンとレジストパターンとの相関を示す情報であり、エッチングモデルとは、レジストパターンとエッチングパターンとの相関を示す情報である。
【００１９】
図２は、第１の実施形態におけるステップＳ３をより詳細に説明するためのフローチャートである。
【００２０】
図２に示すように、第１の実施形態におけるステップＳ３は、ステップＳ１０〜Ｓ１９からなる１０ステップによって構成されている。また、いくつかのステップにおいて行われる処理のイメージや、説明用のグラフを図３〜図１２に示す。
【００２１】
まず、図３に示すように、半導体基板１上に被加工膜２を形成し、さらに被加工膜２の表面にフォトレジスト３を形成する（ステップＳ１０）。これら被加工膜２及びフォトレジスト３は、実際の量産プロセスにて使用するものと同じものを使用する必要がある。
【００２２】
次に、図４に示すように、フォトマスク４を用いてフォトレジスト３を露光することにより、図５に示すレジストパターン５を形成する（ステップＳ１１）。フォトレジスト３はポジ型であってもネガ型であっても良く、いずれの場合も未硬化の部分を除去することによってレジストパターン５が形成される。図５には同一形状を持った２つのレジストパターン５のみが示されているが、実際には、異なるサイズ及び形状をもった多数のレジストパターン５が形成される。そして、形成されたレジストパターン５のサイズを測定する。
【００２３】
レジストパターン５の測定においては、レジストパターン５の異なる高さ位置におけるサイズを実測する必要がある。これは、レジストパターン５の実際の断面形状は完全な矩形ではなく、図６に示すようにテーパーを有する略台形であり、高さ位置によってサイズが異なるからである。また、レジストパターン５の測定においては、個々のレジストパターン５のサイズだけでなく、隣接するレジストパターン５間のスペース幅についても測定する必要がある。これは、スペース幅によってもレジストパターン５の形状やサイズが大きく変化するからである。
【００２４】
次に、ステップＳ１１において実測したレジストパターン５の形状、サイズ及びスペース幅に基づいて、レジストシミュレーションモデルを作成する（ステップＳ１２）。レジストシミュレーションモデルとは、レジストパターン５の高さ位置とサイズとの関係を示す相関モデルである。
【００２５】
図７は、レジストシミュレーションモデルによって示されるレジストパターン５の高さ位置とサイズとの関係の一例である。レジストパターン５の高さ位置は、レジストパターン５の底部、つまり、被加工膜２との界面位置を基準とした垂直方向における距離によって定義される。図７に示す符号Ａ及びＢは、互いに異なるレジストシミュレーションモデルであり、同じ形状をもったフォトレジスト３を用いた場合であっても、フォトリソグラフィにおける露光条件が異なると、レジストシミュレーションモデルも変化する。図７に示す例では、いずれのレジストシミュレーションモデルもボトム位置（レジストパターン５の下面位置）におけるサイズは同じであるが、条件Ａにおけるレジストシミュレーションモデルよりも、条件Ｂにおけるレジストシミュレーションモデルの方が、レジストパターン５の高さ位置に応じたサイズ変化が大きいため、位置が高くなるほどサイズ差が拡大していることが分かる。
【００２６】
このようなレジストシミュレーションモデルを用いれば、任意の高さ位置におけるレジストパターン５のサイズを特定することができる。図７には、条件Ａのレジストシミュレーションモデルにおいて、レジストパターン５の高さ位置ＨａにおけるサイズがＸａであることが示されている。
【００２７】
次に、レジストシミュレーションモデルに基づいて、レジストパターン５の複数の高さ位置におけるサイズを算出する（ステップＳ１３）。一例として、レジストパターン５の底部を基準にしたレジスト高さＨを１００と仮定した場合、図６に示すように、レジスト底部（Ｈ１＝０）におけるレジストパターン寸法（Ｍ１）と、Ｈ２＝２５におけるレジストパターン寸法（Ｍ２）と、Ｈ３＝５０におけるレジストパターン寸法（Ｍ３）と、Ｈ４＝７５におけるレジストパターン寸法（Ｍ４）を算出する。
【００２８】
次に、レジストパターン５を用いて実際にドライエッチングを行うことにより、被加工膜２をパターニングする。これにより、図８に示すように、残存した被加工膜２からなるモデルパターン６が形成される（ステップＳ１４）。そして、形成されたモデルパターン６のサイズを測定する。
【００２９】
次に、実測されたモデルパターン６のサイズと、高さ位置ごとのレジストパターン５のサイズとを関連づけることにより、仮エッチングモデルを作成する（ステップＳ１５）。上記の例では、レジストパターン５を高さ方向に４分割しているので、生成される仮エッチングモデルについても、高さ位置Ｈ１〜Ｈ４にそれぞれ対応するレジストパターン５のサイズと、モデルパターン６のサイズとが関連づけられる。つまり、４つの仮エッチングモデルが生成される。
【００３０】
図９は、仮エッチングモデルの一例を示すグラフである。
【００３１】
図９に示すグラフは、横軸がレジストパターン５のサイズ、縦軸がモデルパターン６のサイズであり、それぞれの測定値がプロットされている。レジストパターン５の測定値には、測定高さに依存した誤差を含んでいるので、それらの誤差が最小となるように校正した結果を近似曲線として表示している。本例では、レジストパターン５の高さ位置Ｈ１〜Ｈ４ごとに仮エッチングモデルが生成されるため、近似曲線は４本である。
【００３２】
次に、４つの仮エッチングモデルを用いて、モデルパターン６のサイズから４つのレジストパターン５のサイズを算出する（ステップＳ１６）。算出されるレジストパターン５のサイズは、それぞれ高さ位置Ｈ１〜Ｈ４におけるレジストパターン５のサイズを示している。
【００３３】
次に、算出された４つのレジストパターンから、最適なレジストパターンを選択する（ステップＳ１７）。最適なレジストパターンを選択は、「シフト量」が最も小さいレジストパターンを選択することにより行う。シフト量とは、レジストパターン５のサイズとモデルパターン６のサイズとの差分の半値である。ここで、シフト量について図面を用いて説明する。
【００３４】
図１０（ａ）は異なる露光条件（条件Ａと条件Ｂ）におけるレジストパターン５Ａ，５Ｂの断面形状を示す断面図であり、図１０（ｂ）はレジストパターン５Ａ，５Ｂを用いてパターニングされたモデルパターン６Ａ，６Ｂの断面形状を示す断面図である。
【００３５】
図１０（ａ）に示すように、半導体基板１上の被加工膜２の表面には条件Ａによるレジストパターン５Ａと、条件Ｂによるレジストパターン５Ｂが形成されている。図１０（ａ）に示すレジスト高さ位置Ｈａ及びサイズＸａは、図７に示した高さ位置Ｈａ及びサイズＸａにそれぞれ対応している。また、本例では、レジストパターン５Ａのボトム寸法ＸＡｂとレジストパターン５Ｂのボトム寸法ＸＢｂは、同値である。
【００３６】
このようなレジストパターン５Ａ，５Ｂを用いてドライエッチングを行うと、図１０（ｂ）に示すように、レジストパターン５Ａ，５Ｂで覆われていない部分の被加工膜２が除去され、残存した被加工膜２によってモデルパターン６Ａ，６Ｂが形成される。ここでは、マスクであるレジストパターン５Ａ，５Ｂの形状が異なっているため、形成されるモデルパターン６Ａ，６Ｂのサイズも異なる。そして、レジストパターン５Ａ，５Ｂのサイズとモデルパターン６Ａ，６Ｂのサイズとの差の半値がシフト量として定義される。
【００３７】
つまり、レジストパターン５Ａを用いて形成されたモデルパターン６ＡのサイズをＹＡｂとすると、モデルパターン６Ａのシフト量Ｘ１は、Ｘ１＝（ＸＡｂ−ＹＡｂ）／２となる。同様に、レジストパターン５Ｂを用いて形成されたモデルパターン６ＢのサイズをＹＢｂとすると、モデルパターン６Ｂのシフト量Ｘ２は、Ｘ２＝（ＸＢｂ−ＹＢｂ）／２となる。図１０（ａ）に示すように、レジストパターン５Ａに比べ、レジストパターン５Ｂは高さ位置が増すごとにサイズが大きく減少するテーパー形状を有している。このため、レジストパターン５Ｂを用いて形成されたモデルパターン６Ｂのシフト量Ｘ２は、レジストパターン５Ａを用いて形成されたモデルパターン６Ａのシフト量Ｘ１よりも大きくなる。
【００３８】
図１０（ａ），（ｂ）では、レジストパターン５Ａ，５Ｂのボトム位置に関するシフト量を説明したが、シフト量はレジストパターン５Ａ，５Ｂの高さ位置によって異なる。そして、ステップＳ１７では高さ位置ごとのシフト量を算出し、これに基づいて最適なレジストパターンの選択を行う。
【００３９】
図１１は、レジストパターン５のスペース幅とシフト量との関係を高さ位置Ｈ１〜Ｈ４ごとに示すグラフである。
【００４０】
図１１に示す値は、複数のレジストパターン５について高さ位置Ｈ１〜Ｈ４ごとにシフト量を算出し、算出された値の二乗平均平方根（ＲＭＳ：Root Mean Square）である。図１１に示す例では、高さ位置Ｈ３におけるシフト量が最も小さいことから、高さ位置Ｈ３をレジストパターン５の最適な高さ位置として選定する。
【００４１】
そして、選定された高さ位置におけるレジストパターン５のサイズを用いてレジストモデルを作成する（ステップＳ１８）。さらに、作成されたレジストモデルを用いてエッチングモデルを作成する（ステップＳ１９）。
【００４２】
図１２は、レジストモデルの一例を示すグラフである。
【００４３】
図１２に示すグラフは、横軸がレイアウト設計におけるパターンの設計寸法、縦軸がレジストパターン５の測定値であり、それぞれの測定値がプロットされている。図１２には、図９と同様の近似曲線が示されており、この近似曲線に基づいてレイアウト設計におけるＯＰＣ処理が行われる。ここでは、レジストパターン５の最適な高さ位置に基づいて１つのレジストモデルを選択しているので、近似曲線が１本となっている。
【００４４】
以上のように、第１の実施形態では、レジストパターン５の最適な高さ位置を選定し、これに基づいてレジストモデル及びエッチングモデルを生成している。これにより、ＯＰＣパターンの配置精度を向上させることが可能となる。なお、本実施例１では、高さＨ（H１〜Ｈ４）の一つの値を用いたが、これはその高さＨでのある幅ΔＨ（ΔH１〜ΔＨ４）で平均値を使用することもできる。ＯＰＣのモデルにおいて、コンター計算である高さ方向で平均化するは一般によく用いられる手法である。たとえば、化学増幅レジストの酸の縦方向の拡散や、フォーカスのばらつき等を考慮したいときなどに縦方向での平均化手法が良く用いられる。ここでは、エッチング開始からエッチング終了までに実際にエッチングマスクとして働いたレジストパターンの有効寸法を用いるという意味で、ある範囲で平均化を行う。
【００４５】
次に、第２の実施形態について説明する。
【００４６】
図１３は、第２の実施形態におけるステップＳ３をより詳細に説明するためのフローチャートである。
【００４７】
図１３に示すように、第２の実施形態におけるステップＳ３は、ステップＳ２０〜Ｓ２９からなる１０ステップによって構成されている。このうち、ステップＳ２０〜Ｓ２３は、図２に示したステップＳ１０〜Ｓ１３とそれぞれ同一であることから重複する説明は省略する。次に、ステップＳ２３で得られたレジストパターン５の高さ位置ごとのサイズから、高さ位置ごとにレジストモデルを作成する（ステップＳ２４）。上記の例では、４つの高さ位置Ｈ１〜Ｈ４についてそれぞれのサイズＭ１〜Ｍ４が算出されるため、４つのレジストモデルが作成されることになる。
【００４８】
ステップＳ２５は上述したステップＳ１４と同じであり、レジストパターン５を用いて実際にドライエッチングを行うことにより、被加工膜２をパターニングする。そして、形成されたモデルパターン６のサイズを測定する。
【００４９】
次に、実測されたモデルパターン６のサイズと、ステップＳ２４にて生成された４つのレジストモデルから、高さ位置ごとのエッチングモデルを作成する（ステップＳ２６）。本例では、４つの高さ位置Ｈ１〜Ｈ４を定義していることから、１つの高さ位置に対して４つのエッチングモデル作成されることになる。
【００５０】
さらに、高さ位置Ｈ１〜Ｈ４に対応するサイズＭ１〜Ｍ４に対し、それぞれ高さ位置の異なる４つのレジストモデルを用いて、各高さ位置における仮想マスクパターンを算出する（ステップＳ２７）。ここでは、４つの高さ位置に対してそれぞれ４つの仮想マスクパターンを算出しているので、合計１６通りの仮想マスクパターンが算出されることになる。尚、仮想マスクパターンとは、次のステップＳ２８にて用いる仮想的なパターンであって、実際のマスクパターンとは異なる。
【００５１】
次に、算出した１６通りの仮想マスクパターンとモデルパターンにおける寸法シフトのＲＭＳが最も小さくなる仮想マスクパターン（最適仮想マスクパターン）を１つ選定する（ステップＳ２８）。そして、最適仮想マスクパターンを算出したレジストモデルとエッチングモデルをＯＰＣパターンの配置で用いるモデルとして選定する（ステップＳ２９）。
【００５２】
以上のように、第２の実施形態では、レジスト高さ毎に作成したモデル（レジストモデル及びエッチングモデル）に基づいて、１６通りの仮想マスクパターンを作成してから、最適仮想マスクパターンを選定している。この最適仮想マスクパターンを算出する基になったレジストモデルとエッチングモデルは、両モデルともにモデルパターンとの寸法シフトが最も小さくなる最適モデルである。したがって、第２の実施形態によれば、最適モデルがレジストモデルだけである第１実施形態よりも、ＯＰＣパターンの配置精度をさらに向上させる効果を奏する。
【００５３】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【００５４】
１        半導体基板
２        被加工膜
３        フォトレジスト
４        フォトマスク
５，５Ａ，５Ｂ    レジストパターン
６，６Ａ，６Ｂ    モデルパターン
Ｈ１〜Ｈ４    高さ位置
Ｍ１〜Ｍ４，Ｘａ    サイズ
Ｘ１，Ｘ２    シフト量
ＸＡｂ，ＸＢｂ    ボトム寸法
【図１】
2016038550.tif 000003
【図２】
2016038550.tif 000004
【図３】
2016038550.tif 000005
【図４】
2016038550.tif 000006
【図５】
2016038550.tif 000007
【図６】
2016038550.tif 000008
【図７】
2016038550.tif 000009
【図８】
2016038550.tif 000010
【図９】
2016038550.tif 000011
【図１０】
2016038550.tif 000012
【図１１】
2016038550.tif 000013
【図１２】
2016038550.tif 000014
【図１３】
2016038550.tif 000015