(57)【要約】【課題】表示パネルをＭＬＳ駆動する駆動回路に電位を供給する電源回路の消費電力及び製造コストを低減する。【解決手段】この電源回路は、第１及び第２の電位が供給され、第２の電位よりも高い第３の電位を生成するチャージポンプ回路と、第１の電位よりも高く第３の電位よりも低い第４の電位を出力するレギュレーターと、第１の電位よりも高く第４の電位よりも低い第５の電位を出力するレギュレーターと、第４の電位と第１の電位との差を第４の電位に加算して第６の電位を生成するチャージポンプ回路と、第４の電位と第５の電位との差を第４の電位に加算して第７の電位を生成するチャージポンプ回路と、第４の電位と第５の電位との中間の第８の電位を生成するチャージポンプ回路と、第４の電位と第７の電位との中間の第９の電位を生成するチャージポンプ回路とを含み、駆動回路に第１及び第４〜第９の電位を供給する。【選択図】図２
2016173382.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルをＭＬＳ（マルチラインセレクト）駆動する駆動回路に電位を供給する電源回路であって、
電源電位として第１の電位と第１の電位よりも高い第２の電位とが供給され、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位よりも高い第３の電位を生成する第１のチャージポンプ回路と、
第１及び第３の電位が供給され、第１の電位よりも高く第３の電位よりも低い第４の電位を出力する第１のレギュレーターと、
第１及び第４の電位が供給され、第１の電位よりも高く第４の電位よりも低い第５の電位を出力する第２のレギュレーターと、
クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第１の電位との差を第４の電位に加算して第６の電位を生成する第２のチャージポンプ回路と、
クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第５の電位との差を第４の電位に加算して第７の電位を生成する第３のチャージポンプ回路と、
クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第５の電位との中間の第８の電位を生成する第４のチャージポンプ回路と、
クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第７の電位との中間の第９の電位を生成する第５のチャージポンプ回路と、
を備え、前記駆動回路に第１及び第４〜第９の電位を供給する電源回路。
【請求項２】
前記第１のレギュレーターが、第１及び第３の電位に基づいて定電圧を生成する定電圧回路と、前記定電圧回路から供給される定電圧を調整して第４の電位を出力する電圧調整回路とを含む、請求項１記載の電源回路。
【請求項３】
前記第１〜第５のチャージポンプ回路の各々に含まれているＮチャネルトランジスターが、Ｐ型の半導体基板、又は、半導体基板に直接形成されたＰウェルに設けられている、請求項１又は２記載の電源回路。
【請求項４】
表示パネルをＭＬＳ（マルチラインセレクト）駆動する駆動回路に電位を供給する電源回路であって、
電源電位として第１の電位と第１の電位よりも高い第２の電位とが供給され、第１の電位よりも高く第２の電位よりも低い第３の電位を出力するレギュレーターと、
クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第１の電位との差を第２の電位に加算して第４の電位を生成する第１のチャージポンプ回路と、
クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第３の電位との差を第２の電位に加算して第５の電位を生成する第２のチャージポンプ回路と、
クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第３の電位との中間の第６の電位を生成する第３のチャージポンプ回路と、
クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第５の電位との中間の第７の電位を生成する第４のチャージポンプ回路と、
を備え、前記駆動回路に第１〜第７の電位を供給する電源回路。
【請求項５】
前記レギュレーターが、第１及び第２の電位によって与えられる電圧を調整する電圧調整回路と、前記電圧調整回路によって調整された電圧をバッファーして第３の電位を出力するボルテージフォロワーとを含む、請求項４記載の電源回路。
【請求項６】
前記第１〜第４のチャージポンプ回路の各々に含まれているＮチャネルトランジスターが、Ｐ型の半導体基板、又は、半導体基板に直接形成されたＰウェルに設けられている、請求項４又は５記載の電源回路。
【請求項７】
表示パネルをＭＬＳ（マルチラインセレクト）駆動する駆動回路と、
請求項１〜６のいずれか１項記載の電源回路と、
を備える集積回路装置。
【請求項８】
表示パネルと、
請求項７記載の集積回路装置と、
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルをＭＬＳ（マルチラインセレクト）駆動する駆動回路に電位を供給する電源回路に関する。また、本発明は、そのような駆動回路及び電源回路を内蔵した集積回路装置に関する。さらに、本発明は、そのような集積回路装置を用いた電子機器等に関する。
【背景技術】
【０００２】
液晶表示装置においては、複数の走査電極が同時に選択されて駆動されるＭＬＳ（マルチラインセレクト）駆動方式が用いられている。ＭＬＳ駆動方式において、Ｍ本の走査電極が同時に選択されて駆動される場合に（Ｍ≧２）、駆動される走査電極を順次変えて行くことによって１フィールドの画像が表示され、Ｍフィールドの画像によって１フレームの画像が構成される。
【０００３】
例えば、Ｍ＝４として、６８ラインの液晶表示装置を４ラインＭＬＳ駆動方式によって駆動する場合には、４ラインの同時駆動を１７回行うことによって１フィールド分の６８ラインの画像が表示され、４フィールドの画像によって１フレームの画像が構成される。それにより、１フィールド期間が１フレーム期間の１／４となって、液晶の応答を早くした場合においても、液晶の透過率の時間的変化による輝度の変動が低減される。
【０００４】
ところで、液晶表示パネルに直流電圧を印加し続けると特性が劣化するので、液晶表示パネルに印加される電圧の極性を周期的に反転させる必要がある。一般的には、フレーム毎に電圧の極性を反転するフレーム反転方式と、ライン毎に電圧の極性を反転するライン反転方式と、画素毎に電圧の極性を反転するドット反転方式とがある。例えば、ＭラインＭＬＳ駆動の場合には、ＮをＭの倍数として、Ｎライン毎に電圧の極性を反転するＮライン反転方式が用いられる。
【０００５】
従って、ＭＬＳ駆動方式においては、走査電極に印加される電位として、中点電位ＶＣと、中点電位ＶＣよりも高い電位ＶＨと、中点電位ＶＣよりも低い電位ＶＬとの３つの電位が必要になる。中点電位ＶＣは、非選択電位として用いられ、電位ＶＨ及びＶＬは、選択電位として用いられる。また、信号電極には、中点電位ＶＣ及びＭ種類の異なる電位の内から、表示データに対応する電位が選択されて印加される。
【０００６】
従って、４ラインＭＬＳ駆動の場合には、原則として、表示パネルを駆動するために全部で７種類の電位が必要になる。このように、表示パネルをＭＬＳ駆動する駆動回路においては各種の電位が必要になるので、外部から供給される電源電位を電源回路によって昇圧又は降圧することにより、所望の電位が生成される。
【０００７】
関連する技術として、特許文献１には、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、入力電源電圧に含まれる高電位側の第１入力電位を、第１〜第Ｎ電位の中の第Ｇ電位として供給する手段と、入力電源電位に含まれる低電位側の第２入力電位を、第１〜第Ｎ電位の中の第Ｊ電位として供給する手段と、所与のクロックに基づきチャージポンプ動作を行い、高電位側の第１電位を生成する第１のチャージポンプ回路と、所与のクロックに基づきチャージポンプ動作を行い、低電位側の第Ｎ電位を生成する第２のチャージポンプ回路とを含む電源回路が開示されている。
【０００８】
ここで、第２のチャージポンプ回路が、第１及び第２の入力電位に基づくチャージポンプ動作により生成された電位を調整手段により調整することで、第Ｎの電位を生成し、第１のチャージポンプ回路が、第２のチャージポンプ回路により生成された第Ｎの電位と第２の入力電位とに基づくチャージポンプ動作を行うことで、第１の電位を生成する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開第１９９６／０２１８８０号パンフレット（請求項１、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１の電源回路は、低電位側の第２入力電位（接地電位）よりも低い電位をチャージポンプ回路によって生成する。そのようなチャージポンプ回路に含まれているＮチャネルトランジスターは、一般的なＰ型の半導体基板を用いる場合に、半導体基板内のＮウェル内に形成されたＰウェルに設ける必要がある。従って、トリプルウェル（３層構造のウェル）が必要になるので、製造プロセスにおける工程数が増えて、製造コストが高くなってしまう。
【００１１】
そこで、上記の点に鑑み、本発明の第１の目的は、表示パネルをＭＬＳ駆動する駆動回路に電位を供給する電源回路の消費電力及び製造コストを低減することである。また、本発明の第２の目的は、そのような駆動回路及び電源回路を内蔵した集積回路装置を提供することである。さらに、本発明の第３の目的は、そのような集積回路装置を用いた電子機器等を提供することである。
【課題を解決するための手段】
【００１２】
以上の課題の少なくとも一部を解決するため、本発明の第１の観点に係る電源回路は、表示パネルをＭＬＳ（マルチラインセレクト）駆動する駆動回路に電位を供給する電源回路であって、電源電位として第１の電位と第１の電位よりも高い第２の電位とが供給され、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位よりも高い第３の電位を生成する第１のチャージポンプ回路と、第１及び第３の電位が供給され、第１の電位よりも高く第３の電位よりも低い第４の電位を出力する第１のレギュレーターと、第１及び第４の電位が供給され、第１の電位よりも高く第４の電位よりも低い第５の電位を出力する第２のレギュレーターと、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第１の電位との差を第４の電位に加算して第６の電位を生成する第２のチャージポンプ回路と、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第５の電位との差を第４の電位に加算して第７の電位を生成する第３のチャージポンプ回路と、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第５の電位との中間の第８の電位を生成する第４のチャージポンプ回路と、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位と第７の電位との中間の第９の電位を生成する第５のチャージポンプ回路とを備え、駆動回路に第１及び第４〜第９の電位を供給する。
【００１３】
本発明の第１の観点によれば、電源電位として供給される第１及び第２の電位に基づいて、表示パネルをＭＬＳ駆動するための第４〜第９の電位を生成するので、第１及び第２の電位をロジック回路の電源電位と共通にして、表示装置における電源系統を簡素化することができる。さらに、第１の電位を最も低い電位として使用すると共に、中点電位である第４の電位及びそれよりも低い第５の電位をレギュレーターから出力し、それらの電位に基づいて他の４種類の電位を消費電力が小さいチャージポンプ回路によって生成するので、消費電力を低減することができる。また、第１の電位よりも低い電位を生成する必要がないので、トリプルウェルが不要となり、製造プロセスにおける工程数を削減して、製造コストを低減することができる。
【００１４】
ここで、第１のレギュレーターが、第１及び第３の電位に基づいて定電圧を生成する定電圧回路と、定電圧回路から供給される定電圧を調整して第４の電位を出力する電圧調整回路とを含むようにしても良い。それにより、中点電位である第４の電位を変化させて、表示パネルに表示される画像のコントラストを調整することが可能になる。
【００１５】
また、本発明の第２の観点に係る電源回路は、表示パネルをＭＬＳ（マルチラインセレクト）駆動する駆動回路に電位を供給する電源回路であって、電源電位として第１の電位と第１の電位よりも高い第２の電位とが供給され、第１の電位よりも高く第２の電位よりも低い第３の電位を出力するレギュレーターと、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第１の電位との差を第２の電位に加算して第４の電位を生成する第１のチャージポンプ回路と、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第３の電位との差を第２の電位に加算して第５の電位を生成する第２のチャージポンプ回路と、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第３の電位との中間の第６の電位を生成する第３のチャージポンプ回路と、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位と第５の電位との中間の第７の電位を生成する第４のチャージポンプ回路とを備え、駆動回路に第１〜第７の電位を供給する。
【００１６】
本発明の第２の観点によれば、電源電位として供給される第１及び第２の電位を、表示パネルをＭＬＳ駆動する２種類の電位として使用するので、供給される電力の利用効率を高めることができる。さらに、第１の電位を最も低い電位として使用し、第２の電位を中点電位として使用すると共に、第２の電位よりも低い第３の電位をレギュレーターから出力し、それらの電位に基づいて他の４種類の電位を消費電力が小さいチャージポンプ回路によって生成するので、消費電力を低減することができる。また、第１の電位よりも低い電位を生成する必要がないので、トリプルウェルが不要となり、製造プロセスにおける工程数を削減して、製造コストを低減することができる。
【００１７】
ここで、レギュレーターが、第１及び第２の電位によって与えられる電圧を調整する電圧調整回路と、電圧調整回路によって調整された電圧をバッファーして第３の電位を出力するボルテージフォロワーとを含むようにしても良い。それにより、第３の電位を変化させて、表示パネルの走査電極と信号電極との間に印加されるバイアス電圧を調整することが可能になる。
【００１８】
本発明の第１の観点に係る電源回路において、第１〜第５のチャージポンプ回路の各々に含まれているＮチャネルトランジスターが、Ｐ型の半導体基板、又は、半導体基板に直接形成されたＰウェルに設けられても良い。また、本発明の第２の観点に係る電源回路において、第１〜第４のチャージポンプ回路の各々に含まれているＮチャネルトランジスターが、Ｐ型の半導体基板、又は、半導体基板に直接形成されたＰウェルに設けられても良い。それにより、半導体基板にトリプルウェルを形成することなく、電源回路に含まれている全てのチャージポンプ回路を１つの半導体基板に設けることができる。
【００１９】
本発明の１つの観点に係る集積回路装置は、表示パネルをＭＬＳ（マルチラインセレクト）駆動する駆動回路と、上記いずれかの電源回路とを備える。それにより、表示パネルをＭＬＳ駆動する集積回路装置の消費電力及び製造コストを低減することができる。
【００２０】
本発明の１つの観点に係る電子機器は、表示パネルと、上記の集積回路装置とを備える。それにより、表示パネルがＭＬＳ駆動される表示装置を含む電子機器の消費電力及び製造コストを低減することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る電源回路を含む表示装置の構成例を示すブロック図。
【図２】本発明の第１の実施形態に係る電源回路の構成例を示す図。
【図３】図２に示す可変抵抗の構成例を示す図。
【図４】図２に示す昇圧回路又は降圧回路の構成例を示す図。
【図５】図４に示す昇圧回路又は降圧回路における各部の電圧波形を示す図。
【図６】図２に示す電源回路が形成される半導体基板の構造を示す断面図。
【図７】本発明の第２の実施形態に係る電源回路の構成例を示す図。
【図８】本発明の一実施形態に係る電子機器の構成例を示すブロック図。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜表示装置＞
図１は、本発明の各実施形態に係る電源回路を含む表示装置の構成例を示すブロック図である。この表示装置は、クロック信号生成回路１０と、表示タイミング生成回路２０と、表示データＲＡＭ３１と、ラインアドレスデコーダー３２と、表示データラッチ回路３３と、ＭＬＳデコーダー４０と、コモンアドレスデコーダー５０と、コモン出力演算回路６０と、セグメントドライバー７０と、コモンドライバー８０と、電源回路９０と、表示パネル１００とを含んでいる。
【００２３】
ここで、セグメントドライバー７０及びコモンドライバー８０は、表示パネル１００をＭＬＳ（マルチラインセレクト）駆動する駆動回路を構成している。本発明の一実施形態に係る集積回路装置（例えば、表示ドライバーＩＣ）は、少なくともセグメントドライバー７０〜電源回路９０を内蔵しており、さらに、クロック信号生成回路１０〜コモン出力演算回路６０の内の少なくとも１つを内蔵しても良い。
【００２４】
表示パネル１００は、例えば、液晶表示パネルであり、第１の方向に配列された信号電極Ｘ１〜Ｘｍと、第１の方向と直交する第２の方向に配列された走査電極Ｙ１〜Ｙｎとを有している。信号電極Ｘ１〜Ｘｍには、複数の信号電極駆動信号（セグメント信号）がそれぞれ印加され、走査電極Ｙ１〜Ｙｎには、複数の走査電極駆動信号（コモン信号）がそれぞれ印加される。各画素の液晶には、対応するコモン信号の電位と対応するセグメント信号の電位との差の電圧が印加される。
【００２５】
ＭＬＳ駆動方式においては、Ｍ個の走査電極が同時に選択されて駆動される場合に、駆動される走査電極を変えて行くことによって１フィールドの画像が表示され、Ｍフィールドの画像によって１フレームが構成される。ここで、Ｍは、ＭＬＳ駆動において同時に駆動されるライン数を表しており、Ｍ≧２である。
【００２６】
クロック信号生成回路１０は、所定の周波数で発振動作を行う発振回路を含み、システムクロック信号ＣＫ０と、昇圧クロック信号ＣＫ１及びＣＫ２とを生成する。表示タイミング生成回路２０は、システムクロック信号ＣＫ０に同期して、各種のタイミングを表す信号や、ラインアドレス信号及びコモンアドレス信号を生成する。以下においては、Ｍ＝４として、４ラインＭＬＳ駆動における４種類のフィールドを識別するために、表示タイミング生成回路２０が２つのフィールド識別信号Ｆ１及びＦ２を生成する場合について説明する。
【００２７】
先に説明したように、液晶表示パネルに直流電圧を印加し続けると特性が劣化するので、液晶表示パネルに印加される電圧の極性を周期的に反転させる必要がある。表示タイミング生成回路２０は、コモン信号とセグメント信号との間の電圧の極性を各フィールドにおいてＮライン毎に反転させるように、交流化反転信号ＦＲを生成する。ここで、ＮはＭの倍数であることが望ましい。
【００２８】
表示データＲＡＭ３１は、例えば、ＳＲＡＭで構成され、外部から供給される１フレーム分の表示データを格納する。ラインアドレスデコーダー３２は、表示タイミング生成回路２０から供給されるラインアドレス信号をデコードすることにより、Ｍライン（１ブロック）分の表示データのアドレスを生成する。ラインアドレスデコーダー３２によって生成されたアドレスに従って、表示データＲＡＭ３１からＭライン分の表示データが読み出され、表示データラッチ回路３３にラッチされる。
【００２９】
ＭＬＳデコーダー４０は、表示タイミング生成回路２０から供給されるフィールド識別信号Ｆ１及びＦ２と交流化反転信号ＦＲとに従って、表示データラッチ回路３３にラッチされているＭライン分の表示データに基づいて、ＭＬＳ駆動における各フィールドのＭライン毎の表示データを順次生成する。
【００３０】
一方、コモンアドレスデコーダー５０は、表示タイミング生成回路２０から供給されるコモンアドレス信号をデコードすることにより、Ｍライン分の走査電極を選択するコモンデコード信号を生成して、コモンデコード信号をコモンドライバー８０に供給する。コモンドライバー８０は、ラッチパルスＬＰに同期してコモンデコード信号を受け取り、表示パネル１００の走査電極Ｙ１〜Ｙｎの内からＭライン分の走査電極を順次選択する。
【００３１】
コモン出力演算回路６０は、フィールド識別信号Ｆ１及びＦ２に従って、ＭＬＳ駆動における各フィールドのコモン信号の電位を演算し、交流化反転信号ＦＲに従って、コモン信号の電位が中点電位ＶＣに対して反転するようにコモンドライバー８０を制御する。それにより、選択期間においては、図２に示す中点電位ＶＣよりも高い電位Ｖ３又は低い電位ＭＶ３が走査電極に印加され、非選択期間においては、中点電位ＶＣが走査電極に印加される。コモンドライバー８０は、３種類の電位Ｖ３、ＶＣ、ＭＶ３の内から１つを選択することにより、表示パネル１００の走査電極Ｙ１〜Ｙｎにそれぞれ印加される複数のコモン信号を生成する。
【００３２】
また、セグメントドライバー７０は、表示タイミング生成回路２０から供給されるラッチパルスＬＰに同期して、ＭＬＳデコーダー４０から供給される１ライン分の表示データをラッチし、その表示データに基づいて、中点電位ＶＣを中心とする５種類の電位Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２の内から１つを選択することにより、表示パネル１００の信号電極Ｘ１〜Ｘｍにそれぞれ印加される複数のセグメント信号を生成する。
【００３３】
従って、本実施形態においては、表示パネル１００をＭＬＳ駆動するために、駆動回路において全部で７種類の電位が必要になる。ここで、（Ｖ１−ＶＣ）：（Ｖ２−ＶＣ）：（Ｖ３−ＶＣ）＝（ＶＣ−ＭＶ１）：（ＶＣ−ＭＶ２）：（ＶＣ−ＭＶ３）＝１：２：Ａである（Ａ＞２）。電源回路９０は、外部から供給される電源電位を昇圧又は降圧することにより、７種類の電位を生成して駆動回路に供給する。
【００３４】
＜電源回路１＞
図２は、本発明の第１の実施形態に係る電源回路の構成例を示す図である。図２に示すように、電源回路９０は、レギュレーター９１及び９２と、昇圧回路９３〜９５と、降圧回路９６及び９７とを含んでいる。昇圧回路９３〜９５、及び、降圧回路９６及び９７は、チャージポンプ回路で構成される。
【００３５】
電源回路９０には、電源電位として、第１の電位ＶＥＥと、第１の電位ＶＥＥよりも高い第２の電位ＶＣＣとが供給される。例えば、第１の電位ＶＥＥは、接地電位（０Ｖ）であっても良い。第１の電位ＶＥＥは、駆動回路に電位ＭＶ３として供給される。
【００３６】
昇圧回路９３は、第１の電位ＶＥＥ及び第２の電位ＶＣＣが供給され、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位ＶＣＣよりも高い第３の電位ＶＰＰを生成する。
【００３７】
レギュレーター９１は、第１の電位ＶＥＥ及び第３の電位ＶＰＰが供給され、第１の電位ＶＥＥよりも高く第３の電位ＶＰＰよりも低い第４の電位ＶＣを出力する。例えば、レギュレーター９１は、定電圧回路９１ａと、オペアンプ９１ｂと、可変抵抗Ｒ１及びＲ２と、抵抗Ｒ３とを含んでいる。
【００３８】
定電圧回路９１ａは、第１の電位ＶＥＥ及び第３の電位ＶＰＰに基づいて、定電圧（ＶＲＧ−ＶＥＥ）を生成する。また、オペアンプ９１ｂ、可変抵抗Ｒ１及びＲ２、及び、抵抗Ｒ３は、定電圧回路９１ａから供給される定電圧（ＶＲＧ−ＶＥＥ）を調整して第４の電位ＶＣを出力する電圧調整回路を構成している。
【００３９】
可変抵抗Ｒ１は、定電圧回路９１ａの出力端子と第１の電位ＶＥＥの配線との間に接続されている。可変抵抗Ｒ１によって分圧された電圧は、オペアンプ９１ｂの非反転入力端子に印加される。また、オペアンプ９１ｂの出力端子と反転入力端子との間には、可変抵抗Ｒ２が接続されており、オペアンプ９１ｂの反転入力端子と第１の電位ＶＥＥの配線との間には、抵抗Ｒ３が接続されている。可変抵抗Ｒ２及び抵抗Ｒ３によって分圧された電圧は、オペアンプ９１ｂの反転入力端子に印加される。
【００４０】
従って、可変抵抗Ｒ１によって、オペアンプ９１ｂの非反転入力端子に印加される電圧を変化させ、又は、可変抵抗Ｒ２によって、オペアンプ９１ｂのクローズドループゲインを変化させて、第４の電位ＶＣを変化させることができる。第４の電位ＶＣを変化させることにより、表示パネル１００（図１）に表示される画像のコントラストを調整することが可能になる。
【００４１】
レギュレーター９２は、第１の電位ＶＥＥ及び第４の電位ＶＣが供給され、第１の電位ＶＥＥよりも高く第４の電位ＶＣよりも低い第５の電位ＭＶ２を出力する。例えば、レギュレーター９２は、オペアンプ９２ａと、可変抵抗Ｒ４とを含んでいる。
【００４２】
可変抵抗Ｒ４は、オペアンプ９１ｂの出力端子と第１の電位ＶＥＥの配線との間に接続され、第１の電位ＶＥＥ及び第４の電位ＶＣによって与えられる電圧（ＶＣ−ＶＥＥ）を調整する電圧調整回路を構成している。可変抵抗Ｒ４によって分圧された電圧は、オペアンプ９２ａの非反転入力端子に印加される。オペアンプ９２ａの出力端子は、反転入力端子に接続されている。オペアンプ９２ａは、１００％の負帰還が掛けられてボルテージフォロワーを構成し、可変抵抗Ｒ４によって調整された電圧をバッファーして第５の電位ＭＶ２を出力する。
【００４３】
従って、可変抵抗Ｒ４によって、オペアンプ９２ａの非反転入力端子に印加される電圧を変化させて、第５の電位ＭＶ２を変化させることができる。第５の電位ＭＶ２を変化させることにより、表示パネル１００（図１）の走査電極と信号電極との間に印加されるバイアス電圧を調整することが可能になる。
【００４４】
昇圧回路９４は、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位ＶＣと第１の電位ＶＥＥとの差を第４の電位ＶＣに加算して第６の電位Ｖ３を生成する。昇圧回路９５は、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位ＶＣと第５の電位ＭＶ２との差を第４の電位ＶＣに加算して第７の電位Ｖ２を生成する。
【００４５】
降圧回路９６は、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位ＶＣと第５の電位ＭＶ２との中間の第８の電位ＭＶ１を生成する。降圧回路９７は、クロック信号に従ってチャージポンプ動作を行うことにより、第４の電位ＶＣと第７の電位Ｖ２との中間の第９の電位Ｖ１を生成する。
【００４６】
このようにして、電源回路９０は、外部から電源電位として供給される第１の電位ＶＥＥ及び第２の電位ＶＣＣに基づいて第４の電位ＶＣ〜第９の電位Ｖ１を生成し、生成された第４の電位ＶＣ〜第９の電位Ｖ１を、第１の電位ＶＥＥ（即ち、電位ＭＶ３）と共に駆動回路に供給する。
【００４７】
それにより、次式（１）を満たす７種類の電位を駆動回路に供給することができる。
（Ｖ１−ＶＣ）：（Ｖ２−ＶＣ）：（Ｖ３−ＶＣ）
＝（ＶＣ−ＭＶ１）：（ＶＣ−ＭＶ２）：（ＶＣ−ＭＶ３）
＝１：２：Ａ  ・・・（１）
ここで、Ａ＞２である。
【００４８】
＜可変抵抗＞
図３は、図２に示す可変抵抗の構成例を示す図である。図３においては、一例として、図２に示す可変抵抗Ｒ１の構成が示されている。図２に示す可変抵抗Ｒ２及びＲ４の構成も、印加される電位は異なるが、可変抵抗Ｒ１の構成と同様でも良い。
【００４９】
図３に示すように、可変抵抗Ｒ１は、複数の抵抗Ｒ１１、Ｒ１２、・・・と、複数のスイッチ回路ＳＷ１、ＳＷ２、・・・と、複数のインバーターＩＮ１、ＩＮ２、・・・と、レジスター９８と、デコーダー９９とを含んでいる。
【００５０】
抵抗Ｒ１１、Ｒ１２、・・・は、定電位ＶＲＧの配線と第１の電位ＶＥＥの配線との間に直列に接続されて、定電圧（ＶＲＧ−ＶＥＥ）を分圧する。スイッチ回路ＳＷ１、ＳＷ２、・・・は、それぞれの抵抗Ｒ１１、Ｒ１２、・・・の一方の端子と出力端子ＯＵＴとの間に接続されている。各々のスイッチ回路は、例えば、ＮチャネルトランジスターとＰチャネルトランジスターとを含むトランスミッションゲートで構成される。
【００５１】
スイッチ回路ＳＷ１、ＳＷ２、・・・のＮチャネルトランジスターのゲートには、制御信号Ｓ１、Ｓ２、・・・がそれぞれ印加され、Ｐチャネルトランジスターのゲートには、制御信号Ｓ１、Ｓ２、・・・がインバーターＩＮ１、ＩＮ２、・・・を介してそれぞれ印加される。
【００５２】
例えば、制御信号Ｓ１がハイレベルに活性化され、他の制御信号がローレベルに非活性化されると、スイッチ回路ＳＷ１のみがオンして、出力端子ＯＵＴに定電位ＶＲＧが出力される。また、制御信号Ｓ２がハイレベルに活性化され、他の制御信号がローレベルに非活性化されると、スイッチ回路ＳＷ２のみがオンして、出力端子ＯＵＴに定電位ＶＲＧよりも低い所定の電位が出力される。
【００５３】
レジスター９８は、外部から供給される制御データを格納する。デコーダー９９は、レジスター９８に格納されている制御データをデコードすることにより、制御信号Ｓ１、Ｓ２、・・・を生成して、それぞれのスイッチ回路ＳＷ１、ＳＷ２、・・・、及び、インバーターＩＮ１、ＩＮ２、・・・に供給する。それにより、制御データに基づいて、第４の電位ＶＣを設定することができる。なお、レジスター９８に制御データを格納する替りに、デコーダー９９に接続された少なくとも１つの外部接続端子を定電位ＶＲＧの配線又は第１の電位ＶＥＥの配線に接続することにより、第４の電位ＶＣが設定されるようにしても良い。
【００５４】
＜昇圧回路及び降圧回路＞
図４は、図２に示す昇圧回路又は降圧回路の構成例を示す図である。図４においては、一例として、図２に示す昇圧回路９３の構成が示されている。ここでは、昇圧回路９３の昇圧比が２倍である場合について説明する。
【００５５】
図４に示すように、昇圧回路９３は、ＮチャネルＭＯＳトランジスターＱＮ１と、ＰチャネルＭＯＳトランジスターＱＰ２〜ＱＰ４と、キャパシターＣ１及びＣ２と、レベルシフター９３ａ及び９３ｂとを含んでいる。なお、昇圧回路９３が表示ドライバーＩＣに内蔵される場合には、キャパシターＣ１及びＣ２を表示ドライバーＩＣの外付けとしても良い。
【００５６】
ノードＮ１には第１の電位ＶＥＥが供給され、ノードＮ２には第２の電位ＶＣＣが供給される。昇圧回路９３は、昇圧クロック信号ＣＫ１及びＣＫ２に従ってチャージポンプ動作を行うことにより、第２の電位ＶＣＣと第１の電位ＶＥＥとの差を第２の電位ＶＣＣに加算して第３の電位ＶＰＰを生成し、第３の電位ＶＰＰをノードＮ３に出力する。
【００５７】
レベルシフター９３ａ及び９３ｂは、昇圧クロック信号ＣＫ１及びＣＫ２のハイレベルを第２の電位ＶＣＣから第３の電位ＶＰＰにシフトすることにより、昇圧クロック信号ＣＫ４及びＣＫ３をそれぞれ生成する。昇圧クロック信号ＣＫ１〜ＣＫ４のローレベルは、第１の電位ＶＥＥである。以下においては、第１の電位ＶＥＥが０Ｖであるものとする。
【００５８】
昇圧クロック信号ＣＫ１、ＣＫ３、ＣＫ４に従って、トランジスターＱＰ２及びＱＰ４がオンしてトランジスターＱＮ１及びＱＰ３がオフする動作と、トランジスターＱＰ２及びＱＰ４がオフしてトランジスターＱＮ１及びＱＰ３がオンする動作とを繰り返すことにより、キャパシターＣ１の充放電が繰り返される。
【００５９】
それに伴って電荷が移動して、チャージポンプ動作が行われる。その結果、トランジスターＱＰ４のドレインからキャパシターＣ２に電荷が充電されて、ノードＮ３における第３の電位ＶＰＰが次第に立ち上がり、定常状態において第２の電位ＶＣＣの約２倍に達する。
【００６０】
図５は、図４に示す昇圧回路又は降圧回路における各部の電圧波形を示す図である。図５においては、定常状態に達した後の電圧波形が示されている。昇圧クロック信号ＣＫ１及びＣＫ２は、互いに逆相の信号であり、第１の電位ＶＥＥ（０Ｖ）と第２の電位ＶＣＣとの間で変移する。レベルシフター９３ａ及び９３ｂが、昇圧クロック信号ＣＫ１及びＣＫ２のハイレベルをシフトすることにより、第１の電位ＶＥＥ（０Ｖ）と第３の電位ＶＰＰとの間で偏移する昇圧クロック信号ＣＫ４及びＣＫ３が得られる。
【００６１】
昇圧クロック信号ＣＫ１、ＣＫ３、ＣＫ４が、トランジスターＱＮ１及びＱＰ２〜ＱＰ４のゲートに印加されて、トランジスターＱＮ１及びＱＰ２〜ＱＰ４がスイッチング動作を行う。それにより、キャパシターＣ１の両端電位ＶＰ１及びＶＭ１が、図５に示すように変化する。その結果、ノードＮ３において、第２の電位ＶＣＣの約２倍の第３の電位ＶＰＰが得られる。
【００６２】
図２に示す昇圧回路９４〜９５の構成も、入出力の電位は異なるが、昇圧回路９３の構成と同様でも良い。図２に示す降圧回路９６及び９７の構成も、図４に示す昇圧回路９３の構成と同様でも良い。降圧回路９６の場合には、ノードＮ１に第５の電位ＭＶ２が供給され、ノードＮ３に第４の電位ＶＣが供給されて、ノードＮ２に第８の電位ＭＶ１が出力される。また、降圧回路９７の場合には、ノードＮ１に第４の電位ＶＣが供給され、ノードＮ３に第７の電位Ｖ２が供給されて、ノードＮ２に第９の電位Ｖ１が出力される。
【００６３】
図６は、図２に示す電源回路が形成される半導体基板の構造を従来技術の電源回路が形成される半導体基板の構造と比較して示す断面図である。図６（ａ）は、図２に示す電源回路が形成される半導体基板の構造を示しており、図６（ｂ）は、従来技術の電源回路が形成される半導体基板の構造を示している。以下においては、Ｐ型の半導体基板を用いる場合について説明する。
【００６４】
図６（ｂ）に示すように、Ｐ型の半導体基板１１０内に、Ｎウェル１１１及びＰウェル１１２が形成されている。さらに、Ｎウェル１１１内にＰウェル１１３が形成されて、トリプルウェル（３層構造のウェル）が構成されている。Ｎウェル１１１には、Ｐチャネルトランジスターが設けられ、Ｐウェル１１２及び１１３には、Ｎチャネルトランジスターが設けられる。Ｐ型の半導体基板１１０及びＰウェル１１２には、低電位側の電源電位（例えば、接地電位０Ｖ）が印加される。
【００６５】
特許文献１の電源回路は、低電位側の電源電位よりも低い電位をチャージポンプ回路によって生成する。そのようなチャージポンプ回路に含まれているＮチャネルトランジスターをＰウェル１１２に設けると、Ｐウェル１１２からＮチャネルトランジスターのドレイン又はソースに電流が流れてしまう。従って、低電位側の電源電位よりも低い電位が印加されるトリプルウェルのＰウェル１１３を形成し、Ｐウェル１１３にＮチャネルトランジスターを設ける必要があるので、電源回路の製造プロセスにおける工程数が増えて、製造コストが高くなってしまう。
【００６６】
一方、図２に示す電源回路によれば、低電位側の電源電位ＶＥＥよりも低い電位を生成する必要がないので、トリプルウェルが不要となる。図６（ａ）に示すように、Ｐ型の半導体基板１１０内に、Ｎウェル１１１及びＰウェル１１２が形成されている。複数のチャージポンプ回路（図２に示す昇圧回路９３〜９５、及び、降圧回路９６及び９７）の各々に含まれているＮチャネルトランジスターは、Ｐ型の半導体基板１１０、又は、半導体基板１１０に直接形成されたＰウェル１１２に設けられる。また、各々のチャージポンプ回路に含まれているＰチャネルトランジスターは、半導体基板１１０に直接形成されたＮウェル１１１に設けられる。
【００６７】
それにより、半導体基板１１０にトリプルウェルを形成することなく、電源回路に含まれている全てのチャージポンプ回路を１つの半導体基板１１０に設けることができる。なお、Ｎ型の半導体基板を用いる場合には、各々のチャージポンプ回路に含まれているＮチャネルトランジスターは、Ｎ型の半導体基板に直接形成されたＰウェルに設けられる。また、各々のチャージポンプ回路に含まれているＰチャネルトランジスターは、Ｎ型の半導体基板、又は、半導体基板に直接形成されたＮウェルに設けられる。
【００６８】
このように、本実施形態によれば、電源電位として供給される第１の電位ＶＥＥ及び第２の電位ＶＣＣに基づいて、表示パネル１００をＭＬＳ駆動するための第４の電位ＶＣ〜第９の電位Ｖ１を生成するので、第１の電位ＶＥＥ及び第２の電位ＶＣＣをロジック回路の電源電位と共通にして、表示装置における電源系統を簡素化することができる。さらに、第１の電位ＶＥＥを最も低い電位ＭＶ３として使用すると共に、中点電位である第４の電位ＶＣ及びそれよりも低い第５の電位ＭＶ２をレギュレーター９１及び９２から出力し、それらの電位に基づいて他の４種類の電位を消費電力が小さいチャージポンプ回路によって生成するので、消費電力を低減することができる。また、第１の電位ＶＥＥよりも低い電位を生成する必要がないので、トリプルウェルが不要となり、製造プロセスにおける工程数を削減して、製造コストを低減することができる。
【００６９】
＜電源回路２＞
図７は、本発明の第２の実施形態に係る電源回路の構成例を示す図である。第２の実施形態においては、第１の実施形態における第４の電位ＶＣが第２の電位ＶＣＣと等しく設定されている。従って、図２に示すレギュレーター９１を省略することができる。その他の点に関しては、第２の実施形態は第１の実施形態と同様である。
【００７０】
図７に示すように、電源回路９０は、レギュレーター９２と、昇圧回路９４及び９５と、降圧回路９６及び９７とを含んでいる。昇圧回路９４及び９５、及び、降圧回路９６及び９７は、チャージポンプ回路で構成される。
【００７１】
電源回路９０には、電源電位として、第１の電位ＶＥＥと、第１の電位ＶＥＥよりも高い第２の電位ＶＣＣとが供給される。例えば、第１の電位ＶＥＥは、接地電位（０Ｖ）であっても良い。第１の電位ＶＥＥは、駆動回路に電位ＭＶ３として供給される。また、第２の電位ＶＣＣは、駆動回路に中点電位ＶＣとして供給される。
【００７２】
レギュレーター９２は、第１の電位ＶＥＥ及び第２の電位ＶＣＣが供給され、第１の電位ＶＥＥよりも高く第２の電位ＶＣＣよりも低い第３の電位ＭＶ２を出力する。例えば、レギュレーター９２は、オペアンプ９２ａと、可変抵抗Ｒ４とを含んでいる。
【００７３】
可変抵抗Ｒ４は、第２の電位ＶＣＣの配線と第１の電位ＶＥＥの配線との間に接続され、第１の電位ＶＥＥ及び第２の電位ＶＣＣによって与えられる電圧（ＶＣＣ−ＶＥＥ）を調整する電圧調整回路を構成している。可変抵抗Ｒ４によって分圧された電圧は、オペアンプ９２ａの非反転入力端子に印加される。オペアンプ９２ａの出力端子は、反転入力端子に接続されている。オペアンプ９２ａは、１００％の負帰還が掛けられてボルテージフォロワーを構成し、可変抵抗Ｒ４によって調整された電圧をバッファーすることによって第３の電位ＭＶ２を出力する。
【００７４】
従って、可変抵抗Ｒ４によって、オペアンプ９２ａの非反転入力端子に印加される電圧を変化させて、第３の電位ＭＶ２を変化させることができる。第３の電位ＭＶ２を変化させることにより、表示パネル１００（図１）の走査電極と信号電極との間に印加されるバイアス電圧を調整することが可能になる。
【００７５】
昇圧回路９４は、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位ＶＣＣと第１の電位ＶＥＥとの差を第２の電位ＶＣＣに加算して第４の電位Ｖ３を生成する。昇圧回路９５は、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位ＶＣＣと第３の電位ＭＶ２との差を第２の電位ＶＣＣに加算して第５の電位Ｖ２を生成する。
【００７６】
降圧回路９６は、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位ＶＣＣと第３の電位ＭＶ２との中間の第６の電位ＭＶ１を生成する。降圧回路９７は、クロック信号に従ってチャージポンプ動作を行うことにより、第２の電位ＶＣＣと第５の電位Ｖ２との中間の第７の電位Ｖ１を生成する。
【００７７】
このようにして、電源回路９０は、外部から電源電位として供給される第１の電位ＶＥＥ及び第２の電位ＶＣＣに基づいて第３の電位ＭＶ２〜第７の電位Ｖ１を生成し、生成された第３の電位ＭＶ２〜第７の電位Ｖ１を、第１の電位ＶＥＥ（即ち、電位ＭＶ３）及び第２の電位ＶＣＣ（即ち、中点電位ＶＣ）と共に駆動回路に供給する。
【００７８】
本実施形態においても、複数のチャージポンプ回路（図７に示す昇圧回路９４及び９５、及び、降圧回路９６及び９７）の各々に含まれているＮチャネルトランジスターが、Ｐ型の半導体基板、又は、半導体基板に直接形成されたＰウェルに設けられる。また、各々のチャージポンプ回路に含まれているＰチャネルトランジスターが、半導体基板に直接形成されたＮウェルに設けられる。
【００７９】
本実施形態によれば、電源電位として供給される第１の電位ＶＥＥ及び第２の電位ＶＣＣを、表示パネルをＭＬＳ駆動する２種類の電位として使用するので、供給される電力の利用効率を高めることができる。さらに、第１の電位ＶＥＥを最も低い電位ＭＶ３として使用し、第２の電位ＶＣＣを中点電位ＶＣとして使用すると共に、第２の電位ＶＣＣよりも低い第３の電位ＭＶ２をレギュレーター９２から出力し、それらの電位に基づいて他の４種類の電位を消費電力が小さいチャージポンプ回路によって生成するので、消費電力を低減することができる。また、第１の電位ＶＥＥよりも低い電位を生成する必要がないので、トリプルウェルが不要となり、製造プロセスにおける工程数を削減して、製造コストを低減することができる。
【００８０】
＜電子機器＞
次に、本発明の一実施形態に係る電子機器について、図８を参照しながら説明する。
図８は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。この電子機器は、ＣＰＵ１２０と、操作部１３０と、ＲＯＭ（リードオンリー・メモリー）１４０と、ＲＡＭ（ランダムアクセス・メモリー）１５０と、通信部１６０と、図１に示す表示装置１７０と、音声出力部１８０とを含んでも良い。なお、図８に示す構成要素の一部を省略又は変更しても良いし、あるいは、図８に示す構成要素に他の構成要素を付加しても良い。
【００８１】
ＣＰＵ１２０は、ＲＯＭ１４０等に記憶されているプログラムに従って、外部から供給されるデータ等を用いて各種の演算処理や制御処理を行う。例えば、ＣＰＵ１２０は、操作部１３０から供給される操作信号に応じて各種のデータ処理を行ったり、外部との間でデータ通信を行うために通信部１６０を制御したり、表示装置１７０に各種の画像を表示させるための画像信号を生成したり、音声出力部１８０に各種の音声を出力させるための音声信号を生成したりする。
【００８２】
操作部１３０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ１２０に出力する。ＲＯＭ１４０は、ＣＰＵ１２０が各種の演算処理や制御処理を行うためのプログラムやデータ等を記憶している。また、ＲＡＭ１５０は、ＣＰＵ１２０の作業領域として用いられ、ＲＯＭ１４０から読み出されたプログラムやデータ、操作部１３０を用いて入力されたデータ、又は、ＣＰＵ１２０がプログラムに従って実行した演算結果等を一時的に記憶する。通信部１６０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ１２０と外部装置との間のデータ通信を行う。
【００８３】
表示装置１７０は、図１に示す表示パネル１００と、集積回路装置とを含んでいる。集積回路装置は、表示パネル１００をＭＬＳ駆動する駆動回路（セグメントドライバー７０及びコモンドライバー８０）と、電源回路９０とを内蔵している。それにより、表示パネル１００をＭＬＳ駆動する集積回路装置の消費電力及び製造コストを低減することができる。
【００８４】
表示装置１７０は、ＣＰＵ１２０から供給される画像信号に基づいて各種の画像を表示する。また、音声出力部１８０は、例えば、スピーカー等を含み、ＣＰＵ１２０から供給される音声信号に基づいて音声を出力する。
【００８５】
図８に示す電子機器としては、例えば、電卓、電子辞書、電子ゲーム機器、携帯電話機等の移動端末、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。
【００８６】
本実施形態によれば、トリプルウェルを使用しない安価で低消費電力の集積回路装置を用いることにより、表示パネルがＭＬＳ駆動される表示装置を含む電子機器の消費電力及び製造コストを低減することができる。
【００８７】
上記の実施形態における表示装置の用途は、画像の表示に限定されない。例えば、光書込型のプリンターや電子複写機といった画像形成装置においては、用紙に形成されるべき画像に応じて感光体を露光する光ヘッド（書込ヘッド）が使用されるが、この種の光ヘッドとしても表示装置は利用される。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００８８】
１０…クロック信号生成回路、２０…表示タイミング生成回路、３１…表示データＲＡＭ、３２…ラインアドレスデコーダー、３３…表示データラッチ回路、４０…ＭＬＳデコーダー、５０…コモンアドレスデコーダー、６０…コモン出力演算回路、７０…セグメントドライバー、８０…コモンドライバー、９０…電源回路、９１、９２…レギュレーター、９１ａ…定電圧回路、９１ｂ、９２ａ…オペアンプ、９３〜９５…昇圧回路、９３ａ、９３ｂ…レベルシフター、９６、９７…降圧回路、９８…レジスター、９９…デコーダー、１００…表示パネル、１１０…半導体基板、１１１…Ｎウェル、１１２、１１３…Ｐウェル、１２０…ＣＰＵ、１３０…操作部、１４０…ＲＯＭ、１５０…ＲＡＭ、１６０…通信部、１７０…表示装置、１８０…音声出力部、Ｘ１〜Ｘｍ…信号電極、Ｙ１〜Ｙｎ…走査電極、Ｒ１〜Ｒ１２…抵抗、ＳＷ１、ＳＷ２…スイッチ回路、ＩＮ１、ＩＮ２…インバーター、ＱＮ１…ＮチャネルＭＯＳトランジスター、ＱＰ２〜ＱＰ４…ＰチャネルＭＯＳトランジスター、Ｃ１、Ｃ２…キャパシター
【図１】
2016173382.tif 000003
【図２】
2016173382.tif 000004
【図３】
2016173382.tif 000005
【図４】
2016173382.tif 000006
【図５】
2016173382.tif 000007
【図６】
2016173382.tif 000008
【図７】
2016173382.tif 000009
【図８】
2016173382.tif 000010