(57)【要約】【課題】半導体基板の表面から裏面まで貫通するトレンチの内部に耐エッチング性が低い材料の層が形成されている半導体装置において、エッチングガスが半導体基板の表面側から裏面側へ侵入することを防ぐことが可能な技術を提供する。【解決手段】本明細書が開示する半導体装置は、第１半導体基板を備えている。その半導体装置では、前記第１半導体基板に、表面から裏面まで貫通するトレンチが形成されている。その半導体装置では、前記トレンチの内部に、特定のエッチングガスに対する耐エッチング性が低い第１材料からなる第１材料層が形成されている。その半導体装置では、前記第１材料層の内部に、前記エッチングガスに対する耐エッチング性が高い第２材料からなる第２材料層が埋め込まれている。【選択図】図１５
2016181614.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体基板を備えており、
前記第１半導体基板に、表面から裏面まで貫通するトレンチが形成されており、
前記トレンチの内部に、特定のエッチングガスに対する耐エッチング性が低い第１材料からなる第１材料層が形成されており、
前記第１材料層の内部に、前記エッチングガスに対する耐エッチング性が高い第２材料からなる第２材料層が埋め込まれている、半導体装置。
【請求項２】
前記第１材料が絶縁性材料であり、
前記第２材料が導電性材料である、請求項１の半導体装置。
【請求項３】
前記第１半導体基板の表面にＭＥＭＳ構造が形成されており、
前記エッチングガスが前記ＭＥＭＳ構造の犠牲層をエッチングする際に使用される、請求項１または２の半導体装置。
【請求項４】
前記第１半導体基板の裏面側に配置された第２半導体基板をさらに備えており、
前記第１半導体基板の裏面にバンプが形成されており、前記第２半導体基板の表面にバンプが形成されており、
前記第１半導体基板の裏面の前記バンプと前記第２半導体基板の表面の前記バンプが接合されている、請求項１から３の何れか一項の半導体装置。
【請求項５】
前記第１半導体基板がシリコン基板であり、
前記第１材料が酸化シリコンであり、
前記エッチングガスがフッ化水素ガスである、請求項１から４の何れか一項の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、第１半導体基板を備える半導体装置が開示されている。その半導体装置では、前記第１半導体基板に、表面から裏面まで貫通するトレンチが形成されており、前記トレンチの内部に、第１材料（酸化シリコン）からなる第１材料層が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００６−５２１０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置を製造する際に、第１半導体基板にトレンチと第１材料層を形成した後に、さらにエッチングガスを用いたエッチングを施す場合がある。例えば、第１半導体基板の表面にＭＥＭＳ構造を有する半導体装置を製造する場合には、最終的にＭＥＭＳ構造をリリースするために犠牲層のエッチングが必要となる。犠牲層のエッチングにおいては、例えばフッ化水素ガスなどのエッチングガスが用いられる。この際に、トレンチの内部に形成された第１材料層がエッチングガスに対する耐エッチング性が低い材料からなる場合、以下に説明するように、エッチングガスが第１半導体基板の表面側から裏面側へ侵入してしまうおそれがある。
【０００５】
図１２は、例として、第１半導体基板１００を表面から裏面まで貫通するトレンチ１０６によって、第１半導体基板１００を第１の部分（例えば貫通電極）１０２と第２の部分（例えば他の貫通電極）１０４に区画し、トレンチ１０６の内部に第１材料層（例えば絶縁膜）１０８を形成した構成を示している。この場合、トレンチ１０６の内部に形成された第１材料層１０８の中央部分には、ボイド１１０が形成される。
【０００６】
図１３に示すように、第１半導体基板１００の表面（図の上方の面）にエッチングを施す（例えばＭＥＭＳ構造の犠牲層エッチングを施す）ためにエッチングガスを供給すると、第１材料層１０８のエッチングガスに対する耐エッチング性が低いと、第１材料層１０８が表面側からエッチングされることになる。その結果、第１材料層１０８の中央部分に形成されたボイド１１０にエッチングガスが侵入し、第１材料層１０８のエッチングがさらに進行する。最終的には、第１半導体基板１００の表面からボイド１１０を介して第１半導体基板１００の裏面へ至るガス流路が形成されて、エッチングガスが第１半導体基板１００の裏面側にまで侵入してしまう。
【０００７】
本明細書は上記の課題を解決する技術を提供する。本明細書では、半導体基板の表面から裏面まで貫通するトレンチの内部に耐エッチング性が低い材料の層が形成されている半導体装置において、エッチングガスが半導体基板の表面側から裏面側へ侵入することを防ぐことが可能な技術を提供する。
【課題を解決するための手段】
【０００８】
本明細書が開示する半導体装置は、第１半導体基板を備えている。その半導体装置では、前記第１半導体基板に、表面から裏面まで貫通するトレンチが形成されている。その半導体装置では、前記トレンチの内部に、特定のエッチングガスに対する耐エッチング性が低い第１材料からなる第１材料層が形成されている。その半導体装置では、前記第１材料層の内部に、前記エッチングガスに対する耐エッチング性が高い第２材料からなる第２材料層が埋め込まれている。
【０００９】
上記の半導体装置によれば、第１半導体基板の表面から裏面へエッチングガスが侵入することを防ぐことができる。図１４は、例として、第１半導体基板１００を表面から裏面まで貫通するトレンチ１０６によって、第１半導体基板１００を第１の部分（例えば貫通電極）１０２と第２の部分（例えば他の貫通電極）１０４に区画し、トレンチ１０６の内部に第１材料層（例えば絶縁膜）１０８を形成し、第１材料層１０８の内部に第２材料層（例えば導電膜）１１２を埋め込んだ構成を示している。なお、この場合は、第２材料層１１２の中央部分にボイド１１４が形成される。
【００１０】
図１５に示すように、第１半導体基板１００の表面（図の上方の面）にエッチングを施す（例えばＭＥＭＳ構造の犠牲層エッチングを施す）ために、エッチングガスを供給すると、第１材料層１０８はエッチングガスに対する耐エッチング性が低いため、第１材料層１０８は表面側からエッチングされることになる。しかしながら、第１材料層１０８の内部には第２材料層１１２が形成されており、第２材料層１１２はエッチングガスに対する耐エッチング性が高いため、第１半導体基板１００の表面から裏面へ至るガス流路が形成されることはない。上記の半導体装置によれば、エッチングガスが第１半導体基板の表面側から裏面側へ侵入することを防ぐことができる。
【００１１】
上記の半導体装置は、前記第１材料が絶縁性材料であり、前記第２材料が導電性材料であるように構成することができる。
【００１２】
例えば第１半導体基板のトレンチで区画された領域を貫通電極（ビア）として利用する場合、貫通電極と他の貫通電極または周辺部との間でのクロストークの発生が問題となる。上記の半導体装置によれば、貫通電極と他の貫通電極または周辺部との間に、導電性の第２材料層が介在することになるため、クロストークの発生を抑制することができる。
【００１３】
上記の半導体装置は、前記第１半導体基板の表面にＭＥＭＳ構造が形成されており、前記エッチングガスが前記ＭＥＭＳ構造の犠牲層をエッチングする際に使用されるように構成することができる。
【００１４】
第１半導体基板の表面にＭＥＭＳ構造を形成する場合、半導体装置を製造する最終段階において、ＭＥＭＳ構造をリリースするために犠牲層をエッチングすることが必要となる。このような犠牲層エッチングで使用するエッチングガスが第１半導体基板の裏面側へ侵入してしまうと、第１半導体基板の裏面側に形成されている各種の構成要素を破壊してしまうおそれがある。上記の半導体装置によれば、第１半導体基板の表面側のＭＥＭＳ構造をリリースするために行う犠牲層エッチングにおいて、エッチングガスが第１半導体基板の裏面側に侵入してしまうことを防ぐことができる。
【００１５】
上記の半導体装置は、前記第１半導体基板の裏面側に配置された第２半導体基板をさらに備えており、前記第１半導体基板の裏面にバンプが形成されており、前記第２半導体基板の表面にバンプが形成されており、前記第１半導体基板の裏面の前記バンプと前記第２半導体基板の表面の前記バンプが接合されているように構成することができる。
【００１６】
例えば第１半導体基板のトレンチで区画された領域を貫通電極（ビア）として利用する場合、第１半導体基板の裏面側に第２半導体基板を配置し、第１半導体基板の裏面側のバンプと第２半導体基板の表面側のバンプを接合することで、第１半導体基板の表面側と第２半導体基板の間での電気的な導通を確保する。このような場合に、第１半導体基板の表面側から裏面側へエッチングガスが侵入してしまうと、第２半導体基板の表面に形成されている各種の構成要素がエッチングガスにより破壊されてしまう。上記の半導体装置によれば、エッチングガスが第１半導体基板の表面側から裏面側へ侵入して第２半導体基板の表面を破壊してしまうことを防ぐことができる。
【００１７】
上記の半導体装置は、前記第１半導体基板がシリコン基板であり、前記第１材料が酸化シリコンであり、前記エッチングガスがフッ化水素ガスであるように構成することができる。
【００１８】
現在、一般的に使用されている半導体基板はシリコン基板であり、シリコン基板の表面から裏面まで貫通するトレンチの内部に酸化シリコン層を形成する構造が多用されている。このような構造では、フッ化水素ガスを用いたエッチングの際に、半導体基板の表面から裏面へフッ化水素ガスが侵入してしまうおそれがある。上記の半導体装置によれば、シリコン基板の表面から裏面まで貫通するトレンチの内部に酸化シリコン層を形成した構造において、エッチングに使用するフッ化水素ガスがシリコン基板の表面側から裏面側へ侵入してしまうことを防ぐことができる。
【図面の簡単な説明】
【００１９】
【図１】実施例に係る半導体装置２の概略の構成を示す縦断面図である。
【図２】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図３】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図４】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図５】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図６】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図７】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図８】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図９】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図１０】実施例に係る半導体装置２の製造方法を説明する縦断面図である。
【図１１】実施例に係る半導体装置２の貫通電極１４の配置の変形例を示す横断面図である。
【図１２】従来技術においてトレンチ１０６の内部に第１材料層１０８のみを形成した場合の縦断面図である。
【図１３】図１２の構成におけるエッチングガスの流れを示す縦断面図である。
【図１４】本願発明においてトレンチ１０６の内部に第１材料層１０８と第２材料層１１２を形成した場合の縦断面図である。
【図１５】図１４の構成におけるエッチングガスの流れを示す縦断面図である。
【発明を実施するための形態】
【００２０】
（実施例）
図１は、本実施例の半導体装置２の構成を示している。半導体装置２は、第１半導体基板４と、第２半導体基板６を備えている。
【００２１】
第１半導体基板４は、例えばシリコン基板などの、導電性を付与された半導体基板である。第１半導体基板４の表面（図１の上方の面）には、ＭＥＭＳ（Micro Electro Mechanical Systems）構造８が形成されている。ＭＥＭＳ構造８は、半導体基板である第１半導体基板４に半導体製造技術による微細加工を施して形成された微小構造である。ＭＥＭＳ構造８は、例えば圧力センサ、加速度センサ、ジャイロスコープ、光スキャナ、デジタルミラーデバイス、光変調器等の機械的要素を構成している。ＭＥＭＳ構造８は、静電力によりＭＥＭＳ構造８の運動や変形を駆動するための、あるいはＭＥＭＳ構造８の運動や変形を静電容量の変化として検出するための、複数のＭＥＭＳ電極１０を備えている。
【００２２】
第１半導体基板４の裏面（図１の下方の面）には、例えば金等の金属からなる複数のバンプ１２が形成されている。なお、第１半導体基板４の裏面において、バンプ１２が露出している箇所以外の部分は、保護膜２４によって覆われている。本実施例の保護膜２４は、酸化シリコンから成る絶縁膜である。
【００２３】
第１半導体基板４では、表面に設けられた複数のＭＥＭＳ電極１０と、裏面に設けられた複数のバンプ１２が、それぞれ対応する貫通電極１４および周辺部１８によって電気的に導通している。本実施例では、第１半導体基板４の表面から裏面まで貫通するトレンチ２２によって、第１半導体基板４を貫通電極１４と周辺部１８に区画することによって、貫通電極１４と周辺部１８が形成されている。それぞれの貫通電極１４は、トレンチ２２の内部に形成された絶縁膜１６によってその周縁を覆われている。貫通電極１４は絶縁膜１６によって他の貫通電極１４や周辺部１８から電気的に絶縁されている。絶縁膜１６の内部には、導電膜２０が埋め込まれている。本実施例では、絶縁膜１６は例えば酸化シリコンであり、導電膜２０は例えば導電性を付与されたポリシリコンである。
【００２４】
第２半導体基板６は、例えばシリコン基板等の半導体基板である。第２半導体基板６には、ＣＭＯＳ回路技術等によって、複数のＭＥＭＳ電極１０に入力する各種の信号を生成する回路や、複数のＭＥＭＳ電極１０から出力される各種の信号を処理する回路などが形成されている。第２半導体基板６の表面には、第１半導体基板４の裏面の複数のバンプ１２に対応して、例えば金等の金属からなる複数のバンプ２６が形成されている。なお、第２半導体基板６の表面において、バンプ２６が露出している箇所以外の部分は、保護膜２８によって覆われている。本実施例の保護膜２８は、酸化シリコンから成る絶縁膜である。
【００２５】
半導体装置２では、第１半導体基板４の裏面に形成されたバンプ１２と第２半導体基板６の表面に形成されたバンプ２６がそれぞれ接合されている。これによって、第１半導体基板４の表面のＭＥＭＳ電極１０と第２半導体基板６の各種の回路が、貫通電極１４、バンプ１２およびバンプ２６を介して、電気的に導通する。なお、本実施例においては、第１半導体基板４の周辺部１８は、対応するバンプ１２およびバンプ２６を介して、第２半導体基板６の回路における接地電位に電気的に導通する。すなわち、第１半導体基板４の周辺部１８は接地電位に維持される。また、本実施例においては、第１半導体基板４の絶縁膜１６の内部に埋め込まれた導電膜２０は、いずれも周辺部１８に電気的に導通している。すなわち、第１半導体基板４の導電膜２０は、接地電位に維持される。図１に示す例では、第１半導体基板４の裏面側において、周辺部１８の一部で保護膜２４が除去されており、導電膜２０が保護膜２４上を延伸して周辺部１８に接触することで、導電膜２０と周辺部１８が電気的に導通している。これとは異なり、例えば周辺部１８に隣接するトレンチ２２の内部に形成された絶縁膜１６の一部を除去することで、導電膜２０と周辺部１８を電気的に導通してもよい。
【００２６】
本実施例の半導体装置２では、第１半導体基板４において、貫通電極１４の周縁を覆う絶縁膜１６の内部に導電膜２０が埋め込まれている。このような構成とすることによって、貫通電極１４と他の貫通電極１４または周辺部１８との間でのクロストークの発生を抑制することができる。
【００２７】
以下では、半導体装置２の製造方法について説明する。
【００２８】
まず図２に示すように、第１半導体基板４の元となるシリコンウェハ３０を準備し、熱酸化によって表面（図２の上方の面）に酸化シリコン層３２を形成する。そして、シリコンウェハ３０の表面の酸化シリコン層３２を、フォトマスクを用いたＲＩＥ（反応性イオンエッチング）によって選択的に除去する。この際に形成される酸化シリコン層３２は、ＭＥＭＳ構造８を形成するための犠牲層としての役割を果たす。
【００２９】
次いで、図３に示すように、減圧ＣＶＤ法により、シリコンウェハ３０の表面（図３の上方の面）にポリシリコン層３４を形成する。そして、シリコンウェハ３０の表面のポリシリコン層３４を、フォトマスクを用いたＲＩＥによって選択的に除去する。この際に形成されるポリシリコン層３４は、最終的にＭＥＭＳ構造８を構成する。
【００３０】
次いで図４に示すように、シリコンウェハ３０の表面（図４の上方の面）にポリイミドを塗布してポリイミド層３６を形成する。そして、ポリイミド層３６の表面に支持用シリコン基板３８を接合する。ここで用いるポリイミド層３６および支持用シリコン基板３８は、半導体装置２の製造プロセスにおいてシリコンウェハ３０を安定して支持するために用いられる。ポリイミド層３６および支持用シリコン基板３８は、最終的には取り除かれる。
【００３１】
次いで図５に示すように、シリコンウェハ３０の裏面（図５の下方の面）を研磨して、第１半導体基板４として要求される厚さまで薄くする。以下の説明では、研磨後のシリコンウェハ３０を第１半導体基板４ともいう。そして、第１半導体基板４の裏面側からフォトマスクを用いた深堀りＲＩＥ（Ｄｅｅｐ  ＲＩＥ）を施して、第１半導体基板４にトレンチ２２を形成する。トレンチ２２により、第１半導体基板４が貫通電極１４と周辺部１８に区画される。
【００３２】
次いで図６に示すように、ＴＥＯＳ（ケイ酸エチル）を用いた減圧ＣＶＤ法により、第１半導体基板４の裏面（図６の下方の面）側に酸化シリコン層４０を形成する。これによって、第１半導体基板４の裏面に保護膜２４が形成されるとともに、トレンチ２２の内側面に絶縁膜１６が形成される。そして、第１半導体基板４の裏面の保護膜２４（酸化シリコン層４０）を、フォトマスクを用いたＲＩＥによって選択的に除去する。
【００３３】
次いで図７に示すように、減圧ＣＶＤ法により、第１半導体基板４の裏面（図７の下面）にポリシリコンからなる導電膜２０を形成する。これにより、トレンチ２２の絶縁膜１６の内部に導電膜２０が埋め込まれる。導電膜２０は、第１半導体基板４の裏面側において周辺部１８と接触することで、周辺部１８と電気的に導通する。そして、第１半導体基板４の裏面の導電膜２０を、フォトマスクを用いたＲＩＥによって選択的に除去する。
【００３４】
次いで図８に示すように、第１半導体基板４の裏面（図８の下方の面）側からフォトマスクを用いたＲＩＥを施して保護膜２４を選択的に除去する。そして、第１半導体基板４の裏面側にスパッタリングによって金を堆積して、フォトマスクを用いたウェットエッチングによって堆積した金を選択的に除去する。これによって、第１半導体基板４の裏面に複数のバンプ１２が形成される。
【００３５】
次いで図９に示すように、表面（図９の上方の面）に複数のバンプ２６と保護膜２８が形成された第２半導体基板６を準備し、第１半導体基板４の裏面（図９の下方の面）の複数のバンプ１２と第２半導体基板６の表面の複数のバンプ２６をそれぞれ接合する。
【００３６】
次いで図１０に示すように、研削研磨およびＲＩＥによって第１半導体基板４の表面（図１０の上方の面）の支持用シリコン基板３８を除去し、さらにアッシングによって第１半導体基板４の表面のポリイミド層３６を除去する。
【００３７】
次いで、第１半導体基板４の表面からのフッ化水素ガスエッチングによって、ＭＥＭＳ構造８の犠牲層である酸化シリコン層３２を除去する。酸化シリコン層３２を構成する酸化シリコンはフッ化水素ガスに対する耐エッチング性が低く、フッ化水素ガスを用いたエッチングによって酸化シリコン層３２は良好に除去される。酸化シリコン層３２を除去することによって、ＭＥＭＳ構造８がリリースされ、図１に示す半導体装置２が得られる。
【００３８】
フッ化水素ガスを用いたエッチングにより犠牲層である酸化シリコン層３２を除去する際には、犠牲層と同じ酸化シリコンからなる絶縁膜１６も第１半導体基板４の表面側からエッチングされる。仮に、ポリシリコンから成る導電膜２０が絶縁膜１６の内部に埋め込まれていない場合、絶縁膜１６の中央部分に形成されるボイドを介して第１半導体基板４の表面側と裏面側が連通してしまい、エッチングガスが第１半導体基板４の裏面側にまで侵入するおそれがある。第１半導体基板４の裏面は第２半導体基板６の表面と対向しており、第１半導体基板４の裏面側に侵入したエッチングガスによって、第２半導体基板６の表面の保護膜２８が破壊されてしまうおそれがある。
【００３９】
本実施例の半導体装置２では、トレンチ２２の絶縁膜１６の内部にポリシリコンから成る導電膜２０が埋め込まれている。ポリシリコンはフッ化水素ガスに対する耐エッチング性が高いので、フッ化水素ガスに曝されても導電膜２０はほとんどエッチングされない。このような構成とすることによって、犠牲層である酸化シリコン層３２をエッチングする際に、絶縁膜１６が第１半導体基板４の表面側からエッチングされた場合でも、第１半導体基板４の表面側と裏面側が連通してしまうことがなく、エッチングガスが第１半導体基板４の裏面側に侵入してしまうことがない。エッチングガスの侵入によって、第２半導体基板６の表面の保護膜２８が破壊されてしまうことを防ぐことができる。
【００４０】
なお、半導体装置２における貫通電極１４は、例えば図１１に示すように、二次元アレイ状に配置されていてもよい。この場合、図１１に示すように、絶縁膜１６の内部の導電膜２０を格子状に形成することで、導電膜２０をすべて同電位（例えば接地電位）に維持することができる。
【００４１】
上記の実施例では、ＭＥＭＳ構造８を形成する際の犠牲層である酸化シリコン層３２と、トレンチ２２に形成された絶縁膜１６が、何れも酸化シリコンであり、導電膜２０が導電性を付与されたポリシリコンである場合について説明したが、それぞれの材料はこれに限定されるものではない。絶縁膜１６が犠牲層をエッチングする際に使用するエッチングガスに対して耐エッチング性が低い材料であり、導電膜２０がエッチングガスに対して耐エッチング性が高い材料であれば、犠牲層をエッチングする際にエッチングガスが第１半導体基板４の表面側から裏面側へ侵入してしまうことを防ぐことができる。例えば、エッチングガスがフッ化水素ガスである場合には、導電膜２０は、アルミニウム、金、銅、タングステン等の金属としてもよい。あるいは、導電膜２０の代わりに、導電性を付与されていないポリシリコン層を絶縁膜１６の内部に埋め込んでもよい。
【００４２】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００４３】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４４】
２      ：半導体装置
４      ：第１半導体基板
６      ：第２半導体基板
８      ：ＭＥＭＳ構造
１０    ：ＭＥＭＳ電極
１２    ：バンプ
１４    ：貫通電極
１６    ：絶縁膜
１８    ：周辺部
２０    ：導電膜
２２    ：トレンチ
２４    ：保護膜
２６    ：バンプ
２８    ：保護膜
３０    ：シリコンウェハ
３２    ：酸化シリコン層
３４    ：ポリシリコン層
３６    ：ポリイミド層
３８    ：支持用シリコン基板
４０    ：酸化シリコン層
１００  ：第１半導体基板
１０２  ：第１の部分
１０４  ：第２の部分
１０６  ：トレンチ
１０８  ：第１材料層
１１０  ：ボイド
１１２  ：第２材料層
１１４  ：ボイド
【図１】
2016181614.tif 000003
【図２】
2016181614.tif 000004
【図３】
2016181614.tif 000005
【図４】
2016181614.tif 000006
【図５】
2016181614.tif 000007
【図６】
2016181614.tif 000008
【図７】
2016181614.tif 000009
【図８】
2016181614.tif 000010
【図９】
2016181614.tif 000011
【図１０】
2016181614.tif 000012
【図１１】
2016181614.tif 000013
【図１２】
2016181614.tif 000014
【図１３】
2016181614.tif 000015
【図１４】
2016181614.tif 000016
【図１５】
2016181614.tif 000017