(57)【要約】【課題】保護素子を用いることなく、半導体スイッチング素子に印加される電圧が適正なレベルとなるように調整できる半導体スイッチング素子の駆動回路を提供する。【解決手段】駆動回路１５によりバッテリ２と負荷との間に接続されるトランジスタＴ１を駆動する際に、電圧調整回路１２を構成する昇圧回路２３は、直流電源１６より供給される電圧Ｖ２を昇圧することで、トランジスタＴ５のゲートに印加する駆動用電圧を生成する。入力電圧調整部２１は、バッテリ２の電圧Ｖ１と前記電圧Ｖ２との少なくとも一方が変動した際に、昇圧回路２３を介してトランジスタＴ５のソースとゲートとの間に印加される電圧Ｖgsが予め設定された上限値を超えないように調整する。【選択図】図１
2016136805.tif 000002
【特許請求の範囲】
【請求項１】
第１電源（２）と負荷（５）との間に接続される電圧駆動型の半導体スイッチング素子（Ｔ１）を駆動するもので、
第２電源（１６）より供給される電圧を昇圧することで、前記半導体スイッチング素子の導通制御端子に印加する駆動用電圧を生成する昇圧回路（２３，５２，７２，８２，９３，１０３，１１２，１３２）と、
前記第１電源の電圧Ｖ１と前記第２電源の電圧Ｖ２との少なくとも一方が変動した際に、前記半導体スイッチング素子の電位基準側導通端子と前記導通制御端子との間に印加される電圧が、予め設定された上限値を超えないように調整する電圧調整回路（１２，５６，７４）とを備えることを特徴とする半導体スイッチング素子の駆動回路。
【請求項２】
前記電圧調整回路は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、
前記第２電源を介して前記昇圧回路に入力される電圧を低下させることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項３】
前記昇圧回路（２３，５２，７２，８２，９３，１０３）は、チャージポンプ回路で構成され、
前記電圧調整回路（５６，７４）は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記チャージポンプ回路を構成するコンデンサ（２８，Ｃ（１），Ｃ（２））の充電電流量を低下させることを特徴とする請求項１又は２記載の半導体スイッチング素子の駆動回路。
【請求項４】
前記電圧調整回路は、前記コンデンサに充電電流を供給する定電流回路（７３，Ｉ（１），Ｉ（２））を備え、前記定電流回路により供給される電流値を低下させることを特徴とする請求項３記載の半導体スイッチング素子の駆動回路。
【請求項５】
前記電圧調整回路は、前記コンデンサに充電電流を供給する抵抗回路（９２）を備え、前記抵抗回路の抵抗値を上昇させることを特徴とする請求項３記載の半導体スイッチング素子の駆動回路。
【請求項６】
前記電圧調整回路は、前記コンデンサに充電電流を供給するバッファ（２７）と、
このバッファに動作用電源を供給するもので、電源電圧が変更可能に構成される可変電圧源（８３）とを備え、前記電源電圧を低下させることを特徴とする請求項３記載の半導体スイッチング素子の駆動回路。
【請求項７】
前記昇圧回路は、チャージポンプ回路（１０３）で構成され、
前記電圧調整回路（７４）は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記チャージポンプ回路のポンピングクロックの周波数又はデューティを低下させることを特徴とする請求項１又は２記載の半導体スイッチング素子の駆動回路。
【請求項８】
前記昇圧回路（１１２）は、ＤＣＤＣコンバータで構成され、
前記電圧調整回路は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記ＤＣＤＣコンバータを構成するエラーアンプ（１１６）の基準電圧を低下させることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項９】
前記昇圧回路は、ＤＣＤＣコンバータ（１３２）で構成され、
前記電圧調整回路（７４）は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記ＤＣＤＣコンバータの出力電圧を分圧する抵抗の抵抗値を変化させて、前記ＤＣＤＣコンバータを構成するエラーアンプ（１１６）への帰還量を増加させることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項１０】
前記電圧調整回路は、前記昇圧回路の電圧出力端子と基準電位点との間に配置される電圧降下手段（６２）を備え、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて前記電圧降下手段を制御し、前記駆動用電圧を低下させることを特徴とする請求項１から９の何れか一項に記載の半導体スイッチング素子の駆動回路。
【請求項１１】
前記電圧降下手段は、前記昇圧回路の電圧出力端子と基準電位点との間に接続される抵抗素子（６３）及び半導体スイッチング素子（６４）の直列回路と、
前記第１電源の電圧と、前記昇圧回路の出力電圧とを比較して前記半導体スイッチング素子の導通状態を制御するコンパレータ（６５）とで構成されることを特徴とする請求項１０記載の半導体スイッチング素子の駆動回路。
【請求項１２】
前記電圧調整回路の電源入力端子は、カソードが共通に接続された２つのダイオード（４５，４６）を介して、前記第１電源及び前記第２電源の双方に接続されていることを特徴とする請求項１から１１の何れか一項に記載の半導体スイッチング素子の駆動回路。
【請求項１３】
前記電圧調整回路は、前記駆動用電圧を、前記半導体スイッチング素子の導通制御端子に印加する駆動部（１３）に供給する経路に配置される電圧変化手段（８３）を備え、前記電源電圧を低下させることを特徴とする請求項１から１２の何れか一項に記載の半導体スイッチング素子の駆動回路。
【請求項１４】
前記電圧調整回路は、（Ｖ１≧Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記第２電源を介して前記昇圧回路に入力される電圧を上昇させることを特徴とする請求項１から１３の何れか一項に記載の半導体スイッチング素子の駆動回路。
【請求項１５】
前記昇圧回路は、チャージポンプ回路で構成され、
前記電圧調整回路は、（Ｖ１≧Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記チャージポンプ回路を構成するコンデンサの充電電流量を上昇させることを特徴とする請求項１から１４の何れか一項に記載の半導体スイッチング素子の駆動回路。
【請求項１６】
前記電圧調整回路は、前記コンデンサに充電電流を供給する定電流回路を備え、前記定電流回路により供給される電流値を上昇させることを特徴とする請求項１５記載の半導体スイッチング素子の駆動回路。
【請求項１７】
前記電圧調整回路は、前記コンデンサに充電電流を供給する抵抗回路を備え、前記抵抗回路の抵抗値を低下させることを特徴とする請求項１５記載の半導体スイッチング素子の駆動回路。
【請求項１８】
前記電圧調整回路は、前記コンデンサに充電電流を供給するバッファと、
このバッファに動作用電源を供給するもので、電源電圧が変更可能に構成される可変電圧源とを備え、前記電源電圧を上昇させることを特徴とする請求項１５記載の半導体スイッチング素子の駆動回路。
【請求項１９】
前記昇圧回路は、チャージポンプ回路で構成され、
前記電圧調整回路は、（Ｖ１≧Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記チャージポンプ回路のポンピングクロックの周波数又はデューティを上昇させることを特徴とする請求項１から１８の何れか一項に記載の半導体スイッチング素子の駆動回路。
【請求項２０】
前記昇圧回路は、ＤＣＤＣコンバータで構成され、
前記電圧調整回路は、（Ｖ１≧Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記ＤＣＤＣコンバータを構成するエラーアンプの基準電圧を上昇させることを特徴とする請求項１又は８記載の半導体スイッチング素子の駆動回路。
【請求項２１】
前記昇圧回路は、ＤＣＤＣコンバータで構成され、
前記電圧調整回路は、（Ｖ１≧Ｖ２）の初期条件で両電圧の差が増大するのに応じて、前記ＤＣＤＣコンバータの出力電圧を分圧する抵抗の抵抗値を変化させて、前記ＤＣＤＣコンバータを構成するエラーアンプへの帰還量を低下させることを特徴とする請求項１又は９記載の半導体スイッチング素子の駆動回路。
【請求項２２】
前記電圧調整回路は、前記駆動用電圧を、前記半導体スイッチング素子の導通制御端子に印加する駆動部に供給する経路に配置される電圧変化手段を備え、前記電源電圧を低下させることを特徴とする請求項１から２１の何れか一項に記載の半導体スイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
電源と負荷との間に接続される電圧駆動型の半導体スイッチング素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
例えばモータなどの負荷を駆動するＨブリッジ回路やインバータ回路は、一対の電源線間に接続されたハーフブリッジ回路を備えている。そのハーフブリッジ回路の上アームを構成する半導体スイッチング素子として、Ｎチャネル型のＭＯＳトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）等の電圧駆動型の素子が用いられる場合がある。このようなトランジスタを駆動する駆動回路は、トランジスタのゲートに与えるオン駆動電圧を昇圧するための昇圧回路を備えている。
【０００３】
また、一対の電源線に供給される直流電圧（以下、負荷用直流電圧とも呼ぶ）は、他の様々な負荷を駆動するためにも用いられることが一般的である。そのため、負荷用直流電圧は、それらの負荷の状態に応じて大きく変動する可能性がある。駆動回路が、このような変動の大きな負荷用直流電圧の供給を受けていると、その変動の影響によりトランジスタを駆動できなくなったり、トランジスタが故障するおそれがある。このため、駆動回路は通常、負荷用直流電圧とは別系統の安定化された直流電圧（以下、駆動用直流電圧とも呼ぶ）の供給を受けて動作するようになっている。つまり、一対の電源線及び駆動回路に供給される直流電圧は、それぞれ別系統になっていることが多い（例えば、特許文献１，２参照）。
【０００４】
上記構成の場合、トランジスタをオンさせている期間に負荷用直流電圧が低下すると、それに伴い、例えばＭＯＳトランジスタであれば負荷側の端子であるソースの電位も低下する。一方、駆動回路は、駆動用直流電圧の供給を受けて通常通り動作し、駆動用直流電圧を基準に所定値だけ昇圧したオン駆動電圧をトランジスタのゲートに出力している。その結果、トランジスタのゲート−ソース間の電位差が定常時よりも高くなり、当該電位差が耐圧を超えて上昇するとトランジスタが故障する場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−４３９９０号公報
【特許文献２】特願２０１３−２２６９４５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような耐圧を超える過電圧の印加によるトランジスタの故障を防止するため、ゲート−ソース間にツェナーダイオード等のクランプ素子を配置する対策が一般的に行われている。しかしながら、素子の発熱の問題や、エネルギー耐量を考慮して素子のサイズを選択する結果、コストアップに繋がるといった問題がある。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、保護素子を用いることなく、半導体スイッチング素子に印加される電圧が適正なレベルとなるように調整できる半導体スイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の半導体スイッチング素子の駆動回路によれば、第１電源と負荷との間に接続される電圧駆動型の半導体スイッチング素子を駆動する。昇圧回路は、第２電源より供給される電圧Ｖ２を昇圧することで、前記半導体スイッチング素子の導通制御端子に印加する駆動用電圧を生成する。そして、電圧調整回路は、第１電源の電圧Ｖ１と前記電圧Ｖ２との少なくとも一方が変動した際に、半導体スイッチング素子の電位基準側導通端子と導通制御端子との間に印加される電圧（端子間電圧と称す）が、予め設定された上限値を超えないように調整する。
【０００９】
すなわち、電圧Ｖ１、Ｖ２の少なくとも一方が変動することで、半導体スイッチング素子の端子間電圧が増大する方向に変化しようとすると、電圧調整回路の作用により、端子間電圧は上限値を超えないように調整される。したがって、半導体スイッチング素子に過電圧が印加されることを防止できる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態であり、駆動回路の構成を示す図
【図２】動作タイミングチャート
【図３】昇圧回路の構成のみを示す図
【図４】昇圧回路の動作タイミングチャート
【図５】入力電圧調整部の詳細構成を示す図（その１）
【図６】入力電圧調整部の詳細構成を示す図（その２）
【図７】モータ駆動システムの構成を示す図
【図８】第２実施形態であり、駆動回路の構成を示す図
【図９】第３実施形態であり、駆動回路の構成を示す図
【図１０】第４実施形態であり、駆動回路の構成を示す図
【図１１】動作タイミングチャート
【図１２】第５実施形態であり、駆動回路の構成を示す図
【図１３】電圧調整回路の構成例を示す図（その１）
【図１４】電圧調整回路の構成例を示す図（その２）
【図１５】昇圧回路をモデル的に示す図
【図１６】充電電流量の変化に応じた昇圧電圧の変化を示すタイミングチャート
【図１７】駆動回路の動作タイミングチャート
【図１８】第６実施形態であり、駆動回路の構成を示す図
【図１９】電圧調整回路の構成例を示す図（その１）
【図２０】電圧調整回路の構成例を示す図（その２）
【図２１】駆動回路の動作タイミングチャート
【図２２】第７実施形態であり、駆動回路の構成を示す図
【図２３】昇圧回路をモデル的に示す図
【図２４】抵抗値の変化に応じた昇圧電圧の変化を示すタイミングチャート
【図２５】駆動回路の動作タイミングチャート
【図２６】第８実施形態であり、駆動回路の構成を示す図
【図２７】充電時間の変化に応じた昇圧電圧の変化を示すタイミングチャート
【図２８】駆動回路の動作タイミングチャート
【図２９】第９実施形態であり、駆動回路の構成を示す図
【図３０】動作タイミングチャート
【図３１】第１０実施形態であり、駆動回路の構成を示す図
【図３２】第１１実施形態であり、駆動回路の構成を示す図
【図３３】第１２実施形態であり、入力電圧調整部の詳細構成を示す図
【図３４】第１実施形態の変形を示す動作タイミングチャート
【発明を実施するための形態】
【００１１】
（第１実施形態）
図７に示す本実施形態のモータ駆動システム１は、例えば自動車などの車両に搭載されるＥＣＵ（Electronic Control Unit）において用いられ、車載のバッテリ２（第１電源）から一対の電源線３、４に供給される直流電圧Ｖ１を三相交流電圧に変換し、モータ５に供給して駆動する。直流電圧Ｖ１は、例えば定常値が１２Ｖ程度であるが、自動車のアイドリングストップ状態から復帰する際に生じるクランキングなどの影響により６Ｖ程度まで低下する可能性がある。
【００１２】
モータ駆動システム１は、主回路部６及び駆動部７を備えている。主回路部６は、電源線３，４間に接続された３つのハーフブリッジ回路８〜１０及びコンデンサ１１を備えている。ハーフブリッジ回路８〜１０を構成する６つのトランジスタＴ１〜Ｔ６（半導体スイッチング素子）は、例えば何れもＮチャネル型のＭＯＳトランジスタである。なお、図示は省略するが、トランジスタＴ１〜Ｔ６のドレイン，ソース間には、それぞれ還流ダイオードが接続されている。ハーフブリッジ回路８〜１０の出力端子となるノードＮ１〜Ｎ３は、それぞれモータ５の各相端子に接続されている。コンデンサ１１は、電源線３、４間の電圧を平滑するために配置されている。
【００１３】
駆動部７は、電圧調整回路１２及びゲート駆動部１３、１４を備えている。電圧調整回路１２及びゲート駆動部１３により、上アーム側のトランジスタＴ１〜Ｔ３（スイッチング素子に相当）を駆動する駆動回路１５が構成されている。電圧調整回路１２には、直流電圧Ｖ１と、その直流電圧Ｖ１とは別系統の直流電源１６（第２電源）から出力される安定化された直流電圧Ｖ２とが入力されている。直流電圧Ｖ２の値は、直流電圧Ｖ１の定常値と同じになっている。電圧調整回路１２は、直流電圧Ｖ２を昇圧した昇圧電圧ＶＲＧをゲート駆動部１３に出力する。
【００１４】
ゲート駆動部１３は、図示しない制御部よりオフ駆動を指令する制御信号が与えられると、トランジスタＴ１のゲートに対し、そのソース電圧以下の電圧（オフ駆動電圧）を与える。また、ゲート駆動部１３は、オン駆動を指令する制御信号が与えられると、トランジスタＴ１のゲートに対し、直流電圧Ｖ１よりゲート閾値電圧以上高い電圧（オン駆動電圧＝昇圧電圧ＶＲＧ）を与える。尚、トランジスタＴ２及びＴ３を駆動する部分についても同様である。
【００１５】
ゲート駆動部１４は、制御部よりオフ駆動を指令する制御信号が与えられると、トランジスタＴ４のゲートに対し、そのソース電圧以下の電圧（オフ駆動電圧）を与える。また、ゲート駆動部１４は、オン駆動を指令する制御信号が与えられると、トランジスタＴ４のゲートに対し、ソース電圧よりもゲート閾値電圧以上高い電圧（オン駆動電圧＝直流電圧Ｖ２）を与える。尚、トランジスタＴ５及びＴ６を駆動する部分についても同様である。
【００１６】
図１に示すように、駆動回路１５の電圧調整回路１２は、アンプ（又はコンパレータ）及び可変電源のシンボルで示す入力電圧調整部２１及び昇圧回路２３で構成されている。入力電圧調整部２１の詳細構成は後述する図５又は図６に示すが、アンプの反転入力端子はバッテリ２の正側端子に、反転入力端子は直流電源１６の正側端子にそれぞれ接続されている。そして、入力電圧調整部２１の出力電圧Ｖｏが昇圧回路２３に供給されている。
【００１７】
昇圧回路２３は、ダイオード２４及び２５の直列回路、発振回路２６、バッファ２７及びコンデンサ２８によりチャージポンプ回路として構成されている。ダイオード２４のアノードには、可変電源２２の出力電圧Ｖｏが入力されている。ダイオード２５のカソードは、昇圧電圧ＶＲＧの出力端子であり、コンデンサ２９を介して基準電位，例えばグランド（以降、グランドとする）に接続されている。発振回路２６の出力端子はバッファ２７の入力端子に接続されており、バッファ２７の出力端子はコンデンサ２８を介してダイオード２５のアノードに接続されている。
【００１８】
尚、ゲート駆動部１３及び１４には、制御部より入力される制御信号を、発振回路のシンボルで簡略的に表している。
図３に示すように、昇圧回路２３が出力する昇圧電圧ＶＲＧは、コンデンサ２８の端子電圧をＶＣＰＭ、ダイオード２３及び２４の順方向電圧をＶｆとすると、コンデンサ２８は入力電圧Ｖｏに充電されるので、
ＶＲＧ＝Ｖｏ＋ＶＣＰＭ−Ｖｆ−Ｖｆ＝２Ｖｏ−２Ｖｆ      …（１）
となる。そして、図４に示すように、端子電圧ＶＣＰＭが入力電圧Ｖｏに等しくなるまで充電されなければ、
ＶＲＧ＜２Ｖｏ−２Ｖｆ
となる。そこで、入力電圧調整部２１は、入力電圧Ｖ１，Ｖ２の電位差に応じて出力電圧Ｖｏを制御することで、ゲート駆動部１３に駆動電圧として供給される昇圧電圧ＶＲＧを制限する。
【００１９】
例えば図５に示すように、入力電圧調整部２１（Ａ）はＡＭＰ（アンプ）１を用いてなり、電圧Ｖ１，Ｖ２を差動増幅する差動増幅回路３０と、ＡＭＰ２〜５を用いて構成される非反転増幅回路３１〜３４の組み合わせで構成される。非反転増幅回路３４の非反転入力端子に入力される電圧Ｖ７は、差動増幅回路３０の出力電圧Ｖ４，非反転増幅回路３２，３３の出力電圧Ｖ５，Ｖ６を、それぞれ抵抗素子Ｒ５〜Ｒ７を介して加算した電圧となっている。
【００２０】
非反転増幅回路３４の出力電圧Ｖｏは、
Ｖｏ＝（Ｒ８＋Ｒ９）／Ｒ８×Ｖ７            …（２）
であり、各増幅回路３０〜３３の出力電圧Ｖ３〜Ｖ６は、それぞれ
Ｖ３＝（Ｒ１’＋Ｒ２’）／Ｒ１’×ＶＢＧ    …（３）
Ｖ４＝Ｒ２／Ｒ１×（Ｖ１−Ｖ２）            …（４）
Ｖ５＝Ｒ４／Ｒ３×（Ｖ２−Ｖ３）            …（５）
Ｖ６＝（Ｒ３’＋Ｒ４’）／Ｒ３’ ×ＶＢＧ    …（６）
となる。尚、ＶＢＧはバンドギャップリファレンス電圧である。
【００２１】
そして、非反転増幅回路３４への入力電圧Ｖ７は、
Ｖ７＝（Ｒ６×Ｒ７×Ｖ４＋Ｒ７×Ｒ５×Ｖ５＋Ｒ５×Ｒ６×Ｖ６）
／（Ｒ５×Ｒ６＋Ｒ６×Ｒ７＋Ｒ７×Ｒ５）…（７）
となる。ここで例えばＲ１〜Ｒ８＝Ｒ，（Ｒ８＋Ｒ９）／Ｒ８＝３に設定すると、出力電圧Ｖｏは、
Ｖｏ＝（Ｖ１−Ｖ２）＋（Ｖ２−Ｖ３）＋Ｖ６    …（８）
となる。
【００２２】
また、例えば図６に示すように、入力電圧調整部２１（Ｂ）は複数のコンパレータ３５と、ロジック回路３６と、アンプ３７を用いてなる非反転増幅回路３８との組み合わせで構成される。バッテリ２の正側端子とグランドとの間には、複数の抵抗素子３９からなる直列回路が接続されており、直流電源１６の正側端子とグランドとの間には、複数の抵抗素子４０からなる直列回路が接続されている。
【００２３】
各コンパレータ３５の非反転入力端子は、抵抗素子４０（１）及び４０（２）の共通接続点に共通に接続されており、各コンパレータ３５の反転入力端子は、それぞれ抵抗素子３９（１）及び３９（２）の共通接続点、抵抗素子３９（２）及び３９（３）の共通接続点、抵抗素子３９（３）及び３９（４）の共通接続点、…に接続されている。そして、各コンパレータ３５の出力端子は、それぞれロジック回路３６の入力端子に接続されている。
【００２４】
アンプ３７の反転入力端子には、バンドギャップリファレンス電圧ＶＢＧが与えられており、非反転入力端子は、複数の抵抗素子４１からなる直列回路を介してグランドに接続されていると共に、抵抗素子４２を介してアンプ３７の出力端子に接続されている。抵抗素子４１（２）〜４１（ｎ）の両端には、それぞれスイッチ４３（２）〜４３（ｎ）が並列に接続されている。そして、ロジック回路３６は、各コンパレータ３５の出力信号に応じて各スイッチ４３（２）〜４３（ｎ）のオンオフを制御する。
【００２５】
すなわち、複数のコンパレータ３５は、電圧Ｖ１，Ｖ２の電位差に応じて出力信号をハイ、ローの二値レベルに変化させる。ロジック回路３６が、それらの出力信号のレベルに応じて各スイッチ４３（２）〜４３（ｎ）のオンオフを制御することで、非反転増幅回路３８のゲインが変化する。その結果、出力電圧Ｖｏは、電圧ＶＲＧに所定のゲインを乗じた電圧となる。
その他、入力電圧調整部２１は、例えば電圧Ｖ１，Ｖ２をＡ／Ｄ変換により読み込んで、マイクロコンピュータのソフトウェアにより差電圧を求め、差電圧に応じて出力電圧Ｖｏを決定する等の構成も採用することができる。
【００２６】
次に、本実施形態の作用について、図５に示す入力電圧調整部２１（Ａ）を用いた場合で説明する。順方向電圧Ｖｆは０．７Ｖ，出力電圧Ｖ３，Ｖ６をそれぞれ１４Ｖ，１１．７Ｖに設定し、
Ｒ２／Ｒ１＝Ｒ４／Ｒ３＝０．５
Ｒ５〜Ｒ７＝Ｒ
（Ｒ８＋Ｒ９）／Ｒ８＝３
に設定する。この時、図２に示す領域１のように定常状態でＶ１＝Ｖ２＝１４Ｖである場合は、（２）式及び（７）式より
Ｖｏ＝０．５×（１４−１４）＋０．５×（１４−１４）＋１１．７＝１１．７［Ｖ］
となる。すると、昇圧回路２３が出力する昇圧電圧ＶＲＧは、（１）式より
ＶＲＧ＝２Ｖｏ−２Ｖｆ＝２（１１＋Ｖｆ）−２Ｖｆ＝２２［Ｖ］
となる。例えば、トランジスタＴ１のゲート−ソース間電圧Ｖgsの耐圧が１０Ｖである場合、電圧Ｖgsの最大値を例えば８Ｖに設定する。すなわち、
Ｖgs＝ＶＲＧ−Ｖ１＝８Ｖ
となるように制御する。
【００２７】
この状態から、領域２において電圧Ｖ１が１０Ｖに低下すると、それに伴い出力電圧Ｖｏは
Ｖｏ＝０．５×（１０−１４）＋０．５×（１４−１４）＋１１．７＝９．７［Ｖ］
に低下して昇圧電圧ＶＲＧは１８Ｖになるが、この場合もゲート−ソース間電圧Ｖgsは８Ｖに維持される。
【００２８】
そして、領域３において電圧Ｖ１が１４Ｖに復帰し、逆に電圧Ｖ２が１０Ｖに低下すると、出力電圧Ｖｏは計算上では
Ｖｏ＝０．５×（１４−１０）＋０．５×（１０−１４）＋１１．７＝１１．７［Ｖ］
となるが、ＡＭＰ５の電源電圧がＶ２であるからＶｏ＝Ｖ２＝１０［Ｖ］になる。そして、昇圧電圧ＶＲＧは（２０−２Ｖｆ）Ｖになる。この時、ゲート−ソース間電圧Ｖgsは８Ｖ未満になるが、トランジスタＴ１をオン状態にするのに問題はない。但し、電圧Ｖgsの不足が問題となる場合には、一時的に昇圧を行う構成を採用すれば良い（例えば、第３実施形態を参照）。
【００２９】
続いて、電圧Ｖ２が１４Ｖに復帰した後、更に１６Ｖまで上昇する領域４では、出力電圧Ｖｏは
Ｖｏ＝０．５×（１４−１６）＋０．５×（１６−１４）＋１１．７＝１１．７［Ｖ］
を維持する。また、図示しないが、領域４の電位関係が逆転すると、
Ｖｏ＝０．５×（１６−１４）＋０．５×（１４−１４）＋１１．７＝１２．７［Ｖ］
になる。
【００３０】
以上のように本実施形態によれば、駆動回路１５によりバッテリ２とモータ５との間に接続されるトランジスタＴ１を駆動する際に、電圧調整回路１２を構成する昇圧回路２３は、直流電源１６より供給される電圧Ｖ２を昇圧することで、トランジスタＴ１のゲートに印加する駆動用電圧を生成する。そして、入力電圧調整部２１は、バッテリ２の電圧Ｖ１と前記電圧Ｖ２との少なくとも一方が変動した際に、昇圧回路２３を介してトランジスタＴ１のソースとゲートとの間に印加される電圧Ｖgsが予め設定された上限値を超えないように調整する。したがって、トランジスタＴ１に過電圧が印加されることを防止できる。
この場合、入力電圧調整部２１（Ａ）は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて昇圧回路２３に入力される電圧Ｖｏを低下させるので、トランジスタＴ１の過電圧保護を確実に行うことができる。
【００３１】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図８に示す第２実施形態の駆動回路４４は、第１実施形態の駆動回路１５にダイオード４５及び４６を追加したもので、これらのアノードは、それぞれバッテリ２，直流電源１６の正側端子接続されている。また、これらのカソードは共通に電圧調整回路１２の電源入力端子に接続されており、入力電圧調整部２１に動作用電源として供給されている。すなわち、図５に示す入力電圧調整部２１（Ａ）について言えば、各ＡＭＰ１〜５には電源Ｖ２に替えて、ダイオード４５及び４６のカソードから動作用電源が供給されることになる。
【００３２】
以上のように構成される第２実施形態によれば、電圧調整回路１２には、電圧Ｖ１，Ｖ２のうち電圧が高い方が動作用電源として供給される。したがって、Ｖ１＞Ｖ２となった場合でも、電圧Ｖ１側を基準として出力電圧Ｖｏを調整することができる。
【００３３】
（第３実施形態）
図９に示すように、第３実施形態の駆動回路５１は昇圧回路５２を備えており、昇圧回路５２は、チャージポンプ回路の昇圧能力が変更可能に構成されている。昇圧回路５２には、入力電圧調整部２１の出力電圧Ｖｏに替えて電圧Ｖ２が直接供給されている。また、昇圧回路５２は、第１昇圧部５３（１）と第２昇圧部５３（２）とを備えている。第２昇圧部５３（２）を構成するＢＵＦ（バッファ）（２）の入力端子は、切替スイッチ５４を介して、第１昇圧部５３（１）を構成するＢＵＦ（１）の入力端子とグランドとに接続可能となっている。
【００３４】
切替スイッチ５４の切り換え制御は、コンパレータ５５の出力信号によって行われ、コンパレータ５５の非反転入力端子には電圧Ｖ１が、反転入力端子には電圧Ｖ２が与えられている。また、ＢＵＦ（１），ＢＵＦ（２）の動作用電源には、電圧Ｖ２が可変電流源Ｉ（１），Ｉ（２）を介して与えられている。可変電流源Ｉ（１），Ｉ（２）（定電流回路）の電流制御は、アンプのシンボルで示す差動増幅回路５６（電圧調整回路）の出力信号によって行われ、差動増幅回路５６の非反転入力端子には電圧Ｖ１が、反転入力端子には電圧Ｖ２が与えられている。
【００３５】
次に、第３実施形態の作用について説明する。昇圧回路５２は、（Ｖ１≦Ｖ２）の場合は、第２昇圧部５３（２）の入力端子がグランドに接続され、第１昇圧部５３（１）による１段のみで昇圧動作を行う。そして、（Ｖ１＞Ｖ２）の場合は、第２昇圧部５３（２）の入力端子がＢＵＦ（１）の入力端子に接続されて、第２昇圧部５３（２）も加えた２段で昇圧動作を行うようになる。
【００３６】
また、差動増幅回路５６の出力電圧により、電圧Ｖ１，Ｖ２間の電位差が大きくなると可変電流源Ｉ（１），Ｉ（２）より供給される電流を絞ることで、コンデンサＣ（１），Ｃ（２）の充電電流量を低下させて、昇圧回路５２の昇圧能力を低下させる。これにより、トランジスタＴ５のゲートに印加する電圧Ｖgsを低下させる。
【００３７】
以上のように第３実施形態によれば、差動増幅回路５６は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、昇圧回路５２を構成するコンデンサＣ（１），Ｃ（２）の充電電流量を低下させる。具体的には、コンデンサＣ（１），Ｃ（２）に充電電流を供給する可変電流源Ｉ（１），Ｉ（２）により供給される電流値を低下させるようにした。したがって、第１実施形態と同様の効果が得られる。また、昇圧回路５２は、電圧Ｖ１，Ｖ２の大小関係に応じて昇圧能力を変更するので、（Ｖ１＞Ｖ２）となった場合でもトランジスタＴ１を駆動することができる。
【００３８】
（第４実施形態）
図１０に示すように、第４実施形態の駆動回路６１は、第１実施形態の駆動回路１５にＳＩＮＫ回路６２（電圧降下手段）を追加した構成である。ＳＩＮＫ回路６２は、ドレインが抵抗素子６３を介して昇圧回路２３の出力端子に接続され、ソースがグランドに接続されるＮチャネルＭＯＳＦＥＴ６４（半導体スイッチング素子）と、出力端子がＦＥＴ６４のゲートに接続されるコンパレータ６５とを備えている。コンパレータ６５の反転入力端子はバッテリ２の正側端子に接続され、非反転入力端子は抵抗素子６６を介して昇圧回路２３の出力端子に接続されていると共に、抵抗素子６７を介してグランドに接続されている。すなわち、第１実施形態の電圧調整回路１２にＳＩＮＫ回路６２を加えたものが、電圧調整回路６８を構成している。
【００３９】
次に、第４実施形態の作用について説明する。図１１に示すように、第１実施形態の駆動回路１５による場合に、（Ｖ２＞Ｖ１）となる領域２に至ったとしても、電圧調整回路１２の制御遅れや負荷の大きさなどにより、電圧Ｖｏの制御のみでは昇圧電圧ＶＲＧを低下させ切れない場合が想定される。その場合に、第４実施形態の電圧調整回路６８では、昇圧電圧ＶＲＧを分圧したコンパレータ６５の非反転入力端子の電位が電圧Ｖ１よりも高くなると、コンパレータ６５の出力信号ＳｏによりＦＥＴ６４がオンして昇圧電圧ＶＲＧを強制的に低下させる。
【００４０】
以上のように第４実施形態によれば、電圧調整回路６８は、昇圧回路２３の電圧出力端子とグランドとの間に配置されるＳＩＮＫ回路６２を備え、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて昇圧電圧ＶＲＧを低下させる。具体的には、ＳＩＮＫ回路６２を、前記電圧出力端子とグランドとの間に接続される抵抗素子６３及びＦＥＴ６４の直列回路と、電圧Ｖ１と昇圧電圧ＶＲＧの分圧電位とを比較してＦＥＴ６４の導通状態を制御するコンパレータ６５とで構成した。したがって、入力電圧調整部２１の制御遅れなどがある場合でも、昇圧電圧ＶＲＧを迅速に低下させることができる。
【００４１】
（第５実施形態）
図１２に示すように、第５実施形態の駆動回路７１では、チャージポンプ回路である昇圧回路７２を構成するバッファ２７に対する電源が可変電流源７３（定電流回路）を介して供給されており、可変電流源７３の電流制御は、アンプ又はコンパレータのシンボルで示す電圧調整回路７４によって行われる。
【００４２】
電圧調整回路７４がアンプである場合、可変電流源７３（Ａ）として例えば図１３に示す構成を採用する。電源（Ｖ２）とグランドとの間に、抵抗素子７５及びＰＮＰトランジスタ７６の直列回路を接続し、それらの共通接続点をＮＰＮトランジスタ７７のベースに接続する。ＮＰＮトランジスタ７７のエミッタは、抵抗素子７８（抵抗値Ｒ）を介してグランドに接続する。電源側にＰＮＰトランジスタ７９ａ及び７９ｂのミラー対を構成し、トランジスタ７９ａのコレクタは、自身のベースとトランジスタ７７のコレクタに接続する。
【００４３】
以上の構成において、トランジスタ７６のベースに電圧調整回路７４の出力電圧Ｖｉｎを与えると、トランジスタ７９ｂのコレクタよりＩＯＵＴ＝Ｖin／Ｒが出力される。したがって、出力電圧Ｖｉｎを{Ｖｉｎ＝（Ｖ１−Ｖ２）＋ＶＢＧ}とすれば、電圧Ｖ１，Ｖ２の差電圧に応じた可変電流ＩＯＵＴが得られる。
【００４４】
また、電圧調整回路７４がアンプである場合、可変電流源７３（Ｂ）として例えば図１４に示す構成を採用する。これは、可変電流源７３（Ａ）の抵抗素子７８を抵抗素子７８ａ及び７８ｂ（抵抗値Ｒａ及びＲｂ）の直列回路に置き換え、抵抗素子７８ｂの両端にスイッチ８０を接続したものである。そして、トランジスタ７６のベースには、バンドギャップリファレンス電圧ＶＢＧを与える。上記直列回路の抵抗値をＲｘとすると、トランジスタ７９ｂのコレクタよりＩＯＵＴ＝ＶＢＧ／Ｒｘが出力される。電圧調整回路７４の出力電圧に応じてスイッチ８０のオンオフを制御すれば、抵抗値ＲｘをＲａと（Ｒａ＋Ｒｂ）とに切替えられるので、やはり電圧Ｖ１，Ｖ２の差電圧に応じた可変電流ＩＯＵＴが得られる。
【００４５】
図１５に示すように昇圧回路をモデル化し、コンデンサＣの端子電圧をＶとするとＶ＝Ｉ・Ｔ／Ｃで表される。図１６に示すように、電流源によりコンデンサＣを充電する時間Ｔが一定であれば、端子電圧Ｖは充電電流Ｉの大きさに比例する。電流値（Ｉ１＞Ｉ２）の場合にＶ＿Ｉ１が電源電圧Ｖａに到達するとしても、Ｖ＿Ｉ２で上昇する電圧Ｖｂは（＜Ｖａ）となる。
【００４６】
次に、第５実施形態の作用について説明する。図１７に示すように、電流値Ｉ１，Ｉ２を、それぞれ充電時間Ｔで電圧Ｖａ（＝８Ｖ），Ｖｂ（＝４Ｖ）まで上昇可能な電流に設定する。Ｖ１＝Ｖ２＝１４［Ｖ］の領域では、電流値Ｉ１により昇圧電圧ＶＲＧは（１４＋８＝）２２［Ｖ］となる。この状態からＶ１＝１０［Ｖ］に低下すると、電流値Ｉ２に切替えて昇圧電圧ＶＲＧを（１４＋４＝）１８［Ｖ］にする。
【００４７】
Ｖ１＝１４［Ｖ］，Ｖ２＝１０［Ｖ］の領域では電流値Ｉ１となるが、昇圧電圧ＶＲＧは（１０＋８＝１８［Ｖ］）に留まる。但し、このケースにおいて充電時間Ｔで電圧Ｖｃ（＝１０Ｖ）まで上昇可能な電流値Ｉ３に切替え可能であれば、昇圧電圧ＶＲＧを２０Ｖまで到達させることができる。
【００４８】
以上のように第５実施形態によれば、電圧調整回路７４は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、昇圧回路２３に内蔵されるコンデンサ２８の充電電流量を低下させる。具体的には、コンデンサ２８に充電電流を供給する可変電流源７３の電流値を低下させるようにした。これにより、昇圧電圧ＶＲＧを低下させることができる。
【００４９】
（第６実施形態）
図１８に示すように、第６実施形態の駆動回路８１では、チャージポンプ回路である昇圧回路８２を構成するバッファ２７に対する電源が、可変電圧源８３（定電圧回路）を介して供給されており、可変電圧源８３の電圧制御は、第５実施形態と同様に電圧調整回路７４によって行われる。
【００５０】
電圧調整回路７４がアンプである場合、可変電圧源８３（Ａ）として例えば図１９（ａ）に示す構成を採用する。ＮチャネルＭＯＳＦＥＴのドレインを電源に接続し、ゲートに電圧調整回路７４の出力電圧Ｖｉｎを与えれば、ソースからの出力電圧Ｖｏは（＝Ｖｉｎ−Ｖｔ）となる（ソースフォロワ出力）。尚、ＶｔはＦＥＴの閾値電圧である。また、図１９（ｂ）に示すように、ＮチャネルＭＯＳＦＥＴをＮＰＮトランジスタに置き換えればエミッタフォロワ出力となり、エミッタからの出力電圧Ｖｏは（＝Ｖｉｎ−Ｖｆ）となる。尚、Ｖｆは、トランジスタのベース−エミッタ間電圧である。
【００５１】
また、電圧調整回路７４がコンパレータである場合は、可変電圧源８３（Ｂ）として図２０に示す構成を採用する。２つのダイオードのアノードを電流源ＩＲＥＦに共通に接続し、一方のカソードに図１４に示す抵抗素子７８ａ及び７８ｂの直列回路並びにスイッチ８０を接続して、同様に電圧調整回路７４の出力電圧に応じてスイッチ８０のオンオフを制御する。すると、他方のカソードからの出力電圧Ｖｏを（＝ＩＲＥＦ×Ｒｘ）で制御できる。尚、抵抗素子７８の代わりにダイオードやツェナーダイオードを用いても良い。
【００５２】
次に、第６実施形態の作用について説明する。図２１に示すように、Ｖ１＝Ｖ２＝１４［Ｖ］の領域では、バッファ２７の電源電圧Ｖｏが（８＋２Ｖｆ）［Ｖ］となるように制御する。すると、昇圧電圧ＶＲＧは、１４＋８＋２Ｖｆ−２Ｖｆ＝２２［Ｖ］となる。この状態からＶ１＝１０［Ｖ］に低下した場合には、電源電圧Ｖｏが（４＋２Ｖｆ）［Ｖ］となるように制御する。すると、昇圧電圧ＶＲＧは（１４＋４＋２Ｖｆ−２Ｖｆ＝）１８［Ｖ］となる。
【００５３】
Ｖ１＝１４［Ｖ］，Ｖ２＝１０［Ｖ］の領域では、電源電圧Ｖｏ＝１０［Ｖ］に制御すれば昇圧電圧ＶＲＧは（２０−２Ｖｆ）［Ｖ］になる。また、Ｖ１＝１４［Ｖ］，Ｖ２＝１６［Ｖ］の領域では、電源電圧Ｖｏが（６＋２Ｖｆ）［Ｖ］となるように制御すれば昇圧電圧ＶＲＧは１６＋６＝２２［Ｖ］になる。
以上のように第６実施形態によれば、可変電圧源８３を用いて、昇圧回路８２を構成するバッファ２７に対する電源電圧Ｖｏを可変制御することで、コンデンサ２８に対する充電電流量を低下させるようにした。したがって、第５実施形態と同様の効果が得られる。
【００５４】
（第７実施形態）
図２２に示すように、第７実施形態の駆動回路９１では、第６実施形態の可変電圧源８３を可変抵抗９２（抵抗回路）に置き換えて昇圧回路９３を構成している。図２３に示すように、図１５と同様に昇圧回路をモデル化し、電流源Ｉを抵抗Ｒに置き換えると、コンデンサＣの端子電圧をＶは、
Ｖ＝Ｖａ｛１−ｅｘｐ（−Ｔ／ＲＣ）｝
で表される。図２４に示すように、抵抗Ｒを介してコンデンサＣを充電する時間Ｔが一定であれば、端子電圧Ｖは抵抗Ｒの抵抗値によって異なる。抵抗値（Ｒ２＞Ｒ１）の場合、Ｖ＿Ｒ１で電源電圧Ｖａに到達するとしても、Ｖ＿Ｒ２で上昇する電圧Ｖｂは（＜Ｖａ）となる。
【００５５】
次に、第７実施形態の作用ついて説明する。図２５に示すように、Ｖ１＝Ｖ２＝１４［Ｖ］の領域では、可変抵抗９２の抵抗値をＲ１に設定し、昇圧回路９２のポンピング電圧Ｖａを８Ｖにする。すると、昇圧電圧ＶＲＧは（１４＋８＝）２２［Ｖ］となる。この状態からＶ１＝１０［Ｖ］に低下した場合には、可変抵抗９２の抵抗値をＲ２に設定し、ポンピング電圧Ｖｂを４Ｖにする。すると、昇圧電圧ＶＲＧは（１４＋４＝）１８［Ｖ］となる。
【００５６】
Ｖ１＝１４［Ｖ］，Ｖ２＝１０［Ｖ］の領域では、可変抵抗９２の抵抗値をＲ１に設定すれば、昇圧電圧ＶＲＧは（１０＋８＝）１８［Ｖ］になる。また、Ｖ１＝１４［Ｖ］，Ｖ２＝１８［Ｖ］の領域では、可変抵抗９２の抵抗値をＲ２に設定すれば昇圧電圧ＶＲＧは（１８＋４＝）２２［Ｖ］になる。
以上のように第７実施形態によれば、電圧調整回路７４は、コンデンサ２８に直流電源１６より充電電流を供給する可変抵抗９２を備え、その抵抗値を上昇させて充電電流量を低下させるようにした。したがって、第６実施形態と同様の効果が得られる。
【００５７】
（第８実施形態）
図２６に示すように、第８実施形態の駆動回路１０１では、第１実施形態の昇圧回路２３における発振回路２６を可変発振回路１０２に置き換えて昇圧回路１０３を構成している。そして、電圧調整回路７４により可変発振回路１０２を制御する。可変発振回路１０２は、バッファ２７に出力するポンピングクロックのデューティを変更可能に構成されている。図２７に示すように、コンデンサ２８を充電する期間がＴ１であればポンピング電圧Ｖａまで昇圧可能である場合、それよりも短い期間Ｔ２では電圧Ｖｂ（＜Ｖａ）までしか昇圧されない。
【００５８】
次に、第８実施形態の作用ついて説明する。図２８に示すように、Ｖ１＝Ｖ２＝１４［Ｖ］の領域では、可変発振回路１０２のローレベルデューティを期間Ｔ１に相当する値に設定し、昇圧回路１０２のポンピング電圧Ｖａを８Ｖにする。すると、昇圧電圧ＶＲＧは（１４＋８＝）２２［Ｖ］となる。この状態からＶ１＝１０［Ｖ］に低下した場合には、同デューティを期間Ｔ２に相当する値に設定し、ポンピング電圧Ｖｂを４Ｖにする。すると、昇圧電圧ＶＲＧは（１４＋４＝）１８［Ｖ］となる。
【００５９】
Ｖ１＝１４［Ｖ］，Ｖ２＝１０［Ｖ］の領域では、デューティを期間Ｔ１相当値に設定すれば、昇圧電圧ＶＲＧは（１０＋８＝）１８［Ｖ］になる。また、Ｖ１＝１４［Ｖ］，Ｖ２＝１８［Ｖ］の領域では、デューティを期間Ｔ２相当値に設定すれば、昇圧電圧ＶＲＧは（１８＋４＝）２２［Ｖ］になる。
【００６０】
以上のように第８実施形態によれば、電圧調整回路７４は、（Ｖ１≦Ｖ２）の初期条件で両電圧の差が増大するのに応じて、昇圧回路１０２のポンピングクロックのデューティを低下させることで充電電流量を低下させるようにした。したがって、第６又は第７実施形態と同様の効果が得られる。尚、デューティに替えてポンピングクロックの周波数を低下させるように構成しても良い。
【００６１】
（第９実施形態）
図２９に示すように、第９実施形態の駆動回路１０４では、第１実施形態の駆動回路１５において、ゲート駆動部１３に対する電源が可変電圧源８３（定電圧回路，電圧変化手段）を介して供給されており、可変電圧源８３の電圧制御は、第５実施形態と同様に電圧調整回路７４によって行われる。
【００６２】
次に、第９実施形態の作用について説明する。図３０に示すように、この場合、昇圧電圧ＶＲＧは電圧Ｖ２の変化に伴って変化し、Ｖ１＝Ｖ２＝１４［Ｖ］の場合は（２８−２Ｖｆ）［Ｖ］となる。このとき、電圧調整回路７４は、可変電圧源８３を介して供給されるゲート駆動部１３の電源電圧Ｖｏ，すなわちトランジスタＴ１のゲート電位が２２［Ｖ］となるように制御する。
【００６３】
Ｖ１＝１０［Ｖ］，Ｖ２＝１４［Ｖ］の領域では、昇圧電圧ＶＲＧは（２８−２Ｖｆ）［Ｖ］のままであるが、電源電圧Ｖｏが１８［Ｖ］となるように制御することで、トランジスタＴ１のゲート−ソース間電圧Ｖgsを８Ｖにする。Ｖ１＝１４［Ｖ］，Ｖ２＝１０［Ｖ］の領域では、昇圧電圧ＶＲＧは（２０−２Ｖｆ）［Ｖ］に低下するが、この時、電源電圧Ｖｏは昇圧電圧ＶＲＧに等しくなる。そして、Ｖ１＝１４［Ｖ］，Ｖ２＝１６［Ｖ］の領域では、昇圧電圧ＶＲＧは（３２−２Ｖｆ）［Ｖ］に上昇するが、電源電圧Ｖｏは２２［Ｖ］を維持する。
【００６４】
以上のように第９実施形態によれば、電圧調整回路７４が電圧Ｖ１，Ｖ２の変化に応じて可変電圧源８３を制御することでゲート駆動部１３の電源電圧Ｖｏを変化させて、トランジスタＴ１のゲート−ソース間電圧Ｖgsが上限値を超えないように制御する。したがって、各実施形態と同様の効果が得られる。
【００６５】
（第１０実施形態）
図３１に示す第１０実施形態の駆動回路１１１は、昇圧回路１１２がＤＣＤＣコンバータで構成されている。ダイオード２４は削除されており、直流電源１６の正側端子とダイオード２５のアノードとの間にはコイル１１３が接続されている。ダイオード２５のカソードとグランドとの間には、抵抗素子１１４及び１１５の直列回路が接続されており、それらの共通接続点は、エラーアンプ１１６の反転入力端子に接続されている。エラーアンプ１１６の非反転入力端子には、可変電圧源１１７の出力電圧（基準電圧）が与えられており、可変電圧源１１７は電圧調整回路７４により制御される。
【００６６】
エラーアンプ１１６の出力端子は、コンパレータ１１８の反転入力端子に接続されており、コンパレータ１１８の非反転入力端子には、発振回路１１９が出力する三角波のキャリアが与えられている。ダイオード２５のアノードとグランドとの間には、トランジスタ（ＮチャネルＭＯＳＦＥＴ）１２０が接続されており、コンパレータ１１８の出力端子はバッファ１２１を介してトランジスタ１２０のゲートに接続されている。
【００６７】
次に、第１０実施形態の作用について説明する。電圧調整回路７４は、電圧Ｖ１，Ｖ２の電位差が大きくなるのに応じて、可変電圧源１１７の出力電圧を低下させ、昇圧回路１１２により生成される昇圧電圧ＶＲＧを低下させる。したがって、この構成による場合も各実施形態と同様の効果が得られる。
【００６８】
（第１１実施形態）
図３２に示す第１１実施形態の駆動回路１３１は、昇圧回路１１２の構成を若干変更した昇圧回路１３２に置き換えたものである。昇圧回路１３２は、可変電圧源１１７を定電圧源１３３に、抵抗素子１１５を可変抵抗素子１３４に置き換えたもので、電圧調整回路７４は可変抵抗素子１３４の抵抗値を制御する。
【００６９】
次に、第１１実施形態の作用について説明する。電圧調整回路７４は、電圧Ｖ１，Ｖ２の電位差が大きくなるのに応じて可変抵抗素子１３４の抵抗値を上昇させる。これにより、エラーアンプ１１６への帰還量が増加（フィードバックゲインが減少）するので、昇圧回路１３２により生成される昇圧電圧ＶＲＧが低下することになる。したがって、第１０実施形態と同様の効果が得られる。
【００７０】
（第１２実施形態）
図５相当図である図３３に示すように、第１２実施形態の入力電圧調整部２１（Ｃ）は、入力電圧調整部２１（Ａ）より差動増幅回路３０を削除し、非反転増幅回路３２を構成するＡＭＰ３の非反転入力端子に与える電源電圧をＶ１とした構成である。すなわち、
（Ｖ７＝Ｖ５＋Ｖ６）とする。そして、（Ｒ８＝Ｒ９）に設定することで、より小規模の回路で構成される入力電圧調整部２１（Ｃ）によって、第１実施形態と同様の効果が得られる。
【００７１】
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
以上の各実施形態は、電圧Ｖ１，Ｖ２の関係が（Ｖ１≦Ｖ２）であることを前提としたものであるが、両者の関係が（Ｖ１≧Ｖ２）である場合でも対応することができる。例えば、両電圧の差が増大するのに応じて、
・昇圧回路２３に入力される電圧を上昇させる。
・昇圧回路２３に内蔵されるコンデンサ２８の充電電流量を上昇させる。
・ポンピングクロックの周波数又はデューティを上昇させる。
・エラーアンプ１１６の基準電圧を上昇させる。
・エラーアンプ１１６への帰還量を減少させる。
・バッファ２７に供給する電源電圧を上昇させる。
・ゲート駆動部１３に供給する昇圧電圧を上昇させる。
などにより、昇圧回路が出力する昇圧電圧を上昇させるように対応すれば良い（例えば、図３４参照）。また、（Ｖ１≦Ｖ２）のケースと（Ｖ１≧Ｖ２）ケースとの双方に対応する構成を備えて、ケースに応じて切替えて使用しても良い。
【００７２】
また、第４〜第９実施形態についても第２又は第３実施形態の構成を適用することで、（Ｖ１＞Ｖ２）となる領域においても、電圧Ｖ１側を基準として出力電圧Ｖｏを調整し（ＶＲＧ＝Ｖ１＋Ｖ８）、トランジスタＴ１を駆動することができる。
【符号の説明】
【００７３】
図面中、２はバッテリ（第１電源）、５はモータ（負荷）、１２は電圧調整回路、１６は直流電源（第２電源）、２３は昇圧回路、２８コンデンサ、Ｔ１はトランジスタ（半導体スイッチング素子）を示す。
【図１】
2016136805.tif 000003
【図２】
2016136805.tif 000004
【図３】
2016136805.tif 000005
【図４】
2016136805.tif 000006
【図５】
2016136805.tif 000007
【図６】
2016136805.tif 000008
【図７】
2016136805.tif 000009
【図８】
2016136805.tif 000010
【図９】
2016136805.tif 000011
【図１０】
2016136805.tif 000012
【図１１】
2016136805.tif 000013
【図１２】
2016136805.tif 000014
【図１３】
2016136805.tif 000015
【図１４】
2016136805.tif 000016
【図１５】
2016136805.tif 000017
【図１６】
2016136805.tif 000018
【図１７】
2016136805.tif 000019
【図１８】
2016136805.tif 000020
【図１９】
2016136805.tif 000021
【図２０】
2016136805.tif 000022
【図２１】
2016136805.tif 000023
【図２２】
2016136805.tif 000024
【図２３】
2016136805.tif 000025
【図２４】
2016136805.tif 000026
【図２５】
2016136805.tif 000027
【図２６】
2016136805.tif 000028
【図２７】
2016136805.tif 000029
【図２８】
2016136805.tif 000030
【図２９】
2016136805.tif 000031
【図３０】
2016136805.tif 000032
【図３１】
2016136805.tif 000033
【図３２】
2016136805.tif 000034
【図３３】
2016136805.tif 000035
【図３４】
2016136805.tif 000036