(57)【要約】【課題】本発明は、チャネル抵抗の低減とＪＦＥＴ抵抗の低減を両立する炭化珪素半導体装置及びその製造方法の提供を目的とする。【解決手段】本発明の炭化珪素半導体装置は、第１導電型の炭化珪素基板と、炭化珪素基板の主面上の第１導電型のドリフト層と、ドリフト層の表層に、互いに離間して設けられた第２導電型のウェル領域と、を備え、ウェル領域は、その第２導電型不純物濃度が深さ方向に４００ｎｍ以下の範囲で１×１０１８ｃｍ−３からドリフト層における第１導電型不純物濃度に等しい濃度まで減少するレトログレードプロファイルを有する。【選択図】図１
2016004955.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素基板と、
前記炭化珪素基板の主面上の第１導電型のドリフト層と、
前記ドリフト層の表層に、互いに離間して設けられた第２導電型のウェル領域と、を備え、
前記ウェル領域は、その第２導電型不純物濃度が深さ方向に４００ｎｍ以下の範囲で１×１０１８ｃｍ−３から前記ドリフト層における第１導電型不純物濃度に等しい濃度まで減少するレトログレードプロファイルを有する、
炭化珪素半導体装置。
【請求項２】
前記炭化珪素基板は、前記主面の面方位が（０００１）面に対してオフ角を有し、ポリタイプが４Ｈである、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ウェル領域はストライプ状に設けられる、
請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記炭化珪素半導体装置はＭＯＳＦＥＴ又はＩＧＢＴである、
請求項１から３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
第１導電型の炭化珪素基板の主面上に第１導電型のドリフト層を形成し、
前記ドリフト層の表層に、互いに離間して設けられた第２導電型のウェル領域を形成する、
炭化珪素半導体装置の製造方法であって、
前記ウェル領域は、前記ドリフト層上に矩形形状の注入マスクを形成し、前記注入マスクの長手方向の側壁に平行な方向かつ前記ドリフト層の注入面に対して斜め方向からイオン注入を行うことにより形成される、
炭化珪素半導体装置の製造方法。
【請求項６】
前記炭化珪素基板の主面は（０００１）面に対してオフ方向にオフ角を有し、
前記イオン注入は、前記オフ方向と平行な方向に行われる、
請求項５に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記イオン注入の前記注入面に対する角度は、前記注入面の法線から前記オフ方向に２２°から前記オフ角を差し引いた角度以上とする、
請求項６に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チャネリングを改善すると共にチャネル抵抗を低減するイオン注入方法に関する。
【背景技術】
【０００２】
従来、半導体装置の形成においてイオン注入におけるチャネリングを抑制するため、注入マスクの側壁の法線方向に対して所定の角度からイオン注入を行う方法（例えば特許文献１）、基板の法線方向に対して所定の傾斜角（注入角）を有したまま、法線を軸に回転させながらイオン注入を行う傾斜回転注入法（例えば特許文献２）、所定の注入角を有したままパラレルスキャンする方法（例えば特許文献３）が採用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２５６１７３号公報
【特許文献２】特開平５−４１３８７号公報
【特許文献３】特開平５−１６６７４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１−３のイオン注入方法はいずれも、注入マスクの側壁の法線方向で斜めイオン注入を行っているため、一部のイオンは注入マスクの端部を斜め方向に通過して入射するため、飛程が短くなる。そのため、注入マスク端部の下のＳｉＣ基板表面部分において、局所的に不純物濃度が高い領域が形成され、ＭＯＳＦＥＴのチャネル抵抗が増大するという問題点があった。
【０００５】
本発明は上述の問題点に鑑み、チャネル抵抗の低減とＪＦＥＴ抵抗の低減を両立する炭化珪素半導体装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素基板と、炭化珪素基板の主面上の第１導電型のドリフト層と、ドリフト層の表層に、互いに離間して設けられた第２導電型のウェル領域と、を備え、ウェル領域は、その第２導電型不純物濃度が、深さ方向に４００ｎｍ以下の範囲で１×１０１８ｃｍ−３からドリフト層における第１導電型不純物濃度に等しい濃度まで減少するレトログレードプロファイルを有する。
【０００７】
本発明に係る炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素基板の主面上に第１導電型のドリフト層を形成し、ドリフト層の表層に、互いに離間して設けられた第２導電型のウェル領域を形成する。そして、ウェル領域は、ドリフト層上に矩形形状の注入マスクを形成し、注入マスクの長手方向の側壁に平行な方向かつドリフト層の注入面に対して斜め方向からイオン注入を行うことにより形成される。
【発明の効果】
【０００８】
本発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素基板と、炭化珪素基板の主面上の第１導電型のドリフト層と、ドリフト層の表層に、互いに離間して設けられた第２導電型のウェル領域と、を備え、ウェル領域は、その第２導電型不純物濃度が、深さ方向に４００ｎｍ以下の範囲で１×１０１８ｃｍ−３からドリフト層における第１導電型不純物濃度に等しい濃度まで減少するレトログレードプロファイルを有する。ウェル領域の不純物濃度プロファイルを上述のレトログレードとすることにより、チャネル抵抗の低減とＪＦＥＴ抵抗の低減を両立することができる。
【０００９】
本発明に係る炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素基板の主面上に第１導電型のドリフト層を形成し、ドリフト層の表層に、互いに離間して設けられた第２導電型のウェル領域を形成する。そして、ウェル領域は、ドリフト層上に矩形形状の注入マスクを形成し、注入マスクの長手方向の側壁に平行な方向かつドリフト層の注入面に対して斜め方向からイオン注入を行うことにより形成される。これにより、チャネル抵抗が低く、ＪＦＥＴ抵抗が低い炭化珪素半導体装置を製造することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１のＭＯＳＦＥＴの断面図である。
【図２】実施の形態１に係る注入マスク及びウェル領域の配置を示す炭化珪素基板の平面図である。
【図３】図２のａ−ａ´断面図である。
【図４】図２のｂ−ｂ´断面図である。
【図５】４°オフ基板における注入角度と濃度プロファイルの裾の引き具合の関係を示す図である。
【図６】８°オフ基板における注入角度と濃度プロファイルの裾の引き具合の関係を示す図である。
【図７】ウェル領域の濃度プロファイルを示す図である。
【図８】ＭＯＳＦＥＴのオン状態の電流−電圧特性を示す図である。
【図９】ＭＯＳＦＥＴのオン抵抗を示す図である。
【図１０】実施の形態１の変形例に係る注入マスク及びウェル領域の配置を示す炭化珪素基板の平面図である。
【発明を実施するための形態】
【００１１】
＜Ａ．実施の形態１＞
＜Ａ−１．チャネリング＞
炭化珪素（ＳｉＣ）基板を用いたＭＯＳＦＥＴの作成において、不純物のドーピングはイオン注入によって行われる。ＳｉＣはＳｉに比べて不純物の熱拡散係数が非常に小さいため、Ｓｉ基板のように、不純物の熱拡散によって不純物濃度のプロファイルを決定することが出来ない。そのため、ＳｉＣ基板では、不純物領域における不純物濃度のピーク値や注入深さは、イオン注入の条件によって制御される。
【００１２】
イオン注入によって形成されるＭＯＳＦＥＴのウェル領域は、チャネル抵抗を低減するために、表面側の不純物濃度を薄くする必要がある一方、表面側以外ではパンチスルーを抑制するため、不純物濃度を１×１０１８ｃｍ−３以上とする必要がある。加えて、耐圧数ｋＶのＭＯＳＦＥＴのドリフト層濃度は１×１０１５ｃｍ−３以上であり、ＪＦＥＴ抵抗を低減するために、ドリフト層と不純物濃度が等しくなる注入深さは、浅くする必要がある。以上をまとめると、ウェル領域の不純物濃度プロファイルは、表面側で最も小さく、ある深さでピークを持ち、急峻に減少する、レトログレードが必要となる。
【００１３】
イオン注入において、注入された不純物が原子の隙間を通して基板の奥深くに達する、チャネリングと呼ばれる現象がある。Ｓｉ基板では、チャネリングを抑制するために基板を７〜８°傾斜させてイオン注入を行っている。一方、ＳｉＣ基板の場合は、デバイス作製に用いられる基板に４〜８°のオフ角が設けられているため、チャネリングは起こらないと考えられており、チャネリングの抑制の観点からの斜めイオン注入は行われていなかった。
【００１４】
しかしながら、出願人は、ＳｉＣ基板では、結晶格子と衝突し散乱したイオンのランダム成分により二次的なチャネリングが発生し、濃度プロファイルが裾を引き、その結果、深いＪＦＥＴ領域が形成されＪＦＥＴ抵抗の増大が生じることを発見した。そのため、ＳｉＣ基板においてウェル領域を形成する際も、二次的なチャネリングを避けてレトログレードの急峻な濃度プロファイルを形成するためには、Ｓｉ基板と同様に基板の注入面に対して斜め方向からイオン注入を行うことが必要である。
【００１５】
上記の問題を解決するため、イオン注入時にマスクの側壁に対して垂直な方向において、注入面に対して斜め注入を行った場合、マスク端部を斜め方向に通過して入射するイオンによる局所的な高濃度領域が形成されるため、チャネル抵抗が増大してしまう。
【００１６】
そこで、本発明に係る炭化珪素半導体装置は、注入マスクの側壁に対して平行な方向において、注入面に対して斜め方向からイオン注入を行うことにより、ウェル領域を形成する。この方法により作製したｐウェル領域の濃度プロファイルは、前述した二次的なチャネリングが抑制されるため、従来と比べて急峻に減少するという特徴を持つ。
【００１７】
＜Ａ−２．構成＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置である縦型ＭＯＳＦＥＴ１００の断面模式図である。以下、本明細書では半導体層の導電型について、第１導電型をｎ型、第２導電型をｐ型とするが、逆の導電型であってもよい。
【００１８】
縦型ＭＯＳＦＥＴ１００は、ＳｉＣ基板１０、ドリフト層２０、ウェル領域３０、ソース領域４０、ゲート絶縁膜５０、層間絶縁膜５５、ゲート電極６０、ソースオーミック電極７０、裏面オーミック電極７１、ソース電極８０及びドレイン電極８５を備えている。
【００１９】
ＳｉＣ基板１０は、第１導電型で低抵抗の炭化珪素からなり、４Ｈのポリタイプを有する。そして、その第１主面の面方位は、（０００１）面からｃ軸方向に４°傾斜している。ＳｉＣ基板１０の第１主面上には、第１導電型の炭化珪素からなるドリフト層２０が形成される。
【００２０】
ドリフト層２０の表層側には、第２導電型の半導体層であるウェル領域３０が平面視において離間して複数形成される。ウェル領域３０は、アルミニウム（Ａｌ）を不純物として含有する第２導電型の半導体層である。ドリフト層２０の表層のうち、隣接するウェル領域３０の間の領域であって、ドリフト層２０の表面からウェル領域３０の深さと同じ深さまでの領域を離間領域２１とする。
【００２１】
ウェル領域３０の表層には、窒素（Ｎ）を不純物として含有する第１導電型の半導体層であるソース領域４０が形成される。また、ソース領域４０には部分的に、その表層から底面までを貫通する第２導電型のウェルコンタクト領域３５が形成される。ウェルコンタクト領域の第２導電型不純物は、アルミニウム（Ａｌ）である。
【００２２】
ウェル領域３０の表面とソース領域４０の一部の表面とに跨って、酸化珪素からなるゲート絶縁膜５０が形成される。さらに、ゲート絶縁膜５０の表面には、ゲート絶縁膜５０を介してウェル領域３０及びソース領域４０の端部と対向するように、ゲート電極６０が形成される。なお、ウェル領域３０のうち、ゲート絶縁膜５０を介してゲート電極６０と対向し、オン動作時に反転層が形成される領域をチャネル領域という。
【００２３】
ゲート絶縁膜５０上には、ゲート電極６０を覆うように酸化珪素で構成される層間絶縁膜５５が形成される。ソース領域４０のうちゲート絶縁膜５０で覆われていない領域の表面と、ウェルコンタクト領域３５のうちソース領域４０と接する側の一部の表面とには、炭化珪素との接触抵抗を低減するためのソースオーミック電極７０が形成される。なお、ウェル領域３０は、低抵抗のウェルコンタクト領域３５を介して、ソースオーミック電極７０と電子の授受を容易に行うことが可能である。
【００２４】
ソースオーミック電極７０及び層間絶縁膜５５上には、ソース電極８０が形成されている。ＳｉＣ基板１０の第１主面と反対側の第２主面、すなわち裏面側には、裏面オーミック電極７１を介してドレイン電極８５が形成される。また、図示しないが、半導体装置内のユニットセルが存在しない領域の一部において、ゲート電極６０は層間絶縁膜５５に開けられたゲートコンタクトホールを介してゲートパッド及びゲート配線と電気的に短絡している。
【００２５】
＜Ａ−３．製造工程＞
ＭＯＳＦＥＴ１００の製造方法について説明する。まず、４Ｈのポリタイプを有するＳｉＣ基板１０を準備し、ＳｉＣ基板１０の（０００１）面から［１１−２０］方向にオフ角だけ傾斜した第１主面上に、化学気相堆積（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、５〜５０μｍの厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長する。ドリフト層２０の第１導電型不純物濃度は１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３とする。
【００２６】
次に、ドリフト層２０の表面にフォトレジストなどにより注入マスク３１を形成し、Ａｌを第２導電型不純物としてイオン注入する。このイオン注入領域がウェル領域３０となる。ここで、図２に示すようにＳｉＣ基板１０を上面から見たときに、注入マスク３１とウェル領域３０が平行かつ交互に繰り返すストライプ形状となるようにする。また、ストライプの方向はＳｉＣ基板１０のオフ角方向と平行になるようにする。
【００２７】
図３は図２のａ−ａ´断面図であり、注入マスク３１の側壁に対して垂直な方向からみた断面図を示している。また、図４は図２のｂ−ｂ´断面図であり、注入マスクの側壁に対して平行な方向からみた断面図を示している。Ａｌイオンの注入方向は、図３に示すように注入マスク３１の側壁に対して垂直な方向からみると、注入面に対して垂直であり、かつ図４に示すように注入マスク３１の側壁に対して平行な方向からみると、注入面に対して斜め方向である。
【００２８】
また、Ａｌイオンの注入深さは、ドリフト層２０の厚さを超えない０．５〜３μｍ程度とする。また、上述したように、ウェル領域３０の不純物濃度は、パンチスルー抑制のために必要な１×１０１８ｃｍ−３から、ドリフト層２０の第１導電型不純物濃度に等しい１×１０１６ｃｍ−３まで深さ方向に急峻に減少することが必要である。この点、上述の通りＳｉＣ基板１０の注入面に対して斜め方向からイオン注入を行うことにより、不純物濃度が１×１０１８ｃｍ−３から１×１０１６ｃｍ−３までの４００ｎｍ以下の範囲で急峻に減少する不純物濃度プロファイルが得られる。従って、ＪＦＥＴ長が短くなり、ＪＦＥＴ長を低減することができる。また、注入マスク３１の側壁に垂直な方向からみると注入面に対して垂直にイオン注入を行うことにより、注入したイオンが注入マスク３１の端部を斜め方向に通過して入射することがないため、注入マスク３１の端部下において、ウェル領域３０の表面の不純物濃度が局所的に高くなることを避けることができ、ＭＯＳＦＥＴのチャネル抵抗の増大を避けることができる。その後、注入マスク３１を除去する。本工程によりＡｌがイオン注入された領域がウェル領域３０となる。
【００２９】
次に、ドリフト層２０の表面にフォトレジストなどにより注入マスクを形成し、ウェル領域３０の外周に隣接して、ｐ型不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５〜３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３の範囲でドリフト層２０の第１導電型不純物濃度より高く、かつウェル領域３０のＡｌ濃度より低くする。その後、注入マスクを除去する。本工程によりＡｌがイオン注入された領域がＪＴＥ領域となる（図示せず）。
【００３０】
次に、ドリフト層２０の表面にフォトレジストなどにより注入マスクを形成し、ｎ型不純物であるＮをイオン注入する。Ｎのイオン注入深さはウェル領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３の範囲でウェル領域３０の第２導電型不純物濃度を超えるものとする。本工程でＮが注入された領域のうち第１導電型を示す領域がソース領域４０となる。
【００３１】
次に、ドリフト層２０の表面にフォトレジストなどにより注入マスクを形成し、ソース領域４０の中央に第２導電型不純物であるＡｌをイオン注入し、注入マスクを除去する。本工程によってＡｌが注入された領域がウェルコンタクト領域３５となる。ウェルコンタクト領域３５は、ウェル領域３０とソースオーミック電極７０との良好な電気的接触を得るために設けるもので、ウェルコンタクト領域３５の第２導電型不純物濃度は、ウェル領域３０の第２導電型不純物濃度より高濃度に設定することが望ましい。本工程でｐ型不純物をイオン注入する際には、ウェルコンタクト領域３５を低抵抗化する目的で、ＳｉＣ基板１０もしくはドリフト層２０を１５０℃以上に加熱してイオン注入することが望ましい。
【００３２】
次に、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行う。このアニールにより、イオン注入したＮ及びＡｌを電気的に活性化させる。
【００３３】
続いて、ＣＶＤ法、フォトリソグラフィー技術などを用いて、上述の活性領域にほぼ対応した位置以外の領域に膜厚が０．５〜２μｍ程度の二酸化珪素膜からなるフィールド絶縁膜を形成する。このとき、例えば、フィールド絶縁膜を全面に形成した後、セル領域にほぼ対応した位置のフィールド絶縁膜をフォトリソグラフィー技術、エッチングなどで除去すればよい。
【００３４】
続いて、フィールド絶縁膜に覆われていない炭化珪素表面を熱酸化して所望の厚みのゲート絶縁膜５０である酸化珪素を形成する。次に、ゲート絶縁膜５０の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。続いて、層間絶縁膜５５を減圧ＣＶＤ法により形成する。続いて、層間絶縁膜５５とゲート絶縁膜５０を貫き、ユニットセルのウェルコンタクト領域３５とソース領域４０に到達するコンタクトホールを形成し、同時にＭＯＳＦＥＴのユニットセルの外周に位置するウェルコンタクトホール（図示せず）を形成する。
【００３５】
次に、スパッタ法などによるＮｉを主成分とする金属膜を形成した後、６００〜１１００℃の温度の熱処理を行ない、Ｎｉを主成分とする金属膜と、コンタクトホール内の炭化珪素層とを反応させて、炭化珪素層と金属膜との間にシリサイドを形成する。続いて、層間絶縁膜５５上に残留した金属膜を、硫酸、硝酸、塩酸のいずれか、またはこれらと過酸化水素水との混合液などによるウェットエッチングにより除去する。これにより、ソースオーミック電極７０が形成される。
【００３６】
続いて、ＳｉＣ基板１０の裏面（第２主面）にＮｉを主成分とする金属を形成し、熱処理することにより、第２主面に裏面オーミック電極７１を形成する。
【００３７】
次に、フォトレジストなどによるパターニングを用いて、ゲートコンタクトホール（図示せず）となる位置の層間絶縁膜５５を除去する。
【００３８】
その後、ＳｉＣ基板１０の表面にスパッタ法または蒸着法によりＡｌ等の配線金属を形成し、フォトリソグラフィー技術により所定の形状に加工することで、ソース電極８０を形成する。さらに、ＳｉＣ基板１０の第２主面に形成された裏面オーミック電極７１の表面上に金属膜であるドレイン電極８５を形成し、図１に示したＭＯＳＦＥＴが完成する。
【００３９】
＜Ａ−４．シミュレーション結果＞
次に、ＭＯＳＦＥＴのウェル領域を形成するにあたり、注入面に対して斜め方向からのイオン注入を行うことの効果について、シミュレーションによる検証結果を説明する。
【００４０】
はじめに、４°オフ及び８°オフのＳｉＣ基板のそれぞれに対し、−３０°〜３０°の注入角度でイオン注入を行ったときの、ウェル領域の濃度プロファイルを計算した。ここで、注入角度がマイナスとなるときは、基板のオフ方向、すなわち＜１１−２０＞方向（ｃ軸方向）に注入方向を傾けたときであり、注入角度がプラスとなるときは、オフ方向と反対方向、すなわち＜−１−１２０＞方向に注入方向を傾けたときである。得られた濃度プロファイルについて、ドリフト層の第１導電型不純物濃度と同一濃度の第２導電型不純物濃度となるウェル領域の深さを濃度プロファイルの裾の引き具合とし、この値を注入角度０°を基準として相対的に表し、注入角度との関係を示したものが図５、６である。図５は、４°オフのＳｉＣ基板を、図６は８°オフのＳｉＣ基板における結果を示している。
【００４１】
図５、６に示す結果より、４°オフのＳｉＣ基板に対しては、注入角度を４°、−１１°〜−１５°、１９°〜２３°とするとチャネリングによる濃度プロファイルの裾引きが大きくなる。また、８°オフのＳｉＣ基板に対しては、注入角度を８°、−７°〜−１１°、２３°〜２７°とすると、チャネリングによる濃度プロファイルの裾引きが大きくなる。すなわち、注入面となる結晶面のｃ軸からの角度が０°、±１７°の場合にチャネリングが顕著に表れている。よって、注入角度をつけない場合と比較して、濃度プロファイルの裾引きを小さくするためには、４°オフのＳｉＣ基板に対しては、−１８°以下すなわちｃ軸方向に１８°以上、８°オフのＳｉＣ基板に対しては−１４°以下すなわちｃ軸方向に１４°以上の注入角度をつけることが望ましい。４°、８°以外のオフ角を持つ基板に対しても、ｃ軸からの角度が２２°以上の注入角度とすることにより、濃度プロファイルの裾引きを小さくすることができる。
【００４２】
次に、４°オフのＳｉＣ基板に対して、基板のオフ方向に２７°の注入角度による斜め注入を行ってウェル領域を形成した場合と、斜め注入を行わず（注入角度０°）にウェル領域を形成した場合のそれぞれについて、シミュレーションを用いてＭＯＳＦＥＴのオン抵抗Ｒｏｎを計算した。図７は、ウェル領域の不純物濃度プロファイルを示している。図７において、横軸はイオンの注入深さを、縦軸はウェル領域の不純物濃度をそれぞれ示している。図８は、オン状態における電流−電圧特性を示している。図８において、横軸はドレイン電圧を、縦軸はドレイン電流密度をそれぞれ示している。図９は、図８の電流−電圧特性から計算したオン抵抗Ｒｏｎを示している。図９において、横軸がイオン注入角度を、縦軸がオン抵抗Ｒｏｎをそれぞれ示している。なお、ウェル領域３０のイオン注入は、加速エネルギーを１０００ｋｅＶ、注入量を１×１０１４ｃｍ−３とし、その他のパラメータは車載用や一般産業用に用いられているＭＯＳＦＥＴ素子を仮定している。
【００４３】
図７の結果から、斜めイオン注入を行うことにより、ウェル領域の不純物濃度プロファイルの変化が急峻となり、ＪＦＥＴ長が短くなることが分かる。これは、二次的なチャネリングが抑制されることによる。また、図８，９の結果から、斜めイオン注入を行うことにより、オン抵抗が小さくなることが分かる。これは、注入マスクの側壁に対して平行な方向に斜めイオン注入を行うことにより、チャネル抵抗を増大させることなくＪＦＥＴ長が短くなるため、ＪＦＥＴ抵抗が低減することによる。
【００４４】
＜Ａ−５．変形例＞
なお、上記の説明では、ウェル領域３０を形成するための注入マスク３１は、基板１０のオフ方向と平行にストライプ状に形成することとした（図２）。しかし、注入マスク３１は必ずしもストライプ状でなくても良く、図１０に示すように、複数の長方形によって形成されても良い。この場合、注入マスク３１の長手方向は基板１０のオフ方向と平行であり、イオン注入方向は、注入マスク３１の長手方向の側壁と平行になるようにする。この方向で斜めイオン注入を行うことにより、チャネル抵抗とＪＦＥＴ長を共に小さくすることができる。
【００４５】
また、本実施の形態の炭化珪素半導体装置をＭＯＳＦＥＴとして説明したが、ＩＧＢＴ等、絶縁ゲート構造を備えた他の半導体装置であっても良い。
【００４６】
＜Ａ−６．効果＞
実施の形態１に係る炭化珪素半導体装置は、第１導電型のＳｉＣ基板１０と、ＳｉＣ基板１０の主面上の第１導電型のドリフト層２０と、ドリフト層２０の表層に、互いに離間して設けられた第２導電型のウェル領域３０と、を備え、ウェル領域３０は、その第２導電型不純物濃度が深さ方向に４００ｎｍ以下の範囲で１×１０１８ｃｍ−３からドリフト層２０における第１導電型不純物濃度に等しい濃度まで減少するレトログレードプロファイルを有する。ウェル領域３０の不純物濃度が、その表面では低いことによりチャネル抵抗が小さくなり、ある深さで１×１０１８ｃｍ−３以上となることによりパンチスルーが抑制され、その後４００ｎｍ以下の範囲で急峻に減少することにより、ＪＦＥＴ長が小さくなるためＪＦＥＴ抵抗が小さくなる。従って、チャネル抵抗の低減とＪＦＥＴ抵抗の低減を両立することができる。
【００４７】
なお、ＳｉＣ基板１０は、主面の面方位が（０００１）面に対してオフ角を有し、ポリタイプが４Ｈである。また、ウェル領域３０はストライプ状に設けられる。また、炭化珪素半導体装置はＭＯＳＦＥＴ又はＩＧＢＴである。
【００４８】
実施の形態１に係る炭化珪素半導体装置の製造方法は、第１導電型のＳｉＣ基板１０の主面上に第１導電型のドリフト層２０を形成し、ドリフト層２０の表層に、互いに離間して設けられた第２導電型のウェル領域３０を形成する。ウェル領域３０は、ドリフト層２０上に矩形形状の注入マスク３１を形成し、注入マスク３１の長手方向の側壁に平行な方向かつドリフト層２０の注入面に対して斜め方向からイオン注入を行うことにより形成されるため、ウェル領域において不純物濃度プロファイルの変化が急峻となり、チャネル抵抗の低減とＪＦＥＴ長の低減を両立することができる。
【００４９】
また、ＳｉＣ基板１０の主面は（０００１）面に対してオフ方向にオフ角を有し、ウェル領域３０を形成する際のイオン注入は、オフ方向と平行な方向に行われるため、チャネル抵抗の低減とＪＦＥＴ長の低減を両立することができる。
【００５０】
また、ウェル領域３０を形成する際のイオン注入の注入面に対する角度は、注入面の法線からオフ方向に２２°からオフ角を差し引いた角度以上とする。これにより、イオン注入による不純物濃度のプロファイルの裾の引き具合を小さくすることができ、ウェル領域を浅く形成できるため、ＪＦＥＴ抵抗を小さくすることができる。
【００５１】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５２】
１０  ＳｉＣ基板、２０  ドリフト層、２１  離間領域、３０  ウェル領域、３１  注入マスク、３５  ウェルコンタクト領域、４０  ソース領域、５０  ゲート絶縁膜、５５  層間絶縁膜、６０  ゲート電極、７０  ソースオーミック電極、７１  裏面オーミック電極、８０  ソース電極、８５  ドレイン電極、１００  ＭＯＳＦＥＴ。
【図１】
2016004955.tif 000003
【図２】
2016004955.tif 000004
【図３】
2016004955.tif 000005
【図４】
2016004955.tif 000006
【図５】
2016004955.tif 000007
【図６】
2016004955.tif 000008
【図７】
2016004955.tif 000009
【図８】
2016004955.tif 000010
【図９】
2016004955.tif 000011
【図１０】
2016004955.tif 000012