(57)【要約】【課題】周辺部に配置したエッジパッドに接続された再配線を用いて電源の供給を受ける半導体装置であって、電源電圧の電圧降下を抑制する半導体装置を提供する。【解決手段】半導体装置は、半導体チップの中央部の表面に配置されたセンターパッドと、半導体チップの表面にセンターパッドの少なくとも一部を露出させるように形成された絶縁膜と、絶縁膜上に設けられ、少なくとも一部が露出したセンターパッドに対応して、センターパッドと半導体チップの一辺との間に形成されたエッジパッドと、絶縁膜上に設けられ、少なくとも一部が露出したセンターパッドとエッジパッドとを接続する第１の再配線と、エッジパッドと半導体チップの一辺との間の絶縁膜上に設けられた第２の再配線と、を備える。【選択図】図１
2016021507.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの中央部の表面に配置されたセンターパッドと、
前記半導体チップの表面に前記センターパッドの少なくとも一部を露出させるように形成された絶縁膜と、
前記絶縁膜上に設けられ、前記少なくとも一部が露出したセンターパッドに対応して、前記センターパッドと前記半導体チップの一辺との間に形成されたエッジパッドと、
前記絶縁膜上に設けられ、前記少なくとも一部が露出したセンターパッドと前記エッジパッドとを接続する第１の再配線と、
前記エッジパッドと前記半導体チップの一辺との間の前記絶縁膜上に設けられた第２の再配線と、
を備える半導体装置。
【請求項２】
前記第２の再配線の直下、且つ、前記半導体チップの表面に設けられ、前記第２の再配線と前記半導体チップとの間を電気的に接続する第１の電源用パッドをさらに備える、請求項１の半導体装置。
【請求項３】
前記半導体チップの中央部において、前記半導体チップの一辺と平行になるように配置された、複数の前記センターパッドと、
前記複数のセンターパッドのそれぞれに対応する、複数の前記エッジパッドと、
をさらに備え、
前記第１の電源用パッドは、前記複数のエッジパッドのうち電源を供給するエッジパッドと前記半導体チップの一辺との間に配置され、前記第２の再配線により前記電源を供給するエッジパッドと電気的に接続される、請求項２の半導体装置。
【請求項４】
複数の前記第２の再配線と接続され、前記複数のエッジパッドと前記半導体チップの一辺との間に配線される第３の再配線をさらに備える、請求項３の半導体装置。
【請求項５】
前記第１の配線の直下、且つ、前記半導体チップの表面に設けられ、前記第１の再配線と前記半導体チップとの間を電気的に接続する第２の電源用パッドをさらに備える、請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記半導体チップは、パッケージ基板上に実装され、
前記エッジパッドと、前記パッケージ基板上に形成されたボンディングパッドと、がワイヤにより電気的に接続される、請求項１乃至５のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。特に、再配線層を有する半導体装置に関する。
【背景技術】
【０００２】
特許文献１において、半導体チップの中央部付近に設けたセンターパッドと半導体チップの周辺部に設けられたエッジパッドを再配線する半導体チップのパッケージ構造が開示されている。特許文献１が開示する半導体チップのパッケージ構造は、エッジパッドとパッケージ基板をボンディングワイヤで接続し、信号の入出力や半導体チップへの電源供給を実現している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１６７２２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
なお、上記先行技術文献の開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。
【０００５】
ＤＲＡＭ（Dynamic Random Access Memory）等の半導体メモリを初めとした半導体装置において電源電圧が変動することは望ましくない。
【０００６】
特許文献１が開示するパッケージ構造には、安定した電源を供給する観点から考えると問題がある。例えば、図３に示すパッケージ構造では、半導体チップの中央部付近に設けられたセンターパッド１２から周辺部に設けられたエッジパッド１３までの再配線１８の距離が長い。そのため、再配線１８の持つ寄生抵抗により実際に半導体チップに供給される電源電圧の電圧降下が問題となる。電源電圧の電圧降下は、半導体装置の誤動作の要因となり得る。
【課題を解決するための手段】
【０００７】
本発明の第１の視点によれば、半導体チップの中央部の表面に配置されたセンターパッドと、前記半導体チップの表面に前記センターパッドの少なくとも一部を露出させるように形成された絶縁膜と、前記絶縁膜上に設けられ、前記少なくとも一部が露出したセンターパッドに対応して、前記センターパッドと前記半導体チップの一辺との間に形成されたエッジパッドと、前記絶縁膜上に設けられ、前記少なくとも一部が露出したセンターパッドと前記エッジパッドとを接続する第１の再配線と、前記エッジパッドと前記半導体チップの一辺との間の前記絶縁膜上に設けられた第２の再配線と、を備える半導体装置が提供される。
【発明の効果】
【０００８】
本発明の視点によれば、周辺部に配置したエッジパッドに接続された再配線を用いて電源の供給を受ける半導体装置であって、電源電圧の電圧降下を抑制することに寄与する半導体装置が、提供される。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の概略構成を示す平面図である。
【図２】図１に示すＡ−Ａ間の断面模式図の一例を示す図である。
【図３】比較例に係る半導体装置の模式図の一例を示す図である。
【図４】第１の変形例に係る半導体装置の概略構成の一例である。
【図５】第２の変形例に係る半導体装置の断面模式図の一例である。
【発明を実施するための形態】
【００１０】
［第１の実施形態］
第１の実施形態について、図面を用いてより詳細に説明する。
【００１１】
図１は、第１の実施形態に係る半導体装置１の概略構成を示す平面図である。図２は、図１に示すＡ−Ａ間の断面模式図の一例を示す図である。
【００１２】
図１及び図２を参照すると、パッケージ基板２上に半導体チップ３を実装することで、半導体装置１が構成されている。パッケージ基板２上には、半導体チップ３を覆うように、樹脂からなるモールド１１が形成されている（図２参照）。
【００１３】
図１を参照すると、半導体チップ３の中央部には、複数のセンターパッド１２が形成される。複数のセンターパッド１２からなるパッド列は、半導体チップ３の一辺と平行になるように配置されている。例えば、半導体チップ３が半導体メモリであれば、センターパッド１２のそれぞれは、データ信号を受け付けるパッド、コマンドの入力を受け付けるパッド、アドレス信号を受け付けるパッド及び電源パッドとして機能する。
【００１４】
半導体チップ３の周辺部には、複数のエッジパッド（再配線パッド又はＲＤＬパッドとも称される）１３が形成されている。各エッジパッド１３は、ボンディングワイヤ１４を介してパッケージ基板２に配置されたボンドフィンガー（ボンディングパッドとも称される）１５に接続される。再配線は、ウエハレベルテスト（ＰＷテスト）のテスト工程の後に、後工程にて形成された配線を含むものとする。
【００１５】
図２を参照すると、ボンドフィンガー１５は、ランド（パッド）１６を介して、半導体装置１の外部端子として機能するハンダボール１７に接続される。
【００１６】
図１を参照すると、外部から電源供給を受けるための電源パッドとして機能するセンターパッド１２に対応するエッジパッド１３と、半導体チップ３の一辺の間に電源パッド２１が設けられている。電源パッド２１は、半導体装置１の内部回路（図示せず）に電源を供給するためのパッドである。
【００１７】
例えば、センターパッド１２ａは外部から電源供給を受けるパッドとして機能するため、センターパッド１２ａに接続されたエッジパッド１３ａと半導体チップ３の一辺の間に電源パッド２１ａが形成されている。
【００１８】
一方、センターパッド１２ｂは電源パッドとして機能しないパッド（例えば、データ信号を受けるパッド）であるため、センターパッド１２ｂに対応する電源パッド２１は形成されていない。
【００１９】
複数のセンターパッド１２と複数のエッジパッド１３のそれぞれは、再配線（ＲＤＬ；Redistribution Line）１８により接続される。また、電源パッド２１と、対応するエッジパッド１３のそれぞれは、再配線１９により接続される。
【００２０】
図２を参照すると、半導体チップ３の表面に絶縁膜２０が形成されている。絶縁膜２０は、センターパッド１２の少なくとも一部領域と、電源パッド２１の少なくとも一部領域と、が露出するように形成されている。また、エッジパッド１３は、再配線１８上にＮｉ／Ａｕメッキされたパッドとして形成される。
【００２１】
再配線１８は、絶縁膜２０から少なくとも一部が露出するように形成されたセンターパッド１２と、絶縁膜２０上に形成されたエッジパッド１３を接続するように配線される。
【００２２】
再配線１９は、絶縁膜２０から少なくとも一部が露出するように形成された電源パッド２１と、エッジパッド１３を接続するように配線される。換言するならば、再配線１９の直下、且つ、半導体チップ３の表面に形成され、再配線１９と半導体チップ３を電気的に接続するのが、電源パッド２１といえる。
【００２３】
再配線１８、１９及びエッジパッド１３は同じ配線層により構成されている。さらに、再配線１８、１９には、ウェハレベルテスト（ＰＷテスト）工程の後に、後工程にて形成される配線も含まれる。
【００２４】
なお、図１では、センターパッド１２からなるパッド列を中心に左右対称にエッジパッド１３や電源パッド２１が配置される構成を図示しているが、パッドの配置を限定する趣旨ではない。例えば、センターバッド１２ｃが電源供給を受けるためのパッドでなければ、対応する電源パッド２１ｂは不要となる。
【００２５】
＜比較例＞
次に、第１の比較例に係る半導体装置１ａについて説明する。
【００２６】
図３は、半導体装置１ａの模式図の一例を示す図である。図３は、第１の実施形態にて説明した図２に相当する。なお、図３において図２と同一構成要素には、同一の符号を表し、その説明を省略する。半導体装置１と半導体装置１ａの相違点は、電源パッド２１を備えていない点である。
【００２７】
図３に示す半導体装置１ａにおいて、外部から供給される電源電圧の供給経路を考える。この場合、半導体装置１ａの周辺部に配置されたエッジパッド１３に電圧が印加されると、電源から供給される電流は、エッジパッド１３、再配線１８及びセンターパッド１２という経路を経て、半導体装置１ａの内部回路（図示せず）に供給される。従って、電源供給のための経路が長くなり、電源電圧の電圧降下が顕著となる。半導体装置１ａの内部回路に供給される電源電圧が降下すると、内部回路の動作マージンが低下する。
【００２８】
一方、第１の実施形態に係る半導体装置１では、エッジパッド１３に電圧が印加されると、２つの経路にて内部回路に電源が供給される。
【００２９】
第１の経路は、第１の比較例に係る半導体装置１ａと同様の経路であって、エッジパッド１３、再配線１８及びセンターパッド１２を経由する経路である。第２の経路は、エッジパッド１３、再配線１９及び電源パッド２１を経由する経路である。
【００３０】
第２の経路は第１の経路よりも短く、エッジパッド１３から短距離で電源を必要とする内部回路に電源供給できる。そのため、内部回路までの電源電圧の電圧降下を抑制することができる。即ち、エッジパッド１３とチップ端の間に任意の位置に電源パッド２１を設けることで、電源供給を効果的に行うことができる。とりわけ、半導体装置１のチップ端はインピーダンスが高い傾向にあることが多く、電源パッド２１を介してチップ端近辺に配置された内部回路に効果的に電源供給を行うことができる。
【００３１】
以上のように、第１の実施形態に係る半導体装置１は、センターパッド１２に加えて、周辺部に設けられたエッジパッド１３と半導体装置１のチップ端（エッジ）との間に設けられた電源パッド２１を用いて内部回路に電源供給を行うパッケージ構造を有している。そのため、エッジパッド１３から内部回路までの経路が短くなり、電圧降下を抑制することができる。
【００３２】
第１の実施形態にて説明した半導体チップ３の配線構造やパッケージ構造は、例示であって種々の変形が考えられる。
【００３３】
＜変形例１＞
図４は、第１の変形例に係る半導体装置１ｂの概略構成の一例である。
【００３４】
図４を参照すると、半導体装置１ｂは、複数の再配線１９を接続する再配線２２を備えている。再配線２２は、電源供給を受けるセンターパッド１２に対応するエッジパッド１３同士（図４の例では、エッジパッド１３ｂ、１３ｃ）を接続するための配線である。
再配線２２は、エッジパッド１３とチップ端の間の領域において、複数のセンターパッド１２からなるパッド列に平行となるように配線されている。
【００３５】
再配線２２の直下には、電源パッド２３が配置されている。電源パッド２３は、電源パッド２１と同じように、エッジパッド１３に印加された電圧を半導体装置１ｂの内部回路に供給するパッドとして動作する。
【００３６】
このように、複数のエッジパッドを接続する再配線２２の直下に電源パッド２３を設け、当該電源パッド２３により電源供給を行ってもよい。この場合であっても、半導体装置１と同様に電源電圧の降下を抑制することができる。
【００３７】
＜変形例２＞
図５は、第２の変形例に係る半導体装置１ｃの断面模式図の一例である。
【００３８】
図５を参照すると、半導体装置１ｃは、再配線１８の直下に電源パッド２４を備えている。図５に示すように、少なくとも１つ以上の電源パッド２４を、再配線１８の直下に形成し、当該電源パッド２４を介して内部回路に電源供給することで、より電源電圧の降下を抑制できる。
【００３９】
なお、上述の実施の形態および変形例では、再配線を用いて説明しており、この再配線の材質は一般的にＣｕ配線で構成されることが多いが、Ａｕ配線や、Ａｌ配線で構成されてもよく、さらにＣｕの再配線の全面にＮｉ／Ａｕめっきを施したものであってもよい。
【００４０】
なお、引用した上記の特許文献の開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の全開示の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
【符号の説明】
【００４１】
１、１ａ〜１ｃ  半導体装置
２  パッケージ基板
３  半導体チップ
１１  モールド
１２、１２ａ〜１２ｃ  センターパッド
１３、１３ａ〜１３ｃ  エッジパッド
１４  ボンディングワイヤ
１５  ボンドフィンガー
１６  ランド
１７  ハンダボール
１８、１９、２２  再配線
２１、２１ａ、２１ｂ、２３、２４  電源パッド
【図１】
2016021507.tif 000003
【図２】
2016021507.tif 000004
【図３】
2016021507.tif 000005
【図４】
2016021507.tif 000006
【図５】
2016021507.tif 000007