(57)【要約】【課題】正負どちらの極性の入力電圧であっても使用可能であって、優れた過渡応答特性を有する電圧分割回路を提供する。【解決手段】本発明に係る電圧分割回路は、基準抵抗素子１２を有する基準電圧用分圧回路１０ａと、可変抵抗回路１４を有する分圧出力用分圧回路と、を含み、各可変抵抗回路１４は、極性が逆方向で直列に接続された可変抵抗素子１５ａ，１５ｂと、第１可変抵抗素子と極性が逆方向で並列に接続される第１ダイオード１６ａと、第２可変抵抗素子１５ｂと極性が逆方向で並列に接続される第２ダイオード１６ｂと、を備え、第１可変抵抗素子１５ａの抵抗値は、基準電圧Ｖｎと、直列接続点１３から取り出される分圧出力電圧Ｖｎ´との差に基づいて制御され、第２可変抵抗素子１５ｂの抵抗値は、基準電圧Ｖｎ＋１と、直列接続点１３から取り出される分圧出力電圧Ｖｎ＋１´との差に基づいて制御される。【選択図】図２
2016181151.tif 000002
【特許請求の範囲】
【請求項１】
入力端子間に印加される入力電圧を分圧して分圧出力電圧を出力する電圧分割回路であって、
前記入力端子間に直列に接続された複数の基準抵抗素子を有し、各前記基準抵抗素子の両端からそれぞれ基準電圧が取り出される基準電圧用分圧回路と、
前記入力端子間に複数の前記基準抵抗素子に対応して直列に接続された複数の可変抵抗回路を有し、前記可変抵抗回路の各直列接続点から前記分圧出力電圧が取り出される分圧出力用分圧回路と、
を含み、
各前記可変抵抗回路は、
互いに極性が逆方向になるように直列に接続された第１可変抵抗素子および第２可変抵抗素子と、
前記第１可変抵抗素子と極性が逆方向になるように並列に接続された第１ダイオードと、
前記第２可変抵抗素子と極性が逆方向になるように並列に接続された第２ダイオードと、
を備え、
各前記可変抵抗回路において、
前記第１可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の一端から取り出される基準電圧と、前記可変抵抗回路の一方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御され、
前記第２可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の他端から取り出される基準電圧と、前記可変抵抗回路の他方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御される、電圧分割回路。
【請求項２】
請求項１において、
前記第１可変抵抗素子は、第１電界効果トランジスターであり、
前記第２可変抵抗素子は、第２電界効果トランジスターである、電圧分割回路。
【請求項３】
請求項２において、
前記第１ダイオードは、前記第１電界効果トランジスターのボディーダイオードであり、
前記第２ダイオードは、前記第２電界効果トランジスターのボディーダイオードである、電圧分割回路。
【請求項４】
請求項３において、
前記第１電界効果トランジスターと前記第２電界効果トランジスターとは、互いに極性が逆方向となるように直列に接続されている、電圧分割回路。
【請求項５】
請求項１ないし４のいずれか１項に記載の電圧分割回路を含む、質量分析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧分割回路および質量分析装置に関する。
【背景技術】
【０００２】
電圧分割回路として、複数の固定抵抗素子を直列に接続した回路が知られている。このような電圧分割回路では、固定抵抗素子の抵抗分割電圧をそのまま出力する。
【０００３】
また、特許文献１には、正負両極性の入力電圧を任意の電圧に分割する機能を有する電圧分割回路が開示されている。特許文献１の電圧分割回路では、電源ラインに複数の直列抵抗からなる分圧回路を接続して正または負の電圧源を切り替えて供給し、分圧比を設定電圧に従って変えて分圧回路の抵抗の直列接続点から出力電圧を取り出す。そして、印加するバイアスにより抵抗値が変化する可変抵抗素子と逆流素子との２組の直列回路を相互に逆方向にして分圧回路を構成する抵抗の一部に並列接続し、出力電圧をモニターして設定電圧と比較し比較誤差信号により可変抵抗素子のバイアスを制御する。これにより、正負両極性の入力電圧を任意の電圧に分割することができる。
【０００４】
このような電圧分割回路は、例えば、分析対象である試料中の分子をイオン化し、電場や磁場を利用して質量分離し、分離されたイオンを検出器で検出する質量分析装置の電源として用いられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−５９４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した複数の固定抵抗素子を直列に接続した電圧分割回路を用いる場合、出力に接続された負荷が不定、もしくは負荷が変動する場合には、出力電圧が任意に定まらないという問題がある。これは、出力に接続されている負荷のインピーダンスの影響を受けて、抵抗素子と負荷による並列インピーダンスが変動してしまうためである。
【０００７】
また、複数の固定抵抗素子を直列に接続した電圧分割回路では、出力に接続された負荷が容量性負荷の場合、電圧の立ち上がりの速度、および立ち下がりの速度が極端に低下する場合がある。これは、電圧分割回路と負荷の容量により構成されるＲＣ回路の時定数によって、立ち上がり速度、および立ち下がりの速度が制限されるためである。
【０００８】
また、特許文献１に開示された電圧分割回路では、コンピューター制御が必要無い場合や、入力電圧を可変することで出力電圧を制御するような場合においても、抵抗素子間の電圧を、別途、モニターする必要があるため、回路が複雑化する。また、比較器等として市販されている一般的な電源電圧で使用するＯＰアンプやコンパレーターを使用した場合には、高電圧回路とのアイソレーションが必要となり、コストがかかってしまう。また、出力電圧を高速でスキャンして使用する場合において、可変抵抗素子の応答特性の他に、誤差信号作成回路等の応答特性を考慮する必要がある。
【０００９】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様に係る目的の１つは、正負どちらの極性の入力電圧であっても使用可能であって、優れた過渡応答特性を有する電圧分割回路を提供することにある。また、本発明のいくつかの態
様に係る目的の１つは、上記電圧分割回路を含む質量分析装置を提供することにある。
【課題を解決するための手段】
【００１０】
（１）本発明に係る電圧分割回路は、
入力端子間に印加される入力電圧を分圧して分圧出力電圧を出力する電圧分割回路であって、
前記入力端子間に直列に接続された複数の基準抵抗素子を有し、各前記基準抵抗素子の両端からそれぞれ基準電圧が取り出される基準電圧用分圧回路と、
前記入力端子間に複数の前記基準抵抗素子に対応して直列に接続された複数の可変抵抗回路を有し、前記可変抵抗回路の各直列接続点から前記分圧出力電圧が取り出される分圧出力用分圧回路と、
を含み、
各前記可変抵抗回路は、
互いに極性が逆方向になるように直列に接続された第１可変抵抗素子および第２可変抵抗素子と、
前記第１可変抵抗素子と極性が逆方向になるように並列に接続された第１ダイオードと、
前記第２可変抵抗素子と極性が逆方向になるように並列に接続された第２ダイオードと、
を備え、
各前記可変抵抗回路において、
前記第１可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の一端から取り出される基準電圧と、前記可変抵抗回路の一方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御され、
前記第２可変抵抗素子の抵抗値は、対応する前記基準抵抗素子の他端から取り出される基準電圧と、前記可変抵抗回路の他方側の前記直列接続点から取り出される前記分圧出力電圧との差に基づいて制御される。
【００１１】
このような電圧分割回路では、可変抵抗回路が互いの極性が逆方向となるように直列に接続された第１可変抵抗素子および第２可変抵抗素子と、第１可変抵抗素子と極性が逆方向になるように並列に接続された第１ダイオードと、第２可変抵抗素子と極性が逆方向になるように並列に接続された第２ダイオードと、を備えているため、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。
【００１２】
また、このような電圧分割回路では、基準抵抗素子による基準電圧用分圧回路に流れる電流と負荷に供給される電流の経路とが分離されている。そのため、負荷条件による出力電圧の変化を小さくすることができる。さらに、このような電圧分割回路では、基準電圧用分圧回路に流れる電流と負荷に供給される電流の経路とが分離されているため、後述するように、優れた過渡応答特性を有することができる。
【００１３】
（２）本発明に係る電圧分割回路において、
前記第１可変抵抗素子は、第１電界効果トランジスターであり、
前記第２可変抵抗素子は、第２電界効果トランジスターであってもよい。
【００１４】
（３）本発明に係る電圧分割回路において、
前記第１ダイオードは、前記第１電界効果トランジスターのボディーダイオードであり、
前記第２ダイオードは、前記第２電界効果トランジスターのボディーダイオードであってもよい。
【００１５】
このような電圧分割回路では、電界効果トランジスターのボディーダイオードによる電流バイパス経路を利用して、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。
【００１６】
（４）本発明に係る電圧分割回路において、
前記第１電界効果トランジスターと前記第２電界効果トランジスターとは、互いに極性が逆方向となるように直列に接続されていてもよい。
【００１７】
（５）本発明に係る質量分析装置は、
本発明に係る電圧分割回路を含む。
【００１８】
このような質量分析装置では、電圧分割回路が正負両極性の電圧入力に対応した電圧分割機能を有しているため、例えば、質量分析装置において、加速電圧の極性が正の場合と負の場合の両方に対応することができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係る電圧分割回路の構成を示す図。
【図２】本実施形態に係る電圧分割回路部の単位ブロックの構成を示す図。
【図３】シミュレーションに用いた比較例に係る電圧分割回路を示す回路図。
【図４】シミュレーションに用いた本実施例に係る電圧分割回路を示す回路図。
【図５】シミュレーションの結果を示すグラフ。
【図６】シミュレーションの結果を示すグラフ。
【図７】本実施形態に係る質量分析装置の構成を模式的に示す図。
【図８】本実施形態の変形例に係る電圧分割回路の構成を示す図。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２１】
１．  電圧分割回路
まず、本実施形態に係る電圧分割回路について図面を参照しながら説明する。図１は、本実施形態に係る電圧分割回路１００の構成を示す図である。
【００２２】
電圧分割回路１００は、図１に示すように、電圧分割回路部１０と、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂと、を含む。
【００２３】
電圧分割回路１００では、第１入力端子３０は正の高電圧源２に接続され、第２入力端子３２は、グランドに接続される。なお、第１入力端子３０は負の高電圧源２に接続されてもよい。すなわち、電圧分割回路１００では、第２入力端子３２をグランドとし、第１入力端子３０に高電圧（＋ＨＶもしくは−ＨＶ）が印加される。
【００２４】
電圧分割の対象となる高電圧＋ＨＶ（もしくは−ＨＶ）は、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂを介して電圧分割回路部１０に印加される。そして、電圧分割回路部１０に印加された電圧は、電圧分割回路部１０において電圧分割され、出力端子３４に分圧出力電圧が印加される。出力端子３４には、例えば、負荷４が接続されている。
【００２５】
なお、図１に示す例では、電圧分割回路１００の出力端子３４は１つであるが、出力端子３４の数は特に限定されない。電圧分割回路１００では、後述する単位ブロック１を複数段接続することにより、複数の出力端子３４を有することができる。
【００２６】
図２は、電圧分割回路部１０の構成を示す回路図である。
【００２７】
電圧分割回路部１０は、図２に示す単位ブロック１を直列に２段以上接続したものである。図２に示す例では、単位ブロック１を２段接続した状態を図示している。なお、電圧分割回路部１０における単位ブロック１の段数は、作成したい分圧電圧間隔によって決定され、任意に設定可能である。
【００２８】
単位ブロック１を多段に接続する場合には、接続部１１ｂに別の単位ブロック１の接続部１１ａを接続し、接続部１１ｄに別の単位ブロック１の接続部１１ｃを接続する。
【００２９】
なお、最上段（最も第１入力端子３０側）の単位ブロック１では、接続部１１ａは電流制限素子２０ａを介して第１入力端子３０に接続され、接続部１１ｃは電流制限素子２０ｂを介して第１入力端子３０に接続されている。また、最下段（最も第２入力端子３２側）の単位ブロック１では、接続部１１ｂは電流制限素子２２ａを介して第２入力端子３２に接続され、接続部１１ｄは電流制限素子２２ｂを介して第２入力端子３２に接続されている。図示の例では、各単位ブロック１は、抵抗素子１２と、可変抵抗回路１４と、電圧制限ダイオード１８と、で構成されている。
【００３０】
電圧分割回路部１０は、図２に示すように、基準電圧用分圧回路１０ａと、分圧出力用分圧回路１０ｂと、を含んで構成されている。
【００３１】
基準電圧用分圧回路１０ａは、入力端子３０，３２間に直列に接続された複数（Ｎ個、Ｎ≧２）の抵抗素子（基準抵抗素子）１２を有している。図示の例では、隣り合う単位ブロック１の接続部１１ａと接続部１１ｂとが接続されることにより、複数の抵抗素子１２が直列に接続されている。基準電圧用分圧回路１０ａにおいて、直列に接続された複数の抵抗素子１２は、固定抵抗による電圧分割部（基準電圧作成部）を構成している。したがって、各抵抗素子１２の両端の電圧（分圧電圧）は、電圧分割回路部１０に印加された電圧全体を、各抵抗素子１２の抵抗値の比率で割り振ったものとなる。
【００３２】
分圧出力用分圧回路１０ｂは、入力端子３０，３２間に複数（Ｎ個）の抵抗素子１２に１対１に対応して直列に接続された複数（Ｎ個）の可変抵抗回路１４を有している。図示の例では、隣り合う単位ブロック１の接続部１１ｃと接続部１１ｄとが接続されることにより、複数の可変抵抗回路１４が直列に接続されている。直列に接続された複数の可変抵抗回路１４において、可変抵抗回路１４間の直列接続点１３に出力端子３４が接続されている。
【００３３】
直列に接続された複数の抵抗素子１２と、直列に接続された複数の可変抵抗回路１４とは、並列に接続されている。
【００３４】
可変抵抗回路１４は、第１可変抵抗素子１５ａと、第２可変抵抗素子１５ｂと、第１ダイオード１６ａと、第２ダイオード１６ｂと、を含んで構成されている。
【００３５】
第１可変抵抗素子１５ａの抵抗値は、対応する抵抗素子１２の一端（接続部１１ａ側の端）から取り出される基準電圧と、可変抵抗回路１４の一方側（接続部１１ｃ側）の直列接続点１３から取り出される分圧出力電圧との差に基づいて制御される。第１可変抵抗素子１５ａは、例えば、電解効果トランジスター（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。第１可変抵抗素子１５ａとしてのＦＥＴは、ソースが可変抵抗回路１４の一方側（接続部１１ｃ側）の直列接続点１３に接続され、ドレインが第２可変抵抗素子１５ｂのドレインに接続され、ゲートが抵抗素子１２の一端（接続部１１ａ
側の端）に接続されている。第１可変抵抗素子１５ａは、ゲート・ソース間の電圧に応じて抵抗値が制御される。
【００３６】
第２可変抵抗素子１５ｂの抵抗値は、対応する抵抗素子１２の他端（接続部１１ｂ側の端）から取り出される基準電圧と、可変抵抗回路１４の他方側（接続部１１ｄ側）の直列接続点１３から取り出される分圧出力電圧との差に基づいて制御される。第２可変抵抗素子１５ｂは、例えば、電解効果トランジスターである。第２可変抵抗素子１５ｂとしてのＦＥＴは、ソースが可変抵抗回路１４の他方側（接続部１１ｄ側）の直列接続点１３に接続され、ドレインが第１可変抵抗素子１５ａのドレインに接続され、ゲートが抵抗素子１２の他端（接続部１１ｂ側の端）に接続されている。第２可変抵抗素子１５ｂは、ゲート・ソース間の電圧に応じて抵抗値が制御される。
【００３７】
第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂは、例えば、Ｎ型のＦＥＴである。以下、第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂがＮ型のＦＥＴである例について説明する。
【００３８】
ここで、図２に示すｎ番目（１≦ｎ≦Ｎ）の単位ブロック１の可変抵抗回路１４（Ｋｎ）における第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂについて説明する。
【００３９】
第１可変抵抗素子１５ａ（Ｆ１）は、対応する抵抗素子１２（Ｒｎ）の一端から取り出される基準電圧Ｖｎと、可変抵抗回路１４（Ｋｎ）の一端（接続部１１ｃ）側の直列接続点１３から取り出される分圧出力電圧Ｖｎ´との差に基づいて、その抵抗値が制御される。また、第２可変抵抗素子１５ｂ（Ｆ２）は、対応する抵抗素子１２（Ｒｎ）の他端から取り出される基準電圧Ｖｎと、可変抵抗回路１４（Ｋｎ）の他端（接続部１１ｄ）側の直列接続点１３から取り出される分圧出力電圧Ｖｎ＋１´との差に基づいて、その抵抗値が制御される。
【００４０】
第１ダイオード１６ａは、第１可変抵抗素子１５ａと極性が逆方向になるように並列に接続されている。第１可変抵抗素子１５ａとしてＦＥＴを用いた場合、第１ダイオード１６ａとして、第１可変抵抗素子（ＦＥＴ）１５ａのボディーダイオードを利用することができる。具体的には、第１可変抵抗素子１５ａとしてのＦＥＴには、ソースとドレインとの間に、ソース側がアノード、ドレイン側がカソードとなる（ソースからドレインへの向きを順方向とする）第１ダイオード（ボディーダイオード）１６ａが形成されている。
【００４１】
第２ダイオード１６ｂは、第２可変抵抗素子１５ｂと極性が逆方向になるように並列に接続されている。第２可変抵抗素子１５ｂとしてＦＥＴを用いた場合、第２ダイオード１６ｂとして、第２可変抵抗素子（ＦＥＴ）１５ｂのボディーダイオードを利用することができる。具体的には、第２可変抵抗素子１５ｂとしてのＦＥＴには、ソースとドレインとの間に、ソース側がアノード、ドレイン側がカソードとなる第２ダイオード（ボディーダイオード）１６ｂが形成されている。
【００４２】
第１可変抵抗素子１５ａと第２可変抵抗素子１５ｂとは、互いに極性が逆方向となるように直列に接続されている。図示の例では、上述したように第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂはＦＥＴであり、第１可変抵抗素子１５ａのドレインと第２可変抵抗素子１５ｂのドレインとが接続されている。また、第１ダイオード１６ａと第２ダイオード１６ｂとは、互いに極性が逆方向となるように直列に接続されている。図示の例では、第１ダイオード１６ａのカソードと第２ダイオード１６ｂのカソードとが接続されている。
【００４３】
電圧制限ダイオード１８は、電圧の立ち上がり、および立ち下がり時に、可変抵抗素子
（ＦＥＴ）１５ａ，１５ｂのゲート・ソース間に過剰な電圧が印加されないように保護する。電圧制限ダイオード１８は、例えば、第１可変抵抗素子１５ａのゲートが接続された抵抗素子１２の一端と、第１可変抵抗素子１５ａのソースが接続された直列接続点１３と、の間に設けられている。
【００４４】
図１に示す電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂは、抵抗である。電流制限素子２０ａ，２２ａの抵抗値は、例えば、電流制限素子２０ｂ、２２ｂの抵抗値よりも大きい。例えば、電流制限素子２０ａ，２２ａの抵抗値は１０ｋΩ程度であり、電流制限素子２０ｂ，２２ｂの抵抗値は１ｋΩである。
【００４５】
次に、電圧分割回路１００の動作について説明する。
【００４６】
以下、可変抵抗素子１５ａ，１５ｂとしてＦＥＴを使用し、抵抗素子１２は各段すべて同じ抵抗値に設定した場合について説明する。
【００４７】
まず、電圧分割回路１００の定常状態の動作について説明する。
【００４８】
図１および図２に示すように、電圧分割回路１００では、高電圧源２（＋ＨＶもしくは−ＨＶ）に接続された第１入力端子３０と、グランドに接続された第２入力端子３２と、の間に、抵抗素子１２が直列に多段接続された状態となっている。これにより、各可変抵抗素子１５ａ，１５ｂのゲート・ソース間にはすべて同電位が印加され、接続部１１ｃから接続部１１ｄまでのインピーダンスが各段同じとなる。そのため、抵抗による電圧分割回路と同様に、各段均等に電圧が分割される。これは、単純に、可変抵抗素子１５ａ，１５ｂにばらつきが無い場合であるが、各単位ブロック１に係る電圧が可変抵抗素子１５ａ，１５ｂのばらつきにより偏った場合にも、「抵抗素子１２を多段に接続することによって各段の抵抗素子１２に発生している電位」と「各単位ブロック１の可変抵抗素子１５ａ，１５ｂ」との間の差電圧（ゲート・ソース間電圧）が偏りに応じて上昇・減少することとなる。そのため、抵抗による電圧分割回路と同様に、各段均等に電圧が分割されることとなる。つまり、抵抗素子１２の電圧分割比と同じ精度で出力端子３４に電圧が出力されることとなる。
【００４９】
次に、出力端子３４に負荷４が接続された場合の過渡応答動作について説明する。特に負荷４が大きな容量性負荷である場合について説明する。
【００５０】
大きな容量性負荷が接続された出力端子３４の電圧を高速で立ち上げるためには、容量に対して十分な電流を流しこんでやる必要がある。つまり、電圧分割回路１００を疑似的に抵抗Ｒとみなすと、この出力インピーダンスＲと負荷容量Ｃによる時定数を小さくしてやる必要がある。そのためには、一時的に電圧分割回路１００の出力インピーダンスＲを減少させればよい。電圧分割回路１００では、立ち上がりが遅い場合には、各段の抵抗素子１２に発生している電位と出力端子３４の電位に大きな電圧差が発生することになるため、結果として、可変抵抗素子１５ａ，１５ｂの抵抗値が減少する方向に動作する。これにより、可変抵抗素子１５ａ，１５ｂ経由で電流が供給されることとなり、出力端子３４の電圧を高速で立ち上げることができる。
【００５１】
次に、電圧分割回路１００において、第１入力端子３０と第２入力端子３２との間の電位差が正負どちらの極性であっても使用可能であることについて説明する。すなわち、高電圧源２が高電圧＋ＨＶを供給する場合でも、高電圧−ＨＶを供給する場合であっても、電圧分割回路１００が使用可能であることについて説明する。
【００５２】
図２に示す単位ブロック１をみると、第１可変抵抗素子（ＦＥＴ）１５ａと、第１可変
抵抗素子（ＦＥＴ）１５ａを逆向きにした第２可変抵抗素子（ＦＥＴ）１５ｂとを直列に接続した構成となっている。これらは対称構造となっており正負両極性に対して同じ挙動を示すことになる。
【００５３】
また、一方の可変抵抗素子（例えば第１可変抵抗素子１５ａ）の抵抗値が制御されているとき、他方の可変抵抗素子（例えば第２可変抵抗素子１５ｂ）も、他方の可変抵抗素子のゲート・ソース間に印加される電圧に応じたドレイン・ソース間の抵抗値を有する。
【００５４】
しかしながら、この状態においては、他方の可変抵抗素子に存在するボディーダイオードが導通する方向となるため、ボディーダイオードを経由して電流が流れることになる（ただし、ボディーダイオードを有さないものや、不十分なものに関しては、別途、並列にダイオードを追加する必要がある）。そのため、電圧分割回路１００では、正、負いずれの極性の入力電圧であっても、負荷４に対して十分な電流を、「抵抗値が低くなった可変抵抗素子」と「ダイオード（ボディーダイオード）」を通じて供給することが可能となっている。
【００５５】
図２に示す電圧制限ダイオード１８は、電圧の立ち上がり、および立ち下がり時に、可変抵抗素子（ＦＥＴ）１５ａ，１５ｂのゲート・ソース間に過剰な電圧が印加されないように保護する役割を持つ。
【００５６】
また、図１に示す電流制限素子２０ａ，２２ａの抵抗値は、例えば、電流制限素子２０ｂ、２２ｂの抵抗値よりも大きい。これにより、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、電流制限素子２０ｂ，２２ｂに接続されているＯＮ状態の可変抵抗素子（ＦＥＴ）１５ａまたは１５ｂのゲート・ソース間には、常に正の電圧が印加されるため、出力端子３４の電圧を高速に立ち下げることが可能である。
【００５７】
本実施形態に係る電圧分割回路１００は、例えば、以下の特徴を有する。
【００５８】
電圧分割回路１００では、可変抵抗回路１４が互いの極性が逆方向となるように直列に接続された第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂと、第１可変抵抗素子１５ａと極性が逆方向になるように並列に接続される第１ダイオード１６ａと、第２可変抵抗素子１５ｂと極性が逆方向になるように並列に接続される第２ダイオード１６ｂと、を備えている。そのため、電圧分割回路１００によれば、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。
【００５９】
また、電圧分割回路１００では、抵抗素子１２による基準電圧用分圧回路１０ａに流れる電流と負荷４に供給される電流の経路とが分離されている。そのため、電圧分割回路１００では、負荷条件による出力電圧の変化を小さくすることができる。
【００６０】
また、電圧分割回路１００では、上述したように、電流を供給・引き抜く経路を作成したことにより、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、入力電圧を高速で立ち上げた場合における出力の追従速度が向上する。したがって、電圧分割回路１００は、優れた過渡応答特性を有することができる。
【００６１】
電圧分割回路１００では、可変抵抗素子１５ａ，１５ｂは電界効果トランジスターであり、ダイオード１６ａ，１６ｂは該電界効果トランジスターのボディーダイオードである。そのため、電圧分割回路１００では、ＦＥＴのボディーダイオードによる電流バイパス経路を利用して、正負両極性の電圧入力に対応した電圧分割機能を実現することができる。
【００６２】
なお、ここでは、第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂがＮ型のＦＥＴである場合について説明したが、第１可変抵抗素子１５ａおよび第２可変抵抗素子１５ｂは、Ｐ型のＦＥＴであってもよい。可変抵抗素子１５ａ，１５ｂがＰ型のＦＥＴである場合、Ｎ型のＦＥＴとは、ボディーダイオードの向きが逆になる。すなわち、第１可変抵抗素子１５ａがＰ型のＦＥＴである場合、第１可変抵抗素子１５ａには、ソースとドレインとの間に、ソース側がカソード、ドレイン側がアノードとなる（ドレインからソースへの向きを順方向とする）第１ダイオード（ボディーダイオード）１６ａが形成される。また、第２可変抵抗素子１５ｂがＰ型のＦＥＴである場合、ソースとドレインとの間に、ソース側がカソード、ドレイン側がアノードとなる第２ダイオード（ボディーダイオード）１６ｂが形成される。
【００６３】
また、上述したように可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、電流を供給・引き抜く経路を作成したことにより、入力電圧を高速で立ち上げた場合における出力の追従速度を向上させることができたが、第２可変抵抗素子１５ｂがＰ型のＦＥＴである場合、電流を供給・引き抜く経路を作成したことにより入力電圧を高速で立ち下げた場合における出力の追従速度を向上させることができる。
【００６４】
また、上述したように可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂの抵抗値を調整して、電流制限素子２０ｂ，２２ｂに接続されているＯＮ状態の可変抵抗素子（ＦＥＴ）１５ａまたは１５ｂのゲート・ソース間に常に正の電圧を印加することにより出力端子３４の電圧を高速に立ち下げることが可能であったが、可変抵抗素子１５ａ，１５ｂがＰ型のＦＥＴである場合、電流制限素子２０ａ，２０ｂ，２２ａ，２２ｂの抵抗値を調整して、電流制限素子２０ｂ，２２ｂに接続されているＯＮ状態の可変抵抗素子（ＦＥＴ）１５ａまたは１５ｂのゲート・ソース間に常に負の電圧を印加することにより出力端子３４の電圧を高速に立ち上げることが可能である。
【００６５】
２．  シミュレーション
次に、シミュレーションを用いて、本実施形態に係る電圧分割回路の効果を説明する。回路シミュレーターには、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）を用いた。
【００６６】
図３は、シミュレーションに用いた、比較例に係る電圧分割回路１０１Ｍを示す回路図である。
【００６７】
電圧分割回路１０１Ｍは抵抗Ｒ１〜Ｒ８で構成され、直列に接続された抵抗Ｒ２〜Ｒ７によって電圧が分割される。分割された電圧を取り出す出力部には、それぞれ負荷Ｃ１〜Ｃ５が接続されている。なお、抵抗Ｒ１は１０ｋΩ、抵抗Ｒ２〜Ｒ７は１ＭΩ、抵抗Ｒ８は１０ｋΩである。
【００６８】
図４は、シミュレーションに用いた本実施例に係る電圧分割回路１００Ｍを示す回路図である。
【００６９】
図４に示す電圧分割回路１００Ｍは、本実施形態に係る電圧分割回路１００をモデル化したものである。
【００７０】
具体的には、図４に示す電圧分割回路１００Ｍの抵抗Ｒ１１〜Ｒ１６は、図２に示す抵抗素子１２に対応している。同様に、電界効果トランジスターＭ１，Ｍ３，Ｍ５，Ｍ７，Ｍ９，Ｍ１１は第１可変抵抗素子１５ａおよび第１ダイオード１６ａに対応し、電界効果トランジスターＭ２，Ｍ４，Ｍ６，Ｍ８，Ｍ１０，Ｍ１２は第２可変抵抗素子１５ｂおよ
び第２ダイオード１６ｂに対応している。また、電圧制限ダイオードＤ１〜Ｄ７は、電圧制限ダイオード１８に対応している。また、抵抗Ｒ１０、Ｒ１７は、図１に示す電流制限素子２０ａ，２０ｂに対応し、抵抗Ｒ１８，Ｒ１９は電流制限素子２２ａ，２２ｂに対応している。
【００７１】
なお、抵抗Ｒ１０は１０ｋΩであり、抵抗Ｒ１１〜Ｒ１６は１ＭΩであり、抵抗Ｒ１７は１ｋΩであり、抵抗Ｒ１８は１０ｋΩであり、抵抗Ｒ１９は１ｋΩである。また、出力端子に接続されている負荷Ｃ６〜Ｃ１０は、１０ｎＦである。
【００７２】
電圧分割回路１００Ｍでは、単位ブロックを６段接続している。
【００７３】
図５および図６は、シミュレーションの結果を示すグラフである。なお、図５に示すグラフは、入力電圧ＶＩＮを−４ｋＶ〜−８ｋＶの範囲でスキャンした結果を示す。また、図６に示すグラフは、入力電圧ＶＩＮを＋４ｋＶ〜＋８ｋＶの範囲でスキャンした結果を示す。なお、図５および図６に示すグラフは、ＶＩＮにおける電圧波形、図３に示すＶＯＵＴ１における電圧波形、図４に示すＶＯＵＴ２における電圧波形を示している。
【００７４】
まず、図５に示すシミュレーション結果について説明する。
【００７５】
立ち上がり特性（９０ｍｓ〜１９０ｍｓ）をみると、単純な抵抗による電圧分割回路１０１Ｍの出力波形ＶＯＵＴ１は、波形がなまっている。また、１００ｍｓ経過しても電圧が目標の電位に到達してない。これに対して、電圧分割回路１００Ｍの出力波形ＶＯＵＴ２は、波形のなまりがなく、直線的に立ち上がっていることがわかる。また、１０ｍｓ程度の短い時間で目標の電位に到達している。
【００７６】
また、立ち下がり特性（１９０ｍｓ〜２９０ｍｓ）をみると、立ち上がり特性と同様に、単純な抵抗による電圧分割回路１０１Ｍの出力波形ＶＯＵＴ１は、波形がなまっており、１００ｍｓ経過しても電圧が目標の電位に到達してない。これに対して、電圧分割回路１００Ｍの出力波形ＶＯＵＴ２は、波形のなまりがなく直線的に立ち下がっており、１０ｍｓ程度の短い時間で目標の電位に到達している。
【００７７】
また、図６に示すシミュレーション結果についても、図５に示すシミュレーション結果と同様の結果が得られた。この結果から、電圧分割回路１００Ｍは、正負両極性の入力に対して、良好な立ち上がり特性および立ち下がり特性（すなわち優れた過渡応答特性）を有していることがわかった。
【００７８】
３．  質量分析装置
次に、本実施形態に係る質量分析装置について、図面を参照しながら説明する。図７は、本実施形態に係る質量分析装置１０００の構成を模式的に示す図である。
【００７９】
質量分析装置１０００は、本発明に係る電圧分割回路を含んで構成されている。ここでは、質量分析装置１０００が電圧分割回路１００を含む例について説明する。
【００８０】
質量分析装置１０００は、図７に示すように、さらに、イオン化部１００２と、フォーカスレンズ部１００４と、磁場印加部１００６と、電場印加部１００８と、イオン検出部１０１０と、高圧電源回路１０１２と、電圧調整回路１０１４と、を含んで構成されている。質量分析装置１０００は、例えば、磁場型の質量分析装置である。
【００８１】
イオン化部１００２は、試料のイオン化を行う。フォーカスレンズ部１００４は、イオン化部１００２で試料がイオン化されて生成されたイオンビームの収束・調整を行う。磁
場印加部１００６は磁場を印加する。磁場印加部１００６が発生させた磁場中をイオンが通過することにより、質量が分離される。また、電場印加部１００８は、電場を印加する。電場印加部１００８が発生させた電場中をイオンが通過することにより、質量が分離される。イオン検出部１０１０は、質量分離されたイオンを検出する。
【００８２】
高圧電源回路１０１２は、高電圧を供給する。電圧分割回路１００には、高圧電源回路１０１２から出力された高電圧が入力される。これにより、電圧分割回路１００から、高圧電源回路１０１２からの印加電圧に同期して、印加電圧に比例した電圧が複数出力される。電圧分割回路１００から出力された電圧は、電圧調整回路１０１４を介してフォーカスレンズ部１００４に入力される。
【００８３】
次に、質量分析装置１０００の動作について説明する。
【００８４】
質量分析装置１０００において、例えば、磁場を固定し、電場をスキャンして質量分析を実施する場合には、イオン化部１００２への加速電圧、電場印加部１００８への電圧、フォーカスレンズ部１００４への電圧を同期させる必要がある。
【００８５】
そのため、フォーカスレンズ部１００４には、加速電圧（イオン化部１００２への電圧）と同期した高電圧が必要となる。質量分析装置１０００では、高圧電源回路１０１２から出力された電圧を電圧分割回路１００に入力することで、高圧電源回路１０１２からの印加電圧に同期して、印加電圧に比例した電圧を複数出力することができる。電圧分割回路１００は、上述したように、優れた過渡応答特性を有しているため、電圧分割回路１００の出力電圧を、加速電圧に十分に追従させることができる。
【００８６】
また、質量分析装置１０００では、測定イオンの極性によって、加速電圧の極性が正の場合と負の場合とがある。電圧分割回路１００は、上述したように、正負両極性の電圧入力に対応した電圧分割機能を有しているため、加速電圧の極性が正の場合（高圧電源回路１０１２から正の印加電圧が印加される場合）と負の場合（高圧電源回路１０１２から負の印加電圧が印加される場合）の両方に対応することができる。
【００８７】
４．  電圧分割回路の変形例
次に、本実施形態の変形例に係る電圧分割回路について、図面を参照しながら説明する。図８は、本実施形態の変形例に係る電圧分割回路２００の構成を示す図である。以下、本実施形態の変形例に係る電圧分割回路２００において、上述した本実施形態に係る電圧分割回路１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００８８】
上述した電圧分割回路１００では、図１に示すように、第１入力端子３０には、高電圧＋ＨＶ（もしくは−ＨＶ）が印加され、第２入力端子３２は、グランド電位が印加されていた。
【００８９】
これに対して、電圧分割回路２００では、図８に示すように、グランド電位に対して、正負逆極性の電圧を加えたプッシュプル方式である。すなわち、電圧分割回路２００では、２つのＦＥＴ（可変抵抗素子１５ａ，１５ｂ）を正負対称に接続して、それぞれ一方の極性の信号のみを増幅する方式とした。図８に示す例では、第１入力端子３０には、高電圧源２から高電圧＋ＨＶが印加され、第２入力端子３２には、高電圧源６から高電圧−ＨＶが印加されている。
【００９０】
電圧分割回路２００は、電圧分割回路１００と入力電圧の供給方法が異なる点を除いて同様の構成を有している。
【００９１】
電圧分割回路２００では、入力電圧がプッシュプル方式であるため、プッシュプル方式でない場合と比べて、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合には、負荷４から電流を引き抜く能力を向上させることができ、立ち下がり特性を向上させることができる。また、可変抵抗素子１５ａ，１５ｂがＰ型のＦＥＴである場合には、負荷４から電流を押し出す能力を向上させることができ、立ち上がり特性を向上させることができる。このように電圧分割回路２００では、プッシュプル方式であるため、可変抵抗素子１５ａ，１５ｂがＮ型のＦＥＴである場合、Ｐ型のＦＥＴである場合のいずれの場合でも、立ち上がり特性および立ち下がり特性の両方の特性を向上させることができる。
【００９２】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００９３】
１…単位ブロック、２…高電圧源、４…負荷、６…高電圧源、１０…電圧分割回路部、１０ａ…基準電圧用分圧回路、１０ｂ…分圧出力用分圧回路、１１ａ，１１ｂ，１１ｃ，１１ｄ…接続部、１２…抵抗素子、１４…可変抵抗回路、１５ａ…第１可変抵抗素子、１５ｂ…第２可変抵抗素子、１６ａ…第１ダイオード、１６ｂ…第２ダイオード、１８…電圧制限ダイオード、２０ａ，２０ｂ，２２ａ，２２ｂ…電流制限素子、３０…第１入力端子、３２…第２入力端子、３４…出力端子、１００，２００…電圧分割回路，１００Ｍ，１０１Ｍ…電圧分割回路、１０００…質量分析装置、１００２…イオン化部、１００４…フォーカスレンズ部、１００６…磁場印加部、１００８…電場印加部、１０１０…イオン検出部、１０１２…高圧電源回路、１０１４…電圧調整回路、Ｃ１〜Ｃ１０…負荷、Ｄ１〜Ｄ７…電圧制限ダイオード、Ｍ１〜Ｍ１２…電界効果トランジスター、Ｒ１〜Ｒ１９…抵抗
【図１】
2016181151.tif 000003
【図２】
2016181151.tif 000004
【図７】
2016181151.tif 000005
【図８】
2016181151.tif 000006
【図３】
2016181151.tif 000007
【図４】
2016181151.tif 000008
【図５】
2016181151.tif 000009
【図６】
2016181151.tif 000010