(57)【要約】【課題】ＰＷＭ指令信号のクランプを常時適切に行うことで、応答性が良好となるＰＷＭ信号出力装置を提供する。【解決手段】コンパレータが、エラーアンプ８が出力するＰＷＭ指令信号と、発振回路１０が出力するＰＷＭキャリアとの差に応じてＰＷＭ信号を生成出力する構成において、抵抗素子３１〜３５の直列回路３０並びにアンプ２８及び２９により、ＰＷＭ指令信号であるエラーアンプ８の出力電圧を、上限電圧ＶＣＨにクランプする上限側クランプと、下限電圧ＶＣＬにクランプする下限側クランプとの双方を行う。直列回路３０によりＰＷＭキャリア振幅の最大値ＶＴＨ及び最小値ＶＴＬに対応する電圧を発生させ、それぞれにオフセット電圧を付与して上限電圧ＶＣＨ（＞ＶＴＨ）及び下限電圧ＶＣＬ（＜ＶＴＬ）を発生させる。【選択図】図２
2016066861.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ（Pulse Width Modulation）信号の出力結果に応じて検出される電圧信号と、基準電圧との差に応じてＰＷＭ指令信号を出力するエラーアンプ（８）と、
ＰＷＭキャリアを出力する発振回路（１０）と、
前記ＰＷＭキャリアと前記ＰＷＭ指令信号との差に応じてＰＷＭ信号を生成出力するＰＷＭ信号出力回路（９）と、
前記ＰＷＭ指令信号振幅の最大値を、前記ＰＷＭキャリア振幅の最大値以上に設定される上限電圧にクランプする上限側クランプと、前記ＰＷＭ指令信号振幅の最小値を、前記ＰＷＭキャリア振幅の最小値以下に設定される下限電圧にクランプする下限側クランプとの何れか一方又は双方を行う信号振幅クランプ手段（２８〜３０）とを備えてなることを特徴とするＰＷＭ信号出力装置。
【請求項２】
前記信号振幅クランプ手段は、前記上限電圧を、前記ＰＷＭキャリア振幅の最大値に等しく設定することを特徴とする請求項１記載のＰＷＭ信号出力装置。
【請求項３】
前記信号振幅クランプ手段は、前記上限電圧を、前記ＰＷＭキャリア振幅の最大値よりも大きく設定することを特徴とする請求項１記載のＰＷＭ信号出力装置。
【請求項４】
前記ＰＷＭキャリア振幅の最大値に対応する電圧を発生させる最大電圧発生手段（３３〜３５）を備え、
前記信号振幅クランプ手段は、前記最大値に対応する電圧にオフセット電圧を付与して前記上限電圧を発生させることを特徴とする請求項３記載のＰＷＭ信号出力装置。
【請求項５】
前記信号振幅クランプ手段は、
前記上限電圧を発生させる上限クランプ電圧発生手段（３２〜３５）と、
非反転入力端子に前記上限電圧が与えられ、反転入力端子が前記エラーアンプの出力端子に接続されると共に、出力端子が前記エラーアンプの電力増幅部（１３）を構成する高電位側トランジスタ（２５）の導通制御端子に接続される上限クランプ用アンプ（２８，３９）とで構成されることを特徴とする請求項１から４の何れか一項に記載のＰＷＭ信号出力装置。
【請求項６】
前記上限クランプ用アンプ（３９）は、
電源とグランドとの間に接続される第１ＰＮＰトランジスタ（４１）、第１ＮＰＮトランジスタ（４２）及び電流源（４３）の直列回路と、
前記エラーアンプの電力増幅部を構成する高電位側トランジスタの導通制御端子と、前記電流源との間に接続される第２ＰＮＰトランジスタ（４４）、第２ＮＰＮトランジスタ（４５）の直列回路とを備えて構成され、
前記第１及び第２ＰＮＰトランジスタのベースは、それぞれ自身のコレクタに接続されており、
前記第１ＮＰＮトランジスタのベースには、前記上限電圧が与えられ、
前記第２ＮＰＮトランジスタのベースは、前記エラーアンプの出力端子に接続されることを特徴とする請求項５記載のＰＷＭ信号出力装置。
【請求項７】
前記信号振幅クランプ手段は、前記下限電圧を、前記ＰＷＭキャリア振幅の最小値に等しく設定することを特徴とする請求項１から６の何れか一項に記載のＰＷＭ信号出力装置。
【請求項８】
前記信号振幅クランプ手段は、前記下限電圧を、前記ＰＷＭキャリア振幅の最小値よりも小さく、且つ０Ｖよりも大きく設定することを特徴とする請求項１から６の何れか一項に記載のＰＷＭ信号出力装置。
【請求項９】
前記ＰＷＭキャリア振幅の最小値に対応する電圧を発生させる最小電圧発生手段（３４、３５）を備え、
前記信号振幅クランプ手段は、前記最小値に対応する電圧にオフセット電圧を付与して、前記下限限電圧を発生させることを特徴とする請求項８記載のＰＷＭ信号出力装置。
【請求項１０】
前記信号振幅クランプ手段は、
前記下限電圧を発生させる下限クランプ電圧発生手段（３５）と、
非反転入力端子に前記下限電圧が与えられ、反転入力端子が前記エラーアンプの出力端子に接続されると共に、出力端子が前記エラーアンプの電力増幅部を構成する低電位側トランジスタの導通制御端子に接続される下限クランプ用アンプ（２９、４０）とで構成されることを特徴とする請求項１から９の何れか一項に記載のＰＷＭ信号出力装置。
【請求項１１】
前記下限クランプ用アンプ（４０）は、
電源と、前記エラーアンプの電力増幅部を構成する低電位側トランジスタの導通制御端子との間に接続される、電流源（４６）、第１ＮＰＮトランジスタ（４７）、第１ＰＮＰトランジスタ（４８）の直列回路と、
前記電流源とグランドとの間に接続される第２ＮＰＮトランジスタ（４９）及び第２ＰＮＰトランジスタ（５０）の直列回路とを備えて構成され、
前記第１及び第２ＰＮＰトランジスタのベースは、それぞれ自身のコレクタに接続されており、
前記第１ＮＰＮトランジスタのベースには、前記下限電圧が与えられ、
前記第２ＮＰＮトランジスタのベースは、前記エラーアンプの出力端子に接続されることを特徴とする請求項１０記載のＰＷＭ信号出力装置。
【請求項１２】
電源とグランドとの間に、負荷（４、５）と直列に接続されるスイッチング素子（２）と、
請求項１から１１の何れか一項に記載のＰＷＭ信号出力装置とを備え、
前記スイッチング素子が、前記ＰＷＭ信号出力装置により出力されるＰＭＷ信号でスイッチング制御されることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ信号出力装置、及びそのＰＷＭ信号出力装置を備えてなるスイッチング電源装置に関する。
【背景技術】
【０００２】
例えばスイッチング電源装置は、エラーアンプにより電源装置の出力電圧と基準電圧との差を検出して誤差信号を出力し、その誤差信号に基づきＰＷＭ制御の指令電圧を生成する。そして、指令電圧とＰＷＭキャリアとを比較して生成したＰＷＭ信号により、例えばＭＯＳＦＥＴなどのスイッチング素子を制御する。
【０００３】
このようなスイッチング電源装置において、当該装置に供給されている電源の電圧が低下すると、エラーアンプが出力する誤差信号は最大レベルを示し、ＰＷＭデューティは１００％になる。その状態から電源電圧が復帰すると、電圧が上昇する過程で誤差信号のレベルが徐々に低下し、出力電圧は最終的に当初の制御レベルに戻る。
【０００４】
このようにエラーアンプの出力信号が広い範囲に亘って変動すると、出力電圧も大きく変動し、また、正常な制御状態に復帰するまで時間がかかるため追従性が悪化するという問題がある。この問題に対処する技術として、誤差信号を所定の電圧にクランプするものがある（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１７４５８５号公報
【特許文献２】特開２００４−３６４３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１は、トランジスタのベース−エミッタ間電圧ＶＢＥを用いて誤差信号クランプする構成であり、温度特性や制御性に問題がある。また、特許文献２は、所謂スロースタート制御であり、電源の投入時における誤差信号の変動に対応するもので、限定的な対策でしかない。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、ＰＷＭ指令信号のクランプを常時適切に行うことで、応答性が良好となるＰＷＭ信号出力装置、及びそのＰＷＭ信号出力装置を備えてなるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載のＰＷＭ信号出力装置によれば、ＰＷＭ信号出力回路が、エラーアンプが出力するＰＷＭ指令信号と、発振回路が出力するＰＷＭキャリアとの差に応じてＰＷＭ信号を生成出力する構成において、信号振幅クランプ手段は、ＰＷＭ指令信号振幅の最大値を、ＰＷＭキャリア振幅の最大値以上に設定される上限電圧にクランプする上限側クランプと、ＰＷＭ指令信号振幅の最小値を、ＰＷＭキャリア振幅の最小値以下に設定される下限電圧にクランプする下限側クランプとの何れか一方又は双方を行う。
【０００９】
このように構成すれば、電源電圧の変動に伴いエラーアンプが出力するＰＷＭ指令信号の振幅が最大値又は最小値を示す際に、最大値又は最小値はそれぞれ上限電圧又は下限電圧にクランプされる。これにより、電源電圧が定常値に復帰する際に、ＰＷＭ指令信号振幅が最大値又は最小値を示し続ける期間が従来よりも短くなる。したがって、ＰＷＭ信号のデューティ変化応答がより迅速になる。
【００１０】
そして、例えば請求項１２のように、本発明のＰＷＭ信号出力装置を備えてスイッチング電源装置を構成すれば、入力電源の電圧が一時的に変動した後、定常値に復帰する際に、目標とする電圧をより早く出力することが可能になる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態であり、スイッチング電源装置の構成を示す図
【図２】エラーアンプの出力増幅部及び発振回路の一部の構成を示す回路図
【図３】動作タイミングチャート
【図４】第１実施形態であり、エラーアンプの電力増幅部及び発振回路の一部の構成を示す回路図
【図５】上限電圧及び下限電圧の双方を用いてクランプした場合のシミュレーション結果を示す図
【図６】上限電圧のみを用いてクランプした場合のシミュレーション結果を示す図
【図７】下限電圧のみを用いてクランプした場合のシミュレーション結果を示す図
【図８】第３実施形態であり、クランプ電圧発生回路の変形例を示す図
【図９】第４実施形態であり、クランプ電圧発生回路の変形例を示す図
【発明を実施するための形態】
【００１２】
（第１実施形態）
図１に示すスイッチング電源装置１において、電源ＶＢとグランドとの間にはＰチャネルＭＯＳＦＥＴ２（スイッチング素子）及びフリーホイールダイオード３の直列回路が接続されている。フリーホイールダイオード３には、コイル４及びコンデンサ５（負荷）の直列回路が並列に接続されている。コイル４及びコンデンサ５の共通接続点は、スイッチング電源装置１の出力端子となっており、その出力端子とグランドとの間には、抵抗素子６及び７の直列回路が接続されている。
【００１３】
抵抗素子６及び７の共通接続点は、エラーアンプ８の反転入力端子に接続されており、エラーアンプ８の非反転入力端子には、基準電圧ＶＲＥＦが与えられている。エラーアンプ８の出力端子は、コンパレータ９（ＰＷＭ信号出力回路）の非反転入力端子に接続されており、コンパレータ９の反転入力端子は発振回路１０の出力端子に接続されている。発振回路１０は、エラーアンプ８に対して、出力電圧（誤差電圧）をクランプするための電圧ＶＣＨ，ＶＣＬを供給している。
【００１４】
発振回路１０は、ＰＷＭ制御用のキャリアである三角波（周波数は例えば数ＭＨｚ程度）を発振してコンパレータ９の反転入力端子に出力する。エラーアンプ８及び発振回路１０には例えば５Ｖの電源が供給されており、前記三角波の最大振幅電圧ＶＴＨは例えば３．５Ｖに、最小振幅電圧ＶＴＬは例えば１．５Ｖに規定されている。そして、発振回路１０がエラーアンプ８に供給している上限電圧ＶＣＨは、３．５Ｖよりも例えば０．１Ｖ高く設定され、下限電圧ＶＣＬは、１．５Ｖよりも例えば０．１Ｖ低く設定されている。コンパレータ９が出力するＰＷＭ信号は、波形整形ロジック１１により成形されると、ドライバ１２を介してＰチャネルＭＯＳＦＥＴ２のゲートに出力される。尚、前記ＰＷＭ信号は、波形整形ロジック１１又はドライバ１２の何れかで論理が反転されている。
【００１５】
スイッチング電源装置１は、エラーアンプ８に与えられている基準電圧ＶＲＥＦと、抵抗素子６及び７により分圧されて検出される出力電圧（電圧信号）との関係で、出力電圧を例えば６Ｖに維持するようにＰＷＭ制御する。
【００１６】
図２に示すように、エラーアンプ８の出力側を構成している電力増幅部１３は、電源とグランドとの間に電流源１４及びＮチャネルＭＯＳＦＥＴ１５の直列回路と、ＰチャネルＭＯＳＦＥＴ１６及び電流源１７の直列回路とが接続されている。ＮチャネルＭＯＳＦＥＴ１５のドレインは、ＰチャネルＭＯＳＦＥＴ１６のゲートに接続されている。ＮチャネルＭＯＳＦＥＴ１５のゲートには、図示しないエラーアンプ８の入力側を構成している差動出力部からの差動出力信号が与えられている。電源には、ミラー対を構成するＰチャネルＭＯＳＦＥＴ１８及び１９のソースが接続されており、両者のゲートはＰチャネルＭＯＳＦＥＴ１９のドレインに接続されている。また、前記ドレインとグランドとの間には、電流源２０が接続されている。
【００１７】
ＰチャネルＭＯＳＦＥＴ１９のドレインは、直列に接続された２つのダイオード２１及び２２を介してＮチャネルＭＯＳＦＥＴ２３のドレインに接続されている。ＮチャネルＭＯＳＦＥＴ２３のソースはグランドに接続され、ゲートは、ＮチャネルＭＯＳＦＥＴ１６のソースに接続されている。
【００１８】
電源とグランドとの間には、抵抗素子２４、ＮＰＮトランジスタ２５（高電位側トランジスタ）、ＰＮＰトランジスタ２６（低電位側トランジスタ）及び抵抗素子２７の直列回路が接続されている。ＮＰＮトランジスタ２５のベース（導通制御端子）はダイオード２１のアノードに接続され、ＰＮＰトランジスタ２６のベースはダイオード２２のカソードに接続されている。そして、トランジスタ２５及び２６の共通接続点（前者のエミッタ及び後者のコレクタ）がエラーアンプ８の出力端子となっている。
【００１９】
発振回路１０の内部において、電源とグランドとの間には、抵抗素子３１〜３５の直列回路３０（信号振幅クランプ手段，最大及び最小電圧発生手段，上限及び下限クランプ電圧発生手段）が接続されている。抵抗素子３２及び３３の共通接続点は、三角波の最大振幅電圧ＶＴＨとなるように設定されており、抵抗素子３３及び３４の共通接続点は、三角波の最小振幅電圧ＶＴＬとなるように設定されている。そして、抵抗素子３１及び３２の共通接続点は上限電圧ＶＣＨとなるように設定されており、抵抗素子３４及び３５の共通接続点は下限電圧ＶＣＬとなるように設定されている。
【００２０】
抵抗素子３１及び３２の共通接続点は、電力増幅部１３内部のアンプ２８（信号振幅クランプ手段，上限クランプ用アンプ）の非反転入力端子に接続され、抵抗素子３４及び３５の共通接続点は、電力増幅部１３内部のアンプ２９（信号振幅クランプ手段，下限クランプ用アンプ）の非反転入力端子に接続されている。アンプ２８及び２９の反転入力端子は、エラーアンプ８の出力端子に共通に接続されている。アンプ２８の出力端子はＮＰＮトランジスタ２５のベースに接続され、アンプ２９の出力端子はＰＮＰトランジスタ２６のベースに接続されている。
【００２１】
このように、電力増幅部１３にアンプ２８及び２９が存在することで、エラーアンプ８の出力電圧は、電圧ＶＣＨ〜ＶＣＬの範囲内にクランプされる。すなわち、出力電圧が上昇して電圧ＶＣＨに達すると、アンプ２８が出力電圧をそれ以上上昇させないようにＮＰＮトランジスタ２５のベース電流を引き込む。また、出力電圧が低下して電圧ＶＣＬに達すると、アンプ２９が出力電圧をそれ以下に低下させないようにＰＮＰトランジスタ２６にベース電流を供給する。尚、図１に示す構成において、波形整形ロジック１１以降（但し、抵抗素子６及び７を除く）の構成を除いたものが、ＰＷＭ信号出力装置３６を構成している。
【００２２】
次に、本実施形態の作用について説明する。図３に示すように、例えば電源ＶＢの電圧は通常１５Ｖであるが、負荷の状況により５Ｖ程度に低下している状態から１５Ｖに復帰する場合を想定する。電源電圧が５Ｖ程度に低下している状態で、エラーアンプ８の出力電圧（アンプ出力と称す）に本実施形態のようなクランプ作用が及ばなければ、アンプ出力は破線で示すように４Ｖ程度まで上昇する。（１）一方、本実施形態のアンプ出力は、最大振幅電圧ＶＴＨよりも若干高い電圧ＶＣＨにクランプされている。何れの場合も、ＰＷＭ信号のデューティ比は１００％である。スイッチング電源装置１の出力電圧は、電源電圧に等しく５Ｖになる。
【００２３】
（２）この状態から、電源電圧が上昇を開始すると、それに伴いアンプ出力も低下を開始するので、ＰＷＭ信号のデューティ比は直ちに１００％未満となり、ＰチャネルＭＯＳＦＥＴ２によるスイッチングが開始される。一方、クランプ作用が無い場合のアンプ出力はＰＷＭキャリアの最大振幅電圧ＶＴＨよりも高い状態が暫く継続するので、その間デューティ比は１００％（フルオン）のままとなり、スイッチングはまだ開始されない。
【００２４】
（３）アンプ出力が低下すると共に出力電圧は上昇する。出力電圧が６Ｖを超えた後にアンプ出力が最小振幅電圧ＶＴＬを若干下回ると、アンプ出力は電圧ＶＣＬにクランプされる。したがって、デューティ比は０％（フルオフ）になり、出力電圧は低下する。クランプ作用が無い場合のアンプ出力は、この期間内にＰＷＭキャリアの振幅範囲に到達してスイッチングを開始するので、出力電圧はまだ上昇し続ける。
【００２５】
（４）その後、出力電圧が６Ｖを下回るとアンプ出力は上昇を開始して再びスイッチングが行われる。そして、出力電圧は６Ｖに等しくなるようにスイッチング制御は収束する。一方、クランプ作用が無い場合のアンプ出力は最小振幅電圧ＶＴＬを大きく下回り、その期間にデューティ比は０％になる。つまり、クランプ作用が無い場合は、電源電圧が上昇する過程でのスイッチング動作の開始が遅れるため、出力電圧が過剰に上昇してオーバーシュートが大きくなる。また、その状態から出力電圧を低下させるので、デューティ比が０％になりフルオフする期間も本実施形態の場合より後になる。総じて、出力電圧が目標値である６Ｖに収束するまでにより長い時間を要している。
【００２６】
以上のように本実施形態によれば、コンパレータ９が、エラーアンプ８が出力するＰＷＭ指令信号と、発振回路１０が出力するＰＷＭキャリアとのレベル差に応じてＰＷＭ信号を生成出力するＰＷＭ信号出力装置３６において、抵抗素子３１〜３５の直列回路３０並びにアンプ２８及び２９により、ＰＷＭ指令信号であるエラーアンプ８の出力電圧を上限電圧ＶＣＨにクランプする上限側クランプと、下限電圧ＶＣＬにクランプする下限側クランプとの双方を行う。
【００２７】
そして、直列回路３０によりＰＷＭキャリア振幅の最大値ＶＴＨ及び最小値ＶＴＬに対応する電圧を発生させ、それぞれにオフセット電圧を付与して上限電圧ＶＣＨ（＞ＶＴＨ）及び下限電圧ＶＣＬ（＜ＶＴＬ）を発生させるようにした。したがって、電源電圧ＶＢが低下してから定常値に復帰する際に、エラーアンプ８の出力電圧が最大値ＶＣＨ又は最小値ＶＣＬを示し続ける期間が従来よりも短くなり、ＰＷＭ信号のデューティ変化応答がより迅速になる。そして、ＰＷＭ信号出力装置３６を備えてスイッチング電源装置１を構成したので、電源ＶＢの電圧が変動した際に、目標とする電圧をより早く出力することが可能になる。
【００２８】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図４に示すように、第２実施形態では、電力増幅部１３に対してクランプ作用を成すための構成を変更したものについて、シミュレーションを行った結果を示す。第２実施形態では、一般的な構成のアンプ２８及び２９に替えて、差動アンプ３９及び４０を用いている。
【００２９】
電源とグランドとの間には、（第１）ＰＮＰトランジスタ４１、（第１）ＮＰＮトランジスタ４２及び電流源４３の直列回路が接続されている。ＰＮＰトランジスタ４１のベースは自身のコレクタに接続されており、ＮＰＮトランジスタ４２のベースには上限電圧ＶＣＨが与えられている。ＮＰＮトランジスタ２５のベースと電流源４３との間には、（第２）ＰＮＰトランジスタ４４及び（第２）ＮＰＮトランジスタ４５の直列回路が接続されている。ＰＮＰトランジスタ４４のベースは自身のコレクタに接続されており、ＮＰＮトランジスタ４５のベースはエラーアンプ８の出力端子に接続されている。以上が差動アンプ３９（上限クランプ用アンプ）を構成している。
【００３０】
電源とＰＮＰトランジスタ２６のベースとの間には、電流源４６、（第１）ＮＰＮトランジスタ４７及び（第１）ＰＮＰトランジスタ４８の直列回路が接続されている。ＮＰＮトランジスタ４７のベースには、下限電圧ＶＣＬが与えられており、ＰＮＰトランジスタ４８のベースは自身のコレクタに接続されている。電流源４６とグランドとの間には、（第２）ＮＰＮトランジスタ４９及び（第２）ＰＮＰトランジスタ５０の直列回路が接続されている。ＮＰＮトランジスタ４９のベースはエラーアンプ８の出力端子に接続されており、ＰＮＰトランジスタ５０のベースは自身のコレクタに接続されている。以上が差動アンプ４０（下限クランプ用アンプ）を構成している。
【００３１】
図５に示すように、第２実施形態では、ＰＷＭキャリア（比較三角波）の最大振幅電圧ＶＴＨは２．８Ｖ程度、最小振幅電圧ＶＴＬは２．２Ｖ程度に設定されている。尚、図５〜図７に示すＰＷＭキャリアの波形は、図示の都合上、振幅の最大及び最小を示すラインだけを示している。そして、上限電圧ＶＣＨ＝（ＶＴＨ＋０．１）Ｖ、下限電圧ＶＣＬ＝（ＶＴＬ−０．１）Ｖである。電源電圧が５．５Ｖに低下した場合、クランプ作用が無いアンプ出力は４．２Ｖ、クランプ作用があるアンプ出力はＶＣＨである。
【００３２】
電源電圧が１５Ｖに復帰した場合のスイッチング電源装置の出力電圧は「クランプなし」で１１．５Ｖ、「クランプあり」で７．９Ｖである。そして、出力電圧が６Ｖに収束するまでの電圧安定時間は「クランプなし」で７８２μｓ、「クランプあり」で３１１μｓである。したがって、「クランプあり」の方が出力電圧のオーバーシュート及びアンダーシュートを抑制できており、電圧安定時間が短縮されている。
【００３３】
また、図６に示すように電圧の上限側のみクランプを作用させた結果は、図５とほぼ同じ結果となった。一方、図７に示すように電圧の下限側のみクランプを作用させた結果は、図５及び図６に示すケースに対してオーバーシュート及びアンダーシュートの抑制、電圧安定時間の短縮効果が小さかったが、「クランプなし」に対しては多少改善されている。
【００３４】
以上のように第２実施形態によれば、上限クランプ用の差動アンプ３９を、ＰＮＰトランジスタ４１及び４４、ＮＰＮトランジスタ４２及び４５並びに電流源４３で構成し、下限クランプ用の差動アンプ４０を、ＮＰＮトランジスタ４７及び４９、ＰＮＰトランジスタ４８及び５０並びに電流源４３で構成した。すなわち、クランプ作用を成すために必要最小限の要素で構成された差動アンプ３９及び４０を用いるので、ＰＷＭ信号出力装置及びスイッチング電源装置のサイズをより小さくすることができる。
【００３５】
（第３，第４実施形態）
第３，第４実施形態は、クランプ電圧を発生させる回路の変形例を示す。図８（ａ）は、電源とグランドとの間に抵抗素子５１及び電流源５２の直列回路（クランプ電圧発生手段）を接続したもので、両者の共通接続点の電位が上限電圧ＶＣＨとなるように設定する。図８（ｂ）は（ａ）と接続関係を逆にして、電源とグランドとの間に電流源５３及び抵抗素子５４の直列回路（クランプ電圧発生手段）を接続し、両者の共通接続点の電位が下限電圧ＶＣＬとなるように設定する。
【００３６】
図９は、シリーズ電源回路６１（クランプ電圧発生手段）である。オペアンプ６２の非反転入力端子に基準電圧Ｖrefを与え、出力端子をＮＰＮトランジスタ６３のベースに接続する。ＮＰＮトランジスタ６３のエミッタはグランドに接続され、コレクタは、ＮＰＮトランジスタ６４のベースに接続されると共に、抵抗素子６４を介してＮＰＮトランジスタ６５のコレクタに接続されている。
【００３７】
ＮＰＮトランジスタ６５のコレクタは電源に接続され、エミッタは抵抗素子６６及び６７を介してグランドに接続されている。以上のように構成されるシリーズ電源回路６１を用い、基準電圧Ｖrefを適宜設定することで、ＮＰＮトランジスタ６５のエミッタより出力される電圧を、上限電圧ＶＣＨ、下限電圧ＶＣＬに設定できる。
【００３８】
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
抵抗素子３１〜３５の直列回路３０は、必ずしも発振回路１０の内部構成である必要はなく、独立の構成としても良い。
各電圧の具体数値については、個別の設計に応じて適宜変更すれば良い。
ＶＣＨ＝ＶＴＨ、ＶＣＬ＝ＶＴＬに設定しても良い。例えば第１実施形態では、抵抗素子３２及び３３の共通接続点をアンプ２８の非反転入力端子に接続し、抵抗素子３３及び３４の共通接続点をアンプ２９の非反転入力端子に接続すれば良い。
【００３９】
ＮＰＮトランジスタ２５及びＰＮＰトランジスタ２６を、それぞれＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴで構成しても良い。
スイッチング素子には、ＮチャネルＭＯＳＦＥＴやバイポーラトランジスタ等を用いても良い。
ＰＷＭ信号出力装置を、スイッチング電源装置以外に適用しても良い。
【符号の説明】
【００４０】
図面中、１はスイッチング電源装置、２はＰチャネルＭＯＳＦＥＴ（スイッチング素子）、４はコイル（負荷）、５はコンデンサ（負荷）、８はエラーアンプ、９はコンパレータ（ＰＷＭ信号出力回路）、１０は発振回路、１３は電力増幅部、２５はＮＰＮトランジスタ（高電位側トランジスタ）、２６はＰＮＰトランジスタ（低電位側トランジスタ）、２８はアンプ（信号振幅クランプ手段，上限クランプ用アンプ）、２９はアンプ（信号振幅クランプ手段，下限クランプ用アンプ）、３０は直列回路（信号振幅クランプ手段，最大及び最小電圧発生手段，上限及び下限クランプ電圧発生手段）、３６はＰＷＭ信号出力装置を示す。
【図１】
2016066861.tif 000003
【図２】
2016066861.tif 000004
【図３】
2016066861.tif 000005
【図４】
2016066861.tif 000006
【図５】
2016066861.tif 000007
【図６】
2016066861.tif 000008
【図７】
2016066861.tif 000009
【図８】
2016066861.tif 000010
【図９】
2016066861.tif 000011