(57)【要約】【目的】情報処理装置と記憶装置のいずれが故障しているかを判定することが可能な情報処理装置を提供する。【構成】メモリモジュールが着脱可能に装着され接続された情報処理装置において、ＥＣＣ符号化部は、データに誤り訂正符号を付加して符号化データを生成する。第１誤り検出部は、データに対して誤り検出訂正処理を行う。第１異常検出部は、データに含まれる誤りの有無を示す第１異常検出信号を故障部位判定部に供給する。メモリモジュールは、第２誤り検出部及び第２異常検出部を備え、情報処理装置とは別にデータに対して誤り検出訂正処理を行う。第２異常検出部は、誤り検出訂正処理の結果に基づいて第２異常検出信号を故障部位判定部に供給する。故障部位判定部は、第１異常検出信号と第２異常検出信号に基づいて、情報処理装置本体とメモリモジュールのいずれが故障しているかを判定する。【選択図】図１
2016066337.tif 000002
【特許請求の範囲】
【請求項１】
着脱可能に装着されて接続されている記憶装置との間でデータの書き込み及び読み出しを行う情報処理装置であって、
前記記憶装置へのデータの書き込み及び前記記憶装置からのデータの読み出しを制御する制御部と、
前記記憶装置に書き込む書き込みデータに誤り訂正符号を付加して符号化データを生成する符号化部と、
前記符号化データを用いて、前記書き込みデータ又は前記記憶装置からの読み出しデータに対して誤り検出処理を行う誤り検出部と、
前記記憶装置における誤り検出処理の結果を受信し、受信した前記記憶装置における誤り検出処理の結果と前記誤り検出部における誤り検出処理の結果とに基づいて、前記情報処理装置又は前記記憶装置のいずれが故障しているかを判定する故障部位判定部と、を備えることを特徴とする情報処理装置。
【請求項２】
前記記憶装置に接続されるソケットを備え、
前記故障部位判定部は、受信した前記記憶装置内における誤り検出処理の結果と前記誤り検出部における誤り検出処理の結果とに基づいて、前記情報処理装置の故障又は前記記憶装置の故障又は前記ソケットと前記記憶装置との接続異常のいずれが生じているかを判定することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記誤り検出部における前記誤り検出処理の結果に基づいて、前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第１異常検出信号を生成する異常検出部を備え、
前記故障部位判定部は、前記記憶装置における前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第２異常検出信号を受信し、前記第１異常検出信号と前記第２異常検出信号とに基づいて前記判定を行うことを特徴とする請求項１又は２に記載の情報処理装置。
【請求項４】
前記記憶装置に接続されるソケットと、
前記情報処理装置内において前記書き込みデータ又は前記読み出しデータと前記符号化データとに基づいて生成されたパリティデータと、前記記憶装置内において前記書き込みデータ又は前記読み出しデータと前記符号化データとに基づいて生成されたパリティデータとを照合して、一致するか否かを判定するパリティ照合部と、
を備え、
前記故障部位判定部は、受信した前記記憶装置内における誤り検出処理の結果と前記誤り検出部における誤り検出処理の結果と前記パリティ照合部の照合結果とに基づいて、前記情報処理装置の故障及び前記記憶装置の故障及び前記ソケットと前記記憶装置との間の接続異常のうちいずれが生じているかを判定することを特徴とする請求項１に記載の情報処理装置。
【請求項５】
前記誤り検出部における前記誤り検出処理の結果に基づいて、前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第１異常検出信号を生成する異常検出部と、
前記書き込みデータ又は前記読み出しデータと前記符号化データとに基づいて第１パリティデータを生成するパリティ生成部と、
を備え、
前記パリティ照合部は、前記記憶装置において前記書き込みデータ又は前記読み出しデータと前記符号化データとに基づいて生成された第２パリティデータを受信し、前記第１パリティデータと前記第２パリティデータと照合して、前記第１パリティデータと前記第２パリティデータとが一致するか否かを示すパリティ信号を生成し、
前記故障部位判定部は、前記記憶装置における前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第２異常検出信号を受信し、前記第１異常検出信号と前記第２異常検出信号と前記パリティ信号とに基づいて前記判定を行うことを特徴とする請求項４に記載の情報処理装置。
【請求項６】
情報処理装置に着脱可能に装着され、前記情報処理装置から供給されたデータを記憶する記憶装置であって、
前記情報処理装置から供給されたデータを記憶するデータ記憶領域と、
前記データに誤り訂正符号を付加した符号化データを記憶する符号化データ記憶領域と、
前記符号化データを用いて、前記データに対して誤り検出処理を行う誤り検出部とを備えることを特徴とする記憶装置。
【請求項７】
前記誤り検出部における誤り検出処理の結果に基づいて、前記データに含まれる誤りの有無を示す異常検出信号を生成して前記情報処理装置に供給する異常検出部を備えることを特徴とする請求項６に記載の記憶装置。
【請求項８】
前記データと前記符号化データとに基づいてパリティデータを生成し、前記情報処理装置に供給するパリティ生成部を備えることを特徴とする請求項６又は７に記載の記憶装置。
【請求項９】
情報処理装置と、前記情報処理装置に着脱可能に装着され接続されている記憶装置とを含む情報処理システムであって、
前記情報処理装置は、
前記記憶装置へのデータの書き込み及び前記記憶装置からのデータの読み出しを制御する制御部と、
前記記憶装置に書き込む書き込みデータに誤り訂正符号を付加して符号化データを生成する符号化部と、
前記符号化データを用いて、前記書き込みデータ又は前記記憶装置からの読み出しデータに対して誤り検出処理を行う第１誤り検出部と、
前記第１誤り検出部における前記誤り検出処理の結果に基づいて、前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第１異常検出信号を生成する第１異常検出部と、
前記情報処理装置又は前記記憶装置のいずれが故障しているかを判定する故障部位判定部と、を備え、
前記記憶装置は、
前記情報処理装置から供給された前記書き込みデータを記憶するデータ記憶領域と、
前記書き込みデータに誤り訂正符号を付加した符号化データを記憶する符号化データ記憶領域と、
前記符号化データを用いて、前記書き込みデータ又は前記読み出しデータに対して誤り検出処理を行う第２誤り検出部と、
前記第２誤り検出部における誤り検出処理の結果に基づいて、前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第２異常検出信号を生成して前記情報処理装置に供給する第２異常検出部と、を備え、
前記故障部位判定部は、前記第１異常検出信号と前記第２異常検出信号とに基づいて、情報処理装置又は前記記憶装置のいずれが故障しているかを判定することを特徴とする情報処理システム。
【請求項１０】
前記情報処理装置は、前記記憶装置に接続されるソケットを備え、
前記故障部位判定部は、前記第１異常検出信号と前記第２異常検出信号とに基づいて、前記情報処理装置の故障又は前記記憶装置の故障又は前記ソケットと前記記憶装置との接続異常のいずれが生じているかを判定することを特徴とする請求項９に記載の情報処理システム。
【請求項１１】
前記情報処理装置は、
前記記憶装置に接続されるソケットと、
前記書き込みデータ又は前記読み出しデータと前記符号化データとに基づいて第１パリティデータを生成する第１パリティ生成部と、
前記第１パリティデータに基づいてデータの照合を行うパリティ照合部と、
を備え、
前記記憶装置は、
前記書き込みデータ又は前記読み出しデータと前記符号化データとに基づいて第２パリティデータを生成する第２パリティ生成部を備え、
前記パリティ照合部は、前記第２パリティデータを受信し、前記第１パリティデータと前記第２パリティデータとを照合して、照合結果を示すパリティ信号を前記故障部位判定部に供給し、
前記故障部位判定部は、前記第１異常検出信号と前記第２異常検出信号と前記パリティ信号とに基づいて、前記情報処理装置の故障及び前記記憶装置の故障及び前記ソケットと前記記憶装置との間の接続異常のうちいずれが生じているかを判定することを特徴とする請求項９に記載の情報処理システム。
【請求項１２】
前記情報処理装置は、前記記憶装置が接続されているか否かを判定するためのメモリ判定信号を前記記憶装置の所定の端子に向けて送信するメモリ判定部を備え、
前記記憶装置は、前記所定の端子に接続され、前記メモリ判定信号を受信して前記メモリ判定信号と同じ信号値の返信信号を前記メモリ判定部に送信する返信部を備え、
前記メモリ判定部は、前記所定の端子から前記判定信号と同じ信号値の前記返信信号を受信したか否かに基づいて、前記記憶装置が接続されているか否かを判定することを特徴とする請求項９乃至１１のいずれか１に記載の情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、記憶装置及び情報処理システムに関する。
【背景技術】
【０００２】
近年、情報処理に必要なメモリ容量の増大に伴い、マザーボード等の本体部分に着脱可能なＤＩＭＭ（Dual Inline Memory Module）等のメモリモジュールを装着して接続することにより、データの書き込みや読み出しが行われている。その際、メモリモジュールの信頼性を高めるため、書き込み及び読み出しの対象となるデータに対して誤り検出訂正処理（ECC: Error Check and Correct）を行い、メモリモジュールの故障を検出することが行われている（例えば、特許文献１）。
【０００３】
かかる誤り検出訂正処理は、書き込み及び読み出しの対象となるデータに対し誤り訂正符号（ＥＣＣ符号）を付加してＥＣＣ符号化データを生成し、これを復号することによって行う。誤り検出訂正処理に対応したメモリモジュールは、通常のデータの記憶領域の他にＥＣＣ符号化データのための記憶領域を有しており、情報処理装置は、メモリモジュールの当該記憶領域からＥＣＣ符号化データを読み出して誤り検出訂正処理を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９８７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、誤り検出訂正処理に対応したメモリモジュールを用いる場合であっても、誤り検出訂正処理を実際に行うのはメモリモジュールではなく情報処理装置本体であるため、データの誤りを検出しても、それが情報処理装置本体内で生じたものかメモリモジュール内で生じたものかを判定することができない。したがって、情報処理装置又はメモリモジュールに故障が生じている可能性があることを検出することはできても、故障部位が情報処理装置本体なのかメモリモジュールなのかを特定することができず、故障部位を特定するためには別途調査が必要となる。また、故障部位が特定されるまでは情報処理装置本体及びメモリモジュールの双方が故障被疑状態となるため、どちらも使用することができないという問題があった。
【０００６】
本発明は、上記問題点に鑑みてなされたものであり、データに対する誤り検出処理の結果に基づいて、情報処理装置と記憶装置のいずれが故障しているかを判定することが可能な情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による情報処理装置は、着脱可能に装着されて接続されている記憶装置との間でデータの書き込み及び読み出しを行う情報処理装置であって、前記記憶装置へのデータの書き込み及び前記記憶装置からのデータの読み出しを制御する制御部と、前記記憶装置に書き込む書き込みデータに誤り訂正符号を付加して符号化データを生成する符号化部と、前記符号化データを用いて、前記書き込みデータ又は前記記憶装置からの読み出しデータに対して誤り検出処理を行う誤り検出部と、前記記憶装置における誤り検出処理の結果を受信し、受信した前記記憶装置における誤り検出処理の結果と前記誤り検出部における誤り検出処理の結果とに基づいて、前記情報処理装置又は前記記憶装置のいずれが故障しているかを判定する故障部位判定部と、を備えることを特徴とする。
【０００８】
また、本発明による記憶装置は、情報処理装置に着脱可能に装着され、前記情報処理装置から供給されたデータを記憶する記憶装置であって、前記情報処理装置から供給されたデータを記憶するデータ記憶領域と、前記データに誤り訂正符号を付加した符号化データを記憶する符号化データ記憶領域と、前記符号化データを用いて、前記データに対して誤り検出処理を行う誤り検出部とを備えることを特徴とする。
【０００９】
また、本発明による情報処理システムは、情報処理装置と、前記情報処理装置に着脱可能に装着され接続されている記憶装置とを含む情報処理システムであって、前記情報処理装置は、前記記憶装置へのデータの書き込み及び前記記憶装置からのデータの読み出しを制御する制御部と、前記記憶装置に書き込む書き込みデータに誤り訂正符号を付加して符号化データを生成する符号化部と、前記符号化データを用いて、前記書き込みデータ又は前記記憶装置からの読み出しデータに対して誤り検出処理を行う第１誤り検出部と、前記第１誤り検出部における前記誤り検出処理の結果に基づいて、前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第１異常検出信号を生成する第１異常検出部と、前記情報処理装置又は前記記憶装置のいずれが故障しているかを判定する故障部位判定部と、を備え、前記記憶装置は、前記情報処理装置から供給された前記書き込みデータを記憶するデータ記憶領域と、前記書き込みデータに誤り訂正符号を付加した符号化データを記憶する符号化データ記憶領域と、前記符号化データを用いて、前記書き込みデータ又は前記読み出しデータに対して誤り検出処理を行う第２誤り検出部と、前記第２誤り検出部における誤り検出処理の結果に基づいて、前記書き込みデータ又は前記読み出しデータに含まれる誤りの有無を示す第２異常検出信号を生成して前記情報処理装置に供給する第２異常検出部と、を備え、前記故障部位判定部は、前記第１異常検出信号と前記第２異常検出信号とに基づいて、情報処理装置又は前記記憶装置のいずれが故障しているかを判定することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、データに対する誤り検出処理の結果に基づいて、情報処理装置と記憶装置のいずれが故障しているかを判定することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１の情報処理装置及びメモリモジュールの構成を示すブロック図である。
【図２】データの書き込み時に情報処理装置及びメモリモジュールが行うデータの供給を示す図である。
【図３】実施例１の故障部位判定における判定テーブルを示す図である。
【図４】データの読み出し時に情報処理装置及びメモリモジュールが行うデータの供給を示す図である。
【図５】実施例２の情報処理装置、メモリモジュール及びソケットの構成を示すブロック図である。
【図６】実施例２の故障部位判定における判定テーブルを示す図である。
【図７】実施例２においてデータ書き込み時とデータ読み出し時の故障部位判定を組み合わせた場合の判定テーブルの一例を示す図である。
【図８】実施例３の情報処理装置、メモリモジュール及びソケットの構成を示すブロック図である。
【図９】実施例３においてデータの書き込み時に情報処理装置及びメモリモジュールが行うデータの供給を示す図である。
【図１０】実施例３におけるデータ書き込み時の故障部位判定の判定テーブルを示す図である。
【図１１】実施例３においてデータの読み出し時に情報処理装置及びメモリモジュールが行うデータの供給を示す図である。
【図１２】実施例３におけるデータ読み出し時の故障部位判定の判定テーブルを示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【実施例１】
【００１３】
図１は、情報処理装置１０及びメモリモジュール２０からなる情報処理システムの構成を示すブロック図である。
【００１４】
情報処理装置１０は、制御部１１、ＥＣＣ部１２及びエラー収集／メモリ判定部１７を含む。情報処理装置１０には、メモリモジュール２０が着脱可能に装着されて接続される。情報処理装置１０は、メモリモジュール２０に対してデータの書き込み及び読み出しを行う。
【００１５】
制御部１１は、ＣＰＵ（Central Processing Unit）等からなるマイクロプロセッサであり、情報処理装置１０の各部の制御を行う。また、制御部１１は、バスラインＢＬを介してメモリモジュール２０との間でデータの授受を行い、メモリモジュール２０に対するデータの書き込み及び読み出しを制御する。
【００１６】
ＥＣＣ部１２は、ＥＣＣ符号化部１３、第１誤り検出部１４、第１異常検出部１５及び故障部位判定部１６を含む。
【００１７】
ＥＣＣ符号化部１３は、メモリモジュール２０へのデータの書き込み時にデータに対して誤り訂正符号化処理を施し、符号化データＣＤを生成する。誤り訂正符号化処理は、例えばハミング符号を用いて行う。
【００１８】
第１誤り検出部１４は、符号化データＣＤを復号化し、データに対して誤り検出訂正処理（ECC: Error Check and Correct）を行う。第１誤り検出部１４は、誤り検出の結果を示す誤り検出信号ＥＳ１を第１異常検出部１５に供給する。
【００１９】
第１異常検出部１５は、第１誤り検出部１４における誤り検出訂正処理の結果に基づいて、データに含まれる誤り（以下、データ異常と称する）の有無を示す２値（０、１）の第１異常検出信号ＡＳ１を生成し、故障部位判定部１６に供給する。
【００２０】
故障部位判定部１６は、第１異常検出部１５から第１異常検出信号ＡＳ１の供給を受ける一方、メモリモジュール２０の第２異常検出部２４から第２異常検出信号ＡＳ２を受信する。故障部位判定部１６は、第１異常検出信号ＡＳ１及び第２異常検出信号ＡＳ２の組合せによって、情報処理装置１０の本体の故障（以下、本体故障と称する）とメモリモジュール２０の故障（以下、メモリ故障と称する）のいずれが生じているのかを判定する。
【００２１】
故障部位判定部１６は、判定結果を示す故障部位判定信号ＦＳをエラー収集／メモリ判定部１７に供給する。
【００２２】
エラー収集／メモリ判定部１７は、故障部位判定部１６から供給された故障部位判定信号ＦＳを蓄積し、エラー情報ＥＩとして記憶する。エラー収集／メモリ判定部１７は、制御部１１からの求めに応じてエラー情報ＥＩを制御部１１に供給する。
【００２３】
また、エラー収集／メモリ判定部１７は、情報処理装置１０に接続されているメモリモジュールが本発明に係るメモリモジュール２０かどうかを判定するメモリ判定処理を行う。
【００２４】
エラー収集／メモリ判定部１７は、メモリ判定信号ＪＳをメモリモジュール２０の端子ＮＣ１に送信し、端子ＮＣ２からメモリ判定信号ＪＳと同じ信号値を有する返信信号ＲＳを受信したか否かに応じてメモリ判定処理を行う。エラー収集／メモリ判定部１７は、判定結果を示す情報をメモリ情報ＭＩとして制御部１１に供給する。
【００２５】
メモリモジュール２０は、ＤＩＭＭ（Dual Inline Memory Module）等からなる記憶装置であり、情報処理装置１０のマザーボードに着脱可能に装着され、情報処理装置１０と接続される。メモリモジュール２０は、データ記憶領域２１、符号化データ記憶領域２２、第２誤り検出部２３、第２異常検出部２４、双方向バッファ２６及び２７を含む。
【００２６】
データ記憶領域２１は、制御部１１から供給されたデータを記憶する。符号化データ記憶領域２２は、ＥＣＣ符号化部１３において生成された符号化データＣＤを記憶する。
【００２７】
第２誤り検出部２３は、符号化データＣＤを復号化し、データに対して誤り検出訂正処理を行う。第２誤り検出部２３は、誤り検出の結果を示す第２誤り検出信号ＥＳ２を第２異常検出部２４に供給する。
【００２８】
第２異常検出部２４は、第２誤り検出部２３から供給された第２誤り検出信号ＥＳ２に基づいて、データに含まれる誤り、すなわちデータ異常の有無を示す２値（０、１）の第２異常検出信号ＡＳ２を生成し、故障部位判定部１６に供給する。
【００２９】
メモリ判定信号返信部２５は、通常のＤＩＭＭでは未使用とされている端子ＮＣ１、ＮＣ２に接続されている。メモリ判定信号返信部２５は、エラー収集／メモリ判定部１７からのメモリ判定信号ＪＳを端子ＮＣ１を介して受信すると、受信したメモリ判定信号ＪＳと同じ信号値を有する返信信号ＲＳを、端子ＮＣ２を介してエラー収集／メモリ判定部１７に送信する。
【００３０】
双方向バッファ２６は、データの書き込み時に情報処理装置１０から供給されたデータをデータ記憶領域２１に供給する。また、双方向バッファ２６は、データの読み出し時にデータ記憶領域２１から読み出されたデータを情報処理装置１０に供給する。
【００３１】
双方向バッファ２７は、データの書き込み時に情報処理装置１０から供給された符号化データＣＤを符号化データ記憶領域２２に供給する。また、双方向バッファ２７は、データの読み出し時に符号化データ記憶領域２２から読み出された符号化データＣＤを情報処理装置１０に供給する。
【００３２】
次に、データの書き込み時における情報処理装置１０及びメモリモジュール２０の動作について、図２及び図３（ａ）を参照して説明する。
【００３３】
［データ書き込み時］
制御部１１は、書き込みデータＮＤをメモリモジュール２０のデータ記憶領域２１に供給する。データ記憶領域２１は、書き込みデータＮＤを記憶する。また、制御部１１は、書き込みデータＮＤを、ＥＣＣ符号化部１３、第１誤り検出部１４、メモリモジュール２０の第２誤り検出部２３に供給する。
【００３４】
ＥＣＣ符号化部１３は、制御部１１から供給された書き込みデータＮＤに基づいて符号化データＣＤを生成する。ＥＣＣ符号化部１３は、第１誤り検出部１４、メモリモジュール２０の符号化データ記憶領域２２及び第２誤り検出部２３に、符号化データＣＤを供給する。
【００３５】
第１誤り検出部１４は、符号化データＣＤを復号化し、復号化したデータを用いて、書き込みデータＮＤに対して誤り検出訂正処理を行う。第１誤り検出部１４は、誤り検出の結果を示す第１誤り検出信号ＥＳ１を第１異常検出部１５に供給する。
【００３６】
第１異常検出部１５は、第１誤り検出信号ＥＳ１に基づいて、書き込みデータＮＤに生じている誤り、すなわち書き込みデータＮＤにおけるデータ異常の有無を示す２値（０、１）の第１異常検出信号ＡＳ１を生成し、故障部位判定部１６に供給する。
【００３７】
メモリモジュール２０の第２誤り検出部２３は、ＥＣＣ符号化部１３から供給された符号化データＣＤを復号化する。メモリモジュール２０は、復号化した符号化データＣＤを用いて、書き込みデータＮＤに対して誤り検出訂正処理を行う。
【００３８】
第２誤り検出部２３は、誤り検出の結果を示す第２誤り検出信号ＥＳ２を第２異常検出部２４に供給する。
【００３９】
第２異常検出部２４は、第２誤り検出信号ＥＳ２に基づいて、書き込みデータＮＤにおけるデータ異常の有無を示す２値（０、１）の第２異常検出信号ＡＳ２を生成し、故障部位判定部１６に供給する。
【００４０】
故障部位判定部１６は、第１異常検出部１５から供給された第１異常検出信号ＡＳ１及び第２異常検出部２４から供給された第２異常検出信号ＡＳ２に基づいて、本体故障又はメモリ故障のいずれが生じているかを判定する。
【００４１】
図３（ａ）は、データの書き込み時に故障部位判定部１６が行う故障部位判定の判定テーブルを示す図である。
【００４２】
故障部位判定部１６は、ＡＳ１の信号値が０か１かに基づいて、本体故障が生じているか否かを判定する。例えば、ＡＳ１が０の場合、故障部位判定部１６は、本体故障は生じていないと判定する。ＡＳ１が１の場合、故障部位判定部１６は、本体故障が生じていると判定する。
【００４３】
また、故障部位判定部１６は、ＡＳ１とＡＳ２の信号値が同じであるか否かに基づいて、メモリ故障が生じているか否かを判定する。例えば、ＡＳ１とＡＳ２が同じ信号値である場合、故障部位判定部１６は、メモリ故障は生じていないと判定する。ＡＳ１とＡＳ２が異なる信号値である場合、故障部位判定部１６は、メモリ故障が生じていると判定する。
【００４４】
具体的には、例えばＡＳ１及びＡＳ２がともに０の場合、情報処理装置１０でもメモリモジュール２０でもデータ異常が検出されていないため、故障部位判定部１６は本体故障とメモリ故障のいずれも生じていないと判定する。
【００４５】
ＡＳ１が０で且つＡＳ２が１の場合、第１異常検出部１５ではデータ異常が検出されず、第２異常検出部２４でデータ異常が検出されていることから、故障部位判定部１６は、本体故障は生じておらず、メモリ故障が生じていると判定する。
【００４６】
ＡＳ１が１で且つＡＳ２が０の場合、第１異常検出部１５でデータ異常が検出されているため、故障部位判定部１６は、本体故障が生じていると判定する。一方、本来データ異常が検出されるべき第２異常検出部２４においてデータ異常が検出されていないことから、故障部位判定部１６は、メモリ故障も生じていると判定する。
【００４７】
ＡＳ１が１で且つＡＳ２が１の場合、第１異常検出部１５でデータ異常が検出され、そのデータ異常が第２異常検出部２４でもそのまま検出されていることから、故障部位判定部１６は、本体故障が生じており、メモリ故障は生じていないと判定する。
【００４８】
故障部位判定部１６は、判定結果を示す故障部位判定信号ＦＳをエラー収集／メモリ判定部１７に供給する。
【００４９】
次に、データの読み出し時における情報処理装置１０及びメモリモジュール２０の動作について、図４及び図３（ｂ）を参照して説明する。
【００５０】
［データ読み出し時］
制御部１１は、メモリモジュール２０のデータ記憶領域２１から読み出しデータＲＤを読み出し、第１誤り検出部１４と第２誤り検出部２３に供給する。また、制御部１１は、読み出しデータＲＤに対応する符号化データＣＤを符号化データ記憶領域２２から読み出し、第１誤り検出部１４と第２誤り検出部２３に供給する。
【００５１】
第２誤り検出部２３は、符号化データＣＤを復号化し、復号化した符号化データＣＤを用いて、読み出しデータＲＤに対して誤り検出訂正処理を行う。第２誤り検出部２３は、誤り検出の結果を示す第２誤り検出信号ＥＳ２を第２異常検出部２４に供給する。
【００５２】
第２異常検出部２４は、第２誤り検出部２３から供給された第２誤り検出信号ＥＳ２に基づいて、読み出しデータＲＤに含まれる誤り、すなわち読み出しデータＲＤにおけるデータ異常の有無を示す２値（０、１）の第２異常検出信号ＡＳ２を生成し、故障部位判定部１６に供給する。
【００５３】
第１誤り検出部１４は、符号化データ記憶領域２２から読み出された符号化データＣＤを復号化し、復号化した符号化データＣＤを用いて、読み出しデータＲＤに対して誤り検出訂正処理を行う。
【００５４】
第１誤り検出部１４は、誤り検出の結果を示す第１誤り検出信号ＥＳ１を第１異常検出部１５に供給する。
【００５５】
第１異常検出部１５は、第１誤り検出部１４から供給された第１誤り検出信号ＥＳ１に基づいて、読み出しデータＲＤにおけるデータ異常の有無を示す２値（０、１）の第１異常検出信号ＡＳ１を生成し、故障部位判定部１６に供給する。
【００５６】
故障部位判定部１６は、第１異常検出部１５から供給された第１異常検出信号ＡＳ１及び第２異常検出部２４から供給された第２異常検出信号ＡＳ２に基づいて、本体故障又はメモリ故障のいずれが生じているかを判定する。
【００５７】
図３（ｂ）は、データの読み出し時に故障部位判定部１６が行う上記判定の判定テーブルを示す図である。
【００５８】
故障部位判定部１６は、ＡＳ２の信号値が０か１かに基づいて、メモリ故障が生じているか否かを判定する。例えば、ＡＳ２が０の場合、故障部位判定部１６は、メモリ故障は生じていないと判定する。ＡＳ２が１の場合、故障部位判定部１６は、メモリ故障が生じていると判定する。
【００５９】
また、故障部位判定部１６は、ＡＳ１とＡＳ２の信号値が同じであるか否かに基づいて、本体故障が生じているか否かを判定する。例えば、ＡＳ２とＡＳ１が同じ信号値である場合、本体故障は生じていないと判定する。ＡＳ１とＡＳ２が異なる信号値である場合、故障部位判定部１６は、本体故障が生じていると判定する。
【００６０】
具体的には、例えばＡＳ１及びＡＳ２がともに０の場合、メモリモジュール２０でも情報処理装置１０でもデータ異常が検出されていないため、故障部位判定部１６はメモリ故障と本体故障のいずれも生じていないと判定する。
【００６１】
ＡＳ１が０で且つＡＳ２が１の場合、第２異常検出部２４でデータ異常が検出されているにもかかわらず第１異常検出部１５ではデータ異常が検出されていないことから、故障部位判定部１６は、本体故障とメモリ故障のいずれもが生じていると判定する。
【００６２】
ＡＳ１が１で且つＡＳ２が０の場合、第２異常検出部２４ではデータ異常が検出されず、第１異常検出部１５でデータ異常が検出されていることから、故障部位判定部１６は、メモリ故障は生じておらず、本体故障が生じていると判定する。
【００６３】
ＡＳ１が１で且つＡＳ２が１の場合、第２異常検出部２４でデータ異常が検出され、その異常が第１異常検出部１５でもそのまま検出されていることから、故障部位判定部１６は、メモリ故障が生じており、本体故障は生じていないと判定する。
【００６４】
次に、エラー収集／メモリ判定部１７が行うメモリ判定の動作について説明する。
【００６５】
［メモリ判定］
エラー収集／メモリ判定部１７は、情報処理装置１０の電源投入直後又はメモリモジュールが接続された直後に、メモリ判定信号ＪＳをメモリモジュールに対して送信する。
【００６６】
エラー収集／メモリ判定部１７は、まず「０」の信号値を有するメモリ判定信号ＪＳを、メモリモジュール２０の端子ＮＣ１に向けて送信する。
【００６７】
エラー収集／メモリ判定部１７は、端子ＮＣ２から信号値「０」の返信信号ＲＳを受信しない場合、接続されているメモリモジュールは本発明に係るメモリモジュール２０ではないと判定する。端子ＮＣ２から信号値「０」の返信信号ＲＳを受信した場合、エラー収集／メモリ判定部１７は、さらに信号値「１」のメモリ判定信号ＪＳを送信する。
【００６８】
エラー収集／メモリ判定部１７は、端子ＮＣ２から信号値「１」の返信信号ＲＳを受信しない場合、接続されているメモリモジュールは本発明に係るメモリモジュール２０ではないと判定する。端子ＮＣ２から信号値「１」の返信信号ＲＳを受信した場合、エラー収集／メモリ判定部１７は、接続されているメモリモジュールは本発明に係るメモリモジュール２０であると判定する。
【００６９】
エラー収集／メモリ判定部１７は、接続されているメモリモジュールが本発明に係るメモリモジュール２０か否かを示すメモリ情報ＭＩを、制御部１１に供給する。
【００７０】
接続されているメモリモジュールが本発明に係るメモリモジュール２０である場合、制御部１１は、故障部位判定部１６を制御して故障部位の判定処理を実行させる。接続されているメモリモジュールが通常のメモリモジュールである場合、制御部１１は、故障部位の判定処理を行わないよう故障部位判定部１６を制御する。
【００７１】
以上説明したように、本発明に係る情報処理装置１０は、故障判定部１６を備える。故障判定部１６は、情報処理装置１０での誤り検出訂正処理の結果を示す第１異常検出信号ＡＳ１と、メモリモジュール２０での誤り検出訂正処理の結果を示す第２異常検出信号ＡＳ２とを受信し、これらに基づいて故障部位の判定を行う。
【００７２】
したがって、情報処理装置内での誤り検出訂正処理の結果とメモリモジュール内での誤り検出訂正処理の結果とに基づいて、本体故障が生じているかメモリ故障が生じているかを判定することができる。
【００７３】
また、メモリモジュール２０は、第２誤り検出部２３を有し、情報処理装置１０において行われる誤り検出訂正処理とは別に誤り検出訂正処理を行う。したがって、情報処理装置１０において、情報処理装置１０における誤り検出訂正処理の結果とメモリモジュール２０での誤り検出訂正処理の結果とに基づいて故障部位の判定を行うことが可能となる。
【００７４】
また、本発明に係る情報処理装置１０は、接続されているメモリモジュールが本発明に係るメモリモジュール２０かどうかを判定し、通常のメモリモジュールが接続されていると判定した場合には、故障部位の判定処理を行わない。したがって、通常のメモリモジュールが接続された場合、通常の情報処理装置として動作することが可能である。
【００７５】
なお、エラー収集／メモリ判定部１７は、「０」の信号値を有するメモリ判定信号ＪＳ及び返信信号ＲＳの送受信の後、さらに「１」の信号値を有するメモリ判定信号ＪＳ及び返信信号ＲＳを送受信して、メモリ判定を行っている。したがって、偶然同じ信号値の信号を受信した場合等における誤判定を防止することができる。
【実施例２】
【００７６】
図５は、実施例２における情報処理システムの構成を示すブロック図である。本実施例の情報処理装置１０は、情報処理装置１０とメモリモジュール２０との接続を媒介するソケット３０を含む。ソケット３０以外の構成は、図１に示す実施例１のものと同様である。
【００７７】
ソケット３０は、例えば情報処理装置１０のマザーボードに設けられた差込口の形状を有し、メモリモジュール２０と嵌合して、情報処理装置１０とメモリモジュール２０との間の接続を媒介する。
【００７８】
情報処理装置１０とメモリモジュール２０を接続する際、メモリモジュール２０とソケット３０との間の嵌合異常等に起因して、情報処理装置１０とメモリモジュール２０の間に接続不良が生じる場合がある。当該接続不良は、データに誤りが生じる原因となる。
【００７９】
本実施例における故障部位判定部１６は、本体故障及びメモリ故障のいずれが生じているかに加えて、情報処理装置１０とメモリモジュール２０との間に接続不良が生じていないかを判定する。以下、データの書き込み時及び読み出し時における故障部位判定部１６の判定動作について説明する。
【００８０】
［データ書き込み時］
故障部位判定部１６は、第１異常検出部１５から供給された第１異常検出信号ＡＳ１及び第２異常検出部２４から供給された第２異常検出信号ＡＳ２に基づいて、本体故障が生じているのか、接続不良又はメモリ故障が生じているのかを判定する。
【００８１】
図６（ａ）は、データの書き込み時に故障部位判定部１６が行う故障部位判定の判定テーブルを示す図である。
【００８２】
故障部位判定部１６は、ＡＳ１の信号値が０か１かに基づいて、本体故障が生じているか否かを判定する。例えば、ＡＳ１が０の場合、故障部位判定部１６は、本体故障は生じていないと判定する。ＡＳ１が１の場合、故障部位判定部１６は、本体故障が生じていると判定する。
【００８３】
また、故障部位判定部１６は、ＡＳ１とＡＳ２の信号値が同じであるか否かに基づいて、接続不良又はメモリ故障が生じているか否かを判定する。例えば、ＡＳ１とＡＳ２が同じ信号値である場合、故障部位判定部１６は、接続不良もメモリ故障も生じていないと判定する。ＡＳ１とＡＳ２が異なる信号値である場合、故障部位判定部１６は、接続不良又はメモリ故障が生じていると判定する。
【００８４】
具体的には、例えばＡＳ１及びＡＳ２がともに０の場合、情報処理装置１０及びメモリモジュール２０のいずれにおいてもデータ異常が検出されていないため、故障部位判定部１６は、本体故障、接続不良、メモリ故障のいずれも生じていないと判定する。
【００８５】
ＡＳ１が０で且つＡＳ２が１の場合、第１異常検出部１５ではデータ異常が検出されず、第２異常検出部２４でデータ異常が検出されていることから、故障部位判定部１６は、本体故障は生じておらず、接続不良又はメモリ故障が生じていると判定する。
【００８６】
ＡＳ１が１で且つＡＳ２が０の場合、第１異常検出部１５でデータ異常が検出されているため、故障部位判定部１６は、本体故障が生じていると判定する。一方、本来データ異常が検出されるべき第２異常検出部２４においてデータ異常が検出されていないことから、故障部位判定部１６は、接続不良又はメモリ故障が生じていると判定する。
【００８７】
ＡＳ１が１で且つＡＳ２が１の場合、第１異常検出部１５でデータ異常が検出され、そのデータ異常が第２異常検出部２４でもそのまま検出されていることから、故障部位判定部１６は、本体故障が生じており、接続不良又はメモリ故障は生じていないと判定する。
【００８８】
［データ読み出し時］
故障部位判定部１６は、第１異常検出部１５から供給された第１異常検出信号ＡＳ１及び第２異常検出部２４から供給された第２異常検出信号ＡＳ２に基づいて、本体故障又は接続不良が生じているのか、メモリ故障が生じているのかを判定する。
【００８９】
図６（ｂ）は、データの読み出し時に故障部位判定部１６が行う故障部位判定の判定テーブルを示す図である。
【００９０】
故障部位判定部１６は、ＡＳ２の信号値が０か１かに基づいて、メモリ故障が生じているか否かを判定する。例えば、ＡＳ２が０の場合、故障部位判定部１６は、メモリ故障は生じていないと判定する。ＡＳ２が１の場合、故障部位判定部１６は、メモリ故障が生じていると判定する。
【００９１】
また、故障部位判定部１６は、ＡＳ１とＡＳ２の信号値が同じであるか否かに基づいて、本体故障又は接続不良が生じているか否かを判定する。例えば、ＡＳ２とＡＳ１が同じ信号値である場合、本体故障又は接続不良は生じていないと判定する。ＡＳ１とＡＳ２が異なる信号値である場合、故障部位判定部１６は、本体故障又は接続不良が生じていると判定する。
【００９２】
具体的には、例えばＡＳ１及びＡＳ２がともに０の場合、メモリモジュール２０でも情報処理装置１０でもデータ異常が検出されていないため、故障部位判定部１６は、メモリ故障、接続不良、本体故障のいずれも生じていないと判定する。
【００９３】
ＡＳ１が０で且つＡＳ２が１の場合、第２異常検出部２４でデータ異常が検出されているにもかかわらず第１異常検出部１５ではデータ異常が検出されていないことから、故障部位判定部１６は、メモリ故障が生じており、接続不良又は本体故障も生じていると判定する。
【００９４】
ＡＳ１が１で且つＡＳ２が０の場合、第２異常検出部２４ではデータ異常が検出されず、第１異常検出部１５でデータ異常が検出されていることから、故障部位判定部１６は、メモリ故障は生じておらず、接続不良又は本体故障が生じていると判定する。
【００９５】
ＡＳ１が１で且つＡＳ２が１の場合、第２異常検出部２４でデータ異常が検出され、その異常が第１異常検出部１５でもそのまま検出されていることから、故障部位判定部１６は、メモリ故障が生じており、接続不良又は本体故障は生じていないと判定する。
【００９６】
以上説明したように、本実施例の情報処理システムによれば、データの書き込み時に、本体故障が生じているのか、接続不良又はメモリ故障が生じているのかを判定することができる。また、データの読み出し時に、メモリ故障が生じているのか、接続不良又は本体故障が生じているのかを判定することができる。
【００９７】
なお、データ書き込み時の故障部位判定とデータ読み出し時の故障部位判定とを組み合わせることにより、故障部位をさらに特定することが可能である。例えば、データの書き込み時において、ＡＳ１が０で且つＡＳ２が１だった場合、図６（ａ）に示すように、接続不良又はメモリ故障が生じていると判定することはできるが、そのいずれが生じているかを判定することはできない。
【００９８】
しかし、図７に示すように、さらにデータ読み出し時の故障判定を行うことにより、データ読み出し時にＡＳ１が１で且つＡＳ２が０の場合には接続不良、ＡＳ１が１で且つＡＳ２が１の場合にはメモリ故障が生じていると判定して、故障部位を特定することが可能となる。
【実施例３】
【００９９】
図８は、実施例３における情報処理装置１０、ソケット３０及びメモリモジュール２０からなる情報処理システムの構成を示すブロック図である。
【０１００】
ＥＣＣ部１２は、ＥＣＣ符号化部１３、第１誤り検出部１４、第１異常検出部１５、故障部位判定部１６、第１パリティ生成部１８及びパリティ照合部１９を含む。
【０１０１】
第１パリティ生成部１８は、データ（書き込みデータＮＤ又は読み出しデータＲＤ）及び符号化データＣＤの供給を受け、これらのデータのうち所定のビット数毎に含まれる信号値「１」のデータの数に応じて、第１パリティデータＰＤ１を生成する。
【０１０２】
例えば、書き込みデータＮＤ又は読み出しデータＲＤが６４ビットからなる場合、第１パリティ生成部１８は、これを８ビットからなる８のデータ列に分け、各データ列に含まれる「１」の個数が奇数である場合には信号値「１」、「１」の個数が偶数である場合には信号値「０」を、パリティビットとして設定する。そして、第１パリティ生成部１８は、各データ列に設定したパリティビットからなる、８ビットの第１パリティデータＰＤ１を生成する。
【０１０３】
パリティ照合部１９は、第１パリティ生成部１８から第１パリティデータＰＤの供給を受ける一方、メモリモジュール２０の第２パリティ生成部２８から第２パリティデータＰＤ２の供給を受ける。パリティ照合部１９は、第１パリティデータＰＤ１と第２パリティデータＰＤ２とが一致するか否かを、上位ビットから下位ビットまでそれぞれ対応するビット毎に照合する。パリティ照合部１９は、全てのビットについて値が一致する場合には信号値「０」、１ビット以上の不一致がある場合には信号値「１」のパリティ信号ＰＳを生成し、故障部位判定部１６に供給する。
【０１０４】
故障部位判定部１６は、第１異常検出信号ＡＳ１及び第２異常検出信号ＡＳ２の組合せと、パリティ信号ＰＳとによって、情報処理装置１０の本体の故障、メモリモジュール２０の故障、ソケット３０とメモリモジュール２０との間の接続不良の有無を判定する。
【０１０５】
メモリモジュール２０は、データ記憶領域２１、符号化データ記憶領域２２、第２誤り検出部２３、第２異常検出部２４、双方向バッファ２６及び２７、第２パリティ生成部２８を含む。
【０１０６】
第２パリティ生成部２８は、データ（書き込みデータＮＤ又は読み出しデータＲＤ）及び符号化データＣＤの供給を受け、これらのデータのうち所定のビット数毎に含まれる信号値「１」のデータの数に応じて、第２パリティデータＰＤ２を生成する。この際、第２パリティ生成部２８は、第１パリティ生成部１８と同様、６４ビットからなるデータを例えば８ビットからなる８のデータ列に分け、各データ列に含まれる「１」の個数が奇数である場合には信号値「１」、「１」の個数が偶数である場合には信号値「０」をパリティビットとして設定して、８ビットの第２パリティデータＰＤ２を生成する。
【０１０７】
次に、データの書き込み時における実施例３の情報処理装置１０及びメモリモジュール２０の動作について、図９及び図１０を参照して説明する。
【０１０８】
［データ書き込み時］
図９に示すように、制御部１１は、書き込みデータＮＤを、メモリモジュール２０のデータ記憶領域２１、ＥＣＣ符号化部１３、第１誤り検出部１４、メモリモジュール２０の第２誤り検出部２３に供給するとともに、第１パリティ生成部１８及び第２パリティ生成部２８に供給する。
【０１０９】
ＥＣＣ符号化部１３は、書き込みデータＮＤに基づいて符号化データＣＤを生成し、第１誤り検出部１４、メモリモジュール２０の符号化データ記憶領域２２及び第２誤り検出部２３に供給するとともに、第１パリティ生成部１８及び第２パリティ生成部２８に供給する。
【０１１０】
第１パリティ生成部１８は、書き込みデータＮＤ及び符号化データＣＤに基づいて第１パリティデータＰＤ１を生成し、パリティ照合部１９に供給する。第２パリティ生成部２８は、書き込みデータＮＤ及び符号化データＣＤに基づいて第２パリティデータＰＤ２を生成し、パリティ照合部１９に供給する。
【０１１１】
パリティ照合部１９は、第１パリティデータＰＤ１と第２パリティデータＰＤ２とを照合し、照合結果を「０」「１」の２値の信号で示すパリティ信号ＰＳを故障部位判定部１６に供給する。
【０１１２】
故障部位判定部１６は、第１異常検出部１５から供給された第１異常検出信号ＡＳ１、第２異常検出部２４から供給された第２異常検出信号ＡＳ２、パリティ照合部１９から供給されたパリティ信号ＰＳに基づいて、本体故障、メモリ故障及び接続不良の有無を判定する。
【０１１３】
図１０は、データの書き込み時に故障部位判定部１６が行う故障部位判定の判定テーブルを示す図である。
【０１１４】
故障部位判定部１６は、ＡＳ１の信号値が０か１かに基づいて、本体故障が生じているか否かを判定する。例えば、ＡＳ１が０の場合、故障部位判定部１６は、本体故障は生じていないと判定する。ＡＳ１が１の場合、故障部位判定部１６は、本体故障が生じていると判定する。
【０１１５】
故障部位判定部１６は、パリティ信号ＰＳの信号値が０か１かに基づいて、接続不良が生じているか否かを判定する。例えば、ＰＳが０の場合、故障部位判定部１６は、接続不良は生じていないと判定する。ＰＳが１の場合、故障部位判定部１６は、接続不良が生じていると判定する。
【０１１６】
故障部位判定部１６は、ＰＳの信号値が０か１か、及びＡＳ１とＡＳ２の信号値の条件により、メモリ故障が生じているか否かを判定する。例えば、ＰＳの信号値が０であって且つＡＳ１とＡＳ２とが同じ信号値である場合、故障部位判定部１６は、メモリ故障は生じていないと判定する。一方、ＰＳの信号値が０であって且つＡＳ１とＡＳ２とが異なる信号値である場合、故障部位判定部１６は、メモリ故障が生じていると判定する。
【０１１７】
これに対し、ＰＳの信号値が１の場合、接続不良が生じているにも拘わらずＡＳ２が０ならば、故障部位判定部１６はメモリ故障が生じていると判定する。一方、ＰＳの信号値が１であって且つＡＳ２が１の場合、故障部位判定部１６は、メモリ故障は生じていないと判定する。
【０１１８】
上記法則により、故障部位判定部１６は、図１０に示すように、本体故障、メモリ故障及び接続不良の有無を判定する。図中、「○」は当該部分に故障や不良がないことを示し、「×」は当該部分に故障や不良があることを示している。このように、情報処理装置１０とメモリモジュール２０との間にソケット３０を含む構成において、データの書き込み時に、故障の有無の判定及び故障部位の特定を行うことができる。
【０１１９】
次に、データの読み出し時における実施例３の情報処理装置１０及びメモリモジュール２０の動作について、図１１及び図１２を参照して説明する。
【０１２０】
［データ読み出し時］
図１１に示すように、制御部１１は、読み出しデータＲＤを、第１誤り検出部１４と第２誤り検出部２３に供給するとともに、第１パリティ生成部１８及び第２パリティ生成部２８に供給する。また、制御部１１は、読み出しデータＲＤに対応する符号化データＣＤを符号化データ記憶領域２２から読み出し、第１誤り検出部１４、第２誤り検出部２３、第１パリティ生成部１８及び第２パリティ生成部２８に供給する。
【０１２１】
第１パリティ生成部１８は、読み出しデータＲＤ及び符号化データＣＤに基づいて第１パリティデータＰＤ１を生成し、パリティ照合部１９に供給する。第２パリティ生成部２８は、読み出しデータＲＤ及び符号化データＣＤに基づいて第２パリティデータＰＤ２を生成し、パリティ照合部１９に供給する。
【０１２２】
パリティ照合部１９は、第１パリティデータＰＤ１と第２パリティデータＰＤ２とを照合し、照合結果を「０」「１」の２値の信号で示すパリティ信号ＰＳを故障部位判定部１６に供給する。
【０１２３】
故障部位判定部１６は、第１異常検出部１５から供給された第１異常検出信号ＡＳ１、第２異常検出部２４から供給された第２異常検出信号ＡＳ２、パリティ照合部１９から供給されたパリティ信号ＰＳに基づいて、本体故障、メモリ故障及び接続不良の有無を判定する。
【０１２４】
図１２は、データの読み出し時に故障部位判定部１６が行う故障部位判定の判定テーブルを示す図である。
【０１２５】
故障部位判定部１６は、ＡＳ２の信号値が０か１かに基づいて、メモリ故障が生じているか否かを判定する。例えば、ＡＳ２が０の場合、故障部位判定部１６は、メモリ故障は生じていないと判定する。ＡＳ２が１の場合、故障部位判定部１６は、メモリ故障が生じていると判定する。
【０１２６】
故障部位判定部１６は、パリティ信号ＰＳの信号値が０か１かに基づいて、接続不良が生じているか否かを判定する。例えば、ＰＳが０の場合、故障部位判定部１６は、接続不良は生じていないと判定する。ＰＳが１の場合、故障部位判定部１６は、接続不良が生じていると判定する。
【０１２７】
故障部位判定部１６は、ＰＳの信号値が０か１か、及びＡＳ１とＡＳ２の信号値の条件により、本体故障が生じているか否かを判定する。例えば、ＰＳの信号値が０であって且つＡＳ１とＡＳ２とが同じ信号値である場合、故障部位判定部１６は、本体故障は生じていないと判定する。一方、ＰＳの信号値が０であって且つＡＳ１とＡＳ２とが異なる信号値である場合、故障部位判定部１６は、本体故障が生じていると判定する。
【０１２８】
これに対し、ＰＳの信号値が１の場合、接続不良が生じているにもかかわらずＡＳ１が０ならば、故障部位判定部１６は本体故障が生じていると判定する。一方、ＰＳの信号値が１であって且つＡＳ１が１の場合、故障部位判定部１６は、本体故障は生じていないと判定する。
【０１２９】
上記法則により、故障部位判定部１６は、図１２に示すように、本体故障、メモリ故障及び接続不良の有無を判定する。図中、「○」は当該部分に故障や不良がないことを示し、「×」は当該部分に故障や不良があることを示している。このように、情報処理装置１０とメモリモジュール２０との間にソケット３０を含む構成において、データの読み出し時に、故障の有無の判定及び故障部位の特定を行うことができる。
【０１３０】
以上のように、本実施例の情報処理システムによれば、データの書き込み時及びデータの読み出し時の夫々において、情報処理装置１０の故障及びメモリモジュール２０の故障及びソケット３０とメモリモジュール２０との間の接続不良の有無を検出し、これらのうちいずれが生じているかを判定することができる。
【０１３１】
情報処理装置１０やメモリモジュール２０の故障とソケット３０及びメモリモジュール２０の接続不良とを区別することができるため、例えば接続不良のみが生じていると判定した場合には、修理の必要性がないことを判定することができる。
【０１３２】
なお、本発明の実施形態は上記のものに限られない。例えば、上記実施例では、ＥＣＣ部１２の第１誤り検出部１４が誤り検出訂正処理を行うとして説明したが、誤り検出処理のみを行うものであってもよい。また、誤り検出処理の方式はハミング方式に限られず、パリティ方式やＣＲＣ方式（Cyclic Redundancy Check）等を用いてもよい。
【０１３３】
また、メモリモジュールの種類はＤＩＭＭに限られず、例えばＲＩＭＭ（Rambus Inline Memory Module）やＳＯ−ＤＩＭＭ（Small Outline Dual Inline Memory Module）等の記憶装置を用いるものであってもよい。
【０１３４】
また、上記実施例では、メモリモジュール２０が情報処理装置１０のマザーボードに装着されて接続されるとして説明したが、接続方法はマザーボードへの装着に限られない。また、ソケット３０の構成は差込口のような形状のものに限られず、情報処理装置１０とメモリモジュール２０との接続を媒介することが可能なものであればよい。本発明によれば、情報処理装置とメモリモジュールとの接続を媒介する接続部を有する装置において、データに含まれる誤りの原因が接続部の前後いずれにあるかを判定することが可能である。
【０１３５】
また、上記実施例では、故障部位判定部１６が、第１異常検出部１５からの第１異常検出信号ＡＳ１と第２異常検出部２４からの第２異常検出信号ＡＳ２とに基づいて、故障部位の判定を行う構成について説明した。
【０１３６】
しかし、第１異常検出部１５及び第２異常検出部２４を設けず、故障部位判定部１６が第１誤り検出部１４からの第１誤り検出信号ＥＳ１と第２誤り検出部２３からの第２誤り検出信号ＥＳ２に基づいて、故障部位の判定を行う構成であってもよい。要するに、情報処理装置１０での誤り検出訂正処理の結果とメモリモジュール２０での誤り検出訂正処理の結果とに基づいて、故障部位判定部１６が故障部位の判定を行う構成であればよい。
【０１３７】
また、上記実施例では、メモリ判定において、誤判定防止のため「０」の信号値を有する信号の送受信の後、さらに「１」の信号値を有する信号を送受信して判定を行っている。しかし、信号の送受信の回数はこれに限られず、１回の送受信で判定を行ってもよいし、３回以上の送受信を行うものであってもよい。
【０１３８】
また、上記実施例３では、第１パリティ生成部１８及び第２パリティ生成部２８が、各データ列に含まれる「１」の個数が奇数である場合には信号値「１」、「１」の個数が偶数である場合には信号値「０」をパリティビットとして設定する、いわゆる「偶数パリティ」方式により、第１パリティデータＰＤ１及び第２パリティデータＰＤ２を生成する例について説明した。しかし、これに限られず、各データ列に含まれる「１」の個数が偶数である場合に信号値「１」、「１」の個数が奇数である場合には信号値「０」をパリティビットとして設定する、いわゆる「奇数パリティ」方式を用いてもよい。いずれの方式であっても、第１パリティ生成部１８及び第２パリティ生成部２８が生成するパリティデータの方式が同じものであればよい。
【０１３９】
また、上記実施例では、情報処理装置１０にメモリモジュール２０を接続した場合の例について説明した。しかし、接続する装置はメモリモジュール２０に限られず、他の着脱可能な装置を情報処理装置１０に接続する構成であってもよい。要するに、本発明によれば、情報処理装置１０と他の装置との接続部の前後において発生したデータ誤りを検出することにより、故障部位や接続不良を判定することが可能である。
【符号の説明】
【０１４０】
１０        情報処理装置
１１        制御部
１２        ＥＣＣ部
１３        ＥＣＣ符号化部
１４        第１誤り検出部
１５        第１異常検出部
１６        故障部位判定部
１７        エラー収集／メモリ判定部
１８        第１パリティ生成部
１９        パリティ照合部
２０        メモリモジュール
２１        データ記憶領域
２２        符号化データ記憶領域
２３        第２誤り検出部
２４        第２異常検出部
２５        メモリ判定信号返信部
２６、２７  双方向バッファ
２８        第２パリティ生成部
３０        ソケット
ＮＣ１、ＮＣ２  端子
【図１】
2016066337.tif 000003
【図２】
2016066337.tif 000004
【図３】
2016066337.tif 000005
【図４】
2016066337.tif 000006
【図５】
2016066337.tif 000007
【図６】
2016066337.tif 000008
【図７】
2016066337.tif 000009
【図８】
2016066337.tif 000010
【図９】
2016066337.tif 000011
【図１０】
2016066337.tif 000012
【図１１】
2016066337.tif 000013
【図１２】
2016066337.tif 000014