(57)【要約】      （修正有）【課題】コア基板に内蔵される電子素子の整列不良を効果的に防止することができる電子素子内蔵基板及びその製造方法を提供する。【解決手段】一側面による電子素子内蔵基板１０００は、電子素子１００と、電子素子１００を内蔵するキャビティ２１０を含み、キャビティ２１０の一部の幅が小さくなる形状に形成されるコア基板２００とを含むことを特徴とする。【選択図】図１
2016004993.tif 000002
【特許請求の範囲】
【請求項１】
電子素子と、
前記電子素子が内蔵されるキャビティを含み、前記キャビティの一部の幅が小さくなる形状に形成されるコア基板と、
を含む電子素子内蔵基板。
【請求項２】
前記キャビティが、前記コア基板の平面上で前記電子素子の方向に向かって中央部が湾曲突出して形成されることを特徴とする請求項１に記載の電子素子内蔵基板。
【請求項３】
前記キャビティが、前記コア基板の断面上で前記電子素子の方向に向かって中央部が突出して形成されることを特徴とする請求項２に記載の電子素子内蔵基板。
【請求項４】
前記キャビティが、前記コア基板の断面上で前記電子素子の方向に向かって下端部が突出して形成されることを特徴とする請求項２に記載の電子素子内蔵基板。
【請求項５】
コア基板を準備するステップと、
前記コア基板に対して一部の幅が小さくなる形状のキャビティを形成するステップと、
前記キャビティに電子素子を内蔵するステップと、
を含む電子素子内蔵基板の製造方法。
【請求項６】
前記キャビティを形成するステップが、
前記コア基板の平面上で中央部が湾曲突出するように前記コア基板をレーザー加工するステップを含むことを特徴とする請求項５に記載の電子素子内蔵基板の製造方法。
【請求項７】
前記コア基板をレーザー加工するステップが、
前記コア基板の一面から前記コア基板の断面上の中央部まで傾斜面が形成されるように加工するステップと、
前記コア基板の他面から前記コア基板の断面上の中央部まで傾斜面が形成されるように加工するステップとを含むことを特徴とする請求項６に記載の電子素子内蔵基板の製造方法。
【請求項８】
前記コア基板をレーザー加工するステップが、
前記コア基板の一面から前記コア基板の他面まで傾斜面が形成されるように加工するステップを含むことを特徴とする請求項６に記載の電子素子内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子内蔵基板及びその製造方法に関する。
【背景技術】
【０００２】
従来電子製造産業においては、能動／受動素子をＳＭＴ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）を活用して基板上に装着することが大部分であった。しかし、電子製品の小型化に伴って基板内に能動／受動素子を内蔵する新たなパッケージング技術が多く開発されている。
【０００３】
能動／受動素子内蔵基板製品の場合、有機基板内にさまざまな能動／受動素子を集積することにより経済的な製造工程が可能となり、このようなパッケージ技術を組み合わせたモジュール製品を用いることにより製品の小型化に寄与できるようになった。
【０００４】
このように、基板内に電子素子を内蔵する内蔵（ｅｍｂｅｄｄｅｄ）基板を製造するためには、基板内に電子素子を内蔵するための空間であるキャビティを加工する必要がある。
【０００５】
一方、このキャビティに電子素子を内蔵するためにキャビティを大きく形成した方が有利であるが、大き過ぎると、基板に内蔵される電子素子の整列不良またはビア（ｖｉａ）の形成不良などの問題点を引き起こすことがあった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国公開特許公報第１０−２０１４−００１６０８１号（２０１４．０２．０７．）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、コア基板に内蔵される電子素子の整列不良を効果的に防止できる電子素子内蔵基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面によれば、電子素子と、電子素子が内蔵されるキャビティを含み、キャビティの一部の幅が小さくなる形状に形成されるコア基板とを含む電子素子内蔵基板が提供される。
【０００９】
ここで、キャビティは、コア基板の平面上で電子素子の方向に向かって中央部が湾曲突出して形成されることができる。
【００１０】
キャビティは、コア基板の断面上で電子素子の方向に向かって中央部が突出して形成されることができる。
【００１１】
また、キャビティは、上記コア基板の断面上で電子素子の方向に向かって下端部が突出して形成されることができる。
【００１２】
本発明の他の側面によれば、コア基板を準備するステップと、コア基板に対して一部の幅が小さくなる形状のキャビティを形成するステップと、キャビティに電子素子を内蔵するステップとを含む電子素子内蔵基板の製造方法が提供される。
【００１３】
ここで、キャビティを形成するステップは、コア基板の平面上で中央部が湾曲突出するようにコア基板をレーザー加工するステップを含むことができる。
【００１４】
コア基板をレーザー加工するステップは、コア基板の一面からコア基板の断面上の中央部まで傾斜面が形成されるように加工するステップと、コア基板の他面からコア基板の断面上の中央部まで傾斜面が形成されるように加工するステップとを含むことができる。
【００１５】
そして、コア基板をレーザー加工するステップは、コア基板の一面からコア基板の他面まで傾斜面が形成されるように加工するステップを含むことができる。
【発明の効果】
【００１６】
本発明の実施例によれば、キャビティの幅を可変して形成することにより、キャビティの最短幅部分により電子素子を支持できるので、コア基板に内蔵される電子素子の整列不良を効果的に防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例に係る電子素子内蔵基板を示す平面図である。
【図２】本発明の一実施例に係る電子素子内蔵基板を示す断面図である。
【図３】本発明の他の実施例に係る電子素子内蔵基板を示す断面図である。
【図４】本発明の一実施例に係る電子素子内蔵基板の製造方法を示すフローチャートである。
【図５】本発明の他の実施例に係る電子素子内蔵基板の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１８】
本発明による電子素子内蔵基板及びその製造方法の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
【００１９】
図１は、本発明の一実施例に係る電子素子内蔵基板を示す平面図であり、図２は、本発明の一実施例に係る電子素子内蔵基板を示す断面図である。
【００２０】
図１及び図２に示すように、本発明の一実施例に係る電子素子内蔵基板１０００は、電子素子１００とコア基板２００とを含む。
【００２１】
電子素子１００は、コア基板２００に形成されたキャビティ２１０に内蔵される能動素子または受動素子であって、ＩＣチップのような能動素子、またはコンデンサ、インダクタなどのような受動素子であることができる。
【００２２】
電子素子１００は、図１及び図２に示すように、その一部に電極１１０が形成され、この電極１１０にビア１２０が形成されることができる、しかし、これは説明の便宜上の電子素子１００の一例に過ぎず、これに限定されるものではなく、必要によって多様に変更することができる。
【００２３】
コア基板２００は、電子素子１００が内蔵されるキャビティ２１０を含み、キャビティ２１０の一部の幅が小さくなる形状に形成されるものであって、特定の回路パターンが形成されることができる。ここで、キャビティ２１０は、コア基板２００内に電子素子１００を内蔵するための空間であって、ＣＮＣドリルや金型を用いたパンチング工法またはレーザードリル（ＣＯ２またはＹＡＧ）を用いた方法により形成することができる。
【００２４】
一方、キャビティ２１０は、電子素子１００の外形に対応するように形成されることができ、電子素子１００を容易に内蔵するためにキャビティ２１０の幅を電子素子１００の幅よりも大きく形成することができる。
【００２５】
しかし、キャビティ２１０の幅が電子素子１００の幅より大き過ぎると、キャビティ２１０内の電子素子１００の位置がずれるなど、整列不良が発生することがある。
【００２６】
そして、この電子素子１００の整列不良により、ビア１２０の接合部分が弱くなったり、ビア形状の不均一によりメッキ工程でディンプル（ｄｉｍｐｌｅ）が発生するおそれがある。
【００２７】
したがって、本実施例に係る電子素子内蔵基板１０００は、上述したように、キャビティ２１０の一部の幅が小さくなる形状に形成することで、電子素子１００の内蔵を容易にしながらも、コア基板２００に内蔵される電子素子１００の整列不良を効果的に防止することができる。
【００２８】
すなわち、図１及び図２に示されたように、可変して形成されるキャビティ２１０の幅において最短幅の部分が、電子素子１００の側面を支持して電子素子１００の整列不良を防止することができ、キャビティ２１０のその他の部分が、電子素子１００の内蔵を容易にするために電子素子１００と所定の間隔を確保することができる。
【００２９】
本実施例に係る電子素子内蔵基板１０００におけるキャビティ２１０は、コア基板２００の平面上で電子素子１００の方向に向かって中央部が湾曲突出して形成されることができる。ここで、湾曲突出とは、弓のように曲がっている形状に突出されたことを意味する。
【００３０】
すなわち、図１に示されたように、コア基板２００の平面上で見ると、キャビティ２１０は、中央部で最短幅が形成されるように突出され、各頂点に行くほどキャビティ２１０の幅が大きくなるように形成されることができる。
【００３１】
これにより、電子素子１００の移動を防止しようとする方向に対するキャビティ２１０の領域が縮小されて、キャビティ２１０内での電子素子１００の移動を効果的に防止することができる。
【００３２】
また、電子素子１００が移動しようとする力に対して、キャビティ２１０が形成されたコア基板２００の内壁面から生ずる応力を分散できるので、コア基板２００の剛性を高めることができる。
【００３３】
一方、図１では、電子素子１００の全側面方向に向かってキャビティ２１０の中央部が湾曲突出された形状を示しているが、これに限定されず、必要により電子素子１００の移動を防止しようとする方向に対してのみキャビティ２１０の中央部が湾曲突出するように形成することができる。
【００３４】
例えば、電子素子１００の電極１１０にビア１２０を精密に加工するためには、電子素子１００の電極１１０が形成された部分の移動をさらに厳しく防止する必要がある。
【００３５】
したがって、この場合には、電子素子１００の電極１１０部分方向にのみキャビティ２１０の中央部が湾曲突出するように形成し、その他の部分は平坦に形成することができる。
【００３６】
ここで、キャビティ２１０は、コア基板２００の断面上で電子素子１００の方向に向かって中央部が突出して形成されることができる。
【００３７】
すなわち、図２に示されたように、コア基板２００の断面上で見ると、キャビティ２１０は、中央部で最短幅が形成されるように突出され、コア基板２００の上下面に行くほどキャビティ２１０の幅が大きくなるように形成されることができる。
【００３８】
これにより、キャビティ２１０の突出部分がコア基板２００の上下表面に露出することなく、電子素子１００を安定的に支持することができ、電子素子１００の横方向の変位だけでなく、縦方向の変位まで効果的に防止することができる。
【００３９】
図３は、本発明の他の実施例に係る電子素子内蔵基板を示す断面図である。
【００４０】
図３に示すように、本発明の他の実施例に係る電子素子内蔵基板２０００においてのキャビティ２１０は、コア基板２００の断面上で電子素子１００の方向に向かって下端部が突出して形成されることができる。
【００４１】
すなわち、図３に示すように、コア基板２００の断面上で見ると、キャビティ２１０は、下端部で最短幅が形成されるように突出され、コア基板２００の上面に行くほどキャビティ２１０の幅が大きくなるように傾斜して形成されることができる。
【００４２】
これにより、電子素子１００をキャビティ２１０内に内蔵するとき、電子素子１００がキャビティ２１０の傾斜面に沿ってスライディングできるので、コア基板２００に対する電子素子１００の内蔵をさらに容易にすることができる。
【００４３】
一方、本発明の他の実施例に係る電子素子内蔵基板２０００の主要構成は、上述した構成を除き本発明の一実施例に係る電子素子内蔵基板１０００の主要構成と同一または類似するので、重複内容に対する詳細な説明は省略する。
【００４４】
図４は、本発明の一実施例に係る電子素子内蔵基板の製造方法を示すフローチャートである。ここで、説明の便宜上、本発明の一実施例に係る電子素子内蔵基板の製造方法に示された各構成は、図１及び図２を参照して説明する。
【００４５】
図４に示すように、本発明の一実施例に係る電子素子内蔵基板の製造方法は、コア基板２００を準備するステップ（Ｓ１０００）から始まる。ここで、コア基板２００は、本実施例に係る電子素子内蔵基板の外形を構成する主要本体であって、特定の回路パターンが形成されることができる。
【００４６】
次に、コア基板２００に対して一部の幅が小さくなる形状のキャビティ２１０を形成することができる（Ｓ２０００）。ここで、キャビティ２１０は、コア基板２００内に電子素子１００を内蔵するための空間であって、ＣＮＣドリルや金型を用いたパンチング工法またはレーザードリル（ＣＯ２またはＹＡＧ）を用いた方法により形成することができる。
【００４７】
次に、キャビティ２１０に電子素子１００を内蔵することができる（Ｓ３０００）。ここで、電子素子１００は、コア基板２００に形成されたキャビティ２１０に内蔵される能動素子または受動素子であって、ＩＣチップのような能動素子、またはコンデンサ、インダクタなどのような受動素子であることができる。
【００４８】
また、電子素子１００は、図１及び図２に示されたように、一部に電極１１０が形成され、この電極１１０にビア１２０が形成されることができる。
【００４９】
一方、キャビティ２１０は、電子素子１００の外形に対応するように形成することができ、電子素子１００の内蔵を容易にするためにキャビティ２１０の幅を電子素子１００を幅よりも大きく形成することができる。
【００５０】
しかし、キャビティ２１０の幅が電子素子１００を幅より大き過ぎると、キャビティ２１０内の電子素子１００の位置がずれるなど、整列不良が発生することがある。
【００５１】
そして、このような電子素子１００の整列不良により、ビア１２０の接合部分が弱くなったり、ビア形状の不均一によりメッキ工程でディンプル（ｄｉｍｐｌｅ）が発生するおそれがある。
【００５２】
したがって、本実施例に係る電子素子内蔵基板の製造方法では、上述したように、キャビティ２１０の一部の幅が小さくなる形状に形成されることで、電子素子１００の内蔵を容易にしながらも、コア基板２００に内蔵される電子素子１００の整列不良を効果的に防止することができる。
【００５３】
本実施例に係る電子素子内蔵基板の製造方法においてステップＳ２０００は、コア基板２００の平面上で中央部が湾曲突出するようにコア基板２００をレーザー加工するステップ（Ｓ２１００）を含むことができる。
【００５４】
すなわち、図１に示されたように、コア基板２００の平面上で見ると、キャビティ２１０は、中央部で最短幅が形成されるように突出され、各頂点に行くほどキャビティ２１０の幅が大きくなるように形成されることができる。
【００５５】
これにより、電子素子１００の移動を防止しようとする方向に対するキャビティ２１０の領域が縮小され、キャビティ２１０内での電子素子１００の移動を効果的に防止することができる。
【００５６】
また、電子素子１００が移動しようとする力に対して、キャビティ２１０が形成されたコア基板２００の内壁面から生ずる応力を分散できるので、コア基板２００の剛性を高めることができる。
【００５７】
ここで、コア基板２００のレーザー加工は、加工データ上でレーザードリルの軌跡を希望する方向に変更することで、上記のような形状のキャビティ２１０を加工することができる。
【００５８】
ステップＳ２１００は、コア基板２００の一面からコア基板２００の断面上の中央部まで傾斜面が形成されるように加工するステップ（Ｓ２１１０）と、コア基板２００の他面からコア基板２００の断面上の中央部まで傾斜面が形成されるように加工するステップ（Ｓ２１３０）とを含むことができる。
【００５９】
すなわち、図２に示されたように、コア基板２００の断面上で見ると、キャビティ２１０は、中央部で最短幅が形成されるように突出され、コア基板２００の上下面に行くほどキャビティ２１０の幅が大きくなるように形成されることができる。
【００６０】
これにより、キャビティ２１０の突出部分がコア基板２００の上下表面に露出することなく、電子素子１００を安定的に支持することができ、電子素子１００の横方向の変位だけでなく縦方向の変位まで効果的に防止することができる。
【００６１】
ここで、コア基板２００のレーザー加工は、コア基板２００の一面から照射するレーザーのパワーを適宜調整してコア基板２００の断面上の中央部までのみ加工が行われるようにし、その後、コア基板２００の他面から照射されるレーザーのパワーも適宜調整してコア基板２００の断面上の中央部までのみ加工が行われるようにすることができる。
【００６２】
図５は、本発明の他の実施例に係る電子素子内蔵基板の製造方法を示すフローチャートである。
【００６３】
ここで、説明の便宜上、本発明の他の実施例に係る電子素子内蔵基板の製造方法に示された各構成は、図３を参照して説明する。
【００６４】
図５に示すように、本発明の他の実施例に係る電子素子内蔵基板の製造方法においてのコア基板２００をレーザー加工するステップ（Ｓ２１０１）は、コア基板２００の一面からコア基板２００の他面まで傾斜面が形成されるように加工するステップ（Ｓ２１１１）を含むことができる。
【００６５】
すなわち、図３に示されたように、コア基板２００の断面上で見ると、キャビティ２１０は、下端部で最短幅が形成されるように突出され、コア基板２００の上面に行くほどキャビティ２１０の幅が大きくなるように傾斜して形成されることができる。
【００６６】
これにより、電子素子１００をキャビティ２１０内に内蔵するとき、電子素子１００がキャビティ２１０の傾斜面に沿ってスライディングできるので、コア基板２００に対する電子素子１００の内蔵をさらに容易にすることができる。
【００６７】
ここで、コア基板２００のレーザー加工は、コア基板２００の一面から照射するレーザーのパワーを適宜調整することで、コア基板２００の他面まで一度に加工することができる。
【００６８】
一方、本発明の他の実施例に係る電子素子内蔵基板の製造方法は、上述した構成を除き、本発明の一実施例に係る電子素子内蔵基板の製造方法と同一または類似するので、重複内容に対する詳細な説明は省略する。
【００６９】
以上、本発明の実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、それもまた本発明の権利範囲内に含まれるものといえよう。
【符号の説明】
【００７０】
１００      電子素子
１１０      電極
１２０      ビア
２００      コア基板
２１０      キャビティ
１０００    電子素子内蔵基板
【図１】
2016004993.tif 000003
【図２】
2016004993.tif 000004
【図３】
2016004993.tif 000005
【図４】
2016004993.tif 000006
【図５】
2016004993.tif 000007