(57)【要約】【課題】スイッチング素子の電流を個別に検出することなく、並列接続されたスイッチング素子の電流を平衡させることが可能な電流平衡コントローラを提供すること。【解決手段】差分検出回路１０は、第１スイッチング素子Ｑ１を流れる第１電流と第２スイッチング素子Ｑ２を流れる第２電流とに差分が生じた場合に、その差分に応じた検出電圧ＶＳＥＮを発生する。積分回路２０は、検出電圧ＶＳＥＮを所定のゲインで時間積分した制御電圧ＶＣＯＮを出力する。駆動信号生成回路３０は、制御電圧ＶＣＯＮの大きさに応じた時間だけ、第１駆動信号ＶＧＳ１あるいは第２駆動信号ＶＧＳ２の出力を遅延させる。【選択図】図１
2016093061.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）とを、一緒にかつ繰り返しオン駆動するとともに、前記第１スイッチング素子を介して流れる第１電流と前記第２スイッチング素子を介して流れる第２電流とを平衡させる電流平衡コントローラ（１）であって、
前記第１スイッチング素子と前記第２スイッチング素子とがオン駆動されたときに、前記第１電流と前記第２電流とに差分が生じた場合、その差分を検出する差分検出回路（１０）と、
繰り返し生じる共通の原駆動信号（ＤＲＶ）から、前記第１スイッチング素子をオン駆動するための第１駆動信号（ＶＧＳ１）及び前記第２スイッチング素子をオン駆動するための第２駆動信号（ＶＧＳ２）を生成して出力するものであって、前記差分検出回路により前記差分が検出された場合、前記第１スイッチング素子と前記第２スイッチング素子との内で、相対的に大きな電流を流しているスイッチング素子に対する駆動信号の立ち上りを、相対的に小さな電流を流しているスイッチング素子に対する駆動信号の立ち上りに対して、前記差分検出回路が検出した差分の大きさに応じて遅延させる駆動信号出力回路（２０、３０）と、を備えることを特徴とする電流平衡コントローラ。
【請求項２】
前記差分検出回路は、前記第１電流が流れる経路に挿入された第１の１次コイル（Ｃｏ１）と、前記第２電流が流れる経路に挿入され、前記第１の１次コイルとは逆向きに巻かれ、かつ前記第１の１次コイルと同数の巻き数を持つ第２の１次コイル（Ｃｏ２）と、前記第１及び第２の１次コイルと磁気的に結合した２次コイル（Ｃｏ３）とを備え、前記第１電流と前記第２電流との差分に応じた電圧が前記２次コイルによって発生されることで、前記差分を検出することを特徴とする請求項１に記載の電流平衡コントローラ。
【請求項３】
前記第１の１次コイル及び前記第２の１次コイルは、１巻のコイルであることを特徴とする請求項２に記載の電流平衡コントローラ。
【請求項４】
前記駆動信号出力回路は、
前記２次コイルによって発生された電圧を積分する積分回路（２０）と、
前記原駆動信号から前記第１駆動信号を生成するための第１生成回路（３２）と、
前記原駆動信号から前記第２駆動信号を生成するための第２生成回路（３４）と、有し、
前記第１生成回路及び前記第２生成回路は、それぞれ、
対応するスイッチング素子を介して流れる電流が相対的に大きいときに、前記積分回路の出力によって電位が制御されるコンデンサ（Ｃ１、Ｃ２）と、
前記コンデンサの電位に応じて、オン又はオフされる第１トランジスタ（Ｍ１、Ｍ２）と、を備え、
前記第１トランジスタは、前記原駆動信号が入力される入力端と前記第１駆動信号又は前記第２駆動信号が出力される出力端とを接続する接続路から分岐する分岐路に設けられ、前記第１トランジスタがオンされたとき、前記分岐路のインピーダンスは、前記接続路のインピーダンスよりも低くなり、
前記積分回路から出力される電圧の積分値が大きくなるほど、前記コンデンサの電位が大きく変化し、それにより、前記第１トランジスタはオンしている時間が長くなり、その分、前記第１駆動信号又は前記第２駆動信号の立ち上りが遅延されることを特徴とする請求項２又は３に記載の電流平衡コントローラ。
【請求項５】
前記２次コイルに対して並列に接続された第２トランジスタ（Ｍ３）を有し、
前記第２トランジスタは、前記原駆動信号が発生したときに、当該原駆動信号によりオンされるものであり、
前記第２トランジスタがオンされることにより、前記２次コイルにより発生される電圧が、前記積分回路に入力されることを阻止されて、前記積分回路の出力が減衰することを特徴とする請求項４に記載の電流平衡コントローラ。
【請求項６】
前記２次コイル及び前記積分回路は、前記第１生成回路と前記第２生成回路とで共用され、
前記積分回路は、前記第１電流と前記第２電流の一方が他方より大きくなったとき、プラスの電圧の積分値を出力し、前記第１電流と前記第２電流の他方が一方より大きくなったとき、マイナスの電圧の積分値を出力するものであり、
前記第１生成回路と前記第２生成回路との一方は、前記積分回路からプラスの電圧の積分値が出力されたときに、当該積分回路の出力によって前記コンデンサの電位が制御され、前記第１生成回路と前記第２生成回路との他方は、前記積分回路からマイナスの電圧の積分値が出力されたときに、当該積分回路の出力によって前記コンデンサの電位が制御されるように構成されていることを特徴とする請求項４又は５に記載の電流平衡コントローラ。
【請求項７】
前記２次コイル及び前記積分回路は、前記第１生成回路と前記第２生成回路とに対して、それぞれ個別に設けられ、
前記第１生成回路及び前記第２生成回路は、対応する前記積分回路からの同じ極性を持つ出力によって前記コンデンサの電位が制御されるように構成されていることを特徴とする請求項４又は５に記載の電流平衡コントローラ。
【請求項８】
電流が平衡するように制御される前記第１及び第２スイッチング素子を１組としたとき、複数組の前記第１及び第２スイッチング素子が並列接続され、それら複数組の第１及び第２スイッチング素子をそれぞれ制御する複数の前記電流平衡コントローラが設けられることを特徴とする請求項１乃至７のいずれかに記載の電流平衡コントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列に接続された第１スイッチング素子と第２スイッチング素子とを、一緒にかつ繰り返しオン駆動するとともに、それぞれのスイッチング素子を介して流れる電流を平衡させる電流平衡コントローラに関する。
【背景技術】
【０００２】
例えば、ハイブリッド自動車、電気自動車、産業用機器、家電製品などにおいて、大電力を扱うことが可能なパワー素子が利用されている。このようなパワー素子においては、より大きな電流を通電できるようにするため、複数の素子が並列に接続されて使用される場合がある。また、窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）などのワイドバンドギャップ半導体素子は、一般的に、シリコン半導体素子に比較してチップサイズが小さい。そのため、必要な電流容量を確保するため、複数の素子を並列に接続して使用される機会も多くなると考えられる。
【０００３】
しかしながら、複数の素子を並列に接続した場合、各素子に流れる電流が平衡せず、特定の素子に大きな電流が流れてしまうことが起こりえる。このような電流の不均衡状態は、例えば、それぞれの素子や各素子を駆動する駆動回路の特性が、常に、完全に同一であり、かつ均整が取れた状態とはならないことに起因して発生する。特に、このような電流の不均衡状態は、動作開始後、各素子や駆動回路の温度や動作状態が安定する定常状態に移行するまでの期間において顕著に現れやすい。そして、このような電流の不均衡状態は、局所的な発熱、それによる損失の増加、素子の故障や寿命短縮などの種々の弊害をもたらす可能性がある。
【０００４】
そのため、例えば特許文献１には、複数のサイリスタブリッジ回路を並列に接続した場合に、同じアーム位置に接続されたサイリスタ同士の電流を平衡させるためのシステムが開示されている。このシステムでは、同じアーム位置に接続されたサイリスタを流れる電流をそれぞれ検出する。そして、検出された電流に基づいて、プロセッサが、各サイリスタに流れる電流が等しくなるように、各サイリスタのゲート駆動時期を定めるとともに、その定めたゲート駆動時期に、各サイリスタのゲートに駆動信号を出力する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７７０６１５７明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、特許文献１のシステムでは、各サイリスタの電流を検出してプロセッサに与えるようにしている。しかしながら、個々のサイリスタの電流を正確に検出してプロセッサに与えるためには、例えば高精度のＡ／Ｄ変換器など、高価な回路部品が必要となり、コストの上昇を招くという問題がある。
【０００７】
本発明は、上述した点に鑑みてなされたものであり、スイッチング素子の電流を個別に検出することなく、並列接続されたスイッチング素子の電流を平衡させることが可能な電流平衡コントローラを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明による電流平衡コントローラ（１）は、
並列に接続された第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）とを、一緒にかつ繰り返しオン駆動するとともに、第１スイッチング素子を介して流れる第１電流と第２スイッチング素子を介して流れる第２電流とを平衡させるものであって、
第１スイッチング素子と第２スイッチング素子とがオン駆動されたときに、第１電流と第２電流とに差分が生じた場合、その差分を検出する差分検出回路（１０）と、
繰り返し生じる共通の原駆動信号（ＤＲＶ）から、第１スイッチング素子をオン駆動するための第１駆動信号（ＶＧＳ１）及び第２スイッチング素子をオン駆動するための第２駆動信号（ＶＧＳ２）を生成して出力するものであって、差分検出回路により差分が検出された場合、第１スイッチング素子と第２スイッチング素子との内で、相対的に大きな電流を流しているスイッチング素子に対する駆動信号の立ち上りを、相対的に小さな電流を流しているスイッチング素子に対する駆動信号の立ち上りに対して、差分検出回路が検出した差分の大きさに応じて遅延させる駆動信号出力回路（２０、３０）と、を備えることを特徴とする。
【０００９】
このように、本発明による電流平衡コントローラでは、差分検出回路を用いて、第１スイッチング素子を流れる第１電流と第２スイッチング素子を流れる第２電流とに差分が生じた場合に、その差分を検出する。そして、差分検出回路により差分が検出された場合、駆動信号生成回路を用いて、第１スイッチング素子と第２スイッチング素子との内で、相対的に大きな電流を流しているスイッチング素子に対する駆動信号の立ち上りを、相対的に小さな電流を流しているスイッチング素子に対する駆動信号の立ち上りに対して、差分検出回路が検出した差分の大きさに応じて遅延させる。駆動信号の立ち上りを遅延させることにより、相対的に大きな電流を流しているスイッチング素子の電流を減少させることができ、その結果、第１電流と第２電流との差分を小さくすることができる。
【００１０】
そして、本発明による電流平衡コントローラでは、従来のように各スイッチング素子の電流を個別に検出してプロセッサに与えるのではなく、差分検出回路を設けて、第１電流と第２電流との差分を検出している。そのため、電流検出に必要な構成を簡素化することができる。さらに、本発明による電流平衡コントローラでは、その差分の大きさに応じて、相対的に大きな電流を流しているスイッチング素子に対する駆動信号の立ち上りを遅延させるので、効果的に、第１電流と第２電流との平衡を図ることができる。
【００１１】
上記括弧内の参照番号は、本発明の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら本発明の範囲を制限することを意図したものではない。
【００１２】
また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。
【図面の簡単な説明】
【００１３】
【図１】電流平衡コントローラにより電流が平衡するように制御される、並列接続された第１及び第２スイッチング素子が、昇圧チョッパ回路に適用された場合の回路例を示す回路図である。
【図２】積分回路がマイナスの制御電圧ＶＣＯＮを出力したときの電流平衡コントローラの動作を説明するためのタイミングチャートである。
【図３】積分回路がプラスの制御電圧ＶＣＯＮを出力したときの電流平衡コントローラの動作を説明するためのタイミングチャートである。
【図４】変形例１の構成を示す回路図である。
【図５】変形例２の構成を示す回路図である。
【図６】変形例３の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態としての電流平衡コントローラについて、図面を参照しつつ詳細に説明する。
【００１５】
本実施形態では、図１に示すように、並列接続された第１及び第２スイッチング素子Ｑ１、Ｑ２が、昇圧チョッパ回路に適用された例について説明する。昇圧チョッパ回路においては、第１及び第２スイッチング素子Ｑ１、Ｑ２が周期的にオン、オフ駆動されて、入力電圧Ｖｉｎが昇圧される。この際、電流平衡コントローラ１は、第１及び第２スイッチング素子Ｑ１、Ｑ２に流れる電流が平衡するように、各スイッチング素子Ｑ１、Ｑ２をオン駆動するための第１駆動信号ＶＧＳ１及び第２駆動信号ＶＧＳ２を制御する。
【００１６】
ただし、第１及び第２スイッチング素子Ｑ１、Ｑ２の適用対象は昇圧チョッパ回路に限られる訳ではなく、周期的にオン、オフ駆動され、比較的大きな電流容量が求められる用途であれば適用可能である。そして、本発明による電流平衡コントローラ１は、第１及び第２スイッチング素子Ｑ１、Ｑ２が並列接続され、一緒にかつ繰り返しオン駆動される場合に、効果的に電流の平衡を図ることが可能なものである。
【００１７】
まず、昇圧チョッパ回路について説明する。図１に示すように、昇圧チョッパ回路は、チャージコイルＬ、第１及び第２スイッチング素子Ｑ１、Ｑ２、整流ダイオードＤ９、Ｄ１０、チャージコンデンサＣ０を有している。
【００１８】
本実施形態では、電流容量を確保すべく、第１及び第２スイッチング素子Ｑ１、Ｑ２が、チャージコイルＬとアースとの間に並列接続されている。これにより、チャージコイルＬには、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が一緒にオンしたとき、第１スイッチング素子Ｑ１を介して流れる第１電流と、第２スイッチング素子Ｑ２を介して流れる第２電流との合計電流が流れる。
【００１９】
第１及び第２スイッチング素子Ｑ１及びＱ２としては、例えば、シリコン半導体素子に比較してチップサイズが小さい、窒化ガリウム（ＧａＮ）や炭化ケイ素（ＳｉＣ）などのワイドバンドギャップ半導体素子が用いられる。これら第１及び第２スイッチング素子Ｑ１、Ｑ２は、同じ特性となるように設計される。例えば、第１及び第２スイッチング素子Ｑ１、Ｑ２は、同じ閾値電圧Ｖｔｈを持ち、同じゲード電圧に対して同じソース−ドレイン電流が流れるように設計される。しかしながら、製造誤差等により、第１及び第２スイッチング素子Ｑ１、Ｑ２の特性は必ずしも同じものとはならない場合もある。
【００２０】
第１スイッチング素子Ｑ１に対して直列に、１巻の第１の１次コイルＣｏ１が接続されている。このため、第１スイッチング素子Ｑ１がオンして、第１スイッチング素子Ｑ１を介してソース−ドレイン電流が流れたとき、同じ電流（第１電流）が第１の１次コイルＣｏ１にも流れることになる。
【００２１】
同様に、第２スイッチング素子Ｑ２に対して直列に、１巻の第２の１次コイルＣｏ２が接続されている。従って、第２スイッチング素子Ｑ２がオンして、第２スイッチング素子Ｑ２を介してソース−ドレイン電流が流れたとき、同じ電流（第２電流）が第２の１次コイルＣｏ２にも流れることになる。
【００２２】
第１スイッチング素子Ｑ１の上流側を、チャージコンデンサＣ０の一端に接続する接続線に整流ダイオードＤ９が設けられ、第２スイッチング素子Ｑ２の上流側を、チャージコンデンサＣ０の一端に接続する接続線に整流ダイオードＤ１０が設けられている。このため、第１及び第２スイッチング素子Ｑ１、Ｑ２がオフされた際、チャージコイルＬに蓄えられたエネルギーによって、これらの整流ダイオードＤ９、Ｄ１０を介して電流が流れて、チャージコンデンサＣ０が充電される。なお、図１においては、チャージコンデンサＣ０に対して負荷ＬＯＡＤが接続された例を示している。
【００２３】
ここで、昇圧チョッパ回路の昇圧動作について、簡単に説明する。第１駆動信号ＶＧＳ１及び第２駆動信号ＶＧＳ２により、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２が一緒にオンされる。すると、チャージコイルＬには、第１の１次コイルＣｏ１と第１スイッチング素子Ｑ１との直列回路を流れる第１電流と、第２の１次コイルＣｏ２と第２スイッチング素子Ｑ２との直列回路を流れる第２電流とを合計した電流が流れる。そして、第１駆動信号ＶＧＳ１及び第２駆動信号ＶＧＳ２が終了して第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２がオフされると、それまでに通電されていた電流によりチャージコイルＬに蓄えられた磁気エネルギーが電気エネルギーとして放電される。この放電電流は、整流ダイオードＤ９、Ｄ１０を介してチャージコンデンサＣ０に流れ、チャージコンデンサＣ０を充電する。
【００２４】
上述したように、第１及び第２スイッチング素子Ｑ１，Ｑ２は、製造誤差等により、必ずしも同じ特性にはならない場合がある。このような特性のズレが生じた場合、同じ駆動信号によって、第１及び第２スイッチング素子Ｑ１、Ｑ２を一緒にオンしたとしても、第１及び第２スイッチング素子Ｑ１、Ｑ２を流れる電流の不平衡状態が生じる虞がある。このような電流の不平衡状態は、特に、動作開始後、温度や動作状態が安定する定常状態に移行するまでの期間において顕著に現れやすい。そして、電流の不均衡状態は、局所的な発熱、それによる損失の増加、素子の故障や寿命短縮などの種々の弊害をもたらす。
【００２５】
そのため、電流平衡コントローラ１は、電流の不平衡状態が生じた場合に、第１スイッチング素子Ｑ１を流れる第１電流と、第２スイッチング素子Ｑ２を流れる第２電流とが平衡するように、第１駆動信号ＶＧＳ１又は第２駆動信号ＶＧＳ２を制御する。
【００２６】
以下、電流平衡コントローラ１について詳しく説明する。電流平衡コントローラ１は、第１スイッチング素子Ｑ１を流れる第１電流と第２スイッチング素子Ｑ２を流れる第２電流とに差分が生じた場合、その差分に応じた電圧を出力する差分検出回路１０を有している。
【００２７】
差分検出回路１０は、上述した第１及び第２の１次コイルＣｏ１、Ｃｏ２を有している。第１の１次コイルＣｏ１と第２の１次コイルＣｏ２とは、コイルの巻き数が同じで、コイルの巻き方向が逆向きとなっている。また、第１の１次コイルＣｏ１と第２の１次コイルＣｏ２とは、共通の磁気コアに巻かれており、磁気的に結合している。さらに、第１及び第２の１次コイルＣｏ１、Ｃｏ２と同じ磁気コアに巻かれて磁気的に結合した２次コイルＣｏ３も設けられている。この２次コイルＣｏ３は、第１及び第２スイッチング素子Ｑ１、Ｑ２がオフしたとき、第１及び第２の１次コイルＣｏ１、Ｃｏ２が発生する磁束に応じた起電力（電圧）を発生する。
【００２８】
２次コイルＣｏ３には、並列に抵抗Ｒ１０が接続されている。このため、２次コイルＣｏ３が起電力を発生すると、抵抗Ｒ１０の両端に、その起電力に応じた電圧が発生する。この電圧が、検出電圧ＶＳＥＮとなる。
【００２９】
上述したように、第１及び第２の１次コイルＣｏ１、Ｃｏ２は、巻き数が同じ、巻き方向が逆向きで、さらに、磁気的に結合している。このため、第１の１次コイルＣｏ１を流れる第１電流と、第２の１次コイルＣｏ２を流れる第２電流とが等しければ、第１の１次コイルＣｏ１が発生する磁束と第２の１次コイルＣｏ２が発生する磁束は、逆向きに等しいものとなる。その結果、第１の１次コイルＣｏ１の磁束と第２の１次コイルＣｏ２の磁束とは互いに打ち消し合うため、２次コイルＣｏ３に磁束は作用せず、２次コイルＣｏ３に、相互誘導による誘導起電力が発生することはない。
【００３０】
一方、第１の１次コイルＣｏ１を流れる第１電流と、第２の１次コイルＣｏ２を流れる第２電流とが異なっている場合、第１の１次コイルＣｏ１が発生する磁束と第２の１次コイルＣｏ２が発生する磁束は、大きさが異なることになる。その結果、第１及び第２の１次コイルＣｏ１、Ｃｏ２からは、それぞれの磁束の大きさの差分に相当する磁束が発生し、２次コイルＣｏ３に作用することになる。従って、２次コイルＣｏ３には、作用した磁束の大きさに対応した起電力を発生し、その起電力に応じた電圧が、検出電圧ＶＳＥＮとして、抵抗Ｒ１０の両端に現れる。
【００３１】
なお、図１に示すように、どちらの１次コイルＣｏ１、Ｃｏ２の磁束が大きいかに応じて、抵抗Ｒ１０の両端に現れる検出電圧ＶＳＥＮの極性が変化する。具体的には、２次コイルＣｏ３と逆向きに巻かれている第１の１次コイルＣｏ１が発生する磁束の方が大きい場合、検出電圧ＶＳＥＮは、図１において、抵抗Ｒ１０の上側がプラス、下側がマイナスの極性になる。以下、抵抗Ｒ１０の上側がプラスの極性の検出電圧ＶＳＥＮを、プラスの極性を持つ検出電圧ＶＳＥＮという。逆に、２次コイルＣｏ３と同じ向きに巻かれている第２の１次コイルＣｏ２が発生する磁束の方が大きい場合、検出電圧ＶＳＥＮは、図１において、抵抗Ｒ１０の上側がマイナス、下側がプラスの極性になる。以下、抵抗Ｒ１０の上側がマイナスの極性の検出電圧ＶＳＥＮを、マイナスの極性を持つ検出電圧ＶＳＥＮという。
【００３２】
上述したように、第１及び第２の１次コイルＣｏ１、Ｃｏ２は、１巻のコイルであるため、抵抗値が小さく、第１電流及び第２電流に対しては、無視できる程度の影響しか及ぼさない。さらに、漏れインダクタンスも非常に小さく抑えることができる。また、第１及び第２の１次コイルＣｏ１、Ｃｏ２からは、それぞれの磁束の大きさの差分に相当する磁束が発生するだけであるため、その磁束のレベルは小さい。従って、磁気飽和が起こりにくいため、小型の磁気コアを用いることができる。
【００３３】
さらに、本実施形態では、従来のように各スイッチング素子Ｑ１、Ｑ２の電流を個別に検出してプロセッサに与えるのではなく、上述した第１及び第２の１次コイルＣｏ１、Ｃｏ２及び２次コイルＣｏ３を用いて第１電流と第２電流との差分に応じた電圧を検出している。そのため、電流検出に必要な構成を簡素化することができる。
【００３４】
電流平衡コントローラ１は、積分回路２０を有しており、差分検出回路１０が出力する検出電圧ＶＳＥＮは、この積分回路２０に入力されて、所定のゲインで積分される。
【００３５】
積分回路２０は、演算増幅器ＯＰ１、演算増幅器ＯＰ１の反転入力端子の入力抵抗である抵抗Ｒ８と、演算増幅器ＯＰ１の出力端子と反転入力端子との間に接続されたコンデンサＣ３、抵抗Ｒ９とを有する。
【００３６】
この積分回路２０は、反転入力端子と非反転入力端子間に入力された入力電圧を、−（１／Ｒ８Ｃ３）のゲインで時間積分した結果を、制御電圧ＶＣＯＮとして出力する。抵抗Ｒ９は、積分回路２０が出力する制御電圧ＶＣＯＮのプラスあるいはマイナスの電源電圧への張り付きを抑制するためのものである。
【００３７】
ここで、積分回路２０の動作を、より具体的に説明する。第１の１次コイルＣｏ１が発生する磁束の方が大きい場合、差分検出回路１０からプラスの極性を持つ検出電圧ＶＳＥＮが出力される。この場合、積分回路２０では、その検出電圧ＶＳＥＮを入力電圧として、−（１／Ｒ８Ｃ３）のゲインで時間積分するので、積分回路２０からは、マイナスの極性を持つ制御電圧ＶＣＯＮが出力される。逆に、第２の１次コイルＣｏ２が発生する磁束の方が大きい場合、差分検出回路１０からマイナスの極性を持つ検出電圧ＶＳＥＮが出力される。この場合、積分回路２０では、その検出電圧ＶＳＥＮを入力電圧として、−（１／Ｒ８Ｃ３）のゲインで時間積分するので、積分回路２０からは、プラスの極性を持つ制御電圧ＶＣＯＮが出力される。
【００３８】
また、積分回路２０には、差分検出回路１０の抵抗Ｒ１０の両端を接続する接続線に挿入されたＮチャネルＭＯＳトランジスタＭ３も設けられている。このＭＯＳトランジスタＭ３は、後述する原駆動信号ＤＲＶが生じたときにオンされる。ＭＯＳトランジスタＭ３がオンされると、２次コイルＣｏ３に蓄積されたエネルギーがＭＯＳトランジスタＭ３を介して放出されるとともに、演算増幅器ＯＰ１への入力電圧がゼロに設定される。
【００３９】
電流平衡コントローラ１は、さらに、駆動信号生成回路３０を有している。この駆動信号生成回路３０は、上述した第１駆動信号ＶＧＳ１を生成する第１生成回路３２と、第２駆動信号ＶＧＳ２を生成する第２生成回路３４とからなる。第１生成回路３２と第２生成回路３４とは、原駆動信号ＤＲＶと、積分回路２０から出力される制御電圧ＶＣＯＮとに基づいて、それぞれ、第１駆動信号ＶＧＳ１及び第２駆動信号ＶＧＳ２を生成する。なお、原駆動信号ＤＲＶは、第１及び第２スイッチング素子Ｑ１、Ｑ２を一緒に駆動するために、図示しない上位の制御回路から入力される、所定の周期毎に立ち上がるパルス信号である。
【００４０】
第１生成回路３２は、コンデンサＣ１を有している。このコンデンサＣ１は、積分回路２０が出力するマイナスの極性を持つ制御電圧ＶＣＯＮによって電位が制御されるものである。コンデンサＣ１の一端は、ダイオードＤ１と、そのダイオードＤ１と直列に接続された、ダイオードＤ２と抵抗Ｒ３との並列回路とを介して、積分回路２０の出力端子に接続されている。ダイオードＤ１及びダイオードＤ２は、いずれもコンデンサＣ１から積分回路２０の出力端子に向かう方向を順方向としている。このため、積分回路２０からマイナスの極性を持つ制御電圧ＶＣＯＮが出力されたとき、ダイオードＤ１、ダイオードＤ２及び抵抗Ｒ３を介して、コンデンサＣ１から積分回路２０へ向かう方向に電流が流れて、コンデンサＣ１の端子電位は、マイナスの極性を持つ制御電圧ＶＣＯＮに対応するマイナスの電位となる。なお、抵抗Ｒ３は、マイナスの極性を持つ制御電圧ＶＣＯＮが減衰したときに、コンデンサＣ１を放電させるためのものである。
【００４１】
コンデンサＣ１のマイナスの電位となる一端は、ＰチャネルＭＯＳトランジスタＭ１のゲートに接続されている。従って、ＭＯＳトランジスタＭ１は、ソースに原駆動信号ＤＲＶが入力されたときにオンする。ＭＯＳトランジスタＭ１は、第１生成回路３２における、原駆動信号ＤＲＶが入力される入力端と第１駆動信号ＶＧＳ１が出力される出力端とを接続する接続線Ｌ１から分岐する分岐路に設けられている。この分岐路は、ダイオードＤ３を介して、コンデンサＣ１の他端に接続されるとともに、第１駆動信号ＶＧＳ１が出力される出力端にも接続されている。
【００４２】
また、接続線Ｌ１には、抵抗Ｒ２が設けられている。さらに、接続線Ｌ１の抵抗Ｒ２と並列に、第１駆動信号ＶＧＳ１の出力端から原駆動信号ＤＲＶの入力端に向かう方向を順方向とするダイオードＤ４と抵抗Ｒ１との直列回路が設けられている。接続線Ｌ１は、主として、入力された原駆動信号ＤＲＶを、第１駆動信号ＶＧＳ１の出力端へ伝達するためのものである。ダイオードＤ４と抵抗Ｒ１との直列回路は、第１スイッチング素子Ｑ１がオフされたときに、そのゲートに蓄積された電荷を放電するためのものである。
【００４３】
第２生成回路３４も、第１生成回路と類似した構成を備えている。すなわち、第２生成回路３４も、コンデンサＣ２を有している。このコンデンサＣ２は、積分回路２０が出力するプラスの極性を持つ制御電圧ＶＣＯＮによって電位が制御されるものである。積分回路２０の出力端子は、ダイオードＤ５と、そのダイオードＤ５と直列に接続された、ダイオードＤ６と抵抗Ｒ６との並列回路とを介して、コンデンサＣ２の一端に接続されている。ダイオードＤ５及びダイオードＤ６は、いずれも積分回路２０の出力端子からコンデンサＣ２に向かう方向を順方向としている。このため、積分回路２０からプラスの極性を持つ制御電圧ＶＣＯＮが出力されたとき、ダイオードＤ５、ダイオードＤ６及び抵抗Ｒ６を介して、積分回路２０からコンデンサＣ２へ向かう方向に電流が流れて、コンデンサＣ２の端子電位はプラスの極性を持つ制御電圧ＶＣＯＮに対応するプラスの電位となる。なお、抵抗Ｒ６は、プラスの制御電圧ＶＣＯＮが減衰したときに、コンデンサＣ２を放電させるためのものである。
【００４４】
コンデンサＣ２のプラスの電位となる一端は、ＮチャネルＭＯＳトランジスタＭ２のゲートに接続されている。従って、ＭＯＳトランジスタＭ２は、ドレインに原駆動信号ＤＲＶが入力されたときにオンする。ＭＯＳトランジスタＭ２は、第２生成回路３４における、原駆動信号ＤＲＶが入力される入力端と第２駆動信号ＶＧＳ２が出力される出力端とを接続する接続線Ｌ２から分岐する分岐路に設けられている。この分岐路は、ダイオードＤ７を介して、コンデンサＣ２の他端に接続されるとともに、第２駆動信号ＶＧＳ２が出力される出力端にも接続されている。
【００４５】
また、接続線Ｌ２には、抵抗Ｒ５が設けられている。さらに、接続線Ｌ２の抵抗Ｒ５と並列に、第２駆動信号ＶＧＳ２の出力端から原駆動信号ＤＲＶの入力端に向かう方向を順方向とするダイオードＤ８と抵抗Ｒ４との直列回路が設けられている。接続線Ｌ２は、主として、入力された原駆動信号ＤＲＶを、第２駆動信号ＶＧＳ２の出力端へ伝達するためのものである。ダイオードＤ８と抵抗Ｒ４との直列回路は、第２スイッチング素子Ｑ２がオフされたときに、そのゲートに蓄積された電荷を放電するためのものである。
【００４６】
以上のような構成を備える電流平衡コントローラ１が、如何にして第１電流と第２電流とを平衡させるように動作するかについて、図２及び図３のタイミングチャートを参照しつつ説明する。なお、図２のタイミングチャートは、積分回路２０がマイナスの制御電圧ＶＣＯＮを出力したときの電流平衡コントローラ１の動作を説明するためのものである。また、図３のタイミングチャートは、積分回路２０がプラスの制御電圧ＶＣＯＮを出力したときの電流平衡コントローラ１の動作を説明するためのものである。
【００４７】
図示しない上位の制御回路から原駆動信号ＤＲＶが出力されると、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが一緒にオンされる。そのとき、第１スイッチング素子Ｑ１を流れる第１電流と、第２スイッチング素子Ｑ２を流れる第２電流とが同一であると、差分検出回路１０から出力される検出電圧ＶＳＥＮはゼロとなる。その結果、積分回路２０が出力する制御電圧ＶＣＯＮもゼロとなるので、第１生成回路３２のコンデンサＣ１及び第２生成回路のコンデンサＣ２の電位は変化しない。この場合には、原駆動信号ＤＲＶが、そのまま、それぞれの接続線Ｌ１、Ｌ２を介して出力端に伝達され、第１駆動信号ＶＧＳ１及び第２駆動信号ＶＧＳ２として出力される。
【００４８】
しかしながら、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが一緒にオンされたときに、第１電流と第２電流とに差がある場合には、第１及び第２の１次コイルＣｏ１、Ｃｏ２から２次コイルＣｏ３に磁束が作用する。その結果、２次コイルＣｏ３は、その磁束に応じた誘導起電力を発生し、抵抗Ｒ１０の両端には、その誘導起電力に応じた検出電圧ＶＳＥＮが現れる。
【００４９】
例えば、第１電流が第２電流よりも大きい場合には、原駆動信号ＤＲＶが終了して第１及び第２スイッチング素子Ｑ１、Ｑ２がオフされたとき、図２に示すように、抵抗Ｒ１０の両端にプラスの極性を持つ検出電圧ＶＳＥＮが現れる。このため、積分回路２０は、マイナスの極性を持つ制御電圧ＶＣＯＮを出力する。この制御電圧ＶＣＯＮは、ゲインに応じた一定の傾きで、マイナス方向に増大していく。
【００５０】
コンデンサＣ１の一端の電位ＶＣ１は、図２に示すように、マイナスの極性を持つ制御電圧ＶＣＯＮとともに変化して、制御電圧ＶＣＯＮに対応するマイナスの電位となる。この状態で、原駆動信号ＤＲＶが発生して、パルス信号が立ち上がると、ＭＯＳトランジスタＭ１のゲートには、コンデンサＣ１によるマイナスの電位が印加されているので、ＭＯＳトランジスタＭ１のソース−ゲート間電圧が閾値電圧Ｖｔｈを超えて、ＭＯＳトランジスタＭ１がオンする。ＭＯＳトランジスタＭ１がオンして、ＭＯＳトランジスタＭ１を介して分岐線に電流が流れても、分岐線と、ＭＯＳトランジスタＭ１のゲートとの間には、コンデンサＣ１が挿入されているので、ＭＯＳトランジスタＭ１のソース−ゲート間の電位差は、しばらくの間維持される。
【００５１】
ＭＯＳトランジスタＭ１がオンした場合、原駆動信号ＤＲＶは接続線Ｌ１をほとんど伝達せず、主として、ＭＯＳトランジスタＭ１が設けられた分岐線を流れる。分岐線には、ＭＯＳトランジスタＭ１とダイオードＤ３しか設けられておらず、抵抗Ｒ２が設けられた接続線Ｌ１よりも分岐線の方がインピーダンスが低いためである。また、原駆動信号ＤＲＶがダイオードＤ３を通過した後は、図２に示すように、制御電圧ＶＣＯＮが、まだマイナスの極性を有しているので、原駆動信号ＤＲＶは、主として、コンデンサＣ１、ダイオードＤ２（抵抗Ｒ３）、ダイオードＤ１を介して制御電圧ＶＣＯＮの出力ラインに流れる。その結果、図２に示すように、原駆動信号ＤＲＶのパルス信号が立ち上がっても、第１駆動信号ＶＧＳ１の出力端から、なんらの駆動信号も出力されない。
【００５２】
しかし、時間の経過とともに、コンデンサＣ１のマイナスの電位ＶＣ１は０（Ｖ）に近づいていく。図２に示すように、原駆動信号ＤＲＶのパルス信号の立ち上りにより、制御電圧ＶＣＯＮが減衰し、また、オンされたＭＯＳトランジスタＭ１を介して、コンデンサＣ１に電流が流れるためである。そして、コンデンサＣ１がＭＯＳトランジスタＭ１のゲートに与える電位とソース電位との差が、閾値電圧Ｖｔｈよりも小さくなると、ＭＯＳトランジスタＭ１はオフする。すると、原駆動信号ＤＲＶが分岐線ではなく、接続線Ｌ１を流れるようになり、出力端から第１駆動信号ＶＧＳ１として出力される。つまり、本実施形態では、コンデンサＣ１のマイナス電位によりＭＯＳトランジスタＭ１がオンされている期間だけ、原駆動信号ＤＲＶ（第２駆動信号ＶＧＳ２）に対して第１駆動信号ＶＧＳ１の出力が遅延される。
【００５３】
このように、第１スイッチング素子Ｑ１の第１電流が、第２スイッチング素子Ｑ２の第２電流よりも大きい場合には、電流平衡コントローラ１は、原駆動信号ＤＲＶ（第２駆動信号ＶＧＳ２）に対して第１駆動信号ＶＧＳ１の出力を遅延するように動作する。例えば、第１電流が第２電流よりも大きくなる原因としては、第１スイッチング素子Ｑ１がオンする同じ閾値電圧Ｖｔｈが、第２スイッチング素子Ｑ２がオンする閾値電圧Ｖｔｈよりも低いことが考えられる。このような場合、第１駆動信号ＶＧＳ１の出力を遅延することにより、第１スイッチング素子Ｑ１がオンするタイミングを遅くすることができ、それにより、第１電流と第２電流との平衡を図ることができる。
【００５４】
特に、本実施形態による電流平衡コントローラ１においては、第１電流と第２電流との差分の大きさに応じて、検出電圧ＶＳＥＮ、制御電圧ＶＣＯＮの大きさも変化する。そのため、第１電流と第２電流との差分の大きさが大きくなるほど、コンデンサの電位ＶＣ１がより大きくマイナス側に変化し、その分、ＭＯＳトランジスタＭ１のオン時間も長くなる。その結果、第１電流と第２電流との差分の大きさが大きくなるほど、第１駆動信号ＶＧＳ１の出力がより長く遅延される。このようにして、第１電流と第２電流との差分の大きさを精度良く解消するように、第１駆動信号ＶＧＳ１の出力の遅延時間を制御することができる。
【００５５】
一方、第２電流が第１電流よりも大きい場合には、原駆動信号ＤＲＶが終了して第１及び第２スイッチング素子Ｑ１、Ｑ２がオフされたとき、図３に示すように、抵抗Ｒ１０の両端にマイナスの極性を持つ検出電圧ＶＳＥＮが現れる。このため、積分回路２０は、プラスの極性を持つ制御電圧ＶＣＯＮを出力する。この制御電圧ＶＣＯＮは、ゲインに応じた一定の傾きで、プラス方向に増大していく。
【００５６】
コンデンサＣ２の一端の電位ＶＣ２は、図３に示すように、プラスの極性を持つ制御電圧ＶＣＯＮとともに変化して、制御電圧ＶＣＯＮに対応するプラスの電位となる。この状態で、原駆動信号ＤＲＶが発生して、パルス信号が立ち上がると、ＭＯＳトランジスタＭ２のゲートには、コンデンサＣ２によるプラスの電位が印加されているので、ＭＯＳトランジスタＭ２のソース−ゲート間電圧が閾値電圧Ｖｔｈを超えて、ＭＯＳトランジスタＭ２がオンする。ＭＯＳトランジスタＭ２がオンして、ＭＯＳトランジスタＭ２を介して分岐線に電流が流れても、分岐線と、ＭＯＳトランジスタＭ２のゲートとの間には、コンデンサＣ２が挿入されているので、ＭＯＳトランジスタＭ２のソース−ゲート間の電位差は、しばらくの間維持される。
【００５７】
ＭＯＳトランジスタＭ２がオンした場合、原駆動信号ＤＲＶは接続線Ｌ２をほとんど伝達せず、主として、ＭＯＳトランジスタＭ２が設けられた分岐線を流れる。また、原駆動信号ＤＲＶがダイオードＤ７を通過した後は、制御電圧ＶＣＯＮが減衰し始めており、かつ、コンデンサＣ２の他端がマイナスの電位となっているため、原駆動信号ＤＲＶは、主として、コンデンサＣ２及び抵抗Ｒ６を介して流れる。その結果、図３に示すように、原駆動信号ＤＲＶのパルス信号が立ち上がっても、第２駆動信号ＶＧＳ２の出力端から、なんらの駆動信号も出力されない。
【００５８】
しかし、時間の経過とともに、コンデンサＣ２のプラスの電位ＶＣ２は０（Ｖ）に近づいていく。図３に示すように、原駆動信号ＤＲＶのパルス信号の立ち上りにより、制御電圧ＶＣＯＮが減衰していくためである。そして、コンデンサＣ２がＭＯＳトランジスタＭ２のゲートに与える電位とソース電位との差が、閾値電圧Ｖｔｈよりも小さくなると、ＭＯＳトランジスタＭ２はオフする。すると、原駆動信号ＤＲＶが分岐線ではなく、接続線Ｌ１を流れるようになり、出力端から第２駆動信号ＶＧＳ２として出力される。つまり、本実施形態では、コンデンサＣ２のプラス電位によりＭＯＳトランジスタＭ２がオンされている期間だけ、原駆動信号ＤＲＶ（第１駆動信号ＶＧＳ１）に対して第２駆動信号ＶＧＳ２の出力が遅延される。
【００５９】
このように、第２スイッチング素子Ｑ２の第２電流が、第１スイッチング素子Ｑ１の第１電流よりも大きい場合には、電流平衡コントローラ１は、原駆動信号ＤＲＶ（第１駆動信号ＶＧＳ１）に対して第２駆動信号ＶＧＳ２の出力を遅延するように動作する。この結果、第２スイッチング素子Ｑ２を流れる第２電流を減少させることができ、第１電流と第２電流との平衡を図ることができる。
【００６０】
特に、本実施形態による電流平衡コントローラ１においては、第１電流と第２電流との差分の大きさに応じて、検出電圧ＶＳＥＮ、制御電圧ＶＣＯＮの大きさも変化する。そのため、第１電流と第２電流との差分の大きさが大きくなるほど、コンデンサの電位ＶＣ２がより大きくプラス側に変化し、その分、ＭＯＳトランジスタＭ２のオン時間も長くなる。その結果、第１電流と第２電流との差分の大きさが大きくなるほど、第２駆動信号ＶＧＳ２の出力がより長く遅延される。このようにして、第１電流と第２電流との差分の大きさを精度良く解消するように、第２駆動信号ＶＧＳ２の出力の遅延時間を制御することができる。
【００６１】
以上、本発明の好ましい実施形態について説明したが、本発明は、上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。以下に、いくつかの変形例を説明する。
（変形例１）
上述した実施形態では、２次コイルＣｏ３と積分回路２０とが、駆動信号生成回路３０における第１生成回路３２と第２生成回路３４とで共用される例について説明した。このように、２次コイルＣｏ３と積分回路２０を共用することにより、回路構成が簡素化されるというメリットがある。ただし、その反面、第１生成回路３２は、積分回路２０からマイナスの極性を持つ制御電圧ＶＣＯＮを用いてコンデンサＣ１の電位を制御し、第２生成回路３４は、積分回路２０からプラスの極性を持つ制御電圧ＶＣＯＮを用いてコンデンサＣ２の電位を制御することになる。このように異なる極性の制御電圧ＶＣＯＮを用いてコンデンサＣ１，Ｃ２の電位を制御し、ひいては、それぞれの駆動信号ＶＧＳ１、ＶＧＳ２の出力の遅延時間を制御する場合、その遅延時間の制御を互いに適合させることが難しくなるという問題がある。
【００６２】
そのため、図４に示すように、２次コイルＣｏ３、Ｃｏ４と積分回路２０、２２とは、駆動信号生成回路３６の第１生成回路３８と第２生成回路３４とに対して、それぞれ個別に設けられても良い。そして、第１生成回路３８と第２生成回路３４とは、対応する積分回路２２、２０からの同じ極性を持つ制御電圧ＶＣＯＮによって、コンデンサＣ１、Ｃ２の電位を制御するようにしても良い。これにより、第１電流と第２電流とのどちらが大きくなった場合でも、同じ制御特性にて、第１駆動信号ＶＧＳ１の出力の遅延時間制御と第２駆動信号ＶＧＳ２の出力の遅延時間制御を行うことが容易になる。
【００６３】
図４に示す例では、第１生成回路３８に対応する２次コイルＣｏ４の巻き方向を、第２生成回路３４に対応する２次コイルＣｏ３の巻き方向と逆にしている。このため、第１生成回路３８に対応する積分回路２２は、第１電流が第２電流よりも大きくなったとき、プラスの極性を持つ制御電圧ＶＣＯＮを出力する。また、第２生成回路３４に対応する積分回路２０は、上述したように、第２電流が第１電流よりも大きくなったとき、プラスの極性を持つ制御電圧ＶＣＯＮを出力する。
【００６４】
そして、第１生成回路３８は、第２生成回路３４と同じように構成されているので、対応する積分回路２２から出力されるプラスの極性を持つ制御電圧ＶＣＯＮに応じて、コンデンサＣ１の端子電位ＶＣ１が制御される。
【００６５】
なお、図４に示す例とは異なり、第１生成回路３８及び第２生成回路３４が、対応する積分回路２２、２０から出力されるマイナスの極性を持つ制御電圧ＶＣＯＮによって、コンデンサＣ１、Ｃ２の電位を制御するようにしても良い。
（変形例２）
上述した実施形態では、昇圧チョッパ回路の構成として、第１スイッチング素子Ｑ１と第１の１次コイルＣｏ１とを接続する接続線を、整流ダイオードＤ９を介して、チャージコンデンサＣ０に接続するとともに、第２スイッチング素子Ｑ２と第２の１次コイルＣｏ２とを接続する接続線を、整流ダイオードＤ１０を介して、チャージコンデンサＣ０に接続する構成を採用した。
【００６６】
しかしながら、昇圧チョッパ回路の構成として、図５に示すような構成を採用しても良い。すなわち、第１スイッチング素子Ｑ１の上流側及び第２スイッチング素子Ｑ２の上流側を個別に整流ダイオードを介してチャージコンデンサＣ０に接続するのではなく、第１及び第２スイッチング素子Ｑ１、Ｑ２とチャージコイルＬとの間の共通線から共通のダイオードＤ１１を介してチャージコンデンサＣ０に接続しても良い。
（変形例３）
上述した実施形態では、第１及び第２スイッチング素子Ｑ１、Ｑ２を並列接続して、電流容量を確保する例について説明した。しかしながら、用途によっては、より大きな電流容量が必要となることも考えられる。そのような場合には、図６に示すように、２つのスイッチング素子を１組として、その１組のスイッチング素子毎に、電流平衡コントローラを設けつつ、各組のスイッチング素子を並列接続すれば良い。これにより、各組毎に電流の平衡が図られるので、特定のスイッチング素子に集中して電流が流れることを防止することができる。
【符号の説明】
【００６７】
１  電流平衡コントローラ
１０  差分検出回路
２０  積分回路
３０  駆動信号生成回路
【図１】
2016093061.tif 000003
【図２】
2016093061.tif 000004
【図３】
2016093061.tif 000005
【図４】
2016093061.tif 000006
【図５】
2016093061.tif 000007
【図６】
2016093061.tif 000008