(57)【要約】【課題】ＰＬＤを用いて構成された装置が、自装置のソフトエラーを自律的に解消することができる技術を提供すること。【解決手段】実施形態の制御装置は、不揮発性を有し、回路部の動作を設定するための設定データを記憶する設定データ記憶部と、揮発性を有する記憶素子と、前記記憶素子に転送された前記設定データに基づいて動作するプログラム可能な論理回路と、を備え、前記設定データに基づいて他の装置との間の通信処理を実行する回路部と、前記設定データ記憶部から前記設定データを読み出し、読み出された設定データを前記回路部の前記記憶素子に転送する転送処理を実行する設定データ転送部と、前記回路部においてソフトエラーが発生した場合に、前記設定データ転送部に前記転送処理を実行させる制御部と、を備える。【選択図】図２
2016092546.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性を有し、回路部の動作を設定するための設定データを記憶する設定データ記憶部と、
揮発性を有する記憶素子と、前記記憶素子に転送された前記設定データに基づいて動作するプログラム可能な論理回路と、を備え、前記設定データに基づいて他の装置との間の通信処理を実行する回路部と、
前記設定データ記憶部から前記設定データを読み出し、読み出された設定データを前記回路部の前記記憶素子に転送する転送処理を実行する設定データ転送部と、
前記回路部においてソフトエラーが発生した場合に、前記設定データ転送部に前記転送処理を実行させる制御部と、
を備える制御装置。
【請求項２】
前記制御部は、前記転送処理の間、前記設定データ転送部以外の前記記憶素子へのアクセスを禁止する、
請求項１に記載の制御装置。
【請求項３】
自装置の起動処理を行う起動処理部をさらに備え、
前記制御部は、前記回路部においてソフトエラーが発生した場合に、自装置を再起動させ、
前記起動処理部は、自装置の起動処理において前記転送処理を実行する、
請求項１又は請求項２に記載の制御装置。
【請求項４】
前記制御部は、前記回路部においてソフトエラーが発生し、かつ前記回路部が前記通信処理を実行可能である場合、前記ソフトエラーが発生したことを自装置を監視する監視装置に通知し、前記監視装置の指示に応じて前記設定データ転送部に前記転送処理を実行させる、
請求項１から請求項３のいずれか一項に記載の制御装置。
【請求項５】
不揮発性を有し、回路部の動作を設定するための設定データを記憶する設定データ記憶部と、揮発性を有する記憶素子と、前記記憶素子に転送された前記設定データに基づいて動作するプログラム可能な回路と、を備え、前記設定データに基づいて他の装置との間の通信処理を実行する回路部と、を備える制御装置が行う制御方法であって、
前記設定データ記憶部から前記設定データを読み出し、読み出された設定データを前記回路部の前記記憶素子に転送する転送処理を実行する設定データ転送ステップと、
前記回路部においてソフトエラーが発生した場合に、前記設定データ転送ステップを実行する設定データ転送部に前記転送処理を実行させる制御ステップと、
を有する制御方法。
【請求項６】
不揮発性を有し、回路部の動作を設定するための設定データを記憶する設定データ記憶部と、揮発性を有する記憶素子と、前記記憶素子に転送された前記設定データに基づいて動作するプログラム可能な回路と、を備え、前記設定データに基づいて他の装置との間の通信処理を実行する回路部と、を備える制御装置が行う制御方法における、
前記設定データ記憶部から前記設定データを読み出し、読み出された設定データを前記回路部の前記記憶素子に転送する転送処理を実行する設定データ転送ステップと、
前記回路部においてソフトエラーが発生した場合に、前記設定データ転送ステップを実行する設定データ転送部に前記転送処理を実行させる制御ステップと、
をコンピュータに実行させるためのコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＤ（Programmable Logic Device）を用いて構成された装置をソフトエラーから復旧させる技術に関する。
【背景技術】
【０００２】
ＦＰＧＡ（Field-Programmable Gate Array）は、ＰＬＤの一種であり、論理ブロックの組み合わせによって任意の動作を行わせることができるプログラム可能な論理回路である。ＦＰＧＡの特徴には、ユーザの設計の自由度が高いことや大規模かつ高速な回路を容易に実現できることが挙げられる。このような背景から、近年、所定の機能を実行する制御装置の実装にＦＰＧＡが用いられるケースが増えている。
【０００３】
ＦＰＧＡを動作させるには、まずユーザは、論理ブロックの組み合わせを設計し、コンフィギュレーションデータと呼ばれる設定データを生成する。ユーザは、ＦＰＧＡ内部に備えられるＲＡＭ（Random Access Memory）に、生成した設定データを転送する。ＦＰＧＡは、ＲＡＭに転送された設定データに基づいて論理回路を構成し、ユーザが設計した動作を行う回路として機能する。このＦＰＧＡ内部に備えられるＲＡＭには、ＳＲＡＭ（Static Random Access Memory）が用いられることが多い。
【０００４】
しかしながら、ＳＲＡＭには、宇宙線等に起因して発生する中性子の影響を受けやすいという性質がある。この性質のため、ＳＲＡＭでは、中性子が記憶素子と衝突することにより、記憶素子に記憶されているビットが反転する場合がある。そのため、ＳＲＡＭを用いて構成されたＦＰＧＡでは、このビットの反転に起因したエラーにより正常な動作が行えなくなる場合がある。このようなＦＰＧＡのエラーは、一般にソフトエラーと呼ばれている。特許文献１には、ソフトエラーに起因して低下するデータの信頼性を向上させる技術が開示されている。
【０００５】
ＦＰＧＡをソフトエラーから復旧させるためには、不正となったＲＡＭ上のデータを訂正する必要がある。ＦＰＧＡには、ソフトエラーを検出し、不正となったデータを訂正する機能を持つものもあるが、このような訂正機能を持つＦＰＧＡは高価である。そのため、ＦＰＧＡがこのような訂正機能を持たない場合、従来、制御装置の再起動によってソフトエラーを解消させることが一般的であった。
【０００６】
例えば、制御装置がルータやスイッチなどのネットワーク機器として構成される場合、一般に上記の再起動は、制御装置を監視する監視装置から行われる。この場合、制御装置は、自装置においてソフトエラーが発生したことを監視装置に通知する。監視装置は、当該制御装置においてソフトエラーが発生したことをオペレータに報知する。オペレータは、監視装置を操作してソフトエラーを通知した制御装置を再起動させる。ＦＰＧＡのＲＡＭ上に保持された不正な設定データは、制御装置の起動処理において正常な設定データで上書きされる。このように、監視装置が制御装置を再起動させることによって、制御装置はソフトエラーから復旧する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−１６５３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＲＡＭ上で発生するソフトエラーが、制御装置の機能にどのように影響を及ぼすかは不明である。例えば、ソフトエラーは、制御装置の通信機能を不能にする可能性がある。その場合、制御装置は、自装置においてソフトエラーが発生したことを監視装置に通知することができない。そのため、ソフトエラーが発生した制御装置が、ソフトエラーが発生した状態のまま放置される可能性があるという問題があった。
【０００９】
上記事情に鑑み、本発明は、ＰＬＤを用いて構成された装置が、自装置のソフトエラーを自律的に解消することができる技術を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の一態様は、不揮発性を有し、回路部の動作を設定するための設定データを記憶する設定データ記憶部と、揮発性を有する記憶素子と、前記記憶素子に転送された前記設定データに基づいて動作するプログラム可能な論理回路と、を備え、前記設定データに基づいて他の装置との間の通信処理を実行する回路部と、前記設定データ記憶部から前記設定データを読み出し、読み出された設定データを前記回路部の前記記憶素子に転送する転送処理を実行する設定データ転送部と、前記回路部においてソフトエラーが発生した場合に、前記設定データ転送部に前記転送処理を実行させる制御部と、を備える制御装置である。
【００１１】
本発明の一態様は、上記の制御装置であって、前記制御部は、前記転送処理の間、前記設定データ転送部以外の前記記憶素子へのアクセスを禁止する。
【００１２】
本発明の一態様は、上記の制御装置であって、自装置の起動処理を行う起動処理部をさらに備え、前記制御部は、前記回路部においてソフトエラーが発生した場合に、自装置を再起動させ、前記起動処理部は、自装置の起動処理において前記転送処理を実行する。
【００１３】
本発明の一態様は、上記の制御装置であって、前記制御部は、前記回路部においてソフトエラーが発生し、かつ前記回路部が前記通信処理を実行可能である場合、前記ソフトエラーが発生したことを自装置を監視する監視装置に通知し、前記監視装置の指示に応じて前記設定データ転送部に前記転送処理を実行させる。
【００１４】
本発明の一態様は、不揮発性を有し、回路部の動作を設定するための設定データを記憶する設定データ記憶部と、揮発性を有する記憶素子と、前記記憶素子に転送された前記設定データに基づいて動作するプログラム可能な回路と、を備え、前記設定データに基づいて他の装置との間の通信処理を実行する回路部と、を備える制御装置が行う制御方法であって、前記設定データ記憶部から前記設定データを読み出し、読み出された設定データを前記回路部の前記記憶素子に転送する転送処理を実行する設定データ転送ステップと、前記回路部においてソフトエラーが発生した場合に、前記設定データ転送ステップを実行する設定データ転送部に前記転送処理を実行させる制御ステップと、を有する。
【００１５】
本発明の一態様は、不揮発性を有し、回路部の動作を設定するための設定データを記憶する設定データ記憶部と、揮発性を有する記憶素子と、前記記憶素子に転送された前記設定データに基づいて動作するプログラム可能な回路と、を備え、前記設定データに基づいて他の装置との間の通信処理を実行する回路部と、を備える制御装置が行う制御方法における、前記設定データ記憶部から前記設定データを読み出し、読み出された設定データを前記回路部の前記記憶素子に転送する転送処理を実行する設定データ転送ステップと、前記回路部においてソフトエラーが発生した場合に、前記設定データ転送ステップを実行する設定データ転送部に前記転送処理を実行させる制御ステップと、をコンピュータに実行させるためのコンピュータプログラムである。
【発明の効果】
【００１６】
本発明により、ＰＬＤを用いて構成された装置が、自装置のソフトエラーを自律的に解消することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】実施形態の制御装置１を用いて構成された通信システムの構成例を示すシステム構成図である。
【図２】実施形態の制御装置１の機能構成を示す機能ブロック図である。
【図３】通信制御部１５の構成の詳細を示すブロック図である。
【図４】実施形態の制御装置１が、自装置のソフトエラーを自律的に解消する処理の流れを示すフローチャートである。
【図５】実施形態の制御装置１が、再起動を伴わずに行う復旧処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１８】
図１は、実施形態の制御装置１を用いて構成された通信システムの構成例を示すシステム構成図である。
制御装置１は、ＰＬＤを用いて構成された装置の一例である。制御装置１は、ＦＰＧＡを用いて構成され、通信端末２−１〜２−ｎと、上位ネットワーク３との間の通信を中継する中継装置である。例えば、制御装置１は、ルータやスイッチなどのネットワーク機器である。制御装置１において、ＦＰＧＡは、上記の中継装置として動作するための処理を行う通信制御部として機能する。
また、制御装置１は、自装置を監視する監視装置４と通信し、自装置において発生した障害に関する情報（以下、「障害情報」という。）を監視装置４に送信する。この制御装置１と監視装置４との間の通信処理も上記ＦＰＧＡにて行われる。
【００１９】
通信端末２−１〜２−ｎは、制御装置１を介して、上位ネットワーク３に設置された装置と通信する通信端末である。例えば、通信端末２−１〜２−ｎは、ＰＣ（Personal Computer）や携帯電話、スマートフォン、タブレットなどの通信装置である。以下、説明の便宜のため、特に区別しない限り通信端末２−１〜２−ｎを通信端末２と記載する。
【００２０】
上位ネットワーク３は、通信端末２と通信する装置を収容するネットワークである。例えば、上位ネットワーク３は、ＬＡＮ（Local Area Network）やＷＡＮ（Wide Area Network）、インターネット等のネットワークである。上位ネットワーク３に収容された装置は、制御装置１を介して、通信端末２と通信する。
【００２１】
監視装置４は、制御装置１と通信し、制御装置１を監視する装置である。監視装置４は、制御装置１から障害情報を取得する。監視装置４は、障害情報に基づいて、制御装置１において発生した障害を通信システムのオペレータに報知する。オペレータは、制御装置１を正常な状態に復旧させるための操作（以下、「復旧操作」という。）を監視装置４に入力する。監視装置４は、復旧操作に応じて、制御装置１を正常な状態に復旧させるための処理（以下、「復旧処理」という。）を制御装置１に実行させる。
【００２２】
例えば、制御装置１においてソフトエラーが発生した場合、制御装置１は、自装置においてソフトエラーが発生したことを示す障害情報を、監視装置４に送信する。監視装置４は、制御装置１においてソフトエラーが発生したことをオペレータに報知する。オペレータは、制御装置１をソフトエラーから復旧させるための復旧操作を監視装置４に入力する。監視装置４は、復旧操作に応じた復旧処理を制御装置１に実行させることによって、制御装置１をソフトエラーから復旧させる。
【００２３】
ソフトエラーに対する復旧処理の例として、一般に装置の再起動が挙げられる。この場合、監視装置４は、制御装置１に再起動の実行を指示する。制御装置１は、監視装置４の指示に応じて自装置の再起動を実行する。制御装置１は、自装置を停止させた後、起動処理において正常な設定データをＦＰＧＡ内部のＲＡＭに転送する。このように、再起動によって正常な設定データがＲＡＭ上に転送されることにより、制御装置１はソフトエラーから復旧する。
【００２４】
ところが、ソフトエラーが発生した状況において、制御装置１は、監視装置４に障害情報を必ずしも送信できるとは限らない。これは、ソフトエラーによって不正となる設定データの箇所は不定であるためである。そのため、ソフトエラーの発生によりＦＰＧＡが上記の通信制御部として機能しなくなる場合がある。その場合、制御装置１は、監視装置４に障害情報を送信することができず、オペレータは、制御装置１において発生したソフトエラーを認知することができない。その結果、制御装置１に対するオペレータの復旧操作が監視装置４に入力されず、制御装置１は、ソフトエラーから復旧することができなくなる。このような問題を解消するため、実施形態の制御装置１は、ソフトエラーから自律的に復旧する構成を備える。以下、実施形態の制御装置１の構成を詳細に説明する。
【００２５】
図２は、実施形態の制御装置１の機能構成を示す機能ブロック図である。
制御装置１は、バスで接続されたＣＰＵ（Central Processing Unit）やメモリや補助記憶装置などを備え、制御装置プログラムを実行する。制御装置１は、制御装置プログラムの実行によって、第１通信部１１、第２通信部１２、第３通信部１３、設定データ記憶部１４、通信制御部１５、起動処理部１６、設定データ転送部１７及び制御部１８を備える装置として機能する。
【００２６】
なお、制御装置１の各機能の全て又は一部は、ＡＳＩＣ（Application Specific Integrated Circuit）やＰＬＤやＦＰＧＡ等のハードウェアを用いて実現されてもよい。制御装置プログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。制御装置プログラムは、電気通信回線を介して送信されてもよい。
【００２７】
第１通信部１１、第２通信部１２及び第３通信部１３は、ＬＡＮ等の通信インターフェースを用いて構成される。第１通信部１１は、通信端末２と通信する。第２通信部１２は、上位ネットワーク３と通信する。第３通信部１３は、管理装置４と通信する。
【００２８】
設定データ記憶部１４は、磁気ハードディスク装置や半導体記憶装置などの不揮発性を有する記憶装置を用いて構成される。設定データ記憶部１４は、ＦＰＧＡの動作を設定するための設定データを記憶する。
【００２９】
通信制御部１５は、自装置が通信端末２と上位ネットワーク３との間の通信を中継する中継装置として機能するための処理を行う。また、通信制御部１５は、自装置と監視装置４との間の通信に関する処理を行う。
【００３０】
図３は、通信制御部１５の構成の詳細を示すブロック図である。
通信制御部１５（回路部）は、ＦＰＧＡ１５１を用いて構成される。ＦＰＧＡ１５１は、ＲＡＭ１５２及び論理回路１５３を備える。
ＲＡＭ１５２は、ＳＲＡＭ等の揮発性を有する記憶素子を用いて構成される。ＲＡＭ１５２は、ＦＰＧＡ１５１が複数の論理ブロックを組み合わせて論理回路を構成するための設定データを保持する。設定データは、起動処理部１６又は設定データ転送部１７によってＲＡＭ１５２に転送される。この、設定データがＲＡＭ１５２に転送される処理を、以下、転送処理と呼ぶ。
【００３１】
論理回路１５３は、ＲＡＭ１５２に転送された設定データに基づいて、複数の論理ブロックが組み合わされて構成される論理回路である。論理回路１５３は、ＦＰＧＡ１５１に入力された入力信号に対し所定の処理を行って、出力信号を生成する。ユーザは、論理ブロックの組み合わせを設計して設定データを生成することにより、ＦＰＧＡ１５１を任意の処理を行う回路として動作させることができる。実施形態の制御装置１において、ＦＰＧＡ１５１は、上記の通信制御部１５としての機能を実現する。
【００３２】
図２の説明に戻る。
起動処理部１６は、自装置の起動処理を行う。起動処理は、電源投入後に実行される処理であって、自装置が上記の中継装置として動作するための準備を行う処理である。起動処理部１６は、起動処理の中で上記の転送処理を実行する。転送処理では、起動処理部１６は、まず設定データ記憶部１４から設定データを読み出す。そして、起動処理部１６は、読み出した設定データをＦＰＧＡ１５１のＲＡＭ１５２に転送する。
【００３３】
設定データ転送部１７は、起動処理部１６と同様の転送処理を行う。起動処理部１６が起動処理の中で転送処理を実行するのに対し、設定データ転送部１７は、転送処理のみを実行する。
【００３４】
制御部１８は、ＦＰＧＡ１５１においてソフトエラーが発生した場合に、設定データ転送部１７に転送処理を実行させる。制御部１８が、ＦＰＧＡ１５１においてソフトエラーが発生したことを判断する方法は、特定の方法に限定されない。一般に、ＦＰＧＡは、内部にソフトエラーを検出するためのエラー検出機構を持つ。その場合、制御部１８は、ＦＰＧＡ１５１が持つエラー検出機構の検出結果に基づいて、ＦＰＧＡ１５１においてソフトエラーが発生したことを判断してもよい。また、ＦＰＧＡ１５１が上記のエラー検出機構を持たない場合、制御部１８は、同様のエラー検出機構を自ら備えることにより、ＦＰＧＡ１５１においてソフトエラーが発生したことを判断してもよい。その場合、エラー検出機構が行うソフトエラーの検出は、例えば、ＣＲＣ（Cyclic Redundancy Check）やチェックサムなどの誤り検出方法を用いることによって実現されてもよい。制御部１８は、ＦＰＧＡ１５１においてソフトエラーが発生したと判断すると、ソフトエラーが発生したことを示す障害情報を生成し、通信制御部１５を介して障害情報を監視装置４に送信する。
【００３５】
図４は、実施形態の制御装置１が、自装置のソフトエラーを自律的に解消する処理の流れを示すフローチャートである。
図４のフローチャートに示される一連の処理は、通信制御部１５の動作によって、制御装置１が通信端末２と上位ネットワーク３との間の通信を中継する中継装置として機能している状態において実行される。
【００３６】
まず、制御部１８は、ＦＰＧＡ１５１において、ソフトエラーが発生したか否かを判定する（ステップＳ１０１）。ＦＰＧＡ１５１において、ソフトエラーが発生していないと判定された場合（ステップＳ１０１−ＮＯ）、制御部１８は、ステップＳ１０１の処理を繰り返し、ＦＰＧＡ１５１におけるソフトエラーの発生を継続して監視する。
【００３７】
一方、ＦＰＧＡ１５１において、ソフトエラーが発生したと判定された場合（ステップＳ１０１−ＹＥＳ）、制御部１８は、監視装置４との通信を通信制御部１５に指示し、自装置と監視装置４との間の疎通確認を行う（ステップＳ１０２）。通信制御部１５は、制御部１８の指示に応じて監視装置４に対する通信を試行し、試行結果を制御部１８に出力する。
【００３８】
制御部１８は、通信制御部１５から監視装置４に対する通信の試行結果を取得する。制御部１８は、取得した試行結果に基づいて、自装置と監視装置４との間の疎通が成功したか否かを判定する（ステップＳ１０３）。自装置と監視装置４との間の疎通が成功したと判定された場合（ステップＳ１０３−ＹＥＳ）、制御部１８は、自装置においてソフトエラーが発生したこと示す障害情報を生成する。そして、制御部１８は、通信制御部１５を介して障害情報を監視装置４に送信する（ステップＳ１０４）。
【００３９】
監視装置４は、制御装置１から障害情報を取得する。監視装置４は、障害情報によって制御装置１においてソフトエラーが発生したことを判断し、その旨をオペレータに報知する。オペレータは、監視装置４の報知の動作により制御装置１におけるソフトエラーの発生を認知する。ソフトエラーの発生を認知したオペレータは、制御装置１に対する復旧操作を監視装置４に入力する。監視装置４は、オペレータによる復旧操作の入力を受け付け、復旧操作に応じた復旧処理の実行指示を制御装置１に送信する。
【００４０】
制御部１８は、ステップＳ１０４において障害情報を送信すると、監視装置４から復旧処理の実行指示が受信されたか否かを判定する（ステップＳ１０５）。復旧処理の実行指示が受信されていないと判定された場合（ステップＳ１０５−ＮＯ）、制御部１８は、ステップＳ１０５の処理を繰り返し、復旧処理の実行指示が受信されるのを待機する。一方、復旧処理の実行指示が受信されたと判定された場合、制御部１８は自装置の復旧処理を実行する（ステップＳ１０６）。そして、復旧処理が完了すると、制御部１８は、監視装置４に復旧処理が完了したことを示す復旧完了通知を送信する（ステップＳ１０７）。
【００４１】
一方、ステップＳ１０３において、自装置と監視装置４との間の疎通が失敗したと判定された場合（ステップＳ１０３−ＮＯ）、制御部１８は、ステップＳ１０６に進み、監視装置４から復旧処理の実行指示を受けることなく復旧処理を実行する。
【００４２】
上記のような処理を行うことにより、制御装置１は、発生したソフトエラーが自装置の通信機能を不能にした場合であっても、自律的にソフトエラーから復旧することができる。
【００４３】
なお、ソフトエラー発生時の復旧処理として、一般に装置の再起動が行われることは前述したとおりである。しかしながら、復旧処理の目的は、ＦＰＧＡ１５１のＲＡＭ１５３に保持された不正な設定データを、正しい設定データに置き換えることである。すなわち、復旧処理の目的は、上述した転送処理を行うことであり、装置の再起動は、転送処理を行うための一手段でしかない。さらに、装置の再起動では、転送処理以外の多くの処理が実行される。その意味で、装置の再起動には、上記目的を達成するための手段としては無駄な処理が多く、装置の復旧に時間を要するという問題がある。
【００４４】
このような理由から、実施形態の制御装置１は、再起動を伴わない態様で転送処理を実現し、復旧に要する時間をより短くする。具体的には、制御装置１は、以下のような復旧処理を行う。
【００４５】
図５は、実施形態の制御装置１が、再起動を伴わずに行う復旧処理の流れを示すフローチャートである。
まず、制御部１８は、ＦＰＧＡ１５１のＲＡＭ１５２へのアクセスについて、設定データ転送部１７以外のアクセスを禁止する（ステップＳ２０１）。このＲＡＭ１５２へのアクセスの禁止により、論理回路１５２の動作が中断される。すなわち、制御装置１は、自装置が起動したままの状態で、自装置の中継装置としての機能を停止させる。
【００４６】
ＲＡＭ１５２へのアクセスが禁止されると、次に、制御部１８は、設定データ転送部１７に転送処理の実行を指示する。設定データ転送部１７は、設定データ記憶部１４から設定データを読み出す（ステップＳ２０２）。設定データ転送部１７は、読み出した設定データをＲＡＭ１５２に転送する（ステップＳ２０３）。このステップＳ２０２及びステップＳ２０３の処理によって、ソフトエラーにより不正となったＲＡＭ１５２上の設定データが正しい設定データによって上書きされる。
【００４７】
そして、設定データ転送部１７による転送処理が完了すると、制御部１８は、ステップＳ２０１において実施した、設定データ転送部１７以外の機能部のＲＡＭ１５２へのアクセスの禁止を解除する（ステップＳ２０４）。ＲＡＭ１５２へのアクセスの禁止が解除されると、論理回路１５２は、ＲＡＭ１５２にアクセスし、転送処理によって上書きされた正しい設定データで動作を再開する。
【００４８】
実施形態の制御装置１は、復旧処理として上記の処理を行うことによって、自装置を再起動することなく、かつ自律的に、自装置をソフトエラーから復旧させることができる。そのため、図５の復旧処理によって制御装置１が中継装置としての機能を停止する時間は、設定データ転送部１７が転送処理に要する程度の時間となり、より迅速な復旧が可能となる
【００４９】
このように構成された実施形態の制御装置１は、自装置において発生したソフトエラーが自装置の通信処理を不能とした場合であっても、監視装置４の復旧指示を待つことなく自律的に自装置をソフトエラーから復旧させることが可能となる。
【００５０】
また、実施形態の制御装置１では、設定データ転送部１７は、自装置が起動した状態で転送処理を行う。これにより、制御装置１は、自装置をより迅速にソフトエラーから復旧させることが可能となる。
＜変形例＞
【００５１】
実施形態の制御装置１は、ＰＬＤを用いて構成された装置の一例である。制御装置１は、上記の中継装置としての機能に代えて、他のどのような機能を実現する装置として構成されてもよい。
【００５２】
制御装置１は、自装置の通信機能の正常性を確認するための疎通確認を、監視装置４以外の装置との通信によって行ってもよい。
【００５３】
制御装置１は、ソフトエラーが発生した場合、監視装置４との間の疎通確認の結果に関わらず、自律的に復旧処理を行うように構成されてもよい。その場合、制御部１８及び通信制御部１５は、疎通確認に関する処理を行わないように構成されてもよい。そして、その場合、制御装置１は、第１通信部１１、第２通信部１２及び第３通信部１３を備えず、他の装置と通信しない装置として構成されてもよい。
【００５４】
上記の実施形態では、ソフトエラーが発生するＰＬＤとしてＦＰＧＡを用いて構成される制御装置１について説明したが、ソフトエラーが発生する可能性のあるＰＬＤを用いて構成される装置であれば、上記の実施形態は、ＦＰＧＡ以外のＰＬＤを用いて構成されるどのような装置にも適用可能である。
【００５５】
上述した実施形態における制御装置１をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。
【００５６】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【００５７】
１…制御装置，  １１…第１通信部，  １２…第２通信部，  １３…第３通信部，  １４…設定データ記憶部，  １５…通信制御部，  １６…起動処理部，  １７…設定データ転送部，  １８…制御部，  ２、２−１〜２−ｎ…通信端末，  ３…上位ネットワーク，  ４…監視装置
【図１】
2016092546.tif 000003
【図２】
2016092546.tif 000004
【図３】
2016092546.tif 000005
【図４】
2016092546.tif 000006
【図５】
2016092546.tif 000007