(57)【要約】      （修正有）【課題】メモリデバイスを制御する情報処理回路やその電源回路等が故障した場合でも、メモリデバイスに格納されたデータを容易に読み出す回路ユニットを提供する。【解決手段】制御ユニット１５では、ＲＡＭ２３ａ，２３ｂとＣＰＵ等２１との間に接続されたシステムバス２５ａを電気的または物理的に切断するバススイッチ３１と、バススイッチ３１よりもＲＡＭ２３ａ，２３ｂ側においてＲＡＭ２３ａ，２３ｂのシステムバス等（制御ラインＣＳ，ＷＥ、アドレスバスＡ０〜ＡｍおよびデータバスＤ０〜Ｄｎ）に接続されてこれらの全てに対して外部接続を可能にする多極コネクタ３５と、を備える。ＣＰＵ等２１がバススイッチ３１によってシステムバス２５ａから切り離され、正常に動作する別の制御ユニットを多極コネクタ３５に接続することで、ＲＡＭ２３ａ，２３ｂをこの別の制御ユニットにより制御する。【選択図】図３
2016103067.tif 000002
【特許請求の範囲】
【請求項１】
車両に搭載される装置に用いられ、メモリデバイスに対してデータを書き込んだり読み出したりする情報処理回路を有する回路ユニットであって、
前記メモリデバイスと前記情報処理回路との間に接続されたアドレスバスおよびデータバスを電気的または物理的に切断するバス切断部と、
前記バス切断部よりも前記メモリデバイス側において前記メモリデバイスの制御ライン、前記アドレスバスおよび前記データバスに接続されてこれらの全てのバスおよび制御ラインに対して外部接続を可能にするコネクタ部と、
を備えることを特徴とする回路ユニット。
【請求項２】
請求項１に記載の回路ユニットの前記メモリデバイスから前記データを読み出すデータ読み出しユニットであって、
当該データ読み出しユニットは、前記メモリデバイスを備えないことを除いて前記回路ユニットと同じ構成であり、
前記データを読み出す場合には、前記コネクタ部に相当する当該データ読み出しユニットのコネクタ部が前記回路ユニットの前記コネクタ部に電気的に接続されることを特徴とするデータ読み出しユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両に搭載される装置に用いられる回路ユニットであり、メモリデバイスに対してデータを書き込んだり読み出したりする情報処理回路を有する回路ユニットに関するものである。
【背景技術】
【０００２】
一般に、マイクロコンピュータ等によって制御される機器装置には、メモリＩＣ等のメモリデバイスに対してデータを読み書きする情報処理回路を有する回路ユニットが用いられている。車両に搭載される装置に用いられる回路ユニットとしては、例えば、下記特許文献１に開示される「非接触式ＩＣカードリーダライタ」がある。ＩＣカードリーダライタは、路線バスの乗車口付近に搭載されて、乗客が所持する非接触ＩＣカードにアクセスする。例えば、乗客が所持する非接触ＩＣカードを通信部にかざすことにより、そのＩＣカードに記憶されたデータを読み取ったり、ＩＣカードにデータを書き込んだりする。また、このようなアクセスのあった乗客のＩＣカードの情報をログデータ（アクセスログ）としてメモリＩＣに格納したりもする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−４２０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、車両に搭載される装置には、エンジンの駆動に伴って発生する振動や、路面から受ける振動等、様々な機械的な振動が入力される。そのため、このような振動入力が機器装置の故障に繋がることがある。故障した場合には、メモリＩＣに格納したデータ、例えば、前述した乗客のアクセスログを当該故障機から取り出す作業が必要になるが、故障箇所がメモリＩＣを制御するマイクロコンピュータやそれの電源回路等であるときには、格納されたデータをメモリＩＣから読み出すことは容易ではない。
【０００５】
例えば、回路基板からメモリＩＣを取り外して、他の回路基板に取り付けて正常なマイクロコンピュータ等により読み出すことは理論的には可能ではあるものの、メモリＩＣが回路基板に直接ハンダ付けされて実装されている場合には、回路基板から取り外す作業中にメモリＩＣを破損してしまうおそれがある。また、車載機器の場合には、車両は運転状態にあることが多いため、前述したような振動入力が機器装置の稼働中に常時発生する。そのため、メモリＩＣだけを実装したサブ基板をコネクタを介して回路基板に取り付けたり、またメモリＩＣを容易に取り外し可能なＩＣソケットを回路基板に取り付けたりする構成は、振動入力による接触不良の発生を考慮すると、採用され難い。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、メモリデバイスを制御する情報処理回路やその電源回路等が故障した場合でも、メモリデバイスに格納されたデータを容易に読み出し得る回路ユニットを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、特許請求の範囲の請求項１に記載された回路ユニットは、車両に搭載される装置に用いられ、メモリデバイスに対してデータを書き込んだり読み出したりする情報処理回路を有する回路ユニットであって、前記メモリデバイスと前記情報処理回路との間に接続されたアドレスバスおよびデータバスを電気的または物理的に切断するバス切断部と、前記バス切断部よりも前記メモリデバイス側において前記メモリデバイスの制御ライン、前記アドレスバスおよび前記データバスに接続されてこれらの全てのバスおよび制御ラインに対して外部接続を可能にするコネクタ部と、を備えることを特徴とする。
【０００８】
請求項１に記載の回路ユニットの発明では、メモリデバイスと情報処理回路との間に接続されたアドレスバスおよびデータバスを電気的または物理的に切断するバス切断部と、バス切断部よりもメモリデバイス側においてメモリデバイスの制御ライン、アドレスバスおよびデータバスに接続されてこれらの全てのバスおよび制御ラインに対して外部接続を可能にするコネクタ部と、を備える。これにより、アドレスバスおよびデータバスに接続されていた情報処理回路がバス切断部によってこれらのバスから切り離されるため、正常に動作する別の情報処理回路をコネクタ部に接続することで、メモリデバイスをこの別の情報処理回路により制御することが可能になる。
【０００９】
また、特許請求の範囲の請求項２に記載されたデータ読み出しユニットは、請求項１に記載の回路ユニットの前記メモリデバイスから前記データを読み出すデータ読み出しユニットであって、当該データ読み出しユニットは、前記メモリデバイスを備えないことを除いて前記回路ユニットと同じ構成であり、前記データを読み出す場合には、前記コネクタ部に相当する当該データ読み出しユニットのコネクタ部が前記回路ユニットの前記コネクタ部に電気的に接続されることを特徴とする。
【００１０】
請求項２に記載のデータ読み出しユニットの発明では、当該データ読み出しユニットは、メモリデバイスを備えないことを除いて回路ユニットと同じ構成である。当該データ読み出しユニットのコネクタ部を、回路ユニットのコネクタ部に電気的に接続することにより、当該データ読み出しユニットの情報処理回路が回路ユニットのアドレスバスおよびデータバスに接続される。これにより、回路ユニットのメモリデバイスを当該データ読み出しユニットの情報処理回路により制御することが可能になる。
【発明の効果】
【００１１】
本発明では、情報処理回路やその電源回路等が故障をしていても、正常に動作する別の情報処理回路によりメモリデバイスに格納されたデータを容易に読み出すことができる。
【００１２】
また、本発明では、特別なものを用意することなく、回路ユニットと同じ構成のユニットを用いて、メモリデバイスを取り除く（またはメモリデバイスを実装しない）ことによって、データ読み出しユニットを容易に構成することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の回路ユニットを適用したＩＣカードリーダライタの外観構成の例を示す正面図である。
【図２】本実施形態のＩＣカードリーダライタの回路構成の例を示すブロック図である。
【図３】本実施形態のＩＣカードリーダライタを構成する制御ユニットの部分的な構成例を示す回路図であり、ＣＰＵ等、ＲＯＭおよびＲＡＭの周辺回路を示すものである。
【図４】制御ユニットのＲＡＭに格納されたデータを読み出す、別の制御ユニットの構成例を示す回路図であり、図３に示す制御ユニットの部分的な回路図に相当するものである。
【図５】ＩＣカードリーダライタの制御ユニットからデータを読み出す場合における当該制御ユニットとデータ読み出し装置の別の制御ユニットとの接続例等を示すブロック図である。
【図６】制御ユニットの他の構成例を示す回路であり、図３に示す回路図に相当するものである。
【発明を実施するための形態】
【００１４】
以下、本発明の回路ユニットをＩＣカードリーダライタに適用した実施形態について図を参照して説明する。まず、ＩＣカードリーダライタ１０の構成を図１および図２に基づいて説明する。図１には、ＩＣカードリーダライタ１０の外観構成の例を示す正面図が図示されている。また、図２には、ＩＣカードリーダライタ１０の回路構成の例を示すブロック図が図示されている。
【００１５】
図１に示すように、ＩＣカードリーダライタ１０は、ほぼ矩形の箱形状を成す本体ケース１１を備えている。この本体ケース１１の正面部分には、そのほぼ半分を占める液晶表示部２７ａと、正面部分の残りの部分のほぼ中央に位置するリードライト部２８と、が外部に露出するように設けられている。リードライト部２８には、通信用のアンテナが内蔵されている。また、リードライト部２８の中央の奥（図１の紙面に対して垂直方向下側）には、ＬＥＤ発光部２７ｂが設けられている。
【００１６】
これら液晶表示部２７ａ、ＬＥＤ発光部２７ｂおよびリードライト部２８は、本体ケース１１内に収容される制御ユニット１５によって制御されて機能する。即ち、図２に示すように、本体ケース１１の中には、ＣＰＵやアドレスデコーダ等の周辺回路を含む制御部（以下「ＣＰＵ等」という）２１、ＲＯＭ２２およびＲＡＭ２３と、これらを接続するアドレスバス、データバスおよび制御ライン（以下「システムバス等」という）２５と、入出力インタフェース２６と、通信デバイス２９と、からなる制御ユニット１５が、収容されており、これらによって液晶表示部２７ａ等が制御されている。
【００１７】
ＩＣカードリーダライタ１０は、具体的には、路線バスの乗車口または降車口の付近に設けられて、乗客が所持する非接触ＩＣカード（以下「ＩＣカード」という）にアクセスする。即ち、乗客が、非接触ＩＣカードをリードライト部２８にかざすことによって、リードライト部２８がＩＣカードと無線通信をして、そのＩＣカードに記憶されたデータをリードライト部２８が読み取ったり、リードライト部２８がＩＣカードにデータを書き込んだりする。また、そのような情報処理の結果を液晶表示部２７ａに文字で表示したり、ＬＥＤ発光部２７ｂの発光色により知らせたりする。
【００１８】
ＬＥＤ発光部２７ｂは、そのＬＥＤが発光すると、その照射光がリードライト部２８の表面（図１に示すグレーに着色した部分）を透過する。これにより、乗客は、その発光色を視認してＩＣカードの読み取りの可否を判断する。例えば、ＬＥＤ発光部２７ｂの発光色が緑色である場合には、ＩＣカードの読み取りが完了した旨を乗客に知らせ、また発光色が赤色である場合には、読み取りが失敗した旨を知らせる。本実施形態では、図１に示すように、例えば、楕円とそれに囲まれた電波を表す図形とＩＣカードをかざす手の絵とからなるピクトグラムの部分を中心に、ＬＥＤの照射光が乗客に視認可能に透過する。
【００１９】
ＩＣカードリーダライタ１０は、このようなアクセスのあった乗客のＩＣカードの情報を、例えば、アクセスログのデータとしてＲＡＭ２３に格納する。このような処理や、上述したＩＣカードを読み取ったり書き込んだりする処理は、制御ユニット１５のＣＰＵ等２１が行っている。即ち、図２に示すように、これらの各処理は、ＲＯＭ２２に予め格納されている所定のプログラムがＲＡＭ２３にロードされてそれをＣＰＵ等２１が実行することによって実現される。
【００２０】
ここで、制御ユニット１５のうち、ＣＰＵ等２１、ＲＯＭ２２、ＲＡＭ２３およびこれらの周辺の接続関係を図３に基づいて説明する。図３には、制御ユニット１５の部分的な構成例を示す回路図が図示されている。なお、図３においては、実際の回路図の表記ルールとは異なる表記をしている部分がある。例えば、ＣＰＵとそれに接続されるアドレスデコーダやその他の周辺回路が、一つの枠内（符号２１）に集約されている。なお、このＣＰＵ等２１は、特許請求の範囲に記載の「情報処理回路」に相当し得るものである。
【００２１】
図３に示すように、ＣＰＵ等２１に対して、ＲＯＭ２２、ＲＡＭ２３ａおよびＲＡＭ２３ｂは、システムバス２５ａ，２５ａ’と制御ライン２５ｂを介して接続されている。ＲＡＭ２３ａ，２３ｂは、これまで説明してきたＲＡＭ２３であり、例えば、ＳＲＡＭがこれらに相当する。ＲＡＭ２３、ＲＡＭ２３ａ，２３ｂは、特許請求の範囲に記載の「メモリデバイス」に相当し得る。
【００２２】
即ち、ＲＯＭ２２、ＲＡＭ２３ａ，２３ｂには、システムバス２５ａ，２５ａ’として、（ｍ＋１）ビットで構成されるアドレスバス（Ａ０〜Ａｍ）および（ｎ＋１）ビットで構成されるデータバス（Ｄ０〜Ｄｎ）が接続されており、また制御ライン２５ｂが接続されている。システムバス２５ａ，２５ａ’は、図３においては１本の太線で表されているが、これは複数本の接続線が集まっていることを示す。本実施形態では、（ｍ＋１）本で構成されるアドレスバスと、（ｎ＋１）本で構成されるデータバスと、が含まれている。
【００２３】
制御ライン２５ｂも同様に複数本の接続線の集まりである。制御ライン２５ｂは、主に、そのデバイスが選択されたことを示すチップセレクトＣＳの制御線と、書き込みの許容を示すライトイネーブルＷＥの制御線と、により構成される。これらの他に、メモリのデータ出力の許容を示すアウトプットイネーブルＯＥの制御線を含む場合がある。なお、図３において、ＣＳやＷＥに表記されているオーバーライン（アッパーバー）は、これらがローアクティブ（負論理）である旨を表現している。
【００２４】
このようなシステムバス２５ａ，２５ａ’および制御ライン２５ｂをＲＯＭ２２、ＲＡＭ２３ａ，２３ｂに接続することによって、ＣＰＵ等２１から所定タイミングで出力されるアドレスデータにより指定されるメモリアドレスのＲＯＭ２２やＲＡＭ２３ａ，２３ｂからデータを読み出したり、またアドレスデータによって指定されるメモリアドレスのＲＡＭ２３ａ，２３ｂにデータを書き込んだりすることを可能にしている。ＲＯＭ２２、ＲＡＭ２３ａ，２３ｂは、本体ケース１１内に収容された図略の電源ユニットから、電源ライン２４を介して適正な駆動電圧が供給されている。
【００２５】
また、ＲＡＭ２３ａ，２３ｂが、ＳＲＡＭ等の揮発性メモリである場合には、電源ライン２４から駆動電圧が供給されなくなったときにおいても、格納されているデータを失うことなく保持し得るように、バックアップ電源４１が電源ライン２４に接続されている。このバックアップ電源４１は、制御ユニット１５内に設けられており、その出力電圧は、通常時において電源ライン２４から供給される電圧よりも低く、ＲＡＭ２３ａ，２３ｂがデータを保持するために必要な電圧以上に設定されている。バックアップ電源４１に直列に接続されるダイオード４３は、電源ライン２４からバックアップ電源４１に向けて電流が流れることを防ぐ役割を果たす。なお、図３に示す「Ｖdd」は、ＣＰＵ等２１、ＲＯＭ２２、ＲＡＭ２３ａ，２３ｂの各電源端子を表し、また「ＧＮＤ」はこれらの各アース端子を表す。
【００２６】
本実施形態では、システムバス２５ａとシステムバス２５ａ’の間にバススイッチ３１を設け、またシステムバス２５ａ’と制御ライン２５ｂに多極コネクタ３５を接続している。即ち、システムバス２５ａ，２５ａ’を介して接続されるＣＰＵ等２１とＲＡＭ２３ａ，２３ｂとの間を切断可能にバススイッチ３１を介在させる。また、システムバス２５ａ，２５ａ’のバスラインの本数と、制御ライン２５ｂの本数とを合わせた数以上の端子を有する多極コネクタ３５を制御ユニット１５に設ける。多極コネクタ３５には、電源ライン２４とアースＧＮＤも接続される。バススイッチ３１は、特許請求の範囲に記載の「バス切断部」に相当し得るものである。また、多極コネクタ３５は、特許請求の範囲に記載の「コネクタ部」に相当し得るものである。
【００２７】
バススイッチ３１は、システムバス２５ａ，２５ａ’を構成するバスライン（（ｍ＋１）本のアドレスバスと（ｎ＋１）本のデータバス）のそれぞれについて個別にオンオフが可能なスイッチの集合体である。例えば、接続線の本数分のＭＯＳスイッチを外部からほぼ同時にオン状態からオフ状態に制御し得るように構成されている。本実施形態では、バススイッチ３１の制御入力には、Ｖddに接続したプルアップ抵抗（図略）と、一端側にアースＧＮＤに接続されるディップスイッチ３３の他端側とが接続されている。
【００２８】
通常時においては、ＣＰＵ等２１とＲＯＭ２２、ＲＡＭ２３ａ，２３ｂとがシステムバス２５ａ，２５ａ’により接続されている必要がある。そのため、バススイッチ３１は、通常時、各スイッチがすべてオン状態を維持している。例えば、バススイッチ３１の制御入力をプルアップ抵抗でＨレベルに固定することで、通常時のオン状態が維持される。これに対して、ＣＰＵ等２１等が故障したり、電源ライン２４に接続される図略の電源ユニットが故障したりした場合、つまり異常時には、ＣＰＵ等２１とＲＡＭ２３ａ，２３ｂとの間の、システムバス２５ａおよびシステムバス２５ａ’の接続をバススイッチ３１により切断する。例えば、ディップスイッチ３３のオン操作によって、バススイッチ３１の制御入力をアースＧＮＤに接続する。これにより、バススイッチ３１の制御入力は、強制的にＬレベルに移行するため、それまでオン状態にあったバススイッチ３１の各スイッチがオフ状態に切り換えられる。
【００２９】
なお、バススイッチ３１には、システムバス２５ａ，２５ａ’を構成するバスラインの数以上のスイッチ回路を有する多極のディップスイッチ（機械的なスイッチ）を用いてもよい。また、このようなバススイッチ３１に代えて、例えば、システムバス２５ａとシステムバス２５ａ’の間を物理的に切断してもよい。具体的には、制御ユニット１５を構成する回路基板に、切り込みやミシン目を形成して、それらに沿って回路基板を屈曲させると、システムバス２５ａまたはシステムバス２５ａ’の配線パターンが物理的に切断されるように、制御ユニット１５を構成してもよい。また、ナイフ等の鋭利な刃物によってシステムバス２５ａの配線パターンを切断してもよい。なお、これらの場合、バススイッチ３１に代わる「切り込み」、「ミシン目」や「ナイフ等の鋭利な刃物によって切断可能な配線パターン」が、特許請求の範囲に記載の「バス切断部」に相当し得るものである。
【００３０】
なお、図３に表される符号α，βが示す×印は、必要に応じて制御ライン２５ｂや電源ライン２４を切断することを意味している。これらの接続線は、システムバス２５ａ，２５ａ’に比べて本数が少ない。そのため、バススイッチ３１を設けることなく、必要に応じて作業者がナイフ等で、制御ライン２５ｂや電源ライン２４を切断する。これらの接続線を切断する必要がない場合として、例えば、後述するように、多極コネクタ３５に接続した別の制御ユニットが、そのような接続の影響を受けないか、受け難いと予想されるケース（ＣＰＵ等２１の対応端子がハイインピーダンスを維持している）が想定される。
【００３１】
また、制御ユニット１５の回路基板自体を、切り込みやミシン目に沿って二つに分断可能に構成することにより、システムバス２５ａ，２５ａ’、制御ライン２５ｂおよび電源ライン２４を物理的に切断してもよい。これにより、バススイッチ３１やディップスイッチ３３を設けることなく、ＲＡＭ２３ａ，２３ｂをＣＰＵ等２１から容易に切り離すことができる。
【００３２】
このように図３に示す制御ユニット１５では、バススイッチ３１等によって、ＣＰＵ等２１が、ＲＡＭ２３ａ，２３ｂに接続されるシステムバス２５ａ’から切り離されるため、正常に動作する、別の制御ユニットを多極コネクタ３５に接続することで、ＲＡＭ２３をこの別の制御ユニットにより制御することが可能になる。ここで、このような「別の制御ユニット」の構成について図４を参照して説明する。図４には、制御ユニット１５のＲＡＭ２３ａ，２３ｂに格納されたデータを読み出す、別の制御ユニット５５の構成例を示す回路図が図示されている。
【００３３】
図４に示すように、別の制御ユニット５５は、制御ユニット１５とほぼ同様に構成される。即ち、ＲＡＭ２３ａ，２３ｂが実装されていないことを除いて、制御ユニット１５と同じ構成を採る。なお、図４において二点鎖線で示される矩形状の枠は、制御ユニット１５においては実装されているＲＡＭ２３ａおよびＲＡＭ２３ｂの仮想像を示し、別の制御ユニット５５には、これらＲＡＭ２３ａ，２３ｂは実装されていないものである。
【００３４】
図３に示す、制御ユニット１５のＣＰＵ等２１、ＲＯＭ２２、電源ライン２４、システムバス２５ａ，２５ａ’、制御ライン２５ｂ、バススイッチ３１、ディップスイッチ３３、多極コネクタ３５、バックアップ電源４１、ダイオード４３は、それぞれ、図４に示す、制御ユニット５５のＣＰＵ等６１、ＲＯＭ６２、電源ライン６４、システムバス６５ａ，６５ａ’、制御ライン６５ｂ、バススイッチ７１、ディップスイッチ７３、多極コネクタ７５、バックアップ電源８１、ダイオード８３に、対応して同様に構成される。なお、バススイッチ７１は、特許請求の範囲に記載の「バス切断部」に相当し得るものである。また、多極コネクタ７５は、特許請求の範囲に記載の「コネクタ部」に相当し得るものである。
【００３５】
これにより、図５に示すように、別の制御ユニット５５の多極コネクタ７５を、制御ユニット１５の多極コネクタ３５に接続ケーブル９０を介して電気的に接続することにより、別の制御ユニット５５のＣＰＵ等６１が制御ユニット１５のシステムバス２５ａ（アドレスバスＡ０〜ＡｍおよびデータバスＤ０〜Ｄｎ）に接続される。なお、図５には、ＩＣカードリーダライタ１０の制御ユニット１５からデータを読み出す場合における制御ユニット１５とデータ読み出し装置５０の別の制御ユニット５５との接続例等を示すブロック図が図示されている。
【００３６】
ＩＣカードリーダライタ１０の制御ユニット１５は、ディップスイッチ３３がオンされていることから、バススイッチ３１がオフ状態に移行しており、前述したように、ＣＰＵ等２１がシステムバス２５ａから切り離されている。そのため、接続ケーブル９０を介して、多極コネクタ７５が、制御ユニット１５の多極コネクタ３５に接続されることにより、別の制御ユニット５５のＣＰＵ等６１によって、制御ユニット１５のＲＡＭ２３ａ，２３ｂを制御することが可能になる。
【００３７】
つまり、制御ユニット１５のＣＰＵ等２１が故障したり、電源ライン２４に接続される電源ユニットが故障したりしていても、制御ユニット１５のＲＡＭ２３（ＲＡＭ２３ａ，２３ｂ）に格納されたデータ（例えば、ＩＣカードリーダライタ１０にアクセスしたＩＣカードのアクセスログのデータ）を、このように構成される別の制御ユニット５５から読み出すことができる。
【００３８】
なお、制御ユニット１５に実装される通信デバイス２９と同様の通信デバイス６９が別の制御ユニット５５にも設けられている。そのため、この通信デバイス６９を介して、例えば、キーボード９１やディスプレイ９３を別の制御ユニット５５に接続することにより、別の制御ユニット５５を、これらの入出力装置（キーボード９１およびディスプレイ９３）によって操作することも可能になる。キーボード９１によるコマンド入力や、ディスプレイ９３に対する処理結果等の出力表示は、例えば、ＲＯＭ６２に予め格納された端末制御プログラムによって情報処理される。なお、この端末制御プログラムは、制御ユニット１５のＲＯＭ２２にも格納されている。
【００３９】
次に、制御ユニット１５の他の構成例を図６を参照して説明する。図６には、制御ユニット１５の他の構成例を表す回路が図示されている。なお、この回路図は、図３に示す回路図に相当するものであり、図３と実質的に同一の構成部分には同一の符号を付して説明を省略する。
【００４０】
図６に示すように、制御ユニット１５’は、図３に示す制御ユニット１５と比較してバススイッチ３１が異なる。即ち、制御ユニット１５’は、バススイッチによるの切り換え対象を制御ライン２５ｂおよび電源ライン２４に拡張したスイッチ群３２を備える。これによって、システムバス２５ａはバススイッチ３２ａにより、また制御ライン２５ｂは制御ラインスイッチ３２ｂにより、さらに電源ライン２４は電源ラインスイッチ３２ｃにより、それぞれ電気的に切断される。そのため、制御ユニット１５に比べて、制御ライン２５ｂや電源ライン２４を、作業員が、必要に応じてナイフ等で切断する作業を行う必要がなくなるので、別の制御ユニット５５によるデータの読み出し作業がさらに容易になる。なお、バススイッチ３２ａは、特許請求の範囲に記載の「バス切断部」に相当し得るものである。
【００４１】
なお、このスイッチ群３２も、バススイッチ３１と同様に、例えば、接続線の本数分のＭＯＳスイッチを外部からほぼ同時にオン状態からオフ状態に制御し得るように構成されている。本実施形態では、スイッチ群３２の制御入力には、Ｖddに接続したプルアップ抵抗（図略）と、一端側にアースＧＮＤに接続されるディップスイッチ３３の他端側とが接続されている。また、スイッチ群３２は、システムバス２５ａ，２５ａ’を構成するバスラインの数、制御ライン２５ｂの数および電源ライン２４の数の合計数以上のスイッチ回路を有する多極のディップスイッチ（機械的なスイッチ）を用いてもよい。つまり、システムバス２５ａ、制御ライン２５ｂ、電源ライン２４のすべてを多極のディップスイッチにより電気的に切断可能に構成してもよい。
【００４２】
以上説明したように本実施形態のＩＣカードリーダライタ１０を構成する制御ユニット１５では、ＲＡＭ２３とＣＰＵ等２１との間に接続されたシステムバス２５ａ（アドレスバスＡ０〜ＡｍおよびデータバスＤ０〜Ｄｎ）を電気的または物理的に切断するバススイッチ３１と、バススイッチ３１よりもＲＡＭ２３側においてＲＡＭ２３のシステムバス等２５（制御ラインＣＳ，ＷＥ、アドレスバスＡ０〜ＡｍおよびデータバスＤ０〜Ｄｎ）に接続されてこれらの全てに対して外部接続を可能にする多極コネクタ３５と、を備える。これにより、システムバス２５ａに接続されていたＣＰＵ等２１がバススイッチ３１によってシステムバス２５ａから切り離されるため、正常に動作する別の制御ユニット５５を接続ケーブル９０を介して多極コネクタ３５に接続することで、ＲＡＭ２３をこの別の制御ユニット５５により制御することが可能になる。したがって、ＣＰＵ等２１やその電源ユニットが故障をしていても、正常に動作する別の制御ユニット５５によりＲＡＭ２３に格納されたデータを容易に読み出すことができる。
【００４３】
また、このような別の制御ユニット５５は、ＲＡＭ２３を備えないことを除いて制御ユニット１５と同じ構成を採る。別の制御ユニット５５の多極コネクタ７５を、制御ユニット１５の多極コネクタ３５に電気的に接続することにより、別の制御ユニット５５のＣＰＵ等６１が制御ユニット１５のシステムバス２５ａ（アドレスバスＡ０〜ＡｍおよびデータバスＤ０〜Ｄｎ）に接続される。これにより、制御ユニット１５のＲＡＭ２３を別の制御ユニット５５のＣＰＵ等６１により制御することが可能になる。したがって、特別なものを用意することなく、制御ユニット１５と同じ構成のユニットを用いて、ＲＡＭ２３を取り除く（またはＲＡＭ２３を実装しない）ことによって、別の制御ユニット５５を容易に構成することができる。また、このように構成された別の制御ユニット５５によりＲＡＭ２３に格納されたデータを容易に読み出すことができる。
【００４４】
上述した実施形態では、メモリデバイスとして、揮発性メモリのＳＲＡＭを用いた場合を例示して説明したが、ＳＲＡＭのようなバックアップ電源によりデータを保持可能な揮発性メモリの他に、ＥＥＰＲＯＭやフラッシュメモリのような不揮発性メモリをメモリデバイスとして用いることができる。即ち、回路基板に実装された状態でデータを書き込んだり、読み出したりすることが可能であり、電源が切断されてもデータを保持可能な不揮発性メモリであればメモリデバイスに用いることができ、そのような回路ユニットに本発明を適用することができる。その場合、電源ライン２４に接続されているバックアップ電源４１が不要になる。また、バックアップ電源だけでは記憶したデータを保持することのできないＤＲＡＭのような揮発性メモリであっても、リフレッシュ回路等の補助回路を有するタイプの揮発性メモリであれば、上記のメモリデバイスとして用いることができ、そのような揮発性メモリを備えた回路ユニットに本発明を適用することができる。
【００４５】
なお、上述した実施形態では、本発明の回路ユニットを、ＩＣカードリーダライタ１０の制御ユニット１５に適用した例を挙げて説明したが、車両に搭載される装置に用いられメモリデバイスに対してデータを書き込んだり読み出したりする情報処理回路を有する回路ユニットであれば、ＩＣカードリーダライタに限られない。例えば、路線バスに搭載されるＩＣカードリーダライタ付きの運賃箱、運転操作や走行データを記録するドライブレコーダや、車両の各種制御データを記録する車両情報データロガー等、を構成する情報処理回路を有する回路ユニットにも適用することができる。
【符号の説明】
【００４６】
１０、１０’…ＩＣカードリーダライタ（車両に搭載される装置）
１１…本体ケース
１５、１５’…制御ユニット（回路ユニット）
２１、６１…ＣＰＵ等（情報処理装置）
２２、６２…ＲＯＭ
２３，２３ａ，２３ｂ…ＲＡＭ（メモリデバイス）
２４、６４…電源ライン
２５、６５…システムバス等（アドレスバス、データバス、制御ライン）
２５ａ、６５ａ…システムバス（アドレスバス、データバス）
２５ｂ、６５ｂ…制御ライン
２６…入出力インタフェース
２７ａ…液晶表示部
２７ｂ…ＬＥＤ発光部
２８…リードライト部
２９、６９…通信デバイス
３１、３２ａ、７１…バススイッチ（バス切断部）
３３、７３…ディップスイッチ
３５、７５…多極コネクタ（コネクタ部）
５０…データ読み出し装置
５５…別の制御ユニット（データ読み出しユニット）
９０…接続ケーブル
９１…キーボード
９３…ディスプレイ
【図２】
2016103067.tif 000003
【図３】
2016103067.tif 000004
【図４】
2016103067.tif 000005
【図５】
2016103067.tif 000006
【図６】
2016103067.tif 000007
【図１】
2016103067.tif 000008