(57)【要約】【課題】マイコン搭載モジュールが設けられた制御システムにおいて、システムの大型化、複雑化、高度化によるＣＰＵに用いられている半導体の高集積化に伴う、ビット化け現象によって発生する誤信号を簡単な構成で未然に防止した制御システムを提供する。【解決手段】マイコン搭載モジュール１のマイコン４は、同一処理する第１のプログラムと第２のプログラムを有し、上位制御装置２の信号を前記第１、第２のプログラムに基づいて演算し、その結果の制御データを比較して不一致の場合、上位制御装置２にエラー表示し、制御機器３の出力を前記第１、第２のプログラムに基づいて演算し、その結果の出力データを比較して不一致の場合、上位制御装置２にエラー表示をするマイコン搭載モジュール１が設けられた制御システム１００。【選択図】図１
2016103127.tif 000002
【特許請求の範囲】
【請求項１】
マイコン搭載モジュールが設けられた制御システムにおいて、前記マイコン搭載モジュールには上位制御装置と、制御機器とが接続されており、前記マイコン搭載モジュールに設けられたマイコンは、同一の処理プログラムである第１のプログラムと第２のプログラムを有しており、前記上位制御装置が出力する信号を前記第１のプログラムおよび前記第２のプログラムに基づいて演算し、その結果を第１の制御データおよび第２の制御データとし、前記マイコン搭載モジュールは前記第１の制御データと前記第２の制御データとの比較を行って両者間に不一致がある場合、前記上位制御装置に設けられたエラー表示部に表示を行うとともに、前記制御機器の出力データを前記第１のプログラムおよび前記第２のプログラムに基づいて演算し、その結果を第１の出力データおよび第２の出力データとし、前記マイコン搭載モジュールは前記第１の出力データと前記第２の出力データとの比較を行って両者間に不一致がある場合、前記上位制御装置に設けられたエラー表示部に表示を行うマイコン搭載モジュールが設けられた制御システム。
【請求項２】
前記マイコンが設けられた前記マイコン搭載モジュールには、通信入出力回路と、アナログ入力回路と、アナログ出力回路とが設けられ、前記上位制御装置が出力する信号は、前記通信入出力回路に入力されるとともに、前記第１の制御データおよび前記第２の制御データは、前記アナログ出力回路を介して前記制御機器に出力され、前記制御機器の出力データは前記アナログ入力回路に入力される請求項１に記載のマイコン搭載モジュールが設けられた制御システム。
【請求項３】
前記第１のプログラムおよび前記第２のプログラムは、前記マイコンのＥＥＰＲＯＭ領域に格納されており、前記第１の制御データおよび前記第１の出力データ、前記第２の制御データおよび前記第２の出力データは前記マイコンのＲＡＭ領域に格納されており、前記第１の制御データと前記第２の制御データとの比較は、前記アナログ出力回路によってなされ、前記第１の出力データと前記第２の出力データとの比較は、前記通信入出力回路によってなされる請求項２に記載のマイコン搭載モジュールが設けられた制御システム。
【請求項４】
前記マイコンと、前記アナログ出力回路と、前記アナログ入力回路と、前記通信入出力回路とは同一の制御カード上に設けられている請求項２または請求項３に記載のマイコン搭載モジュールが設けられた制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイコン搭載モジュールが設けられた制御システムに関するもので、特にマイコン搭載モジュールのビット化け（ビットエラー）を確実に検出可能とした技術に係るものである。
【背景技術】
【０００２】
従来より、コンピュータシステムにおいて、マイコン内部にメモリを搭載し、高機能、高速化を目的とし、ＲＡＭを使用した一時的なバッファを実装したものがある。
このようなマイコンにおいては、半導体製造プロセスの微細化、低電圧化に伴い、Ｓｉｎｇｌｅ  Ｅｖｅｎｔ  Ｕｐｓｅｔ（ＳＥＵ）と呼ばれる宇宙線や放射線によるビット化け現象が増加の傾向にある。このようなマイコンを用いたものであって、原子炉の異常状態を検知し、原子炉を停止させる原子炉安全保護設備のような、原子力監視制御システムにおいて、このビット化けを原因とするシステムの誤制御発生を未然に防ぐことは特に重要とされている。
【０００３】
上記のようなメモリのビット化け検出例として、メモリから読み出されるデータのビット誤りを検査し、その結果ビット誤りが検出されたとき、ＣＰＵに対して割込みを発生するエラー検出回路において、メモリは、データが記憶される領域と同データが記憶される領域とに二分され、このメモリの一方の領域から読み出されるデータを一時記憶するラッチ回路と、このラッチ回路に記憶されたデータとメモリの他方領域から読み出されるデータとを比較し、その結果データのビット誤りが検出されたときに、ＣＰＵに対して割込みを発生する比較回路とを備え、メモリに記憶される語単位データの各ビットについてエラーチェックを可能とする技術が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−２９１３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら上記特許文献１に示された技術は、メモリやラッチ回路、比較回路等がアドレスバスおよびデータバスを介してＣＰＵの外部回路として接続された構成であるので、マイコンを用いる制御システムの大型化、複雑化、高度化によるＣＰＵに用いられる半導体デバイスの高集積化に伴い、ＣＰＵが処理する情報量が増加し、その結果、上記外部回路の大容量化、複雑化ひいてはコスト高となるという問題点がある。
【０００６】
この発明は上記のような課題を解決するためになされたもので、内部にエラー検出機能を備えた特別のマイコンを使用せずに、マイコン搭載モジュールのメモリ（ＲＡＭ、ＥＥＰＲＯＭ）のビット化けを検出して、ビット化けによる誤信号の出力を未然に防ぐとともに簡単な構成でかつ低コストのマイコン搭載モジュールが設けられた制御システムの提供を目的とする。
【課題を解決するための手段】
【０００７】
この発明は、マイコン搭載モジュールが設けられた制御システムにおいて、マイコン搭載モジュールには上位制御装置と、制御機器とが接続されており、マイコン搭載モジュールに設けられたマイコンは、同一の処理プログラムである第１のプログラムと第２のプログラムを有しており、上位制御装置が出力する信号を第１のプログラムおよび第２のプログラムに基づいて演算し、その結果を第１の制御データおよび第２の制御データとし、マイコン搭載モジュールは第１の制御データと第２の制御データとの比較を行って両者間に不一致がある場合、上位制御装置に設けられたエラー表示部に表示を行うとともに、制御機器の出力データを第１のプログラムおよび第２のプログラムに基づいて演算し、その結果を第１の出力データおよび第２の出力データとし、マイコン搭載モジュールは第１の出力データと第２の出力データとの比較を行って両者間に不一致がある場合、上位制御装置に設けられたエラー表示部に表示を行うものである。
【発明の効果】
【０００８】
この発明に係るマイコン搭載モジュールが設けられた制御システムによれば、簡単な構成でかつ小型、安価なモジュールが提供できるとともに、上位制御装置の発信する制御機器へのデジタル制御データ、および制御機器が出力するアナログデータを受信するモジュールは、当該モジュールのビット化けの有無をチェックし、ビット化けが有の場合には上位制御装置にエラー表示を行うことで、制御機器への不正動作指令や、制御機器の出力データの不正処理が未然に防止できるという効果がある。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１によるマイコン搭載モジュールが設けられた制御システムを示すブロック図である。
【図２】実施の形態１によるメモリマップを示す図である。
【図３】実施の形態１によるアナログ出力回路を示すブロック図である。
【図４】実施の形態１によるアナログ入力回路を示すブロック図である。
【図５】実施の形態１による通信入出力回路を示すブロック図である。
【図６】実施の形態１による動作フローを示すフローチャート図である。
【図７】実施の形態１による動作フローを示すフローチャート図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。図１は、例えば原子力発電所に設置された炉内核計装装置や、荷電粒子応用システム等に適用されるマイコン搭載モジュール１（以下、モジュール１と略す）が設けられた制御システム１００全体を示すブロック図である。図１においてモジュール１は上位制御装置２と通信ラインで接続され、この上位制御装置２からの信号に従い各種の制御機器３への出力信号を制御するとともに、制御機器３が出力する信号を読み取り、通信ラインで上位制御装置２に信号を出力する機能を有する。モジュール１は、マイコン４とアナログ出力回路５、アナログ入力回路６、通信入出力回路７を同一の制御カード上に設けられた構成である。前記マイコン４は、ＣＰＵコア８と、プログラムを格納するＥＥＰＲＯＭ９と、プログラムが使用するＲＡＭ１０とから構成されている。この実施の形態１は、前記マイコン４に設けられた前記ＥＥＰＲＯＭ９と前記ＲＡＭ１０のデータ化けを検出して不正なアナログ出力と通信時の不正な送信を防止することを可能とするものである。前記ＥＥＰＲＯＭ９はプログラムを２重配置した場合のものであって、プログラムである第１のプログラム９Ａと第２のプログラム９Ｂとが格納された例を示す。この第１のプログラム９Ａと第２のプログラム９Ｂとは同一処理のプログラムであり、固定データもその中に含む。ＲＡＭ１０の領域は、第１の制御データ１０Ａと第２の制御データ１０Ｂに分割されており、各々前記第１のプログラム９Ａと第２のプログラム９Ｂに対応した制御データを格納する領域として使用する。
【００１１】
図２に上記プログラム、第１のプログラム９Ａと第２のプログラム９Ｂを２重配置した場合のメモリマップを示す。図２に示すように前記第１のプログラム９Ａと第２のプログラム９Ｂの関数が使用するスタックエリアについても、それぞれの処理で別々の領域を使用するよう第１のスタック１０Ｃと第２のスタック１０Ｄとに分割されている。
【００１２】
図３は、前記アナログ出力回路５のハードウェア構成の詳細を示す。第１のプログラム９Ａによる第１の制御データ１０Ａ（アナログ出力データ１０Ａ）を格納する第１のプログラム送信バッファ５１、および第２のプログラム９Ｂによる第２の制御データ１０Ｂ（アナログ出力データ１０Ｂ）を格納する第２のプログラム送信バッファ５２が設けられ、また比較器５３は、デジタル／アナログ変換（ＤＡＣ）アクセスコントローラ５４（以下、ＤＡＣアクセスコントローラ５４と略す）からアナログ出力データの読み取りを要求されると、前記第１のプログラム送信バッファ５１と第２のプログラム送信バッファ５２のアナログ出力データである前記第１の制御データ１０Ａ、第２の制御データ１０Ｂを比較する。この比較されたデータ値が一致すると前記ＤＡＣアクセスコントローラ５４にアナログ出力データを出力する。このＤＡＣアクセスコントローラ５４は、前記比較器５３からのアナログ出力データをアナログ出力に変換し、前記制御機器３への出力を実行する。
【００１３】
図４は、アナログ入力回路６のハードウェア構成の詳細を示す。アナログディジタル変換（ＡＤＣ）アクセスコントローラ６３（以下、ＡＤＣアクセスコントローラ６３と略す）は、制御機器３からの出力データであるアナログ入力をデータ変換し、第１のプログラム９Ａが読み出す第１のプログラム受信バッファ６１および第２のプログラム９Ｂが読み出す第２のプログラム受信バッファ６２にディジタル変換したデータ値を格納する。
【００１４】
図５は、通信入出力回路７のハードウェア構成の詳細を示す。通信コントローラ７６は、上位制御装置２との通信処理として送信と受信の処理を行う。図５に示すその他の構成要素は、符号は異にしているが上記図３のアナログ出力回路５および図４のアナログ入力回路６で述べたものと同一の機能動作を有するものであるので説明を省略する。
【００１５】
次に動作について説明する。マイコン４のソフトウェアには、ＥＥＰＲＯＭ９の別々の領域に格納されている第１のプログラム９Ａと第２のプログラム９Ｂで、アナログ出力回路５に出力するデータと通信入出力回路７への出力データとを別々に演算処理する。前記第１のプログラム９Ａと第２のプログラム９Ｂとが使用するＲＡＭ１０は、アドレスにより領域分けして使用し、同じアドレスを前記第１のプログラム９Ａと第２のプログラム９Ｂの双方が使用しないようにし、第１のプログラム９Ａと第２のプログラム９Ｂの演算処理が独立して実施される。
【００１６】
図６に示すフローチャートはモジュール１が上位制御装置２の出力する制御機器３を制御するためのデータを受信し、制御機器３に対して制御データであるアナログ信号を出力する際の処理フローを示す。
ステップ１（以下、ステップはＳＴと略す）にて、モジュール１に設けられた通信入出力回路７の通信コントローラ７６は、上位制御装置２からの制御機器３を制御するデータを受信する。
ＳＴ２にて、通信コントローラ７６は上記データを、第１のプログラム９Ａが読み出す第１のプログラム受信バッファ７４、および第２のプログラム９Ｂが読み出す第２のプログラム受信バッファ７５に格納する。この時前記第１のプログラム受信バッファ７４、および第２のプログラム受信バッファ７５に格納するデータは同一のものである。
ＳＴ３にて、第１のプログラム９Ａは第１のプログラム受信バッファ７４に格納のデータを読み出すために、スタックポインタを第１のプログラム９Ａが使用する第１のスタック１０Ｃに切り替える。
ＳＴ４にて、第１のプログラム９Ａは第１のプログラム受信バッファ７４を読み込み、格納されているデータを展開する。
ＳＴ５にて、第２のプログラム９Ｂは第２のプログラム受信バッファに格納のデータを読み出すために、スタックポインタを第２のプログラム９Ｂが使用する第２のスタック１０Ｄに切り替える。
ＳＴ６にて、第２のプログラム９Ｂは第２のプログラム受信バッファ７５を読み込み格納されているデータを展開する。
ＳＴ７にて、第１のプログラム９Ａによって第１のアナログ出力データを生成するために、スタックポインタを第１のプログラム９Ａが使用する第１のスタック１０Ｃに切り替える。
ＳＴ８にて、第１のプログラム９Ａは受信データを用いて演算処理を実施し、ＳＴ９にて制御機器３の制御データである第１のアナログ出力データ（第１の制御データ）を生成する。
ＳＴ１０にて、第２のプログラム９Ｂによって第２のアナログ出力データを生成するために、スタックポインタを第２のプログラム９Ｂが使用する第２のスタック１０Ｄに切り替える。
ＳＴ１１にて、第２のプログラム９Ｂは受信データを用いて演算処理を実施し、ＳＴ１２にて制御機器３の制御データである第２のアナログ出力データ（第２の制御データ）を生成する。
ＳＴ１３にて、ＳＴ９の第１のアナログ出力データをアナログ出力回路５の第１の送信バッファ５１に、ＳＴ１２の第２のアナログ出力データを第２の送信バッファ５２に格納する。
ＳＴ１４にて、アナログ出力回路５は前記第１のアナログ出力データ（第１の制御データ）と第２のアナログ出力データ（第２の制御データ）を、比較器５３に送信する。
ＳＴ１５にて、比較器５３は前記第１のアナログ出力データと第２のアナログ出力データとを比較し、データの一致（ＹＥＳ）を検出すると、
ＳＴ１６にて、比較器５３はＤＡＣアクセスコントローラ５４に前記第１のアナログ出力データあるいは第２のアナログ出力データのいずれかを出力し、
ＳＴ１７にて、ＤＡＣアクセスコントローラ５４は前記データに従ってアナログ出力値を更新後、制御機器３を制御するために前記データを出力する。一方、ＳＴ１５にて前記データが不一致の場合（ＮＯ）、
ＳＴ１８にて、マイコン４のデータ化けと検出し、上位制御装置２に送信し、上位制御装置２に設けられている図示省略したエラー表示部にデータ化けの表示を行うとともに、前記データを上位制御装置２に送信しない。
【００１７】
このように、マイコン搭載モジュール１が上位制御装置２の信号を受けて制御機器３に指令送信する場合アナログ出力回路５の比較器５３が第１のプログラム９Ａと第２のプログラム９Ｂのアナログ出力データの不一致を検出することで、マイコン４のＥＥＰＲＯＭ９もしくはＲＡＭ１０のデータ化けを事前に検出することが可能となる。
【００１８】
次に、制御機器３の出力するアナログデータをモジュール１が受信し、上位制御装置２に出力する場合の処理フローを図７に示すフローチャート図に基づいて説明する。尚この図８に示すフローチャートにおいて、ＳＴ３、ＳＴ５、ＳＴ７、ＳＴ１０、ＳＴ１８は、前述した図７のＳＴと同一の動作であるので説明を省略する。
図８のＳＴ１において、アナログ入力回路６のＡＤＣアクセスコントローラ６３は制御機器３の出力するアナログデータを入力する。
ＳＴ２にて、ＡＤＣアクセスコントローラ６３は、上記アナログデータを第１のプログラム受信バッファ６１、および第２のプログラム受信バッファ６２に格納する。
ＳＴ４にて、第１のプログラム９Ａは第１のプログラム受信バッファ６１を読み込み、データ展開する。
ＳＴ６にて、第２のプログラム９Ｂは第２のプログラム受信バッファ６２を読み込み、データ展開する。
ＳＴ８にて、アナログデータを用いて第１のプログラム９Ａを演算する。
ＳＴ９にて、制御機器３から受信した第１の出力データを出力する。
ＳＴ１１にて、アナログデータを用いて第２のプログラム９Ｂを演算する。
ＳＴ１２にて、制御機器３から受信した第２の出力データを出力する。
ＳＴ１３にて、第１の出力データを通信入出力回路７の第１のプログラム送信バッファ７１に、第２の出力データを第２のプログラム送信バッファ７２に格納する。
ＳＴ１４にて、第１の出力データ、第２の出力データを通信入出力回路７の比較器７３に送信する。
ＳＴ１５にて、比較器７３は第１の出力データと第２の出力データが一致するか否か比較する。出力データの一致（ＹＥＳ）を検出すると、ＳＴ１６に移行する。
ＳＴ１６にて、通信コントローラ７６に第１の出力データまたは第２の出力データのいずれかを出力する。
ＳＴ１７にて、通信コントローラ７６は第１の出力データまたは第２の出力データのいずれかを上位制御装置２に出力する。一方、ＳＴ１５にて出力データが不一致（ＮＯ）の場合ＳＴ１８に移行する。
【００１９】
このようにマイコン搭載モジュール１が制御機器３の出力するアナログデータを受信し、上位制御装置２に送信する場合は、第１のプログラム９Ａと第２のプログラム９Ｂのアナログ出力データの不一致を検出することで、マイコン４のＥＥＰＲＯＭ９もしくはＲＡＭ１０のデータ化けを事前に検出しエラー表示部に表示することができるとともに、不正なデータを上位に送信しない処理が可能となる。
【００２０】
以上に述べたようにこの発明の実施の形態１のマイコン搭載モジュールを備えた制御システムでは、モジュールに設けられたマイコンにプログラム格納領域およびプログラムが使用する領域に加え、プログラムの関数が使用するスタックエリアをメモリ上に配置し、同一の処理をそれぞれの第１および第２のプログラムをそれぞれ独立に実行して、それぞれの生成データを比較し不一致を検出する構成を採用しているので、簡単な構成でかつ小型、安価なモジュールが提供でき、さらに上位制御装置が発信する制御機器へのデジタル制御データ、および制御機器が出力するアナログデータを受信するモジュールは、データ化けの有無を事前に検出可能であり、原子炉内核計装等の放射線環境下で発生しやすいデータ化けが存在する場合であっても上位制御装置のエラー表示部に表示を行うので、制御機器３への不正な動作指令や、制御機器からの出力データの不正処理がなされることのない、マイコン搭載モジュールが設けられた制御システムとなるという優れた効果がある。尚、実施の形態１では原子炉内計装システムや荷電粒子応用システムの制御システム等の放射線環境下での例を示したが、これに限らず公共プラント等の一般環境下であってもよい。
【００２１】
尚、この発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００２２】
１  マイコン搭載モジュール、２  上位制御装置、３  制御機器、４  マイコン、
５  アナログ出力回路、６  アナログ入力回路、９  ＥＥＰＲＯＭ、
９Ａ  第１のプログラム、９Ｂ  第２のプログラム、１０  ＲＡＭ、
１０Ａ  第１の制御データ、１０Ｂ  第２の制御データ、５３，７３  比較器、
５４  ＤＡＣアクセスコントローラ、６３  ＡＤＣアクセスコントローラ、
７６  通信コントローラ、１００  制御システム。
【図１】
2016103127.tif 000003
【図２】
2016103127.tif 000004
【図３】
2016103127.tif 000005
【図４】
2016103127.tif 000006
【図５】
2016103127.tif 000007
【図６】
2016103127.tif 000008
【図７】
2016103127.tif 000009