(57)【要約】【課題】スイッチング周波数が制御できる電源回路を提供することを目的とする。【解決手段】直流入力電圧が印加される第１の電源端子と、基準電圧が印加される第２の電源端子を有する。出力電圧が供給される出力端子を有する。前記第１の電源端子と前記出力端子の間に接続される第１のスイッチングトランジスタを有する。前記出力電圧の帰還電圧を所定の参照電圧と比較する比較回路を有する。前記比較回路からの出力に応じて、所定幅のパルス信号を生成するパルス生成回路を有する。前記パルス信号が供給されるタイミング調整回路を有する。基準周波数信号と前記パルス生成回路のパルス信号が供給され、前記基準周波数信号と前記パルス信号の周波数に応じて前記パルス生成回路のパルス信号のパルス幅を制御する周波数制御回路を具備し、前記タイミング調整回路の出力により前記第１のスイッチングトランジスタのオン／オフが制御される電源回路が提供される。【選択図】図１
2016025825.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧が印加される第１の電源端子と、
基準電圧が印加される第２の電源端子と、
出力電圧が供給される出力端子と、
前記第１の電源端子と前記出力端子の間に接続される第１のスイッチングトランジスタと、
前記出力電圧の帰還電圧を所定の参照電圧と比較する比較回路と、
前記比較回路からの出力に応じて、所定幅のパルス信号を生成するパルス生成回路と、
前記パルス信号が供給されるタイミング調整回路と、
基準周波数信号と前記パルス生成回路のパルス信号が供給され、前記基準周波数信号と前記パルス信号の周波数に応じて前記パルス生成回路のパルス信号のパルス幅を制御する周波数制御回路と、
を具備し、前記タイミング調整回路の出力により前記第１のスイッチングトランジスタのオン／オフが制御されることを特徴とする電源回路。
【請求項２】
前記周波数制御回路は、前記基準周波数信号と前記パルス生成回路のパルス信号の周波数を比較する比較回路を具備することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記周波数制御回路は、所定期間内の前記基準周波数信号と前記パルス信号の周波数の差が所定の値以上になった場合に、前記パルス生成回路のパルス信号のパルス幅を変更する制御を行うことを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記所定の値は、２以上の値であることを特徴とする請求項３に記載の電源回路。
【請求項５】
前記出力電圧の帰還電圧が前記参照電圧よりも低くなった時に前記パルス生成回路は前記パルス信号を出力することを特徴とする請求項１から４のいずれか一項に記載の電源回路。
【請求項６】
前記パルス信号のパルス幅は、前記パルス信号と前記基準周波数信号との比較動作の都度、設定された最小の幅で変更されることを特徴とする請求項１から５のいずれか一項に記載の電源回路。
【請求項７】
前記出力端子と前記第２の電源端子の間に接続される第２のスイッチングトランジスタを具備し、前記第２のスイッチングトランジスタのオン／オフは、前記タイミング調整回路の出力信号により、前記第１のスイッチングトランジスタに対して相補的に制御されることを特徴とする請求項１から６のいずれか一項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、電源回路に関する。
【背景技術】
【０００２】
従来、参照電圧と出力電圧を比較し、出力電圧が参照電圧より低くなった時にパルス幅が一定の駆動信号をスイッチングトランジスタに供給してオンさせ、出力電圧を参照電圧に等しくする制御、いわゆる、コンスタントオン（Ｃｏｎｓｔａｎｔ−ＯＮ）時間制御を行う電源回路が開示されている。
【０００３】
コンスタントオン時間制御は、軽負荷の場合に電力変換効率が良いというメリットが有る。しかしながら、コンスタントオン時間制御の場合、スイッチングトランジスタがオン／オフするスイッチング周波数が定まらない為、例えば、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）回路が近接する場合にＲＦ周波数信号との間で干渉が生じる場合がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００２−５１４０４０号公報
【特許文献２】特許第２７６０７９６号公報
【特許文献３】特開平１１−７４９４０号公報
【特許文献４】特開２０１１−１４７１１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、スイッチング周波数が制御できる電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、直流入力電圧が印加される第１の電源端子と、基準電圧が印加される第２の電源端子を有する。出力電圧が供給される出力端子を有する。前記第１の電源端子と前記出力端子の間に接続される第１のスイッチングトランジスタを有する。前記出力電圧の帰還電圧を所定の参照電圧と比較する比較回路を有する。前記比較回路からの出力に応じて、所定幅のパルス信号を生成するパルス生成回路を有する。前記パルス信号が供給されるタイミング調整回路を有する。基準周波数信号と前記パルス生成回路のパルス信号が供給され、前記基準周波数信号と前記パルス信号の周波数に応じて前記パルス生成回路のパルス信号のパルス幅を制御する周波数制御回路を具備し、前記タイミング調整回路の出力により前記第１のスイッチングトランジスタのオン／オフが制御される電源回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態の電源回路を示す図である。
【図２】図２は、周波数制御回路の一つの実施形態を示す図である。
【図３】図３は、パルス幅調整回路の一つの実施形態を示す図である。
【図４】図４は、パルス幅調整の制御ステップの一つの実施形態を説明する為の図である。
【図５】図５は、パルス幅調整の制御ステップの他の一つの実施形態を説明する為の図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる電源回路を詳細に説明する。なお、これら実施形態により本発明が限定されるものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態の電源回路を示す図である。本実施形態は、第１の電源端子１と第２の電源端子２を有する。第１の電源端子１には、直流入力電圧Ｖｉｎが印加される。第２の電源端子２には、基準電圧となる接地電位Ｖｓｓが供給される。第１の電源端子１には、ハイサイドスイッチングトランジスタ３のソース電極が接続される。ハイサイドスイッチングトランジスタ３のドレイン電極は出力ノード５に接続される。すなわち、ハイサイドスイッチングトランジスタ３の主電流路であるソース・ドレイン路が第１の電源端子１と出力ノード５の間に接続される。
【００１０】
出力ノード５には、ローサイドスイッチングトランジスタ４のドレイン電極が接続される。ローサイドスイッチングトランジスタ４のソース電極は、第２の電源端子２に接続される。すなわち、ローサイドスイッチングトランジスタ４の主電流路であるソース・ドレイン路が出力ノード５と第２の電源端子２の間に接続される。
【００１１】
出力ノード５と出力端子８の間に、インダクタ６が接続される。出力端子８には、平滑コンデンサ７の一端が接続され、平滑コンデンサ７の他端は接地される。出力端子８から出力電圧Ｖｏｕｔが出力され、負荷９に供給される。
【００１２】
出力電圧Ｖｏｕｔのフィードバック電圧ＶＦＢが、比較回路１０の反転入力端に供給される。フィードバック電圧ＶＦＢは、出力電圧Ｖｏｕｔを分圧した電圧でも良い。比較回路１０の非反転入力端には、参照電圧源１５が接続され、参照電圧Ｖｒｅｆが印加される。比較回路１０において、フィードバック電圧ＶＦＢと参照電圧Ｖｒｅｆが比較され、その比較結果に基づく出力信号がパルス生成回路１１に供給される。
【００１３】
パルス生成回路１１は、フィードバック電圧ＶＦＢが参照電圧Ｖｒｅｆよりも低くなった場合に比較回路１０から供給される出力信号に応答して所定幅のパルス信号を生成し、出力する。パルス生成回路１１の出力信号は、タイミング調整回路１４と周波数制御回路１２に供給される。
【００１４】
クロック入力端子１３には、電源回路を動作させる基準周波数となるクロック信号ＣＬＫが供給される。周波数制御回路１２には、パルス生成回路１１のパルス信号とクロック信号ＣＬＫが供給される。周波数制御回路１２は、パルス生成回路１１のパルス信号の周波数とクロック信号ＣＬＫの周波数に応じてパルス生成回路１１のパルス信号のパルス幅を調整する制御を行う。例えば、クロック信号ＣＬＫの周波数とパルス生成回路１１のパルス信号の周波数を所定の時間カウントして比較し、パルス生成回路１１のパルス信号の周波数がクロック信号ＣＬＫの周波数よりも高い時にはパルス信号のパルス幅を広げる制御を行う。すなわち、パルス幅を広げてハイサイドスイッチングトランジスタ３のオン時間を長くする制御を行う。これにより、出力電圧Ｖｏｕｔが高くなり、出力電圧Ｖｏｕｔのフィードバック電圧ＶＦＢが参照電圧Ｖｒｅｆよりも低くなる回数が減る。すなわち、パルス生成回路１１が出力するパルス信号の周波数を低くする制御が行われる。
【００１５】
逆に、パルス生成回路１１のパルス信号の周波数がクロック信号ＣＬＫの周波数よりも低い時にはパルス信号のパルス幅を狭める制御を行う。すなわち、パルス信号のパルス幅を狭めてハイサイドスイッチングトランジスタ３のオン時間を短くする制御を行う。これにより、出力電圧Ｖｏｕｔが低くなり、出力電圧Ｖｏｕｔのフィードバック電圧ＶＦＢが参照電圧Ｖｒｅｆよりも低くなる回数が増える。すなわち、パルス生成回路１１が出力するパルス信号の周波数を高める制御が行われる。パルス生成回路１１のパルス信号のパルス幅を調整することにより、パルス信号の周波数制御を行うことが出来る。
【００１６】
パルス生成回路１１のパルス信号は、タイミング調整回路１４に供給される。タイミング調整回路１４は、パルス生成回路１１からのパルス信号に応答して、駆動信号を生成し、ハイサイドスイッチングトランジスタ３とローサイドスイッチングトランジスタ４のゲート電極に供給する。タイミング調整回路１４は、ハイサイドスイッチングトランジスタ３とローサイドスイッチングトランジスタ４が同時にオンしないようにデッドタイムを設けるタイミング調整を行って、ハイサイドスイッチングトランジスタ３とローサイドスイッチングトランジスタ４のゲート電極に駆動信号を供給する。ローサイドスイッチングトランジスタ４は、タイミング調整回路１４からの駆動信号により、ハイサイドスイッチングトランジスタ３に対して相補的にオン／オフが制御される。
【００１７】
本実施形態によれば、クロック信号ＣＬＫの周波数とパルス生成回路１１が出力するパルス信号の周波数を比較し、その比較結果に応じてパルス信号のパルス幅を調整する。パルス信号のパルス幅の調整によりパルス生成回路１１のパルス信号の周波数、従って、電源回路のスイッチング周波数を制御することが出来る為、スイッチング周波数をクロック信号ＣＬＫに一致させる制御が可能な電源回路を提供することが出来る。この為、ＲＦ信号との干渉を回避できる構成とすることが出来る。また、クロック信号ＣＬＫ、及びパルス生成回路１１のパルス信号の周波数をカウントして、その結果に基づくデジタル制御を行うことにより、精度の高い周波数制御が可能である。
【００１８】
（第２の実施形態）
図２は、周波数制御回路１２の一つの実施形態を示す図である。周波数制御回路１２は、第１のカウンタ１２１と第２のカウンタ１２２を有する。第１のカウンタ１２１には、パルス生成回路１１のパルス信号が供給される。すなわち、第１のカウンタ１２１は、パルス生成回路１１のパルス信号の周波数をカウントする。第２のカウンタ１２２には、クロック信号ＣＬＫが供給される。すなわち、第２のカウンタ１２２は、クロック信号ＣＬＫの周波数をカウントする。第１のカウンタ１２１と第２のカウンタ１２２は、比較回路１２３に接続される。比較回路１２３には、所定時間におけるパルス信号とクロック信号ＣＬＫのカウント値が、夫々、第１のカウンタ１２１と第２のカウンタ１２２から給され、夫々のカウント値の大小が比較される。
【００１９】
比較回路１２３の出力はレジスタ１２４に供給される。レジスタ１２４は、例えば、パルス信号のパルス幅を制御する指示値を記憶している。比較回路１２３からの出力信号、すなわち、第１のカウンタ１２１と第２のカウンタ１２２のカウント値の大小関係に応じてレジスタ１２４の指示値が変更される。レジスタ１２４の出力信号がパルス信号のパルス幅を制御する指示信号として、パルス生成回路１１に供給される。
【００２０】
例えば、第１のカウンタ１２１のカウント値が大きい場合、すなわち、パルス生成回路１１のパルス信号の周波数の方がクロック信号ＣＬＫの周波数より高い場合には、レジスタ１２４の指示値は「＋１」されて、パルス信号のパルス幅を広げる制御の指示値に変更される。レジスタ１２４の出力信号がパルス信号のパルス幅を広げる制御の指示信号として、パルス生成回路１１に供給される。
【００２１】
逆に、パルス生成回路１１のパルス信号の周波数の方がクロック信号ＣＬＫの周波数より低い場合には、レジスタ１２４の指示値は「−１」されて、パルス信号のパルス幅を狭める制御の指示値に変更される。すなわち、パルス信号の周波数とクロック信号ＣＬＫの周波数の比較動作の都度、レジスタ１２４の指示値を「１」ずつ変更させることにより、予め設定した最小の幅でパルス信号のパルス幅を調整する制御を行う。この制御によれば、パルス信号の周波数が大きく変動しない為、安定な制御を行うことが可能である。
【００２２】
（第３の実施形態）
図３は、パルス幅調整回路２００の一つの実施形態を示す図である。パルス幅調整回路２００は、パルス生成回路１１に設けられる。パルス幅調整回路２００は、例えば、比較回路１０の信号に応答してパルス幅が一定のパルスを出力するパルス発生回路（図示せず）の出力信号を受ける。パルス発生回路は、例えば、比較回路１０の出力信号に応答してパルス幅が一定のパルスを生成する単安定マルチバイブレータで構成することが出来る。
【００２３】
パルス幅調整回路２００は、直列接続された複数のインバータ（２１０〜２１５）を有する。インバータ（２１０〜２１５）は遅延線を構成する。インバータ（２１０〜２１５）の一つ置きの出力が選択回路２０２に供給される。選択回路２０２には、周波数制御回路１２からの指示信号が供給され、指示信号に応じてＮＡＮＤ回路２０３に供給される信号が選択される。すなわち、指示信号によりＮＡＮＤ回路２０３に供給される信号の遅延時間が調整される。ＮＡＮＤ回路２０３の他の入力端には、入力端２０１に供給された信号が直接入力される。
【００２４】
ＮＡＮＤ回路２０３は、両方の入力端に供された信号のレベルがＨレベルの時にＬレベルの信号を出力する。どのインバータ（２１０〜２１５）の出力を選択回路２０２で選択するかによってＮＡＮＤ回路２０３の一方の入力端に供給される信号の遅延時間が調整される。遅延時間の調整によりＮＡＮＤ回路２０３のＬレベルのパルス幅を調整することが出来る。例えば、ＮＡＮＤ回路２０３のＬレベルのパルス幅を広げる場合には、遅延時間を減らす為にインバータ（２１０〜２１５）の前段側からの信号をＮＡＮＤ回路２０３に供給する制御を行う。パルス幅が調整されたパルス信号が、タイミング調整回路１４に供給される。
【００２５】
（第４の実施形態）
図４は、パルス幅調整の制御ステップの一つの実施形態を説明する為の図である。本実施形態の制御ステップは、クロック信号ＣＬＫとパルス生成回路１１のパルス信号の周波数の大小の比較で、パルス生成回路１１のパルス信号のパルス幅を調整する制御の場合の例で有る。
【００２６】
クロック信号ＣＬＫとパルス生成回路１１のパルス信号の周波数を所定時間カウントする（Ｓ１０１）。所定時間のクロック信号ＣＬＫとパルス信号の周波数のカウント値の大小を比較する（Ｓ１０２）。パルス信号の周波数のカウント値がクロック信号ＣＬＫの周波数のカウント値よりも高い場合、すなわち、パルス信号の周波数がクロック信号ＣＬＫの周波数よりも高い場合には、パルス信号のパルス幅を広げる指示を行う（Ｓ１０３）。
【００２７】
パルス信号の周波数のカウント値の方が小さい場合、すなわち、パルス信号の周波数がクロック信号ＣＬＫの周波数よりも低い場合には、パルス生成回路１１のパルス信号のパルス幅を狭める指示を行う（Ｓ１０４）。
【００２８】
指示信号に応じて、パルス幅の調整を行う（Ｓ１０５）。パルス幅を広げることにより、ハイサイドスイッチングトランジスタ３のオン時間が長くなるため、出力電圧Ｖｏｕｔを高めることが出来る。これにより、出力電圧Ｖｏｕｔのフィードバック電圧ＶＦＢが参照電圧Ｖｒｅｆより低くなる回数を減らすことが出来るため、パルス信号の周波数を下げることが出来る。一方、パルス信号のパルス幅を狭めることにより、ハイサイドスイッチングトランジスタ３のオン時間が短くなるため、出力電圧Ｖｏｕｔを下げることが出来る。これにより、出力電圧Ｖｏｕｔのフィードバック電圧ＶＦＢが参照電圧Ｖｒｅｆより低くなる回数を増やすことが出来るため、パルス信号の周波数を上げることが出来る。所定期間の経過後、第１のカウンタ１２１と第２のカウンタ１２２のカウント値をリセットして、同様のステップを繰り返す。この一連の制御ステップにより、電源回路のスイッチング周波数をクロック信号ＣＬＫの周波数に一致させる制御を行うことが出来る。
【００２９】
クロック信号ＣＬＫとパルス生成回路１１のパルス信号の周波数の大小関係を比較して、その比較結果に応じてパルス信号のパルス幅を調整することにより、電源回路のスイッチング周波数をクロック信号ＣＬＫに一致させる制御を行うことが出来る。この為、クロック信号ＣＬＫの周波数により、電源回路のスイッチング周波数を近隣のＲＦ信号と干渉しない値に設定することが出来る。
【００３０】
（第５の実施形態）
図５は、パルス幅調整の制御ステップの他の一つの実施形態を説明する為の図である。本実施形態においては、クロック信号ＣＬＫとパルス生成回路１１のパルス信号の周波数の差に基づいてパルス生成回路１１のパルス信号のパルス幅が調整される。
【００３１】
クロック信号ＣＬＫとパルス生成回路１１のパルス信号の周波数を所定の時間、カウントする（Ｓ２０１）。クロック信号ＣＬＫとパルス信号の周波数のカウント値を比較し、カウント値の差が所定の値、例えば、２以上大きいか否かの判断を行う（Ｓ２０２）。パルス信号の周波数のカウント値がクロック信号ＣＬＫのカウント値よりも２以上大きい場合、すなわち、パルス信号の周波数が高い場合には、パルス信号のパルス幅を広げる指示を行う（Ｓ２０３）。
【００３２】
パルス信号の周波数のカウント値がクロック周波数のカウント値に対して２以上大きくない場合、パルス信号のカウント値がクロック周波数のカウント値に対して２以上小さいか否かを判断する（Ｓ２０４）。２以上小さくない場合には、パルス信号のパルス幅を維持する指示を行う（Ｓ２０５）。２以上小さい場合には、パルス信号のパルス幅を狭める指示を行う（Ｓ２０６）。
【００３３】
指示信号に応じて、パルス幅の調整を行う（Ｓ２０７）。すなわち、パルス信号のパルス幅を広げる調整の場合には、ハイサイドスイッチングトランジスタ３のオン時間を長くして出力電圧Ｖｏｕｔを上げ、出力電圧Ｖｏｕｔのフィードバック電圧ＶＦＢが参照電圧Ｖｒｅｆより低くなる回数を減らすことによってスイッチンス周波数を下げる制御を行う。一方、パルス信号のパルス幅を狭める調整の場合には、ハイサイドスイッチングトランジスタ３のオン時間を短くして出力電圧Ｖｏｕｔを下げ、出力電圧Ｖｏｕｔのフィードバック電圧ＶＦＢが参照電圧Ｖｒｅｆより低くなる回数を増やすことによってスイッチンス周波数を上げる制御を行う。所定の期間が経過した時にカウンタをリセットして、同様のステップを繰り返す。これにより、スイッチング周波数をクロック信号ＣＬＫにより制御できる電源回路が提供できる。
【００３４】
本実施形態のパルス幅調整の制御ステップにおいては、パルス信号とクロック信号ＣＬＫの周波数の差が所定の値、例えば、「２」より小さいときにはパルス信号のパルス幅を調整しない、すなわち、周波数制御を行わない構成とすることが出来る。これにより、周波数の変化の少ない電源回路を構成することが出来る。例えば、周波数制御回路１２に演算回路（図示せず）を設け、第１のカウンタ１２１と第２のカウンタ１２２のカウンタ値の差分を算出し、その算出結果を所定の値、例えば、「２」と比較する構成とすることが出来る。
【００３５】
パルス信号とクロック信号ＣＬＫの周波数の差を判断する値を「２」に代えて「１」とすることも可能である。この場合には、所定の時間内のパルス信号の周波数がクロック信号ＣＬＫの周波数に対して１以上高い場合、すなわち、クロック信号ＣＬＫの周波数より高い場合にパルス信号のパルス幅を広げる制御を行う。逆に、所定の時間内のパルス信号の周波数がクロック信号ＣＬＫに対して１以上低い場合、すなわち、クロック信号ＣＬＫの周波数より低い場合にパルス信号のパルス幅を狭める制御のステップとなる。両方の周波数が等しい場合に、パルス信号のパルス幅を維持する制御ステップとすることが出来る。すなわち、パルス生成回路１１のパルス信号の周波数をクロック信号ＣＬＫの周波数に一致させる制御を行うことが出来る。
【００３６】
パルス生成回路１１として、所定のカウント値になるまでの間Ｈレベル（またはＬレベル）のパルスを出力するパルス発生回路を用い、そのカウント値の設定を周波数制御回路１２からの指示信号で変更することによりパルス幅が調整されたパルス信号を生成する構成とすることも可能である。
【００３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
１  第１の電源端子、２  第２の電源端子、３  ハイサイドスイッチングトランジスタ、４  ローサイドスイッチングトランジスタ、５  出力ノード、６  インダクタ、７  平滑コンデンサ、８  出力端子、９  負荷、１０  比較回路、１１  パルス生成回路、１２  周波数制御回路、１３  クロック入力端子、１４  タイミング調整回路、１５  参照電圧源。
【図１】
2016025825.tif 000003
【図２】
2016025825.tif 000004
【図３】
2016025825.tif 000005
【図４】
2016025825.tif 000006
【図５】
2016025825.tif 000007