(57)【要約】      （修正有）【課題】配線基板と該配線基板に搭載された半導体チップとを含む配線基板構造体において、電力供給経路上の配線抵抗を低減させる。【解決手段】配線基板構造体１０は、電力供給経路を形成する電源配線２１およびグランド配線２２を有するプリント基板２０と、プリント基板２０に搭載され、電源配線２１に電気的に接続された電源配線３２を有するパッケージ基板３０と、を含む。配線基板構造体１０は、パッケージ基板３０に搭載され、パッケージ基板３０に対向する面に形成され且つパッケージ基板３０の電源配線３３に電気的に接続された電源端子４２およびパッケージ基板３０に対向する面とは反対側の面に形成されたグランド端子４５を有する半導体チップ４０を含み、さらに、半導体チップ４０を覆い且つグランド端子４５に電気的に接続されたリッド５０と、リッド５０とプリント基板２０のグランド配線２３とを電気的に接続するバスバー６０と、を含む。【選択図】図１
2016025159.tif 000002
【特許請求の範囲】
【請求項１】
電力供給経路を形成する第１の配線および第２の配線を有する第１の配線基板と、
前記第１の配線基板に搭載され、前記第１の配線に電気的に接続された第３の配線を有する第２の配線基板と、
前記第２の配線基板に搭載され、前記第３の配線に電気的に接続された半導体チップと、
前記第２の配線基板に搭載され、前記半導体チップに電気的に接続された蓋体と、
前記蓋体と前記第２の配線とを電気的に接続する接続部と、
を含む配線基板構造体。
【請求項２】
前記第１の配線と前記第３の配線は正極側であり、前記蓋体と前記接続部と前記第２の配線は負極側である、
請求項１に記載の配線基板構造体。
【請求項３】
前記半導体チップは、前記第２の配線基板に対向する面に形成された第１の端子と、前記第２の配線基板に対向する面とは反対側の面に形成された第２の端子と、を有し、
前記第１の端子は、前記第３の配線に電気的に接続され、
前記蓋体は、前記半導体チップを覆い且つ前記第２の端子に電気的に接続された導電体を有する
請求項１または請求項２に記載の配線基板構造体。
【請求項４】
前記電力供給経路は、前記第１の配線に接続された電源部の正極から出力された電流が、前記第１の配線、前記第３の配線、前記第１の端子、前記第２の端子、前記蓋体、前記接続部および前記第２の配線を経由して、前記第２の配線に接続された前記電源部の負極に至る経路である
請求項３に記載の配線基板構造体。
【請求項５】
前記電源部は、前記第１の配線基板に搭載された、
請求項４に記載の配線基板構造体。
【請求項６】
前記接続部は、前記蓋体の前記電源部側の端部に接合されている
請求項４または請求項５に記載の配線基板構造体。
【請求項７】
前記接続部は、一方の端部が前記蓋体に接合され、他方の端部が前記第１の配線基板に接合された棒状部材である
請求項１から請求項６のいずれか１つに記載の配線基板構造体。
【請求項８】
電力供給経路を形成する第１の配線および第２の配線を有する第１の配線基板に第３の配線を有する第２の配線基板を搭載し、前記第３の配線と前記第１の配線とを電気的に接続させる工程と、
半導体チップを前記第２の配線基板に搭載し、前記半導体チップと前記第３の配線とを電気的に接続させる工程と、
蓋体を前記第２の配線基板に搭載し、前記半導体チップと前記蓋体とを電気的に接続させる工程と、
導電体を含む接続部と前記蓋体とを接合する工程と、
前記接続部と前記第１の配線基板とを接合して、前記接続部と前記第２の配線とを電気的に接続させる工程と、
を含む配線基板構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、配線基板構造体および配線基板構造体の製造方法に関する。
【背景技術】
【０００２】
プリント基板等の配線基板と、配線基板に搭載された電子部品と、を含む配線基板構造体に関して、例えば下記の技術が知られている。
【０００３】
所定の回路パターンが形成されるとともに底面に凹部が設けられた回路基板と、凹部内に収容され、回路基板に実装された半導体素子と、凹部の開口部に配置され半導体素子を覆う、熱伝導性且つ導電性を備える蓋とを含むハイブリッドモジュールが知られている。
【０００４】
また、基材上に設けられた複数の配線を積層した配線基板と、配線基板の配線上に複数の半導体素子を備えた半導体装置が知られている。この半導体装置において、配線基板の半導体素子の存する側の面に導電性カバーが設けられ、該導電性カバーには複数の仕切り部が設けられている。仕切り部で仕切られた室のうちの１つに高周波動作半導体素子が収容され、残りの他の室に他の半導体素子が収容されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３０３２０９号公報
【特許文献２】特開２００５−１３６２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体チップへの電力供給は、通常、当該半導体チップを搭載するプリント基板の配線を介して行われる。プリント基板の配線等を含む電力供給経路（電流経路）は、例えば、数マイクロオームから数ミリオーム程度の配線抵抗を有する。近年、半導体チップの高性能化や高集積化により、半導体チップにおける消費電力および電流は増加傾向にある。そのため、電力供給経路（電流経路）上の配線抵抗による電圧降下、損失および発熱による影響が無視できなくなっている。特に、半導体チップを駆動するための電源電圧は低下傾向にあり、電源電圧には高い電圧精度（例えば数十ｍＶ程度）が要求されるようになってきている。プリント基板の配線等を含む電力供給経路（電流経路）上の配線抵抗による電圧降下が半導体チップの電源電圧の要求精度を超えた場合には、半導体チップが誤動作を起こすおそれがある。
【０００７】
開示の技術は、一つの側面として、配線基板と該配線基板に搭載された半導体チップとを含む配線基板構造体において、電力供給経路（電流経路）上の配線抵抗を低減させることを目的とする。
【課題を解決するための手段】
【０００８】
開示の技術に係る配線基板構造体は、電力供給経路を形成する第１の配線および第２の配線を有する第１の配線基板と、前記第１の配線基板に搭載され、前記第１の配線に電気的に接続された第３の配線を有する第２の配線基板と、を含む。配線基板構造体は、前記第２の配線基板に搭載され、前記第３の配線に電気的に接続された半導体チップと、前記第２の配線基板に搭載され、前記半導体チップに電気的に接続された蓋体と、前記蓋体と前記第２の配線とを電気的に接続する接続部と、を含む。
【発明の効果】
【０００９】
開示の技術は、一つの側面として、配線基板と該配線基板に搭載された半導体チップとを含む配線基板構造体において、電力供給経路（電流経路）上の配線抵抗を低減させることができる、という効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】開示の技術の実施形態に係る配線基板構造体の構成を示す断面図である。
【図２】開示の技術の実施形態に係る配線基板構造体の構成を示す斜視図である。
【図３】開示の技術の実施形態に係る配線基板構造体の構成を示す断面図である。
【図４Ａ】開示の技術の実施形態に係る配線基板構造体の製造方法を示す断面図である。
【図４Ｂ】開示の技術の実施形態に係る配線基板構造体の製造方法を示す断面図である。
【図４Ｃ】開示の技術の実施形態に係る配線基板構造体の製造方法を示す断面図である。
【図４Ｄ】開示の技術の実施形態に係る配線基板構造体の製造方法を示す断面図である。
【図５】開示の技術の実施形態に係るリッドとバスバーとの接合形態を示す上面図である。
【図６】開示の技術の実施形態に係るバスバーとプリント基板との接合形態を示す断面図である。
【図７】開示の技術の実施形態に係る配線基板構造体の電力供給電流経路を示す断面図である。
【図８】開示の技術の実施形態に係る配線基板構造体の電力供給経路の各区間に対応する配線抵抗を示す図である。
【図９】開示の技術の実施形態に係る配線基板構造体の電力供給経路の各区間に対応する配線抵抗の各々の抵抗値の一例を示す表である。
【図１０】比較例に係る配線基板構造体の構成および電力供給電流経路を示す断面図である。
【図１１】比較例に係る配線基板構造体の電力供給経路の各区間に対応する配線抵抗を示す図である。
【図１２】比較例係る配線基板構造体の電力供給経路の各区間に対応する配線抵抗の各々の抵抗値の一例を示す表である。
【発明を実施するための形態】
【００１１】
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
【００１２】
図１は、開示の技術の実施形態に係る配線基板構造体１０の構成を示す断面図である。図２は、配線基板構造体１０の斜視図である。配線基板構造体１０は、プリント基板２０と、プリント基板２０上に実装された半導体パッケージ１２および電源部１４を含んでいる。
【００１３】
プリント基板２０は、複数の配線層を有する多層配線基板である。本実施形態において、プリント基板２０の配線層の層数は５層とされているが、これに限定されるものではない。プリント基板２０は、半導体パッケージ１２を構成する半導体チップ４０に電力を供給するための電源配線２１およびグランド配線２２を有する。また、プリント基板２０は各配線層に図示しない信号配線を有する。
【００１４】
電源配線２１は、プリント基板２０の各配線層に形成されており、各配線層の電源配線２１はビア２３を介して並列接続されている。なお、図１において、電源部１４の下方および半導体パッケージ１２の下方に配置されている電源配線２１は、プリント基板２０の内部で繋がっている。グランド配線２２は、電源配線２１と同様、プリント基板２０の各配線層に形成されており、各配線層のグランド配線２２はビア２３を介して並列接続されている。
【００１５】
プリント基板２０は、電源配線２１の一部を構成するパッド２４と、グランド配線２２の一部を構成するパッド２５およびパッド２７を有している。パッド２４、２５および２７は、プリント基板２０の半導体パッケージ１２および電源部１４が実装されている側の面２０Ａに露出している。
【００１６】
電源部１４は、半導体チップ４０に供給するための電力を生成するデバイスである。電源部１４は、例えば、ＤＣ−ＤＣコンバータであり、正極１４Ａと負極１４Ｂとの間に直流電圧を出力する。電源部１４の正極１４Ａは、パッド２４を介してプリント基板２０の電源配線２１に接続され、電源部１４の負極１４Ｂは、パッド２５を介してプリント基板２０のグランド配線２２に接続されている。
【００１７】
プリント基板２０は、更に、半導体パッケージ１２に設けられた複数のＢＧＡ（Ball Grid Array）コネクタ３１の各々に対応する複数のパッド２６を有する。複数のパッド２６は、プリント基板２０の面２０Ａに露出している。複数のパッド２６のうちパッド２６Ａは、電源配線２１に接続されている。他のパッド２６は、例えば信号配線等（図示せず）に接続されている。
【００１８】
半導体パッケージ１２は、パッケージ基板３０、半導体チップ４０およびリッド５０を含んで構成されている。
【００１９】
パッケージ基板３０は、複数の配線層を有する多層配線基板である。本実施形態において、パッケージ基板３０の配線層の層数は５層とされているが、これに限定されるものではない。パッケージ基板３０は、電源配線３２および信号配線（図示せず）を有している。本実施形態において、電源配線３２は、パッケージ基板３０の各配線層に形成されており、各配線層の電源配線３２はビア３３を介して並列接続されている。
【００２０】
パッケージ基板３０は、プリント基板２０側の面３０Ａに複数のＢＧＡコネクタ３１を有する。ＢＧＡコネクタ３１は、パッケージ基板３０の面３０Ａ上に格子状に配列されたボール状の接続端子であり、例えば半田ボールを含んで構成されている。ＢＧＡコネクタ３１は、プリント基板２０の複数のパッド２６（パッド２６Ａを含む）の各々に接続されている。これにより、プリント基板２０の配線とパッケージ基板３０の配線とが電気的に接続されている。
【００２１】
パッケージ基板３０の電源配線３２は、ＢＧＡコネクタ３１およびパッド２６Ａを介してプリント基板２０の電源配線２１に電気的に接続されている。また、パッケージ基板３０の信号配線（図示せず）は、ＢＧＡコネクタ３１およびパッド２６を介してプリント基板２０の信号配線（図示せず）に電気的に接続されている。
【００２２】
パッケージ基板３０は、半導体チップ４０に設けられた複数のバンプ４１の各々に対応する複数のパッド３４を有する。複数のパッド３４は、パッケージ基板３０の面３０Ａとは反対側の面３０Ｂに露出している。複数のパッド３４のうちパッド３４Ａは、電源配線３２に接続されている。他のパッド３４は、例えば信号配線等（図示せず）に接続されている。
【００２３】
半導体チップ４０は、例えば、集積回路を含む半導体デバイスである。半導体チップ４０は、一例として、演算処理を実行するＣＰＵ（Central Processing Unit）であってもよい。半導体チップ４０は、パッケージ基板３０と対向する面４０Ａに複数のバンプ４１を有する。バンプ４１は、所謂Ｃ４（Controlled Collapse Chip Connection）バンプである。バンプ４１は、半導体チップ４０の面４０Ａ上に格子状に配列されたボール状の接続端子であり、半田ボールを含んで構成されている。バンプ４１は、パッケージ基板３０の複数のパッド３４（パッド３４Ａを含む）の各々に接続されている。
【００２４】
半導体チップ４０は、面４０Ａ上にバンプ４１を介してパッケージ基板３０のパッド３４Ａに接続された電源端子４２を有する。すなわち、電源端子４２は、パッケージ基板３０の電源配線３２に電気的に接続されている。半導体チップ４０に内蔵される集積回路は、電源端子４２を介して供給される電力によって駆動される。また、半導体チップ４０は、面４０Ａ上にグランド配線４３を有する。グランド配線４３は、半導体チップ４０を貫通するＴＳＶ（Through Silicon Via）４４の一方の端部に接続されている。半導体チップ４０は、面４０Ａとは反対側の面４０Ｂにグランド端子４５を有する。グランド端子４５は、ＴＳＶ４４の他方の端部に接続されている。すなわち、グランド端子４５とグランド配線４３とは、ＴＳＶ４４を介して電気的に接続されている。電源端子４２から半導体チップ４０に流入した電流は、半導体チップ４０内の集積回路を経由してグランド端子４５から出力される。
【００２５】
パッケージ基板３０の面３０Ｂ上にはリッド５０が設けられている。リッド５０は、半導体チップ４０を収容し得る収容空間５１を有し、収容空間５１内に半導体チップ４０を収容した状態でパッケージ基板３０の面３０Ｂに接合されている。リッド５０は、導電性および熱伝導性を有する材料によって構成されている。リッド５０は、導電率および熱伝導率の比較的高い材料を含んでいることが好ましい。リッド５０の材料として、例えば、銅、鉄、アルミニウムまたはステンレス等を好適に用いることが可能である。リッド５０の外形形状は、例えば、図２に示すように、正方形または長方形とすることができるが、これに限定されるものではない。
【００２６】
半導体チップ４０の面４０Ｂは、導電性を有する接合部材４６を介してリッド５０の内側面５０Ａに接続されている。接合部材４６として半田を用いることが可能である。半導体チップ４０の面４０Ｂ上に露出しているグランド端子４５は、接合部材４６を介してリッド５０に電気的に接続されている。リッド５０は、半導体チップ４０を保護する機能、半導体チップ４０から発せられる熱を外部に放出する機能および外部からの電磁ノイズを遮蔽する機能を有する。また、リッド５０は、後述するように、電力供給経路（電流経路）の一部を形成する。なお、図３に示すように、リッド５０の外側面５０Ｂに絶縁シート１０１を間に挟んでヒートシンク１００を取り付けることにより、半導体チップ４０から発せられた熱を効率的に外部に放出させることが可能である。
【００２７】
リッド５０の外周部には、フランジ５２が設けられている。リッド５０の電源部１４側の辺に設けられたフランジ５２には、バスバー６０が接続されている。すなわち、バスバー６０は、電源部１４と半導体パッケージ１２（リッド５０）との間に配置されている。バスバー６０は、銅、鉄、アルミニウムまたはステンレス等の導電体によって構成された棒状部材である。バスバー６０は、例えば、スポット溶接、ねじ止めまたは半田付けなどの方法によってリッド５０に接合される。バスバー６０は、リッド５０との接合部からプリント基板２０側に向けて約９０°の角度で曲げられており、Ｌ字型を呈している。バスバー６０のリッド５０との接合部側の端部とは反対側の端部６０Ｅは、プリント基板２０のパッド２７に接続されている。すなわち、半導体チップ４０のグランド端子４５は、リッド５０およびバスバー６０を介してプリント基板２０のグランド配線２２に電気的に接続されている。
【００２８】
なお、プリント基板２０は、開示の技術の第１の配線基板に対応する。プリント基板２０の電源配線２１は、開示の技術の第１の配線に対応する。プリント基板２０のグランド配線２２は、開示の技術の第２の配線に対応する。パッケージ基板３０は、開示の技術の第２の配線基板に対応する。パッケージ基板３０の電源配線３２は、開示の技術の第３の配線に対応する。半導体チップ４０は、開示の技術の半導体チップに対応する。半導体チップ４０の電源端子４２は、開示の技術の第１の端子に対応する。半導体チップ４０のグランド端子４５は、開示の技術の第２の端子に対応する。リッド５０は、開示の技術の蓋体に対応する。バスバー６０は、開示の技術の接続部に対応する。電源部１４は、開示の技術の電源部に対応する。
【００２９】
以下に、配線基板構造体１０の製造方法について説明する。図４Ａ〜図４Ｄは、配線基板構造体１０の製造方法を示す断面図である。
【００３０】
初めに、図４Ａに示すように、リッド５０とバスバー６０とを接合する。バスバー６０は、リッド５０のフランジ５２に、ねじ止め、スポット溶接または半田付けなどの方法によって接合される。スポット溶接では、リッド５０とバスバー６０とを重ね合わせ、棒状の電極を用いてリッド５０およびバスバー６０を加圧しながら通電する。ここで、図５は、リッド５０とバスバー６０とをスポット溶接にて接合する場合の上面図である。スポット溶接では、図５に示すように、複数の溶接点７０を形成することが好ましい。なお、スポット溶接は、リッド５０およびバスバー６０の厚さが、それぞれ、例えば１ｍｍ程度と比較的薄い場合に用いることが可能である。また、リッド５０とバスバー６０との接合をねじ止めにより行う場合も同様に複数点をねじ止めすることが好ましい。
【００３１】
次に、図４Ｂに示すように、半導体チップ４０とパッケージ基板３０とを接合する。具体的には、半導体チップ４０のバンプ４１をパッケージ基板３０の対応するパッド３４に接するように半導体チップ４０をパッケージ基板３０上に搭載する。その後、リフロー処理によってバンプ４１を構成する半田ボールを溶融させる。これにより、半導体チップ４０がパッケージ基板３０に接合され、半導体チップ４０の電源端子４２は、パッケージ基板３０の電源配線３２に電気的に接続される。
【００３２】
次に、図４Ｃに示すように、リッド５０とパッケージ基板３０とを接合するとともにリッド５０の内側面５０Ａを接合部材４６を介して半導体チップ４０の面４０Ｂに接合する。リッド５０とパッケージ基板３０との電気的接続は不要であるので、リッド５０とパッケージ基板３０との接合には樹脂接着剤を用いることが可能である。一方、リッド５０と半導体チップ４０との間では電気的接続を形成する必要があり、接合部材４６として半田を好適に用いることが可能である。なお、リッド５０とパッケージ基板３０との接合およびリッド５０と半導体チップ４０との接合をともに半田付けによって行う場合には、これらの接合を一括処理（一括リフロー）にて行うことが可能である。接合部材４６を介して半導体チップ４０の面４０Ｂをリッド５０に接合することにより半導体チップ４０のグランド端子４５は、リッド５０に電気的に接続される。
【００３３】
次に、図４Ｄに示すように、半導体チップ４０およびリッド５０が接合された状態のパッケージ基板３０と、プリント基板２０とを接合する。具体的には、パッケージ基板３０のＢＧＡコネクタ３１をプリント基板２０の対応するパッド２６に接するようにパッケージ基板３０をプリント基板２０上に搭載する。その後、リフロー処理によってＢＧＡコネクタ３１を構成する半田ボールを溶融させ、パッケージ基板３０をプリント基板２０に接合する。これにより、半導体チップ４０の電源端子４２およびパッケージ基板３０の電源配線３２は、プリント基板２０の電源配線２１に電気的に接続される。
【００３４】
続いて、バスバー６０とプリント基板２０とを接合する。バスバー６０とプリント基板２０との接合は、ねじ止めまたは半田付け等によって行うことが可能である。図６は、バスバー６０とプリント基板２０との接合をねじ止めにより行う場合を示す断面図である。バスバー６０のリッド５０との接合部側の端部とは反対側の端部６０Ｅは、プリント基板２０のパッド２７に当接される。バスバー６０の端部６０Ｅ側には、ねじ穴６１が設けられており、プリント基板２０のパッド２７の形成位置には、貫通孔２８が設けられている。なお、プリント基板２０のグランド配線２２は、貫通孔２８を回避するように設けられている。ねじ７２が、プリント基板２０の面２０Ｂ側から貫通孔２８に挿通され、バスバー６０のねじ穴６１に嵌入される。これにより、バスバー６０とプリント基板２０とが接合される。バスバー６０は、プリント基板２０のグランド配線２２に電気的に接続される。なお、バスバー６０とプリント基板２０との接合を半田付けにより行う場合には、ねじ穴６１や貫通孔２８は不要である。また、バスバー６０とプリント基板２０との接合を半田付けにより行う場合には、パッケージ基板３０とプリント基板２０との接合およびバスバー６０とプリント基板２０との接合を一括処理（一括リフロー）にて行うことが可能である。
【００３５】
なお、上記の製造方法では、バスバー６０とリッド５０との接合を最初に行う場合を例示したが、これに限定されるものではない。例えば、半導体チップ４０およびリッド５０が接合された状態のパッケージ基板３０とプリント基板２０との接合を行った後にバスバー６０とリッド５０との接合およびバスバー６０とプリント基板２０との接合を行ってもよい。
【００３６】
図７は、配線基板構造体１０の電力供給経路（電流経路）Ｐを示す断面図である。半導体チップ４０において消費される電力は電源部１４から供給される。電源部１４の正極１４Ａから出力された電流は、プリント基板２０のパッド２４から入力され、電源配線２１を経由してパッド２６Ａから出力される。電流がプリント基板２０の電源配線２１を流れる区間を区間Ａとする。
【００３７】
プリント基板２０のパッド２６Ａから出力された電流は、ＢＧＡコネクタ３１からパッケージ基板３０に入力される。電流がＢＧＡコネクタ３１を流れる区間を区間Ｂとする。パッケージ基板３０に入力された電流は、パッケージ基板３０の電源配線３２を流れ、パッド３４Ａから出力される。電流がパッケージ基板３０の電源配線３２を流れる区間を区間Ｃとする。
【００３８】
パッケージ基板３０のパッド３４Ａから出力された電流は、バンプ４１から半導体チップ４０に入力される。電流がバンプ４１を流れる区間を区間Ｄとする。半導体チップ４０に入力された電流は、半導体チップ４０に形成された集積回路、グランド配線４３、ＴＳＶ４４を経由してグランド端子４５から出力される。
【００３９】
半導体チップ４０のグランド端子４５から出力された電流は、接合部材４６を経由してリッド５０に入力される。電流が接合部材４６を流れる区間を区間Ｅとする。リッド５０内の電流は、バスバー６０に向けて流れる。電流がリッド５０を流れる区間を区間Ｆとする。
【００４０】
バスバー６０に入力された電流は、バスバー６０の内部を経由してプリント基板２０のパッド２７に入力される。電流がバスバー６０を流れる区間を区間Ｇとする。プリント基板２０に入力された電流は、グランド配線２２を経由してパッド２５から出力される。電流がプリント基板２０のグランド配線２２を流れる区間を区間Ｈとする。プリント基板２０のパッド２５から出力された電流は、電源部１４の負極１４Ｂに入力される。
【００４１】
以上のように、配線基板構造体１０において、区間Ａ〜区間Ｈを含む電力供給経路（電流経路）Ｐが形成されている。このように、配線基板構造体１０において、リッド５０は、半導体チップ４０を保護する機能、半導体チップ４０から発せられる熱を外部に放出する機能、外部からの電磁ノイズを遮蔽する機能に加え、電力供給経路（電流経路）Ｐの一部としての機能も有する。
【００４２】
図８は、配線基板構造体１０の電力供給経路（電流経路）の区間Ａ〜区間Ｈの各々に対応する配線抵抗を示す図である。配線基板構造体１０は、電力供給経路（電流経路）Ｐの区間Ａ〜区間Ｄにそれぞれ対応する電源側の配線抵抗ＲＡ〜ＲＤを有し、区間Ｅ〜区間Ｈにそれぞれ対応するグランド側の配線抵抗ＲＥ〜ＲＨを有する。図８において、電力供給経路（電流経路）Ｐを流れる電流が破線矢印で示されている。図９は、上記の配線抵抗ＲＡ〜ＲＨの各々の抵抗値の一例を示す表である。
【００４３】
配線抵抗ＲＡ〜ＲＨの抵抗値ｒは、下記の（１）式によって算出される。
ｒ＝ρ・Ｌ／Ｓ  ・・・  （１）
ここでρは配線材の抵抗率であり、例えば銅の抵抗率は、１．８×１０−８［Ω・ｍ］である。Ｌは、配線長、Ｓは配線の断面積である。
【００４４】
区間Ａは、プリント基板２０の電源配線２１によって形成される電力供給経路（電流経路）Ｐの区間である。プリント基板２０の電源配線２１の配線材を銅、配線幅を３０ｍｍ、配線厚を３５μｍ、配線長を３０ｍｍ、層数を５として推定される区間Ａにおける配線抵抗ＲＡの抵抗値は、０．１０２８６ｍΩである。
【００４５】
区間Ｂは、ＢＧＡコネクタ３１によって形成される電力供給経路（電流経路）Ｐの区間である。１個あたり０．１５ｍΩの抵抗値を有する２００個のＢＧＡを用いたものとして推定される区間Ｂにおける配線抵抗ＲＢの抵抗値は、０．０００７５ｍΩである。
【００４６】
区間Ｃは、パッケージ基板３０の電源配線３２によって形成される電力供給経路（電流経路）Ｐの区間である。パッケージ基板３０の電源配線３２の配線材を銅、配線幅を３０ｍｍ、配線厚を３０μｍ、配線長を３０ｍｍ、層数を５として推定される区間Ｃにおける配線抵抗ＲＣの抵抗値は、０．１２０００ｍΩである。
【００４７】
区間Ｄは、バンプ４１によって形成される電力供給経路（電流経路）Ｐの区間である。１個あたり０．２６ｍΩの抵抗値を有する２００個のＣ４バンプを用いたものとして推定される区間Ｄにおける配線抵抗ＲＤの抵抗値は、０．００１３０ｍΩである。
【００４８】
区間Ｅは、接合部材４６によって形成される電力供給経路（電流経路）Ｐの区間である。接合部材４６の配線材を半田、配線幅を３０ｍｍ、配線厚を２６５μｍ、配線長を３０ｍｍとして推定される区間Ｅにおける配線抵抗ＲＥの抵抗値は、０．００００３ｍΩである。
【００４９】
区間Ｆは、リッド５０によって形成される電力供給経路（電流経路）Ｐの区間である。リッド５０の配線材を銅、配線幅を５０ｍｍ、配線厚を３ｍｍ、配線長を３０ｍｍとして推定される区間Ｆにおける配線抵抗ＲＦの抵抗値は、０．００３６０ｍΩである。
【００５０】
区間Ｇは、バスバー６０によって形成される電力供給経路（電流経路）Ｐの区間である。バスバー６０の配線材を銅、配線幅を５０ｍｍ、配線厚を３ｍｍ、配線長を２０ｍｍとして推定される区間Ｇにおける配線抵抗ＲＧの抵抗値は、０．００２４０ｍΩである。
【００５１】
区間Ｈは、プリント基板２０のグランド配線２２によって形成される電力供給経路（電流経路）Ｐの区間である。グランド配線２２の配線材を銅、配線幅を３０ｍｍ、配線厚を３５μｍ、配線長を１０ｍｍ、層数を５として推定される区間Ｈにおける配線抵抗ＲＨの抵抗値は、０．０３４２９ｍΩである。
【００５２】
以上より、上記の配線仕様を適用した場合における配線基板構造体１０の電力供給経路（電流経路）Ｐの全区間の配線抵抗は、０．２７ｍΩと推定される。なお、この電力供給経路（電流経路）Ｐに例えば１００Ａの電流を流した場合の電圧降下は、２７ｍＶであり、損失は２．７Ｗとなる。
【００５３】
図１０は、比較例に係る配線基板構造体１１の構成および配線基板構造体１１における電力供給電流経路（電流経路）を示す断面図である。なお、図１０において、図１に示す開示の技術の実施形態に係る配線基板構造体１０の構成要素と同一または対応する構成要素については、同一の参照符号を付与し、重複する説明は省略する。
【００５４】
比較例に係る配線基板構造体１１は、リッド５０を電力供給経路（電流経路）として使用しない点が開示の技術の実施形態に係る配線基板構造体１０と異なる。すなわち、比較例に係る配線基板構造体１１において、半導体チップ４０のグランド端子４５は、電源端子４２と同じ面内に設けられ、バンプ４１およびパッケージ基板３０のパッド３４Ｂを介してパッケージ基板３０のグランド配線３５に電気的に接続されている。リッド５０は、接合部材４６を介して半導体チップ４０の面４０Ｂに接合されているものの、半導体チップ４０の電源端子４２またはグランド端子４５には接続されておらず、リッド５０には電流が流れない。パッケージ基板３０のグランド配線３５は、ＢＧＡコネクタ３１およびプリント基板２０のパッド２６Ａを介してプリント基板２０のグランド配線２２に電気的に接続されている。
【００５５】
比較例に係る配線基板構造体１１における電力供給経路（電流経路）Ｐの区間Ａ〜区間Ｄは、開示の技術の実施形態に係る配線基板構造体１０と同様であるので、重複する説明は省略する。
【００５６】
電力供給経路（電流経路）Ｐの区間Ａ〜区間Ｄを経由して半導体チップ４０のグランド端子４５から出力された電流は、バンプ４１を経由してパッケージ基板３０のパッド３４Ｂに入力される。半導体チップ４０から出力された電流がバンプ４１を流れる区間を区間Ｉとする。
【００５７】
パッド３４Ｂからパッケージ基板３０に入力された電流は、パッケージ基板３０のグランド配線３５を流れ、ＢＧＡコネクタ３１およびパッド２６Ｂを経由してプリント基板２０に入力される。半導体チップ４０から出力された電流がパッケージ基板３０のグランド配線３５を流れる区間を区間Ｊとし、ＢＧＡコネクタ３１を流れる区間を区間Ｋとする。
【００５８】
プリント基板２０に入力された電流は、グランド配線２２を経由してパッド２５から出力される。電流がプリント基板２０のグランド配線２２を流れる区間を区間Ｌとする。パッド２５から出力された電流は、電源部１４の負極１４Ｂに入力される。
【００５９】
図１１は、比較例に係る配線基板構造体１１の電力供給経路（電流経路）Ｐの区間Ａ〜区間Ｌの各々に対応する配線抵抗を示す図である。比較例に係る配線基板構造体１１は、電力供給経路（電流経路）の区間Ａ〜区間Ｄにそれぞれ対応する電源側の配線抵抗ＲＡ〜ＲＤを有し、区間Ｉ〜区間Ｌにそれぞれ対応するグランド側の配線抵抗ＲＩ〜ＲＬを有する。図１１において、電力供給経路（電流経路）Ｐを流れる電流が破線矢印で示されている。
【００６０】
図１２は、図１１に示された配線抵抗ＲＡ〜ＲＬの抵抗値の一例を示す表である。区間Ａ〜区間Ｄの配線抵抗ＲＡ〜ＲＤについては、上記した開示の技術の実施形態に係る配線基板構造体１０における電力供給経路（電流経路）Ｐの区間Ａ〜区間Ｄの配線抵抗ＲＡ〜ＲＤと同様であるので、重複する説明は省略する。
【００６１】
区間Ｉは、バンプ４１によって形成される電力供給経路（電流経路）Ｐの区間である。１個あたり０．２６ｍΩの抵抗値を有する２００個のＣ４バンプを用いたものとして推定される区間Ｉにおける配線抵抗ＲＩの抵抗値は、０．００１３０ｍΩである。
【００６２】
区間Ｊは、パッケージ基板３０のグランド配線３５によって形成される電力供給経路（電流経路）Ｐの区間である。グランド配線３５の配線材を銅、配線幅を３０ｍｍ、配線厚を３０μｍ、配線長を３０ｍｍ、グランド配線３５の層数を５として推定される区間Ｊにおける配線抵抗ＲＪの抵抗値は、０．１２０００ｍΩである。
【００６３】
区間Ｋは、ＢＧＡコネクタ３１によって形成される電力供給経路（電流経路）Ｐの区間である。１個あたり０．１５ｍΩの抵抗値を有する２００個のＢＧＡを用いたものとして推定される区間Ｋにおける配線抵抗ＲＫの抵抗値は、０．０００７５ｍΩである。
【００６４】
区間Ｌは、プリント基板２０のグランド配線２２によって形成される電力供給経路（電流経路）Ｐの区間である。グランド配線２２の配線材を銅、配線幅を３０ｍｍ、配線厚を３５μｍ、配線長を３０ｍｍ、グランド配線２２の層数を５として推定される区間Ｈにおける配線抵抗ＲＬの抵抗値は、０．１０２８６ｍΩである。
【００６５】
以上より、上記の配線仕様を適用した場合における比較例に係る配線基板構造体１１の電力供給経路（電流経路）Ｐの全区間の配線抵抗は、０．４５ｍΩと推定される。この電力供給経路（電流経路）Ｐに例えば１００Ａの電流を流した場合の電圧降下は、４５ｍＶであり、損失は４．５Ｗとなる。
【００６６】
以下において、開示の技術の実施形態に係る配線基板構造体１０と比較例に係る配線基板構造体１１とを比較する。
【００６７】
開示の技術の実施形態に係る配線基板構造体１０のグランド側の電力供給経路（電流経路）は、接合部材４６（区間Ｅ）、リッド５０（区間Ｆ）、バスバー６０（区間Ｇ）およびプリント基板２０のグランド配線２２（区間Ｈ）によって形成される。一方、比較例に係る配線基板構造体１１のグランド側の電力供給経路（電流経路）は、バンプ４１（区間Ｉ）、パッケージ基板３０のグランド配線３５（区間Ｊ）、ＢＧＡコネクタ３１（区間Ｋ）およびプリント基板２０のグランド配線２２（区間Ｌ）によって形成される。すなわち、配線基板構造体１０のグランド側の電力供給経路（電流経路）は、比較例に係る配線基板構造体１１におけるグランド配線３５によって形成される電力供給経路（電流経路）の区間Ｊを、リッド５０に置き換えたものとみなすことができる。
【００６８】
パッケージ基板３０のグランド配線３５は、導体の箔によって形成されるため、多層配線を用いて各配線層のグランド配線３５を並列接続したとしても配線抵抗の抵抗値を小さくすることは困難である。一方、リッド５０は、グランド配線３５の厚さよりも十分に厚い導体で形成されるので、リッド５０の配線抵抗は、グランド配線３５の配線抵抗よりも十分に小さい値となる。図９および図１２に例示した配線仕様によれば、パッケージ基板３０のグランド配線３５の５層分の合計の配線厚は１５０μｍであるのに対して、リッド５０の配線厚は３ｍｍであり、グランド配線３５の２０倍である。すなわち、リッド５０の単位面積（配線長×配線幅）あたりの抵抗値は、グランド配線３５の単位面積（配線長×配線幅）あたりの抵抗値の２０分の１である。
【００６９】
また、パッケージ基板３０においては、配線パターンのレイアウトの制約によりグランド配線３５を含む各配線の配線幅を大きくすることは容易ではない。一方、リッド５０には、そのような制約はなく、配線幅を大きくすることは比較的容易である。図９および図１２に例示した配線仕様によれば、パッケージ基板３０のグランド配線３５の配線幅は３０ｍｍであるのに対してリッド５０の配線幅（電流が通過する部分の幅）は、５０ｍｍであり、グランド配線３５の１．６７倍である。
【００７０】
従って、開示の技術の実施形態に係る配線基板構造体１０において、パッケージ基板３０のグランド配線３５によって形成される比較例に係る電力供給経路（電流経路）の区間Ｊを、リッド５０に置き換えることにより、電力供給経路（電流経路）の配線抵抗を小さくすることが可能となる。
【００７１】
また、配線基板構造体１０において、バスバー６０をリッド５０の電源部１４側の端部に配置することで、バスバー６０とプリント基板２０との接続位置を電源部１４に近づけることができる。従って、プリント基板２０のグランド配線２２の長さを、比較例に係る配線基板構造体１１におけるグランド配線２２の長さよりも短くすることが可能である。図９および図１２に例示した配線仕様によれば、比較例に係るグランド配線２２の長さが３０ｍｍであるのに対して、開示の技術の実施形態に係るグランド配線２２の長さは１０ｍｍであり、比較例に係るグランド配線２２の３分の１である。すなわち、開示の技術の実施形態に係る配線基板構造体１０の電力供給経路（電流経路）は、比較例に係る配線基板構造体１１のグランド配線２２によって形成される電力供給経路（電流経路）の区間Ｌの一部を、リッド５０に置き換えたものとみなすことができる。
【００７２】
プリント基板２０のグランド配線２２は、パッケージ基板３０と同様、導体の箔によって形成されるため、多層配線を用いて各配線層のグランド配線２２を並列接続したとしても配線抵抗の抵抗値を小さくすることは困難である。一方、リッド５０は、グランド配線２２の厚さよりも十分に厚い導体で形成されるので、リッド５０の配線抵抗は、グランド配線２２の配線抵抗よりも十分に小さい値となる。図９および図１２に例示した配線仕様によれば、比較例に係るグランド配線２２の５層分の合計の配線厚は１７５μｍであるのに対して、リッド５０の配線厚は３ｍｍであり、グランド配線２２の１７倍である。すなわち、リッド５０の単位面積（配線長×配線幅）あたりの抵抗値は、グランド配線２２の単位面積（配線長×配線幅）あたりの抵抗値の１７分の１である。
【００７３】
また、プリント基板２０においては、パッケージ基板３０と同様、配線パターンのレイアウトの制約によりグランド配線２２を含む各配線の配線幅を大きくすることは容易ではない。一方、リッド５０には、そのような制約はなく、配線幅を大きくすることは比較的容易である。図９および図１２に例示した配線仕様によれば、プリント基板２０のグランド配線２２の配線幅は３０ｍｍであるのに対して、リッド５０の配線幅（電流が通過する部分の幅）は、５０ｍｍであり、グランド配線２２の１．６７倍である。
【００７４】
従って、配線基板構造体１０において、比較例に係る配線基板構造体１１におけるグランド配線２２によって形成される電力供給経路（電流経路）の区間Ｌの一部を、リッド５０に置き換えることにより、電力供給経路（電流経路）の配線抵抗を小さくすることが可能となる。
【００７５】
上記したように、比較例に係る配線基板構造体１１の電力供給経路（電流経路）Ｐの配線抵抗は、０．４５ｍΩと推定され、開示の技術の実施形態に係る配線基板構造体１０の電力供給経路（電流経路）Ｐの配線抵抗は、０．２７ｍΩと推定される。
【００７６】
比較例に係る配線基板構造体１１の電力供給経路（電流経路）Ｐに例えば１００Ａの電流を流した場合の電圧降下は４５ｍＶと推定される。ここで、半導体チップ４０の電源端子４２とグランド端子４５との間に印加される駆動電圧の許容範囲が、例えば０．８５Ｖ±５％（±４２．５ｍＶ）である場合について考える。この場合において、電力供給経路（電流経路）Ｐにおける電圧降下が４５ｍＶであると、半導体チップ４０の電源端子４２とグランド端子４５との間に印加される駆動電圧が許容範囲から外れてしまうことになる。すなわち、配線基板構造体１１の電力供給経路（電流経路）に１００Ａの電流を流した場合には、半導体チップ４０が誤動作を起こすおそれがある。
【００７７】
一方、開示の技術の実施形態に係る配線基板構造体１０の電力供給経路（電流経路）Ｐに１００Ａの電流を流した場合の電圧降下は２７ｍＶと推定される。すなわち、配線基板構造体１０の電力供給経路（電流経路）に１００Ａの電流を流しても、半導体チップ４０の電源端子４２とグランド端子４５との間に印加される駆動電圧が許容範囲から外れてしまうことはない。
【００７８】
以上のように、開示の技術の実施形態に係る配線基板構造体１０によれば、比較例に係る配線基板構造体１１のパッケージ基板３０のグランド配線３５によって形成される電力供給経路（電流経路）の区間Ｊを、リッド５０に置き換えることができる。また、比較例に係る配線基板構造体１１のプリント基板２０のグランド配線２２によって形成される電力供給経路（電流経路）の区間Ｌの一部を、リッド５０に置き換えることができる。従って、開示の技術の実施形態に係る配線基板構造体１０によれば、電力供給経路（電流経路）の配線抵抗を、比較例に係る配線基板構造体１１よりも小さくすることが可能となる。従って、電力供給経路（電流経路）上における電圧降下、損失、発熱を比較例に係る配線基板構造体１１よりも小さくすることが可能となる。
【００７９】
なお、上記の実施形態では、リッド５０およびバスバー６０を、電力供給経路（電流経路）Ｐのグランド側に配置する場合について例示したが、リッド５０およびバスバー６０を電源側に配置する構成とすることも可能である。すなわち、この場合、電源部１４の正極１４Ａから出力された電流は、プリント基板２０の電源配線、バスバー６０、リッド５０および接合部材４６を経由して半導体チップ４０に入力される。半導体チップ４０から出力された電流は、バンプ４１、パッケージ基板３０のグランド配線、ＢＧＡコネクタ３１、プリント基板２０のグランド配線を経由して電源部１４の負極１４Ｂに入力される。
【００８０】
半導体チップ４０が複数の電源部からの電力供給を必要とする多電源デバイスである場合には、複数の電源部から出力された電流は、各電源部に接続された電源側の複数の電力供給経路（電流経路）を介して半導体チップ４０に入力され、グランド側の電力供給経路（電流経路）で合流する。従って、半導体チップ４０が多電源デバイスである場合には、電源側の１つの電力供給経路（電流経路）よりもグランド側の電力供給経路（電流経路）の方がより大きい電流が流れる。電力供給経路（電流経路）の電源側およびグランド側のうち、より大きい電流が流れるグランド側にリッド５０を配置することにより、配線抵抗による電圧降下を効果的に抑えることができる。
【００８１】
また、リッド５０を電力供給経路（電流経路）の電源側に配置した場合には、他の部品と接触しないように配慮する必要がある。また、リッド５０から電磁ノイズが放射されるおそれもある。このような観点からもリッド５０は、電力供給経路（電流経路）のグランド側に配置した方が好ましい。
【００８２】
また、上記の実施形態では、リッド５０およびバスバー６０は、その全体が導電体によって構成されている場合を例示したが、少なくとも電流経路を形成する部分が導電体であればよい。
【００８３】
以上の実施形態に関し、更に以下の付記を開示する。
【００８４】
（付記１）
電力供給経路を形成する第１の配線および第２の配線を有する第１の配線基板と、
前記第１の配線基板に搭載され、前記第１の配線に電気的に接続された第３の配線を有する第２の配線基板と、
前記第２の配線基板に搭載され、前記第３の配線に電気的に接続された半導体チップと、
前記第２の配線基板に搭載され、前記半導体チップに電気的に接続された蓋体と、
前記蓋体と前記第２の配線とを電気的に接続する接続部と、
を含む配線基板構造体。
【００８５】
（付記２）
前記第１の配線と前記第３の配線は正極側であり、前記蓋体と前記接続部と前記第２の配線は負極側である、
付記１記載の配線基板構造体。
【００８６】
（付記３）
前記半導体チップは、前記第２の配線基板に対向する面に形成された第１の端子と、前記第２の配線基板に対向する面とは反対側の面に形成された第２の端子と、を有し、
前記第１の端子は、前記第３の配線に電気的に接続され、
前記蓋体は、前記半導体チップを覆い且つ前記第２の端子に電気的に接続された導電体を有する
付記１または付記２に記載の配線基板構造体。
【００８７】
（付記４）
前記電力供給経路は、前記第１の配線に接続された電源部の正極から出力された電流が、前記第１の配線、前記第３の配線、前記第１の端子、前記第２の端子、前記蓋体、前記接続部および前記第２の配線を経由して、前記第２の配線に接続された前記電源部の負極に至る経路である
付記３に記載の配線基板構造体。
【００８８】
（付記５）
前記電源部は、前記第１の配線基板に搭載された、
付記４に記載の配線基板構造体。
【００８９】
（付記６）
前記接続部は、前記蓋体の前記電源部側の端部に接合されている
付記４または付記５に記載の配線基板構造体。
【００９０】
（付記７）
前記接続部は、一方の端部が前記蓋体に接合され、他方の端部が前記第１の配線基板に接合された棒状部材である
付記１から付記６のいずれか１つに記載の配線基板構造体。
【００９１】
（付記８）
前記第３の配線と前記第１の配線とは、ボール状の接続端子を介して電気的に接続されている
付記１から付記７のいずれか１つに記載の配線基板構造体。
【００９２】
（付記９）
前記第１の端子と前記第３の配線とは、ボール状の接続端子を介して電気的に接続されている
付記３に記載の配線基板構造体。
【００９３】
（付記１０）
電力供給経路を形成する第１の配線および第２の配線を有する第１の配線基板に第３の配線を有する第２の配線基板を搭載し、前記第３の配線と前記第１の配線とを電気的に接続させる工程と、
半導体チップを前記第２の配線基板に搭載し、前記半導体チップと前記第３の配線とを電気的に接続させる工程と、
蓋体を前記第２の配線基板に搭載し、前記半導体チップと前記蓋体とを電気的に接続させる工程と、
導電体を含む接続部と前記蓋体とを接合する工程と、
前記接続部と前記第１の配線基板とを接合して、前記接続部と前記第２の配線とを電気的に接続させる工程と、
を含む配線基板構造体の製造方法。
【００９４】
（付記１１）
前記第１の配線と前記第３の配線を正極側とし、前記蓋体と前記接続部と前記第２の配線を負極側とした
付記１０記載の製造方法。
【００９５】
（付記１２）
前記半導体チップは、一方の面に第１の端子を有し、他方の面に第２の端子を有し、
前記半導体チップを前記第２の配線基板に搭載する工程において、前記第１の端子を前記第３の配線に電気的に接続させ、
前記蓋体を前記第２の配線基板に搭載する工程において、前記蓋体を前記第２の端子に電気的に接続させる
付記１０または付記１１に記載の製造方法。
【００９６】
（付記１３）
前記電力供給経路は、前記第１の配線に接続された電源部の正極から出力された電流が、前記第１の配線、前記第３の配線、前記第１の端子、前記第２の端子、前記蓋体、前記接続部および前記第２の配線を経由して、前記第２の配線に接続された前記電源部の負極に至る経路である
付記１２に記載の製造方法。
【００９７】
（付記１４）
前記電源部を前記第１の配線基板に搭載する工程を更に含む
付記１３に記載の製造方法。
【００９８】
（付記１５）
前記接続部を、前記蓋体の前記電源部側の端部に接合する
付記１３または付記１４のいずれか１つに記載の製造方法。
【００９９】
（付記１６）
前記接続部は、一方の端部が前記蓋体に接合され、他方の端部が前記第１の配線基板に接合された棒状部材である
付記１０から付記１５のいずれか１つに記載の製造方法。
【０１００】
（付記１７）
前記第３の配線と前記第１の配線とを、ボール状の接続端子を介して電気的に接続させる
付記１０から付記１６のいずれか１つに記載の製造方法。
【０１０１】
（付記１８）
前記第１の端子と前記第３の配線とを、ボール状の接続端子を介して電気的に接続させる
付記１２に記載の製造方法。
【符号の説明】
【０１０２】
１０  配線基板構造体
１２  半導体パッケージ
１４  電源部
２０  プリント基板
２１  電源配線
２２  グランド配線
３０  パッケージ基板
３１  ＢＧＡコネクタ
３２  電源配線
４０  半導体チップ
４１  バンプ
４２  電源端子
４５  グランド端子
５０  リッド
６０  バスバー
【図１】
2016025159.tif 000003
【図２】
2016025159.tif 000004
【図３】
2016025159.tif 000005
【図４Ａ】
2016025159.tif 000006
【図４Ｂ】
2016025159.tif 000007
【図４Ｃ】
2016025159.tif 000008
【図４Ｄ】
2016025159.tif 000009
【図５】
2016025159.tif 000010
【図８】
2016025159.tif 000011
【図９】
2016025159.tif 000012
【図１１】
2016025159.tif 000013
【図１２】
2016025159.tif 000014
【図６】
2016025159.tif 000015
【図７】
2016025159.tif 000016
【図１０】
2016025159.tif 000017