(57)【要約】【課題】電力伝送方向が切り替わるタイミングを意図通りに制御しやすい、電力変換装置の提供。【解決手段】１次側コイルと２次側コイルとを有する変圧器と、ブリッジ部分に前記１次側コイルが設けられる１次側フルブリッジ回路と、ブリッジ部分に前記２次側コイルが設けられる２次側フルブリッジ回路と、前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの間の位相差を制御して、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間で伝送される伝送電力を調整する制御部とを備え、前記制御部は、前記位相差の絶対値が所定値以下に低下すると、前記位相差の正負を反転させて、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間の電力伝送方向を切り替える、電力変換装置。【選択図】図１
2016103892.tif 000002
【特許請求の範囲】
【請求項１】
１次側コイルと２次側コイルとを有する変圧器と、
ブリッジ部分に前記１次側コイルが設けられる１次側フルブリッジ回路と、
ブリッジ部分に前記２次側コイルが設けられる２次側フルブリッジ回路と、
前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの間の位相差を制御して、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間で伝送される伝送電力を調整する制御部とを備え、
前記制御部は、前記位相差の絶対値が第１の所定値以下に低下すると、前記位相差の正負を反転させて、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間の電力伝送方向を切り替える、電力変換装置。
【請求項２】
前記制御部は、前記位相差の絶対値が第２の所定値以上に上昇するまで、前記位相差の正負を反転させた状態を維持する、請求項１に記載の電力変換装置。
【請求項３】
前記制御部は、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路のスイッチングのデューティ比を固定した状態で、前記位相差の正負を反転させる、請求項１又は２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
１次側コイルと２次側コイルとを有する変圧器と、ブリッジ部分に変圧器の１次側コイルが設けられる１次側フルブリッジ回路と、ブリッジ部分に変圧器の２次側コイルが設けられる２次側フルブリッジ回路とを備える、電力変換装置が知られている（例えば、特許文献１を参照）。この電力変換装置は、１次側フルブリッジ回路のスイッチングと２次側フルブリッジ回路のスイッチングとの間の位相差φを制御して、１次側フルブリッジ回路と２次側フルブリッジ回路との間で伝送される伝送電力Ｐを調整する制御部とを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような電力変換装置は、位相差φの正負を切り替えることにより、１次側フルブリッジ回路と２次側フルブリッジ回路との間で伝送電力Ｐの伝送方向（電力伝送方向）を切り替える機能を有する。しかしながら、図１に示されるように、電力伝送方向が切り替わる零付近に位相差φが制御される範囲に、変圧器の磁界が不安定になりやすく、位相差φの増減と伝送電力Ｐの増減とが一対一対応しない不感帯がある。そのため、電力伝送方向が切り替わるタイミングを意図通りに制御することが難しい。
【０００５】
そこで、電力伝送方向が切り替わるタイミングを意図通りに制御しやすい、電力変換装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
一つの案では、
１次側コイルと２次側コイルとを有する変圧器と、
ブリッジ部分に前記１次側コイルが設けられる１次側フルブリッジ回路と、
ブリッジ部分に前記２次側コイルが設けられる２次側フルブリッジ回路と、
前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの間の位相差を制御して、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間で伝送される伝送電力を調整する制御部とを備え、
前記制御部は、前記位相差の絶対値が所定値以下に低下すると、前記位相差の正負を反転させて、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間の電力伝送方向を切り替える、電力変換装置が提供される。
【発明の効果】
【０００７】
一態様によれば、制御部は位相差の増減と伝送電力の増減とが一対一対応しない零付近を跨いで位相差を制御できるため、電力伝送方向が切り替わるタイミングを制御部は意図通りに制御することが容易になる。
【図面の簡単な説明】
【０００８】
【図１】位相差が零付近のときの動作波形の一例を示す図である。
【図２】電力変換装置の一例を示す図である。
【図３】電力変換装置の動作の一例を示すタイミングチャートである。
【図４】電力伝送方向の切り替え制御の一例を示すフローチャートである。
【図５】電力伝送方向の切り替え制御の一例を示すタイミングチャートである。
【図６】スイッチング周波数を低くし１パルス当たりの位相差を大きくする場合の一例を示すタイミングチャートである。
【図７】電力変換装置の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に従って説明する。
【００１０】
図２は、電力変換装置の一実施形態である電源装置１０１の構成の一例を示す図である。電源装置１０１は、例えば、自動車等の車両に搭載され、車両に搭載される各負荷に配電する車両用電源システムの一例である。電源装置１０１は、例えば、電源回路１０と、制御回路５０とを備える。
【００１１】
電源回路１０は、少なくとも３つ以上の複数のポートを有し、それらの複数のポートのうちから任意の２つのポートが選択され、選択された２つのポートの間で電力変換を行う機能を有する電力変換回路の一例である。本実施形態の電源回路１０は、４つのポートを有し、例えば、第１のポート６０ａと、第２のポート６０ｃと、第３のポート６０ｂと、第４のポート６０ｄと、コンバータ１１とを備える。
【００１２】
第１のポート６０ａは、電源回路１０の第１の端子部の一例であり、例えば、負荷６１ａが接続される。
【００１３】
負荷６１ａは、単数又は複数の１次側高電圧系負荷の一例である。高電圧系（例えば、４８Ｖ系）の負荷６１ａの具体例として、操舵をアシストする電動パワーステアリング装置などが挙げられる。
【００１４】
第２のポート６０ｃは、電源回路１０の第２の端子部の一例であり、例えば、バッテリ６２ｃ及び負荷６１ｃが接続される。
【００１５】
バッテリ６２ｃは、バッテリ６２ｃと同じ電圧系で動作する負荷６１ｃに直流電力を供給可能な１次側低電圧系電源の一例である。低電圧系（例えば、４８Ｖ系よりも低い１２Ｖ系）のバッテリ６２ｃは、補機バッテリ（auxiliary  battery）と呼ばれることがある。バッテリ６２ｃの具体例として、鉛バッテリ等の二次電池が挙げられる。バッテリ６２ｃは、例えば、不図示のオルタネータ等の充電手段によって充電されることも可能である。
【００１６】
負荷６１ｃは、単数又は複数の１次側低電圧系負荷の一例である。負荷６１ｃは、補機負荷（auxiliary  load）と呼ばれることがある。負荷６１ｃの具体例として、所定の機器を制御するＥＣＵ（電子制御装置）などが挙げられる。
【００１７】
第３のポート６０ｂは、電源回路１０の第３の端子部の一例であり、例えば、バッテリ６２ｂ及び負荷６１ｂが接続される。
【００１８】
バッテリ６２ｂは、バッテリ６２ｂと同じ電圧系で動作する負荷６１ｂに直流電力を供給可能な２次側高電圧系電源の一例である。高電圧系（例えば、４８Ｖ系よりも高い２８８Ｖ系）のバッテリ６２ｂは、主機バッテリ（propulsion  battery／traction  battery）と呼ばれることがある。バッテリ６２ｂの具体例として、リチウムイオンバッテリ等の二次電池が挙げられる。バッテリ６２ｂは、例えば、負荷６１ｂからの回生電力によって充電されることも可能である。
【００１９】
負荷６１ｂは、単数又は複数の２次側高電圧系負荷の一例である。負荷６１ｂの具体例として、直流電力を交流電力に変換するインバータなどが挙げられる。
【００２０】
第４のポート６０ｄは、電源回路１０の第４の端子部の一例であり、例えば、電源６２ｄ及び負荷６１ｄが接続される。
【００２１】
電源６２ｄは、第４のポート６０ｄと負荷６１ｄの少なくとも一つに直流電力を供給可能な２次側低電圧系電源の一例である。低電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）の電源６２ｄの具体例として、ソーラー電源（ソーラー発電装置）、商用交流電力を直流電力に変換するＡＣ−ＤＣコンバータ、二次電池などが挙げられる。
【００２２】
負荷６１ｄは、電源６２ｄと同じ電圧系で動作する単数又は複数の２次側低電圧系負荷の一例である。
【００２３】
ポート電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄは、それぞれ、第１のポート６０ａ，第２のポート６０ｃ，第３のポート６０ｂ，第４のポート６０ｄにおける入力電圧又は出力電圧である。
【００２４】
コンバータ１１は、一方のポートに入力される直流電力を電圧変換し、電圧変換後の直流電力を他方のポートに出力するＤＣ−ＤＣコンバータの一例である。本実施形態のコンバータ１１は、例えば、変圧器４００と、１次側フルブリッジ回路２００と、２次側フルブリッジ回路３００とを備える。１次側フルブリッジ回路２００と２次側フルブリッジ回路３００とは、変圧器４００で磁気結合される。第１のポート６０ａ及び第２のポート６０ｃを含む１次側ポートと、第３のポート６０ｂ及び第４のポート６０ｄを含む２次側ポートとは、変圧器４００を介して接続される。
【００２５】
変圧器４００は、１次側コイル２０２と２次側コイル３０２を有し、１次側コイル２０２と２次側コイル３０２とが結合係数ｋＴで磁気結合することで、１次側コイル２０２と２次側コイル３０２との巻き数比が１：Ｎの変圧器として機能する。Ｎは、１よりも大きい正数である。変圧器４００は、例えば、センタータップ２０２ｍ，３０２ｍを有するセンタータップ式変圧器である。
【００２６】
１次側コイル２０２は、１次側第１巻線２０２ａと、１次側第２巻線２０２ｂと、１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点から引き出されるセンタータップ２０２ｍとを有する。１次側第１巻線２０２ａの巻き数は、１次側第２巻線２０２ｂの巻き数と等しい。センタータップ２０２ｍは、第２のポート６０ｃの高電位側の端子６１６に接続される。
【００２７】
２次側コイル３０２は、２次側第１巻線３０２ａと、２次側第２巻線３０２ｂと、２次側第１巻線２０２ａと２次側第２巻線３０２ｂとの中間接続点から引き出されるセンタータップ３０２ｍとを有する。２次側第１巻線３０２ａの巻き数は、２次側第２巻線３０２ｂの巻き数と等しい。センタータップ３０２ｍは、第４のポート６０ｄの高電位側の端子６２２に接続される。
【００２８】
１次側フルブリッジ回路２００は、変圧器４００の１次側に設けられる。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、第１上アームＵ１と、第１下アーム／Ｕ１と、第２上アームＶ１と、第２下アーム／Ｖ１とを含んで構成される１次側電力変換部の一例である。
【００２９】
第１上アームＵ１と、第１下アーム／Ｕ１と、第２上アームＶ１と、第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオード（寄生ダイオード）とを含んで構成されるスイッチング素子である。各アームに並列にダイオードが追加接続されてもよい。
【００３０】
１次側フルブリッジ回路２００は、第１のポート６０ａの高電位側の端子６１３に接続される１次側正極母線２９８と、第１のポート６０ａ及び第２のポート６０ｃの低電位側の端子６１４に接続される１次側負極母線２９９とを有する。
【００３１】
１次側正極母線２９８と１次側負極母線２９９との間には、第１上アームＵ１と第１下アーム／Ｕ１とが直列に接続されて構成される第１アーム回路２０７が接続される。第１アーム回路２０７は、第１上アームＵ１及び第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）の一例である。
【００３２】
１次側正極母線２９８と１次側負極母線２９９との間には、第２上アームＶ１と第２下アーム／Ｖ１とが直列に接続されて構成される第２アーム回路２１１が接続される。第２アーム回路２１１は、第１アーム回路２０７と並列に接続される。第２アーム回路２１１は、第２上アームＶ１及び第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）の一例である。
【００３３】
第１アーム回路２０７の中点２０７ｍと第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられる。ブリッジ部分についてより詳細に接続関係について説明すると、第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。さらに、１次側第２リアクトル２０４ｂの他方端が第２アーム回路２１１の中点２１１ｍに接続される。
【００３４】
１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。
【００３５】
中点２０７ｍは、第１上アームＵ１と第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、第２上アームＶ１と第２下アーム／Ｖ１との間の１次側第２中間ノードである。中点２０７ｍは、１次側第１リアクトル２０４ａ、１次側コイル２０２、１次側第２リアクトル２０４ｂをこの順に経由して、中点２１１ｍに接続される。
【００３６】
第１のポート６０ａは、１次側フルブリッジ回路２００に接続され、１次側正極母線２９８と１次側負極母線２９９との間に設けられる入出力ポートである。第１のポート６０ａは、端子６１３と端子６１４とを含んで構成される。
【００３７】
第２のポート６０ｃは、変圧器４００の１次側のセンタータップ２０２ｍに接続され、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられる入出力ポートである。第２のポート６０ｃは、端子６１４と端子６１６とを含んで構成される。
【００３８】
２次側フルブリッジ回路３００は、変圧器４００の２次側に設けられる。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、第３上アームＵ２と、第３下アーム／Ｕ２と、第４上アームＶ２と、第４下アーム／Ｖ２とを含んで構成される２次側電力変換部の一例である。
【００３９】
第３上アームＵ２と、第３下アーム／Ｕ２と、第４上アームＶ２と、第４下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオード（寄生ダイオード）とを含んで構成されるスイッチング素子である。各アームに並列にダイオードが追加接続されてもよい。
【００４０】
２次側フルブリッジ回路３００は、第３のポート６０ｂの高電位側の端子６１８に接続される２次側正極母線３９８と、第３のポート６０ｂ及び第４のポート６０ｄの低電位側の端子６２０に接続される２次側負極母線３９９とを有する。
【００４１】
２次側正極母線３９８と２次側負極母線３９９との間には、第３上アームＵ２と第３下アーム／Ｕ２とが直列に接続されて構成される第３アーム回路３０７が接続される。第３アーム回路３０７は、第３上アームＵ２及び第３下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）の一例である。
【００４２】
２次側正極母線３９８と２次側負極母線３９９との間には、第４上アームＶ２と第４下アーム／Ｖ２とが直列に接続されて構成される第４アーム回路３１１が接続される。第４アーム回路３１１は、第３アーム回路３０７と並列に接続される。第４アーム回路３１１は、第４上アームＶ２及び第４下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）の一例である。
【００４３】
第３アーム回路３０７の中点３０７ｍと第４アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられる。ブリッジ部分についてより詳細に接続関係について説明すると、第３アーム回路３０７の中点３０７ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。さらに、２次側第２リアクトル３０４ｂの他方端が第４アーム回路３１１の中点３１１ｍに接続される。
【００４４】
２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、２次側第１リアクトル３０４ａと結合係数ｋ２で磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。
【００４５】
中点３０７ｍは、第３上アームＵ２と第３下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、第４上アームＶ２と第４下アーム／Ｖ２との間の２次側第２中間ノードである。中点３０７ｍは、２次側第１リアクトル３０４ａ、２次側コイル３０２、２次側第２リアクトル３０４ｂをこの順に経由して、中点３１１ｍに接続される。
【００４６】
第３のポート６０ｂは、２次側フルブリッジ回路３００に接続され、２次側正極母線３９８と２次側負極母線３９９との間に設けられる入出力ポートである。第３のポート６０ｂは、端子６１８と端子６２０とを含んで構成される。
【００４７】
第４のポート６０ｄは、変圧器４００の２次側のセンタータップ３０２ｍに接続され、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられる入出力ポートである。第４のポート６０ｄは、端子６２０と端子６２２とを含んで構成される。
【００４８】
制御回路５０は、コンバータ１１の電圧変換動作を制御する制御部の一例であり、コンバータ１１を電圧変換動作させる制御信号を生成し、コンバータ１１に対して出力する。本実施形態の制御回路５０は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００内の各アームをオンオフさせる制御信号を出力する。制御回路５０は、例えば、ＣＰＵ（Central  Processing  Unit）を備えるマイクロコンピュータ、又はマイクロコンピュータを備える電子回路である。
【００４９】
図３は、各アームのオンオフのタイミングチャートの一例を示す図である。図３において、Ｕ１は、第１上アームＵ１のオンオフ波形であり、Ｖ１は、第２上アームＶ１のオンオフ波形であり、Ｕ２は、第３上アームＵ２のオンオフ波形であり、Ｖ２は、第４上アームＶ２のオンオフ波形である。第１下アーム／Ｕ１、第２下アーム／Ｖ１、第３下アーム／Ｕ２、第４下アーム／Ｖ２のオンオフ波形は、それぞれ、第１上アームＵ１、第２上アームＶ１、第３上アームＵ２、第４上アームＶ２のオンオフ波形を反転した波形である。
【００５０】
なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられてもよい。また、図３に示される８つのオンオフ波形において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。
【００５１】
制御回路５０は、４つの期間を含むスイッチングパターンを繰り返して、各アームをオンオフさせる。第１の期間ｔ２−ｔ４は、上アームＵ１，Ｕ２と下アーム／Ｖ１，／Ｖ２がオンし、且つ、上アームＶ１，Ｖ２と下アーム／Ｕ１，／Ｕ２がオフする期間である。第２の期間ｔ５−ｔ７は、下アーム／Ｕ１，／Ｕ２と下アーム／Ｖ１，／Ｖ２がオンし、且つ、上アームＵ１，Ｕ２と上アームＶ１，Ｖ２がオフする期間である。第３の期間ｔ８−ｔ１０は、下アーム／Ｕ１，／Ｕ２と上アームＶ１，Ｖ２がオンし、且つ、上アームＵ１，Ｕ２と下アーム／Ｖ１，／Ｖ２がオフする期間である。第４の期間ｔ１１−ｔ１２は、下アーム／Ｕ１，／Ｕ２と下アーム／Ｖ１，／Ｖ２がオンし、且つ、上アームＵ１，Ｕ２と上アームＶ１，Ｖ２がオフする期間である。
【００５２】
制御回路５０は、例えば、デューティ比Ｄ（＝δ／Ｔ）を制御することによって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００の両方のフルブリッジ回路の昇圧比又は降圧比を変更できる。
【００５３】
デューティ比Ｄは、１次側フルブリッジ回路２００内の第１上アームＵ１及び第２上アームＶ１のスイッチング周期Ｔに占めるオン時間δの割合を表すとともに、２次側フルブリッジ回路３００内の第３上アームＵ２及び第４上アームＶ２のスイッチング周期Ｔに占めるオン時間δの割合を表す。第１上アームＵ１のデューティ比Ｄと第２上アームＶ１のデューティ比Ｄとは、互いに等しい。第３上アームＵ２のデューティ比Ｄと第４上アームＶ２のデューティ比Ｄとは、互いに等しい。１次側フルブリッジ回路２００の昇降圧比は、第１のポート６０ａと第２のポート６０ｃとの間の変圧比である。２次側フルブリッジ回路３００の昇降圧比は、第３のポート６０ｂと第４のポート６０ｄとの間の変圧比である。
【００５４】
したがって、例えば、
１次側フルブリッジ回路２００の昇降圧比
＝第２のポート６０ｃの電圧／第１のポート６０ａの電圧
＝δ／Ｔ
２次側フルブリッジ回路３００の昇降圧比
＝第４のポート６０ｄの電圧／第３のポート６０ｂの電圧
＝δ／Ｔ
と表される。
【００５５】
なお、オン時間δは、第１上アームＵ１及び第２上アームＶ１のオン時間を表すとともに、第３上アームＵ２及び第４上アームＶ２のオン時間を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。
【００５６】
また、制御回路５０は、Ｕ１とＶ１との位相差αを、定常時、例えば、１８０度（π）で動作させ、Ｕ２とＶ２との位相差βも、１８０度（π）で動作させる。Ｕ１とＶ１との位相差αは、タイミングｔ２とタイミングｔ８との間の時間差であり、Ｕ２とＶ２との位相差βは、タイミングｔ１とタイミングｔ７との間の時間差である。
【００５７】
さらに、制御回路５０は、位相差φ（位相差φｕ及び位相差φｖ）を制御することによって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で変圧器４００を介して伝送される伝送電力Ｐを調整できる。
【００５８】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。
【００５９】
位相差φｕは、第１アーム回路２０７と第３アーム回路３０７との対応する相間でのスイッチングタイミングのずれであり、第１アーム回路２０７のスイッチングと第３アーム回路３０７のスイッチングとの間の時間差である。例えば、位相差φｕは、第１上アームＵ１のターンオンのタイミングｔ２と第３上アームＵ２のターンオンのタイミングｔ１との間の差である。第１アーム回路２０７のスイッチングと第３アーム回路３０７のスイッチングは、制御回路５０によって互いに同相で（すなわち、Ｕ相で）制御される。
【００６０】
位相差φｖは、第２アーム回路２１１と第４アーム回路３１１との対応する相間でのスイッチングタイミングのずれであり、第２アーム回路２１１のスイッチングと第４アーム回路３１１のスイッチングとの間の時間差である。例えば、位相差φｖは、第２上アームＶ１のターンオンのタイミングｔ８と第４上アームＶ２のターンオンのタイミングｔ７との間の差である。第２アーム回路２１１のスイッチングと第４アーム回路３１１のスイッチングは、制御回路５０によって互いに同相で（すなわち、Ｖ相で）制御される。
【００６１】
本実施形態の制御回路５０は、位相差φｕを正値に且つ位相差φｖを正値に制御することにより、２次側フルブリッジ回路３００から１次側フルブリッジ回路２００に伝送電力Ｐを伝送し、位相差φｕを負値に且つ位相差φｖを負値に制御することにより、１次側フルブリッジ回路２００から２次側フルブリッジ回路３００に伝送電力Ｐを伝送できる。つまり、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間において、上アームが先にオンした電力変換回路部を備えるフルブリッジ回路から、上アームが後にオンした電力変換回路部を備えるフルブリッジ回路に、伝送電力Ｐが伝送される。
【００６２】
例えば、図３の場合、第３上アームＵ２のターンオンのタイミングｔ１が、第１上アームＵ１のターンオンのタイミングｔ２よりも先である（タイミングｔ１がタイミングｔ２よりも先の場合、位相差φｕを正値とする）。したがって、第３上アームＵ２を有する第３アーム回路３０７を備える２次側フルブリッジ回路３００から、第１上アームＵ１を有する第１アーム回路２０７を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。同様に、第４上アームＶ２のターンオンのタイミングｔ７が、第２上アームＶ１のターンオンのタイミングｔ８よりも先である（タイミングｔ７がタイミングｔ８よりも先の場合、位相差φｖを正値とする）。したがって、第４上アームＶ２を有する第４アーム回路３１１を備える２次側フルブリッジ回路３００から、第２上アームＶ１を有する第２アーム回路２１１を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。
【００６３】
制御回路５０は、通常、位相差φｕと位相差φｖとを互いに等しくしたまま制御するが、伝送電力Ｐに要求される精度が満たされる範囲内で、位相差φｕと位相差φｖとを互いにずらして制御してもよい。すなわち、位相差φｕと位相差φｖは、通常、互いに同じ値に制御されるが、伝送電力Ｐに要求される精度が満たされれば、互いに異なる値に制御されてもよい。
【００６４】
制御回路５０は、デューティ比Ｄを指令デューティ比Ｄｏに制御するとともに位相差φを指令位相差φｏに制御する制御信号を、コンバータ１１に対して出力することにより、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００の各アームをスイッチングさせる。制御回路５０は、例えば、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００の両方のデューティ比Ｄを同一の指令デューティ比Ｄｏに制御する。一方、制御回路５０は、例えば、位相差φｕと位相差φｖを同一の指令位相差φｏに制御する。
【００６５】
制御回路５０は、例えば、所定の演算式とマップの少なくとも一方の導出基準に基づいて、指令デューティ比Ｄｏ及び指令位相差φｏを導出する。指令デューティ比Ｄｏ及び指令位相差φｏの導出方法は、任意でよい。
【００６６】
制御回路５０は、例えば、検出回路により検出されるポート電圧Ｖｃのフィードバック値を用いることにより、第２のポート６０ｃに設定される目標電圧Ｖｃｏにポート電圧Ｖｃを調整する指令デューティ比Ｄｏを導出する。一方、制御回路５０は、例えば、検出回路により検出される伝送電力Ｐとポート電圧Ｖａとポート電圧Ｖｂとの各フィードバック値と、指令伝送電力Ｐｏとを用いることにより、第１のポート６０ａに設定される目標電圧Ｖａｏにポート電圧Ｖａを調整する指令位相差φｏを導出する。指令伝送電力Ｐｏは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００のいずれか一方のフルブリッジ回路が他方のフルブリッジ回路から必要とする伝送電力Ｐ（伝送電力Ｐの目標値）である。
【００６７】
２次側フルブリッジ回路３００から変圧器４００を介して１次側フルブリッジ回路２００に伝送される伝送電力Ｐを、伝送電力ＰＡ＋Ｃとする。伝送電力ＰＡ＋Ｃは、第１のポート６０ａにおけるポート電力Ｐａと第２のポート６０ｃにおけるポート電力Ｐｃとの和に等しい。１次側フルブリッジ回路２００が第１のポート６０ａの電力を降圧して降圧後の電力を第２のポート６０ｃに供給する降圧動作をする場合、「ＰＡ＋Ｃ＝Ｐａ＋Ｐｃ」におけるポート電力Ｐｃは、正値である。一方、１次側フルブリッジ回路２００が第２のポート６０ｃの電力を昇圧して昇圧後の電力を第１のポート６０ａに供給する昇圧動作をする場合、「ＰＡ＋Ｃ＝Ｐａ＋Ｐｃ」におけるポート電力Ｐｃは、負値である。
【００６８】
ポート電力Ｐａは、第１のポート６０ａのポート電圧Ｖａと第１のポート６０ａのポート電流Ｉａとの積に等しい。ポート電力Ｐｃは、第２のポート６０ｃのポート電圧Ｖｃと第２のポート６０ｃのポート電流Ｉｃとの積に等しい。
【００６９】
１次側フルブリッジ回路２００から変圧器４００を介して２次側フルブリッジ回路３００に伝送される伝送電力Ｐを、伝送電力ＰＢ＋Ｃとする。伝送電力ＰＢ＋Ｃも、上述の伝送電力ＰＡ＋Ｃと同様である。
【００７０】
このように、電源装置１０１は、検出回路により各ポートのポート電圧及びポート電流を少なくとも検出することによって、デューティ比Ｄ及び位相差φを制御して、各ポート間での電力変換を実行できる。
【００７１】
図４は、伝送電力Ｐの伝送方向（電力伝送方向）の切り替え制御の一例を示すフローチャートである。制御回路５０は、位相差φの正負を切り替えることにより、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で電力伝送方向を切り替える機能を有する。
【００７２】
ステップＳ１０で、制御回路５０は、検出回路により検出されるポート電圧Ｖｃのフィードバック値を用いて導出される指令デューティ比Ｄｏに従ってデューティ比Ｄを制御するとともに、指令伝送電力Ｐｏを用いて導出される指令位相差φｏに従って位相差φを制御する通常制御を実行する。
【００７３】
制御回路５０は、例えばステップＳ１０で、２次側フルブリッジ回路３００から１次側フルブリッジ回路２００に伝送電力Ｐを伝送している場合、ポート電圧Ｖｃが目標電圧Ｖｃｏに調整されるように指令デューティ比Ｄｏに従ってデューティ比Ｄを制御するとともに、ポート電圧Ｖａが目標電圧Ｖａｏに調整されるように指令位相差φｏに従って位相差φを制御する。
【００７４】
ステップＳ２０で、制御回路５０は、指令位相差φｏの絶対値が第１の所定値φｔｈ１以下に低下したか否かを判断する。第１の所定値φｔｈ１は、零よりも大きな正数である。ステップＳ２０で、制御回路５０は、指令位相差φｏの絶対値が第１の所定値φｔｈ１以下に低下していないと判断する場合、ステップＳ１０の通常制御を繰り返す。一方、制御回路５０は、指令位相差φｏの絶対値が第１の所定値φｔｈ１以下に低下したと判断する場合、ステップＳ１０の通常制御をステップＳ３０の切り替え制御に変更する。
【００７５】
ステップＳ３０で、制御回路５０は、指令伝送電力Ｐｏにかかわらず、指令伝送電力Ｐｏを用いて導出される指令位相差φｏの正負を反転させて、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間の電力伝送方向を切り替える。制御回路５０は、例えばステップＳ１０において２次側フルブリッジ回路３００から１次側フルブリッジ回路２００に伝送電力Ｐを伝送している場合、電力伝送方向を、１次側フルブリッジ回路２００から２次側フルブリッジ回路３００への方向に切り替える。
【００７６】
制御回路５０は、このような切り替え制御を実行することにより、位相差φの増減と伝送電力Ｐの増減とが一対一対応しない零付近を跨いで位相差φを制御するため、電力伝送方向が切り替わるタイミングを意図通りに制御することが容易になる。
【００７７】
また、制御回路５０は、例えば位相差φを零付近を跨いで制御するため、位相差φを減少させているにもかかわらず伝送電力Ｐが増加する範囲を避けて位相差φを制御でき、位相差φを増加させているにもかかわらず伝送電力Ｐが減少する範囲を避けて位相差φを制御できる。
【００７８】
また、制御回路５０は、例えば位相差φを零付近を跨いで制御するため、位相差φを正値に制御しているにもかかわらず、位相差φが負値に制御している場合の電力伝送方向で伝送電力Ｐが伝送される範囲を避けて位相差φを制御できる。同様に、制御回路５０は、例えば位相差φを零付近を跨いで制御するため、位相差φを負値に制御しているにもかかわらず、位相差φが正値に制御している場合の電力伝送方向で伝送電力Ｐが伝送される範囲を避けて位相差φを制御できる。
【００７９】
ステップＳ３０で、制御回路５０は、例えば、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００のスイッチングの指令デューティ比Ｄｏを固定した状態で、指令位相差φｏの正負を反転させてもよい。
【００８０】
上述のように指令伝送電力Ｐｏにかかわらず指令位相差φｏの正負が反転すると、実際の伝送電力Ｐが指令伝送電力Ｐｏに対してずれる。そのため、ポート電圧Ｖａが一時的に目標電圧Ｖａｏから外れ、その結果、ポート電圧Ｖｃも目標電圧Ｖｃｏから外れる可能性がある。このとき、指令デューティ比Ｄｏを検出回路により検出されるポート電圧Ｖｃのフィードバック値を用いて導出する通常制御のままだと、導出された指令デューティ比Ｄｏがデューティ比Ｄの許容範囲から外れる可能性がある。
【００８１】
したがって、制御回路５０は、指令デューティ比Ｄｏを固定した状態で、指令位相差φｏの正負を反転させることにより、指令デューティ比Ｄｏがデューティ比Ｄの許容範囲から外れることを防止できる。
【００８２】
制御回路５０は、例えばステップＳ３０で、指令デューティ比Ｄｏをデューティ比Ｄの許容範囲の上限値Ｄｍａｘに固定する。上限値Ｄｍａｘは、目標電圧Ｖｃｏがとりうる最大目標電圧Ｖｃｏｍａｘにポート電圧Ｖｃを調整可能な最大デューティ比である。最大目標電圧Ｖｃｏｍａｘは、第２のポート６０ｃに設定されるノミナル電圧Ｖｃｎｏｍ（例えば、１２Ｖ系のバッテリ６２ｃであれば、１２Ｖ）よりも高い電圧である。指令デューティ比Ｄｏが上限値Ｄｍａｘに固定されることにより、バッテリ６２ｃからポート電圧Ｖｃの低下により持ち出される電力を抑えることができる。
【００８３】
制御回路５０は、例えばステップＳ３０で、指令デューティ比Ｄｏをデューティ比Ｄのノミナル値Ｄｎｏｍに固定してもよい。ノミナル値Ｄｎｏｍは、ノミナル電圧Ｖｃｎｏｍにポート電圧Ｖｃを調整可能なデューティ比である。通常制御では指令デューティ比Ｄｏはノミナル値Ｄｎｏｍからそれほどずれていないはずのため、指令デューティ比Ｄｏがノミナル値Ｄｎｏｍに固定されることにより、ポート電圧Ｖｃが大きく変動する可能性を低くすることができる。
【００８４】
制御回路５０は、例えばステップＳ３０で、指令デューティ比Ｄｏを、指令位相差φｏの正負を反転させる直前の値に固定してもよい。これにより、ポート電圧Ｖｃが大きく変動する可能性を更に低くすることができる。
【００８５】
制御回路５０は、例えばステップＳ３０で、指令デューティ比Ｄｏをデューティ比Ｄの許容範囲の下限値Ｄｍｉｎに固定してもよい。下限値Ｄｍｉｎは、目標電圧Ｖｃｏがとりうる最小目標電圧Ｖｃｏｍｉｎにポート電圧Ｖｃを調整可能な最小デューティ比である。最小目標電圧Ｖｃｏｍｉｎは、ノミナル電圧Ｖｃｎｏｍよりも低い電圧である。指令デューティ比Ｄｏが下限値Ｄｍｉｎに固定されることにより、比較的高い電圧印加によるバッテリ６２ｃ又は負荷６１ｃの劣化を防止することができる。
【００８６】
ステップＳ４０で、制御回路５０は、指令位相差φｏの絶対値が第２の所定値φｔｈ２以上に上昇したか否かを判断する。第２の所定値φｔｈ２は、零よりも大きな正数である。第２の所定値φｔｈ２は、第１の所定値φｔｈ１と同じ値でもよいし異なる値でもよい。
【００８７】
ステップＳ４０で、制御回路５０は、指令位相差φｏの絶対値が第２の所定値φｔｈ２以上に上昇していないと判断する場合、指令伝送電力Ｐｏにかかわらず、ステップＳ３０で正負を反転させた指令位相差φｏに位相差φを制御する。つまり、制御回路５０は、指令位相差φｏの絶対値が第２の所定値φｔｈ２以上に上昇するまで、指令位相差φｏの符号をステップＳ３０で反転させた正負のまま維持する。これにより、制御回路５０は、絶対値が第２の所定値φｔｈ２よりも小さな指令位相差φｏがステップＳ４０で導出されても、位相差φの増減と伝送電力Ｐの増減とが一対一対応しない不感帯を避けて位相差φを制御できる。
【００８８】
一方、ステップＳ４０で、制御回路５０は、指令位相差φｏの絶対値が第２の所定値φｔｈ２以上に上昇したと判断する場合、指令伝送電力Ｐｏにかかわらず位相差φを制御する方法から、指令伝送電力Ｐｏを用いて導出される指令位相差φｏに従って位相差φを制御する方法に変更する。つまり、制御回路５０は、位相差φが不感帯を通り過ぎた場合、ステップＳ３０の制御方法をステップＳ１０の元の制御方法に戻す。
【００８９】
制御回路５０は、ステップＳ１０の元の制御方法に戻り、１次側フルブリッジ回路２００から２次側フルブリッジ回路３００に伝送電力Ｐを伝送する場合、ポート電圧Ｖｂが目標電圧Ｖｂｏに調整されるように、指令伝送電力Ｐｏを用いて導出される指令位相差φｏに位相差φを制御する。一方、制御回路５０は、ポート電圧Ｖｄが目標電圧Ｖｄｏに調整されるように、検出回路により検出されるポート電圧Ｖｄのフィードバック値を用いて導出される指令デューティ比Ｄｏにデューティ比Ｄを制御する。もしくは、制御回路５０は、ポート電圧Ｖｃが目標電圧Ｖｃｏに調整されるように、検出回路により検出されるポート電圧Ｖｃのフィードバック値を用いて導出される指令デューティ比Ｄｏにデューティ比Ｄを制御する。
【００９０】
又は、制御回路５０は、ステップＳ１０の元の制御方法に戻り、２次側フルブリッジ回路３００から１次側フルブリッジ回路１００に伝送電力Ｐを伝送する場合、ポート電圧Ｖａが目標電圧Ｖａｏに調整されるように、指令伝送電力Ｐｏを用いて導出される指令位相差φｏに位相差φを制御する。一方、制御回路５０は、ポート電圧Ｖｃが目標電圧Ｖｃｏに調整されるように、検出回路により検出されるポート電圧Ｖｃのフィードバック値を用いて導出される指令デューティ比Ｄｏにデューティ比Ｄを制御する。
【００９１】
図５は、２次側フルブリッジ回路３００から１次側フルブリッジ回路２００に伝送電力Ｐを伝送している場合における、電力伝送方向の切り替え制御の一例を示すタイミングチャートである。
【００９２】
制御回路５０は、例えば、演算ステップＴ１で導出された指令位相差φｏの絶対値が所定の位相差φ１以下に低下していないと図４のステップＳ２０で判断する場合、演算ステップＴ１で導出された指令位相差φｏに位相差φを制御する。
【００９３】
制御回路５０は、例えば、演算ステップＴ２で導出された指令位相差φｏの絶対値が所定の位相差φ１以下の位相差φ２に低下したとステップＳ２０で判断する場合、演算ステップＴ２で導出された指令位相差φｏの正負を反転させることにより、演算ステップＴ２の指令位相差φｏを位相差φ３に変更する。位相差φ２が正値であるのに対し、位相差φ３は負値である。位相差φ２の絶対値と位相差φ３の絶対値は、互いに等しい値でもよいし、互いに異なる値でもよい。
【００９４】
制御回路５０は、指令位相差φｏを位相差φ２から位相差φ３に変更することにより、伝送電力方向を、２次側フルブリッジ回路３００から１次側フルブリッジ回路２００への方向から、１次側フルブリッジ回路２００から２次側フルブリッジ回路３００への方向に切り替えできる。つまり、制御回路５０は、位相差φの増減と伝送電力Ｐの増減とが一対一対応しない零付近を跨いで位相差φを制御するため、電力伝送方向が切り替わるタイミングを意図通りに制御することが容易になる。
【００９５】
一方、制御回路５０は、例えば、演算ステップＴ２で導出された指令位相差φｏの絶対値が所定の位相差φ２以下の位相差φ２に低下したとステップＳ２０で判断する場合、今回の演算ステップＴ２の指令デューティ比Ｄｏを、前回の演算ステップＴ１と同じデューティ比Ｄ１に固定する。これにより、指令デューティ比Ｄｏがデューティ比Ｄの許容範囲から外れることを防止することができる。
【００９６】
制御回路５０は、例えば、演算ステップＴ３で導出された指令位相差φｏの絶対値が所定の位相差φ４以上に上昇していないと図４のステップＳ４０で判断する場合、前回の演算ステップＴ２の指令位相差φｏに位相差φを制御する。一方、制御回路５０は、例えば、演算ステップＴ３で導出された指令位相差φｏの絶対値が所定の位相差φ４以上に上昇したとステップＳ４０で判断する場合、演算ステップＴ３で導出された指令位相差φｏに位相差φを制御する。
【００９７】
なお、制御回路５０は、図４のステップＳ３０において、指令位相差φｏを零に一時的に固定するとともに、１次側フルブリッジ回路２００の動作を第２のポート６０ｃから第１のポート６０ａへの昇圧動作に変更してもよい。指令位相差φｏが一時的に零に固定されることにより、伝送電力Ｐの伝送が一時的に停止するので、位相差φが零付近に制御されても、伝送電力Ｐの不安定な変動を抑制することができる。また、制御回路５０は、図４のステップＳ３０において、指令位相差φｏを位相差φ２に一時的に固定することにより、伝送電力Ｐの不安定な変動を抑制してもよい。
【００９８】
また、制御回路５０は、図４のステップＳ３０において、図６に示されるように、各アームをオンオフさせる制御信号のスイッチング周波数ｆ（＝１／Ｔ）を低くし、且つ、当該制御信号の１パルス当たりの位相差φ（すなわち、位相差φｕ及び位相差φｖ）を大きくしてもよい。これにより、制御回路５０は、伝送電力Ｐの大きさをほとんど変えずに、位相差φを零付近の不感帯を避けて制御できる。制御回路５０は、例えば、スイッチング周波数ｆを半分にし、１パルス当たりの位相差φを２倍にする。
【００９９】
図７は、電力変換装置の一実施形態である電源装置１０２の構成の一例を示す図である。図２の構成と同様の構成についての機能及び効果の説明は、簡略又は省略する。電源装置１０２は、例えば、電源回路１２と、制御回路５０とを備える。電源回路１２は、並列に接続される複数のコンバータを有する。コンバータ１３とコンバータ１４は、図１のコンバータ１１と同一の構成を有する。コンバータ１３が供給可能な最大電力とコンバータ１４が供給可能な最大電力は、同じでも異なってもよい。
【０１００】
コンバータ１３，１４のそれぞれの１次側正極母線２９８は、互いに接続される。コンバータ１３，１４のそれぞれの１次側負極母線２９９は、互いに接続される。コンバータ１３，１４のそれぞれのセンタータップ２０２ｍは、互いに接続される。コンバータ１３，１４のそれぞれの２次側正極母線３９８は、互いに接続される。コンバータ１３，１４のそれぞれの２次側負極母線３９９は、互いに接続される。コンバータ１３，１４のそれぞれのセンタータップ３０２ｍは、互いに接続される。
【０１０１】
制御回路５０は、コンバータ１３とコンバータ１４を互いに同じ指令デューティ比Ｄｏで制御するとともに、コンバータ１３とコンバータ１４を互いに同じ指令位相差φｏで制御する。
【０１０２】
制御回路５０は、上述と同様に図４のステップＳ３０で、コンバータ１３，１４の両方の指令位相差φｏの正負を反転させて、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間の電力伝送方向をコンバータ１３，１４の両方で切り替える。これにより、制御回路５０は、位相差φの増減と伝送電力Ｐの増減とが一対一対応しない零付近を跨いで位相差φを制御するため、電力伝送方向が切り替わるタイミングを意図通りに制御することが容易になる。
【０１０３】
制御回路５０は、上述と同様に図４のステップＳ３０で、コンバータ１３，１４の両方の指令デューティ比Ｄｏを固定した状態で、コンバータ１３，１４の両方の指令位相差φｏの正負を反転させてもよい。
【０１０４】
また、制御回路５０は、上述と同様に図４のステップＳ３０で、コンバータ１３，１４の両方の指令位相差φｏを零に一時的に固定するとともに、コンバータ１３，１４の両方の１次側フルブリッジ回路２００の動作を第２のポート６０ｃから第１のポート６０ａへの昇圧動作に変更してもよい。また、制御回路５０は、上述と同様に図４のステップＳ３０において、指令位相差φｏを位相差φ２に一時的に固定してもよい。
【０１０５】
また、制御回路５０は、上述と同様に図４のステップＳ３０で、各アームをオンオフさせる制御信号のスイッチング周波数ｆを低くし、且つ、当該制御信号の１パルス当たりの位相差φを大きくしてもよい。
【０１０６】
また、制御回路５０は、図４のステップＳ３０で、コンバータ１３，１４の両方の指令位相差φｏが所定値よりも低下した場合、コンバータ１３，１４のうち、一方のコンバータの位相差φを零に制御し、他方のコンバータの位相差φを指令位相差φｏに制御してもよい。これにより、制御回路５０は、伝送電力Ｐの大きさをほとんど変えずに、コンバータ１３，１４の両方の位相差φを零付近の不感帯を避けて制御できる。なお、零（位相差φ＝０）は、不感帯の特異点である。
【０１０７】
以上、電力変換装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【０１０８】
例えば、各アームは、ＭＯＳＦＥＴに限られず、オンオフ動作する他の半導体スイッチング素子でもよい。例えば、各アームは、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。
【０１０９】
また、第１のポート６０ａに接続可能な電源があってもよい。また、第３のポート６０ｂに接続可能な電源があり、且つ、第４のポート６０ｄに接続可能な電源が無くてもよい。第３のポート６０ｂに接続可能な電源が無く、且つ、第４のポート６０ｄに接続可能な電源があってもよい。
【０１１０】
また、図１において、第４のポート６０ｄは無くてもよい。第４のポート６０ｄが無い場合、センタータップ３０２ｍ及び２次側磁気結合リアクトル３０４は無くてもよい。
【０１１１】
また、上述の説明において、１次側を２次側と定義し、２次側を１次側と定義してもよい。
【符号の説明】
【０１１２】
１０，１２  電源回路
１１，１３，１４  コンバータ
５０  制御回路
６２ｂ  バッテリ
６３  正極
６４  負極
１０１，１０２  電源装置
２００  １次側フルブリッジ回路
２０２  １次側コイル
２０２ｍ  センタータップ
２０４  １次側磁気結合リアクトル
２０７  第１アーム回路
２０７ｍ  中点
２１１  第２アーム回路
２１１ｍ  中点
２９８  １次側正極母線
２９９  １次側負極母線
３００  ２次側フルブリッジ回路
３０２  ２次側コイル
３０７  第３アーム回路
３０７ｍ  中点
３１１  第４アーム回路
３１１ｍ  中点
３１３  切り替え回路
３１４  第１スイッチ
３１５  第２スイッチ
３９８  ２次側正極母線
３９９  ２次側負極母線
４００  変圧器
Ｕ１，Ｖ１，Ｕ２，Ｖ２  上アーム
／Ｕ１，／Ｖ１，／Ｕ２，／Ｖ２  下アーム
【図２】
2016103892.tif 000003
【図３】
2016103892.tif 000004
【図４】
2016103892.tif 000005
【図５】
2016103892.tif 000006
【図６】
2016103892.tif 000007
【図７】
2016103892.tif 000008
【図１】
2016103892.tif 000009