(57)【要約】【課題】マルチレベル電力変換装置において、充放電によるスイッチング周期における電圧リプルを小さくする。【解決手段】電圧指令禁止帯演算部１において、相電流検出値（瞬時値）ＩOUTと、スイッチング周期ＴSWと、フライングキャパシタ容量Ｃから、フライングキャパシタＣFCが電圧変動量許容値ＶCMAX以上となる相電圧指令値Ｖ*の電圧指令禁止帯の情報Ｖ＿ｐｒｏｈｉ＿ｐ，Ｖ＿ｐｒｏｈｉ＿ｎを計算によって予測する。単相オフセット量演算部２において、相電圧指令値Ｖ*が電圧指令禁止帯に入らないように電圧指令値Ｖ*にオフセットを加えることで、フライングキャパシタＣFCの電圧変動リプルを規定値以下に抑制する。また、オフセットによって発生する電圧誤差は、次回以降のスイッチング周期において補正する。【選択図】図１
2016046962.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源の正負極間に接続されたキャパシタと、
１段目はキャパシタの両端子間に、２段目以降は前段のフライングキャパシタの両端子間に順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、
Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、
出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、
フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、
相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力し、このオフセットを記憶し、次のスイッチング周期に、相電圧指令値からオフセットを減算し、減算された相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、
前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とするマルチレベル電力変換装置。
【請求項２】
直流電圧源の正負極間に順次直列接続された第１，第２キャパシタと、
第１キャパシタの正極端に一端が接続された第１スイッチング素子と、
第１キャパシタの負極端に一端が接続された第２スイッチング素子と、
第２キャパシタの正極端に一端が接続された第３スイッチング素子と、
第２キャパシタの負極端に一端が接続された第４スイッチング素子と、
１段目は第１，第２スイッチング素子の他端同士を接続した共通接続点と、第３，第４スイッチング素子の他端同士を接続した共通接続点との間に、２段目以降は前段のフライングキャパシタの両端子間に、順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、
Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、
出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、
フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、
相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正相電圧指令値として出力し、このオフセットを記憶し、次のスイッチング周期に、相電圧指令値からオフセットを減算し、減算された相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、
前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とするマルチレベル電力変換装置。
【請求項３】
直流電圧源の正負極間に直列接続した第１，第２キャパシタと、
１段目は第１キャパシタの正極端子と第２キャパシタの負極端子間に、２段目以降は前段の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子と間に、順次直列接続されたスイッチング素子，正極側フライングキャパシタ，負極側フライングキャパシタ，スイッチング素子と、１段目は第１，第２キャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、２段目以降は、前段の正極側，負極側フライングキャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、介挿された双方向スイッチと、を有するＮ段（Ｎ＝１以上の整数）の基本セルと、
Ｎ段目の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子間に順次直列接続された出力段の２つのスイッチング素子と、
Ｎ段目の正極側，負極側フライングキャパシタの共通接続点と出力段の２つのスイッチング素子の共通接続点との間に介挿された双方向スイッチと、を備え、
出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、
キャパシタ電圧変動量許容値と各正極側，負極側フライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりに各正極側，負極側フライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、
相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が全ての電圧指令禁止帯外となるようにオフセットを加えて補正相電圧指令値として出力し、このオフセットを記憶し、次のスイッチング周期に、相電圧指令値からオフセットを減算し、減算された相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が全ての電圧指令禁止帯外となるオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、
前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とするマルチレベル電力変換装置。
【請求項４】
直流電圧源の正負極間に接続されたキャパシタと、
１段目はキャパシタの両端子間に、２段目以降は前段のフライングキャパシタの両端子間に順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、
Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、
出力段の２つのスイッチング素子の共通接続点を出力端子とした３相のマルチレベル電力変換装置であって、
フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、
各相のフライングキャパシタの電圧指令禁止帯情報と、各相の相電圧指令値に基づいて、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセット、または、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセットが存在しない場合は、フライングキャパシタの電圧変動が最小となる三相共通のオフセットを算出する三相オフセット量演算部と、
相電圧指令値に三相共通のオフセットを加えた値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、
前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とするマルチレベル電力変換装置。
【請求項５】
直流電圧源の正負極間に順次直列接続された第１，第２キャパシタと、
第１キャパシタの正極端に一端が接続された第１スイッチング素子と、
第１キャパシタの負極端に一端が接続された第２スイッチング素子と、
第２キャパシタの正極端に一端が接続された第３スイッチング素子と、
第２キャパシタの負極端に一端が接続された第４スイッチング素子と、
１段目は第１，第２スイッチング素子の他端同士を接続した共通接続点と、第３，第４スイッチング素子の他端同士を接続した共通接続点との間に、２段目以降は前段のフライングキャパシタの両端子間に、順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、
Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、
出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、
フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、
各相のフライングキャパシタの電圧指令禁止帯情報と、各相の相電圧指令値に基づいて、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセット、または、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセットが存在しない場合は、フライングキャパシタの電圧変動が最小となる三相共通のオフセットを算出する三相オフセット量演算部と、
相電圧指令値に三相共通のオフセットを加えた値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、
前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とするマルチレベル電力変換装置。
【請求項６】
直流電圧源の正負極間に直列接続した第１，第２キャパシタと、
１段目は第１キャパシタの正極端子と第２キャパシタの負極端子間に、２段目以降は前段の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子と間に、順次直列接続されたスイッチング素子，正極側フライングキャパシタ，負極側フライングキャパシタ，スイッチング素子と、１段目は第１，第２キャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、２段目以降は、前段の正極側，負極側フライングキャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、介挿された双方向スイッチと、を有するＮ段（Ｎ＝１以上の整数）の基本セルと、
Ｎ段目の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子間に順次直列接続された出力段の２つのスイッチング素子と、
Ｎ段目の正極側，負極側フライングキャパシタの共通接続点と出力段の２つのスイッチング素子の共通接続点との間に介挿された双方向スイッチと、を備え、
出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、
キャパシタ電圧変動量許容値と各正極側，負極側フライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりに各正極側，負極側フライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、
各相のフライングキャパシタの電圧指令禁止帯情報と、各相の相電圧指令値に基づいて、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセット、または、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセットが存在しない場合は、フライングキャパシタの電圧変動が最小となる三相共通のオフセットを算出する三相オフセット量演算部と、
相電圧指令値に三相共通のオフセットを加えた値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、
前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とするマルチレベル電力変換装置。
【請求項７】
前記電圧変動量許容値は、許容できる各フライングキャパシタ電圧の最大値の絶対値から各フライングキャパシタ電圧の目標値を減算した値であることを特徴とする請求項１〜６のうち何れかに記載のマルチレベル電力変換装置。
【請求項８】
前記電圧変動量許容値は、許容できる各フライングキャパシタ電圧の最大値の絶対値から各フライングキャパシタの電圧検出値を減算した値であることを特徴とする請求項１〜６のうち何れかに記載のマルチレベル電力変換装置。
【請求項９】
各相に過変調防止用オフセット量演算部を備え、
前記過変調防止用オフセット量演算部は、
補正電圧指令値が電圧指令禁止帯から脱出できない相がある場合はその相の補正後の相電圧指令値が−１以上＋１以下の範囲内でフライングキャパシタの電圧変動が最小となるようにオフセットを加えて再補正を行い、この再補正値を相電圧指令値として出力することを特徴とする請求項４〜６の何れかに記載のマルチレベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、 フライングキャパシタを備えるマルチレベル電力変換装置に関する。
【背景技術】
【０００２】
電力を直流から交流へ変換する直流−交流電力変換装置において、複数の大きさの電圧を出力することによって、より正弦波に近く、高調波の低い交流電圧を出力できるようにしたマルチレベル電力変換装置が種々提案されている。そのマルチレベル電力変換装置の１方式として、「フライングキャパシタ」を用いたものある。
【０００３】
フライングキャパシタを用いたマルチレベル電力変換装置は、直流電源と複数のスイッチ（一般的に半導体スイッチング素子）によって構成される直流−交流電力変換回路中に、一つもしくは複数のキャパシタを組み込んだものである。回路中のキャパシタは、直流電圧源を構成する。
【０００４】
そして、直流電源から交流端子までの間の電流経路の中から、スイッチによってそのキャパシタを通る経路、もしくは通らない経路を選択する。キャパシタを通る経路を選択した場合、直流電源の電位に対して、フライングキャパシタ両端の電圧を加減算（電流経路の極性によって選択できる）した電圧を出力する事ができる。これにより、交流電圧には、直流電源の電位以外のマルチレベル電位を出力する事ができる。これらフライングキャパシタの直流電圧は、出力電流によって充放電を制御する事により任意の大きさに保たれる。従って、その電圧を任意の値にするための直流電源は用意されないのが一般的である。
【０００５】
次に、従来におけるフライングキャパシタを用いたマルチレベル電力変換装置の例を図１８〜図２０に基づいて説明する。
【０００６】
図１８は、非特許文献１に開示された基本的なフライングキャパシタ方式のマルチレベル電力変換装置である。
【０００７】
図１８（ａ）に示すマルチレベル電力変換装置では、直流電圧源ＶDCの正負極間に、キャパシタＣ2を接続し、このキャパシタＣ2の正負極間に、スイッチング素子Ｓ2A，フライングキャパシタＣ1，スイッチング素子Ｓ2Bを順次直列に接続している。また、フライングキャパシタＣ１の正負極位間にスイッチング素子Ｓ1A，Ｓ1Bを順次直列接続し、スイッチング素子Ｓ1A，Ｓ1Bの共通接続点を出力端子としている。
【０００８】
図１８の（ａ）は、フライングキャパシタＣ1の電圧ＶC1を、直流電源電圧ＶDC＝キャパシタＣ2の電圧ＶC2に対して１／２の大きさに制御する事で、３レベルの交流の出力電圧ＶOUTが得られる。
【０００９】
また、図１８（ｂ）に示すマルチレベル電力変換装置では、直流電圧源ＶDCの正負極間に、キャパシタＣnを直列接続し、このキャパシタＣnの正負極間にスイッチング素子ＳnA，フライングキャパシタＣn-1，スイッチング素子ＳnBを順次直列接続している。さらに、フライングキャパシタＣn-1の正負極間にスイッチング素子Ｓn-1A，キャパシタＣn-2，スイッチング素子Ｓn-1Bを順次直列接続し、これをスイッチング素子Ｓ2A，フライングキャパシタＣ1，スイッチング素子Ｓ2Bを直列接続するまで（すなわち、Ｎ段）繰り返している。また、フライングキャパシタＣ1の正負極間にスイッチング素子Ｓ1A，Ｓ1Bを順次直列接続し、スイッチング素子Ｓ1A，Ｓ1Bの共通接続点を出力端子としている。
【００１０】
図１８（ｂ）は、図１８（ａ）と同様に各フライングキャパシタＣ1，Ｃ2，…，Ｃn-1の電圧ＶC1，ＶC2，ＶCn-1を特定の大きさに制御する事によって、ｎ＋1レベルの交流電圧出力が得られる。
【００１１】
図１９は、非特許文献２で提案された図１８の回路を２段積み上げたＳｔａｃｋｅｄ  Ｍｕｌｔｉ  Ｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ（ＳＭＣ）と呼ばれる回路方式である。
【００１２】
図１９（ａ）に示すマルチレベル電力変換装置では、直流電圧源ＶDCの正負極間に、キャパシタＣ21，Ｃ22を直列接続し、このキャパシタＣ21の正極端子とキャパシタＣ22の負極端子間に、スイッチング素子Ｓ2A，フライングキャパシタＣ11，Ｃ12，スイッチング素子Ｓ2Dを順次直列に接続している。さらに、フライングキャパシタＣ11の正極端子とフライングキャパシタＣ12の負極端子との間にスイッチング素子Ｓ1A，Ｓ1Dを順次直列接続し、スイッチング素子Ｓ1A，Ｓ1Dの共通接続点を出力端子としている。また、キャパシタＣ21とキャパシタＣ22の共通接続点である中性点ＮＰと、フライングキャパシタＣ11とフライングキャパシタＣ12の共通接続点と、の間に双方向スイッチを設け、フライングキャパシタＣ11とフライングキャパシタＣ12の共通接続点と、出力端子と、の間に双方向スイッチを設けている。なお、図１９（ａ）では、前記双方向スイッチを、スイッチング素子Ｓ2BとＳ2C，スイッチング素子Ｓ1BとＳ1Cを逆接続することにより構成している。
【００１３】
図１９（ｂ）に示すマルチレベル電力変換装置は、直流電圧源ＶDCの正負極間に、キャパシタＣn1，Ｃn2を直列接続し、このキャパシタＣn1の正極端子とキャパシタＣn2の負極端子間に、スイッチング素子ＳnA，フライングキャパシタＣ(n-1)1，Ｃ(n-1)2，スイッチング素子ＳnDを順次直列に接続している。また、また、キャパシタＣ21とキャパシタＣ22の共通接続点である中性点ＮＰと、フライングキャパシタＣ(n-1)1とフライングキャパシタＣ(n-1)2の共通接続点との間に双方向スイッチを設けている。
【００１４】
さらに、フライングキャパシタＣ(n-1)1の正極端子とフライングキャパシタＣ(n-1)2の負極端子との間にスイッチング素子Ｓ(n-1)A，フライングキャパシタＣ(n-2)1，Ｃ(n-2)2，スイッチング素子Ｓ(n-1)Dを順次直列接続し、フライングキャパシタＣ(n-1)1，Ｃ(n-1)2の共通接続点とフライングキャパシタＣ(n-2)1，Ｃ(n-2)2の共通接続点との間に双方向スイッチを設け、これをＮ段（Ｎ＝１以上の整数）繰り返す。
【００１５】
また、Ｎ段目のフライングキャパシタＣ11の正極端子とフライングキャパシタＣ12の負極端子間に出力段の２つのスイッチング素子Ｓ1A，Ｓ1Dを順次直列接続する。このスイッチング素子Ｓ1A，Ｓ1Dの共通接続点を出力端子とする。また、フライングキャパシタＣ11とフライングキャパシタＣ12の共通接続点と、出力端子との間に双方向スイッチを設けている。
【００１６】
図１９（ａ），（ｂ）の回路でも、例えば、キャパシタＣ11，Ｃ12，Ｃ21，Ｃ22，…，Ｃ(n-1)1，Ｃ(n-1)2をフライングキャパシタとして制御することで５レベルの交流電圧出力が得られる。
【００１７】
図２０は、特許文献３で提案されたＡｃｔｉｖｅ  Ｎｅｕｔｒａｌ  Ｐｏｉｎｔ  Ｃｌａｍｐｅｄ（ＡＮＰＣ）変換回路と呼ばれる回路方式である。
【００１８】
直流電圧源ＶDCの正負極間にキャパシタＣ21，Ｃ22が直列接続され、キャパシタＣ21の正極端にスイッチング素子Ｓ2Cの一端が接続され、キャパシタＣ21の負極端にスイッチング素子Ｓ2Dの一端が接続され、キャパシタＣ22の正極端にスイッチング素子Ｓ2Eの一端が接続され、キャパシタＣ22の負極端にスイッチング素子Ｓ2Fの一端が接続される。ここで、キャパシタＣ21とＣ22の共通接続点を中性点ＮＰとする。スイッチング素子Ｓ2CとＳ2Dの共通接続点と、スイッチング素子Ｓ2EとＳ2Fの共通接続点との間に、スイッチング素子Ｓ2A，フライングキャパシタＣ1，スイッチング素子Ｓ2Bを順次直列接続する。また、フライングキャパシタＣ1の両端子間にスイッチング素子Ｓ1A，Ｓ1Bを順次直列接続し、スイッチング素子Ｓ1A，Ｓ1Bの共通接続点を出力端子としている。すなわち、中性点クランプ型の３レベルＡＮＰＣ変換回路の交流側出力端子部に、フライングキャパシタ３レベル回路を組み合わせたものである。
【００１９】
図２０（ｂ）に示すマルチレベル電力変換装置は、直流電圧源ＶDCの正負極間にキャパシタＣn1，Ｃn2が直列接続され、キャパシタＣn1の正極端にスイッチング素子ＳnCの一端が接続され、キャパシタＣn1の負極端にスイッチング素子ＳnDの一端が接続され、キャパシタＣn2の正極端にスイッチング素子ＳnEの一端が接続され、キャパシタＣn2の負極端にスイッチング素子ＳnFの一端が接続される。ここで、キャパシタＣn1とＣn2の共通接続点を中性点ＮＰとする。スイッチング素子ＳnCとＳnDの共通接続点と、スイッチング素子ＳnEとＳnFの共通接続点との間に、スイッチング素子ＳnA，フライングキャパシタＣn-1，スイッチング素子ＳnBを順次直列接続する。
【００２０】
さらに、フライングキャパシタＣn-1の正負極間にスイッチング素子Ｓn-1A，キャパシタＣn-2，スイッチング素子Ｓn-1Bを順次直列接続し、これをスイッチング素子Ｓ2A，フライングキャパシタＣ1，スイッチング素子Ｓ2Bを直列接続するまで（すなわち、Ｎ段）繰り返している。また、フライングキャパシタＣ1の正負極間にスイッチング素子Ｓ1A，Ｓ1Bを順次直列接続し、スイッチング素子Ｓ1A，Ｓ1Bの共通接続点を出力端子としている。
【００２１】
図２０（ａ）では、Ｃ１がフライングキャパシタであり、こちらも５レベルの電圧出力が得られる。
【００２２】
フライングキャパシタを使ったマルチレベル交流電圧出力の基本的な原理を説明する。
【００２３】
図２１は、３レベルの直流−交流変換回路である。基本的な構成は、図１８（ａ）と同様である。直流電圧源はＶDC（＝ＶDC／２＋ＶDC／２）の大きさを持ち、その他に４つのスイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４と、ひとつのフライングキャパシタＣFCで構成される。
【００２４】
フライングキャパシタＣFCの電圧ＶCの大きさが「ＶDC／２」である場合、以下の４つのスイッチングパターンにより３つの電圧レベルを負荷Ｌｏａｄにかけることができる。
【００２５】
（スイッチングパターン１）
Ｓ１・Ｓ２…オン，Ｓ３・Ｓ４…オフ
ＶOUT＝ＶDC／２
（スイッチングパターン２）
Ｓ１・Ｓ３…オン，Ｓ２・Ｓ４…オフ
ＶOUT＝ＶDC／２−ＶＣ＝ＶDC／２−ＶDC／２＝０
（スイッチングパターン３）
Ｓ２・Ｓ４‥・オン，Ｓ１・Ｓ３・‥オフ
ＶOUT＝−ＶDC／２＋ＶＣ＝−ＶDC／２＋ＶDC／２＝０
スイッチングパターン４
Ｓ３・Ｓ４‥・オン，Ｓ１・Ｓ２・‥オフ
ＶOUT＝−ＶDC／２
スイッチングパターン２および３の出力電圧ＶOUTは共にゼロとなる。このとき、フライングキャパシタＣFCに、出力電流ＩOUTが流れる。フライングキャパシタＣに電流ＩC＝ＩOUTが流れる事でフライングキャパシタＣFCは充電または放電され、フライングキャパシタ電圧ＶCは変動する。
【００２６】
図２１（ａ）中の矢印が示す方向に出力電流ＩOUTが流れていたと仮定すると、スイッチングパターン２のときは、フライングキャパシタＣFCに電流ＩCが矢印の示す方向に流れ、フライングキャパシタ電圧ＶCは充電によって上昇する。スイッチングパターン３のときは、矢印と反対方向に電流ＩCが流れ、フライングキャパシタ電圧ＶCは放電によって減少する。従って、スイッチングパターン２と３を選択することによって、同じ電圧０を出力しながら、フライングキャパシタＣFCの充放電を選択する事ができる。この冗長なスイッチングパターンを用いることによって、フライングキャパシタＣFCのフライングキャパシタ電圧ＶCを制御しながら所望の出力電圧を得る事ができる。以上をまとめたものが表１である。
【００２７】
【表１】
2016046962.tif 000003
【００２８】
次に、これらのマルチレベル電力変換装置について、ＰＷＭによる任意の交流出力を得るための変調方法について説明する。パルス幅変調方式には、通常の２レベルインバータや、ダイオードクランプ方式、複数インバータの直列多重接続方式などのマルチレベル電力変換回路と同じく、キャリア比較による方式や、瞬時空間ベクトルを用いた方式など、種々提案されている。
【００２９】
例えば、非特許文献４では、位相をずらした複数の三角波キャリア信号を用いた変調方式を提案している。この方式では、位相を１８０度ずらした２つの三角波キャリア信号を用いており、それによってキャパシタの充電と放電の期間が自動的に均等になるように制御され、フライングキャパシタ電圧を検出せずに最適な電圧に自然に調整される。
【００３０】
また、非特許文献５では同位相でレベルの違う複数の三角波キャリア信号を用いたＰＷＭ変調方式を提案している。複数のキャリアと電圧指令値から出力電圧のレベルを決定するとともにフライングキャパシタの電圧と出力電流の極性を検出し、出力する電圧レベルにおけるスイッチングパターンに冗長性がある場合には、フライングキャパシタ電圧が指定の値に近づくスイッチングパターンを選択することで電圧制御を行っている。
【００３１】
さらに、非特許文献６では、空間ベクトル変調方式を適用した方式を提案している。同じ大きさと角度を持つ複数のベクトルからひとつの出力電圧ベクトルを選択する際にフライングキャパシタの電圧が指定の値に近づくものを優先的に選択する方式が提案されている。
【００３２】
以上のように任意の出力電圧を出力しながら、適切なスイッチングパターンを選択する事によって、フライングキャパシタ電圧を任意の大きさに制御する方式が提案されている。
【先行技術文献】
【非特許文献】
【００３３】
【非特許文献１】“Ｍｕｌｔｉ−ｌｅｖｅｌ  ｃｏｎｖｅｒｓｉｏｎ：ｈｉｇｈ  ｖｏｌｔａｇｅ  ｃｈｏｐｐｅｒｓ  ａｎｄ  ｖｏｌｔａｇｅ−ｓｏｕｒｃｅ  ｉｎｖｅｒｔｅｒｓ”Ｍｅｙｎａｒｄ，Ｔ．Ａ；Ｆｏｃｈ，Ｈ，Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，１９９２．ＰＥＳＣ‘９２  Ｒｅｃｏｒｄ，２３ｒｄ  Ａｎｎｕａｌ  ＩＥＥＥ，Ｐｕｂｌｉｃａｔｉｏｎ  Ｙｅａｒ：１９９２，Ｐａｇｅ（ｓ）３９７−４０３ｖｏｌ．１
【非特許文献２】Ｓｔａｃｋｅｄ  Ｍｕｌｔｉｃｅｌｌ  ｃｏｎｖｅｒｔｅｒ   （ＳＭＣ）： ｐｒｏｐｅｒｔｉｅｓ  ａｎｄ  ｄｅｓｉｇｎ“Ｇａｔｅａｕ，Ｇ；Ｍｅｙｎａｒｄ，Ｔ．Ａ；Ｆｏｃｈ，Ｈ；Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，２００１．ＰＥＳＣ．２００１  ＩＥＥＥ  ３２ｎｄ  Ａｎｎｕａｌ，Ｐｕｂｌｉｃａｔｉｏｎ  Ｙｅａｒ：２００１；Ｐａｇｅ（ｓ）：１５８３−１５８８ｖｏｌ．３
【非特許文献３】“Ａｃｔｉｖｅ−ｎｅｕｔｒａｌ−ｐｏｉｎｔ−ｃｌａｍｐｅｄ（ＡＮＰＣ）ｍｕｌｔｉｌｅｖｅｌ  ｃｏｎｖｅｒｔｅｒ  ｔｅｃｎｏｌｏｇｙ”Ｂａｒｂｏｓａ，Ｐ；Ｓｔｅｉｍｅｒ，Ｐ；Ｓｔｅｉｎｋｅ，Ｊ；Ｗｉｎｋｅｌｎｋｅｍｐｅｒ，Ｍ；Ｃｅｌａｎｏｖｉｃ，Ｎ，Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ，２００５  Ｅｕｒｏｐｅａｎ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ，Ｐｕｂｌｉｃａｔｉｏｎ  Ｙｅａｒ：２００５，Ｐａｇｅ（ｓ）：１０ｐｐ．ｐ．１０
【非特許文献４】“Ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｎ  ｔｈｅ  ｃｌａｍｐｉｎｇ  ｖｏｌｔａｇｅ  ｓｅｌｆ−ｂａｌａｎｃｉｎｇ  ｏｆ  ｔｈｅ  ｔｈｒｅｅ−ｌｅｖｅｌ  ｃａｐａｃｉｔｏｒ  ｃｌａｍｐｉｎｇ  ｉｎｖｅｒｔｅｒ”Ｘｉａｏｍｉｎｇ  Ｙｕａｎ  Ｓｔｅｍｍｌｅｒ，Ｈ；Ｂａｒｂｉ，Ｉ，Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，１９９９  ＰＥＳＣ９９．３０ｔｈ  Ａｎｎｕａｌ  ＩＥＥＥ  Ｐｕｂｌｉｃａｔｉｏｎ  Ｙｅａｒ  １９９９，Ｐａｇｅ（ｓ）：１０５９−１０６４  ｖｏｌ．２
【非特許文献５】“Ｃａｐａｃｉｔｏｒ  Ｖｏｌｔａｇｅ  Ｂａｌａｎｃｉｎｇ  Ｓｃｈｅｍｅｓ  ｉｎ  Ｆｌｙｉｎｇ  Ｃａｐａｃｉｔｏｒ  ｍｕｌｔｉｌｅｖｅｌ  Ｉｎｖｅｒｔｅｒｓ”，Ｓｈｕｋｌａ，Ａ；Ｇｈｏｓｈ，Ａ，ｊｏｓｈｉ，Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，２００７．ＰＥＳＣ  ２００７．ＩＥＥＥ，Ｐｕｂｌｉｃａｔｉｏｎ  Ｙｅａｒ：２００７，Ｐａｇｅ（ｓ）：２３６７−２３７２
【非特許文献６】“Ａ  Ｓｐａｃｅ  Ｖｅｃｔｏｒ  Ｍｏｄｕｌａｔｉｏｎ  ａｐｐｒｏａｃｈ  ｆｏｒ  ｃａｐａｃｉｔｏｒ  ｖｏｌｔａｇｅ  ｂａｌａｎｃｉｎｇ  ｏｆ  Ｆｌｙｉｎｇ  Ｃａｐａｃｉｔｏｒ  Ｃｏｎｖｅｒｔｅｒｓ”，Ｓａｎｇｈｕｎ  Ｃｈｏｉ；Ｓａｅｅｄｆａｒｄ  Ｍ．Ａｐｐｌｉｅｄ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｐｏｓｉｔｉｏｎ（ＡＰＥＣ），２０１１  Ｔｗｅｎｔｙ−Ｓｉｘｔｈ  Ａｎｎｕａｌ  ＩＥＥＥ，Ｐｕｂｌｉｃａｔｉｏｎ  Ｙｅａｒ：２０１１，Ｐａｇｅ（ｓ）：１１７４−１１７９
【発明の概要】
【発明が解決しようとする課題】
【００３４】
フライングキャパシタＣFCのフライングキャパシタ電圧ＶCは、ＰＷＭ変調制御において適切なスイッチングパターンを選択することにより、規定の目標値に制御される。しかし、フライングキャパシタ電圧ＶCの平均値は目標値に制御されるが、スイッチング周期のような短周期においては、充電・放電のたびに電圧の変動（充放電リプル電圧）が発生している。図２２に固定のＰＷＭスイッチング周期で変調を行った場合におけるフライングキャパシタＣFCの電圧変動の一例を示す。
【００３５】
フライングキャパシタ電圧ＶCの平均値は目標値にあるが、ＰＷＭスイッチング１周期に等しい期間発生する充電および放電によって、フライングキャパシタ電圧ＶCが変動する。この電圧変動幅は、以下の３つの要因によって変化する。
・フライングキャパシタＣFCに流れる電流の大きさ：電流が大きい程、電圧変動が大きい
・フライングキャパシタＣFCに電流が流れる時間の長さ：充放電期間が長い程、電圧変動が大きい
・フライングキャパシタの容量の大きさ：キャパシタ容量が小さい程、電圧変動が大きい
この電圧変動によって発生するフライングキャパシタ電圧の目標値からの電圧差の最大値は、電圧変動幅の最大値と等価になる。図２３でこれを説明する。
【００３６】
図２３（ａ）に示すように、フライングキャパシタ電圧ＶCが目標値からずれたところから電圧変動が発生した場合、目標値からの電圧差は小さくなる。しかし、図２３（ｂ）のようにフライングキャパシタ電圧Ｖｃが目標値にほぼ一致したところから電圧変動が発生した場合、目標値からの電圧差は電圧変動幅とほぼ一致する。
【００３７】
こ の電圧変動よって発生するフライングキャパシタＣFCのフライングキャパシタ電圧ＶCにおける目標値からの誤差が大きくなると、以下のような問題が発生する。
・スイッチ（半導体スイッチング素子）やフライングキャパシタ自体などの構成部品に瞬間的に想定よりも高い電圧がかかり、故障の原因となる。
・出力電圧に（高周波の）ひずみを発生させる。
・フライングキャパシタＣFCで発生する損失が増大する。
【００３８】
これらの問題を抑制する対策としては、以下の１〜４がある。
１．フライングキャパシタＣFCの静電容量をより大きなものにする（図２４（ｂ））。
２．スイッチング周期を短くする。（図２４（ｃ））
３．最大電流を小さくする（装置の容量を小さくする）。
４．スイッチング素子やフライングキャパシタＣFCなどの構成部品を、より高い耐電圧のものに変更する。
【００３９】
しかし、上記の対策には、以下のような課題がある。
１．フライングキャパシタＣFCの体積やコストが増大し、装置自体のサイズも大型化する。
２．スイッチング素子のスイッチング回数が増え、スイッチング損失が増大し、装置の効率が低下する。
３．最大電流を小さくした場合、装置の出力容量が低下し、出力容量に対する電力変換装置のサイズ・コストが増加する。
４．構成部品のサイズや構造が大きくなり、装置のサイズが増大する。
【００４０】
したがって、上記１〜４の対策を行うことなく、充放電によるスイッチング周期における電圧リプルを小さくするのが望ましい。
【００４１】
以上示したように、マルチレベル電力変換装置において、充放電によるスイッチング周期における電圧リプルを小さくすることが課題となる。
【課題を解決するための手段】
【００４２】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧源の正負極間に接続されたキャパシタと、１段目はキャパシタの両端子間に、２段目以降は前段のフライングキャパシタの両端子間に順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力し、このオフセットを記憶し、次のスイッチング周期に、相電圧指令値からオフセットを減算し、減算された相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とする。
【００４３】
また、他の態様として、直流電圧源の正負極間に順次直列接続された第１，第２キャパシタと、第１キャパシタの正極端に一端が接続された第１スイッチング素子と、第１キャパシタの負極端に一端が接続された第２スイッチング素子と、第２キャパシタの正極端に一端が接続された第３スイッチング素子と、第２キャパシタの負極端に一端が接続された第４スイッチング素子と、１段目は第１，第２スイッチング素子の他端同士を接続した共通接続点と、第３，第４スイッチング素子の他端同士を接続した共通接続点との間に、２段目以降は前段のフライングキャパシタの両端子間に、順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正相電圧指令値として出力し、このオフセットを記憶し、次のスイッチング周期に、相電圧指令値からオフセットを減算し、減算された相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とする。
【００４４】
また、他の態様として、直流電圧源の正負極間に直列接続した第１，第２キャパシタと、１段目は第１キャパシタの正極端子と第２キャパシタの負極端子間に、２段目以降は前段の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子と間に、順次直列接続されたスイッチング素子，正極側フライングキャパシタ，負極側フライングキャパシタ，スイッチング素子と、１段目は第１，第２キャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、２段目以降は、前段の正極側，負極側フライングキャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、介挿された双方向スイッチと、を有するＮ段（Ｎ＝１以上の整数）の基本セルと、Ｎ段目の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子間に順次直列接続された出力段の２つのスイッチング素子と、Ｎ段目の正極側，負極側フライングキャパシタの共通接続点と出力段の２つのスイッチング素子の共通接続点との間に介挿された双方向スイッチと、を備え、出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、キャパシタ電圧変動量許容値と各正極側，負極側フライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりに各正極側，負極側フライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が全ての電圧指令禁止帯外となるようにオフセットを加えて補正相電圧指令値として出力し、このオフセットを記憶し、次のスイッチング周期に、相電圧指令値からオフセットを減算し、減算された相電圧指令値が電圧指令禁止帯内の場合には相電圧指令値が全ての電圧指令禁止帯外となるオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とする。
【００４５】
また、他の態様として、直流電圧源の正負極間に接続されたキャパシタと、１段目はキャパシタの両端子間に、２段目以降は前段のフライングキャパシタの両端子間に順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、出力段の２つのスイッチング素子の共通接続点を出力端子とした３相のマルチレベル電力変換装置であって、フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、各相のフライングキャパシタの電圧指令禁止帯情報と、各相の相電圧指令値に基づいて、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセット、または、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセットが存在しない場合は、フライングキャパシタの電圧変動が最小となる三相共通のオフセットを算出する三相オフセット量演算部と、相電圧指令値に三相共通のオフセットを加えた値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とする。
【００４６】
また、他の態様として、直流電圧源の正負極間に順次直列接続された第１，第２キャパシタと、第１キャパシタの正極端に一端が接続された第１スイッチング素子と、第１キャパシタの負極端に一端が接続された第２スイッチング素子と、第２キャパシタの正極端に一端が接続された第３スイッチング素子と、第２キャパシタの負極端に一端が接続された第４スイッチング素子と、１段目は第１，第２スイッチング素子の他端同士を接続した共通接続点と、第３，第４スイッチング素子の他端同士を接続した共通接続点との間に、２段目以降は前段のフライングキャパシタの両端子間に、順次直列接続されたスイッチング素子，フライングキャパシタ，スイッチング素子を有するＮ段（Ｎ＝１以上の整数）の直列回路と、Ｎ段目のフライングキャパシタの両端子間に順次直列接続された出力段の２つのスイッチング素子と、を備え、出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、フライングキャパシタの電圧変動量許容値とフライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりにフライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、各相のフライングキャパシタの電圧指令禁止帯情報と、各相の相電圧指令値に基づいて、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセット、または、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセットが存在しない場合は、フライングキャパシタの電圧変動が最小となる三相共通のオフセットを算出する三相オフセット量演算部と、相電圧指令値に三相共通のオフセットを加えた値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とする。
【００４７】
また、他の態様として、直流電圧源の正負極間に直列接続した第１，第２キャパシタと、１段目は第１キャパシタの正極端子と第２キャパシタの負極端子間に、２段目以降は前段の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子と間に、順次直列接続されたスイッチング素子，正極側フライングキャパシタ，負極側フライングキャパシタ，スイッチング素子と、１段目は第１，第２キャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、２段目以降は、前段の正極側，負極側フライングキャパシタの共通接続点と正極側，負極側フライングキャパシタの共通接続点との間に、介挿された双方向スイッチと、を有するＮ段（Ｎ＝１以上の整数）の基本セルと、Ｎ段目の正極側フライングキャパシタの正極端子と負極側フライングキャパシタの負極端子間に順次直列接続された出力段の２つのスイッチング素子と、Ｎ段目の正極側，負極側フライングキャパシタの共通接続点と出力段の２つのスイッチング素子の共通接続点との間に介挿された双方向スイッチと、を備え、出力段の２つのスイッチング素子の共通接続点を出力端子としたマルチレベル電力変換装置であって、キャパシタ電圧変動量許容値と各正極側，負極側フライングキャパシタの容量値の乗算値をスイッチング周期と出力電流検出値との乗算値で除算して、スイッチング周期あたりに各正極側，負極側フライングキャパシタに電流が流れる時間である導通比がフライングキャパシタの電圧変動量許容値となる導通比の最大値を各フライングキャパシタ毎に算出し、前記導通比が導通比の最大値以上となる電圧指令禁止帯を各フライングキャパシタ毎に演算し、電圧指令禁止帯情報として出力する電圧指令禁止帯演算部と、各相のフライングキャパシタの電圧指令禁止帯情報と、各相の相電圧指令値に基づいて、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセット、または、三相全ての相電圧指令値が電圧指令禁止帯外となる三相共通のオフセットが存在しない場合は、フライングキャパシタの電圧変動が最小となる三相共通のオフセットを算出する三相オフセット量演算部と、相電圧指令値に三相共通のオフセットを加えた値が電圧指令禁止帯内の場合には相電圧指令値が電圧指令禁止帯外となるようにオフセットを加えて補正電圧指令値として出力する単相オフセット量演算部と、を備え、前記補正電圧指令値と三角波キャリア信号を比較することによってスイッチング素子のゲート信号を生成することを特徴とする。
【００４８】
また、他の態様として、前記電圧変動量許容値は、許容できる各フライングキャパシタ電圧の最大値の絶対値から各フライングキャパシタ電圧の目標値を減算した値であることを特徴とする。
【００４９】
また、他の態様として、前記電圧変動量許容値は、許容できる各フライングキャパシタ電圧の最大値の絶対値からフライングキャパシタの電圧検出値を減算した値であることを特徴とする。
【００５０】
また、他の態様として、各相に過変調防止用オフセット量演算部を備え、前記過変調防止用オフセット量演算部は、補正電圧指令値が電圧指令禁止帯から脱出できない相がある場合はその相の補正後の相電圧指令値が−１以上＋１以下の範囲内でフライングキャパシタの電圧変動が最小となるようにオフセットを加えて再補正を行い、この再補正値を相電圧指令値として出力することを特徴とする。
【発明の効果】
【００５１】
本発明によれば、マルチレベル電力変換装置において、充放電によるスイッチング周期における電圧リプルを小さくすることが可能となる。
【図面の簡単な説明】
【００５２】
【図１】実施形態１における相電圧指令補正部を示すブロック図。
【図２】実施形態１における単相オフセット量演算部を示すブロック図。
【図３】パルス幅変調制御部を示すブロック図。
【図４】１８０度位相のずれた２つの三角波キャリア信号を用いてＰＷＭ制御を行った場合の各信号を示すタイムチャート。
【図５】三角波キャリア信号と導通比との関係を示すグラフ。
【図６】三角波キャリア信号と導通比との関係を示すグラフ。
【図７】電圧指令禁止帯と導通比との関係を示すグラフ。
【図８】実施形態１におけるオフセット適用例を示すタイムチャート。
【図９】実施形態２における相電圧指令補正部を示すブロック図。
【図１０】実施形態３における相電圧指令補正部を示すタイムチャート。
【図１１】三角波キャリア信号と導通比との関係を示すグラフ。
【図１２】三角波キャリア信号と電圧指令禁止帯を示すタイムチャート。
【図１３】実施形態４における相電圧指令補正部を示すブロック図。
【図１４】実施形態４における単相オフセット量演算部を示すブロック図。
【図１５】電圧指令値と電圧指令禁止帯との関係を示すグラフ。
【図１６】電圧指令値に正極性のオフセットと負極性のオフセットを加えた場合を示すグラフ。
【図１７】実施形態５における相電圧指令補正部を示すブロック図。
【図１８】フライングキャパシタを用いたマルチレベル電力変換装置の一例を示す回路図。
【図１９】ＳＭＣマルチレベル電力変換装置の一例を示す回路図。
【図２０】ＡＮＰＣマルチレベル電力変換装置の一例を示す回路図。
【図２１】３レベル電力変換装置を示す回路図。
【図２２】ＰＷＭ制御を行った場合のフライングキャパシタ電圧の変動を示すタイムチャート。
【図２３】フライングキャパシタ電圧の目標値とフライングキャパシタ電圧との電圧差を示すタイムチャート。
【図２４】前記電圧差を抑制するための対策を行った場合のフライングキャパシタ電圧を示すタイムチャート。
【発明を実施するための形態】
【００５３】
本願発明は、相電流検出値（瞬時値）ＩOUTと、スイッチング周期ＴSWと、フライングキャパシタ容量Ｃから、フライングキャパシタＣFCのフライングキャパシタ電圧ＶCが規定値以上となる電圧指令値Ｖ*の範囲（以下、電圧指令禁止帯と称する）を計算によって予測し、その電圧指令禁止帯に入らないように電圧指令値Ｖ*にオフセットを加えることで、フライングキャパシタＣFCの電圧リプルを規定値以下に抑制するものである。オフセットによって発生する電圧誤差は、次回以降のスイッチング周期において補正する。
【００５４】
以下、本願発明におけるマルチレベル電力変換装置の実施形態１〜５を図１〜図１７に基づいて詳細に説明する。
【００５５】
［実施形態１］ 
図１は、本実施形態１におけるマルチレベル電力変換装置の相電圧指令補正部を示すブロック図である。本実施形態１では、各相１つのフライングキャパシタＣFCを備え、固定周期のＰＷＭ変調制御を行うマルチレベル電力変換装置を想定している。相電圧指令補正部は、スイッチングによる電圧リプル幅を規定値以下に抑えるようにＰＷＭ変調制御に用いる相電圧指令値を補正する。
【００５６】
出力電流検出値ＩOUTと、３種類の固定値（電圧変動量許容値ΔＶCMAX，スイッチング周期ＴSW，フライングキャパシタ容量Ｃ）を電圧指令禁止帯演算部１に入力し、そのスイッチング周期における相電圧指令禁止帯情報Ｖ＿ｐｒｏｈｉ＿ｐ，Ｖ＿ｐｒｏｈｉ＿ｎを演算によって求める。
【００５７】
次に、その相電圧禁止帯情報Ｖ＿ｐｒｏｈｉ＿ｐ，Ｖ＿ｐｒｏｈｉ＿ｎと、補正前の相電圧指令値Ｖ*を単相オフセット量演算部２に入力する。単相オフセット量演算部２を図２に示す。オフセット量演算部２ａは、補正前の相電圧指令値Ｖ*と相電圧指令禁止帯情報Ｖ＿ｐｒｏｈｉ＿ｐ，Ｖ＿ｐｒｏｈｉ＿ｎを入力し、補正前の相電圧指令値Ｖ*が相電圧指令禁止帯内の場合には、電圧指令禁止帯の外になるように演算されたオフセットを補正前の相電圧指令値Ｖ*を加えて補正相電圧指令値Ｖ*２として出力する。
【００５８】
加えられたオフセット量は、メモリ２ｂにより記憶される。ここで、加えられたオフセット量は、オフセット量演算部２ａの入力値から出力値を減算することにより算出される。次のスイッチング周期において、補正前の相電圧指令値Ｖ*からメモリ２ｂに記憶されたオフセット量を減算する。そして、オフセット量演算部２ａにおいて、この減算された相電圧指令値が電圧指令禁止帯内の場合には電圧指令禁止帯外となる新しいオフセットを加えて補正電圧指令値Ｖ*２として出力する。
【００５９】
図２１のような１相につきフライングキャパシタＣFCを１つ持つフライングキャパシタ方式のマルチレベル電力変換装置を考える。ここで、説明の簡単化のため、１相の回路としているが、２相（単相），３相の回路でも同様である。
【００６０】
このマルチレベル電力変換装置の出力に任意の交流電圧を出力するため、図３に示すように、相電圧指令値Ｖ*と三角波キャリア信号との比較により、パルス幅変調（ＰＷＭ）制御を行い、図２１に示す各スイッチング素子Ｓ１〜Ｓ４のゲート信号を得る。このＰＷＭ制御の例を図４に示す。
【００６１】
図４では、１８０度位相のずれた２つの三角波キャリア信号を用いて、ＰＷＭ制御を行っている。三角波キャリア信号と、相電圧指令値Ｖ*の大小に伴い、スイッチング素子Ｓ１〜Ｓ４の４つのゲート信号を決定する。ここで、三角波キャリア信号の周期（時刻ｔ０からｔ６の期間）をＴｃとすると、スイッチング周期はその半分の時間ＴSWとなる（時刻ｔ０からｔ３の期間）。
【００６２】
フライングキャパシタＣFCのフライングキャパシタ電圧ＶCの大きさがＶDC／２で一定に固定されているとすると、この例では、相電圧指令値Ｖ*が正の値に固定されているため、出力電圧ＶOUTは、０と＋ＶDC／２の間でパルス状の波形となる。２つの三角波キャリア信号によるＰＷＭ制御によって、回路は前記表１に示す４つのスイッチングパターンを持つ。
【００６３】
そして、図４のように、相電圧指令値Ｖ*が一定の場合、フライングキャパシタＣFCに電流が流れるスイッチングパターン２と３が交互に一定の間隔で発生する。これにより、フライングキャパシタＣFCの充放電が交互に均等に行われる。出力電流ＩOUTが正の時、スイッチングパターン２となる時刻ｔ１からｔ２の間、フライングキャパシタＣFCは充電される。また、時刻ｔ４からｔ５の間、フライングキャパシタＣFCは放電される。
【００６４】
時刻ｔ０から時刻ｔ３に至る場合、時刻ｔ３におけるフライングキャパシタＣFCのフライングキャパシタ電圧ＶC（ｔ３）は以下の（１）式で表せる。
【００６５】
【数１】
2016046962.tif 000004
【００６６】
ここで、ＶC0は時刻ｔ０におけるフライングキャパシタ電圧、ｉCはフライングキャパシタＣFCに流れる電流，ＣはフライングキャパシタＣFCの容量を示す。時刻ｔ１からｔ２の期間において、フライングキャパシタＣFCは電流ｉCによって充電または放電が行われる。従って、その期間におけるフライングキャパシタ電圧ＶCの変動量は、式（１）の右辺第１項で表すことができる。
【００６７】
また、「スイッチング周期ＴSWが出力電流ＩOUTの変化に比べて充分短い」と仮定すると、「ｉCは一定値ＩC」とすることができる。その場合、充電（ｔ１〜ｔ２），放電（ｔ４〜ｔ５）におけるフライングキャパシタ電圧ＶCの変動量ΔＶCは次式（２）で表せる。
【００６８】
【数２】
2016046962.tif 000005
【００６９】
ここでＴは、電流がフライングキャパシタＣFCを流れ、充電または放電される期間を示す。このＴは、スイッチング周期ＴSWと、相電圧指令値Ｖ*の大きさによって決まるスイッチング周期ＴSWあたりのフライングキャパシタＣFCに電流が流れる時間の比（以下、導通比ＤCと称する）によって決定できる。
【００７０】
導通比Ｄｃは、以下の（３）式で表される。
【００７１】
【数３】
2016046962.tif 000006
【００７２】
図４に示される三角波キャリア信号によるＰＷＭ制御におけるスイッチング周期ＴSWと導通比ＤCは、図５のように示す事ができる。また、図６のような三角波キャリア信号によってＰＷＭ制御を行う場合、スイッチング周期ＴSWはキャリア周期ＴCと同じになる。
【００７３】
導通比ＤCは、相電圧指令値Ｖ*が＋１以上または−１以下のときに０となる。相電圧指令値Ｖ*が０に近づくにしたがって導通比ＤCは大きくなり、相電圧指令値Ｖ*が０の時、導通比ＤCは１となる。相電圧指令値Ｖ*と導通比ＤCとの関係は、以下の式（４）で表せる。
【００７４】
【数４】
2016046962.tif 000007
【００７５】
相電圧指令値Ｖ*の変化に従って導通比ＤCの値も変化する。
【００７６】
時刻ｔ０からｔ３の間に変化するフライングキャパシタＣFCの電圧変動量ΔＶCは、前記（１）〜（４）式より、以下の（５）式で表せる。
【００７７】
【数５】
2016046962.tif 000008
【００７８】
また、フライングキャパシタＣFCの充放電時は、｜ＩC｜＝｜ＩOUT｜である。
【００７９】
以上より、出力電流ＩOUTと相電圧指令値の大きさ｜Ｖ*｜から、一回の充電、または放電によるフライングキャパシタＣFCの電圧変動量ΔＶCを推定することができる。
【００８０】
フライングキャパシタＣFCのフライングキャパシタ電圧ＶCが目標値から変動する最大の電圧偏差は、ΔＶCで表す事ができる。例えば、図４のように均等に充放電が行われ、かつ、その平均値（中心）がフライングキャパシタ電圧ＶCの目標値と等しい場合、目標値からの最大の電圧偏差はΔＶC／２となる。
【００８１】
しかし、相電圧指令値Ｖ*の急峻な変化などにより、前回のフライングキャパシタＣFCを用いた出力によって、そのフライングキャパシタ電圧ＶCの瞬時値が目標値と等しくなった場合、次回の充放電による目標値からの最大の電圧偏差はΔＶCとなり得る。従って、目標値からの最大の電圧偏差はΔＶCとなる。
【００８２】
以上により、各スイッチング周期が始まる瞬間の相電圧指令値Ｖ*，出力電流ＩOUTの瞬時値から、そのスイッチング周期ＴSWにおけるフライングキャパシタＣFCの電圧変動量ΔＶCを予測する事ができる。（ただし、相電圧指令値Ｖ*の変動や、出力電流ＩOUTの変化により誤差が発生する。）
このフライングキャパシタＣFCの電圧変動量ΔＶCが、許容できる電圧変動量許容値ΔＶCMAXを超えたとき、相電圧指令値Ｖ*に任意のオフセットを加える事により、電圧変動量ΔＶCを減らすことができる。すなわち、許容できる電圧変動量許容値ΔＶCMAXを規定することで、相電圧指令値Ｖ*の禁止帯を導き出す事ができる。
【００８３】
前記（５）式から、次の（６）式が導出できる。
【００８４】
【数６】
2016046962.tif 000009
【００８５】
ここで、ΔＶCMAXは、１回の充電もしくは放電において許容できるフライングキャパシタＣFCの電圧変動量許容値（目標値から許容できる最大の電圧偏差）を示す。それによりＤCMAXは、電流ＩCにおける許容できる導通比ＤCの最大値を示す。
【００８６】
電圧変動量許容値ΔＶCMAXは、フライングキャパシタ電圧ＶCの目標値と、許容できるフライングキャパシタ電圧ＶCの最大値から決定する。フライングキャパシタＣFCの充放電は、目標値から開始される可能性がある。従って、電圧変動量許容値ΔＶCMAXは、（｜許容できるフライングキャパシタ電圧ＶCの最大値（または最小値）|−フライングキャパシタ電圧ＶCの目標値）とする。フライングキャパシタ電圧ＶCの目標値が、他の要因で変動する場合は、それに応じて電圧変動量許容値ΔＶCMAXを変動させる。また、許容できるフライングキャパシタ電圧ＶCの最大値と最小値が異なる場合は、最大値用の電圧変動量許容値ΔＶCMAXと最小値用の電圧変動量許容値ΔＶCMAXをそれぞれ（６）式に代入し、充電時の導通比の最大値ＤCMAXおよび放電時の導通比の最大値ＤCMAXをそれぞれ規定すればよい。
【００８７】
以下は、フライングキャパシタ電圧ＶCの目標値が固定で、かつ最大値と最小値がそれに対して正負に均等に設定されている場合について説明する。
【００８８】
ＤC≦ＤCMAXとなるように補正相電圧指令値Ｖ*２の電圧指令禁止帯を設けることにより、電圧変動量ΔＶCを許容できる電圧変動量許容値ΔＶCMAX以下に抑えられる。図７に電圧指令禁止帯の概略図を示す。
【００８９】
導通比の最大値ＤCMAXが一定値以上にならないように導通比の最大値ＤCMAXより計算して電圧指令禁止帯を設定する。図６の（図２１の回路において図４のようにＰＷＭ制御を適用する）場合、導通比ＤCが最大の１となる相電圧指令値０を中心に＋｜（１−ＤCMAX）｜から−｜（１−ＤCMAX）｜の範囲の相電圧指令値Ｖ*を、補正後の相電圧指令値Ｖ*２の電圧指令禁止帯に設定する。図７では、電圧指令禁止帯情報としてＶ＿ｐｒｏｈｉ＿ｐ＝＋｜（１−ＤCMAX）｜、Ｖ＿ｐｒｏｈｉ＿ｎ＝−｜（１−ＤCMAX）｜と表している。
【００９０】
この電圧指令禁止帯幅の計算は、図１の電圧指令禁止帯演算部１で行われる。その演算はスイッチング周期毎に行うのが望ましい。
【００９１】
次に、この電圧指令禁止帯情報Ｖ＿ｐｒｏｈｉ＿ｐ，Ｖ＿ｐｒｏｈｉ＿ｎと補正前の相電圧指令値Ｖ*から、補正前の相電圧指令値Ｖ*に加えるオフセットを演算する。
【００９２】
オフセット適用の例を図８に示す。補正前の相電圧指令値Ｖ*が電圧指令禁止帯内に侵入した際、電圧指令禁止帯外になるようにオフセットを加える。オフセットの極性・量は自由であるが、図８では、補正電圧指令値Ｖ*２が電圧指令禁止帯外に脱出するために必要なオフセット量が低くなる方の極性に（領域２では正極側，領域３では負極側）、そのオフセット量を加算もしくは減算している。
【００９３】
オフセットを加える事によって、補正前の相電圧指令値Ｖ*との間に電圧誤差が発生する。そのため、そのオフセット量をメモリ２ｂに蓄積する。そして、次のスイッチング周期の領域において、その電圧誤差分を補正前の相電圧指令値Ｖ*からオフセット補償として減算する。また、次のスイッチング周期において減算したオフセット量でメモリ２ｂの値を更新する。これにより、オフセットによる電圧誤差は補償される。（ただし、スイッチンダ周期における電圧・電流の脈動は発生する。）
図８のスイッチング周期の領域３においては、オフセット補償値として、スイッチング周期の領域２のオフセット値を加えている。それでも、なお、電圧指令禁止帯内に相電圧指令値Ｖ*が存在するため、さらにオフセット値を加算している。このオフセット量はメモリ２ｂに保存され、さらに次のスイッチング周期の領域４において補償される。
【００９４】
以上の方式によって、補正相電圧指令値Ｖ*２が設定される。 
【００９５】
相電圧指令値Ｖ*の更新は、図８のような、三角波キャリア信号の比較によるＰＷＭ制御を行う場合、スイッチング周期毎に行われるようにするのが望ましい。
【００９６】
この方法によって、フライングキャパシタ電圧ＶCを許容値内に抑制しつつ、出力電圧高周波歪を抑制させることができる。
【００９７】
なお、本実施形態１では図１８（ａ），図２１の回路構成を例とした。図１８（ｂ），図２０（ａ），（ｂ）についても、本実施形態１と同様な方法によって、回路内の各フライングキャパシタのフライングキャパシタ電圧を規定内に抑制しつつ、出力電圧の高周波歪を抑制させることができる。フライングキャパシタが複数ある場合は、すべてのフライングキャパシタの電圧が許容範囲に入るように、電圧指令禁止帯を設定する。
【００９８】
以上示したように、本実施形態１におけるマルチレベル電力変換装置によれば、従来方式と比較して、フライングキャパシタの充放電による電圧変動幅を、フライングキャパシタ容量を大きくすることなく、またスイッチング周期を短くしてスイッチング損失を増大させることなく、小さくすることができる。これにより、フライングキャパシタＣFCの電圧歪を抑制でき、ついてはマルチレベル電力変換装置の出力電圧の歪を抑制することができる。
【００９９】
さらに、構成部品を耐電圧の高いものに変更する必要がないため、装置の小型化を図ることができる。
【０１００】
また、従来方式のフライングキャパシタＣFCの電圧変動幅と同一とした場合、フライングキャパシタ容量を従来方式よりも小さくすることができる。これによより、装置を小型化し、コストの低減を図ることが可能となる。
【０１０１】
［実施形態２］
図９は、本実施形態２におけるマルチレベル電力変換装置の相電圧指令補正部を示すブロック図である。本実施形態２では、各相１つのフライングキャパシタＣFCを備え、固定周期のＰＷＭ変調制御を行うマルチレベル電力変換装置を想定している。相電圧指令補正部は、スイッチングによる電圧リプル幅を規定値以下に抑えるようにＰＷＭ変調制御に用いる相電圧指令値を補正する。
【０１０２】
本実施形態２は、実施形態１と異なり、電圧指令禁止帯演算部１に、フライングキャパシタ電圧検出値ＶC_DETを入力する。これにより、フライングキャパシタ電圧ＶCを考慮した電圧指令禁止帯を演算する。
【０１０３】
それ以外は、実施形態１と同様であり、実施形態１と同様の箇所は説明を省略する。
【０１０４】
次に、本実施形態２における動作の説明をする。
【０１０５】
基本的な動作は実施形態１と同じであるが、電圧指令禁止帯を演算する際に対象となるフライングキャパシタ電圧検出値ＶC_DETを利用する。
【０１０６】
実施形態１では、許容できる電圧変動量許容値ΔＶCMAXは、フライングキャパシタ電圧ＶCを検出していないため、充電、または、放電を開始するフライングキャパシタＣFCのフライングキャパシタ電圧ＶCは常に目標値と同じ電圧になっている事を想定して電圧指令禁止帯幅を決定していた。
【０１０７】
しかし、実際のフライングキャパシタＣFCのフライングキャパシタ電圧ＶCは、相電圧指令値Ｖ*の大きさや出力電流ＩOUTの大きさ，位相の変化などにより、平均値としては目標値となるが、瞬時値としては目標値とならない場合がほとんどである。フライングキャパシタＣFCの電圧瞬時値≠目標値の場合、次回の充電または放電によって許容できる電圧変動量許容値ΔＶCMAXは、実施形態１で計算した電圧変動量許容値ΔＶCMAXより大きくなる。
【０１０８】
例えば、フライングキャパシタＣFCの目標値をＶFCとし、フライングキャパシタＣFCのフライングキャパシタ電圧ＶCが目標値ＶFCよりＶ1低い電圧であった場合を考える。フライングキャパシタ電圧検出値ＶC_DET＝ＶFC−Ｖ1となり、目標値ＶFCより低いため、次回のスイッチング周期ではフライングキャパシタＣFCは充電される。このとき、許容できるフライングキャパシタ電圧の最大値がＶFCMAXとすると、充電によって許容できる電圧変動量許容値ΔＶCMAXは、ＶFCMAX−ＶC_DET＝ＶFCMAX−（ＶFC−Ｖ1）となる。
【０１０９】
実施形態１の場合、フライングキャパシタ電圧ＶCを検出しないため、ＶFCMAX−ＶFCを電圧変動量許容値ΔＶCMAXとしなければならないが、本実施形態２では、それよりも｜Ｖ1｜だけ電圧変動量許容値ΔＶCMAXを大きくする事ができる。
【０１１０】
従って、より電圧指令禁止帯幅を狭くする事ができ、オフセット量を低減できる。結果として、フライングキャパシタＣFCのリプル電圧抑制制御による電圧誤差（すなわち出力電圧の高調波歪）を、実施形態１よりも小さくする事ができる。
【０１１１】
なお、図２０（ａ）の回路構成においても、実施形態１、実施形態２と同様な方法によって、フライングキャパシタＣ1のフライングキャパシタ電圧ＶCを許容範囲に抑制しつつ、出力電圧の高調波歪を抑制させることができる。
【０１１２】
なお、本実施形態２では、図１８（ａ），図２１の回路構成を例とした。図１８（ｂ），図２０（ｂ）についても、本実施形態２と同様な方法によって、回路内の各フライングキャパシタのフライングキャパシタ電圧を規定値内に抑制しつつ、出力電圧の高周波歪を抑制させることができる。フライングキャパシタが複数ある場合は、すべてのフライングキャパシタの電圧が許容範囲に入るように、電圧指令禁止帯を設定する。
【０１１３】
［実施形態３］
図１０は、本実施形態３におけるマルチレベル電力変換装置の相電圧指令補正部を示すブロック図である。本実施形態３では、図１９（ａ），（ｂ）に示すように、各相複数のフライングキャパシタＣ11〜Ｃ(n-1)1，Ｃ21〜Ｃ(n-1)2を備え、固定周期のＰＷＭ変調制御を行うマルチレベル電力変換装置を想定している。相電圧指令補正部は、スイッチングによる電圧リプル幅を規定値以下に抑えるようにＰＷＭ変調制御に用いる相電圧指令値を補正する。
【０１１４】
実施形態２と異なり、複数のフライングキャパシタＣ11〜Ｃ(n-1)1，Ｃ21〜Ｃ(n-1)2の電圧検出値を電圧指令禁止帯演算部１に入力する。それにより、複数のフライングキャパシタＣ11〜Ｃ(n-1)1，Ｃ21〜Ｃ(n-1)2に対応した電圧指令禁止帯が演算される。それ以外は、実施形態１，２と同様である。
【０１１５】
実施形態３の動作について説明する。
【０１１６】
基本的な動作は実施形態２と同様である。１相にフライングキャパシタを複数持つ場合、それぞれのフライングキャパシタの電圧を検出し、複数の電圧指令禁止帯を設定することにより、フライングキャパシタ毎に最適な電圧指令禁止帯を設定することが可能になる。
【０１１７】
複数のフライングキャパシタを持つ回路の例として図１９（ａ）を用いて説明する。
【０１１８】
図１９（ａ）は、ＳＭＣ５レベル電力変換装置を示す回路構成図である。直流電圧源の電圧がＶDCの場合、キャパシタＣ21，Ｃ22の電圧ＶC21，ＶC22は、それぞれ均等に分圧したＶＤＣ／２に制御する。また、フライングキャパシタＣ11，Ｃ12の電圧ＶC11，ＶC12はＶＤＣ／４に制御し、スイッチング素子を適切に制御すると、中性点ＮＰを基準として＋ＶＤＣ／２，＋ＶＤＣ／４，０，−ＶＤＣ／４，−ＶＤＣ／２の５レベルの電圧を出力する事ができる。
【０１１９】
スイッチングパターンを表２に示す。出力電圧ＶOUTの電圧レベルが＋ＶＤＣ／４となるスイッチングパターンと、−ＶＤＣ／４となるスイッチングパターンは、それぞれ２種類存在する。出力端子に流れる出力電流ＩOUTの方向が、図１９（ａ）中の矢印の方向の場合、スイッチングパターン２を選択すると、フライングキャパシタＣ11は充電され、スイッチングパターン３を選択すると、フライングキャパシタＣ11は放電される。なお、電流方向が逆の場合は、充放電の結果は逆になる。同様に、スイッチングパターン５を選択するとフライングキャパシタＣ12は充電され、スイッチングパターン６を選択するとフライングキャパシタＣ12は放電される。
【０１２０】
【表２】
2016046962.tif 000010
【０１２１】
図１９（ａ）の回路のＰＷＭ変調制御の例を図１１に示す。図１１の左図のようにキャリア１からキャリア４の４本の三角波キャリア信号と、相電圧指令値Ｖ*との比較によって、電圧レベルを決定し、それに最適なスイッチングパターンを表２から選択する。
【０１２２】
例えば、相電圧指令値Ｖ*がキャリア１よりも大きい場合、スイッチングパターン１を選択する。相電圧指令値Ｖ*が，キャリア２よりも大きく、キャリア１よりも小さい場合、スイチングパターン２または３のうちどちらかを選択する。このとき、スイッチング回数を増加させないため、または、切り換え・転流による異常電圧発生を防止するため、どちらかのスイッチングパターンを選択した後には、別の電圧レベルに遷移するまで、そのスイッチングパターンを維持するのが一般的である。
【０１２３】
相電圧指令値Ｖ*が，キャリア３より大きく、キャリア２より小さい場合、スイッチングパターン４を選択する。相電圧指令値Ｖ*が、キャリア４より大きく、キャリア３より小さい場合、スイッチングパターン５または６を選択する。相電圧指令値Ｖ*がキャリア４より小さい場合、スイッチングパターン７を選択する。
【０１２４】
以上のようにして、スイッチングパターンを選択し，５レベルの電圧を出力する。このとき、フライングキャパシタＣ11，Ｃ12に電流が流れるスイッチング周期ＴSWに対する導通比ＤCは、図１１の右側の２つの図で示される。フライングキャパシタＣ11の導通比ＤC11と、フライングキャパシタＣ12の導通比ＤC12は異なる。
【０１２５】
また、フライングキャパシタＣ11とＣ12の瞬時電圧はそれぞれ異なるため、実施形態２のように電圧指令禁止帯幅をフライングキャパシタ電圧ＶC11，ＶC12に従って調整する場合、それぞれのフライングキャパシタ電圧ＶC11，ＶC12を検出し、電圧指令禁止帯幅をそれぞれ調整する。
【０１２６】
ここでは、フライングキャパシタ電圧ＶC11についての電圧指令禁止帯を禁止帯１，フライングキャパシタ電圧ＶＣ12についての電圧指令禁止帯を禁止帯２とする。この例の場合、フライングキャパシタＣ11に対する充放電は、スイッチングパターン２および３で発生する事から、禁止帯１は相電圧指令値Ｖ*が正であり、かつフライングキャパシタＣ11への導通比ＤC11が最大となる＋０．５を中心に設定する。
【０１２７】
フライングキャパシタＣ12に対する充放電は、スイッチングパターン５および６で発生することから、禁止帯２は相電圧指令値Ｖ*が負であり、かつ、フライングキャパシタＣ12への導通比ＤC12が最大となる−０．５を中心に設定する。
【０１２８】
例えば、図１２に示すように、フライングキャパシタの電圧検出値ＶC11_DET，ＶＣ12_DETに従って禁止帯１の幅および禁止帯２の幅を調整する事により、それぞれのフライングキャパシタ電圧ＶC11，ＶC12を規定値内に制御する事ができる。また、不必要なオフセットを電圧指令値Ｖ*に加える事を防止し、それによる出力電圧の高周波歪を小さくする事ができる。このときの禁止帯１の幅および禁止帯２の幅の計算方法は実施形態２と同じである。
【０１２９】
なお、本実施形態３では、図１９（ａ）の回路構成を例とした。図１９（ｂ）についても、本実施形態３と同様の方法によって、回路内の各フライングキャパシタの電圧を既定値内に抑制しつつ、出力電圧の高周波歪を抑制させることができる。フライングキャパシタが複数ある場合は、すべてのフライングキャパシタの電圧が許容範囲に入るように、電圧指令禁止帯を設定する。
【０１３０】
［実施形態４］
図１３は、本実施形態４におけるマルチレベル電力変換装置の相電圧指令補正部を示すブロック図である。本実施形態４では、各相単数または複数のフライングキャパシタを備え、固定周期のＰＷＭ変調制御を行うマルチレベル電力変換装置を想定している。相電圧指令補正部は、スイッチングによる電圧リプル幅を規定値以下に抑えるようにＰＷＭ変調制御に用いる相電圧指令値を補正する。
【０１３１】
各相、各フライングキャパシタの電圧指令禁止帯幅を演算し、その電圧指令禁止帯情報Ｖｕ＿ｐｒｏｈｉ＿ｐ，Ｖｕ＿ｐｒｏｈｉ＿ｎ，Ｖｖ＿ｐｒｏｈｉ＿ｐ，Ｖｖ＿ｐｒｏｈｉ＿ｎ，Ｖｗ＿ｐｒｏｈｉ＿ｐ，Ｖｗ＿ｐｒｏｈｉ＿ｎを三相オフセット量演算部３に入力する。
【０１３２】
ここで、三相の全ての相電圧指令値Ｖ*が、各電圧指令禁止帯内から脱出するように、もしくは、脱出できない相がある場合は、その相の補正電圧指令（図１３のＵ相電圧指令値Ｖ*２（補正後）、Ｖ相電圧指令値Ｖ*２（補正後）、Ｗ相電圧指令値Ｖ*２（補正後）のいずれか）の値が−１以上＋１以下の範囲内で電圧変動リプルが最小となるように三相共通のオフセットを三相オフセット量演算部３で演算して、各相の補正前の相電圧指令値に加える。
【０１３３】
次に、三相共通のオフセットを加えた各相電圧指令値と各相・各フライングキャパシタの電圧指令禁止帯情報Ｖｕ＿ｐｒｏｈｉ＿ｐ，Ｖｕ＿ｐｒｏｈｉ＿ｎ，Ｖｖ＿ｐｒｏｈｉ＿ｐ，Ｖｖ＿ｐｒｏｈｉ＿ｎ，Ｖｗ＿ｐｒｏｈｉ＿ｐ，Ｖｗ＿ｐｒｏｈｉ＿ｎを、各相の単相オフセット量演算部２に入力する。本実施形態４における単相オフセット量演算部２は、図１４に示すように、オフセット量演算部２ａにより、補正前の相電圧指令値Ｖ*と相電圧指令禁止帯情報Ｖ＿ｐｒｏｈｉ＿ｐ，Ｖ＿ｐｒｏｈｉ＿ｎを入力し、補正前の相電圧指令値Ｖ*が相電圧指令禁止帯内の場合には、電圧指令禁止帯の外になるように演算されたオフセットを補正前の相電圧指令値Ｖ*を加えて補正相電圧指令値Ｖ*２として出力する。すなわち、実施形態１〜３における単相オフセット量演算部２のメモリ２ｂを省略したものである。
【０１３４】
次に、実施形態４の動作を説明する。
【０１３５】
本実施形態４は、三相のマルチレベル電力変換装置において、三相に同じ極性かつ量のオフセットを加える事により、線間出力電圧に影響を与えずにフライングキャパシタの電圧リプルを抑制することを目的とする。
【０１３６】
はじめに、実施形態１，２，３で示した方法によって、電圧指令禁止帯演算部１により、三相の各相における電圧指令禁止帯幅をそれぞれ算出する。次に、各々の電圧指令禁止帯幅と、三相の相電圧指令値ＶU*，ＶV*，ＶW*を用いて、三相オフセット量演算部３により、三相共通のオフセット量を決定する。この三相共通のオフセット量は，三相全ての相電圧指令値ＶU*，ＶV*，ＶW*が、それぞれの電圧指令禁止帯から全て脱出できる量であればよい。また、オフセットの量や極性は任意である。最後に三相共通のオフセットを三相の電圧指令値ＶU*，ＶV*，ＶW*にそれぞれ加算する。
【０１３７】
三相各相の電圧指令禁止帯情報Ｖｕ＿ｐｒｏｈｉ＿ｐ，Ｖｕ＿ｐｒｏｈｉ＿ｎ，Ｖｖ＿ｐｒｏｈｉ＿ｐ，Ｖｖ＿ｐｒｏｈｉ＿ｎ，Ｖｗ＿ｐｒｏｈｉ＿ｐ，Ｖｗ＿ｐｒｏｈｉ＿ｎと、三相の電圧指令値ＶU*，ＶV*，ＶW*からオフセット量を決定する方法を説明する。
【０１３８】
三相のＳＭＣ５レベル電力変換装置において、各相の補正前の相電圧指令値ＶU*，ＶV*，ＶW*ごと、電圧指令禁止帯幅，および三角波キャリア信号の関係が図１６であった場合を考える。三相の電圧指令値ＶU*，ＶV*，ＶW*の大きさはそれぞれ異なる。また，各相の電圧指令禁止帯幅は、各相の出力電流ＩOUTや、フライングキャパシタ電圧ＶCによってそれぞれ異なる。補正前の相電圧指令値ＶU*は、電圧指令禁止帯内に存在するため、オフセットを加えることによって電圧指令禁止帯からの脱出を考える。
【０１３９】
正，負それぞれの極性のオフセットを加え、各相の電圧指令値ＶU*，ＶV*，ＶW*が全て電圧指令禁止帯から脱出したときの例を図１６に示す。正極性に三相共通のオフセットを加える場合を考えると、Ｕ相の相電圧指令値ＶU*がＵ相の電圧指令禁止帯から脱出する最小の量とした場合、Ｗ相の相電圧指令値ＶW*が電圧指令禁止帯内に入ってしまう。また、Ｕ相の相電圧指令値ＶU*とＷ相の相電圧指令値ＶW*がそれぞれの相の禁止帯から脱出する最小の量とした場合、Ｖ相の相電圧指令値ＶV*が電圧指令禁止帯内に入ってしまう。従って、それら全ての相電圧指令値ＶU*，ＶV*，ＶW*が、それぞれの電圧指令禁止帯から脱出する三相共通のオフセット量は、図１６（ａ）で示すΔＶ３Ｐとなる。
【０１４０】
負極性にオフセットを加える場合を行えると、Ｕ相の相電圧指令値ＶU*が電圧指令禁止帯を脱出する最小の量とした場合、全ての相電圧指令が禁止帯外となるため、図１６（ｂ）で示すようにΔＶ３Ｎが三相共通のオフセット量となる。このように全ての相の相電圧指令値ＶU*，ＶV*，ＶW*が相電圧指令禁止帯から脱出できるオフセット量を決定する。前述の通り，正負どちらの極性のオフセットを使用してもよいが、オフセット量が小さい方を選択すると、三相のコモンモード電圧に対する影響が小さくなる効果がある。
【０１４１】
この制御によって、全ての相の相電圧指令値ＶU*，ＶV*，ＶW*が電圧指令禁止帯から脱出できる場合には、フライングキャパシタの電圧リプルを許容値以内に抑制することができる。
【０１４２】
本実施形態４では、図１５に示すように、実施形態１〜３で行っていたスイッチング周期の領域移行時のオフセット補正を行う必要がなく、制御方式が簡素化される。
【０１４３】
［実施形態５］
図１７は、本実施形態５におけるマルチレベル電力変換装置の相電圧指令補正部の一部を示すブロック図である。本実施形態５では、各相単数または複数のフライングキャパシタを備え、固定周期のＰＷＭ変調制御を行うマルチレベル電力変換装置を想定している。相電圧指令補正部は、スイッチングによる電圧リプル幅を規定値以下に抑えるようにＰＷＭ変調制御に用いる相電圧指令値を補正する。
【０１４４】
図１７は、図１３の構成の出力側に、過変調防止用オフセット量演算部１２と、切換スイッチＳＵ，ＳＶ，ＳＷの構成が、各相ごとに追加されたものである。過変調防止用オフセット量演算部１２は、実施形態１〜３の単相オフセット量演算部２と同様の構成であり、補正相電圧指令値Ｖ*２−１以上＋１以下の範囲内でフライングキャパシタの電圧が最小となるようにオフセットを加えて、再補正後の相電圧指令値ＶU*３，ＶV*３，ＶW*３として出力する。
【０１４５】
切換スイッチＳＵ，ＳＶ，ＳＷにおいて、出力端子Ｏをａ端子側もしくはｂ端子側のどちらかに接続するかは、電圧指令禁止帯内から脱出できる／できないによって決められる各相別のＳＵ指令信号，ＳＶ指令信号，ＳＷ指令信号によって補正相電圧指令値ＶU*２，ＶV*２，ＶW*２もしくは再補正後の相電圧指令値ＶU*３，ＶV*３，ＶW*３が選択され、相電圧指令値ＶU*４，ＶV*４，ＶW*４として出力される。この相電圧指令値ＶU*４，ＶV*４，ＶW*４は、図３に示すように、パルス幅変調制御部において、三角波キャリア信号と比較され、ゲート信号が生成される。  
【０１４６】
実施形態４において、１相または複数の相の補正後の相電圧指令値が電圧指令禁止帯から脱出できず、相電圧指令値の上限値＝１もしくは下限値−１に制限される場合がある。その場合は、その相の出力電圧は過変調によってひずむことになる。
【０１４７】
従って、その相の電圧ひずみを防止したい場合、各相の補正後の相電圧指令値に対して、過変調防止用オフセット量演算部１２によって再補正を行う。
【０１４８】
その制御構成を図１７に示す。Ｕ相を例にその動作を説明する。
【０１４９】
Ｕ相の補正電圧指令値ＶU*２が電圧指令禁止帯から脱出している場合は、ＳＵ指令信号によって切換スイッチＳＵはａ端子側にＯＮされる。すなわち、再補正後のＵ相電圧指令値ＶU*３は、Ｕ相の補正電圧指令値ＶU*２から変化しない。一方、Ｕ相の補正電圧指令値ＶU*２が電圧指令禁止帯から脱出していない場合は、ＳＵ指令信号によって切換スイッチＳＵはｂ端引側にＯＮされる。すなわち、再補正後のＵ相電圧指令値ＶU*３は、Ｕ相の補正電圧指令値ＶU*２から第２単相オフセット量演算部１２（Ｕ相）の補正をかけた値となる。
【０１５０】
これにより、単相でのオフセット補正における補正量が小さくなり、実施形態４でのオフセット補正によって発生するＵ相出力電圧のひずみを小さくできる。さらに、フライングキャパシタの電圧リプルを許容値以内に抑制することもできる。
【０１５１】
なお、図１３の構成内の単相オフセット量演算部２（Ｕ相）が、Ｕ相の補正相電圧指令値ＶU*２が電圧指令禁止帯から脱出しているか／していないかの判定を行い、判定結果に従ってＳＵ指令信号を出力する。Ｖ相、Ｗ相についても、同様である。
【０１５２】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【０１５３】
Ｖ*…相電圧指令値
ΔＶCMAX…電圧変動量許容値
Ｃ…フライングキャパシタ容量値
ＴSW…スイッチング周期
ＩOUT…出力電流
ＤC…導通比
ＤCMAX…導通比の最大値
Ｖ＿ｐｒｏｈｉ＿ｐ，Ｖ＿ｐｒｏｈｉ＿ｎ…電圧指令禁止帯情報
１…相電圧指令禁止帯演算部
２…単相オフセット量演算部
２ａ…オフセット量演算部
２ｂ…メモリ
【図１】
2016046962.tif 000011
【図２】
2016046962.tif 000012
【図３】
2016046962.tif 000013
【図４】
2016046962.tif 000014
【図５】
2016046962.tif 000015
【図６】
2016046962.tif 000016
【図７】
2016046962.tif 000017
【図８】
2016046962.tif 000018
【図９】
2016046962.tif 000019
【図１０】
2016046962.tif 000020
【図１１】
2016046962.tif 000021
【図１２】
2016046962.tif 000022
【図１３】
2016046962.tif 000023
【図１４】
2016046962.tif 000024
【図１５】
2016046962.tif 000025
【図１６】
2016046962.tif 000026
【図１７】
2016046962.tif 000027
【図１８】
2016046962.tif 000028
【図１９】
2016046962.tif 000029
【図２０】
2016046962.tif 000030
【図２１】
2016046962.tif 000031
【図２２】
2016046962.tif 000032
【図２３】
2016046962.tif 000033
【図２４】
2016046962.tif 000034