(57)【要約】【課題】画素回路が含む駆動トランジスタのばらつきを補正することが可能な、表示回路、および表示装置を提供する。【解決手段】電流が流れることにより発光する発光素子と、発光素子の発光を制御する駆動トランジスタとを含む画素回路を複数有する表示回路であって、画素回路が含む駆動トランジスタの閾値電圧を補正するための補正トランジスタが、複数の画素回路で共用される、表示回路が提供される。【選択図】図１
2016001266.tif 000002
【特許請求の範囲】
【請求項１】
電流が流れることにより発光する発光素子と、前記発光素子の発光を制御する駆動トランジスタとを含む画素回路を複数有する表示回路であって、
前記画素回路が含む前記駆動トランジスタの閾値電圧を補正するための補正トランジスタが、複数の前記画素回路で共用されることを特徴とする、表示回路。
【請求項２】
前記画素回路は、
前記発光素子と、
第１端子が電源に接続され、第２端子が前記発光素子の第１端子に接続され、制御端子に印加される電圧に基づいて、前記電源と前記発光素子の第１端子とを接続して、前記発光素子を選択的に発光状態とさせる、前記駆動トランジスタと、
一端が前記駆動トランジスタの前記制御端子に接続され、他端が他の前記画素回路との共通ノードに接続される容量と、
を備え、
前記補正トランジスタの第１端子または第２端子は、前記共通ノードに接続されることを特徴とする、請求項１に記載の表示回路。
【請求項３】
前記補正トランジスタを共用する複数の前記画素回路のうちの、一の前記画素回路が、前記補正トランジスタを備えることを特徴とする、請求項２に記載の表示回路。
【請求項４】
前記補正トランジスタと前記駆動トランジスタとは、同一の極性を有することを特徴とする、請求項２、または３に記載の表示回路。
【請求項５】
前記補正トランジスタと前記駆動トランジスタとは、チャネル幅とチャネル長とが同一であることを特徴とする、請求項２〜４のいずれか１項に記載の表示回路。
【請求項６】
前記補正トランジスタと前記駆動トランジスタとは、チャネル方向が同一であることを特徴とする、請求項２〜５のいずれか１項に記載の表示回路。
【請求項７】
前記補正トランジスタと前記駆動トランジスタとは、酸化物トランジスタであることを特徴とする、請求項２〜６のいずれか１項に記載の表示回路。
【請求項８】
前記共通ノードの電位を、所定の電位に初期化する初期化トランジスタをさらに備え、
前記初期化トランジスタが、複数の前記画素回路で共用されることを特徴とする、請求項２〜７のいずれか１項に記載の表示回路。
【請求項９】
前記初期化トランジスタの第１端子または第２端子は、前記共通ノードに接続されることを特徴とする、請求項８に記載の表示回路。
【請求項１０】
前記補正トランジスタを共用する複数の前記画素回路のうちの、一の前記画素回路が、前記補正トランジスタを備え、
前記補正トランジスタを共用する複数の前記画素回路のうちの、他の前記画素回路が、前記初期化トランジスタを備えることを特徴とする、請求項８、または９に記載の表示回路。
【請求項１１】
前記補正トランジスタを共用する複数の前記画素回路のうちの、一の前記画素回路が、前記補正トランジスタと前記初期化トランジスタとを備えることを特徴とする、請求項８、または９に記載の表示回路。
【請求項１２】
電流が流れることにより発光する発光素子と、前記発光素子の発光を制御する駆動トランジスタとを含む画素回路を複数有する表示回路を備え、
前記表示回路では、前記画素回路が含む前記駆動トランジスタの閾値電圧を補正するための補正トランジスタが、複数の前記画素回路で共用されることを特徴とする、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示回路、および表示装置に関する。
【背景技術】
【０００２】
発光素子と当該発光素子の発光を制御する駆動トランジスタ（transistor）とを含む画素回路において、当該駆動トランジスタの閾値電圧を補正する技術が開発されている。上記駆動トランジスタの閾値電圧を補正する技術としては、例えば特許文献１に記載の技術が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３６２９９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば特許文献１に記載の技術が用いられる場合には、トランジスタをダイオード（diode）接続してソース（source）側からデータ（data）信号を入力することによって、駆動トランジスタのゲート（gate）に閾値電圧Ｖｔｈだけオフセット（offset）のかかった電圧が印加される。よって、例えば特許文献１に記載の技術が用いられる場合には、駆動トランジスタの閾値電圧の補正（いわゆるＶｔｈ補償）を行って、駆動トランジスタのばらつきを補正することができる可能性がある。
【０００５】
しかしながら、例えば特許文献１に記載の技術が用いられる場合には、画素回路ごとに駆動トランジスタの閾値電圧を補正するための補正トランジスタが必要である。そのため、例えば特許文献１に記載の技術が用いられる場合には、１画素あたりのトランジスタ数が多くなる。また、例えば特許文献１に記載の技術が用いられる場合には、データの書き込み中に駆動トランジスタの閾値電圧の補正が行われるので、データの書き込みに時間がかかる。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、画素回路が含む駆動トランジスタのばらつきを補正することが可能な、新規かつ改良された表示回路、および表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子の発光を制御する駆動トランジスタとを含む画素回路を複数有する表示回路であって、上記画素回路が含む上記駆動トランジスタの閾値電圧を補正するための補正トランジスタが、複数の上記画素回路で共用される、表示回路が提供される。
【０００８】
かかる構成によって、画素回路ごとに補正トランジスタが設けられる構成と比べて、画素回路が備える素子数（トランジスタ数）をより低減することができ、また、より簡素な構成で複数の画素回路それぞれが有する駆動トランジスタの閾値電圧の補正が実現される。よって、かかる構成によって、画素回路が含む駆動トランジスタのばらつきを補正することができる。
【０００９】
また、上記画素回路は、上記発光素子と、第１端子が電源に接続され、第２端子が上記発光素子の第１端子に接続され、制御端子に印加される電圧に基づいて、上記電源と上記発光素子の第１端子とを接続して、上記発光素子を選択的に発光状態とさせる、上記駆動トランジスタと、一端が上記駆動トランジスタの上記制御端子に接続され、他端が他の上記画素回路との共通ノードに接続される容量と、を備え、上記補正トランジスタの第１端子または第２端子は、上記共通ノードに接続されていてもよい。
【００１０】
また、上記補正トランジスタを共用する複数の上記画素回路のうちの、一の上記画素回路が、上記補正トランジスタを備えていてもよい。
【００１１】
また、上記補正トランジスタと上記駆動トランジスタとは、同一の極性を有していてもよい。
【００１２】
また、上記補正トランジスタと上記駆動トランジスタとは、チャネル幅とチャネル長とが同一であってもよい。
【００１３】
また、上記補正トランジスタと上記駆動トランジスタとは、チャネル方向が同一であってもよい。
【００１４】
また、上記補正トランジスタと上記駆動トランジスタとは、酸化物トランジスタであってもよい。
【００１５】
また、上記共通ノードの電位を、所定の電位に初期化する初期化トランジスタをさらに備え、上記初期化トランジスタが、複数の上記画素回路で共用されていてもよい。
【００１６】
また、上記初期化トランジスタの第１端子または第２端子は、上記共通ノードに接続されていてもよい。
【００１７】
また、上記補正トランジスタを共用する複数の上記画素回路のうちの、一の上記画素回路が、上記補正トランジスタを備え、上記補正トランジスタを共用する複数の上記画素回路のうちの、他の上記画素回路が、上記初期化トランジスタを備えていてもよい。
【００１８】
また、上記補正トランジスタを共用する複数の上記画素回路のうちの、一の上記画素回路が、上記補正トランジスタと上記初期化トランジスタとを備えていてもよい。
【００１９】
また、上記目的を達成するために、本発明の他の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子の発光を制御する駆動トランジスタとを含む画素回路を複数有する表示回路を備え、上記表示回路では、上記画素回路が含む上記駆動トランジスタの閾値電圧を補正するための補正トランジスタが、複数の上記画素回路で共用される、表示装置が提供される。
【００２０】
かかる構成によって、画素回路ごとに補正トランジスタが設けられる構成と比べて、表示回路が有する画素回路が備える素子数（トランジスタ数）をより低減することができ、また、より簡素な構成で複数の画素回路それぞれが有する駆動トランジスタの閾値電圧の補正が実現される。よって、かかる構成によって、表示回路が有する画素回路が含む駆動トランジスタのばらつきを補正することができる。
【発明の効果】
【００２１】
本発明によれば、画素回路が含む駆動トランジスタのばらつきを補正することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る表示回路の構成の一例を示す説明図である。
【図２】本発明の第１の実施形態に係る表示回路の動作の一例を示すタイミングチャート（timing  chart）である。
【図３Ａ】本発明の第１の実施形態に係る表示回路の動作の一例を説明するための説明図である。
【図３Ｂ】本発明の第１の実施形態に係る表示回路の動作の一例を説明するための説明図である。
【図３Ｃ】本発明の第１の実施形態に係る表示回路の動作の一例を説明するための説明図である。
【図４】本発明の第２の実施形態に係る表示回路の構成の一例を示す説明図である。
【図５】本発明の第２の実施形態に係る表示回路の動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２４】
また、以下において、“一の構成要素と、他の構成要素とを、接続する”とは、“当該一の構成要素と当該他の構成要素とが、他の構成要素を介さずに、電気的に接続されていること”、または、“当該一の構成要素と当該他の構成要素とが、他の構成要素を介して、電気的に接続されていること”をいう。
【００２５】
（本発明の実施形態に係る表示回路）
本発明の実施形態に係る表示回路は、電流が流れることにより発光する発光素子と、発光素子の発光を制御する駆動トランジスタとを含む画素回路を複数有する。
【００２６】
ここで、本発明の実施形態に係る発光素子としては、例えば、有機ＥＬ素子（organic  Electro  Luminescence  element）や、無機ＥＬ素子（Inorganic  Electro  Luminescence  element）など、電流が流れることにより発光する任意の発光素子が挙げられる。以下では、本発明の実施形態に係る発光素子が、有機ＥＬ素子である場合を例に挙げ、発光素子を「ＯＬＥＤ」と示す場合がある。
【００２７】
また、本発明の実施形態に係る表示回路は、画素回路が有する駆動トランジスタの閾値電圧を補正するための補正トランジスタが、複数の画素回路で共用される構成を有する。本発明の実施形態に係る表示回路では、補正トランジスタを共用する複数の画素回路それぞれが有する駆動トランジスタの閾値電圧が、共用されている補正トランジスタの動作によって補正される。
【００２８】
ここで、本発明の実施形態に係る補正トランジスタは、補正トランジスタを共用する複数の画素回路のうちの、一の画素回路に設けられる。つまり、本発明の実施形態に係る表示回路では、補正トランジスタを画素回路ごとに設ける必要はないので、画素回路ごとに補正トランジスタが設けられる構成と比べて、画素回路が備える素子数（より具体的には、トランジスタ数）をより低減することができる。また、本発明の実施形態に係る表示回路では、画素回路ごとに補正トランジスタが設けられる構成と比べて、より簡素な構成で複数の画素回路それぞれが有する駆動トランジスタの閾値電圧の補正が実現される。
【００２９】
したがって、本発明の実施形態に係る表示回路は、画素回路が含む駆動トランジスタのばらつきを補正することができる。また、本発明の実施形態に係る表示回路は、画素回路の素子数がより低減され、より簡素な構成をとることができるので、より容易に高解像度化を図ることが可能となる。
【００３０】
また、本発明の実施形態に係る表示回路は、補正トランジスタが複数の画素回路で共用されるので、データの書き込みとは別に、駆動トランジスタの閾値電圧の補正を行うことが可能である。
【００３１】
よって、本発明の実施形態に係る表示回路は、データの書き込み中に駆動トランジスタの閾値電圧の補正が行われる場合よりも、データの書き込みにかかる時間の短縮を図ることができる。
【００３２】
また、本発明の実施形態に係る表示回路は、駆動トランジスタの閾値電圧の補正を行う時間を、例えば１Ｈ以上などの十分に長い時間を確保することができる。また、駆動トランジスタの閾値電圧の補正が十分に行うことが可能となることによって、本発明の実施形態に係る表示回路は、データ信号に応じた画像が表示画面に表示される場合における表示ムラを抑制することができる。
【００３３】
以下、本発明の実施形態に係る表示回路の構成、動作の一例について、説明する。
【００３４】
［１］第１の実施形態に係る表示回路
［１−１］第１の実施形態に係る表示回路の構成
図１は、本発明の第１の実施形態に係る表示回路１００の構成の一例を示す説明図である。図１では、赤色に発光する発光素子ＯＬＥＤ_Ｒを含む画素回路Ｐ１と、緑色に発光する発光素子ＯＬＥＤ_Ｇを含む画素回路Ｐ２と、青色に発光する発光素子ＯＬＥＤ_Ｂを含む画素回路Ｐ３との３つの画素回路において、補正トランジスタが共用される構成を示している。
【００３５】
なお、表示回路１００が備える画素回路は、図１に示す画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３に限られず、第１の実施形態に係る表示回路は、例えば、２または４以上の画素回路を備える構成であってもよい。また、第１の実施形態に係る表示回路において補正トランジスタを共用する画素回路は、図１に示す画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３に限られず、第１の実施形態に係る表示回路は、例えば、２または４以上の画素回路が補正トランジスタを共用する構成であってもよい。
【００３６】
画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３それぞれは、例えば、発光素子（図１に示すＯＬＥＤ_Ｒ、ＯＬＥＤ_Ｇ、ＯＬＥＤ_Ｂ）と、駆動トランジスタ（図１に示すＴ１_Ｒ、Ｔ１_Ｇ、Ｔ１_Ｂ）と、容量（図１に示すＣ１_Ｒ、Ｃ１_Ｇ、Ｃ１_Ｂ）と、サンプリングトランジスタ（図１に示すＴ２_Ｒ、Ｔ２_Ｇ、Ｔ２_Ｂ）（sampling   transistor）と、発光制御トランジスタ（図１に示すＴ３_Ｒ、Ｔ３_Ｇ、Ｔ３_Ｂ）とを備える。
【００３７】
また、画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３それぞれは、マトリクス（matrix）状に配置されたデータ線（図１に示すＤａｔａ_Ｒ（ｍ）、Ｄａｔａ_Ｇ（ｍ）、Ｄａｔａ_Ｂ（ｍ）。ｍは、正の整数。）、走査線Ｓｃａｎ（ｎ）（ｎは、正の整数）、および発光制御線Ｅｍ（ｎ）と接続される。データ線には、外部のデータドライバ（図示せず）（data   driver）などからデータ信号が供給され、走査線には、外部の走査ドライバ（図示せず）などから走査信号が供給され、発光制御線Ｅｍ（ｎ）には、外部の発光制御ドライバ（図示せず）などから走査信号が供給される。
【００３８】
また、図１に示す表示回路１００では、画素回路Ｐ１は、補正トランジスタＴ４をさらに備え、補正トランジスタＴ４は、画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３における共通のノード（node）である共通ノードＢと接続される。補正トランジスタＴ４が共通ノードＢと接続されることによって、補正トランジスタＴ４は、画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３で共用されることとなる。
【００３９】
また、画素回路Ｐ２は、共通ノードＢの電位を所定の電位に初期化する初期化トランジスタＴ５をさらに備え、初期化トランジスタＴ５は、共通ノードＢと接続される。初期化トランジスタＴ５が共通ノードＢと接続されることによって、初期化トランジスタＴ５は、画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３で共用されることとなる。
【００４０】
図１に示す表示回路１００のように、初期化トランジスタＴ５が補正トランジスタＴ４を備える画素回路Ｐ１とは別の画素回路Ｐ２に備えられることによって、１つの画素回路あたりの最大のトランジスタ数を減らすことができる。なお、本発明の実施形態に係る表示回路では、補正トランジスタを共用する複数の画素回路のうちの一の画素回路が、補正トランジスタＴ４と初期化トランジスタＴ５との双方を備える構成をとることも可能である。
【００４１】
以下では、各画素回路を総称して、または、各画素回路のうちの１つの画素回路を指して「画素回路Ｐ」と示す場合がある。また、以下では、各画素回路の発光素子を総称して、または各画素回路の発光素子のうちの１つの発光素子を指して「発光素子ＯＬＥＤ」と示す場合がある。また、以下では、各画素回路の駆動トランジスタを総称して、または各画素回路の駆動トランジスタのうちの１つの駆動トランジスタを指して「駆動トランジスタＴ１」と示す場合がある。また、以下では、各画素回路の容量を総称して、または各画素回路の容量のうちの１つの容量を指して「容量Ｃ１」と示す場合がある。また、以下では、各画素回路のサンプリングトランジスタを総称して、または各画素回路のサンプリングトランジスタのうちの１つのサンプリングトランジスタを指して「サンプリングトランジスタＴ２」と示す場合がある。また、以下では、各画素回路の発光制御トランジスタを総称して、または各画素回路の発光制御トランジスタのうちの１つの発光制御トランジスタを指して「発光制御トランジスタＴ３」と示す場合がある。また、以下では、各画素回路に接続されているデータ線を総称して、または各画素回路に接続されているデータ線のうちの１つのデータ線を指して「データ線Ｄａｔａ（ｍ）」と示す場合がある。また、以下では、各画素回路に接続されている走査線を総称して、または各画素回路に接続されている走査線のうちの１つのデータ線を指して「走査線Ｓｃａｎ（ｎ）」と示す場合がある。
【００４２】
ここで、本発明の実施形態に係るトランジスタとしては、例えば、ＴＦＴ（Thin  Film  Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field  Effect  Transistor）などのＦＥＴ（Field-Effect  Transistor）が挙げられる。図１では、本発明の実施形態に係るトランジスタが、Ｎチャネル（channel）型のＴＦＴである例を示しているが、本発明の実施形態に係るトランジスタは、上記に示す例に限られない。例えば、本発明の実施形態に係るトランジスタは、Ｐチャネル型であってもよい。また、本発明の実施形態に係るトランジスタは、例えば、アモルファスシリコントランジスタや、低温ポリシリコントランジスタ、酸化物トランジスタなど、後述する各トランジスタの役目を果たすことが可能な任意の種類のトランジスタであってもよい。さらに、後述する各トランジスタの役目を果たすことが可能であれば、本発明の実施形態に係るトランジスタは、任意の回路素子であってもよい。以下では、本発明の実施形態に係るトランジスタが、Ｎチャネル型のＴＦＴである場合を例に挙げる。
【００４３】
駆動トランジスタＴ１は、データ線Ｄａｔａ（ｍ）から供給されるデータ信号に応じて発光素子ＯＬＥＤのアノードへ電流を供給する役目を果たす。駆動トランジスタＴ１は、電源ＥＬＶＤＤに接続される第１端子（例えば、ドレイン）と、発光素子ＯＬＥＤの第１端子（例えば、アノード）に接続される第２端子（例えば、ソース）と、ゲート（制御端子）とを有する。駆動トランジスタＴ１は、データ線Ｄａｔａ（ｍ）を介してゲートに印加される電圧に基づいて、第１端子と接続されている電源ＥＬＶＤＤと、第２端子と接続されている発光素子ＯＬＥＤの第１端子とを接続して、発光素子ＯＬＥＤを選択的に発光状態とする。
【００４４】
ここで、図１に示す表示回路１００では、駆動トランジスタＴ１の第２端子と発光素子ＯＬＥＤの第１端子との間に、発光制御トランジスタＴ３が接続されている。そのため、図１に示す表示回路１００では、発光素子ＯＬＥＤの発光は、発光制御トランジスタＴ３のゲート（制御端子）に印加される、発光制御線Ｅｍ（ｎ）から伝達される発光制御信号の信号レベル（電圧）によっても制御されることとなる。
【００４５】
なお、駆動トランジスタＴ１は、発光素子ＯＬＥＤを選択的に発光状態とさせることが可能であるので、第１の実施形態に係る表示回路は、画素回路Ｐが、発光制御トランジスタＴ３を備えない構成をとることも可能である。
【００４６】
容量Ｃ１は、一端が駆動トランジスタＴ１のゲートに接続され、他端が共通ノードＢ（他の画素回路との共通ノード）に接続される。容量Ｃ１は、駆動トランジスタＴ１のゲートの電位を保持する役目を果たす。容量Ｃ１を備えることによって、画素回路Ｐは、データ線Ｄａｔａ（ｍ）から供給されるデータ信号に対応するデータを保持することが可能となる。
【００４７】
容量Ｃ１としては、例えば、所定の静電容量を有するキャパシタが挙げられる。また、画素回路Ｐでは、例えば、容量Ｃ１を寄生容量で実現することも可能である。
【００４８】
サンプリングトランジスタＴ２は、データ線Ｄａｔａ（ｍ）から供給されるデータ信号に応じた電圧を、駆動トランジスタＴ１のゲートに選択的に印加する役目を果たす。サンプリングトランジスタＴ２のゲートは、走査線Ｓｃａｎ（ｎ）と接続され、サンプリングトランジスタＴ２は、走査線Ｓｃａｎ（ｎ）から供給される走査信号に基づいて、データ信号に応じた電圧を、選択的に駆動トランジスタＴ１のゲートに対して印加する。
【００４９】
発光制御トランジスタＴ３は、駆動トランジスタＴ１の第２端子に接続される第１端子（例えば、ドレイン）と、発光素子ＯＬＥＤの第１端子に接続される第２端子（例えば、ソース）と、ゲート（制御端子）とを有する。発光制御トランジスタＴ３のゲートは、発光制御線Ｅｍ（ｎ）と接続され、発光制御線Ｅｍ（ｎ）を介して発光制御信号が印加される。
【００５０】
発光制御トランジスタＴ３は、ゲートに印加される発光制御信号の電圧レベルに基づいて、発光素子ＯＬＥＤと駆動トランジスタＴ１とを選択的に接続させる役目を果たす。また、上述したように、発光素子ＯＬＥＤの発光は、発光制御トランジスタＴ３のゲートに印加される発光制御信号の信号レベルによっても制御されることとなる。
【００５１】
画素回路Ｐ１が備える補正トランジスタＴ４は、画素回路Ｐが有する駆動トランジスタＴ１の閾値電圧を補正する役目を果たす。補正トランジスタＴ４の第１端子または第２端子（ドレイン、またはソース）の一方は、共通ノードＢに接続され、他方は、走査線Ｓｃａｎ（ｎ）に接続される。また、補正トランジスタＴ４のゲート（制御端子）は、共通ノードＢに接続される。
【００５２】
補正トランジスタＴ４としては、例えば図１に示すように、駆動トランジスタＴ１と同一の極性を有するトランジスタが挙げられる。また、補正トランジスタＴ４と駆動トランジスタＴ１とは、チャネル幅とチャネル長とが同一であることにより、同一の形状、サイズを有していてもよい。また、補正トランジスタＴ４と駆動トランジスタＴ１とは、チャネル方向が同一であってもよい。また、補正トランジスタＴ４と駆動トランジスタＴ１とは、共に酸化物トランジスタであってもよい。また、補正トランジスタＴ４と駆動トランジスタＴ１とは、例えば、上記“極性が同一”、上記“チャネル幅とチャネル長とが同一”、上記“チャネル方向が同一”、上記“酸化物トランジスタである”のうちの２以上を満たしていてもよい。
【００５３】
画素回路Ｐ２が備える初期化トランジスタＴ５は、共通ノードＢの電位を、所定の電位に初期化する役目を果たす。初期化トランジスタＴ５の第１端子または第２端子（ドレイン、またはソース）の一方は、共通ノードＢに接続され、他方は、走査線Ｓｃａｎ（ｎ）に接続される。また、初期化トランジスタＴ５のゲート（制御端子）は、走査線Ｓｃａｎ（ｎ）に接続される。
【００５４】
第１の実施形態に係る表示回路１００は、例えば図１に示す構成を有することによって、補正トランジスタＴ４が、複数の画素回路Ｐで共用される。
【００５５】
なお、本発明の第１の実施形態に係る表示回路の構成は、図１に示す構成に限られない。
【００５６】
例えば、図１では画素回路Ｐを構成する全てのトランジスタの極性が、Ｎチャネル型である例を示しているが、第１の実施形態に係る表示回路では、画素回路Ｐを構成する全てのトランジスタの極性が、Ｐチャネル型であってもよい。また、第１の実施形態に係る表示回路では、補正トランジスタＴ４と駆動トランジスタＴ１との極性が同一であれば、他のトランジスタの極性は、補正トランジスタＴ４および駆動トランジスタＴ１と逆の極性であってもよい。
【００５７】
また、例えば、図１では補正トランジスタＴ４が画素回路Ｐ１に備えられる例を示しているが、補正トランジスタＴ４は、画素回路Ｐ２または画素回路Ｐ３が備えていてもよい。また、第１の実施形態に係る表示回路では、補正トランジスタＴ４を画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３の外部に設け、補正トランジスタＴ４を共通ノードＢと接続させる構成をとることも可能である。
【００５８】
また、図１では初期化トランジスタＴ５が画素回路Ｐ２に備えられる例を示しているが、第１の実施形態に係る表示回路が備える画素回路では、例えば、画素回路Ｐ１または画素回路Ｐ３が、初期化トランジスタＴ５を備えていてもよい。また、例えば、第１の実施形態に係る表示回路は、初期化トランジスタＴ５を画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３の外部に設け、初期化トランジスタＴ５を共通ノードＢと接続させる構成をとることも可能である。さらに、画素回路Ｐが含む駆動トランジスタＴ１のばらつきを補正するという観点で述べれば、第１の実施形態に係る表示回路は、例えば、初期化トランジスタＴ５を備えない構成をとることも可能である。
【００５９】
また、上述したように、第１の実施形態に係る表示回路は、画素回路Ｐが、発光制御トランジスタＴ３を備えない構成をとることが可能である。
【００６０】
また、画素回路Ｐが含む駆動トランジスタＴ１のばらつきを補正するという観点で述べれば、第１の実施形態に係る表示回路は、例えば、サンプリングトランジスタＴ２を備えない構成をとることも可能である。
【００６１】
また、図１では、発光素子ＯＬＥＤのアノードが駆動トランジスタＴ１の第２端子に接続されている例を示しているが、第１の実施形態に係る表示回路が備える画素回路は、例えば、発光素子ＯＬＥＤのカソードが駆動トランジスタＴ１の第２端子に接続される構成をとることも可能である。発光素子ＯＬＥＤのカソードが駆動トランジスタＴ１の第２端子に接続される構成では、発光素子ＯＬＥＤのカソードが、発光素子ＯＬＥＤの第１端子に該当する。
【００６２】
［１−２］第１の実施形態に係る表示回路の動作
次に、図１に示す表示回路１００における動作を例に挙げて、第１の実施形態に係る表示回路の動作の一例について説明する。
【００６３】
図２は、本発明の第１の実施形態に係る表示回路１００の動作の一例を示すタイミングチャートである。図２に示す“ＶＢ”は、共通ノードＢにおける電圧を示している。また、図２に示す“ＶＡ”は、図１（または後述する図３Ａ〜図３Ｃ）に示すノードＡ_Ｒ、ノードＡ_Ｇ、または、ノードＡ_Ｂの電圧を示している。以下では、ノードＡ_Ｒ、ノードＡ_Ｇ、およびノードＡ_Ｂを総称して、または、ノードＡ_Ｒ、ノードＡ_Ｇ、ノードＡ_Ｂのうちの１つのノードを指して、「ノードＡ」と示す場合がある。
【００６４】
また、本発明の図３Ａ〜図３Ｃは、第１の実施形態に係る表示回路１００の動作の一例を説明するための説明図である。図３Ａは、表示回路１００における初期化およびデータ書き込みに係る動作を示している。また、図３Ｂは、表示回路１００における駆動トランジスタＴ１の閾値電圧の補正（Ｖｔｈ補償）に係る動作を示している。また、図３Ｃは、表示回路１００における発光素子ＯＬＥＤの発光に係る動作を示している。
【００６５】
以下、図２、図３Ａ〜図３Ｃを適宜参照しつつ、表示回路１００における動作の一例を説明する。
【００６６】
［１−２−１］初期化およびデータ書き込みに係る動作（図３Ａ）
走査線Ｓｃａｎ（ｎ）から伝達される走査信号が、ローレベルの信号Ｖｉｎｉｔ_Ｌから、ハイレベルの信号Ｖｉｎｉｔ_Ｈへと変化すると、初期化トランジスタＴ５はオン（on）状態となる。その結果、共通ノードＢの電圧ＶＢは、信号Ｖｉｎｉｔ_Ｈによって、“Ｖｉｎｉｔ_Ｌ＋Ｖｔｈ（Ｔ４）”から“Ｖｉｎｉｔ_Ｈ−Ｖｔｈ（Ｔ５）”へと上昇する。ここで、“Ｖｔｈ（Ｔ４）”は、補正トランジスタＴ４の閾値電圧であり、“Ｖｔｈ（Ｔ５）”は、初期化トランジスタＴ５の閾値電圧である。また、図２に示す例では、“Ｖｉｎｉｔ_Ｈ−Ｖｔｈ（Ｔ５）”が、初期化トランジスタＴ５により初期化される、共通ノードＢの所定の電位に該当する。
【００６７】
表示回路１００では、上記のように共通ノードＢの電圧ＶＢを変化させることによって、初期化が実現される。
【００６８】
また、走査信号が、信号Ｖｉｎｉｔ_Ｌから信号Ｖｉｎｉｔ_Ｈへと変化すると、サンプリングトランジスタＴ２はオン状態となり、データ線Ｄａｔａ（ｍ）から供給されるデータ信号Ｖｄａｔａが、駆動トランジスタＴ１のゲートに入力される。ノードＡの電圧ＶＡは、データ信号Ｖｄａｔａに応じて上昇し、ノードＡに一端が接続されている容量Ｃ１は、電圧Ｖｄａｔａを保持する。
【００６９】
表示回路１００では、上記のように容量Ｃ１がデータ信号Ｖｄａｔａを保持することによって、データの書き込みが実現される。
【００７０】
［１−２−２］駆動トランジスタＴ１の閾値電圧の補正（Ｖｔｈ補償）に係る動作（図３Ｂ）
走査線Ｓｃａｎ（ｎ）から伝達される走査信号が、信号Ｖｉｎｉｔ_Ｈから信号Ｖｉｎｉｔ_Ｌへと変化すると、初期化トランジスタＴ５はオフ（off）状態となる。その結果、共通ノードＢの電圧ＶＢは、“Ｖｉｎｉｔ_Ｈ−Ｖｔｈ（Ｔ５）”から“Ｖｉｎｉｔ_Ｌ＋Ｖｔｈ（Ｔ４）”へと下がる。
【００７１】
共通ノードＢの電圧ＶＢが下がるとき、ノードＡは、フローティング状態であるので、
ノードＡの電圧ＶＡは、共通ノードＢと同じだけ電圧変化が生じる。つまり、ノードＡの電圧ＶＡは、“Ｖｄａｔａ＋｛（Ｖｉｎｉｔ_Ｌ＋Ｖｔｈ（Ｔ４））−（Ｖｉｎｉｔ_Ｈ−Ｖｔｈ（Ｔ５））｝”となる。
【００７２】
表示回路１００では、上記のようにノードＡの電圧ＶＡを変化させることによって、駆動トランジスタＴ１の閾値電圧の補正（Ｖｔｈ補償）が実現される。
【００７３】
ここで、表示回路１００では、図３Ａに示すデータ書き込みに係る動作とは別個、単独に図３Ｂに示す駆動トランジスタＴ１の閾値電圧の補正に係る動作を行うことが可能である。よって、表示回路１００では、駆動トランジスタＴ１の閾値電圧の補正を行う時間を、例えば１Ｈ以上などの十分に長い時間を確保することができる。また、駆動トランジスタＴ１の閾値電圧の補正が十分に行うことが可能となることによって、データ信号に応じた画像が表示画面に表示される場合における表示ムラを抑制することができる。
【００７４】
［１−２−３］発光素子ＯＬＥＤの発光に係る動作（図３Ｃ）
発光制御線Ｅｍ（ｎ）から伝達される発光制御信号が、ローレベルの信号ＶＧＬから、ハイレベルの信号ＶＧＨへと変化すると、発光制御トランジスタＴ３はオン状態となる。その結果、ノードＡの電圧ＶＡが、駆動トランジスタＴ１の閾値電圧よりも高くなる程十分に高ければ、発光素子ＯＬＥＤにはノードＡの電圧ＶＡに応じた電流が流れ、発光素子ＯＬＥＤは発光する。
【００７５】
ここで、発光素子ＯＬＥＤが発光する場合における駆動トランジスタＴ１のゲート−ソース間の電圧Ｖｇｓは、“Ｖｄａｔａ＋｛（Ｖｉｎｉｔ_Ｌ＋Ｖｔｈ（Ｔ４））−（Ｖｉｎｉｔ_Ｈ−Ｖｔｈ（Ｔ５））｝−Ｖｏｌｅｄ”である。上記“Ｖｏｌｅｄ”は、図３Ｃに示す発光素子ＯＬＥＤのアノード側の電圧（すなわち、図３Ｃに示す駆動トランジスタＴ１のソースの電圧）である。
【００７６】
上記電圧Ｖｇｓは、補正トランジスタＴ４の閾値電圧Ｖｔｈ（Ｔ４）に応じた電流が、発光素子ＯＬＥＤに流れることを意味する。また、上記電圧Ｖｇｓは、補正トランジスタＴ４の閾値電圧Ｖｔｈ（Ｔ４）が、駆動トランジスタＴ１の閾値電圧Ｖｔｈと同じであれば、各画素回路Ｐが含む駆動トランジスタＴ１の閾値電圧Ｖｔｈのばらつきによらずに、各画素回路Ｐが含む発光素子ＯＬＥＤにデータ信号に応じた一定の電流を流すことが可能であることを意味する。
【００７７】
上述したように、補正トランジスタＴ４と駆動トランジスタＴ１とは、例えば、“極性が同一”、“チャネル幅とチャネル長とが同一”、“チャネル方向が同一”、“酸化物トランジスタである”のうちの、１または２以上を満たしていてもよい。補正トランジスタＴ４と駆動トランジスタＴ１とが上記の１または２以上を満たす場合には、補正トランジスタＴ４の閾値電圧Ｖｔｈ（Ｔ４）は、駆動トランジスタＴ１の閾値電圧Ｖｔｈと同一（または略同一）となる。
【００７８】
したがって、上記［１−２−２］において駆動トランジスタＴ１の閾値電圧の補正が行われることによって、表示回路１００では、複数の画素回路Ｐが含む駆動トランジスタＴ１の閾値電圧Ｖｔｈのばらつきによらずに、発光素子ＯＬＥＤにデータ信号に応じた電流を流すことができ、ムラが抑制されたより高画質の画像を、表示画面に表示することができる。
【００７９】
［２］第２の実施形態に係る表示回路
なお、本発明の実施形態に係る表示回路の構成は、上記第１の実施形態に係る画素回路の構成（変形例も含む。）に限られない。図４は、本発明の第２の実施形態に係る表示回路２００の構成の一例を示す説明図である。また、図５は、本発明の第２の実施形態に係る表示回路２００の動作の一例を示すタイミングチャートである。
【００８０】
図４では、図１に示す第１の実施形態に係る表示回路１００と同様に、画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３の３つの画素回路において、補正トランジスタが共用される構成を示している。なお、表示回路２００が備える画素回路が、図４に示す画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３に限られず、また、表示回路２００において補正トランジスタを共用する画素回路が、図４に示す画素回路Ｐ１、画素回路Ｐ２、および画素回路Ｐ３に限られないことは、言うまでもない。
【００８１】
図１に示す表示回路１００と図４に示す表示回路２００とを比較すると、表示回路２００では、サンプリングトランジスタＴ２のゲート、および初期化トランジスタＴ５のゲートが、走査線Ｓｃａｎ（ｎ）とは異なる走査線Ｓｃａｎ２（ｎ）と接続されている点が異なる。また、走査線Ｓｃａｎ２（ｎ）には、外部の走査ドライバ（図示せず）などから走査信号が供給される。
【００８２】
ここで、走査線Ｓｃａｎ２（ｎ）に供給される走査信号は、図５に示すように、走査線Ｓｃａｎ（ｎ）に供給される走査信号と同一のタイミングで変化する信号である。また、図５において、走査線Ｓｃａｎ（ｎ）に供給される走査信号の信号レベルと、走査線Ｓｃａｎ２（ｎ）に供給される走査信号の信号レベルとの関係は、“ＶＧＬ＜Ｖｉｎｉｔ_Ｌ＜Ｖｉｎｉｔ_Ｈ＜ＶＧＬ”である。
【００８３】
つまり、表示回路２００のサンプリングトランジスタＴ２は、図１に示す表示回路１００のサンプリングトランジスタＴ２と同様のタイミングでオン状態またはオフ状態となる。また、表示回路２００の初期化トランジスタＴ５は、図１に示す表示回路１００の初期化トランジスタＴ５と同様のタイミングでオン状態またはオフ状態となる。
【００８４】
よって、表示回路２００における動作は、図３Ａ〜図３Ｃを参照して示した第１の実施形態に係る表示回路１００における動作と基本的に同一となる。
【００８５】
したがって、表示回路２００は、第１の実施形態に係る表示回路１００と基本的に同様の効果を奏することができる。
【００８６】
また、図４に示すように、表示回路２００では、初期化トランジスタＴ５のゲートに印加される走査信号を供給する走査線Ｓｃａｎ２（ｎ）が、補正トランジスタＴ４と接続される走査線Ｓｃａｎ（ｎ）とは別に設けられ、走査線Ｓｃａｎ２（ｎ）には、ローレベルの電圧ＶＧＬ（“ＶＧＬ＜Ｖｉｎｉｔ_Ｌ”）とハイレベルの電圧ＶＧＨ（“Ｖｉｎｉｔ_Ｈ＜ＶＧＨ”）とが供給される。
【００８７】
よって、表示回路２００では、初期化トランジスタＴ５を完全にオン状態とすることが可能となり、初期化トランジスタＴ５がオン状態とされた場合、共通ノードＢの電圧は、“Ｖｉｎｉｔ_Ｈ”となる。また、表示回路２００では、発光素子ＯＬＥＤが発光する場合における駆動トランジスタＴ１のゲート−ソース間の電圧Ｖｇｓは、“Ｖｄａｔａ＋｛（Ｖｉｎｉｔ_Ｌ＋Ｖｔｈ（Ｔ４））−Ｖｉｎｉｔ_Ｈ｝−Ｖｏｌｅｄ”となる。
【００８８】
したがって、表示回路２００は、初期化トランジスタＴ５の閾値電圧Ｖｔｈ（Ｔ５）のばらつきの影響を無くすことができる。
【００８９】
なお、本発明の第２の実施形態に係る表示回路の構成は、図４に示す構成に限られない。
【００９０】
例えば、第２の実施形態に係る表示回路は、上記第１の実施形態に係る表示回路と同様の変形例をとることができる。
【００９１】
また、第２の実施形態に係る表示回路は、初期化トランジスタＴ５のゲートのみが走査線Ｓｃａｎ２（ｎ）に接続される構成であってもよい。上記の構成であっても、第２の実施形態に係る表示回路は、図４に示す表示回路２００と同様の効果を奏することができる。
【００９２】
また、図５では、走査線Ｓｃａｎ２（ｎ）に供給される電圧と走査線Ｓｃａｎ（ｎ）に供給される電圧とが異なる例を示しているが、走査線Ｓｃａｎ２（ｎ）に供給される電圧と走査線Ｓｃａｎ（ｎ）に供給される電圧とは、同一の電圧であってもよい。走査線Ｓｃａｎ２（ｎ）に供給される電圧と走査線Ｓｃａｎ（ｎ）に供給される電圧とが同一の場合には、本発明の第２の実施形態に係る表示回路は、第１の実施形態に係る表示回路１００と同様の効果を奏する。
【００９３】
（本発明の実施形態に係る表示装置）
上述した本発明の実施形態に係る表示回路は、例えば、画像データが示す画像を表示画面に表示することが可能な表示装置に備えられてもよい。本発明の実施形態に係る表示装置は、例えば、画像データに基づき供給されるデータ信号に対応する画像を表示する表示部として、本発明の実施形態に係る表示回路を備える。
【００９４】
また、本発明の実施形態に係る表示装置は、例えば、表示部にデータ信号を供給するデータドライバや、表示部に走査信号を供給する走査ドライバ、表示部に発光制御信号を供給する発光制御ドライバなどの、各種ドライバを備える。また、本発明の実施形態に係る表示装置は、例えば、各種ドライバにおける処理タイミングを制御するタイミングコントローラを備えていてもよい。なお、上記各種ドライバや、上記タイミングコントローラは、本発明の実施形態に係る表示装置の外部デバイスであってもよい。
【００９５】
上記では、本発明の実施形態に係る表示回路が備えられる装置として、表示装置を挙げて説明したが、本発明の実施形態に係る表示回路が備えられる装置は、上記に限られない。本発明の実施形態に係る表示回路は、例えば、テレビ（television）受像機や、タブレット（tablet）型の装置、携帯電話やスマートフォン（smart  phone）などの通信装置、映像／音楽再生装置（または映像／音楽記録再生装置）、ゲーム（game）機、ＰＣ（Personal  Computer）などのコンピュータ（computer）など、様々な機器に適用することができる。
【００９６】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００９７】
１００、２００    表示回路
Ｃ１_Ｒ、Ｃ１_Ｇ、Ｃ１_Ｂ    容量
ＯＬＥＤ    発光素子
Ｐ１、Ｐ２、Ｐ３    画素回路
Ｔ１_Ｒ、Ｔ１_Ｇ、Ｔ１_Ｂ    駆動トランジスタ
Ｔ２_Ｒ、Ｔ２_Ｇ、Ｔ２_Ｂ    サンプリングトランジスタ
Ｔ３_Ｒ、Ｔ３_Ｇ、Ｔ３_Ｂ    発光制御トランジスタ
Ｔ４    補正トランジスタ
Ｔ５    初期化トランジスタ
【図１】
2016001266.tif 000003
【図２】
2016001266.tif 000004
【図３Ａ】
2016001266.tif 000005
【図３Ｂ】
2016001266.tif 000006
【図３Ｃ】
2016001266.tif 000007
【図４】
2016001266.tif 000008
【図５】
2016001266.tif 000009