(57)【要約】【課題】プロセスの効率化が可能な炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置の製造方法は、炭化珪素基板と炭化珪素層とを含むエピタキシャルウエハを準備する工程（Ｓ１０，Ｓ２０）と、炭化珪素層に不純物領域を形成する工程（Ｓ３０）と、不純物領域が形成された炭化珪素層に波長４００ｎｍ以下の励起光が照射された後、炭化珪素層の内部に存在する欠陥部に起因して放出される光を検出することにより、欠陥部の位置座標を決定するフォトルミネッセンス測定工程（Ｓ６０）と、複数の素子を形成する工程（Ｓ７０〜Ｓ１００）と、欠陥部の上記位置座標に基づいて、炭化珪素層の内部に欠陥部が導入された不良素子を決定する工程（Ｓ１１０）と、複数の素子のうち不良素子を除いた他の素子の耐圧を測定する耐圧測定工程（Ｓ１２０）とを備えている。【選択図】図１
2016025241.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する炭化珪素基板と、前記主表面上にエピタキシャル成長により形成された炭化珪素層とを含むエピタキシャルウエハを準備する工程と、
前記炭化珪素層においてイオン注入により不純物領域を形成する工程と、
前記不純物領域が形成された前記炭化珪素層に対して主面側から波長４００ｎｍ以下の励起光が照射された後、波長が４００ｎｍよりも長く、かつ前記炭化珪素層の内部に存在する欠陥部に起因して放出される光を検出することにより、前記主面内における前記欠陥部の位置座標を決定するフォトルミネッセンス測定工程と、
前記フォトルミネッセンス測定工程の後、前記エピタキシャルウエハ上において絶縁膜および電極を形成することにより、複数の素子を形成する工程と、
前記フォトルミネッセンス測定工程において決定された前記欠陥部の前記位置座標に基づいて、前記複数の素子のうち前記炭化珪素層の内部に前記欠陥部が導入された不良素子を決定する工程と、
前記複数の素子のうち前記不良素子を除いた他の前記素子の耐圧を測定する耐圧測定工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項２】
前記不純物領域が形成された前記炭化珪素層上にゲート酸化膜を形成する工程をさらに備え、
前記フォトルミネッセンス測定工程は、前記炭化珪素層上に前記ゲート酸化膜が形成された後に実施される、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記不純物領域が形成された前記炭化珪素層上にゲート酸化膜を形成する工程をさらに備え、
前記フォトルミネッセンス測定工程は、前記炭化珪素層に前記不純物領域が形成された後、前記炭化珪素層上に前記ゲート酸化膜が形成される前に実施される、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記フォトルミネッセンス測定工程では、波長が５００ｎｍ以上１０００ｎｍ以下である前記光が検出される、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記欠陥部は、前記フォトルミネッセンス測定工程において前記主面側から前記光を検出することにより形状を観察したときに、１μｍ以上の最大幅を有する、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記耐圧測定工程の後、前記複数の素子を各々の前記素子に分割する分割工程と、
前記分割工程の後、分割された前記複数の素子のうち良品と前記不良素子を含む不良品とを選別する工程とをさらに備える、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記炭化珪素基板は１５０ｍｍ以上の径を有する、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記素子は、一辺の長さが１０ｍｍ以下の四角形状を有している、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記炭化珪素層は、４Ｈ型または６Ｈ型の炭化珪素から構成されている、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関するものである。本発明は、特に、耐圧測定工程を備えた炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）など、炭化珪素を材料として用いた半導体装置（以下、「炭化珪素半導体装置」とも称する）により、半導体装置の高耐圧化やオン抵抗の低減などを達成することができる。
【０００３】
炭化珪素の結晶中には珪素の結晶に比べて多くの欠陥が存在しているため、炭化珪素半導体装置においては当該欠陥に起因した耐圧不良が発生する場合がある。そのため、炭化珪素半導体装置の製造プロセスにおいては、炭化珪素基板上に複数の素子が形成された後、各々の素子に対して耐圧測定が実施される。そして、上記耐圧測定の結果に基づいて良品と不良品との選別が実施される。
【０００４】
上記耐圧測定は各々の素子に対して実施されるため、素子の数が多い場合（基板サイズが大きく、素子サイズが小さい場合）には、測定時間が長くなるという問題がある。これに対して、特開２０１３−１１８２４２号公報（特許文献１）には、炭化珪素基板上に炭化珪素層をエピタキシャル成長させた後、当該炭化珪素層の内部に存在するマイクロパイプを検出し、その後、素子の特性評価において当該マイクロパイプを含む素子を評価対象から除外する方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１１８２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に記載された方法では、炭化珪素基板上において炭化珪素層をエピタキシャル成長させた後、高温アニール処理を実施することにより当該炭化珪素層上にカーボン層が形成される。そして、当該カーボン層をエッチング処理によって除去することにより、炭化珪素層の表面にマイクロパイプを露出させることができる。これにより、マイクロパイプを検出することができる。しかしながら、上記方法では、マイクロパイプを表面に露出させるために多工程を要するため、プロセス全体の効率が低下するという問題がある。
【０００７】
そこで、本発明の一態様では、耐圧測定工程を備えた炭化珪素半導体装置の製造方法において、プロセスをより効率化することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る炭化珪素半導体装置の製造方法は、主表面を有する炭化珪素基板と、上記主表面上にエピタキシャル成長により形成された炭化珪素層とを含むエピタキシャルウエハを準備する工程と、炭化珪素層においてイオン注入により不純物領域を形成する工程と、不純物領域が形成された炭化珪素層に対して主面側から波長４００ｎｍ以下の励起光が照射された後、波長が４００ｎｍよりも長く、かつ炭化珪素層の内部に存在する欠陥部に起因して放出される光を検出することにより、上記主面内における欠陥部の位置座標を決定するフォトルミネッセンス測定工程と、フォトルミネッセンス測定工程の後、エピタキシャルウエハ上において絶縁膜および電極を形成することにより、複数の素子を形成する工程と、フォトルミネッセンス測定工程において決定された欠陥部の上記位置座標に基づいて、複数の素子のうち炭化珪素層の内部に欠陥部が導入された不良素子を決定する工程と、複数の素子のうち不良素子を除いた他の素子の耐圧を測定する耐圧測定工程とを備えている。
【発明の効果】
【０００９】
上記によれば、耐圧測定工程を備えた炭化珪素半導体装置の製造方法において、プロセスをより効率化することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。
【図２】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１０）および（Ｓ２０）を説明するための概略図である。
【図３】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ３０）および（Ｓ４０）を説明するための概略図である。
【図４】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ５０）を説明するための概略図である。
【図５】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ６０）を説明するための概略図である。
【図６】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ６０）を説明するための概略図である。
【図７】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ７０）〜（Ｓ９０）を説明するための概略図である。
【図８】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）および（Ｓ１００）を説明するための概略図である。
【図９】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１１０）を説明するための概略図である。
【図１０】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１２０）を説明するための概略図である。
【図１１】本発明の実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１３０）を説明するための概略図である。
【図１２】本発明の実施形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。
【図１３】本発明の実施形態３に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。
【図１４】炭化珪素層におけるフォトルミネッセンス測定の様子を示す写真である。
【発明を実施するための形態】
【００１１】
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
【００１２】
（１）本発明の一態様に係る炭化珪素半導体装置の製造方法は、主表面１１ａを有する炭化珪素基板１１と、主表面１１ａ上にエピタキシャル成長により形成された炭化珪素層５とを含むエピタキシャルウエハ１０を準備する工程と、炭化珪素層５においてイオン注入により不純物領域（ボディ領域１３、ソース領域１４、コンタクト領域１８）を形成する工程と、上記不純物領域が形成された炭化珪素層５に対して主面１０ａ側から波長４００ｎｍ以下の励起光Ｐ１が照射された後、波長が４００ｎｍよりも長く、かつ炭化珪素層５の内部に存在する欠陥部４０に起因して放出される光Ｐ２を検出することにより、主面１０ａ内における欠陥部４０の位置座標を決定するフォトルミネッセンス測定工程と、フォトルミネッセンス測定工程の後、エピタキシャルウエハ１０上において絶縁膜（層間絶縁膜２１）および電極（ソース電極１６、ソースパッド電極１９、ドレイン電極２０、裏面パッド電極２３、ゲート電極２７）を形成することにより、複数の素子（ＭＯＳＦＥＴ８０，８１）を形成する工程と、フォトルミネッセンス測定工程において決定された欠陥部４０の上記位置座標に基づいて、複数のＭＯＳＦＥＴ８０，８１のうち炭化珪素層５の内部に欠陥部４０が導入された不良素子（ＭＯＳＦＥＴ８１）を決定する工程と、複数のＭＯＳＦＥＴ８０，８１のうちＭＯＳＦＥＴ８１を除いた他のＭＯＳＦＥＴ８０の耐圧を測定する耐圧測定工程とを備えている。
【００１３】
本発明者は、耐圧測定工程を備えた炭化珪素半導体装置の製造方法において、耐圧測定の時間を短縮してプロセス全体を効率化することについて、鋭意検討を行った。その結果、本発明者は、以下のような知見を得た。
【００１４】
炭化珪素半導体装置の製造プロセスにおいては、まず、炭化珪素基板上にエピタキシャル成長により炭化珪素層が形成され、その後イオン注入により炭化珪素層に不純物領域が形成される。本発明者の検討によると、上記イオン注入の際に、炭化珪素層において不純物イオンが注入されるとともに、多くの結晶欠陥が導入される。そして、当該結晶欠陥は素子の耐圧不良の発生原因の一つとなる。そのため、当該結晶欠陥を含む素子は耐圧測定において不良品と判定される可能性が高くなる。そこで、本発明者は、イオン注入により導入された当該結晶欠陥の位置座標を耐圧測定の前に予め決定し、当該結晶欠陥を含む不良素子を耐圧測定の対象から除外することに想到した。これにより、耐圧測定の対象となる素子の数を減らすことができるため、耐圧測定に要する時間を短縮することができる。
【００１５】
また本発明者は、上記のようにイオン注入に起因した結晶欠陥を検出するための方法として、フォトルミネッセンス測定を用いることに想到した。本発明者の検討によると、イオン注入後の炭化珪素層に対して波長４００ｎｍ以下の励起光を照射したときに、当該結晶欠陥に起因して波長が４００ｎｍよりも長い光が炭化珪素層から放出される。そのため、当該光を検出することで結晶欠陥の位置座標を決定し、当該結晶欠陥を含む領域に形成された素子を不良素子として取り扱うことができる。
【００１６】
上記炭化珪素半導体装置の製造方法では、イオン注入後の炭化珪素層５に対して上記フォトルミネッセンス測定を実施することにより、炭化珪素層５の内部に存在する欠陥部４０の位置座標を予め決定することができる。そして、ＭＯＳＦＥＴ８０，８１が形成された後、当該位置座標に基づいて欠陥部４０を含むＭＯＳＦＥＴ８１が不良素子として決定され、これが耐圧測定の対象から除外される。このように上記炭化珪素半導体装置の製造方法では、耐圧測定の母数を減らすことで測定時間の短縮が可能であり、また従来のように多工程を実施することなく欠陥部４０を非破壊で検出することができる。したがって、上記炭化珪素半導体装置の製造方法によれば、プロセス全体をより効率化することができる。
【００１７】
（２）上記（１）の炭化珪素半導体装置の製造方法は、上記不純物領域が形成された炭化珪素層５上にゲート酸化膜１５を形成する工程をさらに備えている。またフォトルミネッセンス測定工程は、炭化珪素層５上にゲート酸化膜１５が形成された後に実施される。
【００１８】
本発明者の検討によると、イオン注入時に加えてゲート酸化膜１５の形成時にも炭化珪素層５の内部に欠陥部４０が導入される場合がある。そのため、ゲート酸化膜１５の形成後にフォトルミネッセンス測定を行うことにより、イオン注入時に炭化珪素層５に導入される欠陥部４０に加えて、ゲート酸化膜１５の形成時に導入される欠陥部４０も併せて検出することができる。
【００１９】
（３）上記（１）の炭化珪素半導体装置の製造方法は、上記不純物領域が形成された炭化珪素層５上にゲート酸化膜１５を形成する工程をさらに備えている。またフォトルミネッセンス測定工程は、炭化珪素層５に上記不純物領域が形成された後、炭化珪素層５上にゲート酸化膜１５が形成される前に実施される。
【００２０】
これにより、ゲート酸化膜１５の形成後にフォトルミネッセンス測定が実施される場合に比べて、欠陥部４０に起因して炭化珪素層５から放出される光Ｐ２をより確実に検出することができる。その結果、炭化珪素層５の内部に存在する欠陥部４０の位置座標をより確実に決定することができる。
【００２１】
（４）上記炭化珪素半導体装置の製造方法において、フォトルミネッセンス測定工程では、波長が５００ｎｍ以上１０００ｎｍ以下である光Ｐ２が検出される。
【００２２】
本発明者の検討によると、イオン注入後の炭化珪素層５に対して波長４００ｎｍ以下の励起光Ｐ１を照射したとき、炭化珪素層５の内部に存在する欠陥部４０に起因して、波長が５００ｎｍ以上１０００ｎｍ以下の範囲にある光Ｐ２が炭化珪素層５から放出される。このように可視領域から近赤外領域の波長域にある光Ｐ２を検出することにより、炭化珪素層５の内部における欠陥部４０の存在を容易に確認することができる。
【００２３】
（５）上記炭化珪素半導体装置の製造方法では、欠陥部４０は、上記フォトルミネッセンス測定工程において主面１０ａ側から光Ｐ２を検出することにより形状を観察したときに、１μｍ以上の最大幅Ｗを有している。
【００２４】
上記のように大型の欠陥部４０が炭化珪素層５の内部に導入された場合には、素子の耐圧不良が発生する可能性が高くなる。上記炭化珪素半導体装置の製造方法では、大型の欠陥部４０を含む不良素子（ＭＯＳＦＥＴ８１）を予め決定し、これを耐圧測定の対象から除外することにより、測定時間の短縮を図ることができる。
【００２５】
（６）上記炭化珪素半導体装置の製造方法において、上記耐圧測定工程の後、複数のＭＯＳＦＥＴ８０，８１を各々のＭＯＳＦＥＴ８０，８１に分割する分割工程と、上記分割工程の後、分割された複数のＭＯＳＦＥＴ８０，８１のうち良品と不良素子（ＭＯＳＦＥＴ８１）を含む不良品とを選別する工程とをさらに備えている。
【００２６】
これにより、複数のＭＯＳＦＥＴ８０，８１において良品と不良品とを確実に選別することができる。そして、後の実装工程おいて、良品の素子のみを確実にモジュールに組み込むことができる。
【００２７】
（７）上記炭化珪素半導体装置の製造方法において、炭化珪素基板１１は、１５０ｍｍ以上の径を有している。
【００２８】
これにより、一枚の炭化珪素基板１１に対してより多くのＭＯＳＦＥＴ８０，８１を形成することができる。このように多数のＭＯＳＦＥＴ８０，８１が形成された場合でも、上記のように欠陥部４０を含む不良素子（ＭＯＳＦＥＴ８１）を耐圧測定の対象から除外することにより、測定時間が長くなることを抑制することができる。
【００２９】
（８）上記炭化珪素半導体装置の製造方法において、ＭＯＳＦＥＴ８０，８１は、一辺の長さＬ１，Ｌ２が１０ｍｍ以下の四角形状を有している。
【００３０】
これにより、一枚の炭化珪素基板１１に対してより多くのＭＯＳＦＥＴ８０，８１を形成することができる。このように多数のＭＯＳＦＥＴ８０，８１が形成された場合でも、上記のように欠陥部４０を含む不良素子（ＭＯＳＦＥＴ８１）を耐圧測定の対象から除外することにより、測定時間が長くなることを抑制することができる。
【００３１】
（９）上記炭化珪素半導体装置の製造方法において、炭化珪素層５は、４Ｈ型または６Ｈ型の炭化珪素から構成されている。
【００３２】
４Ｈ型および６Ｈ型のいずれのポリタイプの炭化珪素層５に対して励起光Ｐ１を照射した場合でも、上記のように欠陥部４０に起因して炭化珪素層５から放出される光Ｐ２を検出することができる。
【００３３】
[本発明の実施形態の詳細]
次に、本発明の実施形態の具体例を、図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
【００３４】
（実施形態１）
まず、本発明の一実施形態である実施形態１に係る炭化珪素半導体装置の製造方法について説明する。図１を参照して、まず、工程（Ｓ１０）として炭化珪素基板準備工程が実施される。この工程（Ｓ１０）では、たとえばポリタイプが４Ｈ型または６Ｈ型である炭化珪素インゴット（図示しない）が所定の厚みにスライスされる。これにより、図２に示すように主表面１１ａを有する炭化珪素基板１１が得られる。炭化珪素基板１１の直径は、たとえば１５０ｍｍ以上（６インチ以上）である。
【００３５】
次に、工程（Ｓ２０）としてエピタキシャル成長膜形成工程が実施される。この工程（Ｓ２０）では、図２を参照して、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いたエピタキシャル成長により、炭化珪素基板１１の主表面１１ａ上に炭化珪素層５が形成される。このとき、シランガス（ＳｉＨ4）およびプロパンガス（Ｃ3Ｈ8）が原料ガスとして用いられ、水素ガス（Ｈ2）がキャリアガスとして用いられ、また窒素ガス（Ｎ2）またはアンモニアガス（ＮＨ3）がドーピングガスとして用いられる。そして、上記原料ガスおよびドーピングガスを熱分解させて主表面１１ａ上にて析出させることにより、窒素（Ｎ）原子がドーピングされた炭化珪素層５が形成される。炭化珪素層５を構成する炭化珪素のポリタイプは、たとえば４Ｈ型または６Ｈ型である。このようにして、炭化珪素基板１１と炭化珪素層５とを有し、かつ主面１０ａと当該主面１０ａと反対側の主面１０ｂとを含むエピタキシャルウエハ１０が得られる。なお、炭化珪素層５の内部には、図２に示すように炭化珪素基板１１から引き継がれた欠陥部４０が存在している。
【００３６】
次に、工程（Ｓ３０）としてイオン注入工程が実施される。この工程（Ｓ３０）では、図３を参照して、まず、たとえばアルミニウム（Ａｌ）イオンが主面１０ａ側から炭化珪素層５内に注入されることにより、当該炭化珪素層５内にボディ領域１３が形成される。次に、たとえばリン（Ｐ）イオンがボディ領域１３内に注入されることにより、当該ボディ領域１３内にソース領域１４が形成される。次に、たとえばアルミニウム（Ａｌ）イオンがボディ領域１３内に注入されることにより、当該ボディ領域１３内においてソース領域１４に隣接するようにコンタクト領域１８が形成される。そして、炭化珪素層５においてボディ領域１３、ソース領域１４およびコンタクト領域１８のいずれも形成されない領域がドリフト領域１２となる。また上記イオン注入により、炭化珪素層５の不純物領域（ボディ領域１３、ソース領域１４およびコンタクト領域１８）が形成された領域において、結晶欠陥である欠陥部４０がさらに導入される。
【００３７】
次に、工程（Ｓ４０）として活性化アニール工程が実施される。この工程（Ｓ４０）では、図３を参照して、エピタキシャルウエハ１０が所定温度でアニールされる。これにより、炭化珪素層５内に注入された不純物が活性化し、上記不純物領域において所望のキャリアが発生する。また上記アニール処理により、イオン注入の際に炭化珪素層５の内部に導入された欠陥部４０が部分的に修復される。
【００３８】
次に、工程（Ｓ５０）としてゲート酸化膜形成工程が実施される。この工程（Ｓ５０）では、図４を参照して、たとえば酸素（Ｏ2）を含む雰囲気中においてエピタキシャルウエハ１０が所定温度で加熱される。これにより、エピタキシャルウエハ１０の主面１０ａを含む領域が熱酸化される。その結果、図４に示すように、二酸化珪素（ＳｉＯ2）からなるゲート酸化膜１５が主面１０ａ全体を覆うように形成される。また上記熱酸化処理により、炭化珪素層５内において欠陥部４０がさらに導入される。
【００３９】
次に、工程（Ｓ６０）としてフォトルミネッセンス（Ｐｈｏｔｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＰＬ）測定工程が実施される。この工程（Ｓ６０）では、以下に説明するようにして、上記不純物領域が形成された炭化珪素層５に対してＰＬ測定を実施される。これにより、上記工程（Ｓ２０）〜（Ｓ５０）において炭化珪素層５の内部に導入された欠陥部４０の、主面１０ａ内における位置座標を決定することができる。
【００４０】
図５を参照して、上記ＰＬ測定では、まず、励起光Ｐ１が主面１０ａ側からエピタキシャルウエハ１０に対して照射される。励起光Ｐ１は波長（λ）が４００ｎｍ以下の光であり、たとえばヘリウム‐カドミウム（Ｈｅ−Ｃｄ）レーザ（λ＝３２５ｎｍ）や水銀‐キセノン（Ｈｇ−Ｘｅ）ＵＶ（Ｕｌｔｒａ  Ｖｉｏｌｅｔ）ランプ（λ＝３１４ｎｍ）である。励起光Ｐ１の照射領域において炭化珪素層５の内部に欠陥部４０（図２〜４）が存在している場合には、図５に示すように特定の波長域にある光Ｐ２が炭化珪素層５から放出される。光Ｐ２は、欠陥部４０に起因して放出されるものであり、４００ｎｍを超える（たとえば５００ｎｍ以上１０００ｎｍ以下）の波長を有している。光Ｐ２は、たとえば光電子増倍管などの検出器（図示しない）により検出される。そして、励起光Ｐ１をエピタキシャルウエハ１０の全面において走査させ、そのとき放出される光Ｐ２が検出される。これにより、主面１０ａ内における欠陥部４０の位置座標を決定することができる。なお、上記位置座標は、たとえばエピタキシャルウエハ１０のオリフラＯＦを基準としたＸＹ平面上の座標として決定することができる。
【００４１】
図６を参照して、欠陥部４０は、たとえば基底面転位（Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）、貫通らせん転位（Ｔｈｒｅａｄｉｎｇ  Ｓｃｒｅｗ  Ｄｉｓｌｏｃａｔｉｏｎ）、貫通刃状転位（Ｔｈｒｅａｄｉｎｇ  Ｅｄｇｅ  Ｄｉｓｌｏｃａｔｉｏｎ：ＴＥＤ）または三角欠陥などであり得る。また図６に示すように、主面１０ａ側から光Ｐ２（図５）を検出して得たＰＬ像において欠陥部４０の形状を観察したとき、欠陥部４０の最大幅Ｗは１μｍ以上である。このような大型の欠陥部４０を含む領域に形成された素子においては、耐圧不良が発生する可能性が高くなる。特に、欠陥部４０の最大幅Ｗが５μｍ以上や１０μｍ以上である場合には、当該欠陥部４０を含む領域に形成された素子において耐圧不良が発生する可能性がさらに高くなる。
【００４２】
次に、工程（Ｓ７０）としてゲート電極形成工程が実施される。この工程（Ｓ７０）では、図７を参照して、たとえばＬＰ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ）−ＣＶＤ法により、ゲート酸化膜１５上に接触するようにゲート電極２７が形成される。ゲート電極２７は、たとえば高濃度の不純物が導入されたポリシリコンなどである。
【００４３】
次に、工程（Ｓ８０）として層間絶縁膜形成工程が実施される。この工程（Ｓ８０）では、図７を参照して、たとえばＣＶＤ法によりゲート酸化膜１５とともにゲート電極２７を取り囲むように、二酸化珪素（ＳｉＯ2）からなる層間絶縁膜２１が形成される。
【００４４】
次に、工程（Ｓ９０）としてオーミック電極形成工程が実施される。この工程（Ｓ９０）では、図７を参照して、まずソース電極１６を形成すべき領域においてゲート酸化膜１５および層間絶縁膜２１がエッチングにより除去される。これにより、ソース領域１４およびコンタクト領域１８が露出した領域が形成される。そして、当該領域にたとえばＮｉからなる金属膜（図示しない）が形成される。一方、エピタキシャルウエハ１０の主面１０ｂ上において、同様にＮｉからなる金属膜（図示しない）が形成される。その後、エピタキシャルウエハ１０がアニールされることにより、上記金属膜の少なくとも一部がシリサイド化する。これにより、図８に示すようにエピタキシャルウエハ１０の主面１０ａ上においてソース電極１６が形成され、かつ主面１０ｂ上においてドレイン電極２０が形成される。なお、ソース電極１６およびドレイン電極２０は、それぞれ炭化珪素層５および炭化珪素基板１１に対してオーミック接触を形成可能な材料から構成されることが好ましく、たとえばニッケルシリコン（ＮｉxＳｉy）、チタンシリコン（ＴｉxＳｉy）、アルミシリコン（ＡｌxＳｉy）およびチタンアルミシリコン（ＴｉxＡｌyＳｉz）からなる群より選択される少なくとも一の材料から構成されることが好ましい（ｘ，ｙ，ｚ＞０）。
【００４５】
次に、工程（Ｓ１００）としてパッド電極形成工程が実施される。この工程（Ｓ１００）では、図８を参照して、たとえば蒸着法によりアルミニウム（Ａｌ）や金（Ａｕ）などの導電体からなるソースパッド電極１９が、ソース電極１６および層間絶縁膜２１を覆うように形成される。またソースパッド電極１９と同様に、アルミニウム（Ａｌ）や金（Ａｕ）などからなる裏面パッド電極２３が、ドレイン電極２０を覆うように形成される。以上のようにして、上記工程（Ｓ１０）〜（Ｓ１００）が順に実施されることにより、図９に示すようにソースパッド電極１９およびゲートパッド電極２２を有するＭＯＳＦＥＴ８０，８１（素子）が複数形成される。ＭＯＳＦＥＴ８０，８１は、たとえば一辺の長さＬ１，Ｌ２が１０ｍｍ以下（好ましくは５ｍｍ以下、より好ましくは２ｍｍ以下）の四角形状を有している。なお、図７および図８においては、炭化珪素層５の内部に存在する欠陥部４０の記載が省略されている。
【００４６】
次に、工程（Ｓ１１０）として不良素子決定工程が実施される。この工程（Ｓ１１０）では、図９を参照して、上記フォトルミネッセンス測定工程（Ｓ６０）において決定された欠陥部４０の位置情報に基づいて、複数のＭＯＳＦＥＴ８０，８１のうち不良素子が決定される。より具体的には、図９において斜線で示すように、炭化珪素層５の内部に欠陥部４０が形成されたＭＯＳＦＥＴ８１が不良素子として決定される。
【００４７】
次に、工程（Ｓ１２０）として耐圧測定工程（オンウエハ測定工程）が実施される。この工程（Ｓ１２０）では、複数のＭＯＳＦＥＴ８０，８１のうち不良素子として決定されたＭＯＳＦＥＴ８１を除いた他のＭＯＳＦＥＴ８０について耐圧測定が実施される。つまり、不良素子であるＭＯＳＦＥＴ８１は、予め耐圧測定の対象から除外される。以下、耐圧測定の詳細について図１０を参照して説明する。
【００４８】
まず、たとえばフロリナート（登録商標）などの高い絶縁性を有するフッ素系不活性液体３０で満たされたトレー２が準備される。トレー２の底部には、ステージ３が配置されている。次に、ＭＯＳＦＥＴ８０，８１が形成されたエピタキシャルウエハ１０が、ステージ３の上に配置される。これにより、図１０に示すように、エピタキシャルウエハ１０がフッ素系不活性液体３０の中に浸漬される。また図１０に示すように、エピタキシャルウエハ１０の主面１０ｂ上に形成された裏面パッド電極２３は、ステージ３と接触する。
【００４９】
次に、図１０に示すようにプローブ４の針４Ａがソースパッド電極１９に接触し、また針４Ｂがゲートパッド電極２２に接触する。次に、プローブ４とステージ３との間に所定の電圧が印加され、そのとき流れた電流値が計測される。そして、計測された電流値が一定の閾値を超えるか否かを基準として、ＭＯＳＦＥＴ８０の耐圧が測定される。この耐圧測定は、たとえば室温下において実施される。上記耐圧測定が完了した後、エピタキシャルウエハ１０がフッ素系不活性液体３０から取り出される。その後、エピタキシャルウエハ１０の表面に洗浄、乾燥処理が施される。
【００５０】
次に、工程（Ｓ１３０）として分割工程が実施される。この工程（Ｓ１３０）では、図１１を参照して、上記耐圧測定が完了した後、エピタキシャルウエハ１０に対してダイシング加工が施される。これにより、複数のＭＯＳＦＥＴ８０，８１が各々のＭＯＳＦＥＴ８０，８１に分割される。
【００５１】
次に、工程（Ｓ１４０）として選別工程が実施される。この工程（Ｓ１４０）では、分割された複数のＭＯＳＦＥＴ８０，８１において良品と不良品との選別が行われる。より具体的には、上記工程（Ｓ１１０）において不良素子として決定されたＭＯＳＦＥＴ８１および上記工程（Ｓ１２０）において耐圧不良が検出されたＭＯＳＦＥＴ８０が不良品と判定され、その他のＭＯＳＦＥＴ８０が良品と判定される。そして、良品と判定されたＭＯＳＦＥＴ８０は、後の実装工程において半導体モジュールに組み込まれる。以上のようにして、工程（Ｓ１０）〜（Ｓ１４０）が実施されることにより、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
【００５２】
以上のように、本実施形態に係る炭化珪素半導体装置の製造方法では、イオン注入後の炭化珪素層５に対して励起光Ｐ１を照射し、炭化珪素層５の内部に存在する欠陥部４０に起因して放出される光Ｐ２を検出することによりフォトルミネッセンス測定が実施される。これにより、炭化珪素層５の内部における欠陥部４０の存在を容易に確認することができる。図１４の写真は、イオン注入後の炭化珪素層５に励起光Ｐ１を照射し、そのとき放出された光Ｐ２（λ＝９５０ｎｍ）を検出することにより得たＰＬ像である。上記ＰＬ像に示されるように、欠陥部４０が存在する領域５０を、その他の領域と区別して観察することができる。そして、欠陥部４０を含む領域に形成されたＭＯＳＦＥＴ８１を不良素子として決定し、当該不良素子を耐圧測定の対象から除外することができる。これにより、耐圧測定工程（Ｓ１２０）における測定母数を減らすことで測定時間の短縮が可能となる。また、ＰＬ測定を採用することで多工程を要することなく欠陥部４０を非破壊で検出することができる。したがって、本実施形態に係る炭化珪素半導体装置の製造方法によれば、耐圧測定の時間を短縮することによりプロセス全体をより効率化することができる。
【００５３】
また、本実施形態に係る炭化珪素半導体装置の製造方法では、炭化珪素層５上にゲート酸化膜１５が形成された後に上記フォトルミネッセンス測定が実施される。そのため、イオン注入時に炭化珪素層５に導入される欠陥部４０に加えて、ゲート酸化膜１５の形成時に導入される欠陥部４０も併せて検出することが可能になる。
【００５４】
（実施形態２）
次に、本発明の他の実施形態である実施形態２に係る炭化珪素半導体装置の製造方法について説明する。実施形態２に係る炭化珪素半導体装置の製造方法は、基本的には上記実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を有する。しかし、実施形態２に係る炭化珪素半導体装置の製造方法は、フォトルミネッセンス測定工程が実施されるタイミングにおいて、上記実施形態１に係る炭化珪素半導体装置の製造方法とは異なっている。
【００５５】
図１２を参照して、本実施形態に係る炭化珪素半導体装置の製造方法では、まず上記実施形態１の工程（Ｓ１０）〜（Ｓ４０）と同様にして、工程（Ｓ１５０）〜（Ｓ１８０）が実施される。これにより、炭化珪素層５においてボディ領域１３、ソース領域１４およびコンタクト領域１８が形成されたエピタキシャルウエハ１０が得られる（図３）。
【００５６】
次に、工程（Ｓ１９０）としてフォトルミネッセンス測定工程が実施される。この工程（Ｓ１９０）では、上記実施形態１の工程（Ｓ６０）と同様に、イオン注入時に炭化珪素層５の内部に導入された欠陥部４０の位置座標が決定される（図５）。
【００５７】
次に、工程（Ｓ２００）としてゲート酸化膜形成工程が実施される。この工程（Ｓ２００）では、上記実施形態１の工程（Ｓ５０）と同様に、炭化珪素層５上にゲート酸化膜１５が形成される（図４）。このように、本実施形態では炭化珪素層５にボディ領域１３、ソース領域１４およびコンタクト領域１８などの不純物領域が形成された後であって、炭化珪素層５上にゲート酸化膜１５が形成される前にフォトルミネッセンス測定工程（Ｓ１９０）が実施される。その後、上記実施形態１の工程（Ｓ７０）〜（Ｓ１４０）と同様にして工程（Ｓ２１０）〜（Ｓ２８０）が実施され、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。
【００５８】
以上のように、本実施形態に係る炭化珪素半導体装置の製造方法では、炭化珪素層５に上記不純物領域が形成された後、炭化珪素層５上にゲート酸化膜１５が形成される前にフォトルミネッセンス測定工程が実施される。これにより、上記実施形態１に係る炭化珪素半導体装置の製造方法のように、ゲート酸化膜１５の形成後にフォトルミネッセンス測定が実施される場合に比べて、欠陥部４０に起因して炭化珪素層５から放出される光Ｐ２をより確実に検出することができる。その結果、炭化珪素層５の内部に存在する欠陥部４０の位置座標をより確実に決定することができる。
【００５９】
（実施形態３）
次に、本発明のさらに他の実施形態である実施形態３に係る炭化珪素半導体装置の製造方法について説明する。実施形態３に係る炭化珪素半導体装置の製造方法は、基本的には上記実施形態１に係る炭化珪素半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を有する。しかし、実施形態３に係る炭化珪素半導体装置の製造方法は、オンウエハ測定ではなくチップ測定により耐圧測定が実施される点において、上記実施形態１に係る炭化珪素半導体装置の製造方法とは異なっている。
【００６０】
図１３を参照して、本実施形態に係る炭化珪素半導体装置の製造方法では、まず上記実施形態１の工程（Ｓ１０）〜（Ｓ１１０）と同様にして、工程（Ｓ２９０）〜（Ｓ３９０）が実施される。これにより、複数のＭＯＳＦＥＴ８０，８１が形成され、また炭化珪素層５の内部に欠陥部４０が導入されたＭＯＳＦＥＴ８１が不良素子として決定される（図９）。
【００６１】
次に、工程（Ｓ４００）として分割工程が実施される。この工程（Ｓ４００）では、上記実施形態１の工程（Ｓ１３０）と同様に、エピタキシャルウエハ１０にダイシング加工を施すことにより、複数のＭＯＳＦＥＴ８０，８１が各々のＭＯＳＦＥＴ８０，８１に分割される（図１１）。
【００６２】
次に、工程（Ｓ４１０）として耐圧測定工程（チップ測定工程）が実施される。この工程（Ｓ４１０）では、上記工程（Ｓ４００）において分割された素子（チップ）に対して耐圧測定が実施される。このとき、上記実施形態１と同様に、上記工程（Ｓ３９０）において不良素子として決定されたＭＯＳＦＥＴ８１を除いた他のＭＯＳＦＥＴ８０についてのみ耐圧測定が実施される。
【００６３】
次に、工程（Ｓ４２０）として選別工程が実施される。この工程（Ｓ４２０）では、上記実施形態１の工程（Ｓ１４０）と同様に、上記工程（Ｓ３９０）において不良素子として決定されたＭＯＳＦＥＴ８１および上記工程（Ｓ４１０）において耐圧不良が検出されたＭＯＳＦＥＴ８０が不良品として判定され、その他のＭＯＳＦＥＴ８０が良品として判定される。以上の工程（Ｓ２９０）〜（Ｓ４２０）が実施されることにより、本実施形態に係る炭化珪素半導体装置の製造方法が完了する。このように上記実施形態１のようなオンウエハ測定による耐圧測定に限定されず、本実施形態のようにチップ測定による耐圧測定も採用することが可能である。
【００６４】
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６５】
本発明の一態様に係る炭化珪素半導体装置の製造方法は、プロセスの効率化が要求される炭化珪素半導体装置の製造方法において、特に有利に適用され得る。
【符号の説明】
【００６６】
２  トレー
３  ステージ
４  プローブ
４Ａ，４Ｂ  針
５  炭化珪素層
１０  エピタキシャルウエハ
１０ａ，１０ｂ  主面
１１  炭化珪素基板
１１ａ  主表面
１２  ドリフト領域
１３  ボディ領域
１４  ソース領域
１５  ゲート酸化膜
１６  ソース電極
１８  コンタクト領域
１９  ソースパッド電極
２０  ドレイン電極
２１  層間絶縁膜
２２  ゲートパッド電極
２３  裏面パッド電極
２７  ゲート電極
３０  フッ素系不活性液体
４０  欠陥部
５０  領域
８０，８１  ＭＯＳＦＥＴ
Ｌ１，Ｌ２  長さ
ＯＦ  オリフラ
Ｐ１  励起光
Ｐ２  光
Ｗ  最大幅
【図１】
2016025241.tif 000003
【図２】
2016025241.tif 000004
【図３】
2016025241.tif 000005
【図４】
2016025241.tif 000006
【図５】
2016025241.tif 000007
【図６】
2016025241.tif 000008
【図７】
2016025241.tif 000009
【図８】
2016025241.tif 000010
【図９】
2016025241.tif 000011
【図１０】
2016025241.tif 000012
【図１１】
2016025241.tif 000013
【図１２】
2016025241.tif 000014
【図１３】
2016025241.tif 000015
【図１４】
2016025241.tif 000016