(57)【要約】【課題】焦点検出画素のAF特性を保ちつつ、撮像画素の感度を良好にする。【解決手段】固体撮像装置は、複数の画素を有する画素アレイ部と、画素毎に形成された第１のマイクロレンズと、画素毎の第１のマイクロレンズを被覆するように形成された膜と、画素のうちの焦点検出画素の膜上に形成された第２のマイクロレンズとを備える。本技術は、例えばCMOSイメージセンサに適用することができる。【選択図】図３
2016001682.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する画素アレイ部と、
前記画素毎に形成された第１のマイクロレンズと、
前記画素毎の前記第１のマイクロレンズを被覆するように形成された膜と、
前記画素のうちの焦点検出画素の前記膜上に形成された第２のマイクロレンズと
を備える固体撮像装置。
【請求項２】
前記膜は、前記第２のマイクロレンズが形成されるときの、前記焦点検出画素以外の前記画素の前記第１のマイクロレンズに対するエッチングを防止するエッチングストッパ膜として形成される
請求項１に記載の固体撮像装置。
【請求項３】
前記膜は、略1.4乃至2.0の屈折率を有する
請求項１に記載の固体撮像装置。
【請求項４】
前記膜は、SiO、SiN、またはSiONで形成される
請求項１に記載の固体撮像装置。
【請求項５】
前記第２のマイクロレンズは、互いに隣接する複数の前記焦点検出画素に共有されるように形成される
請求項１に記載の固体撮像装置。
【請求項６】
前記第２のマイクロレンズは、前記第１のマイクロレンズの屈折率より高い屈折率を有する
請求項１に記載の固体撮像装置。
【請求項７】
前記画素毎の前記第１のマイクロレンズは、同一層に形成される
請求項１に記載の固体撮像装置。
【請求項８】
複数の画素を有する画素アレイ部を備える固体撮像装置の製造方法において、
前記画素毎に第１のマイクロレンズを形成し、
前記画素毎の前記第１のマイクロレンズを被覆するように膜を形成し、
前記画素のうちの焦点検出画素の前記膜上に第２のマイクロレンズを形成する
ステップを含む固体撮像装置の製造方法。
【請求項９】
複数の画素を有する画素アレイ部と、
前記画素毎に形成された第１のマイクロレンズと、
前記画素毎の前記第１のマイクロレンズを被覆するように形成された膜と、
前記画素のうちの焦点検出画素の前記膜上に形成された第２のマイクロレンズとを備える固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、撮像画素の感度を良好にすることができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、画素アレイ部に、撮像画素とともに焦点検出画素を設け、一対の焦点検出画素によって出力される信号のずれ量に基づいて焦点を検出する、いわゆる像面位相差AF（Auto Focus）方式による焦点検出を行う固体撮像装置が知られている。
【０００３】
このような固体撮像装置において、撮像画素および焦点検出画素それぞれの感度を最適にするために、様々な技術が提案されている。
【０００４】
例えば、複数の焦点検出画素を覆うようにして１つのマイクロレンズを配置するようにした固体撮像装置が提案されている（例えば、特許文献１参照）。
【０００５】
また、撮像画素と焦点検出画素とで、屈折率の異なるマイクロレンズを同一層に形成するようにした固体撮像装置が提案されている（例えば、特許文献２参照）。
【０００６】
さらに、焦点検出画素のみに層内レンズを設けるようにした固体撮像装置が提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２５２２７７号公報
【特許文献２】特開２０１３−２１１６８号公報
【特許文献３】特開２００７−２８１２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１，２に記載されているような固体撮像装置においては、同一平面上に、他の撮像画素のマイクロレンズと異なる曲率や屈折率のマイクロレンズを形成する必要がある。そのため、マイクロレンズ形成時のリソグラフィにおいて、パターンの連続性の崩れにより、焦点検出画素に隣接する撮像画素と、焦点検出画素に隣接しない撮像画素とで、マイクロレンズの形状が異なってしまい、撮像画素同士で感度の差が生じてしまうおそれがあった。
【０００９】
また、特許文献３に記載されているような固体撮像装置においては、焦点検出画素に層内レンズを設けた分、層上のマイクロレンズと受光面との距離が大きくなり、画素全体が高背化されてしまう。このことが、撮像画素の感度の悪化や混色の発生を招くおそれがあった。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、焦点検出画素のAF特性を保ちつつ、撮像画素の感度を良好にすることができるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の一側面の固体撮像装置は、複数の画素を有する画素アレイ部と、前記画素毎に形成された第１のマイクロレンズと、前記画素毎の前記第１のマイクロレンズを被覆するように形成された膜と、前記画素のうちの焦点検出画素の前記膜上に形成された第２のマイクロレンズとを備える。
【００１２】
前記膜は、前記第２のマイクロレンズが形成されるときの、前記焦点検出画素以外の前記画素の前記第１のマイクロレンズに対するエッチングを防止するエッチングストッパ膜として形成されるようにすることができる。
【００１３】
前記膜は、略1.4乃至2.0の屈折率を有するようにすることができる。
【００１４】
前記膜は、SiO、SiN、またはSiONで形成されるようにすることができる。
【００１５】
前記第２のマイクロレンズは、互いに隣接する複数の前記焦点検出画素に共有されるように形成されるようにすることができる。
【００１６】
前記第２のマイクロレンズは、前記第１のマイクロレンズの屈折率より高い屈折率を有するようにすることができる。
【００１７】
前記画素毎の前記第１のマイクロレンズは、同一層に形成されるようにすることができる。
【００１８】
本技術の一側面の固体撮像装置の製造方法は、複数の画素を有する画素アレイ部を備える固体撮像装置の製造方法において、前記画素毎に第１のマイクロレンズを形成し、前記画素毎の前記第１のマイクロレンズを被覆するように膜を形成し、前記画素のうちの焦点検出画素の前記膜上に第２のマイクロレンズを形成するステップを含む。
【００１９】
本技術の一側面の電子機器は、複数の画素を有する画素アレイ部と、前記画素毎に形成された第１のマイクロレンズと、前記画素毎の前記第１のマイクロレンズを被覆するように形成された膜と、前記画素のうちの焦点検出画素の前記膜上に形成された第２のマイクロレンズとを備える固体撮像装置を備える。
【００２０】
本技術の一側面においては、画素毎に第１のマイクロレンズが形成され、画素毎の第１のマイクロレンズを被覆するように膜が形成され、画素のうちの焦点検出画素の膜上に第２のマイクロレンズが形成される。
【発明の効果】
【００２１】
本技術の一側面によれば、焦点検出画素のAF特性を保ちつつ、撮像画素の感度を良好にすることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本技術を適用した固体撮像装置の構成例を示すブロック図である。
【図２】本技術の第１の実施の形態の画素配置について説明する図である。
【図３】本技術の第１の実施の形態の画素の構成例を示す断面図である。
【図４】画素形成処理について説明するフローチャートである。
【図５】画素形成の工程を説明する図である。
【図６】画素形成の工程を説明する図である。
【図７】本技術の第２の実施の形態の画素配置について説明する図である。
【図８】本技術の第２の実施の形態の画素の構成例を示す断面図である。
【図９】本技術の第３の実施の形態の画素の構成例を示す断面図である。
【図１０】本技術の第３の実施の形態の画素の他の構成例を示す断面図である。
【図１１】本技術の第４の実施の形態の画素配置について説明する図である。
【図１２】本技術を適用した電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、本技術の実施の形態について図を参照して説明する。
【００２４】
＜固体撮像装置の構成例＞
図１は、本技術が適用される固体撮像装置の一実施の形態を示すブロック図である。以下においては、増幅型固体撮像装置の１つである、表面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサの構成について説明する。なお、本技術は、表面照射型のCMOSイメージセンサへの適用に限られるものではなく、裏面照射型のCMOSイメージセンサや他の増幅型固体撮像装置、CCD（Charge Coupled Device）イメージセンサ等の電荷転送型の固体撮像装置にも適用可能である。
【００２５】
図１に示されるCMOSイメージセンサ１０は、図示せぬ半導体基板上に形成された画素アレイ部１１と、画素アレイ部１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４、およびシステム制御部１５から構成されている。
【００２６】
さらに、CMOSイメージセンサ１０は、信号処理部１８およびデータ格納部１９を備えている。
【００２７】
画素アレイ部１１は、受光した光量に応じた光電荷を生成し、蓄積する光電変換部を有する単位画素（以下、単に画素ともいう）が行方向および列方向に、すなわち、行列状に２次元配置された構成を採る。ここで、行方向とは画素行の画素の配列方向（水平方向）を表し、列方向とは画素列の画素の配列方向（垂直方向）を表している。画素アレイ部１１は、複数の画素として、受光した被写体光に基づいて撮像画像を生成するための信号を生成する画素（撮像画素）と、焦点検出を行うための信号を生成する画素（焦点検出画素）とを有する。
【００２８】
画素アレイ部１１においては、行列状の画素配列に対して、画素行毎に画素駆動線１６が行方向に沿って配線され、画素列毎に垂直信号線１７が列方向に沿って配線されている。画素駆動線１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１６は１本の配線として示されているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。
【００２９】
垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時または行単位等で駆動する。すなわち、垂直駆動部１２は、垂直駆動部１２を制御するシステム制御部１５とともに、画素アレイ部１１の各画素を駆動する駆動部を構成している。垂直駆動部１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００３０】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００３１】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃出されることによって光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃出す（リセットする）ことにより、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことをいう。
【００３２】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。
【００３３】
垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、画素列毎に垂直信号線１７の各々を通してカラム処理部１３に入力される。カラム処理部１３は、画素アレイ部１１の画素列毎に、選択行の各画素から垂直信号線１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３４】
具体的には、カラム処理部１３は、信号処理として、少なくともノイズ除去処理、例えばCDS（Correlated Double Sampling）処理を行う。カラム処理部１３によるCDS処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の、画素固有の固定パターンノイズが除去される。カラム処理部１３には、ノイズ除去処理以外に、例えば、AD（Analog-Digital）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力させることも可能である。
【００３５】
水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。水平駆動部１４による選択走査により、カラム処理部１３において単位回路毎に信号処理された画素信号が順番に出力される。
【００３６】
システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、そのタイミングジェネレータで生成された各種のタイミング信号を基に、垂直駆動部１２、カラム処理部１３、および水平駆動部１４等の駆動制御を行う。
【００３７】
信号処理部１８は、少なくとも演算処理機能を有し、カラム処理部１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に必要なデータを一時的に格納する。
【００３８】
なお、信号処理部１８およびデータ格納部１９は、CMOSイメージセンサ１０と同じ基板（半導体基板）上に搭載されても構わないし、CMOSイメージセンサ１０とは別の基板上に配置されるようにしても構わない。また、信号処理部１８およびデータ格納部１９の各処理は、CMOSイメージセンサ１０とは別の基板に設けられる外部信号処理部、例えば、DSP（Digital Signal Processor）回路やソフトウエアによる処理として実行されても構わない。
【００３９】
また、CMOSイメージセンサ１０が裏面照射型のCMOSイメージセンサである場合、画素アレイ部１１を含む半導体基板とロジック回路を含む半導体基板とを貼り合わせた、積層型のCMOSイメージセンサとして構成されるようにしてもよい。
【００４０】
＜第１の実施の形態の画素配置＞
次に、図２を参照して、画素アレイ部１１における第１の実施の形態の画素配置について説明する。
【００４１】
図２に示されるように、画素アレイ部１１には、白色の正方形で示される複数の撮像画素３１が行列状に２次元配置されている。撮像画素３１は、Ｒ画素、Ｇ画素、およびＢ画素からなり、これらは、例えばベイヤ配列に従い規則的に配置されている。
【００４２】
また、画素アレイ部１１には、行列状に２次元配置される複数の撮像画素３１の中に、灰色の正方形で示される焦点検出画素３２が散在して配置されている。例えば、焦点検出画素３２は、画素アレイ部１１における画素行のうちの所定の１行において、撮像画素３１の一部を置き換えることで、特定のパターンで規則的に配置されている。なお、画素アレイ部１１における撮像画素３１および焦点検出画素３２の配置は、これに限られるものではなく、他のパターンで配置されるようにすることもできる。
【００４３】
次に、画素アレイ部１１における撮像画素３１および焦点検出画素３２の構成例について説明する。
【００４４】
＜第１の実施の形態の画素の構成例＞
図３は、CMOSイメージセンサ１０における第１の実施の形態の画素の構成例を示す断面図である。
【００４５】
図３に示されるように、撮像画素３１においては、半導体基板５１に、入射した光を受光し光電変換を行う光電変換部５２が形成され、半導体基板５１の上層には、CuやAl、Ｗ等からなる配線層５３が形成されている。
【００４６】
配線層５３の上には、撮像画素３１毎に、撮像画素３１それぞれに応じた分光特性を有するカラーフィルタ層５４が形成され、カラーフィルタ層５４の上には、マイクロレンズ５５が形成されている。マイクロレンズ５５は、1.5程度の屈折率を有し、例えば、スチレン−アクリル系共重合体等の樹脂で形成される。
【００４７】
焦点検出画素３２においても、撮像画素３１と同様に、半導体基板５１、光電変換部５２、配線層５３、カラーフィルタ層５４、およびマイクロレンズ５５が形成されている。なお、焦点検出画素３２においては、配線層５３の一部が、光電変換部５２に入射する光の一部を遮光する遮光膜５３ａとして、光電変換部５２の受光領域の略半分の大きさの開口を有するように形成されている。また、焦点検出画素３２においては、カラーフィルタ層５４に代えて、カラーフィルタ層５４と同程度に入射光量を低減させるための減光フィルタが形成されるようにしてもよい。
【００４８】
また、撮像画素３１および焦点検出画素３２において、マイクロレンズ５５は同一層に形成され、それぞれのマイクロレンズ５５上には、画素毎のマイクロレンズ５５を被覆するように膜５６が形成されている。膜５６は、1.4乃至2.0程度の屈折率を有し、例えば、SiO、SiN、SiON等で形成される。
【００４９】
さらに、焦点検出画素３２においては、膜５６上にマイクロレンズ５７が形成されている。マイクロレンズ５７もまた、1.5程度の屈折率を有し、例えば、スチレン−アクリル系共重合体等の樹脂で形成される。
【００５０】
撮像画素３１および焦点検出画素３２において、マイクロレンズ５５，５７は、それらを形成するレンズ材料に対するドライエッチングにより形成される。ここで、膜５６は、マイクロレンズ５７が形成されるときの、撮像画素３１のマイクロレンズ５５に対するエッチングを防止するためのエッチングストッパ膜として形成される。
【００５１】
また、撮像画素３１および焦点検出画素３２において、マイクロレンズ５５は一様に、すなわち、同一の形状、大きさで形成されており、同一の集光ポイントをもつものとするが、焦点検出画素３２においては、マイクロレンズ５７の形状や厚さが調整されることによって、集光ポイントが細かく設定されるようにすることができる。
【００５２】
すなわち、撮像画素３１において、集光ポイントは、マイクロレンズ５５によって光電変換部５２の受光面に設定され、焦点検出画素３２において、集光ポイントは、マイクロレンズ５５，５７によって遮光膜５３ａの上面に設定されるようにすることができる。
【００５３】
本実施の形態の構成によれば、マイクロレンズ形成時のリソグラフィにおいて、焦点検出画素３２に隣接する撮像画素３１と、焦点検出画素３２に隣接しない撮像画素３１とで、マイクロレンズ５５の形状が異なったり、画素全体が高背化されることなく、撮像画素３１においては、集光ポイントを光電変換部５２の受光面としつつ、焦点検出画素３２においては、集光ポイントを遮光膜５３ａの上面とすることができる。すなわち、焦点検出画素のAF特性を保ちつつ、混色を悪化させることなく撮像画素の感度を良好にすることが可能となる。
【００５４】
＜画素形成の流れについて＞
次に、図４乃至図６を参照して、本実施の形態の画素形成の流れについて説明する。図４は、画素形成処理について説明するフローチャートであり、図５および図６は、画素形成の工程を示す断面図である。
【００５５】
以下においては、カラーフィルタ層５４が形成された後の処理について説明する。
【００５６】
ステップＳ１１において、図５Ａに示されるように、カラーフィルタ層５４の上に、スチレン−アクリル系共重合体等のレンズ材料５５ａが成膜される。
【００５７】
ステップＳ１２において、図５Ｂに示されるように、フォトリソグラフィ法により、レンズ材料５５ａ上で、画素毎にレジストパターン６１が形成される。
【００５８】
ステップＳ１３において、レジストパターン６１を、レンズ材料５５ａにエッチング転写することで、ドライエッチングが行われる。これにより、図５Ｃに示されるように、画素毎にマイクロレンズ５５が形成される。
【００５９】
ステップＳ１４において、図５Ｄに示されるように、画素毎に形成されたマイクロレンズ５５上に、マイクロレンズ５５の表面を被覆するように、SiO、SiN、SiON等の膜（エッチングストッパ膜）５６が形成される。
【００６０】
ステップＳ１５において、図６Ｅに示されるように、膜５６の上に、スチレン−アクリル系共重合体等のレンズ材料５７ａが成膜される。
【００６１】
ステップＳ１６において、図６Ｆに示されるように、フォトリソグラフィ法により、レンズ材料５７ａ上で、焦点検出画素のみにレジストパターン６２が形成される。
【００６２】
そして、ステップＳ１７において、レジストパターン６２を、レンズ材料５７ａにエッチング転写することで、ドライエッチングが行われる。これにより、図６Ｇに示されるように、マイクロレンズ５７が形成される。
【００６３】
このようにして、撮像画素３１と焦点検出画素３２とが形成される。
【００６４】
以上の処理によれば、マイクロレンズ形成時のリソグラフィにおいて、焦点検出画素３２に隣接する撮像画素３１と、焦点検出画素３２に隣接しない撮像画素３１とで、マイクロレンズ５５の形状が異なったり、画素全体が高背化されることなく、撮像画素３１においては、集光ポイントを光電変換部５２の受光面としつつ、焦点検出画素３２においては、集光ポイントを遮光膜５３ａの上面とすることができる。すなわち、焦点検出画素のAF特性を保ちつつ、混色を悪化させることなく撮像画素の感度を良好にすることが可能となる。
【００６５】
＜第２の実施の形態の画素配置＞
次に、図７を参照して、画素アレイ部１１における第２の実施の形態の画素配置について説明する。
【００６６】
図７に示される画素アレイ部１１には、図２の画素アレイ部１１と同様、行列状に２次元配置される複数の撮像画素３１の中に、灰色の正方形で示される焦点検出画素３２が散在して配置されているが、図２の画素アレイ部１１とは、２つの（一対の）焦点検出画素３２が互いに隣接している点で異なる。
【００６７】
後述するが、本実施の形態においては、焦点検出画素３２の膜５６上に形成されるマイクロレンズが、互いに隣接する２つの焦点検出画素３２に共有されるように形成される。
【００６８】
＜第２の実施の形態の画素の構成例＞
図８は、CMOSイメージセンサ１０における第２の実施の形態の画素の構成例を示す断面図である。
【００６９】
なお、図８に示される撮像画素３１および焦点検出画素３２と、図３に示される撮像画素３１および焦点検出画素３２とで、同様にして形成される部分については、その説明を省略する。
【００７０】
図８に示されるように、互いに隣接し、対をなす２つの焦点検出画素３２においては、遮光膜５３ａが、それぞれの光電変換部５２の受光領域の互いに異なる側に開口を有するように形成されている。
【００７１】
また、２つの焦点検出画素３２の膜５６上には、マイクロレンズ７１が、互いに隣接する２つの焦点検出画素３２に共有されるように形成されている。
【００７２】
本実施の形態においても、撮像画素３１および焦点検出画素３２において、マイクロレンズ５５は一様に、すなわち、同一の形状、大きさで形成されており、同一の集光ポイントをもつものとするが、焦点検出画素３２においては、マイクロレンズ７１の形状や厚さが調整されることによって、集光ポイントが細かく設定されるようにすることができる。
【００７３】
すなわち、撮像画素３１において、集光ポイントは、マイクロレンズ５５によって光電変換部５２の受光面に設定され、焦点検出画素３２において、集光ポイントはマイクロレンズ５５，７１によって、遮光膜５３ａの上面に設定されるようにすることができる。
【００７４】
本実施の形態の構成によれば、マイクロレンズ形成時のリソグラフィにおいて、焦点検出画素３２に隣接する撮像画素３１と、焦点検出画素３２に隣接しない撮像画素３１とで、マイクロレンズ５５の形状が異なったり、画素全体が高背化されることなく、撮像画素３１においては、集光ポイントを光電変換部５２の受光面としつつ、焦点検出画素３２においては、集光ポイントを遮光膜５３ａの上面とすることができる。すなわち、焦点検出画素のAF特性を保ちつつ、混色を悪化させることなく撮像画素の感度を良好にすることが可能となる。
【００７５】
また従来、撮像画素のマイクロレンズと同一層でかつ同等の厚さで、１つのマイクロレンズが、隣接する焦点検出画素それぞれに共有されるようにした構成があるが、このような構成においては、集光効率が低くなり、入射光の光強度が十分得られず、入射光の入射角に対する焦点検出画素それぞれの画素出力を示す分離特性が低くなるおそれがあった。
【００７６】
一方、本実施の形態においては、一対の焦点検出画素それぞれについて形成されたマイクロレンズの上に、さらに、焦点検出画素それぞれに共有されるようにマイクロレンズが形成されるので、集光効率が高まって、入射光の光強度が十分得られるようになり、分離特性を高めることが可能となる。
【００７７】
なお、本実施の形態の画素形成の流れは、マイクロレンズ７１の形成の際に形成されるレジストパターンの形状が異なる以外は、図４乃至図６を参照して説明した画素形成の流れと基本的に同様であるので、その説明は省略する。
【００７８】
＜第３の実施の形態の画素の構成例＞
次に、図９を参照して、第３の実施の形態の画素の構成例について説明する。
【００７９】
なお、図９に示される撮像画素３１および焦点検出画素３２と、図３に示される撮像画素３１および焦点検出画素３２とで、同様にして形成される部分については、その説明を省略する。
【００８０】
図９に示される構成は、図３に示される構成と比べて、焦点検出画素３２の膜５６上に、マイクロレンズ５７に代えて、マイクロレンズ８１が形成されている点で異なる。
【００８１】
マイクロレンズ８１は、マイクロレンズ５５の屈折率より高い屈折率を有する。例えば、マイクロレンズ８１の屈折率は、例えば2.0程度とされる。
【００８２】
このように、焦点検出画素３２において、マイクロレンズ８１の屈折率を、マイクロレンズ５５の屈折率より高い屈折率とすることで、図３に示される構成と同等の作用、効果を奏することができる上に、焦点検出画素３２における集光効率が高くなり、より確実に、焦点検出画素３２に隣接する撮像画素３１の混色の発生を抑え、感度の悪化を防ぐことが可能となる。
【００８３】
図１０は、第３の実施の形態の画素の他の構成例を示す図である。
【００８４】
なお、図１０に示される撮像画素３１および焦点検出画素３２と、図８に示される撮像画素３１および焦点検出画素３２とで、同様にして形成される部分については、その説明を省略する。
【００８５】
図１０に示される構成は、図８に示される構成と比べて、互いに隣接する２つの焦点検出画素３２の膜５６上に、マイクロレンズ７１に代えて、マイクロレンズ８２が形成されている点で異なる。
【００８６】
マイクロレンズ８２は、マイクロレンズ５５の屈折率より高い屈折率を有する。例えば、マイクロレンズ８２の屈折率は、例えば2.0程度とされる。
【００８７】
このように、一対の焦点検出画素３２において、マイクロレンズ８１の屈折率を、マイクロレンズ５５の屈折率より高い屈折率とすることで、図８に示される構成と同等の作用、効果を奏することができる上に、焦点検出画素３２における集光効率が高くなり、より確実に、焦点検出画素３２に隣接する撮像画素３１の混色の発生を抑え、感度の悪化を防ぐことが可能となる。
【００８８】
＜第４の実施の形態の画素配置＞
次に、図１１を参照して、画素アレイ部１１における第４の実施の形態の画素配置について説明する。
【００８９】
図１１に示される画素アレイ部１１には、図２の画素アレイ部１１と同様、行列状に２次元配置される複数の撮像画素３１の中に、灰色の正方形で示される焦点検出画素３２が散在して配置されているが、図２の画素アレイ部１１とは、４つの焦点検出画素３２が互いに隣接している点で異なる。
【００９０】
本実施の形態においては、焦点検出画素３２の膜５６上に形成されるマイクロレンズが、互いに隣接する４つの焦点検出画素３２に共有されるように形成される。
【００９１】
このような構成においても、上述した構成と同等の作用、効果を奏することができる。
【００９２】
＜電子機器の構成例＞
次に、図１２を参照して、本技術を適用した電子機器の構成例について説明する。
【００９３】
図１２に示される電子機器５００は、光学レンズ５０１、シャッタ装置５０２、固体撮像装置５０３、駆動回路５０４、および信号処理回路５０５を備えている。図１２においては、固体撮像装置５０３として、上述した実施の形態の画素を有するCMOSイメージセンサ１０を電子機器（例えばデジタルスチルカメラ）に設けた場合の構成を示す。
【００９４】
光学レンズ５０１は、被写体からの像光（入射光）を固体撮像装置５０３の撮像面上に結像させる。これにより、固体撮像装置５０３内に一定期間信号電荷が蓄積される。シャッタ装置５０２は、固体撮像装置５０３に対する光照射期間および遮光期間を制御する。
【００９５】
駆動回路５０４は、固体撮像装置５０３の信号転送動作およびシャッタ装置５０２のシャッタ動作を制御する駆動信号を供給する。駆動回路５０４から供給される駆動信号（タイミング信号）により、固体撮像装置５０３は信号転送を行う。信号処理回路５０５は、固体撮像装置５０３から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
【００９６】
さらに、電子機器５００は、光学レンズ５０１をその光軸方向に駆動するレンズ駆動部（図示せず）を備えている。レンズ駆動部は、光学レンズ５０１とともに、焦点の調節を行うフォーカス機構を構成している。そして、電子機器５００においては、図示せぬシステムコントローラにより、フォーカス機構の制御や、上述した各構成要素の制御等、種々の制御が行われる。
【００９７】
フォーカス機構の制御に関しては、本技術の固体撮像装置における焦点検出画素から出力される焦点検出信号に基づいて、例えば信号処理回路５０５において、焦点のずれ方向およびずれ量を算出する演算処理が行われる。この演算結果を受けて、システムコントローラは、レンズ駆動部を介して光学レンズ５０１をその光軸方向に移動させることによって焦点（ピント）が合った状態にするフォーカス制御を行う。
【００９８】
本技術の実施の形態の電子機器５００においては、固体撮像装置５０３において、焦点検出画素のAF特性を保ちつつ、撮像画素の感度を良好にすることができるため、結果として画質の向上が図られるようになる。
【００９９】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１００】
さらに、本技術は以下のような構成をとることができる。
（１）
複数の画素を有する画素アレイ部と、
前記画素毎に形成された第１のマイクロレンズと、
前記画素毎の前記第１のマイクロレンズを被覆するように形成された膜と、
前記画素のうちの焦点検出画素の前記膜上に形成された第２のマイクロレンズと
を備える固体撮像装置。
（２）
前記膜は、前記第２のマイクロレンズが形成されるときの、前記焦点検出画素以外の前記画素の前記第１のマイクロレンズに対するエッチングを防止するエッチングストッパ膜として形成される
（１）に記載の固体撮像装置。
（３）
前記膜は、略1.4乃至2.0の屈折率を有する
（１）または（２）に記載の固体撮像装置。
（４）
前記膜は、SiO、SiN、またはSiONで形成される
（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
前記第２のマイクロレンズは、互いに隣接する複数の前記焦点検出画素に共有されるように形成される
（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記第２のマイクロレンズは、前記第１のマイクロレンズの屈折率より高い屈折率を有する
（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
前記画素毎の前記第１のマイクロレンズは、同一層に形成される
（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
複数の画素を有する画素アレイ部を備える固体撮像装置の製造方法において、
前記画素毎に第１のマイクロレンズを形成し、
前記画素毎の前記第１のマイクロレンズを被覆するように膜を形成し、
前記画素のうちの焦点検出画素の前記膜上に第２のマイクロレンズを形成する
ステップを含む固体撮像装置の製造方法。
（９）
複数の画素を有する画素アレイ部と、
前記画素毎に形成された第１のマイクロレンズと、
前記画素毎の前記第１のマイクロレンズを被覆するように形成された膜と、
前記画素のうちの焦点検出画素の前記膜上に形成された第２のマイクロレンズとを備える固体撮像装置
を備える電子機器。
【符号の説明】
【０１０１】
１０  CMOSイメージセンサ，  １１  画素アレイ部，  ３１  撮像画素，  ３２  焦点検出画素，  ５１  半導体基板，  ５２  光電変換部，  ５３ａ  遮光膜，  ５５  マイクロレンズ，  ５６  膜，  ５７  マイクロレンズ，  ７１  マイクロレンズ，  ８１  マイクロレンズ，  ８２  マイクロレンズ，  ５００  電子機器，  ５０３  固体撮像装置
【図１】
2016001682.tif 000003
【図２】
2016001682.tif 000004
【図３】
2016001682.tif 000005
【図４】
2016001682.tif 000006
【図５】
2016001682.tif 000007
【図６】
2016001682.tif 000008
【図７】
2016001682.tif 000009
【図８】
2016001682.tif 000010
【図９】
2016001682.tif 000011
【図１０】
2016001682.tif 000012
【図１１】
2016001682.tif 000013
【図１２】
2016001682.tif 000014