(57)【要約】【課題】本明細書では、基板の破損を防止し、かつ、はんだ漏れ性を確保することができる半導体装置の製造方法に関する技術を提供する。【解決手段】半導体装置の製造方法であって、半導体基板の表面にＮｉを含む第１金属層と、Ｎｉ以外の金属を含むとともに前記第1金属層の表面を覆う保護層を有する電極を形成する工程と、前記電極を形成する工程よりも後に、前記半導体基板及び前記電極を２８０℃以下の温度に加熱しながら前記電極の表面に接着剤を介して支持板を貼りつける貼り付け工程と、前記半導体基板の裏面を研磨する工程と、を有する半導体装置の製造方法。【選択図】図６
2016046480.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基板の表面にＮｉを含む第１金属層と、Ｎｉ以外の金属を含むとともに前記第１金属層の表面を覆う保護層を有する電極を形成する工程と、
前記電極を形成する工程よりも後に、前記半導体基板及び前記電極を２８０℃以下の温度に加熱しながら前記電極の表面に接着剤を介して支持板を貼りつける貼り付け工程と、
前記半導体基板の裏面を研磨する工程と、
を有する半導体装置の製造方法。
【請求項２】
前記半導体基板に対して前記裏面側から、不純物を注入する工程と、
レーザアニールによって前記裏面を加熱する工程と、
を更に備えることを特徴とする請求項１の半導体装置の製造方法。
【請求項３】
前記裏面を加熱する前記工程が、
前記裏面にレーザを照射することによって、前記裏面に露出する半導体層を溶融させる第１の工程と、
前記第１の工程の後に、前記第１の工程で用いたレーザよりも波長が長いレーザを前記裏面に照射することによって、前記裏面に露出する半導体層を加熱する第２の工程と、
を有する請求項２の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、表面電極形成後に薄板化工程、裏面構造形成工程を備える半導体装置の製造方法が開示されている。このような製造方法によると、薄板化工程前の厚い半導体基板に表面電極を形成することができるため、半導体基板の破損を防止することができる。
【０００３】
【特許文献１】特開２０１１−１７１５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本明細書では、薄板化工程前に表面電極を形成すると共に、表面電極のはんだ濡れ性
を確保することができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本願発明者らの実験により、表面電極形成後に半導体基板を薄板化すると、半導体基板の薄板化後に表面電極を形成する場合に比べて、表面電極のはんだ濡れ性が悪化することがわかった。
【０００６】
通常、半導体基板の薄板化を実施する場合、半導体基板に支持板を張り付けて補強し、その後半導体基板を研磨することで薄板化を行う。半導体基板と接着剤を貼りつける際には、これらを接着する接着剤を硬化させる必要がある。接着剤を硬化させるには熱処理を行う必要がある。表面電極形成工程を薄板化工程の前に行う場合には、接着剤を硬化させる熱処理の際に、すでに形成された表面電極が高温にさらされる。また、はんだ付け用の表面電極は、Ｎｉを含む層とその表面の保護層を有する。本願発明者らの実験により、表面電極が高温にさらされると、表面電極中のＮｉが保護層上に現れ、これによって、はんだ濡れ性が悪化することがわかった。
【０００７】
本明細書に開示の半導体装置の製造方法は、半導体装置の製造方法であって、半導体基板の表面に、Ｎｉを含む第１金属層と、Ｎｉ以外の金属を含むとともに前記第１金属層の表面を覆う保護層を有する電極を形成する工程と、前記電極を形成する工程よりも後に、前記半導体基板及び前記電極を２８０℃以下の温度に加熱しながら前記電極の表面に接着剤を介して支持板を貼りつける貼り付け工程と、前記半導体基板の裏面を研磨する工程を有する。
【０００８】
上述した半導体装置の製造方法では、前記電極形成後に半導体基板の薄板化を実施する。接着剤を介して半導体基板に支持板を貼りつけるときの温度が２８０℃以下であるので前記電極がさらされる温度が２８０℃以下である。このように前記電極がさらされる温度が２８０℃以下であると、前記電極内のＮｉが保護層の表面に現れることを防止することができる。そのため、前記電極のはんだ濡れ性を確保することができる。
【発明の効果】
【０００９】
上記の半導体装置の製造方法によれば、基板の破損を防止し、かつ、はんだ漏れ性を確保することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態の方法によって得られる半導体装置１０の断面図。
【図２】ウェハ７０の上面に上部電極３０を形成する際の説明図。
【図３】ウェハ７０の上面に接着剤５０を塗布する際の説明図。
【図４】接着剤５０を介して半導体基板４０に支持板２０を貼り付ける際の説明図。
【図５】ウェハ７０の端面の拡大断面図。
【図６】ウェハ７０の裏面研磨を実施する際の説明図。
【図７】ウェハ７０の端面の拡大断面図。
【図８】ウェハ７０の裏面から不純物をイオン注入する際の説明図。
【図９】レーザアニールにより裏面に露出する半導体層を融溶させる際の説明図。
【図１０】レーザアニールにより裏面に露出する半導体層を深い範囲まで加熱する際の説明図。
【図１１】ウェハ７０の裏面に裏面電極３５を形成する際の説明図。
【図１２】はんだ濡れ性に関する実験データを示す表。
【発明を実施するための形態】
【００１１】
図１に示す半導体装置１０は、本明細書が開示する製造方法によって得られる半導体装置である。半導体装置１０は、ＩＧＢＴとダイオードを備えるＲＣ−ＩＧＢＴである。半導体装置１０は、半導体基板４０と、半導体基板４０の上面及び下面に形成された電極、絶縁体等によって構成されている。半導体基板４０は、ＩＧＢＴが形成されているＩＧＢＴ領域１０２と、ダイオードが形成されているダイオード領域１０４を有している。
【００１２】
図１に示すように、半導体基板４０の上面には、複数のトレンチ６０が凹状に形成されている。各トレンチ６０は、互いに平行に伸びている。各トレンチ６０の内面は、絶縁膜６２に覆われている。
【００１３】
各トレンチ６０の内部には、トレンチ電極６４が配置されている。トレンチ電極６４は、絶縁膜６２によって半導体基板４０から絶縁されている。ＩＧＢＴ領域１０２内の各トレンチ電極６４は、図示しない位置でゲート配線に接続されているゲート電極である。ダイオード領域１０４内の各トレンチ電極６４は、図示しない位置で後述する上部電極３０に接続されている制御電極である。
【００１４】
半導体基板４０の上面には、層間絶縁膜４７が形成されている。層間絶縁膜４７は、各トレンチ電極６４の上面を覆っている。
【００１５】
半導体基板４０の上面には、上部電極３０が形成されている。上部電極３０は、層間絶縁膜４７によってトレンチ電極６４から絶縁されている。上部電極３０は、ＡｌＳｉ層３１、Ｔｉ層３２、Ｎｉ層３３及びＡｕ層３４を有している。ＡｌＳｉ層３１は、半導体基板４０に接している。Ｔｉ層３２は、ＡｌＳｉ層３１上に形成されている。Ｎｉ層３３は、Ｔｉ層３２上に形成されている。Ａｕ層３４は、Ｎｉ層３３上に形成されている。Ａｕ層３４は、Ｎｉ層３３の酸化を防止する保護層である。半導体基板４０の下面には、裏面電極３５が形成されている。
【００１６】
ＩＧＢＴ領域１０２内の半導体基板４０の内部には、エミッタ領域８０、ボディ領域８１、ドリフト領域８８、バッファ領域９０及びコレクタ領域９２が形成されている。
【００１７】
エミッタ領域８０は、ｎ型領域であり、半導体基板４０の上面に露出する範囲に形成されている。エミッタ領域８０は、上部電極３０に接続されている。エミッタ領域８０は、絶縁膜６２に接している。
【００１８】
ボディ領域８１は、エミッタ領域８０に隣接している。ボディ領域８１は、図示しない位置で半導体基板４０の上面に露出している。ボディ領域８１は、上部電極３０に接続されている。ボディ領域８１は、エミッタ領域８０の下側において、絶縁膜６２に接している。
【００１９】
ドリフト領域８８は、エミッタ領域８０よりも低濃度のｎ型不純物を含有するｎ型領域である。ドリフト領域８８は、ボディ領域８１の下側に形成されている。ドリフト領域８８は、ボディ領域８１によってエミッタ領域８０から分離されている。
【００２０】
バッファ領域９０は、ドリフト領域８８よりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域９０は、ドリフト領域８８の下側に形成されている。
【００２１】
コレクタ領域９２は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域９２は、バッファ領域９０の下側に形成されている。コレクタ領域９２は、半導体基板４０の下面に露出する範囲に形成されている。コレクタ領域９２は、裏面電極３５に接続されている。
【００２２】
ダイオード領域１０４内の半導体基板４０の内部には、アノード領域９４と、ドリフト領域８８と、カソード領域９６が形成されている。
【００２３】
アノード領域９４は、半導体基板４０の上面に露出する範囲に形成されている。アノード領域９４の下側には、上述したドリフト領域８８及びバッファ領域９０が形成されている。
【００２４】
カソード領域９６は、バッファ領域９０よりも高濃度のｎ型不純物を含有するｎ型領域である。カソード領域９６は、ダイオード領域１０４内のバッファ領域９０の下側に形成されている。カソード領域９６は、半導体基板４０の下面に露出する範囲に形成されている。カソード領域９６は、裏面電極３５に接続されている。
【００２５】
次に、半導体装置１０の製造方法について説明する。ドリフト領域８８と略同じｎ型不純物を有するウェハから半導体装置１０は製造される。ウェハは、６００〜８００μｍの厚みを有する。
【００２６】
まず、図２に示すように、ウェハ７０の表面にエミッタ領域８０、ボディ領域８１、アノード領域９４、絶縁膜６２、トレンチ電極６４及び層間絶縁膜４７を形成する。続いて、ウェハ７０上に上部電極３０を形成する。具体的には、まず、ウェハ７０上に、厚みが１〜１０μｍのＡｌＳｉ層３１を形成する。次に、ＡｌＳｉ層３１上に、厚みが０．１〜１．０μｍのＴｉ層を形成する。次に、Ｔｉ層上に、厚みが１〜１０μｍのＮｉ層を形成する。次にＮｉ層上に、厚みが０．０１〜０．１０μｍのＡｕ層を形成する。
【００２７】
次に、ウェハ７０を小径化し、その後、図３に示すように、上部電極３０上に接着剤５０を塗布する。ここで、接着剤５０の厚さは１０〜５０μｍである。接着剤５０は、熱可塑性樹脂である。接着剤５０は、ポリイミドによって構成されており、２８０℃以上の耐熱温度を有している。接着剤５０を塗布したらウェハ７０を加熱（ベーク処理）することにより、接着剤５０から溶剤を蒸発させ、接着剤５０を半硬化させる。これによって、接着剤５０の厚さは約５〜３０μｍになる。熱処理は、２８０℃以下の温度で、例えば１時間実施される。
【００２８】
次に、図４に示すように、ガラス製の支持板２０を接着剤５０上に載置する。次に、ウェハ７０を２８０℃以下の温度に加熱しながら、支持板２０をウェハ７０に向かって押し付ける。その後、ウェハ７０を冷却することで、接着剤５０が完全に固化し、接着剤５０によってウェハ７０と支持板２０が固定される。ここで、支持板２０の厚さは３００〜８００μｍである。支持板２０によって、ウェハ７０が補強される。
【００２９】
なお、上記のようにウェハ７０を支持板２０に貼り付ける際の接着剤５０の温度は２８０℃以下であり、比較的低い。接着剤５０の粘度は温度が高くなるにつれて低くなる。このため、より温度が高い場合に比べて、ウェハ７０を支持板２０に貼り付ける際に、接着剤５０の粘度が高い。このように接着剤５０の粘度が高い状態でウェハ７０を支持板２０に貼り付けると、貼り付け後の接着剤５０の厚みを均一とすることができる。また、ウェハ７０を支持板２０に貼り付ける際には、図５に示すように、ウェハ７０の端部から外側に接着剤５０がはみ出す。このとき、接着剤５０の粘度が高いので、はみ出した部分の接着剤５０が薄く広がることが抑制され、はみ出した部分の接着剤５０の厚みが厚くなる。
【００３０】
次に、図６に示すように、ウェハ７０の裏面を研磨及びウェットエッチングする。これによって、所望の厚さまでウェハ７０を薄板化する。この際、ウェハ７０を５０〜２００μｍ程度の厚さまで薄くし、ウェハ７０の厚さばらつきを±１０μｍ程度に制御する。上記の通り、接着剤５０の厚みが均一であるので、ウェハ７０の厚さばらつきを抑制することができる。また、エッチングにおいては、図７に示すように、ウェハ７０の端部より外側の支持板２０も少しエッチングされる。このため、はみ出した部分の接着剤５０が、支持板２０から浮いた状態となる。工程の流動中にこのはみ出した部分の接着剤５０が脱落すると、ダストの原因となり、問題となる。しかしながら、本実施形態では、上記の通り、はみ出した部分の接着剤５０の厚みが厚いため、この部分の接着剤５０が脱落することが抑制される。これによって、ダストの発生が抑制される。
【００３１】
次に、図８に示すように、ウェハ７０の裏面に不純物をイオン注入する。まず、図８の参照番号９０ａの位置（バッファ領域９０の位置）にｎ型不純物を注入する。次に、図８の参照番号９２ａの位置（コレクタ領域９２の位置）にｐ型不純物を注入する。続いて、図８の参照番号９６ａの位置（カソード領域９６の位置）に高濃度にｎ型不純物を注入する。
【００３２】
次に、ウェハ７０の裏面をレーザアニールする。レーザアニールは２度に分けて実施する。最初のレーザアニールでは、赤外線の波長範囲内における短波長（４５０〜７５０ｎｍ）のレーザを、高出力で、図９の矢印に示すようにウェハ７０の裏面に照射する。これによってウェハ７０の裏面近傍の浅い範囲の半導体層を高温に加熱する。ここでは、この範囲の半導体層を一時的に溶融させ、その後固まらせる。これによって、図８の参照番号９２ａの位置と参照番号９６ａの位置に注入された不純物を活性化させる。これによって、図９に示すようにカソード領域９６とコレクタ領域９２とが形成される。また、融溶した半導体層が凝固する際に半導体層の内部に多数の結晶欠陥が形成される。したがって、この時点では、カソード領域９６とコレクタ領域９２の内部に多数の結晶欠陥が存在している。
【００３３】
次に、２度目のレーザアニールを行う。２度目のレーザアニールでは、赤外線の波長範囲内における長波長（７６０〜１０６０ｎｍ）のレーザを、低出力で、図１０の矢印に示すようにウェハ７０の裏面に照射する。これによって、ウェハ７０の裏面から比較的深い位置までの範囲の半導体層を加熱する。より詳細には、図９の参照番号９０ａの位置とカソード領域９６とコレクタ領域９２を含む範囲を加熱する。ここでは、半導体層が溶融しない程度の比較的低い温度に半導体層を加熱する。参照番号９０ａの位置を加熱すると、参照番号９０ａの位置に注入された不純物が活性化する。これによって、図１０に示すように、バッファ領域９０が形成される。また、半導体層が溶融しない程度の比較的低い温度にカソード領域９６とコレクタ領域９２を加熱すると、カソード領域９６とコレクタ領域９２内の結晶欠陥が減少する。このレーザアニールによっては、シリコンは融溶しないため、コレクタ領域９２及びカソード領域９６に発生した結晶欠陥を回復することができる。
【００３４】
なお、上述した１度目のレーザアニールや２度目のレーザアニールのいずれでも、ウェハ７０の裏面が局所的に加熱されるため、上部電極３０の温度は２８０℃以下に保たれる。
【００３５】
次に、ウェハ７０と支持板２０の積層体を炉内でアニールする（以下、炉アニールという）ことで、積層体全体を加熱する。これによって、コレクタ領域９２及びカソード領域９６の結晶欠陥を回復させる。ここでは、２８０℃に積層体を加熱する。レーザアニールにより、コレクタ領域９２及びカソード領域９６内の結晶欠陥は、減少している。このため、２８０℃という比較的低い温度でも、コレクタ領域９２及びカソード領域９６内の結晶欠陥密度を十分に低下させることができる。
【００３６】
次に、図１１に示すように、スパッタによって半導体基板４０の裏面に裏面電極３５を形成する。
【００３７】
次に、支持板２０を上部電極３０から剥離する。その後、ウェハ７０をダイシングすることによって、図１に示す半導体装置１０が完成する。
【００３８】
上述した製造方法では、上部電極３０が２８０℃より高い温度にさらされない。これにより、上部電極３０の良好なはんだ濡れ性が確保できる。図１２は、上述した製造方法（上部電極３０がさらされる温度が２８０℃以下である方法）で製造された半導体装置１０と、製造工程において上部電極が３００℃にさらされた半導体装置とのはんだ濡れ性の比較結果を示している。
【００３９】
図１２の結果は、各半導体装置の上部電極３０上にはんだボールを載せ、各半導体装置をリフロー処理した後に、はんだが濡れ広がった範囲を評価することで得たものである。ここでは、リフロー処理後に十分にはんだが濡れ広がらず、はんだと電極との接合面積が通電用として不十分な試料を不良として判定した。３００℃にさらされた上部電極３０ははんだ濡れ性の不良が１２個中１２個発生したのに対し、２８０℃以下の温度にさらされた上部電極３０でははんだ濡れ性の不良は１２個中０個であった。このように、上部電極３０に２８０℃よりも高い温度をかけないことで、上部電極３０のはんだ濡れ性を確保することができる。このようにはんだ濡れ性に差が生じるのは、以下の理由によるものである。上部電極３０が２８０℃より高い温度にさらされると、Ｎｉ層３３中のＮｉの一部がＡｕ層３４の表面に移動し、その表面で酸化する。これによって、はんだ濡れ性が悪化する。これに対し、２８０℃以下の温度では、このような現象は生じないため、上部電極３０の良好なはんだ濡れ性が確保される。
【００４０】
次に、上部電極３０に加える温度を２８０℃以下にできる理由について説明する。従来は、ウェハ７０の裏面の溶融させるレーザアニール（上記の一度目のアニール）を、ウェハ７０の裏面を溶融させないアニール（上記二度目のアニール）の後に行っていた。このように、インプラを実施する順番と同様の順番でアニールを実施することが通例であった。すなわち、上記一度目のアニールと上記二度目のアニールを逆の順序で行っていた。このように、ウェハ７０の裏面を溶融させるアニールを後に行うと、その後の炉アニールの開始時点において、コレクタ領域９２とカソード領域９６中に多数の結晶欠陥が存在する。このように多数の欠陥を効率的に回復させるためには、炉アニールにおいて、ウェハ７０を２８０℃より高い温度（例えば３００℃）で加熱する必要がある。炉アニールを２８０℃より高い温度で行う場合には、ウェハ７０と支持板２０を貼りつける際に、接着剤５０を２８０℃より高い温度に加熱する必要がある。接着剤５０が炉アニールの温度（例えば、３００℃）に耐える必要があるためである。これに対し、本実施形態の製造方法では、ウェハ７０の裏面を溶融させるレーザアニールを先に実施し、その後、ウェハ７０の裏面を溶融させないレーザアニールを実施する。この構成によれば、１度目のウェハ７０の裏面を溶融させるアニールでコレクタ領域９２及びカソード領域９６内に生じた結晶欠陥を、２度目のウェハ７０の裏面を溶融させないレーザアニールで回復させることができる。したがって、炉アニールの開始時点において、コレクタ領域９２及びカソード領域９６中に存在する結晶欠陥が少ない。このため、２８０℃以下の低温で炉アニールでも、結晶欠陥を十分に減少させることができる。炉アニールの温度が２８０℃以下なので、ウェハ７０を支持板２０に貼り付ける際に、接着剤５０を加熱する温度も２８０℃以下にすることができる。これによって、上部電極３０に２８０℃よりも高い温度が加わることを防止している。
【００４１】
なお、上述した実施形態の製造方法では、炉アニールを実施した。しかしながら、２度目のウェハ７０の裏面を融溶させないレーザアニールによって、コレクタ領域９２とカソード領域９６中の結晶欠陥を十分に減少させることが可能であれば、炉アニールを実施しなくてもよい。また、上記製造とは別の半導体装置を製造する場合であって、ウェハの裏面に対してイオン注入を実施しない場合には、裏面に対するレーザアニールを省略してもよい。
【００４２】
なお、上述した実施形態の方法は、半導体基板に対して裏面側から、不純物を注入する工程と、レーザアニールによって裏面を加熱する工程を有する。
【００４３】
裏面を加熱する工程は、裏面にレーザを照射することによって、裏面に露出する半導体層を溶融させる第１の工程と、第１の工程の後に、第１の工程で用いたレーザよりも波長が長いレーザを裏面に照射することによって、裏面に露出する半導体層を加熱する第２の工程を有していてもよい。
【００４４】
この方法では、第２の工程に用いるレーザの波長が第１の工程に用いるレーザの波長よりも長いので、第２の工程では第１の工程よりも深い範囲まで加熱することができる。このため、第２の工程では、第１の工程で一時的に溶融した範囲よりも深い範囲まで加熱することができる。したがって、第１の工程で発生した結晶欠陥を第２の工程によって回復することができる。そのため、第２の工程の後に、結晶欠陥を減らすために高温で半導体基板を熱処理をする必要がなくなる。これによって、上部電極が高温にさらされることが抑制され、より好適な上部電極のはんだ濡れ性を確保することができる。
【００４５】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００４６】
１０：半導体装置 
２０：支持板
３０：上部電極
３５：裏面電極
４０：半導体基板
５０：接着剤
６０：トレンチ
６２：ゲート電極
７０：ウェハ
８８：ドリフト領域
９０：バッファ領域
９２：コレクタ領域
９４：アノード領域
９６：カソード領域
１０２：ＩＧＢＴ領域
１０４：ダイオード領域
【図１】
2016046480.tif 000003
【図２】
2016046480.tif 000004
【図３】
2016046480.tif 000005
【図４】
2016046480.tif 000006
【図５】
2016046480.tif 000007
【図６】
2016046480.tif 000008
【図７】
2016046480.tif 000009
【図８】
2016046480.tif 000010
【図９】
2016046480.tif 000011
【図１０】
2016046480.tif 000012
【図１１】
2016046480.tif 000013
【図１２】
2016046480.tif 000014