(57)【要約】【課題】ＶＡＳ法により自立基板を形成する際に下地基板として用いられる窒化物半導体積層体の生産性、自立基板の生産性を向上させる技術を提供する。【解決手段】基板上にＡｌＮ層を形成する第１の工程と、ＡｌＮ層上に第１のＧａＮ層を形成する第２の工程と、第１のＧａＮ層上に、Ａｌを含むＩＩＩ族窒化物半導体層を形成する第３の工程と、ＩＩＩ族窒化物半導体層上に、第２のＧａＮ層を形成する第４の工程と、第２のＧａＮ層上に、金属膜を形成する第５の工程と、第２のＧａＮ層及び金属膜を多孔質に改質する処理を行う第６の工程と、を有し、第１〜第４の各工程をそれぞれ、ＨＶＰＥ法により行う。【選択図】図１
2016164108.tif 000002
【特許請求の範囲】
【請求項１】
基板上に窒化アルミニウム層を形成する第１の工程と、
前記窒化アルミニウム層上に第１の窒化ガリウム層を形成する第２の工程と、
前記第１の窒化ガリウム層上に、アルミニウムを含むＩＩＩ族窒化物半導体層を形成する第３の工程と、
前記ＩＩＩ族窒化物半導体層上に、第２の窒化ガリウム層を形成する第４の工程と、
前記第２の窒化ガリウム層上に、金属膜を形成する第５の工程と、
前記第２の窒化ガリウム層及び前記金属膜を多孔質に改質する処理を行う第６の工程と、を有し、
前記第１〜第４の各工程をそれぞれ、ＨＶＰＥ法により行う
窒化物半導体積層体の製造方法。
【請求項２】
前記第１の工程では、前記窒化アルミニウム層を形成する温度を８００℃以上１２００℃以下にする
請求項１に記載の窒化物半導体積層体の製造方法。
【請求項３】
前記第１の工程では、前記窒化アルミニウム層の厚さを１０ｎｍ以上５００ｎｍ以下にする
請求項１又は２に記載の窒化物半導体積層体の製造方法。
【請求項４】
前記第２の工程では、前記第１の窒化ガリウム層を４μｍ以上にする
請求項１ないし３のいずれかに記載の窒化物半導体積層体の製造方法。
【請求項５】
基板上に設けられた窒化アルミニウム層と、
前記窒化アルミニウム層上に設けられた第１の窒化ガリウム層と、
前記第１の窒化ガリウム層上に設けられたアルミニウムを含むＩＩＩ族窒化物半導体層と、
前記ＩＩＩ族窒化物半導体層上に設けられ、多孔質な第２の窒化ガリウム層と、
前記第２の窒化ガリウム層上に設けられ、多孔質な金属膜と、を備え、
前記窒化アルミニウム層に生じた反りによって、前記第１の窒化ガリウム層に生じた反りが打ち消されるような力が前記第１の窒化ガリウム層に加えられている
窒化物半導体積層体。
【請求項６】
前記第１の窒化ガリウム層の厚さが４μｍ以上である
請求項５に記載の窒化物半導体積層体。
【請求項７】
前記窒化アルミニウム層の厚さは１０ｎｍ以上５００ｎｍ以下である
請求項５又は６に記載の窒化物半導体積層体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体積層体の製造方法及び窒化物半導体積層体に関する。
【背景技術】
【０００２】
従来より、自立基板としての窒化ガリウム（ＧａＮ）基板の形成方法として、例えばＶＡＳ法（Ｖｏｉｄ−ａｓｓｉｓｔｅｄ  Ｍｅｔｈｏｄ）が用いられることがある。ＶＡＳ法では、下地基板上に自立基板となるＧａＮ層を形成し、下地基板とＧａＮ層とを剥離することで自立基板が形成される。この下地基板として、基板上に設けられた第１のＧａＮ層と、第１のＧａＮ層上に設けられた窒化アルミニウムガリウム（ＡｌＧａＮ）層と、ＡｌＧａＮ層上に設けられた第２のＧａＮ層と、第２のＧａＮ層上に設けられた金属膜（例えばＴｉＮ膜）と、を備え、第２のＧａＮ層及び金属膜が、空隙（ボイド）が形成されることで多孔質になっている窒化物半導体積層体が用いられることがある（例えば特許文献１参照）。この窒化物半導体積層体では、第１のＧａＮ層、ＡｌＧａＮ層及び第２のＧａＮ層はそれぞれ、ＭＯＶＰＥ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法により形成（成膜、成長）されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１９７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体積層体が備える各層をそれぞれＭＯＶＰＥ法により形成することで、例えば第１のＧａＮ層の厚さを２〜３μｍ程度と薄くしても、第２のＧａＮ層の表面に現れるピット等のマクロ欠陥を十分に低減させることができる。しかしながら、ＭＯＶＰＥ法による窒化物半導体の成長速度はせいぜい数μｍ／時と遅いため、各層をＭＯＶＰＥ法により形成すると、窒化物半導体積層体の生産性が非常に低くなるという課題がある。その結果、ＶＡＳ法による自立基板の生産性が低下することがある。
【０００５】
本発明は、上記課題を解決するために、成長速度が数〜数１０ｍｍ／時とＭＯＶＰＥ法よりも高いＨＶＰＥ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法を用いることで、ＶＡＳ法により自立基板を形成する際に下地基板として用いられる窒化物半導体積層体の生産性、自立基板の生産性を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、
基板上に窒化アルミニウム層を形成する第１の工程と、
前記窒化アルミニウム層上に第１の窒化ガリウム層を形成する第２の工程と、
前記第１の窒化ガリウム層上に、アルミニウムを含むＩＩＩ族窒化物半導体層を形成する第３の工程と、
前記ＩＩＩ族窒化物半導体層上に、第２の窒化ガリウム層を形成する第４の工程と、
前記第２の窒化ガリウム層上に、金属膜を形成する第５の工程と、
前記第２の窒化ガリウム層及び前記金属膜を多孔質に改質する処理を行う第６の工程と、を有し、
前記第１〜第４の各工程をそれぞれ、ＨＶＰＥ法により行う窒化物半導体積層体の製造方法が提供される。
【０００７】
本発明の他の態様によれば、
基板上に設けられた窒化アルミニウム層と、
前記窒化アルミニウム層上に設けられた第１の窒化ガリウム層と、
前記第１の窒化ガリウム層上に設けられたアルミニウムを含むＩＩＩ族窒化物半導体層と、
前記ＩＩＩ族窒化物半導体層上に設けられ、多孔質な第２の窒化ガリウム層と、
前記第２の窒化ガリウム層上に設けられ、多孔質な金属膜と、を備え、
前記窒化アルミニウム層に生じた反りによって、前記第１の窒化ガリウム層に生じた反りが打ち消されるような力が前記第１の窒化ガリウム層に加えられている窒化物半導体積層体が提供される。
【発明の効果】
【０００８】
本発明によれば、ＶＡＳ法により自立基板を形成する際に下地基板として用いられる窒化物半導体積層体の生産性、自立基板の生産性を向上させる技術を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態にかかる窒化物半導体積層体の縦断面概略図を示す。
【図２】本発明の一実施形態にかかる窒化物半導体積層体及びＧａＮ自立基板の製造工程の一例を示す図である。
【発明を実施するための形態】
【００１０】
（発明者等が得た知見）
本発明の実施形態の説明に先立ち、本発明者等が得た知見について説明する。ＶＡＳ法により自立基板を形成する際に下地基板として用いられる窒化物半導体積層体の生産性を向上させるために、窒化物半導体積層体の各層を成長速度の遅いＭＯＶＰＥ法ではなく、ＭＯＶＰＥ法よりも成長速度が速い、例えばＨＶＰＥ法により形成（成膜）することが考えられている。しかしながら、窒化物半導体積層体の各層の成膜方法を、ＭＯＶＰＥ法からＨＶＰＥ法に単純に変更するだけでは、窒化物半導体積層体の生産性を向上させることが難しいことがある。
【００１１】
具体的には、ＨＶＰＥ法はＭＯＶＰＥ法に比べて結晶成長の制御性に劣る。このため、例えば、ＨＶＰＥ法により、上述のような厚さが２〜３μｍ程度の第１のＧａＮ層を形成すると、第２のＧａＮ層の表面（上面）に現れる１μｍ弱〜数μｍ径のピット等のマクロ欠陥を十分に低減させることができないことがある。その結果、第２のＧａＮ層上に設けられる金属膜が剥がれることがある。例えば、蒸着により金属膜を形成している際に、金属膜が剥がれてしまったり、金属膜を多孔質な膜に改質する処理を行っている際に金属膜が剥がれてしまうことがある。その結果、窒化物半導体基板の歩留りが低くなることがある。つまり、窒化物半導体積層体の各層をＨＶＰＥ法により形成した場合であっても、窒化物半導体積層体の生産性が低下してしまうことがある。
【００１２】
このようなマクロ欠陥を低減するためには、ＨＶＰＥ法で第１のＧａＮ層を形成する際に、第１のＧａＮ層の厚さを、ＭＯＶＰＥ法で形成する場合よりも厚くすることが考えられる。例えば、第１のＧａＮ層の厚さを４μｍ以上にすることが考えられる。これにより、第１のＧａＮ層をＨＶＰＥ法により形成した場合であっても、第２のＧａＮ層の表面に現れるマクロ欠陥を十分に低減させることができる。例えば、第１のＧａＮ層を、ＭＯＶＰＥ法で形成した場合と同程度まで、第２のＧａＮ層の表面に現れるマクロ欠陥を低減させることができる。
【００１３】
しかしながら、第１のＧａＮ層の厚さが厚くなるほど、第１のＧａＮ層中において歪が増大する傾向にある。このため、基板と第１のＧａＮ層を含む所定の窒化物半導体（窒化物半導体層）とを有する窒化物半導体積層体が大きく反ることがある。例えば、２インチの基板上に所定の窒化物半導体を設けることで形成された窒化物半導体積層体は、第１のＧａＮ層の厚さが４μｍの場合で、室温での反り量が典型的には６０μｍ以上になる。この反りの起源は、窒化物半導体の熱膨張率と基板であるサファイアの熱膨張率との差に起因する。このため、室温では大きな反り量を持つ窒化物半導体積層体であっても、窒化物半導体積層体を構成する各層を成長させる温度（成長温度）である１０００℃付近では反り量はほぼ０になる。
【００１４】
ＶＡＳ法により自立基板を形成する際に、下地基板として、室温で大きな反りが生じている窒化物半導体積層体が用いられた場合、下地基板上に例えば自立基板となるＧａＮ層（以下、「ＧａＮ自立基板層」とも言う。）を形成（成膜）する際に、下地基板（窒化物半導体積層体）が割れることがある。下地基板の割れのほとんどは、室温から成長温度である１０００℃までの昇温過程で生じる。大きな歪を有する窒化物半導体を有する窒化物半導体積層体、つまり室温で大きく反っている窒化物半導体積層体ほど、割れやすい傾向にある。昇温過程で下地基板が割れた場合、下地基板上に形成されるＧａＮ自立基板にも割れが引き継がれるため、ＧａＮ自立基板層の成長歩留りが低下する、つまりＧａＮ自立基板の生産性が低下する。
【００１５】
そこで、本発明者等は、窒化物半導体積層体に第１のＧａＮ層に生じる反りの方向と反対方向に反る層を設けることで、ＨＶＰＥ法を用いた場合であっても、窒化物半導体積層体全体に生じる反りを低減することができることを見出した。本発明は、発明者等が見出した上記知見に基づくものである。
【００１６】
＜本発明の一実施形態＞
（１）窒化物半導体積層体の構成
以下に、本発明の一実施形態にかかる窒化物半導体積層体について、図１を参照しながら説明する。
【００１７】
図１に示すように、窒化物半導体積層体１は、基板２を備えている。基板２としては、例えばサファイア、シリコン、ＳｉＣ、ランガサイト、二ホウ化ジルコニウム、ヒ化ガリウム（ＧａＡｓ）からなる基板を用いることができる。これらの中でも、基板２として、後述のＡｌＮ層３とＧａＮ層（第１のＧａＮ層４、第２のＧａＮ層６）との格子定数の観点から、サファイア基板が用いられることがより好ましい。
【００１８】
基板２のいずれかの主面上には、ＡｌＮ層３が設けられている。ＡｌＮ層３には反りが生じている。例えば、ＡｌＮ層３には、中心（中心部）が最も低くなるような反りが生じている。つまり、ＡｌＮ層３は例えば凹形状（お椀型）に反っている。
【００１９】
ＡｌＮ層３の厚さは、ＡｌＮ層３を十分に反らせることができる厚さであることが好ましい。ＡｌＮ層３の厚さは、例えば１０ｎｍ以上５００ｎｍ以下であることが好ましい。
【００２０】
ＡｌＮ層３の厚さが１０ｎｍ未満であると、ＡｌＮ層３を十分に反らせることができないことがある。ＡｌＮ層３の厚さを１０ｎｍ以上にすることで、ＡｌＮ層３を十分に反らせることができる。
【００２１】
しかしながら、ＡｌＮ層３の厚さが５００ｎｍを超えると、ＨＶＰＥ法によりＡｌＮ層３を形成した場合であっても、ＡｌＮ層３の形成に時間がかかるため、窒化物半導体積層体１の生産性が低下することがある。ＡｌＮ層３の厚さを５００ｎｍ以下にすることで、これを解決し、窒化物半導体積層体１の生産性の低下を抑制することができる。
【００２２】
なお、ＡｌＮ層３は、サファイア基板と後述の第１のＧａＮ層４との間の格子定数の不整合を緩衝するバッファ層としても機能する。
【００２３】
ＡｌＮ層３上には、第１のＧａＮ層４が設けられている。第１のＧａＮ層４は、後述の第２のＧａＮ層６の下地層として機能し、第２のＧａＮ層６の低転位化を図ることができる。第１のＧａＮ層４には、反りが生じている。例えば、第１のＧａＮ層４には、中心（中心部）が最も高くなるような反りが生じている。つまり、第１のＧａＮ層４は例えば凸形状（ドーム型）になるように反っている。このように、第１のＧａＮ層４には、ＡｌＮ層３に生じた反りとは反対方向の反りが生じている。
【００２４】
第１のＧａＮ層４の厚さは、例えば４μｍ以上であることが好ましい。第１のＧａＮ層４を例えばＨＶＰＥ法により形成した場合、第１のＧａＮ層４の厚さが４μｍ未満であると、後述の第２のＧａＮ層６の表面（上面）に現れるピット等のマクロ欠陥を十分に低減させることができないことがある。例えば、第２のＧａＮ層６の表面におけるマクロ欠陥密度を十分に低減することができないことがある。第１のＧａＮ層４の厚さを４μｍ以上にすることで、第１のＧａＮ層４を例えばＨＶＰＥ法により形成した場合であっても、第２のＧａＮ層６の表面に現れるマクロ欠陥を十分に低減させることができる。
【００２５】
上述したように、第１のＧａＮ層４には、ＡｌＮ層３に生じた反りとは反対方向の反りが生じている。従って、ＡｌＮ層３が反ることで、第１のＧａＮ層４に生じた反りを打ち消すような力を第１のＧａＮ層４に加えることができる。つまり、第１のＧａＮ層４に生じた反りの方向とは反対方向の力、例えば第１のＧａＮ層４が平坦になるような力を、第１のＧａＮ層に加えることができる。また、第１のＧａＮ層４が反ることで、ＡｌＮ層３に生じた反りを打ち消すような力をＡｌＮ層３に加えることができる。つまり、ＡｌＮ層３に生じた反りの方向とは反対方向の力、例えばＡｌＮ層３が平坦になるような力を、ＡｌＮ層３に加えることができる。このように、ＡｌＮ層３及び第１のＧａＮ層４がそれぞれ反ることで、互いの層にそれぞれ生じた反りを打ち消すような力を互いの層に加えることができる。例えば、ＡｌＮ層３に生じた反りによって第１のＧａＮ層４に生じた反りを相殺することができる。その結果、窒化物半導体積層体１全体での反り量（応力）を低減することができる。
【００２６】
第１のＧａＮ層４上には、アルミニウム（Ａｌ）を含むＩＩＩ族窒化物半導体層５が設けられている。ＩＩＩ族窒化物半導体層５は、後述の金属膜７を多孔質な膜に改質する処理（以下では、単に「改質処理」とも言う。）を行う際に第１のＧａＮ層４に空隙（ボイド）が形成されることを阻止する層（空隙形成阻止層）として機能する。例えば、ＩＩＩ族窒化物半導体層５は、改質処理によって第１のＧａＮ層４からＮ（窒素元素）が脱離することを抑制する層として機能する。また、ＩＩＩ族窒化物半導体層５は、後述の第２のＧａＮ層６に形成されるボイドの肥大化を抑制する層としても機能する。
【００２７】
Ａｌを含むＩＩＩ族窒化物半導体層５として、例えば組成がＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦１）からなる層が設けられていることが好ましい。
【００２８】
後述の改質処理によって、ＩＩＩ族窒化物半導体層５中にもボイドが形成される。この際、ｘの値が０．０１未満であると、ＩＩＩ族窒化物半導体層５中に、その厚さ方向に貫通するボイドが形成されることがある。つまり、ＩＩＩ族窒化物半導体層５に、貫通孔が形成されることがある。その結果、ＩＩＩ族窒化物半導体層５が空隙形成抑制層として機能しないことがある。つまり、後述の改質処理を行っている際、ＩＩＩ族窒化物半導体層５に形成された貫通孔から露出した第１のＧａＮ層４の箇所を介して、第１のＧａＮ層４中にもボイドが形成されてしまうことがある。
【００２９】
ｘの値を０．０１以上にすることで、後述の改質処理により、ＩＩＩ族窒化物半導体層５に貫通孔が形成されることを抑制することができる。
【００３０】
なお、ｘの値は１であっても良い。つまり、ＩＩＩ族窒化物半導体層５としてＡｌＮ層が設けられていてもよい。しかしながら、ＩＩＩ族窒化物半導体層５と、第１のＧａＮ層４、後述の第２のＧａＮ層６と、の間の格子定数の差を小さくする観点から、ＩＩＩ族窒化物半導体層５としてｘの値が１未満であるＡｌＧａＮ層が設けられていることがより好ましい。
【００３１】
ＩＩＩ族窒化物半導体層５の厚さは、後述の改質処理によって、ＩＩＩ族窒化物半導体層５に貫通孔が形成されない厚さに形成されていることが好ましい。例えば、ＩＩＩ族窒化物半導体層５の厚さが３ｎｍ以上であることが好ましい。
【００３２】
ＩＩＩ族窒化物半導体層５の厚さが３ｎｍ未満であると、後述の改質処理によって、ＩＩＩ族窒化物半導体層５に貫通孔が形成されることがある。ＩＩＩ族窒化物半導体層５の厚さを３ｎｍ以上にすることで、後述の改質処理によって、ＩＩＩ族窒化物半導体層５に貫通孔が形成されることをより確実に抑制することができる。
【００３３】
なお、ＩＩＩ族窒化物半導体層５の厚さの上限値は、特に限定されない。しかしながら、ＩＩＩ族窒化物半導体層５の厚さが厚くなるほど、Ａｌを含むＩＩＩ族窒化物半導体層５と第１のＧａＮ層４との格子不整合による歪が大きくなり、ＩＩＩ族窒化物半導体層５を成長させている際にＩＩＩ族窒化物半導体層５にクラック（割れ）が生じる場合がある。このため、ＩＩＩ族窒化物半導体層５の厚さは、ＩＩＩ族窒化物半導体層５の組成に対応したクラックを生じない厚さ（臨界膜厚）以下とすることが好ましい。
【００３４】
ＩＩＩ族窒化物半導体層５上には、所定厚さ（例えば数１００ｎｍ）の第２のＧａＮ層６が設けられている。第２のＧａＮ層６には、後述の改質処理によってボイドが形成されている。つまり、第２のＧａＮ層６は多孔質な層になっている。
【００３５】
第２のＧａＮ層６上には、金属膜７が設けられている。金属膜７にはボイドが形成されている。つまり、金属膜７は多孔質な膜になっている。金属膜７中に含まれる金属としては、例えば、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、イットリウム、ジルコニウム、ニオブ、モリブデン、テルル、ルテニウム、ロジウム、パラジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、白金、金等を用いることができる。金属膜７として、例えば窒化チタン（ＴｉＮ）膜が設けられている。
【００３６】
金属膜７の厚さは例えば１００ｎｍ以下であることが好ましく、３０ｎｍ以下であることがより好ましい。金属膜７の厚さが１００ｎｍを超えると、金属膜７を多孔質な膜に改質する処理に時間がかかり、窒化物半導体積層体１の生産性が低下することがある。金属膜７の厚さを１００ｎｍ以下にすることで、これを解決でき、窒化物半導体積層体１の生産性の低下をより抑制することができる。金属膜７の厚さを３０ｎｍ以下にすることで、窒化物半導体積層体１の生産性の低下をさらに抑制することができる。なお、金属膜７の厚さの下限値は特に限定されないが、例えば１ｎｍ以上であることが好ましい。
【００３７】
（２）窒化物半導体積層体の製造方法
次に、本実施形態にかかる窒化物半導体積層体１及びＧａＮ自立基板の製造方法の一実施形態について、図２を用いて説明する。
【００３８】
（第１の工程）
基板２（例えばサファイア基板上）に、ＡｌＮ層３を形成する第１の工程を行う。第１の工程では、ハイドライド気相成長（ＨＶＰＥ：Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）装置を用い、ＨＶＰＥ法によりＡｌＮ層３を形成する。
【００３９】
第１の工程では、高温の雰囲気下でＡｌＮ層３を形成することが好ましい。具体的には、ＡｌＮ層３の形成温度（成長温度）を、緻密なＡｌＮ層３を形成することができる温度にすることが好ましい。例えば、ＡｌＮ層３の成長温度を８００℃以上１２００℃以下にすることが好ましく、１０００℃程度にすることがより好ましい。
【００４０】
ＡｌＮ層３の成長温度が８００℃未満であると、ＡｌＮ層３を緻密な層にできない場合がある。その結果、ＡｌＮ層３が降温した際に、ＡｌＮ層３を十分に反らせることができないことがある。ＡｌＮ層３の成長温度を８００℃以上にすることで、ＡｌＮ層３を十分に緻密な層にすることができる。その結果、ＡｌＮ層３を十分に反らせることができる。ＡｌＮ層３の成長温度が１２００℃を超えると、ＡｌＮ層３が成長する前にサファイア基板の表面が荒れてしまう。このため、サファイア基板の表面上に成長するＡｌＮ層の結晶配向性が低下することがある。ＡｌＮ層３の成長温度を１２００℃以下にすることで、ＡｌＮ層３の結晶配向性の低下を防止することができる。
【００４１】
また、第１の工程では、ＡｌＮ層３の厚さを例えば１０ｎｍ以上５００ｎｍ以下にすることが好ましい。ＡｌＮ層３の厚さの調整は、例えばＡｌ（例えばＡｌ融液）とＨＣｌガスとを反応させて生成した塩化アルミニウム（ＡｌＣｌ３）ガスを用いてＡｌＮ層３を成長させる際に用いられるＨＣｌガスを流用してＡｌＮ層３をエッチングすることで行うことができる。また、ＡｌＮ層３の成膜時間を調整することでＡｌＮ層３の厚さの調整を行ってもよい。
【００４２】
（第２の工程）
第１の工程が終了した後、ＡｌＮ層３上に、第１のＧａＮ層４を形成する第２の工程を行う。第２の工程では、ＨＶＰＥ装置を用い、ＨＶＰＥ法により第１のＧａＮ層４を形成する。
【００４３】
第２の工程では、第１のＧａＮ層４の厚さを４μｍ以上にすることが好ましい。なお、第１のＧａＮ層４の厚さの調整は、例えば第１のＧａＮ層４の成膜時間を調整することで行うことができる。また、第２の工程では、所定温度（例えば１０００℃程度）の雰囲気下で第１のＧａＮ層４を形成することが好ましい。
【００４４】
（第３の工程）
第２の工程が終了した後、第１のＧａＮ層４上に、Ａｌを含むＩＩＩ族窒化物半導体層５を形成する第３の工程を行う。第３の工程では、ＨＶＰＥ装置を用い、ＨＶＰＥ法によりＩＩＩ族窒化物半導体層５を形成する。第３の工程では、ＩＩＩ族窒化物半導体層５として、例えば組成がＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦１）からなる層を形成することが好ましい。また、第３の工程では、ＩＩＩ族窒化物半導体層５の厚さを３ｎｍ以上にすることが好ましい。なお、ＩＩＩ族窒化物半導体層５の厚さの調整は、例えばＩＩＩ族窒化物半導体層５の成膜時間を調整することで行うことができる。
【００４５】
（第４の工程）
第３の工程が終了した後、ＩＩＩ族窒化物半導体層５上に、所定厚さの第２のＧａＮ層６を形成する第４の工程を行う。第４の工程では、ＨＶＰＥ装置を用い、ＨＶＰＥ法により第２のＧａＮ層６を形成する。
【００４６】
（第５の工程）
第４の工程が終了した後、第２のＧａＮ層６上に、所定厚さの金属膜７を形成する第５の工程を行う。第５の工程では、例えば蒸着により金属膜７としてのＴｉ膜を形成する。これにより、例えば図２（ａ）に示す積層体１Ａが形成される。
【００４７】
（第６の工程）
第５の工程が終了した後、第２のＧａＮ層６及び金属膜７を多孔質に改質する第６の工程を行う。第６の工程では、第２のＧａＮ層６及び金属膜７に対して熱処理を行う。これにより、第２のＧａＮ層６にボイドを形成して多孔質な層に改質するとともに、金属膜７を金属窒化膜に改質することで金属膜７（金属窒化膜）にボイドを形成し、金属膜７を多孔質な膜に改質する。これにより、例えば図２（ｂ）に示す窒化物半導体積層体１が形成される。
【００４８】
（第７の工程）
第６の工程が終了した後、ＶＡＳ法により自立基板を形成する第７の工程を行う。つまり、第７の工程では、図２（ｃ）に示すように、第６の工程が終了した後、窒化物半導体積層体１を下地基板として用い、下地基板上に、自立基板になるＧａＮ層１０（ＧａＮ自立基板層１０）を形成し、ＧａＮ自立基板を形成する。具体的には、まず、第７の工程では、基板２と、ＡｌＮ層３と、第１のＧａＮ層４と、ＩＩＩ族窒化物半導体層５と、第２のＧａＮ層６と、金属膜７と、を有する窒化物半導体積層体１を下地基板とし、下地基板（多孔質な金属膜７（金属窒化膜））上にＧａＮ自立基板層１０を形成する。その後、下地基板からＧａＮ自立基板層１０を剥離する。なお、ＧａＮ自立基板層１０は、下地基板とＧａＮ自立基板層１０との積層体が所定温度（例えば室温程度）まで降温することで、下地基板から自然に剥離する。この剥離したＧａＮ自立基板層１０がＧａＮ自立基板になる。
【００４９】
第７の工程では、ＧａＮ自立基板層１０が所定厚さ（例えば８００μｍ）になるように、ＧａＮ層の成長時間を調整することが好ましい。
【００５０】
また、第７の工程では、下地基板から剥離したＧａＮ自立基板層１０を所定厚さにスライスする処理を行ってもよい。つまり、１つのＧａＮ自立基板層１０から複数枚のＧａＮ自立基板を形成してもよい。
【００５１】
（３）本実施形態にかかる効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
【００５２】
（ａ）第１のＧａＮ層４に生じる反りの方向と反対方向の反りを生じるＡｌＮ層３を設け、ＡｌＮ層３及び第１のＧａＮ層４をそれぞれ反らせることで、ＡｌＮ層３、第１のＧａＮ層４、ＩＩＩ族窒化物半導体層５、第２のＧａＮ層６の各層をそれぞれ、ＨＶＰＥ法で形成した場合であっても、窒化物半導体積層体１全体では、反り量を低減することができる。その結果、窒化物半導体積層体１の生産性、ＧａＮ自立基板の生産性を向上させることができる。
【００５３】
（ｂ）具体的には、ＡｌＮ層３、第１のＧａＮ層４、ＩＩＩ族窒化物半導体層５、第２のＧａＮ層６の各層をそれぞれ、ＨＶＰＥ法で形成することで、各層の成長速度を、例えばＭＯＶＰＥ法で形成した場合の１０〜１００倍程度速くすることができる。例えば、上述の各層を成長した後のリアクタクリーニングまでの時間を含めて、１時間以下の時間で窒化物半導体積層体１を形成することができる。従って、上述の各層をＭＯＶＰＥ法で形成した場合よりも、窒化物半導体積層体１の生産性を向上させることができる。
【００５４】
（ｃ）また、上述の各層をＨＶＰＥ法で形成した場合であっても、第１のＧａＮ層４に生じる反りの方向と反対方向の反りを生じるＡｌＮ層３を設け、ＡｌＮ層３及び第１のＧａＮ層４をそれぞれ反らせることで、窒化物半導体積層体１全体での反り量を低減することができる。
【００５５】
（ｄ）窒化物半導体積層体１全体での反り量が低減されることで、例えばＶＡＳ法によるＧａＮ自立基板の形成において、所定の層をＨＶＰＥ法により形成した窒化物半導体積層体１を下地基板として用いた場合であっても、自立基板となるＧａＮ層（ＧａＮ自立基板層１０）を形成している最中に、下地基板（窒化物半導体積層体１）が破損する（割れる）ことを抑制することができる。これにより、ＧａＮ自立基板層１０の歩留り（成長歩留り）を向上させることができる。その結果、ＧａＮ自立基板の生産性を向上させることができる。
【００５６】
（ｅ）ＡｌＮ層３を高温（例えば８００℃以上１２００℃以下）の雰囲気下で形成することで、緻密なＡｌＮ層３を形成することができる。これにより、ＡｌＮ層３が降温した際に、ＡｌＮ層３をより十分に反らせることができる。従って、第１のＧａＮ層４の厚さが厚くなり、第１のＧａＮ層４に生じる反り量が大きくなる場合であっても、窒化物半導体積層体１全体での反り量を確実に低減することができる。その結果、上記（ｃ）（ｄ）の効果をより得ることができる。
【００５７】
（ｆ）第１の工程で、ＡｌＮ層３を高温の雰囲下で形成することで、ＡｌＮ層３の成長温度を、第１のＧａＮ層４の成長温度に近付けることができる。例えば、ＡｌＮ層３の成長温度と第１のＧａＮ層４の成長温度とを同程度にできる。これにより、第１の工程が終了した後、第２の工程を開始するまでの時間を短くすることができる。具体的には、ＡｌＮ層３の形成が終了した後、例えばＨＶＰＥ装置が備える処理室内が第１のＧａＮ層４を形成可能な所定温度まで昇温（又は降温）するまでの待機時間を短くすることができる。例えば、ＡｌＮ層３の形成が終了した後すぐに、第１のＧａＮ層４の形成を開始することができる。従って、窒化物半導体積層体１の生産性をより向上させることができる。
【００５８】
（ｇ）第１の工程で、ＡｌＮ層３の厚さを１０ｎｍ以上５００ｎｍ以下にすることで、ＡｌＮ層３をより確実に反らせつつ、窒化物半導体積層体１の生産性の低下を抑制することができる。従って、上記（ａ）〜（ｄ）の効果をより得ることができる。
【００５９】
（ｈ）第１のＧａＮ層４の厚さを４μｍ以上にすることで、第１のＧａＮ層４をＨＶＰＥ法により形成した場合であっても、第２のＧａＮ層６の表面に現れるピット等のマクロ欠陥を十分に低減させることができる。例えば、第２のＧａＮ層６の表面のマクロ欠陥密度を２ｃｍ−２未満、好ましくは０ｃｍ−２にすることができる。これにより、第２のＧａＮ層６上に金属膜７を形成する際、金属膜７が剥がれることを抑制することができる。つまり、窒化物半導体積層体１の不良品率を低減することができる。その結果、窒化物半導体積層体１の生産性をより向上させることができる。
【００６０】
（ｉ）第２のＧａＮ層６の表面に現れるマクロ欠陥を十分に低減させることで、本実施形態にかかる窒化物半導体積層体１が、例えばＶＡＳ法によりＧａＮ自立基板を形成する際の下地基板として用いられた場合、窒化物半導体積層体１を、良好な下地基板として機能させることができる。これにより、ＧａＮ自立基板の生産性をより向上させることができる。また、ＶＡＳ法により、再現性のよいＧａＮ自立基板、つまり質の良いＧａＮ自立基板を形成することができる。
【００６１】
（ｊ）本実施形態にかかる発明は、第１のＧａＮ層４の厚さを薄くすることができない場合、つまり第１のＧａＮ層４の厚さを厚くする必要がある場合に、特に有効である。第１のＧａＮ層４の厚さが厚くなるほど、第１のＧａＮ層４に生じる反り量が大きくなる。この際、本実施形態のように、ＡｌＮ層３を設けることで、第１のＧａＮ層４に生じる反り量が大きい場合であっても、窒化物半導体積層体１全体での反り量を低減することができる。例えば、第１のＧａＮ層４の厚さを４μｍ以上と厚くした場合であっても、窒化物半導体積層体１全体では、反り量を６０μｍ未満にすることができる。これにより、上記（ｃ）（ｄ）の効果をより得ることができる。
【００６２】
ここで、少なくとも第１のＧａＮ層を例えばＭＯＶＰＥ法により形成した場合について説明する。この場合、第１のＧａＮ層の厚さが２〜３μｍ程度であっても、第２のＧａＮ層の表面に現れるマクロ欠陥を十分に低減させることができる。つまり、第１のＧａＮ層をＨＶＰＥ法により形成する場合よりも、第１のＧａＮ層の厚さを薄くすることができる。その結果、第１のＧａＮ層に生じる反り量も小さくなる。従って、第１のＧａＮ層をＭＯＶＰＥ法により形成した場合、第１のＧａＮ層に生じる反りと反対方向の反りを生じさせるＡｌＮ層３を設けなくても、窒化物半導体積層体全体での反り量を例えば６０μｍ未満にすることができる。しかしながら、第１のＧａＮ層をＭＯＶＰＥ法により形成すると、ＨＶＰＥ法により形成した場合よりも成長速度が遅いため、窒化物半導体積層体の生産性が非常に悪くなる。例えば、第１のＧａＮ層を含む各層を成長した後のリアクタクリーニングまでの時間を含めると、窒化物半導体積層体の形成に１０時間程度を要することがある。
【００６３】
これに対し、上述したように、本実施形態では、第１のＧａＮ層４等の所定の層をＨＶＰＥ法で形成することで、窒化物半導体積層体１の形成に要する時間を１時間程度にすることができ、窒化物半導体積層体１の生産性を大幅に向上させることができる。また、ＡｌＮ層３を設けることで、第１のＧａＮ層４等の所定の層をＨＶＰＥ法で形成し、その厚さを厚くした場合であっても、窒化物半導体積層体１全体での反り量を低減することができる。その結果、ＶＡＳ法によるＧａＮ自立基板の形成において、ＨＶＰＥ法で形成した窒化物半導体積層体１を下地基板として用いた場合であっても、ＧａＮ自立基板の生産性の低下を抑制することができる。
【００６４】
＜他の実施形態＞
以上、本発明の一実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００６５】
上述の実施形態では、ＧａＮ自立基板を形成する第７の工程を窒化物半導体積層体１の製造工程に含めて考える場合について説明したが、これに限定されない。つまり、第７の工程は、第１〜第６の工程を窒化物半導体積層体１の製造工程とし、第７の工程をＧａＮ自立基板の製造工程としてもよい。
【００６６】
また、上述の実施形態では、第７の工程において、ＧａＮ自立基板層１０に対してスライス処理を行うことで、１つのＧａＮ自立基板層１０から複数枚の自立基板を形成する場合について説明したが、これに限定されない。例えば、スライス処理は行わなくてもよい。つまり、１つのＧａＮ自立基板層１０から１枚の自立基板を形成してもよい。
【実施例】
【００６７】
次に、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
【００６８】
＜試料１〜７の作製＞
試料１〜７はそれぞれ、サファイア基板上に、サファイア基板の側から順に、ＡｌＮ層と、第１のＧａＮ層と、ＩＩＩ族窒化物半導体層と、第２のＧａＮ層と、をそれぞれＨＶＰＥ法で形成し、第２のＧａＮ層上に金属膜を蒸着により形成し、窒化物半導体積層体を形成した。なお、試料１〜７にかかる窒化物半導体積層体はそれぞれ、第１のＧａＮ層の厚さを下記の表１に示す通りに変更したことを除くその他は、同一の条件で形成している。
【００６９】
【表１】
2016164108.tif 000003
【００７０】
＜試料８〜１４の作製＞
また、試料８〜１４の各試料にかかる窒化物半導体積層体を形成した。試料８〜１４ではそれぞれ、ＡｌＮ層を設けなかったこと以外は、試料１〜７と同様に形成した窒化物半導体積層体である。この場合、ＭＯＶＰＥ法による一般的な成長方法にならい、ＡｌＮ層の代わりに、サファイア基板と第１のＧａＮ層４との間に、低温（５５０℃）の条件下で成長させた、厚さ２０ｎｍのＧａＮ層（低温成長ＧａＮ層）を形成した。なお、試料８〜１４の各試料の第１のＧａＮ層の厚さはそれぞれ、下記の表２に示す通りである。
【００７１】
【表２】
2016164108.tif 000004
【００７２】
＜ＧａＮ自立基板の作製＞
試料１〜試料１４の窒化物半導体積層体を下地基板として用い、ＶＡＳ法によりＧａＮ自立基板を形成した。
【００７３】
＜窒化物半導体積層体の評価＞
試料１〜１４の各試料についてそれぞれ、第２のＧａＮ層の表面のマクロ欠陥密度を測定した。この結果を表１及び表２にそれぞれ示す。
【００７４】
試料１〜１４の各窒化物半導体積層体について、反り量を測定した。この結果を表１及び表２にそれぞれ示す。また、試料１〜１４の各窒化物半導体積層体について、歩留りを算出した。なお、この歩留りは、各試料である窒化物半導体積層体を下地基板としてＧａＮ自立基板を形成した際の歩留りである。また、歩留りの低下の要因となった、主な不良原因を観察した。これらの結果を表１及び表２にそれぞれ示す。なお、表１及び表２中、「ＴｉＮ剥がれ」とは、金属膜であるＴｉＮ膜が剥がれたことを示す。また、「割れ」とは、窒化物半導体積層体上にＧａＮ自立基板層を形成している際に、窒化物半導体積層体に割れが発生し、ＧａＮ自立基板自体に欠陥が生じたことを示している。
【００７５】
＜評価結果＞
試料１〜７の比較から、第１のＧａＮ層の厚さが厚くなるほど、窒化物半導体積層体に生じる反り量が大きくなることを確認した。また、同様のことが試料８〜１４の比較でも確認できた。
【００７６】
また、試料１〜７と試料８〜１４との比較から、第１のＧａＮ層の厚さが同じ厚さである場合、第１のＧａＮ層に生じる反りの方向と反対方向に反るＡｌＮ層を設けた方が、窒化物半導体積層体に生じる反り量を低減することができることを確認した。例えば、試料４と試料１１との比較から、ＨＶＰＥ法により厚さが４μｍの第１のＧａＮ層を形成した場合、ＡｌＮ層を設けた試料４の窒化物半導体積層体の反り量は３３μｍであるのに対し、ＡｌＮ層を設けなかった試料１１の窒化物半導体積層体の反り量は６０μｍであった。
【００７７】
また、第１のＧａＮ層の厚さを４μｍ以上と厚くした場合であっても、第１のＧａＮ層に生じる反りの方向とは反対方向に反るＡｌＮ層を設けることで、窒化物半導体積層体全体では、反り量を低減することができることを確認した。例えば、窒化物半導体積層体全体では、反り量を６０μｍ未満にすることができることを確認した。
【００７８】
窒化物半導体積層体全体の反り量が低減されることで、歩留りを向上させることができることを確認した。例えば、試料５と試料１２との比較から、第１のＧａＮ層の厚さが５μｍと同じ厚さである場合、窒化物半導体積層体全体での反り量が小さい試料５の方が、歩留りが高いことを確認した。つまり、窒化物半導体積層体の生産性の低下を抑制することができることを確認した。
【００７９】
また、ＨＶＰＥ法により各層を形成した場合であっても、第１のＧａＮ層の厚さが４μｍ以上であると、第２のＧａＮ層の表面に現れるマクロ欠陥密度を十分に低下させることができることを確認した。例えば、試料４〜７、試料１１〜１４からそれぞれ、第１のＧａＮ層の厚さが４μｍ以上であると、第２のＧａＮ層の表面のマクロ欠陥密度を０ｃｍ−２にすることができることを確認した。
【００８０】
また、試料１〜３、試料８〜１０から、第２のＧａＮ層の表面のマクロ欠陥密度が十分に低減されていない（例えば０ｃｍ−２になっていない）と、第２のＧａＮ層上に設けられる金属膜（ＴｉＮ膜）が第２の基板上から剥がれてしまうことがあることを確認した。その結果、歩留りが１０％以下まで低下することがあることを確認した。つまり、窒化物半導体積層体の生産性が低下することがあることを確認した。
【００８１】
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
【００８２】
［付記１］
本発明の一態様によれば、
基板上に窒化アルミニウム層を形成する第１の工程と、
前記窒化アルミニウム層上に第１の窒化ガリウム層を形成する第２の工程と、
前記第１の窒化ガリウム層上に、アルミニウムを含むＩＩＩ族窒化物半導体層を形成する第３の工程と、
前記ＩＩＩ族窒化物半導体層上に、第２の窒化ガリウム層を形成する第４の工程と、
前記第２の窒化ガリウム層上に、金属膜を形成する第５の工程と、
前記第２の窒化ガリウム層及び前記金属膜を多孔質に改質する処理を行う第６の工程と、を有し、
前記第１〜第４の各工程をそれぞれ、ＨＶＰＥ法により行う窒化物半導体積層体の製造方法が提供される。
【００８３】
［付記２］
付記１の窒化物半導体積層体の製造方法であって、好ましくは、
前記第１の工程では、前記窒化アルミニウム層を形成する温度を８００℃以上１２００℃以下にする。
【００８４】
［付記３］
付記１又は２の窒化物半導体積層体の製造方法であって、好ましくは、
前記第１の工程では、前記窒化アルミニウム層の厚さを１０ｎｍ以上５００ｎｍ以下にする。
【００８５】
［付記４］
付記１ないし３のいずれかの窒化物半導体積層体の製造方法であって、好ましくは、
前記第２の工程では、前記第１の窒化ガリウム層を４μｍ以上にする。
【００８６】
［付記５］
付記１ないし４のいずれかの窒化物半導体積層体の製造方法であって、好ましくは、
前記基板としてサファイア基板を用いる。
【００８７】
［付記６］
付記１ないし５のいずれかの窒化物半導体積層体の製造方法であって、好ましくは、
多孔質に改質された前記金属膜上に、自立基板となる窒化ガリウム層を成膜する第７の工程を有する。
【００８８】
［付記７］
付記６の窒化物半導体積層体の製造方法であって、好ましくは、
前記第７の工程では、前記金属膜から前記自立基板となる窒化ガリウム層を剥離し、前記自立基板を形成する。
【００８９】
［付記８］
付記７の窒化物半導体積層体の製造方法であって、好ましくは、
前記第７の工程では、剥離した前記自立基板となる窒化ガリウム層に対してスライス処理を行うことで、１つの前記自立基板となる窒化ガリウム層から複数枚の前記自立基板を形成する。
【００９０】
［付記９］
本発明の他の態様によれば、
基板上に設けられた窒化アルミニウム層と、
前記窒化アルミニウム層上に設けられた第１の窒化ガリウム層と、
前記第１の窒化ガリウム層上に設けられたアルミニウムを含むＩＩＩ族窒化物半導体層と、
前記ＩＩＩ族窒化物半導体層上に設けられ、多孔質な第２の窒化ガリウム層と、
前記第２の窒化ガリウム層上に設けられ、多孔質な金属膜と、を備え、
前記窒化アルミニウム層に生じた反りによって、前記第１の窒化ガリウム層に生じた反りが打ち消されるような力が前記第１の窒化ガリウム層に加えられている窒化物半導体積層体が提供される。
【００９１】
［付記１０］
付記９の窒化物半導体積層体であって、好ましくは、
前記第１の窒化ガリウム層の厚さが４μｍ以上である。
【００９２】
［付記１１］
付記９又は１０の窒化物半導体積層体であって、好ましくは、
前記窒化アルミニウム層の厚さが１０ｎｍ以上５００ｎｍ以下である。
【００９３】
［付記１２］
付記９ないし１１のいずれかの窒化物半導体積層体であって、好ましくは、
前記基板がサファイア基板である。
【００９４】
［付記１３］
付記９ないし１２のいずれかの窒化物半導体積層体であって、好ましくは、
前記金属膜上には、自立基板となる窒化ガリウム層が形成されている。
【符号の説明】
【００９５】
１          窒化物半導体積層体
２          基板
３          ＡｌＮ層
４          第１のＧａＮ層
５          ＩＩＩ族窒化物半導体層
６          第２のＧａＮ層
７          金属膜
【図１】
2016164108.tif 000005
【図２】
2016164108.tif 000006