(57)【要約】【課題】素子内の界面準位や欠陥準位による電荷のトラップ以外の原因に起因して発生する残像を抑制することの可能な撮像パネル、ならびにそれを備えた撮像装置および撮像システムを提供する。【解決手段】本技術の撮像パネルは、各々が光電変換素子を含む複数の画素と、各画素を覆う第１保護膜と、第１保護膜の上面であって、かつ少なくとも各光電変換素子の上方に配置された光透過性の導電層とを備えている。【選択図】図３
2016046283.tif 000002
【特許請求の範囲】
【請求項１】
各々が光電変換素子を含む複数の画素と、
各前記画素を覆う第１保護膜と、
前記第１保護膜の上面であって、かつ少なくとも各前記光電変換素子の上方に配置された光透過性の導電層と
を備えた
撮像パネル。
【請求項２】
前記導電層は、各前記画素の上方に配置された導電シートを含んで構成されている
請求項１に記載の撮像パネル。
【請求項３】
前記導電層は、前記導電シートと共に、複数の前記画素を上面および側面から覆う導電部を含んで構成されている
請求項２に記載の撮像パネル。
【請求項４】
前記導電層は、前記画素ごとに１つずつ割り当てられた複数の部分導電体を含んで構成されている
請求項１に記載の撮像パネル。
【請求項５】
前記導電層は、各前記画素とは電気的に絶縁分離されている
請求項１に記載の撮像パネル。
【請求項６】
前記導電層は、複数の前記画素のうち少なくとも１つの前記画素に電気的に接続されている
請求項１に記載の撮像パネル。
【請求項７】
前記導電層を覆う第２保護膜をさらに備えた
請求項１に記載の撮像パネル。
【請求項８】
前記第２保護膜の上面に接して形成された、放射線を光に変換するシンチレータ層をさらに備えた
請求項７に記載の撮像パネル。
【請求項９】
撮像パネルと、
前記撮像パネルを駆動する駆動部と
を備え、
前記撮像パネルは、
各々が光電変換素子を含む複数の画素と、
各前記画素を覆う第１保護膜と、
前記第１保護膜の上面であって、かつ少なくとも各前記光電変換素子の上方に配置された光透過性の導電層と
を有する
撮像装置。
【請求項１０】
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
撮像パネルと、
前記撮像パネルを駆動する駆動部と
を有し、
前記撮像パネルは、
各々が光電変換素子を含む複数の画素と、
各前記画素を覆う第１保護膜と、
前記第１保護膜の上面であって、かつ少なくとも各前記光電変換素子の上方に配置された光透過性の導電層と
を有する
撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像パネル、ならびにそれを備えた撮像装置および撮像システムに関する。
【背景技術】
【０００２】
近年、放射線写真フィルムを介さずに、放射線に基づく画像を電気信号として得る撮像装置が開発されている。このような撮像装置では、撮像パネルの各画素に、光電変換素子と、電界効果型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が配置されている。画素内に蓄積された信号電荷が、トランジスタを含む画素回路を用いて読み出されることにより、放射線量に基づく電気信号が得られる。そのため、撮像画像を即座に確認したり、連続的に撮影を行ったりすることができる。
【０００３】
ところで、上記撮像装置の光電変換素子やＴＦＴに使われるアモルファスシリコンでは、界面準位や欠陥準位に電荷がトラップされやすく、トラップされた電荷が時間をかけてアモルファスシリコン内を移動することが知られている。この現象は、動画撮像やＣＴ（Computed Tomography）などの用途で、撮像装置を連続して使用した場合に、画像に残像を発生させる。この残像を抑制する方策として、リセットライトを光電変換素子の裏面側から照射して、トラップされた電荷を素早く排出する技術が提案されている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１０７８８６号公報
【特許文献１】特開２００２−４０１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、上記特許文献１，２に記載の方策を実施した場合であっても、依然として残像が生じていることがある。本出願人は、その原因が、素子内の界面準位や欠陥準位による電荷のトラップ以外にあると推察している。
【０００６】
本技術はかかる問題点に鑑みてなされたもので、その目的は、素子内の界面準位や欠陥準位による電荷のトラップ以外の原因に起因して発生する残像を抑制することの可能な撮像パネル、ならびにそれを備えた撮像装置および撮像システムを提供することにある。
【課題を解決するための手段】
【０００７】
本技術の撮像パネルは、各々が光電変換素子を含む複数の画素と、各画素を覆う第１保護膜と、第１保護膜の上面であって、かつ少なくとも各光電変換素子の上方に配置された光透過性の導電層とを備えている。
【０００８】
本技術の撮像装置は、上記の撮像パネルと、上記の撮像パネルを駆動する駆動部とを備えている。本技術の撮像システムは、上記の撮像装置と、上記の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えている。
【０００９】
本技術の撮像パネル、撮像装置および撮像システムでは、各画素を覆う第１保護膜の上面であって、かつ少なくとも各光電変換素子の上方に、光透過性の導電層が設けられている。これにより、例えば、撮像パネルの表面が分極性を持つ物質（以下、「汚染物質」と称する。）で汚染されたときに、汚染物質の分極に起因して生じる電界の、各光電変換素子への到達が、上記の導電層によって妨げられる。その結果、汚染物質の分極によって電荷のトラップが生じるのを抑制することができる。
【発明の効果】
【００１０】
本技術の撮像パネル、撮像装置および撮像システムによれば、汚染物質の分極によって電荷のトラップが生じるのを抑制するようにしたので、汚染物質の分極に起因して発生する残像を抑制することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１１】
【図１】本技術の第１の実施形態に係る撮像装置の概略構成の一例を表す図である。
【図２】図１の撮像パネルの回路構成の一例を表す図である。
【図３】図１の撮像装置の一部の断面構成の一例を表す図である。
【図４】図１の撮像装置の一部の断面構成の一例を模式的に表す図である。
【図５】図１の撮像装置の一部の断面構成の一例を模式的に表す図である。
【図６】図１の撮像装置の一部の断面構成の一例を模式的に表す図である。
【図７】図１の撮像装置の一部の断面構成の一例を模式的に表す図である。
【図８】図１の撮像装置の一部の断面構成の一例を模式的に表す図である。
【図９】図１の撮像装置の一部の断面構成の一例を表す図である。
【図１０】本技術の第２の実施形態に係る撮像システムの概略構成の一例を表す図である。
【発明を実施するための形態】
【００１２】
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（撮像装置）
各画素の上方に光透過性の導電層を設けた例
２．第１の実施の形態の変形例（撮像装置）
最表面の保護膜を省略した例
３．第２の実施の形態（撮像システム）
上記撮像装置を撮像システムに組み込んだ例
【００１３】
＜１．第１の実施の形態＞
[構成]
本技術の第１の実施の形態に係る撮像装置１について説明する。図１は、撮像装置１の概略構成の一例を表したものである。撮像装置１は、例えば、医療用をはじめ、手荷物検査等のその他の非破壊検査用の撮像装置として好適に用いられるものである。撮像装置１は、例えば、撮像パネル１０を備え、この撮像パネル１０の周辺領域に、撮像パネル１０を駆動する駆動部を備えている。駆動部は、例えば、行走査部２０、Ａ／Ｄ変換部３０、列走査部４０およびシステム制御部５０を有している。撮像パネル１０が、本技術の「撮像パネル」の一具体例に相当する。駆動部が、本技術の「駆動部」の一具体例に相当する。
【００１４】
（撮像パネル１０）
図２は、撮像パネル１０の回路構成の一例を表したものである。図３は、撮像パネル１０の一部の断面構成の一例を表したものである。撮像パネル１０は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。間接変換方式とは、放射線を光信号に変換した後に電気信号に変換する方式を指す。撮像パネル１０は、例えば、回路基板１００、シンチレータ層１２０および反射板１３０を備えている。なお、反射板１３０は、必要に応じて省略することが可能である。
【００１５】
回路基板１００は、支持基板１１０上に、行列状に配置された複数の撮像画素１１を有している。撮像画素１１は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素１１は、例えば、ノードＮを上面に向けて配置された光電変換素子１３と、ノードＮに電気的に接続されたトランジスタ１２とを含んでいる。
【００１６】
支持基板１１０は、例えば、半導体基板、ガラス基板、または、石英基板で構成されている。光電変換素子１３は、シンチレータ層１２０側から光電変換素子１３の上面（受光面１３Ｓ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子１３は、例えば、ＰＩＮ(Positive Intrinsic Negative)フォトダイオードで構成されている。トランジスタ１２は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子１３で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。トランジスタ１２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【００１７】
光電変換素子１３は、例えば、下部電極としてのｐ型半導体層１３Ａ、ｉ型半導体層１３Ｂ、ｎ型半導体層１３Ｃ、および上部電極としての光透過電極１３Ｄをこの順に積層して構成されている。ｐ型半導体層１３Ａは、例えば、低温ポリシリコンで構成されている。ｐ型半導体層１３Ａが低温ポリシリコンで構成されている場合、ｐ型半導体層１３Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｐ型半導体層１３Ａそのものが下部電極として機能する。なお、光電変換素子１３が、下部電極として金属電極を別途有している場合には、ｐ型半導体層１３Ａは、低温ポリシリコン以外のポリシリコンや、微結晶シリコン（マイクロシリコン）などで構成されていてもよい。
【００１８】
ｉ型半導体層１３Ｂは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。ｉ型半導体層１３Ｂの厚みは、例えば、４００ｎｍ〜２０００ｎｍとなっている。ｎ型半導体層１３Ｃは、例えば、アモルファスシリコンで構成されている。ｎ型半導体層１３Ｃは、電荷を蓄積するノードＮとして機能する。光透過電極１３Ｄは、例えば、ＩＴＯ(Indium Tin Oxide)等の透明導電膜により構成されている。
【００１９】
トランジスタ１２は、例えば、ゲート１２Ａと、ゲート１２Ａを覆うように形成されたゲート絶縁膜１２Ｂとを有している。トランジスタ１２は、さらに、例えば、ゲート絶縁膜１２Ｂ上に、チャネル（活性層）１２Ｃと、チャネル１２Ｃの両脇に形成された一対のＬＤＤ(light Doped Drain)（図示せず）と、チャネル１２ＣおよびＬＤＤを挟んで形成された一対のソース・ドレイン１２Ｄ，１２Ｅとを有している。チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅは、例えば、ｐ型半導体層１３Ａと同一の面（ゲート酸化膜１２Ｂの上面）に接して形成されている。
【００２０】
トランジスタ１２は、さらに、例えば、チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅを覆うように形成されたゲート絶縁膜１２Ｇを有しており、ゲート絶縁膜１２Ｇ上であって、かつゲート１２Ａと対向する領域にゲート１２Ｆを有している。トランジスタ１２は、図３に示したようなダブルゲート型のトランジスタであってもよいし、ゲート１２Ａまたはゲート１２Ｆが省略されたシングルゲート型のトランジスタであってもよい。
【００２１】
ゲート１２Ａ，１２Ｆは、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等のいずれかよりなる単層膜、または、これらのうちの２つ以上を積層した積層膜で構成されている。ゲート絶縁膜１２Ｂ，１２Ｇは、例えば、酸化シリコン（ＳｉＯ2）膜、窒化シリコン（ＳｉＮ）膜もしくは酸窒化シリコン（ＳｉＯＮ）膜等の単層膜で構成されている。ゲート絶縁膜１２Ｂ，１２Ｇは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅは、例えば、低温ポリシリコンで構成されている。なお、チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅは、低温ポリシリコン以外の材料で構成されていてもよい。
【００２２】
回路基板１００は、さらに、支持基板１１０上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板１００は、さらに、例えば、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素１１は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
【００２３】
信号線ＤＴＬは、光電変換素子１３から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１２をオンオフ制御する制御信号をトランジスタ１２のゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換素子１３のアノード電位を決めるための配線である。トランジスタ１２のゲートがゲート線ＧＴＬに接続され、トランジスタ１２のソースまたはドレインが光電変換素子１３のノードＮに接続され、トランジスタ１２のソースおよびドレインのうちノードＮに未接続の電極が信号線ＤＴＬに接続されている。光電変換素子１３のノードＮがトランジスタ１２のソースまたはドレインに接続され、光電変換素子１３のアノードがバイアス線ＢＳＬに接続されている。
【００２４】
回路基板１００は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５，１７と、導電層１６とを有している。平坦化膜１４Ｃおよび保護膜１５が、本技術の「第１保護膜」の一具体例に相当する。導電層１６が、本技術の「導電層」、「導電シート」の一具体例に相当する。保護膜１７が、本技術の「第２保護膜」の一具体例に相当する。
【００２５】
層間絶縁膜１４Ａは、トランジスタ１２を保護するとともに、信号線ＤＴＬやバイアス線ＢＳＬ等の形成面を設けるためのものである。層間絶縁膜１４Ａは、トランジスタ１２を覆うように形成されている。層間絶縁膜１４Ａは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ａは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａは、ソース・ドレイン１２Ｄ，１２Ｅ上にコンタクトホールをそれぞれ有している。ソース・ドレイン１２Ｄ，１２Ｅのうち、光電変換素子１３寄りに形成されたソース・ドレイン１２Ｄは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成された導電性のコンタクトＣＮＴと接続されている。ソース・ドレイン１２Ｄ，１２Ｅのうち、光電変換素子１３から離れて形成されたソース・ドレイン１２Ｅは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成された信号線ＤＴＬと接続されている。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａは、ｐ型半導体層１３Ａの上面のうちｉ型半導体層１３Ｂの形成されていない露出面上にコンタクトホールをそれぞれ有している。ｐ型半導体層１３Ａは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
【００２６】
層間絶縁膜１４Ｂは、信号線ＤＴＬ、バイアス線ＢＳＬおよびコンタクトＣＮＴ等を保護するためのものである。層間絶縁膜１４Ｂは、各信号線ＤＴＬ、各コンタクトＣＮＴおよび各バイアス線ＢＳＬを覆うように形成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。層間絶縁膜１４Ｂは、各コンタクトＣＮＴ上にコンタクトホールを有している。各コンタクトＣＮＴは、層間絶縁膜１４Ｂのコンタクトホールを介して光透過電極１３Ｄと接続されている。つまり、光透過電極１３Ｄは、各コンタクトＣＮＴや各信号線ＤＴＬとは別層で形成されている。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａ，１４Ｂは、光電変換素子１３が形成される箇所にコンタクトホールを有している。光電変換素子１３のうちｉ型半導体層１３Ｂが、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａ，１４Ｂに形成されたコンタクトホール内に形成されている。
【００２７】
平坦化膜１４Ｃは、トランジスタ１２や光電変換素子１３等によって生じる表面の凹凸を緩和するためのものである。平坦化膜１４Ｃは、例えば、ポリイミド系樹脂、または、アクリル樹脂等により構成されている。平坦化膜１４Ｃの厚さは、例えば、２．４μｍ以上となっている。平坦化膜１４Ｃは、信号線ＤＴＬと、光透過電極１３Ｄとの間に形成されており、層間絶縁膜１４Ｂ、ｉ型半導体層１３Ｂおよびｎ型半導体層１３Ｃを覆うように形成されている。平坦化膜１４Ｃは、コンタクトＣＮＴ上と、ｎ型半導体層１３Ｃ上とに、コンタクトホールをそれぞれ有している。コンタクトＣＮＴおよびｎ型半導体層１３Ｃは、平坦化膜１４Ｃのコンタクトホールを介して、光透過電極１３Ｄと接続されている。
【００２８】
保護膜１５は、トランジスタ１２や光電変換素子１３等を外部から保護するものであり、各撮像画素１１を覆うように構成されている。保護膜１５は、例えば、酸化シリコン膜や有機平坦化膜等の単層膜で構成されている。保護膜１５は、例えば、酸化シリコン膜および有機平坦化膜を互いに積層させた積層膜で構成されていてもよい。保護膜１５が平坦化膜として用いられる場合、保護膜１５は、例えば、少なくとも有機平坦化膜を含んで構成されている。
【００２９】
導電層１６は、外部からの電界の、各光電変換素子１３への到達を妨げるものである。導電層１６は、保護膜１５の上面であって、かつ少なくとも各光電変換素子１３の上方に配置された光透過性の導電層である。導電層１６は、例えば、各撮像画素１１とは電気的に絶縁分離されている。導電層１６は、例えば、固定電位に設定される導電性部材であって、かつ、各撮像画素１１とは電気的に絶縁分離された導電性部材と電気的に接していてもよい。このとき、導電層１６は、固定電位となり得る。なお、導電層１６が、固定電位に設定された導電性部材であって、かつ、各撮像画素１１とは電気的に絶縁分離された導電性部材と、スイッチ素子を介して接続されていてもよい。このとき、少なくとも撮像装置１による撮像時だけスイッチ素子がオンされることにより、導電層１６が、少なくとも撮像装置１による撮像時だけ固定電位となり得る。
【００３０】
なお、少なくとも撮像装置１による撮像時には、導電層１６と、光電変換素子１３の上面側の電極（光透過電極１３Ｄ）とが、互いに同一の電位となっていることが好ましい。導電層１６と、光電変換素子１３の上面側の電極（光透過電極１３Ｄ）とが、互いに異なる電位となっている場合には、導電層１６と、光電変換素子１３の上面側の電極（光透過電極１３Ｄ）とによる容量結合が生じる可能性がある。しかし、そのような場合であっても、保護膜１５が十分に厚くなっている場合（例えば、導電層１６と、光電変換素子１３の上面側の電極（光透過電極１３Ｄ）の距離が、光電変換素子１３の厚さの１０倍以上となっている場合）には、導電層１６と光透過電極１３Ｄとによる容量結合が緩和される。
【００３１】
導電層１６は、例えば、図４に示したように、各撮像画素１１の上方に配置された導電シート１６Ａを含んで構成されている。なお、導電層１６は、例えば、図５に示したように、撮像画素１１ごとに１つずつ割り当てられた複数の部分導電体１６Ｂを含んで構成されていてもよい。この場合、各部分導電体１６Ｂは、少なくとも各光電変換素子１３の上方に配置されており、少なくとも各撮像画素１１（具体的には光電変換素子１３およびトランジスタ１２）の上方に配置されていることが好ましい。
【００３２】
回路基板１００は、さらに、例えば、図６に示したように、導電シート１６Ａと共に、複数の撮像画素１１を上面および側面から覆う導電部１６Ｃを含んで構成されていてもよい。導電部１６Ｃは、例えば、支持基板１１０の上面から導電シート１６まで到達する高さの壁部を含んで構成されている。壁部は、例えば、支持基板１１０の法線方向から見たときに格子形状となっており、格子の各開口内に各撮像画素１１が配置されるように構成されている。なお、壁部は、例えば、図７に示したように、全ての撮像画素１１をまとめて囲むように構成されていてもよい。
【００３３】
保護膜１７は、導電層１６を外部から保護するものであり、導電層１６を覆うように構成されている。保護膜１７の上面は、シンチレータ層１２０の形成面、またはシンチレータ層１２０と回路基板１００とを互いに貼り合わせる面としての役割を有している。保護膜１７は、例えば、酸化シリコン膜、窒化シリコン（ＳｉＮ）膜もしくは酸窒化シリコン（ＳｉＯＮ）膜等の単層膜で構成されている。保護膜１７は、例えば、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。保護膜１７の上面がシンチレータ層１２０の形成面として用いられる場合には、保護膜１７の上面は、酸化シリコン膜および窒化シリコン膜のいずれか一方で構成されていることが好ましい。保護膜１７が各撮像画素１１の防湿を行う場合には、保護膜１７は、少なくとも窒化シリコン膜を含んで構成されていることが好ましい。
【００３４】
シンチレータ層１２０は、入射した放射線を光電変換素子１３の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層１２０は、例えば、α線、β線、γ線またはＸ線などの放射線を可視光に変換する蛍光体で構成されている。このような蛍光体としては、例えば、ヨウ化セシウム（ＣｓＩ）にタリウム（Ｔｌ）またはナトリウム（Ｎａ）を添加したもの、ヨウ化ナトリウム（ＮａＩ）にタリウム（Ｔｌ）を添加したものが挙げられる。また、上記蛍光体としては、例えば、臭化セシウム（ＣｓＢｒ）にユウロピウム（Ｅｕ）を添加したもの、弗化臭化セシウム（ＣｓＢｒＦ）にユウロピウム（Ｅｕ）を添加したものが挙げられる。
【００３５】
シンチレータ層１２０は、光電変換素子１３の上方に配置されており、保護膜１７の上面に接して形成されている。シンチレータ層１２０は、例えば、回路基板１０の上面（例えば、保護膜１７の上面）を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層１２０は、例えば、接着剤もしくは粘着剤を介して、回路基板１０の上面（例えば、保護膜１７の上面）に貼り合わされたものであってもよい。
【００３６】
反射板１３０は、シンチレータ層１２０の上面に配置されている。反射板１３０は、シンチレータ層１２０から光電変換素子１３とは反対方向へ発光した光を光電変換素子１３側に返す役割を持つ。反射板１３０は、実質的に水分を透過しない水分不透過材料によって構成されていてもよい。このようにした場合には、反射板１３０によって、シンチレータ層１２０への水分の介入を防ぐことができる。反射板１３０は、例えば、薄板ガラスからなる。反射板１３０は省略されていてもよい。シンチレータ層１２０上に設ける反射構造は、上記のような反射板１３０以外の構成となっていてもよく、例えば、Ａｌの蒸着膜によって構成されていてもよい。
【００３７】
（駆動部）
撮像装置１は、上述したように、撮像パネル１０の周辺領域に、撮像パネル１０を駆動する駆動部を備えている。駆動部は、例えば、行走査部２０、Ａ／Ｄ変換部３０、列走査部４０およびシステム制御部５０を有している。撮像パネル１０では、各ゲート線ＧＴＬが行走査部２０に接続され、各信号線ＤＴＬがＡ／Ｄ変換部３０に接続され、各バイアス線ＢＳＬが列走査部４０に接続されている。
【００３８】
行走査部２０は、シフトレジスタやアドレスデコーダ等によって構成され、各撮像画素１１を、例えば行単位で駆動するようになっている。行走査部２０によって選択走査された画素行の各画素１１から出力された信号電荷は、各信号線ＤＴＬを介してＡ／Ｄ変換部３０に供給される。Ａ／Ｄ変換部３０は、各信号線ＤＴＬを介して入力された信号電荷に基づいてＡ／Ｄ変換を行うものであり、例えば、信号線ＤＴＬごとに設けられたアンプや水平選択スイッチ等によって構成されている。
【００３９】
列走査部４０は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、Ａ／Ｄ変換部３０の各水平選択スイッチを走査しつつ順番に駆動するものである。列走査部４０による選択走査により、行走査部２０で選択された画素行の各撮像画素１１から出力された信号電荷に対応する撮像信号Ｄｏｕｔがシリアルで外部へ出力される。
【００４０】
行走査部２０、Ａ／Ｄ変換部３０および列走査部４０からなる回路部分は、各撮像画素１１と共に共通の基板上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されていてもよい。また、当該回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
【００４１】
システム制御部５０は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像装置１の内部情報などのデータを出力するものである。システム制御部５０は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部２０、Ａ／Ｄ変換部３０および列走査部４０どの周辺回路の駆動制御を行うようになっている。
【００４２】
［効果］
次に、撮像装置１の効果について説明する。撮像装置１では、各撮像画素１１を覆う保護膜１５の上面であって、かつ少なくとも各光電変換素子１３の上方に、光透過性の導電層１６が設けられている。これにより、例えば、撮像パネル１０の製造過程において、回路基板１１０の表面が分極性を持つ物質（以下、「汚染物質」と称する。）で汚染されたときに、汚染物質の分極に起因して生じる電界の、各光電変換素子１３への到達が、導電層１６によって妨げられる。その結果、汚染物質の分極によって電荷のトラップが生じるのを抑制することができるので、汚染物質の分極に起因して発生する残像を抑制することができる。
【００４３】
また、撮像装置１では、保護膜１５が平坦化の役割を担い、保護膜１７が防湿の役割を担うなど、保護膜１５，１７ごとに役割分担がなされている。これにより、保護膜１５を、平坦化を重視した材料で構成し、保護膜１７を、防湿を重視した材料で構成することが可能となる。その結果、保護膜１５および保護膜１７の合計厚さを、保護膜１５に対して平坦化の役割と防湿の役割を担わせた場合の保護膜１５の厚さよりも薄くすることができる。このように、本実施の形態では、保護膜１５および保護膜１７の合計厚さを薄くすることができるので、保護膜１５および保護膜１７の応力によって回路基板１００が撓むのを抑制することができる。
【００４４】
＜２．第１の実施の形態の変形例＞
上記第１の実施の形態では、回路基板１１０の上面に保護膜１７が設けられていたが、例えば、図８に示したように、保護膜１７は必要に応じて省略され得る。このとき、回路基板１１０の上面が、導電層１６となる。
【００４５】
また、上記第１の実施の形態およびその変形例では、導電層１６が各撮像画素１１とは電気的に絶縁分離されていたが、複数の撮像画素１１のうち少なくとも１つの撮像画素１１に電気的に接続されていてもよい。導電層１６が、例えば、図９に示したように、導電部１９を介して、光透過電極１３Ｄと電気的に接続されていてもよい。このとき、導電層１６および光透過電極１３Ｄが、互いに同電位となるので、保護膜１５が薄くなっている場合であっても、導電層１６と光透過電極１３Ｄとによる容量結合を抑制することができる。
【００４６】
また、上記第１の実施の形態では、光電変換素子１３が、光電変換素子１３のノードが回路基板１１０の上面側を向くように配置されていたが、例えば、光電変換素子１３のノードが回路基板１１０の下面側を向くように配置されていてもよい。
【００４７】
また、上記第１の実施の形態では、シンチレータ層１２０が設けられていたが、シンチレータ層１２０は撮像装置１の用途に応じて省略され得る。
【００４８】
＜３．第２の実施の形態＞
次に、第２の実施の形態に係る撮像システム２について説明する。図１０は、撮像システム２の概略構成の一例を表したものである。撮像システム２は、上記第１の実施の形態およびその変形例に係る撮像装置１を備えている。撮像システム２は、例えば、撮像装置１と、画像処理部３と、表示装置４とを備えている。なお、必要に応じて表示装置４が省略され得る。
【００４９】
画像処理部３は、撮像装置１により得られた撮像信号Ｄｏｕｔに対して所定の画像処理を施すものであり、具体的には、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、表示信号Ｄ１を生成する。表示装置４は、撮像装置１により得られた撮像信号Ｄｏｕｔに基づく画像表示を行うものであり、具体的には、画像処理部３で処理された後の撮像信号（表示信号Ｄ１）に基づいて、映像を表示するものである。
【００５０】
本実施の形態では、放射線源２００から被写体３００に向けて照射された放射線のうち、被写体３００を透過した成分が撮像装置１によって検出される。撮像装置１で検出されることにより得られた撮像信号Ｄｏｕｔには、画像処理部３によって所定の処理がなされる。所定の処理がなされた後の撮像信号（表示信号Ｄ１）は、表示装置４に出力され、表示信号Ｄ１に応じた映像が、表示装置４のモニタ画面に表示される。
【００５１】
このように、本実施の形態では、上記第１の実施の形態およびその変形例に係る撮像装置１が用いられている。従って、例えば、撮像装置１を連続して使用した場合であっても、ノイズの少ない高画質な画像を得ることができる。
【００５２】
なお、上記第２の実施の形態において、撮像システム２が、画像処理部３で処理された後の撮像信号（３ＤＣＡＤ（computer-aided design）信号）に基づいて立体物を成型する成型装置（図示せず）をさらに備えていてもよい。成型装置は、例えば、３Ｄプリンタである。このとき、画像処理部３は、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、３ＤＣＡＤ信号を生成するようになっている。このように、撮像システム２が成型装置を備えている場合には、高精度な立体物を形成することができる。
【００５３】
以上、実施の形態およびその変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００５４】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
各々が光電変換素子を含む複数の画素と、
各前記画素を覆う第１保護膜と、
前記第１保護膜の上面であって、かつ少なくとも各前記光電変換素子の上方に配置された光透過性の導電層と
を備えた
撮像パネル。
（２）
前記導電層は、各前記画素の上方に配置された導電シートを含んで構成されている
（１）に記載の撮像パネル。
（３）
前記導電層は、前記導電シートと共に、複数の前記画素を上面および側面から覆う導電部を含んで構成されている
（２）に記載の撮像パネル。
（４）
前記導電層は、前記画素ごとに１つずつ割り当てられた複数の部分導電体を含んで構成されている
（１）に記載の撮像パネル。
（５）
前記導電層は、各前記画素とは電気的に絶縁分離されている
（１）ないし（４）のいずれか１つに記載の撮像パネル。
（６）
前記導電層は、複数の前記画素のうち少なくとも１つの前記画素に電気的に接続されている
（１）ないし（４）のいずれか１つに記載の撮像パネル。
（７）
前記導電層を覆う第２保護膜をさらに備えた
（１）ないし（６）のいずれか１つに記載の撮像パネル。
（８）
前記第２保護膜の上面に接して形成された、放射線を光に変換するシンチレータ層をさらに備えた
（７）に記載の撮像パネル。
（９）
撮像パネルと、
前記撮像パネルを駆動する駆動部と
を備え、
前記撮像パネルは、
各々が光電変換素子を含む複数の画素と、
各前記画素を覆う第１保護膜と、
前記第１保護膜の上面であって、かつ少なくとも各前記光電変換素子の上方に配置された光透過性の導電層と
を有する
撮像装置。
（１０）
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
撮像パネルと、
前記撮像パネルを駆動する駆動部と
を有し、
前記撮像パネルは、
各々が光電変換素子を含む複数の画素と、
各前記画素を覆う第１保護膜と、
前記第１保護膜の上面であって、かつ少なくとも各前記光電変換素子の上方に配置された光透過性の導電層と
を有する
撮像システム。
【符号の説明】
【００５５】
１…撮像装置、２…撮像システム、３…画像処理部、４…表示装置、１０…撮像パネル、１１…撮像画素、１２…トランジスタ、１２Ａ，１２Ｆ…ゲート、１２Ｂ，１２Ｇ…ゲート絶縁膜、１２Ｃ…チャネル、１２Ｄ，１２Ｅ…ソース・ドレイン、１３…光電変換素子、１３Ａ…ｐ型半導体層、１３Ｂ…ｉ型半導体層、１３Ｃ…ｎ型半導体層、１３Ｄ…光透過電極、１３Ｓ…受光面、１４Ａ，１４Ｂ…層間絶縁膜、１４Ｃ…平坦化膜、１５，１７…保護膜、１６…導電層、１６Ａ…導電シート、１６Ｂ…部分導電体、１６Ｃ…導電部、２０…行走査線、３０…Ａ／Ｄ変換部、４０…列走査線、５０…システム制御部、１００…回路基板、１１０…支持基板、１２０…シンチレータ層、１３０…反射板、２００…放射線源、３００…被写体、ＢＳＬ…バイアス線、ＣＮＴ…コンタクト、Ｄｏｕｔ…出力信号、ＤＴＬ…信号線、ＧＴＬ…ゲート線。
【図１】
2016046283.tif 000003
【図２】
2016046283.tif 000004
【図３】
2016046283.tif 000005
【図４】
2016046283.tif 000006
【図５】
2016046283.tif 000007
【図６】
2016046283.tif 000008
【図７】
2016046283.tif 000009
【図８】
2016046283.tif 000010
【図９】
2016046283.tif 000011
【図１０】
2016046283.tif 000012