(57)【要約】【課題】  トレンチ内の埋め込み材をエッチングするときに、埋め込み材の表面に凹部が形成されることを防止する。【解決手段】  絶縁ゲート型スイッチング素子のトレンチ形成工程では、半導体基板の表面にトレンチを形成する。保護膜形成工程では、前記表面に保護膜を形成する。保護膜エッチング工程では、前記表面とトレンチの側面との境界部に隣接する範囲の前記表面上の保護膜をエッチングすることによって、境界部に隣接する範囲の前記表面を露出させる。曲面化工程では、半導体基板を不活性ガス中で熱処理することによって、境界部を曲面化する。埋め込み材成長工程では、トレンチ内に埋め込み材を成長させる。埋め込み材エッチング工程では、トレンチの底部に埋め込み材が残存するように、埋め込み材をエッチングする。【選択図】図５
2016082096.tif 000002
【特許請求の範囲】
【請求項１】
絶縁ゲート型スイッチング素子を製造する方法であって、
半導体基板の表面にトレンチを形成する工程と、
前記表面に保護膜を形成する工程と、
前記表面と前記トレンチの側面との境界部に隣接する範囲の前記表面上の前記保護膜をエッチングすることによって、前記境界部に隣接する前記範囲の前記表面を露出させる工程と、
前記境界部と前記側面が露出している状態で、不活性ガス中で前記半導体基板を熱処理することによって、前記境界部を曲面化する工程と、
前記トレンチ内に埋め込み材を成長させる工程と、
前記トレンチ内に前記埋め込み材が残存するように、前記埋め込み材をエッチングする工程、
を有する方法。
【請求項２】
前記半導体基板が、ＳｉＣ基板であり、
前記表面が、ｃ面に沿って伸びており、
前記側面が、ｍ面に沿って伸びている、
請求項１の方法。
【請求項３】
前記半導体基板内に、前記トレンチに隣接するとともに前記表面に露出する第１導電型の第１領域と、前記第１領域の裏面側で前記トレンチに隣接する第２導電型の第２領域と、前記第２領域の裏面側で前記トレンチに隣接する第１導電型の第３領域を備えるスイッチング部を形成する工程をさらに有し、
前記境界部を曲面化する前記工程では、前記側面のうちの前記第１領域の裏面側端部よりも表面側の範囲が曲面化される、
請求項１または２の方法。
【請求項４】
前記埋め込み材が、絶縁体であり、
前記埋め込み材をエッチングした後に、前記側面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成した後に、前記トレンチ内にゲート電極を形成する工程、
をさらに有する請求項１〜３のいずれか一項の方法。
【請求項５】
前記境界部を曲面化した後であって、前記埋め込み材を成長させる前に、前記トレンチの内面にゲート絶縁膜を形成する工程をさらに有し、
前記埋め込み材が、ゲート電極である、
請求項１〜３のいずれか一項の方法。
【請求項６】
前記保護膜を形成する前記工程では、前記表面に前記保護膜を形成するとともに前記側面に前記表面上の前記保護膜よりも薄い前記保護膜を形成し、
前記境界部を露出させる前記工程では、前記側面上の前記保護膜が除去されるとともに前記表面上の前記保護膜の一部が残存するように前記保護膜をエッチングする、
請求項１〜５のいずれか一項の方法。
【請求項７】
前記熱処理よりも前に、前記半導体基板に不純物を注入する工程をさらに有し、
前記熱処理において、前記不純物を活性化させる、
する請求項１〜６のいずれか一項の方法。
【請求項８】
絶縁ゲート型スイッチング素子であって、
表面にトレンチが形成されている半導体基板と、
前記トレンチ内に形成されている底部絶縁層と、
前記底部絶縁層の上部の前記トレンチの側面を覆っているゲート絶縁膜と、
前記底部絶縁層の上部の前記トレンチ内に形成されているゲート電極、
を有し、
前記トレンチの側面と前記表面との接続部が、曲面形状を有する、
絶縁ゲート型スイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、絶縁ゲート型スイッチング素子と、その製造方法に関する。絶縁ゲート型スイッチング素子には、ＭＯＳＦＥＴやＩＧＢＴ等が含まれる。
【背景技術】
【０００２】
特許文献１に、トレンチの底部に絶縁層が配置され、その絶縁層の上部にゲート電極が配置されているＭＯＳＦＥＴが開示されている。トレンチの底部の絶縁層を形成する工程では、まず、トレンチ内に絶縁層を成長させる。次に、不要な絶縁層がエッチングされ、トレンチの底部に絶縁層が残される。また、その後、トレンチの底部の絶縁層の上部に、ゲート電極が形成される。トレンチ内にゲート電極を形成する工程では、まず、トレンチ内にゲート電極を成長させる。次に、トレンチの上端部に形成された不要なゲート電極がエッチングされ、トレンチ内にゲート電極が残される。このように、ＭＯＳＦＥＴの製造工程では、上述した絶縁層やゲート電極のような埋め込み材をトレンチ内に成長させ、その後、トレンチ内に埋め込み材が残存するように不要な埋め込み材をエッチングする工程が行われる。
【０００３】
特許文献２に、ＭＯＳＦＥＴの製造方法が開示されている。この製造方法では、ＳｉＣ基板の表面にトレンチを形成した後に、トレンチの側面とＳｉＣ基板の表面の境界部を曲面化する。曲面化は、ＳｉＣ基板に対して水素エッチング、犠牲酸化、または、ドライエッチングを行うことにより実施される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１１６８２２号公報
【特許文献２】特開２０１２−０５４３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
トレンチ内に埋め込み材（すなわち、絶縁層やゲート電極等）を成長させる工程では、成長させる埋め込み材の内部にボイドが形成されることがある。このように埋め込み材の内部にボイドが形成されると、エッチング工程において、ボイドが存在する部分で局所的にエッチングが速く進行する。したがって、エッチング後の埋め込み材の表面に凹部が形成される。埋め込み材の形状は絶縁ゲート型スイッチング素子の特性に影響する。このため、埋め込み材の表面に意図せず凹部が形成されると、絶縁ゲート型スイッチング素子の特性を正確に制御することができない。
【課題を解決するための手段】
【０００６】
本願発明者らは、埋め込み材の内部にボイドが形成される原因が、半導体基板の表面とトレンチの側面との境界部の形状にあることを発見した。すなわち、例えば、図１６に示すように半導体基板の表面２００に形成されたトレンチ２１０内に、埋め込み材２２０を成長させる場合を考える。図１６では、半導体基板の表面２００とトレンチ２１０の側面２１０ａとの境界部２３０が、角状に形成されている。このように境界部２３０が角状に形成されていると、境界部２３０の近傍で埋め込み材２２０が速く成長し、トレンチ２１０の上端部で埋め込み材２２０がオーバーハング状に形成される。このため、埋め込み材２２０をさらに成長させると、図１７に示すように、トレンチ２１０内で埋め込み材２２０が十分に成長する前に、トレンチ２１０の上端部が埋め込み材２２０によって閉塞されてしまう。その結果、トレンチ２１０内の埋め込み材２２０の内部に、ボイド２４０が形成される。図１７の埋め込み材２２０をエッチングすると、図１８に示すように、エッチング後の埋め込み材２２０の表面に凹部２５０が形成される。
【０００７】
したがって、本明細書が開示する絶縁ゲート型スイッチング素子の製造方法は、トレンチ形成工程と、保護膜形成工程と、保護膜エッチング工程と、曲面化工程と、埋め込み材成長工程と、埋め込み材エッチング工程を有する。トレンチ形成工程では、半導体基板の表面にトレンチを形成する。保護膜形成工程では、前記表面に保護膜を形成する。保護膜エッチング工程では、前記表面と前記トレンチの側面との境界部に隣接する範囲の前記表面上の前記保護膜をエッチングすることによって、前記境界部に隣接する前記範囲の前記表面を露出させる。曲面化工程では、前記境界部と前記側面が露出している状態で、不活性ガス中で前記半導体基板を熱処理することによって、前記境界部を曲面化する。埋め込み材成長工程では、前記トレンチ内に埋め込み材を成長させる。埋め込み材エッチング工程では、前記トレンチ内に前記埋め込み材が残存するように、前記埋め込み材をエッチングする。
【０００８】
この方法では、境界部とトレンチの側面が露出している状態で、不活性ガス中で半導体基板を熱処理する。すると、境界部でマイグレーションが生じ、境界部が曲面化する。また、熱処理時には、境界部から離れた位置の半導体基板の表面が保護膜によって覆われているので、保護膜によって覆われている範囲の表面でマイグレーションが生じることが防止される。これによって、当該表面が粗面化することが防止される。境界部を曲面化すると、埋め込み材成長工程において、埋め込み材がオーバーハング状に成長することを防止することができる。したがって、埋め込み材によってトレンチを好適に埋め込むことができ、ボイドの形成を防止することができる。このため、埋め込み材エッチング工程において埋め込み材の表面に凹部が形成されることを防止することができる。このため、この方法によれば、絶縁ゲート型スイッチング素子の特性を正確に制御することができる。
【０００９】
なお、境界部の曲面化は、引用文献２に記載の水素エッチング、犠牲酸化、または、ドライエッチングによって行うこともできる。しかしながら、これらの方法では、曲面化した後に、半導体基板の露出している表面（すなわち、曲面化した境界部）やトレンチの側面が極めて荒れた状態となる。トレンチの側面が荒れると、絶縁ゲート型スイッチング素子のチャネル抵抗が高くなってしまう。これに対し、不活性ガス中で半導体基板を熱処理する上記の方法では、曲面化した後に、トレンチの側面に生じる荒れを少なくすることができる。また、条件によっては、曲面化した後に、曲面化する前よりもトレンチの側面を平坦化することができる。このように、本明細書に開示の製造方法によれば、トレンチの側面の荒れを抑制することで、チャネル抵抗が低い絶縁ゲート型スイッチング素子を製造することができる。
【図面の簡単な説明】
【００１０】
【図１】ＭＯＳＦＥＴ１０の縦断面図（図２のＩ−Ｉ線における断面図）。
【図２】ＭＯＳＦＥＴ１０の上面１２ａにおけるトレンチ１４の配置を示す平面図。
【図３】トレンチ１４の拡大断面図。
【図４】加工前のＳｉＣ基板１２の縦断面図。
【図５】ＭＯＳＦＥＴ１０の製造工程を示すフローチャート。
【図６】イオン注入工程Ｓ２の説明図。
【図７】トレンチ形成工程Ｓ４の説明図。
【図８】保護膜形成工程Ｓ６の第１段階の説明図。
【図９】保護膜形成工程Ｓ６の第２段階の説明図。
【図１０】熱処理工程Ｓ１０の説明図。
【図１１】底部絶縁層形成工程Ｓ１２の説明図。
【図１２】底部絶縁層エッチング工程Ｓ１４の説明図。
【図１３】ゲート絶縁膜形成工程Ｓ１６の説明図。
【図１４】ゲート電極形成工程Ｓ１８の説明図。
【図１５】ゲート電極エッチング工程Ｓ２０の説明図。
【図１６】埋め込み材２２０を成長させる従来の工程の説明図。
【図１７】埋め込み材２２０を成長させる従来の工程の説明図。
【図１８】埋め込み材２２０をエッチングする従来の工程の説明図。
【発明を実施するための形態】
【００１１】
図１に示すＭＯＳＦＥＴ１０は、ＳｉＣ基板１２を有している。ＳｉＣ基板１２は、４ＨＳｉＣにより構成されている。ＳｉＣ基板１２の結晶構造は六方晶である。ＳｉＣ基板１２の厚み方向は六方晶のｃ軸と一致している。したがって、ＳｉＣ基板１２の上面１２ａ及び下面１２ｂは、ｃ面である。より詳細には、上面１２ａはシリコン面（０００１面）であり、下面１２ｂはカーボン面（０００−１面）である。ＳｉＣ基板１２の上面１２ａには、上部電極５０が形成されている。ＳｉＣ基板１２の下面１２ｂには、下部電極５２が形成されている。
【００１２】
ＳｉＣ基板１２の上面１２ａには、複数のトレンチ１４が形成されている。図１に示す断面において、トレンチ１４は、ＳｉＣ基板１２の厚み方向（すなわち、ｃ軸の方向）に伸びている。また、図２に示すように上面１２ａを平面視したときには、各トレンチ１４は、ａ２軸の方向に伸びている。したがって、各トレンチ１４の各側面１４ａは、ｍ面（１０−１０面）と略平行である。図３に示すように、各トレンチ１４の側面１４ａとＳｉＣ基板１２の上面１２ａの境界部１３は、曲面形状を有している。曲面形状を有する境界部１３によって、側面１４ａと上面１２ａとが滑らかに接続されている。
【００１３】
図１、３に示すように、各トレンチ１４の底部には、酸化シリコンからなる底部絶縁層１７が形成されている。底部絶縁層１７よりも上側のトレンチ１４の側面１４ａは、酸化シリコンからなるゲート絶縁膜１６によって覆われている。各トレンチ１４の内部には、ｐ型のポリシリコンからなるゲート電極１８が配置されている。ゲート電極１８は、底部絶縁層１７の上部に配置されている。ゲート電極１８は、ゲート絶縁膜１６と底部絶縁層１７によってＳｉＣ基板１２から絶縁されている。ゲート電極１８の上面は、層間絶縁膜２０によって覆われている。各ゲート電極１８は、層間絶縁膜２０によって上部電極５０から絶縁されている。
【００１４】
ＳｉＣ基板１２の内部には、ソース領域２２、ボディ領域２４、ドリフト領域２６及びドレイン領域２８が形成されている。
【００１５】
ソース領域２２は、ｎ型領域である。ソース領域２２は、ＳｉＣ基板１２の上面１２ａに露出しており、上部電極５０に接続されている。ソース領域２２は、ゲート絶縁膜１６に接している。
【００１６】
ボディ領域２４は、ｐ型領域である。ボディ領域２４は、ソース領域２２が形成されていない位置においてＳｉＣ基板１２の上面１２ａに露出しており、上部電極５０に接続されている。また、ボディ領域２４は、ソース領域２２の下側でゲート絶縁膜１６に接している。
【００１７】
ドリフト領域２６は、ソース領域２２よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域２６は、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４の下側でゲート絶縁膜１６に接している。
【００１８】
ドレイン領域２８は、ドリフト領域２６よりもｎ型不純物濃度が高いｎ型領域である。ドレイン領域２８は、ドリフト領域２６の下側に形成されている。ドレイン領域２８は、ＳｉＣ基板１２の下面１２ｂに露出しており、下部電極５２に接続されている。
【００１９】
ゲート電極１８に所定の電位を印加すると、ゲート絶縁膜１６近傍のボディ領域２４がｎ型に反転する。これによって、図３に示すように、チャネル３０が形成される。さらに、下部電極５２と上部電極５０の間に下部電極５２がプラスとなる電圧を印加すると、ソース領域２２から、チャネル３０とドリフト領域２６を介して、ドレイン領域２８に向かって電子が流れる。すなわち、ＭＯＳＦＥＴ１０がオンする。
【００２０】
上記の通り、チャネル３０は、ゲート絶縁膜１６近傍のボディ領域２４に形成される。すなわち、チャネル３０は、ゲート絶縁膜１６とボディ領域２４の界面（すなわち、トレンチ１４の側面１４ａ）に隣接するように形成される。したがって、電子がチャネル３０を流れる際には、電子が側面１４ａに沿って流れる。仮に側面１４ａが荒れているとすると、電子が荒れた側面１４ａによって散乱される。この現象は、ラフネス散乱と呼ばれる。このため、側面１４ａが荒れていると、チャネル移動度が低くなる。しかしながら、後述するように、本実施形態のＭＯＳＦＥＴ１０では、製造工程において、ボディ領域２４が露出する範囲内の側面１４ａが平坦化されている。このため、ラフネス散乱が生じ難い。したがって、ＭＯＳＦＥＴ１０のチャネル移動度は高い。
【００２１】
次に、ＭＯＳＦＥＴ１０の製造工程について説明する。まず、図４に示すように、上面１２ａがｃ面であるＳｉＣ基板１２を用意する。この段階では、ＳｉＣ基板１２の全体が、ドリフト領域２６と略同じｎ型不純物濃度を有するｎ型半導体領域である。この製造方法では、図５に示すフローチャートに従って、ＳｉＣ基板１２に対して加工を行う。
【００２２】
イオン注入工程Ｓ２では、上面１２ａ側からＳｉＣ基板１２に不純物を注入する。より詳細には、図６に示すように、ボディ領域２４を形成すべき領域にｐ型不純物を注入する。また、ソース領域２２を形成すべき領域にｎ型不純物を注入する。
【００２３】
トレンチ形成工程Ｓ４では、異方性エッチングによって、図７に示すようにＳｉＣ基板１２の上面１２ａにトレンチ１４を形成する。図示しないマスクを用いてＳｉＣ基板１２の上面１２ａを部分的にエッチングすることによって、トレンチ１４を形成する。トレンチ１４は、側面１４ａがＳｉＣ基板１２のｍ面と略平行となるように形成する。また、ソース領域２２に相当する領域（すなわち、イオン注入工程Ｓ２でｎ型不純物が注入された領域）とボディ領域２４に相当する領域（すなわち、イオン注入工程Ｓ２でｐ型不純物が注入された領域）を貫通するように、トレンチ１４を形成する。エッチングによってトレンチ１４を形成すると、トレンチ１４の側面１４ａが荒れた状態となる。この段階では、トレンチ１４の側面１４ａの表面粗さＲａは、約１．５ｎｍである。また、この段階では、トレンチ１４の側面１４ａとＳｉＣ基板１２の上面１２ａは、これらの境界部１３において略直角に接続されている。すなわち、境界部１３は、角状に形成されている。トレンチ１４の形成に用いた図示しないマスクは、トレンチ１４の形成後に除去される。
【００２４】
保護膜形成工程Ｓ６は、２段階に分けて実施する。第１段階では、図８に示すように、ＳｉＣ基板１２の上面１２ａ及びトレンチ１４の内面（すなわち、側面１４ａと底面１４ｂ）に、保護膜６０を成長させる。保護膜６０は、グラファイトにより構成された膜である。保護膜６０の膜厚は、上面１２ａ上では厚く、トレンチ１４内では薄い。スパッタリングやプラズマＣＶＤによって、このように膜厚を変化させて保護膜６０を形成することができる。
【００２５】
保護膜形成工程Ｓ６の第２段階では、Ｏ２プラズマエッチング等の等方性エッチングによって、保護膜６０をエッチングする。ここでは、図９に示すように、トレンチ１４内の保護膜６０を除去して、トレンチ１４の側面１４ａ及び底面１４ｂを露出させる。また、境界部１３近傍の保護膜６０を除去して、境界部１３に隣接する範囲６２内のＳｉＣ基板１２の上面１２ａを露出させる。なお、範囲６２の幅は、ソース領域２２の幅よりも狭い。また、範囲６２の幅は、ソース領域２２の厚みと略等しい。範囲６２の外側（すなわち、境界部１３から離れた位置）のＳｉＣ基板１２の上面１２ａには、保護膜６０を残存させる。エッチング前において上面１２ａ上の保護膜６０の厚みがトレンチ１４内の保護膜６０の厚みよりも厚いので、等方性エッチングによってトレンチ１４内の保護膜６０を除去するとともに上面１２ａ上に保護膜６０を残存させることができる。また、境界部１３の近傍では、保護膜６０の側面からエッチングが進行するので、境界部１３に隣接する範囲６２内の保護膜６０を除去することができる。
【００２６】
熱処理工程Ｓ１０では、アルゴン等の不活性ガス雰囲気下で、１５００℃以上の温度でＳｉＣ基板１２を熱処理する。熱処理により、イオン注入工程Ｓ２でＳｉＣ基板１２に注入された不純物が活性化する。これによって、図１０に示すように、ソース領域２２及びボディ領域２４が形成される。すなわち、トレンチ１４に接する位置に、ソース領域２２とボディ領域２４とドリフト領域２６からなるスイッチング部が形成される。なお、熱処理工程Ｓ１０においては、保護膜６０によって、上面１２ａからＳｉＣ基板１２のシリコンが外方拡散することが抑制される。
【００２７】
また、熱処理時に、ＳｉＣ基板の露出している表面でマイグレーションが起きる。他方、保護膜６０によって覆われている表面では、マイグレーションは抑制される。すなわち、範囲６２内のＳｉＣ基板１２の上面１２ａとトレンチ１４の側面１４ａ及び底面１４ｂ（すなわち、露出している表面）ではマイグレーションが起きる。保護膜６０によって覆われているＳｉＣ基板１２の上面１２ａでは、マイグレーションはほとんど起こらない。
【００２８】
境界部１３は、マイグレーションによって曲面化する。すなわち、境界部１３が、ＳｉＣ基板１２の上面１２ａとトレンチ１４の側面１４ａを滑らかに接続する曲面形状となる。曲面化した境界部１３は、ソース領域２２の下端よりも上側に形成される。すなわち、ボディ領域２４が露出している範囲のトレンチ１４の側面１４ａは、曲面化されず、元の平面形状を維持している。
【００２９】
また、一般に、マイグレーションが起きると、ＳｉＣ基板の表面粗さが変化する。より詳細には、ＳｉＣ基板のｍ面はマイグレーションによって平坦化する。他方、ＳｉＣ基板のｃ面は、マイグレーションによってステップバンチングが形成されるので、粗面化する。トレンチ１４の側面１４ａは、上述したようにｍ面と略平行である。したがって、側面１４ａはマイグレーションによって平坦化する。具体的には、側面１４ａの表面粗さＲａは、熱処理後に約０．４ｎｍとなる。保護膜６０によって覆われているＳｉＣ基板１２の上面１２ａでは、マイグレーションがほとんど起きない。したがって、ｃ面である上面１２ａが粗面化することが防止される。他方、境界部１３の曲面化した表面（すなわち、範囲６２内の表面）は、ｍ面に対して大きく傾斜しているので、境界部１３の表面は粗面化する。
【００３０】
熱処理が完了したら、Ｏ２アッシングにより、保護膜６０を除去する。
【００３１】
底部絶縁層形成工程Ｓ１２では、熱ＣＶＤによって、図１１に示すようにトレンチ１４内に底部絶縁層１７を成長（堆積）させる。また、ここでは、ＳｉＣ基板１２の上面１２ａ上にも底部絶縁層１７が成長する。熱処理工程Ｓ１０でＳｉＣ基板１２の境界部１３が曲面化されているので、図１６に示すようなオーバーハングは生じない。このため、トレンチ１４内に隙間なく底部絶縁層１７を形成することができる。すなわち、トレンチ１４内の底部絶縁層１７の内部にボイドが形成されることを防止することができる。
【００３２】
底部絶縁層エッチング工程Ｓ１４では、底部絶縁層１７をエッチングする。ここでは、図１２に示すように、ＳｉＣ基板１２の上面１２ａ上の底部絶縁層１７を除去する。また、トレンチ１４内の底部絶縁層１７の上部を除去し、トレンチ１４の底部に底部絶縁層１７を残存させる。ここでは、底部絶縁層１７の上面が、ボディ領域２４の下端よりも下側に位置するように底部絶縁層１７をエッチングする。エッチング前の底部絶縁層１７の内部にボイドが形成されていないので、トレンチ１４内の底部絶縁層１７を均一にエッチングすることができる。したがって、エッチング後に、底部絶縁層１７の上面が略平坦となる。すなわち、エッチング後の底部絶縁層１７の上面に凹部が形成されることを防止することができる。
【００３３】
ゲート絶縁膜形成工程Ｓ１６では、熱酸化またはＣＶＤによって、図１３に示すように、底部絶縁層１７の上部のトレンチ１４の側面１４ａにゲート絶縁膜１６を形成する。ここでは、ＳｉＣ基板１２の上面１２ａにもゲート絶縁膜１６が形成される。
【００３４】
ゲート電極形成工程Ｓ１８では、図１４に示すようにゲート電極１８をトレンチ１４内に成長（堆積）させる。また、ここでは、ＳｉＣ基板１２の上面１２ａ上にもゲート電極１８が成長する。熱処理工程Ｓ１０でＳｉＣ基板１２の境界部１３が曲面化されているので、図１６に示すようなオーバーハングは生じない。このため、トレンチ１４内に隙間なくゲート電極１８を形成することができる。すなわち、トレンチ１４内のゲート電極１８の内部にボイドが形成されることを防止することができる。
【００３５】
ゲート電極エッチング工程Ｓ２０では、ゲート電極１８をエッチングする。ここでは、図１５に示すようにＳｉＣ基板１２の上面１２ａ上のゲート電極１８を除去する。また、トレンチ１４内のゲート電極１８の上面がＳｉＣ基板１２の上面１２ａよりも僅かに下側に位置するように、トレンチ１４内のゲート電極１８をエッチングする。エッチング前のゲート電極１８にボイドが形成されていないので、トレンチ１４内のゲート電極１８を均一にエッチングすることができる。したがって、エッチング後に、ゲート電極１８の上面が略平坦となる。すなわち、エッチング後のゲート電極１８の上面に凹部が形成されることを防止することができる。
【００３６】
その後、上面側加工工程Ｓ２２で、上面１２ａ上のゲート絶縁膜１６を除去し、図１に示す層間絶縁膜２０及び上部電極５０を形成する。次に、下面側加工工程Ｓ２４で、ドレイン領域２８と下部電極５２を形成する。これによって、図１に示すＭＯＳＦＥＴ１０が完成する。
【００３７】
以上に説明したように、この製造方法では、熱処理によってトレンチ１４の上端の境界部１３を曲面化することで、成長時に底部絶縁層１７の内部にボイドが形成されることを防止する。このため、エッチング後の底部絶縁層１７の上面に凹部が形成されることが防止される。底部絶縁層１７の上面に凹部が形成されると、その凹部の部分で底部絶縁層１７が局所的に薄くなり、底部絶縁層１７の耐圧が低下する。また、底部絶縁層１７の上面に凹部が形成されると、ゲート容量が増加する。底部絶縁層１７の上面に凹部が形成されることを防止することで、これらの問題を防止することができる。
【００３８】
また、この製造方法では、境界部１３を曲面化することで、成長時にゲート電極１８の内部にボイドが形成されることを防止する。このため、エッチング後のゲート電極１８の上面に凹部が形成されることが防止される。ゲート電極１８の上面を意図した形状に正確に形成することができる。
【００３９】
また、この製造方法では、境界部１３とトレンチ１４の側面１４ａが露出している状態で、不活性ガス中でＳｉＣ基板１２を熱処理することによって、境界部１３を曲面化する。この方法によれば、ＳｉＣ基板１２の露出している表面でマイグレーションが起きることで、境界部１３が曲面化される。境界部１３を曲面化するための別の方法として、水素エッチング、犠牲酸化またはドライエッチング等が挙げられる。しかしながら、これらの方法では、曲面化後に境界部１３が極めて荒れた状態となる。さらに、露出している側面１４ａ等も極めて荒れた状態となる。これに対し、本実施形態の方法（不活性ガス中の熱処理により曲面化する方法）では、上記のエッチングを用いる方法に比べて、境界部１３及び側面１４ａの荒れを抑制することができる。なお、上述したように、本実施形態の方法でも、境界部１３は熱処理中に粗面化される。しかしながら、上記のエッチングを用いる方法に比べれば、本実施形態の方法で境界部１３が粗面化される程度はかなり少ない。
【００４０】
また、この製造方法では、上面１２ａ（すなわち、ｃ面）と側面１４ａ（すなわち、ｍ面）の特性の差を考慮して、側面１４ａを平坦化するとともに上面１２ａが粗面化することを防止する。すなわち、側面１４ａは熱処理によって平坦化する特性を有するので、側面１４ａが露出した状態で熱処理を行うことで、側面１４ａを平坦化する。また、上面１２ａは熱処理によってステップバンチングが形成されて粗面化する特性を有するので、上面１２ａが保護膜６０で覆われた状態で熱処理を行うことで、上面１２ａの粗面化を防止する。したがって、この方法によれば、上面１２ａと側面１４ａが平坦なＭＯＳＦＥＴ１０を製造することができる。上面１２ａが平坦であるので、上部電極５０を好適にソース領域２２及びボディ領域２４に接触させることができる。また、側面１４ａが平坦であるので、ＭＯＳＦＥＴ１０の高いチャネル移動度を実現することができる。
【００４１】
また、上述したように、曲面化した境界部１３の表面は、熱処理時にある程度粗面化する。上記の製造方法では、曲面化する領域が、ソース領域２２の下端よりも上側に位置するように熱処理工程Ｓ１０を実施する。すなわち、ソース領域２２が露出している表面のみが曲面化される。このため、ボディ領域２４が露出しているトレンチ１４の側面１４ａは、曲面化されず、粗面化されない。上述したように、ボディ領域２４が露出しているトレンチ１４の側面１４ａは、平坦化される。このため、高いチャネル移動度を実現することができる。また、ソース領域２２にはチャネル３０が形成されないので、ソース領域２２の表面が粗面化されても、チャネル移動度には影響しない。
【００４２】
また、上述したように、範囲６２の幅は、ソース領域２２の幅よりも狭い。このため、ソース領域２２の一部が保護膜６０に覆われ、保護膜６０に覆われた範囲内のソース領域２２の上面が平坦なまま維持される。したがって、その平坦な上面を介してソース領域２２と上部電極５０を好適に接続することができる。また、上述したように、範囲６２の幅は、ソース領域２２の厚みと略等しい。このため、境界部１３を滑らかなラウンド形状に曲面化することができる。
【００４３】
なお、上述した実施形態では、ＳｉＣ基板１２の上面１２ａがシリコン面であったが、上面１２ａがカーボン面であってもよい。
【００４４】
また、上述した実施形態では、保護膜６０はグラファイトにより構成されていたが、保護膜６０の材料としては他の種々の材料を採用することができる。但し、保護膜６０の材料としては、炭素を含む材料が好ましい。例えば、保護膜６０が、ダイヤモンドライクカーボンにより構成されていてもよい。また、保護膜６０は、上述した熱処理に耐える耐熱性を有しているが、１８００℃以上の耐熱性を有することが好ましい。
【００４５】
また、上述した実施形態では、不活性ガス中で熱処理を行うことで、境界部１３を曲面化した。なお、不活性ガスは、境界部１３を曲面化する際の熱処理温度においてＳｉＣ基板と化学反応を起こさないガスを意味する。不活性ガスとして、例えば、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、窒素等を採用することができる。
【００４６】
また、上述した実施形態では、範囲６２の外部のＳｉＣ基板１２の上面１２ａの全体が保護膜６０に覆われた状態でＳｉＣ基板１２の熱処理を行った。しかしながら、熱処理時に、範囲６２の外部の上面１２ａの一部が保護膜６０に覆われていなくてもよい。このような構成でも、保護膜６０に覆われている範囲の上面１２ａの平坦性を確保することができる。
【００４７】
また、上述した実施形態では、ボディ領域２４をイオン注入により形成したが、ボディ領域２４をエピタキシャル成長により形成してもよい。
【００４８】
また、上述した実施形態では、ｎチャネル型のＭＯＳＦＥＴ１０の製造方法について説明したが、実施形態の技術を用いて、ｐチャネル型のＭＯＳＦＥＴやＩＧＢＴを製造してもよい。
【００４９】
また、上述した実施形態では、トレンチ１４の側面１４ａがｍ面と略平行であったが、側面１４ａがｍ面に対して１０°以内の角度で傾斜していてもよい。このように側面１４ａがｍ面に対して少し傾斜していても、熱処理により側面１４ａを平坦化することができる。
【００５０】
また、上述した実施形態では、トレンチ１４を形成した後に保護膜６０を形成したが、保護膜６０を形成した後にトレンチ１４を形成してもよい。
【００５１】
また、上述した実施形態では、底部絶縁層１７が請求項の埋め込み材の一例であると共に、ゲート電極１８も請求項の埋め込み材の一例である。底部絶縁層の形成時とゲート電極の形成時の何れか一方にのみ、本明細書の技術を適用してもよい。また、底部絶縁層を形成しなくてもよい。
【００５２】
本明細書が開示する製造方法の構成を以下に説明する。本明細書に開示の一例に係る製造方法では、半導体基板がＳｉＣ基板であり、トレンチが形成される半導体基板の表面がｃ面に沿って伸びており、トレンチの側面がｍ面に沿って伸びる。なお、「表面がｃ面に沿って伸びる」は、表面とｃ面とが成す角度が１０°以下であることを意味する。また、「側面がｍ面に沿って伸びる」は、側面とｍ面とが成す角度が１０°以下であることを意味する。このような構成によれば、熱処理時にトレンチの側面が平坦化される。
【００５３】
本明細書に開示の一例に係る製造方法では、半導体基板内に、トレンチに隣接するとともに半導体基板の表面に露出する第１導電型の第１領域と、第１領域の裏面側でトレンチに隣接する第２導電型の第２領域と、第２領域の裏面側でトレンチに隣接する第１導電型の第３領域を備えるスイッチング部を形成する工程をさらに有する。境界部を曲面化する工程では、トレンチの側面のうちの第１領域の裏面側端部よりも表面側の範囲が曲面化される。このような構成によれば、チャネルが形成される第２領域が露出している範囲のトレンチの側面が粗面化することを防止することができる。これによって、チャネル移動度が高い絶縁ゲート型スイッチング素子を製造することができる。
【００５４】
本明細書に開示の一例に係る製造方法では、埋め込み材が絶縁体である。この製造方法は、埋め込み材をエッチングした後にトレンチの側面にゲート絶縁膜を形成する工程と、ゲート絶縁膜を形成した後にトレンチ内にゲート電極を形成する工程を有する。この構成によれば、トレンチ内に絶縁体を好適に形成することができる。
【００５５】
本明細書に開示の一例に係る製造方法は、境界部を曲面化した後であって、埋め込み材を成長させる前に、トレンチの内面にゲート絶縁膜を形成する工程を有する。埋め込み材が、ゲート電極である。この構成によれば、トレンチ内にゲート電極を好適に形成することができる。
【００５６】
本明細書に開示の一例に係る製造方法では、保護膜を形成する工程において、半導体基板の表面に保護膜を形成するとともに前記側面に半導体基板の表面上の保護膜よりも薄い保護膜を形成する。境界部を露出させる工程では、前記側面上の保護膜が除去されるとともに半導体基板の表面上の保護膜の一部が残存するように保護膜をエッチングする。この構成によれば、保護膜を容易に形成することができる。
【００５７】
本明細書に開示の一例に係る製造方法は、境界部を曲面化する前に、半導体基板に不純物を注入する工程をさらに有する。このような構成によれば、曲面化のための熱処理時に、不純物を活性化させることができる。
【００５８】
本明細書に開示の一例に係る絶縁ゲート型スイッチング素子は、表面にトレンチが形成されている半導体基板と、前記トレンチ内に形成されている底部絶縁層と、前記底部絶縁層の上部の前記トレンチの側面を覆っているゲート絶縁膜と、前記底部絶縁層の上部の前記トレンチ内に形成されているゲート電極を有している。前記トレンチの側面と前記表面との接続部が、曲面形状を有する。
【００５９】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００６０】
１０：ＭＯＳＦＥＴ
１２：ＳｉＣ基板
１２ａ：上面
１２ｂ：下面
１３：境界部
１４：トレンチ
１４ａ：側面
１４ｂ：底面
１６：ゲート絶縁膜
１７：底部絶縁層
１８：ゲート電極
２０：層間絶縁膜
２２：ソース領域
２４：ボディ領域
２６：ドリフト領域
２８：ドレイン領域
３０：チャネル
５０：上部電極
５２：下部電極
６０：保護膜
６２：範囲
【図１】
2016082096.tif 000003
【図２】
2016082096.tif 000004
【図３】
2016082096.tif 000005
【図４】
2016082096.tif 000006
【図５】
2016082096.tif 000007
【図６】
2016082096.tif 000008
【図７】
2016082096.tif 000009
【図８】
2016082096.tif 000010
【図９】
2016082096.tif 000011
【図１０】
2016082096.tif 000012
【図１１】
2016082096.tif 000013
【図１２】
2016082096.tif 000014
【図１３】
2016082096.tif 000015
【図１４】
2016082096.tif 000016
【図１５】
2016082096.tif 000017
【図１６】
2016082096.tif 000018
【図１７】
2016082096.tif 000019
【図１８】
2016082096.tif 000020