(57)【要約】      （修正有）【課題】スイッチングのときに発生する高周波漏れ電流を低減できる系統連係型インバータを提供する。【解決手段】漏れ電流の低減のための系統連係型インバータは、インバータ部２２０及びフィルタ部２３０を含んで構成され、インバータ部２２０は、直流入力電源の両端に並列に接続される第１のスイッチング素子Ｓ２と、互いに直列に接続されたダイオードＤ１及び第２のスイッチング素子Ｓ４と、を含んで構成され、第１のスイッチング素子Ｓ２は、互いに直列に接続されたダイオードＤ１及び第２のスイッチング素子Ｓ４と並列に接続される。漏れ電流の低減のための系統連係型インバータ装置において、電流の通路になるスイッチング素子の個数を少なくすることにより、スイッチング素子で発生する損失を低減できるのみでなく、スイッチング素子のスイッチングのときに発生する漏れ電流の量を低減できるという利点がある。【選択図】図３
2016082855.tif 000002
【特許請求の範囲】
【請求項１】
インバータ部及びフィルタ部を含む系統連係型インバータにおいて、
前記インバータ部は、
直流入力電源の両端に並列に接続される第１のスイッチング素子（Ｓ２）と、
互いに直列に接続されたダイオード（Ｄ１）及び第２のスイッチング素子（Ｓ４）と、を含み、
前記第１のスイッチング素子（Ｓ２）は、前記互いに直列に接続されたダイオード（Ｄ１）及び第２のスイッチング素子（Ｓ４）と並列に接続されることを特徴とする漏れ電流の低減のための系統連係型インバータ。
【請求項２】
前記第１のスイッチング素子（Ｓ２）及び第２のスイッチング素子（Ｓ４）は、電界効果トランジスタ（ＦＥＴ）であることを特徴とする請求項１に記載の漏れ電流の低減のための系統連係型インバータ。
【請求項３】
前記フィルタ部の両端は、前記第１のスイッチング素子の一端（Ｎ１）と前記ダイオードと第２のスイッチング素子が接続されるノード（Ｎ３）にそれぞれ電気的に接続されることを特徴とする請求項１に記載の漏れ電流の低減のための系統連係型インバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、漏れ電流の低減のための系統連係型インバータに関し、特に、スイッチングのときに発生する高周波漏れ電流を低減できる系統連係型インバータに関する。
【背景技術】
【０００２】
インバータは、太陽光電池アレイなどのような電池から出力される直流電源をスイッチング回路を用いて商用交流電圧に変化させる回路である。
【０００３】
ＩＧＢＴのような高速スイッチング素子の発達によって電圧型ＰＷＭインバータのスイッチング周波数の増加が可能になり、それによって非常に優れた動作特性を有するようになった。しかしながら、ＰＷＭインバータにより駆動される誘導電動機等の負荷は、正弦波の電圧と電流を得るために高いスイッチング周波数を必要とし、このスイッチング動作が起こるたびに電圧と電流は急激な変化を引き起こすことになる。つまり、毎回スイッチングのときに電圧及び電流の変化が非常に大きいため、無視できない量の高周波漏れ電流（Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ  Ｌｅａｋａｇｅ  Ｃｕｒｒｅｎｔ）が発生することになる。
【０００４】
特に、漏れ電流の低減のための系統連係型インバータと関連する従来技術としては韓国登録特許第１０−１０３０８０７号（以下、「特許文献１」とする。）があり、図１は、従来の系統連係型インバータと関連する従来技術の特許文献１に開示されている回路構成を示す図である。
【０００５】
図１を参照すると、従来の系統連係型インバータ１０は、フライバックコンバータ部１１、インバータ部１２及びフィルタ部１３を含んでなる。前記フライバックコンバータ部１１は、入力直流電圧（Ｖｉｎ）を断続（ｃｈｏｐｐｉｎｇ）して全波整流された正弦波形態のコンバータ出力電圧（Ｖ１）を出力する。又、前記フライバックコンバータ部１１は、前記コンバータ出力電圧（Ｖ１）が前記入力直流電圧（Ｖｉｎ）と絶縁されるようにする。
【０００６】
前記インバータ部１２は、前記フライバックコンバータ部１１から出力されるコンバータ出力電圧（Ｖ１）を一定の周期で負（−）の方向に極性を切り換えて正弦波形態の出力交流電圧（Ｖ２）を出力する。即ち、前記インバータ部１２は、前記コンバータ出力電圧（Ｖ１）の奇数周期目の半波又は偶数周期目の半波を負（−）の方向に切り換えて、前記コンバータ出力電圧（Ｖ１）が正弦波形態の電圧になるようにする。
【０００７】
又、前記インバータ部１２は、４つのスイッチがブリッジの形状に接続されたフル−ブリッジタイプで構成される。
【０００８】
前記フィルタ部１３は、前記出力交流電圧（Ｖ２）をフィルタして系統電源２０に連係するフィルタされた出力交流電圧（Ｖｏ）を出力し、断続スイッチの断続動作によって発生した周波数のリップルを除去する役割をする。又、前記フィルタ部１３は、前記インバータ部１２の出力端の一端及び前記系統電源２０の一端を互いに接続する。
【０００９】
図２は、他の従来技術の系統連係型インバータの回路構成を示す図であり、フィルタ部の構成は図１における回路構成とは異なる。フィルタ部２３を除いた他の構成は、図１における回路構成と同一であり、フィルタ部は、図１とは異なり、２つのスイッチング素子を含むように構成されている。
【００１０】
このような従来の系統連係型インバータはインバータ部で４つのスイッチング素子を使用するようになっている。
【００１１】
しかしながら、このような従来の系統連係型インバータは、電力の伝達のとき、複数のスイッチング素子により電流の通路が形成されて電力損失が増加するという問題点があった。
【００１２】
又、スイッチング素子でスイッチング動作が起こるたびに発生する電圧と電流の急激な変化による漏れ電流も増加するという問題点があった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】韓国登録特許第１０−１０３０８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、上述した問題点を解決するためになされたものであって、本発明によると、電流の通路になるスイッチング素子の個数を少なくして電力損失を低減できるのみでなく、漏れ電流の量を低減できる系統連係型インバータを提供することができる。
【課題を解決するための手段】
【００１５】
本発明の実施例による系統連係型インバータは、インバータ部及びフィルタ部を含んで構成され、前記インバータ部は、直流入力電源の両端に並列に接続される第１のスイッチング素子（Ｓ２）と、互いに直列に接続されたダイオード（Ｄ１）及び第２のスイッチング素子（Ｓ４）と、を含んで構成され、前記第１のスイッチング素子（Ｓ２）は、前記互いに直列に接続されたダイオード（Ｄ１）及び第２のスイッチング素子（Ｓ４）と並列に接続されることを特徴とする。
【００１６】
望ましい実施例において、前記第１のスイッチング素子（Ｓ２）及び第２のスイッチング素子（Ｓ４）は、電界効果トランジスタ（ＦＥＴ）である。
【００１７】
望ましい実施例において、前記フィルタ部の両端は、前記第１のスイッチング素子（Ｓ２）の一端と前記ダイオードと第２のスイッチング素子（Ｓ４）が接続されるノードにそれぞれ電気的に接続される。
【発明の効果】
【００１８】
本発明によると、系統連係型インバータ装置において、電流の通路になるスイッチング素子の個数を少なくすることにより、スイッチング素子で発生する電力損失を低減できるのみでなく、スイッチング素子のスイッチングのときに発生する漏れ電流の量を低減できるという利点がある。
【図面の簡単な説明】
【００１９】
【図１】従来技術の系統連係型インバータの回路構成を示す図である。
【図２】他の従来技術の系統連係型インバータの回路構成を示す図である。
【図３】本発明の実施例による系統連係型インバータの構成を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明による実施例を添付の図面を参照して詳細に説明する。しかしながら、本発明はこの実施例によって限定されるものではない。
【００２１】
図３は、本発明の実施例による系統連係型インバータの構成を示す図である。
【００２２】
図３を参照すると、本発明の実施例による系統連係型インバータは、インバータ部２２０とフィルタ部２３０とを含んで構成される。
【００２３】
前記インバータ部２２０で直流入力電源（ＶＤＣ）をスイッチング動作により一定の周波数を有する交流電源に変換した後、前記フィルタ部２３０でノイズの除去などにより安定した電源を供給する。
【００２４】
前記インバータ部２２０は、直流入力電源（ＶＤＣ）の両端に並列に接続される第１のスイッチング素子（Ｓ２）及び直列に接続されたダイオード（Ｄ１）と第２のスイッチング素子（Ｓ４）で構成される。前記第１のスイッチング素子（Ｓ２）は、前記直列に接続されたダイオード（Ｄ１）及び第２のスイッチング素子（Ｓ４）と並列に接続される。
前記インバータ部２２０では、前記第１のスイッチング素子（Ｓ２）及び前記第２のスイッチング素子（Ｓ４）を所定の周波数でスイッチングして直流入力電源（ＶＤＣ）を所望の周波数を有する交流電源に変換する。
【００２５】
４つのスイッチング素子を用いて直流入力電源をスイッチングして交流電圧に変換させる従来のインバータと異なり、本発明では、２つのスイッチング素子のみを用いて入力直流電源を交流電源に変換する。
【００２６】
各素子が接続されるノードを用いて説明すると、前記第１のスイッチング素子（Ｓ２）の両端は、直流入力電源の両端であるノード１（Ｎ１）及びノード２（Ｎ２）にそれぞれ接続され、前記第２のスイッチング素子（Ｓ４）の一端は前記ノード２に接続され、前記第２のスイッチング素子（Ｓ４）の他端はノード３（Ｎ３）に接続される。前記ダイオードの一端は前記ノード３（Ｎ３）に接続され、前記ダイオードの他端は前記ノード１（Ｎ１）に接続される。
【００２７】
前記第１のスイッチング素子（Ｓ２）及び第２のスイッチング素子（Ｓ４）は、電界効果トランジスタ（ＦＥＴ）で実現される。
【００２８】
前記フィルタ部２３０の両端は、前記第１のスイッチング素子の一端であるノード１（Ｎ１）と前記ダイオード（Ｄ１）と第２のスイッチング素子（Ｓ４）が互いに接続されるノード３（Ｎ３）にそれぞれ電気的に接続される。
【符号の説明】
【００２９】
２２０：インバータ部
２３０：フィルタ部
【図１】
2016082855.tif 000003
【図２】
2016082855.tif 000004
【図３】
2016082855.tif 000005