(57)【要約】【課題】簡単な回路構成で、基準信号の供給停止時に出力信号の周波数を正常な値に維持することが可能なＰＬＬ回路および当該ＰＬＬ回路を用いた同期システムを提供する。【解決手段】ＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、前記位相比較信号を受けるフィルタ回路とを備え、前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の信号を出力し、さらに、前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を備え、前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である。【選択図】図２
2016082315.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器と、
前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、
前記位相比較信号を受けるフィルタ回路とを備え、
前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の信号を出力し、
さらに、
前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を備え、
前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である、ＰＬＬ回路。
【請求項２】
前記可変容量回路は、ハイインピーダンス状態から前記制御容量値を有する状態へ変更することが可能である、請求項１に記載のＰＬＬ回路。
【請求項３】
前記ＰＬＬ回路がアンロック状態になると前記可変容量回路の前記制御容量値を有する状態への変更が行われる、請求項１または請求項２に記載のＰＬＬ回路。
【請求項４】
前記基準信号が存在する状態になると前記可変容量回路における前記制御容量値への変更が解除される、請求項１から請求項３のいずれか１項に記載のＰＬＬ回路。
【請求項５】
前記可変容量回路は、フィルムコンデンサを含む、請求項１から請求項４のいずれか１項に記載のＰＬＬ回路。
【請求項６】
タイミング信号を出力するＰＬＬ回路と、
前記タイミング信号を用いて互いに同期して動作する複数の装置とを備え、
前記ＰＬＬ回路は、
電圧制御発振器と、
前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、
前記位相比較信号を受けるフィルタ回路とを含み、
前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の前記タイミング信号を出力し、
さらに、
前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を含み、
前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である、同期システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路および同期システムに関する。
【背景技術】
【０００２】
ケーブルテレビ等の放送局では、ＰＬＬ回路を用いて複数の放送用装置を同期させている。具体的には、当該ＰＬＬ回路は、ＧＰＳまたはルビジウム発振器から出力される基準信号を受けて、当該基準信号に同期したクロック信号を作成し、作成したクロック信号を各放送用装置へ分配することにより、各放送用装置を同期させている。
【０００３】
しかしながら、一般に、ＰＬＬ回路は、ケーブルの断線等によって基準信号の供給が停止した状態になると、正常な周波数のクロック信号を出力することができなくなる。
【０００４】
特許文献１（特開２０１３−１５３２４１号公報）には、基準信号の供給が停止した状態において無線基地局同士の同期を保つための技術として、以下のような基地局が開示されている。すなわち、基地局は、他の基地局と同期するための同期信号を処理する基地局であって、ＧＰＳ衛星から受信した信号および他の基地局から受信した信号の何れかを選択するセレクタと、前記セレクタで選択された信号に基づいて基準パルスを提供する同期部とを備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１５３２４１号公報
【特許文献２】特開２０１３−１５３２４２号公報
【特許文献３】特開２０１２−２４２１９０号公報
【非特許文献】
【０００６】
【非特許文献１】「リニアＩＣ実用回路マニュアル」、横井与次郎  著、株式会社ラジオ技術社、1977年発行
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、基準信号の供給が停止した場合においても、復旧までの間、上記ＰＬＬ回路が、正常時とほぼ同じ周波数のクロック信号を各放送用装置へ供給することができれば、各放送用装置は安定的に同期を継続することができる。
【０００８】
たとえば、正常時にＰＬＬ回路におけるＶＣＯ（電圧制御発振器：Ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ）への制御電圧をＡＤ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換し、ＡＤ変換により得られたデジタル値を記憶装置に記憶させる。そして、基準信号の供給が停止した場合に、記憶装置に記憶されたデジタル値をＤＡ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ）変換し、ＤＡ変換により得られた電圧をＶＣＯへ制御電圧として供給する。これにより、当該ＰＬＬ回路は、基準信号の供給が停止した場合においても、正常時とほぼ同じ周波数のクロック信号を各放送用装置へ供給することができる。
【０００９】
しかしながら、このような方法では、複雑な回路が必要となり、製造コストが増大してしまう。
【００１０】
この発明は、上述の課題を解決するためになされたもので、その目的は、簡単な回路構成で、基準信号の供給停止時に出力信号の周波数を正常な値に維持することが可能なＰＬＬ回路および当該ＰＬＬ回路を用いた同期システムを提供することである。
【課題を解決するための手段】
【００１１】
（１）上記課題を解決するために、この発明のある局面に係るＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、前記位相比較信号を受けるフィルタ回路とを備え、前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の信号を出力し、さらに、前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を備え、前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である。
【００１２】
（６）上記課題を解決するために、この発明のある局面に係る同期システムは、タイミング信号を出力するＰＬＬ回路と、前記タイミング信号を用いて互いに同期して動作する複数の装置とを備え、前記ＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、前記位相比較信号を受けるフィルタ回路とを含み、前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の前記タイミング信号を出力し、さらに、前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を含み、前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である。
【００１３】
本発明は、このような特徴的な処理部を備える回路またはシステムとして実現することができるだけでなく、かかる特徴的な処理をステップとする方法として実現したり、かかるステップをコンピュータに実行させるためのプログラムとして実現したりすることができる。また、回路またはシステムの一部または全部を実現する半導体集積回路として実現することができる。
【発明の効果】
【００１４】
本発明によれば、簡単な回路構成で、基準信号の供給停止時に出力信号の周波数を正常な値に維持することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に係るケーブルテレビシステムの構成を示す図である。
【図２】図２は、本発明の実施の形態に係るＰＬＬ回路の構成を示す図である。
【図３】図３は、本発明の実施の形態に係るＰＬＬ回路における可変容量回路の構成を示す図である。
【図４】図４は、本発明の実施の形態に係る可変容量回路を簡略化した回路の構成を示す図である。
【図５】図５は、図４に示す回路の等価回路の構成を示す図である。
【図６】図６は、本発明の実施の形態に係るループフィルタの構成の一例を示す図である。
【図７】図７は、本発明の実施の形態に係るループフィルタの構成の他の例を示す図である。
【図８】図８は、本発明の実施の形態に係るＰＬＬ回路におけるＶＣＯの制御電圧の時間変化の一例を示す図である。
【図９】図９は、本発明の実施の形態に係るＰＬＬ回路におけるＶＣＯの制御電圧の時間変化の他の例を示す図である。
【図１０】図１０は、本発明の実施の形態に係るＰＬＬ回路において、切替部が可変容量回路のモード切替えを行う際の動作手順の一例を定めたフローチャートである。
【発明を実施するための形態】
【００１６】
最初に、本発明の実施形態の内容を列記して説明する。
【００１７】
（１）本発明の実施の形態に係るＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、前記位相比較信号を受けるフィルタ回路とを備え、前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の信号を出力し、さらに、前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を備え、前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である。
【００１８】
このように、位相比較部の出力と電圧制御発振器の入力との間に容量値を増加させることが可能な可変容量回路を設ける構成により、たとえば、基準信号の供給が停止したことによってＰＬＬ回路がアンロック状態へ遷移した場合に、可変容量回路が自己に充電された電圧をより長い期間出力することができる。すなわち、正常なレベルの制御電圧をより長い期間電圧制御発振器へ供給することができる。したがって、ＤＡ変換器を含む様な複雑な回路を用いることなく、簡単な回路構成で、基準信号の供給停止時に出力信号の周波数を正常な値に維持することができる。
【００１９】
（２）好ましくは、前記可変容量回路は、ハイインピーダンス状態から前記制御容量値を有する状態へ変更することが可能である。
【００２０】
このような構成により、たとえば、ＰＬＬ回路がロック状態にある場合において、可変容量回路によるＰＬＬ回路の追随性への影響を小さくすることができる。
【００２１】
（３）好ましくは、前記ＰＬＬ回路がアンロック状態になると前記可変容量回路の前記制御容量値を有する状態への変更が行われる。
【００２２】
このような構成により、ＰＬＬ回路がアンロック状態へ遷移した場合、正常なレベルの制御電圧を速やかに電圧制御発振器へ供給することができる。
【００２３】
（４）好ましくは、前記基準信号が存在する状態になると前記可変容量回路における前記制御容量値への変更が解除される。
【００２４】
このように、基準信号の供給が復旧したタイミングで、ＰＬＬ回路の追随性への影響が小さい状態へ可変容量回路を戻す構成により、ＰＬＬ回路をより早期にロック状態へ遷移させることができる。
【００２５】
（５）好ましくは、前記可変容量回路は、フィルムコンデンサを含む。
【００２６】
このように、他の種類のコンデンサに比べて漏れ電流の小さいフィルムコンデンサを用いる構成により、ＰＬＬ回路がアンロック状態へ遷移した場合に可変容量回路から出力される、電圧制御発振器への制御電圧の低下速度を抑えることができる。
【００２７】
（６）本発明の実施の形態に係る同期システムは、タイミング信号を出力するＰＬＬ回路と、前記タイミング信号を用いて互いに同期して動作する複数の装置とを備え、前記ＰＬＬ回路は、電圧制御発振器と、前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、前記位相比較信号を受けるフィルタ回路とを含み、前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の前記タイミング信号を出力し、さらに、前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を含み、前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である。
【００２８】
このように、位相比較部の出力と電圧制御発振器の入力との間に容量値を増加させることが可能な可変容量回路を設ける構成により、たとえば、基準信号の供給が停止したことによってＰＬＬ回路がアンロック状態へ遷移した場合に、可変容量回路が自己に充電された電圧をより長い期間出力することができる。すなわち、正常なレベルの制御電圧をより長い期間電圧制御発振器へ供給することができる。したがって、ＤＡ変換器を含む様な複雑な回路を用いることなく、簡単な回路構成で、基準信号の供給停止時に出力信号の周波数を正常な値に維持することができる。
【００２９】
また、ＰＬＬ回路から出力されるタイミング信号を用いて同期している各装置は、ＰＬＬ回路がアンロック状態となった場合でも、安定して同期を継続することができる。
【００３０】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００３１】
＜第１の実施の形態＞
図１は、本発明の実施の形態に係るケーブルテレビシステムの構成を示す図である。
【００３２】
図１を参照して、ケーブルテレビシステム（同期システム）１０１は、ＰＬＬ回路２０と、ヘッドエンド装置１１〜１６と、合波器１７と、宅内セットトップボックス１８と、テレビ１９とを備える。
【００３３】
ヘッドエンド装置１１〜１６と、合波器１７と、ＰＬＬ回路２０とは、放送の送信側、たとえばケーブルテレビ局に設置される。宅内セットトップボックス１８と、テレビ１９とは、放送の受信側、たとえば住宅用家屋に設置される。
【００３４】
ヘッドエンド装置１１は、ケーブルテレビ局において受信されたＢＳ放送の信号を合波器１７へ送る。ヘッドエンド装置１２は、ケーブルテレビ局において受信されたＣＳ放送の信号を合波器１７へ送る。ヘッドエンド装置１３は、ケーブルテレビ局において受信された地上波放送の信号を合波器１７へ送る。
【００３５】
ヘッドエンド装置１４は、番組供給会社から提供された番組の内容を示す放送用信号を合波器１７へ送る。ヘッドエンド装置１５は、ケーブルテレビ局が作成した番組の内容を示す放送用信号を合波器１７へ送る。ヘッドエンド装置１６は、インターネットから取得した信号を合波器１７へ送る。
【００３６】
合波器１７は、ヘッドエンド装置１１〜１６から受けた各信号を多重化して住宅用家屋等へ送信する。
【００３７】
宅内セットトップボックス１８は、合波器１７から信号を受信し、受信した信号に対して信号処理を行うことにより、テレビ１９において利用可能な信号に変換してテレビ１９へ送る。
【００３８】
ＰＬＬ回路２０は、たとえばＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）から基準信号を受信し、受信した基準信号に同期したタイミング信号を生成してヘッドエンド装置１１〜１６へ出力する。基準信号は、たとえば１０ＭＨｚの発振信号である。
【００３９】
ヘッドエンド装置１１〜１６は、ＰＬＬ回路２０から受けたタイミング信号を用いて、互いに同期して動作する。
【００４０】
なお、ＰＬＬ回路２０は、ヘッドエンド装置１１〜１６と別個に設けられる構成に限らず、たとえばヘッドエンド装置１１〜１６の各々に内蔵されてもよい。この場合、ヘッドエンド装置１１〜１６の各々は、自己のＰＬＬ回路２０を用いて基準信号に同期した信号を生成し、生成した信号に同期して動作することにより、互いに同期する。
【００４１】
また、ＰＬＬ回路２０は、基準信号をルビジウム発振器等、ＧＰＳ以外の装置から受けてもよいし、自己の内部回路により生成してもよい。
【００４２】
図２は、本発明の実施の形態に係るＰＬＬ回路の構成を示す図である。
【００４３】
図２を参照して、ＰＬＬ回路２０は、位相比較部２１と、ループフィルタ（フィルタ回路）２２と、ＶＣＯ（電圧制御発振器）２３と、可変容量回路２４と、切替部２５とを備える。
【００４４】
ループフィルタ２２は、位相比較部２１から受けた位相比較信号の周波数成分のうち、所定の周波数以上の成分を減衰させた信号をＶＣＯ２３の制御電圧として出力する。
【００４５】
ＶＣＯ２３は、たとえばループフィルタ２２から受けた制御電圧のレベルに応じた周波数の発振信号を生成して、位相比較部２１へ出力する。つまり、ＶＣＯ２３は、ループフィルタ２２を通過した信号のレベルに応じた周波数の信号を出力する。
【００４６】
また、ＶＣＯ２３は、自己の出力信号をＰＬＬ回路２０の出力信号、すなわちタイミング信号として、図１に示すヘッドエンド装置１１〜１６へ出力する。
【００４７】
位相比較部２１は、基準信号およびＶＣＯ２３の出力信号を比較して、比較結果を示す信号、具体的には、これらの信号の位相差を示す位相比較信号をループフィルタ２２へ出力する。
【００４８】
ＰＬＬ回路２０は、位相比較部２１、ループフィルタ２２およびＶＣＯ２３を含むループが正常に機能した場合、位相比較部２１が受ける２つの信号、すなわち基準信号およびＶＣＯ２３の出力信号の位相差がゼロとなるように動作する。これにより、タイミング信号は、基準信号に同期した信号となる。
【００４９】
以下、当該ループが正常に機能している状態をロック状態とも称し、当該ループが正常に機能していない状態をアンロック状態とも称する。ＰＬＬ回路２０は、たとえば、基準信号の供給が遮断された場合にアンロック状態となる。
【００５０】
ＰＬＬ回路２０がアンロック状態となった場合であっても、ＶＣＯ２３への制御電圧をロック状態とほぼ同じレベルに保持することができれば、ＶＣＯ２３の出力信号の周波数を所定範囲に維持することができる。
【００５１】
具体的には、たとえば、基準信号の供給が復旧するまでの間、ＶＣＯ２３の出力信号の周波数を所定の範囲に維持することができれば、ＰＬＬ回路２０は、安定的に図１におけるヘッドエンド装置１１〜１６の同期を継続することができる。
【００５２】
位相比較部２１の出力段は、たとえばチャージポンプ回路により構成され、ＰＬＬ回路２０がアンロック状態となった場合、ハイインピーダンス状態となる。
【００５３】
ループフィルタ２２は、ＰＬＬ回路２０がアンロック状態となった場合、自己が含むキャパシタに充電された電圧をＶＣＯ２３へ供給することにより、ＶＣＯ２３の出力信号の周波数を正常な範囲に維持するように動作する。
【００５４】
しかしながら、ＰＬＬ回路２０がアンロック状態となった場合におけるループフィルタ２２の出力電圧は、時間の経過とともに速い速度で減衰してしまうため、たとえば基準信号の供給が復旧するまでの間、ＶＣＯ２３の出力信号の周波数を正常な範囲に維持することができない。
【００５５】
ループフィルタ２２の含むキャパシタの容量値を大きくした場合、ループフィルタ２２の出力電圧の減衰を遅らせることができるが、これにより、ループフィルタ２２の特性が変わり、ＰＬＬ回路２０の追随性が悪化する等の問題が生じてしまう。したがって、ループフィルタ２２の含むキャパシタを容易に大きくすることはできない。
【００５６】
ここで、可変容量回路２４は、ループフィルタ２２とＶＣＯ２３との間に接続され、ＰＬＬ回路２０がアンロック状態となった場合に、ＶＣＯ２３へ制御電圧を供給する。
【００５７】
具体的には、可変容量回路２４は、ＰＬＬ回路２０がロック状態の場合に、ＰＬＬ回路２０の追随性への影響が小さい構成となり、ループフィルタ２２の出力電圧により自己の有する容量成分を充電する。
【００５８】
そして、可変容量回路２４は、ＰＬＬ回路２０がアンロック状態に遷移した場合に、充電した電圧をより長い期間出力できる構成となり、ＶＣＯ２３へ制御電圧を供給する。
【００５９】
切替部２５は、たとえば、ＰＬＬ回路２０がロック状態からアンロック状態へ遷移した場合に、切替信号を出力して可変容量回路２４におけるスイッチを切り替えることにより可変容量回路２４の構成を変更する。
【００６０】
具体的には、たとえば、位相比較部２１は、ＶＣＯの出力信号の周波数が所定範囲を外れた場合に、切替部２５へフィードバック異常情報を送り、自己への基準信号の供給が停止した場合に、切替部２５へ基準停止情報を送る。
【００６１】
切替部２５は、位相比較部２１からフィードバック異常情報または基準停止情報を受けると、ＰＬＬ回路２０がロック状態からアンロック状態へ遷移したと判断し、切替信号を出力して可変容量回路２４におけるスイッチを切り替える。
【００６２】
ＶＣＯ２３は、ＰＬＬ回路２０がロック状態の場合、ループフィルタ２２から制御電圧を受け、ＰＬＬ回路２０がアンロック状態の場合、主に可変容量回路２４から制御電圧を受ける。
【００６３】
なお、可変容量回路２４は、ループフィルタ２２とＶＣＯ２３との間に接続される構成に限らず、位相比較部２１の出力とＶＣＯ２３の入力との間に接続される構成であればよい。具体的には、たとえば、可変容量回路２４は、位相比較部２１とループフィルタ２２との間に接続されてもよい。
【００６４】
この場合、可変容量回路２４は、ＰＬＬ回路２０がロック状態の場合に、位相比較部２１の出力電圧により自己の容量成分を充電する。そして、可変容量回路２４は、ＰＬＬ回路２０がアンロック状態となった場合に、充電した電圧をループフィルタ２２経由でＶＣＯ２３へ出力する。
【００６５】
また、ＰＬＬ回路２０は、ＶＣＯ２３の出力と位相比較部２１の入力との間に接続された分周器を備える構成であってもよい。この場合、当該分周器は、たとえば、ＶＣＯ２３の出力信号を所定の分周比で分周した信号を位相比較部２１へ出力する。位相比較部２１は、基準信号および分周器から受けた信号を比較して、これらの信号の位相差を示す位相比較信号をループフィルタ２２へ出力する。
【００６６】
図３は、本発明の実施の形態に係るＰＬＬ回路における可変容量回路の構成を示す図である。
【００６７】
図３を参照して、可変容量回路２４は、抵抗Ｒ１１〜Ｒ１６と、キャパシタＣ１１と、スイッチＳＷ１１と、オペアンプＯＰ１１とを含む。
【００６８】
たとえば、抵抗Ｒ１１の抵抗値は１０ＭΩであり、抵抗Ｒ１２の抵抗値は１０Ωであり、抵抗Ｒ１３の抵抗値は１０ＭΩであり、抵抗Ｒ１４の抵抗値は１０Ωであり、抵抗Ｒ１５の抵抗値は１０Ωであり、抵抗Ｒ１６の抵抗値は１０ＭΩであり、キャパシタＣ１１の容量値は１μＦである。
【００６９】
可変容量回路２４において、オペアンプＯＰ１１の反転入力端子が抵抗Ｒ１１の第１端と接続されている。抵抗Ｒ１１の第２端と抵抗Ｒ１２の第１端とが接続されている。抵抗Ｒ１２の第２端とオペアンプＯＰ１１の出力端子と抵抗Ｒ１５の第１端とが接続されている。抵抗Ｒ１５の第２端と抵抗Ｒ１６の第１端とスイッチＳＷ１１の第１端とが接続されている。抵抗Ｒ１６の第２端と抵抗Ｒ１４の第２端とスイッチＳＷ１１の第２端とノードＢとが接続されている。抵抗Ｒ１４の第１端と抵抗Ｒ１３の第２端とが接続されている。抵抗Ｒ１３の第１端とオペアンプＯＰ１１の非反転入力端子とキャパシタＣ１１の第１端とが接続されている。キャパシタＣ１１の第２端がグランドに接続されている。ノードＢは、図２に示すループフィルタ２２およびＶＣＯ２３と接続される。
【００７０】
スイッチＳＷ１１は、切替部２５から切替信号を受けて切り替わる。具体的には、たとえば、スイッチＳＷ１１は、ＰＬＬ回路２０がロック状態のときにオフしており、ＰＬＬ回路２０がアンロック状態へ遷移したときにオンする。
【００７１】
以下、可変容量回路２４において、スイッチＳＷ１１がオフしている状態を追従モードとも称し、スイッチＳＷ１１がオンしている状態を保持モードとも称する。
【００７２】
図４は、本発明の実施の形態に係る可変容量回路を簡略化した回路の構成を示す図である。
【００７３】
図４を参照して、回路３１は、抵抗Ｒ２１〜Ｒ２３と、キャパシタＣ１１と、オペアンプＯＰ１１とを含む。キャパシタＣ１１は、たとえばフィルムコンデンサである。
【００７４】
回路３１において、オペアンプＯＰ１１の反転入力端子が抵抗Ｒ２１の第１端と接続されている。抵抗Ｒ２１の第２端とオペアンプＯＰ１１の出力端子と抵抗Ｒ２３の第１端とが接続されている。抵抗Ｒ２３の第２端と抵抗Ｒ２２の第２端とノードＢとが接続されている。抵抗Ｒ２２の第１端とキャパシタＣ１１の第１端とオペアンプＯＰ１１の非反転入力端子とが接続されている。キャパシタＣ１１の第２端がグランドに接続されている。
【００７５】
抵抗Ｒ２１は、図３において直列に接続された抵抗Ｒ１１および抵抗Ｒ１２に相当する。抵抗Ｒ２２は、図３において直列に接続された抵抗Ｒ１３および抵抗Ｒ１４に相当する。
【００７６】
抵抗Ｒ２３は、スイッチＳＷ１１がオンしている場合、すなわち可変容量回路２４のモードが保持モードの場合、抵抗Ｒ１５に相当する。また、抵抗Ｒ２３は、スイッチＳＷ１１がオフしている場合、すなわち可変容量回路２４のモードが追従モードの場合、直列接続された抵抗Ｒ１５および抵抗Ｒ１６に相当する。したがって、可変容量回路２４のモードが追従モードの場合における抵抗Ｒ２３の抵抗値は、保持モードの場合に比べて大きくなる。
【００７７】
ここで、抵抗Ｒ２１の抵抗値を抵抗値Ｒａ２１とし、抵抗Ｒ２２の抵抗値を抵抗値Ｒａ２２とし、抵抗Ｒ２３の抵抗値を抵抗値Ｒａ２３とし、キャパシタＣ１１の容量値を容量値Ｃａ１１とし、キャパシタＣ１１の第１端の電圧を電圧Ｖｃとし、ノードＢの電圧を電圧Ｖｂとする。
【００７８】
また、ノードＢから抵抗Ｒ２３を通してオペアンプＯＰ１１の出力端子へ流れる電流を電流ｉ２３とし、ノードＢから抵抗Ｒ２２およびキャパシタＣ１１を通してグランドへ流れる電流を電流ｉ２２とする。
【００７９】
オペアンプＯＰ１１には、負帰還が掛かっているため、オペアンプＯＰ１１の反転入力端子の電圧および非反転入力端子の電圧は等しい。したがって、オペアンプＯＰ１１の反転入力端子の電圧は、オペアンプＯＰ１１の非反転入力端子の電圧と同じ電圧Ｖｃとなる。
【００８０】
また、オペアンプＯＰ１１の反転入力端子には電流が流れないため、オペアンプＯＰ１１の出力端子の電圧は電圧Ｖｃとなる。
【００８１】
このことから、抵抗Ｒ２２の両端電圧および抵抗Ｒ２３の両端電圧は互いに等しいことが分かる。したがって、電流ｉ２３は、以下に示す式（１）で表される。
ｉ２３×Ｒａ２３＝ｉ２２×Ｒａ２２
ｉ２３＝ｉ２２×Ｒａ２２／Ｒａ２３  ・・・（１）
【００８２】
上述のように、オペアンプＯＰ１１の反転入力端子には電流が流れない。そして、オペアンプＯＰ１１の非反転入力端子にも電流が流れないため、ノードＢ側から回路３１へ流れる電流を電流ｉ３１とすると、電流ｉ３１は、電流ｉ２２および電流ｉ２３の和となる。電流ｉ３１は、式（１）より、以下に示す式（２）で表される。
ｉ３１＝ｉ２２＋ｉ２３
＝ｉ２２＋ｉ２２×Ｒａ２２／Ｒａ２３
＝ｉ２２×（１＋Ｒａ２２／Ｒａ２３）  ・・・（２）
【００８３】
また、電流ｉ２２は、ノードＢから抵抗Ｒ２２およびキャパシタＣ１１を通してグランドへ流れるため、以下に示す式（３）で表される。ここで、ｊは虚数単位であり、ωは角速度である。
【数１】
2016082315.tif 000003
【００８４】
また、ノードＢ側から回路３１を見た回路３１のインピーダンスをインピーダンスＺ３１とすると、インピーダンスＺ３１は、以下に示す式（４）で表される。
Ｚ３１＝Ｖｂ／ｉ３１  ・・・（４）
【００８５】
式（４）に示すインピーダンスＺ３１は、式（２）および式（３）を用いて展開すると、以下に示す式（５）で表される。
【数２】
2016082315.tif 000004
【００８６】
式（５）より、回路３１は、第１項に示すインピーダンスを有する抵抗と、第２項に示すインピーダンスを有するキャパシタとを直列に接続した等価回路により表すことができると分かる。
【００８７】
図５は、図４に示す回路から導いた等価回路の構成を示す図である。
【００８８】
図５を参照して、回路３２は、抵抗Ｒ２４と、キャパシタＣ２２とを含む。
【００８９】
回路３２において、抵抗Ｒ２４の第１端とキャパシタＣ２２の第１端とが接続されている。抵抗Ｒ２４の第２端とノードＢとが接続されている。キャパシタＣ２２の第２端がグランドに接続されている。
【００９０】
抵抗Ｒ２４の抵抗値を抵抗値Ｒａ２４とすると、抵抗値Ｒａ２４は、式（５）の第１項より、以下の式（６）で表される。
【数３】
2016082315.tif 000005
【００９１】
上述のように、可変容量回路２４のモードが追従モードの場合における抵抗値Ｒａ２３は、保持モードの場合に比べて大きくなるため、可変容量回路２４のモードが追従モードの場合における抵抗値Ｒａ２４は、保持モードの場合に比べて大きくなる。
【００９２】
抵抗値Ｒａ２４は、たとえば、可変容量回路２４のモードが追従モードの場合、５ＭΩであり、保持モードの場合、１０Ωである。すなわち、回路３２は、可変容量回路２４のモードが追従モードの場合にハイインピーダンス状態となり、保持モードの場合にローインピーダンス状態となる。
【００９３】
また、キャパシタＣ２２の容量値、すなわち可変容量回路２４の等価的な容量値を容量値Ｃａ２２とすると、容量値Ｃａ２２は、式（５）の第２項より、以下の式（７）で表される。
【数４】
2016082315.tif 000006
【００９４】
上述のように、可変容量回路２４のモードが追従モードの場合における抵抗値Ｒａ２３は、保持モードの場合に比べて大きくなる。したがって、可変容量回路２４のモードが保持モードの場合における容量値Ｃａ２２は、追従モードの場合に比べて大きくなる。
【００９５】
容量値Ｃａ２２は、たとえば、可変容量回路２４のモードが追従モードから保持モードへ切り替わることにより、ループフィルタ２２に含まれるキャパシタの容量値より大きい容量値（以下、制御容量値とも称する。）へ増加するように設定される。容量値Ｃａ２２は、たとえば、可変容量回路２４のモードが追従モードの場合において２μＦであり、保持モードの場合において１Ｆである。
【００９６】
可変容量回路２４は、追従モードから保持モードへ切り替わることにより、ハイインピーダンス状態であって、かつ小さな容量値を有する状態から、ローインピーダンス状態であって、かつ大きな容量値である制御容量値を有する状態へ切り替わる。
【００９７】
すなわち可変容量回路２４は、追従モードの場合にＰＬＬ回路２０の追随性への影響が小さい構成となり、保持モードの場合に、ＶＣＯ２３への制御電圧をより長い期間出力できる構成となる。
【００９８】
なお、式（６）より、抵抗値Ｒａ２４は抵抗Ｒ２２および抵抗Ｒ２３を並列接続した場合の抵抗値と等しいため、抵抗Ｒ２４は、抵抗Ｒ２２および抵抗Ｒ２３を並列に接続した構成により表すこともできる。
【００９９】
図６は、本発明の実施の形態に係るループフィルタの構成の一例を示す図である。
【０１００】
図６を参照して、ループフィルタ２２は、抵抗Ｒ３１〜Ｒ３５と、キャパシタＣ３１〜Ｃ３３と、オペアンプＯＰ３１とを含む。
【０１０１】
ループフィルタ２２において、キャパシタＣ３１の第１端と抵抗Ｒ３１の第１端と位相比較部２１とが接続されている。抵抗Ｒ３１の第２端と抵抗Ｒ３２の第１端とオペアンプＯＰ３１の反転入力端子とが接続されている。抵抗Ｒ３２の第２端とキャパシタＣ３２の第１端とが接続されている。キャパシタＣ３２の第２端と抵抗Ｒ３３の第１端とオペアンプＯＰ３１の出力端子とが接続されている。抵抗Ｒ３３の第２端とキャパシタＣ３３の第１端とＶＣＯ２３とが接続されている。抵抗Ｒ３４の第２端と抵抗Ｒ３５の第１端とオペアンプＯＰ３１の非反転入力端子とが接続されている。抵抗Ｒ３４の第１端とオペアンプＯＰ３１の正側電源端子とが、電圧Ｖｃｃの供給されるノードに接続されている。オペアンプＯＰ３１の負側電源端子とキャパシタＣ３１の第２端とキャパシタＣ３３の第２端と抵抗Ｒ３５の第２端とがグランドに接続されている。
【０１０２】
たとえば、抵抗Ｒ３１の抵抗値は１８０Ωであり、抵抗Ｒ３２の抵抗値は４．７ｋΩであり、抵抗Ｒ３３の抵抗値は１０ｋΩであり、抵抗Ｒ３４の抵抗値は１０ｋΩであり、抵抗Ｒ３５の抵抗値は１０ｋΩであり、キャパシタＣ３１の容量値は０．１μＦであり、キャパシタＣ３２の容量値は１０μＦであり、キャパシタＣ３３の容量値は０．１μＦである。
【０１０３】
図７は、本発明の実施の形態に係るループフィルタの構成の他の例を示す図である。
【０１０４】
図７を参照して、ループフィルタ２２は、抵抗Ｒ４１，Ｒ４２と、キャパシタＣ４１〜Ｃ４３とを含む。
【０１０５】
ループフィルタ２２において、キャパシタＣ４１の第１端と抵抗Ｒ４２の第１端と抵抗Ｒ４１の第１端と位相比較部２１とが接続されている。抵抗Ｒ４１の第２端とキャパシタＣ４３の第１端とＶＣＯ２３とが接続されている。抵抗Ｒ４２の第２端とキャパシタＣ４２の第１端とが接続されている。キャパシタＣ４１の第２端とキャパシタＣ４２の第２端とキャパシタＣ４３の第２端とがグランドに接続されている。
【０１０６】
たとえば、抵抗Ｒ４１の抵抗値は１６０Ωであり、抵抗Ｒ４２の抵抗値は４．７ｋΩであり、キャパシタＣ４１の容量値は０．１μＦであり、キャパシタＣ４２の容量値は２２μＦであり、キャパシタＣ４３の容量値は０．１μＦである。
【０１０７】
図８は、本発明の実施の形態に係るＰＬＬ回路におけるＶＣＯの制御電圧の時間変化の一例を示す図である。
【０１０８】
図８を参照して、グラフＧ１およびグラフＧ２の横軸は時間を示し、縦軸はＶＣＯ２３への制御電圧のレベルを示す。
【０１０９】
グラフＧ１は、ＰＬＬ回路２０がアンロック状態に遷移した際のＶＣＯ２３への制御電圧の時間変化を示している。グラフＧ２は、仮にＰＬＬ回路２０が可変容量回路２４を備えない場合において、ＰＬＬ回路２０がアンロック状態に遷移した際のＶＣＯ２３への制御電圧の時間変化を示している。
【０１１０】
グラフＧ１を参照して、ＶＣＯ２３への制御電圧は、ＰＬＬ回路２０がロック状態であるときにはレベルＰｓ１である。
【０１１１】
ＶＣＯ２３への制御電圧は、ＰＬＬ回路２０がロック状態からアンロック状態へ遷移した時刻ｔ１から低下し始め、時刻ｔ２においてレベルＰｓ２となる。
【０１１２】
そして、ＶＣＯ２３への制御電圧は、可変容量回路２４のモードが追従モードから保持モードへ切り替わったことによって上昇し、時刻ｔ３においてレベルＰｓ１付近のレベルとなる。ＶＣＯ２３への制御電圧は、その後、可変容量回路２４の放電に伴って緩やかに低下する。
【０１１３】
時刻ｔ１から時刻ｔ２までの期間は、ＰＬＬ回路２０がアンロック状態となってから、図２に示す切替部２５が可変容量回路２４におけるスイッチＳＷ１１を切り替えるまでの期間である。
【０１１４】
時刻ｔ２から時刻ｔ３までの期間は、スイッチＳＷ１１が切り替わってから、可変容量回路２４におけるオペアンプＯＰ１１の出力が安定するまでの期間である。
【０１１５】
グラフＧ２を参照して、ＶＣＯ２３への制御電圧は、ＰＬＬ回路２０がロック状態であるときにはレベルＰｓ１である。
【０１１６】
ＶＣＯ２３への制御電圧は、ＰＬＬ回路２０がロック状態からアンロック状態へ遷移した時刻ｔ１から低下し始め、時刻ｔ２においてレベルＰｓ２となり、その後もグラフＧ１より速い速度で低下し続ける。
【０１１７】
図９は、本発明の実施の形態に係るＰＬＬ回路におけるＶＣＯの制御電圧の時間変化の他の例を示す図である。
【０１１８】
図９を参照して、グラフＧ１およびグラフＧ３の横軸は時間を示し、縦軸はＶＣＯ２３への制御電圧のレベルを示す。
【０１１９】
図９に示すグラフＧ１は、図８に示すグラフＧ１と同じグラフである。グラフＧ３は、図３に示す可変容量回路２４のキャパシタＣ１１として、フィルムコンデンサの代わりに同じ容量値のセラミックコンデンサを用いた場合において、ＰＬＬ回路２０がアンロック状態に遷移した際のＶＣＯ２３への制御電圧の時間変化を示している。
【０１２０】
一般に、フィルムコンデンサは、セラミックコンデンサ等、他の種類のコンデンサに比べて端子間の絶縁抵抗が高く、漏れ電流が小さい。このことから、たとえば、可変容量回路２４において、キャパシタＣ１１にセラミックコンデンサを用いた場合、キャパシタＣ１１に充電された電圧は、キャパシタＣ１１にフィルムコンデンサを用いた場合に比べて速い速度で低下する。
【０１２１】
したがって、キャパシタＣ１１にセラミックコンデンサを用いた場合、可変容量回路２４のモードが保持モードに遷移したときに出力する電圧は、キャパシタＣ１１にフィルムコンデンサを用いた場合に比べて速い速度で低下する。
【０１２２】
具体的には、グラフＧ３を参照して、ＶＣＯ２３への制御電圧は、ＰＬＬ回路２０がロック状態であるときにはレベルＰｓ１である。
【０１２３】
ＶＣＯ２３への制御電圧は、ＰＬＬ回路２０がロック状態からアンロック状態へ遷移した時刻ｔ１から低下し始め、時刻ｔ２においてレベルＰｓ２となる。
【０１２４】
そして、ＶＣＯ２３への制御電圧は、可変容量回路２４のモードが追従モードから保持モードへ切り替わったことによって上昇し、時刻ｔ３においてレベルＰｓ１付近のレベルとなる。ＶＣＯ２３への制御電圧は、その後、グラフＧ１より速い速度で低下する。
【０１２５】
図１０は、本発明の実施の形態に係るＰＬＬ回路において、切替部が可変容量回路のモード切替えを行う際の動作手順の一例を定めたフローチャートである。
【０１２６】
ＰＬＬ回路は、コンピュータを備え、当該コンピュータにおけるＣＰＵ等の演算処理部は、以下のフローチャートの各ステップの一部または全部を含むプログラムを図示しないメモリから読み出して実行する。このプログラムは、外部からインストールすることができる。このプログラムは、記録媒体に格納された状態で流通する。なお、ＰＬＬ回路は、以下のフローチャートの各ステップの一部または全部をワイヤードロジックを用いて実行してもよい。
【０１２７】
切替部２５は、たとえば位相比較部２１の動作をモニターすることにより、ＰＬＬ回路２０がロック状態であるかアンロック状態であるかを認識する。また、切替部２５は、たとえば位相比較部２１が受ける信号をモニターすることにより、ＰＬＬ回路２０に基準信号が供給されているか否かを認識する。
【０１２８】
図１０を参照して、切替部２５は、ＰＬＬ回路２０がロック状態の場合、アンロック状態となるまで待機する（ステップＳ１１でＮＯ）。このとき、可変容量回路２４のモードは追従モードである。また、可変容量回路２４は、たとえば、ループフィルタ２２の出力によって充電された状態である。
【０１２９】
次に、ＰＬＬ回路２０への基準信号の供給が遮断されると、ＰＬＬ回路２０はアンロック状態となる。切替部２５は、ＰＬＬ回路２０がアンロック状態となると、可変容量回路２４へ切替信号を出力して、可変容量回路２４のモードを保持モードへ切り替える（ステップＳ１２）。具体的には、切替部２５は、可変容量回路２４におけるスイッチＳＷ１１をオフからオンへ切り替えることにより、可変容量回路２４を、制御容量値を有する状態に変更する。これによって、ＶＣＯ２３への制御電圧は、ＰＬＬ回路２０がロック状態の場合とほぼ同じレベルに維持される。
【０１３０】
次に、切替部２５は、基準信号が復旧するまで待機する（ステップＳ１３でＮＯ）。そして、切替部２５は、ＰＬＬ回路２０への基準信号の供給が復旧し（ステップＳ１３でＹＥＳ）、基準信号が存在する状態となると、可変容量回路２４のモードを追従モードへ切り替える（ステップＳ１４）。具体的には、切替部２５は、可変容量回路２４におけるスイッチＳＷ１１をオンからオフへ切り替える。
【０１３１】
これにより、可変容量回路２４の制御容量値を有する状態への変更、つまり可変容量回路２４における制御容量値への変更は解除される。また、可変容量回路２４は、ハイインピーダンス状態となる。
【０１３２】
切替部２５は、ＰＬＬ回路２０への基準信号の供給が復旧したタイミングで、ＰＬＬ回路２０の追随性への影響が小さい追従モードへ可変容量回路２４のモードを切替えることにより、ＰＬＬ回路２０をより早期にロック状態へ遷移させることができる。
【０１３３】
次に、切替部２５は、ＰＬＬ回路２０がロック状態となっているか否かを確認し、ロック状態となっていなければ（ステップＳ１１でＹＥＳ）、可変容量回路２４のモードを再び保持モードへ切り替える（ステップＳ１２）。
【０１３４】
ところで、ＰＬＬ回路への基準信号の供給が停止した場合であっても、たとえば復旧までの間、ＰＬＬ回路が正常時とほぼ同じ周波数のタイミング信号を出力することができれば、当該タイミング信号を用いて互いに同期している複数の装置は、安定的に同期を継続することができる。
【０１３５】
たとえば、正常時にＰＬＬ回路におけるＶＣＯへの制御電圧をＡＤ変換し、ＡＤ変換により得られたデジタル値を記憶装置に記憶させる。そして、基準信号の供給が停止した場合に、記憶装置に記憶されたデジタル値をＤＡ変換し、ＤＡ変換により得られた電圧をＶＣＯへ制御電圧として供給する。これにより、当該ＰＬＬ回路は、基準信号の供給が停止した場合においても、正常時とほぼ同じ周波数のタイミング信号を各装置へ供給することができる。しかしながら、このような方法では、複雑な回路が必要となり、製造コストが増大してしまう。
【０１３６】
これに対して、本発明の実施の形態に係るＰＬＬ回路では、位相比較部２１は、ＶＣＯ２３の出力信号および基準信号の位相差を示す位相比較信号を出力する。ループフィルタ２２は、位相比較信号を受ける。ＶＣＯ２３は、ループフィルタ２２を通過した信号のレベルに応じた周波数の信号を出力する。可変容量回路２４は、位相比較部２１の出力とＶＣＯ２３の入力との間に接続される。可変容量回路２４は、自己の容量値をループフィルタ２２に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である。
【０１３７】
このように、位相比較部２１の出力とＶＣＯ２３の入力との間に容量値を増加させることが可能な可変容量回路２４を設ける構成により、たとえば、基準信号の供給が停止したことによってＰＬＬ回路２０がアンロック状態へ遷移した場合に、可変容量回路２４が自己に充電された電圧をより長い期間出力することができる。すなわち、正常なレベルの制御電圧をより長い期間ＶＣＯ２３へ供給することができる。したがって、ＤＡ変換器を含む様な複雑な回路を用いることなく、簡単な回路構成で、基準信号の供給停止時に出力信号の周波数を正常な値に維持することができる。
【０１３８】
また、可変容量回路２４は、ハイインピーダンスを有する状態、すなわちハイインピーダンス状態から制御容量値を有する状態へ変更することが可能である。
【０１３９】
このような構成により、たとえば、ＰＬＬ回路２０がロック状態にある場合において、可変容量回路２４によるＰＬＬ回路２０の追随性への影響を小さくすることができる。
【０１４０】
また、ＰＬＬ回路２０がアンロック状態になると可変容量回路２４の制御容量値を有する状態への変更が行われる。
【０１４１】
このような構成により、ＰＬＬ回路２０がアンロック状態へ遷移した場合に、可変容量回路２４のモードを追従モードから保持モードへ速やかに切り替えて、正常なレベルの制御電圧を長い期間ＶＣＯ２３へ供給することができる。
【０１４２】
また、基準信号が存在する状態になると可変容量回路２４における制御容量値への変更が解除される。
【０１４３】
このように、基準信号の供給が復旧したタイミングで、ＰＬＬ回路２０の追随性への影響が小さい状態へ可変容量回路２４を戻す構成により、ＰＬＬ回路２０をより早期にロック状態へ遷移させることができる。
【０１４４】
また、可変容量回路２４は、フィルムコンデンサを含む。
【０１４５】
このように、他の種類のコンデンサに比べて漏れ電流の小さいフィルムコンデンサを用いる構成により、ＰＬＬ回路２０がアンロック状態へ遷移した場合に可変容量回路２４から出力される、ＶＣＯ２３への制御電圧の低下速度を抑えることができる。
【０１４６】
また、本発明の実施の形態に係る同期システムでは、ＰＬＬ回路２０は、タイミング信号を出力する。複数の装置が当該タイミング信号を用いて互いに同期して動作する。ＰＬＬ回路２０において、位相比較部２１は、ＶＣＯ２３の出力信号および基準信号の位相差を示す位相比較信号を出力する。ループフィルタ２２は、位相比較信号を受ける。ＶＣＯ２３は、ループフィルタ２２を通過した信号のレベルに応じた周波数の信号を出力する。可変容量回路２４は、位相比較部２１の出力とＶＣＯ２３の入力との間に接続される。可変容量回路２４は、自己の容量値をループフィルタ２２に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能である。
【０１４７】
このように、位相比較部２１の出力とＶＣＯ２３の入力との間に容量値を増加させることが可能な可変容量回路２４を設ける構成により、たとえば、基準信号の供給が停止したことによってＰＬＬ回路２０がアンロック状態へ遷移した場合に、可変容量回路２４が自己に充電された電圧をより長い期間出力することができる。すなわち、正常なレベルの制御電圧をより長い期間ＶＣＯ２３へ供給することができる。したがって、ＤＡ変換器を含む様な複雑な回路を用いることなく、簡単な回路構成で、基準信号の供給停止時に出力信号の周波数を正常な値に維持することができる。
【０１４８】
また、ＰＬＬ回路２０から出力されるタイミング信号を用いて同期している各装置は、ＰＬＬ回路２０がアンロック状態となった場合でも、安定して同期を継続することができる。
【０１４９】
なお、本発明の実施の形態に係るＰＬＬ回路では、外部からの基準信号の供給が復旧した場合に、可変容量回路２４のモードを保持モードから追従モードへ切り替える構成としたが、これに限定するものではない。たとえば、当該ＰＬＬ回路は、発振回路を備え、外部からの基準信号の供給が停止した場合に、当該発振回路の出力信号を基準信号として用いて、可変容量回路２４のモードを保持モードから追従モードへ切り替える構成であってもよい。
【０１５０】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１５１】
以上の説明は、以下に付記する特徴を含む。
【０１５２】
［付記１］
電圧制御発振器と、
前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、
前記位相比較信号を受けるフィルタ回路とを備え、
前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数のタイミング信号を出力し、
さらに、
前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を備え、
前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能であり、
前記電圧制御発振器は、前記可変容量回路の前記制御容量値を有する状態への変更が行われた場合、前記可変容量回路の出力電圧のレベルに応じた周波数の前記タイミング信号を出力する、ＰＬＬ回路。
【０１５３】
［付記２］
タイミング信号を出力するＰＬＬ回路と、
前記タイミング信号を用いて互いに同期して動作する複数の装置とを備え、
前記ＰＬＬ回路は、
電圧制御発振器と、
前記電圧制御発振器の出力信号または前記出力信号を分周した信号と基準信号との位相差を示す位相比較信号を出力する位相比較部と、
前記位相比較信号を受けるフィルタ回路とを含み、
前記電圧制御発振器は、前記フィルタ回路を通過した信号のレベルに応じた周波数の前記タイミング信号を出力し、
さらに、
前記位相比較部の出力と前記電圧制御発振器の入力との間に接続された可変容量回路を含み、
前記可変容量回路は、自己の容量値を前記フィルタ回路に含まれるキャパシタの容量値より大きい容量値である制御容量値へ増加させることが可能であり、
前記電圧制御発振器は、前記可変容量回路の前記制御容量値を有する状態への変更が行われた場合、前記可変容量回路の出力電圧のレベルに応じた周波数の前記タイミング信号を出力する、同期システム。
【符号の説明】
【０１５４】
１１，１２，１３，１４，１５，１６  ヘッドエンド装置
１７  合波器
１８  宅内セットトップボックス
１９  テレビ
２０  ＰＬＬ回路
２１  位相比較部
２２  ループフィルタ
２３  ＶＣＯ
２４  可変容量回路
２５  切替部
３１，３２  回路
１０１  ケーブルテレビシステム
Ｃ１１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ３３，Ｃ４１，Ｃ４２，Ｃ４３  キャパシタ
Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４，Ｒ３５，Ｒ４１，Ｒ４２  抵抗
ＳＷ１１  スイッチ
ＯＰ１１，ＯＰ３１  オペアンプ
【図１】
2016082315.tif 000007
【図２】
2016082315.tif 000008
【図３】
2016082315.tif 000009
【図４】
2016082315.tif 000010
【図５】
2016082315.tif 000011
【図６】
2016082315.tif 000012
【図７】
2016082315.tif 000013
【図８】
2016082315.tif 000014
【図９】
2016082315.tif 000015
【図１０】
2016082315.tif 000016