(57)【要約】【課題】スイッチング素子のターンオフを高速化できる、半導体装置を提供すること。【解決手段】ゲート電極と、第１の主電極と、第２の主電極と、前記第１の主電極を流れる主電流に応じて前記主電流よりも小さなセンス電流を出力するセンス電極とを有し、前記ゲート電極と前記第１の主電極との間に印加される制御電圧の低下によってターンオフするスイッチング素子と、前記センス電極に接続されるアノードと、前記第２の主電極に接続されるカソードとを有するセンスダイオードと、前記スイッチング素子のターンオフ時に前記ゲート電極と前記センス電極とを接続する接続回路とを備える、半導体装置。【選択図】図１
2016025388.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、第１の主電極と、第２の主電極と、前記第１の主電極を流れる主電流に応じて前記主電流よりも小さなセンス電流を出力するセンス電極とを有し、前記ゲート電極と前記第１の主電極との間に印加される制御電圧の低下によってターンオフするスイッチング素子と、
前記センス電極に接続されるアノードと、前記第２の主電極に接続されるカソードとを有するセンスダイオードと、
前記スイッチング素子のターンオフ時に前記ゲート電極と前記センス電極とを接続する接続回路とを備える、半導体装置。
【請求項２】
前記センス電極と前記第１の主電極との間に接続される抵抗と、
電流が前記抵抗に流れることにより発生する電圧に基づいて、前記スイッチング素子に流れる電流の異常を検出する異常検出回路と、
電流が前記スイッチング素子のターンオフ時に前記抵抗に流れることを遮断する遮断回路とを備える、請求項１に記載の半導体装置。
【請求項３】
前記センス電極と前記第１の主電極との間に接続される抵抗と、
電流が前記抵抗に流れることにより発生する電圧に基づいて、前記スイッチング素子に流れる電流の異常を検出する異常検出回路と、
前記異常検出回路の出力信号を前記スイッチング素子のターンオフ時に無効にする無効化回路とを備える、請求項１に記載の半導体装置。
【請求項４】
前記ゲート電極を駆動電源にプルアップした状態を、前記接続回路に流れる電流が所定の電流値以下に低下するまで維持させるプルアップ制御回路を備える、請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記ゲート電極を前記第２の主電極にプルダウンした状態を、前記接続回路に流れる電流が所定の電流値以下に低下するまで維持させるプルダウン制御回路を備える、請求項１から４のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、ＩＧＢＴ等のスイッチング素子のターンオフ時にゲート電極の放電電流を増大させることによって、ターンオフ動作の応答性を向上させる技術が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−４５５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の従来技術は、ゲート電極に蓄えられた電荷をスイッチング素子のターンオフ時にグランドに捨てるので、ターンオフの高速化に限界がある。
【０００５】
そこで、スイッチング素子のターンオフを高速化できる、半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
一つの案では、
ゲート電極と、第１の主電極と、第２の主電極と、前記第１の主電極を流れる主電流に応じて前記主電流よりも小さなセンス電流を出力するセンス電極とを有し、前記ゲート電極と前記第１の主電極との間に印加される制御電圧の低下によってターンオフするスイッチング素子と、
前記センス電極に接続されるアノードと、前記第２の主電極に接続されるカソードとを有するセンスダイオードと、
前記スイッチング素子のターンオフ時に前記ゲート電極と前記センス電極とを接続する接続回路とを備える、半導体装置が提供される。
【発明の効果】
【０００７】
一態様によれば、前記スイッチング素子のターンオフ時に前記ゲート電極と前記センス電極とが接続されることにより、前記ゲート電極の電荷が前記センスダイオードを介して前記第２の主電極に充電されるので、前記スイッチング素子のターンオフを高速化できる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の一例を示す構成図である。
【図２】半導体装置の動作波形の一例を示すタイミングチャートである。
【図３】半導体装置の一例を示す構成図である。
【図４】半導体装置の一例を示す構成図である。
【図５】半導体装置の一例を示す構成図である。
【図６】半導体装置の動作波形の一例を示すタイミングチャートである。
【図７】半導体装置の一例を示す構成図である。
【図８】半導体装置の動作波形の一例を示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に従って説明する。
【００１０】
図１は、半導体装置の一例である駆動装置１の構成例を示す図である。駆動装置１は、例えば、スイッチング素子Ｓ１をオンオフ駆動することによって、第１の導電部６１又は第２の導電部６２に接続される誘導性の負荷（例えば、インダクタ、モータなど）を駆動する手段を備えた半導体回路である。
【００１１】
導電部６１は、例えば、電源の正極等の高電源電位部に導電的に接続される電流経路であり、高電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。導電部６２は、例えば、電源の負極等の低電源電位部（例えば、グランド電位部）に導電的に接続される電流経路であり、低電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。
【００１２】
駆動装置１が単数又は複数使用される装置として、例えば、スイッチング素子Ｓ１のオンオフ駆動によって電力を入出力間で変換する電力変換装置が挙げられる。電力変換装置の具体例として、直流電力を昇圧又は降圧するコンバータ、直流電力と交流電力との間で電力変換するインバータなどが挙げられる。
【００１３】
駆動装置１は、スイッチング素子Ｓ１を備える。スイッチング素子Ｓ１は、電流センス機能付きの絶縁ゲート型電圧制御半導体素子であり、例えば、ゲートＧとコレクタＣとエミッタＥとセンスエミッタＳＥとを有するＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）である。
【００１４】
ゲートＧは、ゲート電極の一例であり、例えば、ゲート制御回路９０に接続される。ゲートＧは、例えば、ゲートＧに直列接続されたゲートオン抵抗Ｒｍｐ及びゲートオンスイッチＳ２を介して、駆動電源５１に接続され、ゲートＧに直列接続されたゲートオフ抵抗Ｒｍｎ及びゲートオフスイッチＳ３を介して、導電部６２及びエミッタＥに接続される。駆動電源５１は、導電部６２の電圧よりも高い電源電圧Ｖ１を出力する高電源電位部である。ゲートＧは、例えば、ゲートオン抵抗Ｒｍｐとゲートオフ抵抗Ｒｍｎとが接続される中間ノードに接続される。
【００１５】
エミッタＥは、第１の主電極の一例であり、例えば、導電部６２に接続される。コレクタＣは、第２の主電極の一例であり、例えば、導電部６１に接続される。センスエミッタＳＥは、センス電極の一例であり、例えば、エミッタＥを流れる主電流Ｉｅに応じて主電流Ｉｅよりも小さなセンス電流Ｉｓｅを出力する。
【００１６】
駆動装置１は、センスダイオードＤ２を備える。センスダイオードＤ２は、センスエミッタＳＥに接続されるアノードと、コレクタＣに接続されるカソードとを有する整流素子の一例である。
【００１７】
駆動装置１は、ゲート制御回路９０を備える。ゲート制御回路９０は、スイッチング素子Ｓ１のオンオフを制御する回路である。ゲート制御回路９０は、ゲートオンスイッチＳ２と、ゲートオン抵抗Ｒｍｐと、ゲートオフスイッチＳ３と、ゲートオフ抵抗Ｒｍｎと、ロジック回路３０とを有する。ゲートオンスイッチＳ２は、例えば、Ｐチャネル型のＭＯＳＦＥＴ（Metal  Oxide   Semiconductor  Field  Effect  Transistor）であり、ゲートオフスイッチＳ３は、例えば、Ｎチャネル型のＭＯＳＦＥＴである。
【００１８】
ロジック回路３０は、外部から供給される駆動信号Ｓｇに従って、ゲートオン抵抗Ｒｍｐ又はゲートオフ抵抗Ｒｍｎを介して、スイッチング素子Ｓ１のゲートＧのゲート電圧Ｖｇｅを、スイッチング素子Ｓ１をオン又はオフさせる電圧に制御する制御部である。
【００１９】
駆動信号Ｓｇは、スイッチング素子Ｓ１のオンオフを指令する指令信号であり、駆動装置１の外部に接続され駆動装置１よりも上位の制御装置から供給される信号（例えば、パルス幅変調信号）である。制御装置は、例えば、マイクロコンピュータ自体又はマイクロコンピュータを備える装置である。
【００２０】
ゲート電圧Ｖｇｅは、ゲートＧとエミッタＥとの間に印加される制御電圧である。スイッチング素子Ｓ１は、ゲート電圧Ｖｇｅの値に応じて、オン又はオフする。
【００２１】
ロジック回路３０は、スイッチング素子Ｓ１のオンを指令する駆動信号Ｓｇに従って、ターンオン信号Ｓｏｎをアクティブレベルにするとともに、ターンオフ信号Ｓｏｆｆを非アクティブレベルにする。ロジック回路３０は、ターンオン信号ＳｏｎをアクティブレベルにすることによりゲートオンスイッチＳ２をオンするとともに、ターンオフ信号Ｓｏｆｆを非アクティブレベルにすることによりゲートオフスイッチＳ３をオフする。ゲートオンスイッチＳ２がオンし且つゲートオフスイッチＳ３がオフすることにより、ゲートＧはゲートオン抵抗Ｒｍｐを介して駆動電源５１にプルアップされる。これにより、ゲート電圧Ｖｇｅは、スイッチング素子Ｓ１のゲート閾値電圧よりも大きな電圧に上昇するため、スイッチング素子Ｓ１はターンオンする。
【００２２】
一方、ロジック回路３０は、スイッチング素子Ｓ１のオフを指令する駆動信号Ｓｇに従って、ターンオン信号Ｓｏｎを非アクティブレベルにするとともに、ターンオフ信号Ｓｏｆｆをアクティブレベルにする。ロジック回路３０は、ターンオン信号Ｓｏｎを非アクティブレベルにすることによりゲートオンスイッチＳ２をオフするとともに、ターンオフ信号ＳｏｆｆをアクティブレベルにすることによりゲートオフスイッチＳ３をオンする。ゲートオンスイッチＳ２がオフし且つゲートオフスイッチＳ３がオンすることにより、ゲートＧはゲートオフ抵抗Ｒｍｎを介して導電部６２にプルダウンされる。これにより、ゲート電圧Ｖｇｅは、スイッチング素子Ｓ１のゲート閾値電圧よりも小さな電圧に低下するため、スイッチング素子Ｓ１はターンオフする。
【００２３】
ここで、スイッチング素子Ｓ１がオン状態で安定している状態では、ゲート電圧Ｖｇｅは、電源電圧Ｖ１にほぼ等しい電圧（高レベルの電圧）であり、コレクタ電圧ＶＭは、スイッチング素子Ｓ１のオン電圧（オン抵抗）を無視すれば、導電部６２の電圧にほぼ等しい電圧（低レベルの電圧）である。逆に、スイッチング素子Ｓ１がオフ状態で安定している状態では、ゲート電圧Ｖｇｅは、導電部６２の電圧にほぼ等しい電圧（低レベルの電圧）であり、コレクタ電圧ＶＭは、導電部６１の電圧にほぼ等しい電圧（高レベルの電圧）である。なお、コレクタ電圧ＶＭは、コレクタＣの電圧であり、より詳細に言えば、コレクタＣとエミッタＥとの間の電圧である。
【００２４】
したがって、スイッチング素子Ｓ１がオン状態からオフ状態にターンオフする場合、ゲート電圧Ｖｇｅは、高レベルの電圧から低レベルの電圧に低下するのに対して、コレクタ電圧ＶＭは、低レベルの電圧から高レベルの電圧に上昇する。
【００２５】
そこで、駆動装置１は、スイッチング素子Ｓ１のターンオフを高速化するため、スイッチＳ４を備える。スイッチＳ４は、スイッチング素子Ｓ１のターンオフ時にゲートＧとセンスエミッタＳＥとを接続する接続回路の一例である。
【００２６】
スイッチング素子Ｓ１のターンオフ時にゲートＧとセンスエミッタＳＥとがスイッチＳ４により接続されることによって、ゲートＧの電荷がセンスダイオードＤ２を介してコレクタＣに移動するので、ゲートＧの放電とコレクタＣの充電を同時に実行することができる。したがって、スイッチング素子Ｓ１のターンオフ時のゲート電圧Ｖｇｅの低下速度（ゲートＧの放電速度）を上げることができ、且つ、スイッチング素子Ｓ１のターンオフ時のコレクタ電圧ＶＭの上昇速度（コレクタＣの充電速度）を上げることができる。
【００２７】
このように、駆動装置１は、スイッチング素子Ｓ１のターンオフ時のゲート電圧Ｖｇｅの低下速度を上げることができるので、スイッチング素子Ｓ１のターンオフを高速化（言い換えれば、スイッチング素子Ｓ１のターンオフ時間を短縮化）できる。また、スイッチング素子Ｓ１のターンオフ時のコレクタ電圧ＶＭの上昇速度が上がることにより、スイッチング素子Ｓ１のターンオフ時のミラー期間を短縮できる。ミラー期間は、ゲート電圧Ｖｇｅがターンオフ時に一時的に一定になる期間である。したがって、駆動装置１は、スイッチング素子Ｓ１のターンオフ時のミラー期間を短縮できるので、ミラー期間が存在しても、スイッチング素子Ｓ１のターンオフを高速化できる。
【００２８】
また、駆動装置１は、ゲートＧから放電された電荷をコレクタＣの充電に使用するので、消費電力の増加を抑えたままスイッチング素子Ｓ１のターンオフの高速化を効率的に実現できる。
【００２９】
図２は、駆動装置の動作波形の一例を示すタイミングチャートである。図２を参照して、駆動装置１の動作について説明する。
【００３０】
駆動信号Ｓｇがオン指令からオフ指令にタイミングｔ１で変化すると、スイッチング素子Ｓ１のターンオフ動作が開始する。ロジック回路３０は、タイミングｔ１で、ゲートオンスイッチＳ２をオンからオフに切り替え、ゲートオフスイッチＳ３をオフからオンに切り替える。ゲートオフスイッチＳ３がオンすることにより、ゲートＧの電荷がゲートオフ抵抗Ｒｍｎを介して導電部６２に放電されるので、電流Ｉ（Ｓ３）がゲートオフスイッチＳ３を流れる。
【００３１】
ロジック回路３０は、ゲートオフスイッチＳ３をオフからオンに切り替えるタイミングｔ１に同期して、スイッチＳ４もオフからオンに切り替える。スイッチＳ４がオンすることにより、ゲートＧの電荷がセンスダイオードＤ２を介してコレクタＣにも流れるので、電流Ｉ（Ｓ４）がスイッチＳ４を流れる。ゲートＧはセンスエミッタＳＥにスイッチＳ４のオンより短絡されるので、電流Ｉ（Ｓ４）は、ゲートオフ抵抗Ｒｍｎを介して流れる電流Ｉ（Ｓ３）に比べて一時的に大きくなる。
【００３２】
このように、駆動装置１は、ゲートＧの放電によって発生する比較的大きな電流Ｉ（Ｓ４）でコレクタＣを充電できるので、スイッチング素子Ｓ１のターンオフ動作の前半期間ｔ１−ｔ２に、スイッチング素子Ｓ１のターンオフを高速化できる。また、前半期間ｔ１−ｔ２では、電流Ｉ（Ｓ３）と電流Ｉ（Ｓ４）とを合わせた電流でゲートＧの放電が可能となるので、スイッチング素子Ｓ１のターンオフを高速化する効果が高い。
【００３３】
コレクタ電圧ＶＭが電流Ｉ（Ｓ４）による充電によって上昇し、コレクタ電圧ＶＭが電圧（Ｖｓｅ−ＶＦ）を上回ると（タイミングｔ２）、電流Ｉ（Ｓ４）の流れがセンスダイオードＤ２の整流特性によって停止するので、コレクタＣの充電も停止する。Ｖｓｅは、センスエミッタＳＥの電圧であり、より詳細に言えば、センスエミッタＳＥとエミッタＥとの間の電圧である。ＶＦは、センスダイオードＤ２の順方向電圧である。つまり、電圧（Ｖｓｅ−ＶＦ）は、センスエミッタ電圧Ｖｓｅから順方向電圧ＶＦを引いた差電圧である。
【００３４】
したがって、駆動装置１は、コレクタ電圧ＶＭが比較的高い期間（すなわち、スイッチング素子Ｓ１のターンオフ動作の後半期間ｔ２−ｔ３）では、前半期間ｔ１−ｔ２よりも小さな電流Ｉ（Ｓ３）でゲートＧの放電を行うので、ターンオフの速度を緩和できる。これにより、スイッチング素子Ｓ１のオフ時に発生するサージ電圧がターンオフの高速化により上昇することを抑制できる。
【００３５】
次に、図１の構成について、より詳細に説明する。
【００３６】
スイッチング素子Ｓ１は、例えば、メイントランジスタ１２とセンストランジスタ１３とを有する。メイントランジスタ１２は、メイン素子の一例であり、センストランジスタ１３は、サイズがメイン素子よりも小さなセンス素子の一例である。メイントランジスタ１２及びセンストランジスタ１３は、ＩＧＢＴ等のスイッチング素子である。
【００３７】
ゲートＧは、メイントランジスタ１２とセンストランジスタ１３のそれぞれのゲート電極に共通に接続される。エミッタＥは、メイントランジスタ１２のエミッタ電極に接続される。コレクタＣは、メイントランジスタ１２とセンストランジスタ１３のそれぞれのコレクタ電極に共通に接続される。センスエミッタＳＥは、センストランジスタ１３のセンスエミッタ電極に接続される。
【００３８】
メイントランジスタ１２は、スイッチング素子の一例である。センストランジスタ１３は、メイントランジスタ１２に流れる電流に応じた電流を生成するセンススイッチング素子の一例であり、メイントランジスタ１２に流れる電流が大きいほど大きな電流が流れるセンス素子である。センストランジスタ１３は、例えば、メイントランジスタ１２に流れる主電流Ｉｅに比例したセンス電流Ｉｓｅを出力し、主電流Ｉｅに応じて主電流Ｉｅよりも小さなセンス電流Ｉｓｅを出力する。
【００３９】
例えば、コレクタＣからスイッチング素子Ｓ１に流入するコレクタ電流は、メイントランジスタ１２を流れる主電流Ｉｅとセンストランジスタ１３を流れるセンス電流Ｉｓｅとにセンス比ｍで分割される。センス電流Ｉｓｅは、主電流Ｉｅに応じてセンス比ｍの割合で流れる電流であり、主電流Ｉｅよりも電流値がセンス比ｍによって小さくされた電流である。センス比ｍは、例えば、メイントランジスタ１２のエミッタ電極の面積と、センストランジスタ１３のセンスエミッタ電極の面積との比に応じて決定される。
【００４０】
主電流Ｉｅは、メイントランジスタ１２におけるコレクタ電極とエミッタ電極とを流れ、エミッタＥから出力される。センス電流Ｉｓｅは、センストランジスタ１３におけるコレクタ電極とセンスエミッタ電極とを流れ、センスエミッタＳＥから出力される。
【００４１】
センスダイオードＤ２は、例えば、スイッチング素子Ｓ１が設けられるチップ２０に設けられる。ゲート制御回路９０又はスイッチＳ４は、チップ２０とは異なるチップに設けられてもよいし、スイッチング素子Ｓ１と同一のチップ２０に設けられてもよい。
【００４２】
駆動装置１は、例えば、メインダイオードＤ１を備える。メインダイオードＤ１は、コレクタＣに接続されるカソードと、エミッタＥに接続されるアノードとを有する。メインダイオードＤ１は、スイッチング素子Ｓ１と同一のチップ２０に設けられてもよいし、チップ２０とは異なるチップに設けられてもよい。
【００４３】
スイッチング素子Ｓ１は、例えば、メイントランジスタ１２とセンストランジスタ１３とメインダイオードＤ１とセンスダイオードＤ２とが共通のチップ２０に設けられたダイオード内蔵ＩＧＢＴである。ダイオード内蔵ＩＧＢＴは、ダイオードのアノード電極とＩＧＢＴのエミッタ電極とを共通電極とし、ダイオードのカソード電極とＩＧＢＴのコレクタ電極とを共通電極とした構造を有する。ダイオード内蔵ＩＧＢＴは、逆導通ＩＧＢＴ（Reverse  Conducting（ＲＣ）‐ＩＧＢＴ）とも称される。
【００４４】
図３は、半導体装置の一例である駆動装置２の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は省略する。駆動装置２は、抵抗Ｒｓｅと、異常電流検出回路８０と、スイッチＳ５とを備える。
【００４５】
抵抗Ｒｓｅは、センスエミッタＳＥとエミッタＥとの間に接続される抵抗の一例であり、例えば、センスエミッタＳＥ及びスイッチＳ４に接続される一端と、スイッチＳ５を介してエミッタＥ及び導電部６２に接続される他端とを有するセンス抵抗である。
【００４６】
異常電流検出回路８０は、センス電流Ｉｓｅが抵抗Ｒｓｅに流れることにより抵抗Ｒｓｅの両端に発生する正のセンスエミッタ電圧Ｖｓｅに基づいて、主電流Ｉｅの異常を検出する異常検出回路の一例である。異常電流検出回路８０は、例えば、スイッチング素子Ｓ１のオン期間にセンスエミッタ電圧Ｖｓｅをモニタすることによって、スイッチング素子Ｓ１のメイントランジスタ１２に流れる異常電流（例えば、過電流、短絡電流）の検出を行う。異常電流検出回路８０は、例えば、所定の閾値電圧Ｖｔｈ以上の正のセンスエミッタ電圧Ｖｓｅが検出されるとき、スイッチング素子Ｓ１のメイントランジスタ１２に流れる主電流Ｉｅが過電流であると判定し、異常電流検出信号を出力する。
【００４７】
スイッチＳ５は、センス電流Ｉｓｅがスイッチング素子Ｓ１のターンオフ時に抵抗Ｒｓｅに流れることを遮断する遮断回路の一例である。スイッチＳ５は、例えば、抵抗ＲｓｅとエミッタＥとの間に直列に挿入されるトランジスタである。
【００４８】
ロジック回路３０は、駆動信号Ｓｇがオン指令からオフ指令に変化するタイミングｔ１で、ゲートオンスイッチＳ２及びスイッチＳ５をオンからオフに切り替え、ゲートオフスイッチＳ３及びスイッチＳ４をオフからオンに切り替える（図２参照）。これにより、スイッチＳ４がオンすることによりゲートＧからセンスダイオードＤ２を経由してコレクタＣに移動する電荷の一部が、抵抗Ｒｓｅを介して導電部６２に流れることを防止できる。したがって、抵抗ＲｓｅがセンスエミッタＳＥとエミッタＥとの間に接続されていても、コレクタＣを充電する電流Ｉ（Ｓ４）を増やすことができ、スイッチング素子Ｓ１のターンオフの高速化が可能となる。
【００４９】
図４は、半導体装置の一例である駆動装置３の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は省略する。駆動装置３は、抵抗Ｒｓｅと、異常電流検出回路８０と、無効化回路８１とを備える。
【００５０】
異常電流検出回路８０は、センス電流Ｉｓｅが抵抗Ｒｓｅに流れることにより抵抗Ｒｓｅの両端に発生する正のセンスエミッタ電圧Ｖｓｅに基づいて、主電流Ｉｅの異常を検出する異常検出回路の一例である。異常電流検出回路８０は、例えば、所定の閾値電圧Ｖｔｈ以上の正のセンスエミッタ電圧Ｖｓｅが検出されるとき、スイッチング素子Ｓ１のメイントランジスタ１２に流れる主電流Ｉｅが過電流であると判定し、異常電流検出信号を出力する。
【００５１】
無効化回路８１は、異常電流検出信号をスイッチング素子Ｓ１のターンオフ時に無効にする回路であり、例えば、ゲートオフスイッチＳ３及びスイッチＳ４をオンさせるターンオフ信号Ｓｏｆｆが入力される時、異常電流検出信号を無効にする。
【００５２】
スイッチＳ４のオンにより、ゲートＧとセンスエミッタＳＥとが接続されるため、センスエミッタ電圧Ｖｓｅがゲート電圧Ｖｇｅに近づくように一時的に上昇する（図２参照）。そのため、センスエミッタ電圧Ｖｓｅが閾値電圧Ｖｔｈを超えると、異常電流検出信号が出力されてしまう。しかしながら、異常電流検出信号が無効化回路８１により無効にされることで、駆動装置３は、異常電流検出信号の誤出力による異常電流の誤判定を防止できる。
【００５３】
図５は、半導体装置の一例である駆動装置４の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は省略する。駆動装置４は、電流検出回路８２と、ＮＯＲ回路３１と、反転回路３２とを備える。
【００５４】
電流検出回路８２は、電流Ｉ（Ｓ４）がスイッチＳ４に流れていることを検出する回路であり、例えば、カレントミラーを構成するＭＯＳトランジスタＳ７，Ｓ８と、抵抗Ｒ１とを有する。スイッチＳ４は、図５の場合、Ｐチャネル型のＭＯＳＦＥＴである。Ｐチャネル型のＭＯＳトランジスタＳ７は、スイッチＳ４とセンスエミッタＳＥとの間に直列に挿入されて接続される。Ｐチャネル型のＭＯＳトランジスタＳ８は、スイッチＳ４とＭＯＳトランジスタＳ７との接続点に接続されるソースと、抵抗Ｒ１を介して導電部６２に接続されるドレインとを有する。
【００５５】
電流検出回路８２は、電流Ｉ（Ｓ４）が流れている期間、電流Ｉ（Ｓ４）に応じた電流が抵抗Ｒ１に流れるため、ハイレベルの電流検出信号ＶＳ８を出力する。一方、電流検出回路８２は、電流Ｉ（Ｓ４）が流れていない期間、電流Ｉ（Ｓ４）に応じた電流が抵抗Ｒ１に流れないため、ローレベルの電流検出信号ＶＳ８を出力する。
【００５６】
ＮＯＲ回路３１は、ゲートＧを駆動電源５１にプルアップした状態を、スイッチＳ４に流れる電流Ｉ（Ｓ４）が所定の非負の電流値以下に低下するまで維持させるプルアップ制御回路の一例である。
【００５７】
ＮＯＲ回路３１は、駆動信号Ｓｇと電流検出信号ＶＳ８の少なくとも一方がハイレベルであるとき、ゲートオンスイッチＳ２をオンさせるローレベルのターンオン信号Ｓｏｎを出力する。ハイレベルの駆動信号Ｓｇは、スイッチング素子Ｓ１のオンを指令する信号であることを表し、ハイレベルの電流検出信号ＶＳ８は、電流Ｉ（Ｓ４）が流れていることを表す。一方、ＮＯＲ回路３１は、駆動信号Ｓｇと電流検出信号ＶＳ８のいずれもがローレベルであるとき、ゲートオンスイッチＳ２をオフさせるハイレベルのターンオン信号Ｓｏｎを出力する。ローレベルの駆動信号Ｓｇは、スイッチング素子Ｓ１のオフを指令する信号であることを表し、ローレベルの電流検出信号ＶＳ８は、電流Ｉ（Ｓ４）が流れていないことを表す。
【００５８】
反転回路３２は、駆動信号Ｓｇがハイレベルであるとき、ゲートオフスイッチＳ３をオフさせるローレベルのターンオフ信号Ｓｏｆｆを出力し、駆動信号Ｓｇがローレベルであるとき、ゲートオフスイッチＳ３をオンさせるハイレベルのターンオフ信号Ｓｏｆｆを出力する。
【００５９】
ゲートオフスイッチＳ３をオフさせるローレベルのターンオフ信号Ｓｏｆｆが出力されるとき、スイッチＳ６はオフするので、スイッチＳ４もオフする。ゲートオフスイッチＳ３をオンさせるハイレベルのターンオフ信号Ｓｏｆｆが出力されるとき、スイッチＳ６はオンするので、スイッチＳ４もオンする。スイッチＳ４をオンさせるゲート電圧は、駆動電源５１の電源電圧Ｖ１がツェナーダイオードＤ３でクランプされることで生成される。
【００６０】
したがって、図６に示されるように、ＮＯＲ回路３１は、ゲートオンスイッチＳ２がオンからオフに切り替わるタイミングを時間Ｔ１だけ遅らせることができる。よって、センスダイオードＤ２を経由してコレクタＣに流れる電流Ｉ（Ｓ４）を、ゲートオンスイッチＳ２のオンにより駆動電源５１から流れる電流分だけ増やすことができるので、スイッチング素子Ｓ１のターンオフをより高速化できる。
【００６１】
図７は、半導体装置の一例である駆動装置５の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は省略する。駆動装置５は、電流検出回路８２と、ＮＯＲ回路３１と、ＮＯＲ回路３３とを備える。
【００６２】
ＮＯＲ回路３３は、ゲートＧを導電部６２にプルダウンした状態を、スイッチＳ４に流れる電流Ｉ（Ｓ４）が所定の非負の電流値以下に低下するまで維持させるプルダウン制御回路の一例である。なお、ＮＯＲ回路３３の入出力の論理関係は、ＮＯＲ回路３１と同じである。
【００６３】
駆動装置５は、ＮＯＲ回路３３を備えることで、図８に示されるように、ゲートオフスイッチＳ３がオフからオンに切り替わるタイミングを時間Ｔ１だけ遅らせることができるので、ゲートオフスイッチＳ３のオンにより電流Ｉ（Ｓ４）が減少することを防止できる。つまり、ゲートオフスイッチＳ３に時間Ｔ１に流れる電流をスイッチＳ４に振り替えることができるので、電流Ｉ（Ｓ４）を増やすことができる。これにより、スイッチング素子Ｓ１のターンオフをより高速化することができる。
【００６４】
以上、半導体装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００６５】
例えば、半導体装置は、集積回路により形成された構成を有する半導体デバイスでもよいし、ディスクリート部品により形成された構成を有する半導体デバイスでもよい。
【００６６】
例えば、スイッチング素子Ｓ１は、ＩＧＢＴ以外の他のスイッチング素子でもよく、例えば、Ｎチャネル型又はＰチャネル型のＭＯＳＦＥＴでもよい。ＭＯＳＦＥＴの場合、「コレクタ」を「ドレイン」に、「エミッタ」を「ソース」に置き換えて本実施形態の説明を読めばよい。
【００６７】
また、スイッチング素子Ｓ１以外の他のトランジスタは、ＮＰＮ型又はＰＮＰ型のバイポーラトランジスタでもよい。
【符号の説明】
【００６８】
１，２，３，４，５  駆動装置（半導体装置の例）
１２  メイントランジスタ（メイン素子の一例）
１３  センストランジスタ（センス素子の一例）
２０  チップ
５１  駆動電源
６１，６２  導電部
８０  異常電流検出回路
８１  無効化回路
８２  電流検出回路
Ｄ１  メインダイオード
Ｄ２  センスダイオード
Ｒｓｅ  抵抗
Ｓ１  スイッチング素子
【図１】
2016025388.tif 000003
【図２】
2016025388.tif 000004
【図３】
2016025388.tif 000005
【図４】
2016025388.tif 000006
【図５】
2016025388.tif 000007
【図６】
2016025388.tif 000008
【図７】
2016025388.tif 000009
【図８】
2016025388.tif 000010