(57)【要約】【課題】金属ブロックを内蔵しながらも、回路の高密度化を図ることが可能な回路基板及びその製造方法を提供する。【解決手段】本発明の回路基板１０は、コア基板１１の表裏にビルドアップ層２０，２０を積層してなり、コア基板１１に形成されているキャビティ１６に金属ブロック１７が収容されている。また、金属ブロック１７には貫通孔１７Ｈが形成され、キャビティ１６内の隙間及び貫通孔１７Ｈ内に充填樹脂１６Ｊが充填されている。そして、貫通孔１７Ｈ内の充填樹脂１６Ｊを貫通するスルーホール導体４６により、両ビルドアップ層２０，２０の第１導体層２２，２２の間が導通接続されている。【選択図】図３
2016025144.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、
前記コア基板を貫通するキャビティと、
前記キャビティに収容される金属ブロックと、
前記コア基板の表面及び裏面にそれぞれ積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、
前記キャビティと前記金属ブロックとの隙間に充填される充填樹脂とを有する回路基板であって、
前記金属ブロックには、前記コア基板の板厚方向に延びかつ樹脂が充填されている貫通孔又は貫通溝が設けられ、
前記貫通孔内又は前記貫通溝内の前記樹脂を貫通しかつ前記表面側の前記ビルドアップ層に含まれる導体と前記裏面側の前記ビルドアップ層に含まれる導体とを接続するスルーホール導体を有している。
【請求項２】
請求項１に記載の回路基板において、
前記貫通孔内又は前記貫通溝内の前記樹脂は、前記充填樹脂である。
【請求項３】
請求項１又は２に記載の回路基板において、
前記充填樹脂は、前記キャビティを覆う前記絶縁樹脂層の一部である。
【請求項４】
請求項１乃至３の何れか１の請求項に記載の回路基板において、
前記金属ブロックに接続されるビア導体が前記ビルドアップ層に設けられている。
【請求項５】
請求項４に記載の回路基板において、
前記スルーホール導体は、信号用配線に接続され、
前記金属ブロックに接続される前記ビア導体は、電源又はグランド用配線に接続される。
【請求項６】
請求項４又は５に記載の回路基板において、
前記コア基板の前記表面側に積層される前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、
前記コア基板の前記裏面側に積層される前記ビルドアップ層の最外部に設けられて、他の回路基板に接続される基板接続部と、
前記表面側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続される第１のビア導体と、
前記裏面側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続され前記第１のビア導体より数が多い第２のビア導体とを有する。
【請求項７】
請求項１乃至６の何れか１の請求項に記載の回路基板において、
前記金属ブロックのうち前記ビルドアップ層で覆われる表裏の両面における樹脂との接続面が粗面になっている。
【請求項８】
請求項７に記載の回路基板であって、
前記貫通孔又は前記貫通溝の内側面を含む前記金属ブロックにおける前記表裏の両面間の全ての側面における樹脂との接続面が粗面になっている。
【請求項９】
請求項７又は８に記載の回路基板であって、
前記粗面の算術平均粗さが、０．１［μｍ］〜３．０［μｍ］になっている。
【請求項１０】
請求項１乃至９の何れか１の請求項に記載の回路基板であって、
前記貫通孔又は前記貫通溝の内側を貫通する前記スルーホール導体は、その軸方向の両端部から中間部分に向かって徐々に外径が小さくなる中間括れ構造になっている。
【請求項１１】
コア基板にキャビティを形成することと、
貫通孔又は貫通溝を有する金属ブロックを準備することと、
前記貫通孔又は前記貫通溝に樹脂を充填することと、
前記キャビティに前記金属ブロックを収容することと、
前記コア基板の表面及び裏面に前記キャビティ及び前記金属ブロックを覆うビルドアップ層を積層することと、
前記キャビティと前記金属ブロックとの隙間に充填樹脂を充填することと、
前記樹脂を貫通し、前記表面側の前記ビルドアップ層に含まれる導体と前記裏面側の前記ビルドアップ層に含まれる導体とを接続するスルーホール導体を形成すること、を含む回路基板の製造方法。
【請求項１２】
請求項１１に記載の回路基板の製造方法において、
前記金属ブロックの前記貫通孔又は前記貫通溝に前記充填樹脂を充填し、
前記充填樹脂に前記コア基板の前記表面側及び前記裏面側からそれぞれテーパー孔を穿孔しかつ相互に連通させて貫通孔を形成し、
前記貫通孔に導体を充填して前記スルーホール導体を形成する。
【請求項１３】
請求項１１又は１２に記載の回路基板の製造方法において、
前記金属ブロックに接続されるビア導体を前記ビルドアップ層に形成する。
【請求項１４】
請求項１３に記載の回路基板の製造方法において、
前記スルーホール導体と前記ビア導体とを共通のめっき工程で形成する。
【請求項１５】
請求項１１乃至１４の何れか１の請求項に記載の回路基板の製造方法において、
前記コア基板の前記表面側に積層される前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を設けることと、
前記コア基板の前記裏面側に積層される前記ビルドアップ層の最外部に、他の回路基板に接続される基板接続部を設けることと、
前記表面側の最内部の前記ビルドアップ層に、前記金属ブロックに接続される第１のビア導体を形成することと、
前記裏面側の最内部の前記ビルドアップ層に、前記金属ブロックに接続され前記第１のビア導体より数が多い第２のビア導体を形成することとを行う。
【請求項１６】
請求項１１乃至１５の何れか１の請求項に記載の回路基板の製造方法において、
前記金属ブロックの表裏の両面を酸で浸食させ粗面を形成する。
【請求項１７】
請求項１１乃至１６の何れか１の請求項に記載の回路基板において、
前記キャビティを覆う前記絶縁樹脂層の一部を前記キャビティに入り込ませて前記充填樹脂を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャビティを有するコア基板にビルドアップ層が積層されている回路基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種の回路基板として、キャビティに収容されている金属ブロックの表裏の両面が、ビルドアップ層に含まれる絶縁樹脂層によって固定されているものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１３５１６８号（段落［００２８］〜［００３０］、図３（Ｂ））
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の回路基板では、コア基板の表裏のビルドアップ層のうち、金属ブロックを挟んで対向する位置に配置されている導電部同士を接続する接続回路が金属ブロックを迂回する形状になり、回路の高密度化の妨げになり得る。
【０００５】
本発明は、上記事情に鑑みてなされたもので、金属ブロックを内蔵しながらも、回路の高密度化を図ることが可能な回路基板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためなされた請求項１に係る発明は、コア基板と、前記コア基板を貫通するキャビティと、前記キャビティに収容される金属ブロックと、前記コア基板の表面及び裏面にそれぞれ積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、前記キャビティと前記金属ブロックとの隙間に充填される充填樹脂とを有する回路基板であって、前記金属ブロックには、前記コア基板の板厚方向に延びかつ樹脂が充填されている貫通孔又は貫通溝が設けられ、前記貫通孔内又は前記貫通溝内の前記樹脂を貫通しかつ前記表面側の前記ビルドアップ層に含まれる導体と前記裏面側の前記ビルドアップ層に含まれる導体とを接続するスルーホール導体を有している。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係る回路基板の平面図
【図２】回路基板における製品領域の平面図
【図３】図２のＡ−Ａ切断面における回路基板の側断面図
【図４】回路基板の部分平断面図
【図５】回路基板の製造工程を示す側断面図
【図６】回路基板の製造工程を示す側断面図
【図７】回路基板の製造工程を示す側断面図
【図８】回路基板の製造工程を示す側断面図
【図９】回路基板の製造工程を示す側断面図
【図１０】回路基板の製造工程を示す側断面図
【図１１】回路基板を含むＰｏＰの側断面図
【図１２】第２実施形態の回路基板の側断面図
【図１３】本発明の変形例に係る回路基板の側断面図
【発明を実施するための形態】
【０００８】
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１１に基づいて説明する。本実施形態の回路基板１０は、図１の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている。図２には、１つの製品領域Ｒ２が拡大して示され、その製品領域Ｒ２を対角線に沿って切断した回路基板１０の断面構造が図３に拡大して示されている。
【０００９】
図３に示すように、回路基板１０は、コア基板１１の表裏の両面にビルドアップ層２０，２０を有する構造になっている。コア基板１１は、絶縁性部材で構成されている。コア基板１１の表側の面であるＦ面１１Ｆと、コア基板１１の裏側の面であるＳ面１１Ｓとには、導体回路層１２がそれぞれ形成されている。また、コア基板１１には、キャビティ１６と複数の導電用貫通孔１４が形成されている。
【００１０】
導電用貫通孔１４は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、キャビティ１６は、直方体状の空間を有する形状になっている。
【００１１】
各導電用貫通孔１４内にはめっきが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２との間が接続されている。
【００１２】
キャビティ１６には、金属ブロック１７が収容されている。金属ブロック１７は、例えば銅製の直方体に１対の貫通孔１７Ｈ，１７Ｈを形成した構造をなし、図４に示すように、金属ブロック１７の平面形状はキャビティ１６の平面形状より一回り小さい長方形をなして、その長方形の長手方向の両端部に１対の貫通孔１７Ｈ，１７Ｈが配置されている。また、図３に示すように、金属ブロック１７の厚さ、即ち、金属ブロック１７の表裏の一方の面である第１主面１７Ｆと、金属ブロック１７の表裏の他方の面である第２主面１７Ｓとの間の距離は、コア基板１１の板厚より僅かに大きくなっている。そして、金属ブロック１７は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓからそれぞれ僅かに突出し、金属ブロック１７の第１主面１７Ｆがコア基板１１のＦ面１１Ｆにおける導体回路層１２の最外面と略面一になる一方、金属ブロック１７の第２主面１７Ｓがコア基板１１のＳ面１１Ｓにおける導体回路層１２の最外面と略面一になっている。また、金属ブロック１７とキャビティ１６の内面との間の隙間、及び、１対の貫通孔１７Ｈ，１７Ｈの内部には、本発明に係る充填樹脂１６Ｊが充填され、各貫通孔１７Ｈ内の充填樹脂１６Ｊを導電用貫通孔４５がそれぞれ貫通している。
【００１３】
金属ブロック１７の第１主面１７Ｆ及び第２主面１７Ｓと、それら第１主面１７Ｆ及び第２主面１７Ｓの間の４つの側面１７Ａ（即ち、金属ブロック１７の全ての外面）と、貫通孔１７Ｈ，１７Ｈの内面は、粗面になっている。具体的には、金属ブロック１７を、酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間、漬けて表面を浸食させることで、金属ブロック１７の表面の算術平均粗さＲａは、０．１［μｍ］〜３．０［μｍ］になっている（ＪＩＳ  Ｂ  ０６０１−１９９４の定義による）。
【００１４】
コア基板１１のＦ面１１Ｆ側のビルドアップ層２０も、Ｓ面１１Ｓ側のビルドアップ層２０も共に、コア基板１１側から順番に、第１絶縁樹脂層２１、第１導体層２２、第２絶縁樹脂層２３、第２導体層２４を積層してなり、第２導体層２４上には、ソルダーレジスト層２５が積層されている。また、前記した充填樹脂１６Ｊは、両ビルドアップ層２０，２０の第１絶縁樹脂層２１，２１の樹脂がキャビティ１６と金属ブロック１７との隙間内及び金属ブロック１７の貫通孔１７Ｈ内に流れ込んでなり、充填樹脂１６Ｊと両第１絶縁樹脂層２１，２１とが一体になっている。そして、両貫通孔１７Ｈ，１７Ｈ内の充填樹脂１６Ｊと両第１絶縁樹脂層２１，２１とを１対の導電用貫通孔４５，４５が貫通している。
【００１５】
また、各導電用貫通孔４５は、前記した導電用貫通孔１４と同様の中間括れ形状をなしている。具体的には、各導電用貫通孔４５は、Ｆ面１１Ｆ側のビルドアップ層２０の第１絶縁樹脂層２１の上面と、Ｓ面１１Ｓ側のビルドアップ層２０の第１絶縁樹脂層２１と上面との両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔４５Ａ，４５Ａの小径側端部を互いに連通させてなり、中間括れ形状をなしている。
【００１６】
両導電用貫通孔４５，４５内にはめっきが充填されて１対のスルーホール導体４６，４６が形成され、それらスルーホール導体４６，４６によってＦ面１１Ｆのビルドアップ層２０の第１導体層２２とＳ面１１Ｓのビルドアップ層２０の第１導体層２２との間が接続されている。
【００１７】
各ビルドアップ層２０における第１絶縁樹脂層２１及び第２絶縁樹脂層２３には、それぞれ複数のビアホール２１Ｈ，２３Ｈが形成され、それらビアホール２１Ｈ，２３Ｈは、共にコア基板１１側に向かって徐々に縮径したテーパー状になっている。さらに、これらビアホール２１Ｈ，２３Ｈ内にめっきが充填されて複数のビア導体２１Ｄ，２３Ｄが形成されている。そして、第１絶縁樹脂層２１のビア導体２１Ｄによって、導体回路層１２と第１導体層２２との間及び、金属ブロック１７と第１導体層２２との間が接続され、第２絶縁樹脂層２３のビア導体２３Ｄによって、第１導体層２２と第２導体層２４の間が接続されている。また、ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導体層２４の一部がパッド用孔内に位置してパッド２６になっている。
【００１８】
コア基板１１のＦ面１１Ｆ上のビルドアップ層２０の最外面である回路基板１０のＦ面１０Ｆにおいては、複数のパッド２６が、製品領域Ｒ２の外縁部に沿って２列に並べられた大パッド２６Ａ群と、それら大パッド２６Ａ群に囲まれた内側の領域に縦横複数列に並べられた小パッド２６Ｃ群とから構成されている。また、小パッド２６Ｃ群から本発明に係る電子部品実装部２６Ｊが構成されている。さらに、例えば、図２に示すように、小パッド２６Ｃ群の中央で製品領域Ｒ２の対角線上に並んだ６つの小パッド２６Ｃと、それら６つの小パッド２６Ｃの列の隣で前記対角線と平行に並んだ５つの小パッド２６Ｃとの計１１つの小パッド２６Ｃの真下となる位置に金属ブロック１７が配置されている。そして、それら１１つの小パッド２６Ｃのうち、図３に示すように、例えば２つの小パッド２６Ｃが４つのビア導体２１Ｄ，２３Ｄを介して金属ブロック１７に接続されている。これに対し、コア基板１１のＳ面１１Ｓ上のビルドアップ層２０の最外面である回路基板１０のＳ面１０Ｓでは、小パッド２６Ｃより大きな３つの中パッド２６Ｂが本発明に係る基板接続部を構成し、６つのビア導体２１Ｄ，２３Ｄを介して金属ブロック１７に接続されている。即ち、本実施形態の回路基板１０では、金属ブロック１７に接続されているビア導体２１Ｄの数が、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０より、Ｓ面１１Ｓ側のビルドアップ層２０の方が多くなっている。
【００１９】
本実施形態の回路基板１０は、以下のようにして製造される。
（１）図５（Ａ）に示すように、コア基板１１としてエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされているものが用意される。
【００２０】
（２）図５（Ｂ）に示すように、コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図３参照）を形成するためのテーパー孔１４Ａが穿孔される。
【００２１】
（３）図５（Ｃ）に示すように、コア基板１１のＳ面１１Ｓのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。
【００２２】
（４）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４の内面に無電解めっき膜（図示せず）が形成される。
【００２３】
（５）図５（Ｄ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
【００２４】
（６）電解めっき処理が行われ、図６（Ａ）に示すように、電解めっきが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、銅箔１１Ｃ上の無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４が形成される。
【００２５】
（７）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図６（Ｂ）に示すように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、コア基板１１のＦ面１１Ｆ上に導体回路層１２が形成されると共に、コア基板１１のＳ面１１Ｓ上に導体回路層１２が形成される。そして、Ｆ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２とがスルーホール導電導体１５によって接続された状態になる。
【００２６】
（８）図６（Ｃ）に示すように、コア基板１１に、ルーター又はＣＯ２レーザによってキャビティ１６が形成される。
【００２７】
（９）図６（Ｄ）に示すように、キャビティ１６が塞がれるように、ＰＥＴフィルムからなるテープ９０がコア基板１１のＳ面１１Ｓ上に張り付けられる。
【００２８】
（１０）金属ブロック１７が用意される。金属ブロック１７は、銅の板材又は銅の角材に貫通孔１７Ｈ，１７Ｈをルーター等によって穿孔してから、それら銅の板材又は銅の角材を切断して形成される。また、このように形成された複数の金属ブロック１７は、耐酸性のメッシュ構造の容器に収容された状態で、貯留槽に貯留されている酸液（例えば、例えば、硫酸と過酸化水素を主成分とした酸）に所定時間浸された後、水洗される。これにより、金属ブロック１７の表面全体が粗面になる。
【００２９】
（１１）図７（Ａ）に示すように、金属ブロック１７がマウンター（図示せず）によってキャビティ１６内に収められる。
【００３０】
（１２）図７（Ｂ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に、第１絶縁樹脂層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の隙間及び金属ブロック１７の貫通孔１７Ｈ内に充填される。
【００３１】
（１３）図７（Ｃ）に示すように、テープ９０を除去する。
（１４）図７（Ｄ）に示すように、コア基板１１のＳ面１１Ｓ上の導体回路層１２上に第１絶縁樹脂層２１としてのプリプレグと銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＳ面１１Ｓの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂もキャビティ１６の内面と金属ブロック１７との隙間及び金属ブロック１７の貫通孔１７Ｈ内に充填される。また、プリプレグから染み出てキャビティ１６内の隙間及び貫通孔１７Ｈ内に充填された熱硬化性樹脂によって前述の充填樹脂１６Ｊが形成される。
【００３２】
なお、第１絶縁樹脂層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
【００３３】
（１５）図８（Ａ）に示すように、上記したプリプレグによって形成されたコア基板１１の表裏の両側の第１絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成されると共に、１対の導電用貫通孔４５が形成される。具体的には、金属ブロック１７の各貫通孔１７Ｈの中心軸上で、コア基板１１のＦ面１１Ｆ側から第１絶縁樹脂層２１にＣＯ２レーザが照射されて形成せれるテーパー孔４５Ａと、コア基板１１のＳ面１１Ｓ側から第１絶縁樹脂層２１にＣＯ２レーザが照射されて形成されるテーパー孔４５Ａとが連通し、導電用貫通孔４５が形成される。また、複数のビアホール２１Ｈの一部のビアホール２１Ｈは、導体回路層１２上に配置され、他の一部のビアホール２１Ｈは金属ブロック１７上に配置される。なお、金属ブロック１７上にビアホール２１Ｈを形成する際に、ビアホール２１Ｈの奥側に位置する金属ブロック１７の粗面の凹凸はレーザ光照射または、照射後のデスミア処理で排除されてもよい。
【００３４】
（１６）無電解めっき処理が行われ、第１絶縁樹脂層２１，２１上と、ビアホール２１Ｈ内と導電用貫通孔４５内とに無電解めっき膜（図示せず）が形成される。
【００３５】
（１７）図８（Ｂ）に示すように、銅箔３７上の無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
【００３６】
（１８）電解めっき処理が行われ、図８（Ｃ）に示すように、めっきがビアホール２１Ｈ内に充填されてビア導体２１Ｄが形成されると共に導電用貫通孔４５内に充填されてスルーホール導体４６が形成され、さらには、第１絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。なお、ビアホール２１Ｈ内及び導電用貫通孔４５内に同時にフィルドめっき（めっき充填）を行うには、導電用貫通孔４５の開孔径をビアホール２１Ｈの開孔径の１．１〜１．５倍とすることが好ましい。
【００３７】
（１９）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔３７が除去され、図９（Ａ）に示すように、残された電解めっき膜３９、無電解めっき膜及び銅箔３７により、コア基板１１の表裏の各第１絶縁樹脂層２１上に第１導体層２２が形成される。そして、コア基板１１の表裏の第１導体層２２，２２同士の一部がスルーホール導体４６，４６により接続され、コア基板１１の表裏の各第１導体層２２の一部と導体回路層１２とがビア導体２１Ｄによって接続され、さらには、各第１導体層２２の他の一部と金属ブロック１７とがビア導体２１Ｄによって接続された状態になる。
【００３８】
（２０）上記した（１２）〜（１９）と同様の処理により、図９（Ｂ）に示すように、コア基板１１の表裏の各第１導体層２２上に第２絶縁樹脂層２３と第２導体層２４とが形成されて、各第２導体層２４の一部と第１導体層２２とがビア導体２３Ｄによって接続された状態になる。
【００３９】
（２１）図９（Ｃ）に示すように、コア基板１１の表裏の各第２導体層２４上にソルダーレジスト層２５，２５が積層される。
【００４０】
（２２）図１０に示すように、コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、コア基板１１の表裏の各第２導体層２４のうちパッド用孔から露出した部分がパッド２６になる。
【００４１】
（２３）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図３に示した金属膜４１が形成される。以上で回路基板１０が完成する。
【００４２】
本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に回路基板１０の作用効果を、回路基板１０の使用例と共に説明する。本実施形態の回路基板１０は、例えば、以下のようにして使用される。即ち、図１１に示すように、回路基板１０の有する前述の大、中、小のパッド２６Ａ，２６Ｂ，２６Ｃ上に、それら各パッドの大きさに合った大、中、小の半田バンプ２７Ａ，２７Ｂ，２７Ｃが形成される。そして、例えば、回路基板１０のＦ面１０Ｆの小パッド群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ２７Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。このときＣＰＵ８０が有する例えばグランド用の２つのパッドが、ビア導体２１Ｄ，２３Ｄを介して回路基板１０の金属ブロック１７に接続され、信号用の２つのパッドがそれぞれビア導体２３Ｄ，２３Ｄを介して回路基板１０のスルーホール導体４６，４６に接続される。
【００４３】
次いで、メモリ８１を回路基板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける回路基板８２のＳ面８２Ｓに備えるパッドに第１パッケージ基板１０Ｐにおける回路基板１０の大半田バンプ２７Ａが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における回路基板１０，８２の間には図示しない樹脂が充填される。
【００４４】
次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における回路基板１０の中半田バンプ２７Ｂが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドが回路基板１０のうち金属ブロック１７に接続されているパッド２６と半田付けされる。なお、ＣＰＵ８０及びマザーボード８４が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板１０の金属ブロック１７とが、ビア導体２１Ｄ，２３Ｄで接続されてもよい。
【００４５】
ＣＰＵ８０が発熱すると、その熱は、ＣＰＵ８０が実装されている回路基板１０のＦ面１０Ｆ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して金属ブロック１７に伝わり、回路基板１０のＳ面１０Ｓ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して金属ブロック１７からマザーボード８４へと放熱される。ここで、本実施形態の回路基板１０では、金属ブロック１７に接続されているビア導体２１Ｄの数が、ＣＰＵ８０が実装されるＦ面１０Ｆ側のビルドアップ層２０より、放熱先のマザーボード８４が接続されるＳ面１１Ｓ側のビルドアップ層２０の方が多くなっているので、金属ブロック１７における蓄熱が抑えられ、効率良く放熱を行うことができる。
【００４６】
ところで、金属ブロック１７は大きいほど熱容量も大きくなり、ＣＰＵ８０の急激な温度上昇を緩和させる機能が高くなる。しかしながら、金属ブロック１７を大きくしたために、金属ブロック１７を挟んだ両側の第１導体層２２，２２間を連絡する回路を迂回させなければならないとすると回路の高密度化の妨げになる。これに対し、本実施形態の回路基板１０では、金属ブロック１７に貫通孔１７Ｈ，１７Ｈを設けて、それら貫通孔１７Ｈ，１７Ｈを貫通するスルーホール導体４６，４６によって第１導体層２２，２２同士を連絡したので、金属ブロック１７を内蔵しながらも、回路基板１０内の回路の高密度化を図ることできる。
【００４７】
また、回路基板１０が熱伸縮を繰り返すと、金属ブロック１７とビルドアップ層２０の第１絶縁樹脂層２１との熱伸縮率の相違から、金属ブロック１７とビルドアップ層２０の第１絶縁樹脂層２１との間に剪断力が作用し、第１絶縁樹脂層２１と共にビア導体２１Ｄが金属ブロック１７から剥離することが懸念される。しかしながら、本実施形態の回路基板１０では、金属ブロック１７のうち第１絶縁樹脂層２１，２１で覆われている表裏の両面（第１主面１７Ｆ及び第２主面１７Ｓ）が粗面になっているので、金属ブロック１７と第１絶縁樹脂層２１，２１との剥離を抑えることができ、回路基板１０における金属ブロック１７の固定が安定する。また、金属ブロック１７の側面１７Ａも貫通孔１７Ｈの内面も粗面になっているので、回路基板１０の板厚方向においても金属ブロック１７の固定が安定する。さらに、金属ブロック１７の表面を粗面にすることで、金属ブロック１７と第１絶縁樹脂層２１，２１及びキャビティ１６内の充填樹脂１６Ｊとの接触面積が増し、金属ブロック１７から回路基板１０への排熱効率が上がる。
【００４８】
［第２実施形態］
本実施形態の回路基板１０Ｖは、図１２に示されている。この回路基板１０Ｖには、金属ブロック１７を収容したキャビティ１６の近傍に、積層セラミックコンデンサ３０を収容した複数のキャビティ３２が備えられている。積層セラミックコンデンサ３０は、例えば、セラミックス製の角柱体の両端部を１対の電極３１，３１で覆った構造になっている。また、各積層セラミックコンデンサ３０は、金属ブロック１７と同様に、コア基板１１ＶのＦ面１１Ｆ及びＳ面１１Ｓから僅かに突出し、積層セラミックコンデンサ３０の各電極３１の第１平面３１Ｆがコア基板１１のＦ面１１Ｆ側の導体回路層１２における最外面と面一になると共に、積層セラミックコンデンサ３０の各電極３１の第２平面３１Ｓがコア基板１１のＳ面１１Ｓ側の導体回路層１２における最外面と面一になっている。そして、それら各積層セラミックコンデンサ３０の電極３１に、コア基板１１の表裏両面のビルドアップ層２０，２０に含まれるビア導体２１Ｄ，２３Ｄが接続されている。また、この回路基板１０Ｖを製造する際には、金属ブロック１７と積層セラミックコンデンサ３０とが同じ工程でキャビティ１６，３２に収容される。
［他の実施形態］
【００４９】
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００５０】
（１）前記第１及び第２実施形態の金属ブロック１７は、長手方向の両端部に１対の貫通孔１７Ｈ，１７Ｈを有していたが、図１３に示すように、金属ブロック１７をコア基板１１の板厚方向に貫通すると共にコア基板１１の側面に開放している貫通溝１７Ｍを設けて、その貫通溝１７Ｍの内側をスルーホール導体４６が貫通するようにしてもよい。さらには、金属ブロック１７をコア基板１１の板厚方向に貫通すると共にコア基板１１の側面に開放し、コア基板１１の板厚方向から見たときにスルーホール導体４６が収まりきらない深さの貫通溝１７Ｎを設け、キャビティ１６の貫通溝１７Ｎとの対向面にコア基板１１の板厚方向全体に亘るキャビティ貫通溝１６Ｍを設けて、それら貫通溝１７Ｎとキャビティ貫通溝１６Ｍの間をスルーホール導体４６が貫通するようにしてもよい。
【００５１】
（２）前記第１及び第２実施形態のビア導体２１Ｄは、ビア導体２３Ｄによって回路基板１０，１０Ｖの最外面に露出したパッド２６まで接続された状態になっていたが、例えば、ビア導体２３Ｄが接続されていない、パッド２６が設けられていない、など、ビア導体２１Ｄに接続された導体が回路基板１０，１０Ｖの最外面に露出した部分に接続されていない状態であってもよい。
【００５２】
（３）前記第１及び第２実施形態の回路基板１０，１０Ｖは、金属ブロック１７に接続されているビア導体２１Ｄの数が、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０より、Ｓ面１１Ｓ側のビルドアップ層２０の方が多くなっていたが、Ｆ面１１Ｆ側のビルドアップ層２０のビア導体２１Ｄの数の方が多くてもよいし、あるいは、同数であってもよい。
【００５３】
（４）前記第１及び第２実施形態の金属ブロック１７は、銅の板材又は銅の角材を切断した後に表面を粗化していたが、切断前に粗化してもよい。その場合は、金属ブロック１７の側面すべて、あるいは側面の一部の面は、粗化されていない状態になる。
【００５４】
（５）前記第１及び第２実施形態の金属ブロック１７は、酸により表面の粗化を行っていたが、例えば、粒子の吹き付けや、凹凸面の押し付けにより粗化を行ってもよい。
【００５５】
（６）前記第１及び第２実施形態の金属ブロック１７の貫通孔１７Ｈは、銅の板材又は銅の角材を切断する前に形成されていたが、切断した後に形成してもよい。
【００５６】
（７）前記第２実施形態では、金属ブロック１７と同じ工程で積層セラミックコンデンサ３０をキャビティ３２に収容していたが、積層セラミックコンデンサ３０ではなく、他の電子部品、例えば、コンデンサ、抵抗、サーミスタ、コイル等の受動部品のほか、ＩＣ回路等の能動部品など、をキャビティ３２に収容してもよい。
【００５７】
（８）前記第１及び第２実施形態の金属ブロック１７にはＣＰＵ８０のグランド用のパッドが接続されていたが、金属ブロック１７に電源用の配線を接続して、ＣＰＵ８０の電源用のパッドを金属ブロック１７に接続してもよい。
【符号の説明】
【００５８】
１０，１０Ｖ    回路基板
１１，１１Ｖ    コア基板
１６    キャビティ
１６Ｊ    充填樹脂
１７    金属ブロック
１７Ｈ    貫通孔
１７Ｍ，１７Ｎ    貫通溝
２０    ビルドアップ層
２１    第１絶縁樹脂層（絶縁樹脂層）
２１Ｄ    ビア導体（第１のビア導体、第２のビア導体）
２６Ｊ    電子部品実装部
２６Ｂ    中パッド（基板接続部）
３０    積層セラミックコンデンサ（電子部品）
４６    スルーホール導体
【図１】
2016025144.tif 000003
【図２】
2016025144.tif 000004
【図３】
2016025144.tif 000005
【図４】
2016025144.tif 000006
【図５】
2016025144.tif 000007
【図６】
2016025144.tif 000008
【図７】
2016025144.tif 000009
【図８】
2016025144.tif 000010
【図９】
2016025144.tif 000011
【図１０】
2016025144.tif 000012
【図１１】
2016025144.tif 000013
【図１２】
2016025144.tif 000014
【図１３】
2016025144.tif 000015