(57)【要約】【課題】回路面積およびコストの増大をすることなく、アップコンバートされた映像データを生成する。【解決手段】第１マルチ画面部（１）は、入力された映像データに基づき、互いに同期を取られた複数の同期化映像データを出力可能であり、第１マルチ画面部（１）の出力端子のそれぞれは、第２マルチ画面部（２）、第３マルチ画面部（３）、第４マルチ画面部（４）、第５マルチ画面部（５）のそれぞれに接続されている。【選択図】図１
2016046734.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力された映像データをアップコンバートして出力する映像信号処理回路であって、
映像データをアップコンバート可能な、第１処理部および複数の第２処理部を備えており、
上記第１処理部は、入力端子に入力された映像データに基づき、複数の出力端子のそれぞれから、互いに同期を取られた複数の同期化映像データを出力可能であり、
上記第１処理部の上記出力端子のそれぞれは、上記複数の第２処理部のそれぞれに接続されていることを特徴とする映像信号処理回路。
【請求項２】
上記第１処理部は、入力端子に入力された映像データをアップコンバートするとともに、アップコンバートした映像データを分配して上記複数の出力端子から上記同期化映像データとして出力し、
上記第２処理部は、入力端子に入力された上記同期化映像データをアップコンバートすることを特徴とする請求項１に記載の映像信号処理回路。
【請求項３】
上記第１処理部は、複数の上記入力端子を備えており、
上記第１処理部は、複数の上記入力端子のそれぞれに入力された複数の映像データの同期を取るとともに、複数の上記出力端子から上記同期化映像データとして出力し、
上記第２処理部は、入力端子に入力された上記同期化映像データをアップコンバートすることを特徴とする請求項１に記載の映像信号処理回路。
【請求項４】
上記複数の第２処理部は、それぞれの入力端子に入力された映像データの同期を取ることを特徴とする請求項１〜３の何れか１項に記載の映像信号処理回路。
【請求項５】
上記第１処理部は、複数の上記入力端子を備えており、
上記第１処理部は、異なる上記入力端子に入力された映像データを重畳させて上記同期化映像データとして出力することを特徴とする請求項１〜４の何れか１項に記載の映像信号処理回路。
【請求項６】
上記第２処理部は、複数の上記入力端子を備えており、
上記第２処理部は、上記第１処理部から入力された上記同期化映像データと、外部から入力された映像データとを重畳させて出力することを特徴とする請求項１〜４の何れか１項に記載の映像信号処理回路。
【請求項７】
請求項１〜６の何れか１項に記載の映像信号処理回路と、
表示パネルと、
上記表示パネルを駆動するための信号を出力する複数のタイミングコントローラと、を備えており、
それぞれの上記タイミングコントローラは、上記第２処理部の出力端子に接続されており、
上記表示パネルの背面において、上記第１処理部と各上記第２処理部との間の各配線の長さ、および、各上記第２処理部と各上記タイミングコントローラとの間の各配線の長さは、略均一であることを特徴とする表示装置。
【請求項８】
第１処理部および複数の第２処理部を用いて、外部から入力された映像データをアップコンバートして出力する映像信号処理方法であって、
上記第１処理部において、外部から入力された映像データに基づき、互いに同期を取られた複数の映像データを生成し、
上記複数の映像データのそれぞれを、上記複数の第２処理部のそれぞれに入力し、
上記第１処理部および上記第２処理部のうち少なくとも何れか一方において、入力された映像データをアップコンバートすることを特徴とする映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高精細の表示を可能とする映像信号処理回路に関する。
【背景技術】
【０００２】
現在、放送波やＢＤといった映像ソースからの映像データの解像度は、ＦＨＤ（Ｆｕｌｌ  ＨＤ）が主流となっている。また、映像データの高精細化が進み、４Ｋ２Ｋの放送波を用いた放送も始まっている。
【０００３】
特許文献１には、複数のグラフィックコントローラを備え、各グラフィックコントローラからのビデオデータ（映像データ）を同期化することによって、単一のモニタにおいて高精細表示を行う画像表示装置が記載されている。
【０００４】
特許文献１の画像表示装置によれば、各グラフィックコントローラにおける映像データの転送を特に高速に行なう必要はないため、高速映像データ転送による発熱や不要輻射ノイズの発生等を抑制することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２４２４６９号公報（１９９９年９月７日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
また、８Ｋ４Ｋの映像データを用いた放送の計画も進んでいるが、未だ実現しておらず、現時点で８Ｋ４Ｋの放送波を受信して家庭用の表示装置で視聴することはできない。
【０００７】
そのため、家庭で８Ｋ４Ｋの高精細表示を楽しむためには、ＦＨＤや４Ｋ２Ｋの映像データをアップコンバートして８Ｋ４Ｋの表示パネルに表示する必要がある。
【０００８】
特許文献１の技術のように、複数のグラフィックコントローラを用いて映像データを同期化する場合、一時的に映像データをフレームメモリに格納する必要がある。そのため、８Ｋ４Ｋといった高精細の映像データを同期化するためには、広い帯域幅のメモリが必要となる。その結果、メモリ用のピンの数が増え、チップサイズが大きくなり、コストが増大する。
【０００９】
本発明は、上記の課題に鑑みなされたものであって、その目的は、回路面積およびコストの増大をすることなく、アップコンバートされた映像データを同期化して出力することができる映像信号処理回路および映像信号処理方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明の映像信号処理回路は、外部から入力された映像データをアップコンバートして出力する映像信号処理回路であって、映像データをアップコンバート可能な、第１処理部および複数の第２処理部を備えており、上記第１処理部は、入力端子に入力された映像データに基づき、複数の出力端子のそれぞれから、互いに同期を取られた複数の同期化映像データを出力可能であり、上記第１処理部の上記出力端子のそれぞれは、上記複数の第２処理部のそれぞれに接続されていることを特徴とする。
【００１１】
また、上記の課題を解決するために、本発明の映像信号処理方法は、第１処理部および複数の第２処理部を用いて、外部から入力された映像データをアップコンバートして出力する映像信号処理方法であって、上記第１処理部において、外部から入力された映像データに基づき、互いに同期を取られた複数の映像データを生成し、上記複数の映像データのそれぞれを、上記複数の第２処理部のそれぞれに入力し、上記第１処理部および上記第２処理部のうち少なくとも何れか一方において、入力された映像データをアップコンバートすることを特徴とする。
【発明の効果】
【００１２】
本発明の一態様によれば、回路面積およびコストの増大をすることなく、アップコンバートされた映像データを同期化して出力することができる映像信号処理回路および映像信号処理方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る表示装置の構成を示すブロック図である。
【図２】第１マルチ画面部の構成を示すブロック図である。
【図３】第１マルチ画面部における映像処理の例を示す概略図であり、（ａ）は入力された映像データに対応する映像であり、（ｂ）は拡大縮小部による拡大処理後の映像データに対応する映像であり、（ｃ）は重畳部による重畳後の映像データに対応する映像であり、（ｄ）は表示パネルに表示される映像である。
【図４】実施形態１の実施例１の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図５】実施形態１の実施例２の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図６】実施形態１の実施例３の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図７】実施形態１の実施例４の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図８】本発明の実施形態２に係る表示装置の構成を示すブロック図である。
【図９】実施形態２の実施例５の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図１０】実施形態２の実施例６の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図１１】実施形態２の実施例７の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図１２】実施形態２の実施例８の映像信号処理回路における映像データの処理過程を示すブロック図である。
【図１３】本発明の実施形態３に係る表示装置の一部の構成を示すブロック図である。
【図１４】マルチ画面部の制御方法を示すブロック図である。
【図１５】実施形態５の表示装置の各構成の位置関係を説明するための表示装置の背面図である。
【発明を実施するための形態】
【００１４】
〔実施形態１〕
以下、本発明の実施の形態について、図１〜図６に基づいて詳細に説明する。
【００１５】
図１は、本実施形態の表示装置の構成を示すブロック図である。
【００１６】
図１に示すように表示装置１００は、映像信号処理回路１０と、タイミングコントローラ回路２０と、表示パネル３０とを備えている。
【００１７】
映像信号処理回路１０は、外部から入力された映像データをアップコンバート（アップスケール）して、タイミングコントローラ回路２０に出力する。
【００１８】
タイミングコントローラ回路２０は、映像信号処理回路１０が出力した映像データに基づいて、表示パネル３０を駆動するための信号を出力する。タイミングコントローラ回路２０は、４つのタイミングコントローラ２１・２２・２３・２４を備えている。タイミングコントローラ２１・２２・２３・２４は、表示パネル３０を複数の領域に分割したときの各領域に含まれる画素を駆動する。
【００１９】
＜映像信号処理回路＞
図１に示すように、映像信号処理回路１０は、映像データをアップコンバート可能な、第１マルチ画面部１（第１処理部）と、第２マルチ画面部２（第２処理部）と、第３マルチ画面部３（第２処理部）と、第４マルチ画面部４（第２処理部）と、第５マルチ画面部５（第２処理部）と、を備えている。
【００２０】
図１中の矢印は配線を示し、配線は、例えばＦＨＤ（１９２０×１０８０  ６０Ｈｚ）の帯域を有している。
【００２１】
図１に示すように、第１マルチ画面部１は、５系統の入力端子と、４系統の出力端子とを備えている。また、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、５系統の入力端子と、４系統の出力端子とを備えている。
【００２２】
なお、映像信号処理回路１０において、マルチ画面部の数、入力端子および出力端子の数は、図１に例示する構成に限定されない。
【００２３】
第２マルチ画面部２の出力端子はタイミングコントローラ２１の入力端子に接続されており、第３マルチ画面部３の出力端子はタイミングコントローラ２２の入力端子に接続されており、第４マルチ画面部４の出力端子はタイミングコントローラ２３の入力端子に接続されており、第５マルチ画面部５の出力端子はタイミングコントローラ２４の入力端子に接続されている。
【００２４】
第１マルチ画面部１の４系統の出力端子は、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５のそれぞれに接続されている。言い換えると、マルチ画面部はカスケード接続されている。
【００２５】
第１マルチ画面部１は、入力端子に入力された映像データに基づき、複数の出力端子のそれぞれから、互いに同期を取られた複数の同期化映像データを出力する。各同期化映像データは、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００２６】
＜マルチ画面部＞
第１マルチ画面部１は、入力された映像データの同期化、拡大および縮小（アップコンバートおよびダウンコンバート）、重畳を行う。
【００２７】
図２は、第１マルチ画面部１の構成を示すブロック図である。
【００２８】
第１マルチ画面部１は、各入力端子に接続されたバッファ回路１１Ａ〜１１Ｅと、同期信号発生部１２と、Ｗｒｉｔｅアービトレータ部１３と、Ｒｅａｄアービトレータ部１５と、複数の拡大縮小部１６Ａ〜１６Ｈと、各出力端子に接続された重畳部１７Ａ〜１７Ｄとを備えている。
【００２９】
各入力端子を介して入力された映像データは、バッファ回路１１Ａ〜１１Ｅに格納される。映像データは、バッファ回路１１Ａ〜１１Ｅに格納された後、Ｗｒｉｔｅアービトレータ部１３にて調停され、外部のフレームメモリ１４に格納される。
【００３０】
Ｒｅａｄアービトレータ部１５は、フレームメモリ１４から同期化された映像データ（同期化映像データ）を読み出す。
【００３１】
同期信号発生部１２は、Ｗｒｉｔｅアービトレータ部１３およびＲｅａｄアービトレータ部１５のブロックのタイミングを制御する同期信号を生成する。同期信号発生部１２は、自身で同期信号を生成してもよいし、入力端子を介して入力された映像データの入力タイミングに基づいて同期信号を生成してもよい。図２では、入力映像５の入力タイミングに基づいて同期信号を生成しているが、入力映像１〜入力映像４の入力タイミングの内、１つの入力タイミングを選択し、選択した入力タイミングに基づいて同期信号を生成しても良い。
【００３２】
Ｒｅａｄアービトレータ部１５に読み出された映像データは、拡大縮小部１６Ａ〜１６Ｈに格納される。拡大縮小部１６Ａ〜１６Ｈは、映像データを補間することによってアップコンバートし、また、映像データを間引くことによってダウンコンバートする。
【００３３】
拡大縮小部１６Ａ〜１６Ｈによって拡大処理または縮小処理をされた映像データは、重畳部１７Ａ〜１７Ｄに格納されて重畳された後、出力端子から出力される。
【００３４】
図３は、第１マルチ画面部１における映像処理の例を示す概略図であり、（ａ）は入力された映像データに対応する映像であり、（ｂ）は拡大縮小部１６Ａ〜１６Ｈによる拡大処理後の映像データに対応する映像であり、（ｃ）は重畳部１７Ａ〜１７Ｄによる重畳後の映像データに対応する映像であり、（ｄ）は表示パネル３０に表示される映像である。
【００３５】
図３の（ａ）に示すように、第１マルチ画面部１に２系統の映像データが入力された場合について説明する。
【００３６】
図３の（ｂ）に示すように、拡大縮小部１６Ａ〜１６Ｈは、映像データを拡大処理する。
【００３７】
図３の（ｃ）に示すように、重畳部１７Ａ〜１７Ｄは、２つの映像データを重畳する。具体的には、図３の（ｂ）の処理映像１と処理映像５とを重畳することによって出力映像１を生成し、図３の（ｂ）の処理映像２と処理映像６とを重畳することによって出力映像３を生成する。
【００３８】
図３の（ｃ）示す出力映像１〜４を出力することによって、表示パネル３０には図３の（ｄ）に示す映像が表示される。
【００３９】
なお、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５の構成は、第１マルチ画面部１の構成と同様であってもよい。
【００４０】
以下、本実施形態の映像信号処理回路１０を用いた映像信号処理方法における映像データの処理過程を、実施例１〜４として説明する。
【００４１】
＜実施例１＞
実施例１として、ＦＨＤ（２Ｋ１Ｋ、１９２０×１０８０）の映像データを８Ｋ４Ｋ（７６８０×４３２０）の映像データに拡大（アップコンバート）し、表示パネル３０に表示する場合の映像データの処理過程を説明する。
【００４２】
図４は、実施例１の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示す。
【００４３】
図４に示すように、ＦＨＤの映像データが、外部から第１マルチ画面部１の入力端子に入力される。第１マルチ画面部１は、入力されたＦＨＤの映像データを拡大して、４Ｋ２Ｋ（３８４０×２１６０）の映像データを生成する。
【００４４】
そして、第１マルチ画面部１は、４Ｋ２Ｋの映像データを、互いに同期を取られた４つのＦＨＤの同期化映像データに分配し、分配した各同期化映像データを各出力端子から出力する。
【００４５】
第１マルチ画面部１から出力された各同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００４６】
第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、ＦＨＤの同期化映像データを拡大して、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。
【００４７】
各タイミングコントローラ２１〜２４に４Ｋ２Ｋの同期化映像データが入力されるため、タイミングコントローラ回路２０としては、８Ｋ４Ｋの映像データが入力されることとなる。タイミングコントローラ回路２０は８Ｋ４Ｋの映像データに基づいて表示パネル３０を駆動する。これにより、映像信号処理回路１０に入力されたＦＨＤの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。
【００４８】
ここで、第１マルチ画面部１から出力される同期化映像データは、互いに同期を取られているため、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５において、映像データの同期を取る必要がない。そのため、同期を取るためのメモリ等の構成が不要となる。これにより、同期を取るためにフレームメモリと接続する多数の入力端子（ピン）を設ける必要がなく、その結果、回路面積およびコストの増大をすることなく、アップコンバートされた高精細の映像データを生成して表示することができる。
【００４９】
＜実施例２＞
実施例２として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、表示パネル３０に表示する場合の映像データの処理過程を説明する。
【００５０】
図５は、実施例２の映像信号処理回路１０における映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示す。
【００５１】
図５に示すように、４Ｋ２Ｋの映像データが、外部から第１マルチ画面部１に入力される。例えば、図５に示すように、４系統のＦＨＤの映像データが、第１マルチ画面部１の４つの入力端子のそれぞれに入力されてもよい。
【００５２】
第１マルチ画面部１は、入力された映像データを拡大することなく、互いに同期を取られた４つのＦＨＤの同期化映像データに分配し、分配した各同期化映像データを各出力端子から出力する。
【００５３】
第１マルチ画面部１から出力された各同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。以降の処理は実施例１と同様である。
【００５４】
実施例２の処理により、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。
【００５５】
＜実施例３＞
実施例３として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、表示パネル３０に表示する場合の映像データの処理過程を説明する。
【００５６】
図６は、実施例３の映像信号処理回路１０における映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、同期信号が伝送されている配線を示す。
【００５７】
図６に示すように、４Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、４系統のＦＨＤの映像データが、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００５８】
第１マルチ画面部１は、フリーランで駆動することができるものとする。第１マルチ画面部１は、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に同期信号を出力する。
【００５９】
第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、同期信号に基づき、入力された映像データの同期を取るとともに、ＦＨＤの映像データを拡大して、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。
【００６０】
以降の処理は実施例１と同様である。
【００６１】
実施例３の処理により、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。
【００６２】
＜実施例４＞
実施例４として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、表示パネル３０に表示する場合の映像データの処理過程を説明する。
【００６３】
図７は、実施例４の映像信号処理回路１０における映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、同期信号が伝送されている配線を示す。
【００６４】
図７に示すように、４Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、４系統のＦＨＤの映像データが、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００６５】
また、第２マルチ画面部２は、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に同期信号を出力する。
【００６６】
第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、同期信号に基づき、入力された映像データの同期を取るとともに、ＦＨＤの映像データを拡大して、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。
【００６７】
以降の処理は実施例１と同様である。
【００６８】
実施例４の処理により、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。また、本実施例の処理によれば、フレーム抜けを抑制することできる。
【００６９】
なお、本実施例では、第２マルチ画面部２が同期信号を出力するものとして説明したが、これに限らず、他のマルチ画面部が同期信号を出力してもよい。さらに、図示を省略するが、タイミングコントローラ２１がタイミングコントローラ２２・２３・２４に同期信号を出力し、タイミングコントローラ回路２０内で映像データを同期化してもよい。
【００７０】
〔実施形態２〕
本発明の他の実施形態について、図８〜図１２に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００７１】
図８は、本実施形態の表示装置１０１の構成を示すブロック図である。
【００７２】
表示装置１０１は、チャンネル切り替えや画質調整等のＯＳＤ（Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）の機能を備えた表示装置である。
【００７３】
表示装置１０１は、ＯＳＤ生成部４０を備えている。ＯＳＤ生成部４０は、第１マルチ画面部１の入力端子に接続されており、ＯＳＤ映像データを生成して第１マルチ画面部１に出力する。映像信号処理回路１０は、画像を表示するための映像データをアップコンバートするとともに、ＯＳＤのための映像データ（ＯＳＤ映像データ）をアップコンバートし、両者を重畳する。
【００７４】
例えば、８Ｋ４Ｋ用の表示パネルには８Ｋ４ＫのＯＳＤ映像データが必要となるが、ＯＳＤ映像データを８Ｋ４Ｋにアップコンバートして映像データに重畳することによって、既存のＯＳＤ映像データ生成部（ＦＨＤまたは４Ｋ２ＫのＯＳＤ映像データ生成部）を適用することができる。
【００７５】
以下、本実施形態の映像信号処理回路１０を用いた映像信号処理方法における映像データの処理過程を、実施例５〜８として説明する。
【００７６】
＜実施例５＞
図９は、実施例５の映像信号処理回路１０における映像データの処理過程を示すブロック図である。
【００７７】
実施例５として、ＦＨＤの映像データを８Ｋ４Ｋの映像データに拡大し、ＯＳＤ映像データを重畳して表示パネル３０に表示する場合の映像データの処理過程を説明する。
【００７８】
図９は、実施例５の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。
【００７９】
図９に示すように、ＦＨＤの映像データおよびＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。第１マルチ画面部１は、入力されたＦＨＤの映像データおよびＯＳＤ映像データを拡大して、４Ｋ２Ｋの映像データおよびＯＳＤ映像データを生成する。さらに、第１マルチ画面部１は、４Ｋ２Ｋの映像データとＯＳＤ映像データとを重畳する。
【００８０】
そして、第１マルチ画面部１は、重畳した４Ｋ２Ｋの映像データを、互いに同期を取られた４つのＦＨＤの同期化映像データに分配し、分配した各同期化映像データを各出力端子から出力する。
【００８１】
第１マルチ画面部１から出力された各同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００８２】
第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、ＦＨＤの同期化映像データを拡大して、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。
【００８３】
各タイミングコントローラ２１〜２４には、４Ｋ２Ｋの同期化映像データが入力されるため、タイミングコントローラ回路２０としては、８Ｋ４Ｋの映像データが入力されることとなる。タイミングコントローラ回路２０は、ＯＳＤ映像データが重畳された８Ｋ４Ｋの映像データに基づいて表示パネル３０を駆動する。これにより、映像信号処理回路１０に入力されたＦＨＤの映像データを拡大して、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。
【００８４】
＜実施例６＞
図１０は、実施例６の映像信号処理回路１０における映像データの処理過程を示すブロック図である。
【００８５】
実施例６として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、ＯＳＤ映像データを重畳して表示パネル３０に表示する場合の映像データの処理過程を説明する。
【００８６】
図１０は、実施例６の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。
【００８７】
図１０に示すように、４Ｋ２Ｋの映像データおよびＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。例えば、４系統のＦＨＤの映像データと、１系統のＯＳＤ映像データとが、第１マルチ画面部１の５つの入力端子のそれぞれに入力されてもよい。
【００８８】
第１マルチ画面部１は、映像データを拡大することなく、ＯＳＤ映像データを４Ｋ２Ｋに拡大する。さらに、第１マルチ画面部１は、４Ｋ２Ｋの映像データとＯＳＤ映像データとを重畳する。
【００８９】
そして、第１マルチ画面部１は、重畳した４Ｋ２Ｋの映像データを、互いに同期を取られた４つのＦＨＤの同期化映像データに分配し、分配した各同期化映像データを各出力端子から出力する。
【００９０】
第１マルチ画面部１から出力された各同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００９１】
以降の処理は実施例５と同様である。これにより、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。
【００９２】
＜実施例７＞
図１１は、実施例７の映像信号処理回路１０における映像データの処理過程を示すブロック図である。
【００９３】
実施例７として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、ＯＳＤ映像データを重畳して表示パネル３０に表示する場合の映像データの処理過程を説明する。
【００９４】
図１１は、実施例７の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。
【００９５】
図１１に示すように、ＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。また、４Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、ＦＨＤの映像データが、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００９６】
第１マルチ画面部１は、入力されたＯＳＤ映像データを４Ｋ２Ｋに拡大して、４Ｋ２ＫのＯＳＤ映像データを生成する。
【００９７】
そして、第１マルチ画面部１は、４Ｋ２ＫのＯＳＤ映像データを、互いに同期を取られた４つのＦＨＤのＯＳＤ同期化映像データに分配し、分配した各ＯＳＤ同期化映像データを各出力端子から出力する。
【００９８】
第１マルチ画面部１から出力された各ＯＳＤ同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【００９９】
第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、外部から入力された映像データを４Ｋ２Ｋに拡大するとともに、第１マルチ画面部１から入力されたＯＳＤ同期化映像データを４Ｋ２Ｋに拡大する。さらに、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、映像データとＯＳＤ同期化映像データとを重畳し、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。
【０１００】
以降の処理は実施例５と同様である。これにより、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。また、ＯＳＤ映像データを重畳する重畳部を分割することにより、放熱部分を分散させることができる。
【０１０１】
＜実施例８＞
図１２は、実施例８の映像信号処理回路１０における映像データの処理過程を示すブロック図である。
【０１０２】
実施例８として、８Ｋ４Ｋの映像データにＯＳＤ映像データを重畳し、表示パネル３０に表示する場合の映像データの処理過程を説明する。
【０１０３】
図１２は、実施例８の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。
【０１０４】
図１２に示すように、ＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。また、８Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、１６系統のＦＨＤの映像データが４系統ずつ、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【０１０５】
第１マルチ画面部１は、入力されたＯＳＤ映像データを４Ｋ２Ｋに増幅して、４Ｋ２ＫのＯＳＤ映像データを生成する。
【０１０６】
そして、第１マルチ画面部１は、４Ｋ２ＫのＯＳＤ映像データを、互いに同期を取られた４つのＦＨＤのＯＳＤ同期化映像データに分配し、分配した各ＯＳＤ同期化映像データを各出力端子から出力する。
【０１０７】
第１マルチ画面部１から出力された各ＯＳＤ同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。
【０１０８】
第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、第１マルチ画面部１から入力されたＯＳＤ同期化映像データを４Ｋ２Ｋに拡大する。さらに、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、映像データとＯＳＤ同期化映像データとを重畳し、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。
【０１０９】
以降の処理は実施例５と同様である。これにより、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。
【０１１０】
〔実施形態３〕
本発明の他の実施形態について、図１３〜図１４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１１１】
図１３は、本実施形態の表示装置１０２の一部の構成を示すブロック図である。図１３中、破線矢印は、制御信号の伝送経路を示す。
【０１１２】
表示装置１０２は、実施形態２のＯＳＤ生成部に代えて、メイン制御部４１を備えている。メイン制御部４１は、ＯＳＤ映像データを生成する。さらに、メイン制御部４１は、各マルチ画面部を制御するための制御信号を生成する。
【０１１３】
各マルチ画面部の制御は、例えばＩ２Ｃを用いて行う。メイン制御部４１は、制御信号に含まれるデバイスアドレスおよびデータにより、各マルチ画面部のレジスタ値を変更する。
【０１１４】
各マルチ画面部の制御方法として様々な方法を用いることができる。図１４を参照して制御方法の一例を説明する。
【０１１５】
図１４は、マルチ画面部の制御方法を示すブロック図である。
【０１１６】
図１４の（ａ）は、第１マルチ画面部１の内部で、制御するマルチ画面部を選択する制御方法を示すブロック図である。第２マルチ画面部２〜第５マルチ画面部５の中から制御対象とするマルチ画面部を選択し、制御する。この制御方法によれば、各マルチ画面部に固定アドレスを振り分ける必要がなく、一元的に制御することができるという長所がある。
【０１１７】
図１４の（ｂ）は、制御信号が第１マルチ画面部１〜第５マルチ画面部５に接続されており、各マルチ画面部の固定アドレスに従って制御する制御方法を示すブロック図である。
【０１１８】
図１４の（ｃ）は、制御信号が第１マルチ画面部１の内部で分配され、各マルチ画面部に接続することにより、各マルチ画面部の固定アドレスに従って制御する制御方法を示すブロック図である。
【０１１９】
〔実施形態４〕
本発明の他の実施形態について、図１５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１２０】
図１５は、本実施形態の表示装置１０３の各構成の位置関係を説明するための表示装置１０３の背面図である。
【０１２１】
図１５に示すように、表示パネル３０の背面には、第１マルチ画面部に対応する第１マルチ画面基板５１（第１処理部）と、第２マルチ画面部に対応する第２マルチ画面基板５２（第２処理部）と、第３マルチ画面部に対応する第３マルチ画面基板５３（第２処理部）と、第４マルチ画面部に対応する第４マルチ画面基板５４（第２処理部）と、第５マルチ画面部に対応する第５マルチ画面基板５５（第２処理部）と、が設けられている。
【０１２２】
さらに、表示パネル３０の背面には、タイミングコントローラ２１に対応するタイミングコントローラ基板６１と、タイミングコントローラ２２に対応するタイミングコントローラ基板６２と、タイミングコントローラ２３に対応するタイミングコントローラ基板６３と、タイミングコントローラ２４に対応するタイミングコントローラ基板６４と、が設けられている。
【０１２３】
各基板は、第１マルチ画面基板５１から各タイミングコントローラ基板までの配線の長さが略均一になるように、配置されている。
【０１２４】
具体的には、（１）第１マルチ画面基板５１と第２マルチ画面基板５２との間の配線の長さ、（２）第１マルチ画面基板５１と第３マルチ画面基板５３との間の配線の長さ、（３）第１マルチ画面基板５１と第４マルチ画面基板５４との間の配線の長さ、（４）第１マルチ画面基板５１と第５マルチ画面基板５５との間の配線の長さ、（５）第２マルチ画面基板５２とタイミングコントローラ基板６１との間の配線の長さ、（６）第３マルチ画面基板５３とタイミングコントローラ基板６２との間の配線の長さ、（７）第４マルチ画面基板５４とタイミングコントローラ基板６３との間の配線の長さ、および（８）第５マルチ画面基板５５とタイミングコントローラ基板６４との間の配線の長さは、略均一である。
【０１２５】
配線長さが長くなると、信号品位が悪化し、受信精度が低下する。そのため、各配線における受信精度のバラツキを低減するために、配線長は各マルチ画面基板に対して均一であることが好ましい。
【０１２６】
本実施形態の表示装置１０３では、各基板の配置を上記のようにすることによって、第１マルチ画面基板５１から各タイミングコントローラ基板までの配線長が均一になり、正確な信号処理を行うことができる。
【０１２７】
〔まとめ〕
本発明の態様１に係る映像信号処理回路は、外部から入力された映像データをアップコンバートして出力する映像信号処理回路（１００）であって、映像データをアップコンバート可能な、第１処理部（第１マルチ画面部１）および複数の第２処理部（第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、第５マルチ画面部５）を備えており、上記第１処理部は、入力端子に入力された映像データに基づき、複数の出力端子のそれぞれから、互いに同期を取られた複数の同期化映像データを出力可能であり、上記第１処理部の上記出力端子のそれぞれは、上記複数の第２処理部のそれぞれに接続されていることを特徴とする。
【０１２８】
上記の構成によれば、第１処理部から出力され第２処理部に入力される映像データは、互いに同期を取られている。そのため、第１処理部から出力されて第２処理部に入力された映像データを、第２処理部において同期化する必要がなく、第１処理部が出力した映像データを同期化するためのメモリ等の構成を必要としない。その結果、回路面積およびコストの増大をすることなく、アップコンバートされた映像データを生成することができる。
【０１２９】
本発明の態様２に係る映像信号処理回路は、上記態様１において、上記第１処理部は、入力端子に入力された映像データをアップコンバートするとともに、アップコンバートした映像データを分配して上記複数の出力端子から上記同期化映像データとして出力し、上記第２処理部は、入力端子に入力された上記同期化映像データをアップコンバートする構成であってもよい。
【０１３０】
上記の構成によれば、第１処理部および第２処理部の両方で映像データをアップコンバートするため、高精細の映像データを出力することができる。
【０１３１】
本発明の態様３に係る映像信号処理回路は、上記態様１において、上記第１処理部は、複数の上記入力端子を備えており、上記第１処理部は、複数の上記入力端子のそれぞれに入力された複数の映像データの同期を取るとともに、複数の上記出力端子から上記同期化映像データとして出力し、上記第２処理部は、入力端子に入力された上記同期化映像データをアップコンバートする構成であってもよい。
【０１３２】
本発明の態様４に係る映像信号処理回路は、上記態様１〜３の何れかにおいて、上記複数の第２処理部は、それぞれの入力端子に入力された映像データの同期を取る構成であってもよい。
【０１３３】
上記の構成によれば、外部から第１処理部を介さず入力された映像データであっても、第２処理部において同期を取ることができる。
【０１３４】
本発明の態様５に係る映像信号処理回路は、上記態様１〜４の何れかにおいて、上記第１処理部は、複数の上記入力端子を備えており、上記第１処理部は、異なる上記入力端子に入力された映像データを重畳させて上記同期化映像データとして出力する構成であってもよい。
【０１３５】
上記の構成によれば、例えばＯＳＤの映像を表示するための映像データを生成することができる。
【０１３６】
本発明の態様６に係る映像信号処理回路は、上記態様１〜４の何れかにおいて、上記第２処理部は、複数の上記入力端子を備えており、上記第２処理部は、上記第１処理部から入力された上記同期化映像データと、外部から入力された映像データとを重畳させて出力する構成であってもよい。
【０１３７】
上記の構成によれば、例えばＯＳＤの映像を表示するための映像データを生成することができる。
【０１３８】
本発明の態様７に係る表示装置は、態様１〜６の何れかに記載の映像信号処理回路と、表示パネル（３０）と、上記表示パネルを駆動するための信号を出力する複数のタイミングコントローラ（６１、６２、６３、６４）と、を備えており、それぞれの上記タイミングコントローラは、上記第２処理部の出力端子に接続されており、上記表示パネルの背面において、上記第１処理部と各上記第２処理部との間の各配線の長さ、および、各上記第２処理部と各上記タイミングコントローラとの間の各配線の長さは、略均一であってもよい。
【０１３９】
上記の構成によれば、正確な信号処理を行うことができる。
【０１４０】
本発明の態様８に係る映像信号処理方法は、第１処理部および複数の第２処理部を用いて、外部から入力された映像データをアップコンバートして出力する映像信号処理方法であって、上記第１処理部において、外部から入力された映像データに基づき、互いに同期を取られた複数の映像データを生成し、上記複数の映像データのそれぞれを、上記複数の第２処理部のそれぞれに入力し、上記第１処理部および上記第２処理部のうち少なくとも何れか一方において、入力された映像データをアップコンバートすることを特徴とする。
【０１４１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【０１４２】
本発明は、映像データをアップコンバートして表示する表示装置に利用することができる。
【符号の説明】
【０１４３】
１  第１マルチ画面部（第１処理部）
２  第２マルチ画面部（第２処理部）
３  第３マルチ画面部（第２処理部）
４  第４マルチ画面部（第２処理部）
５  第５マルチ画面部（第２処理部）
１０  映像信号処理回路
２１〜２４  タイミングコントローラ
３０  表示パネル
５１  第１マルチ画面基板（第１処理部）
５２  第２マルチ画面基板（第２処理部）
５３  第３マルチ画面基板（第２処理部）
５４  第４マルチ画面基板（第２処理部）
５５  第５マルチ画面基板（第２処理部）
６１〜６４  タイミングコントローラ基板（タイミングコントローラ）
１００〜１０３  表示装置
【図１】
2016046734.tif 000003
【図２】
2016046734.tif 000004
【図３】
2016046734.tif 000005
【図４】
2016046734.tif 000006
【図５】
2016046734.tif 000007
【図６】
2016046734.tif 000008
【図７】
2016046734.tif 000009
【図８】
2016046734.tif 000010
【図９】
2016046734.tif 000011
【図１０】
2016046734.tif 000012
【図１１】
2016046734.tif 000013
【図１２】
2016046734.tif 000014
【図１３】
2016046734.tif 000015
【図１４】
2016046734.tif 000016
【図１５】
2016046734.tif 000017