(57)【要約】【課題】原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮すること。【解決手段】画像を描画するための情報が記述された画像データを入力し、入力された前記画像データに基づいて、前記画像の画像サイズが縮小された縮小画像を描画するための情報が記述された縮小画像データを生成し、入力された前記画像データを圧縮し、前記画像データの圧縮と並行して、生成された前記縮小画像データを圧縮し、前記縮小画像データが圧縮された圧縮縮小画像データに基づいて前記縮小画像を表示部に表示させる表示制御部に前記圧縮縮小画像データを通信インタフェースを介して出力する。【選択図】図８
2016092619.tif 000002
【特許請求の範囲】
【請求項１】
画像を描画するための情報が記述された画像データに基づいて、前記画像の画像サイズが縮小された縮小画像を描画するための情報が記述された縮小画像データを生成する画像処理装置であって、
前記画像データを入力する入力制御部と、
入力された前記画像データに基づいて前記縮小画像データを生成する画像縮小部と、
入力された前記画像データを圧縮する画像データ圧縮部と、
前記画像データの圧縮と並行して、生成された前記縮小画像データを圧縮する縮小画像データ圧縮部と、
前記縮小画像データが圧縮された圧縮縮小画像データに基づいて前記縮小画像を表示部に表示させる表示制御部に前記圧縮縮小画像データを通信インタフェースを介して出力する出力制御部と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記入力制御部は、原稿複数枚分の画像データを連続して入力し、
前記画像縮小部は、前記画像データの入力順に前記縮小画像データを生成し、
前記縮小画像データ圧縮部は、前記縮小画像データの生成順に前記縮小画像データを圧縮し、
前記出力制御部は、前記縮小画像データの圧縮順に前記圧縮縮小画像データを出力することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記画像データが入力される前に前記画像データのデータ量を推定するデータ量推定部と、
推定された前記データ量に応じて前記縮小画像データを縮小するか否かを判定する判定部と、
を備え、
前記縮小画像データ圧縮部は、前記判定部による判定結果に応じて前記縮小画像データを縮小することを特徴とする請求項１又は２に記載の画像処理装置。
【請求項４】
入力された前記画像データのデータ量を算出するデータ量算出部と、
算出された前記データ量に応じて前記縮小画像データを縮小するか否かを判定する判定部と、
を備え、
前記縮小画像データ圧縮部は、前記判定部による判定結果に応じて前記縮小画像データを縮小することを特徴とする請求項１又は２に記載の画像処理装置。
【請求項５】
前記縮小画像データ圧縮部に含まれる各部へのクロック信号の供給を制御するクロック信号供給制御部を備え、
前記クロック信号供給制御部は、前記縮小画像データが圧縮される場合、前記各部へクロック信号を供給し、前記縮小画像データが圧縮されない場合、前記各部へクロック信号を供給しないことを特徴とする請求項１乃至４いずれか１項に記載の画像処理装置。
【請求項６】
前記縮小画像データ圧縮部に含まれる各部への電力の供給を制御する電力供給制御部を備え、
前記電力供給制御部は、前記縮小画像データが圧縮される場合、前記各部へ電力を供給し、前記縮小画像データが圧縮されない場合、前記各部へ電力を供給しないことを特徴とする請求項１乃至５いずれか１項に記載の画像処理装置。
【請求項７】
画像を描画するための情報が記述された画像データに基づいて、前記画像の画像サイズが縮小された縮小画像を描画するための情報が記述された縮小画像データを生成する画像処理方法であって、
前記画像データを入力し、
入力された前記画像データに基づいて前記縮小画像データを生成し、
入力された前記画像データを圧縮し、
前記画像データの圧縮と並行して、生成された前記縮小画像データを圧縮し、
前記縮小画像データが圧縮された圧縮縮小画像データに基づいて前記縮小画像を表示部に表示させる表示制御部に前記圧縮縮小画像データを通信インタフェースを介して出力することを特徴とする画像処理方法。
【請求項８】
画像を描画するための情報が記述された画像データに基づいて、前記画像の画像サイズが縮小された縮小画像を描画するための情報が記述された縮小画像データを生成する画像処理プログラムであって、
前記画像データを入力するステップと、
入力された前記画像データに基づいて前記縮小画像データを生成するステップと、
入力された前記画像データを圧縮するステップと、
前記画像データの圧縮と並行して、生成された前記縮小画像データを圧縮するステップと、
前記縮小画像データが圧縮された圧縮縮小画像データに基づいて前記縮小画像を表示部に表示させる表示制御部に前記圧縮縮小画像データを通信インタフェースを介して出力するするステップと、
を実行することを特徴とする画像処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、画像処理方法、画像処理プログラムに関する。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、原稿を光学的に読み取ることで電子化するスキャナは欠かせない機器となっている。このようなスキャナのうち、電子化後の読取画像を縮小変倍したインデックス用の副画像である所謂サムネイル画像を表示部に表示するスキャナが提案され、既に知られている（例えば、特許文献１を参照）。
【０００３】
このようなスキャナは、複数枚の原稿を読み取る場合、全ての原稿の読み取りを終えてからサムネイル画像を表示することが一般的であるが、原稿を読み取りながらリアルタイムでサムネイル画像を表示することができればユーザの利便性が向上する。
【０００４】
そして、このようなスキャナは、リアルタイムでサムネイル画像を表示するためには、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、従来のスキャナは、上記処理時間を短縮することができず、原稿の読み取りとサムネイル画像の表示とのタイムラグが大きくなってサムネイル画像の表示が遅れ、リアルタイムでサムネイル画像を表示することができないといった問題がある。
【０００６】
本発明は、このような課題を解決するためになされたものであり、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の一態様は、画像を描画するための情報が記述された画像データに基づいて、前記画像の画像サイズが縮小された縮小画像を描画するための情報が記述された縮小画像データを生成する画像処理装置であって、前記画像データを入力する入力制御部と、入力された前記画像データに基づいて前記縮小画像データを生成する画像縮小部と、入力された前記画像データを圧縮する画像データ圧縮部と、前記画像データの圧縮と並行して、生成された前記縮小画像データを圧縮する縮小画像データ圧縮部と、前記縮小画像データが圧縮された圧縮縮小画像データに基づいて前記縮小画像を表示部に表示させる表示制御部に前記圧縮縮小画像データを通信インタフェースを介して出力する出力制御部と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る画像形成システムのハードウェア構成を模式的に示すブロック図である。
【図２】従来の画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際のデータの流れを示す図である。
【図３】従来の画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際の処理を説明するためのシーケンス図である。
【図４】本発明の実施形態に係る画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際のデータの流れを示す図である。
【図５】本発明の実施形態に係る画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際の処理を説明するためのシーケンス図である。
【図６】本発明の実施形態に係る画像形成システムがＪＰＥＧエンコーダを使用するか否かを判定する際の判定基準の一例を示す図である。
【図７】本発明の実施形態に係る画像形成システムがＪＰＥＧエンコーダを使用するか否かを判定する際の処理を説明するためのフローチャートである。
【図８】本発明の実施形態に係るＡＳＩＣのハードウェア構成を模式的に示すブロック図である。
【図９】本発明の実施形態に係るＪＰＥＧエンコーダのハードウェア構成を模式的に示すブロック図である。
【図１０】本発明の実施形態に係るＪＰＥＧエンコーダのハードウェア構成を模式的に示すブロック図である。
【図１１】本発明の実施形態に係る画像形成システムがＪＰＥＧエンコーダを使用する際の、ＪＰＥＧエンコーダの動作状態の推移を説明するための図である。
【図１２】本発明の実施形態に係るＪＰＥＧエンコーダのハードウェア構成を模式的に示すブロック図である。
【図１３】本発明の実施形態に係る画像形成システムがＪＰＥＧエンコーダを使用する際の、ＪＰＥＧエンコーダの動作状態の推移を説明するための図である。
【図１４】本発明の実施形態に係るＪＰＥＧエンコーダ及びＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘのハードウェア構成を模式的に示すブロック図である。
【図１５】本発明の実施形態に係る画像形成システムがＪＰＥＧエンコーダを使用する際の、ＪＰＥＧエンコーダの動作状態の推移を説明するための図である。
【図１６】本発明の実施形態に係る画像形成システムがＪＰＥＧエンコーダを使用する際の、ＪＰＥＧエンコーダの動作状態の推移を説明するための図である。
【図１７】本発明の実施形態に係る画像形成システムがＪＰＥＧエンコーダを使用する際の、ＪＰＥＧエンコーダの動作状態の推移を説明するための図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、画像処理装置の例として、スキャナエンジンにより原稿を読み取ることで生成した読取画像を生成する画像形成装置と、生成された読取画像のサムネイル画像を表示する操作表示装置とが接続された画像形成システムについて説明する。ここで、サムネイル画像とは、読取画像が縮小変倍されたインデックス用の副画像のことである。
【００１１】
まず、本実施形態に係る画像形成システムのハードウェア構成について、図１を参照して説明する。図１は、本実施形態に係る画像形成システムのハードウェア構成を模式的に示すブロック図である。
【００１２】
尚、図１においては、画像形成装置１の外部に操作表示装置２が接続されて構成される例について示しているが、画像形成装置１に操作表示装置２が組み込まれて構成されても良い。
【００１３】
本実施形態に係る画像形成装置１は、システムコントローラ１００、スキャナエンジン１０１、プリントエンジン１０２を備える。また、本実施形態に係る操作表示装置２は、操作表示コントローラ２００、表示部２０１、操作部２０２を備える。また、システムコントローラ１００と操作表示コントローラ２００とは、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）２．０を介して接続されている。
【００１４】
尚、システムコントローラ１００と操作表示コントローラ２００とは、この他、ＵＳＢ３．０やＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｗｉ−Ｆｉ（Ｗｉｒｅｌｅｓｓ  Ｆｉｄｅｌｉｔｙ）（登録商標）、ＦｅｌｉＣａ（登録商標）等のインタフェースを介して接続されても良い。
【００１５】
システムコントローラ１００は、画像形成装置１全体の動作を制御する制御部であって、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１１０、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１２０、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１３０、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）１４０、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１５０がバス１６０を介して接続されている。
【００１６】
スキャナエンジン１０１は、光学情報を電気信号に変換する光電変換素子を含む原稿読取部であり、原稿を光学的に走査して読み取って画像情報を生成する。プリントエンジン１０２は、プロッタ装置を含む画像形成部であり、用紙に対して画像形成出力を実行することにより画像を描画する。プリントエンジン１０２の具体的態様としては、インクジェット方式による画像形成機構や電子写真方式による画像形成機構等を用いることが可能である。
【００１７】
ＣＰＵ１１０は演算手段であり、画像形成装置１全体の動作を制御する。ＲＡＭ１２０は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ１１０が情報を処理する際の作業領域として用いられる。ＲＯＭ１３０は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。
【００１８】
ＨＤＤ１４０は、情報の読み書きが可能な不揮発性の記憶媒体であり、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）や各種の制御プログラム、画像処理プログラム等のアプリケーション・プログラム等が格納される。ＡＳＩＣ１５０は、スキャナエンジン１０１及びプリントエンジン１０２とそれぞれＰＣＩｅを介して接続されており、原稿の読み取り及び画像形成出力に際して必要な画像処理を実行するハードウェア回路である。
【００１９】
このようなハードウェア構成において、ＲＯＭ１３０やＨＤＤ１４０若しくは光学ディスク等の記憶媒体に格納されたプログラムがＲＡＭ１２０に読み出され、ＣＰＵ１１０がＲＡＭ１２０にロードされたプログラムに従って演算を行うことにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、ハードウェアとの組み合わせによって、本実施形態に係る画像形成装置１の機能を実現する機能ブロックが構成される。
【００２０】
操作表示コントローラ２００は、操作表示装置２全体の動作を制御する制御部であって、ＣＰＵ２１０、ＲＡＭ２２０、ＲＯＭ２３０、ＮＡＮＤ型フラッシュメモリ２４０、Ｉ／Ｆ２５０がバス２６０を介して接続されている。即ち、本実施形態においては、操作表示コントローラ２００が表示制御部として機能する。
【００２１】
表示部２０１は、ユーザが画像形成装置１の状態を確認するための視覚的ユーザインタフェースであり、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等の表示装置によって実現される。操作部２０２は、ユーザが画像形成装置１に情報を入力するためのユーザインタフェースであり、キーボード、マウス、タッチパネル等の入力装置によって実現される。
【００２２】
ＣＰＵ２１０は演算手段であり、操作表示装置２の動作を制御する。ＲＡＭ２２０は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ２１０が情報を処理する際の作業領域として用いられる。ＲＯＭ２３０は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。
【００２３】
ＮＡＮＤ型フラッシュメモリ２４０は、情報の読み書きが可能な不揮発性の記憶媒体であり、ＯＳや各種の制御プログラム等のアプリケーション・プログラム等が格納される。Ｉ／Ｆ２５０は、表示部２０１及び操作部２０２とバス２６０とを接続し制御する。
【００２４】
このようなハードウェア構成において、ＲＯＭ２３０やＮＡＮＤ型フラッシュメモリ２４０若しくは光学ディスク等の記憶媒体に格納されたプログラムがＲＡＭ２２０に読み出され、ＣＰＵ２１０がＲＡＭ２２０にロードされたプログラムに従って演算を行うことにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、ハードウェアとの組み合わせによって、本実施形態に係る操作表示装置２の機能を実現する機能ブロックが構成される。
【００２５】
このように構成された画像形成システムにおいて、画像形成装置１がスキャナエンジン１０１により原稿を読み取ることで生成した読取画像のサムネイル画像を、操作表示装置２が表示部２０１において表示するように構成されている。
【００２６】
また、本実施形態に係る画像形成システムは、複数枚の原稿を読み取る場合、原稿を読み取りながらリアルタイムでサムネイル画像を表示するように構成されている。本実施形態に係る画像形成システムは、このように構成されることで、複数枚の原稿を読み取る場合、全ての原稿の読み取りを終えてからサムネイル画像を表示する場合に比べて、ユーザの利便性を向上させることが可能となる。
【００２７】
このとき、従来の画像形成システムは、画像形成装置１において読取画像をＪＰＥＧ（Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）方式で圧縮した後、ＪＰＥＧ圧縮後の読取画像（以下、「ＪＰＥＧ画像Ａ」とする）を操作表示装置２に転送するようになっている。そして、従来の画像形成システムは、操作表示装置２において、転送されてきたＪＰＥＧ画像Ａに基づいてサムネイル画像を生成し、表示部２０１にサムネイル画像を表示するようになっている。
【００２８】
ところが、リアルタイムでサムネイル画像を表示するためには、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮する必要があるが、従来の画像形成システムは、画像形成装置１から操作表示装置２へのＪＰＥＧ画像Ａの転送がボトルネックとなって上記処理時間を短縮することができない。
【００２９】
これは、システムコントローラ１００と操作表示コントローラ２００との間における通信インタフェースの通信性能が、他の通信インタフェースの通信性能に比べて劣るため、両者間における通信時間が他の通信インタフェースにおける通信時間に比べて長くなるためである。
【００３０】
例えば、システムコントローラ１００と操作表示コントローラ２００との間における通信インタフェースがＵＳＢ２．０である場合の通信速度が３０ＭＢ／ｓであるのに対して、スキャナエンジン１０１とＡＳＩＣ１５０との通信速度が１ＧＢ／ｓ、ＨＤＤ１４０とＡＳＩＣ１５０との通信速度が８０ＭＢ／ｓ、ＣＰＵ１１０とＡＳＩＣ１５０との通信速度が１ＧＢ／ｓ、ＣＰＵ１１０とＲＡＭ１２０との通信速度が４ＧＢ／ｓである。
【００３１】
そして、従来の画像形成システムは、データ量の大きなＪＰＥＧ画像Ａをシステムコントローラ１００から操作表示コントローラ２００へ転送する必要があるため、システムコントローラ１００と操作表示コントローラ２００との間における通信時間はさらに長いものとなる。
【００３２】
このような理由により、従来の画像形成システムは、上記処理時間を短縮することができない。そのため、従来の画像形成システムは、原稿の読み取りとサムネイル画像の表示とのタイムラグが大きくなってサムネイル画像の表示が遅れ、リアルタイムでサムネイル画像を表示することができなくなってしまう。
【００３３】
ここで、従来の画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際の処理について、図２及び図３を参照して説明する。
【００３４】
図２は、従来の画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際のデータの流れを示す図である。尚、図２においてはデータの流れを実線の矢印で示している。図３は、従来の画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際の処理を説明するためのシーケンス図である。
【００３５】
図２及び図３に示すように、従来の画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際にはまず、画像形成装置１において、ＣＰＵ１１０は、スキャナエンジン１０１が原稿を読み取ることで読取画像が生成されると（Ｓ２０１、Ｓ３０１）、生成された読取画像を、ＡＳＩＣ１５０を介してＲＡＭ１２０に書き込む（Ｓ２０２、Ｓ３０２）。尚、ここで読取画像とは、ＲＧＢ（Ｒｅｄ  Ｇｒｅｅｎ  Ｂｌｕｅ）のＲＡＷ（Ｒａｗ  Ｉｍａｇｅ  Ｆｏｒｍａｔ）画像のことである。
【００３６】
そして、ＣＰＵ１１０は、ＲＡＭ１２０から読取画像を読み出し、読み出した読取画像をＡＳＩＣ１５０に備えられているＪＰＥＧエンコーダ１５１にＪＥＰＧ方式で圧縮させた後（Ｓ２０３、Ｓ３０３）、ＪＰＥＧ圧縮後の読取画像（ＪＰＥＧ画像Ａ）をＲＡＭ１２０に書き込む（Ｓ２０４、Ｓ３０４）。
【００３７】
その後、ＣＰＵ１１０は、ＲＡＭ１２０からＪＰＥＧ画像Ａを読み出し、読み出したＪＰＥＧ画像ＡをＨＤＤ１４０に格納する（Ｓ２０５、Ｓ３０５）。ここで、ＪＰＥＧ画像ＡをＨＤＤ１４０に格納する理由は、読取画像を不揮発的に蓄積しておくためでもあるが、上述したように、システムコントローラ１００から操作表示コントローラ２００への読取画像の転送がボトルネックとなるため、テンポラリを利用して一時的に退避させておくことで、システムコントローラ１００の処理性能を担保するためである。
【００３８】
そして、ＣＰＵ１１０は、ＨＤＤ１４０からＲＡＭ１２０にＪＰＥＧ画像Ａを書き込み（Ｓ２０６、Ｓ３０６）、ＲＡＭ１２０からＪＰＥＧ画像Ａを読み出し、読み出したＪＰＥＧ画像Ａを操作表示装置２に転送する（Ｓ２０７、Ｓ３０７）。一方、操作表示装置２において、ＣＰＵ２１０は、画像形成装置１から転送されてきたＪＰＥＧ画像ＡをＮＡＮＤ型フラッシュメモリ２４０に格納する（Ｓ２０８、Ｓ３０８）。
【００３９】
このとき、システムコントローラ１００と操作表示コントローラ２００との間における通信インタフェースの通信性能は、他の通信インタフェースの通信性能に比べて劣るため、読取画像の転送時間が他の通信インタフェースにおける通信時間に比べて長くなる。
【００４０】
その後、ＣＰＵ２１０は、ＮＡＮＤ型フラッシュメモリ２４０からＪＰＥＧ画像Ａを読み出してデコードし、デコードした読取画像をソフトウェアにより縮小変倍した後（Ｓ２０９、Ｓ３０９）、縮小変倍後の読取画像（以下、「サムネイル画像ａ」とする）をＮＡＮＤ型フラッシュメモリ２４０に格納する（Ｓ２１０、Ｓ３１０）。
【００４１】
そして、ＣＰＵ２１０は、ＮＡＮＤ型フラッシュメモリ２４０からＲＡＭ２２０にサムネイル画像ａを書き込み（Ｓ２１１、Ｓ３１１）、ＲＡＭ２２０からサムネイル画像ａを読み出し、読み出したサムネイル画像ａを表示部２０１に表示させる（Ｓ２１２、Ｓ３１２）。
【００４２】
尚、ＣＰＵ２１０は、ユーザ操作によりサムネイル画像ａよりも解像度の高い画像を表示するための指示を受け付けた場合、ＮＡＮＤ型フラッシュメモリ２４０からデコード後の読取画像を読み出して、読み出したデコード後の読取画像をソフトウェアにより縮小変倍した後（Ｓ２１３、Ｓ３１３）、縮小変倍後の読取画像（以下、「サムネイル画像ｂ」とする）をＮＡＮＤ型フラッシュメモリ２４０に格納する（Ｓ２１４、Ｓ３１４）。
【００４３】
このとき、ＣＰＵ２１０は、サムネイル画像ａよりも解像度が高くなるように縮小変倍を行う。例えば、ＣＰＵ２１０は、サムネイル画像ａの解像度を縮小変倍前の読取画像の１／１６とし、サムネイル画像ｂの解像度を縮小変倍前の読取画像の１／８とする。
【００４４】
そして、ＣＰＵ２１０は、ＮＡＮＤ型フラッシュメモリ２４０からＲＡＭ２２０にサムネイル画像ｂを書き込み（Ｓ２１５、Ｓ３１５）、ＲＡＭ２２０からサムネイル画像ｂを読み出し、読み出したサムネイル画像ｂを表示部２０１に表示させる（Ｓ２１６、Ｓ３１６）。
【００４５】
このように、従来の画像形成システムは、データ量の大きなＪＰＥＧ画像Ａを画像形成装置１から操作表示装置２に転送する必要がある。そのため、従来の画像形成システムは、画像形成装置１から操作表示装置２へのＪＰＥＧ画像Ａの転送がボトルネックとなって、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮することができない。
【００４６】
そこで、本実施形態に係る画像形成システムは、画像形成装置１においてサムネイル画像を生成してＪＰＥＧ方式で圧縮し、ＪＰＥＧ圧縮後のサムネイル画像（以下、「ＪＰＥＧ画像Ｂ」とする）を操作表示装置２に転送するように構成されている。
【００４７】
従って、本実施形態に係る画像形成装置システムは、ＪＰＥＧ画像Ａよりもデータ量が小さいＪＰＥＧ画像Ｂをシステムコントローラ１００から操作表示コントローラ２００に転送するだけで良く、ＪＰＥＧ画像Ａそのものを転送する必要がない。
【００４８】
そのため、本実施形態に係る画像形成装置システムは、システムコントローラ１００から操作表示コントローラ２００への転送データ量を低減させることができ、システムコントローラ１００と操作表示コントローラ２００との通信時間を短縮することが可能となる。
【００４９】
その結果、本実施形態に係る画像形成システムは、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮することが可能となり、原稿を読み取りながらリアルタイムでサムネイル画像を表示することが可能となる。
【００５０】
次に、本実施形態に係る画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際の処理について、図４及び図５を参照して説明する。
【００５１】
図４は、本実施形態に係る画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際のデータの流れを示す図である。尚、図４においてはデータの流れを実線の矢印で示している。図５は、本実施形態に係る画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際の処理を説明するためのシーケンス図である。
【００５２】
図４及び図５に示すように、本実施形態に係る画像形成システムが複数枚の原稿を読み取る場合に、原稿を読み取りながらリアルタイムでサムネイル画像を表示する際にはまず、画像形成装置１において、ＣＰＵ１１０は、スキャナエンジン１０１が原稿を読み取ることで読取画像が生成されると（Ｓ４０１、Ｓ５０１）、生成された読取画像を、ＡＳＩＣ１５０を介してＲＡＭ１２０に書き込む（Ｓ４０２、Ｓ５０２）。即ち、本実施形態においては、読取画像が画像を描画するための情報が記述された画像データとして入力される。
【００５３】
そして、ＣＰＵ１１０は、ＲＡＭ１２０から読取画像を読み出し、読み出した読取画像をＡＳＩＣ１５０に備えられているＪＰＥＧエンコーダ１５１にＪＥＰＧ方式で圧縮させる（Ｓ４０３、Ｓ５０３）。また、このとき並行して、ＣＰＵ１１０は、読み出した読取画像をＡＳＩＣ１５０に備えられているＪＰＥＧエンコーダ１５２に解像度の高い方で縮小変倍させた後、縮小変倍後の読取画像（サムネイル画像ｂ）をＪＰＥＧ方式で圧縮させる（Ｓ４０４、Ｓ５０４）。即ち、本実施形態においては、サムネイル画像ｂが画像データにおける画像の画像サイズが縮小された縮小画像を描画するための情報が記述された縮小画像データとして生成される。
【００５４】
尚、このとき、図４に示すように、ＣＰＵ１１０がＲＡＭ１２０からＪＰＥＧエンコーダ１５１に読み出した読取画像を、ＪＰＥＧエンコーダ１５１がＪＰＥＧエンコーダ１５２に転送するように構成されている。そのため、本実施形態に係る画像形成システムは、ＪＰＥＧエンコーダ１５１とＪＰＥＧエンコーダ１５２とで同一のデータを別々に読み出す場合に比べて、使用されるメモリ帯域を低減することが可能となる。
【００５５】
その後、ＣＰＵ１１０は、ＪＰＥＧ圧縮後の読取画像（ＪＰＥＧ画像Ａ）をＲＡＭ１２０に書き込むと共に（Ｓ４０５、Ｓ５０５）、ＪＰＥＧ圧縮後のサムネイル画像ｂ（ＪＰＥＧ画像Ｂ）をＲＡＭ１２０に書き込む（Ｓ４０６、Ｓ５０６）。即ち、本実施形態においては、ＪＰＥＧ画像Ｂが圧縮縮小画像データとして生成される。
【００５６】
尚、ＲＡＭ１２０からＪＰＥＧエンコーダ１５１へのデータの読み出し、ＪＰＥＧエンコーダ１５１及びＪＰＥＧエンコーダ１５２からＲＡＭ１２０へのデータの書き込みは、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）により行われても良い。
【００５７】
このように、本実施形態に係る画像形成システムは、読取画像用のＪＰＥＧエンコーダ１５１の他に、サムネイル画像用のＪＰＥＧエンコーダ１５２を備えることを要旨の一つとしている。これにより、本実施形態に係る画像形成システムは、読取画像のＪＰＥＧ圧縮とサムネイル画像のＪＰＥＧ圧縮とを画像形成装置１において並行して行うことが可能となる。
【００５８】
従って、本実施形態に係る画像形成システムは、画像形成装置１においてＪＰＥＧ画像Ａの生成を待たずにＪＰＥＧ画像Ｂを生成することが可能となる。その結果、本実施形態に係る画像形成システムは、ＪＰＥＧ画像Ａよりもデータ量が小さいＪＰＥＧ画像Ｂをシステムコントローラ１００から操作表示コントローラ２００に転送するだけで良く、ＪＰＥＧ画像Ａそのものを転送する必要がない。
【００５９】
そのため、本実施形態に係る画像形成装置システムは、システムコントローラ１００から操作表示コントローラ２００に転送するデータ量を低減させることができ、システムコントローラ１００と操作表示コントローラ２００との通信時間を短縮することが可能となる。
【００６０】
その結果、本実施形態に係る画像形成システムは、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮することが可能となり、原稿を読み取りながらリアルタイムでサムネイル画像を表示することが可能となる。
【００６１】
そして、ＣＰＵ１１０は、ＲＡＭ１２０からＪＰＥＧ画像Ａを読み出し、読み出したＪＰＥＧ画像ＡをＨＤＤ１４０に格納する（Ｓ４０７、Ｓ５０７）。ここで、ＪＰＥＧ画像ＡをＨＤＤ１４０に格納する理由は、読取画像を不揮発的に蓄積しておくためである。
【００６２】
そして、ＣＰＵ１１０は、ＲＡＭ１２０からＪＰＥＧ画像Ｂを読み出し、読み出したＪＰＥＧ画像Ｂを操作表示装置２に転送する（Ｓ４０８、Ｓ５０８）。即ち、本実施形態においては、ＣＰＵ１１０が出力制御部として機能する。一方、操作表示装置２において、ＣＰＵ２１０は、画像形成装置１から転送されてきたＪＰＥＧ画像ＢをＮＡＮＤ型フラッシュメモリ２４０に格納する（Ｓ４０９、Ｓ５０９）。
【００６３】
このとき、システムコントローラ１００と操作表示コントローラ２００との間における通信インタフェースの通信性能は、他の通信インタフェースの通信性能に比べて劣るが、ＪＰＥＧ画像Ａよりもデータ量の小さいＪＰＥＧ画像Ｂを転送するだけなので、転送時間を短縮することができる。
【００６４】
その後、ＣＰＵ２１０は、ＮＡＮＤ型フラッシュメモリ２４０からＪＰＥＧ画像Ｂを読み出してデコードし（Ｓ４１０、Ｓ５１０）、デコードした読取画像（サムネイル画像ｂ）をＮＡＮＤ型フラッシュメモリ２４０に格納する（Ｓ４１１、Ｓ５１１）。
【００６５】
そして、ＣＰＵ２１０は、ＮＡＮＤ型フラッシュメモリ２４０からＲＡＭ２２０にサムネイル画像ｂを書き込む（Ｓ４１２、Ｓ５１２）、ＲＡＭ２２０からサムネイル画像ｂを読み出し、読み出したサムネイル画像ｂを表示部２０１に表示させる（Ｓ４１３、Ｓ５１３）。
【００６６】
尚、ＣＰＵ２１０は、サムネイル画像ｂよりも解像度が低くても良いと判断した場合、ＮＡＮＤ型フラッシュメモリ２４０からデコード後の読取画像（サムネイル画像ｂ）を読み出し、読み出したサムネイル画像ｂをソフトウェアにより縮小変倍した後（Ｓ４１４、Ｓ５１４）、縮小変倍後の読取画像（サムネイル画像ａ）をＮＡＮＤ型フラッシュメモリ２４０に格納する（Ｓ４１５、Ｓ５１５）。
【００６７】
そして、ＣＰＵ２１０は、ＮＡＮＤ型フラッシュメモリ２４０からＲＡＭ２２０にサムネイル画像ａを書き込む（Ｓ４１６、Ｓ５１６）、ＲＡＭ２２０からサムネイル画像ａを読み出し、読み出したサムネイル画像ａを表示部２０１に表示させる（Ｓ４１７、Ｓ５１７）。
【００６８】
このように、本実施形態に係る画像形成システムは、読取画像用のＪＰＥＧエンコーダ１５１の他に、サムネイル画像用のＪＰＥＧエンコーダ１５２を備えることを要旨の一つとしている。これにより、本実施形態に係る画像形成システムは、読取画像のＪＰＥＧ圧縮とサムネイル画像のＪＰＥＧ圧縮とを画像形成装置１において並行して行うことが可能となる。
【００６９】
従って、本実施形態に係る画像形成システムは、画像形成装置１においてＪＰＥＧ画像Ａの生成を待たずにＪＰＥＧ画像Ｂを生成することが可能となる。その結果、本実施形態に係る画像形成システムは、ＪＰＥＧ画像Ａよりもデータ量が小さいＪＰＥＧ画像Ｂをシステムコントローラ１００から操作表示コントローラ２００に転送するだけで良く、ＪＰＥＧ画像Ａそのものを転送する必要がない。
【００７０】
そのため、本実施形態に係る画像形成装置システムは、システムコントローラ１００から操作表示コントローラ２００に転送するデータ量を低減させることができ、システムコントローラ１００と操作表示コントローラ２００との通信時間を短縮することが可能となる。
【００７１】
その結果、本実施形態に係る画像形成システムは、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮することが可能となり、原稿を読み取りながらリアルタイムでサムネイル画像を表示することが可能となる。
【００７２】
尚、本実施形態に係る画像形成システムにおいて、サムネイル画像用のＪＰＥＧエンコーダ１５２は通常時、クロック信号の供給が停止し、若しくは、電力の供給が停止している状態（以下、「動作不可状態」とする）となっている。これは、サムネイル画像用のＪＰＥＧエンコーダ１５２に常時、クロック信号が供給され、若しくは、電力が供給されている状態（以下、「動作可能状態」とする）にあると、サムネイル画像用のＪＰＥＧエンコーダ１５２が使用されない場合であっても、無駄に電力が消費されるためである。
【００７３】
そこで、本実施形態に係る画像形成システムは、ＪＰＥＧエンコーダ１５２を使用するか否かを判定し、使用する場合にはＪＰＥＧエンコーダ１５２を動作可能状態とし、使用しない場合には動作不可状態とすることで、消費電力を低減するように構成されている。
【００７４】
ここで、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用するか否かを判定する際の処理について、図６及び図７を参照して説明する。
【００７５】
図６は、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用するか否かを判定する際の判定基準の一例を示す図である。尚、図６に示す判定基準には、画像形成装置１が原稿を読み取る際の設定項目として、読取画像のデータ量を推定するために必要な情報が設定される項目が登録されている。また、図６に示す判定基準は、予め画像形成装置１のＲＯＭ１３０やＨＤＤ１４０等の不揮発性の記憶媒体に記憶されている。
【００７６】
図７は、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用するか否かを判定する際の処理を説明するためのフローチャートである。尚、図７において、画像形成装置１は、原稿を読み取る際の設定項目として、解像度、原稿サイズ、モノクロ／カラーが定められており、原稿の読み取りに際して、各設定項目ついて予め内容が設定されているものとする。また、図７における処理は、ＣＰＵ１１０がＯＳや専用のアプリケーション・プログラム等のソフトウェアに従って動作することで行われる。
【００７７】
本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用するか否かを判定する際には、画像形成装置１において、ＣＰＵ１１０は、図６に示すような判定基準を参照して判定する。即ち、本実施形態においては、ＣＰＵ１１０がデータ量推定部、データ量算出部、判定部として機能する。
【００７８】
即ち、図７に示すように、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用するか否かを判定する際にはまず、画像形成装置１において、ＣＰＵ１１０は、読取設定として設定されている解像度が４００ｄｐｉ以上である否かを判定する（Ｓ７０１）。
【００７９】
ＣＰＵ１１０は、Ｓ７０１の判定処理において、４００ｄｐｉ以上であると判定した場合には（Ｓ７０１／ＹＥＳ）、ＪＰＥＧエンコーダ１５２を使用すると判定する（Ｓ７０５）。
【００８０】
一方、ＣＰＵ１１０は、Ｓ７０１の判定処理において、４００ｄｐｉ未満であると判定した場合には（Ｓ７０１／ＮＯ）、読取設定として設定されている原稿サイズがＡ３以上であるか否かを判定する（Ｓ７０２）。
【００８１】
ＣＰＵ１１０は、Ｓ７０２の判定処理において、Ａ３以上であると判定した場合には（Ｓ７０２／ＹＥＳ）、ＪＰＥＧエンコーダ１５２を使用すると判定する（Ｓ７０５）。
【００８２】
一方、ＣＰＵ１１０は、Ｓ７０２の判定処理において、Ａ３未満であると判定した場合には（Ｓ７０２／ＮＯ）、読取設定として設定されているモノクロ／カラーがカラーであるか否かを判定する（Ｓ７０３）。
【００８３】
ＣＰＵ１１０は、Ｓ７０３の判定処理において、カラーであると判定した場合には（Ｓ７０３／ＹＥＳ）、ＪＰＥＧエンコーダ１５２を使用すると判定する（Ｓ７０５）。
【００８４】
一方、ＣＰＵ１１０は、Ｓ７０３の判定処理において、モノクロであると判定した場合には（Ｓ７０３／ＮＯ）、ＪＰＥＧエンコーダ１５２を使用しないと判定する（Ｓ７０４）。
【００８５】
このように、本実施形態に係る画像形成システムは、原稿の読み取りに際して、読取画像のデータ量を推定するために必要な情報、即ち、各設定項目における設定内容に基づいて、ＪＰＥＧエンコーダ１５２を使用するか否かを判定するように構成されている。
【００８６】
本実施形態に係る画像形成システムは、このように構成されることで、システムコントローラ１００から操作表示コントローラ２００へのデータ転送量が大きくなると判定した場合にのみＪＰＥＧエンコーダ１５２を使用することが可能となる。その結果、本実施形態に係る画像形成システムは、消費電力を低減させることが可能となる。
【００８７】
尚、図６及び図７において、画像形成システムは、各設定項目について閾値を一つずつしか設けていないが、この他、設定内容の組み合わせによって閾値を変えるように構成されていても良い。また、図６及び図７において、画像形成システムは、各設定項目における設定内容に基づいて読取画像のデータ量を推定するように構成されているが、この他、原稿を読み取った後の実際の読取画像のデータ量を算出するように構成されていても良い。
【００８８】
次に、本実施形態に係るＡＳＩＣ１５０のハードウェア構成について、図８〜図１０を参照して説明する。図８は、本実施形態に係るＡＳＩＣ１５０のハードウェア構成を模式的に示すブロック図である。図９は、本実施形態に係るＪＰＥＧエンコーダ１５１のハードウェア構成を模式的に示すブロック図である。図１０は、本実施形態に係るＪＰＥＧエンコーダ１５２のハードウェア構成を模式的に示すブロック図である。
【００８９】
図８に示すように、本実施形態に係るＡＳＩＣ１５０は、ＪＰＥＧエンコーダ１５１、ＪＰＥＧエンコーダ１５２、ＨＤＤコントローラ１５３、ＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４、ＰＣＩｅ  Ｅｎｄ  Ｐｏｉｎｔ１５５がアービタ１５６を介して接続されて構成されている。
【００９０】
ＨＤＤコントローラ１５３は、アービタ１５６を介して、ＨＤＤ１４０からＲＡＭ１２０へのデータの書き込み、及び、ＲＡＭ１２０からＨＤＤ１４０へのデータの読み出しを制御する回路である。
【００９１】
ＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４は、スキャナエンジン１０１からＲＡＭ１２０への読取画像の転送、及び、ＲＡＭ１２０からプリントエンジン１０２への印刷画像の転送を制御する。即ち、本実施形態においては、ＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４が入力制御部として機能する。
【００９２】
ＰＣＩｅ  Ｅｎｄ  Ｐｏｉｎｔ１５５は、ＣＰＵ１１０とＡＳＩＣ１５０とのＩ／Ｆであって、ＣＰＵ１１０からＡＳＩＣ１５０への制御レジスタアクセスパス、及び、ＲＡＭ１２０へのデータパスを備える。アービタ１５６は、ＲＡＭ１２０へのアクセス要求を調停してアクセスの順番を制御する。
【００９３】
ＪＰＥＧエンコーダ１５１は、読取画像をＪＰＥＧ圧縮するためのエンコーダであって、図９に示すように、ＲＤＭＡＣ（Ｒ）１５１ａ、ＲＤＭＡＣ（Ｂ）１５１ｂ、ＲＤＭＡＣ（Ｂ）１５１ｃ、ＪＰＥＧエンコード回路１５１ｄ、転送Ｉ／Ｆ１５１ｅ、ＷＤＭＡＣ１５１ｆを備える。
【００９４】
ＲＤＭＡＣ（Ｒ）１５１ａ、ＲＤＭＡＣ（Ｂ）１５１ｂ、ＲＤＭＡＣ（Ｂ）１５１ｃは、読み出し用のＤＭＡＣであって、それぞれ、ＲＡＭ１２０からＲＧＢの読取画像を読み出してＪＰＥＧエンコード回路１５１ｄ、転送Ｉ／Ｆ１５１ｅに出力する。
【００９５】
ＪＰＥＧエンコード回路１５１ｄは、ＲＤＭＡＣ（Ｒ）１５１ａ、ＲＤＭＡＣ（Ｂ）１５１ｂ、ＲＤＭＡＣ（Ｂ）１５１ｃから入力されたＲＧＢの読取画像をＪＰＥＧ方式で圧縮してＪＰＥＧ画像Ａを生成し、ＷＤＭＡＣ１５１ｆに出力する。即ち、本実施形態においては、ＪＰＥＧエンコード回路１５１ｄが画像データ圧縮部として機能する。
【００９６】
ＷＤＭＡＣ１５１ｆは、書き込み用のＤＭＡＣであって、ＪＰＥＧエンコード回路１５１ｄから入力されたＪＰＥＧ画像ＡをＲＡＭ１２０にＤＭＡ転送する。
【００９７】
転送Ｉ／Ｆ１５１ｅは、ＲＤＭＡＣ（Ｒ）１５１ａ、ＲＤＭＡＣ（Ｂ）１５１ｂ、ＲＤＭＡＣ（Ｂ）１５１ｃから入力されたＲＧＢの読取画像をＪＰＥＧエンコーダ１５２に転送するためのＩ／Ｆである。
【００９８】
ＪＰＥＧエンコーダ１５２は、ＪＰＥＧエンコーダ１５１から入力されたＲＧＢの読取画像を縮小変倍してサムネイル画像を生成して、生成したサムネイル画像をＪＰＥＧ圧縮するためのエンコーダであって、図１０に示すように、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄ、レジスタ１５２ｅを備える。
【００９９】
尚、ＪＰＥＧエンコーダ１５１が備える各ブロックには、電源１０４から常時、電力が供給されているが、後述するように、クロック信号の供給が停止している場合には、ＪＰＥＧエンコーダ１５１は動作不可状態となっている。
【０１００】
レジスタ１５２ｅは、ＣＰＵ１１０からのレジスタアクセスが発生すると、ＪＰＥＧエンコーダ１５２内の各ブロックへのパラメータを設定する。尚、レジスタ１５２ｅへは常時、電力が供給されている。また、レジスタ１５２ｅは、ＣＰＵ  Ｉ／Ｆ１５２ｆ、ＣＬＫ制御回路１５２ｇを備える。
【０１０１】
ＣＰＵ  Ｉ／Ｆ１５２ｆは、ＣＰＵ１１０がレジスタ１５２ｅにレジスタアクセスするためのＩ／Ｆである。このとき、ＣＰＵ１１０は、ソフトウェアに従って動作することで、レジスタ１５２ｅにレジスタアクセスを行う。
【０１０２】
ＣＬＫ制御回路１５２ｇは、ＣＬＫ出力回路１０３から常時、クロック信号が供給されており、ＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生すると、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄへのクロック信号の供給を開始する。即ち、本実施形態においては、ＣＬＫ制御回路１５２ｇがクロック信号供給制御部として機能する。
【０１０３】
このとき、レジスタ１５２ｅは、ＪＰＥＧエンコーダ１５２内の各ブロックにクロック信号が確実に供給されて動作可能状態となるタイミングまでＣＰＵ１１０からのレジスタアクセスを待たせることができるように構成されている。但し、クロック信号の供給が開始されてから上記タイミングまではクロック信号で数サイクル分程度しかないため、ＣＰＵ１１０は、上記タイミングを意識することなくレジスタアクセスを継続することが可能である。
【０１０４】
そして、ＣＬＫ制御回路１５２ｇは、ＷＤＭＡＣ１５２ｄから起動フラグがアサートされている間、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄへクロック信号を供給し続ける。その後、ＣＬＫ制御回路１５２ｇは、ＷＤＭＡＣ１５２ｄからの起動フラグがネゲートされてから所定時間経過すると、クロック信号の供給を停止する。
【０１０５】
このように、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄは、ＣＬＫ制御回路１５２ｇからクロック信号が供給されている間のみ動作可能状態となり、供給されていない間は動作不可状態となる。
【０１０６】
即ち、ＪＰＥＧエンコーダ１５２は、ＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生した場合にのみ動作可能状態となり、それ以外は動作不可状態となっている。
【０１０７】
このように、ＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生するのは、ＣＰＵ１１０が、図６及び図７において説明した処理により、ＪＰＥＧエンコーダ１５２を使用すると判定した場合である。従って、本実施形態に係る画像形成システムは、消費電力を低減させることが可能となる。
【０１０８】
転送Ｉ／Ｆ１５２ａは、ＪＰＥＧエンコーダ１５１から転送されてきたＲＧＢの読取画像を縮小変倍回路１５２ｂに出力する。
【０１０９】
縮小変倍回路１５２ｂは、転送Ｉ／Ｆ１５２ａから入力されたＲＧＢの読取画像を縮小変倍してサムネイル画像を生成し、生成したサムネイル画像をＪＰＥＧエンコード回路１５２ｃに入力する。即ち、本実施形態においては、縮小変倍回路１５２ｂが画像縮小部として機能する。
【０１１０】
ＪＰＥＧエンコード回路１５２ｃは、縮小変倍回路１５２ｄから入力されたサムネイル画像をＪＰＥＧ方式で圧縮してＪＰＥＧ画像Ｂを生成し、ＷＤＭＡＣ１５２ｄに出力する。即ち、本実施形態においては、ＪＰＥＧエンコード回路１５２ｃが縮小画像データ圧縮部として機能する。
【０１１１】
ＷＤＭＡＣ１５２ｄは、書き込み用のＤＭＡＣであって、ＪＰＥＧエンコード回路１５２ｃから入力されたＪＰＥＧ画像ＢをＲＡＭ１２０にＤＭＡ転送する。また、ＷＤＭＡＣ１５２ｄは、レジスタ１５２ｅによるパラメータ設定が終了すると起動を開始し、ＣＬＫ制御回路１５２ｇへ起動フラグをアサートする。そして、ＷＤＭＡＣ１５２ｄは、ＤＭＡ転送が完了すると起動フラグをネゲートする。
【０１１２】
次に、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移について、図１１を参照して説明する。図１１は、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移を説明するための図である。
【０１１３】
図１１に示すように、時刻Ｔ１において、ＪＰＥＧエンコーダ１５２が動作不可状態において判定開始トリガが発生すると、ＣＰＵ１１０は、そのタイミングでＪＰＥＧエンコーダ１５２を使用するか否かを判定する。ここで、判定開始トリガとは、ＪＰＥＧエンコーダ１５２を使用するか否かの判定を開始するためのトリガであって、例えば、図６に示した設定項目について内容が設定された場合や、原稿の読み取りに必要なアプリケーション・プログラムが起動した場合等である。
【０１１４】
そして、ＪＰＥＧエンコーダ１５２は、使用すると判定されると、時刻Ｔ２においてＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生し、ＣＬＫ制御回路１５２ｇからＪＰＥＧエンコーダ１５２内の各ブロックへのクロック信号の供給が開始され、動作可能状態になる。
【０１１５】
このとき、上述したように、クロック信号の供給が開始されてから上記タイミングまではクロック信号で数サイクル分程度しかないため、ＣＰＵ１１０は、上記タイミングを意識することなくレジスタアクセスを継続することが可能である。
【０１１６】
その後、時刻Ｔ３においてＷＤＭＡＣ１５２ｄが起動を開始し、ＷＤＭＡＣ１５２ｄからＣＬＫ制御回路１５２ｇへ起動フラグがアサートされる。そして、時刻Ｔ４においてＷＤＭＡＣ１５２ｄによるＪＰＥＧ画像ＢのＤＭＡ転送が開始され、時刻Ｔ５においてＷＤＭＡＣ１５２ｄによるＪＰＥＧ画像ＢのＤＭＡ転送が完了すると、ＷＤＭＡＣ１５２ｄからＣＬＫ制御回路１５２ｇへ起動フラグがネゲートされる。
【０１１７】
その後、所定時間が経過した時刻Ｔ６において、ＣＬＫ制御回路１５２ｇからＪＰＥＧエンコーダ１５２内の各ブロックへのクロック信号の供給が停止され、動作不可状態になる。
【０１１８】
以上、説明したように、本実施形態に係る画像形成システムは、画像形成装置１においてサムネイル画像を生成してＪＰＥＧ方式で圧縮し、ＪＰＥＧ圧縮後のサムネイル画像（ＪＰＥＧ画像Ｂ）を操作表示装置２に転送するように構成されている。
【０１１９】
従って、本実施形態に係る画像形成装置システムは、ＪＰＥＧ画像Ａよりもデータ量が小さいＪＰＥＧ画像Ｂをシステムコントローラ１００から操作表示コントローラ２００に転送するだけで良く、ＪＰＥＧ画像Ａそのものを転送する必要がない。
【０１２０】
そのため、本実施形態に係る画像形成装置システムは、システムコントローラ１００から操作表示コントローラ２００への転送データ量を低減させることができ、システムコントローラ１００と操作表示コントローラ２００との通信時間を短縮することが可能となる。
【０１２１】
その結果、本実施形態に係る画像形成システムは、原稿を読み取ってからサムネイル画像を表示するまでの処理時間を短縮することが可能となり、原稿を読み取りながらリアルタイムでサムネイル画像を表示することが可能となる。
【０１２２】
尚、本実施形態においては、画像処理装置の例として、スキャナエンジンにより原稿を読み取ることで生成した読取画像を生成する画像形成装置と、生成された読取画像のサムネイル画像を表示する操作表示装置とが接続された画像形成システムについて説明した。この他、周囲を撮像することで撮像画像を生成し、生成した撮像画像のサムネイル画像を表示するデジタルカメラであっても適用可能である。
【０１２３】
また、本実施形態においては、画像データの圧縮方式としてＪＰＥＧ方式での圧縮について説明した。この他、ＧＩＦ（Ｇｒａｐｈｉｃｓ  Ｉｎｔｅｒｃｈａｎｇｅ  Ｆｏｒｍａｔ）方式やＰＮＧ（Ｐｏｒｔａｂｌｅ  Ｎｅｔｗｏｒｋ  Ｇｒａｐｈｉｃｓ）方式、ＥＸＩＦ（Ｅｘｃｈａｎｇｅａｂｌｅ  Ｉｍａｇｅ  Ｆｉｌｅ  Ｆｏｒｍａｔ）方式などでの圧縮であっても良いし、その他の画像ファイルフォーマットによる圧縮であっても良い。
【０１２４】
実施の形態２．
実施の形態１においては、図１０を参照して説明したように、ＪＰＥＧエンコーダ１５２を使用する場合に限り、ＪＰＥＧエンコーダ１５２内の各ブロックへのクロック信号の供給が開始されるように構成されている画像形成システムについて説明した。従って、実施の形態１に係る画像形成システムは、消費電力を低減させることが可能となる。
【０１２５】
ところが、実施の形態１に係る画像形成システムにおいては、ＪＰＥＧエンコーダ１５２が動作不可状態にある場合、ＪＰＥＧエンコーダ１５２内の各ブロックへのクロック信号の供給は停止されているものの、電力は供給されている状態となっている。そのため、実施の形態１に係る画像形成システムにおいては、さらに消費電力を低減させる余地がある。
【０１２６】
そこで、本実施形態においては、ＪＰＥＧエンコーダ１５２を使用する場合に限り、ＪＰＥＧエンコーダ１５２内の各ブロックへの電力の供給が開始されるように構成されている画像形成システムについて説明する。従って、本実施形態に係る画像形成システムは、さらに消費電力を低減させることが可能となる。
【０１２７】
以下、図面を参照して、本発明の実施形態を詳細に説明する。尚、実施の形態１と同様の符号を付す構成については、同一または相当部を示すものとし、詳細な説明を省略する。
【０１２８】
まず、本実施形態に係るＪＰＥＧエンコーダ１５２のハードウェア構成について、図１２を参照して説明する。図１２は、本実施形態に係るＪＰＥＧエンコーダ１５２のハードウェア構成を模式的に示すブロック図である。
【０１２９】
図１２に示すように、本実施形態に係るＪＰＥＧエンコーダ１５２は、実施の形態１における図１０の構成に加えて、電源制御回路１５２ｈを備える。
【０１３０】
電源制御回路１５２ｈは、電源１０４から常時、電力が供給されており、ＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生すると、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄ、ＣＬＫ制御回路１５２ｇへの電力の供給を開始する。即ち、本実施形態においては、電源制御回路１５２ｈが電力供給制御部として機能する。
【０１３１】
このとき、電源制御回路１５２ｈからＪＰＥＧエンコーダ１５２内の各ブロックへの電力供給が安定するまでに数ミリ秒オーダーでの時間が必要になる。そのため、レジスタ１５２ｅは、その間、ＣＰＵ１１０からのレジスタアクセスを待たせることができるように構成されている。そして、ＣＰＵ１１０は、割り込み通知を受信するか、電力供給が安定するまでの時間をウェイトして、レジスタアクセスを開始する。
【０１３２】
そして、電源制御回路１５２ｈは、ＷＤＭＡＣ１５２ｄから起動フラグがアサートされている間、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄ、ＣＬＫ制御回路１５２ｇへ電力を供給し続ける。その後、電源制御回路１５２ｈは、ＷＤＭＡＣ１５２ｄからの起動フラグがネゲートされてから所定時間経過すると、電力の供給を停止する。
【０１３３】
このように、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄ、ＣＬＫ制御回路１５２ｇは、電源制御回路１５２ｈから電力が供給されている間のみ動作可能状態となり、供給されていない間は動作不可状態となる。
【０１３４】
即ち、ＪＰＥＧエンコーダ１５２は、ＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生した場合にのみ動作可能状態となり、それ以外は動作不可状態となっている。
【０１３５】
このように、ＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生するのは、ＣＰＵ１１０が、図６及び図７において説明した処理により、ＪＰＥＧエンコーダ１５２を使用すると判定した場合である。従って、本実施形態に係る画像形成システムは、消費電力を低減させることが可能となる。
【０１３６】
次に、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移について、図１３を参照して説明する。図１３は、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移を説明するための図である。
【０１３７】
図１３に示すように、時刻Ｔ１において、ＪＰＥＧエンコーダ１５２が動作不可状態において判定開始トリガが発生すると、ＣＰＵ１１０は、そのタイミングでＪＰＥＧエンコーダ１５２を使用するか否かを判定する。
【０１３８】
そして、ＪＰＥＧエンコーダ１５２は、使用すると判定されると、時刻Ｔ２においてＣＰＵ１１０からレジスタ１５２ｅへのレジスタアクセスが発生し、電源制御回路１５２ｈからＪＰＥＧエンコーダ１５２内の各ブロックへの電力の供給が開始される。
【０１３９】
このとき、上述したように、電源制御回路１５２ｈからＪＰＥＧエンコーダ１５２内の各ブロックへの電力供給が安定するまでに数ミリ秒オーダーでの時間が必要になる。そのため、レジスタ１５２ｅは、その間、ＣＰＵ１１０からのレジスタアクセスを待たせる。
【０１４０】
そして、時刻Ｔ２．１において電力供給が安定化しレジスタアクセスが開始されると動作可能状態となる。その後は、図１１と同様である。
【０１４１】
以上、説明したように、本実施形態に係る画像形成システムは、ＪＰＥＧエンコーダ１５２を使用する場合に限り、ＪＰＥＧエンコーダ１５２内の各ブロックへの電力の供給が開始されるように構成されている。即ち、本実施形態に係る画像形成システムは、動作不可状態においてクロック信号の供給を停止するだけではなく、電力供給そのものを停止するように構成されている。従って、本実施形態に係る画像形成システムは、さらに消費電力を低減させることが可能となる。
【０１４２】
実施の形態３．
実施の形態１おいては、図１０を参照して説明したように、ソフトウェア制御によりＣＬＫ制御回路１５２ｇによるクロック信号の供給を制御するように構成されている画像形成システムについて説明した。
【０１４３】
本実施形態おいては、ハードウェア制御によりＣＬＫ制御回路１５２ｇによるクロック信号の供給を制御するように構成されている画像形成システムについて説明する。本実施形態に係る画像形成システムは、このように構成されることで、ソフトウェア制御に依存することなく、ハードウェア制御のみでＣＬＫ制御回路１５２ｇによるクロック信号の供給を制御することが可能となる。
【０１４４】
以下、図面を参照して、本発明の実施形態を詳細に説明する。尚、実施の形態１と同様の符号を付す構成については、同一または相当部を示すものとし、詳細な説明を省略する。
【０１４５】
まず、本実施形態に係るＪＰＥＧエンコーダ１５２及びＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４のハードウェア構成について、図１４を参照して説明する。図１４は、本実施形態に係るＪＰＥＧエンコーダ１５２及びＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４のハードウェア構成を模式的に示すブロック図である。
【０１４６】
図１４に示すように、本実施形態に係るＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４は、Ｍａｓｔｅｒ回路１５４ａを備えている。また、Ｍａｓｔｅｒ回路１５４ａは、ＣＬＫ制御判定回路１５４ｂを備えている。
【０１４７】
このように構成された画像形成システムにおいて、原稿が読み取られる際にはまず、Ｍａｓｔｅｒ回路１５４ａを介してスキャナエンジン１０１とシステムコントローラ１００との間における通信（以下、「エンジン‐コントローラ間通信」とする）が実施される。
【０１４８】
このエンジン‐コントローラ間通信においては、システムコントローラ１００からスキャン画像の上方及びスキャナ画像を転送するコントローラメモリのポインタンなどが通知される。
【０１４９】
このとき、ＣＬＫ制御判定回路１５４ｂは、エンジン‐コントローラ間通信でやり取りされているスキャナ転送用の通信コマンドを検知してデコードし、その内容を解釈することで、ＪＰＥＧエンコーダ１５２を使用するか否かを判定する。これは、エンジン‐コントローラ間通信にはフォーマットが存在するためである。
【０１５０】
そして、ＣＬＫ制御判定回路１５４ｂは、ＪＰＥＧエンコーダ１５２を使用すると判定した場合には、ＣＬＫ制御回路１５２ｇにＣＬＫ制御信号をアサートする。
【０１５１】
ＣＬＫ制御回路１５２ｇは、ＣＬＫ制御判定回路１５４ｂからＣＬＫ制御信号がアサートされると、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄへのクロック信号の供給を開始する。
【０１５２】
このように、本実施形態に係る画像形成システムは、ＣＬＫ制御判定回路１５４ｂにより、即ち、ハードウェア制御によりＣＬＫ制御回路１５２ｇによるクロック信号の供給を制御するように構成されている。従って、本実施形態に係る画像形成システムは、ソフトウェア制御に依存することなく、ハードウェア制御のみでＣＬＫ制御回路１５２ｇによるクロック信号の供給を制御することが可能となる。
【０１５３】
次に、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移について、図１５を参照して説明する。図１５は、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移を説明するための図である。
【０１５４】
図１５に示すように、時刻Ｔ１において、ＪＰＥＧエンコーダ１５２が動作不可状態において判定開始トリガが発生した後、時刻Ｔ１．１において、エンジン‐コントローラ間通信が開始されると、ＣＬＫ制御判定回路１５４ｂは、ＪＰＥＧエンコーダ１５２を使用するか否かを判定する。その後は、図１１と同様である。
【０１５５】
以上、説明したように、本実施形態に係る画像形成システムは、ＣＬＫ制御判定回路１５４ｂにより、即ち、ハードウェア制御によりＣＬＫ制御回路１５２ｇによるクロック信号の供給を制御するように構成されている。従って、本実施形態に係る画像形成システムは、ソフトウェア制御に依存することなく、ハードウェア制御のみでＣＬＫ制御回路１５２ｇによるクロック信号の供給を制御することが可能となる。
【０１５６】
実施の形態４．
実施の形態３においては、図１４を参照して説明したように、ＪＰＥＧエンコーダ１５２を使用する場合に限り、ＪＰＥＧエンコーダ１５２内の各ブロックへのクロック信号の供給が開始されるように構成されている画像形成システムについて説明した。従って、実施の形態３に係る画像形成システムは、消費電力を低減させることが可能となる。
【０１５７】
ところが、実施の形態３に係る画像形成システムにおいては、ＪＰＥＧエンコーダ１５２が動作不可状態にある場合、ＪＰＥＧエンコーダ１５２内の各ブロックへのクロック信号の供給は停止されているものの、電力は供給されている状態となっている。そのため、実施の形態１に係る画像形成システムにおいては、さらに消費電力を低減させる余地がある。
【０１５８】
そこで、本実施形態においては、ＪＰＥＧエンコーダ１５２を使用する場合に限り、ＪＰＥＧエンコーダ１５２内の各ブロックへの電力の供給が開始されるように構成されている画像形成システムについて説明する。従って、本実施形態に係る画像形成システムは、さらに消費電力を低減させることが可能となる。
【０１５９】
以下、図面を参照して、本発明の実施形態を詳細に説明する。尚、実施の形態１と同様の符号を付す構成については、同一または相当部を示すものとし、詳細な説明を省略する。
【０１６０】
まず、本実施形態に係るＪＰＥＧエンコーダ１５２及びＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４のハードウェア構成について、図１４を参照して説明する。図１４は、本実施形態に係るＪＰＥＧエンコーダ１５２及びＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ１５４のハードウェア構成を模式的に示すブロック図である。
【０１６１】
図１４に示すように、本実施形態に係るＭａｓｔｅｒ回路１５４ａは、電源制御判定回路１５４ｃを備えている。
【０１６２】
このように構成された画像形成システムにおいて、電源制御判定回路１５４ｃは、エンジン‐コントローラ間通信でやり取りされているスキャナ転送用の通信コマンドを検知してデコードし、その内容を解釈することで、ＪＰＥＧエンコーダ１５２を使用するか否かを判定する。
【０１６３】
そして、電源制御判定回路１５４ｃは、ＪＰＥＧエンコーダ１５２を使用すると判定した場合には、電源制御回路１５２ｈに電源制御信号をアサートする。
【０１６４】
電源制御回路１５２ｈは、電源制御判定回路１５４ｃから電源制御信号がアサートされると、転送Ｉ／Ｆ１５２ａ、縮小変倍回路１５２ｂ、ＪＰＥＧエンコード回路１５２ｃ、ＷＤＭＡＣ１５２ｄ、ＣＬＫ制御回路１５２ｇへの電力の供給を開始する。
【０１６５】
このように、本実施形態に係る画像形成システムは、電源制御判定回路１５４ｃにより、即ち、ハードウェア制御により電源制御回路１５２ｈによる電力の供給を制御するように構成されている。従って、本実施形態に係る画像形成システムは、ソフトウェア制御に依存することなく、ハードウェア制御のみで電源制御回路１５２ｈによる電力の供給を制御することが可能となる。
【０１６６】
また、本実施形態に係る画像形成システムは、ＪＰＥＧエンコーダ１５２を使用する場合に限り、ＪＰＥＧエンコーダ１５２内の各ブロックへの電力の供給が開始されるように構成されている。即ち、本実施形態に係る画像形成システムは、動作不可状態においてクロック信号の供給を停止するだけではなく、電力供給そのものを停止するように構成されている。従って、本実施形態に係る画像形成システムは、さらに消費電力を低減させることが可能となる。
【０１６７】
次に、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移について、図１７を参照して説明する。図１７は、本実施形態に係る画像形成システムがＪＰＥＧエンコーダ１５２を使用する際の、ＪＰＥＧエンコーダ１５２の動作状態の推移を説明するための図である。
【０１６８】
図１７に示すように、時刻Ｔ１において、ＪＰＥＧエンコーダ１５２が動作不可状態において判定開始トリガが発生した後、時刻Ｔ１．１において、エンジン‐コントローラ間通信が開始されると、電源制御判定回路１５４ｃは、ＪＰＥＧエンコーダ１５２を使用するか否かを判定する。
【０１６９】
そして、時刻Ｔ１．２において、電源制御回路１５２ｈからＪＰＥＧエンコーダ１５２内の各ブロックへの電力の供給が開始される。
【０１７０】
このとき、上述したように、電源制御回路１５２ｈからＪＰＥＧエンコーダ１５２内の各ブロックへの電力供給が安定するまでに数ミリ秒オーダーでの時間が必要になる。そのため、レジスタ１５２ｅは、その間、ＣＰＵ１１０からのレジスタアクセスを待たせる。
【０１７１】
そして、時刻Ｔ２において電力供給が安定化しレジスタアクセスが発生すると動作可能状態となる。その後は、図１１と同様である。
【０１７２】
以上、説明したように、本実施形態に係る画像形成システムは、電源制御判定回路１５４ｃにより、即ち、ハードウェア制御により電源制御回路１５２ｈによる電力の供給を制御するように構成されている。従って、本実施形態に係る画像形成システムは、ソフトウェア制御に依存することなく、ハードウェア制御のみで電源制御回路１５２ｈによる電力の供給を制御することが可能となる。
【０１７３】
また、本実施形態に係る画像形成システムは、ＪＰＥＧエンコーダ１５２を使用する場合に限り、ＪＰＥＧエンコーダ１５２内の各ブロックへの電力の供給が開始されるように構成されている。即ち、本実施形態に係る画像形成システムは、動作不可状態においてクロック信号の供給を停止するだけではなく、電力供給そのものを停止するように構成されている。従って、本実施形態に係る画像形成システムは、さらに消費電力を低減させることが可能となる。
【符号の説明】
【０１７４】
１  画像形成装置
２  操作表示装置
１００  システムコントローラ
１０１  スキャナエンジン
１０２  プリントエンジン
１０３  ＣＬＫ出力回路
１０４  電源
１１０  ＣＰＵ
１２０  ＲＡＭ
１３０  ＲＯＭ
１４０  ＨＤＤ
１５０  ＡＳＩＣ
１５１  ＪＰＥＧエンコーダ
１５１ａ  ＲＤＭＡＣ（Ｒ）
１５１ｂ  ＲＤＭＡＣ（Ｇ）
１５１ｃ  ＲＤＭＡＣ（Ｂ）
１５１ｄ  ＪＰＥＧエンコード回路
１５１ｅ  転送Ｉ／Ｆ
１５１ｆ  ＷＤＭＡＣ
１５２ａ  転送Ｉ／Ｆ
１５２ｂ  縮小変倍回路
１５２ｃ  ＪＰＥＧエンコード回路
１５２ｄ  ＷＤＭＡＣ
１５２ｅ  レジスタ
１５２ｆ  ＣＰＵ  Ｉ／Ｆ
１５２ｇ  ＣＬＫ制御回路
１５２ｈ  電源制御回路
１５２  ＪＰＥＧエンコーダ
１５３  ＨＤＤコントローラ
１５４  ＰＣＩｅ  Ｒｏｏｔ  Ｃｏｍｐｌｅｘ
１５４ａ  Ｍａｔｅｒ回路
１５４ｂ  ＣＬＫ制御判定回路
１５４ｃ  電源制御判定回路
１５５  ＰＣＩｅ  Ｅｎｄ  Ｐｏｉｎｔ
１５６  アービタ
１６０  バス
２００  操作表示コントローラ
２０１  表示部
２０２  操作部
２１０  ＣＰＵ
２２０  ＲＡＭ
２３０  ＲＯＭ
２４０  ＮＡＮＤ型フラッシュメモリ
２５０  Ｉ／Ｆ
２６０  バス
【先行技術文献】
【特許文献】
【０１７５】
【特許文献１】特開平２０１２−１７５３０３号公報
【図１】
2016092619.tif 000003
【図２】
2016092619.tif 000004
【図３】
2016092619.tif 000005
【図４】
2016092619.tif 000006
【図５】
2016092619.tif 000007
【図６】
2016092619.tif 000008
【図７】
2016092619.tif 000009
【図８】
2016092619.tif 000010
【図９】
2016092619.tif 000011
【図１０】
2016092619.tif 000012
【図１１】
2016092619.tif 000013
【図１２】
2016092619.tif 000014
【図１３】
2016092619.tif 000015
【図１４】
2016092619.tif 000016
【図１５】
2016092619.tif 000017
【図１６】
2016092619.tif 000018
【図１７】
2016092619.tif 000019