(57)【要約】【課題】アナログデジタル変換における変換精度を向上すること。【解決手段】半導体装置１は、アナログ信号Ｖａｎを積分するために定められた第１の積分時間Ｔ１と、被積分基準電圧Ｖｒｅｆの積分開始から積分器１２の出力が比較基準電圧に到達するまでの第２の積分時間Ｔ２とをカウントするカウンタ回路１４と、この第１の積分時間Ｔ１を更新する積分時間更新回路１７とを有する。積分時間更新回路１７は、カウンタ回路１４によりカウントされた第２の積分時間Ｔ２に基づいて、第１の積分時間Ｔ１を更新する。【選択図】図１
2016046671.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を積分した後、第１の基準電圧を積分することを繰り返す積分器と、
前記積分器の出力と第２の基準電圧とを比較する比較器と、
前記アナログ信号を積分するために定められた第１の積分時間と、前記第１の基準電圧の積分開始から前記積分器の出力が前記第２の基準電圧に到達するまでの第２の積分時間とをカウントするカウンタ回路と、
前記第１及び第２の積分時間に基づいて前記アナログ信号のデジタル値を演算する演算回路と、
前記カウンタ回路が前記第１の積分時間をカウントしている間、前記積分器に前記アナログ信号を入力するように制御する制御回路と、
前記カウンタ回路によってカウントされた前記第２の積分時間に基づいて、前記カウンタ回路がカウントする前記第１の積分時間を更新する積分時間更新回路と、
を備える半導体装置。
【請求項２】
前記制御回路は、前記積分器がアナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に１回行うように前記積分器への入力を制御し、
前記積分時間更新回路は、現在の前記変換期間における前記第２の積分時間に基づいて、次の前記変換期間における前記第１の積分時間を更新する
請求項１に記載の半導体装置。
【請求項３】
前記制御回路は、前記積分器がアナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に２回行うように前記積分器への入力を制御し、
前記積分時間更新回路は、前記変換期間内の１回目の前記第２の積分時間に基づいて、前記変換期間内の２回目の前記第１の積分時間を更新する
請求項１に記載の半導体装置。
【請求項４】
前記積分時間更新回路は、前記変換期間から予め定められたマージン期間を除いた期間の時間長に基づいて、前記第１の積分時間を更新する
請求項２又は３に記載の半導体装置。
【請求項５】
アナログ信号を第１の積分時間だけ積分した後、第１の基準電圧を積分し、
前記第１の基準電圧の積分開始から積分結果が第２の基準電圧に到達するまでの第２の積分時間をカウントし、
カウントされた前記第２の積分時間に基づいて、前記第１の積分時間を更新し、
更新された前記第１の積分時間だけアナログ信号を積分した後、前記第１の基準電圧を積分し、
更新された前記第１の積分時間だけアナログ信号を積分した後の前記第２の積分時間をカウントし、
更新された前記第１の積分時間、及び更新された前記第１の積分時間だけアナログ信号を積分した後の前記第２の積分時間に基づいて該アナログ信号のデジタル値を演算する
アナログデジタル変換方法。
【請求項６】
アナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に１回行い、
現在の前記変換期間における前記第２の積分時間に基づいて、次の前記変換期間における前記第１の積分時間を更新する
請求項５に記載のアナログデジタル変換方法。
【請求項７】
アナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に２回行い、
前記変換期間内の１回目の前記第２の積分時間に基づいて、前記変換期間内の２回目の前記第１の積分時間を更新する
請求項５に記載のアナログデジタル変換方法。
【請求項８】
前記変換期間から予め定められたマージン期間を除いた期間の時間長に基づいて、前記第１の積分時間を更新する
請求項６又は７に記載のアナログデジタル変換方法。
【請求項９】
車両についての状態を検出する検出部と、
前記検出部による検出結果であるアナログ信号のデジタル値を演算し、前記車両についての状態値を計測する半導体装置と、
前記半導体装置により計測された状態値に基づいて、前記車両を制御する制御部と
を有し、
前記半導体装置は、
前記検出部からのアナログ信号を積分した後、第１の基準電圧を積分することを繰り返す積分器と、
前記積分器の出力と第２の基準電圧とを比較する比較器と、
前記アナログ信号を積分するために定められた第１の積分時間と、前記第１の基準電圧の積分開始から前記積分器の出力が前記第２の基準電圧に到達するまでの第２の積分時間とをカウントするカウンタ回路と、
前記第１及び第２の積分時間に基づいて前記アナログ信号のデジタル値を演算する演算回路と、
前記カウンタ回路が前記第１の積分時間をカウントしている間、前記積分器に前記アナログ信号を入力するように制御する制御回路と、
前記カウンタ回路によってカウントされた前記第２の積分時間に基づいて、前記カウンタ回路がカウントする前記第１の積分時間を更新する積分時間更新回路と、を備える、
車載システム。
【請求項１０】
前記検出部は、複数の検出対象について検出し、
前記半導体装置には、順次選択される一つの前記検出対象のアナログ信号が入力され、
前記半導体装置は、前記複数の検出対象のアナログ信号のデジタル値を順次演算する
請求項９に記載の車載システム。
【請求項１１】
前記制御回路は、前記積分器がアナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に１回行うように前記積分器への入力を制御し、
前記積分時間更新回路は、現在の前記変換期間における前記第２の積分時間に基づいて、次の前記変換期間における前記第１の積分時間を更新する
請求項９に記載の車載システム。
【請求項１２】
前記制御回路は、前記積分器がアナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に２回行うように前記積分器への入力を制御し、
前記積分時間更新回路は、前記変換期間内の１回目の前記第２の積分時間に基づいて、前記変換期間内の２回目の前記第１の積分時間を更新する
請求項９に記載の車載システム。
【請求項１３】
前記積分時間更新回路は、前記変換期間から予め定められたマージン期間を除いた期間の時間長に基づいて、前記第１の積分時間を更新する
請求項１１又は１２に記載の車載システム。
【請求項１４】
車両についての状態をアナログ信号として検出し、
検出されたアナログ信号を第１の積分時間だけ積分した後、第１の基準電圧を積分し、
前記第１の基準電圧の積分開始から積分結果が第２の基準電圧に到達するまでの第２の積分時間をカウントし、
カウントされた前記第２の積分時間に基づいて、前記第１の積分時間を更新し、
更新された前記第１の積分時間だけ、新たに検出されたアナログ信号を積分した後、前記第１の基準電圧を積分し、
前記新たに検出されたアナログ信号を積分した後の前記第２の積分時間をカウントし、
更新された前記第１の積分時間、及び前記新たに検出されたアナログ信号を積分した後の前記第２の積分時間に基づいて該アナログ信号のデジタル値を演算し、前記車両についての状態値を計測する
計測方法。
【請求項１５】
アナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に１回行い、
現在の前記変換期間における前記第２の積分時間に基づいて、次の前記変換期間における前記第１の積分時間を更新する
請求項１４に記載の計測方法。
【請求項１６】
アナログ信号及び第１の基準電圧の積分を予め定められた変換期間内に２回行い、
前記変換期間内の１回目の前記第２の積分時間に基づいて、前記変換期間内の２回目の前記第１の積分時間を更新する
請求項１４に記載の計測方法。
【請求項１７】
前記変換期間から予め定められたマージン期間を除いた期間の時間長に基づいて、前記第１の積分時間を更新する
請求項１５又は１６に記載の計測方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、アナログデジタル変換方法、車載システム及び計測方法に関し、例えばアナログ信号を積分してデジタル値を得る技術に関する。
【背景技術】
【０００２】
アナログ信号をデジタル値に変換するアナログデジタル変換として、２重積分型Ａ／Ｄ変換がある。一般的に２重積分型Ａ／Ｄ変換器は、他の種類の変換器に比較して、高精度であり、かつ、ノイズに対して強いＡ／Ｄ変換器であるが、Ａ／Ｄ変換に時間を要するため、比較的変化の遅い信号の計測に向いている特徴がある。そのため、例えば、高精度、ノイズ耐性が必要とされるエンジンコントロールシステムなどのような車載システムにおいて２重積分型のＡ／Ｄ変換が行われる。このような、車載システムにおいては、例えばエンジンの吸排気温度などの計測値に基づいて車両を制御しているため、計測値の精度が制御の精度に影響する。このため、車載システムにおいて、高精度なＡ／Ｄ変換が求められている。
【０００３】
２重積分型Ａ／Ｄコンバータは、例えば、特許文献１及び特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−８３１３５号公報
【特許文献２】特開平３−２３７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アナログデジタル変換の精度を向上させることにある。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、アナログ信号を積分するために定められた第１の積分時間と、第１の基準電圧の積分開始から積分器の出力が第２の基準電圧に到達するまでの第２の積分時間とをカウントし、カウントされた第２の積分時間に基づいて、第１の積分時間を更新するものである。
【発明の効果】
【０００８】
上記記一実施の形態によれば、アナログデジタル変換の精度を向上することできる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１にかかる半導体装置の構成を示す回路図である。
【図２】実施の形態１にかかる半導体装置の動作を示すタイムチャートである。
【図３】実施の形態１にかかる半導体装置におけるアナログ信号の電位ごとの積分時間の違いを示すグラフである。
【図４】Ａ／Ｄ変換器の変換誤差について示すグラフであり、（ａ）は比較例にかかる半導体装置の変換誤差を示し、（ｂ）は実施の形態１にかかる半導体装置の変換誤差を示す。
【図５】実施の形態２にかかる車載システムを搭載した車両の構成を示す模式図である。
【図６】実施の形態２にかかる車載システムの構成の概要を示すブロック図である。
【図７】実施の形態２にかかる車載システムの詳細な構成を示すブロック図である。
【図８】実施の形態３にかかる半導体装置の構成を示す回路図である。
【図９】実施の形態３にかかる半導体装置のＮ回目の変換時の動作を示すタイムチャートである。
【図１０】実施の形態３にかかる半導体装置におけるアナログ信号の電位ごとの積分時間の違いを示すグラフである。
【図１１】実施の形態４にかかる車載システムの詳細な構成を示すブロック図である。
【図１２】実施の形態４にかかるセンサＩ／Ｆ部が行うＡ／Ｄ変換について示すタイムチャートである。
【図１３】比較例にかかる半導体装置の構成を示す回路図である。
【図１４】比較例にかかる半導体装置における積分器の積分出力の時間推移を示すグラフである。
【図１５】アナログ信号の大きさと変換に要する時間の関係を示すグラフである。
【発明を実施するための形態】
【００１０】
＜事前の検討＞
実施の形態の説明をする前に、本発明者が事前に検討した内容について説明する。
＜比較例の構成についての説明＞
図１３は、比較例にかかる半導体装置９の構成を示す回路図である。半導体装置９は、スイッチ１０、１１と、積分器１２と、比較器１３と、カウンタ回路１４と、演算回路１５と、制御回路１６とを有する２重積分型Ａ／Ｄ変換器である。
【００１１】
スイッチ１０、１１は、積分器１２への入力を切替える。具体的には、スイッチ１０は、積分器１２へアナログ信号Ｖａｎを入力するか否かを切替え、スイッチ１１は、積分器１２へ予め定められた電圧である被積分基準電圧Ｖｒｅｆ（第１の基準電圧）を入力するか否かを切替える。スイッチ１０、１１は、制御回路１６による制御に従って、動作する。
【００１２】
積分器１２は、抵抗Ｒ、コンデンサＣ、オペアンプ１２０を備えて構成される。積分器１２は、スイッチ１０、１１により切替えられた入力を積分する回路である。積分器１２は、積分出力Ｖｏを比較器１３に出力する。積分器１２は、後述する制御回路１６によるスイッチ１０、１１の制御に従い、アナログ信号を積分した後、被積分基準電圧Ｖｒｅｆを積分すること繰り返す。
【００１３】
比較器１３は、積分器１２の積分出力Ｖｏと、比較基準電圧（第２の基準電圧）とを比較し、積分出力Ｖｏが、比較基準電圧（０Ｖ）であるか否かを検知する。比較器１３は、積分器１２の積分出力Ｖｏが比較基準電圧となると、検知信号をカウンタ回路１４へ出力する。
【００１４】
カウンタ回路１４は、積分器１２がアナログ信号を積分するために定められた時間Ｔ１（第１の積分時間）をカウントし、制御回路１６に信号を出力する。また、カウンタ回路１４は、積分器１２による被積分基準電圧Ｖｒｅｆの積分開始から、積分器１２の積分出力Ｖｏが比較基準電圧に到達したと比較器１３により検知されるまでの時間Ｔ２（第２の積分時間）をカウントし、制御回路１６及び演算回路１５に信号を出力する。以下、上記第１の積分時間について時間Ｔ１といい、上記第２の積分時間について時間Ｔ２という。
【００１５】
制御回路１６は、カウンタ回路１４の出力に基づいてスイッチ１０、１１を制御する。具体的には、制御回路１６は、まず、アナログ信号Ｖａｎ側がオンとなるようにスイッチ１０を制御後、カウンタ回路１４が時間Ｔ１を計時するまでスイッチ１０をオンし続ける。このように、制御回路１６は、カウンタ回路１４が時間Ｔ１をカウントしている間、積分器１２にアナログ信号Ｖａｎを入力するように制御する。時間Ｔ１がカウンタ回路１４によりカウントされると、制御回路１６は、アナログ信号Ｖａｎ側がオフとなるようにスイッチ１０を制御し、被積分基準電圧Ｖｒｅｆ側がオンとなるようにスイッチ１１を制御する。さらに、制御回路１６は、カウンタ回路１４が時間Ｔ２を計時すると、スイッチ１１をオフするよう制御する。
【００１６】
演算回路１５は、時間Ｔ１と、カウンタ回路１４が計時した時間Ｔ２に基づいて、アナログ信号のデジタル値を演算する回路である。演算回路１５の演算内容については、後述する。
【００１７】
半導体装置９は、上記構成により、まず、時間Ｔ１の間サンプリングされたアナログ信号Ｖａｎを、時間Ｔ１だけ積分し、次に、予め定められた被積分基準電圧Ｖｒｅｆを時間Ｔ２だけ積分する。このようにして、半導体装置９は、２回の積分によってアナログ信号Ｖａｎについて量子化し、アナログ信号Ｖａｎの電位をＡ／Ｄ変換結果として出力する。
【００１８】
＜比較例の動作について説明＞
ここで、半導体装置９の動作について説明する。図１４は、比較例にかかる半導体装置９における積分器１２の積分出力Ｖｏの時間推移を示すグラフである。積分器１２にアナログ信号Ｖａｎが入力されると、積分器１２による積分出力Ｖｏは、以下の式（１）に示される通り、積分時間ｔとともに増加する。なお、ＣＲは時定数を示す。
【００１９】
Ｖｏ＝（Ｖａｎ／ＣＲ）ｔ  ・・・（１）
【００２０】
したがって、時間Ｔ１が経過した時点の積分出力Ｖｏは、以下の式（２）で表される。
【００２１】
Ｖｏ＝（Ｖａｎ／ＣＲ）×Ｔ１  ・・・（２）
【００２２】
時間Ｔ１が経過すると、制御回路１６はスイッチ１０をオフにし、スイッチ１１をオンにする。これにより、被積分基準電圧Ｖｒｅｆが積分器１２に入力される。積分器１２により被積分基準電圧Ｖｒｅｆの積分が開始されると、積分時間ｔに比例して積分出力Ｖｏが減少する。このとき、積分出力Ｖｏの変化の傾きは、入力されたアナログ信号Ｖｏの大きさには関係なく、被積分基準電圧Ｖｒｅｆと時定数ＣＲにより定まる。具体的には、積分出力Ｖｏの変化の傾きは、Ｖｒｅｆ／ＣＲとなる。そして、積分器１２の積分出力Ｖｏが比較基準電圧（０Ｖ）になると、比較器１３は検知信号をカウンタ回路１４へ出力する。
【００２３】
カウンタ回路１４は、比較器１３の検知信号に基づいて、被積分基準電圧Ｖｒｅｆ側のスイッチがオンとなってから積分出力Ｖｏが比較基準電圧（０Ｖ）になるまでカウントした時間Ｔ２を演算回路１５に出力する。
【００２４】
ここで、時間Ｔ２が経過した時点の積分出力Ｖｏは、以下の式（３）に示される関係を満たしている。
【００２５】
Ｖｏ＝（Ｖａｎ／ＣＲ）×Ｔ１＋（Ｖｒｅｆ／ＣＲ）×Ｔ２＝０  ・・・（３）
【００２６】
したがって、演算回路１５は、以下の式（４）に示される演算によって、アナログ信号ＶａｎのＡ／Ｄ変換結果を出力する。
【００２７】
Ｖａｎ＝−Ｖｒｅｆ×（Ｔ２／Ｔ１）  ・・・（４）
【００２８】
また、式（４）を変形すると、以下の式（５）が得られる。
【００２９】
Ｔ２＝（Ｖａｎ／（−Ｖｒｅｆ））×Ｔ１  ・・・（５）
【００３０】
ここで、被積分基準電圧Ｖｒｅｆ及び時間Ｔ１は、定数であるため、時間Ｔ２は、Ｖａｎに依存することがわかる。すなわち、時間Ｔ１は、アナログ信号Ｖａｎの電位によらず一定であるのに対し、時間Ｔ２は、アナログ信号Ｖａｎの電位により異なる。具体的には、図１５に示されるように、アナログ信号Ｖａｎの電位が高ければ高いほど、変換に要する時間（Ｔ１＋Ｔ２）は長くなり、アナログ信号Ｖａｎの電位が低ければ低いほど、変換に要する時間（Ｔ１＋Ｔ２）は短くなる。なお、図１５において、横軸は積分時間ｔを示し、縦軸は、積分出力Ｖｏを示している。また、破線は、最大電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示し、実線は、最小電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示し、一点鎖線は、最大電位と最小電位の間の電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示している。
【００３１】
時間Ｔ１、Ｔ２は、カウンタ回路１４によってサンプリングされるため、時間Ｔ１、Ｔ２の分解能は、カウンタ回路１４を動作させるクロックの周波数に依存している。このため、時間Ｔ１、Ｔ２の分解能は、クロック数として表される。したがって、半導体装置９において、時間Ｔ１、Ｔ２をサンプリングするクロック数を増やすことにより、時間Ｔ１、Ｔ２の分解能を上げることができるため、上記式（４）の演算結果よりアナログ信号Ｖａｎを高精度に演算することが可能となる。
【００３２】
＜検討内容の説明＞
本発明者は、時間Ｔ１、Ｔ２をサンプリングするクロック数を増やす方法として次の２つの方法について検討した。１つ目の方法は、時間Ｔ１、Ｔ２をサンプリングするクロックの周波数を上げることにより、時間Ｔ１、Ｔ２の分解能を上げるという方法である。しかしながら、この場合、クロック周波数を上げることに伴い消費電力が増大するという問題がある。２つ目の方法は、時間Ｔ１、Ｔ２を長くすることにより、時間Ｔ１、Ｔ２をサンプリングするクロック数を増やすという方法である。しかしながら、この方法の場合、例えば製品仕様等として予め定められた期間内に１回の変換のための積分を終わらすことが規格化されているＡ／Ｄ変換器に対しては、この期間内に変換を終わらせる保証ができないため、単純に時間Ｔ１、Ｔ２を長くすることはできないという問題がある。
【００３３】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００３４】
＜実施の形態１＞
図１は、実施の形態１にかかる半導体装置１の構成を示す回路図である。半導体装置１は、スイッチ１０、１１と、積分器１２と、比較器１３と、カウンタ回路１４と、演算回路１５と、制御回路１６と、積分時間更新回路１７と、格納回路１８とを有する２重積分型Ａ／Ｄ変換器である。
【００３５】
このように、半導体装置１は、比較例にかかる半導体装置９の各構成に加え、積分時間更新回路１７と、格納回路１８とが追加されている点で、比較例にかかる半導体装置９と異なる。本実施の形態では、演算回路１５による出力を格納する格納回路１８を設けた構成について説明するが、必ずしも半導体装置１が演算結果を格納する必要はない。そのため、半導体装置１が演算結果を格納しない場合には、格納回路１８を設けなくてもよい。
【００３６】
実施の形態１にかかる半導体装置１は、制御回路１６が、アナログ信号Ｖａｎ及び被積分基準電圧Ｖｒｅｆの積分を予め定められた変換期間内に１回行うように積分器１２への入力を制御し、積分時間更新回路１７は、現在の変換期間における時間Ｔ２に基づいて、次の変換期間における時間Ｔ１を更新する。以下、半導体装置１の詳細な構成について説明する。
【００３７】
積分時間更新回路１７は、カウンタ回路１４によってカウントされた時間Ｔ２に基づいてカウンタ回路１４がカウントする時間Ｔ１を更新する回路である。なお、積分時間更新回路１７における時間Ｔ１の具体的な更新方法については後述する。積分時間更新回路１７には、カウンタ回路１４によりカウントされた時間Ｔ２が入力される。また、積分時間更新回路１７による出力、すなわち更新後の時間Ｔ１は、カウンタ回路１４及び演算回路１５に入力される。
【００３８】
カウンタ回路１４は、積分時間更新回路１７により時間Ｔ１が更新された場合、更新後の時間Ｔ１によりアナログ信号Ｖａｎの積分時間をカウントする。演算回路１５は、積分時間更新回路１７により時間Ｔ１が更新された場合、更新後の時間Ｔ１を用いて上記式（４）に示される演算を行う。
【００３９】
格納回路１８は、上述の通り、演算回路１５により演算されて得られたＡ／Ｄ変換結果を格納する回路である。格納回路１８は、例えば、レジスタである。
【００４０】
また、制御回路１６は、オン／オフ信号ＳＷＶａｎをスイッチ１０に出力し、オン／オフ信号ＳＷＶｒｅｆをスイッチ１１に出力する。カウンタ回路１４は、制御回路１６に対して、スイッチ切替信号Ｓ１を出力する。比較器１３は、比較器出力信号Ｓ２をカウンタ回路１４に出力する。カウンタ回路１４は、時間Ｔ２を演算回路１５及び積分時間更新回路１７に出力する。積分時間更新回路１７は、時間Ｔ１をカウンタ回路１４及び演算回路１５に出力する。演算回路１５は、Ｖａｎの測定結果Ｓ３を格納回路１８に出力する。
【００４１】
なお、図１に示される半導体装置１において、積分器１２及び比較器１３の構成は、一例であり、他の接続でもよい。例えば、積分器１２及び比較器１３は、それぞれグランドＧＮＤと接続しているが、必ずしもグランドＧＮＤでなくてもよい。したがって、比較基準電圧も０Ｖには限られない。
【００４２】
＜時間Ｔ１の更新についての説明＞
次に、積分時間更新回路１７による時間Ｔ１の更新について詳細を説明する。なお、以下の説明において、半導体装置１におけるＮ回目のＡ／Ｄ変換における時間Ｔ１について、Ｔ１_Ｎとし、半導体装置１におけるＮ回目のＡ／Ｄ変換における時間Ｔ２について、Ｔ２_Ｎとする。また、半導体装置１は、予め定められた変換期間Ｔｃｏｎｖ内で、１回のＡ／Ｄ変換のための積分を終わらすよう規格化されているものとする。
【００４３】
積分時間更新回路１７は、Ｎ回目の変換における時間Ｔ２_Ｎをカウンタ回路１４から受信し、Ｎ回目の変換における時間Ｔ１_Ｎについて更新し、Ｎ＋１回目の変換における時間Ｔ１_(Ｎ＋１)として、カウンタ回路１４及び演算回路１５に出力する。そして、カウンタ回路１４は、Ｎ＋１回目の変換のカウントの際、積分時間更新回路１７により更新された時間Ｔ１である時間Ｔ１_(Ｎ＋１)をカウントする。
【００４４】
したがって、積分器１２は、Ｎ＋１回目の変換の際、この時間Ｔ１_(Ｎ＋１)までの間、アナログ信号Ｖａｎを積分する。また、演算回路１５は、Ｎ＋１回目の変換における演算においては、積分時間更新回路１７により更新された時間Ｔ１である時間Ｔ１_(Ｎ＋１)と、時間Ｔ２_(Ｎ＋１)とを用いて、上記式（４）の演算を行う。
【００４５】
積分時間更新回路１７は、Ｎ回目の変換時において、予め定められた変換期間Ｔｃｏｎｖ中、積分に費やさなかった余りの時間に応じて、Ｎ＋１回目の変換時の時間Ｔ１を拡大することで、時間Ｔ１の更新を行っている。具体的には、積分時間更新回路１７は、例えば、以下に示される演算を行い、Ｎ＋１回目の変換における時間Ｔ１_(Ｎ＋１)を出力する。
【００４６】
積分時間更新回路１７は、以下の式（６）、すなわち式（７）を満たす時間係数α_Ｎを算出する。
【００４７】
（Ｔ１_Ｎ＋Ｔ２_Ｎ） × α_Ｎ ≦ Ｔｃｏｎｖ’  ・・・（６）
α_Ｎ ≦ Ｔｃｏｎｖ’ ／ （Ｔ１_Ｎ＋Ｔ２_Ｎ）  ・・・（７）
ただし、Ｔｃｏｎｖ’は、以下の関係を満たす。
Ｔｃｏｎｖ’＝Ｔｃｏｎｖ−Ｔｍａｒｇｉｎ  ・・・（８）
【００４８】
ここで、マージン期間Ｔｍａｒｇｉｎは、Ｎ回目の変換時とＮ＋１回目の変換時との間のアナログ信号Ｖａｎの電圧変動により時間Ｔ２_(Ｎ＋１)が、時間Ｔ２_Ｎよりも長くなったとしても変換期間Ｔｃｏｎｖ内に積分が終わるようにするための予め定められた期間である。このように、積分時間更新回路１７は、変換期間Ｔｃｏｎｖから予め定められたマージン期間Ｔｍａｒｇｉｎを除いた期間の時間長に基づいて、時間Ｔ１を更新する。ただし、Ｔｍａｒｇｉｎは０でもよい。したがって、式（６）又は（７）に示されるように、時間係数α_Ｎは、Ｎ＋１回目の変換時にＮ回目の変換時と同じ電圧のアナログ信号Ｖａｎを積分器１２が積分すると仮定した場合に、規定の期間内に積分を終了させるという条件の下、時間Ｔ１をどれだけ拡大できるかを示す係数といえる。
【００４９】
積分時間更新回路１７は、例えば、上記式（７）を満たすα_Ｎとして、Ｔｃｏｎｖ’／（Ｔ１_Ｎ＋Ｔ２_Ｎ）を算出する。
【００５０】
次に、積分時間更新回路１７は、以下の式（９）により、Ｎ＋１回目の時間Ｔ１である時間Ｔ１_(Ｎ＋１)を算出する。
【００５１】
Ｔ１_(Ｎ＋１) ＝ α_Ｎ ×Ｔ１_Ｎ  ・・・（９）
【００５２】
ここで、変換Ｎ回目と変換Ｎ＋１回目との間でアナログ信号Ｖａｎに変化がない場合、以下の式（１０）が成り立つ。
【００５３】
Ｔ１_(Ｎ＋１)＋Ｔ２_(Ｎ＋１)＝（Ｔ１_Ｎ＋Ｔ２_Ｎ）×α_Ｎ  ・・・（１０）
【００５４】
したがって、上記式（６）及び（１０）から、下記式（１１）が示される。
【００５５】
Ｔ１_(Ｎ＋１)＋Ｔ２_(Ｎ＋１) ≦ Ｔｃｏｎｖ’＜Ｔｃｏｎｖ  ・・・（１１）
【００５６】
このため、変換Ｎ＋１回目の積分時間は、予め定められた変換期間Ｔｃｏｎｖ内で完了することができる。また、変換Ｎ回目と変換Ｎ＋１回目との間でアナログ信号Ｖａｎに微小な変動があったとしても、その変動による積分時間の増加をマージン期間Ｔｍａｒｇｉｎにより吸収することにより、変換Ｎ＋１回目の積分時間を予め定められた変換期間Ｔｃｏｎｖ内で完了することができる。この場合、例えば、変換Ｎ回目と変換Ｎ＋１回目との間で想定されるアナログ信号Ｖａｎの変動分に相当するマージン期間Ｔｍａｒｇｉｎが、積分時間更新回路１７の演算に用いる値として設定されていればよい。
【００５７】
なお、積分時間更新回路１７は、変換１回目に用いられるＴ１であるＴ１_１として、例えば、予め定められた初期値をカウンタ回路１４に出力する。予め定められた初期値は、比較例にかかる半導体装置９で用いられる時間Ｔ１と同じでもよい。
【００５８】
＜半導体装置１の動作の説明＞
次に、実施の形態１にかかる半導体装置１の動作について説明する。図２は、半導体装置１の動作を示すタイムチャートである。なお、図２において、待ち時間Ｔｉｎｔｅｒｖａｌは、繰り返されるＡ／Ｄ変換において、次のＡ／Ｄ変換が行われるまでの待ち時間である。ただし、この待ち時間は０であってもよい。
【００５９】
まず、時刻ｔ０において、カウンタ回路１４から制御回路１６に出力されるスイッチ切替信号Ｓ１がＨｉｇｈになる。これにより、制御回路１６は、アナログ信号Ｖａｎ側のスイッチ１０をＯＮにし、被積分基準電圧Ｖｒｅｆ側のスイッチ１１をＯＦＦにする。積分器１２は、入力されるアナログ信号Ｖａｎの積分を行う。
カウンタ回路１４は、積分時間更新回路１７から出力される時間Ｔ１に従ってカウント動作を行う。なお、第１回目の変換の時間Ｔ１であるＴ１_１は、予め定められた初期値である。
【００６０】
時刻ｔ１において、カウンタ回路１４のカウント値がＴ１_１と同じ値になる。時刻ｔ１において、カウンタ回路１４から制御回路１６に出力されるスイッチ切替信号Ｓ１がＬｏｗになる。これにより、制御回路１６は、アナログ信号Ｖａｎ側のスイッチ１０をＯＦＦにし、被積分基準電圧Ｖｒｅｆ側のスイッチ１１をＯＮにする。
積分器１２は、入力される被積分基準電圧Ｖｒｅｆの積分を行う。比較器１３は、積分器１２の出力と比較基準電圧（０Ｖ）とを比較し、比較器出力信号Ｓ２をカウンタ回路１４に出力する。なお、比較器１３が出力する比較器出力信号Ｓ２は、積分器１２の出力が比較基準電圧に達するまでＨｉｇｈであり、積分器１２の出力が比較基準電圧に達すると、Ｌｏｗとなる。
カウンタ回路１４は、時刻ｔ１から比較器出力信号Ｓ２がＬｏｗとなるまでの時間Ｔ２_１をカウントする。
【００６１】
時刻ｔ２において、比較器出力信号Ｓ２がＬｏｗとなる。カウンタ回路１４は、時間Ｔ２_１を演算回路１５及び積分時間更新回路１７に出力する。
【００６２】
カウンタ回路１４から時間Ｔ２_１の出力があると、演算回路１５は、時間Ｔ１_１及び時間Ｔ２_１を用いて、上記式（４）の演算を行い、格納回路１８に演算結果を出力する。これにより、格納回路１８は、変換１回目のアナログ信号Ｖａｎの測定結果を格納する。
一方、カウンタ回路１４から時間Ｔ２_１の出力があると、積分時間更新回路１７は、時間係数α_１を算出し、さらにこの時間係数α_１から時間Ｔ１_２を算出する。積分時間更新回路１７は、算出した時間Ｔ１_２をカウンタ回路１４及び演算回路１５に出力する。
【００６３】
時刻ｔ３において、１回目のＡ／Ｄ変換における変換期間Ｔｃｏｎｖが終了する。そして、時刻ｔ４において、次のＡ／Ｄ変換までの待ち時間Ｔｉｎｔｅｒｖａｌを経て、２回目のＡ／Ｄ変換が開始される。２回目のＡ／Ｄ変換においては、積分時間更新回路１７により更新された時間Ｔ１であるＴ１_２を用いて、アナログ信号Ｖａｎの積分、変換２回目のアナログ信号Ｖａｎの測定結果の算出、及び３回目のＡ／Ｄ変換における時間Ｔ１_３の算出が行われる。
【００６４】
以降、同様に、Ａ／Ｄ変換が繰り返される。このように、Ｎ＋１回目のＡ／Ｄ変換は、Ｎ回目のＡ／Ｄ変換時に積分時間更新回路１７によって算出された時間Ｔ１を用いて行われる。その際、図２に示されるように、各回のＡ／Ｄ変換において、積分器１２により積分が行われる時間は、変換期間Ｔｃｏｎｖ内に終了する。
【００６５】
＜積分時間についての説明＞
図３は、半導体装置１におけるアナログ信号Ｖａｎの電位ごとの積分時間の違いを示すグラフである。なお、図３に示すグラフ中、破線は、最大電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示し、実線は、最小電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示し、一点鎖線は、最大電位と最小電位の間の電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示している。
【００６６】
図３に示されるように、１回目の変換においては、いずれの電位のアナログ信号Ｖａｎに対しても、アナログ信号Ｖａｎの積分時間Ｔ１_１は一定であるが、変換２回目以降のおいては、アナログ信号Ｖａｎの電位が低いほどアナログ信号Ｖａｎの積分時間Ｔ１は、長くなっている。また、変換２回目以降のおいては、アナログ信号Ｖａｎの電位によらず、アナログ信号Ｖａｎ及び被積分基準電圧Ｖｒｅｆの総積分時間は、略同じになっている。このように、半導体装置１は、アナログ信号Ｖａｎの電位に関わらず、変換期間Ｔｃｏｎｖ内において、できるだけ多くの時間、積分器１２による積分を行う。
【００６７】
＜変換誤差についての説明＞
図４は、Ａ／Ｄ変換器の変換誤差について示すグラフであり、図４（ａ）は上述の比較例にかかる半導体装置９の変換誤差を示し、図４（ｂ）は本実施の形態にかかる半導体装置１の変換誤差を示す。図４に示されるように、本実施の形態にかかる半導体装置１は、アナログ信号Ｖａｎの電位が低くなるにしたがって、比較例にかかる半導体装置９に比べて、変換精度が向上している。
【００６８】
本実施の形態にかかる半導体装置１は、上述のように、Ｎ回目の変換時において、予め定められた変換期間Ｔｃｏｎｖ中、積分に費やさなかった余りの時間に応じて、Ｎ＋１回目の変換時の時間Ｔ１を拡大するよう時間Ｔ１の更新を行っている。このため、半導体装置１は、比較例にかかる半導体装置９に比べて、変換期間Ｔｃｏｎｖをより有効に使うことができる。
比較例にかかる半導体装置９によりアナログ信号Ｖａｎを積分した場合には、アナログ信号Ｖａｎの積分時間はアナログ信号の電位によらず一定であるため、アナログ信号Ｖａｎのサンプリングするクロック数が一定となる。これに対し、本実施の形態にかかる半導体装置１では、アナログ信号Ｖａｎの積分時間は、アナログ信号Ｖａｎと被積分基準電圧Ｖｒｅｆの積分時間が変換期間Ｔｃｏｎｖを超えない範囲内で、なるべく長くなるように設定される。このため、本実施の形態にかかる半導体装置１では、アナログ信号Ｖａｎの電位が低ければ低いほど、積分時間が長くなる。そして、アナログ信号Ｖａｎの積分時間が長くなることにより、アナログ信号Ｖａｎをサンプリングするクロック数が増大し、アナログデジタル変換の変換精度を向上することができる。特に、アナログ信号Ｖａｎの電位が比較的低い場合に、サンプリングするクロック数が顕著に増大し、アナログデジタル変換の変換精度を顕著に向上することができる。
【００６９】
＜実施の形態２＞
次に、実施の形態２として、実施の形態１として示した半導体装置を用いた車載システムについて説明する。
【００７０】
図５は、後述する車載システム３を搭載した車両２の構成を示す模式図である。車両２は、エンジン２０と、検出部２１と、減速機２２と、駆動軸２３と、駆動輪２４と、ＥＣＵ（Electronic Control Unit）２５を含む。
【００７１】
車両２は、エンジン２０からの駆動力によって駆動輪２４が回転することにより走行する。
【００７２】
エンジン２０は、燃料を燃焼し、それにより得られたエネルギーを減速機２２を介して駆動軸２３へ伝達する。
【００７３】
検出部２１は、車両２についての状態を検出するセンサであり、本実施形態では、エンジン２０に関する状態を検出する。より具体的には、検出部２１は、エンジン２０の吸気温度、排気温度、エンジン冷却水温などを検出する。検出部２１は、検出した状態信号Ｓ１０をＥＣＵ２５に出力する。
【００７４】
ＥＣＵ２５は、検出部２１が検出した状態に基づいて、エンジン２０を制御する制御信号Ｓ１１を生成し、この制御信号Ｓ１１をエンジン２０に出力する。エンジン２０は、ＥＣＵ２５が出力する制御信号Ｓ１１に基づいて、動作する。例えば、エンジン２０は、制御信号Ｓ１１に基づいて定まる、燃料噴射量、点火時期などに従って、動作する。
【００７５】
＜車載システム３の構成についての説明＞
図６は、車載システム３の構成の概要を示すブロック図である。車載システム３は、上述の検出部２１と、ＥＣＵ２５とを有する。車載システム３は、車両２の状態を示す状態値を計測し、計測された状態値に基づいて車両２を制御する。具体的には、車載システム３は、エンジンについての温度を計測し、計測された温度に基づいてエンジン２０を制御する。
【００７６】
ＥＣＵ２５は、ＭＣＵ２６と、センサインタフェース部（センサＩ／Ｆ部）２７とを有する。ＭＣＵ２６は、中央演算処理回路（プロセッサユニット）やメモリユニット等を含み、エンジン２０を制御する制御信号Ｓ１１の生成等を行うマイクロコントローラ（制御部）である。
【００７７】
センサＩ／Ｆ部２７は、検出部２１から入力されるアナログ信号をデジタル値へと変換するＡ／Ｄ変換器を含む半導体装置である。すなわち、センサＩ／Ｆ部２７は、検出部２１による検出結果であるアナログ信号（状態信号Ｓ１０）のデジタル値を演算し、車両２の状態値を計測する。
【００７８】
ＭＣＵ２６は、センサＩ／Ｆ部２７から検出部２１により検出された状態のデジタル値を取得して、制御信号Ｓ１１を生成する。このように、ＭＣＵ２６は、センサＩ／Ｆ部２７により計測された状態値に基づいて、車両２を制御する。
【００７９】
図７は、車載システム３の詳細な構成を示すブロック図である。検出部２１は、エンジンに関する温度を検出するセンサであり、基準抵抗２１０と、サーミスタ２１１とを有する。ここで、サーミスタ２１１の電気抵抗は、例えば、エンジンの吸気温度に応じて変化する。このような構成により、検出部２１は検出結果に応じてアナログ信号（電圧）である状態信号Ｓ１０をＥＣＵ２５に出力する。
【００８０】
センサＩ／Ｆ部２７は、実施の形態１にかかる半導体装置１を含んだ構成となっている。すなわち、センサＩ／Ｆ部２７は、上述のスイッチ１０、１１と、積分器１２と、比較器１３と、カウンタ回路１４と、演算回路１５と、制御回路１６と、積分時間更新回路１７と、格納回路１８とを含んでいる。また、センサＩ／Ｆ部２７は、さらに、被積分基準電圧Ｖｒｅｆを生成する基準電圧生成回路２７０と、格納回路１８とＭＣＵ２６との間でのデータの入出力を行うための通信インタフェースであるＳＰＩ（Serial Peripheral Interface）Ｉ／Ｆ２７１とを有する。また、スイッチ１０は、一方の端子が積分器１２の入力に接続され、他方の端子が検出部２１の出力に接続されている。また、スイッチ１１は、一方の端子が積分器１２の入力に接続され、他方の端子が基準電圧生成回路２７０の出力に接続されている。
【００８１】
車載システム３は、以上の構成により、エンジン２０についての温度を検出部２１で検出し、センサＩ／Ｆ部２７によって検出した温度のアナログ信号である状態信号Ｓ１０についてＡ／Ｄ変換を行うことで、エンジン２０についての温度を計測する。そして、車載システム３のＭＣＵ２６は、計測された温度に基づいて制御信号Ｓ１１を生成し、エンジン２０を制御する。
【００８２】
ここで、検出部２１によりアナログ信号として検出された車両についての状態は、上記実施の形態１にかかる半導体装置１と同様のＡ／Ｄ変換が行われる。したがって、検出部２１により検出されたアナログ信号の積分器１２による積分時間は、アナログ信号と被積分基準電圧Ｖｒｅｆの積分時間が変換期間Ｔｃｏｎｖを超えない範囲内で、なるべく長くなるように設定される。このため、時間Ｔ１をアナログ信号の電位に関わらず一定とした場合に比べて、アナログ信号をサンプリングするクロック数が増大し、アナログデジタル変換の変換精度を向上することができる。すなわち、車両についての状態値の計測の精度を向上することができる。したがって、ＭＣＵ２６は、誤差が抑制された状態値を使用して制御信号Ｓ１１を生成することができるため、車両２の状態に対応した正確な制御を行うことができる。具体的には、ＭＣＵ２６は、例えば、エンジン２０の燃料噴射量、点火時期などを、エンジン２０の状態に応じて正確に制御することができる。
【００８３】
なお、本実施の形態の説明では、車両２の状態として、エンジン２０の状態を挙げたが、これは一例に過ぎない。例えば、車載システム３は、エンジン２０ではなく、減速機２２、ブレーキ（図示せず）、車内空調（図示せず）の状態を計測し、計測結果に基づいてこれらを制御してもよい。また、計測する対象も、温度に限らず、例えば、液量、重量などであってもよい。
【００８４】
＜実施の形態３＞
次に、実施の形態３について説明する。
実施の形態１にかかる半導体装置１は、制御回路１６が、アナログ信号Ｖａｎ及び被積分基準電圧Ｖｒｅｆの積分を予め定められた変換期間Ｔｃｏｎｖ内に１回行うように積分器１２への入力を制御し、積分時間更新回路１７は、現在の変換期間Ｔｃｏｎｖにおける時間Ｔ２に基づいて、次の変換期間Ｔｃｏｎｖにおける時間Ｔ１を更新するものであった。すなわち、半導体装置１では、繰り返されるＡ／Ｄ変換において、Ｎ回目のＡ／Ｄ変換時の時間Ｔ２に基づいて、Ｎ＋１回目のＡ／Ｄ変換の時間Ｔ１を決定した。
【００８５】
これに対し、実施の形態３にかかる半導体装置４では、制御回路１６は、積分器１２がアナログ信号Ｖａｎ及び被積分基準電圧Ｖｒｅｆの積分を予め定められた変換期間Ｔｃｏｎｖ内に２回行うように積分器１２への入力を制御し、後述する積分時間更新回路４２は、この変換期間Ｔｃｏｎｖ内の１回目の時間Ｔ２に基づいて、この変換期間Ｔｃｏｎｖ内の２回目の時間Ｔ１を更新する。つまり、半導体装置４では、１回の変換期間Ｔｃｏｎｖ内において、時間Ｔ１を算出し、当該変換期間Ｔｃｏｎｖ内においてこの時間Ｔ１を用いてアナログ信号Ｖａｎを積分する。
【００８６】
具体的には、実施の形態３にかかる半導体装置４は、変換期間Ｔｃｏｎｖをプレ積分期間Ｔｐｒｅとメイン積分期間Ｔｍａｉｎとに分けて、各積分期間においてアナログ信号Ｖａｎを積分する。すなわち、半導体装置４は、プレ積分期間Ｔｐｒｅ内で、まず、アナログ信号Ｖａｎの積分及び被積分基準電圧Ｖｒｅｆの積分を行い、続くメイン積分期間Ｔｍａｉｎ内でも、アナログ信号Ｖａｎの積分及び被積分基準電圧Ｖｒｅｆの積分を行う。ここで、半導体装置４は、メイン積分期間Ｔｍａｉｎ内でのアナログ信号Ｖａｎの積分時間を、プレ積分期間Ｔｐｒｅにおける積分結果を用いて決定する。
【００８７】
＜実施の形態３にかかる半導体装置の構成についての説明＞
図８は、実施の形態３にかかる半導体装置４の構成を示す回路図である。半導体装置４は、スイッチ１０、１１と、積分器１２と、比較器１３と、制御回路１６と、カウンタ回路４０と、演算回路４１と、積分時間更新回路４２と、積分モード切替回路４３と、格納回路１８とを有する２重積分型Ａ／Ｄ変換器である。
【００８８】
このように、半導体装置４は、実施の形態１にかかる半導体装置１のカウンタ回路１４、演算回路１５及び積分時間更新回路１７がそれぞれカウンタ回路４０、演算回路４１及び積分時間更新回路４２に置き換わり、積分モード切替回路４３が追加されている点で、実施の形態１と異なる。なお、本実施の形態においても格納回路１８を設けた構成について説明するが、必ずしも半導体装置４が演算結果を格納する必要はない。そのため、半導体装置４が演算結果を格納しない場合には、格納回路１８を設けなくてもよい。
【００８９】
以下、実施の形態１にかかる半導体装置１と異なる点について説明する。
積分モード切替回路４３は、一の変換期間Ｔｃｏｎｖ内において、プレ積分期間Ｔｐｒｅとメイン積分期間Ｔｍａｉｎを切替える。具体的には、積分モード切替回路４３は、予め定められた変換期間Ｔｃｏｎｖから上述のマージン期間Ｔｍａｒｇｉｎを除いた期間を、プレ積分期間Ｔｐｒｅとメイン積分期間Ｔｍａｉｎに分割する。ただし、プレ積分期間Ｔｐｒｅは、メイン積分期間Ｔｍａｉｎよりも短い期間である。本実施の形態にかかる半導体装置４では、プレ積分期間Ｔｐｒｅにおいて、Ａ／Ｄ変換時の時間Ｔ１の算出するための積分が行われ、メイン積分期間Ｔｍａｉｎにおいて、実際のＡ／Ｄ変換が行われる。したがって、Ａ／Ｄ変換時のサンプリング数を確保するために、プレ積分期間Ｔｐｒｅに対してメイン積分期間Ｔｍａｉｎが長ければ長いほど好ましい。このため、以下の式（１２）に示されるように、プレ積分期間Ｔｐｒｅは、メイン積分期間Ｔｍａｉｎよりも十分に短いことが好ましい。
【００９０】
プレ積分期間Ｔｐｒｅ ＜＜ メイン積分期間Ｔｍａｉｎ  ・・・（１２）
【００９１】
積分モード切替回路４３は、変換期間Ｔｃｏｎｖの開始時、カウンタ回路４０に対して、プレ積分期間Ｔｐｒｅを示す信号を出力する。また、積分モード切替回路４３は、プレ積分期間Ｔｐｒｅが終了すると、カウンタ回路４０に対して、メイン積分期間Ｔｍａｉｎを示す信号を出力する。
【００９２】
カウンタ回路４０は、カウンタ回路１４と同様、時間Ｔ１及び時間Ｔ２をカウントする。ただし、積分モード切替回路４３からの信号に基づいて、プレ積分期間Ｔｐｒｅにおいて時間Ｔ１及び時間Ｔ２のカウントをし、その後、メイン積分期間Ｔｍａｉｎにおいても時間Ｔ１及び時間Ｔ２のカウントをする。したがって、カウンタ回路４０は、一の変換期間Ｔｃｏｎｖ内で、時間Ｔ１及び時間Ｔ２のカウントを２回行う。なお、カウンタ回路４０は、積分時間更新回路４２により指定された時間Ｔ１をカウントする。
【００９３】
積分時間更新回路４２は、カウンタ回路４０によってカウントされたプレ積分期間Ｔｐｒｅの時間Ｔ２に基づいて、時間Ｔ１を更新する回路である。より具体的には、積分時間更新回路４２は、プレ積分期間Ｔｐｒｅの時間Ｔ２に基づいてメイン積分期間Ｔｍａｉｎにおいてカウンタ回路４０がカウントする時間Ｔ１を算出する。積分時間更新回路４２には、カウンタ回路４０によりカウントされたプレ積分期間Ｔｐｒｅの時間Ｔ２が入力される。また、積分時間更新回路４２による出力、すなわちメイン積分期間Ｔｍａｉｎにおいて用いられる時間Ｔ１は、カウンタ回路４０及び演算回路４１に入力される。また、積分時間更新回路４２は、プレ積分期間Ｔｐｒｅの時間Ｔ１をカウンタ回路４０に出力する。
【００９４】
＜時間Ｔ１の更新についての説明＞
次に、積分時間更新回路４２による時間Ｔ１の更新について詳細を説明する。なお、以下の説明において、次のように定義する。
Ｔｐ１_Ｎ：Ｎ回目の変換におけるプレ積分期間Ｔｐｒｅの時間Ｔ１
Ｔｐ２_Ｎ：Ｎ回目の変換におけるプレ積分期間Ｔｐｒｅの時間Ｔ２
Ｔｍ１_Ｎ：Ｎ回目の変換におけるメイン積分期間Ｔｍａｉｎの時間Ｔ１
Ｔｍ２_Ｎ：Ｎ回目の変換におけるメイン積分期間Ｔｍａｉｎの時間Ｔ２
なお、本実施の形態では、Ｔｐ１_Ｎは、変換の回数Ｎによらない固定値であるものとして説明するが、これに限られない。例えば、Ｔｐ１_Ｎは、変換ごとに異なる予め定められた値であってもよい。
【００９５】
積分時間更新回路４２は、Ｎ回目の変換における時間Ｔｐ２_Ｎをカウンタ回路４０から受信し、Ｎ回目の変換における時間Ｔｍ１_Ｎを算出し、カウンタ回路４０及び演算回路４１に出力する。積分時間更新回路４２は、プレ積分期間Ｔｐｒｅ内の積分時間に応じて（積分時間の少なさに応じて）、メイン積分期間Ｔｍａｉｎにおける変換時の時間Ｔ１を拡大するよう時間Ｔ１の更新を行っている。具体的には、例えば、積分時間更新回路４２は、以下に示される演算を行い、メイン積分期間Ｔｍａｉｎにおける時間Ｔｍ１_Ｎを出力する。
【００９６】
積分時間更新回路４２は、以下の式（１３）、すなわち式（１４）を満たす時間係数α_Ｎを算出する。
【００９７】
（Ｔｐ１_Ｎ ＋Ｔｐ２_Ｎ） × α_Ｎ ≦ Ｔｍａｉｎ  ・・・（１３）
α_Ｎ ≦ Ｔｍａｉｎ ／ （Ｔｐ１_Ｎ＋Ｔｐ２_Ｎ）  ・・・（１４）
ただし、Ｔｍａｉｎは、以下の関係を満たす。
Ｔｍａｉｎ＝Ｔｃｏｎｖ−Ｔｐｒｅ−Ｔｍａｒｇｉｎ  ・・・（１５）
【００９８】
なお、Ｔｍａｒｇｉｎは０でもよい。したがって、式（１３）又は（１４）に示されるように、時間係数α_Ｎは、メイン積分期間Ｔｍａｉｎ内に積分を終了させるという条件の下、時間Ｔ１をどれだけ拡大できるかを示す係数といえる。
【００９９】
積分時間更新回路４２は、例えば、上記式（１４）を満たすα_Ｎとして、Ｔｍａｉｎ ／ （Ｔｐ１_Ｎ＋Ｔｐ２_Ｎ）を算出する。
【０１００】
次に、積分時間更新回路４２は、以下の式（１６）により、メイン積分期間Ｔｍａｉｎにおける時間Ｔ１である時間Ｔｍ１_Ｎを算出する。
【０１０１】
Ｔｍ１_Ｎ ＝ α_Ｎ ×Ｔｐ１_Ｎ  ・・・（１６）
【０１０２】
変換期間Ｔｃｏｎｖは、アナログ信号Ｖａｎの変動の早さに比べて十分に短いため、一の変換期間Ｔｃｏｎｖ内においては、アナログ信号Ｖａｎの変動がないとみなせる。このため、プレ積分期間Ｔｐｒｅとメイン積分期間Ｔｍａｉｎとにおいてアナログ信号Ｖａｎの電位はほぼ一定である。したがって、以下の式（１７）が成り立つ。
【０１０３】
Ｔｍ１_Ｎ＋Ｔｍ２_Ｎ＝（Ｔｐ１_Ｎ＋Ｔｐ２_Ｎ）×α_Ｎ  ・・・（１７）
【０１０４】
よって、上記式（１３）及び（１７）から、下記式（１８）が示される。
【０１０５】
Ｔｍ１_Ｎ＋Ｔｍ２_Ｎ ≦ Ｔｍａｉｎ ＜ Ｔｃｏｎｖ  ・・・（１８）
【０１０６】
このため、変換Ｎ回目の積分時間は、予め定められた変換期間Ｔｃｏｎｖ内で完了する。
【０１０７】
演算回路４１には、積分時間更新回路４２により算出されたＴｍ１_Ｎと、カウンタ回路４０によりカウントされたＴｍ２_Ｎとが入力される。演算回路４１は、以下の式（１９）に示される演算を行い、Ａ／Ｄ変換結果を出力する。
【０１０８】
Ｖａｎ＝−Ｖｒｅｆ×（Ｔｍ２_Ｎ／Ｔｍ１_Ｎ）  ・・・（１９）
【０１０９】
＜半導体装置４の動作についての説明＞
次に、実施の形態３にかかる半導体装置４の動作について説明する。図９は、Ｎ回目の変換時の半導体装置４の動作を示すタイムチャートである。なお、以下の説明においては、図８、９に示されるように、半導体装置４が次のような信号の入出力を行うものとして説明する。制御回路１６は、オン／オフ信号ＳＷＶａｎをスイッチ１０に出力し、オン／オフ信号ＳＷＶｒｅｆをスイッチ１１に出力する。カウンタ回路４０は、制御回路１６に対して、スイッチ切替信号Ｓ１を出力する。比較器１３は、比較器出力信号Ｓ２をカウンタ回路４０に出力する。カウンタ回路４０は、プレ積分期間Ｔｐｒｅの時間Ｔ２である時間Ｔｐ２を積分時間更新回路４２に出力し、メイン積分期間Ｔｍａｉｎの時間Ｔ２である時間Ｔｍ２を演算回路４１に出力する。また、積分時間更新回路４２は、プレ積分期間Ｔｐｒｅの時間Ｔ１である時間Ｔｐ１をカウンタ回路４０に出力し、メイン積分期間Ｔｍａｉｎの時間Ｔ１である時間Ｔｍ１をカウンタ回路４０及び演算回路４１に出力する。演算回路４１は、Ｖａｎの測定結果Ｓ３を格納回路１８に出力する。積分モード切替回路４３は、積分モード切替信号Ｓ４をカウンタ回路４０に出力する。
【０１１０】
まず、Ｎ回目の変換開始時である時刻ｔ０において、積分モード切替回路４３から出力される積分モード切替信号Ｓ４がＨｉｇｈとなり、プレ積分期間Ｔｐｒｅの積分が行われる。具体的には、積分モード切替信号Ｓ４がＨｉｇｈとなることにともない、以下の動作がなされる。カウンタ回路４０から制御回路１６に出力されるスイッチ切替信号Ｓ１がＨｉｇｈになる。これにより、制御回路１６は、アナログ信号Ｖａｎ側のスイッチ１０をＯＮにし、被積分基準電圧Ｖｒｅｆ側のスイッチ１１をＯＦＦにする。積分器１２は、入力されるアナログ信号Ｖａｎの積分を行う。
カウンタ回路４０は、積分時間更新回路４２から出力される時間Ｔｐ１_Ｎに従ってカウント動作を行う。
【０１１１】
時刻ｔ１において、カウンタ回路４０のカウント値がＴｐ１_Ｎと同じ値になる。時刻ｔ１において、カウンタ回路４０から制御回路１６に出力されるスイッチ切替信号Ｓ１がＬｏｗになる。これにより、制御回路１６は、アナログ信号Ｖａｎ側のスイッチ１０をＯＦＦにし、被積分基準電圧Ｖｒｅｆ側のスイッチ１１をＯＮにする。積分器１２は、入力される被積分基準電圧Ｖｒｅｆの積分を行う。比較器１３は、積分器１２の出力と比較基準電圧（０Ｖ）とを比較し、比較器出力信号Ｓ２をカウンタ回路４０に出力する。なお、比較器１３が出力する比較器出力信号Ｓ２は、積分器１２の出力が比較基準電圧に達するまでＨｉｇｈであり、積分器１２の出力が比較基準電圧に達すると、Ｌｏｗとなる。
カウンタ回路４０は、時刻ｔ１から比較器出力信号Ｓ２がＬｏｗとなるまでの時間Ｔｐ２_Ｎをカウントする。
【０１１２】
時刻ｔ２において、比較器出力信号Ｓ２がＬｏｗとなる。カウンタ回路４０は、時間Ｔｐ２_Ｎを積分時間更新回路４２に出力する。
【０１１３】
カウンタ回路４０から時間Ｔｐ２_Ｎの出力があると、積分時間更新回路４２は、時間係数α_Ｎを算出し、さらにこの時間係数α_Ｎから時間Ｔｍ１_Ｎを算出する。積分時間更新回路４２は、算出した時間Ｔｍ１_Ｎをカウンタ回路４０及び演算回路４１に出力する。
【０１１４】
時刻ｔ３において、プレ積分期間Ｔｐｒｅが終了すると、積分モード切替回路４３から出力される積分モード切替信号Ｓ４がＬｏｗとなり、メイン積分期間Ｔｍａｉｎの積分が行われる。具体的には、積分モード切替信号Ｓ４がＬｏｗとなることにともない、以下の動作がなされる。カウンタ回路４０から制御回路１６に出力されるスイッチ切替信号Ｓ１がＨｉｇｈになる。これにより、制御回路１６は、アナログ信号Ｖａｎ側のスイッチ１０をＯＮにし、被積分基準電圧Ｖｒｅｆ側のスイッチ１１をＯＦＦにする。積分器１２は、入力されるアナログ信号Ｖａｎの積分を行う。
カウンタ回路４０は、積分時間更新回路４２から出力された時間Ｔｍ１_Ｎに従ってカウント動作を行う。
【０１１５】
時刻ｔ４において、カウンタ回路４０のカウント値がＴｍ１_Ｎと同じ値になる。時刻ｔ４において、カウンタ回路４０から制御回路１６に出力されるスイッチ切替信号Ｓ１がＬｏｗになる。これにより、制御回路１６は、アナログ信号Ｖａｎ側のスイッチ１０をＯＦＦにし、被積分基準電圧Ｖｒｅｆ側のスイッチ１１をＯＮにする。積分器１２は、入力される被積分基準電圧Ｖｒｅｆの積分を行う。比較器１３は、積分器１２の出力と比較基準電圧（０Ｖ）とを比較し、比較器出力信号Ｓ２をカウンタ回路４０に出力する。
カウンタ回路４０は、時刻ｔ４から比較器出力信号Ｓ２がＬｏｗとなるまでの時間Ｔｍ２_Ｎをカウントする。
【０１１６】
時刻ｔ５において、比較器出力信号Ｓ２がＬｏｗとなる。カウンタ回路４０は、時間Ｔｍ２_Ｎを演算回路４１に出力する。
【０１１７】
カウンタ回路４０から時間Ｔｍ２_Ｎの出力があると、演算回路４１は、この時間Ｔｍ２_Ｎと、積分時間更新回路４２から出力された時間Ｔｍ１_Ｎとを用いて、上記式（１９）の演算を行い、格納回路１８に演算結果を出力する。これにより、格納回路１８は、変換Ｎ回目のアナログ信号Ｖａｎの測定結果を格納する。
【０１１８】
時刻ｔ６において、Ｎ回目のＡ／Ｄ変換における変換期間Ｔｃｏｎｖが終了する。そして、時刻ｔ７において、Ｎ＋１回目のＡ／Ｄ変換までの待ち時間Ｔｉｎｔｅｒｖａｌを経て、Ｎ＋１回目のＡ／Ｄ変換が開始される。以上のようにして、半導体装置４は、Ａ／Ｄ変換を繰り返す。
【０１１９】
＜半導体装置４における積分時間についての説明＞
図１０は、実施の形態３にかかる半導体装置４におけるアナログ信号Ｖａｎの電位ごとの積分時間の違いを示すグラフである。なお、図１０に示すグラフ中、破線は、最大電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示し、実線は、最小電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示し、一点鎖線は、最大電位と最小電位の間の電位のアナログ信号Ｖａｎが積分器１２に入力された場合の積分出力を示している。
【０１２０】
図１０に示されるように、プレ積分期間Ｔｐｒｅにおける積分においては、いずれの電位のアナログ信号Ｖａｎに対しても、アナログ信号Ｖａｎの積分時間Ｔｐ１_Ｎは一定であるが、メイン積分期間Ｔｍａｉｎにおける積分においては、アナログ信号Ｖａｎの電位が低いほどアナログ信号Ｖａｎの積分時間Ｔｍ１_Ｎは、長くなっている。また、メイン積分期間Ｔｍａｉｎにおいては、アナログ信号Ｖａｎの電位によらず、アナログ信号Ｖａｎ及び被積分基準電圧Ｖｒｅｆの総積分時間は、略同じになっている。このように、半導体装置４は、アナログ信号Ｖａｎの電位に関わらず、メイン積分期間Ｔｍａｉｎ内において、できるだけ多くの時間、積分器１２による積分を行う。
【０１２１】
本実施の形態にかかる半導体装置４は、上述のように、プレ積分期間Ｔｐｒｅ内の積分時間に応じて、メイン積分期間Ｔｍａｉｎにおける変換時の時間Ｔ１を拡大するよう時間Ｔ１の更新を行っている。すなわち、本実施の形態にかかる半導体装置４では、メイン積分期間Ｔｍａｉｎにおけるアナログ信号Ｖａｎの積分時間は、アナログ信号Ｖａｎと被積分基準電圧Ｖｒｅｆの積分時間がメイン積分期間Ｔｍａｉｎを超えない範囲内で、なるべく長くなるように設定される。このため、本実施の形態にかかる半導体装置４では、アナログ信号Ｖａｎの電位が低ければ低いほど、メイン積分期間Ｔｍａｉｎにおける積分時間が長くなる。そして、アナログ信号Ｖａｎの積分時間が長くなることにより、アナログ信号Ｖａｎをサンプリングするクロック数が増大し、アナログデジタル変換の変換精度を向上することができる。特に、アナログ信号Ｖａｎの電位が比較的低い場合に、サンプリングするクロック数が顕著に増大し、アナログデジタル変換の変換精度を顕著に向上することができる。
【０１２２】
また、実施の形態３にかかる半導体装置４によれば、さらに、以下のような利点がある。実施の形態１にかかる半導体装置１においては、２回目以降のＡ／Ｄ変換において、変換精度の向上が期待できる構成となっていた。これに対し、実施の形態３にかかる半導体装置４では、一の変換期間Ｔｃｏｎｖ内において、アナログ信号Ｖａｎの積分時間Ｔ１の算出、及び当該積分時間Ｔ１での積分を行っているので、１回目のＡ／Ｄ変換から変換精度の向上が期待できる。
【０１２３】
また、実施の形態１にかかる半導体装置１においては、次のＡ／Ｄ変換までの待ち時間Ｔｉｎｔｅｒｖａｌ間にアナログ信号Ｖａｎの変動が多少あったとしても、マージン期間Ｔｍａｒｇｉｎの存在により、積分時間が変換期間Ｔｃｏｎｖを超えることはない。しかし、半導体装置１においては、設定したマージン期間Ｔｍａｒｇｉｎに対応する変動よりも大きい場合には、変換期間Ｔｃｏｎｖ内に積分を終えることができない恐れがある。これに対し、実施の形態３にかかる半導体装置４では、一の変換期間Ｔｃｏｎｖは、上述の通り、アナログ信号Ｖａｎの電位はほぼ一定である。したがって、実施の形態３にかかる半導体装置４によれば、待ち時間Ｔｉｎｔｅｒｖａｌ間のアナログ信号Ｖａｎの変動の有無にかかわらず、変換期間Ｔｃｏｎｖで積分を終えることができる。
【０１２４】
＜実施の形態４＞
次に、実施の形態４として、実施の形態３として示した半導体装置を用いた車載システム５について説明する。なお、本実施の形態にかかる車載システムは、上述の車両２に搭載される車載システムであり、以下の点で、実施の形態２に示した車載システム３と異なっている。以下、実施の形態２に示した車載システム３と異なる点について説明し、実施の形態２に示した車載システム３に関わる構成と同様の構成については説明を省略する。
【０１２５】
＜車載システム５の構成についての説明＞
図１１は、車載システム５の詳細な構成を示すブロック図である。図１１に示されるように、本実施の形態にかかる車載システム５は、検出部２１が検出部５０に、センサＩ／Ｆ部２７がセンサＩ／Ｆ部５１にそれぞれ置き換えられている。
【０１２６】
検出部５０は、検出部２１とは異なり、エンジンに関する温度を検出する複数のセンサから構成されている。具体的には、検出部５０は、基準抵抗５００と、サーミスタ５０１_1〜５０１_ｎ（ただし、ｎは２以上の整数）とを有する。ここで、サーミスタ５０１_１〜５０１_ｎは、それぞれ検出対象が異なる。例えば、サーミスタ５０１_１はエンジン２０の吸気温度を検出し、サーミスタ５０１_２はエンジン２０の排気温度を検出し、サーミスタ５０１_ｎはエンジン２０のエンジン冷却水温を検出する。また、サーミスタ５０１_１〜５０１_ｎそれぞれには、スイッチ５０２_１〜５０２_ｎが接続されている。検出部５０は、スイッチ５０２_１〜５０２_ｎのうち、ＭＣＵ２６の制御によりＯＮとなったいずれかのスイッチに接続されたサーミスタが検出対象とする温度を検出する。
【０１２７】
実施の形態２にかかるセンサＩ／Ｆ部２７が、実施の形態１にかかる半導体装置１を含んだ構成となっていたのに対し、センサＩ／Ｆ部５１は、実施の形態３にかかる半導体装置４を含んだ構成となっている。すなわち、センサＩ／Ｆ部５１は、上述のスイッチ１０、１１と、積分器１２と、比較器１３と、カウンタ回路４０と、演算回路４１と、制御回路１６と、積分時間更新回路４２と、積分モード切替回路４３と、格納回路１８とを含んでいる。また、センサＩ／Ｆ部５１は、実施の形態２にかかるセンサＩ／Ｆ部２７と同様、基準電圧生成回路２７０と、ＳＰＩ Ｉ／Ｆ２７１とを有する。
【０１２８】
ＭＣＵ２６は、スイッチ５０２_１〜５０２_ｎについて、順次、スイッチをＯＮにするよう制御する。このとき、ＭＣＵ２６は、いずれかのスイッチをＯＮにした場合、スイッチ５０２_１〜５０２_ｎのうち他のスイッチについてはＯＦＦにする。また、ＭＣＵ２６は、スイッチ５０２_１〜５０２_ｎに対するこの制御を繰り返す。したがって、スイッチ５０２_１〜５０２_ｎそれぞれは、周期的にＯＮとなる。
【０１２９】
よって、センサＩ／Ｆ部５１には、順次選択される一つの検出対象のアナログ信号が入力される。そして、センサＩ／Ｆ部５１は、複数の検出対象のアナログ信号のデジタル値を順次演算する。
【０１３０】
＜車載システム５におけるＡ／Ｄ変換動作の説明＞
図１２は、センサＩ／Ｆ部５１が行うＡ／Ｄ変換について示すタイムチャートである。なお、図１２において、説明の簡略化のため、マージン期間Ｔｍａｒｇｉｎは図示が省略されている。図１２に示されるように、センサＩ／Ｆ部５１は、サーミスタ５０１_１〜５０１_ｎからの入力に対し順次、Ａ／Ｄ変換を行う。このとき、あるサーミスタについて、Ｎ回目の変換が終了後、当該サーミスタに対する次の変換が開始されるまでの間に、他のサーミスタに対する変換が行われる。例えばサーミスタ５０１_１についてのＮ回目の変換が終了後、次のＮ＋１回目の変換が開始されるまでの待ち時間Ｔｉｎｔｅｒｖａｌの間に、サーミスタ５０１_２〜５０１_ｎのＮ回目の変換が行われる。このため、Ｎ回目の変換時とＮ＋１回目の変換時とで、サーミスタ５０１_１から入力されるアナログ信号の電位が変動することが想定される。
【０１３１】
しかしながら、センサＩ／Ｆ部５１が行うＡ／Ｄ変換では、上記実施の形態３にかかる半導体装置４によるＡ／Ｄ変換と同様、一の変換期間Ｔｃｏｎｖ内においてアナログ信号Ｖａｎの積分時間Ｔ１の算出及び利用が行われるため、待ち時間Ｔｉｎｔｅｒｖａｌ間のアナログ信号Ｖａｎの変動があったとしても、変換期間Ｔｃｏｎｖで積分を終えることができる。
【０１３２】
このような構成により、車載システム５は、複数の検出対象について検出部５０で検出し、検出された対象のアナログ信号についてＡ／Ｄ変換を行うことで、検出対象を計測する。そして、車載システム５のＭＣＵ２６は、計測結果に基づいて制御信号を生成し、エンジン２０を制御する。
【０１３３】
ここで、センサＩ／Ｆ部５１により行われるＡ／Ｄ変換によれば、上記実施の形態３にかかる半導体装置４によるＡ／Ｄ変換と同様、アナログデジタル変換の変換精度を向上することができる。また、一の変換期間Ｔｃｏｎｖ内において、アナログ信号Ｖａｎの積分時間Ｔ１の算出、及び当該積分時間Ｔ１での積分を行っているので、１回目のＡ／Ｄ変換から変換精度の向上が期待できる。また、上述の通り、待ち時間Ｔｉｎｔｅｒｖａｌ間のアナログ信号Ｖａｎの変動があったとしても、変換期間Ｔｃｏｎｖで積分を終えることができるため、一のＡ／Ｄ変換器により複数の検出対象の計測結果を得ることができる。このことは、車載システムの小型化及びコスト低減に寄与する。
【０１３４】
よって、車載システム５によれば、複数の車両２の状態値の高精度の計測結果に基づいて車両２を制御する制御信号を生成することができるため、車両２の状態に対応した正確な制御を行うことができる。また、その際、１回目のＡ／Ｄ変換から変換精度の向上が期待できるため、早期に車両２の状態に対応した正確な制御を行うことができる。
【０１３５】
なお、本実施の形態の説明では、車両２の状態として、エンジン２０に関する温度を挙げたが、これは一例に過ぎない。実施の形態２と同様、例えば、車載システム５は、エンジン２０ではなく、減速機２２、ブレーキ（図示せず）、車内空調（図示せず）の状態を計測し、計測結果に基づいてこれらを制御してもよい。また、計測する対象も、温度に限らず、例えば、液量、重量などであってもよい。
【０１３６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【０１３７】
例えば、実施の形態２において、センサＩ／Ｆ部２７は、実施の形態１にかかる半導体装置１を含んだ構成として説明したが、この構成に代えて、実施の形態３にかかる半導体装置４を含んだ構成としてもよい。同様に、実施の形態４において、センサＩ／Ｆ部５１は、実施の形態３にかかる半導体装置４を含んだ構成として説明したが、この構成に代えて、実施の形態１にかかる半導体装置１を含んだ構成としてもよい。
【符号の説明】
【０１３８】
１，４，９  半導体装置
２  車両
３、５  車載システム
１０、１１、５０２_１〜５０２_ｎ  スイッチ
１２  積分器
１３  比較器
１４、４０  カウンタ回路
１５、４１  演算回路
１６  制御回路
１７、４２  積分時間更新回路
１８  格納回路
２０  エンジン
２１、５０  検出部
２２  減速機
２３  駆動軸
２４  駆動輪
２７、５１  センサＩ／Ｆ部
４３  積分モード切替回路
１２０  オペアンプ
２１０、５００  基準抵抗
２１１、５０１_１〜５０１_ｎ  サーミスタ
２７０  基準電圧生成回路
Ｃ  コンデンサ
Ｒ  抵抗
Ｓ１  スイッチ切替信号
Ｓ２  比較器出力信号
Ｓ３  測定結果
Ｓ４  積分モード切替信号
Ｓ１０  状態信号
Ｓ１１  制御信号
ＳＷＶａｎ  オフ信号
ＳＷＶｒｅｆ  オフ信号
Ｔ１  第１の積分時間
Ｔ２  第２の積分時間
Ｔｃｏｎｖ  変換期間
Ｔｉｎｔｅｒｖａｌ  待ち時間
Ｔｍａｉｎ  メイン積分期間
Ｔｍａｒｇｉｎ  マージン期間
Ｔｐｒｅ  プレ積分期間
Ｖａｎ  アナログ信号
Ｖｏ  積分出力
Ｖｒｅｆ  被積分基準電圧
【図１】
2016046671.tif 000003
【図２】
2016046671.tif 000004
【図３】
2016046671.tif 000005
【図４】
2016046671.tif 000006
【図５】
2016046671.tif 000007
【図６】
2016046671.tif 000008
【図７】
2016046671.tif 000009
【図８】
2016046671.tif 000010
【図９】
2016046671.tif 000011
【図１０】
2016046671.tif 000012
【図１１】
2016046671.tif 000013
【図１２】
2016046671.tif 000014
【図１３】
2016046671.tif 000015
【図１４】
2016046671.tif 000016
【図１５】
2016046671.tif 000017