(57)【要約】【課題】検出電極からの放射ノイズを低減して、静電容量変化を検出することができる静電検出装置を提供する。【解決手段】物体の近接又は接触により静電容量値が変化する検出部（Ｃｓ）１０と、検出部（Ｃｓ）１０、中間コンデンサ（ＣＴ）、変調コンデンサ（ＣＭＯＤ）、及び検出部（Ｃｓ）１０と中間コンデンサ（ＣＴ）へ電荷を供給する電荷供給電源部（ＶＩＮ）と、を有し、検出部（Ｃｓ）１０の充電及び放電、中間コンデンサ（ＣＴ）の放電及び充電により電荷を順次移動させ、検出部（Ｃｓ）１０の電圧を昇圧して検出部（Ｃｓ）１０の電圧を変調コンデンサ（ＣＭＯＤ）の電圧変化に変える昇圧変換部２０と、参照電圧（ＶＲＥＦ）と変調コンデンサ（ＣＭＯＤ）の電圧値ＶＭＯＤを比較して検出信号を出力する比較部３０と、比較部３０の検出信号ＶＣＯＭに基づいて検出部（Ｃｓ）１０の静電容量値に対応する出力信号ＶＯＵＴを算出する処理部４０と、を有して構成する。【選択図】図１
2016092472.tif 000002
【特許請求の範囲】
【請求項１】
物体の近接又は接触により静電容量値が変化する検出部と、
前記検出部、中間コンデンサ、変調コンデンサ、及び前記検出部と前記中間コンデンサへ電荷を供給する電荷供給電源部と、を有し、前記検出部の充電及び放電、前記中間コンデンサの放電及び充電により電荷を順次移動させ、前記検出部の電圧を昇圧して前記検出部の電圧を前記変調コンデンサの電圧変化に変える昇圧変換部と、
参照電圧と前記変調コンデンサの電圧値を比較して検出信号を出力する比較部と、
前記検出信号に基づいて前記検出部の静電容量値に対応する出力信号を算出する処理部と、
を有する静電検出装置。
【請求項２】
前記昇圧変換部は、前記検出部、前記中間コンデンサ、前記変調コンデンサ、及び前記電荷供給電源部の接続状態を順次切り替えて電荷を移動させて昇圧するチャージポンプ回路を有して構成されていることを特徴とする請求項１に記載の静電検出装置。
【請求項３】
前記電荷供給電源部は、前記比較部、前記処理部等の静電検出装置を構成する回路に供給される電源電圧よりも低い電圧値に設定されていることを特徴とする請求項１又は２に記載の静電検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電検出装置に関し、特に、静電容量変化を拡大して検出する静電検出装置に関する。
【背景技術】
【０００２】
従来、静電タッチ電極に蓄えられた電荷で変調コンデンサを充電し、そのときの電圧変化を観測することで容量変化を測定する静電検出装置が提案されている。この変調コンデンサにはコンパレータが接続され、コンデンサ電圧が閾値以上になるとパルスを出力し、このパルス数から容量変化を測定するものである（例えば、特許文献１）。
【０００３】
具体的には、検出対象である検出電極の静電容量は、スイッチがオンすることにより定電圧電源から充電され、スイッチがオフした直後に放電抵抗を介して積分コンデンサに放電する。このスイッチのオンオフにより、電荷量が静電容量から放電されて積分コンデンサに充電される。電荷量は、デルタシグマ型のＡＤ変換器に入力される電荷量に対応し、この容量変化を測定することにより検出電極へのタッチ等を検出するものである。
【０００４】
この静電検出装置によれば、部材コストの低い比較的簡単な構成で、高い分解能で静電容量の検出を可能にすることができるとされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１５２８７６号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、このような構成においては、電源電圧から検出電極、積分コンデンサに充電し、また、放電を所定周期で行う。よって、感度を大きくするためには駆動電圧を大きくし、検出電極に印加される電圧振幅値が大きくなるため、電極からの放射ノイズが大きくなるという問題があった。
【０００７】
したがって、本発明の目的は、検出電極からの放射ノイズを低減して、静電容量変化を検出することができる静電検出装置を提供することにある。
【課題を解決するための手段】
【０００８】
［１］上記目的を達成するため、物体の近接又は接触により静電容量値が変化する検出部と、前記検出部、中間コンデンサ、変調コンデンサ、及び前記検出部と前記中間コンデンサへ電荷を供給する電荷供給電源部と、を有し、前記検出部の充電及び放電、前記中間コンデンサの放電及び充電により電荷を順次移動させ、前記検出部の電圧を昇圧して前記検出部の電圧を前記変調コンデンサの電圧変化に変える昇圧変換部と、参照電圧と前記変調コンデンサの電圧値を比較して検出信号を出力する比較部と、前記検出信号に基づいて前記検出部の静電容量値に対応する出力信号を算出する処理部と、を有する静電検出装置を提供する。
【０００９】
［２］前記昇圧変換部は、前記検出部、前記中間コンデンサ、前記変調コンデンサ、及び前記電荷供給電源部の接続状態を順次切り替えて電荷を移動させて昇圧するチャージポンプ回路を有して構成されていることを特徴とする上記［１］に記載の静電検出装置であってもよい。
【００１０】
［３］また、前記電荷供給電源部は、前記比較部、前記処理部等の静電検出装置を構成する回路に供給される電源電圧よりも低い電圧値に設定されていることを特徴とする上記［１］又は［２］に記載の静電検出装置であってもよい。
【発明の効果】
【００１１】
本発明の静電検出装置によれば、検出電極からの放射ノイズを低減して、静電容量変化を検出することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の静電検出装置の全体ブロック構成図である。
【図２】図２（ａ）〜（ｅ）は、本発明の静電検出装置の昇圧変換部（チャージポンプ回路）の動作を順に図２（ａ）から図２（ｅ）に従って説明する回路図である。
【図３】図３（ａ）〜（ｅ）は、それぞれ、（ａ）スイッチＳＷ１の駆動波形図、（ｂ）スイッチＳＷ２の駆動波形図、（ｃ）スイッチＳＷ３、ＳＷ４の駆動波形図、（ｄ）検出電極Ｃｓの電圧ＶＳ、中間コンデンサＣＴの電圧ＶＴの波形図、（ｅ）変調コンデンサＣＭＯＤの電圧ＶＭＯＤの波形図である。
【図４】図４は、コンパレータ１７０の閾値電圧である参照電圧ＶＲＥＦを一定（２．８Ｖ）とした場合の、（ａ）ＶＭＯＤの波形図、（ｂ）ＰＷＭの波形図、（ｃ）ＶＲＥＦの波形図、（ｄ）ＶＤＦＦの波形図である。
【図５】図５は、比較例である静電検出装置の全体ブロック構成図である。
【図６】図６は、比較例である静電検出装置の変調コンデンサＣＭＯＤの電圧ＶＭＯＤ、ＤＦＦの出力電圧、検出電極Ｃｓに現れる電圧波形ＶＤＤ−ＶＲＥＦである。
【図７】図７は、ＶＲＥＦ＝１．５  の場合のdigitalcount計算値と静電容量値ＣＳとの関係を示すグラフである。
【図８】図８は、検出電極Ｃｓに発生する電圧振幅値と感度との関係を示すグラフである。
【発明を実施するための形態】
【００１３】
（本発明の実施の形態）
図１は、本発明の静電検出装置の全体ブロック構成図である。
【００１４】
（静電検出装置の構成）
本発明の実施の形態に係る静電検出装置１は、物体の近接又は接触により静電容量値が変化する検出部（Ｃｓ）１０と、検出部（Ｃｓ）１０、中間コンデンサ（ＣＴ）、変調コンデンサ（ＣＭＯＤ）、及び検出部（Ｃｓ）１０と中間コンデンサ（ＣＴ）へ電荷を供給する電荷供給電源部（ＶＩＮ）と、を有し、検出部（Ｃｓ）１０の充電及び放電、中間コンデンサ（ＣＴ）の放電及び充電により電荷を順次移動させ、検出部（Ｃｓ）１０の電圧を昇圧して検出部（Ｃｓ）１０の電圧を変調コンデンサ（ＣＭＯＤ）の電圧変化に変える昇圧変換部２０と、参照電圧（ＶＲＥＦ）と変調コンデンサ（ＣＭＯＤ）の電圧値ＶＭＯＤを比較して検出信号を出力する比較部３０と、比較部３０の検出信号ＶＣＯＭに基づいて検出部（Ｃｓ）１０の静電容量値に対応する出力信号ＶＯＵＴを算出する処理部４０と、を有して構成されている。
【００１５】
昇圧変換部２０は、検出部（Ｃｓ）１０、中間コンデンサ（ＣＴ）、変調コンデンサ（ＣＭＯＤ）、及び電荷供給電源部（ＶＩＮ）の接続状態を順次切り替えて電荷を移動させて昇圧するチャージポンプ回路で構成されている。チャージポンプ回路は、電荷を移動させて入力電圧とコンデンサに充電させた電圧を重畳させる事によって出力電圧を昇圧する回路方式である。
【００１６】
また、電荷供給電源部（ＶＩＮ）は、比較部３０、処理部４０等の静電検出装置を構成する回路に供給される電源電圧ＶＤＤよりも低い電圧値ＶＩＮに設定されている。例えば、電源電圧ＶＤＤ（＝５Ｖ）に対して、ＶＩＮ＝２Ｖである。なお、本実施の形態では、検出部（Ｃｓ）１０及び中間コンデンサ（ＣＴ）に対して同じ電圧値ＶＩＮに設定しているが、上記条件を満たせば異なる電圧値であってもよい。
【００１７】
本発明の実施の形態に係る静電検出装置１は、静電容量変化を利用した自己容量型タッチ検出において、電源電圧（ＶＤＤ）よりも低い電圧（ＶＩＮ）でセンサ電極（検出部（Ｃｓ）１０）を駆動して放射ノイズを抑制するものである。センサ電極と検出回路との間にチージポンプ回路２１を挿入することで、検出回路には駆動電圧よりも高い電圧で動作させ、感度の低下を抑制することができる。
【００１８】
（検出部）
検出部（Ｃｓ）１０は、例えば、物体の近接又は接触により静電容量値が変化するセンサとしての電極等の浮遊容量である。また、２端子で形成されたコンデンサ等の静電容量でもよい。以下では、タッチセンサとしての電極の浮遊容量として説明する。
【００１９】
（昇圧変換部）
昇圧変換部２０は、検出部（Ｃｓ）１０、中間コンデンサ（ＣＴ）、変調コンデンサ（ＣＭＯＤ）、及び検出部（Ｃｓ）１０と中間コンデンサ（ＣＴ）へ電荷を供給する電荷供給電源部（ＶＩＮ）と、を有し、検出部（Ｃｓ）１０の充電及び放電、中間コンデンサ（ＣＴ）の放電及び充電により電荷を順次移動させ、検出部（Ｃｓ）１０の電圧を昇圧して検出部（Ｃｓ）１０の電圧を変調コンデンサ（ＣＭＯＤ）の電圧変化に変える機能を備えている。また、この昇圧変換部２０は、電荷の充電又は放電を切り替えるスイッチ部（ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４）、放電抵抗（ＲＢ）１４０、放電抵抗（ＲＢ）１４０の接続状態を切り替えるスイッチ部（ＳＷ５）、スイッチ部（ＳＷ１〜ＳＷ４）を所定のタイミングで駆動するシーケンサ（ＰＲＳ）１６０、検出部（Ｃｓ）１０と中間コンデンサ（ＣＴ）へ電荷を供給する電荷供給電源部（ＶＩＮ）等により構成されている。
【００２０】
（比較部）
比較部３０は、変調コンデンサ（ＣＭＯＤ）の変調コンデンサ電圧ＶＭＯＤと、コンパレータの閾値電圧である参照電圧ＶＲＥＦとを比較してＨｉ又はＬｏレベル信号（検出信号ＶＣＯＭ）を出力するコンパレータ（Ｃｏｍ）１７０等により構成されている。
【００２１】
（処理部）
処理部４０は、コンパレータ１７０の検出信号ＶＣＯＭに基づいて検出部１０の静電容量値に対応する出力信号ＶＯＵＴを算出する。Ｄフリップフロップ回路１８０、所定周期のパルスを生成するＰＷＭ回路１９０、ＰＷＭ回路１９０とＤフリップフロップ回路１８０の出力の論理積によりＨｉ又はＬｏを出力するＡＮＤ回路２００、カウンタ部（Counter）２１０、制御部２２０等から構成されている。制御部２２０は、カウンタ部２１０からの出力信号ＶＯＵＴが入力されて検出部（Ｃｓ）１０の静電容量値を算出、静電容量値に対応した値の算出、また、静電容量値の変化を算出する処理を行なう。
【００２２】
（静電検出装置の接続構成）
検出部（Ｃｓ）１０の一端は、グランド（ＧＮＤ）に接続されている。また、他端は、中点ＯＦＦの３ポジションスイッチであるスイッチＳＷ１のｃ端子（ＣＯＭ端子）に接続されている。
【００２３】
スイッチＳＷ１のａ端子は、電荷供給電源部（ＶＩＮ）のプラス端子に接続され、電荷供給電源部（ＶＩＮ）のマイナス端子側はグランドＧＮＤに接続されている。
【００２４】
スイッチＳＷ１のｂ端子は、中間コンデンサ（ＣＴ）の一端、及び、スイッチＳＷ４のｃ端子に接続されている。
【００２５】
中間コンデンサ（ＣＴ）の他端は、スイッチＳＷ２のｃ端子、及び、スイッチＳＷ３のｃ端子に接続されている。
【００２６】
スイッチＳＷ２のａ端子は、グランド（ＧＮＤ）に接続されている。また、スイッチＳＷ３のａ端子は、荷供給電源部（ＶＩＮ）のプラス端子に接続され、電荷供給電源部（ＶＩＮ）のマイナス端子側はグランドＧＮＤに接続されている。
【００２７】
スイッチＳＷ４のａ端子は、変調コンデンサ（ＣＭＯＤ）及び放電抵抗（ＲＢ）１４０の各一端、及び、コンパレータ１７０の非反転入力端子に接続されている。変調コンデンサ（ＣＭＯＤ）の他端は、グランドＧＮＤに接続されている。また、放電抵抗（ＲＢ）１４０の他端は、スイッチ部（ＳＷ５）を介してグランド（ＧＮＤ）に接続されている。
【００２８】
パルス生成部（ＯＳＣ）２３０は、シーケンサ（ＰＲＳ）１６０に接続されており、所定周波数ｆＳのパルス（クロックφ）を生成して出力する。シーケンサ（ＰＲＳ）１６０は、スイッチ部（ＳＷ１）、スイッチ部（ＳＷ２）、スイッチ部（ＳＷ３）、及びスイッチ部（ＳＷ４）に接続され、パルス生成部（ＯＳＣ）２３０で生成したパルスに基づいて所定のタイミングでスイッチ部（ＳＷ１〜ＳＷ４）の開閉制御を行なう。
【００２９】
コンパレータ１７０の入力端（非反転入力端子）は、前述のように、スイッチ部（ＳＷ４）、変調コンデンサ（ＣＭＯＤ）及び放電抵抗（ＲＢ）１４０の一端部に接続され、変調コンデンサ電圧ＶＭＯＤが入力される。また、コンパレータ１７０の閾値入力端（反転入力端子）は、所定の閾値電圧ＶＲＥＦに接続されている。
【００３０】
パルス生成部（ＯＳＣ）２３０は、分周器２４０を介して、ＤＦＦ回路１８０のＣＬＫ端子に接続されると共に、ＰＷＭ回路１９０にも接続されている。ＤＦＦ回路１８０の出力端子は、ＡＮＤ回路２００の入力端に接続されると共に、スイッチ部（ＳＷ５）に接続され、ＤＦＦ回路１８０の出力タイミングに基づいてスイッチ部（ＳＷ５）の開閉を行なう。
【００３１】
ＰＷＭ回路１９０の出力側はＡＮＤ回路２００の入力端子の一方に接続されている。また、ＰＷＭ回路１９０の出力側は制御部（ＣＰＵ）２２０にも接続されている。
【００３２】
カウンタ部（Counter）２１０は、ＣＬＫ端子に分周器２４０の出力部が接続され、入力端子にＡＮＤ回路２００の出力端子が接続されている。出力部は、制御部（ＣＰＵ）２２０と接続されている。
【００３３】
（昇圧変換部（チャージポンプ回路）の充電、放電動作）
図２（ａ）〜（ｅ）は、本発明の静電検出装置の昇圧変換部（チャージポンプ回路）の動作を順に図２（ａ）から図２（ｅ）に従って説明する回路図である。また、図３（ａ）〜（ｅ）は、それぞれ、（ａ）スイッチＳＷ１の駆動波形図、（ｂ）スイッチＳＷ２の駆動波形図、（ｃ）スイッチＳＷ３、ＳＷ４の駆動波形図、（ｄ）検出電極Ｃｓの電圧ＶＳ、中間コンデンサＣＴの電圧ＶＴの波形図、（ｅ）変調コンデンサＣＭＯＤの電圧ＶＭＯＤの波形図である。
【００３４】
シーケンサ（ＰＲＳ）１６０は１クロックごとにスイッチ部ＳＷ１〜スイッチ部ＳＷ４を次に示すシーケンスに従って所定のタイミングで開閉制御する。以下、図２（ａ）から図２（ｅ）にしたがってチャージポンプ回路の動作を説明する。
【００３５】
図２（ａ）において、スイッチ部（ＳＷ１）のａ端子をオンとし、ａ端子とｃ端子を導通させる。これにより、矢印方向に電荷供給電源部（ＶＩＮ）から電荷を検出部（Ｃｓ）に供給して、検出部（Ｃｓ）にＶＩＮを充電する。なお、スイッチ部ＳＷ２はオン、スイッチ部ＳＷ３、ＳＷ４はオフとされている。
【００３６】
ここで、電荷供給電源部の電圧ＶＩＮは、比較部３０、処理部４０等の静電検出装置を構成する回路に供給される電源電圧ＶＤＤ（＝５Ｖ）よりも低い電圧値ＶＩＮに設定されている。
【００３７】
図２（ｂ）において、スイッチ部（ＳＷ１）のｂ端子をオンとし、ｂ端子とｃ端子を導通させる。スイッチ部ＳＷ２はオン、スイッチ部ＳＷ３、ＳＷ４はオフ状態のままである。これにより、矢印方向に検出部（Ｃｓ）から中間コンデンサ（ＣＴ）へ電荷が転送され、中間コンデンサ（ＣＴ）の電圧が上昇する。
【００３８】
図２（ｃ）において、スイッチ部（ＳＷ１）のａ端子、ｂ端子をオフとする。また、スイッチ部ＳＷ２をオフ、スイッチ部ＳＷ３をオンとする。スイッチ部ＳＷ４はオフ状態のままである。これにより、矢印方向に中間コンデンサ（ＣＴ）の電圧に電圧ＶＩＮが加算され、電圧ＶＴが上昇する。
【００３９】
図２（ｄ）において、スイッチ部ＳＷ４をオンとする。スイッチ部（ＳＷ１）のａ端子、ｂ端子はオフ、スイッチ部ＳＷ２はオフ、スイッチ部ＳＷ３はオン状態のままである。これにより、矢印方向に中間コンデンサ（ＣＴ）の電荷が変調コンデンサ（ＣＭＯＤ）に転送され、変調コンデンサ（ＣＭＯＤ）の電圧ＶＭＯＤが上昇する。
【００４０】
図２（ｅ）において、すべてのスイッチをオフにすると、変調コンデンサ（ＣＭＯＤ）に電荷が残った状態となり、図１で示す状態に戻る。
【００４１】
図２（ａ）から図２（ｅ）で示した一連の動作を繰り返し実行することにより、チャージポンプの原理に基づき、ＶＭＯＤの電圧が上昇する。
【００４２】
図３（ａ）〜（ｅ）は、図２（ａ）〜（ｅ）で説明したスイッチ部ＳＷ１〜ＳＷ４、検出電極Ｃｓの電圧ＶＳ、中間コンデンサＣＴの電圧ＶＴ、変調コンデンサＣＭＯＤの電圧ＶＭＯＤのタイミングチャート、波形図であって、それぞれ、（ａ）スイッチＳＷ１の駆動波形図、（ｂ）スイッチＳＷ２の駆動波形図、（ｃ）スイッチＳＷ３、ＳＷ４の駆動波形図、（ｄ）検出電極Ｃｓの電圧ＶＳ、中間コンデンサＣＴの電圧ＶＴの波形図、（ｅ）変調コンデンサＣＭＯＤの電圧ＶＭＯＤの波形図である。
【００４３】
図２（ａ）〜（ｃ）で示した動作を図３（ａ）〜（ｃ）のタイミングにより行うことにより、図３（ｄ）で示すように検出電極Ｃｓの電圧ＶＳ、中間コンデンサＣＴの電圧ＶＴが得られる。すなわち、図３（ｄ）、（ｅ）に示すＡ１の期間において電極の電圧Ｖｓが上昇する。Ａ２の期間において、検出電極Ｃｓから中間コンデンサＣＴへ電荷が移動し中間コンデンサＣＴの電圧ＶＴが上昇する。ここで、Ｃｓ<<ＣＴに設定するので変化が小さい。Ａ３の期間において、電圧ＶＴにＶＩＮが加算される。Ａ４の期間において、中間コンデンサＣＴから変調コンデンサＣＭＯＤへ電荷が移動し変調コンデンサＣＭＯＤの電圧ＶＭＯＤが上昇する。ここで、ＣＴ<<ＣＭＯＤに設定するので変化が小さい。
【００４４】
なお、図３（ｅ）で示す電圧ＶＭＯＤの波形カーブは、ＶＲＥＦに達していない過渡状態での波形カーブを示している。上記チャージポンプ動作が１/ｆｓの周期で繰り返して実行されることにより、変調コンデンサＣＭＯＤの電圧ＶＭＯＤは、図３（ｅ）に示すように、上昇していく。
【００４５】
ＶＭＯＤは、最高２×ＶＩＮまで上昇するので、ＶＲＥＦ<２ＶＩＮとなるようにＶＲＥＦを設定する。
【００４６】
図４は、コンパレータ１７０の閾値電圧である参照電圧ＶＲＥＦを一定値（例えば、ＶＲＥＦ＝２．８Ｖ）とした場合の、（ａ）ＶＭＯＤの波形図、（ｂ）ＰＷＭの波形図、（ｃ）ＶＲＥＦの波形図、（ｄ）ＶＤＦＦの波形図である。
【００４７】
パルス生成部（ＯＳＣ）２３０のパルス（クロックφ）に基づいて、ＰＷＭ回路１９０により、所定の周期及びデューティ比のＰＷＭ信号が生成される（図４（ｂ））。
【００４８】
図４（ａ）で示す変調コンデンサ電圧ＶＭＯＤは、図４（ｃ）に示すように検出部（Ｃｓ）１０への指のタッチ有無に関わらず参照電圧ＶＲＥＦを一定（２．８Ｖ）とした場合、参照電圧ＶＲＥＦ（閾値電圧）を中心に小さな電圧増加、減少を繰り返しながら略一定値（参照電圧ＶＲＥＦ）に保たれる。
【００４９】
スイッチ部（ＳＷ５）は、変調コンデンサ電圧ＶＭＯＤが閾値電圧ＶＲＥＦを超えると、抵抗ＲＢを介して放電されるように、コンパレータ１７０の出力がフィードバックされる。検出部（Ｃｓ）への非タッチ時に対して、検出部（Ｃｓ）１０に指がタッチすると指接触による静電容量値ＣＦだけ静電容量値が増加する。これにより、タッチ時は、静電容量値がＣｓ＋ＣＦとなる。したがって、図４（ｄ）に示すように、非タッチ時のＤフリップフロップ回路１８０の出力ＶＤＦＦのパルス数に対してタッチ時のパルス数が増加する。
【００５０】
このパルス出力は、分周器２４０から出力されるクロックに同期してＡＮＤ回路２００の出力ＶＡＮＤをパルスカウントするカウンタ部（Counter）２１０で積算され、検出部１０の静電容量値に対応する出力信号ＶＯＵＴとされる。
【００５１】
（動作条件）
上記示した出力信号ＶＯＵＴが検出部（Ｃｓ）１０の容量値Ｃｓに比例するようにするためには、Ｃｓ<<ＣＴ<<ＣＭＯＤであることが必要である。また、ＶＭＯＤは、最高２×ＶＩＮまで上昇するので、ＶＲＥＦ<２ＶＩＮとなるようにＶＲＥＦを設定する。
【００５２】
本発明が有効となる条件は、ＶＩＮ<ＶＤＤ−ＶＲＥＦであるから、上記示したＶＲＥＦ<２ＶＩＮと合わせて、ＶＲＥＦ/２<ＶＩＮ<ＶＤＤ−ＶＲＥＦとなるようなＶＩＮとＶＲＥＦを設定する。
【００５３】
（比較例１）
図５は、比較例である静電検出装置の全体ブロック構成図である。また、図６は、比較例である静電検出装置の変調コンデンサＣＭＯＤの電圧ＶＭＯＤ、ＤＦＦの出力電圧、検出電極Ｃｓに現れる電圧波形ＶＤＤ−ＶＲＥＦである。
【００５４】
図５で示す比較例の構成は、本実施の形態に係る静電検出装置の構成と、検出電極Ｃｓへの充電、放電の構成が異なり、その他の構成は同じである。すなわち、スイッチ部３００をシーケンサ（ＰＲＳ）により一定クロックｆsで交互にスイッチングすることにより、電源電圧ＶＤＤで充電された検出電極Ｃｓの電荷を変調コンデンサＣＭＯＤに転送する。
【００５５】
この一定クロックで電荷転送を行う時に、検出電極Ｃｓに現れる電圧振幅値は、図６で示すように、ＶＤＤ−ＶＲＥＦである。
【００５６】
ここで、本実施の形態に係る静電検出装置は、電源電圧ＶＤＤよりも低い電圧値ＶＩＮに設定された電荷供給電源部（ＶＩＮ）により、チャージポンプ回路２１で検出電極Ｃｓの電荷を変調コンデンサＣＭＯＤに転送する。よって、検出電極Ｃｓに現れる電圧振幅値は、ＶＩＮである。
【００５７】
上記示したように、ＶＤＤ−ＶＲＥＦ＞ＶＩＮであるので、電源電圧（ＶＤＤ）よりも低い電圧（ＶＩＮ）でセンサ電極（検出部（Ｃｓ）１０）を駆動する本実施の形態に係る静電検出装置は、上記比較例で示した電源電圧ＶＤＤで電荷転送を行う従来技術に比べて、放射ノイズを抑制することができる。
【００５８】
また、図５で示す比較例において、digitalcount計算値（ＶＯＵＴ）は、
ＶＯＵＴ＝（２Ｎ−１）ＲＢＣ・ｆｓ（ＶＤＤ/ＶＲＥＦ−１）×Ｃｓである。
一方、本実施の形態に係る静電検出装置は、
ＶＯＵＴ＝（２Ｎ−１）ＲＢ・ｆｓ（２ＶＩＮ/ＶＲＥＦ−１）×Ｃｓである。ＲＢは、ＲＢＣを補正したもの（ただし、ＲＢ＞ＲＢＣ）である。
上記のことから、本実施の形態に係る静電検出装置は、感度を低下させずに放射ノイズを抑制することができる。
【００５９】
（比較例２）
図７は、ＶＲＥＦ＝１．５の場合のdigitalcount計算値と静電容量値ＣＳとの関係を示すグラフである。また、図８は、検出電極Ｃｓに発生する電圧振幅値と感度との関係を示すグラフである。
【００６０】
図７、図８で示すシミュレーションにおける計算条件は以下のように設定した。
検出電極Ｃｓ＝６ｐF
中間コンデンサＣＴ＝１００ｐＦ
変調コンデンサＣＭＯＤ＝１００００ｐＦ
ＶＩＮ＝２．０Ｖ（本発明）
ＶＤＤ＝５．０Ｖ（従来）
コンパレータＶＲＥＦ＝１．５、２．０、２．３、２．５、２．７Ｖ
放電抵抗(本発明) ＲＢ＝１１．８、１２．６、１３．３、１４．０、１４．８ｋΩ
放電抵抗(従来) ＲＢＣ＝８ｋΩ
スイッチング周波数ｆｓ＝６ＭＨｚ
分解能ビット数  Ｎ＝１０
【００６１】
図７は、ＶＲＥＦ＝１．５の場合のdigitalcount計算値と静電容量値ＣＳとの関係を示すグラフである。これにより、上記示した本実施の形態と従来技術を比較すると、合成容量値をＣＳ×ＣＴ／（ＣＳ＋ＣＴ）≒ＣＳで近似するため，従来に対して直線性誤差が発生するが、５ｐＦ〜８ｐＦの検出範囲に対して直線性誤差は−２．８％以内である。
【００６２】
図８は、検出電極Ｃｓに発生する電圧振幅値と感度との関係を示すグラフである。感度を大きくするためにＶＲＥＦを小さくする。従来ではＶＲＥＦを小さくするほど、電極の電圧振幅値が大きくなるが、本発明ではＶＲＥＦによらず振幅値が一定であり、従来よりも小さくすることができる。これにより、タッチ検出感度を大きくすることができる。
【００６３】
（実施の形態の効果）
本実施の形態に係る静電検出装置は、電源電圧ＶＤＤよりも低い電圧値ＶＩＮに設定された電荷供給電源部（ＶＩＮ）により、チャージポンプで検出電極Ｃｓの電荷を変調コンデンサＣＭＯＤに昇圧しながら転送する。電源電圧（ＶＤＤ）よりも低い電圧（ＶＩＮ）でセンサ電極（検出部（Ｃｓ）１０）を駆動する本実施の形態に係る静電検出装置は、比較例で示した電源電圧ＶＤＤで電荷転送を行う従来技術に比べて、検出電極Ｃｓに現れる電圧振幅を小さくできるので、放射ノイズを抑制することが可能となる。
【００６４】
以上、本発明に好適な実施の形態を説明したが、本発明はこの実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々の変形、応用が可能である。例えば、本実施の形態において、中間コンデンサは１段の構成としたが、検出部と変調コンデンサとの間に２段以上の中間コンデンサを配置することができる。これにより、検出電極Ｃｓに現れる電圧振幅をさらに小さくでき、また、昇圧値を増加させることが可能になる。
【符号の説明】
【００６５】
１…静電検出装置
１０…検出部（Ｃｓ）
２０…昇圧変換部
２１…チャージポンプ回路
３０…比較部
４０…処理部
１４０…放電抵抗（ＲＢ）
１６０…シーケンサ（ＰＲＳ）
１７０…コンパレータ（Ｃｏｍｐ）
１８０…ＤＦＦ回路
１９０…ＰＷＭ回路
２００…ＡＮＤ回路
２１０…カウンタ部（Counter）
２２０…制御部（ＣＰＵ）
２３０…パルス生成部（ＯＳＣ）
２４０…分周器
３００…スイッチ部
ＶＲＥＦ…参照電圧（閾値電圧）      
ＶＴ…中間コンデンサの電圧
ＶＭＯＤ…変調コンデンサ電圧
ＶＣＯＭ…検出信号
ＶＡＮＤ…出力パルス
ＶＯＵＴ…出力信号
ＶＩＮ…電荷供給電源部の電圧
ＶＤＤ…電源電圧
ＳＷ１〜ＳＷ５…スイッチ部
ＣＴ…中間コンデンサ
ＣＭＯＤ…変調コンデンサ
【図１】
2016092472.tif 000003
【図２】
2016092472.tif 000004
【図３】
2016092472.tif 000005
【図４】
2016092472.tif 000006
【図５】
2016092472.tif 000007
【図６】
2016092472.tif 000008
【図７】
2016092472.tif 000009
【図８】
2016092472.tif 000010