(57)【要約】      （修正有）【課題】ＭＯＳキャパシタによる絶縁膜を評価する半導体デバイス検査装置を提供する。【解決手段】ステージ１０は、検査対象となる半導体デバイス１８を載置する少なくとも一部が導電性であるＸＹステージである。導電性のプローブである第１の端子１２及び第２の端子１４は、半導体デバイス１８に電圧または電流を印加する機能を備え、半導体デバイス検査装置１００外の電源２０に接続される。第１の端子１２を、導電性のステージ１０と電気的に接続し、ステージ１０に接する半導体デバイス１８の裏面側から電圧を印加する。【選択図】図１
2016046352.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスに電圧を印加する第１の端子及び第２の端子と、
前記半導体デバイスに紫外光を照射する光源と、
を備える半導体デバイス検査装置。
【請求項２】
前記電圧の前記半導体デバイスへの印加と、前記紫外光の前記半導体デバイスへの照射を同期して制御する制御部を、さらに備える請求項１記載の半導体デバイス検査装置。
【請求項３】
前記光源が、前記紫外光の強度の可変機構を有する請求項１又は請求項２記載の半導体デバイス検査装置。
【請求項４】
前記半導体デバイスを載置可能な導電性のステージをさらに備え、前記第１の端子が前記導電性のステージに電気的に接続される請求項１乃至請求項３いずれか一項記載の半導体デバイス検査装置。
【請求項５】
前記半導体デバイスは、ワイドバンドギャップ半導体層を有する請求項１乃至請求項４いずれか一項記載の半導体デバイス検査装置。
【請求項６】
前記半導体デバイスは、半導体層と、前記半導体層上に設けられる絶縁膜と、前記絶縁膜上に設けられる電極とを有するキャパシタを含み、前記半導体層がｎ型半導体である場合には前記電極が負電圧、前記半導体層がｐ型半導体である場合には前記電極が正電圧になる条件で前記半導体層と前記電極間に電圧を印加する請求項１乃至請求項５いずれか一項記載の半導体デバイス検査装置。
【請求項７】
前記光源は、前記キャパシタに前記電極側から紫外線を照射する請求項６記載の半導体デバイス検査装置。
【請求項８】
半導体層と、前記半導体層上に設けられる絶縁膜と、前記絶縁膜上に設けられる電極とを有するキャパシタを含む半導体デバイスに紫外光を照射し、
前記紫外光を照射した状態で、前記半導体層がｎ型半導体である場合には前記電極が負電圧、前記半導体層がｐ型半導体である場合には前記電極が正電圧になる第１の条件で前記半導体層と前記電極間に電圧を印加する半導体デバイス検査方法。
【請求項９】
前記紫外光は、前記半導体層のバンドギャップより高いエネルギーを有する請求項８記載の半導体デバイス検査方法。
【請求項１０】
前記半導体層は、ワイドバンドギャップ半導体である請求項８又は請求項９記載の半導体デバイス検査方法。
【請求項１１】
前記第１の条件で前記半導体層と前記電極間に電圧を印加することで前記絶縁膜に電気的ストレスを印加した後、第２の条件で前記半導体層と前記電極間に電圧を印加し、前記キャパシタの電気特性を評価する請求項８乃至請求項１０いずれか一項記載の半導体デバイス検査方法。
【請求項１２】
前記キャパシタの電気特性を評価する際、前記半導体デバイスへの前記紫外光の照射を停止する請求項１１記載の半導体デバイス検査方法。
【請求項１３】
前記半導体層が炭化珪素である請求項８乃至請求項１２いずれか一項記載の半導体デバイス検査方法。
【請求項１４】
前記キャパシタに前記電極側から紫外線を照射する請求項８乃至請求項１３いずれか一項記載の半導体デバイス検査方法。
【請求項１５】
前記キャパシタの電気特性を評価する際、前記キャパシタのフラットバンド電圧の前記電気的ストレス印加前からの変動量を評価し、前記変動量が所定の値を超えた場合に不良と判断する請求項１１記載の半導体デバイス検査方法。
【請求項１６】
前記キャパシタの電気特性を評価する際、前記キャパシタのリーク電流を評価し、前記リーク電流が所定の値を超えた場合に不良と判断する請求項１１記載の半導体デバイス検査方法。
【請求項１７】
前記第２の条件は、前記第１の条件よりも前記半導体層と前記電極間に印加される電圧の絶対値が低い請求項１１記載の半導体デバイス検査方法。
【請求項１８】
半導体層上に絶縁膜を形成し、
前記絶縁膜上に電極を形成し、
前記半導体層に紫外光を照射し、
前記紫外光を照射した状態で、前記半導体層がｎ型半導体である場合には前記電極が負電圧、前記半導体層がｐ型半導体である場合には前記電極が正電圧になる条件で前記半導体層と前記電極間に電圧を印加する半導体デバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体デバイス検査装置、半導体デバイス検査方法および半導体デバイス製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）、ＧａＮ（ガリウムナイトライド）、Ｃ（ダイヤモンド）等のワイドバンドギャップ半導体は、絶縁破壊強度、飽和電子速度、熱伝導度などの面で、Ｓｉ（シリコン）と比べて優れた物性値を備える。したがって、次世代の半導体デバイス用の材料として期待されている。
【０００３】
しかしながら、ワイドバンドギャップ半導体を用いた半導体デバイスは、特に信頼性の面で、十分な特性を実現していない。中でも、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート絶縁膜の信頼性には、更なる向上が必要とされる。
【０００４】
通常、ゲート絶縁膜の信頼性等の評価はＭＯＳＦＥＴを作製して行われる。しかし、ワイドバンドギャップ半導体を用いたＭＯＳＦＥＴの作製は、Ｓｉを用いたＭＯＳＦＥＴの作製と比較して時間がかかりコストが高い。このため、ＭＯＳＦＥＴにかえて、より簡易に作製できるＭＯＳキャパシタを用いてゲート絶縁膜の評価を行うことが望ましい。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｈ．Ｙａｎｏ.,  ｅｔ  ａｌ．，“Ｅｆｆｅｃｔｓ  ｏｆ  Ｗｅｔ  Ｏｘｉｄａｔｉｏｎ／Ａｎｎｅａｌ  ｏｎ  Ｉｎｔｅｒｆａｃｅ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｔｈｅｒｍａｌｌｙ  Ｏｘｉｄｉｚｅｄ  ＳｉＯ２／ＳｉＣ  ＭＯＳ  Ｓｙｓｔｅｍ  ａｎｄ  ＭＯＳＦＥＴ’ｓ”,  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ,ｖｏｌ．４６，ｐｐ．５０４−５１０．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、ＭＯＳキャパシタによる絶縁膜の評価を可能とする半導体デバイス検査装置、半導体デバイス検査方法および半導体デバイス製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体デバイス検査装置は、半導体デバイスに電圧を印加する第１の端子及び第２の端子と、半導体デバイスに紫外光を照射する光源と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の半導体デバイス検査装置の模式図。
【図２】第１の実施形態の半導体デバイスの一例を示す模式断面図。
【図３】第１の実施形態の半導体デバイス検査方法の作用の説明図。
【図４】第１の実施形態の半導体デバイス検査方法の作用の説明図。
【図５】第１の実施形態の半導体デバイス検査方法の作用の説明図。
【図６】第１の実施形態の半導体デバイス検査方法の効果の説明図。
【図７】第１の実施形態の半導体デバイス検査方法の効果の説明図。
【図８】第２の実施形態の半導体デバイス検査装置の模式図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【００１０】
本明細書中、「ワイドバンドギャップ半導体」とは、シリコンよりもバンドギャップの広い半導体を意味する。
【００１１】
（第１の実施形態）
本実施形態の半導体デバイス検査装置は、半導体デバイスに電圧を印加する第１の端子及び第２の端子と、半導体デバイスに紫外光を照射する光源と、を備える。
【００１２】
図１は、本実施形態の半導体デバイス検査装置の模式図である。半導体デバイス検査装置１００は、ステージ１０、第１の端子１２、第２の端子１４、光源１６を備えている。
【００１３】
ステージ１０は、検査対象となる半導体デバイス１８を載置することが可能である。ステージ１０は、例えば、互いに垂直な方向であるＸ方向およびＹ方向に移動可能なＸＹステージである。ステージ１０は、例えば、少なくとも一部が導電性である。例えば、半導体デバイス１８と接するステージ１０の表面が導電性の材料で形成される。
【００１４】
第１の端子１２及び第２の端子１４は、半導体デバイス１８に電圧または電流を印加する機能を備える。第１の端子１２及び第２の端子１４は、半導体デバイス検査装置１００外の電源２０に接続される。
【００１５】
第１の端子１２及び第２の端子１４は、例えば、導電性のプローブである。また、例えば、第１の端子１２を、導電性のステージ１０と電気的に接続することも可能である。第１の端子１２を、導電性のステージ１０と電気的に接続することで、ステージ１０に接する半導体デバイス１８の裏面側から電圧を印加することが可能となる。
【００１６】
第１の端子１２及び第２の端子１４は、半導体デバイス１８に印加される電圧や、半導体デバイス１８に流れる電流等の電気特性を測定する端子としても機能する。
【００１７】
光源１６は、半導体デバイス１８に紫外光を照射する。光源１６は、例えば、波長が４００ｎｍ以下の紫外光を発するＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）である。光源１６は、必ずしもＬＥＤに限られることはなく、例えば、紫外線ランプであってもかまわない。
【００１８】
光源１６は、半導体デバイス１８に用いられる半導体のバンドギャップよりも高いエネルギーを有する紫外光を照射することが可能である。光源１６が複数の異なる波長の光を照射可能な構成としてもかまわない。例えば、複数の異なる発光ピークを備えるＬＥＤを設けることで、複数の異なる波長の光を照射可能な構成となる。
【００１９】
また、光源１６は、紫外光の強度の可変機構を有することが望ましい。例えば、光源１６が、光源１６に流れる電流を変化させる可変抵抗を備えることで、紫外光の強度を変化させることが可能となる。
【００２０】
検査対象となる半導体デバイス１８は、例えば、ワイドバンドギャップ半導体層を備える。ワイドバンドギャップ半導体層は、例えば、ＳｉＣ（炭化珪素）、ＧａＮ（ガリウムナイトライド）、Ｃ（ダイヤモンド）である。
【００２１】
図２は、本実施形態の半導体デバイスの一例を示す模式断面図である。半導体デバイス１８は、半導体層２２と、半導体層２２上に設けられるゲート絶縁膜（絶縁膜）２４と、ゲート絶縁膜２４上に設けられるゲート電極（電極）２６を備えるＭＯＳキャパシタである。
【００２２】
半導体層２２は、例えば、ワイドバンドギャップ半導体であり、例えば、ｎ型のＳｉＣである。ゲート絶縁膜２４は、例えば、シリコン酸化膜である。また、ゲート電極２６は、例えば、多結晶シリコンとアルミニウムの積層膜である。
【００２３】
なお、検査対象となる半導体デバイス１８は、図２に示すＭＯＳキャパシタが複数形成された半導体ウェハであっても構わない。
【００２４】
光源１６は、ステージ１０上方に設けられ、ＭＯＳキャパシタにゲート電極２６側から紫外線を照射するよう構成されている。
【００２５】
次に、本実施形態の半導体デバイス検査方法について説明する。本実施形態の半導体デバイス検査方法は、上述の半導体デバイス検査装置１００を用いる。
【００２６】
本実施形態の半導体デバイス検査方法は、半導体層と、半導体層上に設けられる絶縁膜と、絶縁膜上に設けられる電極とを有するキャパシタを含む半導体デバイスに紫外光を照射し、紫外光を照射した状態で、半導体層がｎ型半導体である場合には電極が負電圧、半導体層がｐ型半導体である場合には電極が正電圧になる第１の条件で半導体層と電極間に電圧を印加する。そして、上記第１の条件で半導体層と電極間に電圧を印加することで絶縁膜に電気的ストレスを印加した後、第２の条件で半導体層と電極間に電圧を印加し、キャパシタの電気特性を評価する。
【００２７】
最初に、図１に示す半導体デバイス検査装置１００のステージ１０上に、図２に示すＭＯＳキャパシタが複数形成された半導体ウェハを載置する。半導体ウェハは、半導体デバイス１８の一例である。以下、半導体デバイス１８の半導体層２２がｎ型のＳｉＣである場合を例に説明する。
【００２８】
ステージ１０上に載置された半導体ウェハに、光源１６から紫外光を照射する。紫外光は、半導体層２２のバンドギャップより高いエネルギーを備える。
【００２９】
半導体層２２のバンドギャップより高いエネルギーを備える紫外光とは、紫外光の波長をλ、プランク定数をｈ、光速をｃ、電気素量をｅ、半導体層２２のバンドギャップをＥｇとした場合に、
λ≦ｈｃ／ｅＥｇ
の関係を充足する波長の紫外光である。
【００３０】
具体的には、半導体層２２がＳｉＣの場合は波長３６８ｎｍ以下、ＧａＮの場合は３６５ｎｍ以下、ダイヤモンドの場合は２２０ｎｍ以下の紫外光である。
【００３１】
次に、半導体ウェハに紫外光を照射した状態で、半導体層２２がｎ型半導体である場合にはゲート電極２６が負電圧、半導体層２２がｐ型半導体である場合にはゲート電極２６が正電圧になる第１の条件で半導体層２２とゲート電極間２６に電圧を印加する。半導体層２２とゲート電極間２６に電圧を印加することで、ゲート絶縁膜２４に電気的ストレスを印加する。半導体層２２がｎ型のＳｉＣの場合は、ゲート電極２６に負電圧を印加する。
【００３２】
その後、半導体ウェハへの紫外光の照射を停止する。そして、電気的ストレス印加後のＭＯＳキャパシタの電気特性を測定し評価する。この際、例えば、第１の条件よりも半導体層２２とゲート電極２６間に印加される電圧の絶対値が低い第２の条件で半導体層２２とゲート電極２６間に電圧を印加する。
【００３３】
ＭＯＳキャパシタの電気特性を評価する際、例えば、ＭＯＳキャパシタのフラットバンド電圧の電気的ストレス印加前からの変動量（シフト量）を評価し、変動量が所定の値を超えた場合に不良と判断する。また、例えば、ＭＯＳキャパシタのリーク電流を評価し、リーク電流が所定の値を超えた場合に不良と判断する。
【００３４】
なお、第２の条件でＭＯＳキャパシタの電気特性を測定する場合には、半導体ウェハへの紫外光の照射を停止することが、紫外光の電気特性への影響を抑制する観点から望ましい。しかし、半導体ウェハへの紫外光の照射を続けた状態で測定することも可能である。
【００３５】
以上のようにして、ＭＯＳキャパシタの信頼性試験を行う。信頼性試験は、具体的には、例えば、経時絶縁破壊（ＴＤＤＢ：Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）試験、瞬時絶縁破壊（ＴＺＤＢ：Ｔｉｍｅ  Ｚｅｒｏ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）試験、定電圧ストレス試験、定電流ストレス試験等である。ゲート絶縁膜２４を破壊させる経時絶縁破壊試験や瞬時絶縁破壊試験の場合、必ずしも第２の条件での測定は必要ではない。
【００３６】
本実施形態では、ステージ１０が金属等の導電性材料で形成される。第１の端子１２は、導電性のステージ１０に電気的に接続される。また、第２の端子１４は、ゲート電極２６に電気的に接続される。
【００３７】
電源２０により、第１の端子１２と第２の端子１４間に電圧を印加する。したがって、半導体ウェハの裏面側、言い換えれば、半導体層２２の裏面側とゲート電極２６との間に電圧が印加され、ゲート絶縁膜２４に電気的ストレスが印加される。
【００３８】
以下、本実施形態の作用および効果について説明する。
【００３９】
図３は、本実施形態の半導体デバイス検査方法の作用の説明図である。図３（ａ）は紫外光の照射を行わない場合のＭＯＳキャパシタのバンド図、図３（ｂ）は紫外光の照射を行った場合のＭＯＳキャパシタのバンド図である。半導体層２２がｎ型であり、ゲート電極２６に負電圧を印加した状態を示す。
【００４０】
図３（ａ）に示すように、紫外光を照射しない場合には、半導体層２２に空乏層が伸び、ゲート絶縁膜２４に高い電界が印加されない。このため、例えば、半導体層２２がｎ型の場合に、ゲート負バイアスの信頼性評価を行おうとしても、ゲート絶縁膜２４に十分な電気的ストレスを印加することが出来ない。特に、ワイドバンドギャップ半導体では、真性キャリア濃度が低いことに由来して、電気的ストレスの印加量が小さくなる。
【００４１】
一方、図３（ｂ）に示すように、半導体層２２のバンドギャップより高いエネルギーを備える紫外光を照射した場合、半導体層２２中に少数キャリアである正孔が励起される。このため、空乏層の拡がりが抑制されゲート絶縁膜２４に高い電界が印加される。したがって、ゲート絶縁膜２４に信頼性評価を行う上で十分な電気的ストレスを印加することが可能となる。
【００４２】
なお、半導体層２２がｐ型の場合は、紫外光を照射することで半導体層２２中に少数キャリアである電子が励起される。したがって、ゲート正バイアスの信頼性評価を行う上で、ゲート絶縁膜２４に十分な電気的ストレスを印加することが可能となる。
【００４３】
図４は、本実施形態の半導体デバイス検査方法の作用の説明図である。ＭＯＳキャパシタのＣ−Ｖ特性（キャパシタンス−電圧特性）の測定結果を、紫外光照射の有無で比較した図である。横軸はゲート電圧、縦軸はゲートキャパシタンスの相対値である。半導体層２２はｎ型のＳｉＣである。
【００４４】
図４に示すように、紫外光を照射することで、ゲート負バイアスでのキャパシタンスの値が高くなる。これは紫外光を照射することで半導体層２２に少数キャリアである正孔が励起されることにより、空乏層の拡がりが抑制され、主にゲート絶縁膜２４のキャパシタンスが観察されるためである。
【００４５】
図５は、本実施形態の半導体デバイス検査方法の作用の説明図である。ＭＯＳキャパシタのゲートリーク電流の測定結果を、紫外光照射の有無で比較した図である。横軸はゲート電圧、縦軸はゲートリーク電流である。半導体層２２はｎ型のＳｉＣである。
【００４６】
図５に示すように、紫外光を照射することで、ゲート負バイアスでのゲートリーク電流が高くなる。これは紫外光を照射することで半導体層２２に少数キャリアである正孔が励起されることにより、空乏層の拡がりが抑制され、ゲート絶縁膜２４に高い電界が印加されるためである。
【００４７】
図６は、本実施形態の半導体デバイス検査方法の効果の説明図である。ＭＯＳキャパシタに電気的ストレスを印加する前後のゲートキャパシタンスの変化を示す図である。横軸はキャパシタンス測定時のゲート電圧、縦軸はゲートキャパシタンスである。
【００４８】
半導体層２２がｎ型のＳｉＣであるＭＯＳキャパシタに、ＳｉＣのバンドギャップより高いエネルギーを備える紫外光を照射しながら、ゲート電極２６に第１の条件として、−２０Ｖの負バイアスを、１０００秒の間、定電圧ストレスとして印加した。その後、紫外線の照射を停止してゲートキャパシタンスを測定した。この際、第１の条件よりもゲート電圧の絶対値が低い第２の条件、すなわち、−３Ｖ〜０Ｖで測定した。比較のため、ｎ型のＳｉＣであるＭＯＳキャパシタに、紫外光を照射しないで定電圧ストレスを印加して同様にゲートキャパシタンスを測定した。
【００４９】
図６に示すように、ストレス印加時に紫外光を照射しなかった場合は、ストレス印加前後のフラットバンド電圧の値はほとんど変化していない。これは、半導体層２２に空乏層が伸びるため、ゲート絶縁膜２４に十分な電圧ストレスが印加されなかったためと考えられる。
【００５０】
一方、ストレス印加時に紫外光を照射した場合は、フラットバンド電圧の値に変化が見られる。これは、半導体層２２の空乏層の伸びが抑制され、ゲート絶縁膜２４に十分な電界が印加されたためと考えられる。すなわち、ゲート絶縁膜２４への高電界の印加により、ゲート絶縁膜２４中へのキャリアのトラップ等が生じ、フラットバンド電圧の変動（シフト）が生じたためと考えられる。
【００５１】
この結果、紫外光を照射することで、ＭＯＳキャパシタに十分な電気的ストレスが印加され、ｎ型のＭＯＳキャパシタのゲート負バイアスの信頼性試験が実現できることが明らかになった。
【００５２】
図７は、本実施形態の半導体デバイス検査方法の効果の説明図である。ＭＯＳキャパシタとＭＯＳＦＥＴの信頼性評価の相関関係を示す。
【００５３】
２つの異なるプロセス条件（絶縁膜条件Ａ、絶縁膜条件Ｂ）で絶縁膜を形成し、ＳｉＣのＭＯＳキャパシタとＭＯＳＦＥＴを作製した。ＭＯＳキャパシタは、半導体層２２がｎ型のＭＯＳキャパシタである。ＭＯＳＦＥＴは、ｎ型の半導体層にイオン注入により形成されたｐ型のチャネル領域およびｎ型のソース領域を備えるｎ型のＭＯＳＦＥＴである。
【００５４】
２つの異なる絶縁膜条件のＭＯＳキャパシタには、それぞれ、ＳｉＣのバンドギャップより高いエネルギーを備える紫外光を照射しながら、ゲート電極２６に−２０Ｖの負バイアスを、１０００秒の間、定電圧ストレスとして印加した。その後、紫外線の照射を停止してゲートキャパシタンスを測定し、フラットバンド電圧の変動量を評価した。
【００５５】
２つの異なる絶縁膜条件のＭＯＳＦＥＴには、それぞれ、紫外光を照射せず、ゲート電極２６に−２０Ｖの負バイアスを、１０００秒の間、定電圧ストレスとして印加した。その後、トランジスタ特性を測定し、しきい値電圧の変動量を評価した。
【００５６】
図７（ａ）にはＭＯＳキャパシタの評価結果、図７（ｂ）にはＭＯＳＦＥＴの評価結果を示す。ＭＯＳＦＥＴのしきい値電圧の変動量が小さい絶縁膜条件Ａでは、ＭＯＳキャパシタのフラットバンド電圧の変動量が小さい。一方、ＭＯＳＦＥＴのしきい値電圧の変動量が大きい絶縁膜条件Ｂでは、ＭＯＳキャパシタのフラットバンド電圧の変動量が大きい。このように、ＭＯＳキャパシタの信頼性評価結果は、ＭＯＳＦＥＴの信頼性評価結果と相関がある。よって、本実施形態のＭＯＳキャパシタの信頼性評価が、最終製品のＭＯＳＦＥＴの信頼性を評価する上で有効であることが明らかになった。
【００５７】
通常、ゲート絶縁膜の信頼性の評価はＭＯＳＦＥＴを作製して行われる。しかし、特に、ワイドバンドギャップ半導体を用いたＭＯＳＦＥＴの作製は、Ｓｉを用いたＭＯＳＦＥＴの作製と比較して時間がかかりコストが高い。特に、ＳｉＣのＭＯＳＦＥＴの作製には、８００℃程度まで基板温度を上昇させた状態でのイオン注入や、１９００℃程度での結晶性回復又は活性化アニールが必要であり、ＭＯＳＦＥＴの作製自体が困難であるという問題がある。このため、ＭＯＳＦＥＴにかえて、より簡易に作製できるＭＯＳキャパシタを用いてゲート絶縁膜の評価を行うことが望ましい。もっとも、ＭＯＳキャパシタを用いる場合、半導体層２２側に空乏層が伸びるバイアス条件、具体的には、半導体層２２がｎ型の場合はゲート負バイアス条件、半導体層２２がｐ型の場合はゲート正バイアス条件で、ゲート絶縁膜２４に十分な電界が印加できず、信頼性の評価が困難であった。
【００５８】
また、特に、ｐ型のＳｉＣのウェハは入手が困難なため、ＳｉＣを用いた半導体デバイスでは、ＭＯＳキャパシタによるゲート負バイアス条件での信頼性評価が困難であった。
【００５９】
本実施形態の半導体デバイス検査装置および半導体デバイス検査方法によれば、紫外光の照射により少数キャリアを半導体層２２に励起することで、半導体層２２側に空乏層が伸びるバイアス条件であっても、効果的にＭＯＳキャパシタによるゲート絶縁膜の信頼性評価を行うことが可能となる。
【００６０】
なお、本実施形態の半導体デバイス検査装置において、光源１６が、紫外光の強度の可変機構を有することが望ましい。紫外光の強度の可変機構を有することで、紫外光の強度を適切に調整し、ゲート絶縁膜２４への過剰な電荷トラップによる信頼性評価の精度低下を抑制できる。
【００６１】
（第２の実施形態）
本実施形態の半導体デバイス検査装置は、電圧の半導体デバイスへの印加と、紫外光の半導体デバイスへの照射を同期して制御する制御部を、さらに備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００６２】
図８は、本実施形態の半導体デバイス検査装置の模式図である。半導体デバイス検査装置２００は、ステージ１０、第１の端子１２、第２の端子１４、光源１６、制御部３０を備えている。
【００６３】
制御部３０は、電圧の半導体デバイス１８への印加と、紫外光の半導体デバイス１８への照射を同期して自動的に制御する機能を備える。具体的には、制御部３０が電源２０と光源１６の制御を同期して自動的に行う。
【００６４】
制御部３０は、例えば、制御回路、制御プログラムを記憶する半導体メモリ等で構成される。
【００６５】
本実施形態の半導体デバイス検査方法は、上述の半導体デバイス検査装置２００を用いる。本実施形態の半導体デバイス検査方法は、第１の条件で半導体層と電極間に電圧を印加することで絶縁膜に電気的ストレスを印加した後、第１の条件よりも半導体層と電極間に印加される電圧の絶対値が低い第２の条件で半導体層と電極間に電圧を印加し、キャパシタの電気特性を評価する。キャパシタの電気特性を評価する際、半導体デバイスへの紫外光の照射を、電気的ストレスの印加の終了に同期して停止する。
【００６６】
本実施形態によれば、電圧の半導体デバイスへの印加と、紫外光の半導体デバイスへの照射を同期して自動的に制御することで、検査時間の短縮を図ることが可能となる。また、光源１６の稼働時間を低減でき、光源１６の動作寿命を延ばすことが可能となる。
【００６７】
なお、例えば、ｎ型の半導体層２２（図２）を用いたＭＯＳキャパシタにストレスを印加する場合、ゲート負バイアス条件の際には光源１６をオンして紫外光を照射し、ゲート正バイアス条件に切り換える際には、バイアス条件の切り替えと同期して光源１６をオフするという制御も可能である。
【００６８】
（第３の実施形態）
本実施形態の半導体デバイス製造方法は、半導体層上に絶縁膜を形成し、絶縁膜上に電極を形成し、半導体層に紫外光を照射し、紫外光を照射した状態で、半導体層がｎ型半導体である場合には電極が負電圧、半導体層がｐ型半導体である場合には電極が正電圧になる条件で半導体層と電極間に電圧を印加する
【００６９】
本実施形態の半導体デバイス製造方法は、例えば、ｎ型のＳｉＣを半導体層２２として用いたＭＯＳＦＥＴの製造方法である。
【００７０】
まず、図２に示すようなＭＯＳキャパシタ構造までを製造する。具体的には、ｎ型のＳｉＣの半導体層２２上に、例えば、シリコン酸化膜のゲート絶縁膜２４を形成する。その後、ゲート絶縁膜２４上に、例えば、多結晶シリコンとアルミニウムの積層膜であるゲート電極２６を形成する。
【００７１】
この段階、すなわちＭＯＳＦＥＴを製造する途中段階で、例えば、第１の実施形態の半導体デバイス検査装置と半導体デバイス検査方法を用いて、ＭＯＳキャパシタの信頼性を評価する。そして、信頼性評価の結果に基づき製造途中のＭＯＳＦＥＴの良否を判断する。
【００７２】
ＭＯＳキャパシタの信頼性評価の結果、所定の基準を満たさなかった半導体ウェハは、例えば、以降の製造工程に流さないという判断を行う。所定の基準を満たした半導体ウェハは以降の製造工程に流しＭＯＳＦＥＴを製造する。
【００７３】
本実施形態の半導体デバイス製造方法によれば、途中工程で不良ウェハを選別することが可能となる。したがって、製造効率の高い半導体デバイス製造方法が実現される。
【００７４】
以上、実施形態では、主に信頼性評価の場合を例に説明したが、信頼性評価に限らず半導体デバイスの初期特性の評価に本発明を適用することも可能である。
【００７５】
また、実施形態では、主にｎ型の半導体層を用いたＭＯＳキャパシタのゲート負バイアス条件の場合を例に説明したが、ｐ型の半導体層を用いたＭＯＳキャパシタのゲート正バイアス条件においても、本発明は有用である。
【００７６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７７】
１２      第１の端子
１４      第２の端子
１６      光源
１８      半導体デバイス
２２      半導体層
２４      ゲート絶縁膜（絶縁膜）
２６      ゲート電極（電極）
３０      制御部
１００    半導体デバイス検査装置
２００    半導体デバイス検査装置
【図１】
2016046352.tif 000003
【図２】
2016046352.tif 000004
【図３】
2016046352.tif 000005
【図４】
2016046352.tif 000006
【図５】
2016046352.tif 000007
【図６】
2016046352.tif 000008
【図７】
2016046352.tif 000009
【図８】
2016046352.tif 000010