(57)【要約】【課題】設計特性が発現し易い半導体デバイスを提供する。【解決手段】半導体デバイスは、ｎ型ドーパント原子以外の不純物原子の総和濃度が、高濃度ｎ型ＩＩＩ族窒化物半導体層２１内において最大ピーク濃度を示し、最大ピーク濃度を示す位置から低濃度ｎ型ＩＩＩ族窒化物半導体層２２側にかけて減少し、高濃度ｎ型ＩＩＩ族窒化物半導体層２１において不純物原子の総和濃度の最大ピーク濃度がｎ型ドーパント原子の濃度より低く、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域において不純物原子の総和濃度がｎ型ドーパント原子の濃度より低い。【選択図】図３
2016025264.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、低濃度ｎ型ＩＩＩ族窒化物半導体層と、高濃度ｎ型ＩＩＩ族窒化物半導体層と、ｎ型ＩＩＩ族窒化物半導体基板と、第２電極と、をこの順に含み、
前記低濃度ｎ型ＩＩＩ族窒化物半導体層および前記高濃度ｎ型ＩＩＩ族窒化物半導体層は、ｎ型ドーパント原子と、前記ｎ型ドーパント原子以外の不純物原子と、を含み、
前記不純物原子の総和濃度は、前記高濃度ｎ型ＩＩＩ族窒化物半導体層内において最大ピーク濃度を示し、前記最大ピーク濃度を示す位置から前記低濃度ｎ型ＩＩＩ族窒化物半導体層側にかけて減少し、
前記高濃度ｎ型ＩＩＩ族窒化物半導体層は、前記ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3以上であり、前記不純物原子の総和濃度の最大ピーク濃度が前記ｎ型ドーパント原子の濃度より低く、
前記低濃度ｎ型ＩＩＩ族窒化物半導体層は、前記ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3未満であり、前記低濃度ｎ型ＩＩＩ族窒化物半導体層の前記高濃度ｎ型ＩＩＩ族窒化物半導体層との界面領域において、前記不純物原子の総和濃度が前記ｎ型ドーパント原子の濃度より低い、半導体デバイス。
【請求項２】
前記低濃度ｎ型ＩＩＩ族窒化物半導体層の前記界面領域において、前記不純物原子の総和濃度が前記ｎ型ドーパント原子の濃度に対して０．５倍未満である請求項１に記載の半導体デバイス。
【請求項３】
前記不純物原子は、マグネシウム原子、カルシウム原子、ストロンチウム原子、バリウム原子、ナトリウム原子、カリウム原子、クロム原子、モリブデン原子、タングステン原子、鉄原子、およびマンガン原子からなる群から選ばれる少なくとも１種類の原子を含む請求項１または請求項２に記載の半導体デバイス。
【請求項４】
前記第１電極と前記低濃度ｎ型ＩＩＩ族窒化物半導体層との間に、少なくとも１層のＩＩＩ族窒化物半導体層をさらに含む請求項１から請求項３のいずれか１項に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高濃度ｎ型ＩＩＩ族窒化物半導体層と低濃度ｎ型ＩＩＩ族窒化物半導体層とを含む半導体デバイスに関する。
【背景技術】
【０００２】
ＧａＮなどのＩＩＩ族窒化物の半導体ウエハは、電子デバイス、発光デバイスなどの半導体デバイスの半導体基板および／または半導体層として好適に用いられる。かかる半導体ウエハを製造するための下地基板としては、その下地基板と半導体ウエハとの間で、格子定数および熱膨張係数を一致させるまたは一致に近づける観点から、半導体ウエハと化学組成が同じまたは近似しているものが優れている。ところが、ＧａＮなどのＩＩＩ族窒化物の下地基板は、非常に高価である。
【０００３】
そこで、特開２００８−３００５６２号公報（特許文献１）は、高特性のＧａＮ系半導体デバイスを低コストで製造するために、ＩＩＩ族窒化物半導体層と下地基板とが貼り合わされ、ＩＩＩ族窒化物半導体層の熱膨脹係数と下地基板の熱膨脹係数との差が４．５×１０-6Ｋ-1以下であり、下地基板の熱伝導率が５０Ｗ・ｍ-1・Ｋ-1以上であるＩＩＩ族窒化物半導体層貼り合わせ基板およびこの貼り合わせ基板を用いて製造したＧａＮ系半導体デバイスを開示する。
【０００４】
また、特開２０１２−１２１７８８号公報（特許文献２）は、半導体デバイスに好適に用いられる高品質のＧａＮ系膜を低コストで製造するために、主面内の熱膨張係数が、ＧａＮ結晶のａ軸方向の熱膨脹係数に比べて、０．８倍より大きく１．２倍より小さい支持基板と、支持基板の主面側に配置されている単結晶膜と、を含む複合基板を用いるＧａＮ系膜の製造方法を開示する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３００５６２号公報
【特許文献２】特開２０１２−１２１７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特開２００８−３００５６２号公報（特許文献１）および特開２０１２−１２１７８８号公報（特許文献２）において、複合基板であるＧａＮ層貼り合わせ基板のＧａＮ層上にＧａＮ系膜を成長させる際に、下地基板および支持基板に含まれるドーパント原子以外の原子が、ＧａＮ系膜内に混入するという問題点があった。ＧａＮ系膜内に混入する不純物原子は、その不純物原子の種類によって、キャリアーのドナー、アクセプター、および／またはトラップとなるため、設計したデバイス特性を発現するのが困難になるという問題点があった。
【０００７】
このため、複合基板のＩＩＩ族窒化物半導体基板上に少なくとも１層のＩＩＩ族窒化物層を成長させる際、ＩＩＩ族窒化物層の厚さ方向におけるドーパント原子以外の不純物原子の濃度をＳＩＭＳ（２次イオン質量分析）法により分析したところ、不純物濃度が、ＩＩＩ族窒化物半導体層のＩＩＩ族窒化物半導体基板との界面領域において最大ピーク濃度を示し、ＩＩＩ族窒化物半導体基板から遠ざかると急激に低下することが見出された。
【０００８】
そこで、複合基板のＩＩＩ族窒化物半導体基板上に少なくとも１層のＩＩＩ族窒化物層を成長させる際、ドーパント原子濃度が高い層内に不純物原子の総和濃度の最大ピークを閉じ込めることにより、設計特性が発現し易い半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のある態様にかかる半導体デバイスは、第１電極と、低濃度ｎ型ＩＩＩ族窒化物半導体層と、高濃度ｎ型ＩＩＩ族窒化物半導体層と、ｎ型ＩＩＩ族窒化物半導体基板と、第２電極と、をこの順に含む。低濃度ｎ型ＩＩＩ族窒化物半導体層および高濃度ｎ型ＩＩＩ族窒化物半導体層は、ｎ型ドーパント原子と、ｎ型ドーパント原子以外の不純物原子と、を含む。不純物原子の総和濃度は、高濃度ｎ型ＩＩＩ族窒化物半導体層内において最大ピーク濃度を示し、最大ピーク濃度を示す位置から低濃度ｎ型ＩＩＩ族窒化物半導体層側にかけて減少する。高濃度ｎ型ＩＩＩ族窒化物半導体層は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3以上であり、不純物原子の総和濃度の最大ピーク濃度がｎ型ドーパント原子の濃度より低い。低濃度ｎ型ＩＩＩ族窒化物半導体層は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3未満であり、低濃度ｎ型ＩＩＩ族窒化物半導体層の高濃度ｎ型ＩＩＩ族窒化物半導体層との界面領域において、不純物原子の総和濃度がｎ型ドーパント原子の濃度より低い。
【発明の効果】
【００１０】
上記によれば、ドーパント原子濃度が高い層内に不純物原子の総和濃度の最大ピークを閉じ込めることができるため、設計特性が発現し易い半導体デバイスを提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明のある態様にかかる半導体デバイスのある例を示す概略断面図である。
【図２】本発明のある態様にかかる半導体デバイスの別の例を示す概略断面図である。
【図３】本発明のある態様にかかる半導体デバイスのｎ型ＩＩＩ族窒化物半導体基板、高濃度ｎ型ＩＩＩ族窒化物半導体層および低濃度ｎ型ＩＩＩ族窒化物半導体層におけるｎ型ドーパント原子の濃度および不純物原子の総和濃度のプロファイルのある例を示す概略図である。
【図４】従来の典型的な半導体デバイスのｎ型ＩＩＩ族窒化物半導体基板、高濃度ｎ型ＩＩＩ族窒化物半導体層および低濃度ｎ型ＩＩＩ族窒化物半導体層におけるｎ型ドーパント原子の濃度および不純物原子の総和濃度のプロファイルのある例を示す概略図である。
【図５】本発明のある態様にかかる半導体デバイスを製造する方法のある例を示す概略断面図である。
【図６】本発明のある態様にかかる半導体デバイスを製造する方法の別の例を示す概略断面図である。
【図７】本発明のある態様にかかる半導体デバイスを製造する方法における複合基板を準備する工程を示す概略断面図である。
【図８】実施例１および比較例１における電圧と電流密度との関係を示すグラフである。
【図９】実施例２および比較例２における電圧と電流密度との関係を示すグラフである。
【発明を実施するための形態】
【００１２】
＜本発明の実施形態の説明＞
本発明のある実施形態にかかる半導体デバイスは、第１電極と、低濃度ｎ型ＩＩＩ族窒化物半導体層と、高濃度ｎ型ＩＩＩ族窒化物半導体層と、ｎ型ＩＩＩ族窒化物半導体基板と、第２電極と、をこの順に含む。低濃度ｎ型ＩＩＩ族窒化物半導体層および高濃度ｎ型ＩＩＩ族窒化物半導体層は、ｎ型ドーパント原子と、ｎ型ドーパント原子以外の不純物原子と、を含む。不純物原子の総和濃度は、高濃度ｎ型ＩＩＩ族窒化物半導体層内において最大ピーク濃度を示し、最大ピーク濃度を示す位置から低濃度ｎ型ＩＩＩ族窒化物半導体層側にかけて減少する。高濃度ｎ型ＩＩＩ族窒化物半導体層は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3以上であり、不純物原子の総和濃度の最大ピーク濃度がｎ型ドーパント原子の濃度より低い。低濃度ｎ型ＩＩＩ族窒化物半導体層は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3未満であり、低濃度ｎ型ＩＩＩ族窒化物半導体層の高濃度ｎ型ＩＩＩ族窒化物半導体層との界面領域において、不純物原子の総和濃度がｎ型ドーパント原子の濃度より低い。
【００１３】
本実施形態の半導体デバイスは、ｎ型ドーパント原子以外の不純物原子の総和濃度が、高濃度ｎ型ＩＩＩ族窒化物半導体層内において最大ピーク濃度を示し、最大ピーク濃度を示す位置から低濃度ｎ型ＩＩＩ族窒化物半導体層側にかけて減少し、高濃度ｎ型ＩＩＩ族窒化物半導体層において不純物原子の総和濃度の最大ピーク濃度がｎ型ドーパント原子の濃度より低く、低濃度ｎ型ＩＩＩ族窒化物半導体層の高濃度ｎ型ＩＩＩ族窒化物半導体層との界面領域において不純物原子の総和濃度がｎ型ドーパント原子の濃度より低いため、すなわち、高濃度ｎ型ＩＩＩ族窒化物半導体層内に不純物原子の総和濃度の最大ピークを閉じ込めることができるため、高い設計デバイス特性が発現し易い。
【００１４】
本実施形態の半導体デバイスにおいては、低濃度ｎ型ＩＩＩ族窒化物半導体層の上記界面領域において、不純物原子の総和濃度がｎ型ドーパント原子の濃度に対して０．５倍未満とすることができる。これにより、高い設計デバイス特性がより発現し易い。
【００１５】
本実施形態の半導体デバイスにおいて、不純物原子は、マグネシウム（Ｍｇ）原子、カルシウム（Ｃａ）原子、ストロンチウム（Ｓｒ）原子、バリウム（Ｂａ）原子、ナトリウム（Ｎａ）原子、カリウム（Ｋ）原子、クロム（Ｃｒ）原子、モリブデン（Ｍｏ）原子、タングステン（Ｗ）原子、鉄（Ｆｅ）原子、およびマンガン（Ｍｎ）原子からなる群から選ばれる少なくとも１種類の原子を含むことができる。かかる不純物原子に注目することにより、高い設計デバイス特性が発現し易い。
本実施形態の半導体デバイスにおいて、第１電極と低濃度ｎ型ＩＩＩ族窒化物半導体層との間に、少なくとも１層のＩＩＩ族窒化物半導体層をさらに含むことができる。かかる構造の半導体デバイスについても、高い設計デバイス特性が発現し易い。
【００１６】
＜本発明の実施形態の詳細＞
［半導体デバイス］
図１〜図３を参照して、本実施形態の半導体デバイスは、第１電極３１と、低濃度ｎ型ＩＩＩ族窒化物半導体層２２と、高濃度ｎ型ＩＩＩ族窒化物半導体層２１と、ｎ型ＩＩＩ族窒化物半導体基板１３と、第２電極３２と、をこの順に含む。低濃度ｎ型ＩＩＩ族窒化物半導体層２２および高濃度ｎ型ＩＩＩ族窒化物半導体層２１は、ｎ型ドーパント原子と、ｎ型ドーパント原子以外の不純物原子と、を含む。不純物原子の総和濃度は、高濃度ｎ型ＩＩＩ族窒化物半導体層２１内において最大ピーク濃度を示し、最大ピーク濃度を示す位置から低濃度ｎ型ＩＩＩ族窒化物半導体層２２側にかけて減少する。高濃度ｎ型ＩＩＩ族窒化物半導体層２１は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3以上であり、不純物原子の総和濃度の最大ピーク濃度がｎ型ドーパント原子の濃度より低い。低濃度ｎ型ＩＩＩ族窒化物半導体層２２は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3未満であり、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域において、不純物原子の総和濃度がｎ型ドーパント原子の濃度より低い。
【００１７】
本実施形態の半導体デバイス２は、ｎ型ドーパント原子以外の不純物原子の総和濃度が、高濃度ｎ型ＩＩＩ族窒化物半導体層２１内において最大ピーク濃度を示し、最大ピーク濃度を示す位置から低濃度ｎ型ＩＩＩ族窒化物半導体層２２側にかけて減少し、高濃度ｎ型ＩＩＩ族窒化物半導体層２１において不純物原子の総和濃度の最大ピーク濃度がｎ型ドーパント原子の濃度より低く、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域において不純物原子の総和濃度がｎ型ドーパント原子の濃度より低いため、すなわち、高濃度ｎ型ＩＩＩ族窒化物半導体層２２内に不純物原子の総和濃度の最大ピークを閉じ込めることができるため、高い設計デバイス特性が発現し易い。
【００１８】
図３および図４に、ＳＩＭＳ（２次イオン質量分析）法により得られる、半導体デバイスの半導体層２０の低濃度ｎ型ＩＩＩ族窒化物半導体層２２から高濃度ｎ型ＩＩＩ族窒化物半導体層２１を経てｎ型ＩＩＩ族窒化物半導体基板１３の内部までの深さ方向へのｎ型ドーパント原子およびそれ以外の不純物原子の総和濃度のプロファイルを示す。図３および図４において、Ｄはｎ型ドーパント原子の濃度を示し、Ｉは不純物原子の総和濃度を示す。図３に示す本実施形態の半導体デバイス２においては、不純物原子の総和濃度の最大ピークが高濃度ｎ型ＩＩＩ族窒化物半導体層２１内に閉じ込められることにより、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域において不純物原子の総和濃度がｎ型ドーパント原子の濃度より低くなっているため、高い設計デバイス特性が発現し易い。これに対し、図４に示す従来の典型的な半導体デバイスにおいては、不純物原子の総和濃度の最大ピークが高濃度ｎ型ＩＩＩ族窒化物半導体層２１内に閉じ込められていないことから、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域において不純物原子の総和濃度がｎ型ドーパント原子の濃度より高くなっているため、高い設計デバイス特性が発現し難い。
【００１９】
本実施形態の半導体デバイス２においては、高い設計デバイス特性がより発現し易い観点から、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高密度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域において、不純物原子の総和濃度は、ｎ型ドーパント原子の濃度に対して、０．５倍未満が好ましく、０．２倍未満がより好ましく、０．１倍未満がさらに好ましい。
【００２０】
本実施形態の半導体デバイス２において、半導体層に含まれ易い特定の不純物原子に注目することにより高い設計デバイス特性が発現し易い観点から、上記不純物原子は、マグネシウム（Ｍｇ）原子、カルシウム（Ｃａ）原子、ストロンチウム（Ｓｒ）原子、バリウム（Ｂａ）原子、ナトリウム（Ｎａ）原子、カリウム（Ｋ）原子、クロム（Ｃｒ）原子、モリブデン（Ｍｏ）原子、タングステン（Ｗ）原子、鉄（Ｆｅ）原子、およびマンガン（Ｍｎ）原子からなる群から選ばれる少なくとも１種類の原子を含むことができる。
本実施形態の半導体デバイス２において、高い設計デバイス特性が発現し易い観点から、第１電極３１と低濃度ｎ型ＩＩＩ族窒化物半導体層２２との間に、少なくとも１層のＩＩＩ族窒化物半導体層２３をさらに含むことができる。
【００２１】
（ｎ型ドーパント原子）
ｎ型ドーパント原子とは、半導体デバイス２の半導体層２０およびｎ型ＩＩＩ族窒化物半導体基板１３にｎ型導電性を付与するために添加される原子をいう。半導体層２０およびｎ型ＩＩＩ族窒化物半導体基板１３にｎ型導電性を付与するｎ型ドーパント原子は、たとえば、シリコン（Ｓｉ）原子、酸素（Ｏ）原子などが挙げられる。半導体層２０およびｎ型ＩＩＩ族窒化物半導体基板１３のｎ型ドーパント原子の濃度はＳＩＭＳ法により分析される。
【００２２】
（不純物原子）
不純物原子とは、ｎ型ドーパント原子以外の意図せずに半導体層２０に混入される不純物原子をいう。図５および図６を参照して、不純物原子は、高濃度ｎ型ＩＩＩ族窒化物半導体層２１および低濃度ｎ型ＩＩＩ族窒化物半導体層２２などの半導体層２０の成長の際にｎ型ＩＩＩ族窒化物半導体基板１３を支持する支持基板１１から由来するものであり、支持基板の種類に応じて異なる。支持基板１１がムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）基板などの酸化物基板の場合には、Ｍｇ原子、Ｃａ原子、Ｓｒ原子、Ｂａ原子、Ｎａ原子、Ｋ原子、Ｃｒ原子、Ｆｅ原子などが挙げられる。支持基板１１がＭｏ基板、Ｗ基板などの金属基板の場合には、Ｍｏ原子、Ｗ原子、Ｃｒ原子、Ｍｎ原子などが挙げられる。すなわち、不純物原子は、Ｍｇ原子、Ｃａ原子、Ｓｒ原子、Ｂａ原子、Ｎａ原子、Ｋ原子、Ｃｒ原子、Ｍｏ原子、Ｗ原子、Ｆｅ原子、およびＭｎ原子からなる群から選ばれる少なくとも１種類の原子を含むことができる。
【００２３】
不純物原子の総和濃度とは、各種不純物原子の濃度の総和の濃度をいう。半導体層および半導体基板の不純物原子の総和濃度は、ＳＩＭＳ法により分析される。図３を参照して、不純物原子の総和濃度は、高濃度ｎ型ＩＩＩ族窒化物半導体層２１内において最大ピーク濃度を示し、最大ピーク濃度を示す位置から低濃度ｎ型ＩＩＩ族窒化物半導体層２２側にかけて減少する。
【００２４】
（ｎ型ＩＩＩ族窒化物半導体基板）
ｎ型ＩＩＩ族窒化物半導体基板１３は、その上に高濃度ｎ型ＩＩＩ族窒化物半導体層２１および低濃度ｎ型ＩＩＩ族窒化物半導体層２２を配置するための基板をいう。ｎ型ＩＩＩ族窒化物半導体基板１３のｎ型ドーパント原子の濃度は、特に制限はないが、半導体デバイスの特性を高める観点から、１×１０16ｃｍ-3以上１×１０20ｃｍ-3以下が好ましく、１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下がより好ましい。
【００２５】
（高濃度ｎ型ＩＩＩ族窒化物半導体層）
高濃度ｎ型ＩＩＩ族窒化物半導体層２１は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3以上である層をいう。半導体デバイスの特性を高める観点から、８×１０17ｃｍ-3以上が好ましく、１×１０18ｃｍ-3以上がより好ましい。また、高濃度ｎ型ＩＩＩ族窒化物半導体層２１は、半導体デバイスの高い設計特性が発現し易い観点から、不純物原子の総和濃度の最大ピーク濃度がｎ型ドーパント原子の濃度より低く、０．５倍未満が好ましく、０．１倍未満がより好ましい。さらに、高濃度ｎ型ＩＩＩ族窒化物半導体層の厚さは、特に制限はないが、高濃度ｎ型ＩＩＩ族窒化物半導体層２２内に不純物原子の総和濃度の最大ピークを閉じ込める観点から、１μｍ以上が好ましく、２μｍ以上がより好ましい。
【００２６】
（低濃度ｎ型ＩＩＩ族窒化物半導体層）
低濃度ｎ型ＩＩＩ族窒化物半導体層２２は、ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3未満である層をいう。半導体デバイスの特性を高める観点から、８×１０16ｃｍ-3未満が好ましく、３×１０16ｃｍ-3未満がより好ましい。また、低濃度ｎ型ＩＩＩ族窒化物半導体層２２は、半導体デバイスの高い設計特性が発現し易い観点から、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域において、不純物原子の総和濃度がｎ型ドーパント原子の濃度より低く、０．８倍未満が好ましく、０．５倍未満がより好ましい。
ここで、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域におけるｎ型ドーパント原子の濃度および不純物原子の総和濃度は、ＳＩＭＳ法において、高濃度ｎ型ＩＩＩ族窒化物半導体層２１と低濃度ｎ型ＩＩＩ族窒化物半導体層２２との界面（ｎ型ドーパント原子の濃度が１×１０17ｃｍ-3の面）から低濃度ｎ型ＩＩＩ族窒化物半導体層２２側に２００ｎｍ以上５００ｎｍ以下入った領域における平均濃度をいう。高濃度ｎ型ＩＩＩ族窒化物半導体層２１と低濃度ｎ型ＩＩＩ族窒化物半導体層２２との界面から低濃度ｎ型ＩＩＩ族窒化物半導体層２２側に２００ｎｍ以上入るのは、ＳＩＭＳ法において高濃度ｎ型ＩＩＩ族窒化物半導体層２１におけるｎ型ドーパント原子の影響を含まないようにするためである。
【００２７】
（第１電極）
第１電極３１は、半導体デバイス２に適したものであれば特に制限はなく、半導体層２０とショットキー接触するショットキー電極であっても、半導体層２０とオーミック接触するオーミック電極であってもよい。
【００２８】
（第２電極）
第２電極３２は、半導体デバイス２に適したものであれば特に制限はないが、半導体デバイス２の特性を高くする観点から、ＩＩＩ族窒化物半導体基板１３とオーミック接触するオーミック電極であることが好ましい。
【００２９】
（ＩＩＩ族窒化物半導体層）
図２に示される第１電極３１と低濃度ｎ型ＩＩＩ族窒化物半導体層２２との間に含まれ得る少なくとも１層のＩＩＩ族窒化物半導体層２３は、特に制限はなく、半導体デバイス２の種類に応じて、ｎ型ＩＩＩ族窒化物半導体層であっても、ｐ型ＩＩＩ族窒化物半導体層であってもよい。
【００３０】
（半導体デバイスのある例）
図１を参照して、本実施形態の半導体デバイス２のある例は、第１電極３１と、低濃度ｎ型ＩＩＩ族窒化物半導体層２２と、高濃度ｎ型ＩＩＩ族窒化物半導体層２１と、ｎ型ＩＩＩ族窒化物半導体基板１３と、第２電極３２と、をこの順に含み、第１電極３１がショットキー電極で、第２電極がオーミック電極であるＳＢＤ（ショットキーバリアダイオード）である。
【００３１】
（半導体デバイスの別の例）
図２を参照して、本実施形態の半導体デバイス２の別の例は、第１電極３１と、ＩＩＩ族窒化物半導体層２３と、低濃度ｎ型ＩＩＩ族窒化物半導体層２２と、高濃度ｎ型ＩＩＩ族窒化物半導体層２１と、ｎ型ＩＩＩ族窒化物半導体基板１３と、第２電極３２と、をこの順に含み、第１電極３１がオーミック電極で、ＩＩＩ族窒化物半導体層２３がｐ型ＩＩＩ族窒化物半導体層で、第２電極がオーミック電極であるＰＮＤ（ＰＮ接合ダイオード）である。
【００３２】
（半導体デバイスの製造方法）
図５および図６を参照して、本実施形態の半導体デバイス２の製造方法は、特に制限はないが、半導体デバイス２を効率よく製造する観点から、支持基板１１とｎ型ＩＩＩ族窒化物半導体基板１３とが貼り合わされた複合基板１を準備する工程（図５（Ａ）、図６（Ａ））と、半導体層２０を形成する工程（図５（Ｂ）、図６（Ｂ））と、第１電極３１を形成する工程（図５（Ｃ）および（Ｄ）、図６（Ｃ））と、支持基板１１を除去する工程（図５（Ｅ）、図６（Ｄ））と、第２電極３２を形成する工程（図５（Ｆ）、図６（Ｅ））と、を含む。
【００３３】
まず、図５（Ａ）、図６（Ａ）および図７を参照して、複合基板１を準備する工程は、特に制限はないが、複合基板１を効率よく準備する観点から、支持基板１１の主面上に接合膜１２ａを形成するサブ工程（図７（Ａ））と、ｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂの主面上に接合膜１２ｂを形成するサブ工程（図７（Ｂ））と、支持基板１１に形成された接合膜１２ａとｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂに形成された接合膜１２ｂとを貼り合わせることにより接合基板１Ｌを形成するサブ工程（図７（Ｃ））と、接合基板１Ｌのｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂのｎ型ＩＩＩ族窒化物半導体基板１３を残してそれ以外の型ＩＩＩ族窒化物半導体バルク基板１３Ｂｒを除去することにより複合基板を形成するサブ工程（図７（Ｄ））と、を含む。
【００３４】
ここで、接合膜１２ａ，１２ｂは、特に制限はないが、ｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂとの接合強度を高める観点から、ＳｉＯ2膜、ＳｉＮx膜などが好ましい。支持基板１１と接合膜１２ａ，１２ｂを形成する方法は、品質のよい接合膜１２ａを効率的に形成する観点から、スパッタ法、ＣＶＤ（化学気相堆積）法、ＰＬＤ（パルスレーザ堆積）法、ＭＢＥ（分子線成長）法、ＥＢ（電子線）蒸着法などが好ましい。支持基板１１に形成された接合膜１２ａとｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂに形成された接合膜１２ｂとを貼り合わせる方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性させた後に室温（たとえば２５℃）〜４００℃程度の低温で接合する表面活性化法などが好適である。かかる貼り合わせにより、接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２が形成され、支持基板１１とｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂとが接合膜１２を介在させて接合されて、接合基板１Ｌが形成される。
また、接合基板１Ｌのｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂのｎ型ＩＩＩ族窒化物半導体基板１３を残してそれ以外の型ＩＩＩ族窒化物半導体バルク基板１３Ｂｒを除去する方法は、特に制限はなく、たとえば、ｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂの接合膜１２との界面から内部に所定の深さ（たとえば１０μｍ以上２５０μｍ以下）の深さの位置で切断する方法が挙げられる。ｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂを切断する方法は、特に制限はなく、ワイヤーソー、ブレードソー、レーザ加工、放電加工、ウォータージェットなどの方法が挙げられる。
【００３５】
また、図７（Ｄ）を参照して、残りのｎ型ＩＩＩ族窒化物半導体バルク基板１３Ｂｒは、その主面を研磨することにより、繰り返し用いることができる。
【００３６】
次に、図５（Ｂ）および図６（Ｂ）を参照して、半導体層２０を形成する工程において、ＳＢＤを製造する場合は図５（Ｂ）に示すように半導体層２０として高濃度ｎ型ＩＩＩ族窒化物半導体層２１および低濃度ｎ型ＩＩＩ族窒化物半導体層２２を形成し、ＰＮＤを製造する場合は図６（Ｂ）に示すように半導体層２０として高濃度ｎ型ＩＩＩ族窒化物半導体層２１、低濃度ｎ型ＩＩＩ族窒化物半導体層２２およびさらなるＩＩＩ族窒化物半導体層２３であるｐ型ＩＩＩ族窒化物半導体層を形成する。それらの半導体層２０を形成する方法は、特に制限はないが、品質の高い半導体層２０をエピタキシャル成長させる観点から、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法、ＨＶＰＥ（ハイドライド気相成長）法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好ましい。
【００３７】
半導体層２０を形成する工程において、たとえばＭＯＣＶＤ法により複合基板１のｎ型ＩＩＩ族窒化物半導体基板１３上に半導体層２０を形成させる際に、複合基板１が高温でアンモニアなどの腐食性ガス雰囲気中に晒されるため、複合基板１の支持基板１１がエッチングされ、その中に含まれる原子が拡散して複合基板１のｎ型ＩＩＩ族窒化物半導体基板１３上に堆積するため、半導体層２０の成長初期に多くのドーパント原子以外の不純物原子が混入する。このため、図３および図４に示すように、不純物原子の総和濃度が、半導体層２０のｎ型ＩＩＩ族窒化物半導体基板１３との界面領域において最大ピーク濃度を示し、ｎ型ＩＩＩ族窒化物半導体基板から遠ざかると急激に低下する。そこで、図３を参照して、高濃度ｎ型ＩＩＩ族窒化物半導体層２１内に不純物原子の総和濃度の最大ピークを閉じ込めるに十分な厚さまで高濃度ｎ型ＩＩＩ族窒化物半導体層２１を成長させることにより、低濃度ｎ型ＩＩＩ族窒化物半導体層２２に混入する不純物原子の総和濃度を低減することができ、半導体デバイスの高い設計特性が発現し易くなる。
【００３８】
次に、図５（Ｃ）および（Ｄ）ならびに図６（Ｃ）を参照して、第１電極３１を形成する工程において、ＳＢＤを製造する場合は図５（Ｃ）に示すように開口部を有する絶縁膜４０を形成した後図５（Ｄ）に示すように絶縁膜４０の開口部低濃度ｎ型ＩＩＩ族窒化物半導体層２１上および開口部周縁近傍領域（たとえば開口部周縁から５０μｍまでの距離の領域）の絶縁膜４０上に第１電極３１としてショットキー電極を形成し、ＰＮＤを製造する場合には図６（Ｃ）に示すようにＩＩＩ族窒化物半導体層２３であるｐ型ＩＩＩ族窒化物半導体層の少なくとも一部上に第１電極３１としてオーミック電極を形成する。ここで、第１電極３１を形成する方法は、特に制限はなく、ＥＢ（電子線）蒸着法、抵抗加熱蒸着法、スパッタ法などが挙げられる。
【００３９】
次に、図５（Ｅ）および図６（Ｄ）を参照して、支持基板１１を除去する工程において、支持基板１１および接合膜１２を除去する。支持基板１１および接合膜１２の除去方法は、それらの材料の種類に応じて異なる。支持基板１１がムライト基板などの酸化物基板の場合はフッ化水素酸などによるエッチングにより除去し、支持基板１１がＭｏ基板、Ｗ基板などの金属基板の場合は希硝酸（たとえば硝酸濃度が５質量％〜５０質量％程度）などによるエッチングにより除去することができる。接合膜１２がＳｉＯ2膜、ＳｉＮx膜などの場合はフッ化水素酸などによるエッチングにより除去することができる。また、支持基板１１および接合膜１２は、切削、研削、および／または研磨によっても除去することができる。
【００４０】
次に、図５（Ｆ）および図６（Ｅ）を参照して、第２電極３２を形成する工程において、ｎ型ＩＩＩ族窒化物半導体基板１３上（半導体層２０が形成されていない側上）に第２電極３２としてオーミック電極を形成する。第２電極３２を形成する工程は、特に制限はなく、ＥＢ（電子線）蒸着法、抵抗加熱蒸着法、スパッタ法などが挙げられる。
【実施例】
【００４１】
（実施例１）
１．複合基板の準備
まず、図５（Ａ）および図７を参照して、支持基板１１とｎ型ＩＩＩ族窒化物半導体基板１３とが接合膜１２を介在させて貼り合わされた複合基板１を準備した。ここで、支持基板１１は線熱膨張係数が５．９×１０-6Ｋ-1である厚さ５００μｍのムライト基板であり、ｎ型ＩＩＩ族窒化物半導体基板１３はｎ型ドーパント原子であるＳｉ原子の濃度が１×１０18ｃｍ-3である厚さ１００μｍのｎ型ＧａＮ層であり、接合膜１２は厚さ５００ｎｍのＳｉＯ2膜であった。
【００４２】
２．半導体層の形成
次に、図５（Ｂ）を参照して、複合基板１のｎ型ＩＩＩ族窒化物半導体基板１３上に、ＭＯＣＶＤ法により、半導体層２０として高濃度ｎ型ＩＩＩ族窒化物半導体層２１および低濃度ｎ型ＩＩＩ族窒化物半導体層２２をエピタキシャル成長させた。高濃度ｎ型ＩＩＩ族窒化物半導体層２１はｎ型ドーパント原子であるＳｉ原子の濃度が１×１０18ｃｍ-3である厚さ２μｍのｎ+型ＧａＮ層であり、低濃度ｎ型ＩＩＩ族窒化物半導体層２２は最表面（半導体デバイスにおいて第１電極３１側となる主面）におけるｎ型ドーパント原子であるＳｉ原子の濃度が８×１０15ｃｍ-3となるように設計した厚さ７μｍのｎ-型ＧａＮ層であった。
【００４３】
ここで、半導体層２０を形成した複合基板１の一部を評価用に切り出して、ＳＩＭＳ法により、半導体層２０の低濃度ｎ型ＩＩＩ族窒化物半導体層２２から高濃度ｎ型ＩＩＩ族窒化物半導体層２１を経てｎ型ＩＩＩ族窒化物半導体基板１３の内部までの深さ方向にｎ型ドーパント原子およびそれ以外の不純物原子の濃度のプロファイルを得た。ｎ型ドーパント原子としてＳｉ原子の濃度を分析し、不純物原子としてＭｇ原子、Ｆｅ原子、Ｃｒ原子、Ｃａ原子、Ｓｒ原子およびＮａ原子の各濃度および総和濃度を分析した。
【００４４】
低濃度ｎ型ＩＩＩ族窒化物半導体層２２のｎ型ドーパント原子であるＳｉ原子の濃度は、最表面から高濃度ｎ型ＩＩＩ族窒化物半導体層２１にかけて緩やかに上昇しており、最表面から１μｍの深さの地点で８×１０15ｃｍ-3、６μｍの深さの地点で１．３×１０16ｃｍ-3〜１．５×１０16ｃｍ-3であった。
【００４５】
また、不純物原子濃度は、半導体層２０のｎ型ＩＩＩ族窒化物半導体基板１３との界面から３００ｎｍの深さの位置（すなわち、高濃度ｎ型ＩＩＩ族窒化物半導体層２１内）で最大ピーク濃度となり、さらに深くなるにつれて急激に低減した。表１に、低濃度ｎ型ＩＩＩ族窒化物半導体層２２の高濃度ｎ型ＩＩＩ族窒化物半導体層２１との界面領域（さらに具体的には、その界面から低濃度ｎ型ＩＩＩ族窒化物半導体層２２側に２００ｎｍ以上５００ｎｍ以下入った領域）における平均Ｓｉ原子濃度および不純物原子の平均総和濃度を示した。
【００４６】
ここで、本実施例および後述の比較例１においては、Ｓｒ原子およびＮａ原子の各濃度は、いずれも測定限界（それぞれ１×１０13ｃｍ-3未満）であったため、表１では記載せず、総和濃度への加算も行わなかった。また、界面領域における平均濃度とは、界面領域における幾何平均濃度を示したものであった。
【００４７】
【表１】
2016025264.tif 000003
【００４８】
３．第１電極の形成
次に、図５（Ｃ）を参照して、低濃度ｎ型ＩＩＩ族窒化物半導体層２２上に、プラズマＣＶＤ法により、絶縁膜４０として厚さ５００ｎｍのＳｉＮx膜を形成した。次いで、ＲＴＡ（高速アニール炉）を用いて窒素雰囲気中６００℃で３分間アニールした。次いで、フォトリソグラフィー法により形成した開口部を有するレジストマスクを用いて、バッファードフッ酸（ダイキン社製ＢＨＦ−１１０）でエッチングすることにより、ＳｉＮx膜に直径５６５μｍの開口部を形成した。エッチング後、レジストマスクをアセトンを用いて除去した。
【００４９】
次いで、図５（Ｄ）を参照して、絶縁膜４０の開口部の低濃度ｎ型ＩＩＩ族窒化物半導体層２２上および開口部周縁近傍領域の絶縁膜４０上に、フォトリソグラフィー法により形成した開口部を有するレジストマスクを用いて、ＥＢ蒸着法により、厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層を形成し、レジストマスクをアセトンを用いてリフトオフした後、ＲＴＡを用いて窒素雰囲気中４００℃で３分間アニールすることにより、第１電極３１として直径６００μｍのショットキー電極を形成した。さらに、フォトリソグラフィー法によりショットキー電極の凹部に開口部が一致したレジストマスクを形成し、ＥＢ蒸着法により、厚さ２０ｎｍのＴｉ層および厚さ６００ｎｍのＡｕ層を形成することにより、パッド電極を形成した。
【００５０】
４．支持基板の除去
次に、図５（Ｅ）を参照して、研磨装置を用いて、支持基板１１および接合膜１２を研磨により除去した後、ｎ型ＩＩＩ族窒化物半導体基板１３を１０μｍの深さまで研磨した。次いで、研磨により露出したｎ型ＩＩＩ族窒化物半導体基板１３の主面側をＩＣＰ−ＲＩＥ（誘導結合プラズマ−反応性イオンエッチング）によりエッチングすることにより研磨ダメージ層を除去した。
【００５１】
５．第２電極の形成
次に、図５（Ｆ）を参照して、ｎ型ＩＩＩ族窒化物半導体基板１３の研磨ダメージ層を除去した主面上に、ＥＢ蒸着法により、厚さ２０ｎｍのＡｌ層、厚さ２０ｎｍのＴｉ層および厚さ６００ｎｍのＡｕ層を形成することにより、第２電極３２としてオーミック電極を形成した。こうして、半導体デバイス２としてＳＢＤが得られた。
【００５２】
６．チップ化、実装
得られた半導体デバイス２を、レーザスクライバでけがき線を形成しけがき線に沿って劈開することにより、１５００μｍ×１５００μｍのチップに分割した。そのチップを、その第２電極３２側をＡｕＳｎはんだによりステムにダイボンディングし、その第１電極３１側をステムにワイヤボンディングすることにより、実装した。
【００５３】
７．半導体デバイス特性評価
実装したＳＢＤの電圧−電流密度特性を、カーブトレーサで評価して、図８の曲線Ｓ１に示した。
【００５４】
（比較例１）
高濃度ｎ型ＩＩＩ族窒化物半導体層の厚さを０．５μｍとしたこと以外は、実施例１と同様にして、ＳＩＭＳ法により半導体層の低濃度ｎ型ＩＩＩ族窒化物半導体層から高濃度ｎ型ＩＩＩ族窒化物半導体層を経てｎ型ＩＩＩ族窒化物半導体基板の内部までの深さ方向にｎ型ドーパント原子およびそれ以外の不純物原子の濃度のプロファイルを得るとともに、ＳＢＤを作製し、ＳＢＤの電圧−電流密度特性を評価した。それらの結果を、実施例１の場合と同様に、表１および図８の曲線Ｒ１に示した。
【００５５】
表１を参照して、半導体デバイスであるＳＢＤの低濃度ｎ型ＩＩＩ族窒化物半導体層の高濃度ｎ型ＩＩＩ族窒化物半導体層との界面領域におけるｎ型ドーパント原子の濃度であるＳｉ原子の濃度と不純物原子の総和濃度に関して、比較例１では不純物原子の総和濃度がｎ型ドーパント原子の濃度より高かったのに対し、実施例１では不純物原子の総和濃度がｎ型ドーパント原子の濃度より低くなった。これにより、比較例１のＳＢＤに比べて実施例１のＳＢＤでは、不純物原子の総和濃度の最大ピークが高濃度ｎ型ＩＩＩ族窒化物半導体層内により閉じ込められていることが分かった。
【００５６】
図８を参照して、比較例１のＳＢＤに比べて実施例１のＳＢＤのオン抵抗値が低下していた。すなわち、比較例１のＳＢＤに比べて実施例１のＳＢＤは、不純物原子の総和濃度の最大ピークが高濃度ｎ型ＩＩＩ族窒化物半導体層内により閉じ込められることにより、高い設計デバイス特性が発現した。
【００５７】
（実施例２）
１．複合基板の準備
まず、図６（Ａ）および図７を参照して、実施例１と同様にして、支持基板１１とｎ型ＩＩＩ族窒化物半導体基板１３とが接合膜１２を介在させて貼り合わされた複合基板１を準備した。
【００５８】
２．半導体層の形成
次に、図６（Ｂ）を参照して、複合基板１のｎ型ＩＩＩ族窒化物半導体基板１３上に、ＭＯＣＶＤ法により、半導体層２０として高濃度ｎ型ＩＩＩ族窒化物半導体層２１、低濃度ｎ型ＩＩＩ族窒化物半導体層２２およびＩＩＩ族窒化物半導体層２３をエピタキシャル成長させた。高濃度ｎ型ＩＩＩ族窒化物半導体層２１はｎ型ドーパント原子であるＳｉ原子の濃度が１×１０18ｃｍ-3である厚さ２μｍのｎ+型ＧａＮ層であり、低濃度ｎ型ＩＩＩ族窒化物半導体層２２はｎ型ドーパント原子であるＳｉ原子の濃度が２×１０16ｃｍ-3である厚さ７μｍのｎ-型ＧａＮ層であり、ｎ型ＩＩＩ族窒化物半導体層２３はｐ型ドーパント原子であるＭｇ原子の濃度が１×１０20ｃｍ-3である厚さ５００ｎｍのｐ+型ＧａＮ層であった。ＲＴＡを用いて窒素雰囲気中にて８００℃で３分間アニールすることにより、ｐ+型ＧａＮ層の活性化を行った。ＣＶ評価の結果得られたｐ+型ＧａＮ層のアクセプタ濃度は１×１０18ｃｍ-3であった。
【００５９】
３．第１電極の形成
次に、図６（Ｃ）を参照して、ＩＩＩ族窒化物半導体層２３上に、フォトリソグラフィー法により形成した開口部を有するレジストマスクを用いて、ＥＢ蒸着法により、厚さ５ｎｍのＮｉ層および厚さ１０ｎｍのＡｕ層を形成し、レジストマスクをアセトンを用いてリフトオフした後、ＲＴＡを用いて窒素雰囲気中６００℃で３分間アニールすることにより、第１電極３１として直径５６５μｍのオーミック電極を形成した。さらに、フォトリソグラフィー法によりショットキー電極の凹部に開口部が一致したレジストマスクを形成し、ＥＢ蒸着法により、厚さ２０ｎｍのＴｉ層および厚さ６００ｎｍのＡｕ層を形成することにより、パッド電極を形成した。
【００６０】
４．支持基板の除去
次に、図６（Ｄ）を参照して、実施例１と同様にして、支持基板１１および接合膜１２を研磨により除去した後、ｎ型ＩＩＩ族窒化物半導体基板１３を１０μｍの深さまで研磨した。次いで、実施例１と同様にして、研磨により露出したｎ型ＩＩＩ族窒化物半導体基板１３の主面側の研磨ダメージ層を除去した。
【００６１】
５．第２電極の形成
次に、図６（Ｅ）を参照して、ｎ型ＩＩＩ族窒化物半導体基板１３の研磨ダメージ層を除去した主面上に、実施例１と同様にして、第２電極３２としてオーミック電極を形成した。こうして、半導体デバイス２としてＰＮＤが得られた。
【００６２】
６．チップ化、実装
得られた半導体デバイス２を、レーザスクライバでけがき線を形成しけがき線に沿って劈開することにより、１５００μｍ×１５００μｍのチップに分割した。個のチップを、その第２電極３２側をＡｕＳｎはんだによりステムにダイボンディングし、その第１電極３１側をステムにワイヤボンディングすることにより、実装した。
【００６３】
７．半導体デバイス特性評価
実装したＰＮＤの電圧−電流密度特性を、カーブトレーサで評価して、図９の曲線Ｓ２に示した。
【００６４】
（比較例２）
高濃度ｎ型ＩＩＩ族窒化物半導体層の厚さを０．５μｍとしたこと以外は、実施例２と同様にして、ＰＮＤを作製し、ＰＮＤの電圧−電流密度特性を評価した。その結果を、実施例２の場合と同様に、図９の曲線Ｒ２に示した。
【００６５】
図９を参照して、比較例２のＰＮＤに比べて実施例２のＰＮＤのオン抵抗値が低下していた。すなわち、比較例２のＰＮＤに比べて実施例２のＰＮＤは、不純物原子の総和濃度の最大ピークを内部に閉じ込めるのに十分な厚さを有しているため、高い設計デバイス特性が発現したものと考えられた。
【００６６】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６７】
１  複合基板
１Ｌ  接合基板
２  半導体デバイス
１１  支持基板
１２，１２ａ，１２ｂ  接合膜
１３  ｎ型ＩＩＩ族窒化物半導体基板
１３Ｂ，１３Ｂｒ  ｎ型ＩＩＩ族窒化物半導体バルク基板
２１  高濃度ｎ型ＩＩＩ族窒化物半導体層
２２  低濃度ｎ型ＩＩＩ族窒化物半導体層
２３  ＩＩＩ族窒化物半導体層
３１  第１電極
３２  第２電極
４０  絶縁膜
Ｄ  ドーパント原子の濃度
Ｉ  不純物原子の総和濃度
Ｒ１  比較例１
Ｓ１  実施例１
Ｒ２  比較例２
Ｓ２  実施例２。
【図１】
2016025264.tif 000004
【図２】
2016025264.tif 000005
【図３】
2016025264.tif 000006
【図４】
2016025264.tif 000007
【図５】
2016025264.tif 000008
【図６】
2016025264.tif 000009
【図７】
2016025264.tif 000010
【図８】
2016025264.tif 000011
【図９】
2016025264.tif 000012