(57)【要約】【課題】入力される信号レベルやノイズにより適応することができる受信装置及び受信方法を提供する。【解決手段】入力として供給される高周波信号を増幅するアンプと、この高周波信号の入力レベルが基準レベルより高い場合には前記アンプをバイパスする制御部と、前記アンプの出力にＲＦ−ＡＧＣを作用させるＲＦ−ＡＧＣ部とを備え、前記制御部はこのＲＦ−ＡＧＣの応答速度が既定値以上の場合にはこのＲＦ−ＡＧＣのスピードを増大させる受信装置。【選択図】  図１
2016082257.tif 000002
【特許請求の範囲】
【請求項１】
入力として供給される高周波信号を増幅するアンプと、
この高周波信号の入力レベルが基準レベルより高い場合には前記アンプをバイパスする制御部と、
前記アンプの出力にＲＦ−ＡＧＣ（Radio Frequency Automatic Gain Control）を作用させるＲＦ−ＡＧＣ部とを備え、
前記制御部はこのＲＦ−ＡＧＣの応答速度が既定値以上の場合にはこのＲＦ−ＡＧＣのスピードを増大させる受信装置。
【請求項２】
前記制御部は更にＣ／Ｎ比（Carrier to Noise ratio）が既定値を超える場合には前記アンプをバイパスする請求項１に記載の受信装置。
【請求項３】
前記制御部は前記高周波信号においてドップラーエコーがあると判定する場合には前記ＲＦ−ＡＧＣのスピードをこのドップラーエコー のドップラータイム に合うよう変化させる請求項１に記載の受信装置。
【請求項４】
入力として供給される高周波信号を増幅するアンプと、
この高周波信号の入力レベルが基準レベルより高い場合には前記アンプをバイパスする制御部とを
備え前記制御部はＣ／Ｎ比が既定値未満／既定値以上の場合にはＣＮ（Ｃ／Ｎ比）マッチング／パワーマッチングを実施する受信装置。
【請求項５】
入力として供給される高周波信号を増幅するアンプとこのアンプの出力にＲＦ−ＡＧＣを作用させるＲＦ−ＡＧＣ部とを備えた受信装置における受信方法であって、
この高周波信号の入力レベルが基準レベルより高い場合には前記アンプをバイパスする制御工程を含み、
この制御工程は前記ＲＦ−ＡＧＣの応答速度が既定値以上の場合にはこのＲＦ−ＡＧＣのスピードを増大させる受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、受信装置及び受信方法に関する。
【背景技術】
【０００２】
受信装置において、チューナーのＩＣ化により、ＲＦ−ＡＧＣ（Radio Frequency Automatic Gain Control）の制御系がハードウェア構成において比較的近くの機能ブロックで信号レベルを検出し制御するようになってきた。
【０００３】
またＬＮＡ（Low Noise Amplifier）は、アンプの一種として受信感度の改善の為と、ＮＦ(ノイズフィギャー)の改善の為に採用されてきている。しかし、ＬＮＡがあることにより、強入力時、信号が歪んでしまうことがあり、その為にＬＮＡを手動・自動でｏｎ／ｏｆｆを行ってきた。手動の場合は、信号レベルを正確に測る手段がない為、ＬＮＡ出力以降の信号は適正レベルを維持出来ていないことがあった。また、自動の場合は、ＡＧＣのレベルから入力レベルを推定して、ＬＮＡのｏｎ／ｏｆｆを行っている為短時間で大きくレベルが動いてしまう信号には、対応できないでいた。
【０００４】
ＡＧＣの応答速度（ＡＧＣスピード）は、従来固定で使用されていたので、ＡＧＣに関わる信号が、時間的に大きくレベル変動する場合、ＡＧＣの回路自体はこの変動についていけずに、ＡＧＣ以降の回路に負荷が掛かっていた。また、通常ＬＮＡのマッチング条件は設計段階で決まってしまうため、ＣＮ（Ｃ／Ｎ比（Carrier to Noise ratio））条件の厳しいときにＮＦマッチングを選択したり、感度が必要なときにＧａｉｎマッチングを選択したりすることは出来なかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１０２９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施の形態は、入力される信号レベルやノイズにより適応することができる受信装置及び受信方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、実施形態によれば受信装置は、入力として供給される高周波信号を増幅するアンプと、この高周波信号の入力レベルが基準レベルより高い場合には前記アンプをバイパスする制御部と、前記アンプの出力にＲＦ−ＡＧＣを作用させるＲＦ−ＡＧＣ部とを備え、前記制御部はこのＲＦ−ＡＧＣの応答速度が既定値以上の場合にはこのＲＦ−ＡＧＣのスピードを増大させる。
【図面の簡単な説明】
【０００８】
【図１】この発明の一実施形態を示すブロック構成図。
【図２】同実施形態の処理のフローチャート１。
【図３】同実施形態の処理のフローチャート２。
【図４】同実施形態の処理のフローチャート３。
【図５】同実施形態の処理のフローチャート４。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施形態を説明する。
（第１の実施形態）
第１の実施形態を図１乃至図４を参照して説明する。図１は一実施の形態の自動利得制御回路を有する受信装置を示すブロック図である。この受信装置は、ＴＶやBlu-rayレコーダー等の受信部として用いられる。
【００１０】
ＴＵＮＥＲ（Ｔｕ）は、缶チューナー、オンボードチューナーでは、入力端から、IF出力までを想定している。ＩＣ（Ｉｃ）はＴＵＮＥＲ（Ｔｕ）内にあり、チューナーＩＣを想定している。
【００１１】
図１において、デジタル変調されたＲＦ（Radio Frequency）信号は、入力端子１から入力され、ＬＮＡ(Low Noise Amplifier)２に入力される。ＬＮＡ２の出力は、利得可変回路（後述のＲＦ−ＡＧＣ１８の制御を受ける回路）とＢＰＦ（Band Pass Filter）を含んだＡＭＰ４を介して混合器６に入力される。ＡＭＰ４は、またＲＦ  ｌｅｖｅｌ（ＲＦ信号の入力レベル）を表す信号も利得制御部（ＲＦ−ＡＧＣ）１８へ出力している。
【００１２】
混合器６では変調されたＲＦ信号と局部発振器１１の信号が混合され、ＩＦ信号を出力する。混合器６でＲＦ信号が周波数変換されて生じたＩＦ信号は、ＡＭＰ８を介して、ＡＤ変換器１２に入力される。なお、ＡＭＰ８の図示せぬ増幅部の前後段にも、ＢＰＦや利得可変回路（ＩＦ−ＡＧＣの制御を受ける回路）を適宜設けてもよい。ＡＭＰ８は、ＡＤ変換器１２の入力調整機能を持ち、ＡＤ変換の入力レベルを最適に保つ。
【００１３】
ＡＤ変換器１２は、ＡＭＰ８から入力されたＩＦ信号をアナログ信号からデジタル信号に変換する。このデジタル信号は、ＤＳＰ１３で不要信号が除去された後、ＤＡ変換器１４でデジタル信号からアナログ信号に戻される。
【００１４】
出力ＡＭＰ１５は、Ｉ２Ｃバスを介した制御を受けて後段に設けられた復調器１９（Ｄｅｍｏｄ）の為に、ＤＡ変換器１４からのアナログ信号の出力レベルを調整し復調器１９（Ｄｅｍｏｄ）に入力される。またＡＤ変換器１２を使用して、レベル検出も可能である為、ＡＧＣ制御が可能になる。  このレベル検出に続く処理は、例えばＤＳＰ１３がＡＤ変換器１２の最適入力レベルに対する誤差信号を利得制御部１８を介しＡＧＣ電圧としてＡＭＰ４内の利得可変回路またはＡＭＰ８内のＩＦ−ＡＧＣの利得可変回路に負帰還（フィードバック）することにより適正レベル確保を図るものである。
【００１５】
次に以上の構成要素の制御系としてまず、ＧＰＩＯ１６はＩＣ（Ｉｃ）の汎用入出力ポートであり図示せぬＩＣ（Ｉｃ）内の制御部による制御信号が入力され、ＬＮＡ２のアンプ機能のｏｎ／ｏｆｆなどの制御を行う。ｏｆｆのときにはＬＮＡ２は信号をスルーする機能を有する。Ｉ２Ｃ送受信部１７は、例えば図示せぬ内部のレジスターにはＴＶやBlu-rayレコーダー等のＳｏＣ（System-on-a-chip）２０から受信するＩ２Ｃバス経由のＡＧＣの応答速度に基づくスピード調整用機能のための設定データを有し、Ｉ２Ｃバス経由で復調器１９やＳｏＣ２０とこの設定データの送受を行う。
【００１６】
利得制御部（ＲＦ−ＡＧＣ）１８は、ＡＭＰ４から入力されたＲＦ  ｌｅｖｅｌに基づいてＡＭＰ４の利得を制御し、ＡＤ変換器１２の入力レベルが良好になるように制御を行う。利得制御部（ＲＦ−ＡＧＣ）１８は、ＲＦ  ｌｅｖｅｌが−５０［ｄＢｍ］より大きいか否かを判定し、ＩＣ（Ｉｃ）の内部の制御部にこの判定結果を渡す。また利得制御部（ＲＦ−ＡＧＣ）１８は、偏差（目標電圧との差、voltage delta）を確認し、ＩＣ（Ｉｃ）の内部の制御部に渡す。
【００１７】
次に、図１のブロック構成における動作を、図２〜図５を参照しながら説明する。
図２は、実施形態のＴｕｎｅｒ（Ｔｕ）の設定処理のフローチャート１である。Ａｕｔｏ  Ｔｕｎｉｎｇ／Ｍａｎｕａｌ  Ｔｕｎｉｎｇ／チャンネル切り替え時に、以下のステップが実行される。このＡｕｔｏ  Ｔｕｎｉｎｇは、自動でチューニングを行うことであり、またＭａｎｕａｌ  Ｔｕｎｉｎｇは外部からユーザが手動でチューニングを行うことである。それぞれのチューニングの開始時またはチャンネル切り替え時に、以下のステップが実行される。
【００１８】
ステップＳ２０：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｎ（図示せぬ増幅段の有効化）する。
ステップＳ２１：  ＳｏＣ２０はＩ２Ｃバス経由で、復調器１９と、Ｉ２Ｃ送受信部１７を介してＴｕｎｅｒ（Ｔｕ）のセッティングを実施する。このセッティングは扱う周波数（選局チャンネルに対応する選局周波数）の調整などを含む。
【００１９】
ステップＳ２２：  利得制御部（ＲＦ−ＡＧＣ）１８は、ＲＦ  ｌｅｖｅｌが−５０［ｄＢｍ］より大きいか否かを判定し、ＩＣ（Ｉｃ）の内部の制御部（図示せず）にこの判定結果を渡す。この制御部は利得制御部（ＲＦ−ＡＧＣ）１８から渡された判定結果に基づき、大きい場合は次のステップＳ２３へ進み、大きくない場合はステップＳ２５へ進む。ＬＮＡ２におけるＲＦ信号の入力レベルは低い場合は−９０［ｄＢｍ］程度である。
【００２０】
ステップＳ２３：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｆｆ（図示せぬ増幅段のバイパス）し、設定処理を終了する。
ステップＳ２５：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、復調器１９が選局周波数にｌｏｃｋしたことを復調器１９中のｌｏｃｋステータスを利用して検出する。このステータスは、レジスター内のフラグになるので、Ｉ２Ｃバスを経由して、このフラグを確認する。このｌｏｃｋの検出により復調器１９が選局チャンネルに対応する選局周波数で復調が行われていることが検出できる。
【００２１】
ステップＳ２６：  ＩＣ（Ｉｃ）の内部の制御部は、ＲＦ−ＡＧＣ１８から入力された偏差が０．２［Ｖ］未満か否かを判定する。偏差が０．２［Ｖ］未満の場合は設定処理を終了し、偏差が０．２［Ｖ］未満でない場合は次のステップＳ２７へ進む。
【００２２】
ステップＳ２７：  ＩＣ（Ｉｃ）内部のＲＦ−ＡＧＣ応答速度設定を、前記制御部はＩ２Ｃ制御を介して変更することで、ＲＦ−ＡＧＣ１８の応答速度(ＡＧＣ応答スピード)を上げる。なお外部からＡＧＣ応答速度を変える技術はよく知られている。
【００２３】
ステップＳ２８：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８のスピードが値α未満か否かを判定する。例えば応答の時定数の逆数がα未満の場合はステップＳ２６へ戻り、α未満でない場合は設定処理を終了する。なおこのαは、ＡＭＰ８の動作に関係する図示せぬＩＦ−ＡＧＣのスピードとの関係で決定する。例えばαの設定範囲としては０〜ＩＦ−ＡＧＣのスピードの１００倍の間とする。
【００２４】
図３は、実施形態のＴｕｎｅｒ（Ｔｕ）の設定処理のフローチャート２である。図２の処理に加えＣＮを解析し、ＬＮＡの設定条件を算出する。Ｄｅｍｏｄのｌｏｃｋ確認後、Ｃ／Ｎ比を確認し、ある値より大きければＬＮＡをｏｎにし、ＡＧＣの偏差確認がされる。
【００２５】
ステップＳ３０：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｎ（図示せぬ増幅段の有効化）する。
ステップＳ３１：  のＳｏＣ２０は、Ｉ２Ｃバス経由でＩ２Ｃ送受信部１７を介してＴｕｎｅｒ（Ｔｕ）と復調器１９のセッティングを実施する。
【００２６】
ステップＳ３２：  利得制御部（ＲＦ−ＡＧＣ）１８は、ＲＦ  ｌｅｖｅｌが−５０［ｄＢｍ］を超えるか否かを判定し、超える場合は次のステップＳ３３へ進み、超えない場合はステップＳ３５へ進む。
【００２７】
ステップＳ３３：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｆｆ（図示せぬ増幅段のバイパス）し、設定処理を終了する。
ステップＳ３５：  ＩＣ（Ｉｃ）は、復調器１９のｌｏｃｋを確認（検出）する。
ステップＳ３５ａ：  ＩＣ（Ｉｃ）は、ＣＮ  ｖａｌｕｅ（Ｃ／Ｎ比）がＣＮｒｅｆ＋βを超えるか否かを判定し、超える場合は次のステップＳ３５ｂへ進み、超えない場合はステップＳ３５ｃへ進む。なおこのＣＮｒｅｆは受信パラメータから算出される限界ＣＮである。またβは、ＣＮの大きく影響が出る範囲である。例えば設定範囲としては０〜１０の間とする。
【００２８】
ステップＳ３５ｂ：  ＩＣ（Ｉｃ）は、ＧＰＩＯ１６によりＬＮＡ２をｏｆｆ（図示せぬ増幅段のバイパス）し、設定処理を終了する。
ステップＳ３５ｃ：  ＩＣ（Ｉｃ）は、ＧＰＩＯ１６によりＬＮＡ２をｏｎ（図示せぬ増幅段の有効化）する。
ステップＳ３６：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８の偏差を確認し、この偏差が０．２［Ｖ］未満か否かを判定する。偏差が０．２［Ｖ］未満の場合は設定処理を終了し、偏差が０．２［Ｖ］未満でない場合は次のステップＳ３７へ進む。
【００２９】
ステップＳ３７：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８をスピードアップする。
ステップＳ３８：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８のスピードが値α未満か否かを判定する。α未満の場合はステップＳ３６へ戻り、α未満でない場合は設定処理を終了する。
【００３０】
図４は、実施形態のＴｕｎｅｒ（Ｔｕ）の設定処理のフローチャート３である。図２の処理に加えｅｃｈｏ信号を解析し、ＬＮＡの設定条件、ＲＦ−ＡＧＣの条件を算出する。Ｄｅｍｏｄのｌｏｃｋ確認後、ＡＧＣの変化値とフェージングをサブキャリアの周波数変動の大きさを検出する周波数変動検出手段（図示せず）などで確認する。このフェージングがドップラーエコーであればＡＧＣスピードが、ドップラー時間に合わせられる。さらに、フェージングの有無については、例えばワンセグのデジタル放送受信装置で受信する放送信号には、サブキャリアにスキャッタードパイロット信号（以下、単にパイロット信号と称する）と呼ばれる受信処理の際の目印となる、既知の振幅と位相を有する基準信号が含まれている。このパイロット信号がフェージングを受けると、周波数方向のシンボル位置に応じてその大きさが変動するので、パイロット信号を抽出してその変動量からフェージングの大きさを検出することができる。
【００３１】
ステップＳ４０：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｎ（図示せぬ増幅段の有効化）する。
ステップＳ４１：  ＳｏＣ２０は、Ｉ２Ｃバス経由でＩ２Ｃ送受信部１７を介してＴｕｎｅｒ（Ｔｕ）と復調器１９のセッティングを実施する。
【００３２】
ステップＳ４２：  利得制御部（ＲＦ−ＡＧＣ）１８は、ＲＦ  ｌｅｖｅｌが−５０［ｄＢｍ］を超えるか否かを判定し、超える場合は次のステップＳ４３へ進み、超えない場合はステップＳ４５へ進む。
【００３３】
ステップＳ４３：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｆｆ（図示せぬ増幅段のバイパス）し、設定処理を終了する。
ステップＳ４５：  ＩＣ（Ｉｃ）は、復調器１９のｌｏｃｋを確認（検出）する。
ステップＳ４５ａ：  ＩＣ（Ｉｃ）は、ｅｃｈｏ信号を解析し、このｅｃｈｏ信号がＤｏｐｐｌｅｒ  ｅｃｈｏ（ドップラーエコー）か否かを判定する。ｅｃｈｏ信号がＤｏｐｐｌｅｒ  ｅｃｈｏの場合は次のステップＳ４５ｂへ進み、Ｄｏｐｐｌｅｒ  ｅｃｈｏでない場合はステップＳ４６へ進む。
【００３４】
ステップＳ４５ｂ：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８のスピードをＤｏｐｐｌｅｒ  ｔｉｍｅ（ドップラータイム）に合うよう変化させ、設定処理を終了する。
ステップＳ４６：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８の偏差を確認し、この偏差が０．２［Ｖ］未満か否かを判定する。偏差が０．２［Ｖ］未満の場合は設定処理を終了し、偏差が０．２［Ｖ］未満でない場合は次のステップＳ４７へ進む。
【００３５】
ステップＳ４７：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８をスピードアップする。
ステップＳ４８：  ＩＣ（Ｉｃ）は、ＲＦ−ＡＧＣ１８のスピードが値α未満か否かを判定する。α未満の場合はステップＳ４５ａへ戻り、α未満でない場合は設定処理を終了する。
【００３６】
（第２の実施形態）
本発明による第２の実施形態を図１及び図５を参照して説明する。実施形態１と共通する部分は説明を省略する。
図５は、実施形態のＴｕｎｅｒ（Ｔｕ）の設定処理のフローチャート４である。デジタル信号受信時は図２の処理に対し、ＣＮ、ＲＦ−ＡＧＣを解析し、ＬＮＡのマッチング条件を算出し変更する。復調器１９のｌｏｃｋ確認後、Ｃ／Ｎ比を確認し、ＬＮＡのマッチング条件を決める。
【００３７】
ＬＮＡの図示せぬマッチング用コンデンサー(またはインダクター)を、切り替えることによりマッチング条件を変更する。切り替え法としては、半導体(トランジスター、ＦＥＴ、ダイオード等)を用いて切り替えることを可能とする。
【００３８】
ステップＳ５０：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｎ（図示せぬ増幅段の有効化）する。
ステップＳ５１：  のＳｏＣ２０は、Ｉ２Ｃバス経由でＩ２Ｃ送受信部１７を介してＴｕｎｅｒ（Ｔｕ）と復調器１９のセッティングを実施する。
【００３９】
ステップＳ５２：  利得制御部（ＲＦ−ＡＧＣ）１８は、ＲＦ  ｌｅｖｅｌが−５０［ｄＢｍ］を超えるか否かを判定し、超える場合は次のステップＳ５３へ進み、超えない場合はステップＳ５５へ進む。
【００４０】
ステップＳ５３：  ＩＣ（Ｉｃ）の内部の制御部（図示せず）は、ＧＰＩＯ１６により、ＬＮＡ２をｏｆｆ（図示せぬ増幅段のバイパス）し、設定処理を終了する。
ステップＳ５５：  ＩＣ（Ｉｃ）は、復調器１９のｌｏｃｋを確認（検出）する。
ステップＳ５６：  ＩＣ（Ｉｃ）は、ＣＮ  ｖａｌｕｅがＣＮｒｅｆ＋β未満か否かを判定し、未満の場合は次のステップＳ５７へ進み、未満でない場合はステップＳ５８へ進む。
【００４１】
ステップＳ５７：  ＩＣ（Ｉｃ）は、ＣＮマッチング（CN Matching、特開平７−１０６９０７号公報参照）を実施し、設定処理を終了する。
ステップＳ５８：  ＩＣ（Ｉｃ）は、Ｇａｉｎマッチング（Gain Matching、パワーマッチング、特開平８−３２３１８号公報参照）を実施し、設定処理を終了する。
【００４２】
以上の実施例についてフローチャート２〜４の処理を組み合わせて行うことも可能である。
（実施形態の補足）
(1)．チューニング動作時のＬＮＡ＆ＡＧＣのより良好な動作を得るという課題を解決するにあたって本実施形態では、ＡｕｔｏＴｕｎｉｎｇ ／Ｍａｎｕａｌ Ｔｕｎｉｎｇ／チャンネル切り替え時に、ＲＦ−ＡＧＣの値とその変化量、変化時間からＬＮＡとＡＧＣの設定条件（ＡＧＣスピード等の調整）を算出する工夫を行った。このＡＧＣスピードは、チューナーＩＣ（Ｉｃ）内の（Ｉ２Ｃ送受信部１７）、もしくは復調器１９内のレジスターにおける設定データをＩ２Ｃ経由で変更することによりＡＧＣスピードの調整が可能になっている。
【００４３】
(2)．(1)に追加して、デジタル信号受信時、ＣＮを解析し、ＬＮＡの設定条件を算出する。
(3)．(1)に追加して、デジタル信号受信時、ｅｃｈｏ信号を解析し、ＬＮＡの設定条件、ＲＦ−ＡＧＣの条件を算出する。
(4)．デジタル信号受信時、ＣＮ、ＲＦ−ＡＧＣを解析し、ＬＮＡのマッチング条件を算出し変更する。
（対応する効果）
(1)．上記実施形態により、隣接チャンネル、時間的レベル変動等の影響を軽減させる効果が期待できる。
(2)．Ｃ／Ｎ比を解析することで、信号レベルだけでなく、信号品質を確認でき、ＣＮ改善が必要な時はＬＮＡ設定を変更し、ＣＮの改善が望める。また、信号レベル、Ｃ／Ｎ比が十分であれば、ＬＮＡを低ｇａｉｎ設定にすることで、節電に貢献出来る。
【００４４】
(3)．ｅｃｈｏの状態を解析することで、どのようなｆａｄｉｎｇが存在しているかを確認できる。特にＤｏｐｐｌｅｒが存在するときは、ＲＦの入力レベルが時間変動を繰り返す為、入力レベルに注意する必要がある。その為に入力レベルが大きい場合は、ＬＮＡはｏｆｆ、入力レベルが適正以下であれば、ＬＮＡをｏｎする。また、Ｄｏｐｐｌｅｒ周波数を参照し、ＲＦ−ＡＧＣの時定数を変更することにより、安定受信につながる。
【００４５】
(4)．ＣＮ重視、ゲイン重視でＬＮＡ設定を、ＣＮ、ＡＧＣ量から変更できるようすることにより、受信できる信号状態の幅が広がり、受信限界レベルを改善することが出来る。
【００４６】
従来ＬＮＡは、受信時にｏｎ／ｏｆｆのどちらかの設定しか取れず信号の時間的変動に対して対応していない。ａｕｔｏ ｓｃａｎ/ｍａｎｕａｌ ｓｃａｎ時に決まった設定条件で 受信を行う。ＡＧＣスピードも固定で受信を行う。
【００４７】
また従来、受信中にＣＮの状態で、ＬＮＡの設定を変更することはされていなかった。ＣＮが悪化している時でも、ＬＮＡの状態は変更できない。
また従来、ｅｃｈｏ信号に対して、ＬＮＡの設定を変えることはしていなかった。特にＤｏｐｐｌｅｒ ｅｃｈｏ時に、信号レベルが変動しても、ＲＦ−ＡＧＣの時定数は大きい為、追従は出来ないことがあった。
【００４８】
また従来、受信時に、ＬＮＡマッチング状態の変更は行っていなかった。
本実施形態では、ＬＮＡ＆ＡＧＣの状態を動的に変化させることにより、受信性能、特に歪性能、ＣＮ性能を改善することが可能になる。
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。
【符号の説明】
【００４９】
１…ＲＦ入力端子、２…ＬＮＡ、４…第１の利得可変回路であると同時に非線形領域を有する回路、６…非線形領域を有する回路（混合器）、８…第２の利得可変回路であると同時に非線形領域を有する回路（増幅器）、１１…局部発振器、１２…ＡＤ変換器、１３…ＤＳＰ、１４…ＤＡ変換器、１５…ＡＭＰ、１６…ＧＰＩＯ、１７…Ｉ２Ｃ送受信部（レジスター）、１８…利得制御部（ＲＦ−ＡＧＣ）、１９…復調器。
【図１】
2016082257.tif 000003
【図２】
2016082257.tif 000004
【図３】
2016082257.tif 000005
【図４】
2016082257.tif 000006
【図５】
2016082257.tif 000007