(57)【要約】【課題】電力用スイッチングデバイスの低温動作時に、電力用スイッチングデバイスでの電力損失を低減できると共に、複数の電力用スイッチングデバイスを並列に接続した電力用半導体装置モジュールを安定して動作させることが可能なスイッチングデバイス駆動回路を提供する。【解決手段】ゲート電圧制御／抵抗切替回路において、チャネル抵抗検出部での検出値に基づいて、トランジスタのチャネル抵抗の抵抗値を求め、該抵抗値に基づいて、電力用スイッチングデバイスのゲート電圧を制御する指示を駆動回路に与えるか、ターンオントランジスタに接続されたターンオン抵抗およびターンオフトランジスタに接続されたターンオフ抵抗の抵抗値を切り替える制御を行う。【選択図】図２
2016052197.tif 000002
【特許請求の範囲】
【請求項１】
パワーモジュール内の電力用スイッチングデバイスを駆動する電力用スイッチングデバイス駆動回路であって、
前記パワーモジュールは、
前記電力用スイッチングデバイスに内蔵され、前記電力用スイッチングデバイスと同じゲート電圧によって制御されるトランジスタのチャネル抵抗の両端電圧を検出するチャネル抵抗検出部を備え、
前記電力用スイッチングデバイス駆動回路は、
第１および第２の電源電位間に直列に接続され、相補的に動作して前記電力用スイッチングデバイスの前記ゲート電圧を出力するターンオントランジスタおよびターンオフトランジスタと、
前記ターンオントランジスタおよび前記ターンオフトランジスタのゲート信号を出力する駆動回路と、
前記トランジスタを定電流制御する定電流回路と、
前記チャネル抵抗検出部での検出値に基づいて、前記電力用スイッチングデバイスの前記ゲート電圧を制御する指示を前記駆動回路に与えるか、前記ターンオントランジスタに接続されたターンオン抵抗および前記ターンオフトランジスタに接続されたターンオフ抵抗の抵抗値を変更する制御を行うゲート電圧制御／抵抗切替回路と、を備える、電力用スイッチングデバイス駆動回路。
【請求項２】
前記ゲート電圧制御／抵抗切替回路は、
前記第１の電源電位よりも低い前記第２の電源電位を与える電源に、前記第２の電源電位をさらに下げる他の電源を直列に接続する切り替え制御を行うことで、前記電力用スイッチングデバイスの前記ゲート電圧を下げる、請求項１記載の電力用スイッチングデバイス駆動回路。
【請求項３】
前記トランジスタの内部ゲート抵抗は、前記電力用スイッチングデバイスの内部ゲート抵抗よりも小さい、請求項１記載の電力用スイッチングデバイス駆動回路。
【請求項４】
前記電力用スイッチングデバイスは、主電流が基板に対して垂直に流れる縦型構造を有し、
前記トランジスタは、主電流が基板に対して平行に流れる横型構造を有する、請求項１記載の電力用スイッチングデバイス駆動回路。
【請求項５】
パワーモジュール内の電力用スイッチングデバイスを駆動する電力用スイッチングデバイス駆動回路であって、
前記パワーモジュールは、
前記電力用スイッチングデバイスに内蔵され、前記電力用スイッチングデバイスに並列に接続されたトランジスタと、前記トランジスタに直列に接続された抵抗とを有し、前記抵抗の両端電圧を検出するチャネル抵抗検出部を備え、
前記電力用スイッチングデバイス駆動回路は、
第１および第２の電源電位間に直列に接続され、相補的に動作して前記電力用スイッチングデバイスのゲート電圧を出力するターンオントランジスタおよびターンオフトランジスタと、
前記ターンオントランジスタおよび前記ターンオフトランジスタのゲート信号を出力する駆動回路と、
前記チャネル抵抗検出部での検出値に基づいて、前記電力用スイッチングデバイスの前記ゲート電圧を制御する指示を前記駆動回路に与えるか、前記ターンオントランジスタに接続されたターンオン抵抗および前記ターンオフトランジスタに接続されたターンオフ抵抗の抵抗値を変更する制御を行うゲート電圧制御／抵抗切替回路と、を有する、電力用スイッチングデバイス駆動回路。
【請求項６】
前記電力用スイッチングデバイスおよび前記トランジスタは、主電流が基板に対して垂直に流れる縦型構造を有し、
前記トランジスタの定格電流は、前記電力用スイッチングデバイスの定格電流よりも小さい、請求項５記載の電力用スイッチングデバイス駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧駆動型の電力用スイッチングデバイス駆動回路に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ（MOS field effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の電力用スイッチングデバイスでは、電力変換時の低損失化に向けた開発が進んでおり、とりわけ、耐圧を確保するドリフト層の厚さを薄くでき、低オン電圧化が可能なＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）などのワイドバンドギャップ半導体を用いたワイドバンドギャップ半導体デバイスが注目されている。
【０００３】
ＳｉＣ半導体デバイスは高温動作が可能であるが、ＳｉＣのユニポーラデバイスであるＳｉＣ−ＭＯＳＦＥＴでは、温度が高くなるとオン電圧が増大する。従って、電力損失の温度依存性を低減する制御方式が重要となる。
【０００４】
従来のゲート駆動技術としては、例えば特許文献１に、半導体デバイスの温度を検出し、デバイス温度が高くなった場合にはゲート駆動電圧を上昇させる方式やゲート駆動抵抗を小さくする方式が開示されており、半導体デバイスの温度を検出する技術として、サーミスターを利用する方式や温度検出用ダイオードの電流電圧特性の温度依存性を利用する方式が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５９５７６号公報（図１、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
先に説明したように、ＳｉＣ−ＭＯＳＦＥＴでは、デバイス温度が高くなるとオン電圧が増大して電力損失が大きくなるので、デバイス温度が高くなった場合には、ゲート電圧を上げる方向に制御するゲート駆動方式が損失低減に有効であることが知られている。
【０００７】
一方、デバイス温度を下げると、ある温度まではオン電圧が温度と共に低下するが、さらに温度を下げると、再びオン電圧が増大するという特性を示す。デバイス温度が低い場合に、ゲート電圧を上げると、電流集中による発熱により急速にオン電圧が低下するが、温度検出部での温度はすぐには変化しないので、デバイス温度の検出が遅れ、高いゲート電圧が維持され、電流や電圧を所望の値に制御できない。この結果、並列に接続された複数の電力用スイッチングデバイスを有するパワーモジュールでは、並列接続された電力用スイッチングデバイス間で電流のアンバランスが顕著になり、過度な電流集中により、電力用スイッチングデバイスが損傷する可能性がある。
【０００８】
本発明は上記のような問題を解決するためになされたものであり、電力用スイッチングデバイスの低温動作時に、電力用スイッチングデバイスでの電力損失を低減できると共に、複数の電力用スイッチングデバイスを並列に接続したパワーモジュールを安定して動作させることが可能なスイッチングデバイス駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る電力用スイッチングデバイス駆動回路は、パワーモジュール内の電力用スイッチングデバイスを駆動する電力用スイッチングデバイス駆動回路であって、前記パワーモジュールは、前記電力用スイッチングデバイスに内蔵され、前記電力用スイッチングデバイスと同じゲート電圧によって制御されるトランジスタのチャネル抵抗の両端電圧を検出するチャネル抵抗検出部を備え、前記電力用スイッチングデバイス駆動回路は、第１および第２の電源電位間に直列に接続され、相補的に動作して前記電力用スイッチングデバイスの前記ゲート電圧を出力するターンオントランジスタおよびターンオフトランジスタと、前記ターンオントランジスタおよび前記ターンオフトランジスタのゲート信号を出力する駆動回路と、前記トランジスタを定電流制御する定電流回路と、前記チャネル抵抗検出部での検出値に基づいて、前記電力用スイッチングデバイスの前記ゲート電圧を制御する指示を前記駆動回路に与えるか、前記ターンオントランジスタに接続されたターンオン抵抗および前記ターンオフトランジスタに接続されたターンオフ抵抗の抵抗値を変更する制御を行うゲート電圧制御／抵抗切替回路と、を備えている。
【発明の効果】
【００１０】
本発明に係る電力用スイッチングデバイス駆動回路によれば、チャネル抵抗検出部での検出値に基づいて、電力用スイッチングデバイスのゲート電圧を制御する指示を前記駆動回路に与えるか、ターンオントランジスタに接続されたターンオン抵抗およびターンオフトランジスタに接続されたターンオフ抵抗の抵抗値を変更する制御を行うので、ターンオン時およびターンオフ時のスイッチング速度を高速化し、ターンオン損失およびターンオフ損失を低減して、トータルの電力損失を低減することができる。また、チャネル抵抗検出部のトランジスタは、電力用スイッチングデバイスに内蔵されるため、電力用スイッチングデバイスの急激な温度変化にも追従でき、電力用スイッチングデバイスの電流や電圧を所望の値に制御できる。このため、並列に接続された複数の電力用スイッチングデバイスを有するパワーモジュールを安定して動作させることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】発明の前提技術となる電力用スイッチングデバイス駆動回路の構成を説明する図である。
【図２】本発明に係る実施の形態１の電力用スイッチングデバイス駆動回路の構成を説明する図である。
【図３】チャネル抵抗検出用トランジスタの断面構成の一例を示す図である。
【図４】チャネル抵抗検出用トランジスタの平面構成の一例を示す図である。
【図５】本発明に係る実施の形態１の電力用スイッチングデバイス駆動回路の構成を説明する図である。
【発明を実施するための形態】
【００１２】
＜はじめに＞
実施の形態の説明に先立って、発明の前提技術となる電力用スイッチングデバイス駆動回路について図１を用いて説明する。図１に示す電力用スイッチングデバイス駆動回路９０の出力ノードＮＤ１は、パワーモジュールＰＭのゲート端子ＧＴに接続されている。このパワーモジュールＰＭは、ワイドバンドギャップ半導体デバイスであるＳｉＣ−ＭＯＳＦＥＴ３と、ＳｉＣ−ＭＯＳＦＥＴ３に逆並列に接続されたフリーホイールダイオード４とを有している。
【００１３】
ＳｉＣ−ＭＯＳＦＥＴ３のドレインはパワーモジュールＰＭのドレイン端子ＤＴに接続され、ＳｉＣ−ＭＯＳＦＥＴ３のソースはパワーモジュールＰＭのソース端子ＳＴに接続されており、ＳｉＣ−ＭＯＳＦＥＴ３のゲートは、内部ゲート抵抗１３を介してゲート端子ＧＴに接続されている。
【００１４】
また、パワーモジュールＰＭ内には温度検出部１４が設けられ、温度検出部１４の出力は、電力用スイッチングデバイス駆動回路９０内のゲート電圧制御／抵抗切替回路１５に与えられる構成となっている。
【００１５】
温度検出部１４は、ＳｉＣ−ＭＯＳＦＥＴ３の近傍あるいはＳｉＣ−ＭＯＳＦＥＴ３に接触して配置されたサーミスターまたは度検出用ダイオードで構成されている。
【００１６】
電力用スイッチングデバイス駆動回路９０は、第１の電源電位を与える正バイアス電源６の正極にターンオン抵抗１０を介してソースが接続されたＰチャネルＭＯＳＦＥＴ８（ターンオントランジスタ）と、第２の電源電位を与える負バイアス電源７の負極にターンオフ抵抗１１を介してソースが接続されたＮチャネルＭＯＳＦＥＴ９（ターンオフトランジスタ）とを有し、ＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのドレインが出力ノードＮＤ１に接続されている。
【００１７】
なお、正バイアス電源６の負極と負バイアス電源７の正極との接続ノードＮＤ２は、ＳｉＣ−ＭＯＳＦＥＴ３のソースに接続され、ソース端子ＳＴの電位を基準とする駆動電圧（ゲート電圧）が、パワーモジュールＰＭのゲート端子ＧＴに印加される。
【００１８】
ＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートは、ゲート駆動／保護回路５に接続され、ゲート駆動／保護回路５はＰＷＭ信号に基づいて生成したゲート信号をＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与える構成となっている。
【００１９】
ゲート電圧制御／抵抗切替回路１５は、パワーモジュールＰＭ内の温度検出部１４から出力される検出値に基づいて、ゲート駆動／保護回路５にＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御する指示を与えるか、または、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を切り替える制御を行う。
【００２０】
電力用スイッチングデバイス駆動回路９０は、入力されるＰＷＭ信号に従ったタイミングでゲート駆動／保護回路５からゲート信号を出力してＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９を駆動し、パワーモジュールＰＭのゲート端子ＧＴに所定のゲート電圧を与えることで、ＳｉＣ−ＭＯＳＦＥＴ３に流れる電流の通電および遮断を制御する。
【００２１】
＜実施の形態１＞
次に、図２を用いて本発明に係る実施の形態１の電力用スイッチングデバイス駆動回路１００およびパワーモジュールＰＭ１について説明する。なお、なお、図２においては、図１を用いて説明した電力用スイッチングデバイス駆動回路９０およびパワーモジュールＰＭと同一の構成については同一の符号を付し、重複する説明は省略する。
【００２２】
図２に示すパワーモジュールＰＭ１は、図１に示したパワーモジュールＰＭの温度検出部１４の替わりに、ＳｉＣ−ＭＯＳＦＥＴ３に内蔵されたＮチャネルＭＯＳＦＥＴ２１（チャネル抵抗検出用トランジスタ）のチャネル抵抗の両端電圧を測定することによって、ＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗を検出するチャネル抵抗検出部１８を有している。
【００２３】
すなわち、チャネル抵抗検出部１８は、ドレイン補助端子ＤＡＴに接続されたＮチャネルＭＯＳＦＥＴ２１のドレインの電圧と、ソース補助端子ＳＡＴに接続されたＮチャネルＭＯＳＦＥＴ２１のソースの電圧を検出し、当該検出値を電力用スイッチングデバイス駆動回路１００内のゲート電圧制御／抵抗切替回路１５Ａに与える構成を有している。
【００２４】
また、パワーモジュールＰＭのゲート端子ＧＴとＮチャネルＭＯＳＦＥＴ２１のゲートとの間にはＮチャネルＭＯＳＦＥＴ２１の内部ゲート抵抗２２が存在している。
【００２５】
なお、チャネル抵抗検出部１８の、ドレイン補助端子ＤＡＴおよびソース補助端子ＳＡＴは、電力用スイッチングデバイス駆動回路１００内の定電流回路１７に接続され、ＮチャネルＭＯＳＦＥＴ２１は定電流制御される構成となっている。
【００２６】
定電流回路１７を動作させてＮチャネルＭＯＳＦＥＴ２１を定電流制御し、チャネル抵抗の両端の電圧を検出してゲート電圧制御／抵抗切替回路１５Ａにフィードバックする。
【００２７】
ゲート電圧制御／抵抗切替回路１５Ａではチャネル抵抗検出部１８からフィードバックされるチャネル抵抗の両端の電圧の検出値と定電流回路１７から与えられる電流値に基づいてチャネル抵抗の抵抗値を求め、当該抵抗値に基づいて、ゲート駆動／保護回路５にＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御する指示を与えるか、または、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を切り替える制御を行う。
【００２８】
例えば、チャネル抵抗の抵抗値が高い場合には、ＳｉＣ−ＭＯＳＦＥＴ３に与えるゲート電圧を上昇させるようにチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御したり、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を下げたりすることでＳｉＣ−ＭＯＳＦＥＴ３での電力損失を低減することができる。
【００２９】
また、チャネル抵抗の抵抗値が所定の値より低くなった場合には、ＳｉＣ−ＭＯＳＦＥＴ３に与えるゲート電圧を上げることもできる。
【００３０】
なお、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を切り替える制御はゲート電圧制御／抵抗切替回路１５Ａが実行する。例えば、ターンオン抵抗１０およびターンオフ抵抗１１を、それぞれ抵抗値の異なる複数の抵抗で構成し、ゲート電圧制御／抵抗切替回路１５Ａからの制御に基づいて、何れかの抵抗を選択するように切り替えるようにしても良いし、ターンオン抵抗１０およびターンオフ抵抗１１を可変抵抗で構成することでそれぞれ抵抗値を変更できるようにしても良い。
【００３１】
また、ゲート電圧制御／抵抗切替回路１５Ａは、負バイアス電源７に別の負バイアス電源（図示せず）を直列に接続するような切り替え制御も実行する。すなわち、負バイアス電源７の他に別の負バイアス電源を設け、切り替えスイッチで、両者が直列に接続される構成とすることで、ＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧の負電圧を下げるような制御を行っても良いし、負バイアス電源７を可変電源で構成することで電圧値を変更できるようにしても良い。
【００３２】
なお、ゲート電圧制御／抵抗切替回路１５Ａにおいては、チャネル抵抗の抵抗値を求める構成や当該抵抗値に基づいて、ゲート駆動／保護回路５にＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御する指示を与える構成、およびターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を切り替える制御、負バイアス電源７の電圧を変更する制御を行う構成をハードウェア的に論理回路で構成しても良い。また、ゲート電圧制御／抵抗切替回路１５Ａの機能を実現するソフトウェアが組み込まれたＣＰＵ等の演算装置によって実現しても良い。
【００３３】
このような構成を採ることで、ゲート電圧制御／抵抗切替回路１５Ａ独自にＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧を下げることが可能となる。
【００３４】
このように、本実施の形態１では、チャネル抵抗の両端の電圧の検出値に基づいてＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧やゲート抵抗を変更することが可能となる。
【００３５】
本実施の形態１の電力用スイッチングデバイス駆動回路１００は、低温時にチャネル抵抗が増加するデバイスに対して有効な手段である。
【００３６】
すなわち、ＳｉＣ−ＭＯＳＦＥＴではオン電圧を決めるのは、主に、耐圧を確保するためのドリフト層のドリフト抵抗と、ゲート酸化膜とドリフト層表面に設けられたｐ型不純物層との界面に形成されるチャネル領域の抵抗（チャネル抵抗）である。ドリフト抵抗はデバイス温度が低下するのに伴って減少するが、チャネル抵抗は温度低下に伴って増大する。
【００３７】
従って、オン電圧はデバイス温度が低い場合（例えば、−２０℃以下の場合）には高く、デバイス温度が上昇すると低下するが、ある温度（例えば、２５℃）で最小値となり、さらに温度が高くなるとオン電圧は再び増大する傾向となる。
【００３８】
ここで、チャネル抵抗の温度依存性を決めているのはｐ型不純物層とゲート酸化膜との界面に存在するキャリアトラップのエネルギー準位およびキャリアトラップ密度である。これらは、製造プロセスの影響を受けて変動しやすいため、低温時のチャネル抵抗は温度が同じでもデバイスごとにばらつくことになる。デバイスの検出温度に基づいてゲート電圧等を制御する方式では、電力用スイッチングデバイスのチャネル抵抗のばらつきが考慮されないため、低温時のオン電圧およびオン電流を精密に制御することができない。
【００３９】
一方、本実施の形態１の電力用スイッチングデバイス駆動回路１００では、電力用スイッチングデバイスのチャネル抵抗がばらついたとしても、チャネル抵抗検出部１８において検出したチャネル抵抗に基づいてゲート電圧等を制御するので、デバイス間でのチャネル抵抗のばらつきの影響は受けない。
【００４０】
ここで、図３を用いてＮチャネルＭＯＳＦＥＴ２１の断面構成の一例について説明する。ＮチャネルＭＯＳＦＥＴ２１は主電流が基板に対して水平な方向に流れる横型構造を有しており、ｎ型のＳｉＣドリフト層３１の上層部にｐ型不純物層３２が設けられ、ｐ型不純物層３２の上層部に選択的にｎ型不純物層３３およびｎ型不純物層３４が設けられている。また、ｎ型不純物層３３に接して、ｐ型不純物を比較的高濃度に有するｐ型不純物層３９が設けられている。
【００４１】
ｎ型不純物層３３とｎ型不純物層３４とは、予め定めた距離だけ離して設けられ、当該距離がゲート長を規定することになり、ＮチャネルＭＯＳＦＥＴ２１の動作時には、ｎ型不純物層３３とｎ型不純物層３４との間にチャネル領域３０が形成されることとなる。
【００４２】
ｎ型不純物層３３の端縁部上からｎ型不純物層３４の端縁部上に渡るようにゲート酸化膜４１が設けられ、ゲート酸化膜４１上にはゲート電極３８が設けられている。そして、ゲート電極３８を含めてｐ型不純物層３２上を覆うように絶縁膜４０が設けられ、絶縁膜４０を貫通してｎ型不純物層３３およびｐ型不純物層３９上に達するソース電極３５と、絶縁膜４０を貫通してｎ型不純物層３４上に達するドレイン電極３６が設けられている。
【００４３】
ゲート電極３８は、図２に示したゲート端子ＧＴを介して電力用スイッチングデバイス駆動回路１００に接続され、ソース電極３５およびドレイン電極３６は、それぞれ図２に示したドレイン補助端子ＤＡＴおよびソース補助端子ＳＡＴを介して定電流回路１７に接続されている。
【００４４】
ソース電極３５とドレイン電極３６との間にはドリフト抵抗が存在せずチャネル抵抗だけとなる。このため、定電流回路１７を駆動させて、ソース電極３５とドレイン電極３６との間の電圧（チャネル抵抗の両端電圧）を検出することでチャネル抵抗を測定することができる。
【００４５】
先に説明したように、ＮチャネルＭＯＳＦＥＴ２１をＳｉＣ−ＭＯＳＦＥＴ３に内蔵することでＳｉＣ−ＭＯＳＦＥＴ３と同時に製造することができる。このため、ＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗特性（例えば、チャネル抵抗の温度依存性）は、ＳｉＣ−ＭＯＳＦＥＴ３のチャネル抵抗特性と同じ傾向を持つこととなる。
【００４６】
この結果、検出値はデバイス特性との誤差が少なくなり、電力用スイッチングデバイス駆動回路１００による電流制御および電圧制御の安定性が向上する。
【００４７】
また、ＮチャネルＭＯＳＦＥＴ２１をＳｉＣ−ＭＯＳＦＥＴ３に内蔵することで、ＳｉＣ−ＭＯＳＦＥＴ３の急激な温度変化にも追従でき、ＳｉＣ−ＭＯＳＦＥＴ３の電流や電圧を所望の値に制御できる。このため、並列に接続された複数の電力用スイッチングデバイスを有するパワーモジュールを安定して動作させることが可能となる。
【００４８】
また、チャネル抵抗検出部１８での検出電圧が低い場合には、ＮチャネルＭＯＳＦＥＴ２１を複数設けて直列に接続した構成としても良いし、１つのＮチャネルＭＯＳＦＥＴ２１が複数のチャネル領域を有した構成とし、それらを直列に接続した構成としても良い。このような構成を採ることで、チャネル抵抗を直列接続した構成が得られ、高い検出電圧を得ることができる。
【００４９】
また、１つのＮチャネルＭＯＳＦＥＴ２１においてチャネル長を長くするか、チャネル幅を広くした構成とすることで、検出電圧を高くすることができる。
【００５０】
なお、チャネル抵抗検出部１８での検出電圧が高い場合には、ＮチャネルＭＯＳＦＥＴ２１を複数設けて並列に接続した構成としても良いし、１つのＮチャネルＭＯＳＦＥＴ２１が複数のチャネル領域を有した構成とし、それらを並列に接続した構成としても良い。このような構成を採ることで、チャネル抵抗を並列接続した構成が得られ、検出電圧を小さくすることができる。
【００５１】
ここで、図４を用いてＳｉＣ−ＭＯＳＦＥＴ３と、ＮチャネルＭＯＳＦＥＴ２１の平面構成の一例について説明する。ＳｉＣ−ＭＯＳＦＥＴ３は主電流が基板に対して垂直な方向に流れる縦型構造を有しており、矩形状のソース電極６２の一部を切り欠いた領域にゲート電極６１が設けられている。なお、ゲート電極６１とソース電極６２とは離隔して配設されている。図示されないドレイン電極は、ソース電極６２とは反対側に設けられ、ドレイン電極を含めてＳｉＣ−ＭＯＳＦＥＴ３はドレイン配線６６上に搭載されている。
【００５２】
また、ドレイン配線６６に平行するようにソース配線６４、ソース補助端子ＳＡＴ、ゲート配線６５およびドレイン補助端子ＤＡＴが設けられ、ゲート電極６１とゲート配線６５との間はワイヤボンディングにより電気的に接続され、ソース電極６２とソース配線６４との間はワイヤボンディングにより電気的に接続されている。
【００５３】
このような構成を有するＳｉＣ−ＭＯＳＦＥＴ３において、ＮチャネルＭＯＳＦＥＴ２１は、ソース電極６２の一部を切り欠いた領域に設けられている。図３を用いて説明したように、ＮチャネルＭＯＳＦＥＴ２１はｐ型不純物層の上層部に設けられており、図４に示す、ゲート電極７１、ソース電極７２およびドレイン電極７３の配列は、ｐ型不純物層７４上に、互いに離隔して設けられている。そして、ゲート電極７１とゲート配線６５との間はワイヤボンディングにより電気的に接続され、ソース電極７２とソース補助端子ＳＡＴとの間はワイヤボンディングにより電気的に接続され、ドレイン電極７３とドレイン補助端子ＤＡＴとの間はワイヤボンディングにより電気的に接続されている。
【００５４】
このように、ＮチャネルＭＯＳＦＥＴ２１を横型構造とすることで、ＳｉＣ−ＭＯＳＦＥＴ３に内蔵した場合でも定電流制御が可能となる。なお、上述したＮチャネルＭＯＳＦＥＴ２１およびＳｉＣ−ＭＯＳＦＥＴ３の構成は一例であり、この構成に限定されるものではない。
【００５５】
本実施の形態１の電力用スイッチングデバイス駆動回路１００は、ワイドギャップ半導体装置の低温時のトータルの電力損失(導通損失、ターンオン損失、ターンオフ損失の合計)を低減することができる。
【００５６】
ＳｉＣ−ＭＯＳＦＥＴ３をターンオンする場合には、ＳｉＣ−ＭＯＳＦＥＴ３のゲートが充電されるまでゲート電圧が上昇し、充電が完了するとゲート電圧は安定する。ここで、チャネル抵抗検出部１８のＮチャネルＭＯＳＦＥＴ２１の内部ゲート抵抗２２をＳｉＣ−ＭＯＳＦＥＴ３の内部ゲート抵抗１３よりも小さくすることで、ＮチャネルＭＯＳＦＥＴ２１のゲート電圧がＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧よりも時間的に早く立ち上がり、所望の値となる。このため、定電流回路１７を動作させて、ＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧が立ち上がるまでにＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗を検出することが可能となる。
【００５７】
従って、ＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧が立ち上がる前にＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗の両端電圧を検出し、その検出値をゲート電圧制御／抵抗切替回路１５Ａにフィードバックすることで、ＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗の抵抗値に基づいて、ＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧を上昇させたり、ターンオン抵抗１０の抵抗値を低くするように切り替えたりすることで、ターンオン時のＳｉＣ−ＭＯＳＦＥＴ３のスイッチング速度を高速化することができる。
【００５８】
また、ＳｉＣ−ＭＯＳＦＥＴ３のターンオフ時には、ターンオン時に検出したＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗の検出値をゲート電圧制御／抵抗切替回路１５Ａにフィードバックすることで、ＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗の抵抗値に基づいて、負バイアス電源７に別の負バイアス電源（図示せず）を直列に接続することでＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧の負電圧を下げたり、ターンオフ抵抗１１の抵抗値を低くするように切り替えたりすることで、ターンオフ時のＳｉＣ−ＭＯＳＦＥＴ３のスイッチング速度を高速化することができる。
【００５９】
このように、ＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗の検出値に基づいてＳｉＣ−ＭＯＳＦＥＴ３のゲート電圧を制御したり、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を切り替えたりすることで、ターンオン時およびターンオフ時のスイッチング速度を高速化し、ターンオン損失およびターンオフ損失を低減して、トータルの電力損失を低減することができる。
【００６０】
また、電力用ＭＯＳＦＥＴが複数並列に接続されたパワーモジュールでは熱抵抗が大きいため、電力用ＭＯＳＦＥＴ間のインダクタンスやコンデンサ容量により各ＭＯＳＦＥＴに流れる電流のばらつき（分流アンバランス）も大きくなる。
【００６１】
デバイスの検出温度に基づいてゲート電圧等を制御する方式では、電力用ＭＯＳＦＥＴのチャネル抵抗のばらつきが考慮されないが、本実施の形態１では、チャネル抵抗検出部１８を構成するＮチャネルＭＯＳＦＥＴ２１のチャネル抵抗を検出するため、温度変化に伴うチャネル領域の抵抗変化や電流のばらつきで発生した発熱によるオン電圧の変化も検知することができる。
【００６２】
なお、以上の説明においては、電力用スイッチングデバイスとしてＳｉＣ−ＭＯＳＦＥＴ３を使用し、チャネル抵抗の検出のためのトランジスタとしてＮチャネルＭＯＳＦＥＴ２１を使用する例を示したが、電力用スイッチングデバイスとしてＩＧＢＴを使用し、チャネル抵抗の検出のためのトランジスタとしてＩＧＢＴを使用する場合でも本発明は適用可能であり、また、電力用スイッチングデバイスとしてＩＧＢＴを使用し、チャネル抵抗の検出のためのトランジスタとしてＭＯＳＦＥＴを使用する場合でも本発明は適用可能である。
【００６３】
また、電力用スイッチングデバイスとしてはＳｉＣデバイスに限定されるものではなく、本発明はＧａＮデバイスなどワイドバンドギャップ半導体デバイス全般に適用でき、また、Ｓｉデバイスにも適用できることは言うまでもない。
【００６４】
＜実施の形態２＞
次に、図５を用いて本発明に係る実施の形態２の電力用スイッチングデバイス駆動回路２００およびパワーモジュールＰＭ２について説明する。なお、図５においては、図１を用いて説明した電力用スイッチングデバイス駆動回路９０およびパワーモジュールＰＭと同一の構成については同一の符号を付し、重複する説明は省略する。
【００６５】
図５に示すパワーモジュールＰＭ２は、図１に示したパワーモジュールＰＭの温度検出部１４の替わりに、ＳｉＣ−ＭＯＳＦＥＴ３よりも定格電流の小さい（例えば、ＳｉＣ−ＭＯＳＦＥＴ３の定格電流の５０００分の１）ＮチャネルＭＯＳＦＥＴ５１（チャネル抵抗検出用トランジスタ）をＳｉＣ−ＭＯＳＦＥＴ３に並列に接続し、ＮチャネルＭＯＳＦＥＴ５１に直列に接続した抵抗５２の両端電圧を検出することによって、ＮチャネルＭＯＳＦＥＴ５１のソース−ドレイン間電流を検出するチャネル抵抗検出部１８Ａを有している。
【００６６】
すなわち、チャネル抵抗検出部１８Ａは、抵抗５２（標準抵抗）の両端電圧を検出し、当該検出値を電力用スイッチングデバイス駆動回路２００内のゲート電圧制御／抵抗切替回路１５Ｂに与える構成を有している。
【００６７】
ゲート電圧制御／抵抗切替回路１５Ｂではチャネル抵抗検出部１８Ａからフィードバックされる抵抗５２の両端電圧の検出値に基づいてＮチャネルＭＯＳＦＥＴ５１のソース−ドレイン間の電流値を求め、当該電流値に基づいて、ゲート駆動／保護回路５にＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御する指示を与えるか、または、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を切り替える制御を行う。
【００６８】
なお、ゲート電圧制御／抵抗切替回路１５Ｂにおいては、ＮチャネルＭＯＳＦＥＴ５１のソース−ドレイン間の電流値を求める構成や当該電流値に基づいて、ゲート駆動／保護回路５にＰチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御する指示を与える構成、およびターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を切り替える制御を行う構成をハードウェア的に論理回路で構成しても良い。また、ゲート電圧制御／抵抗切替回路１５Ａの機能を実現するソフトウェアが組み込まれたＣＰＵ等の演算装置によって実現しても良い。
【００６９】
一般的にＭＯＳＦＥＴのソース−ドレイン間の抵抗にはドリフト抵抗とチャネル抵抗が含まれる。低温時(例えば−２０℃以下）はチャネル抵抗が支配的となり、高温時（例えば１５０℃）よりも急激にソース−ドレイン間の抵抗が高くなるため、ＮチャネルＭＯＳＦＥＴ５１のソース−ドレイン間の電流値（主電流値）が小さくなる。
【００７０】
従って、高温時駆動時に想定される電流値よりもゲート電圧制御／抵抗切替回路１５Ｂで求めた電流値が小さい場合には、チャネル抵抗が支配的となってソース−ドレイン間の抵抗が高くなったものと判断してＳｉＣ−ＭＯＳＦＥＴ３に与えるゲート電圧を上昇させるようにチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御する指示をゲート駆動／保護回路５に与えたり、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を下げるようにゲート駆動／保護回路５に指示したりすることでＳｉＣ−ＭＯＳＦＥＴ３での電力損失を低減することができる。
【００７１】
ＳｉＣ−ＭＯＳＦＥＴ３をターンオンする場合には、ＳｉＣ−ＭＯＳＦＥＴ３のゲートが充電されるまでゲート電圧が上昇し、充電が完了するとゲート電圧は安定するが、ＳｉＣ−ＭＯＳＦＥＴ３のゲートの充電が完了する前、すなわち、ターンオン開始時から数μｓｅｃ後のＮチャネルＭＯＳＦＥＴ５１のソース−ドレイン間電流を検出し、その検出値に基づいてゲート電圧やターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を変化させることで、ＳｉＣ−ＭＯＳＦＥＴ３の低温時のトータルの電力損失(導通損失、ターンオン損失、ターンオフ損失の合計)を低減することができる。
【００７２】
また、ＳｉＣ−ＭＯＳＦＥＴ３のターンオフ時には、ターンオン時に検出したＮチャネルＭＯＳＦＥＴ５１のチャネル抵抗の検出値をゲート電圧制御／抵抗切替回路１５Ｂにフィードバックすることで、ＮチャネルＭＯＳＦＥＴ５１のチャネル抵抗の抵抗値に基づいて、ＳｉＣ−ＭＯＳＦＥＴ３に与えるゲート電圧を上昇させるようにチャネルＭＯＳＦＥＴ８およびＮチャネルＭＯＳＦＥＴ９のそれぞれのゲートに与えるゲート信号を制御する指示をゲート駆動／保護回路５に与えたり、ターンオン抵抗１０およびターンオフ抵抗１１の抵抗値を下げるようにゲート駆動／保護回路５に指示したりすることでＳｉＣ−ＭＯＳＦＥＴ３での電力損失を低減することができる。
【００７３】
なお、本実施の形態２の電力用スイッチングデバイス駆動回路２００では、実施の形態１の電力用スイッチングデバイス駆動回路１００では必要であった定電流回路１７が不要となるので、駆動回路を小型化することができる。
【００７４】
また、ＮチャネルＭＯＳＦＥＴ５１は縦型構造とすることでＳｉＣ−ＭＯＳＦＥＴ３に内蔵容易となると共に、同じ縦型構造であるＳｉＣ−ＭＯＳＦＥＴ３と同時に製造することができる。
【００７５】
そのため、ＮチャネルＭＯＳＦＥＴ５１のチャネル抵抗特性（例えば、チャネル抵抗の温度依存性）は、ＳｉＣ−ＭＯＳＦＥＴ３のチャネル抵抗特性と同じにすることができ、デバイス製造による特性ばらつきの影響を排除できる。
【００７６】
この結果、ＮチャネルＭＯＳＦＥＴ５１のソース−ドレイン間電流の検出値は、ＳｉＣ−ＭＯＳＦＥＴ３の特性との誤差が少なくなり、ゲート駆動／保護回路５による電流や電圧制御の安定性が向上する。
【００７７】
また、チャネル抵抗検出部１８Ａでの検出電圧が低い場合には、ＮチャネルＭＯＳＦＥＴ５１を複数設けて直列に接続した構成としても良いし、１つのＮチャネルＭＯＳＦＥＴ５１が複数のチャネル領域を有した構成とし、それらを直列に接続した構成としても良い。このような構成を採ることで、チャネル抵抗を直列接続した構成が得られ、高い検出電圧を得ることができる。
【００７８】
また、１つのＮチャネルＭＯＳＦＥＴ５１においてチャネル長を長くするか、チャネル幅を広くした構成とすることで、検出電圧を高くすることができる。
【００７９】
なお、チャネル抵抗検出部１８Ａでの検出電圧が高い場合には、ＮチャネルＭＯＳＦＥＴ５１を複数設けて並列に接続した構成としても良いし、１つのＮチャネルＭＯＳＦＥＴ５１が複数のチャネル領域を有した構成とし、それらを並列に接続した構成としても良い。このような構成を採ることで、チャネル抵抗を並列接続した構成が得られ、検出電圧を小さくすることができる。
【００８０】
なお、以上の説明においては、電力用スイッチングデバイスとしてＳｉＣ−ＭＯＳＦＥＴ３を使用し、チャネル抵抗の検出のためのトランジスタとしてＮチャネルＭＯＳＦＥＴ５１を使用する例を示したが、電力用スイッチングデバイスとしてＩＧＢＴを使用し、チャネル抵抗の検出のためのトランジスタとしてＩＧＢＴを使用する場合でも本発明は適用可能であり、また、電力用スイッチングデバイスとしてＩＧＢＴを使用し、チャネル抵抗の検出のためのトランジスタとしてＭＯＳＦＥＴを使用する場合でも本発明は適用可能である。
【００８１】
また、電力用スイッチングデバイスとしてはＳｉＣデバイスに限定されるものではなく、本発明はＧａＮデバイスなどワイドバンドギャップ半導体デバイス全般に適用でき、また、Ｓｉデバイスにも適用できることは言うまでもない。
【００８２】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００８３】
５  ゲート駆動/保護回路、６  正バイアス電源、７  負バイアス電源、８  ＰチャネルＭＯＳＦＥＴ、９  ＮチャネルＭＯＳＦＥＴ、１０  ターンオン抵抗、１１  ターンオフ抵抗、１３，２２  内部ゲート抵抗、１５Ａ，１５Ｂ  ゲート電圧制御／抵抗切替回路、１７  定電流回路、１８，１８Ａ  チャネル抵抗検出部。
【図１】
2016052197.tif 000003
【図２】
2016052197.tif 000004
【図３】
2016052197.tif 000005
【図４】
2016052197.tif 000006
【図５】
2016052197.tif 000007