(57)【要約】【課題】複数のコンデンサ素子を配線基板上において封止樹脂層にて包埋してなる回路モジュールにおいて、当該回路モジュールに発生する振動を抑制する。【解決手段】回路モジュール１Ａは、直方体形状の第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが配線基板２上において封止樹脂層５によって包埋されてなるものであり、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、配線基板２の主表面と平行な方向に沿って近傍に並んで配置され、配線基板２に設けられた導電パターンを介して電気的に直列または並列に接続される。第１積層セラミックコンデンサ１０Ａが有する一対の端面１５のうちの一方は、第２積層セラミックコンデンサ１０Ｂが有する一対の側面としての幅方向側面１７のうちの一方に封止樹脂層５を介して対向するように配置される。【選択図】図１２
2016092289.tif 000002
【特許請求の範囲】
【請求項１】
積層方向に沿って交互に積層された誘電体層および内部電極層を含む直方体形状の積層体を含む第１コンデンサ素子および第２コンデンサ素子と、
前記第１コンデンサ素子および前記第２コンデンサ素子が実装される主表面を含む配線基板と、
前記第１コンデンサ素子および前記第２コンデンサ素子を包埋する封止樹脂層と、備えるコンデンサ素子の実装構造体であって、
前記第１コンデンサ素子および前記第２コンデンサ素子は、前記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続され、
前記第１コンデンサ素子および前記第２コンデンサ素子の前記配線基板に対向する面は、短辺および長辺を有し、
前記第１コンデンサ素子および前記第２コンデンサ素子の各々は、前記長辺が延在する方向において相対して位置する一対の端面と、前記短辺が延在する方向において相対して位置する一対の側面と、前記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有し、
前記第１コンデンサ素子および前記第２コンデンサ素子に含まれる前記外部電極の各々は、当該外部電極の各々に対応して前記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ接合され、
前記第１コンデンサ素子の前記一対の端面のうちの一方が、前記第２コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向している、コンデンサ素子の実装構造体。
【請求項２】
前記第１コンデンサ素子の前記積層方向と、前記第２コンデンサ素子の前記積層方向とが、いずれも前記配線基板の前記主表面に沿った方向を向いている、請求項１に記載のコンデンサ素子の実装構造体。
【請求項３】
積層方向に沿って交互に積層された誘電体層および内部電極層を含む直方体形状の積層体を含む第１コンデンサ素子、第２コンデンサ素子および第３コンデンサ素子と、
前記第１コンデンサ素子、前記第２コンデンサ素子および前記第３コンデンサ素子が実装される主表面を含む配線基板と、
前記第１コンデンサ素子、前記第２コンデンサ素子および前記第３コンデンサ素子を包埋する封止樹脂層と、備えるコンデンサ素子の実装構造体であって、
前記第１コンデンサ素子、前記第２コンデンサ素子および前記第３コンデンサ素子は、前記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続され、
前記第１コンデンサ素子、前記第２コンデンサ素子および前記第３コンデンサ素子の前記配線基板に対向する面は、短辺および長辺を有し、
前記第１コンデンサ素子、前記第２コンデンサ素子および前記第３コンデンサ素子の各々は、前記長辺が延在する方向において相対して位置する一対の端面と、前記短辺が延在する方向において相対して位置する一対の側面と、前記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有し、
前記第１コンデンサ素子、前記第２コンデンサ素子および前記第３コンデンサ素子に含まれる前記外部電極の各々は、当該外部電極の各々に対応して前記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ接合され、
前記第１コンデンサ素子の前記一対の端面、前記第２コンデンサ素子の前記一対の端面および前記第３コンデンサ素子の前記一対の端面のうちのいずれか１つの面が、前記第１コンデンサ素子の前記一対の側面、前記第２コンデンサ素子の前記一対の側面および前記第３コンデンサ素子の前記一対の側面のうちのいずれか１つの面と前記封止樹脂層を介して対向し、
前記第１コンデンサ素子の前記一対の端面、前記第２コンデンサ素子の前記一対の端面および前記第３コンデンサ素子の前記一対の端面のうちの残る他の１つの面が、前記第１コンデンサ素子の前記一対の側面、前記第２コンデンサ素子の前記一対の側面および前記第３コンデンサ素子の前記一対の側面のうちのいずれか１つの面と前記封止樹脂層を介して対向している、コンデンサ素子の実装構造体。
【請求項４】
前記第１コンデンサ素子の前記一対の端面のうちの一方が、前記第２コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向し、
前記第１コンデンサ素子の前記一対の端面のうちの残る他方が、前記第３コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向している、請求項３に記載のコンデンサ素子の実装構造体。
【請求項５】
前記第１コンデンサ素子の前記一対の端面のうちの一方が、前記第２コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向し、
前記第３コンデンサ素子の前記一対の端面のうちの一方が、前記第２コンデンサ素子の前記一対の側面のうちの残る他方に前記封止樹脂層を介して対向している、請求項３に記載のコンデンサ素子の実装構造体。
【請求項６】
前記第１コンデンサ素子の前記一対の端面のうちの一方と、前記第３コンデンサ素子の前記一対の端面のうちの一方とが、前記第２コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向している、請求項３に記載のコンデンサ素子の実装構造体。
【請求項７】
前記第１コンデンサ素子の前記積層方向と、前記第２コンデンサ素子の前記積層方向と、前記第３コンデンサ素子の前記積層方向とが、いずれも前記配線基板の前記主表面に沿った方向を向いている、請求項３から６のいずれかに記載のコンデンサ素子の実装構造体。
【請求項８】
積層方向に沿って交互に積層された誘電体層および内部電極層を含む直方体形状の積層体を含む第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子と、
前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子が実装される主表面を含む配線基板と、
前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子を包埋する封止樹脂層と、備えるコンデンサ素子の実装構造体であって、
前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子は、前記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続され、
前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子の前記配線基板に対向する面は、短辺および長辺を有し、
前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子の各々は、前記長辺が延在する方向において相対して位置する一対の端面と、前記短辺が延在する方向において相対して位置する一対の側面と、前記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有し、
前記第１コンデンサ素子、前記第２コンデンサ素子、前記第３コンデンサ素子および前記第４コンデンサ素子に含まれる前記外部電極の各々は、当該外部電極の各々に対応して前記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ接合され、
前記第１コンデンサ素子の前記一対の端面のうちの一方が、前記第２コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向し、
前記第２コンデンサ素子の前記一対の端面のうちの一方が、前記第３コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向し、
前記第３コンデンサ素子の前記一対の端面のうちの一方が、前記第４コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向し、
前記第４コンデンサ素子の前記一対の端面のうちの一方が、前記第１コンデンサ素子の前記一対の側面のうちの一方に前記封止樹脂層を介して対向している、コンデンサ素子の実装構造体。
【請求項９】
前記第１コンデンサ素子の前記積層方向と、前記第２コンデンサ素子の前記積層方向と、前記第３コンデンサ素子の前記積層方向と、前記第４コンデンサ素子の前記積層方向とが、いずれも前記配線基板の前記主表面に沿った方向を向いている、請求項８に記載のコンデンサ素子の実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直方体形状の複数のコンデンサ素子が配線基板に実装されてなるとともに、当該配線基板上においてこれら複数のコンデンサ素子が封止樹脂層によって包埋されてなるコンデンサ素子の実装構造体に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化に伴い、電子部品としての積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサにおいては、誘電体材料としてチタン酸バリウム（ＢａＴｉＯ３）等の高誘電率のセラミックス材料が使用されている。
【０００３】
これら高誘電率のセラミックス材料は、圧電性および電歪性を有しているため、高誘電率のセラミックス材料からなる誘電体を含む積層セラミックコンデンサにおいては、電圧が印加された際に機械的な歪みが生じることになる。
【０００４】
そのため、配線基板に実装された大容量の積層セラミックコンデンサに交流電圧、または、交流成分が重畳された直流電圧が印加されると、セラミックス材料に生じる機械的な歪みに起因して振動が発生することになり、当該振動が配線基板に伝播することで回路基板が振動することとなってしまう。
【０００５】
ここで、伝播した振動により、回路基板が可聴周波数域である２０［Ｈｚ］〜２０［ｋＨｚ］の周波数で振動した場合には、いわゆる「鳴き（acoustic noise）」と呼ばれる騒音が発生することになる。
【０００６】
たとえば、電子機器に搭載されるＤＣ／ＤＣコンバータは、直流電圧を各電子デバイスに適した所定の直流電圧に変換してこれを電力として供給するものであるが、当該ＤＣ／ＤＣコンバータの入出力回路には、スイッチング動作に基づいて発生するノイズを軽減するために、ディカップリング用の積層セラミックコンデンサが接続される。当該積層セラミックコンデンサには、上記スイッチング動作により直流電圧に重畳されたリップル電圧が印加されることになるが、当該リップル電圧により積層セラミックコンデンサに可聴周波数域の周波数を有する機械的な歪みが発生し、これが配線基板に伝播することで回路基板にて騒音が発生することになる。
【０００７】
また、積層セラミックコンデンサが実装された配線基板に加速度センサや角速度センサ等のセンサが実装されている場合には、回路基板が振動することによってこれらセンサの誤作動を引き起こす場合もある。
【０００８】
そのため、従来、積層セラミックコンデンサの機械的な歪みに起因する回路基板の振動を抑制する技術が種々提案されている。たとえば、特開２０００−２３２０３０号公報（特許文献１）には、配線基板の表裏面の対応した位置に、同等の仕様の一対の積層セラミックコンデンサを面対称に実装することにより、一方の積層セラミックコンデンサから配線基板に伝播される振動と、他方の積層セラミックコンデンサから配線基板に伝播される振動とが相互に打ち消し合うように作用させ、これにより回路基板の振動の抑制が図られた実装構造体が開示されている。
【０００９】
また、特開２００２−２３２１１０号公報（特許文献２）には、配線基板の同一主表面上にその長軸が平行に並ぶように互いに接近して一対の積層セラミックコンデンサを実装するとともに、配線基板に伝達される振動波の振動がほぼ逆相の振幅関係となるようにこれら一対の積層セラミックコンデンサにリップル電圧が印加されるように構成することにより、回路基板の振動の抑制が図られた実装構造体が開示されている。
【００１０】
上述した特許文献１および２に開示された実装構造体は、いずれも積層セラミックコンデンサが配線基板の主表面上において露出した状態となるように実装されたものである。しかしながら、積層セラミックコンデンサの実装構造体としては、この他にも、積層セラミックコンデンサが実装された配線基板の主表面を封止樹脂層にて覆うことにより、積層セラミックコンデンサを当該封止樹脂層にて包埋した構成のものがある。当該構成が開示された文献としては、たとえば国際公開第２０１１／１３５９２６号（特許文献３）がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０００−２３２０３０号公報
【特許文献２】特開２００２−２３２１１０号公報
【特許文献３】国際公開第２０１１／１３５９２６号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ここで、積層セラミックコンデンサを配線基板上において露出させた場合と、積層セラミックコンデンサを配線基板上において封止樹脂層にて包埋した場合とでは、回路基板に生じる振動の態様に顕著な差が生じる。これは、前者においては、振動伝達経路が半田接合部に限定されるのに対し、後者においては、振動伝達経路が半田接合部に限定されず、積層セラミックコンデンサを包埋する封止樹脂層も振動伝達経路となってしまうためである。また、積層セラミックコンデンサが実装された配線基板の主表面の全面を封止樹脂層にて覆った場合には、配線基板のみならず当該封止樹脂層も含めた回路基板の全体に振動が生じることになるため、この点においても振動の態様が異なることになる。
【００１３】
そのため、上述した特許文献１および２に開示される如くの技術は、必ずしも積層セラミックコンデンサを配線基板上において封止樹脂層にて包埋してなる実装構造体に好適に適用できるものとは言えない。
【００１４】
したがって、本発明は、上述した状況に鑑みてなされたものであり、複数のコンデンサ素子を配線基板上において封止樹脂層にて包埋してなるコンデンサ素子の実装構造体において、当該実装構造体に発生する振動を抑制することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の局面に基づくコンデンサ素子の実装構造体は、積層方向に沿って交互に積層された誘電体層および内部電極層を含む直方体形状の積層体を含む第１コンデンサ素子および第２コンデンサ素子と、上記第１コンデンサ素子および上記第２コンデンサ素子が実装される主表面を含む配線基板と、上記第１コンデンサ素子および上記第２コンデンサ素子を包埋する封止樹脂層と備えている。上記第１コンデンサ素子および上記第２コンデンサ素子は、上記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されている。上記第１コンデンサ素子および上記第２コンデンサ素子の上記配線基板に対向する面は、短辺および長辺を有している。上記第１コンデンサ素子および上記第２コンデンサ素子の各々は、上記長辺が延在する方向において相対して位置する一対の端面と、上記短辺が延在する方向において相対して位置する一対の側面と、上記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有している。上記第１コンデンサ素子および上記第２コンデンサ素子に含まれる上記外部電極の各々は、当該外部電極の各々に対応して上記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ接合されている。上記第１コンデンサ素子の上記一対の端面のうちの一方は、上記第２コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向している。
【００１６】
上記本発明の第１の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記積層方向と、上記第２コンデンサ素子の上記積層方向とが、いずれも上記配線基板の上記主表面に沿った方向を向いていることが好ましい。
【００１７】
本発明の第２の局面に基づくコンデンサ素子の実装構造体は、積層方向に沿って交互に積層された誘電体層および内部電極層を含む直方体形状の積層体を含む第１コンデンサ素子、第２コンデンサ素子および第３コンデンサ素子と、上記第１コンデンサ素子、上記第２コンデンサ素子および上記第３コンデンサ素子が実装される主表面を含む配線基板と、上記第１コンデンサ素子、上記第２コンデンサ素子および上記第３コンデンサ素子を包埋する封止樹脂層と備えている。上記第１コンデンサ素子、上記第２コンデンサ素子および上記第３コンデンサ素子は、上記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されている。上記第１コンデンサ素子、上記第２コンデンサ素子および上記第３コンデンサ素子の上記配線基板に対向する面は、短辺および長辺を有している。上記第１コンデンサ素子、上記第２コンデンサ素子および上記第３コンデンサ素子の各々は、上記長辺が延在する方向において相対して位置する一対の端面と、上記短辺が延在する方向において相対して位置する一対の側面と、上記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有している。上記第１コンデンサ素子、上記第２コンデンサ素子および上記第３コンデンサ素子に含まれる上記外部電極の各々は、当該外部電極の各々に対応して上記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ接合されている。上記第１コンデンサ素子の上記一対の端面、上記第２コンデンサ素子の上記一対の端面および上記第３コンデンサ素子の上記一対の端面のうちのいずれか１つの面は、上記第１コンデンサ素子の上記一対の側面、上記第２コンデンサ素子の上記一対の側面および上記第３コンデンサ素子の上記一対の側面のうちのいずれか１つの面と上記封止樹脂層を介して対向しており、上記第１コンデンサ素子の上記一対の端面、上記第２コンデンサ素子の上記一対の端面および上記第３コンデンサ素子の上記一対の端面のうちの残る他の１つの面は、上記第１コンデンサ素子の上記一対の側面、上記第２コンデンサ素子の上記一対の側面および上記第３コンデンサ素子の上記一対の側面のうちのいずれか１つの面と上記封止樹脂層を介して対向している。
【００１８】
上記本発明の第２の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記一対の端面のうちの一方が、上記第２コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向しているとともに、上記第１コンデンサ素子の上記一対の端面のうちの残る他方が、上記第３コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向していてもよい。
【００１９】
上記本発明の第２の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記一対の端面のうちの一方が、上記第２コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向しているとともに、上記第３コンデンサ素子の上記一対の端面のうちの一方が、上記第２コンデンサ素子の上記一対の側面のうちの残る他方に上記封止樹脂層を介して対向していてもよい。
【００２０】
上記本発明の第２の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記一対の端面のうちの一方と、上記第３コンデンサ素子の上記一対の端面のうちの一方とが、上記第２コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向していてもよい。
【００２１】
上記本発明の第２の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記積層方向と、上記第２コンデンサ素子の上記積層方向と、上記第３コンデンサ素子の上記積層方向とが、いずれも上記配線基板の上記主表面に沿った方向を向いていることが好ましい。
【００２２】
本発明の第３の局面に基づくコンデンサ素子の実装構造体は、積層方向に沿って交互に積層された誘電体層および内部電極層を含む直方体形状の積層体を含む第１コンデンサ素子、第２コンデンサ素子、第３コンデンサ素子および第４コンデンサ素子と、上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子が実装される主表面を含む配線基板と、上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子を包埋する封止樹脂層と備えている。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子は、上記配線基板に設けられた導電パターンを介して電気的に直列または並列に接続されている。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子の上記配線基板に対向する面は、短辺および長辺を有している。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子の各々は、上記長辺が延在する方向において相対して位置する一対の端面と、上記短辺が延在する方向において相対して位置する一対の側面と、上記積層体の外表面上において互いに離間して設けられた一対の外部電極とを有している。上記第１コンデンサ素子、上記第２コンデンサ素子、上記第３コンデンサ素子および上記第４コンデンサ素子に含まれる上記外部電極の各々は、当該外部電極の各々に対応して上記配線基板に設けられたランドに導電性の接合部材を介してそれぞれ接合されている。上記第１コンデンサ素子の上記一対の端面のうちの一方は、上記第２コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向している。上記第２コンデンサ素子の上記一対の端面のうちの一方は、上記第３コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向している。上記第３コンデンサ素子の上記一対の端面のうちの一方は、上記第４コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向している。上記第４コンデンサ素子の上記一対の端面のうちの一方は、上記第１コンデンサ素子の上記一対の側面のうちの一方に上記封止樹脂層を介して対向している。
【００２３】
上記本発明の第３の局面に基づくコンデンサ素子の実装構造体にあっては、上記第１コンデンサ素子の上記積層方向と、上記第２コンデンサ素子の上記積層方向と、上記第３コンデンサ素子の上記積層方向と、上記第４コンデンサ素子の上記積層方向とが、いずれも上記配線基板の上記主表面に沿った方向を向いていることが好ましい。
【００２４】
ここで、上記において記載した「直方体形状のコンデンサ素子」という用語には、そのコーナー部および稜部に丸みが付けられたものや、その表面に全体的に見て無視できる程度の段差や凹凸が設けられたものが含まれるものとする。
【００２５】
また、上記において記載した「長方形状の面」という用語には、その輪郭線の角部に丸みが付けられたものや、その輪郭線の辺に全体的に見て無視できる程度の折れや曲がりが設けられたものが含まれるものとする。
【００２６】
また、上記において記載した「端面と側面とが対向する」という用語には、これら端面および側面のうちの一方の面の全域が他方の面に対向している場合のみならず、一方の面の一部の領域が他方の面の一部の領域にのみ対向している場合が含まれるものとする。
【発明の効果】
【００２７】
本発明によれば、複数のコンデンサ素子を配線基板上において封止樹脂層にて包埋してなるコンデンサ素子の実装構造体において、当該実装構造体に発生する振動を抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態における回路モジュールに具備される積層セラミックコンデンサの斜視図である。
【図２】図１に示す積層セラミックコンデンサの図１中に示すＩＩ−ＩＩ線に沿った断面図である。
【図３】図１に示す積層セラミックコンデンサの図１中に示すＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図１に示す積層セラミックコンデンサの積層体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。
【図５】図１に示す積層セラミックコンデンサの回路モジュールへの第１実装態様を示す模式断面図である。
【図６】図１に示す積層セラミックコンデンサの回路モジュールへの第２実装態様を示す模式断面図である。
【図７】２個の積層セラミックコンデンサを近接配置する場合の第１レイアウトグループに属する第１ないし第３レイアウトパターンを示す模式図である。
【図８】２個の積層セラミックコンデンサを近接配置する場合の第２レイアウトグループに属する第４ないし第６レイアウトパターンを示す模式図である。
【図９】２個の積層セラミックコンデンサを近接配置する場合の第３レイアウトグループに属する第７ないし第１０レイアウトパターンを示す模式図である。
【図１０】第１構成例に係る回路モジュールの概略斜視図である。
【図１１】第１構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図１２】第１構成例に係る回路モジュールの図１１中に示すＸＩＩ−ＸＩＩ線に沿った模式断面図である。
【図１３】図１０ないし図１２に示す積層セラミックコンデンサを含む回路の回路構成例を示す図である。
【図１４】第２構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図１５】第２構成例に係る回路モジュールの図１４中に示すＸＶ−ＸＶ線に沿った模式断面図である。
【図１６】第３構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図１７】第３構成例に係る回路モジュールの図１６中に示すＸＶＩＩ−ＸＶＩＩ線に沿った模式断面図である。
【図１８】第４に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図１９】第４構成例に係る回路モジュールの図１８中に示すＸＩＸ−ＸＩＸ線に沿った模式断面図である。
【図２０】第５構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図２１】第６構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図２２】第７構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図２３】第８構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図２４】第９構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【図２５】第１０構成例に係る回路モジュールに具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。
【図２６】第１１構成例に係る回路モジュールに具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。
【図２７】第１２構成例に係る回路モジュールに具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。
【図２８】第１検証試験において検証した比較例１，２および実施例１，２に係る積層セラミックコンデンサの実装レイアウトを示す図である。
【図２９】第１検証試験における騒音の音圧レベルの測定方法を示す概略図である。
【図３０】第１検証試験の結果を示すグラフである。
【図３１】第２検証試験において検証した比較例３および実施例３，４に係る積層セラミックコンデンサの実装レイアウトを示す図である。
【図３２】第２検証試験の結果を示すグラフである。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
【００３０】
以下に示す実施の形態においては、誘電体材料としてセラミックス材料を使用した積層セラミックコンデンサをコンデンサ素子として包埋してなる回路モジュールを例示して説明を行なう。なお、本発明が適用可能な回路モジュールとしては、この他にも、誘電体材料として樹脂フィルムを使用した積層型金属化フィルムコンデンサ等をコンデンサ素子として包埋してなる回路モジュールが挙げられる。
【００３１】
図１は、本発明の実施の形態における回路モジュールに具備される積層セラミックコンデンサの斜視図である。図２は、図１に示す積層セラミックコンデンサの図１中に示すＩＩ−ＩＩ線に沿った断面図であり、図３は、図１に示す積層セラミックコンデンサの図１中に示すＩＩＩ−ＩＩＩ線に沿った断面図である。まず、これら図１ないし図３を参照して、本実施の形態における回路モジュールに具備される積層セラミックコンデンサについて説明する。
【００３２】
図１ないし図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有する電子部品であり、積層体１１と一対の外部電極１４とを有している。
【００３３】
図２および図３に示すように、積層体１１は、所定の方向に沿って交互に積層された誘電体層１２および内部電極層１３にて構成されている。誘電体層１２は、たとえばチタン酸バリウムを主成分とするセラミックス材料にて形成されている。また、誘電体層１２は、後述するセラミックスシートの原料となるセラミックス粉末の副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。
【００３４】
積層体１１は、誘電体層１２となるセラミックスシート（いわゆるグリーンシート）の表面に内部電極層１３となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着および焼成することによって製作される。
【００３５】
なお、誘電体層１２の材質は、上述したチタン酸バリウムを主成分とするセラミックス材料に限られず、他の高誘電率のセラミックス材料（たとえば、ＣａＴｉＯ３、ＳｒＴｉＯ３等を主成分とするもの）を誘電体層１２の材質として選択してもよい。また、内部電極層１３の材質も、上述した金属材料に限られず、他の導電材料を内部電極層１３の材質として選択してもよい。
【００３６】
図１および図２に示すように、一対の外部電極１４は、積層体１１の所定方向の両端部の外表面を覆うように互いに離間して設けられている。一対の外部電極１４は、それぞれ導電膜にて構成されている。
【００３７】
一対の外部電極１４は、たとえば焼結金属層とめっき層の積層膜にて構成される。焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、たとえばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、一対の外部電極１４は、めっき層のみによって構成されていてもよい。
【００３８】
さらには、一対の外部電極１４として、金属成分と樹脂成分とを含む導電性樹脂ペーストを利用することも可能である。一対の外部電極１４として導電性樹脂ペーストを利用した場合には、導電性樹脂ペーストに含まれる樹脂成分が積層体１１において発生した振動を吸収する効果を発揮するため、積層体１１から外部に伝播する振動を効果的に減衰させることが可能になる。
【００３９】
図２に示すように、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの一方は、積層セラミックコンデンサ１０の内部において一対の外部電極１４のうちの一方に電気的に接続されており、積層方向に沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの他方は、積層セラミックコンデンサ１０の内部において一対の外部電極１４のうちの他方に電気的に接続されている。これにより、一対の外部電極１４間は、複数のコンデンサ要素が電気的に並列に接続された状態となっている。
【００４０】
ここで、図１ないし図３に示すように、一対の外部電極１４が並ぶ方向を積層セラミックコンデンサ１０の長さ方向Ｌとして定義し、積層体１１における誘電体層１２と内部電極層１３との積層方向を厚み方向Ｔとして定義し、これら長さ方向Ｌおよび厚み方向Ｔのいずれにも直交する方向を幅方向Ｗとして定義すると、本実施の形態における積層セラミックコンデンサ１０は、長さ方向Ｌに沿った外形寸法が最も長くなるように構成された細長の直方体形状を有している。
【００４１】
なお、積層セラミックコンデンサ１０の長さ方向Ｌの外形寸法および幅方向Ｗの外形寸法（通常、厚み方向Ｔの外形寸法は、幅方向Ｗの外形寸法と同じとされる）の代表値としては、たとえば３．２［ｍｍ］×１．６［ｍｍ］、２．０［ｍｍ］×１．２５［ｍｍ］、１．６［ｍｍ］×０．８［ｍｍ］、１．０［ｍｍ］×０．５［ｍｍ］、０．８［ｍｍ］×０．４［ｍｍ］、０．６［ｍｍ］×０．３［ｍｍ］、０．４［ｍｍ］×０．２［ｍｍ］等が挙げられる。
【００４２】
また、直方体形状の積層セラミックコンデンサ１０の６つの面のうち、長さ方向Ｌにおいて相対して位置する一対の面を端面１５と定義し、一対の端面１５を結ぶ４つの面を側面１６，１７と定義する。さらに、４つの側面１６，１７のうち、厚み方向Ｔにおいて相対して位置する一対の面を厚み方向側面１６と定義し、幅方向Ｗにおいて相対して位置する一対の面を幅方向側面１７として定義し、以降の説明においては、当該用語を使用する。一対の厚み方向側面１６と一対の幅方向側面１７は、いずれも長さ方向Ｌに延在する一対の長辺と、当該一対の長辺を結ぶ一対の短辺とを含む長方形状を有している。
【００４３】
図４は、図１に示す積層セラミックコンデンサの積層体に電圧印加時において生じる歪みをシミュレーションした結果を示す図である。次に、この図４を参照して、本実施の形態における回路モジュールに具備される積層セラミックコンデンサに生じ得る歪みについて説明する。
【００４４】
上述した積層セラミックコンデンサ１０の一対の外部電極１４に、交流電圧、または、交流成分が重畳した直流電圧が印加されると、積層体１１に図４に示す如くの機械的な歪みが発生し、これが積層セラミックコンデンサ１０の歪みとなる。
【００４５】
図４に示すように、電圧印加時においては、厚み方向Ｔに沿って積層体１１が図中において矢印ＡＲＴにて示すように外側に向けて顕著に大きく歪む。これに伴い、長さ方向Ｌに沿って積層体１１が図中において矢印ＡＲＬにて示すように内側に向けてやや大きく歪み、また幅方向Ｗに沿って積層体１１が図中において矢印ＡＲＷにて示すように内側に向けて僅かに歪む。これに対し、細長の直方体形状を有する積層体１１の角部１８においては、歪みは殆ど発生しない。なお、図中においては、積層体１１の外側に向けて生じる歪みを白抜き矢印にて示すとともに、積層体１１の内側に向けて生じる歪みを黒塗り矢印にて示し、それらの歪の大きさをそれぞれ矢印の大きさにて示している。
【００４６】
そのため、積層セラミックコンデンサ１０においても、電圧印加時において、同様の歪みが発生することになり、積層セラミックコンデンサ１０に印加される電圧の周期に合わせて上述した如くの歪みが繰り返し発生することになる。その結果、積層セラミックコンデンサ１０を具備した回路モジュールにおいては、当該積層セラミックコンデンサ１０が振動源となり、当該振動が封止樹脂層および配線基板に伝播することによって回路モジュールが振動し、結果として騒音が発生したり、他の素子の誤作動を誘発したりする。
【００４７】
図５および図６は、それぞれ図１に示す積層セラミックコンデンサの回路モジュールへの第１および第２実装態様を示す模式断面図である。上述した積層セラミックコンデンサの回路モジュールへの実装態様としては、配線基板に対する向きが異なる２つの実装態様が想定される。以下、これら図５および図６を参照して、当該２つの実装態様について説明する。なお、図５（Ｂ）および図６（Ｂ）に示す断面は、それぞれ図５（Ａ）中および図６（Ａ）中に示すＶＢ−ＶＢ線およびＶＩＢ−ＶＩＢ線に沿った断面である。
【００４８】
図５および図６に示すように、第１実装態様１０（Ｈ）および第２実装態様１０（Ｖ）のいずれにおいても、積層セラミックコンデンサ１０は、その一対の端面１５を結ぶ方向である長さ方向Ｌが配線基板２の主表面に沿った方向を向くように当該配線基板２の主表面上に配置されている。すなわち、長辺と短辺を含む長方形状の側面１６，１７のいずれかが配線基板２の主表面に対向する対向面となる。さらに、当該状態において積層セラミックコンデンサ１０を包埋するように封止樹脂層５が当該配線基板２の主表面上に形成されている。
【００４９】
配線基板２は、その一対の主表面のうちの少なくとも一方に導電パターンが形成された絶縁性の基板からなる。配線基板２の材質としては、エポキシ樹脂等の樹脂材料やアルミナ等のセラミックス材料からなるもの、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、配線基板２としては、エポキシ樹脂からなる基材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。
【００５０】
配線基板２の主表面には、積層セラミックコンデンサ１０に対応して一対のランド３が設けられる。これら一対のランド３は、いずれも上述した導電パターンの一部に該当し、互いに離間して位置するように配設されている。
【００５１】
また、これら一対のランド３の各々は、積層セラミックコンデンサ１０の各々が有する一対の外部電極１４に対応した大きさに形成されており、いずれも対応する外部電極１４に対して、配線基板２の主表面の法線方向に沿って対向する部分を含んでいる。なお、一対のランド３の材質としては、各種の導電材料が利用できるが、一般的には銅箔等の金属材料が好適に利用される。
【００５２】
積層セラミックコンデンサ１０の各々が有する一対の外部電極１４と、配線基板２に設けられた一対のランド３とは、それぞれ導電性の接合部材４によって接合されている。接合部材４としては、たとえば導電性接着剤や半田が利用できる。ここで、接合部材４として、導電性接着剤を利用した場合には、導電性接着剤に含まれる樹脂成分が積層セラミックコンデンサ１０において発生した振動を吸収する効果を発揮するため、積層セラミックコンデンサ１０から外部に伝播する振動を効果的に減衰させることが可能になる。
【００５３】
封止樹脂層５は、積層セラミックコンデンサ１０が実装された部分の配線基板２の主表面上を覆うように位置しており、積層セラミックコンデンサ１０を当該配線基板２の主表面上において包埋している。より詳細には、封止樹脂層５は、配線基板２の上記主表面、配線基板２に設けられたランド３の表面、接合部材４の表面および積層セラミックコンデンサ１０の表面を覆うように設けられており、これら部材の表面が回路モジュールの外部に対して露出することを防止している。なお、配線基板２と積層セラミックコンデンサ１０との間の空間であってかつ一対のランド３間および一対の接合部材４間の空間については、封止樹脂層５によって埋め込まれていることが好ましいが、当該空間については、必ずしも封止樹脂層５によって埋め込まれている必要はなく、当該空間が封止樹脂層５によって囲まれているのみであってもよい。
【００５４】
封止樹脂層５の材質としては、特にこれが制限されるものではなく、各種の熱可塑性樹脂材料あるいは熱硬化性樹脂材料等が利用可能である。また、当該封止樹脂層５に各種の材料からなるフィラー等が添加されていてもよい。回路モジュールの信頼性の観点からは、配線基板２やこれに実装される各種の電子部品との間の線膨張係数差が小さいことが好ましく、配線基板２として上述したガラスエポキシ基板を利用した場合には、封止樹脂層５としては、通常、エポキシ樹脂が利用される。また、図示はしていないが、封止樹脂層５の表面に導電層等の部材が別途設けられていてもよい。
【００５５】
積層セラミックコンデンサ１０の回路モジュールへの組付けに際しては、まず、予め配線基板２に設けられた一対のランド３上にスクリーン印刷等によって導電性接着剤または半田ペーストが塗布され、その上に積層セラミックコンデンサ１０が載置された状態で、これらがリフロー炉に投入される。これにより、接合部材４にフィレットが形成され、積層セラミックコンデンサ１０が配線基板２に実装される。さらにその後、積層セラミックコンデンサ１０が実装された配線基板２の主表面上にトランスファーモールドやポッテインング等によって封止樹脂層５が形成されることにより、回路モジュールが製作される。
【００５６】
ここで、図５（Ａ）および図５（Ｂ）に示すように、第１実装態様１０（Ｈ）にあっては、積層セラミックコンデンサ１０の積層体１１における誘電体層１２および内部電極層１３の積層方向である厚み方向Ｔが、配線基板２の主表面に沿わない方向を向くように（すなわち、積層セラミックコンデンサ１０の厚み方向Ｔが配線基板２の主表面と直交するように）、積層セラミックコンデンサ１０が配線基板２上に配置されている。これにより、当該第１実装態様１０（Ｈ）においては、積層セラミックコンデンサ１０の厚み方向Ｔにおいて相対して位置する一対の厚み方向側面１６のうちの一方が、配線基板２に対向する対向面１６ａになることになる。
【００５７】
一方、図６（Ａ）および図６（Ｂ）に示すように、第２実装態様１０（Ｖ）にあっては、積層セラミックコンデンサ１０の積層体１１における誘電体層１２および内部電極層１３の積層方向である厚み方向Ｔが、配線基板２の主表面に沿う方向を向くように（すなわち、積層セラミックコンデンサ１０の厚み方向Ｔが配線基板２の主表面と平行に位置するように）、積層セラミックコンデンサ１０が配線基板２上に配置されている。これにより、当該第２実装態様１０（Ｖ）においては、積層セラミックコンデンサ１０の幅方向Ｗにおいて相対して位置する一対の幅方向側面１７のうちの一方が、配線基板２に対向する対向面１７ａになることになる。
【００５８】
図７ないし図９は、２個の積層セラミックコンデンサを近接配置する場合の種々のレイアウトパターンを示す模式図である。ここで、図７（Ａ）ないし図７（Ｃ）は、それぞれ第１レイアウトグループに属する第１ないし第３レイアウトパターンを示す模式図であり、図８（Ａ）ないし図８（Ｃ）は、それぞれ第２レイアウトグループに属する第４ないし第６レイアウトパターンを示す模式図であり、図９（Ａ）ないし図９（Ｄ）は、それぞれ第３レイアウトグループに属する第７ないし第１０レイアウトパターンを示す模式図である。次に、これら図７ないし図９を参照して、２個の積層セラミックコンデンサを近接配置する場合の種々のレイアウトパターンの詳細について説明するとともに、当該レイアウトパターンを採用した場合に回路モジュールのこれら２個の積層セラミックコンデンサが配置された領域Ｒにおいて生じる振動の大きさについて説明する。ここで、上述した「近傍」とは、２個のセラミックコンデンサの間の距離が好ましくは１．０［ｍｍ］以下になる範囲を意味する。なお、図７ないし図９においては、封止樹脂層５の図示は省略している。
【００５９】
図７（Ａ）ないし図７（Ｃ）に示すように、第１レイアウトグループに属する第１ないし第３レイアウトパターンＬＰ１〜ＬＰ３は、いずれも２個の積層セラミックコンデンサの長さ方向Ｌに沿った軸線が、配線基板２の主表面上において互いに距離をもって平行に位置することとなるように、これら２個の積層セラミックコンデンサが配置されたものである。
【００６０】
図７（Ａ）に示す第１レイアウトパターンＬＰ１においては、２個の積層セラミックコンデンサがいずれも上述した第１実装態様１０（Ｈ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の幅方向側面１７の一方が、他方の積層セラミックコンデンサの一対の幅方向側面１７の一方と封止樹脂層５を介して対向することになる。
【００６１】
当該第１レイアウトパターンＬＰ１とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｘ軸方向における振動は相当程度に大きくなる。また、当該第１レイアウトパターンＬＰ１とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）と、他方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用するものの、当該Ｙ軸方向における振動は比較的小さく抑制される。
【００６２】
図７（Ｂ）に示す第２レイアウトパターンＬＰ２においては、２個の積層セラミックコンデンサがいずれも上述した第２実装態様１０（Ｖ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の厚み方向側面１６の一方が、他方の積層セラミックコンデンサの一対の厚み方向側面１６の一方と封止樹脂層５を介して対向することになる。
【００６３】
当該第２レイアウトパターンＬＰ２とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｘ軸方向における振動は相当程度に大きくなる。また、当該第２レイアウトパターンＬＰ２とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）と、他方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｙ軸方向における振動は極端に大きくなる。
【００６４】
図７（Ｃ）に示す第３レイアウトパターンＬＰ３においては、２個の積層セラミックコンデンサのうちの一方が上述した第２実装態様１０（Ｖ）にて実装されており、２個の積層セラミックコンデンサのうちの他方が上述した第１実装態様１０（Ｈ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の厚み方向側面１６の一方が、他方の積層セラミックコンデンサの一対の幅方向側面１７の一方と封止樹脂層５を介して対向することになる。
【００６５】
当該第３レイアウトパターンＬＰ３とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｘ軸方向における振動は相当程度に大きくなる。また、当該第３レイアウトパターンＬＰ３とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）と、他方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）とが、領域Ｒにおいて互いに振動を相殺するように作用し、当該Ｙ軸方向における振動は相当程度に小さく抑制される。
【００６６】
以上から明らかなように、第１レイアウトグループに属する第１ないし第３レイアウトパターンＬＰ１〜ＬＰ３の中では、唯一、領域Ｒにおいて振動が一部において相殺される第３レイアウトパターンＬＰ３が、振動を抑制する観点からは好適であると言える。
【００６７】
図８（Ａ）ないし図８（Ｃ）に示すように、第２レイアウトグループに属する第４ないし第６レイアウトパターンＬＰ４〜ＬＰ６は、いずれも２個の積層セラミックコンデンサの長さ方向Ｌに沿った軸線が、配線基板２の主表面上において互いに同一直線上に位置することとなるように、これら２個の積層セラミックコンデンサが配置されたものである。
【００６８】
図８（Ａ）に示す第４レイアウトパターンＬＰ４においては、２個の積層セラミックコンデンサがいずれも上述した第１実装態様１０（Ｈ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の端面１５の一方と封止樹脂層５を介して対向することになる。
【００６９】
当該第４レイアウトパターンＬＰ４とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｘ軸方向における振動は相当程度に大きくなる。また、当該第４レイアウトパターンＬＰ４とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）と、他方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用するものの、当該Ｙ軸方向における振動は比較的小さく抑制される。
【００７０】
図８（Ｂ）に示す第５レイアウトパターンＬＰ５においては、２個の積層セラミックコンデンサがいずれも上述した第２実装態様１０（Ｖ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の端面１５の一方と封止樹脂層５を介して対向することになる。
【００７１】
当該第５レイアウトパターンＬＰ５とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｘ軸方向における振動は相当程度に大きくなる。また、当該第５レイアウトパターンＬＰ５とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）と、他方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｙ軸方向における振動は極端に大きくなる。
【００７２】
図８（Ｃ）に示す第６レイアウトパターンＬＰ６においては、２個の積層セラミックコンデンサのうちの一方が上述した第２実装態様１０（Ｖ）にて実装されており、２個の積層セラミックコンデンサのうちの他方が上述した第１実装態様１０（Ｈ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の端面１５の一方と封止樹脂層５を介して対向することになる。
【００７３】
当該第６レイアウトパターンＬＰ６とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用し、当該Ｘ軸方向における振動は相当程度に大きくなる。また、当該第６レイアウトパターンＬＰ６とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）と、他方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）とが、領域Ｒにおいて互いに振動を相殺するように作用し、当該Ｙ軸方向における振動は相当程度に小さく抑制される。
【００７４】
以上から明らかなように、第２レイアウトグループに属する第４ないし第６レイアウトパターンＬＰ４〜ＬＰ６の中では、唯一、領域Ｒにおいて振動が一部において相殺される第６レイアウトパターンＬＰ６が、振動を抑制する観点からは好適であると言える。
【００７５】
図９（Ａ）ないし図９（Ｄ）に示すように、第３レイアウトグループに属する第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０は、いずれも２個の積層セラミックコンデンサの長さ方向Ｌに沿った軸線が、配線基板２の主表面上において互いに直交することとなるように、これら２個の積層セラミックコンデンサが配置されたものである。
【００７６】
図９（Ａ）に示す第７レイアウトパターンＬＰ７においては、２個の積層セラミックコンデンサがいずれも上述した第１実装態様１０（Ｈ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の幅方向側面１７の一方と封止樹脂層５を介して対向することになる。
【００７７】
当該第７レイアウトパターンＬＰ７とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用するものの、当該Ｘ軸方向における振動は比較的小さく抑制される。また、当該第７レイアウトパターンＬＰ７とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用するものの、当該Ｘ軸方向における振動は比較的小さく抑制される。
【００７８】
図９（Ｂ）に示す第８レイアウトパターンＬＰ８においては、２個の積層セラミックコンデンサがいずれも上述した第２実装態様１０（Ｖ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の厚み方向側面１６の一方と封止樹脂層５を介して対向することになる。
【００７９】
当該第８レイアウトパターンＬＰ８とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を相殺するように作用し、当該Ｘ軸方向における振動は大幅に小さく抑制される。また、当該第８レイアウトパターンＬＰ８とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）とが、領域Ｒにおいて互いに振動を相殺するように作用し、当該Ｙ軸方向における振動は大幅に小さく抑制される。
【００８０】
図９（Ｃ）に示す第９レイアウトパターンＬＰ９においては、２個の積層セラミックコンデンサのうちの一方が上述した第２実装態様１０（Ｖ）にて実装されており、２個の積層セラミックコンデンサのうちの他方が上述した第１実装態様１０（Ｈ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の幅方向側面１７の一方と封止樹脂層５を介して対向することになる。
【００８１】
当該第９レイアウトパターンＬＰ９とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を相殺するように作用し、当該Ｘ軸方向における振動は大幅に小さく抑制される。また、当該第９レイアウトパターンＬＰ９とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用するものの、当該Ｙ軸方向における振動は比較的小さく抑制される。
【００８２】
図９（Ｄ）に示す第１０レイアウトパターンＬＰ１０においては、２個の積層セラミックコンデンサのうちの一方が上述した第１実装態様１０（Ｈ）にて実装されており、２個の積層セラミックコンデンサのうちの他方が上述した第２実装態様１０（Ｖ）にて実装されている。この場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の厚み方向側面１６の一方と封止樹脂層５を介して対向することになる。
【００８３】
当該第１０レイアウトパターンＬＰ１０とした場合には、図中に示すＸ軸方向において、一方の積層セラミックコンデンサにて生じる幅方向Ｗに沿った僅かに大きい歪み（矢印ＡＲＷ参照）と、他方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）とが、領域Ｒにおいて互いに振動を増幅するように作用するものの、当該Ｘ軸方向における振動は比較的小さく抑制される。また、当該第１０レイアウトパターンＬＰ１０とした場合には、図中に示すＹ軸方向において、一方の積層セラミックコンデンサにて生じる長さ方向Ｌに沿ったやや大きい歪み（矢印ＡＲＬ参照）と、他方の積層セラミックコンデンサにて生じる厚み方向Ｔに沿った顕著に大きい歪み（矢印ＡＲＴ参照）とが、領域Ｒにおいて互いに振動を相殺するように作用し、当該Ｙ軸方向における振動は大幅に小さく抑制される。
【００８４】
以上から明らかなように、第３レイアウトグループに属する第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の中では、領域Ｒにおいて振動が少なくとも一部において相殺される第８ないし第１０レイアウトパターンＬＰ８〜ＬＰ１０が、振動を抑制する観点からは好適であると言える。特に、第８レイアウトパターンＬＰ８においては、領域ＲにおいてＸ軸方向およびＹ軸方向の双方において振動が相殺することになるため、振動を抑制する観点からは特にこれが好適であると言える。
【００８５】
一方、第３レイアウトグループに属する第７レイアウトパターンＬＰ７については、領域Ｒにおいて振動が相殺されることはないものの、増幅される振動の程度が比較的小さく、当該第７レイアウトパターンＬＰ７についても、振動を抑制する観点からは好適なものであると言える。
【００８６】
第３レイアウトグループに属するいずれのレイアウトパターンにおいても、配線基板の主表面に沿う方向において２つの積層セラミックコンデンサの長さ方向Ｌは、互いに異なる方向を向いているため、互いの長さ方向Ｌに沿ったやや大きい歪みが振動を増幅する関係にはない。また、第３レイアウトグループに属するいずれのレイアウトパターンにおいても、２つの積層セラミックコンデンサの厚み方向Ｔは、互いに異なる方向を向いているため、互いの厚み方向Ｔに沿った顕著に大きい歪みが振動を増幅する関係にはない。したがって、振動を抑制する観点からは、第３レイアウトグループに属するレイアウトパターンが、第１および第２レイアウトグループに属するレイアウトパターンよりも好適なレイアウトパターンであると言える。
【００８７】
したがって、以上の考察に基づけば、２個の積層セラミックコンデンサを近接配置する場合には、一方の積層セラミックコンデンサの一対の端面１５の一方が、他方の積層セラミックコンデンサの一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）の一方に封止樹脂層５を介して対向することとなるように、これら２個の積層セラミックコンデンサを配置することが好ましいと言える。
【００８８】
以上の知見に基づき、以下においては、複数の積層セラミックコンデンサを具備する回路モジュールにおいて、当該複数の積層セラミックコンデンサに含まれる複数の特定の積層セラミックコンデンサからなる積層セラミックコンデンサ群に着目し、当該積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサの実装位置に特徴的なレイアウトを適用することによって振動の発生の抑制を図った第１ないし第１２構成例に係る回路モジュールついて、詳細に説明する。
【００８９】
（第１構成例）
図１０および図１１は、本実施の形態に基づいた第１構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す概略斜視図および模式平面図である。また、図１２は、図１０および図１１に示す回路モジュールの図１１中に示すＸＩＩ−ＸＩＩ線に沿った模式断面図であり、図１３は、図１０および図１１に示す積層セラミックコンデンサを含む回路の回路構成例を示す図である。なお、図１１においては、封止樹脂層５の図示は省略している。
【００９０】
本第１構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の２個の積層セラミックコンデンサに着目したものである。なお、本第１構成例に係る回路モジュールにおける２個の積層セラミックコンデンサのレイアウトパターンは、上述した第３レイアウトグループに属する第７レイアウトパターンＬＰ７に合致するものである。
【００９１】
図１０ないし図１３に示すように、本第１構成例に係る回路モジュール１Ａにあっては、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、配線基板２に設けられた導電パターンであるランド３および配線６Ａ〜６Ｃ等を介して互いに電気的に直列または並列に接続され、それぞれ同一の電源７に電気的に接続されるとともに接地端子ＧＮＤに電気的に接続されている。すなわち、同一の電源ラインに対して、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが直列または並列に繋がっている。
【００９２】
図１３（Ａ）に示す回路構成は、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが電気的に直列に接続された場合を示すものである。この場合には、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの一方と第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの一方とが、ランド３および配線６Ｃを介して電気的に接続され、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの他方と電源７とが、ランド３および配線６Ａを介して電気的に接続され、第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの他方と接地端子ＧＮＤとが、ランド３および配線６Ｂを介して電気的に接続される。
【００９３】
図１３（Ｂ）に示す回路構成は、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが電気的に並列に接続された場合を示すものである。この場合には、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの一方と、第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの一方と、電源７とが、ランド３および配線６Ａを介して電気的に接続され、第１積層セラミックコンデンサ１０Ａの一対の外部電極１４のうちの他方と、第２積層セラミックコンデンサ１０Ｂの一対の外部電極１４のうちの他方と、接地端子ＧＮＤとが、ランド３および配線６Ｂを介して電気的に接続される。すなわち、同一の電源ラインに対して、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが並列に繋がっている。換言すれば、等価回路で見た場合に、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが同一のノードに繋がっている。
【００９４】
図１０ないし図１２示すように、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂは、いずれも上述した第１実装態様１０（Ｈ）にて実装されている。すなわち、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂのそれぞれの長辺および短辺を有する長方形状の厚み方向側面１６が、配線基板２の主表面と対向して位置する対向面１６ａとなっている。
【００９５】
第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの各々の対向面１６ａは、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂがいずれも直方体形状を有し、さらにそれらの長さ方向Ｌが配線基板２の主表面と平行となるように配線基板２に実装されているため、いずれも一対の短辺および一対の長辺を有する長方形状を有している。
【００９６】
ここで、本第１構成例に係る回路モジュール１Ａにあっては、第１積層セラミックコンデンサ１０Ａの対向面１６ａの長辺が延在する方向と第２積層セラミックコンデンサ１０Ｂの対向面１６ａの長辺が延在する方向とが直交するとともに、第１積層セラミックコンデンサ１０Ａの一対の端面１５のうちの一方が第２積層セラミックコンデンサ１０Ｂの一対の幅方向側面１７のうちの一方に封止樹脂層５を介して対向するように、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、配線基板２に実装されている。
【００９７】
好ましくは、配線基板２の主表面から見た場合に、第１積層セラミックコンデンサ１０Ａの中心を通る長さ方向Ｌに平行な軸線が第２積層セラミックコンデンサ１０Ｂを貫通するように構成する。また、好ましくは、配線基板２の主表面から見た場合に、第２積層セラミックコンデンサ１０Ｂの中心を通る幅方向Ｗに平行な軸線が第１積層セラミックコンデンサ１０Ａを貫通するように構成する。さらに、より好ましくは、第１積層セラミックコンデンサ１０Ａの中心を通る長さ方向Ｌに平行な軸線と、第２積層セラミックコンデンサ１０Ｂの中心を通る幅方向Ｗに平行な軸線とが、一致するように構成する。
【００９８】
ここで、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと直交する方向をＸ軸方向と定義し、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと平行な方向をＹ軸方向と定義する。このとき、第１積層セラミックコンデンサ１０Ａの幅方向Ｗと第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌとが同じＸ軸方向を向き、かつ、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと第２積層セラミックコンデンサ１０Ｂの幅方向Ｗとが同じＹ軸方向を向くことになる。
【００９９】
この場合には、第１積層セラミックコンデンサ１０Ａの幅方向Ｗに沿った歪みに起因した振動モード（図１１中に示す矢印ＶＭＡＷ参照）と、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った歪みに起因した振動モード（図１１中に示す矢印ＶＭＢＬ参照）とが、回路モジュール１ＡのＸ軸方向に沿って互いに同一の方向を向くように合致することになるとともに、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った歪みに起因した振動モード（図１１中に示す矢印ＶＭＡＬ参照）と、第２積層セラミックコンデンサ１０Ｂの幅方向Ｗに沿った歪みに起因した振動モード（図１１中に示す矢印ＶＭＢＷ参照）とが、回路モジュール１ＡのＹ軸方向に沿って互いに同一の方向を向くように合致することになる。
【０１００】
したがって、上述した第３レイアウトグループに属する第７レイアウトパターンＬＰ７についての説明の欄において言及したように、電圧印加時において第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂに発生する歪みに起因して生じる回路モジュール１Ａの振動が極端に増幅されることが防止できることになる。これにより、騒音の発生が抑制できることになり、また、他の素子の誤作動を防止することができる。
【０１０１】
（第２構成例）
図１４は、本実施の形態に基づいた第２構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図であり、図１５は、図１４に示す回路モジュールの図１４中に示すＸＶ−ＸＶ線に沿った模式断面図である。なお、図１４においては、封止樹脂層５の図示は省略している。
【０１０２】
本第２構成例は、上述した第３レイアウトグループに属する第８レイアウトパターンＬＰ８に合致するものである。具体的には、図１４および図１５に示すように、本第２構成例に係る回路モジュール１Ｂにあっては、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、いずれも上述した第２実装態様１０（Ｖ）にて実装されている点において上記第１構成例と相違し、その他の点では上記第１構成例と同様の構成とされている。
【０１０３】
すなわち、第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂの長辺および短辺を含む長方形状の幅方向側面１７が、配線基板２の主表面と対向して位置する対向面１７ａとなっている。これにより、第１積層セラミックコンデンサ１０Ａの一対の端面１５のうちの一方が第２積層セラミックコンデンサ１０Ｂの一対の厚み方向側面１６のうちの一方に封止樹脂層５を介して対向している。
【０１０４】
ここで、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと直交する方向をＸ軸方向と定義し、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと平行な方向をＹ軸方向と定義する。このとき、第１積層セラミックコンデンサ１０Ａの厚み方向Ｔと第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌとが同じＸ軸方向を向き、かつ、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと第２積層セラミックコンデンサ１０Ｂの厚み方向Ｔとが同じＹ軸方向を向くことになる。
【０１０５】
この場合には、第１積層セラミックコンデンサ１０Ａの厚み方向Ｔに沿った歪みに起因した振動モード（図１４中に示す矢印ＶＭＡＴ参照）と、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った歪みに起因した振動モード（図１４中に示す矢印ＶＭＢＬ参照）とが、回路モジュール１ＢのＸ軸方向に沿って互いに同一の方向を向くように合致することになるとともに、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った歪みに起因した振動モード（図１４中に示す矢印ＶＭＡＬ参照）と、第２積層セラミックコンデンサ１０Ｂの厚み方向Ｔに沿った歪みに起因した振動モード（図１４中に示す矢印ＶＭＢＴ参照）とが、回路モジュール１ＢのＹ軸方向に沿って互いに同一の方向を向くように合致することになる。
【０１０６】
したがって、上述した第３レイアウトグループに属する第８レイアウトパターンＬＰ８についての説明の欄において言及したように、電圧印加時において第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂに発生する歪みに起因して生じる回路モジュール１Ａの振動がＸ軸方向およびＹ軸方向の双方において相殺されることになる。これにより、騒音の発生が抑制できることになり、また、他の素子の誤作動を防止することができる。
【０１０７】
また、上記のように構成した場合には、第１積層セラミックコンデンサ１０Ａの一方の端面１５と、第２積層セラミックコンデンサ１０Ｂの一方の厚み方向側面１６とがＹ軸方向において対向配置されることになるため、当該Ｙ軸方向に沿って発生する振動モードの伝播方向が互いに向かい合うことになり、より効率的に振動の相殺作用が得られることになる。
【０１０８】
（第３構成例）
図１６は、本実施の形態に基づいた第３構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図であり、図１７は、図１６に示す回路モジュールの図１６中に示すＸＶＩＩ−ＸＶＩＩ線に沿った模式断面図である。なお、図１６においては、封止樹脂層５の図示は省略している。
【０１０９】
本第３構成例は、上述した第３レイアウトグループに属する第９レイアウトパターンＬＰ９に合致するものである。具体的には、図１６および図１７に示すように、本第３構成例に係る回路モジュール１Ｃにあっては、第１積層セラミックコンデンサ１０Ａが上述した第２実装態様１０（Ｖ）にて実装されており、第２積層セラミックコンデンサ１０Ｂが上述した第１実装態様１０（Ｈ）にて実装されている点において上記第１構成例と相違し、その他の点では上記第１構成例と同様の構成とされている。
【０１１０】
すなわち、第１積層セラミックコンデンサ１０Ａの長辺および短辺を含む長方形状の幅方向側面１７が、配線基板２の主表面と対向して位置する対向面１７ａとなっており、第２積層セラミックコンデンサ１０Ｂの長辺および短辺を含む長方形状の厚み方向側面１６が、配線基板２の主表面と対向して位置する対向面１６ａとなっている。これにより、第１積層セラミックコンデンサ１０Ａの一対の端面１５のうちの一方が第２積層セラミックコンデンサ１０Ｂの一対の幅方向側面１７のうちの一方に封止樹脂層５を介して対向している。
【０１１１】
ここで、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと直交する方向をＸ軸方向と定義し、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと平行な方向をＹ軸方向と定義する。このとき、第１積層セラミックコンデンサ１０Ａの厚み方向Ｔと第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌとが同じＸ軸方向を向き、かつ、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと第２積層セラミックコンデンサ１０Ｂの幅方向Ｗとが同じＹ軸方向を向くことになる。
【０１１２】
この場合には、第１積層セラミックコンデンサ１０Ａの厚み方向Ｔに沿った歪みに起因した振動モード（図１６中に示す矢印ＶＭＡＴ参照）と、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った歪みに起因した振動モード（図１６中に示す矢印ＶＭＢＬ参照）とが、回路モジュール１ＣのＸ軸方向に沿って互いに同一の方向を向くように合致することになるとともに、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った歪みに起因した振動モード（図１６中に示す矢印ＶＭＡＬ参照）と、第２積層セラミックコンデンサ１０Ｂの幅方向Ｗに沿った歪みに起因した振動モード（図１６中に示す矢印ＶＭＢＷ参照）とが、回路モジュール１ＣのＹ軸方向に沿って互いに同一の方向を向くように合致することになる。
【０１１３】
したがって、上述した第３レイアウトグループに属する第９レイアウトパターンＬＰ９についての説明の欄において言及したように、電圧印加時において第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂに発生する歪みに起因して生じる回路モジュール１Ａの振動がＸ軸方向において相殺されることになる。これにより、騒音の発生が抑制できることになり、また、他の素子の誤作動を防止することができる。
【０１１４】
（第４構成例）
図１８は、本実施の形態に基づいた第４構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図であり、図１９は、図１８に示す回路モジュールの図１８中に示すＸＩＸ−ＸＩＸ線に沿った模式断面図である。なお、図１８においては、封止樹脂層５の図示は省略している。
【０１１５】
本第４構成例は、上述した第３レイアウトグループに属する第１０レイアウトパターンＬＰ１０に合致するものである。具体的には、図１８および図１９に示すように、本第４構成例に係る回路モジュール１Ｄにあっては、第１積層セラミックコンデンサ１０Ａが上述した第１実装態様１０（Ｈ）にて実装されており、第２積層セラミックコンデンサ１０Ｂが上述した第２実装態様１０（Ｖ）にて実装されている点において上記第１構成例と相違し、その他の点では上記第１構成例と同様の構成とされている。
【０１１６】
すなわち、第１積層セラミックコンデンサ１０Ａの長辺および短辺を含む長方形状の厚み方向側面１６が、配線基板２の主表面と対向して位置する対向面１６ａとなっており、第２積層セラミックコンデンサ１０Ｂの長辺および短辺を含む長方形状の幅方向側面１７が、配線基板２の主表面と対向して位置する対向面１７ａとなっている。これにより、第１積層セラミックコンデンサ１０Ａの一対の端面１５のうちの一方が第２積層セラミックコンデンサ１０Ｂの一対の厚み方向側面１６のうちの一方に封止樹脂層５を介して対向している。
【０１１７】
ここで、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと直交する方向をＸ軸方向と定義し、配線基板２の主表面に平行でかつ第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと平行な方向をＹ軸方向と定義する。このとき、第１積層セラミックコンデンサ１０Ａの幅方向Ｗと第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌとが同じＸ軸方向を向き、かつ、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌと第２積層セラミックコンデンサ１０Ｂの厚み方向Ｔとが同じＹ軸方向を向くことになる。
【０１１８】
この場合には、第１積層セラミックコンデンサ１０Ａの幅方向Ｗに沿った歪みに起因した振動モード（図１８中に示す矢印ＶＭＡＷ参照）と、第２積層セラミックコンデンサ１０Ｂの長さ方向Ｌに沿った歪みに起因した振動モード（図１８中に示す矢印ＶＭＢＬ参照）とが、回路モジュール１ＤのＸ軸方向に沿って互いに同一の方向を向くように合致することになるとともに、第１積層セラミックコンデンサ１０Ａの長さ方向Ｌに沿った歪みに起因した振動モード（図１８中に示す矢印ＶＭＡＬ参照）と、第２積層セラミックコンデンサ１０Ｂの厚み方向Ｔに沿った歪みに起因した振動モード（図１８中に示す矢印ＶＭＢＴ参照）とが、回路モジュール１ＤのＹ軸方向に沿って互いに同一の方向を向くように合致することになる。
【０１１９】
したがって、上述した第３レイアウトグループに属する第１０レイアウトパターンＬＰ１０についての説明の欄において言及したように、電圧印加時において第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂに発生する歪みに起因して生じる回路モジュール１Ａの振動がＹ軸方向において相殺されることになる。これにより、騒音の発生が抑制できることになり、また、他の素子の誤作動を防止することができる。
【０１２０】
また、上記のように構成した場合には、第１積層セラミックコンデンサ１０Ａの一方の端面１５と、第２積層セラミックコンデンサ１０Ｂの一方の厚み方向側面１６とがＹ軸方向において対向配置されることになるため、当該Ｙ軸方向に沿って発生する振動モードの伝播方向が互いに向かい合うことになり、より効率的に振動の相殺作用が得られることになる。
【０１２１】
（第５構成例）
図２０は、本実施の形態に基づいた第５構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【０１２２】
本第５構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の３個の積層セラミックコンデンサに着目したものである。なお、本第５構成例に係る回路モジュールにおける３個の積層セラミックコンデンサは、上記第１構成例の場合と同様に、互いに電気的に直列または並列に接続されたものである。
【０１２３】
図２０に示すように、本第５構成例に係る回路モジュール１Ｅにおいては、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃが、それぞれ上述した第１実装態様１０（Ｈ）および第２実装態様１０（Ｖ）のいずれかにて実装されている。具体的には、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃは、それぞれの長さ方向Ｌが配線基板２の主表面と平行となるとともに、それぞれの幅方向Ｗおよび厚み方向Ｔのいずれかが配線基板２の主表面の法線方向と（図中に示すＺ軸方向）と平行となるように、配線基板２に実装されている。また、第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとは、互いに隣り合って位置するように配置されており、第１積層セラミックコンデンサ１０Ａと第３積層セラミックコンデンサ１０Ｃとは、互いに隣り合って位置するように配置されている。
【０１２４】
このように構成した場合には、第１積層セラミックコンデンサ１０Ａが有する一対の端面１５のうちの一方が、第２積層セラミックコンデンサ１０Ｂが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになるとともに、第１積層セラミックコンデンサ１０Ａが有する一対の端面１５のうちの他方が、第３積層セラミックコンデンサ１０Ｃが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになる。
【０１２５】
そのため、本第５構成例においては、隣り合って位置する第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになるとともに、隣り合って位置する第１積層セラミックコンデンサ１０Ａおよび第３積層セラミックコンデンサ１０Ｃが、上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになる。
【０１２６】
したがって、当該構成を採用することにより、電圧印加時において第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃに発生する歪みに起因して生じる回路モジュール１Ｅの振動が領域Ｒにおいて抑制できることになり、結果として騒音の発生が抑制できるとともに、他の素子の誤作動を防止することができる。
【０１２７】
（第６構成例）
図２１は、本実施の形態に基づいた第６構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【０１２８】
本第６構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の３個の積層セラミックコンデンサに着目したものである。なお、本第６構成例に係る回路モジュールにおける３個の積層セラミックコンデンサは、上記第１構成例の場合と同様に、互いに電気的に直列または並列に接続されたものである。
【０１２９】
図２１に示すように、本第６構成例に係る回路モジュール１Ｆにおいては、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃが、それぞれ上述した第１実装態様１０（Ｈ）および第２実装態様１０（Ｖ）のいずれかにて実装されている。具体的には、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃは、それぞれの長さ方向Ｌが配線基板２の主表面と平行となるとともに、それぞれの幅方向Ｗおよび厚み方向Ｔのいずれかが配線基板２の主表面の法線方向と（図中に示すＺ軸方向）と平行となるように、配線基板２に実装されている。また、第１積層セラミックコンデンサ１０Ａと第２積層セラミックコンデンサ１０Ｂとは、互いに隣り合って位置するように配置されており、第２積層セラミックコンデンサ１０Ｂと第３積層セラミックコンデンサ１０Ｃとは、互いに隣り合って位置するように配置されている。
【０１３０】
このように構成した場合には、第１積層セラミックコンデンサ１０Ａが有する一対の端面１５のうちの一方が、第２積層セラミックコンデンサ１０Ｂが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになるとともに、第３積層セラミックコンデンサ１０Ｃが有する一対の端面１５のうちの一方が、第２積層セラミックコンデンサ１０Ｂが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの他方に封止樹脂層５を介して対向することになる。
【０１３１】
そのため、本第６構成例においては、隣り合って位置する第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになるとともに、隣り合って位置する第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃが、上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになる。
【０１３２】
したがって、当該構成を採用することにより、電圧印加時において第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃに発生する歪みに起因して生じる回路モジュール１Ｆの振動が領域Ｒにおいて抑制できることになり、結果として騒音の発生が抑制できるとともに、他の素子の誤作動を防止することができる。
【０１３３】
（第７構成例）
図２２は、本実施の形態に基づいた第７構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【０１３４】
本第７構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の３個の積層セラミックコンデンサに着目したものである。なお、本第７構成例に係る回路モジュールにおける３個の積層セラミックコンデンサは、上記第１構成例の場合と同様に、互いに電気的に直列または並列に接続されたものである。
【０１３５】
図２２に示すように、本第７構成例に係る回路モジュール１Ｇにおいては、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃが、それぞれ上述した第１実装態様１０（Ｈ）および第２実装態様１０（Ｖ）のいずれかにて実装されている。具体的には、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃは、それぞれの長さ方向Ｌが配線基板２の主表面と平行となるとともに、それぞれの幅方向Ｗおよび厚み方向Ｔのいずれかが配線基板２の主表面の法線方向と（図中に示すＺ軸方向）と平行となるように、配線基板２に実装されている。また、第１積層セラミックコンデンサ１０Ａと、第２積層セラミックコンデンサ１０Ｂと、第３積層セラミックコンデンサ１０Ｃとは、互いに隣り合って位置するように配置されている。
【０１３６】
このように構成した場合には、第１積層セラミックコンデンサ１０Ａが有する一対の端面１５のうちの一方が、第２積層セラミックコンデンサ１０Ｂが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになるとともに、第３積層セラミックコンデンサ１０Ｃが有する一対の端面１５のうちの一方が、第２積層セラミックコンデンサ１０Ｂが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの上記一方に封止樹脂層５を介して対向することになる。
【０１３７】
そのため、本第７構成例においては、隣り合って位置する第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂが、上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになるとともに、隣り合って位置する第３積層セラミックコンデンサ１０Ｃおよび第２積層セラミックコンデンサ１０Ｂが、上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになる。
【０１３８】
したがって、当該構成を採用することにより、電圧印加時において第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃに発生する歪みに起因して生じる回路モジュール１Ｇの振動が領域Ｒにおいて抑制できることになり、結果として騒音の発生が抑制できるとともに、他の素子の誤作動を防止することができる。
【０１３９】
（第８構成例）
図２３は、本実施の形態に基づいた第８構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【０１４０】
本第８構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の４個の積層セラミックコンデンサに着目したものである。なお、本第８構成例に係る回路モジュールにおける４個の積層セラミックコンデンサは、上記第１構成例の場合と同様に、互いに電気的に直列または並列に接続されたものである。
【０１４１】
図２３に示すように、本第８構成例に係る回路モジュール１Ｈにおいては、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄが、それぞれ上述した第１実装態様１０（Ｈ）および第２実装態様１０（Ｖ）のいずれかにて実装されている。具体的には、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄは、それぞれの長さ方向Ｌが配線基板２の主表面と平行となるとともに、それぞれの幅方向Ｗおよび厚み方向Ｔのいずれかが配線基板２の主表面の法線方向と（図中に示すＺ軸方向）と平行となるように、配線基板２に実装されている。また、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄは、互いに隣り合って位置するように配置されている。より具体的には、第１積層セラミックコンデンサ１０Ａと第３積層セラミックコンデンサ１０Ｃとは、それらの長さ方向Ｌに沿った軸線が配線基板２の主表面上において互いに距離をもって平行に位置することとなるように配置されており、第２積層セラミックコンデンサ１０Ｂと第４積層セラミックコンデンサ１０Ｄとは、それらの長さ方向Ｌに沿った軸線が配線基板２の主表面上において互いに同一直線上に位置することとなるように配置されている。
【０１４２】
このように構成した場合には、第１積層セラミックコンデンサ１０Ａが有する一対の端面１５のうちの一方が、第２積層セラミックコンデンサ１０Ｂが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになるとともに、第３積層セラミックコンデンサ１０Ｃが有する一対の端面１５のうちの一方が、第４積層セラミックコンデンサ１０Ｄが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになる。
【０１４３】
そのため、本第８構成例においては、隣り合って位置する第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂ、および、隣り合って位置する第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄが、それぞれ上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになる。
【０１４４】
したがって、当該構成を採用することにより、電圧印加時において第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄに発生する歪みに起因して生じる回路モジュール１Ｈの振動が領域Ｒにおいて抑制できることになり、結果として騒音の発生が抑制できるとともに、他の素子の誤作動を防止することができる。
【０１４５】
（第９構成例）
図２４は、本実施の形態に基づいた第９構成例に係る回路モジュールに具備された積層セラミックコンデンサのレイアウトを示す模式平面図である。
【０１４６】
本第９構成例は、上述した積層セラミックコンデンサ群に含まれる複数の積層セラミックコンデンサとして、配線基板に設けられた導電パターンを介して電気的に直列または並列に接続される同一の設計仕様（同一の容量かつ同一サイズ）の４個の積層セラミックコンデンサに着目したものである。なお、本第９構成例に係る回路モジュールにおける４個の積層セラミックコンデンサは、上記第１構成例の場合と同様に、互いに電気的に直列または並列に接続されたものである。
【０１４７】
図２４に示すように、本第９構成例に係る回路モジュール１Ｉにおいては、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄが、それぞれ上述した第１実装態様１０（Ｈ）および第２実装態様１０（Ｖ）のいずれかにて実装されている。具体的には、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄは、それぞれの長さ方向Ｌが配線基板２の主表面と平行となるとともに、それぞれの幅方向Ｗおよび厚み方向Ｔのいずれかが配線基板２の主表面の法線方向と（図中に示すＺ軸方向）と平行となるように、配線基板２に実装されている。また、第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄは、互いに隣り合って位置するように配置されている。より具体的には、第１積層セラミックコンデンサ１０Ａと第３積層セラミックコンデンサ１０Ｃとは、それらの長さ方向Ｌに沿った軸線が配線基板２の主表面上において互いに距離をもって平行に位置することとなるように配置されており、第２積層セラミックコンデンサ１０Ｂと第４積層セラミックコンデンサ１０Ｄとは、それらの長さ方向Ｌに沿った軸線が配線基板２の主表面上において互いに距離をもって平行に位置することとなるように配置されている。
【０１４８】
このように構成した場合には、第１積層セラミックコンデンサ１０Ａが有する一対の端面１５のうちの一方が、第２積層セラミックコンデンサ１０Ｂが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになるとともに、第２積層セラミックコンデンサ１０Ｂが有する一対の端面１５のうちの一方が、第３積層セラミックコンデンサ１０Ｃが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになる。また、第３積層セラミックコンデンサ１０Ｃが有する一対の端面１５のうちの一方が、第４積層セラミックコンデンサ１０Ｄが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになるとともに、第４積層セラミックコンデンサ１０Ｄが有する一対の端面１５のうちの一方が、第１積層セラミックコンデンサ１０Ａが有する一対の側面（一対の厚み方向側面１６および一対の幅方向側面１７を含む）のうちの一方に封止樹脂層５を介して対向することになる。
【０１４９】
そのため、本第９構成例においては、隣り合って位置する第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂ、隣り合って位置する第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃ、隣り合って位置する第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄ、ならびに、隣り合って位置する第４積層セラミックコンデンサ１０Ｄおよび第１積層セラミックコンデンサ１０Ａが、それぞれ上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０の如くの位置関係を有することになる。
【０１５０】
したがって、当該構成を採用することにより、電圧印加時において第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄに発生する歪みに起因して生じる回路モジュール１Ｉの振動が領域Ｒにおいて抑制できることになり、結果として騒音の発生が抑制できるとともに、他の素子の誤作動を防止することができる。
【０１５１】
（第１０構成例）
図２５は、第１０構成例に係る回路モジュールに具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。
【０１５２】
図２５に示すように、本第１０構成例に係る回路モジュール１Ｊは、配線基板２と、配線基板２に実装された集積回路素子としてのＩＣ（Integrated Circuit）２０と、配線基板２に実装されることで当該ＩＣに接続された２つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群と、図示しない封止樹脂層とを含むものであり、当該２つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに、上述した第１ないし第４構成例に係る回路モジュール１Ａ〜１Ｄにおいて示した第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂのレイアウトのいずれか（すなわち、上述した第３レイアウトグループのうちの第７ないし第１０レイアウトパターンＬＰ７〜ＬＰ１０のいずれか）を適用したものである。ここで、当該２つのディカップリング用の積層セラミックコンデンサ１０は、互いに容量が異なるものであり、いずれも配線基板２上において、上述した図示しない封止樹脂層によって包埋されている。
【０１５３】
より詳細には、ＩＣ２０は、外部の回路との入出力を行なうための複数の端子を有しており、当該複数の端子には、電源端子２１とグランド端子２２とが含まれている。上述した２つのディカップリング用の積層セラミックコンデンサ１０は、ＩＣ２０が実装された配線基板２の主表面上において、当該主表面と平行な方向に沿ってＩＣ２０の近傍に並んで配置されている。
【０１５４】
２つのディカップリング用の積層セラミックコンデンサ１０の各々が有する外部電極に接合部材４を介して接続されたランド３のそれぞれは、配線を介してＩＣ２０の電源端子２１およびグランド端子２２に対応付けて接続されている。これにより、２つのディカップリング用の積層セラミックコンデンサ１０は、電源端子２１とグランド端子２２との間において電気的に並列に接続されている。
【０１５５】
ここで、ディカップリング用の積層セラミックコンデンサは、電源電圧の変動や回路間の干渉を抑えるために電源ラインとグランドとの間に接続されるものである。当該ディカップリング用の積層セラミックコンデンサによって構成されるディカップリング回路は、広い周波数域において高いノイズ吸収効果が発揮されることとなるように、電源ラインとグランドとの間において、容量の異なる複数の積層セラミックコンデンサを電気的に並列に接続することで構成されることが一般的である。なお、当該ディカップリング回路が付設されるＩＣとしては、各種のものが想定され、たとえばＣＰＵ（Central Processing Unit）や、ＧＰＵ（Graphics Processing Unit）、ＡＰＵ（Accelerated Processing Unit）等が挙げられる。
【０１５６】
上述したように、本第１０構成例に係る回路モジュール１Ｊにおいては、上記第１ないし第４構成例に係る回路モジュール１Ａ〜１Ｄにおいて示した第１積層セラミックコンデンサ１０Ａおよび第２積層セラミックコンデンサ１０Ｂのレイアウトのいずれかが、２つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに適用されている。このように構成することにより、その詳細な説明は繰り返しになるため省略するが、これら２つのディカップリング用の積層セラミックコンデンサ１０が配置された領域Ｒにおいて発生する振動が抑制できることになり、結果として騒音の発生が低減できることになる。
【０１５７】
また、上述したように、ＩＣ２０の近傍にこれら２つのディカップリング用の積層セラミックコンデンサ１０が配置されることにより、回路モジュール１Ｊの大型化が防止できるばかりでなく、配線基板２に形成された回路のループインダクタンスを小さくすることもできる。
【０１５８】
したがって、本第１０構成例に係る回路モジュール１Ｊの如くの構成を採用してディカップリング回路を構成することにより、電子機器の大型化を防止しつつ騒音の発生を抑制することができる。ここで、本第１０構成例においては、２つのディカップリング用の積層セラミックコンデンサ１０とＩＣ２０とが同一直線上に並ぶように配置した場合を例示したが、２つのディカップリング用の積層セラミックコンデンサ１０が並ぶ方向と、当該２つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群とＩＣ２０とが並ぶ方向とが交差するように配置されていてもよい。
【０１５９】
（第１１構成例）
図２６は、第１１構成例に係る回路モジュールに具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。
【０１６０】
図２６に示すように、本第１１構成例に係る回路モジュール１Ｋは、配線基板２と、配線基板２に実装されたＩＣ２０と、配線基板２に実装されることで当該ＩＣに接続された３つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群と、図示しない封止樹脂層とを含むものであり、当該３つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに、上述した第５構成例に係る回路モジュール１Ｅにおいて示した第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃのレイアウトを適用したものである。ここで、当該３つのディカップリング用の積層セラミックコンデンサ１０は、大容量、中容量、小容量のコンデンサの組み合わせからなり、いずれも配線基板２上において、上述した図示しない封止樹脂層によって包埋されている。
【０１６１】
より詳細には、上述した第１０構成例の場合と同様に、ＩＣ２０は、外部の回路との入出力を行なうための複数の端子を有しており、当該複数の端子には、電源端子２１とグランド端子２２とが含まれている。上述した３つのディカップリング用の積層セラミックコンデンサ１０は、ＩＣ２０が実装された配線基板２の主表面上において、当該主表面と平行な方向に沿ってＩＣ２０の近傍に並んで配置されている。
【０１６２】
３つのディカップリング用の積層セラミックコンデンサ１０の各々が有する外部電極に接合部材４を介して接続されたランド３のそれぞれは、配線を介してＩＣ２０の電源端子２１およびグランド端子２２に対応付けて接続されている。これにより、３つのディカップリング用の積層セラミックコンデンサ１０は、電源端子２１とグランド端子２２との間において電気的に並列に接続されている。
【０１６３】
上述したように、本第１１構成例に係る回路モジュール１Ｋにおいては、上記第５構成例に係る回路モジュール１Ｅにおいて示した第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂおよび第３積層セラミックコンデンサ１０Ｃのレイアウトが、３つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに適用されている。このように構成することにより、その詳細な説明は繰り返しになるため省略するが、これら３つのディカップリング用の積層セラミックコンデンサ１０が配置された領域Ｒにおいて発生する振動が抑制できることになり、結果として騒音の発生が低減できることになる。
【０１６４】
また、上述したように、ＩＣ２０の近傍にこれら３つのディカップリング用の積層セラミックコンデンサ１０が配置されることにより、回路モジュール１Ｋの大型化が防止できるばかりでなく、配線基板２に形成された回路のループインダクタンスを小さくすることもできる。
【０１６５】
したがって、本第１１構成例に係る回路モジュール１Ｋの如くの構成を採用してディカップリング回路を構成することにより、電子機器の大型化を防止しつつ騒音の発生を抑制することができる。ここで、本第１１構成例においては、３つのディカップリング用の積層セラミックコンデンサ１０とＩＣ２０とが同一直線上に並ぶように配置した場合を例示したが、３つのディカップリング用の積層セラミックコンデンサ１０が並ぶ方向と、当該３つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群とＩＣ２０とが並ぶ方向とが交差するように配置されていてもよい。
【０１６６】
（第１２構成例）
図２７は、第１２構成例に係る回路モジュールに具備された積層セラミックコンデンサおよびＩＣのレイアウトを示す模式平面図である。
【０１６７】
図２７に示すように、本第１２構成例に係る回路モジュール１Ｌは、配線基板２と、配線基板２に実装されたＩＣ２０と、配線基板２に実装されることで当該ＩＣに接続された４つのディカップリング用の積層セラミックコンデンサ１０からなるコンデンサ素子群と、図示しない封止樹脂層とを含むものであり、当該４つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに、上述した第９構成例に係る回路モジュール１Ｉにおいて示した第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄのレイアウトを適用したものである。ここで、当該４つのディカップリング用の積層セラミックコンデンサ１０は、大容量、中容量、小容量のコンデンサの組み合わせからなり、大容量のコンデンサは、同じ容量の２つの積層セラミックコンデンサ１０にて対応させ、中容量および小容量のコンデンサは、それぞれ１つの積層セラミックコンデンサ１０にて対応させている。なお、当該４つのディカップリング用の積層セラミックコンデンサ１０は、いずれも配線基板２上において、上述した図示しない封止樹脂層によって包埋されている。
【０１６８】
より詳細には、上述した第１０構成例の場合と同様に、ＩＣ２０は、外部の回路との入出力を行なうための複数の端子を有しており、当該複数の端子には、電源端子２１とグランド端子２２とが含まれている。上述した４つのディカップリング用の積層セラミックコンデンサ１０は、ＩＣ２０が実装された配線基板２の主表面上において、当該主表面と平行な方向に沿ってＩＣ２０の近傍に並んで配置されている。
【０１６９】
４つのディカップリング用の積層セラミックコンデンサ１０の各々が有する外部電極に接合部材４を介して接続されたランド３のそれぞれは、配線を介してＩＣ２０の電源端子２１およびグランド端子２２に対応付けて接続されている。これにより、４つのディカップリング用の積層セラミックコンデンサ１０は、電源端子２１とグランド端子２２との間において電気的に並列に接続されている。
【０１７０】
上述したように、本第１２構成例に係る回路モジュール１Ｌにおいては、上記第９構成例に係る回路モジュール１Ｉにおいて示した第１積層セラミックコンデンサ１０Ａ、第２積層セラミックコンデンサ１０Ｂ、第３積層セラミックコンデンサ１０Ｃおよび第４積層セラミックコンデンサ１０Ｄのレイアウトが、４つのディカップリング用の積層セラミックコンデンサ１０のレイアウトに適用されている。このように構成することにより、その詳細な説明は繰り返しになるため省略するが、これら４つのディカップリング用の積層セラミックコンデンサ１０が配置された領域Ｒにおいて発生する振動が抑制できることになり、結果として騒音の発生が低減できることになる。
【０１７１】
また、上述したように、ＩＣ２０の近傍にこれら４つのディカップリング用の積層セラミックコンデンサ１０が配置されることにより、回路モジュール１Ｌの大型化が防止できるばかりでなく、配線基板２に形成された回路のループインダクタンスを小さくすることもできる。
【０１７２】
したがって、本第１２構成例に係る回路モジュール１Ｌの如くの構成を採用してディカップリング回路を構成することにより、電子機器の大型化を防止しつつ騒音の発生を抑制することができる。
【０１７３】
（検証試験）
以下においては、本発明の効果を確認するために行なった検証試験について説明する。検証試験としては、配線基板に対する積層セラミックコンデンサの実装レイアウトを種々変更したり、配線基板に対する積層セラミックコンデンサの実装態様を種々変更したりすることで、電圧印加時に発生する騒音の音圧レベルにどのような変化が生じるかを検証した第１および第２検証試験を実施した。
【０１７４】
（第１検証試験）
図２８は、第１検証試験において検証を行なった比較例１，２および実施例１，２に係る積層セラミックコンデンサの実装レイアウトを示す図である。なお、当該図２８においては、封止樹脂層の図示は省略している。第１検証試験においては、図２８（Ａ）ないし図２８（Ｄ）に示す積層セラミックコンデンサの実装レイアウトが適用された回路モジュールをサンプルとして準備し、これらサンプルのそれぞれに電圧を実際に印加してその際に発生する騒音の音圧レベルを実測した。
【０１７５】
なお、第１検証試験において準備したサンプルのうち、比較例１に係るサンプル（図２８（Ａ）参照）および実施例１に係るサンプル（図２８（Ｃ）参照）は、いずれも当該サンプルに含まれる２個の積層セラミックコンデンサ１０を上述した第１実装態様１０（Ｈ）にて実装したものであり、比較例２に係るサンプル（図２８（Ｂ）参照）および実施例２に係るサンプル（図２８（Ｄ）参照）は、いずれも当該サンプルに含まれる２個の積層セラミックコンデンサ１０を上述した第２実装態様１０（Ｖ）にて実装したものである。
【０１７６】
図２８（Ａ）に示すように、比較例１に係る実装レイアウトは、上述した第２レイアウトグループの第４レイアウトパターンＬＰ４としたものであり、２個の積層セラミックコンデンサ１０の長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに、２個の積層セラミックコンデンサ１０の幅方向Ｗが配線基板２のＹ軸方向に合致するように実装したものである。
【０１７７】
図２８（Ｂ）に示すように、比較例２に係る実装レイアウトは、上述した第２レイアウトグループの第５レイアウトパターンＬＰ５としたものであり、２個の積層セラミックコンデンサ１０の長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに、２個の積層セラミックコンデンサ１０の厚み方向Ｔが配線基板２のＹ軸方向に合致するように実装したものである。
【０１７８】
図２８（Ｃ）に示すように、実施例１に係る実装レイアウトは、上述した第３レイアウトグループの第７レイアウトパターンＬＰ７（すなわち、上記第１構成例の如くの実装レイアウト）としたものであり、一方の積層セラミックコンデンサ１０の幅方向Ｗと他方の積層セラミックコンデンサ１０の長さ方向Ｌとが配線基板２のＸ軸方向に合致するとともに、上記一方の積層セラミックコンデンサ１０の長さ方向Ｌと上記他方の積層セラミックコンデンサ１０の幅方向Ｗとが配線基板２のＹ軸方向に合致するように実装したものである。なお、一方の積層セラミックコンデンサ１０が有する一対の軸方向端面のうちの一方は、他方の積層セラミックコンデンサ１０が有する一対の幅方向端面のうちの一方に封止樹脂層を介して対向している。
【０１７９】
図２８（Ｄ）に示すように、実施例２に係る実装レイアウトは、上述した第３レイアウトグループの第８レイアウトパターンＬＰ８（すなわち、上記第２構成例の如くの実装レイアウト）としたものであり、一方の積層セラミックコンデンサ１０の厚み方向Ｔと他方の積層セラミックコンデンサ１０の長さ方向Ｌとが配線基板２のＸ軸方向に合致するとともに、上記一方の積層セラミックコンデンサ１０の長さ方向Ｌと上記他方の積層セラミックコンデンサ１０の厚み方向Ｔとが配線基板２のＹ軸方向に合致するように実装したものである。なお、一方の積層セラミックコンデンサ１０が有する一対の軸方向端面のうちの一方は、他方の積層セラミックコンデンサ１０が有する一対の厚み方向端面のうちの一方に封止樹脂層を介して対向している。
【０１８０】
これら比較例１，２および実施例１，２において使用した積層セラミックコンデンサ１０は、いずれも同一の設計仕様のものを使用した。より詳細には、積層セラミックコンデンサ１０の長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法は、１．０［ｍｍ］×０．５［ｍｍ］×０．５［ｍｍ］であり、静電容量は、２．２［μＦ］である。また、比較例１，２および実施例１，２においては、複数の積層セラミックコンデンサ１０をいずれも電気的に並列に接続した。なお、配線基板２としては、厚さ０．８［ｍｍ］のガラスエポキシ基板を使用し、複数の積層セラミックコンデンサ１０は、いずれも封止樹脂層５としての厚さ０．８［ｍｍ］のエポキシ樹脂層にて包埋した。
【０１８１】
図２９は、第１検証試験における騒音の音圧レベルの測定方法を示す概略図である。図２９に示すように、騒音の音圧レベルを実測するに際しては、サンプルＳを無響箱２００内に設置し、この状態において、積層セラミックコンデンサ１０に２［Ｖｐｐ］の交流電圧を４．５［ｋＨｚ］〜５．０［ｋＨｚ］の範囲の周波数で印加し、その際に発生する騒音の最大値を計測することで行なった。
【０１８２】
なお、騒音の音圧レベルの計測は、無響箱２００内において集音マイク２１０をサンプルＳに向けて対向配置し、当該集音マイク２１０および集音計２２０よってサンプルＳから発せられる音を集音し、これに基づいてＦＦＴアナライザ２３０を用いて音圧レベルを解析することで行なった。
【０１８３】
また、騒音の音圧レベルの計測に際しては、配線基板２のＸ軸方向に沿った振動による騒音の音圧レベルと、配線基板２のＹ軸方向に沿った振動による騒音の音圧レベルとを個別に計測することができるように、各サンプルにおける配線基板２として長辺および短辺を含む長方形状を有するものを使用した。すなわち、比較例１，２および実施例１，２のそれぞれについて、Ｘ軸方向に沿った振動による騒音の音圧レベルを測定するためのものとして、長方形状を有する配線基板２の長辺方向にＸ軸方向を合致させるとともに積層セラミックコンデンサ１０の実装エリアのＹ軸方向の大きさと長方形状を有する配線基板２の短辺方向の長さとを合致させたものを準備し、Ｙ軸方向に沿った振動による騒音の音圧レベルを測定するためのものとして、長方形状を有する配線基板２の長辺方向にＹ軸方向を合致させるとともに積層セラミックコンデンサ１０の実装エリアのＸ軸方向の大きさと長方形状を有する配線基板２の短辺方向の長さとを合致させたものを準備し、これらのそれぞれについて騒音の音圧レベルを計測することとした。
【０１８４】
図３０は、当該第１検証試験の結果を示すグラフである。図３０に示すグラフにおいては、横軸がＸ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしており、縦軸がＹ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしている。
【０１８５】
図３０に示すように、比較例１と実施例１，２との関係では、本発明が適用された実施例１，２において、本発明が適用されていない比較例１に比べて、Ｘ軸方向において騒音の音圧レベルが有意に低減されていることが確認され、比較例２と実施例１，２との関係では、本発明が適用された実施例１，２において、本発明が適用されていない比較例２に比べて、Ｘ軸方向およびＹ軸方向の双方において騒音の音圧レベルが有意に低減されていることが確認された。特に、比較例２と実施例１，２との関係では、本発明が適用された実施例１，２において、本発明が適用されていない比較例２に比べて、Ｙ軸方向において騒音の音圧レベルが顕著に低減されている。
【０１８６】
また、実施例１と実施例２との関係では、本発明が適用された実施例２において、本発明が適用された実施例１に比べて、Ｘ軸方向およびＹ軸方向の双方において騒音の音圧レベルが有意に低減されていることが確認された。
【０１８７】
以上において説明した第１検証試験に基づけば、本発明を適用することにより、振動の伝達が抑制され、結果として騒音が低減できることが実験的にも確認されたと言える。
【０１８８】
（第２検証試験）
図３１は、第２検証試験において検証を行なった比較例３および実施例３，４に係る積層セラミックコンデンサの実装レイアウトを示す図である。なお、当該図３１においては、封止樹脂層の図示は省略している。第２検証試験においては、図３１（Ａ）ないし図３１（Ｃ）に示す積層セラミックコンデンサの実装レイアウトが適用された回路モジュールをサンプルとして準備し、これらサンプルのそれぞれに電圧を実際に印加してその際に発生する騒音の音圧レベルを実測した。
【０１８９】
なお、第２検証試験において準備したサンプルは、いずれも当該サンプルに含まれる３個の積層セラミックコンデンサを上述した第２実装態様１０（Ｖ）にて実装したものである。
【０１９０】
図３１（Ａ）に示すように、比較例３に係る実装レイアウトは、３個の積層セラミックコンデンサ１０の長さ方向Ｌが配線基板２のＸ軸方向に合致するとともに、３個の積層セラミックコンデンサ１０の幅方向Ｗが配線基板２のＹ軸方向に合致するように実装したものである。なお、３個の積層セラミックコンデンサ１０の長さ方向Ｌは、互いに同一直線上に位置することとなるよう構成されている。
【０１９１】
図３１（Ｂ）に示すように、実施例３に係る実装レイアウトは、上記第５構成例の如くの実装レイアウトとしたものであり、１個の積層セラミックコンデンサ１０の長さ方向Ｌと残る２個の積層セラミックコンデンサ１０の厚み方向Ｔとが配線基板２のＸ軸方向に合致するとともに、上記１個の積層セラミックコンデンサ１０の厚み方向Ｔと上記２個の積層セラミックコンデンサ１０の長さ方向Ｌとが配線基板２のＹ軸方向に合致するように実装したものである。なお、上記１個の積層セラミックコンデンサ１０が有する一対の軸方向端面のうちの一方は、上記２個の積層セラミックコンデンサ１０のうちの１個が有する一対の厚み方向端面のうちの一方に封止樹脂層を介して対向しており、上記１個の積層セラミックコンデンサ１０が有する一対の軸方向端面のうちの他方は、上記２個の積層セラミックコンデンサ１０のうちの残る１個が有する一対の厚み方向端面のうちの一方に封止樹脂層を介して対向している。
【０１９２】
図３１（Ｃ）に示すように、実施例４に係る実装レイアウトは、上記第７構成例の如くの実装レイアウトとしたものであり、２個の積層セラミックコンデンサ１０の厚み方向Ｔと残る１個の積層セラミックコンデンサ１０の長さ方向Ｌとが配線基板２のＸ軸方向に合致するとともに、上記２個の積層セラミックコンデンサ１０の長さ方向Ｌと上記１個の積層セラミックコンデンサ１０の厚み方向Ｔとが配線基板２のＹ軸方向に合致するように実装したものである。なお、上記２個の積層セラミックコンデンサ１０がそれぞれ有する一対の軸方向端面のうちの一方は、いずれも上記１個の積層セラミックコンデンサ１０が有する一対の厚み方向端面のうちの一方に封止樹脂層を介して対向している。
【０１９３】
これら比較例３および実施例３，４において使用した積層セラミックコンデンサ１０は、いずれも同一の設計仕様のものを使用した。より詳細には、積層セラミックコンデンサ１０の長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法および厚み方向Ｔの外形寸法は、１．０［ｍｍ］×０．５［ｍｍ］×０．５［ｍｍ］であり、静電容量は、２．２［μＦ］である。また、比較例３および実施例３，４においては、複数の積層セラミックコンデンサ１０をいずれも電気的に並列に接続した。また、配線基板２としては、厚さ０．８［ｍｍ］のガラスエポキシ基板を使用し、複数の積層セラミックコンデンサ１０は、いずれも封止樹脂層５としての厚さ０．８［ｍｍ］のエポキシ樹脂層にて包埋した。なお、第２検証試験においては、上述した第１検証試験において示した騒音の音圧レベルの測定方法と同様の測定方法を用いてサンプルにおいて発生する騒音の音圧レベルを実測した。
【０１９４】
図３２は、当該第２検証試験の結果を示すグラフである。図３２に示すグラフにおいては、横軸がＸ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしており、縦軸がＹ軸方向に沿った振動による騒音の音圧レベル［ｄＢ］を表わしている。
【０１９５】
図３２に示すように、比較例３と実施例３，４との関係では、本発明が適用された実施例３，４において、本発明が適用されていない比較例３に比べて、Ｙ軸方向において騒音の音圧レベルが有意に低減されていることが確認された。特に、比較例３と実施例３との関係では、本発明が適用された実施例３において、本発明が適用されていない比較例３に比べて、Ｙ軸方向において騒音の音圧レベルが非常に顕著に低減されている。
【０１９６】
以上において説明した第２検証試験に基づけば、本発明を適用することにより、振動の伝達が抑制され、結果として騒音が低減できることが実験的にも確認されたと言える。
【０１９７】
上述した本発明の実施の形態に基づいた第１ないし第１２構成例の幾つかにおいては、上述の第１実装態様１０（Ｈ）にて実装された積層セラミックコンデンサと、上述の第２実装態様１０（Ｖ）にて実装された積層セラミックコンデンサとが混在している場合を例示した。しかしながら、積層セラミックコンデンサの実装態様を、上述の第１実装態様１０（Ｈ）とする場合と、上述の第２実装態様１０（Ｖ）とする場合とでは、実装する際に準備する積層セラミックコンデンサが異なる。したがって、積層セラミックコンデンサの準備を容易にするためには、回路モジュールに搭載される複数の積層セラミックコンデンサの実装態様が、第１実装態様１０（Ｈ）および第２実装態様１０（Ｖ）のどちらか一方に揃えられた構成例を採用することが好ましい。
【０１９８】
また、上述した本発明の実施の形態に基づいた第１ないし第１２構成例に係る回路モジュールにおいて示した積層セラミックコンデンサのレイアウトは、積層セラミックコンデンサの容量やサイズに制限されることなく騒音が低減できるレイアウトである。しかしながら、通常、積層セラミックコンデンサの容量が増加するにしたがって騒音の音圧レベルも増大する傾向にあるため、本発明は、回路モジュールに組付けられる積層セラミックコンデンサ群のうちの１つの容量が少なくとも１［μＦ］以上である場合に好適に適用でき、１０［μＦ］以上である場合に特に好適に適用できる。
【０１９９】
また、上述した本発明の実施の形態に基づいた第１０ないし第１２構成例においては、ディカップリング回路を構成する積層セラミックコンデンサ群に本発明を適用した場合を例示したが、本発明は、可聴周波数成分（２０［Ｈｚ］〜２０［ｋＨｚ］）を含んだ電圧変動が生じ得るラインに接続される他の用途の回路に含まれる積層セラミックコンデンサ群にもその適用が当然に可能である。
【０２００】
また、上述した本発明の実施の形態に基づいた第１ないし第９構成例においては、電気的に直列または並列に接続される複数の積層セラミックコンデンサが同一の設計仕様（同一の容量かつ同一サイズ）のものである場合を例示したが、これら複数の積層セラミックコンデンサが異なる設計仕様のものであってもよい。
【０２０１】
さらには、前述のように、本発明は、その適用対象が上述した本発明の実施の形態において例示した如くの積層セラミックコンデンサの実装構造体に限られるものではなく、積層型金属化フィルムコンデンサに代表される他の種類のコンデンサ素子の実装構造体にもその適用が可能なものである。
【０２０２】
ここで、本発明が好適に適用できる事例としては、１つのコンデンサ素子を２つ以上のコンデンサ素子にて代替して構成するとともに、当該代替させた２つのコンデンサ素子を電気的に並列に接続した上で本発明を適用する事例が挙げられる。この場合、より容量が小さくかつサイズが小さいコンデンサ素子にて代替することで回路モジュールに発生する振動が低減できるばかりでなく、上述した本発明の効果である振動の抑制効果によっても回路モジュールの振動をさらに低減することができ、結果として大幅な騒音の低減が可能になる。たとえば、容量が１０［μＦ］であるコンデンサ素子を容量が４．７［μＦ］である２つのコンデンサ素子に代替することにより、実装面積を極端に増大させることなく大幅な騒音の低減が可能になる。
【０２０３】
また、上述した本発明の実施の形態に基づいた第１ないし第１２構成例において示した特徴的な構成は、本発明の趣旨を逸脱しない範囲において当然に相互に組み合わせることができる。
【０２０４】
このように、今回開示した上記実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【０２０５】
１Ａ〜１Ｌ  回路モジュール、２  配線基板、３  ランド、４  接合部材、５  封止樹脂層、６Ａ〜６Ｃ  配線、７  電源、１０，１０Ａ〜１０Ｄ  積層セラミックコンデンサ、１１  積層体、１２  誘電体層、１３  内部電極層、１４  外部電極、１５  端面、１６  厚み方向側面、１６ａ  対向面、１７  幅方向側面、１７ａ  対向面、１８  角部、２０  ＩＣ、２１  電源端子、２２  グランド端子、２００  無響箱、２１０  集音マイク、２２０  集音計、２３０  ＦＦＴアナライザ。
【図１】
2016092289.tif 000003
【図２】
2016092289.tif 000004
【図３】
2016092289.tif 000005
【図４】
2016092289.tif 000006
【図５】
2016092289.tif 000007
【図６】
2016092289.tif 000008
【図７】
2016092289.tif 000009
【図８】
2016092289.tif 000010
【図９】
2016092289.tif 000011
【図１０】
2016092289.tif 000012
【図１１】
2016092289.tif 000013
【図１２】
2016092289.tif 000014
【図１３】
2016092289.tif 000015
【図１４】
2016092289.tif 000016
【図１５】
2016092289.tif 000017
【図１６】
2016092289.tif 000018
【図１７】
2016092289.tif 000019
【図１８】
2016092289.tif 000020
【図１９】
2016092289.tif 000021
【図２０】
2016092289.tif 000022
【図２１】
2016092289.tif 000023
【図２２】
2016092289.tif 000024
【図２３】
2016092289.tif 000025
【図２４】
2016092289.tif 000026
【図２５】
2016092289.tif 000027
【図２６】
2016092289.tif 000028
【図２７】
2016092289.tif 000029
【図２８】
2016092289.tif 000030
【図２９】
2016092289.tif 000031
【図３０】
2016092289.tif 000032
【図３１】
2016092289.tif 000033
【図３２】
2016092289.tif 000034