(57)【要約】【課題】簡易な構成で、制御対象のデバイスの誤動作を防止する。【解決手段】デバイスとしてのＬＥＤ５０の点灯を制御するｎＭＯＳ１１３と、ｎＭＯＳ１１３を制御する制御電圧を供給するＣＰＵ１２０とを備え、ＣＰＵ１２０のオープンドレインポート１２３と入出力ポート１２２は、ｎＭＯＳ１１３のゲート端子に接続され、オープンドレインポート１２３の出力状態により、ゲート端子への制御電圧の供給が制御される。【選択図】図２
2016129185.tif 000002
【特許請求の範囲】
【請求項１】
デバイスを制御するスイッチと、
前記スイッチを制御する制御電圧を供給するＣＰＵと、を備え、
前記ＣＰＵのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への前記制御電圧の供給が制御されることを特徴とする電子機器。
【請求項２】
前記ＣＰＵは、前記オープンドレインポートの出力状態により、前記制御端子に供給される前記制御電圧をＰＷＭ制御することを特徴とする請求項１記載の電子機器。
【請求項３】
前記デバイスは、駆動電流により点灯するＬＥＤであり、
前記ＬＥＤに前記駆動電流を供給する電源部を備え、
前記ＣＰＵは、前記電源部が前記ＬＥＤに供給する電圧よりも低電圧の前記制御電圧を供給することを特徴とする請求項１又は２記載の電子機器。
【請求項４】
前記ＣＰＵは、前記入出力ポートの出力をローレベル又はハイ・インピーダンスに制御し、前記オープンドレインポートをハイ・インピーダンスに制御することで、前記ＬＥＤを消灯させることを特徴とする請求項３記載の電子機器。
【請求項５】
前記スイッチは、前記制御端子としてのゲート端子が、前記ＣＰＵの前記オープンドレインポートと、前記入出力ポートとに接続され、ドレイン端子が、前記電源部に接続され、ソース端子が接地され、前記制御端子と前記ソース端子との間を、抵抗を介して接続されたｎチャネル型ＭＯＳＦＥＴであることを特徴とする請求項３又は４記載の電子機器。
【請求項６】
操作を受け付ける操作部と、
ＬＥＤを有した表示部と、
前記ＬＥＤの点灯を制御するスイッチと、
前記スイッチの制御電圧を供給するＣＰＵを有した制御部と、を備え、
前記ＣＰＵのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への制御電圧の供給が制御されることを特徴とする印刷装置。
【請求項７】
前記制御部は、前記操作部により電源オフの操作を受け付けた場合に、前記オープンドレインポートと入出力ポートの出力状態を制御して、前記ＬＥＤを消灯させることを特徴とする請求項６記載の印刷装置。
【請求項８】
ＬＥＤの点灯を制御するスイッチと、前記スイッチの制御電圧を供給するＣＰＵとを備える電子機器の制御方法であって、
前記スイッチの備える制御端子への制御電圧の供給を、前記スイッチの制御端子に接続した前記ＣＰＵのオープンドレインポートと入出力ポートの出力状態により制御する、
ことを特徴とする電子機器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、印刷装置、及び、電子機器の制御方法に関する。
【背景技術】
【０００２】
従来、ＬＥＤを点灯させる駆動電圧と、ＬＥＤを制御するＣＰＵの動作電圧とが異なる場合、トランジスターを２段階の構成にすることで、ＬＥＤの駆動電圧がＣＰＵに印加されないようにする技術が知られている（例えば、特許文献１参照）。特許文献１のＬＥＤ駆動回路は、ＬＥＤの通電電流を制御する第１スイッチング素子と、接地端子との間に、抵抗と第２スイッチング素子とを直列接続した抵抗器を複数並列に接続した構成を備える。複数の第２スイッチング素子のそれぞれを個別にオン、オフ設定することで、ＬＥＤに流れる通電電流の微調整を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１９２７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電子機器においては、ＣＰＵがリセットされた際のＬＥＤ等の誤動作（誤点灯）を防止したという要求がある。例えば、ＬＥＤを点灯させる駆動電圧が低下する前に、ＣＰＵのリセットのためにＣＰＵの出力状態を変化させてしまうと、ＬＥＤが誤点灯してしまう場合がある。
本発明は、上記事情に鑑みてなされたものであり、簡易な構成で、制御対象のデバイスの誤動作、特に、ＬＥＤの誤点灯を防止する電子機器、印刷装置、及び、電子機器の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の電子機器は、デバイスを制御するスイッチと、前記スイッチを制御する制御電圧を供給するＣＰＵと、を備え、前記ＣＰＵのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への前記制御電圧の供給が制御されることを特徴とする。
本発明によれば、簡易な構成で、制御対象のデバイスの誤動作を防止することができる。
【０００６】
また、本発明は、上記電子機器において、前記ＣＰＵは、前記オープンドレインポートの出力状態により、前記制御端子に供給される前記制御電圧をＰＷＭ制御することを特徴とする。
本発明によれば、オープンドレインポートにより制御端子に供給される制御電圧をＰＷＭ制御することができる。従って、ＬＥＤを調光制御することができる。
【０００７】
また、本発明は、上記電子機器において、前記デバイスは、駆動電流により点灯するＬＥＤであり、前記ＬＥＤに前記駆動電流を供給する電源部を備え、前記ＣＰＵは、前記電源部が前記ＬＥＤに供給する電圧よりも低電圧の前記制御電圧を供給することを特徴とする。
本発明によれば、ＬＥＤの順方向電圧がＣＰＵの動作電圧よりも高い場合であっても、ＣＰＵによりＬＥＤを点灯制御することができる。
【０００８】
また、本発明は、上記電子機器において、前記ＣＰＵは、前記入出力ポートの出力をローレベル又はハイ・インピーダンスに制御し、前記オープンドレインポートをハイ・インピーダンスに制御することで、前記ＬＥＤを消灯させることを特徴とする。
本発明によれば、ＬＥＤの誤点灯を防止することができる。
【０００９】
また、本発明は、上記電子機器において、前記スイッチは、前記制御端子としてのゲート端子が、前記ＣＰＵの前記オープンドレインポートと、前記入出力ポートとに接続され、ドレイン端子が、前記電源部に接続され、ソース端子が接地され、前記制御端子と前記ソース端子との間を、抵抗を介して接続されたｎチャネル型ＭＯＳＦＥＴであることを特徴とする。
本発明によれば、簡易な構成で、ＬＥＤの点灯を制御することができる。
【００１０】
また、本発明の印刷装置は、操作を受け付ける操作部と、ＬＥＤを有した表示部と、前記ＬＥＤの点灯を制御するスイッチと、前記スイッチの制御電圧を供給するＣＰＵを有した制御部と、を備え、前記ＣＰＵのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への制御電圧の供給が制御されることを特徴とする。
本発明によれば、簡易な構成で、制御対象のＬＥＤの誤動作を防止することができる。
【００１１】
また、本発明は、上記印刷装置において、前記制御部は、前記操作部により電源オフの操作を受け付けた場合に、前記オープンドレインポートと入出力ポートの出力状態を制御して、前記ＬＥＤを消灯させることを特徴とする。
本発明によれば、操作部により電源オフの操作を受け付けた後のＬＥＤの誤点灯を防止することができる。
【００１２】
本発明の電子機器の制御方法は、ＬＥＤの点灯を制御するスイッチと、前記スイッチの制御電圧を供給するＣＰＵとを備える電子機器の制御方法であって、前記スイッチの備える制御端子への制御電圧の供給を、前記スイッチの制御端子に接続した前記ＣＰＵのオープンドレインポートと入出力ポートの出力状態により制御することを特徴とする。
本発明によれば、簡易な構成で、制御対象のＬＥＤの誤動作を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】印刷システムのシステム構成図。
【図２】ＬＥＤの点灯を制御する電子機器の構成図。
【図３】ＣＰＵコアの処理手順を示すフローチャート。
【図４】比較例の電子機器の構成を示す図。
【図５】比較例の電子機器のリセット時の５Ｖ電源と電圧源との電圧を示す図。
【図６】ＣＰＵのリセット時の５Ｖ電源と入出力ポートとの電圧を示す図。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施形態について説明する。
図１は、印刷システム１のシステム構成図である。
印刷システム１は、印刷装置１０と、印刷装置１０と通信を行って、印刷装置１０に印刷を実行させるホストコンピューター３０とを備える。印刷装置１０と、ホストコンピューター３０とは、イーサネット（Ethernet（登録商標））等のネットワーク２０を介して通信可能に接続される。
ホストコンピューター３０は、印刷データ作成用のアプリケーションとプリンタードライバーとを搭載する。ホストコンピューター３０は、操作者の指示等をトリガーとして印刷装置１０に印刷させる画像や文字の情報を生成する。ホストコンピューター３０は、生成した画像や文字の情報に基づいて、印刷装置１０が解釈可能なコマンド体系の制御データを生成する。ホストコンピューター３０は、生成した制御データを、ネットワーク２０を介して印刷装置１０に送信する。印刷装置１０は、ホストコンピューター３０から受信した制御データに基づいて印刷用紙に画像を印刷する。
【００１５】
印刷装置１０は、制御部１１、不揮発性メモリー１２、バッファメモリー１３、表示部１４、操作部１５、通信部１６、印刷部１７を備える。
【００１６】
制御部１１は、印刷エンジンとして印刷動作を制御するとともに、印刷装置１０の各部を中枢的に制御する。不揮発性メモリー１２は、制御部１１により実行されるプログラムや各種データ等を記憶する。バッファメモリー１３は、ホストコンピューター３０から受信したデータを一時的に記憶する。
【００１７】
表示部１４は、印刷対象の画像や、メニュー画面が表示される表示パネルを備える。また、表示部１４は、複数のＬＥＤインジケーター（以下、ＬＥＤという）５０（図２参照）を備え、制御部１１の制御の下、ＬＥＤ５０を点灯、消灯、又は点滅させて、印刷装置１０の動作状態や、エラーの発生の有無、その他の情報を報知する。
操作部１５は、印刷装置１０の電源を操作するための電源スイッチや、表示部１４に表示されたメニュー画面上で所望の選択項目を選択操作する選択スイッチ等を備える。操作者は、表示部１４の表示を確認しつつ操作部１５を操作することで、メニュー画面から印刷設定画面を開いて、印刷媒体の種類、印刷媒体のサイズ、印刷品質等の各種の印刷条件を設定することができる。
【００１８】
通信部１６は、ネットワーク２０を介して接続されたホストコンピューター３０との間でデータ通信を行って、ホストコンピューター３０から制御データを受信する。印刷部１７は、制御部１１の制御に基づいて、印刷用紙に印刷を行うためのハードウェアを備える。
【００１９】
図２は、ＬＥＤ５０の点灯を制御する電子機器１００の構成図である。
電子機器１００は、制御対象のデバイスとしてのＬＥＤ５０を駆動する駆動部１１０と、駆動部１１０を制御してＬＥＤ５０の点灯を制御するＣＰＵ１２０とを備える。ＣＰＵ１２０は、制御部１１に搭載され、印刷装置１０を制御するＣＰＵである。駆動部１１０は、ＬＥＤ５０とともに表示部１４に搭載されてもよいが、本実施形態では、制御部１１に搭載され、ＣＰＵ１２０ともに電子機器１００を構成する。
【００２０】
駆動部１１０は、５Ｖ電源１１１と、ｐチャネル型ＭＯＳＦＥＴ（以下、ｐＭＯＳと表記する）１１２と、抵抗Ｒ１と、抵抗Ｒ２と、ｎチャネル型ＭＯＳＦＥＴ（以下、ｎＭＯＳと表記する）１１３と、抵抗Ｒ３と、抵抗Ｒ４とを備える。
【００２１】
本実施形態は、ＬＥＤ５０点灯させる電源として５Ｖ（第１電圧）の電圧を供給する５Ｖ電源１１１を使用する。このため、ＬＥＤ５０に、青色発光ダイオード等の順方向電圧（ＶＦ）が高いＬＥＤであっても使用できる。５Ｖ電源１１１は、操作部１５の電源スイッチにより、オン／オフされる。
【００２２】
ＬＥＤ５０のアノード端子は、抵抗Ｒ１に接続され、カソード端子は接地される。
ｐＭＯＳ１１２のソース端子は、５Ｖ電源１１１に接続され、ドレイン端子は、抵抗Ｒ１に接続される。ｐＭＯＳ１１２のゲート端子は、抵抗Ｒ２を介して５Ｖ電源１１１に接続される。
【００２３】
ｎＭＯＳ１１３のドレイン端子は、抵抗Ｒ２を介して５Ｖ電源１１１に接続され、ソース端子は、接地される。ｎＭＯＳ１１３のゲート端子は、ＣＰＵ１２０のオープンドレインポート１２３に接続される。また、ｎＭＯＳ１１３のゲート端子とソース端子は、抵抗Ｒ４を介して接続される。
【００２４】
抵抗Ｒ３は、抵抗Ｒ４に直列に接続され、抵抗Ｒ４と共に分圧回路１１５を構成する。
抵抗Ｒ３の一方の端部は、ＣＰＵ１２０の入出力ポート１２２に接続され、他方の端部は、ｎＭＯＳ１１３のゲート端子に接続される。抵抗Ｒ４は、ｎＭＯＳ１１３のゲート端子とｎＭＯＳ１１３のソース端子に接続される。
【００２５】
ＣＰＵ１２０は、ＣＰＵコア１２１と、入出力ポート１２２と、オープンドレインポート１２３とを備える。
ＣＰＵコア１２１は、論理回路やキャッシュメモリーなどが実装され、演算処理を行って、印刷装置１０を制御する。
入出力ポート１２２は、一般的なＣＭＯＳ構造の入出力ポートである。入出力ポート１２２は、電圧の出力状態としてＨ（High）レベル、Ｌ（Low）レベル、ハイ・インピーダンス（Z）の３つの状態を取る。
オープンドレインポート１２３は、シンク（Sink）と、ハイ・インピーダンス（Z）との２つの状態を取る。オープンドレインポート１２３がシンクの状態になると、オープンドレインポート１２３の有するプルダウン抵抗（不図示）にシンク電流が流れる。
【００２６】
ＣＰＵ１２０は、ｎＭＯＳ１１３を制御する制御電圧（３．３Ｖ）を入出力ポート１２２から出力する。入出力ポート１２２の出力状態がＨレベルになると、入出力ポート１２２の出力電圧が３．３Ｖとなる。入出力ポート１２２から供給されるｎＭＯＳ１１３の制御電圧（３．３Ｖ）は、５Ｖ電源１１１よりも低電圧である。
また、ＣＰＵ１２０のオープンドレインポート１２３は、ｎＭＯＳ１１３の制御端子であるゲート端子に接続される。ＣＰＵコア１２１は、オープンドレインポート１２３の出力状態を制御することで、入出力ポート１２２の出力する制御電圧の、ｎＭＯＳ１１３のゲート端子への印加を制御する。
【００２７】
図３は、ＣＰＵコア１２１の処理手順を示すフローチャートである。
ＣＰＵコア１２１は、ＬＥＤ５０を点灯させる場合（ステップＳ１／ＹＥＳ）、入出力ポート１２２の出力状態をＨレベルとし、オープンドレインポート１２３を、ハイ・インピーダンスに設定する（ステップＳ２）。
入出力ポート１２２の出力状態がＨレベルで、オープンドレインポート１２３がハイ・インピーダンスの状態であると、ｎＭＯＳ１１３のゲート端子に、制御電圧を分圧回路１１５で分圧した電圧が印加される。これにより、ｎＭＯＳ１１３のソース端子に対するゲート端子の電圧であるゲート・ソース間電圧がしきい値電圧よりも大きくなり、ｎＭＯＳ１１３がオンする。ｎＭＯＳ１１３がオンすることで、ｐＭＯＳ１１２のゲート端子に対するソース端子の電圧であるソース・ゲート間電圧がしきい値電圧よりも大きくなり、ｐＭＯＳ１１２もオンする。ｐＭＯＳ１１２がオンすることで、５Ｖ電源１１１から抵抗Ｒ１を介してＬＥＤ５０に駆動電流が流れ、ＬＥＤ５０が点灯する。
【００２８】
ＣＰＵコア１２１は、ＬＥＤ５０の点灯ではなく（ステップＳ１／ＮＯ）、消灯させる場合（ステップＳ３／ＹＥＳ）、入出力ポート１２２の出力状態をＨレベルとし、オープンドレインポートをシンク（ｓｉｎｋ）状態に設定する（ステップＳ４）。
入出力ポート１２２の出力状態がＨレベルで、オープンドレインポート１２３がシンク状態であると、オープンドレインポート１２３にシンク電流が流れ、ｎＭＯＳ１１３のゲート・ソース間電圧がしきい値よりも小さくなり、ｎＭＯＳ１１３がオフする。ｎＭＯＳ１１３がオフすることで、ｐＭＯＳ１１２もオフし、ＬＥＤ５０が消灯する。
【００２９】
また、ＣＰＵ１２０のオープンドレインポート１２３がＰＷＭ制御に対応可能なポートである場合、オープンドレインポート１２３によるＰＷＭ制御により、ＬＥＤ５０の調光制御を行うことができる。この場合、ＣＰＵコア１２１は、入出力ポート１２２の出力状態をＨレベルに維持したまま、制御パルスに応じてオープンドレインポート１２３の状態をハイ・インピーダンス又はシンクに切り替える。制御パルスとは、ＬＥＤ５０をＰＷＭ制御するパルスである。例えば、ＬＥＤ５０を１００％点灯させる場合、制御パルスのオンデューティが１００％となり、ＬＥＤ５０を５０％で点灯させる場合には、制御パルスのオンデューティが５０％でオフデューティが５０％となる。
【００３０】
また、印刷装置１０の操作部１５に設けられた電源スイッチがオフされた場合、ＣＰＵコア１２１は、ＣＰＵ１２０のリセット処理を行い、動作を停止する。ＣＰＵコア１２１は、ＣＰＵ１２０のリセット処理を行う場合（ステップＳ５／ＹＥＳ）、入出力ポート１２２の出力状態をＬレベル又はハイ・インピーダンスとし、オープンドレインポート１２３をハイ・インピーダンスに設定する（ステップＳ６）。すなわち、オープンドレインポート１２３をハイ・インピーダンスとしても、入出力ポート１２２をＬレベル又はハイ・インピーダンスにしておくことで、制御電圧がｎＭＯＳ１１３のゲート端子に印加されることがなく、ｎＭＯＳ１１３、ｐＭＯＳ１１２がオンすることがない。従って、操作者が、操作部１５の電源スイッチをオフした後に、表示部１４のＬＥＤ５０が点灯してしまうことがない。
なお、ＣＰＵコア１２１は、初期化処理の際には入出力ポート１２２及びオープンドレインポート１２３をハイ・インピーダンスの状態に設定する。これにより、初期化処理の際に、ＬＥＤ５０が不要に点灯することがない。
【００３１】
図４は、比較例の電子機器の構成を示す。比較例の電子機器は、ＣＰＵ１２０に代えて、電圧源１３０が３．３Ｖの制御電圧をｎＭＯＳ１１３のゲート端子に供給する場合を示す。電圧源１３０は、操作部１５の電源スイッチにより、オン／オフされる。また、図５には、図４に示す比較例の電子機器のリセット時の５Ｖ電源１１１と、電圧源１３０との電圧変化を示す。操作部１５の電源スイッチがオフされると、５Ｖ電源１１１と電圧源１３０とがオフされ、ＣＰＵ１２０に入力されるリセット信号がＬレベルに立ち下がり、ＣＰＵコア１２１は、ＣＰＵ１２０のリセット処理を行う。電圧源１３０から３．３Ｖの制御電圧を供給する構成の場合、操作部１５の電源スイッチがオフされ、リセット信号がＬベルに立ち下がっても、５Ｖ電源１１１と電圧源１３０との電圧が低下するには時間がかかる。このため、５Ｖ電源１１１と、電圧源１３０との電圧が低下する前にオープンドレインポート１２３をハイ・インピーダンスにすると、ｎＭＯＳ１１３及びｐＭＯＳ１１２がオンしてしまう場合がある。このため、ＬＥＤ５０が誤点灯する。
【００３２】
図６は、本実施形態のＣＰＵ１２０のリセット処理時の５Ｖ電源１１１と入出力ポート１２２の出力電圧とを示す。
本実施形態は、ｎＭＯＳ１１３のゲート端子に供給される制御電圧を、ＣＰＵ１２０の入出力ポート１２２から供給するため、リセット信号がＬレベルに立ち下がると、入出力ポート１２２の出力もＬレベル（又はハイ・インピーダンス）に立ち下がる。従って、５Ｖ電源１１１の電圧が低下する前に、オープンドレインポート１２３がハイ・インピーダンスになっても、ｎＭＯＳ１１３のゲート端子に制御電圧が供給されることはない。従って、リセット時のＬＥＤ５０の誤点灯を防止することができる。
また、オープンドレインポート１２３をシンクにしておけば、誤って入出力ポート１２２の出力状態がＨレベルとなっても、ｎＭＯＳ１１３がオンすることはないので、ＬＥＤ５０の誤点灯を防止することができる。
【００３３】
以上説明したように本実施形態の電子機器１００は、デバイスとしてのＬＥＤ５０の点灯を制御するｎＭＯＳ１１３と、ｎＭＯＳ１１３を制御する制御電圧を供給するＣＰＵ１２０とを備える。ＣＰＵ１２０のオープンドレインポート１２３と入出力ポート１２２は、ｎＭＯＳ１１３のゲート端子に接続され、オープンドレインポート１２３の出力状態により、ゲート端子への制御電圧の供給が制御される。従って、簡易な構成で、ＬＥＤ５０の誤点灯を防止することができる。
【００３４】
また、ＣＰＵ１２０は、オープンドレインポート１２３の出力状態により、ゲート端子に供給される制御電圧をＰＷＭ制御する。従って、オープンドレインポート１２３によりゲート端子に供給される制御電圧をＰＷＭ制御することができる。このため、ＬＥＤを調光制御することができる。
【００３５】
また、駆動部１１０は、ＬＥＤ５０に駆動電流を供給する５Ｖ電源１１１を備える。ＣＰＵ１２０は、５Ｖ電源１１１がＬＥＤ５０に供給する電圧よりも低電圧の制御電圧を供給する。従って、ＬＥＤ５０の順方向電圧がＣＰＵの動作電圧よりも高い場合であっても、ＣＰＵ１２０によりＬＥＤ５０を点灯制御することができる。
【００３６】
また、ＣＰＵ１２０は、入出力ポート１２２の出力レベルをローレベル又はハイ・インピーダンスに制御し、オープンドレインポート１２３をハイ・インピーダンスに制御することで、ＬＥＤ５０を消灯させる。従って、ＬＥＤ５０の誤点灯を防止することができる。
【００３７】
また、ｎＭＯＳ１１３は、ゲート端子が、ＣＰＵ１２０のオープンドレインポート１２３と、入出力ポート１２２とに接続され、ドレイン端子が、５Ｖ電源１１１に接続され、ソース端子が接地され、ゲート端子とソース端子との間を、抵抗Ｒ４を介して接続される。従って、ＣＰＵ１２０は、ｎＭＯＳ１１３を制御してＬＥＤ５０の点灯、消灯させることができる。このため、簡易な構成で、ＬＥＤ５０の点灯を制御することができる。
【００３８】
また、印刷装置１０は、操作を受け付ける操作部１５と、ＬＥＤ５０を備える表示部１４と、ＬＥＤ５０の点灯を制御するｎＭＯＳ１１３と、ｎＭＯＳ１１３の制御電圧を供給するＣＰＵ１２０を有する制御部１１とを備える。ＣＰＵ１２０のオープンドレインポート１２３と入出力ポート１２２は、ｎＭＯＳ１１３のゲート端子に接続され、オープンドレインポート１２３の出力状態により、ゲート端子への制御電圧の供給が制御される。従って、簡易な構成で、制御対象のＬＥＤの誤動作を防止することができる。
【００３９】
上述した実施形態は本発明の好適な実施の形態である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、ＬＥＤ５０の点灯制御する場合を例に説明したが、点灯制御する対象は、ＬＥＤに限定されるものではない。例えば、ＥＬ素子（有機ＥＬ素子（Organic Light Emitting Diode）、無機ＥＬ素子であってもよい。さらに、点灯制御だけでなく、他の制御対象にも適用可能である。
また、上述した実施形態では、１つのＬＥＤの点灯、消灯を制御する場合を例に説明したが、これに限定されるものではない。例えば、複数のＬＥＤを直列に接続した構成であってもよいし、複数のＬＥＤを直列に接続したＬＥＤ群を複数並列に接続した構成であってもよい。
また、制御電圧を供給するＦＥＴ（１１３）をｎチャネル型とし、ＬＥＤ５０を駆動するトランジスター（１１２）をｐチャネル型としたが、トランジスターのチャネル形成領域の導電型はこれらに限定するものではない。
【符号の説明】
【００４０】
１…印刷システム、１０…印刷装置、１１…制御部、１２…不揮発性メモリー、１３…バッファメモリー、１４…表示部、１５…操作部、１６…通信部、１７…印刷部、２０…ネットワーク、３０…ホストコンピューター、５０…ＬＥＤ（デバイス）、１００…電子機器、１１０…駆動部、１１１…５Ｖ電源（電源部）、１１２…ｐＭＯＳ、１１３…ｎＭＯＳ（スイッチ）、１１５…分圧回路、１２０…ＣＰＵ、１２１…ＣＰＵコア、１２２…入出力ポート、１２３…オープンドレインポート。
【図１】
2016129185.tif 000003
【図２】
2016129185.tif 000004
【図３】
2016129185.tif 000005
【図４】
2016129185.tif 000006
【図５】
2016129185.tif 000007
【図６】
2016129185.tif 000008