(57)【要約】【課題】電荷転送のタイミングを被写体の移動タイミングに同期させるＣＣＤイメージセンサを提供する。【解決手段】光電変換を行って発生した電荷を時間遅延積分して垂直転送クロックを用いて垂直転送するための画素が２次元配列された画素群と、垂直転送クロックと画素群内の転送電極との接続状態を表す選択信号に基づき所定のＴＤＩ段数を２つの段数に分割して設定するＴＤＩ段数設定回路部とを備え、画素群は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第１〜第３の画素群グループを含み、第２の画素群グループは、第１の画素群グループと同一の行で第１の画素群グループとは所定の間隔だけ離隔するように配置され、第３の画素群グループは、間隔に対応する列に、第１及び第２の画素群グループに隣接する行に配置され、第１の画素群グループ〜第３の画素群グループの列方向の少なくとも各一端にＴＤＩ段数設定回路部が隣接して配置される。【選択図】図１
2016082251.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックを用いて垂直転送するための複数の画素が２次元配列された複数の画素群と、
上記複数の垂直転送クロックと上記複数の画素群内の複数の転送電極との接続状態を表す複数の選択信号に基づいて、所定のＴＤＩ段数を第１の段数及び第２の段数に分割して設定するＴＤＩ段数設定回路部を備えたＣＣＤイメージセンサであって、
上記複数の画素群は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第１、第２及び第３の画素群グループを含み、
上記第２の画素群グループは、上記第１の画素群グループと同一の行において上記第１の画素群グループとは所定の間隔だけ離隔するように配置され、
上記第３の画素群グループは、上記間隔に対応する列において、上記第１の画素群グループ及び上記第２の画素群グループに隣接する行に配置され、
上記ＴＤＩ段数設定回路部は、上記第１の画素群グループ、上記第２の画素群グループ、及び上記第３の画素群グループの列方向の少なくとも各一端に隣接してそれぞれ配置されることを特徴とするＣＣＤイメージセンサ。
【請求項２】
上記複数の画素群は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第４、第５及び第６の画素群グループをさらに含み、
上記第５の画素群グループは、上記第３の画素群グループに隣接し、上記第４の画素群グループと同一の行において上記第４の画素群グループとは所定の間隔だけ離隔するように配置され、
上記第６の画素群グループは、上記間隔に対応する列において、上記第３の画素群グループと同一の行に配置され、
上記第１〜第３の画素群グループの各画素群は、当該各画素群に対応した、上記第４〜第６の画素群グループの各画素群に対して列方向に１／２画素ピッチだけずらして配置されることを特徴とする請求項１記載のＣＣＤイメージセンサ。
【請求項３】
上記各転送電極にそれぞれ接続された複数の選択線をさらに備え、
上記ＴＤＩ段数設定回路部は、
上記各選択線に接続され、上記複数の選択信号に基づいて、上記各垂直転送クロックを所定の上記各選択線に接続するライン選択回路と、
複数の単位セル回路から構成され、上記ライン選択回路における上記各垂直転送クロックの接続状態を表す上記複数の選択信号を対応する単位セル回路に保持する垂直シフトレジスタ回路とを備えることを特徴とする請求項１または２記載のＣＣＤイメージセンサ。
【請求項４】
上記ライン選択回路における上記各垂直転送クロックの接続状態は、上記第１の段数及び上記第２の段数を設定する接続状態であり、
上記ライン選択回路は、上記複数の選択信号に基づいて、上記複数の垂直転送クロックのうち所定対の垂直転送クロックを互いに入れ換えるか否かを行うことにより、上記第１の段数及び上記第２の段数を設定するように制御することを特徴とする請求項１〜３のうちのいずれか１つに記載のＣＣＤイメージセンサ。
【請求項５】
上記第１の段数だけ時間遅延積分して垂直転送された電荷を蓄積する第１の電荷蓄積部と、上記第２の段数だけ時間遅延積分して垂直転送された電荷を蓄積する第２の電荷蓄積部と、上記第１の電荷蓄積部に蓄積された電荷を水平転送する第１の水平転送部と、上記第２の電荷蓄積部に蓄積された電荷を水平転送する第２の水平転送部とをさらに備え、
上記第１及び第２の電荷蓄積部は、上記各画素群の行方向の両端に隣接してそれぞれ配置され、
上記第１及び第２の水平転送部は、上記第１及び上記第２の電荷蓄積部の行方向の一端に隣接してそれぞれ配置されることを特徴とする請求項１〜４のうちのいずれか１つに記載のＣＣＤイメージセンサ。
【請求項６】
光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックを用いて垂直転送するための複数の画素が２次元配列された複数の画素群と、
上記複数の垂直転送クロックと上記複数の画素群内の複数の転送電極との接続状態を表す複数の選択信号に基づいて、所定のＴＤＩ段数を第１の段数及び第２の段数に分割して設定するＴＤＩ段数設定回路部を備えたＣＣＤイメージセンサの画素群の配置方法であって、
上記複数の画素群は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第１、第２及び第３の画素群グループを含み、
上記方法は、
上記第１の画素群グループと同一の行において上記第１の画素群グループとは所定の間隔だけ離隔するように上記第２の画素群グループを配置するステップと、
上記間隔に対応する列において、上記第１の画素群グループ及び上記第２の画素群グループに隣接する行に上記第３の画素群グループを配置するステップと、
上記第１の画素群グループ、上記第２の画素群グループ、及び上記第３の画素群グループの列方向の少なくとも各一端に隣接して上記ＴＤＩ段数設定回路部をそれぞれ配置するステップとを含むことを特徴とするＣＣＤイメージセンサの画素群の配置方法。
【請求項７】
上記複数の画素群は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第４、第５及び第６の画素群グループをさらに含み、
上記方法は、
上記第３の画素群グループに隣接し、上記第４の画素群グループと同一の行において上記第４の画素群グループとは所定の間隔だけ離隔するように上記第５の画素群グループを配置するステップと、
上記間隔に対応する列において、上記第３の画素群グループと同一の行に上記第６の画素群グループを配置するステップと、
上記第１〜第３の画素群グループの各画素群に対応した、上記第４〜第６の画素群グループの各画素群に対して列方向に１／２画素ピッチだけずらして上記第１〜第３の画素群グループの上記各画素群を配置するステップを含むことを特徴とする請求項６記載のＣＣＤイメージセンサの画素群の配置方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＤＩ（Time Delay and Integration）方式のＣＣＤ（Charge Coupled Device：電荷結合素子）イメージセンサ及びその画素群の配置方法に関する。
【背景技術】
【０００２】
半導体基板上に多数の光検出器をアレイ状に配置し、同一基板上に信号電荷の読出回路または出力回路を備えたＣＣＤイメージセンサが多数開発されている。リモートセンシングにおいては、光検出器を１列に配置したＣＣＤイメージセンサを例えば人工衛星などの被写体に搭載して、光検出器の列方向と垂直な方向を衛星の進行方向に一致させることによって地表の２次元画像を撮影する。しかし、画像解像度を向上させるには画素ピッチをできるだけ小さくすることが望ましいが、光検出器の面積が縮小する分だけ入射光量が減少し、Ｓ／Ｎ比が劣化するという問題があった。
【０００３】
そこで、Ｓ／Ｎ比を改善するための巧妙な手段としてＴＤＩ方式（Time Delay and Integration）のＣＣＤイメージセンサが開発された。ＴＤＩ方式は、２次元ＣＣＤイメージセンサであるＦＦＴ（フル・フレーム・トランスファ）型ＣＣＤ（Charge Coupled Devices）を用い、電荷転送のタイミングを被写体の移動タイミングに同期させることでＳ／Ｎ比を改善するＣＣＤイメージセンサの読出し方式である。この方式をリモートセンシングに適用する場合、垂直方向の電荷転送を衛星の移動速度に合わせることでＴＤＩ動作が実現できる。例えば、垂直ＣＣＤでＭ段のＴＤＩ動作を行えば、蓄積時間が実効的にＭ倍となるため、感度がＭ倍向上し、Ｓ／Ｎ比は√Ｍ倍に改善される。
【０００４】
ＴＤＩ方式のＣＣＤイメージセンサはＴＤＩ段数に比例して感度が変わるため、被写体の輝度に応じてＴＤＩ段数を任意に切り替えられることが望ましい。例えば、特許文献１には、任意の段数にＴＤＩ段数を切り替えることができるＴＤＩ方式のＣＣＤイメージセンサが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４９６８２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のＣＣＤイメージセンサでは、例えば人工衛星などの被写体の移動方向と、電荷転送の方向とが逆である場合には、電荷転送のタイミングを被写体の移動タイミングに同期させることができないという問題があった。
【０００７】
また、非常に多い水平画素数を有するＣＣＤイメージセンサの場合には、ポリシリコン薄膜から形成される転送電極の長さが非常に大きくなるので、転送電極の両端間の配線抵抗が非常に大きくなる。従って、配線の時定数が大きくなるので、駆動クロックの波形がなまり、正常な電荷転送が行えないという問題があった。
【０００８】
本発明の目的は以上の問題点を解決し、配線の時定数を大きくすることなしに、電荷転送のタイミングを被写体の移動タイミングに同期させることができるＣＣＤイメージセンサ及びその画素群の配置方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係るＣＣＤイメージセンサは、
光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックを用いて垂直転送するための複数の画素が２次元配列された複数の画素群と、
上記複数の垂直転送クロックと上記複数の画素群内の複数の転送電極との接続状態を表す複数の選択信号に基づいて、所定のＴＤＩ段数を第１の段数及び第２の段数に分割して設定するＴＤＩ段数設定回路部を備えたＣＣＤイメージセンサであって、
上記複数の画素群は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第１、第２及び第３の画素群グループを含み、
上記第２の画素群グループは、上記第１の画素群グループと同一の行において上記第１の画素群グループとは所定の間隔だけ離隔するように配置され、
上記第３の画素群グループは、上記間隔に対応する列において、上記第１の画素群グループ及び上記第２の画素群グループに隣接する行に配置され、
上記ＴＤＩ段数設定回路部は、上記第１の画素群グループ、上記第２の画素群グループ、及び上記第３の画素群グループの列方向の少なくとも各一端に隣接してそれぞれ配置されることを特徴とする。
【発明の効果】
【００１０】
本発明に係るイメージセンサによれば、２段数の水平転送により順方向読み出しと逆方向読み出しとを実現できるので、電荷転送のタイミングを被写体の移動タイミングに同期させることができる。従って、リモートセンシングにおける多地点撮像のための機動性の能力を大きく向上させることが可能となる。
【００１１】
また、各画素群は、所定の数の画素群が列方向に連続して配置されないように、行方向に移動して配置し、当該移動により空いた領域にＴＤＩ段数設定回路部を配置する。従って、ＴＤＩ段数設定回路部と転送電極との間の配線長を小さくできるので、ＴＤＩ段数設定回路部と転送電極との間の配線の時定数による垂直転送クロックの波形になまりが発生せず、正常な電荷転送を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係るＣＣＤイメージセンサのパターンレイアウト図である。
【図２】図１のパターンレイアウト法により形成されたＣＣＤイメージセンサの素子平面図である。
【図３】図２の垂直シフトレジスタ回路２の単位セル回路２−１の構成要素を示すブロック図である。
【図４】図２のライン選択回路３の単位セル回路３−１の構成要素を示すブロック図である。
【図５】図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図６】図２の垂直シフトレジスタ回路２に入力されるＴＤＩ転送段指定信号φＴＳ及びトリガークロック信号φＴ１、φＴ２の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図７】図６の各時間ｔ１〜ｔ８における垂直シフトレジスタ回路２の状態を示す模式図である。
【図８】本発明の実施の形態２に係るＣＣＤイメージセンサのパターンレイアウト図である。
【図９】（ａ）は、図８のＣＣＤイメージセンサのパターンレイアウト図を示す模式図であり、（ｂ）は、（ａ）のＣＣＤイメージセンサの出力データの模式図である。
【発明を実施するための形態】
【００１３】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付して説明は省略する。
【００１４】
実施の形態１．
【００１５】
図１は、本発明の実施の形態１に係るＴＤＩ方式のＣＣＤイメージセンサのパターンレイアウト図である。ここで、ＴＤＩ方式とはＣＣＤイメージセンサの読み出し方式で、一定速度で移動する対象物に対して、その移動方向及び速度とＣＣＤイメージセンサの電荷転送方向及び速度とを一致させて撮像を行う方式のことをいい、移動する対象物をＣＣＤイメージセンサの垂直画素数だけ繰り返し時間遅延積分露光するときにおける垂直画素数をＴＤＩ段数という。以下の説明では、縦方向とは画素群４１の垂直方向を指し、横方向とは画素群４１の水平方向を指す。すなわち、画素群４１は、２次元アレイ状に配列された複数の画素を有し、２次元アレイ状の配列のうちの列方向が垂直方向であり、当該列方向と直交する行方向が水平方向である。
【００１６】
図１には、ＣＣＤイメージセンサのパターンレイアウトの一部が示される。ここで、ＣＣＤイメージセンサのパターンレイアウトは、画素群４１と、ＴＤＩ段数設定回路部４２と、第１及び第２の電荷蓄積部４４と、第１及び第２の水平転送部４３と、第１及び第２の出力回路部４５とを基本構成要素として含み構成される。
【００１７】
図１において、画素群４１は、光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックを用いて垂直転送するための複数の画素が２次元配列されて構成される。また、ＴＤＩ段数設定回路部４２は、複数の垂直転送クロックと複数の画素群４１内の複数の転送電極６（後述する）との接続状態を表す複数の選択信号に基づいて、所定のＴＤＩ段数を第１の段数及び第２の段数に分割して設定する。
【００１８】
第１の電荷蓄積部４４は、第１の段数だけ時間遅延積分して垂直転送された電荷を蓄積する。第２の電荷蓄積部４４は、第２の段数だけ時間遅延積分して垂直転送された電荷を蓄積する。第１の水平転送部４３は、第１の電荷蓄積部４４に蓄積された電荷を出力回路部４５に水平転送する。第２の水平転送部４３は、第２の電荷蓄積部４４に蓄積された電荷を出力回路部４５に水平転送する。ここで、第１及び第２の電荷蓄積部４４は、各画素群４１の行方向の両端にそれぞれ隣接して配置され、第１及び第２の水平転送部４３は、第１及び第２の電荷蓄積部４４の行方向の両端にそれぞれ隣接して配置される。
【００１９】
図１では、１行目において、水平方向に画素群Ｐ１１〜Ｐ１３、Ｐ１５〜Ｐ１７を連続して配置した後、所定の自然数以上の画素群４１が列方向に連続して配置されないように、２行目に画素群Ｐ２４、Ｐ２８をそれぞれ移動して配置する。この移動により空いた領域を利用して、画素群４１の列方向の一端に（もしくは両端でもよい）隣接してＴＤＩ段数設定回路部４２が配置される。すなわち、複数の画素群４１は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第１、第２及び第３の画素群グループを含み、第２の画素群グループ（画素群Ｐ１５〜Ｐ１７）は、第１の画素群グループ（画素群Ｐ１１〜Ｐ１３）と同一の行において第１の画素群グループ（画素群Ｐ１１〜Ｐ１３）とは所定の間隔だけ離隔するように配置され、第３の画素群グループ（画素群Ｐ２４）は、当該間隔に対応する列において、第１の画素群グループ（画素群Ｐ１１〜Ｐ１３）及び第２の画素群グループ（画素群Ｐ１５〜Ｐ１７）に隣接する行に配置される。また、ＴＤＩ段数設定回路部４２は、第１の画素群グループ、第２の画素群グループ、及び第３の画素群グループの列方向の左端に（少なくとも一端でもよい）隣接してそれぞれ配置される。なお、図１では、ＴＤＩ段数設定回路部４２は、第１の画素群グループ〜第３の画素群グループの列方向の一端に隣接してそれぞれ配置される。また、自然数ｎ行、自然数ｍ列の画素群４１を画素群Ｐｎｍとする。
【００２０】
また、上述した各所定の自然数は、各画素１で蓄積された信号電荷を時間遅延積分して垂直転送するための転送電極と、ＴＤＩ段数設定回路部４２との間を接続する配線の配線抵抗及び配線容量に基づいて設定される。具体的には、上述した所定の自然数は、ＴＤＩ段数設定回路部４２から垂直転送クロックを各転送電極の左右端に供給する場合に、ＴＤＩ段数設定回路部４２と転送電極との間の配線の時定数による垂直転送クロックの波形になまりが発生せず、正常な電荷転送を行うことができるように設定される。
【００２１】
上述したような構成により、１行目の画素群Ｐ１１〜Ｐ１３、Ｐ１５〜Ｐ１７と２行目の画素群Ｐ２４、Ｐ２８とを用いて１行分の画素群を構成することができる。また、２行目の画素群Ｐ２４、Ｐ２８の行方向の配置位置は、１行目の画素群Ｐ１１〜Ｐ１３、Ｐ１５〜Ｐ１７に接近させることにより、ＣＣＤイメージセンサのチップサイズをより小さくできる。また、ＴＤＩ段数設定回路４２を第１の画素群グループ〜第３の画素群グループの列方向の両端に形成すれば、ＴＤＩ段数設定回路部４２が第１の画素群グループ〜第３の画素群グループの列方向の一端に隣接した配置した場合と比較すると、垂直転送クロックの波形のなまりがより発生しにくくなる。
【００２２】
上述したパターンレイアウト法を用いて形成されたＣＣＤイメージセンサについて以下に説明する。
【００２３】
図２は、図１のパターンレイアウト法により形成されたＣＣＤイメージセンサの素子平面図である。図２のＣＣＤイメージセンサは、複数の画素群４１から形成されるＣＣＤ撮像部１００と、各画素１において蓄積される信号電荷を時間遅延積分して垂直転送するための複数の転送電極６と、複数の水平転送部４３から形成される水平ＣＣＤ回路５と、複数の転送電極６にそれぞれ接続され、蓄積された信号電荷を垂直転送するための垂直転送クロックをそれぞれ複数の転送電極６に入力するための複数の選択線ＳＬａ、ＳＬｂ、ＳＬｃ、ＳＬｄと、複数の電荷蓄積回路部４４から形成される電荷蓄積回路４と、複数のＴＤＩ段数設定回路部４２から形成されるＴＤＩ段数設定回路８と、複数の出力回路部４５から形成される出力回路１５とを備えて構成される。ＴＤＩ段数設定回路８は、垂直シフトレジスタ回路２と、ライン選択回路３とを備えて構成される。ここで、ＣＣＤイメージセンサのＴＤＩ段数は、８段に設定する。なお、ＣＣＤイメージセンサのＴＤＩ段数は、垂直シフトレジスタ回路２に入力して複数の選択信号として保持されるＴＤＩ転送段指定信号φＴＳに基づいて設定される。
【００２４】
図２において、時間遅延積分された信号電荷は、２つの水平ＣＣＤ回路５に向かって垂直転送方向（図面上方及び下方）へと転送され、さらに各水平ＣＣＤ回路５で水平転送方向（図面右方）へとそれぞれ転送されて２つの出力回路５に出力される。各出力回路５は、入力された時間遅延積分された信号電荷を電気信号に変換してそれぞれ出力する。また、垂直転送方向とは、信号電荷のＴＤＩ転送方向であり、例えば人工衛星にＴＤＩ方式のＣＣＤイメージセンサを搭載する場合には、ＴＤＩ転送方向は人工衛星の進行方向に一致する。本実施の形態１では、人工衛星の進行方向と上方向の垂直転送方向とが一致する場合には、上方向の電荷蓄積回路４に蓄積された信号電荷が出力回路５により電気信号に変換されて出力される（これを「順方向読み出し」とする）。また、人工衛星の進行方向と下方向の垂直転送方向とが一致する場合には、下方向の電荷蓄積回路４に蓄積された信号電荷が出力回路５により電気信号に変換されて出力される（これを「逆方向読み出し」とする）。ここで、垂直転送方向に８個の画素（８段）から構成されるＣＣＤ撮像部１００において、下方向にある電荷蓄積回路４に近接する画素１より１段目、２段目、…とし、上方向にある電荷蓄積回路４に近接する画素１を８段目とし、１段目〜８段目の計８つの段をＴＤＩ転送段に設定する。
【００２５】
図２において、ＴＤＩ転送段指定信号φＴＳは、ＣＣＤイメージセンサのための複数の選択信号を含み、当該選択信号は、ＣＣＤイメージセンサのライン選択回路３における垂直転送クロックφＶ２、φＶ４の接続状態を表す。ここで、選択信号は、ＴＤＩ段数を２分した第１の段数及び第２の段数を決定する。
【００２６】
ここで、単位セル回路２−１〜２−８の個数は、ＣＣＤイメージセンサを構成するＣＣＤ撮像部１００の垂直画素数（段数）の値と同一である。本実施の形態１では、垂直シフトレジスタ回路２は、８個の単位セル回路２−１〜２−８から構成される。また、単位セル回路２−１〜２−８には、各トリガークロック信号φＴ１、φＴ２をそれぞれ入力するための入力ピン１９ａ、１９ｂが金属配線１８ａ、１８ｂを介してそれぞれ接続される。また、単位セル回路２−１には、ＴＤＩ転送段指定信号φＴＳを入力するための入力端子である入力ピン１９ｃが金属配線１８ｃを介して接続され、単位セル回路２−ｍ（２≦自然数ｍ≦８）は、単位セル回路２−（ｍ−１）とそれぞれ直列接続される。
【００２７】
ＴＤＩ段数設定回路８は、複数の単位セル回路２−１〜２−８から構成され、ライン選択回路３における各垂直転送クロックφＶ２、φＶ４の接続状態を表す選択信号を対応する単位セル回路２−１〜２−８に保持する垂直シフトレジスタ回路２と、各選択線ＳＬｂ、ＳＬｄに接続され、複数の選択信号に基づいて、複数の垂直転送クロックφＶ２、φＶ４を所定の各選択線に接続するライン選択回路３とを備えて構成される。ここで、ライン選択回路３における各垂直転送クロックφＶ２、φＶ４の接続状態は、上述した第１の段数及び第２の段数を設定する接続状態であり、ライン選択回路３は、複数の選択信号に基づいて、複数の垂直転送クロックφＶ１〜φＶ４のうち所定対の垂直転送クロックを互いに入れ換えるか否かを行うことにより、第１の段数及び第２の段数を設定するように制御する。
【００２８】
ライン選択回路３は、選択用ＭＯＳトランジスタ群からなる単位セル回路３−１〜３−８を備えて構成される。ここで、単位セル回路３−１〜３−８の個数は、ＣＣＤイメージセンサを構成するＣＣＤ撮像部１００の垂直画素数（段数）と同一である。また、単位セル回路３−１〜３−８には、各垂直転送クロックφＶ２、φＶ４をそれぞれ入力するための入力ピン１４ｂ、１４ｄが金属配線１３ｂ、１３ｄを介してそれぞれ接続される。
【００２９】
ＣＣＤ撮像部１００は、ＣＣＤイメージセンサを形成する基板（図示せず）の表面上に画素１を水平転送方向に１０画素及び垂直転送方向に８画素を２次元アレイ状に配列して構成される。ここで、画素１は、図１の破線の太枠で示した領域で示され、この太枠で示された領域は、画素１間の境界を模式的に示した境界線である。
【００３０】
図２の各画素１において、光電変換により発生される信号電荷が蓄積され、転送電極６により当該蓄積された信号電荷が時間遅延積分されて垂直転送される。ここで、信号電荷の転送には４相駆動ＣＣＤイメージセンサが用いられ、４本１組の転送電極６が画素１上に配列される。ここで、ポリシリコンからなる転送電極６ａ、６ｂ、６ｃ、６ｄが順に配置され、その下に転送チャネル（図示せず）が形成され、当該転送チャネルは基板（図示せず）と逆導電型の不純物領域からなる分離領域７で電気的に分離される。また、転送電極６ａ、６ｃは、金属配線である選択線ＳＬａ、ＳＬｃを介して入力ピン１１ａ、１１ｃにそれぞれ接続される。一方、転送電極６ｂ、６ｄは、金属配線である選択線ＳＬｂ、ＳＬｄを介して、入力ピン１４ｂ、１４ｄのどちらかに接続される。どちらに接続されるかはライン選択回路３によって決まる。すなわち、各転送電極６ａ、６ｂ、６ｃ、６ｄは、選択線ＳＬａ、ＳＬｂ、ＳＬｃ、ＳＬｄにそれぞれ接続され、４相の垂直転送クロックφＶ１〜φＶ４が４本の転送電極６ａ、６ｂ、６ｃ、６ｄにそれぞれ入力されて垂直転送方向の信号電荷の転送が行われる。
【００３１】
図３は、図２の垂直シフトレジスタ回路２の単位セル回路２−１の構成要素を示すブロック図である。図３において、単位セル回路２−１は、ＮＭＯＳトランジスタである伝達ゲート２１ａ、２１ｂと、インバータ２２ａ、２２ｂとを備えて構成され、インバータ２２ｂと、伝達ゲート２１ｂと、インバータ２２ａと、伝達ゲート２１ａとはそれぞれ直列接続される。ここで、伝達ゲート２１ａのドレイン端子（図示せず）は、金属配線１８ｃを介して入力ピン１９ｃに接続され、伝達ゲート２１ａのソース端子（図示せず）は、インバータ２２ａの入力端子（図示せず）に接続される。また、伝達ゲート２１ａのゲート端子（図示せず）は、金属配線１８ａを介して入力ピン１９ａに接続される。
【００３２】
図３において、インバータ２２ａの出力端子（図示せず）は、伝達ゲート２１ｂのドレイン端子（図示せず）に接続され、伝達ゲート２１ｂのソース端子（図示せず）は、インバータ２２ｂの入力端子（図示せず）に接続される。伝達ゲート２１ｂのゲート端子（図示せず）は、金属配線１８ｂを介して入力ピン１９ｂに接続される。インバータ２２ｂの出力端子（図示せず）は、金属配線１６を介して、後述する図４の単位セル回路３−１に接続される。なお、図１の単位セル回路２−２〜２−８は、単位セル回路２−１に比較すると、伝達ゲート２１ａのドレイン端子がインバータ２２ｂの出力端子に接続されることが相違する。ここで、垂直シフトレジスタ回路２は、ＴＤＩ転送段指定信号φＴＳが入力ピン１９ｃから入力され、トリガークロック信号φＴ１、φＴ２に基づいて、単位セル回路を一段ずつ進んでいく。すなわち、入力ピン１９ｃから入力されたＴＤＩ転送段指定信号φＴＳの１つのクロックパターンのデータが垂直シフトレジスタ回路２に保持される。
【００３３】
図４は、図２のライン選択回路３の単位セル回路３−１の構成要素を示すブロック図である。図４において、単位セル回路３−１は、１個のＮＭＯＳトランジスタ３２ａと１個のＰＭＯＳトランジスタ３３ａとから構成されるトランスミッションゲート３４ａと、１個のＮＭＯＳトランジスタ３２ｂと１個のＰＭＯＳトランジスタ３３ｂとから構成されるトランスミッションゲート３４ｂと、１個のＮＭＯＳトランジスタ３２ｃと１個のＰＭＯＳトランジスタ３３ｃとから構成されるトランスミッションゲート３４ｃと、１個のＮＭＯＳトランジスタ３２ｄと１個のＰＭＯＳトランジスタ３３ｄとから構成されるトランスミッションゲート３４ｄと、トランスミッションゲート３４ａのゲート端子とトランスミッションゲート３４ｂのゲート端子とに出力端子が接続されるインバータ３１ａと、トランスミッションゲート３４ｃのゲート端子とトランスミッションゲート３４ｄのゲート端子とに出力端子が接続されるインバータ３１ｂとを備えて構成される。
【００３４】
図４において、トランスミッションゲート３４ａとトランスミッションゲート３４ｂとの一端は、転送電極６ｂに接続される選択線ＳＬｂに接続され、トランスミッションゲート３４ａの他端は、金属配線１３ｂを介して入力ピン１４ｂに接続され、トランスミッションゲート３４ｂの他端は、金属配線１３ｄを介して入力ピン１４ｄに接続される。また、トランスミッションゲート３４ｃとトランスミッションゲート３４ｄとの一端は、転送電極６ｄに接続される選択線ＳＬｄに接続され、トランスミッションゲート３４ｃの他端は、金属配線１３ｄを介して入力ピン１４ｄに接続され、トランスミッションゲート３４ｄの他端は、金属配線１３ｂを介して入力ピン１４ｂに接続される。
【００３５】
トランスミッションゲート３４ａ、３４ｃのＮＭＯＳトランジスタ３２ａ、３２ｃの入力ゲート、並びにトランスミッションゲート３４ｂのＰＭＯＳトランジスタ３３ｂの入力ゲート及びトランスミッションゲート３４ｃのＮＭＯＳトランジスタ３２ｃの入力ゲートは、金属配線１６を介して、上述した図３の単位セル回路２−１に接続される。また、トランスミッションゲート３４ａのＮＭＯＳトランジスタ３２ａの入力ゲートと、トランスミッションゲート３４ｄのＰＭＯＳトランジスタ３３ｄの入力ゲートと、インバータ３１ａ、３１ｂの入力端子とはそれぞれ接続される。
【００３６】
以上のように構成されたＣＣＤイメージセンサの動作について以下に説明する。以下の説明では垂直転送クロックφＶ１〜垂直転送クロックφＶ４、ＴＤＩ転送段指定信号φＴＳに含まれる選択信号、トリガークロック信号φＴ１、φＴ２の信号レベルは、ハイレベルもしくはローレベルとした。なお、これらの信号レベルは、ハイレベル及びローレベルの２値信号以外の第１又は第２のレベルを有する２値信号であってもよい。
【００３７】
図５は、図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図１の４相駆動のＣＣＤイメージセンサに入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４のタイミングチャートである。
【００３８】
図５において、垂直転送クロックφＶ１〜φＶ４をＣＣＤイメージセンサの駆動クロックとして転送電極６ａ〜６ｄに入力する。ここで、垂直転送クロックφＶ１と垂直転送クロックφＶ３、及び垂直転送クロックφＶ２と垂直転送クロックφＶ４とは、互いに位相が１８０度ずれた逆相の関係にあり、それぞれがペアを構成する。以下説明する。
【００３９】
時間ｔ１〜時間ｔ５では、４つの転送電極６ａ、６ｂ、６ｃ、６ｄに対して、順に垂直転送クロックφＶ１、垂直転送クロックφＶ２、垂直転送クロックφＶ３、垂直転送クロックφＶ４を入力する場合には、信号電荷は下方向にある電荷蓄積回路４に転送される。また、時間ｔ１〜時間ｔ５において、４つの転送電極６ａ、６ｂ、６ｃ、６ｄに対して、順に垂直転送クロックφＶ１、垂直転送クロックφＶ４、垂直転送クロックφＶ３、垂直転送クロックφＶ２を入力する場合には、信号電荷は上方向にある電荷蓄積回路４に転送される。すなわち、ＣＣＤイメージセンサでは、４つの転送電極６ａ、６ｂ、６ｃ、６ｄに入力する垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４のうち、例えば垂直転送クロックφＶ２と垂直転送クロックφＶ４とを入れ替えることによって、信号電荷の垂直転送の方向を反転させる。従って、ＴＤＩ段数を２分した第１の段数及び第２の段数を制御することが可能となる。
【００４０】
図３の垂直シフトレジスタ回路２の単位セル回路２−１の動作について説明する。
【００４１】
トリガークロック信号φＴ１をハイレベルにすると、伝達ゲート２１ａがオンして前段の出力がインバータ２２ａに入力され、インバータ２２ａの出力は前段の反転出力となる。なお、単位セル回路２−１が１段目の場合は、前段の出力ではなく入力ピン１９ｃに入力するＴＤＩ転送段指定信号φＴＳがインバータ２２ａに入力され、インバータ２２ａの出力はＴＤＩ転送段指定信号φＴＳの反転出力となる。次に、トリガークロック信号φＴ１をローレベルにすると伝達ゲート２１ａがオフとなり、インバータ２２ａの入力および出力はそのままの状態で保持される。次に、入力ピン１９ｂに入力するトリガークロック信号φＴ２をハイレベルにすると、伝達ゲート２２ｂがオンしてインバータ２２ａの出力がインバータ２２ｂに入力され、インバータ２２ｂの出力はインバータ２２ａの反転出力となる。この出力が単位セル回路２−１からの出力信号として、ライン選択回路３の単位セル回路３−１に伝達される。次に、トリガークロック信号φＴ２をローレベルにすると伝達ゲート２１ｂがオフとなり、インバータ２２ｂの入力及び出力はそのままの状態で保持される。さらにトリガークロック信号φＴ１をハイレベルにすると、これまでの一連の動作が繰り返される。なお、垂直シフトレジスタ回路２の単位セル回路２−２〜２−８の動作は、上述した単位セル回路２−１と同様である。
【００４２】
上述したように、垂直シフトレジスタ回路２では、入力ピン１９ｃから入力されるＴＤＩ転送段指定信号φＴＳのクロックパルスが１段ずつ順に次段へと伝達されて、各単位セル回路２−１〜２−８からの出力信号として、ライン選択回路３の単位セル回路３−１〜３−４にそれぞれ伝達される。
【００４３】
次に、図４のライン選択回路３の単位セル回路３−１の動作について説明する。
【００４４】
単位セル回路２−１からの出力信号の信号レベルがハイレベルのとき、トランスミッションゲート３４ａがオンとなり、入力ピン１４ｂが選択線ＳＬｂに接続され、転送電極６ｂに垂直転送クロックφＶ２が入力される。また、単位セル回路２−１からの出力信号の信号レベルがローレベルのとき、トランスミッションゲート３４ｂがオンとなり、入力ピン１４ｄが選択線ＳＬｂに接続され、転送電極６ｂに垂直転送クロックφＶ４が入力される。
【００４５】
単位セル回路２−１からの出力信号の信号レベルがハイレベルのとき、トランスミッションゲート３４ｃがオンとなり、入力ピン１４ｄが選択線ＳＬｄに接続され、転送電極６ｄに垂直転送クロックφＶ４が入力される。また、単位セル回路２−１からの出力信号の信号レベルがローレベルのとき、トランスミッションゲート３４ｄがオンとなり、入力ピン１４ｂが選択線ＳＬｄに接続され、転送電極６ｄに垂直転送クロックφＶ２が入力される。
【００４６】
上述したように、ライン選択回路３の単位セル回路３−１〜３−８は、単位セル回路２−１からの出力信号の信号レベルに基づいて、転送電極（６ｂ、６ｄ）に入力する垂直転送クロック（φＶ２、φＶ４）を入れ替えるように制御する。すなわち、ライン選択回路３は、各選択信号に基づいて、複数の垂直転送クロックのうち所定対の垂直転送クロックを互いに入れ替えるか否かを行うことにより、第１の段数及び第２の段数を決定するように制御する。
【００４７】
図６は、図２の垂直シフトレジスタ回路２に入力されるＴＤＩ転送段指定信号φＴＳ及びトリガークロック信号φＴ１、φＴ２の時間ｔに対する信号レベルの変化を示す時間軸波形図であり、図７は、図６の各時間ｔ１〜ｔ８における垂直シフトレジスタ回路２の状態を示す模式図である。ここで、入力されるＴＤＩ転送段指定信号φＴＳは、ＣＣＤイメージセンサへの入力クロックを示すクロックパルスであり、図７は、各時刻ｔ１〜ｔ８での垂直シフトレジスタ回路２の出力信号を時系列ごとに示す。
【００４８】
図６及び図７において、時間ｔ０では、シフトレジスタ回路４を初期化する。次に、時間ｔ１では、ＴＤＩ転送段指定信号φＴＳをローレベルにしたまま、トリガークロック信号φＴ１、φＴ２を順番にハイレベルにする。その結果、時間ｔ１では単位セル回路４−１からの出力信号の信号レベルがローレベルに設定される。時間ｔ２では、ＴＤＩ転送段指定信号φＴＳをローレベルにしたまま、トリガークロック信号φＴ１、φＴ２を順番にハイレベルにする。その結果、時間ｔ２では単位セル回路２−１からの出力信号の信号レベルがローレベルに設定され、単位セル回路２−１が保持する信号レベルローレベルが一段進み、単位セル回路２−２からの出力信号の信号レベルはローレベルとなる。時間ｔ３では、ＴＤＩ転送段指定信号φＴＳをローレベルにしたまま、トリガークロック信号φＴ１、φＴ２を順番にハイレベルにする。その結果、時間ｔ３では単位セル回路４−１からの出力信号の信号レベルがローレベルに設定され、単位セル回路２−１が保持する信号レベルローレベル及び単位セル回路２−２が保持する信号レベルローレベルがそれぞれ一段ずつ進み、単位セル回路２−２からの出力信号の信号レベルローレベルとなり、単位セル回路２−３からの出力信号の信号レベルローレベルとなる。以下同様であり、時間ｔ８では、図２の垂直シフトレジスタ回路２に入力されるＴＤＩ転送段指定信号φＴＳが模式的に表される。本実施の形態では、ＴＤＩ転送段指定信号φＴＳは、順方向読み出しの段数（第１の段数）を３段に制御する（ＴＤＩ転送段指定信号φＴＳは、逆方向読み出しの段数（第２の段数）を５段に制御する。）。ここで、ＣＣＤイメージセンサのライン選択回路３の単位セル回路３−１〜３−８に伝達される信号レベルが図示される。以下簡単に説明する。
【００４９】
垂直シフトレジスタ回路２にＴＤＩ転送段指定信号φＴＳの１つのクロックパターンのシグナルがすべて揃った時点で、ＣＣＤイメージセンサのライン選択回路３に同時に当該シグナルを与える。これによりＣＣＤイメージセンサの第１の段数及び第２の段数が決定され、撮像モードに移行する。
【００５０】
以上の実施の形態に係るＣＣＤイメージセンサによれば、２段数の水平転送により順方向読み出しと逆方向読み出しとを実現できるので、電荷転送のタイミングを被写体の移動タイミングに同期させることができる。従って、リモートセンシングにおける多地点撮像のための機動性の能力を大きく向上させることが可能となる。
【００５１】
また、各画素群は、所定の数の画素群が列方向に連続して配置されないように、行方向に移動して配置され、当該移動により空いた領域にＴＤＩ段数設定回路部を配置する。従って、ＴＤＩ段数設定回路部４２と転送電極との間の配線長を小さくできるので、ＴＤＩ段数設定回路部４２と転送電極との間の配線の時定数による垂直転送クロックの波形になまりが発生せず、正常な電荷転送を行うことができる。
【００５２】
なお、上述した本実施の形態では、ＴＤＩ段数を８段に設定したが、本発明はこれに限らず、ＣＣＤイメージセンサのＴＤＩ段数は任意の値にそれぞれ設定されてもよい。この場合においても、本実施の形態と同様の効果を得ることができる。
【００５３】
実施の形態２．
図８は、本発明の実施の形態２に係るＣＣＤイメージセンサのパターンレイアウト図である。図８において、図１のＣＣＤイメージセンサのパターンレイアウト図に比較すると、複数の画素群４１は、それぞれ所定の自然数の画素群が列方向に連続して配置されてなる第４、第５及び第６の画素群グループをさらに含む。ここで、第１のパターンレイアウト３０は、画素群Ｐ１１〜Ｐ１３、Ｐ１５〜Ｐ１７、Ｐ２４、Ｐ２８を含み、第２のパターンレイアウト４０は、画素群Ｐ２２、Ｐ２６、Ｐ３１、Ｐ３３〜Ｐ３５、Ｐ３７を含む。なお、第１のパターンレイアウト３０は、実施の形態１に係るＣＣＤイメージセンサと同一である。
【００５４】
図８において、画素群Ｐ１１は画素群Ｐ３１に対応し、画素群Ｐ１２は画素群Ｐ２２に対応し、画素群Ｐ１３は画素群Ｐ３３に対応し、画素群Ｐ２４は画素群Ｐ３４に対応し、画素群Ｐ１５は画素群Ｐ３５に対応し、画素群Ｐ１６は画素群Ｐ２６に対応し、画素群Ｐ１７は画素群Ｐ３７に対応する。ここで、第１〜第３の画素群グループの各画素群は、当該各画素群に対応した、第４〜第６の画素群グループの各画素群に対して列方向に１／２画素ピッチだけずらして配置される。
【００５５】
図８では、３行目において、水平方向に画素群Ｐ３１、Ｐ３３〜Ｐ３５、Ｐ３７を配置した後、所定の自然数以上の画素群４１が列方向に連続して配置されないように、２行目に画素群Ｐ２２、２６をそれぞれ移動して配置する。この移動により空いた領域を利用して、画素群４１の列方向の一端に（もしくは両端でもよい）隣接してＴＤＩ段数設定回路部４２が配置される。すなわち、第５の画素群グループ（画素群Ｐ３３〜Ｐ３５）は、第３の画素群グループ（画素群Ｐ２４）に隣接し、第４の画素群グループ（画素群Ｐ３１）と同一の行において第４の画素群グループ（画素群Ｐ３１）とは所定の間隔だけ離隔するように配置される。また、第６の画素群グループ（画素群Ｐ２２）は、当該間隔に対応する列において、第３の画素群グループ（画素群Ｐ２４）と同一の行に配置される。また、ＴＤＩ段数設定回路部４２は、第４の画素群グループ、第５の画素群グループ、及び第６の画素群グループの列方向の左端に（少なくとも一端でもよい）隣接してそれぞれ配置される。図８では、ＴＤＩ段数設定回路部４２は、第４の画素群グループ〜第６の画素群グループの列方向の一端に隣接してそれぞれ配置される。また、自然数ｎ行、自然数ｍ列の画素群４１を画素群Ｐｎｍとする。
【００５６】
なお、３行目の画素群４１の行方向の配置位置は、２行目の画素群４１とより接近させることにより、ＣＣＤイメージセンサのチップサイズをより小さくできる。また、ＴＤＩ段数設定回路４２を第１の画素群グループ〜第３の画素群グループの列方向の両端に形成すれば、ＴＤＩ段数設定回路部４２が第１の画素群グループ〜第３の画素群グループの列方向の一端に隣接して配置した場合と比較すると、垂直転送クロックの波形のなまりがより発生しにくくなる。
【００５７】
図９（ａ）は、図８のＣＣＤイメージセンサのパターンレイアウトの模式図であり、図９（ｂ）は、図９（ａ）のＣＣＤイメージセンサの出力データの模式図である。図９（ａ）、図９（ｂ）では、ＴＤＩ段数を１段、水平画素数を４とした時の画素群を用いて、オーバーサンプリング機能の動作を示している。
【００５８】
例えば、第１のパターンレイアウト３０の画素３０１は、第２のパターンレイアウト４０の画素４０１とは１／２画素ピッチだけ列方向にすれて配置される。この２つのパターンレイアウト３０、４０の出力データを合成して得られたデータがデータ５０１〜５０８である。例えば、データ５０１は第１のパターンレイアウト３０の画素３０１のデータを採用する。データ５０２は第２のパターンレイアウト４０の画素４０１のデータを採用する。データ５０１とデータ５０２との水平方向のピッチは、第１のパターンレイアウト３０と第２のパターンレイアウト４０（例えば画素３０１、画素３０２）の画素ピッチの１／２とする。以下同様に第１のパターンレイアウト３０及び第２のパターンレイアウト４０からのデータを順次用いる。このようにして、１／２画素ピッチずれた２つのパターンレイアウト３０、４０の出力により、画素ピッチ以下の分解能を実現でき、分解能の向上（オーバーサンプリング機能）を実現することが可能となる。
【００５９】
なお、上述したオーバーサンプリング機能の動作は一例であり、隣接した画素の出力データに対して補間計算を行うか、もしくは種々のデータを合成することにより分解能の向上を図ることが可能である。
【００６０】
以上の実施形態に係るパターンレイアウトを用いれば、実施の形態１に比較すると、１／２画素ピッチずれた２つのＣＣＤイメージセンサからの出力信号を用いるので、画素ピッチ以下の分解能を実現でき、分解能の向上（オーバーサンプリング機能）を実現することが可能となる。
【産業上の利用可能性】
【００６１】
以上詳述したように、本発明に係るＣＣＤイメージセンサによれば、２段数の水平転送により順方向読み出しと逆方向読み出しとを実現できるので、電荷転送のタイミングを被写体の移動タイミングに同期させることができる。従って、リモートセンシングでの多地点撮像のための機動性の能力を大きく向上させることが可能となる。
【符号の説明】
【００６２】
１  画素、２  垂直シフトレジスタ回路、２−１〜２−８  単位セル回路、３  ライン選択回路、３−１〜３−８  単位セル回路、４  電荷蓄積回路、５  水平ＣＣＤ回路、６，６ａ，６ｂ，６ｃ，６ｄ  転送電極、７  分離領域、１５  出力回路、２２ａ，２２ｂ，３１ａ，３１ｂ  インバータ、２１ａ，２１ｂ  伝達ゲート、３２ａ，３２ｂ，３２ｃ，３２ｄ  ＮＭＯＳトランジスタ、３３ａ，３３ｂ，３３ｃ，３３ｄ  ＰＭＯＳトランジスタ、３４ａ，３４ｂ，３４ｃ，３４ｄ  トランスミッションゲート、４１  画素群、４２  ＴＤＩ段数設定回路部、４３  水平転送部、４４  電荷蓄積回路部、４５  出力回路部、１００  ＣＣＤ撮像部。
【図１】
2016082251.tif 000003
【図２】
2016082251.tif 000004
【図３】
2016082251.tif 000005
【図４】
2016082251.tif 000006
【図５】
2016082251.tif 000007
【図６】
2016082251.tif 000008
【図７】
2016082251.tif 000009
【図８】
2016082251.tif 000010
【図９】
2016082251.tif 000011