(57)【要約】【課題】高速スイッチングに追従できる増幅器を提供する。【解決手段】電源供給装置は、入力端子から入力される送信信号の包絡線を表す包絡線信号を生成する包絡線信号生成部と、送信信号を増幅する電力増幅部の電力入力端子に接続され、インダクタとキャパシタを有し、電力増幅部の供給電力のノイズを除去するフィルタと、包絡線信号に基づき、供給電力の目標電圧及び見込電流を出力する変換部と、インダクタと同一のインダクタンス特性を有するインダクタ部と、キャパシタンスと同一のキャパシタンス特性を有するキャパシタ部とを有し、フィルタの出力端子から電源電力の電圧を入力してフィルタの入力端子からフィルタの入力電圧を出力するように、変換部から出力される目標電圧及び見込電流に基づき、フィルタの入力電圧の目標値を出力する、キャンセル部と、キャンセル部とフィルタとの間でスイッチングを行うスイッチング部とを含む。【選択図】図１
2016103712.tif 000002
【特許請求の範囲】
【請求項１】
高周波の送信信号が入力される入力端子と、
前記入力端子に接続され、前記入力端子を介して入力される送信信号の包絡線を表す包絡線信号を生成する包絡線信号生成部と、
前記入力端子を介して入力される送信信号を増幅する電力増幅部の電力入力端子に接続され、インダクタ及びキャパシタを有し、前記電力増幅部の電力入力端子に供給される電源電力の電圧又は電流に含まれるノイズを除去するフィルタと、
前記包絡線信号生成部の出力側に接続され、前記包絡線信号に基づき、前記電力増幅部に供給される電源電力の目標電圧及び見込電流を出力する変換部と、
前記インダクタのインダクタンスと同一のインダクタンス特性を有するインダクタ部と、前記フィルタのキャパシタンスと同一のキャパシタンス特性を有するキャパシタ部とを有し、前記フィルタの出力端子から前記電源電力の電圧を入力して前記フィルタの入力端子から前記フィルタの入力電圧を出力するように、前記変換部から出力される前記目標電圧及び前記見込電流に基づき、前記フィルタの前記入力電圧の目標値を出力する、キャンセル部と、
前記キャンセル部と前記フィルタとの間に接続され、スイッチングを行うスイッチング部と
を含む、電源供給装置。
【請求項２】
前記フィルタは、前記電力増幅部の電力入力端子に接続され、第１入力部と第１出力部を有するフィルタであって、前記第１入力部と前記第１出力部との間の線路に直列に接続されるインダクタと、前記線路と基準電位点との間に接続されるキャパシタとを有し、前記電力増幅部の電力入力端子に供給される電源電力の電圧又は電流に含まれるノイズを除去するフィルタであり、
前記キャンセル部は、前記キャパシタと等しいキャパシタンスを用いて、前記変換部から出力される前記目標電圧を微分して第１電流を出力する第１微分部と、前記フィルタの前記インダクタと等しいインダクタンスを用いて、前記第１微分部から出力される第１電流と前記見込電流との合成電流を微分する第２微分部とを有し、前記フィルタの過渡応答特性とは逆の過渡応答特性を有するキャンセル部である、請求項１記載の電源供給装置。
【請求項３】
前記見込電流は、前記目標電圧と、前記電力増幅部のインピーダンスとに基づいて求められる、請求項１又は２記載の電源供給装置。
【請求項４】
前記フィルタは、２次以上のローパスフィルタである、請求項１乃至３のいずれか一項記載の電源供給装置。
【請求項５】
高周波の送信信号が入力される入力端子と、
前記入力端子を介して入力される送信信号を増幅する電力増幅部と、
前記入力端子に接続され、前記入力端子を介して入力される送信信号の包絡線を表す包絡線信号を生成する包絡線信号生成部と、
前記電力増幅部の電力入力端子に接続され、インダクタ及びキャパシタを有し、前記電力増幅部の電力入力端子に供給される電源電力の電圧又は電流に含まれるノイズを除去するフィルタと、
前記包絡線信号生成部の出力側に接続され、前記包絡線信号に基づき、前記電力増幅部に供給される電源電力の目標電圧及び見込電流を出力する変換部と、
前記インダクタのインダクタンスと同一のインダクタンス特性を有するインダクタ部と、前記フィルタのキャパシタンスと同一のキャパシタンス特性を有するキャパシタ部とを有し、前記フィルタの出力端子から前記電源電力の電圧を入力して前記フィルタの入力端子から前記フィルタの入力電圧を出力するように、前記変換部から出力される前記目標電圧及び前記見込電流に基づき、前記フィルタの前記入力電圧の目標値を出力する、キャンセル部と、
前記キャンセル部と前記フィルタとの間に接続され、スイッチングを行うスイッチング部と
を含む、増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速に変化する電源電圧を所定の負荷回路に供給する電源供給装置及びこれを使った増幅器に関する。
【背景技術】
【０００２】
従来より、電源電圧または電源電流を電源の負荷となる回路に入力する信号に応じて制御して負荷となる回路の電源効率を向上する電源装置において、電源装置の出力部に用いるスイッチを制御する信号を生成する信号生成装置がある。無線電力増幅器を負荷とする電源供給装置における信号生成装置は、送信信号のエンベロープに基づいて、前記エンベロープを表す関数とは異なる関数であって、前記エンベロープの少なくとも一部を近似する関数である制御関数を生成する関数生成部を備える。信号生成装置は、さらに、前記関数生成部によって生成された前記制御関数が表す波形の少なくとも一部を含む波形を示す前記エンベロープトラッキング信号を生成する演算部を備える（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−０８２５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来の信号生成装置は、エンベロープの少なくとも一部を近似する関数である制御関数を生成する関数生成部を備えるが、増幅器に高速に変化する電圧を供給する場合にノイズを除去するフィルタの応答速度も上げなければならない。。
【０００５】
ところが、ノイズを効果的に除去するためにはフィルタのカットオフ周波数を低くすることが望ましい。このため高速に変化する電源電圧の最大周波数成分に近い値にフィルタのカットオフ周波数を設定しても電源供給装置出力に乱れ（リップル）を生じさせない制御をおこなう信号発生装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施の形態の電源供給装置は、高周波の送信信号が入力される入力端子と、前記入力端子に接続され、前記入力端子を介して入力される送信信号の包絡線を表す包絡線信号を生成する包絡線信号生成部と、前記入力端子を介して入力される送信信号を増幅する電力増幅部の電力入力端子に接続され、インダクタ及びキャパシタを有し、前記電力増幅部の電力入力端子に供給される電源電力の電圧又は電流に含まれるノイズを除去するフィルタと、前記包絡線信号生成部の出力側に接続され、前記包絡線信号に基づき、前記電力増幅部に供給される電源電力の目標電圧及び見込電流を出力する変換部と、前記インダクタのインダクタンスと同一のインダクタンス特性を有するインダクタ部と、前記フィルタのキャパシタンスと同一のキャパシタンス特性を有するキャパシタ部とを有し、前記フィルタの出力端子から前記電源電力の電圧を入力して前記フィルタの入力端子から前記フィルタの入力電圧を出力するように、前記変換部から出力される前記目標電圧及び前記見込電流に基づき、前記フィルタの前記入力電圧の目標値を出力する、キャンセル部と、前記キャンセル部と前記フィルタとの間に接続され、スイッチングを行うスイッチング部とを含む。
【発明の効果】
【０００７】
供給電源電圧の高速な変化に有害な過渡応答無に追従できる電源供給装置及びこれを使った増幅器を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１の増幅器１００を示す図である。
【図２】変換部１２０が目標電圧Ｖｄｄ＊、見込電流Ｉｄｄ＊、補正振幅Ａｉｎの生成に用いる特性を示す図である。
【図３】ＴＲＣ１３０の内部構成を示す図である。
【図４】パルスモジュレータ１４０、ドライバスイッチ１５０、及び２次ＬＣフィルタ１６０の詳細な構成を示す図である。
【図５】パルスモジュレータ１４０の詳細な構成を示す図である。
【図６】目標電圧Ｖｄｄ＊と電圧ＶｄｄとをＴＲＣ１３０の有りと無しの場合で比較して示す図である。
【図７】ＰＡ１７０の出力をＴＲＣ１３０の有りと無しの場合で比較して示す図である。
【図８】実施の形態２の増幅器２００を示す図である。
【図９】ＴＲＣ２３０の内部構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の電源供給装置に無線電力増幅器を負荷として適用し全体として一つの増幅器を成す実施の形態について説明する。
【００１０】
＜実施の形態１＞
図１は、実施の形態１の増幅器１００を示す図である。
【００１１】
増幅器１００は、入力端子１０１、出力端子１０２、包絡線信号生成部１１０、変換部１２０、ＴＲＣ(Transient Response Canceller)１３０、パルスモジュレータ１４０、ドライバスイッチ１５０、２次ＬＣフィルタ１６０、及びＰＡ(Power Amplifier)１７０を含む。
【００１２】
増幅器１００は、さらに、ＴＣＣ(Transfer Characteristics Compensator)１８０、ＱＭＯＤ(Quadrature Modulator)１８１、Ｄ／Ａ(Digital to Analog)コンバータ１８２、及びミキサ１８３を含む。
【００１３】
増幅器１００からＰＡ１７０を除いた構成要素は、電源供給装置１００Ａを構築する。すなわち、増幅器１００は、電源供給装置１００ＡとＰＡ１７０とを含む。
【００１４】
増幅器１００は、無線通信を行う電子機器の送信段に含まれ、送信信号を増幅して電子機器のアンテナに出力する。電子機器は、例えば、スマートフォン端末機、携帯電話端末機、通信機能を有するゲーム機等である。
【００１５】
入力端子１０１は、図示しない信号生成部に接続され、信号生成部から送信信号ＳＩが入力される端子である。信号生成部は、例えば、デジタルプロセッシング装置（ＤＰＵ:Digital Processing Unit）で送信ベースバンド信号を生成する。このベースバンド信号は、複素信号であるため、実際には入力端子１０１は２つあることになる。入力端子１０１は、増幅器１００の内部では、包絡線信号生成部１１０とＴＣＣ１８０に接続されている。
【００１６】
出力端子１０２は、ＰＡ１７０の出力端子に接続されている。入力端子１０１からＴＣＣ１８０、ＱＭＯＤ１８１、Ｄ／Ａコンバータ１８２、ミキサ１８３を経てＰＡ１７０で増幅された送信信号は、出力端子１０２から出力される。出力端子１０２には、増幅器１００を含む電子機器のアンテナが接続される。
【００１７】
包絡線信号生成部１１０は、送信信号ＳＩの包絡線を検出し、包絡線を表す包絡線信号を生成する。包絡線信号生成部１１０の出力端子は、変換部変換部１２０に出力される。
【００１８】
変換部１２０は、包絡線信号生成部１１０から入力される包絡線信号に基づき、目標電圧Ｖｄｄ＊、見込電流Ｉｄｄ＊、補正振幅Ａｉｎ、位相補正量φを生成する。変換部１２０の出力端子は、ＴＲＣ１３０とＴＣＣ１８０に接続されており、目標電圧Ｖｄｄ＊と見込電流Ｉｄｄ＊は、ＴＲＣ１３０に入力され、補正振幅Ａｉｎと位相補正量φは、ＴＣＣ１８０に入力される。
【００１９】
目標電圧Ｖｄｄ＊と見込電流Ｉｄｄ＊は、それぞれ、ＰＡ１７０の電力供給端子に入力される電源電圧Ｖｄｄの目標値と、Ｖｄｄ印加時にＰＡに流れる電源電流Ｉｄｄの想定値である。補正振幅Ａｉｎは、入力信号ＳＩの利得倍の振幅をＯＵＴに得るために必要な振幅であり電源電圧Ｖｄｄの基でのＰＡのＡＭＡＭ補正値であり、ＴＣＣ１８０におけるゲイン調整に用いられる。位相補正量φは電源電圧Ｖｄｄの基でのＰＡのＡＭＰＭ補正量であり、ＴＣＣ１８０における位相調整に用いられる。
【００２０】
ＴＲＣ１３０は、２次ＬＣフィルタ１６０の過渡応答特性をキャンセルにするために設けられている。ＴＲＣ１３０は、目標電圧Ｖｄｄ＊と見込電流Ｉｄｄ＊に基づき、フィルタ入力の目標電圧ＶＬ＊を生成する。ＴＲＣ１３０の出力端子はパルスモジュレータ１４０に接続され、目標電圧ＶＬ＊はパルスモジュレータ１４０でパルス変調されてＴＲＣ１３０に出力される。ＴＲＣ１３０は、フィルタの過渡応答キャンセル部の一例である。
【００２１】
目標電圧ＶＬ＊は、２次ＬＣフィルタ１６０の入力電圧ＶＬの仮想目標値である。なお、ＴＲＣ１３０の詳細な構成については、図３を用いて後述する。
【００２２】
パルスモジュレータ１４０は、ＴＲＣ１３０から入力される目標電圧ＶＬ＊に基づき、ドライバスイッチ１５０を駆動するために用いるパルス信号を生成し、ドライバスイッチ１５０を駆動する。
【００２３】
ドライバスイッチ１５０は、パルスモジュレータ１４０が生成するパルス信号によって供給電圧源とグランドの間でスイッチングが行われ、所定の電源電圧からＰＡ１７０の電源電圧Ｖｄｄの元になる電圧ＶＬを生成する。ドライバスイッチ１５０の出力端子は、２次ＬＣフィルタ１６０に接続されており、スイッチングノイズを含む電圧ＶＬが２次ＬＣフィルタ１６０に出力される。
【００２４】
なお、パルスモジュレータ１４０、ドライバスイッチ１５０の詳細については図４を用いて後述する。
【００２５】
２次ＬＣフィルタ１６０は、インダクタＬとキャパシタＣを有するローパスフィルタである。インダクタＬは、２次ＬＣフィルタ１６０の入力端子１６０Ａと出力端子１６０Ｂとの間に直列に挿入されており、キャパシタＣは、インダクタＬと出力端子１６０Ｂとの間で分岐し、グランド電位点との間に接続されている。
【００２６】
２次ＬＣフィルタ１６０は、ドライバスイッチ１５０から入力される高周波電圧ＶＬからノイズを除去し、電圧Ｖｄｄを出力する。２次ＬＣフィルタ１６０の出力端子１６０Ｂは、ＰＡ１７０の電源端子に接続されており、電圧ＶｄｄがＰＡ１７０の電源端子に入力される。
【００２７】
なお、ここでは、２次のローパスフィルタとしての２次ＬＣフィルタ１６０を示すが、より高次のフィルタを用いてもよい。
【００２８】
ＰＡ１７０は、入力端子１０１からＴＣＣ１８０、ＱＭＯＤ１８１、Ｄ／Ａコンバータ１８２、ミキサ１８３を経て入力される送信信号を増幅し、出力信号ＯＵＴを出力する。ＰＡ１７０の出力側にはアンテナが接続されており、出力信号ＯＵＴはアンテナから放射される。ＰＡ１７０は、電力増幅部の一例である。
【００２９】
ここでは、説明の便宜上、ＰＡ１７０の出力信号ＯＵＴとして説明するが、出力信号ＯＵＴは、ＰＡ１７０によって増幅された送信信号である。
【００３０】
ＴＣＣ１８０は、変換部１２０から入力される補正振幅Ａｉｎ及び位相補正量φに基づき、入力端子１０１から入力される送信信号ＳＩの振幅と位相を調整して出力する。ＴＣＣ１８０の出力は、ＱＭＯＤ１８１に供給されて、振幅と位相が調整された送信信号ＳＩは、ＱＭＯＤ１８１で直交変調を行いディジタル中間周波信号がＤ／Ａコンバータ１８２に出力される。なお、ＴＣＣ１８０ＱＭＯＤ１８１はディジタル信号処理を模式化して示してある。
【００３１】
Ｄ／Ａコンバータ１８２は、ＱＭＯＤ１８１から出力されたディジタル中間周波信号をデジタル信号からアナログ信号に変換してミキサ１８３に出力する。
【００３２】
ミキサ１８３は、Ｄ／Ａコンバータ１８２から入力される中間周波信号を発振器１９０から入力されるローカル信号を用いて周波数を変換してＰＡ１７０の入力端子に出力する。
【００３３】
図２は、変換部１２０が目標電圧Ｖｄｄ＊、見込電流Ｉｄｄ＊、補正振幅Ａｉｎの生成に用いる特性を示す図である。
【００３４】
図２（Ａ）には、包絡線信号生成部１１０の出力電圧Ｖｅと目標電圧Ｖｄｄ＊とに対するＰＡ１７０の効率の特性を示す。図２（Ｂ）は、目標電圧Ｖｄｄ＊をある一定の値に固定した場合の出力電圧Ｖｅに対するＰＡ１７０の効率の特性を示す。図２（Ｂ）に太線で示す包絡線は、ＰＡ１７０の電源電圧を変えながら取得した複数の特性の左肩をなぞることによって得られる特性である。図２（Ｂ）に太線で示す特性は目標電圧Ｖｄｄ＊毎に求めたＰＡ１７０の特性、図２（Ａ）の稜線をＶｄｄ＊−Ｖｅ面に射影して得る。
【００３５】
図２（Ａ）、（Ｂ）に示す特性は、ＰＡ１７０の動作特性に応じて、予め取得しておき、特性を表すデータとして変換部１２０が内部メモリに保持しておけばよい。また、このような特性を表すデータを近似した多項式を表すデータとして保持しておいてもよい。
【００３６】
変換部１２０は、電圧Ｖｅと効率とに基づいて、最適な目標電圧Ｖｄｄ＊を求める。
【００３７】
また、図２（Ｃ）に示す特性は、電圧Ｖｅに対する補正振幅Ａｉｎの特性である。図２（Ｃ）に示す特性は、ＰＡ１７０の動作特性に応じて、予め取得しておき、特性を表すデータとして変換部１２０が内部メモリに保持しておけばよい。また、このような特性を表すデータを近似した多項式を表すデータとして保持しておいてもよい。位相補正量φについても同様に変換部１２０に保持する。
【００３８】
また、図２（Ｄ）に示す特性は、電圧Ｖｅに対する見込み電流Ｉｄｄ＊の特性である。図２（Ｄ）に示す特性は、ＰＡ１７０の動作特性に応じて、予め取得しておき、特性を表すデータとして変換部１２０が内部メモリに保持しておけばよい。また、このような特性を表すデータを近似した多項式を表すデータとして保持しておいてもよい。
【００３９】
変換部１２０は、電圧Ｖｅに基づいて目標電圧Ｖｄｄ＊を求める。
【００４０】
また、変換部１２０は、上述のようにして求めた目標電圧Ｖｄｄ＊でＰＡ１７０を動作させた場合の出力信号ＯＵＴの位相から送信信号ＳＩの位相補正量を減算することにより、位相補正量φを求める。
【００４１】
図３は、ＴＲＣ１３０のディジタル信号処理を模式的に示す図である。
【００４２】
ＴＲＣ１３０は、入力端子１３０Ａ、１３０Ｂ、出力端子１３０Ｃ、遅延部１３１、減算器１３２、乗算器１３３、加算器１３４、遅延部１３５、減算器１３６、乗算器１３７、遅延部１３８、及び加算器１３９を有する。
【００４３】
ＴＲＣ１３０は、２次ＬＣフィルタ１６０の過渡応答特性をキャンセルにするために設けられている。
【００４４】
入力端子１３０Ａと１３０Ｂは、ともに変換器１２０の出力端子に接続されており、それぞれ、目標電圧Ｖｄｄ＊と見込電流Ｉｄｄ＊が入力される。ＴＲＣ１３０の内部では、入力端子１３０Ａは、遅延部１３１、減算器１３２、及び遅延部１３８の入力端子に接続されており、入力端子１３０Ｂは、加算器１３４の入力端子に接続されている。
【００４５】
出力端子１３０Ｃは、ＴＲＣ１３０の内部では加算器１３９の出力端子に接続され、ＴＲＣ１３０の外部では、パルスモジュレータ１４０の入力端子に接続される。
【００４６】
遅延部１３１は、目標電圧Ｖｄｄ＊に遅延時間を与えて出力する。遅延部１３１の出力端子は、減算器１３２のマイナス入力端子に接続されている。遅延部１３１としては、例えば、バッファを用いることができる。遅延部１３１が目標電圧Ｖｄｄ＊に与える遅延時間は、ドライバスイッチ１５０開閉信号のサンプリング周波数の１周期分の時間である。ここで、サンプリング周波数は、一例として１５３．６ＭＨｚである。
【００４７】
減算器１３２は、プラス入力端子が入力端子１３０Ａに接続され、マイナス入力端子が遅延部１３１の出力端子に接続され、出力端子が乗算器１３３の入力端子に接続されている。減算器１３２は、入力端子１３０Ａから入力される目標電圧Ｖｄｄ＊から、遅延部１３１から入力される目標電圧Ｖｄｄ＊を減算して得る差分を乗算器１３３に出力する。
【００４８】
減算器１３２が出力する差分は、目標電圧Ｖｄｄ＊から、サンプリング周波数の１周期分前の目標電圧Ｖｄｄ＊を減算した値である。すなわち、サンプリング周波数の１周期の時間の間における目標電圧Ｖｄｄ＊の変化分である。
【００４９】
なお、遅延部１３１と減算器１３２とによって得られる目標電圧Ｖｄｄ＊の変化分は、入力端子１３０Ａから入力される目標電圧Ｖｄｄ＊に対して、サンプリング周波数の１周期分の半分の時間だけ遅延した値として取り扱うことができる。
【００５０】
乗算器１３３は、減算器１３２から出力される目標電圧Ｖｄｄ＊の変化分に、係数Ｃ／Ｔを乗じて出力する。係数Ｃ／ＴのＣは、２次ＬＣフィルタ１６０に含まれるキャパシタＣのキャパシタンスＣである。Ｔは、サンプリング周波数の１周期分の時間である。
【００５１】
このように、減算器１３２から出力される目標電圧Ｖｄｄ＊の変化分に、係数Ｃ／Ｔを乗じることにより、２次ＬＣフィルタ１６０に含まれるキャパシタＣに流れる電流を求めている。また、減算器１３２から出力される目標電圧Ｖｄｄ＊の変化分に、係数Ｃ／Ｔを乗じることは、２次ＬＣフィルタ１６０のキャパシタＣに電流が流れる区間を遡って演算を行うことに相当する。
【００５２】
加算器１３４は、乗算器１３３の出力に、入力端子１３０Ｂを介して入力される見込電流Ｉｄｄ＊を加算して、減算器１３６に出力する。ここで、減算器１３２、乗算器１３３、及び加算器１３４による演算は、次式（１）で表すことができる。
【００５３】
【数１】
2016103712.tif 000003
【００５４】
すなわち、２次ＬＣフィルタ１６０に含まれるインダクタＬからキャパシタＣに流入する電流ＩＬを、減算器１３２、乗算器１３３、及び加算器１３４で、目標電圧Ｖｄｄ＊及び見込電流Ｉｄｄ＊に基づいて求めていることになる。加算器１３４の出力は、電流ＩＬである。これは、２次ＬＣフィルタ１６０に含まれるインダクタＬからキャパシタＣに流入する電流ＩＬを、目標電圧Ｖｄｄ＊及び見込電流Ｉｄｄ＊を用いて求めることに相当する。
【００５５】
遅延部１３５は、加算器１３４から出力される電流ＩＬに遅延時間を与えて出力する。遅延部１３５の出力端子は、減算器１３６のマイナス入力端子に接続されている。遅延部１３５としては、レジスタを用いることができる。遅延部１３５が電流ＩＬに与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【００５６】
減算器１３６は、プラス入力端子が加算器１３４の出力端子に接続され、マイナス入力端子が遅延部１３５の出力端子に接続され、出力端子が乗算器１３７の入力端子に接続されている。減算器１３６は、加算器１３４から入力される電流ＩＬから、遅延部１３５から入力される電流ＩＬを減算して得る差分を乗算器１３７に出力する。
【００５７】
減算器１３６が出力する差分は、電流ＩＬから、サンプリング周波数の１周期分前の電流ＩＬを減算した値である。すなわち、サンプリング周波数の１周期の時間の間における電流ＩＬの変化分である。
【００５８】
なお、遅延部１３５と減算器１３６とによって得られる電流ＩＬの変化分は、加算器１３４から出力される電流ＩＬに対して、サンプリング周波数の１周期分の半分の時間だけ遅延した値として取り扱うことができる。
【００５９】
乗算器１３７は、減算器１３６から出力される電流ＩＬの変化分に、係数Ｌ／Ｔを乗じて出力する。係数Ｌ／ＴのＬは、２次ＬＣフィルタ１６０に含まれるインダクタＬのインダクタンスＬである。Ｔは、サンプリング周波数の１周期分の時間である。
【００６０】
このように、減算器１３６から出力される電流ＩＬの変化分に、係数Ｌ／Ｔを乗じることにより、２次ＬＣフィルタ１６０に含まれるインダクタＬの両端間の電圧を演算している。また、減算器１３６から出力される電流ＩＬの変化分に、係数Ｌ／Ｔを乗じることは、２次ＬＣフィルタ１６０のインダクタＬの両端間電圧を電流ＩＬに基づいて求めることに相当する。
【００６１】
遅延部１３８は、入力端子１３０Ａから入力される目標電圧Ｖｄｄ＊に遅延時間を与えて出力する。遅延部１３８の出力端子は、加算器１３９の入力端子に接続されている。遅延部１３８としては、例えば、バッファを用いることができる。遅延部１３８が目標電圧Ｖｄｄ＊に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【００６２】
加算器１３９は、乗算器１３７の出力と、遅延部１３８の出力とを加算することにより、目標電圧ＶＬ＊を生成する。乗算器１３７の出力は、入力端子１３０Ａに入力される目標電圧Ｖｄｄ＊に対して、遅延部１３１及び減算器１３２におけるサンプリング周波数の半周期分の遅延と、遅延部１３５及び減算器１３６におけるサンプリング周波数の半周期分の遅延とを含むため、遅延部１３８で遅延される目標電圧Ｖｄｄ＊とは、遅延時間が等しく、加算器１３９では、時刻の等しい２つの電圧値を加算していることになる。
【００６３】
このようにして演算される目標電圧ＶＬ＊は、次式（２）で表すことができる。
【００６４】
【数２】
2016103712.tif 000004
【００６５】
図４は、パルスモジュレータ１４０、ドライバスイッチ１５０、及び２次ＬＣフィルタ１６０の詳細な構成を示す図である。図５は、パルスモジュレータ１４０の詳細な構成を示す図である。
【００６６】
パルスモジュレータ１４０は、複数のドライバイネーブル信号ｄｅを出力する。ドライバイネーブル信号ｄｅの数は、ドライバスイッチ１５０に含まれるスイッチの数に等しい。ここでは、一例として、図５を用いてドライバスイッチ１５０が４つのスイッチを含む形態について説明する。
【００６７】
図５に示すように、パルスモジュレータ１４０は、加算器１４１、コンパレータ１４２、分配器１４３、タイミングＦＦ１４４、集計部（ｓｕｍ）１４５、乗算器１４６Ａ、１４６Ｂ、を有する。１４７Ａ，１４７Ｂはこの経路のループ遅延を代表する。
【００６８】
加算器１４１には、パルスモジュレータ１４０の目標電圧ＶＬ＊を供給電圧Ｖｓｕｐで正規化した値が入力される。加算器１４１は、電圧ＶＬ＊／Ｖｓｕｐからハイサイドスイッチの導通数×その導通時の伝達関数Ｋｍ、ローサイドスイッチの導通数×その導通時の伝達関数Ｋｂを減算してコンパレータ１４２に出力する。
【００６９】
コンパレータ１４２は、加算器１４１の出力を所定の基準電圧と比較し、0〜４のハイサイドスイッチ導通数を分配器１４３と集計部（ｓｕｍ）１４５に出力する。
【００７０】
分配器１４３は、コンパレータ１４２の出力を４つのスイッチ制御信号に均等に配分する。均等に配分することによりスイッチ素子の発熱による温度変化による特性のばらつきを抑え、また各インダクタの電流を均一化して各インダクタの両端間の電圧を均一化することによりスイッチの伝達関数の誤差を小さく保つ。
【００７１】
タイミングＦＦ１４４は、分配器１４３から出力される４つの出力信号に合わせて４つ設けられており、それぞれ、信号を再同期するとともに波形を整形してドライバイネーブル信号（開閉信号）ｄｅ（１）〜ｄｅ（４）を出力する。タイミングＦＦ１４４の出力端子は、ドライバスイッチ１５０のドライバ１５１に接続されている。タイミングＦＦ１４４としては、例えば、ＪＫフリップフロップを用いることができる。タイミングＦＦ１４４が分配器１４３の出力信号に与える遅延時間は、ここではドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【００７２】
集計部１４５は、コンパレータ１４２の４つの出力の合計を演算して相補信号を出力する。集計部１４５の２つの出力端子の一方にはハイサイドスイッチの導通数が出力され、２つの出力のうちの一方にはハイサイドスイッチの非導通数が出力される（ローサイドスイッチの導通数）。
【００７３】
乗算器１４６Ａ、１４６Ｂは、それぞれ、集計部１４５の２つの出力に係数ＫｍとＫｂを乗じて出力する。Ｋｍは（ハイサイド）スイッチ１５２（図４参照）がオンのときの伝達関数であり、Ｋｂはスイッチ１５２がオフ（ローサイドスイッチがオン（ここではローサイドスイッチとしてダイオードを使用している））の時の伝達関数である。
【００７４】
遅延部１４７Ａ、１４７Ｂは、それぞれ、乗算器１４６Ａ、１４６Ｂの出力に遅延を与えて加算器１４１に出力する。ループ遅延１４７は、ドライバスイッチ１５０がスイッチングの開閉信号のサンプリング周波数の１周期分の時間である。
【００７５】
パルスモジュレータ１４０は、以上のような構成により、目標電圧ＶＬ＊に基づき、４つのドライバイネーブル信号ｄｅ（１）〜ｄｅ（４）を出力する。
【００７６】
図４に示すドライバスイッチ１５０は、複数のスイッチング部１５０Ａを含む。ここでは、一例として、スイッチング部１５０Ａの数は４つである。スイッチング部１５０Ａには、ドライバ１５１、スイッチ１５２、ダイオード１５３、寄生抵抗Ｒｓｗ及びＲｄを示してある。
【００７７】
４つのスイッチング部１５０Ａのドライバ１５１には、それぞれ、ドライバイネーブル信号ｄｅ（１）〜ｄｅ（４）が入力される。ドライバ１５１の出力は、スイッチ１５２のオン／オフを切り替えるために用いられる。
【００７８】
スイッチ１５２としては、例えば、ＦＥＴ(Field Effect Transistor)を用いることができ、スイッチと電源Ｖｓｕｐの間にスイッチの導通時の抵抗Ｒｓｗが示され、スイッチ１５２と設置電位点との間には、ダイオード１５３とダイオードの導通時の等価抵抗Ｒｄを示してある。ダイオード１５３は、ローサイドスイッチとして設けられている。
【００７９】
スイッチ１５２は、ドライバ１５１の出力をＦＥＴのゲートに入力することによって、ドライバ１５１の出力でスイッチ１５２を駆動することができる。ドライバ１５１の出力がＨ(High)レベルの時にスイッチ１５２はオンにされ、Ｌ(Low)レベルの時にスイッチ１５２はオフにされる。
【００８０】
ここで、ドライバイネーブルＤＥのサンプリング周波数は、１５３．６ＭＨｚである。
【００８１】
２次ＬＣフィルタ１６０は、ドライバスイッチ１５０の出力側に設けられている。コイルｎｓｗＬは、スイッチング部１５０Ａに対応して４つ設けられている。４つのコイルｎｓｗＬは、図１で１つのコイルＬとして表されているものである。キャパシタＣは、４つのコイルｎｓｗＬの出力側に１つ設けられている。２次ＬＣフィルタ１６０が出力する電圧Ｖｄｄは、ＰＡ１７０の電力供給端子に接続されており、電圧Ｖｄｄは、ＰＡ１７０の電力供給端子に入力される。
【００８２】
図６は、目標電圧Ｖｄｄ＊と電圧ＶｄｄとをＴＲＣ１３０を用いた場合とバイパスした場合を比較して示す図である。図６（Ａ）は、ＴＲＣ１３０有りの場合の特性を示し、図６（Ｂ）は、ＴＲＣ１３０無しの場合の特性を示す。
【００８３】
図６（Ａ）に示すように、ＴＲＣ１３０有りの場合には、電圧Ｖｄｄは目標電圧Ｖｄｄ＊に略一致している。このため、増幅器１００は、ＴＲＣ１３０を用いることにより、目標電圧Ｖｄｄ＊に略等しい電圧ＶｄｄをＰＡ１７０に供給できていることが分かる。すなわち、ＴＲＣ１３０を用いることにより、比較的低いサンプリング周波数でスイッチング電源を高効率動作させながら高速な変化に追従できる電源供給装置を提供し無線電力増幅部を高効率動作させる増幅器１００が得られる。
【００８４】
一方、図６（Ｂ）に示すように、ＴＲＣ１３０無しの場合には、電圧Ｖｄｄは目標電圧Ｖｄｄ＊から大きくずれており、目標電圧Ｖｄｄ＊に対する変動が激しい。このようにＴＲＣ１３０を用いない増幅装置では、ＰＡ１７０には送信信号に応じて高速に変化して高効率動作を担保する電源電圧が正しく供給されることができない。
【００８５】
図７は、ＰＡ１７０の出力をＴＲＣ１３０の有りと無しの場合で比較して示す図である。図７において、横軸は周波数（Ｈｚ）を示し、縦軸はＰＡ１７０の出力（ｄＢｍ）を示す。また、実線は、ＴＲＣ１３０有りの場合の特性を示し、破線は、ＴＲＣ１３０無しの場合の特性を示す。
【００８６】
実線で示すように、ＴＲＣ１３０有りの場合には、ＴＲＣ１３０無しの場合に比べて１０ｄＢｍ程度ＡＣＰＲ（adjacent channel power ratio）が改善されていることが分かる。これは電源電圧誤差によりＰＡ１７０の線形性歪が変化しＴＣＣ１８０によるＡＭＡＭ・ＡＭＰＭ補正が有効に働かなくなっている事を示す。
【００８７】
以上、実施の形態１によれば、２次ＬＣフィルタ１６０の過渡応答特性をキャンセルにするＴＲＣ１３０を含むことにより、高速に変化する目標電圧に追従できる電源供給装置増幅器１００を提供することができる。
【００８８】
ＴＲＣ１３０は、２次ＬＣフィルタ１６０に含まれるインダクタＬからキャパシタＣに流入する電流ＩＬを、目標電圧Ｖｄｄ＊及び見込電流Ｉｄｄ＊を用いて逆算するため、２次ＬＣフィルタ１６０から出力される電圧Ｖｄｄは、過渡応答特性がキャンセルされ、図６（Ａ）に示すように目標電圧Ｖｄｄ＊と略等しい特性を有する。
【００８９】
増幅器１００
＜実施の形態２＞
図８は、実施の形態２の増幅器２００を示す図である。
【００９０】
増幅器２００は、入力端子１０１、出力端子１０２、包絡線信号生成部１１０、変換部１２０、ＴＲＣ２３０、パルスモジュレータ１４０、ドライバスイッチ１５０、４次ＬＣフィルタ２６０、ＰＡ１７０、ＴＣＣ１８０、ＱＭＯＤ１８１、Ｄ／Ａコンバータ１８２、ミキサ１８３を含む。
【００９１】
増幅器２００からＰＡ１７０を除いた構成要素は、電源供給装置２００Ａを構築する。すなわち、増幅器２００は、電源供給装置２００ＡとＰＡ１７０とを含む。
【００９２】
増幅器２００は、実施の形態１の増幅器１００の２次ＬＣフィルタ１６０を４次ＬＣフィルタ２６０に入れ替えるとともに、ＴＲＣ１３０を４次ＬＣフィルタ２６０に対応したＴＲＣ２３０に入れ替えた構成を有する。その他の構成は、実施の形態１の増幅器１００と同様であり、同様の構成要素には同一符号を付し、その説明を省略する。以下、実施の形態１の増幅器１００との相違点を中心に説明する。
【００９３】
４次ＬＣフィルタ２６０は、インダクタＬ１、Ｌ２とキャパシタＣ１、Ｃ２を有するローパスフィルタである。インダクタＬ１及びＬ２は、４次ＬＣフィルタ２６０の入力端子２６０Ａと出力端子２６０Ｂとの間に直列に挿入されている。キャパシタＣ１は、インダクタＬ１とＬ２との間で分岐し、グランド電位点との間に接続されており、キャパシタＣ２は、インダクタＬ２と出力端子２６０Ｂとの間で分岐し、グランド電位点との間に接続されている。
【００９４】
４次ＬＣフィルタ２６０は、ドライバスイッチ１５０から入力される高周波電圧ＶＬからノイズを除去し、電圧Ｖｄｄを出力する。４次ＬＣフィルタ２６０の出力端子２６０Ｂは、ＰＡ１７０の電力供給端子に接続されており、電圧Ｖｄｄは、ＰＡ１７０の電力供給端子に入力される。
【００９５】
図９は、ＴＲＣ２３０の内部構成を示す図である。
【００９６】
ＴＲＣ２３０は、入力端子２３０Ａ、２３０Ｂ、出力端子２３０Ｃ、遅延部２３１、減算器２３２、乗算器２３３、加算器２３４、遅延部２３５、減算器２３６、乗算器２３７、遅延部２３８、及び加算器２３９を有する。
【００９７】
ＴＲＣ２３０は、さらに、遅延部２４０、減算器２４１、乗算器２４２、遅延部２４３、加算器２４４、遅延部２４５、減算器２４６、乗算器２４７、遅延部２４８、及び加算器２４９を有する。
【００９８】
ＴＲＣ２３０は、４次ＬＣフィルタ２６０の過渡応答特性をキャンセルにするために設けられている。
【００９９】
入力端子２３０Ａと２３０Ｂは、ともに変換器１２０の出力端子に接続されており、それぞれ、目標電圧Ｖｄｄ＊と見込電流Ｉｄｄ＊が入力される。ＴＲＣ２３０の内部では、入力端子２３０Ａは、遅延部２３１、減算器２３２、及び遅延部２３８の入力端子に接続されており、入力端子２３０Ｂは、加算器２３４の入力端子に接続されている。
【０１００】
出力端子２３０Ｃは、ＴＲＣ２３０の内部では加算器２４９の出力端子に接続され、ＴＲＣ２３０の外部では、パルスモジュレータ１４０の入力端子に接続される。なお、ＴＲＣ２３０が出力する目標電圧をＶＬ１＊とする。目標電圧ＶＬ１＊は、４次ＬＣフィルタ２６０の入力電圧ＶＬの目標値であり、パルスモジュレータ１４０に出力される。
【０１０１】
遅延部２３１は、目標電圧Ｖｄｄ＊に遅延時間を与えて出力する。遅延部２３１の出力端子は、減算器２３２のマイナス入力端子に接続されている。遅延部２３１としては、例えば、バッファを用いることができる。遅延部２３１が目標電圧Ｖｄｄ＊に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【０１０２】
減算器２３２は、プラス入力端子が入力端子２３０Ａに接続され、マイナス入力端子が遅延部２３１の出力端子に接続され、出力端子が乗算器２３３の入力端子に接続されている。減算器２３２は、入力端子２３０Ａから入力される目標電圧Ｖｄｄ＊から、遅延部２３１から入力される目標電圧Ｖｄｄ＊を減算して得る差分を乗算器２３３に出力する。
【０１０３】
減算器２３２が出力する差分は、目標電圧Ｖｄｄ＊から、サンプリング周波数の１周期分前の目標電圧Ｖｄｄ＊を減算した値である。すなわち、サンプリング周波数の１周期の時間の間における目標電圧Ｖｄｄ＊の変化分である。
【０１０４】
なお、遅延部２３１と減算器２３２とによって得られる目標電圧Ｖｄｄ＊の変化分は、入力端子２３０Ａから入力される目標電圧Ｖｄｄ＊に対して、サンプリング周波数の１周期分の半分の時間だけ遅延した値として取り扱うことができる。
【０１０５】
乗算器２３３は、減算器２３２から出力される目標電圧Ｖｄｄ＊の変化分に、係数Ｃ２／Ｔを乗じて出力する。係数Ｃ２／ＴのＣ２は、４次ＬＣフィルタ２６０に含まれるキャパシタＣ２のキャパシタンスＣ２である。Ｔは、サンプリング周波数の１周期分の時間である。
【０１０６】
このように、減算器２３２から出力される目標電圧Ｖｄｄ＊の変化分に、係数Ｃ２／Ｔを乗じることにより、４次ＬＣフィルタ２６０に含まれるキャパシタＣ２に流れる電流の目標値を演算している。また、減算器２３２から出力される目標電圧Ｖｄｄ＊の変化分に、係数Ｃ２／Ｔを乗じることは、４次ＬＣフィルタ２６０のキャパシタＣ２に電流が流れる区間の逆の演算を行うことに相当する。
【０１０７】
加算器２３４は、乗算器２３３の出力に、入力端子２３０Ｂを介して入力される電流目標値Ｉｄｄ＊を加算して、減算器２３６に出力する。ここで、減算器２３２、乗算器２３３、及び加算器２３４による演算は、次式（３）で表すことができる。
【０１０８】
【数３】
2016103712.tif 000005
【０１０９】
すなわち、４次ＬＣフィルタ２６０に含まれるインダクタＬ２からキャパシタＣ２に流入する電流ＩＬ２を、減算器２３２、乗算器２３３、及び加算器２３４で、目標電圧Ｖｄｄ＊及び見込電流Ｉｄｄ＊に基づいて求めていることになる。加算器２３４の出力は、電流ＩＬ２である。これは、４次ＬＣフィルタ２６０に含まれるインダクタＬ２からキャパシタＣ２に流入する電流ＩＬ２を、目標電圧Ｖｄｄ＊及び見込電流Ｉｄｄ＊を用いて逆算することに相当する。
【０１１０】
遅延部２３５は、加算器２３４から出力される電流ＩＬ２に遅延時間を与えて出力する。遅延部２３５の出力端子は、減算器２３６のマイナス入力端子に接続されている。遅延部２３５としては、例えば、バッファを用いることができる。遅延部２３５が電流ＩＬ２に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【０１１１】
減算器２３６は、プラス入力端子が加算器２３４の出力端子に接続され、マイナス入力端子が遅延部２３５の出力端子に接続され、出力端子が乗算器２３７の入力端子に接続されている。減算器２３６は、加算器２３４から入力される電流ＩＬ２から、遅延部２３５から入力される電流ＩＬ２を減算して得る差分を乗算器２３７に出力する。
【０１１２】
減算器２３６が出力する差分は、電流ＩＬ２から、サンプリング周波数の１周期分前の電流ＩＬ２を減算した値である。すなわち、サンプリング周波数の１周期の時間の間における電流ＩＬ２の変化分である。
【０１１３】
なお、遅延部２３５と減算器２３６とによって得られる電流ＩＬ２の変化分は、加算器２３４から出力される電流ＩＬ２に対して、サンプリング周波数の１周期分の半分の時間だけ遅延した値として取り扱うことができる。
【０１１４】
乗算器２３７は、減算器２３６から出力される電流ＩＬ２の変化分に、係数Ｌ２／Ｔを乗じて出力する。係数Ｌ２／ＴのＬ２は、４次ＬＣフィルタ２６０に含まれるインダクタＬ２のインダクタンスＬ２である。Ｔは、サンプリング周波数の１周期分の時間である。
【０１１５】
このように、減算器２３６から出力される電流ＩＬ２の変化分に、係数Ｌ２／Ｔを乗じることにより、４次ＬＣフィルタ２６０に含まれるインダクタＬ２の両端間の電圧を演算している。また、減算器２３６から出力される電流ＩＬ２の変化分に、係数Ｌ２／Ｔを乗じることは、４次ＬＣフィルタ２６０のインダクタＬ２の両端間電圧を電流ＩＬ２に基づいて逆算することに相当する。
【０１１６】
遅延部２３８は、入力端子２３０Ａから入力される目標電圧Ｖｄｄ＊に遅延時間を与えて出力する。遅延部２３８の出力端子は、加算器２３９の入力端子に接続されている。遅延部２３８としては、例えば、バッファを用いることができる。遅延部２３８が目標電圧Ｖｄｄ＊に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【０１１７】
加算器２３９は、乗算器２３７の出力と、遅延部２３８の出力とを加算することにより、電圧ＶＬ２を生成する。乗算器２３７の出力は、入力端子２３０Ａに入力される目標電圧Ｖｄｄ＊に対して、遅延部２３１及び減算器２３２におけるサンプリング周波数の半周期分の遅延と、遅延部２３５及び減算器２３６におけるサンプリング周波数の半周期分の遅延とを含むため、遅延部２３８で遅延される目標電圧Ｖｄｄ＊とは、遅延時間が等しく、加算器２３９では、時刻の等しい２つの電圧値を加算していることになる。
【０１１８】
このようにして演算される電圧ＶＬ２は、次式（４）で表すことができる。
【０１１９】
【数４】
2016103712.tif 000006
【０１２０】
遅延部２４０は、加算器２３９から出力される電圧ＶＬ２に遅延時間を与えて出力する。遅延部２４０の出力端子は、減算器２４１のマイナス入力端子に接続されている。遅延部２４０としては、例えば、バッファを用いることができる。遅延部２４０が電圧ＶＬ２に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【０１２１】
減算器２４１は、プラス入力端子が加算器２３９の出力端子に接続され、マイナス入力端子が遅延部２４０の出力端子に接続され、出力端子が乗算器２４２の入力端子に接続されている。減算器２４１は、加算器２３９から入力される電圧ＶＬ２から、遅延部２４０から入力される電圧ＶＬ２を減算して得る差分を乗算器２４２に出力する。
【０１２２】
減算器２４１が出力する差分は、電圧ＶＬ２から、サンプリング周波数の１周期分前の電圧ＶＬ２を減算した値である。すなわち、サンプリング周波数の１周期の時間の間における電圧ＶＬ２の変化分である。
【０１２３】
なお、遅延部２４０と減算器２４１とによって得られる電圧ＶＬ２の変化分は、加算器２３９から入力される電圧ＶＬ２に対して、サンプリング周波数の１周期分の半分の時間だけ遅延した値として取り扱うことができる。
【０１２４】
乗算器２４２は、減算器２４１から出力される電圧ＶＬ２の変化分に、係数Ｃ１／Ｔを乗じて出力する。係数Ｃ１／ＴのＣ１は、４次ＬＣフィルタ２６０に含まれるキャパシタＣ１のキャパシタンスＣ１である。Ｔは、サンプリング周波数の１周期分の時間である。
【０１２５】
このように、減算器２４１から出力される電圧ＶＬ２の変化分に、係数Ｃ１／Ｔを乗じることにより、４次ＬＣフィルタ２６０に含まれるキャパシタＣ１に流れる電流の目標値を演算している。また、減算器２４１から出力される電圧ＶＬ２の変化分に、係数Ｃ１／Ｔを乗じることは、４次ＬＣフィルタ２６０のキャパシタＣ１に電流が流れる区間の逆の演算を行うことに相当する。
【０１２６】
遅延部２４３は、加算器２３４から出力される電流ＩＬ２に遅延時間を与えて出力する。遅延部２４３の出力端子は、加算器２４４の一方の入力端子に接続されている。遅延部２４３としては、例えば、バッファを用いることができる。遅延部２４３が電流ＩＬ２に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【０１２７】
加算器２４４は、乗算器２４２の出力に、遅延部２４３から入力される電流ＩＬ２を加算して、減算器２４６に出力する。ここで、乗算器２４２、遅延部２４３、及び加算器２４４による演算は、次式（５）で表すことができる。
【０１２８】
【数５】
2016103712.tif 000007
【０１２９】
すなわち、４次ＬＣフィルタ２６０に含まれるインダクタＬ１からキャパシタＣ１に流入する電流ＩＬ１を、乗算器２４２、遅延部２４３、及び加算器２４４で、電圧ＶＬ２及び電流ＩＬ２に基づいて求めていることになる。加算器２４４の出力は、電流ＩＬ１である。これは、４次ＬＣフィルタ２６０に含まれるインダクタＬ１からキャパシタＣ１に流入する電流ＩＬ１を、電圧ＶＬ２及び電流ＩＬ２を用いて逆算することに相当する。
【０１３０】
遅延部２４５は、加算器２４４から出力される電流ＩＬ１に遅延時間を与えて出力する。遅延部２４５の出力端子は、減算器２４６のマイナス入力端子に接続されている。遅延部２４５としては、例えば、バッファを用いることができる。遅延部２４５が電流ＩＬ１に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【０１３１】
減算器２４６は、プラス入力端子が加算器２４４の出力端子に接続され、マイナス入力端子が遅延部２４５の出力端子に接続され、出力端子が乗算器２４７の入力端子に接続されている。減算器２４６は、加算器２４４から入力される電流ＩＬ１から、遅延部２４５から入力される電流ＩＬ１を減算して得る差分を乗算器２４７に出力する。
【０１３２】
減算器２４６が出力する差分は、電流ＩＬ１から、サンプリング周波数の１周期分前の電流ＩＬ１を減算した値である。すなわち、サンプリング周波数の１周期の時間の間における電流ＩＬ１の変化分である。
【０１３３】
なお、遅延部２４５と減算器２４６とによって得られる電流ＩＬ１の変化分は、加算器２４４から出力される電流ＩＬ１に対して、サンプリング周波数の１周期分の半分の時間だけ遅延した値として取り扱うことができる。
【０１３４】
乗算器２４７は、減算器２４６から出力される電流ＩＬ１の変化分に、係数Ｌ１／Ｔを乗じて出力する。係数Ｌ１／ＴのＬ１は、４次ＬＣフィルタ２６０に含まれるインダクタＬ１のインダクタンスＬ１である。Ｔは、サンプリング周波数の１周期分の時間である。
【０１３５】
このように、減算器２４６から出力される電流ＩＬ１の変化分に、係数Ｌ１／Ｔを乗じることにより、４次ＬＣフィルタ２６０に含まれるインダクタＬ１の両端間の電圧を演算している。また、減算器２４６から出力される電流ＩＬ１の変化分に、係数Ｌ１／Ｔを乗じることは、４次ＬＣフィルタ２６０のインダクタＬ１の両端間電圧を電流ＩＬ１に基づいて逆算することに相当する。
【０１３６】
遅延部２４８は、加算器２３９から入力される電圧ＶＬ２に遅延時間を与えて出力する。遅延部２４８の出力端子は、加算器２４９の入力端子に接続されている。遅延部２４８としては、例えば、バッファを用いることができる。遅延部２４８が電圧ＶＬ２に与える遅延時間は、ドライバスイッチ１５０の開閉信号のサンプリング周波数の１周期分の時間である。
【０１３７】
加算器２４９は、乗算器２４７の出力と、遅延部２４８の出力とを加算することにより、目標電圧ＶＬ１＊を生成する。乗算器２４７の出力は、遅延部２４８から入力される電圧ＶＬ２に対して、遅延部２４８及び減算器２４１におけるサンプリング周波数の半周期分の遅延と、遅延部２４５及び減算器２４６におけるサンプリング周波数の半周期分の遅延とを含むため、遅延部２４８で遅延される電圧ＶＬ２とは、遅延時間が等しく、加算器２４９では、時刻の等しい２つの電圧値を加算していることになる。
【０１３８】
このようにして演算される目標電圧ＶＬ１＊は、次式（６）で表すことができる。
【０１３９】
【数６】
2016103712.tif 000008
【０１４０】
以上のようなＴＲＣ２３０を用いることにより、４次ＬＣフィルタ２６０の過渡応答特性をキャンセルにすることができる。
【０１４１】
従って、実施の形態２によれば、４次ＬＣフィルタ２６０の過渡応答特性をキャンセルにするＴＲＣ２３０を含むことにより、高速に変化する見込電流を供給しながら高速に変化する目標電圧に追従できる電源供給装置を提供することにより高い効率の増幅器２００を実現することができる。
【０１４２】
ＴＲＣ２３０は、４次ＬＣフィルタ２６０に含まれるインダクタＬ１からキャパシタＣ１に流入する電流ＩＬ１と、インダクタＬ２からキャパシタＣ２に流入する電流ＩＬ２とを、目標電圧Ｖｄｄ＊及び見込電流Ｉｄｄ＊を用いて逆算するため、４次ＬＣフィルタ２６０から出力される電圧Ｖｄｄは、過渡応答特性がキャンセルされ、目標電圧Ｖｄｄ＊と略等しい特性を有する。
【０１４３】
以上、本発明の例示的な実施の形態の増幅装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
高周波の送信信号が入力される入力端子と、
前記入力端子に接続され、前記入力端子を介して入力される送信信号の包絡線を表す包絡線信号を生成する包絡線信号生成部と、
前記入力端子を介して入力される送信信号を増幅する電力増幅部の電力入力端子に接続され、インダクタ及びキャパシタを有し、前記電力増幅部の電力入力端子に供給される電源電力の電圧又は電流に含まれるノイズを除去するフィルタと、
前記包絡線信号生成部の出力側に接続され、前記包絡線信号に基づき、前記電力増幅部に供給される電源電力の目標電圧及び見込電流を出力する変換部と、
前記インダクタのインダクタンスと同一のインダクタンス特性を有するインダクタ部と、前記フィルタのキャパシタンスと同一のキャパシタンス特性を有するキャパシタ部とを有し、前記フィルタ部の出力端子から前記電源電力の電圧を入力して前記フィルタ部の入力端子から前記フィルタの入力電圧を出力するように、前記変換部から出力される前記目標電圧及び前記見込電流に基づき、前記フィルタの前記入力電圧の目標値を出力する、キャンセル部と、
前記キャンセル部と前記フィルタ部との間に接続され、スイッチングを行うスイッチング部と
を含む、電源供給装置。
（付記２）
前記フィルタは、前記電力増幅部の電力入力端子に接続され、第１入力部と第１出力部を有するフィルタであって、前記第１入力部と前記第１出力部との間の線路に直列に接続されるインダクタと、前記線路と基準電位点との間に接続されるキャパシタとを有し、前記電力増幅部の電力入力端子に供給される電源電力の電圧又は電流に含まれるノイズを除去するフィルタであり、
前記キャンセル部は、前記キャパシタと等しいキャパシタンスを用いて、前記変換部から出力される前記目標電圧を微分して第１電流を出力する第１微分部と、前記フィルタの前記インダクタと等しいインダクタンスを用いて、前記第１微分部から出力される第１電流と前記見込電流との合成電流を微分する第２微分部とを有し、前記フィルタの過渡応答特性とは逆の過渡応答特性を有するキャンセル部である、付記１記載の電源供給装置。
（付記３）
前記見込電流は、前記目標電圧と、前記電力増幅部のインピーダンスとに基づいて求められる、付記１又は２記載の電源供給装置。
（付記４）
前記フィルタは、２次以上のローパスフィルタである、付記１乃至３のいずれか一項記載の電源供給装置。
（付記５）
前記フィルタは、４次フィルタであり、前記キャンセル部は、前記フィルタの過渡応答特性とは逆の過渡応答特性を有する、付記１乃至４のいずれか一項記載の電源供給装置。
（付記６）
高周波の送信信号が入力される入力端子と、
前記入力端子を介して入力される送信信号を増幅する電力増幅部と、
前記入力端子に接続され、前記入力端子を介して入力される送信信号の包絡線を表す包絡線信号を生成する包絡線信号生成部と、
前記電力増幅部の電力入力端子に接続され、インダクタ及びキャパシタを有し、前記電力増幅部の電力入力端子に供給される電源電力の電圧又は電流に含まれるノイズを除去するフィルタと、
前記包絡線信号生成部の出力側に接続され、前記包絡線信号に基づき、前記電力増幅部に供給される電源電力の目標電圧及び見込電流を出力する変換部と、
前記インダクタのインダクタンスと同一のインダクタンス特性を有するインダクタ部と、前記フィルタのキャパシタンスと同一のキャパシタンス特性を有するキャパシタ部とを有し、前記フィルタ部の出力端子から前記電源電力の電圧を入力して前記フィルタ部の入力端子から前記フィルタの入力電圧を出力するように、前記変換部から出力される前記目標電圧及び前記見込電流に基づき、前記フィルタの前記入力電圧の目標値を出力する、キャンセル部と、
前記キャンセル部と前記フィルタ部との間に接続され、スイッチングを行うスイッチング部と
を含む、増幅器。
【符号の説明】
【０１４４】
１００  増幅器
１００Ａ  電源供給装置
１０１  入力端子
１０２  出力端子
１１０  包絡線信号生成部
１２０  変換部
１３０  ＴＲＣ
１３０Ａ、１３０Ｂ  入力端子
１３０Ｃ  出力端子
１３１、１３５、１３８  遅延部
１３２、１３６  減算器
１３３、１３７  乗算器
１３４、１３９  加算器
１４０  パルスモジュレータ
１５０  ドライバスイッチ
１６０  ２次ＬＣフィルタ
１７０  ＰＡ
１８０  ＴＣＣ
１８１  ＱＭＯＤ
１８２  Ｄ／Ａコンバータ
１８３  ミキサ
２００  増幅器
２００Ａ  電源供給装置
２３０  ＴＲＣ
２３０Ａ、２３０Ｂ  入力端子
２３０Ｃ  出力端子
２３１、２３５、２３８、２４０、２４３、２４５、２４８  遅延部
２３２、２３６、２４１、２４６  減算器
２３３、２３７、２４２、２４７  乗算器
２３４、２３９、２４４、２４９  加算器
２６０  ４次ＬＣフィルタ
【図１】
2016103712.tif 000009
【図２】
2016103712.tif 000010
【図３】
2016103712.tif 000011
【図４】
2016103712.tif 000012
【図５】
2016103712.tif 000013
【図６】
2016103712.tif 000014
【図７】
2016103712.tif 000015
【図８】
2016103712.tif 000016
【図９】
2016103712.tif 000017