(57)【要約】【課題】コンパレータの反転タイミングを、容易に制御する。【解決手段】電気信号と、レベルが変化する参照信号とを比較するコンパレータの出力として、電気信号と参照信号とが一致している旨の比較結果が得られるように、コンパレータを設定するオートゼロ処理が行われる。オートゼロ処理は、参照信号が整定する整定期間に実行されるように制御される。本技術は、例えば、AD変換を行う場合等に適用することができる。【選択図】図９
2016092662.tif 000002
【特許請求の範囲】
【請求項１】
レベルが変化する参照信号を出力する参照信号出力部と、
電気信号と、前記参照信号とを比較するコンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部と
を備える処理装置。
【請求項２】
前記参照信号出力部は、前記参照信号を、複数のコンパレータに供給し、
前記オートゼロ制御部は、前記複数のコンパレータの並びの1個のコンパレータごとに、又は、隣接する2個以上のコンパレータごとに、前記オートゼロ処理が異なるタイミングで実行されるように、前記オートゼロ処理を制御する
請求項１に記載の処理装置。
【請求項３】
前記オートゼロ制御部が、前記複数のコンパレータに前記オートゼロ処理を実行させるためのオートゼロ信号を出力し、
前記オートゼロ信号が、前記参照信号が伝搬するよりも早く又は遅く伝搬する
ように構成された請求項２に記載の処理装置。
【請求項４】
前記オートゼロ信号が伝搬する方向と、前記参照信号が伝搬する方向とが、異なる
ように構成された請求項３に記載の処理装置。
【請求項５】
前記オートゼロ制御部は、前記複数のコンパレータに前記オートゼロ処理を実行させるための複数のオートゼロ信号を、異なるタイミングで出力する
請求項２に記載の処理装置。
【請求項６】
前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求めるカウンタをさらに備える
請求項１に記載の処理装置。
【請求項７】
レベルが変化する参照信号を出力し、
電気信号と、前記参照信号とを比較するコンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御する
ステップを含む処理方法。
【請求項８】
光電変換を行う光電変換素子を有し、電気信号を出力する複数の画素と、
レベルが変化する参照信号を出力する参照信号出力部と、
前記電気信号と、前記参照信号とを比較する複数のコンパレータと、
前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求める複数のカウンタと、
前記コンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部と
を備えるイメージセンサ。
【請求項９】
光を集光する光学系と、
光を受光し、画像を撮像するイメージセンサと
を備え、
前記イメージセンサは、
光電変換を行う光電変換素子を有し、電気信号を出力する複数の画素と、
レベルが変化する参照信号を出力する参照信号出力部と、
前記電気信号と、前記参照信号とを比較する複数のコンパレータと、
前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求める複数のカウンタと、
前記コンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部と
を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、処理装置、処理方法、イメージセンサ、及び、電子機器に関し、特に、例えば、コンパレータの反転タイミングを、容易に制御することができるようにする処理装置、処理方法、イメージセンサ、及び、電子機器に関する。
【背景技術】
【０００２】
例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサは、光電変換を行うPD(Photo diode)等の光電変換素子を有する画素が出力するアナログの電気信号をAD(Analog to Digital)変換するADC(AD Converter)を、例えば、画素の列ごとに有する。
【０００３】
CMOSイメージセンサのADCとしては、例えば、コンパレータとカウンタとを有し、所定の参照信号と画素が出力する電気信号とを比較することにより、電気信号のAD変換を行う、シングルスロープ型と呼ばれるADCがある。
【０００４】
シングルスロープ型のADCでは、コンパレータにおいて、ランプ(ramp)信号等の一定の傾きでレベルが変化する参照信号と画素が出力する電気信号とが比較され、カウンタにおいて、参照信号と電気信号とのレベルが一致するまでの、参照信号のレベルの変化に要する時間がカウントされることにより、画素が出力する電気信号がAD変換される。
【０００５】
CMOSイメージセンサでは、画素をリセットした直後の電気信号であるリセットレベルのAD変換結果と、リセット後に、画素のPDに蓄積される電荷に対応する電気信号である信号レベルのAD変換結果との差分を求めるCDS(Correlated Double Sampling)が行われ、そのCDSの結果得られる差分が、画素値として出力される。
【０００６】
ところで、シングルスロープ型のADCを採用するCMOSイメージセンサでは、電気信号と、参照信号とを比較するコンパレータの出力として、電気信号と参照信号とが一致している旨の比較結果が得られるように、コンパレータを設定するオートゼロ処理が行われる。
【０００７】
CMOSイメージセンサでは、各列のADCのコンパレータのオートゼロ処理が同時に行われる。そのため、各列のADCにおいて、同レベルの電気信号のAD変換が行われる場合、すなわち、例えば、リセットレベルのAD変換が行われる場合や、大部分が暗いシーン（例えば、夜景等）の撮影が行われる場合、多くのADCのコンパレータの出力が、同一のタイミングで一斉に反転する。
【０００８】
多くのADCのコンパレータの出力が同一のタイミングで一斉に反転すると、回路に大電流が流れることで生じる電源電圧の変動や、コンパレータに参照信号を供給する信号線へのキックバックが生じ、AD変換結果に誤差が生じる原因となる。そして、AD変換結果に誤差が生じると、CMOSイメージセンサで撮影される画像の画質が劣化する。
【０００９】
画素等の微細化によって、画素の行数や列数が増加すると、ADCの数も増加し、AD変換結果の誤差に起因する画質の劣化が大きくなる。
【００１０】
そこで、例えば、特許文献１では、コンパレータに供給する参照信号に、疑似乱数を重畳することで、コンパレータの出力が反転するタイミング（以下、反転タイミングともいう）を制御する方法が提案されている。
【００１１】
特許文献１に記載の方法では、オートゼロ処理において、疑似乱数の重畳によって、コンパレータに供給される参照信号がオフセットされ、ある１のコンパレータの出力が反転するときの電気信号の電圧と、他の１のコンパレータの出力が反転するときの電気信号の電圧とが、異なる電圧となるように、コンパレータが設定される。
【００１２】
その結果、各列のADCにおいて、同レベルの電気信号のAD変換が行われても、１のコンパレータの反転タイミングと、他の１のコンパレータの反転タイミングとがずれ、多くのADCのコンパレータの出力が、同一のタイミングで一斉に反転することを抑制することができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開2011-050046号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１に記載の方法では、コンパレータに参照信号を供給する信号線に重畳する疑似乱数を発生させるオフセット発生回路が、追加のハードウェアとして必要となる。
【００１５】
本技術は、このような状況に鑑みてなされたものであり、コンパレータの反転タイミングを、例えば、ハードウェアの追加をなるべく行わずに、容易に制御することができるようにするものである。
【課題を解決するための手段】
【００１６】
本技術の処理装置は、レベルが変化する参照信号を出力する参照信号出力部と、電気信号と、前記参照信号とを比較するコンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部とを備える処理装置である。
【００１７】
本技術の処理方法は、レベルが変化する参照信号を出力し、電気信号と、前記参照信号とを比較するコンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するステップを含む処理方法である。
【００１８】
本技術のイメージセンサは、光電変換を行う光電変換素子を有し、電気信号を出力する複数の画素と、レベルが変化する参照信号を出力する参照信号出力部と、前記電気信号と、前記参照信号とを比較する複数のコンパレータと、前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求める複数のカウンタと、前記コンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部とを備えるイメージセンサである。
【００１９】
本技術の電子機器は、光を集光する光学系と、光を受光し、画像を撮像するイメージセンサとを備え、前記イメージセンサは、光電変換を行う光電変換素子を有し、電気信号を出力する複数の画素と、レベルが変化する参照信号を出力する参照信号出力部と、前記電気信号と、前記参照信号とを比較する複数のコンパレータと、前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求める複数のカウンタと、前記コンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部とを有する電子機器である。
【００２０】
以上のような処理装置、処理方法、イメージセンサ、及び、電子機器においては、レベルが変化する参照信号が出力され、電気信号と、前記参照信号とを比較するコンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理が制御される。
【発明の効果】
【００２１】
本技術によれば、コンパレータの反転タイミングを、容易に制御することができる。
【００２２】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２３】
【図１】本技術を適用したディジタルカメラの一実施の形態の構成例を示すブロック図である。
【図２】イメージセンサ２の構成例を示すブロック図である。
【図３】画素１１ｍ，ｎの構成例を示す回路図である。
【図４】ADC３１ｎの構成例を示すブロック図である。
【図５】コンパレータ６１ｎの構成例を示すブロック図である。
【図６】イメージセンサ２の動作の概要を説明する図である。
【図７】イメージセンサ２の第１の動作の詳細を説明する図である。
【図８】第２の動作時のイメージセンサ２での参照信号及びオートゼロパルスの信号伝搬の様子を模式的に示す図である。
【図９】イメージセンサ２の第２の動作の詳細を説明する図である。
【図１０】オートゼロパルスを、参照信号よりも早く又は遅く伝搬させる方法の例を説明する図である。
【図１１】コンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるイメージセンサ２の動作としての第３の動作を説明する図である。
【図１２】イメージセンサ２の第３の動作の詳細を説明する図である。
【図１３】コンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるイメージセンサ２の動作としての第４の動作を説明する図である。
【図１４】コンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるイメージセンサ２の動作としての第５の動作を説明する図である。
【図１５】イメージセンサ２の第５の動作の詳細を説明する図である。
【図１６】オートゼロ処理が参照信号の整定期間に実行される場合の、コンパレータ６１ｎのコンパレータ出力の反転タイミングのばらつき量を調整する調整方法を説明する図である。
【図１７】オートゼロ処理が参照信号の整定期間に実行される場合に、イメージセンサ２のアナログゲインが変化したときのコンパレータ出力の反転タイミングのばらつき量を説明する図である。
【図１８】イメージセンサ２を使用する使用例を示す図である。
【発明を実施するための形態】
【００２４】
＜本技術を適用したディジタルカメラの一実施の形態＞
【００２５】
図１は、本技術を適用したディジタルカメラの一実施の形態の構成例を示すブロック図である。
【００２６】
なお、ディジタルカメラは、静止画、及び、動画のいずれも撮像することができる。
【００２７】
図１において、ディジタルカメラは、光学系１、イメージセンサ２、メモリ３、信号処理部４、出力部５、及び、制御部６を有する。
【００２８】
光学系１は、例えば、図示せぬズームレンズや、フォーカスレンズ、絞り等を有し、外部からの光を、イメージセンサ２に入射させる。
【００２９】
イメージセンサ２は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサであり、光学系１からの入射光を受光し、光電変換を行って、光学系１からの入射光に対応する画像データを出力する。
【００３０】
メモリ３は、イメージセンサ２が出力する画像データを一時記憶する。
【００３１】
信号処理部４は、メモリ３に記憶された画像データを用いた信号処理としての、例えば、ノイズの除去や、ホワイトバランスの調整等の処理を行い、出力部５に供給する。
【００３２】
出力部５は、信号処理部４からの画像データを出力する。
【００３３】
すなわち、出力部５は、例えば、液晶等で構成されるディスプレイ（図示せず）を有し、信号処理部４からの画像データに対応する画像を、いわゆるスルー画として表示する。
【００３４】
また、出力部５は、例えば、半導体メモリや、磁気ディスク、光ディスク等の記録媒体を駆動するドライバ（図示せず）を有し、信号処理部４からの画像データを記録媒体に記録する。
【００３５】
制御部６は、ユーザの操作等に従い、ディジタルカメラを構成する各ブロックを制御する。
【００３６】
以上のように構成されるディジタルカメラでは、イメージセンサ２が、光学系１からの入射光を受光し、その入射光に応じて、画像データを出力する。
【００３７】
イメージセンサ２が出力する画像データは、メモリ３に供給されて記憶される。メモリ３に記憶された画像データについては、信号処理部４による信号処理が施され、その結果得られる画像データは、出力部５に供給されて出力される。
【００３８】
＜イメージセンサ２の構成例＞
【００３９】
図２は、図１のイメージセンサ２の構成例を示すブロック図である。
【００４０】
図２において、イメージセンサ２は、画素アレイ１０、制御部２０、画素駆動部２１、列並列AD変換部２２、及び、出力部２３を有する。
【００４１】
画素アレイ１０は、光電変換を行うM×N個（M及びNは、1以上の整数）の画素１１１，１，１１１，２，・・・，１１１，Ｎ，１１２，１，１１２，２，・・・，１１２，Ｎ，・・・，１１Ｍ，１，１１Ｍ，２，・・・，１１Ｍ，Ｎを有し、画像を撮像する撮像部（撮像素子）として機能する。
【００４２】
M×N個の画素１１１，１ないし１１Ｍ，Ｎは、２次元平面上に、M行N列の行列（格子）状に配置されている。
【００４３】
画素アレイ１０の、（上から）m行目（m＝1,2,・・・,M）の行方向（横方向）に並ぶN個の画素１１ｍ，１ないし１１ｍ，Ｎには、行方向に延びる画素制御線４１ｍが接続されている。
【００４４】
また、（左から）n列目（n＝1,2,・・・,N）の列方向（縦方向）に並ぶM個の画素１１１，ｎないし１１Ｍ，ｎには、列方向に延びるVSL(Vertical Signal Line)４２ｎが接続されている。
【００４５】
画素１１ｍ，ｎは、そこに入射する光（入射光）の光電変換を行う。さらに、画素１１ｍ，ｎは、光電変換によって得られる電荷に対応する電圧（電気信号）を、画素駆動部２１からの、画素制御線４１ｍを介しての制御に従い、電流源４３ｎが接続されたVSL４２ｎ上に出力する。
【００４６】
なお、画素１１ｍ，ｎは、例えば、ベイヤ配列等の色フィルタ（図示せず）を介して入射する所定の色の光の光電変換を行うことができる。
【００４７】
制御部２０は、画素駆動部２１や、列並列AD変換部２２（を構成するオートゼロ制御部３２や、参照信号出力部３３等）、その他の必要なブロックを、所定のロジック等に従って制御する。
【００４８】
画素駆動部２１は、制御部２０の制御に従い、画素制御線４１ｍを介して、その画素制御線４１ｍに接続されている画素１１ｍ，１ないし１１ｍ，Ｎを制御（駆動）する。
【００４９】
列並列AD変換部２２は、一行に並ぶ画素１１ｍ，１ないし１１ｍ，Ｎそれぞれと、VSL４２１ないし４２Ｎを介して接続されており、したがって、画素１１ｍ，ｎがVSL４２ｎ上に出力する電気信号（電圧）（以下、VSL電圧ともいう）は、列並列AD変換部２２に供給される。
【００５０】
列並列AD変換部２２は、一行に並ぶ画素１１ｍ，１ないし１１ｍ，Ｎそれぞれから、VSL４２１ないし４２Ｎを介して供給されるVSL電圧のAD変換を、並列で行う処理装置であり、AD変換の結果得られるディジタルデータを、画素１１ｍ，１ないし１１ｍ，Ｎの画素値（画素データ）として、出力部２３に供給する。
【００５１】
ここで、列並列AD変換部２２は、一行に並ぶN個の画素１１ｍ，１ないし１１ｍ，Ｎすべての電気信号のAD変換を、並列で行う他、そのN個の画素１１ｍ，１ないし１１ｍ，Ｎのうちの、N個未満の1個以上の画素の電気信号のAD変換を、並列で行うことができる。
【００５２】
但し、以下では、説明を簡単にするため、列並列AD変換部２２は、一行に並ぶN個の画素１１ｍ，１ないし１１ｍ，ＮすべてのVSL電圧のAD変換を、並列で行うこととする。
【００５３】
列並列AD変換部２２は、一行に並ぶN個の画素１１ｍ，１ないし１１ｍ，ＮすべてのVSL電圧のAD変換を、並列で行うために、N個のADC(Analog to Digital Converter)３１１ないし３１Ｎを有する。
【００５４】
さらに、列並列AD変換部２２は、オートゼロ制御部３２、参照信号出力部３３、及び、クロック出力部３４を有する。
【００５５】
オートゼロ制御部３２は、ADC３１ｎが有する、後述するコンパレータ６１ｎのオートゼロ処理を制御するための信号であるオートゼロパルス（オートゼロ信号）を、オートゼロ信号線３２Ａを介して、ADC３１１ないし３１Ｎに供給（出力）する。
【００５６】
参照信号出力部３３は、例えば、DAC(Digital to Analog Converter)で構成され、ランプ(ramp)信号のような一定の傾きで、所定の初期値から所定の最終値までレベル（電圧）が変化する期間を有する参照信号を、参照信号線３３Ａを介して、ADC３１１ないし３１Ｎに供給（出力）する。
【００５７】
クロック出力部３４は、所定の周波数のクロックを、クロック信号線３４Ａを介して、ADC３１１ないし３１Ｎに供給（出力）する。
【００５８】
ADC３１ｎは、VSL４１ｎに接続されており、したがって、ADC３１ｎには、画素１１ｍ，ｎがVSL４１ｎ上に出力するVSL電圧（電気信号）が供給される。
【００５９】
ADC３１ｎは、画素１１ｍ，ｎが出力するVSL電圧のAD変換を、参照信号出力部３３からの参照信号、及び、クロック出力部３４からのクロックを用いて行い、さらに、CDS(Correlated Double Sampling)を行って、画素値としてのディジタルデータを求める。
【００６０】
ここで、ADC３１ｎは、画素１１ｍ，ｎのVSL電圧と、参照信号出力部３３からの参照信号とを比較し、画素１１ｍ，ｎのVSL電圧と参照信号とのレベルが一致するまでの（VSL電圧と参照信号との大小関係が逆転するまでの）、参照信号のレベルの変化に要する時間をカウントすることにより、画素１１ｍ，ｎのVSL電圧のAD変換を行う。
【００６１】
ADC３１ｎにおいて、画素１１ｍ，ｎのVSL電圧と参照信号とのレベルが一致するまでの、参照信号のレベルの変化に要する時間のカウントは、クロック出力部３４からのクロックをカウントすることにより行われる。
【００６２】
また、N個のADC３１１ないし３１Ｎには、画素アレイ１０の第1行ないし第M行の各行のN個の画素１１ｍ，１ないし１１ｍ，ＮのVSL電圧が、例えば、第1行から順次供給され、そのVSL電圧のAD変換、及び、CDSが、行単位で行われる。
【００６３】
出力部２３は、画素値を読み出す列nを選択し、その列nのADC３１ｎから、そのADC３１ｎで求められた画素１１ｍ，ｎのAD変換（及びCDS）の結果を、画素値として読み出し、外部（本実施の形態では、メモリ３（図１））に出力する。
【００６４】
なお、ここでは、ADC３１ｎにおいて、AD変換の他、CDSを行うこととしたが、ADC３１ｎでは、AD変換のみを行い、CDSは、出力部２３で行うことが可能である。
【００６５】
また、以下では、CDSについては、適宜、説明を省略する。
【００６６】
＜画素１１ｍ，ｎの構成例＞
【００６７】
図３は、図２の画素１１ｍ，ｎの構成例を示す回路図である。
【００６８】
図３において、画素１１ｍ，ｎは、PD５１、並びに、４個のNMOS(negative channel MOS)のFET(Field Effect Transistor)５２，５４，５５、及び、５６を有する。
【００６９】
また、画素１１ｍ，ｎにおいては、FET５２のドレイン、FET５４のソース、及び、FET５５のゲートが接続されており、その接続点には、電荷を電圧に変換するためのFD(Floating Diffusion)（容量）５３が形成されている。
【００７０】
PD５１は、光電変換を行う光電変換素子の一例であり、入射光を受光して、その入射光に対応する電荷をチャージすることにより、光電変換を行う。
【００７１】
PD５１のアノードはグランド(ground)に接続され（接地され）、PD５１のカソードは、FET５２のソースに接続されている。
【００７２】
FET５２は、PD５１にチャージされた電荷を、PD５１からFD５３に転送するためのFETであり、以下、転送Tr５２ともいう。
【００７３】
転送Tr５２のソースは、PD５１のカソードに接続され、転送Tr５２のドレインは、FD５３を介して、FET５４のソースに接続されている。
【００７４】
また、転送Tr５２のゲートは、画素信号線４１ｍに接続されており、転送Tr５２のゲートには、画素信号線４１ｍを介して、転送パルスTRGが供給される。
【００７５】
ここで、画素駆動部２１（図２）が、画素信号線４１ｍを介して、画素１１ｍ，ｎを駆動（制御）するために、画素信号線４１ｍに流す制御信号には、転送パルスTRGの他、後述するリセットパルスRST、及び、選択パルスSELがある。
【００７６】
FD５３は、転送Tr５２のドレイン、FET５４のソース、及び、FET５５のゲートの接続点に形成された、コンデンサの如く電荷を電圧に変換する領域である。
【００７７】
FET５４は、FD５３にチャージされた電荷（電圧（電位））をリセットするためのFETであり、以下、リセットTr５４ともいう。
【００７８】
リセットTr５４のドレインは、電源Vddに接続されている。
【００７９】
また、リセットTr５４のゲートは、画素信号線４１ｍに接続されており、リセットTr５４のゲートには、画素信号線４１ｍを介して、リセットパルスRSTが供給される。
【００８０】
FET５５は、FD５３の電圧をバッファするためのFETであり、以下、増幅Tr５５ともいう。
【００８１】
増幅Tr５５のゲートは、FD５３に接続され、増幅Tr５５のドレインは、電源Vddに接続されている。また、増幅Tr５５のソースは、FET５６のドレインに接続されている。
【００８２】
FET５６は、VSL４２ｎへの電気信号（VSL電圧）の出力を選択するためのFETであり、以下、選択Tr５６ともいう。
【００８３】
選択Tr５６のソースは、VSL４２ｎに接続されている。
【００８４】
また、選択Tr５６のゲートは、画素信号線４１ｍに接続されており、選択Tr５６のゲートには、画素信号線４１ｍを介して、選択パルスSELが供給される。
【００８５】
ここで、増幅Tr５５のソースが、選択Tr５６、及び、VSL４２ｎを介して電流源４３ｎに接続されることで、増幅Tr５５及び電流源４３ｎによって、SF(Source Follower)（の回路）が構成されており、したがって、FD５３の電圧は、SFを介して、VSL４２ｎ上のVSL電圧となる。
【００８６】
なお、画素１１ｍ，ｎは、選択Tr５６なしで構成することができる。
【００８７】
また、画素１１ｍ，ｎの構成としては、FD５３ないし選択Tr５６を、複数のPD５１及び転送Tr５２で共有する共有画素の構成を採用することができる。
【００８８】
以上のように構成される画素１１ｍ，ｎでは、PD５１は、そこに入射する光を受光し、光電変換を行うことにより、受光した入射光の光量に応じた電荷のチャージを開始する。なお、ここでは、説明を簡単にするために、選択パルスSELはHレベルになっており、選択Tr５６はオン状態であることとする。
【００８９】
PD５１での電荷のチャージが開始されてから、所定の時間（露光時間）が経過すると、画素駆動部２１（図２）は、転送パルスTRGを、一時的に、（L(Low)レベルから）H(High)レベルにする。
【００９０】
転送パルスTRGが一時的にHレベルになることにより、転送Tr５２は、一時的に、オン状態になる。
【００９１】
転送Tr５２がオン状態になると、PD５１にチャージされた電荷は、転送Tr５２を介して、FD５３に転送されてチャージされる。
【００９２】
画素駆動部２１は、転送パルスTRGを一時的にHレベルにする前に、リセットパルスRSTを、一時的に、Hレベルにし、これにより、リセットTr５４を、一時的に、オン状態にする。
【００９３】
リセットTr５４がオン状態になることにより、FD５３は、リセットTr５４を介して、電源Vddに接続され、FD５３にある電荷は、リセットTr５４を介して、電源Vddに掃き出されてリセットされる。
【００９４】
ここで、以上のように、FD５３が、電源Vddに接続され、FD５３にある電荷がリセットされることが、画素１１ｍ，ｎのリセットである。
【００９５】
FD５３の電荷のリセット後、画素駆動部２１は、上述のように、転送パルスTRGを、一時的に、Hレベルにし、これにより、転送Tr５２は、一時的に、オン状態になる。
【００９６】
転送Tr５２がオン状態になることにより、PD５１にチャージされた電荷は、転送Tr５２を介して、リセット後のFD５３に転送されてチャージされる。
【００９７】
FD５３にチャージされた電荷に対応する電圧（電位）は、増幅Tr５５及び選択Tr５６を介して、VSL電圧として、VSL４２ｎ上に出力される。
【００９８】
VSL４２ｎに接続されているADC３１ｎ（図２）では、画素１１ｍ，ｎのリセットが行われた直後のVSL電圧であるリセットレベルがAD変換される。
【００９９】
さらに、ADC３１ｎでは、転送Tr５２が一時的にオン状態になった後のVSL電圧（PD５１にチャージされ、FD５３に転送された電荷に対応する電圧）である信号レベル（リセットレベルと、画素値となるレベルとを含む）がAD変換される。
【０１００】
そして、ADC３１ｎでは、リセットレベルのAD変換結果（以下、リセットレベルAD値ともいう）と、信号レベルのAD変換結果（以下、信号レベルAD値ともいう）との差分を、画素値として求めるCDSが行われる。
【０１０１】
＜ADC３１ｎの構成例＞
【０１０２】
図４は、図２のADC３１ｎの構成例を示すブロック図である。
【０１０３】
ADC３１ｎは、コンパレータ６１ｎ、及び、カウンタ６２ｎを有し、シングルスロープ型のAD変換、及び、CDSを行う。
【０１０４】
コンパレータ６１ｎは、反転入力端子(-)、及び、非反転入力端子(+)の２つの入力端子を有する。
【０１０５】
コンパレータ６１ｎの２つの入力端子のうちの一方の入力端子である反転入力端子(-)には、参照信号出力部３３からの参照信号、及び、画素１１ｍ，ｎのVSL電圧（リセットレベル、信号レベル）のうちの一方である、例えば、参照信号が供給される。コンパレータ６１ｎの２つの入力端子のうちの他方の入力端子である非反転入力端子(+)には、参照信号出力部３３からの参照信号、及び、画素１１ｍ，ｎのVSL電圧のうちの他方である、例えば、VSL電圧が供給される。
【０１０６】
コンパレータ６１ｎは、反転入力端子に供給される参照信号と、非反転入力端子に供給されるVSL電圧とを比較し、その比較結果を出力する。
【０１０７】
すなわち、コンパレータ６１ｎは、反転入力端子に供給される参照信号が、非反転入力端子に供給されるVSL電圧よりも大である場合、H及びLレベルのうちの一方である、例えば、Lレベルを出力する。
【０１０８】
また、コンパレータ６１ｎは、非反転入力端子に供給されるVSL電圧が、反転入力端子に供給される参照信号の電圧よりも大である場合、H及びLレベルのうちの他方であるHレベルを出力する。
【０１０９】
なお、コンパレータ６１ｎには、オートゼロ制御部３２から、オートゼロ信号線３２Ａを介して、オートゼロパルスが供給される。コンパレータ６１ｎでは、オートゼロ制御部３２からのオートゼロパルスに従って、オートゼロ処理が行われる。
【０１１０】
ここで、オートゼロ処理では、コンパレータ６１ｎにおいて、そのコンパレータ６１ｎに現に与えられている２つの入力信号、すなわち、コンパレータ６１ｎの反転入力端子に現に供給されている信号と、非反転入力端子に現に供給されている信号とが一致している旨の比較結果が得られるように、コンパレータ６１ｎが設定される。
【０１１１】
カウンタ６２ｎには、コンパレータ６１ｎの出力と、クロック出力部３４からのクロックとが供給される。
【０１１２】
カウンタ６２ｎは、例えば、参照信号出力部３３からコンパレータ６１ｎに供給される参照信号（のレベル）が変化を開始するタイミングで、クロック出力部３４からのクロックのカウントを開始し、コンパレータ６１ｎの出力が、例えば、LレベルからHレベルになると、すなわち、コンパレータ６１ｎの反転入力端子に供給される参照信号と、非反転入力端子に供給されるVSL電圧とのレベルが等しくなると（参照信号とVSL電圧との大小関係が逆転すると）、クロック出力部３４からのクロックのカウントを終了する。
【０１１３】
そして、カウンタ６２ｎは、クロックのカウント値を、コンパレータ６１ｎの非反転入力端子に供給されるVSL電圧のAD変換結果として出力する。
【０１１４】
ここで、参照信号出力部３３は、参照信号として、例えば、所定の初期値から所定の最終値まで、一定の割合で電圧が小さくなっていくスロープ（スロープ状の波形）を有する信号を出力する。
【０１１５】
この場合、カウンタ６２ｎでは、スロープの開始から、参照信号が、コンパレータ６１ｎの非反転入力端子に供給されるVSL電圧に一致する電圧に変化するまでの時間がカウントされ、そのカウントにより得られるカウント値が、コンパレータ６１ｎの非反転入力端子に供給されるVSL電圧のAD変換結果とされる。
【０１１６】
ADC３１ｎは、画素１１ｍ，ｎからコンパレータ６１ｎの非反転入力端子に供給されるVSL電圧としてのリセットレベル、及び、信号レベルのAD変換結果を得る。そして、ADC３１ｎは、信号レベルのAD変換結果（信号レベルAD値）と、リセットレベルのAD変換結果（リセットレベルAD値）との差分を求めるCDSを行い、そのCDSにより得られる差分を、画素１１ｍ，ｎの画素値として出力する。
【０１１７】
なお、ADC３１ｎにおいて、CDSは、信号レベルAD値とリセットレベルAD値との差分を求める演算を実際に実行することにより行う他、例えば、カウンタ６２ｎでのクロックのカウントを制御することにより行うことができる。
【０１１８】
すなわち、カウンタ６２ｎにおいて、リセットレベルについては、例えば、カウント値を、１ずつデクリメントしながら、クロックをカウントし、信号レベルについては、リセットレベルについてのクロックのカウント値を初期値として、カウント値を、リセットレベルの場合とは逆に、１ずつインクリメントしながら、クロックをカウントすることにより、リセットレベル、及び、信号レベルのAD変換を行いつつ、信号レベル（のAD変換結果）とリセットレベル（のAD変換結果）との差分を求めるCDSを行うことができる。
【０１１９】
また、本実施の形態では、参照信号として、一定の割合で小さくなっていくスロープを有するランプ信号を採用するが、参照信号としては、その他、例えば、一定の割合で大きくなっていくスロープを有するランプ信号等を採用することができる。
【０１２０】
＜コンパレータ６１ｎの構成例＞
【０１２１】
図５は、図４のコンパレータ６１ｎの構成例を示すブロック図である。
【０１２２】
コンパレータ６１ｎは、コンデンサ７１及び７２、差動アンプ７３、並びに、出力アンプ７４を有する。
【０１２３】
コンデンサ７１及び７２は、オートゼロ処理に用いられるコンデンサである。
【０１２４】
コンデンサ７１の一端は、差動アンプ７３のFET８１のゲートに接続され、他端は、コンパレータ６１ｎの反転入力端子IN1(-)に接続されている。
【０１２５】
コンデンサ７２の一端は、差動アンプ７３のFET８２のゲートに接続され、他端は、コンパレータ６１ｎの非反転入力端子IN2(+)に接続されている。
【０１２６】
コンデンサ７１及び７２は、オートゼロ処理において、コンデンサ７１を介して、FET８１のゲートに供給される信号と、コンデンサ７２を介して、FET８２のゲートに供給される信号とが同一の電圧になるように、電荷をチャージする。
【０１２７】
そして、コンデンサ７１は、反転入力端子IN1から供給される信号（参照信号）を、オートゼロ処理時にチャージした電荷に対応する電圧だけオフセットして、FET８１のゲートに供給する。コンデンサ７２も同様に、非反転入力端子IN2から供給される信号（VSL電圧）を、オートゼロ処理時にチャージした電荷に対応する電圧だけオフセットして、FET８２のゲートに供給する。
【０１２８】
差動アンプ７３には、反転入力端子IN1、及び、コンデンサ７１を介して、参照信号が供給されるとともに、非反転入力端子IN2、及び、コンデンサ７２を介して、VSL電圧が供給される。
【０１２９】
差動アンプ７３は、そこに供給される２つの信号である参照信号とVSL電圧とを比較した比較結果を表す比較結果信号を、差動出力として、出力アンプ７４に出力する。すなわち、差動アンプ７３は、参照信号とVSL電圧との差に対応する信号を、差動出力として出力する。
【０１３０】
出力アンプ７４は、差動アンプ７３が出力する差動出力（比較結果信号）を、後段の回路に適切なレベルで出力するために、その差動出力をバッファリングするバッファとして機能する。
【０１３１】
すなわち、出力アンプ７４は、差動アンプ７３が出力する差動出力（比較結果信号）を所定のゲインで増幅し、その増幅の結果得られる信号を、アンプ出力として出力する。
【０１３２】
出力アンプ７４のアンプ出力は、参照信号とVSL電圧とを比較した比較結果を表す、コンパレータ６１ｎの最終的な出力信号として、カウンタ６２ｎ（図４）に供給される。
【０１３３】
カウンタ６２ｎは、上述したように、クロック出力部３４からのクロックをカウントし、コンパレータ６１ｎの出力に応じて、クロックのカウントを終了する。そして、カウンタ６２ｎは、クロックのカウント値を、コンパレータ６１ｎ（の差動アンプ７３）に供給されるVSL電圧のAD変換結果として出力する。
【０１３４】
図５において、差動アンプ７３は、FET８１，８２，８３、及び、８４，スイッチ８５及び８６、並びに、電流源８９を有する。
【０１３５】
FET８１、及び、FET８２は、NMOS(Negative Channel MOS)のFETであり、それぞれのソースどうしが接続されている。さらに、FET８１及びFET８２のソースどうしの接続点は、一端が接地されている電流源８９の他端に接続されている。FET８１及びFET８２は、いわゆる差動対を構成している。
【０１３６】
FET８１のゲートは、コンデンサ７１を介して、コンパレータ６１ｎ（差動アンプ７３）の反転入力端子IN1に接続され、FET８２のゲートは、コンデンサ７２を介して、コンパレータ６１ｎ（差動アンプ７３）の非反転入力端子IN2に接続されている。
【０１３７】
コンパレータ６１ｎは、以上のように、FET８１、及び、FET８２で構成される差動対を入力段に有する。
【０１３８】
FET８３及びFET８４は、PMOS(Positive Channel MOS)のFETであり、それぞれのゲートどうしが接続されている。
【０１３９】
また、FET８３及びFET８４のソースは、電源Vddに接続され、FET８３及びFET８４のゲートどうしの接続点は、FET８３のドレインに接続されており、したがって、FET８３及びFET８４は、カレントミラーを構成している。
【０１４０】
カレントミラーを構成するFET８３及びFET８４のうちの、FET８３のドレインは、FET８１のドレインに接続され、FET８４のドレインは、FET８２のドレインに接続されている。
【０１４１】
そして、FET８２及びFET８４のドレインどうしの接続点は、差動アンプ７３の出力端子OUTdに接続されている。
【０１４２】
スイッチ８５及びスイッチ８６は、例えば、FET等で構成されるスイッチであり、オートゼロ制御部３２から供給されるオートゼロパルスに応じて、オン又はオフする。
【０１４３】
すなわち、スイッチ８５は、オートゼロパルスに応じて、FET８１のゲートとドレインとの間を接続又は切断するようにオン又はオフする。スイッチ８６は、オートゼロパルスに応じて、FET８２のゲートとドレインとの間を接続又は切断するようにオン又はオフする。
【０１４４】
図５において、出力アンプ７４は、FET９１，９２、スイッチ９３、及び、コンデンサ９４を有する。
【０１４５】
FET９１は、PMOSのFETであり、そのゲートは、差動アンプ７３の出力端子OUTdに接続されている。FET９１のソースは、電源Vddに接続され、ドレインは、FET９２のドレインに接続されている。
【０１４６】
FET９２は、NMOSのFETであり、電流源として機能する。FET９２のゲートは、コンデンサ９４の一端に接続され、ソースは、接地されている。
【０１４７】
スイッチ９３は、例えば、FET等で構成されるスイッチであり、オートゼロ制御部３２から供給されるオートゼロパルスに応じて、オン又はオフする。
【０１４８】
すなわち、スイッチ９３は、オートゼロパルスに応じて、FET９２のゲートとドレインとの間を接続又は切断するようにオン又はオフする。
【０１４９】
コンデンサ９４の一端は、FET９２のゲートに接続され、他端は接地されている。
【０１５０】
なお、FET９１のドレインとFET９２のドレインとの接続点は、出力アンプ７４の出力端子OUT1に接続されており、FET９１のドレインとFET９２のドレインとの接続点の電圧が、出力端子OUT1から、アンプ出力として出力される。
【０１５１】
以上のように構成されるコンパレータ６１ｎでは、差動アンプ７３のFET８１（のドレインからソース）には、FET８１のゲート電圧に対応する電流i1が流れ、FET８２（のドレインからソース）には、FET８２のゲート電圧に対応する電流i2が流れる。
【０１５２】
また、カレントミラーを構成するFET８３及びFET８４（のソースからドレイン）には、FET８１に流れる電流i1と同一の電流が流れる。
【０１５３】
反転入力端子IN1からコンデンサ７１を介してFET８１のゲートに印加される電圧（FET８１のゲート電圧）が、非反転入力端子IN2からコンデンサ７２を介してFET８２のゲートに印加される電圧（FET８２のゲート電圧）よりも大である場合には、FET８１に流れる電流i1が、FET８２に流れる電流i2よりも大になる。
【０１５４】
この場合、FET８４には、FET８１に流れる電流i1と同一の電流が流れるが、FET８４と接続しているFET８２に流れる電流i2は、電流i1よりも小さい電流であるため、FET８２では、電流i2を増大させようとして、ドレインソース間電圧が大になる。
【０１５５】
その結果、FET８２と８４との接続点である出力端子OUTdの差動出力は、Hレベルになる。
【０１５６】
一方、FET８２のゲート電圧が、FET８１のゲート電圧よりも大である場合には、FET８２に流れる電流i2が、FET８１に流れる電流i1よりも大になる。
【０１５７】
この場合、FET８４には、FET８１に流れる電流i1と同一の電流が流れるが、FET８４と接続しているFET８２に流れる電流i2は、電流i1よりも大きい電流であるため、FET８２では、電流i2を減少させようとして、ドレインソース間電圧が小になる。
【０１５８】
その結果、FET８２と８４との接続点である出力端子OUTdの差動出力は、Lレベルになる。
【０１５９】
出力端子OUTdの差動出力は、出力アンプ７４のFET９１のゲートに供給される。
【０１６０】
出力アンプ７４では、FET９２は、電流源として機能し、FET９１のゲートに供給される差動出力がHレベルである場合には、FET９１はオフになる。
【０１６１】
FET９１がオフである場合、FET９１のドレインは、Lレベルとなり、したがって、出力端子OUT1のアンプ出力は、Lレベルになる。
【０１６２】
一方、FET９１のゲートに供給される差動出力がLレベルである場合には、FET９１はオンになる。
【０１６３】
FET９１がオンである場合、FET９１のドレインは、Hレベルとなり、したがって、出力端子OUT1のアンプ出力は、Hレベルになる。
【０１６４】
以上から、反転入力端子IN1に供給される参照信号が、非反転入力端子IN2に供給されるVSL電圧よりも、電圧が高い場合には、出力端子OUT１のアンプ出力、すなわち、コンパレータ６１ｎの出力は、Lレベルになる。
【０１６５】
一方、非反転入力端子IN2に供給されるVSL電圧が、反転入力端子IN1に供給される参照信号よりも、電圧が高い場合には、出力端子OUT1のアンプ出力（コンパレータ６１ｎの出力）は、Hレベルになる。
【０１６６】
ここで、スイッチ８５，８６、及び、９３は、オートゼロパルスに応じて、オン又はオフになる。
【０１６７】
オートゼロパルスは、例えば、一時的に、LレベルからHレベルになるパルスであり、スイッチ８５及び８６は、オートゼロパルスがLレベルのときにオフ状態になり、オートゼロパルスがHレベルのときにオン状態になる。
【０１６８】
スイッチ８５及び８６がオン状態になると、FET８１のゲートとドレインとが接続されるとともに、FET８２のゲートとドレインとが接続され、FET８１及び８２のゲート電圧は、同一になる。
【０１６９】
したがって、オートゼロパルスがHレベルになったとき、反転入力端子IN1からコンデンサ７１を介してFET８１のゲートに印加される電圧（FET８１のゲート電圧）と、非反転入力端子IN2からコンデンサ７２を介してFET８２のゲートに印加される電圧（FET８２のゲート電圧）とが一致するように、コンデンサ７１及び７２には、電荷がチャージされる。
【０１７０】
そして、オートゼロパルスがLレベルになると、FET８１のゲートとドレインとの接続が切断されるとともに、FET８２のゲートとドレインとの接続が切断される。そして、コンデンサ７１及び７２では、オートゼロパルスがHレベルになっていたときにチャージされた電荷が維持される。
【０１７１】
その結果、コンパレータ６１ｎ（の差動アンプ７３）は、オートゼロパルスがHレベルになっていたときに（オートゼロパルスが立ち下がるときに）コンパレータ６１ｎに与えられていた２つの入力信号、すなわち、コンパレータ６１ｎの反転入力端子IN1に供給されている参照信号と、非反転入力端子IN2に供給されているVSL電圧とが一致している旨の比較結果が得られるように設定される。
【０１７２】
以上のようなコンパレータ６１ｎの設定が行われるのが、オートゼロ処理である。
【０１７３】
オートゼロ処理によれば、差動アンプ７３、ひいては、コンパレータ６１ｎにおいて、オートゼロ処理時に、コンパレータ６１ｎの反転入力端子IN1に与えられていた電圧と、非反転入力端子IN2に与えられていた電圧とが一致しているということを基準として、反転入力端子IN1に与えられる電圧と、非反転入力端子IN2に与えられる電圧との大小関係を判定することができる。
【０１７４】
なお、出力アンプ７４において、スイッチ９３は、スイッチ８５及び８６と同様に、オートゼロパルスがLレベルのときにオフ状態になり、オートゼロパルスがHレベルのときにオン状態になる。
【０１７５】
スイッチ９３がオン状態になると、コンデンサ９４が、FET９２のドレイン電圧と等しい電圧にチャージされる。その後、スイッチ９３がオフ状態になると、コンデンサ９４の電圧が、FET９２のゲートに印加され、FET９２は、スイッチ９３がオン状態のときに流れていた電流と同一の電流を流す電流源として機能する。
【０１７６】
なお、コンデンサ７１及び７２のうちの一方は、省略することができる。
【０１７７】
＜イメージセンサ２の動作の概要＞
【０１７８】
図６は、イメージセンサ２（図２）の動作の概要を説明する図である。
【０１７９】
なお、図６において、横軸は時間を表し、縦軸は電圧を表す。
【０１８０】
図６は、イメージセンサ２において、画素１１ｍ，ｎから、VSL４２ｎを介して、ADC３１ｎのコンパレータ６１ｎの非反転入力端子IN2(+)に供給される電気信号であるVSL電圧と、参照信号出力部３２から、参照信号線３３Ａを介して、ADC３１ｎのコンパレータ６１ｎの反転入力端子IN1(-)に供給される参照信号（の電圧）との例を示す波形図である。
【０１８１】
なお、図６では、VSL電圧、及び、参照信号とともに、転送Tr５２（図３）（のゲート）に与えられる転送パルスTRG、リセットTr５４に与えられるリセットパルスRST、オートゼロ制御部３２からコンパレータ６１ｎ（図５）のスイッチ８５，８６、及び、９３に与えられるオートゼロパルス（AZパルス）、並びに、コンパレータ６１ｎの出力（出力アンプ７４の出力端子OUT1のアンプ出力）をも、図示してある。
【０１８２】
また、図６において、VSL電圧は、（VSL４２ｎ上の電圧そのものではなく、）コンパレータ６１ｎ（図５）のFET８１のゲートに印加される電圧を示しており、参照信号は、（参照信号線３４Ａ上の電圧そのものではなく、）コンパレータ６１ｎのFET８２のゲートに印加される電圧を示している。後述する図においても、同様である。
【０１８３】
イメージセンサ２では、リセットパルスRSTが一時的にHレベルにされ、これにより、画素１１ｍ，ｎがリセットされる。
【０１８４】
画素１１ｍ，ｎのリセットでは、図３で説明したように、FD５３が、リセットTr５４を介して、電源Vddに接続され、FD５３にある電荷がリセットされるため、画素１１ｍ，ｎが出力するVSL電圧、すなわち、画素１１ｍ，ｎにおいて、FD５３から、増幅Tr５５及び選択Tr５６を介して出力されるVSL４２ｎ上のVSL電圧は上昇し、時刻t1において、電源Vddに対応する電圧となる。
【０１８５】
VSL電圧は、FD５３が電源Vddに接続されている間、電源Vddに対応する電圧を維持し、その後、時刻t2において、リセットパルスRSTがLレベルになると、画素１１ｍ，ｎ内での多少の電荷の移動によって、FD５３に、僅かな電荷が入り込み、その結果、VSL電圧は、僅かに降下する。
【０１８６】
図６では、リセットパルスRSTがLレベルになった時刻t2から、その後の時刻t3にかけて、画素１１ｍ，ｎ内で生じる電荷の移動によって、VSL電圧が、僅かに降下している。
【０１８７】
以上のように、画素１１ｍ，ｎのリセット後に生じるVSL電圧の降下は、リセットフィードスルーと呼ばれる。
【０１８８】
画素１１ｍ，ｎのリセット後に、オートゼロ制御部３２において、オートゼロパルスがLレベルからHレベルにされ、これにより、コンパレータ６１ｎ（図４）のオートゼロ処理が開始される。
【０１８９】
図６では、リセットフィードスルーが生じた後の時刻t4に、オートゼロパルスがHレベルからLレベルにされ、コンパレータ６１ｎのオードゼロ処理が開始されている。そして、その後、時刻t5において、オートゼロパルスがHレベルからLレベルにされることにより、コンパレータ６１ｎのオートゼロ処理が終了（完了）している。
【０１９０】
かかるオートゼロ処理によれば、オートゼロパルスの立ち下がりエッジのタイミングである時刻t5に、コンパレータ６１ｎに与えられているVSL電圧と参照信号とが一致しているということを基準として、VSL電圧と参照信号との大小関係を判定（比較）することができるように、コンパレータ６１ｎ（差動アンプ７３）が設定される。
【０１９１】
図６では、オートゼロ処理は、画素１１ｍ，ｎのリセット後に完了している。
【０１９２】
この場合、画素１１ｍ，ｎのリセット中のVSL電圧から、リセットフィードスルーだけ下降した電圧と参照信号とが一致しているということを基準として、VSL電圧と参照信号との大小関係を判定することができるように、コンパレータ６１ｎが設定される。
【０１９３】
その結果、参照信号（の波形）は、画素１１ｍ，ｎのリセット中のVSL電圧から、リセットフィードスルーだけ下降した電圧を、いわば基準とする位置に配置されることになる。
【０１９４】
参照信号出力部３３（図４）は、オートゼロ処理が完了（終了）した後の時刻t6に、参照信号を、所定の電圧だけ上昇させる。
【０１９５】
ここで、オートゼロ処理が終了した後の時刻t6に、参照信号を、所定の電圧だけ上昇させることを、以下、開始オフセットともいう。
【０１９６】
また、参照信号出力部３３は、VSL電圧のAD変換のために、参照信号の電圧を、一定の割合で小さくしていくが、この、参照信号の電圧が、一定の割合で小さくなっていく参照信号の部分を、スロープともいう。
【０１９７】
参照信号出力部３３は、時刻t6において、参照信号を、スロープの方向（参照信号の電圧が変化していく方向）とは逆方向に、所定の電圧だけオフセットさせる開始オフセットを行う。
【０１９８】
その後、参照信号出力部３３は、時刻t7から時刻t9までの一定期間、参照信号の電圧を、一定の割合で小さくしていく（下降させていく）。
【０１９９】
したがって、時刻t7から時刻t9までの期間の参照信号は、スロープを形成している。
【０２００】
時刻t7から時刻t9までの期間の参照信号のスロープは、VSL電圧のうちのリセットレベル（画素１１ｍ，ｎのリセット直後のVSL電圧（画素１１ｍ，ｎがリセットされ、リセットフィードスルーによる電圧の降下が生じた後のVSL電圧））をAD変換するためのスロープであり、以下、このスロープの期間（時刻t7から時刻t9までの期間）を、P(Preset)相ともいう。また、P相のスロープを、P相スロープともいう。
【０２０１】
ここで、コンパレータ６１ｎは、画素１１ｍ，ｎのリセット後のオートゼロ処理によって、そのオートゼロ処理時のVSL電圧と参照信号（の電圧）とが一致するように設定されるので、オートゼロ処理が終了した後の時刻t6に、参照信号が、所定の電圧だけ上昇される開始オフセットによれば、参照信号は、VSL電圧（リセットレベル）より電圧が大になる。したがって、コンパレータ６１ｎは、P相の開始時刻t7では、参照信号が、VSL電圧より大である旨の比較結果を出力する。
【０２０２】
すなわち、コンパレータ６１ｎの出力（出力アンプ７４のアンプ出力）はLレベルになる。
【０２０３】
ADC３１ｎ（図４）のカウンタ６２ｎは、例えば、P相スロープの開始時刻t7から、クロックのカウントを開始する。
【０２０４】
P相において、参照信号（の電圧）は小さくなっていき、図６では、P相の時刻t8において、参照信号とリセットレベルとしてのVSL電圧とが一致し、参照信号とVSL電圧との大小関係が、P相の開始時から逆転する。
【０２０５】
その結果、コンパレータ６１ｎが出力する比較結果は、P相の開始時から反転（逆転）し、コンパレータ６１ｎは、リセットレベルとしてのVSL電圧が、参照信号よりも大である旨の比較結果の出力を開始する。
【０２０６】
すなわち、コンパレータ６１ｎの出力はHレベルになる。
【０２０７】
コンパレータ６１ｎの出力がHレベルになると、ADC３１ｎ（図４）のカウンタ６２ｎは、クロックのカウントを終了し、そのときのカウンタ６２ｎのカウント値が、リセットレベルのAD変換結果（リセットレベルAD値）となる。
【０２０８】
P相の終了後、イメージセンサ２では、時刻t10からt11までの間、転送パルスTRGがLレベルからHレベルにされ、その結果、画素１１ｍ，ｎ（図３）において、光電変換によってPD５１にチャージされた電荷が、転送Tr５２を介して、FD５３に転送されてチャージされる。
【０２０９】
PD５１からFD５３に電荷がチャージされることにより、そのFD５３にチャージされた電荷に対応するVSL電圧は下降し、時刻t11において、転送パルスTRGがHレベルからLレベルになると、PD５１からFD５３への電荷の転送が終了して、VSL電圧は、FD５３にチャージされた電荷に対応する信号レベル（電圧）となる。
【０２１０】
また、P相の終了後、参照信号出力部３３（図４）は、参照信号を、例えば、P相の開始時と同一の電圧に上昇させる。
【０２１１】
以上のように、VSL電圧が、FD５３にチャージされた電荷に対応する電圧となることや、参照信号がP相の開始時と同一の電圧に上昇することにより、参照信号とVSL電圧との大小関係は、再び逆転する。
【０２１２】
その結果、コンパレータ６１ｎの出力はLレベルになる。
【０２１３】
参照信号出力部３３（図４）は、参照信号を、P相の開始時と同一の電圧に上昇させた後、時刻t12から時刻t14までの一定期間（時刻t7から時刻t9までの一定期間と一致している必要はない）、参照信号の電圧を、例えば、P相の場合と同一の変化の割合で小さくしていく（下降させていく）。
【０２１４】
したがって、時刻t12から時刻t14までの期間の参照信号は、時刻t7から時刻t9までの期間の参照信号と同様に、スロープを形成している。
【０２１５】
時刻t12から時刻t14までの期間の参照信号のスロープは、VSL電圧のうちの信号レベル（画素１１ｍ，ｎ（図３）において、PD５１からFD５３への電荷の転送が行われた直後のVSL電圧）をAD変換するためのスロープであり、以下、このスロープの期間（時刻t12から時刻t14までの期間）を、D(Data)相ともいう。また、D相のスロープを、D相スロープともいう。
【０２１６】
ここで、D相の開始時刻t12では、P相の開始時刻t7の場合と同様に、参照信号は、VSL電圧より大になる。したがって、コンパレータ６１ｎは、D相の開始時刻t12では、参照信号が、VSL電圧より大である旨の比較結果を出力する。
【０２１７】
すなわち、コンパレータ６１ｎの出力はLレベルになる。
【０２１８】
ADC３１ｎ（図４）のカウンタ６２ｎは、例えば、D相スロープの開始時刻t12から、クロックのカウントを開始する。
【０２１９】
D相において、参照信号（の電圧）は小さくなっていき、図６では、D相の時刻t13において、参照信号と信号レベルとしてのVSL電圧とが一致し、参照信号とVSL電圧との大小関係が、D相の開始時から逆転する。
【０２２０】
その結果、コンパレータ６１ｎが出力する比較結果も、D相の開始時から反転し、コンパレータ６１ｎは、信号レベルとしてのVSL電圧が、参照信号よりも大である旨の比較結果の出力を開始する。
【０２２１】
すなわち、コンパレータ６１ｎの出力はHレベルになる。
【０２２２】
コンパレータ６１ｎの出力が反転し、Hレベルとなると、ADC３１ｎ（図４）のカウンタ６２ｎは、クロックのカウントを終了する。そして、そのときのカウンタ６２ｎのカウント値が、信号レベルのAD変換結果（信号レベルAD値）となる。
【０２２３】
以上のようにして、P相でリセットレベルAD値が求められるとともに、D相で信号レベルAD値が求められると、イメージセンサ２では、リセットレベルAD値と信号レベルAD値との差分を求めるCDSが行われ、そのCDSの結果得られる差分が、画素値として出力される。
【０２２４】
＜イメージセンサ２の第１の動作＞
【０２２５】
図７は、イメージセンサ２の第１の動作の詳細を説明する図である。
【０２２６】
なお、図７において、横軸は時間を表し、縦軸は電圧（信号レベル）を表す。
【０２２７】
また、図７では、VSL電圧、参照信号、オートゼロパルス（AZパルス）、及び、コンパレータ出力（コンパレータ６１ｎの出力）を図示してある。
【０２２８】
VSL電圧については、第n列、第n+1列、及び、第n+2列の3列のVSL電圧#n，#n+1、及び、#n+2を図示してある。
【０２２９】
同様に、オートゼロパルスについては、第n列、第n+1列、及び、第n+2列の3列のコンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２それぞれに供給されるオートゼロパルス#n，#n+1、及び、#n+2を図示してあり、コンパレータ出力については、第n列、第n+1列、及び、第n+2列の3列のコンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のコンパレータ出力#n，#n+1、及び、#n+2を図示してある。
【０２３０】
以下では、第n列、第n+1列、及び、第n+2列の3列等のイメージセンサ２の一部の列を対象として、イメージセンサ２の動作を説明するが、実際には、イメージセンサ２の全列であるN列について、第n列、第n+1列、及び、第n+2列の3列等を対象として説明するのと同様の動作が行われる。
【０２３１】
また、説明を簡単にするため、第n列、第n+1列、及び、第n+2列のVSL電圧#n，#n+1、及び、#n+2は、一定電圧であることとする。すなわち、VSL電圧#n，#n+1、及び、#n+2は、例えば、イメージセンサ２に、光が入射しないようにした場合のVSL電圧であることとする。
【０２３２】
ここで、オートゼロ処理によれば、オートゼロ処理が行われた（終了した）ときに、コンパレータ６１ｎに与えられているVSL電圧と参照信号とが一致しているということを基準として、VSL電圧と参照信号との大小関係を判定（比較）することができるように、コンパレータ６１ｎが設定される。
【０２３３】
したがって、オートゼロ処理では、コンパレータ６１ｎに与えられているVSL電圧と参照信号とが一致するように、VSL電圧及び参照信号（の電圧）の一方又は両方を設定しているということができる。
【０２３４】
以下では、説明を簡単にするため、オートゼロ処理において、コンパレータ６１ｎに与えられているVSL電圧と参照信号とが一致するように、そのVSL電圧及び参照信号のうちの一方である、例えば、VSL電圧が設定されることとする。
【０２３５】
また、オートゼロ処理は、オートゼロパルスがLレベルからHレベルになると開始され、HレベルからLレベルになると終了されるが、以下では、オートゼロ処理が行われるタイミング、及び、オートゼロパルスが供給されるタイミングとは、オートゼロパルスがHレベルからLレベルになるタイミング（立ち下がりエッジのタイミング）であることとする。
【０２３６】
以上の点、後述する図９、図１２、及び、図１５でも同様である。
【０２３７】
イメージセンサ２では、例えば、画素１１ｍ，ｎのリセット後に、参照信号出力部３３が、参照信号を所定の電圧に上昇させる。
【０２３８】
図７の第１の動作では、参照信号の電圧が上昇し、所定の電圧に安定した後のタイミングで、第n列、第n+1列、及び、第n+2列それぞれのオートゼロパルス#n，#n+1、及び、#n+2が、第n列、第n+1列、及び、第n+2列の3列のコンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ供給され、オートゼロ処理が行われる。
【０２３９】
さらに、第１の動作では、第n列、第n+1列、及び、第n+2列それぞれのオートゼロパルス#n，#n+1、及び、#n+2が、同一のタイミングT11で、第n列、第n+1列、及び、第n+2列の3列のコンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ供給される。
【０２４０】
そのため、オートゼロ処理では、第n列、第n+1列、及び、第n+2列のVSL電圧#n，#n+1、及び、#n+2は、いずれも、タイミングT11における参照信号の電圧に一致するように設定される。
【０２４１】
したがって、第１の動作では、第n列、第n+1列、及び、第n+2列のVSL電圧#n，#n+1、及び、#n+2は、同一の電圧に設定されるため、P相において、第n列、第n+1列、及び、第n+2列のコンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のコンパレータ出力#n，#n+1、及び、#n+2は、同一のタイミングで反転する（LレベルからHレベルになる）。
【０２４２】
なお、上述したように、本実施の形態では、説明を簡単にするため、VSL電圧#n，#n+1、及び、#n+2が、一定電圧であることとしているので、D相でも、第n列、第n+1列、及び、第n+2列のコンパレータ出力#n，#n+1、及び、#n+2は、同一のタイミングで反転する。
【０２４３】
以上のようにして、多数の列のコンパレータ出力が一斉に反転すると、回路に大電流が流れ、電源電圧Vddの変動や、コンパレータ６１ｎに参照信号を供給する参照信号線３３Ａへのキックバックが生じ、AD変換結果に誤差が生じることがある。そして、AD変換結果の誤差は、イメージセンサ２で得られる画像の画質を劣化させる。
【０２４４】
そこで、以下では、第n列、第n+1列、及び、第n+2列の3列のコンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２を対象として、それぞれのコンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるイメージセンサ２の動作としての第２の動作を説明する。
【０２４５】
＜イメージセンサ２の第２の動作＞
【０２４６】
図８は、第２の動作時のイメージセンサ２での参照信号及びオートゼロパルスの信号伝搬の様子を模式的に示す図である。
【０２４７】
図８では、参照信号出力部３３が、水平方向に配線された参照信号線３３Ａの左端に設けられており、参照信号出力部３３が出力する参照信号は、参照信号線３３Ａ上を、左側から右側に伝搬していく。
【０２４８】
同様に、図８では、オートゼロ制御部３２が、水平方向に配線されたオートゼロ信号線３２Ａの左端に設けられており、オートゼロ制御部３２が出力するオートゼロパルスは、オートゼロ信号線３２Ａを、左側から右側に伝搬していく。
【０２４９】
第２の動作では、オートゼロパルスを、参照信号よりも早く又は遅く伝搬させることで、N個のコンパレータ６１１ないし６１Ｎの並びの1個のコンパレータごとに、オートゼロ処理が異なるタイミングで実行されるように、オートゼロ処理が制御される。
【０２５０】
なお、第２の動作では、オートゼロパルスを、参照信号よりも早く又は遅く伝搬させることで、N個のコンパレータ６１１ないし６１Ｎの並びの1個のコンパレータごとではなく、隣接する2個や3個等の2個以上のコンパレータごとに、オートゼロ処理が異なるタイミングで実行されるように、オートゼロ処理を制御することもできる。
【０２５１】
以上のように、第２の動作では、N個のコンパレータ６１１ないし６１Ｎの並びの1個のコンパレータごとに、オートゼロ処理が異なるタイミングで実行されるように、オートゼロ処理が制御される他、さらに、オートゼロ処理が、参照信号が整定する整定期間（時間）に実行されるように制御される。
【０２５２】
ここで、参照信号出力部３３が出力する参照信号は、参照信号線３３Ａを伝搬して、コンパレータ６１ｎに供給される。
【０２５３】
参照信号出力部３３は、画素１１ｍ，ｎのリセット後に、参照信号を所定の電圧に上昇させるが、参照信号線３３Ａやコンパレータ６１ｎの容量Cと配線抵抗RとからなるRC回路の影響により、参照信号が変化を開始してから所定の電圧に整定するまでには、ある程度の期間を要する。この期間は、整定期間（整定時間）と呼ばれる。
【０２５４】
整定期間では、参照信号（の電圧）は変化する。
【０２５５】
第２の動作では、オートゼロ処理が、参照信号が変化する整定期間に実行されるように制御される。
【０２５６】
図９は、イメージセンサ２の第２の動作の詳細を説明する図である。
【０２５７】
図９では、参照信号を基準として、オートゼロパルス#n，#n+1、及び、#n+2が、参照信号よりも遅く、オートゼロ信号線３２Ａを伝搬するように、遅延される。
【０２５８】
なお、参照信号も、参照信号線３３Ａを伝搬するときに遅延するが、オートゼロパルス#n，#n+1、及び、#n+2が、参照信号を基準として、相対的に遅延していればよい。
【０２５９】
参照信号出力部３３は、図７の場合と同様に、画素１１ｍ，ｎのリセット後に、参照信号を所定の電圧に上昇させる。
【０２６０】
図９の第２の動作では、参照信号の電圧が上昇を開始し、所定の電圧に安定するまでの整定期間の異なるタイミングで、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理が行われるように、オートゼロパルス#n，#n+1、及び、#n+2が、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ供給される。
【０２６１】
参照信号の整定期間においては、図９に示すように、参照信号（の電圧）は変化する。
【０２６２】
そのため、参照信号の整定期間の異なるタイミングで行われる、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理によれば、VSL電圧#n，#n+1、及び、#n+2は、参照信号の異なる電圧に一致するように設定される。
【０２６３】
すなわち、参照信号の整定期間における、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理が行われるタイミングを、それぞれ、T21，T22，T23と表すとともに(T21<T22<T23)、タイミングT21，T22，T23での参照信号の電圧を、それぞれ、V21，V22，V23と表すこととすると(V21<V22<V23)、VSL電圧#n，#n+1、及び、#n+2は、それぞれ、参照信号の異なる電圧V21，V22，V23に、それぞれ一致するように設定される。
【０２６４】
以上のように、第２の動作では、VSL電圧#n，#n+1、及び、#n+2が、異なる電圧V21，V22，V23に、それぞれ設定されるため、P相（及びD相）において、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のコンパレータ出力#n，#n+1、及び、#n+2は、異なるタイミングで反転する（LレベルからHレベルになる）。
【０２６５】
すなわち、P相において、コンパレータ出力#n，#n+1、及び、#n+2は、それぞれ、参照信号の電圧が電圧V21，V22，V23になる、異なるタイミングで反転する。
【０２６６】
第２の動作では、以上のように、参照信号の整定期間の異なるタイミングで、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理が行われる。
【０２６７】
その結果、コンパレータ出力#n，#n+1、及び、#n+2が、1個のコンパレータごとに、異なるタイミングで反転するので、多数の列のコンパレータ出力が一斉に反転することに起因して、AD変換結果に誤差が生じ、ひいては、イメージセンサ２で得られる画像の画質が劣化することを防止することができる。
【０２６８】
さらに、第２の動作では、オートゼロ処理によって、VSL電圧#n，#n+1、及び、#n+2が設定される電圧は、オートゼロ処理が行われるタイミングを制御することで、容易に調整することができる。
【０２６９】
また、オートゼロ処理によって、VSL電圧#n，#n+1、及び、#n+2が設定される電圧は、参照信号線３３Ａやコンパレータ６１ｎの容量Cと配線抵抗RとからなるRC回路で決まる、整定期間における参照信号の電圧波形から容易に求めることができる。
【０２７０】
そして、コンパレータ出力#n，#n+1、及び、#n+2は、参照信号の電圧が、それぞれ、オートゼロ処理によってVSL電圧#n，#n+1、及び、#n+2が設定された電圧になったときに反転するので、コンパレータ出力#n，#n+1、及び、#n+2が反転する反転タイミングも、オートゼロ処理によってVSL電圧#n，#n+1、及び、#n+2が設定される電圧と同様に、容易に求めることができる。
【０２７１】
したがって、第２の動作によれば、コンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるときの、その反転タイミングのばらつき量は、オートゼロ処理が行われるタイミングを制御することで、容易に制御することができる。
【０２７２】
以上のように、第２の動作によれば、コンパレータ６１ｎ（の出力）の反転タイミング、ひいては、その反転タイミングのばらつき量を、容易に制御することができる。
【０２７３】
さらに、第２の動作では、前述の特許文献１に記載の方法（以下、第１の方法ともいう）のように、オフセット発生回路といった、追加のハードウェアを必要としない。
【０２７４】
なお、多数の列のコンパレータ出力が一斉に反転することを防止する方法としては、第１の方法の他、例えば、VSL電圧に、ノイズを重畳することで、異なる列のVSL電圧を、参照信号の異なる電圧に一致するように設定する方法（以下、第２の方法ともいう）がある。
【０２７５】
しかしながら、第２の方法では、列並列AD変換部２２のばらつきや、画素１１ｍ，ｎの増幅Tr５５のゲートソース間の閾値電圧Vthのばらつき、リセットフィードスルー（図６）のばらつき等に起因して、VSL電圧がばらつくため、コンパレータ出力の反転タイミングのばらつき量を制御することが難しい。さらに、第２の方法では、VSL電圧に重畳するノイズを発生する追加のハードウェアが必要になる。
【０２７６】
これに対して、第２の動作では、上述したように、追加のハードウェアなしで、コンパレータ出力の反転タイミングのばらつき量を、容易に制御することができる。
【０２７７】
また、多数の列のコンパレータ出力が一斉に反転することを防止する方法としては、その他、例えば、オートゼロ信号線３２Ａとして、複数の信号線を設け、信号線ごとに、異なるタイミングのオートゼロパルスを与えるとともに、各タイミングのオートゼロパルスに対して、異なるオフセット電圧を与えた参照信号を生成することで、各信号線に接続されたコンパレータの反転タイミングをばらつかせる方法（以下、第３の方法ともいう）がある。
【０２７８】
しかしながら、第３の方法では、複数の信号線の分だけ、異なるオフセット電圧を与えた参照信号を順次生成するので、参照信号の生成、ひいては、全コンパレータのオートゼロ処理が完了するのに時間を要する。
【０２７９】
そのため、イメージセンサ２のフレームレートが低下するおそれがある。
【０２８０】
これに対して、第２の動作では、参照信号の整定期間に、オートゼロ処理を行うので、イメージセンサ２のフレームレートが低下することを防止することができる。
【０２８１】
＜オートゼロパルスを、参照信号よりも早く又は遅く伝搬させる方法＞
【０２８２】
図１０は、オートゼロパルスを、参照信号よりも早く又は遅く伝搬させる方法の例を説明する図である。
【０２８３】
図８及び図９で説明したように、第２の動作では、オートゼロパルスを、参照信号よりも遅く伝搬させることで、N個のコンパレータ６１１ないし６１Ｎの並びの1個のコンパレータごとに、オートゼロ処理が異なるタイミングで実行されるように、オートゼロ処理が制御される。
【０２８４】
オートゼロパルスを、参照信号よりも早く又は遅く伝搬させる方法としては、例えば、オートゼロパルスが伝搬するオートゼロ信号線３２Ａの容量や配線抵抗を調整する方法がある。
【０２８５】
さらに、オートゼロパルスを、参照信号よりも早く又は遅く伝搬させる方法としては、例えば、オートゼロパルスの駆動能力を調整する方法がある。また、オートゼロパルスを、参照信号よりも遅く伝搬させる方法としては、例えば、遅延素子を用いる方法がある。
【０２８６】
オートゼロパルスの駆動能力を調整する方法では、例えば、オートゼロ制御部３２において、オートゼロパルスを出力する出力段のトランジスタのサイズを大又は小にすることで、オートゼロパルスの伝搬速度を速く又は遅くし、結果として、オートゼロパルスを、参照信号よりも早く又は遅く伝搬させることができる。
【０２８７】
遅延素子を用いる方法では、オートゼロパルスが伝搬するオートゼロ信号線３２Ａに、遅延素子を挿入することにより、オートゼロパルスを、参照信号よりも遅く伝搬させることができる。
【０２８８】
図１０は、遅延素子を用いる方法によって、オートゼロパルスを、参照信号よりも遅く伝搬させる方法の例を示している。
【０２８９】
オートゼロ信号線３２Ａが配線される領域には、リピータ領域が点在し、オートゼロ信号線３２のリピータ領域には、オートゼロパルスを中継するリピータとしてのバッファ１０１が存在する。
【０２９０】
遅延素子を用いる方法では、例えば、リピータ領域に、バッファ１０１ととともに、必要な遅延素子１０２が設けられる。
【０２９１】
以上のように、遅延素子１０２を設けることで、オートゼロパルスは、オートゼロ信号線３２Ａを、参照信号よりも遅く伝搬する。
【０２９２】
ここで、上述の、オートゼロパルスが伝搬するオートゼロ信号線３２Ａの容量や配線抵抗を調整することで、オートゼロパルスを、参照信号よりも早く又は遅く伝搬させる方法を、第１の伝搬方法ということとする。
【０２９３】
また、オートゼロ制御部３２において、オートゼロパルスを出力する出力段のトランジスタのサイズを大又は小にすることで、オートゼロパルスを、参照信号よりも早く又は遅く伝搬させる方法を、第２の伝搬方法ということとする。
【０２９４】
さらに、図１０で説明した遅延素子を用いることで、オートゼロパルスを、参照信号よりも遅く伝搬させる方法を、第３の伝搬方法ということとする。
【０２９５】
第１ないし第３の伝搬方法は、それぞれを単独で用いることは勿論、それらの２以上を組み合わせて用いることもできる。
【０２９６】
例えば、第１の伝搬方法では、オートゼロ信号線３２Ａの容量や配線抵抗のばらつきによって、オートゼロパルスの伝搬（遅延量）がばらつくことがある。
【０２９７】
この場合、第１及び第２の伝搬方法を組み合わせて用いることで、第１の伝搬方法におけるオートゼロ信号線３２Ａの容量や配線抵抗のばらつきよって、オートゼロパルスの伝搬のばらつきを是正することができる。
【０２９８】
すなわち、第２の伝搬方法におけるオートゼロ制御部３２の出力段のトランジスタとして、複数のサイズのトランジスタ（複数の駆動能力のトランジスタ）を切り替え可能なように設けておき、第１の伝搬方法に起因するオートゼロパルスの伝搬のばらつきを是正するように、オートゼロ制御部３２の出力段のトランジスタを切り替えることができる。
【０２９９】
なお、第１ないし第３の伝搬方法は、オートゼロ制御部３２やオートゼロ信号線３２Ａに適用するのではなく、参照信号出力部３３や参照信号線３３Ａに適用することができる。
【０３００】
＜イメージセンサ２の第３の動作＞
【０３０１】
図１１は、コンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるイメージセンサ２の動作としての第３の動作を説明する図である。
【０３０２】
すなわち、図１１は、第３の動作時のイメージセンサ２での参照信号及びオートゼロパルスの信号伝搬の様子を模式的に示している。
【０３０３】
図１１では、図８と同様に、参照信号出力部３３が、水平方向に配線された参照信号線３３Ａの左端に設けられており、参照信号出力部３３が出力する参照信号は、参照信号線３３Ａ上を、左側から右側に伝搬していく。
【０３０４】
但し、図１１では、オートゼロ制御部３２が、水平方向に配線されたオートゼロ信号線３２Ａの右端に設けられており、オートゼロ制御部３２が出力するオートゼロパルスは、オートゼロ信号線３２Ａを、参照信号とは逆の右側から左側に伝搬していく。
【０３０５】
以上のように、第３の動作では、オートゼロパルスが伝搬する方向と、参照信号が伝搬する方向とが異なり（逆方向であり）、そのため、N個のコンパレータ６１１ないし６１Ｎの並びにおいて、左のコンパレータ６１ｎほど、参照信号の到達（時刻）は早くなり、オートゼロパルスの到達（時刻）は遅くなる。
【０３０６】
したがって、参照信号を基準として、N個のコンパレータ６１１ないし６１Ｎの並びの1個のコンパレータごとに（又は、隣接する2個以上のコンパレータごとに）、オートゼロパルスが到達するタイミングをずらすことができる。
【０３０７】
オートゼロパルスがコンパレータ６１ｎに到達するタイミングをずらすずらし量は、例えば、オートゼロパルスがオートゼロ信号線３２Ａを伝搬するときの遅延時間を、第２の動作の同様に、遅延素子１０２等によって調整することにより制御することができる。
【０３０８】
第３の動作では、以上のように、オートゼロパルスが伝搬する方向と、参照信号が伝搬する方向とを異なる方向にすることで、N個のコンパレータ６１１ないし６１Ｎの並びの1個のコンパレータごとに、オートゼロパルスが到達するタイミングをずらす。これにより、1個のコンパレータごとに（又は、隣接する2個以上のコンパレータごとに）、オートゼロ処理が異なるタイミングで実行されるように、オートゼロ処理が制御される。
【０３０９】
さらに、第３の動作では、第２の動作と同様に、オートゼロ処理が、参照信号の整定期間に実行されるように制御される。
【０３１０】
図１２は、イメージセンサ２の第３の動作の詳細を説明する図である。
【０３１１】
参照信号出力部３３は、図７の場合と同様に、画素１１ｍ，ｎのリセット後に、参照信号を所定の電圧に上昇させる。
【０３１２】
図１２の第３の動作では、図９の第２の動作と同様に、参照信号の電圧が上昇を開始し、所定の電圧に安定するまでの整定期間の異なるタイミングで、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理が行われるように、オートゼロパルス#n，#n+1、及び、#n+2が、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ供給される。
【０３１３】
但し、第３の動作では、オートゼロパルスが伝搬する方向と、参照信号が伝搬する方向とが、図１１で説明したように逆方向になっており、そのため、N個のコンパレータ６１１ないし６１Ｎの並びにおいて、右のコンパレータ６１ｎほど、オートゼロパルスが早く到達する。
【０３１４】
すなわち、参照信号を基準として、オートゼロパルス#n，#n+1、及び、#n+2は、オートゼロパルス#n+2，#n+1，#nの順で、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ到達する。
【０３１５】
その結果、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２では、参照信号の整定期間の異なるタイミングにおいて、コンパレータ６１ｎ＋２，６１ｎ＋１、，６１ｎの順で、オートゼロ処理が行われる。かかるオートゼロ処理によって、VSL電圧#n，#n+1、及び、#n+2は、参照信号の異なる電圧に一致するように設定される。
【０３１６】
すなわち、参照信号の整定期間における、コンパレータ６１ｎ＋２，６１ｎ＋１、及び、６１ｎのオートゼロ処理が行われるタイミングを、それぞれ、T31，T32，T33と表すとともに(T31<T32<T33)、タイミングT31，T32，T33での参照信号の電圧を、それぞれ、V31，V32，V33と表すこととすると(V31<V32<V33)、VSL電圧#n，#n+1、及び、#n+2は、それぞれ、参照信号の異なる電圧V33，V32，V31に、それぞれ一致するように設定される。
【０３１７】
以上のように、第３の動作では、VSL電圧#n，#n+1、及び、#n+2が、異なる電圧V33，V32，V31に、それぞれ設定されるため、P相（及びD相）において、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のコンパレータ出力#n，#n+1、及び、#n+2は、異なるタイミングで反転する（LレベルからHレベルになる）。
【０３１８】
すなわち、P相において、コンパレータ出力#n，#n+1、及び、#n+2は、それぞれ、参照信号の電圧が電圧V33，V32，V31になる、異なるタイミングで反転する。
【０３１９】
第３の動作では、以上のように、参照信号の整定期間の異なるタイミングで、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理が行われる。
【０３２０】
その結果、第３の動作では、コンパレータ出力#n，#n+1、及び、#n+2が、1個のコンパレータごとに、異なるタイミングで反転するので、多数の列のコンパレータ出力が一斉に反転することに起因して、AD変換結果に誤差が生じ、ひいては、イメージセンサ２で得られる画像の画質が劣化することを防止することができる。
【０３２１】
その他、第３の動作では、第２の動作と同様の効果を奏することができる。
【０３２２】
＜イメージセンサ２の第４の動作＞
【０３２３】
図１３は、コンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるイメージセンサ２の動作としての第４の動作を説明する図である。
【０３２４】
すなわち、図１３は、第４の動作時のイメージセンサ２での参照信号及びオートゼロパルスの信号伝搬の様子を模式的に示している。
【０３２５】
図１３では、図８と同様に、参照信号出力部３３が、水平方向に配線された参照信号線３３Ａの左端に設けられており、参照信号出力部３３が出力する参照信号は、参照信号線３３Ａ上を、左側から右側に伝搬していく。
【０３２６】
但し、図１３では、オートゼロ制御部３２が、水平方向に配線されたオートゼロ信号線３２Ａの左端と右端との間の任意の位置、すなわち、図１３では、コンパレータ６１ｎ＋１と６１ｎ＋２との間に対応するオートゼロ信号線３２Ａ上の位置に設けられている。
【０３２７】
したがって、第４の動作では、オートゼロ制御部３２が出力するオートゼロパルスは、コンパレータ６１１ないし６１ｎ＋１については、オートゼロ信号線３２Ａを、参照信号とは逆の右側から左側に伝搬し、コンパレータ６１ｎ＋２ないし６１Ｎについては、オートゼロ信号線３２Ａを、参照信号と同様の左側から右側に伝搬する。
【０３２８】
第４の動作では、オートゼロ制御部３２の右側にあるコンパレータ６１ｎ＋２ないし６１Ｎについては、図８ないし図１０で説明した第２の動作と同様に、オートゼロ処理が、参照信号の整定期間の異なるタイミングで実行されるように、オートゼロ処理が制御される。
【０３２９】
さらに、第４の動作では、オートゼロ制御部３２の左側にあるコンパレータ６１１ないし６１ｎ＋１については、図１１及び図１２で説明した第３の動作と同様に、オートゼロ処理が、参照信号の整定期間の異なるタイミングで実行されるように、オートゼロ処理が制御される。
【０３３０】
したがって、第４の動作では、第２及び第３の動作の場合と同様に、多数の列のコンパレータ出力が一斉に反転することに起因して、AD変換結果に誤差が生じ、ひいては、イメージセンサ２で得られる画像の画質が劣化することを防止することができる。
【０３３１】
その他、第４の動作では、第２及び第３の動作と同様の効果を奏することができる。
【０３３２】
＜イメージセンサ２の第５の動作＞
【０３３３】
図１４は、コンパレータ出力#n，#n+1、及び、#n+2の反転タイミングをばらつかせるイメージセンサ２の動作としての第５の動作を説明する図である。
【０３３４】
イメージセンサ２が第５の動作を行う場合、１本のオートゼロ信号線３２Ａに代えて、複数のオートゼロ信号線３２Ａ１，３２Ａ２，３２Ａ３，・・・が設けられる。
【０３３５】
図１４では、３本のオートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３が設けられている。
【０３３６】
図１４では、図８と同様に、参照信号出力部３３が、水平方向に配線された参照信号線３３Ａの左端に設けられており、参照信号出力部３３が出力する参照信号は、参照信号線３３Ａ上を、左側から右側に伝搬していく。
【０３３７】
さらに、図１４では、オートゼロ制御部３２が、水平方向に配線された３本のオートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３の左端に設けられており、オートゼロ制御部３２が出力するオートゼロパルスは、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３のそれぞれを、参照信号と同様に左側から右側に伝搬していく。
【０３３８】
さらに、図１４では、オートゼロ信号線３２Ａ１は、例えば、N個のコンパレータ６１１ないし６１Ｎのうちの、1,4,7,...,3j+1,...個目のコンパレータに接続され(j=0,1,...)、オートゼロ信号線３２Ａ２は、例えば、N個のコンパレータ６１１ないし６１Ｎのうちの、2,5,8,...,3j+2,...個目のコンパレータに接続されている。さらに、オートゼロ信号線３２Ａ３は、例えば、N個のコンパレータ６１１ないし６１Ｎのうちの、3,6,9,...,3j+3,...個目のコンパレータに接続されている。
【０３３９】
なお、図１４では、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２には、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３が、それぞれ接続されている。
【０３４０】
第５の動作では、オートゼロ制御部３２は、オートゼロ処理が、参照信号の整定期間に実行されるように、オートゼロパルスを、３本のオートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３に出力する。
【０３４１】
さらに、第５の動作では、オートゼロ制御部３２は、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３のそれぞれに、参照信号の整定期間の異なるタイミングで、オートゼロパルスを出力する。
【０３４２】
したがって、第５の動作では、N個のコンパレータ６１１ないし６１Ｎの並びの1個のコンパレータごとに、（3個のコンパレータの周期で、）オートゼロパルスが到達するタイミングがずれる。
【０３４３】
第５の動作では、以上のように、複数としての３本のオートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３を設けるとともに、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３を、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ接続し、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３のそれぞれに、参照信号の整定期間の異なるタイミングで、オートゼロパルスを出力する。これにより、これにより、1個のコンパレータごとに、オートゼロ処理が異なるタイミングで実行されるように、オートゼロ処理が制御される。
【０３４４】
なお、例えば、N個のコンパレータ６１１ないし６１Ｎのうちの、1及び2個目のコンパレータをオートゼロ信号線３２Ａ１に接続し、3及び4個目のコンパレータをオートゼロ信号線３２Ａ２に接続し、5及び6個目のコンパレータをオートゼロ信号線３２Ａ３に接続し、7及び8個目のコンパレータをオートゼロ信号線３２Ａ１に接続し、以下同様の接続を接続を行うことで、隣接する2個のコンパレータごとに、オートゼロパルスが到達するタイミングをずらすことができる。
【０３４５】
また、例えば、N個のコンパレータ６１１ないし６１Ｎのうちの、1ないし3個目のコンパレータをオートゼロ信号線３２Ａ１に接続し、4ないし6個目のコンパレータをオートゼロ信号線３２Ａ２に接続し、7ないし9個目のコンパレータをオートゼロ信号線３２Ａ３に接続し、10ないし12個目のコンパレータをオートゼロ信号線３２Ａ１に接続し、以下同様の接続を接続を行うことで、隣接する3個のコンパレータごとに、オートゼロパルスが到達するタイミングをずらすことができる。
【０３４６】
なお、イメージセンサ２が第５の動作を行う場合、オートゼロ制御部３２は、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３の左端に設けるのではなく、第３の動作時のように、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３の右端に設けることができる。
【０３４７】
また、第５の動作時において、オートゼロ制御部３２は、第４の動作時のように、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３の左端と右端との間の任意の位置に設けることができる。
【０３４８】
さらに、第５の動作時では、オートゼロ制御部３２において、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３のそれぞれに、参照信号の整定期間の異なるタイミングで、オートゼロパルスを出力する他、第２の動作時と同様にして、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３のそれぞれを伝搬するオートゼロパルスを、参照信号よりも早く又は遅く伝搬させることで、コンパレータに到達するタイミングをずらすことができる。
【０３４９】
図１５は、イメージセンサ２の第５の動作の詳細を説明する図である。
【０３５０】
参照信号出力部３３は、図７の場合と同様に、画素１１ｍ，ｎのリセット後に、参照信号を所定の電圧に上昇させる。
【０３５１】
図１５の第５の動作では、図９の第２の動作と同様に、参照信号の電圧が上昇を開始し、所定の電圧に安定するまでの整定期間の異なるタイミングで、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理が行われるように、オートゼロパルス#n，#n+1、及び、#n+2が、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ供給される。
【０３５２】
但し、第５の動作では、複数としての３本のオートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３を設けるとともに、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３を、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２に、それぞれ接続し、オートゼロ信号線３２Ａ１，３２Ａ２、及び、３２Ａ３のそれぞれに、参照信号の整定期間の異なるタイミングで、オートゼロパルスを出力する。
【０３５３】
その結果、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２では、参照信号の整定期間の異なるタイミングにおいて、オートゼロ処理が行われる。かかるオートゼロ処理によって、VSL電圧#n，#n+1、及び、#n+2は、参照信号の異なる電圧に一致するように設定される。
【０３５４】
すなわち、参照信号の整定期間における、コンパレータ６１ｎ＋２，６１ｎ＋１、及び、６１ｎのオートゼロ処理が行われるタイミングを、それぞれ、T51，T52，T53と表すとともに(T51<T52<T53)、タイミングT51，T52，T53での参照信号の電圧を、それぞれ、V51，V52，V53と表すこととすると(V51<V52<V53)、VSL電圧#n，#n+1、及び、#n+2は、それぞれ、参照信号の異なる電圧V51，V52，V53に、それぞれ一致するように設定される。
【０３５５】
以上のように、第５の動作では、VSL電圧#n，#n+1、及び、#n+2が、異なる電圧V51，V52，V53に、それぞれ設定されるため、P相（及びD相）において、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のコンパレータ出力#n，#n+1、及び、#n+2は、異なるタイミングで反転する（LレベルからHレベルになる）。
【０３５６】
すなわち、P相において、コンパレータ出力#n，#n+1、及び、#n+2は、それぞれ、参照信号の電圧が電圧V51，V52，V53になる、異なるタイミングで反転する。
【０３５７】
第５の動作では、以上のように、参照信号の整定期間の異なるタイミングで、コンパレータ６１ｎ，６１ｎ＋１、及び、６１ｎ＋２のオートゼロ処理が行われる。
【０３５８】
その結果、第５の動作では、コンパレータ出力#n，#n+1、及び、#n+2が、1個のコンパレータごとに、異なるタイミングで反転するので、多数の列のコンパレータ出力が一斉に反転することに起因して、AD変換結果に誤差が生じ、ひいては、イメージセンサ２で得られる画像の画質が劣化することを防止することができる。
【０３５９】
その他、第５の動作では、第２ないし４の動作と同様の効果を奏することができる。
【０３６０】
＜コンパレータ６１ｎのコンパレータ出力の反転タイミングのばらつき量の調整＞
【０３６１】
図１６は、オートゼロ処理が参照信号の整定期間に実行される場合の、コンパレータ６１ｎのコンパレータ出力の反転タイミングのばらつき量を調整する調整方法を説明する図である。
【０３６２】
参照信号線３３Ａやコンパレータ６１ｎの容量Cと配線抵抗RとからなるRC回路の影響により、参照信号線３３Ａを伝搬する参照信号には、整定期間（整定時間）が生じる。
【０３６３】
整定期間の参照信号（の電圧）Vは、参照信号線３３Ａやコンパレータ６１ｎの容量Cと配線抵抗Rとの積RCを用い、式（１）で表すことができる。
【０３６４】
V=Vaz(1-exp(-t/(RC))
・・・（１）
【０３６５】
ここで、Vazは、整定期間が経過した後の参照信号の電圧、すなわち、オートゼロ処理後の立ち上がりきった参照信号の電圧を表す。expは、ネイピア数を表し、tは、参照信号の立ち上がりの開始タイミングを0とする時刻（時間）を表す。
【０３６６】
いま、イメージセンサ２の、ある第１の列において、整定期間の終了時にオートゼロ処理が行われたこととすると、すなわち、参照信号の電圧Vが電圧Vazになったのと同時に、オートゼロ処理が行われたこととすると、第１の列のVSL電圧は、オートゼロ処理時の参照信号の電圧Vazに一致するように設定される。
【０３６７】
この場合、P相において、参照信号が電圧Vaz（未満）になったときに、第１の列のコンパレータ出力は、反転する。
【０３６８】
一方、オートゼロ処理が、時刻Δt、すなわち、参照信号の立ち上がりの開始タイミングからΔtだけ経過した整定期間内のタイミングで行われた場合、オートゼロ処理後の参照信号V'は、式（１）のtをΔtに置き換えた式（２）で表すことができる。
【０３６９】
V'=Vaz(1-exp(-Δt/(RC))
・・・（２）
【０３７０】
したがって、イメージセンサ２の第１の列とは異なる第２の列において、時刻Δtにオートゼロ処理が行われた場合、第２の列のVSL電圧は、オートゼロ処理時の参照信号の電圧V'=Vaz(1-exp(-Δt/(RC))に一致するように設定される。
【０３７１】
この場合、P相において、参照信号が電圧V'（未満）になったときに、第２の列のコンパレータ出力は、反転する。
【０３７２】
第１の列のコンパレータ出力が反転するときの参照信号と、第２の列のコンパレータ出力が反転するときの参照信号との電圧の差ΔVは、電圧Vazから式（２）を減算する式（３）で表すことができる。
【０３７３】
ΔV=Vaz-V'
=Vaz×exp(-Δt/(RC))
・・・（３）
【０３７４】
P相の参照信号の振幅（最大値と最小値との差）を、Vfsと表し、P相のカウント数をPcnと表すこととすると、電圧の差ΔVに対する、ADC３１ｎでのAD変換結果（カウント値）の差ΔDは、式（３）を、(Vfs/Pcn)で除算した式（４）で表すことができる。
【０３７５】
ΔD=ΔV/(Vfs/Pcn)
=Vaz×exp(-Δt/(RC))/(Vfs/Pcn)
・・・（４）
【０３７６】
また、カウンタ６２ｎがカウントするクロックの周波数を、Fcnと表すこととすると、式（４）のAD変換結果（カウント値）の差ΔDに対応する、カウンタ６２ｎのカウント時間の差、すなわち、第１の列と第２の列とのコンパレータ出力の反転タイミングのばらつき量（カウント時間に換算した値）ΔCNTは、式（４）を、Fcnで除算した式（５）で表すことができる。
【０３７７】
ΔCNT=ΔD/Fcn
=(Vaz×exp(-Δt/(RC))/(Vfs/Pcn))/Fcn
・・・（５）
【０３７８】
式（５）によれば、コンパレータ出力の反転タイミングのばらつき量△CNTは、オートゼロ処理を行う時刻Δtに依存する。
【０３７９】
したがって、コンパレータ出力の反転タイミングのばらつき量△CNTは、オートゼロ処理を行う時刻Δtを調整することにより、容易に制御することができる。
【０３８０】
図１７は、オートゼロ処理が参照信号の整定期間に実行される場合に、イメージセンサ２のアナログゲインが変化したときのコンパレータ出力の反転タイミングのばらつき量を説明する図である。
【０３８１】
いま、イメージセンサ２のアナログゲイン（又はISO感度）が所定のゲインAである場合の参照信号が、図１７に示した参照信号であることとする。
【０３８２】
アナログゲインが所定のゲインAである場合の参照信号を、V1と表すこととすると、整定期間の参照信号V1は、式（１）と同様の式（６）で表すことができる。
【０３８３】
V1=Vaz(1-exp(-t/(RC))
・・・（６）
【０３８４】
したがって、アナログゲインが所定のゲインAである場合の参照信号V1について、イメージセンサ２の第１の列と第２の列とのコンパレータ出力の反転タイミングのばらつき量（カウント値に換算した値）を、ΔCNT1と表すこととすると、ばらつき量△CNT1は、式（５）と同様の式（７）で表すことができる。
【０３８５】
ΔCNT1=(Vaz×exp(-Δt/(RC))/(Vfs/Pcn))/Fcn
・・・（７）
【０３８６】
一方、アナログゲインを、所定のゲインAからG倍してゲインAGとした場合の参照信号を、V2と表すこととすると、整定期間の参照信号V2は、式（６）を1/G倍した式（８）で表すことができる。
【０３８７】
V2=Vaz/G(1-exp(-t/(RC))
・・・（８）
【０３８８】
なお、図１７では、Gは、1より大になっており、ゲインAGは、ゲインGよりも高ゲインになっている。アナログゲインがゲインGから高ゲインAGになると、参照信号のスロープの傾きは、ゲインGの場合よりも緩やかになる。
【０３８９】
アナログゲインがゲインAGである場合には、P相の参照信号の振幅（最大値と最小値との差）が、Vfs/AGになる。したがって、アナログゲインがゲインAGである場合の、第１の列と第２の列とのコンパレータ出力の反転タイミングのばらつき量（カウント時間に換算した値）を、△CNT2と表すこととすると、ばらつき量ΔCNT2は、式（５）に従い、式（９）で表すことができる。
【０３９０】
ΔCNT2=(Vaz/G×exp(-Δt/(RC))/((Vfs/Pcn)/G))/Fcn
=(Vaz×exp(-Δt/(RC))/(Vfs/Pcn))/Fcn
・・・（９）
【０３９１】
アナログゲインがゲインAである場合の、式（７）のコンパレータ出力の反転タイミングのばらつき量△CNT1と、アナログゲインがゲインAGである場合の、式（９）のコンパレータ出力の反転タイミングのばらつき量△CNT2とは、同一である。したがって、オートゼロ処理が参照信号の整定期間に実行される場合には、イメージセンサ２のアナログゲインが変化しても、コンパレータ出力の反転タイミングのばらつき量は変化しない。
【０３９２】
ここで、例えば、イメージセンサ２によって、黒地の中に、一部、白い領域があるような画像を撮影した場合に、白い領域の左右方向に、白が浮き上がったようなグレーの領域が生じるストリーキングと呼ばれる画質劣化が生じることがある。
【０３９３】
ストリーキングは、そのストリーキングの量（程度）が既知であれば、補正しやすいが、ストリーキングの量がばらつく場合には、補正しにくくなる。
【０３９４】
コンパレータ出力の反転タイミングのばらつき量が変化する場合には、ストリーキングの量が変化することがあり、ストリーキングの補正に悪影響を与える。
【０３９５】
オートゼロ処理が参照信号の整定期間に実行される場合には、イメージセンサ２のアナログゲインが変化しても、コンパレータ出力の反転タイミングのばらつき量は変化しないので、ストリーキングの補正に悪影響を与えることはない。
【０３９６】
なお、上述の第１ないし第３の方法では、アナログゲインを変えると、コンパレータ出力の反転タイミングのばらつき量が変化し、ストリーキングの補正に悪影響を与えることがある。
【０３９７】
さらに、上述の第１ないし第３の方法において、アナログゲインを変えた場合に、コンパレータ出力の反転タイミングのばらつき量を変化させないようにするには、アナログゲインの変更に応じて、参照信号やVSL電圧をオフセットするオフセット量を調整する必要があり、制御が煩雑になる。
【０３９８】
これに対して、イメージセンサ２では、アナログゲインを変えても、コンパレータ出力の反転タイミングのばらつき量が変化しないので、ストリーキングの補正に悪影響を与えることはなく、第１ないし第３の方法のように、煩雑な制御を行う必要もない。
【０３９９】
＜イメージセンサの使用例＞
【０４００】
図１８は、上述のイメージセンサ２を使用する使用例を示す図である。
【０４０１】
上述したイメージセンサ２は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０４０２】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０４０３】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０４０４】
また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
【０４０５】
なお、本技術は、以下のような構成をとることができる。
【０４０６】
＜１＞
レベルが変化する参照信号を出力する参照信号出力部と、
電気信号と、前記参照信号とを比較するコンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部と
を備える処理装置。
＜２＞
前記参照信号出力部は、前記参照信号を、複数のコンパレータに供給し、
前記オートゼロ制御部は、前記複数のコンパレータの並びの1個のコンパレータごとに、又は、隣接する2個以上のコンパレータごとに、前記オートゼロ処理が異なるタイミングで実行されるように、前記オートゼロ処理を制御する
＜１＞に記載の処理装置。
＜３＞
前記オートゼロ制御部が、前記複数のコンパレータに前記オートゼロ処理を実行させるためのオートゼロ信号を出力し、
前記オートゼロ信号が、前記参照信号が伝搬するよりも早く又は遅く伝搬する
ように構成された＜２＞に記載の処理装置。
＜４＞
前記オートゼロ信号が伝搬する方向と、前記参照信号が伝搬する方向とが、異なる
ように構成された＜３＞に記載の処理装置。
＜５＞
前記オートゼロ制御部は、前記複数のコンパレータに前記オートゼロ処理を実行させるための複数のオートゼロ信号を、異なるタイミングで出力する
＜２＞ないし＜４＞のいずれかに記載の処理装置。
＜６＞
前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求めるカウンタをさらに備える
＜１＞ないし＜５＞のいずれかに記載の処理装置。
＜７＞
レベルが変化する参照信号を出力し、
電気信号と、前記参照信号とを比較するコンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御する
ステップを含む処理方法。
＜８＞
光電変換を行う光電変換素子を有し、電気信号を出力する複数の画素と、
レベルが変化する参照信号を出力する参照信号出力部と、
前記電気信号と、前記参照信号とを比較する複数のコンパレータと、
前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求める複数のカウンタと、
前記コンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部と
を備えるイメージセンサ。
＜９＞
光を集光する光学系と、
光を受光し、画像を撮像するイメージセンサと
を備え、
前記イメージセンサは、
光電変換を行う光電変換素子を有し、電気信号を出力する複数の画素と、
レベルが変化する参照信号を出力する参照信号出力部と、
前記電気信号と、前記参照信号とを比較する複数のコンパレータと、
前記コンパレータの、前記電気信号と前記参照信号との比較結果に基づいて、前記電気信号と前記参照信号とが一致するまでの、前記参照信号の変化に要する時間をカウントすることにより得られるカウント値を、前記電気信号のAD(Analog Digital)変換結果として求める複数のカウンタと、
前記コンパレータの出力として、前記電気信号と前記参照信号とが一致している旨の比較結果が得られるように、前記コンパレータを設定するオートゼロ処理が、前記参照信号が整定する整定期間に実行されるように、前記オートゼロ処理を制御するオートゼロ制御部と
を有する
電子機器。
【符号の説明】
【０４０７】
１  光学系，  ２  イメージセンサ，  ３  メモリ，  ４  信号処理部，  ５  出力部，  ６  制御部，  １０  画素アレイ，  １１１，１ないし１１Ｍ，Ｎ  画素，  ２０  制御部，  ２１  画素駆動部，  ２２  列並列AD変換部，  ３１１ないし３１Ｎ  ADC，  ３２  オートゼロ制御部，  ３２Ａ  オートゼロ信号線，  ３３  参照信号出力部，  ３３Ａ  参照信号線，  ３４  クロック出力部，  ３４Ａ  クロック信号線，  ４１１ないし４１Ｍ  画素信号線，  ４２１ないし４２Ｎ  VSL，  ４３１ないし４３Ｎ  電流源，  ５１  PD，  ５２  転送Tr，  ５３  FD，  ５４  リセットTr，  ５５  増幅Tr，  ５６  選択Tr，  ６１１ないし６１Ｎ  コンパレータ，  ６２１ないし６２Ｎ  カウンタ，  ７１，７２  コンデンサ，  ７３  差動アンプ，  ７４  出力アンプ，  ８１ないし８４  FET，  ８５，８６  スイッチ，  ８９  電流源，  ９１，９２  FET，  ９３  スイッチ，  ９４  コンデンサ，  １０１  バッファ，  １０２  遅延素子
【図１】
2016092662.tif 000003
【図２】
2016092662.tif 000004
【図３】
2016092662.tif 000005
【図４】
2016092662.tif 000006
【図５】
2016092662.tif 000007
【図６】
2016092662.tif 000008
【図７】
2016092662.tif 000009
【図８】
2016092662.tif 000010
【図９】
2016092662.tif 000011
【図１０】
2016092662.tif 000012
【図１１】
2016092662.tif 000013
【図１２】
2016092662.tif 000014
【図１３】
2016092662.tif 000015
【図１４】
2016092662.tif 000016
【図１５】
2016092662.tif 000017
【図１６】
2016092662.tif 000018
【図１７】
2016092662.tif 000019
【図１８】
2016092662.tif 000020