(57)【要約】【課題】アナログデジタル変換用参照信号のリセット時にリセット電流が流れる配線の許容電流密度に対するマージンを確保することができる固体撮像装置を提供することを課題とする。【解決手段】固体撮像装置は、光電変換により生成したアナログ信号を出力する画素部と、前記アナログ信号をデジタル信号に変換するアナログデジタル変換器とを有し、前記アナログデジタル変換器は、参照信号を生成する参照信号発生部を有し、前記アナログ信号及び前記参照信号を比較し、前記参照信号発生部は、容量素子（４３）と、前記容量素子の電荷を放出させるリセット部（４４）とを有し、前記リセット部は、第１のリセット期間では第１の電流量で前記容量素子の電荷を放出させ、前記第１のリセット期間の後の第２のリセット期間では前記第１の電流量とは異なる第２の電流量で前記容量素子の電荷を放出させることを特徴とする。【選択図】図５
2016082392.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により生成したアナログ信号を出力する画素部と、
前記アナログ信号をデジタル信号に変換するアナログデジタル変換器とを有し、
前記アナログデジタル変換器は、参照信号を生成する参照信号発生部を有し、前記アナログ信号及び前記参照信号を比較し、
前記参照信号発生部は、容量素子と、前記容量素子の電荷を放出させるリセット部とを有し、
前記リセット部は、第１のリセット期間では第１の電流量で前記容量素子の電荷を放出させ、前記第１のリセット期間の後の第２のリセット期間では前記第１の電流量とは異なる第２の電流量で前記容量素子の電荷を放出させることを特徴とする固体撮像装置。
【請求項２】
光電変換により生成したアナログ信号を出力する画素部と、
前記アナログ信号をデジタル信号に変換するアナログデジタル変換器とを有し、
前記アナログデジタル変換器は、参照信号を生成する参照信号発生部を有し、前記アナログ信号及び前記参照信号を比較し、
前記参照信号発生部は、容量素子と、前記容量素子の電荷を放出させるリセット部とを有し、
前記リセット部は、前記容量素子の電荷を放出させる電流源を有することを特徴とする固体撮像装置。
【請求項３】
前記リセット部は、
前記容量素子に接続される第１のリセットスイッチ及び電流源の直列接続回路と、
前記容量素子に接続される第２のリセットスイッチとを有することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記リセット部は、前記容量素子に並列に接続される第１のリセットスイッチ及び電流源の直列接続回路を有することを特徴とする請求項２記載の固体撮像装置。
【請求項５】
前記リセット部は、
前記容量素子に接続される第１のリセットスイッチ及び抵抗の直列接続回路と、
前記容量素子に接続される第２のリセットスイッチとを有することを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記リセット部は、前記容量素子に並列に接続されるトランジスタを有し、前記トランジスタの制御ノードの電位を切り替えることで電流を切り替えることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項７】
前記リセット部は、
前記容量素子に並列に接続される第１のリセットスイッチと、
前記第１のリセットスイッチに直列に接続される第２のリセットスイッチ及び第１の抵抗の並列接続回路と、
前記第２のリセットスイッチ及び前記第１の抵抗の並列接続回路に直列に接続される第３のリセットスイッチ及び第２の抵抗の並列接続回路とを有することを特徴とする請求項１記載の固体撮像装置。
【請求項８】
前記参照信号発生部は、前記容量素子の電圧に応じて、前記リセット部を前記第１の電流量から前記第２の電流量に切り替える制御回路を有することを特徴とする請求項１、５及び７のいずれか１項に記載の固体撮像装置。
【請求項９】
光電変換により生成したアナログ信号を出力する画素部と、
前記アナログ信号をデジタル信号に変換するアナログデジタル変換器とを有する固体撮像装置の駆動方法であって、
前記アナログデジタル変換器は、参照信号を生成する参照信号発生部を有し、前記アナログ信号及び前記参照信号を比較し、
前記参照信号発生部は、容量素子と、前記容量素子の電荷を放出させるリセット部とを有し、
前記リセット部により、第１のリセット期間では第１の電流量で前記容量素子の電荷を放出させるステップと、
前記リセット部により、前記第１のリセット期間の後の第２のリセット期間では前記第１の電流量とは異なる第２の電流量で前記容量素子の電荷を放出させるステップと
を有することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び固体撮像装置の駆動方法に関する。
【背景技術】
【０００２】
アナログデジタル変換回路を内蔵したＣＭＯＳイメージセンサは、デジタルカメラなど画像入力機器に利用されている。アナログデジタル変換用の参照信号発生回路として、容量素子にて定電流を積分し、参照信号を発生するものが特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３３３０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アナログデジタル変換用参照信号のリセット時には、容量に積分された電荷が、リセットスイッチを介して、大きなリセット電流として回路内に流れる。このリセット電流は、内部配線及びワイヤ配線の許容電流密度に対するマージンを狭める。また、リセット電流により、回路の基準電位が変動した際には、固定パターンノイズ及びランダムノイズが増加するためこの改善が望まれる。
【０００５】
本発明の目的の１つは、アナログデジタル変換用参照信号のリセット時にリセット電流が流れる配線の許容電流密度に対するマージンを確保することができる固体撮像装置及び固体撮像装置の駆動方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、光電変換により生成したアナログ信号を出力する画素部と、前記アナログ信号をデジタル信号に変換するアナログデジタル変換器とを有し、前記アナログデジタル変換器は、参照信号を生成する参照信号発生部を有し、前記アナログ信号及び前記参照信号を比較し、前記参照信号発生部は、容量素子と、前記容量素子の電荷を放出させるリセット部とを有し、前記リセット部は、第１のリセット期間では第１の電流量で前記容量素子の電荷を放出させ、前記第１のリセット期間の後の第２のリセット期間では前記第１の電流量とは異なる第２の電流量で前記容量素子の電荷を放出させることを特徴とする。
【発明の効果】
【０００７】
アナログデジタル変換用参照信号のリセット時にリセット電流が流れる配線の許容電流密度に対するマージンを確保することができる。
【図面の簡単な説明】
【０００８】
【図１】固体撮像装置の構成例を示す図である。
【図２】第１の実施形態のリセット部を示す回路図である。
【図３】第１の実施形態の動作を説明するタイミングチャートである。
【図４】第２の実施形態の回路図及びタイミングチャートである。
【図５】第３の実施形態の回路図及びタイミングチャートである。
【図６】第４の実施形態の回路図及びタイミングチャートである。
【図７】第５の実施形態の回路図及びタイミングチャートである。
【図８】第６の実施形態の回路図及びタイミングチャートである。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は本発明の第１の実施形態による固体撮像装置の構成例を示す図であり、図３（ａ）及び（ｂ）は固体撮像装置の駆動方法を示すタイミングチャートである。固体撮像装置は、画素部１と、読み出し回路２と、比較部３と、参照信号を発生する参照信号発生部４と、記憶部５と、カウンタ回路６と、水平走査回路７と、垂直走査回路８と、信号処理回路９とを有する。画素部１は、２次元行列状に配列される複数の画素を有し、光電変換により生成したアナログ信号を出力する。画素は、光電変換素子を有し、入射光に応じたアナログ信号を出力する。複数の読み出し回路２は、画素の各列に対応して設けられる。複数の比較部３も、画素の各列に対応して設けられる。複数の記憶部５も、画素の各列に対応して設けられる。
【００１０】
垂直走査回路８は、画素部１内の画素の行を順に選択する。選択された各列の画素は、それぞれ、入射光に応じたアナログ信号を複数の読み出し回路２に出力する。複数の読み出し回路２は、それぞれ、画素部１内の各列の画素から読み出されるアナログ信号を増幅し、複数の比較部３に出力する。複数の比較部３は、それぞれ、複数の読み出し回路２により増幅されたアナログ信号と、参照信号発生部４で生成されるランプ波形の参照信号（図３（ａ）及び（ｂ））とを入力する。複数の比較部３の各々は、差動入力比較器を含み、アナログ信号と参照信号との電圧の大きさを比較して、信号電圧の大小関係が反転する時にハイレベルからローレベル又はローレベルからハイレベルに出力を遷移させる。参照信号発生部４は、複数の比較部３に共通に接続され、参照信号を生成する。カウンタ回路６は、複数の記憶部５に共通に接続され、参照信号発生部４からの参照信号のランプ波形の生成開始時刻ｔ１（図３（ａ）及び（ｂ））にカウント動作を開始し、カウント値を複数の記憶部５に出力する。複数の記憶部５は、それぞれ、複数の比較部３のうちの対応する列の比較部３の出力電位が反転するタイミングで、カウンタ回路６から出力されるカウント値をデジタルデータとして記憶する。複数の記憶部５に記憶された各列のデジタルデータは、水平走査回路７の制御により、信号処理回路９に順次転送される。これら画素部１からのアナログ信号の読み出しに関わる一連の動作は、垂直走査回路８で画素部１の画素行を選択しながら行われる。アナログデジタル変換器は、比較部３、参照信号発生部４、記憶部５及びカウンタ回路６を有し、読み出し回路２が出力するアナログ信号をデジタル信号に変換する。
【００１１】
図２は、参照信号発生部４の構成例を示す回路図である。参照信号発生部４は、参照信号発生スイッチ４１と、電流源４２と、容量素子４３と、リセット部４４とを有する。電流源４２及び参照信号発生スイッチ４１の直列接続回路は、電源電圧ノードＶＤＤ及び出力ノードＯＵＴ間に接続される。容量素子４３は、出力ノードＯＵＴ及びグランド電位ノード間に接続される。参照信発生部４の出力ノードＯＵＴは、複数の比較部３に接続されている。参照信号発生部４は、電流源４２からの電流により容量４３を充電することでランプ波形の参照信号を発生する。リセット部４４は、参照信号のリセット部として、第２のリセットスイッチ４４ａと、第１のリセットスイッチ４４ｂと、電流源４４ｆとを有し、容量素子４３の電荷を放出させる。第２のリセットスイッチ４４ａは、出力ノードＯＵＴ及びグランド電位ノード間に接続され、容量素子４３に並列に接続される。第１のリセットスイッチ４４ｂ及び電流源４４ｆの直列接続回路は、出力ノードＯＵＴ及びグランド電位ノード間に接続される。
【００１２】
図３（ａ）は、本実施形態による図２の参照信号発生部４の動作を説明するためのタイミングチャートである。参照信号発生スイッチ４１とリセットスイッチ４４ａとリセットスイッチ４４ｂは、制御信号がハイレベルの時に導通状態となり、制御信号がローレベルの時に非導通状態となる。参照信号は、図２の容量素子４３に接続される出力ノードＯＵＴの信号である。リセット電流は、リセット部４４に流れる電流である。
【００１３】
時刻ｔ１では、参照信号発生スイッチ４１が非導通状態から導通状態に変化し、電流源４２の電流が容量素子４３で積分される。その積分された電位上昇が参照信号として出力される。また、時刻ｔ１では、リセットスイッチ４４ａ及び４４ｂは、導通状態から非導通状態に変化する。
【００１４】
次に、時刻ｔ２では、参照信号発生スイッチ４１が導通状態から非導通状態に変化し、容量素子４３での電荷の充電が停止する。時刻ｔ１から時刻ｔ２までの参照信号の変化が、アナログデジタル変換に必要な参照信号である。
【００１５】
また、時刻ｔ２では、リセットスイッチ４４ｂが非導通状態から導通状態に変化し、容量素子４３に充電されている電荷は、電流源４４ｆを介して放出され、参照信号のリセットが開始する。時刻ｔ２〜ｔ３では、電流源４４ｆにより、定電流のリセット電流が流れる。
【００１６】
次に、時刻ｔ３では、リセットスイッチ４４ａが非導通状態から導通状態に変化し、リセットスイッチ４４ａを介して容量素子４３の残留電荷が放出され、参照信号が短時間にリセットされる。
【００１７】
以上のように、時刻ｔ２〜ｔ３の第１のリセット期間では、リセット部４４は、第１の電流量で容量素子４３の電荷を放出させる。その後、時刻ｔ３以降の第２のリセット期間では、リセット部４４は、上記の第１の電流量とは異なる第２の電流量で容量素子４３の電荷を放出させる。第２の電流量は、第１の電流量よりピーク電流量が大きい。
【００１８】
図３（ｂ）は、比較例による図２の参照信号発生部４の動作を説明するためのタイミングチャートである。図２のリセットスイッチ４４ｂ及び電流源４４ｆは、使用されない。時刻ｔ１の動作は、図３（ａ）の動作と同じである。時刻ｔ２では、スイッチ４４ａが非導通状態から導通状態に変化する。この際、スイッチ４４ａの両電極の電位差が大きいため、大きなリセット電流が流れてしまい、２つの課題が発生する。第１の課題は、許容電流密度に対するマージンを狭め、信頼性が低下する点である。第２の課題は、大きなリセット電流により、電源電圧の変動が生じ、画像ノイズが発生しまう点である。
【００１９】
本実施形態は、図３（ａ）に示すように、時刻ｔ２〜ｔ３では、リセットスイッチ４４ａを非導通状態にし、リセットスイッチ４４ｂを導通状態にすることより、電流源４４ｆに電流が流れるので、リセット電流のピーク電流量を小さくことができる。
【００２０】
また、時刻ｔ３において、仮に、リセットスイッチ４４ａが非導通状態を維持すると、参照信号がリセットされるまでの時間が長時間になってしまう。そこで、時刻ｔ３では、リセットスイッチ４４ａを非導通状態から導通状態に変化させることにより、参照信号がリセットされるまでの時間を短縮することができる。
【００２１】
本実施形態は、容量素子４３の充電電荷を放出する際に、リセットスイッチ４４ｂを導通状態にする時刻ｔ２と、リセットスイッチ４４ａを導通状態にする時刻ｔ３とに時間差を設けることで、リセット部４４に流れるピークリセット電流を小さくすることができる。
【００２２】
（第２の実施形態）
図４（ａ）は、本発明の第２の実施形態による参照信号発生部４（図１）の構成例を示す回路図である。図４（ａ）の参照信号発生部４は、図２の参照信号発生部４に対して、第２のリセットスイッチ４４ａを削除したものである。リセット部４４は、第１のリセットスイッチ４４ｂ及び電流源４４ｆを有する。第１のリセットスイッチ４４ｂ及び電流源４４ｆの直列接続回路は、容量素子４３に並列に接続される。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００２３】
図４（ｂ）は、図４（ａ）の参照信号発生部４の動作を説明するためのタイミングチャートである。時刻ｔ１では、図３（ａ）と同様に、参照信号発生スイッチ４１が非導通状態から導通状態に変化し、参照信号に変化する。次に、時刻ｔ２では、参照信号スイッチ４１が導通状態から非導通状態に変化し、リセットスイッチ４４ｂが非導通状態から導通状態に変化する。電流源４４ｆに定電流が流れ、容量素子４３の充電電荷が放出され、参照信号はリセットされる。次に、時刻ｔ３では、リセットスイッチ４４ｂが導通状態から非導通状態に変化する。時刻ｔ２〜ｔ３では、リセット部４４は、定電流で容量素子４３の電荷を放出させる。このように、容量素子４３の充電電荷を電流源４４ｆのみによって放出することにより、リセット部４４に流れるリセット電流のピーク電流量を小さくすることができる。
【００２４】
（第３の実施形態）
図５（ａ）は、本発明の第３の実施形態による参照信号発生部４（図１）の構成例を示す回路図である。図５（ａ）の参照信号発生部４は、図２の参照信号発生部４に対して、電流源４４ｆの代わりに抵抗４４ｈを設けたものである。リセット部４４は、第１のリセットスイッチ４４ｂ、抵抗４４ｈ及び第２のリセットスイッチ４４ａを有する。抵抗４４は、第１のリセットスイッチ４４ｂに直列に接続される。第１のリセットスイッチ４４ｂ及び抵抗４４ｈの直列接続回路は、容量素子４３及び第２のリセットスイッチ４４ａに並列に接続される。第２のリセットスイッチ４４ａは、容量素子４３に並列に接続される。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００２５】
図５（ｂ）は、図５（ａ）の参照信号発生部４の動作を説明するためのタイミングチャートである。時刻ｔ１では、図３（ａ）と同様に、リセットスイッチ４４ａ及び４４ｂが導通状態から非導通状態に変化し、参照信号スイッチ４１が非導通状態から導通状態に変化する。これにより、参照信号の電位は上昇する。次に、時刻ｔ２では、図３（ａ）と同様に、リセットスイッチ４４ｂが非導通状態から導通状態に変化する。すると、抵抗４４ｈに電流が流れ、容量素子４３の充電電荷の放出が開始する。次に、時刻ｔ３では、図３（ａ）と同様に、リセットスイッチ４４ａが非導通状態から導通状態に変化する。すると、容量素子４３の残留電荷は、リセットスイッチ４４ａを介して放出され、参照信号の電位は、０Ｖまで急速に下降する。
【００２６】
以上のように、時刻ｔ２〜ｔ３の第１のリセット期間では、リセット部４４は、第１の電流量で容量素子４３の電荷を放出させる。その後、時刻ｔ３以降の第２のリセット期間では、リセット部４４は、上記の第１の電流量とは異なる第２の電流量で容量素子４３の電荷を放出させる。第２の電流量は、第１の電流量よりピーク電流量が大きい。
【００２７】
このように、容量素子４３の充電電荷を放出する際に、リセットスイッチ４４ｂを導通状態にする時刻ｔ２と、リセットスイッチ４４ａを導通状態にする時刻ｔ３とに時間差を設けることで、リセット部４４に流れるピークリセット電流を小さくすることができる。
【００２８】
（第４の実施形態）
図６（ａ）は、本発明の第４の実施形態による参照信号発生部４（図１）の構成例を示す回路図である。図６（ａ）の参照信号発生部４は、図２の参照信号発生部４に対して、リセット部４４の構成が異なる。リセット部４４は、Ｎチャネル電界効果トランジスタ（ＮＭＯＳ）４４ｇを有する。ＮＭＯＳ４４ｇは、ドレインが容量素子４３及び参照信号スイッチ４１の相互接続点に接続され、ゲートがゲート電圧Ｖｇのノードに接続され、ソースがグランド電位ノードに接続される。ＮＭＯＳ４４ｇは、容量素子４３に並列に接続される。ＮＭＯＳ４４ｇのゲート電圧Ｖｇは、複数の異なるゲート電圧Ｖｇ１又はＶｇ２になり、ＮＭＯＳ４４ｇのオン抵抗の値を変化させてＮＭＯＳ４４ｇに流れる電流を制限することができる。リセット部４４は、ＮＭＯＳ４４ｇのゲート（制御ノード）の電位Ｖｇを切り替えることで電流を切り替える。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００２９】
図６（ｂ）は、図６（ａ）の参照信号発生部４の動作を説明するためのタイミングチャートである。時刻ｔ１では、図３（ａ）と同様に、参照信号スイッチ４１が非導通状態から導通状態に変化する。これにより、参照信号の電位は上昇する。次に、時刻ｔ２では、ＮＭＯＳ４４ｇのゲート電圧Ｖｇが０ＶからＶｇ１に変化する。その時のＮＭＯＳ４４ｇのオン抵抗の値で決まる定電流が容量素子４３からＮＭＯＳ４４ｇに流れ、容量素子４３から充電電荷が放出され、参照信号の電位下降（リセット）が開始される。次に、時刻ｔ３では、ＮＭＯＳ４４ｇのゲート電圧ＶｇがＶｇ１からＶｇ２に変化する。その時のＮＭＯＳ４４ｇのオン抵抗の値で決まる定電流が容量素子４３からＮＭＯＳ４４ｇに流れ、容量素子４３から充電電荷が放出され、参照信号が電位下降（リセット）する。時刻ｔ４では、ＮＭＯＳ４４ｇのゲート電圧ＶｇがＶｇ２から０Ｖに変化する。
【００３０】
ゲート電圧Ｖｇ１は、ゲート電圧Ｖｇ２より低い。したがって、ゲート電圧ＶｇがＶｇ１の時のＮＭＯＳ４４ｇのオン抵抗は、ゲート電圧ＶｇがＶｇ２の時のＮＭＯＳ４４ｇのオン抵抗より大きい。時刻ｔ２〜ｔ３でＮＭＯＳ４４ｇに流れる電流は、時刻ｔ３〜ｔ４でＮＭＯＳ４４ｇに流れる電流より小さい。したがって、時刻ｔ２〜ｔ３の参照信号の電位下降の傾きは、時刻ｔ３〜ｔ４の参照信号の電位下降の傾きより緩やかである。
【００３１】
以上のように、時刻ｔ２〜ｔ３の第１のリセット期間では、リセット部４４は、第１の電流量で容量素子４３の電荷を放出させる。その後、時刻ｔ３〜ｔ４の第２のリセット期間では、リセット部４４は、上記の第１の電流量とは異なる第２の電流量で容量素子４３の電荷を放出させる。第２の電流量は、第１の電流量よりピーク電流量が大きい。
【００３２】
このように、容量素子４３の充電電荷を放出する際に、ＮＭＯＳ４４ｇのゲート電圧Ｖｇを制御してＮＭＯＳ４４ｇのオン抵抗の値を変化させ、ＮＭＯＳ４４ｇに流れる電流量を制限する。容量素子４３の充電電荷を複数の異なる電流量によって放出することで、リセット部４４に流れるリセット電流のピーク電流量を小さくすることができる。なお、ＮＭＯＳ４４ｇのゲート電圧Ｖｇ１及びＶｇ２の大小関係は、Ｖｇ１＞Ｖｇ２であっても、Ｖｇ１＜Ｖｇ２であってもよい。また、ここでは、ゲート電圧Ｖｇは２つの値をとっているが、ゲート電圧Ｖｇのとる値が３つ以上の値であってもよい。
【００３３】
例えば、Ｖｇ１＞Ｖｇ２とし、ゲート電圧Ｖｇ１は電流密度マージンが確保できる最大の電流値に制御し、時刻ｔ２〜ｔ３に充電電荷をできるかぎり放出する。時刻ｔ３では、ゲート電圧ＶｇをＶｇ２に切り替える。ゲート電圧Ｖｇ２は、リセット電流により生じる電源変動による画像ノイズが発生しないレベルに制限することで、時刻ｔ３〜ｔ４の期間では、読み出し回路２が画素部１から信号を読み出す期間にあてがうことが可能となる。
【００３４】
（第５の実施形態）
図７（ａ）は、本発明の第５の実施形態による参照信号発生部４（図１）の構成例を示す回路図である。図７（ａ）の参照信号発生部４は、図２の参照信号発生部４に対して、リセット部４４の構成が異なる。リセット部４４は、第１のリセットスイッチ４４ｃと、第２のリセットスイッチ４４ｄと、第３のリセットスイッチ４４ｅと、第１の抵抗４４ｉと、第２の抵抗４４ｊとを有する。第１のリセットスイッチ４４ｃは、参照信号スイッチ４１及び容量素子４３の相互接続点と抵抗４４ｉ及びリセットスイッチ４４ｄの相互接続点との間に接続される。第１のリセットスイッチ４４ｃは、容量素子４３に並列に接続される。第１の抵抗４４ｉ及び第２のリセットスイッチ４４ｄの並列接続回路と、第２の抵抗４４ｊ及び第３のリセットスイッチ４４ｅの並列接続回路は、第１のリセットスイッチ４４ｃ及びグランド電位ノード間に直列に接続される。第１の抵抗４４ｉ及び第２のリセットスイッチ４４ｄの並列接続回路は、第１のリセットスイッチ４４ｃに並列に接続される。第２の抵抗４４ｊ及び第３のリセットスイッチ４４ｅの並列接続回路は、第１の抵抗４４ｉ及び第２のリセットスイッチ４４ｄの並列接続回路に直列に接続される。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００３５】
図７（ｂ）は、図７（ａ）の参照信号発生部４の動作を説明するためのタイミングチャートである。リセットスイッチ４４ｃ、４４ｄ及び４４ｅは、制御信号がハイレベルの時に導通状態となり、制御信号がローレベルの時に非導通状態となる。時刻ｔ１では、リセットスイッチ４４ｃ，４４ｄ，４４ｅが導通状態から非導通状態に変化し、参照信号スイッチ４１が非導通状態から導通状態に変化する。これにより、参照信号の電位は上昇する。次に、時刻ｔ２では、リセットスイッチ４４ｃのみが導通状態になる。これにより、容量素子４３から抵抗４４及び抵抗４４ｊに電流が流れ、容量素子４３の充電電荷が放出され、参照信号の電位下降（リセット）が開始する。次に、時刻ｔ３では、リセットスイッチ４４ｄが導通状態になり、容量素子４３からリセットスイッチ４４ｃ及び４４ｄを介して抵抗４４ｊに電流が流れ、容量素子４３の充電電荷が放出され、参照信号が電位下降（リセット）する。次に、時刻ｔ４では、リセットスイッチ４４ｅが導通状態になり、容量素子４３からリセットスイッチ４４ｃ、４４ｄ及び４４ｅを介してグランド電位ノードに電流が流れ、容量素子４３の充電電荷が放出され、参照信号が電位下降（リセット）する。このように、容量素子４３の充電電荷を放出する際に、リセットスイッチ４４ｃを導通状態にする時刻ｔ２と、リセットスイッチ４４ｄを導通状態にする時刻ｔ３と、リセットスイッチ４４ｅを導通状態にする時刻ｔ４に時間差を設ける。これにより、リセット部４４に流れるリセット電流のピーク電流量を小さくすることができる。なお、本実施形態では抵抗とリセットスイッチの対が２対となっているが、抵抗とリセットスイッチの対は３対以上であってもよい。
【００３６】
以上のように、時刻ｔ２〜ｔ３の第１のリセット期間では、リセット部４４は、第１の電流量で容量素子４３の電荷を放出させる。その後、時刻ｔ３〜ｔ４の第２のリセット期間では、リセット部４４は、上記の第１の電流量とは異なる第２の電流量で容量素子４３の電荷を放出させる。第２の電流量は、第１の電流量よりピーク電流量が大きい。その後、時刻ｔ４以降の第３のリセット期間では、リセット部４４は、上記の第１及び第２の電流量とは異なる第３の電流量で容量素子４３の電荷を放出させる。第３の電流量は、第２の電流量よりピーク電流量が大きい。
【００３７】
（第６の実施形態）
図８（ａ）は、本発明の第６の実施形態による参照信号発生部４（図１）の構成例を示す回路図である。図８（ａ）の参照信号発生部４は、第１〜第５の実施形態の参照信号発生部４に対して、リセット部制御回路４５を追加したものである。リセット部制御回路４５は、リセット部４４に接続されている。以下、本実施形態が第１の実施形態と異なる点を説明する。リセット部制御回路４５は、容量素子４３の充電電圧レベル、すなわちランプ波形の参照信号の電圧レベルをモニタし、その電圧レベルによって、第１〜第５の実施形態のリセット部４４を制御することができる。
【００３８】
図８（ｂ）は、図８（ａ）の参照信号発生部４の動作を説明するためのタイミングチャートである。ＲＳＴ０、ＲＳＴ１、ＲＳＴ２、ＲＳＴ３は、それぞれ、リセット部４４のステートを表している。時刻ｔ１では、リセット部制御回路４５は、リセット部４４のステートをＲＳＴ１からＲＳＴ０に変化させる。参照信号スイッチ４１は、非導通状態から導通状態に変化する。これにより、参照信号の電位が上昇する。次に、時刻ｔ２では、リセット部制御回路４５は、リセット部４４のステートをＲＳＴ０からＲＳＴ２に変化させる。第１〜第５の実施形態のリセット部４４により、参照信号の電位下降（リセット）が開始する。リセット部制御回路４５は、参照信号の電圧レベルをモニタし、参照信号の電圧がＶ１となった時刻ｔ３において、リセット部４４のステートをＲＳＴ２からＲＳＴ３に切り替える。これにより、第１〜第５の実施形態のリセット部４４を用いて、参照信号が電位下降（リセット）する。さらに、リセット部制御回路４５は、参照信号の電圧レベルをモニタし、参照信号の電圧がＶ２となった時刻ｔ４において、リセット部４４のステートをＲＳＴ３からＲＳＴ１に切り替える。第１〜第５の実施形態のリセット部４４により、参照信号が電位下降（リセット）する。なお、参照信号の電位上昇の時刻ｔ１〜ｔ２においては、リセット部４４のステートはＲＳＴ０であり、リセット部４４がリセット動作を行っていないことを意味する。このように、リセット部制御回路４５は、リセット部４４のリセット動作を行う際に、リセット部４４の動作を能動的に作動させ、リセット部４４に流れるリセット電流のピーク電流量を小さくすることができる。リセット部制御回路４５は、容量素子４３の電圧に応じて、リセット部４４を時刻ｔ２〜ｔ３の第１の電流量から時刻ｔ３〜ｔ４の第２の電流量に切り替える。
【００３９】
第１〜第６の実施形態では、参照信号発生部４によって生成されるランプ波形の参照信号はアップスロープを前提としているが、ダウンスロープであってもよい。また、参照信号発生部４と比較部３を直接接続しているが、バッファを介して接続してもよい。さらに、容量素子４３は、チップ内部に作りこまれたものであっても、チップ外部に接続されたものであってもよい。
【００４０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４１】
１  画素部、３  比較部、４  参照信号発生部、４３  容量素子、４４  リセット部
【図１】
2016082392.tif 000003
【図２】
2016082392.tif 000004
【図３】
2016082392.tif 000005
【図４】
2016082392.tif 000006
【図５】
2016082392.tif 000007
【図６】
2016082392.tif 000008
【図７】
2016082392.tif 000009
【図８】
2016082392.tif 000010