(57)【要約】【課題】ダミートレンチゲートの耐圧検査をより正確に実施することのできる半導体装置を提供する。【解決手段】この半導体装置は、半導体基板の主面側に、トレンチゲートと、半導体基板の主面側の表層に形成されたエミッタ領域に電気的に接続されたエミッタ電極と、を備え、トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲートと、チャネルの発生に寄与しないダミートレンチゲートと、を有する。さらに、この半導体装置は、半導体基板の主面上に形成され、ダミートレンチゲートに所定の電圧を印加するためのダミーゲート配線と、ダミーゲート配線と電気的に接続されたダミーパッドと、を備えている。ダミーパッドおよびエミッタ電極は、所定の電圧が印加されてダミートレンチゲートの耐圧が検査された後に、半導体基板の主面より上層において、互いに電気的に接続される。【選択図】図１
2016025124.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１０）の主面（１０ａ）側に配置された素子形成領域において、
前記半導体基板の主面側の表層に形成された第１半導体領域（１２）と、
前記第１半導体領域に接し、前記第１半導体領域よりも深い位置に形成された第２半導体領域（１３）と、
前記第１半導体領域を貫通し前記第２半導体領域に達する複数のトレンチゲート（１５）と、
前記トレンチゲートに接するように前記第１半導体領域の内部に形成された第３半導体領域（１２）と、
前記主面と反対の裏面（１０ｂ）の表層に形成された第４半導体領域（１４）と、
前記主面上に形成され、前記第１半導体領域および前記第２半導体領域に電気的に接続された第１電極（２３）と、
前記裏面上に形成され、前記第４半導体領域に電気的に接続された第２電極（３１）と、を備え、
前記トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲート（１５ａ）と、前記チャネルの発生に寄与せず、素子の耐圧を向上させるためのダミートレンチゲート（１５ｂ）と、を有する半導体装置であって、
さらに、前記半導体基板の主面上に形成され、前記ダミートレンチゲートに所定の電圧を印加するためのダミーゲート配線（２１）と、
前記ダミーゲート配線と電気的に接続されたダミーパッド（２２）と、を備え、
前記ダミーパッドおよび前記第１電極は、前記半導体基板の主面とは反対側の一面（２２ａ，２３ａ）において、導電性部材（２６，５０）によって互いに電気的に接続されることを特徴とする半導体装置。
【請求項２】
前記ダミーパッドおよび前記第１電極は、ボンディングワイヤ（２６）により互いに電気的に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の厚さ方向から平面視したときに、前記ダミーパッドおよび前記第１電極に重なって形成された第１リードフレーム（５０）を備え、
前記ダミーパッドおよび前記第１電極は、前記第１リードフレームにより互いに電気的に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ダミーパッドは、前記半導体基板の厚さ方向において、前記第１電極と同一高さに形成されることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記ダミーパッドは、前記半導体基板の厚さ方向から平面視したときに、前記素子形成領域の内部に形成されることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
半導体基板（１０）の主面（１０ａ）側に配置された素子形成領域において、
前記半導体基板の主面側の表層に形成された第１半導体領域（１２）と、
前記第１半導体領域に接し、前記第１半導体領域よりも深い位置に形成された第２半導体領域（１３）と、
前記第１半導体領域を貫通し前記第２半導体領域に達する複数のトレンチゲート（１５）と、
前記トレンチゲートに接するように前記第１半導体領域の内部に形成された第３半導体領域（１２）と、
前記主面と反対の裏面（１０ｂ）の表層に形成された第４半導体領域（１４）と、
前記主面上に形成され、前記第１半導体領域および前記第２半導体領域に電気的に接続された第１電極（２３）と、
前記裏面上に形成され、前記第４半導体領域に電気的に接続された第２電極（３１）と、を備え、
前記トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲート（１５ａ）と、前記チャネルの発生に寄与せず、素子の耐圧を向上させるためのダミートレンチゲート（１５ｂ）と、を有する半導体装置の製造方法であって、
前記半導体基板に前記第１半導体領域、前記第２半導体領域、前記第３半導体領域、および、前記第４半導体領域を形成する素子形成工程と、
前記素子形成工程の後において、前記主面側の表層に複数の前記トレンチゲートを形成するトレンチゲート形成工程と、
前記トレンチゲート形成工程の後において、前記トレンチゲートのうち前記ダミートレンチゲートに接続され、該ダミートレンチゲートのゲート電極（１６）に所定の電圧を印加するためのダミーゲート配線（２１）を形成するダミーゲート配線形成工程と、
前記ダミーゲート配線形成工程の後において、前記ダミーゲート配線に電気的に接続され、耐圧検査用のプローブ（４０）を接触させるためのダミーパッド（２２）を形成するダミーパッド形成工程と、
前記ダミーゲート配線形成工程の後において、前記半導体基板の主面上に、前記第１電極（２３）を形成する第１電極形成工程と、
前記ダミーパッド形成工程よび前記第１電極形成工程の後において、前記ダミーパッドおよび前記第１電極にそれぞれ前記プローブを接触させて耐圧検査を行う耐圧検査工程と、
前記耐圧検査工程の後において、前記ダミーパッドおよび前記第１電極を同電位にするように互いを電気的に接続する電気的接続工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記電気的接続工程は、
前記ダミーパッドと前記第１電極とをボンディングワイヤ（２６）を介して同電位にするボンディング工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記電気的接続工程は、
前記半導体基板の厚さ方向から平面視したときに前記第１電極および前記ダミーパッドに重なるように第１リードフレーム（５０）を形成する第１リードフレーム形成工程を有し、
前記第１リードフレーム形成工程において、前記ダミーパッドと前記第１電極とを、前記第１リードフレームを介して同電位にすることを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダミートレンチゲートを有する絶縁ゲートバイポーラトランジスタを含む半導体装置、および、その製造方法に関する。
【背景技術】
【０００２】
従来、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の耐圧を向上させることを目的に、ダミートレンチゲートが形成されるものが知られている。ダミートレンチゲートにおける絶縁膜の耐圧検査やマージンの測定の際は、特許文献１のように、ダミートレンチゲートのゲート電極とエミッタ電極との間に所定の電圧を印加することによって検査される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２５１４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ダミートレンチゲートは、素子の製造過程でゲート電極がエミッタ電極に接続されてＩＧＢＴのエミッタ電位と同電位に固定されることが多い。このため、ＩＧＢＴの上層（半導体基板表面よりも外側の部分）の形成が完了した後ではダミートレンチゲートの耐圧検査を実施することはできない。
【０００５】
上層の形成途中と形成完了後とでは、ＩＧＢＴを構成する各要素における電界の分布が異なるため、従来の方法では耐圧を正しく検査できていない虞がある。
【０００６】
本発明は、上記問題点を鑑みてなされたものであり、ダミートレンチゲートの耐圧検査をより正確に実施することのできる半導体装置を提供することを目的とする。また、このような半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００８】
上記目的を達成するために、本発明は、半導体基板（１０）の主面（１０ａ）側に配置された素子形成領域において、半導体基板の主面側の表層に形成された第１半導体領域（１２）と、第１半導体領域に接し、第１半導体領域よりも深い位置に形成された第２半導体領域（１３）と、第１半導体領域を貫通し第２半導体領域に達する複数のトレンチゲート（１５）と、トレンチゲートに接するように第１半導体領域の内部に形成された第３半導体領域（１２）と、主面と反対の裏面（１０ｂ）の表層に形成された第４半導体領域（１４）と、主面上に形成され、第１半導体領域および第２半導体領域に電気的に接続された第１電極（２３）と、裏面上に形成され、第４半導体領域に電気的に接続された第２電極（３１）と、を備え、トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲート（１５ａ）と、チャネルの発生に寄与せず、素子の耐圧を向上させるためのダミートレンチゲート（１５ｂ）と、を有する半導体装置であって、さらに、半導体基板の主面上に形成され、ダミートレンチゲートに所定の電圧を印加するためのダミーゲート配線（２１）と、ダミーゲート配線と電気的に接続されたダミーパッド（２２）と、を備え、ダミーパッドおよび第１電極は、半導体基板の主面とは反対側の一面（２２ａ，２３ａ）において、導電性部材（２６，５０）によって互いに電気的に接続されることを特徴としている。
【０００９】
これによれば、ダミーパッドと第１電極は、半導体基板の主面とは反対側の一面において、導電性部材により互いに電気的に接続されている。換言すれば、ダミーパッドと第１電極は、電気的な接続が成される前の段階で半導体基板の主面より上層側に露出して形成されている。よって、互いの電気的な接続の前に、外部からダミーパッドおよび第１電極に対してプローブを当てて、ダミーパッドと第１電極との間に所定の電圧を印加することができる。つまり、上層がほぼ完成した状態においてダミートレンチゲートの耐圧検査を実施することができる。これにより、従来よりも正確に耐圧検査の結果を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態にかかる半導体装置の概略構成を示す図であり、図２におけるＩ−Ｉ線に沿う断面図である。
【図２】半導体装置の概略構成を示す正面図である。なお、エミッタ電極は破線で示す。
【図３】素子形成工程を示す断面図である。
【図４】トレンチゲート形成工程を示す断面図である。
【図５】ダミーゲート配線形成工程を示す断面図である。
【図６】ダミーパッド形成工程および第１電極形成工程を示す断面図である。
【図７】めっき層およびパッシベーション膜を形成する工程を示す断面図である。
【図８】耐圧検査工程を示す断面図である。
【図９】下層の形成を示す断面図である。
【図１０】第２実施形態にかかる半導体装置の概略構成を示す図であり、図１１におけるＸ−Ｘ線に沿う断面図である。
【図１１】半導体装置の概略構成を示す正面図である。なお、エミッタ電極は破線、エミッタ側リードフレームは二点鎖線で示す。
【図１２】変形例にかかる半導体装置の概略構成を示す正面図である。なお、エミッタ電極は破線、エミッタ側リードフレームは二点鎖線で示す。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。なお、各図において、ｘ方向と、ｘ方向に直交するｙ方向と、ｘ方向およびｙ方向に対して一次独立なｚ方向を定義する。
【００１２】
（第１実施形態）
最初に、図１および図２を参照して、本実施形態に係る半導体装置の概略構成について説明する。
【００１３】
この半導体装置は、例えば絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ）を含む装置であり、以下説明する半導体装置は、特にトレンチ型のゲートを有するトランジスタである。
【００１４】
図１に示すように、この半導体装置１００は、半導体基板１０とその上層２０、および下層３０から構成されている。半導体基板１０には、第１半導体領域としてのベース領域１１と、第３半導体領域としてのエミッタ領域１２と、第２半導体領域としてのドリフト領域１３と、第４半導体領域としてのコレクタ領域１４とが形成されている。さらに、トレンチゲート１５が形成されている。
【００１５】
また、半導体基板１０の主面１０ａより上側に形成された上層２０は、ダミーゲート配線２１と、ダミーパッド２２と、第１電極としてのエミッタ電極２３と、を有している。本実施形態ではさらに、めっき層２４、はんだ層２５、および、導電性部材としてのボンディングワイヤ２６が形成されている。
【００１６】
また、主面１０ａと反対の裏面１０ｂ側に形成された下層３０は、第２電極としてのコレクタ電極３１と、はんだ層３２と、第２リードフレームとしてのコレクタ側リードフレーム３３と、を有している。
【００１７】
各構成要素について、詳しく説明する。
【００１８】
まず、半導体基板１０に形成された各要素ついて説明する。図１に示すように、ｚ方向（厚さ方向に相当）に所定の厚さを有し、ｘｙ平面に沿って形成されたｐ導電型のコレクタ領域１４の表面上にｎ導電型のドリフト領域１３が積層されている。そして、ドリフト領域１３の表面上にｐ導電型のベース領域１１が積層されている。ベース領域１１の、ドリフト領域１３と反対の表面は半導体基板１０の主面１０ａである。トレンチゲート１５は、半導体基板１０の主面１０ａからｚ方向に向かって延びて形成され、ベース領域１１を貫通してドリフト領域１３に至る。トレンチゲート１５は、内部に例えばポリシリコンより成るゲート電極１６と、ゲート電極１６と各半導体領域とを隔てる絶縁膜１７を有している。絶縁膜は例えば酸化膜であり、主面１０ａに対して上層２０側に張り出している。
【００１９】
トレンチゲート１５は、図１に示すように、ｘ方向に並んで複数形成されている。トレンチゲート１５は、電圧の印加によりベース領域１１にチャネルを生じさせる機能を有する主トレンチゲート１５ａと、電圧の印加によってもチャネルを生じないダミートレンチゲート１５ｂとを有している。半導体基板１０の主面１０ａ側表層であって、主トレンチゲート１５ａに接触する部分にはｎ導電型のエミッタ領域１２が形成されている。また、ベース領域１１の最表層にはベース領域１１よりも高濃度のｐ導電型とされたベースコンタクト領域１８が形成されている。
【００２０】
また、各トレンチゲート１５は、図２に示すように、ｙ方向に延設されている。なお、本実施形態では、主トレンチゲート１５ａとダミートレンチゲート１５ｂがそれぞれ３本を１組として交互に並んで形成される例を示しているが、これに限定されるものではない。また、図２は上面図であるが、便宜上、ダミートレンチゲート１５ｂに関連する部分にハッチングを施している。
【００２１】
次いで、上層２０に形成された各要素について説明する。図１に示すように、ダミートレンチゲート１５ｂのゲート電極１６に電気的に接触するようにダミーゲート配線２１が形成されている。図１では、ダミートレンチゲート１５ｂのうち最右端のもののみにダミーゲート配線２１が図示されているが、図２に示すように、各ダミートレンチゲート１５ｂは、ｙ方向の端部においてダミーゲート配線２１により結線されている。そして、ダミーゲート配線２１を介してダミートレンチゲート１５ｂのゲート電極１６と電気的に接続されたダミーパッド２２が形成されている。さらに、半導体基板１０の主面１０ａに接触するように積層された第１電極としてのエミッタ電極２３が形成されている。本実施形態におけるダミーパッド２２とエミッタ電極２３は形成のための工程が同時に実施され、ｚ方向において高さが同一にされている。より具体的には、半導体基板１０の主面１０ａとは反対側のそれぞれの一面２２ａ，２３ａが同一の高さとなっている。ダミーパッド２２とエミッタ電極２３は、ｘ方向において、絶縁膜１７およびパッシベーション膜２７によって互いに離間して形成されている。
【００２２】
一方で、ダミーパッド２２およびエミッタ電極２３には、ｚ方向にめっき層２４が積層されており、さらにその上にはんだ層２５が積層されている。はんだ層２５はパッシベーション膜２７上には形成されておらず、ダミーパッド２２と導通状態にあるはんだ層２５ａと、エミッタ電極２３と導通状態にあるはんだ層２５ｂと、を有し、これらは互いに非接触である。そして、本実施形態では、はんだ層２５ａとはんだ層２５ｂとをボンディングワイヤ２６が架橋して、互いを電気的に接続している。結果的にエミッタ電極２３の電位とダミートレンチゲート１５ｂのゲート電極１６の電位は同一である。
【００２３】
なお、図２に示すように、この半導体装置１００は、主トレンチゲート１５ａに所定の電圧を印加するための主ゲートパッド２８を有しており、主ゲートパッド２８は主ゲート配線２９を介して各主トレンチゲート１５ａのゲート電極１６に接続されている。すなわち、ＩＧＢＴの駆動時は、ＩＧＢＴのオンオフに対応するゲート電位が主ゲートパッド２８に印加され、主トレンチゲート１５ａ近傍のベース領域にチャネルが生じるが、ダミートレンチゲート１５ｂは常にエミッタ電極２３と同電位（通常はＧＮＤ電位）になっている。
【００２４】
なお、特許請求の範囲に記載の素子形成領域とは、図２の破線に示すエミッタ電極２３の外縁部よりも内側の領域を指している。本実施形態におけるダミーパッド２２は、半導体基板１０の厚さ方向、つまりｚ方向から平面視したときに、素子形成領域の外部に形成されている。
【００２５】
次いで、下層３０に形成された各要素について説明する。図１に示すように、半導体基板１０の主面１０ａと反対の裏面１０ｂにおいて、コレクタ領域１４に接触するようにコレクタ電極３１が形成されている。また、コレクタ電極３１は、はんだ層３２を介してコレクタ側リードフレーム３３に電気的に接続されている。コレクタ側リードフレーム３３は、ＩＧＢＴを駆動する際に所定の電圧が印加される部位である。すなわち、半導体基板１０が、はんだ層３２を介してコレクタ側リードフレーム３３に載置されることによって、コレクタ領域１４に対して所定の電位を与えることが可能である。
【００２６】
次に、図１および図３〜図９を参照して、本実施形態に係る半導体装置１００の製造方法について説明する。
【００２７】
最初に、図３に示すように、素子形成工程を実施する。素子形成工程は、半導体基板１０に相当する部分を形成する工程であり、シリコンウェハに対して不純物となるイオンをインプラし、アニールによる活性化および拡散を経て、ベース領域１１、エミッタ領域１２、ドリフト領域１３、コレクタ領域１４、およびベースコンタクト領域１８を形成する。エミッタ領域１２は後述の主トレンチゲート１５ａに対応する箇所に形成する。この工程は、一般的に知られたＩＧＢＴの製造方法に準拠するものであるから詳細の記載を省略する。
【００２８】
次いで、図４に示すように、トレンチゲート１５を形成するトレンチゲート形成工程を実施する。この工程では、まず、ドライエッチング、とくにプラズマエッチングによってトレンチを形成する。そして、ＣＶＤによってトレンチ内壁に絶縁膜１７を被覆する。本実施形態における絶縁膜１７はシリコン酸化膜である。さらに、ポリシリコンのゲート電極１６をトレンチ内部に埋め込む。そして、追って形成されるエミッタ電極２３とゲート電極１６とが導通しないように、ゲート電極１６上に絶縁膜１７を被覆してトレンチゲート１５を形成する。なお、エミッタ領域１２が接触するトレンチゲート１５が主トレンチゲート１５ａであり、主トレンチゲート１５ａを除くトレンチゲート１５がダミートレンチゲート１５ｂに相当する。
【００２９】
次いで、図５に示すように、ダミーゲート配線形成工程を実施する。この工程ではダミートレンチゲート１５ｂのゲート電極１６に所定の電圧を印加するためのダミーゲート配線２１を形成する工程である。ダミーゲート配線２１は例えばアルミ配線である。ダミートレンチゲート１５ｂにおいてゲート電極１６を被覆する絶縁膜１７を剥離した後、アルミニウムをＣＶＤにより蒸着する。ダミーゲート配線２１は半導体基板１０の主面１０ａ上に、絶縁膜を介して形成されている。上述した通り、ダミーゲート配線２１は、図２に示すように、各ダミートレンチゲート１５ｂを、ｙ方向の端部において互いに結線している。
【００３０】
次いで、図６に示すように、ダミーパッド形成工程および第１電極形成工程を実施する。なお、本実施形態における第１電極形成工程は、エミッタ電極形成工程である。まｔあ、ダミーパッド形成工程と第１電極形成工程は同時に実施することができる。まず、ダミーゲート配線２１上に絶縁膜を被覆して、本工程で形成されるエミッタ電極２３との絶縁性を確保する。この際に、ダミーゲート配線２１のすべてを被覆せず、一部に、ダミーゲート配線２１が露出したコンタクト孔２１ａを形成する。そして、アルミニウムをＣＶＤにより蒸着してダミーパッド２２とエミッタ電極２３とを形成する。エミッタ電極２３は半導体基板１０の主面１０ａに接触するように形成する。また、ダミーパッド２２は、エミッタ電極２３と電気的に分離しつつ、コンタクト孔２１ａを通してダミーゲート配線２１に電気的に接続して形成する。なお、図６では、半導体基板１０の裏面１０ｂにコレクタ電極３１を形成するコレクタ電極形成工程も同時に図示している。
【００３１】
次いで、図７に示すように、ダミーパッド２２およびエミッタ電極２３の表面にめっきを施す工程を実施する。まず、ダミーパッド２２とエミッタ電極２３とを隔てるようにパッシベーション膜２７を形成する。パッシベーション膜２７はダミーパッド２２とエミッタ電極２３とを電気的に分離するとともに、ダミーパッド２２およびエミッタ電極２３の表面の一部を被覆する。そして、ダミーパッド２２およびエミッタ電極２３のうち、パッシベーション膜２７に被覆されず露出した部分に無電解によるめっきを施してめっき層２４を形成する。なお、ダミーパッド２２に形成されためっき層２４の符号をとくに２４ａと示し、エミッタ電極２３に形成されためっき層２４の符号をとくに２４ｂと示す。
【００３２】
本工程までの諸工程において、半導体基板１０の領域は形成が完了しており、以降の工程で構造が変化することはない。なお、主トレンチゲート１５ａのゲート電極１６と、ダミートレンチゲート１５ｂのゲート電極１６とは電気的に絶縁された状態である。
【００３３】
次いで、図８に示すように、耐圧検査工程を実施する。この耐圧検査工程は、ダミートレンチゲート１５ｂの絶縁膜１７の耐圧を検査する工程である。めっき層２４ａとめっき層２４ｂにそれぞれ別の耐圧検査用プローブ４０を当接する。そして、めっき層２４ａに当接したプローブ４０ａと、めっき層２４ｂに当接したプローブ４０ｂとの間に、検査に必要な電位差を発生させる。電位差の発生パターンは検査種によって任意であるが、例えばパルス状に電圧を印加したり、所定時間の間電圧を印加したり、などのパターンがある。その後、ダミーパッド２２とエミッタ電極２３との間の絶縁性を検査するため、テスターによる絶縁検査などを実施してもよい。
【００３４】
次いで、図９に示すように、コレクタ電極３１とコレクタ側リードフレーム３３が対向するように、はんだ層３２を介して、コレクタ側リードフレーム３３とコレクタ電極３１とを電気的に接続する。
【００３５】
最後に、電気的接続工程を実施する。本実施形態における電気的接続工程は、ダミーパッド２２とエミッタ電極２３とをボンディングワイヤ２６を介して電気的に接続して同電位にするボンディング工程である。この工程は、まず、めっき層２４ａ，２４ｂに対応する部分に、それぞれはんだ層２５ａ，２５ｂを形成する。そして、はんだ層２５ａとはんだ層２５ｂとをボンディングワイヤ２６が架橋して、互いのはんだ層２５を電気的に接続する。これにより、図１に示す半導体装置１００が形成される。
【００３６】
次に、本実施形態に係る半導体装置１００の作用効果について説明する。
【００３７】
この半導体装置１００は、耐圧検査工程より前の諸工程において、半導体基板１０の領域は形成が完了しており、以降の工程で構造が変化することはない。且つ、耐圧検査工程より前においては、主トレンチゲート１５ａのゲート電極１６と、ダミートレンチゲート１５ｂのゲート電極１６とは電気的に絶縁された状態である。ダミーパッド２２とエミッタ電極２３は、互いに電気的な接続が成される工程である電気的接続工程の前の段階で半導体基板１０の主面１０ａより上層２０側に露出して形成されている。あるいは、ダミーパッド２２およびエミッタ電極２３に対して電気的に接続されためっき層２４は、互いに電気的な接続が成される前の段階で半導体基板１０の主面１０ａより上層２０側に露出して形成されている。よって、互いの電気的な接続の前に、外部からダミーパッド２２およびエミッタ電極２３に対して検査用のプローブ４０を当てて、ダミーパッド２２とエミッタ電極２３との間に所定の電圧を印加することができる。つまり、半導体基板１０および上層２０がほぼ完成した状態においてダミートレンチゲート１５ｂにおける絶縁膜１７の耐圧検査を実施することができる。これにより、従来よりも正確に耐圧検査の結果を得ることができる。
【００３８】
（第２実施形態）
第１実施形態では、ダミーパッド２２とエミッタ電極（第１電極）２３との電気的接続に、導電性部材としてボンディングワイヤ２６を介する例について説明した。これに対して、本実施形態では、図１０に示すように、ダミーパッド２２とエミッタ電極２３とが、第１リードフレームとしてのエミッタ側リードフレーム５０を介して接続される例について説明する。
【００３９】
本実施形態における半導体装置２００は、第１実施形態における半導体装置１００におけるボンディングワイヤ２６に代えて、例えば銅製のエミッタ側リードフレーム５０を有している。
【００４０】
エミッタ側リードフレーム５０は、はんだ層２５ｂおよびめっき層２４ｂを介してエミッタ電極２３に接続されている。図１０および図１１に示すように、エミッタ側リードフレーム５０は、半導体基板１０の厚さ方向（ｚ方向）から平面視したときに、エミッタ電極２３に重なって形成されている。また、エミッタ側リードフレーム５０は、ｚ方向から平面視したときに、ダミーパッド２２とも重なっており、エミッタ側リードフレーム５０とダミーパッド２２は互いに対向している。そして、その対抗空間にはんだ層２５ａおよびめっき層２４ａが配置されて、これらを介して、エミッタ側リードフレーム５０とダミーパッド２２とが互いに電気的に接続されている。すなわち、ダミーパッド２２とエミッタ電極２３とが、エミッタ側リードフレーム５０を介して電気的に接続されている。
【００４１】
また、本実施形態では、ダミーパッド２２とエミッタ電極２３との電気的接続にボンディングワイヤ２６を用いないから、ダミーパッド２２は、第１実施形態のものに比べて小さく形成されている。
【００４２】
なお、エミッタ側リードフレーム５０を除く構成要素は、第１実施形態と同様であるから詳しい説明を省略する。
【００４３】
本実施形態に係る半導体装置２００の製造方法について、電気的接続工程を除いて第１実施形態と同様である。一方、本実施形態における電気的接続工程は、ダミーパッド２２とエミッタ電極２３とをエミッタ側リードフレーム５０を介して電気的に接続して同電位にする第１リードフレーム形成工程である。この工程は、まず、めっき層２４ａ，２４ｂに対応する部分に、それぞれはんだ層２５ａ，２５ｂを形成する。そして、はんだ層２５ａ，２５ｂの上面にエミッタ側リードフレーム５０を載置するように固定する。エミッタ側リードフレーム５０は、エミッタ電極２３に対応するはんだ層２５ｂに接触すると同時にダミーパッド２２に対応するはんだ層２５ａとも接触するようになっている。これにより、図１に示す半導体装置１００が形成される。
【００４４】
本実施形態に係る半導体装置２００の作用効果について説明する。
【００４５】
例えば第１実施形態に記載したダミーパッド２２は、ワイヤーボンディングに適したサイズを確保しなければならない。このサイズは、耐圧検査用のプローブを当てるだけの場合に較べて大きく（３００μｍ〜５００μｍ）する必要がある。本実施形態のように、ボンディングワイヤ２６を接続する必要のない構成にすることにより、ボンディングワイヤ２６による接続を行う構成に較べて、ダミーパッド２２のｘｙ平面に沿う大きさを小さくすることができる。すなわち、半導体装置２００のレイアウト面積を抑制することができる。
【００４６】
また、第１実施形態のようにボンディングワイヤ２６を必要とする構成では、ダミートレンチゲートの耐圧検査を行わない場合には不要であるはずのボンディングワイヤ２６が、ゲート電極とエミッタ電極との接続のために必要となるため、ボンディングワイヤ２６の総数が増加してコストアップにつながってしまう。これに対して、本実施形態では、従来からエミッタ電極２３を所定の電位に固定するためのエミッタ側リードフレーム５０を、エミッタ電極２３とダミーパッド２２との電気的接続にも利用することができる。これにより、半導体装置２００の製造に係るコストを抑制することができる。
【００４７】
さらに、本実施形態では、エミッタ電極２３とダミーパッド２２との電気的接続に際して、エミッタ側リードフレーム５０をｚ方向に並進させてはんだ層２５に接触させるだけでエミッタ電極２３とダミーパッド２２を同電位にすることができる。換言すれば、ボンディングワイヤ２６のボンディング位置を正確に制御する必要がなく、所謂セルフアラインでエミッタ電極２３とダミーパッド２２を同電位にすることができる。
【００４８】
（変形例）
上記した第１実施形態では、ダミーパッド２２に位置について、電気的接続工程においてボンディングワイヤ２６を接続しなければならないから、図２の破線に示すエミッタ電極２３の外縁部よりも内側の領域、すなわち素子形成領域よりも外側に配置されている。また、第２実施形態においても、図１１に示すように、ダミーパッド２２は、エミッタ側リードフレーム５０の直下に位置するも、素子形成領域の外側に位置している。
【００４９】
しかしながら、第２実施形態のように、エミッタ側リードフレーム５０によりエミッタ電極２３とダミーパッド２２との電気的接続を行う構成の場合には、ダミーパッド２２を素子形成領域の内側に形成することもできる。ダミーパッド２２は、ダミーゲート配線２１に電気的に接続されており、且つ、ｚ方向から平面視したときに、エミッタ側リードフレーム５０とダミーパッド２２とが重なって配置されていればよい。
【００５０】
本変形例におけるダミーパッド２２は、図１２に示すように、破線に示すエミッタ電極２３の外縁部（素子形成領域）よりも内側に配置されている。ダミーゲート配線２１は、素子形成領域のほぼ中央をｘ方向に延びて形成されており、ダミーゲート配線２１からｙ方向に向かってダミートレンチゲート１５ｂが延びている。主トレンチゲート１５ａは、ｘ方向に隣り合うダミートレンチゲート１５ｂの間の領域においてｙ方向に延びて形成されている。
【００５１】
本変形例のように、ダミーパッド２２を素子形成領域の内部に配置することにより、ＩＧＢＴのｘｙ平面に沿う面積を、主ゲートパッド２８を除く部分で、素子形成領域として最大限に利用することができる。
【００５２】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００５３】
上記した各実施形態および変形例において、耐圧検査工程を、めっき層２４を形成した後に実施する例を示したが、ダミーパッド２２およびエミッタ電極２３が露出した状態で検査用のプローブ４０を当接して検査を実施してもよい。
【００５４】
また、上記した各実施形態および変形例において、ダミーパッド２２およびエミッタ電極２３がｚ方向において同一高さに形成される例を示したが、これに限定されない。ただし、ダミーパッド２２およびエミッタ電極２３が、ｚ方向において同一高さに形成されることにより、検査用のプローブ４０の当接を確実に行うことができる。
【００５５】
また、変形例において、ダミーパッド２２の位置を、素子形成領域のほぼ中央とする例を示したが、ダミーパッド２２は、ダミーゲート配線２１に電気的に接続されており、且つ、ｚ方向から平面視したときに、エミッタ側リードフレーム５０とダミーパッド２２とが重なって配置されていれば、形成位置は任意である。
【００５６】
また、上記した各実施形態および変形例において、各要素の構成材料として示した例は一例であって、適宜変更することができる。例えば、ダミーゲート配線２１をアルミ配線として例示したが、タングステンを用いてもよい。
【００５７】
また、各半導体領域における導電型は一例であって、ｎ導電型とｐ導電型を入れ替えてもよい。
【００５８】
また、上記した各実施形態および変形例において、ＩＧＢＴを例に示したが、トレンチゲート１５を有するＭＯＳＦＥＴにも適用することができる。
【符号の説明】
【００５９】
１０…半導体基板，１１…ベース領域（第１半導体領域），１２…エミッタ領域（第３半導体領域），１３…ドリフト領域（第２半導体領域），１４…コレクタ領域（第４半導体領域），１５…トレンチゲート，１８…ベースコンタクト領域，２０…上層，２１…ダミーゲート配線，２２…ダミーパッド，２３…エミッタ電極（第１電極），２６…ボンディングワイヤ（導電性部材），３０…下層，３１…コレクタ電極（第２電極），３３…コレクタ側リードフレーム
【図１】
2016025124.tif 000003
【図２】
2016025124.tif 000004
【図３】
2016025124.tif 000005
【図４】
2016025124.tif 000006
【図５】
2016025124.tif 000007
【図６】
2016025124.tif 000008
【図７】
2016025124.tif 000009
【図８】
2016025124.tif 000010
【図９】
2016025124.tif 000011
【図１０】
2016025124.tif 000012
【図１１】
2016025124.tif 000013
【図１２】
2016025124.tif 000014