(57)【要約】【課題】マイクロ波、ミリ波帯等の高周波でも不要発振等の発生をなくし、安定して動作する自己バイアス回路等が実現できるようにする。【解決手段】基板１の第１層Ｌ１に伝送線路３と接地パターン４が形成され、第２層Ｌ２に接地面１６が形成され、第１層Ｌ１の接地パターン４と第２層Ｌ２の接地面１６がスルーホール７で接続され、伝送線路３にＨＥＭＴ１８が接続される。この基板１の第２層Ｌ２の接地面１６に、スルーホールが電気的に非接触で貫通する開口１６Ｈを設け、かつこの接地面１６に、広い面積の金属パターン１９の第３層Ｌ３を有するプリプレグ２０を貼り付け、ＨＥＭＴ１８のソース電極１８ｓと第３層Ｌ３の金属パターン１９を、スルーホール２１で接続することで、第２層Ｌ２と第３層Ｌ３の間に分布容量を形成し、広い周波数帯域にわたり低いインピーダンスを得る。【選択図】図１
2016025419.tif 000002
【特許請求の範囲】
【請求項１】
表面である第１層に伝送線路、裏面である第２層に接地面が形成された高周波基板を用い、この基板の第１層に高周波回路としての半導体素子が接続・配置された高周波回路において、
上記基板の第２層に、スルーホールが電気的に非接触で貫通するための接地面開口を設けると共に、この第２層に絶縁層を介して広い導電性パターンとなる第３層を形成し、上記半導体素子の電極と第３層の導電性パターンとを、上記第２層を貫通させた上記スルーホールで接続することを特徴とする多層構造の高周波回路。
【請求項２】
上記第３層の金属パターンに、絶縁層を介して伝送線路及び接地パターンが形成された第４層を設け、この第４層の伝送線路に、上記第３層に接続された上記半導体素子の電極をスルーホールにより接続し、第２層の接地面を上記第４層の接地パターンに接続することを特徴とする請求項１又は２記載の多層構造の高周波回路。
【請求項３】
上記半導体素子の電極又は第３層の導電性パターンと第２層との間に、直流電位を印加するための外部電源を挿入することを特徴とする請求項１又は２記載の多層構造の高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波、ミリ波等の高周波用の増幅回路、スイッチ、発振器等に用いられる多層構造の高周波回路、特に高周波での広帯域な接地が必要でかつその接地端子に直流的にある電圧を印加する必要がある回路の構成に関する。
【背景技術】
【０００２】
従来から、マイクロストリップ線路構造を用いた増幅回路、スイッチ、発振器等の高周波回路があり、例えばＦＥＴを用いた高周波増幅回路等では、接地端子であるソースは広帯域に安定して低インピーダンスで接地する必要があるため、伝送線路が形成された基板表面からスルーホールにより最短距離で基板裏面の接地面に接続されることが多い。
【０００３】
この増幅回路の場合、ＦＥＴ等の動作点を決定するためには、ゲート端子に負電圧を印加する必要があり、そのため負電圧発生回路が必要となり、またゲート負電圧が必ず先に印加されるシーケンス回路や定電流となるよう制御する回路等も必要となり、回路構成が複雑となる。
【０００４】
一方、上記の複雑な構成を採用しない簡単な回路構成として、ＦＥＴのソースと接地面の間に直列に抵抗を挿入し、ＦＥＴのバイアス電流がこの抵抗に流れることによる電圧降下分、ソース電位を高くし、ゲート電圧は接地電位とすることで相対的にゲート−ソース間の電圧を負電圧とし、高周波的にはコンデンサ等で接地電位とすることで高周波での特性を得る自己バイアス回路が用いられる。
【０００５】
図７に、従来の増幅回路の一例が示されており、基板１の表面には伝送線路３と接地パターン４が形成され、裏面に接地面５が形成され、表面の接地パターン４と裏面の接地面５がスルーホール７で接続される。この基板１の伝送線路３及び接地パターン４に、例えばＦＥＴ（半導体素子）８が設けられ、伝送線路３にドレイン、ゲート及びソースの各電極が接続され、ソース電極８ｓと接地パターン４の間には、自己バイアス回路を構成するためのチップ抵抗９ａとチップコンデンサ９ｂが接続される。
【０００６】
図８に、図７の回路を含む高周波増幅回路の等価回路が示されており、図８において、回路部分１０Ｃは上記図７の回路である。そして、ＦＥＴ８のゲート側に、高周波信号源１１、ＤＣカットコンデンサと接地インダクタを有するゲート側バイアス回路１２が接続され、ドレイン側に、出力負荷１３、ＤＣカットコンデンサとバイアスチョーク回路を有するドレイン側バイアス回路１４が接続される。このような構成により、自己バイアス回路を持つ増幅回路となり、これによれば、バイアス電流の変動に対しては負帰還となって安定化し、また簡易な構成で安定した動作が可能となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−７３９５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図７，図８の従来例は、ソースの高周波接地をチップコンデンサ９ｂで行っており、このチップコンデンサ９ｂの持つ物理的長さにより高周波では安定した低インピーダンスが実現できず、特にマイクロ波、ミリ波等を扱う高周波回路において、広帯域に安定した高周波接地を得ることが難しく、特定の周波数で接地回路の共振により高インピーダンスとなることで、不要発振等が発生し易いという問題があった。
【０００９】
図９には、図７の伝送線路３の中心部（Ｂ−Ｂ断面）における高周波の伝播が示されており、図示されるように、ＦＥＴ８で増幅された信号の一部が入力に帰還することで、不要発振が起こる（図４の１０２参照）。
【００１０】
本発明は上記問題点に鑑みてなされたものであり、その目的は、マイクロ波、ミリ波帯等の高周波でも不要発振等の発生をなくし、安定して動作する自己バイアス回路等が実現できる多層構造の高周波回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１の発明に係る多層構造の高周波回路は、表面である第１層に伝送線路、裏面である第２層に接地面が形成された高周波基板を用い、この基板の第１層に高周波回路としての半導体素子が接続・配置された高周波回路において、上記基板の第２層に、スルーホールが電気的に非接触で貫通するための接地面開口を設けると共に、この第２層に絶縁層を介して広い導電性パターンとなる第３層を形成し、上記半導体素子の電極と第３層の導電性パターンとを、上記第２層を貫通させた上記スルーホールで接続することを特徴とする。
請求項２の発明は、上記第３層の金属パターンに、絶縁層を介して伝送線路及び接地パターンが形成された第４層を設け、この第４層の伝送線路に、上記第３層に接続された上記半導体素子の電極をスルーホールにより接続し、第２層の接地面を上記第４層の接地パターンに接続することを特徴とする。
請求項３の発明は、上記半導体素子の電極又は第３層の導電性パターンと第２層との間に、直流電位を印加するための外部電源を挿入することを特徴とする。
【００１２】
上記の構成によれば、基板の第２層の接地面に対し、例えば第３層の広い面積の導電性（銅箔）パターンを裏面に形成した薄いプリプレグを貼り付け（多層基板構造とし）、半導体素子のソースをこの第３層金属パターンに接続することにより、第２層の接地面（高周波回路の接地面）と第３層金属パターンにより平行平板コンデンサ（分布容量）が形成される。この第３層金属パターン面を自己バイアス回路の高周波的接地面として用いることで広い周波数帯域にわたり低いインピーダンスを維持することが可能となる。その結果、高周波において安定した自己バイアス回路が実現される。
【００１３】
また、請求項２の構成では、例えば表面に伝送線路及び接地パター等を形成し、裏面に接地面を形成した２つの回路基板を用い、これらの接地面を向かい合わせながらプリプレグ等を介して多層構造に作製されるが、この第１層に半導体素子を接続し、第４層にバイアス回路に必要な素子を接続する構成とすることができる。
【発明の効果】
【００１４】
本発明によれば、マイクロ波、ミリ波帯等の高周波でも、不要発振等の発生がなくなり、広帯域にわたって安定した動作が可能な自己バイアス（セルフバイアス）回路となる高周波バイアス回路等が実現できるという効果がある。請求項２の構成では、接地容量を大きくすることが可能になると共に、回路素子実装のバリエーションが増えるという利点がある。
【００１５】
また、簡易な構成であるから、高周波回路の小型化、低コスト化等も促進することができる。自己バイアス回路の場合は、バイアス電圧の印加で自動的に動作点が設定されるので、低消費電力化の目的で間欠的に回路を動作させる場合等では、電源電圧を印加する順番やタイミング等を考慮する必要がないため、効率の良い動作が可能であり、マイクロ波、ミリ波帯の高周波回路の低消費電力動作が簡易な構造で可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る第１実施例の高周波バイアス回路（増幅回路）の構成を示し、図（Ａ）は上面図、図（Ｂ）は中心部内部構成図である。
【図２】第１実施例の高周波バイアス回路を含む増幅回路の等価回路を示す図である。
【図３】第１実施例の高周波バイアス回路の伝送線路中心（Ａ−Ａ断面）における高周波の伝搬を示す模式図である。
【図４】実施例回路の出力−入力間アイソレーション特性を従来回路と比較したグラフ図である。
【図５】第２実施例の高周波バイアス回路（増幅回路）の構成を示し、図（Ａ）は上面図、図（Ｂ）は中心部内部構成図である。
【図６】第２実施例の高周波バイアス回路を含む増幅回路の等価回路を示す図である。
【図７】従来の高周波バイアス回路（増幅回路）の構成を示し、図（Ａ）は上面図、図（Ｂ）は中心部内部構成図である。
【図８】従来の高周波バイアス回路を含む増幅回路の等価回路を示す図である。
【図９】従来の高周波バイアス回路の伝送線路中心（Ｂ−Ｂ断面）における高周波の伝搬を示す模式図である。
【発明を実施するための形態】
【００１７】
図１に、第１実施例に係る高周波回路としての高周波バイアス回路（自己バイアス型）の構成が示され、図２には、第１実施例の回路を含む高周波増幅回路の等価回路が示されている。図１に示されるように、第１実施例は、従来の場合と同様に、基板（基材）１の表面の第１層Ｌ１に伝送線路３と接地パターン４（両方共に銅箔）が形成され、裏面の第２層Ｌ２に接地面（銅箔）１６が形成され、第１層Ｌ１の接地パターン４と第２層Ｌ２の接地面１６がスルーホール７で接続される。この基板１の伝送線路３に、例えばＨＥＭＴ（又はＦＥＴ等の半導体素子）１８のドレイン、ゲート及びソースの電極が半田付け接続される。
【００１８】
実施例では、上記基板１の裏面第２層Ｌ２の接地面１６に、スルーホールが電気的に非接触で貫通するための（スルーホールの径より少し大きい径の）開口（接地面ヌキ部）１６Ｈが設けられ、またこの接地面１６に対し、裏面側に広い面積の金属（銅箔）パターン（面）１９を第３層Ｌ３として貼り合わせたプリプレグ（強化プラスチック成形材料）２０が設けられており、第１実施例は、絶縁板を挟んで第１層Ｌ１〜第３層Ｌ３の導電性材料層が形成される。
【００１９】
そして、この第３層Ｌ３の金属パターン１９に、ＨＥＭＴ１８のソース電極１８ｓが上記接地面開口１６Ｈを貫通し接地面１６と接触しない状態でスルーホール２１により接続される。また、上記ソース電極１８ｓと接地パターン４との間に、チップ抵抗２２ａと低周波用のチップコンデンサ２２ｂが接続される。
【００２０】
図２には、第１実施例の回路を含む高周波増幅回路の等価回路が示されており、回路部分１０Ａは図１の回路であり、従来と同様に、ＨＥＭＴ１８のゲート側に、高周波信号源１１、ＤＣカットコンデンサと接地インダクタを有するゲート側バイアス回路１２が接続され、ドレイン側に、出力負荷１３、ＤＣカットコンデンサとバイアスチョーク回路を有するドレイン側バイアス回路１４が接続される。即ち、ＨＥＭＴ１８のゲート電極はチョーク回路によって第２層Ｌ２と直流的に接続される。
そして、実施例では、第２層Ｌ２の接地面１６と第３層Ｌ３の金属パターン１９との間に、平行平板コンデンサとしての分布容量２５が形成される。
【００２１】
第１実施例は、以上の構成からなり、上記ＨＥＭＴ１８のソース電位は、抵抗２２ａに流れるドレイン電流による電圧効果により第２層Ｌ２の電圧より高くなるため相対的にゲート電位はソース電位より負の電位となりドレイン電流が制限される。即ち、抵抗２２ａの抵抗値Ｒｓとバイアス電流Ｉｓとの積により電圧Ｖｓが発生することで、ゲート電位はソース電位より負の電位となる。
【００２２】
一方、高周波的には第２層Ｌ２と第３層Ｌ３の広い面の金属パターン１９で形成される平行平板コンデンサ（２５）で接地される。この平行平板コンデンサ（分布容量２５）は、高周波回路の接地面（Ｌ２）の裏面に形成されるため容易に広い面積を実現でき、また第２層Ｌ２に形成された開口１６Ｈを通るスルーホール２１により金属パターン１９の中心付近で接続されるため、コンデンサとしての直列インダクタンスは極めて低い値となり、自己共振周波数は非常に高い周波数となることから、広い帯域に渡って低いインピーダンスとすることができる。
【００２３】
図３には、実施例での高周波の伝播状態が示されており、実施例では、入出力の伝送線路付近において、接地面はソースを直接接地した場合と何ら変わりがないため、図３に示されるように、高周波の伝播に影響を与えることがない。
【００２４】
図４には、実施例での出力−入力間アイソレーション特性（Ｓ12特性：逆方向伝送特性）が示されており、実施例は特性１０１、図７の従来例は特性１０２となる。このグラフに示されるように、従来回路は、特性１０２のように、Ｓ12の値が上下して安定しない。即ち、チップコンデンサ９ｂの持つ物理的長さにより高周波では安定した低インピーダンスが実現できず、他のスルーホールインダクタンス、浮遊容量等と結合することで、Ｓ12特性には多くの共振点が観測される。出力から入力への高周波信号への漏洩（Ｓ12）が大きい周波数では、図９で示したように、ＦＥＴ８で増幅された信号の一部が入力に帰還することで、不要発振が起こる。
【００２５】
これに対し、実施例の自己バイアス型増幅回路の出力から入力への高周波信号への漏洩は、特性１０１のように、広い帯域にわたって非常に低い値となり、不要発振等が起こり難い安定した高周波増幅が実現できることが分かる。また、ソース接地のインピーダンスが低いため、チップ抵抗２２ａ、チップコンデンサ２２ｂの値は高周波特性に影響を与え難く、主にＨＥＭＴ１８の動作点を決めるための抵抗値と数百ＭＨｚ等の低周波雑音の低減等の目的で必要な値を選ぶことができるという利点がある。
【００２６】
図５には、第２実施例の自己バイアス型高周波バイアス回路の構成が示され、図６には、第２実施例の回路を含む高周波増幅回路の等価回路が示されている。この第２実施例は、２枚の回路基板をプリプレグで貼り合わせ、第４層を設けたものである。即ち、第１実施例と同様に、基板（基材）１の表面の第１層Ｌ１に伝送線路３と接地パターン４が形成され、裏面の第２層Ｌ２に接地面１６が形成された第１の回路基板と、基板（基材）１の表面に伝送線路及び接地パターン２６が形成され、裏面に広い面積の金属（銅箔）パターン１９（接地面）が形成された第２の回路基板とを用い、第１の回路基板の裏側（接地面１６）に第２の回路基板の裏側（接地面１９）を向かい合わせる状態としてプリプレグ２０で貼り合わせたものである。
【００２７】
このようにして、図５（Ｂ）のように、第１層Ｌ１〜第４層Ｌ４が設けられ、第１層Ｌ１の接地パターン４と第２層Ｌ２の接地面１６と第４層Ｌ４の接地パターン２６がスルーホール２７で接続され、ＨＥＭＴ１８のソース電極１８ｓが、開口１６Ｓを通すスルーホール２８にて第３層Ｌ３の金属パターン１９と第４層Ｌ４の接地パターン２６に接続される。また、第４層Ｌ４の伝送線路と接地パターン２６の間に、チップ抵抗２２ａと低周波用のチップコンデンサ２２ｂが接続される。
【００２８】
図６には、第２実施例の回路を含む高周波増幅回路の等価回路が示されており、回路部分１０Ｂは図５の回路であり、この実施例では、第２層Ｌ２の接地面１６と第３層Ｌ３の金属パターン１９との間の分布容量（平行平板コンデンサ）２５だけでなく、第３層Ｌ３の金属パターン１９と第４層Ｌ４の接地パターン２６との間に、分布容量３０が形成される。
【００２９】
上記第２実施例では、直流的に電位を有する第３層Ｌ３が多層基板の内層となるためショート等の心配がなく、また第４層Ｌ４にも第２層Ｌ２と同電位の接地パターン（面積を調整したもの）２６を配置し分布容量３０を設けることで、接地容量をさらに大きな値とする（小さい領域で大きい容量を得る）こともできる。更に、チップ抵抗２２ａやチップコンデンサ２２ｂを第１層Ｌ１と第４層Ｌ４の何れにも配置可能であるため、実際の製品に合わせて各種の回路素子を効率よく実装することができるという利点がある。
【００３０】
なお、上記第１実施例、第２実施例において、プリプレグ２０を用いたが、このプリプレグの代わりに、他の種類の樹脂製、セラミック製の基板やフィルム状基板等、熱硬化性、熱可塑性を有するもの等を用いることができる。
【００３１】
以上のように、本発明は、従来では困難であった、広帯域にわたる安定した特性の実現ができ、特にマイクロ波、ミリ波帯における自己バイアス回路の実現が可能となる。
また、上記実施例では、抵抗２２ａにて直流電位Ｖｓを発生させたが、図２に示されるように、半導体素子の電極（１８ｓ）又は第３層Ｌ３の金属パターン１９と第２層Ｌ２との間に、直流電位を発生させるための外部電源（Ｖｓ）３１を挿入し、固定バイアス型の構成を取り入れることもできる。
【００３２】
また、図５の第２実施例の構成において、第２の回路基板の第４層Ｌ４にパッチアンテナの回路を形成し、第３層Ｌ３をこのアンテナ回路の接地面として利用し、マイクロ波・ミリ波帯の高周波アンテナ回路として用いることも可能である。
【産業上の利用可能性】
【００３３】
本発明は、マイクロ波、ミリ波帯等の高周波の増幅回路、発振器、ミキサ、スイッチ等の半導体素子を用い、バイアス電流の印加が必要な回路に対し広く適用することが可能である。また、増幅回路、発振器、ミキサ等の個別回路だけでなく、それらを組み合わせて構成される受信機、送信機、コンバータ、センサ、レーダ等にも応用することができる。
【符号の説明】
【００３４】
１…基板（基材）、      ３…伝送線路、
４…接地パターン、      ５，１６…接地面、
７，２１，２７，２８…スルーホール、
８，１８…ＦＥＴ又はＨＥＭＴ（半導体素子）、
９ａ，２２ａ…チップ抵抗、
９ｂ，２２ｂ…チップコンデンサ、
１６Ｈ…接地開口、      １８ｓ…ソース電極、
１９…金属パターン、    ２０…プリプレグ、
２５，３０…分布容量、  ３１…外部電源、
Ｌ１…第１層、          Ｌ２…第２層、
Ｌ３…第３層、          Ｌ４…第４層。
【図１】
2016025419.tif 000003
【図２】
2016025419.tif 000004
【図３】
2016025419.tif 000005
【図４】
2016025419.tif 000006
【図５】
2016025419.tif 000007
【図６】
2016025419.tif 000008
【図７】
2016025419.tif 000009
【図８】
2016025419.tif 000010
【図９】
2016025419.tif 000011