(57)【要約】【課題】  半導体ウエハに形成された複数の半導体素子の一部の半導体素子を通電する工程を有する半導体装置の製造方法であって、通電時に隣接する半導体素子に対して放電が生じることを抑制することが可能な方法を提供する。【解決手段】  半導体装置の製造方法であって、半導体ウエハに第１電極３１ｂを有する第１半導体素子１４ｂと、第２電極３４ｃを有する第２半導体素子１４ｃを形成する工程と、第１電極３１ｂと第２電極３４ｃの間の第１境界部４０ｂに第１絶縁層５０を形成する工程と、第１電極３１ｂに、第２電極３４ｃの電位とは異なる特定電位を印加する工程と、第１境界部４０ｂにおいて半導体ウエハ１２を切断することによって、第１半導体素子１４ａを第２半導体素子１４ｃから分離する工程を有する。【選択図】図６
2016025250.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を製造する方法であって、
半導体ウエハに、前記半導体ウエハの表面に形成された第１電極を有する第１半導体素子と、前記表面に形成された第２電極を有し、前記第１半導体素子に隣接する第２半導体素子を形成する工程と、
前記第１電極と前記第２電極の間の第１境界部に位置する前記表面に第１絶縁層を形成する工程と、
前記第１絶縁層を形成する前記工程の後に、前記第１電極に、前記第２電極の電位とは異なる特定電位を印加する工程と、
前記第１境界部において前記半導体ウエハを切断することによって、前記第１半導体素子を前記第２半導体素子から分離する工程、
を有する方法。
【請求項２】
前記特定電位を印加した後に、前記第１絶縁層の少なくとも一部を除去することによって、前記第１境界部に位置する前記表面の少なくとも一部を露出させる工程をさらに有し、
前記半導体ウエハを切断する前記工程において、前記第１境界部の露出させた前記表面を含む前記半導体ウエハの領域を切断する、
請求項１の方法。
【請求項３】
前記第１絶縁層を形成する前記工程では、前記第１電極の前記第１境界部側の一部が前記第１絶縁層で覆われるように前記第１絶縁層を形成し、
前記特定電位を印加する前記工程では、前記第１電極の露出している領域にプローブを接触させることで前記第１電極に前記特定電位を印加し、
前記第１絶縁層の少なくとも一部を除去する前記工程では、前記第１電極上の前記第１絶縁層の少なくとも一部を除去することによって、前記第１電極の露出している前記領域を拡大させる、
請求項２の方法。
【請求項４】
前記第１半導体素子が、前記表面に形成されており、前記第１電極に対して前記第２電極の反対側に位置する第４電極をさらに有しており、
前記第１絶縁層を形成する前記工程では、前記第１電極と前記第４電極の間の間隔部に位置する前記表面に、前記第１電極の前記間隔部側の一部が覆われるように第２絶縁層をさらに形成し、
前記特定電位を印加する前記工程では、前記第１電極の露出している前記領域の前記第１境界部側の縁部から前記第１電極の前記第１境界部側の縁部までの距離が、前記第１電極の露出している前記領域の前記間隔部側の縁部から前記第１電極の前記間隔部側の縁部までの距離よりも長い、
請求項３の方法。
【請求項５】
前記第１半導体素子及び前記第２半導体素子を形成する前記工程において、前記半導体ウエハに、前記表面に形成された第３電極を有し、前記第１半導体素子に対して前記第２半導体素子の反対側で隣接する第３半導体素子をさらに形成し、
前記第１絶縁層を形成する前記工程では、前記第３電極と前記第４電極の間の第２境界部に位置する前記表面に、前記第４電極の前記第２境界部側の一部が覆われるように第３絶縁層をさらに形成し、前記第４電極の前記間隔部側の一部が覆われるように前記第２絶縁層を形成し、
前記特定電位を印加する前記工程では、前記第４電極の露出している領域にプローブを接触させることで前記第４電極に前記特定電位をさらに印加し、前記第４電極の露出している前記領域の前記第２境界部側の縁部から前記第４電極の前記第２境界部側の縁部までの距離が、前記第４電極の露出している前記領域の前記間隔部側の縁部から前記第４電極の前記間隔部側の縁部までの距離よりも長く、
前記第１絶縁層の少なくとも一部を除去する前記工程では、前記第３絶縁層の少なくとも一部をさらに除去することによって、前記第２境界部に位置する前記表面の少なくとも一部を露出させるとともに、前記第４電極の露出している前記領域を拡大させ、
前記半導体ウエハを切断する前記工程では、前記第２境界部の露出させた前記表面を含む前記半導体ウエハの領域をさらに切断することによって、前記第１半導体素子を前記第３半導体素子から分離する、
請求項４の方法。
【請求項６】
前記第１絶縁層の少なくとも一部を除去する前記工程では、前記第１境界部に位置する前記第１絶縁層の上部に位置する開口と前記第１電極の露出している前記領域の上部に位置する開口を有するマスクを通して前記第１絶縁層をスパッタリングし、
前記第１絶縁層の少なくとも一部を除去する前記工程後であって前記半導体ウエハを切断する前記工程前に、前記マスクを通して前記第１電極の露出している前記領域に金属層を成長させる工程をさらに有する、
請求項２〜５のいずれか一項の方法。
【請求項７】
前記第１半導体素子が、前記半導体ウエハの裏面に形成された裏面電極を有し、
前記特定電位を印加する前記工程では、前記裏面電極に前記特定電位とは異なる電位を印加する、
請求項１〜６のいずれか一項の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体ウエハに形成された複数の半導体素子を検査する方法が開示されている。この方法では、複数の半導体素子のうちの一部の半導体素子に通電することによって検査を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１７７２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体ウエハに形成された複数の半導体素子のうちの一部の半導体素子を通電する際に、検査対象の半導体素子の電極から隣接する検査対象でない半導体素子の電極に向けて放電が起きる場合があり、問題となる。したがって、本明細書では、半導体ウエハに形成された複数の半導体素子の一部の半導体素子を通電する工程を有する半導体装置の製造方法であって、通電時に隣接する半導体素子に対して放電が生じることを抑制することが可能な方法を提供する。
【課題を解決するための手段】
【０００５】
本発明は、半導体装置を製造する方法を提供する。この方法は、半導体ウエハに、前記半導体ウエハの表面に形成された第１電極を有する第１半導体素子と、前記表面に形成された第２電極を有し、前記第１半導体素子に隣接する第２半導体素子を形成する工程と、前記第１電極と前記第２電極の間の第１境界部に位置する前記表面に第１絶縁層を形成する工程と、前記第１絶縁層を形成する前記工程の後に、前記第１電極に、前記第２電極の電位とは異なる特定電位を印加する工程と、前記第１境界部において前記半導体ウエハを切断することによって、前記第１半導体素子を前記第２半導体素子から分離する工程を有する。
【０００６】
この方法では、第１電極と第２電極の間の第１境界部に位置する半導体ウエハの表面に第１絶縁層を形成した後に、第１電極に特定電位を印加する。したがって、特定電位を印加する際に、第１絶縁層によって第１電極と第２電極の間で放電が生じることが抑制される。
【図面の簡単な説明】
【０００７】
【図１】加工前の半導体ウエハ１２の縦断面図。
【図２】半導体素子形成工程後の半導体ウエハ１２の平面図。
【図３】半導体素子１４の上面の拡大図。
【図４】図２のＩＶ−ＩＶ線における半導体ウエハ１２の縦断面図。
【図５】実施例１の絶縁層形成工程後の図４に対応する半導体ウエハ１２の縦断面図。
【図６】実施例１の検査工程の説明図。
【図７】実施例１の絶縁層除去工程の説明図。
【図８】実施例２の絶縁層形成工程後の図４に対応する半導体ウエハ１２の縦断面図。
【図９】実施例２の検査工程の説明図。
【図１０】実施例２の絶縁層除去工程の説明図。
【図１１】金属ブロック７２にはんだ接合された半導体装置を示す図。
【図１２】実施例３の金属膜成長工程の説明図。
【図１３】他の例の半導体素子１４の上面の拡大図。
【図１４】他の例の半導体素子１４の上面の拡大図。
【図１５】他の例の半導体素子１４の上面の拡大図。
【発明を実施するための形態】
【０００８】
最初に、実施例１の半導体装置の特徴について列記する。なお、以下の特徴は、何れも、独立して有用なものである。
（特徴１）特定電位を印加した後に、第１絶縁層の少なくとも一部を除去することによって、第１境界部に位置する半導体ウエハの表面の少なくとも一部を露出させる工程をさらに有し、半導体ウエハを切断する工程において、第１境界部の露出させた表面を含む半導体ウエハの領域を切断してもよい。
この構成によれば、半導体ウエハを切断する工程において、第１絶縁層を除去することによって露出させた表面を含む領域を切断するため、好適に半導体ウエハを切断することができる。
（特徴２）第１絶縁層を形成する工程では、第１電極の第１境界部側の一部が第１絶縁層で覆われるように第１絶縁層を形成し、特定電位を印加する工程では、第１電極の露出している領域にプローブを接触させることで第１電極に特定電位を印加し、第１絶縁層の少なくとも一部を除去する工程では、第１電極上の第１絶縁層の少なくとも一部を除去することによって、第１電極の露出している領域を拡大させてもよい。
このような構成によれば、第１電極の第１境界部側の一部が第１絶縁層で覆われた状態で特定電位が印加されるので、第１電極と第２電極の間で放電がより生じ難くなる。また、特定電位を印加した後に、プローブを接触させた第１電極の露出している領域が拡大されるので、第１半導体素子の放熱性能を向上させることができる。
（特徴３）第１半導体素子が、半導体ウエハの表面に形成されており、第１電極に対して第２電極の反対側に位置する第４電極をさらに有しており、第１絶縁層を形成する工程では、第１電極と第４電極の間の間隔部に位置する表面に、第１電極の間隔部側の一部が覆われるように第２絶縁層をさらに形成し、特定電位を印加する工程では、第１電極の露出している領域の第１境界部側の縁部から第１電極の第１境界部側の縁部までの距離が、第１電極の露出している領域の間隔部側の縁部から第１電極の間隔部側の縁部までの距離よりも長くてもよい。
このように、第１電極の露出している領域から第１境界部までの距離をより長く設定することで、第１電極と第２電極の間で放電がより生じ難くなる。
（特徴４）第１半導体素子及び第２半導体素子を形成する工程において、半導体ウエハに、半導体ウエハの表面に形成された第３電極を有し、第１半導体素子に対して第２半導体素子の反対側で隣接する第３半導体素子をさらに形成し、第１絶縁層を形成する工程では、第３電極と第４電極の間の第２境界部に位置する表面に、第４電極の第２境界部側の一部が覆われるように第３絶縁層をさらに形成し、第４電極の間隔部側の一部が覆われるように第２絶縁層を形成し、特定電位を印加する工程では、第４電極の露出している領域にプローブを接触させることで第４電極に特定電位をさらに印加し、第４電極の露出している領域の第２境界部側の縁部から第４電極の第２境界部側の縁部までの距離が、第４電極の露出している領域の間隔部側の縁部から第４電極の間隔部側の縁部までの距離よりも長く、第１絶縁層の少なくとも一部を除去する前記工程では、第３絶縁層の少なくとも一部をさらに除去することによって、第２境界部に位置する表面の少なくとも一部を露出させるとともに、第４電極の露出している領域を拡大させ、半導体ウエハを切断する工程では、第２境界部の露出させた表面を含む半導体ウエハの領域をさらに切断することによって、第１半導体素子を第３半導体素子から分離してもよい。
このような構成によれば、第４電極と第３電極の間での放電を好適に抑制することができる。
（特徴５）第１絶縁層の少なくとも一部を除去する工程では、第１境界部に位置する第１絶縁層の上部に位置する開口と第１電極の露出している領域の上部に位置する開口を有するマスクを通して第１絶縁層をスパッタリングし、第１絶縁層の少なくとも一部を除去する工程後であって半導体ウエハを切断する工程前に、前記マスクを通して第１電極の露出している領域に金属層を成長させる工程をさらに有してもよい。
このような構成によれば、同一のマスクを用いて、第１絶縁層のスパッタリングと前記金属層の成長を行うことができる。
（特徴６）第１半導体素子が、半導体ウエハの裏面に形成された裏面電極を有し、特定電位を印加する工程では、裏面電極に特定電位とは異なる電位を印加してもよい。
【実施例１】
【０００９】
実施例の製造方法では、図１に示す半導体ウエハ１２から半導体装置を製造する。半導体ウエハ１２として、例えば、ｎ型のＳｉＣウエハ等を用いることができる。
【００１０】
（半導体素子形成工程）
まず、半導体ウエハ１２に対してｐ型拡散層、ｎ型拡散層、電極及び絶縁層等を形成することによって、図２に示すように、半導体ウエハ１２に複数の半導体素子１４を形成する。なお、図２においては、点線で囲まれた領域が半導体素子１４であり、半導体素子１４の間に位置する細い領域が、後のダイシング工程で切削される領域２０（すなわち、ダイシングライン）である。本実施例では、半導体素子１４は、ＩＧＢＴである。図３に示すように、各半導体素子１４は、半導体ウエハ１２の上面１２ａに形成された複数の電極３１〜３６を有している。最も大きい電極３１はエミッタ電極である。電極３１の隣には、小型の電極３２〜３６が形成されている。中央の電極３４はゲート電極である。また、残りの電極３２、３３、３５、３６は、半導体素子１４の電流や温度を検出するための電極である。図２、３において、各半導体素子１４は、同一の向き（すなわち、図２、３において上側にエミッタ電極３１が位置する向き）で形成される。また、以下では、１つの半導体素子１４の上面側の電極３１〜３６と、隣の半導体素子１４の上面側の電極３１〜３６の間の領域を、境界部４０と呼ぶ。図２、３において、境界部４０は、ドットハッチングにより示されている。上述したダイシングライン２０は、境界部４０に配置されている。また、以下では、１つの半導体素子１４内の各電極３１〜３６の間の領域を、間隔部４２と呼ぶ。図３において、間隔部４２は、斜線ハッチングにより示されている。また、図４は、例として、複数の半導体素子１４のうちの半導体素子１４ａ〜１４ｃ（図１参照）の縦断面図を示している。半導体素子１４ａは、半導体素子１４ｂに対して隣接している。半導体素子１４ｃは、半導体素子１４ｂに対して半導体素子１４ａの反対側で隣接している。すなわち、半導体素子１４ｂは、半導体素子１４ａと半導体素子１４ｃの間に配置されている。図４に示すように、境界部４０では、半導体ウエハ１２の上面１２ａが露出している。図４に示すように、半導体ウエハ１２の下面１２ｂには、その全域に下面電極３７が形成されている。下面電極３７は、ＩＧＢＴのコレクタ電極である。
【００１１】
なお、以下では、半導体素子１４ａの電極３１、３４を電極３１ａ、３４ａと呼び、半導体素子１４ｂの電極３１、３４を電極３１ｂ、３４ｂと呼び、半導体素子１４ｃの電極３１、３４を電極３１ｃ、３４ｃと呼ぶ。また、以下では、電極３１ａと電極３４ｂの間の境界部４０を境界部４０ａと呼び、電極３１ｂと電極３４ｃの間の境界部４０を境界部４０ｂと呼ぶ。また、以下では、半導体素子１４ａの間隔部４２を間隔部４２ａと呼び、半導体素子１４ｂの間隔部４２を間隔部４２ｂと呼び、半導体素子１４ｃの間隔部４２を間隔部４２ｃと呼ぶ。
【００１２】
（絶縁層形成工程）
次に、図５に示すように、半導体ウエハ１２上に絶縁層５０を形成する。本実施例では、ポリイミドにより絶縁層５０を形成する。絶縁層５０は、境界部４０、間隔部４２及びこれらの周辺に形成する。また、この段階では、絶縁層５０は、完全には硬化されず、仮硬化状態（エッチングで容易に除去可能な状態）とされる。
【００１３】
境界部４０では、絶縁層５０が境界部４０に露出している半導体ウエハ１２の上面１２ａの全体を覆うように絶縁層５０が形成される。また、境界部４０では、絶縁層５０が、電極３１の境界部４０側の一部と、電極３４の境界部４０側の一部を覆うように絶縁層５０が形成される。例えば、図５において、電極３１ａの境界部４０ａ側の一部は境界部４０ａから伸びる絶縁層５０によって覆われ、電極３４ｂの境界部４０ａ側の一部は境界部４０ａから伸びる絶縁層５０によって覆われる。また、電極３１ｂの境界部４０ｂ側の一部は境界部４０ｂから伸びる絶縁層５０によって覆われ、電極３４ｃの境界部４０ｂ側の一部は境界部４０ｂから伸びる絶縁層５０によって覆われる。他の電極３２、３３、３５、３６も、境界部４０側の一部が絶縁層５０に覆われる。
【００１４】
間隔部４２では、絶縁層５０が間隔部４２に露出している半導体ウエハ１２の上面１２ａの全体を覆うように絶縁層５０が形成される。また、間隔部４２では、絶縁層５０が、電極３１の間隔部４２側の一部と、電極３４の間隔部４２側の一部を覆うように絶縁層５０が形成される。例えば、図５において、電極３４ａの間隔部４２ａ側の一部は間隔部４２ａから伸びる絶縁層５０によって覆われ、電極３１ａの間隔部４２ａ側の一部は間隔部４２ａから伸びる絶縁層５０によって覆われる。また、電極３４ｂの間隔部４２ｂ側の一部は間隔部４２ｂから伸びる絶縁層５０によって覆われ、電極３１ｂの間隔部４２ｂ側の一部は間隔部４２ｂから伸びる絶縁層５０によって覆われる。また、電極３４ｃの間隔部４２ｃ側の一部は間隔部４２ｃから伸びる絶縁層５０によって覆われ、電極３１ｃの間隔部４２ｃ側の一部は間隔部４２ｃから伸びる絶縁層５０によって覆われる。他の電極３２、３３、３５、３６も、間隔部４２側の一部が絶縁層５０に覆われる。
【００１５】
電極３１〜３６上の絶縁層５０には、境界部４０から伸びる絶縁層５０と間隔部４２から伸びる絶縁層５０との間に隙間が形成され、その隙間において各電極３１〜３６が露出する露出領域３８が形成される。例えば、図５では、電極３１及び３４上において、境界部４０から伸びる絶縁層５０と間隔部４２から伸びる絶縁層５０との間に隙間が形成される。その隙間において、各電極３１ａ〜３１ｃ及び３４ａ〜３４ｃが露出している露出領域３８が形成される。
【００１６】
（検査工程）
次に、図６に示すように、半導体ウエハ１２をステージ５２上に載置する。次に、複数の半導体素子１４のうちの１つに対して電圧を印加することで、半導体素子１４が必要な耐電圧特性を有するか否かを検査する。検査では、まず、検査対象の半導体素子１４の上面側の電極３１〜３６の各々に、プローブ５４を接触させる。例えば、半導体素子１４ｂを検査する場合には、図６に示すように、電極３１ｂ及び３４ｂに対してプローブ５４が接触させられる。なお、半導体素子１４ｂの他の上面側の電極３２、３３、３５、３６にも、プローブ５４が接触させられる。次に、ステージ５２に低電位（例えば、グランド電位）を印加するとともに、全てのプローブ５４に特定電位（例えば、１０００Ｖ以上の高電位）を印加する。これによって、半導体素子１４の上面側の電極３１〜３６と下面電極３７の間に高電圧が印加される。このように高電圧を印加した状態で検査対象の半導体素子１４に流れる電流を検出する。これによって、検査対象の半導体素子１４が必要な耐電圧特性を有するか否かを検査する。検査工程では、半導体素子１４の各々に対して、１つずつ順に上述した検査を行う。
【００１７】
検査工程において、検査対象ではない半導体素子１４の上面側の電極３１〜３６にはプローブ５４が接続されない。したがって、検査工程において、検査対象ではない半導体素子１４の上面側の電極３１〜３６は、フローティング状態となっている。このため、検査対象の半導体素子１４の上面側の電極３１〜３６に特定電位を印加すると、検査対象の半導体素子１４に隣接する検査対象ではない半導体素子１４の上面側の電極３１〜３６の電位は、特定電位よりも低電位となる。このため、検査対象の半導体素子１４の上面側の電極３１〜３６と、検査対象の半導体素子１４に隣接する検査対象ではない半導体素子１４の上面側の電極３１〜３６の間に高い電位差が生じる。例えば、図６のように半導体素子１４ｂが検査対象である場合には、半導体素子１４ｂの電極３４ｂと半導体素子１４ａの電極３１ａの間に高い電位差が生じ、半導体素子１４ｂの電極３１ｂと半導体素子１４ｃの電極３４ｃの間に高い電位差が生じる。このように、検査工程中に隣接する半導体素子１４の間で生じる高い電位差によって境界部４０で放電が生じると、半導体素子１４の特性の劣化を招くため、問題となる。しかしながら、本実施例の方法では、隣接する半導体素子１４の間の境界部４０に絶縁層５０が形成されており、絶縁層５０によって境界部４０での放電が生じ難くなっている。特に、絶縁層５０は、電極３１〜３６の上部を部分的に覆うように形成されており、これによって、隣接する電極の露出領域３８の間（例えば、電極３１ａの露出領域３８と電極３４ｂの露出領域３８の間）の距離が長くなっている。これによって、境界部４０で放電がより生じ難くなっている。このため、本実施例の方法では、検査工程において隣接する半導体素子１４の間で放電が生じることを好適に抑制することができる。
【００１８】
（絶縁層除去工程）
次に、図７に示すように、マスク９０を通して絶縁層５０をスパッタリングする。マスク９０は開口部を有している。ここでは、ダイシングライン２０上に開口部を配置する。マスク９０を通して絶縁層５０をスパッタリングすることで、境界部４０内の絶縁層５０を部分的に除去する。より詳細には、ダイシングライン２０内の半導体ウエハ１２の表面１２ａが露出するように、絶縁層５０を除去する。なお、電極３１とダイシングライン２０の間、及び、電極３４とダイシングライン２０の間には、絶縁層５０を残存させる。このように残存させた絶縁層５０は、半導体素子１４の外周部の表面を保護する保護膜となる。ダイシングライン２０を露出させたら、半導体ウエハ１２をベークして、仮硬化状態であった絶縁層５０を完全に硬化させる。
【００１９】
（ダイシング工程）
次に、ダイシングライン２０に沿って半導体ウエハ１２を切削することで、半導体ウエハ１２を個々の半導体素子１４に分離する。上記の通り、ダイシングライン２０上の絶縁層５０は除去されている。したがって、ダイシングライン２０に沿って半導体ウエハ１２を切断することは、絶縁層除去工程で露出された上面１２ａに沿って半導体ウエハ１２を切断することと等しい。ダイシングライン２０上に絶縁層５０が存在していないので、絶縁層５０がダイシングブレードに巻き込まれて不具合を起こすことが無い。このため、好適に半導体ウエハ１２を切断することができる。
【００２０】
以上の工程によって、半導体素子１４を有する半導体装置が製造される。上記の通り、この方法によれば、境界部４０に絶縁層５０が存在する状態で検査工程が行われるので、境界部４０での放電を抑制することができる。また、検査工程後にダイシングライン２０上の絶縁層５０が除去されるので、好適にダイシング工程を実施することができる。
【実施例２】
【００２１】
（半導体素子形成工程）
実施例２の方法について説明する。実施例２の半導体素子形成工程は、実施例１の半導体素子形成工程と同様に実施する。
【００２２】
（絶縁層形成工程）
絶縁層形成工程では、実施例１の絶縁層形成工程と同様にして絶縁層５０を形成する。但し、図８に示すように、境界部４０から電極３１上に伸びる絶縁層５０の幅、及び、境界部４０から電極３４上に伸びる絶縁層５０の幅が、実施例１よりも広くなるように絶縁層５０を形成する。より詳細には、電極３１の露出領域３８の境界部４０側の縁部３１ｖから電極３１の境界部４０側の縁部３１ｗまでの距離Ｌ１が、電極３１の露出領域３８の間隔部４２側の縁部３１ｘから電極３１の間隔部４２側の縁部３１ｙまでの距離Ｌ２よりも長くなるように、絶縁層５０を形成する。すなわち、電極３１の露出領域３８が、境界部４０よりも間隔部４２に近い位置に配置されるように、絶縁層５０を形成する。また、電極３４の露出領域３８の境界部４０側の縁部３４ｖから電極３４の境界部４０側の縁部３４ｗまでの距離Ｌ３が、電極３４の露出領域３８の間隔部４２側の縁部３４ｘから電極３４の間隔部４２側の縁部３４ｙまでの距離Ｌ４よりも長くなるように、絶縁層５０を形成する。すなわち、電極３４の露出領域３８が、境界部４０よりも間隔部４２に近い位置に配置されるように、絶縁層５０を形成する。他の電極３２、３３、３５、３６でも、露出領域３８が境界部４０よりも間隔部４２に近い位置に配置される。
【００２３】
（検査工程）
検査工程では、実施例１の検査工程と同様にして各半導体素子１４を検査する。図９は、半導体素子１４ｂに対する検査を示している。半導体素子１４ｂに対する検査では、プローブ５４が電極３１ｂ、３４ｂの露出領域３８に接触して、電極３１ｂ、３４ｂに特定電位が印加される。このとき、電極３１ｂの露出領域３８が間隔部４２ｂに近い位置に配置されており、電極３４ｃの露出領域３８が間隔部４２ｃに近い位置に配置されているため、実施例１に比べて電極３１ｂの露出領域３８と電極３４ｃの露出領域３８の間の距離が長くなっている。これによって、電極３１ｂと電極３４ｃの間で放電が生じることがより好適に抑制される。この露出領域間の距離は、８００μｍ以上であることが好ましい。また、電極３４ｂの露出領域３８が間隔部４２ｂに近い位置に配置されており、電極３１ａの露出領域３８が間隔部４２ａに近い位置に配置されているため、実施例１に比べて電極３４ｂの露出領域３８と電極３１ａの露出領域３８の間の距離が長くなっている。これによって、電極３４ｂと電極３１ａの間で放電が生じることがより好適に抑制される。この露出領域間の距離は、８００μｍ以上であることが好ましい。半導体素子１４ｂの他の上面側の電極３２、３３、３５、３６についても、同様にして放電が抑制される。
【００２４】
（絶縁層除去工程）
絶縁層除去工程では、図１０に示すように、マスク９２を通して絶縁層５０をスパッタリングすることで、絶縁層５０を部分的に除去する。マスク９０は、開口部を有している。ここでは、ダイシングライン２０上と、電極３１、３４上に開口部を配置する。電極３１、３４上の開口部は、露出領域３８と露出領域３８に隣接する絶縁層５０の上部に配置される。マスク９２を通して絶縁層５０をスパッタリングすることで、ダイシングライン２０上の絶縁層５０を除去すると共に、各電極３１、３４上の絶縁層５０を部分的に除去する。これによって、各電極３１、３４の露出領域３８を拡大させる。図示していないが、電極３２、３３、３５、３６の露出領域も同様にして拡大させる。不要な絶縁層５０を除去したら、半導体ウエハ１２をベークして、仮硬化状態であった絶縁層５０を完全に硬化させる。
【００２５】
（ダイシング工程）
ダイシング工程は、実施例１と同様にして実施する。これによって、半導体素子１４を有する半導体装置が完成する。
【００２６】
なお、実施例２の方法で製造された半導体装置の上面側の電極３１〜３６は、図１１に示すように、はんだ７０によって金属ブロック７２に接続され得る。絶縁層除去工程で電極３１〜３６の露出領域３８が拡大されているので、各電極３１〜３６の放熱性が高い。
【００２７】
以上に説明したように、実施例２の方法では、検査工程において、電極３１の露出領域３８と電極３４の露出領域３８との間の距離が長いため、より好適に放電を抑制することができる。また、その後の絶縁膜除去工程で各電極の露出領域３８が拡大されるため、製造される半導体装置の放熱性能を向上させることができる。
【００２８】
なお、上述した実施例２では、電極３１〜３６がはんだ７０によって金属ブロック７２に接続されたが、電極３１〜３６を外部に接続する構成はどのような構成であってもよい。電極３１〜３６を外部に接続する構成がどのような構成であっても、電極３１〜３６の露出領域３８を拡大することで、半導体装置の放熱性能を向上させることができる。
【００２９】
また、上述した実施例１、２では、絶縁層除去工程において、スパッタリングにより絶縁層５０を除去したしかしながら、他の方法により絶縁層５０を除去してもよい。例えば、絶縁層５０を感光性のポリイミド樹脂で形成し、絶縁層除去工程前に絶縁層５０に光を照射して、除去すべき範囲の絶縁層５０を硬化させずに、除去しない範囲の絶縁層５０を硬化させる。そして、その後に、硬化していない絶縁層５０のみをエッチング等により除去してもよい。
【実施例３】
【００３０】
実施例３の方法について説明する。実施例３の方法では、実施例２と同様にして、半導体素子形成工程、絶縁層形成工程、検査工程及び絶縁層除去工程を実施する。
【００３１】
（金属膜成長工程）
実施例３の方法では、絶縁層除去工程後に、金属膜成長工程を実施する。金属膜成長工程では、絶縁層除去工程で使用したマスク９２と同一のマスクを用いて、図１２に示すように、スパッタリングによって電極３１〜３６の露出領域３８内の表面に、金属膜３９（本実施例ではニッケル膜）を成長させる。すなわち、マスク９２の上方に金属製（すなわち、ニッケル製）のスパッタリングターゲットを設置し、スパッタリングターゲットにアルゴン等のイオンを衝突させることで、金属膜３９を成長させる。なお、絶縁層除去工程から金属膜成長工程にかけて、マスク９２を半導体ウエハ１２に固定した状態を維持する。
【００３２】
金属膜３９を成長させたら、実施例１と同様にしてダイシング工程を実施する。これによって、半導体素子１４を有する半導体装置が完成する。
【００３３】
実施例３の方法によれば、電極３１〜３６の表面に金属膜３９が形成されている半導体装置を製造することができる。ニッケル製の金属膜３９を形成することで、電極３１〜３６のはんだ濡れ性を向上させることができる。したがって、例えば、図１１に示すように電極３１〜３６をはんだ付けすることが容易となる。また、絶縁層除去工程と金属膜成長工程とで同じマスクを固定したまま使用するので、マスクのアラインメントずれ等を防止することができる。
【００３４】
なお、上述した実施例３では、金属膜３９がニッケル製であったが、はんだ濡れ性が高い別の金属を金属膜３９として用いてもよい。はんだ濡れ性が高い別の金属としては、Ａｕ、Ｃｕ・・・等を挙げることができる。また、金属膜３９に追加して、または、金属膜３９に代えて、電極３１〜３６の酸化を防止などの他の目的のために、別の金属膜を電極３１〜３６の表面に形成してもよい。
【００３５】
なお、上述した実施例３の方法では、境界部４０の上方にもマスク９２の開口が配置されているので、金属膜成長工程においてダイシングライン２０上に金属膜が形成される場合がある。ダイシングライン２０上の金属膜が問題となる場合には、金属膜成長工程において、ダイシングライン２０上に開口を有さない別のマスクを用いることができる。
【００３６】
また、上記の実施例１〜３では、ダイシングライン２０上の絶縁層５０を除去した後にダイシング工程を行った。しかしながら、絶縁層５０がダイシングブレードに巻き込まれても特に問題がない場合には、ダイシングライン２０上の絶縁層５０を除去せずに、ダイシング工程で絶縁層５０と共に半導体ウエハ１２を切断してもよい。
【００３７】
また、上記の実施例１〜３では、境界部４０の上面１２ａの全体を覆うように絶縁層５０が形成されたが、必ずしも絶縁層５０が境界部４０の上面１２ａの全体を覆う必要はない。絶縁層５０が境界部４０の上面１２ａの一部を覆うように構成されていても、絶縁層５０が存在しない場合に比べて、境界部４０での放電を抑制することができる。
【００３８】
また、上記の実施例１〜３では、絶縁層除去工程において、境界部４０の一部に絶縁層５０を残存させたが、絶縁層除去工程において境界部４０内及びその周辺の全ての絶縁層５０を除去してもよい。また、絶縁層除去工程において、間隔部４２内及びその周辺の絶縁膜５０を除去してもよい。
【００３９】
また、上記の実施例１〜３では、検査工程において、検査対象ではない半導体素子１４の上面側の電極３１〜３６がフローティング状態とされたが、検査対象ではない半導体素子１４の上面側の電極３１〜３６が特定電位よりも低い所定の電位に固定されてもよい。
【００４０】
また、上記の実施例１〜３では、特定電位が下面電極３７の電位よりも高い電位であったが、特定電位が下面電極３７の電位よりも低い電位であってもよい。すなわち、上記実施例の検査工程とは逆向きの電圧を印加する検査を検査工程で行ってもよい。
【００４１】
また、上記の実施例１〜３では、図３に示すように半導体素子１４の上面１２ａに電極が配置されていたが、電極の数や配置は適宜変更することができる。例えば、図１３〜１５に示すように電極３１、３４が配置されていてもよい。
【００４２】
また、上記の実施例１〜３では、半導体素子１４が、ＩＧＢＴであったが、半導体素子１４はダイオードやＭＯＳＦＥＴ等であってもよい。また、半導体素子１４は、ＩＧＢＴ、ダイオード及びＭＯＳＦＥＴのいずれかを組み合わせた素子であってもよい。
【００４３】
以下に、上述した実施例の構成要素と請求項の構成要素との関係について説明する。実施例の電極３１ｂは、請求項の第１電極の一例である。実施例の電極３４ｃは、請求項の第２電極の一例である。実施例の電極３１ａは、請求項の第３電極の一例である。実施例の電極３４ｂは、請求項の第４電極の一例である。実施例の半導体素子１４ｂは、請求項の第１半導体素子の一例である。実施例の半導体素子１４ｃは、請求項の第２半導体素子の一例である。実施例の半導体素子１４ａは、請求項の第３半導体素子の一例である。実施例の境界部４０ｂは、請求項の第１境界部の一例である。実施例の境界部４０ａは、請求項の第２境界部の一例である。実施例の間隔部４２ｂは、請求項の間隔部の一例である。実施例の境界部４０ｂの絶縁層５０は、請求項の第１絶縁層の一例である。実施例の間隔部４２の絶縁層５０は、請求項の第２絶縁層の一例である。実施例の境界部４０ａの絶縁層５０は、請求項の第３絶縁層の一例である。実施例の絶縁層除去工程において境界部４０ｂ内で露出した半導体ウエハ１２の上面１２ａは、請求項の第１境界部の露出させた表面の一例である。実施例の絶縁層除去工程において境界部４０ａ内で露出した半導体ウエハ１２の上面１２ａは、請求項の第２境界部の露出させた表面の一例である。実施例の電極３１ｂの露出領域３８は、請求項の第１電極の露出している領域の一例である。実施例の電極３４ｂの露出領域３８は、請求項の第４電極の露出している領域の一例である。
【００４４】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４５】
１２：半導体ウエハ
１２ａ：上面
１２ｂ：下面
１４：半導体素子
２０：ダイシングライン
３１：電極
３４：電極
３７：下面電極
３８：露出領域
３９：ニッケル膜
４０：境界部
４２：間隔部
５０：絶縁層
５２：ステージ
５４：プローブ
７２：金属ブロック
【図１】
2016025250.tif 000003
【図２】
2016025250.tif 000004
【図４】
2016025250.tif 000005
【図５】
2016025250.tif 000006
【図６】
2016025250.tif 000007
【図７】
2016025250.tif 000008
【図８】
2016025250.tif 000009
【図９】
2016025250.tif 000010
【図１０】
2016025250.tif 000011
【図１１】
2016025250.tif 000012
【図１２】
2016025250.tif 000013
【図１３】
2016025250.tif 000014
【図１４】
2016025250.tif 000015
【図１５】
2016025250.tif 000016
【図３】
2016025250.tif 000017