(57)【要約】【課題】  底部絶縁層の下端部に接するｐ型領域を有するスイッチング素子の高い耐圧特性を実現する【解決手段】  トレンチ１８内の底部に配置されている底部絶縁層２０と、底部絶縁層２０よりも表面側に配置されたゲート電極２４を有するスイッチング素子。半導体基板１２が、ゲート絶縁膜２２に接する第１ｎ型領域３０と、ゲート絶縁膜２２に接する第１ｐ型領域３２と、底部絶縁層２０の端部に接している第２ｐ型領域３４と、第２ｐ型領域３４を第１ｐ型領域３２から分離している第２ｎ型領域３６を有する。第１ｐ型領域３２の裏面側端部から第２ｐ型領域３４の表面側端部までの距離Ａと、底部絶縁層２０の裏面側端部から第２ｐ型領域３４の裏面側端部までの距離Ｂとが、Ａ＜４Ｂの関係を満たす。【選択図】図１
2016025177.tif 000002
【特許請求の範囲】
【請求項１】
表面と裏面を有し、前記表面にトレンチが形成されている半導体基板と、
前記トレンチ内の底部に配置されている底部絶縁層と、
前記底部絶縁層よりも前記表面側の前記トレンチの側面を覆っているゲート絶縁膜と、
前記底部絶縁層よりも前記表面側の前記トレンチ内に配置されており、前記底部絶縁層及び前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、
を有しており、
前記半導体基板が、
前記ゲート絶縁膜に接する第１ｎ型領域と、
前記第１ｎ型領域の前記裏面側で前記ゲート絶縁膜に接する第１ｐ型領域と、
前記底部絶縁層の前記裏面側の端部に接している第２ｐ型領域と、
前記第１ｐ型領域の前記裏面側に配置されており、前記第１ｐ型領域によって前記第１ｎ型領域から分離されており、前記ゲート絶縁膜及び前記底部絶縁層に接しており、前記第２ｐ型領域よりも前記裏面側の位置まで伸びており、前記第２ｐ型領域を前記第１ｐ型領域から分離している第２ｎ型領域、
を有しており、
前記第１ｐ型領域の前記裏面側の端部から前記第２ｐ型領域の前記表面側の端部までの距離Ａと、前記底部絶縁層の前記裏面側の前記端部から前記第２ｐ型領域の前記裏面側の端部までの距離Ｂとが、Ａ＜４Ｂの関係を満たし、
前記第２ｐ型領域の前記表面側の前記端部から前記底部絶縁層の前記裏面側の前記端部までの距離Ｃが、前記第１ｐ型領域の前記裏面側の前記端部から前記ゲート電極の前記裏面側の端部までの距離Ｄよりも小さい、
スイッチング素子。
【請求項２】
前記半導体基板が、ＳｉＣ系半導体により構成されており、
前記第２ｐ型領域が、Ａｌを含有している、
請求項１のスイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、スイッチング素子に関する。
【背景技術】
【０００２】
特許文献１には、トレンチ型のゲート電極を有するＭＯＳＦＥＴが開示されている。トレンチ内のゲート電極の下側には、底部絶縁層が形成されている。また、底部絶縁層の下端部に接する位置に、ｐ型のフローティング領域が形成されている。フローティング領域は、ｎ型のドリフト領域によってｐ型のボディ領域から分離されている。ＭＯＳＦＥＴがオフする際には、ボディ領域とフローティング領域の間のドリフト領域に、ボディ領域とフローティング領域の両方から空乏層が伸びる。これによって、ボディ領域とフローティング領域の間のドリフト領域が空乏化され、ゲート絶縁膜に印加される電界が緩和される。これにより、ＭＯＳＦＥＴの高耐圧化が実現されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１４２２４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したフローティング領域は、トレンチの底面にｐ型不純物を注入し、その後、ｐ型不純物を拡散させることで形成される。このときのｐ型不純物の拡散距離が長いと、特許文献１のように、底部絶縁層の下端部（すなわち、トレンチの下端部）よりも上側まで広く伸びるフローティング領域を形成することができる。しかしながら、半導体基板の材料やｐ型不純物の材料によっては、ｐ型不純物が半導体基板中で拡散し難く、ｐ型不純物の拡散距離が短くなる場合がある。ｐ型不純物の拡散距離が短いと、フローティング領域のうちの底部絶縁層の下端部よりも上側まで伸びる部分（以下、上側部分という）が小さくなる。上側部分が短いと、ボディ領域とフローティング領域の間の間隔が広くなる。また、上側部分が短いと、フローティング領域から上側に空乏層が伸び難くなる。このため、上側部分が短いと、ボディ領域とフローティング領域の間のドリフト領域が空乏化され難くなり、ＭＯＳＦＥＴの耐圧特性が低下する。なお、この課題は、底部絶縁層の下端部に接するｐ型領域が、フローティング領域ではなく所定の電位に固定された領域である場合にも生じる。したがって、本明細書では、トレンチの下端部にｐ型領域を有するスイッチング素子において、上側部分が短い場合でも高い耐圧特性を実現する技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する技術は、表面と裏面を有し、前記表面にトレンチが形成されている半導体基板と、前記トレンチ内の底部に配置されている底部絶縁層と、前記底部絶縁層よりも前記表面側の前記トレンチの側面を覆っているゲート絶縁膜と、前記底部絶縁層よりも前記表面側の前記トレンチ内に配置されており、前記底部絶縁層及び前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極を有している。前記半導体基板は、前記ゲート絶縁膜に接する第１ｎ型領域と、前記第１ｎ型領域の前記裏面側で前記ゲート絶縁膜に接する第１ｐ型領域と、前記底部絶縁層の前記裏面側の端部に接している第２ｐ型領域と、前記第１ｐ型領域の前記裏面側に配置されており、前記第１ｐ型領域によって前記第１ｎ型領域から分離されており、前記ゲート絶縁膜及び前記底部絶縁層に接しており、前記第２ｐ型領域よりも前記裏面側の位置まで伸びており、前記第２ｐ型領域を前記第１ｐ型領域から分離している第２ｎ型領域を有している。前記第１ｐ型領域の前記裏面側の端部から前記第２ｐ型領域の前記表面側の端部までの距離Ａと、前記底部絶縁層の前記裏面側の前記端部から前記第２ｐ型領域の前記裏面側の端部までの距離Ｂとが、Ａ＜４Ｂの関係を満たす。前記第２ｐ型領域の前記表面側の前記端部から前記底部絶縁層の前記裏面側の前記端部までの距離Ｃが、前記第１ｐ型領域の前記裏面側の前記端部から前記ゲート電極の前記裏面側の端部までの距離Ｄよりも小さい。
【０００６】
なお、距離Ａ、Ｂ、Ｃ、Ｄは、半導体基板の厚み方向に沿って計測した距離を意味する。
【０００７】
このスイッチング素子では、第１ｐ型領域と第２ｐ型領域からそれらの間の第２ｎ型領域（すなわち、距離Ａの部分の第２ｎ型領域）に空乏層を伸ばすことで、ゲート絶縁膜に印加される電界を抑制する。このスイッチング素子では、距離Ｃが距離Ｄよりも小さい。距離Ｃが小さいと、距離Ｃが大きい場合に比べて第２ｐ型領域から第１ｐ型領域側に空乏層が伸び難い。しかしながら、このスイッチング素子では、距離Ｂが長く設定されている（すなわち、Ａ＜４Ｂが満たされる）ことによって、第２ｐ型領域から第１ｐ型領域側に空乏層が伸びることが促進される。したがって、距離Ｃが小さくても、第２ｐ型領域から第１ｐ型領域側に広く空乏層を伸ばすことができる。なお、距離Ｄは、トレンチの底面への不純物の注入深さによって調整できるため、半導体基板中でｐ型不純物が拡散し難い場合でも、距離Ｄを長くすることは可能である。Ａ＜４Ｂの関係が満たされると、高い耐圧特性を得ることができる。したがって、このスイッチング素子は、耐圧特性が高い。
【図面の簡単な説明】
【０００８】
【図１】ＭＯＳＦＥＴ１０の縦断面図。
【図２】ＭＯＳＦＥＴがオフしているときの図１の直線Ｙの領域における電界分布を示すグラフ。
【図３】距離Ａと第２のピークＰ２との関係を示すグラフ。
【図４】ＭＯＳＦＥＴ１０の製造工程を示す縦断面図。
【図５】ＭＯＳＦＥＴ１０の製造工程を示す縦断面図。
【発明を実施するための形態】
【０００９】
図１に示すように、実施形態に係るＭＯＳＦＥＴ１０は、半導体基板１２と、表面電極１４と、裏面電極１６を有している。半導体基板１２は、ＳｉＣにより構成されている。半導体基板１２は、表面（おもて面）１２ａと、表面１２ａの裏側に位置する裏面１２ｂを有している。表面電極１４は、表面１２ａに形成されている。裏面電極１６は、裏面１２ｂに形成されている。
【００１０】
半導体基板１２の表面１２ａには、複数のトレンチ１８が形成されている。各トレンチ１８は、表面１２ａに対して垂直な方向（半導体基板１２の厚み方向）に伸びている。また、各トレンチ１８は、図１の紙面に対して垂直な方向に長く伸びている。各トレンチ１８の内部には、底部絶縁層２０、ゲート絶縁膜２２及びゲート電極２４が形成されている。
【００１１】
底部絶縁層２０は、トレンチ１８の底部に配置されている。底部絶縁層２０は、トレンチ１８の底部に隙間なく埋め込まれている。
【００１２】
ゲート絶縁膜２２は、底部絶縁層２０よりも上側（表面１２ａ側）のトレンチ１８の側面を覆っている。
【００１３】
ゲート電極２４は、底部絶縁層２０よりも上側のトレンチ１８内に配置されている。すなわち、ゲート電極２４とトレンチ１８の底面との間には、底部絶縁層２０が配置されている。また、ゲート電極２４とトレンチ１８の側面との間には、ゲート絶縁膜２２が配置されている。ゲート電極２４は、底部絶縁層２０及びゲート絶縁膜２２によって半導体基板１２から絶縁されている。ゲート電極２４の上面は、層間絶縁膜２６によって覆われている。ゲート電極２４は、層間絶縁膜２６によって表面電極１４から絶縁されている。
【００１４】
半導体基板１２内には、ソース領域３０、ボディ領域３２、底部ｐ型領域３４、ドリフト領域３６及びドレイン領域３８が形成されている。
【００１５】
ソース領域３０は、ｎ型領域である。ソース領域３０は、半導体基板１２の表面１２ａに露出している。ソース領域３０は、表面電極１４に対して電気的に接続されている。より詳細には、ソース領域３０は、表面電極１４に対してオーミック接続されている。また、ソース領域３０は、半導体基板１２の表面１２ａ近傍のゲート絶縁膜２２に接している。
【００１６】
ボディ領域３２は、ｐ型領域である。ボディ領域３２は、高濃度ボディ領域３２ａと低濃度ボディ領域３２ｂを有している。
【００１７】
高濃度ボディ領域３２ａは、２つのソース領域３０の間に形成されている。高濃度ボディ領域３２ａは、半導体基板１２の表面１２ａに露出している。高濃度ボディ領域３２ａは、表面電極１４に対して電気的に接続されている。より詳細には、高濃度ボディ領域３２ａは、表面電極１４に対してオーミック接続されている。
【００１８】
低濃度ボディ領域３２ｂのｐ型不純物濃度は、高濃度ボディ領域３２ａのｐ型不純物濃度よりも低い。低濃度ボディ領域３２ｂは、ソース領域３０及び高濃度ボディ領域３２ａに接している。低濃度ボディ領域３２ｂは、ソース領域３０の下側（裏面１２ｂ側）でゲート絶縁膜２２に接している。低濃度ボディ領域３２ｂの下端（すなわち、低濃度ボディ領域３２ｂとドリフト領域３６との境界面の位置）は、各ゲート電極２４の下端よりも上側に位置する。
【００１９】
ドリフト領域３６は、ｎ型領域である。ドリフト領域３６は、低濃度ボディ領域３２ｂの下側に形成されている。ドリフト領域３６は、低濃度ボディ領域３２ｂに接している。ドリフト領域３６は、低濃度ボディ領域３２ｂによってソース領域３０から分離されている。ドリフト領域３６は、低濃度ボディ領域３２ｂの下側でゲート絶縁膜２２及び底部絶縁層２０と接している。ドリフト領域３６は、底部ｐ型領域３４よりも下側まで広がっている。
【００２０】
底部ｐ型領域３４は、ｐ型領域であり、各トレンチ１８の底面に接するように形成されている。すなわち、底部ｐ型領域３４は、底部絶縁層２０の下端に接している。底部ｐ型領域３４の上端は、底部絶縁層２０の下端よりも上側に位置している。底部ｐ型領域３４の上側の一部は、底部絶縁層２０の側面に接している。底部ｐ型領域３４の周囲は、ドリフト領域３６に囲まれている。底部ｐ型領域３４は、ドリフト領域３６によって低濃度ボディ領域３２ｂから分離されている。また、底部ｐ型領域３４は、ドリフト領域３６によって他の底部ｐ型領域３４から分離されている。底部ｐ型領域３４は、底部絶縁層２０とドリフト領域３６とのみ接している。したがって、底部ｐ型領域３４の電位はフローティングしている。
【００２１】
ドレイン領域３８は、ｎ型領域である。ドレイン領域３８のｎ型不純物濃度は、ドリフト領域３６のｎ型不純物濃度よりも高い。ドレイン領域３８は、ドリフト領域３６の下側に形成されている。ドレイン領域３８は、ドリフト領域３６に接している。ドレイン領域３８は、半導体基板１２の裏面１２ｂに露出している。ドレイン領域３８は、裏面電極１６に対して電気的に接続されている。より詳細には、ドレイン領域３８は、裏面電極１６に対してオーミック接続されている。
【００２２】
次に、ＭＯＳＦＥＴ１０の各部の寸法について説明する。図１の距離Ａは、低濃度ボディ領域３２ｂの下端から底部ｐ型領域３４の上端までの距離である。図１の距離Ｂは、底部絶縁層２０の下端から底部ｐ型領域３４の下端までの距離である。距離Ａ、Ｂは、半導体基板１２の厚み方向に沿って計測した距離である。距離Ａは距離Ｂを４倍した距離よりも短い。すなわち、Ａ＜４Ｂの関係が満たされる。
【００２３】
図１の距離Ｃは、底部ｐ型領域３４の上端から底部絶縁層２０の下端までの距離である。図１の距離Ｄは、低濃度ボディ領域３２ｂの下端からゲート電極２４の下端までの距離である。距離Ｃ、Ｄは、半導体基板１２の厚み方向に沿って計測した距離である。距離Ｃは、距離Ｄよりも小さい。すなわち、Ｃ＜Ｄの関係が満たされる。
【００２４】
次に、ＭＯＳＦＥＴ１０の動作について説明する。オフ状態では、裏面電極１６と表面電極１４の間には、裏面電極１６が高電位となる電圧が印加される。裏面電極１６と表面電極１４の間に印加される電圧は、例えば、１２００Ｖ以上の電圧とすることができる。この状態で、ゲート電極２４の電位を閾値以上に上昇させると、ＭＯＳＦＥＴ１０がオン状態となり、裏面電極１６と表面電極１４の間の電圧が数ボルト（例えば、３Ｖ）に低下する。すなわち、ゲート電極２４に閾値以上の電位を印加すると、ゲート絶縁膜２２に接する範囲の低濃度ボディ領域３２ｂにチャネルが形成される。チャネルによって、ソース領域３０とドリフト領域３６が接続される。したがって、表面電極１４から、ソース領域３０、チャネル、ドリフト領域３６及びドレイン領域３８を経由して、裏面電極１６に向かって電子が流れる。このため、裏面電極１６から表面電極１４に向かって電流が流れる。
【００２５】
その後、ゲート電極２４の電位を閾値未満に低下させると、チャネルが消失し、ＭＯＳＦＥＴ１０がオフ状態となる。ＭＯＳＦＥＴ１０がオン状態からオフ状態へ変化する際には、低濃度ボディ領域３２ｂからドリフト領域３６内に空乏層が伸展する。また、底部ｐ型領域３４からもドリフト領域３６内に空乏層が伸展する。このように、低濃度ボディ領域３２ｂ及び底部ｐ型領域３４からドリフト領域３６内に伸びる空乏層によって、ドリフト領域３６が空乏化される。空乏化されたドリフト領域３６によって裏面電極１６と表面電極１４の間の印加電圧（高電圧）が保持される。
【００２６】
低濃度ボディ領域３２ｂと底部ｐ型領域３４の間のドリフト領域３６（すなわち、距離Ａに示す部分のドリフト領域３６、以下、間隔部ドリフト領域という）は、図１の矢印Ｘ１に示すように低濃度ボディ領域３２ｂから伸びる空乏層と、図１の矢印Ｘ２に示すように底部ｐ型領域３４から伸びる空乏層によって、両側から空乏化される。矢印Ｘ１に示す空乏層と矢印Ｘ２に示す空乏層が互いに繋がると、間隔部ドリフト領域の全体が空乏化される。間隔部ドリフト領域が空乏化されると、ゲート絶縁膜２２に印加される電界を効果的に緩和することができると考えられる。
【００２７】
本実施形態のＭＯＳＦＥＴ１０では、距離Ｃ（すなわち、底部絶縁層２０の下端よりも上側に突出する底部ｐ型領域３４の厚み）が小さい。距離Ｃが小さいと、距離Ａが長くなる。また、距離Ｃが小さいと、距離Ｃが大きい場合に比べて、矢印Ｘ２に示す空乏層が伸び難くなる。このため、距離Ｃが小さいと、間隔部ドリフト領域を空乏化する際に不利となる。他方、距離Ｂも、矢印Ｘ２に示す空乏層の伸びに影響する。すなわち、距離Ｂが大きいと、距離Ｂが小さい場合に比べて、矢印Ｘ２に示す空乏層が伸びやすくなる。本実施形態のＭＯＳＦＥＴ１０では、距離Ｃが小さいが、距離Ｂが大きいことによって矢印Ｘ２に示す空乏層の伸びが促進される。距離Ｃが小さい場合には、間隔部ドリフト領域の全体が空乏化されるか否かは、距離Ａと距離Ｂの比によって決まると考えられる。すなわち、距離Ａが大きくても距離Ｂが大きければ、間隔部ドリフト領域の全体を空乏化させることができると考えられる。
【００２８】
図２は、ＭＯＳＦＥＴ１０がオフしているときの図１の直線Ｙの領域における電界分布を示している。すなわち、トレンチ１８近傍のソース領域３０、ボディ領域３２、ドリフト領域３６及び底部ｐ型領域３４内の電界の、半導体基板１２の厚み方向における分布を示している。図２の横軸は、半導体基板１２の表面１２ａからの深さ（すなわち、半導体基板１２の厚み方向の位置）を示しており、左側が表面１２ａ側である。図２のグラフはシミュレーションにより算出したものである。図２は、距離Ｂを一定とし、距離Ａを変化させた各場合における電界分布のグラフを示している。
【００２９】
図２から明らかなように、何れのグラフにおいても、深さ約１．６μｍの位置に第１のピークが形成される。深さ約１．６μｍの位置は、低濃度ボディ領域３２ｂとドリフト領域３６の境界面の位置である。また、何れのグラフにおいても、第１のピークよりも深い位置で、第２のピークＰ２が形成される。第２のピークＰ２の位置は、底部ｐ型領域３４とその上側のドリフト領域３６の境界の位置である。グラフ毎に距離Ａが異なるため、第２のピークＰ２の位置は、距離Ａが大きいほど深い側にシフトする。また、第２のピークＰ２の大きさは、距離Ａが４．００Ｂより小さい場合には略一定である。これは、Ａ＜４Ｂが満たされる場合には、図１の矢印Ｘ１に示す空乏層と矢印Ｘ２に示す空乏層とが繋がり、間隔部ドリフト領域の全体が空乏化されるためと考えられる。これに対し、距離Ａが４．００Ｂ以上である場合には、距離Ａが大きいほど第２のピークＰ２が小さくなる。これは、Ａ≧４Ｂの場合には、図１の矢印Ｘ１に示す空乏層と矢印Ｘ２に示す空乏層とが繋がらず、矢印Ｘ１に示す空乏層と矢印Ｘ２に示す空乏層の間に隙間（空乏化されない領域）が残るためであると考えられる。距離Ａが大きいほどこの隙間の幅が大きくなるため、底部ｐ型領域３４から伸びる空乏層で保持できる電界が減少する。このため、Ａ≧４Ｂの場合には、距離Ａが大きいほど、第２のピークＰ２が小さくなると考えられる。Ａ≧４Ｂの場合には、間隔部ドリフト領域の全体を空乏化することができず、ゲート絶縁膜２２に高い電界が加わり易いと考えられる。以上から、Ａ＜４Ｂが満たされれば、ゲート絶縁膜２２に印加される電界を効果的に緩和できると考えられる。
【００３０】
図３は、距離Ａと第２のピークＰ２における電界との関係を表している。なお、図３は、ドリフト領域３６のｎ型不純物濃度Ｎｄが１．３×１０１６ａｔｏｍｓ／ｃｍ３である場合と、１．６×１０１６ａｔｏｍｓ／ｃｍ３である場合とをそれぞれ示している。何れの場合でも、Ａ＜４Ｂが満たされる場合には、第２のピークＰ２が略一定であり、間隔部ドリフト領域３６の全体を空乏化できていると考えられる。なお、ドリフト領域３６のｎ型不純物濃度が低いほど空乏層は伸びやすくなるので、ドリフト領域３６のｎ型不純物濃度は１．６×１０１６ａｔｏｍｓ／ｃｍ３以下であることがより好ましい。また、Ａ＜３．４Ｂとすると、第２のピークＰ２の変動幅がより小さくなるため、より好ましい。
【００３１】
なお、底部ｐ型領域３４のｐ型不純物濃度は、ＭＯＳＦＥＴ１０がオフしたときに底部ｐ型領域３４の全体が空乏化しない濃度に設定されている。底部ｐ型領域３４のｐ型不純物濃度がこのように設定されていれば、底部ｐ型領域３４のｐ型不純物濃度は空乏層の伸びる幅に影響しない。このため、底部ｐ型領域３４のｐ型不純物濃度に係らず、図２、３の結果を得ることができる。例えば、底部ｐ型領域３４のｐ型不純物濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以上とすると、底部ｐ型領域３４の全体が空乏化することがない。
【００３２】
以上に説明したように、本実施形態のＭＯＳＦＥＴ１０では、Ａ＜４Ｂが満たされているため、ＭＯＳＦＥＴ１０がオフするときに間隔部ドリフト領域の全体を空乏化することができる。したがって、ゲート絶縁膜２２に印加される電界が緩和される。このため、ＭＯＳＦＥＴ１０は高い耐圧特性を有する。
【００３３】
次に、ＭＯＳＦＥＴ１０の製造方法について説明する。なお、ＭＯＳＦＥＴ１０の製造方法は、底部ｐ型領域３４を形成する工程に特徴を有するので、その他の工程については説明を省略する。
【００３４】
まず、ＳｉＣからなるｎ型の半導体基板１２の表面１２ａにトレンチ１８を形成する。次に、図４に示すように、トレンチ１８の底面にアルミニウム（Ａｌ）を注入する。このとき、半導体基板１２の表面１２ａにも、Ａｌが注入される。次に、半導体基板１２を熱処理することで、半導体基板１２に注入されたＡｌを拡散させるとともに活性化させる。これによって、図５に示すようにトレンチ１８の底面近傍に底部ｐ型領域３４が形成される。また、半導体基板１２の表面１２ａ近傍に、低濃度ボディ領域３２ｂが形成される。
【００３５】
ＳｉＣ中におけるＡｌの拡散係数は極めて小さい。したがって、トレンチ１８の底面に注入されたＡｌが、その後の熱処理中に拡散する距離は短い。このため、上記の方法により底部ｐ型領域３４を形成すると、距離Ｃが短くなる。トレンチ１８の底面へのＡｌの注入量を増やすと、Ａｌの拡散距離が少し長くなるため、距離Ｃを少し長くすることはできる。しかしながら、この場合には、低濃度ボディ領域３２ｂのｐ型不純物濃度が高くなり、ＭＯＳＦＥＴ１０のゲート閾値電位の上昇及びリーク電流の増大等の問題が生じる。したがって、実際には、距離Ｃを長くすることは困難であり、距離Ｃは距離Ｄ（図１参照）よりも短くなる。
【００３６】
他方、距離Ｂは、トレンチ１８の底面にＡｌを注入する際の注入深さによって制御することができる。すなわち、イオン注入時のエネルギーを調節することで、図４に示すように、トレンチ１８の底面から深い位置までの間の広い範囲にＡｌを分布させることができる。このようにイオン注入によって深い位置までＡｌを分布させておけば、その後の熱処理時にＡｌの拡散距離が短くても、底部ｐ型領域３４の距離Ｂを長くすることができる。したがって、Ａ＜４Ｂを満たす底部ｐ型領域３４を形成することができる。
【００３７】
したがって、この方法によれば、耐圧特性が高いＭＯＳＦＥＴ１０を製造することができる。
【００３８】
なお、上述した製造方法では、底部ｐ型領域３４と低濃度ボディ領域３２ｂを同時に形成したが、これらを別工程で形成してもよい。
【００３９】
また、上述した実施形態のＭＯＳＦＥＴ１０では、底部ｐ型領域３４の電位がフローティングであったが、底部ｐ型領域３４が所定の固定電位に接続されていてもよい。
【００４０】
なお、実施形態のソース領域は請求項の第１ｎ型領域の一例であり、実施形態のボディ領域は請求項の第１ｐ型領域の一例であり、実施形態の底部ｐ型領域は請求項の第２ｐ型領域の一例であり、実施形態のドリフト領域は請求項の第２ｎ型領域の一例である。
【００４１】
また、実施形態ではＭＯＳＦＥＴについて説明したが、ＩＧＢＴ等の他のスイッチング素子に本明細書に開示の技術を適用してもよい。
【００４２】
上述した実施形態のスイッチング素子の構成は、以下のように説明することができる。
【００４３】
半導体基板が、ＳｉＣ系半導体により構成されており、第２ｐ型領域が、Ａｌを含有していてもよい。このように、半導体基板の材料とｐ型不純物の材料が、ｐ型不純物の拡散係数が小さい組み合わせであっても、Ａ＜４Ｂの関係が満たされることで高い耐圧特性を実現することができる。
【００４４】
第２ｎ型領域のｎ型不純物濃度が、１．６×１０１６ａｔｏｍｓ／ｃｍ３以下であってもよい。
【００４５】
第２ｎ型領域のｎ型不純物濃度が、１．３×１０１６ａｔｏｍｓ／ｃｍ３以上であってもよい。
【００４６】
半導体基板の表面に表面電極が形成されており、第１ｎ型領域と第１ｐ型領域が表面電極に接続されている。半導体基板の裏面に裏面電極が形成されており、第２ｎ型領域が裏面電極に接続されている。
【００４７】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４８】
１０：ＭＯＳＦＥＴ
１２：半導体基板
１２ａ：表面
１２ｂ：裏面
１４：表面電極
１６：裏面電極
１８：トレンチ
２０：底部絶縁層
２２：ゲート絶縁膜
２４：ゲート電極
２６：層間絶縁膜
３０：ソース領域
３２：ボディ領域
３２ａ：高濃度ボディ領域
３２ｂ：低濃度ボディ領域
３４：底部ｐ型領域
３６：ドリフト領域
３８：ドレイン領域
【図１】
2016025177.tif 000003
【図２】
2016025177.tif 000004
【図３】
2016025177.tif 000005
【図４】
2016025177.tif 000006
【図５】
2016025177.tif 000007