(57)【要約】【課題】小型化することができる半導体装置を提供すること。【解決手段】実施形態に係る半導体装置は、半導体基板に設けられた内部回路領域と、この内部回路領域の周辺に設けられた入出力セル領域と、を具備し、前記入出力セル領域は、前記半導体基板の第１面上に形成されたパッドと、前記半導体基板の前記第１面とは反対の第２面上に形成され、前記内部回路領域に電気的に接続される配線を有する配線層と、前記パッド直上の前記半導体基板を貫通し、前記パッドと前記配線層の前記配線とを電気的に接続する、金属製の貫通電極と、前記パッド直上の前記半導体基板の前記第２面上に形成された入出力素子と、を具備する。【選択図】図４
2016129175.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けられた内部回路領域と、
この内部回路領域の周辺に設けられた入出力セル領域と、
を具備し、
前記入出力セル領域は、
前記半導体基板の第１面上に形成されたパッドと、
前記半導体基板の前記第１面とは反対の第２面上に形成され、前記内部回路領域に電気的に接続される配線を有する配線層と、
前記パッド直上の前記半導体基板を貫通し、前記パッドと前記配線層の前記配線とを電気的に接続する、金属製の貫通電極と、
前記パッド直上の前記半導体基板の前記第２面上に形成された入出力素子と、
を具備することを特徴とする半導体装置。
【請求項２】
前記入出力セル領域を複数有し、
複数の前記入出力セル領域は、前記内部回路領域を囲うようにリング状に配列されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線層は、電源リングを含み、
前記電源リングは、前記複数の入出力セル領域の複数の前記入出力素子の上方に配置されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記貫通電極は、タングステン製であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
半導体基板に設けられた内部回路領域と、
この内部回路領域の周辺に設けられた入出力セル領域と、
を備え、
前記内部回路領域は、前記半導体基板の第１面に設けられた受光部を含む固体撮像装置であって、
前記入出力セル領域は、
前記半導体基板の前記第１面上に形成されたパッドと、
前記半導体基板の前記第１面とは反対の第２面上に形成され、前記内部回路領域に電気的に接続される配線を有する配線層と、
前記パッド直上の前記半導体基板を貫通し、前記パッドと前記配線層の前記配線とを電気的に接続する、金属製の貫通電極と、
前記パッド直上の前記半導体基板の前記第２面上に形成された入出力素子と、
を具備することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置および固体撮像装置に関する。
【背景技術】
【０００２】
従来の半導体装置として、半導体基板の表面側に配線層が設けられ、半導体基板の裏面側に受光部を有する、いわゆる裏面照射型の固体撮像装置が知られている。
【０００３】
従来の裏面照射型の固体撮像装置において、半導体基板の中央部には、受光部および受光部において発生した電荷の転送回路等を含む内部回路領域が設けられている。他方、内部回路領域の周辺の半導体基板には、複数の入出力セル領域（ＩＯセル領域）が、内部回路領域を囲うようにリング状に配列されている。
【０００４】
各ＩＯセル領域は、電源や信号を入出力するパッド等を有するパッド領域、およびパッドと内部回路との間における電源や信号のやりとりを制御する入出力素子（ＩＯ素子）、電源リング、等を有する入出力領域（ＩＯ領域）、によって構成されている。
【０００５】
パッド領域のパッドは半導体基板の裏面に設けられる。一方、ＩＯ領域のＩＯ素子は半導体基板の表面に設けられている。これらは、半導体基板の表面側に設けられる配線層によって電気的に接続される。したがって、パッド領域の半導体基板には、半導体基板を貫通する貫通孔内部をポリシリコンで埋めることによって構成されるＴＳＶが設けられている。このようなＴＳＶによって、半導体基板の裏面に設けられたパッドと、半導体基板の表面側に設けられた配線層と、が電気的に接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−４８２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態は、小型化することができる半導体装置および固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態に係る半導体装置は、半導体基板に設けられた内部回路領域と、この内部回路領域の周辺に設けられた入出力セル領域と、を具備し、前記入出力セル領域は、前記半導体基板の第１面上に形成されたパッドと、前記半導体基板の前記第１面とは反対の第２面上に形成され、前記内部回路領域に電気的に接続される配線を有する配線層と、前記パッド直上の前記半導体基板を貫通し、前記パッドと前記配線層の前記配線とを電気的に接続する、金属製の貫通電極と、前記パッド直上の前記半導体基板の前記第２面上に形成された入出力素子と、を具備する。
【０００９】
また、実施形態に係る固体撮像装置は、半導体基板に設けられた内部回路領域と、この内部回路領域の周辺に設けられた入出力セル領域と、を備え、前記内部回路領域が、前記半導体基板の第１面に設けられた受光部を含む固体撮像装置である。前記入出力セル領域は、前記半導体基板の前記第１面上に形成されたパッドと、前記半導体基板の前記第１面とは反対の第２面上に形成され、前記内部回路領域に電気的に接続される配線を有する配線層と、前記パッド直上の前記半導体基板を貫通し、前記パッドと前記配線層の前記配線とを電気的に接続する、金属製の貫通電極と、前記パッド直上の前記半導体基板の前記第２面上に形成された入出力素子と、を具備する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る固体撮像装置の模式的な上面図である。
【図２】図１に示す固体撮像装置の内部回路領域のうち、受光部の一部を拡大して示す断面図である。
【図３】図１に示す固体撮像装置のＩＯセル領域を拡大して示す上面図である。
【図４】図３の一点鎖線Ｘ−Ｘ´に沿ったＩＯセル領域の断面図である。
【図５】比較例に係る固体撮像装置の模式的な上面図である。
【図６】図５に示す固体撮像装置の内部回路領域のうち、受光部の一部を拡大して示す断面図である。
【図７】図５に示す固体撮像装置のＩＯセル領域を拡大して示す上面図である。
【図８】図７の一点鎖線Ｘ−Ｘ´に沿ったＩＯセル領域の断面図である。
【図９】第２の実施形態に係る固体撮像装置のＩＯセル領域を拡大して示す上面図である。
【図１０】図９の一点鎖線Ｘ−Ｘ´に沿ったＩＯセル領域の断面図である。
【図１１】図９の一点鎖線Ｙ−Ｙ´に沿ったＩＯセル領域の断面図である。
【発明を実施するための形態】
【００１１】
以下に、実施形態に係る半導体装置の一例である固体撮像装置を、図面を参照して詳細に説明する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置の模式的な上面図である。図１に示す固体撮像装置１０において、半導体基板１１の中央部には、受光部、受光部において発生した電荷の転送回路、転送された電荷に基づいた信号を出力する出力回路、等を含む内部回路領域１２が設けられている。そして、内部回路領域１２の周辺の半導体基板１１には、複数の入出力セル領域１３（ＩＯセル領域１３）が、内部回路領域１２を囲うようにリング状に配列されて設けられている。
【００１３】
図２は、図１に示す固体撮像装置１０の内部回路領域１２のうち、受光部の一部を拡大して示す断面図である。図２に示すように、半導体基板１１の表面上には、複数の配線１４１〜１４４を積層することにより構成された多層配線構造の配線層１５が形成されている。配線層１５は、半導体基板１１の表面上の全面に亘って形成されており、各ＩＯセル領域１３にも延在している（図４）。この配線層１５の配線１４１〜１４４は、内部回路領域１２の転送回路および出力回路に接続されている。なお、図示は省略されているが、配線層１５の配線１４１〜１４４間には、絶縁層が形成されている。
【００１４】
また、半導体基板１１の裏面には、複数の画素１６が２次元配列されている。各画素１６は、半導体基板１１の裏面に設けられたフォトダイオード（不図示）、半導体基板１１の裏面上に設けられた、少なくとも可視光に対して透明な中間層１７、および中間層１７上に設けられたマイクロレンズ１８、によって構成されている。なお、中間層１７は、例えば上方から下方に向かって順に、平坦化層１７１、カラーフィルタ層１７２、平坦化層１７３、によって構成されている。
【００１５】
このように、本実施形態に係る固体撮像装置１０は、半導体基板１１の裏面側から光を受光する、いわゆる裏面照射型の固体撮像装置である。
【００１６】
図３は、内部回路領域１２の周辺の半導体基板１１に設けられた複数のＩＯセル領域１３の一つを拡大して示す図である。また、図４は、図３の一点鎖線Ｘ−Ｘ´に沿ったＩＯセル領域１３の断面図である。図３および図４に示すように、ＩＯセル領域１３の半導体基板１１の表面上には、内部回路領域１２から延在する配線層１５が設けられている。ただし、ＩＯセル領域１３の配線層１５の最上層には、配線１４４の他に、複数本の電源リング１９が含まれている。
【００１７】
図１に示すように、複数本の電源リング１９は、全てのＩＯセル領域１３を通過するようにリング状に設けられている。しかし、複数本の電源リング１９は、必ずしも全てのＩＯセル領域１３を通過する必要はなく、内部回路領域１２の配線層１５に含まれていてもよい。
【００１８】
他方、図３および図４に示すように、ＩＯセル領域１３の半導体基板１１の裏面上には、金属製のパッド２０が形成されている。そして、このパッド２０の直上の半導体基板１１の一部領域には、貫通孔内を金属で埋めることにより構成される貫通電極２１が形成されている。貫通電極２１は、下端においてパッド２０に接続されており、上端において配線層１５の最下層の配線１４１に接続されている。なお、このような金属製の貫通電極２１は、例えばタングステン製の貫通電極のように、貫通電極内を低抵抗金属で埋めることにより形成される貫通電極であることが好ましい。
【００１９】
パッド２０は、貫通電極２１を介して配線層１５の配線１４１に接続されている。したがって、パッド２０は、貫通電極２１および配線１４１を介して、内部回路領域１２の転送回路および出力回路に電気的に接続される。この結果、例えばパッド２０に外部配線１０１を半田１０２によって接続し、この外部配線１０１および半田１０２を介してパッド２０に電源や信号が供給された場合、その電源や信号は、貫通電極２１および配線１４１を介して、内部回路領域１２の転送回路および出力回路に供給される。また、内部回路領域１２の出力回路から信号が出力された場合、その信号は、配線１４１および貫通電極２１を介して、パッド２０に供給される。
【００２０】
上述のように、パッド２０と配線層１５の配線１４１とは、金属製の貫通電極２１によって電気的に接続されており、両者は十分に低抵抗で接続されている。したがって、貫通電極２１は、パッド２０の直上の半導体基板１１の全面に形成する必要はなく、一部領域にのみ形成すれば十分である。
【００２１】
このように、貫通電極２１をパッド２０の直上の半導体基板１１の一部領域にのみ形成する結果、パッド２０の直上の半導体基板１１の表面の一部に空き領域Ｓ（図４）が生まれる。本実施形態に係る固体撮像装置１０において、この空き領域Ｓには、複数の入出力素子２２（ＩＯ素子２２）が形成されている。図示するように、空き領域Ｓには、複数のＩＯ素子２２の一部が形成されてもよいし、可能であれば、複数のＩＯ素子２２の全てが形成されてもよい。
【００２２】
図示は省略しているが、各ＩＯ素子２２は、この上方の配線層１５の配線１４１に電気的に接続されている。各ＩＯ素子２２は、パッド２０から内部回路領域１２の転送回路、出力回路への電源や信号の供給、もしくは、内部回路領域１２の出力回路からパッド２０への信号の供給、を制御する。
【００２３】
次に、以上に説明した第１の実施形態に係る固体撮像装置１０の比較例に係る固体撮像装置について、図５〜図８を参照して説明する。
【００２４】
図５は、比較例に係る固体撮像装置の模式的な上面図である。図５に示す比較例に係る固体撮像装置１００において、半導体基板１１１の中央部には受光部等を含む内部回路領域１１２が設けられており、内部回路領域１１２の周辺の半導体基板１１１には、複数の入出力セル領域１１３（ＩＯセル領域１１３）が設けられている。
【００２５】
図６は、図５に示す固体撮像装置１００の内部回路領域１１２の受光部の一部を拡大して示す断面図である。図６に示すように、半導体基板１１１の表面上には、複数の配線１１４１〜１１４４を積層することにより構成された多層配線構造の配線層１１５が形成されている。配線層１１５は、半導体基板１１１の表面上の全面に亘って形成されており、各ＩＯセル領域１１３にも延在している（図８）。図示は省略されているが、配線層１１５の配線１１４１〜１１４４間には、絶縁層が形成されている。
【００２６】
また、半導体基板１１１の裏面には、複数の画素１１６が２次元配列されている。各画素１１６は、半導体基板１１１の裏面に設けられたフォトダイオード（不図示）、半導体基板１１１の裏面上に設けられた、少なくとも可視光に対して透明な中間層１１７、および中間層１１７上に設けられたマイクロレンズ１１８、によって構成されている。
【００２７】
このように、固体撮像装置１００は、半導体基板１１１の裏面側から光を受光する、いわゆる裏面照射型の固体撮像装置である。
【００２８】
図７は、複数のＩＯセル領域１１３の一つを拡大して示す図である。また、図８は、図７の一点鎖線Ｘ−Ｘ´に沿ったＩＯセル領域１１３の断面図である。図７および図８に示すように、裏面照射型の固体撮像装置１００において、ＩＯセル領域１１３は、入出力領域１１３−２（ＩＯ領域１１３−２）およびパッド領域１１３−１によって構成されている。ＩＯ領域１１３−２には入出力素子１２２（ＩＯ素子１２２）、電源リング１１９、等が設けられており、パッド領域１１３−１には、電源や信号を入出力するパッド１２０が設けられている。
【００２９】
図８に示すように、パッド１２０は、パッド領域１１３−１の半導体基板１１１の裏面のほぼ全面に形成されている。そして、このパッド１２０の直上の半導体基板１１１には、複数の貫通電極１２１が形成されている。各貫通電極１２１は、下端においてパッド１２０に接続されており、上端において内部回路領域１１２から延在する配線層１１５の最下層の配線１１４１に接続されている。すなわち、半導体基板１１１の裏面側のパッド１２０は、半導体基板１１１の表面側の配線層１１５の配線１１４１に、複数の貫通電極１２１によって接続されている。
【００３０】
ここで、各貫通電極１２１は、半導体基板１１１を貫通する貫通孔内をポリシリコンで埋めることにより構成された、比較的高抵抗のポリシリコン製の貫通電極である。従って、パッド１２０と配線層１１５の配線１１４１とを低抵抗で接続するために、複数の貫通電極１２１は、パッド１２０の直上の半導体基板１１１のほぼ全面にわたって形成されている。この結果、図７および図８に示されるように、パッド１２０直上の半導体基板１１１の表面には空き領域はなく、パッド１２０直上の半導体基板１１１の表面にＩＯ素子１２２を形成することはできない。したがって、ＩＯセル領域１１３には、パッド領域１１３−１の他に、ＩＯ素子１２２が形成されるＩＯ領域１１３−２を設ける必要があり、ＩＯセル領域１１３が大型化していた。
【００３１】
以上に説明した本実施形態に係る固体撮像装置１０によれば、半導体基板１１の裏面上に形成されるパッド２０と、半導体基板１１の表面上に形成される配線層１５の配線１４１と、は、半導体基板１１を貫通する金属製の貫通電極２１によって接続されている。金属製の貫通電極２１は十分に低抵抗であるため、パッド２０の直上の半導体基板１１の一部にのみ貫通電極２１を設ければ、パッド２０と配線層１５の配線１４１とを十分に低抵抗で接続することができる。この結果、パッド２０の直上の半導体基板１１の表面に空き領域Ｓが生じ、この領域ＳにＩＯ素子２２を設けることができる。したがって、比較例に係る固体撮像装置１００においてＩＯ素子１２２が設けられていた領域（比較例に係る固体撮像装置１００のＩＯセル領域１１３のＩＯ領域１１３−２）は不要となり、その分だけ、固体撮像装置１０を小型化することができる。
【００３２】
また、貫通電極２１を構成する金属として、タングステン等の低抵抗金属を適用することにより、貫通電極２１の抵抗を極めて小さくすることができる。その結果、パッド２０の直上の半導体基板１１のうち、貫通電極２１が占有する面積をより小さくすることができる。したがって、パッド２０の直上の半導体基板１１の表面の空き領域Ｓをより大きくすることができ、この領域Ｓに配置することができるＩＯ素子２２の数を増やすことができる。したがって、より固体撮像装置１０を小型化することができる。
【００３３】
（第２の実施形態）
図９は、第２の実施形態に係る固体撮像装置のＩＯセル領域を拡大して示す図である。また、図１０は、図９の一点鎖線Ｘ−Ｘ´に沿ったＩＯセル領域の断面図であり、図１１は、図９の一点鎖線Ｙ−Ｙ´に沿ったＩＯセル領域の断面図である。以下に、図９〜図１１を参照して、第２の実施形態に係る固体撮像装置を説明する。
【００３４】
図９〜図１１に示すように、第２の実施形態に係る固体撮像装置のＩＯセル領域３１において、金属製の貫通電極３２は、パッド２０の直上の半導体基板１１の表面を実質的に占有しない程度であれば、複数個形成されていてもよい。ここで、実質的に占有しないとは、パッド２０の直上の半導体基板１１の表面に、少なくとも一つのＩＯ素子２２を形成することができる程度に、空き領域Ｓを有することを意味する。
【００３５】
本実施形態において、ＩＯセル領域３１には、３個の貫通電極３２が形成されている。そして、これらの貫通電極３２を除く、パッド２０の直上の半導体基板１１の表面（空き領域Ｓ）には、複数のＩＯ素子２２が形成されている。
【００３６】
以上に説明した本実施形態に係る固体撮像装置においても、第１の実施形態に係る固体撮像装置１０と同様に、半導体基板１１の裏面上に形成されるパッド２０と、半導体基板１１の表面上に形成される配線層１５の配線１４１と、は、半導体基板１１を貫通する金属製の複数の貫通電極３２によって接続されている。したがって、パッド２０の直上の半導体基板１１の表面に空き領域Ｓが生じ、この領域ＳにＩＯ素子２２を設けることができる。この結果、比較例に係る固体撮像装置１００においてＩＯ素子１２２が設けられていた領域（比較例に係る固体撮像装置１００のＩＯセル１１３のＩＯ領域１１３−２）は不要となり、その分だけ、固体撮像装置１０を小型化することができる。
【００３７】
また、貫通電極３２を構成する金属として、タングステン等の低抵抗金属を適用することにより、貫通電極３２の抵抗を極めて小さくすることができる。その結果、パッド２０の直上の半導体基板１１のうち、複数の貫通電極３２が占有する面積をより小さくすることができる。したがって、パッド２０の直上の半導体基板１１の表面の空き領域Ｓをより大きくすることができ、この領域Ｓに配置することができるＩＯ素子２２の数を増やすことができる。したがって、より固体撮像装置を小型化することができる。
【００３８】
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００３９】
例えば、上述の各実施形態は、半導体基板１１の裏面側にパッド２０を有し、半導体基板１１の表面側に配線層１５を有する、いわゆる裏面照射型の固体撮像装置であったが、パッド２０と配線層１５とが半導体基板１１を挟んで互いに反対側に設けられている半導体装置であれば、本願発明の趣旨を同様に適用可能である。
【符号の説明】
【００４０】
１０、１００・・・固体撮像装置
１１、１１１・・・半導体基板
１２、１１２・・・内部回路領域
１３、３１、１１３・・・入出力セル（ＩＯセル）領域
１１３−１・・・パッド領域
１１３−２・・・入出力領域（ＩＯ領域）
１４１〜１４４、１１４１〜１１４４・・・配線
１５、１１５・・・配線層
１６、１１６・・・画素
１７、１１７・・・中間層
１７１、１７３・・・平坦化層
１７２・・・カラーフィルタ層
１８、１１８・・・マイクロレンズ
１９、１１９・・・電源リング
２０、１２０・・・パッド
２１、３２、１２１・・・貫通電極
２２、１２２・・・入出力素子（ＩＯ素子）
１０１・・・外部配線
１０２・・・半田
【図１】
2016129175.tif 000003
【図２】
2016129175.tif 000004
【図３】
2016129175.tif 000005
【図４】
2016129175.tif 000006
【図５】
2016129175.tif 000007
【図６】
2016129175.tif 000008
【図７】
2016129175.tif 000009
【図８】
2016129175.tif 000010
【図９】
2016129175.tif 000011
【図１０】
2016129175.tif 000012
【図１１】
2016129175.tif 000013