(57)【要約】【課題】画素ピッチの縮小に伴いゲート電極のサイズが小さくなっても、従来と同様にゲート開口部及びＴＤＩ転送チャネルなどの構造を有する画素を形成する。【解決手段】各受光画素Ｐは、副走査方向Ｄ１に沿って互いに隣接したＴＤＩ転送ゲート電極１３１〜１３４を有する。各受光画素Ｐにおいて、各ＴＤＩ転送ゲート電極１３１〜１３４は主走査方向Ｄ２に沿った２つのエッジのうちの少なくとも１つに凹部を有し、各受光画素Ｐは、各ＴＤＩ転送ゲート電極１３１〜１３４の凹部において半導体基板１３０をそれぞれ露出した複数のゲート開口部と、各ＴＤＩ転送ゲート電極１３１〜１３４により半導体基板１３０を覆うゲート非開口部とを有する。各受光画素Ｐは、複数のゲート開口部において半導体基板１３０にそれぞれ形成された複数のフォトダイオード１０と、ゲート非開口部において半導体基板１３０に形成されたＴＤＩ転送チャネル１１４とを備える。【選択図】図３
2016092254.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
上記半導体基板上に形成され、主走査方向及び副走査方向に沿って配置された複数の受光画素とを備えるイメージセンサにおいて、
上記各受光画素は、上記副走査方向に沿って互いに隣接したｎ個のゲート電極を有し、上記副走査方向にｎ相で電荷を転送する電荷結合素子であり、ｎは３以上の整数であり、
上記各ゲート電極は、上記主走査方向に沿って互いに隣接する受光画素の対応するゲート電極が互いに連結されるように、かつ、上記主走査方向に沿った２つのエッジと上記２つのエッジ間の領域とを有するように、上記半導体基板上に２次元的に形成され、
上記各受光画素において、上記各ゲート電極は上記２つのエッジのうちの少なくとも１つに凹部を有し、上記各受光画素は、上記各ゲート電極の凹部において上記半導体基板をそれぞれ露出した複数の開口部と、上記各ゲート電極により上記半導体基板を覆う非開口部とを有し、
上記各受光画素は、上記複数の開口部において上記半導体基板にそれぞれ形成された複数のフォトダイオードと、上記非開口部において上記半導体基板に形成された電荷転送チャネルとを備えることを特徴とするイメージセンサ。
【請求項２】
上記各受光画素において、上記各ゲート電極は上記２つのエッジのうちの１つに凹部を有することを特徴とする請求項１記載のイメージセンサ。
【請求項３】
上記各受光画素において、上記各ゲート電極は、上記２つのエッジのそれぞれに凹部を有し、上記副走査方向に沿った方向で互いに隣接した２つのゲート電極の互いに対向するエッジにおける２つの凹部は、１つの連結された開口部を構成し、
上記各受光画素は、上記各連結された開口部において上記半導体基板にそれぞれ形成された複数のフォトダイオードを備えることを特徴とする請求項１記載のイメージセンサ。
【請求項４】
上記各受光画素は、上記主走査方向に沿った方向に関して、上記各ゲート電極の中央領域に非開口部を有し、
上記各受光画素において、上記各ゲート電極は、上記２つのエッジの一方かつ上記主走査方向に沿った方向に関して上記中央領域の一方の側に第１の凹部を有し、上記２つのエッジの他方かつ上記主走査方向に沿った方向に関して上記中央領域の他方の側に第２の凹部を有することを特徴とする請求項３記載のイメージセンサ。
【請求項５】
上記イメージセンサはＴＤＩ（Time Delay and Integration）方式リニアイメージセンサであることを特徴とする請求項１〜４のうちの１つに記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リモートセンシングなどの分野で用いられるイメージセンサに関する。
【背景技術】
【０００２】
半導体基板上に多数の光検出器をアレイ状に配置し、さらに同じ半導体基板上に電荷信号の読み出し回路及び出力信号増幅器などを備えたイメージセンサが開発されている。また、光検出器を１次元アレイ状に配置したリニアイメージセンサも開発されている。例えば、地表のリモートセンシングでは、リニアイメージセンサを人工衛星などに搭載して、光検出器のアレイに垂直な方向を人工衛星の進行方向に一致させることによって地表の２次元画像を撮影する。
【０００３】
画像解像度を向上させるには画素ピッチをできるだけ小さくすることが望ましいが、光検出器の面積が縮小するにつれて入射光量が減少し、信号対雑音比が劣化するという課題がある。
【０００４】
信号対雑音比を改善するための巧妙な手段として、ＴＤＩ（Time Delay and Integration：時間遅延積分）方式のイメージセンサが開発されている。ＴＤＩ方式は、２次元イメージセンサであるＦＦＴ（フルフレームトランスファ）型ＣＣＤ（Charge Coupled Device）を用い、ＣＣＤの垂直方向の電荷転送のタイミングを被写体像の移動タイミングに同期させてＣＣＤの垂直段数分の積分露光を行い、これにより信号対雑音比を改善する読み出し方式である。リモートセンシングの場合、垂直方向の電荷転送を人工衛星の移動速度に合わせることでＴＤＩ動作が実現できる。垂直方向にＭ段のＣＣＤでＴＤＩ動作を行うと、電荷の蓄積時間が実効的にＭ倍になるので、感度がＭ倍に向上し、信号対雑音比は√Ｍ倍に改善される。
【０００５】
可視イメージセンサでは、多くの場合、センサの表面側から光を入射させて撮像する。入射光は、センサの基板（シリコン基板）の内部で光電変換されて電荷を発生させる。特にＦＦＴ型ＣＣＤでは、垂直方向の電荷転送を制御するためにポリシリコン電極が使用される。この場合、光はポリシリコン電極越しにシリコン基板に入射するので、特に短波長領域の光がポリシリコン電極で吸収されてしまい、感度が低下するといった課題がある。
【０００６】
この対策として、一部の垂直転送ゲート電極を仮想電極で置き換えた、いわゆるＶＰＣＣＤ（バーチャルフェーズＣＣＤ）構造にすることによって感度を改善したイメージセンサが提案されている。ＶＰＣＣＤは、ポリシリコン電極を仮想電極に置き換えることで電極部での光吸収を抑えることができ、感度が向上する。
【０００７】
さらに、特許文献１では、ＣＣＤの転送ゲートすべてについて、ゲート開口部と、ＴＤＩ転送チャネルとして機能するゲート非開口部が形成されたＣＣＤイメージセンサが提案されている。このセンサでは、すべての開口部の上にマイクロレンズが形成され、転送ゲートに形成されたゲート開口部に集光するような構造になっている。これにより、ポリシリコン電極で光が吸収されるという問題を解決している。また、ポリシリコン電極の１つを仮想電極に置き換えた場合のセンサにおいては、特定の相のみが感度を持つことからＡＴ（Along Track）方向の変調伝達関数（Modulation Transfer Function：ＭＴＦ）が悪くなるという問題があったが、特許文献１のセンサではすべての転送ゲートが同じ感度を持つことでその問題を解決し、滑らかな画像を得るという効果を実現している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２０１３／０５４６５４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＣＣＤのゲート電極（転送ゲート）に開口部を形成する場合、従来、例えばエッチングにより開口部が形成される。
【００１０】
今後、画像解像度をさらに向上すべく画素ピッチをさらに縮小することが必要になる。しかしながら、ゲート電極にエッチングにより穴を形成することで開口部とする方法では、最小加工寸法の制限から、画素ピッチの縮小が難しいという課題が発生する。
【００１１】
本発明の目的は、画素ピッチの縮小に伴いゲート電極のサイズが小さくなっても、従来と同様にゲート開口部及びＴＤＩ転送チャネルなどの構造を有する画素を備えたイメージセンサを提供することにある。
【課題を解決するための手段】
【００１２】
本発明の態様に係るイメージセンサは、
半導体基板と、
上記半導体基板上に形成され、主走査方向及び副走査方向に沿って配置された複数の受光画素とを備えるイメージセンサにおいて、
上記各受光画素は、上記副走査方向に沿って互いに隣接したｎ個のゲート電極を有し、上記副走査方向にｎ相で電荷を転送する電荷結合素子であり、ｎは３以上の整数であり、
上記各ゲート電極は、上記主走査方向に沿って互いに隣接する受光画素の対応するゲート電極が互いに連結されるように、かつ、上記主走査方向に沿った２つのエッジと上記２つのエッジ間の領域とを有するように、上記半導体基板上に２次元的に形成され、
上記各受光画素において、上記各ゲート電極は上記２つのエッジのうちの少なくとも１つに凹部を有し、上記各受光画素は、上記各ゲート電極の凹部において上記半導体基板をそれぞれ露出した複数の開口部と、上記各ゲート電極により上記半導体基板を覆う非開口部とを有し、
上記各受光画素は、上記複数の開口部において上記半導体基板にそれぞれ形成された複数のフォトダイオードと、上記非開口部において上記半導体基板に形成された電荷転送チャネルとを備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画素ピッチの縮小に伴いゲート電極のサイズが小さくなっても、従来と同様にゲート開口部及びＴＤＩ転送チャネルなどの構造を有する画素を備えたイメージセンサを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係るＴＤＩ方式リニアイメージセンサ１００の構成を示す平面図である。
【図２】図１の受光画素Ｐの各ＴＤＩ転送ゲート電極１３１〜１３４の形状を示す図である。
【図３】図１の１つの受光画素Ｐの各ＴＤＩ転送ゲート電極１３１〜１３４の配置を示す図である。
【図４】図１の受光画素Ｐの詳細構成を示す拡大図である。
【図５】図４のＡ１−Ａ１’線における断面の一部を示す図である。
【図６】本発明の実施の形態２に係るＴＤＩ方式リニアイメージセンサの受光画素のＴＤＩ転送ゲート電極の形状を示す図である。
【図７】本発明の実施の形態２に係るＴＤＩ方式リニアイメージセンサの１つの受光画素のＴＤＩ転送ゲート電極の配置を示す図である。
【図８】本発明の実施の形態２に係るＴＤＩ方式リニアイメージセンサの受光画素の詳細構成を示す図である。
【図９】本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの受光画素の第１のＴＤＩ転送ゲート電極の形状を示す図である。
【図１０】本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの受光画素の第２のＴＤＩ転送ゲート電極の形状を示す図である。
【図１１】本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの１つの受光画素のＴＤＩ転送ゲート電極の配置を示す図である。
【図１２】本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの受光画素の詳細構成を示す図である。
【図１３】比較例に係るＴＤＩ方式リニアイメージセンサ２００の構成を示す平面図である。
【図１４】図１３の受光画素Ｐの詳細構成を示す拡大図である。
【図１５】図１４のＡ１１−Ａ１１’線における断面図である。
【図１６】図１４のＡ１２−Ａ１２’線における断面図である。
【図１７】図１４のＡ１１−Ａ１１’線におけるポテンシャル分布を示す図である。
【図１８】図１４のＡ１２−Ａ１２’線におけるポテンシャル分布を示す図である。
【図１９】図１３の受光画素Ｐにおける光の経路及び電荷の動きを説明するための模式図である。
【図２０】図１３の受光画素Ｐの各ＴＤＩ転送ゲート電極３１〜３４の形状を示す図である。
【図２１】図２０のＴＤＩ転送ゲート電極の形成プロセスを示す図である。
【図２２】図１３の１つの受光画素Ｐの各ＴＤＩ転送ゲート電極３１〜３４の配置を示す図である。
【図２３】図１４のＡ１２−Ａ１２’線における断面の一部を示す図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
本発明の各実施の形態に係るＴＤＩ方式リニアイメージセンサは、画素のゲート電極の形状以外は、特許文献１に開示されたＴＤＩ方式リニアイメージセンサと同様の構成を備えてもよく、同様の駆動方法を用いてもよい。よって、まず、比較例に係るＴＤＩ方式リニアイメージセンサとして、特許文献１のＴＤＩ方式リニアイメージセンサの構造及び動作について説明し、その後、本発明の各実施の形態に係るＴＤＩ方式リニアイメージセンサについて説明する。
【００１６】
図１３〜図１９を参照して、比較例に係るＴＤＩ方式リニアイメージセンサの構成を説明する。
【００１７】
図１３は、比較例に係るＴＤＩ方式リニアイメージセンサ２００の構成を示す平面図である。図１３は、ＴＤＩ方式リニアイメージセンサ２００の回路構成を概略的に示す。図１４は、図１３の受光画素Ｐの詳細構成を示す拡大図である。図１５は、図１４のＡ１１−Ａ１１’線における断面図である。図１６は、図１４のＡ１２−Ａ１２’線における断面図である。
【００１８】
ＴＤＩ方式リニアイメージセンサ２００は主走査方向Ｄ２及び副走査方向Ｄ１を有する。主走査方向Ｄ２は、図１３において右に向かう方向を正とし、副走査方向Ｄ１は、図１３において下に向かう方向を負とする。ＴＤＩ方式リニアイメージセンサ２００の主走査方向Ｄ２に沿った方向を水平方向とも呼び、ＴＤＩ方式リニアイメージセンサ２００の副走査方向Ｄ１に沿った方向を垂直方向とも呼ぶ。ＴＤＩ方式リニアイメージセンサ２００の副走査方向Ｄ１をＴＤＩ転送方向とも呼ぶ。ＴＤＩ方式リニアイメージセンサ２００が例えば地表のリモートセンシングを行うためのイメージセンサである場合には、図１３の副走査方向Ｄ１は、衛星進行方向又はＡＴ（Along Track）方向と呼ばれ、図１３の主走査方向Ｄ２は、衛星進行方向の直交方向又はＣＴ（Cross Track）方向と呼ばれる。
【００１９】
図１３を参照すると、ＴＤＩ方式リニアイメージセンサ２００は、半導体基板３０と、半導体基板３０の表面において主走査方向Ｄ２及び副走査方向Ｄ１に沿って行列状に配置された複数の受光画素Ｐ及び複数の転送画素ＴＰを備えている。半導体基板３０は、例えばシリコン（Ｓｉ）基板である。ＴＤＩ方式リニアイメージセンサ２００は、半導体基板３０上にさらに、電荷蓄積部４４、水平ＣＣＤ４３、電荷排出部４５、及び出力信号増幅器４６を備えている。
【００２０】
行列状に配置された複数の受光画素Ｐ及び複数の転送画素ＴＰは、画素領域を構成する。画素領域は、垂直方向に関して受光部３９の範囲及び転送部４０の範囲に分けられる。受光部３９は、複数の受光画素Ｐを行列状に配置した領域である。転送部４０は、複数の転送画素ＴＰを行列状に配置した領域である。受光部３９及び転送部４０は半導体基板３０上で隣接して設けられている。
【００２１】
図１３では、１つの受光画素Ｐ及び１つの転送画素ＴＰに相当する部分を、それぞれ太線の四角形で囲んで示している。図１３の例では、受光部３９では、水平方向に１０個かつ垂直方向に６個の受光画素Ｐが行列状に配置され、転送部４０では、水平方向に１０個かつ垂直方向に２個の転送画素ＴＰが行列状に配置されている。
【００２２】
受光画素Ｐは、入射光を光電変換して電荷を発生する光検出器である。受光画素Ｐは転送電極４９を有し、転送電極４９は、受光画素Ｐに発生した電荷を電荷蓄積部４４に転送する垂直転送ゲートを構成している。転送電極４９は、主走査方向Ｄ２に沿ってそれぞれ長手方向を有し、副走査方向Ｄ１に沿って並んだ４つのゲート電極、すなわち、第１のＴＤＩ転送ゲート電極３１、第２のＴＤＩ転送ゲート電極３２、第３のＴＤＩ転送ゲート電極３３、第４のＴＤＩ転送ゲート電極３４を有している。これにより、受光画素Ｐは、副走査方向Ｄ１に４相駆動で電荷を転送することができる。ＴＤＩ転送ゲート電極３１〜３４は、図１５及び図１６に示すように、半導体基板３０上にゲート酸化膜１９を介して形成される。受光画素Ｐは、各ＴＤＩ転送ゲート電極３１〜３４において、半導体基板３０を露出したゲート開口部と、半導体基板３０を覆うゲート非開口部とを有する。図１４に示すように、受光画素Ｐは、各ＴＤＩ転送ゲート電極３１〜３４のゲート開口部において半導体基板３０にそれぞれ形成されたフォトダイオード１０と、各ＴＤＩ転送ゲート電極３１〜３４のゲート非開口部において半導体基板３０に形成されたＴＤＩ転送チャネル１５（電荷転送チャネルともいう）とを備える。言い換えると、受光画素Ｐにおいて、フォトダイオード１０は、ゲート開口部の下の半導体基板３０に埋め込まれている。
【００２３】
転送画素ＴＰは転送電極５０を有し、転送電極５０は、受光画素Ｐに発生した電荷を電荷蓄積部４４に転送する垂直転送ゲートを構成している。転送画素ＴＰは、主走査方向Ｄ２に沿ってそれぞれ長手方向を有し、副走査方向Ｄ１に沿って並んだ４つのゲート電極、すなわち、第１の転送ゲート電極３５、第２の転送ゲート電極３６、第３の転送ゲート電極３７、第４の転送ゲート電極３８を有している。これにより、転送画素ＴＰは、副走査方向Ｄ１に４相駆動で電荷を転送することができる。図示していないが、転送画素ＴＰ上には、被写体からの光が入射しないように遮光膜が設けられている。
【００２４】
転送画素ＴＰは、ゲート開口部の下の半導体基板３０にフォトダイオード１０が埋め込まれていない点で、受光画素Ｐと異なる。
【００２５】
各受光画素Ｐにおいて、各ＴＤＩ転送ゲート電極３１〜３４は、主走査方向Ｄ２に沿って互いに隣接する受光画素Ｐの対応するＴＤＩ転送ゲート電極が互いに連結されるように、かつ、主走査方向Ｄ２に沿った２つのエッジと２つのエッジ間の領域とを有するように、半導体基板３０上に２次元的に形成される。同様に、各転送画素ＴＰにおいて、各転送ゲート電極３５〜３８は、主走査方向Ｄ２に沿って互いに隣接する転送画素ＴＰの対応する転送ゲート電極が互いに連結されるように、かつ、主走査方向Ｄ２に沿った２つのエッジと２つのエッジ間の領域とを有するように、半導体基板３０上に２次元的に形成される。
【００２６】
ＴＤＩ転送ゲート電極３１〜３４及び転送ゲート電極３５〜３８は、例えば、ポリシリコン（多結晶シリコン）などで形成されている。図１４において、例えば、受光画素Ｐの第２のＴＤＩ転送ゲート電極３２及び第４のＴＤＩ転送ゲート電極３４と、転送画素ＴＰの第２の転送ゲート電極３６及び第４の転送ゲート電極３８とは、半導体基板３０上の１層目のポリシリコン電極で形成されている。また、受光画素Ｐの第１のＴＤＩ転送ゲート電極３１及び第３のＴＤＩ転送ゲート電極３３と、転送画素ＴＰの第１の転送ゲート電極３５及び第３の転送ゲート電極３７とは、半導体基板３０上の２層目のポリシリコン電極で形成されている。
【００２７】
ＴＤＩ転送ゲート電極３１〜３４のゲート開口部は、例えばポリシリコン電極をエッチングすることにより形成される。
【００２８】
複数の受光画素Ｐ及び複数の転送画素ＴＰを含む画素領域に対して、副走査方向Ｄ１の正の側に電荷蓄積部４４及び水平ＣＣＤ４３が設けられ、副走査方向Ｄ１の負の側に電荷排出部４５が設けられている。電荷蓄積部４４は画素領域と水平ＣＣＤ４３との間に設けられている。受光画素Ｐに発生した電荷は、他の受光画素Ｐ及び転送画素ＴＰを介して副走査方向Ｄ１に転送され、転送部４０に隣接して設けられた電荷蓄積部４４に送られて蓄積される。電荷蓄積部４４にいったん蓄積された電荷は水平ＣＣＤ４３に送られ、水平ＣＣＤ４３は電荷を主走査方向Ｄ２に転送して出力信号増幅器４６に送る。また、主走査方向Ｄ２に沿って並んだ複数の受光画素Ｐ及び複数の転送画素ＴＰは、副走査方向Ｄ１に沿って延在する複数の画素分離領域４１によって互いに分離されている。各画素分離領域４１はオーバーフロードレイン（後述）を含み、受光画素Ｐに生じた過剰な電荷は、オーバーフロードレインを介して電荷排出部４５に排出される。
【００２９】
入力端子５５ａ、５５ｂ、５５ｃ、及び５５ｄから駆動用の垂直転送クロックφ１、φ２、φ３、φ４が入力される。垂直転送クロックφ１、φ２、φ３、φ４は、配線５２ａ、５２ｂ、５２ｃ、及び５２ｄ、コンタクト５３ａ、５３ｂ、５３ｃ、及び５３ｄ、ならびに配線５４ａ、５４ｂ、５４ｃ、及び５４ｄを介して、受光画素Ｐ及び転送画素ＴＰに与えられる。ここで、符号に含まれる文字「ａ」、「ｂ」、「ｃ」、及び「ｄ」が一致する配線、コンタクト、及び入力端子が互いに接続される。
【００３０】
配線５４ａは、第１のＴＤＩ転送ゲート電極３１及び第１の転送ゲート電極３５と電気的に接続されている。配線５４ｂは、第２のＴＤＩ転送ゲート電極３２及び第２の転送ゲート電極３６と電気的に接続されている。配線５４ｃは、第３のＴＤＩ転送ゲート電極３３及び第３の転送ゲート電極３７と電気的に接続されている。配線５４ｄは、第４のＴＤＩ転送ゲート電極３４及び第４の転送ゲート電極３８と電気的に接続されている。
【００３１】
図１４〜図１６を参照して、受光画素Ｐの構造をさらに説明する。
【００３２】
半導体基板３０は、図１５及び図１６に示すように、半導体基板１４と、半導体基板１４上にそれぞれ形成された、ＴＤＩ転送チャネル１５、チャネルストップ５、オーバーフロードレイン６、オーバーフローゲート７、不純物領域１６及び１７とを含む。
【００３３】
受光画素Ｐは、１画素ピッチ内に、４つのＴＤＩ転送ゲート電極３１〜３４を含む４相駆動のＣＣＤとして構成されている。受光画素Ｐは、各ＴＤＩ転送ゲート電極３１〜３４においてゲート開口部及びゲート非開口部を有し、ゲート開口部の直下の半導体基板３０にフォトダイオード１０が埋め込まれるように形成され、ゲート非開口部の直下の半導体基板３０にＴＤＩ転送チャネル１５が形成される。図１４に示すように、各ＴＤＩ転送ゲート電極３１〜３４において、ゲート開口部の近傍のポリシリコン電極の領域は副走査方向Ｄ１に沿った方向に狭くなり、この部分をゲート狭窄部２０という。
【００３４】
また、ある受光画素Ｐのフォトダイオード１０と、主走査方向Ｄ２で正の側に隣接する受光画素ＰのＴＤＩ転送チャネル１５（ゲート非開口部）との間に、画素分離領域４１が形成されている。画素分離領域４１には横型オーバーフロードレインが形成されている。詳しくは、画素分離領域４１には、第１の導電型の高濃度不純物領域を含むチャネルストップ５、第２の導電型の高濃度不純物領域を含むオーバーフロー（電荷排出）ドレイン６、及び第１の導電型の不純物領域を含むオーバーフローゲート７が形成されている。受光画素Ｐに生じた過剰な電荷は、オーバーフロードレイン６を介して電荷排出部４５に排出される。
【００３５】
図１５に示すように、フォトダイオード１０は、半導体基板３０の表面に形成される第１の導電型の高濃度不純物領域１６と、第１の導電型の高濃度不純物領域１６と接して半導体基板３０のより深い領域に形成される第２の導電型の不純物領域１７とを含む。
【００３６】
また、フォトダイオード１０の第１の導電型の高濃度不純物領域１６は、第１の導電型の高濃度不純物領域を含むチャネルストップ５と任意の箇所で接している。これによって低ノイズ化を実現できる。
【００３７】
また、隣接する２つの画素のゲート開口部同士は、いずれの箇所においても繋がっていない。
【００３８】
半導体基板３０としてＰ型シリコン基板を使用し、ＴＤＩ転送チャネル１５としてＮ型不純物領域を使用し、第１の導電型の高濃度不純物領域１６として高濃度Ｐ型不純物領域を使用し、第２の導電型の不純物領域１７としてＮ型不純物領域を使用してもよい。
【００３９】
１画素ピッチ内に含まれるフォトダイオード１０の個数に等しい個数のマイクロレンズ１８を、入射光が各フォトダイオード１０にそれぞれ集光されるように、１画素ピッチ内に形成する。マイクロレンズ１８において、副走査方向Ｄ１の曲率半径は、主走査方向Ｄ２の曲率半径より大きい。従って、副走査方向Ｄ１のＭＴＦの低下が発生することなく、マイクロレンズ１８によるゲート開口部への集光により感度を向上させることができる。
【００４０】
マイクロレンズ１８は、受光画素Ｐと独立して作成し、受光画素Ｐの上部に貼り付けてもよい。また、マイクロレンズ１８は、半導体プロセスの技術により受光画素Ｐの上部に直接形成してもよい。
【００４１】
（画素の動作）
図１７は、図１４のＡ１１−Ａ１１’線におけるポテンシャル分布を示す図である。図１８は、図１４のＡ１２−Ａ１２’線におけるポテンシャル分布を示す図である。図１９は、図１３の受光画素Ｐにおける光の経路及び電荷の動きを説明するための模式図である。ここで、図１７及び図１８のポテンシャル分布は、半導体基板３０としてＰ型シリコン基板を使用し、ＴＤＩ転送チャネル１５としてＮ型不純物領域を使用した場合について示している。
【００４２】
図１７及び図１８のポテンシャル分布を参照して、受光画素Ｐの動作を説明する。マイクロレンズ１８により集光された入射光がフォトダイオード１０に到来すると、フォトダイオード１０では、光電変換により電荷が発生する。
【００４３】
フォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のハイレベル時（ＴＤＩ転送ゲート電極にハイレベルの電圧が印加された時）のポテンシャルより浅くなるように設定される。従って、主走査方向Ｄ２に沿った方向では、図１７に示すように、フォトダイオード１０で発生した電荷は、ハイレベル時のＴＤＩ転送チャネル１５のポテンシャル井戸に流れ込む。
【００４４】
ゲート狭窄部２０の下の半導体基板３０は、ＴＤＩ転送チャネル１５と同一の不純物濃度で形成されている。図１８に示すように、副走査方向Ｄ１に沿った方向では、ゲート狭窄部２０においてＴＤＩ転送ゲート電極が狭くなっていることにより狭チャネル効果が起こり、ポテンシャルが浅くなっている。従って、フォトダイオード１０で発生した電荷は、ゲート狭窄部２０へ流れず、全て、ハイレベルＴＤＩ転送チャネルのポテンシャル井戸に流れ込むことになる。
【００４５】
なお、フォトダイオード１０のポテンシャルは、ＴＤＩ転送チャネル１５のローレベル時（ＴＤＩ転送ゲートにローレベルの電圧が印加された時）のポテンシャルより浅く設定されてもよいし、深く設定されてもよい。
【００４６】
ＴＤＩ転送チャネル１５のローレベル時のポテンシャルが、対応するフォトダイオード１０のポテンシャルより浅く設定されている場合、ＴＤＩ転送チャネル１５のローレベル時には、フォトダイオード１０がポテンシャル井戸になる。ＴＤＩ転送チャネル１５のローレベル時に発生した電荷は、フォトダイオード１０（ポテンシャル井戸）にとどまる。次いで、ＴＤＩ転送チャネル１５がハイレベルになったとき、フォトダイオード１０の電荷は、ＴＤＩ転送チャネル１５のポテンシャル井戸に流れ込む。ＴＤＩ転送チャネル１５のポテンシャル井戸に流れ込んだ電荷は、ＴＤＩ転送チャネル１５内で副走査方向Ｄ１に転送される。
【００４７】
ＴＤＩ転送チャネル１５のローレベル時のポテンシャルが、対応するフォトダイオード１０のポテンシャルより深く設定されている場合は、フォトダイオード１０で発生した電荷は、ＴＤＩ転送チャネル１５がローレベルになったとき、ＴＤＩ転送チャネル１５に流れ込む。ＴＤＩ転送チャネル１５に流れ込んだ電荷は、ＴＤＩ転送チャネル１５内で副走査方向Ｄ１に転送される。
【００４８】
（転送動作）
次に、ＴＤＩ方式リニアイメージセンサ２００の転送動作について説明する。再び図１３を参照すると、入射光の光電変換により受光画素Ｐの内部に発生した電荷は、４相駆動のＣＣＤの転送動作によって、時間遅延積分（ＴＤＩ）方式で副走査方向Ｄ１に転送される。受光部３９において時間遅延積分（ＴＤＩ）された電荷は、転送部４０を介して電荷蓄積部４４まで副走査方向Ｄ１に転送される。電荷蓄積部４４に蓄積された電荷は、１水平期間ごとに水平ＣＣＤ４３へと転送され、次に、水平ＣＣＤ４３の電荷は、水平ＣＣＤ４３内において主走査方向Ｄ２へと転送されて、出力信号増幅器４６から読み出される。
【００４９】
（効果）
一般に、ＴＤＩ方式リニアイメージセンサで、マイクロレンズにより１相の電極に集光を行う場合では、入射光により発生した電荷が、全て被写体の直下にあるＣＣＤチャネルポテンシャル井戸に集められず、後段の隣接のＣＣＤチャネルポテンシャル井戸へ流れてしまうことがある。この現象によって、ＴＤＩ転送方向のＭＴＦが低下し、ＴＤＩ転送方向における解像度の低下となる。その結果、撮像画像にぼけが生じる。しかしながら、図１３〜図１９のＴＤＩ方式リニアイメージセンサ２００は、マイクロレンズによる感度向上という効果を損なうことなく、ＴＤＩ転送方向のＭＴＦの低下を防止することができる。すなわち、ＴＤＩ方式リニアイメージセンサ２００によれば、各相において形成されたマイクロレンズによりフォトダイオードに入射光が集光され、ＴＤＩ転送ゲート電極（ポリシリコン電極）による光吸収が抑制され、感度の著しい向上を実現することができる。さらに、ＴＤＩ方式リニアイメージセンサ２００によれば、各相の電極領域上部に入射光は、各相の領域にそれぞれ集光されるので、ＴＤＩ転送方向のＭＴＦの低下が発生せず、高性能なＴＤＩ方式リニアイメージセンサを提供することができる。
【００５０】
（本発明の実施の形態１について）
図１は、本発明の実施の形態１に係るＴＤＩ方式リニアイメージセンサ１００の構成を示す平面図である。図２は、図１の１つの受光画素Ｐの各ＴＤＩ転送ゲート電極１３１〜１３４の形状を示す図である。図３は、図１の１つの受光画素Ｐの各ＴＤＩ転送ゲート電極１３１〜１３４の配置を示す図である。図４は、図１の受光画素Ｐの詳細構成を示す拡大図である。図５は、図４のＡ１−Ａ１’線における断面の一部を示す図である。
【００５１】
図１を参照すると、ＴＤＩ方式リニアイメージセンサ１００は、半導体基板１３０と、半導体基板１３０の表面において主走査方向Ｄ２及び副走査方向Ｄ１に沿って行列状に配置された複数の受光画素Ｐ及び複数の転送画素ＴＰを備えている。半導体基板１３０は、例えばシリコン（Ｓｉ）基板である。
【００５２】
受光画素Ｐは転送電極１４９を有し、転送電極１４９は、受光画素Ｐに発生した電荷を電荷蓄積部４４に転送する垂直転送ゲートを構成している。転送電極１４９は、主走査方向Ｄ２に沿ってそれぞれ長手方向を有し、副走査方向Ｄ１に沿って並んだ４つのゲート電極、すなわち、第１のＴＤＩ転送ゲート電極１３１、第２のＴＤＩ転送ゲート電極１３２、第３のＴＤＩ転送ゲート電極１３３、第４のＴＤＩ転送ゲート電極１３４を有している。これにより、受光画素Ｐは、副走査方向Ｄ１に４相駆動で電荷を転送することができる。各ＴＤＩ転送ゲート電極１３１〜１３４は、主走査方向Ｄ２に沿って互いに隣接する受光画素Ｐの対応するＴＤＩ転送ゲート電極が互いに連結されるように、かつ、主走査方向Ｄ２に沿った２つのエッジと２つのエッジ間の領域とを有するように、半導体基板３０上に２次元的に形成される。ＴＤＩ転送ゲート電極１３１〜１３４は、図５に示すように、半導体基板３０上にゲート酸化膜１０３を介して形成される。
【００５３】
各受光画素Ｐにおいて、各ＴＤＩ転送ゲート電極１３１〜１３４は２つのエッジのうちの少なくとも１つに凹部を有する。各受光画素Ｐは、各ＴＤＩ転送ゲート電極１３１〜１３４の凹部において半導体基板１３０をそれぞれ露出した複数のゲート開口部と、各ＴＤＩ転送ゲート電極１３１〜１３４により半導体基板１３０を覆うゲート非開口部とを有する。
【００５４】
各受光画素Ｐは、複数のゲート開口部において半導体基板１３０にそれぞれ形成された複数のフォトダイオード１０と、ゲート非開口部において半導体基板１３０に形成されたＴＤＩ転送チャネル１１４とを備える。
【００５５】
各ＴＤＩ転送ゲート電極１３１〜１３４は、例えば、ポリシリコン（多結晶シリコン）などで形成されている。各ＴＤＩ転送ゲート電極１３１〜１３４のうちの隣接するものは、互いにわずかにオーバーラップした部分を有してもよい。図３に示すように、例えば、第１のＴＤＩ転送ゲート電極１３１及び第１３のＴＤＩ転送ゲート電極１３３は、半導体基板１３０上の１層目のポリシリコン電極で形成され、第２のＴＤＩ転送ゲート電極１３２及び第４のＴＤＩ転送ゲート電極１３４は、半導体基板１３０上の２層目のポリシリコン電極で形成されている。図３において、点線は、第２のＴＤＩ転送ゲート電極１３２及び第４のＴＤＩ転送ゲート電極１３４の下に存在する第１のＴＤＩ転送ゲート電極１３１及び第１３のＴＤＩ転送ゲート電極１３３のエッジ部分を示す。
【００５６】
半導体基板１３０は、半導体基板１１０と、半導体基板１１０上にそれぞれ形成された、ＴＤＩ転送チャネル１１４及び不純物領域１１１〜１１３とを含む。
【００５７】
図１の画素分離領域１４１は、図１３の画素分離領域４１と実質的に同様に構成される。
【００５８】
フォトダイオード１０は、例えば、図１５示すように不純物領域１６及び１７を含んで構成されてもよい。
【００５９】
図１〜図５では、図示の簡単化のために、図１５及び図１６のマイクロレンズ１８を省略している。
【００６０】
図１のＴＤＩ方式リニアイメージセンサ１００は、各受光画素Ｐにおいて、図１３の転送電極４９とは異なる転送電極１４９を備えたことを除いて、図１３のＴＤＩ方式リニアイメージセンサ２００と実質的に同様に構成される。
【００６１】
次に、本実施の形態１に係るＴＤＩ方式リニアイメージセンサ１００のＴＤＩ転送ゲート電極１３１〜１３４の特徴について、さらに説明する。
【００６２】
まず、比較のために、図１３の受光画素Ｐの各ＴＤＩ転送ゲート電極３１〜３４の構成について説明する。図２０は、図１３の受光画素Ｐの各ＴＤＩ転送ゲート電極３１〜３４の形状を示す図である。図２１は、図２０のＴＤＩ転送ゲート電極の形成プロセスを示す図である。図２２は、図１３の１つの受光画素Ｐの各ＴＤＩ転送ゲート電極３１〜３４の配置を示す図である。各ＴＤＩ転送ゲート電極３１〜３４は、図２０に示すように、ポリシリコン電極２０１と、そこに形成されているゲート開口部２０２とを備える。図２０のゲート開口部２０２は、図２１に示すように、まず、ポリシリコン電極２０１を形成し、次いで、ポリシリコン電極２０１上に、ゲート開口部２０２となる位置を除いてレジスト２０３を塗布してエッチングすることにより形成される。このように形成された複数のＴＤＩ転送ゲート電極３１〜３４を並べることで、各受光画素Ｐの転送電極４９が形成される。
【００６３】
一方、図１の受光画素Ｐの各ＴＤＩ転送ゲート電極１３１〜１３４の構成は以下の通りである。各ＴＤＩ転送ゲート電極１３１〜１３４は、図２に示すように、ポリシリコン電極１０１と、そこに形成されている凹部１０２とを備える。各ＴＤＩ転送ゲート電極１３１〜１３４は、ポリシリコン電極１０１の２つのエッジ（主走査方向Ｄ２に沿ったエッジ）のうちの少なくとも１つに凹部を有する。図２は、各ＴＤＩ転送ゲート電極１３１〜１３４がポリシリコン電極１０１の２つのエッジのうちの１つに凹部１０２を有する場合を示す。このように形成された複数のＴＤＩ転送ゲート電極１３１〜１３４を副走査方向Ｄ１に沿って並べることで、各受光画素Ｐの転送電極１４９が形成される。各受光画素Ｐは、各ＴＤＩ転送ゲート電極１３１〜１３４の凹部１０２において半導体基板１３０をそれぞれ露出する複数のゲート開口部を有する。各ゲート開口部は、ポリシリコン電極１０１の凹部１０２と、隣接するポリシリコン電極１０１のエッジとで囲まれて形成される領域である。
【００６４】
図２０では、各ＴＤＩ転送ゲート電極３１〜３４は、ポリシリコン電極２０１の中心部分に穴が開いた形状をしているのに対し、図２では、各ＴＤＩ転送ゲート電極１３１〜１３４は、ポリシリコン電極１０１のエッジの一部に凹部を有している。また、図２０では、ゲート開口部２０２をエッチングにより形成したが、図２では、ポリシリコン電極１０１を形成する際にすでに、ゲート開口部となる場所に凹部を形成してもよい。
【００６５】
本実施の形態１では、このような形状のゲート開口部を形成することで、次の効果が得られる。
【００６６】
ポリシリコン電極及びゲート開口部を形成する際に、各部分のサイズの最小値は、プロセスの最小加工寸法により制限される。図２２のＴＤＩ転送ゲート電極３１〜３４において、最小加工寸法によって寸法上の制約を受けるのは、ゲート狭窄部の幅、すなわちゲート開口部２０２から隣接するＴＤＩ転送ゲート電極までの距離（図中Ａ：２箇所）と、ゲート開口部２０２の幅（図中Ｂ）と、互いに隣接するＴＤＩ転送ゲート電極がオーバーラップする部分の幅（図中Ｃ）との計４箇所である。特にゲート開口部２０２においては、長さＡ及びＣの両方が最初加工寸法よりも大きい必要がある。また、長さＢは、レジスト及びエッチングに係る制約によって決まる。このため、同じ形状のままＴＤＩ転送ゲート電極の寸法を小さくすることが難しい。
【００６７】
これに対して、図３の各ＴＤＩ転送ゲート電極１３１〜１３４において、最小加工寸法によって寸法上の制約を受けるのは、副走査方向Ｄ１に沿って互いに隣接するゲート開口部の間の距離（図中Ｄ）のみである。従って、図３の各ＴＤＩ転送ゲート電極１３１〜１３４において、ゲート狭窄部はゲート開口部の一方にのみ存在するので、図２２の長さＡに係る寸法上の制約を当該１つのゲート狭窄部についてのみ考慮すればよく、さらに、図２２の長さＣに係る寸法上の制約を考慮する必要がない。また、ゲート開口部をポリシリコン電極の穴としてではなくエッジの凹部として形成するので、図２２の長さＢに係る寸法上の制約を考慮する必要がない。従って、最小加工寸法によって寸法上の制約を受ける箇所が、４箇所から１箇所になる。以上のことから、本実施の形態１では寸法上の制約が少ないので、画素ピッチ及びＴＤＩ転送ゲート電極のサイズを容易に縮小することができる。
【００６８】
図４は、図１の主走査方向Ｄ２に沿った方向に隣接した２つの受光画素Ｐの詳細構成を示す。前述のように、各ＴＤＩ転送ゲート電極１３１〜１３４の凹部１０２において半導体基板１３０をそれぞれ露出する複数のゲート開口部が形成され、複数のゲート開口部において半導体基板１３０に複数のフォトダイオード１０がそれぞれ形成される。また、ゲート非開口部において半導体基板１３０にＴＤＩ転送チャネル１１４が形成される。各フォトダイオード１０は入射光を光電変換して電荷を発生し、発生した電荷は、各フォトダイオード１０の左側のＴＤＩ転送チャネル１１４へ移動する。このとき隣接する受光画素Ｐへ電荷が漏れこむことを防ぐために、ある受光画素Ｐのフォトダイオード１０と、主走査方向Ｄ２で正の側に隣接する受光画素ＰのＴＤＩ転送チャネル１１４（ゲート非開口部）との間に、画素分離領域１４１が形成されている。画素分離領域１４１には横型オーバーフロードレインが形成されている。画素分離領域１４１は、チャネルストップ１１１、オーバーフロードレイン１１２、及びオーバーフローゲート１１３を含む。図４のチャネルストップ１１１、オーバーフロードレイン１１２、及びオーバーフローゲート１１３は、図１４及び図１５のチャネルストップ５、オーバーフロードレイン６、及びオーバーフローゲート７と同様に構成される。
【００６９】
図２３は、図１４のＡ１２−Ａ１２’線における断面の一部を示す図である。図２３では、ゲート開口部の両側にゲート狭窄部を設ける必要があるので、ゲート狭窄部の寸法上の制約を受けて、副走査方向Ｄ１に沿った方向にゲート開口部を広げることができなかった。一方、図５では、各ＴＤＩ転送ゲート電極１３１〜１３４がポリシリコン電極１０１の２つのエッジのうちの１つに凹部１０２を有し、ゲート開口部の一方にのみゲート狭窄部を設ければよいので、その分だけゲート開口部が広くなる。これにより、各ＴＤＩ転送ゲート電極１３１〜１３４のサイズに対して広い割合でゲート開口部を形成することができる。また、画素サイズを小さくしても、より広い範囲でゲート開口部を形成することが可能になる。
【００７０】
本実施の形態１に係るＴＤＩ方式リニアイメージセンサ１００によれば、画素ピッチの縮小に伴いＴＤＩ転送ゲート電極１３１〜１３４のサイズが小さくなっても、従来と同様にゲート開口部及びＴＤＩ転送チャネル１１４などの構造を有する受光画素Ｐを形成することができる。
【００７１】
ＴＤＩ転送ゲート電極の形状でゲート開口部のサイズが決まるので、最小加工寸法の制約がＴＤＩ転送ゲート電極のみになり、最小加工寸法に対する制約が小さくなる。これにより、同じ最小加工寸法のプロセスを用いながら、画素の縮小が可能になる。
【００７２】
実施の形態２．
図６は、本発明の実施の形態２に係るＴＤＩ方式リニアイメージセンサの受光画素のＴＤＩ転送ゲート電極の形状を示す図である。図７は、本発明の実施の形態２に係るＴＤＩ方式リニアイメージセンサの１つの受光画素のＴＤＩ転送ゲート電極の配置を示す図である。図８は、本発明の実施の形態２に係るＴＤＩ方式リニアイメージセンサの受光画素の詳細構成を示す図である。
【００７３】
実施の形態１では、ポリシリコン電極の２つのエッジのうちの１つに凹部を有していたが、両方のエッジに凹部を有してもよい。実施の形態２では、この場合について説明する。
【００７４】
本実施の形態２において、各受光画素は、図６の構成をそれぞれ有する４つのＴＤＩ転送ゲート電極１３１Ａ〜１３４Ａを有する。各ＴＤＩ転送ゲート電極１３１Ａ〜１３４Ａは、図６に示すように、ポリシリコン電極１０１Ａと、そこに形成されている凹部１０２Ａａ及び１０２Ａｂとを備える。各受光画素において、各ＴＤＩ転送ゲート電極１３１Ａ〜１３４Ａは、ポリシリコン電極１０１Ａの２つのエッジ（主走査方向Ｄ２に沿ったエッジ）のそれぞれに凹部１０２Ａａ及び１０２Ａｂを有する。副走査方向Ｄ１に沿った方向で互いに隣接した２つのＴＤＩ転送ゲート電極の互いに対向するエッジにおける２つの凹部は、１つの連結されたゲート開口部を構成する。
【００７５】
各受光画素は、互いに隣接した２つのＴＤＩ転送ゲート電極間の各連結されたゲート開口部において半導体基板にそれぞれ形成された複数のフォトダイオード１０を備える。各受光画素は、各ＴＤＩ転送ゲート電極１３１Ａ〜１３４Ａのゲート非開口部において半導体基板に形成されたＴＤＩ転送チャネル１１４を備える。
【００７６】
図６のように構成された複数のＴＤＩ転送ゲート電極１３１Ａ〜１３４Ａは、図７及び図８のように配置される。図８は、主走査方向Ｄ２に沿った方向に隣接した２つの受光画素を含む部分の詳細構成を示す。画素分離領域１４１Ａは、チャネルストップ１１１Ａ、オーバーフロードレイン１１２、及びオーバーフローゲート１１３を含む。図８のチャネルストップ１１１Ａは、互いに隣接した２つのＴＤＩ転送ゲート電極間のフォトダイオード１０で発生した電荷を、一方のＴＤＩ転送ゲート電極のみを介してＴＤＩ転送チャネル１１４に送るように設けられる。図８のオーバーフロードレイン１１２及びオーバーフローゲート１１３は、図４のオーバーフロードレイン１１２及びオーバーフローゲート１１３と同様に構成される。
【００７７】
図６のように構成された複数のＴＤＩ転送ゲート電極１３１Ａ〜１３４Ａは、図７のように２つの凹部を連結することにより、１つの大きなゲート開口部（対向する２つの凹部から形成される領域）を形成する。本実施の形態２に係るＴＤＩ方式リニアイメージセンサの特徴的な点はここにある。すなわち、各ゲート開口部は、副走査方向Ｄ１に沿った方向で互いに隣接した２つのＴＤＩ転送ゲート電極の間に存在する。
【００７８】
ゲート開口部が２つのＴＤＩ転送ゲート電極にまたがって形成される場合、当該ゲート開口部への入射光による電荷は、どちらのＴＤＩ転送ゲート電極に流れるか不定であり、副走査方向Ｄ１のＭＴＦが劣化する原因になる。そのため、フォトダイオード１０で発生した電荷を一方のＴＤＩ転送ゲート電極のみを介してＴＤＩ転送チャネル１１４に送るために、他方のＴＤＩ転送ゲート電極においてフォトダイオード１０とＴＤＩ転送チャネル１１４との間にチャネルストップ１１１Ａが設けられる。これにより、特定のＴＤＩ転送ゲート電極のＴＤＩ転送チャネルにのみ電荷を転送することが可能になり、副走査方向Ｄ１のＭＴＦの劣化を防ぐことができる。
【００７９】
本実施の形態２に係るＴＤＩ転送ゲート電極１３１Ａ〜１３４Ａによれば、図３を参照して説明したように、最小加工寸法によって寸法上の制約を受ける箇所が、４箇所から１箇所になる。これにより、ゲート開口部を形成する際に寸法上の制約が少なくなり、画素サイズの縮小がしやすくなる。
【００８０】
実施の形態３．
図９は、本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの受光画素の第１のＴＤＩ転送ゲート電極の形状を示す図である。図１０は、本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの受光画素の第２のＴＤＩ転送ゲート電極の形状を示す図である。図１１は、本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの１つの受光画素のＴＤＩ転送ゲート電極の配置を示す図である。図１２は、本発明の実施の形態３に係るＴＤＩ方式リニアイメージセンサの受光画素の詳細構成を示す図である。
【００８１】
実施の形態１では、ポリシリコン電極の２つのエッジのうちの１つに凹部を有していたが、両方のエッジに凹部を有してもよく、さらに、２つの凹部を近接させずに設けてもよい。実施の形態３では、この場合について説明する。
【００８２】
本実施の形態３において、各受光画素は、４つのＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂを有する。ＴＤＩ転送ゲート電極１３１Ｂ及び１３３Ｂは、図９に示すように、ポリシリコン電極１０１Ｂａと、そこに形成されている凹部１０２Ｂａａ及び１０２Ｂａｂとを備える。ＴＤＩ転送ゲート電極１３２Ｂ及び１３４Ｂは、図１０に示すように、ポリシリコン電極１０１Ｂｂと、そこに形成されている凹部１０２Ｂｂａ及び１０２Ｂｂｂとを備える。各受光画素は、主走査方向Ｄ２に沿った方向に関して、各ＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂの中央領域にゲート非開口部を有する。各ＴＤＩ転送ゲート電極１３１Ｂ及び１３３Ｂは、２つのエッジ（主走査方向Ｄ２に沿ったエッジ）の一方かつ主走査方向Ｄ２に沿った方向に関して中央領域の一方の側に第１の凹部１０２Ｂａａを有し、２つのエッジの他方かつ主走査方向Ｄ２に沿った方向に関して中央領域の他方の側に第２の凹部１０２Ｂａｂを有する。各ＴＤＩ転送ゲート電極１３２Ｂ及び１３４Ｂは、２つのエッジの一方かつ主走査方向Ｄ２に沿った方向に関して中央領域の一方の側に第１の凹部１０２Ｂｂａを有し、２つのエッジの他方かつ主走査方向Ｄ２に沿った方向に関して中央領域の他方の側に第２の凹部１０２Ｂｂｂを有する。副走査方向Ｄ１に沿った方向で互いに隣接した２つのＴＤＩ転送ゲート電極１３１Ｂ及び１３３Ｂの互いに対向するエッジにおける２つの凹部１０２Ｂａａ及び１０２Ｂｂａは、１つの連結されたゲート開口部１０２Ｂａを構成する。副走査方向Ｄ１に沿った方向で互いに隣接した２つのＴＤＩ転送ゲート電極１３２Ｂ及び１３３Ｂの互いに対向するエッジにおける２つの凹部１０２Ｂｂｂ及び１０２Ｂａｂは、１つの連結されたゲート開口部１０２Ｂｂを構成する。
【００８３】
各受光画素は、互いに隣接した２つのＴＤＩ転送ゲート電極間の各連結されたゲート開口部１０２Ｂａ及び１０２Ｂｂにおいて半導体基板にそれぞれ形成された複数のフォトダイオード１０を備える。各受光画素は、各ＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂの中央領域のゲート非開口部において半導体基板に形成されたＴＤＩ転送チャネル１１４Ｂを備える。
【００８４】
図９及び図１０のように構成された複数のＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂは、図１１及び図１２のように配置される。図１２は、主走査方向Ｄ２に沿った方向に隣接した２つの受光画素を含む部分の詳細構成を示す。画素分離領域１４１Ｂは、チャネルストップ１１１Ｂ、オーバーフロードレイン１１２Ｂ、及びオーバーフローゲート１１３Ｂを含む。
【００８５】
図９及び図１０のように構成された複数のＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂは、実施の形態２と同様に、図１１のように２つの凹部を連結することにより、１つの大きなゲート開口部（対向する２つの凹部から形成される領域）を形成する。さらに、ゲート開口部は、ＴＤＩ転送チャネル１１４Ｂ（各ＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂの中央領域）に沿って互い違いに設けられる。本実施の形態３に係るＴＤＩ方式リニアイメージセンサの特徴的な点はここにある。すなわち、各ゲート開口部は、副走査方向Ｄ１に沿った方向で互いに隣接した２つのＴＤＩ転送ゲート電極の間に存在し、かつ、ＴＤＩ転送チャネル１１４Ｂに沿って互い違いに設けられる。
【００８６】
実施の形態２と同様、ゲート開口部が２つのＴＤＩ転送ゲート電極にまたがって形成される場合、当該ゲート開口部への入射光による電荷は、どちらのＴＤＩ転送ゲート電極に流れるか不定であり、副走査方向Ｄ１のＭＴＦが劣化する原因になる。そのため、フォトダイオード１０で発生した電荷を一方のＴＤＩ転送ゲート電極のみを介してＴＤＩ転送チャネル１１４に送るために、他方のＴＤＩ転送ゲート電極においてフォトダイオード１０とＴＤＩ転送チャネル１１４との間にチャネルストップ１１１Ｂが設けられる。これにより、特定のＴＤＩ転送ゲート電極のＴＤＩ転送チャネルにのみ電荷を転送することが可能になり、副走査方向Ｄ１のＭＴＦの劣化を防ぐことができる。
【００８７】
また、ＴＤＩ転送チャネル１１４Ｂの両側にゲート開口部が形成されるので、オーバーフロードレイン１１２Ｂ及びオーバーフローゲート１１３Ｂは、実施の形態１及び２とは異なり、例えば図１２の位置に設けられる。
【００８８】
本実施の形態３に係るＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂによれば、図３を参照して説明したように、最小加工寸法によって寸法上の制約を受ける箇所が、４箇所から１箇所になる。これにより、ゲート開口部を形成する際に寸法上の制約が少なくなり、画素サイズの縮小がしやすくなる。また、本実施の形態３に係るＴＤＩ転送ゲート電極１３１Ｂ〜１３４Ｂによれば、実施の形態２と比較して、副走査方向Ｄ１に沿った方向に関してゲート開口部のサイズを広くすることができる。
【００８９】
変形例．
実施の形態１〜３において、ＴＤＩ転送ゲート電極の形状以外の部分、例えば画素分離領域の各不純物領域などのサイズは、任意に設定してもよい。すなわち、オーバーフロードレイン及びオーバーフローゲートの形成、その他の任意のプロセスを追加又は削減してもよい。また、画素分離領域の形成も任意でよい。副走査方向Ｄ１のＭＴＦの劣化を防ぐために画素分離領域を形成することが望ましいが、必ずしも形成する必要はなく、形成しない場合であっても本発明の実施の形態に含まれる。
【００９０】
実施の形態１〜３において、ＴＤＩ転送ゲート電極の形状及びゲート開口部の形状をともに長方形として図示したが、他の任意の形状であってもよい。
【００９１】
実施の形態１〜３において、４相駆動のＣＣＤを例として述べたが、ｎが３以上の整数であるとき、各受光画素は、副走査方向に沿って互いに隣接したｎ個のゲート電極を有し、副走査方向にｎ相で電荷を転送する電荷結合素子であってもよい。
【００９２】
本発明の実施の形態では、特許文献１と同様に画素上にマイクロレンズを形成することが望ましい。これにより感度向上という効果が得られる。マイクロレンズの形状については任意でよく、あらゆる形状のマイクロレンズを形成した場合でも、画素の構造が本発明の実施の形態の形状と一致していれば、すべて本発明の実施の形態に包含される。
【００９３】
実施の形態１〜３と思想が一致するようなものはすべて本発明の実施の形態に包含される。本明細書では、ＴＤＩ方式リニアイメージセンサの実施の形態について説明したが、本明細書に説明した原理は、ＴＤＩ方式及びリニアのイメージセンサに限らず、任意のイメージセンサに適用可能である。
【符号の説明】
【００９４】
１０  フォトダイオード、１５  ＴＤＩ転送チャネル、１６  第１の導電型の高濃度不純物領域、１７  第２の導電型の不純物領域、１８  マイクロレンズ、１９  ゲート酸化膜、２０  ゲート狭窄部、３０  半導体基板、３１  第１のＴＤＩ転送ゲート電極、３２  第２のＴＤＩ転送ゲート電極、３３  第３のＴＤＩ転送ゲート電極、３４  第４のＴＤＩ転送ゲート電極、３５  第１の転送ゲート電極、３６  第２の転送ゲート電極、３７  第３の転送ゲート電極、３８  第４の転送ゲート電極、３９  受光部、４０  転送部、４１  画素分離領域、４３  水平ＣＣＤ、４４  電荷蓄積部、４５  電荷排出部、４６  出力信号増幅器、４９  転送電極、５０  転送電極、５２ａ，５２ｂ，５２ｃ，５２ｄ  配線、５３ａ，５３ｂ，５３ｃ，５３ｄ  コンタクト、５４ａ，５４ｂ，５４ｃ，５４ｄ  配線、５５ａ，５５ｂ，５５ｃ，５５ｄ  入力端子、１０１，１０１Ａ，１０１Ｂａ，１０１Ｂｂ  ポリシリコン電極、１０２，１０２Ａａ，１０２Ａｂ，１０２Ｂａａ，１０２Ｂａｂ，１０２Ｂｂａ，１０２Ｂｂｂ  凹部、１０３  ゲート酸化膜、１１１，１１１Ａ，１１１Ｂ  チャネルストップ、１１２，１１２Ｂ  オーバーフロードレイン（ＯＦＤ）、１１３，１１３Ｂ  オーバーフローゲート（ＯＦＧ）、１１４  半導体基板、１１５  ＴＤＩ転送チャネル、１３０  半導体基板、１３１，１３１Ａ，１３１Ｂ  第１のＴＤＩ転送ゲート電極、１３２，１３２Ａ，１３２Ｂ  第２のＴＤＩ転送ゲート電極、１３３，１３３Ａ，１３３Ｂ  第３のＴＤＩ転送ゲート電極、１３４，１３４Ａ，１３４Ｂ  第４のＴＤＩ転送ゲート電極、１４１  画素分離領域、１４９  転送電極、２０３  レジスト。
【図１】
2016092254.tif 000003
【図２】
2016092254.tif 000004
【図３】
2016092254.tif 000005
【図４】
2016092254.tif 000006
【図５】
2016092254.tif 000007
【図６】
2016092254.tif 000008
【図７】
2016092254.tif 000009
【図８】
2016092254.tif 000010
【図９】
2016092254.tif 000011
【図１０】
2016092254.tif 000012
【図１１】
2016092254.tif 000013
【図１２】
2016092254.tif 000014
【図１３】
2016092254.tif 000015
【図１４】
2016092254.tif 000016
【図１５】
2016092254.tif 000017
【図１６】
2016092254.tif 000018
【図１７】
2016092254.tif 000019
【図１８】
2016092254.tif 000020
【図１９】
2016092254.tif 000021
【図２０】
2016092254.tif 000022
【図２１】
2016092254.tif 000023
【図２２】
2016092254.tif 000024
【図２３】
2016092254.tif 000025