(57)【要約】【課題】  待機時の電力消費を抑制し、かつ集積化を損なわずにバッテリを内蔵したLSIとして提供する。【解決手段】  本発明に係るバッテリ内蔵型LSIは、インターポーザ４０にLSI素子６０を搭載してなるバッテリ内蔵型LSIであって、LSI素子６０は、演算部６０aと、演算部６０aに電力を供給するDC-DCコンバータ６０ｂとを備え、インターポーザ４０は、演算部６０aが待機状態にあるときに演算部６０aに待機時の電力を供給するバッテリ５０を備えると共に、バッテリ６０は、インターポーザ４０の厚さ方向に、電解質を挟んで陽極と陰極とを積層した構成を備えることを特徴とする。  前記バッテリ４０としては、陽極と陰極と電解質とが、ともに固体からなる全固体型のバッテリが好適に使用できる。【選択図】  図３
2016091295.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザにLSI素子を搭載してなるバッテリ内蔵型LSIであって、
前記LSI素子は、演算部と、該演算部に電力を供給するDC-DCコンバータとを備え、
前記インターポーザは、前記演算部が待機状態にあるときに前記演算部に待機時の電力を供給するバッテリを備え、該バッテリは、前記インターポーザの厚さ方向に、電解質を挟んで陽極と陰極とを積層した構成を備えることを特徴とするバッテリ内蔵型LSI。
【請求項２】
前記バッテリは、前記陽極と陰極と電解質とが、ともに固体からなる全固体型のバッテリであることを特徴とする請求項１記載のバッテリ内蔵型LSI。
【請求項３】
前記バッテリは、前記陽極と陰極とが、（LiFePO4：Li4Ti5O12）、（LiCoO2：V2O5）、（V2O5：CoO）、（Li2FePO4F：V2O5）、（V2O5：Li4Ti5O12）の組み合わせのうちから選択されるいずれか一つであることを特徴とする請求項２記載のバッテリ内蔵型LSI。
【請求項４】
前記バッテリは、前記インターポーザの平面領域の全体がバッテリ形成領域として利用して形成されていることを特徴とする請求項１〜３のいずれか一項記載のバッテリ内蔵型LSI。
【請求項５】
前記LSI素子とバッテリとは、ビア配線を介して電気的に接続されていることを特徴とする請求項１〜４のいずれか一項記載のバッテリ内蔵型LSI。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバッテリ内蔵型LSI関し、より詳細には薄膜バッテリを内蔵したバッテリ内蔵型LSIに関する。
【背景技術】
【０００２】
PCで使用されているCPUに代表されるように、LSIは様々な電子機器で利用されている。近年では，多機能化や高速処理化などLSIは高性能になっており、それにともなって消費電力が増加傾向にある。一例として、ハイスペックのCPUにおいては、消費電力が100Wを超えるものも登場している。ただし、このような場合も常に100 Wは使用してはおらず、ほとんど電力を消費しない待機時の方が長い場合もある。
現在問題とされているのは、その待機時における消費電力である。LSIの電力供給に用いられるDC-DCコンバータは、LSIの通常動作時においては電力供給が効率的になされる一方、電力供給が少なくなる待機時においては電力変換効率が悪くなる。LSIに電力を供給して待機状態としておくのはLSIを素早く復帰させるためであるが、省電力の点から、この待機時に要する電力をいかに下げるかが課題になっている。
【０００３】
特許文献１には、システムLSIに、待機時に電力を供給するための補助バッテリを組み込んだ省電力信号処理装置が提案されている。この処理装置では、電圧オフ制御ユニットにより、待機時に主電源（バッテリ）による電力供給から補助バッテリによる電力供給を切り換える制御を行い、さらに、所定の条件下において、補助バッテリからの電力供給も完全に停止するモードへ切り換えることにより待機モードのみを備えるシステムと比べて電力消費を抑制できるようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−４５２２号公報
【特許文献２】特開２０１４−１２２１２２号公報
【特許文献３】特開２０１４−１２３４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した省電力処理装置のように、システムLSIに補助バッテリを組み込んで、待機時に補助バッテリから電力を供給する方法は、LSIの構成としては、部品点数が多くなり、組み立てが煩雑である他に、高集積化が困難であり、配線長が短縮できないという問題がある。
本発明は、LSIの待機時における電力供給を効率的に行うことにより待機時の消費電力を抑えることができ、バッテリを内蔵してかつ集積化を可能にするバッテリ内蔵型LSIを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るバッテリ内蔵型LSIは、インターポーザにLSI素子を搭載してなるバッテリ内蔵型LSIであって、前記LSI素子は、演算部と、該演算部に電力を供給するDC-DCコンバータとを備え、前記インターポーザは、前記演算部が待機状態にあるときに前記演算部に待機時の電力を供給するバッテリを備え、該バッテリは、前記インターポーザの厚さ方向に、電解質を挟んで陽極と陰極とを積層した構成を備えることを特徴とする。
このバッテリ内蔵型LSIは、LSI素子の演算部が通常動作状態にあるときはDC-DCコンバータから演算部に電力を供給し、演算部が待機状態にあるときは、インターポーザに備えられたバッテリから演算部に電力を供給するように作用する。
【０００７】
前記インターポーザが備えるバッテリとしては、前記陽極と陰極と電解質とが、ともに固体からなる全固体型のバッテリからなるものが好適に使用できる。全固体型のバッテリはフラックス法を利用することにより容易にインターポーザに作り込むことができ、100μｍ以下といった薄膜形状としてLSI素子の待機状態の電力供給に利用することができる。
全固体型のバッテリとしては、前記陽極と陰極とが、（LiFePO4：Li4Ti5O12）、（LiCoO2：V2O5）、（V2O5：CoO）、（Li2FePO4F：V2O5）、（V2O5：Li4Ti5O12）の組み合わせのうちから選択されるいずれか一つであるものが好適に利用できる。これらの構成からなるバッテリは、開放電圧が1.0V〜2.0Vであり、LSI素子の供給電圧として十分に利用できる。
【０００８】
前記バッテリは、前記インターポーザの平面領域をバッテリを形成する領域として適宜使用することが可能である。とくに、前記バッテリの形成領域を前記インターポーザの平面領域の全体とすることにより、インターポーザの平面領域をバッテリ形成領域として有効利用できるという利点がある。
また、前記LSI素子とバッテリとは、ビア配線を介することにより、容易に電気的に接続することができ、高密度配線も可能となる。
【発明の効果】
【０００９】
本発明に係るバッテリ内蔵型LSIによれば、LSIが待機状態にあるときの電力消費を抑制することができ、また、バッテリを内蔵しながら、LSIの高集積化を妨げることなく、消費電力を抑えかつ高速化が可能なLSIとして提供することができる。
【図面の簡単な説明】
【００１０】
【図１】バッテリ内蔵型LSIの構成例を示すブロック図である。
【図２】集積化されたバッテリ内蔵型LSIに至るプロセスを示す説明図である。
【図３】バッテリ内蔵型LSIの構成例を示す組み立て図である。
【図４】CMOS-LSIの電源電圧の推移を示すグラフである。
【発明を実施するための形態】
【００１１】
（バッテリ内蔵型LSI：基本構成）
図１は、LSIパッケージ１０と、LSIパッケージ１０に電力を供給する主DC-DCコンバータ２０とからなる回路を示す。LSIパッケージ１０は、主DC-DCコンバータ２０に接続される副DC-DCコンバータ１２と、演算部１４と、バッテリ１６とを備える。
演算部１４は、副DC-DCコンバータ１２とバッテリ１６とに電気的に接続され、バッテリ１６は副DC-DCコンバータ１２と演算部１４とに電気的に接続される。
【００１２】
通常動作時においては、演算部１４には主DC-DCコンバータ２０及び副DC-DCコンバータ１２から電力が供給され、待機時には、副DC-DCコンバータ１２を介することなくバッテリ１６のみから電力が供給される。
通常動作時と待機時における演算部１４への電力供給の切り換えは、別途設けられている制御部によってなされる。バッテリ１６は常時、演算部１４への電力供給が可能であり、バッテリ１６から演算部１４への電力供給は、副DC-DCコンバータ１２の作動が停止することにより自動的になされる。
【００１３】
このように、通常動作時には主DC-DCコンバータ２０と副DC-DCコンバータ１２を介して電力を供給し、待機時にはバッテリ１６から演算部１４に電力を供給することにより、待機時の省電力化を図ることができる。DC-DCコンバータの電力変換効率が低くなる待機時にDC-DCコンバータの動作を停止させるからである。
バッテリ１６の充電は、演算部１４が通常動作している際に、主DC-DCコンバータ２０と副DC-DCコンバータ１２を介してなされる。通常動作状態と待機状態とは交互に生じるから、バッテリ１６は随時、充電されることになる。バッテリ１６を電力源として使用する理由は、バッテリはキャパシタ等とは異なり、一定電圧を供給できる点にある。LSIを待機状態にする場合も、一定の電圧を供給することにより待機状態を維持することができる。
【００１４】
図１は、一つの演算部１４に対し電力を供給する回路例である。集積型のLSIは、多数個の演算部と、これらの演算部に電力を供給する主DC-DCコンバータ、副DC-DCコンバータ等を集積して構成される。
本発明に係るバッテリ内蔵型のLSIは、多数個の演算部（コア）と電力供給用のDC-DCコンバータを集積したLSIであり、待機時に個々の演算部に電力を供給するバッテリを内蔵したことを特徴とする。
【００１５】
（バッテリ内蔵型LSI：集積型）
図２は、DC-DCコンバータと演算部とを備え、バッテリを備えていないLSIから、集積化を進めて、バッテリを内蔵したLSIまで進むプロセスを説明的に示したものである。
図２（a）は、基板５上に主DC-DCコンバータ６と、副DC-DCコンバータ７と、LSIパッケージ８とが互いに重複しないように平面配置した例である。図２(a)において、一方のLSIパッケージ８については、コア８ａが搭載された透視図で示している。
図２（b）は、LSIパッケージ８内に副DC-DCコンバータ７ａを取り込み、図２(a)よりも集積化させた構成としたものである。
図２(c)は、LSIパッケージ８の外面上に主DC-DCコンバータ６ａを搭載して（オンチップ型）さらに集積化を図った例である。このように、電子部品を集積化した配置とすることにより、配線長が短縮でき信号の高速化に好適に対応することが可能になる。
【００１６】
図２(a)〜(c)に示すLSIは、待機時に電力を供給するバッテリを搭載していない構成のものである。図２(d)は、DC-DCコンバータや演算部を一つのパッケージ内に取り込んでさらに集積化を進めるとともに、待機時に演算部に電力を供給するバッテリを搭載したバッテリ内蔵型LSIを示す。このバッテリ内蔵型LSIでは、主DC-DCコンバータ、副DC-DCコンバータ、演算部（コア）を一つのパッケージに集積し、その集積したパッケージの平面領域範囲にバッテリ３０を組み込んだものである。バッテリ３０としては、固体電解質を利用した全固体型の薄膜バッテリが好適に利用できる。
【００１７】
（バッテリ内蔵型LSI：積層構造）
図３は、バッテリ内蔵型LSIの実際の構成例を示す。このバッテリ内蔵型LSIは、インターポーザ４０の平面領域内に薄膜バッテリ５０を作り込み、インターポーザ４０に多数個のコア（演算部）６０a、DC-DCコンバータ６０ｂ、入出力部６０ｃを備えたLSIチップ子６０を搭載した構成を備える。インターポーザ４０にLSIチップ６０を搭載した半導体装置全体が、本発明に係るバッテリ内蔵型LSIに相当し、このバッテリ内蔵型LSIがパッケージされ実装用の基板に搭載して用いられる。インターポーザ４０はLSIチップ６０を実装するために、実装用の基板とLSIチップ子６０との間に介在して接続端子が必要な配置間隔となるように調整する等の作用をなすものである。
【００１８】
インターポーザ４０は、コア層４２とコア層４２の両面に設けられたビルドアップ層４３ａ、４３ｂとを備え、実装基板へ実装する実装面（一方の面）に、はんだボールあるいは銅ボール等の外部接続端子４１を備える。
本実施形態では、インターポーザ４０の実装面とは反対側の面（他方の面）の全面を利用して薄膜バッテリ５０を設けている。薄膜バッテリ５０は、陽極と陰極とで電解質層を厚さ方向に挟む積層構造に形成される。したがって、インターポーザ４０の他方の面上に、陽極と陰極とで電解質層を挟む積層構造体を作り込むことにより、バッテリを組み込むことができる。
【００１９】
インターポーザ４０とLSI素子６０との電気的接続は、コア層４２、ビルドアップ層４３ａ、４３ｂ、薄膜バッテリ５０の各層間を接続するビア配線によってなされる。最近のインターポーザでは、ビルドアップ層４３ａ、４３ｂに、回路部品としてインダクタＬやキャパシタＣを内蔵した構成のものが検討されている。
薄膜バッテリ５０とLSI素子６０のコア６０aとの接続は、それぞれのコア６０ａと薄膜バッテリ５０の陽極及び陰極をビア配線により接続すればよい。
【００２０】
薄膜バッテリ５０はインターポーザ４０の平面領域の全面にわたって、陽極、陰極が共通電極になるように一面の電極形状とし、LSI素子６０のそれぞれのコア６０ａと陽極、陰極とを接続して、各々のコア６０aに電力を供給する構成とすることもできるし、薄膜バッテリ５０に、個々のコア６０ａの平面配置に合わせて個別に区画したバッテリ領域を設け、コア６０ａごとに個々に区画された薄膜バッテリの陽極と陰極を接続する構成とすることもできる。
【００２１】
前述したように、インターポーザ４０上に組み込む薄膜バッテリ５０としては、陽極、固体電解質、陰極の積層構造を備える全固体型の薄膜バッテリが好適に利用できる。
全固体型の薄膜バッテリを構成する陽極材、陰極材及び電解質の組み合わせ例を表１に示す。表１では、陽極材、陰極材、電解質の組み合わせによって得られる開放電圧をあわせて示す。
【００２２】
【表１】
2016091295.tif 000003
【００２３】
表１に示す陽極材、陰極材、電解質を積層構造としてバッテリを形成した場合、積層体全体の厚さを６０μｍ程度として、１ｍｍ２あたり、数十〜百mA・sを出力することができる。この出力は待機時のLSIに供給する電力として十分な電力量である。
図４は、CMOS-LSIの電源電圧の推移を示すグラフである。図４は、CMOS-LSIの電源電圧が年と共に徐々に低下し、現在は、電源電圧が１V程度になっている。表１に示す陽極材、陰極材、電解質の組み合わせによる電池の開放電圧は、１V以上であり、CMOS-LSIの供給電源として十分に使用可能である。
【００２４】
なお、表１では、全固体型の薄膜バッテリを構成する電解質としてLLTOとLLZNOを例示しているが、上記例で使用している陰極材は比較的電圧が高いため、一般的な固体電解質であればほとんどの材料を使用することができる。例えば、代表的な電解質として、上記例以外に、Li2.9PO3.34N0.46 (LIPON：3.3x10-6 S・cm-1)、Li7La3Zr2O12(LLZO：10-4〜10-3 S・cm-1)、Li1.3Al0.5Ti1.7(PO4) 3(LATP：10-4〜10-3 S・cm-1)、Li1.3Al0.5Ge1.7(PO4) 3(LAGP：10-4〜10-3 S・cm-1)、Li3N (10-4〜10-3 S・cm-1)等を使用することができる。Li2.9PO3.34N0.46（LIPON)は、イオン伝導度が10-6と、非常に遅いが、薄膜化が容易であるという利点があり、100nm厚以下の緻密な超薄膜成膜が可能であることから、薄膜バッテリを構成する電解質として好適に利用することが可能である。
【００２５】
表１に示す陽極材、陰極材、電解質はからなる全固体型のバッテリは、フラックス法あるいはスパッタリング法を利用して作製することができる。フラックス法を利用して基材上に結晶面方向のそろった結晶粒（各々の結晶粒は単結晶）を形成する方法には公知の方法を利用することができる（特許文献２、３）。
フラックス法以外に、スパッタリング法により、陽極材、陰極材、電解質を積層して薄膜固体バッテリを構成することも可能である。スパッタリング法は、薄膜形成が容易であり、薄膜バッテリを作り込む基材（素子）が熱的に損傷されることが防止できる点で有効である。
【００２６】
上記例ではインターポーザ４０の実装面とは反対側の面に薄膜バッテリ５０を形成したが、薄膜バッテリを形成する位置（配置層の位置）はとくには限定されない。たとえば、インターポーザ４０のコア層４２の上に薄膜バッテリ５０を形成する、といったようにインターポーザの中間層に形成することもできる。また、薄膜バッテリ５０はインターポーザ４０の平面の全領域範囲を利用して作り込むこともできるし、インターポーザ４０の中央部分に矩形の薄膜バッテリを形成する領域を確保するといったことも可能である。また、インターポーザ４０の平面内の一部領域を薄膜バッテリの形成領域として利用することにより、外部接続端子４１を取り付ける実装面に薄膜バッテリ４０を形成することもできる。
【００２７】
本実施形態のバッテリ内蔵型LSIは、LSIの通常動作時には、DC-DCコンバータから電力を供給し、待機時には薄膜バッテリ５０からコア６０aに電力を供給することにより、電力変換効率の低い待機時にDC-DCコンバータを動作させる必要がなくなり、待機時の消費電力を効果的に抑制することができる。
また、待機時の電力を供給するバッテリをインターポーザの平面領域内に薄膜バッテリを組み込む構成としたことにより、LSIの集積化を損なうことなく、バッテリを内蔵したLSIとして提供でき、LSIの小型化を図るとともに、配線長を短縮し高速化が可能なLSIとして提供することが可能になる。
【産業上の利用可能性】
【００２８】
本発明によれば、待機時の消費電力を抑えて省エネルギー化を図ることができるとともに、高速特性の優れたLSIが提供できる。
【符号の説明】
【００２９】
５  基板
６、６ａ  主DC-DCコンバータ
７、７ａ  副DC-DCコンバータ
８  LSIパッケージ
８ａ  コア
１０  LSIパッケージ
１２  副DC-DCコンバータ
１４  演算部
１６  バッテリ
２０  主DC-DCコンバータ
３０  バッテリ
４０  インターポーザ
４１  外部接続端子
４２  コア層
４３ａ、４３ｂ  ビルドアップ層
５０  薄膜バッテリ
６０  LSI素子
６０ａ  コア
６０ｂ  DC-DCコンバータ
【図１】
2016091295.tif 000004
【図２】
2016091295.tif 000005
【図３】
2016091295.tif 000006
【図４】
2016091295.tif 000007