(57)【要約】【課題】入力電圧、出力電圧、インダクタンス値が変動しても、安定した電流検出電流値を得ることのできるスイッチングレギュレータを提供する。【解決手段】インダクタ素子Ｌ１、スイッチング素子Ｑ１、スイッチング素子Ｑ１を制御する制御回路１０が設けられ、入力電圧Ｖinを、インダクタ素子Ｌ１とスイッチング素子Ｑ１を介し、設定された出力電圧Ｖoutに変換して出力するスイッチングレギュレータ１であって、入力電圧Ｖin、出力電圧Ｖout、インダクタ素子Ｌ１のインダクタンス値Ｌ、及びスイッチング素子Ｑ１のオン時間によって基準電圧を変化させる電流検出用基準電圧回路８と、スイッチング素子Ｑ１に流れる電流を検出する電流検出回路４と、電流検出用基準電圧回路８の出力と電流検出回路４の出力を比較する電流検出コンパレータ９とを備えた。【選択図】図１
2016001979.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ素子、スイッチング素子、該スイッチング素子を制御する制御回路が設けられ、入力電圧を、前記インダクタ素子と前記スイッチング素子を介し、設定された出力電圧に変換して出力するスイッチングレギュレータであって、
前記入力電圧、前記出力電圧、前記インダクタ素子のインダクタンス値、及び前記スイッチング素子のオン時間によって基準電圧を変化させる電流検出用基準電圧回路と、
前記スイッチング素子に流れる電流を検出する電流検出回路と、
前記電流検出用基準電圧回路の出力と前記電流検出回路の出力を比較する電流検出コンパレータと、を備えたことを特徴とするスイッチングレギュレータ。
【請求項２】
前記電流検出用基準電圧回路は、
前記入力電圧、前記出力電圧、及び前記インダクタンス値に応じた電流に変換する第一の電圧電流変換回路と、
該第一の電圧電流変換回路の出力電流をチャージする容量素子と、
該容量素子にチャージされた電流を放電するスイッチ素子と、
前記第一の電圧電流変換回路の出力電流を前記容量素子でチャージすることによって発生する電圧を電流に変換する第二の電圧電流変換回路と、
前記入力電圧、前記出力電圧、及び温度に依存しない基準電流と、前記第二の電圧電流変換回路の出力電流とが流し込まれる第一の抵抗素子と、を備えたことを特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記電流検出回路は、
前記スイッチング素子に流れる電流と前記スイッチ素子のオン抵抗によって発生する電圧を電流に変換する第三の電圧電流変換回路と、
該第三の電圧電流変換回路の出力電流が流し込まれる第二の抵抗素子と、を備えたことを特徴とする請求項２に記載のスイッチングレギュレータ。
【請求項４】
前記インダクタ素子のインダクタンス値を測定することによって前記第一の電圧電流変換回路をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、電流量を可変することを特徴とする請求項２に記載のスイッチングレギュレータ。
【請求項５】
前記インダクタ素子のインダクタンス値を測定することによって前記第二の電圧電流変換回路をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、電流量を可変することを特徴とする請求項２に記載のスイッチングレギュレータ。
【請求項６】
前記インダクタ素子のインダクタンス値を測定することによって前記第三の電圧電流変換回路をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、電流量を可変することを特徴とする請求項３に記載のスイッチングレギュレータ。
【請求項７】
前記インダクタ素子のインダクタンス値を測定することによって前記第一の抵抗素子をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、基準電圧を可変することを特徴とする請求項２に記載のスイッチングレギュレータ。
【請求項８】
前記インダクタ素子のインダクタンス値を測定することによって前記第二の抵抗素子をトリミング、または内部メモリ信号によって前記スイッチ素子を切り替えて、基準電圧を可変することを特徴とする請求項３に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御方式のスイッチングレギュレータに関する。
【背景技術】
【０００２】
一般に、スイッチングレギュレータには過電流検出回路が設けられている。このような過電流検出回路は、パワートランジスタ等からなるスイッチング素子とインダクタ素子に流れる電流と検出抵抗で発生する電位差を所定の基準電圧と比較することによって、過電流を検知している。具体的には、インダクタ素子に流れるピーク電流が内部の基準電圧を超えたとき、制御回路のＰＷＭ(Pulse Width Modulation)信号に優先して前記スイッチング素子を遮断することにより、インダクタ電流を制限している（例えば、特許文献１，２を参照）。
【０００３】
ところで、ＤＣ−ＤＣコンバータにおいては、電流検出を行うとともに、過電流保護方式により過電流と判定された場合、即座に電流に対して応答して電流制限を行うことができるようになっている。電流検出の方法としては、インダクタ素子に充放電される電流のピーク値を検出するピーク電流制御方式が知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術では、インダクタ電流が入力電圧、出力電圧、インダクタンス値によって時間変化が変わってくるため、ピーク電流検出値は一定であっても出力コンデンサで平滑された出力電流が大きくばらついてしまうという問題点がある。
【０００５】
また、検出電流値は想定される入力電圧、出力電圧、インダクタンス値の使用範囲における最大値に設定しなくてはならないため、使用範囲において入力電圧、出力電圧、インダクタンス値が最小値に振れた場合、検出電流値が上昇して、熱などによって破壊される恐れがある。
【０００６】
本発明の課題は、入力電圧、出力電圧、インダクタンス値が変動しても、安定した検出電流値を得ることのできるスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、インダクタ素子、スイッチング素子、該スイッチング素子を制御する制御回路が設けられ、入力電圧を、前記インダクタ素子と前記スイッチング素子を介し、設定された出力電圧に変換して出力するスイッチングレギュレータであって、前記入力電圧、前記出力電圧、前記インダクタ素子のインダクタンス値、及び前記スイッチング素子のオン時間によって基準電圧を変化させる電流検出用基準電圧回路と、前記スイッチング素子に流れる電流を検出する電流検出回路と、前記電流検出用基準電圧回路の出力と前記電流検出回路の出力を比較する電流検出コンパレータと、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、上述の電流検出用基準電圧回路、電流検出回路、及び電流検出コンパレータを設けたことにより、入力電圧、出力電圧、インダクタンス値が変動しても、安定した検出電流値を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】実施例によるスイッチングレギュレータの概略構成を示す図である。
【図２】電流検出用基準電圧回路の内部構成の前段部分を示す図である。
【図３】電流検出用基準電圧回路の内部構成の後段部分を示す図である。
【図４】電流検出回路の内部構成を示す図である。
【図５】電流検出コンパレータの構成を示す図である。
【図６】インダクタ素子のインダクタンス値を測定している様子を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例を図面に従って説明する。
【実施例】
【００１１】
図１は、本実施例によるスイッチングレギュレータの概略構成を示している。このスイッチングレギュレータは、ピーク電流制御型ＰＷＭスイッチングレギュレータである。
【００１２】
スイッチングレギュレータ１は、出力電圧検出器２、誤差増幅回路３、電流検出回路４、スロープ補償回路５、ＰＷＭ(Pulse Width Modulation)コンパレータ６、クロック回路７、電流検出用基準電圧回路８、電流検出コンパレータ９、及び制御回路１０を備えている。また、スイッチングレギュレータ１は、スイッチング素子Ｑ１、同期整流素子Ｑ２、及びインダクタ素子Ｌ１も備えている。
【００１３】
出力電圧検出器２は抵抗（抵抗は抵抗素子ともいう。以下同じ）Ｒ１１，Ｒ２１を有し、これら抵抗Ｒ１１，Ｒ２１の接続点は誤差増幅回路３の反転入力端子（−）に接続されている。誤差増幅回路３は、その非反転入力端（＋）が基準電圧Ｖrefを介して接地されている。
【００１４】
誤差増幅回路３の出力端子はＰＷＭコンパレータ６の反転入力端子（−）に接続され、さらに、ＰＷＭコンパレータ６の非反転入力端子（＋）にはスロープ補償回路５が接続されている。ＰＷＭコンパレータ６の出力端子は制御回路１０に接続されている。
【００１５】
スロープ補償回路５は電流検出回路４にも接続され、この電流検出回路４は電流検出コンパレータ９の反転入力端子（−）に接続されている。電流検出コンパレータ９は、その非反転入力端子（＋）が電流検出用基準電圧回路８に接続され、また出力端子が制御回路１０に接続されている。なお、電流検出用基準電圧回路８には、入力電圧Ｖin、出力電圧Ｖout、及びインダクタ素子Ｌ１のインダクタンス値Ｌの各情報が入力されている。
【００１６】
制御回路１０には、スイッチング素子Ｑ１及び同期整流素子Ｑ２の各ゲートがそれぞれ接続されている。スイッチング素子Ｑ１のドレイン側と同期整流素子Ｑ２のドレイン側は互いに接続され、これらスイッチング素子Ｑ１と同期整流素子Ｑ２との接続点には電流検出回路４に接続されている。同期整流素子Ｑ２のソースは接地されている。また、スイッチング素子Ｑ１と同期整流素子Ｑ２との接続点にはインダクタ素子Ｌ１が接続されている。
【００１７】
スイッチングレギュレータ１は入力端子Ｔ１と出力端子Ｔ２，Ｔ３とを有し、入力端子Ｔ１にはスイッチング素子Ｑ１のソースが、出力端子Ｔ２にはインダクタ素子Ｌ１が、出力端子Ｔ３には出力電圧検出器２の抵抗Ｒ１１が各々接続されている。入力端子Ｔ１には入力電圧Ｖinが印加されている。
【００１８】
出力端子Ｔ２，Ｔ３には、平滑用出力コンデンサＣoutの一側及び負荷回路１１の一側がそれぞれ接続され、これら平滑用出力コンデンサＣout及び負荷回路１１の他側はそれぞれ接地されている。
【００１９】
出力電圧検出器２は、出力電圧Ｖoutを抵抗Ｒ１１，Ｒ２１で分割して検出電圧Ｖfbを検出し、誤差増幅回路３は、出力電圧検出器２からの検出電圧Ｖfbと基準電圧Ｖrefとを比較する。電流検出回路４は、スイッチング素子Ｑ１に流れる電流を電圧に変換する。
【００２０】
スロープ補償回路５は、電流検出回路４の出力にスロープ補償を行う。ＰＷＭコンパレータ６は、誤差増幅回路３からの誤差信号Ｖeとスロープ補償回路５からのスロープ信号Ｖsを取り込んで、誤差信号Ｖeとスロープ信号Ｖsとを比較する。
【００２１】
クロック回路７は、制御クロックを生成する。電流検出用基準電圧回路８は、入力電圧Ｖinと出力電圧Ｖoutとインダクタンス値Ｌによってリファレン電圧を変化させる。電流検出コンパレータ９は、電流検出回路４からの出力値と電流検出用基準電圧回路８からの出力値とを比較する。
【００２２】
そして、制御回路１０は、クロック回路７からのクロック信号を入力しつつ、ＰＷＭコンパレータ６の出力信号、及び電流検出コンパレータ９の出力信号を制御する。スイッチング素子Ｑ１及び同期整流素子Ｑ２は、制御回路１０により駆動制御される。インダクタ素子Ｌ１は平滑機能を有している。
【００２３】
なお、本実施例においては、スイッチング素子Ｑ１はＰＭＯＳトランジスタで、同期整流素子Ｑ２はＮＭＯＳトランジスタでそれぞれ構成されている。
【００２４】
図２は、電流検出用基準電圧回路８の内部構成の前段部分を示しており、この前段部分の回路は入出力電圧差を電流に変換する電圧電流変換回路である。図３は、電流検出用基準電圧回路８の内部構成の後段部分を示している。
【００２５】
電流検出用基準電圧回路８には、図２に示すように、負帰還回路を有するオペアンプ１２を含むボルテージフォロワ回路１３が設けられている。また、ボルテージフォロワ回路１３により制御されるスイッチング素子Ｑ３と、スイッチング素子Ｑ３のソース側に直列接続された抵抗Ｒ１とが設けられている。
【００２６】
そして、ボルテージフォロワ回路１３により、抵抗Ｒ１の両端には(Ｖin−Ｖout)の電圧差が発生する。このとき、スイッチング素子Ｑ３のドレイン側における出力電流Ｉdif1は以下の(１)式で決定される。
【００２７】
Ｉdif1＝(Ｖin-Ｖout)／Ｒ１・・・・・・・・・・・・・・・・・・・・(１)
【００２８】
また、電流検出用基準電圧回路８には、図３に示すように、図２の出力電流Ｉdif1に比例する電流（Ｎ×Ｉdif1）が流れ込む容量素子Ｃ１が設けられている。さらに、容量素子Ｃ１に充電された電流を１周期毎に放電するスイッチ素子ＳＷ１と、容量素子Ｃ１に電流を流し込むことで発生する電圧Ｖ１が入力されているボルテージフォロワ回路１３'とが設けられている。ボルテージフォロワ回路１３'はオペアンプ１４を有している。
【００２９】
さらに、ボルテージフォロワ回路１３'によって制御されるスイッチング素子Ｑ４と、スイッチング素子Ｑ４に直列接続されボルテージフォロワ回路１３'を受ける抵抗Ｒ２とが設けられている。また、ボルテージフォロワ回路１３'の出力と抵抗Ｒ２で発生する電流を１：Ｍの比で折り返すカレントミラー１５、定電流回路１６、及びカレントミラー１５で折り返した電流Ｉdif2と定電流回路１６からの基準電流Ｉrefを受ける抵抗Ｒ３が設けられている。なお、カレントミラー１５はスイッチング素子Ｑ５，Ｑ６を含んでいる。
【００３０】
ここでは、ボルテージフォロワ回路１３及び抵抗Ｒ１等は第一の電圧電流変換回路を、ボルテージフォロワ回路１３'及び抵抗Ｒ２等は第二の電圧電流変換回路を、抵抗Ｒ３は第一の抵抗素子をそれぞれ構成している。
【００３１】
容量素子Ｃ１に電流（Ｎ×Ｉdif1）が流し込まれて、容量素子Ｃ１で発生する電圧Ｖ１は、時間をｔとすると、以下の(２)式で表すことができる。
【００３２】
Ｖ１(ｔ)＝Ｎ×Ｉdif1×ｔ／Ｃ１・・・・・・・・・・・・・・・・・・・・(２)
【００３３】
このとき、抵抗Ｒ２に流れる電流は、以下の(３)式のようになる。
【００３４】
Ｖ１(ｔ)／Ｒ２＝Ｎ×Ｉdif1×ｔ／(Ｃ１×Ｒ２) ・・・・・・・・・・・・(３)
【００３５】
これをカレントミラー１５の比（１：Ｍ）で折り返すことにより、電流Ｉdif2は、以下の(４)式のようになる。
【００３６】
Ｉdif2(ｔ)＝Ｍ×Ｎ×Ｉdif1×ｔ／(Ｃ１×Ｒ２）・・・・・・・・・・・・(４)
【００３７】
よって、電流検出用基準電圧回路８の出力電圧Ｖ２は、以下の(５)式で表すことができる。
【００３８】
Ｖ２(ｔ)＝(Ｉdif2(ｔ)＋Ｉref)×Ｒ３
＝(Ｉref＋Ｍ×Ｎ×Ｉdif1×ｔ／(Ｃ１×Ｒ２))×Ｒ３・・・・・・(５)
【００３９】
ここで、(５)式に(１)式を代入すると、以下の(６)式のようになる。
【００４０】
Ｖ２(ｔ)＝(Ｉref＋Ｍ×Ｎ×(Ｖin−Ｖout)×ｔ／(Ｃ１×Ｒ１×Ｒ２))
×Ｒ３・・・・(６)
【００４１】
上記(６)式より、電圧差（Ｖin−Ｖout）と時間によって基準電圧が変化する回路になっていることが分かる。
【００４２】
図４は、電流検出回路４の内部構成を示している。電流検出回路４は、スイッチング素子Ｑ１と並列に接続されたスイッチング素子ＳＷ２、スイッチング素子ＳＷ２に直列接続された抵抗Ｒ４，Ｒ５、及び抵抗Ｒ４，Ｒ５によって分圧された電圧が入力されるボルテージフォロワ回路１７を備えている。また、電流検出回路４には、ボルテージフォロワ回路１７の出力と入力電圧Ｖinの電圧差を電流に変換する抵抗Ｒ６が設けられている。なお、ボルテージフォロワ回路１７はオペアンプ１８を有している。
【００４３】
スイッチング素子Ｑ１がオン時に、スイッチング素子Ｑ１の両端には、当該スイッチング素子Ｑ１のオン抵抗Ｒonとスイッチング素子Ｑ１に流れる電流Ｉq1からＶin−Ｉq1×Ｒonの電位差が発生する。
【００４４】
ここで、抵抗Ｒ４，Ｒ５の抵抗値が、スイッチング素子Ｑ１のオン抵抗とスイッチング素子ＳＷ２のオン抵抗よりはるかに大きい場合、抵抗Ｒ４，Ｒ５で分圧された電圧Ｖ３は、以下の(７)式から求められる。
【００４５】
Ｖ３＝Ｖin−(Ｉq1×Ｒon×Ｒ４／(Ｒ４＋Ｒ５)) ・・・・・・・・・(７)
【００４６】
よって、ボルテージフォロワ回路１７と抵抗Ｒ６によって変換された電流Ｉsenseは、以下の(８)式で表すことができる。
【００４７】
Ｉsense＝(Ｖin−Ｖ３)／Ｒ６＝Ｉq1×Ｒon×Ｒ４／((Ｒ４＋Ｒ５)×Ｒ６)・・(８)
【００４８】
図５は電流検出コンパレータ９の構成を示している。電流検出コンパレータ９は、図４に示した電流検出回路４の出力と、抵抗Ｒ７によって発生する電圧Ｖisenseと、図３に示した電流検出用基準電圧回路８の出力電圧Ｖ２とを比較する。
【００４９】
電圧Ｖisenseは以下の(９)式で表すことができる。
【００５０】
Ｖisense＝Ｉsense×Ｒ７
＝Ｉq1×Ｒon×Ｒ４×Ｒ７／((Ｒ４＋Ｒ５)×Ｒ６)・・・・・・(９)
【００５１】
ここで、スイッチング素子Ｑ１がオン時に流れる電流Ｉq1(ｔ)は、インダクタンス値をＬ、出力電流をＩoutとすると、以下の(１０)式で表すことができる。
【００５２】
Ｉq1(ｔ)＝(Ｖin−Ｖout)×ｔ／(２×Ｌ)＋Ｉout・・・・・・・・・・・(１０)
【００５３】
これを(９)式に代入すると、電圧Ｖisense(t)は時間依存のある、以下の(１１)式のようになる。
【００５４】
Ｖisense(t)＝((Ｖin−Ｖout)×ｔ／(２×Ｌ)＋Ｉout)×Ｒon×Ｒ４×Ｒ７／
((Ｒ４＋Ｒ５)×Ｒ６)・・・・・(１１)
【００５５】
出力電流Ioutが増加して出力制限電流Ioutset、Ｑ１のオン時間t1で定常状態を保っているとする。その時の電圧Ｖisense(t1)は、以下の（１１’）式で表すことができる。
【００５６】
Ｖisense(t1)＝((Ｖin−Ｖout)×ｔ1／(２×Ｌ)＋Ｉoutset)×Ｒon×Ｒ４×Ｒ７／
((Ｒ４＋Ｒ５)×Ｒ６)・・・・・(１１’)
【００５７】
また、この時、（６）式は（６’）式で表すことができる。
【００５８】
Ｖ２(ｔ1)＝(Ｉref＋Ｍ×Ｎ×(Ｖin−Ｖout)×ｔ1／(Ｃ１×Ｒ１×Ｒ２))
×Ｒ３・・・(６’)
【００５９】
(６’)式＝(１１’)式のとき過電流検出を行うので、時間依存の項と時間依存しない項をそれぞれ比較すると、以下の(１２)式及び(１３)式のようになる。
【００６０】
Ｉoutset×Ｒon×Ｒ４×Ｒ７／((Ｒ４＋Ｒ５)×Ｒ６)＝Ｉref×Ｒ３・・・(１２)
【００６１】
((Ｖin−Ｖout)×ｔ1／(２×Ｌ))×Ｒon×Ｒ４×Ｒ７／((Ｒ４＋Ｒ５)×Ｒ６)
＝(Ｍ×Ｎ×(Ｖin−Ｖout)×ｔ1／(Ｃ１×Ｒ１×Ｒ２))×Ｒ３・・・・(１３)
【００６２】
(１２)式より、Ｒon，Ｒ３，Ｒ４，Ｒ５，Ｒ６、Ｒ７，Ｉrefを適切な値に設定することで、出力制限電流Ｉoutsetを決めることができる。
【００６３】
ここで、Ｒ３とＲ７の温度特性、ＲonとＲ６の温度特性をそれぞれ同一に持たせることで、温度による特性変化をキャンセルすることができる。
【００６４】
また(１３)式を整理すると、
Ｒon×Ｒ４×Ｒ７／(２Ｌ×(Ｒ４＋Ｒ５)×Ｒ６)
＝Ｍ×Ｎ×Ｒ３／(Ｃ１×Ｒ１×Ｒ２)・・・・・・・・・(１３’)
【００６５】
(１３’)式が成り立つように各値を設定する。
【００６６】
ここで、Ｒ３とＲ７の温度特性、ＲonとＲ６の温度特性をそれぞれ同一に、Ｒ１とＲ２の温度特性を逆特性に持たせることで、温度による特性変化をキャンセルすることができる。
【００６７】
以上より、出力制限電流Ｉoutsetは、入力電圧Ｖin、出力電圧Ｖout、及びインダクタンス値Ｌの値が変動しても、常に一定の電流として検出されることになる。
【００６８】
ここでは、ボルテージフォロワ回路１７及び抵抗Ｒ６等は第三の電圧電流変換回路を、抵抗Ｒ７は第二の抵抗素子をそれぞれ構成している。
【００６９】
図６は、インダクタ素子Ｌ１のインダクタンス値Ｌを測定している様子を示している。スイッチング素子Ｑ１のソースに接続されている入力端子Ｔ１と、インダクタ素子に接続されて実動作時は出力平滑コンデンサが接続される出力端子Ｔ２とに測定器（Tester）２０を接続し、測定器２０にてインダクタンス値Ｌを測定する。
【００７０】
インダクタンス値Ｌの測定結果から、ボルテージフォロワ回路１３及び抵抗Ｒ１等、並びにボルテージフォロワ回路１３'及び抵抗Ｒ２等をトリミング、または内部メモリ信号によってスイッチを切り替えて、電流量を可変にする。また、ボルテージフォロワ回路１７及び抵抗Ｒ６等をトリミング、または内部メモリ信号によってスイッチを切り替えて、電流量を可変にする。これにより、インダクタ素子Ｌ１の製造バラツキを抑えることができる。
【００７１】
インダクタンス値Ｌの測定結果から、抵抗Ｒ３又は抵抗Ｒ７をトリミング、または内部メモリ信号によってスイッチを切り替えて、基準電圧を可変にする。
【００７２】
本実施例によれば、電流検出用基準電圧回路８、電流検出回路４、及び電流検出コンパレータ９を備えたことにより、入力電圧Ｖin、出力電圧Ｖout、インダクタンス値Ｌが変化した場合においても安定した制限電流検出を行うことができる。
【００７３】
また、本実施例によれば、ボルテージフォロワ回路１３，１３'と容量素子Ｃ１と抵抗Ｒ３によって、入出力条件とインダクタンス値Ｌに依存した電流検出用基準電圧を生成することができる。
【００７４】
また、本実施例によれば、電流検出回路４が、スイッチング素子Ｑ１に流れる電流とスイッチ素子ＳＷ１のオン抵抗で発生する電圧を検出することで、電流検出を行うことができる。
【００７５】
さらに、本実施例によれば、ボルテージフォロワ回路１３，１３'等のトリミングを行うことによって、インダクタンス値Ｌに応じた値を設定することができる。
【００７６】
以上、本発明の実施例を図面により詳述してきたが、上記実施例は本発明の例示にしか過ぎないものであり、本発明は上記実施例の構成にのみ限定されるものではない。本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれることは勿論である。
【符号の説明】
【００７７】
１  スイッチングレギュレータ
２  出力電圧検出器
３  誤差増幅回路
４  電流検出回路
５  スロープ補償回路
６  ＰＷＭコンパレータ
７  クロック回路
８  電流検出用基準電圧回路
９  電流検出コンパレータ
１０  制御回路
１１  負荷回路
１３，１３'，１７  ボルテージフォロワ回路
２０  測定器
Ｃ１  容量素子
Ｉref  基準電流
Ｌ  インダクタンス値
Ｌ１  インダクタ素子
Ｑ１  スイッチング素子
Ｑ２  同期整流素子
Ｒ１，Ｒ１１，Ｒ２１，Ｒ２〜Ｒ７  抵抗（抵抗素子）
Ｖin  入力電圧
Ｖout  出力電圧
Ｉoutset  出力制限電流
Ｖref  基準電圧
【先行技術文献】
【特許文献】
【００７８】
【特許文献１】特開２００９−２６８２８８号公報
【特許文献２】特開２００７−２１８６７１号公報
【図１】
2016001979.tif 000003
【図２】
2016001979.tif 000004
【図３】
2016001979.tif 000005
【図４】
2016001979.tif 000006
【図５】
2016001979.tif 000007
【図６】
2016001979.tif 000008