(57)【要約】【課題】テストパターン受信をラッチタイミング全てにおいて待機する必要性を無くし、チューニング期間の短縮を可能とする。【解決手段】  記録媒体に命令を送信すると共に、クロック信号を遅延させることにより得られたタイミング信号に応じて、記録媒体から送信されたデータを受信する通信手段と、タイミング信号の遅延量を調整するためのパターンデータを送信させる第１の命令と、より短いデータを送信させる第２の命令とを記録媒体に送信するように通信手段を制御し、タイミング信号に応じて通信手段が受信したパターンデータが所定のデータ列を有しているか否かに基づき、タイミング信号の遅延量を調整する制御手段とを有し、制御手段は、第２の命令に応じて記録媒体から送信されたデータを通信手段が正しく受信できない場合、その際の遅延量のタイミング信号との関連で第１の命令を送信しないように通信手段を制御する。【選択図】図１
2016046781.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体に対してクロック信号を出力する出力手段と、
前記記録媒体に命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記記録媒体から送信されたデータを受信する通信手段と、
前記記録媒体に対して、前記タイミング信号の遅延量を調整するための所定のデータ列を有するパターンデータを送信させるための第１の命令と、前記パターンデータよりも短いデータを送信させるための第２の命令とを送信するように前記通信手段を制御するとともに、前記クロック信号を複数の遅延量のうちいずれかに遅延させて得られたタイミング信号に応じて前記通信手段が受信した前記パターンデータが前記所定のデータ列を有しているか否かに基づき、前記タイミング信号の遅延量を調整する制御手段と
を有し、
前記制御手段は、前記第２の命令に応じて前記記録媒体から送信されたデータを前記通信手段が正しく受信できない場合、前記正しく受信できなかったときに設定された遅延量の前記タイミング信号により前記パターンデータを受信するために前記第１の命令を送信しないように、前記通信手段を制御する
ことを特徴とする記録再生装置。
【請求項２】
前記第２の命令に応じて前記記録媒体から送信される前記応答は、所定の応答パケット以外のデータを含まないことを特徴とする請求項１に記載の記録再生装置。
【請求項３】
前記制御手段は、前記第２の命令に応じて前記記録媒体から送信されたデータを前記通信手段が正しく受信できたときに設定されていた前記タイミング信号の遅延量に基づき、前記パターンデータを受信するために設定する前記タイミング信号の遅延量を決定し、前記決定した遅延量のタイミング信号により前記パターンデータを受信するために、前記第１の命令を送信するように前記通信手段を制御することを特徴とする請求項１または２に記載の記録再生装置。
【請求項４】
前記制御手段は、前記通信手段が前記第２の命令を送信してから所定期間内に前記通信手段が前記第２の命令に対するデータを受信できない場合、正しく受信できないと判定することを特徴とする請求項１に記載の記録再生装置。
【請求項５】
前記制御手段は、前記通信手段が受信した、前記第２の命令に対して送信されたデータがエラーであった場合、正しく受信できないと判定することを特徴とする請求項１に記載の記録再生装置。
【請求項６】
前記制御手段は、前記第２の命令に応じて前記記録媒体から送信されたデータを前記通信手段が正しく受信できたときに設定されていた前記タイミング信号の遅延量のうちの、一部の遅延量の前記タイミング信号により前記パターンデータを受信するために、前記第１の命令を送信するように前記通信手段を制御することを特徴とする請求項１に記載の記録再生装置。
【請求項７】
前記制御手段は、前記一部の遅延量の前記タイミング信号により前記通信手段が受信した前記パターンデータのいずれかが前記所定のデータ列を有していないと判定された場合に、前記パターンデータを受信するための前記タイミング信号の遅延量を再選択することを特徴とする請求項６に記載の記録再生装置。
【請求項８】
前記制御手段は、前記遅延量を時間的に前後のいずれかの方向にずらすことにより前記再選択を行うことを特徴とする請求項７に記載の記録再生装置。
【請求項９】
前記制御手段は、前記遅延量をずらす方向を、前記通信手段が受信した前記パターンデータのいずれかが前記所定のデータ列を有していないと判定されたタイミング信号に対応する遅延量が、再選択される前記遅延量に含まれない方向とすることを特徴とする請求項８に記載の記録再生装置。
【請求項１０】
前記一部の遅延量は少なくとも３つの遅延量であることを特徴とする請求項６から９のいずれか１項に記載の記録再生装置。
【請求項１１】
記録媒体に対してクロック信号を出力する出力手段と、
前記記録媒体に命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記記録媒体から送信されたデータを受信する通信手段と、
前記記録媒体に対して前記命令を送信するように前記通信手段を制御する制御手段と
を有する記録再生装置の制御方法であって、
前記制御手段が、
前記記録媒体に対して、前記タイミング信号の遅延量を調整するための所定のデータ列を有するパターンデータを送信させるための第１の命令と、前記パターンデータよりも短いデータを送信させるための第２の命令とを送信するように前記通信手段を制御する工程と、
前記クロック信号を複数の遅延量のうちいずれかに遅延させて得られたタイミング信号に応じて前記通信手段が受信した前記パターンデータが、前記所定のデータ列を有しているか否かに基づき、前記タイミング信号の遅延量を調整する工程と、
前記第２の命令に応じて前記記録媒体から送信されたデータを前記通信手段が正しく受信できない場合、前記正しく受信できなかったときに設定された遅延量の前記タイミング信号により前記パターンデータを受信するために前記第１の命令を送信しないように、前記通信手段を制御する工程と
を有することを特徴とする
記録再生装置の制御方法。
【請求項１２】
コンピュータを請求項１乃至１０のいずれか１項に記載の記録再生装置の前記制御手段として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録再生装置、記録再生装置の制御方法及びプログラムに関する。
【背景技術】
【０００２】
従来、ＳＤメモリカードに対してデータの読み出しを行う場合、ホストコントローラからカードに与えられるクロックに対する、カードからのデータ送信の遅延量は規格化された固定値であった。したがって、ホストコントローラはクロック送信に対して規定量の遅延タイミングによってデータラッチを行うことにより、カードアクセスを問題なく行うことができた。
【０００３】
しかし近年、メモリカードのアクセス速度向上に伴うクロックの高速化により、前述の遅延量は固定値では規定できなくなっている。このためＳＤメモリカードの高速規格であるＵＨＳ−Ｉ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｓｐｅｅｄ−１）においては、所定周波数より高周波数のクロックを使用する場合にデータラッチのタイミング調整が必要であることが規定されている。このラッチタイミングの調整はチューニングと呼ばれ、ホストコントローラを有するシステムの起動時またはカード認識時に行うのが一般的である。
【０００４】
また、このチューニングのためのテストパターン信号を発行する機能がＵＨＳ−Ｉに対応するSDカードには備わっている。特許文献１は、当該チューニング動作を開示する。特許文献１では、カードから出力されるデータの取り込み（カード読み出し）に際し、受信タイミングをカードクロックの1周期全体の範囲をカバーするように変更しながら、テストパターンデータの取り込みを行う。取り込まれたデータをテストパターンと比較して、受信の成否を判定し、その結果をデータ取り込みのチェックパターンとして作成する。そして、このチェックパターンの中で、データ取り込みに成功している範囲の中心を、受信タイミングとして選択する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１５７０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述の方法では、受信タイミングをカードクロックの1周期全体の範囲をカバーするように変更した上で、各ラッチタイミングにおいて、成功の如何に関わらずテストパターン信号の受信を行っている間は待機しなければならず、チューニング時間の短縮が困難である。
【０００７】
そこで、本発明は、テストパターン受信をラッチタイミング全てにおいて待機する必要性を無くし、チューニング期間の短縮を可能とすることを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するための本発明は記録再生装置であって、
記録媒体に対してクロック信号を出力する出力手段と、
前記記録媒体に命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記記録媒体から送信されたデータを受信する通信手段と、
前記記録媒体に対して、前記タイミング信号の遅延量を調整するための所定のデータ列を有するパターンデータを送信させるための第１の命令と、前記パターンデータよりも短いデータを送信させるための第２の命令とを送信するように前記通信手段を制御するとともに、前記クロック信号を複数の遅延量のうちいずれかに遅延させて得られたタイミング信号に応じて前記通信手段が受信した前記パターンデータが前記所定のデータ列を有しているか否かに基づき、前記タイミング信号の遅延量を調整する制御手段と
を有し、
前記制御手段は、前記第２の命令に応じて前記記録媒体から送信されたデータを前記通信手段が正しく受信できない場合、前記正しく受信できなかったときに設定された遅延量の前記タイミング信号により前記パターンデータを受信するために前記第１の命令を送信しないように、前記通信手段を制御することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、テストパターン受信をラッチタイミング全てにおいて待機する必要性が無く、チューニング期間の短縮することができる。
【図面の簡単な説明】
【００１０】
【図１】発明の実施形態に対応する記録再生装置の構成例を示すブロック図。
【図２】メモリカードコントローラの構成例を示す図。
【図３】メモリカードのラッチタイミングを説明するための図。
【図４】チューニングモードの動作を示すフローチャート。
【図５】発明の実施形態１に対応する処理の一例に対応するフローチャート。
【図６】発明の実施形態２に対応する処理の一例に対応するフローチャート。
【発明を実施するための形態】
【００１１】
以下、本発明の例示的な実施形態について、図面を参照して詳細に説明する。なお、以下に説明する実施形態では、記録再生装置の一例としての、接続されたメモリカードに対してデータの書き込み／読み出しが可能なデジタルカメラに、本発明を適用した例を説明する。しかし、本発明は、記録媒体に対するデータの書き込み／読み出しが可能な任意の機器（ホスト装置）に適用可能であり、デジタルカメラに限定されず、例えば、パソコン、携帯電話、スマートフォン、ＰＤＡ、デジタルビデオカメラ等も含まれる。
【００１２】
＜実施形態１＞
図１は、発明の第１の実施形態に対応するデジタルカメラ１００を例とした記録装置の構成例を示すブロック図である。メインマイコン１１８は、例えばＣＰＵである。メインマイコン１１８は、デジタルカメラ１００が有する各ブロックの動作を制御する。具体的にはメインマイコン１１８は、ＲＯＭ１１９に記憶された、各ブロックに対して後述の各種シーケンスを実行させるためのプログラムを読み出し、ＳＤＲＡＭ１１６に展開して実行することにより各ブロックの動作を制御する。またメインマイコン１１８は、後述の液晶ドライバ１１２を制御することで液晶パネル１１１の表示制御も行う。さらに本実施形態では、メモリカード１１５が記憶するテストデータと同じパターンの信号を比較用に記憶し、後述するテストパターンの成否判定、最適ラッチタイミングの決定動作を行う。ＲＯＭ１１９は、例えば電気的にデータの消去・記録が可能な不揮発性メモリである。ＲＯＭ１１９は、デジタルカメラ１００が有する各ブロックの動作プログラムだけでなく、各ブロックの動作において必要となる定数等の情報を記憶する。
【００１３】
撮影レンズ１０１は、被写体像をとらえ、絞り１０２によって光量を所定量に制限した後、撮像素子１０３上に被写体像を結像させる。撮像素子１０３は例えばＣＣＤやＣＭＯＳセンサであり、撮像面に結像された被写体像を光電変換し、アナログ画像信号を出力する。撮影レンズ１０１により結像される被写体像の光量は、メインマイコン１１８による絞り１０２の開口量制御により制限される。撮像素子１０３により出力されたアナログ画像信号は、Ａ／Ｄ変換器１０４によりＡ／Ｄ変換処理が適用されることで、デジタルの画像データに変換される。得られた画像データは、画像処理部１０５においてガンマ補正、ホワイトバランス補正、ノイズリダクションに係る処理が適用された後、フレームメモリ１０６に非圧縮画像データとして格納される。このような撮影レンズ１０１、絞り１０２、撮像素子１０３、Ａ／Ｄ変換器１０４、画像処理部１０５、及びフレームメモリ１０６により、本実施形態のデジタルカメラ１００の画像生成部（撮像部）１０が構成される。
【００１４】
以下の実施形態では記録媒体であるメモリカード１１５に画像生成部１０で生成された画像データを書き込む場合、或いは、書き込まれた画像データをメモリカード１１５から読み出す場合について説明する。しかし、本発明が適用可能な対象は画像データに限定されるものではなく、音声データ或いは、動画像データと音声データとを含むマルチメディアデータであってもよい。これらの種類のデータを総称して情報データと呼ぶことができる。本発明の実施形態としての記録再生装置は、情報データを生成するために、画像生成部１０に追加してマイク、Ａ／Ｄ変換器、音声処理部を含む音声生成部を更に備えることができる。
【００１５】
ＪＰＥＧコーデック１０８は、本実施形態のデジタルカメラ１００が静止画像を記録する際の符号化形式（ＪＰＥＧ形式）に従って、非圧縮画像データを圧縮符号化し、ＪＰＥＧ静止画像データを生成する。またＭＰＥＧコーデック１０９は、本実施形態のデジタルカメラ１００が動画像を記録する際の動画符号化形式（ＭＰＥＧ形式）に従って、非圧縮画像データをフレームとして圧縮符号化し、ＭＰＥＧ動画像データを生成する。ＪＰＥＧコーデック１０８及びＭＰＥＧコーデック１０９により生成された各種データは、データバス１０７を介してＳＤＲＡＭ１１６に一時的に書き込まれる。ＳＤＲＡＭ１１６は、揮発性メモリである。ＳＤＲＡＭ１１６には、ＪＰＥＧコーデック１０８及びＭＰＥＧコーデック１０９により生成されたデータに加え、液晶パネル１１１への表示用に変換された画像データが格納される。またＳＤＲＡＭ１１６は、メモリカード１１５へのデータ書き込みにおいてバッファメモリ空間として利用される。またＳＤＲＡＭ１１６は、撮影された画像から再生時のインデックス表示で使用するサムネイル画像を生成する画素数変換回路１１０の作業メモリ空間の提供も行う。
【００１６】
液晶パネル１１１は、例えばＬＣＤ等のデジタルカメラ１００が有する表示装置である。上述したように、液晶パネル１１１の表示制御はメインマイコン１１８により行われる。具体的にはメインマイコン１１８からの命令を受けた液晶ドライバ１１２が、ＳＤＲＡＭ１１６に格納されている表示用の画像データを液晶表示信号に変換して液晶パネル１１１に出力することで、表示制御が行われる。また液晶パネル１１１は、画素数変換回路１１０により液晶パネル１１１の表示画素数に変更された非圧縮画像データが液晶表示信号に変換されて入力されることで、電子ビューファインダとして機能する（スルー表示）。
【００１７】
メモリカード１１５は、カードスロット／検出ＳＷ１１４を介してカメラ本体に対して着脱が可能な、例えばＮＡＮＤ型フラッシュメモリで構成されているメモリーカードであり、ＰＣ互換性を持つＦＡＴ（File Allocation Table）ファイルシステムに準拠したフォーマットでデータの管理がなされる。メモリカード１１５へのデータの書き込み、及びメモリカード１１５からのデータの読み出し等の通信は、メモリカードコントローラ１１３により行われる。メモリカードコントローラ１１３は、データの書き込み時はＳＤＲＡＭ１１６から記録用のデータを読み出し、メモリカード１１５への書き込みを行う。またメモリカードコントローラ１１３は、データの読み出し時はメモリカード１１５からデータを読み出し、ＳＤＲＡＭ１１６に格納する。
【００１８】
カードスロット／検出ＳＷ１１４は、メモリカード１１５を装着するスロットであり、スロットへの装着の有無を検出する検出スイッチ（ＳＷ）を含む。検出スイッチは、カードスロットにメモリカード１１５が装着されたことを検出すると、検出信号をメインマイコン１１８に出力することができる。
【００１９】
操作入力部１１７は、ユーザからの各種操作を受け付ける各種スイッチ等のユーザインタフェースである。操作入力部１１７は、静止画の撮影操作を行うシャッターボタンや、動画の撮影開始および撮影停止を指示するトリガーボタン、カメラ撮影モードと再生モードを切り替えるモードスイッチを含む。操作入力部１１７は、デジタルカメラ１００に設けられた各種操作キーがユーザによって操作されると、該操作に応じた信号を受信し、操作に対応する制御信号をメインマイコン１１８に出力する。
【００２０】
図２は、本実施形態に対応するメモリカードコントローラ１１３の構成例を示す図である。メモリカードコントローラ１１３は、メモリカード１１５へのデータの書き込み及び読み出しにおいて、ＣＬＫライン、ＣＭＤライン、及びＤＡＴラインを介して信号及びデータの送受信を行う。
【００２１】
クロック源２０１は、メモリカード１１５に対してデータ書込み及び読出しのタイミングを与えるとともに、後述のホストコントローラ２０２に対してデータ送出および受信のタイミングを与える。ホストコントローラ２０２は、データの読み書きに係る命令であるコマンド信号の出力、及びメモリカード１１５からのコマンドに対するレスポンス信号の受信を、ＣＭＤラインを介して行う。またホストコントローラ２０２は、メモリカード１１５に書き込むデータ、あるいはメモリカード１１５から読み出したデータを、ＤＡＴラインを介して送受信する制御を行う。具体的に、ホストコントローラ２０２はメインマイコン１１８からの指示により、メモリカード１１５の動作を制御するコマンドを発行すると共に、メモリカード１１５からのコマンドレスポンスを受信する。遅延素子２０３は、メモリカード１１５からのデータ読出時に、クロック源２０１からのクロック信号の位相をメインマイコン１１８からの制御に従う遅延量にて遅延させ、メモリカード１１５から出力されたデータをラッチするタイミングを表すタイミング信号を生成する。なお、コマンドの入出力、及び、データの送受信に応じたＣＭＤラインとＤＡＴラインとの間の切り替えは、ホストコントローラ２０２の制御に従って信号分岐部２０５が行う。
【００２２】
フリップフロップ２０４は、遅延素子２０３からのタイミング信号に従ってメモリカード１１５からデータをラッチする。信号分岐部２０５は、ホストコントローラ２０２の制御に従って、データ書込およびデータ読出のためにＤＡＴラインとＣＭＤラインとの間の切替を行う。
【００２３】
以下では、サンプリングクロックの遅延量の調整のための一つの方法を説明する。この方法では、メモリカードコントローラ１１３がメモリカード１１５にテストデータの送信を要求する第１のコマンドを発行すると、メモリカード１１５は、クロック源２０１から供給されるクロック信号（ＣＬＫ信号）に同期して、所定のパターンの６４バイトのデータ列を返信する。そこで、メモリカードコントローラ１１３は、クロック源２０１が生成するクロック信号を遅延素子２０３に設定された遅延量に基づき遅延させて得られるデータラッチタイミングに応じてデータ列を受信する。即ち、データラッチタイミングは、遅延素子２０３に設定される遅延段数を変化させることで、クロック信号との位相関係を変化させることができる。なお、クロック信号の１周期分に対して複数の遅延量を設定して複数のラッチタイミングを確保することができる。図３の例では、１６ステップのラッチタイミングを確保している。
【００２４】
次に、図４を参照して、メモリカードコントローラ１１３による、サンプリングクロックの遅延量の調整方法に対応するチューニング動作を説明する。当該チューニング動作は、メインマイコン１１８がメモリカードコントローラ１１３を制御することにより、各ブロックが対応する処理を実行する。このため、メインマイコン１１８は、メモリカードコントローラ１１３における処理において取得されたデータ等を参照可能であるものとして説明する。
【００２５】
チューニング動作が開始されると、Ｓ４０１にて、メインマイコン１１８が遅延素子２０３の遅延段数を１に設定する。続くＳ４０２では、メインマイコン１１８による制御に従いホストコントローラ２０２が第１のコマンドをメモリカード１１５に対して発行する。当該第１のコマンドは、例えばＵＨＳ−Ｉ規格で定められたＳＤＲ５０やＳＤＲ１０４の転送モードでは、ＣＭＤ１９のチューニングブロック送信コマンドを利用することができる。当該第１のコマンドに対し、メモリカード１１５はコマンドに応答する応答信号（例えば、ＣＭＤ１９に対するレスポンスはＲ１）と、コマンドに対応する６４バイトのチューニングパターンのテストデータとを送信する。続くＳ４０３では、ホストコントローラ２０２は、メモリカード１１５から送信されたレスポンスとテストデータとを受信し、メインマイコン１１８がＳ４０４にて該受信したテストデータが所定のパターンデータと一致するか否かを判定する。メインマイコン１１８は、受信データのパターンが所定パターンとすべて一致していればＳ４０５にて受信結果テーブルにＯＫ（受信成功）を記録し、一致していなければＳ４０６にて受信結果テーブルにＮＧ（受信失敗）を記録する。なお、受信結果テーブルとは、図３に示すように、遅延段数とテストデータの受信可否の関係を記録したテーブルである。
【００２６】
その後Ｓ４０７にて、メインマイコン１１８は遅延段数が最大値（最大遅延段数）まで来たかが確認され、最大値でなければ、Ｓ４０８にて遅延段数を１段増やして、Ｓ４０２からの処理を繰り返す。また遅延段数が最大値であった場合は、受信結果テーブルが完成したことになるので、メインマイコン１１８はＳ４０９にて、受信結果テーブルから受信が成功した範囲の中央値を判定し、これを最適ラッチタイミングとして決定する。図３においては、遅延段数５から１３までが受信成功エリアの位相を示すので、その中央値となる遅延段数９を遅延素子２０３に適用すべき設定遅延量に決定する。
【００２７】
このように図４に示す方法では、全ての遅延段数について６４バイトのテストデータの受信を行うことが必要となる。よって、仮に設定された遅延段数ではテストデータが正確に受信できない場合であっても６４バイトのテストデータを受信するのに必要な所定期間は待機しなければならない。これに対し以下に説明する本実施形態の方法では、設定された遅延段数において正確な受信が可能かどうかを上記の第１のコマンドとは異なる第２のコマンドを利用して簡易的に確認しておく。これにより不必要な判定処理を省略し、正確な受信が可能と見込まれる遅延段数についてのみ第１のコマンドを発行してテストデータの受信結果を判定することを可能とする。
【００２８】
以下では図５を参照して、本実施形態に対応するチューニング動作を説明する。図５におけるＳ５０１からＳ５０９までの処理は、それぞれ図４のＳ４０１からＳ４０９と同じであるので、説明は省略する。以下、図４と異なるＳ５１０とＳ５１１における処理を説明する。まず、Ｓ５１０では、メインマイコン１１８による制御に従いホストコントローラ２０２がメモリカード１１５に対して上記第１のコマンドとは異なる第２のコマンドを発行する。この第２のコマンドは、レスポンスのみを送信し、テストデータの返信を要求しないコマンド、もしくはテストデータとして、６４バイトよりも小さいデータサイズのデータを返却させるためのコマンドである。第２のコマンドの一例として、ＵＨＳ−Ｉ規格で定められたＣＭＤ１３のコマンドを利用することができる。このＣＭＤ１３コマンドは、カードの現在のステータスを問い合せるためのステータス送信コマンドであって、このステータス送信コマンドを受けとった場合、メモリカード１１５からは応答パケット以外にデータは送信されない。メモリカード１１５は、レスポンスＲ１の４８ビットの応答パケット内に「Busy」や「Ready for Data」等のステータス情報（３２ビット）を含めてコマンドに応答することができる。なお、第２のコマンドとして、より小さいデータサイズの送信を要求する場合、最小値を０として任意のデータサイズとすることができる。当該第２のコマンドを発行した後、続くＳ５１１では、メインマイコン１１８はホストコントローラ２０２がレスポンスを受信可能であるか否かを判定する。具体的に、ホストコントローラ２０２が、規格で定められている所定期間内（６４クロック以内）にレスポンスを受信したか否かを判定する。また、所定期間内にレスポンスが受信された場合、受信したレスポンスにエラーが発生していないかを判定する。当該エラーの有無は、レスポンスＲ１のパケットに含まれる７ビットのＣＲＣコードに基づき判定することができる。もし、正常に受信が可能と判定された場合は、Ｓ５０２に進んでメインマイコン１１８による制御に従いホストコントローラ２０２が第１のコマンドを発行する。一方、正常に受信が可能でないと判定された場合は、Ｓ５０６にてメインマイコン１１８は受信結果テーブルの該当箇所をＮＧに更新する。
【００２９】
このように、本実施形態によれば、サンプリングクロックの遅延量を変えながらテストパターンの受信結果を判定する以前に、レスポンスのみを要求するか、或いは、小さいデータサイズのテストデータの返信を要求するコマンドを送信する。これにより、それぞれの遅延量のサンプリングクロックによりテストパターンを受信させる必要が無くなる。即ち、第２のコマンドに対するレスポンスの受信に成功したラッチタイミング設定でのみ第１のコマンドに対するテストパターンの成否判定を行ので、最適ラッチタイミングの決定動作を短縮することができる。
【００３０】
＜実施形態２＞
次に、発明の第２の実施形態を説明する。本実施形態に対応する記録装置の構成例およびチューニング動作は、実施形態１で説明した図１及び図２で説明した構成及び動作と同様であるので省略する。本実施形態では、第１のコマンドを発行する前に、サンプリングクロックの全ての遅延量により第２のコマンドに対するレスポンスが正しく受信できたか否かを判別する。そして、この判別の結果に基づいて改めてサンプリングクロックの遅延量を選択し、選択した遅延量のサンプリングクロックで、テストデータを受信する。
【００３１】
まず図６を参照して、本実施形態に対応するチューニング動作を説明する。図６におけるＳ６０１、Ｓ６０５からＳ６０８、Ｓ６１０、Ｓ６１１までの処理は、Ｓ５０１、Ｓ５０５からＳ５０８、Ｓ５１０、Ｓ５１１と同様であるので説明を省略する。以下、図５と異なるステップにおける処理を説明する。
【００３２】
Ｓ６１２では、作成した受信結果テーブルにてＯＫ判定（第２のコマンドに対するレスポンス受信に成功）である遅延段数の範囲における中央値を判定し、当該中央値を基準に所定数の遅延段数を選択する。なお以下では一例として、３つの遅延段数を選択する場合を説明する。例えば、図３であれば８段，９段，１０段を選択する。なお、選択する段数は、ＯＫ判定が得られた遅延段数のうちの一部であればよく、３つに限定されるものではなく、より多くても、或いは、少なくてもよい。Ｓ６１２ではまた、遅延段数の初期値として３つ遅延段数中の最小値を遅延素子２０３の遅延段数に設定する。
【００３３】
続くＳ６１４では、メインマイコン１１８による制御に従いホストコントローラ２０２が第１のコマンドをメモリカード１１５に対して発行する。Ｓ６１５では、ホストコントローラ２０２はメモリカード１１５から送信された６４バイトのテストデータを受信する。続くＳ６１６では、メインマイコン１１８は、受信データが所定のパターンデータと６４バイト全てが一致するか否かを判定する。一致していない場合、メインマイコン１１８はＳ６１７にてテーブルの中央値を時間的に前後のいずれかの方向、例えば、一段後方もしくは前方へずらして遅延段数を再選択する。
【００３４】
なお、再選択においては、Ｓ６１６において一致しないと判定された遅延段数が含まれなくなる方向にずらすことができる。例えば、８段，９段，１０段が選択され、８段、９段は受信テストデータが所定のパターンデータと一致したのに対し、１０段が一致しなかった場合を考える。この場合、再選択される遅延段数に１０段が含まれず、７段、８段、９段が含まれるように時間的に前方にずらすことができる。なお、ずらす段数は１段ではなく、２段であっても良い。例えば、８段，９段，１０段が選択され、８段は受信テストデータが所定のパターンデータと一致したのに対し、９段が一致しなかった場合を考える。この場合９段を再選択する意味がないので、２段ずらして６段、７段、８段が含まれるように時間的に前方にずらすのがよい。
【００３５】
このようにして再選択された遅延段数のうちの最小値を初期値として遅延素子２０３の遅延段数に設定し、Ｓ６１４に進む。例えば、図３の場合では、９段，１０段，１１段の３つ、又は、７段，８段，９段の３つを再選択し、最小値の９段又は７段を初期値として再設定する。なお、既に判定済みの遅延段数については計算を省略しても良い。
【００３６】
また、Ｓ６１６で、受信テストデータが所定のパターンデータと一致する場合、Ｓ６１８においてＳ６１２又はＳ６１７で選択した３つの遅延段数全てに対して完了したかを確認し、完了していない場合は、Ｓ６１３に移行する。Ｓ６１３では、遅延段数を１段変更して、Ｓ６１４の第１のコマンドの発行処理へ遷移する。３つの遅延段数全てについて完了している場合は、Ｓ６１９にて、Ｓ６１２もしくはＳ６１７で選択した３つの遅延段数の中央値の遅延段数が最適ラッチタイミングとして決定される。
【００３７】
以上の本実施形態によれば、第２のコマンドのレスポンスを正常に受信できた遅延段数の中心付近に対してのみ第１のコマンドに対するテストパターンの成否判定を行ので、最適ラッチタイミングの決定動作を短縮することができる。
【００３８】
（その他の実施例）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【符号の説明】
【００３９】
１０１  撮影レンズ、１０２  絞り、１０３  撮像素子、１０４  Ａ／Ｄコンバータ、１０５  画像処理回路、１０６  フレームメモリ、１０７  データバス、１０８  ＪＰＥＧコーデック、１０９  ＭＰＥＧコーデック、１１０  画素数変換回路、１１１  液晶パネル、１１２  液晶ドライバ、１１３  メモリカードコントローラ、１１４  カードスロット／検出ＳＷ、１１５  メモリカード、１１６  ＳＤＲＡＭ、１１７  操作キー、１１８  メインマイコン、１１９  ＲＯＭ、２０１  クロック源、２０２  ホストコントローラ、２０３  遅延素子、２０４  フリップフロップ、２０５  信号分岐部
【図１】
2016046781.tif 000003
【図２】
2016046781.tif 000004
【図３】
2016046781.tif 000005
【図４】
2016046781.tif 000006
【図５】
2016046781.tif 000007
【図６】
2016046781.tif 000008