(57)【要約】【課題】負荷装置の消費電力の大きさにかかわらず、インダクタ電流の逆電流を防止し、高効率で動作するＤＣ／ＤＣコンバータを提供する。【解決手段】逆電流検出回路５は、遅延時間Ｔｄ、インダクタンス値Ｌ、及び出力電圧ＶＯＵＴに基づいて、スイッチングトランジスタＭ２が閉じているときの接続ノード電圧ＶＬＸであって、インダクタ電流ＩＬがゼロになる時点よりも遅延時間Ｔｄにわたって先行する時点における接続ノード電圧ＶＬＸを表す第１しきい値電圧ＶＬＸＴＨを計算し、次いで、逆電流検出回路５は、スイッチングトランジスタＭ２をオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨを超えて変化したとき、逆電流の兆候を検出したと判断する。【選択図】図１
2016025747.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記逆電流検出回路は、
前記遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記逆電流検出回路は、前記遅延時間、前記インダクタンス値、及び前記ＤＣ／ＤＣコンバータが動作しているときの前記出力電圧に基づいて、前記第２しきい値電圧を推定することを特徴とする請求項２記載のＤＣ／ＤＣコンバータ。
【請求項４】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とするＤＣ／ＤＣコンバータ。
【請求項５】
前記逆電流検出回路は、
前記遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする請求項４記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記逆電流検出回路は、前記遅延時間、前記インダクタンス値、及び前記ＤＣ／ＤＣコンバータが動作しているときの前記入力電圧及び前記出力電圧に基づいて、前記第２しきい値電圧を推定することを特徴とする請求項５記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記ＤＣ／ＤＣコンバータは降圧型のＤＣ／ＤＣコンバータであり、
前記インダクタは、前記接続ノードと前記出力端子との間に接続されることを特徴とする請求項１〜６のうちの１つに記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記ＤＣ／ＤＣコンバータは昇圧型のＤＣ／ＤＣコンバータであり、
前記インダクタは、前記入力端子と前記接続ノードとの間に接続されることを特徴とする請求項１〜６のうちの１つに記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記逆電流検出回路は、前記接続ノードの電圧を積分することにより前記出力電圧を生成する出力電圧生成回路を備えることを特徴とする請求項１〜７のうちの１つに記載のＤＣ／ＤＣコンバータ。
【請求項１０】
請求項１〜９のうちの１つに記載のＤＣ／ＤＣコンバータを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、軽負荷時に高効率で動作するＤＣ／ＤＣコンバータと、そのようなＤＣ／ＤＣコンバータを備えた電子機器とに関する。
【背景技術】
【０００２】
近年、環境問題に対する配慮から、電子機器の省電力化が求められている。特に電池駆動による電子機器においてその傾向が顕著である。
【０００３】
一般に、省電力化を図るには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上して、無駄な電力消費を抑えることが重要である。
【０００４】
小型の電子機器に用いられる高効率の電源回路としては、インダクタを用いた非絶縁型のＤＣ／ＤＣコンバータが広く用いられている。
【０００５】
ＤＣ／ＤＣコンバータの出力電圧を一定にするための制御方式として、大きく分けて２つの方式が知られている。１つは、一定周波数のクロックパルスのデューティ比を変化させるＰＷＭ（Pulse Width Modulation）モードであり、もう１つは、パルス幅が一定でスイッチングの周期を変化させるＶＦＭ（Variable Frequency Modulation）モードである。なお、ＶＦＭモードは、ＰＦＭ（Pulse Frequency Modulation）モードと表記される場合もある。
【０００６】
ＤＣ／ＤＣコンバータ自体の電力消費量は、主にスイッチング周波数に比例して増加する。このため、軽負荷時に高効率を得るためには、ＶＦＭモードに設定して、スイッチング周波数を低下することが求められる。さらに、ＤＣ／ＤＣコンバータのスイッチング周波数を低下させるためには、インダクタ電流の逆電流を確実に防止して、スイッチング素子の接続を遮断する技術が必要となる。
【０００７】
例えば、特許文献１〜３は上記技術の例を開示している。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１２は、従来のＤＣ／ＤＣコンバータ４０の構成を示す回路図である。図１２は、ＤＣ／ＤＣコンバータ４０と、その出力端子に接続された負荷装置１００とを示す。例示したＤＣ／ＤＣコンバータ４０は、入力端子に入力された直流の入力電圧ＶＩＮを、入力電圧よりも低い所定の定電圧に変換して出力端子に直流の出力電圧ＶＯＵＴとして出力する、降圧型のＤＣ／ＤＣコンバータである。また、例示したＤＣ／ＤＣコンバータ４０は、同期整流型のＤＣ／ＤＣコンバータである。
【０００９】
ＤＣ／ＤＣコンバータ４０は、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３、制御回路４、逆電流コンパレータ１１、スイッチングトランジスタＭ１，Ｍ２、インダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。ＤＣ／ＤＣコンバータ４０は、直流の入力電圧ＶＩＮが印加される入力端子Ｐ１と、直流の出力電圧ＶＯＵＴを発生する出力端子Ｐ２と、接地電圧ＧＮＤを有する接地端子Ｐ３とを有する。
【００１０】
ＤＣ／ＤＣコンバータ４０の入力端子Ｐ１及び接地端子Ｐ３の間に、Ｐチャネル型のスイッチングトランジスタＭ１及びＮチャネル型のスイッチングトランジスタＭ２が直列に接続されている。スイッチングトランジスタＭ１は、ハイサイドに設けられ、スイッチングトランジスタＭ２は、同期整流のためにローサイドに設けられる。スイッチングトランジスタＭ１，Ｍ２の間のノード（以下、接続ノードという）ＬＸは、接続ノード電圧ＶＬＸを有する。接続ノードＬＸと出力端子Ｐ２との間にインダクタＬ１が接続され、出力端子Ｐ２と接地端子Ｐ３との間に出力コンデンサＣ１が接続されている。
【００１１】
スイッチングトランジスタＭ１は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＰＨＳＩＤＥに応じて動作し、閉じたときに入力電圧ＶＩＮによりインダクタＬ１に充電する。スイッチングトランジスタＭ２は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＮＬＳＩＤＥに応じて動作し、閉じたときにインダクタＬ１の放電を行う。
【００１２】
出力電圧ＶＯＵＴは、出力電圧を設定するための抵抗Ｒ１，Ｒ２によって分圧されたフィードバック電圧ＶＦＢとして、ＰＷＭコンパレータ２の非反転入力端子に入力される。基準電圧生成回路１はコンバータ基準電圧ＶＲＥＦを生成し、コンバータ基準電圧ＶＲＥＦはＰＷＭコンパレータ２の反転入力端子に入力される。ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦの比較結果を示す出力信号ＰＷＭＯＵＴを、オン時間設定回路３及び制御回路４に送る。フィードバック電圧ＶＦＢがコンバータ基準電圧ＶＲＥＦより高いとき、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴはハイレベルになり、そうでないとき、ローレベルになる。
【００１３】
オン時間設定回路３は、ハイサイドのスイッチングトランジスタＭ１を開くためのオフ信号ＨＯＦＦを制御回路４に送る。オフ信号ＨＯＦＦは、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め決められた時間（オン時間）が経過したとき、ローレベルからハイレベルになる。
【００１４】
逆電流コンパレータ１１の非反転入力端子には接続ノード電圧ＶＬＸが入力され、反転入力端子には接地電圧ＧＮＤが入力される。逆電流コンパレータ１１は、接続ノード電圧ＶＬＸ及び接地電圧ＧＮＤに基づいて、インダクタ電流ＩＬの逆電流の兆候を検出する。逆電流コンパレータ１１は、スイッチングトランジスタＭ２がオンしている期間（制御信号ＮＬＳＩＤＥがハイレベルのとき）、接続ノード電圧ＶＬＸ及び接地電圧ＧＮＤの比較結果を逆電流検出信号ＲＥＶＤＥＴにより制御回路４に送る。逆電流コンパレータ１１は、スイッチングトランジスタＭ２がオンしているとき以外は、その入力端子に印加された電圧を比較せず、ローレベルに固定された逆電流検出信号ＲＥＶＤＥＴを、制御回路４に送る。
【００１５】
制御回路４は、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴ、オフ信号ＨＯＦＦ、及び逆電流検出信号ＲＥＶＤＥＴに基づいて、各スイッチングトランジスタＭ１，Ｍ２のゲートにそれぞれ印加される制御信号ＰＨＳＩＤＥ，ＮＬＳＩＤＥを発生する。制御回路４は、出力電圧ＶＯＵＴが所定の定電圧になるように制御信号ＰＨＳＩＤＥ，ＮＬＳＩＤＥを発生する。
【００１６】
出力電圧ＶＯＵＴの値は、抵抗Ｒ１及びＲ２の抵抗比に基づいて、次式により設定される。
【００１７】
ＶＯＵＴ＝（１＋Ｒ１／Ｒ２）×ＶＲＥＦ
【００１８】
例えば、ＶＲＥＦ＝０．６Ｖ、Ｒ１：Ｒ２＝１：１の場合、出力電圧ＶＯＵＴ＝（１＋１／１）×０．６Ｖ＝１．２Ｖになる。例えば、ＶＲＥＦ＝０．６Ｖ、Ｒ１：Ｒ２＝１：５の場合、出力電圧ＶＯＵＴ＝（１＋５／１）×０．６Ｖ＝３．０Ｖになる。
【００１９】
図１３は、図１２のＤＣ／ＤＣコンバータ４０の出力電圧が低い場合の各信号の波形を示すタイミングチャートである。図１３を参照して、図１２のＤＣ／ＤＣコンバータの動作を説明する。
【００２０】
ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴ、オフ信号ＨＯＦＦ、及び逆電流検出信号ＲＥＶＤＥＴが制御回路４に入力されたとき、制御回路４が制御信号ＰＨＳＩＤＥ，ＮＬＳＩＤＥのレベルを変化させるまでには、所定の伝搬遅延時間がかかる。また、スイッチングトランジスタＭ２がオンしているとき、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨを超えてから逆電流コンパレータが逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させるまでには、所定の検出遅延時間がかかる。
【００２１】
出力コンデンサＣ１に充電されている電荷は、出力電流ＩＯＵＴとして放電され、出力電圧ＶＯＵＴが低下する。出力電圧ＶＯＵＴの低下とともに、フィードバック電圧ＶＦＢも低下してくる。フィードバック電圧ＶＦＢの値（直流電圧値）は、次式により得られる。
【００２２】
ＶＦＢ＝Ｒ２／（Ｒ１＋Ｒ２）×ＶＯＵＴ
【００２３】
ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦを常に比較している。フィードバック電圧ＶＦＢがコンバータ基準電圧ＶＲＥＦ以下になると、ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴはハイレベルからローレベルになる。
【００２４】
ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴがハイレベルからローレベルになると、制御回路４は、制御信号ＰＨＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ１をオンする。スイッチングトランジスタＭ１がオンすると、接続ノード電圧ＶＬＸは入力電圧ＶＩＮとなり、インダクタ電流ＩＬは、（ＶＩＮ−ＶＯＵＴ）／Ｌの傾きでゼロから上昇する。
【００２５】
オン時間設定回路３において、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め設定されたオン時間が経過すると、オフ信号ＨＯＦＦがローレベルからハイレベルになる。オフ信号ＨＯＦＦがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＰＨＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ１をオフする。スイッチングトランジスタＭ１をオフすると、制御回路４は、制御信号ＮＬＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ２をオンする。スイッチングトランジスタＭ２がオンすると、接続ノード電圧ＶＬＸは接地電圧ＧＮＤ程度まで下がり、インダクタ電流ＩＬは、−ＶＯＵＴ／Ｌの傾きで減少する。
【００２６】
逆電流コンパレータ１１は、接地電圧ＧＮＤに所定のオフセットを付加したしきい値電圧ＶＬＸＴＨと、接続ノード電圧ＶＬＸとを比較する。スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨまで上昇したとき、一定の検出遅延時間後、逆電流コンパレータ１１は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオフする。スイッチングトランジスタＭ２がオフすると、インダクタ電流ＩＬは、ゼロになるまで、スイッチングトランジスタＭ２の寄生ダイオードＤ２を流れる。
【００２７】
このように、図１２のＤＣ／ＤＣコンバータ４０は、インダクタ電流ＩＬの逆電流の兆候を検出して、インダクタ電流ＩＬの逆電流を防止することにより、スイッチング周波数（発振周波数）を低下させ、高効率を実現している。しかし、より高効率を達成するには、逆電流を発生させることなく、インダクタ電流ＩＬが寄生ダイオードＤ２に流れる時間を短縮し、理想的には時間をゼロにして、できるだけインダクタ電流ＩＬがスイッチングトランジスタＭ２に流れるようにしたほうがよい。この理由を以下に説明する。
【００２８】
一般に、トランジスタを電流Ｉが流れる場合の電力損失Ｐｌｏｓｓｔｒは、トランジスタのオン抵抗をＲとして、次式で与えられる。
【００２９】
Ｐｌｏｓｓｔｒ＝Ｒ×Ｉ２
【００３０】
一方、ダイオードを電流Ｉが流れる場合の電力損失Ｐｌｏｓｓｄは、ダイオードの順方向降下電圧をＶｆとして、次式で与えられる。
【００３１】
Ｐｌｏｓｓｄ＝Ｖｆ×Ｉ
【００３２】
当然のことながら、電力損失は、トランジスタのオン抵抗Ｒ、ダイオードの順方向電圧Ｖｆの設定値、及び電流Ｉに依存する。ここでは一例として、Ｒ＝０．４Ω、Ｖｆ＝０．７Ｖ、Ｉ＝０．１Ａとすると、電力損失Ｐｌｏｓｓｔｒ，Ｐｌｏｓｓｄは、以下のように計算される。
【００３３】
Ｐｌｏｓｓｔｒ＝０．４Ω×０．１Ａ２＝４ｍＷ
Ｐｌｏｓｓｄ＝０．７Ｖ×０．１＝７０ｍＷ
【００３４】
従って、この例では、トランジスタで整流したほうが、圧倒的に電力損失は少なくなることが分かる。
【００３５】
図１４は、図１２のＤＣ／ＤＣコンバータ４０の出力電圧が高い場合の各信号の波形を示すタイミングチャートである。図１４を参照して、図１３の場合と同様に、図１２のＤＣ／ＤＣコンバータの動作を説明する。
【００３６】
図１３の場合と同様に、スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨまで上昇したとき、一定の検出遅延時間後、逆電流検出信号ＲＥＶＤＥＴはローレベルからハイレベルになる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオフする。このとき、インダクタ電流ＩＬは負になっている。すなわち、インダクタ電流ＩＬの逆電流が発生している。スイッチングトランジスタＭ２がオフすると、インダクタ電流ＩＬは、ゼロになるまで、スイッチングトランジスタＭ１の寄生ダイオードＤ１を流れる。
【００３７】
このように、インダクタ電流ＩＬの逆電流の兆候を検出しても、遅延時間に起因して、逆電流が発生を防止できない場合がある。逆電流が発生するということは、インダクタ電流ＩＬが出力端子Ｐ２から接続ノードＬＸに流れるということである。このことは、つまり、出力コンデンサＣ１の電荷を負荷装置１００に供給するのではなく、ＤＣ／ＤＣコンバータ４０を経由して接地端子Ｐ３又は入力端子Ｐ１に逆流させていることに相当する。出力コンデンサＣ１の電荷が逆流すると、ＤＣ／ＤＣコンバータ４０は、出力電圧ＶＯＵＴを一定に保つために、負荷装置１００に供給する分の電荷に加えて、逆流する分の電荷も、出力コンデンサＣ１に供給する必要がある。このため、スイッチング周波数を低下させることができなくなる。図１４の場合では、図１３の場合（インダクタ電流ＩＬの逆電流が発生しない場合）に比べて、スイッチング周波数を十分に低下させることができないので、ＤＣ／ＤＣコンバータ４０の効率を低下させてしまうことになる。
【００３８】
特に、この問題が顕著になったのは、スイッチング周波数の高周波化により、小さなインダクタンス値のインダクタが使用されるようになったためである。図１５及び図１６を参照して、インダクタのインダクタンス値の影響について説明する。
【００３９】
図１５は、図１２のインダクタＬ１のインダクタンス値Ｌが小さい場合の逆電流検出を説明するためのタイミングチャートである。図１６は、図１２のインダクタＬ１のインダクタンス値Ｌが大きい場合の逆電流検出を説明するためのタイミングチャートである。
【００４０】
スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸがしきい値電圧ＶＬＸＴＨまで上昇して一致したときのインダクタ電流ＩＬを、しきい値電流ＩＬＤＥＴとする。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになり、制御回路４がスイッチングトランジスタＭ２をオフしたときのインダクタ電流ＩＬを、オフ時電流ＩＬＯＦＦとする。
【００４１】
スイッチングトランジスタＭ２がオンしているときのインダクタ電流ＩＬの傾きは、次式で与えられる。
【００４２】
ｄＩＬ／ｄｔ＝−ＶＯＵＴ／Ｌ
【００４３】
インダクタ電流ＩＬの傾きｄＩＬ／ｄｔは、インダクタンス値Ｌに反比例するので、インダクタンス値Ｌが小さいほど、インダクタ電流ＩＬの傾きｄＩＬ／ｄｔは大きくなる。インダクタンス値Ｌが大きく、インダクタ電流ＩＬの傾きｄＩＬ／ｄｔが小さい場合（図１６）、検出遅延時間及び伝播遅延時間がある程度存在しても、しきい値電流ＩＬＤＥＴとオフ時電流ＩＬＯＦＦとの差ΔＩＬは小さい。一方、インダクタンス値Ｌが小さく、インダクタ電流ＩＬの傾きｄＩＬ／ｄｔが大きい場合（図１５）、検出遅延時間及び伝播遅延時間がある程度存在すると、しきい値電流ＩＬＤＥＴとオフ時電流ＩＬＯＦＦとの差ΔＩＬは、大きくなってしまう。
【００４４】
インダクタ電流ＩＬの逆電流の兆候を検出してから実際にスイッチングトランジスタＭ２をオフするまでのインダクタ電流ＩＬの変動が大きいと、「ＩＬ＞０」から「ＩＬ＜０」まで減少して逆電流が生じる可能性が高くなる。
【００４５】
本発明の目的は、以上の課題を解決し、負荷装置の消費電力の大きさにかかわらず、インダクタ電流の逆電流を防止し、高効率で動作するＤＣ／ＤＣコンバータを提供することにある。また、本発明の目的は、そのようなＤＣ／ＤＣコンバータを備えた電子機器を提供することにある。
【課題を解決するための手段】
【００４６】
本発明の態様に係るＤＣ／ＤＣコンバータによれば、
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とする。
【発明の効果】
【００４７】
本発明によれば、負荷装置の消費電力の大きさにかかわらず、インダクタ電流の逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係るＤＣ／ＤＣコンバータ２０の構成を示す回路図である。
【図２】図１の逆電流検出回路５の構成を示す回路図である。
【図３】図１のＤＣ／ＤＣコンバータ２０内の各信号の波形を示すタイミングチャートである。
【図４】本発明の第２の実施形態に係るＤＣ／ＤＣコンバータ２０Ａの構成を示す回路図である。
【図５】図４の逆電流検出回路５Ａの構成を示す回路図である。
【図６】本発明の第３の実施形態に係るＤＣ／ＤＣコンバータ２０Ｂの構成を示す回路図である。
【図７】図６の逆電流検出回路５Ｂの構成を示す回路図である。
【図８】図６のＤＣ／ＤＣコンバータ２０Ｂ内の各信号の波形を示すタイミングチャートである。
【図９】本発明の第４の実施形態に係るＤＣ／ＤＣコンバータ２０Ｃの構成を示す回路図である。
【図１０】図９の出力電圧生成回路９の構成を示す回路図である。
【図１１】図１０の出力電圧生成回路９の各信号の波形を示すタイミングチャートである。
【図１２】従来のＤＣ／ＤＣコンバータ４０の構成を示す回路図である。
【図１３】図１２のＤＣ／ＤＣコンバータ４０の出力電圧が低い場合の各信号の波形を示すタイミングチャートである。
【図１４】図１２のＤＣ／ＤＣコンバータ４０の出力電圧が高い場合の各信号の波形を示すタイミングチャートである。
【図１５】図１２のインダクタＬ１のインダクタンス値Ｌが小さい場合の逆電流検出を説明するためのタイミングチャートである。
【図１６】図１２のインダクタＬ１のインダクタンス値Ｌが大きい場合の逆電流検出を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００４９】
以下、図面を参照して、本発明の実施形態を詳細に説明する。各図面において、同じ符号は同様の構成要素及び信号を表す。
【００５０】
第１の実施形態．
図１は、本発明の第１の実施形態に係るＤＣ／ＤＣコンバータ２０の構成を示す回路図である。図１は、ＤＣ／ＤＣコンバータ２０と、その出力端子に接続された負荷装置１００とを示す。例示したＤＣ／ＤＣコンバータ２０は、入力端子に入力された直流の入力電圧ＶＩＮを、入力電圧よりも低い所定の定電圧に変換して出力端子に直流の出力電圧ＶＯＵＴとして出力する、降圧型のＤＣ／ＤＣコンバータである。また、例示したＤＣ／ＤＣコンバータ２０は、同期整流型のＤＣ／ＤＣコンバータである。
【００５１】
ＤＣ／ＤＣコンバータ２０は、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３、制御回路４、逆電流検出回路５、スイッチングトランジスタＭ１，Ｍ２、インダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。ＤＣ／ＤＣコンバータ２０は、直流の入力電圧ＶＩＮが印加される入力端子Ｐ１と、直流の出力電圧ＶＯＵＴを発生する出力端子Ｐ２と、接地電圧ＧＮＤを有する接地端子Ｐ３とを有する。
【００５２】
図１のＤＣ／ＤＣコンバータ２０は、図１２の逆電流コンパレータ１１に代えて逆電流検出回路５を備えたことのほかは、図１２のＤＣ／ＤＣコンバータ４０と同様に構成される。逆電流検出回路５は、出力端子Ｐ２からスイッチングトランジスタＭ２の方向に流れる逆電流の兆候又は逆電流の発生を検出したとき、制御回路４によりスイッチングトランジスタＭ２を開く。
【００５３】
図２は、図１の逆電流検出回路５の構成を示す回路図である。逆電流検出回路５は、抵抗Ｒ３，Ｒ４及びコンパレータ６を備える。
【００５４】
まず、制御回路４の検出遅延時間と、逆電流検出回路５の伝播遅延時間との合計を、遅延時間Ｔｄとする。遅延時間Ｔｄは、逆電流検出回路５が逆電流の発生を検出してから制御回路４によりスイッチングトランジスタＭ２をオフするまでの遅延時間である。
【００５５】
逆電流検出回路５は、遅延時間Ｔｄ、インダクタンス値Ｌ、及び出力電圧ＶＯＵＴに基づいて、第１しきい値電圧ＶＬＸＴＨを計算する。第１しきい値電圧ＶＬＸＴＨは、スイッチングトランジスタＭ２がオンしているときの接続ノード電圧ＶＬＸであって、インダクタ電流ＩＬがゼロになる時点よりも遅延時間Ｔｄにわたって先行する時点における接続ノード電圧ＶＬＸを表す。
【００５６】
逆電流検出回路５は、第１しきい値電圧ＶＬＸＴＨを計算するために、まず、遅延時間Ｔｄ、インダクタンス値Ｌ、及び出力電圧ＶＯＵＴに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。第２しきい値電圧ＶＲＥＦＲＥＶは、逆電流が発生してから遅延時間Ｔｄにわたって流れたときの接続ノード電圧ＶＬＸを表す。逆電流検出回路５は、インダクタ電流ＩＬがゼロになるときの接続ノード電圧ＶＬＸを表す基準電圧に基づいて、第２しきい値電圧ＶＲＥＦＲＥＶから第１しきい値電圧ＶＬＸＴＨを計算する。ＤＣ／ＤＣコンバータ２０が降圧型のＤＣ／ＤＣコンバータである場合、基準電圧は接地電圧ＧＮＤである。逆電流検出回路５は、接地電圧ＧＮＤと第２しきい値電圧ＶＲＥＦＲＥＶの差にわたって、接地電圧ＧＮＤを第２しきい値電圧ＶＲＥＦＲＥＶの側とは逆の側に変化させた電圧として、第１しきい値電圧ＶＬＸＴＨを計算する。
【００５７】
次いで、逆電流検出回路５は、スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨを超えて変化したとき、逆電流の兆候を検出したと判断する。このとき、逆電流検出回路５は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。
【００５８】
以下、逆電流検出回路５の動作についてさらに説明する。
【００５９】
抵抗Ｒ３，Ｒ４は、出力電圧ＶＯＵＴを分圧して第２しきい値電圧ＶＲＥＦＲＥＶを発生する。第２しきい値電圧ＶＲＥＦＲＥＶは、係数Ａ１＝Ｒ４／（Ｒ３＋Ｒ４）を用いて、次式で与えられる。
【００６０】
ＶＲＥＦＲＥＶ＝Ａ１×ＶＯＵＴ
【００６１】
コンパレータ６は、第１非反転入力端子（＋１）、第２非反転入力端子（＋２）、第１反転入力端子（−１）、第２反転入力端子（−２）を有する４入力のコンパレータである。第１非反転入力端子には接続ノード電圧ＶＬＸが印加され、第２非反転入力端子には第２しきい値電圧ＶＲＥＦＲＥＶが印加され、第１反転入力端子及び第２反転入力端子には接地電圧ＧＮＤがそれぞれ印加されている。接地電圧ＧＮＤをゼロとする。
【００６２】
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間（すなわち、制御信号ＮＬＳＩＤＥがハイレベルのとき）、以下のように動作する。
【００６３】
コンパレータ６は、（第１非反転入力端子の電圧−第１反転入力端子の電圧＋第２非反転入力端子の電圧−第２反転入力端子の電圧）が正であれば、その出力信号である逆電流検出信号ＲＥＶＤＥＴをハイレベルにして、負であれば、ローレベルにする。すなわち、コンパレータ６から出力される逆電流検出信号ＲＥＶＤＥＴは、以下の条件でハイレベルになる。
【００６４】
ＶＬＸ−０＋ＶＲＥＦＲＥＶ−０＞０
従って、
ＶＬＸ＞−ＶＲＥＦＲＥＶ
【００６５】
後者の不等式の右辺を、第１しきい値電圧ＶＬＸＴＨ＝−ＶＲＥＦＲＥＶとする。
【００６６】
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間、その４つの入力端子に印加された電圧の比較結果を逆電流検出信号ＲＥＶＤＥＴにより制御回路４に送る。コンパレータ６は、スイッチングトランジスタＭ２がオンしているとき以外は、その入力端子に印加された電圧を比較せず、ローレベルに固定された逆電流検出信号ＲＥＶＤＥＴを、制御回路４に送る。
【００６７】
係数Ａ１（すなわち抵抗Ｒ３，Ｒ４の抵抗値）は、以下のように決定される。
【００６８】
スイッチングトランジスタＭ２がオンしているとき、スイッチングトランジスタＭ２を流れるインダクタ電流ＩＬの傾きｄＩＬ／ｄｔは、次式で与えられる。
【００６９】
ｄＩＬ／ｄｔ＝−ＶＯＵＴ／Ｌ
【００７０】
スイッチングトランジスタＭ２をインダクタ電流ＩＬが流れているとき、しきい値電流ＩＬＤＥＴ（接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで上昇して一致したときのインダクタ電流ＩＬ）は、次式で与えられる。
【００７１】
ＩＬＤＥＴ
＝−ＶＬＸＴＨ／ＲＯＮ２
＝ＶＲＥＦＲＥＶ／ＲＯＮ２
＝Ａ１×ＶＯＵＴ／ＲＯＮ２
＝Ｂ１×ＶＯＵＴ
【００７２】
ここで、ＲＯＮ２はスイッチングトランジスタＭ２のオン抵抗であり、Ｂ１＝Ａ１／ＲＯＮ２を用いている。
【００７３】
スイッチングトランジスタＭ２がオンしているとき、かつ、インダクタ電流ＩＬがしきい値電流ＩＬＤＥＴまで上昇して一致した後、遅延時間Ｔｄの経過後に、スイッチングトランジスタＭ２がオフされる。このときのインダクタ電流ＩＬ、すなわちオフ時電流ＩＬＯＦＦは、次式で与えられる。
【００７４】
ＩＬＯＦＦ＝ＩＤＥＴ＋ｄＩＬ／ｄｔ×Ｔｄ
【００７５】
オフ時電流ＩＬＯＦＦ＝０であるとすると、次式が成り立つ。
【００７６】
ＩＬＯＦＦ＝Ｂ１×ＶＯＵＴ−（ＶＯＵＴ／Ｌ）×Ｔｄ＝０
従って、
Ｂ１＝Ａ１／ＲＯＮ２＝Ｔｄ／Ｌ
【００７７】
すなわち、Ａ１／ＲＯＮ２＝Ｔｄ／Ｌを満たすように係数Ａ１（すなわち抵抗Ｒ３，Ｒ４の抵抗値）を設定すると、出力電圧ＶＯＵＴにかかわりなく、インダクタ電流ＩＬがゼロになる瞬間にスイッチングトランジスタＭ２をオフすることができる。このとき、インダクタ電流ＩＬの逆電流は発生しない。係数Ａ１（すなわち抵抗Ｒ３，Ｒ４の抵抗値）は、遅延時間Ｔｄ、スイッチングトランジスタＭ２のオン抵抗ＲＯＮ２、及びインダクタＬ１のインダクタンス値Ｌに基づいて設定される。
【００７８】
また、Ａ１／ＲＯＮ２＝Ｔｄ／Ｌを満たすとき、第２しきい値電圧ＶＲＥＦＲＥＶは、逆電流が発生してから遅延時間Ｔｄにわたって流れたときの接続ノード電圧ＶＬＸの推定値を表す。第２しきい値電圧ＶＲＥＦＲＥＶは、抵抗Ｒ３，Ｒ４の抵抗値（すなわち、遅延時間Ｔｄ、オン抵抗ＲＯＮ２、及びインダクタンス値Ｌに基づいて設定される値）と、出力電圧ＶＯＵＴとに基づいて得られる。
【００７９】
従って、逆電流検出回路５は、逆電流検出回路が逆電流の発生を検出してから制御回路により第２のスイッチング素子を開くまでの遅延時間Ｔｄを考慮して、第１しきい値電圧ＶＬＸＴＨを計算する。逆電流検出回路５は、第１しきい値電圧ＶＬＸＴＨを用いて、インダクタ電流ＩＬの逆電流の兆候を適切に検出することができる。第１しきい値電圧ＶＬＸＴＨを用いることにより、インダクタ電流がゼロになる瞬間にスイッチングトランジスタＭ２をオフすることができ、逆電流を防止することができる。
【００８０】
図３は、図１のＤＣ／ＤＣコンバータ２０内の各信号の波形を示すタイミングチャートである。図３を参照して、図２のＤＣ／ＤＣコンバータ２０の動作を説明する。
【００８１】
図３のタイミングチャートにおいて、スイッチングトランジスタＭ１がオンしている期間のＤＣ／ＤＣコンバータ２０の動作は、図１３を参照して説明した図１２のＤＣ／ＤＣコンバータ４０の動作と同様である。
【００８２】
スイッチングトランジスタＭ１がオフして、スイッチングトランジスタＭ２がオンすると、接続ノード電圧ＶＬＸは接地電圧ＧＮＤ程度まで下がり、インダクタ電流ＩＬは、−ＶＯＵＴ／Ｌの傾きで減少する。
【００８３】
スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで上昇したとき、一定の検出遅延時間後、コンパレータ６は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４における一定の伝播遅延時間後、制御回路４は、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオフする。前述したように、スイッチングトランジスタＭ２がオフするとき、インダクタ電流ＩＬはゼロであり、その逆電流は発生しない。
【００８４】
制御回路４は、スイッチングの各サイクルにおいて、逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになったことに応じて（すなわち、インダクタ電流ＩＬの逆電流の兆候に応じて）、スイッチングトランジスタＭ２をオフする。
【００８５】
出力電圧ＶＯＵＴの設定された目標値（目標電圧）が予め分かっている場合、ＤＣ／ＤＣコンバータ２０の起動前に、目標電圧に応じて、逆電流検出回路５に第２しきい値電圧ＶＲＥＦＲＥＶを固定的に設定しておいてもよい。しかし、この場合、ＤＣ／ＤＣコンバータ２０の起動時に出力電圧ＶＯＵＴがゼロから目標電圧まで上昇する期間（出力電圧ＶＯＵＴが目標電圧に一致していないとき）には、逆電流検出回路５は適切に動作することができず、電力損失が大きくなってしまう。また、この場合、コンバータ基準電圧ＶＲＥＦを変更して出力電圧ＶＯＵＴを変更するときにも、変更された出力電圧ＶＯＵＴに応じて第２しきい値電圧ＶＲＥＦＲＥＶを調整することができない。
【００８６】
逆電流検出回路５は、遅延時間Ｔｄ、インダクタンス値Ｌ、及びＤＣ／ＤＣコンバータ２０が動作しているときの出力電圧ＶＯＵＴに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。逆電流検出回路５は、出力電圧ＶＯＵＴの動的変化に応じて第２しきい値電圧ＶＲＥＦＲＥＶを推定することができる。
【００８７】
以上説明したように、図１のＤＣ／ＤＣコンバータ２０によれば、負荷装置１００の消費電力の大きさにかかわらず、インダクタ電流ＩＬの逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
【００８８】
第２の実施形態．
図４は、本発明の第２の実施形態に係るＤＣ／ＤＣコンバータ２０Ａの構成を示す回路図である。図４は、ＤＣ／ＤＣコンバータ２０Ａと、その出力端子に接続された負荷装置１００とを示す。ＤＣ／ＤＣコンバータ２０Ａは、図１のＤＣ／ＤＣコンバータ２０の逆電流検出回路５に代えて、逆電流検出回路５Ａを備える。逆電流検出回路５Ａには、出力電圧ＶＯＵＴ、接地電圧ＧＮＤ、及び接続ノード電圧ＶＬＸに加えて、入力電圧ＶＩＮが入力される。
【００８９】
図５は、図４の逆電流検出回路５Ａの構成を示す回路図である。逆電流検出回路５Ａは、コンパレータ６、電流源７、及びトランジスタＭ３を備える。
【００９０】
電流源７は、入力電圧ＶＩＮに接続され、出力電圧ＶＯＵＴに比例した電流ＩＢＩＡＳ＝Ａ２×ＶＯＵＴを発生する。電流ＩＢＩＡＳはトランジスタＭ３に流れる。
【００９１】
トランジスタＭ３は、スイッチングトランジスタＭ２と同じ特性を持つ。スイッチングトランジスタＭ２のゲートに印加される制御信号ＮＬＳＩＤＥがハイレベルのときの電圧は、入力電圧ＶＩＮに等しい。スイッチングトランジスタＭ２は、入力電圧ＶＩＮに依存するオン抵抗ＲＯＮ２（ＶＩＮ）を有する。トランジスタＭ３のゲートには入力電圧ＶＩＮが印加され、トランジスタＭ３は、入力電圧ＶＩＮに依存するオン抵抗ＲＯＮ３（ＶＩＮ）を有する。
【００９２】
電流源７及びトランジスタＭ３の間のノードに、次式の第２しきい値電圧ＶＲＥＦＲＥＶが発生する。
【００９３】
ＶＲＥＦＲＥＶ
＝ＲＯＮ３（ＶＩＮ）×ＩＢＩＡＳ
＝Ａ２×ＲＯＮ３（ＶＩＮ）×ＶＯＵＴ
【００９４】
図５のコンパレータ６は、図２のコンパレータ６と同様に動作する。
【００９５】
スイッチングトランジスタＭ２をインダクタ電流ＩＬが流れているとき、しきい値電流ＩＬＤＥＴは、次式で与えられる。
【００９６】
ＩＬＤＥＴ
＝−ＶＬＸＴＨ／ＲＯＮ２（ＶＩＮ）
＝ＶＲＥＦＲＥＶ／ＲＯＮ２（ＶＩＮ）
＝Ａ２×ＲＯＮ３（ＶＩＮ）×ＶＯＵＴ／ＲＯＮ２（ＶＩＮ）
＝Ｂ２×ＶＯＵＴ
【００９７】
ここで、Ｂ２＝Ａ２×ＲＯＮ３（ＶＩＮ）／ＲＯＮ２（ＶＩＮ）を用いている。
【００９８】
スイッチングトランジスタＭ２及びトランジスタＭ３は同じ特性を持つので、それらのオン抵抗ＲＯＮ２（ＶＩＮ）及びＲＯＮ３（ＶＩＮ）も同じ特性を持つ。従って、ＲＯＮ３（ＶＩＮ）／ＲＯＮ２（ＶＩＮ）は、入力電圧ＶＩＮに依存しない値となる。これより、係数Ｂ２も入力電圧ＶＩＮに依存しない値となる。
【００９９】
次に、制御回路４の検出遅延時間と、逆電流検出回路５Ａの伝播遅延時間との合計を、遅延時間Ｔｄとする。オフ時電流ＩＬＯＦＦは、次式で与えられる。
【０１００】
ＩＬＯＦＦ＝ＩＤＥＴ＋ｄＩＬ／ｄｔ×Ｔｄ
【０１０１】
オフ時電流ＩＬＯＦＦ＝０であるとすると、次式が成り立つ。
【０１０２】
ＩＬＯＦＦ＝Ｂ２×ＶＯＵＴ−（ＶＯＵＴ／Ｌ）×Ｔｄ＝０
従って、
Ｂ２＝Ａ２×ＲＯＮ３（ＶＩＮ）／ＲＯＮ２（ＶＩＮ）＝Ａ２＝Ｔｄ／Ｌ
【０１０３】
すなわち、Ａ２＝Ｔｄ／Ｌを満たすように電流源７の係数Ａ２を設定すると、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴにかかわりなく、インダクタ電流ＩＬがゼロになる瞬間にスイッチングトランジスタＭ２をオフできる。このとき、インダクタ電流ＩＬの逆電流は発生しない。電流源７の係数Ａ２は、遅延時間Ｔｄ及びインダクタＬ１のインダクタンス値Ｌに基づいて設定される。
【０１０４】
入力電圧ＶＩＮがバッテリから供給される場合、入力電圧ＶＩＮが変動する可能性がある。入力電圧ＶＩＮの電圧源が、例えば携帯電話機のリチウムイオン電池である場合、入力電圧ＶＩＮは、例えば、満充電時は４．２Ｖ程度であり、使用することによって３．３Ｖ程度まで低下する。
【０１０５】
逆電流検出回路５Ａは、遅延時間Ｔｄ、インダクタンス値Ｌ、及びＤＣ／ＤＣコンバータ２０Ａが動作しているときの入力電圧ＶＩＮ及び出力電圧ＶＯＵＴに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。逆電流検出回路５Ａは、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴの動的変化に応じて第２しきい値電圧ＶＲＥＦＲＥＶを推定することができる。
【０１０６】
以上説明したように、図４のＤＣ／ＤＣコンバータ２０Ａによれば、負荷装置１００の消費電力の大きさにかかわらず、インダクタ電流ＩＬの逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
【０１０７】
第３の実施形態．
図６は、本発明の第３の実施形態に係るＤＣ／ＤＣコンバータ２０Ｂの構成を示す回路図である。図１は、ＤＣ／ＤＣコンバータ２０Ｂと、その出力端子に接続された負荷装置１００とを示す。例示したＤＣ／ＤＣコンバータ２０Ｂは、入力端子に入力された直流の入力電圧ＶＩＮを、入力電圧よりも高い所定の定電圧に変換して出力端子に直流の出力電圧ＶＯＵＴとして出力する、昇圧型のＤＣ／ＤＣコンバータである。また、例示したＤＣ／ＤＣコンバータ２０Ｂは、同期整流型のＤＣ／ＤＣコンバータである。
【０１０８】
ＤＣ／ＤＣコンバータ２０Ｂは、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３Ｂ、制御回路４Ｂ、逆電流検出回路５Ｂ、スイッチングトランジスタＭ１，Ｍ２、インダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。ＤＣ／ＤＣコンバータ２０Ｂは、直流の入力電圧ＶＩＮが印加される入力端子Ｐ１と、直流の出力電圧ＶＯＵＴを発生する出力端子Ｐ２と、接地電圧ＧＮＤを有する接地端子Ｐ３とを有する。
【０１０９】
ＤＣ／ＤＣコンバータ２０Ｂの出力端子Ｐ２及び接地端子Ｐ３の間に、Ｐチャネル型のスイッチングトランジスタＭ２及びＮチャネル型のスイッチングトランジスタＭ１が直列に接続されている。スイッチングトランジスタＭ１は、同期整流のためにローサイドに設けられ、スイッチングトランジスタＭ２は、ハイサイドに設けられる。スイッチングトランジスタＭ１，Ｍ２の間の接続ノードというＬＸは、接続ノード電圧ＶＬＸを有する。入力端子Ｐ１と接続ノードＬＸとの間にインダクタＬ１が接続され、出力端子Ｐ２と接地端子Ｐ３との間に出力コンデンサＣ１が接続されている。
【０１１０】
スイッチングトランジスタＭ１は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＮＬＳＩＤＥに応じて動作し、閉じたときに入力電圧ＶＩＮによりインダクタＬ１に充電する。スイッチングトランジスタＭ２は、接続ノードＬＸにおいてインダクタＬ１に接続され、制御信号ＰＨＳＩＤＥに応じて動作し、閉じたときにインダクタＬ１の放電を行う。
【０１１１】
図６の抵抗Ｒ１，Ｒ２、基準電圧生成回路１、及びＰＷＭコンパレータ２は、それぞれ、図１２の抵抗Ｒ１，Ｒ２、基準電圧生成回路１、及びＰＷＭコンパレータ２と同様に動作する。ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦの比較結果を示す出力信号ＰＷＭＯＵＴを、オン時間設定回路３Ｂ及び制御回路４Ｂに送る。
【０１１２】
オン時間設定回路３Ｂは、ローサイドのスイッチングトランジスタＭ１を開くためのオフ信号ＬＯＦＦを制御回路４Ｂに送る。オフ信号ＬＯＦＦは、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め決められた時間（オン時間）が経過したとき、ローレベルからハイレベルになる。
【０１１３】
逆電流検出回路５Ｂには、入力電圧ＶＩＮ、出力電圧ＶＯＵＴ、接地電圧ＧＮＤ、及び接続ノード電圧ＶＬＸが入力され、逆電流検出信号ＲＥＶＤＥＴを出力する。逆電流検出回路５Ｂは、出力端子Ｐ２からスイッチングトランジスタＭ２の方向に流れる逆電流の兆候又は逆電流の発生を検出したとき、制御回路４ＢによりスイッチングトランジスタＭ２を開く。
【０１１４】
制御回路４Ｂは、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴ、オフ信号ＬＯＦＦ、及び逆電流検出信号ＲＥＶＤＥＴに基づいて、各スイッチングトランジスタＭ１，Ｍ２のゲートにそれぞれ印加される制御信号ＮＬＳＩＤＥ，ＰＨＳＩＤＥを発生する。制御回路４Ｂは、出力電圧ＶＯＵＴが所定の定電圧になるように制御信号ＮＬＳＩＤＥ，ＰＨＳＩＤＥを発生する。
【０１１５】
図７は、図６の逆電流検出回路５Ｂの構成を示す回路図である。逆電流検出回路５Ｂは、コンパレータ６、電流源７、減算器８、及びトランジスタＭ４を備える。
【０１１６】
逆電流検出回路５Ｂは、遅延時間Ｔｄ、インダクタンス値Ｌ、出力電圧ＶＯＵＴ、及び入力電圧ＶＩＮに基づいて、第１しきい値電圧ＶＬＸＴＨを計算する。
【０１１７】
逆電流検出回路５Ｂは、第１しきい値電圧ＶＬＸＴＨを計算するために、まず、遅延時間Ｔｄ、インダクタンス値Ｌ、出力電圧ＶＯＵＴ、及び入力電圧ＶＩＮに基づいて、第２しきい値電圧ＶＲＥＦＲＥＶを推定する。逆電流検出回路５Ｂは、インダクタ電流ＩＬがゼロになるときの接続ノード電圧ＶＬＸを表す基準電圧に基づいて、第２しきい値電圧ＶＲＥＦＲＥＶから第１しきい値電圧ＶＬＸＴＨを計算する。ＤＣ／ＤＣコンバータ２０Ｂが昇圧型のＤＣ／ＤＣコンバータである場合、基準電圧は出力電圧ＶＯＵＴである。逆電流検出回路５Ｂは、出力電圧ＶＯＵＴと第２しきい値電圧ＶＲＥＦＲＥＶの差にわたって、出力電圧ＶＯＵＴを第２しきい値電圧ＶＲＥＦＲＥＶの側とは逆の側に変化させた電圧として、第１しきい値電圧ＶＬＸＴＨを計算する。
【０１１８】
次いで、逆電流検出回路５Ｂは、スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨを超えて変化したとき、逆電流の兆候を検出したと判断する。このとき、逆電流検出回路５Ｂは、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。
【０１１９】
以下、逆電流検出回路５Ｂの動作についてさらに説明する。
【０１２０】
減算器８は、出力電圧ＶＯＵＴと入力電圧ＶＩＮとの差電圧（ＶＯＵＴ−ＶＩＮ）を発生する。電流源７は、差電圧（ＶＯＵＴ−ＶＩＮ）に比例した電流ＩＢＩＡＳ＝Ａ３×（ＶＯＵＴ−ＶＩＮ）を発生する。電流ＩＢＩＡＳはトランジスタＭ４に流れる。
【０１２１】
トランジスタＭ４は、スイッチングトランジスタＭ２と同じ特性を持つ。スイッチングトランジスタＭ２は、出力電圧ＶＯＵＴに依存するオン抵抗ＲＯＮ２（ＶＯＵＴ）を有する。トランジスタＭ４のゲートには接地電圧ＧＮＤが印加され、トランジスタＭ４は、出力電圧ＶＯＵＴに依存するオン抵抗ＲＯＮ４（ＶＯＵＴ）を有する。
【０１２２】
電流源７及びトランジスタＭ４の間のノードに、次式の第２しきい値電圧ＶＲＥＦＲＥＶが発生する。
【０１２３】
ＶＲＥＦＲＥＶ＝ＶＯＵＴ−Ａ３×ＲＯＮ４（ＶＯＵＴ）×（ＶＯＵＴ−ＶＩＮ）
【０１２４】
コンパレータ６において、第１非反転入力端子及び第２非反転入力端子には出力電圧ＶＯＵＴがそれぞれ印加され、第１反転入力端子には接続ノード電圧ＶＬＸが印加され、第２反転入力端子には第２しきい値電圧ＶＲＥＦＲＥＶが印加されている。
【０１２５】
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間（すなわち、制御信号ＰＨＳＩＤＥがローレベルのとき）、以下のように動作する。
【０１２６】
コンパレータ６は、（第１非反転入力端子の電圧−第１反転入力端子の電圧＋第２非反転入力端子の電圧−第２反転入力端子の電圧）が正であれば、その出力信号である逆電流検出信号ＲＥＶＤＥＴをハイレベルにして、負であれば、ローレベルにする。すなわち、コンパレータ６から出力される逆電流検出信号ＲＥＶＤＥＴは、以下の条件でハイレベルになる。
【０１２７】
ＶＯＵＴ−ＶＬＸ＋ＶＯＵＴ−ＶＲＥＦＲＥＶ＞０
従って、
ＶＬＸ＜ＶＯＵＴ×２−ＶＲＥＦＲＥＶ
【０１２８】
後者の不等式の右辺を、第１しきい値電圧ＶＬＸＴＨ＝ＶＯＵＴ×２−ＶＲＥＦＲＥＶとする。
【０１２９】
コンパレータ６は、スイッチングトランジスタＭ２がオンしている期間、その４つの入力端子に印加された電圧の比較結果を逆電流検出信号ＲＥＶＤＥＴにより制御回路４に送る。コンパレータ６は、スイッチングトランジスタＭ２がオンしているとき以外は、その入力端子に印加された電圧を比較せず、ローレベルに固定された逆電流検出信号ＲＥＶＤＥＴを、制御回路４に送る。
【０１３０】
電流源７の係数Ａ３は、以下のように決定される。
【０１３１】
スイッチングトランジスタＭ２がオンしているとき、スイッチングトランジスタＭ２を流れるインダクタ電流ＩＬの傾きｄＩＬ／ｄｔは、次式で与えられる。
【０１３２】
ｄＩＬ／ｄｔ＝−（ＶＯＵＴ−ＶＩＮ）／Ｌ
【０１３３】
スイッチングトランジスタＭ２をインダクタ電流ＩＬが流れているとき、しきい値電流ＩＬＤＥＴ（接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで低下して一致したときのインダクタ電流ＩＬ）は、次式で与えられる。
【０１３４】
ＩＬＤＥＴ
＝（ＶＬＸＴＨ−ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）
＝（ＶＯＵＴ−ＶＲＥＦＲＥＶ）／ＲＯＮ２（ＶＯＵＴ）
＝Ａ３×ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）×（ＶＯＵＴ−ＶＩＮ）
＝Ｂ３×（ＶＯＵＴ−ＶＩＮ）
【０１３５】
ここで、Ｂ３＝Ａ３×ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）を用いている。
【０１３６】
スイッチングトランジスタＭ２及びトランジスタＭ４は同じ特性を持つので、それらのオン抵抗ＲＯＮ２（ＶＯＵＴ）及びＲＯＮ４（ＶＯＵＴ）も同じ特性を持つ。従って、ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）は、出力電圧ＶＯＵＴに依存しない値となる。これより、係数Ｂ３も出力電圧ＶＯＵＴに依存しない値となる。
【０１３７】
制御回路４の検出遅延時間と、逆電流検出回路５の伝播遅延時間との合計を、遅延時間Ｔｄとする。オフ時電流ＩＬＯＦＦは、次式で与えられる。
【０１３８】
ＩＬＯＦＦ＝ＩＬＤＥＴ＋ｄＩＬ／ｄｔ×Ｔｄ
【０１３９】
オフ時電流ＩＬＯＦＦ＝０であるとすると、次式が成り立つ。
【０１４０】
ＩＬＯＦＦ＝Ｂ３×（ＶＯＵＴ−ＶＩＮ）−（ＶＯＵＴ−ＶＩＮ）／Ｌ×Ｔｄ＝０
従って、
Ｂ３＝Ａ３×ＲＯＮ４（ＶＯＵＴ）／ＲＯＮ２（ＶＯＵＴ）＝Ａ３＝Ｔｄ／Ｌ
【０１４１】
すなわち、Ａ３＝Ｔｄ／Ｌを満たすように電流源７の係数Ａ３を設定すると、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴにかかわりなく、インダクタ電流ＩＬがゼロになる瞬間にスイッチングトランジスタＭ２をオフできる。このとき、インダクタ電流ＩＬの逆電流は発生しない。電流源７の係数Ａ２は、遅延時間Ｔｄ及びインダクタＬ１のインダクタンス値Ｌに基づいて設定される。
【０１４２】
図８は、図６のＤＣ／ＤＣコンバータ２０Ｂ内の各信号の波形を示すタイミングチャートである。図８を参照して、図６のＤＣ／ＤＣコンバータ２０Ｂの動作を説明する。
【０１４３】
出力コンデンサＣ１に充電されている電荷は、出力電流ＩＯＵＴとして放電され、出力電圧ＶＯＵＴが低下する。出力電圧ＶＯＵＴの低下とともに、フィードバック電圧ＶＦＢも低下してくる。
【０１４４】
ＰＷＭコンパレータ２は、フィードバック電圧ＶＦＢ及びコンバータ基準電圧ＶＲＥＦを常に比較している。フィードバック電圧ＶＦＢがコンバータ基準電圧ＶＲＥＦ以下になると、ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴはハイレベルからローレベルになる。
【０１４５】
ＰＷＭコンパレータ２の出力電圧ＰＷＭＯＵＴがハイレベルからローレベルになると、制御回路４Ｂは、制御信号ＮＬＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ１をオンする。スイッチングトランジスタＭ１がオンすると、接続ノード電圧ＶＬＸは接地電圧ＧＮＤとなり、インダクタ電流ＩＬは、ＶＩＮ／Ｌの傾きでゼロから上昇する。
【０１４６】
オン時間設定回路３Ｂにおいて、ＰＷＭコンパレータ２の出力信号ＰＷＭＯＵＴがハイレベルになってから予め設定されたオン時間が経過すると、オフ信号ＬＯＦＦがローレベルからハイレベルになる。オフ信号ＬＯＦＦがローレベルからハイレベルになると、制御回路４Ｂにおける一定の伝播遅延時間後、制御回路４Ｂは、制御信号ＮＬＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ１をオフする。スイッチングトランジスタＭ１をオフすると、制御回路４Ｂは、制御信号ＰＨＳＩＤＥをハイレベルからローレベルに変化させ、スイッチングトランジスタＭ２をオンする。スイッチングトランジスタＭ２がオンすると、接続ノード電圧ＶＬＸは入力電圧ＶＩＮ程度まで下がり、インダクタ電流ＩＬは、−（ＶＯＵＴ−ＶＩＮ）／Ｌの傾きで減少する。
【０１４７】
スイッチングトランジスタＭ２がオンしているとき、かつ、接続ノード電圧ＶＬＸが第１しきい値電圧ＶＬＸＴＨまで低下したとき、一定の検出遅延時間後、コンパレータ６は、逆電流検出信号ＲＥＶＤＥＴをローレベルからハイレベルに変化させる。逆電流検出信号ＲＥＶＤＥＴがローレベルからハイレベルになると、制御回路４Ｂにおける一定の伝播遅延時間後、制御回路４は、制御信号ＰＨＳＩＤＥをローレベルからハイレベルに変化させ、スイッチングトランジスタＭ２をオフする。前述したように、スイッチングトランジスタＭ２がオフするとき、インダクタ電流ＩＬはゼロであり、その逆電流は発生しない。
【０１４８】
以上説明したように、図６のＤＣ／ＤＣコンバータ２０Ｂによれば、負荷装置１００の消費電力の大きさにかかわらず、インダクタ電流ＩＬの逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
【０１４９】
第４の実施形態．
図９は、本発明の第４の実施形態に係るＤＣ／ＤＣコンバータ２０Ｃの構成を示す回路図である。図１は、ＤＣ／ＤＣコンバータ２０Ｃと、その出力端子に接続された負荷装置１００とを示す。図９のＤＣ／ＤＣコンバータ２０Ｃは、外付部品であるインダクタＬ１、出力コンデンサＣ１、及び抵抗Ｒ１，Ｒ２と、図１のＤＣ／ＤＣコンバータ２０の他の素子を含む集積回路３０とを備える。集積回路３０は、出力電圧ＶＯＵＴの値を検出するための端子を備えていないので、内部の逆電流検出回路５は、出力電圧ＶＯＵＴの値を取得することができない。従って、ＤＣ／ＤＣコンバータ２０Ｃは、出力電圧ＶＯＵＴの値を内部で生成する。
【０１５０】
集積回路３０は、基準電圧生成回路１、ＰＷＭコンパレータ２、オン時間設定回路３、制御回路４、逆電流検出回路５、出力電圧生成回路９、スイッチングトランジスタＭ１，Ｍ２を備える。スイッチングトランジスタＭ１，Ｍ２は、並列に接続された寄生ダイオードＤ１，Ｄ２をそれぞれ有する。出力電圧生成回路９は、接続ノード電圧ＶＬＸに基づいて内部検出出力電圧ＶＯＵＴＩＮＴを生成する。図１の逆電流検出回路５には、出力電圧ＶＯＵＴ、接地電圧ＧＮＤ、及び接続ノード電圧ＶＬＸが入力されたが、図９の逆電流検出回路５には、出力電圧ＶＯＵＴに代えて内部検出出力電圧ＶＯＵＴＩＮＴが入力される。
【０１５１】
図１０は、図９の出力電圧生成回路９の構成を示す回路図である。出力電圧生成回路９には、接続ノード電圧ＶＬＸが入力される。出力電圧生成回路９は、抵抗Ｒ５及びコンデンサＣ２からなるＲＣのローパスフィルタを備え、接続ノード電圧ＶＬＸを積分して、内部検出出力電圧ＶＯＵＴＩＮＴを生成する。
【０１５２】
図１１は、図１０の出力電圧生成回路９の各信号の波形を示すタイミングチャートである。図１１を参照して、図１０の出力電圧生成回路９の動作を説明する。
【０１５３】
ＤＣ／ＤＣコンバータ２０Ｃは、インダクタ電流ＩＬがゼロになる期間を含まない連続モードと、インダクタ電流ＩＬがゼロになる期間を含む不連続モードとを有する。
【０１５４】
連続モードの場合、スイッチングトランジスタＭ１のオンデューティＤｏｎは、次式で与えられる。
【０１５５】
Ｄｏｎ＝ＶＯＵＴ／ＶＩＮ
【０１５６】
スイッチングトランジスタＭ１がオンしたときの接続ノード電圧ＶＬＸは、入力電圧ＶＩＮ程度になり、スイッチングトランジスタＭ２がオンしたときの接続ノード電圧ＶＬＸは接地電圧ＧＮＤ程度になる。これより、内部検出出力電圧ＶＯＵＴＩＮＴは、次式で与えられる。
【０１５７】
ＶＯＵＴＩＮＴ＝ＶＩＮ×Ｄｏｎ
＝ＶＩＮ×（ＶＯＵＴ／ＶＩＮ）
＝ＶＯＵＴ
【０１５８】
従って、逆電流検出回路５は、内部検出出力電圧ＶＯＵＴＩＮＴを、出力電圧ＶＯＵＴとして用いることができる。
【０１５９】
また、不連続モードの場合、インダクタ電流ＩＬがゼロのときには、スイッチングトランジスタＭ１及びＭ２の両方がオフしているので、接続ノード電圧ＶＬＸは出力電圧ＶＯＵＴに等しくなる。このため、内部検出出力電圧ＶＯＵＴＩＮＴも出力電圧ＶＯＵＴに等しくなり、内部検出出力電圧ＶＯＵＴＩＮＴを、出力電圧ＶＯＵＴとして用いることができる。
【０１６０】
図９の出力電圧生成回路９は、第１〜第３の実施形態のＤＣ／ＤＣコンバータ２０，２０Ａ，２０Ｂにも適用可能である。
【０１６１】
変形例．
一般に、降圧型のＤＣ／ＤＣコンバータでは、接地電圧ＧＮＤよりも低い第１しきい値電圧ＶＬＸＴＨを生成することは難しい。また、一般に、昇圧型のＤＣ／ＤＣコンバータでは、出力電圧ＶＯＵＴよりも高い第１しきい値電圧ＶＬＸＴＨを生成することは難しい。従って、第１〜第４の実施形態では、最初に第２しきい値電圧ＶＲＥＦＲＥＶを推定し、４入力のコンパレータ６を用いて第２しきい値電圧ＶＲＥＦＲＥＶから第１しきい値電圧ＶＬＸＴＨを計算した。
【０１６２】
しかしながら、本発明の実施形態はこれに限定されず、逆電流検出回路は、直接に第１しきい値電圧ＶＬＸＴＨを計算し、２入力のコンパレータを用いて接続ノード電圧ＶＬＸと第１しきい値電圧ＶＬＸＴＨとを比較してもよい。
【０１６３】
また、逆電流検出回路は、非反転入力端子及び反転入力端子の一方に印加される電圧にオフセットを付加する２入力のコンパレータを備えてもよい。この場合、降圧型のＤＣ／ＤＣコンバータでは、逆電流検出回路は、実際には接地電圧ＧＮＤよりも高い電圧を第１しきい値電圧ＶＬＸＴＨとして計算し、２入力のコンパレータを用いて接続ノード電圧ＶＬＸと比較してもよい。また、昇圧型のＤＣ／ＤＣコンバータでは、逆電流検出回路は、実際には出力電圧ＶＯＵＴよりも低い電圧を第１しきい値電圧ＶＬＸＴＨとして計算し、２入力のコンパレータを用いて接続ノード電圧ＶＬＸと比較してもよい。
【０１６４】
第１〜第４の実施形態のＤＣ／ＤＣコンバータ２０，２０Ａ〜２０Ｃにおいて、ＰＷＭコンパレータ２に代えて、ＶＦＭモードで制御回路４を動作させる回路を備えてもよい。
【０１６５】
第１〜第４の実施形態のＤＣ／ＤＣコンバータ２０，２０Ａ〜２０Ｃを備えた電子機器を提供してもよい。電子機器は、例えば、携帯電話機、無線通信装置、携帯型のパーソナルコンピュータ、携帯型のメディアプレーヤ、などであってもよい。
【０１６６】
本発明の態様に係るＤＣ／ＤＣコンバータは、以下の構成を備えたことを特徴とする。
【０１６７】
本発明の第１の態様に係るＤＣ／ＤＣコンバータによれば、
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とするＤＣ／ＤＣコンバータ。
【０１６８】
本発明の第２の態様に係るＤＣ／ＤＣコンバータによれば、第１の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、
前記遅延時間、前記インダクタンス値、及び前記出力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする。
【０１６９】
本発明の第３の態様に係るＤＣ／ＤＣコンバータによれば、第２の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、前記遅延時間、前記インダクタンス値、及び前記ＤＣ／ＤＣコンバータが動作しているときの前記出力電圧に基づいて、前記第２しきい値電圧を推定することを特徴とする。
【０１７０】
本発明の第４の態様に係るＤＣ／ＤＣコンバータによれば、
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力電圧として出力する同期整流型のＤＣ／ＤＣコンバータにおいて、前記ＤＣ／ＤＣコンバータは、
所定のインダクタンス値を有するインダクタと、
接続ノードにおいて前記インダクタに接続され、第１の制御信号に応じて動作し、閉じたときに前記入力電圧により前記インダクタに充電する第１のスイッチング素子と、
前記接続ノードにおいて前記インダクタに接続され、第２の制御信号に応じて動作し、閉じたときに前記インダクタの放電を行う第２のスイッチング素子と、
前記出力電圧が前記所定の定電圧になるように前記第１及び第２の制御信号を発生する制御回路と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の兆候又は前記逆電流の発生を検出したとき、前記制御回路により前記第２のスイッチング素子を開く逆電流検出回路とを備え、
前記逆電流検出回路は、
前記逆電流検出回路が前記逆電流の発生を検出してから前記制御回路により前記第２のスイッチング素子を開くまでの遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記第２のスイッチング素子が閉じているときの前記接続ノードの電圧であって、前記インダクタに流れる電流がゼロになる時点よりも前記遅延時間にわたって先行する時点における前記接続ノードの電圧を表す第１しきい値電圧を計算し、
前記第２のスイッチング素子が閉じているとき、かつ、前記接続ノードの電圧が前記第１しきい値電圧を超えて変化したとき、前記逆電流の兆候を検出したと判断することを特徴とする。
【０１７１】
本発明の第５の態様に係るＤＣ／ＤＣコンバータによれば、第４の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、
前記遅延時間、前記インダクタンス値、前記出力電圧、及び前記入力電圧に基づいて、前記逆電流が発生してから前記遅延時間にわたって流れたときの前記接続ノードの電圧を表す第２しきい値電圧を推定し、
前記インダクタに流れる電流がゼロになるときの前記接続ノードの電圧を表す基準電圧に基づいて、前記基準電圧と前記第２しきい値電圧の差にわたって、前記基準電圧を前記第２しきい値電圧の側とは逆の側に変化させることにより、前記第１しきい値電圧を計算することを特徴とする。
【０１７２】
本発明の第６の態様に係るＤＣ／ＤＣコンバータによれば、第５の態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、前記遅延時間、前記インダクタンス値、及び前記ＤＣ／ＤＣコンバータが動作しているときの前記入力電圧及び前記出力電圧に基づいて、前記第２しきい値電圧を推定することを特徴とする。
【０１７３】
本発明の第７の態様に係るＤＣ／ＤＣコンバータによれば、第１〜第６のうちの１つの態様に係るＤＣ／ＤＣコンバータにおいて、
前記ＤＣ／ＤＣコンバータは降圧型のＤＣ／ＤＣコンバータであり、
前記インダクタは、前記接続ノードと前記出力端子との間に接続されることを特徴とする。
【０１７４】
本発明の第８の態様に係るＤＣ／ＤＣコンバータによれば、第１〜第６のうちの１つの態様に係るＤＣ／ＤＣコンバータにおいて、
前記ＤＣ／ＤＣコンバータは昇圧型のＤＣ／ＤＣコンバータであり、
前記インダクタは、前記入力端子と前記接続ノードとの間に接続されることを特徴とする。
【０１７５】
本発明の第９の態様に係るＤＣ／ＤＣコンバータによれば、第１〜第７のうちの１つの態様に係るＤＣ／ＤＣコンバータにおいて、
前記逆電流検出回路は、前記接続ノードの電圧を積分することにより前記出力電圧を生成する出力電圧生成回路を備えることを特徴とする。
【０１７６】
本発明の第１０の態様に係る電子機器によれば、第１〜第９のうちの１つの態様に係るＤＣ／ＤＣコンバータを備えたことを特徴とする。
【０１７７】
本発明によれば、負荷の消費電力の大きさにかかわらず、インダクタ電流の逆電流を防止でき、かつ損失をより小さくすることができるので、軽負荷時の効率を向上させることができる。
【０１７８】
本発明によれば、出力電圧の条件、又は出力電圧及び入力電圧の条件に関わらず、インダクタ電流の逆電流を防止でき、かつ損失をより小さくすることができ、軽負荷時の効率を向上させることができる。
【０１７９】
本発明によれば、逆電流検出回路は、出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。
【０１８０】
本発明によれば、逆電流検出回路は、ＤＣ／ＤＣコンバータが動作しているときの出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。
【０１８１】
本発明によれば、逆電流検出回路は、入力電圧及び出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。
【０１８２】
本発明によれば、逆電流検出回路は、ＤＣ／ＤＣコンバータが動作しているときの入力電圧及び出力電圧に応じて第２しきい値電圧を変更することにより、出力電圧に関わらず、第２のスイッチング素子をオフするときのインダクタ電流をゼロとすることができる。
【０１８３】
本発明によれば、インダクタ電流の逆電流が発生しないように、逆電流検出回路が逆電流の発生を検出してから制御回路により第２のスイッチング素子を開くまでの遅延時間を考慮し、逆電流の兆候を適切に検出することができる。
【符号の説明】
【０１８４】
１…基準電圧生成回路、
２…ＰＷＭコンパレータ、
３，３Ｂ…オン時間設定回路、
４，４Ｂ…制御回路、
５，５Ｂ…逆電流検出回路、
６…コンパレータ、
７…電流源、
８…減算器、
９…出力電圧生成回路、
２０，２０Ａ〜２０Ｃ…ＤＣ／ＤＣコンバータ、
３０…集積回路、
１００…負荷装置、
Ｍ１，Ｍ２…スイッチングトランジスタ、
Ｍ３，Ｍ４…トランジスタ、
Ｄ１，Ｄ２…寄生ダイオード、
Ｌ１…インダクタ、
Ｃ１…出力コンデンサ、
Ｃ２…コンデンサ、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗、
ＶＩＮ…入力電圧、
ＶＯＵＴ…出力電圧、
ＶＬＸ…接続ノード電圧、
ＧＮＤ…接地電圧、
ＩＯＵＴ…出力電流、
ＩＬ…インダクタ電流、
ＶＦＢ…フィードバック電圧、
ＶＲＥＦ…コンバータ基準電圧、
ＶＲＥＦＲＥＶ…第２しきい値電圧、
ＶＬＸＴＨ…第１しきい値電圧、
ＨＯＦＦ，ＬＯＦＦ…オフ信号、
ＰＷＭＯＵＴ…ＰＷＭコンパレータ２の出力信号、
ＲＥＶＤＥＴ…逆電流検出信号、
ＩＬＤＥＴ…しきい値電流、
ＩＬＯＦＦ…オフ時電流、
ＰＨＳＩＤＥ，ＮＬＳＩＤＥ…制御信号、
ＬＸ…接続ノード、
Ｐ１…入力端子、
Ｐ２…出力端子、
Ｐ３…接地端子。
【先行技術文献】
【特許文献】
【０１８５】
【特許文献１】特許第３５０１４９１号公報
【特許文献２】特許第４０４５２９２号公報
【特許文献３】特許第５２６３３８０号公報
【図１】
2016025747.tif 000003
【図２】
2016025747.tif 000004
【図３】
2016025747.tif 000005
【図４】
2016025747.tif 000006
【図５】
2016025747.tif 000007
【図６】
2016025747.tif 000008
【図７】
2016025747.tif 000009
【図８】
2016025747.tif 000010
【図９】
2016025747.tif 000011
【図１０】
2016025747.tif 000012
【図１１】
2016025747.tif 000013
【図１２】
2016025747.tif 000014
【図１３】
2016025747.tif 000015
【図１４】
2016025747.tif 000016
【図１５】
2016025747.tif 000017
【図１６】
2016025747.tif 000018