(57)【要約】      （修正有）【課題】負荷の変動に迅速に応答することが出来る電源回路とその制御方法を提供する。【解決手段】電源回路は入力電圧が印加される入力端子と出力電圧を供給する出力端子の間に主電流路が接続されるスイッチングトランジスタを有する。スイッチングトランジスタのオン／オフをパルス幅変調（ＰＷＭ）で制御する駆動信号を出力する駆動回路２４を有する。出力電圧と参照電圧を比較して、その差分値を出力する誤差算出回路２０を有する。誤差算出回路の差分値から制御値を生成して出力する補償回路２１を有する。負荷電流のフィードバック電流と制御値を比較し、その比較結果を示す信号を出力する比較回路２２を有する。誤差算出回路が出力する誤差値と所定の閾値を比較し、誤差値が閾値を超えた時に制御信号を出力する判定回路３０を有する。制御信号に応答して、スイッチングトランジスタに供給する駆動信号の周波数を上昇させる制御回路を備える。【選択図】図１
2016046893.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が印加される入力端子と出力電圧を供給する出力端子の間に主電流路が接続されるスイッチングトランジスタと、
前記スイッチングトランジスタのオン／オフをパルス幅変調で制御する駆動信号を出力する駆動回路と、
前記出力電圧と参照電圧を比較して、その差分値を出力する誤差算出回路と、
前記誤差算出回路の差分値から制御値を生成して出力する補償回路と、
負荷電流のフィードバック電流と前記制御値を比較し、その比較結果を示す信号を出力する比較回路と、
前記誤差算出回路が出力する誤差値と所定の閾値を比較し、前記誤差値が前記閾値を超えた時に制御信号を出力する判定回路と、
前記制御信号に応答して、前記スイッチングトランジスタに供給する駆動信号の周波数を上昇させる制御回路と、
を具備することを特徴とする電源回路。
【請求項２】
クロック信号を生成して出力するクロック生成回路と、
前記比較回路からの信号と前記クロック信号に応答するＲＳラッチ回路と、
を具備し、前記クロック生成回路が出力するクロック信号は前記制御回路によって制御されることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記駆動回路は前記ＲＳラッチ回路の出力に応答して前記駆動信号を出力することを特徴とする請求項２に記載の電源回路。
【請求項４】
出力電圧と参照電圧を比較し、駆動信号によりオン／オフが制御されるスイッチングトランジスタのオン時間をパルス幅変調で制御して前記出力電圧が前記参照電圧に等しくなるように制御を行う電源回路の制御方法において、
前記出力電圧の変動が予め定めた閾値より大きくなった時に予め設定した時間内に前記スイッチングトランジスタに供給する駆動信号の周波数を上昇させることを特徴とする電源回路の制御方法。
【請求項５】
所定の期間内における前記出力電圧と前記参照電圧との誤差値の合計が前記予め定めた閾値より大きくなった時に前記スイッチングトランジスタに供給する駆動信号の周波数を上昇させることを特徴とする請求項４に記載の電源回路の制御方法。
【請求項６】
所定時間が経過した時に、前記駆動信号の周波数を元の周波数に戻すことを特徴とする請求項４または５に記載の電源回路の制御方法。
【請求項７】
前記駆動信号の周波数を段階的に上昇させることを特徴とする請求項４から６のいずれか一項に記載の電源回路の制御方法。
【請求項８】
前記駆動信号の周波数を上昇させる時に、周波数を上昇させる直前の前記駆動信号のオン時間と、周波数を上昇させた後の最初の駆動信号のオン時間に周波数を上昇させた倍率を掛け合せた値とが同じになるように、前記周波数を切り替えた後の最初の駆動信号のオン時間を制御することを特徴とする４から７のいずれか一項に記載の電源回路の制御方法。
【請求項９】
前記駆動信号の立上りを制御するクロック信号を生成するクロック生成回路を備え、前記出力電圧の変動が予め定めた閾値より大きくなったタイミングに同期させて前記クロック信号の位相をシフトすることを特徴とする請求項４から８のいずれか一項に記載の電源回路の制御方法。
【請求項１０】
所定の補償係数に従って前記誤差値に基づいて前記駆動信号のオン時間を制御する制御値を生成する補償回路を備え、前記駆動信号の周波数を上昇させる時に前記補償係数を応答を加速する補償係数に切り替えることを特徴とする請求項５に記載の電源回路の制御方法。
【請求項１１】
前記出力電圧が最下点または最上点に達したとき前記補償係数を加速を緩和する補償係数に切り替えることを特徴とする請求項１０に記載の電源回路の制御方法。
【請求項１２】
入力電圧が印加される入力端子と出力電圧を供給する出力端子の間に主電流路が接続されるスイッチングトランジスタと、
前記出力電圧と参照電圧を比較して、その差分値を出力する誤差算出回路と、
前記誤差算出回路の差分値から制御値を生成して出力する補償回路と、
前記主電流路に流れる電流のフィードバック電流と前記制御値を比較し、その比較結果を示す信号を出力する比較回路と、
周波数が可変のクロック信号を出力するクロック生成回路と、
前記比較回路の出力信号と前記クロック信号に応答してＰＷＭ信号を生成するＲＳラッチ回路と、
前記ＲＳラッチ回路の出力に応答して前記スイッチングトランジスタのオン／オフを制御する駆動信号を出力する駆動回路と、
を具備する電源回路の制御方法において、前記クロック生成回路のクロック信号の周波数を変更した場合に、周波数を変更する前と周波数を変更した後の前記フィードバック電流の平均値が等しくなるように周波数を変更した後の前記制御値を設定することを特徴とする電源回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、電源回路とその制御方法に関する。
【背景技術】
【０００２】
入力端子と出力端子間に主電流路が接続されたスイッチングトランジスタのオン／オフの比率（Ｄｕｔｙ）をＰＷＭ信号で制御して所望の出力電圧を出力するＰＷＭ制御の電源回路が知られている。ＰＷＭ制御においては、負荷に供給される出力電圧は、スイッチングトランジスタのオン／オフの比率（Ｄｕｔｙ）によって制御されるが、負荷変動に対する応答性はスイッチングトランジスタのスイッチング周波数によって制限される為、改善の余地がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１１０１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、負荷の変動に迅速に応答することが出来る電源回路とその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、電源回路は入力電圧が印加される入力端子と出力電圧を供給する出力端子の間に主電流路が接続されるスイッチングトランジスタを有する。前記スイッチングトランジスタのオン／オフを制御する駆動信号を出力する駆動回路を有する。前記出力電圧と参照電圧を比較して、その差分値を出力する誤差算出回路を有する。前記誤差算出回路の差分値から制御値を生成して出力する補償回路を有する。負荷電流のフィードバック電流と前記制御値を比較し、その比較結果を示す信号を出力する比較回路を有する。前記誤差算出回路が出力する誤差値と所定の閾値を比較し、前記誤差値が前記閾値を超えた時に制御信号を出力する判定回路を有する。前記制御信号に応答して、前記スイッチングトランジスタに供給する駆動信号の周波数を上昇させる制御回路とを備える電源回路が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態の電源回路の構成を示す図である。
【図２】図２は、第２の実施形態の電源回路の制御方法を説明する為の図である。
【図３】図３は、第２の実施形態の電源回路の制御方法のフローを示す図である。
【図４】図４は、シミュレーション結果を示す図である。
【図５】図５は、第３の実施形態の電源回路の制御方法を説明する為の図である。
【図６】図６は、第３の実施形態の電源回路の制御方法のフローを示す図である。
【図７】図７は、第４の実施形態の電源回路の制御方法のフローを示す図である。
【図８】図８は、第５の実施形態の電源回路の制御方法を説明する為の図である。
【図９】図９は、第６の実施形態の電源回路の制御方法を説明する為の図である。
【図１０】図１０は、第６の実施形態の電源回路の制御方法の原理を説明する為の図である。
【図１１】図１１は、第７の実施形態の電源回路の制御方法を説明する為の図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる電源回路とその制御方法を詳細に説明する。なお、これら実施形態により本発明が限定されるものではない。
【０００８】
（第１の実施形態）
図１は、第１の実施形態の電源回路の構成を示す図である。本実施形態の電源回路は、入力端子１を有する。入力端子１には、直流電圧Ｖｉｎを供給する入力電圧源１０が接続される。入力端子１には、第１のスイッチングトランジスタ１２のソース電極が接続される。第１のスイッチングトランジスタ１２のドレイン電極は端子２に接続される。第１のスイッチングトランジスタ１２のゲート電極は、駆動回路２４に接続される。第１のスイッチングトランジスタ１２は、駆動回路２４からの駆動信号によってオン／オフが制御される。第１のスイッチングトランジスタ１２の主電流路であるソース・ドレイン路は入力端子１と出力端子３との間に接続される。
【０００９】
第２のスイッチングトランジスタ１３のドレイン電極が第１のスイッチングトランジスタ１２のドレイン電極に接続される。第２のスイッチングトランジスタ１３のソース電極は、接地される。第２のスイッチングトランジスタ１３のゲート電極は、駆動回路２４に接続される。第２のスイッチングトランジスタ１３は、駆動回路２４からの駆動信号により、第１のスイッチングトランジスタ１２に対して相補的にオン／オフが制御される。
【００１０】
端子２には、インダクタンス１４の一端が接続される。インダクタンス１４の他端は、出力端子３に接続される。出力端子３には、平滑コンデンサ１５の一端が接続される。平滑コンデンサ１５の他端は接地される。出力端子３には、負荷１６が接続される。出力端子３の直流出力電圧Ｖｏｕｔが、負荷１６に供給される。
【００１１】
出力電圧Ｖｏｕｔは、フィードバックループ１８を介して誤差算出回路２０に供給される。誤差算出回路２０には、所定の参照電圧Ｖｒｅｆが供給される。誤差算出回路２０は、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆを比較し、誤差値ｅｒｒｏｒを出力する。誤差値ｅｒｒｏｒは、補償回路２１に供給される。補償回路２１は、誤差算出回路２０の誤差値ｅｒｒｏｒを受け、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆに等しくなるようにＰＩＤ(Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｉｎｔｅｇｒａｌ  Ｄｅｒｉｖａｔｉｖｅ)制御を行い、その制御の為の制御値Ｉｃｔｒｌを生成して出力する。
【００１２】
制御値Ｉｃｔｒｌは、比較回路２２に供給される。比較回路２２には、インダクタンス電流ＩＬから得られるフィードバック電流Ｉｓｅｎｓｅがフィードバックループ１７を介して供給される。インダクタンス電流ＩＬは、電流センサ４によって検知されフィードバック電流Ｉｓｅｎｓｅとして、比較回路２２に供給される。電流センサ４は、例えば、インダクタンス１４に直列に接続された抵抗（図示せず）と、その抵抗に生じる電圧降下を検知する差動増幅器（図示せず）で構成される。インダクタンス電流ＩＬがインダクタンス１４を介して出力端子３に供給され出力電流Ｉｏｕｔとして負荷１６に供給される。従って、インダクタンス電流ＩＬを検知してフィードバック電流Ｉｓｅｎｓｅとして帰還させることにより、負荷電流、すなわち出力電流Ｉｏｕｔを検知することが出来る。
【００１３】
比較回路２２は、フィードバック電流Ｉｓｅｎｓｅを制御値Ｉｃｔｒｌと比較し、フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｔｒｌより大きくなった時にリセット信号ＲｅｓｅｔをＲＳラッチ回路２３に供給する。
【００１４】
誤差算出回路２０からの誤差値ｅｒｒｏｒは、判定回路３０に供給される。判定回路３０は、出力電圧Ｖｏｕｔが継続して低下しているか、あるいは、継続して上昇しているかを判定する。例えば、判定回路３０は、メモリ回路（図示せず）を有しており、直前の５サイクル分の誤差値ｅｒｒｏｒを保持する。また、例えば、判定回路３０は、誤差値ｅｒｒｏｒの合計値と所定の閾値を比較する比較回路（図示せず）を有する。５サイクル分の誤差値ｅｒｒｏｒの合計値が所定の閾値より大きくなった場合に、出力電圧Ｖｏｕｔが、継続して低下している、あるいは、継続して上昇していると判断し、その情報をイネーブル信号ｅｎａｂｌｅとして有限オートマトン３１に供給する。
【００１５】
有限オートマトン３１は、判定回路３０からのイネーブル信号ｅｎａｂｌｅに応じて、クロック生成回路３２の周波数を切り替える構成を有する。すなわち、例えば、出力電圧Ｖｏｕｔが継続的に低下、または、上昇する場合には、クロック生成回路３２が出力するクロック信号ＣＬＫの周波数を上昇させ、例えば、２倍の周波数に切り替える制御を行う。そして、予め設定した時間が経過した時に、クロック生成回路３２のクロック信号ＣＬＫの周波数を元の周波数に戻す制御を行う。
【００１６】
クロック生成回路３２は、例えば、リングオシレータ（図示せず）とカウンタ（図示せず）を有する。カウンタのカウント値を適宜設定することにより、クロック生成回路３２のクロック信号ＣＬＫの立上りと立下りを制御することが出来る。例えば、リングオシレータの基準クロック信号（図示せず）のゼロ番目のカウント値で立上り、Ｎ番目のカウント値で立下がるクロック信号ＣＬＫを生成する構成とすることが出来る。尚、外部から供給される基準周波数の信号（図示せず）を用いる構成であっても良い。
【００１７】
有限オートマトン３１は、補償回路２１に接続される。例えば、有限オートマトン３１の制御により補償回路２１の補償係数を強制的に書き換えることが出来る。
【００１８】
クロック生成回路３２のクロック信号ＣＬＫがＲＳラッチ回路２３のセット入力端子Ｓに供給される。これにより、ＲＳラッチ回路２３は比較回路２２のリセット信号Ｒｅｓｅｔでリセットされ、クロック生成回路３２のクロック信号ＣＬＫでセットされるＰＷＭ信号を出力端子Ｑから出力する。
【００１９】
ＲＳラッチ回路２３からのＰＷＭ信号は、駆動回路２４に供給される。駆動回路２４は、ＲＳラッチ回路２３からのＰＷＭ信号に応答し、駆動信号を第１のスイッチングトランジスタ１２と第２のスイッチングトランジスタ１３のゲート電極に供給する。第１のスイッチングトランジスタ１２と第２のスイッチングトランジスタ１３は、相補的にオン／オフが制御される。第１のスイッチングトランジスタ１２がオンの時、出力電圧Ｖｏｕｔを上昇させる状態となる。すなわち、第１のスイッチングトランジスタ１２がオンの時間、すなわち、Ｄｕｔｙが大きい時、出力電圧Ｖｏｕｔを上昇させる制御となる。
【００２０】
本実施形態によれば、出力電圧Ｖｏｕｔが継続的に上昇、あるいは、継続的に低下する場合に、第１のスイッチングトランジスタ１２と第２のスイッチングトランジスタ１３に供給される駆動信号の周波数を上昇させることが出来る構成を有する。すなわち、出力電圧Ｖｏｕｔの継続的な変動に応答して、ＰＷＭ信号を生成するＲＳラッチ回路２３に供給されるクロック信号ＣＬＫの周波数を上昇させることが出来る。これにより、負荷の状態を示すフィードバック電流Ｉｓｅｎｓｅと制御値Ｉｃｔｒｌの比較動作の回数を増やすことが出来る為、負荷が急激に変動した場合においても、その変動に対応できる出力電圧Ｖｏｕｔの制御を行うことが出来る。また、定常状態においては、第１のスイッチングトランジスタ１２と第２のスイッチングトランジスタ１３のスイッチング周波数は低い状態とすることが出来る為、第１のスイッチングトランジスタ１２と第２のスイッチングトランジスタ１３のスイッチング動作に伴う消費電力を低減することが出来る。
【００２１】
（第２の実施形態）
図２は、第２の実施形態の電源回路の制御方法を説明する為の図である。上段は、出力電圧Ｖｏｕｔを示す。下段は、ＰＷＭ信号を示す。ＰＷＭ信号は、クロック生成回路３２のクロック信号ＣＬＫに応じて周波数が変動する為、クロック信号ＣＬＫの状態を示す。
【００２２】
出力電圧Ｖｏｕｔが継続的に低下すると、タイミングｔ０でクロック生成回路３２のクロック信号ＣＬＫの周波数を、例えば、２倍に上昇させる。この制御は、誤差算出回路２０からの誤差値ｅｒｒｏｒの直近の５サイクル分の合計値が、所定の閾値を超えたことを判定回路３０が検知した場合に行われる。すなわち、直近の５サイクル分の時間における誤差値ｅｒｒｏｒと所定の閾値を比較することにより、出力電圧Ｖｏｕｔが継続的に低下したか否かを判断する。この制御は、判定回路３０からの信号ｅｎａｂｌｅに応答して、有限オートマトン３１の制御の下で行われる。また、クロック信号ＣＬＫの周波数を上昇させる制御は、判定回路３０が出力電圧Ｖｏｕｔの継続的な低下を判定したタイミングｔ０で行われる。すなわち、クロック信号ＣＬＫの位相をシフトさせ、周波数が２倍になった最初のクロック信号２００をタイミングｔ０で立上げる制御を行う。例えば、タイミングｔ０でクロック生成回路３２のカウンタのカウント値をリセットし、クロック生成回路３２がタイミングｔ０で最初のクロック信号２００を出力させる。周波数が２倍に切り替えられた周波数を即時に立上げる制御を行うことにより出力電圧Ｖｏｕｔの継続的な変動に対して迅速に対応させることが出来る為、出力電圧Ｖｏｕｔの変動を抑制することが出来る。クロック生成回路３２からのクロック信号ＣＬＫに応答して、ＰＷＭ信号がＲＳラッチ回路２３から出力される。
【００２３】
所定の時間が経過したタイミングｔ１で、クロック生成回路３２のクロック信号ＣＬＫの周波数は、元の周波数に戻される。元の周波数に戻された最初のクロック信号２０１は、例えば、タイミングｔ１から所定の時間経過したタイミングで立上げる制御を行う。例えば、タイミングｔ１において、クロック生成回路３２のカウンタ値を切替後のクロック信号ＣＬＫを生成する為のクロック生成回路３２のカウント値の１／２の値にセットする。これにより、切替後のクロック周波数の１／２の周期のタイミングで、新たに設定された周波数の最初のクロック信号２０１を立上げることが出来る。これにより、クロック周波数の切替を円滑に行うことが出来る。
【００２４】
図３は、第２の実施形態の制御方法のフローを示す図である。負荷が重負荷状態となり、出力電圧Ｖｏｕｔが低下する場合の制御を例として説明する。出力電圧Ｖｏｕｔが継続的に低下したか否かを判定する（Ｓ３０１）。この判定は、例えば、判定回路３０において、誤差算出回路２０からの誤差値ｅｒｒｏｒの直近の５サイクル分の合計値を所定の閾値と比較することにより行われる。出力電圧Ｖｏｕｔの継続的な低下がない場合には、その状態を維持する。
【００２５】
出力電圧Ｖｏｕｔが継続的に低下した場合、クロック生成回路３２のクロック信号ＣＬＫの周波数を上昇させる（Ｓ３０２）。例えば、クロック信号ＣＬＫの周波数を２倍にする。所定時間経過した段階（Ｓ３０３）で、クロック生成回路３２のクロック信号ＣＬＫの周波数を元の周波数に戻す（Ｓ３０４）。所定時間は、例えば、クロック生成回路３２のクロック周波数を上げるステップ（Ｓ３０２）において、有限オートマトン３１に設けられたタイマー（図示せず）で設定することが出来る。
【００２６】
クロック信号ＣＬＫの周波数を元に戻した状態での制御を維持する（Ｓ３０５）。
【００２７】
尚、出力電圧Ｖｏｕｔが継続的に上昇した場合にも、同様に適用することが出来る。出力電圧Ｖｏｕｔが継続的に上昇する場合には、例えば、誤差値ｅｒｒｏｒは継続的に負の値となる。従って、同様に、直近の５サイクル分の誤差値ｅｒｒｏｒの合計値と所定の閾値との比較により、継続的な出力電圧Ｖｏｕｔの上昇を検知することが可能である。
【００２８】
また、クロック信号ＣＬＫの周波数を元の周波数に戻す制御（Ｓ３０４）は、誤差値ｅｒｒｏｒが継続的にゼロとなった場合に、行っても良い。出力電圧Ｖｏｕｔの変動が収束した場合には、誤差値ｅｒｒｏｒが継続的にゼロになる為、クロック信号ＣＬＫの周波数を元の周波数に戻すタイミングとして用いることが出来る。すなわち、所定時間経過したか否かの判断（Ｓ３０３）に代え、誤差値ｅｒｒｏｒが継続的にゼロか否かを判断して、クロック信号ＣＬＫを元の周波数に戻す制御を行うことが出来る。
【００２９】
図４は、本実施形態の効果を示す図である。負荷変動を与えた場合の出力電圧Ｖｏｕｔのシミュレーション結果を示す。クロック信号ＣＬＫの周波数を上昇させない、従前の制御の場合を点線（ｉ）で示す。同図に実線で示す（ｉｉ）が、本実施形態の制御方法による制御の場合を示す。本実施形態によれば、継続的な出力電圧Ｖｏｕｔの低下が生じる場合にクロック信号ＣＬＫの周波数を上昇させる制御が行われる為、出力電圧Ｖｏｕｔの低下、従って、出力電圧Ｖｏｕｔのリップルが約１／５に抑制される。本実施形態により、負荷変動に伴う出力電圧Ｖｏｕｔの変動に対し迅速な対応が達成できることを示している。
【００３０】
（第３の実施形態）
図５は、第３の実施形態の電源回路の制御方法を説明する為の図である。本実施形態の制御方法においては、出力電圧Ｖｏｕｔが継続的に低下する場合に、クロック生成回路３２のクロック信号ＣＬＫの周波数を段階的に上昇させる制御を行う。すなわち、クロック信号ＣＬＫの周波数を上昇させるタイミングｔ０に加え、クロック信号ＣＬＫの周波数を更に上昇させる制御をタイミングｔ２で行う。例えば、タイミングｔ０で、クロック生成回路３２のクロック信号ＣＬＫの周波数を２倍に上昇させ、タイミングｔ２で、更に２倍、すなわち、当初の周波数に対して４倍に上昇させる制御を行う。これにより、フィードバック電流Ｉｓｅｎｓｅと制御値Ｉｃｔｒｌとの比較動作の回数が更に増えるため、負荷変動に対する応答性を更に高めることが出来る。尚、タイミングｔ２における判定回路３０における判定は、タイミングｔ０における制御と同様に、誤差算出回路２０の直近の誤差値ｅｒｒｏｒの５サイクル分の合計値を所定の閾値と比較し、その比較結果に応じて判定を行うことが出来る。
【００３１】
図６は、第２の実施形態の制御方法のフローを示す図である。負荷が重負荷状態となり、出力電圧Ｖｏｕｔが低下する場合の制御を例として説明する。出力電圧Ｖｏｕｔが継続的に低下したか否かを判定する（Ｓ６０１）。この判定は、例えば、判定回路３０において、誤差算出回路２０からの誤差値ｅｒｒｏｒの直近の５サイクル分の合計値を所定の閾値と比較することにより行われる。出力電圧Ｖｏｕｔの継続的な低下がない場合には、その状態を維持する。
【００３２】
出力電圧Ｖｏｕｔが継続的に低下した場合、クロック生成回路３２のクロック信号ＣＬＫの周波数を上昇させる（Ｓ６０２）。例えば、クロック信号ＣＬＫの周波数を２倍にする。
【００３３】
所定時間経過したタイミングで、出力電圧Ｖｏｕｔが更に継続的に低下しているか否かを判定する（Ｓ６０３）。出力電圧Ｖｏｕｔが継続的に低下している場合、クロック生成回路３２のクロック信号ＣＬＫの周波数を更に上昇させる（Ｓ６０４）。例えば、クロック信号ＣＬＫの周波数を更に２倍の周波数、従って、元の周波数の４倍の周波数に上昇させる。
【００３４】
所定時間が経過したか否かを判定する（Ｓ６０５）。所定時間を経過した場合には、クロック生成回路３２のクロック信号ＣＬＫの周波数をもとの周波数に戻す（Ｓ６０６）。所定時間は、例えば、クロック生成回路３２のクロック周波数を更に上げるステップ（Ｓ６０４）において、有限オートマトン３１に設けられたタイマー（図示せず）で設定することが出来る。クロック信号ＣＬＫの周波数を元に戻した状態での制御を維持する（Ｓ６０７）。
【００３５】
出力電圧Ｖｏｕｔが継続的に上昇する場合にも適用することが出来る。出力電圧Ｖｏｕｔが継続的に上昇する場合には、例えば、誤差値ｅｒｒｏｒは継続的に負の値となる。従って、同様に、直近の５サイクル分の誤差値ｅｒｒｏｒの合計値と所定の閾値との比較により、継続的な出力電圧Ｖｏｕｔの上昇を検知することが可能である。
【００３６】
（第４の実施形態）
図７は、第４の実施形態の電源回路の制御方法のフローを示す図である。本実施形態においては、出力電圧Ｖｏｕｔが継続的に低下した場合に、補償回路２１の補償係数を強制的に変更する制御を行う。
【００３７】
補償回路２１が出力する制御値Ｉｃｔｒｌは、例えば、次の式（１）で示される。
Ｉｃｔｒｌ［ｎ］＝Ｉｃｔｒｌ［ｎ−１］＋ａ×ｅｒｒｏｒ［ｎ］
＋ｂ×ｅｒｒｏｒ［ｎ−１］＋ｃ×ｅｒｒｏｒ［ｎ−２］
＋ｄ×ｅｒｒｏｒ［ｎ−３］    ・・・  （１）
ここで、ｅｒｒｏｒは誤差値、ａ、ｂ、ｃ及びｄは補償係数を示す。また、［ｎ］は、現在の値、［ｎ−１］は、一つ前のサイクルの値、［ｎ−２］は、２サイクル前の値、［ｎ−３］は３サイクル前の値であることを示している。
【００３８】
出力電圧Ｖｏｕｔが継続的に低下したか否かを判定する（Ｓ７０１）。判定の仕方は、既述の実施形態の場合と同様に行うことが出来る。例えば、判定回路３０において、誤差算出回路２０からの誤差値ｅｒｒｏｒの直近の５サイクル分の合計値を所定の閾値と比較することにより判定する。出力電圧Ｖｏｕｔの継続的な低下がない場合には、その状態を維持する（Ｓ７０７）。すなわち、補償係数は、変更しない。
【００３９】
出力電圧Ｖｏｕｔが継続的に低下した場合には、補償係数（ａ、ｂ、ｃ、ｄ）を変更し、応答を加速させる値に書き換える（Ｓ７０２）。例えば、制御値Ｉｃｔｒｌが大きい値になる係数に切り替える。制御値Ｉｃｔｒｌは、補償回路２１のＰＩＤ制御の為の制御値として生成される。制御値Ｉｃｔｒｌを大きくすることにより、ＰＩＤ制御を加速させることが出来る。補償係数（ａ、ｂ、ｃ、ｄ）を何種類かセットで用意しておき、判定回路３０の判定結果に応じて適宜選択して、補償回路２１の補償係数を書き換える構成としてもよい。例えば、通常動作状態での補償係数１、出力電圧Ｖｏｕｔの継続的な低下に対応する際の補償係数２、更に、出力電圧Ｖｏｕｔが最下点に達した後に設定される補償係数３の３つのセットを用意することが出来る。補償係数２が応答を最も加速させる値にセットされ、補償係数３はそれに続く値とすることが出来る。例えば、ステップ（Ｓ７０２）では、補償回路２１の補償係数（ａ、ｂ、ｃ、ｄ）を応答を最も加速させる補償係数２に書き換える。
【００４０】
出力電圧Ｖｏｕｔが最下点に達したか否かを判断する（Ｓ７０３）。例えば、デジタル化した出力電圧Ｖｏｕｔをサンプリングして記憶しておき、サンプリングした前の出力電圧Ｖｏｕｔの値と次にサンプリングした出力電圧Ｖｏｕｔの値を順次比較することにより、出力電圧Ｖｏｕｔが最下点に達したか否かを判断することが出来る。出力電圧Ｖｏｕｔの最下点の検出回路（図示せず）は、例えば、有限オートマトン３１に設けられる。
【００４１】
出力電圧Ｖｏｕｔが最下点に達した時に、応答を緩和させる補償係数に切替える（Ｓ７０４）。例えば、補償回路２１の補償係数を、補償係数３に書き換える。尚、ステップ（Ｓ７０４）において、補償係数の切替と共に、終了時間を設定する。例えば有限オートマトン３１に設けられたタイマー（図示せず）で設定することが出来る。所定の設定時間が経過した時（Ｓ７０５）に、補償回路２１の補償係数を元に戻す（Ｓ７０６）。すなわち、定常状態の補償係数１に書き換える。補償係数を元に戻した状態での制御を維持する（Ｓ７０７）。また、ステップ（Ｓ７０４）及びステップ（Ｓ７０５）を無くし、出力電圧Ｖｏｕｔが、ステップ（Ｓ７０３）で最下点に達したことを検知した時に、補償係数を元に戻す、すなわち、補償係数１に書き換える制御（Ｓ７０６）を行うことも可能である。
【００４２】
本実施形態による制御方法によれば、出力電圧Ｖｏｕｔが継続的に低下した場合に、補償回路２１の補償係数を、応答を加速する補償係数に切り替える制御を行う。例えば、本実施形態による補償係数の書き換えの制御は、既述の実施形態の制御、すなわち、出力電圧Ｖｏｕｔが継続的に低下した時にクロック信号ＣＬＫの周波数を高くする制御と併用する。クロック信号ＣＬＫを上昇させる制御と補償係数を変更する制御を併用することにより、負荷の急激な変動に対応させることが出来る。例えば、応答を加速させる為に制御値Ｉｃｔｒｌを大きな値に設定しても、クロック信号ＣＬＫの周波数を増やすことにより制御値Ｉｃｔｒｌとフィードバック電流Ｉｓｅｎｓｅとの比較の回数を増やすことが出来る為、負荷変動に対する応答速度を速めることが出来る。
【００４３】
出力電圧Ｖｏｕｔが継続的に上昇する場合にも適用することが出来る。出力電圧Ｖｏｕｔが継続的に上昇する場合には、例えば、誤差値ｅｒｒｏｒは継続的に負の値となる。従って、同様に、直近の５サイクル分の誤差値ｅｒｒｏｒの合計値と所定の閾値との比較により、継続的な出力電圧Ｖｏｕｔの上昇を検知することが可能である。出力電圧Ｖｏｕｔが継続的に上昇する場合は、出力電圧Ｖｏｕｔが最下点に達したか否かの判断（Ｓ７０３）に代え、出力電圧Ｖｏｕｔが最上点に達したか否かによって制御を行う。
【００４４】
（第５の実施形態）
図８は、第５の実施形態の電源回路の制御方法を説明する為の図である。本実施形態は、クロック信号ＣＬＫの周波数を上昇させる制御を行う場合の制御値Ｉｃｔｒｌの設定方法である。同図において、ライン８０は、制御値Ｉｃｔｒｌ１を示す。実線８４は、フィードバック電流Ｉｓｅｎｓｅを示す。制御値Ｉｃｔｒｌ１を、インダクタンス１４のインダクタンスの値に応じてインダクタ電流ＩＬが減少する傾きに合わせる値に補正（以降、スロープ補正という）することにより、ノイズに強い制御を行う技術が知られている。点線（８２、８３）で示すラインは、そのスロープ補正された制御値のラインを示す。上側のポイント（８０１、８０３）は、フィードバック電流Ｉｓｅｎｓｅがスロープ補正された制御値に達するポイントを示す。フィードバック電流Ｉｓｅｎｓｅの下側のポイント（８００、８０２、８０４）は、ＲＳラッチ回路２３のセット入力端子Ｓに供給されるクロック信号ＣＬＫにより制御される。
【００４５】
ライン８１は、クロック信号ＣＬＫの周波数を２倍に上昇する制御を行った場合の制御値Ｉｃｔｒｌ２を示す。同様に、点線（８５、８６）は、スロープ補正された制御値を示す。上側のポイント（８１０、８１２）は、フィードバック電流Ｉｓｅｎｓｅがスロープ補正された制御値に達するポイントを示す。フィードバック電流Ｉｓｅｎｓｅの下側のポイント（８１１、８１３）は、ＲＳラッチ回路２３のセット入力端子Ｓに供給される新たなクロック信号ＣＬＫ、すなわち、周波数が２倍に上昇したクロック信号ＣＬＫにより制御される。
【００４６】
原理については後述するが、クロック信号ＣＬＫの周波数を、例えば、２倍に上昇させる制御を行う場合は、クロック信号ＣＬＫの周波数を上昇させる前のフィードバック電流Ｉｓｅｎｓｅのピーク値、すなわち、ポイント８０３の値が２×Ａ、制御値Ｉｃｔｒｌ１とポイント８０３の差が２×Ｂの場合、クロック信号ＣＬＫの周波数を２倍に上昇させた場合の制御値Ｉｃｔｒｌ２の値を、制御値Ｉｃｔｒｌ１よりも（Ａ＋Ｂ）だけ低い値に設定する。これにより、クロック信号ＣＬＫの周波数の切替前と切替後の制御におけるフィードバック電流Ｉｓｅｎｓｅの平均値を等しくすることが出来る。この為、クロック信号ＣＬＫの切替に伴う出力電圧Ｖｏｕｔのリップルを抑制することが出来る。尚、フィードバック電流Ｉｓｅｎｓｅのピーク値、あるいは振幅、すなわち４×Ａの値は、例えば、フィードバック電流Ｉｓｅｎｓｅを有限オートマトン３１に供給し、有限オートマトン３１に設けられるＡＤコンバータ（図示せず）と演算回路（図示せず）により求める構成とすることが出来る。
【００４７】
（第６の実施形態）
図９は、第６の実施形態の電源回路の制御方法を説明する為の図である。本実施形態は、クロック信号ＣＬＫの周波数を減少させ、例えば、元の周波数に戻す制御を行う場合の制御値Ｉｃｔｒｌの設定方法である。同図において、ライン９０は、制御値Ｉｃｔｒｌ３を示す。実線９４は、フィードバック電流Ｉｓｅｎｓｅを示す。点線（９２、９３）は、スロープ補償を行った制御値を示す。上側のポイント（９０１、９０３）は、フィードバック電流Ｉｓｅｎｓｅがスロープ補正された制御値に達するポイントを示す。フィードバック電流Ｉｓｅｎｓｅの下側のポイント（９００、９０２、９０４）は、ＲＳラッチ回路２３のセット入力端子Ｓに供給されるクロック信号ＣＬＫにより制御される。
【００４８】
ライン９１は、クロック信号ＣＬＫの周波数を１／２に減少させる制御を行った場合の制御値Ｉｃｔｒｌ４示す。同様に、点線（９５、９６）は、スロープ補正された制御値を示す。上側のポイント（９１０、９１２）は、フィードバック電流Ｉｓｅｎｓｅがスロープ補正された制御値に達するポイントを示す。フィードバック電流Ｉｓｅｎｓｅの下側のポイント（９１１、９１３）は、ＲＳラッチ回路２３のセット入力端子Ｓに供給される新たなクロック信号ＣＬＫ、すなわち、周波数が１／２に減少したクロック信号ＣＬＫにより制御される。
【００４９】
同様に原理については後述するが、クロック信号ＣＬＫの周波数を、例えば、１／２に減少させる制御を行う場合は、クロック信号ＣＬＫの周波数を減少させる前のフィードバック電流Ｉｓｅｎｓｅのピーク値、すなわち、ポイント９０１の値が２×Ｃ、制御値Ｉｃｔｒｌ３とポイント９０１の差がＤの場合、クロック信号ＣＬＫの周波数を１／２に減少させた場合の制御値Ｉｃｔｒｌ４の値を、制御値Ｉｃｔｒｌ１よりも（Ｃ＋Ｄ）だけ高い値に設定する。これにより、クロック信号ＣＬＫの周波数の切替前と切替後の制御におけるフィードバック電流Ｉｓｅｎｓｅの平均値を等しくすることが出来る。これにより、クロック信号ＣＬＫの切替に伴う出力電圧Ｖｏｕｔのリップルの発生を抑制することが出来る。
【００５０】
図１０は、第５の実施形態の制御方法の原理を説明する為の図である。図９に対応する箇所には、同一の符号を付している。ポイント９００、ポイント９０１及びポイント９０２で示す三角形が、クロック信号ＣＬＫを切り替える前のフィードバック電流Ｉｓｅｎｓｅの波形に相当する。同様に、ポイント９１１、ポイント９１２及びポイント９１３で示す三角形が、クロック信号ＣＬＫの周波数を切換え、周波数を１／２に減少させた場合のフィードバック電流Ｉｓｅｎｓｅに相当する。
【００５１】
ポイント９００からポイント９０２までの距離と、ポイント９１１からポイント９１３までの距離は、夫々、クロック信号ＣＬＫによって制御される。クロック信号ＣＬＫの周波数を１／２の周波数に切り替えた場合には、その距離は２倍になる。この為、ポイント９００、ポイント９０１及びポイント９０２で示す三角形とポイント９１１、ポイント９１２及びポイント９１３で示す三角形は、辺の長さが１対２の相似形となる。周波数を切り替えた後の制御値Ｉｃｔｒｌ４を、周波数を切り替える前の制御値Ｉｃｔｒｌ３に対して（Ｃ＋Ｄ）分大きい値に設定することにより、フィードバック電流Ｉｓｅｎｓｅの平均値を示すライン１０００は、一致する。すなわち、クロック信号ＣＬＫの周波数を切り替える前と切り替えた後のフィードバック電流Ｉｓｅｎｓｅの平均値を等しくすることが出来る。これにより、クロック信号ＣＬＫの周波数を切り替えることにより生じる出力電圧Ｖｏｕｔのリップルを抑制することが出来る。図８の実施形態、すなわち、クロック信号ＣＬＫの周波数を高める制御の場合についても同様の原理である。
【００５２】
（第７の実施形態）
図１１は、第７の実施形態の電源回路の制御方法を説明する為の図である。本実施形態によれば、出力電圧Ｖｏｕｔが継続的に低下した場合に、スイッチングトランジスタに供給するクロック信号ＣＬＫの周波数を変更すると共に、ＰＷＭ信号のオン時間を変更する制御を行う。
【００５３】
図１１において、タイミングｔ０は、出力電圧Ｖｏｕｔが継続的に低下したと判定され、クロック信号ＣＬＫの周波数を、例えば２倍の周波数に変更するタイミングである。本実施形態においては、周波数を切り替える制御が行われた最初のＰＷＭ信号１０１のオン時間Ｔ２が、切替前のＰＷＭ信号１００のオン時間Ｔ１の１／２になるように制御される。すなわち、周波数を切り替えた前後のＰＷＭ信号のオン時間と周波数の倍率を掛け合せた値が一定になるように制御する。これにより、クロック信号ＣＬＫの周波数の切替による出力電圧Ｖｏｕｔのリップルの変動が抑制される。クロック信号ＣＬＫの周波数の切替の前後のインダクタンス電流ＩＬの平均値の変動が抑えられることによる。尚、クロック信号ＣＬＫの周波数が切り替えられた際の最初のＰＷＭ信号１０１のオン時間Ｔ２は、クロック生成回路３２に設けられるカウンタ（図示せず）により制御される。すなわち、最初のＰＷＭ信号１０１は、ＲＳラッチ回路２３から供給する代わりに、例えば、クロック生成回路３２から直接、駆動回路２４に供給する。最初のＰＷＭ信号１０１以降のＰＷＭ信号１０２は、ＲＳラッチ回路２３から供給する。すなわち、クロック信号ＣＬＫによってセットされ、比較回路２２の出力信号によってリセットされるＰＷＭ信号が駆動回路２４に供給される。
【００５４】
タイミングｔ１は、クロック信号ＣＬＫの周波数を元の周波数に戻すタイミングである。例えば、２倍の周波数に上昇させたクロック信号ＣＬＫの周波数を、元の周波数のクロック信号ＣＬＫに戻すタイミングである。タイミングｔ１では、クロック信号ＣＬＫの周波数を切り替える制御が行われた最初のＰＷＭ信号１１１のオン時間Ｔ５が、切替前のＰＷＭ信号１１０のオン時間Ｔ３の２倍になるように制御される。すなわち、周波数を切り替えた前後のＰＷＭ信号のオン時間と周波数の倍率を掛け合せた値が一定になるように制御する。また、ＰＷＭ信号１１１が立上るまでの時間Ｔ４は、前記元の周波数の周期からＴ５を引いた値に設定される。この設定は、クロック生成回路３２に設けられるカウンタにより行われる。これにより、クロック信号ＣＬＫの周波数の切替による出力電圧Ｖｏｕｔのリップルが抑制される。クロック信号ＣＬＫの周波数の切替の前後のインダクタンス電流ＩＬの平均値の変動が抑制されることによる。クロック信号ＣＬＫの周波数切替後の最初のＰＷＭ信号１１１以降のＰＷＭ信号１１２は、ＲＳラッチ回路２３から供給する。すなわち、クロック信号ＣＬＫによってセットされ、比較回路２２の出力信号によってリセットされるＰＷＭ信号が駆動回路２４に供給される。
【００５５】
本実施形態によれが、クロック信号ＣＬＫの周波数の切替が行われた直後のＰＷＭ信号のオン時間が、周波数切替前のＰＷＭ信号のオン時間に応じて設定される。これにより、クロック信号ＣＬＫの切替に伴って生じる出力電圧Ｖｏｕｔのリップルを抑制することが出来る。
【００５６】
出力電圧Ｖｏｕｔが継続的に低下する場合を例に説明したが、出力電圧Ｖｏｕｔが継続的に上昇する場合の制御についても同様に適用することが出来る。例えば、軽負荷になった場合に出力電圧Ｖｏｕｔの継続的な上昇が生じる。出力電圧Ｖｏｕｔが継続的に上昇する場合には、例えば、誤差値ｅｒｒｏｒは継続的に負の値となる。従って、同様に、直近の５サイクル分の誤差値ｅｒｒｏｒの合計値と所定の閾値との比較により、継続的な出力電圧Ｖｏｕｔの上昇を検知することが可能である。
【００５７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５８】
１  入力端子、２  端子、３  出力端子、４  電流センサ、１０  入力電圧源、１２  第１のスイッチングトランジスタ、１３  第２のスイッチングトランジスタ、１４  インダクタンス、１５  平滑コンデンサ、１６  負荷、２０  誤差算出回路、２１  補償回路、２２  比較回路、２３  ＲＳラッチ回路、２４  駆動回路、３０  判定回路、３１  有限オートマトン、３２  クロック生成回路。
【図１】
2016046893.tif 000003
【図２】
2016046893.tif 000004
【図３】
2016046893.tif 000005
【図４】
2016046893.tif 000006
【図５】
2016046893.tif 000007
【図６】
2016046893.tif 000008
【図７】
2016046893.tif 000009
【図８】
2016046893.tif 000010
【図９】
2016046893.tif 000011
【図１０】
2016046893.tif 000012
【図１１】
2016046893.tif 000013