(57)【要約】【課題】インターリーブを使用したデータ送受信処理において、同期信号に誤りが発生した場合であっても同期状態を維持し、データの復元が不可能となるエラーの発生頻度を下げることを目的とする。【解決手段】データ送受信システムは、送信装置と、受信装置との間でインターリーブを使用して通信を行い、前記送信装置は、所定の識別データを含む同期信号を付加したデータを送信し、前記受信装置は、受信されたデータに含まれる前記同期信号を抽出し、前記抽出した前記同期信号が、予め設定されている複数の符号列のいずれとも一致しない場合は、前記抽出した前記同期信号を、前記複数の符号列のうち、前記抽出した前記同期信号からの符号語間距離が最少となる符号列に訂正し、前記訂正された前記同期信号に含まれる前記識別データにより、前記受信されたデータを格納する記憶手段を識別することで上記課題を解決する。【選択図】図９
2016092632.tif 000002
【特許請求の範囲】
【請求項１】
送信装置と、受信装置とを有し、インターリーブを使用して通信を行うデータ送受信システムであって、
前記送信装置は、
所定の識別データを含む同期信号を付加したデータを送信し、
前記受信装置は、
受信されたデータに含まれる前記同期信号を抽出し、
前記抽出した前記同期信号が、予め設定されている複数の符号列のいずれとも一致しない場合は、前記抽出した前記同期信号を、前記複数の符号列のうち、前記抽出した前記同期信号からの符号語間距離が最少となる符号列に訂正し、
前記訂正された前記同期信号に含まれる前記識別データにより、前記受信されたデータを格納する記憶手段を識別するデータ送受信システム。
【請求項２】
前記送信装置は、前記同期信号のサイズを変更する手段を有し、
前記受信装置は、予め設定されている前記複数の符号列のサイズを変更する手段を有する請求項１記載のデータ送受信システム。
【請求項３】
前記送信装置及び前記受信装置は、前記記憶手段に格納するデータサイズを変更する手段を有する請求項１記載のデータ送受信システム。
【請求項４】
前記受信装置は、
前記抽出した前記同期信号の位置と、前記同期信号の受信が期待される期待位置とを比較し、一致していない場合は、前記抽出した前記同期信号の直後に配置されたデータを前記記憶手段に格納するアドレスを、前記期待位置の直後のデータを格納すべきアドレスに変更する請求項１乃至３のいずれか一項に記載のデータ送受信システム。
【請求項５】
前記受信装置は、
前記比較を行って一致していない回数をカウントし、カウントした値が所定の閾値を超えた場合に、前記変更を行う請求項４に記載のデータ送受信システム。
【請求項６】
送信装置と、受信装置とを有し、インターリーブを使用して通信を行うデータ送受信システムの送信装置であって、
予め設定されている複数の符号列のうち、前記受信装置において受信されたデータを格納する記憶手段を識別するための識別データを同期信号に付加したデータを送信する送信装置。
【請求項７】
送信装置と、受信装置とを有し、インターリーブを使用して通信を行うデータ送受信システムの受信装置であって、
受信されたデータに含まれる同期信号を抽出し、
前記抽出した前記同期信号が、予め設定されている複数の符号列のいずれとも一致しない場合は、前記抽出した前記同期信号を、前記複数の符号列のうち、前記抽出した前記同期信号からの符号語間距離が最少となる符号列に訂正し、
前記訂正された前記同期信号に含まれる識別データにより、前記受信されたデータを格納する記憶手段を識別する受信装置。
【請求項８】
送信装置との間でインターリーブを使用して通信を行う受信装置が、
受信されたデータに含まれる同期信号を抽出するステップ、
前記抽出した前記同期信号が、予め設定されている複数の符号列のいずれとも一致しない場合は、前記抽出した前記同期信号を、前記複数の符号列のうち、前記抽出した前記同期信号からの符号語間距離が最少となる符号列に訂正するステップ、
前記訂正された前記同期信号に含まれる識別データにより、前記受信されたデータを格納する記憶手段を識別するステップから構成されるデータ送受信方法。
【請求項９】
コンピュータを、
受信されたデータに含まれる同期信号を抽出し、
前記抽出した前記同期信号が、予め設定されている複数の符号列のいずれとも一致しない場合は、前記抽出した前記同期信号を、前記複数の符号列のうち、前記抽出した前記同期信号からの符号語間距離が最少となる符号列に訂正し、
前記訂正された前記同期信号に含まれる識別データにより、前記受信されたデータを格納する記憶手段を識別する受信装置として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ送受信システム、データ送信装置、データ受信装置、データ送受信方法及びプログラムに関する。
【背景技術】
【０００２】
データの並び順を変更して送信し、受信したデータの並び順を復元させる、いわゆるインターリーブと呼ばれる方法により、バースト誤りを拡散させて誤り訂正の性能を向上させる技術が知られている。インターリーブでは、並び替えの基準となる同期信号をヘッダ等に付加したデータを送信し、受信側では前記同期信号を基準としてデータの並び順を復元させる。１ＧＨｚ以上の高速なシリアル転送を行う場合、発生したノイズが１μｓ未満のパルス幅であっても、誤りが１００ビット以上連続するバースト誤りとなり、誤り訂正符号のみでは訂正できないため、インターリービング技術が使用されている。
【０００３】
高速なシリアル転送においては、バースト誤りが発生した時に、受信側のクロック復元装置（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ、ＣＤＲ）がエラーとなり、送信側のクロックと受信側のクロックの周波数が不一致となり、送信前と受信後のデータ量に不一致が発生する場合や、同期信号に誤りが発生し消失してしまうことがある。このような場合は、送信側と受信側で同期が取れない非同期状態となり、データの復元が不可能になるため、非同期状態を検出し同期状態へ補正する技術が提案されている。（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１の手法では、バースト誤り等により同期信号に誤りが発生している間は非同期状態から同期状態へ補正できないため、同期状態へ補正するまでの間に受信したデータを復元することができないという問題があった。
【０００５】
そこで、インターリーブを使用したデータ送受信処理において、同期信号に誤りが発生した場合であっても同期状態を維持し、データの復元が不可能となるエラーの発生頻度を下げることを目的とする。
【課題を解決するための手段】
【０００６】
送信装置と、受信装置とを有し、インターリーブを使用して通信を行うデータ送受信システムを提供する。
【０００７】
このデータ送受信システムにおいて、前記送信装置は、所定の識別データを含む同期信号を付加したデータを送信し、
前記受信装置は、受信されたデータに含まれる前記同期信号を抽出し、前記抽出した前記同期信号が、予め設定されている複数の符号列のいずれとも一致しない場合は、前記抽出した前記同期信号を、前記複数の符号列のうち、前記抽出した前記同期信号からの符号語間距離が最少となる符号列に訂正し、前記訂正された前記同期信号に含まれる前記識別データにより、前記受信されたデータを格納する記憶手段を識別する。
【発明の効果】
【０００８】
開示の技術によれば、インターリーブを使用したデータ送受信処理において、同期信号に誤りが発生した場合であっても同期状態を維持し、データの復元が不可能となるエラーの発生頻度を下げることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係るデータ送受信システムの一例の構成図である。
【図２】パケット及びそのヘッダのデータ構造の一例を示す図である。
【図３】送信装置のインターリーブ処理部のメモリ内のデータの一例を説明する図である。
【図４】受信装置のデインターリーブ処理部の一例の構成図である。
【図５】ヘッダ訂正処理部３２４によるヘッダ訂正処理の一例を説明する図である。
【図６】受信装置のデインターリーブ処理部のメモリ内のデータの一例を説明する図である。
【図７】受信装置のデインターリーブ処理部の動作とそのタイミングを説明する図である。
【図８】送信装置の動作の一例を示すフローチャートである。
【図９】受信装置の動作の一例を示すフローチャートである。
【図１０】インターリーブ処理の一例を説明する図である。
【図１１】第２実施形態に係るデータ送受信システムの一例の構成図である。
【図１２】第３実施形態に係るデータ送受信システムの一例の構成図である。
【図１３】第３実施形態に係るインターリーブ処理の一例を説明する図である。
【図１４】ヘッダの位置が期待する位置からずれた場合の補正処理の一例を示す図である。
【発明を実施するための形態】
【００１０】
次に、本発明の実施の形態について、詳細に説明する。
［第１実施形態］
＜システム構成＞
図１は、第１実施形態に係るデータ送受信システム１の一例の構成図である。図１に示すデータ送受信システム１は、送信装置２と、受信装置３とを有する。
【００１１】
送信装置２は、パケット化処理部２１、インターリーブ処理部２２、シリアル化処理部２３を有する。
【００１２】
パケット化処理部２１は、３２ビット等のバス幅により画像データを送信装置２に入力し、入力された画像データを所定のバイト毎に区切り、例えば、高速シリアル転送で利用される８ｂ１０ｂ符号化等を用いてシンボルに変換し、ヘッダ及び誤り訂正符号であるＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅ）を付加してインターリーブ処理部２２に出力する。
【００１３】
インターリーブ処理部２２は、例えばＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等である複数のメモリ２２１、２２２を有し、パケット化処理部２１から入力されたヘッダに応じたメモリ２２１、２２２に対し、入力されたデータを列方向に順次書き込み、行方向に順次読み出し、読み出したメモリ２２１、２２２に応じたヘッダを付加し、シリアル化処理部２３に出力する。
【００１４】
シリアル化処理部２３はインターリーブ処理部２２から入力されたデータをシリアル形式のデータに変換し、受信装置３へ転送する。
【００１５】
受信装置３は、パラレル化処理部３１、デインターリーブ処理部３２、誤り訂正処理部３３を有する。デインターリーブ処理部３２は、制御手段の一例である。
【００１６】
パラレル化処理部３１は、送信装置２から受信したシリアル形式のデータをパラレル化し、デインターリーブ処理部３２に出力する。
【００１７】
デインターリーブ処理部３２は、パラレル化処理部３１から入力されたヘッダに応じたメモリに対し、入力されたデータを列方向に順次書き込み、行方向でデータを順次読み出し、誤り訂正処理部３３に出力する。
【００１８】
誤り訂正処理部３３は、デインターリーブ処理部３２から入力されたデータに付加されているＥＣＣを用いて誤り訂正を行った後、画像データとして出力する。
【００１９】
図２は、パケット及びそのヘッダのデータ構造の一例を示す図である。本実施例では、２種類のヘッダを用い、ＳＹＮ０のヘッダが付加されたパケットを送信装置２のメモリ２２１及び受信装置３のメモリ３２１へ、ＳＹＮ１のヘッダが付加されたパケットを送信装置２のメモリ２２１、及び受信装置３の３２２へ格納することとする。ＳＹＮ０、ＳＹＮ１は、送信装置及び受信装置に対し予め設定されている複数の符号列の一例である。本実施例では、ＳＹＮ０、ＳＹＮ１はともに所定のシンボル（「１１０１０１１００」）を１シンボル目とし、ＳＹＮ０の残りの３シンボルはすべて０、ＳＹＮ１の残りの３シンボルはすべて１とする。なお、このＳＹＮ０、ＳＹＮ１のビット構成は、画像データ、もしくはＥＣＣと区別できるものであれば任意でよい。また、複数のヘッダの中から選択して設定できる構成としてもよい。
【００２０】
図３は、送信装置２のインターリーブ処理部２２のメモリ２２１、２２２内のデータの一例を説明する図である。本実施例では、パケット化処理部２１は、入力された画像データを８０バイト毎に区切り、区切った８０バイトのデータを１ビットの符号ビットと８ビットのデータで構成されるデータであるシンボルに変換して、８０シンボルのデータとする。そして、前記８０シンボルのデータの先頭に４シンボルのデータで構成されるＳＹＮ０またはＳＹＮ１のうちの一方のヘッダを付加し、前記８０シンボルのデータの後ろに誤り訂正符号であるＥＣＣを４シンボル付加して８８シンボルのパケットのデータとする。そして、８４個のパケットのデータをインターリーブ処理部２２に出力すると、ヘッダを
ＳＹＮ０またはＳＹＮ１のうちの他方に切り替える。
【００２１】
インターリーブ処理部２２は、パケット化処理部２１から入力されたデータのうち、ヘッダである先頭の４シンボル以外の８４シンボルのデータを、メモリ２２１、２２２のうち、ヘッダに応じて選択した一方のメモリに対し列方向に順次書き込む。メモリ２２１、２２２から読み出すときは行方向に順次読み出す。
【００２２】
図４は、受信装置３のデインターリーブ処理部３２の一例の構成図である。
【００２３】
デインターリーブ処理部３２は、複数のメモリ３２１、３２２、ヘッダ訂正判断部３２３、ヘッダ訂正処理部３２４、同期信号検出部３２６、アドレス生成部３２５、メモリ面判定部３２７、メモリ切り替え部３２８、出力切り替え部３２９を有する。
【００２４】
メモリ３２１、３２２は、例えばＲＡＭ等であり、入力されたデータを記憶する。
【００２５】
ヘッダ訂正判断部３２３は、パラレル化処理部３１から１サイクルで４シンボルずつデータを入力され、アドレス生成部３２５から入力されたアドレスデータからヘッダであるＳＹＮ０及びＳＹＮ１の位置を特定し、入力されたデータのうち、特定した位置のデータがＳＹＮ０またはＳＹＮ１と一致するか判断し、一致していればパラレル化処理部３１から入力されたデータを同期信号検出部３２６及びメモリ切り替え部３２８に出力し、一致していなければ上記特定した位置のデータをヘッダ訂正処理部３２４により訂正した後、入力されたデータを同期信号検出部３２６及びメモリ切り替え部３２８に出力する。
【００２６】
ヘッダ訂正処理部３２４は、ヘッダ訂正判断部３２３から入力されたデータとＳＹＮ０との符号語間距離（ハミング距離）、及び上記特定した位置のデータとＳＹＮ１との符号語間距離をそれぞれ算出し、それぞれの符号語間距離を比較して、ＳＹＮ０とＳＹＮ１とのうち、前記入力されたデータとの符号語間距離がより小さい方を特定し、前記入力されたデータを前記特定したヘッダに訂正して、ヘッダ訂正判断部３２３に返す。ここで、符号語間距離とは、桁数が同じ２つの２進数を比較して、異なっている桁の個数をいう。例えば、１１１１１１１と１０１０１０１との符号語間距離は３である。
【００２７】
同期信号検出部３２６は、ヘッダ訂正判断部３２３またはヘッダ訂正処理部３２４より入力されたデータから、ＳＹＮ０またはＳＹＮ１を検出すると、ＳＹＮ０及びＳＹＮ１に応じたパルスをアドレス生成部３２５及びメモリ面判定部３２７に出力する（図７のＴ１、Ｔ２、Ｔ３）。
【００２８】
メモリ面判定部３２７は、同期信号検出部３２６からの入力されたパルスに基づき、同期信号であるとともにメモリ面を示すデータでもあるヘッダが変更された際に、メモリ切り替え部３２８及び出力切り替え部３２９に切り替え信号を出力し、書き込みを行うメモリと読み出しを行うメモリを変更する。例えば、ＳＹＮ０に応じたパルスからＳＹＮ１に応じたパルスに変化した際は、書き込みを行うメモリをメモリ３２１からメモリ３２２に変更し、読み出しを行うメモリをメモリ３２２からメモリ３２１に変更する。
【００２９】
アドレス生成部３２５は、同期信号検出部３２６からの入力に基づき、同期信号であるＳＹＮ０及びＳＹＮ１の位置以外でアドレスをインクリメントし、メモリへアクセスする際のアドレスデータを生成し、ヘッダ訂正判断部３２３及びメモリ３２１、３２２へ出力する。メモリ面が切り替わる際には、アドレスデータを初期化する（図７のＴ３）。
【００３０】
メモリ切り替え部３２８は、メモリ面判定部３２７からの切り替え信号に応じて、書き込みを行うメモリを変更する。
【００３１】
出力切り替え部３２９は、例えばマルチプレクサなどであり、メモリ面判定部３２７からの切り替え信号に応じて、読み出しを行うメモリを変更する。
【００３２】
図５は、ヘッダ訂正処理部３２４によるヘッダ訂正処理の一例を説明する図である。ヘッダ訂正判断部３２３から入力された入力データ、ＳＹＮ０、ＳＹＮ１と、訂正されて出力される出力データの例を示す。図５の（Ａ）で示す入力データの場合、入力データとＳＹＮ０との符号語間距離は３であり、入力されたデータとＳＹＮ１との符号語間距離は２４であり、符号語間距離がより小さい方のヘッダはＳＹＮ０であるため、入力データを、図５の（Ａ）で示す出力データ（ＳＹＮ０）に訂正して出力する（図７のＴ２）。また、図５の（Ｂ）で示す入力データの場合、入力データとＳＹＮ０との符号語間距離は２１であり、入力されたデータとＳＹＮ１との符号語間距離は７であり、符号語間距離がより小さい方のヘッダはＳＹＮ１であるため、入力データを、図５の（Ｂ）で示す出力データ（ＳＹＮ１）に訂正して出力する（図７のＴ３）。
【００３３】
図６は、受信装置３のデインターリーブ処理部３２のメモリ３２１、３２２内のデータの一例を説明する図である。デインターリーブ処理部３２は、パラレル化処理部３１から入力されたデータのヘッダに応じて選択した、メモリ３２１、３２２のうちの一方に対し、ヘッダ以外のデータを列方向に順次書き込み、行方向に順次読み出す。それにより、インターリーブ処理前のデータに復元される。
【００３４】
図７は、受信装置３のデインターリーブ処理部３２の動作とそのタイミングを説明する図である。クロックに応じた、ヘッダ訂正判断部３２３への入力データ、ヘッダ訂正判断部３２３またはヘッダ訂正処理部３２４からの出力データ、同期信号検出部３２６から出力されるＳＹＮ０及びＳＹＮ１に応じたパルス、アドレス生成部３２５から出力されるアドレスデータ、メモリ面判定部３２７から出力される切り替え信号の一例を示すものである。
＜動作＞
次に、データ送受信システム１の動作について説明する。まず送信装置２の動作について説明する。
【００３５】
図８は、送信装置２の動作の一例を示すフローチャートである。
【００３６】
図８に示すステップＳ１０１で、パケット化処理部２１は、入力された画像データを所定のバイト数毎に区切り、区切ったデータをバイト毎にシンボルに変換する。
【００３７】
ステップＳ１０２で、区切ったデータの先頭にヘッダを付加し、後ろに誤り訂正符号であるＥＣＣを付加してパケット化する。
【００３８】
ステップＡ１０３で、インターリーブ処理部２２は、ヘッダ以外のデータを、メモリ２２１、２２２のうち、ヘッダに応じて選択した一方のメモリに対し、列方向に順次書き込みを行う。
【００３９】
ステップＳ１０４で、インターリーブ処理部２２は、当該メモリの全面にデータが書き込まれると、当該メモリから行方向でデータを順次読み出し、当該メモリに応じて、ＳＹＮ０またはＳＹＮ１のうちの一方のヘッダを付加し、シリアル化処理部２３を用いて受信装置３へ転送する。
【００４０】
ステップＳ１０５で、インターリーブ処理部２２は、一方のメモリからデータを順次読み出している間に、他方のメモリへ書き込みを行う。
【００４１】
図９は、受信装置３の動作の一例を示すフローチャートである。
【００４２】
図９に示すステップＳ２０１で、パラレル化処理部３１は、送信装置２からシリアル形式のデータを受信する。
【００４３】
ステップＳ２０２で、デインターリーブ処理部３２のヘッダ訂正判断部３２３は、アドレス生成処理部によって生成されたアドレスからヘッダであるＳＹＮ０及びＳＹＮ１の位置を特定し、入力されたデータのうち、特定した位置のデータがＳＹＮ０またはＳＹＮ１と一致するか判断し、一致していれば（ステップＳ２０２−ＹＥＳ）ステップＳ２０３に進み、一致していなければ（ステップＳ２０２−ＮＯ）ステップＳ２０４−１に進む。
【００４４】
ステップＳ２０３で、ヘッダ訂正判断部３２３は、入力されたデータを訂正せずにそのまま出力する（図７のＴ１）。
【００４５】
ステップＳ２０４−１で、ヘッダ訂正処理部３２４は、入力された上記特定した位置のデータと符号列ＳＹＮ０との間の符号語間距離と、上記特定した位置のデータと符号列ＳＹＮ１との間の符号語間距離とを算出する。
【００４６】
ステップＳ２０４−２で、算出した複数の符号語間距離を比較し、最少となる符号語間距離となる符号列を特定する。
【００４７】
ステップＳ２０４−３で、入力された上記特定した位置のデータを、上記特定した符号列に訂正して出力する。
【００４８】
ステップＳ２０５で、ヘッダ以外のデータを、メモリ３２１、３２２のうち、ヘッダに応じて選択した一方のメモリに対し、列方向に順次書き込みを行う。
【００４９】
ステップＳ２０６で、デインターリーブ処理部３２は、当該メモリの全面にデータが書き込まれると、当該メモリから行方向でデータを順次読み出し、誤り訂正処理部３３によりデータの後ろに付加されているＥＣＣを用いて誤り訂正を行った後、画像データとして出力する。
【００５０】
ステップＳ２０７で、デインターリーブ処理部３２は、一方のメモリからデータを順次読み出している間に、他方のメモリへ書き込みを行う。
【００５１】
図１０は、インターリーブ処理の一例を説明する図である。
【００５２】
送信装置２のインターリーブ処理部２２は、パケット化処理部２１から入力されたデータのうち、ヘッダである先頭の４シンボル以外の８４シンボルのデータを、ブロック０として「０、１、２、３・・・８３」、ブロック１として「８４、８５、８６・・１６７」、ブロック２として「１６８、１６９、１７０・・２５」というように列方向に順次書き込む（図１０中のＳ１）。次に、メモリ２２１、２２２から送信ブロック０として「０、８４、１６８、２５２・・・６９７２」、送信ブロック１として「１、８５、１６９、２５３・・・６９７３」、送信ブロック２として「２、８６、１７０、２５４・・・６９７４」というように行方向に順次読み出し、シリアル化処理部２３から受信装置３に対して送信する（図１０中のＳ２）。それにより、ブロック内の各シンボルが複数の送信ブロックに分散されるため、バースト誤りが発生した場合に誤りの分布がより一様になる。そのため、１つのブロック内で複数の誤りが発生し、誤り訂正符号の能力を超えることによりデータが復元できなくなるという問題が改善される。
【００５３】
受信装置３のデインターリーブ処理部３２は、パラレル化処理部３１で受信されたデータのうち、ヘッダ以外のデータを、受信ブロック０として「０、８４、１６８、２５２・・・６９７２」、受信ブロック１として「１、８５、１６９、２５３・・・６９７３」、受信ブロック２として「２、８６、１７０、２５４・・・６９７４」と列方向に順次書き込む（図１０中のＳ３）。次に、ブロック０として「０、１、２、３・・・８３」、ブロック１として「８４、８５、８６・・１６７」、ブロック２として「１６８、１６９、１７０・・２５」というように行方向に順次読み出す（図１０中のＳ４）。それにより、インターリーブ処理前のデータの並び順に復元される。
［第２実施形態］
図１１は、第２実施形態に係るデータ送受信システム１の一例の構成図である。
【００５４】
第２実施形態では、第１実施形態のデータ送受信システム１に加え、送信装置２及び受信装置３が、パケットのヘッダ長を設定するヘッダ長設定部２４、３４をそれぞれ有する。ヘッダ長の設定は、例えば、２シンボルと４シンボルのいずれを用いるか選択できる構成とする。
【００５５】
ヘッダ長を短くするとＳＹＮ０とＳＹＮ１との間の符号語間距離が減少するため、エラーに対する耐性は下がるが、画像データに対して付加するデータ量が減少するため転送効率は向上する。第２実施形態の構成により、例えば伝送路のエラーレートに応じたヘッダ長を設定することが可能となる。
［第３実施形態］
図１２は、第３実施形態に係るデータ送受信システム１の一例の構成図である。
【００５６】
第３実施形態では、第１実施形態のデータ送受信システム１に加え、送信装置２が、メモリの使用率を設定するメモリ使用率設定部２５、３５をそれぞれ有する。メモリの使用率の設定は、例えば、１００％とするか５０％とするかを選択できる構成とする。
【００５７】
図１３は、第３実施形態に係るインターリーブ処理の一例を説明する図である。
【００５８】
１００％に設定されている場合は、第１実施形態と同様に、送信装置及び受信装置のメモリに、ヘッダ以外の８４シンボルのデータが８４列にわたり順次書き込まれる。
【００５９】
５０％に設定されている場合は、送信装置２のメモリ及び受信装置３のメモリに書き込まれるデータの列及び行の数をそれぞれ約半分とする。すなわち、送信装置２のインターリーブ処理部２２は、ヘッダ以外の８４シンボルのデータをメモリ２２１、２２２の内の一方のメモリに４４列書き込むと（図１３中のＳ１）、書き込むメモリを他方のメモリ切り替えるとともに、前記一方のメモリから行方向に４４シンボルのデータを８４行順次読み出し、前記一方のメモリのメモリに応じたヘッダを付加して４８シンボルのデータを送信する（図１３中のＳ２）。その後、前記他方のメモリに４４列書き込むと、書き込むメモリを前記一方のメモリ切り替えるとともに、前記他方のメモリから行方向に４４シンボルのデータを８４行順次読み出し、前記他方のメモリのメモリに対応するヘッダを付加して送信する。
【００６０】
受信装置３のデインターリーブ処理部３２では、受信したヘッダに対応するメモリに、４４シンボルのデータを８４列書き込み（図１３中のＳ３）、列方向に８４シンボルのデータを４４行読み出す（図１３中のＳ４）。それにより、送信装置及び受信装置のメモリの使用率が約５０％に変更される。
【００６１】
なお、インターリーブ処理部２２にてメモリ２２１、２２２の切り替えを行う代わりに、パケット化処理部２１にて、４４個のパケットのデータをインターリーブ処理部２２に出力すると、ヘッダをＳＹＮ０またはＳＹＮ１のうちの他方に切り替える構成としてもよい。また、本実施例では、ヘッダ訂正判断部３２３が１サイクルで４シンボルずつデータを取り込むため、４４行書き込み、４４シンボルのデータを順次読み出して４シンボルのヘッダを付加した４８シンボルのデータを送受信する例を示したが、４２行書き込み、４２シンボルのデータを順次読み出して４シンボルのヘッダ及び２シンボルのダミーのデータを付加して４８シンボルのデータ送受信する構成としてもよい。
【００６２】
メモリの使用率を下げるとインターリーブによるデータの拡散率が下がるため、エラー耐性は下がるが、インターリーブの処理にかかる時間が短くなるため、転送効率が向上する。第３実施形態の構成により、例えば伝送路のエラーレートに応じたメモリの使用率を設定することが可能となる。
［第４実施形態］
第４実施形態では、第１実施形態のデータ送受信システム１に加え、受信装置３のアドレス生成部３２５が、データ転送の過程でデータの消失が発生し、ヘッダの位置が期待する位置からずれた場合に、アドレスデータを補正する機能を有する。
【００６３】
図１４は、ヘッダの位置が期待する位置からずれた場合の補正処理の一例を示す図である。
【００６４】
受信データをメモリに格納するアドレスデータは、ヘッダ以外のデータを入力するたびにインクリメントされるため、データ消失が発生しなければ、図７に示したように、アドレスデータが特定の数値(本実施例では２１)の倍数になったときにヘッダが入力されることが期待される。
【００６５】
よって、ＳＹＮ０またはＳＹＮ１と一致するデータが、前記特定の数値の倍数である、受信を期待するアドレスデータに対する位置（例えば、図１０のＴ３）以外の位置（例えば、図１０のＴ２）のときに入力された場合は、伝送路上の問題によりデータの消失が発生したと考えることができる。このとき、アドレスデータを補正せずにインクリメントすると、ヘッダの位置にずれが発生する。
【００６６】
図１０に示す例では、Ｔ３の位置にＳＹＮ０またはＳＹＮ１と一致するデータが入力されることが期待されるが、それ以外の位置（例えば、図１０のＴ２）のときに入力された場合は、伝送路上の問題によりデータの消失が発生したと考えることができる。このとき、アドレスデータを補正しないと、例えば、図１０のＴ２の直後の４シンボルの入力データであるＤ０に対するアドレスデータは２０となり、図６の８０〜８３の位置に格納されてしまう。そのため、ＳＹＮ０またはＳＹＮ１と一致するデータの次のデータに対するアドレスデータを、図７で示したＳＹＮ０またはＳＹＮ１の受信を期待する位置に対するアドレスデータである、上記特定の数値の倍数に補正する。それにより、図１０のＴ２の直後のＤ０に対するアドレスデータは２１に補正されるため、図７の場合と同様に、図６の８４〜８７の位置に正しく格納されることになる。
【００６７】
なお、同期信号の位置ずれを検出後、すぐに補正する構成の代わりに、位置ずれ発生回数をカウントし、カウントした値が所定の閾値値を超えたときに補正を行う構成にしてもよい。それにより、画像データがエラーによって偶然ＳＹＮ０またはＳＹＮ１と一致すデータとなり、ヘッダである認識された際に、ヘッダ位置を誤認識することを防止できる。
【００６８】
なお、上記の実施形態では、ヘッダを４シンボル、画像データを８０シンボル、ＥＣＣを４シンボル含むパケットを送受信する例を示したが、パケットに含まれるヘッダ、画像データ、ＥＣＣのシンボル数は任意でよい。
【００６９】
また、パケット化処理部２１からインターリーブ処理部２２へ、ＳＹＮ０またはＳＹＮ１のうちの一方のヘッダを付加したパケットのデータを８４回出力すると他方のヘッダに切り替える例を示したが、他方のヘッダに切り替えるまでのパケットのデータの数は、８４に限らず任意でよい。
【００７０】
また、上記の実施形態では、デインターリーブ処理部３２のメモリは、２つのメモリを交互に切り替えて書き込み及び読み出しに使用する例を示したが、３つ以上のメモリをローテーションで使用する構成としてもよい。
【００７１】
また、ヘッダ訂正判断部３２３は、パラレル化処理部３１から１サイクルで４シンボルずつデータを入力される例を示したが、１サイクルで入力されるデータは、４シンボルに限らず任意で良い。
【００７２】
また、送信装置２と受信装置３は、１つの装置内に含まれていてもよいし、別体の装置としてもよい。送信装置２及び受信装置３を、それぞれ複数の装置により構成してもよい。
【００７３】
さらに、送信装置２及び受信装置３は、パーソナルコンピュータやタブレット等のコンピュータに、上述の情報処理を行うプログラムをインストールすることにより実現してもよい。上記の実施形態では、送受信するデータとして画像データを例としたが、画像データに限らず、文書データや動画データ等の任意のデータの送受信が可能であることは言うまでもない。
【００７４】
本発明は、具体的に開示された上記の実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【００７５】
１  データ送受信システム
２  送信装置
２１  パケット化処理部
２２  インターリーブ処理部
２２１、２２２  メモリ
２３  シリアル化処理部
２４  ヘッダ長設定部
２５  メモリ使用率設定部
３  受信装置
３１  パラレル化処理部
３２  デインターリーブ処理部
３２１、３２２  メモリ
３２３  ヘッダ訂正判断部
３２４  ヘッダ訂正処理部
３２５  アドレス生成部
３２６  同期信号検出部
３２７  メモリ面判定部
３２８  メモリ切り替え部
３２９  出力切り替え部
３３  誤り訂正処理部
３４  ヘッダ長設定部
３５  メモリ使用率設定部
【先行技術文献】
【特許文献】
【００７６】
【特許文献１】特開２００４−２０８００９号公報
【図１】
2016092632.tif 000003
【図２】
2016092632.tif 000004
【図３】
2016092632.tif 000005
【図４】
2016092632.tif 000006
【図５】
2016092632.tif 000007
【図６】
2016092632.tif 000008
【図７】
2016092632.tif 000009
【図８】
2016092632.tif 000010
【図９】
2016092632.tif 000011
【図１０】
2016092632.tif 000012
【図１１】
2016092632.tif 000013
【図１２】
2016092632.tif 000014
【図１３】
2016092632.tif 000015
【図１４】
2016092632.tif 000016