(57)【要約】【課題】本発明は、データをシリアル通信する場合の通信効率を向上させる。【解決手段】データ通信部１０は、その送信側デバイスＤａ及び送信側デバイスＤｂが、データに必要なデータ加工処理を施して送信用データを生成するデータ生成部３１ｔ、送信用データにクロックを埋め込んでシリアルデータを生成して受信側デバイスＤｂへ送信するデータ送信部３２ｔ、シリアルデータをクロックとデータに分離して該データを取り出すデータ取出部３２ｒ及びクロックを利用してデータに必要なデータ復元処理を施すデータ復元部３１ｒを備えている。そして、送信側デバイスＤａは、そのデータ取出完了認識部２９が、シリアルデータからデータの受信側デバイスＤｂにおける取り出しが完了したことを認識して、該受信データの取出完了を認識すると、データ送信部３２ｔによるデータ送信を停止させる。【選択図】          図３
2016129273.tif 000002
【特許請求の範囲】
【請求項１】
送信側デバイスと受信側デバイスの間でデータをシリアル通信するデータ通信装置であって、
前記送信側デバイスは、
データに必要なデータ加工処理を施して送信用データを生成するデータ生成手段と、
前記送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスへ送信するデータ送信手段と、
前記シリアルデータから前記データの前記受信側デバイスにおける取り出しが完了したことを認識するデータ取出完了認識手段と、
前記データ取出完了認識手段が前記受信データの取出完了を認識すると、前記データ送信手段によるデータ送信を停止させる送信停止制御手段と、
を備え、
前記受信側デバイスは、
前記シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出手段と、
前記クロックを利用して前記データに必要なデータ復元処理を施すデータ復元手段と、
を備えていることを特徴とするデータ通信装置。
【請求項２】
前記送信側デバイスは、
前記受信側デバイスの前記データ取出手段と同じ構成のデータ取出手段と、
前記受信側デバイスの前記データ復元手段と同じ構成のデータ復元手段と、
を備え、
前記データ取出完了認識手段は、
前記送信側デバイスの前記データ取出手段及び前記データ復元手段による前記クロックを用いた前記受信側デバイスの前記データ取出手段及び前記データ復元手段と同じデータ取出処理及びデータ復元処理の処理結果に基づいて前記データの取出完了を認識することを特徴とする請求項１記載のデータ通信装置。
【請求項３】
前記データ生成手段は、
前記シリアルデータを符号化する符号化手段を、
備え、
前記データ復元手段は、
符号化されている前記シリアルデータを復号化する復号化手段を、
備え、
前記データ取出完了認識手段は、
前記復号化手段による前記シリアルデータの復号化の完了を、前記データの取出の完了として認識することを特徴とする請求項１または請求項２記載のデータ通信装置。
【請求項４】
前記データ生成手段は、
前記シリアルデータにスクランブル処理を施すスクランブル手段を、
備え、
前記データ復元手段は、
スクランブル処理されている前記シリアルデータをディスクランブル処理するディスクランブル手段を
備え、
前記データ取出完了認識手段は、
前記ディスクランブル手段による前記シリアルデータのディスクランブル処理の完了を、前記データの取出の完了として認識することを特徴とする請求項１から請求項３のいずれかに記載のデータ通信装置。
【請求項５】
前記データ生成手段は、
前記シリアルデータに並び替え処理を施す並替手段を、
備え、
前記データ復元手段は、
並び替えられている前記シリアルデータを元の順番に並び替える並替復元手段を、
備え、
前記データ取出完了認識手段は、
前記並び替え復元手段による前記シリアルデータの並び替え復元処理の完了を、前記データの取出の完了として認識することを特徴とする請求項１から請求項４のいずれかに記載のデータ通信装置。
【請求項６】
前記データ生成手段は、
前記シリアルデータに誤り訂正データを付加して、受信側デバイスとの間で誤り訂正処理を行う誤り訂正付加手段を、
備え、
前記データ復元手段は、
前記シリアルデータに付加されている誤り訂正データに基づいて、誤り検査を行って、前記送信側デバイスとの間で誤り訂正処理を行う誤り検査手段を、
備え、
前記データ取出完了認識手段は、
前記誤り訂正付加手段と前記誤り検査手段による前記シリアルデータの誤り訂正処理の完了を、前記データの取出の完了として認識することを特徴とする請求項１から請求項５のいずれかに記載のデータ通信装置。
【請求項７】
前記データ通信装置は、
前記送信側デバイスと前記受信側デバイスが、共に、同様の前記各手段を備え、前記データの通信方向を切り替えたデータ通信処理が可能であり、
前記データ取出完了認識手段が前記データの取出完了を認識すると、前記データ通信の通信方向を切り替える通信方向切替手段を、
さらに備えていることを特徴とする請求項１から請求項６のいずれかに記載のデータ通信装置。
【請求項８】
前記送信側デバイスの前記データ送信手段は、
最初の有効データ期間の前に通信方向を切り替える設定値を送信し、
前記通信方向切替手段は、
前記データ取出完了認識手段が前記受信側デバイスにおける前記データの取出完了を認識し、さらに、前記設定値による時間が経過した後に、前記データ通信の通信方向を切り替えることを特徴とする請求項７記載のデータ通信装置。
【請求項９】
前記データ取出完了認識手段は、
最後の有効な前記データの前記シリアルデータからの取出完了を前記データ取出完了として認識することを特徴とする請求項１から請求項８のいずれかに記載のデータ通信装置。
【請求項１０】
デバイス間でデータ通信して、画像処理を行う画像処理装置であって、
前記データ通信を行うデータ通信部として、請求項１から請求項９のいずれかに記載のデータ通信装置を備えていることを特徴とする画像処理装置。
【請求項１１】
送信側デバイスと受信側デバイスの間でデータをシリアル通信するデータ通信装置におけるデータ通信方法であって、
前記送信側デバイスにおける、
データに必要なデータ加工処理を施して送信用データを生成するデータ生成処理ステップと、
前記送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスへ送信するデータ送信処理ステップと、
前記シリアルデータから前記データの前記受信側デバイスにおける取り出しが完了したことを認識するデータ取出完了認識処理ステップと、
前記データ取出完了認識処理ステップで前記受信データの取出完了が認識されると、前記データ送信処理ステップでのデータ送信を停止させる送信停止制御処理ステップと、
を有し、
前記受信側デバイスにおける、
前記シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出処理ステップと、
前記クロックを利用して前記データに必要なデータ復元処理を施すデータ復元処理ステップと、
を有することを特徴とするデータ通信方法。
【請求項１２】
送信側デバイスと受信側デバイスの間でデータをシリアル通信するデータ通信装置の搭載するデータ通信プログラムであって、
前記送信側デバイスの制御プロセッサに、
データに必要なデータ加工処理を施して送信用データを生成するデータ生成処理と、
前記送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスへ送信するデータ送信処理と、
前記シリアルデータから前記データの前記受信側デバイスにおける取り出しが完了したことを認識するデータ取出完了認識処理と、
前記データ取出完了認識処理で前記受信データの取出完了が認識されると、前記データ送信処理でのデータ送信を停止させる送信停止制御処理と、
を実行させ、
前記受信側デバイスの制御プロセッサに、
前記シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出処理と、
前記クロックを利用して前記データに必要なデータ復元処理を施すデータ復元処理と、
を実行させることを特徴とするデータ通信プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信装置、画像処理装置、データ通信方法及びデータ通信プログラムに関し、詳細には、高速でデータをシリアル通信するデータ通信装置、画像処理装置、データ通信方法及びデータ通信プログラムに関する。
【背景技術】
【０００２】
近年、複合装置、プリンタ等の画像処理装置においては、ＡＳＩＣ（Application Specific Integrated Circuit）等の画像処理用チップ（デバイス）とメモリ（デバイス）との間のデータ通信、基板間のデータ通信等において、高速データ通信を実現するために、ＵＳＢ（Universal Serial Bus）、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＰＣＩ（Peripheral Component Interconnect） Express（ＰＣＩｅ）等の高速シリアル通信が用いられるようになってきている。
【０００３】
これらの高速シリアル通信方式は、パラレル通信方式に比較して、クロックのタイミングずれによるデータスキューの調整が容易であることの他に、ＥＭＩ（Electromagnetic Interference；電波雑音干渉）ノイズの低減を図るのにも有効である。
【０００４】
一方、高速シリアル通信においては、クロック埋め込み（エンベデッド・クロック）方式が用いられており、データにクロックを埋め込んで通信を行なう。
【０００５】
したがって、送信側デバイスで有効データの最後までデータの送信が完了しても、受信側デバイスでは受信データが無くなると埋め込まれたクロックも無くなるため、受信側デバイスのクロックも停止する。したがって、受信側デバイスのシリアルパラレル変換を行うデコード回路等のクロックを利用する回路の動作が停止してしまう。
【０００６】
その結果、受信側デバイスにおけるデコードを適切に完了させるためには、送信側デバイスにおいて、有効データの最後で直ぐに送信データの送信を止めることができない。
【０００７】
この場合、送信側デバイスは、有効データが受信側デバイスから出力されるまでの受信側デバイスで受信データのクロックを利用した処理に必要な時間、例えば、デコード時間が分からないため、送信データを止めるレイテンシが分からず、冗長なデータを送信することとなる。
【０００８】
その結果、高速シリアル通信における通信効率が悪く、無駄な電力を消費するという問題があった。
【０００９】
そして、従来、シリアル信号線を介したデータ転送を行うためのデータ転送制御装置であって、所定の符号化方式によりデータを符号化する処理と、前記符号化方式により規定される特殊コードの生成処理とを行うエンコード回路と、前記エンコード回路からパラレルのデータを受け、パラレルのデータをシリアルのデータに変換するパラレル／シリアル変換回路と、前記パラレル／シリアル変換回路からシリアルのデータを受け、特殊コードとデータをシリアル信号線を介して送信するトランスミッタ回路とを含み、前記トランスミッタ回路が、アイドル状態を表す信号として、所与のビット数以上連続して論理レベルが第１の論理レベルに固定されるアイドル信号をシリアル信号線に出力し、前記エンコード回路が、上層の回路からの送信データ有効・無効信号により、送信データが不存在でありアイドル期間であることが指示された場合に、その指示後に動作を停止するデータ転送制御装置が提案されている（特許文献１参照）。
【００１０】
すなわち、この従来技術は、受信側デバイスのエンコード回路が符号化データをエンコードする場合に、送信側デバイスのトランスミッタ回路が、シリアル信号線に出力するアイドル状態を示す信号を、エンコード回路が受信した後に、動作を停止している。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記公報記載の従来技術にあっては、送信側デバイスからアイドル状態を示す信号を受信するまで、受信側デバイスがエンコード動作を継続しているため、なお、通信効率が悪く、消費電力を削減する上で、改良の必要があった。
【００１２】
そこで、本発明は、データをシリアル通信する場合の通信効率を向上させることを目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１記載のデータ通信装置は、送信側デバイスと受信側デバイスの間でデータをシリアル通信するデータ通信装置であって、前記送信側デバイスは、データに必要なデータ加工処理を施して送信用データを生成するデータ生成手段と、前記送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスへ送信するデータ送信手段と、前記シリアルデータから前記データの前記受信側デバイスにおける取り出しが完了したことを認識するデータ取出完了認識手段と、前記データ取出完了認識手段が前記受信データの取出完了を認識すると、前記データ送信手段によるデータ送信を停止させる送信停止制御手段と、を備え、前記受信側デバイスは、前記シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出手段と、前記クロックを利用して前記データに必要なデータ復元処理を施すデータ復元手段と、を備えていることを特徴としている。
【発明の効果】
【００１４】
本発明によれば、データをシリアル通信する場合の通信効率を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例を適用した画像処理装置の要部ブロック構成図。
【図２】画像処理装置のデータ通信部の要部回路構成図。
【図３】送信回路及び受信回路の機能ブロック図。
【図４】送信回路におけるデータ通信処理を示すフローチャート。
【図５】受信回路におけるデータ通信処理を示すフローチャート。
【図６】他のデータ通信部の要部回路構成図。
【図７】図６の送信回路及び受信回路の機能ブロック図。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１７】
図１〜図７は、本発明のデータ通信装置、画像処理装置、データ通信方法及びデータ通信プログラムの一実施例を示す図であり、図１は、本発明のデータ通信装置、画像処理装置、データ通信方法及びデータ通信プログラムの一実施例を適用した画像処理装置１の要部ブロック構成図である。
【００１８】
図１において、画像処理装置１は、複写装置、複合装置等である。画像処理装置１は、スキャナ２、プロッタ３、エンジンＡＳＩＣ４、コントローラＡＳＩＣ（ＣＴＬ  ＡＳＩＣ）５、ＣＰＵ（Central Processing Unit ）６及びメモリ７等を備えている。また、画像処理装置１は、図示しないが、画像処理装置１の各種動作を行わせるのに必要な命令を入力すると共に画像処理装置１からの各種情報を表示する操作表示部を備えている。画像処理装置１は、ネットワーク等で接続されている相手端末との間でデータの授受を行うネットワーク部等を備えていてもよい。
【００１９】
なお、操作表示部は、画像処理装置１を操作するのに必要な各種キーを備えるとともに、ディスプレイ（例えば、液晶ディスプレイ）やＬＥＤ（Light Emitting Diode）等のランプを備えている。操作表示部は、操作キーから、画像処理装置１を利用した各種処理に必要な各種操作が行われ、ディスプレイに、操作キーから入力された命令内容や画像処理装置１からオペレータに通知する各種情報を表示する。
【００２０】
エンジンＡＳＩＣ４とコントローラＡＳＩＣ５及びコントローラＡＳＩＣ５とＣＰＵ６とは、高速シリアルバスＳＬ、例えば、ＰＣＩｅで接続され、ＣＰＵ６とメモリ７とは、例えば、ＳＳＴＬ（Stab Series Terminated Logic）によって接続されている。
【００２１】
スキャナ２は、例えば、ＣＣＤ（Charge Coupled Device ）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）、ＣＩＳ（Contact Image Sensor：密着イメージセンサ）等を利用したイメージスキャナ等が利用されている。スキャナ２は、原稿を走査して、原稿の画像を所定の解像度で読み取る。スキャナ２は、通常、原稿センサ（図示略）が配設されており、原稿の読取時、原稿センサにより、セットされた原稿のサイズや原稿のセット方向（縦方向や横方向）を検出して、コントローラＡＳＩＣ５に出力する。
【００２２】
プロッタ３は、例えば、サーマル素子を利用したサーマル記録装置あるいは電子写真式記録装置等が使用されており、スキャナ２で読み取られた原稿の画像を記録紙に記録出力する。
【００２３】
エンジンＡＳＩＣ４は、コントローラＡＳＩＣ５と連携して、エンジンＡＳＩＣ４からコントローラＡＳＩＣ５へのデータ通信及びコントローラＡＳＩＣ５からエンジンＡＳＩＣ４へのデータ通信を行うとともに、スキャナ２の原稿読み取り動作及びプロッタ３による画像形成動作を制御する。
【００２４】
コントローラＡＳＩＣ５は、ＣＰＵ６とともに画像処理装置１の全体の制御を行うとともに、特に、後述するデータ通信制御を行う。
【００２５】
メモリ７は、画像処理装置１の基本プログラムや本発明のデータ通信プログラム、システムデータ及び画像データ等を格納しており、ＣＰＵ６によって読み出され、また、書き込まれる。
【００２６】
ＣＰＵ６は、メモリ７内のプログラムに基づいて画像処理装置１の各部を制御して、画像処理装置１としての基本処理を実行するとともに、本発明のデータ通信プログラムに基づいて効率的なデータ通信を処理する。
【００２７】
上記エンジンＡＳＩＣ４、コントローラＡＳＩＣ５及びＣＰＵ６は、図２に示すように、その一方が送信側デバイスＤａ、他方が受信側デバイスＤｂとなって、高速シリアルバスＳＬを介してデータ通信を行うデータ通信部（データ通信装置）１０を構成する。
【００２８】
送信側デバイスＤａと受信側デバイスＤｂは、高速シリアルバスＳＬで接続され、データ通信に関するハードウェア構成としては、同様の構成である。送信側デバイスＤａと受信側デバイスＤｂは、それぞれ、送信回路Ｔｘａ、Ｔｘｂ、受信回路Ｒｘａ、Ｒｘｂ、８ｂ／１０ｂ変換回路ＤＣａ、ＤＣｂ等を搭載している。
【００２９】
送信回路Ｔｘａ、Ｔｘｂは、詳細には、図示しないが、通常のシリアル通信の送信回路の備えているトランシーバが用いられている。すなわち、送信回路Ｔｘａ、Ｔｘｂは、パラレルデータＤｐｉが入力され、パラレルデータＤｐｉをシリアルに変換するとともに、同期信号を挿入する。送信回路Ｔｘａ、Ｔｘｂは、図示しないデータ生成部で、同期信号を挿入したシリアルデータに、符号化、スクランブル、並び替え、誤り訂正符号付加等のデータ処理を行ない、８ｂ／１０ｂ変換回路ＤＣａ、ＤＣｂで、クロック埋め込みによる８ｂ／１０ｂ変換処理を行う。送信回路Ｔｘａ、Ｔｘｂは、処理済みのシリアルデータを、高速シリアルバスＳＬを通して相手デバイスの受信回路Ｒｘｂ、Ｒｘａに送信する。
【００３０】
受信回路Ｒｘｂ、Ｒｘａは、送信回路Ｔｘａ、Ｔｘｂと同様のハードウェア構成であり、送信回路Ｔｘａ、Ｔｘｂから送られてきたシリアルデータを受信する。受信回路Ｒｘｂ、Ｒｘａは、８ｂ／１０ｂ変換回路ＤＣａ、ＤＣｂで、受信したシリアルデータからクロックを分離したデータを取得する８ｂ／１０ｂ変換処理を行ない、図示しないデータ復元部で、スクランブル、インターリーブ、誤り訂正及びシリアル／パラレル変換処理等の必要な処理を行う。
【００３１】
そして、画像処理装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明のデータ通信方法を実行するデータ通信プログラムを読み込んでメモリ７に導入することで、後述するデータ通信を効率的に処理するデータ通信方法を実行するデータ通信部１０を備えた画像処理装置として構築されている。このデータ通信プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００３２】
画像処理装置１は、このデータ通信方法が導入されることで、エンジンＡＳＩＣ４、コントローラＡＳＩＣ５及びＣＰＵ６の通信経路間において、図３に送信デバイスＤａ及び受信デバイスＤｂとして示す機能ブロックが構築される。送信デバイスＤａは、送信回路Ｔｘａ、Ｔｘｂ用として、シリアル／パラレル変換回路２１ｔ、符号化回路２２ｔ、同期回路２３ｔ、誤り訂正回路２４ｔ、インターリーブ回路２５ｔ、スクランブル回路２６ｔ、８ｂ／１０ｂ変換回路２７ｔ、トランスミッタ回路２８ｔ及びデータ取出完了認識部２９が構築される。
【００３３】
受信デバイスＤｂは、受信回路Ｒｘｂ用として、シリアル／パラレル変換回路２１ｒ、復号化回路２２ｒ、同期回路２３ｒ、誤り訂正回路２４ｒ、インターリーブ回路２５ｒ、ディスクランブル回路２６ｒ、８ｂ／１０ｂ変換回路２７ｒ及びレシーバ回路２８ｒが構築される。
【００３４】
シリアル／パラレル変換回路２１ｔは、外部から入力されるパラレルデータをシリアルデータに変換して、符号化回路２２ｔへ出力する。
【００３５】
符号化回路（符号化手段）２２ｔは、シリアルデータを所定の符号化方式で符号化（圧縮）して、同期回路２３ｔへ出力する。また、符号化回路２２ｔは、シリアルデータを所定の暗号化方式で、暗号化する。
【００３６】
同期回路２３ｔは、データの一定間隔、例えば、１０個のデータ毎に、１個の割合で、同期信号を挿入し、同期化後のデータを誤り訂正回路２４ｔへ出力する。
【００３７】
誤り訂正回路（誤り訂正付加手段）２４ｔは、データに、所定ビットの誤り訂正用データ（例えば、４ビットの誤り訂正用データ）を、データの所定ビット毎（例えば、８０ビット毎）に付加して、インターリーブ回路２５ｔへ出力する。
【００３８】
したがって、送信回路Ｔｘａ、Ｔｘｂは、誤り訂正回路２４ｔが誤り訂正処理を行う場合には、同期信号が４ビット、データが８ビットのデータが１０個及び誤り訂正用データが４ビットで、合計８８ビットを、送信データの１ブロックとして処理する。
【００３９】
インターリーブ回路（並替手段）２５ｔは、１ブロック毎のデータの並び順を所定の並び順に並び替えてバーストエラー耐性を持たせて、スクランブル回路２６ｔへ出力する。インターリーブ回路２５ｔは、例えば、データを一旦メモリ７へ書き込んだ後、読み出す際に、書き込み順とは異なる順序でデータの読み出しを行うことで、データの並び順を替える。インターリーブ回路２５ｔは、例えば、図４の右側に示すように、メモリ７の３×３のメモリを利用して、ブロック毎に、データの並び替えを行う。
【００４０】
スクランブル回路（スクランブル手段）２６ｔは、データを、所定ビット単位、例えば、１６ビット単位で、乱雑化して、ＥＭＩ（Electromagnetic Interference；電波雑音干渉）耐性を向上させ、スクランブル後のデータを８ｂ／１０ｂ変換回路２７ｔへ出力する。スクランブル回路２６ｔは、例えば、同期信号を除くデータに対して１６ビット単位で、乱数処理を施すことで、データを乱雑化する。
【００４１】
８ｂ／１０ｂ変換回路２７ｔは、上記８ｂ／１０ｂ変換回路ＤＣａによって構築される。８ｂ／１０ｂ変換回路２７ｔは、８ビット（８ｂｉｔ）データ毎に、２ビット（２ｂｉｔ）のクロックを埋め込んで、１０ビットのデータに変換し、トランスミッタ回路２８ｔへ出力する。８ｂ／１０ｂ変換回路２７は、一般的に、予め用意されている変換テーブルを使用して８ビットのデータを１０ビットのデータへ変換する。
【００４２】
トランスミッタ回路２８ｔは、８ｂ／１０ｂ変換回路２７から受け取った１０ビットのデータを高速シリアルバスＳＬの伝送路上を通して、受信回路Ｒｘｂ、Ｒｘａへ送信する。
【００４３】
レシーバ回路２８ｒは、送信回路Ｔｘａ、Ｔｘｂからの１０ビットデータまたはトランスミッタ回路２８ｔの送出する１０ビットデータの帰還データが入力され、１０ビットデータを受信して、８ｂ／１０ｂ変換回路２７ｒへ渡す。
【００４４】
８ｂ／１０ｂ変換回路２７ｒは、上記８ｂ／１０ｂ変換回路ＤＣｂによって構築される。８ｂ／１０ｂ変換回路２７ｒは、ＣＤＲ（Clock Data Recovery：クロック・データ・リカバリ）を備え、１０ビットデータを、変換テーブルを使用して、８ビットのデータとクロックに分離する。８ｂ／１０ｂ変換回路２７ｒは、分離した８ビットデータとクロックをディスクランブル回路２６ｒへ渡す。
【００４５】
ディスクランブル回路（ディスクランブル手段）２６ｒは、８ｂ／１０ｂ変換回路２７ｒからのデータを、所定ビット、例えば、１６ビット毎に、クロックを用いてディスクランブル処理を施し、スクランブル前のデータに戻して、インターリーブ回路２５ｒへ渡す。
【００４６】
インターリーブ回路（並替復元手段）２５ｒは、メモリ７を使用して、クロックを用いてデータの順番を元の順番に並べ替え、並べ替えたデータを誤り訂正回路２４ｒに渡す。なお、インターリーブ回路２５ｒは、８ビットデータの単位で、データの並べ替えを行う。
【００４７】
誤り訂正回路（誤り検査手段）２４ｒは、送信回路Ｔｘａ、Ｔｘｂの誤り訂正回路２４ｔの誤り訂正方式に応じた誤り訂正方式で、データの誤り訂正処理を、クロックを用いて行い、誤りがなければデータを復号化回路２２ｒへ渡す。なお、本実施例の誤り訂正回路２４ｔ、２４ｒは、８０ビット毎に誤り訂正処理を行っている。
【００４８】
同期回路２３ｒは、同期信号の付加されているデータから同期信号を取り除いて復号化回路２２ｒへ渡す。
【００４９】
復号化回路（復号化手段）２２ｒは、送信回路Ｔｘａ、Ｔｘｂの符号化回路２２ｔによる符号化方式に応じて符号化（圧縮）されているデータを、クロックを用いて復号化（伸長）し、復号化したデータをシリアル／パラレル変換回路２１ｒへ渡す。また、復号化回路２２ｒは、符号化回路２２ｔでの暗号化方式に応じて、暗号化されているデータを解凍してシリアル／パラレル変換回路２１ｒへ渡す。
【００５０】
シリアル／パラレル変換回路２１ｒは、復号化回路２２ｒから渡されるシリアルデータをパラレルデータに変換して、出力する。
【００５１】
したがって、受信データを処理するレシーバ回路２８ｒ、８ｂ／１０ｂ変換回路２７ｒ、ディスクランブル回路２６ｒ、インターリーブ回路２５ｒ、同期回路２３ｒ、誤り訂正回路２４ｒ及び復号化回路２２ｒは、その動作処理に送信データに埋め込まれているクロックを用いており、送信データのクロックを必要とする。
【００５２】
データ取出完了認識部２９は、レシーバ回路２８ｒ、８ｂ／１０ｂ変換回路２７ｒ、ディスクランブル回路２６ｒ、インターリーブ回路２５ｒ、誤り訂正回路２４ｒ及び復号化回路２２ｒから処理完了通知を受け取る。データ取出完了認識部２９は、各部２８ｒ〜２２ｒからの処理完了通知があると、該部２８ｒ〜２２ｒでのデータに対する必要な処理が完了したことを認識する。データ取出完了認識部２９は、該データに対して必要な処理が全て完了した時点を、該データに対して処理が必要な各部２８ｒ〜２２ｒからの処理完了通知に基づいて認識して、トランスミッタ回路２８ｔへデータ送信停止信号を出力する。
【００５３】
送信回路Ｔｘａ、Ｔｘｂのトランスミッタ回路２８ｔは、データ取出完了認識部２９からデータ送信停止信号が入力されると、受信回路Ｒｘｂ、Ｒｘａへのデータ送信を停止する。
【００５４】
したがって、データ取出完了認識部２９は、シリアルデータから前記データの前記受信側デバイスＤｂにおける取り出しが完了したことを認識するデータ取出完了認識手段として機能している。また、データ取出完了認識部２９は、受信データの取出完了を認識すると、後述するデータ送信部３２ｔによるデータ送信を停止させる送信停止制御手段として機能している。
【００５５】
そして、上記シリアル／パラレル変換回路２１ｔ、符号化回路２２ｔ、同期回路２３ｔ、誤り訂正回路２４ｔ、インターリーブ回路２５、スクランブル回路２６ｔは、全体としてデータに必要なデータ加工処理を施して送信用データを生成するデータ生成部（データ生成手段）３１ｔとして機能している。８ｂ／１０ｂ変換回路２７ｔ及びトランスミッタ回路２８ｔは、送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスへ送信するデータ送信部（データ送信手段）３２ｔとして機能している。また、シリアル／パラレル変換回路２１ｒ、符号化回路２２ｒ、同期回路２３ｒ、誤り回路２４ｒ、インターリーブ回路２５ｒ、ディスクランブル回路２６ｒは、クロックを利用して前記データに必要なデータ復元処理を施すデータ復元部（データ復元手段）３１ｒとして機能している。８ｂ／１０ｂ変換回路２７ｒ及びレシーバ回路２８ｒは、全体として、シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出部（データ取出手段）３２ｒとして機能している。
【００５６】
次に、本実施例の作用を説明する。本実施例の画像処理装置１は、データをシリアル通信する場合の通信効率を向上させる。
【００５７】
画像処理装置１は、エンジンＡＳＩＣ４、コントローラＡＳＩＣ５、ＣＰＵ６等のデバイス間で、データをシリアル通信する。この場合、いずれのデバイスが送信側デバイスＤａとなるか、受信側デバイスＤｂとなるかは、データの通信方向によって決定される。
【００５８】
送信側デバイスＤａと受信側デバイスＤｂは、その送信回路Ｔｘａ、Ｔｘｂと受信回路Ｒｘｂ、Ｒｘａとの間で、高速シリアルバスＳＬの伝送路を通して、データをシリアル通信する。
【００５９】
そして、送信回路Ｔｘａ、Ｔｘｂと受信回路Ｒｘｂ、Ｒｘａは、そのハードウェア構成が、図２に示したように、同様の構成となっており、本実施例のデータ通信プログラムが導入されることで、図３に示した機能ブロックが構築される。
【００６０】
この送信回路Ｔｘａ、Ｔｘｂと受信回路Ｒｘｂ、Ｒｘａは、この機能ブロックにおいて、データ通信処理を、図４及び図５に示すように実行する。なお、図４は、送信回路Ｔｘａ、Ｔｘｂにおけるデータ通信処理を示しており、図５は、受信回路Ｒｘｂ、Ｒｘａにおけるデータ通信処理を示している。なお、本実施例では、８ビットを１ブロックとするデータを取り扱う場合について説明するが、８ビット単位に限るものではない。
【００６１】
まず、図４の送信回路Ｔｘａ、Ｔｘｂにおけるデータ通信処理について説明する。送信回路Ｔｘａ、Ｔｘｂは、シリアル／パラレル変換回路２１ｔにパラレルデータＤｐｉが入力されると、シリアル／パラレル変換回路２１ｔが、該パラレルデータＤｐｉを、８ビットを１ブロックとするシリアルのデータＤｓに変換して、符号化回路２２ｔに渡す。
【００６２】
符号化回路２２ｔは、シリアルのデータＤｓが圧縮（符号化）または暗号化の要求されているデータであるか判断し（ステップＳ１０１）、要求されていると（ステップＳ１０１で、ＹＥＳのとき）、要求されている圧縮、暗号化を行う（ステップＳ１０２）。符号化回路２２ｔは、圧縮、暗号化したシリアルのデータＤｓを同期回路２３ｔに渡す。
【００６３】
ステップＳ１０１で、圧縮、暗号化のいずれもが要求されていないと（ステップＳ１０１で、ＮＯのとき）、符号化回路２２ｔは、入力されたシリアルのデータＤｓをそのまま同期回路２３ｔに渡す。
【００６４】
同期回路２３ｔは、図４の右側に示すように、例えば、データＤｓの１０バイト毎に、同期信号（図４の右側に「ＳＹＮＣ」で示すビット）を挿入し、誤り訂正回路２４ｔへ渡す（ステップＳ１０３）。
【００６５】
誤り訂正回路２４ｔは、データＤｓに対して誤り訂正要求があるかチェックし（ステップＳ１０４）、誤り訂正要求があると（ステップＳ１０４で、ＹＥＳのとき）、データＤｓに誤り訂正符号を付加して、インターリーブ回路２５ｔへ渡す（ステップＳ１０５）。誤り訂正回路２４ｔは、例えば、図４の右側に示すように、データＤｓの１０バイトまたはデータ１０バイトに同期信号を付加した単位を１ブロックとして誤り訂正符号（図４の右側に「ＥＣＣ４］で示すビット）を付加する誤り訂正処理を行う。誤り訂正符号の付加されたデータＤｓは、８８ビットとなり、１ブロックとなる。
【００６６】
誤り訂正回路２４ｔは、ステップＳ１０４で、データＤｓに対して誤り訂正要求がないと（ステップＳ１０４で、ＮＯのとき）、データＤｓを、誤り訂正処理を施すことなく、インターリーブ回路２５ｔへ渡す。
【００６７】
インターリーブ回路２５ｔは、データＤｓに対してインターリーブ処理が要求されているかチェックする（ステップＳ１０６）。
【００６８】
インターリーブ回路２５ｔは、ステップＳ１０６で、インターリーブ処理が要求されていると（ステップＳ１０６で、ＹＥＳのとき）、インターリーブ処理を施して、スクランブル回路２６ｔへ渡す（ステップＳ１０７）。インターリーブ回路２５ｔは、図４の右側に示すように、１ブロック毎（Ａ、Ｂ、・・・・）のデータＤｓを順番にメモリ７へ書き込み、読み出しの順番を変更することで、ブロック毎のデータＤｓの並び替えを行う。
【００６９】
インターリーブ回路２５ｔは、ステップＳ１０６で、インターリーブ処理が要求されていないと（ステップＳ１０６で、ＮＯのとき）、データＤｓを、インターリーブ処理を施すことなく、スクランブル回路２６ｔへ渡す。
【００７０】
スクランブル回路２６ｔは、データＤｓに対してスクランブル処理が要求されているかチェックする（ステップＳ１０８）。
【００７１】
スクランブル回路２６ｔは、ステップＳ１０８で、スクランブル処理が要求されていると（ステップＳ１０８で、ＹＥＳのとき）、データＤｓを、所定ビット単位、例えば、１６ビット単位で、乱雑化して８ｂ／１０ｂ変換回路２７ｔへ出力する（ステップＳ１０９）。スクランブル回路２６ｔは、例えば、図４の右側に示すように、同期信号を除くデータＤｓに対して１６ビット単位で、乱数処理を施すことで、データＤｓを乱雑化する。
【００７２】
スクランブル回路２６ｔは、ステップＳ１０８で、スクランブル処理が要求されていないと（ステップＳ１０８で、ＮＯのとき）、データＤｓを、スクランブル処理することなく、８ｂ／１０ｂ変換回路２７ｔへ渡す。
【００７３】
８ｂ／１０ｂ変換回路２７ｔは、データＤｓを８ビット毎にクロックを埋め込んで、１０ビットのデータＤｓとして、トランスミッタ回路２８ｔへ渡す（ステップＳ１１０）。
【００７４】
トランスミッタ回路２８ｔは、受け取った１０ビット毎のデータＤｓを、高速シリアルバスＳＬを通して受信側デバイスＤｂの受信回路Ｒｘｂへ、シリアル通信するとともに、送信側デバイスＤａの受信回路Ｒｘａのレシーバ回路２８ｒへ帰還させる。
【００７５】
そして、受信側デバイスＤｂの受信回路Ｒｘｂと送信側デバイスＤａの受信回路Ｒｘａは、送信側デバイスＤａの送信回路ＴｘａからのデータＤｓに対して、図５に示すような同様のデータ通信処理を行う。
【００７６】
すなわち、レシーバ回路２８ｒは、８ビット毎にクロックの挿入された１０ビット単位のシリアルのデータＤｓを受信し、受信したデータＤｓを、８ｂ／１０ｂ変換回路２７ｒへ渡す。
【００７７】
８ｂ／１０ｂ変換回路２７ｒは、１０ビットのデータＤｓを、変換テーブルを使用して、図５の右側に示すように、８ビットのデータとクロックに分離し、分離した８ビットデータＤｓとクロックをディスクランブル回路２６ｒへ渡す（ステップＳ２０１）。
【００７８】
ディスクランブル回路２６ｒは、受け取ったデータＤｓにスクランブル処理が施されているかチェックする（ステップＳ２０２）。
【００７９】
ステップＳ２０２で、データＤｓにスクランブル処理が施されていると（ステップＳ２０２で、ＹＥＳのとき）、ディスクランブル回路２６ｒは、１６ビット毎にクロックを用いてディスクランブル処理を施して、スクランブル前のデータＤｓに戻す。ディスクランブル回路２６ｒは、ディスクランブル処理したデータＤｓをインターリーブ回路２５ｒへ渡す（ステップＳ２０３）。ディスクランブル回路２６ｒは、送信側で１６ビットでスクランブル処理が行われているため、１ブロックのデータＤｓをディスクランブルするのに、１６クロックを必要とする。
【００８０】
ステップＳ２０２で、データＤｓにスクランブル処理が施されていないと（ステップＳ２０２で、ＮＯのとき）、ディスクランブル回路２６ｒは、データＤｓをそのままインターリーブ回路２５ｒへ渡す。
【００８１】
インターリーブ回路２５ｒは、データＤｓにインターリーブ処理が施されているかチェックする（ステップＳ２０４）。
【００８２】
ステップＳ２０４で、インターリーブ処理が施されていると（ステップＳ２０４で、ＹＥＳのとき）、インターリーブ回路２５ｒは、データＤｓに対して元の順番に並べ替える並べ替え処理（インターリーブ処理）を施す。この場合、インターリーブ回路２５ｒは、図５の右側に示すように、メモリ７を使用して、クロックを用いて８ビット単位（Ａ、Ｂ、・・・）で、データＤｓの順番を元の順番に並べ替える。インターリーブ回路２５ｒは、並べ替えたデータＤｓを誤り訂正回路２４ｒに渡す（ステップＳ２０５）。
【００８３】
インターリーブ回路２５ｒは、例えば、図５の右側にメモリ７の図に示すように、３×３の９ブロックのデータＤｓの並び替えを行う。したがって、インターリーブ回路２５ｒは、１回のインターリーブ処理で、９ブロックのデータＤｓの並び替えを行い、１ブロックが、８８ビットであるため、１回のインターリーブ処理で、８８×９＝７９２クロック以上の処理時間が必要となる。すなわち、インターリーブ処理は、メモリ７への書き込み及び読み出しが必要であるため、７２９クロック以上の時間を必要とする。
【００８４】
ステップＳ２０４で、インターリーブ処理が施されていないと（ステップＳ２０４で、ＮＯのとき）、インターリーブ回路２５ｒは、データＤｓをそのまま誤り訂正回路２４ｒへ渡す。
【００８５】
誤り訂正回路２４ｒは、渡されたデータＤｓに誤り訂正処理を必要とするかチェックする（ステップＳ２０６）。
【００８６】
ステップＳ２０６で、誤り訂正を必要とすると（ステップＳ２０６で、ＹＥＳのとき）、誤り訂正回路２４ｒは、送信回路Ｔｘａの誤り訂正回路２４ｔの誤り訂正方式に応じた誤り訂正方式で誤り訂正処理を行う。誤り訂正回路２４ｒは、本実施例では、８０ビット毎に誤り訂正処理を行っており、１回の誤り訂正処理で、図５の右側に示すように、少なくとも８０クロックの処理を要する。誤り訂正回路２４ｒは、誤り訂正処理を完了したデータＤｓを、同期回路２３ｒへ渡して、同期回路２３ｒが同期信号を取り除いて復号化回路２２ｒへ渡す（ステップＳ２０７）。
【００８７】
ステップＳ２０６で、誤り訂正を必要としないと（ステップＳ２０６で、ＮＯのとき）、誤り訂正回路２４ｒは、受け取ったデータＤｓをそのまま同期回路２３ｒへ渡して、同期回路２３ｒが同期信号を取り除いて復号化回路２２ｒへ渡す。
【００８８】
復号化回路２２ｒは、データＤｓに対して解凍、復号化処理が必要であるかチェックする（ステップＳ２０８）。
【００８９】
ステップＳ２０８で、データＤｓに対して解凍、復号化が必要であると（ステップＳ２０８で、ＹＥＳのとき）、復号化回路２２ｒは、データＤｓを復号化、解凍処理を施して、シリアル／パラレル変換回路２１ｒへ渡す（ステップＳ２０９）。この場合、復号化回路２２ｒは、送信回路Ｔｘａの符号化回路２２ｔによる符号化方式に応じて符号化（圧縮）されているデータＤｓを、クロックを用いて、元のデータＤｓに復号化（伸長）する。また、復号化回路２２ｒは、符号化回路２２ｔでの暗号化方式に応じて、暗号化されているデータＤｓを元のデータＤｓに解凍する。
【００９０】
シリアル／パラレル変換回路２１ｒは、復号化回路２２ｒから渡されるシリアルデータＤｓをパラレルデータに変換して、出力する。
【００９１】
そして、上記受信回路Ｒｘｂ、Ｒｘａにおけるデータ通信処理において、送信側デバイスＤａの受信回路Ｒｘａの８ｂ／１０ｂ変換回路２７ｒ、ディスクランブル回路２６ｒ、インターリーブ回路２５ｒ、誤り訂正回路２４ｒ、同期回路２３ｒ、復号化回路２２ｒ及びシリアル／パラレル変換回路２１ｒは、受信データＤｓの有効データの最後の処理が完了すると、処理完了通知をデータ取出完了認識部２９へ出力する。
【００９２】
データ取出完了認識部２９は、処理完了通知を受け取ると、該部２８ｒ〜２１ｒでのデータに対する必要な処理が完了したことを認識する。データ取出完了認識部２９は、該データに対して必要な処理が全て完了した時点を、該データに対して処理が必要な各部２８ｒ〜２２ｒからの処理完了通知に基づいて認識して、トランスミッタ回路２８ｔへデータ送信停止信号を出力する。
【００９３】
送信回路Ｔｘａのトランスミッタ回路２８ｔは、データ取出完了認識部２９からデータ送信停止信号が入力されると、受信回路Ｒｘｂ、Ｒｘａへのデータ送信を停止する。
【００９４】
なお、上記説明では、送信側デバイスＤａの受信回路Ｒｘａの８ｂ／１０ｂ変換回路２７ｒ、ディスクランブル回路２６ｒ、インターリーブ回路２５ｒ、誤り訂正回路２４ｒ、同期回路２３ｒ、復号化回路２２ｒ及びシリアル／パラレル変換回路２１ｒが、それぞれ処理完了通知をデータ取出完了認識部２９へ出力ようになっている。送信側デバイスＤａの受信回路ＲＸａは、上記各回路２７ｒ〜２１ｒの全てが処理完了通知を出力する必要はなく、最後のシリアル／パラレル変換回路２１ｒのみが処理完了通知をデータ取出完了認識部２９へ出力してもよい。
【００９５】
また、データ通信部１０は、例えば、図６にデータ通信部４０として示すように、通信方向を切り替えるモード切替回路Ｍａ、Ｍｂを備えていてもよい。すなわち、データ通信部４０は、その送信側デバイスＤａ及び受信側デバイスＤｂが、図２と同様の送信回路Ｔｘａ、Ｔｘｂ、受信回路Ｒｘｂ、Ｒｘａ及び８ｂ／１０ｂ変換回路ＤＣａ、ＤＣｂ等を備えているとともに、モード切替回路Ｍａ、Ｍｂを備えている。
【００９６】
モード切替回路Ｍａ、Ｍｂは、送信回路Ｔｘａ、Ｔｘｂと受信回路Ｒｘｂ、Ｒｘａにおけるデータ通信方向を切り替える。図６では、モード切替回路Ｍａ、Ｍｂは、送信回路Ｔｘａと受信回路Ｒｘｂとの間におけるデータ通信方向を切り替える。
【００９７】
図６の場合、データ通信部４０の送信回路Ｔｘａ、Ｔｘｂ及び受信回路Ｒｘｂ、Ｒｘａは、図７に示すように機能ブロック構成される。
【００９８】
すなわち、図７において、送信回路Ｔｘａ、Ｔｘｂ及び受信回路Ｒｘｂ、Ｒｘａは、上記図３と同様に、送信回路Ｔｘａ、Ｔｘｂ用として、シリアル／パラレル変換回路２１ｔ、符号化回路２２ｔ、同期回路２３ｔ、誤り訂正回路２４ｔ、インターリーブ回路２５ｔ、スクランブル回路２６ｔ、８ｂ／１０ｂ変換回路２７ｔ、トランスミッタ回路２８ｔ及びデータ取出完了認識部２９が構築され、さらに、モード切替回路４１が構築される。
【００９９】
送信回路Ｔｘａ、Ｔｘｂ及び受信回路Ｒｘｂ、Ｒｘａは、受信回路Ｒｘｂ、Ｒｘａとして、図３と同様に、シリアル／パラレル変換回路２１ｒ、復号化回路２２ｒ、同期回路２３ｒ、誤り訂正回路２４ｒ、インターリーブ回路２５ｒ、ディスクランブル回路２６ｒ、８ｂ／１０ｂ変換回路２７ｒ及びレシーバ回路２８ｒが構築される。
【０１００】
モード切替回路４１は、モード切替回路Ｍａ、Ｍｂにより構築され、データ取出完了認識部２９からデータ送信停止信号に基づいて、送信回路Ｔｘａと受信回路Ｒｘｂとの間のデータ通信の方向を切り替える。
【０１０１】
そして、シリアル／パラレル変換回路２１ｒ、復号化回路２２ｒ、同期回路２３ｒ、誤り訂正回路２４ｒ、インターリーブ回路２５ｒ、ディスクランブル回路２６ｒ、８ｂ／１０ｂ変換回路２７ｒ及びレシーバ回路２８ｒは、受信データＤｓのうち有効データの最後の処理が完了すると、処理完了通知をデータ取出完了認識部２９へ出力する。
【０１０２】
データ取出完了認識部２９は、処理完了通知を受け取ると、該部２８ｒ〜２１ｒでのデータに対する必要な処理が完了したことを認識する。データ取出完了認識部２９は、該データに対して必要な処理が全て完了した時点を、該データに対して処理が必要な各部２８ｒ〜２１ｒからの処理完了通知に基づいて認識して、トランスミッタ回路２８ｔ及びモード切替回路４１へデータ送信停止信号を出力する。
【０１０３】
送信回路Ｔｘａのトランスミッタ回路２８ｔは、上記同様に、データ取出完了認識部２９からデータ送信停止信号が入力されると、受信回路Ｒｘｂ、Ｒｘａへのデータ送信を停止する。
【０１０４】
モード切替回路４１は、データ取出完了認識部２９からデータ送信停止信号が入力されると、そのタイミングで、または、予め設定されている待ち時間（設定値）が経過した後に、トランスミッタ２８ｔのデータ通信の方向を、いままでの送信方向から受信方向に切り替える。
【０１０５】
同様に、受信回路Ｒｘｂのモード切替回路４１は、データ取出完了認識部２９からデータ送信停止信号が入力されると、そのタイミングで、または、予め設定されている待ち時間（設定値）が経過した後に、レシーバ回路２８ｒのデータ通信の方向を、いままでの受信方向から送信方向に切り替える。
【０１０６】
このようにすると、データ通信方向の切り替えを、速やかにかつ適切に行うことができ、通信効率を向上させて、電力消費を削減することができる。
【０１０７】
なお、図６及び図７においても、送信側デバイスＤａの受信回路Ｒｘａの８ｂ／１０ｂ変換回路２７ｒ、ディスクランブル回路２６ｒ、インターリーブ回路２５ｒ、誤り訂正回路２４ｒ、同期回路２３ｒ、復号化回路２２ｒ及びシリアル／パラレル変換回路２１ｒは、全てが処理完了通知を出力する必要はなく、最後の復号化回路２２ｒのみが処理完了通知を出力してもよい。
【０１０８】
このように、本実施例の画像処理装置１は、送信側デバイスＤａと受信側デバイスＤｂの間でデータをシリアル通信するデータ通信部（データ通信装置）１０であって、前記送信側デバイスＤａは、データに必要なデータ加工処理を施して送信用データを生成するデータ生成部（データ生成手段）３１ｔと、前記送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスＤｂへ送信するデータ送信部（データ送信手段）３２ｔと、前記シリアルデータから前記データの前記受信側デバイスＤｂにおける取り出しが完了したことを認識するデータ取出完了認識部（データ取出完了認識手段）２９と、前記データ取出完了認識部２９が前記受信データの取出完了を認識すると、前記データ送信部３２ｔによるデータ送信を停止させるデータ取出完了認識部（送信停止制御手段）２９と、を備え、前記受信側デバイスＤｂは、前記シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出部（データ取出手段）３２ｒと、前記クロックを利用して前記データに必要なデータ復元処理を施すデータ復元部（データ復元手段）３１ｒと、を備えている。
【０１０９】
したがって、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を認識して、データ送信を停止することができ、データをシリアル通信する場合の通信効率を向上させることができる。その結果、消費電力を削減することができる。
【０１１０】
また、本実施例の画像処理装置１は、送信側デバイスＤａと受信側デバイスＤｂの間でデータをシリアル通信するデータ通信部（データ通信装置）１０におけるデータ通信方法であって、前記送信側デバイスＤａにおける、データに必要なデータ加工処理を施して送信用データを生成するデータ生成処理ステップと、前記送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスＤｂへ送信するデータ送信処理ステップと、前記シリアルデータから前記データの前記受信側デバイスＤｂにおける取り出しが完了したことを認識するデータ取出完了認識処理ステップと、前記データ取出完了認識処理ステップで前記受信データの取出完了が認識されると、前記データ送信処理ステップでのデータ送信を停止させる送信停止制御処理ステップと、を有し、前記受信側デバイスＤｂにおける、前記シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出処理ステップと、前記クロックを利用して前記データに必要なデータ復元処理を施すデータ復元処理ステップと、を有するデータ通信方法を実行している。
【０１１１】
したがって、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を認識して、データ送信を停止することができ、データをシリアル通信する場合の通信効率を向上させることができる。その結果、消費電力を削減することができる。
【０１１２】
さらに、本実施例の画像処理装置１は、送信側デバイスＤａと受信側デバイスＤｂの間でデータをシリアル通信するデータ通信装置の搭載するデータ通信プログラムであって、前記送信側デバイスＤａのＣＰＵ６等の制御プロセッサに、データに必要なデータ加工処理を施して送信用データを生成するデータ生成処理と、前記送信用データにクロックを埋め込んでシリアルデータを生成して前記受信側デバイスＤｂへ送信するデータ送信処理と、前記シリアルデータから前記データの前記受信側デバイスＤｂにおける取り出しが完了したことを認識するデータ取出完了認識処理と、前記データ取出完了認識処理で前記受信データの取出完了が認識されると、前記データ送信処理でのデータ送信を停止させる送信停止制御処理と、を実行させ、前記受信側デバイスＤｂの制御プロセッサに、前記シリアルデータをクロックと前記データに分離して該データを取り出すデータ取出処理と、前記クロックを利用して前記データに必要なデータ復元処理を施すデータ復元処理と、を実行させるデータ通信プログラムを搭載している。
【０１１３】
したがって、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を認識して、データ送信を停止することができ、データをシリアル通信する場合の通信効率を向上させることができる。その結果、消費電力を削減することができる。
【０１１４】
また、本実施例の画像処理装置１のデータ通信部１０は、前記送信側デバイスＤａが、前記受信側デバイスＤｂの前記データ取出部３２ｒと同じ構成のデータ取出部（データ取出手段）３２ｒと、前記受信側デバイスＤｂの前記データ復元部３１ｒと同じ構成のデータ復元部（データ復元手段）３１ｒと、を備え、前記データ取出完了認識部２９が、前記送信側デバイスＤａの前記データ取出部３２ｒ及び前記データ復元部３１ｒによる前記クロックを用いた前記受信側デバイスＤｂの前記データ取出部３２ｒ及び前記データ復元部３１ｒと同じデータ取出処理及びデータ復元処理の処理結果に基づいて前記データの取出完了を認識する。
【０１１５】
したがって、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を正確に認識して、データ送信を停止することができ、データをシリアル通信する場合の通信効率をより一層向上させることができる。
【０１１６】
さらに、本実施例の画像処理装置１のデータ通信部１０は、前記データ生成部３１ｔが、前記シリアルデータを符号化する符号化回路（符号化手段）２２ｔを、備え、前記データ復元部３１ｒが、符号化されている前記シリアルデータを復号化する復号化回路（復号化手段）２２ｒを、備え、前記データ取出完了認識部２９が、前記復号化回路２２ｒによる前記シリアルデータの復号化の完了を、前記データの取出の完了として認識する。
【０１１７】
したがって、送信するデータを符号化してシリアル送信する場合にも、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を正確に認識して、データ送信を停止することができる。その結果、データをシリアル通信する場合の通信効率をより一層向上させることができる。
【０１１８】
また、本実施例の画像処理装置１のデータ通信部１０は、前記データ生成部３１ｔが、前記シリアルデータにスクランブル処理を施すスクランブル回路（スクランブル手段）２６ｔを、備え、前記データ復元部３１ｒが、スクランブル処理されている前記シリアルデータをディスクランブル処理するディスクランブル回路（ディスクランブル手段）２６ｒを備え、前記データ取出完了認識部２９が、前記ディディスクランブル回路２６ｒによる前記シリアルデータのディスクランブル処理の完了を、前記データの取出の完了として認識する。
【０１１９】
したがって、送信するデータをスクランブルしてシリアル送信する場合にも、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を正確に認識して、データ送信を停止することができる。その結果、データをシリアル通信する場合の通信効率をより一層向上させることができる。
【０１２０】
さらに、本実施例の画像処理装置１のデータ通信部１０は、前記データ生成部３１ｔが、前記シリアルデータに並び替え処理を施すインターリーブ回路（並替手段）２５ｔを、備え、前記データ復元部３１ｒが、並び替えられている前記シリアルデータを元の順番に並び替えるインターリーブ回路（並替復元手段）２５ｒを、備え、前記データ取出完了認識部２９が、前記インターリーブ回路２５ｒによる前記シリアルデータの並び替え復元処理の完了を、前記データの取出の完了として認識する。
【０１２１】
したがって、送信するデータを並べ替え（インターリーブ）してシリアル送信する場合にも、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を正確に認識して、データ送信を停止することができる。その結果、データをシリアル通信する場合の通信効率をより一層向上させることができる。
【０１２２】
また、本実施例の画像処理装置１のデータ通信部１０は、前記データ生成部３１ｔが、前記シリアルデータに誤り訂正データを付加して、受信側デバイスＤｂとの間で誤り訂正処理を行う誤り訂正回路（誤り訂正付加手段）２４ｔを、備え、前記データ復元部３１ｒが、前記シリアルデータに付加されている誤り訂正データに基づいて、誤り検査を行って、前記送信側デバイスＤａとの間で誤り訂正処理を行う誤り訂正回路（誤り検査手段）２４ｒを、備え、前記データ取出完了認識部２９が、前記誤り訂正回路２４ｔと前記誤り訂正回路２４ｒによる前記シリアルデータの誤り訂正処理の完了を、前記データの取出の完了として認識する。
【０１２３】
したがって、送信するデータに対して誤り訂正処理を行う場合にも、送信するシリアルデータから受信側デバイスＤｂにおけるデータの取り出しの完了を正確に認識して、データ送信を停止することができる。その結果、データをシリアル通信する場合の通信効率をより一層向上させることができる。
【０１２４】
さらに、本実施例の画像処理装置１のデータ通信部１０は、前記送信側デバイスＤａと前記受信側デバイスＤｂが、共に、同様の前記各手段である各回路２１ｔ〜２８ｔ、回路２１ｒ〜２８ｒを備え、前記データの通信方向を切り替えたデータ通信処理が可能であり、前記データ取出完了認識部２９が前記データの取出完了を認識すると、前記データ通信の通信方向を切り替えるモード切替回路（通信方向切替手段）４１を、さらに備えている。
【０１２５】
したがって、送信側デバイスＤａと受信側デバイスＤｂとで、通信方向を切り替えてデータのシリアル通信を行う場合にも、受信側デバイスＤｂにおけるデータの取り出しの完了を正確に認識して、データの通信方向を切り替えることができる。その結果、データを双方向にシリアル通信する場合の通信効率をより一層向上させることができる。
【０１２６】
また、本実施例の画像処理装置１のデータ通信部１０は、前記送信側デバイスＤａの前記データ送信部３２ｔが、最初の有効データ期間の前に通信方向を切り替える設定値を送信し、前記モード切替回路４１が、前記データ取出完了認識部２９が前記受信側デバイスＤｂにおける前記データの取出完了を認識し、さらに、前記設定値による時間が経過した後に、前記データ通信の通信方向を切り替える。
【０１２７】
したがって、シリアル通信におけるデータの取り出しを確実に完了した後に、データの通信方向を切り替えることができる。その結果、データを双方向にシリアル通信する場合の通信効率をより一層向上させることができ、消費電力を削減することができる。
【０１２８】
さらに、本実施例の画像処理装置１のデータ通信部１０は、前記データ取出完了認識部２９が、最後の有効な前記データの前記シリアルデータからの取出完了を前記データ取出完了として認識する。
【０１２９】
したがって、シリアルデータのうち最後の有効データの取出完了を確認して、データ送信を完了したり、通信方向を切り替えることができる。その結果、データ通信の確実性を向上させつつ通信効率を向上させることができる。
【０１３０】
なお、上記データ通信部１０、４０は、シリアルデータ通信における通信モードとして、高速通信モード、低速通信モード等の通信モードを複数備えていてもよい。
【０１３１】
この場合、データ通信部１０、４０は、上記シリアルデータのデータ通信において、データの取出完了を確認した後に、通信モードを切り替える。
【０１３２】
このようにすると、通信モードの切り替えを適切かつ速やかに行うことができ、通信の安定性と効率を向上させることができる。
【０１３３】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１３４】
１  画像処理装置
２  スキャナ
３  プロッタ
４  エンジンＡＳＩＣ
５  コントローラＡＳＩＣ（ＣＴＬ  ＡＳＩＣ）
６  ＣＰＵ
７  メモリ
Ｄａ  送信側デバイス
Ｄｂ  受信側デバイス
ＳＬ  高速シリアルバス
Ｔｘａ、Ｔｘｂ  送信回路
Ｒｘａ、Ｒｘｂ  受信回路
DＣａ、ＤＣｂ  復号化回路
２１ｔ  シリアル／パラレル変換回路
２２ｔ  符号化回路
２３ｔ  同期回路
２４ｔ  誤り訂正回路
２５ｔ  インターリーブ回路
２６ｔ  スクランブル回路
２７ｔ  ８ｂ／１０ｂ変換回路
２８ｔ  トランスミッタ回路
２９  データ取出完了認識部
２１ｒ  シリアル／パラレル変換回路
２２ｒ  復号化回路
２３ｒ  同期回路
２４ｒ  誤り訂正回路
２５ｒ  インターリーブ回路
２６ｒ  スクランブル回路
２７ｒ  ８ｂ／１０ｂ変換回路
２８ｒ  レシーバ回路
２９  データ取出完了認識部
４０  データ通信部
Ｍａ、Ｍｂ  モード切替回路
４１  モード切替回路
Ｄａ  送信デバイス
Ｄｂ  受信デバイス
【先行技術文献】
【特許文献】
【０１３５】
【特許文献１】特開２００５−２６０３６０号公報
【図１】
2016129273.tif 000003
【図２】
2016129273.tif 000004
【図３】
2016129273.tif 000005
【図４】
2016129273.tif 000006
【図５】
2016129273.tif 000007
【図６】
2016129273.tif 000008
【図７】
2016129273.tif 000009