(57)【要約】【課題】貼り合わせウェーハの薄膜の面内膜厚均一性及び表面粗さを共に優れたものとし、ＬＰＤの密集及びスリップ転位のないものを作ることができる貼り合わせウェーハの製造方法を提供する。【解決手段】ボンドウェーハの表面から水素イオン等のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせ、イオン注入層でボンドウェーハを剥離させて薄膜を有する貼り合わせウェーハを作製し、水素ガス含有雰囲気下でＲＴＡ処理を行って薄膜の表面を平坦化する貼り合わせウェーハの製造方法において、ＲＴＡ処理を１１００℃以上１２５０℃以下の温度で行い、犠牲酸化処理を行った後、薄膜の表面に対し、取り代３０〜８０ｎｍのＣＭＰを行う貼り合わせウェーハの製造方法。【選択図】図１
2016082093.tif 000002
【特許請求の範囲】
【請求項１】
ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製し、該貼り合わせウェーハに対し、水素ガス含有雰囲気下でＲＴＡ処理を行うことによって前記薄膜の表面を平坦化する貼り合わせウェーハの製造方法において、
前記ＲＴＡ処理を１１００℃以上１２５０℃以下の温度で行い、該ＲＴＡ処理後の前記貼り合わせウェーハに犠牲酸化処理を行って前記薄膜を減厚し、その後、前記薄膜の表面に対し、取り代３０〜８０ｎｍのＣＭＰを行うことを特徴とする貼り合わせウェーハの製造方法。
【請求項２】
前記ＲＴＡ処理の温度を１２００℃未満とすることを特徴とする請求項１に記載の貼り合わせウェーハの製造方法。
【請求項３】
前記犠牲酸化処理における熱酸化温度を９００℃以上１０００℃以下とし、形成する犠牲酸化膜厚を１００ｎｍ以上３００ｎｍ以下とすることを特徴とする請求項１又は請求項２に記載の貼り合わせウェーハの製造方法。
【請求項４】
前記ボンドウェーハ及び前記ベースウェーハとしてシリコン単結晶ウェーハを用い、かつ、該ベースウェーハとして抵抗率が１００Ωｃｍ以上で、酸素濃度が１０ｐｐｍａ以下のウェーハを用いることを特徴とする請求項１から請求項３のいずれか一項に記載の貼り合わせウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イオン注入剥離法を用いた貼り合わせウェーハの製造方法に関し、特には、水素イオン等を注入したボンドウェーハを支持基板となるベースウェーハと貼り合わせた後に剥離して貼り合わせウェーハを製造する方法に関する。
【背景技術】
【０００２】
例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜ＳＯＩウェーハの製造方法として、イオン注入したウェーハを接合後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。
このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオンや希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層又はイオン注入層とも言う）を形成させた後、該イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離してＳＯＩウェーハとする技術（特許文献１参照）である。必要に応じて、さらに熱処理（結合熱処理）を加えて強固に結合したりもする。この段階では、劈開面（剥離面）がＳＯＩ層の表面となり、ＳＯＩ膜厚が薄くてかつ均一性も高いＳＯＩウェーハが比較的容易に得られている。
【０００３】
しかし、剥離後のＳＯＩウェーハ表面にはイオン注入によるダメージ層が存在し、また、表面粗さが通常のシリコンウェーハの鏡面に比べて大きなものとなっている。したがって、イオン注入剥離法では、このようなダメージ層と表面粗さを除去することが必要になる。
【０００４】
従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨しろの極めて少ない鏡面研磨（取り代：１００ｎｍ程度、或いはそれ以上）が行われていた。ところが、ＳＯＩ層に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入と剥離によって達成されたＳＯＩ層の面内膜厚均一性（面内膜厚分布）が悪化してしまうという問題が生じる。
具体的には、例えば直径３００ｍｍのシリコン単結晶ウェーハを用いて貼り合わせＳＯＩウェーハをイオン注入剥離法で作製する場合、剥離後のＳＯＩ層表面の平坦化・ダメージ除去をタッチポリッシュのみで行うと、剥離直後のＳＯＩ層の面内膜厚均一性が±１ｎｍであったとしても、タッチポリッシュ後には±６ｎｍ以上に悪化してしまうことが避けられない。
【０００５】
このような問題点を解決する方法として、前記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。
例えば、特許文献２では、ボンドウェーハを剥離した後の貼り合わせウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下で熱処理を施し、その後、熱酸化を行って薄膜の表面に熱酸化膜を形成し、該熱酸化膜を除去すること（すなわち、犠牲酸化処理）により薄膜の厚さを減ずることが記載されている。
【０００６】
さらに別の方法として、剥離した後の貼り合わせウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下での熱処理を施した後、前記薄膜の表面を７０ｎｍ以下の取り代で研磨し、その後、犠牲酸化処理を行うことより薄膜の厚さを減ずることも記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２１１１２８号公報
【特許文献２】国際公開第ＷＯ２００３／００９３８６号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一方、近年はより高速（高周波）で低消費電力の通信技術が求められている。そのため、それに対応するためのデバイス、更にその基板であるＳＯＩウェーハに様々な要求がある。具体的には、高抵抗率を有する基板をベースウェーハに使用する高周波デバイス用のＳＯＩウェーハがその一例である。
高抵抗率のシリコン単結晶基板をベースウェーハとして使用する際、基板中に含まれる酸素原子がドナーとなり抵抗率を変動させてしまう。それを回避するためには、低酸素濃度（例えば１０ｐｐｍａ以下）の基板を用いる必要があるが、このような低酸素濃度の基板は、通常の酸素濃度のものに比べて熱処理時のスリップ耐性が低下することが知られている。
【０００９】
従って、剥離面の平坦化熱処理として、特許文献２に記載された高温・長時間の熱処理を行うとスリップ転位が発生するという問題が生じてしまう。
その一方で、高抵抗率を有する基板をベースウェーハに使用する場合でも、作製されるＳＯＩウェーハのＳＯＩ層には高い面内膜厚均一性や良好な表面粗さが求められることは言うまでもない。
【００１０】
しかしながら、表面粗さを小さくする平坦化処理である高温アニールを行えばスリップの発生が避けられず、スリップの発生を避けるために平坦化処理としてＣＭＰ（化学的機械研磨：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いれば、ＳＯＩ層の面内膜厚均一性が悪化することは避けられない。
特にＣＭＰを行う場合、その取り代を決める品質は、剥離面に観察される剥離痕起因のＬＰＤの密集（光学式表面検査装置でウェーハ表面を観察した際にウェーハの周辺部に三日月状に密集して観察されるＬＰＤ）が除去されるか否かである。その剥離痕起因のＬＰＤの密集を無くすため１００ｎｍ以上の取り代が必要になるが、ＣＭＰは取り代を大きくするとＳＯＩ層の面内膜厚分布が悪化する傾向があるのが特徴である。
【００１１】
尚、本明細書では、酸素濃度の単位はＪＥＩＤＡ（社団法人日本電子工業振興会の略称。現在はＪＥＩＴＡ（社団法人電子情報技術産業協会）に改称された。）の換算係数を用いて算出した値を用いている。
【００１２】
本発明は、上記問題点に鑑みてなされたものであって、貼り合わせウェーハ、特には高周波デバイス用ＳＯＩウェーハを作製するために高抵抗率基板をベースウェーハに用いた貼り合わせウェーハを製造する場合であっても、貼り合わせウェーハの薄膜の面内膜厚均一性及び表面粗さを共に優れたものとし、ＬＰＤの密集及びスリップ転位のないものを作ることができる貼り合わせウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製し、該貼り合わせウェーハに対し、水素ガス含有雰囲気下でＲＴＡ処理を行うことによって前記薄膜の表面を平坦化する貼り合わせウェーハの製造方法において、前記ＲＴＡ処理を１１００℃以上１２５０℃以下の温度で行い、該ＲＴＡ処理後の前記貼り合わせウェーハに犠牲酸化処理を行って前記薄膜を減厚し、その後、前記薄膜の表面に対し、取り代３０〜８０ｎｍのＣＭＰを行うことを特徴とする貼り合わせウェーハの製造方法を提供する。
【００１４】
このように、剥離面の平坦化熱処理として、従来のような高温長時間の熱処理ではなく、短時間の水素ガス含有雰囲気下でのＲＴＡ処理（以下、単にＲＴＡ処理ともいう）を導入する事でスリップ転位の発生を抑制することができる。その後、比較的少ない取り代によるＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって、ＬＰＤの密集を除去し、かつ表面粗さを改善することができる。さらには、そのＣＭＰを行ってもＳＯＩ層面内膜厚均一性の劣化を抑制できる。
すなわち、ウェーハ剥離後の貼り合わせウェーハに対して、上記条件でのＲＴＡ処理、犠牲酸化処理、ＣＭＰをこの順序で行い、上記範囲での取り代のＣＭＰとすることにより、面内膜厚均一性や表面粗さの劣化を抑制しつつ、ＬＰＤの密集やスリップ転位も防ぐことができる。
【００１５】
ＲＴＡ処理での温度を１１００℃以上とすることで、ウェーハ表面の原子（例えばシリコンウェーハであればシリコン原子）のマイグレーションを効果的に発生させて平坦化させることができ、表面粗さを著しく改善することができる。このため、後工程のＣＭＰで少ない取り代でも十分に優れた表面粗さを得ることができる。
また、１２５０℃以下とすることで、スリップ転位の発生を防ぐことができる。
【００１６】
また、ＣＭＰでの取り代を８０ｎｍ以下とすることで、表面粗さを改善しつつ、薄膜の面内膜厚均一性が劣化するのを防止することができる。
一方、ＲＴＡ処理、犠牲酸化処理を施した後のＣＭＰにおいて取り代を３０ｎｍ以上とすることで、剥離痕起因のＬＰＤの密集を除去することができ、優れた表面粗さを得ることができる。
【００１７】
また、剥離面のようにミクロな表面粗さを有する面に水素ガス含有雰囲気下でＲＴＡ処理を行うと、表面原子のリフローが発生して表面の平坦化が行われる。その際、表面粗さの縦横の比（凹凸の大きさと周期の比）によっては、表面下部に空洞が形成される場合がある。
【００１８】
ここで従来法（例えば特許文献２）のように、水素ガス含有雰囲気でのＲＴＡ処理、ＣＭＰ、犠牲酸化の順序で行う場合、上記空洞を起因として、新たな技術課題（ＡＦＭ（Ａｔｏｍ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）で観察されるピット（以下、ＡＦＭピットともいう）の残留）が発生してしまうことが判明した。すなわち、特許文献１のようにＲＴＡ直後の平坦化工程がＣＭＰである場合、研磨の取り代によっては、その空洞がピット（窪み）として残る場合がある。このピットは、次工程の犠牲酸化処理を行ってもほぼそのままの形状が維持されるため、犠牲酸化処理終了後にピットが残留してしまう。
【００１９】
このピットは、ＡＦＭによる３０μｍ角の観察で測定される、直径０．５〜数μｍ、深さ数ｎｍのピットである。
【００２０】
一方で本発明においては、ＲＴＡ処理直後の工程として犠牲酸化処理を行うので、犠牲酸化時に上記空洞が犠牲酸化膜に取り込まれて除去されるか、或いは、犠牲酸化処理直後にピットとして表面に残っていたとしても、次工程であるＣＭＰによって除去することができるためピットの残留を抑制することができる。
【００２１】
このとき、前記ＲＴＡ処理の温度を１２００℃未満とすることが好ましい。
【００２２】
このようにすることで、より確実に、スリップ転位が発生するのを防止することができる。
【００２３】
前記犠牲酸化処理における熱酸化温度を９００℃以上１０００℃以下とし、形成する犠牲酸化膜厚を１００ｎｍ以上３００ｎｍ以下とすることができる。
【００２４】
犠牲酸化処理における熱酸化温度を９００℃以上としたり、犠牲酸化膜厚を３００ｎｍ以下とすることによって、スループットの低下を抑制することができる。
また、熱酸化温度を１０００℃以下とすることによって、ＲＴＡ処理後に薄膜の表面に残留するダメージに起因したＯＳＦ（酸化誘起積層欠陥）の発生をより一層抑制することができる。
また、犠牲酸化膜厚を１００ｎｍ以上とすることによって、上記ピットの残留をより確実に防止することができる。
【００２５】
また、前記ボンドウェーハ及び前記ベースウェーハとしてシリコン単結晶ウェーハを用い、かつ、該ベースウェーハとして抵抗率が１００Ωｃｍ以上で、酸素濃度が１０ｐｐｍａ以下のウェーハを用いることができる。
【００２６】
本発明では、ベースウェーハ等に上記のようなシリコン単結晶ウェーハを用いても、ＲＴＡ処理においてスリップ転位の発生が生じるのを防ぐことができ、ＬＰＤの密集もなく、高い面内膜厚均一性や良好な表面粗さを得ることができる。ひいては、近年需要が高い高周波デバイス用のＳＯＩウェーハを優れた品質で提供することができる。
【発明の効果】
【００２７】
以上のように、本発明によれば、貼り合わせウェーハの薄膜の面内膜厚均一性、表面粗さを共に優れたものとし、ＬＰＤの密集及びスリップ転位のない貼り合わせウェーハを製造することができる。さらには、従来のようなＡＦＭで観察されるピットが残留していない貼り合わせウェーハを得られる。
【図面の簡単な説明】
【００２８】
【図１】本発明の貼り合わせウェーハの製造方法の一例を示すフロー図である。
【図２】イオン注入剥離法によるＳＯＩウェーハの製造手順の一例を示す説明図である。
【図３】ＣＭＰにおける取り代とＳＯＩ層の面内膜厚分布との関係性を示すグラフである。
【図４】ＣＭＰの取り代とＬＰＤの密集の関係性を示すグラフである。
【発明を実施するための形態】
【００２９】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明の貼り合わせウェーハの製造方法の一例を示すフロー図である。
なお、ここではボンドウェーハおよびベースウェーハとしてシリコン単結晶ウェーハを用い、ボンドウェーハの表面に形成した酸化膜を介して貼り合わせてＳＯＩウェーハを製造する例について説明するが、当然、これに限定されるものではない。例えば、２枚のウェーハを、酸化膜を介することなく直接貼り合わせても良い。このような場合であっても、酸化膜を介して貼り合わせたときと同様の本発明の効果を奏することができる。また、貼り合わすウェーハも、シリコン単結晶ウェーハのみならず、化合物半導体基板や石英基板等とすることもできる。
【００３０】
本発明の貼り合わせウェーハの製造方法は、主に、イオン注入剥離法によるＳＯＩウェーハの準備（工程１）、ＲＴＡ処理（工程２）、犠牲酸化処理（工程３）、ＣＭＰ（工程４）からなっている。
前述したように従来法では、面内膜厚均一性と表面粗さの両方が優れたものとすることができなかった。また、従来のようにＳＯＩウェーハを準備してＲＴＡ処理を施した後、ＣＭＰを行ってから犠牲酸化処理を施していた。しかしながら、この順番ではＡＦＭピットが残留してしまう。またＡＦＭピットを完全に除去しようと、例えばＣＭＰでの取り代を大きくするとＳＯＩ層の面内膜厚均一性が劣化してしまう。
一方、本発明の製造方法での工程順・条件で行えば、ＡＦＭピットが残留することもなく、また、ＳＯＩ層の面内膜厚分布・表面粗さの双方を小さくすることができ、ＬＰＤの密集もスリップもないＳＯＩウェーハを得ることができる。
【００３１】
以下、各工程について説明する。
（工程１：イオン注入剥離法によるＳＯＩウェーハの準備）
まず、イオン注入剥離法による貼り合わせＳＯＩウェーハを準備する。すなわち、図２に示すような手順でＳＯＩウェーハを製造する。この工程での手順は例えば従来と同様にして行うことができる。
図２のイオン注入剥離法において、手順（ａ）は、２枚のシリコン鏡面ウェーハを準備するものであり、デバイスの仕様に合った支持基板となるベースウェーハ１とＳＯＩ層となるボンドウェーハ２を準備する。
【００３２】
ここでは、チョクラルスキー法により作製されたシリコン単結晶インゴットをスライスして、これを加工することによってシリコン鏡面ウェーハを作製した。このようにしてボンドウェーハおよびベースウェーハを準備した。直径は特に限定されないが、例えば３００ｍｍ、あるいはそれ以上のサイズのものとすることができる。
なお、近年の高周波デバイス用のＳＯＩウェーハの需要から、特にベースウェーハについて、高抵抗率で低酸素濃度のものを用いることができる。
例えばこの高抵抗率のものとしては１００Ωｃｍ以上、特には１０００Ωｃｍ以上のものとすることができる。抵抗率の上限は特に限定されないが、例えば３００００Ωｃｍ以下とすることができる。
また酸素濃度については、例えば１０ｐｐｍａ以下のものとすることができる。このような低酸素濃度のものであれば、ウェーハ中に含まれる酸素原子がドナーとなり抵抗率を変動させてしまうことを回避することができる。
【００３３】
なお、低酸素濃度の場合、より高い酸素濃度の場合に比べて熱処理時のスリップ耐性が低下してしまうが、本発明で行う平坦化の熱処理は、後述するように熱処理時間が短時間のＲＴＡ処理であり、しかもその熱処理温度が１２５０℃以下であるためスリップ転位の発生を防ぐことができる。このため、本発明は上記のような高周波デバイス用のＳＯＩウェーハの製造に好適である。
【００３４】
次に手順（ｂ）では、そのうちの少なくとも一方のウェーハ、ここではボンドウェーハ２を熱酸化し、その表面に酸化膜３（後に、埋め込み酸化膜となる）を形成する。
【００３５】
手順（ｃ）では、表面に酸化膜３を形成したボンドウェーハ２の片面に対して水素イオン、希ガスイオンの少なくとも一種類のガスイオン、ここでは水素イオンを注入し、イオンの平均進入深さにおいて表面に平行な微小気泡層（イオン注入層）４を形成させる。
ここでのイオン注入条件は特に限定されない。後のボンドウェーハの剥離によって得られる薄膜（ＳＯＩ層）の所望の厚さ等によって、注入エネルギー、注入線量など適宜決定することができる。
【００３６】
手順（ｄ）では、水素イオンを注入したボンドウェーハ２の水素イオン注入面に、ベースウェーハ１を酸化膜３を介して重ね合せて密着させる。通常は、常温の清浄な雰囲気下で２枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
【００３７】
次に、手順（ｅ）では、封入層４を境界としてボンドウェーハを剥離することによって、剥離ウェーハ５とＳＯＩウェーハ６（ＳＯＩ層（薄膜）７＋埋め込み酸化膜３＋ベースウェーハ１）に分離する。例えば不活性ガス雰囲気下で約４００℃〜６００℃の温度で熱処理を加えれば、封入層における結晶の再配列と気泡の凝集とによって剥離ウェーハ５とＳＯＩウェーハ６に分離される。そして、この剥離したままのＳＯＩウェーハ表面のＳＯＩ層７には、ダメージ層８が残留する。
以上のようにして、イオン注入剥離法により、ＳＯＩウェーハを準備することができる。
【００３８】
（工程２：ＲＴＡ処理）
次に、工程１で準備したＳＯＩウェーハにＲＴＡ処理を施す。
本発明におけるＲＴＡ処理としては、昇温速度が、例えば１０℃／ｓｅｃ以上の急速加熱・急速冷却を行うことが可能なランプ加熱方式の枚葉式熱処理炉を用いることができる。また、さらにエピタキシャル成長まで行うことが可能な、いわゆるエピタキシャル成長炉を用いることもできる。
【００３９】
上記のような装置を用いて、水素ガスを含む雰囲気下（例えば水素ガス１００％、あるいは水素ガスおよびＡｒガスとの混合雰囲気下）にて行う。このような雰囲気のもと、高温で短時間の熱処理を施すことによって、ＳＯＩ層表面のシリコン原子の移動再配列が促される（マイグレーション）。その結果、ＳＯＩ層表面のマイクロラフネスは、表面原子の移動再配列により平坦化され、ウェーハの表面粗さを著しく改善することができる。
【００４０】
ＲＴＡ処理という短時間の熱処理とすることでスリップ転位の発生を抑制することができる。熱処理時間は短時間であればよく、例えば数秒から６０秒程度とすることができる。
【００４１】
また、熱処理温度について、１２５０℃以下とすることでスリップ転位の発生を防ぐことができる。さらには１２００℃未満とするのが好ましい。１２００℃未満とすることでスリップ転位が発生するのをより確実に防ぐことが可能になる。一方、１１００℃以上とすることでウェーハ表面原子のマイグレーションを効果的に行うことができる。
このようなＲＴＡ処理によって、剥離後のＳＯＩ層表面に存在するダメージ層を除去することができるとともに、表面粗さを改善することができる。
【００４２】
（工程３：犠牲酸化処理）
次に犠牲酸化処理を施す。酸化性雰囲気下にて熱酸化を行い、ＳＯＩ層表面に熱酸化膜を形成した後、該熱酸化膜をＨＦ水溶液等により除去してＳＯＩ層の膜厚を減らす。熱酸化の条件（熱酸化温度、熱酸化時間、犠牲酸化膜厚など）は、所望とするＳＯＩ層膜厚等に応じて適宜決定することができる。
【００４３】
熱酸化温度を例えば９００℃以上にすることによって、熱酸化膜の成長速度を速め、スループットの低下を抑制することができる。また１０００℃以下にすることによって、ＲＴＡ処理後に薄膜の表面に残留するダメージに起因したＯＳＦの発生をより一層抑制することができる。より好ましくは９５０℃以下とすることができる。
【００４４】
また犠牲酸化膜厚を例えば３００ｎｍ以下とすることで、犠牲酸化時間が長くなりすぎるのを防ぎ、スループットの低下を抑制することができる。
また、１００ｎｍ以上とすることで、前工程のＲＴＡ処理で形成された表面下部の空洞をより確実に犠牲酸化膜に取り込んで除去することができ、犠牲酸化処理後にピットとして残留するのを防ぐことができる。
【００４５】
（工程４：ＣＭＰ）
次にＣＭＰを行う。例えば一般的なＣＭＰ装置を用いて、取り代以外は従来と同様の手順により研磨を行うことができる。
研磨取り代としては３０ｎｍ以上とする。このような取り代であればＬＰＤの密集を除去することができる。また、前工程の犠牲酸化処理によって除去し損ねて残留しているピットを確実に除去することができる。
また取り代は８０ｎｍ以下とする。前述したように、ＣＭＰを施すと表面粗さが改善するものの、その取り代を大きくするとＳＯＩ層の面内膜厚均一性が悪化する傾向がある。そこで取り代の上限を８０ｎｍとすることで表面粗さを改善しつつ、優れた面内膜厚均一性を保つことができる。
【００４６】
ここで図３は、イオン注入剥離法によって用意したＳＯＩウェーハのＳＯＩ層を研磨取り代を変えてＣＭＰを行った実験の、ＣＭＰにおける取り代とＳＯＩ層の面内膜厚分布との関係を示したものである。
（実験）
まず、ボンドウェーハ及びベースウェーハとして直径３００ｍｍのシリコン単結晶ウェーハを用い、ボンドウェーハの表面に熱酸化膜を形成した後、その熱酸化膜を通して水素イオンを注入し、ベースウェーハと貼り合わせて剥離熱処理を加えて剥離し、貼り合わせＳＯＩウェーハを作製した。剥離直後のＳＯＩ層の面内膜厚分布は±１ｎｍであった。
【００４７】
このＳＯＩウェーハに様々な取り代（２０〜１４０ｎｍ）でＣＭＰを行い、面内膜厚分布のＣＭＰ取り代依存性を調査した。
その結果である図３より、面内膜厚分布を優れた範囲（±５ｎｍ以下）にするためには、ＣＭＰの取り代を８０ｎｍ以下に抑える必要があることがわかる。
本発明者らはこのような実験をもとにして、本発明におけるＣＭＰの取り代を上記のように８０ｎｍ以下に設定している。
【００４８】
また、ＣＭＰ後のＳＯＩ層表面を光学的表面検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ２）によってＬＰＤの密集の有無を評価した。図４にＣＭＰの取り代とＬＰＤの密集の関係性を示す。図４に示すように、イオン注入剥離法によって得た剥離直後のＳＯＩウェーハに対してＲＴＡ等を行わずにＣＭＰを行った場合では、１００ｎｍ研磨しても三日月型のＬＰＤの密集はわずかに残っていた。そして１２０ｎｍ研磨を行うことによってＬＰＤの密集は無くなった。
【００４９】
なお、本発明の方法ではＲＴＡ処理、犠牲酸化処理を経て、ＣＭＰ工程において上記実験よりも少ない取り代（３０ｎｍ以上）で三日月型のＬＰＤの密集をなくすことができる。
【００５０】
以上のように本発明では、前述したように剥離後のＳＯＩウェーハに対し、上記条件でのＲＴＡ処理、犠牲酸化処理、ＣＭＰ研磨をこの順序で施すので、スリップ転位も生じず、ＬＰＤの密集も除去することができる上に、従来法では達成し得なかった、優れたＳＯＩ層の面内膜厚分布および表面粗さの両立を図ることができる。さらにはＡＦＭピットも除去することができる。従来法では個々には解決できるが、他の品質を劣化させてしまう事は避けられなかったが、本発明ではこれらの品質を同時に良好なものとすることが可能である。
【実施例】
【００５１】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
ＳＯＩ層の表面粗さ、面内膜厚均一性（ここでの目標は±５ｎｍ以下とする）が良好で、ＬＰＤの密集、スリップ転位、ＡＦＭピットがいずれもない貼り合わせＳＯＩウェーハを製造する。
まず、ベースウェーハ用の高抵抗率低酸素濃度基板として、直径３００ｍｍ、結晶方位＜１００＞、ｐ型で１０００Ωｃｍ、酸素濃度が８ｐｐｍａのチョクラルスキー法によるシリコン単結晶ウェーハを用意した。ボンドウェーハとしては、通常抵抗率（ｐ型１０Ω・ｃｍ）で、酸素濃度が１２ｐｐｍａ、結晶方位＜１００＞のもので、ＣＯＰを含まない結晶（ＮＰＣ結晶）から加工された直径３００ｍｍのチョクラルスキー法によるシリコン単結晶ウェーハを用意した。
【００５２】
ボンドウェーハには埋め込み酸化膜となる熱酸化膜を１５０ｎｍの厚さで形成し、その酸化膜を通して注入する水素イオンのイオン注入条件は、注入エネルギーを５０ｋｅＶ、注入線量を６×１０１６／ｃｍ２とした。
これらのウェーハを貼り合せ、その後に５００℃で３０分の剥離熱処理を行うことによってイオン注入層で剥離させ、貼り合わせＳＯＩウェーハを形成した。
【００５３】
そして剥離後のＳＯＩウェーハを洗浄した後、水素ガス含有雰囲気下にてＲＴＡ処理を行った。急速加熱・急速冷却装置を用い、条件は水素含有雰囲気（水素ガス濃度２０％、Ａｒガス濃度８０％）の下、１２００℃で３０秒とした。
この後、犠牲酸化処理として、９００℃で２００ｎｍの膜厚の犠牲酸化膜を形成して除去した。
その後、６０ｎｍの取り代のＣＭＰを行った。
【００５４】
このＳＯＩウェーハの品質について評価を行った。評価結果および製造条件についてまとめたのが表１である。後述する実施例２−６についても表１にまとめた。
なお、後述する比較例１−７については表２にまとめた。
【００５５】
実施例１に関して、まずウェーハのＳＯＩ表面をＡＦＭにより観察したところ、１０×１０μｍ角のラフネス（ＲＭＳ）は０．１１９ｎｍであり、ピットの発生はなかった。また、ＳＯＩ層面内膜厚均一性は±４．５ｎｍであり、目標の±５．０ｎｍ以下に抑えることができた。ＬＰＤの密集及びスリップ転位は観察されなかった。
このように、本発明の製造方法によって、表面粗さおよびＳＯＩ層面内膜厚均一性が優れ、ＬＰＤの密集、スリップ転位、ＡＦＭピットの発生のない高品質のＳＯＩウェーハを得ることができた。
【００５６】
なお、ＬＰＤの密集に関して、先に示した実験（図４）では剥離後にＣＭＰだけでＬＰＤの密集を除去しようとすると１２０ｎｍもの取り代が必要になる。一方で、実施例１のように、本発明であれば、ＲＴＡ処理、犠牲酸化処理の後に行うＣＭＰにおいて小さな取り代でＬＰＤの密集の残留を完全に除去することが可能である。
【００５７】
（実施例２−６）
ＲＴＡ処理条件、犠牲酸化条件、ＣＭＰ条件を表１の通り変更した以外は、実施例１と同一の条件で、ＳＯＩウェーハを作製し、実施例１と同一の評価を行った（表面粗さ、面内膜厚均一性、ＬＰＤ密集の有無、ピットの有無、スリップ転位の有無）。
表１に示すように、実施例２−６のいずれも本発明の製造方法で製造したものであり、いずれも表面粗さ、面内膜厚均一性、ＬＰＤの密集、スリップ転位、ＡＦＭピットの有無に関して優れた結果が得られていることが分かる。
【００５８】
（比較例１）
実施例１と同一条件で剥離熱処理まで行った貼り合わせＳＯＩウェーハを作製した。
その後、ＲＴＡ処理は行わずに、犠牲酸化処理として９００℃で２００ｎｍの犠牲酸化膜を形成して除去した。
その後、取り代１２０ｎｍのＣＭＰを行い、ＳＯＩ層の評価を行った。
【００５９】
この結果、ＬＰＤの密集が無くなった。また、このウェーハのＡＦＭによる１０×１０μｍのラフネス（ＲＭＳ）は０．１１３ｎｍであり、ピットの発生もなかったが、ＣＭＰの取り代が８０ｎｍを超えて１２０ｎｍであり、大きかったため、ＳＯＩ層面内膜厚均一性は±６．５ｎｍであり、目標とする±５．０ｎｍを満たすことができなかった。
【００６０】
（比較例２）
実施例１と同一条件で剥離熱処理までを行った貼り合わせＳＯＩウェーハを用意した。
その後、実施例１と同一条件でＲＴＡ処理を行った後、１００ｎｍの取り代でＣＭＰを行った。
その後、実施例１と同一条件で犠牲酸化処理を行い、ＳＯＩ層の評価を行った。
【００６１】
その結果、ＬＰＤの密集はみられなかったが、ＣＭＰの取り代が実施例１よりも大きかったにもかかわらず、ＲＴＡ処理、ＣＭＰ、犠牲酸化処理の工程順であったため、ＳＯＩ層表面にはピットの発生が見られた。また、ＣＭＰの取り代が８０ｎｍを超えて１００ｎｍであり、大きかったため、ＳＯＩ層の面内膜厚均一性は±５．５ｎｍとなり、目標とする±５．０ｎｍを満たすことができなかった。
【００６２】
（比較例３）
実施例１と同一条件で剥離熱処理までを行った貼り合わせＳＯＩウェーハを用意した。
その後、実施例３と同一条件でＲＴＡ処理を行った後、８０ｎｍの取り代でＣＭＰを行った。
その後、実施例３と同一条件で犠牲酸化処理を行い、ＳＯＩ層の評価を行った。
【００６３】
その結果、ＳＯＩ層の面内膜厚均一性は±４．５ｎｍとなり、目標とする±５．０ｎｍを満たしていたが、ＬＰＤの密集とピットが共に観察された。
【００６４】
（比較例４）
実施例１と同一条件で剥離熱処理までを行った貼り合わせＳＯＩウェーハを用意した。
その後、ＲＴＡ処理の代わりにヒータ加熱式熱処理炉を用いた高温長時間の熱処理（Ａｒガス１００％雰囲気下、１２００℃、１時間、バッチ熱処理）による平坦化処理を行った。
そして、実施例１と同一条件で犠牲酸化処理を行った。ＣＭＰは行わなかった。そしてＳＯＩ層の評価を行った。
【００６５】
その結果、平坦化処理としてＣＭＰを用いていないため、ＳＯＩ層の面内膜厚均一性は±２．０ｎｍであったものの、表面粗さは０．３２５ｎｍであり、実施例に比べて格段に劣っていた。また、ＬＰＤの密集とピットは共に観察されなかったが、高温長時間の熱処理の影響により、スリップ転位が発生していた。
【００６６】
（比較例５）
ＲＴＡ処理条件として熱処理温度を１３００℃に変更した以外は、実施例１と同一の条件で、ＳＯＩウェーハを作製し、実施例１と同一の評価を行った。
【００６７】
その結果、面内膜厚均一性等は基準以内であったものの、ＲＴＡ処理が高温すぎたためか、スリップ転位が発生してしまった。
【００６８】
（比較例６）
ＲＴＡ処理条件として熱処理温度を１０００℃に変更した以外は、実施例１と同一の条件で、ＳＯＩウェーハを作製し、実施例１と同一の評価を行った。
【００６９】
その結果、スリップ転位は見られなかったが、実施例１−６に比べて表面粗さの改善が不十分であった。
なお、この比較例６の表面粗さの品質を実施例１−６と同程度にまで改善するにはＣＭＰの取り代を９５ｎｍにする必要があった。しかしながら、この場合は面内膜厚均一性が目標の±５．０ｎｍを超えてしまった。
【００７０】
（比較例７）
ＣＭＰ条件として取り代を２０ｎｍに変更した以外は、実施例１と同一の条件で、ＳＯＩウェーハを作製し、実施例１と同一の評価を行った。
【００７１】
その結果、ＬＰＤの密集が観察された。また、実施例１−６に比べて表面粗さの改善が不十分であった。
【００７２】
（比較例８）
ＣＭＰ条件として取り代を９０ｎｍに変更した以外は、実施例１と同一の条件で、ＳＯＩウェーハを作製し、実施例１と同一の評価を行った。
【００７３】
その結果、ＬＰＤの密集はみられなかったが、ＳＯＩ層の面内膜厚均一性は±５．８ｎｍとなり、目標とする±５．０ｎｍを満たすことができなかった。
【００７４】
【表１】
2016082093.tif 000003
【００７５】
【表２】
2016082093.tif 000004
【００７６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００７７】
１…ベースウェーハ、  ２…ボンドウェーハ、  ３…酸化膜、  ４…微小気泡層、  ５…剥離ウェーハ、  ６…ＳＯＩウェーハ、  ７…ＳＯＩ層、  ８…ダメージ層。
【図１】
2016082093.tif 000005
【図２】
2016082093.tif 000006
【図３】
2016082093.tif 000007
【図４】
2016082093.tif 000008