(57)【要約】【課題】千鳥状に配置された位相差検出用の画素を有する固体撮像素子にて、ＡＦ動作に必要な信号を高速に取得できるようにする。【解決手段】撮像用画素及び千鳥状に配置された位相差検出用の画素を有する画素領域と、画素領域に配置されている画素からの信号が垂直出力線を介して伝達され該信号を保持する列回路と、列回路に保持された２つの信号の差分信号を出力する出力回路とを有する固体撮像素子を有し、１つの水平走査期間において、千鳥状に配置された２行分の位相差検出用の画素から信号が読み出されるよう固体撮像素子を駆動する。【選択図】図４
2016092594.tif 000002
【特許請求の範囲】
【請求項１】
撮像用画素及びマイクロレンズの光軸に対して感光領域が偏心した位相差検出用の画素を有し、第１の位相差検出用の画素が第１の画素行に配置され、前記第１の位相差検出用の画素と組となる第２の位相差検出用の画素が前記第１の画素行に隣接する第２の画素行に配置されている画素領域と、第１の保持手段及び第２の保持手段を列毎に有し、前記画素領域に配置されている画素からの信号が垂直出力線を介して伝達され該信号を前記第１の保持手段及び前記第２の保持手段に保持する列回路と、前記列回路の前記第１の保持手段に保持された信号と前記第２の保持手段に保持された信号との差分信号を出力する出力回路とを有する固体撮像素子と、
１つの水平走査期間に、前記固体撮像素子の隣接する２つの画素行に配置された、組となる前記第１の位相差検出用の画素及び前記第２の位相差検出用の画素から信号が読み出されるよう前記固体撮像素子を駆動する駆動回路とを有することを特徴とする撮像装置。
【請求項２】
前記固体撮像素子は、前記第１の位相差検出用の画素が配置された第１の画素行の画素と、該第１の位相差検出用の画素と組となる前記第２の位相差検出用の画素が配置された第２の画素行の画素とで共有され、画素からの信号電荷が転送される電荷電圧変換部を列毎に有し、
前記駆動回路は、組となる前記第１の位相差検出用の画素及び前記第２の位相差検出用の画素から信号を読み出すとき、前記電荷電圧変換部のリセットを解除した状態での電位に応じた信号を読み出して前記第１の位相差検出用の画素が配置された列の前記第１の保持手段に保持させ、前記第１の画素行の画素からの信号を前記電荷電圧変換部に転送した状態での電位に応じた信号を読み出して前記第１の位相差検出用の画素が配置された列の前記第２の保持手段及び前記第２の位相差検出用の画素が配置された列の前記第１の保持手段に保持させ、前記第１の画素行の画素からの信号及び前記第２の画素行の画素からの信号を前記電荷電圧変換部に転送した状態での電位に応じた信号を読み出して前記第２の位相差検出用の画素が配置された列の前記第２の保持手段に保持させることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記駆動回路は、組となる前記第１の位相差検出用の画素及び前記第２の位相差検出用の画素から信号を読み出すとき、画素からの信号電荷が転送される電荷電圧変換部のリセットを解除した状態での電位に応じた信号を読み出して前記第１の位相差検出用の画素が配置された列の前記第１の保持手段に保持させ、前記第１の画素行の画素からの信号を前記電荷電圧変換部に転送した状態での電位に応じた信号を読み出して前記第１の位相差検出用の画素が配置された列の前記第２の保持手段に保持させ、前記電荷電圧変換部をリセットした後に前記電荷電圧変換部のリセットを解除した状態での電位に応じた信号を読み出して前記第２の位相差検出用の画素が配置された列の前記第１の保持手段に保持させ、前記第２の画素行の画素からの信号を前記電荷電圧変換部に転送した状態での電位に応じた信号を読み出して前記第２の位相差検出用の画素が配置された列の前記第２の保持手段に保持させることを特徴とする請求項１記載の撮像装置。
【請求項４】
前記固体撮像素子は、前記第１の位相差検出用の画素が配置された第１の画素行の画素と、該第１の位相差検出用の画素と組となる前記第２の位相差検出用の画素が配置された第２の画素行の画素とで共有され、画素からの信号電荷が転送される電荷電圧変換部を列毎に有し、
前記組となる前記第１の位相差検出用の画素及び前記第２の位相差検出用の画素からの電荷電圧変換部への信号電荷の転送が同じ制御線を介して供給される信号に基づいて行われることを特徴とする請求項１記載の撮像装置。
【請求項５】
撮像用画素及びマイクロレンズの光軸に対して感光領域が偏心した位相差検出用の画素を有し、第１の位相差検出用の画素が第１の画素行に配置され、前記第１の位相差検出用の画素と組となる第２の位相差検出用の画素が前記第１の画素行に隣接する第２の画素行に配置されている画素領域と、第１の保持手段及び第２の保持手段を列毎に有し、前記画素領域に配置されている画素からの信号が垂直出力線を介して伝達され該信号を前記第１の保持手段及び前記第２の保持手段に保持する列回路と、前記列回路の前記第１の保持手段に保持された信号と前記第２の保持手段に保持された信号との差分信号を出力する出力回路とを有する固体撮像素子の駆動方法であって
１つの水平走査期間に、前記固体撮像素子の隣接する２つの画素行に配置された、組となる前記第１の位相差検出用の画素及び前記第２の位相差検出用の画素から信号が読み出されるよう前記固体撮像素子を駆動することを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
自動的に撮影レンズの焦点位置を調節するオートフォーカス（以下、ＡＦと略す。）機能として、大きく分けて２つの方法が挙げられる。第１の方法はコントラスト方式などと呼ばれるもので、焦点位置を変えながら撮像した画像を基にコントラストが最も高くなる位置を探す。この第１の方法では、ＡＦ動作のためのセンサーを必要としないが、フォーカシング用レンズを駆動しながらコントラストピークを見つける動作を繰り返し行うので高速なＡＦ動作に不向きである。
【０００３】
第２の方法は位相差検出方式などと呼ばれるもので、例えばデジタル一眼レフカメラに専用の位相差検出用センサーが設けられ、クイックリターンミラーが一部の光束を導光させている。専用のセンサーやミラー等の部材がスペース上大きな割合を占めるが、ＡＦ動作に必要な焦点位置の移動量を直接求めることができるので繰り返し測定の必要が少なく高速なＡＦ動作が可能となる。
【０００４】
最近では、専用の位相差検出用センサーを設ける代わりに、位相差検出兼用の固体撮像素子が導入されつつある。位相差検出兼用の固体撮像素子は、マイクロレンズの光軸に対して感光領域を偏心させた受光画素が、撮像用画素の中に所定間隔で配置されている。これにより、低コスト及び省スペースでありながら、従来のデジタル一眼レフカメラと同様の高速なＡＦ動作を実現することができるようになってきた。
【０００５】
位相差検出用の受光画素の固体撮像素子内における配置には、様々な方式が提案されている。例えば特許文献１に記載の方式では、水平１ライン状に配置されており、２像相関を求める際のラインずれの影響を補正する余地がなく正確なＡＦ動作が可能となる。しかしながら、静止画像等のすべての画素の情報を使用するときには、位相差検出用の画素のラインについて周囲画素からの補間等を行う必要性が考えられる。したがって、その画像部位に高周波成分を伴う被写体が写った場合には、補間ミス等の画像劣化を引き起こすことが考えられる。
【０００６】
また、特許文献２には、いわゆるベイヤー配列において、人間の画像認識特性に基づいて、輝度情報の多いＧ（緑）画素を撮像用画素として残し、Ｒ（赤）画素やＢ（青）画素の一部を焦点検出用の画素として置き換える構成が示されている。このような構成で通常のＣＭＯＳセンサー信号の読み出しを考える場合、少なくとも水平２ラインにまたがって焦点検出用の画素から信号が読み出されるのでアクセスが遅くなるという課題がある。しかも、当該水平２ラインにはＡＦ動作には不要なＧ画素が含まれるという側面もある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２２４８０１号公報
【特許文献２】特開２０１２−１２０１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ベイヤー配列におけるＲ画素やＢ画素等の千鳥状に配置された位相差検出用の画素から信号を読み出す場合、従来の手法では２行分の水平走査期間が必要であるうえにＡＦ動作には不要なＧ画素まで信号を読み出しているため、高速なＡＦ動作を妨げていた。本発明の目的は、千鳥状に配置された位相差検出用の画素からの信号のみを固体撮像素子の外部に出力することで、ＡＦ動作に必要な信号を高速に取得することができる撮像装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る撮像装置は、撮像用画素及びマイクロレンズの光軸に対して感光領域が偏心した位相差検出用の画素を有し、第１の位相差検出用の画素が第１の画素行に配置され、前記第１の位相差検出用の画素と組となる第２の位相差検出用の画素が前記第１の画素行に隣接する第２の画素行に配置されている画素領域と、第１の保持手段及び第２の保持手段を列毎に有し、前記画素領域に配置されている画素からの信号が垂直出力線を介して伝達され該信号を前記第１の保持手段及び前記第２の保持手段に保持する列回路と、前記列回路の前記第１の保持手段に保持された信号と前記第２の保持手段に保持された信号との差分信号を出力する出力回路とを有する固体撮像素子と、１つの水平走査期間に、前記固体撮像素子の隣接する２つの画素行に配置された、組となる前記第１の位相差検出用の画素及び前記第２の位相差検出用の画素から信号が読み出されるよう前記固体撮像素子を駆動する駆動回路とを有する。
【発明の効果】
【００１０】
本発明によれば、１つの水平走査期間において、２行分の位相差検出用の画素からの信号を読み出して固体撮像素子の外部に出力することができ、ＡＦ動作に必要な信号を高速に取得することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態における撮像装置の構成例を示す図である。
【図２】本実施形態における撮影シーケンスの例を示す図である。
【図３】第１の実施形態における固体撮像素子の構成例を示す図である。
【図４】第１の実施形態における固体撮像素子の構成例を示す図である。
【図５】第１の実施形態における固体撮像素子の駆動例を示すタイミングチャートである。
【図６】第２の実施形態における固体撮像素子の駆動例を示すタイミングチャートである。
【図７】第３の実施形態における固体撮像素子の構成例を示す図である。
【図８】第３の実施形態における固体撮像素子の駆動例を示すタイミングチャートである。
【図９】第４の実施形態における固体撮像素子の構成例を示す図である。
【図１０】第４の実施形態における固体撮像素子の駆動例を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面に基づいて説明する。
【００１３】
まず、本発明の一実施形態における撮像装置の全体構成について説明する。図１は、本実施形態における撮像装置の構成例を示すブロック図である。図１において、撮影光学系１は、絞りやメカニカルシャッター及びフォーカシング用レンズ等を有する。固体撮像素子２は、撮影光学系１によって結像された被写体像を光電変換し電気信号として取り出す。固体撮像素子２の詳細については後述する。
【００１４】
Ａ／Ｄ変換部（アナログ−デジタル変換部）３は、固体撮像素子２から出力されたアナログ画像信号をデジタル画像信号に変換する。なお、Ａ／Ｄ変換部３は、固体撮像素子２にオンチップ化されていてもよい。Ａ／Ｄ変換部３によってデジタル化された画像信号は、画像メモリ７に記憶され、信号処理回路６により、ホワイトバランス補正やガンマ補正等の各種の信号処理が施される。また、信号処理回路６は、固体撮像素子２が有する位相差検出用の画素からの画素信号に基づいて焦点位置の移動量等を算出するＡＦ処理を行う。
【００１５】
信号処理回路６により信号処理が施された画像信号は、例えばインターフェイス回路である記録回路８を介して記録媒体９に記録される。また、例えば信号処理が施された画像信号は、インターフェイス回路である表示回路１０を通して、液晶ディスプレイ等の表示装置１１に直接表示することもできる。また、表示装置１１は、これから撮像しようとする画像を連続的にライブで表示するライブビュー表示や、記録した動画の再生表示も可能である。
【００１６】
タイミング発生回路４は、駆動回路５を通して撮影光学系１や固体撮像素子２等の撮像系を駆動する。また、タイミング発生回路４は、撮像系の駆動ひいては固体撮像素子２の出力信号に同期してＡ／Ｄ変換部３を駆動制御する。システム制御部１２は、撮像装置全体を制御する。システム制御部１２は、例えば揮発性メモリ（ＲＯＭ：Read Only Memory）１３に一時記憶されたプログラムを読み出して実行することにより各種の制御を行う。不揮発性メモリ（ＲＡＭ：Random Access Memory）１４は、撮像装置での処理実行時に転送されるべきプログラムや各種データを格納している。
【００１７】
本実施形態では、図２に示すように、被写体像に応じた画像信号を取得する撮像期間とオートフォーカス（ＡＦ）動作を行うＡＦ期間とが時間的に独立に存在していることを想定している。撮像期間における撮影光学系１の焦点調節状態は、それ以前のＡＦ期間の焦点調節結果がフィードバックされた状態で撮影が行われる。また、以下に説明する各実施形態は、ＡＦ期間における固体撮像素子２の読み出し方法を規定するものであって、撮像期間における読み出し方法を何ら限定するものではない。
【００１８】
（第１の実施形態）
本発明の第１の実施形態について説明する。図３は、第１の実施形態における固体撮像素子２の構成例を示す図である。固体撮像素子２は、図３に示すように、撮影光学系１によって被写体像が結像される画素領域２０を有する。画素領域２０には、光電変換部や転送手段及びリセット手段等をそれぞれ有する複数の画素が、水平方向及び垂直方向に等間隔で２次元状に配置されている。
【００１９】
また、固体撮像素子２は、基本的には赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターが配された画素が、ベイヤー配列で配置されている。位相差検出用（焦点検出用）の画素は、図３に示す例では、８ライン毎に２ラインずつＲ画素及びＢ画素を置き換える形式で千鳥状に配置されている。すなわち、ある１つの画素行のＲ画素の位置に位相差検出用の画素が配置され、それに隣接する１つの画素行のＧ画素の位置に位相差検出用の画素が配置されるようにして、それが８つの画素行毎に繰り返されている。本実施形態では、位相差検出用の画素として、Ｒ画素に相当する位置に光電変換部の一部を遮光したＳＨＡ画素が配置され、Ｂ画素に相当する位置にＳＨＡ画素とは線対称に光電変換部の一部を遮光したＳＨＢ画素が配置されている。ＳＨＡ画素とＳＨＢ画素とが組となってそれらの信号を基に位相差検出用の画像が生成される。
【００２０】
図４（Ａ）に、図３に示した固体撮像素子２の第１行及び第２行の画素を示す。図４（Ａ）において、２００は、Ｇ画素、Ｒ画素及びＢ画素の撮像用画素や位相差検出用の画素（ＳＨＡ画素及びＳＨＢ画素）の光電変換部をその径内に含むマイクロレンズである。なお、位相差検出用のＳＨＡ画素及びＳＨＢ画素は、このマイクロレンズ２００の光軸に対してそれぞれ左右に感光領域が偏心していることとなる。
【００２１】
光電変換部２０１（２０１ａ、２０１ｂ）は、光電変換により光信号を電気信号に変換する。光電変換部２０１（２０１ａ、２０１ｂ）は、Ｎ型の半導体領域を含み、電荷蓄積部としての機能も兼ねる。光電変換部２０１ａで発生した信号電荷は、転送トランジスタ２０３ａを介して電荷電圧変換部２０２に転送される。また、光電変換部２０１ｂで発生した信号電荷は、転送トランジスタ２０３ｂを介して電荷電圧変換部２０２に転送される。
【００２２】
電荷電圧変換部２０２は、垂直方向の２画素で共有されている。電荷電圧変換部２０２は、各々の転送トランジスタの制御線Ｔｘａ及びＴｘｂにより転送トランジスタ２０３ａ及び２０３ｂを制御することで、光電変換部２０１ａ及び２０１ｂからの信号電荷を個別に転送可能となっている。図３においては、転送トランジスタの制御線は第１行（Ｔｘａ（１））及び第２行（Ｔｘｂ（１）についてのみ示しており、他の行については図示を省略している。
【００２３】
転送トランジスタ２０３（２０３ａ、２０３ｂ）は、転送トランジスタの制御線を介して供給される信号がハイレベルであるときにオンとされ、ローレベルであるときにオフとされる。転送トランジスタの制御線は、水平方向に複数配置された光電変換部に対し共通に与えられている。電荷電圧変換部２０２もＮ型の半導体領域を含み、光電変換部と同様電荷蓄積部としての機能も兼ねる。電荷蓄積部としての機能の使い分けは、光電変換部２０１から電荷電圧変換部２０２への信号電荷の転送の前後に対応するにすぎない。
【００２４】
電荷電圧変換部２０２は、さらに制御線Ｒｘを介して供給される信号により制御されるリセットトランジスタ２０４を介して、電源電圧ＶＤＤにリセットすることが可能となっている。制御線Ｒｘにハイレベルの信号を与えることにより、リセットトランジスタ２０４がオン状態となって、電荷電圧変換部２０２のリセットが行われる。
【００２５】
このリセットの後にリセットトランジスタ２０４はオフとされるので、電荷電圧変換部２０２は電気的に浮遊（フローティング）状態となる。その後、電荷電圧変換部２０２は、光電変換部２０１より信号電荷が転送されると、転送された信号電荷に対応する分だけ電位が電源電圧ＶＤＤよりも降下し、これを信号として読み取ることでアナログ電気信号を出力する。
【００２６】
なお、信号電荷に対応する電位とは、信号電荷量を、電荷電圧変換部２０２の持つ容量で除算し、後述するソースフォロワ回路の電圧増幅率を乗じた電位である。また、図３においては、リセットトランジスタの制御線Ｒｘ及び電源電圧ＶＤＤも、第１行及び第２行で共有する電荷電圧変換部に対するもののみ示しており、他の電荷電圧変換部に対するものについては図示を省略している。
【００２７】
また、電荷電圧変換部２０２は、増幅トランジスタ２０５のゲートに接続されている。増幅トランジスタ２０５は、制御線Ｓｘより供給される信号によって制御される選択トランジスタ２０６のオン動作により、ｍ列目の垂直出力線（列出力線）Ｖｍに接続された不図示の定電流源とソースフォロワ回路を構成し、信号電荷に対応する電位を伝達する。図３においては、選択トランジスタ２０６の制御線Ｓｘも、第１行及び第２行で共有する電荷電圧変換部に対するもののみ示しており、他の電荷電圧変換部に対するものについては図示を省略している。
【００２８】
垂直出力線Ｖｍは、画素領域２０における垂直方向に関して複数の画素で共通に接続される一方、水平方向に複数配置された電荷電圧変換部２０２に関しては列毎に１対１に対応して存在している。以上のような画素からの画素信号の読み出しに係る信号電荷から電圧への変換、及び信号増幅等の取り扱いにおける各要素は、従来から知られたものである。
【００２９】
図３においては、撮像用画素及び位相差検出用画素を兼ねて、垂直方向及び水平方向に等間隔で１６行×８列分の画素を配列した固体撮像素子２を一例として示している。１６行×８列という画素領域２０内の画素数は、単純化のために設定したのであって、実用的には数百万から数千万画素程度のものが用いられている。ここで、画素に関わる制御線Ｒｘ、Ｔｘａ、Ｔｘｂ、Ｓｘについては、垂直走査回路２１による垂直行指定に連動して制御される。
【００３０】
図３に示す例では、垂直出力線Ｖｍは、垂直方向に関して８つの電荷電圧変換部２０２で共通に接続されている一方、水平方向に列毎に配置された８つの電荷電圧変換部２０２に関して１対１に対応して計８本存在している。そして、８本の垂直出力線Ｖｍは、図４（Ｂ）に構成を示す列回路部２４の第１信号蓄積部に接続されている。
【００３１】
ここで、ｍの値が奇数である場合には、第１信号蓄積部は容量Ｃ１ｍＮ及びＣ１ｍＳを有し、ｍの値が偶数である場合には、第１信号蓄積部は容量Ｃ１ｍＭ及びＣ１ｍＰを有する。また、容量Ｃ１ｍＮ及びＣ１ｍＳを有する第１の信号蓄積部への書き込み用トランジスタには、制御線としてそれぞれＰ１＿Ｎ及びＰ１＿Ｓが接続されている。容量Ｃ１ｍＭ及びＣ１ｍＰを有する第１の信号蓄積部への書き込み用トランジスタには、制御線としてそれぞれＰ１＿Ｍ及びＰ１＿Ｐが接続されている。このように本実施形態では、ｍの値が奇数である場合と偶数である場合とに分けて異なる制御線で垂直出力線Ｖｍの電位を列回路２４内の第１信号蓄積部に書き込んで保持する。
【００３２】
列回路２４の第１信号蓄積部の後段には、第２信号蓄積部が設けられている。ｍの値が奇数である場合には、第２信号蓄積部は容量Ｃ２ｍＮ及びＣ２ｍＳを有し、ｍの値が偶数である場合には、第２信号蓄積部は容量Ｃ２ｍＭ及びＣ２ｍＰを有する。第２信号蓄積部としての容量Ｃ２ｍＮ、Ｃ２ｍＳ、Ｃ２ｍＭ、及びＣ２ｍＰは、第１信号蓄積部の容量Ｃ１ｍＮ、Ｃ１ｍＳ、Ｃ１ｍＭ、及びＣ１ｍＰの電位をさらに信号として転送する１行分のメモリとしての機能を実現する。
【００３３】
第１信号蓄積部の容量Ｃ１ｍＮと第２信号蓄積部の容量Ｃ２ｍＮとが転送トランジスタを介して接続され、第１信号蓄積部の容量Ｃ１ｍＳと第２信号蓄積部の容量Ｃ２ｍＳとが転送トランジスタを介して接続されている。また、第１信号蓄積部の容量Ｃ１ｍＭと第２信号蓄積部の容量Ｃ２ｍＭとが転送トランジスタを介して接続され、第１信号蓄積部の容量Ｃ１ｍＰと第２信号蓄積部の容量Ｃ２ｍＰとが転送トランジスタを介して接続されている。第１信号蓄積部の容量と第２信号蓄積部の容量との間の転送トランジスタは、制御線Ｐ２に共通接続されている。
【００３４】
なお、列回路２４の第１信号蓄積部の前段に、信号電圧を増幅する増幅回路を設けてもよい。増幅回路は、高い撮影感度（高ＩＳＯ感度）での撮影時における暗部のノイズを低減する手段として有用であるため広く用いられているが、本発明にとって必須の構成ではないため、図３では省略している。また、列回路２４の第２信号蓄積部の直前に、バッファとしていわゆるボルテージフォロワ回路を設けていてもよい。ボルテージフォロワ回路は、第２信号蓄積部の持つ容量負荷を十分に早い時間で駆動するとともに、第１信号蓄積部に蓄積された電位と等しい電位を第２信号蓄積部に伝達する機能がある。
【００３５】
垂直走査回路２１は、画素が有する転送トランジスタ、リセットトランジスタ、及び選択トランジスタを、後述するようなタイミングに従って、垂直方向に順次オンするよう垂直行指定を行う。水平走査回路２２は、列回路２４の第２信号蓄積部としての容量Ｃ２ｍＮ、Ｃ２ｍＳ、Ｃ２ｍＭ、及びＣ２ｍＰに蓄積された電位を、出力回路２３に出力するよう水平方向に関して選択的に順次走査する。
【００３６】
出力回路２３は、電荷電圧変換部２０２のリセット後に浮遊状態となったときの電位と光電変換部２０１からの信号電荷を転送した後のＳ信号電位との差分信号を出力する。出力回路２３は、例えば信号電荷転送後の電位と信号電荷転送前の電位を差し引きして出力する差動回路構成となっている。これにより、ノイズ除去済みのいわゆるＳ−Ｎ信号を得ることができる。
【００３７】
なお、出力回路２３に接続された信号線を水平出力線と称することもある。また、水平走査や差分信号の出力を合わせて、水平転送と称することもある。また、列回路２４の第２信号蓄積部から水平出力線への電位転送時には、第２信号蓄積部の容量（容量値Ｃ２とする）と水平出力線の容量（容量ＣＨとする）との間で容量分割比Ｃ２／（Ｃ２＋ＣＨ）倍に信号が低下する。したがって、この低下した電位どうしの差分を出力回路２３から出力することとなる。
【００３８】
図５は、第１の実施形態における固体撮像素子の駆動例を示すタイミングチャートである。図５には、第１の実施形態における固体撮像素子での位相差検出用の画素からの信号読み出し動作を示している。図５に示す駆動は、タイミング発生回路５によって実現される。以下、図５に示すタイミングチャートを参照して、固体撮像素子２の動作を説明する。
【００３９】
図５は、水平同期信号が表している通り、垂直走査回路２１が位相差検出用の画素の存在する第１行及び第２行目を同時に選択したうえでの、各制御線の値を時刻毎に示している。したがって、図５に示した動作が完了すれば、垂直走査回路２１は第９行及び第１０行を選択し、図５と同様の動作を繰り返す。以下このような繰り返しは、位相差検出用の画素の存在する選択可能な行がなくなるまで継続される。
【００４０】
図５に示す時刻ｔ１において、水平同期信号の立ち上がりとともに、選択された画素行（第１行及び第２行）の選択トランジスタ２０６の制御線Ｓｘ（１）の信号レベルをハイレベルにする。これにより、選択された画素行に存在する画素の電荷電圧変換部２０２はすべて垂直出力線Ｖｍと接続される。
【００４１】
時刻ｔ２において、リセットトランジスタ２０４の制御線Ｒｘ（１）の信号レベルがハイレベルになり、第１行及び第２行で共有する電荷電圧変換部２０２はすべて電源電圧ＶＤＤにリセットされる。こうして電荷電圧変換部２０２の電位は略ＶＤＤとなる。この電位状態は、時刻ｔ３において、制御線Ｒｘ（０）の信号レベルがローレベルになり、リセットトランジスタ２０４がオフ状態になりリセットが解除された時点ではほとんど変化しない。なお、時刻ｔ２の前に、水平同期信号が立ち下がっているが、これは同期信号が持つ情報として十分な期間だけハイ期間が維持されていればよいので、立ち下がり時刻は限定されるものではない。
【００４２】
時刻ｔ３において、リセットトランジスタ２０４がオフ状態となったので、電荷電圧変換部２０２は浮遊（フローティング）状態となっている。時刻ｔ４において、このような浮遊（フローティング）状態での奇数列の電荷電圧変換部２０２の電位を、列回路２４の容量Ｃ１ｍＮに信号として転送するため、制御線Ｐ１＿Ｎの信号レベルをハイレベルにする。時刻ｔ５にて、制御線Ｐ１＿Ｎの信号レベルをローレベルにする。
【００４３】
次に、時刻ｔ６において、転送トランジスタ２０３ａの制御線Ｔｘａ（１）の信号レベルがハイレベルになり、第１行に存在する画素の光電変換部２０１ａに光電変換・蓄積されていた信号電荷のすべてが、電荷電圧変換部２０２に転送される。時刻ｔ６から信号電荷の転送に十分な期間が経過した時刻ｔ７において、制御線Ｔｘａ（１）の信号レベルがローレベルになる。
【００４４】
次いで、時刻ｔ８において、制御線Ｐ１＿Ｓの信号レベルをハイレベルにする。これにより、奇数列の電荷電圧変換部２０２の電位が、列回路２４の第１信号蓄積部としての容量Ｃ１ｍＳに信号として転送され、保持される。このときの奇数列の電荷電圧変換部２０２の電位は、前述した浮遊（フローティング）状態の電位に、位相差検出用のＳＨＡ画素の光電変換部２０１の信号電荷に対応する電位を加えた電位である。時刻ｔ９において、制御線Ｐ１＿Ｓの信号レベルがローレベルになる。
【００４５】
また、制御線Ｐ１＿Ｓと同じタイミングで制御線Ｐ１＿Ｍをパルス状にハイレベルにし、偶数列の電荷電圧変換部２０２の電位を、列回路２４の第１信号蓄積部としての容量Ｃ１ｍＭに信号として転送され、保持される。このときの偶数列の電荷電圧変換部２０２の電位は、浮遊（フローティング）状態の電位に、Ｇ画素の光電変換部２０１の信号電荷に対応する電位を加えた電位である。
【００４６】
時刻ｔ１０において、転送トランジスタ２０３ｂの制御線Ｔｘｂ（１）の信号レベルがハイレベルになり、第２行に存在する画素の光電変換部２０１ｂに光電変換・蓄積されていた信号電荷のすべてが、電荷電圧変換部２０２に転送される。時刻ｔ１０から信号電荷の転送に十分な期間が経過した時刻ｔ１１において、制御線Ｔｘｂ（１）の信号レベルがローレベルになる。
【００４７】
次いで、時刻ｔ１２において、制御線Ｐ１＿Ｐの信号レベルをハイレベルにする。これにより、偶数列の電荷電圧変換部２０２の電位が、列回路２４の第１信号蓄積部としての容量Ｃ１ｍＰに信号として転送され、保持される。このときの偶数列の電荷電圧変換部２０２の電位は、前述した浮遊（フローティング）状態の電位に、第１行に存在するＧ画素及び第２行に存在する位相差検出用のＳＨＢ画素の光電変換部２０１の信号電荷に対応する電位を加えた電位である。時刻ｔ１３において、制御線Ｐ１＿Ｐの信号レベルがローレベルになる。また、時刻ｔ１３において、制御線Ｓｘ（０）の信号レベルがローレベルになり、位相差検出用の画素の存在する第１行及び第２行の画素の選択を終える。
【００４８】
以上が、第１の実施形態における固体撮像素子２の駆動タイミングのうち、いわゆる第１の水平ブランキング期間に相当する期間である。水平転送期間は、図５のタイミングチャートにおいて、水平走査信号が示す通り第１の水平ブランキング期間と時間的にオーバーラップしている。これは、第２の水平ブランキング期間である時刻ｔ１４〜時刻ｔ１５において制御線Ｐ２の信号レベルがパルス状にハイレベルになり、位相検出用のＳＨＡ画素及びＳＨＢ画素についての信号が、列回路２４の第２信号蓄積部に転送されているからである。
【００４９】
具体的には、第１行に存在するＳＨＡ画素については、第２信号蓄積部の容量Ｃ２ｍＳ及びＣ２ｍＮにＳＨＡ画素の信号電位及び浮遊状態電位として転送されている。また、第２行に存在するＳＨＢ画素については、第２信号蓄積部の容量Ｃ２ｍＰ及びＣ２ｍＭに（ＳＨＢ画素の信号電位＋Ｇ画素の信号電位）及びＧ画素の信号電位として転送されている。
【００５０】
そのため、水平走査回路２２が選択的にこれらの差分信号を出力するよう駆動すれば、ＳＨＡ画素からの画素信号は、容量Ｃ２ｍＳに蓄えられた信号と容量Ｃ２ｍＮに蓄えられた信号との差分として得ることができる。また、ＳＨＢ画素からの画素信号は、容量Ｃ２ｍＰに蓄えられた信号と容量Ｃ２ｍＭに蓄えられた信号との差分として得ることができる。いわば、偶数列目にあるＳＨＢ画素の信号は電荷電圧変換部２０２を共有する第１行のＧ画素の信号を基準として差分読み出しできることとなる。なお、その間、第１の水平ブランキング期間は次行に対して駆動することができる。
【００５１】
この結果、千鳥状に配置された位相検出用のＳＨＡ画素とＳＨＢ画素とを有する固体撮像素子であっても、１つの水平走査期間において、水平出力線及び出力端子２３より直にＳＨＡ画素及びＳＨＢ画素の信号を読み出すことができる。また、位相検出用のＳＨＡ画素及びＳＨＢ画素と同じ画素行に配置された、ＡＦ動作には不要なＧ画素の信号を外部に読み出すことがない。本実施形態によれば、ＡＦ動作に必要な信号の読み出し時間を、従来と比較して１つの水平走査期間分の読み出し時間を短縮することができ、ＡＦ動作に必要な信号を高速に取得することが可能となる。
【００５２】
なお、撮像用画素が存在する行の画素から信号を読み出す場合には、ｍの値で区別せずに１水平走査期間目で制御線Ｔｘａのみをハイレベルにするように駆動する。これにより、Ｒ画素及びＧ画素よりなる画素信号電位と、制御線Ｐ１＿Ｎ及びＰ１＿Ｍを同じ期間で立ち上げることにより得られる電荷電圧変換部２０２の浮遊状態電位を差し引きすれば、通常通りＳ−Ｎ済みの撮像用画素信号を１行ずつ得ることができる。そして、２水平走査期間目では制御線Ｔｘｂのみをハイレベルにするように駆動し、同様にＳ−Ｎ済みのＧ画素及びＢ画素よりなる撮像用画素行からの信号を読み出すことが可能である。
【００５３】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第１の実施形態と同様の固体撮像素子２の構成（図３）において、図５とは異なる駆動を行っても、１つの水平走査期間において、ＳＨＡ画素及びＳＨＢ画素の信号を読み出すことができる。以下に説明する第２の実施形態は、固体撮像素子での位相差検出用の画素からの信号読み出し動作が第１の実施形態とは異なり、その他は同様であるのでその説明は省略する。
【００５４】
図６は、第２の実施形態における固体撮像素子の駆動例を示すタイミングチャートである。時刻ｔ２１〜時刻ｔ２７における動作は、図５に示した第１の実施形態での時刻ｔ１〜ｔ７における動作と同様である。
【００５５】
時刻ｔ２８において、制御線Ｐ１＿Ｓの信号レベルをハイレベルにする。これにより、奇数列の電荷電圧変換部２０２の電位が、列回路２４の第１信号蓄積部としての容量Ｃ１ｍＳに信号として転送される。このときの奇数列の電荷電圧変換部２０２の電位は、前述した浮遊（フローティング）状態の電位に、位相差検出用のＳＨＡ画素の光電変換部２０１の信号電荷に対応する電位を加えた電位である。時刻ｔ２９において、制御線Ｐ１＿Ｓの信号レベルがローレベルになる。なお、この時刻ｔ２８〜時刻ｔ２９において、第２の実施形態では、第１の実施形態とは異なり制御線Ｐ１＿Ｍによる第１行のＧ画素信号の第１信号蓄積部への転送を行わない。
【００５６】
時刻ｔ３０において、リセットトランジスタ２０４の制御線Ｒｘ（１）の信号レベルがハイレベルになり、第１行及び第２行で共有する電荷電圧変換部２０２はすべて電源電圧ＶＤＤにリセットされる。時刻ｔ３１において、リセットトランジスタ２０４がオフ状態となったので、電荷電圧変換部２０２は浮遊（フローティング）状態となっている。時刻ｔ３２において、このような浮遊（フローティング）状態での偶数列の電荷電圧変換部２０２の電位を、列回路２４の容量Ｃ１ｍＭに信号として転送するため、制御線Ｐ１＿Ｍの信号レベルをハイレベルにする。時刻ｔ３３にて、制御線Ｐ１＿Ｍの信号レベルをローレベルにする。
【００５７】
時刻ｔ３４において、転送トランジスタ２０３ｂの制御線Ｔｘｂ（１）の信号レベルがハイレベルになり、第２行に存在する画素の光電変換部２０１ｂに光電変換・蓄積されていた信号電荷のすべてが、電荷電圧変換部２０２に転送される。時刻ｔ３４から信号電荷の転送に十分な期間が経過した時刻ｔ３５において、制御線Ｔｘｂ（１）の信号レベルがローレベルになる。
【００５８】
次いで、時刻ｔ３６において、制御線Ｐ１＿Ｐの信号レベルをハイレベルにする。これにより、偶数列の電荷電圧変換部２０２の電位が、列回路２４の第１信号蓄積部としての容量Ｃ１ｍＰに信号として転送される。このときの偶数列の電荷電圧変換部２０２の電位は、前述した浮遊（フローティング）状態の電位に、第２行に存在する位相差検出用のＳＨＢ画素の光電変換部２０１の信号電荷に対応する電位を加えた電位である。時刻ｔ３７において、制御線Ｐ１＿Ｐの信号レベルがローレベルになる。また、時刻ｔ３７において、制御線Ｓｘ（０）の信号レベルがローレベルになり、位相差検出用の画素の存在する第１行及び第２行の画素の選択を終える。時刻ｔ３８以降は、図５に示した第１の実施形態における時刻ｔ１４以降と同様である。
【００５９】
図４との比較でわかるように、第２の実施形態では、電荷電圧変換部２０２のリセットが２回必要となるため、第１の実施形態よりも第１の水平ブランキング期間は長くなる。しかし、固体撮像素子２の構成を変更せずに、１つの水平走査期間において、ＳＨＡ画素及びＳＨＢ画素の信号のみを固体撮像素子２の外部に取り出すことが可能であり、ＡＦ動作に必要な信号を高速に取得することが可能となる。
【００６０】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第１の実施形態及び第２の実施形態では、固体撮像素子２の構成として、電荷電圧変換部２０２を垂直方向の２画素で共有する例を示したが、これに限定されるものではなく、図７に示すように電荷電圧変換部２０２を各画素が有するように構成しても良い。
【００６１】
図７は、第３の実施形態における固体撮像層素子の構成例を示す図である。図７において、図４（Ａ）に示した構成要素と同様の構成要素には同一の符号を付し、重複する説明は省略する。図７に示すように構成しても、第１の実施形態と同様に、偶数列及び奇数列で異なるタイミングに第１信号蓄積部への書き込み用トランジスタを制御できる制御線を設けているので、図５又は図６に示したタイミングチャートを変形して適用することができる。
【００６２】
図８は、第３の実施形態における固体撮像素子の駆動例を示すタイミングチャートである。図７には、第３の実施形態における固体撮像素子２の構成において、第２の実施形態と同様の考え方に則った駆動例を示している。第２の実施形態で示した図６に示す駆動例との主な差分は以下の通りである。
【００６３】
まず、時刻ｔ４９から第２行の選択トランジスタの制御線Ｓｘ（２）がハイレベルになり、制御線Ｓｘ（１）がローレベルになり、すなわち第１行に代わって第２行を選択する。時刻ｔ５０〜時刻ｔ５１において、第２行のリセットトランジスタの制御線Ｒｘ（２）の信号レベルがハイレベルになり、第２行の電荷電圧変換部２０２のリセットが行われる。時刻ｔ５２〜時刻ｔ５３において、制御線Ｐ１＿Ｍの信号レベルがハイレベルになり、電荷電圧変換部２０２の浮遊状態の電位蓄積が行われる。時刻ｔ５４〜時刻ｔ５５において、制御線Ｔｘ（２）により転送される第１行の信号電荷転送が行われる。時刻ｔ５６〜時刻ｔ５７において、制御線Ｐ１＿ＰによるＳＨＢ画素信号に対応する電位の第１信号蓄積部への転送が行われる。
【００６４】
以上のように、固体撮像素子２の電荷電圧変換部２０２の共有構成に拘わらず、１つの水平走査期間において、ＳＨＡ画素及びＳＨＢ画素の信号のみを固体撮像素子２の外部に取り出すことができ、ＡＦ動作に必要な信号を高速に取得することが可能となる。
【００６５】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第４の実施形態では、画素部の転送トランジスタの制御線の構成を変更することで、前述した各実施形態より簡略で効果の高い読み出し方法を実現する。第４の実施形態では、図９に示すように、位相検出用のＳＨＢ画素とＧ画素との電荷電圧変換部２０２の共有列（すなわちｍが偶数の列）において、転送トランジスタの制御線ＴｘａとＴｘｂを交差させる。
【００６６】
図９は、第４の実施形態における固体撮像層素子の構成例を示す図である。図９において、図４（Ａ）に示した構成要素と同様の構成要素には同一の符号を付し、重複する説明は省略する。第４の実施形態では、制御線ＴｘｂはＧ画素の信号電荷の転送を制御し、制御線ＴｘａはＳＨＡ画素及びＳＨＢ画素の信号電荷の転送を制御する。なお、このようなＴｘ配線の交差構造は、位相差検出用の画素の存在する行に対してのみ適用してもよいし、撮像用画素の存在する行に適用してもよい。後者の場合には、制御線Ｔｘｂにより撮像用画素Ｇ信号の電荷転送が制御され、制御線Ｔｘａにより撮像用画素Ｒ信号及びＢ信号の電荷転送が制御されることとなる。
【００６７】
第４の実施形態では、詳細なタイミングチャートは図１０に示すが、ＡＦ動作に必要な信号を得ようとする場合には、制御線Ｔｘａの信号レベルのみをハイレベルにすれば良い。第１の実施形態と比較すると、ＳＨＢ画素とＧ画素の重ね合わせ電荷を読み出す必要がないため、時刻ｔ６１〜時刻ｔ６９までの簡易な駆動でＳＨＡ画素及びＳＨＢ画素の信号を得ることができる。また、制御線Ｐ１＿Ｎ及びＰ１＿Ｍと、制御線Ｐ１＿Ｓ及びＰ１＿Ｐとは、共通して図示しているように列番号ｍの値に拘わらず同様の動作を行えばよいので、駆動が容易になる。
【００６８】
第４の実施形態においても、ＡＦ動作に必要な信号の読み出しを１つの水平走査期間で行うことができ、ＡＦ動作に必要な信号を高速に取得することが可能となる。また、位相検出用のＳＨＡ画素及びＳＨＢ画素と同じ画素行に配置された、ＡＦ動作には不要なＧ画素の信号を外部に読み出すこともない。
【００６９】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００７０】
２：固体撮像素子  ４：タイミング発生回路  ５：駆動回路  ６：信号処理回路  ７：画像メモリ  １２：システム制御部  ２０：画素領域  ２１：垂直走査回路  ２２水平走査回路  ２３：出力回路  ２４：列回路  ２００：マイクロレンズ  ２０１：光電変換部  ２０２：電荷電圧変換部  ２０３：転送トランジスタ  ２０４：リセットトランジスタ  ２０５：増幅トランジスタ  ２０６：選択トランジスタ  Ｖｍ：垂直出力線（列出力線）
【図１】
2016092594.tif 000003
【図２】
2016092594.tif 000004
【図３】
2016092594.tif 000005
【図４】
2016092594.tif 000006
【図５】
2016092594.tif 000007
【図６】
2016092594.tif 000008
【図７】
2016092594.tif 000009
【図８】
2016092594.tif 000010
【図９】
2016092594.tif 000011
【図１０】
2016092594.tif 000012