(57)【要約】【課題】ＣＳＰ型半導体装置およびその実装方法、並びにＣＳＰ型半導体装置の交換が容易な電子機器を提供する。【解決手段】半導体装置は、半導体素子と、配線基板と、被覆層と、を有する。半導体素子は、半導体基板と、半導体動作層と、複数の導電部と、表面保護層と、を有する。複数の導電部は、一方の端部と、他方の端部と、を含む。表面保護層は、複数の導電部の一方の端部および半導体動作層を覆う絶縁体からなる。配線基板は、半導体素子の平面サイズよりも大きなサイズを有する絶縁基板と、複数の導電部にそれぞれ接合された複数の配線部と、を有する。配線基板は、隣接する少なくとも１組の配線部の一方の端部の間隔よりも外周部に向かって広げられた間隔を他方の端部に有する。被覆層は、隣接する２つの配線部の間に露出する絶縁基板の表面、および半導体素子の接地端子と導通する接地配線部との間に露出する絶縁基板の表面とを覆う。【選択図】図１
2016046274.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と前記第１の面とは反対の側の第２の面とを有し、前記第１の面から前記第２の面まで貫通する貫通孔が設けられ、絶縁性を有する半導体基板と、前記半導体基板の第１の面に設けられた半導体動作層と、前記半導体動作層に接続された一方の端部と、前記貫通孔内に設けられた導電領域と、前記第２の面に設けられた他方の端部と、を含む複数の導電部と、前記複数の導電部の前記一方の端部および前記半導体動作層を覆う絶縁体からなる表面保護層と、を有する半導体素子と、
前記半導体素子の平面サイズよりも大きなサイズを有する絶縁基板と、前記複数の導電部にそれぞれ接合された複数の配線部と、を有する配線基板であって、前記複数の配線部のうちの隣接する少なくとも１組の配線部の一方の端部の間隔よりも外周部に向かって広げられた間隔を前記隣接する少なくとも１組の配線部の他方の端部に有する、配線基板と、
前記複数の配線部の前記一方の端部のうち隣接する２つの配線部の間に露出する前記絶縁基板の表面、および前記一方の端部と前記複数の配線部のうち前記半導体素子の前記接地端子と導通する接地配線部との間に露出する前記絶縁基板の前記表面とを覆う被覆層と、
を備えた半導体装置。  
【請求項２】
前記半導体基板は、ＳｉまたはＳｉＣであり、
前記半導体動作層は、窒化物系半導体を含む、請求項１記載の半導体装置。
【請求項３】
前記配線基板の前記絶縁基板は、セラミックを含む請求項１または２に記載の半導体装置。
【請求項４】
請求項１〜３のいずれか１つに記載の半導体装置と、
前記半導体装置が介挿される開口部が設けられた回路基板と、
前記半導体装置と前記回路基板とが配設された金属支持体と、
前記表面保護層の側から前記半導体装置を前記金属支持体に押圧しつつ固定する押え部と、
を備えた電子機器。
【請求項５】
請求項１〜３のいずれか１つに記載の半導体装置を、回路基板に表面実装する半導体装置の実装方法であって、
開口部が設けられた回路基板を金属支持体に配設する工程と、  
前記半導体装置を前記開口部に介挿し、前記半導体装置を前記金属支持体に押圧することにより、前記複数の導電部のうち接地導電部を前記金属支持体に導通させる工程と、
前記配線基板の他方の端部と前記回路基板の配線部とをそれぞれ導通する工程と、
を備えた半導体装置の実装方法。  
【請求項６】
第１の面から前記第１の面とは反対の側となる第２の面まで貫通する貫通孔が設けられかつ絶縁性を有する半導体基板と、前記第１の面に設けられた半導体動作層と、前記半導体動作層に接続された一方の端部と、前記貫通孔内に設けられた導電領域と、前記第２の面に設けられた他方の端部と、を含む複数の導電部と、前記複数の導電部の前記一方の端部および前記半導体動作層を覆う絶縁体からなる表面保護層と、を有する半導体装置を、回路基板に表面実装する半導体装置の実装方法であって、
開口部が設けられた回路基板を金属支持体に配設する工程と、  
前記第２の面の側の前記複数の導電部と、前記半導体装置の平面サイズよりも大きい平面サイズを有する配線基板の複数の配線部の一方の端部と、をそれぞれ重ね合わせつつ前記開口部に介挿し、前記表面保護層の側から前記半導体装置を前記配線基板に押圧することにより、前記複数の導電部と前記複数の配線部とをそれぞれ導通させる工程と、
前記複数の配線部の他方の端部と前記回路基板の配線部とをそれぞれ接続する工程と、
を備えた半導体装置の実装方法。
【請求項７】
前記半導体基板は、ＳｉまたはＳｉＣであり、
前記半導体動作層は、窒化物系半導体を含む、請求項６記載の半導体装置の実装方法。
【請求項８】
前記複数の配線部の前記一方の端部のうち隣接する２つの配線部の間に露出する前記絶縁基板の表面、および前記一方の端部と前記複数の配線部のうち前記半導体素子の前記接地端子と導通する接地配線部との間に露出する前記絶縁基板の前記表面とを被覆層で覆う工程をさらに備えた請求項６または７に記載の半導体装置の実装方法。
【請求項９】
前記導通する工程は、弾性体層を間に挟み蓋部を用いて前記半導体装置を押圧し、かつ前記蓋部を前記金属支持体に固定する工程を含む、請求項５〜８のいずれか１つに記載の半導体装置の実装方法。
【請求項１０】
前記蓋部と前記金属支持体とは、ねじ止めされた請求項９記載の半導体装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその実装方法、並びに電子機器に関する。
【背景技術】
【０００２】
増幅器などを小型化するのに、ＣＳＰ（Chip  Scale  Package：チップスケールパッケージ）型半導体素子を用いることができる。
【０００３】
ＣＳＰ型半導体装置を半田材を用いて回路基板に表面実装すると、ＣＳＰ型半導体素子を交換することが困難となる。
【０００４】
たとえば、回路規模が大きく、多数の半導体増幅装置を用いた増幅器において特性が要求を満たさない場合、半導体増幅装置を交換できないと高価な回路基板ごと交換しなければならずコストが上昇する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３２８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＣＳＰ型半導体装置およびその実装方法、並びにＣＳＰ型半導体装置の交換が容易な電子機器を提供する。
【課題を解決するための手段】
【０００７】
実施形態にかかる半導体装置は、半導体素子と、配線基板と、被覆層と、を有する。前記半導体素子は、半導体基板と、半導体動作層と、複数の導電部と、表面保護層と、を有する。前記半導体基板は、第１の面と前記第１の面とは反対の側の第２の面とを有し、前記第１の面から前記第２の面まで貫通する貫通孔が設けられ、絶縁性を有する。前記半導体動作層は、前記半導体基板の第１の面に設けられる。前記複数の導電部は、前記半導体動作層に接続された一方の端部と、前記貫通孔内に設けられた導電領域と、前記第２の面に設けられた他方の端部と、を含む。前記表面保護層は、前記複数の導電部の前記一方の端部および前記半導体動作層を覆う絶縁体からなる。前記配線基板は、前記半導体素子の平面サイズよりも大きなサイズを有する絶縁基板と、前記複数の導電部にそれぞれ接合された複数の配線部と、を有する。前記配線基板は、前記複数の配線部のうちの隣接する少なくとも１組の配線部の一方の端部の間隔よりも外周部に向かって広げられた間隔を前記隣接する少なくとも１組の配線部の他方の端部に有する。前記被覆層は、前記複数の配線部の前記一方の端部のうち隣接する２つの配線部の間に露出する前記絶縁基板の表面、および前記一方の端部と前記複数の配線部のうち前記半導体素子の前記接地端子と導通する接地配線部との間に露出する前記絶縁基板の前記表面とを覆う。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）は第１の実施形態にかかる半導体装置に用いる半導体素子の模式上面図、図１（ｂ）はＡ−Ａ線に沿ったその模式断面図、図１（ｃ）はその模式下面図、である。
【図２】図２（ａ）は半導体素子の模式斜視図、図２（ｂ）は配線基板の模式斜視図、である。
【図３】図３（ａ）は半導体素子の裏面側の模式斜視図、図３（ｂ）は配線基板の裏面側の模式斜視図、である。
【図４】第１の実施形態にかかる半導体装置の模式断面図である。
【図５】第１の実施形態にかかる半導体装置と接合される配線基板を説明する模式斜視図である。
【図６】本実施形態にかかる半導体装置の実装方法を説明する模式断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）は第１の実施形態の半導体装置に用いる半導体素子の模式上面図、図１（ｂ）はＡ−Ａ線に沿ったその模式断面図、図１（ｃ）はその模式下面図、である。
半導体素子１０は、半導体基板１２と、半導体動作層１４と、複数の導電部と、表面保護層１６と、を有する。
【００１０】
半導体基板１２は、第１の面１２ａと第１の面１２ａとは反対の側の第２の面１２ｂとを有し、絶縁性を有するものとする。半導体基板１２は、たとえば、ＳｉやＳｉＣなどとすることができる。絶縁性の半導体基板１２は、高抵抗である半絶縁性基板を含むものとする。また、半導体基板１２には、第１の面１２ａから第２の面１２ｂまで到達する貫通孔（１２ｈなど）を設けることができる。
【００１１】
半導体動作層１４は、半導体基板１２の第１の面１２ａに設けられる。半導体動作層１４は、窒化物系半導体などを含むものとすることができる。窒化物系半導体は、たとえば、ＧａＮやＡｌＧａＮなどを含むことができる。ＡｌＧａＮを電子供給層とし、ＧａＮ層をチャネル層とすると、高周波で動作可能なＨＥＭＴ（High  Electron  Mobility  Transistor)とすることができる。窒化物系半導体のバンドギャップは広いので、高い電圧で駆動が容易であり、高出力とすることが容易になる。
【００１２】
第１の実施形態の半導体素子１０は、複数の導電部を含む。複数の導電部は、入力端子２０と、出力端子２２と、接地端子２４ａ、２４ｃと、を少なくとも含む。また、導電部は、半導体基板１２に設けられた貫通孔１２ｈ内に設けることができる。
【００１３】
半導体素子１０がＨＥＭＴまたはＭＭＩＣ（Microwave  Monolithic  Integrated  Circuit）の場合、トランジスタのセル領域は、半導体動作層１４内に設けられる。セル領域は、マルチフィンガー電極（図示せず）を含むことができる。マルチフィンガー電極は、フィンガーゲート電極と、フィンガーソース電極と、フィンガードレイン電極と、を含む。
【００１４】
半導体素子１０がＨＥＭＴの場合、フィンガーゲート電極は、束ねられて入力端子２０の一方の端部２０ａに接続される。入力端子２０の他方の端部２０ｃは、第２の面１２ｂに設けられ、貫通孔内の導電領域２０ｂを介して、一方の端部２０ａに接続される。
【００１５】
フィンガードレイン電極は、束ねられて出力端子２２の一方の端部２２ａに接続される。出力端子２２の他方の端部２２ｃは、第２の面に設けられ、貫通孔内の導電領域２２ｂを介して一方の端部２２ａに接続される。
【００１６】
フィンガーソース電極は、束ねられて接地端子２４の一方の導電領域２４ａに接続される。接地端子２４の他方の導電領域２４ｃは、第２の面１２ｂに設けられ、貫通孔１２ｈ内の導電領域を介して、一方の導電領域２４ａに接続される。
【００１７】
半導体素子１０がＭＭＩＣの場合、半導体動作層１４は、ＨＥＭＴなどの増幅素子、ダイオード、抵抗、キャパシタ、インダクタ、マイクロストリップ線路などをさらに含むことができる。
【００１８】
なお、複数の導電部は、電圧端子や制御端子などをさらに含むことができる。この場合、図１（ｃ）に表すように、第２の面１２ｂに端子６０、６１、６２、６３などを設けることができる。
【００１９】
表面保護層１６は、第１の面１２ａの側の複数の導電部と、半導体動作層１４と、半導体基板１２と、を覆う。また、表面保護層１６は、ポリイミドなどの絶縁性樹脂やＳｉＯ２、ＳｉＮなどからなるものとすることができる。
【００２０】
半導体素子１０のサイズＬ１、Ｌ２は、それぞれ４〜５ｍｍなどとすることができる。半導体素子１０は、チップを収納するパッケージを必要としないので、ＣＳＰ型半導体素子とよぶことができる。ＣＳＰ型半導体素子は実装基板などに直接実装することができるので、半導体増幅器などの小型化が可能である。
【００２１】
図２（ａ）は半導体素子の模式斜視図、図２（ｂ）は半導体素子を実装するために用いる配線基板の模式斜視図、である。
図２（ａ）は、斜め上方からみた半導体素子１０の模式図である。上面には表面保護層１６が設けられており、半導体動作層１４や複数の導電部を保護している。
【００２２】
図２（ｂ）に表すように、配線基板４０は、ＣＳＰ型の半導体素子１０の複数の導電部にそれぞれ重ね合わされかつ電気的に導通される複数の配線部を有する。配線基板４０のサイズは、半導体素子１０のサイズ（Ｌ１×Ｌ２）よりも大きい。すなわち、配線基板４０は、半導体素子１０を内部に含むように、重ね合わされ押圧される。
【００２３】
ＣＳＰ型の半導体素子１０の複数の導電部は、電子機器内に搭載されるサイズの大きな回路基板に設けられた配線部に半田材を用いて接合できる。しかし、半田材により回路基板に直接接合を行うと、半導体素子１０の交換が容易ではない。もし、増幅器などの特性が要求を満たさない場合、回路基板ごと交換することになり、材料効率が低下しコスト高になる。
【００２４】
また、複数の配線部のうちの隣接する少なくとも１組の配線部の他方（外周部）の端部の間隔は、隣接する少なくとも１組の配線部の一方（中央部の側）の端部の間隔よりも広げられる。すなわち、配線基板４０は、ｆａｎ−ｏｕｔ基板である。配線基板４０の中央部には、接地配線部７９ａを設けることができる。配線基板４０に貫通孔４２ｈを設け、内部に導電領域を設けることにより裏面導電領域に導通させることができる。
【００２５】
図３（ａ）は半導体素子の裏面側の模式斜視図、図３（ｂ）は配線基板の裏面側の模式斜視図、である。
なお、図３（ａ）は、図１（ｃ）に表す模式下面図に対応している。図３（ｂ）に表すように、配線基板４０の裏面には裏面導電領域７９ｃが設けられる。
【００２６】
たとえば、半導体素子１０の端子６０は、配線基板４０の配線部７０の一方の端部に重なり導通する。端子６１は、配線部７１の一方の端部に重なり導通する。端子６２は、配線部７２の一方の端部に重なり導通する。端子６３は、配線部７３の一方の端部に重なり導通する。
【００２７】
端子６０と端子６１との間隔ｗ１は、配線部７０の一方の端部と配線部７１の一方の単部との間隔Ｗ１と略同一である。しかし、配線基板４０は、ｆａｎ−ｏｕｔ基板であるので、配線部７０の他方の端部と配線部７１の他方の端部との間隔Ｗ１１を、間隔Ｗ１よりも広げることができる。
【００２８】
端子６１と端子６２との間隔ｗ２は、配線部７１の一方の端部と配線部７２の一方の端部との間隔Ｗ２と略同一である。しかし、配線部７１の他方の端部と配線部７２の他方の端部との間隔Ｗ１２を、間隔Ｗ２よりも広げることができる。また、配線部７２の他方の端部と配線部７３の他方の端部との間隔Ｗ１３を、それぞれの一方の端部の間隔Ｗ３よりも広げることができる。もし、ＣＳＰ型の半導体素子１０において、隣接する２つの配線部の間隔を小さく保ったまま、配線基板４０上で長い距離まで延設すると絶縁破壊を生じやすくなる。
【００２９】
配線基板４０の複数の配線部は、接地用の配線部７９を有する。配線部７９は、配線基板４０の表面の中央部に接地導電領域７９ａを有する。複数の配線部の一方の端部は、接地用導電領域７９ａとの間に、幅Ｗ２１、Ｗ２２、Ｗ２３、Ｗ２４、Ｗ２６、Ｗ２７などの狭い間隔を有する。  
【００３０】
半導体素子１０が、ＧａＮなどのワイドバンドギャップ半導体である場合、１０ＧＨｚにおけるパルスピーク出力が２０Ｗを越え、パルスピーク動作電圧が５０Ｖ以上となることもある。たとえば、配線部の間隔（接地との間を含む）が０．６ｍｍなどと狭い領域が長く延在すると、絶縁破壊が生じやすくなる。本実施形態にかかる実装方法では、配線基板４０では配線部の間隔を、外周部に向かうに従って広げることができるので、配線基板４０上において、絶縁破壊を抑制できる。
【００３１】
図４は、第１の実施形態にかかる半導体装置の模式断面図である。
本図は、配線基板４０に半田接合された半導体素子１０を、図２のＢ−Ｂ線に沿って切断した断面を表す。半導体装置５は、半導体素子１０と、配線基板４０と、被覆層４８と、を有する。半導体素子１０は、図１（ｂ）と同様に、絶縁性を有する半導体基板１２と、半導体動作層１４と、複数の導電部と、表面保護層１６と、を有する。
【００３２】
半導体素子１０の複数の導電部は、配線基板４０の配線部の一方の端部とリフロー工程などによりそれぞれ半田接合することができる。
【００３３】
複数の配線部の一方の端部のうち、隣接する２つの配線部の間に露出するの絶縁基板４２の表面を清浄にし被覆層４８で覆う。被覆層４８は、たとえば、シリコーン樹脂などとすることができる。これにより半田材やフラックスの残渣などにより絶縁耐圧が低下することが抑制される。
【００３４】
図５は、第１の実施形態にかかる半導体装置の配線基板を説明する模式斜視図である。
リフロー工程などにより、ＣＳＰ型半導体素子１０の複数の導電部と半田接合された配線基板４０の中央部の絶縁基板４２の表面には、破線で表す領域ＣＡを被覆層４８で覆うことにより、絶縁破壊が抑制される。被覆層４８は、シリコーン樹脂などからなるものとすることができる。
【００３５】
図６は、本実施形態にかかる半導体素子の実装方法を説明する模式断面図である。
配線基板４０は、金属支持体５０に配設される。金属支持体５０には、ねじ孔が設けられる。また、半導体素子１０を配線基板４０に押圧するための蓋部１７０が設けられる。金属支持体５０は、ＡｌやＣｕなどとすることができる。なお、本図は、図２のＢ−Ｂ線に沿った断面を表す。
【００３６】
まず、半導体基板１２の第２の面１２ｂの側の複数の導電部（２０ｃ、２２ｃ、２４ｃなど）と、半導体素子１０の平面サイズよりも大きい平面サイズを有する配線基板４０の複数の配線部７４、７５、７９ａ、７９ｂ、７９ｃと、をそれぞれ重ね合わせる。
【００３７】
続いて、金属や樹脂などからなる蓋部１７０により、半導体素子１０を表面保護層１６の側から配線基板４０および金属支持体５０に押圧しつつ、金属支持体５０にねじ止めする。この結果、複数の導電部（２０ｃ、２２ｃ、２４ｃなど）と複数の配線部（７３、７４、７９など）とがそれぞれ導通する。配線基板４０は、ｆａｎ−ｏｕｔ基板なので、複数の配線部のうちの隣接する少なくとも１組の配線部の他方の端部の間隔は、隣接する少なくとも１組の配線部の一方の端部の間隔よりも広げられる。半田材を用いず押圧により導通させる場合、半田材の降温プロセスがないので熱膨張係数の差により応力を生じず、確実に導通可能となる。このため、配線基板４０は、ＰＣＢでもよい。
【００３８】
金属支持体５０をセラミックとすることができる。この場合、セラミックにクラックが入らない様にすることが好ましい。また、配線基板４０の表面のうち、配線部の間隔が狭い絶縁基板１０の表面に被覆層４８をコートすると絶縁破壊レベルを高めることができる。被覆層４８をコートしても、配線基板４０ごと半導体素子１０（この場合半導体装置５でもある）を交換することができる。配線基板４０の裏面の配線部７９ｃは、押圧により金属支持体５０に接し、良好な接地ができる。
【００３９】
半導体素子１０と蓋部１７０との間に、弾性体層１８０を設けると、半導体素子１０への緩衝層となる。なお、弾性体層１８０のサイズを、半導体素子１０のサイズに比べて同一またはより小さくすると、半導体素子１０のエッジへの応力集中を緩和し、半導体素子１０の破損を抑制できる。弾性体層１８０は、たとえば、ポリイミドを含む樹脂やラバーなどとすることができる。なお、蓋部１７０とねじ１７２と金属支持体５０とは、押さえ部を構成する。
【００４０】
押さえ部を設けることにより、半田材を用いなくとも、複数の導電部と、複数の配線部と、を安定に導通させることができる。さらに、複数の配線部の他方の端部と、回路基板１６０の配線部と、銅箔（またはリードなど）１９０、１９２によりそれぞれ接続する。
【００４１】
また、図４に表す第１の実施形態の半導体装置５を電子機器に実装する実装方法は、複数の配線部を有する配線基板４０を金属支持体５０に配設する工程と、第２の面１２ｂの側の複数の導電部と、半導体素子１０の平面サイズよりも大きい平面サイズを有する複数の配線部の一方の端部と、をそれぞれ重ね合わせる工程と、電子機器の回路基板１６０に設けられた開口部に半導体装置５を介挿（ドロップイン）し、半導体装置５を金属支持体５０に押圧することにより、複数の導電部のうち接地導電部７９を金属支持体５０に導通させる工程と、を有する。
【００４２】
もし、配線基板４０がガラスエポキシ系ＰＣＢ（熱膨張係数：たとえば、２４０×１０−６／Ｋ〜３６０×１０−６／Ｋ）であり、半導体基板１２がＳｉＣ（熱膨張係数：たとえば、３．７×１０−６／Ｋ）であると、熱膨張係数の差が大きいため半田層にクラックを生じることがある。
【００４３】
これに対して、配線基板４０をＡｌ２Ｏ３やＡｌＮなどのセラミックからなるものとすると、ＡｌＮの熱膨張係数（４．６×１０−６／Ｋなど）を、ＳｉＣの熱膨張係数に近づけることができる。このため、ＡｌＮからなる配線基板４０とＳｉＣ基板を含む半導体素子１０との間で、熱膨張係数の差により生じる応力を低減できる。このため、半田層９９のクラックなどを抑制し、信頼性を高めることができるのでより好ましい。
【００４４】
また、第１の実施形態の半導体装置５と、金属支持体５０と、開口部が設けられ金属支持体５０に配設された回路基板１６０と、押え部と、備えた電子機器が提供される。たとえば、電子機器は、ＨＥＭＴが縦続接続されたＭＭＩＣなどとする。もし、所望の高周波特性が得られない場合、ねじを外すことにより半導体装置のうちのいずれかを容易に交換できる。こうすると、回路規模が大きい回路基板１６０をそのまま使用できるので、材料効率を高めることができる。
【００４５】
本実施形態のＣＳＰ型半導体装置の実装方法により、大型の回路基板を有する電子機器でおいて、ＣＳＰ型半導体装置の交換が容易となり価格低減が容易となる。
【００４６】
第１の実施形態にかかる半導体装置によれば、信頼性を保ちつつ電子機器の小型化が可能となる。このような構造を用いた電子機器により、衛星通信基地局やレーダー装置などの小型化が容易となる。
【００４７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４８】
５  半導体装置、１０  半導体素子、１２  半導体基板、１４  半導体動作層、１６  表面保護層、２０、２２、２４、６０、６１、６２、６３  導電部、４０  配線基板、４２  絶縁基板、４８  被覆層、５０  金属支持体、７０、７１、７２、７３、７４、７５、７９  配線部、１６０  回路基板、１７０  蓋部、１７２  ねじ、１８０  弾性体層
【図１】
2016046274.tif 000003
【図２】
2016046274.tif 000004
【図３】
2016046274.tif 000005
【図４】
2016046274.tif 000006
【図５】
2016046274.tif 000007
【図６】
2016046274.tif 000008