(57)【要約】【課題】過熱及び電圧変換効率の低下を引き起こさず、部品コストの上昇及び実装スペースの増大を招くことなく、出力電流を検出できる降圧型ＤＣ／ＤＣコンバータの提供。【解決手段】コイル１１の入力側端子及び電源回路４間を接続する第１ＦＥＴ１と、コイル１１の入力側端子及び接地端子間を接続する第２ＦＥＴ２と、コイル１１の出力側端子及び負荷６間を接続する逆流防止用素子３と、出力電圧を平滑する為の平滑コンデンサ１０とを備え、第１ＦＥＴ１及び第２ＦＥＴ２をそれぞれＰＷＭ制御することにより、電源回路４の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータ。平滑コンデンサ１０は、コイル１１の出力側端子及び接地端子間に接続されており、逆流防止用素子３の両端子間の差電圧を検出し、検出した差電圧、及び予め検出された逆流防止用素子３のオン抵抗に基づき、逆流防止用素子３に通流する出力電流を算出する構成である。【選択図】図１
2016025774.tif 000002
【特許請求の範囲】
【請求項１】
コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、
前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続されており、前記逆流防止用素子の両端子間の差電圧を検出する電圧検出器と、該電圧検出器が検出した差電圧、及び予め検出された前記逆流防止用素子のオン抵抗に基づき、該逆流防止用素子に通流する出力電流を算出する算出手段を有し、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御する制御部とを備えることを特徴とする降圧型ＤＣ／ＤＣコンバータ。
【請求項２】
前記逆流防止用素子の温度を検出する温度検出器と、温度に対応させて前記逆流防止用素子のオン抵抗を記憶している記憶手段とを更に備え、前記算出手段は、前記温度検出器が検出した温度に対応して前記記憶手段が記憶しているオン抵抗に基づき、前記出力電流を算出するように構成してある請求項１に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項３】
コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、
前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続されており、通流電流を検出する電流検出手段をそれぞれ有し、逆直列に接続され前記逆流防止用素子に並列に接続された２つのＩＰＤ（Intelligent Power Device）と、前記電流検出手段が検出した電流値、並びに予め検出された前記逆流防止用素子及びＩＰＤの各オン抵抗に基づき、該逆流防止用素子に通流する出力電流を算出する算出手段とを備えることを特徴とする降圧型ＤＣ／ＤＣコンバータ。
【請求項４】
前記逆流防止用素子は、並列に接続された複数のＦＥＴにより構成されており、該複数のＦＥＴがオンに固定されている場合に、前記算出手段が算出した出力電流が第１電流値より小さいときは、前記複数のＦＥＴの１つのみをオンに固定した状態で、前記算出手段が、前記電流検出手段が検出した電流値、並びに予め検出された前記ＦＥＴ及びＩＰＤの各オン抵抗に基づき、該ＦＥＴに通流する出力電流を算出し直し、前記複数のＦＥＴの１つのみがオンに固定されている場合に、前記算出手段が算出した出力電流が第２電流値（＞第１電流値）より大きいときは、前記複数のＦＥＴをオンに固定するように構成してある請求項３に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項５】
コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、
前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続され、前記逆流防止用素子は、通流電流を検出する電流検出手段をそれぞれ有し逆直列に接続された２つのＩＰＤ（Intelligent Power Device）で構成されており、前記電流検出手段が出力電流を検出するように構成してあることを特徴とする降圧型ＤＣ／ＤＣコンバータ。
【請求項６】
コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、
前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続され、前記逆流防止用素子は、逆直列に接続された２つのＩＰＤ（Intelligent Power Device）で構成されており、該２つのＩＰＤの両端の差電圧を検出する電圧検出器と、該電圧検出器が検出した差電圧、及び予め検出された前記ＩＰＤの各オン抵抗に基づき、該ＩＰＤに通流する出力電流を算出する算出手段とを備えることを特徴とする降圧型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、コイルの入力側端子及び固定電位端子間を接続する第２ＦＥＴと、コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備えた降圧型ＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータを備えた車両用電源装置では、予め設定された電圧・電流の範囲内で、車載負荷に対して電源を提供する。電源を供給するに当たり、車載負荷及び周辺回路を破壊しないように、過電圧、過電流及び過熱を検知した上で、回路を保護する仕組みが必要である。
【０００３】
図６は、従来の降圧型ＤＣ／ＤＣコンバータの構成例を示す回路図である。
この降圧型ＤＣ／ＤＣコンバータは、車両用電源装置に使用されており、オルタネータ（車載発電機、交流発電機）及び高圧バッテリ等で構成される高圧電源部４のプラス端子に、Ｎチャネル型ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）１のドレインが接続され、ＦＥＴ１のソースはコイル１１の入力側端子に接続されている。ＦＥＴ１のドレインには、平滑コンデンサ９のプラス極が接続され、平滑コンデンサ９のマイナス極は接地されている。
【０００４】
コイル１１の入力側端子には、また、Ｎチャネル型ＭＯＳＦＥＴ２のドレインが接続され、ＦＥＴ２のソースは接地されている。コイル１１の出力側端子には、Ｎチャネル型ＭＯＳＦＥＴ３のソースが接続され、ＦＥＴ３のドレインは、平滑コンデンサ１０のプラス極、及びシャント抵抗１６の一方の端子に接続され、平滑コンデンサ１０のマイナス極は接地されている。シャント抵抗１６の他方の端子は、低圧バッテリ等の低圧電源部５及び車載負荷群６の各プラス端子に接続されている。
【０００５】
電圧検出器７が、シャント抵抗１６の両端電圧（Ｖ１−Ｖ２）を検出し、検出した両端電圧は、制御部８へ通知される。制御部８は、ＦＥＴ１，２をそれぞれＰＷＭ制御し、ＦＥＴ３をオン／オフ制御する。
このような構成の降圧型ＤＣ／ＤＣコンバータでは、図示しない電圧検出器で高圧電源部４の出力電圧を検出する。制御部８は、この検出した出力電圧、及び低圧電源部５の設定電圧に基づき、デューティ比を算出し、算出したデューティ比により、ＦＥＴ１をＰＷＭ（Pulse Width Modulation）制御する。
【０００６】
制御部８は、ＦＥＴ１をＰＷＭ制御する際、ＦＥＴ３をオンに固定し、ＦＥＴ２をＦＥＴ１とは反転させたデューティ比でＰＷＭ制御し、これにより、平滑コンデンサ１０のプラス極に、低圧電源部５の設定電圧に制御された電圧が出力される。
制御部８は、電圧検出器７が検出したシャント抵抗１６の両端電圧、及び記憶しているシャント抵抗１６の抵抗値に基づき、シャント抵抗１６に通流する出力電流（＝両端電圧／抵抗値）を算出する。
【０００７】
特許文献１には、高電圧蓄電部と低電圧蓄電部との間に接続されるＤＣ／ＤＣコンバータと、出力電流検出部と、負荷電流検出部と、低電圧蓄電部電圧検出回路と、これらと接続される制御部とを備える車両用電源装置が開示されている。制御部は、出力電流が既定出力電流よりも大きい場合は、低電圧蓄電部電圧が既定蓄電部電圧を維持するように、ＤＣ／ＤＣコンバータを駆動し、出力電流が既定出力電流以下である間は、低電圧蓄電部の放電電荷量に応じて、ＤＣ／ＤＣコンバータの停止と駆動とを繰り返す。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−１４７５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した降圧型ＤＣ／ＤＣコンバータのように、シャント抵抗を出力回路に挿入し、シャント抵抗を通流する出力電流による降下電圧を検出する電流検出方法では、大電流時にシャント抵抗自身の抵抗成分の為に電力消費が大きくなり、過熱及び電圧変換効率の低下に繋がってしまうという問題がある。また、シャント抵抗を使用しないホール素子による電流検出方法では、上記のような問題は解決されているが、ホール素子又はホールＩＣを用いた回路を追加する必要があり、部品コストが上昇し、実装スペースが増大するという問題がある。
【００１０】
本発明は、上述したような事情に鑑みてなされたものであり、過熱及び電圧変換効率の低下を引き起こさず、部品コストの上昇及び実装スペースの増大を招くことなく、出力電流を検出することができる降圧型ＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
第１発明に係る降圧型ＤＣ／ＤＣコンバータは、コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続されており、前記逆流防止用素子の両端子間の差電圧を検出する電圧検出器と、該電圧検出器が検出した差電圧、及び予め検出された前記逆流防止用素子のオン抵抗に基づき、該逆流防止用素子に通流する出力電流を算出する算出手段を有し、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御する制御部とを備えることを特徴とする。
【００１２】
この降圧型ＤＣ／ＤＣコンバータでは、第１ＦＥＴが、コイルの入力側端子及び電源回路間を接続し、第２ＦＥＴが、コイルの入力側端子及び固定電位端子間を接続する。逆流防止用素子が、コイルの出力側端子及び負荷間を接続し、平滑コンデンサが、出力電圧を平滑する。第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、電源回路の出力電圧を降圧して出力する。
平滑コンデンサは、コイルの出力側端子及び固定電位端子間に接続されており、電圧検出器が、逆流防止用素子の両端子間の差電圧を検出する。制御部は、電圧検出器が検出した差電圧、及び予め検出された逆流防止用素子のオン抵抗に基づき、逆流防止用素子に通流する出力電流を算出手段が算出し、第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御する。
【００１３】
第２発明に係る降圧型ＤＣ／ＤＣコンバータは、前記逆流防止用素子の温度を検出する温度検出器と、温度に対応させて前記逆流防止用素子のオン抵抗を記憶している記憶手段とを更に備え、前記算出手段は、前記温度検出器が検出した温度に対応して前記記憶手段が記憶しているオン抵抗に基づき、前記出力電流を算出するように構成してあることを特徴とする。
【００１４】
この降圧型ＤＣ／ＤＣコンバータでは、温度検出器が、逆流防止用素子の温度を検出し、記憶手段が、温度に対応させて逆流防止用素子のオン抵抗を記憶している。算出手段は、温度検出器が検出した温度に対応して記憶手段が記憶しているオン抵抗に基づき、出力電流を算出する。
【００１５】
第３発明に係る降圧型ＤＣ／ＤＣコンバータは、コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続されており、通流電流を検出する電流検出手段をそれぞれ有し、逆直列に接続され前記逆流防止用素子に並列に接続された２つのＩＰＤ（Intelligent Power Device）と、前記電流検出手段が検出した電流値、並びに予め検出された前記逆流防止用素子及びＩＰＤの各オン抵抗に基づき、該逆流防止用素子に通流する出力電流を算出する算出手段とを備えることを特徴とする。
【００１６】
この降圧型ＤＣ／ＤＣコンバータでは、第１ＦＥＴが、コイルの入力側端子及び電源回路間を接続し、第２ＦＥＴが、コイルの入力側端子及び固定電位端子間を接続する。逆流防止用素子が、コイルの出力側端子及び負荷間を接続し、平滑コンデンサが、出力電圧を平滑する。第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、電源回路の出力電圧を降圧して出力する。
平滑コンデンサは、コイルの出力側端子及び固定電位端子間に接続されており、通流電流を検出する電流検出手段をそれぞれ有し、逆直列に接続され２つのＩＰＤが、逆流防止用素子に並列に接続されている。算出手段は、電流検出手段が検出した電流値、並びに予め検出された逆流防止用素子及びＩＰＤの各オン抵抗に基づき、逆流防止用素子に通流する出力電流を算出する。
【００１７】
第４発明に係る降圧型ＤＣ／ＤＣコンバータは、前記逆流防止用素子は、並列に接続された複数のＦＥＴにより構成されており、該複数のＦＥＴがオンに固定されている場合に、前記算出手段が算出した出力電流が第１電流値より小さいときは、前記複数のＦＥＴの１つのみをオンに固定した状態で、前記算出手段が、前記電流検出手段が検出した電流値、並びに予め検出された前記ＦＥＴ及びＩＰＤの各オン抵抗に基づき、該ＦＥＴに通流する出力電流を算出し直し、前記複数のＦＥＴの１つのみがオンに固定されている場合に、前記算出手段が算出した出力電流が第２電流値（＞第１電流値）より大きいときは、前記複数のＦＥＴをオンに固定するように構成してあることを特徴とする。
【００１８】
この降圧型ＤＣ／ＤＣコンバータでは、逆流防止用素子は、並列に接続された複数のＦＥＴにより構成されている。複数のＦＥＴがオンに固定されている場合に、算出手段が算出した出力電流が第１電流値より小さいときは、複数のＦＥＴの１つのみをオンに固定した状態で、算出手段が、電流検出手段が検出した電流値、並びに予め検出されたＦＥＴ及びＩＰＤの各オン抵抗に基づき、ＦＥＴに通流する出力電流を算出し直す。複数のＦＥＴの１つのみがオンに固定されている場合に、算出手段が算出した出力電流が第２電流値（＞第１電流値）より大きいときは、複数のＦＥＴをオンに固定する。
【００１９】
第５発明に係る降圧型ＤＣ／ＤＣコンバータは、コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続され、前記逆流防止用素子は、通流電流を検出する電流検出手段をそれぞれ有し逆直列に接続された２つのＩＰＤ（Intelligent Power Device）で構成されており、前記電流検出手段が出力電流を検出するように構成してあることを特徴とする。
【００２０】
この降圧型ＤＣ／ＤＣコンバータでは、第１ＦＥＴが、コイルの入力側端子及び電源回路間を接続し、第２ＦＥＴが、コイルの入力側端子及び固定電位端子間を接続する。逆流防止用素子が、コイルの出力側端子及び負荷間を接続し、平滑コンデンサが、出力電圧を平滑する。第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、電源回路の出力電圧を降圧して出力する。
平滑コンデンサは、コイルの出力側端子及び固定電位端子間に接続されている。逆流防止用素子は、通流電流を検出する電流検出手段をそれぞれ有し逆直列に接続された２つのＩＰＤで構成されており、ＩＰＤの電流検出手段が出力電流を検出する。
【００２１】
第６発明に係る降圧型ＤＣ／ＤＣコンバータは、コイルと、該コイルの入力側端子及び電源回路間を接続する第１ＦＥＴと、前記入力側端子及び固定電位端子間を接続する第２ＦＥＴと、前記コイルの出力側端子及び負荷間を接続する逆流防止用素子と、出力電圧を平滑する為の平滑コンデンサとを備え、前記第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、前記電源回路の出力電圧を降圧して出力する降圧型ＤＣ／ＤＣコンバータにおいて、前記平滑コンデンサは、前記コイルの出力側端子及び固定電位端子間に接続され、前記逆流防止用素子は、逆直列に接続された２つのＩＰＤ（Intelligent Power Device）で構成されており、該２つのＩＰＤの両端の差電圧を検出する電圧検出器と、該電圧検出器が検出した差電圧、及び予め検出された前記ＩＰＤの各オン抵抗に基づき、該ＩＰＤに通流する出力電流を算出する算出手段とを備えることを特徴とする。
【００２２】
この降圧型ＤＣ／ＤＣコンバータでは、第１ＦＥＴが、コイルの入力側端子及び電源回路間を接続し、第２ＦＥＴが、コイルの入力側端子及び固定電位端子間を接続する。逆流防止用素子が、コイルの出力側端子及び負荷間を接続し、平滑コンデンサが、出力電圧を平滑する。第１ＦＥＴ及び第２ＦＥＴをそれぞれＰＷＭ制御することにより、電源回路の出力電圧を降圧して出力する。平滑コンデンサは、コイルの出力側端子及び固定電位端子間に接続され、逆流防止用素子は、逆直列に接続された２つのＩＰＤで構成されている。電圧検出器が、２つのＩＰＤの両端の差電圧を検出し、算出手段は、電圧検出器が検出した差電圧、及び予め検出されたＩＰＤの各オン抵抗に基づき、ＩＰＤに通流する出力電流を算出する。
【発明の効果】
【００２３】
本発明に係る降圧型ＤＣ／ＤＣコンバータによれば、過熱及び電圧変換効率の低下を引き起こさず、部品コストの上昇及び実装スペースの増大を招くことなく、出力電流を検出することができる降圧型ＤＣ／ＤＣコンバータを実現することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態の概略構成を示す回路図である。
【図２】本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態の概略構成を示す回路図である。
【図３】本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態の逆流防止用素子周辺の構成を示す回路図である。
【図４】本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態の動作を示すフローチャートである。
【図５】本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態の概略構成を示す回路図である。
【図６】従来の降圧型ＤＣ／ＤＣコンバータの概略構成例を示す回路図である。
【発明を実施するための形態】
【００２５】
以下に、本発明をその実施の形態を示す図面に基づき説明する。
（実施の形態１）
図１は、本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態１の概略構成を示す回路図である。
この降圧型ＤＣ／ＤＣコンバータは、車両用電源装置に使用されるものであり、コイル１１と、コイル１１の入力側端子にソースが接続され、オルタネータ（車載発電機、交流発電機）及び高圧バッテリ等で構成される高圧電源部４のプラス端子にドレインが接続されたＮチャネル型ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）１と、ＦＥＴ（第１ＦＥＴ）１のドレインにプラス極が接続され、マイナス極が接地されている（接地端子（固定電位端子）に接続されている）平滑コンデンサ９とを備えている。
【００２６】
この降圧型ＤＣ／ＤＣコンバータは、また、コイル１１の入力側端子にドレインが接続され、ソースが接地されたＮチャネル型ＭＯＳＦＥＴ（第２ＦＥＴ）２と、コイル１１の出力側端子にソースが接続されたＮチャネル型ＭＯＳＦＥＴ（逆流防止用素子）３と、ＦＥＴ３のソースにプラス極が接続された平滑コンデンサ１０とを備えている。ＦＥＴ３のドレインは、低圧バッテリ等の低圧電源部５及び車載負荷群６の各プラス端子に接続され、平滑コンデンサ１０のマイナス極は接地されている。
【００２７】
この降圧型ＤＣ／ＤＣコンバータは、また、ＦＥＴ３の両端電圧（ソース−ドレイン間電圧）（Ｖ１−Ｖ２）を検出する電圧検出器７と、ＦＥＴ３の温度を検出する温度検出器３ｄと、電圧検出器７が検出した両端電圧値、及び温度検出器３ｄが検出した温度が与えられる制御部８とを備えている。制御部８は、温度に対応させてＦＥＴ３のオン抵抗を記憶しているメモリ（記憶手段）８ａを内蔵しており、ＦＥＴ１，２をそれぞれＰＷＭ制御し、ＦＥＴ３をオン／オフ制御する。ＦＥＴ１，２，３には、それぞれボディダイオード（寄生ダイオード）が形成されている。
【００２８】
このような構成の降圧型ＤＣ／ＤＣコンバータでは、図示しない電圧検出器で高圧電源部４の出力電圧を検出する。制御部８は、この検出した出力電圧、及び低圧電源部５の設定電圧に基づき、デューティ比を算出し、算出したデューティ比により、ＦＥＴ１をＰＷＭ（Pulse Width Modulation）制御する。
制御部８は、ＦＥＴ１をＰＷＭ制御する際、ＦＥＴ３をオンに固定し、ＦＥＴ２をＦＥＴ１とは反転させたデューティ比でＰＷＭ制御し、これにより、ＦＥＴ３のドレインに、低圧電源部５の設定電圧に制御された電圧が出力される。
【００２９】
制御部８は、また、電圧検出器７が検出したＦＥＴ３の両端電圧、温度検出器３ｄが検出した温度、メモリ８ａが記憶しこの検出した温度に対応するオン抵抗に基づき、ＦＥＴ３に通流する出力電流（＝両端電圧／抵抗値）を算出する。
従来、ＦＥＴ３の出力側に平滑コンデンサ１０を接続していたので（図６）、ＦＥＴ３の両端電圧は、平滑されておらずリップルが乗っていたが、本実施の形態１では、平滑コンデンサ１０により平滑されているので、安定した値を検出することができる。
制御部８は、算出した出力電流に基づき、過電流、過熱等を判定し、降圧型ＤＣ／ＤＣコンバータの故障防止に利用する。尚、ＦＥＴ３に代えてダイオードを使用した場合でも、同様の作用、効果を得ることが可能である。
【００３０】
（実施の形態２）
図２は、本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態２の概略構成を示す回路図である。
この降圧型ＤＣ／ＤＣコンバータは、逆直列に接続されＦＥＴ３に並列に接続された２つのＩＰＤ１２，１３を備えている。ＩＰＤ１２，１３は、電流検出機能を備えた電源制御ＩＣ（Integrated Circuit）であり、内蔵する分岐回路の通流電流を検出して、比例計算でＩＰＤ主回路の通流電流を算出する。
ＩＰＤ１２，１３は、算出した通流電流値を制御部８に与え、制御部８は、ＩＰＤ１２，１３をＦＥＴ３と同時的にオン／オフ制御する。
【００３１】
ＩＰＤ１２，１３は、比較的安価な、オン抵抗がＦＥＴ３より比較的に大きいものを用いれば良いが、オン抵抗が大き過ぎれば、検出電流値が小さくなり誤差要因となるので、適切に選ぶ必要がある。
ＦＥＴ３は、従来から通常とは逆向きに出力電流が流れるようにして、オフ時にボディダイオード経由で逆流しないように接続してある。
【００３２】
一方、一般的なＩＰＤも、スイッチは、ボディダイオードを有するＦＥＴであるが、逆向きの電流（マイナス電流）は検出しない。その為、電流検出用に出力電流の向きに合わせてＩＰＤ１２を接続し、オフ時のボディダイオード経由での逆流を防止する為に、ＩＰＤ１３をＩＰＤ１２に逆直列に接続してある。その他の構成は、上述した実施の形態１の降圧型ＤＣ／ＤＣコンバータの構成（図１）と同様であるので、説明を省略する。但し、図１に示す温度検出器３ｄ及びメモリ８ａは無くても良い。
【００３３】
このような構成の降圧型ＤＣ／ＤＣコンバータでは、制御部８は、ＦＥＴ１をＰＷＭ制御する際、ＦＥＴ３及びＩＰＤ１２，１３をオンに固定する。
制御部８は、また、ＩＰＤ１２の電流センサが検出した電流値Ｉｓ、並びに予め検出し記憶してあるＩＰＤ１２，１３及びＦＥＴ３の各オン抵抗に基づき、ＦＥＴ３に通流する出力電流Ｉを算出する。
【００３４】
ここで、ＩＰＤ１２，１３及びＦＥＴ３の各オン抵抗をＲ２，Ｒ２及びＲ１とすると、ＦＥＴ３に通流する出力電流Ｉは、
Ｉ＝Ｉｓ×（２Ｒ２／Ｒ１）
により算出される。
その他の動作は、上述した実施の形態１の降圧型ＤＣ／ＤＣコンバータの動作と同様であるので、説明を省略する。
【００３５】
（実施の形態３）
本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態３の構成は、図２に示す降圧型ＤＣ／ＤＣコンバータの概略構成において、逆流防止用素子であるＦＥＴ３を、図３Ａ，Ｂに示すように、例えば３つの並列接続されたＦＥＴ３ａ，３ｂ，３ｃに置き換えたものである。ＦＥＴ３ａ，３ｂ，３ｃは，制御部８によりオン／オフ制御される。その他の構成は、上述した実施の形態２の降圧型ＤＣ／ＤＣコンバータの構成（図２）と同様であるので、説明を省略する。
【００３６】
以下に、このような構成の降圧型ＤＣ／ＤＣコンバータの動作の例を、それを示す図４のフローチャートを参照しながら説明する。
制御部８は、図３Ｂに示すように、複数のＦＥＴ３ａ，３ｂ，３ｃがオンである場合（Ｓ１）、ＩＰＤ１２の電流センサが検出した電流値Ｉｓを読込む（Ｓ３）。次いで、読込んだ電流値Ｉｓ、並びに予め検出し記憶してあるＩＰＤ１２，１３及びＦＥＴ３ａ，３ｂ，３ｃの各オン抵抗に基づき、ＦＥＴ３ａ，３ｂ，３ｃに通流する（合計）出力電流Ｉを算出する（Ｓ５）。
【００３７】
ここで、ＩＰＤ１２，１３，ＦＥＴ３ａ，３ｂ，３ｃの各オン抵抗をＲ２，Ｒ２，Ｒ３，Ｒ３，Ｒ３とすると、ＦＥＴ３ａ，３ｂ，３ｃに通流する（合計）出力電流Ｉは、
Ｉ＝Ｉｓ×（２Ｒ２／（Ｒ３／３））＝Ｉｓ×（６Ｒ２／Ｒ３）
により算出される。
【００３８】
これにより、逆流防止用素子ＦＥＴ３ａ，３ｂ，３ｃの（合成）オン抵抗が、逆流防止用素子ＦＥＴが１つの場合に比べて１／３になり、逆流防止用素子ＦＥＴ３ａ，３ｂ，３ｃの通流電流による損失及び発熱を低減することができる。
尚、ここでは、ＦＥＴ３ａ，３ｂ，３ｃの各オン抵抗をＲ３として等しくしてあるが、Ｒａ，Ｒｂ，Ｒｃのように互いに異なっていても良い。その場合、上式のＲ３／３は、Ｒａ×Ｒｂ×Ｒｃ／（Ｒｂ×Ｒｃ＋Ｒａ×Ｒｃ＋Ｒａ×Ｒｂ）となる。
【００３９】
制御部８は、次に、算出したＦＥＴ３ａ，３ｂ，３ｃの出力電流Ｉが、所定電流値Ｉ１より小さいか否かを判定し（Ｓ７）、所定電流値Ｉ１より小さくなければ、出力電流をＩに確定した（Ｓ１９）後、再度、ＩＰＤ１２の電流センサが検出した電流値Ｉｓを読込む（Ｓ３）。
制御部８は、算出したＦＥＴ３ａ，３ｂ，３ｃの出力電流Ｉが、所定電流値Ｉ１より小さければ（Ｓ７）、ＦＥＴ３ａ，３ｂ，３ｃの内から１つのＦＥＴを選択し、図３Ａに示すように、選択したＦＥＴのみをオンにする（Ｓ９）。
【００４０】
制御部８は、次に、ＩＰＤ１２の電流センサが検出した電流値Ｉｓを読込み（Ｓ１１）、読込んだ電流値Ｉｓ、並びに予め検出し記憶してあるＩＰＤ１２，１３及び選択したＦＥＴの各オン抵抗に基づき、選択したＦＥＴに通流する出力電流Ｉを算出する（Ｓ１３）。
【００４１】
ここで、ＩＰＤ１２，１３及び選択したＦＥＴの各オン抵抗は、上述したようにＲ２，Ｒ２，Ｒ３であるから、選択したＦＥＴに通流する出力電流Ｉは、
Ｉ＝Ｉｓ×（２Ｒ２／Ｒ３）
により算出される。
【００４２】
これにより、出力電流Ｉが同じ場合、ＩＰＤ１２の電流センサが検出する電流値Ｉｓは、逆流防止用素子ＦＥＴが３並列の場合に比べて３倍となり、より精度が高い電流検出が可能となる。
尚、ここでは、ＦＥＴ３ａ，３ｂ，３ｃの各オン抵抗をＲ３として、何れを選択しても良いようにしてあるが、ＦＥＴ３ａ，３ｂ，３ｃの各オン抵抗が互いに異なる場合は、予め定められたＦＥＴが選択されるべきである。
【００４３】
制御部８は、次に、算出した選択したＦＥＴの出力電流をＩに確定した（Ｓ１５）後、出力電流Ｉが所定電流値Ｉ２より大きいか否かを判定し（Ｓ１７）、所定電流値Ｉ２より大きくなければ、ＩＰＤ１２の電流センサが検出した電流値Ｉｓを読込む（Ｓ１１）。尚、所定電流値Ｉ２は所定電流値Ｉ１より充分大きいものとする。
【００４４】
制御部８は、出力電流Ｉが所定電流値Ｉ２より大きければ（Ｓ１７）、複数のＦＥＴ３ａ，３ｂ，３ｃをオンにした（Ｓ２１）後、ＩＰＤ１２の電流センサが検出した電流値Ｉｓを読込む（Ｓ３）。
制御部８は、図３Ａに示すように、複数のＦＥＴ３ａ，３ｂ，３ｃがオンでなく、１つのＦＥＴのみがオンであれば（Ｓ１）、ＩＰＤ１２の電流センサが検出した電流値Ｉｓを読込む（Ｓ１１）。
その他の動作は、上述した実施の形態２の降圧型ＤＣ／ＤＣコンバータの動作と同様であるので、説明を省略する。
【００４５】
（実施の形態４）
図５は、本発明に係る降圧型ＤＣ／ＤＣコンバータの実施の形態４の概略構成を示す回路図である。
この降圧型ＤＣ／ＤＣコンバータは、逆流防止用素子として逆直列に接続され２つのＩＰＤ１４，１５を備えている。ＩＰＤ１４，１５は、電流検出機能を備えた電源制御ＩＣであり、内蔵する分岐回路の通流電流を検出して、比例計算でＩＰＤ主回路の通流電流（降圧型ＤＣ／ＤＣコンバータの出力電流）を算出する。
【００４６】
ＩＰＤ１４，１５は、算出した通流電流値を制御部８に与え、制御部８は、ＩＰＤ１４，１５を同時的にオン／オフ制御する。
逆流防止用素子は、従来、ＦＥＴを通常とは逆向きに出力電流が流れるようにして、オフ時にボディダイオード経由で逆流しないように接続してある。
【００４７】
一方、一般的なＩＰＤも、スイッチは、ボディダイオードを有するＦＥＴであるが、逆向きの電流（マイナス電流）は検出しない。その為、電流検出用に出力電流の向きに合わせてＩＰＤ１４を接続し、オフ時のボディダイオード経由での逆流を防止する為に、ＩＰＤ１５をＩＰＤ１４に逆直列に接続してある。その他の構成は、上述した実施の形態１の降圧型ＤＣ／ＤＣコンバータの構成（図１）と同様であるので、説明を省略する。但し、図１に示す温度検出器３ｄ及びメモリ８ａは無くても良い。
【００４８】
このような構成の降圧型ＤＣ／ＤＣコンバータでは、制御部８は、ＦＥＴ１をＰＷＭ制御する際、ＩＰＤ１４，１５をオンに固定する。
制御部８は、また、ＩＰＤ１４の電流センサが検出した電流値Ｉｓを出力電流Ｉとして与えられる。
【００４９】
尚、実施の形態１と同様に、逆流防止用素子ＩＰＤ１４，１５の両端電圧（Ｖ１−Ｖ２）を検出する電圧検出器７を備え、制御部８が、電圧検出器７が検出した両端電圧、及びＩＰＤ１４，１５の予め検出された各オン抵抗Ｒ２，Ｒ２に基づき、ＩＰＤ１４，１５に通流する出力電流（＝両端電圧／（Ｒ２＋Ｒ２））を算出することも可能である。
その他の動作は、上述した実施の形態１の降圧型ＤＣ／ＤＣコンバータの動作と同様であるので、説明を省略する。
【符号の説明】
【００５０】
１  ＦＥＴ（第１ＦＥＴ）
２  ＦＥＴ（第２ＦＥＴ）
３，３ａ，３ｂ，３ｃ  ＦＥＴ（逆流防止用素子）
３ｄ  温度検出器
４  高圧電源部
５  低圧電源部
６  車載負荷群
７  電圧検出器
８  制御部
８ａ  メモリ（記憶手段）
９，１０  平滑コンデンサ
１１  コイル
１２，１３，１４，１５  ＩＰＤ
【図１】
2016025774.tif 000003
【図２】
2016025774.tif 000004
【図３】
2016025774.tif 000005
【図４】
2016025774.tif 000006
【図５】
2016025774.tif 000007
【図６】
2016025774.tif 000008