(57)【要約】【課題】ＧａＮ基板を用いたショットキーバリアダイオードにおいて、大電流化、高耐圧化、小型化を図る。【解決手段】所定の不純物濃度を有するｎ−−ＧａＮ基板の一方の面がＮ面またはＧａ面のいずれかに、他方の面がその逆の面になるように鏡面研磨され、当該一方の面に対してｎ＋−ＧａＮ層を形成し、さらに当該ｎ＋−ＧａＮ層上にオーミック電極を形成し、ｎ−−ＧａＮ基板の他方の面にショットキー電極を形成した、ｎ−−ＧａＮ基板をドリフト層とするショットキーバリアダイオードであり、ショットキー電極側表面に絶縁膜またはｐ‐ＧａＮ層が形成され、その一部が前記ショットキー電極と重なる構造。【選択図】図４
2016092083.tif 000002
【特許請求の範囲】
【請求項１】
ｎ−−ＧａＮ基板の一方の面がＮ面またはＧａ面のいずれか一方に、他方の面がその逆の面とし、当該一方の面に対してｎ＋−ＧａＮ層を形成し、さらに当該ｎ＋−ＧａＮ層上にオーミック電極を形成し、ｎ−−ＧａＮ基板の他方の面にショットキー電極を形成した、ｎ−−ＧａＮ基板をドリフト層とするショットキーバリアダイオード。
【請求項２】
ｎ−−ＧａＮ基板の不純物濃度が２×１０１５ｃｍ−３〜２×１０１７ｃｍ−３である、請求項１に記載のショットキーバリアダイオード。
【請求項３】
前記ｎ＋−ＧａＮ層の不純物濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である請求項１または２に記載のショットキーバリアダイオード。
【請求項４】
前記ｎ−−ＧａＮ基板のショットキー電極側表面に絶縁膜またはｐ‐ＧａＮ層が形成され、その一部が前記ショットキー電極と重なる請求項１〜３のいずれかに記載のショットキーバリアダイオード。
【請求項５】
ｎ−−ＧａＮ基板が、ＨＶＰＥ法、Ｎａフラックス法、あるいはアモノサーマル法のいずれかで製造された請求項１〜４のいずかに記載のショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型ショットキーバリアダイオード、特にＧａＮ基板をドリフト層として用いたショットキーバリアダイオードに係る。
【背景技術】
【０００２】
ＧａＮ等窒化物半導体をパワーデバイスに用いる場合、大電流化、高耐圧化、小型化等が求められる。Ｓｉ基板上にＧａＮ系膜を形成したデバイスとして、横型のショットキーバリアダイオード構造（図１および図２参照、非特許文献１および非特許文献２参照）が知られている。これらの構造はオーミック電極、ショットキー電極ともに素子表面側に設けており、また電流の流れは横方向（基板面に平行方向）である。そのため、どの構造も製造プロセスが複雑であり、また電流パスが制限され、大きな電流が得られないという問題がある。一方、縦型のショットキーバリアダイオード構造（図３参照、非特許文献３参照）が知られているが、厚膜のｎ−−ＧａＮドリフト層を成長するため、コストがかかり、耐圧がｎ−−ＧａＮドリフト層の膜厚で支配されるため、大きな耐圧を得ることが困難である。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】G. Zhao, W. Sutton, D. Pavlidis, E. Piner, J. W. Schwank and S. Hubbard, A Novel Pt-AlGaN/GaN Heterostructure Schottky Diode Gas Sensor on Si, IEICE Trans. Fundamentals/Commun./Electron./INF.&SYST., Vol. E85-A/B/C/D, No1, p. 1, 2002
【非特許文献２】Y. Zhang, M. Sun, D. Piedra, M. Azize, X. Zhang, T. Fujishima and T. Palacios, GaN-on-Si Vertical Schottky and p-n Diodes, IEEE Electron Device Letters, Vol. 35, No. 6, pp. 618-620, 2014
【非特許文献３】Yu Saitoh et al., Extremely Low On-Resistance and High Breakdown Voltage Observed in Vertical GaN Schottky Barrier Diodes with High-Mobility Drift Layers on Low-Dislocation-Density GaN Substrates, Applied Physics Express, 3, p. 081001-1, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、ＧａＮ基板を用いたショットキーバリアダイオードにおいて、大電流化、高耐圧化、小型化を図ることである。
【課題を解決するための手段】
【０００５】
本発明者らは、基板面に垂直方向に電流を流し、かつ、ＧａN基板内にドリフト層を形成することを創案した。すなわち、本発明によれば、以下のショットキーバリアダイオードが提供される。
【０００６】
［１］ｎ−−ＧａＮ基板の一方の面がＮ面またはＧａ面のいずれか一方に、他方の面がその逆の面とし、当該一方の面に対してｎ＋−ＧａＮ層を形成し、さらに当該ｎ＋−ＧａＮ層上にオーミック電極を形成し、ｎ−−ＧａＮ基板の他方の面にショットキー電極を形成した、ｎ−−ＧａＮ基板をドリフト層とするショットキーバリアダイオード。
【０００７】
［２］ｎ−−ＧａＮ基板の不純物濃度が２×１０１５ｃｍ−３〜２×１０１７ｃｍ−３である、前記［１］に記載のショットキーバリアダイオード。
【０００８】
［３］前記ｎ＋−ＧａＮ層の不純物濃度が１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である前記［１］または［２］に記載のショットキーバリアダイオード。
【０００９】
［４］前記ｎ−−ＧａＮ基板のショットキー電極側表面に絶縁膜またはｐ‐ＧａＮ層が形成され、その一部が前記ショットキー電極と重なる前記［１］〜［３］のいずれかに記載のショットキーバリアダイオード。
【００１０】
［５］ｎ−−ＧａＮ基板が、ＨＶＰＥ法、Ｎａフラックス法、あるいはアモノサーマル法のいずれかで製造された前記［１］〜［４］のいずかに記載のショットキーバリアダイオード。
【図面の簡単な説明】
【００１１】
【図１】従来の横型ショットキーバリアダイオード構造の断面を示す模式図である。
【図２】従来の他の横型ショットキーバリアダイオード構造の断面を示す模式図である。
【図３】従来の縦型ショットキーバリアダイオード構造の断面を示す模式図である。
【図４】本発明実施例１のショットキーバリアダイオードの断面を示す模式図である。
【図５】本発明実施例１のショットキーバリアダイオードの順方向の電流−電圧特性を示す図である。
【図６】本発明実施例１のショットキーバリアダイオードの逆方向の電流−電圧特性を示す図である。
【図７】本発明実施例２のショットキーバリアダイオードの断面を示す模式図である。
【図８】本発明実施例２のショットキーバリアダイオードの順方向の電流−電圧特性を示す図である。
【図９】本発明実施例２のショットキーバリアダイオードの逆方向の電流−電圧特性を示す図である。
【図１０】本発明実施例３のショットキーバリアダイオードの断面を示す模式図である。
【図１１】本発明実施例３のショットキーバリアダイオードの順方向の電流−電圧特性を示す図である。
【図１２】本発明実施例３のショットキーバリアダイオードの逆方向の電流−電圧特性を示す図である。
【図１３】本発明実施例４のショットキーバリアダイオードの断面を示す模式図である。
【図１４】本発明実施例４のショットキーバリアダイオードの順方向の電流−電圧特性を示す図である。
【図１５】本発明実施例４のショットキーバリアダイオードの逆方向の電流−電圧特性を示す図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ本発明の実施の形態について説明する。本発明は、以下の実施形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改良を加え得るものである。
【００１３】
本発明において基板は、ｎ−−ＧａＮ基板であり、ＨＶＰＥ法(Hydride vapor phase epitaxy)、Ｎａフラックス法、あるいはアモノサーマル法のいずれかで製造された結晶を加工して用いる。基板のサイズは、径が２インチ以上、厚みは２００μｍ〜７００μｍであることが好ましい。当該基板は（０００１）面が用いられ、両面ともに鏡面研磨され、一方の面がＧａ面、他方の面がＮ面になるように加工されることが好ましい。当該基板はドリフト層となるため、不純物濃度が２×１０１５ｃｍ−３〜２×１０１７ｃｍ−３、キャリア移動度が５００ｃｍ２／Ｖｓ以上であることが好ましい。不純物としては周期律表第１４族（第４ｂ族）元素が用いられ、Ｓｉが好適に用いられる。
【００１４】
ｎ−−ＧａＮ基板上の一方のＧａ面またはＮ面に、ＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて、ｎ＋−ＧａＮ層が形成される。当該ｎ＋−ＧａＮ層の不純物濃度は１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３、より好ましくは１×１０１８ｃｍ−３〜５×１０１８ｃｍ−３、キャリア移動度は１５０ｃｍ２／Ｖｓ〜２５０ｃｍ２／Ｖｓであることが好ましく、厚みは５０ｎｍ〜５００ｎｍであることが好ましい。
【００１５】
ｎ＋−ＧａＮ層の上に電子ビーム蒸着法等にてオーミック電極を形成する。オーミック電極としては、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（この順に膜形成）なる構成の電極が形成される。各層の厚みは１０ｎｍ〜２００ｎｍである。
【００１６】
ｎ−‐ＧａＮ基板の他方のＮ面またはＧａ面の素子中央部となる領域以外にはＳｉＯ２等の絶縁層あるいはＰ型ＧａＮ層を形成することが好ましい。ＳｉＯ２等の絶縁層あるいはＰ型ＧａＮ層が形成されない素子中央部の領域にショットキー電極が形成される。たとえば、ショットキー電極としては、例えば、Ｎｉ／Ａｕ（この順に膜形成）なる構成の電極が形成される。各層の厚みは１０ｎｍ〜２００ｎｍである。
【実施例】
【００１７】
（実施例１：ｎ−‐ＧａＮ基板のＮ面にｎ＋−ＧａＮ層を形成し、ショットキー電極側にＳｉＯ２形成）
基板として２インチ径の厚み３２５μｍの（０００１）面ｎ−−ＧａＮ単結晶基板（不純物濃度：５x１０１６ｃｍ−３、移動度：７００ｃｍ２／Ｖｓ、Ｇａ面及びＮ面ともに鏡面研磨）を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、キャリアガスあるいは反応ガスとして、少なくともＨ２、Ｎ２、ＴＭＧ（トリメチルガリウム）、ＮＨ３及びドーパントとしてＳｉＨ４(モノシラン)が、反応管内に供給可能とされている。キャリアガスとして、水素を流量２０ＳＬＭ、及び窒素を流量１０ＳＬＭで流しながら、反応管内の圧力を７６０Ｔｏｒｒに保ちつつ、基板を１１３０℃まで昇温した後、１０分間保持し、ｎ−−ＧａＮ基板のＮ面に対してサーマルクリーニングを実施した。その後、基板温度を１１３０℃に保ちつつ、ＴＭＧとそのキャリアガスである水素を供給するとともに、ＮＨ３とそのキャリアガスである水素及びＳｉＨ４とを供給することにより、不純物濃度が２x１０１８ ｃｍ-３、膜厚０.１μｍのｎ＋−ＧａＮ層をｎ−−ＧａＮ基板のＮ面上に形成した。供給反応ガスのモル比、すなわち、第５族ガス／第３族ガス（ＮＨ３／ＴＭＧ）の比は２０００とし、反応管内の圧力は７６０Ｔｏｒｒ、ＳｉＨ４の流量は２０ＳＣＣＭとした。
ｎ＋−ＧａＮ層を形成後、ｎ＋−ＧａＮ層のＮ面に電子ビーム蒸着法を用いて、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ(２０/１２０/４０/５０ｎｍ)を形成し、さらに８００℃で３０秒間アニールして、オーミック電極を形成した。その後、ドリフト層であるｎ−−ＧａＮ基板のＧａ面上に電子ビーム蒸着法により、ショットキー電極中央部を除いて絶縁膜ＳｉＯ２を厚み１００ｎｍ形成した。さらに、フォトリソグラフィ技術とリフトオフ法を用いてショットキー電極としてＮｉ／Ａｕ (５０/１００ｎｍ)を電子ビーム蒸着法により形成した。ショットキー電極サイズは１×１ｍｍ２とした。
上記のように、オーミック電極およびショットキー電極を形成したショットキーダイオード素子（図４参照）の順方向及び逆方向の電流−電圧特性を測定した。その結果を、図５および図６に示す。立ち上がり電圧：１.９３Ｖ、順方向電圧：３.０Ｖ（＠順方向電流：８Ａ）、耐圧：４.１ｋＶであった。
【００１８】
（実施例２：ｎ−‐ＧａＮ基板のＧａ面にｎ＋−ＧａＮ層を形成し、ショットキー電極側にＳｉＯ２形成）
実施例１と同じｎ−−ＧａＮ基板を用い、ｎ−−ＧａＮ基板のＧａ面に対して実施例１と同様にサーマルクリーニングを実施した。その後、実施例１と同じ条件で、同じ不純物濃度２x１０１８ ｃｍ-３、膜厚０.１μｍのｎ＋−ＧａＮ層をｎ−−ＧａＮ基板のＧａ面上に形成した。
ｎ＋−ＧａＮ層を形成後、ｎ＋−ＧａＮ層のＧａ面に電子ビーム蒸着法を用いて、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ(２０/１２０/４０/５０ｎｍ)を形成し、さらに８００℃で３０秒間アニールして、オーミック電極を形成した。その後、ドリフト層であるｎ−−ＧａＮ基板のＮ面上に電子ビーム蒸着法により、ショットキー電極中央部を除いて絶縁膜ＳｉＯ２を厚み１００ｎｍ形成した。さらに、フォトリソグラフィ技術とリフトオフ法を用いてショットキー電極としてＮｉ／Ａｕ (５０/１００ｎｍ)を電子ビーム蒸着法により形成した。ショットキー電極サイズは１×１ｍｍ２とした。
上記のように、オーミック電極およびショットキー電極を形成したショットキーダイオード素子（図７参照）の順方向及び逆方向の電流−電圧特性を測定した。その結果を、図８および図９に示す。立ち上がり電圧：１.７３Ｖ、順方向電圧：２.６７Ｖ（＠順方向電流：８Ａ）、耐圧：４.２ｋＶであった。  
【００１９】
（実施例３：ｎ−‐ＧａＮ基板のＮ面にｎ＋−ＧａＮ層を形成し、ショットキー電極側にＰ−ＧａＮ形成）
実施例１と同じ条件で、ｎ−−ＧａＮ基板のＮ面にｎ＋−ＧａＮ層を形成した。一方、ｎ−−ＧａＮ基板のＧａ面上にＳｉＯ２膜（１００ｎｍ）を全面に成膜した。その後、部分的にＳｉＯ２膜を除去し、ＳｉＯ２膜以外の部分のｎ−−ＧａＮドリフト層をＲＩＥ装置（反応ガス：ＢＣｌ３、流量：１０ｓｃｃｍ、ガス圧：３Ｐａ、電力：５Ｗ、エッチング時間：１０分）を用いて選択的に０.１μm除去した。その後、ＳｉＯ２膜をマスクとして、成長温度１０３０℃、圧力７６０Ｔｏｒｒ、第５族ガス／第３族ガス（ＮＨ３／ＴＭＧ）の比は２７００、Ｃｐ２Ｍｇ（３００ｓｃｃｍ、ビスシクロペンタジエニルマグネシウム）を用いて膜厚が０.１μmのＰ−ＧａＮ層の選択再成長を行った。そして、ＳｉＯ２膜を除去した後、７５０℃、２０分間、窒素雰囲気中で活性化アニールを行った。そして、実施例１と同様の電極形成を行って、ショットキーダイオード素子（図１０参照）の順方向及び逆方向の電流−電圧特性を測定した。その結果を、図１１および図１２に示す。立ち上がり電圧：１.８７Ｖ、順方向電圧：２.８Ｖ（＠順方向電流：８Ａ）、耐圧：４.５ｋＶであった。
【００２０】
（実施例４：ｎ−‐ＧａＮ基板のＧａ面にｎ＋−ＧａＮ層を形成し、ショットキー電極側にＰ−ＧａＮ形成）
実施例２と同じ条件で、ｎ−−ＧａＮ基板のＧａ面にｎ＋−ＧａＮ層を形成した。一方、ｎ−−ＧａＮ基板のＮ面上にＳｉＯ２膜（１００ｎｍ）を全面に成膜した。その後、部分的にＳｉＯ２膜を除去し、ＳｉＯ２膜以外の部分のｎ−−ＧａＮドリフト層をＲＩＥ装置（反応ガス：ＢＣｌ３、流量：１０ｓｃｃｍ、ガス圧：３Ｐａ、電力：５Ｗ、エッチング時間：１０分）を用いて選択的に０.１μm除去した。その後、ＳｉＯ２膜をマスクとして、成長温度１０３０℃、圧力７６０Ｔｏｒｒ、第５族ガス／第３族ガス（ＮＨ３／ＴＭＧ）の比は２７００、Ｃｐ２Ｍｇ（３００ｓｃｃｍ）を用いて膜厚が０.１μmのＰ−ＧａＮ層の選択再成長を行った。そして、ＳｉＯ２膜を除去した後、７５０℃、２０分間、窒素雰囲気中で活性化アニールを行った。そして、実施例２と同様の電極形成を行って、ショットキーダイオード素子（図１０参照）の順方向及び逆方向の電流−電圧特性を測定した。その結果を、図１１および図１２に示す。立ち上がり電圧：１.６７Ｖ、順方向電圧：２.４７Ｖ（＠順方向電流：８Ａ）、耐圧：４.３ｋＶであった。
【００２１】
実施例１〜４における順方向及び逆方向の電流−電圧特性をまとめると、立ち上がり電圧：１.６７〜１.９３Ｖ、順方向電圧：２.４７〜３.０Ｖ（＠順方向電流：８Ａ）、耐圧：４.１〜４.５ｋＶ、であり、いずれも大電流化および高耐圧化に対応できていることが判った。
【産業上の利用可能性】
【００２２】
本発明は、ショットキーバリアダイオードに用いられる。
【図５】
2016092083.tif 000003
【図６】
2016092083.tif 000004
【図８】
2016092083.tif 000005
【図１１】
2016092083.tif 000006
【図１２】
2016092083.tif 000007
【図１４】
2016092083.tif 000008
【図１５】
2016092083.tif 000009
【図１】
2016092083.tif 000010
【図２】
2016092083.tif 000011
【図３】
2016092083.tif 000012
【図４】
2016092083.tif 000013
【図７】
2016092083.tif 000014
【図９】
2016092083.tif 000015
【図１０】
2016092083.tif 000016
【図１３】
2016092083.tif 000017