(57)【要約】【課題】内部電極の積層方向を容易に把握でき、実装後の特性のばらつきを低減する。【解決手段】内層部１１ｍにおいて積層されている一部の誘電体層には、複数の薄膜誘電体層１２ｅおよび少なくとも１つの厚膜誘電体層１２ｆが含まれている。厚膜誘電体層１２ｆは、複数の薄膜誘電体層１２ｅの各々より厚い。積層体１１の積層方向における積層体１１の厚さの寸法Ｔ1は、第１側面１１５と第２側面１１６とを最短で結ぶ方向における積層体１１の幅の寸法Ｗ1より大きい。【選択図】図３
2016082033.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と内部電極とが交互に積層されて構成され、積層方向において互いに反対側に位置する第１主面および第２主面を有する積層体と、
前記積層体の表面の一部に設けられて前記内部電極と電気的に接続された１対の外部電極とを備え、
前記積層体は、前記第１主面と前記第２主面とを結び互いに前記積層体の反対側に位置する第１端面および第２端面、ならびに、前記第１主面と前記第２主面とを結ぶとともに前記第１端面と前記第２端面とを結んで互いに前記積層体の反対側に位置する第１側面および第２側面をさらに有し、
前記積層体は、複数の前記誘電体層のうち最も第１主面側に位置する誘電体層である第１外層部、複数の前記誘電体層のうち最も第２主面側に位置する誘電体層である第２外層部、および、該第１外層部と該第２外層部との間に挟まれた内層部に区分され、
前記内層部にて積層されている誘電体層には、複数の薄膜誘電体層および少なくとも１つの厚膜誘電体層が含まれ、
前記厚膜誘電体層は、複数の前記薄膜誘電体層の各々より厚く、
前記積層方向における前記積層体の厚さの寸法は、前記第１側面と前記第２側面とを最短で結ぶ方向における前記積層体の幅の寸法より大きい、積層セラミックコンデンサ。
【請求項２】
前記内層部は、前記積層方向から見て、全ての前記内部電極が重なっている領域であり、
前記積層体は、前記第１側面と前記第２側面とを最短で結ぶ方向において、前記内層部と、前記第１端面と前記内層部との間に位置する第１マージン部と、前記第２端面と前記内層部との間に位置する第２マージン部とから構成されており、
前記積層方向において前記厚膜誘電体層と隣接して前記厚膜誘電体層を互いの間に挟んでいる少なくとも１対の内部電極は、前記第１マージン部または前記第２マージン部にて、それぞれ厚膜誘電体層側とは反対側に向かって湾曲している、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記第２外層部は、前記第１外層部より厚く、
前記第２外層部は、複数の前記誘電体層のうち最も第２主面側に位置する前記誘電体層からなる外側外層部および該外側外層部の第１主面側に隣接して位置する誘電体層からなる内側外層部を含み、
前記外側外層部は、前記第１外層部とは異なる色彩を有し、
前記外側外層部における前記内側外層部との境界部には、Ｓｉ、ＭｇおよびＡｌが偏析している、請求項１または２に記載の積層セラミックコンデンサ。
【請求項４】
前記第１外層部を構成する誘電体層の含有成分は、前記外側外層部を構成する誘電体層の含有成分と比較して、Ｍｎの含有率が高い、請求項３に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関し、特に、大容量の積層セラミックコンデンサに関する。
【背景技術】
【０００２】
高容量値を確保しつつ機械的応力破壊によるクラックの発生を抑制することを図った積層セラミックコンデンサを開示した先行文献として、特開平１１‐１５００３７号公報(特許文献１)がある。
【０００３】
特許文献１に記載された積層セラミックコンデンサにおいては、複数個のコンデンサ層と、外表面層を形成する最外誘電体層とに加え、コンデンサ層の誘電体層よりも厚みの厚い中間誘電体層をこのコンデンサ層の間に介在させることによりコンデンサ素子が構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１‐１５００３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層セラミックコンデンサは、誘電体層と内部電極とが交互に積層された積層体、および、積層体の両端部に形成された外部電極から構成される。積層セラミックコンデンサは回路基板に実装される際、積層セラミックコンデンサの向きによって、回路基板の実装面と内部電極の積層方向とが平行になる場合と、回路基板の実装面と内部電極の積層方向とが垂直になる場合とがある。このような回路基板の実装面と内部電極との位置関係により、積層セラミックコンデンサに発生する浮遊容量の値が変動し、積層セラミックコンデンサの特性がばらつくことがある。
【０００６】
一般的な積層セラミックコンデンサは、横断面が正方形である直方体状の外形を有しているため、外見から内部電極の積層方向を把握することが難しい。そのため、回路基板の実装面と内部電極との位置関係を一定にして積層セラミックコンデンサを回路基板に実装することは容易ではない。
【０００７】
本発明は上記の問題点に鑑みてなされたものであって、内部電極の積層方向を容易に把握でき、実装後の特性のばらつきを低減できる、積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に基づく積層セラミックコンデンサは、誘電体層と内部電極とが交互に積層されて構成され、積層方向において互いに反対側に位置する第１主面および第２主面を有する積層体と、積層体の表面の一部に設けられて内部電極と電気的に接続された１対の外部電極とを備える。積層体は、第１主面と第２主面とを結び互いに積層体の反対側に位置する第１端面および第２端面、ならびに、第１主面と第２主面とを結ぶとともに第１端面と第２端面とを結んで互いに積層体の反対側に位置する第１側面および第２側面をさらに有する。積層体は、複数の誘電体層のうち最も第１主面側に位置する誘電体層である第１外層部、複数の誘電体層のうち最も第２主面側に位置する誘電体層である第２外層部、および、第１外層部と第２外層部との間に挟まれた内層部に区分される。内層部にて積層されている誘電体層には、複数の薄膜誘電体層および少なくとも１つの厚膜誘電体層が含まれる。厚膜誘電体層は、複数の薄膜誘電体層の各々より厚い。上記積層方向における積層体の厚さの寸法は、第１側面と第２側面とを最短で結ぶ方向における積層体の幅の寸法より大きい。
【０００９】
本発明の一形態においては、内層部は、上記積層方向から見て、全ての内部電極が重なっている領域である。積層体は、第１側面と第２側面とを最短で結ぶ方向において、内層部と、第１端面と内層部との間に位置する第１マージン部と、第２端面と内層部との間に位置する第２マージン部とから構成されている。上記積層方向において厚膜誘電体層と隣接して厚膜誘電体層を互いの間に挟んでいる少なくとも１対の内部電極は、第１マージン部または第２マージン部にて、それぞれ厚膜誘電体層側とは反対側に向かって湾曲している。
【００１０】
本発明の一形態においては、第２外層部は、第１外層部より厚い。第２外層部は、複数の誘電体層のうち最も第２主面側に位置する誘電体層からなる外側外層部および外側外層部の第１主面側に隣接して位置する誘電体層からなる内側外層部を含む。外側外層部は、第１外層部とは異なる色彩を有する。外側外層部における内側外層部との境界部には、Ｓｉ、ＭｇおよびＡｌが偏析している。
【００１１】
本発明の一形態においては、第１外層部を構成する誘電体層の含有成分は、外側外層部を構成する誘電体層の含有成分と比較して、Ｍｎの含有率が高い。
【発明の効果】
【００１２】
本発明によれば、内部電極の積層方向を容易に把握でき、実装後の積層セラミックコンデンサの特性のばらつきを低減できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの外観を示す斜視図である。
【図２】図１の積層セラミックコンデンサをＩＩ−ＩＩ線矢印方向から見た断面図である。
【図３】図１の積層セラミックコンデンサをＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。
【図４】図２の積層セラミックコンデンサをＩＶ−ＩＶ線矢印方向から見た断面図である。
【図５】図２の積層セラミックコンデンサをＶ−Ｖ線矢印方向から見た断面図である。
【図６】本発明の実施形態１に係る積層セラミックコンデンサの製造方法を示すフローチャートである。
【図７】本発明の実施形態１に係る積層セラミックコンデンサの外側外層が設けられる前の一部積層体を構成する単位シート群の積層構造を示す分解斜視図である。
【図８】マザーシート群が圧着されている状態を示す断面図である。
【図９】圧着されたマザーシート群と複数の第２のセラミックグリーンシートとを圧着している途中の状態を示す断面図である。
【図１０】マザー積層体が分断された状態を示す断面図である。
【図１１】バレル研磨後の積層体の形状を示す断面図である。
【図１２】積層セラミックコンデンサの断面を走査型電子顕微鏡で観察した拡大像の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態に係る積層セラミックコンデンサについて図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
【００１５】
図１は、本発明の一実施形態に係る積層セラミックコンデンサの外観を示す斜視図である。図２は、図１の積層セラミックコンデンサをＩＩ−ＩＩ線矢印方向から見た断面図である。図３は、図１の積層セラミックコンデンサをＩＩＩ−ＩＩＩ線矢印方向から見た断面図である。図４は、図２の積層セラミックコンデンサをＩＶ−ＩＶ線矢印方向から見た断面図である。図５は、図２の積層セラミックコンデンサをＶ−Ｖ線矢印方向から見た断面図である。図１〜５においては、後述する積層体の長手方向をＬ、積層体の幅方向をＷ、積層体の厚さ方向をＴで示している。
【００１６】
図１〜５に示すように、本発明の実施形態１に係る積層セラミックコンデンサ１０は、積層体１１と１対の外部電極１４とを備える。積層体１１は、誘電体層１２と内部電極１３とが交互に積層されて構成され、積層方向において互いに反対側に位置する第１主面１１１および第２主面１１２を有する。１対の外部電極１４は、積層体１１の表面の一部に設けられて内部電極１３と電気的に接続されている。
【００１７】
誘電体層１２と内部電極１３との積層方向は、積層体１１の長手方向Ｌおよび積層体１１の幅方向Ｗに対して直交している。すなわち、誘電体層１２と内部電極１３との積層方向は、積層体１１の厚さ方向Ｔと平行である。
【００１８】
積層体１１は、第１主面１１１と第２主面１１２とを結び互いに積層体１１の反対側に位置する第１端面１１３および第２端面１１４、ならびに、第１主面１１１と第２主面１１２とを結ぶとともに第１端面１１３と第２端面１１４とを結んで互いに積層体１１の反対側に位置する第１側面１１５および第２側面１１６をさらに有している。第１側面１１５と第２側面１１６との最短距離は、第１端面１１３と第２端面１１４との最短距離未満である。すなわち、積層体１１の幅方向Ｗの寸法Ｗ0は、積層体１１の長手方向Ｌの寸法Ｌ0より小さい。積層体１１は、直方体状の外形を有するが、角部および稜線部の少なくとも一方に丸みを有していてもよい。
【００１９】
積層体１１は、積層体１１の積層方向において、複数の内部電極１３のうち最も第１主面１１１側に位置する内部電極１３から、複数の内部電極１３のうち最も第２主面１１２側に位置する内部電極１３までを含む内層部１１ｍと、内層部１１ｍを互いの間に挟む第１外層部１２ｂ1および第２外層部１２ｂ2とからなる。
【００２０】
本実施形態においては、複数の誘電体層１２は、後述するように互いに含有成分が異なるセラミックグリーンシートから形成された、複数の第１誘電体層１２ｘおよび第２誘電体層１２ｙを含んでいる。ただし、複数の誘電体層１２の全てが同一の含有成分のセラミックグリーンシートから形成されていてもよい。
【００２１】
第１外層部１２ｂ1は、複数の誘電体層１２のうち最も第１主面１１１側に位置する第１誘電体層１２ｘを含む。第２外層部１２ｂ2は、複数の誘電体層１２のうち最も第２主面１１２側に位置する第２誘電体層１２ｙからなる外側外層部１２ｂ22および外側外層部１２ｂ22の第１主面１１１側に隣接して位置する第１誘電体層１２ｘからなる内側外層部１２ｂ21を含む。ただし、第１外層部１２ｂ1の構成は上記に限られず、第１外層部１２ｂ1が、複数の誘電体層１２のうち最も第１主面１１１側に位置する第２誘電体層１２ｙからなる外側外層部および外側外層部の第２主面１１２側に隣接して位置する第１誘電体層１２ｘからなる内側外層部を含んでいてもよい。
【００２２】
内層部１１ｍにおいては、第１誘電体層１２ｘと内部電極１３とが交互に積層された状態で、複数の誘電体層１２のうちの一部の第１誘電体層１２ｘと全ての内部電極１３とが積層されている。すなわち、内層部１１ｍは、全ての内部電極１３を含んでいる。全ての内部電極１３の各々は、平面視にて略矩形状である。
【００２３】
内層部１１ｍは、積層体１１の積層方向から見て、全ての内部電極１３が重なっている領域である。積層体１１は、積層体１１の長手方向Ｌにおいて、内層部１１ｍと、第１端面１１３と内層部１１ｍとの間に位置する第１マージン部１１ｎ1と、第２端面１１４と内層部１１ｍとの間に位置する第２マージン部１１ｎ2とから構成されている。第１マージン部１１ｎ1および第２マージン部１１ｎ2の各々においては、内層部１１ｍに比較して、内部電極１３の積層数が略半分である。
【００２４】
内層部１１ｍにおいて積層されている一部の第１誘電体層１２ｘには、複数の薄膜誘電体層１２ｅおよび少なくとも１つの厚膜誘電体層１２ｆが含まれている。厚膜誘電体層１２ｆは、複数の薄膜誘電体層１２ｅの各々より厚い。
【００２５】
本実施形態に係る積層セラミックコンデンサ１０は、内層部１１ｍに厚膜誘電体層１２ｆを１つのみ含んでいるが、これに限られず、内層部１１ｍに複数の厚膜誘電体層１２ｆを含んでいてもよい。
【００２６】
内層部１１ｍは、厚膜誘電体層１２ｆより第１主面１１１側に位置する第１内層部１１ｍ1と、厚膜誘電体層１２ｆより第２主面１１２側に位置する第２内層部１１ｍ2と、厚膜誘電体層１２ｆが位置する第３内層部１１ｍ3とから構成されている。
【００２７】
１対の外部電極１４は、積層体１１の長手方向Ｌの両側に設けられている。具体的には、１対の外部電極１４のうちの一方は、積層体１１の長手方向Ｌの第１端面１１３側に設けられ、１対の外部電極１４のうちの他方は、積層体１１の長手方向Ｌの第２端面１１４側に設けられている。本実施形態においては、１対の外部電極１４のうちの一方は、第１端面１１３から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。１対の外部電極１４のうちの他方は、第２端面１１４から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。ただし、１対の外部電極１４の配置は上記に限られず、複数の内部電極１３の各々と電気的に接続可能、かつ、積層セラミックコンデンサ１０が実装可能となるように、積層体１１の表面の一部に設けられていればよい。
【００２８】
１対の外部電極１４のうちの一方は、複数の内部電極１３のうちの一部の内部電極１３と、第１端面１１３にて接続されている。１対の外部電極１４のうちの他方は、複数の内部電極１３のうちの残部の内部電極１３と、第２端面１１４にて接続されている。一部の内部電極１３と残部の内部電極１３とは、第１内層部１１ｍ1および第２内層部１１ｍ2の各々において第１誘電体層１２ｘを間に挟んで互いに対向するように、１層ずつ交互に積層されている。
【００２９】
本実施形態においては、厚膜誘電体層１２ｆは、１対の外部電極１４のうちのいずれか一方の同じ外部電極に接続された１対の内部電極１３に隣接して挟まれているが、これに限られず、厚膜誘電体層１２ｆが、互いに異なる外部電極に接続された１対の内部電極１３に隣接して挟まれていてもよい。
【００３０】
本実施形態においては、積層体１１の積層方向において厚膜誘電体層１２ｆと隣接して厚膜誘電体層１２ｆを互いの間に挟んでいる１対の内部電極１３は、第１マージン部１１ｎ1または第２マージン部１１ｎ2にて、それぞれ厚膜誘電体層１２ｆ側とは反対側に向かって湾曲している。すなわち、厚膜誘電体層１２ｆの第１主面１１１側に隣接して位置する内部電極１３は、第１マージン部１１ｎ1または第２マージン部１１ｎ2にて、第１主面１１１側に向かって湾曲し、厚膜誘電体層１２ｆの第２主面１１２側に隣接して位置する内部電極１３は、第１マージン部１１ｎ1または第２マージン部１１ｎ2にて、第２主面１１２側に向かって湾曲している。
【００３１】
図３に示すように、積層体１１の積層方向における積層体１１の厚さの寸法Ｔ0は、第１側面１１５と第２側面１１６とを最短で結ぶ方向における積層体１１の幅の寸法Ｗ0より大きい。
【００３２】
積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1は、第１側面１１５と第２側面１１６とを最短で結ぶ方向である積層体１１の幅方向Ｗにおいて複数の内部電極１３が位置する内層部１１ｍの幅の寸法Ｗ1より大きい。積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1は、第１側面１１５と第２側面１１６とを最短で結ぶ方向における積層体１１の幅の寸法Ｗ0より大きい。積層体１１の積層方向における内層部１１ｍの厚さの寸法Ｔ1は、積層体１１の長手方向Ｌにおける内層部１１ｍの長さの寸法Ｌ1より小さい。
【００３３】
本実施形態においては、第２外層部１２ｂ2は、第１外層部１２ｂ1より厚い。すなわち、第２外層部１２ｂ2の厚さの寸法ｔ2は、第１外層部１２ｂ1の厚さの寸法ｔ1より大きい。
【００３４】
積層体１１の積層方向における積層体１１の厚さの寸法Ｔ0は、内層部１１ｍの厚さの寸法Ｔ1、第１外層部１２ｂ1の厚さの寸法ｔ1、および、第２外層部１２ｂ2の厚さの寸法ｔ2を足し合わせた寸法である。
【００３５】
厚膜誘電体層１２ｆの厚さの寸法ｔ3は、複数の薄膜誘電体層１２ｅの各々の厚さの寸法ｔ4の２倍以上である。
【００３６】
以下、積層セラミックコンデンサ１０の各々の構成について詳細に説明する。
複数の内部電極１３の各々を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。複数の内部電極１３の各々の厚さは、焼成後において０．３μｍ以上２．０μｍ以下であることが好ましい。
【００３７】
１対の外部電極１４の各々は、積層体１１の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含む。下地層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。下地層の厚さは、１０．０μｍ以上５０．０μｍ以下であることが好ましい。
【００３８】
下地層の形成方法としては、焼成後の積層体１１の両端部に塗布した導電性ペーストを焼き付け、または、焼成前の積層体１１の両端部に塗布した導電性ペーストを内部電極１３と同時に焼成してもよい。それ以外にも、下地層の形成方法としては、積層体１１の両端部にめっきする、または、積層体１１の両端部に塗布した熱硬化性樹脂を含む導電性樹脂を硬化させてもよい。
【００３９】
下地層を導電性樹脂から形成した場合には、積層セラミックコンデンサ１０を実装した被実装体が外力を受けて撓んだ際に生ずる外部応力による積層体１１への負荷を低減し、積層体１１にクラックが発生することを抑制することができる。したがって、第２外層部１２ｂ2を厚くしたうえで、導電性樹脂を含む１対の外部電極１４を形成することにより、積層体１１にクラックが発生することをより一層抑制することができる。
【００４０】
めっき層を構成する材料としては、Ｓｎ、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
【００４１】
めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、半田バリア層として機能する。Ｓｎめっき層は、半田との濡れ性が良好である。１層当たりのめっき層の厚さは、１．０μｍ以上１０．０μｍ以下であることが好ましい。
【００４２】
複数の誘電体層１２の各々は、ＡＢＯ3(ＡはＢａを含み、ＢはＴｉを含み、Ｏは酸素)で表されるペロブスカイト型化合物を主成分とする。すなわち、複数の第１誘電体層１２ｘおよび第２誘電体層１２ｙの各々は、ともに主成分としてチタン酸バリウムであるＢａＴｉＯ3を含む。
【００４３】
また、複数の誘電体層１２の各々は、副成分としてＳｉを含む。主成分である上記のＡＢＯ3で表されるペロブスカイト型化合物に、ガラスまたはＳｉＯ2などのＳｉ化合物が添加されることにより、Ｓｉが副成分として含まれる。その他にも、Ｍｎ化合物、Ｍｇ化合物、Ｃｏ化合物，Ｎｉ化合物、Ａｌ化合物または希土類化合物などが、主成分である上記のＡＢＯ3で表されるペロブスカイト型化合物に添加されていてもよい。
【００４４】
外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分は、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、第１外層部１２ｂ1を構成する第１誘電体層１２ｘ、および、内側外層部１２ｂ21を構成する第１誘電体層１２ｘの各々の含有成分と比較して、Ｔｉに対するＳｉの組成比が高い。組成比は、Ｓｉに限らず、モル比として表すことができる。以下の説明においては、組成比をモル比と記載する。複数の誘電体層１２の各々におけるＴｉに対するＳｉのモル比は、波長分散型Ｘ線分析装置：ＷＤＸ(wavelength-dispersive X-ray spectrometer)を用いて測定することができる。
【００４５】
外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比は、１．３ｍｏｌ％以上３．０ｍｏｌ％以下であることが好ましい。外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比が、１．３ｍｏｌ％未満である場合、または、３．０ｍｏｌ％より高い場合は、外側外層部１２ｂ22の信頼性が低下するおそれがある。
【００４６】
外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比は、内側外層部１２ｂ21を構成する第１誘電体層１２ｘの含有成分におけるＴｉに対するＳｉのモル比より、０．３ｍｏｌ％以上高いことが好ましく、０．８ｍｏｌ％以上高いことがさらに好ましい。
【００４７】
外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚは、外側外層部１２ｂ22の中央部１２ｍに比較してＳｉの含有率が高い。また、外側外層部１２ｂ22における第２主面１１２側の表層部１２ｓは、外側外層部１２ｂ22の中央部１２ｍに比較してＳｉの含有率が高い。なお、外側外層部１２ｂ22においてＳｉの含有率が高い、境界部１２ｚおよび表層部１２ｓの各々は、電界放出型波長分散Ｘ線分光器：ＦＥ−ＷＤＸ(field emission wavelength-dispersive X-ray spectrometer)を用いて作成した元素マッピングにより確認することができる。
【００４８】
外側外層部１２ｂ22は、第１外層部１２ｂ1とは異なる色彩を有する。本実施形態においては、第１外層部１２ｂ1を構成する第１誘電体層１２ｘの含有成分が、外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分と比較して、Ｍｎの含有率が高い。そのため、後述するように、外側外層部１２ｂ22の色彩が、第１外層部１２ｂ1の色彩に比較して明るくなる。ただし、色彩の違いはＭｎの含有率によるものに限られず、外側外層部１２ｂ22を構成する第２誘電体層１２ｙ、および、第１外層部１２ｂ1を構成する第１誘電体層１２ｘの少なくとも一方が、顔料を含むことにより、外側外層部１２ｂ22と第１外層部１２ｂ1との色彩が異なっていてもよい。
【００４９】
本実施形態においては、外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚには、Ｓｉ、ＭｇおよびＡｌが偏析している。また、外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚは、積層体１１の長手方向Ｌにおいて、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置に、内側外層部１２ｂ21側に突出した湾曲部１２ｚｗを有する。
【００５０】
以下、本実施形態に係る積層セラミックコンデンサ１０の製造方法について説明する。
図６は、本発明の実施形態１に係る積層セラミックコンデンサの製造方法を示すフローチャートである。なお、以下に示す積層セラミックコンデンサの製造方法は、製造過程の途中段階まで一括して加工処理を行なうことでマザー積層体を作製し、その後にマザー積層体を分断して個片化し、個片化後の軟質積層体にさらに加工処理を施すことによって複数の積層セラミックコンデンサ１０を同時に大量に生産する方法である。
【００５１】
図６に示すように、積層セラミックコンデンサ１０を製造する際には、まず、第１のセラミックスラリーの調製が行なわれる(工程Ｓ１１)。具体的には、セラミックス粉末、バインダーおよび溶剤などが所定の配合比率で混合され、これにより第１のセラミックスラリーが形成される。
【００５２】
次に、第１のセラミックグリーンシートが形成される(工程Ｓ１２)。具体的には、第１のセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコーター、または、マイクログラビアコータなどを用いてシート状に成形されることにより、第１のセラミックグリーンシートが製作される。
【００５３】
次に、マザーシートが形成される(工程Ｓ１３)。具体的には、第１のセラミックグリーンシートに導電性ペーストが所定のパターンを有するようにスクリーン印刷法またはグラビア印刷法などを用いて印刷されることにより、第１のセラミックグリーンシート上に所定の導電パターンが設けられたマザーシートが形成される。
【００５４】
ここで、製作されるマザーシートについて説明する。図７は、本発明の実施形態１に係る積層セラミックコンデンサの外側外層が設けられる前の一部積層体を構成する単位シート群の積層構造を示す分解斜視図である。
【００５５】
図７に示すように、一部積層体１１ｐは、構成の異なる複数の単位シート１２０ａ，１３０ａ，１３０ｂからなる単位シート群を材料として製作され、より詳細には、これら構成の異なる複数の単位シート１２０ａ，１３０ａ，１３０ｂが所定の順番で積層されて圧着および焼成されることによって製作される。
【００５６】
単位シート１２０ａは、その表面に導電パターンが形成されていないセラミック基材１２ｘｒのみからなるものである。単位シート１２０ａは、焼成後において第１外層部１２ｂ1、内側外層部１２ｂ21または第３内層部１１ｍ3の第１誘電体層１２ｘを構成する部分になる。
【００５７】
単位シート１３０ａ，１３０ｂは、セラミック基材１２ｘｒの表面に所定の形状の導電パターン１３ｒが形成されたものである。単位シート１３０ａ，１３０ｂのうちの導電パターン１３ｒは、焼成後において第１内層部１１ｍ1および第２内層部１１ｍ2の各々の内部電極１３を構成する部分になる。また、単位シート１３０ａ，１３０ｂのうちのセラミック基材１２ｘｒは、焼成後において第１内層部１１ｍ1および第２内層部１１ｍ2の各々の第１誘電体層１２ｘを構成する部分になる。ただし、複数の単位シート１３０ａ，１３０ｂのうち最も下側に積層された単位シート１３０ａ，１３０ｂのうちのセラミック基材１２ｘｒは、焼成後において第１外層部１２ｂ1または内側外層部１２ｂ21の第１誘電体層１２ｘを構成する部分になる。
【００５８】
マザーシートは、図７において示した単位シート１３０ａ，１３０ｂの各々について、その各々の単位シートを単位ユニットとして同形状の単位シートが平面的にマトリックス状に並ぶように複数配置されたレイアウトを有するものである。
【００５９】
なお、単位シート１３０ａと単位シート１３０ｂとは同形状であるため、これらを含むマザーシートとしては、同一の導電パターンを有するものが使用でき、後述するマザーシートの積層工程において同一の導電パターンを有するマザーシートを半ピッチずつずらして積層することにより、図７において示した単位シート１３０ａ，１３０ｂの積層構造を得ることができる。
【００６０】
なお、マザーシートとしては、導電パターン１３ｒを有するマザーシートの他に、上記工程Ｓ１３を経ることなく製作された第１のセラミックグリーンシートも準備される。
【００６１】
次に、マザーシートが積層される(工程Ｓ１４)。具体的には、複数のマザーシートが所定のルールに従って積層されることにより、積層後のマザーシート群の内部において、上記の単位ユニットが、それぞれ積層方向において図７において示した積層構造を有するように配置される。
【００６２】
次に、マザーシート群が圧着される(工程Ｓ１５)。図８は、マザーシート群が圧着されている状態を示す断面図である。図８においては、２つの一部積層体１１ｐに相当する部分のみ図示している。図８に示すように、本実施形態においては、第１外層部１２ｂ1を構成する複数のマザーシート、内層部１１ｍを構成する複数のマザーシート、および、内側外層部１２ｂ21を構成する複数のマザーシートが、この順で積層されて、マザーシート群が構成されている。
【００６３】
ベース９０の上面に取り付けられたラバー９３上に載置されたマザーシート群は、内側外層部１２ｂ21を構成するマザーシート側から、平板金型９１および平板金型９１の下面に取り付けられたラバー９３が矢印９２で示すようにマザーシート群の積層方向に沿って押し付けられることにより、加圧されて圧着される。
【００６４】
マザーシート群においては、内層部１１ｍに相当する位置の積層密度が、第１および第２マージン部１１ｎ1，１１ｎ2に相当する位置の積層密度より密である。そのため、マザーシート群に押し付けられたラバー９３は、図８中の点線９３ｓで示すように、内層部１１ｍに対応する位置から第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置に向けて流動変形して第３内層部１１ｍ3側に凸状に膨出し、マザーシート群の第１および第２マージン部１１ｎ1，１１ｎ2に相当する位置のマザーシート同士を圧着して密着させる。
【００６５】
すなわち、ベース９０の上面に取り付けられたラバー９３は、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において上側に凸状に膨出し、平板金型９１の下面に取り付けられたラバー９３は、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において下側に凸状に膨出する。
【００６６】
これにより、第１外層部１２ｂ1側に位置する導電パターン１３ｒは、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において上側(第３内層部１１ｍ3側)に凸状に湾曲する。内側外層部１２ｂ21側に位置する導電パターン１３ｒは、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において下側(第３内層部１１ｍ3側)に凸状に湾曲する。
【００６７】
このとき、第３内層部１１ｍ3を構成する複数のマザーシートのセラミック基材１２ｘｒは、第１内層部１１ｍ1を構成するマザーシートと第２内層部１１ｍ2を構成する複数のマザーシートとに挟まれて、内層部１１ｍに対応する位置から第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置に向けて流動変形する。
【００６８】
これにより、第３内層部１１ｍ3に隣接して位置する導電パターン１３ｒは、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において第３内層部１１ｍ3から離れる方向に凸状に湾曲する。
【００６９】
すなわち、第１内層部１１ｍ1を構成する複数のマザーシートにおいて、第３内層部１１ｍ3に隣接して位置する導電パターン１３ｒは、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において下側(第３内層部１１ｍ3から離れる方向)に凸状に湾曲する。第２内層部１１ｍ2を構成する複数のマザーシートにおいて、第３内層部１１ｍ3に隣接して位置する導電パターン１３ｒは、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において上側(第３内層部１１ｍ3から離れる方向)に凸状に湾曲する。
【００７０】
図９は、圧着されたマザーシート群と複数の第２のセラミックグリーンシートとを圧着している途中の状態を示す断面図である。図９においては、２つの軟質積層体１１ｑに相当する部分のみ図示している。図９に示すように、圧着されたマザーシート群と複数の第２のセラミックグリーンシートとは、外側外層部１２ｂ22を構成するマザーシート側から、平板金型９１を矢印９２で示すようにマザーシート群の積層方向に沿って押し付けられることにより、加圧されて圧着される。これにより、マザー積層体が作製される。
【００７１】
図１０は、マザー積層体が分断された状態を示す断面図である。図１０においては、２つの軟質積層体１１ｑに相当する部分のみ図示している。図１０に示すように、複数の第２のセラミックグリーンシートは、圧着されたマザーシート群の上面の形状に倣って、内層部１１ｍに対応する位置から第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置に向けて流動変形して、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において下側に凸状に膨出している。
【００７２】
そのため、外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚは、積層体１１の長手方向Ｌにおいて、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置に、内側外層部１２ｂ21側に突出した湾曲部１２ｚｗを有する。
【００７３】
次に、マザー積層体が分断される(工程Ｓ２５)。具体的には、押し切りまたはダイシングによってマザー積層体が行列状に分断され、これにより軟質積層体１１ｑの切り出しが行なわれる。
【００７４】
次に、軟質積層体１１ｑの焼成が行なわれる(工程Ｓ２６)。具体的には、切り出された軟質積層体１１ｑが所定の温度に加熱され、これによりセラミック誘電体材料および導電体材料が焼成される。焼成温度は、セラミック誘電体材料および導電体材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。
【００７５】
次に、軟質積層体１１ｑのバレル研磨が行なわれる(工程Ｓ２７)。具体的には、焼成後の軟質積層体１１ｑが、バレルと呼ばれる小箱内にセラミック材料よりも硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、軟質積層体１１ｑの研磨が行なわれる。
【００７６】
図１１は、バレル研磨後の積層体の形状を示す断面図である。図１１に示すように、積層体１１は、外表面(特に角部および稜線部)に曲面状の丸みがもたされている。
【００７７】
次に、外部電極が形成される(工程Ｓ２８)。具体的には、積層体１１の第１端面１１３を含む部分の端部および第２端面１１４を含む部分の端部に導電性ペーストが塗布されることで金属膜が形成され、金属膜が焼成された後に当該金属膜にＮｉめっき、Ｓｎめっきが順に施されることにより、積層体１１の外表面上に１対の外部電極１４が形成される。
【００７８】
上記の一連の工程を経ることにより、図１〜５に示した構造を有する積層セラミックコンデンサ１０が製造される。
【００７９】
本実施形態に係る積層セラミックコンデンサ１０においては、積層体１１の積層方向における積層体１１の厚さの寸法Ｔ0は、第１側面１１５と第２側面１１６とを最短で結ぶ方向における積層体１１の幅の寸法Ｗ0より大きい。また、誘電体層１２と内部電極１３との積層方向は、積層体１１の厚さ方向Ｔと平行である。
【００８０】
よって、本実施形態に係る積層セラミックコンデンサ１０は、外見から内部電極１３の積層方向を容易に把握できる。従って、回路基板の実装面と内部電極１３との位置関係を一定にして積層セラミックコンデンサ１０を回路基板に容易に実装することができる。その結果、実装後の積層セラミックコンデンサ１０の特性のばらつきを低減できる。
【００８１】
本実施形態に係る積層セラミックコンデンサ１０においては、内層部１１ｍが、厚膜誘電体層１２ｆからなる第３内層部１１ｍ3を含むため、第１内層部１１ｍ1および第２内層部１１ｍ2の各々の電歪による積層体１１の歪みを抑制することができる。
【００８２】
具体的には、積層セラミックコンデンサ１０に交流電圧または交流成分が重畳された直流電圧が印加された場合、第１内層部１１ｍ1および第２内層部１１ｍ2に電歪が生ずる。交流電圧または交流成分の周期に合わせて電歪が繰り返し発生することにより、第１内層部１１ｍ1および第２内層部１１ｍ2を振動源とする振動が発生する。
【００８３】
厚膜誘電体層１２ｆにおいては電歪がほとんど生じないため、内層部１１ｍが第３内層部１１ｍ3を含むことにより積層体１１の歪みを抑制することができる。その結果、電歪により積層体１１にクラックが発生することを抑制できる。
【００８４】
本実施形態に係る積層セラミックコンデンサ１０においては、第１および第２マージン部１１ｎ1，１１ｎ2に位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、第１および第２マージン部１１ｎ1，１１ｎ2に位置する第１誘電体層１２ｘにおいて、クラック(層間剥離)が発生することを抑制することができる。
【００８５】
また、第１外層部１２ｂ1側に位置する内部電極１３が、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において湾曲していることにより、第１外層部１２ｂ1と内層部１１ｍとの境界にてクラック(層間剥離)が発生することをより抑制することができる。
【００８６】
さらに、内側外層部１２ｂ21側に位置する内部電極１３が、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置において湾曲していることにより、内層部１１ｍと第２外層部１２ｂ2との境界にてクラック(層間剥離)が発生することをより抑制することができる。
【００８７】
また、厚膜誘電体層１２ｆと隣接して厚膜誘電体層１２ｆを互いの間に挟んでいる１対の内部電極１３が、第１マージン部１１ｎ1または第２マージン部１１ｎ2にて、それぞれ厚膜誘電体層１２ｆ側とは反対側に向かって湾曲していることにより、第１内層部１１ｍ1と第３内層部１１ｍ3との境界、および、第２内層部１１ｍ2と第３内層部１１ｍ3との境界の各々にて、クラック(層間剥離)が発生することをより抑制することができる。
【００８８】
さらに、外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚが、積層体１１の幅方向Ｗにおいて、第１および第２マージン部１１ｎ1，１１ｎ2に対応する位置に、内側外層部１２ｂ21側に突出した湾曲部１２ｚｗを有することにより、外側外層部１２ｂ22が１対の湾曲部１２ｚｗによって内側外層部１２ｂ21を挟持するため、後述する外側外層部１２ｂ22の熱収縮による収縮力を内側外層部１２ｂ21に効果的に作用させることができる。その結果、焼成時の誘電体層および導電体層の熱収縮率の差によって内層部１１ｍと第２外層部１２ｂ2との境界に作用する内部応力を効果的に緩和できるため、内層部１１ｍと第２外層部１２ｂ2との境界にてクラック(層間剥離)が発生することをより抑制することができる。
【００８９】
本実施形態に係る積層セラミックコンデンサ１０においては、外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分が、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、および内側外層部１２ｂ21を構成する第１誘電体層１２ｘの各々の含有成分と比較して、Ｔｉに対するＳｉのモル比が高い。すなわち、外側外層部１２ｂ22が内側外層部１２ｂ21よりＳｉを多く含んでいる。Ｓｉの含有率の高い誘電体層の方が、焼成時の熱収縮率が大きい。そのため、焼成時の熱収縮率は、外側外層部１２ｂ22の方が内側外層部１２ｂ21より大きくなる。その結果、外側外層部１２ｂ22の熱収縮率は、内層部１１ｍの内部電極１３の熱収縮率に近くなる。
【００９０】
よって、積層セラミックコンデンサ１０においては、焼成時の誘電体層および内部電極の熱収縮率の差によって内層部１１ｍと第２外層部１２ｂ2との境界に作用する内部応力が緩和されるため、内層部１１ｍと第２外層部１２ｂ2との境界にてクラック(層間剥離)が発生することを抑制することができる。
【００９１】
外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＳｉのモル比が、内側外層部１２ｂ21を構成する第１誘電体層１２ｘの含有成分におけるＴｉに対するＳｉのモル比より、０．３ｍｏｌ％以上高いことにより、内層部１１ｍと第２外層部１２ｂ2との境界にてクラック(層間剥離)が発生することを効果的に抑制することができ、０．８ｍｏｌ％以上高いことにより、内層部１１ｍと第２外層部１２ｂ2との境界にてクラック(層間剥離)が発生することをさらに効果的に抑制することができる。
【００９２】
好ましくは、外側外層部１２ｂ22の厚さの寸法が内側外層部１２ｂ21の厚さの寸法以上である。これにより、外側外層部１２ｂ22の熱収縮による応力緩和効果を内層部１１ｍと第２外層部１２ｂ2との境界に及ぼしやすくすることができる。
【００９３】
好ましくは、外側外層部１２ｂ22の厚さの寸法ｔ22が３０μｍ以上である。これにより、外側外層部１２ｂ22の熱収縮により内側外層部１２ｂ21に作用する収縮力を必要値以上確保することができる。
【００９４】
好ましくは、内側外層部１２ｂ21の厚さの寸法ｔ21が２０μｍ以上である。これにより、外側外層部１２ｂ22が含有するＳｉが内層部１１ｍ内に拡散することを抑制できる。内層部１１ｍのＳｉ含有率が高くなりすぎると、内層部１１ｍに含まれる第１誘電体層１２ｘにて焼成時にセラミック粒子の粒成長が進みすぎ、第１誘電体層１２ｘの耐電圧性が低下する。その結果、内層部１１ｍにて短絡が発生しやすくなる。よって、内側外層部１２ｂ21の厚さの寸法ｔ21が２０μｍ以上であることにより、内層部１１ｍに含まれる第１誘電体層１２ｘの耐電圧性を維持して短絡の発生を抑制することができる。
【００９５】
内側外層部１２ｂ21の厚さの寸法ｔ21が、第１外層部１２ｂ1の厚さの寸法ｔ1以下であってもよい。内側外層部１２ｂ21が薄くても、内側外層部１２ｂ21の外側に外側外層部１２ｂ22が位置しているため、水分が内側外層部１２ｂ21を通過して内層部１１ｍに浸入することにより内層部１１ｍにて短絡が発生することを抑制できる。
【００９６】
サイドギャップ１２ｃの最大寸法が、第１外層部１２ｂ1の厚さの寸法ｔ1より大きいことが好ましい。第１外層部１２ｂ1を薄くした場合には、焼成時の誘電体層および内部電極の熱収縮率の差によって内層部１１ｍと第１外層部１２ｂ1との境界に作用する内部応力が緩和されるため、内層部１１ｍと第１外層部１２ｂ1との境界にてクラック(層間剥離)が発生することを抑制することができる。
【００９７】
一方、サイドギャップ１２ｃの最大寸法を大きくした場合には、マザーシート群の圧着時に、サイドギャップ１２ｃに位置する複数の第１誘電体層１２ｘに圧力を負荷させやすくなり、サイドギャップ１２ｃに位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、サイドギャップ１２ｃに位置する第１誘電体層１２ｘにおいて、クラック(層間剥離)が発生することを抑制することができる。
【００９８】
サイドギャップ１２ｃの平均寸法((Ｗ0−Ｗ1)／２)が、第１外層部１２ｂ1の厚さの寸法ｔ1より大きいことがより好ましい。マザー積層体の分断により互いに隣り合うように分割された２つの積層体において互いに隣接しているサイドギャップ１２ｃ同士の和の半分が、サイドギャップ１２ｃの平均寸法((Ｗ0−Ｗ1)／２)に相当する。したがって、サイドギャップ１２ｃの平均寸法((Ｗ0−Ｗ1)／２)が、第１外層部１２ｂ1の厚さの寸法ｔ1より大きい場合、マザーシート群の圧着時に、サイドギャップ１２ｃに位置する複数の第１誘電体層１２ｘに圧力を負荷させやすくなり、サイドギャップ１２ｃに位置する第１誘電体層１２ｘ同士の密着性を向上することができる。その結果、サイドギャップ１２ｃに位置する第１誘電体層１２ｘにおいて、クラック(層間剥離)が発生することを抑制することができる。すなわち、第１側面１１５側のサイドギャップ１２ｃの寸法と、第２側面１１６側のサイドギャップ１２ｃの寸法とに差があった場合にも、上記のクラック(層間剥離)の発生の抑制および内層部１１ｍにおける短絡の発生の抑制の両方の効果をより安定して得ることができる。
【００９９】
サイドギャップ１２ｃの最大寸法が、内側外層部１２ｂ21の厚さの寸法ｔ21より大きいことが好ましい。内側外層部１２ｂ21を薄くした場合には、外側外層部１２ｂ22の熱収縮による収縮力を内側外層部１２ｂ21に作用させやすくすることができるため、焼成時の誘電体層および内部電極の熱収縮率の差によって内層部１１ｍと内側外層部１２ｂ21との境界に作用する内部応力を効果的に緩和して、内層部１１ｍと第２外層部１２ｂ2との境界にてクラック(層間剥離)が発生することを抑制することができる。
【０１００】
サイドギャップ１２ｃの最大寸法または平均寸法((Ｗ0−Ｗ1)／２)が、３０μｍより大きく、かつ、９０μｍ未満であることがさらに好ましい。サイドギャップ１２ｃの最大寸法または平均寸法((Ｗ0−Ｗ1)／２)が、３０μｍより大きいことにより、内層部１１ｍと内側外層部１２ｂ21との境界にてクラック(層間剥離)が発生することを安定して抑制することができる。サイドギャップ１２ｃの最大寸法または平均寸法((Ｗ0−Ｗ1)／２)が、９０μｍ以上である場合には、積層セラミックコンデンサ１０の静電容量が小さくなりすぎるため好ましくない。すなわち、サイドギャップ１２ｃの最大寸法または平均寸法((Ｗ0−Ｗ1)／２)が、９０μｍ未満であることにより、積層セラミックコンデンサ１０の静電容量を確保することができる。
【０１０１】
上記のように、複数の第１誘電体層１２ｘおよび第２誘電体層１２ｙの各々は、ともに主成分としてチタン酸バリウムを含むため、内側外層部１２ｂ21と外側外層部１２ｂ22との界面における化学結合を密にして、内側外層部１２ｂ21と外側外層部１２ｂ22との密着性を向上することができる。その結果、内側外層部１２ｂ21と外側外層部１２ｂ22との境界にてクラック(層間剥離)が発生することを抑制することができる。
【０１０２】
上記のように、外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚは、外側外層部１２ｂ22の中央部１２ｍに比較してＳｉの含有率が高い。また、外側外層部１２ｂ22における第２主面１１２側の表層部１２ｓは、外側外層部１２ｂ22の中央部１２ｍに比較してＳｉの含有率が高い。
【０１０３】
ここで、外側外層部１２ｂ22の境界部１２ｚおよび表層部１２ｓの各々において、外側外層部１２ｂ22の中央部１２ｍよりＳｉの含有率を高くする方法について説明する。積層セラミックコンデンサ１０の焼成時に、セラミック粒子の粒界からＳｉが偏析する温度および気体雰囲気にすることで、Ｓｉ含有率が高い外側外層部１２ｂ22においては、セラミック粒子の粒成長が進み、粗大化したセラミック粒子の粒界からＳｉが偏析する。偏析したＳｉは、セラミック粒子の粒界に沿って移動して外側外層部１２ｂ22の境界部１２ｚおよび表層部１２ｓの各々に集まる。その結果、外側外層部１２ｂ22の境界部１２ｚおよび表層部１２ｓの各々において、外側外層部１２ｂ22の中央部１２ｍよりＳｉの含有率が高くなる。
【０１０４】
外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚが、外側外層部１２ｂ22の中央部１２ｍに比較してＳｉの含有率が高いことにより、外側外層部１２ｂ22と内側外層部１２ｂ21との密着力を向上することができる。その理由は、上記のようにセラミック粒子の粒界に沿って移動したＳｉが、外側外層部１２ｂ22と内側外層部１２ｂ21との界面に多数存在する微小な隙間を埋めて、外側外層部１２ｂ22と内側外層部１２ｂ21とを結合させるためと考えられる。したがって、内側外層部１２ｂ21の形成と外側外層部１２ｂ22の形成とを別々に行なうことにより、内側外層部１２ｂ21と外側外層部１２ｂ22との界面に微小な隙間を生じさせることで、偏析したＳｉの境界部１２ｚでの濃縮を促すことができ、逆に、外側外層部１２ｂ22と内側外層部１２ｂ21との密着力の向上を図ることができると考えられる。この現象は、境界部１２ｚに偏析したＭｇおよびＡｌにおいても同様に生じる。なお、境界部１２ｚに偏析する元素は、内側外層部１２ｂ21のセラミック粒子から偏析した元素であってもよい。
【０１０５】
外側外層部１２ｂ22における第２主面１１２側の表層部１２ｓが、外側外層部１２ｂ22の中央部１２ｍに比較してＳｉの含有量が多いことにより、外部電極１４の形成時に積層体１１の機械的強度が低下することを抑制できる。その理由は、外部電極１４の形成時に、外部電極１４に含まれるガラス成分が積層体１１のセラミック誘電体材料と反応した場合、積層体１１の機械的強度が低下する。この場合、積層セラミックコンデンサ１０を実装時または実装後に外力を受けた際に、積層体１１の中央側における外部電極１４との接触部の端部を起点として、積層体１１にクラックが発生しやすくなる。外側外層部１２ｂ22のＳｉ含有量が多い場合、外部電極１４に含まれるガラス成分と積層体１１のセラミック誘電体材料とが反応することを抑制できる。その結果、外部電極１４の形成時に積層体１１の機械的強度が低下することを抑制できる。
【０１０６】
複数の誘電体層１２の各々において、主成分である上記のＡＢＯ3で表されるペロブスカイト型化合物に希土類化合物が添加されている場合、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、および内側外層部１２ｂ21を構成する第１誘電体層１２ｘの各々の含有成分は、外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分と比較して、Ｔｉに対する希土類元素のモル比が高いことが好ましい。すなわち、内層部１１ｍおよび内側外層部１２ｂ21が、外側外層部１２ｂ22より希土類元素を多く含んでいることが好ましい。
【０１０７】
希土類元素としては、Ｄｙ、Ｇｄ、ＹまたはＬａなどが、積層セラミックコンデンサ１０の機能を高めるために添加される。具体的には、希土類元素を添加することにより、積層セラミックコンデンサ１０において、容量温度特性の安定化、および、絶縁抵抗の高温負荷寿命の長期化を図ることができる。
【０１０８】
しかし、希土類元素は、セラミック粒子の粒界または偏析層に濃縮しやすい傾向を有し、水溶性フラックスに溶出しやすい特性を有する。そのため、積層セラミックコンデンサ１０の実装時に半田付けに用いられる水溶性フラックスに含まれるアジピン酸などの有機酸に、希土類元素を含むセラミック成分が溶出することがある。この場合、セラミック成分が溶出して脆化した積層体の外層部にクラックが発生することがある。
【０１０９】
そのため、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、および内側外層部１２ｂ21を構成する第１誘電体層１２ｘの各々の含有成分におけるＴｉに対する希土類元素のモル比は、０．３ｍｏｌ％以上、外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対する希土類元素のモル比は、０．３ｍｏｌ％未満であることが好ましい。
【０１１０】
内層部１１ｍに含まれる第１誘電体層１２ｘの含有成分におけるＴｉに対する希土類元素のモル比が０．３ｍｏｌ％以上であることにより、積層セラミックコンデンサ１０において、容量温度特性の安定化、および、絶縁抵抗の高温負荷寿命の長期化を図ることができる。
【０１１１】
外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対する希土類元素のモル比が０．３ｍｏｌ％未満であることにより、外側外層部１２ｂ22からセラミック成分が溶出して外側外層部１２ｂ22が脆化することによって外側外層部１２ｂ22にクラックが発生することを抑制できる。これらの特徴およびその効果は、希土類元素としてのＤｙの含有率を種々変えて行なった実験により確認できており、Ｄｙの代わりにＧｄ、ＹまたはＬａを用いた場合の効果も同様に確認できている。
【０１１２】
複数の誘電体層１２の各々において、主成分である上記のＡＢＯ3で表されるペロブスカイト型化合物にＭｎ化合物が添加されている場合、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、第１外層部１２ｂ1を構成する第１誘電体層１２ｘ、および、内側外層部１２ｂ21を構成する第１誘電体層１２ｘの各々の含有成分は、外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分と比較して、Ｔｉに対するＭｎのモル比が高いことが好ましい。すなわち、内層部１１ｍおよび内側外層部１２ｂ21が、外側外層部１２ｂ22よりＭｎを多く含んでいることが好ましい。
【０１１３】
Ｍｎの含有率の少ない誘電体層の方が、色彩が明るくなる。そのため、内層部１１ｍ、第１外層部１２ｂ1および内側外層部１２ｂ21の各々が、外側外層部１２ｂ22よりＭｎを多く含んでいることにより、外側外層部１２ｂ22の色彩が、内層部１１ｍ、第１外層部１２ｂ1および内側外層部１２ｂ21の各々の色彩に比較して明るくなる。これにより、積層セラミックコンデンサ１０の第１主面１１１と第２主面１１２とを視覚的に容易に判別することが可能となる。
【０１１４】
よって、撮像カメラなどによって積層セラミックコンデンサ１０を観察することにより、積層セラミックコンデンサ１０における第１主面１１１と第２主面１１２との互いの向きを識別することができるため、積層セラミックコンデンサ１０の実装時に、第２主面１１２が実装面となるように、積層セラミックコンデンサ１０の向きを自動的に揃えることが可能となる。
【０１１５】
たとえば、内層部１１ｍに含まれる一部の第１誘電体層１２ｘ、第１外層部１２ｂ1を構成する第１誘電体層１２ｘ、および内側外層部１２ｂ21を構成する第１誘電体層１２ｘの各々の含有成分におけるＴｉに対するＭｎのモル比は、０．０８ｍｏｌ％以上、外側外層部１２ｂ22を構成する第２誘電体層１２ｙの含有成分におけるＴｉに対するＭｎのモル比は、０．０８ｍｏｌ％未満であることが好ましい。これらの特徴およびその効果は、Ｍｎの含有率を種々変えて行なった実験により確認できている。さらに、外側外層部１２ｂ22を構成する第２誘電体層１２ｙに、チタン酸バリウムよりヤング率の高い材料を含有させることにより、積層セラミックコンデンサ１０の曲げ強度を向上することができる。
【０１１６】
以下、本実施形態に係る積層セラミックコンデンサ１０の実施例および比較例を製造し、それらの特性値を比較した実験例について説明する。
【０１１７】
(実験例)
本実験例においては、実施例１〜１０および比較例１〜４に係る積層セラミックコンデンサについて実験を行なった。表１は、実施例１〜１０および比較例１〜４に係る積層セラミックコンデンサにおける各寸法を示す表である。
【０１１８】
【表１】
2016082033.tif 000003
【０１１９】
まず、実施例１に係るセラミックコンデンサの製造方法について説明し、実施例２〜１０および比較例１〜４に係る積層セラミックコンデンサについては、実施例１に係るセラミックコンデンサとの相違点についてのみ後述する。
【０１２０】
(実施例１)
まず、ＢａＣＯ3粉末とＴｉＯ2粉末とを、Ｔｉに対するＢａの組成比が１．００１になるよう秤量し、ＺｒＯ2製のボールを使ったボールミルを用いて湿式混合し、得られた混合物を乾燥させた後、解砕した。解砕して得られた粉末を、１０００℃の温度で加熱し、平均粒子径が０．１６μｍのＢａＴｉＯ3粉末を作製した。
【０１２１】
このＢａＴｉＯ3粉末１００モル部に対し、１．０モル部のＤｙ、１．２モル部のＭｇ、０．１モル部のＭｎ、０．５モル部のＡｌ、および、０．４モル部のＢａをそれぞれ金属セッケン溶液として添加し、さらに１．５モル部のＳｉをアルコキシドとして添加し、分散媒をトルエンおよびエチルアルコールの混合系として、ＺｒＯ2製のボールを使ったボールミルを用いて湿式混合した。
【０１２２】
得られた混合物から分散媒を除去した後、４００℃の温度で加熱して有機分を除去し、整粒することにより、基材成分の原料粉末を作製した。この基材成分の原料粉末に、ポリブチラール系のバインダー樹脂および可塑剤を添加し、分散媒をトルエンおよびエチルアルコールの混合系として、ＺｒＯ2製のボールを使ったボールミルを用いて湿式混合することにより、第１のセラミックスラリーを調製した。
【０１２３】
第１のセラミックスラリーをグラビアコーターを用いてシート成形し、厚さの寸法が１．３μｍのセラミックグリーンシートを作製した。作製した複数のセラミックグリーンシートのうちの一部において、セラミックグリーンシート上に、スクリーン印刷法などにより内部電極形成用の導電ペーストを所定のパターンとなるように塗布した。導電ペーストは、金属粉末としてのＮｉ粉末を含んでいる。
【０１２４】
このようにして、内部電極１３となる導電パターンが形成されたセラミックグリーンシートと、導電パターンが形成されていないセラミックグリーンシートとを用意した。
【０１２５】
導電パターンが形成されたセラミックグリーンシートを、導電パターンが偏って位置する側が互い違いになるように交互に２３４枚積層した。その上に、厚膜誘電体層１２ｆを構成する、導電パターンが形成されていないセラミックグリーンシートを１９枚積層した。さらにその上に、厚膜誘電体層１２ｆが、１対の外部電極１４のうちのいずれか一方の同じ外部電極１４に接続された１対の内部電極１３に隣接して挟まれるようになるように、導電パターンが形成されたセラミックグリーンシートを、導電パターンが偏って位置する側が互い違いになるように交互に２３４枚積層した。これにより内層部１１ｍを構成するセラミックグリーンシート群が積層された。
【０１２６】
次に、内層部１１ｍを構成するセラミックグリーンシート群の積層方向の一方側に、導電パターンが形成されていないセラミックグリーンシートを積層厚さが４９μｍとなるように積層し、他方側に、導電パターンが形成されていないセラミックグリーンシートを積層厚さが２５６μｍとなるように積層することにより、マザー積層体を作製した。
【０１２７】
積層体１１の長さの寸法が１．６８ｍｍ、積層体１１の幅の寸法が０．９５ｍｍとなるように、マザー積層体をカットして分割することにより、複数の直方体状の軟質積層体を作製した。
【０１２８】
軟質積層体を、Ｎ2の気流中において２７０℃の温度で加熱してバインダー樹脂を燃焼させた後、Ｎ2、Ｈ2およびＨ2Ｏを含む気流中において、８００℃から最高温度である１２２０℃に達するまで３０℃／分の昇温速度となるように加熱し、１２２０℃で６０分間保持することにより焼成した。
【０１２９】
軟質積層体をバレル研磨して得られた積層体１１の長手方向Ｌの両端面に内部電極を露出させた。積層体１１の長さの寸法は１．６８ｍｍ、積層体１１の幅の寸法は０．９５ｍｍ、積層体１１の厚さの寸法は、１．１２ｍｍであった。積層体１１の長手方向Ｌの両端面に銅を主成分とする導電性ペーストを塗布した後、窒素雰囲気中において８００℃の温度で加熱することにより、積層体１１の長手方向Ｌの両端面にＣｕからなる焼結金属層を焼き付けた。
【０１３０】
その後、バレルめっき法により焼結金属層上に、Ｎｉめっき層を形成した。さらに、バレルめっき法によりＮｉめっき層上に、Ｓｎめっき層を形成した。これにより、積層体１１の長手方向Ｌの両端面に外部電極１４を形成した。
【０１３１】
上記の工程により、表１に示すように、複数の薄膜誘電体層１２ｅの各々の厚さの寸法ｔ4が１．１μｍ、厚膜誘電体層１２ｆの厚さの寸法ｔ3が２２μｍである、実施例１に係る積層セラミックコンデンサ１０を作製した。
【０１３２】
(実施例２)
実施例２に係る積層セラミックコンデンサは、第１外層部１２ｂ1の厚さの寸法ｔ1、および、第２外層部１２ｂ2の厚さの寸法ｔ2の各々がともに０．１２５ｍｍである点のみ、実施例１に係る積層セラミックコンデンサ１０と異なる。
【０１３３】
(実施例３)
実施例３に係る積層セラミックコンデンサは、厚膜誘電体層１２ｆを２つ有する点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。実施例３に係る積層セラミックコンデンサにおいては、厚膜誘電体層１２ｆが１つ増えた分に対応して、内部電極１３の数が減るとともに、内層部１１ｍ内において、積層体１１の積層方向における内部電極１３の配置が略３等分されている。
【０１３４】
(実施例４)
実施例４に係る積層セラミックコンデンサは、厚膜誘電体層１２ｆの厚さの寸法ｔ3が１５．４μｍである点、および、厚膜誘電体層１２ｆを２つ有する点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。実施例４に係る積層セラミックコンデンサにおいては、厚膜誘電体層１２ｆが１つ増えた分から厚膜誘電体層１２ｆの厚さの寸法ｔ3が小さくなった分を差し引いた分に対応して、内部電極１３の数が減るとともに、内層部１１ｍ内において、積層体１１の積層方向における内部電極１３の配置が略３等分されている。
【０１３５】
(実施例５)
実施例５に係る積層セラミックコンデンサは、第１外層部１２ｂ1の厚さの寸法ｔ1、および、第２外層部１２ｂ2の厚さの寸法ｔ2の各々がともに０．１２５ｍｍである点、厚膜誘電体層１２ｆの厚さの寸法ｔ3が１５．４μｍである点、ならびに、厚膜誘電体層１２ｆを２つ有する点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。実施例５に係る積層セラミックコンデンサにおいては、厚膜誘電体層１２ｆが１つ増えた分から厚膜誘電体層１２ｆの厚さの寸法ｔ3が小さくなった分を差し引いた分に対応して、内部電極１３の数が減るとともに、内層部１１ｍ内において、積層体１１の積層方向における内部電極１３の配置が略３等分されている。
【０１３６】
(実施例６)
実施例６に係る積層セラミックコンデンサは、厚膜誘電体層１２ｆが、互いに異なる外部電極１４に接続された１対の内部電極１３に隣接して挟まれている点のみ、実施例１に係る積層セラミックコンデンサ１０と異なる。
【０１３７】
(実施例７)
実施例７に係る積層セラミックコンデンサは、厚膜誘電体層１２ｆの厚さの寸法ｔ3が２．２μｍである点、および、厚膜誘電体層１２ｆを５つ有する点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。実施例７に係る積層セラミックコンデンサにおいては、全ての厚膜誘電体層１２ｆが占める厚さが小さくなった分に対応して、内部電極１３の数が増えるとともに、内層部１１ｍ内において、積層体１１の積層方向における内部電極１３の配置が略６等分されている。
【０１３８】
(実施例８)
実施例８に係る積層セラミックコンデンサは、複数の薄膜誘電体層１２ｅの各々の厚さの寸法ｔ4が０．８μｍである点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。実施例８に係る積層セラミックコンデンサにおいては、全ての薄膜誘電体層１２ｅが占める厚さが小さくなった分に対応して、内部電極１３の数が増えている。
【０１３９】
(実施例９)
実施例９に係る積層セラミックコンデンサは、第２外層部１２ｂ2が、下記の第２のセラミックスラリーから形成されたセラミックグリーンシートで構成される外側外層部１２ｂ22を含む点のみ、実施例１に係る積層セラミックコンデンサ１０と異なる。外側外層部１２ｂ22の厚さの寸法ｔ22は、０．０７ｍｍとした。
【０１４０】
(実施例１０)
実施例１０に係る積層セラミックコンデンサは、第１外層部１２ｂ1の厚さの寸法ｔ1が０．２１ｍｍ、および、第２外層部１２ｂ2の厚さの寸法ｔ2が０．０４ｍｍである点、ならびに、第２外層部１２ｂ2が、下記の第２のセラミックスラリーから形成されたセラミックグリーンシートで構成される外側外層部１２ｂ22を含む点のみ、実施例１に係る積層セラミックコンデンサ１０と異なる。外側外層部１２ｂ22の厚さの寸法ｔ22は、０．０２５ｍｍとした。
【０１４１】
(第２のセラミックスラリーの調整)
まず、ＢａＣＯ3粉末とＴｉＯ2粉末とを、Ｔｉに対するＢａの組成比が１．００１になるよう秤量し、ＺｒＯ2製のボールを使ったボールミルを用いて湿式混合し、得られた混合物を乾燥させた後、解砕した。解砕して得られた粉末を、１０００℃の温度で加熱し、平均粒子径が０．１６μｍのＢａＴｉＯ3粉末を作製した。
【０１４２】
このＢａＴｉＯ3粉末１００モル部に対し、０．８モル部のＭｇＣＯ3、０．４モル部のＢａＣＯ3、および、１．８モル部のＳｉＯ2を添加し、分散媒を純水として、ＺｒＯ2製のボールを使ったボールミルを用いて湿式混合した。
【０１４３】
得られた混合物から分散媒を除去した後、整粒することにより、基材成分の原料粉末を作製した。この基材成分の原料粉末に、ポリブチラール系のバインダー樹脂および可塑剤を添加し、分散媒をトルエンおよびエチルアルコールの混合系として、ＺｒＯ2製のボールを使ったボールミルを用いて湿式混合することにより、第２のセラミックスラリーを調製した。
【０１４４】
(比較例１)
比較例１に係る積層セラミックコンデンサは、積層体１１の厚さの寸法が０．９５ｍｍである点、および、厚膜誘電体層１２ｆが設けられていない点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。比較例１に係る積層セラミックコンデンサにおいては、積層体１１の厚さの寸法が小さくなった分だけ、第２外層部１２ｂ2の厚さの寸法ｔ2が小さくなるとともに、厚膜誘電体層１２ｆが無くなった分に対応して、内部電極１３の数が増えている。
【０１４５】
(比較例２)
比較例２に係る積層セラミックコンデンサは、積層体１１の厚さの寸法が０．９５ｍｍである点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。比較例２に係る積層セラミックコンデンサにおいては、積層体１１の厚さの寸法が小さくなった分だけ、第２外層部１２ｂ2の厚さの寸法ｔ2が小さくなっている。
【０１４６】
(比較例３)
比較例３に係る積層セラミックコンデンサは、厚膜誘電体層１２ｆが設けられていない点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。比較例３に係る積層セラミックコンデンサにおいては、厚膜誘電体層１２ｆが無くなった分に対応して、内部電極１３の数が増えている。
【０１４７】
(比較例４)
比較例４に係る積層セラミックコンデンサは、厚膜誘電体層１２ｆの代わりに薄膜誘電体層１２ｅより薄い超薄膜誘電体層が設けられている点が主に、実施例１に係る積層セラミックコンデンサ１０と異なる。超薄膜誘電体層の厚さの寸法は、０．８μｍとした。
【０１４８】
(評価条件)
上記のように作製した実施例１〜１０および比較例１〜４に係る積層セラミックコンデンサについて、電歪によるクラックの発生、および、曲げ強度について評価した。
【０１４９】
電歪によるクラックの発生の評価においては、実施例１〜１０および比較例１〜４に係る積層セラミックコンデンサの各々に、室温にて、パルス状でそのピークが８０Ｖになる電圧を、極性を反転させながら印加する試験を行なった。
【０１５０】
電歪によるクラックの発生の評価においては、１４種類の積層セラミックコンデンサをそれぞれ２０個作製し、２０個中１つでもクラックの発生が認められた積層セラミックコンデンサがあった場合にはｂａｄ、２０個全ての積層セラミックコンデンサにおいてクラックの発生が認められなかった場合にはｇｏｏｄと評価した。クラックの発生の有無は、積層体の中心を通るＬＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察することにより確認した。
【０１５１】
曲げ強度の評価においては、積層セラミックコンデンサの長手方向Ｌの中央部で、ＪＩＳ規格（ＪＩＳ  Ｒ  １６０１）に準じた曲げ試験を行なった。
【０１５２】
積層体１１の厚さの寸法が１．１２ｍｍで、積層体１１の幅の寸法が０．９５ｍｍである、実施例１〜１０および比較例３，４の各々の積層セラミックコンデンサにおいては、外観から内部電極１３の積層方向を容易に把握できるため、試験基板と内部電極１３の積層方向とが垂直になるように、試験基板上に積層セラミックコンデンサを配置した。
【０１５３】
第２外層部１２ｂ2が外側外層部１２ｂ22を含む実施例９，１０の各々の積層セラミックコンデンサにおいては、外側外層部１２ｂ22が白っぽい色で、他の部分が薄茶色であるため、外観から容易に第２主面１１２を把握することができる。これを利用して、実施例９の積層セラミックコンデンサにおいては、試験基板と第２主面１１２とが対向するように、試験基板上に積層セラミックコンデンサを配置した。実施例１０の積層セラミックコンデンサにおいては、試験基板と第１主面１１１とが対向するように、試験基板上に積層セラミックコンデンサを配置した。
【０１５４】
比較例１，２の各々の積層セラミックコンデンサにおいては、積層体１１の厚さの寸法と幅の寸法とが同一であるため、外観から内部電極１３の積層方向を把握できない。そのため、試験基板と内部電極１３の積層方向との関係を一定にすることなく、試験基板上に積層セラミックコンデンサを配置した。
【０１５５】
曲げ強度の評価においては、１４種類の積層セラミックコンデンサをそれぞれ２０個作製し、２０個の積層セラミックコンデンサの曲げ強度の平均値が、２５Ｎ／ｍｍ2未満である場合にはｂａｄ、２５Ｎ／ｍｍ2以上である場合にはｇｏｏｄと評価した。
【０１５６】
(評価結果)
表２は、実施例１〜１０および比較例１〜４に係る積層セラミックコンデンサにおける特性値および評価結果を示す表である。
【０１５７】
【表２】
2016082033.tif 000004
【０１５８】
表２に示すように、厚膜誘電体層１２ｆが設けられた実施例１〜１０および比較例２の積層セラミックコンデンサにおいては、電歪によるクラックの発生は認められなかった。一方、厚膜誘電体層１２ｆが設けられていない比較例１，３，４の積層セラミックコンデンサにおいては、電歪によるクラックの発生が認められた。このことから、厚膜誘電体層１２ｆが電歪によるクラックの発生を抑制する機能を有することが確認できた。
【０１５９】
試験基板と内部電極１３の積層方向とが垂直になるように、試験基板上に積層セラミックコンデンサを配置した、実施例１〜１０および比較例３，４の積層セラミックコンデンサにおいては、曲げ強度の平均値が２５Ｎ／ｍｍ2以上であった。一方、試験基板と内部電極１３の積層方向との関係を一定にすることなく、試験基板上に積層セラミックコンデンサを配置した、比較例１，２の積層セラミックコンデンサにおいては、曲げ強度の平均値が２５Ｎ／ｍｍ2未満であった。このことから、試験基板と内部電極１３の積層方向とが垂直になるように、試験基板上に積層セラミックコンデンサを配置することにより、積層セラミックコンデンサの曲げ強度のバラツキを低減できることが確認できた。よって、外観から内部電極１３の積層方向を把握できることが重要であることが確認できた。
【０１６０】
さらに、第２外層部１２ｂ2が外側外層部１２ｂ22を含む実施例９，１０の積層セラミックコンデンサにおいては、２０個の積層セラミックコンデンサのうちの８０％以上の積層セラミックコンデンサの曲げ強度が、３０Ｎ／ｍｍ2以上であった。
【０１６１】
実施例９，１０の各々の積層セラミックコンデンサにおいて、積層体１１の中心を通るＬＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察した結果、外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚ(厚さが約５μｍの範囲)に、球状または棒状で、最大長さが０．５μｍ以上２．０μｍ以下の偏析物が確認された。この偏析物の成分を検出下限濃度が約０．１ｗｔ％であるフィールドエミッション型電子プローブマイクロアナライザで調べたところ、主としてＳｉ、ＭｇおよびＡｌであることが分かった。
【０１６２】
このことから、外側外層部１２ｂ22を設けることにより、外側外層部１２ｂ22における内側外層部１２ｂ21との境界部１２ｚに偏析物が濃縮され、外側外層部１２ｂ22と内側外層部１２ｂ21との密着力が向上して、積層セラミックコンデンサの曲げ強度が増加したと考えられる。
【０１６３】
以下、積層セラミックコンデンサの誘電体層および内部電極の厚さの測定方法について説明する。図１２は、積層セラミックコンデンサの断面を走査型電子顕微鏡で観察した拡大像の一例を示す図である。図１２においては、積層セラミックコンデンサにて埋め込み樹脂９と接している第２主面１１２側の一部を図示している。
【０１６４】
積層セラミックコンデンサの誘電体層および内部電極の厚さを測定する際には、まず、図１２に示すように、積層セラミックコンデンサの断面を走査型電子顕微鏡で観察した拡大像において、積層体の積層方向に延びてかつ積層体の中心を通る直線Ｌｃを引く。次に、直線Ｌｃと平行な複数の直線を等間隔(ピッチＳ)に引く。ピッチＳは、測定しようとする誘電体層または内部電極の厚さの５倍〜１０倍程度で決めればよく、たとえば、厚さが１μｍの誘電体層を測る場合には、ピッチＳ＝５μｍとする。また、直線Ｌｃの両側に同じ本数の直線を引く。すなわち、直線Ｌｃを合わせて奇数本の直線を引く。図１２においては、直線Ｌａ〜直線Ｌｅまでの５本の直線を図示している。
【０１６５】
次に、直線Ｌａ〜直線Ｌｅの各直線上において、誘電体層および内部電極の厚さを測定する。ただし、直線Ｌａ〜直線Ｌｅの各直線上において、内部電極が欠損して、この内部電極を挟む誘電体層同士が繋がっている場合、または、測定位置の拡大像が不明瞭である場合は、さらに直線Ｌｃから離れた直線上において、厚さまたは距離を測定する。
【０１６６】
たとえば、誘電体層１２の厚さを測定する際には、図１２に示すように、直線Ｌａ上の厚さＤ1、直線Ｌｂ上の厚さＤ2、直線Ｌｃ上の厚さＤ3、直線Ｌｄ上の厚さＤ4、および、直線Ｌｅ上の厚さＤ5を測定し、これらの平均値を誘電体層１２の厚さとする。
【０１６７】
たとえば、内層部１１ｍの複数の誘電体層１２の平均厚さを算出する際には、内層部１１ｍの厚さ方向Ｔの略中央に位置する誘電体層１２とその両側にそれぞれ位置する２層ずつの誘電体層１２とを合わせた５層の誘電体層１２の各々について上記の方法により厚さを測定し、その平均値を内層部１１ｍの複数の誘電体層１２の平均厚さとする。
【０１６８】
なお、誘電体層１２の積層数が５層未満である場合には、全ての誘電体層１２について上記の方法により厚さを測定し、その平均値を複数の誘電体層１２の平均厚さとする。
【０１６９】
サイドギャップ１２ｃの長さの寸法の測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、最も長いサイドギャップ１２ｃの長さを測定する。
【０１７０】
内層部１１ｍの幅の寸法Ｗ1の測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、最も第１主面１１１側に位置する内部電極１３、最も第２主面１１２側に位置する内部電極１３、および、内層部１１ｍの積層方向の中央の最も近くに位置する内部電極１３の各々の幅の寸法を測定し、３つの測定値の平均値を算出して求める。
【０１７１】
内層部１１ｍの厚さの寸法Ｔ1の測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、積層体１１の中心を通り、かつ、最も第１主面１１１側に位置する内部電極１３と最も第２主面１１２側に位置する内部電極１３とを最短距離で結ぶ、線分の長さを測定して求める。
【０１７２】
第１外層部１２ｂ1または第２外層部１２ｂ2の厚さの測定方法としては、積層体１１の中心を通るＷＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察し、積層体１１の幅方向Ｗの中央において第１外層部１２ｂ1または第２外層部１２ｂ2の厚さを測定する。
【０１７３】
第１誘電体層１２ｘまたは第２誘電体層１２ｙの含有成分の組成分析は、ＩＣＰ(Inductively coupled plasma)発光分光分析または波長分散型Ｘ線分析装置(ＷＤＸ)により行なうことができる。ＩＣＰ発光分光分析により元素分析する場合は、分析試料を粉末状にした後、酸によって溶解し、溶解液をＩＣＰ発光分光分析することにより組成を特定する。ＷＤＸにより元素分析する場合は、樹脂埋めした積層体を研磨することによってＷＴ断面を露出させ、走査型電子顕微鏡(ＳＥＭ)に付設されたＷＤＸを用いて組成を特定する。
【０１７４】
外側外層部においてＳｉの含有率が高い内側外層部との境界部は、樹脂埋めした積層体を研磨することによってＷＴ断面を露出させ、走査型電子顕微鏡(ＳＥＭ)によって露出断面の反射電子像を撮像して観察することにより確認できる。または、走査型電子顕微鏡(ＳＥＭ)に付設された波長分散型Ｘ線分析装置(ＷＤＸ)を用いて露出断面の元素マッピングを作成し、Ｓｉの含有率が高い部分を特定することにより境界部を確認できる。
【０１７５】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１７６】
９  埋め込み樹脂、１０  積層セラミックコンデンサ、１１  積層体、１１ｍ1  第１内層部、１１ｍ2  第２内層部、１１ｍ3  第３内層部、１１ｍ  内層部、１１ｎ1  第１マージン部、１１ｎ2  第２マージン部、１１ｐ  一部積層体、１１ｑ  軟質積層体、１２  誘電体層、１２ｂ1  第１外層部、１２ｂ2  第２外層部、１２ｂ22  外側外層部、１２ｂ21  内側外層部、１２ｃ  サイドギャップ、１２ｅ  薄膜誘電体層、１２ｆ  厚膜誘電体層、１２ｍ  中央部、１２ｓ  表層部、１２ｘ  第１誘電体層、１２ｘｒ  セラミック基材、１２ｙ  第２誘電体層、１２ｚ  境界部、１２ｚｗ  湾曲部、１３  内部電極、１３ｒ  導電パターン、１４  外部電極、９０  ベース、９１  平板金型、９３  ラバー、１１１  第１主面、１１２  第２主面、１１３  第１端面、１１４  第２端面、１１５  第１側面、１１６  第２側面、１２０ａ，１３０ａ，１３０ｂ  単位シート、Ｌ  長手方向、Ｔ  厚さ方向、Ｗ  幅方向。
【図１】
2016082033.tif 000005
【図２】
2016082033.tif 000006
【図３】
2016082033.tif 000007
【図４】
2016082033.tif 000008
【図５】
2016082033.tif 000009
【図６】
2016082033.tif 000010
【図７】
2016082033.tif 000011
【図８】
2016082033.tif 000012
【図９】
2016082033.tif 000013
【図１０】
2016082033.tif 000014
【図１１】
2016082033.tif 000015
【図１２】
2016082033.tif 000016