(57)【要約】      （修正有）【課題】温度依存性の影響が低減され、かつ、高精度にＡＤ変換することができるＡ／Ｄ変換器を提供する。【解決手段】第１の電圧範囲のアナログ信号を検出する第１の比較器Ｃ１１と、第１の電圧範囲よりも低い第２の電圧範囲のアナログ信号を検出する第２の比較器Ｃ１２と、第１の比較器及び第２の比較器から出力される比較信号のいずれか一方を選択的に出力する選択手段１３と、選択手段から出力される比較信号に基づきデジタル信号を出力するデジタル信号出力部ＳＡＲ−ｌｏｇｉｃと、第１の比較器及び第２の比較器のオフセットを低減するための補正電圧信号を生成し第１の比較器及び第２の比較器に出力するオフセット補正手段１１，１２と、を備える。【選択図】図１
2016082312.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧範囲のアナログ信号を検出する第１の比較器と、
前記第１の電圧範囲よりも低い第２の電圧範囲のアナログ信号を検出する第２の比較器と、
前記第１の比較器及び前記第２の比較器から出力される比較信号のいずれか一方を選択的に出力する選択手段と、
前記選択手段から出力される比較信号に基づきデジタル信号を出力するデジタル信号出力部と、
前記第１の比較器及び前記第２の比較器のオフセットを低減するための補正電圧信号を生成し前記第１の比較器及び前記第２の比較器に出力するオフセット補正手段と、を備えることを特徴とするＡ／Ｄ変換器。
【請求項２】
前記選択手段は、前記アナログ信号の電圧レベルに応じて前記第１の比較器及び前記第２の比較器から出力される比較信号のいずれか一方を選択的に出力することを特徴とする請求項１に記載されるＡ／Ｄ変換器。
【請求項３】
前記第１の比較器及び前記第２の比較器の正相及び逆相入力端子に接続可能な基準電圧源を備えることを特徴とする請求項１または２に記載されるＡ／Ｄ変換器。
【請求項４】
前記基準電圧源は、前記第１の電圧範囲に含まれる第１の基準電圧と前記第２の電圧範囲に含まれる第２の基準電圧とを出力することを特徴とする請求項３に記載されるＡ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較器を備えるＡ／Ｄ変換器に関し、特に、高精度にＡＤ変換することができるＡ／Ｄ変換器に関する。
【背景技術】
【０００２】
アナログ信号をデジタル信号に変換するアナログ−デジタル変換回路（以下、Ａ／Ｄ変換器と記載する）の一例として、特許文献１が知られる。特許文献１に開示されるＳＡＲ（逐次比較型）Ａ／Ｄ変換器は、デジタル−アナログ変換器（以下、Ｄ／Ａ変換器と記載する）と比較器とＳＡＲロジック回路とで構成される。また、入力電圧範囲の広い比較器として、特許文献２が知られる。
【０００３】
図６は、特許文献１のＡ／Ｄ変換器に特許文献２の比較器を組み合わせた、従来のＡ／Ｄ変換器の構成を示す回路図である。従来のＡ／Ｄ変換器５００において、アナログ信号は比較器Ｃ５１，Ｃ５２の正相入力端子に印加され、Ｄ／Ａ変換器ＤＡＣの出力電圧Ｖｄａｃは比較器Ｃ５１，Ｃ５２の逆相入力端子に印加される。比較器Ｃ５１，Ｃ５２は、アナログ信号とＤ／Ａ変換器ＤＡＣの出力電圧Ｖｄａｃとを比較することによってアナログ信号をデジタル信号に変換する。
【０００４】
Ｄ／Ａ変換器ＤＡＣや比較器Ｃ５１，Ｃ５２には、マイナス電源ＶＳＳ及びプラス電源ＶＤＤが印加されている。Ｄ／Ａ変換器ＤＡＣの出力電圧Ｖｄａｃは、比較器Ｃ５１，Ｃ５２に入力され、マイナス電源電圧ＶＳＳから電圧ＶＤＤ−ＶＳＳ−ＶＬＳＢまで変化する可能性がある。ここで電圧ＶＬＳＢは、Ｄ／Ａ変換器ＤＡＣのビット数で決まる最小の電圧である。
【０００５】
一般的に、一つの比較器で電圧ＶＳＳから電圧ＶＤＤ−ＶＳＳまでのアナログ信号を精度よく比較することは困難であるため、図６に示すように、従来のＡ／Ｄ変換器５００は、電圧ＶＤＤ−ＶＳＳに近いアナログ信号を検出するための第１の比較器Ｃ５１と、電圧ＶＳＳに近いアナログ信号を検出するための第２の比較器Ｃ５２と、アナログ信号の大きさを判定するインバータＩ５１，Ｉ５２と、を備える。インバータＩ５１，Ｉ５２は、アナログ信号の電圧状態を判定し、第１及び第２のスイッチＳ５１，Ｓ５２を開閉して、使用しない比較器の電源をＯＦＦにする。
【先行技術文献】
【非特許文献】
【０００６】
【特許文献１】特開２０１０−４５５７９号公報
【特許文献２】特開昭５３−１４９７４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、第１及び第２の比較器Ｃ５１，Ｃ５２のオフセットはランダムに発生するため、第１及び第２の比較器Ｃ５１，Ｃ５２のオフセット電圧が異なる。その結果、アナログ信号が小さい場合と大きい場合とでは、Ａ／Ｄ変換５００におけるオフセットが異なるという問題が生じる。
【０００８】
また、トリミングによって第１及び第２の比較器Ｃ５１，Ｃ５２のオフセット電圧を小さくする方法も考えられるが、トリミングするときの温度やトリミングするときのアナログ入力電圧を固定しなければならない。その場合には、トリミングした温度及びアナログ入力電圧の条件ではオフセットが小さくなるものの、オフセット電圧の温度依存性やアナログ入力電圧依存性が第１及び第２の比較器Ｃ５１，Ｃ５２で発生するため、広範囲な温度条件やアナログ信号電圧条件において精度よくＡ／Ｄ変換することが困難となる。
【０００９】
本発明は、温度依存性の影響が低減され、かつ、高精度にＡＤ変換することができるＡ／Ｄ変換器を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、本発明に係るＡ／Ｄ変換器は、第１の電圧範囲のアナログ信号を検出する第１の比較器と、前記第１の電圧範囲よりも低い第２の電圧範囲のアナログ信号を検出する第２の比較器と、前記第１の比較器及び前記第２の比較器から出力される比較信号のいずれか一方を選択的に出力する選択手段と、前記選択手段から出力される比較信号に基づきデジタル信号を出力するデジタル信号出力部と、前記第１の比較器及び前記第２の比較器のオフセットを低減するための補正電圧信号を生成し前記第１の比較器及び前記第２の比較器に出力するオフセット補正手段と、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、温度依存性の影響が低減され、かつ、高精度にＡＤ変換することができるＡ／Ｄ変換器を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係るＡ／Ｄ変換器の構成を示す回路図である。
【図２】本発明の第１の実施形態に係るＡ／Ｄ変換器の動作を示す図である。
【図３】本発明の第２の実施形態に係るＡ／Ｄ変換器の構成を示す回路図である。
【図４】本発明の第２の実施形態に係るＡ／Ｄ変換器の動作を示す図である。
【図５】本発明の第３の実施形態に係るＡ／Ｄ変換器の構成を示す回路図である。
【図６】従来のＡ／Ｄ変換器の構成を示す回路図である。
【発明を実施するための形態】
【００１３】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＡ／Ｄ変換器の構成を示す回路図である。本実施形態に係るＡ／Ｄ変換器１００は、第１の比較器Ｃ１１と第２の比較器Ｃ１２と第１のオフセット補正手段１１と第２のオフセット補正手段１２と選択手段１３とを備える。
【００１５】
第１の比較器Ｃ１１はプラス電源電圧ＶＤＤから電圧（ＶＤＤ−ＶＳＳ）／２までの範囲のアナログ信号を検出し、第２の比較器Ｃ１２はマイナス電源電圧ＶＳＳから電圧（ＶＤＤ−ＶＳＳ）／２までの範囲のアナログ信号を検出する。アナログ信号の入力端子は、スイッチＳ１１を介して第１及び第２の比較器Ｃ１１，Ｃ１２の正相入力端子に接続され、Ｄ／Ａ変換器ＤＡＣの出力端子はスイッチＳ１２を介して第１及び第２の比較器Ｃ１１，Ｃ１２の逆相入力端子に接続される。基準電圧源Ｖｒｅｆ１はスイッチＳ１３，Ｓ１４を介して第１及び第２の比較器Ｃ１１，Ｃ１２の逆相入力端子に接続される。第１及び第２のオフセット補正手段１１，１２は、スイッチＳ１５，Ｓ１８を介して第１及び第２の比較器Ｃ１１，Ｃ１２の出力端子に接続される。第１のオフセット補正手段１１は第１の比較器Ｃ１１のオフセットを補正し、第２のオフセット補正手段１２は第２の比較器Ｃ１２のオフセットを補正する。選択手段１３は、ロジック回路ＳＡＲ−ｌｏｇｉｃに接続されるとともに、スイッチＳ１６，Ｓ１７を介して第１及び第２の比較器Ｃ１１，Ｃ１２の出力端子に接続される。選択手段１３は、アナログ信号の電圧レベルに応じて第１及び第２の比較器Ｃ１１，Ｃ１２から出力される比較信号のいずれか一方を選択してロジック回路ＳＡＲ−ｌｏｇｉｃに出力する。Ｄ／Ａ変換器ＤＡＣはロジック回路ＳＡＲ−ｌｏｇｉｃに接続される。Ｄ／Ａ変換器ＤＡＣとロジック回路ＳＡＲ−ｌｏｇｉｃとは、本発明のデジタル信号出力部を構成する。
【００１６】
図２は、本発明の第１の実施形態に係るＡ／Ｄ変換器の動作を示す図である。期間ｔ１は、アナログ信号が図示されないサンプル・ホールド手段によりサンプル・ホールドされる期間を示す。期間ｔ１１は、アナログ信号のサンプル・ホールドと並行して、第１及び第２のオフセット補正手段１１，１２により第１及び第２の比較器Ｃ１１，Ｃ１２のオフセットが補正される期間を示す。期間ｔ２以降は、アナログ信号がＡ／Ｄ変換器５００により比較・変換される期間を示す。
【００１７】
期間ｔ１１において、スイッチＳ１１，Ｓ１２，Ｓ１６，Ｓ１７は開放され、スイッチＳ１３，Ｓ１４，Ｓ１５，Ｓ１８は短絡される。スイッチＳ１３，Ｓ１４が短絡されることにより、第１及び第２の比較器Ｃ１１，Ｃ１２の正相及び逆相入力端子に同じ基準電圧Ｖｒｅｆ１が印加される。第１及び第２の比較器Ｃ１１，Ｃ１２の出力電圧は、第１及び第２のオフセット補正手段１１，１２に出力される。第１及び第２のオフセット補正手段１１，１２は、第１及び第２の比較器Ｃ１１，Ｃ１２のオフセットを低減するための第１及び第２の補正電圧信号を生成し第１及び第２の比較器Ｃ１１，Ｃ１２に出力する。
【００１８】
期間ｔ２以降において、スイッチＳ１１，Ｓ１２，Ｓ１６，Ｓ１７は短絡され、スイッチＳ１３，Ｓ１４，Ｓ１５，Ｓ１８は開放される。スイッチＳ１５，Ｓ１８が開放されているため、第１及び第２の補正電圧信号は第１及び第２の比較器Ｃ１１，Ｃ１２において保持される。したがって、第１及び第２の比較器Ｃ１１，Ｃ１２のオフセット電圧が低減された状態でアナログ信号が比較・変換される。
【００１９】
本実施形態に係るＡ／Ｄ変換器１００は、ＭＳＢから順に、アナログ信号とＤ／Ａ変換器ＤＡＣの出力電圧Ｖｄａｃとを比較・変換する。まず、Ｄ／Ａ変換器ＤＡＣは（ＶＤＤ−ＶＳＳ）／２で示される出力電圧Ｖｄａｃを比較器Ｃ１１，Ｃ１２の逆相入力端子に印加する。第１及び第２の比較器Ｃ１１，Ｃ１２は、アナログ信号と電圧Ｖｄａｃとに基づく比較信号を選択手段１３に出力する。選択手段１３は、第１及び第２の比較器Ｃ１１，Ｃ１２のうちいずれか一方の比較信号を選択的にロジック回路ＳＡＲ−ｌｏｇｉｃに出力する。
【００２０】
ロジック回路ＳＡＲ−ｌｏｇｉｃは、選択手段１３から出力された比較結果に基づき、デジタル信号のＭＳＢを１に設定して出力するとともに次ビット（ＭＳＢ−１）の比較・変換において選択される比較器を設定する。Ｄ／Ａ変換器ＤＡＣは比較結果に基づき、出力電圧Ｖｄａｃの電圧レベルを調整して出力する。例えば、時刻ｔ２において、アナログ信号の電圧が電圧（ＶＤＤ−ＶＳＳ）／２よりも大きいとき、時刻ｔ３において第１の比較器Ｃ１１が選択され電圧Ｖｄａｃの電圧レベルは引き上げられる。本実施形態に係るＡ／Ｄ変換器１００は、上記のような動作によりＭＳＢからＬＳＢまでアナログ信号をデジタル信号に変換する。
【００２１】
本実施形態に係るＡ／Ｄ変換器によれば、Ａ／Ｄ変換動作を開始する前に第１及び第２の比較器のオフセットが補正されるので、温度依存性の影響が低減され、かつ、高精度にＡ／Ｄ変換することができるＡ／Ｄ変換器を提供することができる。
【００２２】
（第２の実施形態）
図３は、本発明の第２の実施形態に係るＡ／Ｄ変換器の構成を示す回路図である。本実施形態に係るＡ／Ｄ変換器２００は、スイッチＳ１２，Ｓ１３，Ｓ１４をスイッチＳ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１３ｂ，Ｓ１４ａ，Ｓ１４ｂに、基準電圧源Ｖｒｅｆ１を可変電圧源である基準電圧源Ｖｒｅｆ２に置き換えた点でＡ／Ｄ変換器１００と異なる。
【００２３】
Ｄ／Ａ変換器ＤＡＣの出力端子はスイッチＳ１２ａ，Ｓ１２ｂを介して第１及び第２の比較器Ｃ１１，Ｃ１２の逆相入力端子に接続される。基準電圧源Ｖｒｅｆ２は、スイッチＳ１３ａ，Ｓ１３ｂ，Ｓ１４ａ，Ｓ１４ｂを介して第１及び第２の比較器Ｃ１１，Ｃ１２の正相及び逆相入力端子に接続されロジック回路ＳＡＲ−ｌｏｇｉｃからの信号で出力電圧を変化させる。
【００２４】
図４は、本発明の第２の実施形態に係るＡ／Ｄ変換器の動作を示す図である。期間ｔ１２，ｔ１３は、アナログ信号のサンプル・ホールドと並行して、第１及び第２のオフセット補正手段１１，１２により第１及び第２の比較器Ｃ１１，Ｃ１２のオフセットが補正される期間を示す。
【００２５】
期間ｔ１２において、スイッチＳ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ｂ，Ｓ１４ｂ，Ｓ１６，Ｓ１７，Ｓ１８は開放され、スイッチＳ１３ａ，Ｓ１４ａ，Ｓ１５は短絡される。ロジック回路ＳＡＲ−ｌｏｇｉｃは、基準電圧源Ｖｒｅｆ２の出力電圧を（ＶＤＤ−ＶＳＳ）／２から（ＶＤＤ−ＶＳＳ）までの範囲の電圧であるＶｒｅｆ２＿Ｈに設定する。第１の比較器Ｃ１１は基準電圧Ｖｒｅｆ２＿Ｈに基づく出力電圧を第１のオフセット補正手段１１に出力する。第１のオフセット手段１１は、第１の比較器Ｃ１１のオフセットを低減するための第１の補正電圧信号を生成し第１の比較器Ｃ１１に出力する。
【００２６】
期間ｔ１３において、スイッチＳ１１ａ，Ｓ１１ｂ，Ｓ１２ａ，Ｓ１２ｂ，Ｓ１３ａ，Ｓ１４ａ，Ｓ１５，Ｓ１６，Ｓ１７は開放され、スイッチＳ１３ｂ，Ｓ１４ｂ，Ｓ１８は短絡される。ロジック回路ＳＡＲ−ｌｏｇｉｃは、基準電圧源Ｖｒｅｆ２の出力電圧を（ＶＤＤ−ＶＳＳ）／２からＶＳＳまでの範囲の電圧であるＶｒｅｆ２＿Ｌに設定する。第２の比較器Ｃ１２は基準電圧Ｖｒｅｆ２＿Ｌに基づく出力電圧を第２のオフセット補正手段１２に出力する。第２のオフセット手段１２は、第２の比較器Ｃ１２のオフセットを低減するための第２の補正電圧信号を生成し第２の比較器Ｃ１２に出力する。
【００２７】
本実施形態に係るＡ／Ｄ変換器によれば、第１及び第２の比較器Ｃ１１，Ｃ１２のそれぞれが検出する電圧領域での基準電圧でオフセットを補正するため、オフセットの温度依存性だけでなく電圧依存性が低減され、かつ、高精度にＡ／Ｄ変換することができるＡ／Ｄ変換器を提供することができる。
【００２８】
（第３の実施形態）
図５は、本発明の第３の実施形態に係るＡ／Ｄ変換器の構成を示す回路図である。本実施形態に係るＡ／Ｄ変換器３００は、単一の可変電圧源である基準電圧源Ｖｒｅｆ２を複数の基準電圧源Ｖｒｅｆ３，Ｖｒｅｆ４に置き換えた点でＡ／Ｄ変換器２００と異なる。基準電圧源Ｖｒｅｆ３の出力電圧は基準電圧Ｖｒｅｆ２＿Ｈと等しく、基準電圧源Ｖｒｅｆ４の出力電圧は基準電圧Ｖｒｅｆ２＿Ｌと等しい。
【００２９】
本実施形態に係るＡ／Ｄ変換器によれば、第１及び第２の比較器Ｃ１１，Ｃ１２のそれぞれにオフセットを補正する構成を設けたため、オフセットを補正する期間を重複させることが可能になり、より短時間でオフセット補正することが可能になる。
【００３０】
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。即ち、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。例えば、アナログ信号を比較・変換する期間において、アナログ信号の電圧レベルに応じて第１及び第２の比較器Ｃ１１，Ｃ１２を選択的に動作させるようにしても良い。また、複数のオンオフ型スイッチを単一の選択型スイッチに置き換えても良い。
【符号の説明】
【００３１】
Ｃ１１    第１の比較器
Ｃ１２    第２の比較器
ＳＡＲ−ｌｏｇｉｃ  ロジック回路
ＤＡＣ    Ｄ／Ａ変換器
Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ４  基準電圧源
１１      第１のオフセット補正手段
１２      第２のオフセット補正手段
１３      選択手段
【図１】
2016082312.tif 000003
【図２】
2016082312.tif 000004
【図３】
2016082312.tif 000005
【図４】
2016082312.tif 000006
【図５】
2016082312.tif 000007
【図６】
2016082312.tif 000008