(57)【要約】【課題】発振信号が低位相雑音であるとともに、発振信号を高速で再同期させる。【解決手段】ＰＬＬ回路１は、周波数制御信号に基づいて発振信号を出力する電圧制御発振器１１と、発振信号の周波数を分周して分周信号を出力する分周器１２と、基準信号の位相と分周信号の位相との位相差に応じた位相差信号を出力する位相比較器１３と、位相差信号に含まれる所定の周波数成分を通過させることにより周波数制御信号を出力するフィルタ回路１５と、発振信号の周波数の変動を予測し、予測結果に基づいてフィルタ回路１５の特性を制御する制御回路１７とを備える。【選択図】図１
2016082383.tif 000002
【特許請求の範囲】
【請求項１】
周波数制御信号に基づいて発振信号を出力する電圧制御発振器と、
前記発振信号の周波数を分周して分周信号を出力する分周器と、
基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、
前記位相差信号に含まれる所定の周波数成分を通過させることにより前記周波数制御信号を出力するフィルタ回路と、
前記発振信号の周波数の変動を予測する予測回路と、
前記予測回路による予測結果に基づいて前記フィルタ回路の特性を制御する制御回路と、
を備えるＰＬＬ回路。
【請求項２】
前記予測回路は、前記位相比較器が出力する電圧の変化に基づいて前記発振信号の周波数の変動を予測する、
請求項１に記載のＰＬＬ回路。
【請求項３】
加速度を検出する加速度センサをさらに備え、
前記予測回路は、前記加速度センサが検出した加速度に基づいて前記発振信号の周波数の変動を予測する、
請求項１又は２に記載のＰＬＬ回路。
【請求項４】
前記フィルタ回路は、
前記位相差信号に含まれる第１周波数以下の周波数成分を通過させることにより第１周波数制御信号を出力する第１ループフィルタと、
前記位相差信号に含まれる前記第１周波数より高い第２周波数以下の周波数成分を通過させることにより第２周波数制御信号を出力する第２ループフィルタと、
前記位相比較器の出力先を前記第１ループフィルタ及び前記第２ループフィルタのいずれかに切り替える第１スイッチと、
前記電圧制御発振器への入力元を前記第１ループフィルタ及び前記第２ループフィルタのいずれかに切り替える第２スイッチと、
を有し、
前記制御回路は、前記予測回路において前記発振信号の周波数の変動を予測すると、前記第１スイッチ及び前記第２スイッチを制御して、前記位相比較器の出力先を前記第２ループフィルタに切り替えるとともに、前記電圧制御発振器への入力元を前記第２ループフィルタに切り替える、
請求項１から３のいずれか１項に記載のＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路に関する。
【背景技術】
【０００２】
ＰＬＬ（Phase Locked Loop）回路においては、図４に示すように、電圧制御発振器から出力される発振信号と、外部から入力される基準信号との位相差に応じて位相比較器が出力する位相差信号をループフィルタで平滑化して、平滑化した後の信号が、発振信号の周波数を制御する周波数制御信号として電圧制御発振器に入力される。電圧制御発振器は、入力される制御信号の電圧に応じた周波数の発振信号を出力する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３４７８１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基準信号源として、ＰＬＬ回路を用いたデジタルシンセサイザを設計する場合、基準信号の周波数の近傍の低位相雑音、及び同期外れが起きた場合における再同期の高速化が重視される。位相雑音及び再同期までの時間は、ループフィルタの出力特性によって決定される。
【０００５】
しかしながら、ループフィルタの出力特性において、低位相雑音と、再同期の高速化とはトレードオフの関係にある。すなわち、発振信号の低位相雑音を実現すると、発振信号が再同期するまでに時間がかかり、逆に、発振信号の再同期を高速化すると、発振信号の低位相雑音が実現できないという問題がある。そこで、発振信号の低位相雑音と再同期の高速化とが同時に実現可能なＰＬＬ回路が求められている。
【０００６】
そこで、本発明はこれらの点に鑑みてなされたものであり、発振信号が低位相雑音であるとともに、発振信号を高速で再同期させることができるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様に係るＰＬＬ回路は、周波数制御信号に基づいて発振信号を出力する電圧制御発振器と、前記発振信号の周波数を分周して分周信号を出力する分周器と、基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号に含まれる所定の周波数成分を通過させることにより前記周波数制御信号を出力するフィルタ回路と、前記発振信号の周波数の変動を予測する予測回路と、前記予測回路による予測結果に基づいて前記フィルタ回路の特性を制御する制御回路と、を備える。
【０００８】
前記予測回路は、前記位相比較器が出力する電圧の変化に基づいて前記発振信号の周波数の変動を予測してもよい。
前記ＰＬＬ回路は、加速度を検出する加速度センサをさらに備え、前記予測回路は、前記加速度センサが検出した加速度に基づいて前記発振信号の周波数の変動を予測してもよい。
【０００９】
前記フィルタ回路は、前記位相差信号に含まれる第１周波数以下の周波数成分を通過させることにより第１周波数制御信号を出力する第１ループフィルタと、前記位相差信号に含まれる前記第１周波数より高い第２周波数以下の周波数成分を通過させることにより第２周波数制御信号を出力する第２ループフィルタと、前記位相比較器の出力先を前記第１ループフィルタ及び前記第２ループフィルタのいずれかに切り替える第１スイッチと、前記電圧制御発振器への入力元を前記第１ループフィルタ及び前記第２ループフィルタのいずれかに切り替える第２スイッチとを有し、前記制御回路は、前記予測回路において前記発振信号の周波数の変動を予測すると、前記第１スイッチ及び前記第２スイッチを制御して、前記位相比較器の出力先を前記第２ループフィルタに切り替えるとともに、前記電圧制御発振器への入力元を前記第２ループフィルタに切り替えてもよい。
【発明の効果】
【００１０】
本発明のＰＬＬ回路によれば、発振信号が低位相雑音であるとともに、発振信号を高速で再同期させることができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態のＰＬＬ回路の回路構成図である。
【図２】第２の実施形態のＰＬＬ回路の回路構成図である。
【図３】第３の実施形態のＰＬＬ回路の回路構成図である。
【図４】従来のＰＬＬ回路の回路構成図である。
【発明を実施するための形態】
【００１２】
＜第１の実施形態＞
図１は、第１の実施形態に係るＰＬＬ回路１の回路構成図である。
ＰＬＬ回路１は、電圧制御発振器１１と、分周器１２と、位相比較器１３と、チャージポンプ１４と、フィルタ回路１５と、Ａ／Ｄコンバータ１６と、制御回路１７とを備える。
【００１３】
電圧制御発振器１１は、例えば水晶振動子及び可変容量ダイオードを備えており、フィルタ回路１５から出力された周波数制御信号に基づいて当該可変容量ダイオードの容量値を変化させることにより、周波数可変の発振信号ｆ０を生成する。電圧制御発振器１１は、発振信号を外部に出力するとともに分周器１２に出力する。
【００１４】
分周器１２は、発振信号の周波数を分周して分周信号を位相比較器１３に出力する。
位相比較器１３は、基準信号の位相と、分周器１２から出力された分周信号の位相との位相差に応じた位相差信号をチャージポンプ１４に出力する。
チャージポンプ１４は、位相比較器１３から出力された位相差信号を電圧パルス信号に変換し、フィルタ回路１５と、Ａ／Ｄコンバータ１６とに出力する。なお、チャージポンプ１４は、位相差信号を電圧パルス信号に変換する代わりに電流パルス信号に変換してもよい。
【００１５】
フィルタ回路１５は、位相差信号から変換された電圧パルス信号に含まれる所定の周波数成分を通過させることにより周波数制御信号を出力する。フィルタ回路１５は、第１スイッチ１５１と、第１ループフィルタ１５２と、第２ループフィルタ１５３と、第２スイッチ１５４とを備える。
【００１６】
第１スイッチ１５１は、チャージポンプ１４と、第１ループフィルタ１５２及び第２ループフィルタ１５３との間に設けられている。第１スイッチ１５１は、制御回路１７の制御によって、位相比較器１３の出力先を第１ループフィルタ１５２及び第２ループフィルタ１５３のいずれかに切り替える。
【００１７】
第１ループフィルタ１５２は、抵抗とコンデンサとから構成されている。抵抗の一端は第１スイッチ１５１に接続され、他端は第２スイッチ１５４に接続されている。コンデンサの一端は抵抗と第２スイッチ１５４との接続点に接続され、他端はグランドに接続されている。第１ループフィルタ１５２は、位相比較器１３が出力する位相差信号に含まれる第１周波数以下の成分を通過させることにより第１周波数制御信号を出力する。なお、第１ループフィルタ１５２は、抵抗とコンデンサとから構成されていることとしたが、これに限らない。例えば、第１ループフィルタ１５２は、オペアンプを含んで構成されていてもよい。
【００１８】
具体的には、第１ループフィルタ１５２は、位相差信号から変換された電圧パルス信号に含まれている第１周波数以下の周波数の第１平滑化信号を、電圧制御発振器１１を制御する第１周波数制御信号として出力する。ここで、第１周波数は、例えば、１０Ｈｚ以下の周波数である。このため、第１周波数制御信号に基づいて電圧制御発振器１１が出力する発振信号は、低位相雑音であるとともに、一定の周波数となるまでの収束時間が長い。よって、第１ループフィルタ１５２は、ＰＬＬ回路１がロック状態である場合に用いられる。
【００１９】
第２ループフィルタ１５３は、抵抗とコンデンサとから構成されている。抵抗の一端は第１スイッチ１５１に接続され、他端は第２スイッチ１５４に接続されている。コンデンサの一端は抵抗と第２スイッチ１５４との接続点に接続され、他端はグランドに接続されている。第２ループフィルタ１５３は、位相比較器１３が出力する位相差信号に含まれる、第１周波数より高い第２周波数以下の周波数成分を通過させることにより第２周波数制御信号を出力する。なお、第２ループフィルタ１５３は、抵抗とコンデンサとから構成されていることとしたが、これに限らない。例えば、第２ループフィルタ１５３は、オペアンプを含んで構成されていてもよい。
【００２０】
具体的には、第２ループフィルタ１５３は、位相差信号から変換された電圧パルスに含まれている第２周波数以下の第２平滑化信号を、電圧制御発振器１１を制御する第２周波数制御信号として出力する。ここで、第２周波数は、例えば、１０ｋＨｚから２０ｋＨｚ以上の周波数であり、第１周波数に比べて高く設定される。このため、第２周波数制御信号に基づいて電圧制御発振器１１が出力する発振信号は、位相雑音が含まれるとともに、一定の周波数となるまでの収束時間が短い。よって、第２ループフィルタ１５３は、ＰＬＬ回路１がアンロック状態である場合に用いられる。
【００２１】
第２スイッチ１５４は、第１ループフィルタ１５２及び第２ループフィルタ１５３と、電圧制御発振器１１との間に設けられている。第２スイッチ１５４は、制御回路１７の制御によって、電圧制御発振器１１への周波数制御信号の入力元を第１ループフィルタ１５２及び第２ループフィルタ１５３のいずれかに切り替える。
【００２２】
Ａ／Ｄコンバータ１６は、チャージポンプ１４から出力された電圧パルス信号をＡ／Ｄ変換し、当該電圧パルス信号に対応するデジタル信号を制御回路１７に出力する。
制御回路１７は、予測回路として機能し、位相比較器１３が出力する電圧の変化に基づいて発振信号の周波数の変動を予測する。
【００２３】
具体的には、制御回路１７は、基準信号と分周信号との位相差が変動したことにより位相比較器１３が出力する電圧が変化し、位相比較器１３が出力する電圧の変化に伴ってチャージポンプ１４がパルス信号を発生すると、周波数が変動することを予測する。より具体的には、制御回路１７は、ＰＬＬ回路１がロック状態である場合、すなわち、位相比較器１３の出力先が第１ループフィルタ１５２であるとともに、電圧制御発振器１１への周波数制御信号の入力元が第１ループフィルタ１５２である場合に、パルス信号の発生を検出すると、発振信号の周波数が変動すると予測する。例えば、制御回路１７は、Ａ／Ｄコンバータ１６から出力されたデジタル信号が示す値が第１の値から第２の値に変化するパルスの発生を検出する。ここで、制御回路１７は、Ａ／Ｄコンバータ１６から出力されたデジタル信号が示す値が所定時間にわたって第１の値から第２の値に変化した場合にパルスが発生したと検出してもよい。
【００２４】
制御回路１７は、予測結果に基づいてフィルタ回路１５の特性を制御する。具体的には、制御回路１７は、発振信号の周波数の変動を予測すると、第１スイッチ１５１及び第２スイッチ１５４を制御して、第１スイッチ１５１及び第２スイッチ１５４の接続先を第１ループフィルタ１５２から第２ループフィルタ１５３に切り替える。これにより、制御回路１７は、位相比較器１３の出力先を第１ループフィルタ１５２から第２ループフィルタ１５３に切り替えるとともに、電圧制御発振器１１への周波数制御信号の入力元を第１ループフィルタ１５２から第２ループフィルタ１５３に切り替える。
【００２５】
第２ループフィルタ１５３は、第１周波数よりも高い第２周波数以下の周波数成分を通過させることにより第２周波数制御信号を出力することから、第２周波数制御信号には、第１周波数制御信号に比べて高い周波数の信号が含まれる。よって、電圧制御発振器１１は、第２周波数制御信号に基づいて発振信号を再同期させることで、第１周波数制御信号に基づいて発振信号を再同期させる場合に比べて、高速に再同期させることができる。
【００２６】
また、制御回路１７は、ＰＬＬ回路１がアンロック状態、すなわち、位相比較器１３の出力先が第２ループフィルタ１５３であるとともに、電圧制御発振器１１への周波数制御信号の入力元が第２ループフィルタ１５３である場合に、パルスの発生を検出しなくなると、発振信号の周波数が一の周波数に収束し、ロック状態に変化すると予測する。例えば、制御回路１７は、Ａ／Ｄコンバータ１６から出力されたデジタル信号が示す値が所定時間にわたり第１の値である場合、ロック状態に変化したと判定する。
【００２７】
制御回路１７は、発振信号の周波数が収束したと判定すると、第１スイッチ１５１及び第２スイッチ１５４を制御して、第１スイッチ１５１及び第２スイッチ１５４の接続先を第２ループフィルタ１５３から第１ループフィルタ１５２に切り替える。これにより、制御回路１７は、位相比較器１３の出力先を第２ループフィルタ１５３から第１ループフィルタ１５２に切り替えるとともに、電圧制御発振器１１への周波数制御信号の入力元を第２ループフィルタ１５３から第１ループフィルタ１５２に切り替える。
【００２８】
第１ループフィルタ１５２は、第２周波数よりも低い第１周波数以下の周波数成分を通過させることにより第１周波数制御信号を出力することから、高周波信号が含まれていない。これにより、電圧制御発振器１１から出力される発振信号は、低位相雑音となる。
【００２９】
［第１の実施形態の効果］
以上のとおり、第１の実施形態のＰＬＬ回路１は、電圧制御発振器１１が出力する発振信号の周波数が変動すると予測すると、フィルタ回路１５の特性を制御するので、発振信号の周波数が変動していない場合に、発振信号を低位相雑音にするとともに、発振信号の周波数が変動する場合に、発振信号が再同期までの時間を短くすることができる。
【００３０】
＜第２の実施形態＞
［加速度の検出状況に基づいて発振信号の周波数の変動を予測する］
続いて、第２の実施形態について説明する。例えば、ＰＬＬ回路１を用いたデジタルシンセサイザが、無線通信システムの基地局等に実装される場合、デジタルシンセサイザに対して振動や衝撃が加わることにより、ＰＬＬ回路１の電圧制御発振器１１が出力する発振信号の周波数が変化することがある。このような振動や衝撃に伴う周波数の変動に備えて、第２の実施形態のＰＬＬ回路１は、加速度センサが検出した加速度に基づいて電圧制御発振器１１が出力する発振信号の周波数の変動を予測し、予測結果に基づいてフィルタ回路１５の特性を変化させる点で、第１の実施形態と異なり、その他の点では同じである。
【００３１】
図２は、第２の実施形態に係るＰＬＬ回路１の回路構成図である。第２の実施形態のＰＬＬ回路１は、加速度を検出する加速度センサ１８をさらに備える。
加速度センサ１８は、例えば、３軸加速度センサであり、電圧制御発振器１１の近傍に設けられている。加速度センサ１８は、電圧制御発振器１１にかかる加速度を検出し、当該加速度を示す情報を制御回路１７に出力する。
【００３２】
制御回路１７は、加速度センサ１８が検出した加速度に基づいて、電圧制御発振器１１が出力する発振信号の周波数の変動を予測する。具体的には、制御回路１７は、Ａ／Ｄコンバータ１６から出力されたデジタル信号に基づいて位相比較器１３が出力する電圧の変化を検出した場合、又は加速度センサ１８が所定値以上の加速度を検出した場合、発振信号の周波数が変動すると予測する。
【００３３】
［第２の実施形態の効果］
以上のとおり、第２の実施形態のＰＬＬ回路１は、加速度センサ１８が検出した加速度に基づいて、発振信号の周波数の変動を予測する。これにより、ＰＬＬ回路１は、電圧制御発振器１１に衝撃が加わった時点で、電圧制御発振器１１に入力する周波数制御信号の入力元を第２ループフィルタ１５３に切り替え、急激な周波数の変化に対して高速に発振信号を再同期させることができる。
【００３４】
なお、本実施形態では、ＰＬＬ回路１は、加速度センサ１８を備え、制御回路１７が、加速度センサ１８が検出した加速度に基づいて発振信号の周波数の変動を予測したが、これに限らない。例えば、制御回路１７が、ＰＬＬ回路１の近傍に設けられている加速度センサから加速度を示す情報を取得し、当該加速度に基づいて発振信号の周波数の変動を予測してもよい。
【００３５】
＜第３の実施形態＞
［加速度の検出状況のみに基づいて発振信号の周波数の変動を予測する］
続いて、第３の実施形態について説明する。第３の実施形態のＰＬＬ回路１は、制御回路１７が、加速度センサ１８が検出した加速度のみに基づいて電圧制御発振器１１が出力する発振信号の周波数の変動を予測する点で、第１の実施形態と異なり、その他の点では同じである。
【００３６】
図３は、第３の実施形態に係るＰＬＬ回路１の回路構成図である。第３の実施形態のＰＬＬ回路１は、第１の実施形態に係るＡ／Ｄコンバータ１６を備えておらず、加速度を検出する加速度センサ１８を備えている。これにより、制御回路１７は、加速度センサ１８が検出した加速度のみに基づいて、発振信号の周波数の変動を予測する。よって、第３の実施形態に係るＰＬＬ回路１は、位相差信号に基づいて発振信号の周波数の変動を予測するための回路構成を不要とし、部品点数を削減することができる。
【００３７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３８】
１・・・ＰＬＬ回路
１１・・・電圧制御発振器
１２・・・分周器
１３・・・位相比較器
１４・・・チャージポンプ
１５・・・フィルタ回路
１５１・・・第１スイッチ
１５２・・・第１ループフィルタ
１５３・・・第２ループフィルタ
１５４・・・第２スイッチ
１６・・・Ａ／Ｄコンバータ
１７・・・制御回路
１８・・・加速度センサ
【図１】
2016082383.tif 000003
【図２】
2016082383.tif 000004
【図３】
2016082383.tif 000005
【図４】
2016082383.tif 000006