(57)【要約】【課題】  光電変換効率の低下を低減し、長期にわたり光電変換効率を高く維持することが可能な光電変換装置を提供する。【解決手段】  光電変換装置は、基板と、該基板上に位置する金属を主として含む電極層と、該電極層上に位置する光電変換可能な半導体層と、該半導体層上に位置する上部電極層とを具備しており、前記電極層は内部に複数の空隙を有している。【選択図】  図３
2016046455.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に位置する金属を主として含む電極層と、
該電極層上に位置する光電変換可能な半導体層と、
該半導体層上に位置する上部電極層とを具備しており、
前記電極層は内部に複数の空隙を有している光電変換装置。
【請求項２】
前記電極層は複数の金属層の積層体から成り、前記複数の空隙は、前記複数の金属層の層間に位置している、請求項１に記載の光電変換装置。
【請求項３】
前記複数の金属層のそれぞれは複数の結晶粒からなり、該複数の結晶粒のそれぞれが前記電極層の厚み方向に湾曲状に延びる柱状体から成る、請求項２に記載の光電変換装置。
【請求項４】
前記基板はガラスから成る、請求項１乃至３のいずれかに記載の光電変換装置。
【請求項５】
前記電極層はモリブデンを主として含む、請求項１乃至４のいずれかに記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属から成る電極層を有する光電変換装置に関するものである。
【背景技術】
【０００２】
太陽光発電等に使用される光電変換装置として、１つの基板上に複数の光電変換体に相当するセルが設けられたものがある。このセルには、例えば下部電極層と化合物半導体を含む半導体膜と上部電極とがこの順に積層されている。そしてこの下部電極層は、モリブデン（Ｍｏ）などの金属薄膜をスパッタリング法などにより作製されることが知られている。（例えば、特許文献１、特許文献２）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−８０３７１号公報
【特許文献２】特開２００６−２１０４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、光電変換装置の作製時における加熱工程あるいは光電変換装置の使用時において温度変化が生じる。光電変換装置の下部電極層が金属等の薄膜で作製される場合、このような温度変換が生じたときに、基板と下部電極層の熱膨張率の差異によって応力が発生し、下部電極層にクラックが発生する可能性がある。この下部電極層のクラックの進行によって、光電変換装置の直列抵抗成分が増大し、光電変換効率が低下する場合がある。
【０００５】
本発明の１つの目的は、光電変換効率の低下を低減し、長期にわたり光電変換効率を高く維持することが可能な光電変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る光電変換装置は、基板と、該基板上に位置する金属を主として含む電極層と、該電極層上に位置する光電変換可能な半導体層と、該半導体層上に位置する上部電極層とを具備しており、前記電極層は内部に複数の空隙を有している。
【発明の効果】
【０００７】
本発明によれば、光電変換効率の低下を低減し、長期にわたり光電変換効率を高く維持することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】光電変換装置の一例を示す斜視図である。
【図２】図１の光電変換装置の断面図である。
【図３】図１の光電変換装置の要部拡大断面図である。
【図４】光電変換装置の他の例の要部拡大断面図である。
【図５】光電変換装置の製造工程の概略図である。
【図６】光電変換装置の製造途中の様子を示す断面図である。
【図７】光電変換装置の製造途中の様子を示す断面図である。
【図８】光電変換装置の製造途中の様子を示す断面図である。
【発明を実施するための形態】
【０００９】
＜光電変換装置の構成＞
図１は、光電変換装置の一例を示す斜視図である。図２は、図１の光電変換装置のＸＺ断面図である。また、図３は、図２の光電変換装置のＸＺ断面をさらに拡大した要部拡大断面図である。なお、図１〜図３には、光電変換セル１０の配列方向（図１の図面視左右方向）をＸ軸方向とする右手系のＸＹＺ座標系を付している。
【００１０】
光電変換装置１１は、基板１の上に複数の光電変換セル１０が並設された構成を有している。図１では、図示の都合上、２つの光電変換セル１０のみが示されているが、実際の光電変換装置１１には、図面のＸ軸方向、或いは更に図面のＹ軸方向に、多数の光電変換セル１０が平面的に（二次元的に）配列されている。
【００１１】
各光電変換セル１０は、下部電極層２、光電変換可能な半導体層（第１の半導体層３および第２の半導体層４）、上部電極層５および集電電極７を主に備えている。光電変換装置１１では、上部電極層５および集電電極７が設けられた側の主面が受光面となっている。
【００１２】
基板１は、複数の光電変換セル１０を支持するものであり、例えば、ガラス、セラミックス、樹脂、または金属等の材料で構成されている。本実施形態では、基板１として、１〜３ｍｍ程度の厚さを有する青板ガラス（ソーダライムガラス）が用いられている例を示している。
【００１３】
下部電極層２は、基板１の一主面の上に設けられた導電層であり、モリブデン（Ｍｏ）等の金属を主として含んでいる。なお、下部電極層２が金属を主として含むとは、金属を７０ｍｏｌ％以上含むことをいう。また、下部電極層２は、０．１〜１μｍ程度の厚さを有する。
【００１４】
そして、下部電極層２は、図３に示すように、その内部に複数の空隙２ａを有している。このような構成であれば、光電変換装置１１の光電変換効率の低下を低減し、長期にわたり光電変換効率を高く維持することが可能となる。つまり、光電変換装置１１の作製時における加熱工程において温度変化が生じた場合、あるいは光電変換装置１１の使用時において温度変化が生じた場合、基板１と下部電極層２の熱膨張率の差異によって応力が発生し、下部電極層２にクラックが発生しやすくなるが、下部電極層２中の空隙２ａが応力を良好に吸収し、下部電極層２にクラックが生じるのを有効に低減できる。また、下部電極層２にクラックが生じたとしても空隙２ａでクラックの進行を止めることができる。その結果、クラックによる光電変換装置の直列抵抗成分の増大を抑制し、光電変換効率を高く維持することが可能となる。
【００１５】
このような空隙２ａは、下部電極層２の層に垂直な方向に切断した断面（ＸＺ断面）において、各空隙２ａの最大径の平均値が１〜３０ｎｍ程度であればよい。なお、空隙２ａ同士が繋がっていてもよい。また、下部電極層２の上記ＸＺ断面における複数の空隙２ａの占有面積は０．５〜５％程度であればよい。
【００１６】
光電変換可能な半導体層Ｐは光を吸収して光電変換を行なう半導体層である。本実施形態では、光電変換可能な半導体層Ｐが、光吸収層として機能する第１の半導体層３と、バッファ層として機能する第２の半導体層４との積層体である例を示している。
【００１７】
第１の半導体層３は、第１の導電型（ここではｐ型の導電型）を有しており、下部電極層２の＋Ｚ側の主面２ａの上に、例えば、１〜３μｍ程度の厚さで設けられている。第１の半導体層３は、金属カルコゲナイド等の化合物半導体やシリコン等の半導体が採用され得る。数μｍ程度の薄膜でも高い光電変換効率を得るという観点からは、第１の半導体層３は金属カルコゲナイドであってもよい。
【００１８】
金属カルコゲナイドとは、金属元素とカルコゲン元素との化合物である。また、カルコゲン元素とは１６族元素（VI−Ｂ族元素ともいう）のうちの硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）をいう。金属カルコゲナイドとしては、１１族元素（Ｉ−Ｂ族元素ともいう）と１３族元素（III−Ｂ族元素ともいう）と１６族元素との化合物であるＩ−III−VI族化合物、１１族元素と１２族元素（II−Ｂ族元素ともいう）と１４族元素（IV−Ｂ族元素ともいう）と１６族元素との化合物であるＩ−II−IV−VI族化合物および１２族元素と１６族元素との化合物であるII−VI族化合物等が採用され得る。
【００１９】
Ｉ−III−VI族化合物としては、例えば、ＣｕＩｎＳｅ２（二セレン化銅インジウム、
ＣＩＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２（二セレン化銅インジウム・ガリウム、ＣＩＧＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２（二セレン・イオウ化銅インジウム・ガリウム、ＣＩＧＳＳともいう）が挙げられる。あるいは、第１の半導体層４は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体薄膜にて構成されていてもよい。
【００２０】
Ｉ−II−IV−VI族化合物としては、例えば、Ｃｕ２ＺｎＳｎＳ４（ＣＺＴＳともいう）、Ｃｕ２ＺｎＳｎ（Ｓ，Ｓｅ）４（ＣＺＴＳＳｅともいう）、およびＣｕ２ＺｎＳｎＳｅ４（ＣＺＴＳｅともいう）が挙げられる。また、II−VI族化合物としては、例えば、ＣｄＴｅ等が挙げられる。
【００２１】
第１の半導体層３は、スパッタリング法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成することもできる。塗布法あるいは印刷法と称されるプロセスは、第１の半導体層３の構成元素の錯体溶液等を下部電極層２の上に塗布し、その後、乾燥・熱処理を行うプロセスである。
【００２２】
第２の半導体層４は、第１の導電型の第１の半導体層３とは異なる第２の導電型（ここではｎ型の導電型）を有する半導体層であり、第１の半導体層３と電気的に接合している。なお、第１の導電型および第２の導電型とは、ｐ型およびｎ型の一方および他方をいう。第１の導電型がｐ型であれば第２の導電型はｎ型であり、第１の導電型がｎ型であれば第２の導電型はｐ型である。第１の半導体層３と第２の半導体層４とで光照射により生じた正負のキャリアの電荷分離を良好に行うことができる。
【００２３】
リーク電流が低減される観点から言えば、第２の半導体層４は、１Ω・ｃｍ以上の電気抵抗率を有するものであってもよい。また、第２の半導体層４は、第１の半導体層３の一主面の法線方向に厚さを有する。この厚さは、例えば５〜２００ｎｍに設定される。また、第２の半導体層４は複数層であってもよい。
【００２４】
第２の半導体層４としては、ＣｄＳ、ＺｎＳ、ＺｎＯ、Ｉｎ２Ｓｅ３、Ｉｎ（ＯＨ，Ｓ）、（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）、および（Ｚｎ，Ｍｇ）Ｏ等が挙げられる。第２の半導体層４は、例えばケミカルバスデポジション（ＣＢＤ）法等で形成される。なお、Ｉｎ（ＯＨ，Ｓ）とは、ＩｎとＯＨとＳとを主成分として含む化合物をいう。（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）は、ＺｎとＩｎとＳｅとＯＨとを主成分として含む化合物をいう。（Ｚｎ，Ｍｇ）Ｏは、ＺｎとＭｇとＯとを主成分として含む化合物をいう。第２の半導体層４は、第１の半導体層３の吸収効率を高めるため、第１の半導体層３が吸収する光の波長領域に対して高い光透過性を有するものであってもよい。第２の半導体層４の厚みは、例えば５〜２００ｎｍである。
【００２５】
上部電極層５は、第２の半導体層４の上に設けられた透明導電膜であり、光吸収層３に
おいて生じた電荷を取り出す電極である。上部電極層５は、第２の半導体層４よりも低い抵抗率を有する物質によって構成されている。上部電極層５には、いわゆる窓層と呼ばれるものも含まれ、この窓層に加えて更に透明導電膜が設けられる場合には、これらが一体の上部電極層５とみなされても良い。
【００２６】
上部電極層５は、禁制帯幅が広く且つ透明で低抵抗の材料を主に含んでいる。このような材料としては、例えば、ＺｎＯ、Ｉｎ２Ｏ３およびＳｎＯ２等の金属酸化物半導体等が採用され得る。これらの金属酸化物半導体には、Ａｌ、Ｂ、Ｇａ、ＩｎおよびＦ等のうちの何れかの元素が含まれても良い。このような元素が含まれた金属酸化物半導体の具体例としては、例えば、ＡＺＯ（Aluminum Zinc Oxide）、ＢＺＯ（Boron Zinc Oxide）ＧＺ
Ｏ（Gallium Zinc Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＴＯ（Indium Tin Oxide
）、ＦＴＯ（Fluorine tin Oxide）等がある。
【００２７】
上部電極層５は、例えば０．０５〜３μｍの厚さを有するように形成される。ここで、第１の半導体層３から電荷が良好に取り出される観点から言えば、上部電極層５は、１Ω・ｃｍ未満の抵抗率と、５０Ω／□以下のシート抵抗とを有するものとすることができる。
【００２８】
上部電極層５は、スパッタリング法、蒸着法、または化学的気相成長（ＣＶＤ）法等で形成することができる。
【００２９】
また、上部電極層５の上に集電電極７が設けられていてもよい。集電電極７は、Ｙ軸方向に離間して設けられ、それぞれがＸ軸方向に延在している。集電電極７は、導電性を有する電極であり、例えば、銀（Ａｇ）等の金属を含む。
【００３０】
集電電極７は、第１の半導体層４において発生して上部電極層５において取り出された電荷を集電する役割を担う。集電電極７が設けられれば、上部電極層５の薄層化が可能となる。
【００３１】
集電電極７および上部電極層５によって集電された電荷は、第１の半導体層３、第２の半導体層４および上部電極層５を分断する溝部Ｐ２に設けられた接続導体６を通じて、隣の光電変換セル１０に伝達される。接続導体６は、例えば、図２に示されるように集電電極７のＹ軸方向への延在部分によって構成されている。これにより、光電変換装置１１においては、隣り合う光電変換セル１０の一方の下部電極層２と、他方の集電電極７とが、溝部Ｐ２に設けられた接続導体６を介して電気的に直列に接続されている。なお、接続導体６は、これに限定されず、上部電極層５の延在部分によって構成されていてもよい。
【００３２】
集電電極７は、良好な導電性が確保されつつ、第１の半導体層４への光の入射量を左右する受光面積の低下が最小限にとどめられるように、５０〜４００μｍの幅を有するものとすることができる。
【００３３】
＜光電変換装置の変形例＞
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
【００３４】
例えば、光電変換装置の他の例として、図４に示すような構成であってもよい。図４の光電変換装置１１１は、下部電極層１２が、複数の金属層１２−１〜１２−３の積層体から成り、複数の空隙１２ａは、これらの複数の金属層１２−１〜１２−３の層間に位置している点で光電変換装置１１と異なっている。なお、図４の光電変換装置１１１において、図３の光電変換装置１１と同じ構成のものには、同じ符号を付しており、詳細な説明は省略する。
【００３５】
このように、複数の空隙１２ａが、複数の金属層１２−１〜１２−３の層間に位置している構成であると、応力によって下部電極層１２にクラックが発生したとしても、クラックが金属層同士の界面に沿って進行しやすくなり、クラックが第１の半導体層３や基板１にまで達するのを有効に低減できる。
【００３６】
また、上記複数の金属層１２−１〜１２−３のそれぞれは、図４に示すように、複数の結晶粒からなり、これらの複数の結晶粒のそれぞれが下部電極層１２の厚み方向（Ｚ方向）に湾曲状に延びる柱状体から成るものであってもよい。
【００３７】
このような構成であれば、下部電極層１２で生じたクラックが第１の半導体層３や基板１にまで達するのをさらに有効に低減できる。つまり、下部電極層１２で生じたクラックが下部電極層１２の厚み方向に進行しようとしても、湾曲した結晶粒において、クラックの進行が止まりやすくなる。
【００３８】
この結晶粒のＸＹ断面の形状は、例えば、略楕円形状を成している。このとき、結晶粒の長径は１０〜５０ｎｍ程度、短径は３〜２０ｎｍ程度である。また、結晶粒の＋Ｚ方向における長さは、０．２〜１μｍ程度である。なお、結晶粒２ｐのＸＹ断面の形状は、楕円形状に限らず、直線および曲線で外形を成した細長い形状であってもよい。また、結晶粒の湾曲が確認され得る断面（図４ではＸＺ断面）で見たときに、結晶粒界がＸ軸に対して１２０〜１７０度程度の角度を成していれば、クラックの進行が止まりやすい。
【００３９】
＜下部電極層の製造方法＞
ここで、上記構成を有する光電変換装置の下部電極層の製造方法の一例について、図５〜図８を参考にしながら説明する。
【００４０】
基板１上への下部電極層の形成においては、例えば、図５で示されているスパッタリング装置２００が用いられる。スパッタリング装置２００は、ロードロック室２１、成膜室２２およびアンロードロック室２３を備えている。これらの室には、搬送機構２４（２４ａ〜２４ｃ）、ゲートバルブ２５（２５ａ〜２５ｄ）、供給ライン２６（２６ａ〜２６ｃ）および真空ポンプ２７（２７ａ〜２７ｃ）が設けられている。
【００４１】
ロードロック室２１は、成膜室２２を外部雰囲気から遮断する機能を有している。これにより、成膜室２２内の真空の確保および汚染等の発生を低減できるため、成膜処理の効率が向上する。ロードロック室２１は、スパッタリング装置２００の外部から搬送機構２４ａによってロードロック室２１内に搬送される基板１を収容する。そして、ロードロック室２１では、室内に設けられたヒーター２８で基板１を昇温させることができる。
【００４２】
成膜室２２は、スパッタリング法により基板１に下部電極層１２を成膜する機能を有している。成膜室２２の内部には、下部電極層１２を構成する金属から成るスパッタリングターゲット２９が配置されている。このスパッタリングターゲット２９は、成膜室２２内のほぼ中央部に配置されている。また、成膜室２２の外部には、ＤＣ電源３０が設けられている。また、成膜室２２には、成膜室２２内部を一端部から他端部へ所定の速度で基板１を搬送する搬送機構２４ｂが設けられている。この搬送機構２４ｂは、成膜処理を行なっている際、速度の変更、停止および逆走等も可能である。なお、電源はＤＣ電源に限らず、ＲＦ電源でもＡＣ電源でもよい。
【００４３】
アンロードロック室２３は、成膜室２２を外部雰囲気から遮断する機能を有している。これにより、成膜室２２内の真空の確保および汚染等の発生を低減できるため、成膜処理
の効率が向上する。アンロードロック室２３は、成膜室２２からアンロードロック室２３内に搬送された基板１が収容される。基板１は、搬送機構２４ｃによってスパッタリング装置２００の外部に搬送される。
【００４４】
搬送機構２４（２４ａ〜２４ｃ）は、例えば、サーボモーターにより駆動されたチェーンによって基板１を搬送する機構を有している。さらに、各搬送機構２４は、それぞれの搬送機構の間で、基板１を受け渡せる機構を有している。
【００４５】
次に、スパッタリング装置２００の動作について説明する。まず、成膜面が下になるように基板１を搬送機構２４ａにセットする。次いで、ロードロック室２１内の供給ライン２６ａによって窒素ガスを供給してロードロック室２１を大気圧に戻す。次に、ゲートバルブ２５ａを開けて、搬送機構２４ａにより基板１をロッドロック室２１内に搬送する。次いで、窒素ガスの供給を止めて、ゲートバルブ２５ａを閉じるとともに真空ポンプ２７ａによってロードロック室２１内部を所定の圧力まで減圧する。次に、ヒーター２８により基板１を５０〜２５０℃程度に昇温する。
【００４６】
次いで、ゲートバルブ２５ｂを開閉して、基板１を成膜室２２に搬送する。次に、真空ポンプ２７ｂにより成膜室２２を所定の圧力に減圧した後、アルゴン（Ａｒ）ガスをマスフローコントローラーなどにより流量を制御して、成膜室２２内部に導入する。次いで、ＤＣ電源３０により、スパッタリングターゲット２９と基板１との間に電圧を印加して、スパッタリングを開始する。このとき、成膜室２２内部の圧力は、０．１〜１０Ｐａ程度であれば良い。
【００４７】
スパッタリングを行なっているときに、搬送機構２４によって基板１をゲートバルブ２５ｂ側からゲートバルブ２５ｃ側に向かって搬送する。これにより、スパッタリングされる粒子は、基板１に向かって飛来する方向が徐々に変化することになる。例えば、図５で示されるように、粒子が基板１に飛来する方向は、基板１の位置Ａ１〜Ａ３に応じて変わる。まず、基板１が位置Ａ１にあるときは、進行方向の逆方向となる。また、基板１がスパッタリングターゲット２９の直上付近の位置Ａ２にあるときは、進行方向と垂直方向になる。また、基板１が位置Ａ３にあるときは、進行方向と同じ方向となる。そして、基板１がスパッタリングターゲット２９の直上付近の位置Ａ２を通過するときの速度は、基板１の位置Ａ１および位置Ａ３を通過するときの速度よりも速い。このように、スパッタリングを行なっているときに、基板１に対する粒子の飛来方向を変化させることにより、下部電極層１２の結晶の成長方向も当該飛来方向に伴って変化させることができ、図６に示すような、湾曲した結晶粒から成る金属層１２−１が形成され得る。このとき、基板１の移動速度、スパッタリングの印加電圧、あるいはプラズマ放電に用いるアルゴン等のガスの流量を調整することによって、それぞれの結晶粒の先端が結晶粒界部よりも突出した凹凸形状の表面から成る金属層１２−１とすることができる。具体的には、基板１の移動速度を遅くするほど結晶粒の先端の突出高さが高くなる。あるいは、印加電圧を低くするほど結晶粒の先端の突出高さが高くなる。あるいは、プラズマ放電に用いるアルゴン等のガスの流量を多くするほど結晶粒の先端の突出高さが高くなる。
【００４８】
次に、基板１が成膜室２２の終端部まで移動したら、スパッタリングを止め、アンロードロック室２３内を真空ポンプ２７ｃにより所定の圧力に減圧する。次いで、ゲートバルブ２５ｃを開閉することにより、基板１をアンロードロック室２３内へ移動する。次に、真空ポンプ２７ｃを止め、供給ライン２６ｃにより窒素ガスを供給してアンロードロック室２３を大気圧に戻す。次いで、ゲートバルブ２５ｄを開けて、搬送機構２４ｃにより基板１をアンロードロック室２３外に搬送する。
【００４９】
次に、この金属層１２−１の上に、上記と同様にして湾曲した結晶粒から成る金属層１
２−２を形成する。ここで、金属層１２−１の表面は、それぞれの結晶粒の先端が突出した凹凸形状となっているため、基板１の位置Ａ１においては、隣接する結晶粒の突出した先端の影になるため、結晶粒界近傍にはスパッタリングされる粒子が飛来し難くなる。そのため、図７に示すような空隙１２ａが形成されることとなる。
【００５０】
同様に、この金属層１２−２の上に、上記と同様にして湾曲した結晶粒から成る金属層１２−３を形成することによって、金属層１２−２と金属層１２−３との界面にも空隙１２ａを形成することができる。以上のようにして、複数の空隙１２ａを有する下部電極層１２を形成することができる。
【００５１】
なお、以上の説明ではスパッタリング装置を例に説明したが、成膜する粒子が飛来する方向を変化させる手法を蒸着法に適用してもよい。
【符号の説明】
【００５２】
１：基板
２、１２：下部電極層
２ａ、１２ａ：空隙
１２−１、１２−２、１２−３：金属層
Ｐ：光電変換可能な半導体層 
４：第１の半導体層
５：第２の半導体層
６：上部電極層
１０：光電変換セル
１１、１１１：光電変換装置
【図１】
2016046455.tif 000003
【図２】
2016046455.tif 000004
【図３】
2016046455.tif 000005
【図４】
2016046455.tif 000006
【図５】
2016046455.tif 000007
【図６】
2016046455.tif 000008
【図７】
2016046455.tif 000009
【図８】
2016046455.tif 000010