(57)【要約】【課題】回路動作を安定化できるようにしつつＥＳＤエネルギーを引き抜くことを可能にした保護回路を提供する。【解決手段】カウンタ１２は、トランジスタ４に重畳されるノイズを検出し検出されるノイズの周期回数をカウントすることでノイズの周期性を判定する。制御回路１３は、カウンタ１２によりノイズに周期性が存在すると判定されると、オフ回路１０によりトランジスタ４をオフ動作させ、カウンタ１２によりノイズに周期性が存在しないと判定されると、オフ回路１０によるトランジスタ４のオフ動作を無効化する。【選択図】図１
2016082157.tif 000002
【特許請求の範囲】
【請求項１】
制御端子を備える第１トランジスタ（４、４０４）に重畳されるノイズを直接又は間接的に検出し当該ノイズの周期性を判定する周期性判定手段（１４、１１４、２１４、３１４、４１４）と、
前記第１トランジスタの制御端子に接続され前記第１トランジスタをオフ動作可能に構成されるオフ回路（１０、３１０）と、
前記周期性判定手段によりノイズに周期性が存在しないと判定されると前記オフ回路による前記第１トランジスタのオフ動作を無効化し、前記周期性判定手段によりノイズに周期性が存在すると判定されると前記オフ回路により前記第１トランジスタをオフ動作させる制御手段（１３、１１）と、を備えることを特徴とする保護回路。
【請求項２】
ノイズの周期回数をカウントするカウント手段（１２）を備え、
前記制御手段は、前記カウント手段によりカウントされたノイズの周期回数が所定回数以上に達したときに、前記ノイズに周期性が存在すると判定し前記第１トランジスタをオフ動作させることを特徴とする請求項１記載の保護回路。
【請求項３】
前記第１トランジスタに重畳される周期性ノイズに応じて生じる信号を電圧変換する電圧変換回路（１６）を備え、
前記制御手段は、前記電圧変換回路により電圧変換された信号に応じて前記オフ回路による前記第１トランジスタのオフ動作の有効／無効を切り替えることを特徴とする請求項１記載の保護回路。
【請求項４】
前記電圧変換回路は、前記第１トランジスタに重畳される周期性ノイズに応じて生じる電流をチャージするチャージ回路（１６）を備え、
前記制御手段は、前記チャージ回路によりチャージされる充電回数が所定回数以上に達したときに前記ノイズに周期性が存在すると判定し前記第１トランジスタをオフ動作させることを特徴とする請求項３記載の保護回路。
【請求項５】
前記周期性判定手段は、最初にノイズが検出された後の所定期間中のノイズの周期性を判定することを特徴とする請求項１記載の保護回路。
【請求項６】
前記第１トランジスタの前段に構成され当該第１トランジスタを通常駆動する主駆動部（３０３）を備え、
前記オフ回路（３１０）は、前記第１トランジスタをオフ動作させるときに前記第１トランジスタの制御端子から第１電流を流すように構成され、
前記オフ回路は、通常時に前記第１電流よりも少ない第２電流を流すように動作することにより、その少なくとも一部が前記主駆動部の少なくとも一部と共用化して構成されることを特徴とする請求項１〜５の何れか一項に記載の保護回路。
【請求項７】
前記オフ回路は、第２トランジスタ（１５、２８）を用いて構成されていることを特徴とする請求項１〜６の何れか一項に記載の保護回路。
【請求項８】
前記第２トランジスタは、その電流通電能力が前記第１トランジスタの電流通電能力よりも低いことを特徴とする請求項７記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路を保護する保護回路に関する。
【背景技術】
【０００２】
従来、負荷を駆動するためのトランジスタに駆動信号を印加する駆動回路が提供されている（例えば、特許文献１参照）。この特許文献１記載の技術によれば、トランジスタとなるＩＧＢＴのゲート電圧が当該コレクタゲート間の寄生容量を介して変動すると、ＩＧＢＴはこのゲート電圧の変動に応じて誤動作したり動作が不安定となったりする。ＩＧＢＴのゲート電圧の変動を抑制するため、ＩＧＢＴのゲート・ソース間に接続されたＭＯＳＦＥＴをオン駆動することでゲート電圧を安定化し回路誤動作を防いでいる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４６５０６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の技術を採用した場合、静電気放電（ＥＳＤ:Electro-Static Discharge）のような瞬間的に大きなノイズがＩＧＢＴのコレクタに印加されると、当該駆動回路に異常を生じてしまう虞がある。このようなノイズはＩＧＢＴをセルフターンオンさせることでグランドなどの放電用ノードに放電することが望ましい。しかし、ＩＧＢＴを強制的にオフするＭＯＳＦＥＴ（オフ回路相当）をオン制御している場合には、ＩＧＢＴは強制的にオフ制御されることになり、ＥＳＤエネルギーを引き抜くことができない。
【０００５】
本発明の目的は、回路動作を安定化できるようにしつつＥＳＤエネルギーを引き抜くことを可能にした保護回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明によれば、周期性判定手段は、第１トランジスタに重畳されるノイズを直接又は間接的に検出し検出されるノイズの周期性を判定する。オフ回路は、第１トランジスタの制御端子に接続され第１トランジスタをオフ動作可能になっている。制御手段は、周期性判定手段によりノイズに連続性が存在すると判定されると、オフ回路により第１トランジスタをオフ動作させ、周期性判定手段によりノイズに周期性が存在しないと判定されるとオフ回路によるトランジスタのオフ動作を無効化する。
【０００７】
このとき、周期性のない瞬間的なノイズが重畳した場合には、周期性判定手段によりノイズの周期性が存在すると判定されないため、制御手段は第１トランジスタをオフ回路により強制的にオフ動作させることはない。この結果、第１トランジスタがセルフターンオンすることでＥＳＤエネルギーを放電できる。
【０００８】
逆に、周期性のあるノイズが重畳した場合、周期性判定手段によりノイズの周期性が存在すると判定されるため、制御手段は第１トランジスタをオフ回路により強制的にオフ動作させる。このとき、第１トランジスタはオフ動作するため、回路動作を安定化できる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態について保護回路の構成例を概略的に示す構成図
【図２】各ノードの電圧変化を概略的に示すタイミングチャート
【図３】第２実施形態について保護回路の構成例を概略的に示す構成図
【図４】各ノードの電圧変化を概略的に示すタイミングチャート
【図５】第３実施形態について保護回路の構成例を概略的に示す構成図
【図６】各ノードの電圧変化を概略的に示すタイミングチャート
【図７】第４実施形態について保護回路の構成例を概略的に示す構成図
【図８】第５実施形態について保護回路の構成例を概略的に示す構成図
【発明を実施するための形態】
【００１０】
以下、ノイズによる誤作動、及び、サージ電圧から保護対象回路を保護する保護回路の幾つかの実施形態について図面を参照しながら説明する。各実施形態で同一又は類似部分については同一又は類似符号を付して必要に応じて説明を省略する。
【００１１】
（第１実施形態）
図１及び図２は第１実施形態の説明図を示す。この図１（ａ）に示す回路は、例えば車両用負荷（例えば誘導性負荷）となる負荷１を駆動するトランジスタ駆動回路２に適用した構成例を示している。
【００１２】
このトランジスタ駆動回路２は、入力端子に入力されるデジタル信号に応じて負荷１に電源電圧（ＶＢ：例えば１２Ｖ）を通電／非通電する。トランジスタ駆動回路２は、その入力側に定電流駆動型のインバータを備えた主駆動部３、及び、主駆動部３の出力端子に制御端子が接続された駆動用のスイッチング素子となるＮチャネル型のＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）４、を接続して構成される。
【００１３】
主駆動部３は、Ｐチャネル型のＭＯＳトランジスタ５及びＮチャネル型のＭＯＳトランジスタ６（以下、それぞれＰＭＯＳトランジスタ５、ＮＭＯＳトランジスタ６と称す）、ＮＭＯＳトランジスタ４を定電流駆動するための定電流源７、８を備える。ＰＭＯＳトランジスタ５及びＮＭＯＳトランジスタ６は、そのゲート（制御端子）が互いに共通接続され、この共通接続ノードが入力端子ＩＮに接続されている。ＰＭＯＳトランジスタ５のドレインは、定電流源７を通じて電源ＶＣＣ（第１電源線：例えば５Ｖ：＜ＶＢ）の端子に接続されており、ＰＭＯＳトランジスタ５がオンしているときに定電流源７はＰＭＯＳトランジスタ５のドレイン・ソースを通じてＮＭＯＳトランジスタ４のゲート（スイッチング素子の制御端子）に電流出力する。ＮＭＯＳトランジスタ６のドレインは、定電流源８を通じてグランド（第２電源線）の端子に接続されており、ＮＭＯＳトランジスタ６がオンしているときに定電流源８はＮＭＯＳトランジスタ６のドレイン・ソースを通じてＮＭＯＳトランジスタ４のゲート（スイッチング素子の制御端子）から電流を引く。
【００１４】
この動作を保護するため、保護回路９が設けられている。保護回路９は、オフ回路１０、比較回路１１、カウンタ１２、及び、制御回路１３を備える。比較回路１１は、例えばコンパレータにより構成されており、比較回路１１及びカウンタ１２が周期性判定手段１４を構成する。
【００１５】
オフ回路１０は、主にスイッチング素子をオフ制御するために設けられ、例えば図１（ｂ）に一例を示すように、Ｎチャネル型のＭＯＳトランジスタ１５を用いて構成される。オフ回路１０は、その入出力端子（ドレイン・ソース）が、ＮＭＯＳトランジスタ４のゲート・ソース間に接続されている。また、オフ回路１０は、その制御端子（ゲート）が制御回路１３に接続されている。ＮＭＯＳトランジスタ４のゲートには比較回路１１が接続されている。比較回路１１は、ＮＭＯＳトランジスタ４のゲートと所定のしきい値電圧Ｖrefとを比較し、この比較結果をカウンタ１２に出力する。カウンタ１２は、この比較結果を入力し、カウント結果に基づいて制御回路１３に指令信号を出力する。
【００１６】
制御回路１３は、入力端子ＩＮの入力データをそのイネーブル端子に入力すると共に、カウンタ１２のカウント結果を入力し、入力端子ＩＮの入力データが「Ｈ」であることを条件として、カウンタ１２からオフ指令信号を入力すると、オフ回路１０にオフ制御信号を出力する。逆に、入力端子ＩＮの入力データが「Ｌ」であるときには、カウンタ１２からの信号入力を無視し、オフ回路１０にはオフ制御信号を出力せず、オフ回路１０を動作させないようにする。
【００１７】
オフ回路１０が、例えばＮＭＯＳトランジスタ１５により構成されている場合、このＮＭＯＳトランジスタ１５はそのゲート幅が駆動用のＮＭＯＳトランジスタ４のゲート幅よりも比較的小さなトランジスタにより構成され、オフ回路１０を構成するＮＭＯＳトランジスタ１５は駆動用のＮＭＯＳトランジスタ４より電流通電能力の低いものが採用されている。また、ＮＭＯＳトランジスタ１５は、そのオン時（所謂フルオン時）の通電電流値が定電流源８の電流値より大きく設定されている。
【００１８】
上記構成の作用について、図２をも参照しながら説明する。図２に各ノードの信号（電圧）を概略的に示す。ここでは、例えば周期性ノイズとして正弦波ノイズが出力端子ＯＵＴに重畳した場合の各ノードの波形を示している。
【００１９】
通常時には、オフ回路１０は無効化状態とされている。オフ回路１０が無効化されていると、ＮＭＯＳトランジスタ４のゲート・ソース間を開放する。入力端子ＩＮに入力されるデジタル信号は、与えられる駆動信号に応じて「Ｈ」、「Ｌ」に変化する。すると、主駆動部３は、この入力デジタル信号を反転し、ＮＭＯＳトランジスタ４のゲートにその反転信号を印加する。入力デジタル信号が「Ｌ」のとき、ＰＭＯＳトランジスタ５がオンすると共にＮＭＯＳトランジスタ６がオフする。ＮＭＯＳトランジスタ６のゲートには、定電流源７から電流が注入されることで、ＮＭＯＳトランジスタ４をオンさせる。これにより負荷１に電流を通電できる。制御回路１３は、入力端子ＩＮの入力データが「Ｌ」であるときには、カウンタ１２からの信号入力を無視し、オフ回路１０にはオフ制御信号を出力せず、オフ回路１０を動作させないようにする。
【００２０】
逆に、入力デジタル信号が「Ｈ」のとき、ＰＭＯＳトランジスタ５がオフすると共にＮＭＯＳトランジスタ６がオンする。すると、定電流源８は、ＮＭＯＳトランジスタ４のゲートから電流を引くことで、ＮＭＯＳトランジスタ４をオフさせる。これにより負荷１への通電を停止できる。
【００２１】
さて、ここで、入力デジタル信号が「Ｈ」であり、且つ、周期性ノイズ（例えば、最大振幅２０Ｖ程度）が負荷１の接続端子（出力端子ＯＵＴ）に印加される場合について説明する。入力デジタル信号が「Ｈ」になっていると、主駆動部３は、この入力デジタル信号を反転し、「Ｌ」を出力する。この間、定電流源８はＮＭＯＳトランジスタ６を通じてＮＭＯＳトランジスタ４のゲートから電流をグランドに引く。
【００２２】
このとき、周期性ノイズが出力端子ＯＵＴに大振幅で印加されると、ＮＭＯＳトランジスタ４のドレインゲート間に容量性カップリングを生じ、周期性ノイズがＮＭＯＳトランジスタ４のゲートにも同様に生じる。このとき、出力のＮＭＯＳトランジスタ４のゲート容量が高く、定電流源８が電流を引く能力の低い場合には、ＮＭＯＳトランジスタ４が周期性ノイズに応じて周期的にオンしてしまう虞があり、誤動作してしまう虞がある。そこで、本実施形態の構成では、比較回路１１が、この周期性ノイズに起因して生じるＮＭＯＳトランジスタ４のゲート電圧をしきい値電圧Ｖrefと比較し、しきい値電圧Ｖrefを超えるか否かを判定し、カウンタ１２が、ＮＭＯＳトランジスタ４のゲート電圧がしきい値電圧Ｖrefを超えた回数をカウントする。
【００２３】
この結果、カウンタ１２のカウント回数が所定回数（２以上：例えば４）以上のとき、制御回路１３は、オフ回路１０にオフ制御信号を出力することで、オフ回路１０が強制的にＮＭＯＳトランジスタ４をオフさせる。オフ回路１０が、例えばＮＭＯＳトランジスタ１５により構成されている場合、制御回路１３は、ＮＭＯＳトランジスタ１５をオンさせることでＮＭＯＳトランジスタ４のゲート・ソース間を短絡させる（図２のタイミングＡ１参照）。すると、ＮＭＯＳトランジスタ４のゲート電圧は「Ｌ」（＝０Ｖ）に固定されることになり、周期性ノイズによる誤動作の影響を防止することができる。
【００２４】
また、静電気放電（ＥＳＤ:Electro-Static Discharge）ノイズが、負荷１の接続端子（出力端子ＯＵＴ）に印加される場合について説明する。この静電気放電ノイズ（例えば数十Ｖ超）は、前述の周期性ノイズの振幅（例えば２０Ｖ）よりも高い電圧のものを想定している。
【００２５】
何らかの影響に応じて、静電気放電ノイズが出力端子ＯＵＴに印加されると、この大きな静電気がドレインゲート間にカップリングしＮＭＯＳトランジスタ４のゲートに印加されることになる。このような場合には、静電気ノイズは大きなパルス状の電圧が少数（例えば１回のみ）与えられるだけである。このため、カウンタ１２は少数（例えば１回）カウントするものの、複数以上に予め設定された所定回数以上とはならないため、カウンタ１２はオフ指令信号を制御回路１３に出力することはない。したがって、オフ回路１０は、駆動用のＮＭＯＳトランジスタ４を強制的にオフさせることがない。この結果、静電気放電ノイズがパルス状に出力端子に印加されると、駆動用のＮＭＯＳトランジスタ４のゲート電圧はカップリングすることに応じて上昇し、ＮＭＯＳトランジスタ４はセルフターンオンする。これにより、主に駆動用のＮＭＯＳトランジスタ４のドレイン・ソース間を通じて静電気放電ノイズをグランドに逃がすことができる。
【００２６】
第１実施形態によれば、ノイズに周期性が存在しないと判定されるとオフ回路１０によるＮＭＯＳトランジスタ４のオフ動作を無効化し、ノイズに周期性が存在すると判定されるとオフ回路１０によりＮＭＯＳトランジスタ４をオフ動作させてオフ動作を有効化する。このため、回路動作を安定化できるようにしつつＥＳＤエネルギーを引き抜くことが可能になる。
【００２７】
カウンタ１２がノイズの周期回数をカウントし、この周期回数が所定回数以上に達したときにノイズに周期性が存在すると判定する。このため、簡易な回路を用いてノイズの周期性を判定できる。
【００２８】
（第２実施形態）
図３及び図４は第２実施形態の説明図を示す。第１実施形態では、比較回路１１がＮＭＯＳトランジスタ４のゲート電圧をそのまましきい値電圧Ｖrefと比較する形態を示したが、本実施形態では、保護回路１０９は、周期性ノイズに応じて生じる信号に基づいてＮＭＯＳトランジスタ４のゲート電圧を順次チャージ回路１６にチャージし、この充電回数が所定回数以上に達したときにＮＭＯＳトランジスタ４をオフ動作させる形態を示す。
【００２９】
図３に示すように、比較回路１１の前段にはチャージ回路１６が構成される。このチャージ回路１６は、抵抗１７、１８、ダイオード１９及びコンデンサ２０を組み合わせて構成され、ＮＭＯＳトランジスタ４のゲートに接続されている。その他の構成は、第１実施形態の構成と同様であるため説明を省略する。なお、チャージ回路１６及び比較回路１１は周期性判定手段１１４を構成する。
【００３０】
ＮＭＯＳトランジスタ４のゲート電圧が、印加された周期性ノイズに伴って上昇すると、これに応じた電流がダイオード１９の順方向に通電されコンデンサ２０に充電される。図４に示すように、コンデンサ２０の充電電圧はこの周期性ノイズが少数（例えば１回）入力されただけではしきい値電圧Ｖrefに達しないように、抵抗１７、１８の抵抗値、及び、コンデンサ２０の容量値が予め調整されている。したがって、周期性ノイズが所定以上入力され、チャージ回路１６の充電回数が所定回数以上とならない限り、コンデンサ２０の充電電圧がしきい値電圧Ｖrefには達しない。
【００３１】
周期性ノイズが所定以上入力され、チャージ回路１６への充電回数が所定回数以上となると、コンデンサ２０の充電電圧がしきい値電圧Ｖrefに達する。比較回路１１は、このコンデンサ２０の充電電圧がしきい値電圧Ｖrefに達すると、制御回路１３にオフ指令信号を出力する。すると、制御回路１３は、オフ回路１０によりＮＭＯＳトランジスタ４を強制的にオフさせる。オフ回路１０が例えばＮＭＯＳトランジスタ１５により構成されている場合、制御回路１３はＮＭＯＳトランジスタ１５をオンさせることでＮＭＯＳトランジスタ４のゲート・ソース間を短絡させる（図４のタイミングＡ２参照）。すると、ＮＭＯＳトランジスタ４のゲート電圧は「Ｌ」（＝０Ｖ）に固定されることになり、周期性ノイズによる誤動作の影響を防止することができ、回路動作の安定性を保持できる。
【００３２】
また、静電気放電ノイズ（＞周期性ノイズ）が、負荷１の接続端子（出力端子ＯＵＴ）に印加された場合、この大きな静電気がＮＭＯＳトランジスタ４のドレインゲート間にカップリングしゲートに印加される。このような場合、静電気放電ノイズとしては、大きなパルス状の電圧が少数（例えば１回のみ）与えられるだけである。このため、チャージ回路１６は、少数回（例えば１回のみ）チャージされるもののチャージ電圧Ｖ１が所定のしきい値電圧Ｖref以上とはならない。このため、比較回路１１は、オフ指令信号を制御回路１３に出力することはない。したがって、オフ回路１０は、駆動用のＮＭＯＳトランジスタ４を強制的にオフさせることがない。この結果、静電気放電ノイズがパルス状に出力端子に印加されると、駆動用のＮＭＯＳトランジスタ４はドレインゲート間がカップリングすることに応じてゲート電圧が上昇し、ＮＭＯＳトランジスタ４はセルフターンオンする。これにより、主に駆動用のＮＭＯＳトランジスタ４のドレイン・ソース間を通じて静電気放電ノイズをグランドに逃がすことができる。このように第２実施形態においても第１実施形態と同様の作用効果を奏する。
【００３３】
本実施形態によれば、チャージ回路１６は、周期性ノイズに応じて生じる電流をチャージし、チャージ回路１６によりチャージされる充電回数が所定回数以上に達したときにノイズに周期性が存在すると判定する。このため、簡単な回路を用いてノイズの周期性を判定できる。
【００３４】
（第３実施形態）
図５及び図６は第３実施形態の説明図を示す。本実施形態では、周期性判定手段が最初にノイズが検出された後の所定期間中のノイズの周期性を判定する形態を示す。この第３実施形態が第１実施形態と異なるところは、保護回路２０９が、カウンタ１２に代えて期間判定部２１、クロック回路２２を備えているところにある。
【００３５】
比較回路１１は、ＮＭＯＳトランジスタ４のゲート電圧がしきい値電圧Ｖref以上となるか否かを判定し、この比較結果を期間判定部２１に出力する。期間判定部２１は、クロック回路２２からクロック信号を入力すると共に、比較回路１１の比較結果を入力し、これらに基づいて周期性ノイズが印加され続けているか否かを判定する（図６参照）。比較回路１１及び期間判定部２１は周期性判定手段２１４を構成する。
【００３６】
クロック回路２２は、例えば想定される周期性ノイズの周期より大幅に短く予め設定された所定周期のクロック信号を期間判定部２１に出力し、期間判定部２１はこのクロック信号のパルスをカウントすることで時間を計測する。特に、期間判定部２１は、ＮＭＯＳトランジスタ４のゲート電圧Ｖｇが、最初にしきい値電圧Ｖref以上となるタイミングから時間計測を開始し、この開始タイミングから所定期間（例えば、数マイクロ秒）の間、比較回路１１の比較結果をクロック信号の入力タイミングにおいて参照し続ける。
【００３７】
そして、期間判定部２１は、比較回路１１の比較結果を参照し、周期性ノイズを発生していると判定したときに、制御回路１３にオフ指令信号を出力する。すると、制御回路１３は、オフ回路１０によりＮＭＯＳトランジスタ４を強制的にオフさせる（図６のタイミングＡ３参照）。この結果、ＮＭＯＳトランジスタ４のゲート電圧は「Ｌ」（＝０Ｖ）に固定されることになり、周期性ノイズによる誤動作の影響を防止することができる。
【００３８】
また、静電気放電（ＥＳＤ:Electro-Static Discharge）ノイズが、負荷１の接続端子（出力端子ＯＵＴ）に印加された場合、この大きな静電気がＮＭＯＳトランジスタ４のドレインゲート間にカップリングし、当該ＮＭＯＳトランジスタ４のゲートに印加されることになる。このような場合、静電気ノイズは大きなパルス状の電圧が少ない回数（例えば１回）与えられるだけである。このため、比較回路１１の比較結果となるチャージ電圧Ｖ１はパルス状に少ない回数（例えば１回）上昇するだけであり、期間判定部２１は、この比較回路１１の比較結果を参照したとしても周期的に電圧が電源ＶＣＣに上昇しているとは判定しない。これにより、期間判定部２１は、オフ指令信号を制御回路１３に出力することはなく、オフ回路１０が駆動用のＮＭＯＳトランジスタ４を強制的にオフさせることがない。この結果、静電気放電ノイズがインパルス状に出力端子ＯＵＴに印加されると、駆動用のＮＭＯＳトランジスタ４のゲート電圧はカップリングすることに応じて上昇し、ＮＭＯＳトランジスタ４はオンする。これにより、主に駆動用のＮＭＯＳトランジスタ４のドレイン・ソース間を通じて静電気放電ノイズをグランドに逃がすことができる。
【００３９】
このように、第３実施形態においても第１、第２実施形態と同様の作用効果を奏する。また、最初にノイズが検出された後の所定期間中のノイズの周期性を判定し、この周期性の判定結果に応じて動作させているため、回路動作の信頼性を向上できる。
【００４０】
（第４実施形態）
図７は第４実施形態の説明図を示す。本実施形態では、オフ回路１０が主駆動部３０３の少なくとも一部と共用化して構成される形態を示す。
ＮＭＯＳトランジスタ４の前段には主駆動部３に替わる主駆動部３０３が構成されている。この主駆動部３０３は、概ね定電流駆動用のインバータを複数縦続接続して構成され、ＰＭＯＳトランジスタ２３〜２５、ＮＭＯＳトランジスタ２６〜２８、定電流源２９、３０、アナログスイッチ３１、及び、抵抗３２、を組み合わせて構成される。本実施形態では、定電流駆動用のインバータを複数縦続接続した形態を示すが、定電流駆動用のインバータを一段のみ用いて構成しても良い。また、保護回路３０９は、第２実施形態に示した保護回路１０９と同様の回路を用いた形態を示すが、他の保護回路９、２０９を適用できることは言うまでもない。
【００４１】
入力端子ＩＮにはＰＭＯＳトランジスタ２３及びＮＭＯＳトランジスタ２６のゲートが共通接続されており、これらのＰＭＯＳトランジスタ２３、ＮＭＯＳトランジスタ２６にはそれぞれ定電流源３０、２９が直列接続されている。ＰＭＯＳトランジスタ２３のドレイン・ソース間及び定電流源３０は電源ＶＣＣの端子−グランド間に直列接続され、ＮＭＯＳトランジスタ２６のドレイン・ソース間及び定電流源２９は電源ＶＣＣの端子−グランド間に直列接続されている。チャージ回路１６及び比較回路１１は周期性判定手段３１４を構成する。
【００４２】
ＰＭＯＳトランジスタ２３及び定電流源３０の共通接続点となる出力ノードＮ１には、カレントミラー接続されたＰＭＯＳトランジスタ２４及び２５のゲートが接続されている。ＮＭＯＳトランジスタ２６及び定電流源２９の共通接続点となる出力ノードＮ２には、カレントミラー接続されたＮＭＯＳトランジスタ２７及び２８のゲートが接続されている。出力ノードＮ２とＮＭＯＳトランジスタ２７のドレインとの間には、アナログスイッチ３１が介在して構成されている。このアナログスイッチ３１は、制御回路１３からオンオフ制御可能に構成されている。ＰＭＯＳトランジスタ２５及びＮＭＯＳトランジスタ２８のドレインは共通接続されており、この共通接続点はＮＭＯＳトランジスタ４のゲートに接続されている。また、ＮＭＯＳトランジスタ２７のドレイン・ソース間には、当該ＮＭＯＳトランジスタ２７のドレインの大きな蓄積電荷を逃がすための保護用の抵抗３２が接続されている。
【００４３】
本実施形態に係る主駆動部３０３の内部にはオフ回路３１０が設けられている。オフ回路３１０は、例えばアナログスイッチ３１、ＮＭＯＳトランジスタ２７及び２８により構成され、制御回路１３の制御信号に応じてＮＭＯＳトランジスタ４を強制的にオフ動作可能になっている。
【００４４】
制御回路１３は、入力端子ＩＮの入力データをそのイネーブル端子に入力すると共に、比較回路１１の比較結果を入力し、入力端子ＩＮの入力データが「Ｌ」であることを条件として、比較回路１１からオフ指令信号を入力するとオフ回路３１０を構成するアナログスイッチ３１をオフする。逆に、入力端子ＩＮの入力データが「Ｈ」であるときには、比較回路１１からの信号入力を無視し、オフ回路３１０にはオフ制御信号を出力せず、オフ回路３１０としての機能を働かせないようにする。その他の構成は、第２実施形態と同様であるため、第２実施形態の図３に用いた符号を図７に付してその説明を省略する。
【００４５】
上記構成の作用について説明する。通常時には、制御回路１３はアナログスイッチ３１をオンする。定電流源２９とＮＭＯＳトランジスタ２６の共通接続点となる出力ノードＮ２とＮＭＯＳトランジスタ２７のドレインとは電気的に導通接続されている。これにより、ＮＭＯＳトランジスタ２７及び２８はカレントミラー接続されることになり、ＮＭＯＳトランジスタ２７及び２８並びにＰＭＯＳトランジスタ２４及び２５が共にカレントミラー接続される回路形態となる。これらのＰＭＯＳトランジスタ２４及び２５並びにＮＭＯＳトランジスタ２７及び２８は定電流駆動の第２インバータとして動作する。この結果、オフ回路３１０は、ＮＭＯＳトランジスタ４を強制的にオフ動作させることはなく、オフ回路３１０としての本来の動作は無効化される。
【００４６】
入力端子ＩＮに入力されるデジタル信号は、与えられる駆動信号に応じて「Ｈ」、「Ｌ」に変化する。主駆動部３０３は、この入力デジタル信号を２回反転する。入力デジタル信号が「Ｈ」のとき、ＰＭＯＳトランジスタ２３がオフすると共にＮＭＯＳトランジスタ２６がオンする。このため、定電流源２９の供給電流は、ＮＭＯＳトランジスタ２６に流れるが、定電流源３０の供給電流はカレントミラー接続されたＰＭＯＳトランジスタ２４及び２５の電流を引く。これにより、出力側のＮＭＯＳトランジスタ４のゲートにＰＭＯＳトランジスタ２５を通じて電流が注入されることになり、ＮＭＯＳトランジスタ４のゲート電圧を上昇させることができ、ＮＭＯＳトランジスタ４をオンできる。これにより負荷１に電流を通電できる。制御回路１３は、入力端子ＩＮの入力データが「Ｈ」であるときには、比較回路１１からの信号入力を無視し、オフ回路３１０のアナログスイッチ３１をオンさせたままとして、オフ回路３１０の本来の動作を無効化する。
【００４７】
逆に、入力デジタル信号が「Ｌ」のとき、ＰＭＯＳトランジスタ２３がオンすると共にＮＭＯＳトランジスタ２６がオフする。このため、定電流源３０の供給電流はＰＭＯＳトランジスタ２３に流れるが、定電流源２９の供給電流はカレントミラー接続されたＮＭＯＳトランジスタ２７及び２８（オフ回路３１０兼用）に流れこむ。ＮＭＯＳトランジスタ２７は、ＮＭＯＳトランジスタ４のゲートの蓄積電荷を一定電流で放電することで、ＮＭＯＳトランジスタ４をオフさせる。これにより負荷１への通電を停止できる。
【００４８】
ここで、入力デジタル信号が「Ｌ」であり、且つ、周期性ノイズ（例えば、最大振幅２０Ｖ程度）が負荷１の接続端子（出力端子ＯＵＴ）に印加される場合について説明する。入力デジタル信号が「Ｌ」になっていると、主駆動部３０３は、この入力デジタル信号を２回反転し、ＮＭＯＳトランジスタ２８がＮＭＯＳトランジスタ４のゲートから電流をグランドに引く。
【００４９】
このとき、周期性ノイズが出力端子に大振幅で印加されると、ＮＭＯＳトランジスタ４のドレインゲート間に容量性カップリングを生じ、周期性ノイズがＮＭＯＳトランジスタ４のゲートにも同様に生じる。
【００５０】
チャージ回路１６は、この周期性ノイズに起因して生じるＮＭＯＳトランジスタ４のゲート電圧を充電し、比較回路１１が、このチャージ回路１６の充電電圧をしきい値電圧Ｖrefと比較してしきい値電圧Ｖref以上となるか否かを判定し、周期性ノイズに応じた充電回数が所定回数に達すると、制御回路１３は、この比較回路１１の比較結果に応じて、オフ回路３１０により強制的にＮＭＯＳトランジスタ４をオフ動作させる。制御回路１３がオフ回路３１０にＮＭＯＳトランジスタ４をオフ動作させるときには、アナログスイッチ３１をオフ制御する。アナログスイッチ３１がオフすると、定電流源２９の供給電流は、ＮＭＯＳトランジスタ２７に通電されることなくＮＭＯＳトランジスタ２８のゲートに直接注入されることになる。これにより、ＮＭＯＳトランジスタ２８を所謂フルオン状態で動作させることができる。すなわち、ＮＭＯＳトランジスタ２７及び２８が通常時にカレントミラー動作しているときには第２電流Ｉ２で通電させていると仮定すれば、ＮＭＯＳトランジスタ２８をフルオン状態で動作させオフ回路３１０として動作させるときには第１電流Ｉ１（＞Ｉ２）を通電できる。また、静電気放電ノイズが、負荷１の接続端子（出力端子ＯＵＴ）に印加される場合など、その他の動作は第２実施形態の動作と同様であるため、その説明を省略する。
【００５１】
以上説明したように、本実施形態によれば、オフ回路３１０は通常時に第１電流Ｉ１よりも少ない第２電流Ｉ２を流すように動作することにより主駆動部３０３の一部と共用化することができる。これにより、主駆動部３０３の機能とオフ回路３１０の機能を共用化して構成でき、回路規模の増大を極力抑制できる。
【００５２】
（第５実施形態）
図８は第５実施形態の説明図を示す。第５実施形態は、ＥＳＤ保護回路４０２に適用した形態を示す。ＥＳＤ保護回路４０２は、制御手段を兼ねる比較回路１１、オフ回路１０、放電トランジスタ４０４、チャージ回路１６（抵抗１７、１８、ダイオード１９、コンデンサ２０）、及び、抵抗３３を組み合わせて構成され、入力端子ＩＮに生じるノイズから保護対象回路３４を保護する回路である。保護対象回路３４は、通常時に入力端子ＩＮを通じて例えばＤＣ５Ｖが供給される回路であり、大電圧の静電気から保護されなければならない回路と想定する。チャージ回路１６及び比較回路１１は周期性判定手段４１４を構成する。
【００５３】
放電トランジスタ４０４は、例えばＮチャネル型のＭＯＳトランジスタにより構成され、入力端子ＩＮから保護対象回路３４に伸びる入力線に入力端子（ドレイン）を接続すると共に、出力端子（ソース）をグランドに接続して構成されている。この放電トランジスタ４０４の制御端子（ゲート）と基準端子（ソース）との間には抵抗３３が接続されている。オフ回路１０は、例えばＮチャネル型のＭＯＳトランジスタ１５により構成され、このＭＯＳトランジスタ１５のドレイン・ソース間が、抵抗３３と並列接続されている。ＭＯＳトランジスタ１５の電流通電能力は放電トランジスタ４０４の電流通電能力よりも低いものが採用されている。放電トランジスタ４０４の制御端子には、第２実施形態の図３に示した回路と同様の回路（チャージ回路１６、比較回路１１（周期性判定手段、制御手段））が構成されている。
【００５４】
上記構成の作用を説明する。通常時には、コンデンサ２０には通電されていないため、比較回路１１の比較結果は「Ｌ」と出力する。したがって、オフ回路１０を構成するＮＭＯＳトランジスタ１５はオフする。このとき、周期性ノイズが入力端子ＩＮに大振幅で印加されると、放電トランジスタ４０４のゲート・ソース間電圧が上昇し、周期性ノイズが放電トランジスタ４０４のゲートにも同様に生じる。第２実施形態の説明と同様に、チャージ回路１６は周期性ノイズに起因して生じる放電トランジスタ４０４のゲート電圧Ｖｇを充電し、このチャージ回路１６の充電電圧をしきい値電圧Ｖrefと比較してしきい値電圧Ｖrefを超えるか否かを判定し、周期性ノイズに応じた充電回数が所定回数に達すると、比較回路１１は、その比較結果として「Ｈ」をオフ回路１０（ＮＭＯＳトランジスタ１５のゲート）に出力し、このとき、オフ回路１０は放電トランジスタ４０４をオフ動作させる。すると、放電トランジスタ４０４が、静電気保護の目的以外で動作することを避けることができる。例えば、外部から入力端子ＩＮにＤＣ５Ｖが通常保護対象回路３４に供給されている場合、周期性ノイズ発生に伴い放電トランジスタ４０４がオンしてしまうと電流を引いてしまい、内部の保護対象回路３４にＤＣ５Ｖが供給されなくなってしまう虞がある。しかし、放電トランジスタ４０４は静電気保護の目的以外で動作しないため、入力端子ＩＮから内部の保護対象回路３４にＤＣ５Ｖを供給し続けることができる。
【００５５】
また、静電気放電ノイズが入力端子ＩＮに印加された場合、この大きな静電気が放電トランジスタ４０４のドレインゲート間にカップリングしゲートに印加されることになる。このような場合、静電気放電ノイズは、大きなパルス状の電圧が少ない回数（例えば１回のみ）与えられるだけである。このため、チャージ回路１６は、少数回（例えば１回のみ）チャージされるもののチャージ電圧Ｖ１が所定のしきい値電圧Ｖrefを超えないため、比較回路１１は、比較結果として「Ｌ」を出力し続ける。したがって、オフ回路１０は、放電トランジスタ４０４を強制的にオフ動作させることがない。この結果、静電気放電ノイズが入力端子ＩＮに印加されると、放電トランジスタ４０４の制御端子の電圧はカップリングすることに応じて上昇し、放電トランジスタ４０４はセルフターンオンする。これにより、主に放電トランジスタ４０４の入出力端子（ドレイン・ソース）間を通じて静電気放電ノイズをグランドに逃がすことができる。
このように第５実施形態においても前述実施形態とほぼ同様の作用効果を奏する。
【００５６】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。以上、本発明の実施例を説明したが、回路構成や配置、サイズ、数値等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された範囲内で種々の変更が可能である。
【００５７】
負荷１は、誘導性の車両用負荷を適用した形態を示したが、これはソレノイド及びモータなどの負荷を適用できる。
ローサイド駆動の場合を説明したが、ハイサイド駆動の場合にも適用できる。各種回路を構成するトランジスタ（例えば、ＮＭＯＳトランジスタ４、放電トランジスタ４０４）がＭＯＳトランジスタにより構成されている形態を示したが、トランジスタの種類は限られない。
【００５８】
第１〜第４実施形態では、ＮＭＯＳトランジスタ４のドレイン（出力端子ＯＵＴ）に印加されるノイズを直接検出する形態を示したが、ＮＭＯＳトランジスタ４に例えば抵抗（図示せず）などが接続される場合には、当該抵抗などを介してノイズを間接的に検出する回路形態を適用しても良い。
【００５９】
また、第２実施形態の図３、第４実施形態の図７、第５実施形態の図８、では、チャージ回路１６を用いた形態を示したが、「電圧変換回路」としてはチャージ回路１６に限らず、周期性ノイズに応じて生じる信号を電圧変換可能な構成であれば良い。各実施形態の構成は適宜組み合わせて適用できる。
【００６０】
第１〜第３、第５実施形態では、オフ回路１０が、Ｎチャネル型のＭＯＳトランジスタ１５の一素子により構成された形態を示したが、これに代えて、他種類のトランジスタを適用したり、これらのトランジスタ１５に例えば抵抗、コンデンサなど他の素子を組み合わせて適用したりしても良い。第４実施形態では、オフ回路３１０を主駆動部３０３の少なくとも一部と共用化した形態を示したが、オフ回路の一部を主駆動部の少なくとも一部と共用化しても良い。
前述実施形態に示した回路形態に限られず、前述実施形態に係る内容と同一機能を奏すれば、他の回路トポロジの構成を適用しても良い。
【符号の説明】
【００６１】
図面中、１４、１１４、２１４、３１４、４１４は周期性判定手段、４、４０４はＮチャネル型のＭＯＳトランジスタ（第１トランジスタ）、１０、３１０はオフ回路、１１は比較回路（第５実施形態では制御手段）、１２はカウンタ（カウント手段）、１３は制御回路（第１〜第４実施形態では制御手段）、１５、２８はＮチャネル型のＭＯＳトランジスタ（第２トランジスタ）、１６はチャージ回路（電圧変換回路）、９、１０９、２０９、３０９、４０９は保護回路、３４は保護対象回路、３、３０３は主駆動部、を示す。
【図１】
2016082157.tif 000003
【図２】
2016082157.tif 000004
【図３】
2016082157.tif 000005
【図４】
2016082157.tif 000006
【図５】
2016082157.tif 000007
【図６】
2016082157.tif 000008
【図７】
2016082157.tif 000009
【図８】
2016082157.tif 000010