(57)【要約】      （修正有）【課題】スイッチング素子の絶縁ゲート信号伝達回路のフォトカプラの過電流検知保護機能を残したままで，の伝達遅れを短くする。【解決手段】パルストランス２の入出力にコンデンサ３，４を直列に接続し抵抗１１，１２を並列に接続したパルストランス回路１３とフォトカプラ１を並列に接続して，スイッチング素子１０のゲート電圧を生成する。【選択図】図１
2016005295.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング信号を絶縁伝達してスイッチング素子のゲート端子に所定電圧を印加する絶縁ゲート信号伝達回路において，
前記スイッチング信号に応じた電圧を絶縁出力するフォトカプラと，
入出力にコンデンサを直列に抵抗を並列に接続されたパルストランスで構成されて前記スイッチング信号を入力とするパルストランス回路と，
前記フォトカプラの出力と前記パルストランス回路の出力とを抵抗を介して入力した電圧に応じた電圧をゲート抵抗を介して前記スイッチング素子のゲート端子に印加する電圧バッファとを具備することを特徴とする絶縁ゲート信号伝達回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のゲート信号を絶縁して伝達する回路に関するものである。
【背景技術】
【０００２】
スイッチング信号を絶縁して所定電圧に増幅しスイッチング素子のゲート端子に印加する従来の回路を図２に示す。図２において，フォトカプラ１は入力したスイッチング信号Sを絶縁して所定電圧に増幅して出力する。電圧バッファ８は，フォトカプラ１の出力に応じた電圧をゲート抵抗９を介してスイッチング素子１０のゲート端子に印加する。以上により，スイッチング素子１０は，絶縁されたスイッチング信号Sに従ってオンオフ動作する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−０７４３７２号公報
【非特許文献】
【０００４】
【非特許文献１】「アバゴ・テクノロジー製ＡＣＰＬ−３６ＪＶ−０００Ｅ  データシート」、アバゴ・テクノロジー、２０１０年、６月１５日
【発明の概要】
【発明が解決しようとする課題】
【０００５】
フォトカプラは入出力間の信号の伝達遅延が数百ｎｓｅｃあるためスイッチング素子の動作がスイッチング信号通りとならないことが従来技術の課題である。例えば，図３のように同じスイッチング信号で並列に接続された２つのスイッチング素子を各々別のフォトカプラによる絶縁ゲート信号伝達回路において，フォトカプラ１とフォトカプラ２１の信号遅延時間が異なると，スイッチング素子１０と３０は同時にオンオフができなくなるので，その時間ずれに応じてスイッチング素子に流れる電流にアンバランスが生じて，片方のスイッチング素子に電流が集中してしまいスイッチング素子が破損してしまう恐れがある。
【０００６】
この問題を解決するために，特許文献１ではフォトカプラの代わりにパルストランスを用いている。非特許文献１に示されているフォトカプラは，スイッチング信号を絶縁伝達する手段の他に，スイッチング素子に流れる電流の過電流を検出する機能を併せ持っている。従って，特許文献１のようにフォトカプラを使用しなくなると過電流検知回路を別に用意する必要があり，回路が複雑になり高価となってしまう。
【課題を解決するための手段】
【０００７】
前記課題を解決するために本発明は、
スイッチング信号に応じた電圧を絶縁出力するフォトカプラと，
入出力にコンデンサを直列に抵抗を並列に接続されたパルストランスで構成されて前記スイッチング信号を入力とするパルストランス回路と，
前記フォトカプラの出力と前記パルストランス回路の出力とを抵抗を介して入力した電圧に応じた電圧を，ゲート抵抗を介して前記スイッチング素子のゲート端子に印加する電圧バッファとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明において，スイッチング信号の変化時にパルストランス回路の出力電圧が遅れることなく変化して電圧バッファを介してスイッチング素子のゲート端子電圧を変化させることができる。よって図３のように複数のスイッチング素子を並列に接続した回路に本発明を適用することで，それらのスイッチング素子のゲート端子電圧のずれを無くする事ができ，各スイッチング素子の電流バランスを保つことができる。
【０００９】
またスイッチング信号が変化しない状態では，スイッチング素子のゲート端子電圧はフォトカプラ出力電圧に依存するようになる。よってフォトカプラにスイッチング素子の過電流検知機能がある場合に該過電流を検知すると，スイッチング信号を変化させること無くフォトカプラの出力電圧がオフ方向に変化させることができるので，スイッチング素子をオフさせることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の絶縁ゲート信号伝達回路の説明図である。（実施例１）
【図２】従来の絶縁ゲート信号伝達回路の説明図である。
【図３】従来の２個の絶縁ゲート信号伝達回路を使ったスイッチング素子並列回路図である。
【図４】本発明の各部電圧波形例を表した図である。
【実施例１】
【００１１】
図１は、本発明の絶縁ゲート信号伝達回路の一例であり，図４は図１の各部電圧波形例を表した図である。以下に図１及び図４に基づいて説明する。
【００１２】
フォトカプラ１は入力したスイッチング信号Sを絶縁して所定電圧Ｖ５に増幅して出力する。その際のスイッチング信号Sとフォトカプラ１の出力電圧Ｖ５の一例を表したのが図４のSとＶ５の波形であり，スイッチング信号Sの立ち上がり時点でＶ５はｔｄｒの遅れがあり，立ち下がり時点でｔｄｆの遅れがある。
【００１３】
一方パルストランス回路１３は，パルストランス２の入力側にコンデンサ３を直列に接続し抵抗１１を並列に接続し，パルストランス２の出力側に抵抗１２を並列接続してコンデンサ４を直列に接続した構成となっている。パルストランス回路１３の入力側にスイッチング信号Sを接続すると，パルストランスの入力電圧波形Ｖ１と出力電圧波形Ｖ２とパルストランス回路の出力波形Ｖ３は，図４のようになる。
【００１４】
フォトカプラ１の出力は抵抗５を介して，パルストランス回路の出力は抵抗６を介して電圧バッファ８の入力に接続されていて，抵抗５の抵抗値に対して抵抗６の抵抗値が十分に小さいとすると，電圧バッファ８の入力電圧はパルストランス回路１３の出力電圧にほぼ依存することとなる。但し，時間の経過とともに徐々にコンデンサ４の充放電によりパルストランス回路１３の出力電圧Ｖ３はフォトカプラ１の出力電圧Ｖ５に一致する。
【００１５】
電圧バッファ８は，入力した電圧に応じた電圧をゲート抵抗９を介してスイッチング素子１０のゲート端子に印加する。以上により，スイッチング素子１０は，絶縁されたスイッチング信号Sに従って遅れることなくオンオフ動作する。
【００１６】
例えば，スイッチング素子１０がオン状態の時，スイッチング信号Sは５ＶでＶ５＝１５Ｖとし，スイッチング素子１０がオフ状態の時，スイッチング信号Sは０ＶでＶ５＝−１５Ｖとする。するとＳ＝０Ｖ時はコンデンサ４の電圧Ｖｃ２＝−１５Ｖとなっているので，Ｓ＝５Ｖに変化時にＶ３の電圧を１５Ｖより大きくするために，パルストランスの巻数比は１：８程度が望ましい。そうするとＳ＝５Ｖに変化時にＶ２＝４０Ｖとなり，Ｖ３＝２５Ｖとなる。抵抗５と抵抗６の抵抗値比を５：１とすると，この時点でＶ４は約１８Ｖとなり，遅れることなく電圧バッファ８を介して正のゲート電圧をスイッチング素子に印加することができる。なお，ツェナダイオード７は，電圧バッファ８の電源であるＰＶやＮＶ以上の電圧を電圧バッファ８に入力しないように制限する役割がある。
【００１７】
フォトカプラ１に過電流検出機能があり，スイッチング素子１０の過電流を検出すると，フォトカプラ１はスイッチング信号Sに関係なく出力電圧Ｖ５を負の電圧にする。すると，電圧バッファ８の入力電圧及びパルストランス回路１３の出力電圧Ｖ３やコンデンサ４の電位Ｖｃ２がＶ５まで徐々に変化して，スイッチング素子１０をオフすることができる。
【産業上の利用可能性】
【００１８】
本発明は，従来のフォトカプラによる絶縁ゲート信号伝達回路に並列にパルストランスによる回路を付加するだけなので，簡単にゲート信号の伝達遅れを非常に小さくすることができ，スイッチング素子の高精度な制御が可能となり，電圧型ＰＷＭインバータの正電位と負電位の短絡防止用のデッドタイムの設定にフォトカプラの伝達時間のばらつきを考慮する必要がなくなり，デッドタイムを短く設定できることから，電圧型ＰＷＭインバータの出力電圧を高精度に制御できるようになり，電圧型ＰＷＭインバータを用いた装置の性能向上を図ることができる。
【符号の説明】
【００１９】
１，２１              フォトカプラ
２                    パルストランス
３，４                コンデンサ
５，６，１１，１２    抵抗
７                    ツェナダイオード
８，２８              電圧バッファ
９，２９              ゲート抵抗
１０，３０            スイッチング素子
１３                  パルストランス回路
【図１】
2016005295.tif 000003
【図２】
2016005295.tif 000004
【図３】
2016005295.tif 000005
【図４】
2016005295.tif 000006