(57)【要約】 【課題】電流領域に関わらず損失を低減することが可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、主スイッチング回路と、少なくとも１つの副スイッチング回路と、スイッチ制御回路と、を備える。主スイッチング回路は、モーターに流す電流をスイッチング制御することにより、モーターを駆動する。副スイッチング回路は、主スイッチング回路に並列に接続され、当該副スイッチング回路が駆動された場合に電流の一部をモーターに供給する。スイッチ制御回路は、電流に応じて副スイッチング回路を駆動するか否か制御する。【選択図】図１
2016213989.tif 000002
【特許請求の範囲】
【請求項１】
モーターに流す電流をスイッチング制御することにより、前記モーターを駆動する主スイッチング回路と、
前記主スイッチング回路に並列に接続された少なくとも１つの副スイッチング回路であって、当該副スイッチング回路が駆動された場合に、前記電流の一部を前記モーターに供給する副スイッチング回路と、
前記電流に応じて前記副スイッチング回路を駆動するか否か制御するスイッチ制御回路と、
を備える半導体装置。
【請求項２】
それぞれ独立制御可能な複数の副スイッチング回路が、前記主スイッチング回路に並列に接続され、
前記スイッチ制御回路は、前記電流に対応して前記複数の副スイッチング回路を個別に駆動する、請求項１に記載の半導体装置。
【請求項３】
前記スイッチ制御回路は、前記電流を複数のしきい値と比較し、比較結果に基づいて、駆動する副スイッチング回路の数を制御する、請求項２に記載の半導体装置。
【請求項４】
前記主スイッチング回路が、少なくとも１つの主スイッチング素子を備え、
前記副スイッチング回路が、スイッチを介して前記主スイッチング素子に並列に接続された少なくとも１つの副スイッチング素子を備え、
前記スイッチ制御回路は、前記電流に応じて前記スイッチを制御することにより、前記副スイッチング回路を駆動するか否か制御する、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記主スイッチング素子は、前記主スイッチング回路に複数設けられており、
前記副スイッチング素子は、前記副スイッチング回路に複数設けられており、
前記複数の主スイッチング素子と前記複数の副スイッチング素子との間に、前記スイッチはそれぞれ設けられており、
前記スイッチ制御回路は、前記電流がしきい値を超えたときに全ての前記スイッチをオフ状態からオン状態に切り替える、請求項４に記載の半導体装置。
【請求項６】
前記主スイッチング素子がＭＯＳＦＥＴであり、
前記副スイッチング素子がＩＧＢＴである、請求項４または５に記載の半導体装置。
【請求項７】
モーターに流す電流をスイッチング制御することにより前記モーターを駆動する主スイッチング回路に、前記電流の一部を前記モーターに供給する少なくとも１つの副スイッチング回路を並列に接続し、前記電流に応じて前記副スイッチング回路を駆動するか否か制御する、モーター駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびモーター駆動方法に関する。
【背景技術】
【０００２】
スイッチング素子を用いてモーターに流す電流である負荷電流をスイッチング制御し、このスイッチング制御によってモーターを駆動する技術が知られている。例えば、ＭＯＳＦＥＴをスイッチング素子として用いる場合、モーターの駆動効率を向上させるためにはＭＯＳＦＥＴのスイッチング損失や導通損失を低減することが効果的である。具体的には、負荷電流が低い領域ではＭＯＳＦＥＴのスイッチング損失を低減することが効果的であり、負荷電流が高い領域ではＭＯＳＦＥＴの導通損失を低減することが効果的である。
【０００３】
ＭＯＳＦＥＴのスイッチング損失を低減する方法には、例えば、入力容量を小さくすることが挙げられる。一方、ＭＯＳＦＥＴの導通損失を低減する方法には、例えば、オン抵抗を小さくすることが挙げられる。しかし、入力容量とオン抵抗はトレードオフの関係がある。そのため、スイッチング損失および導通損失の両方を低減することは困難である。つまり、低電流領域および高電流領域の両方で損失を低減することは困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１３４８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、電流領域に関わらず損失を低減することが可能な半導体装置、およびモーター駆動方法を提供することである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、主スイッチング回路と、少なくとも１つの副スイッチング回路と、スイッチ制御回路と、を備える半導体装置が提供される。前記主スイッチング回路は、モーターに流す電流をスイッチング制御することにより、前記モーターを駆動する。前記副スイッチング回路は、前記主スイッチング回路に並列に接続され、前記副スイッチング回路が駆動された場合に、前記電流の一部を前記モーターに供給する。前記スイッチ制御回路は、前記電流に応じて前記副スイッチング回路を駆動するか否か制御する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体装置の概略的な回路構成を示すブロック図である。
【図２】第１の実施形態に係る半導体装置の効果を説明するためのグラフである。
【図３】第２の実施形態に係る半導体装置の概略的な回路構成を示すブロック図である。
【図４】第３の実施形態に係る半導体装置の概略的な回路構成を示すブロック図である。
【図５】第４の実施形態に係る半導体装置の概略的な回路構成を示すブロック図である。
【図６】ＩＧＢＴとＭＯＳＦＥＴの特性を比較したグラフである。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の概略的な回路構成を示すブロック図である。図１には、本実施形態に係る半導体装置１００だけでなく、モーター２００と電流検出回路３００も記載されている。このモーター２００は、本実施形態に係る半導体装置１００によって駆動される単相ブラシレスモーターであるが、他の種類の単相モーターであってもよい。電流検出回路３００は、モーター２００を流れる負荷電流を検出するための回路である。本実施形態では、電流検出回路３００は半導体装置１００に外付けされているが、半導体装置１００に内蔵されていてもよい。なお、電流検出回路３００の構成については後述する。
【００１０】
図１に示すように、本実施形態の半導体装置１００は、主スイッチング回路１０と、副スイッチング回路２０と、スイッチ制御回路３０と、駆動制御回路４０と、を備える。概略的には、主スイッチング回路１０は、負荷電流をスイッチング制御することにより、モーター２００を駆動する。副スイッチング回路２０は、主スイッチング回路１０に並列に接続されており、この副スイッチング回路２０が駆動された場合に負荷電流の一部がモーター２００に供給される。スイッチ制御回路３０は、負荷電流に応じて副スイッチング回路２０を駆動するか否か制御する。駆動制御回路４０は、主スイッチング回路１０および副スイッチング回路２０を駆動するための回路である。以下、各回路の構成について詳しく説明する。
【００１１】
（主スイッチング回路１０）
図１に示すように、主スイッチング回路１０は、主スイッチング素子１１〜１４と、主スイッチング素子１１〜１４の各々に並列に接続されたダイオード１５〜１８と、を備える。本実施形態では、主スイッチング素子１１〜１４はｎチャネル型のＭＯＳＦＥＴであり、ダイオード１５〜１８はＭＯＳＦＥＴに内蔵された、いわゆるボディダイオードである。
【００１２】
主スイッチング素子１１〜１４は、モーター駆動用の回路、いわゆるＨブリッジ回路を構成するように接続されている。具体的には、主スイッチング素子１１と主スイッチング素子１２とは直列に接続され、主スイッチング素子１１のソースおよび主スイッチング素子１２のドレインはモーター２００の一方の接続端子に接続されている。同様に、主スイッチング素子１３と主スイッチング素子１４は直列に接続され、主スイッチング素子１３のソースおよび主スイッチング素子１４のドレインはモーター２００の他方の接続端子に接続されている。主スイッチング素子１１〜１４のゲートは、駆動制御回路４０に接続されている。
【００１３】
（副スイッチング回路２０）
図１に示すように、副スイッチング回路２０は、副スイッチング素子２１〜２４と、副スイッチング素子２１〜２４の各々に並列に接続されたダイオード２５〜２８と、を備える。本実施形態では、副スイッチング素子２１〜２４は、主スイッチング素子１１〜１４と同じくｎチャネル型のＭＯＳＦＥＴであるが、これらのオン抵抗やスイッチング損失等の素子特性は主スイッチング素子１１〜１４と同じであってもよいし、異なっていてもよい。つまり、副スイッチング素子２１〜２４のサイズは、主スイッチング素子１１〜１４のサイズと同じであってもよいし、異なっていてもよい。また、本実施形態では、ダイオード２５〜２８は、ダイオード１５〜１８と同様にＭＯＳＦＥＴに内蔵されたボディダイオードである。
【００１４】
副スイッチング素子２１と副スイッチング素子２２とは直列に接続され、副スイッチング素子２１のソースおよび副スイッチング素子２２のドレインはモーター２００の一方の接続端子に接続されている。同様に、副スイッチング素子２３と副スイッチング素子２４は直列に接続され、副スイッチング素子２３のソースおよび副スイッチング素子２４のドレインはモーター２００の他方の接続端子に接続されている。副スイッチング素子２１〜２４のゲートは、スイッチ５１〜５４を介して制御回路４０に接続されている。
【００１５】
さらに、副スイッチング素子２１は、主スイッチング素子１１に並列に接続されている。同様に、副スイッチング素子２２〜２４も、主スイッチング素子１２〜１４にそれぞれ並列に接続されている。
【００１６】
（スイッチ制御回路３０および電流検出回路３００）
先に、電流検出回路３００について説明する。図１に示すように、電流検出回路３００は、抵抗Ｒ１〜Ｒ３と、オペアンプ６０と、を備える。抵抗Ｒ１は、電流検出用の抵抗であり、ローサイド側の主スイッチング素子１２、１４、２２、２４、のソースに直列に接続されている。また、抵抗Ｒ１の一端にはオペアンプ６０の−入力端子が接続され、抵抗Ｒ１の他端にはオペアンプ６０の＋入力端子が接続されている。オペアンプ６０の−入力端子は、抵抗Ｒ２を介して出力端子に接続されている。オペアンプ６０の＋入力端子は、抵抗Ｒ３を介して接地されている。このオペアンプ６０は、−入力端子と＋入力端子との間の電圧差を増幅した信号を出力端子から出力する。この電圧差は、モーター２００の負荷電流に対応している。つまり、オペアンプ６０は、モーター２００の負荷電流に対応する電流検出信号をスイッチ制御回路３０へ出力する。
【００１７】
次に、スイッチ制御回路３０について説明する。スイッチ制御回路３０は、上記の電流検出信号に基づいてスイッチ５１〜５４を制御する。具体的には、この電流検出信号に対応する負荷電流が予め設定されたしきい値以下である場合、スイッチ制御回路３０は全てのスイッチ５１〜５４をオフ状態に維持する。この場合、副スイッチング回路２０は駆動しないので、負荷電流は主スイッチング回路１０のみからモーター２００に供給される。
【００１８】
反対に、この電流検出信号に対応する負荷電流が上記しきい値を超えた場合、スイッチ制御回路３０は全てのスイッチ５１〜５４を同じようなタイミングでオフ状態からオン状態に切り替える。この場合、副スイッチング回路２０は駆動し、負荷電流の一部が副スイッチング回路２０からモーター２００へ供給される。換言すると、主スイッチング回路１０と副スイッチング回路２０とが同期駆動し、負荷電流が、主スイッチング回路１０および副スイッチング回路２０の各々からモーター２００へ供給される。
【００１９】
（駆動制御回路４０）
図１に示すように、駆動制御回路４０は、ＰＷＭ部４０ａと、プリドライバ回路４０ｂと、を備える。ＰＷＭ部４０ａは、ＰＷＭ信号を生成し、生成したＰＷＭ信号をプリドライバ回路４０ｂへ供給する。なお、このＰＷＭ部４０ａは、オペアンプ６０およびスイッチ制御回路３０とともにＭＣＵ（Micro Control Unit）を構成して１つのチップに設けられていてもよい。
【００２０】
プリドライバ回路４０ｂは、バッファ回路４１、４２と、反転回路４３、４４と、を備える。バッファ回路４１は、ＰＷＭ部４０ａから供給されたＰＷＭ信号を増幅し、増幅したＰＷＭ信号を主スイッチング素子１１のゲートに出力する。このとき、バッファ回路４１に接続されているスイッチ５１がオン状態の場合、バッファ回路４１で増幅されたＰＷＭ信号は副スイッチング素子２１のゲートにも出力される。
【００２１】
バッファ回路４２は、バッファ回路４１と同様に、ＰＷＭ部４０ａから供給されたＰＷＭ信号を増幅し、増幅したＰＷＭ信号を主スイッチング素子１３のゲートに出力する。このとき、バッファ回路４２に接続されているスイッチ５３がオン状態の場合、バッファ回路４２で増幅されたＰＷＭ信号はスイッチング素子２３のゲートにも出力される。
【００２２】
反転回路４３は、ＰＷＭ部４０ａから供給されたＰＷＭ信号を反転増幅し、反転増幅したＰＷＭ信号を主スイッチング素子１２のゲートに出力する。このとき、反転回路４３に接続されているスイッチ５２がオン状態の場合、反転回路４３で反転増幅されたＰＷＭ信号はスイッチング素子２２のゲートにも出力される。
【００２３】
反転回路４４は、反転回路４３と同様に、ＰＷＭ部４０ａから供給されたＰＷＭ信号を反転増幅し、反転増幅したＰＷＭ信号を主スイッチング素子１４のゲートに出力する。このとき、反転回路４４に接続されているスイッチ５４がオン状態の場合、反転回路４４で反転増幅されたＰＷＭ信号はスイッチング素子２４のゲートにも出力される。
【００２４】
プリドライバ回路４０ｂにおいて、バッファ回路４１から出力されるＰＷＭ信号の極性と、反転回路４３から出力されるＰＷＭ信号の極性とは相互に異なる。同様に、バッファ回路４２から出力されるＰＷＭ信号の極性と反転回路４４から出力されるＰＷＭ信号の極性も相互に異なる。そのため、主スイッチング素子１１と主スイッチング素子１２とが同時にオン状態となったり、主スイッチング素子１３と主スイッチング素子１４とが同時にオン状態となったりしない。これにより、主スイッチング回路１０に貫通電流が流れる短絡状態を回避できる。
【００２５】
なお、プリドライバ回路４０ｂでは、デッドタイムが設定されていてもよい。具体的には、バッファ回路４１または反転回路４３のいずれか一方の回路から出力されたＰＷＭ信号の極性がハイレベルからローレベルに切り替わった後、一定の時間が経過するまで他方の回路から出力されるＰＷＭ信号の極性をローレベルの状態に維持してもよい。同様に、バッファ回路４２または反転回路４４のいずれか一方の回路から出力されたＰＷＭ信号の極性がハイレベルからローレベルに切り替わった後、一定の時間が経過するまで他方の回路から出力されるＰＷＭ信号の極性をローレベルの状態に維持してもよい。これにより、例えば主スイッチング素子１１、１２のように同時にオンさせてはならないスイッチング素子同士のスイッチング時間を考慮したスイッチング制御が可能となる。その結果、主スイッチング回路１０の短絡状態をより確実に回避することが可能となる。
【００２６】
以下、本実施形態に係る半導体装置１００を用いたモーター２００の駆動動作について説明する。
【００２７】
まず、ＰＷＭ部４０ａが、ＰＷＭ信号を生成し、生成したＰＷＭ信号をプリドライバ回路４０ｂへ出力する。プリドライバ回路４０ｂでは、バッファ回路４１、４２がＰＷＭ部４０ａから出力されたＰＷＭ信号を増幅し、増幅したＰＷＭ信号を主スイッチング素子１１、１３へ出力する。また、反転回路４３、４４がＰＷＭ部４０ａから出力されたＰＷＭ信号を反転増幅し、反転増幅したＰＷＭ信号を主スイッチング素子１２、１４へ出力する。主スイッチング素子１１〜１４は、ＰＷＭ信号に基づいてスイッチング動作を行う。
【００２８】
主スイッチング素子１１〜１４のスイッチング動作によって、モーター２００には負荷電流が供給される。電流検出回路３００は、この負荷電流を検出し、検出した負荷電流に対応する電流検出信号をスイッチ制御回路３０へ出力する。
【００２９】
電流検出回路３００で検出された負荷電流がしきい値以下の場合、スイッチ制御回路３０は、全てのスイッチ５１〜５４をオフ状態に維持する。この場合、副スイッチング回路２０は駆動しないので、主スイッチング回路１０のみが駆動する。
【００３０】
その後、電流検出回路３００で検出された負荷電流がしきい値を超えた場合、スイッチ制御回路３０は、全てのスイッチ５１〜５４を同じタイミングでオフ状態からオン状態に切り替える。この場合、副スイッチング素子２１〜２４には、主スイッチング素子１１〜１４と同じＰＷＭ信号がプリドライバ回路４０ｂから入力される。そのため、副スイッチング素子２１〜２４は、主スイッチング素子１１〜１４と同じタイミングでスイッチング動作を行う。換言すると、副スイッチング回路２０は、主スイッチング回路１０と同期駆動する。
【００３１】
以下、図２を参照して、本実施形態に係る半導体装置１００の効果について説明する。図２は、本実施形態に係る半導体装置１００の効果を説明するためのグラフである。
【００３２】
図２において、横軸はモーターに流す負荷電流であり、縦軸はモーターの駆動効率である。この駆動効率は、モーターにおける出力電圧を入力電圧で除算した値である。また、線Ｌ１は本実施形態に係る半導体装置１００の特性を示す線であり、線Ｌ２は比較例に係る半導体装置の特性を示す線である。
【００３３】
本比較例に係る半導体装置には、副スイッチング回路２０とスイッチ制御回路３０とが設けられていない。つまり、本比較例に係る半導体装置では、負荷電流の大きさに関わらず主スイッチング回路の主スイッチング素子のみがスイッチング動作する。本比較例では、例えば、図２に示すように負荷電流の範囲が１Ａ〜６０Ａの場合、主スイッチング回路の主スイッチング素子は、６０Ａ定格のＭＯＳＦＥＴである。
【００３４】
一方、本実施形態に係る半導体装置１００では、例えば、負荷電流が３０Ａ以下の場合に主スイッチング回路１０のみが駆動し、負荷電流が３０Ａを超えた場合に主スイッチング回路１０と副スイッチング回路２０の両方が駆動する。つまり、主スイッチング回路１０の主スイッチング素子１１〜１４には、比較例のＭＯＳＦＥＴよりも電流定格が小さいＭＯＳＦＥＴを用いることができる。そのため、主スイッチング素子１１〜１４の入力容量を比較例のＭＯＳＦＥＴの入力容量よりも小さくすることが可能となる。換言すると、主スイッチング素子１１〜１４のスイッチング損失を、比較例のＭＯＳＦＥＴのスイッチング損失よりも小さくすることが可能となる。これにより、低電流領域におけるモーターの駆動効率を向上させることが可能となる。
【００３５】
また、負荷電流が３０Ａを超えている場合には、主スイッチング回路１０の主スイッチング素子１１〜１４と副スイッチング回路２０の副スイッチング素子２１〜２４とがスイッチング動作を行う。このとき、主スイッチング回路１０の主スイッチング素子１１〜１４と副スイッチング回路の副スイッチング素子２１〜２４とは並列に接続されているので、主スイッチング素子１１〜１４とのオン抵抗と副スイッチング回路の副スイッチング素子２１〜２４のオン抵抗とを合成した合成オン抵抗が半導体装置１００のオン抵抗となる。例えば、主スイッチング素子１１〜１４と副スイッチング素子２１〜２４との間でオン抵抗の特性が同じ場合、合成オン抵抗は半分になる。これにより、導通損失が低減するので大電流領域におけるモーターの駆動効率を向上させることが可能となる。
【００３６】
以上説明した、本実施形態に係る半導体装置１００では、低電流領域において主スイッチング回路１０のみが駆動する。主スイッチング素子１１〜１４の電流定格は比較例に比べて小さいため、スイッチング損失も比較例に比べて小さくすることができる。また、スイッチ制御回路３０が高電流領域で主スイッチング回路１０と副スイッチング回路２０の両方を駆動することによって、導通損失が低減する。したがって、本実施形態に係る半導体装置１００によれば、電流領域に関わらず損失を低減することが可能となる。
【００３７】
（第２の実施形態）
第２の実施形態に係る半導体装置について説明する。図３は、第２の実施形態に係る半導体装置１０１の概略的な構成を示す図である。上述した第１の実施形態に係る半導体装置１００と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
【００３８】
図３に示すように、本実施形態に係る半導体装置１０１は、３相のモーター２０１の駆動に適用している点で、第１の実施形態に係る半導体装置１００と異なる。なお、本実施形態では、モーター２０１は、３相ブラシレスモーターであるが、他の種類の３相モーターであってもよい。
【００３９】
本実施形態では、モーター２０１の各相に対応してモーター駆動装置１１１が設けられている。モーター駆動装置１１１は、半導体装置１０１と、電流検出回路３００とを備える。この電流検出回路３００の構成は、第１の実施形態と同様なので説明を省略し、以下に半導体装置１０１の構成を説明する。
【００４０】
図３に示すように、本実施形態に係る半導体装置１０１は、第１の実施形態に係る半導体装置１００と同様に、主スイッチング回路１０と、副スイッチング回路２０と、スイッチ制御回路３０と、駆動制御回路４０と、を備える。これらの回路の構成は、第１の実施形態と概ね同様であるが、主スイッチング回路１０はスイッチング素子１１、１２とダイオード１５、１６とで構成され、副スイッチング回路２０はスイッチング素子２１、２２とダイオード２５、２６とで構成され、プリドライバ回路４０ｂはバッファ回路４１と判定回路４３で構成されている。さらに、本実施形態に係る半導体装置１０１は、スイッチ５１、５２を備える。
【００４１】
以下、本実施形態に係る半導体装置１０１を用いたモーター２０１の駆動動作について説明する。
【００４２】
本実施形態においても第１の実施形態と同様に、電流検出回路３００で検出された負荷電流がしきい値以下の場合、スイッチ制御回路３０は、スイッチ５１、５２をオフ状態に維持する。そのため、ＰＷＭ部４０ａで生成されたＰＷＭ信号が、プリドライバ回路４０ｂを介して主スイッチング回路１０のみに入力される。そのため、入力容量が小さい主スイッチング素子１１、１２のみがスイッチング動作を行うので、スイッチング損失が低減する。
【００４３】
一方、電流検出回路３００で検出された負荷電流がしきい値を超えた場合、スイッチ制御回路３０は、スイッチ５１、５２を同じタイミングでオフ状態からオン状態に切り替える。そのため、ＰＷＭ部４０ａで生成されたＰＷＭ信号が、プリドライバ回路４０ｂを介して主スイッチング回路１０だけでなく副スイッチング回路２０にも入力される。これにより、主スイッチング回路１０の主スイッチング素子１１、１２と、これらに並列に接続された副スイッチング回路２０の主スイッチング素子２１、２２とがスイッチング動作を行うので、オン抵抗が小さくなり、導通損失が低減する。
【００４４】
以上説明した本実施形態に係る半導体装置１０１によれば、低電流領域において主スイッチング回路１０のみが駆動する。主スイッチング素子１１、１２の電流定格は比較例に比べて小さいため、スイッチング損失も比較例に比べて小さくすることができる。高電流領域では副スイッチング回路２０が駆動することにより導通損失が低減する。よって、３相モーターを駆動する場合にも、負荷電流の領域に関わらず損失を低減することが可能となる。
【００４５】
（第３の実施形態）
第３の実施形態に係る半導体装置について説明する。図４は、第３の実施形態に係る半導体装置１０２の概略的な構成を示す図である。上述した第１、２の実施形態に係る半導体装置と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
【００４６】
図４に示すように、本実施形態では、モーター２０１の各相に対応してモーター駆動装置１１２が設けられている。モーター駆動装置１１２は、半導体装置１０２と、電流検出回路３００とを備える。この半導体装置１０２は、複数の副スイッチング回路２０を備えている点で、第２の実施形態に係る半導体装置１０１と異なる。一方、この電流検出回路３００の構成は、第１の実施形態と同様である。
【００４７】
図４に示すように、本実施形態に係る半導体装置１０２は、主スイッチング回路１０と、複数の副スイッチング回路２０と、スイッチ制御回路３０と、駆動制御回路４０と、を備える。主スイッチング回路１０および駆動制御回路４０は、第１の実施形態と同様である。
【００４８】
複数の副スイッチング回路２０は、スイッチ制御回路３０によって、それぞれ独立して制御される。なお、各副スイッチング回路２０の構成は、第２の実施形態と同様である。
【００４９】
スイッチ制御回路３０は、電流検出回路３００で検出された負荷電流を複数のしきい値と比較し、比較結果に基づいて駆動する副スイッチング回路２０の数を決定し、決定した数に応じてスイッチ５１、５２をオフ状態からオン状態に切り替える。
【００５０】
以下、本実施形態に係る半導体装置１０２を用いたモーター２０１の駆動動作について説明する。
【００５１】
本実施形態では、電流検出回路３００で検出された負荷電流が複数のしきい値の中で最小の第１のしきい値以下の場合、スイッチ制御回路３０は、全てのスイッチ５１、５２をオフ状態にする。そのため、ＰＷＭ部４０ａで生成されたＰＷＭ信号が、プリドライバ回路４０ｂを介して主スイッチング回路１０のみに入力される。そのため、入力容量が比較的小さな主スイッチング素子１１〜１４のみがスイッチング動作を行うので、スイッチング損失が低減する。
【００５２】
一方、電流検出回路３００で検出された負荷電流が、上記第１のしきい値を超えている場合、スイッチ制御回路３０は、負荷電流を、第１のしきい値の次に小さい第２のしきい値と比較する。
【００５３】
負荷電流が第２のしきい値以下の場合、スイッチ制御回路３０は、１つの副スイッチング回路２０を駆動することを決定し、駆動する副スイッチング回路２０に接続されているスイッチ５１、５２をオフ状態からオン状態に切り替える。一方、負荷電流が第２のしきい値を超えている場合、スイッチ制御回路３０は、負荷電流を、第２のしきい値の次に小さい第３のしきい値と比較する。
【００５４】
負荷電流が第３のしきい値以下の場合、スイッチ制御回路３０は、２つの副スイッチング回路２０を駆動することを決定し、駆動する２つの副スイッチング回路２０にそれぞれ接続されているスイッチ５１、５２をオフ状態からオン状態に切り替える。一方、負荷電流が第３のしきい値を超えている場合、スイッチ制御回路３０は、負荷電流を、第３のしきい値の次に小さい第４のしきい値と比較する。これ以降、スイッチ制御回路３０は、同様に、電流検出回路３００で検出された負荷電流を、小さいしきい値から順番に比較することにより、駆動する副スイッチング回路２０の数が負荷電流に応じて増加していく。負荷電流が減少するときにも、同様に、スイッチ制御回路３０が電流検出回路３００で検出された負荷電流を小さいしきい値から順番に比較することにより、駆動する副スイッチング回路２０の数が負荷電流に応じて減少していく。
【００５５】
なお、本実施形態では、駆動させる副スイッチング回路２０の数が１つずつ増減しているが、駆動させる副スイッチング回路２０の増減数は、２つ以上であってもよい。
【００５６】
以上説明した本実施形態に係る半導体装置１０２では、それぞれ独立制御可能な複数の副スイッチング回路２０が設けられ、負荷電流に応じて駆動する副スイッチング回路２０の数が制御される。そのため、負荷電流の領域を細かく区切ってスイッチング制御できるので、第２の実施形態に比べて主スイッチング回路１０の主スイッチング素子１１〜１４のみがスイッチング動作する電流領域を小さくできる。その結果、入力容量がより小さなＭＯＳＦＥＴを主スイッチング素子１１〜１４に適用できるので、スイッチング損失をより低減することが可能となる。さらに、負荷電流に応じてスイッチング損失と導通損失とを最適化することによりトータルの損失を低減することが可能となる。
【００５７】
なお、本実施形態に係る半導体装置１０２を第１の実施形態に係る半導体装置１００に適用してもよい。具体的には、第１の実施形態に係る半導体装置１００が、複数の副スイッチング回路２０を備え、負荷電流に応じて駆動する副スイッチング回路２０の数を制御するように構成されていてもよい。このような構成によれば、単相モーターを駆動する場合にも、スイッチング損失をより低減することが可能となる。
【００５８】
（第４の実施形態）
第４の実施形態に係る半導体装置について説明する。図５は、第４の実施形態に係る半導体装置１０３の概略的な構成を示す図である。上述した第１〜３の実施形態に係る半導体装置と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
【００５９】
図５に示すように、本実施形態では、モーター２０１の各相に対応してモーター駆動装置１１３が設けられている。モーター駆動装置１１３は、半導体装置１０３と、電流検出回路３００とを備える。この半導体装置１０３は、副スイッチング回路２０ａを備えている点で、第２の実施形態に係る半導体装置１０１と異なる。一方、この電流検出回路３００の構成は、第１の実施形態と同様なので説明を省略する。
【００６０】
図５に示すように、本実施形態に係る半導体装置１０３は、主スイッチング回路１０と、副スイッチング回路２０ａと、スイッチ制御回路３０と、駆動制御回路４０と、を備える。副スイッチング回路２０ａ以外の回路は、第１の実施形態と同様なので説明を省略する。
【００６１】
副スイッチング回路２０ａは、副スイッチング素子２１ａと、この副スイッチング素子２１ａに直列に接続された副スイッチング素子２２ａとを備える。副スイッチング素子２１ａと副スイッチング素子２２ａは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。副スイッチング素子２１ａのエミッタおよび副スイッチング素子２２ａのコレクタはモーター２０１に接続されている。副スイッチング素子２１ａのゲートはスイッチ５１を介してバッファ回路４１に接続され、副スイッチング素子２２ａのゲートはスイッチ５２を介して反転回路４３に接続されている。
【００６２】
以下、本実施形態に係る半導体装置１０３を用いたモーター２０１の駆動動作について説明する。
【００６３】
本実施形態においても第２の実施形態と同様に、電流検出回路３００で検出された負荷電流がしきい値以下の場合、スイッチ制御回路３０は、全てのスイッチ５１、５２をオフ状態に維持する。そのため、ＰＷＭ部４０ａで生成されたＰＷＭ信号が、プリドライバ回路４０ｂを介して主スイッチング回路１０のみに入力される。そのため、主スイッチング素子１１、１２のみがスイッチング動作を行う。
【００６４】
一方、電流検出回路３００で検出された負荷電流がしきい値を超えた場合、スイッチ制御回路３０は、スイッチ５１、５２を同じタイミングでオフ状態からオン状態に切り替える。そのため、ＰＷＭ部４０ａで生成されたＰＷＭ信号が、プリドライバ回路４０ｂを介して主スイッチング回路１０だけでなく副スイッチング回路２０ａにも入力される。これにより、主スイッチング素子１１、１２と副スイッチング素子２１ａ、２２ａとがスイッチング動作を行う。
【００６５】
図６は、ＩＧＢＴとＭＯＳＦＥＴの特性を比較したグラフである。図６において、横軸はＭＯＳＦＥＴのドレイン-ソース間の電圧ＶＤＳｏｎまたはＩＧＢＴのコレクタ-エミッタ間の電圧ＶＣＥｓａｔである。縦軸はＭＯＳＦＥＴのドレイン電流ＩＤまたはＩＧＢＴのコレクタ電流ＩＣである。また、線Ｌ１１はＭＯＳＦＥＴの特性を示す線であり、線Ｌ１２はＩＧＢＴの特性を示す線である。
【００６６】
図６に示すように、高電流領域では電圧ＶＣＥｓａｔの方がＶＤＳｏｎよりも低い。つまり、高電流領域では、ＩＧＢＴの方がＭＯＳＦＥＴよりも導通損失が小さい。
【００６７】
したがって、本実施形態に係る半導体装置１０３によれば、副スイッチング回路２０の副スイッチング素子２１ａ、２２ａがＩＧＢＴで構成され、このＩＧＢＴが負荷電流の高い領域でスイッチング動作するように制御される。そのため、副スイッチング回路２０のスイッチング素子がＭＯＳＦＥＴで構成された第１〜第３の実施形態に係る半導体装置に比べて、高電流領域における導通損失をより低減することが可能となる。
【００６８】
また、本実施形態の半導体装置１０３によれば、ＩＧＢＴである副スイッチング素子２１ａ、２２ａがＭＯＳＦＥＴである主スイッチング素子１１、１２に並列に接続されている。そのため、ＭＯＳＦＥＴに内蔵されたボディダイオードを還流ダイオードとして利用できるので、新たに還流ダイオードを設ける必要がない。よって、還流ダイオードの配置スペースを省略できるので、装置の大型化を抑制することが可能となる。
【００６９】
なお、本実施形態に係る半導体装置１０３を第１の実施形態に係る半導体装置１００に適用してもよい。具体的には、第１の実施形態に係る半導体装置１００が、副スイッチング回路２０の代わりに副スイッチング回路２０ａを備えるように構成されていてもよい。このような構成によれば、単相モーターを駆動する場合にも、高電流領域における導通損失をより低減することが可能となる。
【００７０】
また、本実施形態に係る半導体装置１０３を第３の実施形態に係る半導体装置１０２に適用してもよい。具体的には、第３の実施形態に係る半導体装置１０２が、複数の副スイッチング回路２０ａを備えて構成されていてもよい。このような構成によれば、高電流領域における導通損失をより低減することが可能となる。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７２】
１０  主スイッチング回路
１１〜１４  主スイッチング素子
２０、２０ａ  副スイッチング回路
２１〜２４、２１ａ、２２ａ  副スイッチング素子
３０  スイッチ制御回路
５１〜５４  スイッチ
【図１】
2016213989.tif 000003
【図２】
2016213989.tif 000004
【図３】
2016213989.tif 000005
【図４】
2016213989.tif 000006
【図５】
2016213989.tif 000007
【図６】
2016213989.tif 000008