(57)【要約】【課題】酸化物半導体膜を有する半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる。【解決手段】第１の半導体と、絶縁体と、導電体と、を有し、第１の半導体は、絶縁体を介して導電体と重畳して配置される。上記第１の半導体は、第２の半導体を形成し、第２の半導体上に保護膜を形成し、保護膜を介して第２の半導体に酸素を添加した後に、保護膜を除去することによって形成される半導体装置であって、上記酸素の添加は、イオン注入法によって行う半導体装置である。【選択図】図１
2016146475.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体と、絶縁体と、導電体と、を有し、
前記第１の半導体は、前記絶縁体を介して前記導電体と重畳して配置され、
前記第１の半導体は、第２の半導体を形成し、前記第２の半導体上に保護膜を形成し、前記保護膜を介して前記第２の半導体に酸素を添加した後に、前記保護膜を除去することによって形成されることを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第２の半導体は、第３の半導体を島状に加工して形成されることを特徴とする半導体装置の作製方法。
【請求項３】
第１の半導体と、第２の半導体と、絶縁体と、導電体と、を有し、
前記第２の半導体は、前記絶縁体を介して前記導電体と重畳して配置され、
前記第２の半導体は、前記第１の半導体上に接して配置され、
前記第１の半導体は、第３の半導体を形成し、前記第３の半導体上に保護膜を形成し、前記保護膜を介して前記第３の半導体に酸素を添加した後に、前記保護膜を除去することによって形成されることを特徴とする半導体装置の作製方法。
【請求項４】
第１の半導体と、第２の半導体と、絶縁体と、導電体と、を有し、
前記第２の半導体は、前記絶縁体を介して前記導電体と重畳して配置され、
前記第１の半導体は、前記第２の半導体上に接して配置され、
前記第１の半導体は、第３の半導体を形成し、前記第３の半導体上に保護膜を形成し、前記保護膜を介して前記第３の半導体に酸素を添加した後に、前記保護膜を除去することによって形成されることを特徴とする半導体装置の作製方法。
【請求項５】
請求項３または請求項４において、
前記第３の半導体は、第４の半導体を島状に加工して形成されることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記酸素の添加は、イオン注入法によって行うことを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記保護膜は、アルカリ性の水溶液を用いて除去されることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記保護膜は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例えば、トランジスタおよび半導体装置の作製方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、撮像装置、電子機器の製造方法に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、撮像装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、作製方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。
【０００５】
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シリコンと、が使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００６】
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの開発が活発化している。
【０００７】
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子へ利用することが開示された（特許文献１参照。）。また、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示された（特許文献２参照。）。
【０００８】
２０１４年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタについて報告された（非特許文献１参照。）。ここでは、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を有するＩｎ−Ｇａ−Ｚｎ酸化物は、結晶粒界が明確に確認されないことが報告された。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６３−２３９１１７
【特許文献２】特表平１１−５０５３７７
【非特許文献】
【００１０】
【非特許文献１】Ｓ．  Ｙａｍａｚａｋｉ：  Ｔｈｅ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｔｒａｎｓａｃｔｉｏｎｓ，  ２０１４，  ｖｏｌ．６４（１０），  ｐｐ１５５−１６４
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の一態様は、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とする。または、サブスレッショルドスイング値の小さいトランジスタを提供することを課題の一とする。または、短チャネル効果の小さいトランジスタを提供することを課題の一とする。または、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、電気特性の優れたトランジスタを提供することを課題の一とする。または、信頼性の高いトランジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジスタを提供することを課題の一とする。
【００１２】
または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、該半導体装置を有する表示装置を提供することを課題の一とする。または、該表示装置を有する表示モジュールを提供することを課題の一とする。または、該半導体装置、該表示装置または該表示モジュールを有する電子機器を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、新規な表示装置を提供することを課題の一とする。または、新規な表示モジュールを提供することを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
本発明の一態様は、第１の半導体と、絶縁体と、導電体と、を有し、第１の半導体は、絶縁体を介して導電体と重畳して配置される。上記第１の半導体は、第２の半導体を形成し、第２の半導体上に保護膜を形成し、保護膜を介して第２の半導体に酸素を添加した後に、保護膜を除去することによって形成される半導体装置の作製方法である。
【００１５】
本発明の一態様は、上記第２の半導体は、第３の半導体を島状に加工して形成される半導体装置の作製方法である。
【００１６】
また、本発明の一態様は、第１の半導体と、第２の半導体と、絶縁体と、導電体と、を有し、第２の半導体は、絶縁体を介して導電体と重畳して配置され、第２の半導体は、第１の半導体上に接して配置される。上記第１の半導体は、第３の半導体を形成し、第３の半導体上に保護膜を形成し、保護膜を介して第３の半導体に酸素を添加した後に、保護膜を除去することによって形成される半導体装置の作製方法である。
【００１７】
また、本発明の一態様は、第１の半導体と、第２の半導体と、絶縁体と、導電体と、を有し、第２の半導体は、絶縁体を介して導電体と重畳して配置され、第１の半導体は、第２の半導体上に接して配置される。上記第１の半導体は、第３の半導体を形成し、第３の半導体上に保護膜を形成し、保護膜を介して第３の半導体に酸素を添加した後に、保護膜を除去することによって形成される半導体装置の作製方法である。
【００１８】
本発明の一態様は、上記第３の半導体は、第４の半導体を島状に加工して形成される半導体装置の作製方法である。
【００１９】
本発明の一態様は、上記酸素の添加は、イオン注入法によって行う半導体装置の作製方法である。
【００２０】
本発明の一態様は、上記保護膜は、アルカリ性の水溶液を用いて除去される半導体装置の作製方法である。
【００２１】
本発明の一態様は、上記保護膜は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有する半導体装置の作製方法である。
【発明の効果】
【００２２】
本発明の一態様により、安定した電気特性を有するトランジスタを提供することができる。または、ノーマリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、短チャネル効果の小さいトランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。または、電気特性の優れたトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。または、高い周波数特性を有するトランジスタを提供することができる。
【００２３】
または、該トランジスタを有する半導体装置を提供することができる。または、該半導体装置を有する表示装置を提供することができる。または、該表示装置を有する表示モジュールを提供することができる。または、該半導体装置、該表示装置または該表示モジュールを有する電子機器を提供することができる。または、新規な半導体装置を提供することができる。または、新規な表示装置を提供することができる。または、新規な表示モジュールを提供することができる。または、新規な電子機器を提供することができる。
【００２４】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様に係るトランジスタを説明する上面図および断面図。
【図２】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図３】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図４】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図５】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図６】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図７】本発明の一態様に係るトランジスタを説明する断面図。
【図８】本発明の一態様に係るトランジスタを説明する断面図。
【図９】本発明の一態様に係るバンド構造を説明する図。
【図１０】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図１１】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図１２】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図１３】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図１４】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図１５】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図１６】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図１７】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図１８】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図１９】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２０】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２１】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２２】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２３】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２４】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２５】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２６】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２７】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２８】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図２９】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図３０】本発明の一態様に係るトランジスタの作製方法を説明する上面図および断面図。
【図３１】本発明の一態様に係る半導体装置を示す回路図。
【図３２】本発明の一態様に係る半導体装置を示す断面図。
【図３３】本発明の一態様に係る半導体装置を示す断面図。
【図３４】本発明の一態様に係る半導体装置を示す断面図。
【図３５】本発明の一態様に係る記憶装置を示す回路図。
【図３６】本発明の一態様に係る半導体装置を示す断面図。
【図３７】本発明の一態様に係る半導体装置を示す断面図。
【図３８】本発明の一態様に係る半導体装置を示す断面図。
【図３９】本発明の一態様に係る半導体装置を示す平面図。
【図４０】本発明の一態様に係る半導体装置を示すブロック図。
【図４１】本発明の一態様に係る半導体装置を示す断面図。
【図４２】本発明の一態様に係る半導体装置を示す断面図。
【図４３】本発明の一態様に係る半導体装置を示す斜視図および断面図。
【図４４】本発明の一態様に係る半導体装置を示すブロック図。
【図４５】本発明の一態様に係る半導体装置を示す回路図。
【図４６】表示装置を説明するブロック図および回路図。
【図４７】タッチパネルの一例を示す斜視図。
【図４８】表示装置の一例を示す断面図。
【図４９】タッチセンサの一例を示す断面図。
【図５０】タッチパネルおよび表示装置の一例を示す断面図。
【図５１】タッチセンサのブロック図およびタイミングチャート図。
【図５２】タッチセンサの回路図。
【図５３】表示モジュールを説明する図。
【図５４】電子機器を説明する図。
【図５５】試料のＸＲＤ結果を説明する図。
【図５６】試料のＸＲＤ結果を説明する図。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２７】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００２８】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
【００２９】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３０】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３１】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３２】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【００３３】
なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３４】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３５】
チャネル幅とは、例えば、上面図において半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３６】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３７】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００３８】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００３９】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００４０】
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
【００４１】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４２】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４３】
なお、明細書において、半導体と記載する場合、酸化物半導体と読み替えることができる。半導体としては、シリコン、ゲルマニウムなどの第１４族半導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウム、酸化物半導体などの化合物半導体、カーボンナノチューブ、グラフェンおよび有機半導体などを用いることができる。
【００４４】
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
【００４５】
また、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
【００４６】
また、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【００４７】
また、明細書の中の文章や図面において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【００４８】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置である、トランジスタおよびその作製方法の一例について説明する。
【００４９】
＜トランジスタ１＞
図１に、本発明の一態様に係るトランジスタ１００を示す。図１（Ａ）は、トランジスタ１００の上面図、図１（Ｂ）は、図１（Ａ）における一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４に対応した断面図を示す。トランジスタ１００は、基板２０１と、導電体２０３と、絶縁体２０５と、半導体２１３ａ、半導体２１３ｂ、半導体２１３ｃと、導電体２１５ａと、導電体２１５ｂと、絶縁体２２３と、導電体２２５と、を有する。
【００５０】
なお、導電体２２５は、トランジスタ１００の第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電体２０３は、トランジスタ１００の第２のゲート電極（バックゲート電極ともいう。）としての機能を有する。また、導電体２１５ａおよび導電体２１５ｂは、トランジスタ１００のソース電極およびドレイン電極としての機能を有する。また、絶縁体２２３は、ゲート絶縁体としての機能を有する。
【００５１】
また、本実施の形態におけるトランジスタ１００は、バックゲート電極を有するトップゲート型のトランジスタを示しているが、これに限らない。例えば、バックゲート電極が無い構成としてもよい。またボトムゲート構造としてもよい。その場合、導電体２０３はフロントゲート電極として機能し、導電体２２５はバックゲート電極として機能する。また、導電体２２５が無い構成としてもよい。
【００５２】
図１に示すトランジスタ１００の作製方法について、図２乃至図６を用いて説明する。
【００５３】
図２（Ａ）、図３（Ａ）、図４（Ａ）、図５（Ａ）および図６（Ａ）は、本発明の一態様に係るトランジスタ１００の作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記されており、それに対応した断面図を図２（Ｂ）、図３（Ｂ）、図４（Ｂ）、図５（Ｂ）および図６（Ｂ）に示す。
【００５４】
まず、基板２０１を準備する。
【００５５】
基板２０１としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどを有する化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【００５６】
また、基板２０１として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板２０１に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板２０１として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板２０１が伸縮性を有してもよい。また、基板２０１は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板２０１の厚さは、例えば、５μｍ以上１０００μｍ以下、好ましくは１０μｍ以上７００μｍ以下、さらに好ましくは１５μｍ以上５００μｍ以下とする。基板２０１を薄くすると、半導体装置を軽量化することができる。また、基板２０１を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板２０１上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【００５７】
可とう性基板である基板２０１としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板２０１は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板２０１としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板２０１として好適である。
【００５８】
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法 などを用いて行うことができる。
【００５９】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【００６０】
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＴＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマによるダメージが生じない成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いないＴＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、ＴＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【００６１】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【００６２】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【００６３】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【００６４】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２０３を形成する。なお、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。
【００６５】
レジストは、対象物をエッチングなどによって加工した後で除去する。レジストの除去には、プラズマ処理または／およびウェットエッチングを用いる。なお、プラズマ処理としては、プラズマアッシングが好適である。レジストなどの除去が不十分な場合、０．００１ｖｏｌｕｍｅ％以上１ｖｏｌｕｍｅ％以下の濃度のフッ化水素酸または／およびオゾン水などによって取り残したレジストなどを除去しても構わない。
【００６６】
導電体２０３となる導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【００６７】
次に、絶縁体２０５を成膜する。絶縁体２０５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【００６８】
絶縁体２０５としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体２０５としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【００６９】
また、絶縁体２０５は過剰酸素を有する絶縁体であることが好ましい。また、絶縁体２０５は水素トラップを有する絶縁体であることが好ましい。
【００７０】
過剰酸素を有する絶縁体とは、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲で、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することがある絶縁体を示す。
【００７１】
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【００７２】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【００７３】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００７４】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
【００７５】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平６−２７５６９７号公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定する。
【００７６】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【００７７】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【００７８】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【００７９】
また、絶縁体２０５は、基板２０１からの不純物の拡散を防止する機能を有していてもよい。
【００８０】
次に、半導体２１３ａとなる半導体２０７を成膜する。半導体２１３ａとなる半導体２０７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが好ましい。なお、本明細書などにおいて、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）と呼ぶこともできる。
【００８１】
対向ターゲット式スパッタリング装置を用いて半導体を成膜することによって、半導体の成膜時におけるプラズマ損傷を低減できる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能となる。それにより、成膜された半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
【００８２】
次に、半導体２０７上に保護膜２０９を成膜する（図２参照。）。保護膜２０９の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【００８３】
また、保護膜２０９は、ウェットエッチングにより除去できることが好ましく、特にアルカリ性の水溶液を用いて除去できることが好ましい。アルカリ性の水溶液としては、例えばアンモニア過水（アンモニア、水、過酸化水素水の混合液）などがある。また、レジストの剥離液などを用いてもよい。保護膜２０９がアルカリ性の水溶液で除去できることによって、後の工程で保護膜２０９を除去する際に、下層の膜（ここでは半導体２０７）に対して、ダメージを与えずに行うことができる。
【００８４】
また、保護膜２０９の除去は、酸性の水溶液を用いて行ってもよい。酸性の水溶液としては、リン酸水溶液、またはリン酸と硝酸と酢酸を混合した混合溶液（混酸アルミ液ともいう。）などを用いればよい。また、レジストの剥離液などを用いてもよい。
【００８５】
保護膜２０９は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することが好ましい。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【００８６】
保護膜２０９は、例えば、酸化亜鉛、酸化ガリウム、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物などを用いると好ましい。または、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウム、チタンおよびタングステンを一種以上含む導電体を用いると好ましい。
【００８７】
また、保護膜２０９は、半導体２０７と同一の組成または材料により形成されてもよい。
【００８８】
次に、保護膜２０９を介して、半導体２０７に酸素を添加する。酸素の添加は、例えば、イオン注入法により、加速電圧を１ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。また、イオン注入法以外にも、イオンドーピング法、プラズマ処理法などを用いて酸素を添加してもよい。
【００８９】
また酸素の添加は、加熱しながら行ってもよい。添加された酸素は、加熱しながら添加することにより、被添加領域から酸素が拡散する。そのため、ムラなく酸素を添加することができる。また、偏りが小さくなるため、効率よく酸素を添加することができる。加熱する温度は、例えば、６０℃以上５００℃以下、好ましくは２５０℃以上４５０℃以下とするとよい。
【００９０】
また、添加される酸素は、酸素イオンとして添加されることが好ましい。また、酸素イオンのように単原子イオンに限定されない。例えば、Ｏ２イオン、Ｏ３イオン、ＣＯ２イオン、Ｎ２Ｏイオン、ＮＯ２イオン、ＮＯイオンなどの酸素を含む分子イオンであってもよい。分子イオンは単原子イオンと比べて質量が大きい。したがって、同じ加速電圧でイオン注入を行った場合、単原子イオンよりも分子イオンのほうが浅い領域に酸素が打ち込まれる。そのため、高い加速電圧でもイオンが深くまで注入されないため、多量の酸素を短時間で添加することができる。
【００９１】
このように、半導体２０７に酸素を添加することによって、例えば半導体２０７に酸化物半導体を用いた場合、半導体２０７中の酸素欠損を補償することができる。また、過剰酸素を有する半導体２０７とすることができ、例えば半導体２０７から他の膜などへ、酸素を拡散、供給することができる。
【００９２】
また、保護膜２０９を介して半導体２０７に酸素を添加することによって、保護膜２０９が無い場合と比べて、酸素添加による半導体２０７に与えられるダメージが抑制される。それによって、半導体２０７の結晶性が低下するのを抑制することができる。また、半導体２０７の結晶構造が変化するのを抑制することができる。
【００９３】
次に、保護膜２０９をウェットエッチングなどにより除去する。ウェットエッチングには、前述したようにアンモニア過水により行うことが好ましい。また、これに限られず、保護膜２０９の除去をドライエッチング装置などにより行ってもよい。また、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によって行ってもよい。
【００９４】
次に、半導体２１３ｂとなる半導体２１１を成膜する（図３参照。）。半導体２１３ｂとなる半導体２１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【００９５】
半導体の成膜は、対向ターゲット式スパッタリング装置を用いて半導体を成膜することによって、半導体の成膜時におけるプラズマ損傷を低減できるため好ましい。それにより、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能となる。それにより、成膜された半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
【００９６】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、半導体２１３ａとなる半導体２０７および半導体２１３ｂとなる半導体２１１の水素濃度を低減させることができる場合がある。また、半導体２１３ａとなる半導体２０７および半導体２１３ｂとなる半導体２１１の酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
【００９７】
次に、半導体２１３ｂとなる半導体２１１上にレジストなどを形成し、該レジストを用いて加工し、半導体２１３ｂおよび半導体２１３ａを形成する（図４参照。）。
【００９８】
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【００９９】
導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１００】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２１５ａおよび導電体２１５ｂを形成する（図５参照。）。
【０１０１】
ここで、例えば導電体２０３をゲート電極、絶縁体２０５をゲート絶縁体、導電体２１５ａをソース電極、導電体２１５ｂをドレイン電極とすれば、図５までで工程を完了し、ボトムゲート構造を有するトランジスタとしてもよい。
【０１０２】
次に、半導体２１７を成膜する。半導体２１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが好ましい。半導体２１７の成膜の前に、半導体２１３ａ、半導体２１３ｂ、導電体２１５ａおよび導電体２１５ｂの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いてエッチングすることができる。また、ウェットエッチングにより行ってもよい。その後、大気に暴露することなく連続で半導体２１７を成膜することにより、半導体２１３ａ、半導体２１３ｂ、導電体２１５ａおよび導電体２１５ｂと、半導体２１７と、の界面への不純物の混入を低減することができる。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性を付与することができる。
【０１０３】
対向ターゲット式スパッタリング装置を用いて半導体を成膜することによって、半導体の成膜時におけるプラズマ損傷を低減できる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能となる。それにより、成膜された半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
【０１０４】
次に、絶縁体２１９を成膜する。絶縁体２１９の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、半導体２１７の成膜と、絶縁体２１９の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
【０１０５】
絶縁体２１９としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体２１９としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１０６】
次に、導電体２２１を成膜する。導電体２２１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体２１９の成膜と、導電体２２１の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる（図６参照。）。
【０１０７】
導電体２２１としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１０８】
次に、導電体２２１上にレジストなどを形成し、該レジストを用いて加工し、導電体２２５を形成する。また、該レジストまたは導電体２２５を用いて絶縁体２１９を加工し、絶縁体２２３を形成する。また、該レジスト、導電体２２５または絶縁体２２３を用いて半導体２１７を加工し、半導体２１３ｃを形成する。半導体２１３ｃと絶縁体２２３と導電体２２５と、が上面から見たときに同様の形状となるが、本発明の一態様に係るトランジスタはこの形状に限定されるものではない。例えば、半導体２１３ｃと絶縁体２２３と導電体２２５とを別のレジストを用いて加工してもよい。例えば、絶縁体２２３を形成してから、導電体２２５となる導電体を成膜してもよいし、導電体２２５を形成した後で絶縁体２２３となる絶縁体上に別途レジストなどを形成してもよい。また、例えば、半導体２１３ｃが、隣接するトランジスタなどと繋がっていてもよい。
【０１０９】
また、導電体２２５を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
【０１１０】
次に、絶縁体を成膜してもよい。絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０１１１】
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０１１２】
絶縁体は、バリア層としての機能を有することが好ましい。絶縁体は、例えば、酸素または／および水素をブロックする機能を有する。また、絶縁体は、例えば、絶縁体２０５または絶縁体２２３よりも、酸素または／および水素をブロックする能力が高いほうが好ましい。
【０１１３】
以上の工程により、図１に示す本発明の一態様に係るトランジスタ１００を作製することができる。
【０１１４】
図１に示すトランジスタ１００のように、導電体２２５および導電体２０３の電界によって、半導体２１３ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体２１３ｂの全体（上面、下面および側面）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。
【０１１５】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体２１３ｂの側面にもチャネルが形成される。したがって、半導体２１３ｂが厚いほどチャネル形成領域は大きくなる。即ち、半導体２１３ｂが厚いほど、トランジスタのオン電流を高くすることができる。また、半導体２１３ｂは、例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する半導体２１３ｂとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体２１３ｂとすればよい。なお、チャネル形成領域が縮小していくと、半導体２１３ｂが薄いほうがトランジスタの電気特性が向上する場合もある。よって、半導体２１３ｂの厚さが１０ｎｍ未満であってもよい。
【０１１６】
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有する。
【０１１７】
なお、導電体２０３を形成しない構成としてもよい（図７（Ａ）参照。）。また、絶縁体２２３および半導体２１３ｃが導電体２２５から迫り出した形状としてもよい（図７（Ｂ）参照。）。また、絶縁体２１９および半導体２１７を加工しなくてもよい（図７（Ｃ）参照。）。また、Ａ１−Ａ２断面における導電体２０３の幅が、半導体２１３ｂよりも大きくてもよい（図８（Ａ）参照。）。また、導電体２０３と導電体２２５とが開口部を介して接していてもよい（図８（Ｂ）参照。）また、導電体２２５を設けなくてもよい（図８（Ｃ）参照。）。
【０１１８】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０１１９】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０１２０】
＜半導体＞
本実施の形態で示したように、半導体２１３ｂの上下に半導体２１３ａおよび半導体２１３ｃを配置することで、トランジスタの電気特性を向上させることができる場合がある。
【０１２１】
半導体２１３ｂは、例えば、インジウムを含む酸化物半導体である。半導体２１３ｂは、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体２１３ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体２１３ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
【０１２２】
ただし、半導体２１３ｂは、インジウムを含む酸化物半導体に限定されない。半導体２１３ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【０１２３】
半導体２１３ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体２１３ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０１２４】
例えば、半導体２１３ａおよび半導体２１３ｃは、半導体２１３ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体２１３ｂを構成する酸素以外の元素一種以上、または二種以上から半導体２１３ａおよび半導体２１３ｃが構成されるため、半導体２１３ａと半導体２１３ｂとの界面、および半導体２１３ｂと半導体２１３ｃとの界面において、欠陥準位が形成されにくい。
【０１２５】
半導体２１３ａ、半導体２１３ｂおよび半導体２１３ｃは、少なくともインジウムを含むと好ましい。なお、半導体２１３ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。また、半導体２１３ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体２１３ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体２１３ｃは、半導体２１３ａと同種の酸化物を用いても構わない。ただし、半導体２１３ａまたは／および半導体２１３ｃがインジウムを含まなくても構わない場合がある。例えば、半導体２１３ａまたは／および半導体２１３ｃが酸化ガリウムであっても構わない。なお、半導体２１３ａ、半導体２１３ｂおよび半導体２１３ｃに含まれる各元素の原子数が、簡単な整数比にならなくても構わない。
【０１２６】
半導体２１３ｂは、半導体２１３ａおよび半導体２１３ｃよりも電子親和力の大きい酸化物を用いる。例えば、半導体２１３ｂとして、半導体２１３ａおよび半導体２１３ｃより電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端と、のエネルギー差である。
【０１２７】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体２１３ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０１２８】
このように、半導体２１３ｂの上下に半導体２１３ａおよび半導体２１３ｃを配置したトランジスタにおいて、ゲート電圧を印加すると、半導体２１３ａ、半導体２１３ｂ、半導体２１３ｃのうち、電子親和力の大きい半導体２１３ｂにチャネルが形成される。
【０１２９】
ここで、半導体２１３ａと半導体２１３ｂとの間には、半導体２１３ａと半導体２１３ｂとの混合領域を有する場合がある。また、半導体２１３ｂと半導体２１３ｃとの間には、半導体２１３ｂと半導体２１３ｃとの混合領域を有する場合がある。混合領域は、欠陥準位密度が低くなる。そのため、半導体２１３ａ、半導体２１３ｂおよび半導体２１３ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる（図９参照。）。なお、半導体２１３ａ、半導体２１３ｂおよび半導体２１３ｃは、それぞれの界面を明確に判別できない場合がある。
【０１３０】
このとき、電子は、半導体２１３ａ中および半導体２１３ｃ中ではなく、半導体２１３ｂ中を主として移動する。上述したように、半導体２１３ａと半導体２１３ｂとの界面における欠陥準位密度、および半導体２１３ｂと半導体２１３ｃとの界面における欠陥準位密度を低くすることによって、半導体２１３ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
【０１３１】
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。
【０１３２】
トランジスタのオン電流を高くするためには、例えば、半導体２１３ｂの上面または下面（被形成面、ここでは 半導体２１３ａの上面）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
【０１３３】
また、トランジスタのオン電流を高くするためには、半導体２１３ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する半導体２１３ｃとすればよい。一方、半導体２１３ｃは、チャネルの形成される半導体２１３ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、半導体２１３ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する半導体２１３ｃとすればよい。また、半導体２１３ｃは、絶縁体２０５などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０１３４】
また、信頼性を高くするためには、半導体２１３ａは厚く、半導体２１３ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体２１３ａとすればよい。半導体２１３ａの厚さを厚くすることで、隣接する絶縁体と半導体２１３ａとの界面から、チャネルの形成される半導体２１３ｂまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体２１３ａとすればよい。
【０１３５】
例えば、半導体２１３ｂと半導体２１３ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域を有する。また、半導体２１３ｂと半導体２１３ｃとの間に、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域を有する。
【０１３６】
また、半導体２１３ｂの水素濃度を低減するために、半導体２１３ａおよび半導体２１３ｃの水素濃度を低減すると好ましい。半導体２１３ａおよび半導体２１３ｃは、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体２１３ｂの窒素濃度を低減するために、半導体２１３ａおよび半導体２１３ｃの窒素濃度を低減すると好ましい。半導体２１３ａおよび半導体２１３ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【０１３７】
上述の３層構造は一例である。例えば、半導体２１３ａまたは半導体２１３ｃのない２層構造としても構わない。または、半導体２１３ａの上もしくは下、または半導体２１３ｃの上もしくは下に、半導体２１３ａ、半導体２１３ｂおよび半導体２１３ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、半導体２１３ａの上、半導体２１３ａの下、半導体２１３ｃの上、半導体２１３ｃの下のいずれか二箇所以上に、半導体２１３ａ、半導体２１３ｂおよび半導体２１３ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
【０１３８】
＜酸化物半導体の構造＞
以下では、上記半導体に用いる、酸化物半導体の構造について説明する。
【０１３９】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０１４０】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０１４１】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０１４２】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
【０１４３】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１４４】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
【０１４５】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、該ペレットのサイズは、好ましくは１ｎｍ以上、より好ましくは３ｎｍ以上である。
【０１４６】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１０（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
【０１４７】
図１０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１０（Ｂ）に示す。図１０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０１４８】
図１０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１０（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１０（Ｂ）および図１０（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１４９】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１０（Ｄ）参照。）。図１０（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１０（Ｄ）に示す領域５１６１に相当する。
【０１５０】
また、図１１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１１（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１１（Ｂ）、図１１（Ｃ）および図１１（Ｄ）に示す。図１１（Ｂ）、図１１（Ｃ）および図１１（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０１５１】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１５２】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０１５３】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１２（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図１２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０１５４】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１３（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１３（Ｂ）に示す。図１３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１３（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
【０１５５】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０１５６】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０１５７】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０１５８】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０１５９】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０１６０】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０１６１】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
【０１６２】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１６３】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１６４】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０１６５】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
【０１６６】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０１６７】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１６８】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
【０１６９】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１７０】
図１４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図１４より、ａ−ｌｉｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図１４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図１４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
【０１７１】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０１７２】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０１７３】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０１７４】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０１７５】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１７６】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０１７７】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０１７８】
（実施の形態２）
本実施の形態では、実施の形態１で示したトランジスタの作製方法とは一部異なるトランジスタの作製方法について説明する。実施の形態１で示すトランジスタでは半導体が３層積層により形成されていたが、本実施の形態に示すトランジスタは、半導体が単層により形成されている点が異なる。
【０１７９】
＜トランジスタ２＞
図１５（Ａ）、図１６（Ａ）、図１７（Ａ）、図１８（Ａ）、図１９（Ａ）および図２０（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図１５（Ｂ）、図１６（Ｂ）、図１７（Ｂ）、図１８（Ｂ）、図１９（Ｂ）および図２０（Ｂ）に示す。なお、他の実施の形態における同一の符号については、その説明を参照する。
【０１８０】
まずは、基板２０１を準備し、導電体を成膜する。
【０１８１】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２０３を形成する。なお、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。
【０１８２】
次に、絶縁体２０５を成膜する。
【０１８３】
次に、半導体２０４を成膜する。半導体２０４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが好ましい。なお、本明細書などにおいて、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）と呼ぶこともできる。
【０１８４】
対向ターゲット式スパッタリング装置を用いて半導体を成膜することによって、半導体の成膜時におけるプラズマ損傷を低減できる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能となる。それにより、成膜された半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
【０１８５】
次に、半導体２０４上に保護膜２０６を成膜する（図１６参照。）。保護膜２０６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０１８６】
また、保護膜２０６は、ウェットエッチングにより除去できることが好ましく、特にアルカリ性の水溶液を用いて除去できることが好ましい。アルカリ性の水溶液としては、例えばアンモニア過水（アンモニア、水、過酸化水素水の混合液）などがある。また、レジストの剥離液などを用いてもよい。保護膜２０６がアルカリ性の水溶液で除去できることによって、後の工程で保護膜２０６を除去する際に、下層の膜（ここでは半導体２０４）に対して、ダメージを与えずに行うことができる。
【０１８７】
また、保護膜２０６の除去は、酸性の水溶液を用いて行ってもよい。酸性の水溶液としては、リン酸水溶液、またはリン酸と硝酸と酢酸を混合した混合溶液（混酸アルミ液ともいう。）などを用いればよい。また、レジストの剥離液などを用いてもよい。
【０１８８】
保護膜２０６は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することが好ましい。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１８９】
保護膜２０６は、例えば、酸化亜鉛、酸化ガリウム、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物などを用いると好ましい。または、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウム、チタンおよびタングステンを一種以上含む導電体を用いると好ましい。
【０１９０】
また、保護膜２０６は、半導体２０４と同一の組成または材料により形成されてもよい。
【０１９１】
次に、保護膜２０６を介して、半導体２０４に酸素を添加する。酸素の添加は、例えば、イオン注入法により、加速電圧を１ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。また、イオン注入法以外にも、イオンドーピング法、プラズマ処理法などを用いて酸素を添加してもよい。
【０１９２】
また酸素の添加は、加熱しながら行ってもよい。添加された酸素は、加熱しながら添加することにより、被添加領域から酸素が拡散する。そのため、ムラなく酸素を添加することができる。また、偏りが小さくなるため、効率よく酸素を添加することができる。加熱する温度は、例えば、６０℃以上５００℃以下、好ましくは２５０℃以上４５０℃以下とするとよい。
【０１９３】
また、添加される酸素は、酸素イオンとして添加されることが好ましい。また、酸素イオンのように単原子イオンに限定されない。例えば、Ｏ２イオン、Ｏ３イオン、ＣＯ２イオン、Ｎ２Ｏイオン、ＮＯ２イオン、ＮＯイオンなどの酸素を含む分子イオンであってもよい。分子イオンは単原子イオンと比べて質量が大きい。したがって、同じ加速電圧でイオン注入を行った場合、単原子イオンよりも分子イオンのほうが浅い領域に酸素が打ち込まれる。そのため、高い加速電圧でもイオンが深くまで注入されないため、多量の酸素を短時間で添加することができる。
【０１９４】
このように、半導体２０４に酸素を添加することによって、例えば半導体２０４に酸化物半導体を用いた場合、半導体２０４中の酸素欠損を補償することができる。また、過剰酸素を有する半導体２０４とすることができ、例えば半導体２０４から他の膜などへ、酸素を拡散、供給することができる。
【０１９５】
また、保護膜２０６を介して半導体２０４に酸素を添加することによって、保護膜２０６が無い場合と比べて、酸素添加による半導体２０４に与えられるダメージが抑制される。それによって、半導体２０４の結晶性が低下するのを抑制することができる。また、半導体２０４の結晶構造が変化するのを抑制することができる。
【０１９６】
次に、保護膜２０６をウェットエッチングなどにより除去する。ウェットエッチングには、前述したようにアンモニア過水により行うことが好ましい。また、これに限られず、保護膜２０６の除去をドライエッチング装置などにより行ってもよい。また、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によって行ってもよい。
【０１９７】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、半導体２０４の水素濃度を低減させることができる場合がある。また、半導体２０４の酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
【０１９８】
次に、半導体２０４上にレジストなどを形成し、該レジストを用いて加工し、半導体２０８を形成する（図１７参照。）。
【０１９９】
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２００】
導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０２０１】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２１５ａおよび導電体２１５ｂを形成する（図１８参照。）。
【０２０２】
ここで、例えば導電体２０３をゲート電極、絶縁体２０５をゲート絶縁体、導電体２１５ａをソース電極、導電体２１５ｂをドレイン電極とすれば、図１８までで工程を完了し、ボトムゲート構造を有するトランジスタとしてもよい。
【０２０３】
次に、絶縁体２１０を成膜する。絶縁体２１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２０４】
絶縁体２１０としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体２１０としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０２０５】
次に、導電体２１２を成膜する。導電体２１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体２１０の成膜と、導電体２１２の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる（図１９参照。）。
【０２０６】
導電体２１２としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０２０７】
次に、導電体２１２上にレジストなどを形成し、該レジストを用いて加工し、導電体２１６を形成する。また、該レジストまたは導電体２１６を用いて絶縁体２１０を加工し、絶縁体２１４を形成する。絶縁体２１４と導電体２１６と、が上面から見たときに同様の形状となるが、本発明の一態様に係るトランジスタはこの形状に限定されるものではない。例えば、絶縁体２１４と導電体２１６とを別のレジストを用いて加工してもよい。例えば、絶縁体２１４を形成してから、導電体２１６となる導電体を成膜してもよいし、導電体２１６を形成した後で絶縁体２１４となる絶縁体上に別途レジストなどを形成してもよい。
【０２０８】
また、導電体２１６を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
【０２０９】
次に、絶縁体を成膜してもよい。絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２１０】
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０２１１】
絶縁体は、バリア層としての機能を有することが好ましい。絶縁体は、例えば、酸素または／および水素をブロックする機能を有する。また、絶縁体は、例えば、絶縁体２０５または絶縁体２１４よりも、酸素または／および水素をブロックする能力が高いほうが好ましい。
【０２１２】
以上の工程により、本実施の形態におけるトランジスタを作製することができる。
【０２１３】
なお、図７（Ａ）に示したように、導電体２０３を形成しない構成としてもよい。
【０２１４】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０２１５】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０２１６】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０２１７】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０２１８】
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２で示したトランジスタの作製方法とは一部異なるトランジスタの作製方法について説明する。本実施の形態に示すトランジスタは、導電体２１５ａおよび導電体２１５ｂ形成後に保護膜２２０を形成する点が、実施の形態２で示すトランジスタとは異なる。
【０２１９】
＜トランジスタ３＞
図２１（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図２１（Ｂ）に示す。なお、他の実施の形態における同一の符号については、その説明を参照する。
【０２２０】
まず、実施の形態２における図１８までと同様にして工程を行う。
【０２２１】
次に、半導体２０８上に保護膜２２０を成膜する（図２１参照。）。保護膜２２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２２２】
また、保護膜２２０は、ウェットエッチングにより除去できることが好ましく、特にアルカリ性の水溶液を用いて除去できることが好ましい。アルカリ性の水溶液としては、例えばアンモニア過水（アンモニア、水、過酸化水素水の混合液）などがある。また、レジストの剥離液などを用いてもよい。保護膜２２０がアルカリ性の水溶液で除去できることによって、後の工程で保護膜２２０を除去する際に、下層の膜（ここでは半導体２０８）に対して、ダメージを与えずに行うことができる。
【０２２３】
また、保護膜２２０の除去は、酸性の水溶液を用いて行ってもよい。酸性の水溶液としては、リン酸水溶液、またはリン酸と硝酸と酢酸を混合した混合溶液（混酸アルミ液ともいう。）などを用いればよい。また、レジストの剥離液などを用いてもよい。
【０２２４】
保護膜２２０は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することが好ましい。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２２５】
保護膜２２０は、例えば、酸化亜鉛、酸化ガリウム、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物などを用いると好ましい。または、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウム、チタンおよびタングステンを一種以上含む導電体を用いると好ましい。
【０２２６】
また、保護膜２２０は、半導体２０８と同一の組成または材料により形成されてもよい。
【０２２７】
次に、保護膜２２０を介して、半導体２０８に酸素を添加する。酸素の添加は、例えば、イオン注入法により、加速電圧を１ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。また、イオン注入法以外にも、イオンドーピング法、プラズマ処理法などを用いて酸素を添加してもよい。
【０２２８】
また酸素の添加は、加熱しながら行ってもよい。添加された酸素は、加熱しながら添加することにより、被添加領域から酸素が拡散する。そのため、ムラなく酸素を添加することができる。また、偏りが小さくなるため、効率よく酸素を添加することができる。加熱する温度は、例えば、６０℃以上５００℃以下、好ましくは２５０℃以上４５０℃以下とするとよい。
【０２２９】
また、添加される酸素は、酸素イオンとして添加されることが好ましい。また、酸素イオンのように単原子イオンに限定されない。例えば、Ｏ２イオン、Ｏ３イオン、ＣＯ２イオン、Ｎ２Ｏイオン、ＮＯ２イオン、ＮＯイオンなどの酸素を含む分子イオンであってもよい。分子イオンは単原子イオンと比べて質量が大きい。したがって、同じ加速電圧でイオン注入を行った場合、単原子イオンよりも分子イオンのほうが浅い領域に酸素が打ち込まれる。そのため、高い加速電圧でもイオンが深くまで注入されないため、多量の酸素を短時間で添加することができる。
【０２３０】
このように、半導体２０８に酸素を添加することによって、例えば半導体２０８に酸化物半導体を用いた場合、半導体２０８中の酸素欠損を補償することができる。また、過剰酸素を有する半導体２０８とすることができ、例えば半導体２０８から他の膜などへ、酸素を拡散、供給することができる。
【０２３１】
また、保護膜２２０を介して半導体２０８に酸素を添加することによって、保護膜２２０が無い場合と比べて、酸素添加による半導体２０８に与えられるダメージが抑制される。それによって、半導体２０８の結晶性が低下するのを抑制することができる。また、半導体２０８の結晶構造が変化するのを抑制することができる。
【０２３２】
次に、保護膜２２０をウェットエッチングなどにより除去する。ウェットエッチングには、前述したようにアンモニア過水により行うことが好ましい。また、これに限られず、保護膜２２０の除去をドライエッチング装置などにより行ってもよい。また、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によって行ってもよい。
【０２３３】
ここで、例えば導電体２０３をゲート電極、絶縁体２０５をゲート絶縁体、導電体２１５ａをソース電極、導電体２１５ｂをドレイン電極とすれば、ここまでで工程を完了し、ボトムゲート構造を有するトランジスタとしてもよい。
【０２３４】
次に、実施の形態１の図１９に示す工程から、同様に行えばよい。
【０２３５】
以上の工程により、本実施の形態におけるトランジスタを作製することができる。
【０２３６】
なお、図７（Ａ）に示したように、導電体２０３を形成しない構成としてもよい。
【０２３７】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０２３８】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０２３９】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０２４０】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０２４１】
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３で示したトランジスタの作製方法とは一部異なるトランジスタの作製方法について説明する。実施の形態２で示すトランジスタとは異なり、本実施の形態に示すトランジスタは、保護膜の一部が残っている構成となっている。
【０２４２】
＜トランジスタ４＞
図２２（Ａ）、図２３（Ａ）および図２４（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図２２（Ｂ）、図２３（Ｂ）および図２４（Ｂ）に示す。なお、他の実施の形態における同一の符号については、その説明を参照する。
【０２４３】
まずは、基板２０１を準備し、導電体を成膜する。
【０２４４】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２０３を形成する。なお、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。
【０２４５】
次に、絶縁体２０５を成膜する。
【０２４６】
次に、半導体２２４を成膜する。半導体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが好ましい。なお、本明細書などにおいて、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）と呼ぶこともできる。
【０２４７】
対向ターゲット式スパッタリング装置を用いて半導体を成膜することによって、半導体の成膜時におけるプラズマ損傷を低減できる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能となる。それにより、成膜された半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
【０２４８】
次に、半導体２２４上に保護膜２２６を成膜する（図２２参照。）。保護膜２２６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２４９】
また、保護膜２２６は、ウェットエッチングにより除去できることが好ましく、特にアルカリ性の水溶液を用いて除去できることが好ましい。アルカリ性の水溶液としては、例えばアンモニア過水（アンモニア、水、過酸化水素水の混合液）などがある。また、レジストの剥離液などを用いてもよい。保護膜２２６がアルカリ性の水溶液で除去できることによって、後の工程で保護膜２２６を除去する際に、下層の膜（ここでは半導体２２４）に対して、ダメージを与えずに行うことができる。また、これに限られず、保護膜２２６の除去をドライエッチング装置などにより行ってもよい。また、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によって行ってもよい。
【０２５０】
また、保護膜２２６の除去は、酸性の水溶液を用いて行ってもよい。酸性の水溶液としては、リン酸水溶液、またはリン酸と硝酸と酢酸を混合した混合溶液（混酸アルミ液ともいう。）などを用いればよい。また、レジストの剥離液などを用いてもよい。
【０２５１】
保護膜２２６は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することが好ましい。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２５２】
保護膜２２６は、例えば、酸化亜鉛、酸化ガリウム、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物などを用いると好ましい。または、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウム、チタンおよびタングステンを一種以上含む導電体を用いると好ましい。
【０２５３】
保護膜２２６は、導電性を有する材料により形成されることが好ましい。それにより、後に形成される導電体２１５ａおよび導電体２１５ｂと、半導体２２２と、の接触抵抗を低下させることができる。
【０２５４】
また、保護膜２２６は、半導体２２４と同一の組成または材料により形成されてもよい。
【０２５５】
次に、保護膜２２６を介して、半導体２２４に酸素を添加する。酸素の添加は、例えば、イオン注入法により、加速電圧を１ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。また、イオン注入法以外にも、イオンドーピング法、プラズマ処理法などを用いて酸素を添加してもよい。
【０２５６】
また酸素の添加は、加熱しながら行ってもよい。添加された酸素は、加熱しながら添加することにより、被添加領域から酸素が拡散する。そのため、ムラなく酸素を添加することができる。また、偏りが小さくなるため、効率よく酸素を添加することができる。加熱する温度は、例えば、６０℃以上５００℃以下、好ましくは２５０℃以上４５０℃以下とするとよい。
【０２５７】
また、添加される酸素は、酸素イオンとして添加されることが好ましい。また、酸素イオンのように単原子イオンに限定されない。例えば、Ｏ２イオン、Ｏ３イオン、ＣＯ２イオン、Ｎ２Ｏイオン、ＮＯ２イオン、ＮＯイオンなどの酸素を含む分子イオンであってもよい。分子イオンは単原子イオンと比べて質量が大きい。したがって、同じ加速電圧でイオン注入を行った場合、単原子イオンよりも分子イオンのほうが浅い領域に酸素が打ち込まれる。そのため、高い加速電圧でもイオンが深くまで注入されないため、多量の酸素を短時間で添加することができる。
【０２５８】
このように、半導体２２４に酸素を添加することによって、例えば半導体２２４に酸化物半導体を用いた場合、半導体２２４中の酸素欠損を補償することができる。また、過剰酸素を有する半導体２２４とすることができ、例えば半導体２２４から他の膜などへ、酸素を拡散、供給することができる。
【０２５９】
また、保護膜２２６を介して半導体２２４に酸素を添加することによって、保護膜２２６が無い場合と比べて、酸素添加による半導体２２４に与えられるダメージが抑制される。それによって、半導体２２４の結晶性が低下するのを抑制することができる。また、半導体２２４の結晶構造が変化するのを抑制することができる。
【０２６０】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、半導体２２４の水素濃度を低減させることができる場合がある。また、半導体２２４の酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
【０２６１】
次に、保護膜２２６上にレジストなどを形成し、該レジストを用いて加工し、半導体２２２および保護膜２２７を形成する（図２３参照。）。
【０２６２】
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２６３】
導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０２６４】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２１５ａおよび導電体２１５ｂを形成する。
【０２６５】
さらに、保護膜２２７の一部を加工して、保護膜２２８を形成する（図２４参照。）。
【０２６６】
保護膜２２７は、ウェットエッチングにより除去すると好ましい。ウェットエッチングには、前述したようにアンモニア過水により行うことが好ましい。また、これに限られず、保護膜２２７の除去をドライエッチング装置などにより行ってもよい。
【０２６７】
また、導電体２１５ａおよび導電体２１５ｂと、保護膜２２８と、は同時に形成させてもよく、それぞれ段階的に形成してもよい。また、加工の際のエッチング方法は同じでもよく、異なる方法で行ってもよい。
【０２６８】
ここで、例えば導電体２０３をゲート電極、絶縁体２０５をゲート絶縁体、導電体２１５ａをソース電極、導電体２１５ｂをドレイン電極とすれば、図２４までで工程を完了し、ボトムゲート構造を有するトランジスタとしてもよい。
【０２６９】
次に、実施の形態１の図１９に示す工程から、同様に行えばよい。
【０２７０】
以上の工程により、本実施の形態におけるトランジスタを作製することができる。
【０２７１】
なお、図７（Ａ）に示したように、導電体２０３を形成しない構成としてもよい。
【０２７２】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０２７３】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０２７４】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０２７５】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０２７６】
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４で示したトランジスタの作製方法とは一部異なるトランジスタの作製方法について説明する。実施の形態１で示すトランジスタでは半導体が３層積層により形成されていたが、本実施の形態に示すトランジスタは、半導体が２層積層により形成されている点が異なる。
【０２７７】
＜トランジスタ５＞
図２５（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図２５（Ｂ）に示す。なお、他の実施の形態における同一の符号については、その説明を参照する。
【０２７８】
まず、実施の形態１における図５までと同様にして工程を行う。
【０２７９】
次に、絶縁体２４３となる絶縁体を成膜する。絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２８０】
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０２８１】
次に、導電体２２５となる導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体２４３となる絶縁体の成膜と、導電体２２５となる導電体の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
【０２８２】
導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０２８３】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２２５を形成する。また、該レジストまたは導電体２２５を用いて絶縁体を加工し、絶縁体２４３を形成する。絶縁体２４３と導電体２２５と、が上面から見たときに同様の形状となるが、本発明の一態様に係るトランジスタはこの形状に限定されるものではない。例えば、絶縁体２４３と導電体２２５とを別のレジストを用いて加工してもよい。例えば、絶縁体２４３を形成してから、導電体２２５となる導電体を成膜してもよいし、導電体２２５を形成した後で絶縁体２４３となる絶縁体上に別途レジストなどを形成してもよい（図２５参照。）。
【０２８４】
また、導電体２２５を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
【０２８５】
次に、絶縁体を成膜してもよい。絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２８６】
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０２８７】
絶縁体は、バリア層としての機能を有することが好ましい。絶縁体は、例えば、酸素または／および水素をブロックする機能を有する。また、絶縁体は、例えば、絶縁体２０５または絶縁体２４３よりも、酸素または／および水素をブロックする能力が高いほうが好ましい。
【０２８８】
以上の工程により、本実施の形態におけるトランジスタを作製することができる。
【０２８９】
なお、図７（Ａ）に示したように、導電体２０３を形成しない構成としてもよい。
【０２９０】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０２９１】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０２９２】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０２９３】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０２９４】
（実施の形態６）
本実施の形態では、実施の形態１乃至実施の形態５で示したトランジスタの作製方法とは一部異なるトランジスタの作製方法について説明する。実施の形態５で示すトランジスタでは１層目の半導体に対して保護膜を介した酸素添加を行ったが、本実施の形態に示すトランジスタは、２層目の半導体に対して保護膜を介した酸素添加を行う点が異なる。
【０２９５】
＜トランジスタ６＞
図２６（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図２６（Ｂ）に示す。なお、他の実施の形態における同一の符号については、その説明を参照する。
【０２９６】
まず、実施の形態１における図３までと同様にして工程を行う。
【０２９７】
次に、半導体２１１上に保護膜２０６を成膜する（図２６参照。）。保護膜２０６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２９８】
また、保護膜２０６は、ウェットエッチングにより除去できることが好ましく、特にアルカリ性の水溶液を用いて除去できることが好ましい。アルカリ性の水溶液としては、例えばアンモニア過水（アンモニア、水、過酸化水素水の混合液）などがある。また、レジストの剥離液などを用いてもよい。保護膜２０６がアルカリ性の水溶液で除去できることによって、後の工程で保護膜２０６を除去する際に、下層の膜（ここでは半導体２１１）に対して、ダメージを与えずに行うことができる。
【０２９９】
また、保護膜２０６の除去は、酸性の水溶液を用いて行ってもよい。酸性の水溶液としては、リン酸水溶液、またはリン酸と硝酸と酢酸を混合した混合溶液（混酸アルミ液ともいう。）などを用いればよい。また、レジストの剥離液などを用いてもよい。
【０３００】
保護膜２０６は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することが好ましい。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０３０１】
保護膜２０６は、例えば、酸化亜鉛、酸化ガリウム、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物などを用いると好ましい。または、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウム、チタンおよびタングステンを一種以上含む導電体を用いると好ましい。
【０３０２】
また、保護膜２０６は、半導体２１１と同一の組成または材料により形成されてもよい。
【０３０３】
次に、保護膜２０６を介して、半導体２１１に酸素を添加する。また、半導体２０７にも酸素が添加されてもよい。酸素の添加は、例えば、イオン注入法により、加速電圧を１ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。また、イオン注入法以外にも、イオンドーピング法、プラズマ処理法などを用いて酸素を添加してもよい。
【０３０４】
また酸素の添加は、加熱しながら行ってもよい。添加された酸素は、加熱しながら添加することにより、被添加領域から酸素が拡散する。そのため、ムラなく酸素を添加することができる。また、偏りが小さくなるため、効率よく酸素を添加することができる。加熱する温度は、例えば、６０℃以上５００℃以下、好ましくは２５０℃以上４５０℃以下とするとよい。
【０３０５】
また、添加される酸素は、酸素イオンとして添加されることが好ましい。また、酸素イオンのように単原子イオンに限定されない。例えば、Ｏ２イオン、Ｏ３イオン、ＣＯ２イオン、Ｎ２Ｏイオン、ＮＯ２イオン、ＮＯイオンなどの酸素を含む分子イオンであってもよい。分子イオンは単原子イオンと比べて質量が大きい。したがって、同じ加速電圧でイオン注入を行った場合、単原子イオンよりも分子イオンのほうが浅い領域に酸素が打ち込まれる。そのため、高い加速電圧でもイオンが深くまで注入されないため、多量の酸素を短時間で添加することができる。
【０３０６】
このように、半導体２１１に酸素を添加することによって、例えば半導体２１１に酸化物半導体を用いた場合、半導体２１１中の酸素欠損を補償することができる。また、過剰酸素を有する半導体２１１とすることができ、例えば半導体２１１から他の膜などへ、酸素を拡散、供給することができる。
【０３０７】
また、保護膜２０６を介して半導体２１１に酸素を添加することによって、保護膜２０６が無い場合と比べて、酸素添加による半導体２１１に与えられるダメージが抑制される。それによって、半導体２１１の結晶性が低下するのを抑制することができる。また、半導体２１１の結晶構造が変化するのを抑制することができる。
【０３０８】
次に、保護膜２０６をウェットエッチングなどにより除去する。ウェットエッチングには、前述したようにアンモニア過水により行うことが好ましい。また、これに限られず、保護膜２０６の除去をドライエッチング装置などにより行ってもよい。また、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によって行ってもよい。
【０３０９】
次に、実施の形態１の図４に示す工程から、同様に行えばよい。なお、図４に示す工程から、図５に示す工程までで工程を完了し、例えば導電体２０３をゲート電極、絶縁体２０５をゲート絶縁体、導電体２１５ａをソース電極、導電体２１５ｂをドレイン電極とすることによって、ボトムゲート構造を有するトランジスタとしてもよい。
【０３１０】
以上の工程により、本実施の形態におけるトランジスタを作製することができる。
【０３１１】
なお、図７（Ａ）に示したように、導電体２０３を形成しない構成としてもよい。
【０３１２】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０３１３】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０３１４】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０３１５】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０３１６】
（実施の形態７）
本実施の形態では、実施の形態１乃至実施の形態６で示したトランジスタの作製方法とは一部異なるトランジスタの作製方法について説明する。実施の形態１で示すトランジスタとは異なり、本実施の形態に示すトランジスタは、１層目の半導体を加工した後に保護膜を形成する構成となっている。
【０３１７】
＜トランジスタ７＞
図２７（Ａ）および図２８（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図２７（Ｂ）および図２８（Ｂ）に示す。なお、他の実施の形態における同一の符号については、その説明を参照する。
【０３１８】
まずは、基板２０１を準備し、導電体を成膜する。
【０３１９】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体２０３を形成する。なお、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。
【０３２０】
次に、絶縁体２０５を成膜する。
【０３２１】
次に、半導体２１３ａとなる半導体を成膜する。半導体２１３ａとなる半導体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが好ましい。なお、本明細書などにおいて、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）と呼ぶこともできる。
【０３２２】
対向ターゲット式スパッタリング装置を用いて半導体を成膜することによって、半導体の成膜時におけるプラズマ損傷を低減できる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで、高真空での成膜が可能となる。それにより、成膜された半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
【０３２３】
次に、半導体２１３ａとなる半導体上にレジストなどを形成し、該レジストを用いて加工し、半導体２１３ａを形成する。
【０３２４】
次に、半導体２１３ａに保護膜２２７を成膜する（図２７参照。）。保護膜２２７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０３２５】
また、保護膜２２７は、ウェットエッチングにより除去できることが好ましく、特にアルカリ性の水溶液を用いて除去できることが好ましい。アルカリ性の水溶液としては、例えばアンモニア過水（アンモニア、水、過酸化水素水の混合液）などがある。また、レジストの剥離液などを用いてもよい。保護膜２２７がアルカリ性の水溶液で除去できることによって、後の工程で保護膜２２７を除去する際に、下層の膜（ここでは半導体２１３ａ）に対して、ダメージを与えずに行うことができる。また、これに限られず、保護膜２２７の除去をドライエッチング装置などにより行ってもよい。また、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によって行ってもよい。
【０３２６】
また、保護膜２２７の除去は、酸性の水溶液を用いて行ってもよい。酸性の水溶液としては、リン酸水溶液、またはリン酸と硝酸と酢酸を混合した混合溶液（混酸アルミ液ともいう。）などを用いればよい。また、レジストの剥離液などを用いてもよい。
【０３２７】
保護膜２２７は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することが好ましい。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０３２８】
保護膜２２７は、例えば、酸化亜鉛、酸化ガリウム、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物などを用いると好ましい。または、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウム、チタンおよびタングステンを一種以上含む導電体を用いると好ましい。
【０３２９】
また、保護膜２２７は、半導体２１３ａと同一の組成または材料により形成されてもよい。
【０３３０】
次に、保護膜２２７を介して、半導体２１３ａに酸素を添加する。酸素の添加は、例えば、イオン注入法により、加速電圧を１ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。また、イオン注入法以外にも、イオンドーピング法、プラズマ処理法などを用いて酸素を添加してもよい。
【０３３１】
また酸素の添加は、加熱しながら行ってもよい。添加された酸素は、加熱しながら添加することにより、被添加領域から酸素が拡散する。そのため、ムラなく酸素を添加することができる。また、偏りが小さくなるため、効率よく酸素を添加することができる。加熱する温度は、例えば、６０℃以上５００℃以下、好ましくは２５０℃以上４５０℃以下とするとよい。
【０３３２】
また、添加される酸素は、酸素イオンとして添加されることが好ましい。また、酸素イオンのように単原子イオンに限定されない。例えば、Ｏ２イオン、Ｏ３イオン、ＣＯ２イオン、Ｎ２Ｏイオン、ＮＯ２イオン、ＮＯイオンなどの酸素を含む分子イオンであってもよい。分子イオンは単原子イオンと比べて質量が大きい。したがって、同じ加速電圧でイオン注入を行った場合、単原子イオンよりも分子イオンのほうが浅い領域に酸素が打ち込まれる。そのため、高い加速電圧でもイオンが深くまで注入されないため、多量の酸素を短時間で添加することができる。
【０３３３】
このように、半導体２１３ａに酸素を添加することによって、例えば半導体２１３ａに酸化物半導体を用いた場合、半導体２１３ａ中の酸素欠損を補償することができる。また、過剰酸素を有する半導体２１３ａとすることができ、例えば半導体２１３ａから他の膜などへ、酸素を拡散、供給することができる。
【０３３４】
また、保護膜２２７を介して半導体２１３ａに酸素を添加することによって、保護膜２２７が無い場合と比べて、酸素添加による半導体２１３ａに与えられるダメージが抑制される。それによって、半導体２１３ａの結晶性が低下するのを抑制することができる。また、半導体２１３ａの結晶構造が変化するのを抑制することができる。
【０３３５】
次に、半導体２１３ａ上に、半導体２３０を成膜する。半導体２３０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが好ましい。なお、本明細書などにおいて、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）と呼ぶこともできる。
【０３３６】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、半導体２１３ａおよび半導体２３０の水素濃度を低減させることができる場合がある。また、半導体２１３ａおよび半導体２３０の酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
【０３３７】
次に、実施の形態１の図４に示す工程から、同様に行えばよい。なお、図４に示す工程から、図５に示す工程までで工程を完了し、例えば導電体２０３をゲート電極、絶縁体２０５をゲート絶縁体、導電体２１５ａをソース電極、導電体２１５ｂをドレイン電極とすることによって、ボトムゲート構造を有するトランジスタとしてもよい。
【０３３８】
以上の工程により、本実施の形態におけるトランジスタを作製することができる。
【０３３９】
なお、図７（Ａ）に示したように、導電体２０３を形成しない構成としてもよい。
【０３４０】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０３４１】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０３４２】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０３４３】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０３４４】
（実施の形態８）
本実施の形態では、実施の形態１乃至実施の形態７で示したトランジスタの作製方法とは一部異なるトランジスタの作製方法について説明する。実施の形態１で示すトランジスタとは異なり、本実施の形態に示すトランジスタは、３層目の半導体上に保護膜を形成し、酸素添加を行っている。
【０３４５】
＜トランジスタ８＞
図２９（Ａ）および図３０（Ａ）は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線Ａ１−Ａ２および一点鎖線Ａ３−Ａ４が記され、それに対応した断面図を図２９（Ｂ）および図３０（Ｂ）に示す。なお、他の実施の形態における同一の符号については、その説明を参照する。
【０３４６】
まず、実施の形態１における図５までと同様にして工程を行う。
【０３４７】
次に、半導体２１７を成膜する。半導体２１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。特に、対向ターゲット式スパッタリング装置を用いて成膜することが好ましい。半導体２１７の成膜の前に、半導体２１３ａ、半導体２１３ｂ、導電体２１５ａおよび導電体２１５ｂの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いてエッチングすることができる。また、ウェットエッチングにより行ってもよい。その後、大気に暴露することなく連続で半導体２１７を成膜することにより、半導体２１３ａ、半導体２１３ｂ、導電体２１５ａおよび導電体２１５ｂと、半導体２１７と、の界面への不純物の混入を低減することができる。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性を付与することができる。
【０３４８】
次に、半導体２１７上に保護膜２１８を成膜する（図２９参照。）。保護膜２１８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０３４９】
また、保護膜２１８は、ウェットエッチングにより除去できることが好ましく、特にアルカリ性の水溶液を用いて除去できることが好ましい。アルカリ性の水溶液としては、例えばアンモニア過水（アンモニア、水、過酸化水素水の混合液）などがある。また、レジストの剥離液などを用いてもよい。保護膜２１８がアルカリ性の水溶液で除去できることによって、後の工程で保護膜２１８を除去する際に、下層の膜（ここでは半導体２１７）に対して、ダメージを与えずに行うことができる。
【０３５０】
また、保護膜２１８の除去は、酸性の水溶液を用いて行ってもよい。酸性の水溶液としては、リン酸水溶液、またはリン酸と硝酸と酢酸を混合した混合溶液（混酸アルミ液ともいう。）などを用いればよい。また、レジストの剥離液などを用いてもよい。
【０３５１】
保護膜２１８は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することが好ましい。そのほかの元素Ｍに適用可能な元素としては、ホウ素 、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０３５２】
保護膜２１８は、例えば、酸化亜鉛、酸化ガリウム、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物などを用いると好ましい。または、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウム、チタンおよびタングステンを一種以上含む導電体を用いると好ましい。
【０３５３】
また、保護膜２１８は、半導体２１７と同一の組成または材料により形成されてもよい。
【０３５４】
次に、保護膜２１８を介して、半導体２１７に酸素を添加する。酸素の添加は、例えば、イオン注入法により、加速電圧を１ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下として行えばよい。また、イオン注入法以外にも、イオンドーピング法、プラズマ処理法などを用いて酸素を添加してもよい。
【０３５５】
また酸素の添加は、加熱しながら行ってもよい。添加された酸素は、加熱しながら添加することにより、被添加領域から酸素が拡散する。そのため、ムラなく酸素を添加することができる。また、偏りが小さくなるため、効率よく酸素を添加することができる。加熱する温度は、例えば、６０℃以上５００℃以下、好ましくは２５０℃以上４５０℃以下とするとよい。
【０３５６】
また、添加される酸素は、酸素イオンとして添加されることが好ましい。また、酸素イオンのように単原子イオンに限定されない。例えば、Ｏ２イオン、Ｏ３イオン、ＣＯ２イオン、Ｎ２Ｏイオン、ＮＯ２イオン、ＮＯイオンなどの酸素を含む分子イオンであってもよい。分子イオンは単原子イオンと比べて質量が大きい。したがって、同じ加速電圧でイオン注入を行った場合、単原子イオンよりも分子イオンのほうが浅い領域に酸素が打ち込まれる。そのため、高い加速電圧でもイオンが深くまで注入されないため、多量の酸素を短時間で添加することができる。
【０３５７】
このように、半導体２１７に酸素を添加することによって、例えば半導体２１７に酸化物半導体を用いた場合、半導体２１７中の酸素欠損を補償することができる。また、過剰酸素を有する半導体２１７とすることができ、例えば半導体２１７から他の膜などへ、酸素を拡散、供給することができる。
【０３５８】
また、保護膜２１８を介して半導体２１７に酸素を添加することによって、保護膜２１８が無い場合と比べて、酸素添加による半導体２１７に与えられるダメージが抑制される。それによって、半導体２１７の結晶性が低下するのを抑制することができる。また、半導体２１７の結晶構造が変化するのを抑制することができる。
【０３５９】
次に、保護膜２１８をウェットエッチングなどにより除去する。ウェットエッチングには、前述したようにアンモニア過水により行うことが好ましい。また、これに限られず、保護膜２１８の除去をドライエッチング装置などにより行ってもよい。また、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理によって行ってもよい。
【０３６０】
次に、絶縁体２１９を成膜する。絶縁体２１９の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０３６１】
絶縁体２１９としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体２１９としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０３６２】
次に、導電体２２１を成膜する。導電体２２１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体２１９の成膜と、導電体２２１の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる（図３０参照。）。
【０３６３】
導電体２２１としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０３６４】
次に、実施の形態１に示すように、図６に示す工程以降から、同様に行えばよい。なお、図２９に示す工程までで工程を完了し、例えば導電体２０３をゲート電極、絶縁体２０５をゲート絶縁体、導電体２１５ａをソース電極、導電体２１５ｂをドレイン電極とすることによって、ボトムゲート構造を有するトランジスタとしてもよい。
【０３６５】
以上の工程により、本実施の形態におけるトランジスタを作製することができる。
【０３６６】
なお、図７（Ａ）に示したように、導電体２０３を形成しない構成としてもよい。
【０３６７】
なお、本実施の形態におけるトランジスタは、半導体の上面と、ソース電極およびドレイン電極と、が接する構造（トップコンタクト型ともいう。）について示したが、これに限られない。例えば、半導体の下面と、ソース電極およびドレイン電極と、が接する構造（ボトムコンタクト型ともいう。）のトランジスタとしてもよい。
【０３６８】
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
【０３６９】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、半導体として、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
【０３７０】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０３７１】
（実施の形態９）
本実施の形態では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
【０３７２】
＜ＣＭＯＳインバータ＞
図３１（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。ｎチャネル型のトランジスタ２１００には、酸化物半導体を有するトランジスタを用いることが好ましい。それによって、ＣＭＯＳインバータ回路における消費電力を低減させることができる。
【０３７３】
＜ＣＭＯＳアナログスイッチ＞
また図３１（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。ｎチャネル型のトランジスタ２１００には、酸化物半導体を有するトランジスタを用いることが好ましい。
【０３７４】
＜半導体装置の構造１＞
図３２は、図３１（Ａ）に対応する半導体装置の断面図である。図３２に示す半導体装置は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ２１００は、トランジスタ２２００の上方に配置する。なお、図３２において、トランジスタ２１００として一つの例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではない。例えば、図１、図７、図８、図２０または図２５などに示したトランジスタなどを、トランジスタ２１００として用いても構わない。よって、トランジスタ２１００については、適宜上述したトランジスタについての記載を参酌する。
【０３７５】
図３２に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０３７６】
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・非導通を制御することができる。
【０３７７】
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどを有する化合物半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。
【０３７８】
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。
【０３７９】
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ２２００のオン特性を向上させることができる。
【０３８０】
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
【０３８１】
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。
【０３８２】
図３２に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶縁体４９０と、絶縁体４９２と、絶縁体４９４と、を有する。
【０３８３】
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４９０は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４９０上に配置する。また、絶縁体４９２は、トランジスタ２１００上に配置する。また、絶縁体４９４は、絶縁体４９２上に配置する。
【０３８４】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０３８５】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０３８６】
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれている。
【０３８７】
また、絶縁体４９０は、トランジスタ２１００のチャネル形成領域と重なる開口部と、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれている。
【０３８８】
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４ａとトランジスタ２１００のゲート電極としての機能を有する導電体２２５とを電気的に接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１００の飽和領域における電気特性を安定にすることができる。
【０３８９】
また、絶縁体４９２は、トランジスタ２１００のソース電極またはドレイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソース電極またはドレイン電極の他方である導電体５１６ａに達する開口部と、トランジスタ２１００のゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ２１００などの構成要素のいずれかが有する開口部を介する場合がある。
【０３９０】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電体４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
【０３９１】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２および絶縁体４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０３９２】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ２１００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ２１００の電気特性を安定にすることができる。
【０３９３】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０３９４】
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０３９５】
なお、図３３に示す半導体装置は、図３２に示した半導体装置のトランジスタ２２００の構造が異なるのみである。よって、図３３に示す半導体装置については、図３２に示した半導体装置の記載を参酌する。具体的には、図３３に示す半導体装置は、トランジスタ２２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とすることにより、実効的なチャネル幅が増大し、それによりトランジスタ２２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ２２００のオフ特性を向上させることができる。
【０３９６】
また、図３４に示す半導体装置は、図３２に示した半導体装置のトランジスタ２２００の構造が異なるのみである。よって、図３４に示す半導体装置については、図３２に示した半導体装置の記載を参酌する。具体的には、図３４に示す半導体装置は、トランジスタ２２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。図３４には、絶縁体４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。半導体基板４５０としてＳＯＩ基板を用いることによって、パンチスルー現象などを抑制することができるためトランジスタ２２００のオフ特性を向上させることができる。なお、絶縁体４５２は、半導体基板４５０を絶縁体化させることによって形成することができる。例えば、絶縁体４５２としては、酸化シリコンを用いることができる。
【０３９７】
図３２乃至図３４に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタを作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。
【０３９８】
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３５に示す。
【０３９９】
図３５（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
【０４００】
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
【０４０１】
図３５（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【０４０２】
図３５（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０４０３】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０４０４】
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
【０４０５】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０４０６】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電位によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または 、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電位によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
【０４０７】
＜記憶装置２＞
図３５（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３５（Ａ）に示した半導体装置と異なる。この場合も図３５（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
【０４０８】
図３５（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【０４０９】
例えば、容量素子３４００の一方の電極の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の一方の電極の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０４１０】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０４１１】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
【０４１２】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０４１３】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【０４１４】
＜半導体装置の構造２＞
図３６は、図３５（Ａ）に対応する半導体装置の断面図である。図３６に示す半導体装置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００についての記載を参照する。また、トランジスタ３２００としては、図３２に示したトランジスタ２２００についての記載を参照する。なお、図３２では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０４１５】
図３６に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０４１６】
図３６に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、導電体４９８ｄと、絶縁体４９０と、絶縁体４９２と、絶縁体４９４と、を有する。
【０４１７】
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４９０は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４９０上に配置する。また、絶縁体４９２は、トランジスタ２１００上に配置する。また、絶縁体４９４は、絶縁体４９２上に配置する。
【０４１８】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０４１９】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０４２０】
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれている。
【０４２１】
また、絶縁体４９０は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれている。
【０４２２】
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４ａとトランジスタ３３００のトップゲート電極である導電体２２５とを電気的に接続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域における電気特性を安定にすることができる。
【０４２３】
また、絶縁体４９２は、トランジスタ３３００のソース電極またはドレイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａと絶縁体５１２を介して重なる導電体５１４に達する開口部と、トランジスタ３３００のゲート電極である導電体５０４に達する開口部と、トランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａを通って、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ３３００などの構成要素のいずれかが有する開口部を介する場合がある。
【０４２４】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開口部と、導電体４９６ｃに達する開口部と、導電体４９６ｄに達する開口部と、を有する。また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂ、導電体４９８ｃまたは導電体４９８ｄが埋め込まれている。
【０４２５】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気特性を安定にすることができる。
【０４２６】
導電体４９８ａ、４９８ｂ、４９８ｃ、４９８ｄとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０４２７】
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３３００のソース電極またはドレイン電極の一方である導電体５１６ｂと電気的に接続する。また、トランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａと電気的に接続する。
【０４２８】
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の他方と電気的に接続する電極と、導電体５１４と、絶縁体５１１と、を有する。なお、絶縁体５１１は、トランジスタ３３００のゲート絶縁体として機能する絶縁体５１２と同一工程を経て形成できるため、生産性を高めることができて好ましい場合がある。また、導電体５１４として、トランジスタ３３００のゲート電極として機能する導電体５０４と同一工程を経て形成した層を用いると、生産性を高めることができて好ましい場合がある。
【０４２９】
そのほかの構造については、適宜図３２などについての記載を参酌することができる。
【０４３０】
なお、図３７に示す半導体装置は、図３６に示した半導体装置のトランジスタ３２００の構造が異なるのみである。よって、図３７に示す半導体装置については、図３６に示した半導体装置の記載を参酌する。具体的には、図３７に示す半導体装置は、トランジスタ３２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００については、図３３に示したトランジスタ２２００の記載を参照する。なお、図３３では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０４３１】
また、図３８に示す半導体装置は、図３６に示した半導体装置のトランジスタ３２００の構造が異なるのみである。よって、図３８に示す半導体装置については、図３６に示した半導体装置の記載を参酌する。具体的には、図３８に示す半導体装置は、トランジスタ３２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基板である半導体基板４５０に設けられたトランジスタ３２００については、図３４に示したトランジスタ２２００の記載を参照する。なお、図３４では、トランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０４３２】
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
【０４３３】
図３９（Ａ）は、本発明の一態様に係る撮像装置２１３の例を示す平面図である。撮像装置２１３は、画素部２３５と、画素部２３５を駆動するための周辺回路２６０と、周辺回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２３５は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２３６を有する。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複数の画素２３６に接続し、複数の画素２３６を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２６０は周辺回路の一部といえる。
【０４３４】
また、撮像装置２１３は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ１を放射することができる。
【０４３５】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２３５を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いても よい。なお、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０のいずれか一以上を省略してもよい。
【０４３６】
また、図３９（Ｂ）に示すように、撮像装置２１３が有する画素部２３５において、画素２３６を傾けて配置してもよい。画素２３６を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２１３における撮像の品質をより高めることができる。
【０４３７】
＜画素の構成例１＞
撮像装置２１３が有する１つの画素２３６を複数の副画素２３７で構成し、それぞれの副画素２３７に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
【０４３８】
図４０（Ａ）は、カラー画像を取得するための画素２３６の一例を示す平面図である。図４０（Ａ）に示す画素２３６は、赤（Ｒ）の波長帯域の光を透過 するカラーフィルタが設けられた副画素２３７（以下、「副画素２３７Ｒ」ともいう）、緑（Ｇ）の波長帯域の光を透過 するカラーフィルタが設けられた副画素２３７（以下、「副画素２３７Ｇ」ともいう）および青（Ｂ）の波長帯域の光を透過 するカラーフィルタが設けられた副画素２３７（以下、「副画素２３７Ｂ」ともいう）を有する。副画素２３７は、フォトセンサとして機能させることができる。
【０４３９】
副画素２３７（副画素２３７Ｒ、副画素２３７Ｇ、および副画素２３７Ｂ）は、配線２３１、配線２４７、配線２４８、配線２４９、配線２４０と電気的に接続される。また、副画素２３７Ｒ、副画素２３７Ｇ、および副画素２３７Ｂは、それぞれが独立した配線２５３に接続している。また、本明細書等において、例えばｎ行目の画素２３６に接続された配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と記載する。また、例えばｍ列目の画素２３６に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図４０（Ａ）において、ｍ列目の画素２３６が有する副画素２３７Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２３７Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２３７Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２３７は、上記配線を介して周辺回路と電気的に接続される。
【０４４０】
また、撮像装置２１３は、隣接する画素２３６の、同じ波長帯域の光を透過 するカラーフィルタが設けられた副画素２３７同士がスイッチを介して電気的に接続する構成を有する。図４０（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２３６が有する副画素２３７と、該画素２３６に隣接するｎ＋１行ｍ列に配置された画素２３６が有する副画素２３７の接続例を示す。図４０（Ｂ）において、ｎ行ｍ列に配置された副画素２３７Ｒと、ｎ＋１行ｍ列に配置された副画素２３７Ｒがスイッチ２３８を介して接続されている。また、ｎ行ｍ列に配置された副画素２３７Ｇと、ｎ＋１行ｍ列に配置された副画素２３７Ｇがスイッチ２１５を介して接続されている。また、ｎ行ｍ列に配置された副画素２３７Ｂと、ｎ＋１行ｍ列に配置された副画素２３７Ｂがスイッチ２３９を介して接続されている。
【０４４１】
なお、副画素２３７に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２３６に３種類の異なる波長帯域の光を検出する副画素２３７を設けることで、フルカラー画像を取得することができる。
【０４４２】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２３７に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２３７を有する画素２３６を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２３７に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２３７を有する画素２３６を用いてもよい。１つの画素２３６に４種類の異なる波長帯域の光を検出する副画素２３７を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０４４３】
また、例えば、図４０（Ａ）において、赤の波長帯域を検出する副画素２３７、緑の波長帯域を検出する副画素２３７、および青の波長帯域を検出する副画素２３７の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０４４４】
なお、画素２３６に設ける副画素２３７は１つでもよいが、２つ以上が好ましい。例えば、同じ波長帯域を検出する副画素２３７を２つ以上設けることで、冗長性を高め、撮像装置２１３の信頼性を高めることができる。
【０４４５】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２１３を実現することができる。
【０４４６】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
【０４４７】
また、前述したフィルタ以外に、画素２３６にレンズを設けてもよい。ここで、図４１の断面図を用いて、画素２３６、フィルタ２５４、レンズ２５５の配置例を説明する。レンズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図４１（Ａ）に示すように、画素２３６に形成したレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２４１等を通して光２５６を光電変換素子２４２に入射させる構造とすることができる。
【０４４８】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の一部によって遮光されてしまうことがある。したがって、図４１（Ｂ）に示すように光電変換素子２４２側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２４２が光２５６を効率良く受光させる構造が好ましい。光電変換素子２４２側から光２５６を光電変換素子２４２に入射させることで、検出感度の高い撮像装置２１３を提供することができる。
【０４４９】
図４１に示す光電変換素子２４２として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
【０４５０】
また、光電変換素子２４２を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
【０４５１】
例えば、光電変換素子２４２にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子２４２を実現できる。
【０４５２】
ここで、撮像装置２１３が有する１つの画素２３６は、図４０に示す副画素２３７に加えて、第１のフィルタを有する副画素２３７を有してもよい。
【０４５３】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。
【０４５４】
図４２（Ａ）、図４２（Ｂ）は、撮像装置を構成する素子の断面図である。図４２（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
【０４５５】
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイオード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３４０を備えている。
【０４５６】
なお図４２（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
【０４５７】
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には 、層３１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
【０４５８】
なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層３３０を省略すればよい。層３３０を省略した断面図の一例を図４２（Ｂ）に示す。
【０４５９】
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
【０４６０】
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が設けられる。ただし、絶縁体３８０の位置は限定されない。
【０４６１】
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびトランジスタ３５３などの信頼性を向上させることができる。
【０４６２】
絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用いる。
【０４６３】
また、図４２（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、層３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０４６４】
また、図４３（Ａ１）および図４３（Ｂ１）に示すように、撮像装置の一部または全部を湾曲させてもよい。図４３（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図４３（Ａ２）は、図４３（Ａ１）中の一点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図４３（Ａ３）は、図４３（Ａ１）中の一点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
【０４６５】
図４３（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の一点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図４３（Ｂ２）は、図４３（Ｂ１）中の一点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図４３（Ｂ３）は、図４３（Ｂ１）中の一点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
【０４６６】
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
【０４６７】
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
【０４６８】
図４４は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０４６９】
図４４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図４４に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図４４に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０４７０】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０４７１】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０４７２】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０４７３】
図４４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
【０４７４】
図４４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０４７５】
図４５は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
【０４７６】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
【０４７７】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０４７８】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
【０４７９】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
【０４８０】
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
【０４８１】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図４５では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
【０４８２】
なお、図４５では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
【０４８３】
また、図４５において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
【０４８４】
図４５における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
【０４８５】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
【０４８６】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
【０４８７】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
【０４８８】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
【０４８９】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
【０４９０】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
【０４９１】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４９２】
（実施の形態１０）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図４６を用いて説明を行う。
【０４９３】
＜表示装置に関する説明＞
図４６（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部１５０２という）と、画素部１５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部１５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【０４９４】
駆動回路部１５０４の一部、または全部は、画素部１５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部１５０４の一部、または全部が、画素部１５０２と同一基板上に形成されていない場合には、駆動回路部１５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）によって、実装することができる。
【０４９５】
画素部１５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部１５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ１５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ１５０４ｂ）などの駆動回路を有する。
【０４９６】
ゲートドライバ１５０４ａは、シフトレジスタ等を有する。ゲートドライバ１５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ１５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ１５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ１５０４ａを複数設け、複数のゲートドライバ１５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ１５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ１５０４ａは、別の信号を供給することも可能である。
【０４９７】
ソースドライバ１５０４ｂは、シフトレジスタ等を有する。ソースドライバ１５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ１５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ１５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ１５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ１５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ１５０４ｂは、別の信号を供給することも可能である。
【０４９８】
ソースドライバ１５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ１５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ１５０４ｂを構成してもよい。
【０４９９】
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ１５０４ａによりデータ信号のデータの書き込みおよび保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ１５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ１５０４ｂからデータ信号が入力される。
【０５００】
図４６（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ１５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ１５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ１５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ１５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源および制御信号、および画像信号を入力するための端子が設けられた部分をいう。
【０５０１】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
【０５０２】
図４６（Ａ）に示すように、画素部１５０２と駆動回路部１５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ１５０４ａに保護回路５０６を接続した構成、またはソースドライバ１５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
【０５０３】
また、図４６（Ａ）においては、ゲートドライバ１５０４ａとソースドライバ１５０４ｂによって駆動回路部１５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ１５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
【０５０４】
また、図４６（Ａ）に示す複数の画素回路５０１は、例えば、図４６（Ｂ）に示す構成とすることができる。
【０５０５】
図４６（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
【０５０６】
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
【０５０７】
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
【０５０８】
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
【０５０９】
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０５１０】
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
【０５１１】
例えば、図４６（Ｂ）の画素回路５０１を有する表示装置では、例えば、図４６（Ａ）に示すゲートドライバ１５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
【０５１２】
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０５１３】
また、図４６（Ａ）に示す複数の画素回路５０１は、例えば、図４６（Ｃ）に示す構成とすることができる。
【０５１４】
図４６（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２およびトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
【０５１５】
トランジスタ５５２のソース電極およびドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
【０５１６】
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０５１７】
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極およびドレイン電極の他方に電気的に接続される。
【０５１８】
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０５１９】
トランジスタ５５４のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極およびドレイン電極の他方に電気的に接続される。
【０５２０】
発光素子５７２のアノードおよびカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極およびドレイン電極の他方に電気的に接続される。
【０５２１】
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
【０５２２】
なお、電位供給線ＶＬ＿ａおよび電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０５２３】
図４６（Ｃ）の画素回路５０１を有する表示装置では、例えば、図４６（Ａ）に示すゲートドライバ１５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
【０５２４】
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０５２５】
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０および発光素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。
【０５２６】
上記表示素子、表示装置、発光素子、又は発光装置は、例えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０５２７】
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０５２８】
また、表示装置にバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０５２９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５３０】
（実施の形態１１）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、および該表示装置に入力装置を取り付けた電子機器について、図４７乃至図５２を用いて説明を行う。
【０５３１】
＜タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
【０５３２】
図４７（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図４７（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
【０５３３】
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図４９（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、および基板２５９０を有する。なお、基板２５１０、基板２５７０、および基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、および基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
【０５３４】
表示装置２５０１は、基板２５１０上に複数の画素および該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
【０５３５】
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図４７（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している。
【０５３６】
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
【０５３７】
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
【０５３８】
なお、図４７（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
【０５３９】
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
【０５４０】
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
【０５４１】
電極２５９２は、図４７（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
【０５４２】
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
【０５４３】
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
【０５４４】
なお、電極２５９１および電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
【０５４５】
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、インジウム錫酸化物など）が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
【０５４６】
＜表示装置に関する説明＞
次に、図４８（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図４８（Ａ）（Ｂ）は、図４７（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
【０５４７】
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
【０５４８】
＜表示素子としてＥＬ素子を用いる構成＞
まず、表示素子としてＥＬ素子を用いる構成について、図４８（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
【０５４９】
基板２５１０および基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
【０５５０】
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａおよび可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａおよび可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
【０５５１】
接着層２５１０ｃおよび接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネートまたはアクリル樹脂、ウレタン、エポキシ樹脂、またはシロキサン結合 を有する樹脂を含む材料を用いることができる。シロキサン結合を有する樹脂としては、例えば、シリコーンなどがある。
【０５５２】
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図４８（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
【０５５３】
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、およびシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
【０５５４】
また、図４８（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
【０５５５】
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
【０５５６】
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
【０５５７】
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
【０５５８】
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
【０５５９】
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
【０５６０】
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
【０５６１】
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
【０５６２】
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
【０５６３】
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
【０５６４】
なお、トランジスタ２５０２ｔおよびトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０５６５】
＜表示素子として液晶素子を用いる構成＞
次に、表示素子として、液晶素子を用いる構成について、図４８（Ｂ）を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
【０５６６】
図４８（Ｂ）に示す表示装置２５０１は、図４８（Ａ）に示す表示装置２５０１と以下の点が異なる。それ以外の構成については、図４８（Ａ）に示す表示装置２５０１と同様である。
【０５６７】
図４８（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
【０５６８】
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設けられる。また、図４８（Ｂ）において図示しないが、上部電極および下部電極の液晶層２５２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
【０５６９】
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０５７０】
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂは、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図４８（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
【０５７１】
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電極と、着色層２５６７および遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶縁層２５３１は、着色層２５６７および遮光層２５６８に起因する凹凸を平坦化する機能を有する。絶縁層２５３１としては、例えば、有機樹脂膜を用いればよい。また、液晶素子２５５１の下部電極は、反射電極としての機能を有する。図４８（Ｂ）に示す表示装置２５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電極として機能を付与すればよい。
【０５７２】
また、図４８（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因する凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有する。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設けない構成としてもよい。
【０５７３】
＜タッチセンサに関する説明＞
次に、図４９を用いて、タッチセンサ２５９５の詳細について説明する。図４９は、図４７（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
【０５７４】
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１および電極２５９２と、電極２５９１および電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
【０５７５】
電極２５９１および電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
【０５７６】
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等を用いることにより、不要な部分を除去して、電極２５９１および電極２５９２を形成することができる。
【０５７７】
また、絶縁層２５９３に用いる材料としては、例えば、アクリル樹脂、エポキシ樹脂などの樹脂、シロキサン結合を有する樹脂を用いることが出来る。シロキサン結合を有する樹脂としては、例えば、シリコーンなどがある。また、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０５７８】
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１および電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
【０５７９】
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
【０５８０】
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
【０５８１】
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
【０５８２】
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
【０５８３】
なお、絶縁層２５９３および配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
【０５８４】
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
【０５８５】
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０５８６】
＜タッチパネルに関する説明＞
次に、図５０（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図５０（Ａ）は、図４７（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
【０５８７】
図５０（Ａ）に示すタッチパネル２０００は、図４７（Ａ）で説明した表示装置２５０１と、図４９で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
【０５８８】
また、図５０（Ａ）に示すタッチパネル２０００は、図４８（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
【０５８９】
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
【０５９０】
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
【０５９１】
次に、図５０（Ａ）に示す構成と異なる構成のタッチパネルについて、図５０（Ｂ）を用いて説明する。
【０５９２】
図５０（Ｂ）は、タッチパネル２００１の断面図である。図５０（Ｂ）に示すタッチパネル２００１は、図５０（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
【０５９３】
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図５０（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
【０５９４】
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
【０５９５】
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
【０５９６】
図５０（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板２５１０および基板２５７０のいずれか一方 または双方を通して射出されればよい。
【０５９７】
＜タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図５１を用いて説明を行う。
【０５９８】
図５１（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図５１（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図５１（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図５１（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
【０５９９】
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
【０６００】
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１乃至Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
【０６０１】
次に、図５１（Ｂ）には、図５１（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図５１（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図５１（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
【０６０２】
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
【０６０３】
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
【０６０４】
＜センサ回路に関する説明＞
また、図５１（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブマトリクス型のタッチセンサとしてもよい。アクティブマトリクス型のタッチセンサに含まれるセンサ回路の一例を図５２に示す。
【０６０５】
図５２に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
【０６０６】
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたはドレインの他方 が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳＳが与えられる。
【０６０７】
次に、図５２に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
【０６０８】
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
【０６０９】
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
【０６１０】
トランジスタ２６１１、トランジスタ２６１２、およびトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
【０６１１】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０６１２】
（実施の形態１２）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュールおよび電子機器について、図５３および図５４を用いて説明を行う。
【０６１３】
＜表示モジュールに関する説明＞
図５３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
【０６１４】
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
【０６１５】
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０６１６】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０６１７】
バックライト８００７は、光源８００８を有する。なお、図５３において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
【０６１８】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０６１９】
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
【０６２０】
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０６２１】
＜電子機器に関する説明＞
図５４（Ａ）乃至図５４（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
【０６２２】
図５４（Ａ）乃至図５４（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図５４（Ａ）乃至図５４（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図５４（Ａ）乃至図５４（Ｈ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０６２３】
図５４（Ａ）乃至図５４（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０６２４】
図５４（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
【０６２５】
図５４（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図５４（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０６２６】
図５４（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０６２７】
図５４（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０６２８】
図５４（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図５４（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図５４（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図５４（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０６２９】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
【０６３０】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【実施例１】
【０６３１】
本実施例では、酸化物半導体上に保護膜を形成し、該酸化物半導体に酸素を添加した場合の結晶性の変化について調査を行った結果について説明する。
【０６３２】
試料は、シリコン基板に厚さが１００ｎｍの酸化シリコンを熱酸化法によって形成し、その後、厚さが４０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：４）ターゲットを用いたスパッタリング装置によって形成した。Ｉｎ−Ｇａ−Ｚｎ酸化物膜の成膜は、アルゴンガス４０ｓｃｃｍおよび酸素ガス５ｓｃｃｍを含む雰囲気にて圧力を０．７Ｐａに制御し、基板温度を２００℃、ターゲットにＤＣ電源により出力０．５ｋＷ印加して行った。次に、Ｉｎ−Ｇａ−Ｚｎ酸化物膜上に保護膜を形成した。保護膜として、スパッタリング装置によって、ＺｎＯ膜を５ｎｍまたは１０ｎｍの厚さで形成した。ＺｎＯ膜の成膜は、酸素ガス３０ｓｃｃｍを含む雰囲気にて圧力を０．４Ｐａに制御し、基板温度を室温（Ｒ．Ｔ．）、ターゲットにＤＣ電源により出力２００Ｗ印加して行った。また、比較のため、ＺｎＯ膜を形成していない試料も準備した。
【０６３３】
次に、作製した試料に対して、イオン注入装置を用いて酸素を添加した。酸素の添加条件は、加速電圧５ｋＶ、ドーズ量１×１０１６ｃｍ−２で行った。
【０６３４】
次に、ＺｎＯ膜を形成した試料について、ウェットエッチングによりＺｎＯ膜を除去した。ウェットエッチングは、アンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いて行った。
【０６３５】
次に、以上のようにして作製した試料に対し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜のＸＲＤ測定を行った結果を図５５および図５６に示す。なお、ＸＲＤはＣｕのＫα線を線源として測定した。また、ｏｕｔ−ｏｆ−ｐｌａｎｅ法により測定した。
【０６３６】
図５５および図５６に示す結果より、酸素添加無しの試料においては、ＸＲＤの結果で２θが３１°付近に結晶性のピークが見られることがわかった。しかし、酸素添加有りの試料では、ＸＲＤの結果で２θが３１°付近に見られる結晶性のピーク強度が低下していた。特に、保護膜としてＺｎＯ膜を形成していない試料に顕著なピーク強度の低下が見られ、結晶性が低下していることがわかった。さらに、ピーク強度の低下だけではなく、２θが３６°付近に新たにピークが見られるようになり、酸素添加によってＩｎ−Ｇａ−Ｚｎ酸化物膜に、結晶構造の異なる領域が形成されていることがわかった。また、保護膜であるＺｎＯ膜の膜厚で比較すると、ＺｎＯ膜厚の厚い試料の方が、２θが３１°付近に見られる結晶性のピーク強度の、酸素添加による低下が抑制されていることがわかった。
【符号の説明】
【０６３７】
１００    トランジスタ
２０１    基板
２０３    導電体
２０４    半導体
２０５    絶縁体
２０６    保護膜
２０７    半導体
２０８    半導体
２０９    保護膜
２１０    絶縁体
２１１    半導体
２１２    導電体
２１３    撮像装置
２１３ａ    半導体
２１３ｂ    半導体
２１３ｃ    半導体
２１４    絶縁体
２１５    スイッチ
２１５ａ    導電体
２１５ｂ    導電体
２１６    導電体
２１７    半導体
２１８    保護膜
２１９    絶縁体
２２０    保護膜
２２１    導電体
２２２    半導体
２２３    絶縁体
２２４    半導体
２２５    導電体
２２６    保護膜
２２７    保護膜
２２８    保護膜
２３０    半導体
２３１    配線
２３５    画素部
２３６    画素
２３７    副画素
２３７Ｂ    副画素
２３７Ｇ    副画素
２３７Ｒ    副画素
２３８    スイッチ
２３９    スイッチ
２４０    配線
２４１    画素回路
２４２    光電変換素子
２４３    絶縁体
２４７    配線
２４８    配線
２４９    配線
２５３    配線
２５４    フィルタ
２５４Ｂ    フィルタ
２５４Ｇ    フィルタ
２５４Ｒ    フィルタ
２５５    レンズ
２５６    光
２５７    配線
２６０    周辺回路
２７０    周辺回路
２８０    周辺回路
２９０    周辺回路
２９１    光源
３００    シリコン基板
３１０    層
３２０    層
３３０    層
３４０    層
３５１    トランジスタ
３５２    トランジスタ
３５３    トランジスタ
３６０    フォトダイオード
３６１    アノード
３６３    低抵抗領域
３７０    プラグ
３７１    配線
３７２    配線
３７３    配線
３８０    絶縁体
４０１    絶縁体
４５０    半導体基板
４５２    絶縁体
４５４    導電体
４５６    領域
４６０    領域
４６２    絶縁体
４６４    絶縁体
４６６    絶縁体
４６８    絶縁体
４７２ａ    領域
４７２ｂ    領域
４７４ａ    導電体
４７４ｂ    導電体
４７４ｃ    導電体
４７６ａ    導電体
４７６ｂ    導電体
４７８ａ    導電体
４７８ｂ    導電体
４７８ｃ    導電体
４８０ａ    導電体
４８０ｂ    導電体
４８０ｃ    導電体
４９０    絶縁体
４９２    絶縁体
４９４    絶縁体
４９６ａ    導電体
４９６ｂ    導電体
４９６ｃ    導電体
４９６ｄ    導電体
４９８ａ    導電体
４９８ｂ    導電体
４９８ｃ    導電体
４９８ｄ    導電体
５０１    画素回路
５０４    導電体
５０６    保護回路
５０７    端子部
５１１    絶縁体
５１２    絶縁体
５１４    導電体
５１６ａ    導電体
５１６ｂ    導電体
５５０    トランジスタ
５５２    トランジスタ
５５４    トランジスタ
５６０    容量素子
５６２    容量素子
５７０    液晶素子
５７２    発光素子
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
１５０２    画素部
１５０４    駆動回路部
１５０４ａ    ゲートドライバ
１５０４ｂ    ソースドライバ
２０００    タッチパネル
２００１    タッチパネル
２１００    トランジスタ
２２００    トランジスタ
２５０１    表示装置
２５０２ｔ    トランジスタ
２５０３ｃ    容量素子
２５０３ｔ    トランジスタ
２５０４    走査線駆動回路
２５０５    画素
２５０９    ＦＰＣ
２５１０    基板
２５１０ａ    絶縁層
２５１０ｂ    可撓性基板
２５１０ｃ    接着層
２５１１    配線
２５１９    端子
２５２１    絶縁層
２５２２    絶縁層
２５２８    隔壁
２５２９    液晶層
２５３０ａ    スペーサ
２５３０ｂ    スペーサ
２５３１    絶縁層
２５５０    ＥＬ素子
２５５１    液晶素子
２５６０    封止層
２５６７    着色層
２５６８    遮光層
２５６９    反射防止層
２５７０    基板
２５７０ａ    絶縁層
２５７０ｂ    可撓性基板
２５７０ｃ    接着層
２５８０    発光モジュール
２５９０    基板
２５９１    電極
２５９２    電極
２５９３    絶縁層
２５９４    配線
２５９５    タッチセンサ
２５９７    接着層
２５９８    配線
２５９９    接続層
２６０１    パルス電圧出力回路
２６０２    電流検出回路
２６０３    容量
２６１１    トランジスタ
２６１２    トランジスタ
２６１３    トランジスタ
２６２１    電極
２６２２    電極
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
５１００    ペレット
５１２０    基板
５１６１    領域
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライト
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    携帯情報端末
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
【図１】
2016146475.tif 000003
【図２】
2016146475.tif 000004
【図３】
2016146475.tif 000005
【図４】
2016146475.tif 000006
【図５】
2016146475.tif 000007
【図６】
2016146475.tif 000008
【図７】
2016146475.tif 000009
【図８】
2016146475.tif 000010
【図９】
2016146475.tif 000011
【図１５】
2016146475.tif 000012
【図１６】
2016146475.tif 000013
【図１７】
2016146475.tif 000014
【図１８】
2016146475.tif 000015
【図１９】
2016146475.tif 000016
【図２０】
2016146475.tif 000017
【図２１】
2016146475.tif 000018
【図２２】
2016146475.tif 000019
【図２３】
2016146475.tif 000020
【図２４】
2016146475.tif 000021
【図２５】
2016146475.tif 000022
【図２６】
2016146475.tif 000023
【図２７】
2016146475.tif 000024
【図２８】
2016146475.tif 000025
【図２９】
2016146475.tif 000026
【図３０】
2016146475.tif 000027
【図３１】
2016146475.tif 000028
【図３２】
2016146475.tif 000029
【図３３】
2016146475.tif 000030
【図３４】
2016146475.tif 000031
【図３５】
2016146475.tif 000032
【図３６】
2016146475.tif 000033
【図３７】
2016146475.tif 000034
【図３８】
2016146475.tif 000035
【図３９】
2016146475.tif 000036
【図４０】
2016146475.tif 000037
【図４１】
2016146475.tif 000038
【図４２】
2016146475.tif 000039
【図４３】
2016146475.tif 000040
【図４４】
2016146475.tif 000041
【図４５】
2016146475.tif 000042
【図４６】
2016146475.tif 000043
【図４７】
2016146475.tif 000044
【図４８】
2016146475.tif 000045
【図４９】
2016146475.tif 000046
【図５０】
2016146475.tif 000047
【図５１】
2016146475.tif 000048
【図５２】
2016146475.tif 000049
【図５３】
2016146475.tif 000050
【図５４】
2016146475.tif 000051
【図５５】
2016146475.tif 000052
【図５６】
2016146475.tif 000053
【図１０】
2016146475.tif 000054
【図１１】
2016146475.tif 000055
【図１２】
2016146475.tif 000056
【図１３】
2016146475.tif 000057
【図１４】
2016146475.tif 000058