(57)【要約】【課題】各画素内の第１及び第２の光検知素子をそれぞれ電気的に完全に分離したうえで、その駆動時に第１及び第２の光検知素子の電位を精密に制御する必要のない簡易で確実な駆動を、製造が比較的容易な構造で得ることができる信頼性の高い光検知装置を実現する。【解決手段】光検知装置は、各々、検知波長の相異なる光検知素子１，２を備えた複数の画素１０と、複数の画素１０の光検知素子１に共通に接続された共通配線３と、複数の画素１０の光検知素子２に共通に接続された共通配線４と、画素１０において、光検知素子１と共通配線３との間に接続されたスイッチング素子８と、画素１０において、光検知素子２と共通配線４との間に接続された第２のスイッチング素子９とを含む。【選択図】図１
2016044971.tif 000002
【特許請求の範囲】
【請求項１】
検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素と、
前記第１の光検知素子と前記第２の光検知素子との間に接続された電流源と、
前記複数の画素それぞれの前記第１の光検知素子に共通に接続された第１の共通配線と、
前記複数の画素それぞれの前記第２の光検知素子に共通に接続された第２の共通配線と、
前記複数の画素それぞれにおいて、前記第１の光検知素子と前記第１の共通配線との間に接続された第１のスイッチング素子と、
前記複数の画素それぞれにおいて、前記第２の光検知素子と前記第２の共通配線との間に接続された第２のスイッチング素子と
を含むことを特徴とする光検知装置。
【請求項２】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、ｎｐｎ型のバイポーラトランジスタであることを特徴とする請求項１に記載の光検知装置。
【請求項３】
前記第１のスイッチング素子及び前記第２のスイッチング素子の開閉を相補的に切り替えることにより、前記第１のスイッチング素子及び前記第２のスイッチング素子のいずれかの出力を選択的に取得することを特徴とする請求項１又は２に記載の光検知装置。
【請求項４】
検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素を含む光検知装置の製造方法であって、
基板上に、複数層からなる第１の化合物半導体層と、複数層からなる第２の化合物半導体層と、複数層からなる第３の化合物半導体層と、複数層からなる第４の化合物半導体層とを有する積層構造を形成する工程と、
前記積層構造をパターニングして、前記第１の化合物半導体層から第１のスイッチング素子を、前記第２の化合物半導体層から前記第１の光検知素子を、前記第３の化合物半導体層から前記第２の光検知素子を、前記第４の化合物半導体層から第２のスイッチング素子をそれぞれ形成する工程と、
前記第１の光検知素子と前記第１のスイッチング素子を介して接続される第１の共通配線と、前記第２の光検知素子と前記第２のスイッチング素子を介して接続される第２の共通配線とを形成する工程と
を含むことを特徴とする光検知装置の製造方法。
【請求項５】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、ｎｐｎ型のバイポーラトランジスタであることを特徴とする請求項４に記載の光検知装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検知装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来技術による、同一の画素において相異なる２種の波長の赤外線をそれぞれ検知する２波長赤外線センサとしては、非特許文献１等で開示されているような１バンプ切り替え駆動方式のものがある。冷却型の２波長赤外線センサは、感光部を化合物半導体で駆動回路をＳｉ−ＬＳＩで構築することが一般的である。この２波長赤外線センサは、液体窒素温度程度まで冷却して使用するため、その動作時には、材料ごとの熱膨張係数の違いを吸収すべく、材料同士をＩｎバンプで接続している。
【０００３】
イメージセンサの高密度化を実現するうえでは、Ｉｎバンプの数を減らすことが有効である。非特許文献１では、１つの画素につき１つのＩｎバンプで接続することができるため、高密度化に有利となる。
【０００４】
図１０は、上記した従来の２波長赤外線センサの基本構成を示す模式図である。ここでは、２画素分の光検知素子及びその駆動回路を示す。
この２波長赤外線センサは、画素１００ごとに検知波長の相異なる２つの光検知素子である第１及び第２のＱＷＩＰ１０１，１０２を備えている。各画素１００には、第１のＱＷＩＰ１０１に共通に接続された第１の共通配線１０３と、複数の画素１００の第２のＱＷＩＰ１０２に共通に接続された第２の共通配線１０４とが設けられている。第１及び第２のＱＷＩＰ１０１，１０２間（電位ＶDET）には、入力トランジスタ１０５及び積分容量１０６を備えた駆動回路１１０が接続されている。
【０００５】
図１０において、第１のＱＷＩＰ１を動作させるには、第１の共通配線１０３の電位ＶCOM1を接地電位（ＧＮＤ）に、第２の共通配線１０４の電位ＶCOM2を電位ＶDETと同一に設定する。
第１のＱＷＩＰ１０１の信号の積分開始前に、不図示の回路を利用して積分容量１０６に正電荷を蓄積させる。その後入力トランジスタ１０５のゲート電極に電圧ＶTrを印加し、積分容量１０６から第１の共通配線１０３側にＱＷＩＰ１０１を通して電流を流す。第１のＱＷＩＰ１０１に入射する検知波長の光の光量に応じて第１のＱＷＩＰ１０１の抵抗は変化するため、一定時間電流を流した後の積分容量１０６の電圧を不図示の回路により測定することで第１のＱＷＩＰ１０１への入射光量を測定することができる。
【０００６】
入力トランジスタ１０５は、図１１に示すようなＩ−Ｖ特性を有している。そのため、積分容量１０６の電位や第１及び第２のＱＷＩＰ１０１，１０２の抵抗変化に対して電位ＶDETは殆ど変化することがない。従って、ＶCOM2＝ＶDETとすることでＱＷＩＰ１０２には電流が流れず、選択的に第１のＱＷＩＰ１０１を利用することができる。同様にして、ＶCOM1＝ＶDETとすることで第１のＱＷＩＰ１０１には電流が流れず、選択的に第２のＱＷＩＰ１０２を利用することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１９２８１５号公報
【非特許文献】
【０００８】
【非特許文献１】P.Castelein et.al., Pooc.ofSPIE Vol.5783.p.804
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、１バンプ切り替え駆動方式による２波長赤外線センサでは、以下のような諸問題がある。
【００１０】
（１）第１の問題
図１２に示すように、特定の画素（画素１００Ａとする。）に強い光が入射する場合がある。このとき、ＶCOM2＝ＶDET及びＶCOM1＝ＧＮＤとすると、ＶDET1＞ＶDET2となり、電流が第２の共通配線１０４（電位ＶCOM2）から第２のＱＷＩＰ１０２を経由して第１のＱＷＩＰ１０１に流れ込む。そのため、第１及び第２のＱＷＩＰ１０１，１０２で混信が生じ、２種の検知波長の分離が困難となる。
【００１１】
（２）第２の問題
図１３に示すように、特定の画素（画素１００Ｂとする。）が欠陥画素として第１及び第２のＱＷＩＰ１０１，１０２が短絡状態となる場合がある。このとき、ＶCOM2＝ＶDET及びＶCOM1＝ＧＮＤとすると、第１及び第２の共通配線１０３，１０４を大電流が流れる結果、配線抵抗に応じて、画素１００Ｂの近傍の第１及び第２のＱＷＩＰ１０１，１０２の両端の電圧がＶCOM1，ＶCOM2からずれる。そのため、第１及び第２のＱＷＩＰ１０１，１０２で混信が生じ、２種の検知波長の分離が困難となる。
【００１２】
（３）第３の問題
図１４に示すように、製造上のばらつきや結晶欠陥等に起因して、各画素１００の特性にばらつきが生じることがある。このとき、ＶCOM2＝ＶDET及びＶCOM1＝ＧＮＤとすると、ＶDET1＜ＶDET2となる可能性がある。この場合、第１及び第２のＱＷＩＰ１０１，１０２の双方に電流が流れ込み、第１及び第２のＱＷＩＰ１０１，１０２で混信が生じ、２種の検知波長の分離が困難となる。
【００１３】
上記の諸問題に対処すべく、特許文献１の技術が案出されている。この２波長赤外線センサでは、各画素の中間電極前後にダイオード構造が組み込まれている。しかしながら、この２波長赤外線センサでは、第１及び第２の問題は解決することができるが、第３の問題には対処することができない。
また、この２波長赤外線センサでは、予めＶDETの電圧値を正確に把握して共通配線の電位を適切に制御する必要があり、煩雑さに耐えないという問題がある。
【００１４】
本発明は、上記の諸問題に鑑みてなされたものであり、各画素内の第１及び第２の光検知素子をそれぞれ電気的に完全に分離したうえで、その駆動時に第１及び第２の光検知素子の電位を精密に制御する必要のない簡易で確実な駆動を、製造が比較的容易な構造で実現することができる信頼性の高い光検知装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
光検知装置の一態様は、検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素と、前記第１の光検知素子と前記第２の光検知素子との間に接続された電流源と、前記複数の画素それぞれの前記第１の光検知素子に共通に接続された第１の共通配線と、前記複数の画素それぞれの前記第２の光検知素子に共通に接続された第２の共通配線と、前記複数の画素それぞれにおいて、前記第１の光検知素子と前記第１の共通配線との間に接続された第１のスイッチング素子と、前記複数の画素それぞれにおいて、前記第２の光検知素子と前記第２の共通配線との間に接続された第２のスイッチング素子とを含む。
【００１６】
光検知装置の製造方法の一態様は、検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素を含む光検知装置の製造方法であって、基板上に、複数層からなる第１の化合物半導体層と、複数層からなる第２の化合物半導体層と、複数層からなる第３の化合物半導体層と、複数層からなる第４の化合物半導体層とを有する積層構造を形成する工程と、前記積層構造をパターニングして、前記第１の化合物半導体層から第１のスイッチング素子を、前記第２の化合物半導体層から前記第１の光検知素子を、前記第３の化合物半導体層から前記第２の光検知素子を、前記第４の化合物半導体層から第２のスイッチング素子をそれぞれ形成する工程と、前記第１の光検知素子と前記第１のスイッチング素子を介して接続される第１の共通配線と、前記第２の光検知素子と前記第２のスイッチング素子を介して接続される第２の共通配線とを形成する工程とを含む。
【発明の効果】
【００１７】
上記の諸態様によれば、各画素内の第１及び第２の光検知素子をそれぞれ電気的に完全に分離したうえで、その駆動時に第１及び第２の光検知素子の電位を精密に制御する必要のない簡易で確実な駆動を、製造が比較的容易な構造で得ることができる信頼性の高い光検知装置が実現する。
【図面の簡単な説明】
【００１８】
【図１】本実施形態による２波長赤外線センサの概略構成を示す模式図である。
【図２】本実施形態による２波長赤外線センサの概略平面図である。
【図３】本実施形態による２波長赤外線センサの製造方法を工程順に示す概略断面図である。
【図４】化合物半導体積層構造の断面状態について、各層を説明する表と共に示す模式図である。
【図５】図３に引き続き、本実施形態による２波長赤外線センサの製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、本実施形態による２波長赤外線センサの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、本実施形態による２波長赤外線センサの製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、本実施形態による２波長赤外線センサの製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、本実施形態による２波長赤外線センサの製造方法を工程順に示す概略断面図である。
【図１０】従来の２波長赤外線センサの基本構成を示す模式図である。
【図１１】従来の２波長赤外線センサにおけるＩ−Ｖ特性を示す特性図である。
【図１２】従来の２波長赤外線センサの問題点（第１の問題）を説明するための模式図である。
【図１３】従来の２波長赤外線センサの問題点（第２の問題）を説明するための模式図である。
【図１４】従来の２波長赤外線センサの問題点（第３の問題）を説明するための模式図である。
【発明を実施するための形態】
【００１９】
以下、光検知装置である２波長赤外線センサ及びその製造方法の具体的な実施形態について、図面を参照しながら詳細に説明する。
【００２０】
（２波長赤外線センサの構成）
図１は、本実施形態による２波長赤外線センサの概略構成を示す模式図である。ここでは、２画素分の光検知素子及びその駆動回路を示す。
この２波長赤外線センサは、画素１０ごとに検知波長の相異なる２つの光検知素子である第１及び第２のＱＷＩＰ１，２を備えている。本実施形態では例えば、第１のＱＷＩＰ１の検知波長が５μｍ、第２のＱＷＩＰ２の検知波長が８．７μｍとされる。
【００２１】
各画素１０には、第１のＱＷＩＰ１に共通に接続された第１の共通配線３と、複数の画素１０の第２のＱＷＩＰ２に共通に接続された第２の共通配線４と、第１及び第２のＱＷＩＰ１，２に共通に接続されてＧＮＤとされた第３の共通配線５とが設けられている。第１及び第２のＱＷＩＰ１，２間（電位ＶDET）には、入力トランジスタ６及び積分容量７を備えた駆動回路１１が接続されている。積分容量７には、積分容量７に電荷を蓄積する正電源（図示されない）が、トランジスタ（不図示）を介して接続されている。
【００２２】
本実施形態では、各画素１０において、第１のＱＷＩＰ１と第１の共通配線３との間に、第１のスイッチング素子８として例えばｎｐｎ型のバイポーラトランジスタが挿入されている。第１のスイッチング素子８は、そのコレクタ端子が第１のＱＷＩＰ１に、ベース端子が第１の共通配線３に、エミッタ端子が第３の共通配線５にそれぞれ接続されている。
同様に、第２のＱＷＩＰ２と第２の共通配線４との間に、第２のスイッチング素子９として例えばｎｐｎ型のバイポーラトランジスタが挿入されている。第２のスイッチング素子９は、そのコレクタ端子が第２のＱＷＩＰ２に、ベース端子が第２の共通配線４に、エミッタ端子が第３の共通配線５にそれぞれ接続されている。
【００２３】
この２波長赤外線センサの動作について説明する。
第１のＱＷＩＰ１を駆動するには、以下のようにする。第１のＱＷＩＰ１側の第１のスイッチング素子８のベース端子に接続されている第１の共通配線３を正電位に、第２のＱＷＩＰ２側の第２のスイッチング素子９のベース端子に接続されている第２の共通配線４をＧＮＤに設定する。この場合、各画素１０において、第１のＱＷＩＰ１側の第１のスイッチング素子８はオンに、第２のＱＷＩＰ２側の第２のスイッチング素子９はオフになる。その結果、積分容量７に予め正電源により蓄積された正電荷は入力トランジスタ６を通して第１のＱＷＩＰ１を通ってＧＮＤに設定された第３の共通配線５に流れる。その際、第２のＱＷＩＰ２の第２のスイッチング素子９はベース端子とエミッタ端子との間の電位差がなく電流が流れないため、第２のＱＷＩＰ２を通して第３の共通配線５へ電流が流れることはない。
【００２４】
同様に、第２のＱＷＩＰ２を駆動するには、以下のようにする。第２のＱＷＩＰ２側の第２のスイッチング素子９のベース端子に接続されている第２の共通配線４を正電位に、第１のＱＷＩＰ１側の第１のスイッチング素子８のベース端子に接続されている第１の共通配線３をＧＮＤに設定する。この場合、各画素１０において、第２のＱＷＩＰ２側の第２のスイッチング素子９はオンに、第１のＱＷＩＰ１側の第１のスイッチング素子８はオフになる。その結果、積分容量７に蓄積された正電荷は入力トランジスタ６を通して第２のＱＷＩＰ２を通ってＧＮＤに設定された第３の共通配線５に流れる。その際、第１のＱＷＩＰ１の第１のスイッチング素子８はベース端子とエミッタ端子との間の電位差がなく電流が流れないため、第１のＱＷＩＰ１を通して第３の共通配線５へ電流が流れることはない。
【００２５】
以上のように、検知波長の相異なる第１のＱＷＩＰ１と第２のＱＷＩＰ２とを切り替えて使用することができる。この構成では、各画素１０で第１及び第２のＱＷＩＰ１，２が第１及び第２のスイッチング素子８，９により分離して駆動される。従来技術では、特定の画素１０に強い光が入射した場合、特定の画素１０が欠陥画素として第１及び第２のＱＷＩＰ１，２が短絡状態となった場合には第１及び第２のＱＷＩＰの混信を抑止できる。ところが、製造上のばらつきや結晶欠陥等に起因して、各画素１０の特性にばらつきが生じた場合で混信が生じる。本実施形態では、これら３つの場合の全てについて、第１及び第２のＱＷＩＰ１，２に同時に電流が流れて混信が生じる問題は抑止される。また、本実施形態では、電圧ＶDETの電圧値を予め予想して第１及び第２の共通配線３，４の電位を設定する必要もなく、高い動作確実性が実現する。
なお、上記実施形態による２波長赤外線センサにおいては、スイッチング素子８，９としてｎｐｎ型のバイポーラトランジスタが用いられているが、例えば、代わりに、ｐｎｐ型のバイポーラトランジスタや、ＦＥＴ（Field Effect Transistor）が用いられても良い。
【００２６】
（２波長赤外線センサの製造方法）
以下、本実施形態による２波長赤外線センサの製造方法について説明する。
【００２７】
本実施形態による２波長赤外線センサを平面視した様子を図２に示す。２波長赤外線センサでは、複数の画素１０がマトリクス状に配設された画素部分２１と、第１及び第２の共通配線３，４が接続される共通配線接続部分２２とが形成される。図２における小矩形内の番号は、図４における層番号の化合物半導体層へのコンタクト形成部分を表している。
以下、図２の線分Ｉ−Ｉ'に沿った断面について、図３，図５〜図９を用いて順次製造工程を説明する。
【００２８】
先ず、図３に示すように、例えば半絶縁性のＧａＡｓ基板３１上に各化合物半導体層を積層して化合物半導体積層構造３０を形成する。
化合物半導体積層構造３０は、厚みが６５０μｍ程度のＧａＡｓ基板３１上に、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法により、以下の各化合物半導体を順次成長することで形成される。ＭＢＥ法の代わりに、有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法等を用いても良い。
【００２９】
ＧａＡｓ基板３１及び化合物半導体積層構造３０を構成する各化合物半導体の詳細構成を図４に示す。各化合物半導体について、層番順に説明する。
ＩｎＧａＰ１（図４でＩｎＧａＰ層４１）は、１００μｍ程度の厚みに形成され、後述するエッチングストッパーとして用いられる。不純物のドープはない。
ＧａＡｓ２（図４でｎ−ＧａＡｓ層４２）は、１．５μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。ＧａＡｓ２は、第１のスイッチング素子の電極（及び第３の共通配線）として用いられる。
【００３０】
ＧａＡｓ３（図４でｎ−ＧａＡｓ層４３）は、１０ｎｍ〜１００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０17／ｃｍ3〜１×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ４（図４でｐ−ＧａＡｓ層４４）は、１００ｎｍ〜２００ｎｍ程度の厚みに形成され、ｐ型不純物としてＢｅが１×１０18／ｃｍ3〜５×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ５（図４でｎ−ＧａＡｓ層４５）は、０．５μｍ〜１μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０16／ｃｍ3〜５×１０16／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ６は、５００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ３〜６は、第１のスイッチング素子のｎｐｎ型バイポーラトランジスタとして用いられる。ＧａＡｓ３（ｎ−ＧａＡｓ層４３）がエミッタ層、ＧａＡｓ４（ｐ−ＧａＡｓ層４４）がベース層、ＧａＡｓ５（ｎ−ＧａＡｓ層４５）がコレクタ層となる。
【００３１】
ＡｌＧａＡｓ７は、５０ｎｍ程度の厚みに形成され、Ａｌの組成率は２６％程度である。不純物のドープはない。
ＧａＡｓ８は、厚みが５ｎｍ程度のＧａＡｓ層が例えば６０層繰り返し積層されてなり、ｎ型不純物としてＳｉが４×１０17／ｃｍ3程度の濃度にドープされる。
ＡｌＧａＡｓ９は、５０ｎｍ程度の厚みに形成され、Ａｌの組成率は２６％程度である。不純物のドープはない。
ＡｌＧａＡｓ７、ＧａＡｓ８、及びＡｌＧａＡｓ９は、第１のＱＷＩＰとして用いられる。図４では、ＧａＡｓ６、ＡｌＧａＡｓ７、ＧａＡｓ８、及びＡｌＧａＡｓ９を合わせて第１の積層体４６として示す。
【００３２】
ＧａＡｓ１０（図４でｎ−ＧａＡｓ層４７）は、１μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。ＧａＡｓ１０は、第１のスイッチング素子と第２のスイッチング素子との間の電極として用いられる。
【００３３】
ＡｌＧａＡｓ１１は、４０ｎｍ程度の厚みに形成され、Ａｌの組成率は３５％程度である。不純物のドープはない。
ＩｎＧａＡｓ１２は、厚みが２．５ｎｍ程度のＩｎＧａＡｓ層が例えば２０層繰り返し積層されてなり、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜５×１０18／ｃｍ3程度の濃度にドープされる。
ＡｌＧａＡｓ１３は、４０ｎｍ程度の厚みに形成され、Ａｌの組成率は３５％程度である。不純物のドープはない。
ＡｌＧａＡｓ１１、ＩｎＧａＡｓ１２、及びＡｌＧａＡｓ１３は、第２のＱＷＩＰとして用いられる。
【００３４】
ＧａＡｓ１４は、５００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。
図４では、ＡｌＧａＡｓ１１、ＩｎＧａＡｓ１２、ＡｌＧａＡｓ１３、及びＧａＡｓ１４を合わせて第２の積層体４８として示す。
【００３５】
ＧａＡｓ１５（図４でｎ−ＧａＡｓ層４９）は、０．５μｍ〜１μｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０16／ｃｍ3〜５×１０16／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ１６（図４でｐ−ＧａＡｓ層５０）は、１００ｎｍ〜２００ｎｍ程度の厚みに形成され、ｐ型不純物としてＢｅが１×１０18／ｃｍ3〜５×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ１７（図４でｎ−ＧａＡｓ層５１）は、１０ｎｍ〜１００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが１×１０17／ｃｍ3〜１×１０18／ｃｍ3程度の濃度にドープされる。
ＧａＡｓ１４〜１７は、第２のスイッチング素子のｎｐｎ型バイポーラトランジスタとして用いられる。ＧａＡｓ１５（ｎ−ＧａＡｓ層４９）がコレクタ層、ＧａＡｓ１６（ｐ−ＧａＡｓ層５０）がベース層、ＧａＡｓ１７（ｎ−ＧａＡｓ層５１）がエミッタ層となる。
【００３６】
ＧａＡｓ１８（図４でｎ−ＧａＡｓ層５２）は、５００ｎｍ程度の厚みに形成され、ｎ型不純物としてＳｉが５×１０18／ｃｍ3〜１×１０19／ｃｍ3程度の濃度にドープされる。ＧａＡｓ１８は、第２のスイッチング素子の電極として用いられる。
ＧａＡｓ１９（図４でＧａＡｓ層５３）は、７００μｍ程度の厚みに形成され、光結合層として用いられる。不純物のドープはない。
【００３７】
続いて、図５に示すように、化合物半導体積層構造３０をパターニングする。
図５（ａ）では、ＧａＡｓ層５３をリソグラフィー及びドライエッチングで加工し、開口５３ａを形成する。
図５（ｂ）では、ｎ−ＧａＡｓ層５１，５２、及びＧａＡｓ層５３をリソグラフィー及びドライエッチングで加工して分断する。
図５（ｃ）では、第１の積層体４８、ｎ−ＧａＡｓ層４９、及びｐ−ＧａＡｓ層５０をリソグラフィー及びドライエッチングで加工して分断する。
図５（ｄ）では、ｎ−ＧａＡｓ層４５、第１の積層体４６、及びｎ−ＧａＡｓ層４７をリソグラフィー及びドライエッチングで加工して分断する。
図５（ｅ）では、ｎ−ＧａＡｓ層４３及びｐ−ＧａＡｓ層４４をリソグラフィー及びドライエッチングで加工して分断する。
【００３８】
続いて、図６に示すように、絶縁膜を形成した後、各種のオーミックコンタクトを形成する。
図６（ａ）では、ＣＶＤ法等により、全面を覆うようにＳｉＯＮ等の絶縁物を堆積して、絶縁膜５４を形成する。
図６（ｂ）では、絶縁膜５４をリソグラフィー及びドライエッチングで加工して、ｎ−ＧａＡｓ層４７，５２の表面の一部を露出する開口５４ａ，５４ｂを形成する。開口５４ａ，５４ｂを埋め込むように、蒸着法等によりＡｕ−Ｇｅ／Ｐｔ／Ａｕ等の金属を形成し、ｎ−ＧａＡｓ層４７，５２とオーミックコンタクトするオーミック電極５５を形成する。
図６（ｃ）では、絶縁膜５４をリソグラフィー及びドライエッチングで加工して、ｐ−ＧａＡｓ層４４，５０の表面の一部を露出する開口５４ｃ，５４ｄを形成する。開口５４ｃ，５４ｄを埋め込むように、蒸着法等によりＴｉ／Ｐｔ／Ａｕ等の金属を形成し、ｐ−ＧａＡｓ層４４，５０とオーミックコンタクトするオーミック電極５６を形成する。
【００３９】
続いて、図７に示すように、第１及び第２の共通配線の電極層を形成する。
図７（ａ）では、リソグラフィーによりレジストマスクを形成し、蒸着法等によりＡｕ等の下地薄膜を形成する。蒸着法等によりＴｉ／Ｐｔ等の金属を堆積した後、リフトオフによりレジストマスク及びその上の下地薄膜及び金属を除去して、ｐ−ＧａＡｓ層４４のオーミック電極５６と接続される電極層５７を形成する。
図７（ｂ）では、全面を覆うようにＳｉＯＮ等の絶縁物を堆積して、絶縁膜５８を形成する。
図７（ｃ）では、絶縁膜５８をリソグラフィー及びドライエッチングで加工して、ｐ−ＧａＡｓ層５０のオーミック電極５６の表面を露出する開口５８ａを形成する。
図７（ｄ）では、リソグラフィーによりレジストマスクを形成し、蒸着法等によりＡｕ等の下地薄膜を形成する。蒸着法等によりＴｉ／Ｐｔ等の金属を堆積した後、リフトオフによりレジストマスク及びその上の下地薄膜及び金属を除去して、ｐ−ＧａＡｓ層５０のオーミック電極５６と接続される電極層５９を形成する。
【００４０】
続いて、図８に示すように、引き出し配線及びＩｎバンプを形成する。
図８（ａ）では、絶縁膜５８をリソグラフィー及びドライエッチングで加工して、ｎ−ＧａＡｓ層４７，５２のオーミック電極５５の表面を露出する開口５８ｂを形成する。
図８（ｂ）では、リソグラフィーによりレジストマスクを形成し、蒸着法等によりＴｉ／Ｐｔ等の金属を堆積した後、リフトオフによりレジストマスク及びその上の金属を除去して、ｎ−ＧａＡｓ層４７，５２のオーミック電極５５と接続される引き出し配線６０を形成する。
図８（ｃ）では、引き出し配線６０上に、蒸着法等によりＡｕ等の下地薄膜を形成した後、その上にＩｎバンプ６１を形成する。
【００４１】
続いて、図９に示すように、Ｓｉ−ＬＳＩを張り合わせ、ＧａＡｓ基板３１を除去する。
図９（ａ）では、ＦＣＢ（フリップ・チップ・ボンディング）法により、ＧａＡｓ基板３１にＩｎバンプ６１によりＳｉ−ＬＳＩ６２を張り合わせ、ハイブリッド素子を形成する。Ｓｉ−ＬＳＩ６２は、入力トランジスタ及び積分容量を備えた駆動回路が形成されている。
図９（ｂ）では、ＩｎＧａＰ層４１をエッチングストッパーとして、ウェットエッチングによりハイブリッド素子からＧａＡｓ基板３１を除去する。
以上のようにして、本実施形態による２波長赤外線センサが形成される。
【００４２】
以上説明したように、本実施形態によれば、各画素１０内の第１及び第２のＱＷＩＰ１，２をそれぞれ電気的に完全に分離したうえで、その駆動時に第１及び第２のＱＷＩＰ１，２の電位を精密に制御する必要のない簡易で確実な駆動を、製造が比較的容易な構造で得ることができる信頼性の高い２波長赤外線センサが実現する。
【００４３】
本発明は上記実施形態に限定されるものではない。上記実施形態は例示であり、特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下、光検知装置及びその製造方法について、付記としてまとめて記載する。
【００４４】
（付記１）検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素と、
前記第１の光検知素子と前記第２の光検知素子との間に接続された電流源と、
前記複数の画素それぞれの前記第１の光検知素子に共通に接続された第１の共通配線と、
前記複数の画素それぞれの前記第２の光検知素子に共通に接続された第２の共通配線と、
前記複数の画素それぞれにおいて、前記第１の光検知素子と前記第１の共通配線との間に接続された第１のスイッチング素子と、
前記複数の画素それぞれにおいて、前記第２の光検知素子と前記第２の共通配線との間に接続された第２のスイッチング素子と
を含むことを特徴とする光検知装置。
【００４５】
（付記２）前記第１のスイッチング素子及び前記第２のスイッチング素子は、ｎｐｎ型のバイポーラトランジスタであることを特徴とする付記１に記載の光検知装置。
【００４６】
（付記３）前記第１のスイッチング素子及び前記第２のスイッチング素子の開閉を相補的に切り替えることにより、前記第１のスイッチング素子及び前記第２のスイッチング素子のいずれかの出力を選択的に取得することを特徴とする付記１又は２に記載の光検知装置。
【００４７】
（付記４）前記複数の画素それぞれの前記第１のスイッチング素子及び前記第２のスイッチング素子の各エミッタ端子が接続され、接地電位とされた第３の共通配線を更に含み、
前記第１のスイッチング素子及び前記第２のスイッチング素子の一方のベース端子を正電位に、他方を接地することにより、前記一方と接続された前記第１の光検知素子又は前記第２の光検知素子を選択的に動作させることを特徴とする付記２に記載の光検知装置。
【００４８】
（付記５）検知波長の相異なる第１の光検知素子及び第２の光検知素子をそれぞれ備えた複数の画素を含む光検知装置の製造方法であって、
基板上に、複数層からなる第１の化合物半導体層と、複数層からなる第２の化合物半導体層と、複数層からなる第３の化合物半導体層と、複数層からなる第４の化合物半導体層とを有する積層構造を形成する工程と、
前記積層構造をパターニングして、前記第１の化合物半導体層から第１のスイッチング素子を、前記第２の化合物半導体層から前記第１の光検知素子を、前記第３の化合物半導体層から前記第２の光検知素子を、前記第４の化合物半導体層から第２のスイッチング素子をそれぞれ形成する工程と、
前記第１の光検知素子と前記第１のスイッチング素子を介して接続される第１の共通配線と、前記第２の光検知素子と前記第２のスイッチング素子を介して接続される第２の共通配線とを形成する工程と
を含むことを特徴とする光検知装置の製造方法。
【００４９】
（付記６）前記第１のスイッチング素子及び前記第２のスイッチング素子は、ｎｐｎ型のバイポーラトランジスタであることを特徴とする付記５に記載の光検知装置の製造方法。
【符号の説明】
【００５０】
１，１０１  第１のＱＷＩＰ
２，１０２  第２のＱＷＩＰ
３，１０３  第１の共通配線
４，１０４  第２の共通配線
５  第３の共通配線
６，１０５  入力トランジスタ
７，１０６  積分容量
８  第１のスイッチング素子
９  第２のスイッチング素子
１０，１００，１００Ａ，１００Ｂ  画素
１１，１１０  駆動回路
２１  画素部分
２２  共通配線接続部分
３０  化合物半導体積層構造
３１  ＧａＡｓ基板
４１  ＩｎＧａＰ層
４２，４３，４５，４７，４９，５１，５２  ｎ−ＧａＡｓ層
４４，５０  ｐ−ＧａＡｓ層
４６  第１の積層体
４８  第２の積層体
５３  ＧａＡｓ層
５３ａ，５４ａ，５４ｂ，５４ｃ，５４ｄ，５８ａ，５８ｂ  開口
５４，５８  絶縁膜
５５，５６  オーミック電極
５７，５９  電極層
６０  引き出し配線
６１  Ｉｎバンプ
６２  Ｓｉ−ＬＳＩ
【図１】
2016044971.tif 000003
【図２】
2016044971.tif 000004
【図３】
2016044971.tif 000005
【図４】
2016044971.tif 000006
【図５】
2016044971.tif 000007
【図６】
2016044971.tif 000008
【図７】
2016044971.tif 000009
【図８】
2016044971.tif 000010
【図９】
2016044971.tif 000011
【図１０】
2016044971.tif 000012
【図１１】
2016044971.tif 000013
【図１２】
2016044971.tif 000014
【図１３】
2016044971.tif 000015
【図１４】
2016044971.tif 000016