(57)【要約】【課題】炭化珪素半導体装置のドリフト層の積層欠陥の拡張を抑制する。【解決手段】炭化珪素半導体装置は、炭化珪素半導体基板と、第１導電型の第１炭化珪素半導体層と、前記第１炭化珪素半導体層上に第１導電型とは反対の導電型を有する第２導電型の第２炭化珪素半導体とを備え、前記第１炭化珪素半導体層は、濃度ＮＤのドナー不純物と濃度ＮＡのアクセプタ不純物とを有する高濃度層を含み、ＮＤおよびＮＡの和は１×１０１８ｃｍ−３以上であり、ＮＤおよびＮＡの差の絶対値は５×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であって、前記第１炭化珪素半導体層が前記半導体装置のドリフト層として働くことを特徴とする。【選択図】図２
2016213473.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体装置であって、
炭化珪素半導体基板と、第１導電型の第１炭化珪素半導体層と、前記第１炭化珪素半導体層上に第１導電型とは反対の導電型を有する第２導電型の第２炭化珪素半導体領域とを備え、
前記第１炭化珪素半導体層は、濃度ＮＤのドナー不純物と濃度ＮＡのアクセプタ不純物とを有する高濃度層を含み、ＮＤおよびＮＡの和は１×１０１８ｃｍ−３以上であり、ＮＤおよびＮＡの差の絶対値は５×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であって、
前記第１炭化珪素半導体層が前記半導体装置のドリフト層として働くことを特徴とする、炭化珪素半導体装置。
【請求項２】
前記炭化珪素単結晶基板と前記ドリフト層との間に炭化珪素から作られたバッファ層をさらに備えることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
ＭＯＳＦＥＴ、ＩＧＢＴ、ＰｉＮダイオードのいずれかである請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記ドナー不純物は、窒素、リン、ヒ素およびアンチモンからなる群から選択される少なくとも１種類の原子を含み、前記アクセプタ不純物は、アルミニウム、ボロン、ガリウムおよびインジウムからなる群から選択される少なくとも１種類の原子を含む、請求項１から３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記アクセプタ不純物がアルミニウムで、前記ドナー不純物が窒素である請求項４に記載の炭化珪素半導体装置。
【請求項６】
前記アクセプタ不純物がガリウムで、前記ドナー不純物が窒素である請求項４に記載の炭化珪素半導体装置。
【請求項７】
前記アクセプタ不純物がボロンで、前記ドナー不純物が窒素である請求項４に記載の炭化珪素半導体装置。
【請求項８】
前記アクセプタ不純物がガリウムで、前記ドナー不純物がリンである請求項４に記載の炭化珪素半導体装置。
【請求項９】
前記アクセプタ不純物がボロンで、前記ドナー不純物がリンである請求項４に記載の炭化珪素半導体装置。
【請求項１０】
前記絶対値は１×１０１６ｃｍ−３以下である、請求項１から９のいずれかに記載の炭化珪素半導体装置。
【請求項１１】
前記高濃度層は１０ｎｍ以上の厚さを有する、請求項１から１０のいずれか１項に記載の炭化珪素半導体装置。
【請求項１２】
前記高濃度層の前記厚さは１μｍ以下である、請求項１１に記載の炭化珪素半導体装置。
【請求項１３】
前記第１炭化珪素半導体層は、前記高濃度層と、１×１０１８ｃｍ−３未満の総不純物濃度を有する第１導電型の低濃度層とを含む、請求項１から１２のいずれか１項に記載の炭化珪素半導体装置。
【請求項１４】
前記低濃度層は、５×１０１４ｃｍ−３以上１×１０１６ｃｍ−３以下の濃度で、ドナー不純物およびアクセプタ不純物のいずれか一方のみを有する、請求項１３に記載の炭化珪素半導体装置。
【請求項１５】
前記第１炭化珪素半導体層はｎ型の導電型を有する、請求項１から１４のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置に関する。
【背景技術】
【０００２】
ワイドバンドギャップ半導体である炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）材料と比較して、高い絶縁破壊耐量を有する。このため、半導体装置の製造に用いられるエピタキシャル基板の材料として炭化珪素が用いられる場合、シリコン基板が用いられる場合に比して、耐圧の大幅な低下を避けつつ、基板の不純物濃度を高めることでその電気抵抗を低減することが可能である。抵抗の低減により、半導体装置、特にパワーデバイス、の電力損失を低減することができる。
【０００３】
ＳｉＣエピタキシャルウェハにおける抵抗の低減を意図した技術としては、たとえば、下記の特許文献１に記載のものがある。この技術によれば、ＳｉＣエピタキシャル層がｐ型の場合、ＳｉＣエピタキシャル層が含有するｐ型不純物を「元素Ａ」、ｎ型不純物を「元素Ｄ」とする場合に、元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい。またＳｉＣエピタキシャル層がｎ型の場合、元素Ｄの濃度の元素Ａの濃度に対する比が０．４０より大きく０．９５より小さい。
【０００４】
一方、炭化珪素結晶中には、基底面転位、または、単結晶基板とエピタキシャル層との界面で発生するミスフィット転位などの線欠陥が、ある程度存在することが一般的である。炭化珪素半導体装置がｐｎダイオード構造を有する場合、ｐｎダイオード構造に注入された少数キャリアが多数キャリアと再結合するときに生じる再結合エネルギーによって、上記線欠陥を起点として、面欠陥である積層欠陥が拡張していく。積層欠陥は、線欠陥を起点として、基底面に沿って、かつエピタキシャル成長時のステップフロー方向に垂直な方向に沿って、三角形状または帯状に拡張する（たとえば、下記の非特許文献１参照）。積層欠陥は電流の流れを阻害する抵抗として作用するので、積層欠陥が増加するほど順方向電圧（いわゆるＶｆ）が増大していく。これによりデバイス特性の劣化が引き起こされる。
【０００５】
積層欠陥による順方向電圧のシフトは、ＳｉＣ−ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）でも同様に発生するとの報告がある（たとえば、下記の非特許文献２参照）。ＭＯＳＦＥＴ構造は、ソースとドレインとの間に、ボディダイオードと呼ばれる寄生ダイオードを有する。よってボディダイオードに順方向電流が流れ続けると、上述したのと同様の劣化が引き起こされる。このため、ＭＯＳＦＥＴによるスイッチング回路の還流ダイオードとしてボディダイオードが利用されると、ＭＯＳＦＥＴ特性の変動、たとえば順方向電圧のシフト、が引き起こされ、それにより信頼性上の問題が生じる。この問題は、比較的低い順方向電圧を有するショットキーバリアダイオードを還流ダイオードとして設けることで緩和し得るものの、寄生ダイオードに順方向電流が流れることを完全に防止することは難しい。順方向電圧のシフトは、ＭＯＳＦＥＴが形成されるチップ内に含まれる、拡張された積層欠陥の面積の和に比例する。したがって、順方向電圧のシフトを抑制するためには、この面積を抑える必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４―１８５０４８号公報
【非特許文献】
【０００７】
【非特許文献１】Ｊｏｕｒｎａｌ  ｏｆ  ＥＬＥＣＴＲＯＮＩＣ  ＭＡＴＥＲＩＡＬＳ，  Ｖｏｌ．  ３９，  Ｎｏ．  ６，  ｐｐ．  ６８４−６８７  （２０１０）  “Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｏｐｔｉｃａｌ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔｓ  ｉｎ  ４Ｈ−ＳｉＣ  Ｄｅｖｉｃｅｓ”
【非特許文献２】ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，  Ｖｏｌ．  ２８，  Ｎｏ．  ７，  ｐｐ．  ５８７−５８９  （２００７）  ”Ａ  Ｎｅｗ  Ｄｅｇｒａｄａｔｉｏｎ  Ｍｅｃｈａｎｉｓｍ  ｉｎ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  ＳｉＣ  Ｐｏｗｅｒ  ＭＯＳＦＥＴｓ”
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は以上のような課題を解決するためになされたものであり、その目的は、耐圧の大幅な低下を避けつつ積層欠陥の拡張を抑制することができる炭化珪素エピタキシャル基板および炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の炭化珪素半導体装置は、炭化珪素半導体基板と、第１導電型の第１炭化珪素半導体層と、第１炭化珪素半導体層上に第１導電型とは反対の導電型を有する第２導電型の第２炭化珪素半導体領域とを備え、第１炭化珪素半導体層は、濃度ＮＤのドナー不純物と濃度ＮＡのアクセプタ不純物とを有する高濃度層を含み、ＮＤおよびＮＡの和は１×１０１８ｃｍ−３以上であり、ＮＤおよびＮＡの差の絶対値は５×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であって、第１炭化珪素半導体層が前記半導体装置のドリフト層として働く。
【発明の効果】
【００１０】
本発明の炭化珪素半導体装置によれば、耐圧の大幅な低下を避けつつ、積層欠陥の拡張を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略的な部分断面図である。
【図３】本発明の実施の形態１における炭化珪素エピタキシャル基板の構成を概略的に示す断面図である。
【図４】使用により特性が劣化した比較例の炭化珪素半導体装置の炭化珪素エピタキシャル基板中における積層欠陥の拡張の例を模式的に示す部分断面図である。
【図５】本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【図６】本発明の実施の形態２における炭化珪素エピタキシャル基板の構成を概略的に示す断面図である。
【図７】図６の第１の変形例である。
【図８】図６の第２の変形例である。
【図９】図６の第３の変形例である。
【図１０】本発明の実施の形態３における炭化珪素半導体装置の積層欠陥の観察に用いた炭化珪素エピタキシャル基板の構成を概略的に示す断面図である。
【図１１】本発明の実施の形態３における炭化珪素半導体装置の積層欠陥の観察結果を示す透過型電子顕微鏡写真である。
【図１２】本発明の実施の形態４における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて本発明の実施の形態について説明する。
【００１３】
＜実施の形態１＞
（炭化珪素半導体装置の構成）
図１および図２を参照して、本実施の形態のＭＯＳＦＥＴ１００（炭化珪素半導体装置）は、エピタキシャル基板５１Ｐと、ゲート絶縁膜１２と、ゲート電極１３と、ソース電極２と、ドレイン電極３２と、ゲートパッド１とを有する。エピタキシャル基板５１Ｐはｎ型を有する。エピタキシャル基板５１Ｐは炭化珪素から作られている。エピタキシャル基板５１Ｐは、六方晶系の結晶構造を有し、たとえばポリタイプ４Ｈを有する。
【００１４】
エピタキシャル基板５１Ｐは、単結晶基板１０（炭化珪素単結晶基板）と、エピタキシャル層４１Ｐとを有する。単結晶基板１０は、３×１０１８ｃｍ−３以上の不純物濃度を有する。単結晶基板１０の一方面（図２における上面）の面方位は、ｃ面（｛０００１｝面）に対して、０°を超えるオフ角を有する。ｃ面はカーボン面（Ｃ面）およびシリコン面（Ｓｉ面）のいずれであってもよい。オフ角は１°以上８°以下であることが好ましい。エピタキシャル層４１Ｐは、単結晶基板１０の上面上に設けられている。エピタキシャル層４１Ｐの主面（図２の上面）の面方位は、単結晶基板１０の上面の面方位と同様である。
【００１５】
エピタキシャル層４１Ｐは、ドリフト層１１と、ウェル領域１４（不純物領域）と、ソース領域１５と、ウェルコンタクト領域１６とを有する。エピタキシャル層４１Ｐの一方面（図２における上面）には、各々がＭＯＳ構造を有するセルが周期的に配置されたセル構造が形成されている。各セルは並列接続されており、それによりトランジスタアレイ構造が構成されている。以下、より詳細な構造について説明する。
【００１６】
ドリフト層１１は、単結晶基板１０の上面上に設けられている。ドリフト層１１は、デバイス動作時においてソース／ドレイン電極間に定格電圧が印加されたオフ時に、ｐｎ接合からの空乏層が伸び得る領域（活性層）であり、それによりオフ状態にあるＭＯＳＦＥＴ１００に印加されるソース／ドレイン電極間（主電極間）の電圧が保持される。本実施の形態の場合、ドリフト層１１とｐ型のウェル領域１４との間のｐｎ接合からの空乏層が伸び得る領域をドリフト層１１と呼ぶ。ドリフト層１１の厚さ（図２における縦方向の寸法）は、パワーデバイスに求められる耐圧および特性に応じて決定され、たとえば、３μｍから２００μｍ程度である。
【００１７】
本実施の形態においては、ドリフト層１１は高濃度層２１によって構成されている。言い換えれば、ドリフト層１１は高濃度層２１のみからなる。
【００１８】
高濃度層２１は、濃度ＮＤのドナー不純物と、濃度ＮＡのアクセプタ不純物とを有する。ＮＤおよびＮＡの和は１×１０１８ｃｍ−３以上である。ドナー不純物によるキャリア生成とアクセプタ不純物によるキャリア生成とが互いに相殺されることから、高濃度層２１の実効不純物濃度は、ＮＤおよびＮＡの差の絶対値に相当する。ＮＤおよびＮＡの差の絶対値は、５×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、好ましくは１×１０１６ｃｍ−３以下である。絶対値の具体的値は、ＭＯＳＦＥＴ１００に求められる耐圧および特性に応じて選択され得る。本実施の形態においては、ＮＤ＞ＮＡが満たされることにより、ドリフト層１１、すなわち高濃度層２１、はｎ型を有する。よってＭＯＳＦＥＴ１００はｎチャネル型である。これによりＭＯＳＦＥＴ１００は、移動度の高い電子をキャリアとして活用することができる。
【００１９】
ドナー不純物としては、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）のいずれか１種類または複数種類の原子を用いることができる。アクセプタ不純物としては、アルミニウム（Ａｌ）、ボロン（Ｂ）、ガリウム（Ｇａ）またはインジウム（Ｉｎ）のいずれか１種類または複数種類の原子を用いることができる。たとえば、ドナー不純物としての６×１０１７ｃｍ−３のＮ原子と、アクセプタ不純物としての５．５×１０１７ｃｍ−３のＡｌ原子とが共に高濃度層２１に添加される。この場合、総不純物濃度は１．１５×１０１８ｃｍ−３であり、実効不純物濃度は５×１０１６ｃｍ−３である。このように高濃度層２１においては、実効不純物濃度が低くされつつ、総不純物濃度が高くされている。なお高濃度層２１内において、ＮＡと、ＮＢと、ＮＡおよびＮＢの差との各々は、必ずしも均一である必要はなく、たとえば厚さ方向（図２における縦方向）において変化していてもよい。
【００２０】
ウェル領域１４は、ドリフト層１１上に設けられており、ドリフト層１１によって単結晶基板１０から隔てられている。ウェル領域１４は、ドリフト層１１の導電型であるｎ型と反対の導電型であるｐ型を有する。第１導電型（ここではｎ型）の第１炭化珪素半導体層であるドリフト層１１と、反対の導電型である第２導電型（ここではｐ型）の第２炭化珪素半導体領域であるウェル領域１４が接合し、これにより、ドリフト層１１とウェル領域１４とによるｐｎダイオード構造が設けられている。
【００２１】
ウェルコンタクト領域１６はウェル領域１４上に設けられている。ウェルコンタクト領域１６は、ウェル領域１４の導電型と同じ導電型を有し、かつウェル領域１４の不純物濃度よりも高い不純物濃度かつキャリア濃度を有する。これによりウェルコンタクト領域１６はソース電極２に小さなコンタクト抵抗で接続されている。ソース領域１５は、ウェル領域１４上に設けられており、ウェル領域１４によってドリフト層１１から隔てられている。ソース領域１５は、ドリフト層１１と同様にｎ型を有する。ソース領域１５は、たとえば、平面視においてウェルコンタクト領域１６の周りを取り囲むように形成されている。
【００２２】
ゲート絶縁膜１２は、エピタキシャル層４１Ｐ上において、ソース領域１５とドリフト層１１との間でウェル領域１４を覆っている。ゲート絶縁膜１２は、ウェルコンタクト領域１６と、ソース領域１５の一部とを露出する開口部を有する。図２においては、ゲート絶縁膜１２は、隣り合う２つのセルの一方のソース領域１５と他方のソース領域１５との間にわたって形成されている。ゲート電極１３は、ゲート絶縁膜１２上に設けられており、ゲート絶縁膜１２を介してウェル領域１４に対向している。層間絶縁膜１７はゲート電極１３を覆っている。ソース電極２は、ゲート絶縁膜１２とゲート電極１３と層間絶縁膜１７とが設けられたエピタキシャル層４１Ｐ上に設けられている。ソース電極２は、ソース領域１５およびウェルコンタクト領域１６に接しており、層間絶縁膜１７によってゲート電極１３から隔てられている。ソース電極２は、ＭＯＳＦＥＴ１００の一方面（図２における上面）において露出された部分を有し、これによりソースパッドとしての機能を有する。ソース電極２は、たとえばアルミニウム電極である。ドレイン電極３２は単結晶基板１０の他方面（図２における下面）上に設けられている。ゲートパッド１は、ゲート電極１３に接続されており、ＭＯＳＦＥＴ１００の一方面において露出されている。
【００２３】
（炭化珪素エピタキシャル基板の構成および製造方法）
図３を参照して、次に、ＭＯＳＦＥＴ１００の製造に用いられるエピタキシャル基板５１（炭化珪素エピタキシャル基板）について説明する。エピタキシャル基板５１は、単結晶基板１０と、エピタキシャル層４１とを有する。エピタキシャル層４１は、単結晶基板１０上に設けられている。エピタキシャル層４１は、上述した高濃度層２１によって構成されている。言い換えれば、本実施の形態においては、エピタキシャル層４１は高濃度層２１のみからなる。エピタキシャル基板５１（図３）からＭＯＳＦＥＴ１００（図２）を製造する際には、注入マスクを用いた選択的なイオン注入によってエピタキシャル層４１からエピタキシャル層４１Ｐが形成される。エピタキシャル層４１、すなわち高濃度層２１、のうちの一部が、そのままＭＯＳＦＥＴ１００のドリフト層１１として用いられる。
【００２４】
次にエピタキシャル基板５１の製造方法、すなわち、単結晶基板１０上にエピタキシャル層４１を形成する方法について説明する。エピタキシャル層４１は単結晶基板１０上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法を用いて形成される。なお、以下の具体的な説明においてドナー不純物およびアクセプタ不純物のそれぞれとしてＮ原子およびＡｌ原子が用いられる場合について説明するが、不純物の種類がこれらに限定されるものではない。
【００２５】
まず単結晶基板１０が反応炉中に設置され、１４００℃から１８００℃に加熱される。次に、プロセスガスが導入されることで、単結晶基板１０上における炭化珪素のエピタキシャル成長が行われる。成長速度は３μｍ／ｈから１００μｍ／ｈ程度である。また反応炉の圧力は１ｋＰａから３０ｋＰａ程度である。
【００２６】
プロセスガスとしては、キャリアガスに原料ガスおよびドーパントガスが混合されたものが用いられる。たとえば、キャリアガスには水素（Ｈ２）が用いられ、原料ガスには、シラン（ＳｉＨ４）およびジシラン（Ｓｉ２Ｈ６）に代表されるシリコン含有ガスと、プロパン（Ｃ３Ｈ８）およびメタン（ＣＨ４）に代表される炭素含有ガスとが用いられる。原料ガス中のＣ原子およびＳｉ原子の比、すなわちＣ／Ｓｉ比、は０．５から１．５とされる。
【００２７】
エピタキシャル層４１としての高濃度層２１を形成するために、ドーパントガスとしては、ドナー不純物としてのＮ原子の添加のための窒素（Ｎ２）ガスと、アクセプタ不純物としてのＡｌ原子の添加のための、Ａｌ原子を含有するガスとが同時に用いられる。Ａｌ原子を含有するガスは、たとえば、キャリアガスとしての水素によってトリメチルアルミニウム（ＴＭＡｌ）をバブリングすることによって得られる。成長速度を向上させるためにハライド含有ガスを用いてもよい。各ガスの流量は、所望のＣ／Ｓｉ比および不純物濃度を有する高濃度層２１が得られるよう、マスフローコントローラによって精密に制御されることが好ましい。
【００２８】
エピタキシャル層４１の厚さおよび不純物濃度をエピタキシャル層４１内でより均一にするために、成膜中に単結晶基板１０は自転、公転または自公転させられることが望ましい。また、厚さ方向における不純物濃度の分布を所望のものとするために、成長中にガス流量が調整されてもよい。このような調整は、厚さ方向に均一な不純物濃度が求められる場合であっても、炉内環境の変化に対応する目的で行われ得る。
【００２９】
（比較例）
図４は、比較例のＭＯＳＦＥＴが有するエピタキシャル基板５１Ｚを部分的に示す。エピタキシャル基板５１Ｚは、単結晶基板１０と、エピタキシャル層４１Ｚとを有する。比較例のＭＯＳＦＥＴのドリフト層１１Ｚは、１×１０１８ｃｍ−３未満の総不純物濃度を有する低濃度層２０によって構成されている。低濃度層２０には、ドナーが添加されているものの、アクセプタは添加されていない。よって低濃度層２０の総不純物濃度および実効不純物濃度は、いずれもドナー不純物濃度と実質的に同じである。低濃度層２０はドリフト層１１Ｚを構成しているので、比較的低い実効不純物濃度を有する必要がある。このことは、総不純物濃度も比較的低いことを意味する。
【００３０】
エピタキシャル層４１Ｚの炭化珪素結晶中には、基底面転位、または、単結晶基板１０とエピタキシャル層４１Ｚとの界面で発生するミスフィット転位などの線欠陥が、ある程度存在することが一般的である。ＭＯＳＦＥＴの寄生ｐｎダイオード構造に注入された少数キャリアが多数キャリアと再結合するときに生じる再結合エネルギーによって、上記線欠陥を起点として、面欠陥である積層欠陥３０が拡張していく。積層欠陥３０は、線欠陥を起点として、ｃ軸ＣＡに垂直な基底面に沿って、かつエピタキシャル成長時のステップフロー方向に垂直な方向に沿って、三角形状または帯状に拡張する。よってエピタキシャル基板５１Ｚのオフ角がゼロでない限り、積層欠陥３０は、エピタキシャル層４１Ｚの表面へ拡張し、またその起点がエピタキシャル層４１Ｚ内部に位置する場合は単結晶基板１０との界面へ拡張する。積層欠陥３０は電流の流れを阻害する抵抗として作用するので、積層欠陥３０が増加するほど順方向電圧が増大していく。これによりＭＯＳＦＥＴの特性の劣化が引き起こされる。
【００３１】
（効果）
本実施の形態のＭＯＳＦＥＴ１００（図２）によれば、ドリフト層１１中の積層欠陥の拡張が、総不純物濃度１×１０１８ｃｍ−３以上の高濃度層２１により抑制される。また高濃度層２１が５×１０１４ｃｍ−３以上の実効不純物濃度を有することによりドリフト層１１として十分な導電性を高濃度層２１に付与しつつ、高濃度層２１が１×１０１７ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、の実効不純物濃度を有することにより耐圧の大幅な低下を避けることができる。以上から、耐圧の大幅な低下を避けつつ、積層欠陥の拡張を抑制することができる。
【００３２】
なお「積層欠陥の拡張を抑制する」とは、たとえば、ＭＯＳＦＥＴ１００のボディダイオードに順方向電流が流れたときの多数キャリアと少数キャリアとの再結合によって引き起こされる積層欠陥の拡張を防止するか、または、積層欠陥のいったん生じた拡張を停止させることでそのさらなる拡大を防止することをいう。
【００３３】
本実施の形態のエピタキシャル基板５１（図３）を用いて炭化珪素半導体装置を製造すれば、エピタキシャル層４１中の積層欠陥の拡張が、総不純物濃度１×１０１８ｃｍ−３以上の高濃度層２１により抑制される。また高濃度層２１が５×１０１４ｃｍ−３以上の実効不純物濃度を有することにより不純物層として有用性の高い導電性を高濃度層２１に付与しつつ、高濃度層２１が１×１０１７ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、の実効不純物濃度を有することにより耐圧の大幅な低下を避けることができる。以上から、耐圧の大幅な低下を避けつつ、積層欠陥の拡張を抑制することができる。
【００３４】
また、本実施の形態の形態においては、単結晶基板１０上にエピタキシャル層４１（ドリフト層１１）を直接形成したものについて説明してきたが、単結晶基板１０とエピタキシャル層４１（ドリフト層１１）との間に、エピタキシャル層４１と同じ第１導電型のバッファ層２３を備えていてもよい。バッファ層２３を備えた炭化珪素半導体装置においても、バッファ層２３が無いものと同様に、耐圧の大幅な低下を避けつつ、積層欠陥の拡張を抑制することができる。
【００３５】
＜実施の形態２＞
（炭化珪素半導体装置の構成）
図５を参照して、本実施の形態のＭＯＳＦＥＴ１１０（炭化珪素半導体装置）は、実施の形態１のエピタキシャル基板５１Ｐ（図２）に代わり、エピタキシャル基板５２Ｐを有する。エピタキシャル基板５２Ｐは、エピタキシャル層４１Ｐに代わり、エピタキシャル層４２Ｐを有する。エピタキシャル層４２Ｐは低濃度層２０Ａおよび２０Ｂと、それらの間に位置する高濃度層２１とを有する。低濃度層２０Ａおよび２０Ｂのそれぞれは厚さＴＡおよびＴＢを有する。本実施の形態においては、おおよそＴＡ＝ＴＢが満たされている。高濃度層２１は単結晶基板１０と平行に延在している。言い換えれば、エピタキシャル層４２Ｐは、単結晶基板１０上に低濃度層２０Ａ／高濃度層２１／低濃度層２０Ｂの順に積層された積層膜を有する。
【００３６】
エピタキシャル層４２Ｐにおいては、ドリフト層１１は高濃度層２１に加えて低濃度層２０Ａおよび２０Ｂを含む。よって低濃度層２０Ａおよび２０Ｂの各々は、高濃度層２１と同様にｎ型を有する。ウェル領域１４は、低濃度層２０Ｂ上に高濃度層２１から離れて設けられている。
【００３７】
ドリフト層１１の厚さ方向において、高濃度層２１が占める割合は、低濃度層２０Ａおよび２０Ｂが占める割合よりも小さいことが好ましい。高濃度層２１の厚さは１μｍ以下であることが好ましい。
【００３８】
低濃度層２０Ａおよび２０Ｂの各々は１×１０１８ｃｍ−３未満の総不純物濃度を有する。よって低濃度層２０Ａおよび２０Ｂの各々の総不純物濃度は高濃度層２１の総不純物濃度よりも低い。低濃度層２０Ａおよび２０Ｂの各々は５×１０１４ｃｍ−３以上１×１０１６ｃｍ−３以下の実効不純物濃度を有することが好ましい。低濃度層２０Ａおよび２０Ｂはドナー不純物およびアクセプタ不純物のうち前者のみを有することが好ましく、この場合、実効不純物濃度はドナー不純物の濃度と実質的に同じである。なお、本実施の形態と異なり低濃度層がｐ型である場合、低濃度層はドナー不純物およびアクセプタ不純物のうち後者のみを有することが好ましく、この場合、実効不純物濃度はアクセプタ不純物の濃度と実質的に同じである。
【００３９】
上述した、ドリフト層１１の厚さと、低濃度層２０Ａおよび２０Ｂの厚さおよび実効不純物濃度と、高濃度層２１の厚さ、実効不純物濃度および総不純物濃度との具体的な値は、ＭＯＳＦＥＴ１１０に求められる耐圧および特性に応じて設定され得る。求められる耐圧および特性によっては、低濃度層２０Ａおよび２０Ｂ内でその不純物濃度が一定である必要はない。たとえば、低濃度層２０Ａの不純物濃度と低濃度層２０Ｂの不純物濃度とが異なっていてもよい。また低濃度層２０Ａおよび２０Ｂの少なくともいずれかにおいて不純物濃度が変化していてもよく、この変化は連続的な変化であってもよい。
【００４０】
なお、上記以外の構成については、実施の形態１のＭＯＳＦＥＴ１００の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４１】
（炭化珪素エピタキシャル基板の構成および製造方法）
図６を参照して、次に、ＭＯＳＦＥＴ１１０の製造に用いられるエピタキシャル基板５２（炭化珪素エピタキシャル基板）について説明する。エピタキシャル基板５２は、単結晶基板１０と、エピタキシャル層４２とを有する。エピタキシャル層４２は、単結晶基板１０上に設けられている。エピタキシャル層４２は、上述した、高濃度層２１と低濃度層２０Ａおよび２０Ｂとによって構成されている。エピタキシャル基板５２（図６）からＭＯＳＦＥＴ１１０（図５）を製造する際には、注入マスクを用いた選択的なイオン注入によってエピタキシャル層４２からエピタキシャル層４２Ｐが形成される。エピタキシャル層４２、すなわち高濃度層２１、低濃度層２０Ａおよび２０Ｂ、のうちの一部が、そのままＭＯＳＦＥＴ１１０のドリフト層１１として用いられる。具体的には、高濃度層２１および低濃度層２０Ａはそのままドリフト層１１として用いられ、低濃度層２０Ｂは部分的にドリフト層１１として用いられる。低濃度層２０Ｂの表面側（図５の上面側）には、ウェル領域１４と、ソース領域１５と、ウェルコンタクト領域１６とが高濃度層２１にから離れて形成される。
【００４２】
次にエピタキシャル基板５２の製造方法、すなわち単結晶基板１０上にエピタキシャル層４２を形成する方法について説明する。なお、以下の具体的な説明においてドナー不純物およびアクセプタ不純物のそれぞれとしてＮ原子およびＡｌ原子が用いられる場合について説明するが、不純物の種類がこれらに限定されるものではない。
【００４３】
まず単結晶基板１０上に低濃度層２０Ａが形成される。形成方法としては実施の形態１で説明したＣＶＤ法とほぼ同様の方法を用いることができるが、低濃度層２０Ａの総不純物量を抑えるためにドーパントガスの条件は相違する。具体的にはドーパントガスとして、ドナー不純物としてのＮ原子の添加のためのガスが用いられる一方で、アクセプタ不純物としてのＡｌ原子の添加のためのガスは、実施の形態１に比して少量しか用いられないか、あるいは全く用いられない。
【００４４】
次に低濃度層２０Ａ上に、実施の形態１と同様の方法により、高濃度層２１が形成される。ただし本実施の形態においては高濃度層２１がエピタキシャル層４２の全部ではなく一部であることから、高濃度層２１の厚さが比較的小さい場合がある。このような場合に高濃度層２１の厚さをより精密に制御するためには、高濃度層２１の成長速度は低濃度層２０Ａの成長速度よりも遅くされることが好ましい。
【００４５】
高濃度層２１中にドーパントが取り込まれる効率および制御性を高めるために、低濃度層２０Ａおよび２０Ｂの成長時のものと異なるＣ／Ｓｉ比が用いられてもよい。具体的には、Ｃ／Ｓｉ比を下げることでＮ原子の取り込み効率が上がり、逆にＣ／Ｓｉ比を大きくすることでＡｌ原子の取り込み効率が上がる。よって、所望の不純物濃度に応じてＣ／Ｓｉ比を調整することで、より効率的にかつ高い制御性で高濃度層２１を成長させることができる。同様の目的で、低濃度層２０Ａおよび２０Ｂの成長時のものと異なる成長温度および成長圧力の少なくともいずれかが用いられてもよい。この場合は、低濃度層２０Ａの形成後、原料ガスの供給がいったん停止されることが好ましい。原料ガスの供給停止後、所望の温度および圧力への変化が完了した後に、高濃度層２１の成長が開始される。これは、成長温度および成長圧力が不安定となることに起因して成長速度および不純物濃度の意図しない変動が生じることを防ぐためである。
【００４６】
また製造過程において、最終的に形成されるエピタキシャル基板５２における高濃度層２１の厚さよりも厚く高濃度層がエピタキシャル成長させられてもよい。このように厚く高濃度層が成長した時点で原料ガスの供給を止めた後、エッチングによって高濃度層２１の厚さを減少させることにより最終的な厚さへの調整が行われる。このエッチングは、水素ガスによるエッチング作用により行われ得る。エッチングガスとしての水素ガスの導入は、高濃度層２１の成膜におけるキャリアガスとしての水素ガスの導入を原料ガスの供給停止後も継続することによって行われ得る。
【００４７】
次に高濃度層２１上に低濃度層２０Ｂが、低濃度層２０Ａの形成とほぼ同様の方法により形成される。以上によりエピタキシャル基板５２が得られる。
【００４８】
なお上記方法に代わり、単結晶基板１０上に低濃度層の成膜条件を用いてエピタキシャル層が形成された後、アクセプタ不純物をイオン注入によって添加することで、このエピタキシャル層の一部を高濃度層２１とし、他部を低濃度層２０Ａおよび２０Ｂとしてもよい。また上記エピタキシャル層の全体をイオン注入によって高濃度層２１としてもよく、この場合、実施の形態１のエピタキシャル基板５１（図３）とほぼ同様のものが得られる。
【００４９】
（効果）
本実施の形態の炭化珪素半導体装置によっても、実施の形態１とほぼ同様に、耐圧の大幅な低下を避けつつ、積層欠陥の拡張を抑制することができる。積層欠陥の拡張をより確実に抑えるためには、高濃度層２１の厚さが１０ｎｍ以上であることが好ましい。
【００５０】
さらに本実施の形態によれば、低濃度層２０Ａおよび２０Ｂ（図６）を設けることで、成膜の難易度が比較的高い高濃度層２１の厚さを小さくすることができる。よってエピタキシャル基板５２をより容易に製造することができる。高濃度層２１の厚さが１μｍ以下である場合、高濃度層２１のエピタキシャル成長のロバスト性が特に高い。
【００５１】
また低濃度層２０Ａおよび２０Ｂが設けられることで、高濃度層２１の実効不純物濃度がある程度高くても（たとえば１×１０１７ｃｍ−３に近い値）、それに起因した耐圧低下を抑えることができる。この理由は、高濃度層２１と共にドリフト層１１を構成する低濃度層２０Ａおよび２０Ｂの実効不純物濃度を１×１０１６ｃｍ−３以下に抑えることにより、耐圧の低下を抑制することができるからである。ドリフト層１１において低濃度層２０Ａおよび２０Ｂが占める割合が大きいほど、高濃度層２１が耐圧に及ぼす影響が小さくなる。
【００５２】
また低濃度層２０Ａおよび２０Ｂの実効不純物濃度が５×１０１４ｃｍ−３以上であることにより、ドリフト層１１として十分な導電性を低濃度層２０Ａおよび２０Ｂに付与することができる。低濃度層２０Ａおよび２０Ｂの実効不純物濃度が１×１０１６ｃｍ−３以下であることにより、耐圧の大幅な低下を避けることができる。
【００５３】
低濃度層２０Ａおよび２０Ｂがドナー不純物のみを有する場合、所定の実効不純物濃度の条件下で、低濃度層２０Ａおよび２０Ｂの総不純物濃度を最小化することができる。この場合、総不純物濃度が抑えられる点、およびアクセプタ不純物の添加が不要となる点で、低濃度層２０Ａおよび２０Ｂの成膜をより容易なものとすることができる。
【００５４】
（変形例）
エピタキシャル基板５２（図６）の変形例について、以下に説明する。
【００５５】
図７を参照して、エピタキシャル基板５２ａ（炭化珪素エピタキシャル基板）のエピタキシャル層４２ａにおいては、厚さＴＢ＞ＴＡが満たされており、これにより、エピタキシャル層４２ａと単結晶基板１０との界面付近で発生する積層欠陥をより効果的に抑制することができる。より具体的に言えば、積層欠陥が大きく成長する前にその拡張を初期段階で止めることができる。逆にＴＡ＞ＴＢが満たされてもよく、これにより、エピタキシャル層４２ａの表面（図７における上面）付近で発生する積層欠陥をより効果的に抑制することができる。
【００５６】
図８を参照して、エピタキシャル基板５２ｂ（炭化珪素エピタキシャル基板）のエピタキシャル層４２ｂにおいては、高濃度層２１が単結晶基板１０の上に直接設けられ、高濃度層２１上に低濃度層２０が設けられる。これにより、エピタキシャル層４２ｂと単結晶基板１０との界面付近で発生する積層欠陥を特に効果的に抑制することができる。逆に、低濃度層２０が単結晶基板１０上に直接設けられ、低濃度層２０上に高濃度層２１が設けられ、高濃度層２１がエピタキシャル層４２ｂの表面（図８における上面）を構成してもよい。これにより、エピタキシャル層４２ｂの表面付近で発生する積層欠陥を特に効果的に抑制することができる。
【００５７】
図９を参照して、エピタキシャル基板５２ｃ（炭化珪素エピタキシャル基板）のエピタキシャル層４２ｃは、複数の低濃度層２０と、複数の高濃度層２１とを有する。低濃度層２０および高濃度層２１は単結晶基板１０上で交互に積層されている。この場合、エピタキシャル層４２ｃ中における積層欠陥の起点の位置にかかわらず、積層欠陥を効果的に抑制することができる。図中では３層の高濃度層２１が示されているが、高濃度層２１の層数は特に限定されず、たとえば２層または４層であってもよい。層数が多いほど積層欠陥をより効果的に抑制することができる。なおエピタキシャル層４２ｃにおける高濃度層２１の位置は特に限定されない。
【００５８】
＜実施の形態３＞
本発明においては、ドナー不純物としては、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）のいずれか１種類または複数種類の原子を用いることができ、アクセプタ不純物としては、アルミニウム（Ａｌ）、ボロン（Ｂ）、ガリウム（Ｇａ）またはインジウム（Ｉｎ）のいずれか１種類または複数種類の原子を用いることができるが、窒素とアルミニウムの組み合わせに比べ窒素とガリウム、更には窒素とボロンの組み合わせの方が、より本発明の効果を得ることができる。また、リンとアルミニウムの組み合わせに比べ、リンとガリウム、更にはリンとボロンの組み合わせがより本発明の効果を得ることができる。本実施の形態では、ドナー不純物とアクセプタ不純物の組み合わせとして窒素とガリウムとの組み合わせ、または、リンとボロンとの組み合わせを選択する。この点が、本実施の形態の特徴であり、その他の点については、実施の形態１、２と同様である。
【００５９】
例えば窒素のドナー準位は窒素原子の導入サイトにも起因するが、約０．０４ｍｅＶから０．０８ｍｅＶであり、リンではドナー準位が０．０５ｍｅＶから０．９３ｍｅＶであり、ほとんど同等のイオン化エネルギーの準位と言える。一方でアクセプタ不純物であるアルミニウム、ガリウム、ボロンのイオン化エネルギーはそれぞれ約０．２ｍｅＶ、０．３ｍｅＶ、０．６ｍｅＶと不純物元素によって大きく変化する。一般的に、不純物のイオン化率は、各不純物のイオン化エネルギーに依存しており、イオン化エネルギーが高いほど、イオン化率が小さい傾向がある。すなわち、イオン化率が低いほど同じキャリア濃度で高い濃度の不純物をドープすることができる。そのため、アルミニウムに比べ、ガリウム、ボロンをアクセプタ不純物の組み合わせの一つとした方が、本発明の効果をより効果的に得ることができる。また、イオン化エネルギーは不純物濃度や、温度によっても変化するため、それらを考慮して不純物元素を選択することで、本発明の効果をより効果的に得ることができる。
【００６０】
（実験結果）
本発明者らは、ｐｎダイオード構造に順方向電流が印加されることによる積層欠陥の拡張を抑制する方法を調査する中で、積層欠陥の拡張が、高い不純物濃度を有する層によって妨げられる現象を見出した。以下、この実験結果について説明する。
【００６１】
図１０を参照して、ポリタイプ４Ｈの炭化珪素から作れられた単結晶基板１０が準備された。単結晶基板１０上にバッファ層２３が形成された。バッファ層２３上にエピタキシャル層４２Ｘが形成された。これにより、炭化珪素から作られたエピタキシャル基板５２Ｘが作成された。なおバッファ層２３は、エピタキシャル層４２Ｘの結晶欠陥を低減するためのものである。エピタキシャル層４２Ｘの形成は、具体的には、低濃度層２０Ａ、高濃度層２２および低濃度層２０Ｂをこの順に形成することにより行われた。低濃度層２０Ａおよび２０Ｂの各々の厚さはおおよそ同じとされた。高濃度層２２の厚さは２０ｎｍとされた。高濃度層２２へのドーピングは、濃度は５×１０１８ｃｍ−３で窒素原子のみによって行われた。
【００６２】
上記のようにして得られたエピタキシャル基板５２Ｘを用いて、ＭＯＳＦＥＴ１００（図２）およびＭＯＳＦＥＴ１１０（図５）とほぼ同様のＭＯＳ構造を有するＭＯＳＦＥＴを作成した。このＭＯＳＦＥＴに対する通電を１００Ａ/ｃｍ２で１０分間行った。
【００６３】
図１１を参照して、上記通電後、エピタキシャル基板５２Ｘの断面がＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：透過型電子顕微鏡）法によって観察された。この断面上において、矢印Ｓの位置から矢印Ｅの位置にかけて、積層欠陥の拡張が観察された。またＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：２次イオン質量分析）測定により、高濃度層２２が、図中、破線部に位置することが判別された。上記矢印Ｅは高濃度層２２上に位置しており、このことは、矢印Ｓの位置を経由した積層欠陥の拡張が高濃度層２２に達した時点で停止したことを示していると考えられる。
【００６４】
さらに本発明者らは、積層欠陥の面積と、ＳｉＣ-ＭＯＳＦＥＴの特性劣化の割合との関係を詳細に調査した。その結果、積層欠陥の面積が小さいほど、特性劣化が小さいことを確認した。
【００６５】
以上の結果から、ドリフト層中に不純物濃度の高い層を設けることで、積層欠陥の拡張を抑制し、それによりＭＯＳＦＥＴの特性劣化を低減することができることが実験的に分かった。この効果は以下のようなメカニズムにより生じていると本発明者らは理論的に考察している。
【００６６】
ｐｎダイオード構造における少数キャリアと多数キャリアとの再結合エネルギーによって、基底面転位およびミスフィット転位のすべり現象が引き起こされ、これにより積層欠陥が拡張する。しかしながら、不純物濃度が高い結晶中では、転位が作り出す歪場と、高濃度でドーピングされた不純物が作り出す歪場との相互作用によって、転位が固着する。そのため、不純物濃度が高い結晶中で転位すべりを引き起こすためには、より大きなエネルギーが必要となる。このエネルギーが上記再結合エネルギーより大きければ積層欠陥が抑制される。つまり積層欠陥の拡張を抑制する要因は結晶中の不純物濃度が高いことであり、不純物の種類としてはドーパントとして一般的なものを用い得る。具体的には、窒素、リン、ヒ素、アンチモン、アルミニウム、ボロン、ガリウム、インジウムなどを用い得る。
【００６７】
上記実験では高濃度層２２に不純物として窒素のみが高濃度で添加された。この場合、高濃度の窒素がドナーとして作用することによりキャリア濃度が高くなるため、耐圧の低下が問題となる。そこで上記各実施の形態の高濃度層２１においては、不純物としてドナー不純物だけでなくアクセプタ不純物も加えられており、これによりキャリアの補償が引き起こされている。この結果、実質的なキャリア濃度が低減されるので、耐圧の低下が抑制される。
【００６８】
また上記実験では、積層欠陥の拡張を抑制するための層である高濃度層２２の厚さが２０ｎｍとされたが、１０ｎｍ以上であれば十分な効果が見られる。また上記実験では高濃度層２２の総不純物濃度を５×１０１８ｃｍ−３としたが、１×１０１８ｃｍ−３以上であれば十分な効果が見られる。
【００６９】
＜実施の形態４＞
上記各実施の形態では、炭化珪素半導体装置として主にＭＯＳＦＥＴを例に説明したが、ＰｉＮダイオードのドリフト層に高濃度層を含んでもよい。図１２を参照して、本実施の形態のＰｉＮダイオード２００は、エピタキシャル基板５３Ｐと、アノード電極１８と、カソード電極１９とを有する。エピタキシャル基板５３Ｐは炭化珪素から作られている。エピタキシャル基板５１Ｐは六方晶の結晶構造を有し、例えばポリタイプ４Ｈを有する。
【００７０】
エピタキシャル基板５１Ｐは、単結晶基板１０とエピタキシャル層４３Ｐとを有する。単結晶基板１０はｎ型の導電性を有する。単結晶基板１０は、３×１０１８ｃｍ−３以上の不純物濃度を有する。単結晶基板１０の一方面（図２における上面）の面方位は、ｃ面（｛０００１｝面）に対して、０°を超えるオフ角を有する。ｃ面はカーボン面（Ｃ面）およびシリコン面（Ｓｉ面）のいずれであってもよい。オフ角は１°以上８°以下であることが好ましい。エピタキシャル層４３Ｐは、単結晶基板１０の上面上に設けられている。エピタキシャル層４３Ｐの主面（図２の上面）の面方位は、単結晶基板１０の上面の面方位と同様である。
【００７１】
エピタキシャル層４３Ｐは第１炭化珪素層２４と、第２炭化珪素層２５と、第３炭化珪素層２６と、終端領域１８を有する。
【００７２】
第１炭化珪素層２４（第１炭化珪素半導体層）は単結晶基板１０上にエピタキシャル成長によって設けられ、ｎ型の導電型を有し、デバイス動作時にはドリフト層１１として作用する。ドリフト層１１の厚さは、パワーデバイスに求められる耐圧および特性に応じて決定され、例えば３μｍから２００μｍ程度である。
【００７３】
終端領域１８は、ドリフト層１１の表面に形成される領域である。終端領域１８は、アノード電極３３の端部に生じる電界集中を緩和する。
【００７４】
第２炭化珪素層２５（第２炭化珪素半導体層）はｐ型の導電型を有し、ドリフト層１１上の終端領域１８にはさまれる領域にエピタキシャル成長される層である。第１導電型（ここではｎ型）の第１炭化珪素半導体層であるドリフト層１１と、反対の導電型である第２導電型（ここではｐ型）の第２炭化珪素半導体領域である第２半導体層２５が接合し、これにより、ドリフト層１１と第２半導体層２５とによるｐｎダイオード構造が設けられている。
【００７５】
第３炭化珪素層２６はｐ型の導電型を有し、第２炭化珪素層２５上にエピタキシャル成長される層である。第３炭化珪素層２６は、アノード電極１８との低オーミックコンタクトを形成する。
【００７６】
アノード電極３３は第３炭化珪素層２６上に形成される電極である。カソード電極３４は単結晶基板１０の裏面に形成される電極である。
【００７７】
本実施の形態に関する半導体装置はｐｎ接合を有しており、アノード側を正極、カソード側を負極とした場合に順方向電流が流れる整流用半導体となる。ｐｎ接合は第１炭化珪素層２４、即ちドリフト層１１と第２炭化珪素層とで形成されている。
【００７８】
本実施の形態によると、第１炭化珪素層２４、つまりドリフト層１１は、高濃度層２１を含む。高濃度層２１は、濃度ＮＤのドナー不純物と、濃度ＮＡのアクセプタ不純物とを有する。ＮＤおよびＮＡの和は１×１０１８ｃｍ−３以上である。高濃度層２１の効果、作製方法などの詳細については上記各実施の形態で説明しているものと同様であるため、ここでは割愛する。
【００７９】
本実施の形態においては、高濃度層２１はドリフト層１１の全体に設けられても良いし、ドリフト層１１の一部に設けられていても良い。高濃度層２１がドリフト層１１の全体に設けられた場合は、本発明の実施の形態１に記載のＭＯＳＦＥＴ１００のように、ドリフト層全体が高濃度層２１となり、高濃度層２１がドリフト層１１の一部に設けられた場合は、本発明の実施の形態２に記載のＭＯＳＦＥＴ１１０のようにドリフト層１１の一部が高濃度層２１となる。ドリフト層１１の一部に高濃度層２１を設ける場合、高濃度層２１の膜厚は本発明の実施の形態２説明しているように、１０ｎｍ以上が好ましい。また、高濃度層２１の設ける位置、層数は、本発明の実施の形態２、及びその変形例で説明しているようにひとつに限定されることなく、任意の位置に、任意の枚数を設けて良い。
【００８０】
本実施の形態を説明するにあたって、ｎ型のＰｉＮダイオードを例に説明したが、ｐ型とｎ型を入れ替えてｐ型のＰｉＮダイオードとしても良い。
【００８１】
（付記）
上記各実施の形態におけるｎ型およびｐ型の関係が入れ替えられてもよく、その場合、ドナー不純物およびアクセプタ不純物の関係も入れ替えられる。その場合、ｐチャネル型の半導体装置と、その製造に用いられるｐ型の炭化珪素エピタキシャル基板とが得られる。また用途によっては、炭化珪素単結晶基板の導電型と、高濃度層の導電型とが互いに異なるものとされてもよい。また用途によっては、高濃度層の導電型と低濃度層の導電型とが互いに異なるものとされてもよい。また半導体装置として主にＭＯＳＦＥＴについて説明したが、ゲート絶縁膜として酸化物以外の材料を用いることによりＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を得ることもできる。また半導体装置は、ｐｎダイオード構造を有するものであればよく、たとえばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であってもよい。ＩＧＢＴを得るには、たとえば、ＭＯＳＦＥＴ１００（図２）またはＭＯＳＦＥＴ１１０（図５）における単結晶基板１０およびドレイン電極３２の間に単結晶基板１０の導電型と反対の導電型を有するコレクタ領域を設けるか、または、単結晶基板１０の導電型を反対にすることにより単結晶基板１０自体をコレクタ領域とすればよい。この場合、ソース電極２およびドレイン電極３２のそれぞれはエミッタ電極およびコレクタ電極として機能する。
【００８２】
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせることが可能である。また、各実施の形態の任意の構成要素を適宜、変更または省略することが可能である。
【符号の説明】
【００８３】
１  ゲートパッド、２  ソース電極、１０  単結晶基板（炭化珪素単結晶基板）、１１  ドリフト層、１２  ゲート絶縁膜、１３  ゲート電極、１４  ウェル領域、１５  ソース領域、１６  ウェルコンタクト領域、１７  層間絶縁膜、１８  終端領域、２０，２０Ａ，２０Ｂ  低濃度層、２１  高濃度層、２３  バッファ層、２４  第１炭化珪素層、２５  第２炭化珪素層、２６  第３炭化珪素層、３０  積層欠陥、３２  ドレイン電極、３３  アノード電極、３４  カソード電極、４１，４１Ｐ，４２，４２ａ〜４２ｃ，４２Ｐ，４３Ｐ  エピタキシャル層、５１，５２，５２ａ〜５２ｃ  エピタキシャル基板（炭化珪素エピタキシャル基板）、５１Ｐ，５２Ｐ，５３Ｐ  エピタキシャル基板、１００，１１０  ＭＯＳＦＥＴ（炭化珪素半導体装置）、２００  ＰｉＮダイオード（炭化珪素半導体装置）。
【図１】
2016213473.tif 000003
【図２】
2016213473.tif 000004
【図３】
2016213473.tif 000005
【図４】
2016213473.tif 000006
【図５】
2016213473.tif 000007
【図６】
2016213473.tif 000008
【図７】
2016213473.tif 000009
【図８】
2016213473.tif 000010
【図９】
2016213473.tif 000011
【図１０】
2016213473.tif 000012
【図１１】
2016213473.tif 000013
【図１２】
2016213473.tif 000014