(57)【要約】【課題】チップコンデンサを除去することなく損失を低減し、出力や効率を向上することのできる高周波増幅器を得る。【解決手段】ショートスタブ１は、チップコンデンサ１ａに接続された基本波の高域側でλ／４より短い長さの第１の伝送線路１ｂを用いて構成される。第１の伝送線路１ｂとチップコンデンサ１ａの接続部に、基本波の低域側でλ／４の長さのオープンスタブ２を接続する。ショートスタブ１が接続された第２の伝送線路３およびワイヤ５をトランジスタの出力側に接続する。【選択図】図１
2016005132.tif 000002
【特許請求の範囲】
【請求項１】
チップコンデンサに接続された基本波の高域側でλ／４より短い長さの第１の伝送線路からなるショートスタブと、
前記第１の伝送線路と前記チップコンデンサの接続部に接続された基本波の低域側でλ／４の長さのオープンスタブと、
前記ショートスタブが接続された第２の伝送線路およびワイヤがトランジスタの出力側に接続されたことを特徴とする高周波増幅器。
【請求項２】
前記ショートスタブにおける前記第１の伝送線路の長さが基本波でλ／８、
前記オープンスタブの長さが基本波でλ／８〜λ／４、
前記チップコンデンサが前記オープンスタブと並列共振する１００ｐＦ以下の容量、
前記ショートスタブと前記第２の伝送線路の接続点から前記ワイヤ端までの当該第２の伝送線路の長さが２倍波で３／８・λ〜４／８・λ、
前記ワイヤの長さが０．４ｍｍ以下である出力回路が前記トランジスタに接続されたことを特徴とする請求項１記載の高周波増幅器。
【請求項３】
前記ショートスタブにおける第１の伝送線路の長さが基本波でλ／８、
前記オープンスタブの長さが２倍波でλ／２〜３／４・λ、
前記オープンスタブの接続端から前記チップコンデンサまでの第４の伝送線路の長さが２倍波でλ／４以下、
前記チップコンデンサの容量が１００ｐＦ以下、
前記ショートスタブと前記第２の伝送線路の接続点から前記ワイヤ端までの当該第２の伝送線路の長さが２倍波で３／８・λ〜４／８・λ、
前記ワイヤの長さが０．４ｍｍ以下である出力回路が前記トランジスタに接続されたことを特徴とする請求項１記載の高周波増幅器。
【請求項４】
複数の並列接続されたチップコンデンサを前記第１の伝送線路に接続して前記ショートスタブを構成することを特徴とする請求項１から請求項３のうちのいずれか１項記載の高周波増幅器。
【請求項５】
前記トランジスタに対して前記ショートスタブが対称となる回路レイアウトとしたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショートスタブを用いた内部整合型の高周波増幅器に関するものである。
【背景技術】
【０００２】
図１１は、従来の、ショートスタブを用いた内部整合型の高周波増幅器の変成回路を示す回路図である。図示の回路は、ＦＥＴ（電界効果トランジスタ）１０１、ショートスタブ１０２、伝送線路１０３およびワイヤ１０４からなり、ショートスタブ１０２は、先端にチップコンデンサ１０２ａを接続した伝送線路１０２ｂで構成されている。ショートスタブ１０２を用いることでＦＥＴ１０１の出力容量を打ち消し、図１２に示すようにＦＥＴ１０１の出力インピーダンスを高インピーダンス化し、高帯域化を実現している。この技術は小型化が要求されるような内部整合型の高周波増幅器において整合回路の面積を抑えることが可能であり、広帯域かつ小型化を両立するものである（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−３５７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の高周波増幅器において、ショートスタブ１０２に用いるチップコンデンサ１０２ａが有する内部抵抗が損失成分となり、高周波増幅器の出力や効率を低下させる問題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、内部整合型の高周波増幅器の広帯域化のために必要なショートスタブ先端のチップコンデンサを除去することなく損失を低減し、出力や効率を向上することのできる高周波増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る高周波増幅器は、チップコンデンサに接続された基本波の高域側でλ／４より短い長さの第１の伝送線路からなるショートスタブと、第１の伝送線路とチップコンデンサの接続部に接続された基本波の低域側でλ／４の長さのオープンスタブと、ショートスタブが接続された第２の伝送線路およびワイヤがトランジスタの出力側に接続されたものである。
【発明の効果】
【０００７】
この発明の高周波増幅器は、第１の伝送線路とチップコンデンサの接続部に基本波の低域側でλ／４の長さのオープンスタブを接続するようにしたので、高周波増幅器として出力や効率を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による高周波増幅器を示す構成図である。
【図２】この発明の実施の形態１による高周波増幅器の回路損失を従来と比較して示す説明図である。
【図３】この発明の実施の形態１による高周波増幅器のチップコンデンサとオープンスタブの周波数特性を示す説明図である。
【図４】この発明の実施の形態１による高周波増幅器の回路レイアウトを示す構成図である。
【図５】この発明の実施の形態２による高周波増幅器を示す構成図である。
【図６】この発明の実施の形態２による高周波増幅器のＦＥＴの動作効率が最大となるインピーダンス領域と第２の伝送線路とワイヤによる変成を示す説明図である。
【図７】この発明の実施の形態３による高周波増幅器を示す構成図である。
【図８】この発明の実施の形態４による高周波増幅器の回路レイアウトを示す構成図である。
【図９】この発明の実施の形態５による高周波増幅器の回路レイアウトを示す構成図である。
【図１０】この発明の実施の形態６による高周波増幅器の回路レイアウトを示す構成図である。
【図１１】従来の高周波増幅器を示す構成図である。
【図１２】従来の高周波増幅器のＦＥＴの出力インピーダンスとショートスタブによる変成と伝送線路による変成とを示す説明図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１による高周波増幅器の出力側の回路を示す構成図である。
図示の高周波増幅器は、チップコンデンサ１ａと第１の伝送線路１ｂを用いたショートスタブ１、ショートスタブ１の一部に接続されたオープンスタブ２、第２の伝送線路３、第３の伝送線路４、ワイヤ５およびＦＥＴ６からなる。ショートスタブ１は、先端にショート点（短絡点）があるスタブであり、チップコンデンサ１ａが接続された基本波の高域側でλ／４より短い長さの第１の伝送線路１ｂを用いて構成されている。また、その短絡点と反対側の端部は第２の伝送線路３と第３の伝送線路４との接続点に接続されている。オープンスタブ２は、先端がオープン（開放）となったスタブである。第２の伝送線路３はワイヤ５を介してＦＥＴ６の出力端子に接続されており、第３の伝送線路４は、出力側の整合回路を構成するための線路である。
【００１０】
このように、実施の形態１では、ショートスタブ１にオープンスタブ２を接続しているため、図２に示すように回路損失は従来構成に比べて低減することができる。図中、破線２１がオープンスタブ２を備えた本発明であり、実線２２が従来構成を示している。以下、回路損失を低減することのできる理由について説明する。なお、以降、ｆＨは基本波周波数帯における高域側を、ｆＬは基本波周波数帯における低域側を意味する。
【００１１】
まず、ショートスタブ１における第１の伝送線路１ｂの長さをλ／４＠ｆＨ以下にすることで、ｆＬ〜ｆＨの基本波周波数帯でショートスタブ１を積極的に整合回路として使用する。チップコンデンサ１ａは、内部に抵抗成分を有するため、ｆＬ〜ｆＨの基本波からチップコンデンサ１ａの内部抵抗が見えることになり回路損失が増加する。さらに、ショートスタブ１はｆＬでショート寄り、ｆＨでオープン寄りになることから、ｆＨよりもｆＬでチップコンデンサ１ａの内部抵抗の影響を受けやすく、図２のようにｆＨよりもｆＬで回路損失が大きくなる。
【００１２】
ここでチップコンデンサ１ａの接続点に、λ／４＠ｆＬの長さのオープンスタブ２を接続することを考える。図３にチップコンデンサ１ａとオープンスタブ２の周波数特性を示す。チップコンデンサ１ａは内部抵抗を有するために理想的なショートを実現できないが（図３（ａ）参照）、オープンスタブ２はチップコンデンサ１ａに比べて理想的なショートを実現できる（図３（ｂ）参照）。このため、ｆＬはオープンスタブ２の根本ではチップコンデンサ１ａよりもオープンスタブ２側のショートが見えやすくなり、チップコンデンサ１ａの抵抗が見えにくくなる。その結果、図２のようにｆＬでの回路損失を低減できる。なお、図３（ｂ）に示すように、ｆＨではオープンスタブ２の根本はショートではなくなるため、回路損失の低減効果は小さくなる。
【００１３】
図４に実施の形態１の構成を適用した高周波増幅器のレイアウトを示す。入力基板１０上には入力側整合回路１１が形成されてＦＥＴ６に接続される。また、出力基板２０上にショートスタブ１とオープンスタブ２で構成される出力側整合回路が形成されてＦＥＴ６に接続される。また、チップコンデンサ１ａは、出力基板２０上に形成された第１の伝送線路１ｂに接続されている。
【００１４】
以上説明したように、実施の形態１の高周波増幅器によれば、チップコンデンサに接続された基本波の高域側でλ／４より短い長さの第１の伝送線路からなるショートスタブと、第１の伝送線路とチップコンデンサの接続部に接続された基本波の低域側でλ／４の長さのオープンスタブと、ショートスタブが接続された第２の伝送線路およびワイヤがトランジスタの出力側に接続されるよう構成したので、内部整合型の高周波増幅器の広帯域化のために必要なショートスタブ先端のチップコンデンサを除去することなく損失を低減し、出力や効率を向上することができる。
【００１５】
実施の形態２．
図５は、実施の形態２の高周波増幅器を示す構成図である。実施の形態２の高周波増幅器は、ショートスタブ１、オープンスタブ２、第２の伝送線路３、第３の伝送線路４、ワイヤ５およびＦＥＴ６からなり、図面上の構成は図１に示した実施の形態１の構成と同様であるが、各部の値が異なっている。
【００１６】
すなわち、実施の形態２では、オープンスタブ２の長さをλ／８＠ｆＨ〜λ／４＠ｆＨ、チップコンデンサ１ａの容量を１００ｐＦ以下、オープンスタブ２から第２の伝送線路３および第３の伝送線路４までの第１の伝送線路１ｂの長さをλ／８＠ｆＨ、第２の伝送線路３の長さをλ・３／８＠２ｆＨ〜λ・４／８＠２ｆＨ、ワイヤ５の長さを０．４ｍｍ以下の長さとしている。
このように構成することで高周波増幅器の動作効率をさらに向上させることができる理由について以下説明する。
【００１７】
基本波ではλ／８＠ｆＨ〜λ／４＠ｆＨの長さのオープンスタブ２は、２倍波ではλ／４＠２ｆＨ〜λ／２＠２ｆＨの長さになり、誘導性（Ｌ性）となる。一方、チップコンデンサ１ａは容量性（Ｃ性）であるので、オープンスタブ２と２倍波（２ｆＨ）でＬＣ並列共振させることにより、オープンスタブ２とショートスタブ１の接続点は２倍波（２ｆＨ）でオープンになり、また、ショートスタブ１がλ／８＠ｆＨ（２倍波ではλ／４）であるため、ショートスタブ１と第２の伝送線路３と第３の伝送線路４との接続点は２倍波（２ｆＨ）でショートになる（図５及び図６におけるショート参照）。
【００１８】
次に、図５に記載の第２の伝送線路３の長さを３／８・λ＠２ｆＨ〜４／８・λ＠２ｆＨ、ワイヤ５の長さを０．４ｍｍ以下の間で適切に選ぶことで、図６に示すようにＦＥＴ６端から負荷側を見た２倍波インピーダンスは動作効率が最大となる領域に変成される。以上より、広帯域かつ高効率な特性を得られる。
【００１９】
上記のチップコンデンサ１ａの容量が１００ｐＦ以下、ワイヤ５の長さが０．４ｍｍ以下といった値は、高周波増幅器における実運用上の値であるが、これらの値の求め方についてさらに説明する。
【００２０】
上述したチップコンデンサ１ａの容量を１００ｐＦ以下とするという考え方は、基本波で十分にショートとなるような値をとることである。例えば「十分ショート」の定義を仮にコンデンサのインピーダンスＺの実部が０．１Ω以下、虚部が１Ω以下と仮定し、コンデンサを理想的な状態で計算する（厳密には使用するチップコンデンサの種類や大きさによって内部に寄生するインダクタンスにより自己共振を生じる）。
計算では一般的に使用される周波数帯域として、Ｌ帯（１〜２ＧＨｚ），Ｓ帯（２〜４ＧＨｚ）、Ｃ帯（４〜８ＧＨｚ）、Ｘ〜Ｋｕ帯（８〜１８ＧＨｚ）ごとに十分ショートを実現するために必要な容量を求めると、その結果は以下のようになる。
「Ｌ帯では１００〜８０ｐＦ、Ｓ帯では８０〜４０ｐＦ、Ｃ帯では４０〜２０ｐＦ、Ｘ〜Ｋｕ帯では２０〜１５ｐＦを使用すれば十分ショートとなる」。但し、実運用上ではチップコンデンサ１ａはその種類や大きさによって自己共振周波数が異なり、必要に応じて最適な容量値を選ぶことになる。この時、例えばＬ帯において十分ショートが得られない４０ｐＦで設計しても効果を得られると考えられる。
【００２１】
ワイヤ５の長さ（インダクタンスの大きさ）については、ワイヤ５が長いと（インダクタンスが大きいと）、図１２に示すＦＥＴ６の出力インピーダンスは円の中心からの距離を変えずに時計周りに回るため、実軸（スミスチャートの中心を横切る線）に移動した時はインピーダンスがショート寄りになるため低くなる。そこで、基本的にはワイヤ５の長さは短い方がＦＥＴ６の出力インピーダンスの回転量は小さくなり、その後のショートスタブ１による変成でより高いインピーダンスに持っていくことが可能になり効果を得られやすくなる。このことから、ワイヤ５の長さを０．４ｍｍ以下と限定しても、広帯域な特性を得ることができる。
【００２２】
次に、ＦＥＴ６端から負荷側を見た２倍波インピーダンスについてであるが、ワイヤ５とショート＠２ｆＨの間に、３／８・λ＠２ｆＨ〜４／８・λ＠２ｆＨの長さの第２の伝送線路３が入っている。３／８・λ＠２ｆＨの長さは図６ではショート点から破線矢印に従い、スミスチャート真下（２７０°の位置）となる。また、４／８・λ＠２ｆＨの長さは図６のスミスチャートでは、スミスチャートを一周してショート点に戻ってくる。つまり、この線路だけで図６に示すＦＥＴ６の動作効率が最大となるインピーダンス領域に変成される。設計上は、３／８・λ＠２ｆＨ〜４／８・λ＠２ｆＨの長さの線路と、０．４ｍｍ以下のインダクタンス成分の和に相当する分だけ回転するため、ＦＥＴ６の動作効率が最大となるインピーダンス領域に入るように３／８・λ＠２ｆＨ〜４／８・λ＠２ｆＨの長さの第２の伝送線路３とワイヤ５の長さが最適になるようにする。
【００２３】
なお、上記例では、動作効率を向上したい周波数としてｆＨを例に説明したが、動作効率を向上したい周波数で線路長を決めるため周波数はｆＨに限らず、ｆＬでも良いし他の周波数でも良い。
【００２４】
以上説明したように、実施の形態２の高周波増幅器によれば、ショートスタブにおける第１の伝送線路の長さが基本波でλ／８、オープンスタブの長さが基本波でλ／８〜λ／４、チップコンデンサがオープンスタブと並列共振する１００ｐＦ以下の容量、ショートスタブと第２の伝送線路の接続点からワイヤ端までの第２の伝送線路の長さが２倍波で３／８・λ〜４／８・λ、ワイヤの長さが０．４ｍｍ以下である出力回路がトランジスタに接続されるようにしたので、高周波増幅器としての実運用上の動作効率をさらに向上させることができる。
【００２５】
実施の形態３．
図７は、実施の形態３の高周波増幅器を示す構成図である。
実施の形態２では、オープンスタブ２を２倍波で誘導性（Ｌ性）とし、チップコンデンサ１ａと２倍波で並列共振させることでショートスタブ１を２倍波でオープンスタブに見せている。これに対し、実施の形態３では、オープンスタブ２を２倍波で容量性（Ｃ性）とし、チップコンデンサ１ａに短い伝送線路（第４の伝送線路１ｃ）を追加してチップコンデンサ１ａ側を誘導性（Ｌ性）にすることで、オープンスタブ２とチップコンデンサ１ａおよび第４の伝送線路１ｃを２倍波で並列共振させることで、ショートスタブ１を２倍波でオープンスタブに見せた例である。図７において、第４の伝送線路１ｃが追加された以外、図面上の構成は図５に示した実施の形態２と同様であるため、対応する部分に同一符号を付してその説明を省略する。
【００２６】
オープンスタブ２の長さをλ／２＠２ｆＨ〜３／４・λ＠２ｆＨとすることでオープンスタブ２を２倍波で容量性（Ｃ性）とし、一方、チップコンデンサ１ａからオープンスタブ２の接続点までの第４の伝送線路１ｃの長さをλ／４＠２ｆＨ以下にすることで、オープンスタブ２の接続点からチップコンデンサ１ａ側は誘導性（Ｌ性）となる。これにより、オープンスタブ２とチップコンデンサ１ａおよび第４の伝送線路１ｃを２倍波で並列共振させ、オープンスタブ２の接続点を２倍波でオープンにすることで、ショートスタブ１を２倍波でオープンスタブに見せることができる。オープンスタブ２の接続点から、第２の伝送線路３および第３の伝送線路４までの第１の伝送線路１ｂの長さを、λ／８＠ｆＨ（２倍波ではλ／４）とすることで、ショートスタブ１と第２の伝送線路３と第３の伝送線路４との接続点は２倍波でショートとなる。さらに、第２の伝送線路３の長さを３／８・λ＠２ｆＨ〜４／８・λ＠２ｆＨ、ワイヤ５の長さを０．４ｍｍ以下の間で適切に選ぶことで、図６に示すようにＦＥＴ６端から負荷側を見た２倍波インピーダンスは動作効率が最大となる領域に変成することが可能となる。以上より、広帯域かつ高効率な特性を得られる。
【００２７】
以上説明したように、実施の形態３の高周波増幅器によれば、ショートスタブにおける第１の伝送線路の長さが基本波でλ／８、オープンスタブの長さが２倍波でλ／２〜３／４・λ、オープンスタブの接続端からチップコンデンサまでの第４の伝送線路の長さが２倍波でλ／４以下、チップコンデンサの容量が１００ｐＦ以下、ショートスタブと第２の伝送線路の接続点からワイヤ端までの第２の伝送線路の長さが２倍波で３／８・λ〜４／８・λ、ワイヤの長さが０．４ｍｍ以下である出力回路がトランジスタに接続されるようにしたので、高周波増幅器としての実運用上の動作効率をさらに向上させることができる。
【００２８】
実施の形態４．
実施の形態１ではチップコンデンサを１個使用した回路構成であるが、チップコンデンサ１ａを２個使用した例を実施の形態４として図８に示す。図示のように、チップコンデンサ１ａが１個ではなく２個並列に並ぶことで、チップコンデンサ１ａの内部の合成抵抗は小さくなり、回路損失を低減できる。これ以外の構成は図４に示した実施の形態１と同様であるため、対応する部分に同一符号を付してその説明を省略する。なお、チップコンデンサ１ａは２個ではなく３個以上でも効果が得られる。
【００２９】
以上説明したように、実施の形態４の高周波増幅器によれば、複数の並列接続されたチップコンデンサを第１の伝送線路に接続してショートスタブを構成するようにしたので、高周波増幅器としての回路損失を低減することができる。
【００３０】
実施の形態５．
実施の形態１の回路レイアウトは図４で示したように、ＦＥＴ６に対して非対称（図面における上下非対称）の構成であるが、回路レイアウトを上下対称にした例を実施の形態５として図９に示す。
【００３１】
ＦＥＴ６は複数のセルが横に並べられているため、実施の形態１の構成では一方端のセルと他方端のセルからショートスタブ１の見え方が異なり、ひいては各セルから負荷側を見たインピーダンスがばらつき、各セルが均一動作せずに高周波増幅器の出力や効率の低下を招く恐れがある。そこで、チップコンデンサ１ａを２個使用し、回路レイアウトを対称にすることで、各セル間の不均一動作を低減することが可能となる。
【００３２】
以上説明したように、実施の形態５の高周波増幅器によれば、トランジスタに対してショートスタブが対称となる回路レイアウトとしたので、トランジスタの各セル間の不均一動作を低減することができる。
【００３３】
実施の形態６．
実施の形態４ではチップコンデンサを並列に複数並べることでチップコンデンサ１ａの合成抵抗を小さくし、実施の形態５では回路レイアウトを対称にすることでＦＥＴ６の各セルの不均一動作を低減したが、これらの構成を組み合わせてもよく、これを実施の形態６として図１０に示す。
【００３４】
このように構成することで、チップコンデンサ１ａによる損失の低減とＦＥＴ６の各セルの不均一動作の低減を同時に達成することが可能である。
【００３５】
なお、上記各実施の形態では、トランジスタとしてＦＥＴを例として説明したが、バイポーラトランジスタ等、他のトランジスタであっても同様に適用可能である。
【００３６】
また、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３７】
１  ショートスタブ、１ａ  チップコンデンサ、１ｂ  第１の伝送線路、１ｃ  第４の伝送線路、２  オープンスタブ、３  第２の伝送線路、４  第３の伝送線路、５  ワイヤ、６  ＦＥＴ、１０  入力基板、１１  入力側整合回路、２０  出力基板。
【図１】
2016005132.tif 000003
【図２】
2016005132.tif 000004
【図３】
2016005132.tif 000005
【図４】
2016005132.tif 000006
【図５】
2016005132.tif 000007
【図６】
2016005132.tif 000008
【図７】
2016005132.tif 000009
【図８】
2016005132.tif 000010
【図９】
2016005132.tif 000011
【図１０】
2016005132.tif 000012
【図１１】
2016005132.tif 000013
【図１２】
2016005132.tif 000014