(57)【要約】      （修正有）【課題】少なくとも１個の部品を絶縁材に埋め込んだ電子モジュールを提供する。【解決手段】第１面１１８及び第２面１１９及び第１面と第２面との間の厚さを有する第１絶縁材１０６、第１絶縁材を通る少なくとも１つの開口部、第１絶縁材の第２面上の第２絶縁材１１１、第２絶縁材に埋め込む少なくとも１個の部品１０８、少なくとも１つの開口部にある第１面１２０及び第２面１２１を有し、第２面が、第２絶縁材と対面し、第１面が、第２絶縁材から離隔し、第１絶縁材の第１面と少なくとも１つの導電性パターンの第２面との間の距離が、第１絶縁材の厚さより短い又は長い、少なくとも１つの導電性パターン１１５、第１絶縁材と少なくとも１個の部品との間の接着剤１０７、少なくとも１つの導電性パターンと少なくとも１個の部品との間の接続要素を含む。【選択図】図２９
2016157919.tif 000002
【特許請求の範囲】
【請求項１】
電子モジュールを製造する方法であって、
−第１面及び第２面、該第１面と該第２面との間の厚さを有するレジスト層を設け、
−前記レジスト層を通る少なくとも１つの開口部を設け、
−前記レジスト層の前記第２面上に絶縁材を設け、該絶縁材に、少なくとも１個の部品を埋め込み、
−前記少なくとも１つの開口部に、少なくとも１つの導電性パターンを設けるが、これを、該少なくとも１つの導電性パターンは第１面及び第２面を有し、前記第２面が前記絶縁材と対面し、前記第１面が前記絶縁材から離隔するようにして、且つ前記レジスト層の前記第１面と前記少なくとも１つの導電性パターンの第２面との間の距離が、前記レジスト層の厚さより薄く又は厚くなるようにして行い、
−前記少なくとも１つの導電性パターンと前記少なくとも１個の部品との間に接続要素を設ける方法。
【請求項２】
少なくとも１個の部品を絶縁層に埋め込んだ電子モジュールの作製方法であって、該方法は：
（ａ）導電箔の第１面に剥離層を配設するステップ；
（ｂ）前記剥離層の上に、パターン及び／又はビア開口部を有する第１レジスト層を配設し、導体材料を成長させ、前記第１レジスト層の厚さを、成長させる前記導体材料の厚さより厚く又は薄くするステップ；
（ｃ）前記レジスト層もしくは前記レジスト層及び成長させる前記導体材料の一部の上に、又は接点領域を有する少なくとも１個の部品の接触面に、接着剤を配設するステップ；
（ｄ）前記接触面が、前記レジスト層の第２面と対面し、前記接点領域の位置が前記ビア開口部の位置と一致するように、前記少なくとも１個の部品を配置するステップ；
（ｅ）前記少なくとも１個の部品を絶縁層に埋め込むように、絶縁層を配設するステップ；
（ｆ）前記導電箔及び前記剥離層を除去するステップ；及び
（ｇ）前記ビア開口部から材料を除去し、その結果、ビアホールを形成し、該ビアホール内で導体材料を成長させるステップ
を含む方法。
【請求項３】
更なる高分子層を、前記第１レジスト層と前記接着剤との間に作成する、請求項２に記載の電子モジュールの作製方法。
【請求項４】
パターン及びビア開口部を有する第２レジスト層を、ステップ（ｂ）の後に、  前記第２レジスト層の第１面が、前記第１レジスト層に対面し、導体材料を成長させ、前記第２レジスト層の厚さを、前記成長させる導体材料の厚さより厚く又は薄くするように、配設する、請求項２に記載の電子モジュールの作製方法。
【請求項５】
−パターン及びビア開口部を有する第２レジスト層を、ステップ（ｂ）の後に、前記第２レジスト層の第１面が前記第１レジスト層と対面し、導体材料を成長させ、前記第２レジスト層の厚さを、前記成長させる導体材料の厚さより厚く又は薄くなるように、配設し、
−第２レジスト層を配設した後、更なる高分子層を、前記第２レジスト層の第２面と前記接着剤との間に作成する、請求項２に記載の電子モジュールの作製方法。
【請求項６】
前記ビアホール内に導体材料を成長させた後に、前記電子モジュールの導電層及び／又は下部導電面を、導電性パターンを形成するために、エッチングする、請求項２に記載の電子モジュールの作製方法。
【請求項７】
前記接着剤を、前記少なくとも１個の部品を配置した後に、積極的に硬化させる、請求項２に記載の電子モジュールの作製方法。
【請求項８】
前記接着剤を、熱硬化活性化又は紫外線硬化活性化によって、積極的に硬化させる、請求項２に記載の電子モジュールの作製方法。
【請求項９】
導電層を、前記絶縁層の上に配設する、請求項２に記載の電子モジュールの作製方法。
【請求項１０】
−第１面及び第２面、及び該第１面と該第２面との間の厚さを有する第１絶縁材；
−前記第１絶縁材を通る少なくとも１つの開口部；
−前記第１絶縁材の前記第２面上の第２絶縁材；
−前記第２絶縁材に埋め込む少なくとも１個の部品；
−前記少なくとも１つの開口部にある少なくとも１つの導電性パターンであって、該少なくとも１つの導電性パターンが第１面及び第２面を有し、前記第２面が、前記第２絶縁材と対面し、前記第１面が、前記第２絶縁材から離隔し、前記第１絶縁材の前記第１面と前記少なくとも１つの導電性パターンの前記第２面との間の距離が、前記第１絶縁材の厚さより短い、又は前記第１絶縁材の厚さより長い、少なくとも１つの導電性パターン；
−前記少なくとも１つの導電性パターンと前記少なくとも１個の部品との間の接続要素、を含む電子モジュール。
【請求項１１】
前記接続要素は、前記絶縁材のビアホール内に蒸着する導体材料を含む、請求項１０に記載の電子モジュール。
【請求項１２】
前記第１絶縁材の前記第２面上の前記第２絶縁材は、接着剤層又は前記第２絶縁材とは異なる任意の他の材料を含む、請求項１０に記載の電子モジュール。
【請求項１３】
前記第１絶縁材の前記第２面上の前記第２絶縁材は、絶縁層を含む、請求項１０に記載の電子モジュール。
【請求項１４】
前記第１絶縁材の前記第２面上の前記第２絶縁材は、高分子層を含む、請求項１０に記載の電子モジュール。
【請求項１５】
第１絶縁材の前記第２面上の前記第２絶縁材は、前記第１絶縁材の前記第２面と、接着剤及び／又は前記第１絶縁材に対面する絶縁層の面との間に配設する高分子層を含む、請求項１０に記載の電子モジュール。
【請求項１６】
前記第１絶縁材の前記第１面と、前記少なくとも１つの導電性パターンの前記第１面との間の距離を、ゼロ超にする、請求項１０に記載の電子モジュール。
【請求項１７】
前記少なくとも１つの導電性パターンの前記第２面から、前記部品の少なくとも１つの接点領域の接触面まで延在する少なくとも１つのビアに関するアスペクト比を、２．０未満、１．０未満、０．７５未満、０．５未満、０．４未満、又は０．３未満とする、請求項１０に記載の電子モジュール。
【請求項１８】
少なくとも１つの導電性パターンを、前記第２絶縁材の上に配設する、請求項１０に記載の電子モジュール。
【請求項１９】
前記少なくとも１個の部品を、受動部品、超小型回路、半導体部品、又は任意の他の種類の部品とする、請求項１０に記載の電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１個の部品を絶縁層に埋め込んだ電子モジュールの作製方法に関する。また、かかるソリューションを、埋設部品、埋め込み部品若しくは内臓部品を含む回路基板又はモジュール構造体とも呼ぶこともある。部品を囲む絶縁材層は、通常、回路基板若しくはモジュール構造体の基本構造の一部であり、回路基板若しくはモジュールの最内導体層のための支持部を形成する。
【０００２】
また、本発明は、電子モジュールにも関する。特に、本発明は、絶縁層に埋め込んだ少なくとも１個の部品を含む電子モジュールに関する。電子モジュールは、回路基板のようなモジュールとすることができ、該回路基板には、複数の部品を含み、該部品を、モジュール内に製造した導電構造部を通して互いに電気的に接続する。部品を、受動部品、超小型回路、半導体部品、又は如何なる他の種類の部品とすることもできる。
【背景技術】
【０００３】
部品を含む電子モジュール又は回路基板構造体を製造できる多くの方法が、知られている。米国特許第５，９３６，８４７号（特許文献１）では、例えば、電子部品を基板に実装し、相互接続する回路モジュール構成について、開示しており、該構成は、インバータ回路又は「フリップチップ」実装された集積回路を含む、様々な電子部品及び導体を実装するのに適している。部品を、結合剤及びアンダーフィルとして機能する挟持された非導電性ポリマー層を有する基板に実装する。基板及びアンダーフィルには、基板上の信号トレース及び部品の接点と整合する開口を備え、導電性ポリマーを、開口から注入して、基板接点と部品接点との間にある領域を充填して、確実に良好な電気的接続を行う。一実施形態では、非導電性ポリマーを、基板の接点側に、接点用の隙間を開けて印刷する。別の実施形態では、接点用開口を形成し、部品を実装する前に、Ｂ段階の非導電性ポリマーを、基板の非接点側にコーティングする。次に、導電性ポリマーを、開口に注入して、電気的に接続し、組立体を硬化する。部品のコーティングや前処理は、不要である。
【０００４】
更に、米国特許第６，０３８，１３３号（特許文献２）では、回路部品内臓モジュールについて教示しており、該モジュールは、７０重量部〜９５重量部の無機充填剤と熱硬化性樹脂から成る混合物で形成された絶縁基板、絶縁基板の少なくとも主面に形成された複数の配線パターン、絶縁基板の内部に配設して、配線パターンを電気的に接続する回路部品、及び、複数の配線パターンを電気的に接続するように絶縁基板に形成するインナービアを含む。その結果、高密度の回路部品を備える高信頼性の回路部品内蔵モジュールを得ることができる。
【０００５】
米国特許第６，３５０，６３３号（特許文献３）では、支持回路に取付けた半導体チップを含む半導体チップ組立体について開示している。支持回路は、絶縁性ベース、導電性トレース、及び上下面間の貫通孔を含む。貫通孔は、上面に隣接する上側壁部、及び下面に隣接する下側壁部を含む。導電性トレースは、上面にピラー、下側壁部に引き回し線を含む。ピラー上の電気メッキした接点端子は、ベース上方に延在し、貫通孔内にある電気メッキした接続ジョイントは、引き回し線及びパッドと接触する。好適には、接続ジョイントを、貫通孔内で唯一の金属とする。組立体を製造する方法は、接点端子と接続ジョイントを同時に電気メッキすることを含む。
【０００６】
また、米国特許出願第２００２／０１１７７４３Ａ１号（特許文献４）では、電気絶縁材料から形成するコア層、及び、コア層の少なくとも片面に形成する電気絶縁層及び複数の配線パターンを含む部品内蔵モジュールについて記載している。コア層の電気絶縁材料は、少なくとも無機充填剤と熱硬化性樹脂を含む混合物から成る。少なくとも１つ又は複数の能動部品及び／又は受動部品を、コア層の内部に含有する。コア層は、複数の配線パターン、及び複数の導電性樹脂製インナービアを有する。コア層の少なくとも無機充填剤及び熱硬化性樹脂を含む混合物から成る電気絶縁材料の弾性係数は、室温で０．６ＧＰａ〜１０ＧＰａの範囲である。その結果、高密度で無機充填剤を充填でき；半導体等の能動部品及びチップ抵抗、チップキャパシタ等の受動部品を、基板の内部に埋設でき；単に、多層配線構造を作成できる熱伝導性部品内臓モジュールを提供できる。
【０００７】
米国特許第８，２４０，０３３号（特許文献５）では、回路基板構造体を製造する方法について教示している。同方法によると、導体パターンを作成し、該パターン中に、部品を電気的に接触させるために、接点用開口部を作成する。その後、部品を、部品の接点領域又は接点バンプが、接点用開口部の隣に存在するように、導体パターンに対して取付ける。その後、導電性材料を、導体パターンと部品との間に電気接点を形成するために、接点用開口部に導入する。
【０００８】
更に、米国特許第８，５８１，１０９号（特許文献６）では、回路基板構造体を製造する方法について開示している。同方法では、導体箔及び該導体箔の表面の導体パターンを含む導体層を作成する。部品を、導体層に取付け、導体層の少なくとも一部の導体材料を、導体パターンの外側から除去する。
【０００９】
米国特許第５，４０７，８６４号（特許文献７）では、接続パッドを有し、貫通孔に接続する導電性トレースを備える回路基板の表面に接続する半導体チップを製造する工程について記載している。パッドに対応する穴を備える絶縁性接着剤層を、チップと基板との間に挿入し、それによりパッド、絶縁層の穴、及び基板の貫通孔を整合させるようにする。貫通孔を充填し、パッドをトレースに接続するために、導電材料を、基板の裏面から貫通孔内に塗布する。導電材料を、スパッタリング法、スクリーン法、電気メッキ法又は蒸着法を用いて塗布してもよい。基板の裏面を研磨して、基板の裏面で、貫通孔の外側に塗布された可能性がある導電材料を除去する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第５，９３６，８４７号
【特許文献２】米国特許第６，０３８，１３３号
【特許文献３】米国特許第６，３５０，６３３号
【特許文献４】米国特許出願第２００２／０１１７７４３Ａ１号
【特許文献５】米国特許第８，２４０，０３３号
【特許文献６】米国特許第８，５８１，１０９号
【特許文献７】米国特許第５，４０７，８６４号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の特定の実施形態に関する目的は、少なくとも１個の部品を絶縁層に埋め込んだ電子モジュールを作製する方法を提供することである。本発明の特定の実施形態に関する更なる目的は、電子モジュールを提供することである。特に、本発明の特定の実施形態に関する目的は、絶縁層に埋め込んだ少なくとも１個の部品を含む電子モジュールを提供することである。本発明の特定の実施形態に関する更なる目的は、絶縁層に埋め込んだ複数の相互接続した部品を含む電子モジュールを提供することである。
【課題を解決するための手段】
【００１２】
これらの目的及び他の目的を、本明細書の以下に記載し、特許請求したような、本発明の実施形態によって達成できる。一態様によると、本発明は、電子モジュールを製造する方法に関し、該方法は：
−第１面及び第２面、該第１面と該第２面との間の厚さを有するレジスト層を設け、
−レジスト層を通る少なくとも１つの開口部を設け、
−レジスト層の第２面上に絶縁材を設け、該絶縁材に、少なくとも１個の部品を埋め込み、
−少なくとも１つの開口部に、少なくとも１つの導電性パターンを設けるが、これを、該少なくとも１つの導電性パターンは、第１面及び第２面を有し、第２面が絶縁材と対面し、第１面が絶縁材から離隔するようにして、且つレジスト層の第１面と少なくとも１つの導電性パターンの第２面との間の距離が、レジスト層の厚さより薄く又は厚くなるようにして行い、
−少なくとも１つの導電性パターンと少なくとも１個の部品との間に接続要素を設ける。
【００１３】
別の態様によると、実施形態の目的を、少なくとも１個の部品を絶縁層に埋め込んだ電子モジュールの作製方法によっても達成でき、該方法は：
（ａ）導電箔の第１面に剥離層を配設するステップ；
（ｂ）剥離層の上に、パターン及び／又はビア開口部を有する第１レジスト層を配設し、導体材料を成長させ、第１レジスト層の厚さを、成長させる導体材料の厚さより厚く又は薄くするステップ；
（ｃ）レジスト層もしくはレジスト層及び成長させる導体材料の一部の上に、又は接点領域を有する少なくとも１個の部品の接触面に、接着剤を配設するステップ；
（ｄ）接触面が、レジスト層の第２面と対面し、接点領域の位置がビア開口部の位置と一致するように、少なくとも１個の部品を配置するステップ；
（ｅ）少なくとも１個の部品を絶縁層に埋め込むように絶縁層を配設するステップ；
（ｆ）導電箔及び剥離層を除去するステップ；及び
（ｇ）ビア開口部から材料を除去し、その結果、ビアホールを形成し、該ビアホール内で導体材料を成長させるステップ
を含む。
【００１４】
一実施形態によると、更なる高分子層を、第１レジスト層と接着剤との間に作成する。
【００１５】
別の実施形態によると、パターン及びビア開口部を有する第２レジスト層を、ステップ（ｂ）の後に、第２レジスト層の第１面が、第１レジスト層に対面し、導体材料を成長させ、第２レジスト層の厚さを、成長させる導体材料の厚さより厚く又は薄くするように、配設する。特定の実施形態によると、第２レジスト層を配設した後、更なる高分子層を、第２レジスト層の第２面と接着剤との間に作成してもよい。
【００１６】
一実施形態によると、ビアホール内に導体材料を成長させた後に、電子モジュールの導電層及び／又は下部導電面を除去し、その結果、導電性パターンを露出させる。
【００１７】
本発明の一態様によると、
−第１面及び第２面、及び該第１面と該第２面との間の厚さを有する第１絶縁材；
−第１絶縁材を通る少なくとも１つの開口部；
−第１絶縁材の第２面上の第２絶縁材；
−第２絶縁材に埋め込む少なくとも１個の部品；
−少なくとも１つの開口部にある少なくとも１つの導電性パターンであって、該少なくとも１つの導電性パターンが第１面及び第２面を有し、第２面が、第２絶縁材と対面し、第１面が、第２絶縁材から離隔し、第１絶縁材の第１面と前記少なくとも１つの導電性パターンの第２面との間の距離が、第１絶縁材の厚さより短い、又は第１絶縁材の厚さより長い、少なくとも１つの導電性パターン；
−少なくとも１つの導電性パターンと少なくとも１個の部品との間の接続要素、
を含む電子モジュールを提供する。
【００１８】
一実施形態では、接続要素は、絶縁材のビアホール内に蒸着する導体材料を含む。別の実施形態では、第２面上の第２絶縁材は、第１絶縁材と少なくとも１個の部品との間に、接着剤層などの絶縁層、高分子層又は第２絶縁材以外の任意の他の材料を含む。高分子層を、第１絶縁材の第２面、接着剤層及び／又は第１絶縁材に対面する絶縁層の面との間に配設する。
【００１９】
一実施形態では、第１絶縁材の第１面と、少なくとも１つの導電性パターンの第１面との間の距離を、ゼロ超にする。
【００２０】
一実施形態では、少なくとも１つの導電性パターンの第２面から、部品の少なくとも１つの接点領域の接触面まで延在する少なくとも１つのビアに関するアスペクト比を、２．０未満、１．０未満、０．７５未満、０．５未満、０．４未満、又は０．３未満とする。本文書では、アスペクト比を、ビアの高さ対直径の比（＝ｈ／ｄ）として定義している。
【００２１】
一実施形態では、少なくとも１つの導電性パターンを、第２絶縁材の上に配設する。
【００２２】
一実施形態では、少なくとも１個の部品を、受動部品、超小型回路、半導体部品、又は任意の他の種類の部品とする。
【００２３】
かなりの効果が、本発明の実施形態によって得られる。本発明の特定の実施形態により、少なくとも１個の部品を絶縁層に埋め込んだ電子モジュールを製造できる。本発明によって、高接触密度でモジュールを構築可能である。電子モジュールの層は極めて薄く、その結果、薄いモジュールを作成できる。この作製方法は、ビア法を用いて、電気接点を作成可能にする。接点を、例えば、化学成長法又は電気化学成長法の助けを借りて、作成できるが、その場合、導体パターンと部品との間の接触に関して、優れた電気特性を得られる。また、まず化学的方法で薄層を成長させ、引き続きより安価な電気化学的方法を使用して成長させることも可能である。費用対効果に優れた作製方法は、電子モジュールの品質を向上させ、歩留まりを良くする。
【００２４】
パターンに対するビア開口部の整列状態を、部品を取付ける前に、又は製造工程を続ける前に、更に検査できる。そのため、高価な部品を、接着によって不所望な位置に配置することを、回避できる。更に、パターンを完成し、部品を組付ける前に検査でき、その結果、部品を欠陥パターンに組付けずに済む。
【００２５】
次に、本発明の特定の実施形態及び効果についての理解をより完全なものにするために、添付図と併せて、以下の詳細な説明を行う。
【図面の簡単な説明】
【００２６】
【図１】第１実施形態による電子モジュールの第１作製ステップに関する略図である。
【図２】第１実施形態による電子モジュールの第２作製ステップに関する略図である。
【図３】第１実施形態による電子モジュールの第３作製ステップに関する略図である。
【図４】第１実施形態による電子モジュールの第４作製ステップに関する略図である。
【図５】第１実施形態による電子モジュールの第５作製ステップに関する略図である。
【図６】第１実施形態による電子モジュールの第６作製ステップに関する略図である。
【図７】第１実施形態による電子モジュールの第７作製ステップに関する略図である。
【図８】第１実施形態による電子モジュールの第８作製ステップに関する略図である。
【図９】第１実施形態による電子モジュールの第９作製ステップに関する略図である。
【図１０】第１実施形態による電子モジュールの第１０作製ステップに関する略図である。
【図１１】第２実施形態による電子モジュールの第１作製ステップに関する略図である。
【図１２】第２実施形態による電子モジュールの第２作製ステップに関する略図である。
【図１３】第２実施形態による電子モジュールの第３作製ステップに関する略図である。
【図１４】第２実施形態による電子モジュールの第４作製ステップに関する略図である。
【図１５】第２実施形態による電子モジュールの第５作製ステップに関する略図である。
【図１６】第２実施形態による電子モジュールの第６作製ステップに関する略図である。
【図１７】第２実施形態による電子モジュールの第７作製ステップに関する略図である。
【図１８】第２実施形態による電子モジュールの第８作製ステップに関する略図である。
【図１９】第２実施形態による電子モジュールの第９作製ステップに関する略図である。
【図２０】第２実施形態による電子モジュールの第１０作製ステップに関する略図である。
【図２１】第３実施形態による電子モジュールの第１作製ステップに関する略図である。
【図２２】第３実施形態による電子モジュールの第２作製ステップに関する略図である。
【図２３】第３実施形態による電子モジュールの第３作製ステップに関する略図である。
【図２４】第３実施形態による電子モジュールの第４作製ステップに関する略図である。
【図２５】第３実施形態による電子モジュールの第５作製ステップに関する略図である。
【図２６】第３実施形態による電子モジュールの第６作製ステップに関する略図である。
【図２７】第３実施形態による電子モジュールの第７作製ステップに関する略図である。
【図２８】第３実施形態による電子モジュールの第８作製ステップに関する略図である。
【図２９】第４実施形態による電子モジュールの略図である。
【図３０】第５実施形態による電子モジュールの略図である。
【発明を実施するための形態】
【００２７】
図１、図１１及び図２１では、本発明の第１、第２又は第３実施形態による電子モジュール１の第１作製ステップに関する略図を示している。この第１ステップでは、導電性剥離層３を、導電性箔２の上に配設する。導電性箔２を、例えば、銅製としてもよい。導電性箔２及び剥離層３は、以下の電子モジュール１の作製工程のステップのためのキャリアを形成する。導電性剥離層３及び導電性箔２の導電性は、導体材料を作製方法の後段で成長させる領域に、電解成長に必要な電流を伝導するために、必要である。
【００２８】
図２及び図１２では、本発明の第１実施形態又は第２実施形態による電子モジュール１の第２作製ステップに関する略図を示している。ビア開口部５を形成する第１レジスト層４を、剥離層３の上に配設する。その後、導体材料、例えば銅、アルミニウム、亜鉛、ニッケル、金、チタニウム、若しくは鉄、又は前述した金属の中２つ以上を組合せたものを、第１レジスト層４の厚さが、導体材料を成長させた厚さより薄くなる、或いは厚くなるように、成長させる。レジストが除去された、又はレジストを塗布していない領域に、導体材料の層を電解成長させる。
【００２９】
図３では、本発明の第１実施形態による電子モジュール１の第３作製ステップに関する略図を示している。パターン及びビア開口部５を形成する第２レジスト層６を、第２レジスト層６の第１面１８が、第１レジスト層４に対面するように配設する。第２レジスト層６のビア開口部５を、第１レジスト層４のビア開口部５の位置と一致するように配設する。その結果、第１レジスト層４のビア開口部５と第２レジスト層６のビア開口部５で、一体化したビア開口部５を形成する。次に、導体材料を、第２レジスト層６の厚さが成長させる導体材料の厚さより薄くなるように、又は厚くなるように、成長させる。導体材料は、第２製造ステップで使用したものと必ずしも同じである必要はないが、他の代替手段又は組合せの１つとすることもできる。ビア開口部５内の材料を、例えば、プラズマエッチング又はレーザアブレーションによって、本作製方法の後段で除去する。第２レジスト層６の残部を、常に電子モジュール１に含める。１つのビア開口部５を、電気接点を形成するのに関与する各接点領域に設ける。作成するビア開口部５の表面積は、対応する接点領域１０の表面積とほぼ同じ大きさにできる。ビア開口部５の表面積も、勿論、対応する接点領域１０の表面積よりも小さくするよう、或いは実施形態によっては、若干大きくするようにも選択できる。一体化したビア開口部５の整合状態を、部品８を取付ける前又は製造工程を継続する前に、更に調べられる。一体化したビア開口部５の整合状態を、例えば、一体化したビア開口部５の位置を測定するための二次元若しくは三次元測定システム、又はエックス線測定システムで、検査できる。次に、電子計算装置の助けを借りて、測定信号又は測定値を、各基準信号又は各基準値に対して照合でき、測定信号又は測定値を、所定の許容値に応じて、「ＯＫである」又は「ＯＫでない」に分類できる。
【００３０】
図４では、本発明の第１実施形態による電子モジュール１の第４作製ステップに関する略図を示している。第２レジスト層６及び成長させた導体材料の上に、接着剤層７を塗布する。また、接着剤は、各段階及び各層において拡げることもできる。接着剤層７を、局所的に部品の領域にのみ、又は全体的に全表面に亘り塗布できる。特定の実施形態によると、別の接着剤を必要とせず、部品を、導体材料に直接取付けするものもある。その場合、部品と導体材料との間の空間全体を、後段で絶縁層１１を作成する際に、充填することになる。実施形態によっては、接着剤を、第２レジスト層６の第２面１９及び成長させた導体材料上に大量に拡げて、接着剤で、部品８と第２レジスト層６との間に残存する空間全体を充填するのが、好ましいかも知れない。用語「接着剤」は、部品８をレジスト層６及び導体材料に取付けられる材料のことを指す。本実施形態で使用する接着剤層７は、例えば、エポキシとしてもよい。接着剤層７の厚さを、例えば、５μｍ〜１５μｍ等、２μｍ〜２０μｍの範囲とする。使用する接着剤層７を、使用する接着剤が、レジスト層６及び導体材料及び部品８に対して十分な粘着力を持つように、選択する。接着剤層７の有利な一特性として、適当な熱膨張係数にすると、接着剤の熱膨張が、工程中、周囲の材料の熱膨張とは大きく異なることがなくなる。特定の実施形態によると、選択する接着剤の硬化時間は、例えば最長数秒と短い。別の特定の実施形態によると、接着剤７が部品８を適所に保持できるように、この時間内に少なくとも部分的に硬化する。最終的な硬化には、明らかにより長時間要することがあるが、最終的な硬化を、後の処理段階と関連して行うように計画することもできる。典型的には、接着材料を、電気的絶縁材料とする。特定の実施形態によると、接着剤７の導電率を、絶縁層１１の絶縁材料の導電率と同程度とする。他の特定の実施形態によると、使用する接着剤７は、後段で作成する絶縁層１１とは異なる破壊強度又は誘電率といった他の誘電特性を有してもよい。
【００３１】
図５では、本発明の第１実施形態による電子モジュール１の第５作製ステップに関する略図を示している。接触面９を有し、接点領域１０を有する、受動部品、超小型回路、半導体部品、又は任意の他の種類の部品といった４個の部品８を、接着剤層上に載置し、例えば、接着によって、４個の部品８の接触面９が、第２レジスト層６の第２面１９に対面し、部品の接点領域１０の位置が、一体化したビア開口部５の位置と一致するように、取付ける。部品８は、片面又は両面に接点領域１０を有することができる。部品８の接点領域１０を、例えば、接触面９の平坦な領域とする、又はより通常は、接点バンプ等の、部品８の接触面９から突起する接点突起部とすることができる。また、接点領域１０を、部品８の表面にある凹部の下面に存在させることもできる。一般的に、部品８には、少なくとも２つの接点領域１０又は突起部がある。複雑な超小型回路では、極めて多くの接点領域１０を存在させる場合がある。部品８の取付けを、複数の技術を用いて、１段階又は複数の段階で行うことができる。部品８を、例えば、適当なフリップチップ実装装置を使用して、接着剤層７に取付けてもよい。この取付け後、接着剤７を、硬化（少なくとも部分的に）させることができる、或いは接着剤を、積極的に硬化（少なくとも部分的に）させ、それにより部品を、電子モジュール１に、接着剤７の助けを借りて、固着するようにする。
【００３２】
図６では、本発明の第１実施形態による電子モジュール１の第６作製ステップに関する略図を示している。絶縁層１１を、４個の部品８を、絶縁層１１内に埋め込んで作成する。絶縁層１１に適した材料の例として、ポリアミド、ＦＲ１、ＦＲ５、アラミド、ポリテトラフルオロエチレン、Ｔｅｆｌｏｎ（登録商標）、ＬＣＰ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐｏｌｙｍｅｒ：液晶高分子）、及び事前に硬化させたバインダ層、即ち、プリプレグがある。特定の実施形態によると、図６に示した構造体を、一体化したモジュールになるように、熱の助けを借りて加圧し、その結果機械的に耐久性のある構成を獲得できる。特定の他の実施形態によると、成形工程によって、一体化したモジュールにする。特定の実施形態によると、絶縁層１１上に、通常銅又は他の導体材料である導電層１２を、配設する。
【００３３】
図７では、本発明の第１実施形態による電子モジュール１の第７作製ステップに関する略図を示している。導電性箔２及び剥離層３を、除去する。一実施形態では、剥離層３の材料を、前の熱処理ステップ中にその接着又は付着が少なくとも部分的に失われるものを選択する場合、金属箔２を、かかる熱処理の助けを借りて、単に除去できる。勿論、任意の他の適用可能な方法及び技術も使用できる。除去後には、剥離層３の材料は、電子モジュール１に殆ど残存しない。更に、剥離層３の材料が僅かに残存していた場合、更なる洗浄ステップで容易に除去できる。
【００３４】
図８では、本発明の第１実施形態による電子モジュール１の第８作製ステップに関する略図を示している。電子モジュール１のビア開口部５内の材料を、導体材料を除去しないようにして、例えば、プラズマエッチング若しくは低出力レーザ又はそれらの組合せによって、除去する。第１レジスト層４、第２レジスト層６の材料及び接着剤７を、一体化したビア開口部５から除去することによって、ビアホール１３を形成する。これも、通常、部品８の接点領域１０を洗浄するが、接点領域１０を洗浄するのに別の洗浄工程を用いることも可能である。ビアホール１３は、下部導体層１４から、導体材料及び接着剤層７を通り部品８の接点領域１０まで延在する。洗浄後、接点領域１０が部品８と正確に整合されているかが、ビアホール１３を通して見られるため、部品８の整合を更に確認可能である。特定の実施形態によると、接点領域１０の整合に関する検査は、例えば、二次元又は三次元測定システム又はエックス線測定システムで行うことができる。電子計算装置の助けを借りて、次に、測定信号又は測定値を、各基準信号又は各基準値に対して照合でき、測定信号又は測定値を、所定の許容値に応じて、「ＯＫである」又は「ＯＫでない」に分類できる。
【００３５】
図９では、本発明の第１実施形態による電子モジュール１の第９作製ステップに関する略図を示している。ビアホール１３を、導体材料、例えば、金属、合金、導電性ペースト、又は導電性高分子、例えば、導電性接着剤で充填する。また、ビアホール１３を、異なる導体材料の層で充填することも可能である。最も良好な電気接点を、ビアホール１３を、該ビアホール１３内に、及び部品８の接点領域１０の上に金属を成長させて、充填する実施形態を用いて、獲得する。その結果、ビアホール１３内に、実質的に純金属製のビア構造体を作成できる。また、その結果、ビアホール１３内に、部品８の接点領域１０の導体材料と冶金的に接触した状態のビア構造体を作成することもできる。ビアホール１３の金属化、及びビアホール内での導体材料、例えば銅の成長が、行われる。つまり、部品８の接点領域１０と下部導電面１４との間の電気接点を形成するために、導体材料をビアホール１３に導入する。高品質な電気接点を、例えば、導体材料を化学的に成長させることによって、又は電気化学的方法によって冶金的接続を形成することによって、作成できる。一代替手段として、化学的方法によって薄層を成長させ、引き続きその成長をより安価な電気化学的方法を使用して行うものがある。勿論、任意の他の適当な方法も、前述した方法の代りに、又は前述した方法に加えて使用できる。よって、可能な方法として、例えば、電気化学的メッキ、化学蒸着法、スパッタリング、及び気化が挙げられる。接点構造は、１種類の金属、２種類の金属又は数種類の金属から成る１層、２層又は数層を含むことができる。可能な金属としては、例えば、アルミニウム、銅、亜鉛、ニッケル、金、チタニウム、及び鉄が挙げられるが、これらに限定されない。また、例えば、導電性接着剤、導電性ペースト又は半田を、使用することもできる。
【００３６】
図１０では、本発明の第１実施形態による電子モジュール１の第１０作製ステップに関する略図を示している。電子モジュール１のこの最終作製ステップでは、電子モジュール１の導電層１２及び下部導電面１４を除去して、導電性パターン１５、１６を露出する。一実施形態では、少なくとも１つの導電性パターン１５の第２面２１から部品８の少なくとも１つの接点領域１０の接触面９まで延在する少なくとも１つのビアに関するアスペクト比を、２．０未満、１．０未満、０．７５未満、０．５未満、０．４未満、又は０．３未満とする。接着剤層７は、部品８と導電性パターン１５との間の機械的接続を強化し、その結果、機械的により耐久性のある構成にできる。
【００３７】
図１３では、本発明の第２実施形態による電子モジュール１の第３作製ステップに関する略図を示している。第１実施形態（図３参照）による前述した電子モジュール１の第３作製ステップとは対照的に、更なる高分子層１７を、第２レジスト層６の第２面１９上に配設する。この配設は、第２レジスト層６の第２面１９と、電子モジュール１の接着剤層７及び絶縁層１１との間の更なる層へと繋がる。特定の実施形態によると、高分子層１７を、単層として、又は多層として塗布する。別の特定の実施形態によると、高分子層１７を、更なる接着剤層を使用して取付ける膜とする。更なる高分子層１７は、導電性パターン１５と部品８との間の絶縁部に空隙を作らないようにすることが重要となる実施形態において、有益である。そうした空隙は、例えば、接着剤層７を形成する接着剤中に気泡がある場合に、発生することがある。かかる気泡は、導電性パターン１５と部品８との間の絶縁部に関する誘電特性に影響を与えるもので、導電性パターン１５と部品８との間の絶縁部は、少なくとも用途によっては、避けられるべきである。また、更なる高分子層１７を使用して、部品と導体パターンとの間にある絶縁層に関する誘電特性を調節又は設定できる。また、更なる高分子層１７を使用して、部品と導体パターンとの間の距離を調節又は設定できる。更なる高分子層１７を、例えば、ポリイミド又はエポキシから作成できる。
【００３８】
図１４では、本発明の第２実施形態による電子モジュール１の第４作製ステップに関する略図を示している。接着剤層７を、更なる高分子層１７の上に塗布する。接着剤層７の厚さを、例えば、５μｍ〜１５μｍ等、２μｍ〜２０μｍの範囲内にする。
【００３９】
図１５では、本発明の第２実施形態による電子モジュール１の第５作製ステップに関する略図を示している。接触面９を有し、接点領域１０を有する４個の部品８を、４個の部品８の接触面９が、第２レジスト層６の第２面１９に対面し、部品の接点領域１０の位置が、一体化したビア開口部５の位置と一致するように、接続層７に配置する。取付ける部品８を、例えば、メモリチップ、プロセッサ、又はＡＳＩＣ等の集積回路とすることができる。また、取付ける部品８を、例えば、ＭＥＭＳ、ＬＥＤ、又は受動部品とすることもできる。取付ける部品８を、ケースに収容しても、しなくともよく、その接点領域１０に、接点バンプ、凹部又は平面を含むことができる。接点領域１０を、部品８の一面又は複数面に配設できる。
【００４０】
図１６では、本発明の第２実施形態による電子モジュール１の第６作製ステップに関する略図を示している。絶縁層１１を、４個の部品８を絶縁層１１内に埋め込むようにして作成する。特定の実施形態によると、絶縁層１１の上に、銅等の導電層１２を配設する。
【００４１】
図１７では、本発明の第２実施形態による電子モジュール１の第７作製ステップに関する略図を示している。導電性箔２及び剥離層３を、除去する。
【００４２】
図１８では、本発明の第２実施形態による電子モジュール１の第８作製ステップに関する略図を示している。電子モジュール１のビア開口部５内にある材料を、例えば、プラズマエッチング、低出力レーザ又はそれらの組合せによって、除去する。一体化したビア開口部５から、第１レジスト層４及び第２レジスト層６の材料、高分子層１７及び接着剤７を除去することによって、ビアホール１３を形成する。ビアホール１３は、下部導体層１４から、導体材料、高分子層１７及び接着剤層７を通り、部品８の接点領域１０まで延在する。
【００４３】
図１９では、本発明の第２実施形態による電子モジュール１の第９作製ステップに関する略図を示している。ビアホール１３の金属化、及びビアホール内での導体材料、例えば銅の成長を、このステップで行う。
【００４４】
図２０では、本発明の第２実施形態による電子モジュールの第１０作製ステップに関する略図を示している。電子モジュール１のこの最終作製ステップでは、電子モジュール１の導電層１２及び下部導電面１４を除去し、それにより導電性パターン１５、１６を露出する。一実施形態では、少なくとも１つの導電性パターン１５の第２面２１から部品８の少なくとも１つの接点領域１０の接触面９まで延在する少なくとも１つのビアに関するアスペクト比を、２．０未満、１．０未満、０．７５未満、０．５未満、０．４未満、又は０．３未満とする。
【００４５】
図２２では、本発明の第３実施形態による電子モジュールの第２作製ステップに関する略図を示している。ビア開口部５及びパターンを形成するレジスト層４を、剥離層３の上に配設する。次に、導体材料、例えば、銅、アルミニウム、亜鉛、ニッケル、金、チタニウム、もしくは鉄、又は上記金属の２種類以上の組合せを、レジスト層４の厚さを、成長させる導体材料の厚さより薄くする、又は厚くするように、成長させる。レジストを除去した、又はレジストを塗布していない領域に、導体材料の層を電解成長させる。ビア開口部５の整合状態を、部品８の取付け前、又は製造工程を続ける前に、更に検査できる。ビア開口部５の整合状態についての検査は、例えば、ビア開口部５の位置を測定するための、二次元若しくは三次元測定システム、又はエックス線測定システムで、行うことができる。電子計算装置の助けを借りて、測定信号又は測定値を、各基準信号又は各基準値に対して照合でき、測定信号又は測定値を、所定の許容値に応じて、「ＯＫである」又は「ＯＫでない」に分類できる。
【００４６】
図２３では、本発明の第３実施形態による電子モジュールの第３作製ステップに関する略図を示している。レジスト層４と成長した導体材料上に、接着剤層７を塗布する。この実施形態で使用する接着剤層７を、例えば、エポキシとしてもよい。使用する接着剤７を、使用する接着剤が、レジスト層４、導体材料、及び部品８に十分な接着力を持つように、選択する。接着剤７の電導率は、好適には、絶縁層１１の絶縁材の電導率と同程度にする。
【００４７】
図２４では、本発明の第３実施形態による電子モジュールの第４作製ステップに関する略図を示している。接触面９を有し、接点領域１０を有する４個の部品８を、該４個の部品８の接触面９が、レジスト層４の第２面１９に対面し、部品の接点領域１０の位置が、ビア開口部５の位置と一致するように、接着剤層７上に配置する。取付ける部品８を、例えば、メモリチップ、プロセッサ、又はＡＳＩＣ等の集積回路とすることができる。また、取付ける部品８を、例えば、ＭＥＭＳ、ＬＥＤ、又は受動部品とすることもできる。取付ける部品８を、ケースに収容しても、しなくともよく、その接点領域１０に、接点バンプ、凹部又は平面を含むことができる。接点領域１０を、部品８の一面又は複数面に配設できる。
【００４８】
図２５では、本発明の第３実施形態による電子モジュールの第５作製ステップに関する略図を示している。４個の部品８を絶縁層１１内に埋め込むようにして、絶縁層１１を作成する。特定の実施形態によると、絶縁層１１の上に、銅等の導電層１２を配設する。
【００４９】
図２６では、本発明の第３実施形態による電子モジュールの第６作製ステップに関する略図を示している。導電性箔２及び剥離層３を、除去する。
【００５０】
図２７では、本発明の第３実施形態による電子モジュールの第７作製ステップに関する略図を示している。電子モジュール１のビア開口部５内の材料を、例えば、プラズマエッチング、低出力レーザ又はそれらの組合せによって、除去する。レジスト層４及び接着剤７の材料をビア開口部５から除去することによって、ビアホール１３を形成する。
【００５１】
図２８では、本発明の第３実施形態による電子モジュールの第８作製ステップに関する略図を示している。ビアホール１３の金属化、及びビアホール１３内での導体材料、例えば銅の成長を、このステップで行う。電子モジュール１のこの最終作製ステップでは、導電層１２を、更にパターン化して、導電性パターン１６を形成する。一実施形態では、少なくとも１つの導電性パターン１５の第２面２１から部品８の少なくとも１つの接点領域１０の接触面９まで延在する少なくとも１つのビアに関するアスペクト比を、２．０未満、１．０未満、０．７５未満、０．５未満、０．４未満、又は０．３未満とする。接着剤層７は、部品８と導電性パターン１５との間の機械的接続を強化し、その結果、機械的に一層耐久性のある構成にできる。
【００５２】
図２９では、本発明の第４実施形態による電子モジュール１０１に関する略図を示している。電子モジュール１０１は、第２絶縁材層１１１に埋め込んだ少なくとも１個の部品１０８を有する。第１絶縁材層１０６は、第１面１１８、第２面１１９、及び厚さｈrを有する。第１絶縁材層１０６を、第２絶縁材層１１１に結合する。第１絶縁材層１０６を、接着剤層１０７によって、第２絶縁材層１１１に結合してもよい。また、第２絶縁材層１１１を、第１絶縁材層の第２面１１９の少なくとも一部上に存在させてもよい。更に、第１面１２０、第２面１２１及び厚さｈpを有する少なくとも１つの導電性パターン層１１５を、少なくとも部分的に、第１絶縁材層１０６の開口部内に存在させる。
【００５３】
第１絶縁材層１０６の厚さｈrを、第１絶縁材層１０６の第１面１１８と少なくとも１つの導電性パターン層１１５の第２面１２１との間の距離ｄ1より大きくできる。第１絶縁材層１０６の厚さｈrを、例えば、ｈr＝２５［μｍ］未満とすることができる。
【００５４】
本発明の特定の実施形態によると、第１絶縁材層１０６の厚さｈrを、ｈr＝２５［μｍ］以上としてもよい。一実施例によると、距離ｄ3＝ｈr−ｄ1を、ｄ3＝０．２［μｍ］〜ｄ3＝５．０［μｍ］の範囲とすることができる。また、距離ｄ3を、ｄ3＝５．０［μｍ］以上としてもよい。特定の実施形態によると、第１絶縁材層１０６の第１面１１８と少なくとも１つの導電性パターン層１１５の第１面との距離ｄ2を、ｄ2＝０［ｍｍ］超にでき、例えば、両面を面一としなくてもよい。特定の実施例によると、第１絶縁材層１０６の第１面１１８と少なくとも１つの導電性パターン１１５の第１面との距離ｄ2を、ｄ2＝０［ｍｍ］としてもよく、例えば、両面を面一としてもよい。
【００５５】
図２９による電子モジュール１０１について、接着剤層１０７を、第１絶縁材層１０６の第２面１１９と少なくとも１個の部品１０８の接触面１０９との間に配設して、更に示す。接着剤層１０７の厚さを、例えば、ｈa＝５［μｍ］〜ｈa＝１５［μｍ］の範囲内にすることができる。特定の実施例によると、接着剤層１０７の厚さを、ｈa＝１５［μｍ］以上としてもよい。更に別の実施例によると、接着剤層１０７の厚さを、ｈa＝５［μｍ］未満としてもよい。
【００５６】
また、電子モジュール１０１は、少なくとも１つのビアホール１１３を有することができる。ビアホール１１３を、導電材料で充填できる。ビアホール１１３は、部品１０８と導電性パターン１１５を接続できる。一実施例によると、ビアホール１１３の断面の距離ｄviaを、ｄvia＝２０［μｍ］未満とできる。他の実施例によると、ビアホール１１３の断面の距離ｄviaを、ｄvia＝２０［μｍ］以上としてもよい。
【００５７】
特定の実施例によると、少なくとも１つの導電層又は導電性パターン層１１６を、絶縁層１１の上に配設できる。少なくとも１個の部品１０８を、受動部品、超小型回路、半導体部品とすることができる。また、部品１０８を、任意の他の種類の部品とすることもできる。
【００５８】
他の実施例では、電子モジュール１０１は、上述したような更なる高分子層を、更に含んでもよい。高分子層を、第１絶縁材層１０６の第２面１１９、接着剤１０７及び第１絶縁材層１０６に対面する絶縁材層１１１の面との間に配設できる。
【００５９】
図３０では、本発明の第５実施形態による電子モジュール１０１に関する略図を示している。少なくとも１個の部品１０８を第２絶縁材層１１１に埋め込んだ電子モジュール１０１は、第１面１１８、第２面１１９及び厚さｈrを有する第１絶縁材層１０６、及び第１面１２０、第２面１２１及び厚さｈｐを有する少なくとも１つの導電性パターン１１５を含む。第１絶縁材層１０６の第１面１１８と少なくとも１つの導電性パターン１１５の第２面１２１との間の距離ｄ1を、第１絶縁材層１０６の厚さｈrより大きくする。
【００６０】
第１絶縁材層１０６の厚さｈrを、例えば、ｈr＝２５[μｍ]未満とすることができる。本発明の他の実施形態によると、第１絶縁材層１０６の厚さｈrを、ｈr＝２５[μｍ]以上としてもよい。一実施形態では、通常、距離ｄ4＝ｄ1−ｈrを、ｄ4＝０．２［μｍ］〜ｄ4＝５．０［μｍ］の範囲にすることができる。
【００６１】
本発明の他の実施形態によると、距離ｄ4を、ｄ4＝５．０［μｍ］以上としてもよい。一実施形態では、第１絶縁材層１０６の第１面１１８と少なくとも１つの導電性パターン１１５の第１面との間の距離ｄ2を、ｄ2＝０［ｍｍ］超とする。他の実施形態によると、第１絶縁材層１０６の第１面１１８と少なくとも１つの導電性パターン１１５の第１面との間の距離ｄ2を、ｄ2＝０［ｍｍ］としてもよい。
【００６２】
図３０による電子モジュール１０１は、第１絶縁材層１０６の第２面１１９と少なくとも１個の部品１０８の接触面１０９との間に配設する接着剤層１０７を更に含む。接着剤層１０７の厚さを、例えば、ｈa＝５［μｍ］〜ｈa＝１５［μｍ］の範囲内とすることができる。他の実施形態によると、接着剤層１０７の厚さを、ｈa＝１５［μｍ］以上としてもよい。更に別の実施形態によると、接着剤層１０７の厚さを、ｈa＝５［μｍ］未満としてもよい。
【００６３】
また、電子モジュール１０１は、導体材料で充填され、部品１０８と導電性パターン１１５を接続する少なくとも１つのビアホール１１３を含むことができる。一実施形態では、ビアホール１１３の断面積の距離ｄviaを、ｄvia＝２０［μｍ］未満とすることができる。他の実施形態によると、ビアホール１１３の断面の距離ｄviaを、ｄvia＝２０［μｍ］以上としてもよい。
【００６４】
特定の実施例によると、少なくとも１つの導電性パターン１１６を、絶縁層１１１の上に配設できる。少なくとも１個の部品１０８を、受動部品、超小型回路、半導体部品、又は任意の他の種類の部品とすることができる。電子モジュール１０１は、更なる高分子層を、更に含んでもよい。高分子層を、第１絶縁材層１０６の第２面１１９、接着剤１０７、及び第１絶縁材層１０６と対面する絶縁層１１１の表面との間に配設できる。
【００６５】
特定の実施形態によると、電子モジュールは、開口部をその中に有する第１絶縁材層；第１絶縁材層と結合する第２絶縁材層；結合した第１絶縁材層内で開口部と少なくとも部分的に重なる位置で、第２絶縁材層内に少なくとも部分的に埋め込む部品；及び第１絶縁材層の開口部内に少なくとも部分的に存在し、部品と電気的に結合する導電性パターン層であって、第１絶縁材層の少なくとも１面と面一にならない導電性パターン層を有する。
【００６６】
図２９及び図３０に見られるように、導電性パターン１５を、第１絶縁材層１０６と面一にしないように配置している。導電性パターン層は、例えば図３０のように、第１絶縁材層内の開口部から、接着剤層内に部分的に延出できる。接着剤層は、例えば図２９のように、第１絶縁材層にある開口部内に部分的に延出してもよい。また、接着剤層中に、部品を導電層に電気的に結合させるビアを存在させることもできる。
【００６７】
部品を、第２絶縁材層内に完全に埋め込むことができる。また、部品を、第２絶縁材層及び接着剤層内に完全に埋め込むこともできる。
【００６８】
更に、第２絶縁材層中に少なくとも部分的に埋め込んだ少なくとも２個の部品を存在させられる。少なくとも２個の部品を、第１絶縁材層にある開口部と対応する位置にすることができ、少なくとも２個の部品を、導電性パターン層に電気的に接続できる。対応させることで、部品は、例えば図２８に見られるように、部品を導電性パターン層と電気的に接続できるような、開口部と整合した状態になることを意味する。
【００６９】
導電性パターン層を、第１絶縁材層と同じ平面に存在させることができる。また、特定の実施形態によると、導電性パターン層の少なくとも１面を、第１絶縁材層の対応する面と面一にしない。図２９及び図３０で見られるように、導電性パターン層のどちらの面も、第１絶縁材層１０６の第１面１１８又は１１９と面一ではない。非面一にする導電性パターン層と第１絶縁材層の面を、第２絶縁材層との界面にある面又は第２絶縁材層との界面に最も近い面、例えば１１９と１２１にすることができる。
【００７０】
本発明について、説明目的で詳細に記載したが、様々な変更及び変形を、請求の範囲内で行うことができる。また、当然のことながら、本開示では、可能な範囲内で、任意の実施形態に関する１つ又は複数の特徴を、任意の他の実施形態の１つ又は複数の特徴と組合せる可能性を想定している。
【００７１】
当然ながら、本発明の実施形態は、本明細書で開示した特定の構造、処理ステップ、又は材料に限定されないが、当該技術分野における通常の知識を有する者が理解できる同等物にまで及ぶものとする。また、当然ながら、本明細書で用いた用語は、特定の実施形態だけを説明する目的で使用しており、限定を意図していない。
【符号の説明】
【００７２】
１ 電子モジュール
２ 金属箔
３ 剥離層
４ 第１レジスト層
５ ビア開口部
６ 第２レジスト層
７ 接着剤
８ 部品
９ 接触面
１０ 接点領域
１１ 絶縁層
１２ 導電層
１３ ビアホール
１４ 下部導電面
１５ 導電性パターン
１６ 導電層の導電性パターン
１７ 高分子層
１８ 第１又は第２レジスト層の第１面
１９ 第１又は第２レジスト層の第２面
２０ 導電性パターンの第１面
２１ 導電性パターンの第２面
ｄ1 距離
ｄ2 距離
ｄ3 距離
ｄ4 距離
ｄvia 距離
ｈa 接着剤層の厚さ
ｈp 導電性パターンの厚さ
ｈr レジスト層の厚さ
１０１ 電子モジュール
１０８ 部品
１１１ 第２絶縁材層
１０６ 第１絶縁材層
１１８ 第１絶縁材層の第１面
１１９ 第１絶縁材層の第２面
１１５ 導電性パターン層
１２０ 導電性パターン層の第１面
１２１ 導電性パターン層の第２面
１０７ 接着剤層
１０９ 接触面
１１３ ビアホール
１１６ 導電層又は導電性パターン層
１１０ 接点領域
【図１】
2016157919.tif 000003
【図２】
2016157919.tif 000004
【図３】
2016157919.tif 000005
【図４】
2016157919.tif 000006
【図５】
2016157919.tif 000007
【図６】
2016157919.tif 000008
【図７】
2016157919.tif 000009
【図８】
2016157919.tif 000010
【図９】
2016157919.tif 000011
【図１０】
2016157919.tif 000012
【図１１】
2016157919.tif 000013
【図１２】
2016157919.tif 000014
【図１３】
2016157919.tif 000015
【図１４】
2016157919.tif 000016
【図１５】
2016157919.tif 000017
【図１６】
2016157919.tif 000018
【図１７】
2016157919.tif 000019
【図１８】
2016157919.tif 000020
【図１９】
2016157919.tif 000021
【図２０】
2016157919.tif 000022
【図２１】
2016157919.tif 000023
【図２２】
2016157919.tif 000024
【図２３】
2016157919.tif 000025
【図２４】
2016157919.tif 000026
【図２５】
2016157919.tif 000027
【図２６】
2016157919.tif 000028
【図２７】
2016157919.tif 000029
【図２８】
2016157919.tif 000030
【図２９】
2016157919.tif 000031
【図３０】
2016157919.tif 000032
【外国語明細書】
2016157919000001.pdf