(57)【要約】【課題】コストをかけることなく、チップの小型化を阻害することなく、貫通電極と接続する対象のコンタクト面が貫通電極以外の導電性領域への接触が抑制できるようにする。【解決手段】基板１０１を貫通して形成された第１貫通孔１０２と、基板１０１の第１面１０１ａにおいて第１貫通孔１０２の周囲に第１貫通孔１０２より広い面積に形成された座繰り部１０３とを備える。第１貫通孔１０２の内部側壁に形成された第１絶縁層１０４と、第１絶縁層１０４に連続して座繰り部１０３を充填して形成された第２絶縁層１０５とを備える。また、第１貫通孔１０２の内部の第１絶縁層１０４に囲われた第２貫通孔１０６の内部に形成されて基板１０１を貫通する貫通電極１０７を備える。【選択図】  図１
2016213225.tif 000002
【特許請求の範囲】
【請求項１】
基板を貫通して形成された第１貫通孔と、
前記基板の第１面において前記第１貫通孔の周囲に前記第１貫通孔より広い面積に形成された座繰り部と、
前記第１貫通孔の内部側壁に形成された第１絶縁層と、
前記第１絶縁層に連続して前記座繰り部を充填して形成された第２絶縁層と、
前記第１貫通孔の内部の前記第１絶縁層に囲われた第２貫通孔の内部に形成されて前記基板を貫通し、前記基板の第１面に貫通電極コンタクト面を有する貫通電極と
を備え、
前記基板の前記第１面と当接される他基板の第２面に形成された配線コンタクト面に、前記貫通電極コンタクト面が当接されて接続される
ことを特徴とする配線構造。
【請求項２】
請求項１記載の配線構造において、
前記基板および前記他基板は、半導体から構成されていることを特徴とする配線構造。
【請求項３】
請求項２記載の配線構造において、
前記基板および前記他基板は、シリコンから構成されていることを特徴とする配線構造。
【請求項４】
基板を貫通して第１貫通孔を形成する第１工程と、
前記基板の第１面において前記第１貫通孔の周囲に前記第１貫通孔より広い面積に座繰り部を形成する第２工程と、
前記第１貫通孔の内部側壁に第１絶縁層を形成し、前記第１絶縁層に連続して前記座繰り部を充填して第２絶縁層を形成する第３工程と、
前記第１貫通孔の内部の前記第１絶縁層に囲われた第２貫通孔の内部に、前記基板を貫通して前記基板の第１面に貫通電極コンタクト面を有する貫通電極を形成する第４工程と
を備えることを特徴とする配線構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板を貫通して形成された貫通配線による配線構造およびその製造方法に関する。
【背景技術】
【０００２】
圧力センサや加速度センサなど、シリコンなどの半導体基板上やガラスなどの絶縁体基板上などに、微細な構造を作製するＭＥＭＳ（Micro electro mechanical systems）技術が開発されている。この技術では、メンブレンなどの可動部や可動電極が形成された基板、中空構造が形成された基板、可動電極に対する固定電極が形成された基板などの複数の基板を積層して一体とし、所定の機能を発揮させるようにしている。
【０００３】
例えば、センサダイアフラムが形成されている基板の両面に保持部材の基板を積層して一体とした圧力センサチップが提案されている（特許文献１参照）。この圧力センサチップは、図６に示すように、歪抵抗ゲージ（不図示）が形成されているセンサダイアフラム３０１を、ストッパ部材３０２，ストッパ部材３０３で挾み、ストッパ部材３０２，ストッパ部材３０３には、各々台座３０４，台座３０５が設けられている。
【０００４】
ストッパ部材３０２，ストッパ部材３０３の中央部には、凹部３０２ａ，凹部３０３ａが形成され、この領域で、センサダイアフラム３０１が変位可能とされている。また、凹部３０２ａには、導圧孔３０２ｂが形成され、凹部３０３ａには、導圧孔３０３ｂが形成されている。また、台座３０４には、導圧孔３０２ｂに連続する状態に導圧孔３０４ａが形成され、台座３０５には、導圧孔３０３ｂに連続する状態に導圧孔３０５ａが形成されている。
【０００５】
このような圧力センサチップでは、ダイアフラムにおける機械的強度、凹部などの加工の容易性や、各部分の貼り合わせの容易性などの観点より、ダイアフラムやストッパ部材の部分をシリコンなどの半導体から構成している。例えばシリコンは、よく知られているようにＬＳＩ（ Large Scale Integration）など半導体装置の半導体材料やＭＥＭＳの材料として用いられており、各形状の加工技術や貼り合わせ技術（直接接合技術）などが確立している。
【０００６】
また、ストッパ部材３０２，台座３０４は、センサダイアフラム３０１、ストッパ部材３０３、台座３０５より小さい面積に形成され、ストッパ部材３０２，台座３０４の周囲には、センサダイアフラム３０１の周辺部３０６が露出した状態となっている。このように露出した周辺部３０６に、センサダイアフラム３０１に形成されている圧力センサ構造（不図示）の端子部（不図示）が配置され、外部との電気的な接続を可能としている。圧力センサ構造は、例えば、歪み抵抗ゲージである。このような圧力センサ構造は、センサダイアフラム３０１の表面に形成された配線構造から構成されている。この配線構造は、絶縁層で覆われている。
【０００７】
しかしながら、上述した構成では、端子部を設けるために、周辺部３０６を設ける必要があり、チップの面積を大きくし、チップの微細化を妨げている。
【０００８】
これに対し、例えば、図７に示すように、ストッパ部材３０２および台座３０４を貫通する貫通電極３１１，貫通電極３１２を設け、貫通電極３１２に接続する端子３１３を台座３０４の上面に設けることで、周辺部を設ける必要が無くなり、よりチップを小さくすることができる。
【０００９】
また、上述したように積層することで形成されているチップにおいては、ストッパ部材３０２に貫通電極３１１を設け、台座３０４に貫通電極３１２を設け、これらを接続することで、センサダイアフラム３０１の端子部と端子３１３との電気的な接続を得ている。
【００１０】
例えば、図８に示すように、センサダイアフラム３０１には、圧力センサ構造を構成している配線３２１が形成され、配線３２１の上面は、センサダイアフラム３０１の上面に形成されている絶縁層３２２に覆われている。絶縁層３２２は、圧力センサ構造を他と絶縁分離すると共に保護している。絶縁層３２２の一部には、コンタクトホール３１６が形成され、この箇所において、配線３２１の一部が露出してコンタクト面を形成している。
【００１１】
また、ストッパ部材３０２には、貫通電極３１１が貫通し、貫通電極３１１の側面には絶縁層３１４が形成され、シリコンから構成されているストッパ部材３０２と絶縁分離されている。このように構成されているストッパ部材３０２とセンサダイアフラム３０１とを互いに位置合わせして接合し、貫通電極３１１の接合面側の上面３１５と、コンタクトホール３１６における配線３２１のコンタクト面とを接触させて接続する。ストッパ部材３０２と台座３０４との間においても同様に、貫通電極３１１と貫通電極３１２とを接続する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１４−１０２１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、貫通電極３１１の周囲に形成している絶縁層３１４は厚さ１０μｍ程度と薄い。このため、例えば、図９に示すように、センサダイアフラム３０１とストッパ部材３０２との貼り合わせ位置がずれると、コンタクトホール３１６におけるコンタクト面の一部が台座３０４本体に接触する接触領域３１７が形成される場合が発生する。このように接触領域が形成されると、シリコンから構成された台座３０４に配線３２１が電気的に接続された状態となり、信号が台座３０４に漏洩する状態となり、センサダイアフラム３０１に設けられた圧力センサ構造による圧力検出が、正確に行えなくなる。
【００１４】
上述した問題を解消するためには、第１に、高い精度で位置合わせをすることが考えられる。しかしながら、このような位置合わせには、高精度な位置合わせ装置が必要となり、コストがかかるものとなる。
【００１５】
第２に、貫通電極と貫通電極を配置する貫通孔との間に形成する絶縁層をより厚くすることが考えられる。しかしながら、チップ自体をより小型化しようとする中で、上記絶縁層を厚くするためには、貫通電極の径をより小さくすることになる。この状態では、コンタクト面積が小さくなり、接続対象との重なり領域を確保するためにやはり高精度の位置合わせが必要となる。また、貫通電極の径を小さくすることなく絶縁層を厚くすることは、チップの小型化を阻害することになる。
【００１６】
また、このような絶縁層の形成で一般に用いられるＣＶＤ（Chemical Vapor Deposition）では、実用的な時間内に形成できる厚さは１０μｍ程度であり、この状態では、高い位置合わせ精度が必要となる。位置合わせ制度を緩和するためにより厚く形成することは、製造時間の増大を招き、製造コストの上昇を招くという問題が発生する。
【００１７】
本発明は、以上のような問題点を解消するためになされたものであり、コストをかけることなく、チップの小型化を阻害することなく、貫通電極と接続する対象のコンタクト面が貫通電極以外の導電性領域への接触が抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る配線構造は、基板を貫通して形成された第１貫通孔と、基板の第１面において第１貫通孔の周囲に第１貫通孔より広い面積に形成された座繰り部と、第１貫通孔の内部側壁に形成された第１絶縁層と、第１絶縁層に連続して座繰り部を充填して形成された第２絶縁層と、第１貫通孔の内部の第１絶縁層に囲われた第２貫通孔の内部に形成されて基板を貫通し、基板の第１面に貫通電極コンタクト面を有する貫通電極とを備え、基板の第１面と当接される他基板の第２面に形成された配線コンタクト面に、貫通電極コンタクト面が当接されて接続される。
【００１９】
上記配線構造において、基板および他基板は、半導体から構成されている。例えば、基板および他基板は、シリコンから構成されていればよい。
【００２０】
また、本発明に係る配線構造の製造方法は、基板を貫通して第１貫通孔を形成する第１工程と、基板の第１面において第１貫通孔の周囲に第１貫通孔より広い面積に座繰り部を形成する第２工程と、第１貫通孔の内部側壁に第１絶縁層を形成し、第１絶縁層に連続して座繰り部を充填して第２絶縁層を形成する第３工程と、第１貫通孔の内部の第１絶縁層に囲われた第２貫通孔の内部に、基板を貫通して基板の第１面に貫通電極コンタクト面を有する貫通電極を形成する第４工程とを備える。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、座繰り部を備えるようにしたので、コストをかけることなく、チップの小型化を阻害することなく、貫通電極と接続する対象のコンタクト面が貫通電極以外の導電性領域への接触が抑制できるという優れた効果が得られる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施の形態における配線構造の一部構成を示す断面図である。
【図２】図２は、本発明の実施の形態における配線構造の一部構成を示す平面図である。
【図３】図３は、本発明の実施の形態における配線構造の一部構成を示す断面図である。
【図４】図４は、本発明の実施の形態における配線構造の一部構成を示す断面図である。
【図５Ａ】図５Ａは、配線構造の製造方法を説明するための各工程における状態を示す断面図である。
【図５Ｂ】図５Ｂは、配線構造の製造方法を説明するための各工程における状態を示す断面図である。
【図５Ｃ】図５Ｃは、配線構造の製造方法を説明するための各工程における状態を示す断面図である。
【図５Ｄ】図５Ｄは、配線構造の製造方法を説明するための各工程における状態を示す断面図である。
【図５Ｅ】図５Ｅは、配線構造の製造方法を説明するための各工程における状態を示す断面図である。
【図５Ｆ】図５Ｆは、配線構造の製造方法を説明するための各工程における状態を示す断面図である。
【図６】図６は、圧力センサチップの構成例を示す断面図である。
【図７】図７は、圧力センサチップの構成例を示す断面図である。
【図８】図８は、圧力センサチップの一部構成を拡大して示す断面図である。
【図９】図９は、圧力センサチップの一部構成を拡大して示す断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図１，２を参照して説明する。図１は、本発明の実施の形態における配線構造の一部構成を示す断面図である。また、図２は、本発明の実施の形態における配線構造の一部構成を示す平面図である。
【００２４】
この配線構造は、まず、基板１０１を貫通して形成された第１貫通孔１０２と、基板１０１の第１面１０１ａにおいて第１貫通孔１０２の周囲に第１貫通孔１０２より広い面積に形成された座繰り部１０３とを備える。
【００２５】
また、この配線構造は、第１貫通孔１０２の内部側壁に形成された第１絶縁層１０４と、第１絶縁層１０４に連続して座繰り部１０３を充填して形成された第２絶縁層１０５とを備える。また、第１貫通孔１０２の内部の第１絶縁層１０４に囲われた第２貫通孔１０６の内部に形成されて基板１０１を貫通する貫通電極１０７を備える。貫通電極１０７は、基板１０１の第１面１０１ａに貫通電極コンタクト面１０８を有する。
【００２６】
上述した構成としている基板１０１は、第１面１０１ａに他基板１２１の第２面１２１ａが当接されて接合される。他基板１２１には、第２面１２１ａの表面に絶縁層１２２が形成され、この下に配線１２３が形成されている。また、絶縁層１２２は、コンタクトホール１２４が形成され、コンタクトホール１２４において、配線１２３の配線コンタクト面１２５が配置されている。このように構成された他基板１２１の配線コンタクト面１２５に、基板１０１の貫通電極コンタクト面１０８が当接されて接続され、配線１２３と貫通電極１０７とが電気的に接続される。
【００２７】
例えば、基板１０１は、前述した圧力センサチップのストッパ部材であり、他基板１２１は、センサダイアフラムである。この場合、配線１２３は、センサダイアフラムの圧力センサ構造を構成している配線構造の一部となる。
【００２８】
ここで、基板１０１および他基板１２１は、単結晶シリコンなどの半導体から構成されている。なお、シリコンに限るものではなく、ＧａＡｓ、ＧａＮなどの化合物半導体であってもよい。また、第１絶縁層１０４，第２絶縁層１０５，配線１２３は、酸化シリコンから構成されている。また、貫通電極１０７は、Ｃｕから構成されている。
【００２９】
また、図３に例示するように、座繰り部１０３の幅は３０μｍ程度とされ、座繰り部１０３の深さは１０μｍ程度とされ、第１貫通孔１０２の開口径は１００μｍ程度とされている。また、第１絶縁層１０４は、厚さ１０μｍ程度とされている。なお、座繰り部１０３の深さは、数μｍ〜２０μｍであれば良い。また、第１絶縁層１０４の厚さは、最大でも２０μｍとされていれば良い。
【００３０】
実施の形態における配線構造によれば、座繰り部１０３を備え、ここに第２絶縁層１０５が設けられているので、図４に示すように、基板１０１と他基板１２１との貼り合わせ位置がずれても、このずれ量が座繰り部１０３の幅を超えない限り、配線コンタクト面１２５の一部が、基板１０１本体に接触することは無い。このため、基板１０１と他基板１２１との貼り合わせ位置精度を高くすることなく、配線コンタクト面１２５が貫通電極１０７以外の導電性領域となる基板１０１本体に接触することが抑制できる。また、第１絶縁層１０４を厚くする必要が無く、第１貫通孔１０２を大きな径に形成する必要がないため、チップの小型化を阻害することもない。
【００３１】
次に、本発明の実施の形態における配線構造の製造方法について図５Ａ〜図５Ｆを用いて説明する。図５Ａ〜図５Ｆは、配線構造の製造方法を説明するための各工程における状態を示す断面図である。
【００３２】
まず、図５Ａに示すように、基板１０１の第１面１０１ａ上に、公知のフォトリソグラフィー技術により、レジストパターン２０１を形成する。レジストパターン２０１は、平面視円形の開口部２０２を備える。次に、図５Ｂに示すように、レジストパターン２０１をマスクとし、よく知られたリアクティブイオンエッチング（Reactive Ion Etching：ＲＩＥ）などにより基板１０１をエッチングし、平面視円形の凹部２０３を形成する。
【００３３】
次に、レジストパターン２０１を除去した後、図５Ｃに示すように、新たなレジストパターン２０４を形成する。レジストパターン２０４は、凹部２０３より小さな面積の平面視円形の開口部２０５を備える。また、開口部２０５と凹部２０３とは、互いの中心を重ねた状態に配置する。次いで、レジストパターン２０４をマスクとしたエッチングにより、第１貫通孔１０２を形成する。例えば、よく知られたシリコンの深掘加工技術であるＤＲＩＥ（Deep Reactive Ion Etching）エッチング技術により、第１貫通孔１０２を形成すれば良い。例えば、基板１０１は、板厚１〜２ｍｍであり、第１貫通孔１０２は、この厚さを貫通して形成される。凹部２０３より小径の第１貫通孔１０２を形成することで、座繰り部１０３が形成された状態となる。なお、開口部２０２，凹部２０３，開口部２０５は、平面視円形に限るものではなく、楕円形などの他の形状であってもよい。
【００３４】
次に、図５Ｄに示すように、基板１０１の第１面１０１ａ，第１貫通孔１０２内壁、座繰り部１０３などの露出面に、絶縁層２０６を形成する。例えば、テトラエトキシシラン（Tetraethyl orthosilicate：ＴＥＯＳ）を原料としたプラズマアシストＣＶＤ法により、酸化シリコンを堆積することで、絶縁層２０６が形成できる。第１貫通孔１０２内壁に絶縁層２０６が形成されたことにより、この内側に、第２貫通孔１０６が形成された状態となる。
【００３５】
次に、図５Ｅに示すように、第２貫通孔１０６を充填し、座繰り部１０３の領域および基板１０１の第１面１０１ａの上の領域の絶縁層２０６の上に、電極材料層２０７を形成する。例えば、よく知られためっき法によりＣｕやＡｕなどの電極材料を成長させることで、電極材料層２０７が形成できる。例えば、スパッタ法や蒸着法などによりシード層を形成した後、電解めっき法によりシード層の上に電極材料を成長させれば良い。例えば、Ｃｒ，Ｔｉ，Ｎｉなどの金属よりシード層を構成するとよい。これら金属によりシード層を形成することで、ＣｕやＡｕの拡散を抑制することができる。また、Ａｕの場合、絶縁層およびＡｕに対して良好な密着性が得られるようになる。
【００３６】
次に、よく知られたＣＭＰ（Chemical Mechanical Polishing）法により、基板１０１の第１面１０１ａより上の電極材料層２０７および絶縁層２０６を研削研磨することで、図５Ｆに示すように、基板１０１を貫通する貫通電極１０７が形成され、貫通電極１０７と基板１０１を貫通する第１貫通孔１０２との間には第１絶縁層１０４が形成され、第１面１０１ａにおいて第１貫通孔１０２の周囲に座繰り部１０３が形成され、座繰り部１０３には第２絶縁層１０５が充填して形成された状態となる。第１絶縁層１０４および第２絶縁層１０５は、一体に形成される。
【００３７】
以上に説明したように、本発明では、基板の第１面において、貫通電極およびこの周囲の第１絶縁層が配置される第１貫通孔の周囲に座繰り部を備え、ここに第２絶縁層を形成するようにした。これにより、例えば、貫通電極と接続する対象のコンタクト面と、基板との間の絶縁距離をより広くすることができ、接続対象のコンタクト面と貫通電極との位置合わせ精度が緩和できるようになる。この結果、本発明によれば、コストをかけることなく、チップの小型化を阻害することなく、貫通電極と接続する対象のコンタクト面が、貫通電極以外の導電性領域に接触することが抑制できるようになる。
【００３８】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、圧力センサチップの、ストッパ部材とセンサダイアフラムとの間を例に説明したが、これに限るものではなく、ストッパ部材と台座との間においても同様である。本発明によれば、台座部側の貫通電極のコンタクト面が、ストッパ部材における貫通電極以外の導電性領域に接触することが抑制できる。
【符号の説明】
【００３９】
１０１…基板、１０１ａ…第１面、１０２…第１貫通孔、１０３…座繰り部、１０４…第１絶縁層、１０５…第２絶縁層、１０６…第２貫通孔、１０７…貫通電極、１０８…貫通電極コンタクト面、１２１…他基板、１２１ａ…第２面、１２２…絶縁層、１２３…配線、１２４…コンタクトホール、１２５…配線コンタクト面。
【図１】
2016213225.tif 000003
【図２】
2016213225.tif 000004
【図３】
2016213225.tif 000005
【図４】
2016213225.tif 000006
【図５Ａ】
2016213225.tif 000007
【図５Ｂ】
2016213225.tif 000008
【図５Ｃ】
2016213225.tif 000009
【図５Ｄ】
2016213225.tif 000010
【図５Ｅ】
2016213225.tif 000011
【図５Ｆ】
2016213225.tif 000012
【図６】
2016213225.tif 000013
【図７】
2016213225.tif 000014
【図８】
2016213225.tif 000015
【図９】
2016213225.tif 000016