(57)【要約】【課題】素子の導電領域を流れる電流が基板やエピサブ界面への流出を抑制し、転位や欠陥の形成を抑制することで素子の寿命の低下を抑制すること。【解決手段】絶縁性を有する基板と、前記基板と実質的に格子整合した下側導電層と、前記基板と前記下側導電層との間に形成され、前記下側導電層の伝導帯端のエネルギーよりも高い伝導帯端のエネルギーを有するバッファ層と、前記下側導電層上に順次積層された活性層および上側導電層と、前記上側導電層および前記下側導電層のそれぞれに直接または間接的に接続された電極とを備える半導体発光素子である。【選択図】図１
2016146406.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性を有する基板と、
前記基板と実質的に格子整合した下側導電層と、
前記基板と前記下側導電層との間に形成され、前記下側導電層の伝導帯端のエネルギーよりも高い伝導帯端のエネルギーを有するバッファ層と、
前記下側導電層上に順次積層された活性層および上側導電層と、
前記上側導電層および前記下側導電層のそれぞれに直接または間接的に接続された電極と、
を備えることを特徴とする半導体発光素子。
【請求項２】
前記電極の間を流れる電流が前記下側導電層において前記基板と平行な方向に流れるよう構成されている、
ことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記バッファ層は、少なくともＡｌを組成に含む、
ことを特徴とする請求項１または請求項２に記載の半導体発光素子。
【請求項４】
前記基板および前記下側導電層を構成する材料はＩｎＰであり、前記バッファ層を構成する材料はＡｌＩｎＡｓ，ＡｌＩｎＡｓＰ，ＡｌＧａＩｎＡｓ，ＡｌＧａＩｎＡｓＰのうちいずれか１つである、
ことを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
【請求項５】
前記基板を構成するＩｎＰには、鉄がドープされている、
ことを特徴とする請求項４に記載の半導体発光素子。
【請求項６】
請求項１〜５のいずれか１つに記載の半導体発光素子は、前記活性層が、前記電極の間を流れる電流に重畳された変調信号に従って、２５Ｇｂｐｓ以上の光信号を発振する直接変調型半導体発光素子であることを特徴とする。
【請求項７】
請求項１〜６のいずれか１つに記載の半導体発光素子を前記基板を共有しながらアレイ状に並列配置したことを特徴とする半導体発光素子アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子および半導体発光素子アレイに関する。
【背景技術】
【０００２】
波長１０００〜１７００ｎｍの長波長帯域で２５Ｇｂｐｓ以上の光信号を出力する半導体発光素子が、光通信等の分野において今後大量に必要とされると考えられている。このように動作速度が速い半導体発光素子では、素子の電気的分離性が非常に重要となる。例えば、同一基板上に複数の半導体光素子をアレイ状に配置する構成の場合、各半導体素子に流れる電流が基板を介して干渉してしまうからである。
【０００３】
そこで、上記用途の半導体発光素子では、基板に用いる材料の選択が問題となるが、選択できる基板の材料も限られてしまう。何故ならば、基板上に半導体材料をエピタキシャル成長させて半導体層を積層する場合、各半導体層間で格子整合性が必要となるからである。つまり、活性層等の材料から逆算して基板に用いる材料の選択肢に制限が加わることになる。
【０００４】
以上のような観点から、長波長帯域のレーザ光を出力する動作速度の速い半導体発光素子では、ＩｎＰ（インジウムリン）やこれに鉄をドープしたものを材料とした半絶縁性の基板が用いられることが多い（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１０５４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、半絶縁性の基板は完全な絶縁性を有しているものではないことや、ｎ型やｐ型にドーピングされた基板に比べて品質が悪いため、基板上に結晶成長した場合に、基板とその結晶の界面（エピサブ界面）で品質の悪い層が形成しやすい。結果、素子の導電領域から流れて来る電流が基板内部やエピサブ界面に流れ、転位や欠陥を生じさせ素子の寿命を低下させる。
【０００７】
本発明は、上記に鑑みてなされたものであって、その目的は、素子の導電領域を流れる電流が基板やエピサブ界面への流出を抑制し、転位や欠陥の形成を抑制することで素子の寿命の低下を抑制することができる半導体発光素子および半導体発光素子アレイを提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明の一態様に係る半導体発光素子
は、絶縁性を有する基板と、前記基板と実質的に格子整合した下側導電層と、前記基板と前記下側導電層との間に形成され、前記下側導電層の伝導帯端のエネルギーよりも高い伝導帯端のエネルギーを有するバッファ層と、前記下側導電層上に順次積層された活性層および上側導電層と、前記上側導電層および前記下側導電層のそれぞれに直接または間接的に接続された電極と、を備えることを特徴とする。
【０００９】
また、本発明の一態様に係る半導体発光素子は、上記発明において、前記電極の間を流れる電流が前記下側導電層において前記基板と平行な方向に流れるよう構成されている、ことを特徴とする。
【００１０】
また、本発明の一態様に係る半導体発光素子は、上記発明において、前記バッファ層は、少なくともＡｌを組成に含む、ことを特徴とする。
【００１１】
また、本発明の一態様に係る半導体発光素子は、上記発明において、前記基板および前記下側導電層を構成する材料はＩｎＰであり、前記バッファ層を構成する材料はＡｌＩｎＡｓ，ＡｌＩｎＡｓＰ，ＡｌＧａＩｎＡｓ，ＡｌＧａＩｎＡｓＰのうちいずれか１つである、ことを特徴とする。
【００１２】
また、本発明の一態様に係る半導体発光素子は、上記発明において、前記基板を構成するＩｎＰには、鉄がドープされている、ことを特徴とする。
【００１３】
また、本発明の一態様に係る半導体発光素子は、上記発明において、前記活性層は、前記電極の間を流れる電流に重畳された変調信号に従って、２５Ｇｂｐｓ以上の光信号を発振する直接変調型半導体発光素子である、ことを特徴とする。
【００１４】
また、本発明の一態様に係る半導体発光素子アレイは、半導体発光素子を前記基板を共有しながらアレイ状に並列配置したことを特徴とする。
【発明の効果】
【００１５】
本発明に係る半導体発光素子および半導体発光素子アレイは、素子の導電領域を流れる電流が基板やエピサブ界面への流出を抑制し、転位や欠陥の形成を抑制することで素子の寿命の低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】図１は、第１実施形態に係る半導体発光素子の断面模式図である。
【図２】図２は、第１実施形態に係る半導体発光素子の断面模式図である。
【図３】図３は、基板、バッファ層、および下側導電層のバンド構造を模式的に示したバンドダイヤグラムである。
【図４】図４は、第２実施形態に係る半導体発光素子アレイの断面模式図である。
【図５】図５は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図６】図６は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図７】図７は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図８】図８は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図９】図９は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１０】図１０は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１１】図１１は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１２】図１２は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１３】図１３は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１４】図１４は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１５】図１５は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１６】図１６は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１７】図１７は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１８】図１８は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図１９】図１９は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図２０】図２０は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図２１】図２１は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図２２】図２２は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図２３】図２３は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【図２４】図２４は、第２実施形態に係る半導体発光素子アレイの製造方法について説明する図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら、本発明の実施形態に係る半導体発光素子および半導体発光素子アレイを説明する。なお、以下に説明する実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
【００１８】
（第１実施形態）
図１および図２は、第１実施形態に係る半導体発光素子１００の断面模式図である。図１の断面模式図は、図２におけるＡ−Ａ断面線に対応し、図２の断面模式図は、図１におけるＢ−Ｂ断面線に対応している。
【００１９】
図１および図２に示されるように、本実施形態に係る半導体発光素子１００は、いわゆるＳＩ−ＢＨ（Semi-Insulating  Buried  Heterostructure）型のＤＦＢ（Distributed  Feedback）レーザ素子である。しかしながら、本発明の実施はＳＩ−ＢＨ型のＤＦＢレーザ素子に限定されるものではなく、以下で説明する半導体発光素子１００は本発明の実施に適した半導体発光素子の一例に過ぎない。
【００２０】
図１および図２に示されるように、本実施形態に係る半導体発光素子１００は、基板１１０の上に、バッファ層１２０、下側導電層１３０、活性層１４０、上側導電層１５０、およびコンタクト層１６０が順次積層されている。また、下側導電層１３０の一部、活性層１４０、上側導電層１５０、およびコンタクト層１６０は、共振方向に長手方向を有するメサ構造を有し、当該メサ構造の両側には、高抵抗材料からなる埋め込み層１７０が形成されている。
【００２１】
また、本実施形態に係る半導体発光素子１００は、すべての電極が素子の表側に取り付けられた構成である。すなわち、ｐ側電極１８１は、メサ構造の最上層であるコンタクト層１６０に接続され、ｎ側電極１８２は、メサ構造を形成したことによって露出した下側導電層１３０に接続されている。なお、下側導電層１３０は、ｎ側電極１８２を適切に取り付けるために、活性層１４０が存在するメサ構造部分以外の箇所まで延伸した構成である。したがって、ｐ側電極１８１から活性層に注入され、下側導電層１３０まで到達した電流は、下側導電層１３０を横方向（基板１１０と平行な方向）に流れることになる。
【００２２】
なお、半導体発光素子１００の表面は、ｐ側電極１８１およびｎ側電極１８２を取り付ける箇所以外、絶縁層１９０によって適切に保護されている。
【００２３】
図２に示されるように、半導体発光素子１００の共振方向の断面は、活性層領域ＡＣＴの両端面には、反射防止膜１０１と反射防止膜１０２がそれぞれ設けられている。
【００２４】
半導体発光素子１００を構成する各半導体層の材料としては、以下のものが考えられる。
【００２５】
基板１１０は、鉄をドープしたＩｎＰ（インジウムリン）であることが好ましい。後に説明する活性層の材料との格子整合性を配慮すると、ＩｎＰを用いることが好ましく、絶縁性を高めるために鉄をドープすることが好ましい。例えば、抵抗率は１×１０６Ω・ｃｍ以上とすることが好ましい。本稿で絶縁性を有するとは、抵抗率が１×１０６Ω・ｃｍ以上であることをいう。
【００２６】
バッファ層１２０は、基板１１０と格子整合し、かつ、下側導電層１３０とのバンドオフセットΔＥｃが０より大きい材料が用いられ、バンドオフセットΔＥｃが大きいほど好ましい。なお、バンドオフセットΔＥｃについては後に詳述する。
【００２７】
ここでは、基板１１０の材料としてＩｎＰを用いているので、例えば、バッファ層１２０の材料はＡｌＩｎＡｓ、ＡｌＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、またはＡｌＧａＩｎＡｓＰとすることができる。なお、これら選択肢のなかでは、ＡｌＩｎＡｓが最も好ましい。ＩｎＰとのバンドオフセットΔＥｃの値が最も大きいからである。なお、導電型はｉ型またはｐ型とすることができるが、ここではｉ型としている。
【００２８】
バッファ層１２０の厚さは、電流がトンネルしない程度の厚さである５ｎｍ以上であり、ここでは１００ｎｍとしている。
【００２９】
下側導電層１３０は、基板１１０に対して実質的に格子整合する材料を選択することが好ましい。ここで実質的に格子整合するとは、臨界膜厚条件を満たしていれば十分であるが、転位の発生を可能な限り抑制する観点からは、基板１１０と下側導電層１３０との格子定数が近いほど好ましい。下側導電層１３０における転位の発生を抑えることができると、下側導電層１３０で発生した転位の影響を小さくすることができるので、半導体発光素子１００全体の厚さを薄く抑えることができるという点で好ましい。
【００３０】
また、下側導電層１３０に用いる材料は、構成する元素の数が少ない方が好ましい。混晶であるほど、熱抵抗が高くなり、排熱効率という観点では構成する元素の数が少ない方が好ましい。
【００３１】
本実施形態では、基板１１０の材料としてＩｎＰを用いているので、下側導電層１３０でもＩｎＰを用いている。なお、導電型はｎ型であり、ｎ型ドーパントの濃度は例えば１×１０１８ｃｍ−３である。
【００３２】
下側導電層１３０には、回折格子層１３１が埋め込まれている。回折格子層１３１は、ｎ型ＩｎＰとｎ型ＧａＩｎＡｓＰとが、格子状に交互に配置された層である。回折格子層１３１における格子の周期は、半導体発光素子１００が発振するレーザ光がブラッグ反射する周期となっている。
【００３３】
活性層１４０は、いわゆるＭＱＷ（Multi  Quantum  Well：多重量子井戸構造）−ＳＣＨ（Separate  Confinement  Heterostructure：分離閉じ込めヘテロ構造）構造を有する。すなわち、活性層１４０は、井戸層と障壁層とを備えるＭＱＷ構造を有し、このＭＱＷ構造がＳＣＨ層によって挟まれる構造である。ここでは、活性層１４０のＭＱＷ構造として、ｉ型ＡｌＧａＩｎＡｓを材料とし、井戸層と障壁層との膜厚をそれぞれ６ｎｍと１０ｎｍとし、井戸層と障壁層との歪みをそれぞれ圧縮１．００％と引っ張り０．３０％とし、この井戸層と障壁層とを１０層繰り返して形成されている。また、活性層１４０のＳＣＨ構造として、ｉ型ＡｌＧａＩｎＡｓを材料とした膜厚８０ｎｍのＳＣＨ層が形成されている。
【００３４】
上側導電層１５０の材料は、導電型がｐ型のＩｎＰであり、ｐ型ドーパントの濃度は、例えば１×１０１８ｃｍ−３である。また、上側導電層１５０の厚さは、例えば２０００ｎｍ程度とすることが好ましい。
【００３５】
コンタクト層１６０の材料は、導電型がｐ型のＩｎＧａＰであり、ｐ型ドーパントの濃度は、例えば１×１０１８ｃｍ−３である。また、コンタクト層１６０の厚さは、例えば３００ｎｍ程度とすることが好ましい。コンタクト層１６０は、ｐ側電極１８１とオーミック接触させるための層である。
【００３６】
つまり、ｐ側電極１８１は、コンタクト層１６０を介して、間接的に上側導電層１５０に接続されている。なお、ｐ側電極１８１の材料構成は、例えばＴｉ／Ｐｔ／Ａｕである。一方、ｎ側電極１８２は、直接的に下側導電層１３０に接続されている。なお、ｎ側電極１８２の材料構成は、例えばＡｕＧｅ／Ｎｉ／Ａｕである。
【００３７】
メサ構造の両側に形成された埋め込み層１７０の材料は、例えば鉄をドープしたＩｎＰを用いることができる。埋め込み層１７０は、ｐ側電極１８１からｎ側電極１８２へ流れる電流の広がりを抑え、かつ、活性層１４０から発生するレーザ光を閉じ込める機能を担う。
【００３８】
ここで、上記説明した半導体発光素子１００における、基板１１０とバッファ層１２０と下側導電層１３０との間におけるバンドオフセットの関係を説明する。図３は、基板１１０、バッファ層１２０、および下側導電層１３０のバンド構造を模式的に示したバンドダイヤグラムである。図３に示されるバンドダイヤグラムには、基板１１０、バッファ層１２０、および下側導電層１３０の伝導帯端のエネルギーＥｃが示されている。なお、図３に示されるバンドダイヤグラムにおける横軸は半導体発光素子１００における厚さ方向であり、縦軸はエネルギー（Ｅ）の大きさである。
【００３９】
図３に示されるように、下側導電層１３０とバッファ層１２０との界面には、バンドオフセット△Ｅｃが存在している。すなわち、バッファ層１２０の伝導帯端のエネルギーは、下側導電層１３０の伝導帯端のエネルギーよりも高い。このバンドオフセット△Ｅｃにより、活性層に注入され、下側導電層にまで流れて来た電流は、バッファ層１２０を通過して基板１１０まで流出することが阻止される。
【００４０】
結果、下側導電層１３０とバッファ層１２０との界面におけるバンドオフセット△Ｅｃにより、下側導電層１３０において横方向への導電が効率よく行われる。
【００４１】
なお、バッファ層１２０の材料の一部を成すＡｌは、伝導帯端のエネルギーＥｃを大きくする働きをし、下側導電層１３０とバッファ層１２０との界面におけるバンドオフセット△Ｅｃを大きくする点で好適である。
【００４２】
なお、上記説明した原理から解るように、バッファ層１２０の上記作用は、活性層１４０の構成やレーザ素子のタイプ等には依存しない。したがって、本発明は、上記説明した実施形態以外にも、例えば、埋め込みヘテロ構造、リッジ構造などの半導体発光素子に対しても適宜適用することが可能である。
【００４３】
（第２実施形態）
図４は、第２実施形態に係る半導体発光素子アレイ２００の断面模式図である。なお、共振方向における断面図は、実質的に図２と同様であるのでここでは省略している。また、以下の説明では、第１実施形態と共通する構成に関しては説明を省略している。したがって、以下において説明が省略された箇所の構成は、第１実施形態の説明を適宜参照して理解されるべきである。
【００４４】
図４に示されるように、半導体発光素子アレイ２００は、同一の基板２１０上に４つの半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄが配置された構成である。４つの半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄの発振波長は、同一としてもよいが、異なる波長としてもよい。例えば、イーサネット（登録商標）における１００Ｇｂｉｔ通信規格で用いる場合、４つの半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄの発振波長を、それぞれ１２９５ｎｍ、１３００ｎｍ、１３０５ｎｍ、および１３１０ｎｍとし、各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄを２５Ｇｂｐｓで駆動し、合計１００Ｇｂｐｓの情報通信用の直接変調型レーザ装置として用いることができる。つまり、半導体発光素子アレイ２００は、別途の変調器を用いずに、活性層に注入される電流を変調することにより、発振レーザ光を直接変調する直接変調型の半導体素子である。
【００４５】
図４に示されるように、基板２１０上には、４つのバッファ層２２０ａ，２２０ｂ，２２０ｃ，２２０ｄが形成されている。すなわち、４つの半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄは、それぞれ独立した４つのバッファ層２２０ａ，２２０ｂ，２２０ｃ，２２０ｄを備えている。
【００４６】
半導体発光素子２００ａのバッファ層２２０ａの上には、下側導電層２３０ａ、活性層２４０ａ、上側導電層２５０ａ、およびコンタクト層２６０ａが順次積層されている。同様に、半導体発光素子２００ｂのバッファ層２２０ｂの上には、下側導電層２３０ｂ、活性層２４０ｂ、上側導電層２５０ｂ、およびコンタクト層２６０ｂが順次積層され、半導体発光素子２００ｃのバッファ層２２０ｃの上には、下側導電層２３０ｃ、活性層２４０ｃ、上側導電層２５０ｃ、およびコンタクト層２６０ｃが順次積層され、半導体発光素子２００ｄのバッファ層２２０ｄの上には、下側導電層２３０ｄ、活性層２４０ｄ、上側導電層２５０ｄ、およびコンタクト層２６０ｄが順次積層されている。
【００４７】
また、各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄにおいて、下側導電層２３０ａ，２３０ｂ，２３０ｃ，２３０ｄの一部、活性層２４０ａ，２４０ｂ，２４０ｃ，２４０ｄ、上側導電層２５０ａ，２５０ｂ，２５０ｃ，２５０ｄ、およびコンタクト層２６０ａ，２６０ｂ，２６０ｃ，２６０ｄは、共振方向に長手方向を有するメサ構造を有し、当該メサ構造の両側には、高抵抗材料からなる埋め込み層２７０が形成されている。
【００４８】
また、本実施形態に係る半導体発光素子アレイ２００は、すべての電極が素子の表側に取り付けられた構成である。すなわち、ｐ側電極２８１ａ，２８１ｂ，２８１ｃ，２８１ｄは、それぞれメサ構造の最上層であるコンタクト層２６０ａ，２６０ｂ，２６０ｃ，２６０ｄに接続され、ｎ側電極２８２ａ，２８２ｂ，２８２ｃ，２８２ｄは、メサ構造を形成したことによって露出した下側導電層２３０ａ，２３０ｂ，２３０ｃ，２３０ｄに接続されている。
【００４９】
なお、半導体発光素子アレイ２００の表面は、ｐ側電極２８１ａ，２８１ｂ，２８１ｃ，２８１ｄおよびｎ側電極２８２ａ，２８２ｂ，２８２ｃ，２８２ｄを取り付ける箇所以外、絶縁層２９０によって適切に保護されている。
【００５０】
半導体発光素子アレイ２００を構成する各半導体層の材料は、第１実施形態と同様であるのでここでは説明を省略する。
【００５１】
上記説明した半導体発光素子アレイ２００においても、第１実施形態と同様に、下側導電層２３０ａ，２３０ｂ，２３０ｃ，２３０ｄとバッファ層２２０ａ，２２０ｂ，２２０ｃ，２２０ｄとの界面には、バンドオフセット△Ｅｃが存在している。このバンドオフセット△Ｅｃにより、活性層に注入され、下側導電層にまで流れて来た電流は、バッファ層２２０ａ，２２０ｂ，２２０ｃ，２２０ｄを通過して基板２１０まで流出することが阻止される。
【００５２】
したがって、４つの半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄは、同一の基板２１０を共有しているが、電気的に確実に分離ができるので、互いに干渉することを防ぐことができる。
【００５３】
（製造方法）
以下、図５〜図２４を参照しながら、第２実施形態に係る半導体発光素子アレイ２００の製造方法について説明する。なお、第１実施形態に係る半導体発光素子１００の製造方法は、半導体発光素子アレイ２００の製造方法の一部とみなし得るので、ここでは説明を省略する。また、以下で参照する図面は、紙面の都合上、適宜構成を省略した記載となっている。
【００５４】
図５に示されるように、半導体発光素子アレイ２００の製造方法では、最初に絶縁性の基板２１０を用意する。この基板２１０の材料にも選択の余地があるが、先述の構成の説明で述べたように、基板２１０の材料は、鉄をドープしたＩｎＰとすることが好ましい。なお、以下の説明で登場する材料および数値は、先述の構成の説明で用いた代表例を用いる。
【００５５】
次に、図６に示されるように、基板２１０の上にバッファ層２２０を積層する。バッファ層２２０の材料は、ｉ型のＡｌＩｎＡｓであり、層厚は１００ｎｍである。基板２１０の上にバッファ層２２０を積層する方法は、分子線気相成長法（ＭＢＥ：Molecular  Beam  Epitaxy）または有機金属気相成長法（ＭＯＣＶＤ：Metal Organic  Chemical  Vapor  Deposition）を用いることができる。
【００５６】
次に、図７に示されるように、バッファ層２２０の上に導電層２３２および回折格子層２３１を順次積層する。導電層２３２の材料は、ｎ型のＩｎＰであり、層厚は１０００ｎｍである。回折格子層２３１の材料は、ｎ型のＧａＩｎＡｓＰであり、層厚は１００ｎｍである。導電層２３２は、後に下側導電層２３０の一部を成す層であり、回折格子層２３１は、回折格子パターンが形成され、下側導電層２３０の内部に埋め込まれる。
【００５７】
次に、図８に示されるように、回折格子層２３１の上にフォトレジストＲ１を塗布する。このフォトレジストＲ１は、回折格子層２３１に回折格子パターンを形成するためのマスクとなる。
【００５８】
次に、図９に示されるように、フォトレジストＲ１に回折格子パターンを転写し、回折格子層２３１のマスクを作製する。マスクの作成方法としては、例えば、ＥＢ露光法によってフォトレジストＲ１上に回折格子パターンの金属を形成した後に、反応性イオンエッチング（ＲＩＥ）法によってフォトレジストＲ１を除去する方法を採用すればよい。
【００５９】
次に、図１０に示されるように、フォトレジストＲ１のマスクに覆われた回折格子層２３１を、ドライエッチングによってエッチングする。すると、フォトレジストＲ１のマスクの形状と同じ形状の回折格子層２３１が形成される。
【００６０】
次に、図１１に示されるように、不要になったフォトレジストＲ１をウェットエッチングで除去する。
【００６１】
次に、図１２に示されるように、格子パターンの形状に除去された回折格子層２３１の空隙にｎ型のＩｎＰを埋め込んで表面を平坦化し、そのまま、ｎ型のＩｎＰを２００ｎｍの厚さまで積層する。これにより、下側導電層２３０と下側導電層２３０内に埋め込まれた回折格子層２３１が形成される。
【００６２】
次に、図１３に示されるように、下側導電層２３０の上に活性層２４０を積層する。活性層２４０は、ＳＣＨ層と井戸層および障壁層を交互に繰り返したＭＱＷ構造とＳＣＨ層とを積層することによって形成される。
【００６３】
次に、図１４に示されるように、活性層２４０の上に上側導電層２５０を積層する。上側導電層２５０の材料は、ｐ型のＩｎＰであり、層厚は２０００ｎｍである。
【００６４】
次に、図１５に示されるように、上側導電層２５０の上にコンタクト層２６０を積層する。コンタクト層２６０の材料は、ｐ型のＩｎＧａＡｓであり、層厚は３００ｎｍである。
【００６５】
次に、図１６に示されるように、コンタクト層２６０の上にマスク層Ｒ２を形成する。マスク層Ｒ２の材料は、ＳｉＮｘであり、例えばＣＶＤ（Chemical  Vapor  Deposition）法により形成される。このマスク層Ｒ２は、半導体発光素子アレイ２００の各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄにおけるメサ構造を形成するためのものである。
【００６６】
次に、図１７に示されるように、マスク層Ｒ２から、半導体発光素子アレイ２００の各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄにおけるメサ構造に対応する形状のマスクを作製する。このマスクの作製方法としては、通常のフォトリソグラフィ技術およびエッチング技術を用いることができる。
【００６７】
次に、図１８に示されるように、メサ構造に対応する形状に加工されたマスク層Ｒ２をマスクとして、ドライエッチング法によりエッチングを行う。エッチングの深さは、下側導電層２３０中に埋め込まれた回折格子層２３１の下端よりも０．１μｍ程度掘り込まれる深さとする。このエッチングにより、各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄにおける活性層２４０ａ，２４０ｂ，２４０ｃ，２４０ｄ、上側導電層２５０ａ，２５０ｂ，２５０ｃ，２５０ｄ、およびコンタクト層２６０ａ，２６０ｂ，２６０ｃ，２６０ｄが分離される。
【００６８】
次に、図１９に示されるように、エッチングによって形成された空隙に埋め込み層２７０を成長させ、不要になったマスク層Ｒ２をウェットエッチングで除去する。なお、埋め込み層２７０の材料は、鉄をドープしたＩｎＰである。
【００６９】
次に、図２０に示されるように、コンタクト層２６０ａ，２６０ｂ，２６０ｃ，２６０ｄおよび埋め込み層２７０の上にマスク層Ｒ３を形成し、各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄにおけるコンタクト層２６０ａ，２６０ｂ，２６０ｃ，２６０ｄおよび埋め込み層２７０の幅に対応するマスクを作製する。マスク層Ｒ３の材料は、例えばＣＶＤ法により形成されるＳｉＮｘであり、このマスク層Ｒ３から通常のフォトリソグラフィ技術およびエッチング技術を用いてマスクを作成する。
【００７０】
次に、図２１に示されるように、マスク形状に加工されたマスク層Ｒ３をマスクとして、ドライエッチング法によりエッチングを行う。エッチングの深さは下側導電層２３０に到達する深さとする。
【００７１】
次に、図２２に示されるように、各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄの形状に対応させたマスク層Ｒ４を新たに作製する。このマスク層Ｒ４の作製方法は、既述の作製方法と同様とすることができる。
【００７２】
次に、図２３に示されるように、マスク形状に加工されたマスク層Ｒ４をマスクとして、ドライエッチング法によりエッチングを行う。エッチングの深さは基板２１０に到達する深さとする。このエッチングにより、各半導体発光素子２００ａ，２００ｂ，２００ｃ，２００ｄにおける下側導電層２３０ａ，２３０ｂ，２３０ｃ，２３０ｄ、およびバッファ層２２０ａ，２２０ｂ，２２０ｃ，２２０ｄが分離される。
【００７３】
次に、図２４に示されるように、素子の表面全体に絶縁層２９０を積層し、通常のフォトリソグラフィ技術およびエッチング技術を用いて電極の取付位置を開口させる。
【００７４】
その後、ｐ側電極２８１ａ，２８１ｂ，２８１ｃ，２８１ｄおよびｎ側電極２８２ａ，２８２ｂ，２８２ｃ，２８２ｄを取り付けることによって、図４に示されるような半導体発光素子アレイ２００の製造方法が完了する。
【００７５】
以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。また、上述の実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。
【符号の説明】
【００７６】
１００，２００ａ，２００ｂ，２００ｃ，２００ｄ  半導体発光素子
１０１，１０２  反射防止膜
１０３  反射膜
１１０，２１０  基板
１２０，２２０，２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ  バッファ層
１３０，２３０，２３０ａ，２３０ｂ，２３０ｃ，２３０ｄ  下側導電層
１３１，２３１  回折格子層
１４０，２４０，２４０ａ，２４０ｂ，２４０ｃ，２４０ｄ  活性層
１５０，２５０，２５０ａ，２５０ｂ，２５０ｃ，２５０ｄ  上側導電層
１６０，２６０，２６０ａ，２６０ｂ，２６０ｃ，２６０ｄ  コンタクト層
１７０，２７０  埋め込み層
１８１，２８１ａ，２８１ｂ，２８１ｃ，２８１ｄ  ｐ側電極
１８２，２８２ａ，２８２ｂ，２８２ｃ，２８２ｄ  ｎ側電極
１９０，２９０  絶縁層
２００  半導体発光素子アレイ
２３２  導電層
【図１】
2016146406.tif 000003
【図２】
2016146406.tif 000004
【図３】
2016146406.tif 000005
【図４】
2016146406.tif 000006
【図５】
2016146406.tif 000007
【図６】
2016146406.tif 000008
【図７】
2016146406.tif 000009
【図８】
2016146406.tif 000010
【図９】
2016146406.tif 000011
【図１０】
2016146406.tif 000012
【図１１】
2016146406.tif 000013
【図１２】
2016146406.tif 000014
【図１３】
2016146406.tif 000015
【図１４】
2016146406.tif 000016
【図１５】
2016146406.tif 000017
【図１６】
2016146406.tif 000018
【図１７】
2016146406.tif 000019
【図１８】
2016146406.tif 000020
【図１９】
2016146406.tif 000021
【図２０】
2016146406.tif 000022
【図２１】
2016146406.tif 000023
【図２２】
2016146406.tif 000024
【図２３】
2016146406.tif 000025
【図２４】
2016146406.tif 000026