(57)【要約】【目的】メモリのオーバーフローに起因する誤った故障判定を防止することが可能なメモリ装置及びメモリ装置の制御方法を提供することを目的とする。【構成】  第１及び第２の領域を有するメモリ部と、受信データ系列中の情報データ片の各々をメモリ部の第１の領域の各番地に書き込み、読出指令に応じて第１の領域に書き込まれている情報データ片を番地毎に読み出して読出データとして出力する制御部と、を有する。この際、制御部は、受信データ系列中から特定データ片を検出した場合にはこれをメモリ部の第２の領域に書き込み、引き続き当該第２の領域から特定データ片を読み出して読出データとして出力する。【選択図】図１
2016213745.tif 000002
【特許請求の範囲】
【請求項１】
情報データ片の系列と特定データ片とを含む受信データ系列を書き込んで読み出すメモリ装置であって、
第１及び第２の領域を有するメモリ部と、
前記受信データ系列中の前記情報データ片の各々を前記メモリ部の前記第１の領域の各番地に書き込み、読出指令に応じて前記第１の領域に書き込まれている前記情報データ片を番地毎に読み出して読出データとして出力する制御部と、を有し、
前記制御部は、前記受信データ系列中から前記特定データ片を検出した場合には前記特定データ片を前記メモリ部の前記第２の領域に書き込み、引き続き前記第２の領域から前記特定データ片を読み出して前記読出データとして出力することを特徴とするメモリ装置。
【請求項２】
前記制御部は、前記情報データ片を書き込むと共に前記情報データ片を書き込んだ番地に対応づけして未読出を表す値を有する識別フラグを書き込み、前記読出指令に応じて、読み出された番地に対応した前記識別フラグを読出済みを表す値に書き換えることを特徴とする請求項１記載のメモリ装置。
【請求項３】
前記特定データ片は、導通試験用データ片であることを特徴とする請求項１又は２記載のメモリ装置。
【請求項４】
前記第１の領域内において前記未読出を示す値を有する前記識別フラグの総数が所定の閾値以上となった場合に、前記メモリ部についてのオーバーフロー警告を示すオーバーフロー警告信号を出力するオーバーフロー検出部を有することを特徴とする請求項１又は２記載のメモリ装置。
【請求項５】
前記制御部は、前記オーバーフロー警告信号に応じて、前記受信データ系列中の前記情報データ片の前記メモリ部への書き込みを停止すると共に、当該停止後に受けた前記受信データ系列中の前記情報データ片の総数を計数し、当該総数を示す信号を出力することを特徴とする請求項４記載のメモリ装置。
【請求項６】
情報データ片の系列と特定データ片とを含む受信データ系列を書き込んで読み出すメモリ装置の制御方法であって、
前記受信データ系列中の前記情報データ片の各々を第１の領域の各番地に書き込み、読出指令に応じて前記第１の領域に書き込まれている前記情報データ片を番地毎に読み出して読出データとして出力するステップと、
前記受信データ系列中から前記特定データ片を検出した場合には前記特定データ片を前記第１の領域とは異なる第２の領域に書き込み、引き続き前記第２の領域から前記特定データ片を読み出して前記読出データとして出力することを特徴とするメモリ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報データを書き込み、これを読み出すメモリ装置及びメモリ装置の制御方法に関する。
【背景技術】
【０００２】
情報データの交換機システムに用いられるメモリ装置として、受信したデータ片をそのデータ片に対応したチャネルの領域に書き込み、書き込まれた順に読み出すバッファメモリが提案されている（例えば特許文献１参照）。
【０００３】
かかるバッファメモリは、データ片の書き込み先の位置を指定するライトポインタと、読み出す位置を指定するリードポインタとを制御する制御部を備えている。
【０００４】
当該制御部は、データ片を受信する度にライトポインタを１だけインクリメントしつつ、このライトポインタによって示される位置にデータ片を書き込ませる書込制御を繰り返し実行することにより、チャネル領域内に順次、データ片を書き込ませる。また、制御部は、１つのデータ片を読み出す度にリードポインタを１だけインクリメントしつつ、リードポインタにて示される位置からデータ片を読み出す読出制御を繰り返し実行することにより、そのチャネル領域に格納されている全てのデータ片を読み出すようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３３６４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記したような交換機システムでは、そのシステム内の複数の機器が正しく接続されているか否かをテストする、いわゆる導通試験が行われる。かかる導通試験では、導通試験用のフレームを周期的に各機器に送信し、このフレームが正常に送信元に帰還したか否かを判定することにより、各機器の故障状態をテストする。
【０００７】
ところで、上記のようなバッファメモリでは、書き込み対象となる一連のデータ片の量が格納領域よりも大となる場合にはオーバーフロー状態となり、それ以降に供給されるデータ片は破棄されてしまう。
【０００８】
よって、バッファメモリがオーバーフロー状態になると、それ以降、導通試験用或いはヘルスチェック用のフレームが供給されてもこれが破棄されてしまい、当該バッファメモリを搭載した機器に故障が生じているという、誤った判断が為されてしまう。
【０００９】
そこで、本発明は、メモリのオーバーフローに起因する誤った故障判定を防止することが可能なメモリ装置及びメモリ装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るメモリ装置は、情報データ片の系列と特定データ片とを含む受信データ系列を書き込んで読み出すメモリ装置であって、第１及び第２の領域を有するメモリ部と、前記受信データ系列中の前記情報データ片の各々を前記メモリ部の前記第１の領域の各番地に書き込み、読出指令に応じて前記第１の領域に書き込まれている前記情報データ片を番地毎に読み出して読出データとして出力する制御部と、を有し、前記制御部は、前記受信データ系列中から前記特定データ片を検出した場合には前記特定データ片を前記メモリ部の前記第２の領域に書き込み、引き続き前記第２の領域から前記特定データ片を読み出して前記読出データとして出力する。
【００１１】
また、本発明に係るメモリ装置の制御方法は、情報データ片の系列と特定データ片とを含む受信データ系列を書き込んで読み出すメモリ装置の制御方法であって、前記受信データ系列中の前記情報データ片の各々を第１の領域の各番地に書き込み、読出指令に応じて前記第１の領域に書き込まれている前記情報データ片を番地毎に読み出して読出データとして出力するステップと、前記受信データ系列中から前記特定データ片を検出した場合には前記特定データ片を前記第１の領域とは異なる第２の領域に書き込み、引き続き前記第２の領域から前記特定データ片を読み出して前記読出データとして出力する。
【発明の効果】
【００１２】
本発明においては、情報データ片の系列と特定データ片とを含む受信データ系列中の情報データ片の各々を第１の領域の各番地に書き込み、読出指令に応じて第１の領域に書き込まれている情報データ片を番地毎に読み出して読出データとして出力する。ただし、受信データ系列中から特定データ片を検出した場合には、当該特定データ片を第１の領域とは異なる第２の領域に書き込み、引き続きこの第２の領域から特定データ片を読み出して読出データとして出力するようにしている。
【００１３】
よって、本発明によれば、情報データ片が書き込まれる第１の領域がオーバーフローの状態になっていても、入力された特定データ片を破棄することなく、これをメモリ装置内を通過させて出力することが可能となる。従って、オーバーフローに起因する誤った故障判定を防止することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るメモリ装置としてのバッファメモリ１００の内部構成を示すブロック図である。
【００１５】
【図２】メモリ部１０の記憶領域のフォーマットの一例を示す図である。
【００１６】
【図３】メモリ部１０の初期設定時の識別フラグＷＦの状態の一例を示す図である。
【００１７】
【図４】受信データ系列ＪＤＤのフォーマットを示す図である。
【図５】書込制御ルーチンの一例を示すフローチャートである。
【００１８】
【図６】データ書き込み後の識別フラグＷＦの状態の一例を示す図である。
【００１９】
【図７】バースト読出制御ルーチンの一例を示すフローチャートである。
【００２０】
【図８】バースト読出実行後の識別フラグＷＦの状態の一例を示す図である。
【００２１】
【図９】ランダム読出制御ルーチンの一例を示すフローチャートである。
【００２２】
【図１０】ランダム読出実行後の識別フラグＷＦの状態の一例を示す図である。
【００２３】
【図１１】書込制御部が実行する試験フレーム通過ルーチンを示すフローチャートである。
【００２４】
【図１２】読出制御部が実行する試験フレーム通過ルーチンを示すフローチャートである。
【図１３】本発明に係るメモリ装置としてのバッファメモリ１００の内部構成の他の一例を示すブロック図である。
【発明を実施するための形態】
【００２５】
図１は、本発明に係るメモリ装置としてのバッファメモリ１００の構成を示すブロック図である。図１に示すように、バッファメモリ１００は、例えばＲＡＭ（Random Access Memory）からなるメモリ部１０、試験フレーム検出部１１、書込制御部１２、読出制御部１３及びオーバーフロー検出部１４を有する。
【００２６】
メモリ部１０は、図２に示すように、情報データ記憶領域ＤＡと試験データ記憶領域ＴＡとを有する。情報データ記憶領域ＤＡは、番地０〜Ｎの各番地（Ｎは整数）に、例えば１ビットの識別フラグＷＦと、Ｋ（Ｋは整数）ビットの情報データ片とが対応付けして格納される記憶領域である。また、試験データ記憶領域ＴＡは、番地（Ｎ＋１）に、例えば１ビットの識別フラグＷＦと、試験データ片とが対応付けして格納される記憶領域である。識別フラグＷＦは、例えば論理レベル０である場合には、その番地に格納されているデータの読み出しが既に実施された、いわゆる「データ読出済み」であることを表す。また、識別フラグＷＦが例えば論理レベル１である場合には、その番地に格納されているデータの読み出しが未だ実施されていない、いわゆる「データ未読出」であることを表す。尚、電源投入時には、全番地の識別フラグＷＦは、図３に示すように、データ読出済みを表す論理レベル０に初期化される。
【００２７】
メモリ部１０は、書込制御部１２による書込制御に従って受信データ系列ＪＤＤ中の各データ片を書き込む。また、メモリ部１０は、上記のように書き込まされた受信データ系列ＪＤＤ中の各データ片を、読出制御部１３による読出制御に従って順次読み出し、読出データＹＤＤとして出力する。
【００２８】
受信データ系列ＪＤＤは、例えば図４に示すように、夫々が固定長のデータフレームＤＦに属する情報データ片の系列と、試験フレームＴＦに属する試験データＴＰとを含む。尚、試験フレームＴＦは、例えばこのバッファメモリ１００を含むシステムに当該バッファメモリ１００が正しく接続されているか否かの導通試験を行う為に、図４に示すように周期Ｔ毎に挿入されているフレームである。
【００２９】
試験フレーム検出部１１は、受信データ系列ＪＤＤ中から試験フレームＴＦの検出を行う。試験フレーム検出部１１は、受信データ系列ＪＤＤ中から試験フレームＴＦを検出しているときには例えば図４に示すように論理レベル１を有する一方、データフレームＤＦの期間中は論理レベル０を有する試験フレーム検出信号ＦＤを生成する。試験フレーム検出部１１は、試験フレーム検出信号ＦＤを書込制御部１２及び読出制御部１３に供給する。
【００３０】
書込制御部１２は、書込指令信号ＷＲに応じて、図５に示す書込制御ルーチンを実行する。これにより、書込制御部１２は、受信データ系列ＪＤＤをメモリ部１０に書き込ませる。
【００３１】
図５において、先ず、書込制御部１２は、試験フレーム検出信号ＦＤが、受信データ系列ＪＤＤ中から試験フレームＴＦを検出したことを示す論理レベル１であるか否かを判定する（ステップＳ０）。
【００３２】
かかるステップＳ０において試験フレーム検出信号ＦＤが論理レベル１であると判定された場合、書込制御部１２は、図５に示す書込制御ルーチンを抜けて、後述する試験フレーム通過ルーチンの実行に移る。
【００３３】
一方、ステップＳ０において試験フレーム検出信号ＦＤが論理レベル１ではないと判定された場合、つまり、試験フレームＴＦが検出されていない場合には、書込制御部１２は、書込初期の番地として例えばゼロを示すアドレスＡＤを設定する（ステップＳ１）。
【００３４】
次に、書込制御部１２は、このアドレスＡＤにて示される番地に対応した識別フラグＷＦをメモリ部１０から読み出し（ステップＳ２）、この識別フラグＷＦが、データ読出済みを表す論理レベル０であるか否かを判定する（ステップＳ３）。
【００３５】
ステップＳ３において、識別フラグＷＦがデータ読出済みを表す論理レベル０であると判定されると、書込制御部１２は、アドレスＡＤ及びデータ書込信号をメモリ部１０に供給することにより、受信データ系列ＪＤＤ中の情報データ片をアドレスＡＤにて示される番地に書き込ませる（ステップＳ４）。
【００３６】
次に、書込制御部１２は、アドレスＡＤ及びフラグ書込信号をメモリ部１０に供給することにより、このアドレスＡＤにて示される番地に対応した識別フラグＷＦを、データ未読出を表す論理レベル１に書き換える（ステップＳ５）。
【００３７】
次に、書込制御部１２は、アドレスＡＤにて示される番地が最終の番地Ｎと等しいか否かの判定を行う（ステップＳ６）。
【００３８】
ステップＳ６においてアドレスＡＤが番地Ｎと等しくないと判定された場合、或いは上記ステップＳ３において識別フラグＷＦがデータ読出済みを表す論理レベル０ではないと判定されると、書込制御部１２は、現在のアドレスＡＤにて示される番地に「１」を加算したものを新たなアドレスＡＤとして設定する（ステップＳ７）。
【００３９】
ステップＳ７の実行後、書込制御部１２は、上記ステップＳ２に戻って前述したステップＳ２〜Ｓ７の制御を繰り返し実行する。
【００４０】
この間、ステップＳ６においてアドレスＡＤにて示される番地が番地Ｎと等しいと判定された場合、書込制御部１２は、メモリ部１０の記憶領域（番地０〜Ｎ）がオーバーフロー状態にあることを示す論理レベル１のオーバーフロー設定信号ＯＶWをオーバーフロー検出部１４に供給する（ステップＳ８）。つまり、書込制御部１２は、メモリ部１０の情報データ記憶領域ＤＡ内の全番地の識別フラグＷＦが全て、データの未読出を表す論理レベル１となった場合には、メモリ部１０の記憶領域がオーバーフロー状態であることを示すオーバーフロー設定信号ＯＶWをオーバーフロー検出部１４に供給する。
【００４１】
ステップＳ８の実行後、書込制御部１２は、図５に示す書込制御ルーチンを終了する。
【００４２】
よって、図５に示す書込制御によれば、受信データ系列ＪＤＤ中の情報データがＫビット毎に、メモリ部１０の番地０〜番地Ｎに順次書き込まれると共に、各番地に対応した識別フラグＷＦの全てが図６に示すように、データの未読出を表す論理レベル１に書き換えられる。尚、メモリ部１０のオーバーフローに応じて図５に示す書込制御ルーチンが終了するので、当該オーバーフロー後に供給された受信データ系列ＪＤＤ中の情報データ片はメモリ部１０に書き込まれずに破棄される。
【００４３】
読出制御部１３は、バースト読出指令ＲＤB又はランダム読出指令ＲＤRを受け付け、その読出指令に応じて、メモリ部１０に格納されている情報データ片を読み出し、これを読出データＹＤＤとして出力させる。
【００４４】
図７は、上記したバースト読出指令ＲＤBに応じて読出制御部１３が実行するバースト読出制御ルーチンを示すフローチャートである。
【００４５】
図７において、先ず、読出制御部１３は、読出初期の番地として例えばゼロを示すアドレスＡＤを設定する（ステップＳ２１）。
【００４６】
次に、読出制御部１３は、アドレスＡＤ及びデータ読出信号をメモリ部１０に供給することにより、アドレスＡＤにて示される番地に格納されている情報データ片を読み出し、これを読出データＹＤＤとして出力させる（ステップＳ２２）。
【００４７】
次に、読出制御部１３は、アドレスＡＤ及びフラグ書込信号をメモリ部１０に供給することにより、このアドレスＡＤにて示される番地に対応した識別フラグＷＦを、データ読出済みを表す論理レベル０に書き換える（ステップＳ２３）。
【００４８】
次に、読出制御部１３は、オーバーフローの状態が解除されたことを示す論理レベル０のオーバーフロー設定信号ＯＶRをオーバーフロー検出部１４に供給する（ステップＳ２４）。すなわち、ステップＳ２３によりメモリ部１０の記憶領域（番地０〜Ｎ）内にデータ書き込み可能な領域が設定されたことで、読出制御部１３は、オーバーフローの状態が解除されたことを示すオーバーフロー設定信号ＯＶRをオーバーフロー検出部１４に供給するのである。
【００４９】
次に、読出制御部１３は、アドレスＡＤにて示される番地が最終の番地Ｎと等しいか否かの判定を行う（ステップＳ２５）。
【００５０】
ステップＳ２５においてアドレスＡＤが番地Ｎと等しくないと判定されると、読出制御部１３は、現在のアドレスＡＤにて示される番地に「１」を加算したものを新たなアドレスＡＤとして設定する（ステップＳ２６）。
【００５１】
ステップＳ２６の実行後、読出制御部１３は、上記ステップＳ２２に戻って前述したステップＳ２２〜Ｓ２６の制御を、ステップＳ２５においてアドレスＡＤにて示される番地が番地Ｎと等しいと判定されるまで繰り返し実行する。
【００５２】
よって、図７に示すバースト読出制御の実行により、読出制御部１３は、メモリ部１０の情報データ記憶領域ＤＡ内の全番地（０〜Ｎ）に格納されている情報データ片を番地順に読み出し、この情報データ片の系列からなる読出データＹＤＤを出力させる。更に、読出制御部１３は、図８に示すように、各番地に対応した識別フラグＷＦの全てをデータ読出済みを表す論理レベル０に書き換えると共に、オーバーフローの状態が解除されたことを示すオーバーフロー設定信号ＯＶRをオーバーフロー検出部１４に供給する。
【００５３】
一方、ランダム読出指令ＲＤRが供給された場合には、読出制御部１３は、図９に示すランダム読出制御ルーチンを実行する。
【００５４】
図９において、先ず、読出制御部１３は、ランダム読出指令ＲＤRによって読出指定された番地Ａｒを示すアドレスＡＤを設定する（ステップＳ３１）。
【００５５】
次に、読出制御部１３は、アドレスＡＤ及びデータ読出信号をメモリ部１０に供給することにより、アドレスＡＤにて示される番地に書き込まれている情報データ片を読み出し、これを読出データＹＤＤとして出力させる（ステップＳ３２）。
【００５６】
次に、読出制御部１３は、アドレスＡＤ及びフラグ書込信号をメモリ部１０に供給することにより、このアドレスＡＤにて示される番地に対応した識別フラグＷＦを、データ読出済みを表す論理レベル０に書き換える（ステップＳ３３）。
【００５７】
次に、読出制御部１３は、オーバーフローの状態が解除されたことを示す論理レベル０のオーバーフロー設定信号ＯＶRをオーバーフロー検出部１４に供給する（ステップＳ３４）。すなわち、ステップＳ３３の実行によってメモリ部１０の記憶領域（番地０〜Ｎ）内にデータを書き込むことが可能な領域が設定されたことで、読出制御部１３は、オーバーフローの状態が解除されたことを示すオーバーフロー設定信号ＯＶRをオーバーフロー検出部１４に供給するのである。
【００５８】
よって、図９に示すランダム読出制御の実行により、読出制御部１３は、読出指定された番地Ａｒに対応した情報データ片のみをメモリ部１０から読み出し、これを読出データＹＤＤとして出力させる。
【００５９】
更に、読出制御部１３は、この読出指定された番地Ａｒに対応した識別フラグＷＦを、データ読出済みを表す論理レベル０に書き換える。例えば、図６に示すようにメモリ部１０の情報データ記憶領域ＤＡ内の全番地（０〜Ｎ）に未読み出しのデータが格納されている状態において、上記したランダム読出制御により番地「３」に対応した情報データ片のみを読み出した場合には、図１０に示すように、番地「３」に対応した識別フラグＷＦのみがデータ読出済みを表す論理レベル０に書き換えられる。
【００６０】
よって、メモリ部１０の番地「３」に、新たなデータを書き込むことが可能となるので、バッファメモリとしての記憶領域の使用効率が高まる。
【００６１】
更に、上記したランダム読出制御の実行により、読出制御部１３は、オーバーフローの状態が解除されたことを示すオーバーフロー設定信号ＯＶRをオーバーフロー検出部１４に供給する。
【００６２】
オーバーフロー検出部１４は、書込制御部１２からオーバーフロー状態を示すオーバーフロー設定信号ＯＶWが供給された場合には、メモリ部１０の記憶領域がオーバーフロー状態にあることを警告する例えば論理レベル１のオーバーフロー警告信号ＯＶＦを出力する。一方、読出制御部１３から、オーバーフローの状態が解除されたことを示すオーバーフロー設定信号ＯＶRが供給された場合には、オーバーフロー検出部１４は、オーバーフロー状態が解除されたことを示す例えば論理レベル０のオーバーフロー警告信号ＯＶＦを出力する。
【００６３】
ところで、書込制御部１２は、試験フレームＴＦを検出したことを示す論理レベル１の試験フレーム検出信号ＦＤが供給された場合には、図１１に示す第１の試験フレーム通過ルーチンを実行する。尚、図５に示す書込制御ルーチンの実行中に論理レベル１の試験フレーム検出信号ＦＤが供給された場合には、書込制御部１２は、当該書込制御ルーチンの実行を一時中断し、引き続き図１１に示す第１の試験フレーム通過ルーチンを実行する。
【００６４】
図１１において、先ず、書込制御部１２は、図３に示す試験データ記憶領域ＴＡの番地（Ｎ＋１）を示すアドレスＡＤを設定する（ステップＳ４１）。
【００６５】
次に、書込制御部１２は、このアドレスＡＤにて示される番地、つまり図３に示す試験データ記憶領域ＴＡの番地（Ｎ＋１）に、図４に示す受信データ系列ＪＤＤ中の試験フレームＴＦに属する試験データＴＰを書き込ませる（ステップＳ４２）。
【００６６】
次に、書込制御部１２は、アドレスＡＤ及びフラグ書込信号をメモリ部１０に供給することにより、このアドレスＡＤにて示される番地（Ｎ＋１）に対応した識別フラグＷＦを、データ未読出を表す論理レベル１に書き換える（ステップＳ４３）。すなわち、ステップＳ４３の実行により、図３に示す試験データ記憶領域ＴＡの番地（Ｎ＋１）の識別フラグＷＦが、データ未読出を表す論理レベル１となる。
【００６７】
ステップＳ４３の実行後、書込制御部１２は、図１１に示す試験フレーム通過ルーチンを終了する。この際、図５に示す書込制御ルーチンが一時中断されていた場合には、書込制御部１２は、書込制御ルーチンの実行に戻り、中断していたステップから書込制御を再開する。
【００６８】
更に、論理レベル１の試験フレーム検出信号ＦＤに応じて、読出制御部１３は、図１２に示す第２の試験フレーム通過ルーチンを実行する。
【００６９】
図１２において、先ず、読出制御部１３は、図３に示す試験データ記憶領域ＴＡの番地（Ｎ＋１）を示すアドレスＡＤを設定する（ステップＳ５１）。
【００７０】
次に、読出制御部１３は、アドレスＡＤにて示される番地（Ｎ＋１）の識別フラグＷＦ、つまり試験データ記憶領域ＴＡに対応した識別フラグＷＦをメモリ部１０から読み出す（ステップＳ５２）。
【００７１】
次に、読出制御部１３は、この識別フラグＷＦがデータ未読出を表す論理レベル１であるか否かの判定を、論理レベル１であると判定されるまで繰り返し行う（ステップＳ５３）。
【００７２】
ステップＳ５３にて識別フラグＷＦがデータ未読出を表す論理レベル１であると判定されると、読出制御部１３は、アドレスＡＤ及びデータ読出信号をメモリ部１０に供給することにより、メモリ部１０の試験データ記憶領域ＴＡに書き込まれている試験データＴＰを読み出し、これを図４に示すように読出データＹＤＤとして出力させる（ステップＳ５４）。
【００７３】
次に、読出制御部１３は、アドレスＡＤ及びフラグ書込信号をメモリ部１０に供給することにより、試験データ記憶領域ＴＡに対応した識別フラグＷＦを、データ読出済みを表す論理レベル０に書き換える（ステップＳ５５）。
よって、図１１及び図１２に示す試験フレーム通過ルーチンによれば、受信データ系列ＪＤＤ中から試験フレームＴＦを検出した場合には、当該試験フレームＴＦに属する試験データＴＰが一旦、メモリ部１０の試験データ記憶領域ＴＡに書き込まれる。そして、図４に示すように、当該試験データＴＰは、読出指令（ＲＤB、ＲＤR）に拘わらず、その書き込みが為された後、直ちに読出データＹＤＤとして読み出される。つまり、受信データ系列ＪＤＤに含まれる試験データＴＰは、メモリ部１０内を通過して外部に出力されるのである。この際、試験データＴＰは、メモリ部１０において当該試験データＴＰだけを格納する為に専用に設けた試験データ記憶領域ＴＡに書き込まれる。
【００７４】
従って、バッファメモリ１００によれば、メモリ部１０がオーバーフローの状態、つまり情報データ記憶領域ＤＡ内の全番地に未読み出しのデータが格納された状態にあっても、入力された試験データＴＰを破棄することなく、これを出力することが可能となる。
【００７５】
これにより、情報データ記憶領域ＤＡ内のオーバーフローに起因する誤った故障判定を防止することが可能となる。
【００７６】
また、上記実施例におけるオーバーフロー検出部１４では、図５に示すように識別フラグＷＦの全てがデータの未読出を表す論理レベル１となっている場合に、オーバーフロー状態にあることを示すオーバーフロー警告信号ＯＶＦを出力している。
【００７７】
しかしながら、オーバーフロー検出部１４としては、データの未読出を表す論理レベル１の識別フラグＷＦの総数が所定の閾値（Ｎ以下）以上となった場合に、メモリ部１０がオーバーフロー手前の状態にあることを警告するオーバーフロー警告信号ＯＶＦを出力するものであっても良い。
【００７８】
また、上記のようにデータの未読出を表す論理レベル１の識別フラグＷＦの総数が所定の閾値以上となった場合には、その時点から、受信データ系列ＪＤＤ中においてデータフレームＤＦに含まれる情報データ片の受け入れを停止し、廃棄されたフレームの総数を現在のメモリの状態を示す信号として出力するようにしても良い。
【００７９】
図１３は、上記した点に鑑みて為されたバッファメモリ１００の構成の他の一例を示すブロック図である。図１３に示すバッファメモリ１００は、試験フレーム検出部１１、メモリ部２０、書込制御部２２、読出制御部２３及びオーバーフロー検出部２４を有する。  尚、試験フレーム検出部１１は図１に示されるものと同一である。また、メモリ２０は、メモリ１０と同様に図２に示す格納領域（ＤＡ、ＴＡ）を有する。
【００８０】
書込制御部２２は、書込指令信号ＷＲに応じて、図５に示す書込制御ルーチンのうちからステップＳ８を除く各ステップＳ１〜Ｓ７を実行することにより、図１に示す書込制御部１２と同様に、受信データ系列ＪＤＤ中のＫビットの情報データ片をメモリ部２０の番地０〜Ｎ各々に書き込ませる。更に、書込制御部２２は、図６に示すように、データを書き込んだ番地に対応した識別フラグＷＦをデータの未読出を表す論理レベル１に書き換える。
【００８１】
ただし、オーバーフロー検出部２４からオーバーフロー警告信号ＯＶＦが供給された場合には、書込制御部２２は、受信データ系列ＪＤＤ中の情報データ片をメモリ部２０に書き込むのを停止する。よって、オーバーフロー後に供給された受信データ系列ＪＤＤ中の情報データ片は破棄される。
【００８２】
この際、書込制御部２２は、破棄された情報データ片の総数、つまり上記したメモリ部２０への書き込み停止後に受けた受信データ系列ＪＤＤ中の情報データ片の総数を計数し、その総数を、バッファメモリ１００の現状態を示すメモリステータス信号ＭＣＣとして出力する。
【００８３】
読出制御部２３は、バースト読出指令ＲＤBに応じて、図７に示すバースト読出制御ルーチンのうちからステップＳ２４を除く各ステップＳ２１〜Ｓ２６を実行することにより、図１に示す読出制御部１３と同様に、メモリ部２０に格納されている情報データ片を番地順に読み出し、情報データ片の系列からなる読出データＹＤＤを出力させる。更に、読出制御部２３は、図８に示すように、データの読み出しが完了した番地に対応した識別フラグＷＦを、データ読出済みを表す論理レベル０に書き換える。
【００８４】
また、読出制御部２３は、ランダム読出指令ＲＤRに応じて、図９に示すランダム読出制御ルーチンのうちからステップＳ３４を除くＳ３１〜Ｓ３３を実行することにより、図１に示す読出制御部１３と同様に、メモリ部２０から、読出指定された番地Ａｒに対応した情報データ片のみを読み出し、これを読出データＹＤＤとして出力させる。更に、読出制御部２３は、この読出指定された番地Ａｒに対応した識別フラグＷＦを、データ読出済みを表す論理レベル０に書き換える。
【００８５】
オーバーフロー検出部２４は、メモリ部２０に対してアクセス（書込、読出）が為される度に、メモリ部２０から各番地に対応した識別フラグＷＦを読み出す。この際、オーバーフロー検出部２４は、データ未読出を表す論理レベル１の識別フラグＷＦの総数が所定のオーバーフロー閾値（Ｎ以下）以上である場合には、メモリ部２０がオーバーフロー手前の状態にあることを示す論理レベル１のオーバーフロー警告信号ＯＶＦを出力する。
【００８６】
尚、上記実施例では、メモリ部１０の試験データ記憶領域ＴＡに割り当てられている番地は番地（Ｎ＋１）の１つだけであるが、試験データ記憶領域ＴＡに割り当てる番地は複数であっても良い。
【００８７】
また、上記実施例において、試験フレームＴＦに属する試験データ片は、導通試験を行う為に用いられるものであるが、その用途は導通試験に限定されない。要するに、試験データ片としては、導通試験用のデータ片のように、本バッファメモリ１００とは異なる他の装置で処理対象となる特定のデータ片であれば良いのである。
【００８８】
要するに、バッファメモリ１００としては、以下のメモリ部（１０、２０）と制御部（１２、１３、２２，２３）とを有するものであれば良い。つまり、メモリ部は、第１の領域（ＤＡ）及び第２の領域（ＴＡ）を有する。制御部は、情報データ片の系列と特定データ片（ＴＰ）とを含む受信データ系列（ＪＤＤ）を受け、情報データ片の各々をメモリ部の第１の領域の各番地に書き込み、読出指令（ＲＤB、ＲＤR）に応じて第１の領域に書き込まれている情報データ片を番地毎に読み出して読出データ（ＹＤＤ）として出力する。この際、当該受信データ系列中から特定データ片を検出した場合には、制御部は、この特定データ片をメモリ部の第２の領域に書き込み、引き続き第２の領域から特定データ片を読み出して読出データとして出力するのである。
【符号の説明】
【００８９】
１０            メモリ部
１１            試験フレーム検出部
１２            書込制御部
１３            読出制御部
１４            オーバーフロー検出部
【図１】
2016213745.tif 000003
【図２】
2016213745.tif 000004
【図３】
2016213745.tif 000005
【図４】
2016213745.tif 000006
【図５】
2016213745.tif 000007
【図６】
2016213745.tif 000008
【図７】
2016213745.tif 000009
【図８】
2016213745.tif 000010
【図９】
2016213745.tif 000011
【図１０】
2016213745.tif 000012
【図１１】
2016213745.tif 000013
【図１２】
2016213745.tif 000014
【図１３】
2016213745.tif 000015