(57)【要約】【課題】ディスクリート部品にて構成した自励式チョッパ電源において、軽負荷時に発振周波数が上昇して、効率が低下してしまうという問題があった。【解決手段】インダクタ、主スイッチング素子、回生ダイオード、コンデンサ、過負荷保護回路、差動増幅器、時定数回路及び基準電圧源によって構成された自励式チョッパ電源において、主スイッチング素子をオンしてから時定数回路で決定する時間だけ、作動増幅器に入力される帰還電圧を低下させる。【選択図】図２
2016005342.tif 000002
【特許請求の範囲】
【請求項１】
電源出力側に接続されたコンデンサ側を一端とするインダクタと、電源入力側と前記インダクタの間に接続され、前記インダクタを介して電源出力を制御する電源制御手段と、前記電源制御手段の電流流出側にカソードが接続され、アノードが電源入力と電源出力の低電位側に接続される整流手段と、出力電圧に比例した帰還電圧と基準電圧とを入力し、両電圧の比較結果に応じて前記電源制御手段をオン状態またはオフ状態とする差動増幅手段と、前記電源制御手段を通る電流が所定値を超えたとき前記差動増幅手段の前記帰還電圧入力側に電源入力電圧を重畳して過負荷保護を行う過負荷保護手段と、負荷電流の状態を検出する負荷検出手段と、前記負荷検出手段によって検出された負荷の状態に基づいて、前記電源制御手段がオン状態となってから所定の時間だけ、前記帰還電圧を低下させる帰還電圧制御手段とを具備することを特徴とする電源装置。
【請求項２】
前記帰還電圧制御手段は、前記差動増幅手段の前記帰還電圧入力端子と抵抗を介して電源出力の低電位側の間に接続されたスイッチ素子と、入力側が前記電源制御手段の電流流出側に接続され、出力側が前記スイッチ素子の制御端子に接続された時定数回路であることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記負荷検出手段は、前記電源制御手段の１周期あたりのオン時間とオフ時間の比率によって、負荷状態を検出することを特徴とする請求項１又は請求項２に記載の電源装置。
【請求項４】
請求項１乃至請求項３の何れか一項に記載の電源装置を用いたプリンタ、複写機等の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に搭載され、トランジスタ等のスイッチング素子をオンオフ制御することで直流電力の制御を行う、自励式チョッパ電源に関するものである。
【背景技術】
【０００２】
従来、自励式非連続モードで動作するチョッパ電源は、その回路構成の簡素さ、使用する回路素子数の少なさから出力容量の小さい、比較的低価格の電源装置として用いられており、なかでもディスクリート部品にて構成したＤＣ―ＤＣコンバータ回路については下記に示す特許文献１、２がある。
【０００３】
以下、図５を用いて特許文献１で提案されているチョッパ電源について説明する。図５は特許文献１において提案されているオペアンプを用いたチョッパ電源の構成を示す回路図である。本チョッパ電源はＩＣ化されたオペアンプＩ５１，主スイッチング素子Ｑ５２，回生ダイオードＤ５２，チョークコイルＬ５１，小信号ダイオードＤ５１，過負荷保護素子Ｑ５１，電解コンデンサＣ５１，Ｃ５２，ツェナーダイオードＺＤ５１，電流検出抵抗Ｒ５１，抵抗Ｒ５２，Ｒ５３，Ｒ５４，Ｒ５５，Ｒ５６，Ｒ５７，Ｒ５８，Ｒ５９にて構成されている。
【０００４】
それぞれの接続関係であるが、電解コンデンサＣ５１は電源入力端となり、主スイッチング素子Ｑ５２の電流流入端に電流検出抵抗Ｒ５１を介して接続されている。主スイッチング素子Ｑ５２の電流流出端にはチョークコイルＬ５１が接続され、チョークコイルＬ５１の他端には電解コンデンサＣ５２が接続されている。主スイッチング素子Ｑ５２の電流流出端とチョークコイルＬ５１の共通接続点には回生ダイオードＤ５２のカソード端子が接続され、回生ダイオードＤ５２のアノード端子は電源入力端及び電源出力端の低電位側（ＧＮＤ側）に接続されている。
【０００５】
オペアンプＩ５１の出力端子は抵抗Ｒ５５を介して主スイッチング素子Ｑ５２の制御端子に接続されている。主スイッチング素子Ｑ５２の制御端子と電流流入端との間には抵抗Ｒ５４が接続され、オペアンプＩ５１がＨＩＧＨ出力のときに電流流入端と制御端子間に電位差が生じないようにしている。オペアンプＩ５１の反転入力端子には抵抗Ｒ５７の一端が接続され、抵抗Ｒ５７の他端には抵抗Ｒ５９とツェナーダイオードＺＤ５１のカソード端子との接続点に接続されている。抵抗Ｒ５９の他端は電源入力の高電位側に接続され、ツェナーダイオードＺＤ５１のアノード端子は電源入力の低電位側に接続することでオペアンプＩ５１の反転入力端子にツェナーダイオードＺＤ５１で決める基準電圧を入力している。
【０００６】
抵抗Ｒ５７とＲ５９との接続点にはダイオードＤ５１のアノード端子が接続され、ダイオードＤ５１のカソード端子はチョークコイルＬ５１と主スイッチング素子Ｑ５２の電流流出端との接続点に接続されている。オペアンプＩ５１の非反転入力端子には抵抗Ｒ５６の一端が接続され、Ｒ５６の他端には抵抗Ｒ５８とＲ５３の一端が接続される。Ｒ５８の他端は出力電圧に接続される。Ｒ５３の他端は過負荷保護素子Ｑ５１の電流流出端に接続され、過負荷保護素子Ｑ５１の電流流入端は電流検出抵抗Ｒ５１の電源入力端側に接続され、過負荷保護素子Ｑ５１の制御端子には抵抗Ｒ５２の一端が接続され、抵抗Ｒ５２の他端は電流検出抵抗Ｒ５１と主スイッチング素子Ｑ５２の電流流入端との接続点に接続される。
【０００７】
チョッパ電源の各部の動作を以下に説明する。図５は主スイッチング素子Ｑ５２としてＰチャネルのＭＯＳＦＥＴを使用し、電源入力としてＶｉｎを入力し、出力電圧としてＶｏ（Ｖｉｎ  ＞  Ｖｏ）を出力する降圧型のチョッパ電源の例を示している。オペアンプＩ５１の出力がＬＯＷのとき、主スイッチング素子Ｑ５２はオン状態となる。このときダイオードＤ５１のカソード電位はＶｉｎとなり、このダイオードＤ５１は非導通状態である。
【０００８】
オペアンプＩ５１の反転入力端子には基準電圧（＝ＺＤ５１のＶｚ電圧）が入力され、Ｖｏが上昇し、オペアンプＩ５１の非反転入力端子の電圧が基準電圧より高くなると、オペアンプＩ５１の出力はＨＩＧＨとなり、主スイッチング素子Ｑ５２はオフ状態となる。このときチョークコイルＬ５１には主スイッチング素子Ｑ５２のオンによってエネルギーが蓄えられるため、チョークコイルＬ５１は回生ダイオードＤ５２を介して電流を流す。
【０００９】
このときダイオードＤ５１のカソード電位は電源入力の低電位側の電圧（この場合ＧＮＤ）より回生ダイオードＤ５２の電圧降下分だけ低い電位になるため、ダイオードＤ５１は導通状態となり、オペアンプＩ５１の反転入力端子電圧は回生ダイオードＤ５２とダイオードＤ５１の電圧降下の差分の電圧となる。従って回生ダイオードＤ５２が導通状態を維持している間はオペアンプＩ５１の出力はＨＩＧＨレベルを維持し、主スイッチング素子Ｑ５２はオフ状態を維持することになる。
【００１０】
チョークコイルＬ５１の回生が終了し、回生ダイオードＤ５２が非導通状態となるとオペアンプＩ５１の反転入力端子電圧は上昇し、基準電圧となる。その後基準電圧に比べてオペアンプＩ５１の非反転入力電圧が低下してくると、オペアンプＩ５１の出力はＬＯＷとなり、主スイッチング素子Ｑ５２は再びオン状態となる。以上の動作を繰り返すことで負荷に応じた発振周波数で発振し、負荷に電力を供給する。
【００１１】
引き続き図５の回路例の動作について説明する。抵抗Ｒ５６とＲ５７はオペアンプＩ５１の入力インピーダンスを揃えるために接続されている。また電流検出抵抗Ｒ５１は主スイッチング素子Ｑ５２，チョークコイルＬ５１に流れる電流を電圧に変換し、過負荷保護のために設けられているＰＮＰトランジスタＱ５１のベース，エミッタ間に電位差を生じさせるよう動作する。
【００１２】
電流検出抵抗Ｒ５１に流れる電流により生じる電圧がＰＮＰトランジスタＱ５１の動作電圧以上になるとＰＮＰトランジスタＱ５１はオン状態となり、コレクタ端子の電圧が上昇する。コレクタ電圧の上昇によりオペアンプＩ５１の非反転入力電圧は上昇し、基準電圧より高くなることにより、コンパレータＩ５１の出力がＨＩＧＨとなり、主スイッチング素子Ｑ５２はオフ状態に強制的に遷移することになる。この過負荷保護用の動作はチョッパ電源の立ち上がり時、過負荷時に主スイッチング素子Ｑ５２に流れる電流を制限する役割を果たすために設けられており、通常動作時に動作することはない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−２８４３２７号公報
【特許文献２】特開２００５−２２４０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上記従来例においては、負荷電流が大きくなるほど、主スイッチング素子Ｑ５２のオン時間とチョークコイルの回生時間が長くなるため、負荷電流の増大に応じてスイッチング周波数が低下する。そのため、重負荷時のリプル電圧を小さくする目的でスイッチング周波数を高く設定すると、軽負荷時はさらに高いスイッチング周波数となってしまい、主スイッチング素子Ｑ５２のスイッチング損失等が増大し、効率が大きく低下してしまう。
【００１５】
一方、軽負荷時は機器が待機状態等で有ることが多く出力電圧の精度が求められない等の理由から、軽負荷時の効率を改善する目的でスイッチング周波数を低く設定することがある。ただし、この際は重負荷時はさらに低いスイッチング周波数となるため、精度を必要とする機器の動作時においてもリプル電圧が大きくなってしまう。
【００１６】
効率改善のため、スイッチング周波数を低く設定した上でリプル電圧を抑制するためには、電解コンデンサＣ５２の容量を大きくしてＥＳＲを下げる必要がある。しかし、リプル電圧を半減させるためには、電解コンデンサＣ５２の容量をおよそ２倍にする必要があり、コストの増大や機器の小型化という観点から電解コンデンサＣ５２の容量を大きくすることには限界がある。
【００１７】
以上の理由により、上記従来例においては重負荷時のリプルを劣化させることなく軽負荷時の効率を改善することは難しく、効率とリプル電圧のどちらかを妥協する必要があった。
【００１８】
本発明は上記の点を鑑みてなされたものであり、ディスクリート部品で構成したチョッパ電源からなる電源装置において、重負荷時のリプル電圧を劣化させることなく、軽負荷時の効率改善を行うことを目的とするものである。
【課題を解決するための手段】
【００１９】
前記課題を解決するため、本発明では、電源装置を次の（１）乃至（３）のとおりに構成する。
【００２０】
（１）電源出力側に接続されたコンデンサ側を一端とするインダクタと、電源入力側と前記インダクタの間に接続され、前記インダクタを介して電源出力を制御する電源制御手段と、前記電源制御手段の電流流出側にカソードが接続され、アノードが電源入力と電源出力の低電位側に接続される整流手段と、出力電圧に比例した帰還電圧と基準電圧とを入力し、両電圧の比較結果に応じて前記電源制御手段をオン状態またはオフ状態とする差動増幅手段と、前記電源制御手段を通る電流が所定値を超えたとき前記差動増幅手段の前記帰還電圧入力側に電源入力電圧を重畳して過負荷保護を行う過負荷保護手段と、負荷電流の状態を検出する負荷検出手段と、前記負荷検出手段によって検出された負荷の状態に基づいて、前記電源制御手段がオン状態となってから所定の時間だけ、前記帰還電圧を低下させる帰還電圧制御手段とを具備することを特徴とする電源装置。
【００２１】
（２）前記（１）に記載の電源装置において、前記帰還電圧制御手段は、前記差動増幅手段の前記帰還電圧入力端子と抵抗を介して電源出力の低電位側の間に接続されたスイッチ素子と、入力側が前記電源制御手段の電流流出側に接続され、出力側が前記スイッチ素子の制御端子に接続された時定数回路であることを特徴とする電源装置。
【００２２】
（３）前記（１）または（２）に記載の電源装置において、記負荷検出手段は、前記電源制御手段の１周期あたりのオン時間とオフ時間の比率によって、負荷状態を検出することを特徴とする電源装置。
【発明の効果】
【００２３】
本発明によれば、簡単な構成によってディスクリート部品で構成したチョッパ電源からなる電源装置において、重負荷時のリプル電圧を劣化させることなく、軽負荷時における効率の改善を図ることが可能となる。
【図面の簡単な説明】
【００２４】
【図１】実施例１で示す回路の回路図
【図２】実施例１で示す回路と従来回路の負荷とスイッチング周波数の関係を示す図
【図３】実施例２で示す回路の回路図
【図４】実施例３で示す回路の回路図
【図５】従来例で示す回路の回路図
【発明を実施するための形態】
【００２５】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【００２６】
（実施例１）
図１は本発明の第１の実施形態であり、本発明による電源装置の１例を示す回路図である。従来例と同じ機能である箇所には同符号を付与してある。本実施例における従来例との相違点は、抵抗Ｒ１１〜抵抗Ｒ１７、コンデンサＣ１１、トランジスタＱ１１、コンパレータＩ１１が追加される点である。以下、本実施例における動作について詳細に説明する。
【００２７】
まず、軽負荷時における動作について説明する。オペアンプＩ５１がＬＯＷを出力して主スイッチング素子Ｑ５２がオン状態となると、従来回路と同様にチョークコイルＬ５１は回生ダイオードＤ５２を介して電流を流す。この際、本実施例においては抵抗Ｒ１１、コンデンサＣ１１を介してトランジスタＱ１１にベース電流が供給されるため、トランジスタＱ１１はオン状態となり、オペアンプＩ５１の非反転入力端子に入力される電圧は、出力電圧を抵抗Ｒ１２，Ｒ１４，Ｒ５８で分圧した値となる。
【００２８】
ここで、抵抗Ｒ１２，Ｒ１４，Ｒ５８の抵抗値は、Ｖｏの値が基準電圧に近い値で有る場合、トランジスタＱ１１がオンした際に非反転入力端子に入力される電圧は基準電圧よりも十分に小さい値となるように定数設定されているため、トランジスタＱ１１がオン状態である間は、オペアンプＩ５１はＶｏの値に関わらずＨＩＧＨを出力する。
【００２９】
一方、トランジスタＱ１１にベース電流を供給している抵抗Ｒ１１、コンデンサＣ１１は時定数回路を形成しているため、抵抗Ｒ１１の抵抗値と、コンデンサＣ１１の容量値で決定される時間によって、トランジスタＱ１１へのベース電流の供給は停止する。トランジスタＱ１１へのベース電流の供給が停止すると、トランジスタＱ１１はオフ状態となるため、オペアンプＩ１１の反転入力端子に入力される電圧はＶｏに近しい値となり、この時、Ｖｏの値が基準電圧よりも小さければオペアンプＩ１１はＬＯＷを出力し、主スイッチング素子Ｑ５２はオフ状態となる。主スイッチング素子Ｑ５２がオフ状態における動作については従来回路と同様であるため、主スイッチング素子Ｑ５２のオフ時間はオン時間の長さに応じて長くなる。
【００３０】
すなわち、本実施例においては、抵抗Ｒ１１、コンデンサＣ１１の値によって主スイッチング素子Ｑ５２のオン時間を決定することが可能であるため、軽負荷時におけるスイッチング周波数の上昇を抑制でき、効率が改善する。
【００３１】
続いて、重負荷時における動作について説明する。負荷電流の増加に伴ってＲ１４の両端に発生する電圧が大きくなり、コンパレータＩ１１の非反転入力端子に入力される電圧が、反転入力端子に入力される電圧よりも大きくなると、コンパレータＩ１１はＬＯＷを出力する。コンパレータＩ１１がＬＯＷを出力すると、トランジスタＱ１１に供給されるベース電流が無くなるため、トランジスタＱ１１は常にオフ状態となる。トランジスタＱ１１が常にオフ状態となると、図１の回路は従来回路と同様の動作を行うため、スイッチング周波数は軽負荷時よりも大きく上昇する。
【００３２】
すなわち、本実施例においては、軽負荷時には主スイッチング素子Ｑ５２のオン時間が抵抗Ｒ１１とコンデンサＣ１１によって決定されるため、低いスイッチング周波数で動作させることにより効率を改善し、重負荷時には発振周波数を上昇させることによって、リプル電圧を抑制することが可能となる。図２は、従来回路と本実施例で示した電源装置の周波数特性を示す図である。
【００３３】
図２に示すように、本実施例においては、軽負荷時のスイッチング周波数が大きく低下しており、効率の改善が見込まれる。また、重負荷時においてもスイッチング周波数は従来回路と同等となるため、リプル電圧が劣化する事もない。
以上に述べたように、本発明によれば、簡単な構成によってディスクリート部品で構成したチョッパ電源からなる電源装置において、重負荷時のリプル電圧を劣化させることなく軽負荷時の効率改善を図ることが可能となる。
【００３４】
（実施例２）
図３は本発明の第２の実施形態を示す回路図である。前記実施例１との相違点は、抵抗Ｒ３１〜抵抗Ｒ３３、ダイオードＤ３１、コンデンサＣ３１、トランジスタＱ３１が追加された点と、抵抗Ｒ１４〜抵抗Ｒ１５及びコンパレータＩ１１が削除された点である。チョッパ電源の動作については実施例１と同様であるため、省略する。以下、新たに追加された回路の機能について詳細に説明する。
【００３５】
まず、主スイッチング素子Ｑ５２がオンの状態においては、コンデンサＣ３１にはダイオードＤ３１、抵抗Ｒ３１を介して電流が流れるため、コンデンサＣ３１には電荷が充電される。一方、主スイッチング素子Ｑ５２がオフ状態となると、ダイオードＤ３１が非導通となるため、コンデンサＣ３１に充電された電荷はＲ３２，Ｒ３３を介して徐々に放電される。
【００３６】
ここで、抵抗Ｒ３１と抵抗Ｒ３３の抵抗値はＲ３１＜Ｒ３３となるように設定されているため、主スイッチング素子Ｑ５２がスイッチングを繰り返すと、コンデンサＣ３３にはトランジスタＱ３１のＶｂｅ電圧を上限とする主スイッチング素子Ｑ５２のオン時間とオフ時間の比率に応じた電圧が発生する。
【００３７】
続いて回路全体の動作について説明する。まず、軽負荷時においては、実施例１と同様に抵抗Ｒ１１とコンデンサＣ１１によって、主スイッチング素子Ｑ５２のオン時間が決定されるため、主スイッチング素子Ｑ５２がオン状態である間に出力電圧Ｖｏは基準電圧よりも高い値となる。さらに負荷電流も少ないため、主スイッチング素子Ｑ５２がオフし、チョークコイルＬ５１の回生が終了してもＶｏはしばらくの間基準電圧よりも高い状態を維持することになり、主スイッチング素子Ｑ５２はしばらくの間オフ状態を継続する。
【００３８】
そのため、主スイッチング素子Ｑ５２のオフ時間はオン時間に対して非常に長くなるため、コンデンサＣ３１に発生する電位は低くなり、トランジスタＱ３１がオンすることは無い。
【００３９】
次に、重負荷時の動作について説明する。重負荷時においては、負荷電流が多いため、主スイッチング素子Ｑ５２はチョークコイルＬ５１の回生が終了すると直ちにオン状態となる。そのため、主スイッチング素子Ｑ５２のオン時間とオフ時間の比率は軽負荷時と比較してオン時間の割合が大きくなる。抵抗Ｒ３１、Ｒ３３、コンデンサＣ３１は、チョークコイルＬ５１の回生が終了すると直ちに主スイッチング素子Ｑ５２がオン状態となる負荷においては、コンデンサＣ３１に発生する電圧がトランジスタＱ３１のＶｂｅよりわずかに低い値となるように設定されている。
【００４０】
このため、トランジスタＱ３１は主スイッチング素子Ｑ５２がオン状態となると間もなくオン状態となる。トランジスタＱ３１がオン状態となると、トランジスタＱ１１がオン状態となることが出来ないため、オペアンプＩ１１の非反転入力端子に入力される電圧はＶｏに等しくなり、従来回路と同様の動作となる。
【００４１】
すなわち、本実施例においては、重負荷時におけるリプル電圧を劣化させることなく、軽負荷時にスイッチング周波数を低くすることによって効率の改善を図ることに加えて、電流検出抵抗が不要であるため、実施例１と比較してより一層の効率アップが可能となる。
【００４２】
（実施例３）
図４は本発明の第３の実施形態であり、本発明による電源装置を搭載した電子機器を示すブロック図である。実施例１、２と同様に抵抗Ｒ１１〜Ｒ１３、コンデンサＣ１１、トランジスタＱ１１によって、主スイッチング素子Ｑ５２がオン状態の時に、オペアンプＩ１１の非反転入力端子に入力される電圧を低下させる回路が構成されているが、負荷状態の検出とトランジスタＱ１１の制御はＣＰＵＩ４１によって為される。ＣＰＵＩ４１は出力電圧Ｖｏを電源電圧として動作し、電子機器の制御を司る演算装置である。
【００４３】
また、ＣＰＵＩ５１は負荷の制御も担っており、電子機器の動作モードから負荷電流を検出することが可能である。チョッパ電源の動作については実施例１と同様であるため省略する。
【００４４】
図４に示す回路においてＣＰＵＩ５１は、電子機器の動作モードから負荷電流を検出し、実施例１、２と同様に、軽負荷状態においては、トランジスタＱ１１のベースに接続されている出力ポートをハイインピーダンス状態とすることによって、主スイッチング素子Ｑ５２のスイッチング周波数を低くするように制御を行い、反対に重負荷状態においては、出力ポートをＬＯＷ状態とすることにより、トランジスタＱ１１のオンを禁止し、従来回路と同様の動作を行う。
【００４５】
また、重負荷時においても、トランジスタＱ１１のオンを禁止しない場合、リプル電圧は大きくなるものの、抵抗Ｒ１１とコンデンサＣ１１の値によっては、禁止した場合よりも大きな負荷を引くことが可能となる。これは、トランジスタＱ１１のオンを禁止した場合は、出力電圧Ｖｏが基準電圧よりも高い電位になった場合に主スイッチング素子Ｑ５２がオフ状態となるため、出力電圧Ｖｏは常に基準電圧以下となるのに対して、トランジスタＱ１１のオンを禁止しない場合は、主スイッチング素子Ｑ５２がオン状態で有る間は、常にトランジスタＱ１１がオンとなるように抵抗Ｒ１１、コンデンサＣ１１を設定することにより、Ｖｏを常に基準電圧よりも高い電圧に維持することが可能であることによる。
【００４６】
すなわち本実施例においては、例えばモータの起動時等のように、精度は必要ないが、大きな負荷を必要とする場合等には、ＣＰＵ４１はトランジスタＱ１１に接続されている出力ポートをハイインピーダンス状態とすることにより、実施例１、２と比較して大きな負荷を引くことが可能となるため、より適用範囲の広い電源装置を構成する事が出来る。その他の効果については、他の実施例と同様である。
【００４７】
なお、上記の実施例は本発明の一例を示すものであり、本発明の適用範囲を限定するものではない。具体的には、例えばオペアンプの非反転入力端子を低下させる時間を決定する手段として、上記実施例においては時定数回路を使用しているが、ワンショットパルス回路等を使用することも可能である。
【符号の説明】
【００４８】
Ｒ１１，Ｒ３１，Ｒ３３，Ｃ１１，Ｃ３１  時定数回路（抵抗、コンデンサ）、
Ｑ１１，Ｑ３１  小信号トランジスタ、Ｒ１４  負荷電流検出抵抗、
Ｉ１１  コンパレータ、Ｉ４１  ＣＰＵ、Ｉ５１  オペアンプ、
Ｒ５１  電流検出抵抗、Ｑ５２  主スイッチング素子、Ｌ５１  チョークコイル、
Ｄ５２  回生ダイオード、ＺＤ５１  ツェナーダイオード
【図２】
2016005342.tif 000003
【図１】
2016005342.tif 000004
【図３】
2016005342.tif 000005
【図４】
2016005342.tif 000006
【図５】
2016005342.tif 000007