(57)【要約】【課題】スタブに起因して生じる反射損失を従来よりも低減させる。【解決手段】配線基板は、第１の面および第１の面とは反対側の第２の面と、第１の面と第２の面との間を貫通するスルーホールと、スルーホールの内壁面を覆い、一端および他端がスルーホールの内部で終端された導体と、導体に接続された配線と、を含む。導体がスルーホールに挿入されるコネクタピンと接触する部分であるコンタクト部から導体の一端までの長さと、導体が配線に接続される部分である配線接続部から導体の他端までの長さと、の合計が、０．５ｍｍ以下とされている。【選択図】図２
2016213136.tif 000002
【特許請求の範囲】
【請求項１】
第１の面および前記第１の面とは反対側の第２の面と、
前記第１の面と前記第２の面との間を貫通するスルーホールと、
前記スルーホールの内壁面を覆い、一端および他端が前記スルーホールの内部で終端された導体と、
前記導体に接続された配線と、
を含み、
前記導体が前記スルーホールに挿入されるコネクタピンと接触する部分であるコンタクト部から前記導体の前記一端までの長さと、前記導体が前記配線に接続される部分である配線接続部から前記導体の前記他端までの長さと、の合計が、０．５ｍｍ以下である
配線基板。
【請求項２】
前記コンタクト部と前記配線接続部とが前記スルーホールの深さ方向における同じ位置に配置されている
請求項１に記載の配線基板。
【請求項３】
前記コンタクト部が、前記第１の面および前記第２の面のうち、前記コネクタピンが挿入される側の面からの距離が１ｍｍ以上となる位置に配置された
請求項１または請求項２に記載の配線基板。
【請求項４】
配線を有する配線層と絶縁体層とが積層された積層基板を形成する工程と、
前記積層基板の第１の面および前記第１の面とは反対側の第２の面との間を貫通するスルーホールを形成する工程と、
前記配線に接続するように、前記スルーホールの内壁面に導体を形成する工程と、
前記導体が前記スルーホールに挿入されるコネクタピンと接触する部分であるコンタクト部から前記導体の一端までの長さと、前記導体が前記配線に接続される部分である配線接続部から前記導体の他端までの長さと、の合計が、０．５ｍｍ以下となるように、前記導体の前記第１の面側の端部および前記第２の面側の端部を除去する工程と、
を含む配線基板の製造方法。
【請求項５】
前記第１の面側および前記第２の面側からドリルを挿入して前記導体の前記第１の面側の端部および前記第２の面側の端部を除去する請求項４に記載の製造方法。
【請求項６】
第１の配線を有する第１の配線基板と、
第２の配線を有する第２の配線基板と、
前記第１の配線と前記第２の配線とを接続するコネクタと、
を含む、電子装置であって、
前記第１の配線基板および前記第２の配線基板は、それぞれ、
第１の面および前記第１の面とは反対側の第２の面と、
前記第１の面と前記第２の面との間を貫通するスルーホールと、
前記スルーホールの内壁面を覆い、一端および他端が前記スルーホールの内部で終端され、前記第１の配線または前記第２の配線に接続された導体と、
を含み、
前記第１の配線基板および前記第２の配線基板の各々において、前記導体が前記スルーホールに挿入される前記コネクタのコネクタピンと接する部分であるコンタクト部から前記導体の前記一端までの長さと、前記導体が前記第１の配線または前記第２の配線に接続される部分である配線接続部から前記導体の前記他端までの長さと、の合計が、０．５ｍｍ以下である
電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、配線基板、配線基板を含む電子装置および配線基板の製造方法に関する。
【背景技術】
【０００２】
配線層を内部に有する配線基板に関する技術として例えば、以下のものが知られている。すなわち、スルーホールを導電性材料でめっきし、プリント回路基板の片面または両面においてスルーホールの周囲に導電性パッドを形成し、プリント回路基板上のスルーホールの周囲の導電性パッドをバックドリリングによって除去する技術が知られている。
【０００３】
また、スルーホールの少なくとも一部をドリル加工することにより導電性スタブの長さを短縮する技術が知られている。また、バックドリルによって信号ピン用スルーホールを、他のスルーホールよりも短くすることによってスタブを短くする技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１１０２７４号公報
【特許文献２】特表２０１０−５３７４０２号公報
【特許文献３】特開２０１２−２４８６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
コネクタと配線基板とを機械的および電気的に接続するために、該配線基板に形成されたスルーホールおよびスルーホールの内壁面を覆う導体を含むビアが用いられている。すなわちコネクタのコネクタピンは、スルーホールに挿入され、スルーホールの内壁面を覆う導体と接触する。スルーホールの内壁面を覆う導体は、配線基板の内部に形成された信号配線に接続されているおり、該信号配線は、ビアを介してコネクタピンと電気的に接続される。
【０００６】
ビアの一部は、スタブと称される配線の分岐路を形成する場合があり、これによって、信号配線を流れる信号に悪影響が及ぶ場合がある。すなわち、信号配線を流れる信号は、スタブと信号配線との分岐点に達すると二手に分かれ、そのうちのひとつはスタブに向かい、スタブ端部で反射され再び分岐点に戻る。これにより、信号配線を流れる信号とスタブ端部で反射された信号が干渉し、分岐点において信号が減衰する場合がある。
【０００７】
スタブを除去する手法として、ビアの形成位置において配線基板の裏面からドリルを挿入してスタブを切削除去するバックドリル工法が知られている。しかしながら、スタブに起因して生じる信号の反射損失は、信号の伝送レートが高くなる程大きくなり、従来のバックドリル工法の適用のみでは、例えば、２５Ｇｂｐｓ（bps: bits per second）を超える高速伝送を実現することが困難である。
【０００８】
開示の技術は、ビアを有する配線基板において、スタブに起因して生じる反射損失を従来よりも低減することを目的とする。
【課題を解決するための手段】
【０００９】
開示の技術に係る配線基板は、第１の面および前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面との間を貫通するスルーホールと、を含む。該配線基板は、前記スルーホールの内壁面を覆い、一端および他端が前記スルーホールの内部で終端された導体と、前記導体に接続された配線と、を含む。前記導体が前記スルーホールに挿入されるコネクタピンと接触する部分であるコンタクト部から前記導体の前記一端までの長さと、前記導体が前記配線に接続される部分である配線接続部から前記導体の前記他端までの長さと、の合計が、０．５ｍｍ以下である。
【発明の効果】
【００１０】
開示の技術は、一つの側面として、スタブに起因して生じる反射損失を従来よりも低減することができる、という効果を奏する。
【図面の簡単な説明】
【００１１】
【図１Ａ】開示の技術の実施形態に係る配線基板の部分的な構成を示す断面図である。
【図１Ｂ】開示の技術の実施形態に係る配線基板の部分的な構成を示す断面図である。
【図２】開示の技術の実施形態に係る配線基板のビア近傍の断面図である。
【図３】開示の技術の実施形態に係る配線基板のビア近傍の断面図である。
【図４】開示の技術の実施形態に係る配線基板のビア近傍の断面図である。
【図５Ａ】開示の技術の実施形態に係る配線基板の製造方法の一例を示す断面図である。
【図５Ｂ】開示の技術の実施形態に係る配線基板の製造方法の一例を示す断面図である。
【図５Ｃ】開示の技術の実施形態に係る配線基板の製造方法の一例を示す断面図である。
【図６Ａ】開示の技術の実施形態に係る配線基板の製造方法の一例を示す断面図である。
【図６Ｂ】開示の技術の実施形態に係る配線基板の製造方法の一例を示す断面図である。
【図７】開示の技術の実施形態に係る複数の配線基板を含んで構成される電子装置の斜視図である。
【図８】開示の技術の実施形態に係るバックプレーンとシステムボードの接続形態の一例を示す斜視図である。
【図９】開示の技術の実施形態に係るバックプレーンとシステムボードの接続形態の詳細を示す断面図である。
【図１０】スタブ長と信号の伝送品質との関係を調査するために実施したシミュレーションのモデル図である。
【図１１Ａ】モデル１に係る配線基板の構成を示す図である。
【図１１Ｂ】モデル２に係る配線基板の構成を示す図である。
【図１１Ｃ】モデル３に係る配線基板の構成を示す図である。
【図１２】モデル１〜モデル３に対応する伝送信号の周波数と反射損失との関係をシミュレーションによって取得した結果を示すグラフである。
【図１３】モデル１〜モデル３に対応するアイダイアグラムである。
【図１４】モデル１〜モデル３に対応する信号伝送経路の特性インピーダンス（差動インピーダンス）をシミュレーションによって取得した結果を示すグラフである。
【図１５】図１２に示された反射損失のグラフにＯＩＦ−ＣＥＩ−３．１実装合意書に規定されている伝送レート２５Ｇｂｐｓにおける反射損失の上限規格を書き込んだものである。
【図１６】伝送レートと合計スタブ長との関係を示すグラフである。
【図１７】（１）式に対応する一対のビアのモデル図である。
【図１８Ａ】配線基板のビア近傍の断面図である。
【図１８Ｂ】配線基板のビア近傍の断面図である。
【図１８Ｃ】配線基板のビア近傍の断面図である。
【図１９】開示の技術の実施形態に係る配線基板のビア近傍の断面図である。
【図２０】開示の技術の実施形態に係る配線基板を２つ組み合わせて構成された伝送品質評価用の構造体を示す図である。
【図２１】開示の技術の実施形態に係る配線基板および比較例に係る配線基板を用いた場合の反射損失の実測値を示すグラフである。
【図２２Ａ】比較例に係る配線基板における信号伝送経路の特性インピーダンス（差動インピーダンス）の実測値を示すグラフである。
【図２２Ｂ】開示の技術の実施形態に係る配線基板における信号伝送経路の特性インピーダンス（差動インピーダンス）の実測値を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、開示の技術の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は、適宜省略する。
【００１３】
図１Ａおよび図１Ｂは、開示の技術の実施形態に係る配線基板１０の部分的な構成を示す断面図である。図１Ｂにおいては、配線基板１０の一方の面Ｓ１に実装されたコネクタ３０が配線基板１０とともに示されている。なお、以下において、配線基板１０のコネクタ３０が実装される側の面Ｓ１を実装面Ｓ１と称する。
【００１４】
配線基板１０は、配線層と絶縁体層とが積層された積層構造を有する。また、配線基板１０は、実装面Ｓ１と実装面Ｓ１とは反対側の面Ｓ２との間を貫通するスルーホール２１およびスルーホール２１の内壁面Ｓ３を覆う導体２２を含んで構成されるビア２０を有する。なお、以下において、実装面Ｓ１とは反対側の面Ｓ２を裏面Ｓ２と称する。配線基板１０の内部に形成された配線１１は、スルーホール２１の内壁面Ｓ３に露出しており、スルーホール２１の内壁面Ｓ３を覆う導体２２と電気的に接続されている。
【００１５】
コネクタ３０は、配線基板１０と他の電子部品とを着脱可能に電気的および機械的に接続するための接続手段として用いられる。コネクタ３０は、接続先のコネクタ（図示せず）に嵌合されるソケット３１と、ソケット３１から突出して設けられた複数のコネクタピン３２と、を含んで構成されている。コネクタ３０は、コネクタピン３２の各々がスルーホール２１に挿入されることで、配線基板１０に機械的に接続される。また、コネクタ３０は、コネクタピン３２の各々がスルーホール２１内部の導体２２と接触することで、配線基板１０内部に形成された配線１１と電気的に接続される。
【００１６】
図２〜図４は、コネクタピン３２が挿入された状態の配線基板１０のビア２０近傍の断面図である。図２〜図４に示すように、コネクタピン３２は、コンタクト部Ｃ１において、スルーホール２１内部の導体２２と接触している。一方、配線１１は、配線接続部Ｃ２において、スルーホール２１内部の導体２２に接続している。図２は、配線接続部Ｃ２がコンタクト部Ｃ１に対して裏面Ｓ２側に形成されている場合が例示されており、図３は、配線接続部Ｃ２がコンタクト部Ｃ１に対して実装面Ｓ１側に形成されている場合が例示されている。また、図４は、コンタクト部Ｃ１と配線接続部Ｃ２とが、実装面Ｓ１および裏面Ｓ２と交差する方向であるスルーホール２１の深さ方向において同じ位置に配置されている場合が例示されている。
【００１７】
図２〜図４に示すように、スルーホール２１の深さ方向における導体２２の、実装面Ｓ１側の終端Ｅ１および裏面Ｓ２側の終端Ｅ２は、それぞれ、スルーホール２１の内部に位置している。すなわち、導体２２の終端Ｅ１およびＥ２は、実装面Ｓ１および裏面Ｓ２から離間しており、スルーホール２１の深さ方向において、実装面Ｓ１と裏面Ｓ２との間に配置されている。
【００１８】
配線基板１０に伝送される信号は、図２〜図４において破線矢印で示される信号伝送経路Ｐに沿って伝送される。すなわち、配線基板１０に伝送される信号は、コネクタピン３２、コンタクト部Ｃ１、導体２２、配線接続部Ｃ２および配線１１を経由する。
【００１９】
スルーホール２１内部の導体２２のうち、信号伝送経路Ｐからはみ出した部分は、いわゆるスタブである。すなわち、図２に示す構成において、導体２２の、コンタクト部Ｃ１と実装面Ｓ１側の終端Ｅ１との間に延在する部分が実装面Ｓ１側のスタブＳＴ１である。また、導体２２の、配線接続部Ｃ２と裏面Ｓ２側の終端Ｅ２との間に延在する部分が裏面Ｓ２側のスタブＳＴ２である。同様に、図３に示す構成において、導体２２の、配線接続部Ｃ２と実装面Ｓ１側の終端Ｅ１との間に延在する部分が実装面Ｓ１側のスタブＳＴ１である。また、導体２２の、コンタクト部Ｃ１と裏面Ｓ２側の終端Ｅ２との間に延在する部分が裏面Ｓ２側のスタブＳＴ２である。同様に、図４に示す構成において、導体２２の、コンタクト部Ｃ１および配線接続部Ｃ２と実装面Ｓ１側の終端Ｅ１との間に延在する部分が実装面Ｓ１側のスタブＳＴ１である。また、導体２２の、コンタクト部Ｃ１および配線接続部Ｃ２と裏面Ｓ２側の終端Ｅ２との間に延在する部分が裏面Ｓ２側のスタブＳＴ２である。
【００２０】
導体２２の終端Ｅ１およびＥ２をスルーホール２１の内部に配置することにより、バックドリル工法を適用して導体２２の裏面Ｓ２側のスタブＳＴ２のみを除去する場合と比較して、スタブ長を短くすることが可能となる。これにより、反射損失を抑制することができる。本実施形態に係る配線基板１０においては、実装面Ｓ１側に形成されるスタブＳＴ１の長さＬ１と、裏面Ｓ２側に形成されるスタブＳＴ２の長さＬ２との合計（Ｌ１＋Ｌ２）が０．５ｍｍ以下とされている。換言すれば、コンタクト部Ｃ１から導体２２の一方の終端までの長さと、配線接続部Ｃ２から導体２２の他方の終端までの長さとの合計が０．５ｍｍ以下とされている。なお、以下において、実装面Ｓ１側に形成されるスタブＳＴ１の長さＬ１と、裏面Ｓ２側に形成されるスタブＳＴ２の長さＬ２との合計（Ｌ１＋Ｌ２）を合計スタブ長という。このように、各ビア２０において、合計スタブ長を０．５ｍｍ以下とすることにより、以下に説明するように、例えば、２５Ｇｂｐｓを超える高速伝送を実現することが可能となる。なお、図４に示す構成によれば、コンタクト部Ｃ１と配線接続部Ｃ２とが、スルーホール２１の深さ方向における同じ位置に配置されているため、信号伝送経路の長さを最も短くすることができ、伝送品質の劣化を抑制することができる。また、後述する製造方法によって配線基板を製造する場合に、コンタクト部Ｃ１と配線接続部Ｃ２とがスルーホール２１の深さ方向における異なる位置に配置された図２または図３の構成と比較して、合計スタブ長の短縮を図ることが容易となる。また、図４に示す構成において、コンタクト部Ｃ１および配線接続部Ｃ２から導体２２の実装面Ｓ１側の終端Ｅ１までの長さＬ１と、コンタクト部Ｃ１および配線接続部Ｃ２から導体２２の裏面Ｓ２側の終端Ｅ２までの長さＬ２とが同じであってもよい。
なお、配線基板１０は、開示の技術における配線基板の一例である。実装面Ｓ１および裏面Ｓ２は、開示の技術における第１の面および第２の面の一例である。スルーホール２１は、開示の技術におけるスルーホールの一例である。導体２２は、開示の技術における導体の一例である。配線１１は開示の技術における配線の一例である。コンタクト部Ｃ１は、開示の技術におけるコンタクト部の一例である。配線接続部Ｃ２は、開示の技術における配線接続部の一例である。コネクタピン３２は、開示の技術におけるコネクタピンの一例である。
【００２１】
以下に、開示の技術の実施形態に係る配線基板１０の製造方法について説明する。図５Ａ〜図５Ｃ、図６Ａおよび図６Ｂは、開示の技術の実施形態に係る配線基板１０の製造方法の一例を示す断面図である。なお、以下の説明では、図２に示すように、配線接続部Ｃ２が、コンタクト部Ｃ１に対して裏面Ｓ２側に配置される場合を例示する。
【００２２】
初めに、配線１１を有する配線層と絶縁体層１２とが積層された積層基板１０Ｓを形成する（図５Ａ）。なお、図５Ａでは、単一の配線層に形成された配線１１のみが示されているが、配線は複数の配線層に形成されていてもよい。積層基板１０Ｓは、例えば、以下のように形成することができる。すなわち、両面に銅箔が形成された絶縁体からなる基体を用意する。次に、公知のフォトリソグラフィ技術を用いて銅箔に所望のパターニングを施して配線１１等を形成する。同様の処理を繰り返し実施することにより、配線パターンが形成された基体を複数作製する。なお、基体として、例えば、ガラス繊維製のクロスを積層した積層体にエポキシ樹脂を含浸させたガラスエポキシ基板を用いることができる。次に、配線パターンが形成された複数の基体をこれらの間にプリプレグなどによって構成される絶縁体接着層を介在させることにより接着する。これにより、配線層と絶縁体層とが交互に積層された積層基板１０Ｓが形成される。
【００２３】
次に、積層基板１０Ｓの所定位置に、ドリル９０を用いて、実装面Ｓ１と裏面Ｓ２との間を貫通するスルーホール２１を形成する。配線１１は、スルーホール２１の内壁面Ｓ３に露出する（図５Ｂ）。
【００２４】
次に、公知のめっき技術を用いて、スルーホール２１の内壁面Ｓ３に、例えば銅などの導体２２を形成する。スルーホール２１の内壁面Ｓ３は導体２２で覆われ、配線１１は導体２２に接続される（図５Ｃ）。
【００２５】
次に、積層基板１０Ｓの実装面Ｓ１側からドリル９１を挿入する上部ドリル処理により、導体２２の実装面Ｓ１側の端部を除去する。このとき、導体２２が実装面Ｓ１側からスルーホール２１に挿入されるコンタクトピンと接触する部分であるコンタクト部Ｃ１までもが除去されないように、ドリル９１の挿入深さを制御して、導体２２の終端Ｅ１をコンタクト部Ｃ１に対して実装面Ｓ１側に配置する（図６Ａ）。
【００２６】
次に、積層基板１０Ｓの裏面Ｓ２側からドリル９１を挿入するバックドリル処理により、導体２２の裏面Ｓ２側の端部を除去する。このとき、導体２２が配線１１に接続される部分である配線接続部Ｃ２までもが除去されないように、ドリル９１の挿入深さを制御して、導体２２の終端Ｅ２を配線接続部Ｃ２に対して裏面Ｓ２側に配置する（図６Ｂ）。また、コンタクト部Ｃ１から導体２２の終端Ｅ１までの長さＬ１と、配線接続部Ｃ２から導体２２の終端Ｅ２までの長さＬ２との合計が０．５ｍｍ以下となるように、ドリル９１の挿入深さを制御する。なお、バックドリル処理を上部ドリル処理の前に実施してもよい。
【００２７】
図７は、開示の技術の実施形態に係る複数の配線基板１０を含んで構成される電子装置４０の斜視図である。電子装置４０は、一例として、サーバコンピュータ等の情報処理装置であってもよい。電子装置４０は、１枚のバックプレーン１０Ａと複数のシステムボード１０Ｂとを各々備える複数の電子ユニット４１と、複数の電子ユニット４１を収容するシェルフ４２と、を含んで構成されている。バックプレーン１０Ａおよびシステムボード１０Ｂは、開示の技術の実施形態に係る配線基板１０を含んで構成されている。
【００２８】
図８は、バックプレーン１０Ａとシステムボード１０Ｂの接続形態の一例を示す斜視図である。なお、図８には、図面の煩雑さを回避する観点から、バックプレーン１０Ａに取り付けられる複数のシステムボード１０Ｂのうち、１枚のシステムボード１０Ｂのみが示されている。バックプレーン１０Ａには、コネクタ３０Ａが取り付けられており、システムボード１０Ｂには、コネクタ３０Ａと対をなすコネクタ３０Ｂが取り付けられている。コネクタ３０Ａとコネクタ３０Ｂとを接続することで、バックプレーン１０Ａとシステムボード１０Ｂとは、互いに電気的および機械的に接続される。
【００２９】
図９は、バックプレーン１０Ａとシステムボード１０Ｂの接続形態の詳細を示す断面図である。バックプレーン１０Ａは、実装面Ｓ１Ａと裏面Ｓ２Ａとの間を貫通するスルーホール２１Ａおよびスルーホール２１Ａの内壁面を覆う導体２２Ａを含むビア２０Ａを有する。また、バックプレーン１０Ａは、配線接続部Ｃ２Ａにおいて導体２２Ａに接続された配線１１Ａを有する。コネクタ３０Ａは、実装面Ｓ１Ａ側からコネクタピン３２Ａがスルーホール２１Ａに挿入されることで、バックプレーン１０Ａに機械的に接続されるとともに配線１１Ａに電気的に接続される。コネクタピン３２Ａは、コンタクト部Ｃ１Ａにおいて、導体２２Ａと接している。導体２２Ａの終端の各々は、スルーホール２１Ａの内部に位置しており、合計スタブ長が０．５ｍｍ以下とされている。なお、バックプレーン１０Ａは、配線１１Ａが形成された配線層を含む複数の配線層と、複数の絶縁体層とを含み、配線層と絶縁体層とが交互に積層されて構成された多層配線構造を有していてもよい。
【００３０】
システムボード１０Ｂは、実装面Ｓ１Ｂと裏面Ｓ２Ｂとの間を貫通するスルーホール２１Ｂおよびスルーホール２１Ｂの内壁面を覆う導体２２Ｂを含むビア２０Ｂを有する。また、システムボード１０Ｂは、配線接続部Ｃ２Ｂにおいて導体２２Ｂに接続された配線１１Ｂを有する。コネクタ３０Ｂは、実装面Ｓ１Ｂ側からコネクタピン３２Ｂがスルーホール２１Ｂに挿入されることで、システムボード１０Ｂに機械的に接続されるとともに配線１１Ｂに電気的に接続される。コネクタピン３２Ｂは、コンタクト部Ｃ１Ｂにおいて、導体２２Ｂと接している。導体２２Ｂの終端の各々は、スルーホール２１Ｂの内部に位置しており、合計スタブ長が０．５ｍｍ以下とされている。なお、システムボード１０Ｂは、配線１１Ｂが形成された配線層を含む複数の配線層と、複数の絶縁体層とを含み、配線層と絶縁体層とが交互に積層されて構成された多層配線構造を有していてもよい。
【００３１】
コネクタ３０Ａとコネクタ３０Ｂは、例えば、一対の勘合型コネクタであり、これらが接続されることで、コネクタ３０Ａの内部配線３３Ａとコネクタ３０Ｂの内部配線３３Ｂとが接続される。これにより、バックプレーン１０Ａの配線１１Ａとシステムボード１０Ｂの配線１１Ｂとが電気的に接続される。
【００３２】
システムボード１０Ｂには、例えば、信号の送受信を行う半導体装置（図示せず）が実装されており、該半導体装置は、同一のバックプレーン１０Ａに取り付けられた他のシステムボード１０Ｂ上の半導体装置との間で、バックプレーン１０Ａ介して信号の送受信を行うことが可能である。なお、バックプレーン１０Ａおよびシステムボード１０Ｂに伝送される信号の伝送方式は、シングルエンド伝送方式であっても差動伝送方式であってもよい。バックプレーン１０Ａに形成されたビア２０Ａおよびシステムボード１０Ｂに形成されたビア２０Ｂの各々において、合計スタブ長が０．５ｍｍ以下とされることで、電子装置４０は、例えば、２５Ｇｂｐｓでの信号伝送に対応することが可能となる。
なお、電子装置４０は、開示の技術における電子装置の一例である。バックプレーン１０Ａおよびシステムボード１０Ｂは、開示の技術における第１の配線基板および第２の配線基板の一例である。
【００３３】
以下において、スタブ長と信号の伝送品質との関係について調査を行った結果について説明する。図１０は、スタブ長と信号の伝送品質との関係を調査するために実施したシミュレーションのモデル図である。配線基板１００Ａに実装された送受信装置５００Ａと配線基板１００Ｂに実装された送受信装置５００Ｂとの間で、信号の送受信を行った場合における信号の伝送品質を調査した。
【００３４】
配線基板１００Ａに配線１１０Ａ、ビア２００Ａおよびビア２０１Ａを配置し、配線基板１００Ｂに配線１１０Ｂ、ビア２００Ｂおよびビア２０１Ａを配置した。配線１１０Ａと配線１１０Ｂとをコネクタ３００Ａおよび３００Ｂによって接続した。コネクタ３００Ａは、ビア２００Ａを介して配線１１０Ａに接続され、コネクタ３００Ｂは、ビア２００Ｂを介して配線１１０Ｂに接続される。送受信装置５００Ａは、ビア２０１Ａを介して配線１１０Ａに接続され、送受信装置５００Ｂは、ビア２０１Ｂを介して配線１１０Ｂに接続される。送受信装置５００Ａと送受信装置５００Ｂとの間に形成される伝送路の長さＬｐを３０ｃｍとした。各ビア２００Ａ、２０１Ａ、２００Ｂおよび２０１Ｂにおける合計スタブ長が互いに異なる以下の３つのモデルについて信号の伝送品質を調査した。なお、同一モデルにおける各ビア２００Ａ、２０１Ａ、２００Ｂおよび２０１Ｂの合計スタブ長は、互いに同じとした。
【００３５】
図１１Ａ、図１１Ｂおよび図１１Ｃは、それぞれ、上記３つのモデルの構成を示す図である。各モデルにおいて、ビア２００Ａ、２０１Ａ、２００Ｂおよび２０１Ｂは、それぞれ、スルーホール２１０および導体２２０を含んで構成されている。各モデルにおいて、導体２２０は、スルーホール２１０の内壁面の全体を覆っている。すなわち、導体２２０の一方の終端が実装面Ｓ１に達しており、導体２２０の他方の終端は、裏面Ｓ２に達している。
【００３６】
図１１Ａに示すモデル１は、配線基板１００Ａにおいて、裏面Ｓ２側から数えて１８番目の配線層である配線層Ｍ１８に配線１１０Ａを配置し、配線基板１００Ｂにおいても同様に、配線層Ｍ１８に配線１１０Ｂを配置したモデルである。この場合、配線１１０Ａおよび１１０Ｂは、それぞれ、導体２２０がコネクタ３００Ａおよび３００Ｂのコネクタピン３２０と接触する部分であるコンタクト部Ｃ１に対して実装面Ｓ１側に配置される。モデル１において、導体２２０の、配線接続部Ｃ２と実装面Ｓ１との間に延在する部分は、実装面Ｓ１側のスタブであり、当該部分の長さをＬ１１とする。また、導体２２０の、コンタクト部Ｃ１と裏面Ｓ２との間に延在する部分は、裏面Ｓ２側のスタブであり、当該部分の長さをＬ１２とする。モデル１において、各ビア２００Ａ、２０１Ａ、２００Ｂおよび２０１Ｂにおける合計スタブ長（Ｌ１１＋Ｌ１２）は、それぞれ、２．９３ｍｍである。
【００３７】
図１１Ｂに示すモデル２は、配線基板１００Ａにおいて、裏面Ｓ２側から数えて９番目の配線層である配線層Ｍ９に配線１１０Ａを配置し、配線基板１００Ｂにおいても同様に配線層Ｍ９に配線１１０Ｂを配置したモデルである。この場合、配線１１０Ａおよび１１０Ｂは、導体２２０がコネクタ３００Ａおよび３００Ｂのコネクタピン３２０と接触する部分であるコンタクト部Ｃ１に対して裏面Ｓ２側に配置される。モデル２において、導体２２０の、コンタクト部Ｃ１と実装面Ｓ１との間に延在する部分は実装面Ｓ１側のスタブであり、当該部分の長さをＬ２１とする。また、導体２２０の、配線接続部Ｃ２から裏面Ｓ２まで部分は裏面Ｓ２側のスタブであり、当該部分の長さをＬ２２とする。モデル２において、各ビア２００Ａ、２０１Ａ、２００Ｂおよび２０１Ｂにおける合計スタブ長（Ｌ２１＋Ｌ２２）は、それぞれ、２．０２ｍｍである。
【００３８】
図１１Ｃに示すモデル３は、配線基板１００Ａにおいて、裏面Ｓ２側から数えて５番目の配線層である配線層Ｍ５に配線１１０Ａを配置し、配線基板１００Ｂにおいても同様に配線層Ｍ５に配線１１０Ｂを配置したモデルである。この場合、配線１１０Ａおよび１１０Ｂは、導体２２０がコネクタ３００Ａおよび３００Ｂのコネクタピン３２０と接触する部分であるコンタクト部Ｃ１に対して裏面Ｓ２側に配置される。モデル３において、導体２２０の、コンタクト部Ｃ１と実装面Ｓ１との間に延在する部分は実装面Ｓ１側のスタブであり、当該部分の長さをＬ３１とする。また、導体２２０の配線接続部Ｃ２から裏面Ｓ２まで部分は裏面Ｓ２側のスタブであり、当該部分の長さをＬ３２とする。モデル３において、各ビア２００Ａ、２０１Ａ、２００Ｂおよび２０１Ｂにおける合計スタブ長（Ｌ３１＋Ｌ３２）は、それぞれ、１．１８ｍｍである。すなわち、上記３つのモデルのうち、モデル１の合計スタブ長が最も長く、モデル３の合計スタブ長が最も短い。
【００３９】
図１２は、上記のモデル１〜モデル３に対応する伝送信号の周波数と反射損失との関係をシミュレーションによって取得した結果を示すグラフである。なお、図１２にはＳＡＳ（Serial Attached SCSI）１２Ｇｂｐｓにおける反射損失の上限規格が示されている。図１２に示すように、合計スタブ長が最も長いモデル１の反射損失が最も大きく、合計スタブ長が最も短いモデル３の反射損失が最も小さくなった。また、モデル３のみ上記の上限規格を下回り、モデル１およびモデル２は、上記の上限規格を上回る結果となった。
【００４０】
図１３は、上記のモデル１〜モデル３に対応するアイダイアグラムである。図１３に示すアイダイアグラムにおいて、横軸は時間であり、縦軸は電圧である。アイダイアグラムは、伝送信号の波形を比較的長い期間サンプリングし、それらを重ね合わせて表示したものである。波形の中央に現れるアイパターンの電圧軸方向の開口幅（Eye Height）および時間軸方向の開口幅（Eye Width）がともに大きい程、伝送品質が高いと判定することができる。ＳＡＳ１２Ｇｂｐｓによる信号伝送の可否を判定するための基準として、電圧軸方向の開口幅（Eye Height）が８４ｍＶ以上、時間軸方向における開口幅（Eye Width）が３０ｐｓ以上という判定基準を用いた。
【００４１】
モデル１ではアイパターンの電圧軸方向の開口幅（Eye Height）が８０ｍＶ、時間軸方向における開口幅（Eye Width）が３０ｐｓとなり、上記の判定基準を満たさない結果となった。モデル２では、アイパターンの電圧軸方向の開口幅（Eye Height）が１２０ｍＶ、時間軸方向における開口幅（Eye Width）が５５ｐｓとなり、上記の判定基準を満たす結果となった。モデル３では、アイパターンの電圧軸方向の開口幅（Eye Height）が１５０ｍＶ、時間軸方向における開口幅（Eye Width）が７０ｐｓとなり、上記の判定基準を満たす結果となった。以上のように、合計スタブ長が短くなるほど、アイパターンにおける電圧軸方向および時間軸方向の開口幅がともに大きくなり、伝送品質が高くなることが確認された。
【００４２】
図１４は、モデル１〜モデル３に対応する信号伝送経路の特性インピーダンス（差動インピーダンス）をシミュレーションによって取得した結果を示すグラフである。該グラフにおいて、横軸は時間であり、縦軸は特性インピーダンス（差動インピーダンス）である。なお、横軸の時間は、信号伝送経路上における位置に対応している。
【００４３】
各モデルにおいて、配線１１０Ａおよび１１０Ｂの特性インピーダンスは約８０Ωである。この場合、信号伝送経路上の、配線１１０Ａおよび１１０Ｂ以外の部分（コネクタ３００Ａ、３００Ｂ、ビア２００Ａ、２０１Ａ、２００Ｂおよび２０１Ｂ）における特性インピーダンスは、８０Ω±１０％、すなわち、７２Ω以上８８Ω以下であることが好ましい。モデル１およびモデル２では、信号伝送経路内における特性インピーダンスが上記範囲から外れる領域が生じる結果となった。一方、合計スタブ長が最も短いモデル３では信号伝送経路内における特性インピーダンスが、７２Ω以上８８Ω以下の範囲に収まる結果となった。
【００４４】
以上の各シミュレーションの結果より、伝送レート１２Ｇｂｐｓを実現するためには、配線基板に形成される各ビアにおける合計スタブ長を約１ｍｍ以下とすることが好ましいと考えられる。
【００４５】
ここで、図１５は、図１２に示された反射損失のグラフにＯＩＦ（The Optical Internetworking Forum）によって策定されたＯＩＦ−ＣＥＩ−３．１実装合意書に規定されている伝送レート２５Ｇｂｐｓにおける反射損失の上限規格を書き込んだものである。図１５に示すように、伝送レート２５Ｇｂｐｓをターゲットとした場合には、上記３つのモデルのうち、合計スタブ長が最も短いモデル３においても上限規格を超えることとなる。
【００４６】
図１６は、伝送レートと合計スタブ長との関係を示すグラフである。図１６に示すグラフにおいて、横軸は伝送レートであり、縦軸は当該伝送レートを実現するための合計スタブ長の最大値の目安である。図中の各プロットは実績値である。すなわち、各ビアにおける合計スタブ長を約３ｍｍ以下とすることで、伝送レート１Ｇｂｐｓに対応でき、各ビアにおける合計スタブ長を約２ｍｍ以下とすることで、伝送レート５Ｇｂｐｓに対応できる。さらに、各ビアにおける合計スタブ長を約１ｍｍ以下とすることで、伝送レート１２Ｇｂｐｓに対応できる。これらの実績から伝送レートと合計スタブ長との関係を示す近似曲線（ｙ＝３．１２６７ｅ−０．０８２ｘ）を導出することができる。さらに、図１６において破線で示される上記近似曲線の延長線から、伝送レート２５Ｇｂｐｓを実現するための合計スタブ長として０．５ｍｍを導出することができる。
【００４７】
以下において、上記のように導出された、伝送レート２５Ｇｂｐｓに対応する合計スタブ長（０．５ｍｍ）の妥当性を検証する。差動伝送線路を形成する一対のビアの特性インピーダンス（差動インピーダンス）Zdiffは、下記の（１）式によって表すことができる。（出典：Relative Permittivity Variation Surrounding PCB Via Hole Structures, Signal Propagation on Interconnects, 2008. SPI 2008. 12th IEEE Workshop on, Issue Date: 12-15 May 2008, Written by: Simonovich, L.）
【００４８】
【数１】
2016213136.tif 000003
【００４９】
図１７は、（１）式に対応する一対のビアのモデル図である。（１）式において、ｓは一対のビアの中心間距離である。（１）式においてＤは、各ビアのスルーホールの径[mil]（１mil=0.0254mm）である。（１）式においてＤｋは、一対のビアの実効誘電率であり、下記の（２）式によって表すことができる。
【００５０】
【数２】
2016213136.tif 000004
【００５１】
（２）式においてｃは光速（3×108[m/s]）である。（２）式においてStub_lengthはスタブの長さ（合計スタブ長）[m］である。（２）式においてｆは、1/4波長周波数[Hz]であり、ナイキスト周波数[Hz]の1/2に相当する。なお、ナイキスト周波数[Hz]は、伝送レート[bps]の周波数表示であり、例えば伝送レート２Ｇｂｐｓはナイキスト周波数１ＧＨｚに相当する。
【００５２】
（１）式および（２）式を用いて導出された、各伝送レートを実現するための合計スタブ長の各々に対応する、ビアの特性インピーダンスZdiffの値を下記の表１に示す。
【００５３】
【表１】
2016213136.tif 000005
【００５４】
なお、（１）式におけるスルーホール径Ｄを０．４５ｍｍ、ビアの中心間距離ｓを１．３ｍｍとした。市販のコネクタにおいては、ターゲットとする伝送レートが異なっていても、コネクタピンの幅およびピッチは殆ど変わらないので、スルーホール径Ｄおよびビアの中心間距離ｓは、各伝送レートにおいて一定とした。（１）式および（２）式によれば、伝送レートを５Ｇｂｐｓとし、合計スタブ長を２ｍｍとした場合のビアの特性インピーダンスは、６８．９Ωとなった。また、伝送レートを１２Ｇｂｐｓ、合計スタブ長を１ｍｍとした場合のビアの特性インピーダンスは、８２．６９Ωとなった。また、伝送レートを２５Ｇｂｐｓとし、合計スタブ長を０．５ｍｍとした場合のビアの特性インピーダンスは、８６Ωとなった。このように、伝送レートを２５Ｇｂｐｓとし、合計スタブ長を０．５ｍｍとした場合のビアの特性インピーダンスとして、目標値である１００Ωに近い値を得ることができた。このことは、図１６に示す近似曲線から導出された伝送レート２５Ｇｂｐｓを実現するための合計スタブ長が０．５ｍｍ以下であることが妥当であることを示している。
【００５５】
本発明者らは、配線基板に形成される各ビアにおいて、合計スタブ長を０．５ｍｍ以下とするための構造を以下のように見出した。図１８Ａ示すビア２０の構成において、配線基板の裏面Ｓ２側のスタブＳＴ２の長さＬ２を短くするためには、図１８Ｂに示すように、バックドリル処理によりスタブＳＴ２の一部または全部を除去すればよい。一方、配線基板の実装面Ｓ１側のスタブＳＴ１の長さＬ１を短くするためには、コネクタピン３２が導体２２と接触するコンタクト部Ｃ１の位置を実装面Ｓ１側にずらすことが考えられる。しかしながら、コンタクト部Ｃ１の実装面Ｓ１からの距離を過度に短くすると、コネクタピン３２がスルーホール２１から抜けやすくなり、コネクタと配線基板との機械的および電気的な接合の安定性が低下する。コネクタと配線基板との接合安定性を考慮すると、コンタクト部Ｃ１の実装面Ｓ１からの距離は１ｍｍ以上であることが好ましい。しかしながら、コンタクト部Ｃ１を実装面Ｓ１から１ｍｍ以上となる深さ位置に配置した場合には、合計スタブ長を０．５ｍｍ以下とすることができない。
【００５６】
そこで、本発明者らは、コンタクト部Ｃ１の実装面Ｓ１からの距離を１ｍｍ以上としつつ、実装面Ｓ１側のスタブＳＴ１の長さＬ１を短くする手法として、以下の手法を見出した。すなわち、図１８Ｃに示すように、導体２２の、コンタクト部Ｃ１と実装面Ｓ１との間に延在する部分の少なくとも一部を除去すること見出した。すなわち、導体２２の実装面Ｓ１側の端部および裏面Ｓ２側の端部の双方を除去することにより、コンタクト部Ｃ１から導体２２の一方の終端までの長さＬ１と、配線接続部Ｃ２から導体２２の他方の終端までの長さＬ２とを調整する。これにより、コンタクト部Ｃ１の位置にかかわらず、合計スタブ長を０．５ｍｍ以下とすることができ、伝送レート２５Ｇｂｐｓを実現することが可能となる。
【００５７】
（実施例）
開示の技術の実施形態に係る配線基板および比較例に係る配線基板を実際に作成し、これらの配線基板に伝送される信号の伝送品質の評価を行った。図１９は、実際に作成した開示の技術の実施形態に係る配線基板１０Ｘの構成を示す図である。配線基板１０Ｘは、配線層Ｍ１〜Ｍ１２および絶縁体層Ｉ１〜Ｉ１１を有する。配線基板１０Ｘは、配線層と絶縁体層とを交互に積層した積層構造を有する。図１９には、各層の厚さが示されている。配線基板１０Ｘの裏面Ｓ２側から数えて１０番目の配線層である配線層Ｍ１０に配線１１を配置し、スルーホール２１の内壁面を覆う導体２２に接続した。スルーホール２１に挿入されるコネクタピン３２は、配線層Ｍ８と絶縁体層Ｉ８の界面付近の深さ位置で導体２２と接触する。配線基板１０Ｘの裏面Ｓ２側からドリルを挿入するバックドリル処理により導体２２を部分的に除去し、導体２２の裏面Ｓ２側の終端を絶縁体層Ｉ７と配線層Ｍ８との界面付近の深さ位置に配置した。更に、配線基板１０Ｘの実装面Ｓ１側からドリルを挿入する上部ドリル処理により、導体２２を部分的に除去し、導体２２の実装面Ｓ１側の終端を絶縁体層Ｉ１０と配線層Ｍ１１との界面付近の深さ位置に配置した。バックドリル処理および上部ドリル処理後における導体２２の長さを０．５ｍｍ程度とした。すなわち、配線基板１０Ｘに形成された各ビア２０における合計スタブ長は、それぞれ、０．５ｍｍ以下である。
【００５８】
一方、比較例に係る配線基板（図示せず）は、各ビア２０において、配線基板１０Ｘと同様のバックドリル処理のみを施し、上部ドリル処理を省略して作成されたものである。すなわち、比較例に係る配線基板の各ビアにおける合計スタブ長は、それぞれ、開示の技術の実施形態に係る配線基板１０Ｘの合計スタブ長よりも長い。
【００５９】
上記の構成を有する配線基板１０Ｘを２枚作製し、図２０に示すように、それぞれの配線基板１０Ｘ上に、信号の送受信を行う送受信装置５０を搭載し、コネクタ３０Ａおよび３０Ｂを用いて、２枚の配線基板１０Ｘを接続した。コネクタ３０Ａ、３０Ｂの内部配線、配線基板１０Ｘの内部に形成された配線１１およびビア２０を含む信号伝送経路Ｐを介して送受信装置５０間で信号伝送を行ったときの反射損失を測定した。また、比較例に係る配線基板についても同様に反射損失を測定した。
【００６０】
図２１は、開示の技術の実施形態に係る配線基板１０Ｘおよび比較例に係る配線基板を用いた場合の反射損失の実測値を示すグラフである。なお、図２１には、ＯＩＦ−ＣＥＩ−３．１実装合意書に規定されている伝送レート２５Ｇｂｐｓにおける反射損失の上限規格が示されている。図２１に示すように、上部ドリル処理が施されていない比較例に係る配線基板を用いた場合には、上記の上限規格を超える周波数領域が存在する。一方、バックドリル処理および上部ドリル処理を施して、各ビアにおける合計スタブ長を０．５ｍｍ以下とした開示の技術の実施形態に係る配線基板１０Ｘを用いた場合には、周波数２５ＧＨｚまでの全域において、反射損失は上記の上限規格を下回った。
【００６１】
図２２Ａは、比較例に係る配線基板における信号伝送経路の特性インピーダンス（差動インピーダンス）の実測値を示すグラフである。図２２Ｂは、開示の技術の実施形態に係る配線基板１０Ｘにおける信号伝送経路の特性インピーダンス（差動インピーダンス）の実測値を示すグラフである。各グラフにおいて、横軸は時間であり、縦軸は特性インピーダンス（差動インピーダンス）である。なお、横軸の時間は、信号伝送経路上における位置に対応しており、図２２Ａおよび図２２Ｂにおいては、信号伝送経路上における位置が示されている。
【００６２】
比較例に係る配線基板における信号伝送経路の特性インピーダンスの最小値は８６．０７Ωであり、最大値は１０５Ωであった。すなわち、比較例に係る配線基板における信号伝送経路の特性インピーダンスの変動幅は１８．９３Ωであった。一方、開示の技術の実施形態に係る配線基板１０Ｘにおける信号伝送経路の特性インピーダンスの最小値は８７．６４Ωであり、最大値は１０５Ωであった。すなわち、開示の技術の実施形態に係る配線基板１０Ｘにおける信号伝送経路の特性インピーダンスの変動幅は１４．８６Ωであった。このように、信号伝送経路の特性インピーダンスの変動幅は、合計スタブ長がより短い開示の技術の実施形態に係る配線基板１０Ｘの方が、比較例に係る配線基板よりも小さくなった。
【００６３】
以上の説明から明らかなように、開示の技術の実施形態に係る配線基板１０および１０Ｘによれば、スタブに起因して生じる反射損失を従来のバックドリル工法のみを適用した場合と比較して低減させることができる。また、各ビアにおける合計スタブ長が０．５ｍｍ以下とされるので、例えば２５Ｇｂｐｓといった高速伝送にも対応することが可能となる。
【００６４】
以上の実施形態に関し、更に以下の付記を開示する。
【００６５】
（付記１）
第１の面および前記第１の面とは反対側の第２の面と、
前記第１の面と前記第２の面との間を貫通するスルーホールと、
前記スルーホールの内壁面を覆い、一端および他端が前記スルーホールの内部で終端された導体と、
前記導体に接続された配線と、
を含み、
前記導体が前記スルーホールに挿入されるコネクタピンと接触する部分であるコンタクト部から前記導体の前記一端までの長さと、前記導体が前記配線に接続される部分である配線接続部から前記導体の前記他端までの長さと、の合計が、０．５ｍｍ以下である
配線基板。
【００６６】
（付記２）
前記コンタクト部と前記配線接続部とが前記スルーホールの深さ方向における同じ位置に配置されている
付記１に記載の配線基板。
【００６７】
（付記３）
前記コンタクト部が、前記第１の面および前記第２の面のうち、前記コネクタピンが挿入される側の面からの距離が１ｍｍ以上となる位置に配置された
付記１または付記２に記載の配線基板。
【００６８】
（付記４）
前記配線が形成された配線層を含む複数の配線層と、複数の絶縁体層とを含み、前記配線層と前記絶縁体層とが交互に積層されて構成された
付記１から付記３のいずれか１つに記載の配線基板。
【００６９】
（付記５）
配線を有する配線層と絶縁体層とが積層された積層基板を形成する工程と、
前記積層基板の第１の面および前記第１の面とは反対側の第２の面との間を貫通するスルーホールを形成する工程と、
前記配線に接続するように、前記スルーホールの内壁面に導体を形成する工程と、
前記導体が前記スルーホールに挿入されるコネクタピンと接触する部分であるコンタクト部から前記導体の一端までの長さと、前記導体が前記配線に接続される部分である配線接続部から前記導体の他端までの長さと、の合計が、０．５ｍｍ以下となるように、前記導体の前記第１の面側の端部および前記第２の面側の端部を除去する工程と、
を含む配線基板の製造方法。
【００７０】
（付記６）
前記第１の面側および前記第２の面側からドリルを挿入して前記導体の前記第１の面側の端部および前記第２の面側の端部を除去する付記５に記載の製造方法。
【００７１】
（付記７）
第１の配線を有する第１の配線基板と、
第２の配線を有する第２の配線基板と、
前記第１の配線と前記第２の配線とを接続するコネクタと、
を含む、電子装置であって、
前記第１の配線基板および前記第２の配線基板は、それぞれ、
第１の面および前記第１の面とは反対側の第２の面と、
前記第１の面と前記第２の面との間を貫通するスルーホールと、
前記スルーホールの内壁面を覆い、一端および他端が前記スルーホールの内部で終端され、前記第１の配線または前記第２の配線に接続された導体と、
を含み、
前記第１の配線基板および前記第２の配線基板の各々において、前記導体が前記スルーホールに挿入される前記コネクタのコネクタピンと接する部分であるコンタクト部から前記導体の前記一端までの長さと、前記導体が前記第１の配線または前記第２の配線に接続される部分である配線接続部から前記導体の前記他端までの長さと、の合計が、０．５ｍｍ以下である
電子装置。
【００７２】
（付記８）
前記第１の配線基板および前記第２の配線基板の少なくとも一方において、
前記コンタクト部と前記配線接続部とが前記スルーホールの深さ方向における同じ位置に配置されている
付記７に記載の電子装置。
【００７３】
（付記９）
前記第１の配線基板および前記第２の配線基板の少なくとも一方において、前記コンタクト部が、前記第１の面および前記第２の面のうち、前記コネクタピンが挿入される側の面（Ｓ１Ａ、Ｓ１Ｂ）からの距離が１ｍｍ以上となる位置に配置された
付記７または付記８に記載の電子装置。
【００７４】
（付記１０）
前記第１の配線基板は、前記第１の配線が形成された配線層を含む複数の配線層と、複数の絶縁体層とを含み、前記配線層と前記絶縁体層とが交互に積層されて構成され、
前記第２の配線基板は、前記第２の配線が形成された配線層を含む複数の配線層と、複数の絶縁体層とを含み、前記配線層と前記絶縁体層とが交互に積層されて構成された
付記７から付記９のいずれか１つに記載の電子装置。
【符号の説明】
【００７５】
１０、１０Ｘ  配線基板
１０Ａ  バックプレーン
１０Ｂ  システムボード
１１  配線
２０  ビア
２１  スルーホール
２２  導体
３０  コネクタ
３２  コネクタピン
４０  電子装置
Ｓ１  実装面
Ｓ２  裏面
Ｓ３  内壁面
Ｃ１  コンタクト部
Ｃ２  配線接続部
Ｅ１、Ｅ２  終端
ＳＴ１、ＳＴ２  スタブ
Ｐ  信号伝送経路
【図１Ａ】
2016213136.tif 000006
【図１６】
2016213136.tif 000007
【図１７】
2016213136.tif 000008
【図２０】
2016213136.tif 000009
【図１Ｂ】
2016213136.tif 000010
【図２】
2016213136.tif 000011
【図３】
2016213136.tif 000012
【図４】
2016213136.tif 000013
【図５Ａ】
2016213136.tif 000014
【図５Ｂ】
2016213136.tif 000015
【図５Ｃ】
2016213136.tif 000016
【図６Ａ】
2016213136.tif 000017
【図６Ｂ】
2016213136.tif 000018
【図７】
2016213136.tif 000019
【図８】
2016213136.tif 000020
【図９】
2016213136.tif 000021
【図１０】
2016213136.tif 000022
【図１１Ａ】
2016213136.tif 000023
【図１１Ｂ】
2016213136.tif 000024
【図１１Ｃ】
2016213136.tif 000025
【図１２】
2016213136.tif 000026
【図１３】
2016213136.tif 000027
【図１４】
2016213136.tif 000028
【図１５】
2016213136.tif 000029
【図１８Ａ】
2016213136.tif 000030
【図１８Ｂ】
2016213136.tif 000031
【図１８Ｃ】
2016213136.tif 000032
【図１９】
2016213136.tif 000033
【図２１】
2016213136.tif 000034
【図２２Ａ】
2016213136.tif 000035
【図２２Ｂ】
2016213136.tif 000036