(57)【要約】【課題】半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することが可能で、より小型化することができる半導体モジュールを提供する。【解決手段】半導体素子の上面の電極にはリードが接合され、少なくとも一部の引出電極に対応付けられた引出リード６２Ｇには、半導体素子の下面の電極とモジュール基板との接合面に相当する第１基板接合面を含む仮想平面まで延ばされた第２基板接合面が設けられ、第２基板接合面は、モジュール基板上の引出電極パッドに接合され、第２基板接合面が接合された引出電極パッドに対応する引出外部接続端子Ｔ６１と、当該引出外部接続端子に対応する引出電極パッドＰ６１と、はモジュール基板５０に形成された引出配線パターンＨ６１にて接続されている。【選択図】図２
2016213406.tif 000002
【特許請求の範囲】
【請求項１】
上面と下面とを有する半導体素子の前記下面がモジュール基板に実装された半導体モジュールであって、
それぞれの前記半導体素子の前記上面と前記下面には電極が設けられており、
前記上面の前記電極には、導電体で形成されて前記電極に対応付けられたリードが接合され、
前記半導体素子の前記上面の前記電極における少なくとも一部の電極である引出電極に対応付けられた前記リードである引出リードには、前記半導体素子の前記下面の前記電極と前記モジュール基板との接合面に相当する第１基板接合面を含む仮想平面まで延ばされた第２基板接合面が設けられており、
前記第２基板接合面は、前記モジュール基板上に設けられたそれぞれの引出電極パッドに接合されており、
前記モジュール基板には、前記第２基板接合面が接合された前記引出電極パッドに対応する外部接続端子である引出外部接続端子が設けられており、
前記引出外部接続端子と、当該引出外部接続端子に対応する前記引出電極パッドと、は前記モジュール基板に形成された配線パターンである引出配線パターンにて接続されている、
半導体モジュール。
【請求項２】
請求項１に記載の半導体モジュールであって、
少なくとも一部の前記引出リードは、対応付けられた引出電極に近接する位置まで延ばされてボンディングワイヤにて前記引出電極に接合されている、
半導体モジュール。
【請求項３】
請求項１または２に記載の半導体モジュールであって、
前記モジュール基板の形状は矩形状であり、
前記引出リードにおける前記第２基板接合面は、前記引出リードが前記モジュール基板の一辺である引出辺の側に延長された部分に設けられており、
前記引出外部接続端子は、前記モジュール基板における前記引出辺に設けられており、
前記モジュール基板における前記引出外部接続端子と前記引出電極パッドとの間に前記引出配線パターンが形成されている、
半導体モジュール。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体モジュールであって、
隣り合う前記引出リードの前記第２基板接合面の間隔の中で最も狭い間隔よりも、隣り合う前記引出外部接続端子の間隔のほうが大きくなるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子間隔拡大状態、
あるいは、少なくとも一部の前記引出リードの並び順と、当該引出リードに対応する前記引出外部接続端子の並び順と、が異なるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子並び順変更状態、
の少なくとも一方の状態となるように、前記引出外部接続端子と前記引出配線パターンとが設けられている、
半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モジュール基板に半導体素子が実装された半導体モジュールに関する。
【背景技術】
【０００２】
近年では、例えば車両の場合、燃費の向上とコストの低減等のために、部品の小型化・軽量化が要求されている。そして電動モータ等の駆動用に用いられる半導体素子は、発熱量が比較的大きいので、放熱性の良い小型のモジュール基板に実装されることが一般的である。このような半導体素子は、モジュール基板に実装されて半導体モジュールとして構成されている。
【０００３】
例えば特許文献１には、３相モータのＵ相コイルとＶ相コイルとＷ相コイル、のそれぞれに電力を供給する３つのインバータ回路を構成する複数の半導体素子と、前記インバータ回路に電力を供給する電源リレーを構成する複数の半導体素子と、を１つのモジュール基板に実装した半導体モジュールが開示されている。モジュール基板の一方の側には、大電流が流れる入出力端子である幅広の複数のパワー端子が設けられ、モジュール基板の他方の側には、各半導体素子の制御用の小電流が流れる入出力端子である幅が細い複数の制御端子が設けられている。そして一部の制御端子と半導体素子の上面の一部の電極とがボンディングワイヤで接続され、モジュール基板の全体がモールドされている。
【０００４】
また例えば特許文献２には、半導体モジュールから突出した複数の入出力端子（リード）と半導体素子を適切に配置してモールド層で一体化した半導体モジュールが開示されている。当該半導体モジュールでは、一部の入出力端子（リード）と、半導体素子の一部の電極（または面実装基板の一部の電極）と、がボンディングワイヤで接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２５０４９１号公報
【特許文献２】特開２０１２−１５１１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体モジュールから突出するように設けられた入出力端子と、半導体素子の電極と、をボンディングワイヤで接続する場合、ボンディングワイヤの長さをできるだけ短くする必要がある。ボンディングワイヤが必要以上に長いと、ボンディングワイヤが応力で破損し易くなることと、ボンディングワイヤの曲率を確保した際にボンディングワイヤの上方向の占有部が増加してモールド材で一体化する際のモールド形状の体積が上方向に増加してしまうからである。モールド形状の体積が大きくなることは小型化に反するだけでなく、モールド内の部品が受ける熱応力が大きくなり故障率が高くなるので、好ましくない。ボンディングワイヤをできるだけ短くすると、接続するべき電極を有する半導体素子の配置によって入出力端子の配置が制約を受ける。また、入出力端子を並べて配置する際はショート等を回避するために所定間隔以上あけて配置するべきであるので、当該入出力端子の配置によって半導体素子の配置も制約を受ける。また、入出力端子の間隔を所望する間隔に設定すると、モールド材で一体化する際のモールド形状の体積が増加する場合もあるので、好ましくない。さらには、入出力端子の並び順も重要であり、隣り合う入出力端子が仮にショートした場合であってもシステムとして影響が少ないように、入出力端子の並び順を決めることが好ましい。
【０００７】
これに対して特許文献１に記載の半導体モジュールでは、ボンディングワイヤを用いて、半導体素子の電極と半導体モジュールから突出させた端子とを接続する際、半導体素子の電極と半導体モジュールの端子とをボンディングワイヤで直接接続している。このため、ボンディングワイヤの長さが長短バラバラであり、長いものでは半導体素子の一辺の長さの２倍程度もある長さのボンディングワイヤも見受けられる。これでは、上述したように、ボンディングワイヤが破損する可能性が高くなり、好ましくないとともに、モールド形状の体積も増加してしまうので、好ましくない。また、制御端子の並び順を変更すると、ボンディングワイヤの長さがさらに長くなってしまう可能性があり、好ましくない。
【０００８】
また特許文献２に記載の半導体モジュールも、ボンディングワイヤを用いて、半導体素子の電極と半導体モジュールから突出させた端子とを接続する際、一部の半導体素子の電極と半導体モジュールの端子とをボンディングワイヤで直接接続している。このため、特許文献１に記載の半導体モジュールと同様、ボンディングワイヤの長さが長短バラバラであり、長いものでは半導体素子の一辺の長さの２倍程度もある長さのボンディングワイヤも見受けられる。これでは、特許文献１に記載の半導体モジュールと同様、ボンディングワイヤが破損する可能性が高くなり、好ましくないとともに、モールド形状の体積も増加してしまうので、好ましくない。また、制御端子の並び順を変更すると、ボンディングワイヤの長さがさらに長くなってしまう可能性があり、好ましくない。
【０００９】
本発明は、このような点に鑑みて創案されたものであり、半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することが可能で、より小型化することができる半導体モジュールを提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る半導体モジュールは、次の手段をとる。まず、本発明の第１の発明は、上面と下面とを有する半導体素子の前記下面がモジュール基板に実装された半導体モジュールであって、それぞれの前記半導体素子の前記上面と前記下面には電極が設けられている。そして、前記上面の前記電極には、導電体で形成されて前記電極に対応付けられたリードが接合され、前記半導体素子の前記上面の前記電極における少なくとも一部の電極である引出電極に対応付けられた前記リードである引出リードには、前記半導体素子の前記下面の前記電極と前記モジュール基板との接合面に相当する第１基板接合面を含む仮想平面まで延ばされた第２基板接合面が設けられている。そして、前記第２基板接合面は、前記モジュール基板上に設けられたそれぞれの引出電極パッドに接合されており、前記モジュール基板には、前記第２基板接合面が接合された前記引出電極パッドに対応する外部接続端子である引出外部接続端子が設けられており、前記引出外部接続端子と、当該引出外部接続端子に対応する前記引出電極パッドと、は前記モジュール基板に形成された配線パターンである引出配線パターンにて接続されている。
【００１１】
次に、本発明の第２の発明は、上記第１の発明に係る半導体モジュールであって、少なくとも一部の前記引出リードは、対応付けられた引出電極に近接する位置まで延ばされてボンディングワイヤにて前記引出電極に接合されている。
【００１２】
次に、本発明の第３の発明は、上記第１の発明または第２の発明に係る半導体モジュールであって、前記モジュール基板の形状は矩形状であり、前記引出リードにおける前記第２基板接合面は、前記引出リードが前記モジュール基板の一辺である引出辺の側に延長された部分に設けられており、前記引出外部接続端子は、前記モジュール基板における前記引出辺に設けられており、前記モジュール基板における前記引出外部接続端子と前記引出電極パッドとの間に前記引出配線パターンが形成されている。
【００１３】
次に、本発明の第４の発明は、上記第１の発明〜第３の発明のいずれか１つに係る半導体モジュールであって、隣り合う前記引出リードの前記第２基板接合面の間隔の中で最も狭い間隔よりも、隣り合う前記引出外部接続端子の間隔のほうが大きくなるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子間隔拡大状態、あるいは、少なくとも一部の前記引出リードの並び順と、当該引出リードに対応する前記引出外部接続端子の並び順と、が異なるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子並び順変更状態、の少なくとも一方の状態となるように、前記引出外部接続端子と前記引出配線パターンとが設けられている。
【発明の効果】
【００１４】
第１の発明では、例えば半導体素子の引出電極と引出リードとをボンディングワイヤで接続する。そして引出リードの第２基板接合面を、モジュール基板上の引出電極パッドに接続する。またモジュール基板には引出外部接続端子が設けられており、モジュール基板に形成された引出配線パターンにて、引出電極パッドと引出外部接続端子とが接続されている。従って、隣り合う半導体素子の間隔が狭くても、また隣り合う引出リードの間隔が狭くても、また隣り合う引出電極パッドの間隔が狭くても、隣り合う引出外部接続端子の間隔を所望する間隔へと自由に設定することができる。また、引出外部接続端子の並び順を自由に変更しても、引出電極パッドと引出外部接続端子とを接続する引出配線パターンを変更するだけでよく、引出電極と引出リードとを接続するボンディングワイヤへ影響が及ばない。従って、半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することができる。また、ボンディングワイヤの長さが必要以上に長くならないので、例えばモールドした際、モールド形状の体積が大きくなることを抑制し、半導体モジュールをより小型化することができる。
【００１５】
第２の発明によれば、半導体素子の引出電極に近接する位置まで引出リードが延ばされているので、ボンディングワイヤの長さを最小限の長さとすることができる。従って、ボンディングワイヤの上方向への突出量が低減され、モールド形状の体積をより小さくすることが可能であり、半導体モジュールをより小型にすることができる。
【００１６】
第３の発明によれば、モジュール基板の一辺である引出辺に引出外部接続端子が設けられており、引出リードの第２基板接合面は、引出リードが引出辺の側に延長された部分に設けられている。従って、引出外部接続端子の側に引出電極パッドが設けられ、引出配線パターンの長さをより短くすることが可能であるのでモジュール基板上における引出配線パターンの占有面積をより小さくすることができる。すなわち、モジュール基板をより小型化することができる。
【００１７】
第４の発明によれば、引出外部接続端子と引出配線パターンとをモジュール基板上に自由に配置することができるので、端子間隔拡大状態や端子並び順変更状態が可能となる。また、端子間隔拡大状態や端子並び順変更状態にするとともに、引出外部接続端子と引出配線パターンの位置を変更しても、半導体素子の引出電極と引出リードとの相対位置を変更する必要がないので、ボンディングワイヤへの影響が発生しない。従って、半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】半導体モジュールにて実現する電子回路の例である。
【図２】モールド材で覆われた中間モジュールをモジュール基板に実装した半導体モジュールの全体斜視図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を、図面を用いて順に説明する。
【００２０】
●［実現する電子回路の例（図１）］
近年、比較的大きな電流を必要とする電動モータの駆動回路として、ＭＯＳＦＥＴを用いた電子回路が利用され、例えばＵ相コイル、Ｖ相コイル、Ｗ相コイルを有する３相モータの各相の駆動回路として、図１に示す電子回路がある。当該電子回路は、Ｕ相コイルへの電力を出力するＵ相回路１０、Ｖ相コイルへの電力を出力するＶ相回路２０、Ｗ相コイルへの電力を出力するＷ相回路３０、Ｕ相回路１０とＶ相回路２０とＷ相回路３０への電力を供給する電源リレー回路４０、を有している。また各回路に使用されている半導体素子であるＴｒ１１〜１３、Ｔｒ２１〜２３、Ｔｒ３１〜３３、Ｔｒ４１、Ｔｒ４２はｎチャネルＭＯＳＦＥＴであり、それぞれゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）の各電極を有している。
【００２１】
Ｕ相回路１０は、半導体素子Ｔｒ１１と半導体素子Ｔｒ１２にて構成されたアーム回路（インバータ回路）と、半導体素子Ｔｒ１３にて構成されてアーム回路からの出力を許可または遮断するモータリレー（リレー回路）と、にて構成されている。半導体素子Ｔｒ１１のドレインＤ１１は、電源Ｖu＋を介してリレー出力電源Ｖroutに接続され、半導体素子Ｔｒ１１のソースＳ１１は、半導体素子Ｔｒ１２のドレインＤ１２及び半導体素子Ｔｒ１３のソースＳ１３に接続されている。半導体素子Ｔｒ１１のゲートＧ１１には、図示省略した制御手段（３相モータを制御するコンピュータ等の制御装置）からの制御信号である入力Ｖuin1が入力される。
【００２２】
半導体素子Ｔｒ１２のドレインＤ１２は、半導体素子Ｔｒ１１のソースＳ１１及び半導体素子Ｔｒ１３のソースＳ１３に接続され、半導体素子Ｔｒ１２のソースＳ１２は、アースＶu−を介して接地用のＧＮＤに接続されている。半導体素子Ｔｒ１２のゲートＧ１２には、図示省略した制御手段からの制御信号である入力Ｖuin2が入力される。
【００２３】
半導体素子Ｔｒ１３のソースＳ１３は、半導体素子Ｔｒ１１のソースＳ１１及び半導体素子Ｔｒ１２のドレインＤ１２に接続され、半導体素子Ｔｒ１３のドレインＤ１３は、Ｕ相出力ＶuoutとしてＵ相コイルへ接続される。半導体素子Ｔｒ１３のゲートＧ１３には、図示省略した制御手段からの制御信号である入力Ｖuin3が入力される。また半導体素子Ｔｒ１３のソースＳ１３からは、出力Ｖum（モニタ用出力）が前記制御手段へ出力される。
【００２４】
Ｖ相回路２０は、半導体素子Ｔｒ２１と半導体素子Ｔｒ２２にて構成されたアーム回路（インバータ回路）と、半導体素子Ｔｒ２３にて構成されてアーム回路からの出力を許可または遮断するモータリレー（リレー回路）と、にて構成されている。なお、半導体素子Ｔｒ２１、Ｔｒ２２、Ｔｒ２３等の接続は、上記の半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３の接続と同様であるので、説明を省略する。
【００２５】
Ｗ相回路３０は、半導体素子Ｔｒ３１と半導体素子Ｔｒ３２にて構成されたアーム回路（インバータ回路）と、半導体素子Ｔｒ３３にて構成されてアーム回路からの出力を許可または遮断するモータリレー（リレー回路）と、にて構成されている。なお、半導体素子Ｔｒ３１、Ｔｒ３２、Ｔｒ３３等の接続は、上記の半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３の接続と同様であるので、説明を省略する。
【００２６】
電源リレー回路４０は、少なくとも１つの半導体素子で構成され、本実施の形態では、２つの半導体素子Ｔｒ４１、Ｔｒ４２にて構成した例を説明する。半導体素子Ｔｒ４１のドレインＤ４１は、電源Ｖｄｄ（車両の場合はバッテリ）に接続され、半導体素子Ｔｒ４１のソースＳ４１は、半導体素子Ｔｒ４２のソースＳ４２に接続されている。半導体素子Ｔｒ４１のゲートＧ４１には、図示省略した制御手段からの制御信号である入力Ｖrin1が入力される。
【００２７】
半導体素子Ｔｒ４２のドレインＤ４２からは、Ｕ相回路１０とＶ相回路２０とＷ相回路３０の電源であるリレー出力電源Ｖroutが出力される。半導体素子Ｔｒ４２のソースＳ４２は、半導体素子Ｔｒ４１のソースＳ４１に接続されている。半導体素子Ｔｒ４２のゲートＧ４２には、図示省略した制御手段からの制御信号である入力Ｖrin2が入力される。また半導体素子Ｔｒ４１、Ｔｒ４２のソースＳ４１、Ｓ４２からは、出力Ｖrm（モニタ用出力）が前記制御手段へ出力される。なお、リレー出力電源ＶroutとＧＮＤ（アース）との間には、コンデンサＣ１が接続されるが、当該コンデンサＣ１は半導体モジュールに実装されることなく、半導体モジュールの外部で接続されるので、点線にて示されている。なお、入力Ｖuin1〜入力Ｖuin3、入力Ｖvin1〜入力Ｖvin3、入力Ｖwin1〜入力Ｖwin3は、アーム回路であるＵ相回路１０、Ｖ相回路２０、Ｗ相回路３０の動作を制御するモータ制御入力部である。また、Ｕ相出力Ｖuout、Ｖ相出力Ｖvout、Ｗ相出力Ｖwoutは、アーム回路の出力に相当するアーム回路出力部である。また、半導体素子Ｔｒ１３、Ｔｒ２３、Ｔｒ３３が省略されている場合は、半導体素子Ｔｒ１１のソース、半導体素子Ｔｒ２１のソース、半導体素子Ｔｒ３１のソースがアーム回路出力部に相当する。
【００２８】
●［半導体素子の外観と、半導体モジュール１及びモジュール基板５０の構造（図２）］
本実施の形態にて説明する半導体素子Ｔｒ１１〜Ｔｒ１３、Ｔｒ２１〜Ｔｒ２３、Ｔｒ３１〜Ｔｒ３３、Ｔｒ４１、Ｔｒ４２は、すべてｎチャネルＭＯＳＦＥＴであり、形状もすべて同じである。よって、半導体素子Ｔｒ１１を例として、半導体素子の外観について説明する。例えば半導体素子Ｔｒ１１は、一辺が数［ｍｍ］程度の略矩形の板状の形状を有しており、表面（上面に相当）にはソースＳ１１（ソース電極）とゲートＧ１１（ゲート電極）が形成されている。半導体素子Ｔｒ１１の裏面（下面に相当）の全体にはドレインＤ１１（ドレイン電極）が形成されている。なお、比較的大電流が流れるソースＳ１１とドレインＤ１１は面積が大きく、ほとんど電流が流れないゲートＧ１１は面積が非常に小さい。
【００２９】
図１におけるＵ相回路１０を構成する半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３は、樹脂等のモールド材で覆われた中間モジュールを構成し、Ｖ相回路２０を構成する半導体素子Ｔｒ２１、Ｔｒ２２、Ｔｒ２３は、モールド材で覆われた中間モジュールを構成し、Ｗ相回路３０を構成する半導体素子Ｔｒ３１、Ｔｒ３２、Ｔｒ３３は、モールド材で覆われた中間モジュールを構成している。図１における電源リレー回路４０を構成する半導体素子Ｔｒ４１、Ｔｒ４２は、モールド材で覆われた中間モジュールを構成している。これらの中間モジュールは、さらに全体として樹脂モールドされる（図２参照）。なお、半導体素子Ｔｒ１１〜Ｔｒ１３、Ｔｒ２１〜Ｔｒ２３、Ｔｒ３１〜Ｔｒ３３にて構成された各中間モジュールは、１つのアーム回路と１つのモータリレー（リレー回路）とを含む第１中間モジュールに相当し、半導体素子Ｔｒ４１、Ｔｒ４２にて構成された中間モジュールは、電源リレー回路を含む第２中間モジュールに相当している。
【００３０】
モジュール基板５０は、略矩形のベース基板５０Ａに、各配線パターン、各電極パッド、各端子が設けられている。配線パターンとしては、電源関連配線パターンと、ＧＮＤ配線パターンと、引出配線パターンＨ９１〜Ｈ９３、Ｈ６１〜Ｈ６４、Ｈ６４Ａ、Ｈ７１〜Ｈ７４、Ｈ７４Ａ、Ｈ８１〜Ｈ８４、Ｈ８４Ａがある。なお、一部の電源関連配線パターンと一部のＧＮＤ配線パターンや、引出配線パターンＨ６２、Ｈ６４、Ｈ７２、Ｈ７４、Ｈ８２、Ｈ８４はベース基板５０Ａの裏面（または内層）に形成されている。電極パッドとしては、図示省略した電極パッドや、引出電極パッドＰ９１〜Ｐ９３、Ｐ６１〜Ｐ６３、Ｐ７１〜Ｐ７３、Ｐ８１〜Ｐ８３がある。ベース基板５０Ａの一辺である引出辺５０Ｈには、引出外部接続端子Ｔ９１〜Ｔ９３、Ｔ６１〜Ｔ６４、Ｔ７１〜Ｔ７４、Ｔ８１〜Ｔ８４が設けられている。またベース基板５０Ａにおける引出辺に対向する辺であるパワー辺５０Ｐには、パワー端子Ｔ４１〜Ｔ４３、Ｔ１１、Ｔ２１、Ｔ３１が設けられている。またモジュール基板５０の表面には、半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３を実装する実装領域が用意され、半導体素子Ｔｒ２１、Ｔｒ２２、Ｔｒ２３を実装する実装領域が用意され、半導体素子Ｔｒ３１、Ｔｒ３２、Ｔｒ３３を実装する実装領域が用意され、半導体素子Ｔｒ４１、Ｔｒ４２を実装する実装領域が用意されている。
【００３１】
電源関連配線パターンには、電源リレー回路４０に入力される電源Ｖｄｄ用の配線パターンであってパワー端子Ｔ４１が接続された電源関連配線パターンと、半導体素子Ｔｒ４２のドレインＤ４２に接続されてＵ相回路１０、Ｖ相回路２０、Ｗ相回路３０に電力を供給する配線パターン（リレー出力電源Ｖroutの配線パターン）であってパワー端子Ｔ４３が接続された電源関連配線パターンと、がある。
【００３２】
ＧＮＤ配線パターンは、図１におけるＧＮＤ（アース）に接続される配線パターンであって、パワー端子Ｔ４２が接続されている。
【００３３】
半導体素子Ｔｒ１３のドレインＤ１３と接続される電極パッド（図示省略）は、銅等の導電体で形成された略直方体形状のヒートスプレッダを介してドレインＤ１３と接続され、パワー端子Ｔ１１が接続されている。半導体素子Ｔｒ１２のソースＳ１２と接続される電極パッド（図示省略）は、ＧＮＤ配線パターンと接続されている。なお、ヒートスプレッダを有する場合、半導体素子の下面の電極（ドレイン電極）とモジュール基板５０との接合面に相当するヒートスプレッダの下面は、第１基板接合面に相当する。ヒートスプレッダを有していない場合は、半導体素子の下面の電極（ドレイン電極）が、第１基板接合面に相当する。
【００３４】
同様に、半導体素子Ｔｒ２３のドレインＤ２３と接続される電極パッド（図示省略）は、銅等の導電体で形成された略直方体形状のヒートスプレッダを介してドレインＤ２３と接続され、パワー端子Ｔ２１が接続されている。半導体素子Ｔｒ２２のソースＳ２２と接続される電極パッド（図示省略）は、ＧＮＤ配線パターンと接続されている。
【００３５】
同様に、半導体素子Ｔｒ３３のドレインＤ３３と接続される電極パッド（図示省略）は、銅等の導電体で形成された略直方体形状のヒートスプレッダを介してドレインＤ３３と接続され、パワー端子Ｔ３１が接続されている。半導体素子Ｔｒ３２のソースＳ３２と接続される電極パッド（図示省略）は、ＧＮＤ配線パターンと接続されている。
【００３６】
引出電極パッドＰ９１は、引出リード９４Ｇを介して半導体素子Ｔｒ４１のゲートＧ４１と接続されている。引出電極パッドＰ９２は、引出リード９５Ｇを介して半導体素子Ｔｒ４２のゲートＧ４２と接続されている。引出電極パッドＰ９３は、引出リード９４Ｓを介して半導体素子Ｔｒ４１のソースＳ４１、半導体素子Ｔｒ４２のソースＳ４２と接続されている。なお、引出リード９４Ｇにおける引出電極パッドＰ９１と接合される面、引出リード９５Ｇにおける引出電極パッドＰ９２と接合される面、引出リード９４Ｓにおける引出電極パッドＰ９３と接合される面は、第１基板接合面を含む仮想平面まで延ばされた第２基板接合面に相当する。
【００３７】
引出電極パッドＰ６１は、引出リード６１Ｇを介して半導体素子Ｔｒ１１のゲートＧ１１と接続されている。引出電極パッドＰ６２は、引出リード６２Ｇを介して半導体素子Ｔｒ１２のゲートＧ１２と接続されている。引出電極パッドＰ６３は、引出リード６３Ｇを介して半導体素子Ｔｒ１３のゲートＧ１３と接続されている。なお、引出リード６１Ｇにおける引出電極パッドＰ６１と接合される面、引出リード６２Ｇにおける引出電極パッドＰ６２と接合される面、引出リード６３Ｇにおける引出電極パッドＰ６３と接合される面は、第１基板接合面を含む仮想平面まで延ばされた第２基板接合面に相当する。
【００３８】
同様に、引出電極パッドＰ７１は、引出リード７１Ｇを介して半導体素子Ｔｒ２１のゲートＧ２１と接続されている。引出電極パッドＰ７２は、引出リード７２Ｇを介して半導体素子Ｔｒ２２のゲートＧ２２と接続されている。引出電極パッドＰ７３は、引出リード７３Ｇを介して半導体素子Ｔｒ２３のゲートＧ２３と接続されている。なお、引出リード７１Ｇにおける引出電極パッドＰ７１と接合される面、引出リード７２Ｇにおける引出電極パッドＰ７２と接合される面、引出リード７３Ｇにおける引出電極パッドＰ７３と接合される面は、第１基板接合面を含む仮想平面まで延ばされた第２基板接合面に相当する。
【００３９】
同様に、引出電極パッドＰ８１は、引出リード８１Ｇを介して半導体素子Ｔｒ３１のゲートＧ３１と接続されている。引出電極パッドＰ８２は、引出リード８２Ｇを介して半導体素子Ｔｒ３２のゲートＧ３２と接続されている。引出電極パッドＰ８３は、引出リード８３Ｇを介して半導体素子Ｔｒ３３のゲートＧ３３と接続されている。なお、引出リード８１Ｇにおける引出電極パッドＰ８１と接合される面、引出リード８２Ｇにおける引出電極パッドＰ８２と接合される面、引出リード８３Ｇにおける引出電極パッドＰ８３と接合される面は、第１基板接合面を含む仮想平面まで延ばされた第２基板接合面に相当する。そして各第２基板接合面は、各引出リードがモジュール基板５０の一辺である引出辺５０Ｈの側に延長された部分に設けられている。
【００４０】
パワー端子Ｔ４１は、図１に示す電源Ｖｄｄに接続される外部接続端子であり、電源関連配線パターンに接続されている。パワー端子Ｔ４２は、図１に示すＧＮＤ（アース）に接続される外部接続端子であり、ＧＮＤ配線パターンに接続されている。パワー端子Ｔ４３は、図１に示すリレー出力電源Ｖroutに接続される外部接続端子であり、電源関連配線パターンに接続されている。
【００４１】
パワー端子Ｔ１１は、図１に示すＵ相出力Ｖuoutとなる外部接続端子であり、図示省略した電極パッドに接続されている。パワー端子Ｔ２１は、図１に示すＶ相出力Ｖvoutとなる外部接続端子であり、図示省略した電極パッドに接続されている。パワー端子Ｔ３１は、図１に示すＷ相出力Ｖwoutとなる外部接続端子であり、図示省略した電極パッドに接続されている。またパワー端子Ｔ４１〜Ｔ４３、Ｔ１１、Ｔ２１、Ｔ３１は、モジュール基板５０の一辺であるパワー辺５０Ｐに設けられており、端子数が少ないので、隣り合う端子との間隔が、ショートやノイズの重畳等を回避できる間隔以上が充分に確保されて配置されている。
【００４２】
引出外部接続端子Ｔ９１〜Ｔ９３は、図１に示す電源リレー回路４０用の端子である。引出外部接続端子Ｔ９１は、図１に示す入力Ｖrin1となる端子であり、引出配線パターンＨ９１にて引出電極パッドＰ９１に接続されている。引出外部接続端子Ｔ９２は、図１に示す入力Ｖrin2となる端子であり、引出配線パターンＨ９２にて引出電極パッドＰ９２に接続されている。引出外部接続端子Ｔ９３は、図１に示す出力Ｖrmとなる端子であり、引出配線パターンＨ９３にて引出電極パッドＰ９３に接続されている。
【００４３】
引出外部接続端子Ｔ６１〜Ｔ６４は、図１に示すＵ相回路１０用の端子である。引出外部接続端子Ｔ６１は、図１に示す入力Ｖuin1となる端子であり、引出配線パターンＨ６１にて引出電極パッドＰ６１に接続されている。引出外部接続端子Ｔ６２は、図１に示す入力Ｖuin2となる端子であり、モジュール基板５０の裏面に形成された引出配線パターンＨ６２にて引出電極パッドＰ６２に接続されている。引出外部接続端子Ｔ６３は、図１に示す入力Ｖuin3となる端子であり、引出配線パターンＨ６３にて引出電極パッドＰ６３に接続されている。引出外部接続端子Ｔ６４は、図１に示す出力Ｖumとなる端子であり、モジュール基板５０の裏面に形成された引出配線パターンＨ６４、及び引出配線パターンＨ６４Ａを介して半導体素子Ｔｒ１２のドレインＤ１２に接続されている。
【００４４】
同様に、引出外部接続端子Ｔ７１〜Ｔ７４は、図１に示すＶ相回路２０用の端子である。引出外部接続端子Ｔ７１は、図１に示す入力Ｖvin1となる端子であり、引出配線パターンＨ７１にて引出電極パッドＰ７１に接続されている。引出外部接続端子Ｔ７２は、図１に示す入力Ｖvin2となる端子であり、モジュール基板５０の裏面に形成された引出配線パターンＨ７２にて引出電極パッドＰ７２に接続されている。引出外部接続端子Ｔ７３は、図１に示す入力Ｖvin3となる端子であり、引出配線パターンＨ７３にて引出電極パッドＰ７３に接続されている。引出外部接続端子Ｔ７４は、図１に示す出力Ｖvmとなる端子であり、モジュール基板５０の裏面に形成された引出配線パターンＨ７４、及び引出配線パターンＨ７４Ａを介して半導体素子Ｔｒ２２のドレインＤ２２に接続されている。
【００４５】
同様に、引出外部接続端子Ｔ８１〜Ｔ８４は、図１に示すＷ相回路３０用の端子である。引出外部接続端子Ｔ８１は、図１に示す入力Ｖwin1となる端子であり、引出配線パターンＨ８１にて引出電極パッドＰ８１に接続されている。引出外部接続端子Ｔ８２は、図１に示す入力Ｖwin2となる端子であり、モジュール基板５０の裏面に形成された引出配線パターンＨ８２にて引出電極パッドＰ８２に接続されている。引出外部接続端子Ｔ８３は、図１に示す入力Ｖwin3となる端子であり、引出配線パターンＨ８３にて引出電極パッドＰ８３に接続されている。引出外部接続端子Ｔ８４は、図１に示す出力Ｖwmとなる端子であり、モジュール基板５０の裏面に形成された引出配線パターンＨ８４、及び引出配線パターンＨ８４Ａを介して半導体素子Ｔｒ３２のドレインＤ３２に接続されている。
【００４６】
引出外部接続端子Ｔ９１〜Ｔ９３、Ｔ６１〜Ｔ６４、Ｔ７１〜Ｔ７４、Ｔ８１〜Ｔ８４、引出配線パターンＨ９１〜Ｈ９３、Ｈ６１〜Ｈ６４、Ｈ７１〜Ｈ７４、Ｈ８１〜Ｈ８４は、隣り合う引出リードの第２基板接合面の間隔の中で最も狭い間隔（本実施例では、引出リード６１Ｇ、６３Ｇの第２基板接合面の間隔）よりも、隣り合う引出外部接続端子の間隔のほうが大きくなる端子間隔拡大状態となるように設けられている。また、引出外部接続端子Ｔ９１〜Ｔ９３、Ｔ６１〜Ｔ６４、Ｔ７１〜Ｔ７４、Ｔ８１〜Ｔ８４、引出配線パターンＨ９１〜Ｈ９３、Ｈ６１〜Ｈ６４、Ｈ７１〜Ｈ７４、Ｈ８１〜Ｈ８４は、少なくとも一部の引出リードの並び順と、当該引出リードに対応する引出外部接続端子の並び順と、が異なる端子並び順変更状態となるように設けられている。本実施の形態の例では、引出リード６１Ｇ〜６３Ｇの並び順と引出外部接続端子Ｔ６１〜Ｔ６３の並び順が異なっており、引出リード７１Ｇ〜７３Ｇの並び順と引出外部接続端子Ｔ７１〜Ｔ７３の並び順が異なっており、引出リード８１Ｇ〜８３Ｇの並び順と引出外部接続端子Ｔ８１〜Ｔ８３の並び順が異なっている。
【００４７】
なお、図１に示す電子回路におけるアースＶu−とＧＮＤの間、アースＶv−とＧＮＤの間、アースＶw−とＧＮＤの間、のそれぞれの個所に、あるいは、リレー出力電源Ｖroutと電源Ｖu＋の間、リレー出力電源Ｖroutと電源Ｖv＋の間、リレー出力電源Ｖroutと電源Ｖw＋の間、のそれぞれの個所に、例えば電流検出用のシャント抵抗を設け、モジュール基板５０に当該シャント抵抗用の配線パターンを設けてもよい。この場合、シャント抵抗用の配線パターンは、中間モジュール内のいずれかの半導体素子から電源関連配線パターンまたはＧＮＤ配線パターンへと接続される所定の電子部品（この場合、シャント抵抗）に使用される配線パターンとなる。
【００４８】
●［半導体モジュールの製造方法］
本半導体モジュール１は、半導体素子Ｔｒ１１〜Ｔｒ１３のそれぞれの下面に、それぞれヒートスプレッダを接合し、半導体素子Ｔｒ１１〜Ｔｒ１３の上面の各電極に対応するリードを接合し、ヒートスプレッダ及びリードが接合された半導体素子をモールド材で覆った構造である。以下、半導体素子Ｔｒ１１〜Ｔｒ１３を例として説明する。
【００４９】
ヒートスプレッダは、例えば銅等の導電体でありかつ放熱性の良い材質で板状に形成された部材である。ヒートスプレッダの上面は、対応する半導体素子の下面であるドレイン電極を覆う面積を有しており、半導体素子の下面の電極であるドレイン電極の全体がハンダ等にて接合され、半導体素子の放熱を助長する。ヒートスプレッダの下面は、モジュール基板に接合される第１基板接合面となる。ヒートスプレッダの上面には各半導体素子の下面のドレインが接合される。
【００５０】
リードフレームは、半導体素子Ｔｒ１１〜Ｔｒ１３の各電極であるソースとゲートに接合される各リードを有している。なお、少なくとも一部のリードは、引出外部接続端子に接続される引出リードである。各リードは、例えば銅等の導電体で形成されている。リードフレームは、半導体素子Ｔｒ１１のゲートＧ１１に接合される引出リード６１Ｇ、半導体素子Ｔｒ１１のソースＳ１１と半導体素子Ｔｒ１３のソースＳ１３に接合されるリード（図示省略）、半導体素子Ｔｒ１２のゲートＧ１２に接合される引出リード６２Ｇ、半導体素子Ｔｒ１２のソースＳ１２に接合されるリード（図示省略）、半導体素子Ｔｒ１３のゲートＧ１３に接合される引出リード６３Ｇ、を有している。また各リードは、フレーム及びランナーにて、互いの相対的な位置が位置決めされている。
【００５１】
引出リード６１Ｇの一方の端部は、半導体素子Ｔｒ１１のゲートＧ１１（引出電極に相当）に近接する位置まで延ばされて、ボンディングワイヤにてゲートＧ１１に接合されている。引出リード６１Ｇの他方の端部は、引出電極パッドＰ６１にハンダ等にて接合される。引出リード６２Ｇの一方の端部は、半導体素子Ｔｒ１２のゲートＧ１２（引出電極に相当）に近接する位置まで延ばされて、ボンディングワイヤにてゲートＧ１２に接合されている。引出リード６２Ｇの他方の端部は、引出電極パッドＰ６２にハンダ等にて接合される。引出リード６３Ｇの一方の端部は、半導体素子Ｔｒ１３のゲートＧ１３（引出電極に相当）に近接する位置まで延ばされて、ボンディングワイヤにてゲートＧ１３に接合されている。引出リード６３Ｇの他方の端部は、引出電極パッドＰ６３にハンダ等にて接合される。
【００５２】
半導体素子Ｔｒ１３のソースＳ１３にハンダ等にて接合されるリード（図示省略）は、半導体素子Ｔｒ１１のソースＳ１１にハンダ等にて接合されるとともに、一部が第２基板接合面とされている。当該第２基板接合面は、ヒートスプレッダを介して半導体素子Ｔｒ１２のドレインＤ１２とハンダ等にて接合された電極パッド（図示省略）にハンダ等にて接合される。半導体素子Ｔｒ１２のソースＳ１２にハンダ等にて接続されるリード（図示省略）は、一部が第２基板接合面とされており、図示省略した電極パッドにハンダ等にて接合される。
【００５３】
●［半導体モジュールの外観（図２）］
モジュール基板５０のパワー辺５０Ｐには、外部接続端子であるパワー端子Ｔ４１（Ｖr＋）、Ｔ４２（ＧＮＤ）、Ｔ４３（Ｖrout）、Ｔ１１（Ｕ相出力Ｖuout）、Ｔ２１（Ｖ相出力Ｖvout）、Ｔ３１（Ｗ相出力Ｖwout）が設けられている。そして各パワー端子は、ノイズの干渉やショート等の影響が及ばない適切な間隔以上をあけて配置されている。
【００５４】
モジュール基板５０においてパワー辺５０Ｐに対向する辺である引出辺５０Ｈには、外部接続端子である引出外部接続端子Ｔ９１（入力Ｖrin1）、Ｔ９２（入力Ｖrin2）、Ｔ９３（出力Ｖrm）、Ｔ６１（入力Ｖuin1）、Ｔ６２（入力Ｖuin2）、Ｔ６３（入力Ｖuin3）、Ｔ６４（出力Ｖum）、Ｔ７１（入力Ｖvin1）、Ｔ７２（入力Ｖvin2）、Ｔ７３（入力Ｖvin3）、Ｔ７４（出力Ｖvm）、Ｔ８１（入力Ｖwin1）、Ｔ８２（入力Ｖwin2）、Ｔ８３（入力Ｖwin3）、Ｔ８４（出力Ｖwm）が設けられている。そして各引出外部接続端子は、ノイズの干渉やショート等の影響が及ばない適切な間隔以上をあけて配置されている。
【００５５】
以上、本実施の形態にて説明した半導体モジュール１は、半導体素子の引出電極（この場合、ゲート電極と、一部のソース電極）と引出外部接続端子との接続において、引出リードと引出電極パッドと引出配線パターンを介して引出電極と引出外部接続端子とを接続する構成を有している。この構成を有することで、半導体素子の間隔や、引出電極の間隔や、引出リードの間隔や、引出電極パッドの間隔等に影響されることなく、隣り合う引出外部接続端子の間隔を自由に設定して、各引出配線パターンで各引出電極パッドと各引出外部接続端子とを接続することができる。また、引出外部接続端子の間隔だけでなく、引出外部接続端子の並び順を自由に変更することも可能である。
【００５６】
また、半導体モジュール１は、隣り合う引出外部接続端子の間隔を変更しても、あるいは引出外部接続端子の並び順を変更しても、引出電極と引出リードとの相対位置を変更する必要が無いので、ボンディングワイヤが長くなることも無い。従って、引出外部接続端子の間隔の変更や並び順の変更を行うことで、隣り合う引出外部接続端子の互いのノイズの干渉やショート等を適切に回避することができる。またボンディングワイヤの長さが長くなることが無いので、モールド材を用いて中間モジュールを一体化した場合、引出外部接続端子の間隔を広くしても、モールド形状が大きくなることも無い。従って、半導体モジュールが大型化することを防止できる。また、引出リードの配置が自由になり、半導体素子の引出電極に近接する位置まで引出リードを延ばすことができるので、ボンディングワイヤの長さを最小限とすることが可能であり、中間モジュールのモールド形状をより小型化することが可能である。従って、半導体モジュールをより小型化することができる。また、ボンディングワイヤの長さが最小限であるのでモールド形状が小さく、ボンディングワイヤに印加される熱応力等も小さくなり、故障率をより低減することができる。
【００５７】
また半導体モジュール１では、モジュール基板５０における引出辺５０Ｈに各引出外部接続端子が設けられており、樹脂モールドされた中間モジュールに対して各引出リード及び各引出電極パッドが、当該引出辺５０Ｈの側に設けられている。このため、各引出外部接続端子と各引出電極パッドとの間に引出配線パターンが配置され、引出配線パターンの占有面積をより小さくすることができる。従って、引出配線パターンのノイズの干渉や、モジュール基板の大型化を抑制することができる。
【００５８】
また半導体モジュール１では、隣り合う引出リードの間隔の中で最も狭い間隔よりも、隣り合う引出外部接続端子の間隔のほうが大きくなるように引出外部接続端子と引出配線パターンが設けられた端子間隔拡大状態、あるいは少なくとも一部の引出リードの並び順と、当該引出リードに対応する引出外部接続端子の並び順と、が異なるように引出外部接続端子と引出配線パターンが設けられた端子並び順変更状態、の少なくとも一方の状態となるように、引出外部接続端子と引出配線パターンを自由に設けることができる。従って、間隔の変更や並び順の変更を行うことで、隣り合う引出外部接続端子の互いのノイズの干渉やショート等を適切に回避することができる。
【００５９】
本発明の半導体モジュール１の構成、構造、外観、形状、製造方法等は、本発明の要旨を変更しない範囲で種々の変更、追加、削除が可能である。例えば、本実施の形態の説明では半導体素子としてｎチャネルＭＯＳＦＥＴを例として説明したが、ｐチャネルＭＯＳＦＥＴとしてもよい。
【００６０】
また、半導体モジュール１で実現する電子回路は、図１の例に示した電子回路に限定されず、種々の電子回路を、本実施の形態にて説明した半導体モジュールに適用することが可能である。
【００６１】
例えば、モールド材を省略し、半導体素子と各リードとの接合個所及び隣り合う半導体素子とを接着剤等にて固定（一体化）するようにしてもよい。
【００６２】
本実施の形態の説明では、各半導体素子の下面にヒートスプレッダを接合し、ヒートスプレッダの下面を第１基板接合面とした例を説明したが、ヒートスプレッダを省略して、各半導体素子の下面の電極（この場合、ドレイン電極）を、第１基板接合面としてもよい。第１基板接合面は、半導体素子の下面の電極とモジュール基板との接合面に相当する面である。
【００６３】
本実施の形態にて説明した半導体モジュール１は、半導体素子Ｔｒ４１とＴｒ４２で構成した電源リレーを１個有する例を説明したが、少なくとも１つの電源リレーを有してもよいし、半導体モジュールから電源リレーを省略して半導体モジュールの外部に電源リレーを有してもよい。またモータリレー（リレー回路）である半導体素子Ｔｒ１３、２３、３３は省略してもよい。
【符号の説明】
【００６４】
１        半導体モジュール
１０      Ｕ相回路
２０      Ｖ相回路
３０      Ｗ相回路
４０      電源リレー回路
５０      モジュール基板
６１Ｇ〜６３Ｇ、７１Ｇ〜７３Ｇ、８１Ｇ〜８３Ｇ    引出リード
９４Ｇ、９５Ｇ、９４Ｓ    引出リード
Ｈ６１〜Ｈ６４、Ｈ７１〜Ｈ７４、Ｈ８１〜Ｈ８４    引出配線パターン
Ｈ６４Ａ、Ｈ７４Ａ、Ｈ８４Ａ    引出配線パターン
Ｈ９１〜Ｈ９３    引出配線パターン
Ｐ６１〜Ｐ６３、Ｐ７１〜Ｐ７３、Ｐ８１〜Ｐ８３    引出電極パッド
Ｐ９１〜Ｐ９３    引出電極パッド
Ｔ１１、Ｔ２１、Ｔ３１、Ｔ４１〜Ｔ４３    パワー端子
Ｔ６１〜Ｔ６４、Ｔ７１〜Ｔ７４、Ｔ８１〜Ｔ８４    引出外部接続端子
Ｔ９１〜Ｔ９３    引出外部接続端子
Ｔｒ１１〜Ｔｒ１３    半導体素子
Ｔｒ２１〜Ｔｒ２３    半導体素子
Ｔｒ３１〜Ｔｒ３３    半導体素子
Ｔｒ４１、Ｔｒ４２    半導体素子
【図１】
2016213406.tif 000003
【図２】
2016213406.tif 000004