(57)【要約】      （修正有）【課題】優れたキャリア制御特性を有する電界効果トランジスタの提供をする。【解決手段】トランジスタ１０は、シリコン等の基板１１の上にＰｔの電極１２を形成し、その上に７５／２５ｍｏｌ％のＶＤＦ／ＴｒＦＥ（フッ化ビニリデン−三フッ化エチレン共重合体）をスピンコート法により塗布後に１２０℃にて乾燥させ、膜厚１５０ｎｍの強誘電体１３の薄膜を形成する。二次元物質１４としてＭｏＳ２（二硫化モリブデン）を薄片化し、これをテープを用いて強誘電体１３の上に転写する。その後にフォトリソグラフィにより部分的にＡｕからなるドレイン電極１５とソース電極１６を形成する。【選択図】図１
2016213280.tif 000002
【特許請求の範囲】
【請求項１】
二次元物質からなるチャネルに、強誘電体からなるゲートを組み合せたことを特徴とする電界効果トランジスタ。
【請求項２】
前記二次元物質はカルコゲン化合物半導体であることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
前記強誘電体は有機系の薄膜又は無機系の薄膜であることを特徴とする請求項１又は２記載の電界効果トランジスタ。
【請求項４】
基板の上に電極を介してゲートとなる強誘電体薄膜を積層し、
前記強誘電体薄膜の上に二次元物質薄膜をチャネルとして積層し、
前記二次元物質薄膜にドレイン及びソース電極を形成したことを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果トランジスタに関し、特に二次元物質と強誘電体との組み合せからなるトランジスタに係る。
【背景技術】
【０００２】
二次元物質は層状構造を有し、薄膜化が容易なことから半導体素子として検討がなされている。
例えば、非特許文献１にＭｏＳ２（二硫化モリブデン）をチャネルとしたＦＥＴ構造が開示されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】S.Das, H.Y.Chen, A.V.Penumatcha and J.Apenzeller : Nano Lett.13(2013)100.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、優れたキャリア制御特性を有する電界効果トランジスタの提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る電界効果トランジスタは、二次元物質からなるチャネルに、強誘電体からなるゲートを組み合せたことを特徴とする。
ここで二次元物質とは、いわゆる層状構造からなる物質をいい、層を形成する面内方向（二次元方向）は共有結合等の強い結合構造であり、層間はファンデルワールス力等の相対的に弱い結合からなる物質をいう。
【０００６】
本発明において二次元物質は、キャリアが移動するチャネルとなるものであり、カルコゲン化合物半導体が好ましい。
カルコゲン化合物半導体は、Ｍｏ，Ｈｆ，Ｗ等の金属とカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）との化合物をいう。
例えば、ＭｏＳ２（二硫化モリブデン）が例として挙げられる。
本発明において強誘電体とは、外部に電場がなくても電気双極子が整列しており、且つ、双極子の方向が電場によって変化できる物質をいう。
有機系の薄膜からなる強誘電体には、フッ化ビニリデン（ＶＤＦ）等のフッ素系の有機薄膜が例として挙げられ、特にフッ化ビニリデンと三フッ化エチレン（ＴｒＦＥ）との共重合体薄膜が好ましい。
また、無機系のものとしては、ＢｉＦｅＯ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，ＢａＴｉＯ３等が例として挙げられる。
【０００７】
二次元物質をチャネルとし、この内部キャリアを制御するための強誘電体からなるゲートを接合する方法としては、基板の上に電極を介してゲートとなる強誘電体薄膜を積層し、前記強誘電体薄膜の上に二次元物質薄膜をチャネルとして積層し、前記二次元物質薄膜にドレイン及びソース電極を形成する例が挙げられる。
【発明の効果】
【０００８】
本発明に係る電界効果トランジスタは、層状構造からなる二次元物質の薄膜をキャリア移動のチャネルとし、ゲートに強誘電体を用いたことによりゲート電圧に対するドレイン電流に強誘電性ヒステリシスが発現し、キャリア制御が可能になる。
また、ゲートにＳｉＯ２を用いた場合に比較し、実効移動度や高密度キャリア変調等の半導体特性が向上する。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る電界効果トランジスタの構造例を示す。
【図２】本発明に係る電界効果トランジスタの製作例を示す。
【図３】ＭｏＳ２層の厚み及びＶＤＦ／ＴｒＦＥの表面ラフネスの測定結果を示す。
【図４】ＭＦＭキャパシタにおけるＰ−Ｖ特性の測定結果を示す。
【図５】ゲート電圧に対するドレイン電流変化の測定結果を示す。
【図６】実効移動度の測定結果を示す。
【図７】本発明に係るＶＤＦ／ＴｒＦＥゲート型ＦＥＴとＳｉＯ２ゲート型ＦＥＴとの比較を示す。
【図８】ＶＤＦ／ＴｒＦＥゲートの分極量の変化とドレイン電流変化の測定結果を示す。
【発明を実施するための形態】
【００１０】
本発明に係る電界効果トランジスタの例を以下、二次元物質にＭｏＳ２（二硫化モリブデン）を用い、強誘電体にＶＤＦ／ＴｒＦＥ（７５／２５ｍｏｌ％），［フッ化ビニリデンと三フッ化エチレンのコポリマー］を用いた例で説明するが、本発明はこの組み合せに限定されない。
【００１１】
図１に本発明に係る電界効果型のトランジスタ１０の断面図を示し、図２にその製作プロセスの例を示す。
トランジスタ１０は、シリコン等の基板１１の上にＰｔの電極１２を形成し、その上に７５／２５ｍｏｌ％のＶＤＦ／ＴｒＦＥ（フッ化ビニリデン−三フッ化エチレン共重合体）をスピンコート法により塗布後に１２０℃にて乾燥させ、膜厚１５０ｎｍの強誘電体１３の薄膜を形成した。
二次元物質１４としてＭｏＳ２（二硫化モリブデン）を薄片化し、これをテープを用いて図２（ｂ）に示すように強誘電体１３の上に転写した。
その後に図２（ｃ）に示すように、フォトリソグラフィにより部分的にＡｕからなるドレイン（Ｄｒａｉｎ）電極１５とソース（Ｓｏｕｒｃｅ）電極１６を形成した。
これにより得られたサンプルは、図３に示すようにＭｏＳ２層の厚み６．９ｎｍ，ＶＤＦ／ＴｒＦＥの表面ラフネスＲｑ（ＲＭＳ）＝４．２ｎｍであった。
表面観察には、ＡＦＭ（原子間力顕微鏡）を用いた。
また、ＭｏＳ２層のチャネル長さはＬ＝５．３４μｍ，チャネル幅は３μｍであった。
以下、上記サンプルをＶＤＦ／ＴｒＦＥゲート型と称する。
なお、比較評価のためにＶＤＦ／ＴｒＦＥ膜の替わりに熱酸化法により膜厚２６０ｎｍのＳｉＯ２膜を形成し、その上に上記と同様にＭｏＳ２層を形成したものを製作した。
ＳｉＯ２ゲート型は、ＭｏＳ２層の厚み３．６７ｎｍ，ＭｏＳ２の表面ラフネスは、０．５５ｎｍ，チャネル長さ９．８μｍ，チャネル幅７．４μｍであった。
【００１２】
ＭｏＳ２とＶＤＦ／ＴｒＦＥとのＭＦＭキャパシタ構造のＰ−Ｖ特性測定結果を図４に示す。
分極量は、Ｐｒ＝９μＣ／ｃｍ２，抗電圧は約１４Ｖであった。
次に、製作したＶＤＦ／ＴｒＦＥゲート型のコンデンサのＩｄｓ−Ｖｇｓ特性を図５に示す。
測定には、ｐＡｍｅｔｅｒ  ＹＨＰ４１４０Ｂ，半導体パラメーターアナライザーＨＰ４１５６を用いた。
ゲート電圧を−３０Ｖから＋３０Ｖへ掃引していくと、１２Ｖ付近でドレイン電流が大きく立ち上がり、ｏｎ状態を示した。
その後に＋３０Ｖから−３０Ｖへ掃引していくと、ドレイン電流はマイナス側に大きくシフトし、−５Ｖ付近でｏｆｆ状態になった。
これにより、反時計回りの強誘電性ヒステリシスが確認でき、ＭｏＳ２内部のキャリア制御が可能であった。
【００１３】
次に、実効移動度を測定．算出した結果を図６に示すように、実効移動度は１３８ｃｍ２／Ｖｓであった。
比較のために製作したＳｉＯ２ゲート型は、４．８ｃｍ２／Ｖｓであったことから、ＶＤＦ／ＴｒＦＥゲート型はＳｉＯ２ゲート型に比べ、約２８倍であったことになる。
また、ゲート電圧に対するドレイン電流の変化を比較したグラフを図７に示す。
これにより、ＶＤＦ／ＴｒＦＥゲート型は、ＳｉＯ２ゲート型に比べ、ドレイン電流が約１１００倍の値を示したことになる。
【００１４】
次に、ＶＤＦ／ＴｒＦＥゲート型の最大印加電圧に対するドレイン電流の変化を測定したグラフを図８に示す。
この結果、残留分極によって誘起されたキャリアにより、ＭｏＳ２の抵抗値が変化することも確認できた。
【符号の説明】
【００１５】
１０      トランジスタ
１１      基板
１２      電極
１３      強誘電体
１４      二次元物質
１５      ドレイン
１６      ソース
【図１】
2016213280.tif 000003
【図２】
2016213280.tif 000004
【図３】
2016213280.tif 000005
【図４】
2016213280.tif 000006
【図５】
2016213280.tif 000007
【図６】
2016213280.tif 000008
【図７】
2016213280.tif 000009
【図８】
2016213280.tif 000010