(57)【要約】【課題】駆動電圧、消費電力がともに低く、室温・大気圧下で作製を完了することができる酸化物超薄膜を含む抵抗変化メモリ素子および抵抗変化メモリ素子の製造方法を提供する。【解決手段】抵抗変化層の作製にケイ素含有高分子単分子膜の積層膜をテンプレートとして用い、これを光酸化することで得られる二酸化ケイ素超薄膜（酸化物超薄膜）を用い、なおかつ上部電極として導電性高分子の塗布膜を用いる。【選択図】図１
2016157864.tif 000002
【特許請求の範囲】
【請求項１】
下部電極上に酸化物超薄膜が形成され、前記酸化物超薄膜上に上部電極が形成されて成り、
前記酸化物超薄膜は、一般式（ａ） 
【化１】
2016157864.tif 000007
（式中、Ｒはフェニル基を表し、ｎは自然数である。）で表される繰り返し単位１と、
一般式（ｂ）
【化２】
2016157864.tif 000008
（式中、ｍは自然数である。）で表される繰り返し単位２とを含有する共重合体の単分子膜、または該単分子膜を累積することにより得られる積層膜を、光酸化して得られることを
特徴とする抵抗変化メモリ素子。
【請求項２】
前記繰り返し単位１と前記繰り返し単位２とのモル比が、６：９４〜２２：７８であることを特徴とする請求項１記載の抵抗変化メモリ素子。
【請求項３】
前記共重合体の重量平均分子量が５，０００〜２００，０００であることを特徴とする請求項１または２記載の抵抗変化メモリ素子。
【請求項４】
前記上部電極が、一般式（ｃ）
【化３】
2016157864.tif 000009
（式中、ｎ’は自然数である。）で表される繰り返し単位３と、
一般式（ｄ）
【化４】
2016157864.tif 000010
（式中、ｍ’は自然数である。）で表される繰り返し単位４とを有する混合物の薄膜を積層して成ることを特徴とする請求項１乃至３のいずれか１項に記載の抵抗変化メモリ素子。
【請求項５】
前記下部電極が、銀、アルミニウムもしくは金から成る金属、または導電性高分子から成ることを特徴とする請求項１乃至４のいずれか１項に記載の抵抗変化メモリ素子。
【請求項６】
下部電極上に、
一般式（ａ）                                   
【化５】
2016157864.tif 000011
（式中、Ｒはフェニル基を表し、ｎは自然数である。）で表される繰り返し単位１と、
一般式（ｂ）
【化６】
2016157864.tif 000012
（式中、ｍは自然数である。）で表される繰り返し単位２とを含有する共重合体の単分子膜、または該単分子膜を累積することにより得られる積層膜を、光酸化することで酸化物超薄膜を得ることを
特徴とする抵抗変化メモリ素子の製造方法。
【請求項７】
前記酸化物超薄膜の上に、上部電極として
一般式（ｃ）
【化７】
2016157864.tif 000013
（式中、ｎ’は自然数である。）で表される繰り返し単位３と、
一般式（ｄ）
【化８】
2016157864.tif 000014
（式中、ｍ’は自然数である。）で表される繰り返し単位４とを有する混合物の薄膜を積層することを
特徴とする請求項６記載の抵抗変化メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共重合体の単分子膜または該単分子膜を累積させることにより得られる積層膜を光酸化した酸化物超薄膜を含む抵抗変化メモリ素子および抵抗変化メモリ素子の製造方法に関する。
【背景技術】
【０００２】
次世代の不揮発性メモリとして、抵抗変化メモリが注目を集めている。抵抗変化メモリは、抵抗変化材料からなる抵抗変化層を上部電極および下部電極の間に配置した単純な構造をしており、メモリの大容量化が期待されている。
【０００３】
従来の抵抗変化メモリ素子では、遷移金属酸化物を絶縁層として用いた例が多かった（例えば、非特許文献１、２参照）。しかしながら、これは元素戦略的に望ましくないため、偏在性の高い二酸化ケイ素を用いた抵抗変化メモリ素子について、少数ながら近年報告がなされてきた（例えば、非特許文献３、４参照）。
【０００４】
一方、本発明者らのグループでは、高分子ナノシートの光酸化による二酸化ケイ素超薄膜作製技術を開発してきた（例えば、特許文献１参照）。この手法は、室温・大気下で二酸化ケイ素超薄膜を作製できるだけでなく、プラスチック基板上にも二酸化ケイ素超薄膜の成膜が可能である、という優れた特長を有している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】D. C. Kim et al., “Electrical observations of filamentary conductions for the resistive memory switching in NiO films”, Appl. Phys. Lett., 2006, 88, 202102
【非特許文献２】K. M. Kim et al., “Anode-interface localized filamentary mechanism in resistive switching of TiO2 thin films”, Appl. Phys. Lett., 2007, 91, 012907
【非特許文献３】Y. Chen et al., “Tristate Operation in Resistive Switching of SiO2 Thin Films”, Device Lett. IEEE, 2012, 33, 1702
【非特許文献４】C.-Y. Liu et al., “Unipolar resistive switching in a transparent ITO/SiOx/ITO sandwich fabricated at room temperature”, Solid State Commun., 2013, 159, 13
【特許文献】
【０００６】
【特許文献１】特開２００９−１１４４０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
非特許文献３および４の報告では、二酸化ケイ素層を真空プロセスにて作製しているが、抵抗変化メモリ素子の無機酸化物絶縁層を室温・大気下プロセスで作製した例は報告されていないという課題があった。また、二酸化ケイ素層を用いた抵抗変化メモリ素子においては、絶縁層の膜厚は数十ｎｍ以上であることがほとんどであり、これによって１Ｖを下回るセット電圧および０．５Ｖを下回るリセット電圧は報告されていないという課題もあった。このように、本発明が解決する課題は、抵抗変化メモリ素子における作製手法の簡便・省エネルギー化と動作電圧の低減である。
【０００８】
本発明は、このような課題に着目してなされたもので、これまで真空プロセスを必要としてきた抵抗変化メモリ素子の無機酸化物絶縁層の作製を、室温・大気下で完了することができ、１０ｎｍ以下でサブナノメートルスケールでの膜厚制御性を有し、動作電圧を低減することができる酸化物超薄膜を含む抵抗変化メモリ素子および抵抗変化メモリ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る抵抗変化メモリ素子は、下部電極上に酸化物超薄膜が形成され、前記酸化物超薄膜上に上部電極が形成されて成り、前記酸化物超薄膜は、一般式（ａ）       
【化１】
2016157864.tif 000003
（式中、Ｒはフェニル基を表し、ｎは自然数である。）で表される繰り返し単位１と、
一般式（ｂ）
【化２】
2016157864.tif 000004
（式中、ｍは自然数である。）で表される繰り返し単位２とを含有する共重合体［例えば、ｐ（ＤＤＡ／ＳＱ）］の単分子膜、または該単分子膜を累積することにより得られる積層膜を、光酸化して得られることを特徴とする。
【００１０】
本発明に係る抵抗変化メモリ素子は、前記繰り返し単位１と前記繰り返し単位２とのモル比が、６：９４〜２２：７８であることが好ましい。
【００１１】
本発明に係る抵抗変化メモリ素子は、前記共重合体の重量平均分子量が５，０００〜２００，０００であることが好ましい。
【００１２】
本発明に係る抵抗変化メモリ素子は、前記上部電極が、一般式（ｃ）
【化３】
2016157864.tif 000005
（式中、ｎ’は自然数である。）で表される繰り返し単位３と、
一般式（ｄ）
【化４】
2016157864.tif 000006
（式中、ｍ’は自然数である。）で表される繰り返し単位４とを有する混合物（例えば、ＰＥＤＯＴ：ＰＳＳ）の薄膜を積層して成ることが好ましい。
【００１３】
本発明に係る抵抗変化メモリ素子は、前記下部電極が、銀、アルミニウム、金等から成る金属類、または、PEDOT:PSS、ポリチオフェン等から成る導電性高分子から成ることが好ましい。
【００１４】
本発明に係る抵抗変化メモリ素子の製造方法は、下部電極上に、一般式（ａ）で表される繰り返し単位１と、一般式（ｂ）で表される繰り返し単位２とを含有する共重合体の単分子膜、または該単分子膜を累積することにより得られる積層膜を、光酸化することで酸化物超薄膜を得ることを特徴とする。
【００１５】
本発明に係る抵抗変化メモリ素子の製造方法は、前記酸化物超薄膜の上に、上部電極として、一般式（ｃ）で表される繰り返し単位３と、一般式（ｄ）で表される繰り返し単位４とを有する混合物の薄膜を積層することが好ましい。
【００１６】
本発明は、主に、シルセスキオキサン骨格を有する繰り返し単位を含む共重合体の単分子膜、またはこれを累積することにより得られる積層膜を光酸化した酸化物超薄膜を、抵抗変化層として用いた抵抗変化メモリ素子およびその製造方法に関する。
【００１７】
本発明によれば、作製手法の簡便・省エネルギー化については、新規な室温・大気下プロセスによる二酸化ケイ素超薄膜（酸化物超薄膜）の作製技法と、スピン塗布可能な導電性高分子とを抵抗変化メモリ素子に対して用いることで、これまで真空プロセスを必要としてきた素子作製が室温・大気下で完了できるようになった。一方、動作電圧の低減については、本発明に係る抵抗変化メモリ素子では、10 nm以下でサブナノメートルスケールでの膜厚制御性を有し、かつ緻密な絶縁層の作製を容易に達成できる。このため、書き込み、読み出し、消去に必要な電圧を低くすることができ、素子運転時の省エネルギー化に資する。
【発明の効果】
【００１８】
従来の抵抗変化メモリ素子の絶縁層である酸化物層は、高真空中でスパッタや蒸着などの手法を用いて作製されてきた。しかしながら、これらのプロセスはエネルギー消費量が多く、なおかつ大面積化には真空チャンバの大型化が必要となるため、実用化に際して生産性の観点から課題となる。一方、本発明では、室温・大気圧下で無機酸化物絶縁層の作製プロセスが完了するため、これらの問題を解決できる。
【００１９】
従来の抵抗変化メモリ素子では、絶縁層の膜厚は数十ｎｍ以上のものが多く報告されてきた。一方、本発明では、１０ｎｍ以下の酸化物超薄膜（例えば、二酸化ケイ素超薄膜）を絶縁層として用いている。これは、本発明に係る抵抗変化メモリ素子の製造方法によって、緻密な二酸化ケイ素超薄膜を作製可能であるためである。このことによって、従来素子よりも動作電圧を低減し、具体的にはセット電圧０．６Ｖ、リセット電圧０．３Ｖという極めて低い書き込み電圧を確認することができた。
【００２０】
本発明に係る抵抗変化メモリ素子の製造方法では、前駆体高分子ナノシートの層数を制御するだけで、サブナノメートルスケールでの膜厚制御を容易に行うことができる。このことで、作製した素子の書き込み、読み出し、消去電圧を自由に調整することが可能となり、回路への組み込みに際して広い設計自由度を有している。
【００２１】
このように、本発明によれば、これまで真空プロセスを必要としてきた抵抗変化メモリ素子の無機酸化物絶縁層の作製を、室温・大気下で完了することができ、１０ｎｍ以下でサブナノメートルスケールでの膜厚制御性を有し、動作電圧を低減することができる酸化物超薄膜を含む抵抗変化メモリ素子および抵抗変化メモリ素子の製造方法を提供することを目的とする。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態の抵抗変化メモリ素子の、酸化物超薄膜の光照射前後の赤外吸収スペクトルを示すグラフである。
【図２】本発明の実施の形態の抵抗変化メモリ素子の、電流−電圧特性を示すグラフである。
【図３】本発明の実施の形態の抵抗変化メモリ素子の、ON/OFF比を示すグラフである。
【図４】本発明の実施の形態の抵抗変化メモリ素子の、セット・リセット電圧（Ｖｓｅｔ，Ｖｒｅｓｅｔ）を示すグラフである。
【発明を実施するための形態】
【００２３】
以下、図面に基づき、本発明の実施の形態について説明する。
本発明の実施の形態の抵抗変化メモリ素子で、酸化物超薄膜は、一般式（ａ）で表される繰り返し単位１と、一般式（ｂ）で表される繰り返し単位２とを含有する共重合体の単分子膜、または該単分子膜を累積することにより得られる積層膜を、光酸化して得られる。
【００２４】
［用いる共重合体］
本発明の実施の形態の抵抗変化メモリ素子およびその製造方法において、単分子膜または積層膜に用いられる共重合体は、繰り返し単位１と繰り返し単位２とのモル比が６：９４〜２２：７８、好ましくは１０：９０〜２２：７８である。
【００２５】
本発明の実施の形態の抵抗変化メモリ素子およびその製造方法において、単分子膜または積層膜に用いられる共重合体の重量平均分子量は、５，０００〜１００，０００であり、好ましくは８，０００〜２０，０００である。
【００２６】
［抵抗変化メモリ素子の製造］
前処理等が行われていない基板に、直接下部電極を作製後、単分子膜を被覆して使用できるが、必要に応じて単分子膜の被覆前に基板表面を前処理することができる。たとえば、基板にシリコンウェーハ若しくはガラスを用いる場合には、該基板の表面をオクチルトリクロロシラン等のシランカップリング剤で前処理してから用いることが好ましい。シラン処理は、疎水処理と反応性官能基処理とに分けられるが、基板の材質やその後に被覆される単分子膜の材質等によって、適宜選択することができる。また、基板にプラスチックを用いる場合には、アセトン等の溶剤で洗浄する前処理がなされることが好ましい。
【００２７】
前処理がなされた基板上に下部電極を作製する。用いる電極としては銀、アルミニウム、金等の金属、あるいはPEDOT:PSS、ポリチオフェン等の導電性高分子、好ましくは銀を用いる。電極の成膜は、スピン塗布、好ましくは真空蒸着法を用いて被覆される。電極の膜厚は２０〜８０ｎｍ、好ましくは４０〜６０ｎｍである。
【００２８】
下部電極が作製された該基板上に、一般式（ａ）で表される繰り返し単位１と、一般式（ｂ）で表される繰り返し単位２とを含有する共重合体の単分子膜を１層以上被覆して、酸化物超薄膜が作製される。単分子膜は、好ましくはラングミュア・ブロジェット法（ＬＢ法）を用いて、次のように被覆される。
【００２９】
一般式（ａ）で表される繰り返し単位１と、一般式（ｂ）で表される繰り返し単位２とを含有する共重合体を溶剤に溶解し、この溶液を水面上に必要量滴下して水面上に単分子膜を形成する。共重合体を溶解する溶剤は、該ポリマーを溶解し、かつ水面上に膜を形成した後に完全に蒸発し、膜表面に残らないものがよい。また、単分子膜作製時の溶剤の蒸発速度の観点から、ハロゲン化炭化水素が好ましく、具体的にはクロロホルムが好適である。
【００３０】
溶剤を完全に蒸発させた後、この単分子膜を、フッ素樹脂加工がなされたバー（テフロン（登録商標）バー）を用いて一定速度で圧縮することにより、水面上に高分子鎖が密に充填した単分子膜を得る。
【００３１】
水面上に展開した共重合体の表面圧を所定の値に保ちながら、単分子膜が基板に付着するように、前処理した基板を空気中から水中に所定の速度で降下させ、水中から空気中に所定の速度で上昇させる。これを繰り返して単分子膜を一層ずつ基板上に累積することにより、ＬＢ膜を得る。この際、基板を上昇させたときのみ付着するＬＢ膜を累積しても、基板を下降したときのみ付着するＬＢ膜を累積してもよい。良好な被覆を複数回行って多層累積した積層膜を形成するためには、共重合体単分子膜の表面圧が１０〜４０ｍＮ／ｍ、好ましくは２５〜３０ｍＮ／ｍであることが好ましい。
【００３２】
上記溶剤に溶解するポリマーの濃度は、０．０００１〜０．００５ｍｏｌ／Ｌが好ましく、さらに０．０１〜０．０２ｍｏｌ／Ｌが好ましい。
【００３３】
単分子膜を累積して被覆させる際、基板を上下させることにより基板の両側もしくは片側にＬＢ膜を累積する。この操作を繰り返すことにより、積層膜を所望の厚さにすることができる。その厚さは２〜４０層であり、好ましくは８〜１６層である。
【００３４】
次いで、その積層膜に対して紫外光を用いて光酸化する。このとき、積層膜を被覆した基板に対して紫外光光源を用いて紫外光を照射する。光源としては低圧水銀灯、エキシマーランプ、ＤｅｅｐＵＶランプ等が用いられ、特にＤｅｅｐＵＶランプを用いることが好適である。
【００３５】
照射光の強度は、紫外線強度系を用いて測定を行う。強度は、１０〜５００ｍＷ／ｃｍ２、好ましくは３０〜４００ｍＷ／ｃｍ２である。また、照射に要する時間は、２０〜５００分、好ましくは９０〜２４０分である。こうして、酸化物超薄膜を製造することができる。
【００３６】
光酸化後の薄膜（酸化物超薄膜）上に、導電性高分子からなる上部電極を作製する。導電性高分子としては、ポリピロール、ポリアニリン、ＰＥＤＯＴ：ＰＳＳ等が用いられ、特にＰＥＤＯＴ：ＰＳＳを用いることが好適である。ＰＥＤＯＴ：ＰＳＳとして、一般式（ｃ）で表される繰り返し単位３と、一般式（ｄ）で表される繰り返し単位４とを有する混合物の水分散液を、スピン塗布により成膜する。このとき、水分散液に対してエチレングリコール、ジメチルスルホキシド等の添加剤を加えても良い。添加剤としてエチレングリコールを用いることが好ましく、添加剤の体積分率は１〜１０体積％、好ましくは４〜８体積％である。上部電極の膜厚は４０〜２００ｎｍ、好ましくは１００〜１５０ｎｍである。
【００３７】
上部電極を塗布した素子を真空乾燥する。真空乾燥に要する時間は１２時間が好ましい。こうして、本発明の実施の形態の抵抗変化メモリ素子を製造することができる。
以下に、実際に本発明の実施の形態の抵抗変化メモリ素子を製造し、抵抗変化挙動の測定を行った。
【実施例１】
【００３８】
［基板処理］
スライドガラスの疎水処理を行った。疎水処理の手順を以下に示す。クロロホルム、アセトン、イソプロピルアルコールで超音波洗浄を行った後、UVオゾンクリーナー（「NL-UV253」；フィルジェン(株)製）を用いて基板表面の親水処理を行った。親水処理後、基板表面の疎水処理を行うために、N-オクチルトリクロロシラン（東京化成工業(株)製）5〜6滴を溶解したクロロホルム溶液200 mlに、２時間浸漬した。最後に、クロロホルムで超音波洗浄し、残留のシランカップリング剤の洗浄を行った。
【００３９】
［下部電極の作製］
疎水処理を行ったスライドガラスに、銀の真空蒸着を行った。真空蒸着装置（大阪真空製；「Ｖ−ＫＳ２００」）にタングステン製ボートを設置し、蒸着源として銀線を設置した。蒸着室内を６×１０−４Ｐａまで真空引きした後、抵抗加熱によって銀を蒸発させ、基板上に堆積した。その際にはシャドーマスクを用いてパターンを作製し、膜厚は５０ｎｍとした。
【００４０】
［p(DDA/SQ)LB膜の作製］
特許文献１に記載の方法に従って得られた共重合体をクロロホルムに溶解し、１ｍＭの展開溶液を調製した。ＬＢ膜作製装置（協和界面科学（株）製；「ＨＢＭ」）にイオン交換樹脂により精製した純水を入れ、水温を２０℃に保持した水面上に展開溶液を滴下し、高分子単分子膜を形成した。この単分子膜を、表面圧３０ｍＮ／ｍになるまで圧縮し、疎水処理したスライドガラス基板を１０ｍｍ／ｍｉｎの速度で上下することで、基板上に累積を行った（１６層）。
【００４１】
［p(DDA/SQ)LB膜へのdeep UV光照射によるSiO2超薄膜の作製］
得られた基板上のナノシート（積層膜）に、Ｄｅｅｐ  ＵＶランプ（３００ｍＷ／ｃｍ２）で光照射を行った。図１に、光照射による赤外吸収スペクトル（Absorbance）の変化を示す。図１に示すように、光照射によりドデシルアクリルアミドが分解し、ＳｉＯ２由来のシグナルのみが認められた。このことから、ＳｉＯ２への変換を確認した。
【００４２】
［上部ＰＥＤＯＴ：ＰＳＳ電極の作製］
得られたＳｉＯ２超薄膜（酸化物超薄膜）上に、上部電極としてＰＥＤＯＴ：ＰＳＳを塗布した。ＰＥＤＯＴ：ＰＳＳ（Ｈｅｒａｅｕｓ社製；「ＣｌｅｖｉｏｓＰＨ１０００」）に対してエチレングリコール６体積％を加えた後、スピンコーター（ミカサ株式会社製れ；「１ＨＤ７」）を用いて、これをスピン塗布した。回転数は２０００ｒｐｍ、回転時間は３０秒間とした。こののち、真空乾燥機（東京理化器機株式会社製；「ＶＯＳ−２０１ＳＤ」）を用いて１２時間真空乾燥させた。こうして、抵抗変化メモリ素子を製造した。
【００４３】
［抵抗変化挙動の測定方法］
製造した抵抗変化メモリ素子の抵抗変化は、銀電極を接地して、プローバー（（株）和泉テック製；恒温真空プローバー「IZU-MMI-N」）内において、半導体パラメータアナライザ（Agilent社製；「4155C Semiconductor Parameter Analyzer」）を用いて測定を行った。印加速度は、0.05 V/sで行った。測定は、室温・大気下にて行った。
【００４４】
［抵抗変化挙動の測定例］
製造した抵抗変化メモリ素子に、電圧印加を４つのステップで行った。それぞれのステップは、［STEP1］0→-2 V、［STEP2］-2→0 V、［STEP3］0〜2 V、［STEP4］2〜0 Vである（それぞれ図２中の丸数字に対応）。図２に示すように、STEP1の-0.6 V付近において、導電性の向上が観察された。STEP2では、-0.3 V付近まで高い導電性を保っていた。STEP3、4では、高抵抗状態を維持していた。
【００４５】
次に、STEP1〜4を連続的に印加した際のON/OFF比を検討した。ON/OFF比は、-0.5 Vにおける低抵抗状態の電流密度と高抵抗状態の電流密度との比で表される。図３に示すように、3サイクルの連続印加を行ったところ、ON/OFF比は101〜102を維持した。また、図４に示すように、セット・リセット電圧も、それぞれVset=-0.6 V, Vreset=-0.3 Vを維持した。
【図１】
2016157864.tif 000015
【図３】
2016157864.tif 000016
【図２】
2016157864.tif 000017
【図４】
2016157864.tif 000018