(57)【要約】【課題】微細化や高密度化の要求が高い三次元対応の半導体パッケージを効率良く、低コストに製造するための半導体装置の製造方法、及び半導体装置を提供する。【解決手段】（Ｉ）ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、（ＩＩ）封止材料で前記半導体素子を封止する工程と、（ＩＩＩ）前記封止材料上に再配線絶縁層を形成する工程と、（ＩＶ）前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、を備える半導体装置の製造方法。【選択図】図１４
2016213315.tif 000002
【特許請求の範囲】
【請求項１】
（Ｉ）ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、
（ＩＩ）封止材料で前記半導体素子を封止する工程と、
（ＩＩＩ）前記封止材料上に再配線絶縁層を形成する工程と、
（ＩＶ）前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、
を備える半導体装置の製造方法。
【請求項２】
前記（ＩＩ）の工程の後、前記（ＩＩＩ）の工程の前に、封止材料の少なくとも一部を、固定部材のピーラブル箔、ピーラブル箔上に形成された導電配線、及び半導体素子の電極、あるいはそれらのいずれかに至るまで開口する工程と、必要に応じて開口部に金属めっきを施す工程を備えることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記（Ｉ）の工程において、半導体素子の能動面とは反対側の面を固定することを特徴とする、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記（ＩＩ）の工程の後、前記（ＩＩＩ）の工程の前に硬化後の封止材料表面を研削することを特徴とする、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記（Ｉ）の工程に用いるピーラブル箔を有する固定部材のピーラブル箔あるいはピーラブル箔上に導電配線パターンが形成されていることを特徴とする、請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記（ＩＶ）の工程の後に、請求項５に記載のピーラブル箔あるいはピーラブル箔上に形成された導電配線パターンを、ピーラブル箔のすべてあるいは一部をエッチングあるいは研削することで、導電配線として露出させることを特徴とする、請求項５に記載の半導体装置の製造方法。
【請求項７】
請求項６において露出した導電配線上に、配線の絶縁保護層を設けることを特徴とする、請求項６に記載の半導体装置の製造方法。
【請求項８】
請求項１に記載の固定部材として、金属箔と、ガラスクロスと樹脂からなるコア基材と、ピーラブル箔とからなる固定部材を用いることを特徴とする、請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
請求項８に記載のコア基材として、２５℃から１５０℃までの平均熱膨張係数が１×１０−6／℃から１５×１０−6／℃の範囲であるコア基材を用いることを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１０】
請求項８に記載のコア基材の２５℃における弾性率が２０ＧＰａから４０ＧＰａの範囲であることを特徴とする、請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
請求項１に記載の封止材料として、感光性を有し、露光・現像の工程によって、封止材料に開口部を形成可能である封止材料を用いることを特徴とする、請求項１〜１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
請求項１〜１１のいずれかに記載の半導体装置の製造方法を用いて製造した半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及びその方法を使って製造した半導体装置に関する。より詳しくは、微細化や高密度化の要求が高い三次元対応の半導体パッケージを効率良く、低コストに製造するための半導体パッケージの製造方法、及び半導体パッケージに関する。
【背景技術】
【０００２】
代表的な三次元半導体パッケージとして、ロジック系パッケージの上にメモリ系パッケージを積層するパッケージ・オン・パッケージがある。パッケージ・オン・パッケージは、パッケージ上にパッケージを積層することで面方向の実装密度を高くできることから、スマートフォンやタブレット端末に広く採用されており、高速化・高機能化の必須アイテムとなっている。
【０００３】
ところで、パッケージ・オン・パッケージは、上下のパッケージを電気的に接続する必要がある。従来、下段のパッケージは基板上に半導体素子をフリップチップ実装しただけの単純な構造であり、上段のパッケージをはんだボールを介して接続すればよかった。
【０００４】
しかしながら、近年の軽薄短小化の要求から、下段のパッケージの反りが増大し、上段パッケージとの接続を確保することが困難になってきている。そこで、下段パッケージの半導体素子を封止材で封止し、パッケージ反りを抑制する構造が提案され、実用化されている（例えば、非特許文献１参照）。更に、生産性向上の観点から、有機基板を使用せず、チップを再配置して、再配線絶縁層を形成するパッケージも実用化され始めている（例えば、非特許文献２参照）。
【０００５】
非特許文献１及び２に記載されている半導体パッケージは、封止材にレーザーによりビアを設けるため、ビアを介して上下段パッケージを電気的に接続することができる。
【０００６】
図１５は、有機基板を用いた従来の下段パッケージの製造方法を示す図である。図１５（ｈ）に示す下段パッケージ１００Ａは、基板、半導体素子、アンダーフィル材、封止材等で構成される。下段パッケージ１００Ａは、これら部材を用いて組み立てることによって得られる。
【０００７】
下段パッケージ１００Ａは、まず、コア基材１１１の両面に配線パターン１１２を形成する（図１５（ａ）参照）。配線パターン１１２は銅箔をエッチングして形成してもよいし、セミアディティブのプロセスで形成してもよい。次いで、層間絶縁層１１３を両面に形成し、ビア開口１１４及び配線パターンを形成する（図１５（ｂ）参照）。層間絶縁層１１３はガラスクロスに樹脂を含浸させたプリプレグでもよいし、ガラスクロスを含まない、いわゆるビルドアップ材でも構わない。ビア開口１１４はＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザーや炭酸ガスレーザーを用いて行われる。次いで、両面に液状又はフィルム状のソルダレジストを形成し、所定箇所を露光及び現像処理により開口する（図１５（ｃ）参照）。このようにして下段パッケージ用プリント配線板１１０を作製する。次いで、バンプ付き半導体素子１２０をプリント配線板１１０に実装する（図１５（ｄ）参照）。次いで、アンダーフィル材１３０をバンプ付き半導体素子１２０と、プリント配線板１１０の間に含浸させる（図１５（ｅ）参照）。アンダーフィル材１３０は液状の先塗布、又は後入れタイプでもよいし、バンプ付き半導体素子１２０、又はプリント配線板１１０に予めフィルムで貼り付けられた先供給タイプでも構わない。次いで、半導体素子１２０を覆うように封止材１４０で封止する（図１５（ｆ）参照）。その後、炭酸ガスレーザーを用いて、封止材１４０に封止開口１４１を設ける（図１５（ｇ）参照）。次いで、封止開口１４１にはんだや金属材料である接続材料１４２を供給する（図１５（ｈ）参照）。このようにして、下段パッケージ１００Ａを作製することができる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Application of Through Mold Via (TMV) as PoP Base Package， Electronic Components and Technology Conference (ECTC)， 2008
【非特許文献２】Advanced Low Profile PoP Solution with Embedded Wafer Level PoP (eWLB-PoP) Technology， ECTC， 2012
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１５に示す有機基板を用いた従来の製造方法により得られた下段パッケージ１００Ａは、対応する箇所に封止開口１４１が形成されているため、上段パッケージを下段パッケージに載せて電気的に接続を確保することができる。しかしながら、このような方法で製造された下段パッケージ１００Ａは、製造方法が複雑で、多くの構成材料が必要であること、プリント配線板のビアはレーザーによって開口するため配線を高密度化しにくいこと、組立工程での反りを抑える必要があるため薄型化が難しいこと、レーザー等の設備導入が必要であること、上段パッケージとの接続ビアはレーザーによって開口するため残渣が残り易いこと、上段パッケージと接続する際に酸化物の除去に多くのフラックス材や活性の強いフラックス材が必要となり、その量や種類が適切でないと接続不良を生じ易いこと、等の問題があった。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、微細化及び高密度化の要求が高い三次元対応の半導体パッケージを効率良く、低コストに製造するための半導体装置の製造方法、及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置の製造方法は、
（Ｉ）ピーラブル箔を有する固定部材の前記ピーラブル箔上に、接着材料を介して、半導体素子を固定する工程と、
（ＩＩ）封止材料で前記半導体素子を封止する工程と、
（ＩＩＩ）前記封止材料上に再配線絶縁層を形成する工程と、
（ＩＶ）前記ピーラブル箔の、前記半導体素子が固定される面とは反対側の面を露出させる工程と、
を備える。
【００１２】
また、本発明は、前記（ＩＩ）の工程の後、前記（ＩＩＩ）の工程の前に、封止材料の少なくとも一部を、固定部材のピーラブル箔、ピーラブル箔上に形成された導電配線、及び半導体素子の電極、あるいはそれらのいずれかに至るまで開口する工程と、必要に応じて開口部に金属めっきを施す工程を備えることを特徴とする、上記の半導体装置の製造方法に関する。
【００１３】
また、本発明は、前記（Ｉ）の工程において、半導体素子の能動面とは反対側の面を固定することを特徴とする、上記の半導体装置の製造方法に関する。
【００１４】
また、本発明は、前記（ＩＩ）の工程の後、前記（ＩＩＩ）の工程の前に硬化後の封止材料表面を研削することを特徴とする、上記の半導体装置の製造方法に関する。
【００１５】
また、本発明は、前記（Ｉ）の工程に用いるピーラブル箔を有する固定部材のピーラブル箔あるいはピーラブル箔上に導電配線パターンが形成されていることを特徴とする、上記の半導体装置の製造方法に関する。
【００１６】
また、本発明は、前記（ＩＶ）の工程の後に、上記のピーラブル箔あるいはピーラブル箔上に形成された導電配線パターンを、ピーラブル箔のすべてあるいは一部をエッチングあるいは研削することで、導電配線として露出させることを特徴とする、上記の半導体装置の製造方法に関する。
【００１７】
また、本発明は、上記の露出した導電配線上に、配線の絶縁保護層を設けることを特徴とする、上記の半導体装置の製造方法に関する。
【００１８】
また、本発明は、上記の固定部材として、金属箔と、ガラスクロスと樹脂からなるコア基材と、ピーラブル箔とからなる固定部材を用いることを特徴とする、上記の半導体装置の製造方法に関する。
【００１９】
また、本発明は、上記のコア基材として、２５℃から１５０℃までの平均熱膨張係数が１×１０−6／℃から１５×１０−6／℃の範囲であるコア基材を用いることを特徴とする、上記の半導体装置の製造方法に関する。
【００２０】
また、本発明は、上記のコア基材の２５℃における弾性率が２０ＧＰａから４０ＧＰａの範囲であることを特徴とする、上記の半導体装置の製造方法に関する。
【００２１】
また、本発明は、上記の封止材料として、感光性を有し、露光・現像の工程によって、封止材料に開口部を形成可能である封止材料を用いることを特徴とする、上記の半導体装置の製造方法に関する。
【００２２】
更に、本発明は、上記の半導体装置の製造方法を用いて製造した半導体装置に関する。
【００２３】
上記方法の特徴は、半導体装置を製造するプロセスのほとんどを、固定部材に固定された状態で行うため、組立てプロセスの反りが非常に小さいところと、固定部材にピーラブル箔を用いることで、上段パッケージと電気的に接続するための導体を、ピーラブル箔を利用して電解めっきにより一括形成するところにある。かかる方法によれば、図１５に示した従来の下段パッケージの製造方法と比較して、下段パッケージを効率的に形成できる。
【発明の効果】
【００２４】
本発明によれば、微細化や高密度化の要求が高い三次元対応の半導体パッケージを効率的に製造できる。
【図面の簡単な説明】
【００２５】
【図１】固定部材を模式的に示す断面図である。
【図２】固定部材上に貼付したドライフィルムレジストを露光処理及び現像処理を施して開口部を設け、金属めっきを施した状態を模式的に示す断面図である。
【図３】固定部材上に貼付したドライフィルムレジストを除去した状態を模式的に示す断面図である。
【図４】固定部材上に、ダイボンド材を介して半導体素子を固定した状態を模式的に示す断面図である。
【図５】半導体素子上に封止材料を封止した状態を模式的に示す断面図である。
【図６】露光処理及び現像処理を施して封止材料に開口部を設け、固定部材上に形成した配線を露出した状態を模式的に示す断面図である。
【図７】電解めっきにより、封止材料の開口部に金属めっきを施した状態を模式的に示す断面図である。
【図８】封止材料と金属めっきを研削し、半導体素子バンプを露出させる工程を模式的に示す断面図である。
【図９】封止材料上に再配線絶縁層を形成した状態を模式的に示す断面図である。
【図１０】配線パターンを模式的に示す断面図である。
【図１１】配線パターン上に再配線絶縁層を形成し、パッケージ搭載用バンプを搭載した状態を模式的に示す断面図である。
【図１２】固定部材のコア基材及びキャリア箔を除去し、反転した状態を模式的に示す断面図である。
【図１３】エッチング処理によりピーラブル箔を除去し、固定部材に形成した配線を露出した状態を模式的に示す断面図である。
【図１４】固定部材に形成した配線上に配線保護層を形成した状態を模式的に示す断面図である。
【図１５】従来の半導体装置の製造方法を示す模式断面図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
【００２７】
ここでは、図１４に示す半導体パッケージ１００を製造する方法について説明する。なお、本実施形態の半導体装置の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適である。特に、本発明の製造方法は、ｅＷＬＢ（ｅｍｂｅｄｄｅｄ  Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を三次元化する形態において好適である。
【００２８】
図１から図１４を参照しながら、半導体パッケージ１００の製造方法について説明する。まず、コア基材１、キャリア箔２、ピーラブル箔３からなる固定部材を準備する（図１参照）。コア基材１は特に限定されるものではないが、ガラスクロスに樹脂を含浸させたガラスクロス入り基板、シリコンウエハ、ガラス、ＳＵＳ（ステンレス）板等の高剛性材料が好適である。ピーラブル箔３の厚さは０．５μｍから１２μｍの範囲であることが好ましい。０．５μｍより薄い箔は作製が困難である傾向がある一方、１２μｍより厚い箔では微細化が困難になる傾向にある。ピーラブル箔３の材質は特に限定するものではないが、配線材料として一般的な銅が好適である。コア基材１の厚さは０．２ｍｍから０．８ｍｍの範囲であることが好ましい。０．２ｍｍより薄い場合は組立てプロセス中の反りが大きく、ハンドリングが困難になる傾向がある一方、０．８ｍｍより厚い場合は、固定部材の取り外しが困難になるうえ、材料費が高くなる傾向にある。コア基材１の室温（２５℃）から１５０℃までの平均熱膨張係数は１×１０−6／℃から１５×１０−6／℃の範囲であることが好ましい。１×１０−6／℃より小さいコア基材１は材料費が高くなる傾向がある一方、１５×１０−6／℃より大きい場合はチップ実装後に反りが発生する傾向にある。コア基材１の室温（２５℃）における弾性率は２０ＧＰａから４０ＧＰａの範囲であることが好ましい。２０ＧＰａより小さい場合、チップ実装後に反りが発生し易い傾向がある一方、４０ＧＰａより大きいコア基材１は作製が困難である傾向がある。
【００２９】
固定部材に形成した配線５の作製方法としては、特に限定はない。厚めに準備したピーラブル箔３をハーフエッチングするサブトラクティブ法を用いてもよいし、セミアディティブ法を用いることもできる。
ここでは、以下にセミアディティブ法を用いる方法を解説する。まず、ピーラブル箔３にドライフィルムレジスト４を形成する（図２参照）。ドライフィルムレジスト４は液状でもフィルム状でも構わない。液状の場合は、印刷やスピンコータで形成できる。フィルム状の場合はラミネートによって形成できる。次いで、マスクパターンを通して活性光線を照射することにより、ドライフィルムレジスト４の所定部分を露光し、光硬化させる。次いで、現像により露光部以外を除去することで、ドライフィルムレジスト４のパターンを形成する（図２参照）。
【００３０】
次いで、形成したドライフィルムレジスト４のパターンに電解めっきにより配線パターンを形成する。これにより固定部材に形成した配線５が形成される。その後、ドライフィルムレジスト４のパターンは、はく離液等によって除去される（図３参照）。
【００３１】
次いで、半導体素子バンプ８を具備した半導体素子６を、ダイボンド材７を介して、ピーラブル箔３上に固定する（図４参照）。ダイボンド材７は予めウエハ状の半導体素子６の裏面にラミネート等で貼り付け、個片化したものを使用することが好ましい。半導体素子６を固定する際の向きは半導体素子バンプ８が上向きでも下向きでも構わないが、上向きにした場合にダイボンド材７を介して固定することで、パッケージ・オン・パッケージの下段パッケージ用の代替構造として適用可能である。ダイボンド材７は特に限定されるものではないが、半導体素子６の搭載時に高い圧力をかけなくても済むように、封止埋め込みタイプのものが好ましい。ダイボンド材７の厚さは、銅配線上の厚さが５〜２０μｍとなるように選択することが好ましい。５μｍよりも薄い場合は、配線の埋め込みが難しくなる傾向にあり、２０μｍよりも厚い場合はパッケージの薄型化というトレンドに合致しないからである。搭載にはダイボンダ等の搭載機を用い、所定の熱と圧力をかけて圧着する。その後、１５０℃前後で１時間程度の熱硬化を行っても構わないし、後述の封止材料と併せて熱硬化を実施しても構わない。
【００３２】
次いで、封止フィルム９を用いて半導体素子６を覆うように封止する（図５参照）。封止フィルム９は熱硬化性でも熱可塑性でも感光性でも構わないが、微細な開口部１０を設けることができる感光性の樹脂からなる封止フィルムが好ましい。封止フィルム９による封止はラミネート方式でもコンプレッション方式でも構わない。感光性の樹脂からなる封止フィルム９を用いた場合、開口部１０は露光・現像処理によって開口される（図６参照）。露光処理については、マスクパターンを通して活性光線を照射することにより、封止フィルム９の所定部分を露光し、光硬化させる。活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、好ましくは１０〜６００ｍＪ／ｃｍ2であり、より好ましくは２０〜４００ｍＪ／ｃｍ2である。露光量が１０ｍＪ／ｃｍ2未満であると光硬化が不充分となり易くなる傾向があり、他方、６００ｍＪ／ｃｍ2を超えると光硬化が過剰となり、開口形状を安定して得ることが困難となる傾向となる。次いで、現像により露光部以外の封止フィルム９を除去することで、固定部材に形成した配線５を露出させる。現像処理に用いる現像液としては、例えば、２０〜５０℃の炭酸ナトリウムの希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により現像する。これにより所定のパターンが形成される。開口部１０を設けた後、１５０℃前後で１時間程度の熱硬化を行っても構わない。封止フィルム９の厚さは５０μｍから３００μｍの範囲であることが好ましい。５０μｍより薄い場合は半導体素子６を封止することが困難となる傾向がある一方、３００μｍより厚い場合は封止フィルム９に微細な開口部１０を設けることが困難となる傾向にある。封止フィルム９の室温（２５℃）から１５０℃までの平均熱膨張係数は２５×１０−6／℃から１００×１０−6／℃の範囲であることが好ましい。２５×１０−6／℃より小さい場合はフィラーを増量する必要があり封止フィルム９の解像性が低下する傾向がある一方、１００×１０−6／℃より大きい場合はパッケージに反りが生じ易くなり、ハンドリングが困難になる傾向となる。同様の理由から、封止フィルム９の室温（２５℃）における弾性率は１ＧＰａから１０ＧＰａの範囲であることが好ましい。その後、１５０℃前後で１時間程度の熱硬化を行っても構わない。
【００３３】
次いで、封止フィルム９の開口部１０に金属めっき１１を形成する（図７参照）。金属めっき１１を形成する前に固定部材に形成した配線５上の酸化膜や残渣を除去する目的で、酸洗処理やプラズマ処理を施しても構わない。
【００３４】
次いで、封止フィルム９上に、再配線絶縁層１２を形成するが、その前に研削を実施して平坦化をしても構わない（図８参照）。研削の方法としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、グラインダ等があり、特に限定するものではない。半導体素子バンプ８を上向きにして半導体素子６を固定した場合、研削によってこの半導体素子６を露出させても構わない。
【００３５】
封止フィルム９上に形成する再配線絶縁層１２に用いる材料は感光性でも熱硬化性でも構わない（図９参照）。また、液状でもフィルム状でも構わない。液状の感光性材料を用いる場合は、スピンコータで所定の厚さの層を形成し、その後、露光、現像処理により所定のパターンを形成し、窒素雰囲気で熱硬化させる。その後、必要に応じて、無電解めっきやスパッタ処理等によりシード層を形成する（図示省略）。その後、配線形成用レジストを形成し、露光、現像処理によりパターンを形成する。次いで、電解めっきにより配線パターン１３を形成する（図１０参照）。次いで、レジストをはく離し、シード層を除去する（図示省略）。その後、感光性材料で再配線絶縁層１４を形成する（図１１参照）。多層化が必要な場合は、これらサイクルを再度繰り返すことができる。無電解銅めっき法によりシード層を形成する場合、シード層の厚さは特に制限はないが、通常０．１〜１．０μｍが好ましく使用される。配線パターン１３を形成する前にシード層を形成することにより、電解銅めっき法が可能となり、選択的に配線パターン１３を形成することができる。シード層の形成は無電解銅めっき法の他に、スパッタ法によっても形成できる。ターゲットは適宜選択できるが、Ｔｉ／Ｃｕが一般的である。ＴｉやＣｕの層の厚さは特に制限はないが、Ｔｉで２０〜１００ｎｍ、Ｃｕで１００〜５００ｎｍ程度が好適である。最外層の電極には市販の無電解ニッケル／金めっき液等を用いてめっき処理を施すこともできる。
【００３６】
次いで、図１１に示すように、電極にはんだボール１５を搭載する。はんだボール１５の搭載は市販のＮ2リフロー装置等を用いて容易に行うことができる。はんだボール１５の搭載のタイミングは特に限定するものではなく、必要に応じて後述する固定部材取り外し後でも、個片化後でもかまわない。
【００３７】
次いで、固定部材を取り外す工程について説明する。コア基材１上のキャリア箔２をピーラブル箔３との界面から機械剥離する（図１２参照）。剥離方法については特に制限するものではないが、再配線絶縁層１４の面を真空吸着等で平面に固定し、ピーラブル箔３とキャリア箔２の界面からコア基材１とキャリア箔２を剥がすように機械剥離させると、半導体素子６や再配線に余計なひずみがかからず好ましい。このとき、再配線絶縁層１４の面に仮固定材を介してシリコンウエハ、ガラスフィルム、ＳＵＳ板、コア基材を貼り付けてから機械剥離を実施しても構わない。このＳＵＳ板等は半導体パッケージに個片化されるまで貼り付けたままでも構わない。ＳＵＳ板等を貼り付けることで、再配線絶縁層形成やはんだボール搭載時のハンドリング性が向上し、特に半導体パッケージが薄い場合に有効である。
【００３８】
次いで、ピーラブル箔３をすべてあるいは一部除去し、固定部材に形成した配線５を露出させる（図１３参照）。ピーラブル箔３の除去方法については、エッチングや研削等を用いることができ、特に制限するものではない。
ここでは、エッチングによりピーラブル箔３を除去する方法について述べる。エッチング処理に用いるエッチング液は、ピーラブル箔３の種類によって選択される。例えば、ピーラブル箔３が銅の場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法によりエッチングする。これにより所定の固定部材に形成した配線５を露出することができる。
【００３９】
露出した固定部材に形成した配線５を保護するために、配線保護層１６を形成する（図１４参照）。配線保護層１６は特に限定するものではなく、感光性材料、熱硬化性材料等を用いることができる。いわゆるソルダレジストを塗布あるいは貼り付けた後、露光、現像処理によって必要な部分に開口部を設けて配線保護層１６としてもいいし、封止材料をプレス等で薄く貼り付けた後、レーザーによって必要な部分に開口部を設けて配線保護層１６としてもよい（図示省略）。開口部には必要に応じて金属めっきを施してもよい。
最後に、図１４に示すように、個片化することで、半導体パッケージ１００を得ることができる。
【００４０】
上記の半導体パッケージ１００は、微細化や多ピン化が必要とされる形態において特に好適である。特に、本発明の製造方法は、ｅＷＬＢ（ｅｍｂｅｄｅｄ  Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を三次元化する形態において好適である。
【００４１】
以上、本発明に係る半導体パッケージの製造方法、及び半導体パッケージ用材料について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
【実施例】
【００４２】
＜固定部材の準備＞
まず、コア基材、キャリア箔、ピーラブル箔からなる固定部材（日立化成株式会社製、商品名：ＭＣＬ−Ｅ−７０５（ＬＨ）Ｎ３ＤＸ（「ＭＣＬ」は、登録商標。））を準備した。このとき、コア基材は厚さ０．４ｍｍのものを用いた。コア基材の両面ともに厚さ１８μｍのキャリア箔（銅箔）を形成し、片面の最外層に厚さ３μｍのピーラブル箔を形成した。コア基材は、厚さ０．４ｍｍのものに加えて、厚さ０．２ｍｍ、０．８ｍｍの計３種類を準備した。固定部材の大きさは１８０ｍｍ×１８０ｍｍに加工した（図１参照）。
【００４３】
＜固定部材に形成した配線の準備＞
感光性樹脂組成物としてドライフィルムレジスト（日立化成株式会社製、商品名：Ｐｈｏｔｅｃ  Ｈ−７０２５（「Ｐｈｏｔｅｃ」は、登録商標。））を用いて、ロールラミネーターにより、銅箔又は銅板上にラミネートした（図１参照）。次いで、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名：ＥＸＭ−１２０１型露光機を使用して、５０ｍＪ／ｃｍ2のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、感光性樹脂組成物を開口させてパターンを形成した（図２参照）。
【００４４】
＜固定部材上の配線の形成＞
＜電解銅めっきの形成＞
ドライフィルムレジスト４の開口部に、電解銅めっき法により金属材料（銅）を充填した（図２参照）。
【００４５】
＜ドライフィルムレジストの除去＞
次いで、はく離液によってドライフィルムレジストを除去した（図３参照）。ドライフィルムレジストを除去することで固定部材上の配線を形成した。
【００４６】
＜半導体素子の準備＞
８ｉｎｃｈウエハの半導体素子（株式会社ウォルツ製、商品名：ＷＡＬＴＳ−ＴＥＧ  ＣＣ８０−０１０１ＪＹ＿（ＰＩ）＿ＭｏｄｅｌＩ）を準備した（図示省略）。ウエハ厚さはバックグラインド加工を行い、８０μｍの厚さに加工した。端子には高さ３０μｍの銅ポストが形成され、更にその上に高さ１５μｍのＳｎ−３．０Ａｇ−０．５Ｃｕが形成されているものを準備した。
【００４７】
＜ダイボンド材の半導体素子への貼付＞
ダイシング・ダイボンド一体型フィルム（日立化成株式会社製、商品名：ＦＨ−９００）を準備した。ダイシング・ダイボンド一体型フィルムの形成方法を以下に示す。半導体素子の能動面とは反対側の面にダイシング・ダイボンド一体型フィルムを、保護フィルムのポリエチレンフィルムをはく離して、プレス式真空ラミネータ（商品名：ＭＶＬＰ−５００、株式会社名機製作所製（「ＭＶＬＰ」は、登録商標。））を用いて積層した。プレス条件は、プレス熱板温度４０℃、真空引き時間３０秒間、ラミネートプレス時間６０秒間、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａの下で行った。
【００４８】
＜半導体素子の実装＞
１０ｍｍ×１０ｍｍに加工した半導体素子６を能動面とは反対側の面（ダイボンド材面）がピーラブル箔３に貼り合わさるように実装した（図４（ｂ）参照）。実装にはフリップチップボンダーを用いた。ステージ設定温度が１２０℃、フリップチップボンダーのヘッド温度が４０℃、圧着時間１秒間の設定で実装した。荷重は１０Ｎで行った。
【００４９】
＜封止フィルムの準備＞
封止フィルム９に使用する感光性樹脂組成物として、以下に示すものを調製した。カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート（商品名：ＣＣＲ−１２１９Ｈ、日本化薬株式会社製）を、光開始剤成分として、２，４，６−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド（商品名：ダロキュアＴＰＯ、ＢＡＳＦ社製（「ダロキュア」は、登録商標。））、エタノン、１−［９−エチル−６−（２−メチルベンゾイル）−９Ｈ−カルバゾール−３−イル］−、１−（ｏ−アセチルオキシム）（商品名：イルガキュアＯＸＥ−０２、ＢＡＳＦ社製（「イルガキュア」は、登録商標。））を、熱硬化剤成分として、ビフェニル型エポキシ樹脂（商品名：ＹＸ４０００、三菱化学株式会社製）を用いた。無機フィラー成分としては、平均粒径が５００ｎｍ、シランカップリング処理したシリカフィラーを用いた。なお、無機フィラー成分は、樹脂分に対し、４０質量％になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計、商品名：ＵＰＡ−ＥＸ１５０（日機装株式会社製（「ナノトラック」は、登録商標。））、及びレーザー回折散乱式マイクロトラック粒度分布計、商品名：ＭＴ−３１００（日機装株式会社製（「マイクロトラック」は、登録商標。））を用いて測定し、最大粒径が５μｍ以下となっていることを確認した。
【００５０】
得られた感光性樹脂組成物溶液を支持層である厚さ１６μｍのポリエチレンテレフタレートフィルム（商品名：Ｇ２−１６、帝人株式会社製）上に均一に塗布することにより感光性樹脂組成物層を形成し、それを、熱風対流式乾燥機を用いて１００℃で約１０分間乾燥した。感光性樹脂組成物層の乾燥後の膜厚は、１２０μｍのものを準備した。
【００５１】
続いて、感光性樹脂組成物層の支持層と接している側とは反対側の表面上に、ポリエチレンフィルム（商品名：ＮＦ−１５、タマポリ株式会社製）を保護フィルムとして貼り合わせ、感光性の封止フィルム９を得た。
【００５２】
＜封止フィルムの形成＞
この封止フィルム９を用いて、半導体素子６上に封止フィルム９を形成した。封止フィルム９の形成方法を以下に示す。半導体素子６上に封止フィルム９を、保護フィルムのポリエチレンフィルムをはく離して、プレス式真空ラミネータ（商品名：ＭＶＬＰ−５００、株式会社名機製作所製）を用いて積層した。プレス条件は、プレス熱板温度６０℃、真空引き時間２０秒間、ラミネートプレス時間３０秒間、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａの下で行った（図３参照）。
【００５３】
＜開口部の形成＞
形成した封止フィルム９上に、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名：ＥＸＭ−１２０１型露光機を使用して、５００ｍＪ／ｃｍ2のエネルギー量で露光を行った。次いで、常温で１時間静置した後、当該積層体上のポリエチレンテレフタレートを剥離し、３０℃の１質量％炭酸ナトリウム水溶液で、１８０秒間の時間でスプレー現像を行い、封止フィルム９に開口部１０を設けた。続いて、株式会社オーク製作所製紫外線照射装置を使用して１．５Ｊ／ｃｍ2のエネルギー量で紫外線照射を行い、クリーンオーブンで１７５℃、２時間で熱硬化した（図６参照）。
【００５４】
＜電解銅めっきの形成＞
封止フィルム９の開口部１０に、電解銅めっき法により金属材料（銅）を充填した（図７参照）。
【００５５】
＜封止フィルム表面の研削＞
封止フィルム９の表面をグラインダにより研削し、半導体素子バンプ８を露出させた（図８参照）。
【００５６】
＜再配線絶縁層の形成＞
封止フィルム９の上に再配線絶縁層１２，１４を形成した（図９、１０、１１参照）。具体的には、スピンコータで感光性絶縁材料（日立化成株式会社製、商品名：ＡＨ−１１７０Ｔ）を塗布し、封止フィルム９の開口部１０に形成した銅めっきの上や、半導体素子バンプ８の上など、任意の部分が開口するように露光・現像処理を行った。次いで、所定温度２００℃で窒素雰囲気（酸素濃度５０体積ｐｐｍ以下）下、１時間の熱硬化を行った。次いで、スパッタ法により、Ｔｉを１００ｎｍの厚さ蒸着し、連続してＣｕを３００ｎｍの厚さ蒸着し、シード層を形成した。次いで、ドライフィルムレジスト（日立化成株式会社製、商品名：Ｐｈｏｔｅｃ  ＲＹ−３５２５）をロールラミネーターで貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名：ＥＸＭ−１２０１型露光機を使用して、１００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、ドライフィルムレジストを開口させた。次いで、電解銅めっき法により、シード層上に、厚さ５μｍの銅めっきを形成した。次いで、はく離液により、ドライフィルムレジストを剥離した。次いでシード層をエッチング液より除去した。次いで、スピンコータで再度、感光性絶縁材料（日立化成株式会社製、商品名：ＡＨ−１１７０Ｔ）を塗布し、露光・現像処理を行った。次いで、所定温度２００℃で窒素雰囲気（酸素濃度５０体積ｐｐｍ以下）下、１時間の熱硬化を行った（図示省略）。
【００５７】
＜はんだボール搭載＞
リフロー装置を用いて、窒素雰囲気（酸素濃度１００体積ｐｐｍ以下）ではんだボール１５を搭載した（図１１参照）。
【００５８】
＜コア基材、キャリア箔の除去＞
次いで、封止フィルム９の面を真空吸着してコア基材１、キャリア箔２を同時に機械剥離してピーラブル箔３を露出させた（図１２参照）。
【００５９】
＜ピーラブル箔のエッチング＞
塩化第二鉄（３０質量％）の水溶液を用いて、スプレー方式によりピーラブル箔３をエッチングした（図１３参照）。
【００６０】
＜配線保護層の形成＞
感光性樹脂組成物としてソルダレジスト（日立化成株式会社製、商品名：ＦＺ−２７００Ｇ）を用いて、ロールラミネーターにより、固定部材に形成した配線５上にラミネートした（図１４参照）。次いで、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製、商品名：ＥＸＭ−１２０１型露光機を使用して、５０ｍＪ／ｃｍ2のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、感光性樹脂組成物を開口させてパターンを形成して、配線保護層１６を形成した（図１４参照）。
最後に、ダイシングすることによって、パッケージサイズが１４ｍｍ×１４ｍｍの半導体パッケージ１００を得た。
【００６１】
再配線層の微細配線については以下の基準に基づいて評価した。
○：配線幅／配線間スペース幅が１０μｍ／１０μｍ以下のもの
△：○にあてはまらないもの
【００６２】
組立て時の反りについては、再配線層形成後の反り（大きさ１８０ｍｍ×１８０ｍｍ）を測定し、以下の基準に基づいて評価した。
◎：反りが１ｍｍ以下のもの
○：反りが１．５ｍｍ以下のもの
△：反りが２ｍｍ以下のもの
【００６３】
固定部材の除去性に関しては、以下の基準に基づいて評価した。
◎：固定部材が湾曲し、容易にはく離できるもの
○：はく離できるもの
×：はく離できないもの
【００６４】
仕様を表１に、評価結果を表２に示す。
【００６５】
【表１】
2016213315.tif 000003
【００６６】
【表２】
2016213315.tif 000004
【００６７】
表２に示すとおり、本発明の半導体装置の製造方法によれば、微細な配線パターンを有する半導体パッケージを、組み立て時の反りを抑えながら、効率良く製造できることが確認された。
【符号の説明】
【００６８】
１…コア基材、２…キャリア箔、３…ピーラブル箔、４…ドライフィルムレジスト、５…固定部材に形成した配線、６…半導体素子、７…ダイボンド材、８…半導体素子バンプ、９…封止フィルム、１０…開口部、１１…金属めっき、１２…再配線絶縁層、１３…配線パターン、１４…再配線絶縁層、１５…はんだボール、１６…配線保護層、１００…半導体パッケージ、１００Ａ …下段パッケージ、１１１…コア基材、１１２…配線パターン、１１３…層間絶縁層、１１４…ビア開口、１１０…下段パッケージ用プリント配線板、１２０…バンプ付き半導体素子、１３０…アンダーフィル材、１４０…封止材、１４１…封止開口、１４２…接続材料。
【図１】
2016213315.tif 000005
【図２】
2016213315.tif 000006
【図３】
2016213315.tif 000007
【図４】
2016213315.tif 000008
【図５】
2016213315.tif 000009
【図６】
2016213315.tif 000010
【図７】
2016213315.tif 000011
【図８】
2016213315.tif 000012
【図９】
2016213315.tif 000013
【図１０】
2016213315.tif 000014
【図１１】
2016213315.tif 000015
【図１２】
2016213315.tif 000016
【図１３】
2016213315.tif 000017
【図１４】
2016213315.tif 000018
【図１５】
2016213315.tif 000019