(57)【要約】【課題】送信信号の品質低下を抑制する。【解決手段】無線通信装置１０Ａは、アンテナ１００、ＤＰＤＣ１１、アンプ１６、カプラ１７、バイアス出力部２５を備える。ＤＰＤＣ１１は、フィードバック信号に基づき送信信号の歪補償を行う。アンプ１６は、ＤＰＤＣ１１により歪補償された送信信号を増幅する。カプラ１７は、アンプ１６により増幅された送信信号を、アンテナ１００へ出力される送信信号と、ＤＰＤＣ１１へ入力されるフィードバック信号とに分波する。ＤＰＤＣ１１は、カプラ１７により分波された送信信号がアンテナ１００で反射した反射波に基づく指標を測定する。バイアス出力部２５は、ＤＰＤＣ１１により測定された指標に応じて、アンプ１６の効率を制御するバイアス電圧をアンプ１６へ印加する。【選択図】図１
2016213603.tif 000002
【特許請求の範囲】
【請求項１】
アンテナと、
フィードバック信号に基づき送信信号の歪補償を行う歪補償部と、
前記歪補償部により歪補償された送信信号を増幅する増幅部と、
前記増幅部により増幅された送信信号を、前記アンテナへ出力される送信信号と、前記歪補償部へ入力される前記フィードバック信号とに分波する分波器と、
前記分波器により分波された送信信号が前記アンテナで反射した反射波に基づく指標を測定する測定部と、
前記測定部により測定された指標に応じて、前記増幅部の効率を制御するバイアス電圧を前記増幅部へ印加する電圧印加部と
を備えることを特徴とする無線通信装置。
【請求項２】
前記歪補償部への前記フィードバック信号の入力と、前記測定部への前記反射波の入力とのうち、いずれか一方を選択する第１の選択部
をさらに備え、
前記測定部は、前記第１の選択部により前記測定部への前記反射波の入力が選択されている場合に前記指標を測定し、
前記電圧印加部は、前記測定部により今回測定された前記指標に応じたバイアス電圧が、前記増幅部へ印加するバイアス電圧と異なる場合に、前記増幅部へ印加するバイアス電圧を、前記測定部により今回測定された前記指標に応じたバイアス電圧へ変更し、
前記歪補償部は、前記第１の選択部により前記歪補償部への前記フィードバック信号の入力が選択されている場合に、送信信号の歪補償を行う際に用いられる歪補償係数を更新する
ことを特徴とする請求項１に記載の無線通信装置。
【請求項３】
前記歪補償部による前記歪補償と、前記測定部による前記指標の測定とは並行して実行され、
前記歪補償部は、前記指標に応じて前記電圧印加部により前記増幅部へ印加されるバイアス電圧が変更された場合に、送信信号の歪補償を行う際に用いられる歪補償係数を強制更新する
ことを特徴とする請求項１に記載の無線通信装置。
【請求項４】
前記アンテナにより受信した受信信号を処理する受信部と、
前記受信部への前記受信信号の入力と、前記測定部への前記反射波の入力とのうち、いずれか一方を選択する第２の選択部と
をさらに備え、
前記歪補償部による前記歪補償と、前記測定部による前記指標の測定とは並行して実行され、
前記測定部は、前記第２の選択部により前記測定部への前記反射波の入力が選択されている場合に前記指標を測定し、
前記電圧印加部は、前記測定部により今回測定された前記指標に応じたバイアス電圧が、前記増幅部へ印加するバイアス電圧と異なる場合に、前記増幅部へ印加するバイアス電圧を、前記測定部により今回測定された前記指標に応じたバイアス電圧へ変更し、
前記歪補償部は、前記測定部により測定された前記指標に応じて前記電圧印加部により前記増幅部へ印加されるバイアス電圧が変更された場合に、送信信号の歪補償を行う際に用いられる歪補償係数を強制更新する
ことを特徴とする請求項１に記載の無線通信装置。
【請求項５】
前記アンテナにより受信した受信信号を処理する受信部と、
前記受信部への前記受信信号の入力と、前記測定部への前記反射波の入力とのうち、いずれか一方を選択する第２の選択部と、
前記第２の選択部によって選択された信号と、前記フィードバック信号とのうち、いずれか一方を選択する第３の選択部と
をさらに備え、
前記測定部は、前記第２の選択部により前記測定部への前記反射波の入力が選択され、かつ、前記第３の選択部により前記第２の選択部によって選択された信号が選択されている場合に、前記指標を測定し、
前記電圧印加部は、前記測定部により今回測定された前記指標に応じたバイアス電圧が、前記増幅部へ印加するバイアス電圧と異なる場合に、前記増幅部へ印加するバイアス電圧を、前記測定部により今回測定された前記指標に応じたバイアス電圧へ変更し、
前記歪補償部は、前記第３の選択部により前記フィードバック信号が選択される前に、前記測定部により測定された前記指標に応じて前記電圧印加部により前記増幅部へ印加されるバイアス電圧が変更された場合に、前記第３の選択部により前記フィードバック信号が選択された後に、送信信号の歪補償を行う際に用いられる歪補償係数を更新する
ことを特徴とする請求項１に記載の無線通信装置。
【請求項６】
前記第２の選択部が、前記受信部への前記受信信号の入力を選択している場合に、前記増幅部への前記送信信号の出力及び前記増幅部の電源がオフにされる
ことを特徴とする請求項４又は５に記載の無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置に関する。
【背景技術】
【０００２】
従来から、キャリア無線通信において、無線通信装置である基地局装置には、送信信号を増幅するアンプが設けられる。アンプによって増幅された送信信号には、一般に、非線形歪が含まれる。そのため、基地局装置は、非線形歪を補償する歪補償を行った送信信号を、アンテナから送出する。図１３Ａは、従来技術に係る基地局装置の一例を示すブロック図である。なお、図１３Ａは、送信信号の歪補償、増幅及びアンテナからの送出に関するブロックのみを記載し、その他のブロックは省略している。
【０００３】
例えば、図１３Ａに示すように、従来技術に係る基地局装置１０は、ＤＰＤＣ（Digital  Pre  Distortion  Controller）１１０、アンプ１６０を有する。ＤＰＤＣ１１０は、アンプ１６０から出力される送信信号の歪が少なくなるように、アンプ１６０に入力される送信信号の歪補償を行う。ＤＰＤＣ１１０から出力された送信信号は、ＤＡ（Digital  Analog）コンバータ１２０、ミキサ１３０、ＰＬＬ（Phase  Locked  Loop）１４０、アンプ１５０を含むブロックによりＲＦ（Radio  Frequency）信号へ変換され、アンプ１６０へ入力される。
【０００４】
そして、アンプ１６０により増幅された送信信号は、カプラ１７０、アイソレータ１８０、デュプレクサ１９０、カプラ２００を含むブロックを介してアンテナ１００から送出される。さらに、アンプ１６０により増幅された送信信号は、カプラ１７０により分波され、フィードバック信号として、スイッチ２１０に入力される。スイッチ２１０に入力されたフィードバック信号は、ミキサ２２０、ＰＬＬ２３０、ＡＤ（Analog  Digital）コンバータ２４０を含むブロックによりベースバンド信号へ変換され、ＤＰＤＣ１１０へ入力される。フィードバック信号は、図１３Ａに示す経路１を経由してＤＰＤＣ１１０へ入力される。ＤＰＤＣ１１０は、フィードバック信号をもとに、アンプ１６０により増幅された送信信号の歪値が小さくなるように送信信号の歪補償を行う。
【０００５】
また、ＤＰＤＣ１１０は、図１３Ａに示す経路３を経由するアンテナ１００からの反射波を検波し、ＶＳＷＲ（Voltage  Standing  Wave  Ratio、電圧定在波比）を監視することにより、アンテナ１００の異常検知を行う。ＤＰＤＣ１１０は、カプラ２００、スイッチ２１０、ミキサ２２０、ＰＬＬ２３０、ＡＤコンバータ２４０を含むブロックを介して入力された反射波に基づくＶＳＷＲをもとに、アンテナ１００の異常検知を行う。なお、基地局装置１０は、カプラ１７０からＤＰＤＣ１１０への入力と、カプラ２００からＤＰＤＣ１１０への入力とを、スイッチ２１０により切り替えるが、各カプラからの入力を独立にＤＰＤＣ１１０へ入力してもよい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１９７５４５号公報
【特許文献２】特表２００９−５４５２５０号公報
【特許文献３】特開２０１４−０９０２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、アンテナ１００の負荷状態が変化することにより、アンテナ１００において、アンプ１６０から出力された送信信号の反射が起る場合がある。アンテナ１００で送信信号の反射が起ると、反射波が、図１３Ａの経路２を通ってスイッチ２１０に入力される場合がある。この場合、ＤＰＤＣ１１０は、送信信号のシードバック信号と、反射波とが重畳された信号に基づいて歪補償を行うことになる。すなわち、アンプ１６０の出力端での送信信号の特性を最適値に設定したとしても、基地局装置１０に接続されるアンテナ１００の負荷状態によっては、送信信号とフィードバック信号に乖離が起き、送信信号に含まれる歪が増大する場合がある。
【０００８】
例えば、図１３Ａに示すように、ＤＰＤＣ１１０は、経路１を経由する送信信号に、経路２を経由する反射波が重畳されたフィードバック信号に基づき歪補償を行うため、送信信号とフィードバック信号とに乖離が起きる。その結果、上記技術では、図１３Ｂに示すように、歪補償後の送信信号に含まれる歪が増大し、送信信号の品質が低下してしまうという問題がある。
【０００９】
本願に開示の技術は、送信信号の品質低下を抑制することを目的とする。
【課題を解決するための手段】
【００１０】
１つの側面では、無線通信装置は、アンテナ、歪補償部、増幅部、分波器、測定部、電圧印加部を備える。歪補償部は、フィードバック信号に基づき送信信号の歪補償を行う。増幅部は、歪補償部により歪補償された送信信号を増幅する。分波器は、増幅部により増幅された送信信号を、アンテナへ出力される送信信号と、歪補償部へ入力されるフィードバック信号とに分波する。測定部は、分波器により分波された送信信号がアンテナで反射した反射波に基づく指標を測定する。電圧印加部は、測定部により測定された指標に応じて、増幅部の効率を制御するバイアス電圧を増幅部へ印加する。
【発明の効果】
【００１１】
１つの側面によれば、歪性能の悪化を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態１に係る基地局装置の一例を示すブロック図である。
【図２】図２は、実施形態１に係るＤＰＤＣ及びバイアス出力部の一例を示すブロック図である。
【図３Ａ】図３Ａは、実施形態１に係るＶＳＷＲとバイアス値との対応の一例を示す図である。
【図３Ｂ】図３Ｂは、実施形態１に係るＶＳＷＲとバイアス値との対応の他の例を示す図である。
【図４】図４は、実施形態１に係るバイアス制御処理の一例を示すフローチャートである。
【図５】図５は、実施形態１に係るバイアス制御処理の一例を示すタイミングチャートである。
【図６】図６は、実施形態１の効果の説明図である。
【図７】図７は、実施形態２に係る基地局装置の一例を示すブロック図である。
【図８】図８は、実施形態２に係るバイアス制御処理の一例を示すタイミングチャートである。
【図９】図９は、実施形態３に係る基地局装置の一例を示すブロック図である。
【図１０】図１０は、実施形態３に係るバイアス制御処理の一例を示すタイミングチャートである。
【図１１】図１１は、実施形態４に係る基地局装置の一例を示すブロック図である。
【図１２】図１２は、実施形態４に係るバイアス制御処理の一例を示すタイミングチャートである。
【図１３Ａ】図１３Ａは、従来技術に係る基地局装置の一例を示すブロック図である。
【図１３Ｂ】図１３Ｂは、従来技術における歪補償の説明図である。
【発明を実施するための形態】
【００１３】
以下に、本願の開示する無線通信装置の実施形態を、図面に基づいて詳細に説明する。以下の各実施形態の説明において、初出を除き、他の実施形態及び従来技術と同一の構成及び処理には、同一の符号を付与して説明を省略する。なお、以下の実施形態は開示の技術を限定するものではない。そして、各実施形態は、処理内容を矛盾させない範囲で適宜組合せてもよい。
【００１４】
［実施形態１］
（実施形態１に係る基地局装置）
図１は、実施形態１に係る基地局装置の一例を示すブロック図である。なお、図１は、送信信号のプリディストーション、増幅、アンテナからの送出に関するブロックのみを記載し、その他のブロックは省略している。実施形態１に係る基地局装置１０Ａは、ＤＰＤＣ１１、ＤＡコンバータ１２、ミキサ１３、ＰＬＬ１４、アンプ１５を有する。また、基地局装置１０Ａは、アンプ１６、カプラ１７、アイソレータ１８、デュプレクサ１９、カプラ２０、アンテナ１００を有する。また、基地局装置１０Ａは、スイッチ２１、ミキサ２２、ＰＬＬ２３、ＡＤコンバータ２４、バイアス出力部２５を有する。
【００１５】
ＤＰＤＣ１１は、ベースバンドの送信信号を歪補償してＤＡコンバータ１２へ出力する。ＤＡコンバータ１２は、送信信号をデジタル信号からアナログ信号へ変換してミキサ１３へ出力する。ミキサ１３は、ＰＬＬ１４が出力する局発信号を用いて、送信信号をアップコンバートし、アップコンバート後の送信信号をアンプ１５へ出力する。アンプ１５は、ミキサ１３から出力された送信信号を増幅してアンプ１６へ出力する。
【００１６】
アンプ１６は、ディバイダ１６ａ、キャリアアンプ１６ｂ、負荷調整部１６ｃ、ピークアンプ１６ｄ、位相調整部１６ｅを有する。ディバイダ１６ａは、送信信号を分配して、キャリアアンプ１６ｂ及び位相調整部１６ｅへそれぞれ出力する。キャリアアンプ１６ｂは、ディバイダ１６ａにより分配された送信信号を増幅し、負荷調整部１６ｃを介して増幅された送信信号をカプラ１７へ出力する。位相調整部１６ｅ及びピークアンプ１６ｄは、送信信号の電力が所定閾値を越えた場合に動作する。位相調整部１６ｅは、ディバイダ１６ａにより分配された送信信号の位相を、例えば９０度シフトさせる。ピークアンプ１６ｄは、位相調整部１６ｅにより位相が９０度シフトされた送信信号を増幅してカプラ１７へ出力する。
【００１７】
カプラ１７は、アンプ１６により増幅された送信信号を分波し、アイソレータ１８及びスイッチ２１へそれぞれ入力する。アイソレータ１８は、カプラ１７から出力された送信信号をデュプレクサ１９へ通過させるとともに、デュプレクサ１９からカプラ１７へ流れる信号（例えば反射波）を遮断する。
【００１８】
デュプレクサ１９は、送信周波数帯域において、アップコンバート後の送信信号をカプラ２０へ通過させる。カプラ２０は、送信信号を分波して、アンテナ１００へ出力するとともに、アンテナ１００からの反射波をスイッチ２１へ出力する。
【００１９】
スイッチ２１は、ＲＦスイッチである。スイッチ２１は、カプラ１７から出力された信号と、カプラ２０から出力された信号とを所定周期で交互に選択し、選択した信号をミキサ２２へ出力する。なお、カプラ１７からスイッチ２１へ出力される信号は、アンプ１６により増幅された送信信号と、アンテナ１００において送信信号が反射した反射波とが重畳されたフィードバック信号である。また、カプラ２０からスイッチ２１へ出力される信号は、送信信号がアンテナ１００において反射した反射波である。
【００２０】
ミキサ２２は、カプラ１７又はカプラ２０から出力された信号を、ＰＬＬ２３が出力する局発信号を用いてベースバンドの信号にダウンコンバートし、ダウンコンバート後の信号をＡＤコンバータ２４へ出力する。ＡＤコンバータ２４は、ミキサ２２から出力された信号をアナログ信号からデジタル信号へ変換してＤＰＤＣ１１へ出力する。
【００２１】
ＤＰＤＣ１１は、スイッチ２１の周期的切り替えによりカプラ１７からのフィードバック信号がＤＰＤＣ１１へ入力される場合に、送信信号に対して、フィードバック信号に応じた歪補償を行う。
【００２２】
また、ＤＰＤＣ１１は、スイッチ２１の周期的切り替えによりアンテナ１００からの反射波がＤＰＤＣ１１へ入力される場合に、アンテナ１００からの反射波に基づいてＶＳＷＲを算出する。具体的には、ＤＰＤＣ１１は、スイッチ２１の切り替え前にＤＰＤＣ１１へ入力された送信信号と、スイッチ２１の切り替え後にＤＰＤＣ１１へ入力された反射波とに基づいてＶＳＷＲを算出する。なお、デュプレクサ１９からスイッチ２１へ流れ込む送信信号の影響は、キャリブレーションにより除去される。
【００２３】
そして、ＤＰＤＣ１１は、算出したＶＳＷＲの値に基づいて、アンプ１６に印加するバイアス電圧に応じたデジタル信号であるバイアス制御信号を生成する。そして、ＤＰＤＣ１１は、生成したバイアス制御信号をバイアス出力部２５へ出力する。
【００２４】
バイアス出力部２５は、ＤＰＤＣ１１から出力された、デジタル信号であるバイアス制御信号を、アナログ信号であるバイアス電圧に変換する。そして、バイアス出力部２５は、変換後のバイアス電圧をアンプ１６のキャリアアンプ１６ｂ及びピークアンプ１６ｄへそれぞれ印加する。これにより、キャリアアンプ１６ｂ及びピークアンプ１６ｄの効率が変化する。
【００２５】
ここで、実施形態１において、ＤＰＤＣ１１は、ＶＳＷＲの値が大きい場合に、アンプ１６の効率が低くなるバイアス電圧に対応するバイアス制御信号を生成し、ＶＳＷＲの値が小さい場合に、アンプ１６の効率が高くなるバイアス電圧に対応するバイアス制御信号を生成する。これにより、本実施形態では、ＶＳＷＲの値が大きい場合に、アンプ１６の効率が低くなるように制御され、ＶＳＷＲの値が小さい場合に、アンプ１６の効率が高くなるように制御される。
【００２６】
ここで、キャリアアンプ１６ｂ及びピークアンプ１６ｄは、効率が高くなると増幅後の信号の歪が増大し、効率が低くなると歪特性が増幅後の信号の歪が減少する。本実施形態では、ＶＳＷＲの値が大きい場合に、アンプ１６の効率が低くなるように制御されるため、アンプ１６の歪特性が改善される。これにより、送信信号の歪を減少させることができ、反射波を含むフィードバック信号と、歪補償後の送信信号との乖離に伴う歪の増加分を相殺することができる。そのため、アンテナ１００の特性の変化に伴う送信信号の品質の低下を抑制することができる。
【００２７】
また、実施形態１では、ＶＳＷＲの値が小さい場合に、アンプ１６の効率が高くなるように制御されるため、アンプ１６の歪特性を所定の範囲内に保つことができると共に、基地局装置１０Ａの消費電力を低減することができる。
【００２８】
（実施形態１に係るＤＰＤＣ及びバイアス出力部）
図２は、実施形態１に係るＤＰＤＣ及びバイアス出力部の一例を示すブロック図である。図２は、基地局装置１０Ａのブロックのうち、ＤＰＤＣ１１の歪補償と、バイアス出力部２５のバイアス制御信号の生成及び出力とに関するブロックのみを図示し、その他は省略している。ＤＰＤＣ１１は、ＣＰＵ（Central  Processing  Unit）１、光モジュール２、ＦＰＧＡ（Field  Programmable  Gate  Array）３、バイアス制御部４を有する。
【００２９】
ＣＰＵ１は、ＤＰＤＣ１１の全体制御を行う。光モジュール２は、図示しない光ネットワークから入力された送信信号を、光信号からアナログの電気信号へ変換してＦＰＧＡ３へ出力する。ＦＰＧＡ３は、ＣＰＲＩ（Common  Public  Radio  Interface（登録商標）、以下同様）３ａ、ＤＰＤ（Digital  Pre  Distortion）３ｂを有する。さらに、ＤＰＤ３ｂは、乗算器３ｂ−１、アドレス生成部３ｂ−２、ＬＵＴ（Look  Up  Table）３ｂ−３、減算器３ｂ−４を有する。
【００３０】
ＣＰＲＩ３ａは、光モジュール２から電気信号へ変換された送信信号を入力し、ＤＰＤ３ｂへ出力するインターフェースである。ＤＰＤ３ｂは、ＣＰＲＩ３ａから入力された送信信号に対してプリディストーション（歪補償）を行う。具体的には、アドレス生成部３ｂ−２は、ＣＰＲＩ３ａから入力された送信信号のパラメータ（例えば信号電力）に基づいてアドレスを生成し、ＬＵＴ３ｂ−３へ出力する。また、減算器３ｂ−４は、ＣＰＲＩ３ａから入力された送信信号から、カプラ１７からＤＰＤＣ１１へのフィードバック信号を減算した信号をＬＵＴ３ｂ−３へ出力する。
【００３１】
ＬＵＴ３ｂ−３は、アドレス生成部３ｂ−２により生成されたアドレス及び減算器３ｂ−４から出力された信号に応じた、ＬＵＴ３ｂ−３が保持する歪補償係数を出力する。そして、乗算器３ｂ−１は、ＣＰＲＩ３ａから入力された送信信号へ、ＬＵＴ３ｂ−３が出力した歪補償係数を乗算することにより歪補償を行い、歪補償後の送信信号（Ｔｘ＿ＦＷ）をカプラ１７（図１参照）へ出力する。
【００３２】
また、ＦＰＧＡ３は、スイッチ２１の周期的切り替えによりカプラ１７からのフィードバック信号を受信したタイミングで、ＬＵＴ３ｂ−３の歪補償係数を更新する。すなわち、ＦＰＧＡ３は、アドレス生成部３ｂ−２により生成されたアドレス及び減算器３ｂ−４から出力された信号に応じてＬＵＴ３ｂ−３の歪補償係数を更新する。
【００３３】
また、ＦＰＧＡ３は、スイッチ２１の周期的切り替えによりアンテナ１００（図１参照）からの反射波をカプラ２０から受信する。そして、ＦＰＧＡ３は、カプラ２０から受信した反射波に基づいてＶＳＷＲを算出し、算出したＶＳＷＲの値をバイアス制御部４へ通知する。
【００３４】
バイアス制御部４は、メモリ４ａ、ＰＬＤ（Programmable  Logic  Device）４ｂを有する。メモリ４ａは、後述のように、ＶＳＷＲの値の範囲と、アンプ１６に印加されるバイアス電圧の値であるＰＡ−Ｖｇ（以下、バイアス値と称する場合がある）とを対応付けて記憶する。メモリ４ａが記憶するバイアス値は、対応付けられた範囲に含まれるＶＳＷＲの値に対してキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加されるバイアス電圧を生成するための値である。
【００３５】
ＰＬＤ４ｂは、メモリ４ａを参照し、ＦＰＧＡ３より出力されたＶＳＷＲの値に基づいて、バイアス値を特定する。そして、ＰＬＤ４ｂは、特定したバイアス値が、前回バイアス出力部２５へ出力したバイアス値と異なる値である場合に、特定したバイアス値を含む
バイアス制御信号を生成し、生成したバイアス制御信号をバイアス出力部２５へ出力する。そして、ＰＬＤ４ｂは、バイアス電圧の変更を示す変更通知をＦＰＧＡ３へ通知する。なお、ＰＬＤ４ｂは、ＦＰＧＡ３より出力されたＶＳＷＲの値が、前回バイアス出力部２５へ出力したバイアス値と同一の値である場合には、前述の変更通知をＦＰＧＡ３へ通知しない。
【００３６】
バイアス出力部２５は、ＤＡコンバータ２５ａ、オペアンプ２５ｂを有する。ＤＡコンバータ２５ａは、ＰＬＤ４ｂより出力された、デジタル信号であるバイアス制御信号を、アナログ信号へ変換する。オペアンプ２５ｂは、ＤＡコンバータ２５ａによりアナログ信号へ変換されたバイアス制御信号を所定の増幅率で増幅してバイアス電圧を生成し、生成したバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加する。
【００３７】
なお、図２に示すように、ＤＰＤＣ１１のバイアス制御部４、及びバイアス出力部２５は、バイアス部２５Ａに含まれる。実施形態１では、バイアス部２５Ａを制御するバイアス制御部４は、ＤＰＤＣ１１に含まれる。しかし、開示の技術は、これに限らず、バイアス部２５Ａは、バイアス制御部４及びバイアス出力部２５ともにＤＰＤＣ１１から独立したデバイスに設けられていてもよい。
【００３８】
（実施形態１に係るＶＳＷＲとバイアス値との対応の一例）
図３Ａは、実施形態１に係るＶＳＷＲとバイアス値との対応の一例を示す図である。例えば、図３Ａは、キャリアアンプ１６ｂ及びピークアンプ１６ｄがＧａＮ−ＨＥＭＴ等のノーマリーオン型のＦＥＴ（Field  Effect  Transistor）の場合に適用される、ＶＳＷＲの範囲毎のバイアス値の一例を示す。ＧａＮ−ＨＥＭＴ等のノーマリーオン型のＦＥＴの場合、キャリアアンプ１６ｂ及びピークアンプ１６ｄに印加されるバイアス電圧は負電圧となる。ＧａＮ−ＨＥＭＴは、窒化ガリウム−High  Electron  Mobility  Transistorの略である。
【００３９】
例えば、図３Ａに示すように、「ＶＳＷＲ」が“１．０〜１．１”の範囲内の値である場合、キャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加されるバイアス電圧値である「ＰＡ−Ｖｇ」は“−３．５Ｖ”となる。そして、図３Ａに示すように、“−３．５Ｖ”を示す「ＰＡ−Ｖｇ」は、メモリ４ａ（図２参照）の「メモリアドレス」“ＳＡＶＥ１”に格納されている。具体的には、ＰＬＤ４ｂは、例えば、「ＶＳＷＲ」“１．０〜１．１”の範囲内の値である場合、メモリ４ａの「メモリアドレス」“ＳＡＶＥ１”を参照することにより、「ＰＡ−Ｖｇ」として“−３．５Ｖ”を取得できる。
【００４０】
また、図３Ｂは、実施形態１に係るＶＳＷＲとバイアス値との対応の他の例を示す図である。例えば、図３Ｂは、キャリアアンプ１６ｂ及びピークアンプ１６ｄがＬＤＭＯＳ等のノーマリーオフ型のＦＥＴの場合に適用される、ＶＳＷＲの範囲毎のバイアス値の一例を示す。ＬＤＭＯＳ等のノーマリーオフ型のＦＥＴの場合、キャリアアンプ１６ｂ及びピークアンプ１６ｄに印加されるバイアス電圧は正電圧となる。ＬＤＭＯＳは、Laterally  Diffused  Metal  Oxide  Semiconductorの略である。
【００４１】
例えば、図３Ｂに示すように、「ＶＳＷＲ」が“１．０〜１．１”の範囲内の値である場合、キャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加されるバイアス電圧値である「ＰＡ−Ｖｇ」は“０．５Ｖ”となる。そして、図３Ｂに示すように、“０．５Ｖ”を示す「ＰＡ−Ｖｇ」は、メモリ４ａ（図２参照）の「メモリアドレス」“ＳＡＶＥ１”に格納されている。具体的には、ＰＬＤ４ｂは、例えば、「ＶＳＷＲ」“１．０〜１．１”の範囲内の値である場合、メモリ４ａの「メモリアドレス」“ＳＡＶＥ１”を参照することにより、「ＰＡ−Ｖｇ」として“０．５Ｖ”を取得できる。なお、図３Ａおよび図３Ｂにおいて、「ＶＳＷＲ」の欄に記載されている、例えば“１．０〜１．１”は、ＶＳＷＲの値の範囲が、１．０以上、かつ、１．１未満の範囲であることを示す。
【００４２】
ＤＰＤＣ１１は、アンプ１６の個体毎の、図３Ａ又は図３Ｂに示すＶＳＷＲとバイアス値との対応をメモリ４ａ等に予め記憶することにより、運用時において適切なバイアス値を読み出して用いることができる。
【００４３】
（実施形態１に係るバイアス制御処理）
図４は、実施形態１に係るバイアス制御処理の一例を示すフローチャートである。実施形態１に係るバイアス制御処理は、例えば、ＦＰＧＡ３（図２参照）からＶＳＷＲが通知される毎に、ＰＬＤ４ｂ（図２参照）によって実行される。しかし、バイアス制御処理は、所定周期で定期的に実行されてもよい。
【００４４】
先ず、ＰＬＤ４ｂは、ＦＰＧＡ３によって算出されたＶＳＷＲの通知を受ける（ステップＳ１１）。次に、ＰＬＤ４ｂは、メモリ４ａを参照して、ＦＰＧＡ３から通知されたＶＳＷＲの値が含まれるＶＳＷＲの範囲を特定する。そして、ＰＬＤ４ｂは、メモリ４ａを参照して、特定したＶＳＷＲの範囲に対応付けられたメモリアドレスからバイアス値を取得する（ステップＳ１２）。
【００４５】
次に、ＰＬＤ４ｂは、メモリ４ａを参照して、前回バイアス出力部２５へ出力したバイアス値を特定する。そして、ＰＬＤ４ｂは、今回メモリ４ａから取得したバイアス値と、前回バイアス出力部２５へ出力したバイアス値とが異なる値か否かを判定することにより、バイアス値の変更を要するか否かを判定する（ステップＳ１３）。バイアス値の変更を要しない場合（ステップＳ１３：Ｎｏ）、即ち、今回メモリ４ａから取得したバイアス値と、前回バイアス出力部２５へ出力したバイアス値とが同一の値である場合、ＰＬＤ４ｂは、バイアス制御処理を終了する。
【００４６】
一方、バイアス値の変更を要する場合（ステップＳ１３：Ｙｅｓ）、ＰＬＤ４ｂは、メモリ４ａから取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する（ステップＳ１４）。バイアス出力部２５は、ＰＬＤ４ｂから出力された、デジタル信号であるバイアス制御信号を、アナログ信号であるバイアス電圧に変換する。そして、バイアス出力部２５は、アナログ信号に変換されたバイアス制御信号を所定の増幅率で増幅してバイアス電圧を生成し、生成したバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加する。
【００４７】
次に、ＰＬＤ４ｂは、バイアス出力部２５へ出力したバイアス制御信号で示されるバイアス値をメモリ４ａに書き込む。そして、ＰＬＤ４ｂは、キャリアアンプ１６ｂ及びピークアンプ１６ｄのバイアス電圧を変更した旨をＦＰＧＡ３へ通知する（ステップＳ１５）。ＦＰＧＡ３は、所定周期でＬＵＴ３ｂ−３を更新しており、ＰＬＤ４ｂからバイアス電圧の変更通知を受けた場合、変更通知を受けた次の更新タイミングで、新たなバイアス電圧に基づくＬＵＴ３ｂ−３の更新を行う。ＰＬＤ４ｂは、ステップＳ１５の処理が終了すると、バイアス制御処理を終了する。
【００４８】
（実施形態１に係るバイアス制御処理のタイミングチャート）
図５は、実施形態１に係るバイアス制御処理の一例を示すタイミングチャートである。図５に示すように、スイッチ２１（図１参照）は、時刻ｔ１１において、ＤＰＤＣ１１（図１参照）への入力を、カプラ１７からのフィードバック信号入力から、カプラ２０からの反射波入力へと切り替える。そして、ＤＰＤＣ１１は、時刻ｔ１１〜ｔ１２の期間において、ＶＳＷＲが“１．０〜１．１”の範囲内の値から“１．１〜１．２”の範囲内の値へと変化したことを検知する。
【００４９】
そして、ＤＰＤＣ１１は、時刻ｔ１３〜ｔ１４の期間において、新たなＶＳＷＲの範囲と対応付けられているバイアス値をメモリ４ａから取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号と対応するバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加する。そして、ＤＰＤＣ１１は、時刻ｔ１４の後の最初の定期更新周期のタイミングである時刻ｔ１５〜ｔ１６の期間において、ＬＵＴ３ｂ−３を更新する。
【００５０】
また、スイッチ２１は、時刻ｔ１７において、ＤＰＤＣ１１への入力を、カプラ１７からのフィードバック信号入力から、カプラ２０からの反射波入力へと切り替える。そして、ＤＰＤＣ１１は、時刻ｔ１７〜ｔ１８の期間において、ＶＳＷＲが“１．１〜１．２”の範囲内の値から“１．２〜１．３”の範囲内の値へと変化したことを検知する。
【００５１】
そして、ＤＰＤＣ１１は、時刻ｔ１９〜ｔ２０の期間において、新たなＶＳＷＲの範囲と対応付けられているバイアス値をメモリ４ａから取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号と対応するバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加する。そして、ＤＰＤＣ１１は、時刻ｔ２０の後の最初の定期更新周期のタイミングである時刻ｔ２１〜ｔ２２の期間において、ＬＵＴ３ｂ−３を更新する。
【００５２】
なお、ＤＰＤＣ１１は、時刻ｔ２３以降では、歪スペックが閾値を越え、アンテナ状態が異常となるため、ＶＳＷＲ値に基づくバイアス値の更新を行わない。ＤＰＤＣ１１は、アンテナ状態が異常となるまでの期間において、所定の周期で、時刻ｔ１１〜ｔ２２に示す各処理を行う。
【００５３】
（実施形態１の効果）
図６は、実施形態１の効果の説明図である。例えば、アンテナ１００の特性が変化すると、図６に示すように、ＤＰＤＣ１１は、アンプ１６から出力された送信信号と、アンテナ１００からの反射波とが重畳されたフィードバック信号に基づき歪補償を行う。そのため、送信信号には、反射波の大きさに応じたノイズが混入することになる。そこで、実施形態１におけるＤＰＤＣ１１は、ＶＳＷＲの大きさに応じて、アンプ１６のバイアス電圧を制御することにより、アンプ１６線形性を高める。このため、実施形態１におけるＤＰＤＣ１１は、送信信号と、アンプ１６が出力するフィードバック信号との乖離を抑制し、例えば図６に示すように、歪補償後の送信信号に残る歪を低減することができる。従って、実施形態１における基地局装置１０Ａは、アンテナ１００の特性が変化した場合であっても、アンテナ１００から送信される送信信号の品質を高く保つことができる。
【００５４】
一般的に、基地局装置に搭載される増幅器（アンプ）は、消費電力（効率）と歪特性とのトレードオフの関係にあり、歪特性の要求仕様を条件に低消費電力（高効率）に重点をおいて動作するように設定されている。しかし、実施形態１では、アンテナ側からの反射波による影響で歪が悪化した場合には、効率よりも歪特性の改善が優先される。これにより、実施形態１では、基地局装置の運用時の負荷変動に対して、送信信号の歪特性を要求仕様の範囲内の状態に保つことが可能となる。
【００５５】
また、実施形態１では、フィードバック信号及び反射波を切り替えてＤＰＤＣ１１へ選択的に入力するスイッチ２１と、バイアス部２５Ａとを用いて、アンテナの特性の変化による送信信号の品質低下を抑制する。よって、実施形態１では、回路規模を増大することなく、ハードウェア及び処理のコストの増加を抑制しつつ、送信信号の歪特性を要求仕様の範囲内の状態に保つことが可能となる。
【００５６】
［実施形態２］
（実施形態２に係る基地局装置）
実施形態２は、フィードバック信号の経路と、アンテナからの反射波の経路とを分離し、フィードバック信号及び反射波を常時ＤＰＤＣ１１へ入力する点で実施形態１と異なる。これにより、ＶＳＷＲに基づく増幅器のバイアス電圧の調整をリアルタイムで行うことができる。実施形態２の説明では、実施形態１との差分について説明する。図７は、実施形態２に係る基地局装置の一例を示すブロック図である。
【００５７】
図７に示すように、実施形態２の基地局装置１０Ｂは、実施形態１の基地局装置１０Ａ（図１参照）と比較し、次の点が異なる。すなわち、基地局装置１０Ｂは、スイッチ２１、ミキサ２２、ＰＬＬ２３、ＡＤコンバータ２４に代えて、ミキサ２６及び２９、ＰＬＬ２７及び３０、ＡＤコンバータ２８及び３１を有する。
【００５８】
基地局装置１０Ｂにおいて、カプラ１７からのフィードバック信号は、ミキサ２６へ入力される。ミキサ２６は、カプラ１７からのフィードバック信号を、ＰＬＬ２７が出力する局発信号を用いてベースバンドの信号へダウンコンバートし、ダウンコンバート後の信号をＡＤコンバータ２８へ出力する。ＡＤコンバータ２８は、ミキサ２６から出力された信号をアナログ信号からデジタル信号へ変換してＤＰＤＣ１１へ出力する。
【００５９】
また、基地局装置１０Ｂにおいて、カプラ２０からの反射波は、ミキサ２９へ入力される。ミキサ２９は、カプラ２０からの反射波を、ＰＬＬ３０が出力する局発信号を用いてベースバンドの信号にダウンコンバートし、ダウンコンバート後の信号をＡＤコンバータ３１へ出力する。ＡＤコンバータ３１は、ミキサ２９から出力された信号をアナログ信号からデジタル信号へ変換してＤＰＤＣ１１へ出力する。
【００６０】
ＤＰＤＣ１１は、送信信号に対して、カプラ１７から出力されるフィードバック信号に基づいて歪補償を行う。また、ＤＰＤＣ１１は、アンテナ１００からの反射波を検波し、反射波に基づくＶＳＷＲを監視する。そして、バイアス出力部２５は、ＤＰＤＣ１１の制御により、反射波に基づくＶＳＷＲに応じたバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄ（図１参照）へ印加することにより、これらのアンプの増幅特性を変化させる。
【００６１】
（実施形態２に係るバイアス制御処理のタイミングチャート）
図８は、実施形態２に係るバイアス制御処理の一例を示すタイミングチャートである。図８に示すように、ＤＰＤＣ１１は、時刻ｔ３９以降のように、歪スペックが閾値を越え、アンテナ状態が異常となった以外の時刻において、次の処理を行う。
【００６２】
すなわち、ＤＰＤＣ１１は、時刻ｔ３９以前の時刻において、反射波に基づくＶＳＷＲを常時監視する。そして、ＤＰＤＣ１１は、時刻ｔ３１において、ＶＳＷＲが“１．０〜１．１”の範囲内の値から“１．１〜１．２”の範囲内の値へと変化したことを検知する。
【００６３】
そして、ＤＰＤＣ１１は、時刻ｔ３２〜ｔ３３の期間において、新たなＶＳＷＲの範囲に対応付けられたバイアス値をメモリ４ａ（図２参照）から取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号に対応するバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄ（図１参照）へ印加する。そして、ＤＰＤＣ１１は、時刻ｔ３３において、ＰＬＤ４ｂからバイアス値の変更通知を受けて、時刻ｔ３３〜ｔ３４の期間において、定期更新周期のタイミング以外のタイミングであっても、ＬＵＴ３ｂ−３を強制的に更新する。
【００６４】
また、ＤＰＤＣ１１は、時刻ｔ３５において、ＶＳＷＲが“１．１〜１．２”の範囲内の値から“１．２〜１．３”の範囲内の値へと変化したことを検知する。
【００６５】
そして、ＤＰＤＣ１１は、時刻ｔ３６〜ｔ３７の期間において、新たなＶＳＷＲの範囲と対応付けられたバイアス値をメモリ４ａから取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号と対応するバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加する。そして、ＤＰＤＣ１１は、時刻ｔ３７において、ＰＬＤ４ｂからバイアス値の変更通知を受けて、時刻ｔ３７〜ｔ３８の期間において、定期更新周期のタイミング以外のタイミングであっても、ＬＵＴ３ｂ−３を強制的に更新する。
【００６６】
そして、ＤＰＤＣ１１は、時刻ｔ３９以降では、歪スペックが閾値を越え、アンテナ状態が異常となるため、ＶＳＷＲ値に基づくバイアス値の更新を行わない。ＤＰＤＣ１１は、アンテナ状態が異常となるまでの期間において、時刻ｔ３１〜ｔ３８に示す各処理を、ＶＳＷＲと対応するバイアス値が変化することを検知する毎に行う。
【００６７】
（実施形態２の効果）
実施形態２では、アンプ１６の出力端からのフィードバック信号の経路と、アンテナ１００からの反射波の経路とを分離する。そして、実施形態２では、フィードバック信号及び反射波を切り替えることなくＤＰＤＣ１１へ入力し、リアルタイムで測定されたＶＳＷＲに基づいてアンプ１６のキャリアアンプ１６ｂ及びピークアンプ１６ｄのバイアス電圧を変化させる。このため、実施形態２は、ＶＳＷＲの悪化にリアルタイムに追従し、バイアス値更新が行われた際に即時にＤＰＤＣ１１のＬＵＴ３ｂ−３を更新して、基地局装置１０Ｂの送信信号の品質低下をリアルタイムに抑制できる。
【００６８】
［実施形態３］
（実施形態３に係る基地局装置）
実施形態３は、ＴＤＤ（Time  Division  Duplex、時分割複信）を基地局装置へ適用した例である。実施形態３は、実施形態２と比較し、基地局装置において、アイソレータ１８及びデュプレクサ１９の間にサーキュレータを接続する点が異なる。また、実施形態３は、実施形態２と比較し、サーキュレータから出力されるアンテナ１００からの受信信号（上り信号）及びカプラ２０から出力される反射波をスイッチで切り替えてＤＰＤＣ１１へ入力する点が異なる。実施形態３の説明では、実施形態２との差分について説明する。図９は、実施形態３に係る基地局装置の一例を示すブロック図である。
【００６９】
図９に示すように、実施形態３の基地局装置１０Ｃは、実施形態２の基地局装置１０Ｂ（図７参照）と比較し、アイソレータ１８及びデュプレクサ１９の間にサーキュレータ３２が接続される点が異なる。また、実施形態３の基地局装置１０Ｃは、実施形態２の基地局装置１０Ｂと比較し、ミキサ２９、ＰＬＬ３０、ＡＤコンバータ３１に代えて、スイッチ３３、ミキサ３４、ＰＬＬ３５、ＡＤコンバータ３６を有する点が異なる。
【００７０】
基地局装置１０Ｃにおいて、カプラ１７から出力されたフィードバック信号は、ミキサ２６へ入力される。ミキサ２６は、カプラ１７から出力されたフィードバック信号を、ＰＬＬ２７が出力する局発信号を用いてベースバンドの信号にダウンコンバートし、ダウンコンバート後の信号をＡＤコンバータ２８へ出力する。ＡＤコンバータ２８は、ミキサ２６から出力された信号をアナログ信号からデジタル信号へ変換してＤＰＤＣ１１へ出力する。
【００７１】
また、基地局装置１０Ｃにおいて、サーキュレータ３２は、アイソレータ１８から出力された送信信号をデュプレクサ１９へ出力する。また、サーキュレータ３２は、アンテナ１００、カプラ２０及びデュプレクサ１９を経由した受信信号を、スイッチ３３へ出力する。カプラ２０は、送信信号を分波して、アンテナ１００から出力するとともに、アンテナ１００からの反射波をスイッチ３３へ出力する。
【００７２】
スイッチ３３は、ＲＦスイッチである。スイッチ３３は、サーキュレータ３２から出力された信号と、カプラ２０から出力された信号とを所定周期で選択し、選択した信号をミキサ３４へ出力する。なお、スイッチ３３は、ＴＤＤにおける受信タイミングにおいて、サーキュレータ３２から出力された信号をミキサ３４へ出力し、ＴＤＤにおける送信タイミングにおいて、カプラ２０から出力された反射波をミキサ３４へ出力する。
【００７３】
ミキサ３４は、サーキュレータ３２又はカプラ２０から出力された信号を、ＰＬＬ３５が出力する局発信号を用いてベースバンドの信号にダウンコンバートし、ダウンコンバート後の信号をＡＤコンバータ３６へ出力する。ＡＤコンバータ３６は、ミキサ３４から出力された信号をアナログ信号からデジタル信号へ変換してＤＰＤＣ１１へ出力する。
【００７４】
ＤＰＤＣ１１は、スイッチ３３の周期的切り替えによりサーキュレータ３２から出力された受信信号がＤＰＤＣ１１へ入力された場合に、所定の受信処理を行う。
【００７５】
また、ＤＰＤＣ１１は、スイッチ３３の周期的切り替えによりカプラ２０からの入力信号がＤＰＤＣ１１へ入力された場合に、アンテナ１００からの反射波を検波し、反射波に基づくＶＳＷＲを監視する。そして、バイアス出力部２５は、ＤＰＤＣ１１の制御により、反射波に基づくＶＳＷＲに応じたバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄ（図１参照）へ印加することにより、これらのアンプの増幅特性を変化させる。
【００７６】
（実施形態３に係るバイアス制御処理のタイミングチャート）
図１０は、実施形態３に係るバイアス制御処理の一例を示すタイミングチャートである。図１０に示すように、基地局装置１０Ｃは、ＵＬ（Up  Link、上り通信）フレームの受信開始を示すＳフレーム（Special  Sub  Frame）を受信した時刻ｔ４１から、ＵＬフレームの受信が終了した時刻ｔ４２まで、送信信号の出力をオフにする。また、基地局装置１０Ｃは、時刻ｔ４１〜ｔ４２において、アンプ１６の電源をオフにする。また、時刻ｔ４１〜ｔ４２において、スイッチ３３は、サーキュレータ３２から出力された信号をＤＰＤＣ１１へ出力する。すなわち、ＤＰＤＣ１１は、時刻ｔ４１〜ｔ４２において、反射波に基づくＶＳＷＲの監視を中断する。このため、ＤＰＤＣ１１は、時刻ｔ４１〜ｔ４２において、バイアス値の更新を行わない。また、ＤＰＤＣ１１は、時刻ｔ４１〜ｔ４２において、更新周期にかかわらず、ＬＵＴ３ｂ−３の更新を行わない。
【００７７】
基地局装置１０Ｃは、時刻ｔ４２においてＵＬフレームの受信が終了すると、送信信号の出力をオンにする。また、基地局装置１０Ｃは、時刻ｔ４２においてＵＬフレームの受信が終了すると、アンプ１６の電源をオンにする。また、時刻ｔ４２においてＵＬフレームの受信が終了すると、スイッチ３３は、カプラ２０から出力された信号をＤＰＤＣ１１へ出力する。これにより、ＤＰＤＣ１１は、反射波に基づくＶＳＷＲの監視を再開する。また、ＤＰＤＣ１１は、時刻ｔ４２においてＵＬフレームの受信が終了すると、所定の更新周期でＬＵＴ３ｂ−３の更新を開始する。
【００７８】
そして、ＤＰＤＣ１１は、時刻ｔ４３において、ＶＳＷＲが“１．０〜１．１”の範囲内の値から“１．１〜１．２”の範囲内の値へと変化したことを検知する。
【００７９】
そして、ＤＰＤＣ１１は、時刻ｔ４３〜ｔ４４の期間において、新たなＶＳＷＲの範囲と対応付けられたバイアス値をメモリ４ａ（図２参照）から取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号と対応するバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄ（図１参照）へ印加する。そして、ＤＰＤＣ１１は、時刻ｔ４４において、ＰＬＤ４ｂからバイアス値の変更通知を受けて、時刻ｔ４４〜ｔ４５の期間において、定期更新周期のタイミング以外のタイミングであっても、ＬＵＴ３ｂ−３を強制的に更新する。
【００８０】
そして、ＤＰＤＣ１１は、時刻ｔ４６において、ＶＳＷＲが“１．１〜１．２”の範囲内の値から“１．２〜１．３”の範囲内の値へと変化したことを検知する。
【００８１】
また、ＤＰＤＣ１１は、時刻ｔ４６〜ｔ４７の期間において、新たなＶＳＷＲの範囲と対応付けられたバイアス値をメモリ４ａから取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号と対応するバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加する。そして、ＤＰＤＣ１１は、時刻ｔ４７において、ＰＬＤ４ｂからバイアス値の変更通知を受けて、時刻ｔ４７〜ｔ４８の期間において、定期更新周期のタイミング以外のタイミングであっても、ＬＵＴ３ｂ−３を強制的に更新する。
【００８２】
ＤＰＤＣ１１は、時刻ｔ４８以降も、時刻ｔ４１〜ｔ４２の期間における各処理を、受信信号の検知毎に行う。また、ＤＰＤＣ１１は、時刻ｔ４８以降も、時刻ｔ４３〜ｔ４８の期間における各処理を、ＶＳＷＲと対応するバイアス値が変化することを検知する毎に行う。
【００８３】
（実施形態３の効果）
実施形態３は、ＴＤＤを適用した基地局装置１０Ｃにおいても、フィードバック信号に基づく歪補償を行いつつ、受信信号と反射波を切り替えて、反射波に基づくＶＳＷＲを監視する。よって、実施形態３は、ＴＤＤを適用した基地局装置１０Ｃにおいても、実施形態１同様に、歪補償後の送信信号に残る歪を低減することができる。従って、実施形態３における基地局装置１０Ｃは、アンテナ１００の特性が変化した場合であっても、アンテナ１００から送信される送信信号の品質を高く保つことができる。また、実施形態３における基地局装置１０Ｃは、フィードバック信号を常時監視するので、リアルタイムに測定されたＶＳＷＲに基づくバイアス値の更新が可能となる。そして、実施形態３における基地局装置１０Ｃは、バイアス値の更新タイミングに合わせて、ＬＵＴ３ｂ−３を即時更新でき、ＶＳＷＲ劣化へのＬＵＴ３ｂ−３の速やかな適応を実現できる。
【００８４】
［実施形態４］
（実施形態４に係る基地局装置）
実施形態４は、実施形態３と同様に、ＴＤＤを基地局装置へ適用した例である。また、実施形態４は、実施形態３と比較し、基地局装置において、サーキュレータ３２及びカプラ２０からの出力を第１のスイッチで切り替え、さらに、第１のスイッチ及びカプラ１７からの出力を第２のスイッチで切り替えてＤＰＤＣ１１へ入力する点が異なる。実施形態４の説明では、実施形態３との差分について説明する。図１１は、実施形態４に係る基地局装置の一例を示すブロック図である。
【００８５】
図１１に示すように、実施形態４の基地局装置１０Ｄは、実施形態３の基地局装置１０Ｃ（図９参照）と比較し、次の点が異なる。すなわち、基地局装置１０Ｄは、ミキサ２６及び３４、ＰＬＬ２７及び３５、ＡＤコンバータ２８及び３６、スイッチ３３に代えて、スイッチ３７及び３８、ミキサ３９、ＰＬＬ４０、ＡＤコンバータ４１を有する。スイッチ３７及び３８は、ＲＦスイッチである。
【００８６】
基地局装置１０Ｄにおいて、カプラ１７から出力されたフィードバック信号は、スイッチ３８の入力切り替えにより選択された場合に、ミキサ３９へ入力される。また、基地局装置１０Ｄにおいて、サーキュレータ３２から出力された受信信号は、スイッチ３７及び３８の入力切り替えにより選択された場合に、ミキサ３９へ入力される。また、基地局装置１０Ｄにおいて、カプラ２０から出力された反射波は、スイッチ３７及び３８の入力切り替えにより選択された場合に、ミキサ３９へ入力される。
【００８７】
ミキサ３９は、スイッチ３８から出力された信号を、ＰＬＬ４０が出力する局発信号を用いてベースバンドの信号にダウンコンバートし、ダウンコンバート後の信号をＡＤコンバータ４１へ出力する。ＡＤコンバータ４１は、ミキサ３９から出力された信号をアナログ信号からデジタル信号へ変換してＤＰＤＣ１１へ出力する。
【００８８】
すなわち、基地局装置１０Ｄにおいて、フィードバック信号、反射波及び受信信号は、選択的に１つだけＤＰＤＣ１１へ入力され、２つ以上が同時にＤＰＤＣ１１へ入力されることはない。
【００８９】
（実施形態４に係るバイアス制御処理のタイミングチャート）
図１２は、実施形態４に係るバイアス制御処理の一例を示すタイミングチャートである。図１２に示すように、基地局装置１０Ｄは、ＵＬフレームの受信開始を示すＳフレームを受信した時刻ｔ５１から、ＵＬフレームの受信が終了した時刻ｔ５２まで、送信信号の出力をオフにする。また、基地局装置１０Ｄは、時刻ｔ５１〜ｔ５２の期間において、アンプ１６の電源をオフにする。また、時刻ｔ５１〜ｔ５２の期間において、スイッチ３７は、サーキュレータ３２から出力された信号をＤＰＤＣ１１へ入力する。なお、時刻ｔ５１〜ｔ５２の期間において、スイッチ３８は、スイッチ３７から出力された信号をミキサ３９へ出力するが、カプラ２０からの反射波は、スイッチ３７により遮断されＤＰＤＣ１１へ入力されない。すなわち、ＤＰＤＣ１１は、時刻ｔ５１〜ｔ５２の期間において、反射波に基づくＶＳＷＲの監視を中断する。このため、ＤＰＤＣ１１は、時刻ｔ５１〜ｔ５２の期間において、バイアス値の更新を行わない。また、ＤＰＤＣ１１は、時刻ｔ５１〜ｔ５２の期間において、更新周期にかかわらず、ＬＵＴ３ｂ−３の更新を行わない。
【００９０】
基地局装置１０Ｄは、時刻ｔ５２においてＵＬフレームの受信が終了すると、送信信号の出力をオンにする。また、基地局装置１０Ｄは、時刻ｔ５２においてＵＬフレームの受信が終了すると、アンプ１６の電源をオンにする。また、時刻ｔ５２においてＵＬフレームの受信が終了すると、スイッチ３７は、カプラ２０から出力された反射波をスイッチ３８へ出力する。また、時刻ｔ５２においてＵＬフレームの受信が終了すると、スイッチ３８は、所定周期でカプラ１７から出力されたフィードバック信号と、スイッチ３７から出力された反射波とを切り替える。これにより、ＤＰＤＣ１１は、反射波に基づくＶＳＷＲの周期的監視を再開する。また、ＤＰＤＣ１１は、時刻ｔ５２においてＵＬフレームの受信が終了すると、所定の更新周期でＬＵＴ３ｂ−３を更新する。
【００９１】
そして、ＤＰＤＣ１１は、時刻ｔ５３において、ＶＳＷＲが“１．０〜１．１”の範囲内の値から“１．１〜１．２”の範囲内の値へと変化したことを検知する。
【００９２】
そして、ＤＰＤＣ１１は、時刻ｔ５３〜ｔ５４の期間において、新たなＶＳＷＲの範囲と対応付けられたバイアス値をメモリ４ａ（図２参照）から取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号に対応するバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄ（図１参照）へ印加する。そして、ＤＰＤＣ１１は、定期更新周期のタイミングである時刻ｔ５４〜ｔ５５の期間において、ＬＵＴ３ｂ−３を更新する。
【００９３】
そして、ＤＰＤＣ１１は、時刻ｔ５６において、ＶＳＷＲが“１．１〜１．２”の範囲内の値から“１．２〜１．３”の範囲内の値へと変化したことを検知する。
【００９４】
また、ＤＰＤＣ１１は、時刻ｔ５６〜ｔ５７の期間において、新たなＶＳＷＲの範囲と対応付けられたバイアス値をメモリ４ａから取得し、取得したバイアス値を示すバイアス制御信号をバイアス出力部２５へ出力する。バイアス出力部２５は、バイアス制御信号に対応するバイアス値に基づくバイアス電圧をキャリアアンプ１６ｂ及びピークアンプ１６ｄへ印加する。そして、ＤＰＤＣ１１は、定期更新周期のタイミングである時刻ｔ５８〜ｔ５９の期間において、ＬＵＴ３ｂ−３を更新する。
【００９５】
ＤＰＤＣ１１は、時刻ｔ５９以降も、時刻ｔ５１〜ｔ５２における各処理を、受信信号の検知毎に行う。また、ＤＰＤＣ１１は、時刻ｔ５９以降も、時刻ｔ５３〜ｔ５５における各処理を、ＶＳＷＲと対応するバイアス値が変化することを検知する毎に行う。
【００９６】
（実施形態４の効果）
実施形態４は、ＴＤＤを適用した基地局装置１０Ｄにおいても、フィードバック信号に基づく歪補償を行いつつ、受信信号と反射波とフィードバック信号とを切り替えて、反射波に基づくＶＳＷＲを監視する。よって、実施形態４は、ＴＤＤを適用した基地局装置１０Ｄにおいても、実施形態１同様に、歪補償後の送信信号に残る歪を低減することができる。従って、実施形態４における基地局装置１０Ｄは、アンテナ１００の特性が変化した場合であっても、アンテナ１００から送信される送信信号の品質を高く保つことができる。また、実施形態４における基地局装置１０Ｄは、受信信号と反射波とフィードバック信号とを周期的に切り替えてＤＰＤＣ１１へ入力するので、回路規模の拡大を抑制できる。
【００９７】
なお、各実施形態で示した各機能部は、所定アルゴリズムを実行する１つ以上のＣＰＵ、ＭＰＵ、ＮＰ、ＡＳＩＣ、ＦＰＧＡ、ＰＬＤ等により実現されてもよい。ＮＰはNetwork  Processorの略であり、ＭＰＵはMicro  Processing  Unitの略である。また、ＡＳＩＣはApplication  Specific  Integrated  Circuitの略である。
【００９８】
また、各実施形態で示した機能部を実現する所定プログラム及び所定データは、ＲＡＭ（Random  Access  Memory）若しくはフラッシュメモリに記憶されてもよい。又は、各実施形態で示す各テーブル並びに各機能部を実現する所定プログラム及び所定データは、光学ディスク若しくは磁気ディスク若しくは光磁気ディスク等を記憶媒体とする記憶装置に記憶されてもよい。
【００９９】
以上、本願の各実施形態を説明したが、本発明の技術的範囲は上記各実施形態に記載された範囲には限定されない。上記各実施形態に多様な変更又は改良を加えることが可能であることが当業者には明らかである。また、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得る。
【符号の説明】
【０１００】
１・・・ＣＰＵ
２・・・光モジュール
３・・・ＦＰＧＡ
４・・・バイアス制御部
４ａ・・・メモリ
４ｂ・・・ＰＬＤ
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ・・・基地局装置
１２、２５ａ・・・ＤＡコンバータ
１３、２２、２６、２９、３４、３９・・・ミキサ
１４、２３、２７、３０、３５、４０・・・ＰＬＬ
１５、１６・・・アンプ
１６ａ・・・ディバイダ
１６ｂ・・・キャリアアンプ
１６ｃ・・・負荷調整部
１６ｅ・・・位相調整部
１６ｄ・・・ピークアンプ
１７、２０・・・カプラ
１８・・・アイソレータ
１９・・・デュプレクサ
２１、３３、３７、３８・・・スイッチ
２４、２８、３１、３６、４１・・・ＡＤコンバータ
２５Ａ・・・バイアス部
２５・・・バイアス出力部
２５ｂ・・・オペアンプ
３２・・・サーキュレータ
１００・・・アンテナ
【図１】
2016213603.tif 000003
【図２】
2016213603.tif 000004
【図３Ａ】
2016213603.tif 000005
【図３Ｂ】
2016213603.tif 000006
【図４】
2016213603.tif 000007
【図５】
2016213603.tif 000008
【図６】
2016213603.tif 000009
【図７】
2016213603.tif 000010
【図８】
2016213603.tif 000011
【図９】
2016213603.tif 000012
【図１０】
2016213603.tif 000013
【図１１】
2016213603.tif 000014
【図１２】
2016213603.tif 000015
【図１３Ａ】
2016213603.tif 000016
【図１３Ｂ】
2016213603.tif 000017