(57)【要約】【課題】安定した動作が可能な半導体発光素子及びその製造方法を提供する。【解決手段】実施形態によれば、半導体発光素子は、基体と、第１〜第３半導体層と、第１導電部と、第１絶縁部と、を含む。基体は、外縁領域と内側領域とを含む第１面を有する。第２半導体層は、内側領域と第１半導体層との間に設けられる。第３半導体層は、第１、第２半導体層の間に設けられる。第１導電部の一部は、基体と第２半導体層との間に設けられる。第１絶縁部は、第２半導体層から第１半導体層に向かう第１方向において外縁領域と重なる。第１方向において基体側面と重なる位置における第１絶縁部の厚さは、第１方向と交差する方向において基体側面から離れた位置における第１絶縁部の厚さよりも厚い。【選択図】図１
2016146389.tif 000002
【特許請求の範囲】
【請求項１】
外縁領域と前記外縁領域の内側の内側領域とを含む第１面と前記第１面と交差する基体側面とを有する基体と、
第１導電形の第１半導体層と、
前記内側領域の少なくとも一部と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、
第１導電部と、
第１絶縁部と、
を備え、
前記第１導電部の一部は、前記基体と第２半導体層との間に設けられ、
前記第１絶縁部は、前記第２半導体層から前記第１半導体層に向かう第１方向において前記外縁領域と重なり、
前記第１方向において前記基体側面と重なる位置における前記第１絶縁部の厚さは、前記第１方向と交差する方向において前記基体側面から離れた位置における前記第１絶縁部の厚さよりも厚い、半導体発光素子。
【請求項２】
前記第１絶縁部は、
前記第１方向において前記外縁領域と重なり前記第１方向に対して垂直な第２方向において前記第２半導体層と重なる第１部分と、
前記第１方向において前記外縁領域と重なり前記第２方向において前記第１導電層と重なる第２部分と、
を含み、
前記第１部分は、
前記第１面に対して平行な平面と交差し前記基体側面を含む第２面に沿う第１外側面と、
前記平面と交差し前記第２半導体層に対向する第１内側面と、
を有し、
前記第２部分は、
前記第２面に沿う第２外側面と、
前記平面と交差し前記第１導電層に対向する第２内側面と、
を有し、
前記第１外側面と前記第１内側面との間の第１距離は、前記第２外側面と前記第２内側面との間の第２距離よりも長い、半導体発光素子。
【請求項３】
前記第２部分の前記第１方向に沿った第２絶縁部厚さは、前記第１部分の前記第１方向に沿った第１絶縁部厚さの１倍を超え以上５０倍以下である請求項２記載の半導体発光素子。
【請求項４】
前記第１距離と前記第２距離との差の絶対値は、前記第２絶縁部厚さの２倍以上１０倍以下である請求項３記載の半導体発光素子。
【請求項５】
前記第１導電層は、
前記第１部分と前記基体との間に位置する第１導電領域と、
前記第２部分と前記基体との間に位置する第２導電領域と、
を含む請求項１〜４のいずれか１つに記載の半導体発光素子。
【請求項６】
前記第１導電領域の前記第１方向に沿った第１導電部厚さは、前記第２導電領域の前記第１方向に沿った第２導電部厚さの２倍以上５０倍以下である請求項５記載の半導体発光素子。
【請求項７】
パッド部をさらに備え、
前記パッド部と前記第１導電層との間に前記第１絶縁部の少なくとも一部が配置される請求項１〜６のいずれか１つに記載に半導体発光素子。
【請求項８】
前記パッド部と前記第１半導体層とを電気的に接続する第１配線をさらに備えた請求項７記載の半導体発光素子。
【請求項９】
第２導電層と、
第２絶縁部と、
をさらに備え、
前記第１半導体層は、
第１半導体領域と、
前記第１方向と交差する方向において前記第１半導体領域と並ぶ第２半導体領域と、
を含み、
前記第２半導体層は、前記第１方向において前記第１半導体領域と重なり、
前記第２導電層は、前記第２半導体領域と前記第１導電層との間に設けられ、
前記第２導電層は、前記第２半導体領域と電気的に接続され、
前記第２絶縁部は、前記第２導電層と前記第１導電層との間に設けられる請求項８記載の半導体発光素子。
【請求項１０】
前記基体は導電性であり、
前記第１導電層は、前記第２半導体層と前記基体とを電気的に接続する請求項８または９記載の半導体発光素子。
【請求項１１】
前記パッド部と前記第２半導体層とを電気的に接続する第２配線をさらに備えた請求項７記載の半導体発光素子。
【請求項１２】
第３導電層と、
第３絶縁部と、
をさらに備え、
前記第１半導体層は、
第１半導体領域と、
前記第１方向と交差する方向において前記第１半導体領域と並ぶ第２半導体領域と、
を含み、
前記第２半導体層は、前記第１方向において前記第１半導体領域と重なり、
前記第３導電層は、前記第２半導体領域と前記第１導電層との間に設けられ、前記第２半導体領域と前記第１導電層とを電気的に接続し、
前記第３絶縁部は、前記第２半導体層と前記第１導電層との間に設けられる請求項１１記載の半導体発光素子。
【請求項１３】
前記第３絶縁部は、前記第１導電層と前記第２配線との間の少なくとも一部に延在する請求項１２記載の半導体発光素子。
【請求項１４】
前記基体は導電性であり、
前記第１導電層は、前記第１半導体層と前記基体とを電気的に接続する請求項８〜１３のいずれか１つに記載の半導体発光素子。
【請求項１５】
前記第１半導体層と電気的に接続された電極をさらに備え、
前記電極と前記第１導電層との間に前記第１半導体層、前記第２半導体層及び前記第３半導体層が配置され、
前記第２半導体層は、前記第１導電層と電気的に接続された、請求項１〜６のいずれか１つに記載の半導体発光素子。
【請求項１６】
前記内側領域の別の一部と前記第１方向において離間し前記第１方向と交差する方向において前記第１半導体層と並ぶ前記第１導電形の第４半導体層と、
前記別の一部と前記第４半導体層との間に設けられ前記第２導電形の第５半導体層と、
前記第４半導体層と前記第５半導体層との間に設けられた第６半導体層と、
前記第１半導体層と前記第５半導体層とを電気的に接続する第３配線であって、前記第３配線の一部は前記第１半導体層と前記第１導電層との間に設けられ、前記第３配線の他の一部は前記第５半導体層と前記基体との間に設けられる前記第３配線と、
前記第３配線と前記第１導電層との間に設けられた第３配線用絶縁膜と、
前記第３配線と前記基体との間に設けられ前記基体と接する第４絶縁部と、
をさらに備えた請求項２記載の半導体発光素子。
【請求項１７】
前記第４絶縁部の少なくとも一部は、前記第１方向において前記第１半導体層と前記第４半導体層との間の領域と重なる、請求項１６記載の半導体発光素子。
【請求項１８】
前記第３配線用絶縁膜及び前記第４絶縁部は、前記第３配線と前記第２半導体層とを電気的に絶縁する、請求項１６または１７記載の半導体発光素子。
【請求項１９】
第１導電形の第１半導体膜と、第２導電形の第２半導体膜と、前記第１半導体膜と前記第２半導体膜との間に設けられた第３半導体膜と、と含む積層膜と、前記積層膜の積層方向に対して交差する面内において前記第２半導体膜の周りに設けられた第１絶縁膜と、を含む構造体と、基材と、を準備し、
前記第１絶縁膜と前記基材との間に第２絶縁膜を介して、前記積層膜と前記基材との間、及び、前記第１絶縁膜と前記基材との間に導電膜を介して、前記構造体と前記基材とを接合し、
前記積層方向に対して交差する面内において前記第２半導体膜を囲む領域で、前記積層膜及び前記基材を切断する半導体発光素子の製造方法。
【請求項２０】
前記第２絶縁膜は、前記基材に設けられている請求項１９記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
ＬＥＤ（Light Emitting Diode）などの半導体発光素子として、基板の上に半導体層を成長させた後にその基板を除去し、半導体層を別の支持体と接合する構成がある。このような半導体発光素子において、安定した動作が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１０−５１７２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、安定した動作が可能な半導体発光素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体発光素子は、基体と、第１半導体層と、第２半導体層と、第３半導体層と、第１導電部と、第１絶縁部と、を含む。前記基体は、外縁領域と前記外縁領域の内側の内側領域とを含む第１面と、前記第１面と交差する基体側面と、を有する。前記第１半導体層は、第１導電形である。前記第２半導体層は、前記内側領域の少なくとも一部と前記第１半導体層との間に設けられ、第２導電形である。前記第３半導体層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１導電部の一部は、前記基体と第２半導体層との間に設けられる。前記第１絶縁部は、前記第２半導体層から前記第１半導体層に向かう第１方向において前記外縁領域と重なる。前記第１方向において前記基体側面と重なる位置における前記第１絶縁部の厚さは、前記第１方向と交差する方向において前記基体側面から離れた位置における前記第１絶縁部の厚さよりも厚い。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式図である。
【図２】図２（ａ）〜図２（ｃ）は、第１の実施形態に係る半導体発光素子を示す模式的断面図である。
【図３】図３（ａ）〜図３（ｅ）は、第１の実施形態に係る半導体発光素子の製造方法を示す工程順模式的断面図である。
【図４】図４（ａ）及び図４（ｂ）は、第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図５】図５（ａ）及び図５（ｂ）は、第２の実施形態に係る半導体発光素子を示す模式図である。
【図６】第２の実施形態に係る半導体発光素子を示す模式的断面図である。
【図７】図７（ａ）及び図７（ｂ）は、第２の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図８】図８（ａ）及び図８（ｂ）は、第３の実施形態に係る半導体発光素子を示す模式図である。
【図９】図９（ａ）及び図９（ｂ）は、第４の実施形態に係る半導体発光素子を示す模式図である。
【図１０】第５の実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。
【図１１】第５の実施形態に係る半導体発光素子の製造方法を示す模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。  
図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ａ）は、図１（ｂ）に示す矢印ＡＡの方向から見た平面図である。  
図２（ａ）〜図２（ｃ）は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。  
図２（ａ）は、図１（ａ）のＢ１−Ｂ２線断面図である。図２（ｂ）は、図１（ａ）のＣ１−Ｃ２線断面図である。図２（ｃ）は、図１（ａ）のＤ１−Ｄ２線断面図である。
【０００９】
図１（ａ）及び図１（ｂ）に示すように、本実施形態に係る半導体発光素子１１０は、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。
【００１０】
基体６１は、第１面６１ａと、基体側面６１ｓと、を有する。基体側面６１ｓは、第１面６１ａと交差する。第１面６１ａは、外縁領域６１ｏと、内側領域６１ｉと、を含む。内側領域６１ｉは、外縁領域６１ｏの内側である。
【００１１】
第１半導体層１０は、第１導電形である。
【００１２】
第２半導体層２０は、内側領域６１ｉの少なくとも一部と、第１半導体層１０との間に設けられる。第２半導体層２０は、第２導電形である。
【００１３】
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形で、第２導電形がｎ形でも良い。以下の例においては、第１導電形がｎ形であり、第２導電形がｐ形である。
【００１４】
第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第３半導体層３０は、例えば、発光層である。
【００１５】
第１半導体層１０、第２半導体層２０及び第３半導体層３０は、半導体の積層体１５に含まれる。
【００１６】
第２半導体層２０から第１半導体層１０に向かう方向をＺ軸方向（第１方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。例えば、第１面６１ａは、Ｘ−Ｙ平面に対して実質的に垂直である。
【００１７】
第１導電層５１の一部は、基体６１と第２半導体層２０との間に設けられる。第１導電層５１の一部は、基体６１と積層体１５との間に設けられる。
【００１８】
第１絶縁部８０は、Ｚ軸方向（第２半導体層２０から第１半導体層１０に向かう第１方向）において、外縁領域６１ｏと重なる。第１絶縁部８０は、第１部分８１と、第２部分８２と、を含む。第１部分８１は、第１方向（第２半導体層２０から第１半導体層１０に向かうＺ軸方向）において、外縁領域６１ｏと重なる。第１部分８１は、第１方向に対して垂直な第２方向において、第２半導体層２０と重なる。例えば、第２方向は、Ｘ軸方向である。第１部分８１は、Ｘ軸方向において、第３半導体層３０と重なっても良い。第１部分８１は、Ｘ軸方向において、第１半導体層１０の一部と重なっても良い。
【００１９】
第２部分８２は、第１方向（Ｚ軸方向）において、外縁領域６１ｏと重なる、第２部分８２は、第２方向（例えばＸ軸方向）において、第１導電層５１と重なる。
【００２０】
すなわち、例えば、基体６１の上に、第１導電層５１が設けられる。第１導電層５１の上において、基体６１の外縁領域６１ｏと重なる位置に、第１絶縁部８０の第２部分８２が設けられる。例えば、第１部分８１の一部は、第１導電層５１の上において、第１導電層５１と接する。例えば、第１部分８１の別の一部は、第２部分８２の上において、第２部分８２と接する。
【００２１】
第１部分８１は、第１外側面８１ｏｓと、第１内側面８１ｉｓと、を有する。第１外側面８１ｏｓは、第２面６１ｂに沿う。第２面６１ｂは、第１面６１ａに対して平行な平面６１ａｐ（例えばＸ−Ｙ平面）と交差し、基体側面６１ｓを含む。第２面６１ｂは、基体側面６１ｓに対して平行である。例えば、第１外側面８１ｏｓは、基体側面６１ｓの延長上に位置する。
【００２２】
第１内側面８１ｉｓは、第１面６１ａに対して平行な平面６１ａｐ（例えばＸ−Ｙ平面）と交差し、第２半導体層２０に対向する。例えば、第２半導体層２０は、Ｘ−Ｙ平面と交差する側面を有する。第１内側面８１ｉｓは、第２半導体層２０の側面に沿っている。例えば、第１内側面８１ｉｓは、第２半導体層２０の側面と接する。
【００２３】
第２部分８２は、第２外側面８２ｏｓと、第２内側面８２ｉｓと、を有する。第２外側面８２ｏｓは、上記の第２面６１ｂに沿っている。例えば、第２外側面８２ｏｓは、基体側面６１ｓの延長上に位置する。
【００２４】
第２内側面８２ｉｓは、第１面６１ａに対して平行な平面６１ａｐ（例えばＸ−Ｙ平面）と交差し、第１導電層５１に対向する。第１導電層５１の一部は、Ｘ−Ｙ平面と交差する側面を有する。第２内側面８２ｉｓは、第１導電層５１の側面の少なくとも一部に沿っている。第２内側面８２ｉｓは、第１導電層５１の側面の少なくとも一部と接する。
【００２５】
第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
【００２６】
すなわち、第１絶縁部８０の第１部分８１の少なくとも一部は、第１絶縁部８０の第２部分８２よりも上に位置する。第１部分８１の少なくとも一部と基体６１との間の距離は、第２部分８２の少なくとも一部と基体６１との間の距離よりも長い。そして、Ｘ−Ｙ平面内において、第１部分８１の第１内側面８１ｉｓは、第２部分８２の第２内側面８２ｉｓの内側に位置する。第１内側面８１ｉｓと基体側面６１ｓとの間のＸ軸方向に沿った距離は、第２内側面８２ｉｓと基体側面６１ｓとの間のＸ軸方向に沿った距離よりも長い。
【００２７】
例えば、第１絶縁部８０において、第１部分８１と第２部分８２との境界部分に段差が形成されている。第１絶縁部８０の、第１外側面８１ｏｓ及び第２外側面８２ｏｓを含む領域における厚さ（Ｚ軸方向に沿った長さ）は、第１絶縁部８０の、第１内側面８１ｉｓを含む領域における厚さ（Ｚ軸方向に沿った長さ）よりも厚い。Ｚ軸方向において基体側面６１ｓと重なる位置における第１絶縁部８０の厚さ（絶縁部外縁厚さｔ８０ｏ）は、Ｘ軸方向と交差する方向（例えばＸ−Ｙ平面内）において基体側面６１ｓから離れた位置における第１絶縁部８０の厚さ（絶縁部内側厚さｔ８０ｉ）よりも厚い。絶縁部外縁厚さｔ８０ｏ及び絶縁部内側厚さｔ８０ｉは、Ｚ軸方向に沿った長さである。絶縁部外縁厚さｔ８０ｏは、例えば、基体側面６１ｓの延長上の位置位置における第１絶縁部８０の厚さである。
【００２８】
Ｚ軸方向において基体側面６１ｓと重なる位置における第１導電層５１の厚さ（導電部外縁厚さｔ５１ｏ）は、Ｚ軸方向と交差する方向（例えばＸ−Ｙ平面内）において基体側面６１ｓから離れた位置における第１導電層５１の厚さ（導電部内側厚さｔ５１ｉ）よりも薄い。導電部外縁厚さｔ５１ｏは、例えば、基体側面６１ｓの延長上の位置における第１導電層５１の厚さである。または、第１導電層５１の導電部外縁厚さｔ５１ｏは、零でも良い。すなわち、第２部分８２の少なくとも一部は、基体６１と接してもよい。導電部外縁厚さｔ５１ｏ及び導電部内側厚さｔ５１ｉは、Ｚ軸方向に沿った長さである。
【００２９】
絶縁部外縁厚さｔ８０ｏが絶縁部外縁厚さｔ８０ｉよりも厚いことで、第１導電層５１において、導電部外縁厚さｔ５１ｏが導電部内側厚さｔ５１ｉよりも薄くなる。これにより、半導体発光素子１１０の外縁部において、第１導電層５１の露出面積が小さい。第１導電層５１において、導電部外縁厚さｔ５１ｏが零であることで、半導体発光素子１１０の外縁部において、第１導電層５１が露出しない。これにより、第１導電層５１となる導電部材の一部（欠片など）が、半導体発光素子１１０から剥離する（離脱する）ことが抑制できる。
【００３０】
導電部材の一部（欠片など）が剥離すると、半導体発光素子１１０において電気的なショートが発生し、正常な動作が得られない場合がある。または、信頼性が低下する。
【００３１】
実施形態においては、第１導電層５１において、導電部外縁厚さｔ５１ｏが導電部内側厚さｔ５１ｉよりも薄い、または、導電部外縁厚さｔ５１ｏが零であることにより、導電部材の一部（欠片など）の剥離（離脱など）が抑制できる。これにより、安定した動作が可能な半導体発光素子が提供できる。
【００３２】
この例では、第２部分８２は、上記の第２方向（例えば、Ｘ軸方向）において、第２半導体層２０と重なっていない。実施形態において、第２部分８２の一部が、上記の第２方向（例えば、Ｘ軸方向）において、第２半導体層２０と重なっても良い。
【００３３】
例えば、第２部分８２は、上記の第２方向（例えば、Ｘ軸方向）において、第３半導体層３０と重ならない。
【００３４】
半導体発光素子１１０は、第２導電層４２と、第２絶縁部８５と、パッド部４６と、第１配線４２Ｌと、第１配線用絶縁膜８５ａと、電極層５２と、基体電極層６５と、絶縁膜８３と、をさらに含む。
【００３５】
第１半導体層１０は、第１半導体領域１０ｐと、第２半導体領域１０ｑと、を含む。第２半導体領域１０ｑは、第１方向（Ｚ軸方向）と交差する方向（例えばＸ軸方向など）において、第１半導体領域１０ｐと並ぶ。第２半導体層２０は、第１方向（Ｚ軸方向）において、第１半導体領域１０ｐと重なる。すなわち、第２半導体層２０は、第１半導体層１０の第１半導体領域１０ｐと、第１導電層５１と、の間に設けられる。
【００３６】
第２導電層４２は、第２半導体領域１０ｑと第１導電層５１との間に設けられる。第２導電層４２は、第２半導体領域１０ｑと電気的に接続される。第２導電層４２は、例えば、ｎ側電極である。
【００３７】
第２絶縁部８５は、第２導電層４２と第１導電層５１との間に設けられる。
【００３８】
図２（ａ）に示すように、パッド部４６と第１導電層５１との間に、第１絶縁部８０の少なくとも一部が配置される。例えば、第１絶縁部８０の第１部分８１の少なくとも一部が、パッド部４６と第１導電層５１との間に配置される。
【００３９】
第１配線４２Ｌは、パッド部４６と第１半導体層１０とを電気的に接続する。この例では、第１配線４２Ｌは、第２導電層４２と連続している。第２導電層４２と第１配線４２Ｌとなる導電層は、第１半導体層１０の第２半導体領域１０ｐから離間している部分を有する。この導電層の上記の部分が、第１配線４２Ｌとなる。
【００４０】
第１配線用絶縁膜８５ａは、第１配線４２Ｌと、第１半導体層１０の第２半導体領域１０ｑの一部と、の間に設けられる。
【００４１】
電極層５２は、第２半導体層２０と第１導電層５１との間に設けられる。電極層５２は、第２半導体層２０及び第１導電層５１と電気的に接続されている。電極層５２は、例えば、ｐ側電極である。
【００４２】
基体電極層６５と第１半導体層１０との間に、基体６１、第１導電層５１、第２半導体層２０及び第３半導体層３０が設けられる。
【００４３】
例えば、基体６１は、導電性である。第１導電層５１は、第２半導体層２０と基体６１とを電気的に接続する。
【００４４】
絶縁膜８３は、積層体１５の側面（Ｘ−Ｙ平面と交差する面）上に設けられる。絶縁膜８３は、例えば保護膜である。
【００４５】
この例では、第１半導体層１０の１つの面（上面１０ｕ）に凹凸１０ｄｐが設けられている。第１半導体層１０は、第３半導体層３０と対向する面を有している。上面１０ｕは、第３半導体層３０と対向する面とは反対側の面である。絶縁膜８３は、凹凸１０ｄｐを覆っている。
【００４６】
基体電極層６５とパッド部４６との間に電圧が印加される。基体電極層６５、第１導電層５１、電極層５２、第２半導体層２０、パッド部４６、第１配線４２Ｌ、第２導電層４２及び第１半導体層１０を介して、第３半導体層３０に電流が供給される。第３半導体層３０において、光が放出される。放出された光は、第１半導体層１０の上面１０ｕから出射する。
【００４７】
半導体発光素子１１０は、例えばＬＥＤである。半導体発光素子１１０は、例えば横通電型のＬＥＤである。半導体発光素子１１０においては、パッド部４６は、第１導電形側（ｎ側）の電気的端子であり、基体電極層６５は、第２導電形側（ｐ側）の電気的端子である。
【００４８】
図２（ｂ）に示すように、２つの第１半導体領域１０ｐの間に、第２半導体領域１０ｑが設けられる。この例では、第２絶縁部８５は、第１半導体層１０の一部、第３半導体層３０の側面、第２半導体層２０の側面、電極層５２の側面、第２導電層４２、及び、第１導電層５１と接している。そして、第２絶縁部８５の一部は、電極層５２の一部と第１導電層５１との間に設けられている。
【００４９】
図２（ｃ）に示すように、第１導電層５１は、第１導電領域５１ｐと、第２導電領域５１ｑと、を含む。第１導電領域５１ｐは、第１部分８１と基体６１との間に位置する。第１導電領域５１ｐは、第１方向（Ｚ軸方向）において、第２部分８２と重ならない。第２導電領域５１ｑは、第２部分８２と基体６１との間に位置する。
【００５０】
第１導電領域５１ｐの第１方向に沿った第１導電部厚さｔｐ５１は、第２導電領域５１ｑの第１方向に沿った第２導電部厚さｔｑ５１よりも厚い。第１導電部厚さｔｐ５１は、第２導電部厚さｔｑ５１の２倍以上５０倍以下である。
【００５１】
第１導電部厚さｔｐ５１は、例えば、０．５μｍ（マイクロメートル）以上、５μｍ以下である。第１導電部厚さｔｐ５１は、例えば、約１．５μｍである。
【００５２】
第２導電部厚さｔｑ５１は、例えば、０．０５μｍ以上、１μｍ以下である。
【００５３】
例えば、第１導電部厚さｔｐ５１は、既に説明した導電部内側厚さｔ５１ｉ（基体側面６１ｓから離れた位置における厚さ）と同じでも良い。例えば、第２導電部厚さｔｑ５１は、既に説明した導電部外縁厚さｔ５１ｏ（基体側面６１ｓと重なる位置における厚さ）と同じでも良い。
【００５４】
既に説明したように、第２部分８２の少なくとも一部が基体６１と接してもよい。この場合には、第２導電部厚さｔｑ５１は、実質的に零である。
【００５５】
第２部分８２の第１方向に沿った第２絶縁部厚さｔ８２は、第１部分８１の第１方向に沿った第１絶縁部厚さｔ８１の１．５倍以上１０倍以下である。
【００５６】
第２絶縁部厚さｔ８２は、例えば、１μｍ以上、５μｍ以下である。
【００５７】
第１絶縁部厚さｔ８１は、例えば、０．５μｍ以上、３μｍ以下である。第１絶縁部厚さｔ８１は、例えば、約１μｍである。
【００５８】
第１絶縁部厚さｔ８１と第２絶縁部厚さｔ８２との計は、例えば、絶縁部外縁厚さｔ８０ｏと同じでも良い。絶縁部内側厚さｔ８０ｉとして、第１絶縁部厚さｔ８１を用いても良い。
【００５９】
第２導電部厚さｔｑ５１は、第２絶縁部厚さｔ８２よりも薄いことが好ましい。第２導電部厚さｔｑ５１は、例えば、第２絶縁部厚さｔ８２の１倍を超え５０倍以下である。
【００６０】
この例では、第１導電層５１は、第１方向において、第２半導体層２０と重なる部分を有する。第１導電層５１の、第１方向において第２半導体層２０と重なる部分の厚さｔｒ５１（第１方向に沿った長さ）は、例えば、１μｍ以上、５μｍ以下である。厚さｔｒ５１は、例えば、約２μｍ以上である。
【００６１】
例えば、第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２の２倍以上２０倍以下である。
【００６２】
第１距離ｄ１は、例えば、５μｍ以上３０μｍ以下である。第２距離ｄ２は、例えば、１μｍ以上１０μｍ以下である。
【００６３】
第１距離ｄ１と第２距離ｄ２との差の絶対値は、第２絶縁部厚さｔ８２の２倍以上１０倍以下である。
【００６４】
第１内側面８１ｉｓがＸ−Ｙ平面に対して傾斜していても良い。第１内側面８１ｉｓは、テーパ状でも良い。この場合、第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第１内側面８１ｉｓのＺ軸方向における中心の位置と、第１外側面８１ｏｓと、の間のＸ軸方向に沿った距離とする。
【００６５】
第１外側面８１ｏｓが、凹凸を有する場合がある。凹部におけるＸ−Ｙ平面内の位置は、凸部におけるＸ−Ｙ平面内の位置とは異なる。このとき、第１外側面８１ｏｓのＸ−Ｙ平面内の位置として、例えば、凹凸の中心の位置が用いられる。第１外側面８１ｏｓのＸ−Ｙ平面内の位置として、例えば、凹凸を含めた第１外側面８１ｏｓのＸ−Ｙ平面内の平均の位置を用いても良い。
【００６６】
第２内側面８２ｉｓがＸ−Ｙ平面に対して傾斜していても良い。第２内側面８２ｉｓは、テーパ状でも良い。この場合、第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２は、第２内側面８２ｉｓのＺ軸方向における中心の位置と、第２外側面８２ｏｓと、の間のＸ軸方向に沿った距離とする。
【００６７】
第２外側面８２ｏｓが、凹凸を有する場合がある。凹部におけるＸ−Ｙ平面内の位置は、凸部におけるＸ−Ｙ平面内の位置とは異なる。このとき、第２外側面８２ｏｓのＸ−Ｙ平面内の位置として、例えば、凹凸の中心の位置が用いられる。第２外側面８２ｏｓのＸ−Ｙ平面内の位置として、例えば、凹凸を含めた第２外側面８２ｏｓのＸ−Ｙ平面内の平均の位置を用いても良い。
【００６８】
第１半導体層１０の外縁と、第２部分８２と、の間の距離ｄ８２は、例えば１μｍ以上８μｍ以下である。
【００６９】
後述するように、基板（ウェーハ）上に、複数の半導体発光素子１１０となる構造体が形成される。そして、複数の構造体を分離して、複数の半導体発光素子１１０が形成される。分離のためのダイシングストリートＤＳが設けられる。ダイシングストリートＤＳの幅（Ｘ−Ｙ平面に沿う方向に沿った長さ）は、例えば、約７０μｍ（例えば、５０μｍ以上１５０μｍ以下）である。
【００７０】
絶縁膜８３の厚さは、例えば、１００ｎｍ（ナノメートル）以上４００ｎｍ以下である。
【００７１】
第１半導体層１０、第２半導体層２０及び第３半導体層３０には、例えば窒化物半導体が用いられる。実施形態において、これらの半導体層の材料は任意である。
【００７２】
第１半導体層１０は、例えば、ｎ形のＧａＮ層を含む。第２半導体層２０は、例えば、ｐ形のＧａＮ層を含む。第３半導体層３０は、例えばＩｎＧａＮ層の井戸層を含む。第３半導体層３０は、複数の障壁層（例えば、ＧａＮ層またはＡｌＧａＮ層など）を含んでも良い。複数の障壁層の間に、井戸層が配置される。井戸層の数は、１でもよく、２以上でも良い。
【００７３】
第１導電層５１には、例えば、金属が用いられる。第１導電層５１は、Ａｕ、Ｓｎ、ＡｕＳｎ及びＮｉＳｎの少なくともいずれかを含む。第１導電層５１として、例えばＡｕＳｎ合金が用いられる。
【００７４】
基体６１が導電性である場合、基体６１には、例えばシリコン基板または金属層などが用いられる。基体６１が絶縁性である場合、基体６１には、例えばセラミック基板（例えばＡｌＮ基板やＳｉＮ基板など）などが用いられる。
【００７５】
第１絶縁部８０には、例えば、酸化シリコン、窒化シリコン、または、酸窒化シリコンが用いられる。第１絶縁部８０として、例えば、金属酸化物、金属窒化物、または、金属酸窒化物を用いても良い。この場合の金属として、例えば、Ａｌなどが用いられる。
【００７６】
第２導電層４２は、例えば、アルミニウム、タンタル、チタン、銀及び白金の少なくともいずれかが用いられる。第２導電層４２には、例えば、アルミニウム、タンタル、チタン、銀及び白金の少なくともいずれかを含む合金を用いても良い。
【００７７】
第１配線４２Ｌには、例えば、第２導電層４２の少なくとも一部の材料と同じ材料が用いられる。
【００７８】
パッド部４６には、チタン、白金及び金の少なくともいずれかを含む。パッド部４６の厚さは、例えば、約０．４μｍ（例えば、０．２μｍ以上１μｍ以下）である。
【００７９】
電極層５２は、例えば、銀、ニッケル、白金及びチタンの少なくともいずれかが用いられる。電極層５２には、例えば、銀、ニッケル、白金及びチタンの少なくともいずれかを含む合金を用いても良い。
【００８０】
基体電極層６５には、例えば、チタン、白金及び金の少なくともいずれかを含む。
【００８１】
第２絶縁部８５、第１配線用絶縁膜８５ａ、及び絶縁膜８３の少なくともいずれかには、酸化シリコン、窒化シリコン、または、酸窒化シリコンが用いられる。第２絶縁部８５、第１配線用絶縁膜８５ａ、及び絶縁膜８３の少なくともいずれかとして、例えば、金属酸化物、金属窒化物、または、金属酸窒化物を用いても良い。この場合の金属として、例えば、Ａｌなどが用いられる。
【００８２】
以下、半導体発光素子１１０の製造方法の例について説明する。  
図３（ａ）〜図３（ｅ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
【００８３】
図３（ａ）に示すように、基板８の上に、第１半導体層１０となる第１半導体膜１０ｆ、第３半導体層３０となる第３半導体膜３０ｆ、及び、第２半導体層２０となる第２半導体膜２０ｆを、この順で形成する。これにより、積層体１５となる積層膜１５ｆが形成される。これらの膜の形成には、例えば、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などの、エピタキシャル結晶成長が用いられる。
【００８４】
基板８には、例えば、シリコン基板、サファイア基板（例えばｃ面サファイア基板）、ＧａＮ基板、ＳｉＣ基板、または、ＺｎＯ基板などが用いられる。基板８と第１半導体膜１０ｆとの間にバッファ層などが形成されても良い。
【００８５】
図３（ｂ）に示すように、第２半導体膜２０ｆの一部、及び、第３半導体膜３０ｆの一部を除去する。これにより、第２半導体層２０及び第３半導体層が形成される。第２半導体層２０及び第３半導体層は、複数の半導体発光素子１１０のそれぞれに応じた位置に形成される。この除去により露出する第１半導体膜１０ｆの上に、第２導電層４２を形成する。
【００８６】
第２導電層４２が形成される第１半導体層１０の表面には、例えば、塩素を含むガス雰囲気における処理（例えば、ＲＩＥ：Reactive Ion Etching）処理が行われる。これにより、低いコンタクト抵抗が得られる。
【００８７】
第２導電層４２の上に、第２絶縁部８５を形成する。第２半導体層２０の上に、電極層５２を形成する。複数の半導体発光素子１１０となる領域の外縁に沿って、第１絶縁部８０の第１部分８１となる第１部分膜８１ｆを形成する。この工程において、第１配線用絶縁膜８５ａ及び第１配線４２Ｌも形成される。第１部分膜８１ｆの形成には、例えば、ＣＶＤ（Chemical Vapor Deposition）またはスパッタが用いられる。第１部分膜８１ｆの形成には、ＳＯＧ（Spin On Glass）を用いても良い。第１部分８１膜の加工には、例えば、ウェットエッチングまたはドライエッチングが用いられる。
【００８８】
図３（ｃ）に示すように、第１部分膜８１ｆの一部の上に、第１絶縁部８０の第２部分８２となる第２部分膜８２ｆを形成する。第２部分膜８２ｆの形成には、例えば、ＣＶＤまたはスパッタが用いられる。第２部分膜８２ｆの形成には、ＳＯＧを用いても良い。第２部分膜８２ｆの形状の加工には、例えば、ウェットエッチングまたはドライエッチングが用いられる。
【００８９】
これにより、構造体１５ｓが形成される、構造体１５ｓは、積層膜１５ｆと、第１部分膜８１ｆを、を含む。この例では、構造体１５ｓは、第２部分膜８２ｆをさらに含む。
【００９０】
図３（ｄ）に示すように、電極層５２、第２絶縁部８５、第１部分膜８１ｆ、及び、第２部分膜８２ｆの上に、第１導電層５１の一部となる金属膜５１ｆａを形成する。金属膜５１ｆａには、例えば、ＴｉＷ／Ｐｔの積層膜が用いられる。金属膜５１ｆａは、チタン膜及び金膜の少なくともいずれかを含んでも良い。金属膜５１ｆａの形成には、例えばスパッタなどが用いられる。金属膜５１ｆａの上に、金属膜５１ｆｂの一部が設けられても良い。
【００９１】
一方、基体６１となる基材６１ｆが用意される。基材６１ｆの一方の面には、基体電極層６５となる電極膜６５ｆが設けられている。基材６１ｆの他方の面には、第１導電層５１の一部となる金属膜５１ｆｂの少なくとも一部が設けられている。
【００９２】
基材６１ｆに設けられた金属膜５１ｆｂの少なくとも一部と、金属膜５１ｆａと、を接触させ、接合を行う。例えば、２３０℃程度の加熱により、金属膜５１ｆｂが溶融し、接着が行われる。金属膜５１ｆａ及び金属膜５１ｆｂが、第１導電層５１となる第１導電膜５１ｆとなる。
【００９３】
図３（ｅ）に示すように、基板８を除去する。除去により露出する第１半導体膜１０ｆを加工して第１半導体層１０が得られる。複数の半導体発光素子１１０に応じて、複数の第１半導体層１０が形成される。凹凸１０ｄｐが適宜形成される。絶縁膜８３を形成する。
【００９４】
複数の半導体発光素子１１０の間のダイシングストリートＤＳにおいて、第１部分膜８１ｆ、第２部分膜８２ｆ、第１導電膜５１ｆ、基材６１ｆ及び電極膜６５ｆを分断する。分断には、例えば、ダイシングソーまたはレーザーダイシングなどが用いられる。分断により、第１絶縁部８０の第１部分８１、第１絶縁部８０の第２部分８２、第１導電層５１、基体６１及び基体電極層６５が得られる。これにより、複数の半導体発光素子１１０が得られる。
【００９５】
上記の分断により、基体６１の基体側面６１ｓが形成される。そして、第１絶縁部８０の第１部分８１の第１外側面８１ｏｓ、及び、第１絶縁部８０の第２部分８２の第２外側面８２ｏｓが形成される。第２部分８２が設けられているので、第１導電層５１が露出する量（面積）は少ない。または、第１導電層５１は、露出しない。
【００９６】
発明者の検討によると、素子の側面で露出する第１導電層５１の面積が大きいと、分断（例えばダイシング）の際に、第１導電層５１の一部（欠片）が、素子の表面に付着することが分かった。欠片などがパッド部４６などに付着すると、ショートが発生する。正常な動作が得られない。信頼性が低下する。
【００９７】
実施形態においては、第１導電層５１が露出する量（面積）は、少ない、または、第１導電層５１は、露出しない。これにより、安定した動作が得られる。
【００９８】
図４（ａ）及び図４（ｂ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的断面図である。  
これらの図は、図１（ａ）のＡ１−Ａ２線断面に対応する断面図である。
【００９９】
図４（ａ）に示すように、本実施形態に係る別の半導体発光素子１１１においては、第１絶縁部８０の第２部分８２が、第１導電層５１に接している。これ以外は、半導体発光素子１１０と同様である。
【０１００】
半導体発光素子１１１においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
【０１０１】
半導体発光素子１１０及び１１１においては、第２部分８２の基体６１の側の面は、実質的にＸ−Ｙ平面に対して平行である。実施形態はこれに限らず、第２部分８２の基体６１の側の面は、Ｘ−Ｙ平面に対して傾斜していても良い。
【０１０２】
図４（ｂ）に示すように、本実施形態に係る別の半導体発光素子１１２においては、第１絶縁部８０の第２部分８２の下面（第２部分８２の基体６１の側の面）の少なくとも一部は、Ｘ−Ｙ平面に対して傾斜していても良い。
【０１０３】
半導体発光素子１１２においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
【０１０４】
実施形態において、第２部分８２の基体６１の側の面の少なくとも一部は、実質的にＸ−Ｙ平面に対して平行であることが好ましい。これにより、第２部分８２の形状が安定化し、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）がより効果的に抑制できる。
【０１０５】
（第２の実施形態）  
図５（ａ）及び図５（ｂ）は、第２の実施形態に係る半導体発光素子を例示する模式図である。  
図５（ｂ）は、図５（ａ）のＡ１−Ａ２線断面図である。図５（ａ）は、図５（ｂ）に示す矢印ＡＡの方向から見た平面図である。  
図６は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。  
図６は、図５（ａ）のＢ１−Ｂ２線断面図である。
【０１０６】
図５（ａ）及び図５（ｂ）に示すように、本実施形態に係る半導体発光素子１２０も、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。半導体発光素子１２０において、基体６１、第１半導体層１０、第２半導体層２０、第３半導体層３０及び第１導電層５１には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１２０においても、電極層５２、基体電極層６５及び絶縁膜８３が設けられている。これらには、例えば、半導体発光素子１１０について説明した構成が適用される。
【０１０７】
この例でも、第１絶縁部８０は、上記の第１部分８１と、上記の第２部分８２と、を含む。そして、第１部分８１の第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２部分８２の第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
【０１０８】
半導体発光素子１２０においても、第１導電層５１は、第１部分８１と基体６１との間に位置する第１導電領域５１ｐと、第２部分８２と基体６１との間に位置する第２導電領域５１ｑと、を含む。本実施形態において、第２導電領域５１ｑが設けられず、第２部分８２の少なくとも一部と基体６１とが接しても良い。
【０１０９】
図６に示すように、半導体発光素子１２０は、第３導電層４３と、第３絶縁部８６と、パッド部４７と、第２配線５２Ｌと、をさらに含む。
【０１１０】
半導体発光素子１２０においては、このパッド部４７は、第２半導体層２０と電気的に接続される。
【０１１１】
図６に示すように、パッド部４７と第１導電層５１との間に、第１絶縁部８０の少なくとも一部が配置される。この例では、パッド部４７と第１導電層５１との間に、第１絶縁部８０の第１部分８１の少なくとも一部が配置されている。第２配線５２Ｌは、パッド部４７と第２半導体層２０とを電気的に接続する。この例では、電極層５２が設けられている。第２配線５２Ｌは、パッド部４７と電極層５２とを電気的に接続する。第２配線５２Ｌの少なくとも一部は、パッド部４７と第１導電層５１との間に設けられている。
【０１１２】
そして、第１半導体層１０は、第１半導体領域１０ｐと、第２半導体領域１０ｑと、を含む。第２半導体領域１０ｑは、第１方向（Ｚ軸方向）と交差する方向（例えばＸ軸方向）において第１半導体領域１０ｐと並ぶ。
【０１１３】
第２半導体層２０は、第１方向（Ｚ軸方向）において、第１半導体領域１０ｐと重なる。
【０１１４】
第３導電層４３は、第２半導体領域１０ｑと第１導電層５１との間に設けられる。第３導電層４３は、第２半導体領域１０ｑと第１導電層５１とを電気的に接続する。
【０１１５】
第３絶縁部８６は、第２半導体層２０と第１導電層５１との間に設けられる。この例では電極層５２が設けられており、第３絶縁部８６は、電極層５２と第１導電層５１との間に設けられている。
【０１１６】
さらに、図６に示すように、第３絶縁部８６は、第１導電層５１と第２配線５２Ｌとの間の少なくとも一部の領域に延在する。
【０１１７】
例えば、基体６１は導電性である。このとき、第１導電層５１は、第１半導体層１０と基体６１とを電気的に接続する。
【０１１８】
すなわち、半導体発光素子１２０においては、パッド部４７は、第２導電形側（ｐ側）の電気的端子であり、基体電極層６５は、第１導電形側（ｎ側）の電気的端子である。半導体発光素子１２０は、例えば横通電型のＬＥＤである。
【０１１９】
半導体発光素子１２０は、例えば、上記で説明した半導体発光素子１１０の製造方法の例を適宜変更して製造できる。
【０１２０】
図７（ａ）及び図７（ｂ）は、第２の実施形態に係る別の半導体発光素子を例示する模式的断面図である。  
これらの図は、図５（ａ）のＡ１−Ａ２線断面に対応する断面図である。
【０１２１】
図７（ａ）に示すように、本実施形態に係る別の半導体発光素子１２１においては、第１絶縁部８０の第２部分８２が、第１導電層５１に接している。これ以外は、半導体発光素子１２０と同様である。半導体発光素子１２１においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
【０１２２】
半導体発光素子１２０及び１２１においては、第２部分８２の基体６１の側の面は、実質的にＸ−Ｙ平面に対して平行である。
【０１２３】
図７（ｂ）に示すように、本実施形態に係る別の半導体発光素子１２２においては、第１絶縁部８０の第２部分８２の下面（第２部分８２の基体６１の側の面）の少なくとも一部は、Ｘ−Ｙ平面に対して傾斜していても良い。半導体発光素子１２２においても、第１導電層５１となる導電部材の一部（欠片など）の剥離（離脱など）が抑制でき、安定した動作が得られる。
【０１２４】
（第３の実施形態）  
図８（ａ）及び図８（ｂ）は、第３の実施形態に係る半導体発光素子を例示する模式図である。  
図８（ｂ）は、図８（ａ）のＡ１−Ａ２線断面図である。図８（ａ）は、図８（ｂ）に示す矢印ＡＡの方向から見た平面図である。  
図８（ａ）及び図８（ｂ）に示すように、本実施形態に係る半導体発光素子１３０も、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。半導体発光素子１３０において、基体６１、第１半導体層１０、第２半導体層２０、第３半導体層３０及び第１導電層５１には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１３０においても、電極層５２、基体電極層６５及び絶縁膜８３が設けられている。これらには、例えば、半導体発光素子１１０について説明した構成が適用される。
【０１２５】
この例でも、第１絶縁部８０は、上記の第１部分８１と、上記の第２部分８２と、を含む。そして、第１部分８１の第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２部分８２の第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
【０１２６】
半導体発光素子１３０においても、第１導電層５１は、第１部分８１と基体６１との間に位置する第１導電領域５１ｐと、第２部分８２と基体６１との間に位置する第２導電領域５１ｑと、を含む。本実施形態において、第２導電領域５１ｑが設けられず、第２部分８２の少なくとも一部と基体６１とが接しても良い。
【０１２７】
半導体発光素子１３０は、電極４４をさらに含む。電極４４は、第１半導体層１０と電気的に接続される。電極４４と第１導電層５１との間に、第１半導体層１０、第２半導体層２０及び第３半導体層３０が配置される。第２半導体層２０は、第１導電層５１と電気的に接続されている。この例では、電極層５２が設けられており、電極層５２は、第２半導体層２０と第１導電層５１と電気的に接続されている。
【０１２８】
半導体発光素子１３０は、例えば縦通電型のＬＥＤである。半導体発光素子１３０においては、電極４４は、第１導電形側（ｎ側）の電気的端子であり、基体電極層６５は、第２導電形側（ｐ側）の電気的端子である。
【０１２９】
（第４の実施形態）  
図９（ａ）及び図９（ｂ）は、第４の実施形態に係る半導体発光素子を例示する模式図である。  
図９（ｂ）は、図９（ａ）のＡ１−Ａ２線断面図である。図９（ａ）は、図９（ｂ）に示す矢印ＡＡの方向から見た平面図である。
【０１３０】
図９（ａ）及び図９（ｂ）に示すように、本実施形態に係る半導体発光素子１４０も、基体６１と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１絶縁部８０と、を含む。半導体発光素子１４０において、基体６１、第１半導体層１０、第２半導体層２０、第３半導体層３０及び第１導電層５１には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１４０においても、電極層５２が設けられている。電極層５２には、例えば、半導体発光素子１１０について説明した構成が適用される。半導体発光素子１４０においても、絶縁膜８３が設けられても良い。
【０１３１】
この例でも、第１絶縁部８０は、上記の第１部分８１と、上記の第２部分８２と、を含む。そして、第１部分８１の第１外側面８１ｏｓと第１内側面８１ｉｓとの間の第１距離ｄ１は、第２部分８２の第２外側面８２ｏｓと第２内側面８２ｉｓとの間の第２距離ｄ２よりも長い。
【０１３２】
半導体発光素子１４０においても、第１導電層５１は、第１部分８１と基体６１との間に位置する第１導電領域５１ｐと、第２部分８２と基体６１との間に位置する第２導電領域５１ｑと、を含む。本実施形態において、第２導電領域５１ｑが設けられず、第２部分８２の少なくとも一部と基体６１とが接しても良い。
【０１３３】
半導体発光素子１４０は、第４半導体層１０ａと、第５半導体層２０ａと、第６半導体層３０ａと、第３配線５５Ｌと、第３配線用絶縁膜８８と、第４絶縁部８７と、をさらに含む。第４半導体層１０ａ、第５半導体層２０ａ及び第６半導体層３０ａは、積層体１５ａに含まれる。
【０１３４】
第４半導体層１０ａは、基体６１の内側領域６１ｉの一部（第１半導体層１０と重なる一部とは異なる一部）と、第１方向（Ｚ軸方向）において、離間する。第４半導体層１０ａは、第１方向と交差する方向（この例では、Ｘ軸方向）において、第１半導体層１０と並ぶ。第４半導体層１０ａは、第１導電形である。
【０１３５】
第５半導体層２０ａは、基体６１の上記の別の一部と、第４半導体層１０ａとの間に設けられる。第５半導体層２０ａは、第２導電形である。
【０１３６】
第６半導体層３０ａは、第４半導体層１０ａと第５半導体層２０ａとの間に設けられる。第６半導体層３０ａは、例えば、発光層である。
【０１３７】
例えば、第４半導体層１０ａは、半導体領域１０ｐａと、半導体領域１０ｑａと、を含む。半導体領域１０ｑａは、Ｚ軸方向と交差する方向において、半導体領域１０ｐａと並ぶ。第５半導体層２０ａは、基体６１と半導体領域１０ｐａとの間に配置される。
【０１３８】
第３配線５５Ｌは、第１半導体層１０と第５半導体層２０ａとを電気的に接続する。第３配線５５Ｌの一部は、第１半導体層１０と第１導電層５１との間に設けられる。第３配線５５Ｌの他の一部は、第５半導体層２０ａと基体６１との間に設けられる。
【０１３９】
この例では、第１半導体領域１０ｑと第１導電層５１（基体６１）との間に、第２導電層４２が設けられている。第３配線５５Ｌは、第２導電層４２と電気的に接続される。第３配線５５Ｌの一部は、第２導電層４２と、第１導電層５１との間に配置される。
【０１４０】
この例では、第５半導体層２０ａと基体６１との間に、導電層５１ａがさらに設けられている。第３配線５５Ｌの上記の他の一部は、第５半導体層２０ａと導電層５１ａとの間に設けられる。導電層５１ａには、例えば、第１導電層５１と同様の材料が用いられる。
【０１４１】
この例では、第３配線５５Ｌの上記の他の一部と、第５半導体層２０ａとの間に、電極層５２ａが設けられている。
【０１４２】
第３配線用絶縁膜８８は、第３配線５５Ｌと第１導電層５１との間に設けられる。
【０１４３】
第４絶縁部８７は、第３配線５５Ｌと基体６１との間に設けられる。第４絶縁部８７は、基体６１と接する。
【０１４４】
第３配線用絶縁膜８８及び第４絶縁部８７は、第３配線５５Ｌと第２半導体層２０とを電気的に絶縁する。
【０１４５】
第４絶縁部８７の少なくとも一部は、第１方向（Ｚ軸方向）において、第１半導体層１０と第４半導体層１０ａとの間の領域と重なる。この例では、積層体１５と積層体１５ａとが直列に接続される。積層体１５（第１のＬＥＤ）と、積層体１５ａ（第２のＬＥＤ）と、が、第３配線５５Ｌにより、直列に接続される。この例では、基体６１は絶縁性である。
【０１４６】
この例では、第３配線５５Ｌの一部と、第１半導体層１０と、の間、及び、第３配線５５Ｌの別の一部と、第４半導体層１０ａと、の間に、絶縁膜８４が設けられている。
【０１４７】
半導体発光素子１４０は、第７半導体層１０ｂと、第８半導体層２０ｂと、第９半導体層３０ｂと、配線５５Ｌａと、絶縁膜８８ａと、絶縁部８７ａと、をさらに含む。第７半導体層１０ｂ、第８半導体層２０ｂ及び第９半導体層３０ｂは、積層体１５ｂに含まれる。
【０１４８】
第７半導体層１０ｂは、基体６１の内側領域６１ｉの一部と、Ｚ軸方向において離間する。第７半導体層１０ｂは、Ｘ軸方向において、半導体層１０と並ぶ。第７半導体層１０ｂは、第１導電形である。
【０１４９】
第８半導体層２０ｂは、基体６１の一部と、第７半導体層１０ｂとの間に設けられる。第８半導体層２０ｂは、第２導電形である。
【０１５０】
第９半導体層３０ｂは、第７半導体層１０ｂと第８半導体層２０ｂとの間に設けられる。第９半導体層３０ｂは、例えば、発光層である。
【０１５１】
例えば、第７半導体層１０ｂは、半導体領域１０ｐｂと、半導体領域１０ｑｂと、を含む。半導体領域１０ｑｂは、Ｚ軸方向と交差する方向において、半導体領域１０ｐｂと並ぶ。第８半導体層２０ｂは、基体６１と半導体領域１０ｐｂとの間に配置される。
【０１５２】
配線５５Ｌａは、第４半導体層１０ａと第８半導体層２０ｂとを電気的に接続する。配線５５Ｌａの一部は、第４半導体層１０ａと第１導電層５１との間に設けられる。配線５５Ｌａの他の一部は、第８半導体層２０ｂと基体６１との間に設けられる。
【０１５３】
この例では、半導体領域１０ｑａと基体６１との間に、導電層４２ａが設けられている。配線５５Ｌａは、導電層４２ａと電気的に接続される。配線５５Ｌａの一部は、導電層４２ａと、基体６１との間に配置される。
【０１５４】
この例では、第８半導体層２０ｂと基体６１との間に、導電層５１ｂがさらに設けられている。配線５５Ｌａの上記の他の一部は、第８半導体層２０ｂと導電層５１ｂとの間に設けられる。導電層５１ｂには、例えば、第１導電層５１と同様の材料が用いられる。
【０１５５】
この例では、配線５５Ｌａの上記の他の一部と、第８半導体層２０ｂとの間に、電極層５２ｂが設けられている。
【０１５６】
絶縁膜８８ａは、配線５５Ｌａと導電層５１ａとの間に設けられる。
【０１５７】
絶縁部８７ａは、配線５５Ｌａと基体６１との間に設けられる。絶縁部８７ａは、基体６１と接する。
【０１５８】
絶縁膜８８ａ及び絶縁部８７ａは、配線５５Ｌａと第５半導体層２０ａとを電気的に絶縁する。
【０１５９】
この例では、配線５５Ｌａの一部と、第４半導体層１０ａと、の間、及び、配線５５Ｌａの別の一部と、第７半導体層１０ｂと、の間に、絶縁膜８４ａが設けられている。
【０１６０】
この例では、半導体領域１０ｑｂと基体６１との間に導電層４２ｂが設けられている。導電層４２ｂと導電層５１ｂとの間に絶縁膜８８ｂが設けられている。導電層４２ｂと基体６１との間に配線５５Ｌｂの一端が設けられている。
【０１６１】
絶縁膜８８ｂは、配線５５Ｌｂと第８半導体層２０ｂとを電気的に絶縁する。
【０１６２】
この例では、配線５５Ｌｂの一部と、第７半導体層１０ｂと、の間に、絶縁膜８４ｂが設けられている。
【０１６３】
配線５５Ｌｂの一端は、第７半導体層１０ｂ（導電層４２ｂ）と電気的に接続される。配線５５Ｌｂの他端は、パッド部４６と電気的に接続される。
【０１６４】
一方、第２配線５２Ｌの一端は、第２半導体層２０（電極層５２）と電気的に接続される。第２配線５２Ｌの他端は、パッド部４７と電気的に接続される。
【０１６５】
この例では、この例では、積層体１５（第１のＬＥＤ）と、積層体１５ａ（第２のＬＥＤ）と、積層体１５ｂ（第３のＬＥＤ）が、直列に接続される。
【０１６６】
複数の積層体が高い密度で配置される。複数の積層体が直列に接続されることで、外部から印加される電圧が、適切な値で、複数の積層体に分割して印加される。これにより、高い効率が得られる。
【０１６７】
（第５の実施形態）  
図１０は、第５の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。  
本実施形態においては、構造体１５ｓ（例えば、図３（ｃ）参照）と、基材６１ｆ（図３（ｄ）参照）と、を準備する（ステップＳ１１０）。構造体１５ｓは、積層膜１５ｆ（図３（ａ）参照）と、第１絶縁膜（図３（ｃ）に例示した第１部分膜８１ｆ）と、を含む。既に説明したように、例えば、構造体１５ｓは、第２部分膜８２ｆ（図３（ｃ）参照）をさらに含んでも良い。
【０１６８】
積層膜１５ｆは、例えば、第１導電形の第１半導体膜１０ｆと、第２導電形の第２半導体膜２０ｆと、第１半導体膜１０ｆと第２半導体膜２０ｆとの間に設けられた第３半導体膜３０ｆと、と含む。第１絶縁膜（例えば、第１部分膜８１ｆ）は、積層膜１５ｆの積層方向（第１方向、すなわち、Ｚ軸方向）に対して交差する面内（Ｘ−Ｙ平面）において、第２半導体膜２０ｆの周りに設けられる。
【０１６９】
構造体１５ｓと基材６１ｆとを接合する（ステップＳ１２０）。この接合は、第１絶縁膜（第１部分膜８１ｆ）と基材６１ｆとの間に第２絶縁膜（第２部分膜８２ｆ）を介して、積層膜１５ｆと基材６１ｆとの間、及び、第１絶縁膜と基材６１ｆとの間に導電膜（第１導電層５１）を介して、行われる。すなわち、図３（ｄ）に関して説明した処理を行う。
【０１７０】
積層膜１５ｆ及び基材６１ｆを切断（分断）する（ステップＳ１３０）。この切断は、積層膜の積層方向に対して交差する面内（例えばＸ−Ｙ平面内）において、第２半導体膜２０ｆを囲む領域（例えば、図３（ｅ）に例示したダイシングストリートＤＳ）で、行われる。すなわち、図３（ｅ）に関して説明した処理を行う。
【０１７１】
本実施形態によれば、安定した動作が可能な半導体発光素子の製造方法を提供することができる。
【０１７２】
本実施形態において、例えば、第２絶縁膜は、第２部分膜８２ｆとして、構造体１５ｓに設けられる。  
第２絶縁膜は、基材６１ｆに設けられても良い。
【０１７３】
図１１は、第５の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。  
図１１は、図３（ｄ）に例示した接合工程の前の状態を例示している。  
図１１に示すように、第２絶縁膜（第２部分膜８２ｆ）は、基材６１ｆに設けられても良い。
【０１７４】
このように、第１絶縁部８０の少なくとも一部は、基材６１ｆに設けられても良い。
【０１７５】
例えば、半導体層が接合金属により支持基体に接合されるThin Film型ＬＥＤがある。このようなＬＥＤにおいて、ダイシング時に、接合金属の一部（欠片）が剥がれ、飛散する場合がある。これにより、短絡またはリークが生じ、ＬＥＤの品質が低下する。
【０１７６】
上記の実施形態は、例えば、このようなThin Film型の半導体発光素子において、短絡及びリークを抑制できる。そして、高い接合強度が得られ、高い信頼性が得られる。
【０１７７】
本実施形態によれば、ダイニングライン（ダイシングストリートＤＳ）上の接合金属が部分的に薄くされる。これにより、ダイシング時の接合金属の一部（欠片）の離脱が生じにくくなる。これにより、短絡及びリークを抑制できる。
【０１７８】
実施形態において、半導体層には、上記の他、Ｇａ、Ｐ、Ａｓ及びＩｎの少なくとも２を含む化合物半導体を用いても良い。
【０１７９】
実施形態によれば、安定した動作が可能な半導体発光素子及びその製造方法が提供される。
【０１８０】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０１８１】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１８２】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基体、半導体層、導電層、電極層、配線、絶縁部及び、絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１８３】
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１８４】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１８５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１８６】
８…基板、  １０…第１半導体層、  １０ａ…第４半導体層、  １０ｂ…第７半導体層、  １０ｄｐ…凹凸、  １０ｆ…第１半導体膜、  １０ｐ…第１半導体領域、  １０ｐａ、１０ｐｂ…半導体領域、  １０ｑ…第２半導体領域、  １０ｑａ、１０ｑｂ…半導体領域、  １０ｕ…上面、  １５、１５ａ、１５ｂ…積層体、  １５ｆ…積層膜、  １５ｓ…構造体、  ２０…第２半導体層、  ２０ａ…第５半導体層、  ２０ｂ…第８半導体層、  ２０ｆ…第２半導体膜、  ３０…第３半導体層、  ３０ａ…第６半導体層、  ３０ｂ…第９半導体層、  ３０ｆ…第３半導体膜、  ４２…第２導電層、  ４２Ｌ…第１配線、  ４２ａ、４２ｂ…導電層、  ４３…第３導電層、  ４４…電極、  ４６…パッド部、  ４７…パッド部、  ５１…第１導電層、  ５１ａ、５１ｂ…導電層、  ５１ｆ…第１導電膜、  ５１ｆａ…金属膜、  ５１ｆｂ…金属膜、  ５１ｐ…第１導電領域、  ５１ｑ…第２導電領域、  ５２…電極層、  ５２Ｌ…第２配線、  ５２ａ、５２ｂ…電極層、  ５５Ｌａ、５５Ｌｂ…配線、  ６１…基体、  ６１ａ…第１面、  ６１ａｐ…平面、  ６１ｂ…第２面、  ６１ｆ…基材、  ６１ｉ…内側領域、  ６１ｏ…外縁領域、  ６１ｓ…基体側面、  ６５…基体電極層、  ６５ｆ…電極膜、  ８０…第１絶縁部、  ８１…第１部分、  ８１ｆ…第１部分膜、  ８１ｉｓ…第１内側面、  ８１ｏｓ…第１外側面、  ８２…第２部分、  ８２ｆ…第２部分膜、  ８２ｉｓ…第２内側面、  ８２ｏｓ…第２外側面、  ８３…絶縁膜、  ８４、８４ａ、８４ｂ…絶縁膜、  ８５…第２絶縁部、  ８５ａ…第１配線用絶縁膜、  ８６…第３絶縁部、  ８７…第４絶縁部、  ８７ａ…絶縁部、  ８８…第３配線用絶縁膜、  ８８ａ、８８ｂ…絶縁膜、  １１０〜１１２、１２０〜１２２、１３０、１４０…半導体発光素子、  ＡＡ…矢印、  ＤＳ…ダイシングストリート、  ｄ１…第１距離、  ｄ２…第２距離、  ｄ８２…距離、  ｔ５１ｉ…導電部内側厚さ、  ｔ５１ｏ…導電部外縁厚さ、  ｔ８０ｉ…絶縁部内側厚さ、  ｔ８０ｏ…絶縁部外縁厚さ、  ｔ８１…第１絶縁部厚さ、  ｔ８２…第２絶縁部厚さ、  ｔｐ５１…第１導電部厚さ、  ｔｑ５１…第２導電部厚さ、  ｔｒ５１…厚さ
【図１】
2016146389.tif 000003
【図２】
2016146389.tif 000004
【図３】
2016146389.tif 000005
【図４】
2016146389.tif 000006
【図５】
2016146389.tif 000007
【図６】
2016146389.tif 000008
【図７】
2016146389.tif 000009
【図８】
2016146389.tif 000010
【図９】
2016146389.tif 000011
【図１０】
2016146389.tif 000012
【図１１】
2016146389.tif 000013