(57)【要約】【課題】ＳｉＣ基板にトレンチゲート電極を形成したＭＯＳは、オン抵抗が高く、耐圧が低く、飽和電流が高い。その３つの特性の全部を改善する。【解決手段】トレンチの底面近傍に膨出部を形成し、埋め込み絶縁膜を充填する。チャネルとなる部分のＳｉＣ結晶にひずむが加わり、オン抵抗が減少する。隣接する膨出部間の距離が短くなり、飽和電流が低く抑えられる。埋め込み絶縁膜の存在によってドリフト領域内に生じる電界集中が緩和され、耐圧も向上する。【選択図】図１
2016213374.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板を利用する縦型半導体装置であり、
前記ＳｉＣ基板の表面から深部に向かって表面側ｎ型領域とｐ型領域と深部側ｎ型領域が積層されており、
前記表面側ｎ型領域と前記ｐ型領域を貫通して前記深部側ｎ型領域に達するトレンチが形成されており、
前記トレンチの底部近傍であって前記深部側ｎ型領域内に位置する範囲には、側方に膨出するトレンチ膨出部が形成されており、
前記トレンチ膨出部には絶縁物質が充填されており、
前記トレンチ膨出部よりも表面側では、前記トレンチの側壁に沿って形成された側壁絶縁膜を介して前記トレンチ内に形成されているトレンチゲート電極が前記ｐ側領域に対向している半導体装置。
【請求項２】
前記表面側ｎ型領域がソース領域であり、前記ＳｉＣ基板の裏面に接する範囲にｎ型のドレイン領域が形成されている請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、ＳｉＣ基板を利用する半導体装置であって、トレンチゲート電極の電位によって表面電極と裏面電極の間の抵抗値が変化する縦型半導体装置を開示する。例えば、トレンチゲート電極に印加する電位によってＳｉＣ基板の表面に形成されているソース電極と裏面に形成されているドレイン電極の間の抵抗値が変化するＭＯＳを開示する。
本明細書では、半導体基板の表裏両面に電極が形成されており、トレンチゲート電極の電位によって表面電極と裏面電極の間の抵抗値が変化するものを縦型半導体装置という。
【背景技術】
【０００２】
ＳｉＣ基板内に形成されているボディ層（ベース層ということもある）を貫通するトレンチを形成し、そのトレンチ内にゲート電極を形成し、そのトレンチゲート電極に電位を加えることでトレンチゲート電極に向い合う位置にチャネルを形成し、そのチャネルの有無によって表面電極と裏面電極の間の抵抗値を変化させる縦型半導体装置が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−５３５９５号公報
【特許文献２】特開２０１４−１３５３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳｉＣ基板とトレンチゲート電極を利用する縦型半導体装置には、下記の課題が残されている。
（１）オン抵抗を低下させる必要がある。そのためにはチャネルにおけるキャリアの移動度を向上させる必要がある。
（２)素子の耐圧を向上させる必要がある。表面電極と裏面電極の間に印加する電圧が所定値を超えると、トレンチゲート電極にオフ電圧を印加しても、表面電極と裏面電極の間を電流が流れ続ける現象が生じる。トレンチゲート電極の電位によって表面電極と裏面電極の間の電流を制御可能な、表面電極と裏面電極間の最大電圧を高める必要がある。
（３）飽和電流を低下させる必要がある。表面電極と裏面電極の間を流れる電流は、表面電極と裏面電極の間の電圧が大きくなるのに追従して増大するが、前記電圧が所定値を超えると、それ以上には電流値が増大しない現象が生じる。すなわち電流値が飽和する現象が生じる。その飽和電流が低ければ、例えば短絡故障時に流れる電流値を下げることができ、異常処理に許容される時間を長く確保することができる。
【０００５】
従来から、上記を改善する様々な技術が開発されている。例えば、特許文献２の技術では、チャネルが形成される領域とそれ以外の領域とで、格子間隔が相違するＳｉＣ結晶を用いる。これによると、チャネルが形成される領域にひずみが生じ、キャリアの移動度が向上し、オン抵抗が低下する。
【０００６】
特許文献２の技術によって前記した（１）の問題に対処することができる。しかしながら(２)と（３）の問題は未解決に残されている。現状の技術では、（１）（２）（３）の全部に対処することができない。
本明細書では、前記（１）（２）（３）の全部に対処することができる縦型半導体装置を開示する。
【課題を解決するための手段】
【０００７】
本明細書で開示する縦型半導体装置は、ＳｉＣ基板を利用しており、ＳｉＣ基板の表面から深部に向かって表面側ｎ型領域とｐ型領域と深部側ｎ型領域が積層されており、表面側ｎ型領域とｐ型領域を貫通して深部側ｎ型領域に達するトレンチが形成されている。トレンチの底部近傍であって深部側ｎ型領域内に位置する範囲には、側方に膨出するトレンチ膨出部が形成されている。そのトレンチ膨出部には絶縁物質が充填されている。トレンチ膨出部よりも表面側では、トレンチの側壁に沿って形成された側壁絶縁膜を介して、トレンチ内に形成されているトレンチゲート電極がｐ側領域に対向している。
【０００８】
上記半導体装置によると、下記の事象が得られる。
（１）チャネルが形成される領域の下側に、トレンチ膨出部に充填された絶縁物質が存在している。その絶縁物質によってチャネル形成領域を形成するＳｉＣにはひずみが生じ、チャネルにおける電子の移動度が向上し、オン抵抗が低下する。
（２）耐圧は、主としてトレンチの底面と側壁の境界付近に向かいあう深部側ｎ型領域内に電界集中が生じることで規定される。本構造によると、トレンチの底面と側壁の間にトレンチ膨出部に充填された絶縁物質が存在するために前記の電界集中が緩和され、耐圧が向上する。
（３）トレンチ膨出部が形成されていると、隣接するトレンチ鉛直部の側壁同志の間の距離に比して、隣接するトレンチ膨出部同志の間の距離が短くなる。すなわち、電流が通過する深部側ｎ型領域の幅が狭くなる。その幅が狭くなると、飽和電流が低下する。
本構造によると、オン抵抗が低く、耐圧が高く、飽和電流が低い縦型半導体装置が得られる。
【０００９】
本構造は、ＩＧＢＴ等にも有用な技術であるが、ＭＯＳに適用する場合に顕著な効果を発揮する。すなわち、表面側ｎ型領域がソース領域であり、ｐ型領域がボディ領域であり、深部側ｎ型領域がドリフト領域であり、ＳｉＣ基板の裏面に接する範囲にｎ型のドレイン領域が形成されている場合に、顕著な効果が得られる。
【図面の簡単な説明】
【００１０】
【図１】実施例１の縦型半導体装置の断面図。
【図２】ドレイン領域４となる元基板の上にドリフト領域６となるＳｉＣ単結晶とボディ領域１０等となるＳｉＣ単結晶をエピタキシャル成長させた基板の断面図。
【図３】図２の基板の表面からイオン注入して、ボディコンタクト領域１４とソース領域１６を形成した基板の断面図。
【図４】ソース領域１６とボディ領域１０を貫通してドリフト領域６に達するトレンチ鉛直部２０ｂを形成した基板の断面図。
【図５】トレンチ鉛直部の壁面に保護膜を形成し、トレンチ鉛直部の底面に形成された保護膜を除去した状態の基板の断面図。
【図６】図５の基板を等方性エッチングした後の基板の断面図。
【図７】トレンチに絶縁物質を充填した後の基板の断面図。
【図８】絶縁物質をエッチングしてトレンチ膨出部内に絶縁物質を残した状態の基板の断面図。
【図９】トレンチ鉛直部の側壁に側壁絶縁膜を形成した状態の基板の断面図。
【図１０】トレンチ鉛直部に導体を充填した状態の基板の断面図。
【図１１】トレンチ外の導体を除去した状態の基板の断面図。
【図１２】層間絶縁膜を形成した状態の基板の断面図。
【図１３】実施例１の半導体装置の特性図。
【図１４】実施例２の縦型半導体装置の断面図。
【発明を実施するための形態】
【００１１】
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）ゲート絶縁膜はＳｉＯ２で形成されている。
（特徴２）トレンチ鉛直部の底面から等方性エッチングしてトレンチ膨出部を形成する。
【実施例】
【００１２】
図１は、ＳｉＣ基板を利用する縦型ＭＯＳの断面構造を示す。図１では２個のセル分を示し、図２〜図１２では１個のセル分のみを示す。実際の装置は、図１の構造が左右方向に繰り返して現れる。
図１において、参照番号３２はＳｉＣ基板を示し、ＳｉＣ基板３２の表面にソース電極１８が形成され、裏面にドレイン電極２が形成されている。
ＳｉＣ基板３２の表面側から順に、ｎ型のソース領域１６、ｐ型のボディ領域１０、ｎ型のドリフト領域６、ｎ型のドレイン領域４が積層されている。隣接するソース領域１６，１６の間にボディコンタクト領域１４が形成されている。
ＳｉＣ基板３２の表面から、ソース領域１６とボディ領域１０を貫通してドリフト領域６に達するトレンチが形成されている。トレンチは、鉛直方向に延びるトレンチ鉛直部２０ｂと、その底面近傍から左右に膨出するトレンチ膨出部２０ａで形成されている。トレンチ鉛直部２０ｂがドリフト領域６に達しており、トレンチ膨出部２０ａはドリフト領域６内に留まっている。
トレンチ膨出部２０ａには絶縁物質が充填されている。トレンチ膨出部２０ａを充填している絶縁物質を埋め込み絶縁膜８ａという。トレンチ鉛直部２０ｂの側壁には側壁絶縁膜８ｂが形成されている。トレンチ鉛直部２０ｂの側壁絶縁膜８ｂと側壁絶縁膜８ｂの間には導電性のトレンチゲート電極１２が充填されている。トレンチゲート電極１２の上面に層間絶縁膜８ｃが形成されている。トレンチゲート電極１２は、層間絶縁膜８ｃによってソース電極１８から絶縁され、側壁絶縁膜８ｂによってソース領域１６とボディ領域１０とドリフト領域６から絶縁されている。
【００１３】
ソース電極１８とソース領域１６はオ−ミック接触している。ソース電極１８とボディコンタクト領域１４もオーミック接触している。ドレイン電極２とドレイン領域４もオーミック接触している。
ボディ領域１０の不純物濃度は薄く、トレンチゲート電極１２に正電圧を印加すると、側壁絶縁膜８ｂを介してトレンチゲート電極１２に向かい合う位置にあるボディ領域１０はｎ型に反転する。反転した領域をチャネルという。ｎ型のソース領域１６とｎ型のドリフト領域６の間にｎ型のチャネルが形成されると、ソース電極１８とドレイン電極２の間の抵抗が低下する。
【００１４】
図１の縦型のＭＯＳは、埋め込み絶縁膜８ａの存在によって、（１）側壁絶縁膜８ｂを介してトレンチゲート電極１２に向かい合う位置にあるボディ領域１０にひずみが生じており、電子の移動度が高く、オン抵抗が低い、（２）埋め込み絶縁膜８ａの存在によって耐圧が高い、（３）隣接する埋め込み絶縁膜８ａ，８ａの間に存在するドリフト領域６の幅Ｌ１が狭く、飽和電流が低いという特性を備えている。
【００１５】
（製造方法）
以下に製造方法を説明する。図２は、結晶成長となる元基板４の上に、ドリフト領域６となるｎ型のＳｉＣ単結晶をエピタキシャル成長させ、その上に、ボディ領域１０等となるｐ型のＳｉＣ単結晶をエピタキシャル成長させた段階を示す。元基板４はドレイン領域４となる。
【００１６】
図２の基板の表面からイオン注入して、ソース領域１６とボディコンタクト領域１４を製造する（図３）。
【００１７】
基板の表面に、開口２２ａを有する保護膜２２を形成し、開口２２ａからＳｉＣ基板を異方性エッチングし、ソース領域１６とボディ領域１０を貫通してドリフト領域６に達するトレンチ鉛直部２０ｂを形成する（図４）。
トレンチ鉛直部２０ｂの内面（側面と底面）に保護膜２４を形成する。次に保護膜２４をエッチングする。その際に、側面に形成された保護膜２４が残留し、底面に形成された保護膜が除去されるエッチング条件を採用する。トレンチ鉛直部２０ｂの側壁が保護膜２４で被覆され、トレンチ鉛直部２０ｂの底面ではＳｉＣが露出する状態が得られる（図５）。
次に、保護膜２４をエッチングせず、ＳｉＣをエッチングするエッチング剤を利用してＳｉＣ基板を等方性エッチングする。等方性エッチングする結果、ＳｉＣ基板は側方にもエッチングされ、表面側にもエッチングされ、裏面側にもエッチングされる。これによって、トレンチ膨出部２０ａが形成される（図６）。
【００１８】
次にトレンチ２０内に、絶縁物質を充填させる。絶縁物堆積層２６が形成される（図７）。
次に絶縁物堆積層を２６をエッチングし、トレンチ鉛直部２０ｂ内の絶縁物質を除去する（図８）。この段階で埋め込み絶縁膜８ａが形成される。
次にトレンチ鉛直部２０ｂの側壁に、側壁絶縁膜８ｂを形成する（図９）。
次にトレンチ鉛直部２０ｂ内に導電性物質を充填する．導体堆積層２８が形成される。
次に導体堆積層２８をエッチングし、トレンチ鉛直部２０ｂ外の導体を除去する（図１１）。
次に層間絶縁膜８ｃを形成する（図１２）。
その後にソース電極１８とドレイン電極２を形成すると、図１の縦型ＭＯＳが製造できる。
【００１９】
実際には、図７の状態で熱処理し、図８に示す埋め込み絶縁膜８ａとドリフト領域６の接触界面を密着させる。この熱処理の際に、トレンチ鉛直部２０ｂの側壁を形成するＳｉＣ結晶にひずみが生じる。ＳｉＣ結晶は、ひずむと電子の移動度が向上する。図１の半導体装置によると、埋め込み絶縁膜８ａの存在によって、オン抵抗を低下させる現象が得られる。図１３の（２）は、半導体装置の常用領域におけるソース・ドレイン間の電圧と電流の関係を示し、グラフＡは埋め込み絶縁膜８ａがない場合を示し、グラフＢは埋め込み絶縁膜８ａを設けた場合の特性を示している。図１の装置では、隣接するトレンチ鉛直部２０ｂ、２０ｂ間の距離Ｌ２に比して、隣接する埋め込み絶縁膜８ａ，８ａ間の距離Ｌ１が短い。電流経路が狭まられており、オン抵抗を上昇させる要因となっている。図１の装置では、埋め込み絶縁膜８ａによって電流経路が狭められてオン抵抗が上昇する要素と、埋め込み絶縁膜８ａによってチャネルに歪が生じてオン抵抗が低下する要素が相殺し、グラフＡとＢがほぼ一致している。埋め込み絶縁膜８ａによって電流経路が狭めながらも、オン抵抗が増大するのを防止している。
またドリフト領域６のうちのトレンチゲート電極１２の底面に対向する位置では電界集中が生じやすく、これが耐圧を決定する。図１の半導体装置では、トレンチゲート電極１２の底面の下方に、一方の側面との交点から他方の側面との交点に至るまで、すなわち全底面において、厚い埋め込み絶縁膜８ａが形成されており、ドリフト領域６での電界集中を緩和する。図１の半導体装置は、耐圧が高い。
さらに、図１の装置では、隣接するトレンチ鉛直部２０ｂ、２０ｂ間の距離Ｌ２に比して、隣接する埋め込み絶縁膜８ａ，８ａ間の距離Ｌ１が短い。半導体装置に流れる飽和電流は、もっぱらドリフト領域６における電流経路の幅で規定される。距離Ｌ１が距離Ｌ２以下に規制されているために、図１の半導体装置に流れる飽和電流は低く抑えられる。図１３の（１）は、飽和電流の大きさを示している。グラフＡは埋め込み絶縁膜８ａがない場合の飽和電流を示し、グラフＢは埋め込み絶縁膜８ａを設けた場合の飽和電流を示している。埋め込み絶縁膜８ａを付加することによって、飽和電流が低く抑えられる。飽和電流が低く抑えられると、飽和電流が流れるような異常現象が生じた場合に実施する処理に許容される時間を長く確保することができる。
【００２０】
（第２実施例）
図１４は、第２実施例を示す。第１実施例との相違点のみを説明する。第２実施例の半導体装置では、埋め込み絶縁膜８ａの下方にｐ型領域３０が形成されている。ｐ型領域３０は、埋め込み絶縁膜８ａとｎ型のドリフト領域６に取り囲まれており、フローティング状態にある。ｐ型のフローティング領域３０を付加すると、半導体装置の耐圧がさらに向上する。
【００２１】
図１４の半導体装置を製造する場合は、図６の状態が得られたら、トレンチ鉛直部２０ｂからトレンチ膨出部２０ｂの底面に向けてｐ型不純物を注入する。このときに、斜め注入技術を利用する。鉛直部２０ｂの断面よりも広い範囲に不純物が注入される。その後に熱処理することによって、鉛直部２０ｂの断面よりも広い断面をもつｐ型のフローティング領域３０を形成することができる。
【００２２】
（変形例）
埋め込み絶縁膜８ｂが形成されていると、ボディ領域１０とドリフト領域６に間にｎ型不純物を高濃度に含む層を導入し、オン抵抗をさらに下げることができる。埋め込み絶縁膜８ｂを利用しない場合、ｎ型不純物を高濃度に含む層を導入すると耐圧が低下してしまうことから、ｎ型不純物を高濃度に含む層を導入することができない。埋め込み絶縁膜８ｂを利用すると、その問題に対処することができる。
【００２３】
図５に示した工程、すなわち、トレンチ鉛直部２０ｂの側面と底面に保護膜２４を形成する際に、トレンチの側壁に露出するＳｉＣ結晶がグラフェンとなる条件の熱処理を採用することができる。トレンチの側壁に数層のグラフェンが形成されると、チャネルにおけるキャリアの移動度をさらに高速化することができ、オン抵抗をさらに下げることができる。
【００２４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、ドリフト領域６の上面であってボディ領域１０に接する範囲のｎ型不純物濃度を濃くしてもよい。従来の技術による場合と、上記領域のｎ型不純物濃度を高くすると、オン抵抗が低下するとともに耐圧まで低下してしまうことから、上記領域のｎ型不純物濃度を高くすることでオン抵抗を下げることができなかった。本技術によると、埋め込み絶縁膜８ａを利用して耐圧の低下を防止できることから、上記領域のｎ型不純物濃度を高くしても必要な耐圧を確保できる。耐圧を確保しながらオン抵抗を下げることができる。
また、チャネル領域にグラフェンを形成するのも有効である。グラフェンを形成するとキャリアの移動度が向上し、オン抵抗をさらに下げることができる。
チャネル領域（側壁絶縁膜８ｂに接する位置）にＳｉＣ，Ｓｉなどの単結晶をエピタキシャル成長させた膜を形成するのも有効である。これによってもオン抵抗を低下させることができる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２５】
２：ドレイン電極
４：ドレイン領域（ＳｉＣ元基板）
６：ドリフト領域
８：ゲート絶縁膜
８ａ：埋め込み絶縁膜
８ｂ：側壁絶縁膜
８ｃ：層間絶縁膜
１０：ボディ領域
１２：ゲート電極
１４：ボディコンタクト領域
１６：ソース領域
１８：ソース電極
２０：トレンチ
２０ａ：トレンチ膨出部
２０ｂ：トレンチ鉛直部
２２：第１保護膜
２２ａ：開口
２４：第２保護膜
２６：絶縁物質堆積層
２８：導体堆積層
３０：ｐ型フローティング領域
３２：ＳｉＣ基板
【図１】
2016213374.tif 000003
【図２】
2016213374.tif 000004
【図３】
2016213374.tif 000005
【図４】
2016213374.tif 000006
【図５】
2016213374.tif 000007
【図６】
2016213374.tif 000008
【図７】
2016213374.tif 000009
【図８】
2016213374.tif 000010
【図９】
2016213374.tif 000011
【図１０】
2016213374.tif 000012
【図１１】
2016213374.tif 000013
【図１２】
2016213374.tif 000014
【図１３】
2016213374.tif 000015
【図１４】
2016213374.tif 000016