(57)【要約】【課題】３相モータのＵ相コイルとＶ相コイルとＷ相コイルへの出力である各パワー端子のノイズの干渉を適切に回避できるとともに、モジュール基板のサイズをより小型化することが可能な半導体モジュールを提供する。【解決手段】各半導体素子は上面と下面に電極を有し、上面の電極にはリードが接合され、一部のリードは一端が半導体素子の下面の電極とモジュール基板との接合面に相当する第１基板接合面を含む仮想平面まで延ばされた第２基板接合面を有し、半導体素子の上面にリードが接合された中間モジュールの第１及び第２基板接合面がモジュール基板５０に接合され、アーム回路の動作を制御するモータ制御入力部と、アーム回路の出力に相当するアーム回路出力部と、に対応するリード６１Ｇ〜６３Ｇ、７１Ｇ〜７３Ｇ、８１Ｇ〜８３Ｇ、６３Ｓ、７３Ｓ、８３Ｓは、モジュール基板に接続されることなくモジュール基板から離間されている。【選択図】図３
2016213917.tif 000002
【特許請求の範囲】
【請求項１】
モジュール基板に半導体素子が実装された半導体モジュールであって、
３相モータを駆動する３つのアーム回路が前記半導体素子で構成されており、
前記半導体素子のそれぞれは上面と下面を有し、当該上面と当該下面のそれぞれに、それぞれの電極を有しており、
それぞれの前記半導体素子の上面の前記電極には、導電体で形成されて前記電極に対応付けられたそれぞれのリードが接合され、
一部の前記リードは、一端が前記半導体素子の下面の電極と前記モジュール基板との接合面に相当する第１基板接合面を含む仮想平面まで延ばされた第２基板接合面を有しており、
それぞれの前記半導体素子は、上面に前記リードが接合された中間モジュールとして構成されており、
それぞれの前記中間モジュールの前記第１基板接合面及び前記第２基板接合面が、前記モジュール基板に接合されており、
前記アーム回路の動作を制御するモータ制御入力部と、前記アーム回路の出力に相当するアーム回路出力部と、に対応する前記リードは、前記モジュール基板に接続されることなく前記モジュール基板から離間されて配置されている、
半導体モジュール。
【請求項２】
請求項１に記載の半導体モジュールであって、
３つの前記アーム回路のそれぞれの出力に接続されて前記半導体素子で構成された３つのモータリレーを有し、
前記アーム回路出力部となる前記モータリレーの出力部と、前記モータリレーの動作を制御するモータリレー制御入力部と、に対応する前記リードは、前記モジュール基板に接続されることなく前記モジュール基板から離間されて配置されている、
半導体モジュール。
【請求項３】
請求項１または２に記載の半導体モジュールであって、
前記中間モジュールは、前記モータリレーを有していない場合は１つの前記アーム回路にて、前記モータリレーを有している場合は１つの前記アーム回路と１つの前記モータリレーにて、構成されており、
前記モジュール基板に形成されている配線パターンは、
前記中間モジュール内において前記半導体素子同士の接続に使用される配線パターンである第１内部配線パターンと、いずれかの前記半導体素子から電源関連配線パターンまたはＧＮＤ配線パターンへと接続される所定の電子部品に使用される配線パターンである第２内部配線パターンと、を除いて、
それぞれの前記アーム回路に供給する電力用の配線パターンである前記電源関連配線パターンと、前記アーム回路の接地用の配線パターンである前記ＧＮＤ配線パターンと、のみが形成されている、
半導体モジュール。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体モジュールであって、
前記アーム回路のそれぞれに供給する電力を出力する前記半導体素子で構成された電源リレーを有し、
前記中間モジュールは、
前記モータリレーを有していない場合は１つの前記アーム回路を含み、前記モータリレーを有している場合は１つの前記アーム回路と１つの前記モータリレーとを含む、第１中間モジュールと、
前記電源リレーを含む第２中間モジュールと、を有しており、
前記第１中間モジュールと前記第２中間モジュールのそれぞれは、前記第１基板接合面と前記第２基板接合面とが露出するように、かつ、前記リードが突出するように、モールド材で覆われており、
前記モジュール基板には、３つの前記第１中間モジュールと、１つの前記第２中間モジュールと、が接合されている、
半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モジュール基板に半導体素子が実装された半導体モジュールに関する。
【背景技術】
【０００２】
近年では、例えば車両の場合、燃費の向上とコストの低減等のために、部品の小型化・軽量化が要求されている。そして電動モータ等の駆動用に用いられる半導体素子は、発熱量が比較的大きいので、放熱性の良い小型のモジュール基板に実装されることが一般的である。このような半導体素子は、モジュール基板に実装されて半導体モジュールとして構成されている。
【０００３】
例えば特許文献１には、３相モータのＵ相コイルとＶ相コイルとＷ相コイル、のそれぞれに電力を供給する３つのインバータ回路を構成する複数の半導体素子と、前記インバータ回路に電力を供給する電源リレーを構成する複数の半導体素子と、を１つのモジュール基板に実装した半導体モジュールが開示されている。モジュール基板の一方の側には、大電流が流れる入出力端子である幅広の複数のパワー端子が設けられ、モジュール基板の他方の側には、各半導体素子の制御用の小電流が流れる入出力端子である幅が細い複数の制御端子が設けられている。そしてモジュール基板には、各インバータ回路に電力を供給する２つのインバータ入力端子と、各インバータ回路の接地用の２つのインバータグランド端子と、各インバータ回路に供給する電力を制御する電源リレーに入力される１つの電源入力端子と、Ｕ相コイルへ電力を出力する１つのＵ相巻線端子と、Ｖ相コイルへ電力を出力する１つのＶ相巻線端子と、Ｗ相コイルへ電力を出力する１つのＷ相巻線端子と、の８つのパワー端子が設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２５０４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
３相モータのＵ相コイルとＶ相コイルとＷ相コイルのそれぞれに供給するべき電力は、大電流であるとともに、非常に短時間にＯＮとＯＦＦが繰り返される場合があるので、短パルス状の複数のノイズが発生し易い。従って、Ｕ相コイルへのパワー端子とＶ相コイルへのパワー端子とＷ相コイルへのパワー端子とをモジュール基板上で近接させて配置すると、互いの端子からのノイズが干渉する可能性があるので好ましくない。
【０００６】
このノイズの干渉を回避する方法としては、各パワー端子の間隔を大きくする方法や、モジュール基板を多層基板構造にしてパワー端子毎に層を変更する方法が考えられる。しかし、各パワー端子の間隔を大きくする方法では、モジュール基板のサイズが大きくなり、半導体モジュールが大型化するので好ましくない。また各パワー端子の間隔を大きくしても、モジュール基板に実装された半導体素子からパワー端子までの配線パターン（モジュール基板上に形成された配線パターン）の間隔も広くしなければ意味がなく、モジュール基板のサイズが、さらに大型化するので好ましくない。またモジュール基板を多層基板構造とする方法は、放熱性が低下するとともにコスト高となるので好ましくない。
【０００７】
そこで特許文献１に記載の半導体モジュールでは、Ｕ相コイルへ電力を出力するＵ相巻線端子と、Ｖ相コイルへ電力を出力するＶ相巻線端子と、Ｗ相コイルへ電力を出力するＷ相巻線端子と、のそれぞれを、インバータ入力端子（電源端子）とインバータグランド端子（アース端子）とで挟み込むように配置している。そして特許文献１に記載の半導体モジュールでは、Ｕ相巻線端子とＶ相巻線端子との間にはインバータグランド端子が配置されており、Ｖ相巻線端子とＷ相巻線端子との間にはインバータ入力端子が配置されている。この特許文献１に記載の半導体モジュールでは、Ｕ相巻線端子とＶ相巻線端子とＷ相巻線端子からのノイズの干渉を、間に挟んだインバータ入力端子またはインバータグランド端子にて抑制することができるが、インバータ入力端子とインバータグランド端子の数が増加されている。従って、増加された端子の数だけモジュール基板のサイズが大きくなってしまい、あまり好ましくない。
【０００８】
本発明は、このような点に鑑みて創案されたものであり、３相モータのＵ相コイルとＶ相コイルとＷ相コイルへの出力である各パワー端子のノイズの干渉を適切に回避できるとともに、モジュール基板のサイズをより小型化することが可能な半導体モジュールを提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る半導体モジュールは、次の手段をとる。まず、本発明の第１の発明は、モジュール基板に半導体素子が実装された半導体モジュールであって、３相モータを駆動する３つのアーム回路が前記半導体素子で構成されており、前記半導体素子のそれぞれは上面と下面を有し、当該上面と当該下面のそれぞれに、それぞれの電極を有している。そして、それぞれの前記半導体素子の上面の前記電極には、導電体で形成されて前記電極に対応付けられたそれぞれのリードが接合され、一部の前記リードは、一端が前記半導体素子の下面の電極と前記モジュール基板との接合面に相当する第１基板接合面を含む仮想平面まで延ばされた第２基板接合面を有している。そして、それぞれの前記半導体素子は、上面に前記リードが接合された中間モジュールとして構成されており、それぞれの前記中間モジュールの前記第１基板接合面及び前記第２基板接合面が、前記モジュール基板に接合されており、前記アーム回路の動作を制御するモータ制御入力部と、前記アーム回路の出力に相当するアーム回路出力部と、に対応する前記リードは、前記モジュール基板に接続されることなく前記モジュール基板から離間されて配置されている。
【００１０】
次に、本発明の第２の発明は、上記第１の発明に係る半導体モジュールであって、３つの前記アーム回路のそれぞれの出力に接続されて前記半導体素子で構成された３つのモータリレーを有し、前記アーム回路出力部となる前記モータリレーの出力部と、前記モータリレーの動作を制御するモータリレー制御入力部と、に対応する前記リードは、前記モジュール基板に接続されることなく前記モジュール基板から離間されて配置されている。
【００１１】
次に、本発明の第３の発明は、上記第１の発明または第２の発明に係る半導体モジュールであって、前記中間モジュールは、前記モータリレーを有していない場合は１つの前記アーム回路にて、前記モータリレーを有している場合は１つの前記アーム回路と１つの前記モータリレーにて、構成されている。そして、前記モジュール基板に形成されている配線パターンは、前記中間モジュール内において前記半導体素子同士の接続に使用される配線パターンである第１内部配線パターンと、いずれかの前記半導体素子から電源関連配線パターンまたはＧＮＤ配線パターンへと接続される所定の電子部品に使用される配線パターンである第２内部配線パターンと、を除いて、それぞれの前記アーム回路に供給する電力用の配線パターンである前記電源関連配線パターンと、前記アーム回路の接地用の配線パターンである前記ＧＮＤ配線パターンと、のみが形成されている。
【００１２】
次に、本発明の第４の発明は、上記第１の発明〜第３の発明のいずれか１つに係る半導体モジュールであって、前記アーム回路のそれぞれに供給する電力を出力する前記半導体素子で構成された電源リレーを有し、前記中間モジュールは、前記モータリレーを有していない場合は１つの前記アーム回路を含み、前記モータリレーを有している場合は１つの前記アーム回路と１つの前記モータリレーとを含む、第１中間モジュールと、前記電源リレーを含む第２中間モジュールと、を有しており、前記第１中間モジュールと前記第２中間モジュールのそれぞれは、前記第１基板接合面と前記第２基板接合面とが露出するように、かつ、前記リードが突出するように、モールド材で覆われており、前記モジュール基板には、３つの前記第１中間モジュールと、１つの前記第２中間モジュールと、が接合されている。
【発明の効果】
【００１３】
第１の発明によれば、３相モータのＵ相コイルとＶ相コイルとＷ相コイルへの出力に相当するアーム回路出力部に対応するリード（パワー端子に相当）が、モジュール基板に接続されることなくモジュール基板から離間されて配置されている。つまり、Ｕ相コイルとＶ相コイルとＷ相コイルへのパワー端子となるリードを、モジュール基板に設けず、中間モジュールから突出させる。従って、隣り合う中間モジュールの間隔が、Ｕ相コイルとＶ相コイルとＷ相コイルへのパワー端子となる各リードの間隔となるので、充分な間隔を確保することが可能であり、ノイズの干渉を適切に回避することができる。また、Ｕ相コイルとＶ相コイルとＷ相コイルへのパワー端子となる各リードをモジュール基板に設ける必要がなく、モジュール基板に並べるパワー端子の数を低減することができるので、モジュール基板のサイズをより小型化することができる。また、半導体素子の制御用の制御端子（モータ制御入力部）も、モジュール基板に設ける必要がなく、モジュール基板に並べる制御端子の数を低減することができるので、モジュール基板のサイズをより小型化することができる。
【００１４】
第２の発明によれば、アーム回路の出力部にモータリレーを設けることで、３相モータをより安全に制御できる半導体モジュールを構成することができる。また、モータリレーの出力部に対応するリード（パワー端子に相当）と、モータリレー制御入力部に対応するリード（制御端子に相当）と、をモジュール基板から離間させて配置している。従って、モジュール基板に並べるパワー端子の数、モジュール基板に並べる制御端子の数、を低減することができるので、モジュール基板のサイズをより小型化することができる。
【００１５】
第３の発明によれば、モジュール基板に形成されている配線パターンは、第１内部配線パターンと第２内部配線パターンとを除いて、電源関連配線パターンとＧＮＤ配線パターンのみが形成されている。従って、モジュール基板を多層にする必要がなく、放熱性が良く（熱抵抗が小さい）、小型で低コストな半導体モジュールを実現できる。また配線パターンの種類が少ないので配線自由度が高く、例えば、電源関連配線パターンとＧＮＤ配線パターンとが並行するレイアウトにすれば、ノイズキャンセルの効果を、より期待することができる。
【００１６】
第４の発明によれば、モジュール基板に、３相モータを駆動する３つのアーム回路、または３つのアーム回路及びモータリレーと、電源リレーと、を構成する半導体素子が実装された、より小型化された半導体モジュールを実現することができる。
【図面の簡単な説明】
【００１７】
【図１】半導体モジュールにて実現する電子回路の例である。
【図２】半導体素子の外観の例を説明する斜視図である。
【図３】モールド材で覆われた中間モジュールをモジュール基板に実装した半導体モジュールの全体斜視図である。
【図４】図３に示す半導体モジュールをＩＶ方向から見た図である。
【図５】図３に示す半導体モジュールをＶ方向から見た図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を、図面を用いて順に説明する。
【００１９】
●［実現する電子回路の例（図１）］
近年、比較的大きな電流を必要とする電動モータの駆動回路として、ＭＯＳＦＥＴを用いた電子回路が利用され、例えばＵ相コイル、Ｖ相コイル、Ｗ相コイルを有する３相モータの各相の駆動回路として、図１に示す電子回路がある。当該電子回路は、Ｕ相コイルへの電力を出力するＵ相回路１０、Ｖ相コイルへの電力を出力するＶ相回路２０、Ｗ相コイルへの電力を出力するＷ相回路３０、Ｕ相回路１０とＶ相回路２０とＷ相回路３０への電力を供給する電源リレー回路４０（電源リレーに相当）、を有している。また各回路に使用されている半導体素子であるＴｒ１１〜１３、Ｔｒ２１〜２３、Ｔｒ３１〜３３、Ｔｒ４１、Ｔｒ４２はｎチャネルＭＯＳＦＥＴであり、それぞれゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）の各電極を有している。
【００２０】
Ｕ相回路１０は、半導体素子Ｔｒ１１と半導体素子Ｔｒ１２にて構成されたアーム回路（インバータ回路）と、半導体素子Ｔｒ１３にて構成されてアーム回路からの出力を許可または遮断するモータリレーと、にて構成されている。半導体素子Ｔｒ１１のドレインＤ１１は、電源Ｖu＋を介してリレー出力電源Ｖroutに接続され、半導体素子Ｔｒ１１のソースＳ１１は、半導体素子Ｔｒ１２のドレインＤ１２及び半導体素子Ｔｒ１３のドレインＤ１３に接続されている。半導体素子Ｔｒ１１のゲートＧ１１には、図示省略した制御手段（３相モータを制御するコンピュータ等の制御装置）からの制御信号である入力Ｖuin1が入力される。
【００２１】
半導体素子Ｔｒ１２のドレインＤ１２は、半導体素子Ｔｒ１１のソースＳ１１及び半導体素子Ｔｒ１３のドレインＤ１３に接続され、半導体素子Ｔｒ１２のソースＳ１２は、アースＶu−を介して接地用のＧＮＤに接続されている。半導体素子Ｔｒ１２のゲートＧ１２には、図示省略した制御手段からの制御信号である入力Ｖuin2が入力される。
【００２２】
半導体素子Ｔｒ１３のドレインＤ１３は、半導体素子Ｔｒ１１のソースＳ１１及び半導体素子Ｔｒ１２のドレインＤ１２に接続され、半導体素子Ｔｒ１３のソースＳ１３は、Ｕ相出力ＶuoutとしてＵ相コイルへ接続される。半導体素子Ｔｒ１３のゲートＧ１３には、図示省略した制御手段からの制御信号である入力Ｖuin3が入力される。また半導体素子Ｔｒ１３のドレインＤ１３からは、出力Ｖum（モニタ用出力）が前記制御手段へ出力される。
【００２３】
Ｖ相回路２０は、半導体素子Ｔｒ２１と半導体素子Ｔｒ２２にて構成されたアーム回路（インバータ回路）と、半導体素子Ｔｒ２３にて構成されてアーム回路からの出力を許可または遮断するモータリレーと、にて構成されている。なお、半導体素子Ｔｒ２１、Ｔｒ２２、Ｔｒ２３等の接続は、上記の半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３の接続と同様であるので、説明を省略する。
【００２４】
Ｗ相回路３０は、半導体素子Ｔｒ３１と半導体素子Ｔｒ３２にて構成されたアーム回路（インバータ回路）と、半導体素子Ｔｒ３３にて構成されてアーム回路からの出力を許可または遮断するモータリレーと、にて構成されている。なお、半導体素子Ｔｒ３１、Ｔｒ３２、Ｔｒ３３等の接続は、上記の半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３の接続と同様であるので、説明を省略する。
【００２５】
電源リレー回路４０は、少なくとも１つの半導体素子で構成され、本実施の形態では、２つの半導体素子Ｔｒ４１、Ｔｒ４２にて構成した例を説明する。半導体素子Ｔｒ４１のドレインＤ４１は、電源Ｖｄｄ（車両の場合はバッテリ）に接続され、半導体素子Ｔｒ４１のソースＳ４１は、半導体素子Ｔｒ４２のソースＳ４２に接続されている。半導体素子Ｔｒ４１のゲートＧ４１には、図示省略した制御手段からの制御信号である入力Ｖrin1が入力される。
【００２６】
半導体素子Ｔｒ４２のドレインＤ４２からは、Ｕ相回路１０とＶ相回路２０とＷ相回路３０の電源であるリレー出力電源Ｖroutが出力される。半導体素子Ｔｒ４２のソースＳ４２は、半導体素子Ｔｒ４１のソースＳ４１に接続されている。半導体素子Ｔｒ４２のゲートＧ４２には、図示省略した制御手段からの制御信号である入力Ｖrin2が入力される。また半導体素子Ｔｒ４１、Ｔｒ４２のソースＳ４１、Ｓ４２からは、出力Ｖrm（モニタ用出力）が前記制御手段へ出力される。なお、リレー出力電源ＶroutとＧＮＤ（アース）との間には、コンデンサＣ１が接続されるが、当該コンデンサＣ１は半導体モジュールに実装されることなく、半導体モジュールの外部で接続されるので、点線にて示されている。なお、入力Ｖuin1〜入力Ｖuin3、入力Ｖvin1〜入力Ｖvin3、入力Ｖwin1〜入力Ｖwin3は、アーム回路であるＵ相回路１０、Ｖ相回路２０、Ｗ相回路３０の動作を制御するモータ制御入力部に相当する。また、Ｕ相出力Ｖuout、Ｖ相出力Ｖvout、Ｗ相出力Ｖwoutは、アーム回路の出力に相当するアーム回路出力部に相当する。また、半導体素子Ｔｒ１３、Ｔｒ２３、Ｔｒ３３が省略されている場合は、半導体素子Ｔｒ１１のソース、半導体素子Ｔｒ２１のソース、半導体素子Ｔｒ３１のソースが、アーム回路の出力に相当するアーム回路出力部に相当する。
【００２７】
●［半導体素子の外観（図２）と、半導体モジュール１、及びモジュール基板５０の各配線パターン（図３〜図５）］
本実施の形態にて説明する半導体素子Ｔｒ１１〜Ｔｒ１３、Ｔｒ２１〜Ｔｒ２３、Ｔｒ３１〜Ｔｒ３３、Ｔｒ４１、Ｔｒ４２は、すべてｎチャネルＭＯＳＦＥＴであり、形状もすべて同じである。よって、半導体素子Ｔｒ１１を例として、半導体素子の外観について説明する。半導体素子Ｔｒ１１は、一辺が数［ｍｍ］程度の略矩形の板状の形状を有しており、図２に示すように、表面にはソースＳ１１（ソース電極）とゲートＧ１１（ゲート電極）が形成されている。半導体素子Ｔｒ１１の裏面の全体にはドレインＤ１１（ドレイン電極）が形成されている。なお、比較的大電流が流れるソースＳ１１とドレインＤ１１は面積が大きく、ほとんど電流が流れないゲートＧ１１は面積が非常に小さい。
【００２８】
図１におけるＵ相回路１０を構成する半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３は、樹脂等のモールド材で覆われた中間モジュールを構成し、Ｖ相回路２０を構成する半導体素子Ｔｒ２１、Ｔｒ２２、Ｔｒ２３は、モールド材で覆われた中間モジュールを構成し、Ｗ相回路３０を構成する半導体素子Ｔｒ３１、Ｔｒ３２、Ｔｒ３３は、モールド材で覆われた中間モジュールを構成している。図１における電源リレー回路４０を構成する半導体素子Ｔｒ４１、Ｔｒ４２は、モールド材で覆われた中間モジュールを構成している。これらの中間モジュールは、さらに全体として樹脂モールドされる（図３参照）。
【００２９】
モジュール基板５０は、略矩形のベース基板の表面に、電源関連配線パターンと、ＧＮＤ配線パターンと、第１内部配線パターンと、第２内部配線パターンと、が形成されている。つまり、モジュール基板５０に形成されている配線パターンは、第１内部配線パターンと第２内部配線パターンとを除くと、電源関連配線パターンとＧＮＤ配線パターンのみが形成されている。
【００３０】
ベース基板の一辺には、パワー端子Ｔ１、Ｔ２、Ｔ３が設けられている。モジュール基板５０の表面には、半導体素子Ｔｒ１１、Ｔｒ１２、Ｔｒ１３を実装する実装領域が用意され、半導体素子Ｔｒ２１、Ｔｒ２２、Ｔｒ２３を実装する実装領域が用意され、半導体素子Ｔｒ３１、Ｔｒ３２、Ｔｒ３３を実装する実装領域が用意され、半導体素子Ｔｒ４１、Ｔｒ４２を実装する実装領域が用意されている。
【００３１】
電源関連配線パターンには、パワー端子Ｔ１が接続された電源関連配線パターンと、図１に示すリレー出力電源ＶroutであってＵ相回路１０、Ｖ相回路２０、Ｗ相回路３０、に電力を供給する電源関連配線パターンと、がある。パワー端子Ｔ１は、図１における電源Ｖｄｄに接続される端子であり、電源関連配線パターンは、図１における電源リレー回路４０に入力される電源Ｖｄｄ用の配線パターンである。電源関連配線パターンには、パワー端子Ｔ３が接続されている。
【００３２】
ＧＮＤ配線パターンは、パワー端子Ｔ２が接続された配線パターンである。パワー端子Ｔ２は、図１におけるＧＮＤ（アース）に接続される端子である。
【００３３】
第１内部配線パターン５３ｕ、５３ｖ、５３ｗは、各中間モジュール内において、半導体素子同士の接続に使用される配線パターンである。
【００３４】
第２内部配線パターン（図示省略）は、いずれかの半導体素子から電源関連配線パターンまたはＧＮＤ配線パターンへと接続される所定の電子部品に使用される配線パターンである。例えば、図１に示す電子回路におけるアースＶu−とＧＮＤの間、アースＶv−とＧＮＤの間、アースＶw−とＧＮＤの間、のそれぞれの個所に、あるいは、リレー出力電源Ｖroutと電源Ｖu＋の間、リレー出力電源Ｖroutと電源Ｖv＋の間、リレー出力電源Ｖroutと電源Ｖw＋の間、のそれぞれの個所に、電流検出用のシャント抵抗（所定の電子部品）を設け、モジュール基板５０に当該シャント抵抗用の配線パターンとなる第２内部配線パターンを設けてもよい。この場合、シャント抵抗用の第２内部配線パターンは、引き回し長さがほぼゼロとなってほぼランドのみの配線パターンとなる。
【００３５】
以上に説明したように、モジュール基板５０に形成されている配線パターンは、第１内部配線パターンと第２内部配線パターンを除いて、電源関連配線パターンと、ＧＮＤ配線パターンと、のみが形成されている。つまり、モジュール基板５０には、図１におけるＵ相出力Ｖuout、Ｖ相出力Ｖvout、Ｗ相出力Ｖwout、の各パワー端子も、当該パワー端子用の配線パターンも設けられていない。またモジュール基板５０には、図１における入力Ｖuin1〜Ｖuin3、出力Ｖum、入力Ｖvin1〜Ｖvin3、出力Ｖvm、入力Ｖwin1〜Ｖwin3、出力Ｖwm、入力Ｖrin1、Ｖrin2、出力Ｖrm、の各制御端子も、当該制御端子用の配線パターンも設けられていない。
【００３６】
●［半導体モジュールの製造方法］
半導体素子Ｔｒ１１〜Ｔｒ１３にて構成される中間モジュールは、半導体素子Ｔｒ１１〜Ｔｒ１３のそれぞれの下面に、それぞれヒートスプレッダを接合し、半導体素子Ｔｒ１１〜Ｔｒ１３の上面の各電極に対応するリードを接合し、ヒートスプレッダ及びリードが接合された半導体素子をモールド材で覆った構造である。各ヒートスプレッダの下面であってモジュール基板にハンダ等で接合される第１基板接合面と、一部のリードの下面であってモジュール基板にハンダ等で接合される第２基板接合面と、がモールド材から露出している。第１基板接合面は、半導体素子の下面の電極（この場合、ドレイン電極）と、モジュール基板との接合面に相当する面であり、ヒートスプレッダを接合しない場合は半導体素子の下面が第１基板接合面に相当し、ヒートスプレッダを接合した場合はヒートスプレッダの下面が第１基板接合面に相当する。第２基板接合面は、第１基板接合面を含む仮想平面（すなわち、モジュール基板の表面）まで延ばされた一部のリードの下面である。図３の例では、リード６２Ｓ、７２Ｓ、８２Ｓの下面であってモジュール基板５０に接合される面が第２基板接合面に相当している。
【００３７】
ヒートスプレッダは、例えば銅等の導電体でありかつ放熱性の良い材質で板状に形成された部材である。ヒートスプレッダの上面には、対応する半導体素子の下面であるドレイン電極を覆う面積を有しており、半導体素子の下面の電極であるドレイン電極の全体がハンダ等にて接合され、半導体素子の放熱を助長する。ヒートスプレッダの下面は、モジュール基板に接合される第１基板接合面となる。ヒートスプレッダの上面には各半導体素子の下面のドレインが接合される。
【００３８】
リードフレームは、半導体素子Ｔｒ１１〜Ｔｒ１３の各電極であるソースとゲートに接合される各リードを有しており、リードは例えば銅等の導電体で形成されている。リードフレームは、半導体素子Ｔｒ１１のゲートＧ１１に接合されるリード６１Ｇ、半導体素子Ｔｒ１１のソースＳ１１に接合されるリード６１Ｓ、半導体素子Ｔｒ１２のゲートＧ１２に接合されるリード６２Ｇ、半導体素子Ｔｒ１２のソースＳ１２に接合されるリード６２Ｓ、半導体素子Ｔｒ１３のゲートＧ１３に接合されるリード６３Ｇ、半導体素子Ｔｒ１３のソースＳ１３に接合されるリード６３Ｓ、を有している。また各リードは、フレーム及びランナー（図示省略）にて、互いの相対的な位置が位置決めされている。
【００３９】
リード６１Ｇの一方の端部は、半導体素子Ｔｒ１１のゲートＧ１１と接合（あるいはボンディングワイヤで接続）される。リード６１Ｇの他方の端部は、制御端子（入力Ｖuin1）となる。
【００４０】
リード６２Ｇの一方の端部は、半導体素子Ｔｒ１２のゲートＧ１２と接合（あるいはボンディングワイヤで接続）される。リード６２Ｇの他方の端部は、制御端子（入力Ｖuin2）となる。
【００４１】
リード６３Ｇの一方の端部は、半導体素子Ｔｒ１３のゲートＧ１３と接合（あるいはボンディングワイヤで接続）される。リード６３Ｇの他方の端部は、制御端子（入力Ｖuin3）となる。リード６３Ｓの一方の端部は、半導体素子Ｔｒ１３のソースＳ１３に接合される。リード６３Ｓの他方の端部は、パワー端子（Ｕ相出力Ｖuout）となる。
【００４２】
●［半導体モジュールの外観（図３〜図５）］
図３〜図５に示すように、パワー端子Ｔ１（Ｖr＋）、Ｔ２（ＧＮＤ）、Ｔ３（Ｖrout）、パワー端子であるリード６３Ｓ（Ｕ相出力Ｖuout）、７３Ｓ（Ｖ相出力Ｖvout）、８３Ｓ（Ｗ相出力Ｖwout）において、モジュール基板５０に設けられているのは、パワー端子Ｔ１（Ｖr＋）、Ｔ２（ＧＮＤ）、Ｔ３（Ｖrout）の３つのみである。モータリレーである半導体素子Ｔｒ１３、Ｔｒ２３、Ｔｒ３３の出力部であるリード６３Ｓ、７３Ｓ、８３Ｓは、適度な間隔で配置されている。そしてリード６３Ｓ、７３Ｓ、８３Ｓは、モジュール基板５０に接続されることなく、モジュール基板５０に対して空中に離間するように配置されている。従って、モジュール基板５０上には、パワー端子であるリード６３Ｓ、７３Ｓ、８３Ｓ用の配線パターンが形成されていない。これにより、３相モータのＵ相コイルとＶ相コイルとＷ相コイルへの出力である各パワー端子であるリード６３Ｓ、７３Ｓ、８３Ｓにおける互いのノイズの干渉を適切に回避できる。また、モジュール基板５０に設けられたパワー端子は３つのみであるので、モジュール基板のサイズをより小型化することが可能である。これにより、図４に示す幅ＬＷをより短くすることができる。また、モジュール基板５０に形成された配線パターンは、中間モジュール用配線パターンを除き、電源関連配線パターンとＧＮＤ配線パターンのみであるので、配線自由度が高く、電源関連配線パターンとＧＮＤ配線パターンとを並行にレイアウトすることが容易であり、この並行レイアウトによるノイズキャンセルの効果を期待できる。
【００４３】
また、制御端子であるリード６１Ｇ、６２Ｇ、６３Ｇ、６１Ｓ、７１Ｇ、７２Ｇ、７３Ｇ、７１Ｓ、８１Ｇ、８２Ｇ、８３Ｇ、８１Ｓ、９４Ｇ、９５Ｇ、９４Ｓも、モジュール基板５０上に設けられていない。従って、モジュール基板５０上には、制御端子であるリード６１Ｇ、６２Ｇ、６３Ｇ、６１Ｓ、７１Ｇ、７２Ｇ、７３Ｇ、７１Ｓ、８１Ｇ、８２Ｇ、８３Ｇ、８１Ｓ、９４Ｇ、９５Ｇ、９４Ｓ用の配線パターンが形成されていない。これにより、モジュール基板５０に設ける制御端子を減少させているので、モジュール基板のサイズを、さらに小型化することが可能である。このように、モジュール基板に設けるパワー端子の数、及び制御端子の数を低減することができるので、特許文献１のように多数の端子を配置することによるモジュール基板のサイズの増加を回避し、モジュール基板のサイズをより小型化することができる。モジュール基板５０上に、パワー端子であるリード６３Ｓ、７３Ｓ、８３Ｓ用の配線パターンや、制御端子であるリード６１Ｇ、６２Ｇ、６３Ｇ、６１Ｓ、７１Ｇ、７２Ｇ、７３Ｇ、７１Ｓ、８１Ｇ、８２Ｇ、８３Ｇ、８１Ｓ、９４Ｇ、９５Ｇ、９４Ｓ用の配線パターンを設ける必要がないので、図４に示す幅ＬＷや高さＬＨをより短くすることができる。
【００４４】
本発明の半導体モジュール１の構成、構造、外観、形状、製造方法等は、本発明の要旨を変更しない範囲で種々の変更、追加、削除が可能である。例えば、本実施の形態の説明では半導体素子としてｎチャネルＭＯＳＦＥＴを例として説明したが、ｐチャネルＭＯＳＦＥＴとしてもよい。
【００４５】
また、半導体モジュール１で実現する電子回路は、図１の例に示した電子回路に限定されず、種々の電子回路を、本実施の形態にて説明した半導体モジュールに適用することが可能である。
【００４６】
本実施の形態の説明では、中間モジュールをモールド材で覆うことで、半導体素子に接合されたリードとの接合個所の破壊の回避と、中間モジュールの一体化と、を行う例を説明したが、モールド材を省略し、半導体素子と各リードとの接合個所及び隣り合う半導体素子とを接着剤等にて固定（一体化）するようにしてもよい。
【００４７】
本実施の形態の説明では、各半導体素子の下面にヒートスプレッダを接合し、ヒートスプレッダの下面を第１基板接合面とした例を説明したが、ヒートスプレッダを省略して、各半導体素子の下面の電極（この場合、ドレイン電極）を、第１基板接合面としてもよい。第１基板接合面は、半導体素子の下面の電極とモジュール基板との接合面に相当する面である。
【００４８】
本実施の形態にて説明した半導体モジュール１は、電源リレー（中間モジュール）を１個有する例を説明したが、少なくとも１つの電源リレーを有してもよいし、半導体モジュールから電源リレーを省略して半導体モジュールの外部に電源リレーを有してもよい。またモータリレーである半導体素子Ｔｒ１３、Ｔｒ２３、Ｔｒ３３は省略してもよい。
【００４９】
また半導体素子Ｔｒ１１〜Ｔｒ１３、Ｔｒ２１〜Ｔｒ２３、Ｔｒ３１〜Ｔｒ３３にて構成される各中間モジュールは、１つのアーム回路と１つのモータリレーとを含む第１中間モジュールに相当する。なお、上記の各第１中間モジュールからモータリレー（半導体素子Ｔｒ１３、Ｔｒ２３、Ｔｒ３３）を省略した第１中間モジュールを構成してもよい。また半導体素子Ｔｒ４１、Ｔｒ４２にて構成される中間モジュールは、電源リレーを含む第２中間モジュールに相当する。
【符号の説明】
【００５０】
１        半導体モジュール
１０      Ｕ相回路
２０      Ｖ相回路
３０      Ｗ相回路
４０      電源リレー回路
５０      モジュール基板
５３ｕ、５３ｖ、５３ｗ    第１内部配線パターン
６１Ｇ、６２Ｇ、６３Ｇ    リード（制御端子）
６１Ｓ、６２Ｓ、６３Ｓ    リード（パワー端子）
Ｔ１、Ｔ２、Ｔ３    パワー端子
Ｔｒ１１〜Ｔｒ１３    半導体素子
Ｔｒ２１〜Ｔｒ２３    半導体素子
Ｔｒ３１〜Ｔｒ３３    半導体素子
Ｔｒ４１、Ｔｒ４２    半導体素子
【図１】
2016213917.tif 000003
【図２】
2016213917.tif 000004
【図３】
2016213917.tif 000005
【図４】
2016213917.tif 000006
【図５】
2016213917.tif 000007