(57)【要約】      （修正有）【課題】位相同期ループを用いたスペクトル拡散クロック発生装置において、位相誤差を少なくする装置及び機器を提供する。【解決手段】電圧制御発振器（ＶＣＯ）４からの出力クロックは、カウンタ８Ａに入力され、カウンタ８Ａは入力される出力クロックのパルスを計算して計算値Ｎｓｓｃを位相誤差補正回路９に出力する。また、基準クロック発生器１からの基準クロックは、カウンタ８Ｂに入力され、カウンタ８Ｂは入力される基準クロックのパルスを計数して計数値Ｎｒｅｆを位相誤差補正回路９に出力する。次に位相誤差補正回路９は、三角波制御部７からの補正タイミング信号に基づいて、当該補正タイミング信号のタイミングで入力される計数値Ｎｓｓｃ及び計数値Ｎｒｅｆを比較する。【選択図】図３
2016076918.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックと帰還クロックとを位相比較する位相比較器と、位相比較結果の信号のうちの所定の低周波成分を通過させるようにフィルタリングするローパスフィルタと、上記フィルタリングされた信号に対応する周波数を有する出力クロックを発生する電圧制御発振器を含む位相同期ループと、
上記出力クロックに基づいてスペクトル拡散クロックの周波数変調のための三角波信号を発生する三角波制御部と、
上記出力クロックを、上記三角波信号に基づいて遅延制御して帰還クロックを発生する遅延制御部とを備えたスペクトル拡散クロック発生装置であって、
上記出力クロックを計数して第１の計数値を出力する第１のカウンタと、
上記基準クロックを計数して第２の計数値を出力する第２のカウンタと、
上記周波数変調の周期又は周期の倍数の期間ごとに、上記第１の計数値を上記第２の計数値と比較して、比較結果に基づいて上記第１の計数値が上記第２の計数値に一致するように上記三角波信号の形状を変更することにより出力クロックの位相誤差を補正する位相誤差補正回路とを備えたことを特徴とするスペクトル拡散クロック発生装置。
【請求項２】
上記三角波制御部は、上記三角波信号に基づいて補正タイミング信号を発生し、
上記位相誤差補正回路は、上記補正タイミング信号により示される上記周波数変調の周期又は周期の倍数の期間ごとに、上記三角波信号の形状を変更する請求項１記載のスペクトル拡散クロック発生装置。
【請求項３】
上記位相誤差補正回路は、上記比較結果に基づいて、上記三角波信号の中心線より上部の波形の積分値と下部の波形の積分値との少なくとも一方を変化させることで上記三角波信号の形状を変更する請求項１又は２記載のスペクトル拡散クロック発生装置。
【請求項４】
上記三角波信号は、段階的に変化するレベルを有し、最大値期間及び最小値期間を有するデジタル三角波信号であり、
上記位相誤差補正回路は、上記比較結果に基づいて、上記デジタル三角波信号の最大値期間と最小値期間との少なくとも一方を変化させることで上記デジタル三角波信号の形状を変更する請求項１又は２記載のスペクトル拡散クロック発生装置。
【請求項５】
上記位相誤差補正回路は、上記周波数変調の倍数の期間ごとに上記三角波信号の形状を変更するときに、上記周波数変調の倍数の期間に含まれる複数のデジタル三角波信号のうちの同一又は異なるデジタル三角波信号の最大値期間と最小値期間との少なくとも一方を変化させることで上記デジタル三角波信号の形状を変更する請求項４記載のスペクトル拡散クロック発生装置。
【請求項６】
請求項１〜５のうちのいずれか１つに記載のスペクトル拡散クロック発生装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期ループ（以下「ＰＬＬ」（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）という。）を用いてスペクトル拡散クロックを発生するスペクトル拡散クロック発生装置及び電子機器に関する。
【背景技術】
【０００２】
電子機器において、ＥＭＩ低減のためにスペクトラム拡散クロックを用いることは、既に知られている（例えば、特許文献１参照）。
【０００３】
しかし、スペクトラム拡散クロックを発生させるＰＬＬにおいて、特にセンタースプレッド方式では、周波数拡散制御のために三角波のデータを用いても、ＰＬＬの基準クロックと、スペクトラム拡散クロックとの間で位相誤差が発生する場合がある。
【０００４】
これに対して、例えば、特許文献２では、スペクトラム拡散クロックを用いたスキャナ等の画像読み取り装置において、画像データの取り込みタイミングがずれることを抑制する目的で、基準クロックによるパルス発生器と、スペクトラム拡散クロックを用いたカウンタとを用いた周波数レベルの検出回路が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、上記の問題点が発生するか否かを判定するのみで、位相誤差を解消するという問題は、解消できていない。
【０００６】
本発明の目的は、以上の問題点を解決し、ＰＬＬを用いたスペクトル拡散クロック発生装置において、位相誤差を少なくすることにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るスペクトル拡散クロック発生装置は、
基準クロックと帰還クロックとを位相比較する位相比較器と、位相比較結果の信号のうちの所定の低周波成分を通過させるようにフィルタリングするローパスフィルタと、上記フィルタリングされた信号に対応する周波数を有する出力クロックを発生する電圧制御発振器を含む位相同期ループと、
上記出力クロックに基づいてスペクトル拡散クロックの周波数変調のための三角波信号を発生する三角波制御部と、
上記出力クロックを、上記三角波信号に基づいて遅延制御して帰還クロックを発生する遅延制御部とを備えたスペクトル拡散クロック発生装置であって、
上記出力クロックを計数して第１の計数値を出力する第１のカウンタと、
上記基準クロックを計数して第２の計数値を出力する第２のカウンタと、
上記周波数変調の周期又は周期の倍数の期間ごとに、上記第１の計数値を上記第２の計数値と比較して、比較結果に基づいて上記第１の計数値が上記第２の計数値に一致するように上記三角波信号の形状を変更することにより出力クロックの位相誤差を補正する位相誤差補正回路とを備えたことを特徴とする。
【発明の効果】
【０００８】
本発明の各実施形態によれば、ＰＬＬを用いたスペクトル拡散クロック発生装置において、位相誤差を少なくできる。
【図面の簡単な説明】
【０００９】
【図１】従来例に係るスペクトル拡散クロック発生装置の構成の一例を示すブロック図である。
【図２】図１のスペクトル拡散クロック発生装置における課題を説明するための周波数変調用三角波信号の一例を示す波形図である。
【図３】本発明の一実施形態に係るスペクトル拡散クロック発生装置の構成の一例を示すブロック図である。
【図４】図３の位相誤差補正回路９の位相誤差補正処理を説明するための周波数変調用三角波信号の一例を示す波形図である。
【図５】本発明の変形例１に係る位相誤差補正回路９の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。
【図６】本発明の変形例２に係る位相誤差補正回路９の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。
【図７】図３のスペクトル拡散クロック発生装置を用いたタイミング発生器を備えた画像読取装置（スキャナ）の構成の一例を示す概略図である。
【図８】図７のスキャナを備えた画像形成装置の構成の一例を示す概略図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
［従来例］
図１は、従来例に係るスペクトル拡散クロック発生装置の構成の一例を示すブロック図である。図１において、スペクトル拡散クロック発生装置は、位相同期ループＰＬＬを有する。位相同期ループＰＬＬは、例えば、位相比較器２と、ローパスフィルタ（以下「ＬＰＦ」という。）３と、電圧制御発振器（以下「ＶＣＯ」という。）４と、遅延制御部６とを含むように構成される。即ち、スペクトル拡散クロック発生装置は、基準クロック発生器１と、位相比較器２と、ＬＰＦ３と、ＶＣＯ４と、１／Ｎ分周器５と、遅延制御部６と、三角波制御部７とを備える。基準クロック発生器１は、所定の基準クロック周波数を有する基準クロックを発生して位相比較器２に出力する。位相比較器２は、入力される基準クロックと、帰還クロックとの各位相を比較して、位相比較結果を示す電圧信号をＬＰＦ３に出力する。ＬＰＦ３は、位相比較結果を示す電圧信号のうちの所定の低周波成分を通過させるようにフィルタリングしてＶＣＯ４に出力する。ＶＣＯ４は、入力される電圧に対応する周波数を有する出力クロックを発生して１／Ｎ分周器５、遅延制御部６及び三角波制御部７に出力する。１／Ｎ分周器５は、入力される出力クロックを１／Ｎ分周して、分周後の周波数拡散クロックを出力する。三角波制御部７は、入力される出力クロックに基づいて、出力クロックに同期し、スペクトル拡散クロックの周波数変調のための三角波信号を発生して遅延制御部６に出力する。遅延制御部６は、入力される出力クロックを、三角波制御部７からの三角波信号に従って遅延制御することにより、周波数変調用の帰還クロックを生成して位相比較器２に出力する。なお、ＶＣＯ４から出力される出力クロックを１／Ｍ分周する１／Ｍ分周器が、遅延制御部６の前段又は後段に配置される。当該１／Ｍ分周器が遅延制御部６の前段に配置される場合には、三角波制御部７に入力されるクロックは、１／Ｍ分周器からの出力クロックでもよいし、１／Ｍ分周器への入力クロックと同一でもよい。ここで、Ｎ及びＭは、例えば２以上の自然数である。
【００１１】
図２は、図１のスペクトル拡散クロック発生装置における課題を説明するための周波数変調用三角波信号の一例を示す波形図である。
【００１２】
スペクトル拡散させるための周波数変調をさせるためには、図２に示すように三角波信号を用いるのが一般的である。スペクトル拡散クロック発生装置は、三角波信号のレベルの中心線に対して、プラス側（上部）の面積Ｓａと、マイナス側（下部）の面積Ｓｂ（ここで、各面積は、積分値又はその絶対値に相当する。）とが等しくなるように制御する。これにより、スペクトル拡散クロックの平均周波数が、理想的には、レベルの中心線に相当する周波数と一致することになる。即ち、理想的には、三角波信号のレベルの中心線は、スペクトル拡散クロックの基準周波数ｆｒｍ（＝基準クロック周波数×逓倍数）となる。しかし、図２に示すように、実際の回路では、スペクトル拡散クロックの平均周波数が、回路の特性により、例えば、スペクトル拡散クロック周波数の平均値ｆａの範囲で、当該レベルの中心線から外れる。
【００１３】
さらに、基準クロックを逓倍するセンタースプレッド方式のスペクトル拡散クロック発生装置において、理想的には、スペクトラム拡散クロックの平均周波数は、図２のＸ軸で示す基準周波数ｆｒｍと一致するのが望ましい。一方、実際には、図１のＬＰＦ３のアナログ特性及び遅延制御部６の回路特性により、理想的な三角波信号を、スペクトル拡散クロックの遅延制御に用いても、Ｘ軸に対して上回る結果又は下回る結果になることが多い。ここで、理想的な三角波信号は、図２のスペクトル拡散クロックの基準周波数ｆｒｍに対してプラス側の面積Ｓａと、マイナス側の面積Ｓｂとが同一（積分値の絶対値が同一）である三角波信号である。これをアナログ回路であるＬＰＦ３及びそれに付随するアナログ回路又は遅延制御回路によって、理想的な平均周波数になるようにするには、回路の増大を伴う場合が多い。
［実施形態例］
本発明に係る一実施形態では、当該問題点を解決するために、スペクトル拡散クロック周波数のズレ量が小さくなるように、スペクトル拡散クロック発生装置は、三角波信号のプラス側の面積Ｓａ（積分値）又はマイナス側の面積Ｓｂ（積分値の絶対値）を制御する。これにより、スペクトル拡散クロック発生装置は、理想的な平均周波数に近い周波数を実現することを特徴としている。即ち、スペクトル拡散クロック発生装置の位相ずれ、言い換えると、センタースプレッド方式のスペクトル拡散クロック発生装置において、平均周波数の基準クロック逓倍周波数との乖離を少なくする方法に際して、スペクトル拡散クロック発生装置は、以下の特徴を有する。
【００１４】
本実施形態のスペクトル拡散クロック発生装置は、所定の変調周期ごとに、ＶＣＯ４からの出力クロックのパルスを第１のカウンタの例であるカウンタ８Ａ（図３）により、第１の計数値の例である計数値Ｎｓｓｃとして計数する。一方、スペクトル拡散クロック発生装置は、基準クロックのパルスを第２のカウンタの例であるカウンタ８Ｂ（図３）により、理想的な計数値を第２の計数値の例である計数値Ｎｒｅｆとして計数し、計数値Ｎｓｓｃと、計数値Ｎｒｅｆとを比較する。
【００１５】
以下、計数値Ｎｓｓｃに対応する出力クロックの周波数を平均周波数とし、計数値Ｎｒｅｆに対応する周波数を理想周波数とする。平均周波数が理想周波数を上回ると判断されると、スペクトル拡散クロック発生装置は、スペクトル拡散制御に用いる三角波信号のプラス側の積分値がマイナス側の積分値の絶対値より小さくなる三角波信号を生成する。一方、平均周波数が理想周波数を下回ると判断されると、スペクトル拡散クロック発生装置は、三角波信号のマイナス側の積分値の絶対値がプラス側の積分値より小さくなる三角波信号を生成することを特徴としている。
【００１６】
図３は、本発明の一実施形態に係るスペクトル拡散クロック発生装置の構成の一例を示すブロック図である。
【００１７】
図３の実施形態に係るスペクトル拡散クロック発生装置は、例えば、位相比較器２と、ＬＰＦ３と、ＶＣＯ４と、遅延制御部６とを含む位相同期ループＰＬＬを有する。さらに、スペクトル拡散クロック発生装置は、１／Ｎ分周器５及び三角波制御部７を有する。また、図１の従来例に係るスペクトル拡散クロック発生装置と比較して、本実施形態のスペクトル拡散クロック発生装置は、２個のカウンタ８Ａ及び８Ｂと、位相誤差補正回路９とを更に備えることを特徴とする。具体的には、ＶＣＯ４からの出力クロックは、カウンタ８Ａに入力され、カウンタ８Ａは、入力される出力クロックのパルスを計数して計数値Ｎｓｓｃを位相誤差補正回路９に出力する。また、基準クロック発生器１からの基準クロックは、カウンタ８Ｂに入力され、カウンタ８Ｂは、入力される基準クロックのパルスを計数して計数値Ｎｒｅｆを位相誤差補正回路９に出力する。次に、位相誤差補正回路９は、三角波制御部７からの補正タイミング信号に基づいて、当該補正タイミング信号のタイミングで、入力される計数値Ｎｓｓｃ及び計数値Ｎｒｅｆを比較する。そして、位相誤差補正回路９は、計数値のずれに基づいて当該ずれが小さくなるように三角波信号の形状を変更し、位相誤差補正回路９は、出力クロックの位相誤差を補正する。ここで、補正タイミング信号は、スペクトル拡散の周波数変調周期の期間ごとに出力される又は周波数変調周期の期間の複数倍ごとに出力される。また、補正タイミング信号は、例えば、パルス信号である。
【００１８】
なお、ＶＣＯ４から出力される出力クロックを１／Ｍ分周する１／Ｍ分周器が、遅延制御部６の前段又は後段に配置される。当該１／Ｍ分周器が遅延制御部６の前段に配置される場合には、三角波制御部７に入力されるクロックは、１／Ｍ分周器からの出力クロック又は１／Ｍ分周器への入力クロックと同一のクロックでもよい。また、図３において、カウンタ８Ａに１／Ｎ分周器５からのクロックを入力してもよく、この場合には、遅延制御部６は、その終段に１／Ｎ分周器を備える。
【００１９】
以下、位相誤差の補正処理について、図４を参照して説明する。
【００２０】
図４は、図３の位相誤差補正回路９の位相誤差補正処理を説明するための周波数変調用三角波信号の一例を示す波形図である。以下、図４を参照して、三角波信号の発生タイミングチャート及び本実施形態で制御するパラメータについて説明する。
（１）Ｎｒｅｆは、基準クロックのパルスを計数した計数値である。
（２）Ｎｓｓｃは、出力クロックのパルスを計数した計数値である。
（３）Ｓａは、三角波信号のプラス側の面積（積分値）である。
（４）Ｓｂは、三角波信号のマイナス側の面積（積分値の絶対値）である。
（５）Ｔｍは、スペクトル拡散の変調周期である。
【００２１】
位相誤差補正回路９は、補正タイミング信号に基づくある周波数変調周期の期間で、計数値Ｎｓｓｃと、計数値Ｎｒｅｆとを比較する。そして、位相誤差補正回路９は、比較結果に応じて、計数値Ｎｒｅｆが計数値Ｎｓｓｃに近づくように、即ち、出力クロックの周波数ｆｓｓｃが、基準クロックの周波数ｆｒｅｆに実質的に近づくように、以下の位相誤差補正処理を行う。なお、補正タイミング信号は、三角波制御部７により生成され、スペクトル拡散の周波数変調の各周期の始期及び終期を示す。
（Ａ）Ｎｓｓｃ＜Ｎｒｅｆのときは、次の周波数変調期間において、位相誤差補正回路９は、Ｓａ＞Ｓｂの関係になる三角波信号を生成する。ここで、面積Ｓａ及びＳｂの差は、計数値Ｎｒｅｆ及びＮｓｓｃの差に応じて決定される。
（Ｂ）Ｎｓｓｃ＞Ｎｒｅｆのときは、次の周波数変調期間において、位相誤差補正回路９は、Ｓａ＜Ｓｂの関係になる三角波信号を生成する。ここで、面積Ｓａ及びＳｂの差は、計数値Ｎｒｅｆ及びＮｓｓｃの差に応じて決定される。
【００２２】
例えば、リファレンスクロック、即ち、基準クロック周波数を「３３．３３３・・・≒３３．３３」ＭＨｚ（以下基準クロック周波数は「３３．３３」ＭＨｚとする。）とし、逓倍数が「１６」倍の例で説明する。この例では、スペクトル拡散クロックの基準周波数ｆｒｍ（図４）は、「３３．３３×１６＝５３３．２８」ＭＨｚの周波数となる。
【００２３】
さらに、位相誤差補正回路９は、基準周波数ｆｒｍ及び変調率から計算される最大周波数ＭＡＸ（図４）及び最小周波数ＭＩＮ（図４）の範囲で、図４に示すように、周波数の変調を行う。例えば、変調率を「±３」％とすると、最大周波数ＭＡＸは、「５３３．２８×１．０３≒５４９．３」ＭＨｚとなる。一方、最小周波数ＭＩＮは、「５３３．２８×０．９７≒５１７．３」ＭＨｚとなる。なお、基準クロック周波数、スペクトル拡散クロックの基準周波数ｆｒｍ、逓倍数、変調率、最大周波数ＭＡＸ及び最小周波数ＭＩＮは、これに限られず、他の数値でもよい。
【００２４】
以後、位相誤差補正回路９は、周波数変調周期の期間ごとに上記の比較等を行って、位相誤差補正処理を実現する。
【００２５】
以上説明したように、本実施形態によれば、位相誤差補正回路９は、周波数変調周期ごとに、計数値Ｎｓｓｃと、計数値Ｎｒｅｆとを比較する。次に、位相誤差補正回路９は、比較結果に応じて、計数値Ｎｒｅｆが計数値Ｎｓｓｃに近づくように、即ち、出力クロックの周波数ｆｓｓｃが基準クロックの周波数ｆｒｅｆに実質的に近づくように位相誤差補正処理を行う。従って、ＰＬＬを用いたスペクトル拡散クロック発生装置において、スペクトル拡散クロック発生装置は、位相誤差を少なくでき、スペクトル拡散クロックの周波数を実質的に基準クロックの周波数に近づけることができる。
［変形例１］
図５は、本発明の変形例１に係る位相誤差補正回路９の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。変形例１の遅延制御部６は、段階的に変化するレベルを有し、最大値期間及び最小値期間を有するデジタル三角波信号を発生するデジタル回路を含む。また、三角波制御部７は、計数値Ｎｓｓｃ及びＮｒｅｆの比較結果に基づいて、デジタル三角波信号の周波数を段階的に変化させることを特徴とする。なお、図５において、Ｎｕは、デジタル三角波信号の最大値期間（デジタル三角波信号が同一の最大値を有する期間ｎＴｃ（初期値）であり、Ｎｂは、デジタル三角波信号が同一の最小値を有する期間ｎＴｃ（初期値）である。ここで、Ｔｃは、スペクトル拡散クロックの周期であり、ｎは２以上の自然数である。
【００２６】
位相誤差補正回路９は、周波数変調周期の期間ごとに以下の位相誤差補正処理を行う。
（Ａ）Ｎｓｓｃ＜Ｎｒｅｆのときは、次の周波数変調期間において、位相誤差補正回路９は、最大値期間Ｎｕを（ｎ＋１）Ｔｃとするデジタル三角波信号を生成する。
（Ｂ）Ｎｓｓｃ＞Ｎｒｅｆのときは、次の周波数変調期間において、位相誤差補正回路９は、最小値期間Ｎｂを（ｎ＋１）Ｔｃとするデジタル三角波信号を生成する。
【００２７】
次に、位相誤差補正回路９は、上記操作を行った場合には、次の補正タイミング（Ｔｍ経過後）においては、
（Ｃ）Ｎｓｓｃ＜Ｎｒｅｆである場合において、前回の補正で処理（Ｂ）を行ったとき、位相誤差補正回路９は、次の周波数変調期間において、最小値期間Ｎｂを（ｎ−１）Ｔｃとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路９は、処理（Ａ）を行う。
（Ｄ）Ｎｓｓｃ＞Ｎｒｅｆである場合において、前回の補正で処理（Ａ）を行ったとき、位相誤差補正回路９は、次の周波数変調期間において、最大値期間Ｎｕを（ｎ−１）Ｔｃとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路９は、処理（Ｂ）を行う。
【００２８】
位相誤差補正回路９は、以後は上記の処理を繰り返す。
【００２９】
以上説明したように、変形例１によれば、位相誤差補正回路９は、周波数変調周期ごとに、計数値Ｎｓｓｃと、計数値Ｎｒｅｆとを比較する。次に、位相誤差補正回路９は、比較結果に応じて、計数値Ｎｒｅｆが計数値Ｎｓｓｃに近づくように、即ち、出力クロックの周波数ｆｓｓｃが基準クロックの周波数ｆｒｅｆに実質的に近づくように位相誤差補正処理を行う。したがって、ＰＬＬを用いたスペクトル拡散クロック発生装置において、スペクトル拡散クロック発生装置は、位相誤差を少なくでき、スペクトル拡散クロックの周波数を実質的に基準クロックの周波数に近づけることができる。
【００３０】
以上の変形例１では、処理（Ｂ）において、Ｎｓｓｃ＞Ｎｒｅｆのときは、位相誤差補正回路９は、次の周波数変調期間において、最小値期間Ｎｂを（ｎ＋１）Ｔｃとするデジタル三角波信号を生成する。なお、本発明に係る実施形態は、これに限らず、例えば、位相誤差補正回路９は、最大値期間Ｎｕを（ｎ−１）Ｔｃとするデジタル三角波信号を生成してもよい。
［変形例２］
図６は、本発明の変形例２に係る位相誤差補正回路９の位相誤差補正処理を説明するための周波数変調用デジタル三角波信号の一例を示す波形図である。なお、実施形態例及び変形例１では、周波数変調周期の期間ごとに、位相誤差補正処理を行うが、変形例２では、位相誤差補正回路９は、周波数変調周期の複数Ｍ倍の期間ごとに、位相誤差補正処理を行う。ここで、位相誤差補正回路９による位相誤差処理は、例えば、実施形態例又は変形例１と同様である。
【００３１】
なお、位相誤差補正回路９は、最大値期間Ｎｂ１又は最小値期間Ｎｕ１を（ｎ＋１）Ｔｃとするデジタル三角波信号を生成する。次に、位相誤差補正回路９は、次の補正タイミング（Ｍ×Ｔｍ経過後）で、例えば、以下のように最大値期間又は最小値期間の位置を変更する位相誤差補正処理を行う。
（Ｃ）Ｎｓｓｃ＜Ｎｒｅｆである場合において、前回の補正で最大値期間Ｎｕ１を（ｎ＋１）Ｔｃとするデジタル三角波信号を生成したとき、位相誤差補正回路９は、最小値期間Ｎｂ２を（ｎ−１）Ｔｃとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路９は、最大値期間Ｎｕ２を（ｎ＋１）Ｔｃとするデジタル三角波信号を生成する。
（Ｄ）Ｎｓｓｃ＞Ｎｒｅｆである場合において、前回の補正で最小値期間Ｎｂ１を（ｎ−１）Ｔｃとするデジタル三角波信号を生成したとき、位相誤差補正回路９は、最小値期間Ｎｂ２を（ｎ＋１）Ｔｃとするデジタル三角波信号を生成する。一方、そうでないとき、位相誤差補正回路９は、最大値期間Ｎｕ２を（ｎ−１）Ｔｃとするデジタル三角波信号を生成する。
【００３２】
即ち、補正タイミングで、位相誤差補正回路９は、最大値期間Ｎｕ１〜ＮｕＭ又は最小値期間Ｎｂ１〜ＮｂＭのうち、いずれか１つのパラメータを増減させる。これにより、もともとのアナログ特性を含む位相ずれ（平均周波数ずれ）が少ない特性を持つスペクトル拡散クロック発生装置では、急激な変化が起きると、平均周波数の遷移が三角波特性を持ってしまうことになる。このような特性のスペクトル拡散クロック発生装置は、当該変形例２に係る動作により、ゆるやかな変化で、理想的な平均周波数を実現することができる。これにより、変調周期ごとの平均周波数の遷移は、ゆるやかになる。
【００３３】
当該変形例２は、実施形態例及び変形例１と同様の効果を有する。
【００３４】
以上の変形例１、２及びその変形例では、最大値期間Ｎｂ又は最小値期間Ｎｕを（ｎ＋１）Ｔｃ又は（ｎ−１）Ｔｃとするデジタル三角波信号が生成される。しかし、実施形態は、これに限らず、「＋１」又は「−１」は、それぞれ符号が同一の他の整数としてもよい。即ち、最大値期間Ｎｂ又は最小値期間Ｎｕは、説明した値より増加又は減少されてもよい。
【００３５】
また、変形例２において、位相誤差補正回路９は、周波数変調の倍数の期間ごとに、当該倍数の期間に含まれる複数のデジタル三角波信号のうち、同一又は異なるデジタル三角波信号の最大値期間と、最小値期間との少なくとも一方を変化させてもよい。
【００３６】
以上説明したように、実施形態例、変形例１及び２とそれらの変形例では、位相誤差補正回路９は、位相誤差を少なくし、センタースプレッド方式のスペクトラム拡散クロック発生装置の平均周波数を理想周波数に近づかせることができる。
【００３７】
さらに、実施形態例等のスペクトル拡散クロック発生装置を含むタイミング発生器（ＴＧ）を用いる画像処理装置等の応用例について以下に説明する。
【００３８】
図７は、図３のスペクトル拡散クロック発生装置を用いたタイミング発生器を備えた画像読取装置（スキャナ）の構成の一例を示す概略図である。
【００３９】
図７に示すスキャナ２１は、フラットベッド方式の例であり、本体上面に原稿が載置されるコンタクトガラス１１が設置される。また、コンタクトガラス１１の下方には、第１のキャリッジ１６と、第２のキャリッジ１７とが２対１の速度で、矢印Ａ方向（副走査方向）に移動するように配置される。さらに、第１のキャリッジ１６には、光源としてのハロゲンランプ１２と、第１のミラー１３とがそれぞれ搭載され、一方、第２のキャリッジ１７には、第２のミラー１４及び第３のミラー１５が搭載される。なお、ハロゲンランプ１２によって照射される原稿からの反射光は、第１のミラー１３、第２のミラー１４及び第３のミラー１５によってそれぞれ反射され、結像レンズ１８に入射する。そして、当該反射光は、結像レンズ１８で集光され、ＣＣＤイメージセンサ２４の結像面に結像する。次に、ＣＣＤイメージセンサ２４では、光電変換されたアナログ電気信号が、センサボード２０でデジタル電気信号に変換され、後段に送られる。なお、第１及び第２のキャリッジ１６及び１７が２対１の速度で副走査方向に移動するのは、原稿面からＣＣＤイメージセンサ２４の結像面までの光路長を一定に保持するためであり、ＣＣＤイメージセンサ２４は、センサボード２０上に搭載される。
【００４０】
また、コンタクトガラス１１の上面を覆うように、圧板２２が開閉可能に設けられ、コンタクトガラス１１上に原稿が載置されたときに、外部からの光が、ＣＣＤイメージセンサ２４に入射しないされる。なお、圧板２２に代えて、ＡＤＦ（Ａｕｔｏｍａｔｉｃ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ）又はＡＲＤＦ（Ａｕｔｏｍａｔｉｃ  Ｒｅｖｅｒｓｉｎｇ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ）等が設けられ、ＡＤＦ又はＡＲＤＦによって、原稿が給送されてもよい。また、圧板２２の第１及び第２のキャリッジ１６及び１７のホームポジション側には、基準白板２６が設けられ、シェーディング補正に使用される。
【００４１】
図８は、図７のスキャナを備えた画像形成装置の構成の一例を示す概略図である。
【００４２】
図８において、画像形成装置１０は、スキャナ２１と、プリンタ３０とを備える。また、スキャナ２１は、タイミング信号発生器（ＴＧ）２３、ＣＣＤイメージセンサ２４及びＡＦＥ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）２５を備える。ここで、ＡＦＥ２５から１０ビットのＤＯＵＴ信号が、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）１９に送られる。
【００４３】
一方、プリンタ３０は、プリンタエンジン３１と、このプリンタエンジン３１を制御する制御部（プリンタコントローラ）３２とを有し、両者は、インターフェース（Ｉ／Ｆ）３３により接続される。また、制御部３２は、ＣＰＵ３４、画像処理回路部３５及びＬＶＤＳ３６を備え、ＣＰＵ３４は、ＴＧ２３と相互に通信可能に接続され、ＬＶＤＳ３６を介して入力された画像信号に基づいて、プリンタエンジン３１を制御し、記録紙に画像を形成させる。なお、プリンタエンジン３１の画像形成プロセスは、種々あり、いずれの形式のプリンタエンジンでも使用できるので、プリンタエンジンに関する説明は、省略する。
【００４４】
スキャナ２１と、プリンタ３０とを備えた画像形成装置１０は、複写機又は単機能のプリンタの他に、例えば、コピー機能、プリンタ機能又はファクシミリ機能等の複数の機能を備えるデジタル複合機（ＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ））に適用される。これらの機器は、ネットワークに接続し、ネットワークに接続されるネットワーク端末装置等からの指示に基づいて、画像出力が可能である。また、本発明に係る本実施形態は、この他に、ファクシミリ等の情報処理装置又は電子機器にも適用できる。
【００４５】
なお、ＣＰＵ３４は、まず、ＲＯＭに格納されるプログラムを読み出して、ＲＡＭに展開する。次に、ＣＰＵ３４は、当該ＲＡＭをワークエリアとして使用しながら前記プログラムを実行し、プリンタエンジン３１の制御を実行し、画像形成に必要な処理を行う。なお、プログラムは、例えば、ＦＤ、ＣＤ又はＤＶＤ等のコンピュータ読み取り可能な記録媒体に書き込まれ、当該記録媒体を読み込むことによりダウンロードされる又はネットワークを介してダウンロードされて、使用される。
【００４６】
以上の実施形態等では、スキャナを例にとって説明している。なお、本発明に係る実施形態は、これに限らず、スキャナの他にも、上述したスペクトル拡散クロック発生装置を搭載した電子機器において同様に適用できる。
【００４７】
例えば、カメラ等の電子機器に本発明が適用されると、カメラでスペクトル拡散が行われ、さらに、カメラから画像データがシリアル信号に変換されて転送される。この転送の際に、同期信号に基づくクロックの間引き等で位相誤差が補正されても、本発明に係るスペクトル拡散クロック発生装置を搭載した電子機器は、カメラからシリアル信号を受信する機器に正しいフレームレートを認識させることができる。
【００４８】
また、スキャナ等の画像の読み取りを行う電子機器に本発明が適用されると、画像の読み取りタイミングがずれる等を少なくすることができる。
【００４９】
なお、本発明に係る実施形態は、実施形態例等に限定されるものではなく、種々の変形が可能であり、特許請求の範囲に記載された発明の技術思想に含まれる技術的事項の全てが対象となる。
【符号の説明】
【００５０】
１  基準クロック発生器、
２  位相比較器、
３  ローパスフィルタ（ＬＰＦ）、
４  電圧制御発振器（ＶＣＯ）、
５  １／Ｎ分周器、
６  遅延制御部、
７  三角波制御部、
８Ａ、８Ｂ  カウンタ、
９  位相誤差補正回路、
１０  画像形成装置、
２１  スキャナ、
２３  タイミング発生器（ＴＧ）、
３０  プリンタ。
【先行技術文献】
【特許文献】
【００５１】
【特許文献１】特許第５３２６９１１号公報
【特許文献２】特許第４８１６７８１号公報
【図１】
2016076918.tif 000003
【図２】
2016076918.tif 000004
【図３】
2016076918.tif 000005
【図４】
2016076918.tif 000006
【図５】
2016076918.tif 000007
【図６】
2016076918.tif 000008
【図７】
2016076918.tif 000009
【図８】
2016076918.tif 000010