(57)【要約】【課題】  ＸＡＯ制御の実行時にゲートハイ電源ラインを通じて液晶表示パネル側に流れ込んだラッシュ電流が、配線パターンの断線及びゲート信号線駆動回路の接続端子部の導通劣化等を起こすことを抑制すること。【解決手段】  ＬＣＤは、基板上の第１の方向の複数本のゲート信号線５と、第１の方向と交差する第２の方向に形成された複数本の画像信号線６と、ゲート信号線５と画像信号線６の交差部に形成された、ＴＦＴ１及び複数の画素部と、複数のゲート信号線５を駆動するゲート信号線駆動回路３と、を有する液晶表示パネル７と、液晶表示パネル７の電源オフ時に複数のゲート信号線５のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧をゲート信号線駆動回路３に供給する電源回路２０と、電源回路２０からゲート信号線駆動回路３にかけて設けられているゲートハイ電源線２５と、を備えており、ゲートハイ電源線２５は抵抗25Rが直列に接続されている。【選択図】  図１
2016188949.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の方向に形成された複数本のゲート信号線と、前記第１の方向と交差する第２の方向に前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の交差部に形成された、薄膜トランジスタ及び画素電極を含む複数の画素部と、複数の前記ゲート信号線を駆動するゲート信号線駆動回路と、を有する液晶表示パネルと、前記液晶表示パネルの電源オフ時に複数の前記ゲート信号線のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧を前記ゲート信号線駆動回路に供給する電源回路と、前記電源回路から前記ゲート信号線駆動回路にかけて設けられているゲートハイ電源線と、を備えた液晶表示装置であって、前記ゲートハイ電源線は、抵抗が直列に接続されている液晶表示装置。
【請求項２】
前記抵抗は、抵抗値が５０Ω〜２００Ωである請求項１に記載の液晶表示装置。
【請求項３】
前記抵抗は、前記ゲートハイ電源線の前記電源回路側の端部に接続されている請求項１または請求項２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルの電源オフ時にＸＡＯ（Ｘ  All  On）制御によってゲート信号線のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧を供給する電源回路を備えた液晶表示装置（Liquid  Crystal  Display  ：ＬＣＤ）に関するものである。
【背景技術】
【０００２】
従来、ＬＣＤは、薄膜トランジスタ（Thin  Film  Transistor  ：ＴＦＴ）を含む画素部が多数形成されたアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、ＴＦＴ及び画素電極に対向する側の面（液晶側の面）の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極が形成されている。また、ＬＣＤが画素電極と共通電極との間で液晶に印加する横電界を形成するＩＰＳ（In-Plane  Switching）方式のＬＣＤである場合、共通電極はアレイ側基板の画素電極と同じ面内に形成される。ＬＣＤが画素電極と共通電極との間で液晶に印加するフリンジ電界（端部電界）を形成するＦＦＳ（Fringe  Field  Switching）方式のＬＣＤである場合、共通電極はアレイ側基板の画素部に画素電極の上方または下方に絶縁層を挟んで形成される。また、カラーフィルタ側基板の液晶側の面には、それぞれの画素部に対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが形成されており、それぞれの画素部を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。
【０００３】
従来のアクティブマトリクス型のＬＣＤの基本構成の１例を図２（ａ）に示す。例えばＩＰＳ方式のＬＣＤの場合、ＴＦＴ３１を含む画素部P11，P12，P13〜Pmnが多数形成されたアレイ側基板は、その上の第１の方向（例えば、行方向）に形成された複数本のゲート信号線３５（GL1，GL2，GL3〜GLm）と、第１の方向と交差する第２の方向（例えば、列方向）にゲート信号線３５と交差させて形成された複数本の画像信号線（ソース信号線）３６（SL1，SL2，SL3〜SLn）と、ゲート信号線３５と画像信号線３６の交差部に形成されたＴＦＴ３１と、液晶に印加する横電界（水平電界）を形成するための画素電極PE11，PE12，PE13〜PEmn及び共通電極（基準電極）と、それらを含む画素部P11，P12，P13〜Pmnと、共通電極に共通電圧（Vcom）を供給する共通電圧線３２と、を有する構成である。なお、図２において、３３はゲート信号線３５に順次ゲート信号を入力するゲート信号線駆動回路、３４は画像信号線３６に順次画像信号を入力する画像信号線駆動回路、３７は液晶表示パネル、４０は表示部である。
【０００４】
また、ＬＣＤは、１個以上のＩＣ等の半導体素子から成るゲート信号線駆動回路３３、及び１個以上のＩＣ等の半導体素子から成る画像信号線駆動回路３４等に、各種の電源電圧を供給する電源回路５０を備えている。例えば、画像信号線駆動回路３４内部の液晶を駆動するためのアナログ回路にアナログ回路用電源電圧を供給する画像信号（ソース）駆動電源ライン５１、画像信号線駆動回路３４内部のデジタルロジック回路にデジタルロジック回路用電源電圧を供給するＩＣロジック電源ライン５２、共通電圧線３２に共通電圧（Vcom）を供給するVcomライン５３、ゲート信号線３５にゲートロー電圧を入力するためのゲートロー電源電圧をゲート信号線駆動回路３３に供給するゲートロー電源ライン５４、ゲート信号線３５にゲートハイ電圧を入力するためのゲートハイ電源電圧をゲート信号線駆動回路３３に供給するゲートハイ電源ライン５５が、電源回路５０から液晶表示パネル３７にかけて設けられている。電源回路５０は、例えばフレキシブル回路基板（Flexible  Printed  Circuit  ：ＦＰＣ）等に形成されており、そのＦＰＣから液晶表示パネル３７にかけて設けられたフラットケーブル（Flexible  Flat  Cable  ：ＦＦＣ）等に、画像信号（ソース）駆動電源ライン５１、ＩＣロジック電源ライン５２、Vcomライン５３、ゲートロー電源ライン５４、ゲートハイ電源ライン５５が、形成されている。
【０００５】
また、電源回路５０は、図２（ｂ）に示すような、液晶表示パネル３７の電源オフ時にＸＡＯ制御によってゲート信号線３５のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧を、ゲート信号線駆動回路３３に供給する。ＸＡＯ制御は、液晶表示パネル３７の電源オフ時に、すべてのゲート信号線３５に電気的に接続されたすべての画素電極に残留している電荷を画像信号線３６を通じて放電させるために、画素電極と画像信号線３６とを導通させる制御である。
【０００６】
また、他の従来例として、表示用電源装置から表示パネルにかけて設けられたゲートハイ電圧ラインに、スイッチ手段及びそれに直列接続された抵抗素子を、並列に接続した構成の画像表示装置が提案されている（例えば、特許文献１を参照）。この構成により、電源オフ時に画素電極に残留した残留電荷の放電時間を抵抗素子の抵抗値によって調整することができ、残留電荷を充分に放電させることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−４６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図２に示す上記従来のＬＣＤにおいては、ＸＡＯ制御の実行時に、図２（ｂ）に示すような急峻な立ち上り部を有するＶＧＨ（Voltage  for  Gate  High）電源電圧波形を有するラッシュ電流（飛び込み電流）が、液晶表示パネル３７の所定の微細な配線パターン45aに流れ、配線パターン45aが溶断し断線することがあるという問題点があった。また、ゲート信号線駆動回路３３が、ＣＯＦ（Chip  On  Film）方式で液晶表示パネル３７に実装されている場合、その接続端子33aの電気的接続に用いられている異方性導電膜（Anisotropic  Conductive  Film  ：ＡＣＦ）が、ラッシュ電流によって損傷し導通がとれなくなることがあるという問題点があった。また、これらの問題点は、大型のＬＣＤになるほど発生しやすいものであった。
【０００９】
また、特許文献１に開示された構成は、残留電荷の放電時間を抵抗素子の抵抗値によって調整するものであり、ラッシュ電流による断線等を防ぐ構成については何等開示されていない。
【００１０】
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、ＸＡＯ制御の実行時にゲートハイ電源ラインを通じて液晶表示パネル側に流れ込んだラッシュ電流が、微細な配線パターンの断線及びゲート信号線駆動回路の接続端子部の導通劣化等を起こすことを効果的に抑制することである。
【課題を解決するための手段】
【００１１】
本発明の液晶表示装置は、基板上の第１の方向に形成された複数本のゲート信号線と、前記第１の方向と交差する第２の方向に前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の交差部に形成された、薄膜トランジスタ及び画素電極を含む複数の画素部と、複数の前記ゲート信号線を駆動するゲート信号線駆動回路と、を有する液晶表示パネルと、前記液晶表示パネルの電源オフ時に複数の前記ゲート信号線のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧を前記ゲート信号線駆動回路に供給する電源回路と、前記電源回路から前記ゲート信号線駆動回路にかけて設けられているゲートハイ電源線と、を備えた液晶表示装置であって、前記ゲートハイ電源線は、抵抗が直列に接続されている構成である。
【００１２】
本発明の液晶表示装置は、好ましくは、前記抵抗は、抵抗値が５０Ω〜２００Ωである。
【００１３】
また本発明の液晶表示装置は、好ましくは、前記抵抗は、前記ゲートハイ電源線の前記電源回路側の端部に接続されている。
【発明の効果】
【００１４】
本発明の液晶表示装置は、基板上の第１の方向に形成された複数本のゲート信号線と、第１の方向と交差する第２の方向にゲート信号線と交差させて形成された複数本の画像信号線と、ゲート信号線と画像信号線の交差部に形成された、薄膜トランジスタ及び画素電極を含む複数の画素部と、複数のゲート信号線を駆動するゲート信号線駆動回路と、を有する液晶表示パネルと、液晶表示パネルの電源オフ時に複数のゲート信号線のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧をゲート信号線駆動回路に供給する電源回路と、電源回路からゲート信号線駆動回路にかけて設けられているゲートハイ電源線と、を備えた液晶表示装置であって、ゲートハイ電源線は、抵抗が直列に接続されていることから、ＶＧＨ電源電圧波形を緩やかな形状に鈍らせて、ゲートハイ電源線に大きなラッシュ電流が急激に流れることを抑えることができる。その結果、液晶表示パネル側に流れ込んだラッシュ電流が、微細な配線パターンの断線及びゲート信号線駆動回路の接続端子部の導通劣化等を起こすことを効果的に抑制することができる。
【００１５】
本発明の液晶表示装置は、抵抗は、抵抗値が５０Ω〜２００Ωである場合、ＶＧＨ電源電圧波形を緩やかな形状に鈍らせて、ゲートハイ電源線に大きなラッシュ電流が急激に流れることをより抑えることができる。
【００１６】
また本発明の液晶表示装置は、抵抗は、ゲートハイ電源線の電源回路側の端部に接続されている場合、ゲートハイ電源線において大きなラッシュ電流が急激に流れる部位がほとんどないようにすることができる。その結果、ゲートハイ電源線自体の断線の発生も抑えることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の液晶表示装置について実施の形態の１例を示す図であり、液晶表示装置のブロック回路図である。
【図２】図２は、従来の液晶表示装置のブロック回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明のＬＣＤの実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のＬＣＤの実施の形態における構成部材のうち、本発明のＬＣＤを説明するための主要部を示している。従って、本発明のＬＣＤは、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。
【００１９】
本発明のＬＣＤは、図１に示すように、ガラス基板等の基板上の第１の方向に形成された複数本のゲート信号線５と、第１の方向と交差する第２の方向にゲート信号線５と交差させて形成された複数本の画像信号線６と、ゲート信号線５と画像信号線６の交差部に形成された、ＴＦＴ１及び画素電極を含む複数の画素部と、複数のゲート信号線５を駆動するゲート信号線駆動回路３と、を有する液晶表示パネル７と、液晶表示パネル７の電源オフ時に複数のゲート信号線５のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧をゲート信号線駆動回路３に供給する電源回路２０と、電源回路２０からゲート信号線駆動回路３にかけて設けられているゲートハイ電源線２５と、を備えたＬＣＤであって、ゲートハイ電源線２５は、抵抗25Rが直列に接続されている構成である。この構成により、ＶＧＨ電源電圧波形を緩やかな形状に鈍らせて、ゲートハイ電源線２５に大きなラッシュ電流が急激に流れることを抑えることができる。その結果、液晶表示パネル７側に流れ込んだラッシュ電流が、微細な配線パターン25aの断線及びゲート信号線駆動回路３の接続端子３ａ部の導通劣化等を起こすことを効果的に抑制することができる。
【００２０】
本発明のＬＣＤは以下のようにして作製される。ＴＦＴを含む画素部が多数形成されたガラス基板等から成るアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたガラス基板等成るカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、ＴＦＴ及び画素電極に対向する側の面（液晶側の面）の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極が形成されている。また、ＬＣＤが画素電極と共通電極との間で液晶に印加する横電界を形成するＩＰＳ方式のＬＣＤである場合、共通電極はアレイ側基板の画素電極と同じ面内に形成される。ＬＣＤが画素電極と共通電極との間で液晶に印加するフリンジ電界（端部電界）を形成するＦＦＳ方式のＬＣＤである場合、共通電極はアレイ側基板の画素部に画素電極の上方または下方に絶縁層を挟んで形成される。また、カラーフィルタ側基板の液晶側の面には、それぞれの画素部に対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが形成されており、それぞれの画素部を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。
【００２１】
また、例えばＩＰＳ方式のＬＣＤの場合、ＴＦＴ１を含む画素部P11，P12，P13〜Pmnが多数形成されたアレイ側基板は、その上の第１の方向（例えば、行方向）に形成された複数本のゲート信号線５（GL1，GL2，GL3〜GLm）と、第１の方向と交差する第２の方向（例えば、列方向）にゲート信号線５と交差させて形成された複数本の画像信号線（ソース信号線）６（SL1，SL2，SL3〜SLn）と、ゲート信号線５と画像信号線６の交差部に形成されたＴＦＴ１と、液晶に印加する横電界（水平電界）を形成するための画素電極PE11，PE12，PE13〜PEmn及び共通電極（基準電極）と、それらを含む画素部P11，P12，P13〜Pmnと、共通電極に共通電圧（Vcom）を供給する共通電圧線２と、を有する構成である。なお、図１において、３はゲート信号線５に順次ゲート信号を入力するゲート信号線駆動回路、４は画像信号線６に順次画像信号を入力する画像信号線駆動回路、７は液晶表示パネル、１０は表示部である。ＩＰＳ方式のＬＣＤは、垂直電界によってツイステッドネマチック（Twisted  Nematic  ：ＴＮ）液晶を駆動するＬＣＤと比較して、コントラスト、グレー反転、色ずれ等の視野角特性を高めることができる。その結果、広視野角を得ることができるので、大型のＬＣＤに好適に用いられている。本発明の構成は、ＩＰＳ方式のＬＣＤ等のような大型のＬＣＤに好適な構成である。即ち、大型のＬＣＤは、画素数が多いためにゲート信号線５の本数も多くなり、ゲートハイ電源線２５により大きなラッシュ電流を流す傾向があるからである。
【００２２】
また本発明のＬＣＤは、１個以上のＩＣ，ＬＳＩ等の半導体素子から成るゲート信号線駆動回路３、及び１個以上のＩＣ，ＬＳＩ等の半導体素子から成る画像信号線駆動回路４等に、各種の電源電圧を供給する電源回路２０を備えている。例えば、画像信号線駆動回路４内部の液晶を駆動するためのアナログ回路にアナログ回路用電源電圧を供給する画像信号（ソース）駆動電源ライン２１、画像信号線駆動回路４内部のデジタルロジック回路にデジタルロジック回路用電源電圧を供給するＩＣロジック電源ライン２２、共通電圧線２に共通電圧（Vcom）を供給するVcomライン２３、ゲート信号線５にゲートロー電圧を入力するためのゲートロー電源電圧をゲート信号線駆動回路３に供給するゲートロー電源ライン２４、ゲート信号線５にゲートハイ電圧を入力するためのゲートハイ電源電圧をゲート信号線駆動回路３に供給するゲートハイ電源ライン２５が、電源回路２０から液晶表示パネル７にかけて設けられている。電源回路２０は、例えばＦＰＣ等に形成されており、そのＦＰＣから液晶表示パネル７にかけて設けられたＦＦＣ等に、画像信号（ソース）駆動電源ライン２１、ＩＣロジック電源ライン２２、Vcomライン２３、ゲートロー電源ライン２４、ゲートハイ電源ライン２５が、形成されている。
【００２３】
また、電源回路２０は、図２（ｂ）に示すような、液晶表示パネル７の電源オフ時にＸＡＯ制御によってゲート信号線５のすべてにゲートハイ電圧を入力するためのゲートハイ電源電圧を、ゲート信号線駆動回路３に供給する。ＸＡＯ制御は、液晶表示パネル７の電源オフ時に、すべてのゲート信号線５に電気的に接続されたすべての画素電極に残留している電荷を画像信号線６を通じて放電させるために、画素電極と画像信号線６とを導通させる制御である。
【００２４】
本発明のＬＣＤにおいて、抵抗（電流制限抵抗）25Rは、抵抗値が５０Ω〜２００Ωであることが好ましい。この場合、図１（ｂ）に示すように、ＶＧＨ電源電圧波形を緩やかな形状に鈍らせて、ゲートハイ電源線２５に大きなラッシュ電流が急激に流れることをより抑えることができる。抵抗25Rの抵抗値が５０Ω未満である場合、ＶＧＨ電源電圧波形を緩やかな形状に鈍らせる効果が低下しやすい傾向がある。抵抗25Rの抵抗値が２００Ωを超える場合、ＶＧＨ電源電圧のピーク電圧（波高値）が低下してすべてのゲート信号線５にハイ電圧（オン電圧）を供給することがむつかしくなる傾向がある。
【００２５】
また本発明のＬＣＤは、抵抗25Rは、ゲートハイ電源線２５の電源回路２０側の端部に接続されていることが好ましい。この場合、ゲートハイ電源線２５において大きなラッシュ電流が急激に流れる部位がほとんどないようにすることができる。その結果、ゲートハイ電源線２５自体の断線の発生も抑えることができる。また、電源回路２０がＦＰＣに形成されており、そのＦＰＣから液晶表示パネル７にかけて設けられたＦＦＣに、画像信号（ソース）駆動電源ライン２１、ＩＣロジック電源ライン２２、Vcomライン２３、ゲートロー電源ライン２４、ゲートハイ電源ライン２５が、形成されている構成の場合、抵抗25Rは、ＦＰＣまたはＦＦＣに設けられていることが好ましい。この場合、抵抗25Rの実装、取り外しが容易になり、抵抗値の調整が容易に行える。また、ゲートハイ電源線２５の電源回路２０側の端部に抵抗25Rを接続することが容易になる。
【００２６】
抵抗25Rは、チップ抵抗素子、薄膜抵抗素子のいずれであってもよい。チップ抵抗素子は、ＦＰＣ，ＦＦＣへの実装、取り外しが容易なものであり、薄膜抵抗素子は液晶表示パネル７の基板上の配線パターン25a上に設けることができる。
【００２７】
抵抗25Rは、１個に限らず、複数個をゲートハイ電源線２５に接続してもよい。その場合、ＶＧＨ電源電圧波形を緩やかな形状に鈍らせることを段階的に行うことができ、大型のＬＣＤに用いるラッシュ電流が大きくなり、さらにゲートハイ電源線２５を細線化したとしても、ゲートハイ電源線２５自体の断線を抑えることができる。
【００２８】
また、抵抗25Rが、ゲートハイ電源線２５の電源回路２０側の端部に接続されている場合に、ゲートハイ電源線２５において、抵抗25Rと液晶表示パネル７との間の配線の線幅、線径を、電源回路２０と抵抗25Rとの間の配線の線幅、線径よりも小さくすることが好ましい。この場合、ゲートハイ電源線２５の大部分の線幅、線径を細線化することができる。これは、ゲートハイ電源線２５における抵抗25Rと液晶表示パネル７との間の配線では、ラッシュ電流の影響が小さくなるからである。また、ゲートハイ電源線２５と微細な配線パターン25aとの抵抗の差が小さくなるので、それらの電気的な接続部がラッシュ電流によって劣化しにくくなる。
【００２９】
なお、本発明のＬＣＤは、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良を含んでいてもよい。
【産業上の利用可能性】
【００３０】
本発明のＬＣＤは各種電子機器に適用でき、その電子機器としては、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、コンピュータ、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドアップディスプレイ装置、プロジェクタ装置、デジタル表示式腕時計、スマートウォッチ、頭部装着型画像表示装置（Head  Mounted  Display  device  ：ＨＭＤ）などがある。
【符号の説明】
【００３１】
１  ＴＦＴ
２  共通電圧線
３  ゲート信号線駆動回路
４  画像信号線駆動回路
５  ゲート信号線
６  画像信号線
７  液晶表示パネル
２０  電源回路
２５  ゲートハイ電源線
２５ａ  抵抗
【図１】
2016188949.tif 000003
【図２】
2016188949.tif 000004