(57)【要約】【課題】  検出抵抗成分により低下する効率或いは応答性を改善できるようにすること。【解決手段】  スイッチング素子を用いた電源回路（１００）は、平滑手段の後段よりフィードバックした電圧と基準電圧との誤差値に対応するゲート駆動電圧からゲート電圧値を生成する計算手段と、生成されたゲート電圧値に基づいて決定されたゲート駆動電圧を生成するゲート駆動電圧生成手段とを有する。【選択図】  図１
2016220444.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を用いた電源回路であって、
平滑手段の後段よりフィードバックした電圧と基準電圧との誤差値に対応するゲート駆動電圧からゲート電圧値を生成する計算手段と、
生成されたゲート電圧値に基づいて決定されたゲート駆動電圧を生成するゲート駆動電圧生成手段と
を有することを特徴とする電源回路。
【請求項２】
前記電源回路に接続されている負荷部の負荷の大きさを制御し、負荷の変化を示す負荷予測信号を生成する負荷制御手段と、
軽負荷から重負荷への変化量が所定のしきい値よりも大きい場合は、前記スイッチング素子のゲート電圧が最も高い電圧になるようにゲート電圧値を生成し、重負荷から軽負荷への変化量が所定のしきい値よりも大きい場合には、前記スイッチング素子のゲート電圧が最も低い電圧になるようにゲート電圧値を生成する計算手段と
をさらに有することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記負荷制御手段から負荷予測信号を取得できない場合であって、今回取得した誤差値と既に取得された誤差値との変化量が所定のしきい値よりも大きい場合、前記計算手段は、前記スイッチング素子のゲート電圧がより高い電圧になるようにゲート電圧値を生成することを特徴とする請求項２に記載の電源回路。
【請求項４】
前記計算手段は、出力電力に対して入力電力が最も小さくなるようにゲート駆動電圧を生成することを特徴とする請求項２または３に記載の電源回路。
【請求項５】
前記計算手段は、ゲート駆動がオフにされた場合に、入力電力がより少なくなる場合は、入力電力がより少なくなる場合のゲート駆動電圧を生成することを特徴とする請求項４に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を用いた電源回路に関する。
【背景技術】
【０００２】
ＤＣＤＣコンバータなどの電源回路では、電気伝導性を高める（＝オン抵抗を下げる）ために、しきい値電圧よりもマージンを加えた電圧をスイッチング素子のゲート・ソース間に加える駆動方法が用いられる。このような駆動方法は、オーバードライブと呼ばれる。スイッチング素子には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、或いは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
【０００３】
これらのスイッチング素子には、ゲート容量という寄生容量が存在するが、スイッチング素子をドライブさせる度に、この寄生容量を充放電する必要がある。
【０００４】
充放電に要するドライブ電力は、式１で与えられる。ここで、Ｃｇはゲート容量を示し、Ｖｇはゲート電圧を示し、ｆはスイッチング周波数を示す。
Ｐ＝Ｃｇ×Ｖｇ２×ｆ      （式１）
【０００５】
式１からわかるように、ドライブ電力は、ゲート電圧及びスイッチング周波数に比例している。近年では、スイッチング周波数が高周波化しているため、このドライブ電力が無視できない大きさになってきており、効率を低下させる要因の一つとなっている。
【０００６】
現在では、このゲート容量の充放電に伴うドライブ電力を低減させる方法が求められている。特許文献１には、ＭＯＳＦＥＴに流れる電流を検出し、ゲート・ソース間電圧（以下、Ｖｇｓと称する）を適正な大きさとすることで、ドライブ電力を低減する方法が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２４４９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載されている方法では、ＭＯＳＦＥＴに流れる電流を検出する方法として、ＭＯＳＦＥＴと直列に接続された抵抗成分の両端に発生する電圧を用いる方法を採用している。
【０００９】
しかしながら、この抵抗成分は、流れる電流の２乗に比例する損失を発生させ、電源回路の効率低下の原因となる。電源回路の効率低下を回避するために、抵抗値の低い抵抗、或いは、ＯＮ抵抗の小さいＭＯＳＦＥＴを用いると、得られる電圧値が小さくなるため、電流検出が困難になるという課題がある。
【００１０】
また、フィードバックの制御遅れにより軽負荷から重負荷への負荷急変時にはゲート駆動電圧が低い状態で大電流が流れるため、瞬間的にＭＯＳＦＥＴの損失が増大するという課題がある。
【００１１】
そこで、本発明は、検出抵抗成分により低下する効率或いは応答性を改善できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る電源回路は、スイッチング素子を用いた電源回路であって、平滑手段の後段よりフィードバックした電圧と基準電圧との誤差値に対応するゲート駆動電圧からゲート電圧値を生成する計算手段と、生成されたゲート電圧値に基づいて決定されたゲート駆動電圧を生成するゲート駆動電圧生成手段とを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、検出抵抗成分により低下する効率或いは応答性を改善することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１における電源回路１００が有する構成要素を説明するための図である。
【図２】制御回路６が有する構成要素を説明するための図である。
【図３】ゲート駆動電圧計算部６４で行われる処理を説明するためのフローチャートである。
【図４】負荷変動が緩やかな場合の波形の一例を示す図である。
【図５】負荷変動が大きい場合の波形の一例を示す図である。
【図６】実施形態２における電源回路１００が有する構成要素を説明するための図である。
【図７】制御回路６００が有する構成要素を説明するための図である。
【図８】ゲート駆動電圧計算部６４Ａで行われる処理を説明するためのフローチャートである。
【図９】ゲート駆動電圧最適値探索サブルーチンで行われる処理を説明するためのフローチャートである。
【図１０】最適値探索モードでゲートパルスを徐々に小さくしていった場合に、ゲートパルスＯＦＦ（オフ）時が最も効率のよい設定となった場合の波形の一例を示す図である。
【図１１】複数の誤差値と複数の誤差値に対応する複数のゲート駆動電圧との関係の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明の実施形態は以下の実施形態に限定されるものではない。
【００１６】
［実施形態１］
図１は、実施形態１における電源回路１００が有する構成要素を説明するための図である。
【００１７】
電源回路１００は、直流電源１より電圧Ｖｉが入力され、負荷部７に対して出力電圧Ｖｏを出力することができる。電源回路１００は、例えば、ＰＷＭ制御方式を用いた同期整流降圧ＤＣＤＣコンバータとして動作することができる。
【００１８】
電源回路１００は、２つのスイッチング素子２及び３と、チョークコイル４と、平滑コンデンサ５と、制御回路６とを有する。実施形態１では、２つのスイッチング素子２及び３がいずれも、例えば、ｎチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）として動作する場合を説明する。
【００１９】
スイッチング素子２のドレイン端子には直流電源１が接続され、ソース端子にはスイッチング素子３のドレイン端子とチョークコイル４が接続される。チョークコイル４の他端には、平滑コンデンサ５及び負荷部７が接続される。平滑コンデンサの他端、負荷部７の他端、スイッチング素子３のソース端子はいずれもＧＮＤに接続される。
【００２０】
制御回路６には、平滑コンデンサ５の後段からのフィードバック信号と、後述する負荷制御回路８から出力される負荷予測信号とが入力される。制御回路６には、スイッチング素子２及び３とチョークコイル４とを有するスイッチングノードが接続される。また、制御回路６は、波高値を最適値に設定された２つのゲート駆動信号出力をスイッチング素子２のゲート端子とスイッチング素子３のゲート端子とに入力する。
【００２１】
負荷部７は、負荷制御回路８により、負荷部７の負荷の大きさを任意に変化させることが可能な負荷である。負荷制御回路８は、負荷部７の負荷の大きさを制御するとともに、負荷変動が発生する場合は、事前にどの様な大きさの負荷に変化するか、電源回路１００に対して通知する負荷予測信号を出力する。
【００２２】
図２は、制御回路６が有する構成要素を説明するための図である。
【００２３】
Ａ／Ｄ変換部６１は、制御回路６に入力されたフィードバック信号をアナログからデジタルデータに変換し、減算回路６２に入力する。減算回路６２は、基準電圧から、Ａ／Ｄ変換機６１より入力されるデジタルのフィードバック信号を減算し、ゲート駆動電圧計算部６４及びＰＷＭ制御部６６に入力する。メモリ６３は、複数の誤差値と複数の誤差値に対応する複数のゲート駆動電圧とを記憶する。ゲート駆動電圧メモリ６３に記憶されているゲート駆動電圧は、ゲート駆動電圧計算部６４によって読み出される。
【００２４】
図１１は、複数の誤差値と複数の誤差値に対応する複数のゲート駆動電圧との関係の一例を示す図である。図１１に示す複数の誤差値と複数のゲート駆動電圧とは、スイッチングデバイスの特性により異なる値となる。
【００２５】
ゲート駆動電圧計算部６４は、負荷制御回路８から出力される負荷予測信号と減算回路６２から出力される誤差値とを用いてゲート電圧値を生成し、ゲート駆動電圧生成部６５に出力する。
【００２６】
ゲート駆動電圧生成部６５は、ゲート駆動電圧計算部６４から入力されるデジタルデータのゲート電圧値を直流電圧に変換する。
【００２７】
ＰＷＭ制御部６６は、減算回路６２から出力される誤差値に応じて、次のスイッチングサイクルにおけるスイッチングデューティを決定し、パルス発振器６７から入力されるパルスのデューティを変調する。
【００２８】
パルス発振器６７は、あらかじめ設定された周波数でパルスを発振し、ＰＷＭ制御部に出力する。
【００２９】
ハイサイドドライバ６８は、ＰＷＭ制御部６６から出力されるパルス波高値を、ゲート駆動電圧生成部７５の電圧に変換する。更に、ダイオード８０とコンデンサ８１とからなるブートストラップ回路によりレベルシフトが行われ、ハイサイドスイッチング素子２のゲート端子をドライブする。
【００３０】
ローサイドドライバ７９は、パルス発振器６７から入力されるパルスを反転し、波高値をゲート駆動電圧生成部６５の電圧に変換した後、スイッチング素子２のゲート端子をドライブする。
【００３１】
ダイオード８０とコンデンサ８１とは、ブートストラップ回路を構成し、スイッチングサイクル毎にハイサイドドライバ６８の出力をレベルシフトする。
【００３２】
次に、図３、図４及び図５のタイミングチャートを用いて実施形態１の動作を説明する。
【００３３】
図３は、ゲート駆動電圧計算部６４で行われる処理を説明するためのフローチャートである。
【００３４】
ステップＳ１０１では、前回のスイッチングサイクルで取得した負荷予測信号ＬＯＡＤと誤差値ＦＢを、それぞれＬＯＡＤ’とＦＢ’に退避する。
【００３５】
ステップＳ１０２では、負荷制御回路８から負荷予測信号を取得し、変数ＬＯＡＤに格納する。この値は大きいと重負荷、小さいと軽負荷を意味し、負荷の絶対値を表す数である。
【００３６】
ステップＳ１０３では、誤差値を取得し、変数ＦＢに格納する。この値は平滑コンデンサ５の後段よりフィードバックされた電圧が基準電圧に対してどの位のずれがあるかを示すもので、現在の負荷の大きさを推定する基準となるものである。
【００３７】
ステップＳ１０４では、前回のスイッチングサイクルで取得した負荷予測値と新しく取得した負荷予測値とを比較し、その差が所定のしきい値よりも大きな値の場合、急激な負荷変動が予想されるとして、ステップＳ１０５に移行する。そうでなければ、予想される負荷変動の大きさは小さいとしてステップＳ１０８に移行する。
【００３８】
ステップＳ１０５では、予測される負荷変動が、大きくなる方向なのか、小さくなる方向なのか判定する。大きくなる方向の場合は、ステップＳ１０６に移行し、小さくなる方向の場合はステップＳ１０７に移行する。
【００３９】
ステップＳ１０６では、負荷の急増に備え、ゲート駆動電圧を予め設定した最大値となるように設定する。
【００４０】
ステップＳ１０７では、負荷の急減が予想されるとして、負荷急減フラグをＯＮに設定する。この時点でゲート駆動電圧を変化させない理由は、負荷制御回路８からの負荷予測信号取得時は、まだ負荷が大きい可能性があるためである。さらに、ＭＯＳＦＥＴに大電流が流れている場合にゲート駆動電圧を低く設定すると、瞬間的に大きな損失を発生させる恐れがあるためである。
【００４１】
ステップＳ１０８以降の処理では、負荷制御回路８の制御範囲外の負荷変動が生じた場合、或いは、負荷予測信号に対して実際の負荷変動にタイムラグが発生する場合の処理を行う。
【００４２】
ステップＳ１０８では、前回のスイッチングサイクルで取得した誤差値と新しく取得した誤差値とを比較し、その差が所定のしきい値よりも大きな値の場合、急激な負荷変動が発生しているとして、ステップＳ１０９に移行する。そうでなければ、負荷変動の大きさは小さいとしてステップＳ１１３に移行する。なお、ここで、ステップＳ１０８で用いられる所定のしきい値は、ステップＳ１０４で用いられる所定のしきい値とは異なるものである。
【００４３】
ステップＳ１０９では、予測される負荷変動が、大きくなる方向なのか、小さくなる方向なのか判定する。大きくなる方向の場合は、ステップＳ１１０に移行し、小さくなる方向の場合はステップＳ１１１に移行する。
【００４４】
ステップＳ１１０では、ゲート駆動電圧を予め設定した最大値となるように設定する。
【００４５】
ステップＳ１１１では、負荷が急減したことを受け、以前のスイッチングサイクルにおいて、制御回路６から負荷急減の予測を取得したかどうか確認する。
【００４６】
負荷急減フラグがＯＮに設定されていれば、ステップＳ１１２に移行し、設定されていない場合は、ステップＳ１１３に移行する。
【００４７】
ステップＳ１１２では、負荷制御回路８より負荷予測が急減する通知を受信後、確かに負荷急減したとして、ゲート駆動電圧を最小値に設定する。
【００４８】
ステップＳ１１３では、ステップＳ１０３で取得したＦＢの値をキーとして、メモリ６３からゲート駆動電圧を取得し、取得したゲート駆動電圧を設定する。
【００４９】
図４は、負荷変動が緩やかな場合の波形の一例を示す図である。
【００５０】
負荷電流が緩やかに変化し、誤差値も負荷予測信号も、共にスイッチングサイクル毎の変化量がしきい値を越えることが無いため、ステップＳ１１３の処理によりゲート駆動電圧はメモリ６３から取得される値をとる。
【００５１】
図５は、負荷変動が大きい場合の波形の一例を示す図である。
【００５２】
負荷制御回路８からの負荷予測信号の変化が大きくなる方向でしきい値を超えると、ゲート駆動電圧を最大値に設定し、小さくなる方向でしきい値を超えた場合は、実際の負荷が小さくなってからゲート駆動電圧を最小値に設定している。
【００５３】
このような制御を行うことにより、実施形態１によれば、負荷の類推に必要であった抵抗成分が不要となり、ＤＣＤＣコンバータの効率改善が可能となる。
【００５４】
また、実施形態１においては、負荷制御回路８からの負荷予測信号を用いることにより、負荷急変時にもＭＯＳＦＥＴの損失が増大することなく、ゲート駆動電圧を適切に設定することが可能である。
【００５５】
なお、実施形態１において、負荷予測信号のしきい値及び誤差値のしきい値は、負荷部７の負荷が変化する前の負荷量に応じて値が変化するようにしてもよい。例えば、負荷部７の負荷が軽負荷の場合はしきい値を小さくし、負荷部７の負荷が重負荷の場合はしきい値を大きくする。このような制御を行うことにより、軽負荷から重負荷の方向への感度を高くすることができる。
【００５６】
また、実施形態１では、制御回路６にデジタル制御を用いたが、アナログ制御を用いてもよい。その場合、ゲート駆動電圧計算部６４は、ＯＰアンプなどの組み合わせ回路を有する計算回路によって構成することができる。
【００５７】
また、実施形態１では、降圧コンバータを用いたが、降圧コンバータの代わりに昇圧コンバータを用いてもよい。
【００５８】
また、実施形態１では、スイッチング素子としてｎチャンネルＭＯＳＦＥＴを使用したが、ｎチャンネルＭＯＳＦＥＴの代わりにＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。
【００５９】
［実施形態２］
実施形態２では、実施形態１と異なる部分についてのみ説明する。
【００６０】
実施形態１では、ゲート駆動電圧を決定する手法として、実験的に定められたゲート駆動電圧から適切と思われるゲート駆動電圧を決定している。この決定方法では、素子のバラつき等により、必ずしも最適なゲート駆動電圧を得ることができない。そこで、実施形態２では、入力電力と出力電力とを測定し、出力電力が一定の場合に入力電力が最も低くなるゲート駆動電圧を自動的に探索できるように構成する。
【００６１】
図６は、実施形態２における電源回路１００が有する構成要素を説明するための図である。図６において、図１と同様の構成要素については、同一の番号を付し、その説明を省略する。
【００６２】
入力電流測定部２００は、電源回路１００に流入する電流を測定する電流センサであり、制御回路６００に入力される。入力電圧測定部２０１は、電源回路１００に入力される電圧を制御回路６００に入力する。出力電流測定部３００は、負荷に流れる電流を測定する電流センサであり、制御回路６００に入力される。
【００６３】
図７は、制御回路６００が有する構成要素を説明するための図である。図７において、図２と同様の構成要素については、同一の番号を付し、その説明を省略する。
【００６４】
Ａ／Ｄ変換部６０１は、電源回路１００に入力される電圧測定値をアナログからデジタルデータに変換し、入力電力計算部６０３に出力する。Ａ／Ｄ変換部６０２は、電源回路１００に入力される電流測定値をアナログからデジタルデータに変換し、入力電力計算部６０３に出力する。
【００６５】
入力電力計算部６０３は、Ａ／Ｄ変換部６０１から入力される電圧測定値とＡ／Ｄ変換部６０２から入力される電流測定値との積を入力電力値としてゲート駆動電圧計算部６４Ａに出力する。
【００６６】
Ａ／Ｄ変換部６０４は、負荷部７に出力される電圧測定値をアナログからデジタルデータに変換し、出力電力計算部６０６に出力する。Ａ／Ｄ変換部６０５は、負荷部７に出力される電流測定値をアナログからデジタルデータに変換し、出力電力計算部６０６に出力する。
【００６７】
出力電力計算部６０６は、Ａ／Ｄ変換部６０４から入力される電圧測定値とＡ／Ｄ変換部６０５から入力される電流測定値との積を出力電力値としてゲート駆動電圧計算部６４Ａに出力する。
【００６８】
図８は、ゲート駆動電圧計算部６４Ａで行われる処理を説明するためのフローチャートである。図８において、図３と同様の処理が行われるステップについては、同一の番号を付し、その説明を省略する。
【００６９】
負荷の変動が少なくなり、ある程度安定した状態になると、ゲート駆動電圧最適値探索サブルーチンを実行するために、ステップＳ１１３Ａを呼び出す。
【００７０】
図９は、ゲート駆動電圧最適値探索サブルーチンで行われる処理を説明するためのフローチャートである。
【００７１】
ステップＳ２０１では、前回のスイッチングサイクルで取得した出力電力Ｐｏを、Ｐｏ’に退避する。
【００７２】
ステップＳ２０２では、出力電力計算部６０６から出力電力を取得し、変数Ｐｏに格納する。
【００７３】
ステップＳ２０３では、前回取得したＰｏ’と新しく取得したＰｏとを比較し、同じであれば、最適値探索を継続してステップＳ２０４に移行する。そうでなければ、まだ負荷変動が発生していると判定し、ステップＳ２１５及びステップＳ２１６に移行して最適値探索モードを解除する。そして、誤差値ＦＢをキーとしてメモリ６３からゲート駆動電圧を取得し、取得したゲート駆動電圧を設定する。
【００７４】
ステップＳ２０４では、既に最適値探索が完了しているかどうか、最適値フラグを確認する。最適値フラグが設定されていれば、現在のゲート駆動電圧が最適として処理を終了する。設定されていなければ、ステップＳ２０５に移行する。
【００７５】
ステップＳ２０５では、最適値探索モードに入って一回目かどうか確認する。１回目であればステップＳ２１４で初期値としてゲート駆動電圧に最大値を設定する。２回目以降であれば、ステップＳ２０６に移行する。
【００７６】
ステップＳ２０６では、前回取得した電力Ｐｏを変数Ｐｏ’に退避する。
【００７７】
ステップＳ２０７では、電源回路１００に入力する電力を取得し、Ｐｏに格納する。
【００７８】
ステップＳ２０８では、前回取得した電力Ｐｏ’と今回取得した電力Ｐｏとを比較し、前回の電力Ｐｏ’の方が大きい場合は、ゲート駆動電圧を変化させることでまだ入力電力を低減する可能性があると判定し、ステップＳ２０９に移行する。今回取得した電力Ｐｏが大きい場合は、前回設定したゲート駆動電圧が最も効率がよいとして、ステップＳ２１３にて前回設定したゲート駆動電圧を再度設定、最適値フラグをＯＦＦにし、メインルーチンにリターンする。
【００７９】
ステップＳ２０９では、現在のスイッチングサイクルがゲートパルス停止モードかどうか確認し、既にゲートパルス停止モードであれば、メインルーチンにリターンする。そうでなければ、ステップＳ２１０でゲート駆動電圧を１レベル下げる。
【００８０】
ステップＳ２１１では、ゲート駆動電圧の下限に達したかどうか確認し、下限に達した場合は、最後にステップＳ２１２でゲート駆動をＯＦＦにして更に電力が下がるかどうか確認する。まだ下限に達していない場合は、メインルーチンにリターンする。
【００８１】
図１０は、最適値探索モードでゲートパルスを徐々に小さくしていった場合に、ゲートパルスＯＦＦ（オフ）時が最も効率のよい設定となった場合の波形の一例を示す図である。
【００８２】
このような制御を行うことにより、実施形態２によれば、ゲート駆動電圧と入力電力の相関にバラつきがある場合でも、自動的に最適なゲート駆動電圧を探索し、最も効率のよい設定値を得ることが可能となる。
【００８３】
なお、最適値探索モードは、基本的に負荷が安定した状態で適用され、早い応答性は必要としない。そのため、入力電力値及び出力電力値は、平均値処理した値であってもよい。
【００８４】
［実施形態３］
実施形態１及び２で説明した様々な機能、処理及び方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などがプログラムを用いて実現することもできる。以下、実施形態３では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵなどを「コンピュータＸ」と呼ぶ。また、実施形態３では、コンピュータＸを制御するためのプログラムであって、実施形態１及び２で説明した様々な機能、処理及び方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。
【００８５】
実施形態１及び２で説明した様々な機能、処理及び方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態３におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも一つを含む。実施形態３におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ（非一時的）な記憶媒体である。
【符号の説明】
【００８６】
１００  電源回路
１  直流電源
２、３  スイッチング素子（ＭＯＳＦＥＴ）
４  チョークコイル
５  平滑コンデンサ
６  制御回路
７  負荷部
８  負荷制御回路
【図１】
2016220444.tif 000003
【図２】
2016220444.tif 000004
【図３】
2016220444.tif 000005
【図４】
2016220444.tif 000006
【図５】
2016220444.tif 000007
【図６】
2016220444.tif 000008
【図７】
2016220444.tif 000009
【図８】
2016220444.tif 000010
【図９】
2016220444.tif 000011
【図１０】
2016220444.tif 000012
【図１１】
2016220444.tif 000013