(57)【要約】【課題】電源の一次整流部にも適用可能な、整流素子としてＭＯＳトランジスタを用いた整流回路を提供すること。【解決手段】整流回路１は、ベースが、抵抗Ｒ３を介して、バイポーラトランジスタＱ１のコレクタと抵抗Ｒ２との間に接続され、コレクタが、抵抗Ｒ４、Ｒ５を介して、平滑回路２への正側の出力に接続され、エミッタが、交流電源Ｖ１の負側とみなす他端に接続された、ｎｐｎ型のバイポーラトランジスタＱ２と、ドレインが、抵抗Ｒ６を介して、交流電源Ｖ１の正側とみなす一端に接続され、ソースが、平滑回路２の正側の出力に接続され、ゲートが、抵抗Ｒ４、Ｒ５の間に接続された、ｐ型のＭＯＳトランジスタＭ１と、を備える。【選択図】図２
2016220379.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの交流電圧を整流して平滑回路に出力する整流回路であって、
前記交流電源からの交流電圧と、前記平滑回路の充電電圧と所定電圧との和と、を比較し、前記交流電圧が大きい場合に、検出信号を供給する第１比較回路と、
前記比較回路が前記検出信号を供給する場合に、制御信号を供給する第１制御回路と、
前記交流電源の正側とみなす一端と前記平滑回路への正側の出力との間に接続され、前記第１制御回路が前記制御信号を供給する場合に、オンの状態となる第１ＭＯＳトランジスタと、
を備えることを特徴とする整流回路。
【請求項２】
前記第１比較回路は、
エミッタが、第１抵抗を介して、前記交流電源の一端に接続され、コレクタが、第２抵抗を介して、前記交流電源の負側とみなす他端に接続され、ベースが、前記平滑回路への正側の出力に接続された、ｐｎｐ型の第１バイポーラトランジスタを有し、
前記第１制御回路は、
ベースが、第３抵抗を介して、前記第１バイポーラトランジスタのコレクタと前記第２抵抗との間に接続され、コレクタが、第４抵抗及び第５抵抗を介して、前記平滑回路の正側の出力に接続され、エミッタが、前記交流電源の他端に接続された、ｎｐｎ型の第２バイポーラトランジスタを有し、
前記第１ＭＯＳトランジスタは、ドレインが、第６抵抗を介して、前記交流電源の一端に接続され、ソースが、前記平滑回路の正側の出力に接続され、ゲートが、前記第４抵抗と前記第５抵抗との間に接続された、ｐ型のＭＯＳトランジスタであることを特徴とする請求項１に記載の整流回路。
【請求項３】
交流電源からの交流電圧を整流して平滑回路に出力する整流回路であって、
前記交流電源の正側とみなす一端からの交流電圧と、前記平滑回路の充電電圧と所定電圧との和と、を比較し、前記交流電圧が大きい場合に、検出信号を供給する第２比較回路と、
前記第２比較回路が前記検出信号を供給する場合に、制御信号を供給する第２制御回路と、
前記交流電源の一端と前記平滑回路への正側の出力との間に接続され、前記第２制御回路が前記制御信号を供給する場合に、オンの状態となる第２ＭＯＳトランジスタと、
前記交流電源の負側とみなす他端と前記平滑回路への負側の出力との間に接続され、前記第２制御回路が前記制御信号を供給する場合に、オンの状態となる第３ＭＯＳトランジスタと、
前記交流電源の他端からの交流電圧と、前記平滑回路の充電電圧と所定電圧との和と、を比較し、前記交流電圧が大きい場合に、検出信号を供給する第３比較回路と、
前記第３比較回路が前記検出信号を供給する場合に、制御信号を供給する第３制御回路と、
前記交流電源の他端と前記平滑回路への負側の出力との間に接続され、前記第３制御回路が前記制御信号を供給する場合に、オンの状態となる第４ＭＯＳトランジスタと、
前記交流電源の一端と前記平滑回路への負側の出力との間に接続され、前記第３制御回路が前記制御信号を供給する場合に、オンの状態となる第５ＭＯＳトランジスタと、
を備えることを特徴とする整流回路。
【請求項４】
前記第２比較回路は、
エミッタが、前記交流電源の正側に接続され、コレクタが、第７抵抗及び第８抵抗を介して、前記平滑回路への負側の出力に接続され、ベースが、第９抵抗を介して、前記平滑回路への正側の出力に接続された、ｐｎｐ型の第３バイポーラトランジスタと、
前記第３バイポーラトランジスタのコレクタと前記平滑回路への負側の出力との間に接続された第１０抵抗及び第１１抵抗と、を有し、
前記第２制御回路は、
コレクタが、第１２抵抗及び第１３抵抗を介して、前記平滑回路への正側の出力に接続され、エミッタが、前記平滑回路への負側の出力に接続され、ベースが、前記第１０抵抗と前記第１１抵抗との間に接続された、ｎｐｎ型の第４バイポーラトランジスタと、
前記第３バイポーラトランジスタと、を有し、
前記第２ＭＯＳトランジスタは、
ドレインが、前記交流電源の一端に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第１２抵抗と前記第１３抵抗との間に接続された、ｐ型のＭＯＳトランジスタであり、
前記第３ＭＯＳトランジスタは、
ドレインが、前記交流電源の他端に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第７抵抗と前記第８抵抗との間に接続された、ｎ型のＭＯＳトランジスタであり、
前記第３比較回路は、
エミッタが、前記交流電源の他端に接続され、コレクタが、第１５抵抗及び第１６抵抗を介して、前記平滑回路への負側の出力に接続され、ベースが、第１７抵抗を介して、前記平滑回路への正側の出力に接続された、ｐｎｐ型の第５バイポーラトランジスタと、
前記第５バイポーラトランジスタのコレクタと前記平滑回路への負側の出力との間に接続された第１８抵抗及び第１９抵抗と、を有し、
前記第３制御回路は、
コレクタが、第２０抵抗及び第２１抵抗を介して、前記平滑回路への正側の出力に接続され、エミッタが、前記平滑回路への負側の出力に接続され、ベースが、前記第１８抵抗と前記第１９抵抗との間に接続された、ｎｐｎ型の第６バイポーラトランジスタと、
前記第５バイポーラトランジスタと、を有し、
前記第４ＭＯＳトランジスタは、
ドレインが、前記交流電源の他端に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第２０抵抗と前記第２１抵抗との間に接続された、ｐ型のＭＯＳトランジスタであり、
前記第５ＭＯＳトランジスタは、
ドレインが、前記交流電源の一端に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第１５抵抗と前記第１６抵抗との間に接続された、ｎ型のＭＯＳトランジスタであることを特徴とする請求項３に記載の整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流回路に関する。
【背景技術】
【０００２】
スイッチング電源が備える整流回路には、一般的に、整流素子としてダイオードが使用される（例えば、特許文献１参照。）。図７は、従来の整流回路の回路構成を示す図である。図７に示す整流回路１０１は、半波整流回路である。整流回路１０１は、交流電源Ｖ１０１からの交流電圧を整流して、平滑回路１０２（コンデンサＣ１０２）に出力する。整流回路１０１は、整流素子として、ダイオードＤ１０１を備える。図８は、従来の整流回路の回路構成を示す図である。図８に示す整流回路１１１は、全波整流回路である。整流回路１１１は、ダイオードブリッジ回路として構成されたダイオードＤ１０２〜Ｄ１０５を備える。
【０００３】
整流する電流が大きい場合、ダイオードを用いた一般的な整流回路では、ダイオードの順方向電圧により損失（発熱）が大きくなる。スイッチング電源等で、整流回路の損失を低減するために、オン抵抗が小さいＭＯＳトランジスタを用いた同期整流がよく用いられている。ＭＯＳトランジスタを用いた整流回路は、通常、スイッチング電源の二次側の整流回路に用いられている。スイッチング電源の二次側は、数１０〜数１００ｋＨｚの矩形波であるため、比較的簡単に、ＭＯＳトランジスタをスイッチング周波数と同期スイッチングさせるトリガーの生成が可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−０４０９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば、スイッチング電源において、ＭＯＳトランジスタを用いた整流回路を、スイッチング電源の一次側に適用しようとする場合、交流電源のアナログ波形（交流電圧）に対するＭＯＳトランジスタの同期が必要となる。
【０００６】
本発明の目的は、電源の一次整流部にも適用可能な、整流素子としてＭＯＳトランジスタを用いた整流回路を提供することである。
【課題を解決するための手段】
【０００７】
第１の発明の整流回路は、交流電源からの交流電圧を整流して平滑回路に出力する整流回路であって、前記交流電源からの交流電圧と、前記平滑回路の充電電圧と所定電圧との和と、を比較し、前記交流電圧が大きい場合に、検出信号を供給する第１比較回路と、前記第１比較回路が前記検出信号を供給する場合に、制御信号を供給する第１制御回路と、前記交流電源の正側とみなす一端と前記平滑回路への正側の出力との間に接続され、前記第１制御回路が前記制御信号を供給する場合に、オンの状態となる第１ＭＯＳトランジスタと、を備えることを特徴とする。
【０００８】
整流回路において、交流電源の一端を正とした場合の正側の交流電圧が、平滑回路の充電電圧と所定電圧との和より大きくなると、第１比較回路は、検出信号を供給する。第１比較回路が検出信号を供給すると、第１制御回路は、制御信号を供給する。第１制御回路が制御信号を供給すると、第１ＭＯＳトランジスタは、オンの状態となる。従って、第１ＭＯＳトランジスタ、平滑回路を経由する電流経路を構成し、整流及び平滑が行われる。
【０００９】
このように、本発明に係る整流回路によれば、交流電源のアナログ波形（交流電圧）に対しても第１ＭＯＳトランジスタを同期してオン／オフさせるため、電源の一次整流部にも適用可能な整流回路を実現している。
【００１０】
第２の発明の整流回路は、第１の発明の整流回路において、前記第１比較回路は、エミッタが、第１抵抗を介して、前記交流電源の一端に接続され、コレクタが、第２抵抗を介して、前記交流電源の負側とみなす他端に接続され、ベースが、前記平滑回路への正側の出力に接続された、ｐｎｐ型の第１バイポーラトランジスタを有し、前記第１制御回路は、ベースが、第３抵抗を介して、前記第１バイポーラトランジスタのコレクタと前記第２抵抗との間に接続され、コレクタが、第４抵抗及び第５抵抗を介して、前記平滑回路への正側の出力に接続され、エミッタが、前記交流電源の他端に接続された、ｎｐｎ型の第２バイポーラトランジスタを有し、前記第１ＭＯＳトランジスタは、ドレインが、第６抵抗を介して、前記交流電源の一端に接続され、ソースが、前記平滑回路の正側の出力に接続され、ゲートが、前記第４抵抗と前記第５抵抗との間に接続された、ｐ型のＭＯＳトランジスタであることを特徴とする。
【００１１】
整流回路において、交流電源の一端を正とした場合の正側の交流電圧が、平滑回路の充電電圧と第１バイポーラトランジスタのベース−エミッタ間電圧（所定電圧）との和より大きくなると、第１バイポーラトランジスタにベース電流が生じる（検出回路は、検出信号を供給する）。第１バイポーラトランジスタからの第２バイポーラトランジスタのベースへの電流供給により、第２バイポーラトランジスタが動作する（制御回路は、制御信号を供給する）。第２バイポーラトランジスタが動作すると、第１ＭＯＳトランジスタは、ゲート−ソース間に電位差を生じ、オンの状態となる。従って、第１ＭＯＳトランジスタ、平滑回路を経由する電流経路を構成し、整流及び平滑が行われる。
【００１２】
正の交流電圧が、平滑回路の充電電圧と第１バイポーラトランジスタのベース−エミッタ間電圧との和以下となると、第１バイポーラトランジスタ、第２バイポーラトランジスタは、動作を停止する。第１バイポーラトランジスタ、第２バイポーラトランジスタが動作を停止すると、第４抵抗を介して、ゲート−ソース間の電荷が放出され、第１ＭＯＳトランジスタは、オフの状態となる。
【００１３】
第３の発明の整流回路は、交流電源からの交流電圧を整流して平滑回路に出力する整流回路であって、前記交流電源の正側とみなす一端からの交流電圧と、前記平滑回路の充電電圧と所定電圧との和と、を比較し、前記交流電圧が大きい場合に、検出信号を供給する第２比較回路と、前記第２比較回路が前記検出信号を供給する場合に、制御信号を供給する第２制御回路と、前記交流電源の一端と前記平滑回路への正側の出力との間に接続され、前記第２制御回路が前記制御信号を供給する場合に、オンの状態となる第２ＭＯＳトランジスタと、前記交流電源の負側とみなす他端と前記平滑回路への負側の出力との間に接続され、前記第２制御回路が前記制御信号を供給する場合に、オンの状態となる第３ＭＯＳトランジスタと、前記交流電源の他端からの交流電圧と、前記平滑回路の充電電圧と所定電圧との和と、を比較し、前記交流電圧が大きい場合に、検出信号を供給する第３比較回路と、前記第３比較回路が前記検出信号を供給する場合に、制御信号を供給する第３制御回路と、前記交流電源の他端と前記平滑回路への正側の出力との間に接続され、前記第３制御回路が前記制御信号を供給する場合に、オンの状態となる第４ＭＯＳトランジスタと、前記交流電源の一端と前記平滑回路への負側の出力との間に接続され、前記第３制御回路が前記制御信号を供給する場合に、オンの状態となる第５ＭＯＳトランジスタと、を備えることを特徴とする。
【００１４】
整流回路において、交流電源の一端を正とした場合の正側の交流電圧が、平滑回路の充電電圧と所定電圧との和より大きくなると、第２比較回路は、検出信号を供給する。第２比較回路が検出信号を供給すると、第２制御回路は、制御信号を供給する。第２制御回路が制御信号を供給すると、第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタは、オンの状態となる。従って、第２ＭＯＳトランジスタ、平滑回路、第３ＭＯＳトランジスタを経由する電流経路を構成し、整流及び平滑が行われる。
【００１５】
また、負側の交流電圧が、平滑回路の充電電圧と所定電圧との和よりも大きくなると、第３比較回路は、検出信号を供給する。第３比較回路が検出信号を供給すると、第３制御回路は、制御信号を供給する。第３制御回路が制御信号を供給すると、第４ＭＯＳトランジスタ、第５ＭＯＳトランジスタは、オンの状態となる。従って、第４ＭＯＳトランジスタ、平滑回路、第５ＭＯＳトランジスタを経由する電流経路を構成し、整流及び平滑が行われる。
【００１６】
第４の発明の整流回路は、第３の発明の整流回路において、前記第２比較回路は、エミッタが、前記交流電源の一端に接続され、コレクタが、第７抵抗及び第８抵抗を介して、前記平滑回路への負側の出力に接続され、ベースが、第９抵抗を介して、前記平滑回路への正側の出力に接続された、ｐｎｐ型の第３バイポーラトランジスタと、前記第３バイポーラトランジスタのコレクタと前記平滑回路への負側の出力との間に接続された第１０抵抗及び第１１抵抗と、を有し、前記第２制御回路は、コレクタが、第１２抵抗及び第１３抵抗を介して、前記平滑回路への正側の出力に接続され、エミッタが、前記平滑回路への負側の出力に接続され、ベースが、前記第１０抵抗と前記第１１抵抗との間に接続された、ｎｐｎ型の第４バイポーラトランジスタと、前記第３バイポーラトランジスタと、を有し、前記第２ＭＯＳトランジスタは、ドレインが、前記交流電源の一端に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第１２抵抗と前記第１３抵抗との間に接続された、ｐ型のＭＯＳトランジスタであり、前記第３ＭＯＳトランジスタは、ドレインが、前記交流電源の他端に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第７抵抗と前記第８抵抗との間に接続された、ｎ型のＭＯＳトランジスタであり、前記第３比較回路は、エミッタが、前記交流電源の他端に接続され、コレクタが、第１５抵抗及び第１６抵抗を介して、前記平滑回路への負側の出力に接続され、ベースが、第１７抵抗を介して、前記平滑回路への正側の出力に接続された、ｐｎｐ型の第５バイポーラトランジスタと、前記第５バイポーラトランジスタのコレクタと前記平滑回路への負側の出力との間に接続された第１８抵抗及び第１９抵抗と、を有し、前記第３制御回路は、コレクタが、第２０抵抗及び第２１抵抗を介して、前記平滑回路への正側の出力に接続され、エミッタが、前記平滑回路への負側の出力に接続され、ベースが、前記第１８抵抗と前記第１９抵抗との間に接続された、ｎｐｎ型の第６バイポーラトランジスタと、前記第５バイポーラトランジスタと、を有し、前記第４ＭＯＳトランジスタは、ドレインが、前記交流電源の他端に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第２０抵抗と前記第２１抵抗との間に接続された、ｐ型のＭＯＳトランジスタであり、前記第５ＭＯＳトランジスタは、ドレインが、前記交流電源の正側に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第１５抵抗と前記第１６抵抗との間に接続された、ｎ型のＭＯＳトランジスタであることを特徴とする。
【００１７】
整流回路において、交流電源の一端を正とした場合の正側の交流電圧が、平滑回路の充電電圧と第３バイポーラトランジスタのベース−エミッタ間電圧との和よりも大きくなると、第３バイポーラトランジスタにベース電流が生じる（第２比較回路は、検出信号を供給する）。第３バイポーラトランジスタからの第４バイポーラトランジスのベースへの電流供給により、第４バイポーラトランジスタが動作する（第２制御回路は、制御信号を供給する）。第４バイポーラトランジスタが動作すると、第２ＭＯＳトランジスタは、ゲート−ソース間に電位差を生じ、オンの状態となる。また、第３バイポーラトランジスタが動作する（第２制御回路が制御信号を供給する）と、第３ＭＯＳトランジスタは、ゲート−ソース間に電位差を生じ、オンの状態となる。従って、第２ＭＯＳトランジスタ、平滑回路、第３ＭＯＳトランジスタを経由する電流経路を構成し、整流及び平滑が行われる。なお、第３バイポーラトランジスタは、第２比較回路と第２制御回路とに兼用されている。
【００１８】
正側の交流電圧が、平滑回路の充電電圧と第３バイポーラトランジスタのベース−エミッタ間電圧との和以下となると、第３バイポーラトランジスタ、第４バイポーラトランジスタは、動作を停止する。第３バイポーラトランジスタ、第４バイポーラトランジスタが動作を停止すると、第１２抵抗を介して、ゲート−ソース間の電荷が放出され、第２ＭＯＳトランジスタは、オフの状態となる。また、第８抵抗を介して、ゲート−ソース間の電荷が放出され、第３ＭＯＳトランジスタは、オフの状態となる。
【００１９】
また、負側の交流電圧が、平滑回路の充電電圧と第５バイポーラトランジスタのベース−エミッタ間電圧との和よりも大きくなると、第５バイポーラトランジスタにベース電流が生じる（第３比較回路は、検出信号を供給する）。第５バイポーラトランジスタからの第６バイポーラトランジスタのベースへの電流供給により、第６バイポーラトランジスタが動作する（第３制御回路は、制御信号を供給する）。第６バイポーラトランジスタが動作すると、第４ＭＯＳトランジスタは、ゲート−ソース間に電位差を生じ、オンの状態となる。また、第６バイポーラトランジスタが動作する（第３制御回路が制御信号を供給する）と、第５ＭＯＳトランジスタは、ゲート−ソース間に電位差を生じ、オンの状態となる。従って、第４ＭＯＳトランジスタ、平滑回路、第５ＭＯＳトランジスタを経由する電流経路を構成し、整流及び平滑が行われる。なお、第５バイポーラトランジスタは、第３比較回路と第３制御回路とに兼用されている。
【００２０】
負側の交流電圧が、平滑回路の充電電圧と第５バイポーラトランジスタのベース−エミッタ間電圧との和以下となると、第５バイポーラトランジスタ、第６バイポーラトランジスタは、動作を停止する。第５バイポーラトランジスタ、第６バイポーラトランジスタが動作を停止すると、第２０抵抗を介して、ゲート−ソース間の電荷が放出され、第４ＭＯＳトランジスタは、オフの状態となる。また、第１６抵抗を介して、ゲート−ソース間の電荷が放出され、第５ＭＯＳトランジスタは、オフの状態となる。
【発明の効果】
【００２１】
本発明に係る整流回路によれば、交流電源のアナログ波形（交流電圧）に対してＭＯＳトランジスタが同期するため、スイッチング電源の一次側にも適用可能な全波整流回路を提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る整流回路の構成を示すブロック図である。
【図２】本発明の第１実施形態に係る整流回路の回路構成を示す図である。
【図３】（ａ）は、交流電源からの交流電圧、及び、整流後の電圧を示すグラフ、（ｂ）は、ＭＯＳトランジスタのゲート電圧を示すグラフ、（ｃ）は、従来の整流回路、及び、第１実施形態に係る整流回路における整流素子での消費電力を示すグラフである。
【図４】本発明の第２実施形態に係る整流回路の構成を示すブロック図である。
【図５】本発明の第２実施形態に係る整流回路の回路構成を示す図である。
【図６】従来の整流回路、及び、第２実施形態に係る整流回路における整流素子での消費電力を示すグラフである。
【図７】従来の整流回路の回路構成を示す図である。
【図８】従来の整流回路の回路構成を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について説明する。図１は、本発明の第１実施形態に係る整流回路の構成を示すブロック図である。図２は、本発明の第１実施形態に係る整流回路の回路構成を示す図である。整流回路１は、交流電源Ｖ１からの交流電圧を整流して平滑回路２に出力する。第１実施形態に係る整流回路１は、半波整流回路である。整流回路１は、比較回路３、制御回路４、ＭＯＳトランジスタＭ１を備える。
【００２４】
比較回路３（第１比較回路）は、交流電源Ｖ１からの交流電圧と、平滑回路２の充電電圧と所定電圧との和と、を比較し、交流電圧が大きい場合に、検出信号を供給する。比較回路３は、バイポーラトランジスタＱ１を有する。バイポーラトランジスタＱ１（第１バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ１は、エミッタが、抵抗Ｒ１（第１抵抗）を介して、交流電源Ｖ１の正側とみなす一端に接続されている。また、バイポーラトランジスタＱ１は、コレクタが、抵抗Ｒ２（第２抵抗）を介して、交流電源Ｖ１の負側とみなす他端に接続されている。また、バイポーラトランジスタＱ１は、ベースが、平滑回路２への出力に接続されている。
【００２５】
制御回路４（第１制御回路）は、比較回路３が検出信号を供給する場合に、制御信号を供給する。制御回路４は、バイポーラトランジスタＱ２を有する。バイポーラトランジスタＱ２（第２バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ２は、コレクタが、抵抗Ｒ４（第４抵抗）及び抵抗Ｒ５（第５抵抗）を介して、平滑回路２への正側の出力に接続されている。また、バイポーラトランジスタＱ２は、エミッタが、交流電源Ｖ１の他端に接続されている。また、バイポーラトランジスタＱ２は、ベースが、抵抗Ｒ３（第３抵抗）を介して、バイポーラトランジスタＱ１のコレクタと抵抗Ｒ２との間に接続されている。
【００２６】
ＭＯＳトランジスタＭ１（第１ＭＯＳトランジスタ）は、制御回路４が制御信号を供給する場合に、オンの状態となる。また、ＭＯＳトランジスタＭ１は、スイッチ動作を整流素子として利用する。ＭＯＳトランジスタＭ１は、ｐ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となることによりオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ１は、ドレインが、抵抗Ｒ６（第６抵抗）を介して、交流電源Ｖ１の一端に接続されている。また、ＭＯＳトランジスタＭ１は、ソースが、平滑回路２への出力に接続されている。また、ＭＯＳトランジスタＭ１は、ゲートが、抵抗Ｒ４と抵抗Ｒ５との間に接続されている。言い換えれば、抵抗Ｒ４は、ＭＯＳトランジスタＭ１のゲートとソースとの間に接続されている。抵抗Ｒ５は、ＭＯＳトランジスタＭ１のゲートとバイポーラトランジスタＱ２のコレクタとの間に接続されている。
【００２７】
平滑回路２は、整流回路１からの出力を平滑する。平滑回路２は、コンデンサＣ１を有する。
【００２８】
整流回路１において、交流電源の一端を正とした場合の正側の交流電圧が、平滑回路２の充電電圧と所定電圧との和より大きくなると、比較回路３は、検出信号を供給する。比較回路３が検出信号を供給すると、制御回路４は、制御信号を供給する。制御回路４が制御信号を供給すると、ＭＯＳトランジスタＭ１は、オンの状態となる。従って、ＭＯＳトランジスタＭ１、平滑回路２を経由する電流経路を構成し、整流及び平滑が行われる。
【００２９】
具体的には、整流回路１において、正の交流電圧が、コンデンサＣ１の充電電圧とバイポーラトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ（所定電圧）との和より大きくなると、バイポーラトランジスタＱ１にベース電流が生じる（比較回路３は、検出信号を供給する）。バイポーラトランジスタＱ１からのバイポーラトランジスタＱ２のベースへの電流供給により、バイポーラトランジスタＱ２が動作する（制御回路４は、制御信号を供給する）。バイポーラトランジスタＱ２が動作すると、ＭＯＳトランジスタＭ１は、ゲート−ソース間に電位差を生じ、オンの状態となる。従って、ＭＯＳトランジスタＭ１、コンデンサＣ１を経由する電流経路を構成し、整流及び平滑が行われる。
【００３０】
正の交流電圧が、コンデンサＣ１の充電電圧とバイポーラトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅとの和以下となると、バイポーラトランジスタＱ１、Ｑ２は、動作を停止する。バイポーラトランジスタＱ１、Ｑ２が動作を停止すると、抵抗Ｒ４を介して、ゲート−ソース間の電荷が放出され、ＭＯＳトランジスタＭ１は、オフの状態となる。これにより、電流経路が遮断される。
【００３１】
図３（ａ）は、交流電源Ｖ１からの交流電圧、及び、整流後の電圧を示すグラフである。図３（ｂ）は、ＭＯＳトランジスタのゲート電圧を示すグラフである。図３（ｃ）は、従来の整流回路、及び、第１実施形態に係る整流回路における整流素子での消費電力を示すグラフである。交流電源Ｖ１のピーク電圧は、１４１［Ｖ］、負荷は、４．０［Ａ］である。また、従来の整流回路の整流素子であるダイオードの順方向電圧は、１．２［Ｖ］、本実施形態に係る整流回路の整流素子であるＭＯＳトランジスタのオン抵抗は、１０ｍΩである。図３（ｃ）に示すように、従来の整流回路に比べて、本実施形態に係る整流回路では、消費電力が約３／５に低減されている。
【００３２】
以上説明したように、第１実施形態に係る整流回路１によれば、交流電源のアナログ波形（交流電圧）に対してＭＯＳトランジスタＭ１が同期するため、整流回路１をスイッチング電源の一次側にも適用可能である。
【００３３】
図４は、本発明の第２実施形態に係る整流回路の構成を示すブロック図である。図５は、本発明の第２実施形態に係る整流回路の回路構成を示す図である。整流回路１１は、交流電源Ｖ１からの交流電圧を整流して平滑回路２に出力する。第２実施形態に係る整流回路１１は、全波整流回路である。整流回路１１は、比較回路５、６、制御回路７、８ＭＯＳトランジスタＭ２〜Ｍ５を備える。
【００３４】
比較回路５（第２比較回路）は、交流電源Ｖ１からの正側とみなす一端からの交流電圧と、平滑回路２の充電電圧と所定電圧との和と、を比較し、交流電圧が大きい場合に、検出信号を供給する。比較回路５は、バイポーラトランジスタＱ３と、抵抗Ｒ１０、Ｒ１１と、を有する。バイポーラトランジスタＱ３（第３バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ３は、コレクタが、交流電源Ｖ１の正側とみなす一端に接続されている。また、バイポーラトランジスタＱ３は、エミッタが、抵抗Ｒ７（第７抵抗）及び抵抗Ｒ８（第８抵抗）を介して、平滑回路２への負側の出力に接続されている。また、バイポーラトランジスタＱ３は、ベースが、抵抗Ｒ９（第９抵抗）を介して、平滑回路２への正側の出力に接続されている。
【００３５】
抵抗Ｒ１０（第１０抵抗）、及び、抵抗Ｒ１１（第１１抵抗）は、バイポーラトランジスタＱ３のコレクタと、平滑回路２への負側の出力と、の間に接続されている。
【００３６】
制御回路７（第２制御回路）は、比較回路５が検出信号を供給する場合に、制御信号を供給する。制御回路７は、バイポーラトランジスタＱ４と、バイポーラトランジスタＱ３と、を有する。バイポーラトランジスタＱ４（第４バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ４は、コレクタが、抵抗Ｒ１２（第１２抵抗）、及び、抵抗Ｒ１３（第１３抵抗）を介して、平滑回路２への正側の出力に接続されている。また、バイポーラトランジスタＱ４は、エミッタが、平滑回路２への負側の出力に接続されている。また、バイポーラトランジスタＱ４は、ベースが、抵抗Ｒ１０、Ｒ１１の間に接続されている。バイポーラトランジスタＱ３は、比較回路５と制御回路７とに兼用されている。
【００３７】
ＭＯＳトランジスタＭ２（第２ＭＯＳトランジスタ）は、制御回路７が制御信号を供給する場合に、オンの状態となる。ＭＯＳトランジスタＭ２は、ｐ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ２は、ドレインが、交流電源Ｖ１の一端に接続されている。また、ＭＯＳトランジスタＭ２は、ソースが、平滑回路２への正側の出力に接続されている。また、ＭＯＳトランジスタＭ２は、ゲートが、抵抗Ｒ１２、Ｒ１３の間に接続されている。言い換えれば、抵抗Ｒ１２は、ＭＯＳトランジスタＭ２のゲートとソースとの間に接続されている。抵抗Ｒ１３は、ＭＯＳトランジスタのゲートとバイポーラトランジスタＱ４のコレクタとの間に接続されている。
【００３８】
ＭＯＳトランジスタＭ３（第３ＭＯＳトランジスタ）は、制御回路７が制御信号を供給する場合に、オンの状態となる。ＭＯＳトランジスタＭ３は、ｎ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ３は、ドレインが、交流電源Ｖ１の他端に接続されている。また、ＭＯＳトランジスタＭ３は、ソースが、平滑回路２への負側の出力に接続されている。また、ＭＯＳトランジスタは、ゲートが、抵抗Ｒ７、Ｒ８の間に接続されている。言い換えれば、抵抗Ｒ８は、ＭＯＳトランジスタＭ３のゲートとソースとの間に接続されている。抵抗Ｒ７は、ＭＯＳトランジスタＭ３のゲートとバイポーラトランジスタＱ３のコレクタとの間に接続されている。
【００３９】
比較回路６（第３比較回路）は、交流電源Ｖ１の他端からの交流電圧と、平滑回路２の充電電圧と所定電圧との和と、を比較し、交流電圧が大きい場合に、検出信号を供給する。比較回路６は、バイポーラトランジスタＱ５と、抵抗Ｒ１８、Ｒ１９と、を有する。バイポーラトランジスタＱ５（第５バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ５は、エミッタが、交流電源Ｖ１の他端に接続されている。また、バイポーラトランジスタＱ５は、コレクタが、抵抗Ｒ１５（第１５抵抗）、及び、抵抗Ｒ１６（第１６抵抗）を介して、平滑回路２への負側の出力に接続されている。また、バイポーラトランジスタＱ５は、ベースが、抵抗Ｒ１７（第１７抵抗）を介して、平滑回路２への正側の出力に接続されている。
【００４０】
抵抗Ｒ１８（第１８抵抗）、及び、抵抗Ｒ１９（第１９抵抗）は、バイポーラトランジスタＱ５のコレクタと、平滑回路２への負側の出力と、の間に接続されている。
【００４１】
制御回路８（第３制御回路）は、比較回路６が検出信号を供給する場合に、制御信号を供給する。制御回路８は、バイポーラトランジスタＱ６と、バイポーラトランジスタＱ５と、を有する。バイポーラトランジスタＱ６（第６バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ６は、コレクタが、抵抗Ｒ２０（第２０抵抗）、及び、抵抗Ｒ２１（第２１抵抗）を介して、平滑回路２への正側の出力に接続されている。また、バイポーラトランジスタＱ６は、エミッタが、平滑回路２への負側の出力に接続されている。また、バイポーラトランジスタＱ６は、ベースが、抵抗Ｒ１８、Ｒ１９の間に接続されている。
【００４２】
ＭＯＳトランジスタＭ４（第４ＭＯＳトランジスタ）は、制御回路８が制御信号を供給する場合に、オンの状態となる。ＭＯＳトランジスタＭ４は、ｎ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ４は、ドレインが、交流電源Ｖ１の一端に接続されている。また、ＭＯＳトランジスタＭ４は、ソースが、平滑回路２への負側の出力に接続されている。また、ＭＯＳトランジスタＭ４は、ゲートが、抵抗Ｒ２０、Ｒ２１の間に接続されている。言い換えれば、抵抗Ｒ２０は、ＭＯＳトランジスタＭ４のゲートとソースとの間に接続されている。抵抗Ｒ２１は、ＭＯＳトランジスタＭ４のゲートとバイポーラトランジスタＱ４のコレクタとの間に接続されている。
【００４３】
ＭＯＳトランジスタＭ５（第５ＭＯＳトランジスタ）は、制御回路８が制御信号を検出する場合に、オンの状態となる。ＭＯＳトランジスタＭ５は、ｐ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ５は、ドレインが、交流電源Ｖ１の他端に接続されている。また、ＭＯＳトランジスタＭ５は、ソースが、平滑回路２への正側の出力に接続されている。また、ＭＯＳトランジスタＭ５は、ゲートが、抵抗Ｒ１５、Ｒ１６の間に接続されている。言い換えれば、抵抗Ｒ１６は、ＭＯＳトランジスタＭ５のソースとゲートとの間に接続されている。抵抗Ｒ１５は、ＭＯＳトランジスタＭ５のゲートとバイポーラトランジスタＱ５のコレクタとの間に接続されている。
【００４４】
整流回路１１において、交流電源Ｖ１の一端を正とした場合の正側の交流電圧が、平滑回路２の充電電圧と所定電圧との和より大きくなると、比較回路５は、検出信号を供給する。比較回路５が検出信号を供給すると、制御回路７は、制御信号を供給する。制御回路７が制御信号を供給すると、ＭＯＳトランジスタＭ２、Ｍ３は、オンの状態となる。従って、ＭＯＳトランジスタＭ２、平滑回路２、ＭＯＳトランジスタＭ３を経由する電流経路を構成し、整流及び平滑が行われる。
【００４５】
また、負側の交流電圧が、平滑回路２の充電電圧と所定電圧との和よりも大きくなると、比較回路６は、検出信号を供給する。比較回路６が検出信号を供給すると、制御回路８は、制御信号を供給する。制御回路８が制御信号を供給すると、ＭＯＳトランジスタＭ４、Ｍ５は、オンの状態となる。従って、ＭＯＳトランジスタＭ４、平滑回路２、ＭＯＳトランジスタＭ５を経由する電流経路を構成し、整流及び平滑が行われる。
【００４６】
具体的には、整流回路１１において、正の交流電圧が、コンデンサＣ１の充電電圧とバイポーラトランジスタＱ３のベース−エミッタ間電圧Ｖｂｅ（所定電圧）との和よりも大きくなると、バイポーラトランジスタＱ３にベース電流が生じる（比較回路５は、検出信号を供給する）。バイポーラトランジスタＱ３からのバイポーラトランジスタＱ４のベースへの電流供給により、バイポーラトランジスタＱ４が動作する（制御回路７は、制御信号を供給する）。バイポーラトランジスタＱ４が動作すると、ＭＯＳトランジスタＭ２は、ゲート−ソース間に電位差を生じ、オンの状態となる。また、バイポーラトランジスタＱ３が動作する（制御回路７が制御信号を供給する）と、ＭＯＳトランジスタＭ３は、ゲート−ソース間に電位差を生じ、オンの状態となる。従って、ＭＯＳトランジスタＭ２、コンデンサＣ１、ＭＯＳトランジスタＭ３を経由する電流経路を構成し、整流及び平滑が行われる。
【００４７】
正側の交流電圧が、コンデンサＣ１の充電電圧とバイポーラトランジスタＱ３のベース−エミッタ間電圧Ｖｂｅとの和以下となると、バイポーラトランジスタＱ３、Ｑ４は、動作を停止する。バイポーラトランジスタＱ３、Ｑ４が動作を停止すると、抵抗Ｒ１２を介して、ゲート−ソース間の電荷が放出され、ＭＯＳトランジスタＭ２は、オフの状態となる。また、抵抗Ｒ８を介して、ゲート−ソース間の電荷が放出され、ＭＯＳトランジスタＭ３は、オフの状態となる。これにより、交流電源Ｖ１と平滑回路２の電流経路が遮断される。
【００４８】
また、負側の交流電圧が、コンデンサＣ１の充電電圧とバイポーラトランジスタＱ５のベース−エミッタ間電圧Ｖｂｅとの和よりも大きくなると、バイポーラトランジスタＱ５にベース電流が生じる（比較回路６は、検出信号を供給する）。バイポーラトランジスタＱ５からのバイポーラトランジスタＱ６のベースへの電流供給により、バイポーラトランジスタＱ６が動作する（制御回路８は、制御信号を供給する）。バイポーラトランジスタＱ６が動作すると、ＭＯＳトランジスタＭ４は、ゲート−ソース間に電位差を生じ、オンの状態となる。また、バイポーラトランジスタＱ５が動作する（制御回路８が制御信号を供給する）と、ＭＯＳトランジスタＭ５は、ゲート−ソース間に電位差を生じ、オンの状態となる。従って、ＭＯＳトランジスタＭ４、コンデンサＣ１、ＭＯＳトランジスタＭ５を経由する電流経路を構成し、整流及び平滑が行われる。
【００４９】
負側の交流電圧が、コンデンサＣ１の充電電圧とバイポーラトランジスタＱ５のベース−エミッタ間電圧Ｖｂｅとの和以下となると、バイポーラトランジスタＱ５、Ｑ６は、動作を停止する。バイポーラトランジスタＱ５、Ｑ６が動作を停止すると、抵抗Ｒ２０を介して、ゲート−ソース間の電荷が放出され、ＭＯＳトランジスタＭ４は、オフの状態となる。また、抵抗Ｒ１６を介して、ゲート−ソース間の電荷が放出され、ＭＯＳトランジスタＭ５は、オフの状態となる。これにより、交流電源Ｖ１と平滑回路２の電流経路が遮断される。
【００５０】
図６は、従来の整流回路、及び、第２実施形態に係る整流回路における整流素子での消費電力を示すグラフである。図６に示すように、従来の整流回路に比べて、本実施形態に係る整流回路では、消費電力が約４／５に低減されている。
【００５１】
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。
【産業上の利用可能性】
【００５２】
本発明は、整流回路に好適に採用され得る。
【符号の説明】
【００５３】
１、１１  整流回路
２  平滑回路
３  比較回路（第１比較回路）
４  制御回路（第１制御回路）
５  比較回路（第２比較回路）
６  比較回路（第３比較回路）
７  制御回路（第２制御回路）
８  制御回路（第３制御回路）
Ｃ１  コンデンサ
Ｍ１  ＭＯＳトランジスタ（第１ＭＯＳトランジスタ）
Ｍ２  ＭＯＳトランジスタ（第２ＭＯＳトランジスタ）
Ｍ３  ＭＯＳトランジスタ（第３ＭＯＳトランジスタ）
Ｍ４  ＭＯＳトランジスタ（第４ＭＯＳトランジスタ）
Ｍ５  ＭＯＳトランジスタ（第５ＭＯＳトランジスタ）
Ｒ１  抵抗（第１抵抗）
Ｒ２  抵抗（第２抵抗）
Ｒ３  抵抗（第３抵抗）
Ｒ４  抵抗（第４抵抗）
Ｒ５  抵抗（第５抵抗）
Ｒ６  抵抗（第６抵抗）
Ｒ７  抵抗（第７抵抗）
Ｒ８  抵抗（第８抵抗）
Ｒ９  抵抗（第９抵抗）
Ｒ１０  抵抗（第１０抵抗）
Ｒ１１  抵抗（第１１抵抗）
Ｒ１２  抵抗（第１２抵抗）
Ｒ１３  抵抗（第１３抵抗）
Ｒ１４  抵抗（第１４抵抗）
Ｒ１５  抵抗（第１５抵抗）
Ｒ１６  抵抗（第１６抵抗）
Ｒ１７  抵抗（第１７抵抗）
Ｒ１８  抵抗（第１８抵抗）
Ｒ１９  抵抗（第１９抵抗）
Ｒ２０  抵抗（第２０抵抗）
Ｒ２１  抵抗（第２１抵抗）
Ｖ１  交流電源
【図１】
2016220379.tif 000003
【図２】
2016220379.tif 000004
【図３】
2016220379.tif 000005
【図４】
2016220379.tif 000006
【図５】
2016220379.tif 000007
【図６】
2016220379.tif 000008
【図７】
2016220379.tif 000009
【図８】
2016220379.tif 000010