(57)【要約】【課題】下部拡散層給電コンタクトプラグとゲート電極との間に生ずる寄生容量の増加を抑制しながら、複数の半導体ピラーと並列に複数の下部拡散層給電コンタクトプラグを配置できるようにする。【解決手段】半導体装置１は、それぞれ半導体基板２に立設された半導体ピラーであり、かつｙ方向に沿って並置される円形ピラーＳＰ１〜ＳＰ３と、それぞれ半導体基板２に立設された半導体ピラーであり、かつ隣接する２つの円形ピラーのそれぞれに接続されるビームピラーＢＰ１，ＢＰ２と、円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２からなる複合ピラーＰの下端に接して形成される下部拡散層７と、ゲート絶縁膜１０を介して複合ピラーＰの側面を覆うゲート電極１１と、それぞれの下面で下部拡散層７に接続し、かつｘ方向でビームピラーＢＰ１，ＢＰ２それぞれの側面と対向する位置に配置される下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２とを備える。【選択図】図１
2016076564.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
それぞれ前記半導体基板の表面に立設された半導体ピラーであり、かつ第１の方向に沿って並置される複数の第１の半導体ピラーと、
それぞれ前記半導体基板の表面に立設された半導体ピラーであり、かつ隣接する２つの前記第１の半導体ピラーのそれぞれに接続される複数の第２の半導体ピラーと、
前記複数の第１の半導体ピラー及び前記複数の第２の半導体ピラーからなる複合ピラーの下端に接して形成される下部拡散層と、
ゲート絶縁膜を介して前記複合ピラーの側面を覆うゲート電極と、
それぞれ前記複合ピラーの上部の少なくとも一部に形成される１又は複数の上部拡散層と、
それぞれの下面で前記下部拡散層に接続し、かつ前記第１の方向と交差する第２の方向で前記複数の第２の半導体ピラーそれぞれの側面と対向する位置に配置される複数の下部拡散層給電コンタクトプラグと
を備えることを特徴とする半導体装置。
【請求項２】
前記複数の下部拡散層給電コンタクトプラグと前記複数の第２の半導体ピラーとは一対一に対応し、
前記複数の下部拡散層給電コンタクトプラグはそれぞれ、対応する前記第２の半導体ピラーの側面と前記第１の方向で対向する位置に配置される
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の下部拡散層給電コンタクトプラグは、それぞれの前記第１の方向の中心を通る直線と、対応する前記第２の半導体ピラーとが交差する位置に配置される
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記複数の下部拡散層給電コンタクトプラグは、それぞれの前記第１の方向の中心を通る直線が、対応する前記第２の半導体ピラーの前記第１の方向の中心を通過するように配置される
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記複数の下部拡散層給電コンタクトプラグはそれぞれ、前記複合ピラーから見て前記第２の方向の一方側に配置される
ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記ゲート電極のうち前記複数の第１の半導体ピラーそれぞれの側面に形成された部分の側面を前記第１の方向の前記一方側で包絡する第１の包絡線、前記ゲート電極のうち前記複数の第２の半導体ピラーそれぞれの側面に形成された部分の側面を前記第１の方向の前記一方側で包絡する第２の包絡線、及び、前記複数の下部拡散層給電コンタクトプラグそれぞれの側面を前記第１の方向の他方側で包絡する第３の包絡線は、それぞれ前記第２の方向に延在する直線であり、
前記複数の第１の半導体ピラー及び前記複数の第２の半導体ピラーは、前記第２の包絡線と前記第３の包絡線との間の距離が前記第１の包絡線と前記第３の包絡線との間の距離より長くなるように配置される
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記複数の第２の半導体ピラーは、前記複数の第１の半導体ピラーそれぞれの前記第２の方向の中心を通る直線が前記複数の第２の半導体ピラーそれぞれの前記第２の方向の中心を通過するように配置される
ことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の包絡線と前記第３の包絡線との間の距離は、前記複数の下部拡散層給電コンタクトプラグそれぞれの前記第２の方向の幅の１／２以上２／３以下である
ことを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記複数の第１の半導体ピラーそれぞれの前記第２の方向の幅は、前記複数の下部拡散層給電コンタクトプラグそれぞれの前記第２の方向の幅より小さい
ことを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
【請求項１０】
前記複数の下部拡散層給電コンタクトプラグそれぞれの前記第１の方向の幅は、前記複数の第２の半導体ピラーそれぞれの前記第１の方向の幅より小さい
ことを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
前記複数の第１の半導体ピラーはそれぞれ、直径が第１の値である円形の水平断面を有し、
前記複数の第２の半導体ピラーはそれぞれ、一方の対辺が前記第２の方向に平行でありかつ前記第２の方向の幅が第２の値である長方形の水平断面を有し、
前記第２の値は、前記第１の値より小さい
ことを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記複数の下部拡散層給電コンタクトプラグは前記第１の方向に沿って並置され、
前記複数の下部拡散層給電コンタクトプラグの配置ピッチは、前記複数の第１の半導体ピラーの配置ピッチに等しい
ことを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記複数の第２の半導体ピラーは、前記複数の第１の半導体ピラーの前記第２の方向の間に１つずつ配置され、
前記複数の第２の半導体ピラーはそれぞれ、前記第２の方向に隣接する２つの前記第１の半導体ピラーのそれぞれに接続される
ことを特徴とする請求項１乃至１２のいずれか一項に記載の半導体装置。
【請求項１４】
下面で前記１又は複数の上部拡散層のそれぞれに接続する１又は複数の上部拡散層給電コンタクトプラグ
をさらに備えることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記１又は複数の上部拡散層は前記複数の第１の半導体ピラーそれぞれの上部に設けられ、
前記１又は複数の上部拡散層給電コンタクトプラグは前記１又は複数の上部拡散層と一対一に対応して設けられる
ことを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記１又は複数の上部拡散層給電コンタクトプラグそれぞれの上面は互いに接続される
ことを特徴とする請求項１４又は１５に記載の半導体装置。
【請求項１７】
下面で前記ゲート電極に接続するゲートコンタクトプラグ
をさらに備えることを特徴とする請求項１乃至１６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に縦型トランジスタを備える半導体装置に関する。
【背景技術】
【０００２】
近年、ＤＲＡＭ(Dynamic Randam Access Memory)などの半導体装置において、縦型トランジスタ（ＳＧＴ）の利用が拡大している。縦型トランジスタは、柱状に成型した半導体層（半導体ピラー）の上下端に拡散層（上部拡散層及び下部拡散層）を形成し、半導体ピラーの中央部側面を取り囲むようにゲート絶縁膜及びゲート電極を形成して、半導体ピラーの垂直方向中央部をチャネルとして用いるＭＯＳトランジスタである。
【０００３】
縦型トランジスタの実装形態のひとつに、１つの活性領域内に下部拡散層を共有する複数の縦型トランジスタを形成し、これらを並列に接続することによって１つのトランジスタを構成するというものがある。以下、このようにして構成したトランジスタを「並列単体トランジスタ」と称し、並列単体トランジスタを構成する１つ１つの縦型トランジスタを「単位トランジスタ」と称する。並列単体トランジスタによれば個々の単位トランジスタに比べて大駆動電流を得ることが可能になるので、縦型トランジスタによって、ＤＲＡＭの周辺回路などのような大駆動電流を必要とする回路を構成することが可能になる。
【０００４】
特許文献１，２には、並列単体トランジスタの例が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１０２１３６号公報
【特許文献２】特開２０１３−１３１７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示される例のように、従来の並列単体トランジスタにおける下部拡散層は、活性領域の底面に露出した半導体基板表面の全体に設けられる。その結果、下部拡散層が各単位トランジスタに共通となることから、従来の並列単体トランジスタでは、下部拡散層と上層の配線とを接続する下部拡散層給電コンタクトプラグの個数は、１つの並列単体トランジスタにつき１本だけとされている。
【０００７】
これに対し、大きな駆動電流を得るためには、１つの並列単体トランジスタにつき、複数本の下部拡散層給電コンタクトプラグを設けることが好ましい。しかしながら、そのようにする場合、活性領域内のスペースの関係上、複数の下部拡散層給電コンタクトプラグと、個々の単位トランジスタを構成する複数の半導体ピラーとを並列に配置せざるを得なくなる。その結果、下部拡散層給電コンタクトプラグとゲート電極との間に生ずる寄生容量が大きくなってしまう。
【０００８】
したがって、下部拡散層給電コンタクトプラグとゲート電極との間に生ずる寄生容量の増加を抑制しながら、複数の半導体ピラーと並列に複数の下部拡散層給電コンタクトプラグを配置できる技術が必要とされている。
【課題を解決するための手段】
【０００９】
本発明による半導体装置は、半導体基板と、それぞれ前記半導体基板の表面に立設された半導体ピラーであり、かつ第１の方向に沿って並置される複数の第１の半導体ピラーと、それぞれ前記半導体基板の表面に立設された半導体ピラーであり、かつ隣接する２つの前記第１の半導体ピラーのそれぞれに接続される複数の第２の半導体ピラーと、前記複数の第１の半導体ピラー及び前記複数の第２の半導体ピラーからなる複合ピラーの下端に接して形成される下部拡散層と、ゲート絶縁膜を介して前記複合ピラーの側面を覆うゲート電極と、それぞれ前記複合ピラーの上部の少なくとも一部に形成される１又は複数の上部拡散層と、それぞれの下面で前記下部拡散層に接続し、かつ前記第１の方向と交差する第２の方向で前記複数の第２の半導体ピラーそれぞれの側面と対向する位置に配置される複数の下部拡散層給電コンタクトプラグとを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、第１の方向に沿って複数の第１の半導体ピラーを並置するとともに、隣接する２つの第１の半導体ピラーに接続されるように複数の第２の半導体ピラーを配置することによって１つの複合ピラーを構成し、さらに、複数の第２の半導体ピラーそれぞれの側面と第２の方向で対向する位置に複数の下部拡散層給電コンタクトプラグを配置したので、各下部拡散層給電コンタクトプラグとゲート電極とをできる限り離し、それによってこれらの間に生ずる寄生容量の増加を抑制しながら、複合ピラーと並列に、複数の下部拡散層給電コンタクトプラグを配置することが可能になる。したがって、複合ピラーをチャネルとするトランジスタに関して、大きな駆動電流を得ることが実現される。
【図面の簡単な説明】
【００１１】
【図１】本発明の好ましい第１の実施の形態による半導体装置１の模式的な上面図である。
【図２】（ａ）は図１に示したＡ−Ａ線に対応する半導体装置１の水平断面図であり、（ｂ）は図１に示したＢ−Ｂ線に対応する半導体装置１の水平断面図である。
【図３】図１に示したＣ−Ｃ線に対応する半導体装置１の水平断面図である。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。以下の説明では、本実施の形態による半導体装置１の構成を全体的に説明した後、本発明の特徴を構成する部分について、まとめて説明する。なお、図１は半導体装置１の上面図であるが、内部の平面構造を理解可能な形で表現するために、一部の構成を透過的に描いている。
【００１３】
半導体装置１は例えばＤＲＡＭであり、図１〜図３に示すように、ｐ型単結晶シリコン基板である半導体基板２を備えて構成される。半導体基板２の主面には、いわゆるＳＴＩ(Shallow Trench Isolation)法による素子分離領域を構成する素子分離用絶縁膜３（シリコン酸化膜）が埋め込まれており、これによって長方形の活性領域Ｋが区画されている。なお、図１では、活性領域Ｋの一方の対辺の延在方向をｘ方向（第２の方向）とし、ｘ方向と直交する方向をｙ方向（第１の方向）としている。
【００１４】
活性領域Ｋ内には、図１に示すように、それぞれのｘ方向の幅がＬ２ｘであり、ｙ方向の幅がＬ２ｙである３つの半導体ピラーＳＰ１〜ＳＰ３（第１の半導体ピラー）と、それぞれのｘ方向の幅が上記Ｌ２ｘより小さいＤ（Ｄ＜Ｌ２ｘ）であり、ｙ方向の幅が上記Ｌ２ｙより大きいＷ４（Ｗ４＞Ｌ２ｙ）である２つの半導体ピラーＢＰ１，ＢＰ２（第２の半導体ピラー）とが立設される。
【００１５】
本実施の形態では、図１に示すように、半導体ピラーＳＰ１〜ＳＰ３はそれぞれ円形の水平断面を有する円柱形状に形成されている。したがって、Ｌ２ｘ及びＬ２ｙはともに、半導体ピラーＳＰ１〜ＳＰ３の水平断面の直径（第１の値）に等しい（Ｌ２ｘ＝Ｌ２ｙ）。一方、半導体ピラーＢＰ１，ＢＰ２はそれぞれ長方形の水平断面を有する角柱形状に形成され、かつ、短辺がｘ方向に平行となるように配置されている。したがって、上記Ｄは水平断面の短辺の長さ（第２の値）、上記Ｗ４はそれぞれ水平断面の長辺の長さにそれぞれ対応しており、Ｄ＜Ｗ４となる。なお、以下の説明では、半導体ピラーＳＰ１〜ＳＰ３のそれぞれを「円形ピラー」と称し、半導体ピラーＢＰ１，ＢＰ２のそれぞれを「ビームピラー」と称することとする。
【００１６】
円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２はそれぞれ、図２及び図３から理解されるように、半導体基板２の表面にシリコン酸化膜からなるパッド酸化膜４と、シリコン窒化膜からなるマスク膜５とを順次形成し、各ピラーの形成領域及び素子分離領域のそれぞれに対応する部分のみを残すようにマスク膜５をパターニングした後、マスク膜５をマスクとしてパッド酸化膜４及び半導体基板２をエッチングすることによって形成される。
【００１７】
円形ピラーＳＰ１〜ＳＰ３は、図１に示すように、一定の配置ピッチＷ１でｙ方向に沿って並置される。また、ビームピラーＢＰ１，ＢＰ２は円形ピラーＳＰ１〜ＳＰ３のｙ方向の間に１つずつ配置され、ｙ方向に隣接する２つの円形ピラーのそれぞれと接続される。したがって、円形ピラーＳＰ１〜ＳＰ３の配置ピッチＷ１は、図１からも理解されるようにＷ４＋Ｌ２ｙに等しくなる。この接続を通じて円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２は一体化しており、これにより１つの複合ピラーＰが構成されている。
【００１８】
ここで、円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２は、それぞれが従来の並列単体トランジスタにおける各単位トランジスタを構成する半導体ピラーに相当する。しかし、本実施の形態では、上記したように円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２を一体化して１つの複合ピラーＰを構成しているため、単位トランジスタの境界は明確でなく、むしろ１つの大きな縦型トランジスタが構成されていると言ったほうが適切である。図１には、この大きな縦型トランジスタをトランジスタＴｒとして図示している。
【００１９】
活性領域Ｋの底面に位置する半導体基板２の表面には、図２及び図３に示すように、シリコン酸化膜からなるピラー下部絶縁膜６が配置される。ピラー下部絶縁膜６の形成は、複合ピラーＰを形成した後、複合ピラーＰの側面をサイドウォール形状のシリコン窒化膜（サイドウォール絶縁膜。図示せず）で覆った状態でシリコンを熱酸化することによって行うことが好適である。この形成方法によれば、複合ピラーＰの側面にはピラー下部絶縁膜６が形成されないこととなる。
【００２０】
ピラー下部絶縁膜６の下方に位置する半導体基板２の表面には、下部拡散層７が配置される。下部拡散層７は複合ピラーＰの下端に接するように形成されており、トランジスタＴｒのソース／ドレインの一方を構成する。下部拡散層７の形成は、ピラー下部絶縁膜６を形成した後、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物を半導体基板２の表面にイオン注入することによって行うことが好適である。上述したサイドウォール絶縁膜は、下部拡散層７を形成した後、全体を燐酸液に浸漬することによって除去される。
【００２１】
複合ピラーＰの側面には、ゲート絶縁膜１０を介して、トランジスタＴｒの制御電極を構成するゲート電極１１が配置される。ゲート絶縁膜１０は、上述したサイドウォール絶縁膜を除去した後、複合ピラーＰの側面を熱酸化することによって形成されるシリコン酸化膜である。一方、ゲート電極１１は、ゲート絶縁膜１０を形成した後、例えばチタン（Ｔｉ）と窒化チタン（ＴｉＮ）からなるバリヤ層及び非晶質シリコン膜をＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法により順次成膜し、それを全面エッチバックすることによって形成される。したがって、ゲート電極１１は、ゲート絶縁膜１０を介して複合ピラーＰの側面全体を覆う、サイドウォール形状の導電膜となる。なお、この形成方法によれば、図２及び図３に示すように、活性領域Ｋの縁部に位置する素子分離用絶縁膜３の側面にもゲート電極１１と同様の構成が形成される（図１では図示を省略している）が、この構成はトランジスタＴｒの制御電極として機能するものではない。
【００２２】
円形ピラーＳＰ１〜ＳＰ３それぞれの上部には、図２（ｂ）及び図３に示すように、上部拡散層１３が形成される。これらの上部拡散層１３は、それぞれがトランジスタＴｒのソース／ドレインの他方を構成する。上部拡散層１３の形成は、円形ピラーＳＰ１〜ＳＰ３の上面中央部を露出させる開口部Ｈ１をマスク膜５に設け、この開口部Ｈ１を通じて、半導体基板２の表面にリンや砒素などのｎ型不純物をイオン注入することによって行うことが好適である。なお、マスク膜５に開口部Ｈ１を設けた後イオン注入を開始する前に、開口部Ｈ１の側壁にサイドウォール状のシリコン窒化膜を形成することとしてもよい。
【００２３】
ここで、本実施の形態では３つの円形ピラーＳＰ１〜ＳＰ３それぞれの上部に上部拡散層１３を設けているが、円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２によって１つの複合ピラーＰが構成されていることから、上部拡散層１３は複合ピラーＰの上部の少なくとも一部に設ければよい。上部拡散層１３の個数も、本実施の形態のように必ずしも３つ設ける必要はなく、１以上であればよい。複合ピラーＰの上部全体を使い、１つの大きな上部拡散層１３を形成してもよい。
【００２４】
開口部Ｈ１の内部には、リンや砒素などのｎ型不純物を含有するｎ型単結晶シリコンである積み上げ拡散層１４が配置される。積み上げ拡散層１４の形成は、選択エピタキシャル成長によって行うことが好適である。ｎ型不純物の導入は、選択エピタキシャル成長の原料ガスに不純物を含めることによって行ってもよいし、選択エピタキシャル成長によってノンドープのシリコン膜を成長させた後、イオン注入法を用いて行ってもよい。積み上げ拡散層１４の底面は、対応する上部拡散層１３の上面に接続される。
【００２５】
素子分離用絶縁膜３で囲まれた活性領域Ｋの内部には、図２及び図３に示すように、シリコン酸化膜である層間絶縁膜１２が埋め込まれる。層間絶縁膜１２の上面は、残存するマスク膜５の上面と同一の平面を構成するように平坦化されている。層間絶縁膜１２及びマスク膜５からなる平面上には、下から順に、シリコン酸化膜である層間絶縁膜２０、シリコン窒化膜であるストッパー膜２１、シリコン酸化膜である層間絶縁膜２２が配置される。
【００２６】
下部拡散層７、ゲート電極１１、及び積み上げ拡散層１４（上部拡散層１３）はそれぞれ、上記層間絶縁膜２２などを貫通するコンタクトプラグによって、層間絶縁膜２２上に形成される図示しない配線層内の配線に接続される。以下、この点について詳しく説明する。
【００２７】
下部拡散層７は、２本の下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２によって、上記配線層内の同一の配線に接続される。したがって、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２は、それぞれの上面で互いに接続されている。下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２はそれぞれ、ピラー下部絶縁膜６、層間絶縁膜１２、層間絶縁膜２０、ストッパー膜２１、及び層間絶縁膜２２を貫通するコンタクトホールＨ２内に埋設された導電膜によって構成されており、それぞれの下面で下部拡散層７に接続される。
【００２８】
下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｘ方向の幅はＬ１ｘであり、ｙ方向の幅はＬ１ｙである。本実施の形態では、円形ピラーＳＰ１〜ＳＰ３と同様に下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２も、それぞれ円形の水平断面を有する円柱形状に形成される。したがって、Ｌ１ｘ及びＬ１ｙはともに、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２の水平断面の直径に等しくなっている（Ｌ１ｘ＝Ｌ１ｙ）。
【００２９】
下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２と、ビームピラーＢＰ１，ＢＰ２とは、一対一に対応している。また、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２は、複合ピラーＰから見てｘ方向の一方側（図１では左側）に、円形ピラーＳＰ１〜ＳＰ３と同じ一定の配置ピッチＷ１でｙ方向に沿って並置されており、これにより下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２はそれぞれ、対応するビームピラーＢＰ１，ＢＰ２の側面とｘ方向で対向する位置に配置されている。
【００３０】
ゲート電極１１は、１本のゲートコンタクトプラグＧＰによって、上記配線層内の配線に接続される。ゲートコンタクトプラグＧＰは、層間絶縁膜１２、層間絶縁膜２０、ストッパー膜２１、及び層間絶縁膜２２を貫通するコンタクトホールＨ３内に埋設された導電膜によって構成されており、その下面で、サイドウォール状に形成されたゲート電極１１の上面に接続される。トランジスタＴｒのオンオフ制御は、ゲートコンタクトプラグＧＰを通じてゲート電極１１の電位を制御することによって行われる。
【００３１】
積み上げ拡散層１４（上部拡散層１３）は、それぞれ層間絶縁膜２０、ストッパー膜２１、及び層間絶縁膜２２を貫通するコンタクトホールＨ４内に埋設された導電膜によって構成される３本の上部拡散層給電コンタクトプラグＵＰ１〜ＵＰ３によって、上記配線層内の配線に接続される。この３本の上部拡散層給電コンタクトプラグＵＰ１〜ＵＰ３は、３つある積み上げ拡散層１４と一対一に対応して設けられているもので、下面で対応する積み上げ拡散層１４の上面に接続する一方、上面で互いに同一の配線に接続される。したがって、各積み上げ拡散層１４の上面は、上記配線を介して、電気的に接続されている。
【００３２】
ここで、コンタクトホールＨ２〜Ｈ４及び各コンタクトプラグの形成方法について説明する。まずコンタクトホールＨ２〜Ｈ４の形成は、フォトリソグラフィ法及びドライエッチング法を用いて行われる。具体的には、初めにシリコン酸化膜を選択的にエッチングすることにより、ストッパー膜２１の上面までコンタクトホールＨ２〜Ｈ４を開口する。次いで、シリコン窒化膜を選択的にエッチングすることにより、コンタクトホールＨ２〜Ｈ４をストッパー膜２１内に延長する。なお、ストッパー膜２１を設けているのは、エッチングを一旦停止できるようにすることで、ドライエッチングの制御性を高めるためである。
【００３３】
続いて、再度シリコン酸化膜を選択的にエッチングすることにより、コンタクトホールＨ２〜Ｈ４それぞれの全体を形成する。なお、コンタクトホールＨ３，Ｈ４はコンタクトホールＨ２に比べて短いため、これらについてのエッチングは過剰エッチングとなる。このことは、特にコンタクトホールＨ３に関して問題を生じ得る。つまり、フォトリソグラフィ法によってコンタクトホールＨ３の位置決めを行う際にずれが発生すると、コンタクトホールＨ３の底面が下部拡散層７に達してしまうおそれがある。これに対応するため、素子分離用絶縁膜３内に形成した絶縁体ピラーの側面にゲート電極１１を延長することで、素子分離領域内にコンタクトホールＨ３を形成するようにすることとしてもよい。また、コンタクトホールＨ２〜Ｈ４を別々に形成することで、過剰エッチングが起きないようにしてもよい。
【００３４】
コンタクトホールＨ２〜Ｈ４を形成した後には、まずこれらの底部にコバルトシリサイド膜を形成し、次いでＣＶＤ(Chemical Vapor Deposition)法により、チタンと窒化チタンの積層膜からなるバリヤ層を全面に形成する。そして、さらにＣＶＤ法により、コンタクトホールＨ２〜Ｈ４を埋設する厚さで、全面にタングステン（Ｗ）を形成する。その後、ＣＭＰ(Chemical Mechanical Polishing)法によって層間絶縁膜２２上に形成されているＷ／ＴｉＮ／Ｔｉ積層膜を除去することにより、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２、ゲートコンタクトプラグＧＰ、及び上部拡散層給電コンタクトプラグＵＰ１〜ＵＰ３のそれぞれが形成される。
【００３５】
以下、本発明の特徴を構成する部分について、詳しく説明する。以下では、図１に示した直線ＣＸ１〜ＣＸ６、ＣＹ１〜ＣＹ４、ＣＹ５ａ，ＣＹ５ｂ、ＣＹ６〜ＣＹ９を参照しながら、半導体装置１の平面的な構成に着目して説明を行う。
【００３６】
初めに、各直線の意味について説明する。まず、それぞれｘ方向に延在する直線ＣＸ１〜ＣＸ９に着目すると、直線ＣＸ１，ＣＸ３はそれぞれ、円形ピラーＳＰ１のｙ方向の両端の一方及び他方を通る直線である。より具体的には、直線ＣＸ１は円形ピラーＳＰ２から遠い側の端部を通る直線であり、直線ＣＸ１は円形ピラーＳＰ２に近い側の端部を通る直線である。また、直線ＣＸ２，ＣＸ８はそれぞれ、円形ピラーＳＰ１，ＳＰ２のｙ方向の中心を通る直線である。さらに、直線ＣＸ７は、円形ピラーＳＰ２のｙ方向の両端のうち円形ピラーＳＰ１に近い側の端部を通る直線である。
【００３７】
一方、直線ＣＸ５，ＣＸ９はそれぞれ、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２のｙ方向の中心を通る直線である。また、直線ＣＸ４，ＣＸ６はそれぞれ、下部拡散層給電コンタクトプラグＬＰ１のｙ方向の両端の一方及び他方を通る直線である。より具体的には、直線ＣＸ４は下部拡散層給電コンタクトプラグＬＰ２から遠い側の端部を通る直線であり、直線ＣＸ６は下部拡散層給電コンタクトプラグＬＰ２に近い側の端部を通る直線である。
【００３８】
次に、それぞれｙ方向に延在する直線ＣＹ１〜ＣＹ４、ＣＹ５ａ，ＣＹ５ｂ、ＣＹ６〜ＣＹ９に着目すると、直線ＣＹ１は、円形ピラーＳＰ１〜ＳＰ３の側面をｘ方向の他方側（図１では右側）で包絡する包絡線を、直線ＣＹ２は、ビームピラーＢＰ１，ＢＰ２の側面をｘ方向の他方側（図１では右側）で包絡する包絡線を、直線ＣＹ４は、ビームピラーＢＰ１，ＢＰ２の側面をｘ方向の一方側（図１では左側）で包絡する包絡線を、直線ＣＹ５ａは、円形ピラーＳＰ１〜ＳＰ３の側面をｘ方向の一方側（図１では左側）で包絡する包絡線を、直線ＣＹ５ｂは、ゲート電極１１のうちビームピラーＢＰ１，ＢＰ２それぞれの側面に形成された部分の側面をｘ方向の一方側（図１では左側）で包絡する包絡線（第２の包絡線）を、直線ＣＹ６は、ゲート電極１１のうち円形ピラーＳＰ１〜ＳＰ３それぞれの側面に形成された部分の側面をｘ方向の一方側（図１では左側）で包絡する包絡線（第１の包絡線）を、直線ＣＹ７は、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれの側面をｘ方向の他方側（図１では右側）で包絡する包絡線（第３の包絡線）を、直線ＣＹ９は、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれの側面をｘ方向の一方側（図１では左側）で包絡する包絡線をそれぞれ意味している。なお、図１では直線ＣＹ５ａと直線ＣＹ５ｂとが同じ直線となっているが、これらは異なる直線であってもよい。
【００３９】
また、直線ＣＹ３は、円形ピラーＳＰ１〜ＳＰ３それぞれのｘ方向の中心を通る直線であり、直線ＣＹ８は、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｘ方向の中心を通る直線である。
【００４０】
図１から理解されるように、直線ＣＸ１と直線ＣＸ３の間の距離（ｙ方向の距離）は、円形ピラーＳＰ１〜ＳＰ３それぞれのｙ方向の幅Ｌ２ｙに対応している。また、直線ＣＹ１と直線ＣＹ５ａの間の距離（ｘ方向の距離）は、円形ピラーＳＰ１〜ＳＰ３それぞれのｘ方向の幅Ｌ２ｘに対応している。上述したように、本実施の形態ではＬ２ｘ＝Ｌ２ｙである。
【００４１】
同様に、直線ＣＸ４と直線ＣＸ６の間の距離（ｙ方向の距離）は、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｙ方向の幅Ｌ１ｙに対応している。また、直線ＣＹ７と直線ＣＹ９の間の距離（ｘ方向の距離）は、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｘ方向の幅Ｌ１ｘに対応している。上述したように、本実施の形態ではＬ１ｘ＝Ｌ１ｙである。
【００４２】
直線ＣＸ２と直線ＣＸ８の間の距離（ｙ方向の距離）は、円形ピラーＳＰ１〜ＳＰ３のｙ方向の配置ピッチＷ１に対応している。同様に、直線ＣＸ５と直線ＣＸ９の間の距離（ｙ方向の距離）は、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２のｙ方向の配置ピッチＷ１に対応している。上述したように、これらは同じ値である。
【００４３】
直線ＣＸ３と直線ＣＸ７の間の距離（ｙ方向の距離）は、半導体ピラーＢＰ１，ＢＰ２それぞれのｙ方向の幅Ｗ４に対応している。上述したように、円形ピラーＳＰ１〜ＳＰ３のｙ方向の配置ピッチＷ１はＷ４＋Ｌ２ｙに等しい。
【００４４】
直線ＣＹ２と直線ＣＹ４の間の距離（ｘ方向の距離）は、半導体ピラーＢＰ１，ＢＰ２それぞれのｘ方向の幅Ｄに対応している。上述したように、幅Ｄは、円形ピラーＳＰ１〜ＳＰ３それぞれのｘ方向の幅Ｌ２ｘより小さい。
【００４５】
さて、半導体装置１においては、下部拡散層給電コンタクトプラグＬＰ１のｙ方向の位置を、対応するビームピラーＢＰ１と直線ＣＸ５とが交差するように決定している。同様に、下部拡散層給電コンタクトプラグＬＰ２のｙ方向の位置を、対応するビームピラーＢＰ２と直線ＣＸ９とが交差するように決定している。このようにすることにより、ゲート電極１１のうち円形ピラーＳＰ１〜ＳＰ３それぞれの側面に形成された部分と、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２とを、可能な限り離すことが実現される。
【００４６】
より好ましくは、直線ＣＸ５がビームピラーＢＰ１のｙ方向の中心を通過し、直線ＣＸ９がビームピラーＢＰ２のｙ方向の中心を通過するように、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｙ方向の位置を決定することが好適である。こうすれば、さらに効果的に、ゲート電極１１のうち円形ピラーＳＰ１〜ＳＰ３それぞれの側面に形成された部分と、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２との間の距離を離すことが可能になる。
【００４７】
また、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｙ方向の幅Ｌ１ｙは、ビームピラーＢＰ１，ＢＰ２それぞれのｙ方向の幅Ｗ４より小さい値とすることが好ましい（Ｌ１ｙ＜Ｗ４）。こうすることで、上記のように下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２のｙ方向の位置を決定した場合に、ゲート電極１１のうち円形ピラーＳＰ１〜ＳＰ３それぞれの側面に形成された部分と、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２とが近づいてしまう可能性を低減できる。
【００４８】
また、半導体装置１においては、円形ピラーＳＰ１〜ＳＰ３に対するビームピラーＢＰ１，ＢＰ２のｘ方向の位置を、直線ＣＹ５ｂと直線ＣＹ７との間の距離Ｗ２が直線ＣＹ６と直線ＣＹ７との間の距離Ｗ３より長くなるように決定している。このようにすることにより、半導体装置１では、ゲート電極１１のうちビームピラーＢＰ１，ＢＰ２それぞれの側面に形成された部分と、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２とを、可能な限り離すことが実現されている。
【００４９】
より好ましくは、直線ＣＸ３がビームピラーＢＰ１，ＢＰ２それぞれのｘ方向の中心を通過するように、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｘ方向の位置を決定することが好適である。こうすれば、さらに効果的に、ゲート電極１１のうちビームピラーＢＰ１，ＢＰ２それぞれの側面に形成された部分と、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２との間の距離を離すことが可能になる。
【００５０】
また、上記距離Ｗ３は、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれのｘ方向の幅Ｌ１ｘの１／２以上２／３以下であるとすることが好ましい（Ｌ１／２≦Ｗ３≦２Ｌ１／３）。こうすることで、ゲート電極１１のうちビームピラーＢＰ１，ＢＰ２それぞれの側面に形成された部分と、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２との間の距離が最適化される。
【００５１】
以上説明したように、本実施の形態による半導体装置１によれば、ｙ方向に沿って円形ピラーＳＰ１〜ＳＰ３を並置するとともに、隣接する２つの円形ピラーに接続されるようにビームピラーＢＰ１，ＢＰ２を配置することによって１つの複合ピラーＰを構成し、さらに、ビームピラーＢＰ１，ＢＰ２それぞれの側面とｘ方向で対向する位置に下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２を配置したので、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２とゲート電極１１とをできる限り離し、それによってこれらの間に生ずる寄生容量の増加を抑制しながら、複合ピラーＰと並列に、下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２を配置することが可能になっている。したがって、複合ピラーＰをチャネルとするトランジスタＴｒに関して、大きな駆動電流を得ることが実現される。
【００５２】
また、本実施の形態による半導体装置１によれば、円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２によって１つの複合ピラーＰが構成されることから、必ずしも円形ピラーＳＰ１〜ＳＰ３及びビームピラーＢＰ１，ＢＰ２のすべてに上部拡散層１３を設けなくてもよく、したがって、従来に比べて上部拡散層給電コンタクトプラグの個数を減らすことが可能になる。これにより、本実施の形態による半導体装置１によれば、上部拡散層給電コンタクトプラグとゲート電極１１との間に生ずる寄生容量を低減するという効果も得られる。
【００５３】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００５４】
例えば、上記各実施の形態では半導体装置１はＤＲＡＭであるとしたが、本発明は、ＤＲＡＭ以外の半導体装置にも好適に適用可能である。
【００５５】
また、上記各実施の形態では、半導体ピラーＳＰ１〜ＳＰ３及び下部拡散層給電コンタクトプラグＬＰ１，ＬＰ２それぞれの水平断面が円形である例を挙げたが、例えば角丸長方形や楕円形など、他の形状の水平断面を採用することも可能である。
【符号の説明】
【００５６】
１                半導体装置
２                半導体基板
３                素子分離用絶縁膜
４                パッド酸化膜
５                マスク膜
６                ピラー下部絶縁膜
７                下部拡散層
１０              ゲート絶縁膜
１１              ゲート電極
１２，２０，２２  層間絶縁膜
１３              上部拡散層
１４              積み上げ拡散層
２１              ストッパー膜
ＢＰ１，ＢＰ２    ビームピラー（第２の半導体ピラー）
ＧＰ              ゲートコンタクトプラグ
Ｈ１              開口部
Ｈ２〜Ｈ４        コンタクトホール
Ｋ                活性領域
ＬＰ１，ＬＰ２    下部拡散層給電コンタクトプラグ
Ｐ                複合ピラー
ＳＰ１〜ＳＰ３    円形ピラー（第１の半導体ピラー）
Ｔｒ              トランジスタ
ＵＰ１〜ＵＰ３    上部拡散層給電コンタクトプラグ
【図１】
2016076564.tif 000003
【図２】
2016076564.tif 000004
【図３】
2016076564.tif 000005