(57)【要約】      （修正有）【課題】表示品位を改善することが可能な液晶表示装置を提供する。【解決手段】ゲート配線Ｇ１と、ソース配線Ｓ１，Ｓ２と、ソース配線Ｓ１，Ｓ２を覆う第２層間絶縁膜と、前記第２層間絶縁膜上に形成されゲート配線Ｇ１及びソース配線Ｓ１，Ｓ２と対向する第１共通電極ＣＥ1と、第１共通電極ＣＥ1を覆う第３層間絶縁膜と、前記第３層間絶縁膜上で第２方向Ｙに延出した主画素電極ＰＡ及び第１方向Ｘに延出した副画素電極ＰＢを含む画素電極ＰＥと、前記第３層間絶縁膜上に形成され第１共通電極ＣＥ１と同電位の第２共通電極ＣＥ２と、画素電極ＰＥ及び第２共通電極ＣＥ２を覆う第１配向膜と、を備え、第２共通電極ＣＥ２は、ソース配線Ｓ１，Ｓ２と対向するとともに副画素電極ＰＢと対向する位置で途切れた第２主共通電極と、前記第２主共通電極と交差し主画素電極ＰＡと対向する位置で途切れた第２副共通電極と、を備えた、液晶表示装置。【選択図】図２
2016133771.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に沿って延出したゲート配線と、前記ゲート配線を覆う第１層間絶縁膜と、前記第１層間絶縁膜上で第１方向に交差する第２方向に沿って延出したソース配線と、前記ソース配線を覆う第２層間絶縁膜と、前記第２層間絶縁膜上に形成され前記ゲート配線及び前記ソース配線と対向する第１共通電極と、前記第１共通電極を覆う第３層間絶縁膜と、前記第３層間絶縁膜上で第２方向に延出した主画素電極及び第１方向に延出した副画素電極を含む画素電極と、前記第３層間絶縁膜上に形成され前記第１共通電極と同電位の第２共通電極と、前記画素電極及び前記第２共通電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜に対向する第２配向膜を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第２共通電極は、前記ソース配線と対向するとともに前記副画素電極と対向する位置で途切れた第２主共通電極と、前記第２主共通電極と交差し前記主画素電極と対向する位置で途切れた第２副共通電極と、を備えた、液晶表示装置。
【請求項２】
前記第２共通電極は、前記第２主共通電極と前記第２副共通電極とが交差する位置において前記第３層間絶縁膜を貫通するコンタクトホールを介して前記第１共通電極にコンタクトした、請求項１に記載の液晶表示装置。
【請求項３】
第１方向に沿って延出したゲート配線と、前記ゲート配線を覆う第１層間絶縁膜と、前記第１層間絶縁膜上で第１方向に交差する第２方向に沿って延出したソース配線と、前記ソース配線を覆う第２層間絶縁膜と、前記第２層間絶縁膜上に形成され前記ゲート配線及び前記ソース配線と対向する第１共通電極と、前記第１共通電極を覆う第３層間絶縁膜と、前記第３層間絶縁膜上で第２方向に延出した主画素電極及び第１方向に延出した副画素電極を含む画素電極と、前記第３層間絶縁膜上に形成され前記第１共通電極と同電位の第２共通電極と、前記画素電極及び前記第２共通電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜に対向する第２配向膜を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第２共通電極は、それぞれ島状に形成され前記画素電極の周囲に配置された複数のセグメントを備えた、液晶表示装置。
【請求項４】
各セグメントは、前記第３層間絶縁膜を貫通するコンタクトホールを介して前記第１共通電極にコンタクトした、請求項３に記載の液晶表示装置。
【請求項５】
前記セグメントの各々は、同一形状であって、十字状またはＴ字状に形成された、請求項３または４に記載の液晶表示装置。
【請求項６】
前記第２基板は、前記第２共通電極と対向し前記第２配向膜によって覆われた前記第２共通電極と同電位の第３共通電極を備えた、請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第３層間絶縁膜は無機系材料によって形成され、前記第２層間絶縁膜は有機系材料によって形成された、請求項１乃至６のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、各画素にスイッチング素子を備えたアクティブマトリクス型液晶表示装置において、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界を利用した構造が実用化されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極及び対向電極を備え、液晶分子の配向は、アレイ基板の主面に対してほぼ平行な横電界によって制御される。
【０００３】
このような横電界モードに対して、アレイ基板に形成された画素電極と対向基板に形成された対向電極との間に斜め電界を形成し、液晶分子の配向を制御する技術が提案されている。中でも、十字形状の画素電極やＩ字形状の画素電極とソース配線の上方に位置する共通電極とを組み合わせ、斜め電界を形成する技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１２／１３７５４０号公報
【特許文献２】国際公開第２０１２／１３７５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向に沿って延出したゲート配線と、前記ゲート配線を覆う第１層間絶縁膜と、前記第１層間絶縁膜上で第１方向に交差する第２方向に沿って延出したソース配線と、前記ソース配線を覆う第２層間絶縁膜と、前記第２層間絶縁膜上に形成され前記ゲート配線及び前記ソース配線と対向する第１共通電極と、前記第１共通電極を覆う第３層間絶縁膜と、前記第３層間絶縁膜上で第２方向に延出した主画素電極及び第１方向に延出した副画素電極を含む画素電極と、前記第３層間絶縁膜上に形成され前記第１共通電極と同電位の第２共通電極と、前記画素電極及び前記第２共通電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜に対向する第２配向膜を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第２共通電極は、前記ソース配線と対向するとともに前記副画素電極と対向する位置で途切れた第２主共通電極と、前記第２主共通電極と交差し前記主画素電極と対向する位置で途切れた第２副共通電極と、を備えた、液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向に沿って延出したゲート配線と、前記ゲート配線を覆う第１層間絶縁膜と、前記第１層間絶縁膜上で第１方向に交差する第２方向に沿って延出したソース配線と、前記ソース配線を覆う第２層間絶縁膜と、前記第２層間絶縁膜上に形成され前記ゲート配線及び前記ソース配線と対向する第１共通電極と、前記第１共通電極を覆う第３層間絶縁膜と、前記第３層間絶縁膜上で第２方向に延出した主画素電極及び第１方向に延出した副画素電極を含む画素電極と、前記第３層間絶縁膜上に形成され前記第１共通電極と同電位の第２共通電極と、前記画素電極及び前記第２共通電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜に対向する第２配向膜を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第２共通電極は、それぞれ島状に形成され前記画素電極の周囲に配置された複数のセグメントを備えた、液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構成例を概略的に示す平面図である。
【図３】図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構成例を概略的に示す平面図である。
【図４】図４は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【図５】図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【図６】図６は、図２のＥ−Ｆ線で切断したアレイ基板ＡＲの断面構造を概略的に示す断面図である。
【図７】図７は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構成例を概略的に示す平面図である。
【図８】図８は図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構成例を概略的に示す平面図である。
【図９】図９は、液晶表示パネルＬＰＮを第１方向Ｘに切断した他の断面構造を概略的に示す断面図である。
【図１０】図１０は、液晶表示パネルＬＰＮを第２方向Ｙに切断した他の断面構造を概略的に示す断面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、複数のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇは、例えば、第１方向Ｘに沿って延出している。ソース配線Ｓは、第１方向Ｘに交差する第２方向Ｙに沿って延出し、ゲート配線Ｇと交差している。ここでは、第１方向Ｘと第２方向Ｙとは互いに直交している。一例では、ゲート配線Ｇは第１方向Ｘに略直線的に延出し、ソース配線Ｓは第２方向Ｙに略直線的に延出しているが、ゲート配線Ｇ及びソース配線Ｓは必ずしも直線的に延出していなくても良く、それらの一部が屈曲していたり、分岐していたりしても良い。各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。ゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１３】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば画素電極ＰＥと共通電極ＣＥとの間に形成される。
【００１４】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンなどによって形成されていても良い。
【００１５】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、例えばコモン電位であり、複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。給電部ＶＳは、例えば、アレイ基板ＡＲにおけるアクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、給電部ＶＳと電気的に接続されている。画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されても良いし、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの不透明な配線材料によって形成されても良い。
【００１６】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成され、共通電極ＣＥの少なくとも一部がアレイ基板ＡＲまたは対向基板ＣＴに形成された構成であり、画素電極ＰＥと共通電極ＣＥとの間に形成される電界を利用して液晶層ＬＱに含まれる液晶分子の配向を制御する。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面（あるいは基板主面）に対してわずかに傾いた電界（あるいは基板主面にほぼ平行な電界）である。
【００１７】
図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構成例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００１８】
アレイ基板ＡＲは、ゲート配線Ｇ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥに含まれる第１共通電極ＣＥ１及び第２共通電極ＣＥ２、第１配向膜ＡＬ１などを備えている。
【００１９】
ゲート配線Ｇ１は、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。図示したように、本実施形態においては、保持容量ＣＳを形成するために画素ＰＸを横切る補助容量線は存在しない。
【００２０】
図示した例では、画素ＰＸは、図中の破線で示した領域に相当し、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。画素ＰＸの第１方向Ｘに沿った長さはソース配線Ｓ１とソース配線Ｓ２との第１方向Ｘに沿ったピッチに相当し、画素ＰＸの第２方向Ｙに沿った長さはゲート配線の第２方向Ｙに沿ったピッチに相当する。なお、画素ＰＸの形状は図示した例に限らない。
【００２１】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ１は当該画素ＰＸの略中央部に配置されている。画素ＰＸに対応して配置されるスイッチング素子ＳＷは、例えば、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。
【００２２】
画素電極ＰＥは、Ｘ−Ｙ平面において、ソース配線Ｓ１とソース配線Ｓ２との間に位置している。画素電極ＰＥは、主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡ及び副画素電極ＰＢは、一体的あるいは連続的に形成され、互いに電気的に接続されている。主画素電極ＰＡは、ソース配線Ｓ１とソース配線Ｓ２との略中間に位置し、画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。副画素電極ＰＢは、画素ＰＸの略中央部に位置し、画素ＰＸの左側端部付近（つまりソース配線Ｓ１と重なる位置の近傍）及び右側端部付近（つまりソース配線Ｓ２と重なる位置の近傍）まで第１方向Ｘに沿って直線的に延出している。つまり、副画素電極ＰＢは、その一部がゲート配線Ｇ１と重なる位置に配置され、主画素電極ＰＡの第２方向Ｙに沿った中間部で交差している。換言すると、ここに示した画素電極ＰＥは、十字形状に形成されている。副画素電極ＰＢは、第２方向Ｙに沿って略同一の幅を有する帯状に形成されているが、その形状は図示した例に限らない。画素電極ＰＥは、副画素電極ＰＢにおいてスイッチング素子ＳＷと電気的に接続されている。
【００２３】
第１共通電極ＣＥ１は、画素電極ＰＥと対向するとともに、画素ＰＸの略全体に亘って配置されている。また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２と対向するとともに、これらのソース配線Ｓ１及びソース配線Ｓ２を超えて第１方向Ｘに亘って延在し、当該画素ＰＸの第１方向Ｘに隣接する画素にも配置されている。さらに、第１共通電極ＣＥ１は、ゲート配線Ｇ１と対向するとともに、ゲート配線Ｇ１を超えて第２方向Ｙに亘って延在し、当該画素ＰＸの第２方向Ｙに隣接する画素にも配置されている。
【００２４】
第２共通電極ＣＥ２は、第１共通電極ＣＥ１と電気的に接続されており、第１共通電極ＣＥ１と同電位である。第２共通電極ＣＥ２は、第２主共通電極ＣＡ１及びＣＡ２、及び、第２副共通電極ＣＢ１及びＣＢ２を備えている。この第２共通電極ＣＥ２は、一画素ＰＸについて、画素電極ＰＥの周囲に配置された４つのセグメントＣ１乃至Ｃ４を備えている。これらのセグメントＣ１乃至Ｃ４は、それぞれ島状に形成されている。図示した例では、セグメントＣ１及びＣ２は第１方向Ｘに並び、セグメントＣ３及びＣ４は第１方向Ｘに並び、また、セグメントＣ１及びＣ３はソース配線Ｓ１に沿って第２方向Ｙに並び、セグメントＣ２及びＣ４はソース配線Ｓ２に沿って第２方向Ｙに並んでいる。また、セグメントＣ１乃至Ｃ４は、第１共通電極ＣＥ１と対向している。セグメントＣ１はコンタクトホールＣＨ１を介して第１共通電極ＣＥ１にコンタクトし、セグメントＣ２はコンタクトホールＣＨ２を介して第１共通電極ＣＥ１にコンタクトし、セグメントＣ３はコンタクトホールＣＨ３を介して第１共通電極ＣＥ１にコンタクトし、セグメントＣ４はコンタクトホールＣＨ４を介して第１共通電極ＣＥ１にコンタクトしている。コンタクトホールＣＨ１及びＣＨ３はソース配線Ｓ１と重なる位置に形成され、コンタクトホールＣＨ２及びＣＨ４はソース配線Ｓ２と重なる位置に形成されている。
【００２５】
これらのセグメントＣ１乃至Ｃ４は、いずれも同一形状であって、図示した例では、いずれも十字状に形成されている。すなわち、セグメントＣ１は、第２方向Ｙに延出した主共通電極ＣＡ１１及び第１方向Ｘに延出し主共通電極ＣＡ１１と交差する副共通電極ＣＢ１１を備えている。同様に、セグメントＣ２は主共通電極ＣＡ２１及び副共通電極ＣＢ１２を備え、セグメントＣ３は主共通電極ＣＡ１２及び副共通電極ＣＢ２１を備え、セグメントＣ４は主共通電極ＣＡ２２及び副共通電極ＣＢ２２を備えている。コンタクトホールＣＨ１は、主共通電極ＣＡ１１と副共通電極ＣＢ１１とが交差する位置に形成されている。コンタクトホールＣＨ２は、主共通電極ＣＡ２１と副共通電極ＣＢ１２とが交差する位置に形成されている。コンタクトホールＣＨ３は、主共通電極ＣＡ１２と副共通電極ＣＢ２１とが交差する位置に形成されている。コンタクトホールＣＨ４は、主共通電極ＣＡ２２と副共通電極ＣＢ２２とが交差する位置に形成されている。
【００２６】
主共通電極ＣＡ１１及び主共通電極ＣＡ１２は、第２主共通電極ＣＡ１の一部であり、ソース配線Ｓ１と対向し、第２方向Ｙに沿って同一直線上に位置している。主共通電極ＣＡ２１及び主共通電極ＣＡ２２は、第２主共通電極ＣＡ２の一部であり、ソース配線Ｓ２と対向し、第２方向Ｙに沿って同一直線上に位置している。第２主共通電極ＣＡ１及び第２主共通電極ＣＡ２は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。第２主共通電極ＣＡ１の第１方向Ｘに沿った電極幅は、ソース配線Ｓ１の第１方向Ｘに沿った線幅と同等以上である。第２主共通電極ＣＡ２の第１方向Ｘに沿った電極幅は、ソース配線Ｓ２の第１方向Ｘに沿った線幅と同等以上である。副共通電極ＣＢ１１及び副共通電極ＣＢ１２は、第２副共通電極ＣＢ１の一部であり、第１方向Ｘに沿って同一直線上に位置している。副共通電極ＣＢ２１及び副共通電極ＣＢ２２は、第２副共通電極ＣＢ２の一部であり、第１方向Ｘに沿って同一直線上に位置している。第２副共通電極ＣＢ１及び第２副共通電極ＣＢ２は、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。
【００２７】
換言すると、図示した画素ＰＸの左側端部に位置する第２主共通電極ＣＡ１、及び、図示した画素ＰＸの右側端部に位置する第２主共通電極ＣＡ２は、副画素電極ＰＢと対向する位置で途切れている。また、図示した画素ＰＸの上側端部に位置する第２副共通電極ＣＢ１、及び、図示した画素ＰＸの下側端部に位置する第２副共通電極ＣＢ２は、主画素電極ＰＡと対向する位置で途切れている。
【００２８】
より具体的には、第２主共通電極ＣＡ１は、図示した画素電極ＰＥの副画素電極ＰＢと、この画素電極ＰＥの第１方向Ｘに沿って左側に隣り合う画素電極ＰＥ１の副画素電極ＰＢａとの間で途切れている。第２主共通電極ＣＡ２は、図示した画素電極ＰＥの副画素電極ＰＢと、この画素電極ＰＥの第１方向Ｘに沿って右側に隣り合う画素電極ＰＥ２の副画素電極ＰＢｂとの間で途切れている。第２副共通電極ＣＢ１は、図示した画素電極ＰＥの主画素電極ＰＡと、この画素電極ＰＥの第２方向Ｙに沿って上側に隣り合う画素電極ＰＥ３の主画素電極ＰＡａとの間で途切れている。第２副共通電極ＣＢ２は、図示した画素電極ＰＥの主画素電極ＰＡと、この画素電極ＰＥの第２方向Ｙに沿って下側に隣り合う画素電極ＰＥ４の主画素電極ＰＡｂとの間で途切れている。
【００２９】
なお、図示した例では、副画素電極ＰＢ及び副画素電極ＰＢａは、いずれも主共通電極ＣＡ１１と主共通電極ＣＡ１２との間に延出していないが、副画素電極ＰＢ及び副画素電極ＰＢａの少なくとも一方が主共通電極ＣＡ１１と主共通電極ＣＡ１２との間に延出していても良い。また、副画素電極ＰＢ及び副画素電極ＰＢｂは、いずれも主共通電極ＣＡ２１と主共通電極ＣＡ２２との間に延出していないが、副画素電極ＰＢ及び副画素電極ＰＢｂの少なくとも一方が主共通電極ＣＡ２１と主共通電極ＣＡ２２との間に延出していても良い。主画素電極ＰＡａは、副共通電極ＣＢ１１と副共通電極ＣＢ１２との間に延出しているが、主画素電極ＰＡ及び主画素電極ＰＡａの双方が副共通電極ＣＢ１１と副共通電極ＣＢ１２との間に延出していても良いし、双方いずれも副共通電極ＣＢ１１と副共通電極ＣＢ１２との間に延出していなくても良い。主画素電極ＰＡは、副共通電極ＣＢ２１と副共通電極ＣＢ２２との間に延出しているが、主画素電極ＰＡ及び主画素電極ＰＡｂの双方が副共通電極ＣＢ２１と副共通電極ＣＢ２２との間に延出していても良いし、双方いずれも副共通電極ＣＢ２１と副共通電極ＣＢ２２との間に延出していなくても良い。
【００３０】
このような構成の第２共通電極ＣＥ２は、画素ＰＸを区画し、画素電極ＰＥから離間し、しかも、第２主共通電極ＣＡ１、第２主共通電極ＣＡ２、第２副共通電極ＣＢ１、及び、第２副共通電極ＣＢ２によって画素電極ＰＥを囲んでいる。
【００３１】
アレイ基板ＡＲにおいて、画素電極ＰＥ及び第２共通電極ＣＥ２は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１には、液晶層ＬＱの液晶分子を初期配向させるために、第１配向処理方向ＰＤ１に沿って配向処理がなされている。第１配向処理方向ＰＤ１は、第２方向Ｙと略平行である。
【００３２】
図３は、図１に示した対向基板ＣＴにおける一画素ＰＸの構成例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の画素電極ＰＥ及び第２共通電極ＣＥ２のみを破線で示している。
【００３３】
対向基板ＣＴは、共通電極ＣＥに含まれる第３共通電極ＣＥ３を備えている。第３共通電極ＣＥ３は、第３主共通電極ＣＡ３及びＣＡ４、及び、第３副共通電極ＣＢ３及びＣＢ４を備えている。第３主共通電極ＣＡ３及びＣＡ４、及び、第３副共通電極ＣＢ３及びＣＢ４は、一体的あるいは連続的に形成され、互いに電気的に接続されている。第３主共通電極ＣＡ３及びＣＡ４は第２方向Ｙに沿って直線的に延出し、第３副共通電極ＣＢ３及びＣＢ４は第１方向Ｘに沿って直線的に延出している。つまり、第３共通電極ＣＥ３は、画素ＰＸを区画する格子状に形成されている。また、第３共通電極ＣＥ３は、例えば、アクティブエリアの外側などにおいて、第１共通電極ＣＥ１及び第２共通電極ＣＥ２と電気的に接続され、第１共通電極ＣＥ１及び第２共通電極ＣＥ２と同電位である。
【００３４】
第３主共通電極ＣＡ３は、第２主共通電極ＣＡ１と対向し、第２主共通電極ＣＡ１と平行に延出している。第３主共通電極ＣＡ３は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。第３主共通電極ＣＡ３の幅は、第２主共通電極ＣＡ１の幅と同等である。第３主共通電極ＣＡ４は、第２主共通電極ＣＡ２と対向し、第２主共通電極ＣＡ２と平行に延出している。第３主共通電極ＣＡ４は、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。第３主共通電極ＣＡ４の幅は、第２主共通電極ＣＡ２の幅と同等である。
【００３５】
第３副共通電極ＣＢ３は、第２副共通電極ＣＢ１と対向し、第２副共通電極ＣＢ１と平行に延出している。第３副共通電極ＣＢ３は、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。第３副共通電極ＣＢ３の幅は、第２副共通電極ＣＢ１の幅と同等である。第３副共通電極ＣＢ４は、第２副共通電極ＣＢ２と対向し、第２副共通電極ＣＢ２と平行に延出している。第３副共通電極ＣＢ４は、第２方向Ｙに沿って略同一の幅を有する帯状に形成されている。第３副共通電極ＣＢ４の幅は、第２副共通電極ＣＢ２の幅と同等である。
【００３６】
対向基板ＣＴにおいて、第３共通電極ＣＥ３は、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるために、第２配向処理方向ＰＤ２に沿って配向処理がなされている。第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と平行である。図示した例では、第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と同一方向である。なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、互いに逆向きの方向であっても良い。
【００３７】
図４は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【００３８】
液晶表示パネルＬＰＮを照明するバックライトユニットＢＬは、アレイ基板ＡＲの背面側に配置されている。バックライトユニットＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造については説明を省略する。
【００３９】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の内側、つまり、対向基板ＣＴと対向する側において、ゲート配線Ｇ１、ソース配線Ｓ１、ソース配線Ｓ２、画素電極ＰＥ、第１共通電極ＣＥ１、第２共通電極ＣＥ２、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１配向膜ＡＬ１などを備えている。
【００４０】
図示しないスイッチング素子の半導体層は、例えば第１絶縁基板１０と第１絶縁膜１１との間に形成されている。ゲート配線Ｇ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。
【００４１】
第１共通電極ＣＥ１は、第３絶縁膜１３の上に形成され、第４絶縁膜１４によって覆われている。第１共通電極ＣＥ１は、第３絶縁膜１３を介して、ソース配線Ｓ１及びソース配線Ｓ２と対向している。また、第２共通電極ＣＥ１は、第２絶縁膜１２及び第３絶縁膜１３を介してゲート配線Ｇ１と対向している。
【００４２】
画素電極ＰＥの主画素電極ＰＡ及び副画素電極ＰＢや、第２共通電極ＣＥ２の第２主共通電極ＣＡ１及びＣＡ２、及び、第２副共通電極ＣＢ１及びＣＢ２は、第４絶縁膜１４の上に形成され、第１配向膜ＡＬ１によって覆われている。主画素電極ＰＡは、第２主共通電極ＣＡ１と第２主共通電極ＣＡ２との間に位置している。副画素電極ＰＢは、第２副共通電極ＣＢ１と第２副共通電極ＣＢ２との間に位置している。また、副画素電極ＰＢは、ゲート配線Ｇ１の直上に位置している。このような画素電極ＰＥは、第４絶縁膜１４を介して第１共通電極ＣＥ１と対向している。第２主共通電極ＣＡ１はソース配線Ｓ１の直上に位置し、第２主共通電極ＣＡ２はソース配線Ｓ２の直上に位置している。このような第２共通電極ＣＥ２は、第４絶縁膜１４を介して第１共通電極ＣＥ１と対向している。
【００４３】
第１共通電極ＣＥ１、画素電極ＰＥ、及び、第２共通電極ＣＥ２は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。
【００４４】
第２絶縁膜１２は、ゲート配線Ｇ１を覆う第１層間絶縁膜に相当する。第３絶縁膜１３は、ソース配線Ｓ１及びソース配線Ｓ２を覆う第２層間絶縁膜に相当する。第４絶縁膜１４は、第１共通電極ＣＥ１を覆う第３層間絶縁膜に相当する。第１絶縁膜１１、第２絶縁膜１２、及び、第４絶縁膜１４は、例えば、シリコン窒化物やシリコン酸化物などの無機系材料によって形成されている。第３絶縁膜１３、樹脂材料等の有機系材料によって形成されている。
【００４５】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第２共通電極ＣＥ２を覆っており、第４絶縁膜１４の上にも配置されている。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００４６】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側において、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第３共通電極ＣＥ３、第２配向膜ＡＬ２などを備えている。
【００４７】
遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに形成され、画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。つまり、遮光層ＢＭは、ソース配線Ｓ１及びＳ２、ゲート配線Ｇ１、スイッチング素子ＳＷなどの配線部の直上に位置するように配置されている。ここに示した例では、遮光層ＢＭは、ソース配線Ｓ１及びＳ２の上方、あるいは、第２主共通電極ＣＡ１及びＣＡ２の上方に位置し第２方向Ｙに沿って延出した部分と、第２副共通電極ＣＢ１及びＣＢ２の上方に位置し第１方向Ｘに沿って延出した部分を備えており、格子状に形成されている。
【００４８】
カラーフィルタＣＦは、画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおいて遮光層ＢＭによって区画された内側（開口部ＡＰ）に配置されるとともに、その一部が遮光層ＢＭに重なっている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。カラーフィルタＣＦ同士の境界は、遮光層ＢＭと重なっている。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、例えば、透明な樹脂材料によって形成されている。
【００４９】
第３共通電極ＣＥ３の第３主共通電極ＣＡ３及びＣＡ４、及び、第３副共通電極ＣＢ３及びＣＢ４は、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成され、いずれも遮光層ＢＭの下方に位置している。第３主共通電極ＣＡ３は、ソース配線Ｓ１の上方に位置し、第２主共通電極ＣＡ１と対向している。第３主共通電極ＣＡ４は、ソース配線Ｓ２の上方に位置し、第２主共通電極ＣＡ２と対向している。第３副共通電極ＣＢ３は、第２副共通電極ＣＢ１と対向している。第３副共通電極ＣＢ４は、第２副共通電極ＣＢ２と対向している。開口部ＡＰにおいて、画素電極ＰＥと、第２共通電極ＣＥ２及び第３共通電極ＣＥ３との間の領域は、いずれもバックライト光が透過可能な透過領域に相当する。第３共通電極ＣＥ３は、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。
【００５０】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。第２配向膜ＡＬ２は、第３共通電極ＣＥ２やオーバーコート層ＯＣを覆っている。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００５１】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状のスペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。液晶層ＬＱは、液晶分子ＬＭを含み、例えば誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００５２】
第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が配置されている。第１光学素子ＯＤ１は、第１偏光軸ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が配置されている。第２光学素子ＯＤ２は、第２偏光軸ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００５３】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、略直交するクロスニコルの位置関係にある。図３の（ａ）に示した例では、第１偏光板ＰＬ１はその第１偏光軸ＡＸ１が第１方向Ｘと平行となるように配置され、第２偏光板ＰＬ２はその第２偏光軸ＡＸ２が第２方向Ｙと平行となるように配置されている。図３の（ｂ）に示した例では、第２偏光板ＰＬ２はその第２偏光軸ＡＸ２が第１方向Ｘと平行となるように配置され、第１偏光板ＰＬ１はその第１偏光軸ＡＸ１が第２方向Ｙと平行となるように配置されている。
【００５４】
図６は、図２のＥ−Ｆ線で切断したアレイ基板ＡＲの断面構造を概略的に示す断面図である。
【００５５】
アレイ基板ＡＲにおいて、第２共通電極ＣＥ２のセグメントＣ１は、第４絶縁膜１４の上に形成され、ソース配線Ｓ１の直上において第１共通電極ＣＥ１と対向している。この第１セグメントＣ１は、第４絶縁膜１４を貫通するコンタクトホールＣＨ１を介して、第１共通電極ＣＥ１にコンタクトしている。これにより、セグメントＣ１は、第１共通電極ＣＥ１と電気的に接続されている。第２共通電極ＣＥ２の他のセグメントについても、同様に、第４絶縁膜を貫通するコンタクトホールを介して第１共通電極ＣＥ１と電気的に接続されている。
【００５６】
次に、上記構成の液晶表示パネルＬＰＮの動作について説明する。
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥ（第１共通電極ＣＥ１、第２共通電極ＣＥ２、及び、第３共通電極ＣＥ３）との間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱの液晶分子ＬＭは、Ｘ−Ｙ平面内において、図３に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向（ここでは第２方向Ｙ）が初期配向方向に相当する。
【００５７】
ＯＦＦ時において、バックライトユニットＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸ＡＸ１と直交する直線偏光である。直線偏光の偏光状態は、ＯＦＦ時の液晶層ＬＱを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００５８】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態（ＯＮ時）では、画素電極ＰＥと第２共通電極ＣＥ２との間に基板主面と略平行な電界が形成されるとともに、画素電極ＰＥと第３共通電極ＣＥ３との間に基板主面に対して傾斜した斜め電界が形成される。液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間の電界の影響を受け、その配向状態が変化する。図３に示した例では、画素電極ＰＥと第３主共通電極ＣＡ３との間の領域のうち、下側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向し、上側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素電極ＰＥと第３主共通電極ＣＡ４との間の領域のうち、下側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向し、上側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。このように、各画素ＰＸにおいて、ＯＮ時の液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。これにより、画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間にバックライトユニットＢＬからの光が透過可能な透過領域が形成される。
【００５９】
このようなＯＮ時に、液晶表示パネルＬＰＮに入射した直線偏光は、その偏光状態が液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極ＰＥ及び共通電極ＣＥと重なる位置では、液晶分子ＬＭは、初期配向状態に保持されているため、ＯＦＦ時と同様に黒表示となる。
【００６０】
なお、ＯＮ時においては、画素電極ＰＥ（あるいは画素電極ＰＥと電気的に接続された他の電極）は、第４絶縁膜１４を介して第１共通電極ＣＥ１と対向し、各画素に書き込まれた画素電位を一定期間保持している。
【００６１】
本実施形態によれば、画素電極ＰＥと同一層に形成された第２共通電極ＣＥ２は、ソース配線Ｓ１及びＳ２と対向するとともに副画素電極ＰＢと対向する位置で途切れた第２主共通電極ＣＡ１及びＣＡ２と、第２主共通電極と交差し主画素電極ＰＡと対向する位置で途切れた第２副共通電極ＣＢ１及びＣＢ２と、を備えている。このため、主画素電極ＰＡは、第２方向Ｙに隣接する他の主画素電極と電気的にショートしない範囲で、第２方向Ｙに延伸可能となる。また、副画素電極ＰＢは、第１方向Ｘに隣接する他の副画素電極と電気的にショートしない範囲で、第１方向Ｘに延伸可能となる。これにより、各画素ＰＸにおいて、第１方向Ｘ及び第２方向Ｙに隣接する他の画素との境界近傍まで液晶分子の配向を制御するのに必要な電界を形成することが可能となり、表示に寄与する面積を拡大することが可能となる。したがって、一画素あたりの透過率あるいは輝度を向上することが可能となり、表示品位を改善することが可能となる。
【００６２】
また、高精細化に伴って第１方向Ｘの画素ピッチが縮小する傾向にあるが、副画素電極ＰＢの第１方向Ｘに沿った幅を拡大できることにより、副画素電極ＰＢの加工精度を向上することが可能となる。すなわち、副画素電極ＰＢの第１方向Ｘに沿った幅が小さくなると、加工限界に近づき、画素電極ＰＥをパターニングした際に、角が丸まりやすく、図２などに示したような四角形状の副画素電極ＰＢを得ることが困難となる傾向にある。本実施形態によれば、副画素電極ＰＢの第１方向Ｘに沿った幅を拡大できることにより、画素電極ＰＥをパターニングした際に角の丸まりを抑制することが可能となり、図示したような形状の副画素電極ＰＢを得ることが可能となる。このため、副画素電極ＰＢと第２共通電極ＣＥ２及び第３共通電極ＣＥ３との間で所望の電界を形成することが可能となり、液晶分子の配向を安定化させることが可能となる。
【００６３】
また、第２共通電極ＣＥ２は、主画素電極ＰＡ及び副画素電極ＰＢと対向する位置で途切れているため、画素電極ＰＥの周囲にそれぞれ島状に形成された複数のセグメントＣ１乃至Ｃ４に分離される。これらの各セグメントＣ１乃至Ｃ４は、第４絶縁膜１４を貫通するコンタクトホールを介して第１共通電極ＣＥ１と電気的に接続されている。この第４絶縁膜１４は、例えばシリコン窒化物などの無機系材料によって形成可能である。このため、第４絶縁膜１４を貫通するコンタクトホールは比較的小径であり、しかも比較的浅い。したがって、当該コンタクトホールの周辺での液晶分子の配向乱れを抑制することが可能となる。
【００６４】
また、第１共通電極ＣＥ１は、ゲート配線Ｇ１、ソース配線Ｓ１及びソース配線Ｓ２と対向している。このため、ゲート配線Ｇ１から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。また、ソース配線Ｓ１及びソース配線Ｓ２から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。したがって、透過領域のうちのゲート配線Ｇ１、ソース配線Ｓ１及びソース配線Ｓ２に近接する領域での不所望な電界の影響が緩和され、表示品位を改善することが可能となる。
【００６５】
また、第２方向Ｙに隣接する画素ＰＸにおいて、それらの境界には、同電位の第２副共通電極ＣＢ１及びＣＢ２と第３副共通電極ＣＢ３及びＣＢ４とがそれぞれ対向配置されている。このため、各々の画素ＰＸについては、上記の通り、液晶分子の配向制御に必要な電界が形成される一方で、第２方向Ｙに隣接する他の画素からの電界の影響を受けにくくなる。したがって、表示品位を改善することが可能となる。
【００６６】
また、第３共通電極ＣＥ３は、第２共通電極ＣＥ２と対向する格子状であって、第２共通電極ＣＥ２と同電位であるため、第２共通電極ＣＥ２と第３共通電極ＣＥ３との間にコモン電位の等電位面が形成される。このような等電位面は、例えアレイ基板ＡＲと対向基板ＣＴとの間に合わせずれが生じたとしても、ＯＮ時及びＯＦＦ時に液晶分子ＬＭを初期配向状態に維持する。このため、当該画素ＰＸの第１方向Ｘあるいは第２方向Ｙに異なる色の画素が配置された場合に、混色の発生を抑制することが可能となる。
【００６７】
さらに、画素電極（あるいは画素電極と電気的に接続された他の電極）は、第４絶縁膜１４を介して第１共通電極ＣＥ１と対向し、各画素に書き込まれた画素電位を一定期間保持することができる。また、第４絶縁膜１４は、例えばシリコン窒化物などの無機系材料によって形成可能であり、比較的薄い膜厚で形成されるため、比較的大きな容量を容易に形成することができる。このため、保持容量ＣＳを形成するために画素ＰＸを横切る補助容量線は不要となる。これにより、補助容量線を配置した場合と比較して、一画素当たりの透過領域の面積を拡大することが可能となり、透過率を向上することが可能となる。
【００６８】
次に、本実施形態の変形例について説明する。以下では、主な相違点を説明し、上記した例と同一構成については同一の参照符号を付して詳細な説明を省略する。
【００６９】
図７は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構成例を概略的に示す平面図である。
【００７０】
図７に示した例は、図２に示した例と比較して、画素電極ＰＥがＴ字状に形成された点で相違している。第２共通電極ＣＥ２は、主画素電極ＰＡと対向する位置、及び、副画素電極ＰＢと対向する位置で途切れており、画素電極ＰＥの周囲に位置する４つのセグメントＣ１乃至Ｃ４に分離されている。これらの４つのセグメントＣ１乃至Ｃ４は、いずれも同一形状であり、図示した例では十字状に形成されている。
【００７１】
副画素電極ＰＢと、画素電極ＰＥの第１方向Ｘに沿って左側に隣り合う副画素電極ＰＢａとの間では、セグメントＣ１とセグメントＣ３とが離間している。副画素電極ＰＢと、画素電極ＰＥの第１方向Ｘに沿って右側に隣り合う副画素電極ＰＢｂとの間では、セグメントＣ２とセグメントＣ４とが離間している。主画素電極ＰＡと、画素電極ＰＥの第２方向Ｙに沿って上側に隣り合う副画素電極ＰＢｃとの間では、セグメントＣ１とセグメントＣ２とが離間している。主画素電極ＰＡと、画素電極ＰＥの第２方向Ｙに沿って下側に隣り合う主画素電極ＰＡａとの間では、セグメントＣ３とセグメントＣ４とが離間している。
【００７２】
このような変形例においても、第２共通電極ＣＥ２と同一層に形成された画素電極ＰＥについて、主画素電極ＰＡは、第２方向Ｙに隣接する他の主画素電極と電気的にショートしない範囲で、第２方向Ｙに延伸可能となる。また、副画素電極ＰＢは、第１方向Ｘに隣接する他の副画素電極と電気的にショートしない範囲で、第１方向Ｘに延伸可能となる。したがって、上記した構成例と同様の効果が得られる。
【００７３】
図８は図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの他の構成例を概略的に示す平面図である。
【００７４】
図８に示した例は、図７に示した例と比較して、第２共通電極ＣＥ２の各セグメントＣ１乃至Ｃ４がいずれも同一形状であって且つＴ字状に形成された点で相違している。すなわち、第２共通電極ＣＥ２は、主画素電極ＰＡと対向する位置、及び、副画素電極ＰＢと対向する位置で途切れており、画素電極ＰＥの周囲に位置する４つのセグメントＣ１乃至Ｃ４に分離されている。副画素電極ＰＢと副画素電極ＰＢａとの間では、セグメントＣ１とセグメントＣ３とが離間している。副画素電極ＰＢと副画素電極ＰＢｂとの間では、セグメントＣ２とセグメントＣ４とが離間している。主画素電極ＰＡと副画素電極ＰＢｃとの間では、セグメントＣ１とセグメントＣ２とが離間している。主画素電極ＰＡと主画素電極ＰＡａとの間では、セグメントＣ３とセグメントＣ４とが離間している。
【００７５】
このような変形例においても、図７に示した例と同様の効果が得られる。加えて、各セグメントＣ１乃至Ｃ４がＴ字状に形成されているため、図示した例では、副画素電極ＰＢを画素ＰＸのより下側（あるいは主画素電極ＰＡａの側）に近接することが可能となり、実質的に主画素電極ＰＡを第２方向Ｙに延伸することが可能となる。したがって、図７に示した例よりも表示に寄与する面積をさらに拡大することが可能となる。
【００７６】
なお、上記の実施形態においては、画素電極ＰＥと第２共通電極ＣＥ２との間に形成される電界、及び、画素電極ＰＥと第３共通電極ＣＥ３との間に形成される電界の相互作用によって液晶分子の配向を制御する例について説明したが、この例に限らない。例えば、液晶表示パネルＬＰＮから第３共通電極ＣＥ３を省略し、画素電極ＰＥと第２共通電極ＣＥ２との間に形成される電界によって液晶分子の配向を制御することも可能である。
【００７７】
図９は、液晶表示パネルＬＰＮを第１方向Ｘに切断した他の断面構造を概略的に示す断面図である。図１０は、液晶表示パネルＬＰＮを第２方向Ｙに切断した他の断面構造を概略的に示す断面図である。
【００７８】
ここに示した構成例は、図４及び図５に示した構成例と比較して、対向基板ＣＴの第３共通電極を省略した点で相違している。対向基板ＣＴにおいては、オーバーコート層ＯＣのアレイ基板ＡＲ側の全面が第２配向膜ＡＬ２によって覆われている。この構成例では、ＯＮ時には、画素電極ＰＥと第２共通電極ＣＥ２との間に液晶分子の配向を制御するのに必要な電界が形成される。このような変形例においても、上記した構成例と同様の効果が得られる。
【００７９】
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。
【００８０】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８１】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＳＷ…スイッチング素子  ＳＣ…半導体層
ＰＥ…画素電極  ＰＡ…主画素電極  ＰＢ…副画素電極
ＣＥ１…第１共通電極  ＣＥ２…第２共通電極  ＣＥ３…第３共通電極
【図１】
2016133771.tif 000003
【図２】
2016133771.tif 000004
【図３】
2016133771.tif 000005
【図４】
2016133771.tif 000006
【図５】
2016133771.tif 000007
【図６】
2016133771.tif 000008
【図７】
2016133771.tif 000009
【図８】
2016133771.tif 000010
【図９】
2016133771.tif 000011
【図１０】
2016133771.tif 000012