(57)【要約】【課題】トレンチが変位することを抑制できる半導体装置の製造方法を提供する。【解決手段】外縁部に切り欠き部１０３が形成された半導体ウェハ１００を用意し、半導体ウェハの一面１００ａ側から複数のチップ形成領域１０１のそれぞれにトレンチ１３を形成する。また、半導体ウェハ１００の一面１００ａ側から視たとき、複数のチップ形成領域１０１と切り欠き部１０３とを分離する分離トレンチ１０４を形成する。そして、トレンチ１３が埋め込まれるように、化学気相成長法によって非晶質膜を形成した後、半導体ウェハ１００を熱処理することによって非晶質膜を結晶化する。【選択図】図５
2016162766.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップ形成領域（１０１）を有し、外縁部に切り欠き部（１０３）が形成された半導体ウェハ（１００）を用意する工程と、
前記半導体ウェハの一面（１００ａ）側から前記複数のチップ形成領域のそれぞれにトレンチ（１３）を形成する工程と、
前記トレンチが埋め込まれるように、化学気相成長法によって非晶質膜を形成する工程と、
前記半導体ウェハを熱処理することによって前記非晶質膜を結晶化する工程と、を行い、
前記結晶化する工程の前に、前記半導体ウェハの一面側から視たとき、前記複数のチップ形成領域と前記切り欠き部とを分離する分離トレンチ（１０４）を形成する工程を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記分離トレンチを形成する工程では、前記複数のチップ形成領域を一体的に囲む環状の前記分離トレンチを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体ウェハを用意する工程では、前記複数のチップ形成領域がそれぞれダイシングライン（１０２）にて区画されたものを用意し、
前記分離トレンチを形成する工程では、前記半導体ウェハの一面側から視たとき、前記複数のチップ形成領域同士がそれぞれ分離されるように、前記ダイシングラインに前記分離トレンチを形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記トレンチを形成する工程では、隣接するチップ形成領域において、一方のチップ形成領域に形成される前記トレンチの延設方向と、他方のチップ形成領域に形成される前記トレンチの延設方向とが直交するように前記トレンチを形成することを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記結晶化する工程では、前記分離トレンチ内に空隙が形成されている状態で行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記半導体ウェハを用意する工程では、ＦＺ法によって形成されたシリコンウェハを用意することを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチを有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、この種の半導体装置として、絶縁ゲート型バイポーラトランジスタ（以下、単にＩＧＢＴという）が形成されたものが提案さている（例えば、特許文献１参照）。具体的には、この半導体装置では、Ｎ−型のドリフト層を有する半導体基板の表層部にベース層が形成されている。そして、ベース層を貫通するように複数のトレンチが形成され、各トレンチは、壁面に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極によって埋め込まれている。また、ベース層の表層部には、トレンチと接するようにＮ＋型のエミッタ領域が形成されている。
【０００３】
半導体基板の裏面側には、Ｐ＋型のコレクタ層が形成されている。そして、半導体基板の表面側にはベース層およびエミッタ領域と電気的に接続されるエミッタ電極が形成され、半導体基板の裏面側にはコレクタ層と電気的に接続されるコレクタ電極が形成されている。
【０００４】
このような半導体装置は、次のように製造される。すなわち、まず、表層部にベース層が形成された複数のチップ形成領域を有し、ノッチやオリエンテーションフラット部等の切り欠き部が形成された半導体ウェハを用意する。そして、各チップ形成領域にトレンチを形成した後、当該トレンチの壁面に熱酸化等によってゲート絶縁膜を形成すると共にゲート絶縁膜上にＣＶＤ法（化学気相成長法）等によってＰｏｌｙ−Ｓｉ等で構成される非晶質膜を形成する。続いて、半導体ウェハを熱処理することにより、非晶質膜を結晶化させることによってゲート電極を形成する。次に、半導体ウェハの表面にレジストを形成してパターニングし、当該レジストをマスクとしてｎ型の不純物をイオン注入すると共に熱処理することによってエミッタ領域を形成する。その後は、コレクタ層、エミッタ電極、コレクタ電極を適宜形成することによって上記半導体装置が製造される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−４３１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記半導体装置の製造方法では、非晶質膜を結晶化する際に原子が移動し、これに伴って応力が発生する。そして、当該応力は、半導体ウェハのうちの切り欠き部に集中し易い。このため、特に切り欠き部近傍に形成されたトレンチは、応力が集中することによって変位し易いという問題がある。そして、トレンチが変位すると、その後のエミッタ領域を形成する工程等においてアライメントずれ等が発生するため、特性が変化してしまう可能性がある。
【０００７】
本発明は上記点に鑑みて、トレンチが変位することを抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、複数のチップ形成領域（１０１）を有し、外縁部に切り欠き部（１０３）が形成された半導体ウェハ（１００）を用意する工程と、半導体ウェハの一面（１００ａ）側から複数のチップ形成領域のそれぞれにトレンチ（１３）を形成する工程と、トレンチが埋め込まれるように、化学気相成長法によって非晶質膜を形成する工程と、半導体ウェハを熱処理することによって非晶質膜を結晶化する工程と、を行い、結晶化する工程の前に、半導体ウェハの一面側から視たとき、複数のチップ形成領域と切り欠き部とを分離する分離トレンチ（１０４）を形成する工程を行うことを特徴としている。
【０００９】
これによれば、複数のチップ形成領域と切り欠き部との間に分離トレンチが形成されているため、半導体ウェハを熱処理して非晶質膜を結晶化する際、原子の移動に起因する応力が切り欠き部に集中することを抑制できる。このため、切り欠き部近傍のトレンチが変位することを抑制でき、半導体装置の特性が変化することを抑制できる。
【００１０】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１に示す半導体装置の製造工程を示す断面図である。
【図３】図２（ａ）の工程における半導体ウェハの平面図である。
【図４】図２（ｂ）の工程における隣接するチップ形成領域の平面図である。
【図５】図２（ｂ）の工程における半導体ウェハの平面図である。
【図６】本発明の第２実施形態における半導体装置の製造工程を示す平面図である。
【図７】本発明の他の実施形態における半導体装置の製造工程を示す平面図である。
【図８】本発明の他の実施形態における半導体装置の製造工程を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１３】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明をＩＧＢＴが形成された半導体装置の製造方法に適用した例について説明する。まず、本実施形態の半導体装置の構成について説明する。
【００１４】
図１に示されるように、半導体装置は、ドリフト層１１として機能するＮ−型の半導体基板１０を有し、ドリフト層１１上（半導体基板１０の一面１０ａ側）にＰ型のベース層１２が形成されている。
【００１５】
そして、ベース層１２を貫通してドリフト層１１に達する複数のトレンチ１３が形成されており、ベース層１２は複数のトレンチ１３によって分断されている。複数のトレンチ１３は、本実施形態では、半導体基板１０の一面１０ａの面方向のうちの一方向（図１中紙面奥行き方向）に沿ってストライプ状に等間隔に形成されている。
【００１６】
トレンチ１３は、各トレンチ１３の壁面を覆うように形成されたゲート絶縁膜１４と、このゲート絶縁膜１４の上に形成されたＰｏｌｙ−Ｓｉ等により構成されるゲート電極１５とにより埋め込まれている。
【００１７】
ベース層１２の表層部には、Ｎ＋型のエミッタ領域１６と、エミッタ領域１６に挟まれたＰ＋型のボディ領域１７とが形成されている。エミッタ領域１６は、ドリフト層１１よりも高不純物濃度で構成され、ベース層１２内において終端し、かつ、トレンチ１３の側面に接するように形成されている。一方、ボディ領域１７は、ベース層１２よりも高不純物濃度で構成され、エミッタ領域１６と同様に、ベース層１２内において終端するように形成されている。
【００１８】
より詳しくは、エミッタ領域１６は、トレンチ１３間の領域において、トレンチ１３の延設方向に沿ってトレンチ１３の側面に接するように棒状に延設され、トレンチ１３の先端よりも内側で終端する構造とされている。同様に、ボディ領域１７は、２つのエミッタ領域１６に挟まれた状態でトレンチ１３の延設方向に沿って棒状に延設され、トレンチ１３の先端よりも内側で終端する構造とされている。なお、本実施形態のボディ領域１７は、半導体基板１０の一面１０ａを基準としてエミッタ領域１６よりも深く形成されている。
【００１９】
半導体基板１０の一面１０ａ上には、ＢＰＳＧ等で構成される層間絶縁膜１８が形成され、層間絶縁膜１８にはエミッタ領域１６の一部およびボディ領域１７を露出させるコンタクトホール１８ａが形成されている。そして、層間絶縁膜１８上には、コンタクトホール１８ａを介してエミッタ領域１６およびボディ領域１７と電気的に接続されるエミッタ電極１９が形成されている。
【００２０】
ドリフト層１１のうちのベース層１２側と反対側（半導体基板１０の他面１０ｂ側）には、Ｎ型のフィールドストップ層（以下では、単にＦＳ層という）２０が形成されている。このＦＳ層２０は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図ると共に、半導体基板１０の他面１０ｂ側から注入されるホールの注入量を制御するために備えてある。
【００２１】
そして、ＦＳ層２０を挟んでドリフト層１１と反対側には、Ｐ＋型のコレクタ層２１が形成され、コレクタ層２１上（半導体基板１０の他面１０ｂ）にはコレクタ層２１と電気的に接続されるコレクタ電極２２が形成されている。以上が本実施形態における半導体装置の構成である。
【００２２】
このような半導体装置は、ゲート電極１５に所定の電圧が印加されるとベース層１２のうちのトレンチ１３と接する部分に反転層（チャネル）が形成される。そして、エミッタ領域１６から反転層を介して電子がドリフト層１１に供給されると共に、コレクタ層２１からホールがドリフト層１１に供給され、伝導度変調によりドリフト層１１の抵抗値が低下してオン状態となる。
【００２３】
次に、上記半導体装置の製造方法について図２〜図４を参照しつつ説明する。なお、図２は、図３に示すチップ形成領域１０１における所定箇所の断面図である。
【００２４】
まず、図２（ａ）に示されるように、表層部にベース層１２が形成された半導体ウェハ１００を用意する。本実施形態では、半導体ウェハ１００として、図３に示されるように、複数のチップ形成領域１０１を有し、各チップ形成領域１０１がダイシングライン１０２にて区画され、外縁部の所定箇所に方位の目印となる切り欠き部としてのノッチ１０３が形成された半導体ウェハ１００を用意する。
【００２５】
なお、図３では、便宜上ダイシングライン１０２を誇張して示してあるが、通常はチップ形成領域１０１方が十分に大きくされている。また、本実施形態では、切り欠き部としてのノッチ１０３が形成された半導体ウェハ１００を例に挙げて説明するが、切り欠き部としてのオリエンテーションフラット部が形成された半導体ウェハ１００を用いてもよい。さらに、本実施形態では、半導体ウェハ１００として残留酸素が少ないために歪みやすいＦＺ（Floating Zone）法で形成されたシリコンウェハを用いている。
【００２６】
続いて、図２（ｂ）に示されるように、エッチングマスクを用いた反応性イオンエッチング等の異方性エッチングを行い、各チップ形成領域１０１に上記複数のトレンチ１３を形成する。なお、本実施形態では、図４に示されるように、隣接するチップ形成領域１０１において、一方のチップ形成領域１０１に形成されるトレンチ１３の延設方向と、他方のチップ形成領域１０１に形成されるトレンチ１３の延設方向とが直交するように、各チップ形成領域１０１にトレンチ１３を形成している。
【００２７】
また、上記図２（ｂ）の工程を行う際、図５に示されるように、一面１００ａに対する法線方向から視たとき、各チップ形成領域１０１とノッチ１０３とを分断する分離トレンチ１０４を形成する。本実施形態では、分離トレンチ１０４は、複数のチップ形成領域１０１を一体的に囲む環状とされている。
【００２８】
なお、この分離トレンチ１０４は、各チップ形成領域１０１に形成されるトレンチ１３と別工程にて形成してもよいが、各チップ形成領域１０１に形成されるトレンチ１３と同じ工程にて形成されることにより、製造工程の簡略化を図ることができる。また、図５では、各チップ形成領域１０１に形成されるトレンチ１３を省略して示してある。
【００２９】
続いて、図２（ｃ）に示されるように、熱酸化等によってトレンチ１３の壁面にゲート絶縁膜１４を形成すると共に、トレンチ１３が埋め込まれるようにＣＶＤ法（化学気相成長法）等によってＰｏｌｙ−Ｓｉ等の非晶質膜を形成する。そして、半導体ウェハ１００を熱処理することにより、非晶質膜を結晶化させることによって上記ゲート電極１５を構成する。このとき、非晶質膜を結晶化する際に原子が移動するために応力が発生するが、複数のチップ形成領域１０１を一体的に囲む環状の分離トレンチ１０４が形成されているため、当該応力がノッチ１０３近傍に集中することを抑制できる。このため、ノッチ１０３近傍のトレンチ１３が変位することを抑制できる。
【００３０】
その後は、特に図示しないが、従来の一般的な半導体装置の製造プロセスを行い、エミッタ領域１６、ボディ領域１７、層間絶縁膜１８、エミッタ電極１９、ＦＳ層２０、コレクタ層２１、コレクタ電極２２を形成し、ダイシングライン１０２に沿ってチップ単位に分割することにより、上記図１に示す半導体装置が製造される。なお、例えば、エミッタ領域１６を形成する際には、半導体ウェハ１００の一面１００ａにレジストを形成すると共に当該レジストをパターニングしてマスクとするが、上記のようにトレンチ１３が変位することを抑制しているため、エミッタ領域１６を形成するためのアライメントずれが発生することを抑制できる。このため、半導体装置の特性が変化することを抑制できる。
【００３１】
以上説明したように、本実施形態では、ノッチ１０３と複数のチップ形成領域１０１との間に分離トレンチ１０４を形成している。このため、半導体ウェハ１００を熱処理して非晶質膜を結晶化する際、原子の移動に起因する応力がノッチ１０３近傍に集中することを抑制できる。このため、ノッチ１０３近傍のトレンチ１３が変位することを抑制できる。また、トレンチ１３が変位することを抑制できるため、エミッタ領域１６を形成する際等にアライメントずれが発生することを抑制でき、半導体装置の特性が変化することを抑制できる。
【００３２】
さらに、本実施形態では、複数のトレンチ１３を形成する際、隣接するチップ形成領域１０１において、一方のチップ形成領域１０１に形成されるトレンチ１３の延設方向と、他方のチップ形成領域１０１に形成されるトレンチ１３の延設方向とが直交するようにしている。つまり、隣接するチップ形成領域１０１において、一方のチップ形成領域１０１に発生する応力の方向と他方のチップ形成領域に発生する応力の方向とが直交するようにしている。このため、特定方向の応力が大きくなることを抑制できる。
【００３３】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して分離トレンチ１０４の形状を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００３４】
本実施形態では、図６に示されるように、上記図２（ｂ）の工程において、ダイシングライン１０２に沿って分離トレンチ１０４を形成するようにしている。つまり、一面１００ａに対する法線方向から視たとき、各チップ形成領域１０１が分離トレンチ１０４にて囲まれ、各チップ形成領域１０１同士も分離するようにしている。
【００３５】
このように、分離トレンチ１０４を形成するようにしても、ノッチ１０３とチップ形成領域１０１との間に分離トレンチ１０４が形成されているため、上記第１実施形態と同様の効果を得ることができる。また、本実施形態では、各チップ形成領域１０１の間に分離トレンチ１０４を形成している。このため、各チップ形成領域１０１の間で応力が伝播することを抑制でき、さらにトレンチ１３が変位することを抑制できる。
【００３６】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００３７】
上記第１実施形態では、ＩＧＢＴが形成された半導体装置の製造方法に本発明を適用した例について説明したが、本発明はトレンチ１３を有する半導体装置の製造方法に適用することができ、例えば、半導体基板１０の他面１０ｂ側にコレクタ層２１が形成されていないＭＯＳＦＥＴが形成された半導体装置の製造方法に本発明を適用することもできる。
【００３８】
また、上記各実施形態において、非晶質膜を形成した後、分離トレンチ１０４に埋め込まれた非晶質膜を除去して分離トレンチ１０４内に空隙が形成されるようにした後、半導体ウェハ１００を熱処理して非晶質膜を結晶化してもよい。これによれば、半導体ウェハ１００を熱処理した際に分離トレンチ１０４には非晶質膜による応力が発生しないため、よりトレンチ１３が変位することを抑制できる。言い換えると、分離トレンチ１０４により、各チップ形成領域１０１に発生する応力をより緩和することができる。なお、分離トレンチ１０４に形成された非晶質膜を除去するのではなく、非晶質膜を形成する際、分離トレンチ１０４内に当該非晶質膜が埋め込まれないようにしてもよい。
【００３９】
そして、上記第１実施形態において、図７に示されるように、複数のチップ形成領域１０１とノッチ１０３との間に、複数の分離トレンチ１０４を形成するようにしてもよい。また、上記第２実施形態において、図８に示されるように、各ダイシングライン１０２に複数の分離トレンチ１０４を形成するようにしてもよい。これによれば、さらにノッチ１０３近傍に応力が集中することを抑制できるため、さらにトレンチ１３が変位することを抑制できる。
【００４０】
さらに、上記第１、第２実施形態を組み合わせ、環状の分離トレンチ１０４を形成すると共にダイシングライン１０２に分離トレンチ１０４を形成するようにしてもよい。
【符号の説明】
【００４１】
１３    トレンチ
１００  半導体ウェハ
１０１  チップ形成領域
１０２  ダイシングライン
１０３  ノッチ（切り欠き部）
１０４  分離トレンチ
【図１】
2016162766.tif 000003
【図２】
2016162766.tif 000004
【図３】
2016162766.tif 000005
【図４】
2016162766.tif 000006
【図５】
2016162766.tif 000007
【図６】
2016162766.tif 000008
【図７】
2016162766.tif 000009
【図８】
2016162766.tif 000010