(57)【要約】 【課題】プローブを用いた半導体装置の検査の際に、ノイズの発生を低減することができるプローブ、半導体検査装置、プローブの製造方法、半導体検査装置の製造方法、半導体検査方法および半導体製造方法を提供する。【解決手段】本実施形態によるプローブは、プローブピンと、磁性体層とを備える。プローブピンは、第１の端部および第２の端部を有し、第２の端部において半導体装置の電極に接触可能である。磁性体層は、プローブピンのうち第１の端部と第２の端部との間の少なくとも一部の範囲において、全周にわたってプローブピンを被覆する。【選択図】図１
2016205906.tif 000002
【特許請求の範囲】
【請求項１】
第１の端部および第２の端部を有し、前記第２の端部において半導体装置の電極に接触可能なプローブピンと、
前記プローブピンのうち前記第１の端部と前記第２の端部との間の少なくとも一部の範囲において、全周にわたって前記プローブピンを被覆する磁性体層と、
を備えるプローブ。
【請求項２】
前記第２の端部側の前記磁性体層の端面は、前記第２の端部の端面と面一の部分を含む請求項１に記載のプローブ。
【請求項３】
前記プローブピンは、前記半導体装置の電極に前記第２の端部を押圧可能なばね性を備えている請求項１または２に記載のプローブ。
【請求項４】
前記プローブピンは、
コイルばねと、
前記第１の端部を含み、前記コイルばねの一端に接続された本体部と、
前記第２の端部を含み、前記コイルばねの他端に接続された可動部と、を備え、
前記可動部は、
前記コイルばねで囲まれた第１可動部と、
前記第１可動部に繋がっている第２可動部と、を備え、
前記第１の端部と前記第２の端部との間の少なくとも一部の範囲は、前記本体部と前記第２可動部である請求項１または２に記載のプローブ。
【請求項５】
前記プローブピンは、前記半導体装置の電極の配列間隔に対応する間隔を空けて複数設けられ、
前記プローブピンの間には、絶縁体が設けられ、
前記第１の端部と前記第２の端部との間の少なくとも一部の範囲は、前記絶縁体が設けられている部分以外の部分である請求項１または２に記載のプローブ。
【請求項６】
前記第２の端部側の所定範囲における磁性体層の厚さは、前記第１の端部側の厚さよりも厚い請求項３に記載のプローブ。
【請求項７】
第１の端部および第２の端部を有し、前記第２の端部において半導体装置の電極に接触可能なプローブピンと、前記プローブピンのうち前記第１の端部と前記第２の端部との間の少なくとも一部の範囲において、全周にわたって前記プローブピンを被覆する磁性体層とを備えるプローブと、
前記プローブピンに電気的に接続される検査装置と、
を備える半導体検査装置。
【請求項８】
前記半導体装置は、ＭＯＳトランジスタであり、
前記プローブピンの数は、３つまたはそれより多数であり、
前記磁性体層は、各プローブピンのうち、少なくとも、前記ＭＯＳトランジスタのゲートに接続される第１のプローブピンと、前記ＭＯＳトランジスタのドレインに接続される第２のプローブピンとを被覆する請求項７に記載の半導体検査装置。
【請求項９】
第１の端部および第２の端部を有し、前記第２の端部において半導体装置の電極に接触可能なプローブピンのうち、前記第１の端部と前記第２の端部との間の少なくとも一部の範囲において、全周にわたって前記プローブピンに磁性体を溶射して磁性体層を形成するプローブの製造方法。
【請求項１０】
第１の端部および第２の端部を有し、前記第２の端部において半導体装置の電極に接触可能なプローブピンのうち、前記第１の端部と前記第２の端部との間の少なくとも一部の範囲において、全周にわたって前記プローブピンに磁性体を溶射して磁性体層を形成し、
前記プローブピンを検査装置に電気的に接続する半導体検査装置の製造方法。
【請求項１１】
第１の端部および第２の端部を有し前記第１の端部と前記第２の端部との間の少なくとも一部の範囲において全周にわたって磁性体層で被覆されたプローブピンの前記第２の端部を半導体装置の電極に接触させ、
前記第２の端部において前記プローブピンから前記半導体装置に検査信号を入力する半導体検査方法。
【請求項１２】
半導体装置を形成し、
第１の端部および第２の端部を有し前記第１の端部と前記第２の端部との間の少なくとも一部の範囲において全周にわたって磁性体層で被覆されたプローブピンの前記第２の端部を前記半導体装置の電極に接触させ、
前記第２の端部において前記プローブピンから前記半導体装置に検査信号を入力する半導体製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、プローブ、半導体検査装置、プローブの製造方法、半導体検査装置の製造方法、半導体検査方法および半導体製造方法に関する。
【背景技術】
【０００２】
半導体装置の電気的特性を検査する際には、半導体装置の外部電極に半導体検査装置のプローブを接続して、プローブから半導体装置に検査用の電気信号を入力する。このとき、半導体装置または半導体検査装置の寄生容量や浮遊容量に起因した電気信号の発振（すなわち、ノイズ）が生じることがある。ノイズが生じることで、半導体装置が破壊されたり、所望の検査結果が得られなかったりすることがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−６２３３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、プローブを用いた半導体装置の検査の際に、ノイズの発生を低減することができるプローブ、半導体検査装置、プローブの製造方法、半導体検査装置の製造方法、半導体検査方法および半導体製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によるプローブは、プローブピンと、磁性体層とを備える。プローブピンは、第１の端部および第２の端部を有し、第２の端部において半導体装置の電極に接触可能である。磁性体層は、プローブピンのうち第１の端部と第２の端部との間の少なくとも一部の範囲において、全周にわたってプローブピンを被覆する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態を示す半導体検査装置のブロック図である。
【図２】図１の半導体検査装置のプローブを示す斜視図である。
【図３】図１の半導体検査装置のプローブのプローブピンの断面図である。
【図４】図１の半導体検査装置の検査機器の一例を示す等価回路図である。
【図５】図５Ａは、第１の実施形態のプローブを用いたＬ負荷試験で得られる模式的な波形図であり、図５Ｂは、比較例のプローブを用いたＬ負荷試験で得られる模式的な波形図である。
【図６】図６Ａは、第１の実施形態を示す半導体検査装置のプローブピンの形成過程を示すプローブピンの断面図であり、図６Ｂは、プローブピンへの下地処理工程を示す断面図であり、図６Ｃは、プローブピンへの磁性体の溶射工程を示す断面図であり、図６Ｄは、磁性体の固化工程を示す断面図である。
【図７】第２の実施形態を示すプローブの正面図である。
【図８】図８Ａは、第３の実施形態を示すプローブの斜視図であり、図８Ｂは、図８Ａの平面図である。
【図９】図８ＡのＩＸ−ＩＸ断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。以下の実施形態では、半導体検査装置の特徴的な構成および動作を中心に説明するが、半導体検査装置には以下の説明で省略した構成および動作が存在しうる。これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
【０００８】
（第１の実施形態）
（半導体検査装置１）
先ず、第１の実施形態として、ばね性を備えたプローブピンを適用した実施形態について説明する。図１は、第１の実施形態を示す半導体検査装置１のブロック図である。図２は、図１の半導体検査装置１のプローブ１１を示す斜視図である。図３は、図１の半導体検査装置１のプローブ１１のプローブピン１１１の断面図である。
【０００９】
本実施形態の半導体検査装置１は、例えば、半導体装置２の製造工程（半導体製造方法）における検査工程において、半導体装置２の電気的特性を検査するために用いることができる。なお、図１において、半導体装置２は、ゲートＧ、ドレインＤおよびソースＳの３つの電極（端子）を有する導電型がｎ型のＭＯＳトランジスタ（ｎＭＯＳＦＥＴ）である。半導体装置２は、導電型がｐ型のＭＯＳトランジスタ（ｐＭＯＳＦＥＴ）であってもよく、または、ＭＯＳトランジスタ以外の半導体装置であってもよい。以下、半導体装置２をＭＯＳトランジスタ２ともいう。
【００１０】
図１および図２に示すように、半導体検査装置１は、プローブ１１と、電線１２と、検査装置としての検査機器１３と、フェライトコア１４と、移動装置１５（図２参照）とを備える。なお、図１において、移動装置１５は省略されている。
【００１１】
図１〜図３に示すように、プローブ１１は、第１〜第３のプローブピン１１１＿Ｇ、１１１＿Ｄ、１１１＿Ｓと、磁性体層１１２と、固定部材１１３（図２参照）とを備える。第１〜第３のプローブピン１１１＿Ｇ、１１１＿Ｄ、１１１＿Ｓは、配列方向Ｄ１に間隔を空けて配列されている。なお、図１においては、第１のプローブピン１１１＿Ｇと第２のプローブピン１１１＿Ｄとの間隔が狭く、第２のプローブピン１１１＿Ｄと第３のプローブピン１１１＿Ｓとの間隔が広いように模式的に記載されているが、これらの間隔は、ＭＯＳトランジスタ２の各電極間の間隔と同じである（図２参照）。また、図３には、第１のプローブピン１１１＿Ｇおよび磁性体層１１２の断面が代表的に図示されているが、第２および第３のプローブピン１１１＿Ｄ、Ｓの断面も、図３と同様である。
【００１２】
（プローブピン１１１＿Ｇ、Ｄ、Ｓ）
図１および図２に示すように、各プローブピン１１１＿Ｇ、Ｄ、Ｓは、それぞれ第１の端部Ｅ１および第２の端部Ｅ２を有する。図３に示すように、第２の端部Ｅ２の端面ＥＦ２は平坦である。端面ＥＦ２は、磁性体層１１２で被覆されておらず、露出している。第１のプローブピン１１１＿Ｇは、端面ＥＦ２においてＭＯＳトランジスタ２のゲートＧに接触（接続）可能である。第２のプローブピン１１１＿Ｄは、端面ＥＦ２においてＭＯＳトランジスタ２のドレインＤに接触可能である。第３のプローブピン１１１＿Ｓは、端面ＥＦ２においてＭＯＳトランジスタ２のソースＳに接触可能である。プローブピン１１１＿Ｇ、Ｄ、Ｓは、電極または接触電極ということもできる。第２の端部Ｅ２は、先端部ということもできる。
【００１３】
一方、各プローブピン１１１＿Ｇ、Ｄ、Ｓの第１の端部Ｅ１の端面ＥＦ１も、第２の端部Ｅ２の端面ＥＦ２と同様に磁性体層１１２で被覆されていない。第１の端部Ｅ１の端面ＥＦ１には、各プローブピン１１１＿Ｇ、Ｄ、Ｓにそれぞれ対応する複数の電線１２が、各電線１２の一端において接続されている。各電線１２の他端は、検査機器１３に接続されている。
【００１４】
各プローブピン１１１＿Ｇ、Ｄ、Ｓは、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに第２の端部Ｅ２を押圧可能なばね性を備える。図２および図３のＤ２方向は、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓへの第２の端部Ｅ２の押圧方向を示す。後述するように、第２の端部Ｅ２の押圧は、移動装置１５がプローブピン１１１＿Ｇ、Ｄ、Ｓを押圧方向Ｄ２に移動させることで実現される。
【００１５】
また、図２に示すように、各プローブピン１１１＿Ｇ、Ｄ、Ｓは、第１の端部Ｅ１を含む第１の部分１１１１＿Ｇ、Ｄ、Ｓと、第２の端部Ｅ２を含む第２の部分１１１２＿Ｇ、Ｄ、Ｓとを有する。第１の部分１１１１＿Ｇ、Ｄ、Ｓは、配列方向Ｄ１および押圧方向Ｄ２に直交する方向Ｄ３に伸びている。第２の部分１１１２＿Ｇ、Ｄ、Ｓは、図３において破線で示す第１の部分１１１１＿Ｇ、Ｄ、Ｓとの境界ｂにおいて第１の部分１１１１＿Ｇ、Ｄ、Ｓに繋がっている。また、第２の部分１１１２＿Ｇ、Ｄ、Ｓは、第１の部分１１１１＿Ｇ、Ｄ、Ｓに対して押圧方向Ｄ２に曲がっている。具体的には、各プローブピン１１１＿Ｇ、Ｄ、Ｓの第２の部分１１１２＿Ｇ、Ｄ、Ｓは、第２の端部Ｅ２側に向かうにしたがって押圧方向Ｄ２側に傾斜するように屈曲している。なお、各プローブピン１１１＿Ｇ、Ｄ、Ｓが押圧方向Ｄ２に撓みやすいように、各プローブピン１１１＿Ｇ、Ｄ、Ｓは、押圧方向Ｄ２の寸法（厚み）が配列方向Ｄ１の寸法（幅）より小さくてよい。
【００１６】
各プローブピン１１１＿Ｇ、Ｄ、Ｓは、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓの配列間隔に対応する配列間隔を空けて、固定部材１１３に固定されている。具体的には、各プローブピン１１１＿Ｇ、Ｄ、Ｓの配列間隔は、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓの配列間隔と同じである。各プローブピン１１１＿Ｇ、Ｄ、Ｓ間を絶縁するため、固定部材１１３は、例えば、樹脂等の絶縁性の素材で形成されている。
【００１７】
プローブピン１１１＿Ｇ、Ｄ、Ｓがばね性を備えることで、ばね性を利用して、プローブピン１１１＿Ｇ、Ｄ、Ｓの端面ＥＦ２を、ＭＯＳトランジスタ２の電極にＧ、Ｄ、Ｓに安定的に接触させることができる。端面ＥＦ２を電極Ｇ、Ｄ、Ｓに安定的に接触させることで、ＭＯＳトランジスタ２を適切に検査できる。また、第２の部分１１１２＿Ｇ、Ｄ、Ｓを有することで、各プローブピン１１１＿Ｇ、Ｄ、Ｓは、端面ＥＦ２をＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに更に安定的に接触させることができる。
【００１８】
なお、各プローブピン１１１＿Ｇ、Ｄ、Ｓの個数は、１つずつであってもよく、または、複数（例えば、２つ）ずつであってもよい。すなわち、プローブピン１１１＿Ｇ、Ｄ、Ｓの合計数は、３つまたは３つより多数である。各プローブピン１１１＿Ｇ、Ｄ、Ｓをそれぞれ複数ずつ設けることで、ＭＯＳトランジスタ２の１つの電極（例えば、ゲートＧ）に、複数のプローブピン（例えば、複数の第１のプローブピン１１１＿Ｇ）を同時に接触させることができる。１つの電極に複数のプローブピンを同時に接触させることで、プローブピンとＭＯＳトランジスタ２の電極との接触抵抗（損失）を低減できる。接触抵抗を低減できるので、プローブピン１１１＿Ｇ、Ｄ、Ｓの発熱やスパークを抑制できる。また、１つの電極に複数のプローブピンを同時に接触させることで、ケルビン接続（四端子法）での検査が可能となる。
【００１９】
（磁性体層１１２）
磁性体層１１２は、ＭＯＳトランジスタ２（半導体装置）の電気的特性を検査する際にＭＯＳトランジスタ２で生じるノイズを低減する部材（構造）である。磁性体層１１２は、磁性体被膜、ノイズ吸収層または磁性体溶射膜ということもできる。
【００２０】
図３に示すように、磁性体層１１２は、プローブピン１１１＿Ｇ、Ｄ、Ｓのうち、第１の端部Ｅ１と第２の端部Ｅ２との間の少なくとも一部の範囲において、全周にわたってプローブピン１１１＿Ｇ、Ｄ、Ｓを被覆している。例えば、磁性体層１１２は、プローブピン１１１＿Ｇ、Ｄ、Ｓにおける第１の端部Ｅ１と第２の端部Ｅ２との間（すなわち、第１の部分１１１１＿Ｇ、Ｄ、Ｓおよび第２の部分１１１１＿Ｇ、Ｄ、Ｓ）の全範囲において、全周にわたってプローブピン１１１＿Ｇ、Ｄ、Ｓを被覆している。
【００２１】
また、図３に示すように、第２の端部Ｅ２側の磁性体層１１２の先端面１１２ａは、第２の端部Ｅ２の端面ＥＦ２と面一の部分を含む。また、磁性体層１１２の先端面１１２ａは、第２の端部Ｅ２の外周において第２の端部Ｅ２（すなわち端面ＥＦ２）より第１の端部Ｅ１側（第１の部分１１１１＿Ｇ側）に位置する。より具体的には、磁性体層１１２の先端面１１２ａは、プローブピン１１１＿Ｇの外周面１１１ａから外方に向かうにしたがって、第１の端部Ｅ１側に傾斜している。磁性体層１１２の先端面１１２ａは、平面および曲面のいずれでもよい。磁性体層１１２の先端面１１２ａが第２の端部Ｅ２に対して第１の端部Ｅ１側に退いていることで、端面ＥＦ２をＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに更に適切に接触させることができる。なお、磁性体層１１２の先端面１１２ａは、端面ＥＦ２と面一の部分を含まなくてもよい。すなわち、磁性体層１１２の先端面１１２ａの全部が、端面ＥＦ２より第１の端部Ｅ１側に位置していてもよい。
【００２２】
なお、磁性体層１１２は、第１〜第３のプローブピン１１１＿Ｇ、Ｄ、Ｓのうち、第１および第２のプローブピン１１１＿Ｇ、Ｄに選択的に設けられていてもよい。ソースＳに比べて、ゲートＧおよびドレインＤの方が、ノイズの振幅が大きくなり得る。したがって、第１および第２のプローブピン１１１＿Ｇ、Ｄに磁性体層１１２を選択的に設けることで、ノイズの発生を確実かつ低コストで低減できる。
【００２３】
また、磁性体層１１２は、プローブピン１１１＿Ｇ、Ｄ、Ｓのうち、第１の端部Ｅ１と第２の端部Ｅ２との間における少なくとも第２の端部Ｅ２側の半分の範囲において、全周にわたってプローブピン１１１＿Ｇ、Ｄ、Ｓを被覆していてもよい。後述するように、ノイズの振幅は、ＭＯＳトランジスタ２に近いほど大きい。したがって、磁性体層１１２が少なくともプローブピン１１１＿Ｇ、Ｄ、Ｓにおける第２の端部Ｅ２側の半分の範囲を被覆することで、ノイズの発生を効率良く低減できる。
【００２４】
図３において、磁性体層１１２の厚さは均一である。これに対して、第２の部分１１１２＿Ｇ、Ｄ、Ｓにおける磁性体層１１２の厚さを、第１の部分１１１１＿Ｇ、Ｄ、Ｓ側より厚くしてもよい。すなわち、第２の端部Ｅ２側の所定範囲における磁性体層の厚さは、第１の端部側の厚さより厚くてもよい。プローブピン１１１＿Ｇ、Ｄ、Ｓのうち、第２の端部Ｅ２の押圧に大きく寄与する部分は、第１の部分１１１１＿Ｇ、Ｄ、Ｓである。なぜならば、第１の部分１１１１＿Ｇ、Ｄ、Ｓは、押圧方向Ｄ２に直交する方向Ｄ３に伸びているため、第２の端部Ｅ２を押圧方向Ｄ２からＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに突き当てた際に、押圧方向Ｄ２に撓むことで弾性力を発揮できるからである。このような第１の部分１１１１＿Ｇ、Ｄ、Ｓでは、磁性体層１１２が厚すぎることで弾性力が阻害されない程度に、磁性体層１１２の厚さを規制することが望ましい。一方、プローブピン１１１＿Ｇ、Ｄ、Ｓのうち、ノイズの発生の低減に大きく寄与する部分は、第２の部分１１１２＿Ｇ、Ｄ、Ｓである。なぜならば、第２の部分１１１２＿Ｇ、Ｄ、Ｓは、ノイズが生じるＭＯＳトランジスタ２との距離が短いからである。このような第２の部分１１１２＿Ｇ、Ｄ、Ｓでは、ノイズの発生の低減効果を高めるために、磁性体層１１２に十分な厚さを確保することが望ましい。したがって、第２の部分１１１２＿Ｇ、Ｄ、Ｓにおける磁性体層１１２の厚さを第１の部分１１１１＿Ｇ、Ｄ、Ｓ側より厚くすることで、プローブピン１１１＿Ｇ、Ｄ、Ｓの接触の安定性と、ノイズの発生の低減効果とを、共に向上させることができる。
【００２５】
（検査機器１３）
図１に示すように、検査機器１３は、電線１２を介してプローブピン１１１＿Ｇ、Ｄ、Ｓに電気的に接続されている。検査機器１３は、電線１２およびプローブピン１１１＿Ｇ、Ｄ、Ｓを通じてＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに検査信号を入力する。検査信号とは、ＭＯＳトランジスタ２（半導体装置）の電気的特性を検査するための電気信号である。検査信号は、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに入力される電流であってもよく、または、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓ間に入力される電圧であってもよい。
【００２６】
図４は、図１の半導体検査装置１の検査機器１３の一例を示す等価回路図である。図４の検査機器１３は、ＭＯＳトランジスタ２のＬ負荷試験を実行するＬ負荷試験回路である。Ｌ負荷試験とは、エネルギーが蓄えられたＬ負荷（誘導負荷）をターンオフしたときにＬ負荷からＭＯＳトランジスタ２に印加される電圧に対してＭＯＳトランジスタ２の耐性を調べる試験である。Ｌ負荷試験は、スクリーニング試験または破壊試験ということもできる。
【００２７】
図４に示すように、検査機器１３は、ゲート電源Ｖｉｎと、ドレイン電源ＶＤＤ（直流電源）と、負荷インダクタンスＬとを備える。ゲート電源Ｖｉｎは、第１および第３のプローブピン１１１＿Ｇ、Ｓを介して、ＭＯＳトランジスタ２のゲートＧとソースＳとの間に接続される。ゲート電源Ｖｉｎは、ＭＯＳトランジスタ２に、検査信号としてのゲート電圧ＶＧＳを入力（印加）する。ドレイン電源ＶＤＤは、第２および第３のプローブピン１１１＿Ｄ、Ｓを介して、ＭＯＳトランジスタ２のドレインＤとソースＳとの間に接続される。ドレイン電源ＶＤＤは、ＭＯＳトランジスタ２に、検査信号としてのドレイン電圧ＶＤＳを入力する。負荷インダクタンスＬは、一端が第２のプローブピン１１１＿Ｄ（ドレインＤ）に接続され、他端がドレイン電源ＶＤＤの正極に接続されている。負荷インダクタンスＬは、ＭＯＳトランジスタ２がオンしたときに、ドレイン電流ＩＤに基づく磁気エネルギーを蓄える。負荷インダクタンスＬは、ＭＯＳトランジスタ２がオフしたときに、蓄えた磁気エネルギーに基づく電圧を、ＭＯＳトランジスタ２に印加する。また、検査機器１３は、検査信号の波形をモニタするオシロスコープを備えていてよい。
【００２８】
図１に示すように、フェライトコア１４は、電線１２上に配置されている。フェライトコア１４とは、フェライトという素材（磁性材料）で形成され、電線１２（ケーブル）を包むように電線１２に取り付けられる芯棒である。フェライトコア１４は、電線１２に流れる高周波のノイズ電流に起因する磁場を吸収して熱に変えることで、ノイズを低減する。電線１２は、フェライトコア１４を貫通している。ノイズの抑制効果を高めるために、電線１２は、フェライトコア１４に１回以上巻き付けられていてもよい。
【００２９】
図２に示すように、移動装置１５は、固定部材１１３に接続されている。移動装置１５は、固定部材１１３とともに各プローブピン１１１＿Ｇ、Ｄ、Ｓを押圧方向Ｄ２（下方向）またはその反対方向（上方向）に移動させる。移動装置１５は、例えば、モータと、モータの回転運動を押圧方向Ｄ２への並進運動に変換する変換機構（例えば、ラックギア等）とを備えていてもよい。
【００３０】
（半導体検査方法）
次に、図１の半導体検査装置１を用いた半導体検査方法について説明する。なお、以下に説明する半導体検査方法は、ＭＯＳトランジスタ２の製造工程（半導体製造方法）における検査工程でもある。なお、以下の説明の前提として、ＭＯＳトランジスタ２は、検査工程より前の各種の半導体製造プロセスを経て形成されているものとする。
【００３１】
図１の半導体検査装置１でＭＯＳトランジスタ２のＬ負荷試験を実施する際には、先ず、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに、プローブピン１１１＿Ｇ、Ｄ、Ｓの端面ＥＦ２を接触させる。
【００３２】
ここで、半導体検査装置１は、ＭＯＳトランジスタ２を自動搬送する不図示の搬送装置（例えば、ベルトコンベア）の搬送ラインの途上に、搬送ラインに対して遠近可能（上下動可能）に配置されていてもよい。この場合、搬送装置は、ＭＯＳトランジスタ２が半導体検査装置１の配置位置（以下、検査位置ともいう）に搬送されたことを、予め決められた搬送量や各種センサの検出結果などに基づいて検知してもよい。搬送装置は、ＭＯＳトランジスタ２が検査位置に搬送されたことを検知すると、検査のためにＭＯＳトランジスタ２の搬送を一時停止してよい。そして、移動装置１５は、搬送ライン上に静止したＭＯＳトランジスタ２に対してプローブピン１１１＿Ｇ、Ｄ、Ｓを降下させて接触させてもよい。
【００３３】
ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに端面ＥＦ２が接触する際に、プローブピン１１１＿Ｇ、Ｄ、Ｓの第１の部分１１１１＿Ｇ、Ｄ、Ｓは、移動装置１５から押圧されることで押圧方向Ｄ２に撓む。この第１の部分１１１１＿Ｇ、Ｄ、Ｓの撓みに応じた弾性力が、第１の部分１１１１＿Ｇ、Ｄ、Ｓから第２の部分１１１２＿Ｇ、Ｄ、Ｓに伝達され、更に、第２の部分１１１２＿Ｇ、Ｄ、ＳからＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓへと伝達される。例えば、プローブピン１１１＿Ｇ、Ｄ、Ｓは、固定部材１１３によるプローブピン１１１＿Ｇ、Ｄ、Ｓの固定位置を支点とした回転方向への弾性力として、押圧方向Ｄ２への弾性力をＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに作用させる。この弾性力により、端面ＥＦ２が、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに安定的に接触（圧接）する。
【００３４】
次いで、検査機器１３は、端面ＥＦ２において、プローブピン１１１＿Ｇ、Ｄ、ＳからＭＯＳトランジスタ２にゲート電圧ＶＧＳおよびドレイン電圧ＶＤＳを入力する。
【００３５】
図５Ａは、第１の実施形態のプローブ１１を用いたＬ負荷試験で得られる模式的な波形図である。図５Ｂは、比較例のプローブを用いたＬ負荷試験で得られる模式的な波形図である。なお、比較例のプローブは、第１の実施形態のプローブ１１から磁性体層１１２を除去したものである。
【００３６】
ここで、Ｌ負荷試験においては、ゲート電圧ＶＧＳでＭＯＳトランジスタ２をターンオンおよびターンオフする。その際に、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓ（リード線）のリードインダクタンスＬＧ、ＬＤ、ＬＳとＭＯＳトランジスタ２の寄生容量ＣＧＤ、ＣＤＳ、ＣＧＳとの間で、直列共振回路が形成される。共振回路が形成されることで、ゲート電圧ＶＧＳおよびドレイン電圧ＶＤＳに発振現象が生じ得る状態になる。
【００３７】
もし、比較例の如くフェライトコア１４のみを設ける場合、図５Ｂに示すように、ゲート電圧ＶＧＳがターンオフするときに、ゲート電圧ＶＧＳおよびドレイン電圧ＶＤＳのノイズの振幅を十分に低減することが困難となる。なぜならば、ノイズの振幅は、共振回路が形成されるＭＯＳトランジスタ２の近傍で大きいところ、フェライトコア１４は、ＭＯＳトランジスタ２からの距離が遠いため、大きな振幅のノイズの低減に寄与できないからである。
【００３８】
これに対して、第１の実施形態の半導体検査装置１は、ＭＯＳトランジスタ２との距離が近いプローブピン１１１＿Ｇ、Ｄ、Ｓに、磁性体層１１２を備えている。磁性体層１１２は、ＭＯＳトランジスタ２で発生した振幅が大きいノイズを、ＭＯＳトランジスタ２の近傍において直ちに吸収して熱に変換することができる。これにより、図５Ａに示すように、ゲート電圧ＶＧＳおよびドレイン電圧ＶＤＳのノイズの振幅を十分に低減することができる。
【００３９】
そして、第１の実施形態の半導体検査装置１によれば、ノイズの振幅を十分に低減することで、ＭＯＳトランジスタ２の破壊を抑制することができる。これにより、ＭＯＳトランジスタ２の歩留まりを向上できる。また、本来良品と判断されるべきＭＯＳトランジスタ２が、ノイズに起因した破壊によって不良品と判断されること（誤判断）を抑制できる。
【００４０】
実際に、４０個のＭＯＳトランジスタ２を対象に、第１の実施形態の半導体検査装置１でＬ負荷試験を行った結果、良品（非破壊品）は３６個にも及び、不良品（破壊品）は４個に止まった。一方、当該良品と判断された３６個のＭＯＳトランジスタ２に対して、比較例の半導体検査装置でのＬ負荷試験を行った結果、３６個のうち５個が不良品となった。これにより、第１の実施形態の半導体検査装置１が振幅の大きいノイズの発生を低減してＭＯＳトランジスタ２の破壊を低減できることが実証された。
【００４１】
（半導体検査装置１の製造方法）
次に、図１の半導体検査装置１の製造方法について説明する。なお、以下に説明する半導体検査装置１の製造方法は、プローブの製造方法でもある。図６Ａは、第１の実施形態を示す半導体検査装置１のプローブピン１１１＿Ｇの形成過程を示すプローブピン１１１＿Ｇの断面図である。図６Ｂは、プローブピン１１１＿Ｇへの下地処理工程を示す断面図である。図６Ｃは、プローブピン１１１＿Ｇへの磁性体の溶射工程を示す断面図である。溶射とは、加熱することで溶融またはそれに近い状態にした粒子を、物体表面に吹き付けて皮膜を形成する表面処理法の一種である。図６Ｄは、溶射後の磁性体の固化工程を示す断面図である。なお、図６Ａ〜Ｄには、第１のプローブピン１１１＿Ｇのみが代表的に図示されているが、第２および第３のプローブピン１１１＿Ｄ、Ｓについても、図６Ａ〜Ｄと同様に図示できる。
【００４２】
先ず、図６Ａに示すように、プローブピン１１１＿Ｇを形成する。プローブピン１１１＿Ｇは、例えば、タングステン、ベーナイト鋼およびＢｅＣｕなどの導電性材料で形成してよい。プローブピン１１１＿Ｇの形成には、金型を用いてもよい。
【００４３】
次いで、図６Ｂに示すように、プローブピン１１１＿Ｇの外周面１１１ａに、磁性体の溶射のための下地処理を施す。なお、図６Ｂでは、下地処理を、下地処理層１１１ｂとして表現している。下地処理層１１１ｂは、図３において図示を省略している。下地処理は、プローブピン１１１＿Ｇのうち、長手方向Ｄ１の少なくとも一部の範囲において、全周にわたってプローブピン１１１＿Ｇに施せばよい。また、下地処理は、例えば、ブラスト（表面粗化）やニッケルめっき等であってもよい。
【００４４】
次いで、図６Ｃに示すように、下地処理１１１ｂを施したプローブピン１１１＿Ｇ（外周面１１１ａ）に、磁性体１２０を溶射する。このとき、図示はしないが、第２の端部Ｅ２にも、磁性体１２０を溶射する。なお、第２の端部Ｅ２をマスクすることで、第２の端部Ｅ２に磁性体１２０が溶射されないようにしてもよい。
【００４５】
磁性体１２０は、フェライト（酸化鉄を主成分とするセラミックス）であってもよい。フェライトの具体的な態様は特に限定されない。例えば、フェライトは、スピネル型結晶構造を有するスピネルフェライトＡＦｅ２Ｏ４（Ａは、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ等）であってもよい。また、フェライトは、六方晶型結晶構造を有する六方晶フェライトＡＦｅ１２Ｏ１９（Ａは、Ｂａ、Ｓｒ、Ｐｂ等）であってもよい。また、フェライトは、ガーネット型結晶構造を有するガーネットフェライトＲＦｅ５Ｏ１２（Ｒは、希土類元素）であってもよい。溶射の方式も特に限定されず、例えば、粉末状の磁性体を溶射材とした粉末式フレーム溶射などであってもよい。
【００４６】
次いで、図６Ｄに示すように、溶射された磁性体１２０を冷却固化することで、磁性体層１１２を形成する。冷却は、磁性体１２０と外気との熱交換で行ってもよい。
【００４７】
次いで、第２の端部Ｅ２上の磁性体層１１２をやすりで研削することで、第２の端部Ｅ２の端面ＥＦ２と面一の部分を含み第２の端部Ｅ２の外周において第１の端部Ｅ１側に退避した磁性体層１１２の先端面１１２ａを形成する（図３参照）。磁性体層１１２の端面１１２ａの形成は、面取りということもできる。その後は、第１の端部Ｅ１の端面ＥＦ１に電線１２の一端を接続する。また、電線１２の他端を検査機器１３に接続する。
【００４８】
もし、ノイズの発生の低減のために、プローブピンにノイズ吸収シートを貼り付ける場合、プローブピンの形状によっては、ノイズ吸収シートの貼り付け位置および範囲が制約されてしまう。例えば、比較的面積が大きいプローブピン１１１＿Ｇ、Ｄ、Ｓの上面および下面への貼り付けができたとしても、面積が小さい側面への貼り付けは困難である。そして、ノイズ吸収シートの貼り付け位置および範囲が制約されることで、ノイズの発生を低減することが困難となる。また、プローブの加工前にノイズ吸収シートを貼り付ける場合においては、加工の応力がノイズ吸収シートの接着力に勝ることで、ノイズ吸収シートが剥離してしまう。一方で、ノイズ吸収シートの貼り付け位置および範囲の制約や、加工中の剥離を防止するには、プローブピンの形状を制約しなければならない。
【００４９】
これに対して、第１の実施形態においては、磁性体１２０を溶射することで磁性体層１１２を形成する。磁性体１２０を溶射することで、プローブピン１１１＿Ｇ、Ｄ、Ｓの形状にかかわらず、磁性体層１１２を所望の位置および範囲に形成できる。また、磁性体層１１２とプローブピン１１１＿Ｇ、Ｄ、Ｓとの接着力が高いため、磁性体１２０の溶射後にプローブピン１１１＿Ｇ、Ｄ、Ｓを加工（例えば、やすりで研削）することができる。したがって、第１の実施形態によれば、ノイズの発生を低減しつつプローブピン１１１＿Ｇ、Ｄ、Ｓの設計の自由度を向上させることができる。
【００５０】
以上説明したように、第１の実施形態によれば、磁性体層１１２を設けることでノイズの発生を低減できる。この結果、ＭＯＳトランジスタ２の破壊を抑制し、歩留りを向上させることができる。また、磁性体層１１２を溶射で形成するので、プローブピン１１１＿Ｇ、Ｄ、Ｓの設計の自由度を向上させることができる。また、第２の端部Ｅ２側において押圧方向Ｄ２に曲げられたばね性を備えたプローブピン１１１＿Ｇ、Ｄ、Ｓによって、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに端面ＥＦ２を安定的に接触させることができる。端面ＥＦ２を安定的に接触させることで、ＭＯＳトランジスタ２を適切に検査することができる。
【００５１】
（第２の実施形態）
次に、第２の実施形態として、プローブピンがコイルばね方式である実施形態について説明する。なお、第２の実施形態の説明において、第１の実施形態に対応する構成部については同一の符号を用いて重複した説明を省略する。
【００５２】
図７は、第２の実施形態を示すプローブ１１の正面図である。なお、図７では、第１のプローブピン１１１＿Ｇの正面図を代表的に図示しているが、第２および第３のプローブピン１１１＿Ｄ、Ｓの正面図についても、図７と同様である。
【００５３】
第２の実施形態の半導体検査装置１は、第１の実施形態に対して、プローブ１１のプローブピン１１１＿Ｇがコイルばね式のプローブピン１１１＿Ｇである点が異なる。より具体的には、図７に示すように、プローブピン１１１＿Ｇは、コイルばね１１１３と、本体部１１１４と、可動部１１１５とを備える。
【００５４】
コイルばね１１１３は、押圧方向Ｄ２に延びる。より具体的には、コイルばね１１１３は、押圧方向Ｄ２に弾性力（復元力）を発揮する圧縮ばねである。
【００５５】
本体部１１１４は、コイルばね１１１３および可動部１１１５を保持する（取り付ける）構成部である。本体部１１１４は、第１の端部Ｅ１を含む。また、図７に示すように、本体部１１１４は、コイルばね１１１３の一端（第１の端部Ｅ１側の端部）に接続されている。より具体的には、本体部１１１４は、端面ＥＦ１からコイルばね１１１３の一端まで延びる円筒形状の外周面１１１４ａを有する。そして、コイルばね１１１３の一端は、本体部１１１４における第２の端部Ｅ２側の先端面に接続されている。本体部１１１４における径方向の中央部には、後述する可動部１１１５の第１可動部１１１５＿１を挿入するためのホール１１１４ｂが形成されている。
【００５６】
可動部１１１５は、外力またはコイルばね１１１３の弾性力で移動可能な構成部である。可動部１１１５は、第２の端部Ｅ２を含む。また、可動部１１１５は、コイルばね１１１３の他端（第２の端部Ｅ２側の端部）に接続されている。より具体的には、可動部１１１５は、第１可動部１１１５＿１と第２可動部１１１５＿２とを備えている。第１可動部１１１５＿１は、コイルばね１１１３で囲まれている。第１可動部１１１５＿１は、コイルばね１１１３の巻径よりも小さい外径の外周面１１１５ａ＿１を有する。第１可動部１１１５＿１における第１の端部Ｅ１側の所定範囲は、ホール１１１４ｂを通して本体部１１１４の内部に挿入されている。第２可動部１１１５＿２は、第１可動部１１１５＿１における第２の端部Ｅ２側の端部において、第１可動部１１１５＿１に繋がっている。第２可動部１１１５＿２は、第１可動部１１１５＿１より大径の外周面１１１５ａ＿２を有する。
【００５７】
そして、第２の実施形態において、磁性体層１１２は、本体部１１１４と、可動部１１１５のうち第２可動部１１１５＿２とを被覆している。すなわち、第２の実施形態において、プローブピン１１１＿Ｇのうち磁性体層１１２が設けられた第１の端部Ｅ１と第２の端部Ｅ２との間の少なくとも一部の範囲は、本体部１１１４と第２可動部１１１５＿２である。一方、磁性体層１１２は、可動部１１１５のうち第１可動部１１１５＿１は被覆していない。すなわち、第１可動部１１１５＿１の外周面１１１５ａ＿１は、露出している。
【００５８】
第２の実施形態の磁性体層１１２は、例えば、第１可動部１１１５＿１、コイルばね１１１３および第２の端部Ｅ２などをマスクした状態で、プローブピン１１１＿Ｇに磁性体１２０を溶射することで形成することができる。マスクの具体的な態様は特に限定されない。例えば、溶融状態の磁性体１２０の温度よりも耐熱温度が高い金属や耐熱テープをマスキング材として用いてもよい。
【００５９】
以上の構成を有する第２の実施形態の半導体検査装置１においては、移動装置１５が、押圧方向Ｄ２にプローブピン１１１＿Ｇ、Ｄ、Ｓを移動させる。押圧方向Ｄ２に移動したプローブピン１１１＿Ｇ、Ｄ、Ｓは、可動部１１１５の端面ＥＦ２においてＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに垂直に当接する。プローブピン１１１＿Ｇ、Ｄ、Ｓのうち可動部１１１５は、電極Ｇ、Ｄ、Ｓに当接することで押圧方向Ｄ２への移動を妨げられる。一方、プローブピン１１１＿Ｇ、Ｄ、Ｓのうち本体部１１１４は、弾性変形可能なコイルばね１１１３に接続され、かつ、ホール１１１４ｂにおいて第１可動部１１１５＿１の挿入量を可変である。このため、本体部１１１４は、可動部１１１５が電極Ｇ、Ｄ、Ｓに当接して停止した後も、コイルばね１１１３を圧縮しながら、押圧方向Ｄ２に移動する。このとき、第１可動部１１１５＿１は、圧縮されるコイルばね１１１３に対して相対的に摺動する。圧縮されたコイルばね１１１３は、圧縮に応じた弾性力を可動部１１１５に作用させる。これにより、端面ＥＦ２は、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに安定的に接触する。そして、端面ＥＦ２が電極Ｇ、Ｄ、Ｓに安定的に接触した状態で、プローブピン１１１＿Ｇ、Ｄ、ＳからＭＯＳトランジスタ２に検査信号を適切に印加でき、Ｌ負荷試験を適切に行うことができる。
【００６０】
もし、磁性体層が第１可動部１１１５＿１に形成されている場合、コイルばね１１１３に対して第１可動部１１１５＿１が摺動する際に、第１可動部１１１５＿１がコイルばね１１１３で擦れることで、磁性体の粉塵が発生するおそれがある。磁性体の粉塵は、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに落下することで、ＭＯＳトランジスタ２を汚染してしまう。これに対して、第３の実施形態では、第１可動部１１１５＿１を除いて磁性体層１１２が形成されていることで、磁性体の粉塵の発生を回避することができる。
【００６１】
以上説明したように、第２の実施形態によれば、コイルばね１１１３を備えたプローブピン１１１＿Ｇ、Ｄ、Ｓによって、ＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに端面ＥＦ２を安定的に接触させることができるので、ＭＯＳトランジスタ２を適切に検査することができる。また、第１の実施形態と同様に、磁性体層１１２によってノイズの発生を低減できるので、ＭＯＳトランジスタ２の破壊を抑制できる。また、磁性体の粉塵の発生を回避して、ＭＯＳトランジスタ２の品質の悪化を防止することができる。
【００６２】
（第３の実施形態）
次に、第３の実施形態として、プローブピン間に絶縁体が設けられた実施形態について説明する。なお、第３の実施形態の説明において、第１の実施形態に対応する構成部については同一の符号を用いて重複した説明を省略する。
【００６３】
図８Ａは、第３の実施形態を示すプローブ１１の斜視図である。図８Ｂは、図８Ａの平面図である。図９は、図８のＩＸ−ＩＸ断面図である。なお、図９においては、下地処理層１１１ｂ（図６Ａ〜Ｄ参照）の図示を省略している。
【００６４】
図８Ａに示すように、第３の実施形態のプローブピン１１１＿Ｇ、Ｄ、Ｓは、第１の実施形態と同様に、第１の部分１１１１＿Ｇ、Ｄ、Ｓと第２の部分１１１２＿Ｇ、Ｄ、Ｓとを有し、ばね性を備える。
【００６５】
一方、第３の実施形態のプローブピン１１１＿Ｇ、Ｄ、Ｓは、第１の実施形態に比べて配列間隔および幅（配列方向Ｄ１の寸法）が狭い。すなわち、第３の実施形態のプローブピン１１１＿Ｇ、Ｄ、Ｓは、第１の実施形態よりも狭ピッチで微細である。このようなプローブピン１１１＿Ｇ、Ｄ、Ｓを備えた第３の実施形態の半導体検査装置１は、第１の実施形態よりもファインピッチのＭＯＳトランジスタ２を検査できる。
【００６６】
また、第３の実施形態のプローブピン１１１＿Ｇ、Ｄ、Ｓは、接続部１１１６＿Ｇ、Ｄ、Ｓを備える点でも第１の実施形態と異なる。接続部１１１６＿Ｇ、Ｄ、Ｓは、第１の部分１１１１＿Ｇ、Ｄ、Ｓのうち長手方向（図８のＤ３方向）における中央側の所定の範囲を押圧方向Ｄ２に延ばした構成に相当する。接続部１１１６＿Ｇ、Ｄ、Ｓは、後述する絶縁体１１５の接続位置を規定する。
【００６７】
また、第３の実施形態のプローブ１１は、プローブピン１１１＿Ｇ、Ｄ、Ｓ間に絶縁体１１５が設けられている点で第１の実施形態と異なる。絶縁体１１５は、配列方向Ｄ１において互いに隣り合うプローブピン１１１＿Ｇ、Ｄ、Ｓの間において、各プローブピン１１１＿Ｇ、Ｄ、Ｓの接続面１１１７に接続されている。接続面１１１７は、既述した接続部１１１６＿Ｇ、Ｄ、Ｓの側面である。絶縁体１１５の側面と接続部１１１６＿Ｇ、Ｄ、Ｓの側面（接続面１１１７）とを接触させた状態で、絶縁体１１５と接続部１１１６＿Ｇ、Ｄ、Ｓとは、例えば、ねじ止めで固定されている。
【００６８】
一方、図８Ｂに示すように、接続部１１１６＿Ｇ、Ｄ、Ｓ以外の位置において、絶縁体１１５は、プローブピン１１１＿Ｇ、Ｄ、Ｓに接していない。これは、絶縁体１１５の幅（配列方向Ｄ１の寸法）が、接続部１１１６＿Ｇ、Ｄ、Ｓの位置において厚く、接続部１１１６＿Ｇ、Ｄ、Ｓ以外の位置において薄いためである。
【００６９】
そして、第３の実施形態において、磁性体層１１２は、図９に示すように、接続面１１１７の外側においてプローブピン１１１＿Ｇ、Ｄ、Ｓを被覆している。すなわち、第３の実施形態において、プローブピン１１１＿Ｇ、Ｄ、Ｓのうち磁性体層１１２が設けられた第１の端部Ｅ１と第２の端部Ｅ２との間の少なくとも一部の範囲は、絶縁体１１５が設けられた部分以外の部分である。
【００７０】
このような第３の実施形態の磁性体層１１２は、第２の実施形態と同様に、接続面１１１７をマスクした状態で、プローブピン１１１＿Ｇ、Ｄ、Ｓに磁性体を溶射することで形成することができる。
【００７１】
以上の構成を有する第３の実施形態の半導体検査装置１は、プローブピン１１１＿Ｇ、Ｄ、Ｓの配列間隔が狭いことで、ファインピッチのＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに、端面ＥＦ２を接触させることができる。このとき、プローブピン１１１＿Ｇ、Ｄ、Ｓの弾性によって、端面ＥＦ２をＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに安定的に接触させることができる。
【００７２】
そして、プローブピン１１１＿Ｇ、Ｄ、ＳからＭＯＳトランジスタ２に検査信号を印加することでファインピッチのＭＯＳトランジスタ２のＬ負荷試験を行うことができる。このとき、プローブピン１１１＿Ｇ、Ｄ、Ｓの間には、絶縁体１１５が設けられている。絶縁体１１５が設けられているので、プローブピン１１１＿Ｇ、Ｄ、Ｓの配列間隔が狭くても、プローブピン１１１＿Ｇ、Ｄ、Ｓ同士の短絡は生じない。
【００７３】
ところで、もし、磁性体層１１２が接続面１１１７上にも形成されている場合、磁性体層１１２の厚みがプローブピン１１１＿Ｇ、Ｄ、Ｓの組立精度（配列方向Ｄ３の寸法精度）を低下させてしまう。組立精度が低下することで、プローブピン１１１＿Ｇ、Ｄ、Ｓの配列間隔をＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓの配列間隔に揃えることが困難となる。これに対して、第３の実施形態では、磁性体層１１２が接続面１１１７の外側に形成されている。これにより、磁性体層１１２の厚みが組立精度を低下させることを回避でき、プローブピン１１１＿Ｇ、Ｄ、Ｓの配列間隔をＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓの配列間隔に揃えることができる。これにより、端面ＥＦ２をファインピッチのＭＯＳトランジスタ２の電極に確実に接触させることができる。
【００７４】
また、第３の実施形態のような微細なプローブピン１１１＿Ｇ、Ｄ、Ｓにノイズ吸収シートを貼り付けることは、第１の実施形態以上に困難である。これに対して、第３の実施形態では、磁性体を溶射することで、微細なプローブピン１１１＿Ｇ、Ｄ、Ｓに磁性体層１１２を確実に形成することができる。この結果、ＭＯＳトランジスタ２のファインピッチ化に対応しつつノイズの発生を低減できる。
【００７５】
また、第３の実施形態のようにプローブピン１１１＿Ｇ、Ｄ、Ｓが微細である場合、第２の端部Ｅ２をマスクして第２の端部Ｅ２以外の部位に磁性体を溶射することは困難である。これに対して、既述したように磁性体の溶射後に第２の端部Ｅ２上の磁性体層を研削することで、微細なプローブピン１１１＿Ｇ、Ｄ、Ｓの第２の端部Ｅ２の端面ＥＦ２を簡便かつ確実に露出させることができる。
【００７６】
以上説明したように、第３の実施形態によれば、絶縁体１１５で絶縁された狭ピッチで微細のプローブピン１１１＿Ｇ、Ｄ、Ｓによって、ファインピッチのＭＯＳトランジスタ２の電極Ｇ、Ｄ、Ｓに端面ＥＦ２を確実かつ安定的に接触させることができる。これにより、ファインピッチのＭＯＳトランジスタ２を適切に検査することができる。また、第１の実施形態と同様に、磁性体層１１２によってノイズの発生を低減できるので、ＭＯＳトランジスタ２の破壊を抑制し、歩留りを向上できる。
【００７７】
Ｌ負荷試験以外の電気的特性を検査するために本実施形態を適用することもできる。また、必要な周波数帯域のノイズを効率良く吸収するために、発振周波数に応じて磁性体材料（磁性体層１１２）の磁性を選定してもよい。
【００７８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７９】
１１  プローブ、１１１＿Ｇ、Ｄ、Ｓ  プローブピン、１１２  磁性体層
【図１】
2016205906.tif 000003
【図２】
2016205906.tif 000004
【図３】
2016205906.tif 000005
【図４】
2016205906.tif 000006
【図５】
2016205906.tif 000007
【図６】
2016205906.tif 000008
【図７】
2016205906.tif 000009
【図８】
2016205906.tif 000010
【図９】
2016205906.tif 000011