(57)【要約】【課題】  周波数によるカプラ出力の変化と反射特性の劣化とを低減することができるフィルタ一体型カプラおよびカプラモジュールを提供する。【解決手段】  本発明のフィルタ一体型カプラは、伝送線路部とカプラ部とを備えており、カプラ出力端子の出力先に抵抗とコンデンサとからなるローパスフィルタであるＲＣフィルタが接続されている。ＲＣフィルタを用いることにより、カプラ出力が平坦化されて、周波数による変化を小さくすることができ、さらに反射特性の劣化も低減することができる。【選択図】      図１
2016220068.tif 000002
【特許請求の範囲】
【請求項１】
信号入力端子と、信号出力端子と、前記信号入力端子と前記信号出力端子との間に配設される、予め定める周波数帯域の電気信号を伝送する信号伝送線路と、を含む信号伝送部と、
外部出力端子と、カプラ出力端子と、終端抵抗素子と接続する抵抗接続端子と、前記カプラ出力端子と前記抵抗接続端子との間に配設される、前記信号伝送線路に電磁結合する結合線路と、前記外部出力端子と前記カプラ出力端子との間に配設される、抵抗とコンデンサとからなるローパスフィルタと、を含むカプラ部と、を備えることを特徴とするフィルタ一体型カプラ。
【請求項２】
前記抵抗は、一方端が前記外部出力端子と接続され、他方端が前記カプラ出力端子と接続され、
前記コンデンサは、一方端が前記カプラ出力端子と接続され、他方端が接地されていることを特徴とする請求項１記載のフィルタ一体型カプラ。
【請求項３】
前記信号伝送部および前記カプラ部は、複数の誘電体層が積層された積層体と、該積層体の内部または外表面部に設けられた導電体パターンとを含む多層配線基板によって形成されることを特徴とする請求項１または２記載のフィルタ一体型カプラ。
【請求項４】
複数の、請求項１〜３のいずれか１つに記載のフィルタ一体型カプラと、
外部回路に接続する外部接続端子を有し、前記複数のフィルタ一体型カプラの前記外部出力端子から出力される電気信号のいずれかを前記外部接続端子から外部回路へと出力させるスイッチング素子と、を含むことを特徴とするカプラモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線を伝送する電気信号をモニタリングするためのカプラであって、フィルタを内蔵するフィルタ一体型カプラおよびカプラモジュールに関する。
【背景技術】
【０００２】
携帯電話装置や移動体通信に用いられる電子装置等の小型化・高密度化・低価格化に対する要求が高まる中、１つの部品に複数の機能を内蔵することで部品点数を減少させ、小型化・高密度化を実現している。
【０００３】
通信装置で用いられる電子部品には、アンテナで受信した電気信号から特定の周波数帯域の信号を取り出すためのフィルタ、電気信号を増幅するためのアンプ、配線を伝送する電気信号をモニタリングするためのカプラなどがある。
【０００４】
特許文献１には、主線路と電磁気的に結合している副線路に接続されるローパスフィルタが、コンデンサとコイルとを含むことを特徴とする方向性結合器（カプラ）が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５３２７３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
通信装置では、通信に使用する周波数帯域が様々であるが、搭載部品には、周波数によって特性が変化するものがあり、その場合、周波数帯域ごとに搭載部品を変更しなければならない。特許文献１記載のカプラは、ローパスフィルタを用いることで、カプラ出力の周波数による変化を低減し、広い周波数帯域に対応可能なカプラを実現しようとするものである。
【０００７】
特許文献１記載のカプラが備えるローパスフィルタは、コンデンサとコイルとを含む、いわゆるＬＣ型のローパスフィルタであるが、ＬＣ型の場合、カプラ出力の変化は抑えることができるものの、反射特性は劣化する。反射特性が劣化すると、たとえば、カプラ出力の信号強度が弱くなり、モニタリングの結果に誤りが生じるなどの問題がある。
【０００８】
本発明の目的は、周波数によるカプラ出力の変化と反射特性の劣化とを低減することができるフィルタ一体型カプラおよびカプラモジュールを提供することである。
【課題を解決するための手段】
【０００９】
本発明の一つの態様によるフィルタ一体型カプラは、信号入力端子と、信号出力端子と、前記信号入力端子と前記信号出力端子との間に配設される、予め定める周波数帯域の電気信号を伝送する信号伝送線路と、を含む信号伝送部と、外部出力端子と、カプラ出力端子と、終端抵抗素子と接続する抵抗接続端子と、前記カプラ出力端子と前記抵抗接続端子との間に配設される、前記信号伝送線路に電磁結合する結合線路と、前記外部出力端子と前記カプラ出力端子との間に配設される、抵抗とコンデンサとからなるローパスフィルタと、を含むカプラ部と、を備えることを特徴とする。
【００１０】
本発明の一つの態様によるカプラモジュールは、複数の、上記フィルタ一体型カプラと
、外部回路に接続する外部接続端子を有し、前記複数のフィルタ一体型カプラの前記外部出力端子から出力される電気信号のいずれかを前記外部接続端子から外部回路へと出力させるスイッチング素子と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明の一つの態様によるフィルタ一体型カプラによれば、抵抗とコンデンサとからなるローパスフィルタを有するので、周波数によるカプラ出力の変化と反射特性の劣化とを低減することができる。
【００１２】
本発明の一つの態様によるカプラモジュールによれば、周波数によるカプラ出力の変化と反射特性の劣化とを低減することができる複数のフィルタ一体型カプラから１つを選択して使用することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態のフィルタ一体型カプラ１００を示す分解斜視図である。
【図２】フィルタ一体型カプラ１００の等価回路図である。
【図３】本発明の第２実施形態のカプラモジュール２００を示す分解斜視図である。
【図４】カプラモジュール２００の等価回路図である。
【図５】実施例のカプラ出力を示すグラフである。
【図６】実施例の反射量を示すグラフである。
【図７】比較例のカプラ出力を示すグラフである。
【図８】比較例の反射量を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明のフィルタ一体型カプラについて図面を参照しつつ説明する。図１は、本発明の第１実施形態のフィルタ一体型カプラ１００を示す分解斜視図である。図２は、フィルタ一体型カプラ１００の等価回路図である。本実施形態において、フィルタ一体型カプラ１００は、複数の誘電体層が積層された積層体と、積層体の内部または外表面部に設けられた導電体パターンとを含む多層配線基板によって形成される。
【００１５】
フィルタ一体型カプラ１００は、第１誘電体層１、第２誘電体層２、第３誘電体層３、第４誘電体層４、信号伝送パターン５、結合線路パターン６、表層パターン７、第１カプラ出力パターン８、外部出力パターン９、容量電極１０、接地導体電極Ｇ１、抵抗Ｒ１、信号入力端子Ｐ１、信号出力端子Ｐ２、カプラ出力端子Ｐ３、抵抗接続端子Ｐ４および外部出力端子Ｐｏｕｔを含んで構成される。
【００１６】
第１誘電体層１〜第４誘電体層４は、上からこの順に積層されており、各誘電体層の間には、必要に応じて電極、導体層および配線パターンなどが配置され、各誘電体層を貫通し、異なる層に配置された電極、導体層および配線パターン同士を電気的に接続する貫通導体が設けられる。
【００１７】
各誘電体層は、セラミックス、樹脂などの誘電体材料からなり、各パターンは、タングステン、銅などの金属材料からなり、フィルタ一体型カプラ１００は、公知の多層配線基板によって形成することができる。
【００１８】
たとえば、第１誘電体層１の層厚みは１００μｍであり、第２誘電体層２の層厚みは４０μｍであり、第３誘電体層３の層厚みは１９０μｍであり、第４誘電体層４の層厚みは２０μｍである。
【００１９】
図２の等価回路に示すように、フィルタ一体型カプラ１００は、信号伝送部ＳＧとカプラ部ＣＰとを含む。信号伝送部ＳＧは、信号入力端子Ｐ１と信号出力端子Ｐ２と、これら両端子の間に配設される信号伝送線路Ｌｓとを含む。また、カプラ部ＣＰは、外部出力端子Ｐｏｕｔと、カプラ出力端子Ｐ３と、抵抗接続端子Ｐ４と、カプラ出力端子Ｐ３と抵抗接続端子Ｐ４との間に配設される結合線路Ｌｃと、外部出力端子Ｐｏｕｔとカプラ出力端子Ｐ３との間に配設されるローパスフィルタであるＲＣフィルタＦＬとを含む。
【００２０】
信号入力端子Ｐ１は、たとえば、パワーアンプの出力端子などと接続され、予め定める周波数帯域の電気信号が入力される。信号伝送線路Ｌｓは、信号入力端子Ｐ１から入力された電気信号を伝送する。信号出力端子Ｐ２は、たとえば、アンテナなどと接続され、信号伝送線路を伝送した電気信号を出力する。
【００２１】
結合線路Ｌｃは、信号伝送線路Ｌｓと電磁的に結合する。信号伝送線路Ｌｓがカプラにおける一次側線路となり、結合線路Ｌｃが二次側線路となる。カプラ出力端子Ｐ３は、結合線路Ｌｃで生じた電気信号を出力する。抵抗接続端子Ｐ４は、外部素子である終端抵抗素子Ｒｔに接続する。
【００２２】
カプラ出力端子Ｐ３から出力された電気信号であるカプラ出力信号は、ローパスフィルタであるＲＣフィルタＦＬに入力される。ＲＣフィルタＦＬは、抵抗とコンデンサとからなるローパスフィルタである。ＲＣフィルタＦＬに入力された電気信号は、予め定めるカットオフ周波数より低い周波数の電気信号のみが通過し、外部出力端子Ｐｏｕｔから出力されて、モニタリング信号として外部回路に入力される。
【００２３】
ＲＣフィルタＦＬを通過したカプラ出力信号は、周波数によって出力が大きく変化しない。さらに、従来のＬＣフィルタでは、反射特性が劣化してしまうが、ＲＣフィルタを用いることにより、反射特性の劣化を抑えることができる。
【００２４】
図１の分解斜視図で示した各構成と、図２の等価回路で示した各回路素子との対応関係について説明する。
【００２５】
（信号伝送部ＳＧ）
まず、信号伝送部ＳＧの構成について説明する。なお、図１において、第４誘電体層４のさらに下方に記載しているのは、第４誘電体層４の下面側の表層に設けられた導体層４Ａである。したがって、第４誘電体層４の上面側には、容量電極１０が設けられており、下面側には、接地導体電極Ｇ１、信号入力端子Ｐ１、信号出力端子Ｐ２、抵抗接続端子Ｐ４および外部出力端子Ｐｏｕｔが設けられている。
【００２６】
信号伝送パターン５は、第３誘電体層３の上面であって、第２誘電体層２と第３誘電体層３との層間に所定の長さで設けられる。信号入力端子Ｐ１は、第３誘電体層３および第４誘電体層４を貫通する貫通導体を介して、第３誘電体層３の上面に設けられた信号伝送パターン５の一方端と接続する。また、信号出力端子Ｐ２は、第３誘電体層３および第４誘電体層４を貫通する貫通導体を介して、第３誘電体層３の上面に設けられた信号伝送パターン５の他方端と接続する。
【００２７】
信号入力端子Ｐ１から入力された電気信号は、信号伝送線路Ｌｓである信号伝送パターン５の一方端から他方端まで伝送し、信号出力端子Ｐ２から出力される。信号伝送部ＳＧによって伝送される電気信号は、特に限定されないが、たとえば、フィルタ一体型カプラが通信装置に搭載される場合は、アンテナから送信するための電気信号またはアンテナで受信した電気信号などの予め定める周波数帯域の電気信号を伝送する。
【００２８】
（カプラ部ＣＰ）
次にカプラ部ＣＰの構成について説明する。結合線路Ｌｃである結合線路パターン６は、第２誘電体層２の上面であって、第１誘電体層１と第２誘電体層２との層間に所定の長さで設けられる。結合線路パターン６と信号伝送パターン５とは、第２誘電体層２を挟んで対向しており、電磁的に結合される。本実施形態では、結合線路パターン６と信号伝送パターン５とは、それぞれ直線状に設けられており、同じ長さで、誘電体層の積層方向に見たときに、重なるように配置されている。結合線路パターン６は、パターン全体にわたって信号伝送パターン５と結合する。
【００２９】
結合線路パターン６と信号伝送パターン５との結合の強さは、たとえば、一方のパターン長さを短くしたり、積層方向に見たときに重ならようにずらしたり、結合線路パターン６と信号伝送パターン５との距離を大きくする、すなわち第２誘電体層２の厚みを厚くすることにより本実施形態よりも小さくすることができる。
【００３０】
結合線路パターン６と信号伝送パターン５との結合の強さを変化させることで、カプラ出力信号の強さを制御することができる。
【００３１】
結合線路パターン６の一方端は、第１誘電体層１を貫通する貫通導体を介して、第１誘電体層１の表層に設けられた表層パターン７の一方端に接続され、表層パターン７の他方端は、第１誘電体層１〜第４誘電体層４を貫通する貫通導体を介して第４誘電体層４の下面に設けられた抵抗接続端子Ｐ４と接続する。表層パターン７は、結合線路パターン６と抵抗接続端子Ｐ４とを接続させるためのパターンであり、信号伝送パターン５との結合には寄与しない。
【００３２】
結合線路パターン６の他方端は、第１誘電体層１を貫通する貫通導体を介して、第１誘電体層１の表層に設けられたカプラ出力端子Ｐ３と接続する。カプラ出力端子Ｐ３は、同じ第１誘電体層１の表層に設けられたカプラ出力パターン８の一方端と接続する。カプラ出力パターン８の他方端は、同じ第１誘電体層１の表層に設けられた抵抗Ｒ１に接続する。抵抗Ｒ１は、たとえば、誘電体層が樹脂材料からなるものであれば、金属膜によって形成することができ、誘電体層がセラミックス材料からなるものであれば、導電性インクや導電性ペーストなどを予め定める大きさで塗布し、乾燥、焼成することで形成できる。また、チップ抵抗などの抵抗部品を実装してもよい。
【００３３】
抵抗体を形成する導電性インク、導電性ペーストは、たとえば、ＲｕＯ２等の抵抗体粒子、付着させるための固結剤、印刷を容易にするための樹脂またはガラス、ペーストの粘度を維持するための溶剤等が含まれる。
【００３４】
外部出力パターン９は、抵抗Ｒ１と接続し、第１誘電体層１〜第４誘電体層４を貫通する貫通導体を介して第４誘電体層４の下面に設けられた外部出力端子Ｐｏｕｔと接続する。
【００３５】
抵抗Ｒ１の抵抗値は、ＲＣフィルタのフィルタ特性を決定するパラメータの１つである。抵抗Ｒ１の抵抗値は、たとえば、厚みを大きくすれば低くなり、厚みを小さくすれば高くなる。また、抵抗Ｒ１のサイズを大きくしてカプラ出力パターン８から外部出力パターン９までの電流経路を長くすれば抵抗値は高くなり、短くすれば低くなり、電流経路の幅を小さくすれば抵抗値は高くなり、大きくすれば低くなる。
【００３６】
また、カプラ出力パターン８の他方端は、第１誘電体層１〜第３誘電体層３を貫通する貫通導体を介して、第４誘電体層４の上面に設けられた容量電極１０とも接続する。ここで、容量電極１０は、接地導体電極Ｇ１との間でコンデンサＣ１を構成する。
【００３７】
コンデンサＣ１の容量値は、ＲＣフィルタのフィルタ特性を決定するパラメータの１つである。接地導体電極Ｇ１は、第４誘電体層４の下面の各端子を除く部分全体にわたって設けられるベタパターンである。コンデンサＣ１の容量値は、たとえば、接地導体電極Ｇ１に対向する容量電極１０の面積を広くすれば大きくなり、狭くすれば小さくなる。また、容量電極１０と接地導体電極Ｇ１との距離、すなわち第４誘電体層４の厚みを薄くすればコンデンサＣ１の容量値は大きくなり、第４誘電体層４の厚みを厚くすれば小さくなる。さらに、容量電極１０と接地導体電極Ｇ１との間の誘電体の比誘電率、すなわち第４誘電体層４を構成する誘電体材料の比誘電率を大きくすればコンデンサＣ１の容量値は、大きくなり、第４誘電体層４を構成する誘電体材料の比誘電率を小さくすれば小さくなる。
【００３８】
このようにしてカプラ部ＣＰでは、カプラ出力端子Ｐ３の出力先に抵抗Ｒ１とコンデンサＣ１とからなるローパスフィルタであるＲＣフィルタＦＬが接続される。抵抗Ｒ１の抵抗値とコンデンサＣ１の容量値とによりＲＣフィルタＦＬのフィルタ特性は変化する。必要なフィルタ特性が決まれば、フィルタ特性に合わせて必要な抵抗値および容量値を決定し、必要な抵抗値および容量値が得られるように、抵抗Ｒ１のサイズや、容量電極１０の面積などを決定する。
【００３９】
カプラ部ＣＰにおいて必要なフィルタ特性は、カプラ出力端子Ｐ３から出力されるカプラ出力信号の周波数による出力変化を抑える、言い換えればカプラ出力の平坦化を目的とするものである。
【００４０】
本発明は、ＲＣフィルタを用いることにより、カプラ出力が平坦化されて、周波数による変化を小さくすることができ、さらに反射特性の劣化も低減することができる。
【００４１】
次に第２実施形態について説明する。本実施形態は、１つの多層配線基板内に２つのフィルタ一体型カプラが設けられ、さらに、いずれのカプラ出力を外部出力するかを選択するためのスイッチング素子ＩＣを備えたカプラモジュール２００である。
【００４２】
図３は、本発明の第２実施形態のカプラモジュール２００を示す分解斜視図である。図４は、カプラモジュール２００の等価回路図である。
【００４３】
カプラモジュール２００は、複数のフィルタ一体型カプラと、外部回路に接続する外部接続端子としての外部出力端子Ｐｏｕｔを有し、複数のフィルタ一体型カプラの外部出力端子としてのカプラ出力端子Ｐ３や第２カプラ出力端子Ｐ７から出力される電気信号のいずれかを外部出力端子Ｐｏｕｔから外部回路へと出力させるスイッチング素子ＩＣと、を含んでいる。
【００４４】
カプラモジュール２００は、第１誘電体層１、第２誘電体層２、第３誘電体層３、第４誘電体層４、第１信号伝送パターン５、第１結合線路パターン６、カプラ出力パターン８、外部出力パターン９、容量電極１０、第２信号伝送パターン１１、第２結合線路パターン１２、接地導体電極Ｇ１、第１信号入力端子Ｐ１、第１信号出力端子Ｐ２、第１カプラ出力端子Ｐ３、第１抵抗接続端子Ｐ４、第２信号入力端子Ｐ５、第２信号出力端子Ｐ６、第２カプラ出力端子Ｐ７、第２抵抗接続端子Ｐ８および外部出力端子Ｐｏｕｔを含んで構成される。
【００４５】
上記のように、本実施形態は、２つのフィルタ一体型カプラを有しており、これらは同一の構成からなる。２つのフィルタ一体型カプラの構成をそれぞれ区別するために、以下では、一方のフィルタ一体型カプラを構成する部位については「第１」と記載し、他方のフィルタ一体型カプラを構成する部位については「第２」と記載する。
【００４６】
なお、第１実施形態における信号伝送パターン５、結合線路パターン６、信号入力端子Ｐ１、信号出力端子Ｐ２、カプラ出力端子Ｐ３および抵抗接続端子Ｐ４については、それぞれ「第１」と記載するが、参照符号は第１実施形態と同じ符号を付している。
【００４７】
（第１信号伝送部ＳＧ１）
図３においても図１と同様に、導体層４Ａとして、第４誘電体層４のさらに下方に、第４誘電体層４の下面側の表層に設けられた導体層を記載している。
【００４８】
第４誘電体層４の上面側には、容量電極１０が設けられており、下面側には、接地導体電極Ｇ１、第１信号入力端子Ｐ１、第１信号出力端子Ｐ２、第２信号入力端子Ｐ５、第２信号出力端子Ｐ６および外部出力端子Ｐｏｕｔが設けられている。
【００４９】
第１信号伝送パターン５は、第３誘電体層３の上面であって、第２誘電体層２と第３誘電体層３との層間に所定の長さで設けられる。第１信号入力端子Ｐ１は、第３誘電体層３および第４誘電体層４を貫通する貫通導体を介して、第３誘電体層３の上面に設けられた第１信号伝送パターン５の一方端と接続する。また、第１信号出力端子Ｐ２は、第３誘電体層３および第４誘電体層４を貫通する貫通導体を介して、第３誘電体層３の上面に設けられた第１信号伝送パターン５の他方端と接続する。
【００５０】
第１信号入力端子Ｐ１から入力された電気信号は、信号伝送線路Ｌｓである第１信号伝送パターン５の一方端から他方端まで伝送し、第１信号出力端子Ｐ２から出力される。
【００５１】
（第２信号伝送部ＳＧ２）
第２信号伝送パターン１１は、第１信号伝送パターン５と同様に、第３誘電体層３の上面であって、第２誘電体層２と第３誘電体層３との層間に所定の長さで設けられる。第２信号入力端子Ｐ５は、第３誘電体層３および第４誘電体層４を貫通する貫通導体を介して、第３誘電体層３の上面に設けられた第２信号伝送パターン１１の一方端と接続する。また、第２信号出力端子Ｐ６は、第３誘電体層３および第４誘電体層４を貫通する貫通導体を介して、第３誘電体層３の上面に設けられた第２信号伝送パターン１１の他方端と接続する。
【００５２】
第２信号入力端子Ｐ５から入力された電気信号は、信号伝送線路Ｌｓである第２信号伝送パターン１１の一方端から他方端まで伝送し、第２信号出力端子Ｐ６から出力される。
【００５３】
（第１カプラ部ＣＰ１）
結合線路Ｌｃである第１結合線路パターン６は、第２誘電体層２の上面であって、第１誘電体層１と第２誘電体層２との層間に所定の長さで設けられる。第１結合線路パターン６と第１信号伝送パターン５とは、第２誘電体層２を挟んで対向しており、電磁的に結合される。
【００５４】
第１結合線路パターン６の一方端は、第１誘電体層１を貫通する貫通導体を介して、第１誘電体層１の表層に設けられた第１抵抗接続端子Ｐ４と接続する。第１抵抗接続端子Ｐ４は、スイッチング素子ＩＣに内蔵された終端抵抗素子Ｒｔに接続される。
【００５５】
第１結合線路パターン６の他方端は、第１誘電体層１を貫通する貫通導体を介して、第１誘電体層１の表層に設けられた第１カプラ出力端子Ｐ３と接続する。第１カプラ出力端子Ｐ３は、スイッチング素子ＩＣに内蔵されたスイッチング回路ＳＷに接続される。スイッチング回路ＳＷは２つの入力端子と１つの出力端子を備え、入力端子と出力端子との接続を切り替えるように構成されている。
【００５６】
スイッチング回路ＳＷの出力端子は、第１誘電体層１の表層に設けられたカプラ出力パターン８に接続するとともに、スイッチング素子ＩＣ内部では、スイッチング素子ＩＣに内蔵された抵抗Ｒ１に接続する。カプラ出力パターン８は、第１誘電体層１〜第３誘電体層３を貫通する貫通導体を介して、第４誘電体層４の上面に設けられた容量電極１０と接続する。容量電極１０は、接地導体電極Ｇ１との間でコンデンサＣ１を構成する。
【００５７】
スイッチング素子ＩＣに内蔵された抵抗Ｒ１は、第１誘電体層１の表層に設けられた外部出力パターン９と接続する。外部出力パターン９は、第１誘電体層１〜第４誘電体層４を貫通する貫通導体を介して第４誘電体層４の下面に設けられた外部出力端子Ｐｏｕｔと接続する。
【００５８】
（第２カプラ部ＣＰ２）
結合線路Ｌｃである第２結合線路パターン１２は、第１結合線路パターン６と同様に、第２誘電体層２の上面であって、第１誘電体層１と第２誘電体層２との層間に所定の長さで設けられる。第２結合線路パターン１２と第２信号伝送パターン１１とは、第２誘電体層２を挟んで対向しており、電磁的に結合される。
【００５９】
第２結合線路パターン１２の一方端は、第１誘電体層１を貫通する貫通導体を介して、第１誘電体層１の表層に設けられた第２抵抗接続端子Ｐ８と接続する。第２抵抗接続端子Ｐ８は、スイッチング素子ＩＣに内蔵された終端抵抗素子Ｒｔに接続される。
【００６０】
第２結合線路パターン１２の他方端は、第１誘電体層１を貫通する貫通導体を介して、第１誘電体層１の表層に設けられた第２カプラ出力端子Ｐ７と接続する。第２カプラ出力端子Ｐ７は、スイッチング素子ＩＣの接続パッドに接続され、スイッチング素子ＩＣ内部のスイッチング回路ＳＷの２つの入力端子のうち、第１カプラ出力端子Ｐ３と接続している入力端子とは異なる入力端子に接続される。
【００６１】
スイッチング回路ＳＷの出力端子から先の構成は、第１カプラ部ＣＰ１と共通であるので、説明は省略する。
【００６２】
第１、第２カプラ部ＣＰ１，２ではいずれも、カプラ出力端子Ｐ３の出力先に、スイッチング素子ＩＣに内蔵された抵抗Ｒ１と多層配線基板に形成されたコンデンサＣ１とからなるローパスフィルタであるＲＣフィルタＦＬが接続される。これにより、カプラ出力が平坦化されて、周波数による変化を小さくすることができ、さらに反射特性の劣化も低減することができる。
【００６３】
（他の実施形態）
第１実施形態では、１つの多層配線基板に１つのフィルタ一体型カプラが形成される構成であるが、これに限らず２以上の複数のフィルタ一体型カプラが形成されていてもよい。
【００６４】
第２実施形態では、スイッチング回路ＳＷによって２つのフィルタ一体型カプラの第１、第２カプラ部ＣＰ１，ＣＰ２から出力される２つのカプラ出力のうち、１つのカプラ出力を選択する構成であるが、これに限らず、２つのフィルタ一体型カプラから出力される２つの第１、第２信号伝送部ＳＧ１，ＳＧ２から出力される２つの信号出力のうち、１つの信号出力を選択する構成であってもよい。
【００６５】
第２実施形態では、ＲＣフィルタを構成する抵抗Ｒ１がスイッチング素子ＩＣに内蔵される構成であるが、これに限らず、スイッチング素子ＩＣには、スイッチング回路ＳＷが
内蔵されていればよく、抵抗Ｒ１は、第１実施形態と同様に多層配線基板に形成されていてもよい。
【００６６】
（実施例）
実施例として、第１実施形態に基づくフィルタ一体型カプラ１００をモデル化しカプラ出力の周波数特性および外部出力端子における反射量についてシミュレーションを行った。比較例として、抵抗Ｒ１の代わりにインダクタＬを設けたフィルタ一体型カプラ１００をモデル化した。
【００６７】
シミュレーション条件は、５００ＭＨｚ〜６０００ＭＨｚの周波数帯域において解析を行い、実施例では、使用周波数６９９ＭＨｚ〜２６９０ＭＨｚと想定して抵抗Ｒ１の抵抗値を３５Ωとし、コンデンサＣ１の容量値を３ｐＦとし、比較例では、インダクタＬのインダクタンス値を２．５ｎＨとし、コンデンサＣ１の容量値を３ｐＦとした。信号伝送線路は、実施例、比較例のいずれも図１に示す信号伝送線路とした。
【００６８】
図５〜図８は、実施例および比較例のシミュレーション結果を示すグラフである。図５は、実施例のカプラ出力を示すグラフであり、図６は、実施例の反射量を示すグラフである。図７は、比較例のカプラ出力を示すグラフであり、図８は、比較例の反射量を示すグラフである。カプラ出力（ｄＢ）の使用周波数での最大値と最小値との差分が、小さいほど周波数による変化が小さく平坦化されていることを示し、反射量は、小さいほど（負の値として数値が大きいほど）反射が小さく特性がよいことを示している。
【００６９】
まず、参考例として、カプラ出力端子の先にフィルタを設けない場合は、カプラ出力（ｄＢ）の最大値と最小値との差分が１１．０ｄＢと大きく、周波数によって大きく変化したが、反射は−１６．１ｄＢであり、反射特性は良好であった。
【００７０】
実施例では、カプラ出力（ｄＢ）の最大値と最小値との差分が６．２ｄＢであり平坦化されており、外部出力端子における反射量も−１１．８ｄＢと小さく良好であった。これに対して比較例では、カプラ出力（ｄＢ）の最大値と最小値との差分は６．１ｄＢと小さく平坦化されているが、反射は−１．９ｄＢであり反射特性が劣化した。
【符号の説明】
【００７１】
１      第１誘電体層
２      第２誘電体層
３      第３誘電体層
４      第４誘電体層
５      信号伝送パターン
６      結合線路パターン
７      表層パターン
８      カプラ出力パターン
９      外部出力パターン
１０    容量電極
１１    第２信号伝送パターン
１２    第２結合線路パターン
１００  フィルタ一体型カプラ
２００  カプラモジュール
Ｃ１    コンデンサ
ＣＰ    カプラ部
ＣＰ１  第１カプラ部
ＣＰ２  第２カプラ部
ＦＬ    ＲＣフィルタ
Ｇ１    接地導体電極
ＩＣ    スイッチング素子
Ｌｃ    結合線路
Ｌｓ    信号伝送線路
Ｐ１    信号入力端子
Ｐ２    信号出力端子
Ｐ３    カプラ出力端子
Ｐ４    抵抗接続端子
Ｐ５    第２信号入力端子
Ｐ６    第２信号出力端子
Ｐ７    第２カプラ出力端子
Ｐ８    第２抵抗接続端子
Ｐｏｕｔ  外部出力端子
Ｒ１    抵抗
ＳＧ    信号伝送部
ＳＧ１  第１信号伝送部
ＳＧ２  第２信号伝送部
ＳＷ    スイッチング回路
【図２】
2016220068.tif 000003
【図３】
2016220068.tif 000004
【図４】
2016220068.tif 000005
【図１】
2016220068.tif 000006
【図５】
2016220068.tif 000007
【図６】
2016220068.tif 000008
【図７】
2016220068.tif 000009
【図８】
2016220068.tif 000010