(57)【要約】【課題】電界集中を緩和して絶縁部の耐圧性を向上した半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体層と、導電部と、絶縁部と、を備える半導体装置が提供される。前記半導体層は、第１面と、第２面と、を有する。前記第２面は、前記第１面と反対側の面である。前記半導体層は、貫通孔を有する。前記貫通孔は、前記第１面と前記第２面の間を貫通する。前記導電部は、前記貫通孔の内部に設けられる。前記絶縁部は、前記貫通孔の内部であって前記導電部と前記半導体層との間に設けられる。前記貫通孔は、貫通部分を有する。前記貫通部分は、前記第１面及び前記第２面の少なくとも一方の面から他方の面側に設けられ、前記他方の面側に向かうにつれて開口の幅が小さくなる。【選択図】図１
2016162967.tif 000002
【特許請求の範囲】
【請求項１】
第１面と、前記第１面と反対側の第２面と、を有し、前記第１面と前記第２面の間を貫通する貫通孔を有する半導体層と、
前記貫通孔の内部に設けられた導電部と、
前記貫通孔の内部であって前記導電部と前記半導体層との間に設けられた絶縁部と、
を備え、
前記貫通孔は、前記第１面及び前記第２面の少なくとも一方の面から他方の面側に設けられ、前記他方の面側に向かうにつれて開口の幅が小さくなる貫通部分を有する半導体装置。
【請求項２】
前記半導体層は、前記貫通部分が設けられ少なくとも一部が湾曲した湾曲部分と、前記湾曲部分に隣接する中間部分と、を有し、
前記第１面から前記第２面に向かう方向に垂直方向における前記湾曲部分と前記導電部との距離は、前記第１面から前記第２面に向かう方向に垂直方向における前記中間部分と前記導電部との距離より長い請求項１記載の半導体装置。
【請求項３】
前記導電部に電気的に接続された第１導電膜と、
前記第１面に設けられ、前記第１導電膜を覆う第１絶縁層と、
を備え、
前記貫通部分は、前記第１面から前記第２面側に設けられた第１貫通部分を有する請求項１または２記載の半導体装置。
【請求項４】
半導体層と、前記半導体層の両面に設けられた絶縁層と、を有する積層体において、前記半導体層の一方の面から凹部を形成する工程と、
前記凹部をエッチングして、他方の面に向かうにつれて開口の幅が大きくなる第１貫通部分を有する貫通孔を形成する工程と、
前記貫通孔内に導電部を形成する工程と、
を備えた半導体装置の製造方法。
【請求項５】
前記凹部を形成する工程において、前記半導体層の一方の面をエッチングして、他方の面側に向かうにつれて開口の幅が小さくなる第２貫通部分を形成する請求項４記載の半導体装置の製造方法。
【請求項６】
前記貫通孔内であって前記半導体層と前記導電部との間に絶縁部を形成する工程をさらに備えた請求項４または５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサやメモリ等の半導体装置において、シリコン等を含む半導体層の表面と裏面の間を貫通する貫通孔内に導電部を設けた配線構造が用いられている。このような配線構造によって、電気回路を形成する場合に半導体層の表面側の素子と裏面側の素子とが電気的に接続されたり、複数の半導体層を積層する場合に半導体層間の電気的な接続が行われたりする。
【０００３】
導電部と半導体層との電気的短絡を抑制するために、貫通孔の内側面であって導電部と半導体層との間に絶縁部が設けられている。一方で、半導体層の表面及び裏面と、貫通孔の側壁と、は、ほぼ垂直なので、半導体層の表面及び裏面における貫通孔の端部では電界が集中し易い。電界が貫通孔の端部で集中すると、導電部と、貫通孔の端部に隣接する半導体層との間でリーク電流が発生して絶縁破壊が生じる。したがって、貫通孔の端部における電界集中を緩和することで、絶縁部の耐圧性を向上させることが望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−２９４０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、電界集中を緩和して絶縁部の耐圧性を向上した半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、半導体層と、導電部と、絶縁部と、を備える半導体装置が提供される。前記半導体層は、第１面と、第２面と、を有する。前記第２面は、前記第１面と反対側の面である。前記半導体層は、貫通孔を有する。前記貫通孔は、前記第１面と前記第２面の間を貫通する。前記導電部は、前記貫通孔の内部に設けられる。前記絶縁部は、前記貫通孔の内部であって前記導電部と前記半導体層との間に設けられる。前記貫通孔は、貫通部分を有する。前記貫通部分は、前記第１面及び前記第２面の少なくとも一方の面から他方の面側に設けられ、前記他方の面側に向かうにつれて開口の幅が小さくなる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る半導体装置を示す模式図である。
【図２】本実施形態に係る半導体装置の一部を示す模式図である。
【図３】半導体装置の一部を示す模式図である。
【図４】図４（ａ）から図４（ｉ）は、本実施形態に係る半導体装置の製造方法の一部の工程断面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（本実施形態）  
図１は、本実施形態に係る半導体装置を示す模式図である。  
図２は、本実施形態に係る半導体装置の一部を示す模式図である。
図３は、半導体装置の一部を示す模式図である。
図１は、半導体装置１の構成例を示す断面図を示している。図２は、画素周辺部２０に設けられた貫通孔２１ｈを示している。図３は、比較例による画素周辺部２０に設けられた貫通孔１２１ｈを示している。
【００１０】
半導体装置１の種類には特に限定はない。例えば、半導体装置１は、ＣＭＯＳイメージセンサ等の固体撮像素子である。また、半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ等の不揮発性の記憶装置である。
本実施形態における貫通孔２１ｈの構造は、種々の半導体装置１に適用することができる。以下においては、半導体装置１が固体撮像素子である場合、固体撮像素子に設けられた貫通孔２１ｈの構造について説明する。
【００１１】
図１に表すように、半導体装置１には、画素部１０と、画素周辺部２０と、が設けられている。例えば、半導体装置１が裏面側に受光面１０ａを有する場合、受光面１０ａに照射された光が信号変換されて画素部１０に電荷が蓄積される。なお、画素部１０の詳細な説明は省略する。
【００１２】
画素周辺部２０には、半導体層２１と、第１絶縁層２２と、第２絶縁層２３と、絶縁膜２４（絶縁部）と、導電層２５（導電部）と、第１導電膜２６と、第２導電膜２７と、が設けられている。
【００１３】
半導体層２１は、例えば、シリコン（Ｓｉ）基板等の半導体基板上に形成されたエピタキシャル層である。半導体層２１は、第１面２１ａ及び第２面２１ｂを有する。第２面２１ｂは、第１面２１ａの反対側の面である。例えば、第１面２１ａ及び第２面２１ｂは、それぞれ表面及び裏面である。半導体層２１には、第１面２１ａと第２面２１ｂとの間を貫通する貫通孔２１ｈを有する。貫通孔２１ｈの形状については、後に詳細に説明する。
【００１４】
第１絶縁層２２は、半導体層２１の第１面２１ａに設けられている。第１絶縁層２２は、例えば、二酸化ケイ素（ＳｉＯ２）等のシリコン酸化物を含む。第１絶縁層２２に窒化ケイ素（ＳｉＮ）等のシリコン窒化物を用いても良い。
【００１５】
第２絶縁層２３は、半導体層２１の第２面２１ｂに設けられている。第２絶縁層２３は、例えば、窒化ケイ素等のシリコン窒化物を含む。第２絶縁層２３に二酸化ケイ素等のシリコン酸化物を用いても良い。
【００１６】
絶縁膜２４は、半導体層２１（貫通孔２１ｈ）内に設けられている。絶縁膜２４は、例えば、二酸化ケイ素等のシリコン酸化物を含む。絶縁膜２４に窒化ケイ素等のシリコン窒化物を用いても良い。
【００１７】
導電層２５は、半導体層２１（貫通孔２１ｈ）内に絶縁膜２４を介して設けられている。また、導電層２５は、第１絶縁層２２及び第２絶縁層２３内を通って、第１導電膜２６及び第２導電膜２７に電気的に接続している。
【００１８】
導電層２５は、例えば、金属、金属酸化物、又は金属窒化物を含む層である。また、導電層２５は、これらの材料の少なくともいずれかを含む層でも良い。例えば、金属として、銅（Ｃｕ）、白金（Ｐｔ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、又は、これらの合金が用いられる。
【００１９】
第１導電膜２６は、第１絶縁層２２内に設けられている。例えば、第１導電膜２６は、第１絶縁層２２に覆われている。例えば、第１導電膜２６によって、半導体装置１における配線層が形成される。例えば、第１導電膜２６を多層構造にすることで、相互に接続した配線層を第１絶縁層２２内に設けることができる。また、第１導電膜２６によって電極が形成されても良い。
【００２０】
第２導電膜２７は、第２絶縁層２３に設けられている。例えば、第２導電膜２７によって、配線、電極又は電極パッド等の電気回路の素子を形成することができる。
【００２１】
第１導電膜２６及び第２導電膜２７は、例えば、金属、金属酸化物、又は金属窒化物を含む膜である。また、第１導電膜２６及び第２導電膜２７は、これらの材料の少なくともいずれかを含む膜でも良い。例えば、金属として、銅（Ｃｕ）、白金（Ｐｔ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、又は、これらの合金が用いられる。
【００２２】
前述したように、導電層２５は、第１絶縁層２２、半導体層２１の貫通孔２１ｈ、及び第２絶縁層２３内を通って、第１導電膜２６と第２導電膜２７とに電気的に接続している。このような構造によって、半導体層２１の第１面２１ａ側の素子と第２面２１ｂ側の素子とを電気的に接続して電気回路を形成することができる。また、このような構造によって、複数の半導体層２１を積層する場合、複数の半導体層２１をワイヤボンディング等で接続することなく、半導体層２１間の電気的な接続を行うことができる。
【００２３】
以下、貫通孔２１ｈの形状について説明する。
【００２４】
図２に表すように、貫通孔２１ｈは、半導体層２１の第１面２１ａと第２面２１ｂとの間を積層方向に貫通している。ここで、積層方向とは、第１絶縁層２２、半導体層２１及び第２絶縁層２３が積層する方向である。貫通孔２１ｈ内には、絶縁膜２４及び導電層２５が設けられている。例えば、貫通孔２１ｈの内側面（例えば、内壁面）に絶縁膜２４を介して導電層２５が設けられている。
【００２５】
貫通孔２１ｈは、第１貫通部分２１ｈ１と、第２貫通部分２１ｈ２と、を有する。
第１貫通部分２１ｈ１は、第１面２１ａから第２面２１ｂ側に所定の高さを有するように設けられている。また、第１貫通部分２１ｈ１において、開口の幅Ｗ１は、第２面２１ｂ側に向かうにつれて小さくなっている。
【００２６】
第２貫通部分２１ｈ２は、第２面２１ｂから第１面２１ａ側に所定の深さを有するように設けられている。また、第２貫通部分２１ｈ２において、開口の幅Ｗ２は、第１面２１ａ側に向かうにつれて小さくなっている。
【００２７】
一方で、半導体層２１は、第１貫通部分２１ｈ１が設けられた第１部分２１ｃ１と、第２貫通部分２１ｈ２が設けられた第２部分２１ｃ２と、を有する。また、半導体層２１は、第１部分２１ｃ１と、第２部分２１ｃ２と、の間に設けられた第３部分２１ｃ３（中間部分）を有する。また、半導体層２１は、第１面２１ａにおいて貫通孔２１ｈ（第１貫通部分２１ｈ１）に隣接する端部２１ｔ１と、第２面２１ｂにおいて貫通孔２１ｈ（第２貫通部分２１ｈ２）に隣接する端部２１ｔ２と、を有する。
【００２８】
半導体層２１は、このような第１部分２１ｃ１から第３部分２１ｃ３を有するので、積層方向に垂直方向における第１部分２１ｃ１と導電層２５との距離は、積層方向に垂直方向における第３部分２１ｃ３と導電層２５との距離より長くなる。また、積層方向に垂直方向における第２部分２１ｃ２と導電層２５との距離は、積層方向に垂直方向における第３部分２１ｃ３と導電層２５との距離より長くなる。
【００２９】
第１部分２１ｃ１と導電層２５との距離を長くすることで、導電層２５と、半導体層２１の端部２１ｔ１と、の間でリーク電流の発生を抑制できる。また、第１部分２１ｃ１と導電層２５との距離が第３部分２１ｃ３と導電層２５との距離より長くなるように第１部分２１ｃ１を設けると、端部２１ｔ１における電界集中を緩和することができる。
【００３０】
第２部分２１ｃ２と導電層２５との距離を長くすることで、導電層２５と、半導体層２１の端部２１ｔ２と、の間でリーク電流の発生を抑制できる。また、第２部分２１ｃ２と導電層２５との距離が第３部分２１ｃ３と導電層２５との距離より長くなるように第２部分２１ｃ２を設けると、端部２１ｔ２における電界集中を緩和することができる。
【００３１】
第１部分２１ｃ１は、少なくとも一部が湾曲した形状を有する湾曲部分でも良い。例えば、第１部分２１ｃ１は、半導体層２１の端部２１ｔ１を曲面状にして形成する。例えば、第１部分２１ｃ１は、半導体層２１の第１貫通部分２１ｈ１に隣接する部分に曲面を設けるように形成する。例えば、第１部分２１ｃ１は、半導体層２１の第１貫通部分２１ｈ１に隣接する部分を面取りすることで形成される。
第１部分２１ｃ１の少なくとも一部が湾曲した形状を有すると、半導体層２１の端部２１ｔ１における電界集中を緩和することができる。
【００３２】
第２部分２１ｃ２は、少なくとも一部が湾曲した形状を有する湾曲部分でも良い。例えば、第２部分２１ｃ２は、半導体層２１の端部２１ｔ２を曲面状にして形成する。例えば、第２部分２１ｃ２は、半導体層２１の第２貫通部分２１ｈ２に隣接する部分に曲面を設けるように形成する。例えば、第２部分２１ｃ２は、半導体層２１の第２貫通部分２１ｈ２に隣接する部分を面取りすることで形成される。
第２部分２１ｃ２の少なくとも一部が湾曲した形状を有すると、半導体層２１の端部２１ｔ２における電界集中を緩和することができる。
【００３３】
ここで、貫通孔を設けた配線構造を有する半導体装置では、半導体層の表面及び裏面と、貫通孔の側壁と、は、ほぼ垂直である。このような垂直形状によって、半導体層の表面及び裏面における貫通孔の端部では電界が集中し易い。例えば、図３に表すように、半導体層１２１の第１面１２１ａ及び第２面１２１ｂにおいて貫通孔１２１ｈに隣接する端部１２１ｔ１及び１２１ｔ２は、ほぼ垂直形状を有する。このような端部１２１ｔ１及び１２１ｔ２に電界が集中し易いので、端部１２１ｔ１及び１２１ｔ２と、導電層２５と、の間にリーク電流が発生して絶縁破壊が生じ易くなる。
【００３４】
本実施形態の半導体装置１において、半導体層２１の貫通孔２１ｈは、第１面２１ａから第２面２１ｂ側に設けられた第１貫通部分２１ｈ１と、第２面２１ｂから第１面２１ａ側に設けられた第２貫通部分２１ｈ２と、を有する。また、第１貫通部分２１ｈ１の開口の幅Ｗ１は、第２面２１ｂ側に向かうにつれて小さくなっており、第２貫通部分２１ｈ２の開口の幅Ｗ２は、第１面２１ａ側に向かうにつれて小さくなっている。
【００３５】
このような第１貫通部分２１ｈ１及び第２貫通部分２１ｈ２を貫通孔２１ｈに設けると、電界が集中し易い端部２１ｔ１及び２１ｔ２において、半導体層２１と導電層２５との間の距離を長くできる。半導体層２１と導電層２５との間の距離を長くすると、半導体層２１の端部２１ｔ１及び２１ｔ２と、導電層２５と、の間のリーク電流の発生を抑制することができる。
また、第１貫通部分２１ｈ１の開口の幅Ｗ１、及び、第２貫通部分２１ｈ２の開口の幅Ｗ２が積層方向に対して変化するので、端部２１ｔ１及び２１ｔ２における電界集中を緩和することができる。
これにより、端部２１ｔ１及び２１ｔ２からの絶縁破壊を抑制し、絶縁膜２４の耐圧性を向上させることができる。
【００３６】
また、絶縁膜２４の耐圧性を向上させることで、絶縁膜２４の厚さを薄くすることができる。絶縁膜２４の厚さを薄くすることで、第１貫通部分２１ｈ１及び第２貫通部分２１ｈ２を有する貫通孔２１の径（ビア径）を小さくすることができる。貫通孔２１の径を小さくすると、半導体装置１のサイズを小さくすることできる。これにより、半導体装置１の製造コストを削減できる。
【００３７】
本実施形態では、貫通孔２１ｈは、第１貫通部分２１ｈ１及び第２貫通部分２１ｈ２を有する。半導体層２１の局所的な電界集中を緩和することを考慮すると、第１貫通部分２１ｈ１及び第２貫通部分２１ｈ２の少なくとも一方が貫通孔２１ｈに設けられていれば良い。
【００３８】
本実施形態によれば、電界集中を緩和して絶縁部の耐圧性を向上した半導体装置が提供される。
【００３９】
図４（ａ）から図４（ｉ）は、本実施形態に係る半導体装置の製造方法の一部の工程断面図である。
図４（ａ）から図４（ｉ）は、半導体装置１において、貫通孔２１を設けた配線構造を形成する方法を示している。
【００４０】
図４（ａ）に表すように、第１絶縁層２２と、半導体層２１と、第２絶縁層２３と、が順に積層された積層体を有する画素周辺部２０において、ハードマスクとしての第２絶縁層２３に開口部２３ａを形成する。第１絶縁層２２は、例えば、二酸化ケイ素を含む層である。半導体層２１は、例えば、シリコン基板上に形成されたエピタキシャル層である。第２絶縁層２３は、例えば、窒化ケイ素を含む層である。第１絶縁層２２内には金属等を含む第１導電膜２６が形成されている。
【００４１】
図４（ｂ）に表すように、等方性エッチング法を用いて半導体層２１の第２面２１ｂから第１凹部２１ｒ１を形成する。第１凹部２１ｒ１は、貫通孔２１ｈの一部であって、第２面２１ｂから第１面２１ａ側に所定の深さを有するように設けられた第２貫通部分２１ｈ２に相当する。等方性エッチング法として、例えば、ハロゲン系のガスによる反応性イオンエッチング等の等方性ドライエッチングが用いられる。等方性エッチング法として、ウェットエッチングが用いられても良い。
【００４２】
図４（ｃ）に表すように、異方性エッチング法を用いて第１凹部２１ｒ１をエッチングして第２凹部２１ｒ２を形成する。第２凹部２１ｒ２は、貫通孔２１ｈの一部であって、第１貫通部分２１ｈ１と第２貫通部分２１ｈ２との間に設けられた部分に相当する。異方性エッチング法として、例えば、ハロゲン系のガスによる反応性イオンエッチング等の異方性ドライエッチングが用いられる。
【００４３】
エッチングに用いられるガスの比率を変えることで、図４（ｂ）において、半導体層２１の第２面２１ｂをエッチングする割合を制御できる。これにより、第１凹部２１ｒ１の形状を変えることができる。また、エッチングに用いられるガスの比率を変えることで、図４（ｃ）において、第１凹部２１ｒ１をエッチングする割合を制御できる。これにより、第２凹部２１ｒ２の形状を変えることができる。また、エッチング装置の出力やエッチング装置内の圧力を変えることで、エッチングの割合を制御することもできる。
【００４４】
図４（ｄ）に表すように、反応性イオンエッチング等によって第２凹部２１ｒ２をエッチングし、第２面２１ｂから第１面２１ａに貫通する貫通孔２１ｈを形成する。第２凹部２１ｒ２をイオンエッチングする場合、貫通孔２１ｈの底部が半導体層２１と第１絶縁層２２との境界面に相当するので、境界面における電荷の堆積状態によってエッチングの方向が変化してエッチングが横方向に進行する。例えば、このようなエッチングの方向の変化（ノッチング）によって、第１貫通部分２１ｈ１を形成することができる。
【００４５】
エッチングに用いられるガスの比率を変えることで、図４（ｄ）において、横方向のエッチングの割合を制御できる。例えば、ハロゲン系のガスを用いて第２凹部２１ｒ２をイオンエッチングする場合、酸素とハロゲンとの混合率を変えることで横方向のエッチングの割合を制御できる。これにより、第１貫通部分２１ｈ１の形状を変えることができる。また、エッチング装置の出力やエッチング装置内の圧力を変えることで、横方向のエッチングの割合を制御することもできる。
【００４６】
図４（ｅ）に表すように、第１絶縁層２２、半導体層２１、及び第２絶縁層２３に絶縁膜２４を形成する。絶縁膜２４は、例えば、プラズマを利用したＡＬＤ（Atomic Layer Deposition）法を用いて形成される。絶縁膜２４は、第１絶縁層２２の上面と、半導体層２１の貫通孔２１ｈによって露出した面と、第２絶縁層２３の開口部２３ａによって露出した面と、第２絶縁層２３の上面と、に形成される。
【００４７】
図４（ｆ）に表すように、反応性イオンエッチング等によって絶縁膜２４の一部をエッチングする。第１絶縁層２２の上面及び第２絶縁層２３の上面に形成された絶縁膜２４がエッチングされる。
【００４８】
図４（ｇ）に表すように、異方性エッチング法を用いて第１絶縁層２２の一部をエッチングする。第１絶縁層２２の一部をエッチングすることで、第１導電膜２６の一部が露出される。異方性エッチング法として、例えば、ハロゲン系のガスによる反応性イオンエッチング等の異方性ドライエッチングが用いられる。
【００４９】
図４（ｈ）に表すように、金属等を堆積させて導電層２５を形成する。第１絶縁層２２、貫通孔２１ｈ及び第２絶縁層２３内を通るように導電層２５を形成する。
【００５０】
図４（ｉ）に表すように、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて第２絶縁層２３上の導電層２５を除去した後、第２導電膜２７を形成する。これにより、導電層２５は、第１絶縁層２２、半導体層２１の貫通孔２１ｈ、及び第２絶縁層２３内を通って、第１導電膜２６と第２導電膜２７とに電気的に接続する。
【００５１】
本実施形態によれば、電界集中を緩和して絶縁部の耐圧性を向上した半導体装置の製造方法が提供される。
【００５２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５３】
１…半導体装置、  １０…画素部、  １０ａ…受光面、  ２０…画素周辺部、  ２１、１２１…半導体層、  ２１ａ、１２１ａ…第１面、  ２１ｂ、１２１ｂ…第２面、  ２１ｃ１〜２１ｃ３…第１部分〜第３部分、  ２１ｈ…貫通孔、  ２１ｈ１…第１貫通部分、  ２１ｈ２…第２貫通部分、  ２１ｔ１、２１ｔ２、１２１ｔ１、１２１ｔ２…端部、  ２２…第１絶縁層、  ２３…第２絶縁層、  ２３ａ…開口部、  ２４…絶縁膜、  ２５…導電層、  ２６…第１導電膜、  ２７…第２導電膜、  Ｗ１、Ｗ２…幅
【図１】
2016162967.tif 000003
【図２】
2016162967.tif 000004
【図３】
2016162967.tif 000005
【図４】
2016162967.tif 000006