(57)【要約】【課題】  バットジョイント部における異常成長を抑制することができる光半導体装置およびその製造方法を提供する。【解決手段】  光半導体装置の製造方法は、基板上に第１の半導体層を成長させる工程と、前記第１の半導体層の上面に絶縁膜を形成する工程と、前記絶縁膜をマスクとして用いて前記第１の半導体層の一部にウェットエッチングを行うことで、前記マスクに庇を形成する工程と、前記ウェットエッチングによって除去した領域に第２の半導体層を成長させる工程とを含み、前記ウェットエッチングのエッチング深さをＸとした場合に、前記庇の長さを０．７Ｘ以上０．８Ｘ以下とし、前記庇から１００μｍ以上離れた箇所における前記第２の半導体層の層厚をＹとした場合に、Ｙ＜Ｘとする。【選択図】        図９
2016162896.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１の半導体層を成長させる工程と、
前記第１の半導体層の上面に絶縁膜を形成する工程と、
前記絶縁膜をマスクとして用いて前記第１の半導体層の一部にウェットエッチングを行うことで、前記マスクに庇を形成する工程と、
前記ウェットエッチングによって除去した領域に第２の半導体層を成長させる工程とを含み、
前記ウェットエッチングのエッチング深さをＸとした場合に、前記庇の長さを０．７Ｘ以上０．８Ｘ以下とし、
前記庇から１００μｍ以上離れた箇所における前記第２の半導体層の層厚をＹとした場合に、Ｙ＜Ｘとする、光半導体装置の製造方法。
【請求項２】
０．８Ｘ≦Ｙ＜Ｘとする、請求項１記載の光半導体装置の製造方法。
【請求項３】
前記庇の下面における前記第１の半導体層の端から前記庇の下面における前記第２の半導体層の端までの距離をＺとした場合に、Ｚ≦Ｘ／２となるように前記第２の半導体層を成長させる、請求項１または２記載の光半導体装置の製造方法。
【請求項４】
前記第２の半導体層の上面に、前記庇から離れる方向に向かって段階的に低くなるステップが形成されるように前記第２の半導体層を成長させる、請求項１〜３のいずれか一項に記載の光半導体装置の製造方法。
【請求項５】
前記第２の半導体層を成長させる際に、成長温度を６００℃以上６３０℃以下とし、成長圧力を５０Ｔｏｒｒ以上１００Ｔｏｒｒ以下とする、請求項１〜４のいずれか一項に記載の光半導体装置の製造方法。
【請求項６】
前記ウェットエッチングによって現れる前記第１の半導体層の面が前記基板の上面となす傾斜角度が３５°〜５５°となるように、前記ウェットエッチングを行う、請求項１〜５のいずれか一項に記載の光半導体装置の製造方法。
【請求項７】
前記第１の半導体層を形成する工程は、前記基板上において互いに離間するように複数の前記第１の半導体層を形成する工程を含み、
前記複数の前記第１の半導体層は、ｐ−ｉ−ｎ構造を有し、
前記第２の半導体層を形成する工程は、前記複数の前記第１の半導体層が光結合するように前記第２の半導体層を形成する工程を含む、請求項１〜６のいずれか一項に記載の光半導体装置の製造方法。
【請求項８】
基板上に設けられた第１の半導体層と、
前記第１の半導体層の上面に設けられ、前記第１の半導体層の端面から突出する庇を有する絶縁膜と、
前記基板上において、前記第１の半導体層の端面とバットジョイント接合された第２の半導体層と、を備え、
前記基板の厚み方向における前記第１の半導体層の端面の段差をＸとした場合に、前記庇の長さが０．７Ｘ以上０．８Ｘ以下であり、
前記庇から１００μｍ以上離れた箇所における前記第２の半導体層の層厚をＹとした場合に、Ｙ＜Ｘである、光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
受光素子やレーザ素子などのアクティブ素子と光導波路などのパッシブ素子とがバットジョイントでモノリシック集積された光半導体装置が知られている。特許文献１〜３は、バットジョイント部における異常成長を抑制する技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１８９５２３号公報
【特許文献２】特開平１１−８７８４４号公報
【特許文献３】特開平５−２５１８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１〜３の技術では、バットジョイント部において異常成長が生じるおそれがある。
【０００５】
そこで、バットジョイント部における異常成長を抑制することができる光半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る光半導体装置の製造方法は、基板上に第１の半導体層を成長させる工程と、前記第１の半導体層の上面に絶縁膜を形成する工程と、前記絶縁膜をマスクとして用いて前記第１の半導体層の一部にウェットエッチングを行うことで、前記マスクに庇を形成する工程と、前記ウェットエッチングによって除去した領域に第２の半導体層を成長させる工程とを含み、前記ウェットエッチングのエッチング深さをＸとした場合に、前記庇の長さを０．７Ｘ以上０．８Ｘ以下とし、前記庇から１００μｍ以上離れた箇所における前記第２の半導体層の層厚をＹとした場合に、Ｙ＜Ｘとする、光半導体装置の製造方法である。
【０００７】
本願発明に係る光半導体装置は、基板上に設けられた第１の半導体層と、前記第１の半導体層の上面に設けられ、前記第１の半導体層の端面から突出する庇を有する絶縁膜と、前記基板上において、前記第１の半導体層の端面とバットジョイント接合された第２の半導体層と、を備え、前記基板の厚み方向における前記第１の半導体層の端面の段差をＸとした場合に、前記庇の長さが０．７Ｘ以上０．８Ｘ以下であり、前記庇から１００μｍ以上離れた箇所における前記第２の半導体層の層厚をＹとした場合に、Ｙ＜Ｘである、光半導体装置である。
【発明の効果】
【０００８】
上記発明によれば、バットジョイント部における異常成長を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）〜（ｃ）はＢＪ成長用マスクに庇を形成してＢＪ成長を行う場合について説明するための模式的な平面図および断面図である。
【図２】（ａ）〜（ｂ）はＢＪ成長後にＢＪ成長用マスクを除去し、メサ形成用のマスクを形成する場合について説明する模式的な平面図および断面図である。
【図３】（ａ）〜（ｂ）は埋め込み成長後の例について説明する模式的な平面図および断面図である。
【図４】９０°ハイブリッドの模式的な平面図である。
【図５】（ａ）および（ｂ）は受光素子の構造成長工程を例示する図である。
【図６】（ａ）および（ｂ）はＢＪ成長用マスクの製造工程を例示する図である。
【図７】（ａ）および（ｂ）はＢＪエッチングの工程を例示する図である。
【図８】（ａ）および（ｂ）はＢＪ成長の工程を例示する図である。
【図９】第２の半導体層上面に形成されるステップを説明するための模式的な断面図である。
【図１０】（ａ）〜（ｄ）は庇長を変化させて実際に行ったＢＪ成長の成長形状を示す図である。
【図１１】（ａ）〜（ｃ）はメサ形成用のマスクの形成工程を例示する図である。
【図１２】（ａ）〜（ｄ）はメサ形成工程を例示する図である。
【図１３】（ａ）〜（ｄ）は選択埋め込み用のマスクの形成工程を例示する図である。
【図１４】（ａ）〜（ｄ）は選択埋め込み成長工程を例示する図である。
【図１５】（ａ）〜（ｃ）は、電極の形成工程を例示する図である。
【発明を実施するための形態】
【００１０】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
【００１１】
本願発明は、（１）基板上に第１の半導体層を成長させる工程と、前記第１の半導体層の上面に絶縁膜を形成する工程と、前記絶縁膜をマスクとして用いて前記第１の半導体層の一部にウェットエッチングを行うことで、前記マスクに庇を形成する工程と、前記ウェットエッチングによって除去した領域に第２の半導体層を成長させる工程とを含み、前記ウェットエッチングのエッチング深さをＸとした場合に、前記庇の長さを０．７Ｘ以上０．８Ｘ以下とし、前記庇から１００μｍ以上離れた箇所における前記第２の半導体層の層厚をＹとした場合に、Ｙ＜Ｘとする、光半導体装置の製造方法である。庇の長さを０．７Ｘ以上０．８Ｘ以下とし、Ｙ＜Ｘとすることで、第２の半導体層における異常成長が抑制される。
（２）０．８Ｘ≦Ｙ＜Ｘとすることが好ましい。第２の半導体層における異常成長が抑制されるからである。
（３）前記庇の下面における前記第１の半導体層の端から前記庇の下面における前記第２の半導体層の端までの距離をＺとした場合に、Ｚ≦Ｘ／２となるように前記第２の半導体層を成長させることが好ましい。第２の半導体層の上面にステップが形成されやすくなるからである。
（４）前記第２の半導体層の上面に、前記庇から離れる方向に向かって段階的に低くなるステップが形成されるように前記第２の半導体層を成長させることが好ましい。第２の半導体層における異常成長を抑制することができるからである。
（５）前記第２の半導体層を成長させる際に、成長温度を６００℃以上６３０℃以下とし、成長圧力を５０Ｔｏｒｒ以上１００Ｔｏｒｒ以下とすることが好ましい。第２の半導体層の上面にステップが形成されやすくなるからである。
（６）前記ウェットエッチングによって現れる前記第１の半導体層の面が前記基板の上面となす傾斜角度が３５°〜５５°となるように、前記ウェットエッチングを行うことが好ましい。第２の半導体層における異常成長が抑制されるからである。
（７）前記第１の半導体層を形成する工程は、前記基板上において互いに離間するように複数の前記第１の半導体層を形成する工程を含み、前記複数の前記第１の半導体層は、ｐ−ｉ−ｎ構造を有し、前記第２の半導体層を形成する工程は、前記複数の前記第１の半導体層が光結合するように前記第２の半導体層を形成する工程を含むことが好ましい。複数の受光素子を備える光半導体装置において、高い電気的絶縁が得られるからである。
（８）本願発明は、基板上に設けられた第１の半導体層と、前記第１の半導体層の上面に設けられ、前記第１の半導体層の端面から突出する庇を有する絶縁膜と、前記基板上において、前記第１の半導体層の端面とバットジョイント接合された第２の半導体層と、を備え、前記基板の厚み方向における前記第１の半導体層の端面の段差をＸとした場合に、前記庇の長さが０．７Ｘ以上０．８Ｘ以下であり、前記庇から１００μｍ以上離れた箇所における前記第２の半導体層の層厚をＹとした場合に、Ｙ＜Ｘである、光半導体装置である。庇の長さを０．７Ｘ以上０．８以下とし、Ｙ＜Ｘとすることで、第２の半導体層における異常成長が抑制される。
【００１２】
［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体装置およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００１３】
まず、バットジョイント（Ｂｕｔｔ−Ｊｏｉｎｔ）成長について説明する。バットジョイント成長とは、基板上にエピタキシャル成長させた第１の半導体層（複数の層の積層でもよい）をエッチングによって部分的に除去し、その後に、除去した部分に第２の半導体層（複数の層の積層でもよい）を成長させることである。第１の半導体層をエッチングによって除去することをバットジョイントエッチング（ＢＪエッチング）、第２の半導体層を成長させることをバットジョイント成長（ＢＪ成長）と称する。ＢＪエッチングや、その前のバットジョイント用のマスク形成も含めた一連の工程をＢＪ成長と称することもある。
【００１４】
ＢＪ成長においては、まず、第１の半導体層の上面に絶縁膜でＢＪ成長用マスク（ＢＪ用マスク）を形成する。このＢＪ用マスクは、第１の半導体層に対してＢＪエッチングするためのマスクである。第１の半導体層に対してＢＪエッチングする方法には、ウェットエッチングとドライエッチングとがある。ウェットエッチングを用いた場合、第１の半導体層がサイドエッチングされるので、ＢＪ成長用マスクの下の第１の半導体層の一部が削れ、断面で見るとＢＪ成長用マスクが庇状に張り出した（突出した）形状になる。意図的にサイドエッチング量を大きくすることを「庇を形成」すると称することもある。ＢＪ成長用マスクは、通常はエッチングに用いた後に除去されず、そのまま第２の半導体層の成長用に用いられる。
【００１５】
ＢＪ成長後においては、第１及び第２の半導体層の上面に、フォトリソグラフィでストライプ状の絶縁膜マスク（メサ形成マスク）を形成する。続いて、このマスクを用いて半導体層に対してエッチングを行うことによって、ストライプ状の半導体メサ（導波路、ＭＭＩカプラ、受光素子など）を形成することができる。
【００１６】
図１（ａ）〜図１（ｃ）は、ＢＪ成長用マスクに庇を形成してＢＪ成長を行う場合について説明するための模式的な平面図および断面図である。図１（ａ）〜図１（ｃ）において、上図が平面図であり、下図がＡ−Ａ線断面図である。図１（ａ）〜図１（ｃ）の例では、吸収層１０１上にクラッド層１０２およびコンタクト層１０３がこの順に積層された構造を第１の半導体層とする。第１の半導体層に対するウェットエッチングに用いられるＢＪ成長用マスク１０４には、庇が形成されている。第１の半導体層のエッチング部分に成長させる、導波路層１０５およびクラッド層１０６の積層構造を第２の半導体層とする。
【００１７】
ＢＪ成長においては、ＢＪ成長用マスク１０４の庇長が最適範囲にある場合（例えば１．２μｍ等）、ＢＪ成長用マスク１０４の先端周辺が平坦になり、第１の半導体層と第２の半導体層との間の段差が抑制される。図１（ｂ）は、庇長が最適範囲にある場合の例である。
【００１８】
しかしながら、庇を形成するウェットエッチングには、ウエハ面内での分布やエッチング毎のバラツキがある。したがって、ウエハ全面で安定して庇長を最適値に制御することは困難である。例えば、庇長が±５０ｎｍ程度ばらつくことがある。図１（ａ）は、庇長が最適範囲よりも長い場合の例である。庇長が最適範囲よりも長いと、庇下の平坦化が不十分となり、ＢＪ成長用マスク１０４先端部分に窪みが生じる。図１（ａ）において丸で描かれた部分が窪みである。図１（ｃ）は、庇長が最適範囲よりも短い場合の例である。庇長が最適範囲よりも短いと、ＢＪ成長用マスク１０４の端に凸成長が生じる。すなわち、ＢＪ成長用マスク１０４の先端周辺において、第１の半導体層よりも第２の半導体層が厚くなる。
【００１９】
図２（ａ）〜図２（ｂ）は、ＢＪ成長後にＢＪ成長用マスク１０４を除去し、メサ形成用のマスク１０７を形成する場合について説明する模式的な平面図および断面図である。図２（ａ）は庇長が最適範囲よりも長い場合の例であり、図２（ｂ）は庇長が最適範囲にある場合の例である。図２（ａ）〜図２（ｂ）において、上図が平面図であり、下図がＡ−Ａ線断面図である。
【００２０】
図２（ｂ）に示すように、第２の半導体層が平坦になっていると、平坦で密着度が高いマスク１０７を形成することができる。すなわち、マスク１０７に不具合が生じにくい。この場合、ドライエッチング後のメサ側面の平滑性が高くなり、埋め込み成長においても、異常成長が生じにくくなる。
【００２１】
これに対して、図２（ａ）に示すように、第２の半導体層の上面に窪みが生じていると、マスク１０７にカバレッジ不良が生じ、マスク１０７にピンホールが生じる恐れがある。また、窪みがメサ側面に位置すると、ドライエッチング後のメサ側面の平滑性が低下する。その後にメサの埋め込み成長を行うと、ピンホールの箇所で異常成長が生じるおそれがある。
【００２２】
図３（ａ）〜図３（ｂ）は、埋め込み成長後の例について説明する模式的な平面図および断面図である。図３（ａ）は庇長が最適範囲よりも長い場合の例であり、図３（ｂ）は庇長が最適範囲にある場合の例である。図３（ａ）〜図３（ｂ）において、上図が平面図であり、下図がＡ−Ａ線断面図である。図３（ａ）〜図３（ｂ）に示すように、メサ側面に埋め込み層１０８が形成されている。図３（ｂ）においては異常成長が生じていないのに対して、図３（ａ）では、ピンホールに意図しない埋め込み層１０８の異常成長が生じている。このように、第２の半導体層における窪みに起因して埋め込み成長時に異常成長が生じると、電極形成プロセス時に障害物となりプロセス歩留りが低下すると共に、暗電流が増大するおそれがある。
【００２３】
例えば、特許文献１では、庇長および第２の半導体層の厚さを最適範囲に制御する技術を開示している。しかしながら、庇長の最適範囲が狭いため、庇長が最適範囲から外れるおそれがある。この場合、第２の半導体層の上面に窪みや凸成長が生じ、埋め込み成長の際に異常成長が生じるおそれがある。したがって、素子どうしの高い電気的絶縁性を確保することが困難である。
【００２４】
ここで、素子どうしの高い電気的絶縁性が要求される光半導体装置の一例として、ＱＰＳＫ信号のＩ信号およびＱ信号を復調する９０°ハイブリッドについて説明する。図４は、９０°ハイブリッド１００の模式的な平面図である。図４に示すように、９０°ハイブリッド１００は、一例として、２本の入力導波路１１０が２×４ＭＭＩの光カプラ１２０に接続され、当該光カプラから４本の出力導波路１３０が延び、それぞれ埋め込み型の受光素子１４０に接続された構造を有する。すなわち、９０°ハイブリッド１００は、１つの素子の中に、逆バイアスデバイスである受光素子１４０が複数個、モノリシックに集積された構造を有する。
【００２５】
各受光素子１４０は、出力導波路１３０および光カプラ１２０を介して電気的に結合されている。したがって、各受光素子１４０は、大きい抵抗分離抵抗によって分離されていることが好ましい。このような高い電気的絶縁性が要求される光半導体装置では、ＢＪ成長後に導電性クラッド層や導電性コンタクト層の足し積み成長を採用できない。足し積み成長を行うと電気的な分離度が不十分になるからである。足し積み成長とは、第２の半導体層の成長後にＢＪ成長用マスクを除去し、第１及び第２の半導体層のバットジョイント接合部を覆うように第３の半導体層を成長させることである。
【００２６】
このため、９０°ハイブリッド１００の製造過程においては、まず、第１の半導体層として、受光素子１４０の吸収層、クラッド層およびコンタクト層まで成長した後、受光素子１４０にＢＪ成長用マスクを設ける。次に、第１の半導体層に対してＢＪエッチングを行う。その後、入力導波路１１０、光カプラ１２０、出力導波路１３０などの光導波路を構成するＩｎＧａＡｓＰの導波路コア層やＩｎＰクラッド層をＢＪ成長させる。この際に、足し積み成長は行わない。
【００２７】
光導波路の設計上、ＩｎＧａＡｓＰの導波路コア層の厚みは０．５μｍ、ＩｎＰクラッド層の厚みは１μｍ以上であることが好ましい。また、平坦性の良好なバットジョイント接合を実現するためには、受光素子１４０のエッチング深さＸ（ＢＪエッチングの工程で第一の半導体層をエッチングして出来る段差）は、約２μｍ以内であることが好ましい。
【００２８】
９０°ハイブリッド１００の製造過程においては、ＢＪ成長界面を跨ぐようなメサをドライエッチングにより形成し、さらに、ＢＪ成長界面を含むメサに対して埋め込み成長を行う工程が必要となる。しかも、９０°ハイブリッド１００に要求される暗電流の上限値は低い。このため、特許文献１では問題とならないような些少な窪みや凸成長が、受光素子１４０を形成するうえで、問題となるおそれがある。
【００２９】
以下の実施形態においては、バットジョイント部における異常成長を抑制することができる光半導体装置およびその製造方法について説明する。
【００３０】
（実施形態）
実施形態においては、光半導体装置の一例として、図４で説明した９０°ハイブリッド１００の製造方法について説明する。図５（ａ）および図５（ｂ）は、受光素子１４０の構造の成長工程を例示する図である。図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ線断面図である。Ａ−Ａ線は、受光素子１４０が形成される複数の領域のうちの１つを通る。
【００３１】
図５（ｂ）に示すように、高抵抗半導体基板１１の（００１）面上に、下クラッド層１２、吸収層１３、上クラッド層１４、およびコンタクト層１５をこの順に成長させる。高抵抗半導体基板１１は、例えば高抵抗ＩｎＰである。下クラッド層１２は、例えばｎ型ＩｎＰである。下クラッド層１２の層厚は、例えば１μｍである。吸収層１３は、例えばｉ型ＩｎＧａＡｓである。吸収層１３の層厚は、例えば０．５μｍである。上クラッド層１４は、例えばｐ型ＩｎＰである。上クラッド層１４の層厚は、例えば１．２μｍである。コンタクト層１５は、例えばｐ型ＩｎＧａＡｓである。コンタクト層１５の層厚は、例えば０．３μｍである。
【００３２】
本実施形態においては、吸収層１３、上クラッド層１４およびコンタクト層１５の積層構造が第１の半導体層である。この第１の半導体層は、９０°ハイブリッド１００にいては、受光素子１４０として機能する。この受光素子１４０は、逆バイアスを印加した状態で使用されるため、ｐ−ｉ−ｎ構造を有する。
【００３３】
図６（ａ）および図６（ｂ）は、ＢＪ成長用マスクの製造工程を例示する図である。図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ線断面図である。図６（ａ）および図６（ｂ）に示すように、第１の半導体層上に、絶縁膜のマスク１６を形成する。マスク１６は、半導体との良好な密着性の観点から、例えばＳｉＯ２、ＳｉＮ等である。また、後述する庇の折れを抑制するために、マスク１６の層厚は２００ｎｍ以上とすることが好ましい。その後、フォトリソグラフィおよびエッチングにより、マスク１６をＢＪ成長用の形状に加工する。マスク１６のＢＪ成長用の形状は、各受光素子１４０が形成される領域をストライプ状に覆う長方形状である。マスク１６の［１１０］方向の幅は、例えば１０μｍである。また、マスク１６は、第１の半導体層上において、［１１０］方向と直交する方向において、ウェア外周部から反対側の外周部にかけて形成されている。
【００３４】
図７（ａ）および図７（ｂ）は、ＢＪエッチングの工程を例示する図である。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ線断面図である。図７（ａ）および図７（ｂ）に示すように、第１の半導体層に対してＢＪエッチングを行う。この場合のＢＪエッチングは、ウェットエッチングである。エッチング液は、例えば、塩酸、過酸化水素および水の混合液である。コンタクト層１５のエッチング時間（サイドエッチ量）を制御することによって、マスク１６の庇長をエッチング深さＸ（第１の半導体層の層厚）の０．７倍以上、０．８倍以下の範囲に制御する。例えば、エッチング段差Ｘが２μｍであれば、庇長を１．４μｍ〜１．６μｍ（一例として１．５μｍ）に制御する。庇長とは、コンタクト層１５の最上部の端からマスク１６の先端までの長さである。
【００３５】
ここで、ＢＪエッチングの一例について詳細に説明する。本実施形態においては、ドライエッチングを用いずにウェットエッチングを用いる。また、ウェットエッチングを３回の工程に分ける。第１エッチングは、コンタクト層１５に対するエッチングである。第２エッチングは、上クラッド層１４に対するエッチングである。第３エッチングは、吸収層１３に対するエッチングである。
【００３６】
第１エッチングにおいては、塩酸、過酸化水素水、および水の混合溶液をエッチング液として用いる。このときのエッチング時間を適切に選ぶことにより、マスク１６の庇長を１．４μｍとする。ＩｎＧａＡｓに対するエッチングにおいては、エッチング後のコンタクト層１５の露出面の傾斜角度は３５°以上５５°以下となる。
【００３７】
次に、第２エッチングにおいては、コンタクト層１５および吸収層１３に対してエッチング作用を有していない液を用いる。例えば、塩酸をエッチング液として用いる。この場合、マスク１６の庇長は、ほとんど変化しない。なお、ＩｎＰに対するエッチングにおいては、エッチング後の上クラッド層１４の露出面は（２１１）面であるため、傾斜角度は３５°程度となる。
【００３８】
第３のエッチングにおいては、塩酸、過酸化水素水、および水の混合液をエッチング液として用いる。第３のエッチング後においては、下クラッド層１２の表面が露出する。ＩｎＧａＡｓに対するエッチングにおいては、エッチング後の吸収層１３の露出面の傾斜角度は３５°以上５５°以下となる。第３のエッチングにおいてはコンタクト層１５もエッチングされるため、庇長が長くなる。例えば、庇長が０．１μｍ長くなると、庇長の合計は１．５μｍとなる。第１〜第３のエッチングにおいて、庇長は、目標値に対して±５０ｎｍ程度はばらつく。これに対して、０．７Ｘ以上０．８Ｘ以下の範囲は、このばらつきを吸収することができる。
【００３９】
図８（ａ）および図８（ｂ）は、ＢＪ成長の工程を例示する図である。図８（ａ）は平面図であり、図８（ｂ）は図８（ａ）のＡ−Ａ線断面図である。図８（ａ）および図８（ｂ）に示すように、ＢＪエッチングによって除去された領域に対して、第２の半導体層をＢＪ成長させる。ＢＪ成長の際には、ＢＪエッチング後のマスク１６を用いる。ＢＪ成長によって、第１の半導体層と第２の半導体層とがバットジョイント接合する。
【００４０】
第２の半導体層は、入力導波路１１０、光カプラ１２０、出力導波路１３０等のパッシブ領域を構成する半導体層である。例えば、第２の半導体層は、下クラッド層１２側から順に、導波路層１７および上クラッド層１８が積層された構成を有する。導波路層１７は、パッシブ領域のコアとなる層であり、例えばｉ型のＩｎＧａＡｓＰである。導波路層１７の層厚は、吸収層１３と光結合するために吸収層１３と同じであることが好ましい。そこで、本実施形態においては、導波路層１７の層厚は、例えば０．５μｍである。上クラッド層１８は、例えばｉ型のＩｎＰである。本実施形態においては、上クラッド層１８の層厚は、上クラッド層１４およびコンタクト層１５の合計の層厚よりも小さく設定される。
【００４１】
本実施形態においては、第２の半導体層の層厚Ｙを、０．８Ｘ≦Ｙ＜Ｘの範囲となるようにＢＪ成長を行う。層厚Ｙとは、マスク１６から十分に離れた（例えば１００μｍ以上離れた）位置における第２の半導体層の層厚である。一例として、層厚Ｙ＝１．６μｍである。マスクから十分に離れた位置では、第２の半導体層の上面は、マスクを用いないで平坦なウエハ上に成長する通常の成長と同じように平坦になる。
【００４２】
マスク１６の選択成長効果により、マスク１６下の成長厚は、層厚Ｙよりも大きくなるが、層厚Ｙを０．８Ｘ≦Ｙ＜Ｘとすることで、マスク１６の先端での上クラッド層１８の上面は、マスク１６の下面よりも低くなる（例えば０．２μｍ程度下）。それにより、第２の半導体層の凸成長を抑制することができる。第２の半導体層の凸成長の抑制のためには、層厚Ｙを、０．８Ｘ≦Ｙ＜０．９５Ｘとすることが好ましく、０．８Ｘ≦Ｙ＜０．９Ｘとすることがより好ましい。
【００４３】
また、庇長を０．７Ｘ以上とし、層厚Ｙを０．８Ｘ≦Ｙ＜Ｘとすることで、ＢＪエッチング工程において庇長にバラツキが生じたとしても、ＢＪ成長後にマスク１６の先端下面と第２の半導体層の上面との接触は抑制される。また、庇長を０．８Ｘ以下とすることで、マスク１６の下における第２の半導体層上面の窪みの形成が抑制される。
【００４４】
また、層厚Ｙを０．８Ｘ≦Ｙ＜Ｘとし、庇長を０．７Ｘ以上０．８Ｘ以下とすることで、上述したように凸成長および窪みが抑制される一方で、マスク１６の選択成長効果により、マスク１６下の成長厚が層厚Ｙよりも大きくなる。この場合、第２の半導体層は、マスク１６の庇の付け根から１μｍ程度の位置まで接触し、当該位置から[１１０]方向あるいは[−１−１０]方向に向かって段階的に低くなるステップが形成される場合が多くなる。
【００４５】
図９は、第２の半導体層上面に形成されるステップを説明するための模式的な断面図である。図９に示すように、庇の下面における第１の半導体層の端から庇の下面における第２の半導体層の端までの距離Ｚは、Ｘ／２以下であることが好ましい。第２の半導体層上面にステップが形成されやすくなるからである。また、第２の半導体層の上面が庇の下面から離れる箇所から[１１０]方向あるいは[−１−１０]方向に向かって段階的に低くなるステップが形成されることが好ましい。例えば、マスク１６の先端から外側に３μｍ離れた位置において、第２の半導体層の上面がマスク１６の下面より０．３μｍ程度下となることが好ましい。このようなステップが形成されるようにＢＪ成長の条件を調整することで、第２の半導体層の凸成長および窪みを抑制することができる。例えば、ＭＯＣＶＤ法によりＢＪ成長を行う際に、成長温度を６００℃以上６３０℃以下とし、成長圧力を５０Ｔｏｒｒ以上１００Ｔｏｒｒ以下とすることで、ステップが形成されやすくなる。
【００４６】
図１０（ａ）〜図１０（ｄ）は、庇長を変化させて実際に行ったＢＪ成長の成長形状を示す図である。成長温度は６２０℃、成長圧力は７６Ｔｏｒｒである。図１０（ａ）〜図１０（ｄ）では、断面のＳＥＭ写真を模式的に描いた図である。これらの例では、高抵抗半導体基板１１に高抵抗ＩｎＰを用い、下クラッド層１２にｎ型ＩｎＰを用い、吸収層１３にｉ型ＩｎＧａＡｓを用い、上クラッド層１４にｐ型ＩｎＰを用い、コンタクト層１５にｐ型ＩｎＧａＡｓを用いた。また、マスク１６にＳｉＯ２を用い、導波路層１７にｉ型ＩｎＧａＡｓＰを用い、上クラッド層１８にｉ型ＩｎＰを用いた。また、エッチング深さＸを１．９μｍとした。また、層厚Ｙを１．６μｍとした。すなわち、層厚Ｙは、０．８Ｘ≦Ｙ＜Ｘの条件を満たしている。
【００４７】
図１０（ａ）の例では庇長を１．３３μｍとし、図１０（ｂ）の例では庇長を１．４２μｍとし、図１０（ｃ）の例では庇長を１．５１μｍとし、図１０（ｄ）の例では庇長を１．６８μｍとした。図１０（ａ）〜図１０（ｃ）の例では、０．７Ｘ≦庇長≦０．８Ｘの条件を満たしている。また、図１０（ａ）の例では距離Ｚ＝０．８９μｍ≦Ｘ／２の条件を満たし、図１０（ｂ）の例では距離Ｚ＝０．７１μｍ≦Ｘ／２の条件を満たし、図１０（ｃ）の例では距離Ｚ＝０．６４μｍ≦Ｘ／２の条件を満たしている。
【００４８】
図１０（ａ）の例では、第２の半導体層の上面にステップが形成され、凸成長および窪みの形成が抑制されている。図１０（ｂ）の例でも、第２の半導体層の上面にステップが形成され、凸成長および窪みの形成が抑制されている。図１０（ｃ）の例では、ステップは形成されていないが、凸成長および窪みの形成が抑制されている。図１０（ｄ）の例では、ステップが形成されておらず、大きい窪み（深さ：０．２μｍ以上）が形成されている。これは、庇長が０．８Ｘを超え、マスクの庇の下への原料気相拡散が減少し、マスクの庇の下の成長速度が低下したからであると考えられる。これらの例から、層厚Ｙを０．８Ｘ≦Ｙ＜Ｘとし、庇長を０．７Ｘ以上０．８Ｘ以下とすることで、凸成長および窪みの形成が抑制されていることがわかる。また、ステップの形成によって、凸成長および窪みの形成が抑制されていると考えられる。
【００４９】
図１１（ａ）〜図１１（ｃ）は、メサ形成用のマスク１９の形成工程を例示する図である。図１１（ｂ）は、図１１（ａ）のＡ−Ａ線断面図である。図１１（ｃ）は、図１１（ａ）のＢ−Ｂ線断面図である。図１１（ａ）〜図１１（ｃ）に示すように、足し積み成長を行わず、マスク１６をバッファードフッ酸等で除去した後、第１の半導体層および第２の半導体層の両方の上面にＳｉＯ２などの絶縁膜（厚み：０．５μｍ程度）をＣＶＤ法等によって形成し、この絶縁膜に対してフォトリソグラフィおよびドライエッチングによりパターニングすることによって、マスク１９を形成する。
【００５０】
マスク１９は、メサの上面の形状に対応した形状を有している。したがって、マスク１９は、ＢＪ成長の界面近傍では直線的なストライプ形状を有し、当該界面から十分に離れた位置では、入力導波路１１０、光カプラ１２０、出力導波路１３０などの上面の形状を有する。なお、ＢＪ成長界面の近傍においては、選択成長効果に起因して層厚Ｙよりも厚い部分も形成されるが、窪みや凸成長が無いため、マスク１９のカバレッジは良好となる。すなわち、マスク１９の表面は滑らかな形状を有する。したがって、マスク１９にピンホールが生じることを抑制することができる。
【００５１】
図１２（ａ）〜図１２（ｄ）は、メサ形成工程を例示する図である。図１２（ａ）は、図１２（ｄ）における点線で囲んだ領域におけるメサが延びる方向の断面図である。図１２（ｂ）は、図１２（ａ）のＡ−Ａ線断面図である。図１２（ｃ）は、図１２（ａ）のＢ−Ｂ線断面図である。図１２（ａ）〜図１２（ｃ）に示すように、マスク１９を用いて、第１の半導体層および第２の半導体層に対して同時にドライエッチングを行う。ドライエッチングには、例えばＩＣＰ−ＲＩＥ法等を用いる。ドライエッチングの深さは、本実施形態においては２．５μｍとする。これにより、高さ２．５μｍの半導体メサが形成され、メサの両脇の底面には下クラッド層１２が露出する。これにより、受光素子１４０、光カプラ１２０、導波路などを形成することができる。マスク１９にピンホールによって生じるような幅の急激な変化が存在しないため、ドライエッチングのメサ側面は平滑になり、良好になる。
【００５２】
図１２（ｄ）は、９０°ハイブリッド１００の全体の上面図である。メサ形成工程により、入力導波路１１０、光カプラ１２０、出力導波路１３０、および受光素子１４０のメサが形成されることになる。
【００５３】
図１３（ａ）〜図１３（ｄ）は、選択埋め込み用のマスクの形成工程を例示する図である。図１３（ａ）は、図１３（ｄ）における点線で囲んだ領域におけるメサが延びる方向の断面図である。図１３（ｂ）は、図１３（ａ）のＡ−Ａ線断面図である。図１３（ｃ）は、図１３（ａ）のＢ−Ｂ線断面図である。図１３（ｄ）は、９０°ハイブリッド１００の全体の平面図である。図１３（ａ）〜図１３（ｃ）に示すように、マスク１９を残存させた状態で、半導体メサおよびメサ底面の全体を覆うように、ＳｉＮ等の絶縁膜をＣＶＤ法等により形成する。その後、フォトリソグラフィおよびウェットエッチングによりパターニングを行うことによって、下クラッド層１２上のＮ電極形成領域以外の絶縁膜を除去することによって選択埋め込み用のマスク２０を形成する。
【００５４】
９０°ハイブリッド１００は、入力導波路１１０、光カプラ１２０および出力導波路１３０を含む導波路部分の大半について、側面が半導体層で覆われていないハイメサ構造を有している。一方で、低暗電流化のために、９０°ハイブリッド１００は、受光素子１４０と、受光素子１４０に接続される導波路部分に、半導体層で側面が覆われた埋め込み構造を有する。したがって、受光素子１４０と、ＢＪ成長界面を含む導波路部分を選択的に埋め込むことが好ましい。このため、図１３（ｄ）に示すように、マスク２０は、ハイメサ構造を有する導波路部分の大半を覆う形状を有する。第２の半導体層に窪みや凸成長が無いため、マスク２０のカバレッジは良好となる。したがって、マスク２０にピンホールが生じることを抑制することができる。
【００５５】
図１４（ａ）〜図１４（ｄ）は、選択埋め込み成長工程を例示する図である。図１４（ａ）は、図１４（ｄ）における点線で囲んだ領域におけるメサが延びる方向の断面図である。図１４（ｂ）は、図１４（ａ）のＡ−Ａ線断面図である。図１４（ｃ）は、図１４（ａ）のＢ−Ｂ線断面図である。図１４（ｄ）は、９０°ハイブリッド１００の全体の平面図である。図１４（ａ）〜図１４（ｄ）に示すように、受光素子１４０のメサ側面および底面を半導体によって選択的に埋め込む。例えば、ＭＯＣＶＤ法等により、ＦｅドープＩｎＰ層２１を成長させる。例えば、成長温度は６００℃であり、Ｆｅ濃度は３×１０１６ｃｍ−３であり、成長量は平板換算で１μｍ相当である。マスク２０にピンホールが無いため、異常成長を抑制することができる。
【００５６】
図１５（ａ）〜図１５（ｃ）は、電極の形成工程を例示する図である。図１５（ｂ）は、図１５（ａ）のＡ−Ａ線断面図である。図１５（ｃ）は、図１５（ａ）のＢ−Ｂ線断面図である。図１５（ａ）〜図１５（ｃ）に示すように、マスク２０を除去し、受光素子１４０のメサ上にｐ側電極２２を形成し、メサ底面にｎ側電極２３を形成する。
【００５７】
本実施形態によれば、高抵抗半導体基板１１上において互いに離間するようにｐ−ｉ−ｎ構造を有する複数の第１の半導体層が形成され、当該複数の第１の半導体層が光結合するように第２の半導体層が形成される。それにより、複数の受光素子１４０が形成される。第２の半導体層における異常成長が抑制されるため、受光素子１４０間における高い電気的絶縁が得られる。
【符号の説明】
【００５８】
１１  高抵抗半導体基板、１２  下クラッド層、１３  吸収層、１４  上クラッド層、１５  コンタクト層、１６  マスク、１７  導波路層、１８  上クラッド層、１９  マスク、２０  マスク、２１  ＦｅドープＩｎＰ層、２２  ｐ側電極、２３  ｎ側電極、１００  ９０°ハイブリッド、１０１  吸収層、１０２  クラッド層、１０３  コンタクト層、１０４  ＢＪ成長用マスク、１０５  導波路層、１０６  クラッド層、１０７  マスク、１０８  埋め込み層、１１０  入力導波路、１２０  光カプラ、１３０  出力導波路、１４０  受光素子
【図１】
2016162896.tif 000003
【図２】
2016162896.tif 000004
【図３】
2016162896.tif 000005
【図４】
2016162896.tif 000006
【図５】
2016162896.tif 000007
【図６】
2016162896.tif 000008
【図７】
2016162896.tif 000009
【図８】
2016162896.tif 000010
【図９】
2016162896.tif 000011
【図１０】
2016162896.tif 000012
【図１１】
2016162896.tif 000013
【図１２】
2016162896.tif 000014
【図１３】
2016162896.tif 000015
【図１４】
2016162896.tif 000016
【図１５】
2016162896.tif 000017