(57)【要約】【課題】光誤動作が低減された半導体装置及びこれを備えた電子機器を提供すること。【解決手段】本実施形態の半導体装置は、基板本体１１上に設けられた、光が入射するまたは光を発する機能素子を有する第１領域としての表示領域Ｅ１と、機能素子を駆動するための駆動回路を有する第２領域としての周辺領域Ｅ２と、を備え、駆動回路は、トランジスターと、第１遮光性導電膜１５１と、第２遮光性導電膜１５２と、第１遮光性導電膜１５１と第２遮光性導電膜１５２とを電気的に接続させる第１コンタクト部１６１とを含み、第１遮光性導電膜１５１は、平面視で少なくともトランジスターが設けられた領域と重なって配置され、第２遮光性導電膜１５２は、表示領域Ｅ１と周辺領域Ｅ２との境界に沿った第１の方向に延在し、第１コンタクト部１６１は、平面視でトランジスターよりも表示領域Ｅ１側において第１の方向に延在して設けられている。【選択図】図７
2016188902.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた、
光が入射するまたは光を発する機能素子を有する第１領域と、
前記機能素子を駆動するための駆動回路を有する第２領域と、を備え、
前記駆動回路は、トランジスターと、第１遮光性導電膜と、第２遮光性導電膜と、前記第１遮光性導電膜と前記第２遮光性導電膜との間に配置された層間絶縁膜と、前記層間絶縁膜に形成され前記第１遮光性導電膜と前記第２遮光性導電膜とを電気的に接続させる第１コンタクト部とを含み、
前記第１遮光性導電膜は、平面視で少なくとも前記トランジスターが設けられた領域と重なって配置され、
前記第２遮光性導電膜は、前記第１領域と前記第２領域との境界に沿った第１の方向に延在し、
前記第１コンタクト部は、平面視で前記トランジスターよりも前記第１領域側において前記第１の方向に延在して設けられていることを特徴とする半導体装置。
【請求項２】
前記第１遮光性導電膜は、前記第２領域に亘って配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記トランジスターよりも下層に設けられ、
平面視で前記第２遮光性導電膜と重なって配置された第３遮光性導電膜と、
前記第２遮光性導電膜と前記第３遮光性導電膜とを電気的に接続させる第２コンタクト部と、をさらに有し、
前記第２コンタクト部は、平面視で前記第１コンタクト部よりも前記第１領域側において前記第１の方向に延在して設けられていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記駆動回路は、前記トランジスターを含む複数の単位回路を有し、
前記第２遮光性導電膜は、平面視で、前記単位回路の整数倍ごとに、前記第１の方向に交差する第２の方向に延在した突出部を含み、
前記第１コンタクト部は、前記第２遮光性導電膜の前記突出部にも前記第２の方向に延在して設けられていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２遮光性導電膜には、固定電位が供給されていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記固定電位は、低電源電位であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスターを有する半導体装置、該半導体装置を備えた電子機器に関する。
【背景技術】
【０００２】
トランジスターを有する半導体装置が適用された電子デバイスの例として、画素電極を有する画素回路にデータ信号を供給するデータ信号処理回路と、同じく画素回路に走査信号を供給する走査信号処理回路と、を備えた電気光学装置が挙げられる。
【０００３】
例えば、特許文献１には、少なくとも走査信号処理回路及びデータ信号処理回路の形成領域を平面的に覆うように重畳して配置されるダミー電極を備えた電気光学装置が開示されている。
このような特許文献１の電気光学装置によれば、ダミー電極に電圧を印加することにより、ダミー電極と共通電極との間の表示材料の光学特性を制御できることから、ダミー電極がない場合に比べて、データ信号処理回路や走査信号処理回路が電気的に表示材料に与える影響を抑えて、表示品質を向上させることができるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２２７０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の電気光学装置では、ダミー電極は、例えばＩＴＯ膜などの導電膜をパターニングして形成されるとしている。しかしながら、ＩＴＯ膜は光透過性を有していることから、走査信号処理回路及びデータ信号処理回路の形成領域にダミー電極を介して光が入射するため、入射光によって走査信号処理回路及びデータ信号処理回路の動作が不安定になるおそれがある。
具体的には、走査信号処理回路及びデータ信号処理回路は、それぞれ基板上に形成された薄膜トランジスターを有しており、薄膜トランジスターに光が入射すると光リーク電流が流れることから薄膜トランジスターの動作特性が変動して、走査信号処理回路及びデータ信号処理回路の動作が不安定になるという課題があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例］本適用例に係る半導体装置は、基板上に設けられた、光が入射するまたは光を発する機能素子を有する第１領域と、前記機能素子を駆動するための駆動回路を有する第２領域と、を備え、前記駆動回路は、トランジスターと、第１遮光性導電膜と、第２遮光性導電膜と、前記第１遮光性導電膜と前記第２遮光性導電膜との間に配置された層間絶縁膜と、前記層間絶縁膜に形成され前記第１遮光性導電膜と前記第２遮光性導電膜とを電気的に接続させる第１コンタクト部とを含み、前記第１遮光性導電膜は、平面視で少なくとも前記トランジスターが設けられた領域と重なって配置され、前記第２遮光性導電膜は、前記第１領域と前記第２領域との境界に沿った第１の方向に延在し、前記第１コンタクト部は、平面視で前記トランジスターよりも前記第１領域側において前記第１の方向に延在して設けられていることを特徴とする。
【０００８】
本適用例によれば、機能素子に入射する光または機能素子から発した光が第１領域から第２領域に伝搬しても、第１遮光性導電膜によりトランジスターに上方から入射する光が遮光される。また、第１遮光性導電膜と第２遮光性導電膜とを電気的に接続させる第１コンタクト部は、平面視でトランジスターよりも第１領域側において、第１領域と第２領域との境界に沿った第１の方向に延在して設けられているので、基板上においてトランジスターに斜め上方から入射する光の少なくとも一部も第１コンタクト部によって遮光される。すなわち、駆動回路のトランジスターに入射する光が遮光されて光誤動作が生じ難く、安定した駆動状態を実現可能な半導体装置を提供することができる。
【０００９】
上記適用例に記載の半導体装置において、前記第１遮光性導電膜は、前記第２領域に亘って配置されていることが好ましい。
この構成によれば、駆動回路のトランジスターに入射する光を第２領域に亘って遮光することができ、駆動回路のより安定した駆動状態を実現することができる。
【００１０】
上記適用例に記載の半導体装置において、前記トランジスターよりも下層に設けられ、平面視で前記第２遮光性導電膜と重なって配置された第３遮光性導電膜と、前記第２遮光性導電膜と前記第３遮光性導電膜とを電気的に接続させる第２コンタクト部と、をさらに有し、前記第２コンタクト部は、平面視で前記第１コンタクト部よりも前記第１領域側において前記第１の方向に延在して設けられていることが好ましい。
この構成によれば、基板上において、第３遮光性導電膜と第２コンタクト部とにより、トランジスターに対して斜め下方から入射する光が遮光される。すなわち、駆動回路のトランジスターに入射する光を確実に遮光することができ、安定した駆動状態を実現することができる。
【００１１】
上記適用例に記載の半導体装置において、前記駆動回路は、前記トランジスターを含む複数の単位回路を有し、前記第２遮光導電膜は、平面視で、前記単位回路の整数倍ごとに、前記第１の方向に交差する第２の方向に延在した突出部を含み、前記第１コンタクト部は、前記第２遮光性導電膜の前記突出部にも前記第２の方向に延在して設けられていることが好ましい。
この構成によれば、平面視で、トランジスターに対して第２の方向から入射する光だけでなく、第１の方向から入射する光が突出部によって遮光される。すなわち、駆動回路のトランジスターに入射する光をより確実に遮光することができ、より安定した駆動状態を実現することができる。
【００１２】
上記適用例に記載の半導体装置において、前記第２遮光性導電膜には、固定電位が供給されていることを特徴とする。
この構成によれば、第２遮光性導電膜と、第２遮光性導電膜に電気的に接続される第１遮光性導電膜とを電気的に浮いた不安定な状態とするよりも、第２遮光性導電膜に固定電位を供給することで電気的に安定な半導体装置を実現できる。
【００１３】
上記適用例に記載の半導体装置において、前記固定電位は、低電源電位であるとしてもよい。
この構成によれば、外部から侵入するノイズの影響を受け難くなり、且つ低電源電位の供給経路が強化され安定した電源供給が実現される。つまり、光による誤動作が低減されると共に、ノイズに強く安定した動作状態が得られる半導体装置を提供できる。
【００１４】
［適用例］本適用例に係る電子機器は、上記適用例に記載の半導体装置を備えたことを特徴とする。
本適用例によれば、光誤動作が生じ難い半導体装置を備えているので、安定した動作状態が得られる電子機器を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態の電気泳動表示装置の構成を示す概略平面図。
【図２】図１のＨ−Ｈ’線の沿って切った電気泳動表示装置の構造を示す概略断面図。
【図３】第１実施形態の電気泳動表示装置における画素回路の等価回路図。
【図４】第１実施形態の電気泳動表示装置における走査線駆動回路の電気的な構成を示すブロック図。
【図５】（ａ）は走査線駆動回路などに使用されるバッファー回路の一例を示す図、（ｂ）はバッファー回路で使用されるインバーター回路の一例を示す図。
【図６】第１実施形態のバッファー回路の構成要素の配置を示す概略平面図。
【図７】（ａ）は図６のＡ−Ａ’線で切ったバッファー回路の要部の構造を示す概略断面図、（ｂ）は図６のＢ−Ｂ’線で切ったバッファー回路の要部の構造を示す概略断面図。
【図８】第１実施形態のバッファー回路における遮光性を説明する概略平面図。
【図９】第２実施形態の電気泳動表示装置におけるバッファー回路の各構成の配置を示す概略平面図。
【図１０】図９のＣ−Ｃ’線で切ったバッファー回路の要部構造を示す概略断面図。
【図１１】第３実施形態の電気泳動表示装置におけるバッファー回路の各構成の配置を示す概略平面図。
【図１２】第３実施形態におけるバッファー回路の遮光の状態を説明する概略平面図。
【図１３】（ａ）〜（ｃ）は電子機器の具体例を示す概略斜視図。
【発明を実施するための形態】
【００１６】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１７】
本実施形態では、半導体装置として電気光学装置である電気泳動表示装置を例に挙げて説明する。電気泳動表示装置は、一対の電極間に挟持された電気泳動層を有し、一対の電極間に駆動電圧を印加して、電気泳動層に含まれる着色した電気泳動粒子を移動させることで表示を行わせる表示装置である。
【００１８】
（第１実施形態）
＜電気泳動表示装置＞
まず、本実施形態の半導体装置としての電気泳動表示装置について、図１〜図３を参照して説明する。図１は電気泳動表示装置の構成を示す概略平面図、図２は図１のＨ−Ｈ’線の沿って切った電気泳動表示装置の構造を示す概略断面図、図３は電気泳動表示装置における画素回路の等価回路図である。
【００１９】
図１に示すように、本実施形態の電気泳動表示装置１００は、駆動回路などが形成された素子基板１０と、素子基板１０に対向して配置された対向基板２０とを含んで構成されている。素子基板１０は対向基板２０に比べて一回り大きく、対向基板２０の外周に沿って配置された枠状のシール部６０を介して対向基板２０と貼り合わされている。
【００２０】
枠状のシール部６０の内側に第１領域としての表示領域Ｅ１が設けられ、表示領域Ｅ１にはマトリックス状に複数の画素Ｐが配置されている。画素Ｐは機能素子としての電気泳動層を含むものである。電気泳動層の構成については後述する。表示領域Ｅ１の外縁とシール部６０との間の領域は、第２領域としての周辺領域Ｅ２である。対向基板２０は可視光を透過可能であって、対向基板２０側から表示領域Ｅ１における表示を確認することができる。
【００２１】
本実施形態における素子基板１０は平面視で長方形であり、以降、素子基板１０の長手方向をＸ方向とし、短手方向をＹ方向として説明する。また、Ｘ方向とＹ方向とに直交する方向をＺ方向とし、Ｚ方向において対向基板２０側から見ることを「平面視」とする。
【００２２】
素子基板１０は、平面視で対向基板２０からＹ方向において一方（図１では下方）にはみ出した端子部１０ａを有し、端子部１０ａには、外部駆動回路との電気的な接続を図るための複数の外部接続用端子１０４がＸ方向に配列している。端子部１０ａと表示領域Ｅ１との間の周辺領域Ｅ２には、データ線駆動回路１０１がＸ方向に延在して設けられている。
素子基板１０の一方の短辺（図１では左側の短辺）と表示領域Ｅ１との間の周辺領域Ｅ２には、走査線駆動回路１０２がＹ方向に延在して設けられている。これらのデータ線駆動回路１０１や走査線駆動回路１０２は周辺回路と呼ばれるものであり、本発明における駆動回路に相当するものである。周辺回路は、画素Ｐにおける画素回路と電気的に接続されていると共に、端子部１０ａに配列した複数の外部接続用端子１０４に電気的に接続されている。
【００２３】
図２に示すように、電気泳動表示装置１００は、素子基板１０と対向基板２０との間に挟持された電気泳動層５０を備えている。
素子基板１０の基板本体１１は、例えばガラスやプラスチックなどの透明な基板である。素子基板１０は表示領域Ｅ１における表示を確認可能な対向基板２０に対向して配置されるため、基板本体１１は透明なものでなくてもよく、可視光を透過しない例えばシリコンなどの半導体やセラミックスなどの基板であってもよい。なお、基板本体１１が本発明における基板に相当するものである。
【００２４】
素子基板１０の基板本体１１には、画素電極１８と、画素電極１８をスイッチング制御する画素回路（図２では図示を省略）と、画素回路を駆動するためのデータ線駆動回路１０１や走査線駆動回路１０２（図２では図示を省略）と、外部接続用端子１０４と、これらを繋ぐ配線などが形成されている。
【００２５】
対向基板２０は、可視光を透過可能な例えばガラスやプラスチックなどからなる基板本体２１と、電気泳動層５０側に設けられた対向電極２２とを有している。対向電極２２は、複数の画素電極１８に対向する共通電極として少なくとも表示領域Ｅ１に亘って形成されている。画素電極１８及び対向電極２２は、電気泳動層５０に電圧を印加する電極であって、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００２６】
素子基板１０と対向基板２０とを所定の間隔を置いて対向配置し、シール部６０によって貼り合わせることで、電気泳動層５０は画素電極１８と対向電極２２との間に挟持され、１つまたは複数の画素電極１８に跨って配置される。
【００２７】
電気泳動層５０は、電気泳動粒子である複数の白色粒子５１及び複数の黒色粒子５２と、分散媒５３とが封入されたマイクロカプセル５４とを含んでいる。電気泳動層５０が接着層を含んで基板本体２１に形成されている場合、対向基板２０は電気泳動シートとして扱われる。この場合、対向基板２０である電気泳動シートを素子基板１０に貼り合わせて、シール部６０を省くこともできる。なお、電気泳動シートの形態に限らず、対向配置された素子基板１０と対向基板２０との隙間を複数の領域に区切る隔壁を設け、隔壁で区切られた複数の領域のそれぞれに電気泳動粒子が分散された分散媒５３を充填する構成としてもよい。
【００２８】
マイクロカプセル５４は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
【００２９】
分散媒５３は、白色粒子５１と黒色粒子５２とをマイクロカプセル５４内に分散させる液体である。分散媒５３としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、例えばシリコーンオイルなどの油類であってもよい。これらの物質は単独または混合物として用いることができ、さらに界面活性剤などを配合してもよい。
【００３０】
白色粒子５１は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。
黒色粒子５２は、例えば、アニリンブラック、カーボンブラックなどの黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、白色粒子５１及び黒色粒子５２に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示領域Ｅ１において赤色、緑色、青色などを表示することができる。
【００３１】
次に、図３を参照して画素Ｐの画素回路について説明すると共に、電気泳動表示装置１００における表示方法について説明する。
素子基板１０において表示領域Ｅ１には、図３に示すように、Ｘ方向に延在する走査線３と、Ｙ方向に延在するデータ線４とが設けられている。走査線３及びデータ線４はそれぞれ複数設けられ、互いに交差する走査線３とデータ線４とにより区切られた領域ごとに画素Ｐの画素回路が設けられている。データ線４はデータ線駆動回路１０１に電気的に接続され、走査線３は走査線駆動回路１０２に電気的に接続されている（図１参照）。
【００３２】
画素回路は、選択トランジスター９と、ラッチ回路（メモリー回路）３０と、スイッチ回路４０と、画素電極１８と、対向電極２２と、電気泳動層５０とを含むものである。
また、画素回路には、低電位（ＶＳＳ）電源線５と、高電位（ＶＤＤ）電源線６と、第１制御線７と、第２制御線８と、が接続されている。画素回路は、ラッチ回路３０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成となっている。
【００３３】
選択トランジスター９は、Ｎ型の薄膜トランジスター（ＴＦＴ；Thin  Film  Transistor）からなる画素スイッチング素子である。選択トランジスター９のゲートは走査線３に接続され、ソースはデータ線４に接続され、ドレインはラッチ回路３０のデータ入力端子に接続されている。
【００３４】
ラッチ回路３０は、転送インバーター３１と帰還インバーター３２とを備えている。転送インバーター３１と帰還インバーター３２とは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバーターには、低電位電源線５と高電位電源線６とがそれぞれ接続されて電源電圧が供給される。
【００３５】
スイッチ回路４０は、第１のトランスミッションゲートＴＧ１と、第２のトランスミッションゲートＴＧ２とを備えている。
第１のトランスミッションゲートＴＧ１は、Ｎ型トランジスター４１とＰ型トランジスター４２とからなる。Ｎ型トランジスター４１及びＰ型トランジスター４２のソースドレインの一方は第１制御線７に接続され、Ｎ型トランジスター４１及びＰ型トランジスター４２のソースドレインの他方は画素電極１８に接続されている。また、Ｎ型トランジスター４１のゲートは、ラッチ回路３０のデータ入力端子に接続され、Ｐ型トランジスター４２のゲートは、ラッチ回路３０のデータ出力端子に接続されている。
【００３６】
第２のトランスミッションゲートＴＧ２は、Ｐ型トランジスター４３とＮ型トランジスター４４とからなる。Ｐ型トランジスター４３及びＮ型トランジスター４４のソースドレインの一方は第２制御線８に接続され、Ｐ型トランジスター４３及びＮ型トランジスター４４のソースドレインの他方は、画素電極１８に接続されている。また、Ｐ型トランジスター４３のゲートは、ラッチ回路３０のデータ入力端子に接続され、Ｎ型トランジスター４４のゲートは、ラッチ回路３０のデータ出力端子に接続されている。
【００３７】
以上の構成を備えた画素回路において、ラッチ回路３０のデータ入力端子にハイレベル（Ｈ）の画像信号（例えば画素データ「１」）が記憶され、データ出力端子からローレベル（Ｌ）の信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となり、第１制御線７を介して供給される電位Ｖｂが画素電極１８に入力される。
一方、ラッチ回路３０のデータ入力端子にローレベル（Ｌ）の画像信号（例えば画素データ「０」）が記憶され、データ出力端子からハイレベル（Ｈ）の信号が出力された場合、第２のトランスミッションゲートＴＧ２がオン状態となり、第２制御線８を介して供給される電位Ｖｗが画素電極１８に入力される。
そして、画素電極１８に入力された電位Ｖｂあるいは電位Ｖｗと、対向電極２２に入力された電位Ｖcomとの電位差に基づいて電気泳動層５０が駆動されることで、画素Ｐが入力された画像信号に応じた表示状態となる。
【００３８】
本実施形態の例の場合、電位Ｖｂは黒表示に対応した電位であって、対向電極２２の電位Ｖcomに対して画素電極１８の電位Ｖｂを高くすることで、電気泳動層５０において負に帯電した白色粒子５１は画素電極１８側に引き付けられ、正に帯電した黒色粒子５２は対向電極２２側に引き付けられるので、対向基板２０側から見たときに画素Ｐは黒表示となる。一方、電位Ｖｗは白表示に対応した電位であって、対向電極２２の電位Ｖcomに対して画素電極１８の電位Ｖｗを低くすることで、電気泳動層５０において負に帯電した白色粒子５１は対向電極２２側に引き付けられ、正に帯電した黒色粒子５２は画素電極１８側に引き付けられるので、対向基板２０側から見たときに画素Ｐは白表示となる。つまり、このような画素回路を有する画素Ｐを備えた電気泳動表示装置１００は、画素Ｐごとに黒表示と白表示とを切り替え可能なアクティブ駆動型の表示装置である。また、電気泳動表示装置１００は、表示領域Ｅ１における表示を外光によって確認する受光型の表示装置である。
【００３９】
次に、電気泳動表示装置１００における駆動回路としての周辺回路の構成について、走査線駆動回路１０２を例に挙げて説明する。図４は走査線駆動回路の電気的な構成を示すブロック図、図５（ａ）は走査線駆動回路などに使用されるバッファー回路の一例を示す図、図５（ｂ）はバッファー回路で使用されるインバーター回路の一例を示す図、図６はバッファー回路の構成要素の配置を示す概略平面図である。図７（ａ）は図６のＡ−Ａ’線で切ったバッファー回路の要部の構造を示す概略断面図、図７（ｂ）は図６のＢ−Ｂ’線で切ったバッファー回路の要部の構造を示す概略断面図、図８はバッファー回路における遮光性を説明する概略平面図である。
【００４０】
図４に示すように、ｎ本の走査線３が電気的に接続される走査線駆動回路１０２は、走査線３ごとに設けられ、入力側から出力側に向かって順に接続された、例えば、シフトレジスター回路（ＳＲ）１１０、レベルシフター回路（Ｌ／Ｓ）１２０、バッファー回路（Ｂｕｆ）１３０を含んで構成されている。このような回路構成は、データ線駆動回路１０１においても適用されている。バッファー回路（Ｂｕｆ）１３０は、本発明における駆動回路の単位回路の一例である。
【００４１】
バッファー回路１３０は、入力の電位がＨｉｇｈになれば出力の電位もＨｉｇｈになり、入力の電位がＬｏｗになれば出力の電位もＬｏｗになる構成であり、例えば図５（ａ）に示すように、２つのインバーター回路１３１を直列に接続させる構成を挙げることができる。なお、インバーター回路１３１の数はこれに限定されるものではなく、偶数個であればバッファー回路として機能する。
【００４２】
インバーター回路１３１の具体的な構成としては、例えば図５（ｂ）に示すように、Ｐ型トランジスター１４０Ｐと、Ｎ型トランジスター１４０Ｎとを組み合わせた構成が挙げられる。Ｐ型トランジスター１４０Ｐのソースは高電位（ＶＤＤ）電源線１３５に接続されている。Ｎ型トランジスター１４０Ｎのソースは低電位（ＶＳＳ）電源線１３４に接続されている。Ｐ型トランジスター１４０Ｐのゲート及びＮ型トランジスター１４０Ｎのゲートは、入力配線１３２に接続されている。Ｐ型トランジスター１４０Ｐのドレイン及びＮ型トランジスター１４０Ｎのドレインは、出力配線１３３に接続されている。なお、出力配線１３３は、直列に接続される２つのインバーター回路１３１のうち後段のインバーター回路１３１の入力配線としても機能するものである。
【００４３】
なお、Ｐ型トランジスター１４０ＰやＮ型トランジスター１４０Ｎは、図３に示した選択トランジスター９（Ｎ型トランジスター）と同様に、例えばガラスなどの基板上において単結晶や多結晶のシリコン半導体層に不純物イオンを注入することによって形成される薄膜トランジスター（ＴＦＴ）を用いることができる。図４に示したシフトレジスター回路（ＳＲ）１１０、レベルシフター回路（Ｌ／Ｓ）１２０もまた、ＴＦＴを用いてガラスなどの基板上に形成することができる。
【００４４】
このような周辺回路（駆動回路）において、ＴＦＴに光が入射すると光リーク電流が生じてＴＦＴの動作、すなわち周辺回路の動作が不安定になる。外光を利用して表示を行う電気泳動表示装置１００の場合、例えば対向基板２０において周辺領域Ｅ２に対応する部分に遮光膜を形成し、素子基板１０の周辺回路に入射する外光を遮光膜によって遮光する方法が挙げられる。しかしながら、遮光膜を対向基板２０側に形成すると、素子基板１０との貼り合わせにおける位置精度によっては、遮光膜によって周辺回路に入射する外光を十分に遮光できないおそれがあるという課題があった。発明者はこのような課題を考慮して、素子基板１０において周辺回路に入射する光を遮光可能な遮光構造を開発した。以下、前述した走査線駆動回路１０２におけるバッファー回路１３０を例に挙げ、図６〜図８を参照して本実施形態の周辺回路における遮光構造を説明する。
【００４５】
図６はバッファー回路における各構成の配置を示す概略平面図、図７（ａ）は図６のＡ−Ａ’線で切ったバッファー回路の要部の構造を示す概略断面図、図７（ｂ）は図６のＢ−Ｂ’線で切ったバッファー回路の要部の構造を示す概略断面図、図８はバッファー回路における遮光の状態を説明する概略平面図である。
【００４６】
図６に示すように、周辺領域Ｅ２において、複数の走査線３ごとにバッファー回路１３０が設けられている。表示領域Ｅ１と周辺領域Ｅ２との境界に沿った周辺領域Ｅ２側に、バッファー回路１３０に電源電圧を供給するための低電位電源線１３４の本線１３４ｃがＹ方向に延在して設けられている。Ｘ方向において低電位電源線１３４の本線１３４ｃと間隔を置いて高電位電源線１３５の本線１３５ｃが同じくＹ方向に延在して設けられている。本線１３４ｃと本線１３５ｃとの間にバッファー回路１３０を構成する２つのインバーター回路１３１が設けられている。以降の説明上、Ｙ方向において隣り合うバッファー回路１３０のうち左側をバッファー回路１３０Ｌと呼び、右側をバッファー回路１３０Ｒと呼ぶ。バッファー回路１３０Ｌを構成する２つのインバーター回路１３１のうち入力側をインバーター回路１３１ａと呼び、出力側をインバーター回路１３１ｂと呼ぶ。同じく、バッファー回路１３０Ｒを構成する２つのインバーター回路１３１のうち入力側をインバーター回路１３１ｃと呼び、出力側をインバーター回路１３１ｄと呼ぶ。隣り合うバッファー回路１３０Ｌ及びバッファー回路１３０Ｒにおいて、インバーター回路１３１を構成するＰ型トランジスター１４０Ｐ及びＮ型トランジスター１４０Ｎの配置は、線対称な配置となっている。
【００４７】
具体的には、左側のバッファー回路１３０Ｌのインバーター回路１３１ａ及びインバーター回路１３１ｂでは、Ｘ方向に延在する入力配線１３２及び出力配線１３３を中心線とすると、中心線の左側にＮ型トランジスター１４０Ｎが配置され、右側にＰ型トランジスター１４０Ｐが配置されている。これに対して、右側のバッファー回路１３０Ｒのインバーター回路１３１ｃ及びインバーター回路１３１ｄでは、Ｘ方向に延在する入力配線１３２及び出力配線１３３を中心線とすると、中心線の左側にＰ型トランジスター１４０Ｐが配置され、右側にＮ型トランジスター１４０Ｎが配置されている。
【００４８】
Ｙ方向に延在する低電位電源線１３４の本線１３４ｃから高電位電源線１３５の本線１３５ｃ側（Ｘ方向＋側）に突出する突出部１３４ａ，１３４ｂが設けられている。同じく、Ｙ方向に延在する高電位電源線１３５の本線１３５ｃから低電位電源線１３４の本線１３４ｃ側（Ｘ方向−側）に突出する突出部１３５ａ，１３５ｂが設けられている。
【００４９】
左側のバッファー回路１３０Ｌでは、インバーター回路１３１ａ及びインバーター回路１３１ｂのＮ型トランジスター１４０Ｎのソースは、低電位電源線１３４の突出部１３４ａに電気的に接続されている。インバーター回路１３１ａ及びインバーター回路１３１ｂのＰ型トランジスター１４０Ｐのソースは、高電位電源線１３５の突出部１３５ａに電気的に接続されている。
【００５０】
インバーター回路１３１ａにおいて、Ｎ型トランジスター１４０Ｎのドレインと、Ｐ型トランジスター１４０Ｐのドレインとは、中継層１３６を介して電気的に接続されている。入力配線１３２は、Ｘ方向に延在すると共に、Ｎ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐのそれぞれのチャネル領域まで延設されゲートを構成している。
【００５１】
インバーター回路１３１ｂにおいて、Ｎ型トランジスター１４０Ｎのドレインと、Ｐ型トランジスター１４０Ｐのドレインとは、中継層１３８を介して電気的に接続されている。中継層１３８は走査線３に繋がる出力配線１３３に電気的に接続されている。インバーター回路１３１ａ側の中継層１３６には、中継層１３７が電気的に接続されており、中継層１３７は、Ｘ方向に延在すると共に、インバーター回路１３１ｂ側のＮ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐのそれぞれのチャネル領域まで延設されてゲートを構成している。
【００５２】
一方、右側のバッファー回路１３０Ｒでは、インバーター回路１３１ｃ及びインバーター回路１３１ｄのＰ型トランジスター１４０Ｐのソースは、高電位電源線１３５の突出部１３５ｂに電気的に接続されている。インバーター回路１３１ｃ及びインバーター回路１３１ｄのＮ型トランジスター１４０Ｎのソースは、低電位電源線１３４の突出部１３４ｂに電気的に接続されている。
【００５３】
インバーター回路１３１ｃにおいて、Ｐ型トランジスター１４０Ｐのドレインと、Ｎ型トランジスター１４０Ｎのドレインとは、中継層１３６を介して電気的に接続されている。入力配線１３２は、Ｘ方向に延在すると共に、Ｐ型トランジスター１４０Ｐ及びＮ型トランジスター１４０Ｎのそれぞれのチャネル領域まで延設されてゲートを構成している。
【００５４】
インバーター回路１３１ｄにおいて、Ｐ型トランジスター１４０Ｐのドレインと、Ｎ型トランジスター１４０Ｎのドレインとは、中継層１３８を介して電気的に接続されている。中継層１３８はデータ線４に繋がる出力配線１３３に電気的に接続されている。インバーター回路１３１ｃ側の中継層１３６には、中継層１３７が電気的に接続されており、中継層１３７は、Ｘ方向に延在すると共に、インバーター回路１３１ｄ側のＰ型トランジスター１４０Ｐ及びＮ型トランジスター１４０Ｎのそれぞれのチャネル領域まで延設されてゲートを構成している。
【００５５】
なお、左側のバッファー回路１３０Ｌと右側のバッファー回路１３０Ｒとにおいて、Ｎ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐは、線対称に配置されている。したがって、左側のバッファー回路１３０Ｌに高電位（ＶＤＤ）を供給する突出部１３５ａと、右側のバッファー回路１３０Ｒに高電位（ＶＤＤ）を供給する突出部１３５ｂとは隣り合って配置されているので、突出部１３５ａと突出部１３５ｂとを一体化してもよい。
【００５６】
バッファー回路１３０を構成する上述したＮ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐと、平面視で重なる第１遮光性導電膜１５１が周辺領域Ｅ２に設けられている。また、第１遮光性導電膜１５１の一部は、Ｘ方向において低電位電源線１３４の本線１３４ｃと重なって設けられている。第１遮光性導電膜１５１と本線１３４ｃとが重なった部分に、第１遮光性導電膜１５１と低電位電源線１３４の本線１３４ｃとを電気的に接続させる第１コンタクト部１６１が設けられている。第１コンタクト部１６１は、本線１３４ｃ上においてＹ方向に延在して設けられている。第１コンタクト部１６１は、平面視でＮ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐよりも表示領域Ｅ１側に設けられている。
【００５７】
次に、図７（ａ）及び（ｂ）を参照して基板本体１１上におけるバッファー回路１３０の遮光構造について説明する。
図７（ａ）に示すように、例えばガラスなどからなる基板本体１１の一方の面には下地絶縁膜１２が形成されている。Ｎ型トランジスター１４０Ｎは、例えば単結晶あるいは多結晶のシリコンからなる半導体層１４１を有し、半導体層１４１は下地絶縁膜１２上に形成されている。半導体層１４１を覆うゲート絶縁膜１３が形成され、ゲート絶縁膜１３の半導体層１４１におけるチャネル領域と重なる部分にゲート電極１４２が形成されている。ゲート電極１４２は前述したように入力配線１３２の一部である。ゲート電極１４２（入力配線１３２）は、Ｃｒ、Ｍｏ、Ｔａ、Ｗなどの高融点金属あるいはこれらの金属のシリサイドを用いて形成される。ゲート電極１４２を覆うように第１層間絶縁膜１４が形成される。第１層間絶縁膜１４の半導体層１４１におけるソース領域及びドレイン領域と重なる部分に第１層間絶縁膜１４を貫通する孔が形成され、この孔を埋めるようにして第１層間絶縁膜１４上に例えばＡｌなどの低抵抗導電膜を成膜する。この低抵抗導電膜をパターニングして、Ｎ型トランジスター１４０Ｎのソースに接続される低電位電源線１３４の突出部１３４ａが形成され、Ｎ型トランジスター１４０Ｎのドレインに接続される中継層１３６が形成される。突出部１３４ａと中継層１３６とを覆う第２層間絶縁膜１５が形成される。第２層間絶縁膜１５上に例えばＡｌやＡｌ合金などの低抵抗導電膜が成膜される。この低抵抗導電膜をパターニングして、第１遮光性導電膜１５１が形成される。基板本体１１上におけるＰ型トランジスター１４０Ｐの形成方法やＰ型トランジスター１４０Ｐに繋がる配線等も上述したＮ型トランジスター１４０Ｎと同様にして形成される。第１遮光性導電膜１５１は、Ｎ型トランジスター１４０ＮだけでなくＰ型トランジスター１４０Ｐとも平面視で重なるようにパターニングされる。したがって、これらのトランジスターに対して上方から入射する光（矢印で示す）は、第１遮光性導電膜１５１によって遮光される。
【００５８】
下地絶縁膜１２及びゲート絶縁膜１３並びに第１層間絶縁膜１４は、半導体層１４１及びゲート電極１４２並びに上記低抵抗導電膜の形成方法を考慮して、高温においても物性が安定している無機絶縁膜（例えばシリコンの酸化物や窒化物あるいは酸窒化物）が用いられる。本実施形態では、第２層間絶縁膜１５は、下層の配線層に起因する凹凸を緩和することを考慮して、膜厚を例えば１〜３μｍ（マイクロメーター）としている。そのため、第２層間絶縁膜１５は、上述した無機絶縁膜でもよいが厚膜化し易い有機絶縁膜（アクリル系樹脂、エポキシ系樹脂など）を用いてスピンコート法により形成されている。第２層間絶縁膜１５が本発明における層間絶縁膜に相当するものである。
【００５９】
図７（ｂ）に示すように、ゲート絶縁膜１３上には、例えばＣｒ、Ｍｏ、Ｔａ、Ｗなどの高融点金属あるいはこれらの金属のシリサイドを用いて成膜された導電膜をパターニングすることで、インバーター回路１３１ｂのＮ型トランジスター１４０Ｎのゲート電極として機能する中継層１３７が形成される。第１層間絶縁膜１４は中継層１３７を覆って形成される。第１層間絶縁膜１４上に例えばＡｌやＡｌ合金などの低抵抗導電膜を成膜してパターニングすることにより、低電位電源線１３４の本線１３４ｃとして機能する第２遮光性導電膜１５２が形成される。第２層間絶縁膜１５は、第２遮光性導電膜１５２を覆って形成される。第２層間絶縁膜１５の第２遮光性導電膜１５２と重なる部分に、第２層間絶縁膜１５を貫通する孔が形成され、この孔を埋めるようにして第２層間絶縁膜１５上に前述した例えばＡｌやＡｌの合金の低抵抗導電膜が成膜される。この低抵抗導電膜をパターニングして、第１遮光性導電膜１５１と、第１遮光性導電膜１５１と第２遮光性導電膜１５２とを電気的に接続させる第１コンタクト部１６１が形成される。したがって、低電位電源線１３４の本線１３４ｃ側のインバーター回路１３１ｂのＮ型トランジスター１４０Ｎに上方から入射する光（矢印で示す）は第１遮光性導電膜１５１によって遮光される。加えて、第１遮光性導電膜１５１が形成されていない部分において、表示領域Ｅ１側から周辺領域Ｅ２のＮ型トランジスター１４０Ｎに向かって斜め上方から入射する光（矢印で示す）は、第１コンタクト部１６１と第２遮光性導電膜１５２とによって遮光される。図７（ｂ）には図示していないが、表示領域Ｅ１側から周辺領域Ｅ２のＰ型トランジスター１４０Ｐに向かって上方から入射する光は第１遮光性導電膜１５１によって遮光され、斜め上方から入射する光もまた第１コンタクト部１６１と第２遮光性導電膜１５２とによって遮光される。
【００６０】
図８に示すように、第１遮光性導電膜１５１は、複数のバッファー回路１３０と平面視で重なるように周辺領域Ｅ２に亘って形成されている。言い換えれば、図８では図示していないが、第１遮光性導電膜１５１は表示領域Ｅ１を囲むように形成されている。第２遮光性導電膜として機能する低電位電源線１３４は、第１遮光性導電膜１５１の下層において、表示領域Ｅ１と周辺領域Ｅ２の境界に沿った第１の方向に延在して周辺領域Ｅ２（バッファー回路１３０）側に設けられている。したがって、電気泳動表示装置１００において表示領域Ｅ１に外光が入射して周辺領域Ｅ２に漏れても、漏れた迷光を含む外光は第１遮光性導電膜１５１及び上記第１の方向に延在して設けられた第１コンタクト部１６１によって遮光される。周辺領域Ｅ２はデータ線駆動回路１０１と走査線駆動回路１０２とが配置されているので、上記第１の方向は、データ線駆動回路１０１が延在するＸ方向と、走査線駆動回路１０２が延在するＹ方向とを含むものである。
【００６１】
本実施形態の電気泳動表示装置１００によれば、以下の効果が得られる。
（１）素子基板１０の基板本体１１上において、シール部６０と表示領域Ｅ１との間の周辺領域Ｅ２にデータ線駆動回路１０１や走査線駆動回路１０２の周辺回路（駆動回路）を構成するＮ型トランジスター１４０ＮやＰ型トランジスター１４０Ｐが設けられている。これらのトラジスター（ＴＦＴ）に上方（対向基板２０側）から入射する外光は、素子基板１０の第１遮光性導電膜１５１によって遮光される。また、これらのトランジスター（ＴＦＴ）に対して斜め上方から入射し表示領域Ｅ１側から漏れる迷光を含む外光は、第１コンタクト部１６１と第２遮光性導電膜１５２（低電位電源線１３４）によって遮光される。したがって、周辺回路（駆動回路）に光が入射することによるトランジスター（ＴＦＴ）の誤動作が低減され、外光の入射状況に寄らず安定した駆動状態が得られ、優れた表示品質を実現可能な電気泳動表示装置１００を提供することができる。
（２）第２遮光性導電膜１５２は、低電位電源線１３４として機能するようにパターニングされ、且つ周辺回路と平面視で重なるように配置された第１遮光性導電膜１５１と電気的に接続されているので、外部から侵入したノイズの影響を受け難い。言い換えれば、ノイズにより周辺回路の誤動作が生じ難い電気泳動表示装置１００を提供できる。
【００６２】
（第２実施形態）
次に、第２実施形態の半導体装置としての電気泳動表示装置について、図９及び図１０を参照して説明する。図９は第２実施形態の電気泳動表示装置におけるバッファー回路の各構成の配置を示す概略平面図、図１０は図９のＣ−Ｃ’線で切ったバッファー回路の要部構造を示す概略断面図である。第２実施形態の電気泳動表示装置は、上記第１実施形態の電気泳動表示装置１００に対して、周辺領域Ｅ２に設けられる遮光性導電膜及びコンタクト部の構成及び配置を異ならせたものである。したがって、電気泳動表示装置１００と同じ構成には同じ符号を付して詳細な説明は省略する。
【００６３】
図９に示すように、本実施形態の電気泳動表示装置における周辺回路のうち走査線駆動回路のバッファー回路１３０は、上記第１実施形態と同様に、走査線３ごとに設けられている。バッファー回路１３０に電源電圧を供給するための低電位電源線１３４の本線１３４ｃ及び高電位電源線１３５の本線１３５ｃは、表示領域Ｅ１と周辺領域Ｅ２の境界に沿って（図９ではＹ方向に）延在している。Ｘ方向に間隔を置いて配置された本線１３４ｃと本線１３５ｃとの間にバッファー回路１３０を構成する２つのインバーター回路１３１が設けられている。隣り合うバッファー回路１３０Ｌ及びバッファー回路１３０Ｒのインバーター回路１３１ａ，１３１ｂ，１３１ｃ，１３１ｄを構成するＮ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐは、第１実施形態と同様に、入力配線１３２及び出力配線１３３を中心線として線対称な配置になっている。
【００６４】
第１遮光性導電膜１５１と低電位電源線１３４とを電気的に接続させる第１コンタクト部１６１は、平面視で低電位電源線１３４の本線１３４ｃと重なると共に、表示領域Ｅ１と周辺領域Ｅ２との境界に沿って延在している。
【００６５】
また、本実施形態では、低電位電源線１３４の本線１３４ｃの下層に第３遮光性導電膜１５３が設けられている。本線１３４ｃと同様に第３遮光性導電膜１５３もまた表示領域Ｅ１と周辺領域Ｅ２との境界に沿って延在している。そして、本線１３４ｃと第３遮光性導電膜１５３とを電気的に接続させる第２コンタクト部１６２が設けられている。第２コンタクト部１６２の詳しい構造については後述する。第２コンタクト部１６２は、本線１３４ｃに沿ってＹ方向に延在して設けられている。平面視で、第２コンタクト部１６２は、同じくＹ方向に延在する第１コンタクト部１６１よりも表示領域Ｅ１側に設けられている。言い換えれば、第１コンタクト部１６１は、第２コンタクト部１６２よりも、Ｎ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐ側に設けられている。
【００６６】
本実施形態では、図１０に示すように、素子基板１０の基板本体１１上にまず例えばＣｒ、Ｍｏ、Ｔａ、Ｗなどの高融点金属またはこれらの金属のシリサイドを成膜してパターニングすることにより第３遮光性導電膜１５３が形成される。第３遮光性導電膜１５３を覆って下地絶縁膜１２が形成され、下地絶縁膜１２上にＮ型トランジスター１４０Ｎの半導体層１４１が形成される。なお、図１０には図示していないが、下地絶縁膜１２上にＰ型トランジスター１４０Ｐの半導体層も同様に形成される。これらの半導体層を覆うゲート絶縁膜１３が形成される。ゲート絶縁膜１３の第３遮光性導電膜１５３と重なる部分にゲート絶縁膜１３と下地絶縁膜１２とを貫通する孔が形成される。この孔を埋めるようにしてゲート絶縁膜１３上に例えばＣｒ、Ｍｏ、Ｔａ、Ｗなどの高融点金属またはこれらの金属のシリサイドを成膜してパターニングすることにより、Ｎ型トランジスター１４０Ｎのゲート電極として機能する中継層１３７や、平面視で第３遮光性導電膜１５３と重なる位置に中継層１５４及び中継コンタクト部１６４が形成される。
【００６７】
基板本体１１上において、中継層１５４と中継層１３７とは、同層に形成され、該同層に出力配線１３３も形成される。したがって、中継層１５４は、平面視で、隣り合う出力配線１３３の間において、Ｙ方向に延在すると共に島状に形成される（図９参照）。
【００６８】
図１０に示すように、中継層１３７，１５４を覆う第１層間絶縁膜１４が形成される。第１層間絶縁膜１４の中継層１５４と重なる部分に第１層間絶縁膜１４を貫通する孔が形成される。この孔を埋めるようにして第１層間絶縁膜１４上に例えばＡｌやＡｌ合金を成膜してパターニングすることにより、第２遮光性導電膜１５２（低電位電源線１３４の本線１３４ｃ）及び中継コンタクト部１６３が形成される。第２遮光性導電膜１５２は、中継コンタクト部１６３と中継層１５４と中継コンタクト部１６４とにより、第３遮光性導電膜１５３に電気的に接続される。つまり、中継コンタクト部１６３及び中継層１５４並びに中継コンタクト部１６４が第２コンタクト部１６２として機能するものである。そして、第２遮光性導電膜１５２を覆う第２層間絶縁膜１５が形成される。第２層間絶縁膜１５の平面視で第２遮光性導電膜１５２と重なる部分に第２層間絶縁膜１５を貫通する孔が形成され、この孔を埋めるようにして例えばＡｌやＡｌ合金を成膜してパターニングすることにより、第１遮光性導電膜１５１と、第１遮光性導電膜１５１と第２遮光性導電膜１５２とを電気的に接続させる第１コンタクト部１６１が形成される。なお、中継層１５４を設けずに、第２遮光性導電膜１５２と第３遮光性導電膜１５３とを電気的に接続させてもよい。
【００６９】
第２実施形態によれば、上記第１実施形態の効果（１）及び（２）に加えて、以下の効果が得られる。
（３）基板本体１１上において、Ｎ型トランジスター１４０Ｎ（Ｐ型トランジスター１４０Ｐ）の下層に第３遮光性導電膜１５３が設けられている。また、第２遮光性導電膜１５２と第３遮光性導電膜１５３とを電気的に接続させる第２コンタクト部１６２が設けられている。したがって、これらのトランジスター（ＴＦＴ）に対して、上方から入射する光や、表示領域Ｅ１側より斜め上方から入射する光に加えて、表示領域Ｅ１側より横方向（基板本体１１の表面に沿った方向）や斜め下方から入射する光は第２コンタクト部１６２により遮光される。ゆえに、上記第１実施形態の遮光構造に比べて、周辺回路に入射する光の遮光性が向上し、より安定した駆動状態が得られる電気泳動表示装置を提供できる。特に、基板本体１１が透明なガラスなどの基板である場合、基板本体１１の内部を伝搬してトランジスター（ＴＦＴ）に入射する迷光の遮光性が向上する。
（４）低電位電源線１３４として機能する第２遮光性導電膜１５２の下層に第３遮光性導電膜１５３を配置して電気的に接続することで、低電位電源線１３４の実質的な電気抵抗が低下し電気的に強化することができる。言い換えれば、電位の変動が抑えられた低電位（ＶＳＳ）を周辺回路（駆動回路）に供給することができるので、周辺回路（駆動回路）の動作が安定する。
【００７０】
（第３実施形態）
次に、第３実施形態の半導体装置としての電気泳動表示装置について、図１１及び図１２を参照して説明する。図１１は第３実施形態の電気泳動表示装置におけるバッファー回路の各構成の配置を示す概略平面図、図１２は第３実施形態におけるバッファー回路の遮光の状態を説明する概略平面図である。
第３実施形態の電気泳動表示装置は、第２実施形態の電気泳動表示装置（あるいは第１実施形態の電気泳動表示装置１００）に対して、第２遮光性導電膜１５２及び第１コンタクト部１６１の構成を異ならせたものである。したがって、第２実施形態（あるいは第１実施形態）と同じ構成には同じ符号を付して詳細な説明は省略する。
【００７１】
図１１に示すように、本実施形態の電気泳動表示装置における周辺回路のうち走査線駆動回路のバッファー回路１３０は、上記第２実施形態（上記第１実施形態）と同様に、走査線３ごとに設けられている。バッファー回路１３０に電源電圧を供給するための低電位電源線１３４の本線１３４ｃ及び高電位電源線１３５の本線１３５ｃは、表示領域Ｅ１と周辺領域Ｅ２の境界に沿って（図１１ではＹ方向に）延在している。Ｘ方向に間隔を置いて配置された本線１３４ｃと本線１３５ｃとの間にバッファー回路１３０を構成する２つのインバーター回路１３１が設けられている。隣り合うバッファー回路１３０Ｌ及びバッファー回路１３０Ｒのインバーター回路１３１ａ，１３１ｂ，１３１ｃ，１３１ｄを構成するＮ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐは、第２実施形態（第１実施形態）と同様に、入力配線１３２及び出力配線１３３を中心線として線対称な配置になっている。
【００７２】
第１遮光性導電膜１５１と低電位電源線１３４とを電気的に接続させる第１コンタクト部１６１は、平面視で低電位電源線１３４の本線１３４ｃと重なると共に、表示領域Ｅ１と周辺領域Ｅ２との境界に沿って延在している。
【００７３】
また、低電位電源線１３４の本線１３４ｃの下層に第３遮光性導電膜１５３が設けられ、第３遮光性導電膜１５３は本線１３４ｃと同様に表示領域Ｅ１と周辺領域Ｅ２との境界に沿って延在している。そして、本線１３４ｃと第３遮光性導電膜１５３とを電気的に接続させる第２コンタクト部１６２が設けられている。第２コンタクト部１６２は、本線１３４ｃに沿ってＹ方向に延在して設けられている。平面視で、第２コンタクト部１６２は、同じくＹ方向に延在する第１コンタクト部１６１よりも表示領域Ｅ１側に設けられている。
【００７４】
また、本実施形態では、低電位電源線１３４の本線１３４ｃから高電位電源線１３５の本線１３５ｃ側（Ｘ方向）に突出する突出部１３４ｄ，１３４ｅが設けられている。また、高電位電源線１３５の本線１３５ｃから低電位電源線１３４の本線１３４ｃ側（Ｘ方向）に突出する突出部１３５ｄが設けられている。表示領域Ｅ１と周辺領域Ｅ２の境界に沿った方向（図１１ではＹ方向）において、左側のバッファー回路１３０Ｌは、突出部１３４ｄと突出部１３５ｄとの間に配置され、右側のバッファー回路１３０Ｒは、突出部１３５ｄと突出部１３４ｅとの間に配置されている。
【００７５】
左側のバッファー回路１３０Ｌにおいて、インバーター回路１３１ａ，１３１ｂを構成するＮ型トランジスター１４０Ｎのソースは低電位（ＶＳＳ）が供給される突出部１３４ｄに接続されている。また、Ｐ型トランジスター１４０Ｐのソースは高電位（ＶＤＤ）が供給される突出部１３５ｄに接続されている。
同様に、右側のバッファー回路１３０Ｒにおいて、インバーター回路１３１ｃ，１３１ｄを構成するＮ型トランジスター１４０Ｎのソースは低電位（ＶＳＳ）が供給される突出部１３４ｅに接続されている。また、Ｐ型トランジスター１４０Ｐのソースは高電位（ＶＤＤ）が供給される突出部１３５ｄに接続されている。
【００７６】
突出部１３４ｄ，１３４ｅのそれぞれは、第２実施形態（第１実施形態）の突出部１３４ａ，１３４ｂよりもＹ方向における幅が広くなっている。また、突出部１３５ｄは、第２実施形態（第１実施形態）における２つの突出部１３５ａ，１３５ｂを一体化させた状態になっている。つまり、これらの突出部１３４ｄ，１３４ｅ，１３５ｄは、第２実施形態（第１実施形態）よりも低抵抗化が図られ配線として電気的に強化されている。
【００７７】
また、本実施形態では、第１遮光性導電膜１５１と第２遮光性導電膜である低電位電源線１３４とを電気的に接続させる第１コンタクト部１６１は、表示領域Ｅ１と周辺領域Ｅ２の境界に沿った第１の方向（図１１ではＹ方向）に延在すると共に、該第１の方向と交差する第２の方向（図１１ではＸ方向）に延在する突出部１３４ｄ，１３４ｅと平面視で重なる部分１６１ａ，１６１ｂにも設けられている。つまり、第１コンタクト部１６１は、Ｙ方向において隣り合うバッファー回路１３０Ｌとバッファー回路１３０Ｒとを挟むようにＸ方向に延在した部分１６１ａ，１６１ｂを含んで構成されている。
【００７８】
したがって、図１２に示すように、バッファー回路１３０を隣り合うバッファー回路１３０Ｌとバッファー回路１３０Ｒとを含む単位回路とすると、単位回路は、平面視で第１コンタクト部１６１の第２の方向に延在する部分１６１ａ，１６１ｂによって、表示領域Ｅ１と周辺領域Ｅ２の境界に沿った第１の方向で仕切られた状態となっている。
【００７９】
バッファー回路１３０を含む走査線駆動回路１０２は、図１に示すようにＹ方向に延在して設けられているので、上記第１の方向はＹ方向であり、上記第２の方向はＸ方向となる。また、図１に示すようにデータ線駆動回路１０１はＸ方向に延在して設けられており、前述したように、図１１及び図１２に示すバッファー回路１３０の構成はデータ線駆動回路１０１にも適用することができるので、データ線駆動回路１０１における上記第１の方向はＸ方向であり、上記第２の方向はＹ方向となる。
【００８０】
上記第３実施形態によれば、上記第１実施形態の効果（１）及び（２）、上記第２実施形態の効果（３）及び（４）に加えて以下の効果が得られる。
（５）第１遮光性導電膜１５１と低電位電源線１３４として機能する第２遮光性導電膜１５２とを電気的に接続させる第１コンタクト部１６１は、周辺回路の単位回路ごとに第１の方向と交差する第２の方向に延在する部分１６１ａ，１６１ｂを有している。したがって、第２の方向において表示領域Ｅ１から周辺領域Ｅ２へ漏れる迷光だけでなく、第１の方向において単位回路に漏れる迷光が第１コンタクト部１６１の部分１６１ａ，１６１ｂによって遮光される。ゆえに、周辺回路に対する遮光性がより向上し、光誤動作がより生じ難い電気泳動表示装置を提供できる。
（６）バッファー回路１３０のインバーター回路１３１を構成するＮ型トランジスター１４０Ｎ及びＰ型トランジスター１４０Ｐに電源電圧を供給する突出部１３４ｄ，１３４ｅ，１３５ｄのそれぞれは、上記第２実施形態（上記第１実施形態）の突出部１３４ａ，１３４ｂ，１３５ａ，１３５ｂに比べて幅広に形成され低抵抗化が図られている。したがって、バッファー回路１３０を含む周辺回路（駆動回路）の動作がより安定する。
【００８１】
（第４実施形態）
＜電子機器＞
次に、本発明の半導体装置が適用された電子機器について、図１３を参照して説明する。図１３（ａ）〜（ｃ）は電子機器の具体例を示す概略斜視図である。
【００８２】
図１３（ａ）は、電子機器の一例である電子ブックを示す斜視図である。電子機器としての電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、前述した実施形態の電気泳動表示装置によって構成された表示部１００４と、を備えている。
【００８３】
図１３（ｂ）は、電子機器の一例である腕時計を示す斜視図である。電子機器としての腕時計１１００は、前述した実施形態の電気泳動表示装置によって構成された表示部１１０１を備えている。
【００８４】
図１３（ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。電子機器としての電子ペーパー１２００は、紙と同様の質感及び柔軟性を有するリライタブルシートで構成される本体部１２０１と、前述した実施形態の電気泳動表示装置によって構成された表示部１２０２を備えている。
【００８５】
以上の電子ブック１０００、腕時計１１００及び電子ペーパー１２００によれば、本発明に係る半導体装置としての電気泳動表示装置（例えば第３実施形態）が採用されているので、外光を利用した眼に優しい印刷物のような表示を行うことができると共に、外光に起因する光誤動作が生じ難く安定した表示品質を有する電子ブック１０００、腕時計１１００及び電子ペーパー１２００を提供することができる。
【００８６】
なお、本発明に係わる半導体装置（電気泳動表示装置）を適用可能な電子機器は、上記電子ブック１０００、腕時計１１００及び電子ペーパー１２００に限定されるものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部や、マニュアルなどの業務用シート、教科書、問題集、情報シートなどにも、本発明に係る半導体装置（電気泳動表示装置）は好適に用いることができる。
【００８７】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置及び該半導体装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００８８】
（変形例１）隣り合うバッファー回路１３０Ｌとバッファー回路１３０Ｒとにおいて、Ｎ型トランジスター１４０ＮとＰ型トランジスター１４０Ｐの配置が線対称であることに限定されない。入力配線１３２及び出力配線１３３を中心線として左側にＮ型トランジスター１４０Ｎを配置し、右側にＰ型トランジスター１４０Ｐを配置するパターンを繰り返す構成としてもよい。
【００８９】
（変形例２）周辺回路（駆動回路）における単位回路は、隣り合うバッファー回路１３０Ｌとバッファー回路１３０Ｒとを含むバッファー回路１３０であることに限定されない。直列に接続された複数（２つ）のインバーター回路１３１を含むバッファー回路１３０を単位回路として、単位回路ごとに第３実施形態における第１コンタクト部１６１の第２の方向に延在する部分を配置してもよい。また、第１コンタクト部１６１の第２の方向に延在する部分は、単位回路ごとに配置されることに限定されず、例えば単位回路の整数倍ごとに配置する構成としてもよい。第３実施形態における第１コンタクト部１６１の第２の方向に延在する部分１６１ａ，１６１ｂの配置は、２つの単位回路（バッファー回路１３０Ｌ及びバッファー回路１３０Ｒ）ごとに配置した構成として捉えることもできる。
【００９０】
（変形例３）上記実施形態では、素子基板１０における選択トランジスター９や周辺回路におけるＮ型トランジスター及びＰ型トランジスターとしてＴＦＴを用いたが、これに限定されず、シリコンなどの半導体基板を用いたＭＯＳＦＥＴとしてもよい。
【００９１】
（変形例４）上記実施形態の素子基板１０における周辺回路（駆動回路）の遮光構造が適用される半導体装置は、上記実施形態の受光型の電気泳動表示装置に限定されない。例えば、同じく受光型の液晶表示装置に適用することもできる。また、受光型に限らず、機能素子として例えば発光素子（ＬＥＤや有機ＥＬ素子）を画素Ｐに備えた電気光学装置にも適用できる。また、これらの表示装置に限定されず、機能素子として受光素子（例えば、フォトダイオードやフォトトランジスター）を備えた光センサーにも適用することができる。言い換えれば、半導体装置は対向配置された２つの基板を有する構成に限定されず、トランジスターを含む駆動回路が設けられた素子基板のみの構成であってもよい。
【符号の説明】
【００９２】
１１…基板としての基板本体、１５…層間絶縁膜としての第２層間絶縁膜、５０…機能素子としての電気泳動層、１００…半導体装置としての電気泳動表示装置、１０１…駆動回路としてのデータ線駆動回路、１０２…駆動回路としての走査線駆動回路、１４０Ｎ…トランジスターとしてのＮ型トランジスター、１３０，１３０Ｌ，１３０Ｒ…単位回路としてのバッファー回路、１４０Ｐ…トランジスターとしてのＰ型トランジスター、１５１…第１遮光性導電膜、１５２…第２遮光性導電膜、１５３…第３遮光性導電膜、１６１…第１コンタクト部、１６２…第２コンタクト部、１０００…電子機器としての電子ブック、１１００…電子機器としての腕時計、１２００…電子機器としての電子ペーパー、Ｅ１…第１領域としての表示領域、Ｅ２…第２領域としての周辺領域。
【図１】
2016188902.tif 000003
【図２】
2016188902.tif 000004
【図３】
2016188902.tif 000005
【図４】
2016188902.tif 000006
【図５】
2016188902.tif 000007
【図６】
2016188902.tif 000008
【図７】
2016188902.tif 000009
【図８】
2016188902.tif 000010
【図９】
2016188902.tif 000011
【図１０】
2016188902.tif 000012
【図１１】
2016188902.tif 000013
【図１２】
2016188902.tif 000014
【図１３】
2016188902.tif 000015