(57)【要約】【課題】  回路構成情報を動的に部分再構成する際に、既に構成された回路構成情報と同一の回路構成を再構成してしまうことを抑制する。【解決手段】    複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段とを備える情報処理装置において、各記憶領域に記憶された回路構成情報の機能と使用状態とを対応づけて管理しておく。そして、実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、既に同一の回路構成情報が構成されているかどうかを前記使用状態に基づいて判定する。ここで、既に同一の回路構成情報が構成されていると判定した場合、実行すべき機能に対応する回路構成情報を再構成しないように制限することを特徴とする。【選択図】  図５
2016076867.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、
特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、
各記憶領域に記憶された回路構成情報の機能と使用状態とを対応づけて管理する管理手段と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、既に同一の回路構成情報が構成されているかどうかを前記使用状態に基づいて判定する判定手段と、
既に同一の回路構成情報が構成されていると判定した場合、実行すべき機能に対応する回路構成情報を再構成しないように制限する制限手段と、
を備えることを特徴とする情報処理装置。
【請求項２】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、
特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理手段と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、前記管理手段に管理される各記憶領域に記憶された回路構成情報の機能に対応づけられた優先順位に基づいて特定される記憶領域を前記他の回路構成情報で再構成する制御手段と、
を備えることを特徴とする情報処理装置。
【請求項３】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、
特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理手段と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、前記管理手段に管理される各記憶領域に記憶された回路構成情報の機能の更新状態に基づいて特定される記憶領域を前記他の回路構成情報で再構成する制御手段と、
を備えることを特徴とする情報処理装置。
【請求項４】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、
特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理手段と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、前記管理手段に管理される各記憶領域に記憶された回路構成情報の機能の使用回数に基づいて特定される記憶領域を前記他の回路構成情報で再構成する制御手段と、
を備えることを特徴とする情報処理装置。
【請求項５】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、
特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理手段と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報と同一の回路構成情報を他の記憶領域にさらに書き加えるかどうかを実行すべき機能または各記憶領域の使用状況に基づいて判断する判断手段と、
同一の回路構成情報を他の記憶領域にさらに書き加えると判断した場合、既に構成された回路構成情報と同一の回路構成情報を他の記憶領域に再構成する制御手段と、
を備えることを特徴とする情報処理装置。
【請求項６】
前記第１の記憶手段は、プログラマブル・フィールド・アレイであることを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
【請求項７】
前記情報処理装置は、画像処理装置であることを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
【請求項８】
前記実行すべき機能は、コピージョブ機能、プリントジョブ機能、ファクシミリジョブ機能、センドジョブ機能を含むことを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
【請求項９】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、を備える情報処理装置の制御方法であって、
各記憶領域に記憶された回路構成情報の機能と使用状態とを対応づけて管理する管理工程と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、既に同一の回路構成情報が構成されているかどうかを前記使用状態に基づいて判定する判定工程と、
既に同一の回路構成情報が構成されていると判定した場合、実行すべき機能に対応する回路構成情報を再構成しないように制限する制限工程と、
を備えることを特徴とする情報処理装置の制御方法。
【請求項１０】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、を備える情報処理装置の制御方法であって、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理工程と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、前記管理工程で管理される各記憶領域に記憶された回路構成情報の機能に対応づけられた優先順位に基づいて特定される記憶領域を前記他の回路構成情報で再構成する制御工程と、
を備えることを特徴とする情報処理装置の制御方法。
【請求項１１】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、を備える情報処理装置の制御方法であって、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理工程と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、前記管理工程で管理される各記憶領域に記憶された回路構成情報の機能の更新状態に基づいて特定される記憶領域を前記他の回路構成情報で再構成する制御工程と、
を備えることを特徴とする情報処理装置の制御方法。
【請求項１２】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、を備える情報処理装置の制御方法であって、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理工程と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、前記管理工程で管理される各記憶領域に記憶された回路構成情報の機能の使用回数に基づいて特定される記憶領域を前記他の回路構成情報で再構成する制御工程と、
を備えることを特徴とする情報処理装置の制御方法。
【請求項１３】
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、を備える情報処理装置の制御方法であって、
各記憶領域に記憶された回路構成情報の機能と状態とを対応づけて管理する管理工程と、
実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報と同一の回路構成情報を他の記憶領域にさらに書き加えるかどうかを実行すべき機能または各記憶領域の使用状況に基づいて判断する判断工程と、
同一の回路構成情報を他の記憶領域にさらに書き加えると判断した場合、既に構成された回路構成情報と同一の回路構成情報を他の記憶領域に再構成する制御工程と、
を備えることを特徴とする情報処理装置の制御方法。
【請求項１４】
請求項９乃至１３のいずれか１項に記載の情報処理装置の制御方法をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、情報処理装置の制御方法、及びプログラムに関するものである。
【背景技術】
【０００２】
情報処理装置において、内部の論理回路構成を変更可能なPLD（Programmable Logic Device）やFPGA（Field Programmable Gate Array）などの再構成可能回路が使用されることが良く知られている。
一般的に、PLDやFPGAは起動時にROM等の不揮発性メモリへ格納された論理回路構成情報を内部の揮発性メモリであるコンフィギュレーションメモリへ書き込むことにより内部論理ブロックの切り替えを行う。また、コンフィギュレーションメモリ内の情報は電源切断時にクリアされるため、電源投入時には再度、論理回路構成情報をコンフィギュレーションメモリに書き込むことで再構成を行う必要がある。
このように、一度だけハードウェアリソースの構成を行う方法を静的再構成という。一方で、回路が動作中に論理回路構成を変更することが可能なものも開発されてきており、動作中に論理回路を変更する方法を動的再構成という。
【０００３】
また、FPGAには、チップ全体ではなく特定の領域だけを書き換えることが可能なものがあり、このような書き換えを部分再構成という。特に、動作中の他の回路を停止しない状態で部分再構成を行うことを動的部分再構成という。
【０００４】
動的部分再構成では、動的再構成時にコンフィギュレーションメモリ全体を書き換えるのではなく、コンフィギュレーションメモリ領域の一部のみを書き換えることで、FPGA内部の論理ブロックの部分的な再構成を実現することが可能となる。
【０００５】
このような動的部分再構成技術を用いることで、一つの領域に複数の回路を切り替えて実装することが可能となるため、ハードウェアリソースの時分割多重化を行い論理ブロックで実現する機能を変更することができる。その結果、少ないハードウェアリソースで用途に合わせた様々な機能をハードウェアによる高い演算性能を保ったままで柔軟に実現することが可能となる。
【０００６】
この動的部分再構成を用いた技術として、例えばパイプライン構成の処理において、パイプラインの先頭の部分回路から順に再構成可能回路上に再構成して、機能を切り替えながらデータ処理する手法が開示されている（例えば、特許文献１参照）。
【０００７】
近年のMFP（Multi Function Printer）等の画像処理装置を含む情報処理装置では、ユーザからの要求に応じた複数の処理（コピージョブ, プリントジョブ, SENDジョブ等）を選択可能であり、各処理に応じた画像処理はハードウェアまたはソフトウェアにより実現される。
この画像処理装置の画像処理ハードウェアとしてFPGA等の再構成可能回路を適用した場合、上述した様な機能毎に回路構成を動的かつ部分的に切り替えることが可能となる。その結果少ないハードウェアリソースで様々な画像処理機能が実現可能となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開2011-186981号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、再構成可能回路は様々な処理が実行されるたびにその実行の前にその少なくとも一部が再構成されることになる。少ないハードウェアリソースで様々な画像処理機能が実現可能となる一方、再構成には一定の時間がかかるからそのオーバーヘッドのためパフォーマンスが低下してしまうという課題がある。
【００１０】
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、実行すべき機能により、回路構成情報を動的に部分再構成する際に、既に構成された回路構成情報と同一の回路構成を再構成してしまうことを抑制できる仕組みを提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成する本発明の情報処理装置は以下に示す構成を備える。
複数の記憶領域がいずれも書き換え可能な第１の記憶手段と、特定の機能処理に対応づけられた回路構成情報を記憶する第２の記憶手段と、各記憶領域に記憶された回路構成情報の機能と使用状態とを対応づけて管理する管理手段と、実行すべき機能に基づいていずれかの記憶領域に記憶された回路構成情報を他の回路構成情報に書き換える場合、既に同一の回路構成情報が構成されているかどうかを前記使用状態に基づいて判定する判定手段と、既に同一の回路構成情報が構成されていると判定した場合、実行すべき機能に対応する回路構成情報を再構成しないように制限する制限手段と、を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、回路構成情報を動的に部分再構成する際に、既に構成された回路構成情報と同一の回路構成を再構成してしまうことを抑制できる。
【図面の簡単な説明】
【００１３】
【図１】画像処理装置の構成を説明するブロック図である。
【図２】画像処理装置の部分再構成を示すブロック図である。
【図３】画像処理装置の機能と回路機能を説明する図である。
【図４】部分再構成部に構成する回路構成情報を示す図である。
【図５】画像処理装置のジョブ実行処理制御を示すフローチャートである。
【図６】ＰＲ管理テーブルの詳細構成を示す図である。
【図７】画像処理装置のジョブ実行処理制御を示すフローチャートである。
【図８】画像処理装置の構成を説明するブロック図である。
【図９】画像処理装置のジョブ実行処理制御を示すフローチャートである。
【図１０】ＰＲ管理テーブルの詳細構成を示す図である。
【図１１】画像処理装置のジョブ実行処理制御を示すフローチャートである。
【図１２】画像処理装置の構成を説明するブロック図であ
【図１３】画像処理装置のジョブ実行処理制御を示すフローチャートである。
【図１４】ＰＲ管理テーブルの詳細構成を示す図である。
【図１５】画像処理装置のジョブ実行処理制御を示すフローチャートである。
【図１６】画像処理装置のジョブ実行処理制御を示すフローチャートである。
【発明を実施するための形態】
【００１４】
次に本発明を実施するための最良の形態について図面を参照して説明する。
＜システム構成の説明＞
〔第１実施形態〕
[画像処理装置の構成]
【００１５】
図１は、本実施形態を示す情報処理装置を適用する画像処理装置の構成を説明するブロック図である。
図１において、画像処理装置１００は、画像処理装置１００を使用するユーザが各種の操作を行うための操作部１０３を備える。さらに、画像処理装置１００は、操作部１０３からの指示に従い画像情報を読み取るスキャナ部１０９と、画像データを用紙に印刷するプリンタ部１０７とを有する。操作部１０３は操作部Ｉ／Ｆ１１３を介してシステムバス１２０に接続される。なお、本実施形態に示す画像処理装置１００は、コピージョブ機能、プリントジョブ機能、ファクシミリジョブ機能、センドジョブ機能を実行することが可能に構成されている。
ここで、スキャナ部１０９は、スキャナ部１０９を制御する図示しないＣＰＵや原稿読取を行うための図示しない照明ランプや走査ミラーなどを有する。プリンタ部１０７は、プリンタ部１０７の制御を行う図示しないＣＰＵや画像形成や定着を行うための図示しない感光体ドラムや定着器を有する。
【００１６】
また、画像処理装置１００は、画像処理装置１００の動作を統括的に制御するＣＰＵ１０１を備え、画像処理装置の各ユニットを制御するための制御ソフトウェアを実行する。また、画像処理装置１００は、ＣＰＵ１０１が実行するプログラムが格納されているＲＯＭ１０４を有する。また、画像処理装置１００は、ＣＰＵ１０１が動作するためのシステムワークメモリであり、かつ画像データを一時記憶するための画像メモリでもあるＲＡＭ１１１を有する。ＲＡＭ１１１と、ＲＡＭ１１１への書き込み、読み出し動作を制御するメモリコントローラ１１０を有する。メモリコントローラ１１０は、システムバス１２０および画像バス１２１に接続され、ＲＡＭ１１１へのアクセスを制御する。
【００１７】
画像処理装置１００は、再構成可能デバイスとして画像処理回路等を構成するＦＰＧＡ１４０を有する。本実施形態では再構成可能デバイスとしてＦＰＧＡを例に説明しているが、ＦＰＧＡ以外の再構成可能デバイスが接続される構成であってもよい。画像処理装置１００は、ＣＰＵ１０１の制御の基、ＦＰＧＡの回路構成（コンフィギュレーション）を制御するコンフィグコントローラ１３０を有する。
【００１８】
また、画像処理装置１００はＦＰＧＡ１４０に構成する為の論理回路構成情報（コンフィグデータ）が格納されているコンフィギュレーション用ＲＯＭ１５０を有する。ＦＰＧＡ１４０は、動的書き換え可能かつ部分書き換え可能なものである。すなわち、ＦＰＧＡ１４０の再構成部の一部に構成された回路が動作している間に、その回路が占める部分とは重ならない別の部分に別の回路を再構成することができる。
【００１９】
また、画像処理装置１００は、スキャナ部１０９から画像データが入力されるスキャナＩ／Ｆ１０８と、プリンタへ画像データを出力するプリンタＩ／Ｆ１０６とを有する。ＦＰＧＡ１４０及びスキャナＩ／Ｆ１０８、プリンタＩ／Ｆ１０６は、処理される画像データを転送するための画像バス１２１に接続される。
【００２０】
また、画像処理装置１００は、ネットワークＩ／Ｆ１０２を介し、ネットワーク上の図示しない汎用コンピュータと通信（送受信）を行う。また、画像処理装置１００は、ＵＳＢＩ／Ｆ１１４を介し、画像処理装置１００と接続された図示しない汎用コンピュータと通信（送受信）を行う。また、画像処理装置１００は、ＦＡＸ  Ｉ／Ｆ１１５を介し、公衆回線網と接続し、図示しない他の画像処理装置やファクシミリ装置と通信（送受信）を行う。
画像処理装置１００は、ＣＰＵ１０１が実行するプログラム、ＲＯＭ１０４への書き込み、読み出し動作を制御するＲＯＭ  Ｉ／Ｆ１１２を有する。また、画像処理装置１００は、ＣＰＵ１０１、ネットワークＩ／Ｆ１０２、操作部１０３、ＲＯＭ  Ｉ／Ｆ１１２、コンフィグコントローラ１３０、ＦＰＧＡ１４０を相互に接続するシステムバス１２０を有する。１１７はＨＤＤで、ＨＤＤＩ／Ｆ１１６を介してシステムバス１２０に接続される。
ＣＰＵ１０１は、ＦＰＧＡ１４０と、スキャナＩ／Ｆ１０８、プリンタＩ／Ｆ１０６のパラメータ設定を、システムバス１２０を介して行う。
【００２１】
［部分再構成関する構成］
次に、図２を用いて、本実施形態にかかる画像処理装置における部分再構成に関する構成について説明する。
図２は、図１に示した画像処理装置１００の部分再構成に特に関わる構成を示すブロック図である。
図２において、ＣＰＵ１０１、コンフィグコントローラ１３０、コンフィギュレーション用ＲＯＭ１５０、ＦＰＧＡ１４０、メモリコントローラ１１０、ＲＯＭ  Ｉ／Ｆ１１２については図１を用いて前述した通りである。なお、ＦＰＧＡは、プログラマブル・フィールド・アレイの略である。
【００２２】
ＦＰＧＡ１４０は内部に、部分再構成部（ＰＲ１）２０１、部分再構成部（ＰＲ２）２０２、部分再構成部（ＰＲ３）２０３、部分再構成部（ＰＲ４）２０４をさらに持つ。各部分再構成部２０１〜２０４は動的に画像処理回路等を書き換えることが可能である。なお、各部分再構成部２０１〜２０４に構成される回路機能に関わる機能Ａ〜Ｆの種類を図３の（ａ）に示す。また、部分再構成部（ＰＲ１）２０１、部分再構成部（ＰＲ２）２０２、部分再構成部（ＰＲ３）２０３、部分再構成部（ＰＲ４）２０４は、それぞれ記憶領域として使用され、特定の機能処理に対応する回路構成情報が書き換え可能に記憶される。特定の機能処理は、後述するジョブの種別に対応づけられた処理である。
【００２３】
本実施形態においては、画像処理または圧縮伸長機能を持つ回路を部分再構成部に構成する例について説明をしているが、もちろんそれら以外の回路を部分再構成部に構成可能であることは言うまでもない。
【００２４】
ＲＡＭ１１１は後述するＰＲ管理テーブル２２０のための領域を持つ。ＰＲ管理テーブル２２０は４つの部分再構成部（ＰＲ１〜ＰＲ４）２０１〜２０４がそれぞれ何の機能回路を構成しているかを示す機能ＩＤ、またそれらが現在使用されているかどうかを示すフラグから構成される。
【００２５】
また、ＲＯＭ１０４は後述する優先順位テーブルを保持する。ＲＯＭ１０４は部分再構成部２０１〜２０４に構成され得る回路機能と各回路機能の使用頻度を示す優先順位の関係を記憶している。優先順位は、画像処理装置１００が一般的なジョブを実行するにあたって使用される頻度を予め想定しておきＲＯＭ１０４に用意しておくものである。
【００２６】
ここで、ＦＰＧＡ１４０上に構成される各回路機能と画像処理装置１００が実行するジョブとの関係を図３の（ｂ）に示す。以下、図３の（ｂ）に挙げたジョブの動作と構成される回路を説明する。以下の動作はＣＰＵ１０１が実行するプログラムにより制御される。
【００２７】
画像処理装置１００は、スキャナ部１０９で読み取られた原稿の画像データを複写する機能（コピージョブ）、外部のプリンタドライバから送付された印刷データを印刷する機能（ＰＤＬプリントジョブ）を持つ。
また、ＦＡＸ  Ｉ／Ｆ１１５より受信したＦＡＸデータを画像データとして保存する機能（ＦＡＸ受信ジョブ）、スキャナ部１０９で読み取られた原稿の画像データとしてネットワークＩ／Ｆ１０２を介して外部の図示しない汎用コンピュータへ送信する機能（ＳＥＮＤジョブ）を持つ。
動的再構成技術を適用した画像処理システムの場合、ユーザにより選択された機能および変更された設定項目に応じて必要な画像処理機能をＦＰＧＡ１４０に構成して実際の処理を行う。
【００２８】
（コピージョブ）
コピージョブにおいては、スキャナ部１０９で原稿が読みとられ得られた画像データに対し、部分再構成部２０１〜２０４のいずれかに構成された読取用画像処理３０２を施してＲＡＭ１１１の所定の領域にバッファする。ＲＡＭ１１１にバッファされた画像データは、次に部分再構成部２０１〜２０４のいずれかに構成されたプリント用画像処理機能３０３を持つ回路に画像処理を施されプリンタ部１０７へプリンタＩ／Ｆ１０６を介して転送される。
【００２９】
読取用画像処理機能３０２は、像域分離処理部、色空間変換処理部、フィルタ処理部、下地除去処理部などから構成される。ここで像域分離処理部では、入力画像から文字部を検出することにより、像域を判定し、その後の画像処理に利用する像域信号を生成する。テーブル変換処理では読み取った輝度データである画像データを濃度データに変換するために、テーブル変換を行う。フィルタ処理部では、例えばエッジ強調などの目的に従ったデジタル空間フィルタで演算処理を行う。下地除去処理部では、背景に薄い色がある原稿を読み取った画像データが送られてきた場合に背景色を除去する処理を行う。
【００３０】
プリント用画像処理機能３０３は、色空間変換処理部、補正処理部、誤差拡散処理部から構成される。色空間変換処理部は、ＲＧＢデータを画像処理装置の出力特性に合わせてＣＭＹＫ変換を行う。補正処理部では、画像データの濃度変換を行う。誤差拡散処理部は、入力画像データを所定の閾値と比較することにより、Ｎ値化を行い、その際の入力画像データと閾値との差分を以降にＮ値化処理する周囲画素に対して拡散することで、ハーフトーン処理を行う。
【００３１】
（プリンタジョブ）
プリンタジョブにおいては、ホストコンピュータ等からネットワークを介して送信されたＰＤＬデータをネットワークＩ／Ｆ１０２を介して受信し一時的にＲＡＭ１１１の所定の領域にバッファする。ＣＰＵ１０１は、バッファされたＰＤＬデータを解析し描画コマンド群を生成しＲＡＭ１１１の所定の領域にバッファする。バッファされた描画コマンド群は部分再構成部２０１〜２０４のいずれかに構成されたＲＩＰ（Ｒａｓｔｅｒ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ）処理機能３１８を持つ回路に依りＲＩＰ処理が施されて生成されＲＡＭ１１１の所定の領域に画像データが描画される。
描画された画像データは部分再構成部２０１〜２０４のいずれかに構成されたプリント用画像処理機能３０３を持つ回路により画像処理を施されプリンタ部１０７へプリンタＩ／Ｆ１０６を介して転送される。ＲＩＰ処理機能３１８は、描画コマンド群を元にビットマップの読取画像データをＲＡＭ１１１上に描画する機能である。
【００３２】
（ＦＡＸジョブ）
ＦＡＸジョブにおいては、ＦＡＸ  Ｉ／Ｆ１１５を介して外部公衆回線網から送信されたＦＡＸデータを受信しＲＡＭ１１１の所定領域にバッファする。受信されたＦＡＸデータからは、そのヘッダ情報を元にＪＢＩＧ圧縮データが抽出され、部分再構成部２０１〜２０４のいずれかに構成されたＪＢＩＧ伸長回路機能３２２を持つ回路によりＪＢＩＧ伸長処理が施され復元されたＦＡＸ画像データはＲＡＭ１１１所定領域にバッファされる。
バッファされたＦＡＸ画像データは部分再構成部２０１〜２０４のいずれかに構成されたＦＡＸ用画像処理機能３０６を持つ回路にＦＡＸ用画像処理を施されＨＤＤ１１７の所定領域に格納される。ＦＡＸ用画像処理はスムージング処理、ファクシミリ規格の解像度から画像処理装置１００の印刷解像度へ解像度変換を行う画像処理装置等を含む。
【００３３】
（ＳＥＮＤジョブ）
ＳＥＮＤジョブにおいては、スキャナ部１０９で原稿が読み取った画像データに対し、コピージョブと同様に部分再構成部２０１〜２０４のいずれかに構成された読取用画像処理３０２を施してＲＡＭ１１１の所定の領域にバッファする。次にネットワークＩ／Ｆ１０２を介して外部の図示しない汎用コンピュータへ効率よく画像データを送信するために部分構成回路のいずれかに構成されたＪＰＥＧ圧縮機能を持つ回路によりＪＰＥＧ圧縮処理が施されネットワークＩ／Ｆ１０２を介して外部の図示しない汎用コンピュータへ送信される。
【００３４】
以上ジョブと回路機能との関係を説明した。本実施形態では各ジョブに対して２つの回路機能を使う例を示しているが勿論限定されるものではない。ジョブ実行のために必要な機能の内容についても同様に図３の（ｂ）の例に限定されるものではない。
【００３５】
次に、図４を用いて本実施形態に係る画像処理装置におけるＦＰＧＡ１４０の部分再構成部２０１〜２０４に構成されるコンフィギュレーションデータの格納方法について説明する。
図４は、コンフィギュレーション用ＲＯＭ１５０に格納されるＦＰＧＡ１４０の各部分再構成部２０１〜２０４に構成するコンフィギュレーションデータの例である。
【００３６】
コンフィギュレーション用ＲＯＭ１５０には、部分再構成に必要な複数個のコンフィギュレーションデータが格納される。ＰＲ１用のコンフィギュレーションデータ４００は部分再構成部（ＰＲ１）２０１に構成することが可能なコンフィギュレーションデータを表している。
図４においては、部分再構成部（ＰＲ１）２０１に構成可能な機能がＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６つである場合を例にしている。４０１はＰＲ１に機能Ａの回路を構成するためのコンフィギュレーションデータである。同様に４０２はＰＲ１に機能Ｂの回路構成を、４０３はＰＲ１に機能Ｃの回路構成、４０４はＰＲ１に機能Ｄの回路構成、４０５はＰＲ１に機能Ｅの回路構成、４０６はＰＲ１に機能Ｆの回路構成を構成するためのコンフィギュレーションデータを表している。
【００３７】
また、ＰＲ２用のコンフィギュレーションデータ４１０は部分再構成部（ＰＲ２）２０２に構成することが可能なコンフィギュレーションデータを表している。ＰＲ２用のコンフィギュレーションデータ４１０についても、機能Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６つの機能のコンフィギュレーションデータを格納しており、部分再構成部（ＰＲ２）２０２には６つの機能を切り替えて構成することが可能である。
【００３８】
また、ＰＲ３用のコンフィギュレーションデータ４２０は部分再構成部（ＰＲ３）２０３に構成することが可能なコンフィギュレーションデータを表している。ＰＲ３用のコンフィギュレーションデータ４２０についても、機能Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６つの機能のコンフィギュレーションデータを格納しており、部分再構成部（ＰＲ３）２０３には６つの機能を切り替えて構成することが可能である。
【００３９】
また、ＰＲ４用のコンフィギュレーションデータ４３０は部分再構成部（ＰＲ４）２０４に構成することが可能なコンフィギュレーションデータを表している。ＰＲ４用のコンフィギュレーションデータ４３０についても、機能Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６つの機能のコンフィギュレーションデータを格納しており、部分再構成部（ＰＲ４）２０４には６つの機能を切り替えて構成することが可能である。
【００４０】
上述したように、各部分再構成部ごとにコンフィギュレーションデータを用意する必要がある。例えば、機能Ａの回路構成を部分再構成部（ＰＲ１）２０１と部分再構成部（ＰＲ２）２０２に構成するためには、ＰＲ１用機能Ａ４０１、ＰＲ２用機能Ｂ４０２というように同じ機能を実現する場合においても、構成場所によって異なるコンフィギュレーションデータを用意しておく必要がある。
【００４１】
本実施形態では、ＦＰＧＡ１４０は４つの部分再構成部を持ち、部分再構成部に構成する機能をＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６つの場合を例に説明する。ここで部分再構成部の数を「４」、機能数を「６」としているが、説明をわかりやすくするためだけであり、それらの数に限定されるわけではない。
【００４２】
図５は、本実施形態に係る画像処理装置のジョブ実行処理制御を示すフローチャートである。なお、図５のフローチャートの各手順（ステップ）はＣＰＵ１０１が記憶された制御プログラムを実行することにより実現される。
【００４３】
まず、Ｓ５０１において、画像処理装置１００はジョブの受信待ちとなる。Ｓ５０１において画像処理装置１００がコピージョブ、プリントジョブ、ＦＡＸジョブ、ＳＥＮＤジョブ等を受信した場合、Ｓ５０２へ進む。
Ｓ５０２において、ＣＰＵ１０１は受信したジョブを実行するにあたり、ＦＰＧＡ１４０に構成する必要がある機能を例えば図３の（ｂ）の表に従って特定する。Ｓ５０３とＳ５０４においては、ＲＡＭ１１１内に保存されたＰＲ管理テーブル２２０を順次読出し必要な回路でかつ停止中の回路が有るか判断する。
【００４４】
ここで、ＰＲ管理テーブル２２０の詳細構成について図６を用いて説明する。
図６において、ＰＲ管理テーブル２２０は、部分再構成部２０１〜２０４のそれぞれについて、何の機能を持つ回路が構成されているかを示す機能ＩＤと各部分再構成部が使用状態として使用中であるかどうかを示すステータスを持つ。これらの機能ＩＤ、ステータスはジョブを実行するプログラムに依り後述のステップで逐次書き換えられる。
【００４５】
Ｓ５０３ではＰＲ管理テーブル２２０の特に機能ＩＤを読み出し部分再構成部２０１〜２０４のいずれかに所望の回路機能が既に構成されているか判断する。例えば機能Ｅが必要なときＰＲ管理テーブル２２０が図６に示す状態であった場合、機能Ｅはいずれの部分再構成部にも存在しないのでＮＯへ進みＳ５０５からＳ５０８の部分再構の処理へ分岐する。これに対して、例えば機能Ｃが必要な場合はＰＲ管理テーブル２２０が図６に示すようにＰＲ３に既に機能Ｃの回路が構成されているのでＳ５０４へ移行する。
【００４６】
Ｓ５０４では、ＣＰＵ１０１は、Ｓ５０３で既に構成されていると判断された回路機能が他のジョブにより使用されているかどうかを判断する。画像処理装置１００は、ジョブを複数並行に実行可能であることを注意されたい。Ｓ５０４で、例えば機能Ｂが必要な場合はＰＲ管理テーブル２２０が図６に示すようにＰＲ２に構成された機能Ｂが使用中であるのでＹＥＳと判定されＳ５０５からＳ５０８の部分再構成の処理へ進む。
【００４７】
これに対して、例えば機能Ｃが必要な場合は、ＰＲ管理テーブル２２０が図６に示すようにＰＲ３に構成されている機能Ｃの回路は開放中であるからＳ５０４ではＮＯと判断され、後述するＳ５２０へ進む。この場合、既存の回路機能を再構成することが制限される。即ち、回路の再構成動作をスキップできるためジョブ実行の全体時間を減らしパフォーマンスが向上する。
【００４８】
Ｓ５０３において、部分再構成を行う場合Ｓ５０５へ移行して再構成領域の選択処理を行う。以下、Ｓ５０５の再構成部の選択処理について、図７に詳細のフローチャートを用いて説明する。
図７は、本実施形態に係る画像処理装置のジョブ実行処理制御を示すフローチャートである。なお、図７のフローチャートの各手順（ステップ）はＣＰＵ１０１が記憶された制御プログラムを実行することにより実現される。
まず、Ｓ７０１で、ＣＰＵ１０１は、ＰＲ管理テーブル２２０を参照する。例えば、ＰＲ管理テーブル２２０と優先順位テーブル２２１が図６に示す状態であるとＣＰＵ１０１が判断した場合、ＣＰＵ１０１は、まずＰＲ管理テーブル２２０を参照し再構成可能な部分再構成部を抽出する。ここではＰＲ１、ＰＲ３、ＰＲ４が再構成可能であることが分かる。
次に、Ｓ７０２で、ＣＰＵ１０１は、再構成可能な部分再構成部に構成されている機能を求める。ここでは機能Ａ、機能Ｃ、機能Ｄである。次にＳ７０３で、ＣＰＵ１０１は、それらの機能に対応する優先順位を優先順位テーブル２２１から求める。最後に、Ｓ７０４として、ＣＰＵ１０１は、最も低い優先順位を持つ部分再構成部を選択する。ここでは機能Ａ、機能Ｃ、機能Ｄに対応する優先順位がそれぞれ「４、５、３」である。このため、最も低い優先順位をもつ機能Ｃ（順位「５」）が構成されている部分再構成部、すなわちＰＲ３が選択される。ここで回路機能が構成されていない部分再構成部は、優先順位テーブル２２１に示すように優先順位が「０」であり最も強い再構成の選択候補となる。
【００４９】
以上の選択方法により再構成可能な部分再構成部２０１〜２０４の中から将来使用される可能性が最も低い回路機能を再構成することになる。言い換えれば、再使用される可能性の高い回路機能を温存し将来の再構成必要判断処理（Ｓ５０４）でＹＥＳへ進む確率を上げることができ、長い期間でみた場合のパフォーマンスを向上させる。
なお、Ｓ７０１で抽出された部分再構成部が１個で有った場合、その部分再構成部を再構成対象として直ちに選択しＳ７０２からＳ７０４のステップを省略することが可能である。
【００５０】
ここで、図５に示す処理の説明に戻る。Ｓ５０５で、ＣＰＵ１０１は、再構成する部分再構成部が選択された場合、Ｓ５０６において、コンフィギュレーション用ＲＯＭ１５０に格納されたコンフィギュレーションデータの中から部分再構成部にロードするコンフィギュレーションデータを特定する。
例えば機能Ｅの回路を部分再構成部２０４（ＰＲ４）に再構成する場合、図４のＰＲ４用機能Ｅのコンフィギュレーションデータであるコンフィギュレーションデータ４３５をコンフィギュレーションデータとして決定する。
【００５１】
Ｓ５０７では、ＣＰＵ１０１は、ＰＲ管理テーブル２２０の機能ＩＤとステータスを変更する。すなわち機能ＥをＰＲ４に再構成する場合は、ＰＲ管理テーブル２２０のＰＲ４に対応する機能ＩＤを機能Ｄから機能Ｅへ変更するとともにＰＲ４に対応するステータスを「開放中」から「使用中」へ変更する。これらの処理に依り他の並列実行中のジョブがＰＲ４を誤って使用することを防止する。
【００５２】
Ｓ５０４からＮＯに分岐して回路機能の部分再構成をスキップする場合、Ｓ５２０で、ＣＰＵ１０１は、ＰＲ管理テーブル２２０の内容を更新する。この場合、回路機能の再構成は行わないので機能ＩＤは更新せずステータスのみ「解放中」から「使用中」変更する。これに依り他の並列実行中のジョブがＰＲ４を誤って使用することを防止する。
【００５３】
Ｓ５０８では、コンフィグコントローラ１３０をもってして部分再構成部を再構成する。上の例に従えばＰＲ４に回路機能Ｅをコンフィギュレーションデータ４３５をロードすることによって再構成する。Ｓ５０９では、ジョブ実行に必要な回路機能（画像処理または圧縮伸長処理）を実行する。
【００５４】
Ｓ５０４でＮＯに分岐して回路機能の部分再構成をスキップされた場合、既に構成されていた部分再構成部の回路を起動しジョブ実行に必要な回路機能（画像処理または圧縮伸長処理）を実行する。
【００５５】
一方、Ｓ５０４からＹＥＳに分岐して回路の部分再構成を行った場合は、Ｓ５０８で部分再構成された部分再構成部の回路を起動しジョブ実行に必要な回路機能（画像処理または圧縮伸長処理）を実行する。
Ｓ５０９では、ＣＰＵ１０１は、回路起動のためのレジスタ設定、終了割込み待ち動作、終了割り込み対応処理動作を行う。
【００５６】
ここで、回路機能の動作が終了したら、Ｓ５１０で、ＣＰＵ１０１は、ＰＲ管理テーブル２２０のステータスを「開放中」に変更する。例えばＰＲ４の動作が終了した場合は、ＰＲ４に対応するステータスを「使用中」から「開放中」へ変更する。これにより他の並列実行中のジョブがＰＲ４を使用することが可能になる。
以上で１つの回路機能の処理が終了する。最後の処理で無ければＳ５１１からＮＯへ進み次の回路機能を実行する。最後の処理であればＳ５１１からＹＥＳへ進みジョブを終了する。
【００５７】
〔第２実施形態〕
第１実施形態では、使いたい回路機能がＦＰＧＡ１４０の部分再構成部に使用可能な状態で無く、いずれかの部分再構成部２０１〜２０４を再構成する必要が有る場合、最も将来使われる可能性の低い回路を選択する場合について説明した。その際、ＣＰＵ１０１は、選択の基準として予め機能を使用する優先順位テーブル２２１の頻度を調べ優先順位としてＲＯＭ１０４へ格納していた。
この方法は実装が簡単だが画像処理装置１００を使用するユーザによる使い方の違い、または使い方が時間経過により変化する場合に対応できない。
そこで、画像処理装置１００の実際の使われ方に即して再構成する機能を判断する基準を動的に対応させる例を第２実施形態と第３実施形態として説明する。
【００５８】
第２実施形態では、ＦＰＧＡ１４０の部分再構成部に構成される各回路機能の使用された最終日時を記録し、各回路機能の更新状態に基づいて最も古くに使われた回路機能を将来使う可能性が低い回路機能と予想し、再構成の候補とするものである。
【００５９】
本実施形態の部分再構成に関する構成を図８に示す。
図８は、本実施形態を示す画像処理装置の構成を説明するブロック図であり、図２と同一のものには同一の符号を付して、その説明を省略する。
第１実施形態との差分はＲＯＭ１０４に格納された優先順位テーブル２２１の代わりに、ＨＤＤ１１７に最終更新日時テーブル８２１が用意されることである。最終更新日時テーブル８２１とＰＲ管理テーブル２２０の詳細は図９に示す。なお、ＰＲ管理テーブル２２０の構成は、第１実施形態と変わらない。
【００６０】
本実施形態の動作フローを図９を用いて説明する。
図９は、本実施形態に係る画像処理装置のジョブ実行処理制御を示すフローチャートである。なお、図９のフローチャートの各手順（ステップ）はＣＰＵ１０１が記憶された制御プログラムを実行することにより実現される。
本実施形態における処理も第１実施形態とほぼ同様であり、ジョブを受信し、必要な回路機能を特定し部分再構成部にない場合、もしくは有っても他のジョブに依り使用中の場合、Ｓ９０５で、再構成部の選択処理を実行するのは同様である。
ただし、再構成を行う部分再構成部を選択する処理の内容に差分がある。また他の差分としては、部分再構成部に構成された回路を使用して画像処理、圧縮伸長などの処理を行った後に、Ｓ９１０において、最終更新日時テーブル８２１内の対応する回路機能の最終更新日時を更新する。
【００６１】
次に、差分となるＳ９０５の処理を図７、図１０、図１１を参照して説明する。
図１１は、本実施形態に係る画像処理装置のジョブ実行処理制御を示すフローチャートであって、図９に示したＳ９０５の詳細手順である。なお、図９のフローチャートの各手順（ステップ）はＣＰＵ１０１が記憶された制御プログラムを実行することにより実現される。また、図７と同様の処理について、説明を省略する。
図１０において、まず、図７に示したＳ７０１で、ＣＰＵ１０１は、ＰＲ管理テーブル２２０を参照する。例えば、ＰＲ管理テーブル２２０と優先順位テーブル２２１が図１０に示す状態であった場合、ＣＰＵ１０１は、まずＰＲ管理テーブル２２０を参照し、再構成可能な部分再構成部を抽出する。ここでは、ＰＲ１、ＰＲ３、ＰＲ４が再構成可能であることが分かる。次にＳ７０２で再構成可能な部分再構成部に構成されている機能を求める。ここでは機能Ａ、機能Ｃ、機能Ｄである。ここまでは第１実施形態と同様である。
【００６２】
次にＳ１１０３で、それらの機能に対応する最終使用日時を最終更新日時テーブル８２１から求める。最後にＳ１１０４として最も古い最終使用日時を持つ部分再構成部を選択する。ここでは機能Ａ、機能Ｃ、機能Ｄに対応する最終使用日時がそれぞれ、「２０１４／４／１  ０８：３０：１０、２０１４／４／１  ０８：３０：００、２０１４／３／３１  ０８：３０：００」であるので最も古い使用日時をもつ機能Ｄが構成されている部分再構成部すなわちＰＲ４が選択される。ここで回路機能が構成されていない部分再構成部は最終更新日時テーブル８２１に示すように日時は規定されないが最も強い再構成の選択候補として扱われる。
【００６３】
以上の選択方法により再構成可能な部分再構成部の中から最も使われていなかった回路機能を再構成することになる。言い換えれば再使用される可能性の高い回路機能を温存し将来の再構成必要判断処理（Ｓ５０４）でＹＥＳへ進む確率を上げることができ長い期間でみた場合のパフォーマンスを向上させる。
【００６４】
〔第３実施形態〕
第３実施形態では、ＦＰＧＡ１４０の部分再構成部に構成される各回路機能の使用された回数を記録し、最も使用頻度の低い回路機能を将来使う可能性が低い回路機能と予想し、再構成の候補とするものである。
【００６５】
第３実施形態の部分再構成に関する構成を図１２に示す。
図１２は、本実施形態を示す画像処理装置の構成を説明するブロック図であり、図２と同一のものには同一の符号を付して、その説明を省略する。
本実施形態と第１実施形態との差分は、ＲＯＭ１０４に格納された優先順位テーブル２２１の代わりに、ＨＤＤ１１７に使用回数テーブル１２２１が用意されることである。使用回数テーブルの数字は回路機能毎に処理が行われるたびに加算される。また加算される値を定期的にリセットすることでその時の頻度に応じた値に更新することが可能である。使用回数テーブル１２２１とＰＲ管理テーブル２２０の詳細の一例を図１４に示す。ＰＲ管理テーブル２２０は第１実施形態と変わらない。
【００６６】
第４実施形態の動作フローを図１３に示し説明する。
図１３は、本実施形態に係る画像処理装置のジョブ実行処理制御を示すフローチャートである。なお、図１３のフローチャートの各手順（ステップ）はＣＰＵ１０１が記憶された制御プログラムを実行することにより実現される。
第１実施形態とほぼ同様であり、ジョブを受信し、必要な回路機能を特定し部分再構成部にない場合、もしくは有っても他のジョブに依り使用中の場合、Ｓ１３０５で、再構成部の選択処理を実行するのは同様であるがその選択処理の内容が差分となる。また、部分再構成部に構成された回路を使用して画像処理、圧縮伸長などの処理を行った後に、Ｓ１３１０において使用回数テーブル１２２１内の対応する回路機能の使用回数を１増やして更新する。
【００６７】
次に差分であるＳ１３０５の処理を図１５に示し説明する。  
図１５は、本実施形態を示す画像処理装置のジョブ実行処理制御を示すフローチャートである。本例は、図１３に示したＳ１３０５の詳細手順に対応する。なお、図１５のフローチャートの各手順（ステップ）はＣＰＵ１０１が記憶された制御プログラムを実行することにより実現される。
まず、Ｓ７０１で、ＣＰＵ１０１は、ＰＲ管理テーブル２２０を参照する。例えば、ＰＲ管理テーブル２２０と使用回数テーブル１２２１が図１４に示す状態であった場合、ＣＰＵ１０１は、まずＰＲ管理テーブル２２０を参照し再構成可能な部分再構成部を抽出する。ここではＰＲ１、ＰＲ３、ＰＲ４が再構成可能であることが分かる。次にＳ７０２で再構成可能な部分再構成部に構成されている機能を求める。ここでは機能Ａ、機能Ｃ、機能Ｄである。ここまでは第１実施形態と同様である。
【００６８】
次に、Ｓ１５０３で、ＣＰＵ１０１は、それらの機能に対応する使用回数を使用回数テーブル１２２１から求める。最後にＳ１５０４として最も少ない使用回数を持つ部分再構成部を選択する。ここでは機能Ａ、機能Ｃ、機能Ｄに対応する使用回数がそれぞれ、「５０、３２、２９」であるので最も少ない使用回数（２９）をもつ機能Ｄが構成されている部分再構成部すなわちＰＲ４が選択される。ここで、回路機能が構成されていない部分再構成部は使用回数テーブル１２２１に示すように０回として規定され、最も強い再構成の選択候補として扱われる。
【００６９】
以上の選択方法により再構成可能な部分再構成部の中から最も使用頻度の低い回路機能を再構成することになる。言い換えれば再使用される可能性の高い回路機能を温存し将来の再構成必要判断処理（Ｓ５０４）でＹＥＳへ進む確率を上げることができ長い期間でみた場合のパフォーマンスを向上させる。
【００７０】
〔第４実施形態〕
以上の実施形態では、必要な回路機能が既に部分再構成回路上に構成されていた場合、再構成は行っていなかった。しかしジョブ内容と回路機能に依っては同じ回路機能を持つ複数の部分再構成部で並列処理を行う使用状況に変化に適応させることによりパフォーマンスが上がる場合が想定される。
【００７１】
例えばＳＥＮＤジョブを例に挙げると、ＳＥＮＤジョブにおいては、スキャナ部１０９で読み取りさらに読取用画像処理を施された画像データをＪＰＥＧ圧縮しネットワークＩ／Ｆ１０２を介して外部の図示しない汎用コンピュータへ送信する。
この画像データにＪＰＥＧ圧縮を施す際には色成分（Ｒ、Ｇ、Ｂ）ごとに圧縮処理が必要である。ここで、それら色成分ごとの圧縮処理を並列実行し全体の圧縮処理時間を短縮することが可能である。
つまり単独ジョブ（ここではＳＥＮＤジョブ）の高速化を図る場合は既に必要な回路が部分再構成部に構成されていても、さらに未使用（ＰＲ管理テーブル２２０のステータスが「解放中」状態）の部分再構成部があればＪＰＥＧ機能に再構成した方が好ましい。
一方、そのようなケースにおいても、画像処理装置のマルチファンクション性を重視すれば未使用の部分再構成部は他のジョブのために未使用のままにした方が好ましい。
【００７２】
並列実行するか単独実行するかの切り替えは、ジョブの優先度、重要度、上記未使用の部分再構成部に既に有る機能の使用頻度により判断することが好ましい。またユーザが操作部１０３から設定可能にしても良い。
そのような実装例をフローチャート示したものが図１６である。
【００７３】
図１６は、図１５は、本実施形態を示す画像処理装置のジョブ実行処理制御を示すフローチャートである。本例は、図１３に示したＳ１３０５の詳細手順に対応する。なお、図１６のフローチャートの各手順（ステップ）はＣＰＵ１０１が記憶された制御プログラムを実行することにより実現される。
第１実施形態との差分は、Ｓ５０４においてジョブに必要な回路が既に部分再構成部にあると判断された場合においても、さらに、ＣＰＵ１０１が並列動作を行うかどうかをＳ１６０４において判断する点である。
そこで、先に挙げた判断材料に依り並列動作が必要であればＳ５０５へ移行し、２つめの回路機能の再構成を行うものである。この場合のみＳ１６０９における回路機能の実行は、Ｓ１６０４で使用可能と判断された部分構成回路とＳ１６０４からＳ５０５へ移行した後にＳ５０７で再構成された部分構成回路の２つによる並列動作を行うものである。
【００７４】
本実施形態に依れば、例えば優先度の高いジョブについてはＦＰＧＡ１４０の多くの資産（部分再構成部２０１〜２０４）を割り当て高速に処理する。また優先度の低いジョブについては他のジョブのために資産を節約する。即ち所望の回路機能が既に部分再構成２０１〜２０４のいずれかに既に構成されている場合においても、システムの状態によりさらに同回路機能の部分再構成を行うかどうかを切り替える。
【００７５】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステムまたは装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えばＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００７６】
１００  ・・・画像処理装置
１０１  ・・・ＣＰＵ
１０４  ・・・ＲＯＭ
１１１  ・・・ＲＡＭ
１２０  ・・・システムバス
１２１  ・・・画像バス
１３０  ・・・コンフィグコントローラ
１４０  ・・・ＦＰＧＡ
【図１】
2016076867.tif 000003
【図２】
2016076867.tif 000004
【図３】
2016076867.tif 000005
【図４】
2016076867.tif 000006
【図５】
2016076867.tif 000007
【図６】
2016076867.tif 000008
【図７】
2016076867.tif 000009
【図８】
2016076867.tif 000010
【図９】
2016076867.tif 000011
【図１０】
2016076867.tif 000012
【図１１】
2016076867.tif 000013
【図１２】
2016076867.tif 000014
【図１３】
2016076867.tif 000015
【図１４】
2016076867.tif 000016
【図１５】
2016076867.tif 000017
【図１６】
2016076867.tif 000018