(57)【要約】【課題】  材料試験において測定される物理量の変化に基づく電圧を差動出力するセンサ部からの入力信号を処理する回路で、計装アンプやローパスフィルタに使用されるオペアンプのＤＣオフセット電圧の変動を打ち消す。【解決手段】  信号処理部６０は同一回路定数で設計された処理系統Ａと処理系統Ｂを有する。センサ部５０のブリッジ回路の第１端子５１からの出力を増幅して出力する計装アンプ６１ａとそれに続くローパスフィルタ６２ａから成る処理系統Ａと、第２端子５２からの出力を増幅して出力する計装アンプ６１ｂとそれに続くローパスフィルタ６２から成る処理系統Ｂの出力が完全差動型ＡＤ変換器６３に入力されることで、ＤＣオフセット電圧の変動が打ち消される。【選択図】    図２
2016130687.tif 000002
【特許請求の範囲】
【請求項１】
材料試験において試験片に負荷される試験力または試験片に生じた変位に応じた電圧を第１端子と第２端子から差動出力するセンサ部からの信号を受け、この信号を処理するアナログ信号処理回路であって、
負入力と正入力を持つ第１計装アンプと、当該第１計装アンプの出力に接続される第１ローパスフィルタとから成る第１の信号処理系統と、
負入力と正入力を持つ第２計装アンプと、当該第２計装アンプの出力に接続される第２ローパスフィルタとから成り、前記第１の信号処理系統と同一回路定数で設計された第２の信号処理系統と、
前記第１の信号処理系統および前記第２の信号処理系統を経たアナログ信号が入力される完全差動型のＡＤ変換器とを備え、
前記第１端子から出力される信号が前記第１計装アンプの負入力と前記第２計装アンプの正入力に接続され、
前記第２端子から出力される信号が前記第２計装アンプの負入力と前記第１計装アンプの正入力に接続されることを特徴とするアナログ信号処理回路。
【請求項２】
材料試験において試験片に負荷される試験力または試験片に生じた変位に応じた電圧を出力するセンサ部と、請求項１に記載のアナログ信号処理回路を備えた物理量測定装置。
【請求項３】
請求項２に記載の物理量測定装置を備えた材料試験機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、材料試験において測定される物理量の変化に基づく電圧を差動出力するセンサ部からの信号を受け、この信号を処理するアナログ信号処理回路、物理量測定装置および材料試験機に関する。
【背景技術】
【０００２】
引張試験などの材料試験を実行する材料試験機においては、試験片に負荷する試験力（力の大きさ）や試験片に生じる変位（標点間距離の長さの変化量）などの様々な物理量が測定されている。試験片に負荷する試験力の測定には、ひずみゲージ式の荷重計が用いられ、試験片に生じる変位量に測定には、ひずみゲージ式の変位計または差動トランス式（ＬＶＤＴ）の変位計が用いられている（特許文献１および特許文献２参照）。
【０００３】
図１０は、従来のひずみゲージブリッジ型センサの出力信号を処理するアナログ信号処理回路を示す回路図である。従来から、荷重計や変位計のひずみゲージブリッジや差動トランスから出力されたアナログ信号をデジタル信号化するには、ナイキスト（Ｎｙｑｕｉｓｔ）のサンプリング定義に従った標本化が行われている。従来のひずみゲージブリッジ型センサのアナログ信号処理回路では、ひずみゲージブリッジによるセンサ部５０からの差動出力は、１個の計装アンプ１６１に入力され、次に、必要な分解能と必要な周波帯域に応じた減衰特性を持つローパスフィルタ１６２を通り、ＡＤ変換器１６３に入力されている。なお、差動トランス式などの変位センサからの出力信号も、図１０と同様の、１個の計装アンプ１６１および１個のローパスフィルタ１６２を有する回路により処理される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３３１２５６号公報
【特許文献２】特開２００９−２５０６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、計装アンプ１６１やローパスフィルタ１６２には、複数のオペアンプが使用されている。例えば、計装アンプ１６１では３個、ローパスフィルタ１６２では２個のオペアンプが使用されている。図１１は、オペアンプＯＰを使用したモデル回路であり、図１２〜図１４は、このモデル回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。図１２〜図１４のグラフの縦軸は出力電圧であり、横軸は時間である。また、図１２の時間の単位はミリ秒（ｍｓ）であり、図１３および図１４の時間の単位はマイクロ秒（μｓ）である。さらに、図１２〜図１４のグラフ中の破線はＤＣオフセット電圧であり、図１３および図１４のグラフ中の細い実線はゼロボルトの基準線である。なお、図１２においては、オフセット電圧が基準線に重なるため、基準線の図示を省略している。
【０００６】
理想オペアンプでは、増幅可能な周波数の範囲（周波数帯域）は無限大であるが、現実の汎用オペアンプでは、周波数帯域に制限（例えば、数Ｈｚ〜数十ｋＨｚ）がある。オペアンプＯＰに周波数帯域の上限を超える高周波が入力された場合の影響を考察するため、まず、オペアンプＯＰに交流電源Ｖと抵抗Ｒを接続したモデル回路（図１１参照）に、波高値±１Ｖの正弦波を入力したときの、オペアンプＯＰからの出力を計算機シミュレーションにより求めた。図１２は、１０ｋＨｚの信号を入力したとき、図１３は、１００ｋＨｚの信号を入力したとき、図１４は、１ＭＨｚの信号を入力したときの、オペアンプＯＰからの出力波形をそれぞれ示している。
【０００７】
オペアンプＯＰにユニティゲインとなる周波数よりも低い周波数（例えば１ｋＨｚ）の信号が入力された場合には、出力波形のＤＣオフセット電圧はおおよそ０Ｖとなる。オペアンプＯＰへ入力する信号の周波数を１０ｋＨｚに上げても、図１２に示すように出力波形は入力波形と同様の波高値±１Ｖの正弦波となりオペアンプＯＰが１０ｋＨｚの周波数に対して追従できている。このとき、ＤＣオフセット電圧は、図１２に破線で示すようにおおよそ０Ｖの状態である。
【０００８】
さらにオペアンプＯＰに１００ｋＨｚの信号を入力した場合には、図１３に示すように、出力波形が入力波形の波高値±１Ｖまで到達することなく三角波になり、オペアンプは１００ｋＨｚの周波数に追従できなくなっている。このときには、図１３に破線で示すように、ＤＣオフセット電圧が０Ｖから変動している。このとき発生しているＤＣオフセット電圧は、例えば＋０．０７４Ｖである。
【０００９】
次に、オペアンプＯＰに１ＭＨｚの信号を入力した場合には、図１４に示すように出力波形がさらになまり、オペアンプＯＰは１００ｋＨｚの信号を入力した場合よりもさらに追従できなくなっている。このときには、図１４に破線で示すように、ＤＣオフセット電圧がさらに変動している。このとき発生しているＤＣオフセット電圧は、例えば＋０．１５Ｖである。
【００１０】
図１２〜図１４に示すように、オペアンプＯＰでは、入力される信号の周波数が上がるほど出力波形がなまり、出力振幅は小さくなる。そして、発生するＤＣオフセット電圧は、入力される信号の周波数が上がるほど大きくなる。すなわち、オペアンプＯＰに周波数帯域の上限を超える高周波が外部から印加されると、オペアンプＯＰから出力される電圧信号のＤＣオフセット電圧が変動してしまう。
【００１１】
従来のひずみゲージによるブリッジ回路の第１端子５１および第２端子５２からの出力を１個の計装アンプ１６１に入力させ、シングルエンド出力された信号を１個のローパスフィルタ１６２を通ってＡＤ変換器１６３に出力させるアナログ信号処理回路では、計装アンプ１６１およびローパスフィルタ１６２に使用されているオペアンプＯＰが外部からの高周波ノイズの影響を受けると、ひずみゲージブリッジからの信号にＤＣオフセット電圧が混じった状態でＡＤ変換器１６３に入力される。このため、ＡＤ変換器１６３でデジタル化された測定値の精度に影響を与えていた。特にひずみゲージのブリッジ回路を直流電圧で駆動する場合は、ブリッジ回路からの信号に混じったＤＣオフセット電圧を分離することは困難であった。
【００１２】
一方、ひずみゲージのブリッジ回路を一定周波数の交流電圧で駆動する場合は、ブリッジ回路からの信号にＤＣオフセット電圧が混じっていても、駆動周波数の位相に同期する信号のみを取り出す（検波する）ので、ＤＣオフセット電圧は計算において消去される。しかしながら、ＤＣオフセット電圧に対するブリッジ回路からの信号電圧の割合（Ｓ／Ｎ比）が低下すると、有限桁で計算する過程での桁落ちによる測定値の精度悪化が発生していた。また、外部からの高周波による干渉の強さが変化するときは、変動するＤＣオフセット電圧の影響を計算で完全に消去することが困難であった。
【００１３】
このようなＤＣオフセット電圧の変動への対策として、従来は、図１０に示すように、オペアンプＯＰを使用している計装アンプ１６１およびローパスフィルタ１６２の前に、受動素子（抵抗、コンデンサ）のみで構成される受動回路によるローパスフィルタ１６４を挿入し、各オペアンプＯＰに入り込む高周波ノイズを低減させていた。しかしながら、このような受動回路によるローパスフィルタ１６４を挿入しても、外部から強い高周波による干渉を受けると、オペアンプＯＰの周波数帯域の上限を超える高周波が各オペアンプＯＰに入力されることになり、ＤＣオフセット電圧が変動してしまうことがあった。
【００１４】
また、差動出力オペアンプを使用した回路でセンサ部５０からの入力信号を処理することも考えられるが、差動出力オペアンプ内の入力段が高周波ノイズによる干渉を受けると、その結果を差動出力してしまうため、ＤＣオフセット電圧の変動に対する解決としては不十分であった。
【００１５】
この発明は上記課題を解決するためになされたものであり、材料試験において測定される物理量の変化に基づく電圧を差動出力するセンサ部からの入力信号を処理する回路で、計装アンプやローパスフィルタに使用されるオペアンプのＤＣオフセット電圧の変動を打ち消すことが可能なアナログ信号処理回路を提供することを目的とする。また、そのアナログ信号処理回路を使用した物理量測定装置および材料試験機を提供することを目的とする。
【課題を解決するための手段】
【００１６】
請求項１に記載の発明は、材料試験において試験片に負荷される試験力または試験片に生じた変位に応じた電圧を第１端子と第２端子から差動出力するセンサ部からの信号を受け、この信号を処理するアナログ信号処理回路であって、負入力と正入力を持つ第１計装アンプと、当該第１計装アンプの出力に接続される第１ローパスフィルタとから成る第１の信号処理系統と、負入力と正入力を持つ第２計装アンプと、当該第２計装アンプの出力に接続される第２ローパスフィルタとから成り、前記第１の信号処理系統と同一回路定数で設計された第２の信号処理系統と、前記第１の信号処理系統および前記第２の信号処理系統を経たアナログ信号が入力される完全差動型のＡＤ変換器とを備え、前記第１端子から出力される信号が前記第１計装アンプの負入力と前記第２計装アンプの正入力に接続され、前記第２端子から出力される信号が前記第２計装アンプの負入力と前記第１計装アンプの正入力に接続されることを特徴とする。
【００１７】
請求項２に記載の発明は、材料試験において試験片に負荷される試験力または試験片に生じた変位に応じた電圧を出力するセンサ部と、請求項１に記載のアナログ信号処理回路を備えた物理量測定装置である。
【００１８】
請求項３に記載の発明は、請求項２に記載の物理量測定装置を備えた材料試験機である。
【発明の効果】
【００１９】
請求項１から請求項３に記載の発明によれば、材料試験において測定される試験片に負荷される試験力や試験片に生じた変位量などの物理量を検出するセンサ部からの差動信号を、第１計装アンプと第２ローパスフィルタとから成る第１の信号処理系統、および、第２計装アンプと第２ローパスフィルタとから成る第２の信号処理系統をそれぞれ通過させた後に、完全差動型ＡＤ変換器に入力させることから、センサ部の回路を直流電圧で駆動する場合には、第１の信号処理系統と第２の信号処理系統に含まれるＤＣオフセット電圧の変動を互いに打消し、外部からの高周波ノイズの影響を低減することが可能となる。また、センサ部の回路を交流電圧で駆動する場合には、ＤＣオフセット電圧に対するセンサ部からの信号電圧の割合（Ｓ／Ｎ比）を改善し、測定値の精度を向上させることが可能となる。
【図面の簡単な説明】
【００２０】
【図１】この発明に係る材料試験機の概要図である。
【図２】荷重計１４のアナログ信号処理回路の回路図である。
【図３】変位計４０のアナログ信号処理回路の回路図である。
【図４】アナログ信号処理回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図５】アナログ信号処理回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図６】アナログ信号処理回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図７】アナログ信号処理回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図８】アナログ信号処理回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図９】アナログ信号処理回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図１０】従来のひずみゲージブリッジ型センサの出力信号を処理するアナログ信号処理回路を示す回路図である。
【図１１】オペアンプＯＰを使用したモデル回路である。
【図１２】図１１のモデル回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図１３】図１１のモデル回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【図１４】図１１のモデル回路に所定の周波数の信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフである。
【発明を実施するための形態】
【００２１】
以下、この発明の実施の形態を図面に基づいて説明する。図１は、この発明に係る材料試験機の概要図である。
【００２２】
この材料試験機は、テーブル１６と、テーブル１６上に鉛直方向を向く状態で回転可能に立設された一対のねじ棹１１と、それらを覆う一対のカバー１９と、これらのねじ棹１１に沿って移動可能なクロスヘッド１３と、このクロスヘッド１３を移動させて試験片１０に対して試験力を付与するための負荷機構３０とを備える。なお、図１においては、一対のカバー１９のうち紙面左側のカバー１９を取り払った状態を図示している。
【００２３】
クロスヘッド１３は、一対のねじ棹１１に対して、図示を省略したナットを介して連結されている。各ねじ棹１１の下端部は、負荷機構３０に連結されており、負荷機構３０における動力源としてのモータからの動力が、一対のねじ棹１１に伝達される構成となっている。一対のねじ棹１１が同期して回転することにより、クロスヘッド１３は、これら一対のねじ棹１１に沿って昇降する。
【００２４】
クロスヘッド１３には、試験片１０の上端部を把持するための上つかみ具２１が付設されている。一方、テーブル１６には、試験片１０の下端部を把持するための下つかみ具２２が付設されている。引張試験を行う場合には、試験片１０の両端部をこれらの上つかみ具２１および下つかみ具２２により把持した状態で、クロスヘッド１３を上昇させることにより、試験片１０に試験力（引張荷重）を負荷する。このときに、試験片１０に作用する試験力は荷重計１４によって検出され、その検出信号は、制御部２３に入力される。また、試験片１０に生じた変位は、試験片１０に一対のアームを介して取り付けられる接触式の変位計４０により測定される。荷重計１４および変位計４０は、この発明における物理量測定装置である。
【００２５】
制御部２３はＣＰＵ等を備えるコンピュータやシーケンサーによって構成される。図１に示すように、この制御部２３には、荷重計１４と、負荷機構３０と、変位計４０が接続される。そして、制御部２３は、荷重計１４からのデータや変位計４０からのデータを取り込んで、データ処理を実行する。このような制御部２３での演算等の処理により、試験片１０に対する試験力と試験片１０の変位量が求められる。
【００２６】
図２は、荷重計１４のアナログ信号処理回路の回路図である。
【００２７】
図１に示す荷重計１４は、試験片１０に与えられる試験力を計測するためのロードセルであり、図２に示すように、センサ部５０と、センサ部５０から出力されるアナログ差動信号を増幅してデジタル信号に変換する信号処理部６０を有するアナログ信号処理回路を備える。荷重計１４のセンサ部５０はひずみゲージブリッジ型センサであり、起歪部に４つのひずみゲージが貼着された構造を有し、試験力が与えられた起歪部の変形に伴って変化する抵抗値を、ブリッジ回路で検出している。４つのひずみゲージ（抵抗Ｒ１〜Ｒ４）によるブリッジ回路の第１端子５１と第２端子５２から、それぞれ信号を出力する。Ｒ１とＲ４の接続点にはブリッジ駆動信号のプラス電圧側が接続され、Ｒ２とＲ３の接続点にはブリッジ駆動信号のマイナス電圧側が接続される。そしてＲ３とＲ４の接続点が第１端子であり、Ｒ１とＲ２の接続点が第２端子である。この第１端子５１と第２端子５２の間に生じる電位差が出力信号であり、試験力に応じた値となる。
【００２８】
荷重計１４の信号処理部６０は、増幅器として機能する２個の計装アンプ６１ａ、６１ｂと２個のローパスフィルタ６２ａ、６２ｂと、ＡＤ変換器６３を有する。負入力と正入力を持つ第１の計装アンプ６１ａの出力は第１のローパスフィルタ６１ａに接続され第１の信号処理系統Ａとなっている。同じように、負入力と正入力を持つ第２の計装アンプ６１ｂの出力は第２のローパスフィルタ６２ｂに接続され第２の信号処理系統Ｂとなっている。この第１の信号処理系統Ａと第２の信号処理系統Ｂは同一回路定数で設計されている。したがって両系統で入力された信号や外部からのノイズ信号に対する挙動は同一である。センサ部５０の第１端子５１からの出力は第１の計装アンプ６１ａの負入力と第２の計装アンプ６１ｂの正入力に接続され、第２端子５２からの出力は第２の計装アンプ６１ｂの負入力と第１の計装アンプ６１ａの正入力に接続される。すなわち、センサ部５０に対して、計装アンプ６１ａと計装アンプ６１ｂとを互いに極性が逆向きになるように接続することにより、第１の信号処理系統Ａと第２の信号処理系統Ｂとで、互いの極性を反転させている。
【００２９】
そしてローパスフィルタ６２ａの出力とローパスフィルタ６２ｂの出力は、完全差動型のＡＤ変換器６３に入力される。ＡＤ変換器６３が出力するデジタル値が荷重計１４の出力値である。なお、ＡＤ変換器６３は完全差動型であるため、第１の信号処理系統Ａの信号と第２の信号処理系統Ｂの信号の時刻の同時性が担保されている。そして、ＡＤ変換器６３は、第１の信号処理系統Ａと第２の信号処理系統Ｂから入力される波形が相互に反転し、かつ、時間が同期している信号の入力を受けることによってその信号のみを処理し、第１の信号処理系統Ａと第２の信号処理系統Ｂの両方に共通に乗ってくるノイズなどの影響を排除することができる。
【００３０】
変位計４０には、ひずみゲージ式のものと、差動トランス式のものとがあり、ひずみゲージ式の場合は、上述した荷重計１４と同様の４個のひずみゲージによるブリッジ回路によるセンサ部５０を有し、センサ部５０から出力されるアナログ差動信号を増幅してデジタル信号に変換する信号処理部６０を有する。この場合のセンサ部５０および信号処理部６０の実施形態は図２で説明したことと同じである。
【００３１】
図３は、差動トランス式の変位計４０のアナログ信号処理回路の回路図である。
【００３２】
図１に示す変位計４０が差動トランス式の変位計である場合は、図３に示すようにセンサ部７０と、上述した荷重計１４と同様の信号処理部６０を有するアナログ信号処理回路を備える。差動トランス式の変位計４０では、試験片１０の伸びに伴って試験片１０に接触させているアームの移動を検出している。センサ部７０は、アームの移動に連動して変位する鉄心７３と、１次コイルＴ１、検出側となる２次コイルＴ２ａおよび参照側となる２次コイルＴ２ｂを有している。１次コイルＴ１には、交流電源電圧が印加され、鉄心７３の位置に対応した２次コイルＴ２ａ、Ｔ２ｂに発生する電圧の差により試験片１０の変位を検出する。
【００３３】
２次コイルＴ２ａに生じた電圧が第１端子７１から出力され、２次コイルＴ２ｂに生じた電圧が第２端子７２から出力される。そして、第１端子７１は第１の計装アンプ６１ａの負入力と第２の計装アンプ６１ｂの正入力に接続され、第２端子７２は第２の計装アンプ６１ｂの負入力と第１の計装アンプ６１ａの正入力に接続される。２次コイルＴ２ａからの入力を増幅して出力する計装アンプ６１ａとローパスフィルタ６２ａの一組からなる第１の信号処理系統Ａと、２次コイルＴ２ｂからの入力を増幅して出力する計装アンプ６１ｂとローパスフィルタ６２ｂの一組からなる第２の信号処理系統Ｂとを経た信号は、完全差動型のＡＤ変換器６３に入力される。
【００３４】
次に、上述した図２および図３のアナログ信号処理回路を経た信号波形とＤＣオフセット電圧との関係について説明する。図４〜図９は、この発明のアナログ信号処理回路に所定の周波数の正弦波信号を入力したときの出力とＤＣオフセット電圧の変動を説明するグラフであり、図１２〜図１４の場合と同様に、波高値±１Ｖの正弦波が計装アンプ６１ａ、６１ｂに入力されたときの出力を、計算機シミュレーションにより求めたものである。また、図４〜図９のグラフの縦軸は出力電圧であり、横軸は時間である。なお、図４および図５の時間の単位はミリ秒（ｍｓ）であり、図６〜図９の時間の単位はマイクロ秒（μｓ）である。さらに、図４〜図９のグラフ中の破線はＤＣオフセット電圧であり、図６および図８のグラフ中の細い実線はゼロボルトの基準線である。なお、図４、５、７、９においては、オフセット電圧が基準線に重なるため、基準線の図示を省略している。
【００３５】
図４は、信号処理部６０に１０ｋＨｚの信号を入力したときの、第１の信号処理系統Ａと第２の信号処理系統Ｂから出力される波形を示し、図５は、信号処理部６０に１０ｋＨｚの信号を入力したときの、第１の信号処理系統Ａと第２の信号処理系統Ｂからの出力の差分を示している。図６は、信号処理部６０に１００ｋＨｚの信号を入力したときの、第１の信号処理系統Ａと第２の信号処理系統Ｂから出力される波形を示し、図７は、信号処理部６０に１００ｋＨｚの信号を入力したときの、第１の信号処理系統Ａと第２の信号処理系統Ｂからの出力の差分を示している。また、図８は、信号処理部６０に１ＭＨｚの信号を入力したときの、第１の信号処理系統Ａと第２の信号処理系統Ｂから出力される波形を示し、図９は、信号処理部６０に１ＭＨｚの信号を入力したときの、第１の信号処理系統Ａと第２の信号処理系統Ｂからの出力の差分を示している。さらに、図４、図６、図８においては、第１の信号処理系統Ａから出力される波形を二点鎖線で示し、第２の信号処理系統Ｂから出力される波形を一点鎖線で示している。
【００３６】
センサ部５０、７０から信号処理部６０に入力される信号は、第１の信号処理系統Ａと第２の信号処理系統Ｂを経て、互いに反転された波形としてＡＤ変換器６３に入力され、このとき、ＤＣオフセット電圧も、それぞれの波形とともにＡＤ変換器６３に入力される。なお、ＡＤ変換器６３は、完全差動型であるため、第１の信号処理系統Ａの信号と第２の信号処理系統Ｂの信号の時刻の同時性が担保されている。図４に示すように、入力信号の周波数が１０ｋＨｚの場合、第１の信号処理系統Ａと第２の信号処理系統Ｂからの各出力波形は互いに反転した入力波形と同様の波高値±１Ｖの正弦波となり、この信号処理部６０が１０ｋＨｚの周波数に対して追従できている。このとき、第１の信号処理系統Ａと第２の信号処理系統Ｂの各々に含まれるＤＣオフセット電圧は、図４に破線で示すように、いずれもおおよそ０Ｖの状態である。
【００３７】
ＡＤ変換器６３は、第１の信号処理系統Ａと第２の信号処理系統Ｂのそれぞれを経た信号の「差」をデジタル化することから、図５に示す第１の信号処理系統Ａと第２の信号処理系統Ｂからの出力の差分の波形（波高値±２の正弦波）をデジタル化した結果がＡＤ変換器６３から出力されることになる。第１の信号処理系統Ａからの出力と第２の信号処理系統Ｂのからの出力の各々に含まれるＤＣオフセット電圧が０Ｖであると（図４参照）、その差分は、図５に破線で示すように０Ｖとなる。
【００３８】
信号処理部６０への入力信号の周波数が１００ｋＨｚの場合、図６に示すように、第１の信号処理系統Ａと第２の信号処理系統Ｂからの各出力波形がいずれも入力波形の波高値±１Ｖまで到達することなく三角波になり、信号処理部６０での信号処理が１００ｋＨｚの周波数に追従できなくなっている。このとき、第１の信号処理系統Ａと第２の信号処理系統Ｂとからの出力の差分の波形は、図７に実線で示すように、図６に示す波形よりも波高値が２倍となる。また、第１の信号処理系統Ａと第２の信号処理系統Ｂのそれぞれに含まれるＤＣオフセット電圧は、図６に破線で示すように、いずれも０Ｖから変動（上昇）している。ここで発生しているＤＣオフセット電圧は、例えば＋０．０７４Ｖである。そして、第１の信号処理系統Ａからの出力に含まれるＤＣオフセット電圧と第２の信号処理系統Ｂからの出力に含まれるＤＣオフセット電圧の値が同じであると、その差分は、図７に破線で示すように０Ｖとなる。
【００３９】
信号処理部６０への入力信号の周波数が１ＭＨｚの場合、図８に示すように、第１の信号処理系統Ａと第２の信号処理系統Ｂからの出力波形がさらになまってしまう。このとき、第１の信号処理系統Ａと第２の信号処理系統Ｂからの出力の差分の波形は、図９に実線で示すように、図８の第１の信号処理系統Ａから出力される波形の波高値が２倍となる。また、第１の信号処理系統Ａと第２の信号処理系統Ｂの各々に含まれるオフセット電圧は、図８に破線で示すように、さらに変動（上昇）している。ここで発生しているＤＣオフセット電圧は、例えば＋０．１５Ｖである。第１の信号処理系統Ａに含まれるＤＣオフセット電圧と第２の信号処理系統Ｂに含まれるＤＣオフセット電圧の値が同じであるとその差分は、図９に破線で示すように０Ｖとなる。
【００４０】
この発明のアナログ信号処理回路では、第１の信号処理系統Ａからの出力と第２の信号処理系統Ｂからの出力をＡＤ変換器６３に入力し、各波形の「差」を完全差動型のＡＤ変換器６３でデジタル化することから、図７および図９に示したように、第１の信号処理系統Ａと第２の信号処理系統Ｂの差分波形においては、第１の信号処理系統Ａからの出力に含まれるＤＣオフセット電圧と第２の信号処理系統Ｂからの出力に含まれるＤＣオフセット電圧が互いに打消しあうことになる。このため、第１の信号処理系統Ａと第２の信号処理系統Ｂの差分の波形をデジタル化したＡＤ変換器６３からの出力においては、信号処理部６０で処理することが可能な周波数帯域を超える高周波が入力されても、ＤＣオフセット電圧の変動の影響を受けることがなくなる。
【００４１】
なお、第１の信号処理系統Ａと第２の信号処理系統Ｂを構成する計装アンプ６１ａ、６１ｂ、ローパスフィルタ６２ａ、６２ｂに使用されるオペアンプ、抵抗、コンデンサなどの素子のばらつきや、配線の接続状況などにより各素子が受ける外部高周波ノイズの影響も異なることから、実際には図４〜図９の例のように、第１の信号処理系統Ａからの出力に含まれるＤＣオフセット電圧と第２の信号処理系統Ｂからの出力に含まれるＤＣオフセット電圧が完全に同じになることはない。しかしながら、この発明のアナログ信号処理回路では、第１の信号処理系統Ａからの出力に含まれるＤＣオフセット電圧と第２の信号処理系統Ｂからの出力に含まれるＤＣオフセット電圧が互いに打消し合うことで、ＤＣオフセット電圧の温度ドリフトも打ち消すことができることから、センサ部５０、７０のブリッジ回路を直流電圧で駆動した場合、ＤＣオフセット電圧の変動幅を減少させることができる。このため、従来の信号処理回路に比べ、測定精度を向上させることが可能となる。
【００４２】
また、センサ部５０、７０のブリッジ回路を交流電圧で駆動した場合には、この発明の信号処理回路では、ＤＣオフセット電圧に対する信号電圧の割合の低下を抑制することができることから、Ｓ／Ｎ比を従来の信号処理回路に比べて改善することが可能となる。したがって、材料試験における物理量の測定値を有限桁で計算する過程での桁落ちによる精度悪化を低減し、測定精度を向上させることが可能となる。
【符号の説明】
【００４３】
１０    試験片
１１    ねじ棹
１３    クロスヘッド
１４    荷重計
１６    テーブル
２１    上つかみ具
２２    下つかみ具
１９    カバー
２３    制御部
３０    負荷機構
４０    変位計
５０    センサ部
５１    第１端子
５２    第２端子
６０    信号処理部
６１ａ、６１ｂ    計装アンプ
６２ａ、６２ｂ    ローパスフィルタ
６３    ＡＤ変換器
７０    センサ部
７１    第１端子
７２    第２端子
７３    鉄心
ＯＰ    オペアンプ
Ａ    第１の信号処理系統
Ｂ    第２の信号処理系統
【図１】
2016130687.tif 000003
【図２】
2016130687.tif 000004
【図３】
2016130687.tif 000005
【図４】
2016130687.tif 000006
【図５】
2016130687.tif 000007
【図６】
2016130687.tif 000008
【図７】
2016130687.tif 000009
【図８】
2016130687.tif 000010
【図９】
2016130687.tif 000011
【図１０】
2016130687.tif 000012
【図１１】
2016130687.tif 000013
【図１２】
2016130687.tif 000014
【図１３】
2016130687.tif 000015
【図１４】
2016130687.tif 000016