(57)【要約】【課題】本開示は、フレームレート変換処理で画質的効果画像に対して視認階調性向上することのできる画像表示装置を提供する。【解決手段】画像表示装置１００はフレームレート変換プロセッサ１３０とサブフレーム分割プロセッサ１４０、画像データのセレクタ部１５０、ディスプレイ１７０を備える。フレームレート変換プロセッサ１３０では入力フレームレートＭのＮ倍でＹビット階調の画像データを出力する。サブフレーム分割プロセッサ１４０ではＹ＋ｌｏｇ２Ｎビット階調の画像データをＹビット階調の画像データとなるＮ枚のサブフレームに分割して入力フレームレートＭのＮ倍で順に出力する。セレクタ部１５０ではフレームレート変換プロセッサ１３０の出力とサブフレーム分割プロセッサ１４０の出力画像データと切り替えてフレームレートＭ×Ｎにてディスプレイ１７０に出力する。【選択図】図１
2016220154.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイで画像を表示するための画像表示装置であって、
画像信号を受ける入力端子と、
前記入力端子から供給される前記画像信号を、フレーム補間により高フレームレートの画像信号に変換して出力するフレームレート変換プロセッサと、
前記入力端子から供給される前記画像信号を、複数枚のサブフレームに階調分割し、前記フレームレート変換プロセッサと同じフレームレートで出力するサブフレーム分割プロセッサと、
前記フレームレート変換プロセッサと前記サブフレーム分割プロセッサの出力のいずれかを選択して前記ディスプレイに出力するセレクタと、
を備える、画像表示装置。
【請求項２】
使用者の操作を入力するインプットデバイスを備え、このインプットデバイスに入力された使用者の操作に応じて前記セレクタの出力を切り替える、請求項１に記載の画像表示装置。
【請求項３】
前記フレームレート変換プロセッサによって判定される前記入力端子からの画像信号の画素毎の静止判定結果に応じて前記セレクタの出力を切り替える、請求項１に記載の画像表示装置。
【請求項４】
使用者の操作を入力するインプットデバイスと、
前記インプットデバイスに入力された使用者の操作によって出力が切り替えられる第１セレクタと、
前記フレームレート変換プロセッサによって判定される前記入力端子からの画像信号の画素毎の静止判定結果に応じて出力が切替えられる第２セレクタと、を備え、
前記第１セレクタ及び前記第２セレクタは、それぞれフレームレート変換プロセッサとサブフレーム分割プロセッサの出力のいずれかを選択して出力する、請求項１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、画像データに対して画像処理を施し表示する画像表示装置に関する。
【背景技術】
【０００２】
近年、動画性能向上を目的に、高フレームレートでの表示が可能な画像表示装置が登場している。これらは入力された画像信号の連続するフレーム間の動きベクトルを用いたフレーム補間によるフレームレート変換処理にて動画像のコマ数を増やすことで、より滑らかで残像感の少ない動画像を生成している。たとえば、毎秒６０フレーム（６０Ｈｚ）の入力動画像からフレームレート変換処理を通して、４倍の２４０フレーム(２４０Ｈｚ)の動画像に変換して表示する技術も実用化されている。このような技術は、例えば、特許文献１や特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−７１８４２号公報
【特許文献２】特開２００９−２１８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、フレームレート変換処理により補間生成された画像に差が生じず、このためユーザー視認可能な画質的効果の少ない静止画や、画面内の動きの少ない画素もしくは領域に対して、視認階調性を向上することができる画像表示装置を提供する。
【課題を解決するための手段】
【０００５】
本開示の画像表示装置は、ディスプレイで画像を表示するための画像表示装置であって、画像信号を受ける入力端子と、入力端子から供給される画像信号を、フレーム補間により高フレームレートの画像信号に変換して出力するフレームレート変換プロセッサと、入力端子から供給される画像信号を、複数枚のサブフレームに階調分割し、フレームレート変換プロセッサと同じフレームレートで出力するサブフレーム分割プロセッサと、フレームレート変換プロセッサとサブフレーム分割プロセッサの出力のいずれかを選択してディスプレイに出力するセレクタを備える。
【発明の効果】
【０００６】
本開示における画像表示装置は、動きの大きい部分でのフレームレート変換による動画性能向上を実現しつつ、静止画や動きの少ない画像もしくは動きの少ない領域はディスプレイの表示可能階調数２Ｙに対してＮ倍相当の階調数を時間積分的な効果により表現でき、階調性が向上する。
【図面の簡単な説明】
【０００７】
【図１】実施の形態における画像表示装置の構成を示すブロック図
【図２】実施の形態における画像表示装置のサブフレーム分割プロセッサの構成を示すブロック図
【図３】実施の形態における４倍速駆動時のサブフレーム分割プロセッサの入力階調と出力サブフレームの階調を示す図
【図４】実施の形態におけるサブフレーム分割プロセッサの入力画像信号、出力画像信号と視認画像のイメージを示す図
【図５】実施の形態におけるサブフレーム分割プロセッサにより表現できる階調性/階調数を示す図
【図６】実施の形態におけるセレクタ部での画像選択を示す図
【図７】実施の形態の効果を説明するための図
【発明を実施するための形態】
【０００８】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【０００９】
なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
【００１０】
（実施の形態）
以下、図１〜７を用いて、実施の形態を説明する。
【００１１】
［１−１．全体構成/フレームレート変換プロセッサ］
図１は、実施の形態にかかる画像表示装置のブロック図である。
【００１２】
画像表示装置１００は、入力端子１１０、イメージプロセッサ１２０、フレームレート変換プロセッサ１３０、サブフレーム分割プロセッサ１４０、セレクタ部１５０、インプットデバイス１６０、ディスプレイ１７０を備える。画像表示装置１００では、Ｘビット階調の画像データでフレームレートＭの画像信号が入力端子１１０に入力され、Ｙビット階調の画像データでフレームレートＭ×Ｎ（Ｎ倍速）の画像信号を処理する能力を有するディスプレイ１７０に画像信号を出力し、表示する。以下ではＸ＝１０ビット、Ｙ＝８ビット、Ｍ＝６０Ｈｚ、Ｎ＝４倍速を例に説明する。
【００１３】
１０ビット階調の画像データでフレームレート６０Ｈｚの画像信号はイメージプロセッサ１２０に入力される。イメージプロセッサ１２０では、入力信号を８ビット階調の画像データに変換しフレームレート変換プロセッサ１３０に出力する。またイメージプロセッサでは、サブフレーム分割プロセッサ１４０に１０ビット階調の画像データを出力する。このビット数の変換は、ガンマ補正、リサイズ処理といった画像処理と合わせて行ってもよい。
【００１４】
フレームレート変換プロセッサ１３０はフレームレート６０Ｈｚで入力される画像信号の複数枚のフレームから動きベクトルを検出する。検出した動きベクトルの結果をもとにフレーム補間処理を行い、入力信号の１枚のフレームに対して、ディスプレイ１７０で表示可能な８ビット階調の画像データである４枚のフレームを作成する。作成した４枚のフレームをフレームレート２４０Ｈｚ（４倍速）にてセレクタ部に出力する。フレームレート変換プロセッサ１３０の出力画像信号は画像表示装置１００への入力信号の１０ビット階調に対し、ディスプレイ１７０で表示可能な８ビット階調の信号となるため、その階調性は低減している。しかしながら、入力信号のフレームレート６０Ｈｚに対して、フレーム補間による４倍速の２４０Ｈｚ画像信号へと変換されており、より滑らかで残像感の少ない動画性能の向上した信号となる。フレームレート変換プロセッサ１３０は動きベクトル検出にて算出される画素毎の静止判定結果ＳＯを出力する。たとえば動きベクトルがなく、補間フレームにて入力されたフレームの画素値をそのまま補間データ値として出力する画素は、静止画素として静止判定結果を出力する。また出力フレームレート２４０Ｈｚの同期信号Ｓｙをサブフレーム分割プロセッサ１４０に出力する。フレームレート変換には様々な手法やアルゴリスムがあるが、その詳細については本開示の本質ではないため割愛する。
【００１５】
サブフレーム分割プロセッサ１４０は１０ビット階調の画像データをディスプレイ１７０で表示可能な８ビット階調の画像データとなる４枚のサブフレーム画像データに分割する。分割した４枚のサブフレームはフレームレート変換部から入力された４倍速の２４０Ｈｚ同期信号に同期させて順番にセレクタ部１５０に出力する。
【００１６】
セレクタ部１５０はフレームレート変換プロセッサ１３０とサブフレーム分割プロセッサ１４０の出力信号のうちのどちらかを、フレームレート変換プロセッサからの静止判定結果およびインプットデバイスからの通知に従いディスプレイ１７０に出力する。ディスプレイ１７０では入力された８ビット階調の画像データで２４０Ｈｚフレームレートの画像信号を表示デバイス駆動信号に変換し表示する。尚、本実施の形態をプロジェクタに適用した場合、ディスプレイは例えばＤＭＤ（デジタル・マイクロミラー・デバイス）になる。
【００１７】
［１−１−２．サブフレーム分割プロセッサ］
図２はサブフレーム分割プロセッサ１４０の構成を示すブロック図である。
【００１８】
サブフレーム分割プロセッサ１４０は、入力された１０ビット階調の画像データをサブフレーム分割処理回路２００にて８ビット階調の画像データとなる４枚のサブフレームａ、サブフレームｂ、サブフレームｃ、サブフレームｄに分割する。４枚のサブフレームはそれぞれの値を加算すると、おおよそ入力された１０ビット階調の画像データとなるように分割される。サブフレーム分割処理回路２００にて分割した４枚のサブフレームのデータはメモリ２１０に蓄えられる。
【００１９】
図３はサブフレーム分割処理回路２００への入力画像データ階調とサブフレーム分割処理回路２００にて分割した４枚のサブフレームの階調の一例を表した図である。サブフレームａは入力階調が１の時に１を出力し、以降入力階調が４上がる度に１加算した値を出力する。サブフレームｂは入力階調が２の時に１を出力し、以降入力階調が４上がる度に１加算した値を出力する。サブフレームｃは入力階調が３の時に１を出力し、以降入力階調が４上がる度に１加算した値を出力する。サブフレームｄは入力階調が４の時に１を出力し、以降入力階調が４上がる度に１加算した値を出力する。メモリに蓄えた４枚のサブフレームデータは、フレームレート変換プロセッサ１３０より入力された２４０Ｈｚ同期信号に従い、順に出力する。２４０Ｈｚで１枚のサブフレームを出力するため、６０Ｈｚでは４枚のサブフレームが出力される。
【００２０】
図４はサブフレーム分割プロセッサ１４０の入力画像信号、出力画像信号と視認画像のイメージ図である。出力サブフレーム４枚で１枚フレームの画像を構成するため、画像表示装置１００の入力信号のフレームレート６０Ｈｚと同様に動きの大きい画像に対しては残像感を感じる画像となる。しかしながらディスプレイ１７０で表示可能な８ビット階調の画像データ４枚で１枚の画像を構成するため、人間の目の時間積分的な効果を考慮すると階調性が向上した画像信号となる。
【００２１】
図５（ａ）は従来技術にて視認される階調性を表す。入力画像は１０ビットの階調データを持つ画像データの場合、０から１０２３までの階調数１０２４で画像の明暗が表現される。ディスプレイは８ビットまでの画像データを処理する能力を有する場合、従来技術では８ビットの階調データを持つ画像データに変換されて表示するため、０から２５５までの階調数２５６で画像の明暗が表現される。そのため入力画像に対して視認される階調性は低減する。
【００２２】
図５（ｂ）はサブフレーム分割プロセッサ１４０の出力画像をディスプレイで表示した場合に、視認される階調性を表す。１枚のサブフレームはディスプレイで処理可能な８ビットの階調を持つ画像データとなるため、０から２５５までの階調数２５６で画像の明暗が表現される。４倍速表示の場合、入力画像の１枚のフレームは４枚の階調数２５６のサブフレームに分割され４倍速でディスプレイに表示される。人間の目の時間積分的な効果を考慮すると、４枚サブフレームの重ね合わせで０から１０１９までの階調数１０２０で明暗が表現される。入力画像に対して視認される階調性の低減は少なく、従来技術に比べてより細かな明暗の表現が可能になり階調性は向上する。
【００２３】
図５（ｃ）はサブフレーム分割プロセッサ１４０の出力画像のビット数Ｙ、フレームレート（Ｎ倍速）と表現できる階調数との関係を示す。例えばＹ＝８ビット、Ｎ=４倍速の場合、図５（ｃ）に示すように２５６階調数の約４倍の１０２０階調を表現可能となる。
Ｙビット階調の画像データでフレームレートＭ×Ｎ（Ｎ倍速）の映像信号を処理する能力を有するディスプレイ１７０に出力する場合、Ｙ＋ｌｏｇ２Ｎビット階調の画像データをＹビット階調の画像データとなるＮ枚のサブフレームに分割し、フレームレートＭ×Ｎ（Ｎ倍速）で表示する。そのためＹビット階調を入力フレームレートＭで表示する場合に表現可能な階調数２Ｙに対して、２(Ｙ+ｌｏｇ２Ｎ)−Ｎと約Ｎ倍相当の階調数が表現可能となる。
［１−１−３．セレクタ部］
セレクタ部１５０はフレームレート変換プロセッサ１３０とサブフレーム分割プロセッサ１４０の入力信号のうちのどちらかを、インプットデバイス１６０からの切り替え信号およびフレームレート変換プロセッサ１３０からの静止判定結果Ｓｏに従いディスプレイ１７０に出力する。図６に示すようにセレクタ部１５０は、第１セレクタ１５１と第２セレクタ１５２を備えており、この図６では画像データが選択される様子を模式的に示している。
【００２４】
第２セレクタ１５２では各画素データに対して、フレームレート変換プロセッサ１３０からの静止判定結果Ｓｏに従い、フレームレート変換プロセッサ１３０とサブフレーム分割プロセッサ１４０のどちらかの画像信号を選択して出力する。例えば、静止判定の結果、静止画素と判定された画素に対しては、高階調の画像信号となるサブフレーム分割プロセッサ１４０からのデータを選択し出力する。静止判定結果の結果、動き画素と判定された画素に対しては、高フレームレートで動きの滑らかな画像信号となるフレームレート変換プロセッサ１３０のデータを選択して出力する。図６では第２セレクタ１５２は、フレームレート変換プロセッサ１３０の出力を選択した状態を示している。
【００２５】
第１セレクタ１５１では第２セレクタ１５２出力とフレームレート変換プロセッサ１３０の出力とサブフレーム分割プロセッサ１４０の出力画像信号をユーザー操作に応じて切り替えて出力する。例えば全画面において動きの多い動画像を表示することを想定しているユーザーは、高フレームレートで動きの滑らかなフレームレート変換プロセッサ１３０のデータを常に選択して、画像信号を表示することを可能とする。全画面において静止画を表示することを想定しているユーザーは、高階調の画像信号となるサブフレーム分割プロセッサ１４０のデータを常に選択して、階調性の高い画像信号を表示することを可能とする。画面の一部に動きのある動画像や、静止画と動画が切り替わる画像を表示することを想定しているユーザーは、画像像に適応して高階調の画像信号となるフレームレート変換プロセッサ１３０と階調性の高いサブフレーム分割プロセッサ１４０のデータを切り替えた画像信号となる第２セレクタ１５２の画像を選択して表示することを可能とする。
【００２６】
［１−２．効果等］
図７は従来技術（ａ）と本実施形態（ｂ）での画質的効果を比較したイメージ図となる。画面内の動きのある領域に対しては、従来技術（ａ）と本実施形態（ｂ）ともに高フレームレートで動きの滑らかな画像となる。一方静止領域に対しては従来技術（ａ）に対し、本実施形態（ｂ）では約４倍の高階調画像となる。
以上のように、本実施の形態において、動きの大きい部分はフレームレート変換による動画性能向上を、静止画や動きの少ない画像もしくは動きの少ない部分はディスプレイの表示可能階調数２５５に対して４倍相当の階調数１０２０を時間積分的な効果により表現でき、階調性が向上する。上記Ｙ＝８ビット、Ｎ＝４倍速を例に説明したが、Ｙビット階調数をＮ倍速でディスプレイに出力する場合は、ディスプレイの表現可能な階調数２Ｙに対して、階調数２（Ｙ＋ｌｏｇ２Ｎ）−Ｎと約Ｎ倍相当の階調数を時間積分的な効果により表現でき、階調性が向上する。
【００２７】
なお、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【００２８】
本開示は、画像表示装置に適用可能である。具体的には、プロジェクタ、液晶モニタなどに、本開示は適用可能である。
【符号の説明】
【００２９】
１００  画像表示装置
１１０  入力端子
１２０  イメージプロセッサ
１３０  フレームレート変換プロセッサ
１４０  サブフレーム分割プロセッサ
１５０  セレクタ部
１５１  第１セレクタ
１５２  第２セレクタ
１６０  インプットデバイス
１７０  ディスプレイ
２００  サブフレーム分割処理回路
２１０  メモリ
【図１】
2016220154.tif 000003
【図２】
2016220154.tif 000004
【図３】
2016220154.tif 000005
【図４】
2016220154.tif 000006
【図５】
2016220154.tif 000007
【図６】
2016220154.tif 000008
【図７】
2016220154.tif 000009