(57)【要約】【課題】高精度に負荷電流を検出できる電流検出装置を提供する。【解決手段】電流検出装置１は、負荷２に流れる電流に応じた電位差を生じさせる抵抗１１と、抵抗１１と並列に接続される第１のキャパシタ１３と、抵抗１１で生じる電位差を第１のキャパシタ１３の両端に印加することにより当該電位差に基づく電荷を第１のキャパシタ１３に蓄積させる電荷蓄積スイッチＳＷ１０と、第１のキャパシタ１３の一端に対して所定の基準電圧を印加する電圧切替スイッチＳＷ２０と、第１のキャパシタ１３の他端に接続される第２のキャパシタ１４と、第１のキャパシタ１３に蓄積された電荷を第２のキャパシタ１４に転送させる電荷転送スイッチＳＷ３０と、第２のキャパシタ１４に蓄積された電荷を電圧に変換して出力する出力回路４０とを備える。【選択図】図１
2016205828.tif 000002
【特許請求の範囲】
【請求項１】
負荷に流れる電流を検出する電流検出装置であって、
前記負荷に対して直列に接続され、前記負荷に流れる電流に応じた電位差を生じさせる抵抗と、
前記抵抗と並列に接続される第１のキャパシタと、
前記抵抗と前記第１のキャパシタとの間に介挿され、前記抵抗で生じる電位差を前記第１のキャパシタの両端に印加することにより当該電位差に基づく電荷を前記第１のキャパシタに蓄積させる電荷蓄積スイッチと、
前記第１のキャパシタの一端に対して所定の基準電圧を印加する電圧切替スイッチと、
前記第１のキャパシタの他端に接続される第２のキャパシタと、
前記第１のキャパシタと前記第２のキャパシタとの間に介挿され、前記電荷蓄積スイッチによって前記第１のキャパシタに蓄積された電荷を、前記電圧切替スイッチにより前記第１のキャパシタの一端に前記基準電圧が印加された状態で前記第２のキャパシタに転送させる電荷転送スイッチと、
前記電荷転送スイッチにより前記第２のキャパシタに蓄積された電荷を、前記基準電圧を基準とする電圧に変換して出力する出力回路と、
を備えることを特徴とする電流検出装置。
【請求項２】
前記電荷蓄積スイッチは、
前記抵抗の一端と前記第１のキャパシタの一端との間に接続される第１スイッチ部と、
前記抵抗の一端と前記第１のキャパシタの一端との間において前記第１スイッチ部と並列に接続される第２スイッチ部と、
前記抵抗の他端と前記第１のキャパシタの他端との間に接続される第３スイッチ部と、
前記抵抗の他端と前記第１のキャパシタの他端との間において前記第３スイッチ部と並列に接続される第４スイッチ部と、
を有し、
前記第１スイッチ部及び第３スイッチ部のそれぞれは、
前記抵抗にドレインが接続される第１のＮＭＯＳトランジスタと、
前記第１のキャパシタにドレインが接続され、前記第１のＮＭＯＳトランジスタのソースにソースが接続される第２のＮＭＯＳトランジスタと、
前記第１及び第２のＮＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第３のＮＭＯＳトランジスタと、
を備え、
前記第２スイッチ部及び第４スイッチ部のそれぞれは、
前記抵抗にドレインが接続される第１のＰＭＯＳトランジスタと、
前記第１のキャパシタにドレインが接続され、前記第１のＰＭＯＳトランジスタのソースにソースが接続される第２のＰＭＯＳトランジスタと、
前記第１及び第２のＰＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第３のＰＭＯＳトランジスタと、
を備え、
前記抵抗の両端が低電圧である状態で前記第１のキャパシタに対する電荷蓄積を行うときには、前記第１スイッチ部及び第３スイッチ部の前記第１及び第２のＮＭＯＳトランジスタをオンにし、前記第３のＮＭＯＳトランジスタをオフにすると共に、前記第２スイッチ部及び第４スイッチ部の前記第１及び第２のＰＭＯＳトランジスタをオフにし、前記第３のＰＭＯＳトランジスタをオンにし、
前記抵抗の両端が高電圧である状態で前記第１のキャパシタに対する電荷蓄積を行うときには、前記第１スイッチ部及び第３スイッチ部の前記第１及び第２のＮＭＯＳトランジスタをオフにし、前記第３のＮＭＯＳトランジスタをオンにすると共に、前記第２スイッチ部及び第４スイッチ部の前記第１及び第２のＰＭＯＳトランジスタをオンにし、前記第３のＰＭＯＳトランジスタをオフにすることを特徴とする請求項１に記載の電流検出装置。
【請求項３】
前記電圧切替スイッチは、
前記基準電圧にドレインが接続される第１のＭＯＳトランジスタと、
前記第１のキャパシタの一端にドレインが接続され、前記第１のＭＯＳトランジスタのソースにソースが接続される第２のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第３のＭＯＳトランジスタと、
を備えて構成され、
前記第１のキャパシタの一端に対して前記基準電圧を印加するときには、前記第１及び第２のＭＯＳトランジスタをオンにすると共に、前記第３のＭＯＳトランジスタをオフにし、
前記第１のキャパシタの一端に対して前記基準電圧を印加しないときには、前記第１及び第２のＭＯＳトランジスタをオフにすると共に、前記第３のＭＯＳトランジスタをオンにすることを特徴とする請求項１又は２に記載の電流検出装置。
【請求項４】
前記電荷転送スイッチは、
前記第１のキャパシタの他端にドレインが接続される第４のＭＯＳトランジスタと、
前記第２のキャパシタの一端にドレインが接続され、前記第４のＭＯＳトランジスタのソースにソースが接続される第５のＭＯＳトランジスタと、
前記第４及び第５のＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第６のＭＯＳトランジスタと、
を備えて構成され、
前記第２のキャパシタに対して電荷を転送するときには、前記第４及び第５のＭＯＳトランジスタをオンにすると共に、前記第６のＭＯＳトランジスタをオフにし、
前記第２のキャパシタに対して電荷を転送しないときには、前記第４及び第５のＭＯＳトランジスタをオフにすると共に、前記第６のＭＯＳトランジスタをオンにすることを特徴とする請求項１乃至３のいずれかに記載の電流検出装置。
【請求項５】
負荷に流れる電流を検出する電流検出装置であって、
前記負荷に対して直列に接続され、前記負荷に流れる電流に応じた電位差を生じさせる第１の抵抗と、
前記第１の抵抗と並列に接続される第１のキャパシタと、
前記第１の抵抗と前記第１のキャパシタとの間に介挿され、前記第１の抵抗で生じる電位差を前記第１のキャパシタの両端に印加することにより当該電位差に基づく電荷を前記第１のキャパシタに蓄積させる第１の電荷蓄積スイッチと、
前記第１のキャパシタの一端に対して所定の基準電圧を印加する第１の電圧切替スイッチと、
前記第１のキャパシタの他端に接続される第２のキャパシタと、
前記第１のキャパシタと前記第２のキャパシタとの間に介挿され、前記第１の電荷蓄積スイッチによって前記第１のキャパシタに蓄積された電荷を、前記第１の電圧切替スイッチにより前記第１のキャパシタの一端に前記基準電圧が印加された状態で前記第２のキャパシタに転送させる第１の電荷転送スイッチと、
前記第１の抵抗との間に前記負荷を挟むように前記負荷に対して直列に接続され、前記負荷に流れる電流に応じた電位差を生じさせる第２の抵抗と、
前記第２の抵抗と並列に接続される第３のキャパシタと、
前記第２の抵抗と前記第３のキャパシタとの間に介挿され、前記第２の抵抗で生じる電位差を前記第３のキャパシタの両端に印加することにより当該電位差に基づく電荷を前記第３のキャパシタに蓄積させる第２の電荷蓄積スイッチと、
前記第３のキャパシタの一端に対して所定の基準電圧を印加する第２の電圧切替スイッチと、
前記第３のキャパシタの他端に接続される第４のキャパシタと、
前記第３のキャパシタと前記第４のキャパシタとの間に介挿され、前記第２の電荷蓄積スイッチによって前記第３のキャパシタに蓄積された電荷を、前記第２の電圧切替スイッチにより前記第３のキャパシタの一端に前記基準電圧が印加された状態で前記第４のキャパシタに転送させる第２の電荷転送スイッチと、
前記第１及び第２の電荷転送スイッチにより前記第２及び第４のキャパシタのそれぞれに蓄積された電荷を、前記基準電圧を基準とする電圧に変換して差動出力する出力回路と、
を備えることを特徴とする電流検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に流れる電流を検出する電流検出装置に関する。
【背景技術】
【０００２】
負荷に流れる電流（負荷電流）の検出は、負荷に直列に接続されている抵抗の両端の電圧を測定することによって行われている。例えば特許文献１には、デジタルアンプの出力部分において、負荷であるスピーカーに直列に接続されるローパスフィルタのインダクタの両端の電圧を測定することにより、負荷に流れる電流を検出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−９４１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば図１０に示すように負荷２００を挟んで２つの抵抗２０１，２０２を直列に接続し、負荷２００が駆動信号Ｖｉ＋，Ｖｉ−によって駆動されるときの各抵抗２０１，２０２の両端の電圧Ｖａ，Ｖｂ及びＶｃ，Ｖｄを測定することにより、負荷に流れる電流を測定することができる。ところが、駆動信号Ｖｉ＋，Ｖｉ−が接地電圧と電源電圧との間で変動するＰＷＭ（Pulse Width Modulation）信号である場合、電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄを入力して演算を行う演算増幅回路の入力範囲を駆動信号Ｖｉ＋，Ｖｉ−の変動幅以上に予め設計しておく必要がある。また電圧Ｖａ，Ｖｂ，Ｖｃ，Ｖｄの変動によって演算増幅回路の動作点が大きく変動すると、誤差が生じやすくなる。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、高精度に負荷電流を検出できるようにした電流検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、第１に、本発明は、負荷に流れる電流を検出する電流検出装置であって、前記負荷に対して直列に接続され、前記負荷に流れる電流に応じた電位差を生じさせる抵抗と、前記抵抗と並列に接続される第１のキャパシタと、前記抵抗と前記第１のキャパシタとの間に介挿され、前記抵抗で生じる電位差を前記第１のキャパシタの両端に印加することにより当該電位差に基づく電荷を前記第１のキャパシタに蓄積させる電荷蓄積スイッチと、前記第１のキャパシタの一端に対して所定の基準電圧を印加する電圧切替スイッチと、前記第１のキャパシタの他端に接続される第２のキャパシタと、前記第１のキャパシタと前記第２のキャパシタとの間に介挿され、前記電荷蓄積スイッチによって前記第１のキャパシタに蓄積された電荷を、前記電圧切替スイッチにより前記第１のキャパシタの一端に前記基準電圧が印加された状態で前記第２のキャパシタに転送させる電荷転送スイッチと、前記電荷転送スイッチにより前記第２のキャパシタに蓄積された電荷を、前記基準電圧を基準とする電圧に変換して出力する出力回路と、を備える構成である。
【０００７】
第２に、本発明は、上記第１の構成において、前記電荷蓄積スイッチは、前記抵抗の一端と前記第１のキャパシタの一端との間に接続される第１スイッチ部と、前記抵抗の一端と前記第１のキャパシタの一端との間において前記第１スイッチ部と並列に接続される第２スイッチ部と、前記抵抗の他端と前記第１のキャパシタの他端との間に接続される第３スイッチ部と、前記抵抗の他端と前記第１のキャパシタの他端との間において前記第３スイッチ部と並列に接続される第４スイッチ部と、を有し、前記第１スイッチ部及び第３スイッチ部のそれぞれは、前記抵抗にドレインが接続される第１のＮＭＯＳトランジスタと、前記第１のキャパシタにドレインが接続され、前記第１のＮＭＯＳトランジスタのソースにソースが接続される第２のＮＭＯＳトランジスタと、前記第１及び第２のＮＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第３のＮＭＯＳトランジスタと、を備え、前記第２スイッチ部及び第４スイッチ部のそれぞれは、前記抵抗にドレインが接続される第１のＰＭＯＳトランジスタと、前記第１のキャパシタにドレインが接続され、前記第１のＰＭＯＳトランジスタのソースにソースが接続される第２のＰＭＯＳトランジスタと、前記第１及び第２のＰＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第３のＰＭＯＳトランジスタと、を備え、前記抵抗の両端が低電圧である状態で前記第１のキャパシタに対する電荷蓄積を行うときには、前記第１スイッチ部及び第３スイッチ部の前記第１及び第２のＮＭＯＳトランジスタをオンにし、前記第３のＮＭＯＳトランジスタをオフにすると共に、前記第２スイッチ部及び第４スイッチ部の前記第１及び第２のＰＭＯＳトランジスタをオフにし、前記第３のＰＭＯＳトランジスタをオンにし、前記抵抗の両端が高電圧である状態で前記第１のキャパシタに対する電荷蓄積を行うときには、前記第１スイッチ部及び第３スイッチ部の前記第１及び第２のＮＭＯＳトランジスタをオフにし、前記第３のＮＭＯＳトランジスタをオンにすると共に、前記第２スイッチ部及び第４スイッチ部の前記第１及び第２のＰＭＯＳトランジスタをオンにし、前記第３のＰＭＯＳトランジスタをオフにする構成である。
【０００８】
第３に、本発明は、上記第１又は第２の構成において、前記電圧切替スイッチは、前記基準電圧にドレインが接続される第１のＭＯＳトランジスタと、前記第１のキャパシタの一端にドレインが接続され、前記第１のＭＯＳトランジスタのソースにソースが接続される第２のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第３のＭＯＳトランジスタと、を備えており、前記第１のキャパシタの一端に対して前記基準電圧を印加するときには、前記第１及び第２のＭＯＳトランジスタをオンにすると共に、前記第３のＭＯＳトランジスタをオフにし、前記第１のキャパシタの一端に対して前記基準電圧を印加しないときには、前記第１及び第２のＭＯＳトランジスタをオフにすると共に、前記第３のＭＯＳトランジスタをオンにする構成である。
【０００９】
第４に、本発明は、上記第１乃至第３のいずれかの構成において、前記電荷転送スイッチは、前記第１のキャパシタの他端にドレインが接続される第４のＭＯＳトランジスタと、前記第２のキャパシタの一端にドレインが接続され、前記第４のＭＯＳトランジスタのソースにソースが接続される第５のＭＯＳトランジスタと、前記第４及び第５のＭＯＳトランジスタのソースにドレインが接続され、所定電位にソースが接続される第６のＭＯＳトランジスタと、を備えており、前記第２のキャパシタに対して電荷を転送するときには、前記第４及び第５のＭＯＳトランジスタをオンにすると共に、前記第６のＭＯＳトランジスタをオフにし、前記第２のキャパシタに対して電荷を転送しないときには、前記第４及び第５のＭＯＳトランジスタをオフにすると共に、前記第６のＭＯＳトランジスタをオンにする構成である。
【００１０】
第５に、本発明は、負荷に流れる電流を検出する電流検出装置であって、前記負荷に対して直列に接続され、前記負荷に流れる電流に応じた電位差を生じさせる第１の抵抗と、前記第１の抵抗と並列に接続される第１のキャパシタと、前記第１の抵抗と前記第１のキャパシタとの間に介挿され、前記第１の抵抗で生じる電位差を前記第１のキャパシタの両端に印加することにより当該電位差に基づく電荷を前記第１のキャパシタに蓄積させる第１の電荷蓄積スイッチと、前記第１のキャパシタの一端に対して所定の基準電圧を印加する第１の電圧切替スイッチと、前記第１のキャパシタの他端に接続される第２のキャパシタと、前記第１のキャパシタと前記第２のキャパシタとの間に介挿され、前記第１の電荷蓄積スイッチによって前記第１のキャパシタに蓄積された電荷を、前記第１の電圧切替スイッチにより前記第１のキャパシタの一端に前記基準電圧が印加された状態で前記第２のキャパシタに転送させる第１の電荷転送スイッチと、前記第１の抵抗との間に前記負荷を挟むように前記負荷に対して直列に接続され、前記負荷に流れる電流に応じた電位差を生じさせる第２の抵抗と、前記第２の抵抗と並列に接続される第３のキャパシタと、前記第２の抵抗と前記第３のキャパシタとの間に介挿され、前記第２の抵抗で生じる電位差を前記第３のキャパシタの両端に印加することにより当該電位差に基づく電荷を前記第３のキャパシタに蓄積させる第２の電荷蓄積スイッチと、前記第３のキャパシタの一端に対して所定の基準電圧を印加する第２の電圧切替スイッチと、前記第３のキャパシタの他端に接続される第４のキャパシタと、前記第３のキャパシタと前記第４のキャパシタとの間に介挿され、前記第２の電荷蓄積スイッチによって前記第３のキャパシタに蓄積された電荷を、前記第２の電圧切替スイッチにより前記第３のキャパシタの一端に前記基準電圧が印加された状態で前記第４のキャパシタに転送させる第２の電荷転送スイッチと、前記第１及び第２の電荷転送スイッチにより前記第２及び第４のキャパシタのそれぞれに蓄積された電荷を、前記基準電圧を基準とする電圧に変換して差動出力する出力回路と、を備える構成である。
【発明の効果】
【００１１】
本発明によれば、比較的簡単な回路構成で高精度に負荷電流を検出することができるようになる。
【図面の簡単な説明】
【００１２】
【図１】電流検出装置の構成例を示す図である。
【図２】電流検出装置におけるスイッチ動作を示す図である。
【図３】各ノードの電圧を示す図である。
【図４】一般的なアナログスイッチの構成例を示す図である。
【図５】電荷蓄積スイッチの一構成例を示す図である。
【図６】電荷蓄積スイッチの別の構成例を示す図である。
【図７】電圧切替スイッチ及び電荷転送スイッチの一構成例を示す図である。
【図８】電圧切替スイッチ及び電荷転送スイッチの別の構成例を示す図である。
【図９】電流検出装置の応用例を示す図である。
【図１０】従来の電流検出方法の例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。
【００１４】
図１は、本発明の一実施形態である電流検出装置１の構成例を示す図である。この電流検出装置１は、例えば図示を省略する駆動回路と、スピーカーなどの負荷２との間に接続され、負荷２に流れる負荷電流Ｉを検出する。電流検出装置１は、負荷２に対して直列に接続される第１の抵抗１１と第２の抵抗１２とを有している。第１の抵抗１１と第２の抵抗１２は、その抵抗値が負荷２よりも十分に小さく、負荷２を挟んで直列に接続される。電流検出装置１は、負荷２に流れる負荷電流Ｉに基づいて第１の抵抗１１及び第２の抵抗１２で生じる電位差を測定することにより、負荷電流Ｉを検出する。
【００１５】
電流検出装置１は、第１の抵抗１１に流れる負荷電流Ｉを測定する構成として、第１のキャパシタ１３と、電荷蓄積スイッチＳＷ１０と、電圧切替スイッチＳＷ２０と、第２のキャパシタ１４と、電荷転送スイッチＳＷ３０とを備えている。第１のキャパシタ１３は、第１の抵抗１１に対して並列に接続される。電荷蓄積スイッチＳＷ１０は、第１の抵抗１１と第１のキャパシタ１３との間に介挿され、第１の抵抗１１の両端Ｎ１０，Ｎ１１に生じる電位差を第１のキャパシタ１３の両端Ｎ１２，Ｎ１３に印加することにより当該電位差に基づく電荷を第１のキャパシタ１３に蓄積させることができるスイッチである。この電荷蓄積スイッチＳＷ１０は、第１の抵抗１１の一端Ｎ１０と第１のキャパシタ１３の一端Ｎ１２との間に介挿される第１のスイッチ２１と、第１の抵抗１１の他端Ｎ１１と第１のキャパシタ１３の他端Ｎ１３との間に介挿される第２のスイッチ２２とを有し、これら第１及び第２のスイッチ２１，２２を同時にオンオフさせる構成である。電圧切替スイッチＳＷ２０は、第１のキャパシタ１３の一端Ｎ１２に対して所定の基準電圧Ｖｒｅｆを印加するスイッチである。第２のキャパシタ１４は、その一端Ｎ１４が第１のキャパシタ１３の他端Ｎ１３に接続されるキャパシタである。電荷転送スイッチＳＷ３０は、第１のキャパシタ１３と第２のキャパシタ１４との間に介挿され、電荷蓄積スイッチＳＷ１０によって第１のキャパシタ１３に蓄積された電荷を、電圧切替スイッチＳＷ２０により第１のキャパシタ１３の一端Ｎ１２に基準電圧Ｖｒｅｆが印加された状態で第２のキャパシタ１４に転送させるスイッチである。すなわち、電流検出装置１は、第１の抵抗１１の両端Ｎ１０，Ｎ１１に生じる電位差に基づく電荷を第１のキャパシタ１３でサンプリングし、その電荷を第２のキャパシタ１４に転送することで第１の抵抗１１で生じる電位差を測定する。
【００１６】
また電流検出装置１は、第２の抵抗１２に流れる負荷電流Ｉを測定する構成として、上記と同様に、第３のキャパシタ１５と、電荷蓄積スイッチＳＷ１１と、電圧切替スイッチＳＷ２１と、第４のキャパシタ１６と、電荷転送スイッチＳＷ３１とを備えている。第３のキャパシタ１５は、第２の抵抗１２に対して並列に接続される。電荷蓄積スイッチＳＷ１１は、第２の抵抗１２と第３のキャパシタ１５との間に介挿され、第２の抵抗１２の両端Ｎ２０，Ｎ２１に生じる電位差を第３のキャパシタ１５の両端Ｎ２２，Ｎ２３に印加することにより当該電位差に基づく電荷を第３のキャパシタ１５に蓄積させることができるスイッチである。この電荷蓄積スイッチＳＷ１１は、第２の抵抗１２の一端Ｎ２０と第３のキャパシタ１５の一端Ｎ２２との間に介挿される第１のスイッチ２３と、第２の抵抗１２の他端Ｎ２１と第３のキャパシタ１５の他端Ｎ２３との間に介挿される第２のスイッチ２４とを有し、これら第１及び第２のスイッチ２３，２４を同時にオンオフさせる構成である。電圧切替スイッチＳＷ２１は、第３のキャパシタ１５の一端Ｎ２２に対して所定の基準電圧Ｖｒｅｆを印加するスイッチである。第４のキャパシタ１６は、その一端Ｎ２４が第３のキャパシタ１５の他端Ｎ２３に接続されるキャパシタである。電荷転送スイッチＳＷ３１は、第３のキャパシタ１５と第４のキャパシタ１６との間に介挿され、電荷蓄積スイッチＳＷ１１によって第３のキャパシタ１５に蓄積された電荷を、電圧切替スイッチＳＷ２１により第３のキャパシタ１５の一端Ｎ２２に基準電圧Ｖｒｅｆが印加された状態で第４のキャパシタ１６に転送させるスイッチである。すなわち、電流検出装置１は、第２の抵抗１２の両端Ｎ２０，Ｎ２１に生じる電位差に基づく電荷を第３のキャパシタ１５でサンプリングし、その電荷を第４のキャパシタ１６に転送することで第２の抵抗１２で生じる電位差を測定する。
【００１７】
電流検出装置１は、オペアンプ３１を備えたボルテージフォロア３０により基準電圧Ｖｒｅｆを出力する。電圧切替スイッチＳＷ２０はそのボルテージフォロア３０の出力と第１のキャパシタ１３との間に接続される。また電圧切替スイッチＳＷ２１はボルテージフォロア３０の出力と第３のキャパシタ１５との間に接続される。更に電流検出装置１は、第２のキャパシタ１４及び第４のキャパシタ１６に蓄積された電荷を電圧に変換して差動出力する出力回路４０と、折り返し歪を防止するためのプリアンプ５０と、ＡＤ変換器５８とを備えている。
【００１８】
出力回路４０は、全差動アンプ４１を備えている。全差動アンプ４１は、非反転出力と反転入力との間に、第２のキャパシタ１４とリセットスイッチＳＷ４０とが並列に接続されており、反転出力と非反転入力との間に、第４のキャパシタ１６とリセットスイッチＳＷ４１とが接続された構成である。また全差動アンプ４１は、出力コモンモードフィードバック回路の入力端子４２に基準電圧Ｖｒｅｆが接続されており、非反転出力と反転出力のそれぞれから差動出力する電圧Ｖ１，Ｖ２の平均値が基準電圧Ｖｒｅｆとなるように動作する。
【００１９】
プリアンプ５０は、オペアンプ５１，５２と抵抗５３，５４，５５とを有し、抵抗５３がオペアンプ５１の出力と反転入力との間に接続され、抵抗５４がオペアンプ５２の出力と反転入力との間に接続され、抵抗５５がオペアンプ５１の反転入力とオペアンプ５２の反転入力との間に接続される。また全差動アンプ４１の非反転出力である電圧Ｖ１はオペアンプ５１の非反転入力に供給され、反転出力である電圧Ｖ２はオペアンプ５２の非反転入力に供給される。これにより、プリアンプ５０は、全差動アンプ４１から出力される差動信号（Ｖ１−Ｖ２）を増幅したアナログ信号をＡＤ変換器５８へ出力する。
【００２０】
ＡＤ変換器５８は、プリアンプ５０から出力される差動信号（Ｖ１−Ｖ２）を増幅したアナログ信号をデジタル信号に変換し、後段の回路へと出力する。
【００２１】
次に上記構成を有する電流検出装置１のスイッチ動作について説明する。図２は、電流検出装置１におけるスイッチ動作を示す図である。例えば駆動回路から出力される駆動信号Ｖｉ＋，Ｖｉ−が図２に示すように互いに極性が反転するＰＷＭ信号であって、一方が２４Ｖであるときに他方が０Ｖとなる信号である場合、電流検出装置１は、駆動信号Ｖｉ＋が２４Ｖ、駆動信号Ｖｉ−が０Ｖである期間、或いは、駆動信号Ｖｉ＋が０Ｖ、駆動信号Ｖｉ−が２４Ｖである期間のそれぞれにおいて少なくとも１回測定動作を行う。すなわち、電流検出装置１は、測定動作を開始すると、電荷蓄積スイッチＳＷ１０，ＳＷ１１を同時にオンにし、第１のキャパシタ１３及び第３のキャパシタ１５のそれぞれに対し、第１の抵抗１１及び第２の抵抗１２のそれぞれで生じる電位差に応じた電荷を蓄積させる。電荷蓄積スイッチＳＷ１０，ＳＷ１１がオン状態となっている期間が第１及び第３のキャパシタ１３，１５に対する電荷蓄積期間となる。
【００２２】
電荷蓄積期間が経過すると、電流検出装置１は、電荷蓄積スイッチＳＷ１０，ＳＷ１１をオフに切り替える。その後、電流検出装置１は、電圧切替スイッチＳＷ２０，ＳＷ２１をオンにし、第１のキャパシタ１３の一端Ｎ１２及び第３のキャパシタ１５の一端Ｎ２２に基準電圧Ｖｒｅｆを印加する。これにより、第１及び第３のキャパシタ１３，１５の他端Ｎ１３，Ｎ２３の電圧が基準電圧Ｖｒｅｆを基準にした電圧に変化する。この期間がレベルシフト期間である。続いて電流検出装置１は、電荷蓄積スイッチＳＷ１０，ＳＷ１１をオフにした状態で電荷転送スイッチＳＷ３０，ＳＷ３１をオンにし、第１及び第３のキャパシタ１３，１５のそれぞれに蓄積された電荷を第２及び第４のキャパシタ１４，１６に転送する。この期間が電荷転送期間である。出力回路４０は、この電荷転送期間において第２及び第４のキャパシタ１４，１６のそれぞれに転送され蓄積された電荷を電圧Ｖ１，Ｖ２に変換し、出力する。ＡＤ変換器５８は、出力回路４０から第２及び第４のキャパシタ１４，１６の蓄積電荷に応じた電圧Ｖ１，Ｖ２が出力されるタイミングでＡＤ変換を行うことにより、負荷電流Ｉに応じたデジタル信号を出力する。その後、電流検出装置１は、リセットスイッチＳＷ４０，ＳＷ４１をオンにし、第２及び第４のキャパシタ１４，１６に蓄積された電荷をリセットする。
【００２３】
図３は、電荷蓄積期間、レベルシフト期間及び電荷転送期間における各ノードの電圧を示す図である。尚、図３では、基準電圧Ｖｒｅｆが０．６５Ｖであり、第１のキャパシタ１３〜第４のキャパシタ１６の４つの容量値が等しい場合を例示している。図３（ａ）に示すように例えば駆動信号Ｖｉ＋が２４Ｖであり、駆動信号Ｖｉ−が０Ｖのときに測定動作を開始し、電荷蓄積期間において第１のキャパシタ１３の一端Ｎ１２が２４Ｖとなり、他端Ｎ１３が２３．９Ｖとなると共に、第３のキャパシタ１５の一端Ｎ２２が０Ｖとなり、他端Ｎ２３が０．１Ｖとなったとする。このとき第２のキャパシタ１４の両端Ｎ１４，Ｎ１５の電圧、及び、第４のキャパシタ１６の両端Ｎ２４，Ｎ２５の電圧は０．６５Ｖである。そして電荷蓄積期間からレベルシフト期間へ移行すると、第１のキャパシタ１３の一端Ｎ１２が０．６５Ｖとなり、他端Ｎ１３が０．５５Ｖとなる。また第３のキャパシタ１５の一端Ｎ２２が０．６５Ｖとなり、他端Ｎ２３が０．７５Ｖとなる。このときも第２のキャパシタ１４の両端Ｎ１４，Ｎ１５の電圧、及び、第４のキャパシタ１６の両端Ｎ２４，Ｎ２５の電圧は０．６５Ｖである。そしてレベルシフト期間から電荷転送期間に移行すると、第１のキャパシタ１３の両端Ｎ１２，Ｎ１３の電圧が０．６５Ｖとなり、第３のキャパシタ１５の両端Ｎ２２，Ｎ２３の電圧も０．６５Ｖとなる。このとき第２のキャパシタ１４の一端Ｎ１４の電圧は、０．６５Ｖとなり、他端Ｎ１５の電圧は０．７５Ｖとなる。また第４のキャパシタ１６の一端Ｎ２４の電圧は、０．６５Ｖとなり、他端Ｎ２５の電圧は０．５５Ｖとなる。したがって、出力回路４０から出力される電圧Ｖ１，Ｖ２の差動出力（Ｖ１−Ｖ２）は、０．２Ｖとなる。
【００２４】
これに対し、図３（ｂ）に示すように例えば駆動信号Ｖｉ＋が０Ｖであり、駆動信号Ｖｉ−が２４Ｖのときに測定動作を開始し、電荷蓄積期間において第１のキャパシタ１３の一端Ｎ１２が０Ｖとなり、他端Ｎ１３が０．１Ｖとなると共に、第３のキャパシタ１５の一端Ｎ２２が２４Ｖとなり、他端Ｎ２３が２３．９Ｖとなったとする。このとき第２のキャパシタ１４の両端Ｎ１４，Ｎ１５の電圧、及び、第４のキャパシタ１６の両端Ｎ２４，Ｎ２５の電圧は０．６５Ｖである。そして電荷蓄積期間からレベルシフト期間へ移行すると、第１のキャパシタ１３の一端Ｎ１２が０．６５Ｖとなり、他端Ｎ１３が０．７５Ｖとなる。また第３のキャパシタ１５の一端Ｎ２２が０．６５Ｖとなり、他端Ｎ２３が０．５５Ｖとなる。このときも第２のキャパシタ１４の両端Ｎ１４，Ｎ１５の電圧、及び、第４のキャパシタ１６の両端Ｎ２４，Ｎ２５の電圧は０．６５Ｖである。そしてレベルシフト期間から電荷転送期間に移行すると、第１のキャパシタ１３の両端Ｎ１２，Ｎ１３の電圧が０．６５Ｖとなり、第３のキャパシタ１５の両端Ｎ２２，Ｎ２３の電圧も０．６５Ｖとなる。このとき第２のキャパシタ１４の一端Ｎ１４の電圧は、０．６５Ｖとなり、他端Ｎ１５の電圧は０．５５Ｖとなる。また第４のキャパシタ１６の一端Ｎ２４の電圧は、０．６５Ｖとなり、他端Ｎ２５の電圧は０．７５Ｖとなる。したがって、出力回路４０から出力される電圧Ｖ１，Ｖ２の差動出力（Ｖ１−Ｖ２）は、−０．２Ｖとなる。
【００２５】
したがって、電流検出装置１は、第２及び第４のキャパシタ１４，１６のそれぞれに蓄積した電荷に応じた電圧を２倍に増幅して出力することができる。また上述した構成によれば、全差動アンプ４１の入力となる第２及び第４のキャパシタ１４，１６の一端Ｎ１４，Ｎ２４を０．６５Ｖ程度の低い電圧に抑えておくことができるため、全差動アンプ４１の入力範囲を駆動信号Ｖｉ＋，Ｖｉ−の変動幅以上に設計する必要がなくなり、回路構成を簡単にすることができる。更に全差動アンプ４１の動作点は、基準電圧Ｖｒｅｆ（０．６５Ｖ）に保持されるため、誤差なども生じにくい構成である。
【００２６】
ここで例えば電荷蓄積スイッチＳＷ１０の第１及び第２のスイッチ２１，２２のそれぞれを、図４に示すようにバルクとソースとを同電位で使用可能なＮＭＯＳトランジスタ１０１及びＰＭＯＳトランジスタ１０２を互いに並列に接続した一般的なアナログスイッチで構成する場合を考える。第１及び第２のスイッチ２１，２２は、電荷蓄積期間において第１の抵抗１１の両端Ｎ１０，Ｎ１１の電位差を第１のキャパシタ１３に印加するとき、第１の抵抗１１の両端Ｎ１０，Ｎ１１の電圧が０Ｖ付近の低電圧であれば、ＮＭＯＳトランジスタ１０１のゲートに印加する信号ＳＧａを６Ｖ程度の信号にし、ＮＭＯＳトランジスタ１０１をオンさせる。このとき、第１及び第２のスイッチ２１，２２は、ＰＭＯＳトランジスタ１０２のゲートに印加する信号ＳＧｂを２４Ｖ程度の信号にし、ＰＭＯＳトランジスタ１０２をオフさせる。これに対し、電荷蓄積期間において第１の抵抗１１の両端Ｎ１０，Ｎ１１の電位差を第１のキャパシタ１３に印加するとき、第１の抵抗１１の両端Ｎ１０，Ｎ１１の電圧が２４Ｖ付近の高電圧であれば、第１及び第２のスイッチ２１，２２は、ＮＭＯＳトランジスタ１０１のゲートに印加する信号ＳＧａを０Ｖ程度の信号にし、ＮＭＯＳトランジスタ１０１をオフさせると共に、ＰＭＯＳトランジスタ１０２のゲートに印加する信号ＳＧｂを１８Ｖ程度の信号にし、ＰＭＯＳトランジスタ１０２をオンさせる。そして電荷蓄積期間以外の期間において、第１及び第２のスイッチ２１，２２は、ＮＭＯＳトランジスタ１０１及びＰＭＯＳトランジスタ１０２のそれぞれに印加する信号ＳＧａ，ＳＧｂとして、ＮＭＯＳトランジスタ１０１及びＰＭＯＳトランジスタ１０２の双方をオフさせる信号を印加する。
【００２７】
しかし、実際には、ＮＭＯＳトランジスタ１０１のソース・ドレイン間、及び、ＰＭＯＳトランジスタ１０２のソース・ドレイン間には、図４に示すように寄生ダイオード１０３，１０４が存在する。そのため、電荷蓄積期間以外の期間においてＮＭＯＳトランジスタ１０１とＰＭＯＳトランジスタ１０２のそれぞれのゲートにオフさせる信号ＳＧａ，ＳＧｂを印加したとしても、例えば第１の抵抗１１の両端Ｎ１０，Ｎ１１が低電圧であり、第１のキャパシタ１３の両端Ｎ１２，Ｎ１３が高電圧である場合にはＮＭＯＳトランジスタ１０１の寄生ダイオード１０３が電流を流してしまうため、完全にはオフさせることができない。また第１の抵抗１１の両端Ｎ１０，Ｎ１１が高電圧であり、第１のキャパシタ１３の両端Ｎ１２，Ｎ１３が低電圧である場合にはＰＭＯＳトランジスタ１０２の寄生ダイオード１０４が電流を流してしまうため、この場合も完全にはオフさせることができない。それ故、電荷蓄積スイッチＳＷ１０の第１及び第２のスイッチ２１，２２のそれぞれを図４に示したような一般的なアナログスイッチで構成すると、負荷電流Ｉを正確に検出することができなくなる可能性がある。
【００２８】
そこで本実施形態では、電荷蓄積スイッチＳＷ１０の第１及び第２のスイッチ２１，２２のそれぞれを、図５に示すようなアナログスイッチとして構成する。図５に示すように第１のスイッチ２１は、３つのＮＭＯＳトランジスタ６１，６２，６３で構成される第１スイッチ部２１ａと、３つのＰＭＯＳトランジスタ６４，６５，６６で構成される第２スイッチ部２１ｂとを備え、それら第１スイッチ部２１ａと第２スイッチ部２１ｂとを互いに並列に接続した構成である。第１スイッチ部２１ａは、第１の抵抗１１にドレインが接続される第１のＮＭＯＳトランジスタ６１と、第１のキャパシタ１３にドレインが接続され、第１のＮＭＯＳトランジスタ６１のソースにソースが接続される第２のＮＭＯＳトランジスタ６２と、第１及び第２のＮＭＯＳトランジスタ６１，６２のソースにドレインが接続され、接地電位（０Ｖ）にソースが接続される第３のＮＭＯＳトランジスタ６３とを備える構成である。また第２スイッチ部２１ｂは、第１の抵抗１１にドレインが接続される第１のＰＭＯＳトランジスタ６４と、第１のキャパシタ１３にドレインが接続され、第１のＰＭＯＳトランジスタ６４のソースにソースが接続される第２のＰＭＯＳトランジスタ６５と、第１及び第２のＰＭＯＳトランジスタ６４，６５のソースにドレインが接続され、所定電位（２４Ｖ）にソースが接続される第３のＰＭＯＳトランジスタ６６とを備える構成である。同様に、第２のスイッチ２２は、３つのＮＭＯＳトランジスタ６１，６２，６３で構成される第３スイッチ部２２ａと、３つのＰＭＯＳトランジスタ６４，６５，６６で構成される第４スイッチ部２２ｂとを備えて構成される。これら第３スイッチ部２２ａ及び第４スイッチ部２２ｂの接続状態は、第１のスイッチ２１の第１スイッチ部２１ａ及び第２スイッチ部２１ｂの接続状態と同様である。そしてＮＭＯＳトランジスタ６１，６２，６３及びＰＭＯＳトランジスタ６４，６５，６６は、いずれもバルクとソースとが同電位で使用されるトランジスタである。
【００２９】
そして第１及び第２のスイッチ２１，２２は、電荷蓄積期間において第１の抵抗１１の両端Ｎ１０，Ｎ１１の電位差を第１のキャパシタ１３に印加するとき、第１の抵抗１１の両端Ｎ１０，Ｎ１１の電圧が０Ｖ付近の低電圧であれば、第１スイッチ部２１ａと第３スイッチ部２２ａとをオン状態にし、第２スイッチ部２１ｂと第４スイッチ部２２ｂとをオフ状態にする。すなわち、第１スイッチ部２１ａ及び第３スイッチ部２２ａは、２つのＮＭＯＳトランジスタ６１，６２のゲートに印加する信号ＳＧ１，ＳＧ２を６Ｖ程度の信号にしてＮＭＯＳトランジスタ６１，６２をオンさせると共に、ＮＭＯＳトランジスタ６３のゲートに印加する信号ＳＧ３を０ＶにしてＮＭＯＳトランジスタ６３をオフさせる。一方、第２スイッチ部２１ｂ及び第４スイッチ部２２ｂは、２つのＰＭＯＳトランジスタ６４，６５のゲートに印加する信号ＳＧ４，ＳＧ５を２４Ｖ程度の信号にしてＰＭＯＳトランジスタ６４，６５をオフさせると共に、ＰＭＯＳトランジスタ６６のゲートに印加する信号ＳＧ６を１８Ｖ程度の信号にしてＰＭＯＳトランジスタ６６をオンさせる。これにより、２つのＰＭＯＳトランジスタ６４，６５が互いに接続された共通接点Ｎｂの電位を２４Ｖの高電圧で保持することができるため、第２スイッチ部２１ｂ及び第４スイッチ部２２ｂのオフ状態を良好に実現することができる。
【００３０】
また第１及び第２のスイッチ２１，２２は、電荷蓄積期間において第１の抵抗１１の両端Ｎ１０，Ｎ１１の電圧が２４Ｖ付近の高電圧であれば、第１スイッチ部２１ａ及び第３スイッチ部２２ａをオフ状態にし、第２スイッチ部２１ｂ及び第４スイッチ部２２ｂをオン状態にする。すなわち、第１スイッチ部２１ａ及び第３スイッチ部２２ａは、２つのＮＭＯＳトランジスタ６１，６２のゲートに印加する信号ＳＧ１，ＳＧ２を０ＶにしてＮＭＯＳトランジスタ６１，６２をオフさせると共に、ＮＭＯＳトランジスタ６３のゲートに印加する信号ＳＧ３を６Ｖ程度の信号にしてＮＭＯＳトランジスタ６３をオンさせる。これにより、２つのＮＭＯＳトランジスタ６１，６２が互いに接続された共通接点Ｎａの電位を０Ｖの低電圧で保持することができるため、第１スイッチ部２１ａ及び第３スイッチ部２２ａのオフ状態を良好に実現することができる。一方、第２スイッチ部２１ｂ及び第４スイッチ部２２ｂは、２つのＰＭＯＳトランジスタ６４，６５のゲートに印加する信号ＳＧ４，ＳＧ５を１８Ｖ程度の信号にしてＰＭＯＳトランジスタ６４，６５をオンさせると共に、ＰＭＯＳトランジスタ６６のゲートに印加する信号ＳＧ６を２４Ｖ程度の信号にしてＰＭＯＳトランジスタ６６をオフさせる。
【００３１】
更に第１及び第２のスイッチ２１，２２は、電荷蓄積期間以外の期間において各スイッチ部２１ａ，２２ａ，２１ｂ，２２ｂをオフ状態にする。すなわち、第１スイッチ部２１ａ及び第３スイッチ部２２ａは、２つのＮＭＯＳトランジスタ６１，６２のゲートに印加する信号ＳＧ１，ＳＧ２を０ＶにしてＮＭＯＳトランジスタ６１，６２をオフさせると共に、ＮＭＯＳトランジスタ６３のゲートに印加する信号ＳＧ３を６Ｖ程度の信号にしてＮＭＯＳトランジスタ６３をオンさせる。また第２スイッチ部２１ｂ及び第４スイッチ部２２ｂは、２つのＰＭＯＳトランジスタ６４，６５のゲートに印加する信号ＳＧ４，ＳＧ５を２４Ｖ程度の信号にしてＰＭＯＳトランジスタ６４，６５をオフさせると共に、ＰＭＯＳトランジスタ６６のゲートに印加する信号ＳＧ６を１８Ｖ程度の信号にしてＰＭＯＳトランジスタ６６をオンさせる。
【００３２】
したがって、図５に示すようなアナログスイッチを構成すれば、各スイッチ部２１ａ，２１ｂ，２２ａ，２２ｂのそれぞれがオフ状態のときに、第１の抵抗１１の両端Ｎ１０，Ｎ１１と、第１のキャパシタ１３の両端Ｎ１２，Ｎ１３との間に電位差が生じた場合であっても各スイッチ部２１ａ，２１ｂ，２２ａ，２２ｂは電流を流さないため、オフ状態を良好に維持することができるようになる。また上述のように電荷蓄積期間では、第１の抵抗１１の両端Ｎ１０，Ｎ１１の電圧に応じて、ＮＭＯＳトランジスタ６１，６２，６３で構成された第１スイッチ部２１ａ及び第３スイッチ部２２ａと、ＰＭＯＳトランジスタ６４，６５，６６で構成された第２スイッチ部２１ｂ及び第４スイッチ部２２ｂとを選択してオン状態に切り替えることにより、第１の抵抗１１の両端Ｎ１０，Ｎ１１の電圧が高電圧（２４Ｖ付近）と低電圧（０Ｖ付近）とのいずれであっても第１及び第２のスイッチ２１，２２のそれぞれが正常にオン状態となるため、第１のキャパシタ１３に電荷を蓄積することができる。
【００３３】
ところで、図５に示すアナログスイッチを用いる場合であっても、各スイッチ部２１ａ，２２ａ，２１ｂ，２２ｂのオンオフ状態を切り替えるときに、外乱ノイズの影響や過渡現象などによって３つのＮＭＯＳトランジスタ６１，６２，６３の共通接点Ｎａが高電圧となってしまったり、或いは、３つのＰＭＯＳトランジスタ６４，６５，６６の共通接点Ｎｂが低電圧となってしまうことがある。そこで、そのような現象が生じた場合であっても、３つのＮＭＯＳトランジスタ６１，６２，６３や３つのＰＭＯＳトランジスタ６４，６５，６６を正常に動作させることができるようにするため、図６に示すように保護ダイオード６７，６８を設けた構成を採用しても良い。すなわち、第１スイッチ部２１ａ及び第３スイッチ部２２ａには、アノードを共通接点Ｎａに接続し、カソードを６Ｖ程度の所定電位に接続した保護ダイオード６７を設け、第２スイッチ部２１ｂ及び第４スイッチ部２２ｂには、アノードを１８Ｖ程度の所定電位に接続し、カソードを共通接点Ｎｂに接続した保護ダイオード６８を設けるようにしても良い。このような構成によれば、３つのＮＭＯＳトランジスタ６１，６２，６３の共通接点Ｎａが高電圧となることを防止できると共に、３つのＰＭＯＳトランジスタ６４，６５，６６の共通接点Ｎｂが低電圧となることを防止することができるため、各スイッチ部２１ａ，２２ａ，２１ｂ，２２ｂを正常に動作させることができるようになる。
【００３４】
また上述したアナログスイッチの構成は、電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０にも採用することが好ましい。すなわち、電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０は、少なくともその一端に２４Ｖ程度の高電圧が印加されるため、電荷蓄積スイッチＳＷ１０と同様の構成を採用することが好ましい。図７は、電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０の具体的構成例を示す図である。まず図７（ａ）に示す電圧切替スイッチＳＷ２０は、３つのＮＭＯＳトランジスタ７１，７２，７３で構成した場合を例示している。この電圧切替スイッチＳＷ２０は、ボルテージフォロア３０にドレインが接続される第１のＮＭＯＳトランジスタ７１と、第１のキャパシタ１３の一端Ｎ１２にドレインが接続され、第１のＮＭＯＳトランジスタ７１のソースにソースが接続される第２のＮＭＯＳトランジスタ７２と、第１及び第２のＮＭＯＳトランジスタ７１，７２のソースにドレインが接続され、接地電位（０Ｖ）にソースが接続される第３のＮＭＯＳトランジスタ７３とを備える構成である。そして電圧切替スイッチＳＷ２０は、レベルシフト期間及び電荷転送期間において２つのＮＭＯＳトランジスタ７１，７２のゲートに印加する信号ＳＧ１，ＳＧ２を６Ｖ程度の信号にしてＮＭＯＳトランジスタ７１，７２をオンさせると共に、ＮＭＯＳトランジスタ７３のゲートに印加する信号ＳＧ３を０ＶにしてＮＭＯＳトランジスタ７３をオフにする。また電圧切替スイッチＳＷ２０は、レベルシフト期間及び電荷転送期間以外の期間において２つのＮＭＯＳトランジスタ７１，７２のゲートに印加する信号ＳＧ１，ＳＧ２を０ＶにしてＮＭＯＳトランジスタ７１，７２をオフさせると共に、ＮＭＯＳトランジスタ７３のゲートに印加する信号ＳＧ３を６Ｖ程度の信号にしてＮＭＯＳトランジスタ７３をオンにする。これにより、電圧切替スイッチＳＷ２０は正常にオンオフ動作を行うことができるようになる。
【００３５】
また図７（ｂ）に示す電荷転送スイッチＳＷ３０は、３つのＮＭＯＳトランジスタ７４，７５，７６で構成した場合を例示している。この電荷転送スイッチＳＷ３０は、第１のキャパシタ１３の他端Ｎ１３にドレインが接続される第１のＮＭＯＳトランジスタ７４と、第２のキャパシタ１４の一端Ｎ１４にドレインが接続され、第１のＮＭＯＳトランジスタ７４のソースにソースが接続される第２のＮＭＯＳトランジスタ７５と、第１及び第２のＮＭＯＳトランジスタ７４，７５のソースにドレインが接続され、接地電位（０Ｖ）にソースが接続される第３のＮＭＯＳトランジスタ７６とを備える構成である。そして電荷転送スイッチＳＷ３０は、電荷転送期間において２つのＮＭＯＳトランジスタ７４，７５のゲートに印加する信号ＳＧ１，ＳＧ２を６Ｖ程度の信号にしてＮＭＯＳトランジスタ７４，７５をオンさせると共に、ＮＭＯＳトランジスタ７６のゲートに印加する信号ＳＧ３を０ＶにしてＮＭＯＳトランジスタ７６をオフにする。また電荷転送スイッチＳＷ３０は、電荷転送期間以外の期間において２つのＮＭＯＳトランジスタ７４，７５のゲートに印加する信号ＳＧ１，ＳＧ２を０ＶにしてＮＭＯＳトランジスタ７４，７５をオフさせると共に、ＮＭＯＳトランジスタ７６のゲートに印加する信号ＳＧ３を６Ｖ程度の信号にしてＮＭＯＳトランジスタ７６をオンにする。これにより、電荷転送スイッチＳＷ３０は正常にオンオフ動作を行うことができるようになる。
【００３６】
次に図８は、電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０の別の構成例を示す図である。すなわち、図８に示す電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０は、図６と同様に、保護ダイオード７７，７８を設けたものである。図８（ａ）及び（ｂ）に示すように電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０のそれぞれに保護ダイオード７７，７８を設けることにより、ＮＭＯＳトランジスタ７１，７２，７３の共通接点Ｎｃ及びＮＭＯＳトランジスタ７４，７５，７６の共通接点Ｎｄのそれぞれが高電圧となることを防止することができるようになる。尚、図７及び図８では、ＮＭＯＳトランジスタを用いる場合を例示したが、ＰＭＯＳトランジスタを用いて電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０を構成しても良い。
【００３７】
また電荷蓄積スイッチＳＷ１１、電圧切替スイッチＳＷ２１及び電荷転送スイッチＳＷ３１については、上述した電荷蓄積スイッチＳＷ１０、電圧切替スイッチＳＷ２０及び電荷転送スイッチＳＷ３０と同様である。尚、リセットスイッチＳＷ４０，ＳＷ４１については、高電圧が印加される可能性がないため、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタを単独で用いて構成すれば良い。
【００３８】
以上のように本実施形態の電流検出装置１は、第１の抵抗１１及び第２の抵抗１２で生じる電位差に応じた電荷を第１及び第３のキャパシタ１３，１５に蓄積した後、第１及び第３のキャパシタ１３，１５に蓄積された電荷を第２及び第４のキャパシタ１４，１６に転送し、第２及び第４のキャパシタ１４，１６に蓄積された電荷を所定の基準電圧Ｖｒｅｆを基準とする電圧に変換して出力する構成であり、高精度に負荷電流Ｉを検出することが可能な構成である。また電荷蓄積スイッチＳＷ１０，ＳＷ１１、電圧切替スイッチＳＷ２０，ＳＷ２１及び電荷転送スイッチＳＷ３０，ＳＷ３１のそれぞれを上述した構成とすることにより、第１の抵抗１１及び第２の抵抗１２で生じる電位差に応じた電荷の蓄積及び転送を適切に行うことができるようになる。
【００３９】
以上、本発明の一実施形態について説明したが、本発明は上述したものに限定されるものではなく、種々の変形例が適用可能である。
【００４０】
例えば上記実施形態では、負荷２に対して第１の抵抗１１と第２の抵抗１２とが直列に接続され、負荷２に流れる負荷電流Ｉに応じて第１及び第２の抵抗１１，１２のそれぞれで生じる電位差に応じた電荷を蓄積し、それらの電荷を電圧に変換して差動出力する場合を例示した。しかし、本発明は、必ずしも差動出力を行うものに限られない。すなわち、本発明は、差動出力を行うための一対の構成のうち、少なくとも一方の構成を備えたものであっても構わない。
【００４１】
また上記実施形態では、駆動回路から負荷２に供給される駆動信号Ｖｉ＋，Ｖｉ−がＰＷＭ信号である場合を例示したが、駆動信号Ｖｉ＋，Ｖｉ−はＰＷＭ信号に限られない。
【００４２】
また上記実施形態で説明した電流検出装置１は、負荷に供給される電力を制御する電力制御装置の一部に設けることもできる。その例を図９に示す。図９に示す電力制御装置１１０は、ＡＣ／ＤＣコンバータなどで構成される電源１１１を備え、その電源１１１から供給される電力で第１の負荷１２０と第２の負荷１３０とを同時に駆動する装置である。第１の負荷１２０は、例えばＬＣＤ（Liquid Crystal Display）１２１とＬＣＤドライバ１２２とを備えており、ＬＣＤドライバ１２２が電源１１１から供給される電力によってＬＣＤ１２１を駆動することにより、静止画像や動画像などの様々な画像をＬＣＤ１２１に表示する。第２の負荷１３０は、スピーカー１３１と、パワーＭＯＳトランジスタで構成される２つのスイッチング素子１３２，１３３とを備えて構成され、ＬＣＤ１２１で表示される画像と同期した音響出力を行う。電源１１１は、所定の電圧を出力し、第１及び第２の負荷１２０，１３０に対して所定電力を上限値とする電力を供給する。そして電力制御装置１１０は、電源１１１の出力側に介挿される抵抗１１２と、その抵抗１１２の両端の電圧差に基づいて上述したように第１及び第２の負荷１２０，１３０に供給される電流Ｉ１０を検出する電流検出装置１と、電流検出装置１によって検出される電流Ｉ１０に基づき、電源１１１からの供給電力が所定の上限値を超える場合に電源１１１から第２の負荷１３０に対して出力される電流Ｉ１２を規制する電流規制回路１１３と、電流規制回路１１３と第２の負荷１３０との間に設けられるキャパシタ１１４とを備えている。
【００４３】
図９に示す構成において、例えば電源１１１から第１の負荷１２０に供給される供給電力が第１の負荷１２０で消費される消費電力よりも小さい場合、ＬＣＤ１２１の表示画面にちらつきなどが生じ、動作不良となる。これに対し、電源１１１から第２の負荷１３０に供給される供給電力が第２の負荷１３０において所定の音圧レベルで音響出力を行うために必要となる消費電力よりも小さい場合であってもスピーカー１３１からの音響出力は継続させることができる。そのため、電力制御装置１１０は、電源１１１から第１の負荷１２０及び第２の負荷１３０の双方に供給される供給電力が上限値を超えるときには、第１の負荷１２０に対する電力供給を優先し、第２の負荷１３０に対して供給する電力を低下させる。そのため、電流検出装置１は、抵抗１１２に流れる電流Ｉ１０を検出することにより電源１１１から供給される供給電力を監視する。そして電流規制回路１１３は、電流検出装置１によって検出される電流Ｉ１０に基づいて電源１１１から供給される供給電力が所定の上限値を超えるか否かを判断し、供給電力が所定の上限値を超える場合に第２の負荷１３０に対して供給される電流Ｉ１２を規制する。これにより、電力制御装置１１０は、電源１１１から供給される供給電力が所定の上限値の範囲内で第１の負荷１２０と第２の負荷１３０とを同時駆動することができる。
【００４４】
キャパシタ１１４は、電流規制回路１１３と第２の負荷１３０との間に設けられており、電流規制回路１１３によって電源から第２の負荷１３０に対して供給される電流Ｉ１２が規制されていないときに充電を行い、電源１１１から第２の負荷１３０に供給される電力の一部を蓄積する。そして電流規制回路１１３によって電源１１１から第２の負荷１３０に対して供給される電流Ｉ１２が規制されるとき、キャパシタ１１４は、放電を行い、蓄積した電力を第２の負荷１３０に供給し、電源１１１から第２の負荷１３０に供給される電力の低下分を補充する。すなわち、キャパシタ１１４は、電流規制回路１１３によって電流Ｉ１２が規制された状態のときに電源１１１から第２の負荷１３０に供給される電力の不足分を補うことにより、第２の負荷１３０における消費電力が所定値から急激に低下してしまうことを抑制し、第２の負荷１３０の動作を安定させるように機能する。上記実施形態で説明した電流検出装置１は、このような電力制御装置１１０に適用することも可能である。
【符号の説明】
【００４５】
１…電流検出装置、１１…第１の抵抗、１２…第２の抵抗、１３…第１のキャパシタ、１４…第２のキャパシタ、１５…第３のキャパシタ、１６…第４のキャパシタ、ＳＷ１０，ＳＷ１１…電荷蓄積スイッチ、ＳＷ２０，ＳＷ２１…電圧切替スイッチ、ＳＷ３０，ＳＷ３１…電荷転送スイッチ、４０…出力回路、６１，６２，６３，７１，７２，７３，７４，７５，７６…ＮＭＯＳトランジスタ（ＭＯＳトランジスタ）、６４，６５，６６…ＰＭＯＳトランジスタ（ＭＯＳトランジスタ）
【図１】
2016205828.tif 000003
【図２】
2016205828.tif 000004
【図３】
2016205828.tif 000005
【図４】
2016205828.tif 000006
【図５】
2016205828.tif 000007
【図６】
2016205828.tif 000008
【図７】
2016205828.tif 000009
【図８】
2016205828.tif 000010
【図９】
2016205828.tif 000011
【図１０】
2016205828.tif 000012