(57)【要約】【課題】熱応力等の応力が無電解めっき層に作用しても、無電解めっき層に対して、良好な半田接合力を得ることができるプリント配線板を提供する。【解決手段】プリント配線板１Ａは、絶縁材料からなる第２絶縁層１５Ｂと、第２絶縁層１５Ｂの上に形成され、導体パッド２３を一部に含む第２導体層１６Ｂと、第２導体層１６Ｂの上に形成され、導体パッド２３の一部を露出させる開口部２７を有するソルダーレジスト層２９と、露出された導体パッド２３上に形成される無電解めっき層５１と、を備える。無電解めっき層５１は、導体パッド２３の表面からＮｉ層５２、Ｐｄ層５３、およびＡｕ層５４を順次積層した無電解Ｎｉ／Ｐｄ／Ａｕ層であり、Ｎｉ層５２には、６〜８質量％のＰが含有されており、導体パッド２３同士の間隔Ｐは、１００μｍ以下である。【選択図】図２
2016162770.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料からなる絶縁層と、
前記絶縁層の上に形成され、導体パッドを一部に含む導体層と、
前記導体層の上に形成され、前記導体パッドの一部を露出させる開口部を有するソルダーレジスト層と、
前記露出された導体パッド上に形成される無電解めっき層と、を備えたプリント配線板であって、
前記無電解めっき層は、前記導体パッドの表面からＮｉ層、Ｐｄ層、およびＡｕ層を順次積層した無電解Ｎｉ／Ｐｄ／Ａｕ層、または、前記導体パッドの表面からＮｉ層およびＡｕ層を順次積層した無電解Ｎｉ／Ａｕ層であり、
前記Ｎｉ層には、６〜８質量％のＰが含有されており、
前記導体パッド同士の間隔は、１００μｍ以下である。
【請求項２】
請求項１に記載のプリント配線板において、
前記無電解めっき層は、Ｓｎ系半田に接続される層である。
【請求項３】
請求項２に記載のプリント配線板において、
前記Ｓｎ系半田は、ＳｎＡｇ系半田、ＳｎＡｇＣｕ系半田、ＳｎＺｎＢｉ系半田、または、ＳｎＣｕ系半田である。
【請求項４】
請求項１に記載のプリント配線板において、
前記無電解めっき層は、無電解Ｎｉ／Ｐｄ／Ａｕ層であり、
前記Ｎｉ層の厚さは、３〜１０μｍであり、
前記Ｐｄ層の厚さは、０．０１〜１μｍであり、
前記Ａｕ層の厚さは、０．０１〜１μｍである。
【請求項５】
請求項１に記載のプリント配線板において、
前記無電解めっき層は、無電解Ｎｉ／Ａｕ層であり、
前記Ｎｉ層の厚さは、３〜１０μｍであり、
前記Ａｕ層の厚さは、０．０１〜１μｍである。
【請求項６】
請求項４または５に記載のプリント配線板において、
前記開口部から露出した前記Ａｕ層の外径は、８０μｍ以下である。
【請求項７】
請求項１に記載のプリント配線板において、
前記無電解めっき層は、前記絶縁層の上表面から突出すると共に外周部が前記絶縁層上に配置されるめっきバンプであって、
前記めっきバンプの形状は、
平坦頂面と、外周部に配置されて前記絶縁層から前記平坦頂面へ近づくにつれて窄まるように湾曲する湾曲外周面と、を有する形状である。
【請求項８】
請求項７に記載のプリント配線板において、
前記めっきバンプは、無電解Ｎｉ／Ｐｄ／Ａｕ層で構成され、
前記絶縁層の上表面から前記平坦頂面までの高さは、１５μｍ以下であって、
前記Ｎｉ層の厚さは１０〜３５μｍであり、
前記Ｐｄ層の厚さは０．０１〜１μｍであり、
前記Ａｕ層の厚さは０．０１〜１μｍである。
【請求項９】
請求項７に記載のプリント配線板において、
前記めっきバンプは、無電解Ｎｉ／Ａｕ層で構成され、
前記絶縁層の上表面から前記平坦頂面までの高さは、１５μｍ以下であって、
前記Ｎｉ層の厚さは１０〜３５μｍであり、
前記Ａｕ層の厚さは０．０１〜１μｍである。
【請求項１０】
請求項７〜９のいずれか一項に記載のプリント配線板において、
前記平坦頂面の外径が８０μｍ以下である。
【請求項１１】
請求項１〜１０のいずれか一項に記載のプリント配線板において、
前記導体層下に形成されたキャビティに配置される電子部品をさらに有し、
前記無電解めっき層には、プリント配線板の厚さ方向から見て前記キャビティを覆う位置に配置される複数の第１めっき層と、プリント配線板の厚さ方向から見て前記キャビティの外側に配置される複数の第２めっき層と、が含まれ、
前記第１めっき層が形成された前記導体パッド同士の間隔は、前記第２めっき層が形成された前記導体パッド同士の間隔よりも狭い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁材料からなる絶縁層と、絶縁層に形成され、導体パッドを一部に含む導体層と、を備えたプリント配線板に関する。
【背景技術】
【０００２】
従来から、ＩＣチップ（半導体素子）等の電子部品を実装するプリント配線板が知られている。プリント配線板は、絶縁層と導体層が交互に積層された基板である。たとえば特許文献１には、以下に示すプリント配線板が提案されている。プリント配線板は、誘電体層と導体層を有する積層体を有し、積層体の一方の主表面上の導体層には、複数の導体パッドが形成され、各導体パッドには無電解めっき層が形成されている。無電解めっき層は、Ｐが８．５質量％〜１５質量％含有する無電解Ｎｉめっき層を有し、無電解Ｎｉめっき層の半田接合側の主表面がＡｕめっき層にて覆われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２８６３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、無電解Ｎｉめっき層にＰが、８．５質量％〜１５質量％の範囲で含有していると、半田層と無電解Ｎｉメッキ層との界面に、濃化したリン層が形成され、無電解めっき層と半田層との接合力が低下することが考えられる。特に、導体パッド同士の間隔が１００μｍ超えた場合には、接合部分の距離が広がるため、熱応力によりこれらの接合力が十分でないことが想定される。
【０００５】
本発明は、このような点を鑑みてなされたものであり、その目的とするところは、無電解めっき層に対して、良好な半田接合力を得ることができるプリント配線板を提供することにある。
【課題を解決するための手段】
【０００６】
前記課題を解決すべく、本発明に係るプリント配線板は、絶縁材料からなる絶縁層と、前記絶縁層の上に形成され、導体パッドを一部に含む導体層と、前記導体層の上に形成され、前記導体パッドの一部を露出させる開口部を有するソルダーレジスト層と、前記露出された導体パッド上に形成される無電解めっき層と、を備えたプリント配線板であって、前記無電解めっき層は、前記導体パッドの表面からＮｉ層、Ｐｄ層、およびＡｕ層を順次積層した無電解Ｎｉ／Ｐｄ／Ａｕ層、または、前記導体パッドの表面からＮｉ層およびＡｕ層を順次積層した無電解Ｎｉ／Ａｕ層であり、前記Ｎｉ層には、６〜８質量％のＰが含有されており、前記導体パッド同士の間隔は、１００μｍ以下である。
【発明の効果】
【０００７】
本発明によれば、熱応力等の応力が無電解めっき層に作用しても、無電解めっき層に対して、良好な半田接合力を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係るプリント配線板の模式的断面図。
【図２】図１に示すプリント配線板の最外層の部分拡大図。
【図３】図１に示す第１実施形態の変形例に係るプリント配線板の模式的断面図。
【図４】図３に示すプリント配線板の最外層の部分拡大図。
【図５】本発明の第２実施形態に係るプリント配線板の模式的断面図。
【図６】図５に示すプリント配線板の最外層の部分拡大図。
【図７Ａ】図６に示すプリント配線板の製造方法を説明するための部分拡大図。
【図７Ｂ】図６に示すプリント配線板の製造方法を説明するための部分拡大図。
【図８】本発明の第３実施形態に係るプリント配線板の模式的断面図。
【図９】図８に示すプリント配線板の最外層の部分拡大図。
【図１０Ａ】図８に示すプリント配線板の製造方法を説明するための図。
【図１０Ｂ】図８に示すプリント配線板の製造方法を説明するための図。
【図１０Ｃ】図８に示すプリント配線板の製造方法を説明するための図。
【図１０Ｄ】図８に示すプリント配線板の製造方法を説明するための図。
【図１０Ｅ】図８に示すプリント配線板の製造方法を説明するための図。
【図１１】本発明の第４実施形態に係るプリント配線板の模式的断面図。
【図１２】図１１に示すプリント配線板の最外層の部分拡大図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明に係るプリント配線板のいくつかの実施形態およびその変形例について説明する。図面の説明において、同じ構成には同じ符号を付し、一部詳細な説明を省略する。
【００１０】
〔第１実施形態〕
図１は、本発明の第１実施形態に係るプリント配線板の模式的断面図であり、図２は、図１に示すプリント配線板の最外層の部分拡大図である。図１に示すように、本実施形態に係るプリント配線板１Ａは、半導体素子９を表面に固定し、導体パターン（導体配線）で接続することで電子回路を構成する板状またはフィルム状の部品であり、本実施形態では、プリント配線板１Ａは多層積層配線板である。
【００１１】
具体的には、プリント配線板１Ａは、コア基板１１を挟んで、コア基板１１の上にそれぞれ絶縁層と導体層とを交互に積層してなるビルドアップ多層積層配線板であり、スルーホール１３Ａに形成されたスルーホール導体１３を介してその両側が電気的に接続されている。本実施形態では、プリント配線板１Ａは、コア基板１１の中心軸ＣＬを挟んで、上下対称の構造になっている。したがって、以下の説明においては、中心軸ＣＬよりも上側（片側）のみを説明する。なお、本実施形態では、プリント配線板１Ａは、中心軸ＣＬを挟んで上下対称の構造となっているが、接続される電子部品に合わせて、非対称の構造であってもよく、その構造は限定されるものではない。
【００１２】
また、本実施形態では、半導体素子９を１つ搭載した例を示しているが、後述する第３実施形態の如く、これらを複数搭載してもよい。半導体素子９は、たとえば、ＭＰＵ（Micro-Processing Unit）、またはＤＲＡＭ（Dynamic Random Access Memory）などの半導体素子である。
【００１３】
コア基板１１の表面には、コア導体層１２が形成されており、コア導体層１２は、シード層１２ａおよび電気めっき層１２ｂが順次積層された層である。シード層１２ａは、銅、チタン、チタン化合物（たとえばチタンナイトライド）、ニッケル、またはクロムからなる層であり、これらの材料が複数積層されていてもよい。シード層１２ａを介して、絶縁材料からなるコア基板１１の表面に電気めっき層１２ｂを形成することができる。このようなシード層１２ａは、無電解めっき、またはスパッタリング等により形成することができる。このシード層１２ａの上に、電気銅めっきにより電気めっき層１２ｂが形成される。電気めっき層１２ｂは、銅などの金属材料からなる層である。コア導体層１２は、第１絶縁層１５Ａで覆われている。コア基板１１および第１絶縁層１５Ａは、３０〜８０質量％の無機フィラーを含有した熱硬化性エポキシ樹脂、または、感光性樹脂からなる。
【００１４】
第１絶縁層１５Ａ内には、コア導体層１２と導通する第１導体ビア１８Ａが形成されており、第１絶縁層１５Ａの表面には、第１導体層１６Ａが形成されている。第１導体層１６Ａは、コア導体層１２と同様に、シード層１６ａおよび電気めっき層１６ｂが順次積層された層であり、第１導体層１６Ａと同じ金属材料からなる層である。第１導体層１６Ａは、第１絶縁層１５Ａと同じ材料からなる第２絶縁層１５Ｂでさらに覆われている。
【００１５】
このように、第２絶縁層１５Ｂを設けることにより、コア導体層１２および第１導体層１６Ａは、第２絶縁層１５Ｂを挟んで、後述する第２導体層１６Ｂと反対側に形成された、プリント配線板１Ａの内部導体回路層となる。本実施形態では、内部導体回路層である第１導体層１６Ａは、複数の導体パターン４１，４１,…の配列方向に延在した平面状（薄膜状）の導体層１６ｅをさらに有している。平面状の導体層１６ｅは、第１導体層１６Ａの一部を構成するグランド層に電気的に接続されている（図示せず）。
【００１６】
第２絶縁層１５Ｂの上には、ビルドアップされた複数の導体層のうち最外層に位置する第２導体層１６Ｂが形成されている。第２導体層１６Ｂは、シード層１６ｃおよび電気めっき層１６ｄが順次積層された層である。シード層１６ｃは、上述したごとく、銅、チタン、チタン化合物（チタンナイトライド）、または、ニッケルからなる層であり、これらの材料が複数層積層されていてもよい。
【００１７】
シード層１６ｃの上には、電気銅めっきにより電気めっき層１６ｄが形成されている。このように形成された第２導体層１６Ｂは、複数の導体パッド２３と、複数の導体パターン４１，４１とを有している。第２導体層１６Ｂは、ソルダーレジスト層２９で覆われている。ソルダーレジスト層２９は、導体パッド２３の一部を露出させる開口部２７を有している。
【００１８】
より具体的には、第２導体層１６Ｂは、半導体素子９に、半田層９２を介して電気的に接続される複数の導体パッド２３，２３,…と、導体パッド２３，２３の間に、ラインアンドスペース状に形成された複数の導体パターン（導体配線）４１,４１,…と、で構成されている。ここで、図２に示すように、導体パッド２３，２３同士の間隔Ｐは、１００μｍ以下であり、好ましくは、３０μｍ以上である。
【００１９】
各導体パッド２３は、第２絶縁層１５Ｂの内部に形成された第２導体ビア１８Ｂを介して、第２導体層１６Ｂに電気的に接続されている。複数の導体パッド２３,２３,…の上表面と複数の導体パターン４１,４１,…の上表面とは同一の平面上に位置している。これにより、ソルダーレジスト層２９のうねりを低減することができ、半導体素子９の実装性を高めることができる。
【００２０】
さらに、ソルダーレジスト層２９の開口部２７から露出された各導体パッド２３上には、無電解めっき層５１が形成されている。無電解めっき層５１は、開口部２７の空間の一部を残すように形成されており、ソルダ―レジスト層２９の上表面に対して窪むように形成されている。図２に示すように、無電解めっき層５１は、導体パッド２３の表面からＮｉ層５２、Ｐｄ層５３、およびＡｕ層５４を順次積層した無電解Ｎｉ／Ｐｄ／Ａｕ層であり、Ｎｉ層５２には、６〜８質量％のＰが含有されている。Ｎｉ層５２、Ｐｄ層５３、およびＡｕ層５４は、無電解めっきにより形成された層である。Ｎｉ層５２の厚さは、３〜１０μｍであることが好ましく、より好ましくは７μｍ以下である。Ｐｄ層５３の厚さは、０．０１〜１μｍであることが好ましく、より好ましくは０．０２〜０．２μｍである。Ａｕ層５４の厚さは、０．０１〜１μｍであることが好ましく、より好ましくは０．０４〜０．０６μｍである。また、半田層９２と直接接触するＡｕ層５４の外径は、８０μｍ以下であり、好ましくは、１０μｍ以上である。
【００２１】
このような無電解めっき層５１は、以下のようにして形成することができる。まず、第２導体層１６Ｂを形成後、ソルダーレジスト層２９を被覆し、さらにこの上に樹脂保護膜（図示せず）を被覆する。その後、導体パッド２３の上表面の一部が露出するように、樹脂保護膜とソルダーレジスト層２９に開口部を形成する。上表面の露出した導体パッド２３に、無電解めっきにより、無電解めっき層５１を形成し、その後、樹脂保護膜を除去する。
【００２２】
ここで、無電解めっき層５１のＮｉ層５２を形成する際には、めっき金属源の硫酸Ｎｉまたは塩化Ｎｉが配合され、還元剤として次亜リン酸ナトリウムやピロリン酸ナトリウムなどのリン酸化合物を添加した無電解Ｎｉめっき液が使用される。本実施形態では、Ｎｉ層５２には、６〜８質量％のＰを含有させるため、リン酸化合物の添加量を調整する。
【００２３】
次に、Ｎｉ層５２の上にＰｄ層５３を形成する際には、めっき金属源の塩化Ｐｄが配合され、還元剤として次亜リン酸ナトリウムやクエン酸ナトリウムなどを添加した無電解Ｐｄめっき液が使用される。次に、Ｐｄ層５３の上にＡｕ層５４を形成する際には、めっき金属源のシアン化金カリウムが配合され、還元剤として次亜リン酸ナトリウムまたはクエン酸ナトリウムなどを添加した無電解Ａｕめっき液が使用される。
【００２４】
本実施形態では、無電解めっき層５１は、半導体素子９のパッド９１に形成された半田層９２に接続される。半田層９２は、Ｓｎを主成分としたＳｎ系半田からなり、たとえば、ＳｎＡｇ系半田、ＳｎＡｇＣｕ系半田、ＳｎＺｎＢｉ系半田、または、ＳｎＣｕ系半田などを挙げることができる。
【００２５】
本実施形態では、無電解めっき層５１は、導体パッド２３の表面からＮｉ層５２、Ｐｄ層５３、およびＡｕ層５４を順次積層した無電解Ｎｉ／Ｐｄ／Ａｕ層であり、Ｎｉ層５２に６〜８質量％のＰを含有した。さらに、導体パッド２３，２３同士の間隔（ピッチ）Ｐを、１００μｍ以下にした。
【００２６】
これにより、半導体素子９を、半田層９２を介してプリント配線板１Ａに搭載した後に、熱応力等の応力が無電解めっき層５１に作用しても、Ｎｉを含む金属間化合物の層が形成されるので、無電解めっき層５１に対して、良好な半田接合力を得ることができる。特に、半田層９２にＳｎ系半田を用いることで、Ｐｄ層５３と半田層９２との間にＮｉ−Ｓｎ合金層（金属間化合物層）が形成され、半田層９２とＮｉ層５２との密着強度を高めることができる。なお、Ａｕ層５４のＡｕは、半田層９２に拡散する。
【００２７】
ここで、Ｐの含有量が６質量％未満である場合、Ｎｉ層５２のＮｉが半田層９２に拡散する速度が速くなる。この結果、半田層９２を構成する金属とＮｉ層５２のＮｉとの金属間化合物の層と、Ｎｉ層５２との間のＮｉ３Ｐ層（もしくはリンリッチ層）にカーケンダルボイドが発生し、無電解めっき層５１と半田層９２との接合力が低下する。
【００２８】
一方、Ｐの含有量が８質量％を超えた場合、半田層９２とＮｉ層５２との界面に、濃化したリン層が形成され、半田層９２を構成する金属とＮｉ層５２のＮｉとの金属間化合物の生成が抑制される。この結果、無電解めっき層５１と半田層９２との接合力が低下する。
【００２９】
上述したＰの含有量が、６〜８質量％の範囲内にあっても、導体パッド２３，２３同士の間隔Ｐが１００μｍを超えた場合には、この間隔Ｐが大きすぎる。このため、半田層９２を介して半導体素子９を搭載した後に発生する熱応力等の応力が原因となって、半田層９２とＮｉ層５２間のとの間に形成された金属間化合物層の近傍から亀裂が発生してしまう。
【００３０】
ここで、本実施形態では、無電解めっき層５１は、導体パッド２３の表面からＮｉ層５２、Ｐｄ層５３、およびＡｕ層５４を順次積層した無電解Ｎｉ／Ｐｄ／Ａｕ層である。しかしながら、Ｐｄ層５３を省略して、導体パッド２３の表面からＮｉ層５２およびＡｕ層５４を順次積層した無電解Ｎｉ／Ａｕ層であっても、同様の効果を期待することができる。この場合には、Ｎｉ層５２の厚さは、３〜１０μｍであることが好ましく、より好ましくは７ｍｍ以下である。Ａｕ層５４の厚さは、０．０１〜１μｍであることが好ましく、より好ましくは０．０４〜０．０６μｍである。この場合には、半田層９２とＮｉ層５２との間に、Ｎｉ−Ｓｎ合金層（金属間化合物層）が形成され（図示せず）、半田層９２とＮｉ層５２との密着強度を高めることができる。
【００３１】
本実施形態では、図１に示すように、半導体素子９のパッド９１に、半田層９２を形成したが、例えば、図１に示すプリント配線板１Ａの無電解めっき層５１に、半田バンプ９３を形成してもよい（図３参照）。半田バンプ９３は、半田層９２と同じ金属材料からなる。
【００３２】
このようにして得られたプリント配線板１Ｂには、図４に示すように、導体パッド２３の表面から、Ｎｉ層５２およびＰｄ層５３が順次形成され、図２に示すＡｕ層５４は半田バンプ９３に拡散して消滅する。さらに、Ｐｄ層５３と半田バンプ９３との間に、Ｎｉ−Ｓｎ合金層（金属間化合物層）が形成され、半田層９２とＮｉ層５２との密着強度を高めることができる。
【００３３】
〔第２実施形態〕
図５は、本発明の第２実施形態に係るプリント配線板の模式的断面図であり、図６は、図５に示すプリント配線板の最外層の部分拡大図である。図７Ａおよび図７Ｂは、図６に示すプリント配線板の製造方法を説明するための部分拡大図である。第２実施形態に係るプリント配線板が、図１に示す第１実施形態のものと相違する点は、無電解めっき層の形状である。したがって、その他の部分は、同じ符号を付して、その詳細な説明は省略する。
【００３４】
図５および図６に示すように、本実施形態に係る無電解めっき層６１は、ソルダーレジスト層２９の上表面から突出すると共に、外周部がソルダーレジスト層２９上に配置されるめっきバンプである。
【００３５】
めっきバンプの形状は、円状の平坦頂面６１ａと、外周部に配置されてソルダーレジスト層２９から平坦頂面６１ａへ近づくにつれて窄まるように湾曲する湾曲外周面６１ｂと、を有する形状である。平坦頂面６１ａの外径は、８０μｍ以下であることが好ましく、より好ましくは、１０μｍ以上であり、平坦頂面６１ａに半田層９２が接触する。
【００３６】
より具体的には、ソルダーレジスト層２９に形成された開口部２７には、Ｎｉ層６２の一部として、Ｎｉが充填されており、ソルダーレジスト層２９から突出した部分が、円状の平坦頂面６２ａと、外周部に配置されてソルダーレジスト層２９から平坦頂面６２ａへ近づくにつれて窄まるように湾曲する湾曲外周面６２ｂを有する形状となっている（図７Ｂ参照）。
【００３７】
本実施形態では、このＮｉ層６２に、Ｐｄ層６３およびＡｕ層６４が、順次形成されているが、Ｐｄ層６３を省略し、Ｎｉ層６２に、Ａｕ層６４のみが形成されていてもよい。ソルダーレジスト層２９の上表面から平坦頂面６１ａまでの高さは、好ましくは５μｍ以上、１５μｍ以下である。また、平坦頂面６１ａの外形は、好ましく１０μｍ以上、８０μｍ以下である。さらに、ここで、図６に示すように、導体パッド２３，２３同士の間隔（ピッチ）Ｐは、１００μｍ以下であり、好ましくは３０μｍ以上であり、第１実施形態のものと同じである。
【００３８】
Ｎｉ層６２の厚さ（具体的には、導体パッド２３の上表面からの厚さ）は１０〜３５μｍであることが好ましい。Ｐｄ層６３の厚さは、０．０１〜１μｍであることが好ましく、より好ましくは０．０２〜０．２μｍである。Ａｕ層６４の厚さは、０．０１〜１μｍであることが好ましく、より好ましくは０．０４〜０．０６μｍである。
【００３９】
本実施形態では、無電解めっき層６１であるめっきバンプが平坦頂面６１ａを有するので、半導体素子９の実装性を高めることができる。特に、本実施形態では、平坦頂面６１ａの近傍のＰｄ層６３と半田層９２との間に、Ｎｉ−Ｓｎ合金層（金属間化合物）が形成されるので、半田層９２とＮｉ層６２との密着強度を高めることができる。
【００４０】
ここで、図５および図６に示すプリント配線板１Ｃの無電解めっき層６１は、図７Ａおよび図７Ｂに示す方法で形成することができる。具体的には、第１実施形態と同様に、第２導体層１６Ｂを形成後、ソルダーレジスト層２９を被覆し、さらにこの上に樹脂保護膜を被覆した後、導体パッド２３の一部が露出するように、樹脂保護膜４３とソルダーレジスト層２９に開口部２７を形成する。形成された開口部２７の樹脂が露出した部分に、例えばＰｄ等の触媒を吸着させ、露出した導体パッド２３に、無電解Ｎｉめっきにより、Ｎｉめっき層６２Ａを形成する。
【００４１】
Ｎｉめっき層６２Ａは、樹脂保護膜４３の開口部内にも形成され、Ｎｉめっき層６２Ａのうちソルダーレジスト層２９の上表面から突出した部分が、湾曲した凸曲面となる。そして、このＮｉめっき層６２Ａの頂部６２ｃを、研磨、研削、または切削により、機械加工し、図７Ｂに示すように、平坦頂面６２ａを形成する。これにより、外周部に配置されてソルダーレジスト層２９から平坦頂面６２ａへ近づくにつれて窄まるように湾曲する湾曲外周面６２ｂが形成される。次に、平坦頂面６２ａを形成したＮｉ層６２に、Ｐｄ層６３およびＡｕ層６４を無電解めっきにより順次積層し、その後、樹脂保護膜４３を除去する。これにより、図６に示す無電解めっき層６１を得ることができる。
【００４２】
〔第３実施形態〕
図８は、本発明の第３実施形態に係るプリント配線板の模式的断面図であり、図９は、図８に示すプリント配線板の最外層の部分拡大図である。図１０Ａ〜図１０Ｅは、図８に示すプリント配線板の製造方法を説明するための図である。
【００４３】
図８に示すように、第３実施形態に係るプリント配線板１Ｄは、主配線板（キャビティ付き配線板）１０と、主配線板１０のキャビティ３０に埋設された副配線板８０を主に備えている（たとえば図１０Ｃ参照）。主配線板１０は、絶縁層と導体層を交互に積層した多層積層配線板であり、主配線板１０には、主配線板１０の導体パターンよりもファインパターンの複数の導体パターンが形成された副配線板８０が形成されている（本実施形態では埋設されている）。副配線板８０が、本発明でいう「電子部品」に相当する。
【００４４】
図８に示すように、第１半導体素子（ＭＰＵ）９Ａ及び第２半導体素子（たとえばＤＲＡＭ）９Ｂが、副配線板８０の複数の導体パターンを介して電気的に接続されている。なお、本実施形態では、２つの半導体素子を例示したが、たとえば第１半導体素子（ＭＰＵ）９Ａに、別の副配線板の副導体パターンを介して、さらなる半導体素子が電気的に接続されていてもよい。
【００４５】
図８に示すように、第３実施形態に係る主配線板１０のコア基板１１は、絶縁材料からなり、その表面側である第１主面１１Ｆと第２主面１１Ｂとに第１〜第３絶縁層１５Ａ〜１５Ｃと第１〜第３導体層１６Ａ〜１６Ｃとを交互に積層したビルドアップ多層積層配線板である。主配線板１０には、副配線板８０を搭載するためのキャビティ３０が形成されている。
【００４６】
本実施形態では、第１〜第３導体層１６Ａ〜１６Ｃは、シード層の上に電解めっき層が形成された層である。シード層と電解めっき層とは、第１実施形態で説明したものと同じ構成であり、以下、図８および図９では、これらを合わせて、第１〜第３導体層１６Ａ〜１６Ｃとして示している。また、上述したように、主配線板１０および副配線板８０には、導体パターン（導体配線）が形成されているが、図８および図９では、便宜上省略している。
【００４７】
第１実施形態と同じように、第１主面１１Ｆに形成されたコア導体層１２と、第２主面１１Ｂに形成されたコア導体層１２とは、スルーホール１３Ａ内のスルーホール導体１３を介して電気的に接続されている。
【００４８】
コア基板１１のコア導体層１２の上には、第１絶縁層１５Ａが積層されており、第１絶縁層１５Ａの上には、第１導体層１６Ａが積層されている。第１導体層１６Ａとコア導体層１２とは、第１絶縁層１５Ａの内部に形成された第１導体ビア１８Ａによって接続されている。
【００４９】
同様に、第１導体層１６Ａの上には、第２絶縁層１５Ｂが積層されており、第２絶縁層１５Ｂの上には、第２導体層１６Ｂが形成されている。第１導体層１６Ａと第２導体層１６Ｂとは、第２絶縁層１５Ｂ内に形成された第２導体ビア１８Ｂにより接続されている。
【００５０】
ここで、第１主面１１Ｆ側の第２導体層１６Ｂは、導体プレーン層３１Ａと導体回路層３１Ｂとを形成している。本実施形態では、導体プレーン層３１Ａは、平板状（ベタ状）をなしており、グランド接続されるグランド層である。本実施形態では、導体プレーン層３１Ａは、主配線板１０の中央寄り部分に配置され、導体回路層３１Ｂは、導体プレーン層３１Ａの両側に形成されている。
【００５１】
第２導体層１６Ｂの上には、第３絶縁層１５Ｃがさらに積層されており、第３絶縁層１５Ｃの上には、第３導体層１６Ｃが形成されている。第１主面１１Ｆ側では、第２導体層１６Ｂの導体回路層３１Ｂと、第３導体層１６Ｃとが、第３絶縁層１５Ｃ内に形成された第３導体ビア１８Ｃにより接続されている。第２主面１１Ｂ側では、第２導体層１６Ｂと、第３導体層１６Ｃとが、第３絶縁層１５Ｃ内に形成された第３導体ビア１８Ｃにより接続されている。
【００５２】
第３導体層１６Ｃの上には、絶縁材料からなる外側絶縁層３４が積層されている。本実施形態では、外側絶縁層３４は、第３導体層１６Ｃを保護する層であり、各絶縁層１５Ａ〜１５Ｃと同じ材質で構成されている。外側絶縁層３４の厚さは７〜１５μｍであり、各絶縁層１５Ａ〜１５Ｃの厚さ（１０〜３０μｍ）よりも薄くなっている。なお、本実施形態では、外側絶縁層３４は、主配線板１０の第１主面１１Ｆ側と、第２主面１１Ｂ側に形成されているが、第１主面１１Ｆ側のみに形成されていてもよい。
【００５３】
図８に示すように、複数の第１〜第３導体ビア１８Ａ〜１８Ｃおよびスルーホール導体１３のうち、一部がスタック導体ビアを形成している。具体的には、後述するキャビティ３０に隣接する第１〜第３導体ビア１８Ａ〜１８Ｃ及びスルーホール導体１３は、主配線板１０の積層方向に沿って積み重ねられ、スタック導体ビアを形成している。
【００５４】
主配線板１０の第１主面１１Ｆ側には、開口部３０Ａを有するキャビティ３０が形成されている（例えば図１０Ｂ参照）。キャビティ３０は、外側絶縁層３４および第３絶縁層１５Ｃを貫通している。導体プレーン層３１Ａの上表面３１ａの少なくとも一部は、キャビティ３０の底面として露出している。図９に示すように、本実施形態では、キャビティ３０の底面積（すなわち露出した部分３６の面積）は、導体プレーン層３１Ａの上表面３１ａの面積よりも小さくなっており、導体プレーン層３１Ａの周縁部が、第３絶縁層１５Ｃで被覆されている。換言すると、本実施形態では、導体プレーン層３１Ａは、キャビティ３０の底面全体を構成している。
【００５５】
本実施形態では、導体プレーン層３１Ａの上表面３１ａのうち露出した表面３６に、副配線板８０が接着層３３を介して配置されている。ここで、導体プレーン層３１Ａの露出した表面３６は、第３導体層１６Ｃを積層後、平滑化処理された（たとえばエッチングされた）表面であってもよい。これにより、副配線板８０と導体プレーン層３１Ａとの間にボイドが生成されることを回避することができ、副配線板８０の搭載の信頼性を高めることができる。この場合、図９に示すように、導体プレーン層３１Ａの露出した表面３６により形成された導体プレーン層３１Ａの部分の層厚さは、導体回路層３１Ｂの層厚さよりも薄くなっている。これにより、より薄い厚さの副配線板８０を搭載することができる。
【００５６】
本実施形態では、図９に示すように、接着層３３を介してキャビティ３０内に副配線板８０を搭載したときに、副配線板８０の上表面８０ａが主配線板１０の上表面１０ａよりも高い位置に配置されるような深さを、キャビティ３０は有している。換言すると、本実施形態では、キャビティ３０は、副配線板８０の上表面８０ａが、主配線板１０の上表面１０ａから突出するような深さを有している。さらに、本実施形態では、キャビティ３０内に副配線板８０を搭載したときに、副配線板８０の側面とキャビティ３０の側壁との間に隙間が形成されるような幅を、キャビティ３０は有している。
【００５７】
プリント配線板１Ｄは、主配線板１０の表裏の両面に第４絶縁層２１と第４導体層２２とが順次積層されるとともに、第４導体層２２の上にはソルダーレジスト層２９が覆われている。ソルダーレジスト層２９の厚さは、約７〜３０μｍの範囲にある。なお、第４絶縁層２１は上述の絶縁層１５Ａ〜１５Ｃと同じ材質で構成され、第４導体層２２は上述の第１〜第３導体層１６Ａ〜１６Ｃと同じ材料で構成されている。
【００５８】
プリント配線板１Ｄの表面には、第１および第２半導体素子９Ａ，９Ｂが搭載される搭載領域Ｒ１，Ｒ２が形成される。キャビティ３０は、それら搭載領域Ｒ１，Ｒ２の境界部分の内側に形成され、キャビティ３０には、副配線板８０が収容されている。
【００５９】
副配線板８０は、搭載領域Ｒ１およびＲ２に搭載された第１および第２半導体素子９Ａ，９Ｂを電気的に接続する配線構造体である。配線構造体には、主配線板１０よりもファインパターンの導体層が形成された基板である。具体的には、配線構造体の導体パッドの外径（大きさ）および導体パッド同士の間隔（ピッチ）は、主配線板１０のものよりも小さい。また、配線構造体の導体パッド間の配線の幅およびその間隔（ピッチ）は、主配線板１０のものより狭い。
【００６０】
図８に示すように、主配線板１０の第１主面１１Ｆ側の第４導体層２２は、副配線板８０の上に配置されている。第４導体層２２には、副配線板８０に接続される第１小径導体パッド２３Ａと、第３導体層１６Ｃに接続される第１大径導体パッド２３Ｂとが形成されている。
【００６１】
図８に示すように、第１大径導体パッド２３Ｂは、第４絶縁層２１と外側絶縁層３４を貫通する第１大径導体ビア２５Ｂを介して第３導体層１６Ｃに接続されている。また、第１小径導体パッド２３Ａは、第４絶縁層２１を貫通する第１小径導体ビア２５Ａを介して副配線板８０に接続されている。ここで、図８および図９に示すように、第１大径導体パッド２３Ｂ同士の間隔Ｐ１よりも、第１小径導体パッド２３Ａ同士の間隔Ｐ２は狭い。なお、間隔Ｐ１と間隔Ｐ２は、いずれも１００μｍ以下である。
【００６２】
本実施形態では、第１実施形態に相当する無電解めっき層として、厚さ方向から見てキャビティ３０を覆う位置に配置される複数の第１小径めっき層５１Ｃと、厚さ方向から見てキャビティの外側に配置される複数の第１大径めっき層５１Ｄと、が形成されている。
【００６３】
具体的には、主配線板１０の第１主面１１Ｆ側のソルダーレジスト層２９には、第１小径導体パッド２３Ａを露出させる第１小径開口２７Ａと、第１大径導体パッド２３Ｂを露出させる第１大径開口２７Ｂとが形成されている。第１小径導体パッド２３Ａの上には、第１小径めっき層５１Ｃが形成されている。第１大径導体パッド２３Ｂの上には、第１大径めっき層５１Ｄが形成されている。第１小径めっき層５１Ｃが、本発明でいう「第１めっき層」に相当し、第１大径めっき層５１Ｄが、本発明でいう「第２めっき層」に相当する。
【００６４】
さらに、本実施形態では、第１小径めっき層５１Ｃおよび第１大径めっき層５１Ｄの表面は、ソルダーレジスト層２９の表面に対して同一平面上に形成されているが、ソルダーレジスト層２９の外側にバンプ状に突出していてもよい。第１小径めっき層５１Ｃおよび第１大径めっき層５１Ｄは、ソルダーレジスト層２９の上表面に対して窪むように形成されていてもよい。
【００６５】
第１小径導体パッド２３Ａの上の第１小径めっき層５１Ｃは、第１小径開口２７Ａを貫通し、第１大径導体パッド２３Ｂの上の第１大径めっき層５１Ｄは、第１大径開口２７Ｂを貫通している。なお、第１小径めっき層５１Ｃおよび第１大径めっき層５１Ｄは、第１実施形態で示した無電解めっき層５１と同じく、無電解Ｎｉ／Ｐｄ／Ａｕ層または無電解Ｎｉ／Ａｕ層であり、各層の成分および厚さは、無電解めっき層５１と同様の範囲にある。
【００６６】
一方、図８に示すように、主配線板１０の第２主面１１Ｂ側の第４導体層２２には、第２導体パッド２４が形成されている。第２導体パッド２４は、第４絶縁層２１を貫通する第４導体ビア２６を介して、第３導体層１６Ｃに接続されている。
【００６７】
また、主配線板１０の第２主面１１Ｂ側のソルダーレジスト層２９には、第２導体パッド２４を露出させる第２開口２８が形成され、第２導体パッド２４の上に、第２無電解めっき層５１Ｅが形成されている。第２無電解めっき層５１Ｅは、ソルダーレジスト層２９の外面に対して同一平面状に形成されている、または、凹んで形成されている。なお、第２無電解めっき層５１Ｅは、無電解Ｎｉ／Ｐｄ／Ａｕ層、または無電解Ｎｉ／Ａｕ層で構成されており、第１実施形態の無電解めっき層５１と同じ構成である。
【００６８】
図８および９に示すプリント配線板１Ｄは以下のようにして製造することができる。具体的にはコア基板１１を準備し、スルーホール導体１３およびコア導体層１２を形成後、両面に第１〜第３絶縁層１５Ａ〜１５Ｃと第１〜第３導体層１６Ａ〜１６Ｃとを交互に積層し、さらに、その上に外側絶縁層３４を積層する（図１０Ａ参照）。
【００６９】
次に、レーザー加工により図１０Ａに示す積層体にキャビティ３０を形成する（図１０Ｂ参照）。具体的には、コア基板１１の第１主面１１Ｆ側から、例えばＣＯ２レーザーを照射する。外側絶縁層３４と第３絶縁層１５Ｃとを貫通し、導体プレーン層３１Ａの上表面３１ａの露出した表面３６を底面とした、キャビティ３０を形成する。レーザー加工後の導体プレーン層３１Ａの露出した表面３６にデスミア処理を行う。これにより、主配線板１０を得ることができる。必要に応じて、導体プレーン層３１Ａの露出した表面３６にエッチング溶液で平滑化処理をさらに行ってもよい。
【００７０】
次に、主配線板１０のキャビティ３０の底面として、導体プレーン層３１Ａの露出した表面３６に接着層３３を積層するともに、接着層３３の上に副配線板８０を載置し、接着層３３を熱硬化させる（図１０Ｃ参照）。
【００７１】
次に、第４絶縁層２１と第４導体層２２とを順次積層する（図１０Ｄ参照）。具体的には、まず、第４絶縁層２１を主配線板１０に積層後、レーザー強度を調整したレーザーを第４絶縁層２１に照射して、第４絶縁層２１に、第１小径ビア形成孔４５Ａと第１大径ビア形成孔４５Ｂを形成する。その後、無電解めっき処理、めっきレジスト処理、および電解めっき処理を行う。これにより、第４導体層２２に、第１小径導体パッド２３Ａと第１大径導体パッド２３Ｂが形成される。
【００７２】
次に、第４導体層２２上にソルダーレジスト層２９を積層する。ソルダーレジスト層２９に、リソグラフィ処理等を行い、第１小径導体パッド２３Ａを露出させる第１小径開口２７Ａと、第１大径導体パッド２３Ｂを露出させる第１大径開口２７Ｂを形成し、ソルダーレジスト層２９の表面に樹脂保護膜４３を被覆する（図１０Ｅ参照）。
【００７３】
その後、第１小径導体パッド２３Ａおよび第１大径導体パッド２３Ｂの上表面の一部が露出するように、樹脂保護膜４３に開口部を形成後、無電解めっき処理により、第１小径めっき層５１Ｃおよび第１大径めっき層５１Ｄを成形する。最後に、樹脂保護膜４３を除去することにより、図８および図９に示すような、副配線板８０を内蔵したプリント配線板１Ｄを得ることができる。
【００７４】
〔第４実施形態〕
図１１は、本発明の第４実施形態に係るプリント配線板の模式的断面図であり、図１２は、図１１に示すプリント配線板の最外層の部分拡大図である。第４実施形態に係るプリント配線板が、図８に示す第３実施形態のものと相違する点は、無電解めっき層の形状である。したがって、その他の部分は、同じ符号を付して、その詳細な説明は省略する。
【００７５】
図１１、１２に示すように、本実施形態では、第３実施形態の第１小径めっき層５１Ｃ、第１大径めっき層５１Ｄ、および第２無電解めっき層５１Ｅが、第１小径めっき層６１Ｃ、第１大径めっき層６１Ｄ、および第２無電解めっき層６１Ｅに順次相当する。第１小径めっき層６１Ｃ、第１大径めっき層６１Ｄ、および第２無電解めっき層６１Ｅは、ソルダーレジスト層２９の上表面から突出すると共に、外周部がソルダーレジスト層２９上に配置されるめっきバンプである。
【００７６】
第１小径めっき層６１Ｃ、第１大径めっき層６１Ｄ、および第２無電解めっき層６１Ｅは、上述した第２実施形態に係る無電解めっき層６１と同じ構成であり、無電解めっき層６１に示す各層の成分の範囲、層の厚みの範囲も同じ範囲である。このように、構成することにより、第２実施形態と同様に、第１および第２半導体素子９Ａ，９Ｂの実装性を高めることができ半田層９２Ａ，９２ＢとＮｉ層６２との密着強度を高めることができる。
【実施例】
【００７７】
以下に本発明の実施例を説明する。
【００７８】
〔実施例１〕
以下の方法で試験片を作製した。まず、シリコン基板を準備し、この表面に平面状の表面となるように下層となる絶縁層（ＪＳＲ（株）製のＷＰＲ−５１００）を形成した。次に、この表面に、シード層として、ＴｉＮ／Ｔｉ層を形成し、この表面全面にレジスト液を塗布後、露光機を用いて、導体パッドの上表面の外径１５μｍ、導体パッド同士の間隔（ピッチ）が３０μｍとなるように、レジスト液により形成されたレジスト層を露光および現像した。レジスト層から露出した部分を電解めっきした後、レジスト層を除去し、さらに、シード層のみが露出した部分を除去した。次に、絶縁層と導体パッドを覆うように、ソルダーレジスト層および樹脂保護層を積層後、導体パッドの一部が露出する（直径１２μｍの範囲が露出する）ように、樹脂保護膜とソルダーレジスト層に開口部を形成した。
【００７９】
次に、塩化ニッケル、次亜リン酸ナトリウム、およびクエン酸ナトリウムを含有した無電解ニッケルめっき液に、２０分間浸漬して、開口部に厚さ５μｍのＮｉ層を形成する。なお、次亜リン酸ナトリウムの添加量を調整することにより、Ｎｉ層に含有するＰを６質量％にした。
【００８０】
次に、塩化パラジウム、エチレンジアミン、次亜リン酸ナトリウム、およびチオジグリコール酸を含有した無電解パラジウムめっき液に５分間浸積して、Ｎｉ層上に厚さ０．０８μｍのＰｄ層を形成した。
【００８１】
さらに、シアン化金カリウム、塩化アンモニウム、クエン酸ナトリウム、および次亜リン酸ナトリウムを含む無電解金めっき液に７．５分間浸漬して、Ｐｄ層上に厚さ０．０３μｍのＡｕ層を形成した。この時のＡｕ層の表面の外径は１５μｍであった。最後に、樹脂保護膜を除去し、図２に示すような無電解めっき層を有したプリント配線板となる試験片を作製した。
【００８２】
【表１】
2016162770.tif 000003
【００８３】
〔実施例２〜４〕
実施例１と同じように、試験片を作製した。実施例２が実施例１と相違する点は、表１に示すように、導体パッド同士の間隔（ピッチ）を１００μｍにした点であり、実施例３が実施例１と相違する点は、表１に示すように、Ｎｉ層のＰの含有量を、８質量％にした点である。実施例４が実施例１と相違する点は、表１に示すように、導体パッド同士の間隔（ピッチ）を１００μｍにした点と、Ｎｉ層のＰの含有量を、８質量％にした点である。
【００８４】
〔比較例１〜９〕
実施例１と同じように、試験片を作製した。表１に示すように、比較例１〜３ではＮｉ層のＰの含有量を３質量％にした点、比較例５ではＮｉ層のＰの含有量を８質量％にした点、比較例６〜８ではＮｉ層のＰの含有量を１０質量％にした点が、実施例１のＮｉ層のＰの含有量と相違する。さらに、表１に示すように、比較例２および比較例７では導体パッド同士の間隔（ピッチ）を１００μｍにした点、比較例３〜５および比較例８では導体パッド同士の間隔（ピッチ）を２００μｍにした点が実施例１の導体パッド同士の間隔（ピッチ）と相違する。
【００８５】
＜耐久試験＞
実施例１〜４および比較例１〜８に係る試験片のそれぞれに対して、試験片の無電解めっき層と半導体素子とをＳｎＡｇＣｕ系の半田を介して接合した基板を作成した。この基板に対して、−５５℃と１２５℃との間の温度変化を１サイクルとして、１０サイクル／時間のペースで１０００サイクルの耐久試験を行った。この結果を表１に示す。
【００８６】
＜結果および考察＞
実施例１〜４に係る基板では、無電解めっき層と半田との間に亀裂の発生はなかった。比較例１〜８では、無電解めっき層と半田との間に亀裂が発生していた。比較例１〜８に係る無電解めっき層と半田との界面近傍を顕微鏡で観察し、元素分析も行った。
【００８７】
この結果、比較例１〜３では、無電解めっき層と半田との界面近傍にカーケンダルボイド発生しており、金属間化合物層近傍から亀裂発生していた。また、比較例４，５では、無電解めっき層と半田との界面近傍にカーケンダルボイドが発生していなかったが、金属間化合物層近傍から亀裂が発生していた。比較例６〜８では、無電解めっき層と半田との界面に、濃化したリン層が形成されていた。
【００８８】
以上のことから、比較例１〜３では、Ｎｉ層のＰの含有量が６質量％未満であるので、Ｎｉ層のＮｉが半田に拡散する速度が速くなったと考えらえる。この結果、半田を構成する金属とＮｉ層のＮｉとの金属間化合物層と、Ｎｉ層との間のＮｉ３Ｐ層（もしくはリンリッチ層）にカーケンダルボイドが発生し、無電解めっき層と半田との接合力が低下したと考えられる。
【００８９】
一方、比較例６〜８では、Ｎｉ層のＰの含有量が８質量％を超えたので、半田とＮｉ層との界面に、濃化したリン層が形成され、半田を構成する金属とＮｉ層のＮｉとの金属間化合物の生成が抑制されたと考えられる。この結果、無電解めっき層と半田との接合力が低下したと考えられる。
【００９０】
さらに、比較例４，５では、カーケンダルボイドの発生もなく、濃化したリン層も形成されていないが、導体パッド同士の間隔（ピッチ）が１００μｍを超えているため、半田とＮｉ層との間に形成された金属間化合物層の近傍から亀裂が発生したと考えられる。
【００９１】
以上、本発明の実施形態について詳述したが、本発明は、上記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。
【符号の説明】
【００９２】
１０  主配線板
１１  コア基板
１２  コア導体層
１３  スルーホール導体
１３Ａ  スルーホール
１５Ａ  第１絶縁層
１５Ｂ  第２絶縁層
１５Ｃ  第３絶縁層
１６Ａ  第１導体層
１６Ｂ  第２導体層
１６Ｃ  第３導体層
１８Ａ  第１導体ビア
１８Ｂ  第２導体ビア
１８Ｃ  第３導体ビア
２３  導体パッド
２７  開口部
５１，６１  無電解めっき層
５１Ｃ，６１Ｃ  第１小径めっき層（第１めっき層）
５１Ｄ，６１Ｄ  第１大径めっき層（第２めっき層）
５１Ｅ，６１Ｅ  第２無電解めっき層
５２，６２  Ｎｉ層
５３，６３  Ｐｄ層
５４，６４  Ａｕ層
６１ａ  平坦頂面
６１ｂ  湾曲外周面
８０  副配線板（電子部品）
９２，９２Ａ，９２Ｂ  半田層（Ｓｎ系半田）
９３  半田バンブ（Ｓｎ系半田）
【図１】
2016162770.tif 000004
【図２】
2016162770.tif 000005
【図３】
2016162770.tif 000006
【図４】
2016162770.tif 000007
【図５】
2016162770.tif 000008
【図６】
2016162770.tif 000009
【図７Ａ】
2016162770.tif 000010
【図７Ｂ】
2016162770.tif 000011
【図８】
2016162770.tif 000012
【図９】
2016162770.tif 000013
【図１０Ａ】
2016162770.tif 000014
【図１０Ｂ】
2016162770.tif 000015
【図１０Ｃ】
2016162770.tif 000016
【図１０Ｄ】
2016162770.tif 000017
【図１０Ｅ】
2016162770.tif 000018
【図１１】
2016162770.tif 000019
【図１２】
2016162770.tif 000020