(57)【要約】【課題】  簡素な構成をした論理反転回路により小さな回路規模で安価に、しかも、高い圧電素子の加振力を備えて構成される圧電素子駆動回路を提供する。【解決手段】  圧電素子駆動回路１１Ａはリング発振器で構成される。リング発振器は、インバータ回路１３１，１３２，１３３，１３４，…１３ｎが例えば５段以上の奇数段（ｎ＝奇数）直列に接続されて、最終段のインバータ回路１３ｎの出力が初段のインバータ回路１３１の入力に帰還される。圧電素子１２は、一方の電極端子１２ａに初段のインバータ回路１３１の出力、他方の電極端子１２ａに２段目のインバータ回路１３２の出力が接続されている。インバータ回路１３１および１３２は、複数個のインバータ回路１３の中で同時に異なる論理レベルを出力する２個の論理反転回路を構成する。圧電素子１２は逆相で差動駆動され、両電極端子１２ａ，１２ａ間には論理レベルの２倍の電圧差が印加される。【選択図】  図３
2016076818.tif 000002
【特許請求の範囲】
【請求項１】
奇数段直列に論理反転回路が接続されて最終段の前記論理反転回路の出力が初段の前記論理反転回路の入力に帰還されるリング発振器を備え、
複数個の前記論理反転回路の中で同時に異なる論理レベルを出力する２個の前記論理反転回路の各出力が圧電素子の一対の各電極端子に印加されて前記圧電素子が駆動される圧電素子駆動回路。
【請求項２】
前記論理反転回路は、インバータ回路、または、複数入力のうちの１入力の論理レベルが固定されることで否定論理演算を行う論理回路であることを特徴とする請求項１に記載の圧電素子駆動回路。
【請求項３】
少なくとも１つの隣接する段の各前記論理反転回路間に積分回路を備えることを特徴とする請求項１または請求項２に記載の圧電素子駆動回路。
【請求項４】
前記積分回路は、隣接する段の各前記論理反転回路間に接続された抵抗と、この抵抗を流れる電流によって電荷を蓄えるコンデンサとから構成されるＲＣ回路であることを特徴とする請求項３に記載の圧電素子駆動回路。
【請求項５】
複数個の前記論理反転回路の中の１個は、複数入力のうちの１入力の論理レベルが固定されることで出力の論理レベルを固定し、前記１入力の論理レベルが反転することで否定論理演算を行う論理回路で構成されることを特徴とする請求項１から請求項４のいずれか１項に記載の圧電素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電素子の一対の電極端子に電圧を印加して圧電素子を駆動する圧電素子駆動回路に関するものである。
【背景技術】
【０００２】
従来、この種の圧電素子駆動回路としては、例えば、特許文献１に開示された図１に示される回路がある。この回路では、ＣＭＯＳインバータ１の入力端子ＩＮと出力端子ＯＵＴのそれぞれに負荷容量２が接続されて、発振部３が構成されている。圧電振動子としての水晶振動子４は、その両端がＣＭＯＳインバータ１の入力端子ＩＮと出力端子ＯＵＴにそれぞれ接続され、発振部３によって駆動される。この回路は、水晶振動子４を除いて１チップに集積化されるが、集積化された負荷容量２は製造工程上、正確な層厚制御が難しく、容量値がばらつく。このため、水晶振動子４を一定の周波数で発振させるため、水晶振動子４をＩＣ（集積回路）に外付けしていない状態でリングオシレータ９をＣＲ発振させることで、負荷容量２の測定が行われる。リングオシレータ９は、ＣＭＯＳインバータ１、インバータ６およびクロックドインバータ５によって構成され、負荷容量２の測定時にテスト端子Ｔの状態がハイレベルにされて、クロックドインバータ５がオンしたときにだけ、作動する。
【０００３】
また、従来、圧電素子駆動回路として、例えば、図２に示される回路もある。この回路は、オペアンプＵ１を使ったウイーンブリッジ発振回路により、圧電素子１０を用いた振動モータをフラップモータとして駆動する構成となっている。オペアンプＵ１の出力は、抵抗Ｒ１および圧電素子１０を介してオペアンプＵ１の非反転入力に接続され、抵抗Ｒ２とコンデンサＣ１との並列回路を介して反転入力に接続されている。反転入力には抵抗Ｒ３を介して、非反転入力には抵抗Ｒ４を介して、ＶCC電圧の１／２の電圧が電圧源Ｖ１によって印加される。オペアンプＵ１の負帰還側において抵抗Ｒ２，Ｒ３によってその増幅度が決定され、オペアンプＵ１の正帰還側において圧電素子１０は発振する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１３１２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来の図２に示される圧電素子駆動回路は、オペアンプを用いて構成されるため、回路構成の規模が大きい。したがって、圧電素子駆動回路を内蔵して構成されるフラップモータ等のモジュールを小型化するのは難しく、小型化を図るには、内蔵する圧電素子駆動回路をＩＣ化等したりする必要が出てくる。また、回路構成の規模が大きいことから、圧電素子駆動回路のコストが高くなってしまう。
【０００６】
また、負荷容量の測定に特徴がある上記従来の図１に示される圧電素子駆動回路、および、上記従来の図２に示される圧電素子駆動回路では、圧電素子に加える電圧振動、つまり、加振力を大きくするためには、電源電圧を高くしなければならない。このため、回路を電池で駆動する場合には、昇圧回路等の別回路が必要となる。したがって、圧電素子駆動回路は、この場合にも、回路構成の規模が大きくなり、また、コストが高くなってしまう。
【０００７】
また、上記従来の図２に示される圧電素子駆動回路では、その発振を停止させて圧電素子に加える振動を止めるには、回路電源をオフにする必要がある。しかし、回路電源をオフにした後、回路電源をオンにして発振を再開させると、再開するまでに時間がかかる。このため、発振のオンとオフを繰り返して圧電素子を振動モータ等として使用する場合には、発振のオンとオフを繰り返す周期を短くするのに限界がある。
【課題を解決するための手段】
【０００８】
本発明はこのような課題を解決するためになされたもので、
奇数段直列に論理反転回路が接続されて最終段の論理反転回路の出力が初段の論理反転回路の入力に帰還されるリング発振器を備え、
複数個の論理反転回路の中で同時に異なる論理レベルを出力する２個の論理反転回路の各出力が圧電素子の一対の各電極端子に印加されて圧電素子が駆動される圧電素子駆動回路を構成した。
【０００９】
本構成によれば、圧電素子は、リング発振器を構成する２個の論理反転回路の出力電圧で駆動され、その発振周波数は、リング発振器を構成する論理反転回路の段数および伝搬遅延時間によって調整される。このため、圧電素子駆動回路は、回路規模の大きいオペアンプを用いることなく、簡素な構成をした論理反転回路により小さな回路規模で安価に構成される。したがって、圧電素子駆動回路は、フラップモータ等のモジュールに内蔵する際、その小型化を図るためにＩＣ化等したりする必要がなくなる。
【００１０】
また、圧電素子の一対の各電極端子には、リング発振器を構成する複数個の論理反転回路の中で同時に異なる論理レベルを出力する２個の論理反転回路の各出力が印加される。このため、圧電素子の一方の電極端子に印加される電圧の論理レベルがハイレベルからロウレベルに変化する際、他方の電極端子に印加される電圧の論理レベルはロウレベルからハイレベルに変化する。したがって、圧電素子の両電極端子間には論理レベルの２倍の電圧差が印加されることになり、圧電素子は、昇圧回路等の別回路を用いることなく、高い加振力で駆動される。このため、高い加振力を持った圧電素子駆動回路を、回路規模を大きくすることなく、安価に構成することができる。
【００１１】
上記のような論理反転回路は、例えば、インバータ回路、または複数入力のうちの１入力の論理レベルが固定されることで否定論理演算を行う論理回路によって構成される。
【００１２】
また、本発明は、少なくとも１つの隣接する段の各論理反転回路間に積分回路を備えることを特徴とする。
【００１３】
本構成によれば、圧電素子の振動周波数、つまり、リング発振器の発振周波数は、リング発振器を構成する論理反転回路の段数および伝搬遅延時間に加え、積分回路の時定数を設定することによっても調整される。このため、積分回路の時定数を設定することで、リング発振器を構成する論理反転回路の段数を小さくしながら、リング発振器の発振周波数を所望の値に容易に設定することができる。
【００１４】
上記のような積分回路は、例えば、隣接する段の各論理反転回路間に接続された抵抗と、この抵抗を流れる電流によって電荷を蓄えるコンデンサとから構成されるＲＣ回路によって形成される。
【００１５】
また、本発明は、複数個の論理反転回路の中の１個が、複数入力のうちの１入力の論理レベルが固定されることで出力の論理レベルを固定し、１入力の論理レベルが反転することで否定論理演算を行う論理回路で構成されることを特徴とする。
【００１６】
本構成によれば、複数入力を有する論理回路の１入力の論理レベルを固定してその論理回路の出力を固定することで、リング発振器の発振は停止する。一方、その論理回路の１入力の論理レベルを反転させることで、その論理回路は否定論理を演算するようになり、リング発振器は発振を開始する。このため、圧電素子に加える電圧振動を停止および開始させるために、従来のように、回路電源をオン・オフする必要は無くなる。したがって、圧電素子の発振のオンとオフを繰り返す周期を短くするのに、従来のような限界は無くなり、速い周期で、しかも確実に、圧電素子の発振のオンとオフを繰り返すことができるようになる。
【発明の効果】
【００１７】
本発明によれば、圧電素子駆動回路は、回路規模の大きいオペアンプを用いることなく、簡素な構成をした論理反転回路により小さな回路規模で安価に、しかも、高い圧電素子の加振力を備えて構成される。
【図面の簡単な説明】
【００１８】
【図１】従来の第１の圧電素子駆動回路の構成を示す回路図である。
【図２】従来の第２の圧電素子駆動回路の構成を示す回路図である。
【図３】（ａ）は、本発明の第１の実施形態による圧電素子駆動回路の構成を示す回路図、（ｂ）は、第１の実施形態の変形例による圧電素子駆動回路の構成を示す回路図である。
【図４】本発明の第２の実施形態による圧電素子駆動回路の構成を示す回路図である。
【図５】本発明の第３の実施形態による圧電素子駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【００１９】
次に、本発明の圧電素子駆動回路を実施するための形態について、説明する。
【００２０】
図３（ａ）は、本発明の第１の実施形態による圧電素子駆動回路１１Ａの構成を示す回路図である。
【００２１】
圧電素子（piezoelectric element：ピエゾ素子）１２は、圧電素子駆動回路１１Ａによってその一対の電極端子１２ａ，１２ａに電圧振動が加えられることで駆動され、圧電効果によって機械振動する。この機械振動が利用されてフラップモータ等が構成される。圧電素子１２は水晶振動子やＢａＴｉＯ３，ＰｂＺｒＯ３などのセラミック振動子等に代表され、固有の機械共振周波数を持っている。圧電素子駆動回路１１Ａによって圧電素子１２に印加する電圧振動の周波数、つまり、圧電素子駆動回路１１Ａの発振周波数を圧電素子１２の機械共振周波数に合わせることで、圧電素子１２の機械振動の振幅は大きくなる。
【００２２】
第１の実施形態による圧電素子駆動回路１１Ａは、論理反転回路であるＣＭＯＳインバータ回路１３（１３１，１３２，１３３，１３４，…１３ｎ）をリング状に奇数個（ｎ＝奇数）接続したリング発振器で構成される。つまり、リング発振器は、インバータ回路１３１，１３２，１３３，１３４，…１３ｎが例えば５段以上の奇数段直列に接続されて、最終段のインバータ回路１３ｎの出力が初段のインバータ回路１３１の入力に帰還される。圧電素子１２は、一方の電極端子１２ａに初段のインバータ回路１３１の出力、他方の電極端子１２ａに２段目のインバータ回路１３２の出力が接続されている。初段のインバータ回路１３１および２段目のインバータ回路１３２は、複数個のインバータ回路１３の中で同時に異なる論理レベルを出力する２個の論理反転回路を構成する。
【００２３】
このような構成において、リング発振器は、各段のインバータ回路１３の出力を次段のインバータ回路１３に入力し、最終段のインバータ回路１３ｎの出力を初段のインバータ回路１３１に戻して、初段のインバータ回路１３１が出力する論理レベルを反転させる。このように信号が一巡することで、各段のインバータ回路１３の出力は次巡で次々に反転して行き、リング発振器は、インバータ回路１３のｎ段分の遅延時間ｔｄを半サイクルとする周期で発振する。
【００２４】
この際、圧電素子１２は、リング発振器を構成する２個のインバータ回路１３１および１３２のそれぞれから出力される電圧振動が一対の電極端子１２ａ，１２ａに加えられて、駆動される。圧電素子１２の振動周波数、つまり、リング発振器の発振周波数は、リング発振器を構成するインバータ回路１３の接続段数ｎおよび伝搬遅延時間ｔｄによって、圧電素子１２の機械共振周波数に合うように調整される。したがって、圧電素子１２は、圧電素子駆動回路１１Ａによって大きな振幅で機械振動させられることとなる。
【００２５】
このような本実施の形態による圧電素子駆動回路１１Ａは、上記のように、回路規模の大きいオペアンプを用いることなく、簡素な構成をした汎用されるインバータ回路１３により小さな回路規模で安価に構成される。したがって、圧電素子駆動回路１１Ａは、フラップモータ等のモジュールに内蔵する際、その小型化を図るためにＩＣ化等したりする必要がなくなる。
【００２６】
また、圧電素子１２の一対の各電極端子１２ａ，１２ａには、リング発振器を構成する複数個のインバータ回路１３の中で同時に異なる論理レベルを出力する２個のインバータ回路１３１および１３２の各出力が印加される。このため、圧電素子１２の一方の電極端子１２ａに印加される電圧の論理レベルがハイレベルからロウレベルに変化する際、他方の電極端子１２ａに印加される電圧の論理レベルはロウレベルからハイレベルに変化する。したがって、圧電素子１２は逆相で差動駆動され、圧電素子１２の両電極端子１２ａ，１２ａ間には論理レベルの２倍の電圧差、つまり電源電圧の２倍の電圧差変動が印加されることになる。この結果、圧電素子１２は、昇圧回路等の別回路を用いることなく、高い加振力で駆動される。このため、高い加振力を持った圧電素子駆動回路１１Ａを、回路規模を大きくすることなく、安価に構成することができる。
【００２７】
図３（ｂ）は、上記の第１の実施形態の変形例による圧電素子駆動回路１１Ｂの構成を示す回路図である。なお、同図において図３（ａ）と同一または相当する部分には同一符号を付してその説明は省略する。
【００２８】
第１の実施形態の圧電素子駆動回路１１Ａにおいて、リング発振器の発振周波数を遅らせるためにインバータ回路１３の接続段数ｎが大きくなると、インバータ回路１３が形成される半導体基板にインバータ回路１３が占める面積も大きくなってしまう。このため、1個１個のインバータ回路１３の専有面積を小さくする必要がある。しかし、専有面積を小さくすると、電流が流れるチャネルの電流容量が小さくなり、圧電素子１２の駆動電流も小さくなって圧電素子１２に加える振動、つまり、加振力は弱くなってしまう。
【００２９】
このような場合、図３（ｂ）に示すように、２個のインバータ回路１３１，１３２の各出力を電流容量の大きなインバータ回路１４，１４を介して各電極端子１２ａ，１２ａに与え、圧電素子１２を駆動する。このように構成することで、圧電素子１２は十分な電流容量で駆動されるようになり、加振力を保つことができる。
【００３０】
図４は、本発明の第２の実施形態による圧電素子駆動回路１１Ｃの構成を示す回路図である。なお、同図において図３（ａ）と同一または相当する部分には同一符号を付してその説明は省略する。
【００３１】
第２の実施形態による圧電素子駆動回路１１Ｃは、リング発振器が３段（ｎ＝３）のインバータ回路１３１，１３２，１３３によって構成され、隣接する段の各インバータ回路１３間に積分回路１５を備える点において、上記の第１の実施形態による圧電素子駆動回路１１Ａと相違する。つまり、１段目と２段目とで隣接する段のインバータ回路１３１，１３２間には積分回路１５１、２段目と３段目とで隣接する段のインバータ回路１３２，１３３間には積分回路１５２、３段目と１段目とで隣接する段のインバータ回路１３３，１３１間には積分回路１５３を備える。
【００３２】
積分回路１５１は、隣接する段の各インバータ回路１３１，１３２間に接続された抵抗Ｒ１と、この抵抗Ｒ１を流れる電流によって電荷を蓄えるコンデンサＣ１とから構成されるＲＣ回路によって形成される。積分回路１５２は、隣接する段の各インバータ回路１３２，１３３間に接続された抵抗Ｒ２と、この抵抗Ｒ２を流れる電流によって電荷を蓄えるコンデンサＣ２とから構成されるＲＣ回路、積分回路１５３は、隣接する段の各インバータ回路１３３，１３１間に接続された抵抗Ｒ３と、この抵抗Ｒ３を流れる電流によって電荷を蓄えるコンデンサＣ３とから構成されるＲＣ回路によって形成される。
【００３３】
この第２の実施形態の圧電素子駆動回路１１Ｃによれば、圧電素子１２の振動周波数、つまり、リング発振器の発振周波数は、リング発振器を構成するインバータ回路１３の接続段数ｎおよび伝搬遅延時間ｔｄに加え、積分回路１５の時定数τ（＝ＣＲ）を設定することによっても調整される。このため、積分回路１５の時定数τを設定することで、リング発振器を構成するインバータ回路１３の接続段数ｎを小さくしながら、リング発振器の発振周波数を所望の値、すなわち圧電素子１２の機械共振周波数に容易に設定することができる。
【００３４】
なお、上記の第２の実施形態では、全ての隣接する段の各インバータ回路１３間に積分回路１５を備えた場合について説明したが、必ずしも全ての隣接する段の各インバータ回路１３間に積分回路１５を備える必要はない。少なくとも１つの隣接する段の各インバータ回路１３間に積分回路１５を備えて圧電素子駆動回路１１Ｃを構成することによっても、上記の第２の実施形態と同様な作用効果が奏される。また、インバータ回路１３の接続段数ｎは３段に限られることはなく、奇数段であればよい。
【００３５】
図５は、本発明の第３の実施形態による圧電素子駆動回路１１Ｄの構成を示す回路図である。なお、同図において図４と同一または相当する部分には同一符号を付してその説明は省略する。
【００３６】
第３の実施形態による圧電素子駆動回路１１Ｄは、リング発振器を構成する複数個のインバータ回路１３の中の１個がＮＡＮＤ回路１６で構成される点だけが、上記の第２の実施形態による圧電素子駆動回路１１Ｃと相違する。ＮＡＮＤ回路１６は、複数入力のうちのＥＮ（イネーブル）端子１７に接続された１入力の論理レベルがロウレベルに固定されることで、出力の論理レベルをハイレベルに固定し、その１入力の論理レベルがハイレベルに反転することで、否定論理演算を行う論理回路を構成する。
【００３７】
この第３の実施形態の圧電素子駆動回路１１Ｄでは、複数入力を有するＮＡＮＤ回路１６の１入力の論理レベルを固定してＮＡＮＤ回路１６の出力を固定することで、リング発振器の発振は停止する。
【００３８】
つまり、ＥＮ端子１７にロウレベルの電圧を印加することで、ＮＡＮＤ回路１６は１入力の論理レベルがロウレベルになってハイレベルの電圧を出力する。したがって、コンデンサＣ３は抵抗Ｒ３を介してハイレベルの電位に充電され、インバータ回路１３１にハイレベルの電圧が入力されてインバータ回路１３１は出力電圧の論理レベルをロウレベルにする。このため、コンデンサＣ１は抵抗Ｒ１を介して放電してロウレベルの電位になり、インバータ回路１３２にロウレベルの電圧が入力されてインバータ回路１３２は出力電圧の論理レベルをハイレベルにする。このため、コンデンサＣ２は抵抗Ｒ２を介してハイレベルの電位に充電され、ＮＡＮＤ回路１６のＥＮ端子１７に接続されていない入力にハイレベルの電圧が入力されて、ＮＡＮＤ回路１６は出力電圧の論理レベルを変化させずにハイレベルに保持する。この結果、リング発振器を構成する各インバータ回路１３は反転動作を行わず、出力の論理レベルを変化させない安定状態となってリング発振器の発振は停止する。
【００３９】
一方、ＥＮ端子１７に印加する電圧をハイレベルにして、ＮＡＮＤ回路１６のＥＮ端子１７に接続された１入力の論理レベルをハイレベルに反転させることで、ＮＡＮＤ回路１６はインバータ回路１３と同じ否定論理を演算するようになる。つまり、ＥＮ端子１７に印加する電圧をハイレベルにすると、ＮＡＮＤ回路１６はＥＮ端子１７に接続されていない入力の論理レベルを反転して出力するようになる。したがって、リング発振器は図４に示す第２の実施形態と同等な回路構成になって発振を開始する。
【００４０】
このため、第３の実施形態の圧電素子駆動回路１１Ｄによれば、ＥＮ端子１７に印加する電圧のレベルを制御することで、リング発振器の発振を停止させた後に速やかに発振を再開させることができ、圧電素子１２の起動時間は短くなる。したがって、圧電素子１２に加える電圧振動を停止および開始させるために、従来のように、回路電源をオン・オフする必要は無くなる。この結果、圧電素子１２の発振のオンとオフを繰り返す周期を短くするのに、従来のような限界は無くなり、速い周期で、しかも確実に、圧電素子１２の発振のオンとオフを繰り返すことができるようになる。
【００４１】
なお、上記の第３の実施形態では、第２の実施形態の圧電素子駆動回路１１Ｃを構成する複数個のインバータ回路１３の中の１個をＮＡＮＤ回路１６で構成した場合について、説明した。しかし、第１の実施形態の圧電素子駆動回路１１Ａ、およびその変形例による圧電素子駆動回路１１Ｂにおいても、リング発振器を構成する複数個のインバータ回路１３の中の１個を上記の第３の実施形態と同様にＮＡＮＤ回路１６で構成した場合には、上記の第３の実施形態と同様な作用効果が奏される。
【００４２】
また、上記の各実施形態では、圧電素子１２が、１段目のインバータ回路１３１の出力と２段目のインバータ回路１３２の出力とに一対の各電極端子１２ａ，１２ａが接続される場合について、説明した。しかし、圧電素子１２は、必ずしも１段目のインバータ回路１３１の出力と２段目のインバータ回路１３２の出力とに接続される必要はなく、リング発振器を構成する複数個のインバータ回路１３の中で、同時に異なる論理レベルを出力する２個のインバータ回路１３の各出力に接続するように構成してもよい。このような構成によっても、上記の各実施形態による圧電素子駆動回路１１Ａ，１１Ｂ，１１Ｃ，１１Ｄと同様な作用効果を奏する。ただし、圧電素子１２は、一対の各電極端子１２ａ，１２ａ間に接続される各インバータ回路１３が同時に異なる論理レベルを出力する逆相の期間に差動駆動されるため、一対の各電極端子１２ａ，１２ａ間に接続されるインバータ回路１３の段数は少ない方が好ましい。
【００４３】
また、上記の各実施形態では、リング発振器を構成する論理反転回路をインバータ回路１３とした場合について説明したが、この論理反転回路はインバータ回路に限定されるものではない。複数入力のうちの１入力の論理レベルが固定されることで否定論理演算を行う論理回路、例えば、複数入力のうちの１入力の論理レベルがハイレベルに固定されることで、他入力の論理レベルを反転して出力するＮＡＮＤ回路や、複数入力のうちの１入力の論理レベルがロウレベルに固定されることで、他入力の論理レベルを反転して出力するＮＯＲ回路によって構成するようにしてもよい。このような論理回路によってリング発振器を構成する論理反転回路を構成しても、上記の各実施形態による圧電素子駆動回路１１Ａ，１１Ｂ，１１Ｃ，１１Ｄと同様な作用効果を奏する。
【符号の説明】
【００４４】
１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ…圧電素子駆動回路
１２…圧電素子
１２ａ…電極端子
１３（１３１，１３２，１３３，１３４，…１３ｎ）、１４…インバータ回路（論理反転回路）
１５（１５１，１５２，１５３）…積分回路
１６…ＮＡＮＤ回路（論理回路）
１７…ＥＮ（イネーブル）端子
Ｒ（Ｒ１，Ｒ２，Ｒ３）…抵抗
Ｃ（Ｃ１，Ｃ２，Ｃ３）…コンデンサ
【図１】
2016076818.tif 000003
【図２】
2016076818.tif 000004
【図３】
2016076818.tif 000005
【図４】
2016076818.tif 000006
【図５】
2016076818.tif 000007