(57)【要約】【課題】小型化と低コスト化を実現する、共振形電源装置およびそれを用いた電力変換システムを提供する。【解決手段】  トランスと、前記トランスの一次側に接続される共振素子と、前期共振素子の入力側に接続される一次側半導体素子と、前記トランスの二次側に接続される二次側半導体素子と、を備えた共振形電源装置であって、トランスの１次巻線に流れる電流の時間微分値が零となるタイミングを検出するピークタイミング検出器と、前記タイミングにおける前記トランスの１次側電圧を検出する電圧検出手段と、前記検出電圧に基づいて、２次側回路の出力電圧を制御する電源制御器と、を備える共振形電源装置。【選択図】図１
2016220483.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、前記トランスの一次側に接続される共振素子と、前期共振素子の入力側に接続される一次側半導体素子と、前記トランスの二次側に接続される二次側半導体素子と、を備えた共振形電源装置であって、
トランスの１次巻線に流れる電流の時間微分値が零となるタイミングを検出するピークタイミング検出器と、前記タイミングにおける前記トランスの１次側電圧を検出する電圧検出手段と、前記検出電圧に基づいて、２次側回路の出力電圧を制御する電源制御器と、を備える共振形電源装置。
【請求項２】
トランスと、前記トランスの一次側に接続される共振素子と、前期共振素子の入力側に接続される一次側半導体素子と、前記トランスの二次側に接続される二次側半導体素子と、を備えた共振形電源装置であって、
トランスの１次巻線に流れる電流の時間微分値が零となるタイミングを検出するピークタイミング検出器と、前記タイミングにおける前記トランスの１次側と前記共振素子の共振インダクタンスの電圧を合わせて検出する電圧検出手段と、前記検出電圧に基づいて、２次側回路の出力電圧を制御する電源制御器と、を備える共振形電源装置。
【請求項３】
請求項１または２に記載の共振形電源装置において、
前記一次側半導体素子の入力側に接続される入力キャパシタンスを有し、前記入力キャパシタンスの負側の端子と前記電圧検出手段の一端が接続されていることを特徴とする共振形電源装置。
【請求項４】
請求項１から３に記載した共振形電源装置の入力端子または出力端子が二つ以上直列に接続されていることを特徴とする電力変換システム。
【請求項５】
請求項１から３に記載の共振形電源装置の後段にインバータを有する電力変換システムであって、
二つ以上のインバータの出力端子が直列に接続されていることを特徴とする電力変換システム。
【請求項６】
請求項１から３に記載の共振形電源装置の後段にインバータを有する電力変換システムであって、
前記電圧制御器は前記電圧検出手段から送られる電圧情報を用いたインナーループの電圧制御系を有し、
前記インバータの入力電圧を用いたアウターループの電圧制御系を有する電力変換システム。
【請求項７】
請求項６に記載の電力変換システムにおいて、
二つ以上のインバータの出力端子が直列に接続されていることを特徴とする電力変換システム。
【請求項８】
請求項７に記載の電力変換システムにおいて、
上位コントローラである電力変換システム制御器から各電源制御器に送信する各々の電圧指令値がデイジーチェーンで構成されていることを特徴とする電力変換システム。
【請求項９】
請求項６から請求項８に記載の電力変換システムにおいて、
前記電力変換システム制御器から各電源制御器に、各インバータの入力電圧に応じて値が上下する値を送信することを特徴とする電力変換システム。
【請求項１０】
請求項１から９何れか一項に記載の共振形電源装置において、
前記電源制御器の機能を有する制御IC。
【請求項１１】
請求項１から１０何れか一項に記載の電力変換システムにおいて、
前記電力変換システム制御器の機能を有するIC。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽光PCSや充電器などの絶縁型電力変換システムで用いられる共振形電源装置に関する。
【背景技術】
【０００２】
太陽光PCSや充電器などに用いられる電力変換システムには，トランスを介して電力を変換することで一次側回路と二次側回路の絶縁を確保する絶縁型DCDCコンバータが存在する。本発明は絶縁型DCDCコンバータの一種である共振形電源装置に関する。
【０００３】
絶縁型DCDCコンバータは一次側半導体素子をスイッチングさせることにより二次側の電圧を制御する。二次側の電圧情報を一次側の制御回路に伝達する必要があり，これに対し，フォトカプラなどで情報を伝送する手段が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】WO12/105077公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のようにフォトカプラやトランスなどを用いることで二次側の電圧情報を一次側の制御回路に伝達できる。
【０００６】
しかしながら，一次側回路もしくは二次側回路が直列に段積みされている回路では各ノードの対地電位が大きくなるため，フォトカプラやトランスなどは大きな絶縁特性を要求され，大型化，高コスト化が懸念される。
【課題を解決するための手段】
【０００７】
上述の課題は、特許請求の範囲に記載された発明によって、解決される。
【発明の効果】
【０００８】
本発明の共振形電力変換装置を用いることにより、小型で安価な電力変換装置とすることができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１の共振形電源装置の回路図。
【図２】実施例１の共振形電源装置の動作波形図。
【図３】実施例２の共振形電源装置の回路図。
【図４】実施例３の共振形電源装置の回路図。
【図５】実施例４の共振形電源装置を用いた電力変換システムの回路図。
【図６】実施例５の共振形電源装置を用いた電力変換システムの回路図。
【図７】実施例５の共振形電源装置を用いた電力変換システムの制御アルゴリズム。
【図８】実施例６の共振形電源装置を用いた電力変換システムの回路図。
【図９】実施例７の一次側半導体素子とギャップ付きトランスと二次側半導体素子の回路図の例。
【図１０】実施例４の共振形電源装置を用いた電力変換システムの回路図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例を図面に基づいて説明する。
なお、実施例で用いられる記号は以下のように定義する。  Q1, Q2, Q11, Q12, Q13, Q14はスイッチング素子である。  Rsnsは電圧検出手段１５に用いる電圧検出用抵抗、  Lrは共振インダクタンス、  Crは共振キャパシタンス、  Llは漏れインダクタンス、  Lmは励磁インダクタンス、ILrは共振インダクタンスに流れる電流波形情報、Illは漏れインダクタンスに流れる電流波形情報、ILmは励磁インダクタンスに流れる電流波形情報、VLmは励磁インダクタンスの両端電圧、VLlは漏れインダクタンスの両端電圧、Idは二次側半導体素子からCoおよび電源負荷に供給する電流、Vsnsは電圧検出手段１５によって検出された電圧波形情報、Vrefは電圧指令値、Nはトランス一次側巻数、nはトランス二次側巻数、Vg_q1はQ1のゲート信号、Vg_q2はQ2のゲート信号、Vo(a)は共振形電源装置(a)の出力電圧情報であり，インバータ(a)の入力電圧情報と同義、Vo(b)は、共振形電源装置(b)の出力電圧情報であり，インバータ(b)の入力電圧情報と同義、Vref(a)は共振形電源装置(a)の出力電圧指令値（誤差を補正した値）、Vref(b)は共振形電源装置(b)の出力電圧指令値（誤差を補正した値）、Vref(r)は共振形電源装置の出力電圧指令値（誤差を補正する前の値）、Vosは出力電圧検出器２０から求められる共振形電源装置の出力電圧である。
【実施例１】
【００１１】
図１は実施例１の共振形電源装置を示す。ここに示すように，共振形電源装置０１は，電源主回路０２と電源制御器０３を備えている。また，共振形電源装置０１は入力電圧源０４と電源負荷０５と接続されており，入力電圧源０４から供給される電力を電源負荷０５が必要とする電圧に変換し出力する。
【００１２】
電源主回路０２は，入力電圧源０４側の一次側回路０６とギャップ付きトランス０７と電源負荷０５側の二次側回路０８とで構成される。一次側回路０６は入力キャパシタンス０９と一次側半導体素子１０と共振素子１１と電流検出手段１４と電圧検出手段１５を有する。ギャップ付きトランス０７は漏れインダクタンスLlと励磁インダクタンスLmを有し，一次側の巻数はN，二次側の巻数はnとする。なお、トランスのギャップに関してはギャップを設けた方がLlが大きいため本発明にとって有効であるために記載したが、ギャップを設けないトランスに関しても同様である。また、共振素子Lrは漏れインダクタンスLlが十分に大きい場合は無くてもよい。一次側半導体素子１０は共振素子１１へパルス状の電圧を印加する。二次側回路０８は二次側半導体素子１２と出力キャパシタンス１３を有し，一次側回路０６からギャップ付きトランス０７を介し伝送されてくる電力を平滑する。電流検出手段１４と電圧検出手段１５から伝送される電流波形情報ILrと電圧波形情報Vsnsは電源制御器０３に送られる。
【００１３】
なお，電流検出手段１４はギャップ付きトランス０７の一次巻き線に流れる電流を検出するものであり，図１に記載した電圧検出手段Rsnsのインピーダンスが十分高ければ，共振インダクタンスLrや共振キャパシタンスCrの電流を検出しても構わない。さらに後述するように，ギャップ付きトランス０７の一次巻き線に流れる電流の時間微分値が０となるタイミングが必要であるため，そのタイミングを検出できる電流波形であれば，一次側半導体素子１０のいずれかの素子に流れる電流などでも構わない。
【００１４】
電源制御器０３は，電流波形情報ILrと電圧波形情報Vsnsと電圧指令値Vrefを受け取り，一次側半導体素子１０の制御信号を電源主回路０２に送る。上記制御信号とは各半導体素子のゲート信号であり，ここではQ1のゲート信号をVg_q1，Q2のゲート信号を Vg_q2と記す。電圧指令値Vrefは上位コントローラから送られてくるか，あらかじめ電源制御器０３内に記録されている値である。
【００１５】
電源制御器０３のピークタイミング検出器２３は電流検出手段１４から送られてくる電流波形情報ILrのピークタイミングを検出する。なお，ここではピークタイミングを検出しているが，電流の時間微分値が０となるタイミングであればよい。ピークタイミング検出器は時間遅延が発生しないように微分回路などを用いた回路が望ましい。
【００１６】
ピークタイミング検出器２３を微分回路で構成した場合はピークタイミング以外の電流の時間微分値の変極点が含まれるため，検出タイミング生成器２４がピークタイミング以外の変極点に応答しないようにフィルタを掛ける。例えば，Q1のスイッチがオンとなった後の一つ目のタイミングを検出した後，Q2のスイッチがオンとなるまでのタイミングは検出しないようにフィルタを設ける。
【００１７】
このようにして生成した検出タイミングで電圧検出手段１５によって送られる電圧波形情報をサンプリングするのが出力電圧検出器２０である。ギャップ付きトランス０７の一次巻き線に流れる電流の時間微分値が０となるタイミングであれば，漏れインダクタンスLlの両端にかかる電圧は０となり，そのタイミングでのギャップ付きトランス０７の一次巻き線の両端電圧は励磁インダクタンスLmの両端電圧(VLm)と等しい。このタイミングのVLmは二次側半導体素子１２に電流が流れ導通しているため，出力電圧(Vo)のN/n倍の電圧が発生している。そこで，出力電圧検出器２０は検出した信号のn/N倍の値を出力電圧Voと認識し，VosとしてPI制御演算器２１に送る。
【００１８】
PI制御演算器２１は電圧指令値Vrefと出力電圧検出器２０から送られてくる値Vosの差を０とするように一次側半導体素子１０のゲート信号を調整する。図１の回路図の場合はQ1とQ2のスイッチング周波数を調整する。
【００１９】
ゲート信号生成器２２はPI制御演算器２１が計算した周波数などの指令値に基づき一次側半導体素子１０の駆動信号を生成する。  また，電源制御器０３から送られる各半導体素子のゲート信号（Vg_q1，Vg_q2）で電源主回路０２の半導体素子（Q1〜Q２）を駆動するために必要なドライバ回路，絶縁機能，ドライバを駆動するための補助電源などは図示していないが，これらは共振形電源装置０１に含まれている。
【００２０】
なお，電源制御回路０３はアナログ回路で構成してもよいし，出力電圧検出器２０，ＰＩ制御演算器２１，ゲート信号生成器２２，ピークタイミング検出器２３，検出タイミング生成器２４の機能はプロセッサを用いることもできるし，電源制御器０３の機能を有するICとすることもできる。
このように電源制御器０３が動作することで電源主回路０２は電源負荷０５の負荷電流値によらず出力電圧Voを電圧指令値Vrefに制御することができる。
【００２１】
次に，スイッチング周波数１周期分の動作波形を示す図２を用いて，共振形電源装置０１の基本動作を説明する。
【００２２】
Vg_q1とVg_q2はそれぞれQ１とQ２のソースとゲート間の電圧を示している。ILｌとVLlは漏れインダクタンスLlに流れる電流波形と両端電圧波形である。
【００２３】
VLmは励磁インダクタンスの両端電圧であり，Vsnsは電圧検出手段１５が検出するトランスの一次側巻線電圧である。LmとLlはトランスを等価回路で表現した時の回路素子であるため実際に外部から電圧を測定することはできない。実際に検出できるのはVLmとVLlの和となるVsnsである。
【００２４】
実施例１に示す共振形電源装置０１は一次側半導体素子１０をスイッチングさせ，共振素子１１にパルス状の電圧を印加することで二次側回路０８および電源負荷０５に電力を供給する。図２に示すようにQ1とQ2はほぼ等しい期間オン状態とオフ状態を繰り返す。
【００２５】
Q1をオン状態にした時刻をt0とする。まずILlは負から始まるため，回路図の左向きに電流が流れている。この時Ciの電圧(Viとする)とほぼ等しい電圧が共振素子１１に印加される。そのため，Crの電圧をVcrとすると，LrとLlとLmにはVi - Vcrの電圧が印加されており，Llに流れる電流は負の方向から正の方向へ増加する。ILlが負から正に変化するタイミングをt1とする。
【００２６】
電圧検出手段１５のインピーダンスが十分に高く，流れる電流をほぼ無視できるものとすれば，ILlの流れるルートは二つ存在する。一つ目は，Ll → Lm → Cr → Ci →Q1→Lr→Llと流れる励磁電流(ILm)に関するルートである。ギャップを設けたトランスではLmのインダクタンスが小さくなるため，図２に示すようにILl波形に影響を与える。二つ目は，Ll から二次側半導体素子１２を通り，Coを充電して帰還する二次側に電力を供給するルートである。二つ目のルートの電流波形は二次側半導体素子からCoおよび電源負荷に供給する電流(Id)に表れ，一つ目のルートと二つ目のルートの和がILlとして表れる。
【００２７】
この時，どちらのルートも必ずLrとLlとCrを流れるため，和であるILlにLrとCrの共振現象の共振周波数が反映される。この共振現象のピークタイミングをt2とする。
【００２８】
t3の時刻で二つ目のルートに流れる電流が0となる。t3からt4は２次側に電力を送らず，ILl電流は一つ目の電流ルートを流れている。t4の時刻にILlに正の方向に励磁電流が流れているため，この電流を用いてQ1とQ2の出力容量をt4〜t5で充放電する。t5で充放電が完了し，t6でQ2をオンにする。この時Q2のドレインソース間電圧は０なので，スイッチング損失が発生しない。
【００２９】
なお，t6以降は電流の向きが逆にはなるがt0からの逆相動作となるため，詳細な説明は省略する。
【００３０】
以上のようにILlが流れている時，Llの両端電圧はILlの時間微分の漏れインダクタンス倍の電圧となる(VLl = Ll・dILl/dt)。t1からt3までの期間は正弦波状の電流が流れているため，VLlは余弦波状の電圧波形となる。つまり，t2の時刻ではVLlは零となる。
【００３１】
一方で，VLmはIdが流れている期間はＣｏの電圧(Vo)と二次側半導体素子１２に印加される電圧の和をN/n倍した値となる。二次側半導体素子１２に印加される電圧は電流が流れている時はほぼ零であるため，VLmはVoのN/n倍の電圧と近似できる。ここで，VsnsはVLlとVLmの和であり，t2の時にVLlは０である原理から，t2の時のVsns電圧はVoのN/n倍の電圧であることがわかる。
【００３２】
従って，図１に示す共振形電源装置０１は二次側の出力電圧(Vo)を一次側の電圧検出手段で検出することができるため，一次側と二次側間に出力電圧情報を転送する手段を設ける必要がなくなり，低コストで小型な共振形電源装置０１を実現できる。
【００３３】
なお，今回は二次側半導体素子０８に発生する両端電圧を零と近似したが，実際はIdに依存する二次側半導体素子０８の両端電圧が存在するため，Idの電流を検出したり，負荷電流などからIdの電流を予測し，二次側半導体素子０８の特性から発生する電圧を予測し，その電圧を計算に含めることも可能である。具体的には，二次側半導体素子１２に発生する電圧をVdとした時，Vsns = N/n・(Vd+Vo)と計算する。
【実施例２】
【００３４】
図３に実施例２の電源主回路０２の回路図を示す。実施例１の電圧検出手段１５をギャップ付きトランス０７の一次側巻線間に発生する電圧と共振インダクタンスに発生する電圧を合わせて検出するように変更した形態であり，共通する点は説明を省略する。
【００３５】
漏れインダクタンスLlと共振インダクタンスLrは等価回路図上では直列に接続されている。つまり，流れる電流が等しいためV=L・dI/dtの法則に従い発生する電圧比はLlとLrの値で分配されるが，波形は等しくなる。
【００３６】
本発明は電流の時間微分値が零となるタイミング，つまりインダクタンスの両端電圧が零となるタイミングで検出すればよいため，図３に示すように，トランスの一次側端子およびトランスの一次側端子に直列に接続された共振インダクタンスの両端電圧を電圧検出手段１５は検出することもできる。
【実施例３】
【００３７】
図４に実施例３の電源主回路０２の回路図を示す。実施例１の共振素子１１のCrをLrと直列に接続した形態であり，共通する点は説明を省略する。
【００３８】
入力キャパシタンス０９の正側のノードをP1，負側のノードをN1とした時，実施例３のように共振キャパシタンスをLrと直列に配置することで電圧検出手段の一端をN1と同電位にすることができる。
【００３９】
電源制御器０３の基準電位をN1と等しくすると，実施例３のようにLrとCrと電圧検出手段１５を接続することで検出が容易になる。
【実施例４】
【００４０】
図５に実施例４の共振形電源装置を用いた電力変換システム４０の回路図を示す。実施例１から実施例３に記載した共振形電源装置０１の入力が共通の，共振形電源装置(a)と共振形電源装置(b)とが並列に接続され，それぞれの後段にインバータ(a)とインバータ(b)を有し，各インバータの出力端子が直列に電源負荷０５と接続された形態である。
【００４１】
図５のように接続した場合，インバータ(a)の入力ノードの高電位側をP2，低電位側をN2とすると，P2とN2間の電位は共振形電源装置(a)の出力電圧によって固定されるが，P2とN2のそれぞれの対地電圧はQ11，Q12，Q13，Q14のスイッチング状態によって大きく変動する。図５には２段の構成を示したが，２段以上の構成も可能であり，インバータの段数が多くなると対地電圧の変動幅が大きくなる。
【００４２】
このように一次側と二次側の対地電圧差が大きい場合，各共振形電源装置毎に二次側の電圧を一次側に送信することは，絶縁距離の観点から高コスト化，大型化につながる。従って，一次側で検出が可能な本方式はこのような多段構成において特に有効である。
【００４３】
なお，実施例４では入力側を並列に接続し，出力側を直列に接続したが，本電力変換システムは入力側を直列に接続した場合も，出力側を並列に接続した場合もいずれも同様の効果が得られる。
【００４４】
さらに，実施例４では後段にインバータを記載したが，図１０に示すようにインバータがない構成でも出力キャパシタの正端子と負端子を立て積みに接続した場合においても同様に対地電圧の変動が発生するため，本方式をとることで安価で小型の多段構成を実現することができる。
【実施例５】
【００４５】
図６に実施例５の電力変換システム４０の回路図を示す。実施例４の電力変換システム４０に電圧検出手段３３とインバータ制御器(a)３１とインバータ制御器(b)３１と、上位コントローラである電力変換システム制御器３２とを記載した形態であり，共通する点は説明を省略する。
【００４６】
実施例４の説明では省略したが，各インバータ３０はそれぞれの入力電圧を検出する電圧検出手段３３と，その電圧情報に基づきそれぞれのスイッチング素子を制御するインバータ制御器３１が搭載されている。インバータを多段に積むことで，各段の状態を指令する上位の電力変換システム制御器３２は必要であり，各インバータ制御器３１は各インバータの入力電圧情報を電力変換システム制御器３２に送信し，電力変換システム制御部３２は各インバータ３０に動作状態の指令を行う。
【００４７】
一方，共振形電源装置０１で実施している電圧検出手段１５から電源制御器０３に送られる電圧情報Vsnsは，検出タイミングのずれなどで多少の誤差が発生する恐れがある。そこで，実施例５では電力変換システム制御部３２が保持している各インバータの入力電圧情報Vo(a)を補正し電源制御器０３に送信するアルゴリズムを追加している。
【００４８】
図７に具体的な制御アルゴリズム例を示す。真の電圧指令値をVref(r)に対し，各インバータの入力電圧情報Vo(a)をアウターループで制御する。差分相当の電圧を電圧指令値に上乗せした値がVref(a)となり，この値が電源制御器(a)０３に送られる。電源制御器(a)０３はVsnsから求められる出力電圧予測値Vos(a)をインナーループでフィードバック制御し，ＰＩ制御演算器２１によって演算された結果から一次側半導体素子１０のゲート信号を生成する。このとき，アウターループはインナーループと比較して十分周波数応答性を低く設定する必要がある。このように設計すれば，インナーループがあるため応答性もよく，アウターループがあるため誤差の少ない制御系を構築することができる。このようにインバータ制御器(b)や電源制御器(b)が動作することで２段以上の構成の場合も有効に制御できる。
【００４９】
なお、今回は電力変換システム３２でVo(a)からVref(a)への変換処理を行ったが、Vref(a)への変換はインバータ制御器３１で行ってもよいし、電源制御器０３で行ってもよい。
【実施例６】
【００５０】
図８に実施例６の電力変換システム４０の回路図を示す。実施例５のインバータ制御器３１と電力変換システム制御器３２間の通信と，電源制御器０３と電力変換システム制御器３２間の通信をデイジーチェーン接続に変更した形態であり，共通する点は説明を省略する。
【００５１】
実施例６のように通信を変更することで，電力変換システム３２の通信ポート数を減らすことができるため，低コスト化・小型化が実現できる。
【００５２】
また，実施例５では電力変換システム制御器３２は共振形電源装置０１の一次側と二次側との内に絶縁手段を設ける必要がある。共振形電源装置０１の一次側と二次側それぞれに演算用のICを設け絶縁通信するか，電力変換システム制御器３２の演算用ＩＣを共振形電源装置０１の二次側に配置し電源制御器０３と同数の絶縁通信手段を用意する必要とする。または，電力変換システム制御器３２の演算用ＩＣを共振形電源装置０１の一次側に配置すればインバータ制御器３１と同数の絶縁通信手段を必要とする。
【００５３】
一方，実施例６では電力変換システム制御器３２の演算用ＩＣを共振形電源装置０１の二次側に配置すれば電源制御器０３との絶縁通信手段は一つでよくなる。または，電力変換システム制御器３２の演算用ＩＣを共振形電源装置０１の一次側に配置すればインバータ制御器３１との絶縁通信手段は一つでよくなる
【実施例７】
【００５４】
実施例７として，図９(a)に一次側半導体素子１０をフルブリッジ構成とした場合と，図９(b)に一次側半導体素子１０をハーフブリッジ構成とした場合と，図９(c)に二次側半導体素子１２を同期整流素子で構成とした場合と，図９(d)にギャップ付きトランス０７をフセンタータップで構成した場合の形態を示す。
【００５５】
実施例１から実施例６に記載した共振形電源装置０１の電源主回路０２は共振素子１１にパルス状の波形を入力し，二次側半導体素子１２で整流する機能を有すればよい。よって，図９(a)または図９(b)のように一次側半導体素子１０を構成してもよいし，図９(c)または図９(d)のようにギャップ付きトランス０７と二次側半導体素子１２を構成してもよい。
【００５６】
なお，すべての図においてスイッチング素子はMOSFETを図示したが，これらはMOSFETに限定するものではなく，IGBTなどオン機能とオフ機能を切り替えられる素子であれば有効である。
【００５７】
以上のように，トランスの一次側に流れる電流の時間微分値が零の時刻にトランス一次側の電圧を検出することで，小型，低コストな共振形電源装置を提供することができる。さらに，共振形電源装置の後段にインバータを有し，それらが直列または並列に接続されている電力変換システムにおいて，高精度な制御を低コスト化，小型化，軽量化が実現できる。
【符号の説明】
【００５８】
０１  共振形電源装置
０２  電源主回路
０３  電源制御器
０４  入力電圧源
０５  電源負荷
０６  一次側回路
０７  ギャップ付きトランス 
０８  二次側回路
０９  入力キャパシタンス（Ci）
１０  一次側半導体素子
１１  共振素子
１２  同期整流素子
１３  出力キャパシタンス（Co）
１４  電流検出手段
１５  電圧検出手段
２０  出力電圧検出器
２１  PI制御演算器
２２  ゲート信号生成器
２３  ピークタイミング検出器
２４  検出タイミング生成器
３０  インバータ
３１  インバータ制御器
３２  電力変換システム制御器
３３  電圧検出手段
４０  電力変換システム
【図１】
2016220483.tif 000003
【図２】
2016220483.tif 000004
【図３】
2016220483.tif 000005
【図４】
2016220483.tif 000006
【図５】
2016220483.tif 000007
【図６】
2016220483.tif 000008
【図７】
2016220483.tif 000009
【図８】
2016220483.tif 000010
【図９】
2016220483.tif 000011
【図１０】
2016220483.tif 000012