(57)【要約】【課題】  歩留りが向上し、且つ、効率的に排熱することが可能な半導体発光素子を提供すること。【解決手段】  支持基板と、第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層がこの順で積層された第１ＬＥＤ層と、第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層がこの順で積層された第２ＬＥＤ層とを有し、第１ＬＥＤ層が支持基板の第１の面側に形成され、第２ＬＥＤ層が支持基板の第１の面とは反対側の第２の面側に形成されている半導体発光素子。【選択図】  図１
2016162876.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層がこの順で積層された第１ＬＥＤ層と、
第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層がこの順で積層された第２ＬＥＤ層とを有し、
前記第１ＬＥＤ層が前記支持基板の第１の面側に形成され、前記第２ＬＥＤ層が前記支持基板の前記第１の面とは反対側の第２の面側に形成されていることを特徴とする半導体発光素子。
【請求項２】
前記支持基板は、透光性を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
第１電極と、前記第１ＬＥＤ層と、前記支持基板と、前記第２ＬＥＤ層と、第２電極とがこの順で積層されており、
前記第１ＬＥＤ層は、前記第１ｐ型半導体層が前記第１電極側に面し、前記第１ｎ型半導体層が前記支持基板の前記第１の面側に面する配置であり、
前記第２ＬＥＤ層は、前記第２ｎ型半導体層が前記第２電極側に面し、前記第２ｐ型半導体層が前記支持基板の前記第２の面側に面する配置であることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記支持基板が、ＧａＮ基板であることを特徴とする請求項３に記載の半導体発光素子。
【請求項５】
前記支持基板が、ＡｌＮ基板であることを特徴とする請求項３に記載の半導体発光素子。
【請求項６】
第１電極と、前記第１ＬＥＤ層と、前記支持基板と、前記第２ＬＥＤ層と、第２電極とがこの順で積層されており、
前記第１ＬＥＤ層は、前記第１ｎ型半導体層が前記第１電極側に面し、前記第１ｐ型半導体層が前記支持基板前記第１の面側に面する配置であり、
前記第２ＬＥＤ層は、前記第２ｎ型半導体層が前記第２電極側に面し、前記第２ｐ型半導体層が前記支持基板前記第２の面側に面する配置である請求項１又は２に記載の半導体発光素子。
【請求項７】
前記支持基板が、ＡｌＮ基板であることを特徴とする請求項６に記載の半導体発光素子。
【請求項８】
前記第１活性層から放射する光の波長と、前記第２活性層から放射する光の波長とが同一であることを特徴とする請求項１〜７のいずれか１に記載の半導体発光素子。
【請求項９】
前記第１電極は、透光性導電材料で構成され、
前記第１活性層及び前記第２活性層は、前記第２活性層から放射される光よりも前記第１活性層から放射される光の方が短波長となるように構成されており、
前記第２電極は、反射電極であるか、又は、前記第２電極が透明であり且つ下層に反射層が設けられていることを特徴とするであることを特徴とする請求項１〜７のいずれか１に記載の半導体発光素子。
【請求項１０】
前記第１電極は、透光性導電材料で構成され、且つ、露出しており、
前記第２電極は、透光性導電材料で構成され、且つ、露出していることを特徴とする請求項１〜８のいずれか１に記載の半導体発光素子。
【請求項１１】
前記第１ＬＥＤ層と前記第２ＬＥＤ層とは、１つの前記支持基板を介して積層されていることを特徴とする請求項１〜１０のいずれか１に記載の半導体発光素子。
【請求項１２】
前記支持基板の平面視での形状が、第１ＬＥＤ層及び第２ＬＥＤ層の少なくとも一方と同一であることを特徴とする請求項１〜１０のいずれか１に記載の半導体発光素子。
【請求項１３】
第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層を有する第１積層体を準備する工程Ａ、
第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層を有する第２積層体を準備する工程Ｂ、及び、
前記第１積層体と前記第２積層体とを貼り合わせる工程Ｃを有することを特徴とする半導体発光素子の製造方法。
【請求項１４】
前記工程Ａは、
支持基板の第１の面側に、第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層が前記第１の面側からこの順に形成された第１積層体を準備する工程Ａ１であり、
前記工程Ｂは、
半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、接合層が下からこの順に形成された第２積層体を準備する工程Ｂ１であり、
前記工程Ｃは、
前記第１積層体の有する前記支持基板の前記第１の面とは反対側の第２の面に、前記第２積層体の前記接合層を貼り合わせる工程Ｃ１であり、
さらに、前記半導体発光素子の製造方法は、
前記半導体成長用基板を剥離して、前記第２ｎ型半導体層を露出させる工程Ｄ１、及び、
露出した第２ｎ型半導体層の面に第２電極を形成する工程Ｅ１を有することを特徴とする請求項１３に記載の半導体発光素子の製造方法。
【請求項１５】
前記工程Ｅ１の後、ダイシングして個別の半導体発光素子に分離する工程Ｆ１を有することを特徴とする請求項１４に記載の半導体発光素子の製造方法。
【請求項１６】
前記工程Ａは、
第１半導体成長用基板の上層に、第１ｐ型半導体層、第１活性層、第１ｎ型半導体層、及び、第１接合層が下からこの順に形成された第１積層体を準備する工程Ａ２であり、
前記工程Ｂは、
第２半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、第２接合層が下からこの順に形成された第２積層体を準備する工程Ｂ２であり、
前記工程Ｃは、
支持基板を準備する工程Ｃ２１、
前記支持基板の一方の面に、前記第１積層体の前記第１接合層を貼り合わせる工程Ｃ２２、及び、
前記支持基板の他方の面に、前記第２積層体の前記第２接合層を貼り合わせる工程Ｃ２３を含み、
さらに、前記半導体発光素子の製造方法は、
前記第１半導体成長用基板を剥離して、前記第１ｐ型半導体層を露出させる工程Ｄ２、
前記第２半導体成長用基板を剥離して、前記第２ｎ型半導体層を露出させる工程Ｅ２、
露出した第１ｐ型半導体層の面に第１電極を形成する工程Ｆ２、及び、
露出した第２ｎ型半導体層の面に第２電極を形成する工程Ｇ２を有することを特徴とする請求項１３に記載の半導体発光素子の製造方法。
【請求項１７】
前記工程Ｆ２及び前記工程Ｇ２の後、ダイシングして個別の半導体発光素子に分離する工程Ｈ２を有することを特徴とする請求項１５に記載の半導体発光素子の製造方法。
【請求項１８】
前記工程Ａは、
第１半導体成長用基板の上層に、第１ｎ型半導体層、第１活性層、第１ｐ型半導体層、第３電極、及び、第１接合層が下からこの順に形成された第１積層体を準備する工程Ａ３であり、
前記工程Ｂは、
第２半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、第２接合層が下からこの順に形成された第２積層体を準備する工程Ｂ３であり、
前記工程Ｃは、
支持基板を準備する工程Ｃ３１、
前記支持基板の一方の面に、前記第１積層体の前記第１接合層を貼り合わせる工程Ｃ３２、及び、
前記支持基板の他方の面に、前記第２積層体の前記第２接合層を貼り合わせる工程Ｃ３３を含み、
さらに、前記半導体発光素子の製造方法は、
前記第１半導体成長用基板を剥離して、前記第１ｎ型半導体層を露出させる工程Ｄ３、
前記第２半導体成長用基板を剥離して、前記第２ｎ型半導体層を露出させる工程Ｅ３、
露出した第１ｎ型半導体層の面に第１電極を形成する工程Ｆ３、及び、
露出した第２ｎ型半導体層の面に第２電極を形成する工程Ｇ３を有することを特徴とする請求項１３に記載の半導体発光素子の製造方法。
【請求項１９】
前記工程Ｆ３及び前記工程Ｇ３の後、ダイシングして個別の素子に分離する工程Ｈ３、及び、
前記第１電極側から、第３電極の一部上面が露出するまで、前記第１電極、前記第１ｎ型半導体層、前記第１活性層、及び、前記第１ｐ型半導体層を除去する工程Ｉ３を有することを特徴とする請求項１８に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、及び、半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、２波長の光を放射する半導体発光素子としては、発光波長が互いに異なる２つのＬＥＤ素子をリードフレーム等の搭載基板に並べて搭載したものが知られている。
【０００３】
このような半導体発光素子に関して、従来、発光強度の低下の改善や混色の効率化を目的として、長波長の光を発光する長波長ＬＥＤチップの上面に短波長の光を発光する短波長ＬＥＤチップを積み重ねて搭載した半導体発光素子が存在する（例えば、特許文献１参照）。
【０００４】
特許文献１に開示されている半導体発光素子は、短波長ＬＥＤチップがフリップチップボンディング対応の平面型であり、短波長ＬＥＤチップを裏返して長波長ＬＥＤチップの上面に積み重ね、長波長ＬＥＤチップの電極と、短波長ＬＥＤチップの電極との位置合わせをした後、長波長ＬＥＤチップの上面に短波長ＬＥＤチップをフリップチップボンディングした構成を有する。この半導体発光素子においては、長波長ＬＥＤチップで発光された長波長の光は短波長ＬＥＤチップを透過して上方に取り出される。これにより、長波長ＬＥＤチップで発光された光と、短波長ＬＥＤチップで発光された光とが共に上方に取り出される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−４３６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の半導体発光素子においては、長波長ＬＥＤチップの電極と、短波長ＬＥＤチップの電極との位置合わせに精度が要求され、わずかな位置ズレにより短絡等の不具合が発生することとなる。そのため、製造される半導体発光素子の歩留りが低下する。
また、長波長ＬＥＤチップは、下面全面から排熱することが可能であるものの、短波長ＬＥＤチップは、フリップチップボンディング対応の平面型であり、上面（電極非形成面）から光を取り出す構成であるため、短波長ＬＥＤチップの上面に排熱用部材等を設けることはできない。そのため、電極を介してのみの排熱となり、排熱性に劣るといった問題がある。
【０００７】
本発明は、前記問題点に鑑みてなされたものであり、その目的は、歩留りが向上し、且つ、効率的に排熱することが可能な半導体発光素子、及び、当該半導体発光素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る半導体発光素子は、
支持基板と、
第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層がこの順で積層された第１ＬＥＤ層と、
第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層がこの順で積層された第２ＬＥＤ層とを有し、
前記第１ＬＥＤ層が前記支持基板の第１の面側に形成され、前記第２ＬＥＤ層が前記支持基板の前記第１の面とは反対側の第２の面側に形成されていることを特徴とする。
【０００９】
前記構成によれば、第１ＬＥＤ層が支持基板の第１の面側に形成され、第２ＬＥＤ層が前記支持基板の前記第１の面とは反対側の第２の面側に形成されている。つまり、１つの支持基板の一方の面に第１ＬＥＤ層が形成され、他方の面に第２ＬＥＤ層が形成されている。従って、第１ＬＥＤ層側から排熱する場合は、支持基板を介して第２ＬＥＤ層の熱を排熱することができ、第２ＬＥＤ層側から排熱する場合は、支持基板を介して第１ＬＥＤ層の熱を排熱することができる。
また、１つの支持基板の一方の面に第１ＬＥＤ層が形成され、他方の面に第２ＬＥＤ層が形成されているのであり、支持基板上にＬＥＤ層が形成されたチップ２つを用いて電極同士を接合した構成ではない。従って、例えば、支持基板上に第１の面側に第１ＬＥＤ層が形成された積層体に、第２ＬＥＤ層を貼り合わせるか、支持基板上に第１ＬＥＤ層と第２ＬＥＤ層とを貼り合わせれば、本発明に係る半導体発光素子を製造することができる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。
【００１０】
前記した発明の構成において、前記支持基板は、透光性を有していても構わない。
【００１１】
前記支持基板が透光性を有する場合、第１ＬＥＤ層及び第２ＬＥＤ層から放射される光を同一方向から取り出すことが可能となる。
【００１２】
前記した発明の構成においては、第１電極と、前記第１ＬＥＤ層と、前記支持基板と、前記第２ＬＥＤ層と、第２電極とがこの順で積層されており、
前記第１ＬＥＤ層は、前記第１ｐ型半導体層が前記第１電極側に面し、前記第１ｎ型半導体層が前記支持基板の前記第１の面側に面する配置であり、
前記第２ＬＥＤ層は、前記第２ｎ型半導体層が前記第２電極側に面し、前記第２ｐ型半導体層が前記支持基板の前記第２の面側に面する配置であっても構わない。
【００１３】
この場合、第１ＬＥＤ層と第２ＬＥＤ層とが直列に電気接続されている。仮に、第１ＬＥＤ層と第２ＬＥＤ層とが並列に電気接続されている場合、一方が他方に比較して少し劣化すると、劣化した側の抵抗が小さくなり、そちら側に電流が多く流れることになり、劣化が加速される場合がある。しかしながら、第１ＬＥＤ層と第２ＬＥＤ層とが直列に電気接続されていると、並列の場合に比較して劣化しにくい。
なお、本明細書において「面する」とは、本発明の趣旨に反しない限りにおいて、２つの層や電極が互いに面していればよい。つまり、「面する」とは、２つの面が接触している場合と、接触せずに向かい合っている場合（例えば、間に他の層等を介して向かい合っている場合）を含む。より具体的には、例えば、「第１ｐ型半導体層が第１電極側に面する」とは、第１ｐ型半導体層と第１電極とが接触している場合と、第１ｐ型半導体層と第１電極とが間に他の層等を介して向かい合っている場合とを含む。
【００１４】
前記した発明の構成においては、前記支持基板が、ＧａＮ基板であっても構わない。
【００１５】
前記支持基板が、ＧａＮ基板であると、当該半導体発光素子の製造においてＧａＮ基板上に第１ＬＥＤ層を形成（成長）させることができる。
【００１６】
前記した発明の構成においては、前記支持基板がＡｌＮ基板であっても構わない。
【００１７】
前記支持基板がＡｌＮ基板であると透光性を有する。
【００１８】
前記した発明の構成においては、第１電極と、前記第１ＬＥＤ層と、前記支持基板と、前記第２ＬＥＤ層と、第２電極とがこの順で積層されており、
前記第１ＬＥＤ層は、前記第１ｎ型半導体層が前記第１電極側に面し、前記第１ｐ型半導体層が前記支持基板前記第１の面側に面する配置であり、
前記第２ＬＥＤ層は、前記第２ｎ型半導体層が前記第２電極側に面し、前記第２ｐ型半導体層が前記支持基板前記第２の面側に面する配置であっても構わない。
【００１９】
この場合、例えば、ｃ面サファイア基板上に成長させた第１ＬＥＤ層と、別のｃ面サファイア基板上に成長させた第２ＬＥＤ層とを支持基板に貼り合わせれば、容易に当該半導体発光素子を製造することができる。
【００２０】
前記した発明の構成においては、前記支持基板がＡｌＮ基板であっても構わない。
【００２１】
前記支持基板がＡｌＮ基板であると透光性を有する。
【００２２】
前記した発明の構成においては、前記第１活性層から放射する光の波長と、前記第２活性層から放射する光の波長とが同一であっても構わない。
【００２３】
第１活性層から放射する光の波長と、第２活性層から放射する光の波長を同一とすれば、素子サイズ大面積化することなく発光強度を向上させることができる。
【００２４】
前記した発明の構成においては、前記第１電極は、透光性導電材料で構成され、
前記第１活性層及び前記第２活性層は、前記第２活性層から放射される光よりも前記第１活性層から放射される光の方が短波長となるように構成されており、
前記第２電極は、反射電極であるか、又は、前記第２電極が透明であり且つ下層に反射層が設けられていてもよい。
【００２５】
一般的に光は短波長ほど吸収され易い。従って、短波長の光を出射する第１活性層を、当該半導体発光素子の出射面、すなわち、第１電極に近い側に配置して短波長の光を第１電極から出射させ、長波長の光は、第２電極で反射させて第１電極から出射させれば、より発光効率を高めることができる。
【００２６】
前記した発明の構成においては、前記第１電極は、透光性導電材料で構成され、且つ、露出しており、
前記第２電極は、透光性導電材料で構成され、且つ、露出していてもよい。
【００２７】
前記第１電極が、透光性導電材料で構成され、且つ、露出しており、前記第２電極が、透光性導電材料で構成され、且つ、露出していれば、第１ＬＥＤ層からの光と第２ＬＥＤ層からの光とを反対方向に出射させることができる。
【００２８】
前記した発明の構成においては、前記第１ＬＥＤ層と前記第２ＬＥＤ層とは、１つの前記支持基板を介して積層されていても構わない。
【００２９】
前記した発明の構成においては、前記支持基板の平面視での形状が、第１ＬＥＤ層及び第２ＬＥＤ層の少なくとも一方と同一であっても構わない。
【００３０】
また、本発明の半導体発光素子の製造方法は、
第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層を有する第１積層体を準備する工程Ａ、
第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層を有する第２積層体を準備する工程Ｂ、及び、
前記第１積層体と前記第２積層体とを貼り合わせる工程Ｃを有することを特徴とする。
【００３１】
前記構成の製造方法によれば、前記第１積層体と前記第２積層体とを貼り合わせて半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第１積層体の熱と第２積層体の熱とを、支持基板又は半導体成長用基板を介して排熱することができる。
【００３２】
前記発明の構成において、
前記工程Ａは、
支持基板の第１の面側に、第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層が前記第１の面側からこの順に形成された第１積層体を準備する工程Ａ１であり、
前記工程Ｂは、
半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、接合層が下からこの順に形成された第２積層体を準備する工程Ｂ１であり、
前記工程Ｃは、
前記第１積層体の有する前記支持基板の前記第１の面とは反対側の第２の面に、前記第２積層体の前記接合層を貼り合わせる工程Ｃ１であり、
さらに、前記半導体発光素子の製造方法は、
前記半導体成長用基板を剥離して、前記第２ｎ型半導体層を露出させる工程Ｄ１、及び、
露出した第２ｎ型半導体層の面に第２電極を形成する工程Ｅ１を有する構成であっても構わない。
【００３３】
前記構成の製造方法によれば、第１積層体の有する支持基板の第２の面に、前記第２積層体を貼り合わせて、１つの支持基板の一方の面に第１ＬＥＤ層が形成され、他方の面に第２ＬＥＤ層が形成された半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第１ＬＥＤ層側から排熱する場合は、支持基板を介して第２ＬＥＤ層の熱を排熱することができ、第２ＬＥＤ層側から排熱する場合は、支持基板を介して第１ＬＥＤ層の熱を排熱することができる。
また、当該製造方法により製造された半導体発光素子は、第１ＬＥＤ層と第２ＬＥＤ層とが直列に電気接続されており、並列の場合に比較して劣化しにくい。
【００３４】
前記発明の構成において、前記工程Ｅ１の後、ダイシングして個別の半導体発光素子に分離する工程Ｆ１を有していても構わない。
【００３５】
前記発明の構成において、
前記工程Ａは、
第１半導体成長用基板の上層に、第１ｐ型半導体層、第１活性層、第１ｎ型半導体層、及び、第１接合層が下からこの順に形成された第１積層体を準備する工程Ａ２であり、
前記工程Ｂは、
第２半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、第２接合層が下からこの順に形成された第２積層体を準備する工程Ｂ２であり、
前記工程Ｃは、
支持基板を準備する工程Ｃ２１、
前記支持基板の一方の面に、前記第１積層体の前記第１接合層を貼り合わせる工程Ｃ２２、及び、
前記支持基板の他方の面に、前記第２積層体の前記第２接合層を貼り合わせる工程Ｃ２３を含み、
さらに、前記半導体発光素子の製造方法は、
前記第１半導体成長用基板を剥離して、前記第１ｐ型半導体層を露出させる工程Ｄ２、
前記第２半導体成長用基板を剥離して、前記第２ｎ型半導体層を露出させる工程Ｅ２、
露出した第１ｐ型半導体層の面に第１電極を形成する工程Ｆ２、及び、
露出した第２ｎ型半導体層の面に第２電極を形成する工程Ｇ２を有する構成であっても構わない。
【００３６】
前記構成の製造方法によれば、支持基板の一方の面に第１積層体を貼り合わせ、他方の面に第２積層体を貼り合わせて、１つの支持基板の一方の面に第１ＬＥＤ層が形成され、他方の面に第２ＬＥＤ層が形成された半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第１ＬＥＤ層側から排熱する場合は、支持基板を介して第２ＬＥＤ層の熱を排熱することができ、第２ＬＥＤ層側から排熱する場合は、支持基板を介して第１ＬＥＤ層の熱を排熱することができる。
また、当該製造方法により製造された半導体発光素子は、第１ＬＥＤ層と第２ＬＥＤ層とが直列に電気接続されており、並列の場合に比較して劣化しにくい。
【００３７】
前記発明の構成において、前記工程Ｆ２及び前記工程Ｇ２の後、ダイシングして個別の半導体発光素子に分離する工程Ｈ２を有していても構わない。
【００３８】
前記発明の構成において、
前記工程Ａは、
第１半導体成長用基板の上層に、第１ｎ型半導体層、第１活性層、第１ｐ型半導体層、第３電極、及び、第１接合層が下からこの順に形成された第１積層体を準備する工程Ａ３であり、
前記工程Ｂは、
第２半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、第２接合層が下からこの順に形成された第２積層体を準備する工程Ｂ３であり、
前記工程Ｃは、
支持基板を準備する工程Ｃ３１、
前記支持基板の一方の面に、前記第１積層体の前記第１接合層を貼り合わせる工程Ｃ３２、及び、
前記支持基板の他方の面に、前記第２積層体の前記第２接合層を貼り合わせる工程Ｃ３３を含み、
さらに、前記半導体発光素子の製造方法は、
前記第１半導体成長用基板を剥離して、前記第１ｎ型半導体層を露出させる工程Ｄ３、
前記第２半導体成長用基板を剥離して、前記第２ｎ型半導体層を露出させる工程Ｅ３、
露出した第１ｎ型半導体層の面に第１電極を形成する工程Ｆ３、及び、
露出した第２ｎ型半導体層の面に第２電極を形成する工程Ｇ３を有する構成であっても構わない。
【００３９】
前記構成の製造方法によれば、支持基板の一方の面に第１積層体を貼り合わせ、他方の面に第２積層体を貼り合わせて、１つの支持基板の一方の面に第１ＬＥＤ層が形成され、他方の面に第２ＬＥＤ層が形成された半導体発光素子が製造される。貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造される半導体発光素子の歩留りの向上が期待できる。また、貼り合わせにミクロンオーダーの位置精度は必要とされないため、製造が容易となる。
また、当該製造方法により製造された半導体発光素子は、第１ＬＥＤ層側から排熱する場合は、支持基板を介して第２ＬＥＤ層の熱を排熱することができ、第２ＬＥＤ層側から排熱する場合は、支持基板を介して第１ＬＥＤ層の熱を排熱することができる。
【００４０】
前記発明の構成において、前記工程Ｆ３及び前記工程Ｇ３の後、ダイシングして個別の素子に分離する工程Ｈ３、及び、
前記第１電極側から、第３電極の一部上面が露出するまで、前記第１電極、前記第１ｎ型半導体層、前記第１活性層、及び、前記第１ｐ型半導体層を除去する工程Ｉ３を有していても構わない。
【発明の効果】
【００４１】
本発明によれば、歩留りが向上し、且つ、効率的に排熱することが可能な半導体発光素子、及び、当該半導体発光素子の製造方法を提供することができる。
【図面の簡単な説明】
【００４２】
【図１】第１実施形態に係る半導体発光素子の概略断面図である。
【図２Ａ】図１に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図２Ｂ】図１に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図２Ｃ】図１に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図２Ｄ】図１に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図２Ｅ】図１に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図２Ｆ】図１に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図３】第２実施形態に係る半導体発光素子の概略断面図である。
【図４Ａ】図３に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図４Ｂ】図３に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図４Ｃ】図３に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図４Ｄ】図３に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図４Ｅ】図３に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図４Ｆ】図３に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図５】第３実施形態に係る半導体発光素子の概略断面図である。
【図６Ａ】図５に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図６Ｂ】図５に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図６Ｃ】図５に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図６Ｄ】図５に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図６Ｅ】図５に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【図６Ｆ】図５に示した半導体発光素子の一製造方法を説明するための工程断面図である。
【発明を実施するための形態】
【００４３】
まず、本発明が想定する半導体発光素子の構造の一例につき、図面を参照して説明した後、その製造方法につき、詳細に説明する。
【００４４】
［第１実施形態］
第１実施形態の半導体発光素子の構造の一例につき、図１を参照して説明する。図１は、第1実施形態に係る半導体発光素子１の概略断面図である。
【００４５】
［構造］
半導体発光素子１は、支持基板１１と、支持基板１１の第１の面１１ａ側に形成された第１ＬＥＤ層２０と、支持基板１１の第１の面１１ａとは反対側の第２面１１ｂ側に接合層１７を介して形成された第２ＬＥＤ層３０とを含んで構成される。
【００４６】
（支持基板１１）
支持基板１１は、例えばＣｕＷ、Ｗ、Ｍｏ、ＧａＮ、ＡｌＮ、Ｓｉなどの導電性基板で構成される。なかでも、例えば、ＧａＮ基板等の透光性を有する基板が好ましい。支持基板１１が透光性を有する基板である場合、第１ＬＥＤ層２０及び第２ＬＥＤ層３０から放射される光を同一方向から取り出すことが可能となる。
【００４７】
以下では、支持基板１１が透光性を有する基板であり、第１ＬＥＤ層２０及び第２ＬＥＤ層３０から放射される光を、第１ＬＥＤ層２０側（図１の上方向、第１電極１５の方向）に取り出す場合について説明する。すなわち、支持基板１１として、第２ＬＥＤ層３０から放射される光に対して透光性を有する基板を用いる場合について説明する。なお、本明細書において、「透光性を有する基板」とは、透過させる波長（透過させる予定としている波長）の光を８０％以上透過させることができる基板をいう。
【００４８】
（第１ＬＥＤ層２０）
第１ＬＥＤ層２０は、第１ｎ型半導体層２５、第１活性層２３、及び、第１ｐ型半導体層２１が支持基板１１側からこの順に積層された構成を有する。第１ＬＥＤ層２０は、第１ｐ型半導体層２１が第１電極１５に対向して接触しており、第１ｎ型半導体層２５が支持基板１１の第１の面１１ａに対向して接触する位置関係で配置されている。
【００４９】
（第１ｎ型半導体層２５）
本実施形態において、第１ｎ型半導体層２５は、ＡｌｎＧａ１−ｎＮ（０≦ｎ≦１）で構成される。少なくとも第１ｎ型半導体層２５には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。
第１ｎ型半導体層２５は、膜厚が０．５μｍ以上２μｍ以下程度で構成されている。
【００５０】
（第１活性層２３）
第１活性層２３は、例えばＩｎＧａＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【００５１】
（第１ｐ型半導体層２１）
第１ｐ型半導体層２１は、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）で構成される。少なくともいずれ第１ｐ型半導体層２１には、Ｍｇ、Ｂｅ、Ｚｎ、Ｃなどのｐ型不純物がドープされている。
【００５２】
（第１電極１５）
第１電極１５は、第１ｐ型半導体層２１の上層に形成されている。第１電極１５は、例えば、ＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）、ＺｎＯなどの透光性導電材料で構成される。
【００５３】
（接合層１７）
支持基板１１の面１１ｂに接して形成されている接合層１７は、例えば、ＩＴＯなどの透光性導電材料で構成される。
【００５４】
（第２導電層３８、第２コンタクト層３７）
接合層１７の下層には、第２導電層３８が形成されている。また、第２導電層３８の下層には、コンタクト層３７が形成されている。第２導電層３８、及び、第２コンタクト層３７は、支持基板１１と第２ＬＥＤ層３０の第２ｐ型半導体層３１との間のオーミック接続を実現させるために設けられたものである。第２導電層３８は、例えば、ＩＴＯで構成される。第２導電層３８と接合層１７は、対向させた後に、両者を貼り合せることで接合させる。また、第２コンタクト層３７は、後述する第２ｐ型半導体層３１よりも不純物濃度を高濃度としている。
なお、支持基板１１と第２ＬＥＤ層３０の第２ｐ型半導体層３１との間のオーミック接続が実現されるのであれば、第２コンタクト層３７は、設けなくてもよい。
【００５５】
（第２ＬＥＤ層３０）
コンタクト層３７の下層には、第２ＬＥＤ層３０が形成されている。第２ＬＥＤ層３０は、第２ｐ型半導体層３１、第２活性層３３、及び、第２ｎ型半導体層３５が支持基板１１側からこの順に積層された構成を有する。第２ＬＥＤ層３０は、第２ｎ型半導体層３５が第２電極１３に対向して接触しており、第２ｐ型半導体層３１が支持基板１１の第２の面１１ｂ面側に面する位置関係で配置される。
【００５６】
（第２ｎ型半導体層３５）
本実施形態において、第２ｎ型半導体層３５は、ＡｌｎＧａ１−ｎＮ（０≦ｎ≦１）で構成される。少なくとも第２ｎ型半導体層３５には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。
第２ｎ型半導体層３５は、膜厚が０．５μｍ以上２μｍ以下程度で構成されている。
【００５７】
（第２活性層３３）
第２活性層３３は、例えばＩｎＧａＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【００５８】
（第２ｐ型半導体層３１）
第２ｐ型半導体層３１は、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）で構成される。少なくともいずれ第２ｐ型半導体層３１には、Ｍｇ、Ｂｅ、Ｚｎ、Ｃなどのｐ型不純物がドープされている。
【００５９】
（第２電極１３）
第２電極１３は、２ｎ型半導体層３５の下層に形成され、例えばＡｇ系の金属（ＮｉとＡｇの合金）、Ａｌ、Ｒｈなどで構成される反射電極を採用することができる。この場合、第１ＬＥＤ層２０及び第２ＬＥＤ層３０から放射された光を第１ＬＥＤ層２０側（図１の上方向）に反射させることができ、発光効率を高めることができる。
なお、第２電極１３を、例えば、ＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）、ＺｎＯなどの透光性導電材料で構成し、第２電極１３の下層にＡｇ、Ａｌ等の材料で構成される反射層を設けることとしてもよい。この構成であっても、第１ＬＥＤ層２０及び第２ＬＥＤ層３０から放射された光を第１ＬＥＤ層２０側（図１の上方向）に反射させることができ、発光効率を高めることができる。
また、第２電極１３を透光性導電材料で構成し、且つ、第２電極１３の下層に反射層を設けない（第２電極１３が露出している形態）であってもよい。この構成の場合、別途リフレクターを設置し、光を所望の方向に反射させることとすればよい。
【００６０】
本実施形態に係る半導体発光素子１は、第１ＬＥＤ層２０と第２ＬＥＤ層３０とが直列に電気接続されている。仮に、第１ＬＥＤ層と第２ＬＥＤ層とが並列に電気接続されている場合、一方が他方に比較して少し劣化すると、劣化した側の抵抗が小さくなり、そちら側に電流が多く流れることになり、劣化が加速される場合がある。
本実施形態に係る半導体発光素子１は、第１ＬＥＤ層２０と第２ＬＥＤ層３０とが直列に電気接続されているため、並列の場合に比較して劣化しにくい。
【００６１】
本発明において、第１活性層から放射する光の波長と、第２活性層から放射する光の波長は、特に限定されず、同じであっても、異なっていてもよい。
第１活性層から放射する光の波長と、第２活性層から放射する光の波長を同一とすれば、素子サイズ大面積化することなく発光強度を向上させることができる。
また、第１活性層から放射する光の波長と、第２活性層から放射する光の波長を異ならせれば、２つの異なる波長の光を放射することができる。
第１活性層から放射する光の波長と、第２活性層から放射する光の波長を異ならせる場合、出射面（本実施形態では、第１電極１５）に近い側（本実施形態では、第１活性層２３）から相対的に短波長の光を出射させ、遠い側（本実施形態では、第２活性層３３）から相対的に長波長の光を出射させることが好ましい。すなわち、第１電極１５が、透光性導電材料で構成され、第１活性層２３及び第２活性層３３は、第２活性層３３から放射される光よりも第１活性層２３から放射される光の方が短波長となるように構成されていることが好ましい。一般的に光は短波長ほど吸収され易い。従って、短波長の光を出射する第１活性層２３を、当該半導体発光素子１の出射面、すなわち、第１電極１５に近い側に配置して短波長の光を第１電極１５から出射させ、長波長の光は、第２電極１３で反射させて第１電極１５から出射させれば、より発光効率を高めることができる。
【００６２】
本実施形態に係る半導体発光素子１では、第１ＬＥＤ層２０及び第２ＬＥＤ層３０から放射される光を、第１ＬＥＤ層２０側（図１の上方向）、すなわち、第１電極１５側に取り出し、第２電極１３側からは取りださない。そのため、第２電極１３全体をデバイスに接触するように配置し、効率的に排熱することができる。また、支持基板１１全体を介して第１ＬＥＤ層２０の熱を第２電極１３から排熱することができる。従って、半導体発光素子１は、排熱性に優れる。
【００６３】
本実施形態では、第１ＬＥＤ層２０と第２ＬＥＤ層３０とが、１つの支持基板１１を介して積層されている。つまり、第１ＬＥＤ層２０と第２ＬＥＤ層３０とが、支持基板１１以外の他の支持基板を介在させることなく、支持基板としては支持基板１１のみを介在させて積層されている。このような構成は、下記する半導体発光素子の製造方法により得ることが可能である。
【００６４】
また、本実施形態では、支持基板１１の平面視での形状が、第１ＬＥＤ層２０及び第２ＬＥＤ層３０と同一である。このような構成は、下記する半導体発光素子の製造方法により得ることが可能である。
【００６５】
［製造方法］
次に、図１に示した半導体発光素子１の製造方法につき、図２Ａ〜図２Ｆに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
【００６６】
（ステップＳ１）
図２Ａに示すように、第１積層体５Ａを準備する。この工程は、本発明の工程Ａ１に相当する。第１積層体５Ａは、支持基板１１の第１の面１１ａ側に、第１ｎ型半導体層２５、第１活性層２３、第１ｐ型半導体層２１、が第１の面１１ａ側からこの順に形成された構成を有する。第１積層体５Ａは、例えば以下の手順に製造することができる。
【００６７】
（支持基板１１の準備）
まず、支持基板１１を準備する。本実施形態では、支持基板１１としてＧａＮ基板を用い、第１ｎ型半導体層２５の構成材料をＧａＮとするため、アンドープ層を形成する必要はないが、支持基板として第１ｎ型半導体層とは異なる構成材料で形成されたものを用いる場合には、適宜、アンドープ層を形成してもよい。
【００６８】
（第１ｎ型半導体層２５の形成）
次に、支持基板１１の上層にＡｌＧａＮからなる第１ｎ型半導体層２５を形成する。第１ｎ型半導体層２５の具体的な形成方法は、例えば以下の通りである。
【００６９】
室温から炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が３×１０１９／ｃｍ３で、厚みが２μｍの第１ｎ型半導体層２５が支持基板１１の上層に形成される。
【００７０】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に厚みが５ｎｍのｎ型ＧａＮよりなる保護層を有する第１ｎ型半導体層２５を実現してもよい。
【００７１】
上記の説明では、第１ｎ型半導体層２５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅなどを用いることができる。
【００７２】
（第１活性層２３の形成）
次に、第１ｎ型半導体層２５の上層にＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する第１活性層２３を形成する。第１活性層２３の具体的な形成方法は、例えば以下の通りである。
【００７３】
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する第１活性層２３が、第１ｎ型半導体層２５の上層に形成される。
【００７４】
（第１ｐ型半導体層２１の形成）
次に、第１活性層２３の上層に、ＡｌＧａＮで構成される第１ｐ型半導体層２１を形成する。第１ｐ型半導体層２１の具体的な形成方法は、例えば以下の通りである。
【００７５】
ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、第１活性層２３の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層により第１ｐ型半導体層２１が形成される。この第１ｐ型半導体層２１のｐ型不純物濃度は、例えば３×１０１９／ｃｍ３程度である。
【００７６】
このようにして支持基板１１上に、第１ｎ型半導体層２５、第１活性層２３、及び、第１ｐ型半導体層２１が形成される。
【００７７】
以上により、第１積層体５Ａを得ることができる。
【００７８】
（ステップＳ２）
一方、図２Ｂに示すように、第２積層体５Ｂを準備する。この工程は、本発明の工程Ｂ１に相当する。第２積層体５Ｂは、半導体成長用基板６１の上層に、アンドープ層３６、第２ｎ型半導体層３５、第２活性層３３、第２ｐ型半導体層３１、第２コンタクト層３７、第２導電層３８、及び、接合層１７が下からこの順に形成された構成を有する。第２積層体５Ｂは、例えば以下の手順に製造することができる。
【００７９】
（半導体成長用基板６１の準備）
まず、半導体成長用基板６１として利用されるｃ面サファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に半導体成長用基板６１を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。本実施形態では、サファイア基板のｃ面に半導体層をエピタキシャル成長させるものとして説明する。本実施形態では、半導体成長用基板６１としてサファイア基板を用いる場合について説明するが、本発明における半導体成長用基板はこの例に限定されず、ＧａＮ基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板を用いることとしてもよい。
【００８０】
（アンドープ層３６の形成）
次に、半導体成長用基板６１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層３６に対応する。アンドープ層３６の具体的な形成方法は、例えば以下の通りである。
【００８１】
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、ｃ面サファイア基板６１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【００８２】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【００８３】
（第２ｎ型半導体層３５の形成）
次に、アンドープ層３６の上層にＡｌＧａＮからなる第２ｎ型半導体層３５を形成する。第２ｎ型半導体層３５の具体的な形成方法は、例えば以下の通りである。
【００８４】
引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が３×１０１９／ｃｍ３で、厚みが２μｍの第２ｎ型半導体層３５がアンドープ層３６の上層に形成される。
【００８５】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に厚みが５ｎｍのｎ型ＧａＮよりなる保護層を有する第２ｎ型半導体層３５を実現してもよい。
【００８６】
上記の説明では、第２ｎ型半導体層３５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅなどを用いる
ことができる。
【００８７】
（第２活性層３３の形成）
次に、第２ｎ型半導体層３５の上層にＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する第２活性層３３を形成する。第２活性層３３の具体的な形成方法は、例えば以下の通りである。
【００８８】
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する第２活性層３３が、第２ｎ型半導体層３５の上層に形成される。
【００８９】
（第２ｐ型半導体層３１、第２コンタクト層３７の形成）
次に、第２活性層３３の上層に、ＡｌＧａＮで構成される第２ｐ型半導体層３１を形成し、第２ｐ型半導体層３１の上層に第２コンタクト層３７を形成する。第２ｐ型半導体層３１、及び、第２コンタクト層３７の具体的な形成方法は、例えば以下の通りである。
【００９０】
ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、第２活性層３３の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層により第２ｐ型半導体層３１が形成される。この第２ｐ型半導体層３１のｐ型不純物濃度は、例えば３×１０１９／ｃｍ３程度である。
【００９１】
更にその後、ＴＭＡの供給を停止すると共に、ＣＰ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０２０／ｃｍ３程度のｐ型ＧａＮよりなる第２コンタクト層３７を形成する。
【００９２】
このようにして半導体成長用基板６１上に、アンドープ層３６、第２ｎ型半導体層３５、第２活性層３３、第２ｐ型半導体層３１、及び、第２コンタクト層３７が形成される。
【００９３】
次に、得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００９４】
次に、第２コンタクト層３７の上面に第２導電層３８を形成する。
【００９５】
次に、第２導電層３８の上面に接合層１７を形成する。より具体的には、ＩＴＯ、ＩＺＯなどの導電性透光性材料をスパッタリング法によって１００ｎｍ〜１０００ｎｍの膜厚で成膜する。
【００９６】
以上により、第２積層体５Ｂを得ることができる。
【００９７】
（ステップＳ３）
次に、図２Ｃに示すように、第１積層体５Ａの支持基板１１の第２の面１１ｂに、第２積層体５Ｂの接合層１７と第２導電層３８を貼り合わせる。この工程は、本発明の工程Ｃ１に相当する。支持基板１１と接合層１７との貼り合わせは、従来公知の方法を採用することができる。例えば、支持基板１１表面と接合層１７表面とをプラズマ処理して活性化させた後に貼り合わせる。
【００９８】
（ステップＳ４）
次に、図２Ｄに示すように、半導体成長用基板６１を剥離する。より具体的には、半導体成長用基板６１側からＫｒＦエキシマレーザを照射して、半導体成長用基板６１とアンドープ層３６との界面を分解させることで半導体成長用基板６１の剥離を行う。半導体成長用基板６１を構成するサファイアはレーザが通過する一方、その下層のＧａＮ（アンドープ層３６）はレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによって半導体成長用基板６１が剥離される。
【００９９】
その後、ウェハ上に残存しているＧａＮ（アンドープ層３６）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、第２ｎ型半導体層３５を露出させる。この工程は、本発明の工程Ｄ１に相当する。
【０１００】
（ステップＳ５）
次に、図２Ｅに示すように、第１ｐ型半導体層２１の上面に第１電極１５を形成する。より具体的には、ＩＴＯ、ＩＺＯなどの導電性透光性材料をスパッタリング法によって１００ｎｍ〜１０００ｎｍの膜厚で成膜する。その後、当該成膜した導電性透光性材料の再結晶化を促すために、ＲＴＡ装置を用いて、窒素雰囲気下中６００℃で５分間の活性化処理（コンタクトアニール）を行う。
また、第２ｎ型半導体層３５の上面に第２電極１３を形成する。具体的には、スパッタ装置にて第２ｎ型半導体層３５の上面を覆うように、膜厚０．７ｎｍのＮｉ及び膜厚１２０ｎｍのＡｇを全面に成膜して、第２電極１３を形成する。第２電極１３は、反射電極とし機能する。次に、ＲＴＡ装置を用いてドライエアー雰囲気中で４００℃、２分間のコンタクトアニールを行う。この工程は、本発明の工程Ｅ１に相当する。
【０１０１】
（ステップＳ６）
その後、図２Ｆに示すように、レーザダイシング装置等によってダンシングし、個別の半導体発光素子１に分離する。この工程は、本発明の工程Ｆ１に相当する。
【０１０２】
以上により、半導体発光素子１が得られる。
【０１０３】
本実施形態に係る半導体発光素子の製造方法によれば、第１積層体５Ａと第２積層体５Ｂとを貼り合わせ、その後、ダイシングして個別の半導体発光素子１を得る。第１積層体５Ａと第２積層体５Ｂとの貼り合わせは、ミクロンオーダーの位置精度は必要とせず、単に２つの面を貼り合わせるだけである。従って、製造が容易である。また、製造される半導体発光素子の歩留りの向上が期待できる。
【０１０４】
上述した実施形態では、第１ＬＥＤ層２０及び第２ＬＥＤ層３０から放射される光を、第１ＬＥＤ層２０側（図１の上方向）に取り出す場合について説明した。すなわち、第２電極１３以外の構成が基本的に透明の材料で構成されている場合について説明した。
しかしながら、本発明はこの例に限定されず、第１ＬＥＤ層２０から放射される光は、図１の上方向、第２ＬＥＤ層３０から放射される光は、図１の下方向といったように、第１ＬＥＤ層２０と第２ＬＥＤ層３０とから放射される光が、互いに反対方向に放射される構成であってもよい。
この場合、例えば、接合層１７は、透光性材料で構成されていなくてもよい。例えば、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成されていてもよい。この場合、第１積層体５Ａと第２積層体５Ｂとの貼り合わせは、加熱条件下（例えば、２８０℃）で加圧（例えば、０．２ＭＰａ）によって行なうことができる。
【０１０５】
［第２実施形態］
第２実施形態の半導体発光素子の構造の一例につき、図３を参照して説明する。図３は、第２実施形態に係る半導体発光素子２の概略断面図である。
【０１０６】
［構造］
半導体発光素子２は、支持基板１１１と、支持基板１１１の一方の面１１１ａ側に第１接合層１１６を介して形成された第１ＬＥＤ層１２０と、支持基板１１１の面１１１ａとは他方の面１１１ｂ側に第２接合層１１７を介して形成された第２ＬＥＤ層１３０とを含んで構成される。
【０１０７】
（支持基板１１１）
支持基板１１１は、例えばＣｕＷ、Ｗ、Ｍｏ、ＧａＮ、ＡｌＮ、Ｓｉなどの導電性基板で構成される。なかでも、例えば、ＡｌＮ基板等の透光性を有する基板が好ましい。支持基板１１１が透光性を有する基板である場合、第１ＬＥＤ層１２０及び第２ＬＥＤ層１３０から放射される光を同一方向から取り出すことが可能となる。
【０１０８】
以下では、支持基板１１１が透光性を有する基板であり、第１ＬＥＤ層１２０及び第２ＬＥＤ層１３０から放射される光を、第１ＬＥＤ層１２０側（図３の上方向）に取り出す場合について説明する。
【０１０９】
（第１接合層１１６）
支持基板１１１の面１１１ａに接して形成されている第１接合層１１６は、例えば、ＩＴＯなどの透光性導電材料で構成される。後述するように、第１接合層１１６は、支持基板１１１の面１１１ａと、別の基板上に形成された第１接合層１１６を対向させた後に、両者を貼り合せることで形成されたものである。
【０１１０】
（第１導電層１２８、第１コンタクト層１２７）
第１接合層１１６の上層には、第１導電層１２８が形成されている。また、第１導電層１２８の上層には、第１コンタクト層１２７が形成されている。第１導電層１２８、及び、第１コンタクト層１２７は、支持基板１１１と第１ＬＥＤ層１２０の第１ｎ型半導体層１２５との間のオーミック接続を実現させるために設けられたものである。第１導電層１２８は、例えば、ＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）などの透光性導電材料で構成される。また、第１コンタクト層１２７は、後述する第１ｎ型半導体層１２５よりも不純物濃度を高濃度としている。
なお、支持基板１１１と第１ＬＥＤ層１２０の第１ｎ型半導体層１２５との間のオーミック接続が実現されるのであれば、第１導電層１２８や第１コンタクト層１２７は、設けなくてもよい。
【０１１１】
（第１ＬＥＤ層１２０）
第１コンタクト層１２７の上層には、第１ＬＥＤ層１２０が形成されている。第１ＬＥＤ層１２０は、第１ｎ型半導体層１２５、第１活性層１２３、及び、第１ｐ型半導体層１２１が支持基板１１１側からこの順に積層された構成を有する。第１ＬＥＤ層１２０は、第１ｐ型半導体層１２１が第１電極１１５に対向して接触しており、第１ｎ型半導体層１２５が支持基板１１１の面１１１ａ側に面する位置関係で配置されている。
【０１１２】
（第１ｎ型半導体層１２５）
本実施形態において、第１ｎ型半導体層１２５は、ＡｌｎＧａ１−ｎＮ（０≦ｎ≦１）で構成される。少なくとも第１ｎ型半導体層１２５には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。
第１ｎ型半導体層１２５は、膜厚が０．５μｍ以上２μｍ以下程度で構成されている。
【０１１３】
（第１活性層１２３）
第１活性層１２３は、例えばＩｎＧａＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【０１１４】
（第１ｐ型半導体層１２１）
第１ｐ型半導体層１２１は、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）で構成される。少なくともいずれ第１ｐ型半導体層１２１には、Ｍｇ、Ｂｅ、Ｚｎ、Ｃなどのｐ型不純物がドープされている。
【０１１５】
（第１電極１１５）
第１電極１１５は、第１ｐ型半導体層１２１の上層に形成されている。第１電極１１５は、例えば、ＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）ＺｎＯなどの透光性導電材料で構成される。
【０１１６】
（第２接合層１１７）
支持基板１１１の面１１１ｂに接して形成されている第２接合層１１７は、例えば、ＩＴＯなどの透光性導電材料で構成される。
【０１１７】
（第２導電層１３８、第２コンタクト層１３７）
接合層１１７の下層には、第２導電層１３８が形成されている。また、第２導電層１３８の下層には、コンタクト層１３７が形成されている。第２導電層１３８、及び、第２コンタクト層１３７は、支持基板１１１と第２ＬＥＤ層１３０の第２ｐ型半導体層１３１との間のオーミック接続を実現させるために設けられたものである。第２導電層１３８は、例えばＩＴＯで構成される。第２導電層１３８と接合層１１７は、対向させた後に、両者を貼り合せることで接合させる。また、第２コンタクト層１３７は、後述する第２ｐ型半導体層１３１よりも不純物濃度を高濃度としている。
なお、支持基板１１１と第２ＬＥＤ層１３０の第２ｐ型半導体層１３１との間のオーミック接続が実現されるのであれば、第２導電層１３８や第２コンタクト層１３７は、設けなくてもよい。
【０１１８】
（第２ＬＥＤ層１３０）
第２コンタクト層１３７の下層には、第２ＬＥＤ層１３０が形成されている。第２ＬＥＤ層１３０は、第２ｐ型半導体層１３１、第２活性層１３３、及び、第２ｎ型半導体層１３５が支持基板１１１側からこの順に積層された構成を有する。第２ＬＥＤ層１３０は、第２ｎ型半導体層１３５が第２電極１１３に対向して接触しており、第２ｐ型半導体層１３１が支持基板１１１の面１１１ｂ側に面する位置関係で配置される。
【０１１９】
（第２ｎ型半導体層１３５、第２活性層１３３、第２ｐ型半導体層１３１）
第２ｎ型半導体層１３５、第２活性層１３３、第２ｐ型半導体層１３１としては、それぞれ、第１実施形態の項で説明した第２ｎ型半導体層３５、第２活性層３３、第２ｐ型半導体層３１と同様の構成を採用することができる。従って、ここでの説明は省略する。
【０１２０】
（第２電極１１３）
第２電極１１３は、第２ｎ型半導体層１３５の下層に形成されている。第２電極１１３としては、第１実施形態の項で説明した第２電極１３と同様の構成を採用することができる。従って、ここでの説明は省略する。
【０１２１】
本実施形態に係る半導体発光素子２は、第１ＬＥＤ層１２０と第２ＬＥＤ層１３０とが直列に電気接続されているため、並列の場合に比較して劣化しにくい。
【０１２２】
［製造方法］
次に、図３に示した半導体発光素子２の製造方法につき、図４Ａ〜図４Ｆに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
【０１２３】
（ステップＳ１１）
図４Ａに示すように、第１積層体６Ａを準備する。この工程は、本発明の工程Ａ２に相当する。第１積層体６Ａは、第１半導体成長用基板１６０の上層に、アンドープ層１２６、第１ｐ型半導体層１２１、第１活性層１２３、第１ｎ型半導体層１２５、第１コンタクト層１２７、第１導電層１２８、及び、第１接合層１１６が下からこの順に形成された構成を有する。第１積層体６Ａは、例えば以下の手順に製造することができる。
【０１２４】
（第１半導体成長用基板１６０の準備）
まず、第１半導体成長用基板１６０として利用されるサファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に第１半導体成長用基板１６０を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。本実施形態では、サファイア基板のＣ面に半導体層をエピタキシャル成長させるものとして説明する。本実施形態では、第１半導体成長用基板１６０としてサファイア基板を用いる場合について説明するが、本発明における第１半導体成長用基板は、その上層にｐ型半導体層（第１ｐ型半導体層）、活性層（第１活性層）、及び、ｎ型半導体層（第１ｎ型半導体層）をこの順で成長させることが可能なものであれば、この例に限定されない。
【０１２５】
（アンドープ層１２６の形成）
次に、第１半導体成長用基板１６１の表面に、アンドープ層１２６を形成する。アンドープ層１２６の具体的な形成方法は、例えば以下の通りである。
【０１２６】
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、ｃ面サファイア基板６１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【０１２７】
（第１ｐ型半導体層１２１の形成）
次に、アンドープ層１２６の上層にＡｌＧａＮからなる第１ｐ型半導体層１２１を形成する。第１ｐ型半導体層１２１の具体的な形成方法は、例えば以下の通りである。
【０１２８】
ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、アンドープ層１２６の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層により第１ｐ型半導体層１２１が形成される。この第１ｐ型半導体層１２１のｐ型不純物濃度は、例えば３×１０１９／ｃｍ３程度である。
【０１２９】
（第１活性層１２３の形成）
次に、第１ｐ型半導体層１２１の上層にＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する第１活性層１２３を形成する。第１活性層１２３の具体的な形成方法は、例えば以下の通りである。
【０１３０】
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する第１活性層１２３が、第１ｐ型半導体層１２１の上層に形成される。
【０１３１】
（第１ｎ型半導体層１２５の形成）
次に、第１活性層１２３の上層に、ＡｌＧａＮで構成される第１ｎ型半導体層１２５を形成し、第１ｎ型半導体層１２５の上層に第１コンタクト層１２７を形成する。第１ｎ型半導体層１２５、及び、第１コンタクト層１２７の具体的な形成方法は、例えば以下の通りである。
【０１３２】
引き続き炉内温度を８３０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が３×１０１９／ｃｍ３で、厚みが２μｍの第１ｎ型半導体層１２５が形成される。
【０１３３】
更にその後、ＴＭＡの供給を停止すると共に、ＣＰ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０２０／ｃｍ３程度のｐ型ＧａＮよりなる第１コンタクト層１２７を形成する。
【０１３４】
次に、得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【０１３５】
次に、第１コンタクト層１２７の上面に第１導電層１２８を形成する。
【０１３６】
次に、第１導電層１２８の上面に第１接合層１１６を形成する。より具体的には、ＩＴＯ、ＩＺＯなどの導電性透光性材料をスパッタリング法によって１００ｎｍ〜１０００ｎｍの膜厚で成膜する。
【０１３７】
以上により、第１積層体６Ａを得ることができる。
【０１３８】
（ステップＳ１２）
一方、図４Ｂに示すように、第２積層体６Ｂを準備する。この工程は、本発明の工程Ｂ２に相当する。第２積層体６Ｂは、第２半導体成長用基板１６１の上層に、アンドープ層１３６、第２ｎ型半導体層１３５、第２活性層１３３、第２ｐ型半導体層１３１、第２コンタクト層１３７、第２導電層１３８、及び、第２接合層１１７が下からこの順に形成された構成を有する。第２積層体６Ｂは、第１実施形態に係る第２積層体５Ｂと同様の手順にて製造することができる。従って、ここでの説明は省略する。
【０１３９】
（ステップＳ１３）
次に、支持基板１１１を準備する。この工程は、本発明の工程Ｃ２１に相当する。そして、図４Ｃに示すように、支持基板１１１の一方の面１１１ａに、第１積層体６Ａの第１接合層１１６を貼り合わせる。この工程は、本発明の工程Ｃ２２に相当する。また、支持基板１１１の面１１１ａとは他方の面１１１ｂに、第２積層体６Ｂの第２接合層１１７を貼り合わせる。この工程は、本発明の工程Ｃ２３に相当する。支持基板１１１と第１接合層１１６との貼り合わせ、及び、支持基板１１１と第２接合層１１７との貼り合わせは、第１実施形態の項にて説明した方法と同様の方法を採用することができる。
【０１４０】
（ステップＳ１４）
次に、図４Ｄに示すように、第１半導体成長用基板１６０を剥離して、第１ｐ型半導体層１２１を露出させる。この工程は、本発明の工程Ｄ２に相当する。また、第２半導体成長用基板１６１を剥離して、第２ｎ型半導体層１３５を露出させる。この工程は、本発明の工程Ｅ２に相当する。第１半導体成長用基板１６０を剥離して、第１ｐ型半導体層１２１を露出させる方法、及び、第２半導体成長用基板１６１を剥離して、第２ｎ型半導体層１３５を露出させる方法は、第１実施形態の項にて説明した方法と同様の方法を採用することができる。
【０１４１】
（ステップＳ１５）
次に、図４Ｅに示すように、第１ｐ型半導体層１２１の上面に第１電極１１５を形成する。この工程は、本発明の工程Ｆ２に相当する。また、第２ｎ型半導体層１３５の上面に第２電極１１３を形成する。この工程は、本発明の工程Ｇ２に相当する。
第１ｐ型半導体層１２１の上面に第１電極１１５を形成する方法、及び、第２ｎ型半導体層１３５の上面に第２電極１１３を形成する方法は、第１実施形態の項にて説明した方法と同様の方法を採用することができる。
【０１４２】
（ステップＳ１６）
その後、図４Ｆに示すように、レーザダイシング装置等によってダンシングし、個別の半導体発光素子２に分離する。この工程は、本発明の工程Ｈ２に相当する。
【０１４３】
以上により、半導体発光素子２が得られる。
【０１４４】
［第３実施形態］
第３実施形態の半導体発光素子の構造の一例につき、図５を参照して説明する。図５は、第３実施形態に係る半導体発光素子３の概略断面図である。
【０１４５】
［構造］
半導体発光素子３は、支持基板２１１と、支持基板２１１の一方の面２１１ａ側に第１接合層２１６を介して形成された第１ＬＥＤ層２２０と、支持基板２１１の面２１１ａとは他方の面２１１ｂ側に第２接合層２１７を介して形成された第２ＬＥＤ層２３０とを含んで構成される。
【０１４６】
（支持基板２１１）
支持基板２１１としては、第２実施形態の項で説明した支持基板１１１と同様の構成を採用することができる。従って、ここでの説明は省略する。
【０１４７】
以下では、支持基板２１１が透光性を有する基板であり、第１ＬＥＤ層２２０及び第２ＬＥＤ層２３０から放射される光を、第１ＬＥＤ層２２０側（図５の上方向）に取り出す場合について説明する。
【０１４８】
（第１接合層２１６）
支持基板２１１の面２１１ａに接して形成されている第１接合層２１６は、例えば、ＩＴＯなどの透光性導電材料で構成される。第１接合層２１６は、支持基板２１１の面２１１ａと、別の基板上に形成された第１接合層２１６を対向させた後に、両者を貼り合せることで形成されたものである。
【０１４９】
（第３電極２２８、第１コンタクト層２２７）
第１接合層２１６の上層には、第３電極２２８が形成されている。また、第３電極２２８の上層には、第１コンタクト層２２７が形成されている。第１コンタクト層２２７は、第３電極２２８と第１ＬＥＤ層２２０の第１ｐ型半導体層２２１との間のオーミック接続を実現させるために設けられたものである。第３電極２２８は、例えば、ＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）などの透光性導電材料で構成される。また、第１コンタクト層２２７は、後述する第１ｐ型半導体層２２１よりも不純物濃度を高濃度としている。
なお、第３電極２２８と第１ＬＥＤ層２２０の第１ｐ型半導体層２２１との間のオーミック接続が実現されるのであれば、第１コンタクト層２２７は、設けなくてもよい。
【０１５０】
（第１ＬＥＤ層２２０）
第１コンタクト層２２７の上層には、第１ＬＥＤ層２２０が形成されている。第１ＬＥＤ層２２０は、第１ｐ型半導体層２２１、第１活性層２２３、及び、第１ｎ型半導体層２２５が支持基板２１１側からこの順に積層された構成を有する。第１ＬＥＤ層２２０は、第１ｎ型半導体層２２５が第１電極２１５に対向して接触しており、第１ｐ型半導体層２２１が支持基板２１１の面２１１ａ側に面する位置関係で配置されている。
【０１５１】
（第１ｐ型半導体層２２１）
第１ｐ型半導体層２２１は、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）で構成される。少なくともいずれ第１ｐ型半導体層２２１には、Ｍｇ、Ｂｅ、Ｚｎ、Ｃなどのｐ型不純物がドープされている。
【０１５２】
（第１活性層２２３）
第１活性層２２３は、例えばＩｎＧａＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【０１５３】
（第１ｎ型半導体層２２５）
本実施形態において、第１ｎ型半導体層２２５は、ＡｌｎＧａ１−ｎＮ（０≦ｎ≦１）で構成される。少なくとも第１ｎ型半導体層２２５には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。
第１ｎ型半導体層２２５は、膜厚が０．５μｍ以上１μｍ以下程度で構成されている。
【０１５４】
（第１電極２１５）
第１電極２１５は、第１ｎ型半導体層２２５の上層に形成されている。第１電極２１５は、例えば、ＩＴＯ、ＩＺＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＩＧＺＯ（ＩｎＧａＺｎＯｘ）などの透光性導電材料で構成される。
【０１５５】
（第２接合層２１７）
支持基板２１１の面２１１ｂに接して形成されている第２接合層２１７は、例えば、ＩＴＯなどの透光性導電材料で構成される。
【０１５６】
（第２導電層２３８、第２コンタクト層２３７）
接合層２１７の下層には、第２導電層２３８が形成されている。また、第２導電層２３８の下層には、コンタクト層２３７が形成されている。第２導電層２３８、及び、第２コンタクト層２３７は、支持基板２１１と第２ＬＥＤ層２３０の第２ｐ型半導体層２３１との間のオーミック接続を実現させるために設けられたものである。第２導電層２３８は、例えば、ＩＴＯで構成される。第２導電層２３８と接合層２１７は、対向させた後に、両者を貼り合せることで接合させる。また、第２コンタクト層２３７は、後述する第２ｐ型半導体層２３１よりも不純物濃度を高濃度としている。
なお、支持基板２１１と第２ＬＥＤ層２３０の第２ｐ型半導体層２３１との間のオーミック接続が実現されるのであれば、第２導電層２３８や第２コンタクト層２３７は、設けなくてもよい。
【０１５７】
（第２ＬＥＤ層２３０）
第２コンタクト層２３７の下層には、第２ＬＥＤ層２３０が形成されている。第２ＬＥＤ層２３０は、第２ｐ型半導体層２３１、第２活性層２３３、及び、第２ｎ型半導体層２３５が支持基板２１１側からこの順に積層された構成を有する。第２ＬＥＤ層２３０は、第２ｎ型半導体層２３５が第２電極２１３に対向して接触しており、第２ｐ型半導体層２３１が支持基板２１１の面２１１ｂ側に面する位置関係で配置される。
【０１５８】
（第２ｎ型半導体層２３５、第２活性層２３３、第２ｐ型半導体層２３１）
第２ｎ型半導体層２３５、第２活性層２３３、第２ｐ型半導体層２３１としては、それぞれ、第１実施形態の項で説明した第２ｎ型半導体層３５、第２活性層３３、第２ｐ型半導体層３１と同様の構成を採用することができる。従って、ここでの説明は省略する。
【０１５９】
（第２電極２１３）
第２電極２１３は、第２ｎ型半導体層２３５の下層に形成されている。第２電極２１３としては、第１実施形態の項で説明した第２電極１３と同様の構成を採用することができる。従って、ここでの説明は省略する。
【０１６０】
本実施形態に係る半導体発光素子３は、第１電極２１５及び第２電極２１３がＮ電極となり、第３電極２２８がＰ電極となる。
【０１６１】
［製造方法］
次に、図５に示した半導体発光素子３の製造方法につき、図６Ａ〜図６Ｆに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
【０１６２】
（ステップＳ２１）
図６Ａに示すように、第１積層体７Ａを準備する。この工程は、本発明の工程Ａ３に相当する。第１積層体７Ａは、第１半導体成長用基板２６０の上層に、アンドープ層２２６、第１ｎ型半導体層２２５、第１活性層２２３、第１ｐ型半導体層２２１、第１コンタクト層２２７、第３電極２２８、及び、第１接合層２１６が下からこの順に形成された構成を有する。
【０１６３】
第１半導体成長用基板２６０の上層に、アンドープ層２２６、第１ｎ型半導体層２２５、第１活性層２２３、第１ｐ型半導体層２２１、及び、第１コンタクト層２２７を形成する方法については、第１実施形態に係る第２積層体５Ｂの準備の項で説明した方法、すなわち、半導体成長用基板６１の上層に、アンドープ層３６、第２ｎ型半導体層３５、第２活性層３３、第２ｐ型半導体層３１、第２コンタクト層３７を形成する方法と同様を採用することができる。
【０１６４】
第１コンタクト層２２７の形成の後、第１コンタクト層２２７の上面に第３電極２２８を形成する。
【０１６５】
次に、第３電極２２８の上面に第１接合層２１６を形成する。より具体的には、ＩＴＯ、ＩＺＯなどの導電性透光性材料をスパッタリング法によって１００ｎｍ〜１０００ｎｍの膜厚で成膜する。
【０１６６】
以上により、第１積層体７Ａを得ることができる。
【０１６７】
（ステップＳ２２）
一方、図６Ｂに示すように、第２積層体７Ｂを準備する。この工程は、本発明の工程Ｂ３に相当する。第２積層体７Ｂは、第２半導体成長用基板２６１の上層に、アンドープ層２３６、第２ｎ型半導体層２３５、第２活性層２３３、第２ｐ型半導体層２３１、第２コンタクト層２３７、第２導電層２３８、及び、第２接合層２１７が下からこの順に形成された構成を有する。第２積層体７Ｂは、第１実施形態に係る第２積層体５Ｂと同様の手順にて製造することができる。従って、ここでの説明は省略する。
【０１６８】
なお、本実施形態において、第１活性層２２３から放射させる光の波長と、第２活性層２３３から放射させる光の波長を異ならせる場合には、第１活性層２２３を構成する発光層に含有されるＩｎと、第２活性層２３３を構成する発光層に含有されるＩｎとの含有量を互いに異ならせることとすればよい。
また、第１活性層２２３から放射させる光の波長と、第２活性層２３３から放射させる光の波長を同一とする場合には、第１活性層２２３を構成する発光層に含有されるＩｎの含有量と、第２活性層２３３を構成する発光層に含有されるＩｎの含有量とを同一とすればよい。この場合、第１積層体７Ａを２つ準備し、一方を第２積層体７Ｂとして用いればよい。
【０１６９】
（ステップＳ２３）
次に、支持基板２１１を準備する。この工程は、本発明の工程Ｃ３１に相当する。そして、図６Ｃに示すように、支持基板２１１の一方の面２１１ａに、第１積層体７Ａの第１接合層２１６を貼り合わせる。この工程は、本発明の工程Ｃ３２に相当する。また、支持基板２１１の面２１１ａとは他方の面２１１ｂに、第２積層体７Ｂの第２接合層２１７を貼り合わせる。この工程は、本発明の工程Ｃ３３に相当する。支持基板２１１と第１接合層２１６との貼り合わせ、及び、支持基板２１１と第２接合層２１７との貼り合わせは、第１実施形態の項にて説明した方法と同様の方法を採用することができる。
【０１７０】
（ステップＳ２４）
次に、図６Ｄに示すように、第１半導体成長用基板２６０を剥離して、第１ｎ型半導体層２２５を露出させる。この工程は、本発明の工程Ｄ３に相当する。また、第２半導体成長用基板２６１を剥離して、第２ｎ型半導体層２３５を露出させる。この工程は、本発明の工程Ｅ３に相当する。第１半導体成長用基板２６０を剥離して、第１ｎ型半導体層２２５を露出させる方法、及び、第２半導体成長用基板２６１を剥離して、第２ｎ型半導体層２３５を露出させる方法は、第１実施形態の項にて説明した方法と同様の方法を採用することができる。
【０１７１】
（ステップＳ２５）
次に、図６Ｅに示すように、第１ｎ型半導体層２２５の上面に第１電極２１５を形成する。この工程は、本発明の工程Ｆ３に相当する。また、第２ｎ型半導体層２３５の上面に第２電極２１３を形成する。この工程は、本発明の工程Ｇ３に相当する。
第１ｎ型半導体層２２５の上面に第１電極２１５を形成する方法、及び、第２ｎ型半導体層２３５の上面に第２電極２１３を形成する方法は、第１実施形態の項にて説明した方法と同様の方法を採用することができる。
【０１７２】
（ステップＳ２６）
次に、図６Ｆに示すように、レーザダイシング装置等によってダイシングし、個別の素子に分離する。この工程は、本発明の工程Ｈ３に相当する。
【０１７３】
（ステップＳ２７）
その後、第１電極２１５側から、第３電極２２８の一部上面が露出するまで、第１電極２１５、第１ｎ型半導体層２２５、第１活性層２２３、第１ｐ型半導体層２２１、及び、第１コンタクト層２２７を除去する（図５参照）。この工程は、本発明の工程Ｉ３に相当する。例えば、第３電極２２８の一部上面が露出するまで、第１電極２１５、第１ｎ型半導体層２２５、第１活性層２２３、第１ｐ型半導体層２２１、及び、第１コンタクト層２２７を、ＩＣＰ装置を用いたドライエッチングによって除去する。
【０１７４】
以上により、半導体発光素子３が得られる。
【０１７５】
なお、ステップＳ２５とステップＳ２７の順序を入れ替えても良い。つまり、ステップＳ２５で第３電極２２８の一部上面が露出するまで、第１ｎ型半導体層２２５、第１活性層２２３、第１ｐ型半導体層２２１、及び、第１コンタクト層２２７を除去した後に、ステップＳ２６でダイシングを行って個別の素子に分離後に、ステップＳ２７で第１ｎ型半導体層２２５の上面に第１電極２１５を形成し、第２ｎ型半導体層２３５の上面に第２電極２１３を形成することもできる。
【０１７６】
上述した実施形態において、第１実施形態では、本発明の「第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層を有する第１積層体を準備する工程Ａ」が、「支持基板の第１の面側に、第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層が前記第１の面側からこの順に形成された第１積層体を準備する工程Ａ１」であり、本発明の「第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層を有する第２積層体を準備する工程Ｂ」が、「半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、接合層が下からこの順に形成された第２積層体を準備する工程Ｂ１」であり、本発明の「前記第１積層体と前記第２積層体とを貼り合わせる工程Ｃ」が、「前記第１積層体の有する前記支持基板の前記第１の面とは反対側の第２の面に、前記第２積層体の前記接合層を貼り合わせる工程Ｃ１」である場合について説明した。
また、第２実施形態では、本発明の「第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層を有する第１積層体を準備する工程Ａ」が、「第１半導体成長用基板の上層に、第１ｐ型半導体層、第１活性層、第１ｎ型半導体層、及び、第１接合層が下からこの順に形成された第１積層体を準備する工程Ａ２」であり、本発明の「第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層を有する第２積層体を準備する工程Ｂ」が、「第２半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、第２接合層が下からこの順に形成された第２積層体を準備する工程Ｂ２」であり、本発明の「前記第１積層体と前記第２積層体とを貼り合わせる工程Ｃ」が、「支持基板を準備する工程Ｃ２１、前記支持基板の一方の面に、前記第１積層体の前記第１接合層を貼り合わせる工程Ｃ２２、及び、前記支持基板の他方の面に、前記第２積層体の前記第２接合層を貼り合わせる工程Ｃ２３」を含む場合について説明した。
また、第３実施形態では、本発明の「第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層を有する第１積層体を準備する工程Ａ」が、「第１半導体成長用基板の上層に、第１ｎ型半導体層、第１活性層、第１ｐ型半導体層、第３電極、及び、第１接合層が下からこの順に形成された第１積層体を準備する工程Ａ３」であり、本発明の「第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層を有する第２積層体を準備する工程Ｂ」が、「第２半導体成長用基板の上層に、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び、第２接合層が下からこの順に形成された第２積層体を準備する工程Ｂ３」であり、本発明の「前記第１積層体と前記第２積層体とを貼り合わせる工程Ｃ」が、「支持基板を準備する工程Ｃ３１、前記支持基板の一方の面に、前記第１積層体の前記第１接合層を貼り合わせる工程Ｃ３２、及び、前記支持基板の他方の面に、前記第２積層体の前記第２接合層を貼り合わせる工程Ｃ３３」を含む場合について説明した。
しかしながら、本発明に係る半導体発光素子の製造方法は、これらの例に限定されない。
本発明に係る半導体発光素子の製造方法は、
第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層を有する第１積層体を準備する工程Ａ、
第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層を有する第２積層体を準備する工程Ｂ、及び、
前記第１積層体と前記第２積層体とを貼り合わせる工程Ｃを有していればよい。
例えば、第１ｎ型半導体層、第１活性層、及び、第１ｐ型半導体層の積層順や、第２ｎ型半導体層、第２活性層、及び、第２ｐ型半導体層の積層順（形成順）も、本発明の趣旨に反しない限りにおいて、特に、第１実施形態〜第３実施形態に限定されない。
【０１７７】
上述した実施形態では、第１ＬＥＤ層及び第２ＬＥＤ層がいずれもＧａＮ系の材料で構成されている場合について説明した。しかしながら、本発明において第１ＬＥＤ層及び第２ＬＥＤ層の構成材料はこの例に限定されない。例えば、第１ＬＥＤ層及び第２ＬＥＤ層がいずれもＧａＡｓ系の材料で構成されていてもよく、第１ＬＥＤ層及び第２ＬＥＤ層のいずれか一方がＧａＮ系の材料で構成され、他方がＧａＡｓ系の材料で構成されていてもよい。
【符号の説明】
【０１７８】
１、２、３  半導体発光素子
５Ａ、６Ａ、７Ａ  第１積層体
５Ｂ、６Ｂ、７Ｂ  第２積層体
１１、１１１、２１１  支持基板
１１ａ、１１１ａ、２１１ａ  支持基板の第１の面（一方の面）
１１ｂ、１１１ｂ、２１１ｂ  支持基板の第１の面とは反対側の第２の面（他方の面）
１３、１１３、２１３  第２電極
１５、１１５、２１５  第１電極
１１６、２１６  第１接合層
１７  接合層
１１７、２１７  第２接合層
２０、１２０、２２０  第１ＬＥＤ層
２１、１２１、２２１  第１ｐ型半導体層
２３、１２３、２２３  第１活性層
２５、１２５、２２５  第１ｎ型半導体層
１２７、２２７  第１コンタクト層
１２８  第１導電層
１２６、２２６  アンドープ層
２２８  第３電極
３０、１３０、２３０  第２ＬＥＤ層
３１、１３１、２３１  第２ｐ型半導体層
３３、１３３、２３３  第２活性層
３５、１３５、２３５  第２ｎ型半導体層
３６、１３６、２３６  アンドープ層
３７、１３７、２３７  第２コンタクト層
３８、１３８、２３８  第２導電層
６１、１６０、１６１、２６０、２６１  半導体成長用基板
【図１】
2016162876.tif 000003
【図２Ａ】
2016162876.tif 000004
【図２Ｂ】
2016162876.tif 000005
【図２Ｃ】
2016162876.tif 000006
【図２Ｄ】
2016162876.tif 000007
【図２Ｅ】
2016162876.tif 000008
【図２Ｆ】
2016162876.tif 000009
【図３】
2016162876.tif 000010
【図４Ａ】
2016162876.tif 000011
【図４Ｂ】
2016162876.tif 000012
【図４Ｃ】
2016162876.tif 000013
【図４Ｄ】
2016162876.tif 000014
【図４Ｅ】
2016162876.tif 000015
【図４Ｆ】
2016162876.tif 000016
【図５】
2016162876.tif 000017
【図６Ａ】
2016162876.tif 000018
【図６Ｂ】
2016162876.tif 000019
【図６Ｃ】
2016162876.tif 000020
【図６Ｄ】
2016162876.tif 000021
【図６Ｅ】
2016162876.tif 000022
【図６Ｆ】
2016162876.tif 000023