(57)【要約】【課題】電流共振型ＤＣ−ＤＣコンバータの入力電圧の許容範囲を拡大する。【解決手段】実施形態は、駆動回路を含む。駆動回路は、（ａ）第１の制御モードにおいて、第１のトランジスタを共振回路の出力電圧または出力電流に基づく駆動周波数でＯＮ／ＯＦＦし、第３のトランジスタを第１のトランジスタのＯＮ／ＯＦＦタイミングと略同一のタイミングで当該第１のトランジスタと逆の状態に切り替え、（ｂ）第２の制御モードにおいて、第１のトランジスタをＯＮ／ＯＦＦし、第３のトランジスタを第１のトランジスタのＯＮ／ＯＦＦタイミングから共振回路の出力電圧または出力電流に基づく位相シフト量だけずれたタイミングで当該第１のトランジスタと逆の状態に切り替える。【選択図】図１
2016220347.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、前記第１のトランジスタに直列接続される第２のトランジスタと、第３のトランジスタと、前記第３のトランジスタに直列接続される第４のトランジスタとを含み、前記第１のトランジスタおよび前記第２のトランジスタと前記第３のトランジスタおよび前記第４のトランジスタとが並列に配置される、スイッチング回路と、
前記第１のトランジスタおよび前記第２のトランジスタに共通に接続される第１の入力端子と、前記第３のトランジスタおよび前記第４のトランジスタに共通に接続される第２の入力端子とを備える共振回路と、
（ａ）第１の制御モードにおいて、前記第１のトランジスタを前記共振回路の出力電圧または出力電流に基づく駆動周波数でＯＮ／ＯＦＦし、前記第２のトランジスタを前記第１のトランジスタと交互にＯＮ／ＯＦＦし、前記第３のトランジスタを前記第１のトランジスタのＯＮ／ＯＦＦタイミングと略同一のタイミングで当該第１のトランジスタと逆の状態に切り替え、前記第４のトランジスタを前記第３のトランジスタと交互にＯＮ／ＯＦＦし、（ｂ）第２の制御モードにおいて、前記第１のトランジスタをＯＮ／ＯＦＦし、前記第２のトランジスタを前記第１のトランジスタのＯＮ／ＯＦＦと交互にＯＮ／ＯＦＦし、前記第３のトランジスタを前記第１のトランジスタのＯＮ／ＯＦＦタイミングから前記共振回路の出力電圧または出力電流に基づく位相シフト量だけずれたタイミングで当該第１のトランジスタと逆の状態に切り替え、前記第４のトランジスタを前記第３のトランジスタと交互にＯＮ／ＯＦＦする駆動回路と
を具備する、電流共振型ＤＣ−ＤＣ変換器。
【請求項２】
前記駆動回路は、前記第１の制御モードでの動作時に前記共振回路の出力電圧または出力電流に基づく駆動周波数が第１の閾値以上になると前記第２の制御モードに切り替わる、請求項１記載の電流共振型ＤＣ−ＤＣ変換器。
【請求項３】
前記第１の閾値は、前記スイッチング回路の入力電圧が高いほど大きな値へと動的に変化する、請求項２記載の電流共振型ＤＣ−ＤＣ変換器。
【請求項４】
前記第１の閾値は、前記共振回路の出力電流が大きいほど小さな値へと動的に変化する、請求項２記載の電流共振型ＤＣ−ＤＣ変換器。
【請求項５】
前記第１の閾値は、前記電流共振型ＤＣ−ＤＣ変換器における入力電力から当該電流共振型ＤＣ−ＤＣ変換器における出力電力を差し引いた損失が大きいほど大きな値へと動的に変化する、請求項２記載の電流共振型ＤＣ−ＤＣ変換器。
【請求項６】
前記駆動回路は、前記第２の制御モードでの動作時に前記共振回路の出力電圧または出力電流に基づく位相シフト量が第２の閾値以下となると前記第１の制御モードに切り替わる、請求項１記載の電流共振型ＤＣ−ＤＣ変換器。
【請求項７】
前記第２の閾値は、前記スイッチング回路の入力電圧が高いほど小さな値へと動的に変化する、請求項６記載の電流共振型ＤＣ−ＤＣ変換器。
【請求項８】
前記第２の閾値は、前記共振回路の出力電流が大きいほど大きな値へと動的に変化する、請求項６記載の電流共振型ＤＣ−ＤＣ変換器。
【請求項９】
前記第２の閾値は、前記電流共振型ＤＣ−ＤＣ変換器における入力電力から当該電流共振型ＤＣ−ＤＣ変換器における出力電力を差し引いた損失が大きいほど大きな値へと動的に変化する、請求項６記載の電流共振型ＤＣ−ＤＣ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、電流共振型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
電流共振型ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）−ＤＣコンバータは、典型的には、スイッチング回路の駆動周波数を制御することにより、安定した出力電圧を負荷に供給する。しかしながら、駆動周波数の制御による出力電圧の可変範囲には限界があり、入力電圧を極端に大きくまたは小さく変換することは困難である。換言すれば、このような電流共振型ＤＣ−ＤＣコンバータは、入力電圧の許容範囲が狭いという問題がある。故に、実用上は、入力電圧が許容範囲を逸脱しないようにするために、例えばＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御の定電圧ＤＣ−ＤＣコンバータが電流共振型ＤＣ−ＤＣコンバータの前段に設けられてきた。このような付加的な機構は、全体的なコストおよびサイズを増加させると共に電力変換効率も低下させることになる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２３５６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、電流共振型ＤＣ−ＤＣコンバータの入力電圧の許容範囲を拡大することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態は、スイッチング回路と、共振回路と、駆動回路とを含む。スイッチング回路は、第１のトランジスタと、第１のトランジスタに直列接続される第２のトランジスタと、第３のトランジスタと、第３のトランジスタに直列接続される第４のトランジスタとを含み、第１のトランジスタおよび第２のトランジスタと第３のトランジスタおよび第４のトランジスタとが並列に配置される。共振回路は、第１のトランジスタおよび第２のトランジスタに共通に接続される第１の入力端子と、第３のトランジスタおよび第４のトランジスタに共通に接続される第２の入力端子とを備える。駆動回路は、（ａ）第１の制御モードにおいて、第１のトランジスタを共振回路の出力電圧または出力電流に基づく駆動周波数でＯＮ／ＯＦＦし、第２のトランジスタを第１のトランジスタと交互にＯＮ／ＯＦＦし、第３のトランジスタを第１のトランジスタのＯＮ／ＯＦＦタイミングと略同一のタイミングで当該第１のトランジスタと逆の状態に切り替え、第４のトランジスタを第３のトランジスタと交互にＯＮ／ＯＦＦし、（ｂ）第２の制御モードにおいて、第１のトランジスタをＯＮ／ＯＦＦし、第２のトランジスタを第１のトランジスタのＯＮ／ＯＦＦと交互にＯＮ／ＯＦＦし、第３のトランジスタを第１のトランジスタのＯＮ／ＯＦＦタイミングから共振回路の出力電圧または出力電流に基づく位相シフト量だけずれたタイミングで当該第１のトランジスタと逆の状態に切り替え、第４のトランジスタを第３のトランジスタと交互にＯＮ／ＯＦＦする。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータを例示する回路図。
【図２】電流共振型ＤＣ−ＤＣコンバータの基本回路を例示する回路図。
【図３】図２の電流共振型ＤＣ−ＤＣコンバータに含まれるＬＣＲ共振回路の利得の周波数特性を例示するグラフ。
【図４】図１のＦＥＴ駆動回路が第１の制御モードで動作する場合に各ＦＥＴのゲート端子に供給される制御信号を例示するタイミングチャート。
【図５】図１のＦＥＴ駆動回路が第１の制御モードで動作する場合にＬＣＲ共振回路に入力される電圧の波形を例示するグラフ。
【図６】図１のＦＥＴ駆動回路が第２の制御モードで動作する場合に各ＦＥＴのゲート端子に供給される制御信号を例示するタイミングチャート。
【図７】図１のＦＥＴ駆動回路が第２の制御モードで動作する場合にＬＣＲ共振回路に入力される電圧の波形を例示するグラフ。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。
【０００８】
（第１の実施形態）  
図２には、電流共振型ＤＣ−ＤＣコンバータの基本回路が例示される。図２の基本回路は、ハーフブリッジ型のＤＣ−ＤＣコンバータに相当するので、図１に示されるフルブリッジ型のＤＣ−ＤＣコンバータとは一部の構成において異なるものの基本的な動作原理では共通する。図２のＤＣ−ＤＣコンバータは、スイッチング回路と、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）駆動回路２００とを含む。
【０００９】
スイッチング回路は、第１の入力端子、第２の入力端子、出力端子、第１の制御端子および第２の制御端子を備える。スイッチング回路の第１の入力端子は、図示されない電圧源に接続され、入力電圧（Ｖｉｎ）が印加される。スイッチング回路の第２の入力端子は接地（ＧＮＤに接続）される。スイッチング回路の出力端子は、ＬＣＲ共振回路の入力端子に接続される。スイッチング回路の第１の制御端子および第２の制御端子は、ＦＥＴ駆動回路２００の第１の出力端子および第２の出力端子にそれぞれ出力される。
【００１０】
スイッチング回路は、入力電圧（Ｖｉｎ）に基づいて矩形波を生成し、この矩形波をＬＣＲ共振回路の入力端子へと供給する。この矩形波の周波数および位相は、第１の制御端子および第２の制御端子を介して受け取られる第１の制御信号および第２の制御信号によって制御される。スイッチング回路は、ＦＥＴ  Ｑ１と、ＦＥＴ  Ｑ２とを含む。
【００１１】
ＦＥＴ  Ｑ１のゲート端子は、スイッチング回路の第１の制御端子に接続される。ＦＥＴ  Ｑ１のドレイン端子は、スイッチング回路の第１の入力端子に接続される。ＦＥＴ  Ｑ１のソース端子は、ＦＥＴ  Ｑ２のドレイン端子およびスイッチング回路の出力端子に接続される。すなわち、ＦＥＴ  Ｑ２は、ＦＥＴ  Ｑ１に直列接続される。
【００１２】
ＦＥＴ  Ｑ２のゲート端子は、スイッチング回路の第２の制御端子に接続される。ＦＥＴ  Ｑ２のドレイン端子は、ＦＥＴ  Ｑ１のソース端子およびスイッチング回路の出力端子に接続される。ＦＥＴ  Ｑ２のソース端子は、スイッチング回路の第２の入力端子に接続される。
【００１３】
ＦＥＴ  Ｑ１およびＦＥＴ  Ｑ２は、ＦＥＴ駆動回路２００から第１の制御信号および第２の制御信号を受け取り、当該第１の制御信号および第２の制御信号のレベルに応じて交互にＯＮ／ＯＦＦする。ここで、第１の制御信号および第２の制御信号は、共に、周波数がｆに等しくデューティー比が約５０％に等しいパルス信号に相当する。換言すれば、ＦＥＴ  Ｑ２は、第１の制御信号の反転信号に概ね相当する第２の制御信号のレベルに応じて、ＦＥＴ  Ｑ１のＯＮ／ＯＦＦタイミングと略同一のタイミングでＦＥＴ  Ｑ１と逆の状態に切り替わる。
【００１４】
ＦＥＴ駆動回路２００は、制御端子、第１の出力端子および第２の出力端子を備える。ＦＥＴ駆動回路２００の制御端子は、ＬＣＲ共振回路の第１の出力端子に接続される。ＦＥＴ駆動回路２００の第１の出力端子は、スイッチング回路の第１の制御端子に接続される。ＦＥＴ駆動回路２００の第２の出力端子は、スイッチング回路の第２の制御端子に接続される。
【００１５】
ＦＥＴ駆動回路２００は、制御端子を介してＬＣＲ共振回路の出力電圧または出力電流を検知する。ＦＥＴ駆動回路２００は、ＦＥＴ  Ｑ１およびＦＥＴ  Ｑ２をそれぞれ駆動するための第１の制御信号および第２の制御信号を、ＬＣＲ共振回路の出力電圧または出力電流に基づいて生成する。ＦＥＴ駆動回路２００は、第１の出力端子および第２の出力端子を介して、第１の制御信号および第２の制御信号をＦＥＴ  Ｑ１およびＦＥＴ  Ｑ２へと出力する。
【００１６】
具体的には、ＦＥＴ駆動回路２００は、ＦＥＴ  Ｑ１をＬＣＲ共振回路の出力電圧または出力電流に基づく駆動周波数（ｆ）でＯＮ／ＯＦＦする。そして、スイッチング回路は、ＬＣＲ共振回路に含まれるトランスＴ１の一次側インダクタに矩形波交流電圧を印加することになる。この矩形波交流電圧は、そのピーク電圧が±Ｖｉｎ／２に等しく、その周波数がｆに等しい。さらに、この矩形波交流電圧の基本波成分（Ｖ０）は、下記数式（１）で表すことができる。
【００１７】
【数１】
2016220347.tif 000003
【００１８】
ＬＣＲ共振回路は、入力端子、第１の出力端子および第２の出力端子を備える。ＬＣＲ共振回路は、入力端子を介してスイッチング回路から供給される矩形波交流電圧を昇圧または降圧することで出力電圧を生成する。そして、ＬＣＲ共振回路は、第１の出力端子と第２の出力端子との間に接続された負荷に出力電圧を印加する。
【００１９】
ＬＣＲ共振回路は、共振キャパシタＣ１と、共振キャパシタＣ２と、トランスＴ１と、整流回路Ｄと、平滑キャパシタＣ３と、負荷とを含む。このＬＣＲ共振回路の共振特性は、共振キャパシタＣ１および共振キャパシタＣ２の合成キャパシタンス（Ｃ１＋Ｃ２）と、トランスＴ１の漏洩インダクタンス（Ｌｓ）および励磁インダクタンス（Ｌｐ）と、負荷の抵抗値（ＲＬ）によって決まる。なお、整流回路Ｄおよび平滑キャパシタＣ３は、トランスＴ１の二次側に接続され、当該トランスＴ１からの交流入力電圧を整流および平滑化することによって直流出力電圧を生成する。
【００２０】
具体的には、図３に例示されるように、ＬＣＲ共振回路の利得（すなわち、出力電圧／入力電圧）は周波数に依存して変動する。図３に示されるｆｓは、利得を略最大化する周波数を表しており、下記数式（２）で導出することができる。他方、ｆｏは、上記ｆｓよりも高周波側で利得が１（０ｄＢ）に略等しくなる周波数を表しており、下記数式（３）で導出することができる。
【００２１】
【数２】
2016220347.tif 000004
【００２２】
【数３】
2016220347.tif 000005
【００２３】
ＦＥＴ駆動回路２００は、駆動周波数（ｆ）をｆｓからｆｏまでの範囲で制御することにより、ＬＣＲ共振回路の出力電圧または出力電流を調整することができる。例えば、入力電圧（Ｖｉｎ）がある程度変動したとしても、ＦＥＴ駆動回路２００はＬＣＲ共振回路の出力電圧または出力電流を安定化させることができる。
【００２４】
具体的には、ＦＥＴ駆動回路２００は、ＬＣＲ共振回路の出力電圧が目標値に比べて低い場合には駆動周波数（ｆ）をｆｓに近づける（すなわち、低下させる）ことにより、当該出力電圧を高めることができる。他方、ＦＥＴ駆動回路２００は、ＬＣＲ共振回路の出力電圧が目標値に比べて高い場合には駆動周波数（ｆ）をｆｏに近づける（すなわち、高める）ことにより、当該出力電圧を低下させることができる。
【００２５】
しかしながら、図３の周波数特性では、ｆｏよりも高域では利得が殆ど変化しないので、ＦＥＴ駆動回路２００が駆動周波数（ｆ）をｆｏよりも高めたとしても出力電圧は殆ど低下しない。故に、図２の電流共振型ＤＣ−ＤＣコンバータは、入力電圧（Ｖｉｎ）がある程度高くなると目標の出力電圧を生成することが困難であるので、当該入力電圧を安定化させる機構（例えば、定電圧ＤＣ−ＤＣコンバータ）を必要とする。
【００２６】
第１の実施形態に係る電流共振型ＤＣ−ＤＣ変換器は、後述される第１の制御モードおよび第２の制御モードを併用することにより、入力電圧の許容範囲を拡大する（特に、許容上限を引き上げる）。本実施形態に係る電流共振型ＤＣ−ＤＣ変換器が図１に例示される。図１の電流共振型ＤＣ−ＤＣ変換器は、スイッチング回路と、ＦＥＴ駆動回路１００と、ＬＣＲ共振回路とを含む。
【００２７】
スイッチング回路は、第１の入力端子、第２の入力端子、第１の出力端子、第２の出力端子、第１の制御端子、第２の制御端子、第３の制御端子および第４の制御端子を備える。スイッチング回路の第１の入力端子は、図示されない電圧源に接続され、入力電圧（Ｖｉｎ）が印加される。スイッチング回路の第２の入力端子は接地（ＧＮＤに接続）される。スイッチング回路の第１の出力端子および第２の出力端子は、ＬＣＲ共振回路の第２の入力端子および第１の入力端子にそれぞれ接続される。スイッチング回路の第１の制御端子、第２の制御端子、第３の制御端子および第４の制御端子は、ＦＥＴ駆動回路１００の第１の出力端子、第２の出力端子、第３の出力端子および第４の出力端子にそれぞれ接続される。
【００２８】
スイッチング回路は、入力電圧（Ｖｉｎ）に基づいて２つの矩形波を生成し、この２つの矩形波をＬＣＲ共振回路の第１の入力端子および第２の入力端子へとそれぞれ供給する。この矩形波の周波数および位相は、第１の制御端子、第２の制御端子、第３の制御端子および第４の制御端子を介して受け取られる第１の制御信号、第２の制御信号、第３の制御信号および第４の制御信号によって制御される。
【００２９】
スイッチング回路は、ＦＥＴ  Ｑ１と、ＦＥＴ  Ｑ２と、ＦＥＴ  Ｑ３と、ＦＥＴ  Ｑ４とを含む。なお、ＦＥＴ  Ｑ１、ＦＥＴ  Ｑ２、ＦＥＴ  Ｑ３およびＦＥＴ  Ｑ４は、他の種別のトランジスタに置き換えられてもよい。
【００３０】
ＦＥＴ  Ｑ１のゲート端子は、スイッチング回路の第１の制御端子に接続される。ＦＥＴ  Ｑ１のドレイン端子は、スイッチング回路の第１の入力端子に接続される。ＦＥＴ  Ｑ１のソース端子は、ＦＥＴ  Ｑ２のドレイン端子およびスイッチング回路の第１の出力端子に接続される。すなわち、ＦＥＴ  Ｑ２は、ＦＥＴ  Ｑ１に直列接続される。
【００３１】
ＦＥＴ  Ｑ２のゲート端子は、スイッチング回路の第２の制御端子に接続される。ＦＥＴ  Ｑ２のドレイン端子は、ＦＥＴ  Ｑ１のソース端子およびスイッチング回路の第１の出力端子に接続される。ＦＥＴ  Ｑ２のソース端子は、スイッチング回路の第２の入力端子に接続される。
【００３２】
ＦＥＴ  Ｑ１およびＦＥＴ  Ｑ２は、ＦＥＴ駆動回路１００が第１の制御モードおよび第２の制御モードのいずれで動作中であるかに関わらず、ＦＥＴ駆動回路１００から第１の制御信号および第２の制御信号を受け取り、当該第１の制御信号および第２の制御信号のレベルに応じて交互にＯＮ／ＯＦＦする。ここで、第１の制御信号および第２の制御信号は、共に、周波数がｆに等しくデューティー比が約５０％に等しいパルス信号に相当する。換言すれば、ＦＥＴ  Ｑ２は、第１の制御信号の反転信号に概ね相当する第２の制御信号のレベルに応じて、ＦＥＴ  Ｑ１のＯＮ／ＯＦＦタイミングと略同一のタイミングでＦＥＴ  Ｑ１と逆の状態に切り替わる。
【００３３】
ＦＥＴ  Ｑ３のゲート端子は、スイッチング回路の第３の制御端子に接続される。ＦＥＴ  Ｑ３のドレイン端子は、スイッチング回路の第１の入力端子に接続される。すなわち、図１の例では、ＦＥＴ  Ｑ３は、ＦＥＴ  Ｑ１に並列接続される。ＦＥＴ  Ｑ３のソース端子は、ＦＥＴ  Ｑ４のドレイン端子およびスイッチング回路の第２の出力端子に接続される。すなわち、ＦＥＴ  Ｑ４は、ＦＥＴ  Ｑ３に直列接続される。
【００３４】
ＦＥＴ  Ｑ４のゲート端子は、スイッチング回路の第４の制御端子に接続される。ＦＥＴ  Ｑ４のドレイン端子は、ＦＥＴ  Ｑ３のソース端子およびスイッチング回路の第２の出力端子に接続される。ＦＥＴ  Ｑ４のソース端子は、スイッチング回路の第２の入力端子に接続される。すなわち、図１の例では、ＦＥＴ  Ｑ４は、ＦＥＴ  Ｑ２に並列接続される。
【００３５】
ＦＥＴ  Ｑ３およびＦＥＴ  Ｑ４は、ＦＥＴ  Ｑ１およびＦＥＴ  Ｑ２と並列に配置されており、ＦＥＴ駆動回路１００が後述される第１の制御モードおよび第２の制御モードのいずれで動作中であるかに関わらず、ＦＥＴ駆動回路１００から第３の制御信号および第４の制御信号を受け取り、当該第３の制御信号および第４の制御信号のレベルに応じて交互にＯＮ／ＯＦＦする。ここで、第３の制御信号および第４の制御信号は、共に、周波数がｆに等しくデューティー比が約５０％に等しいパルス信号に相当する。換言すれば、ＦＥＴ  Ｑ４は、第３の制御信号の反転信号に概ね相当する第４の制御信号のレベルに応じて、ＦＥＴ  Ｑ３のＯＮ／ＯＦＦタイミングと略同一のタイミングでＦＥＴ  Ｑ３と逆の状態に切り替わる。
【００３６】
ＬＣＲ共振回路は、第１の入力端子、第２の入力端子、第１の出力端子および第２の出力端子を備える。ＬＣＲ共振回路の第１の入力端子および第２の入力端子は、スイッチング回路の第２の出力端子および第１の出力端子にそれぞれ接続される。ＬＣＲ共振回路の第１の出力端子および第２の出力端子は、負荷の第１の端子および第２の端子にそれぞれ接続可能である。さらに、ＬＣＲ共振回路の出力電圧または出力電流の測定のために、ＬＣＲ共振回路の第１の出力端子または第２の出力端子はＦＥＴ駆動回路１００の制御端子にも接続される。
【００３７】
ＬＣＲ共振回路は、第１の入力端子および第２の入力端子を介してスイッチング回路から供給される矩形波交流電圧を昇圧または降圧することで出力電圧を生成する。そして、ＬＣＲ共振回路は、第１の出力端子と第２の出力端子との間に接続された負荷に出力電圧を印加する。
【００３８】
ＬＣＲ共振回路は、共振キャパシタＣｒと、トランスＴ１と、整流回路Ｄ１と、平滑キャパシタＣｏと、負荷とを含む。このＬＣＲ共振回路の共振特性は、共振キャパシタＣｒのキャパシタンスと、トランスＴ１の漏洩インダクタンス（Ｌｓ）および励磁インダクタンスと、負荷の抵抗値（ＲＬ）によって決まる。ＬＣＲ共振回路の利得は、図３に例示される周波数特性と同様に周波数に依存して変化する。なお、整流回路Ｄ１および平滑キャパシタＣｏは、トランスＴ１の二次側に接続され、当該トランスＴ１からの交流入力電圧を整流および平滑化することによって直流出力電圧（Ｖｏ）を生成する。
【００３９】
ＦＥＴ駆動回路１００は、制御端子、第１の出力端子、第２の出力端子、第３の出力端子および第４の出力端子を備える。ＦＥＴ駆動回路１００の制御端子は、ＬＣＲ共振回路の第１の出力端子に接続される。ＦＥＴ駆動回路１００の第１の出力端子は、スイッチング回路の第１の制御端子に接続される。ＦＥＴ駆動回路１００の第２の出力端子は、スイッチング回路の第２の制御端子に接続される。ＦＥＴ駆動回路１００の第３の出力端子は、スイッチング回路の第３の制御端子に接続される。ＦＥＴ駆動回路１００の第４の出力端子は、スイッチング回路の第４の制御端子に接続される。
【００４０】
ＦＥＴ駆動回路１００は、制御端子を介してＬＣＲ共振回路の出力電圧または出力電流を検知する。ＦＥＴ駆動回路１００は、ＦＥＴ  Ｑ１、ＦＥＴ  Ｑ２、ＦＥＴ  Ｑ３およびＦＥＴ  Ｑ４をそれぞれ駆動するための第１の制御信号、第２の制御信号、第３の制御信号および第４の制御信号を、ＬＣＲ共振回路の出力電圧または出力電流に基づいて生成する。ＦＥＴ駆動回路１００は、第１の出力端子、第２の出力端子、第３の出力端子および第４の出力端子を介して、第１の制御信号、第２の制御信号、第３の制御信号および第４の制御信号をスイッチング回路へと出力する。
【００４１】
具体的には、ＦＥＴ駆動回路１００は、第１の制御モードまたは第２の制御モードで動作することができる。  
第１の制御モードにおいて、ＦＥＴ駆動回路１００は、ＦＥＴ  Ｑ１をＬＣＲ共振回路の出力電圧または出力電流に基づく駆動周波数（ｆ）でＯＮ／ＯＦＦし、ＦＥＴ  Ｑ３をＦＥＴ  Ｑ１のＯＮ／ＯＦＦタイミングと略同一のタイミングでＦＥＴ  Ｑ１と逆の状態に切り替える。
【００４２】
すなわち、ＦＥＴ駆動回路１００は、図４に例示されるように、第１の制御信号、第２の制御信号、第３の制御信号および第４の制御信号を生成する。そして、スイッチング回路は、図５に例示される矩形波交流電圧をＬＣＲ共振回路に印加することになる。
【００４３】
この矩形波交流電圧は、そのピーク電圧が±Ｖｉｎに等しく、その周波数がｆに等しい。さらに、この矩形波交流電圧の基本波成分（Ｖ１）は、下記数式（４）で表すことができる。
【００４４】
【数４】
2016220347.tif 000006
【００４５】
前述のように、ＬＣＲ共振回路の利得は周波数に依存して変動する。故に、第１の制御モードでは、ＦＥＴ駆動回路１００は、駆動周波数（ｆ）を制御することにより、ＬＣＲ共振回路の出力電圧または出力電流を調整することができる。
【００４６】
他方、第２の制御モードにおいて、ＦＥＴ駆動回路１００は、ＦＥＴ  Ｑ１を駆動周波数（ｆ）でＯＮ／ＯＦＦし、ＦＥＴ  Ｑ３をＦＥＴ  Ｑ１のＯＮ／ＯＦＦタイミングからＬＣＲ共振回路の出力電圧または出力電流に基づく位相シフト量（θ）だけずれた（遅延した）タイミングでＦＥＴ  Ｑ１と逆の状態に切り替える。
【００４７】
すなわち、ＦＥＴ駆動回路１００は、図６に例示されるように、第１の制御信号、第２の制御信号、第３の制御信号および第４の制御信号を生成する。そして、スイッチング回路は、図７に例示される３値矩形波交流電圧をＬＣＲ共振回路に印加することになる。
【００４８】
この３値矩形波交流電圧は、そのピーク電圧が±Ｖｉｎに等しく、その中間電圧が０［Ｖ］に等しく、その周波数がｆに等しい。さらに、この３値矩形波交流電圧の基本波成分（Ｖ２）は、下記数式（５）で表すことができる。
【００４９】
【数５】
2016220347.tif 000007
【００５０】
Ｖ２はθの関数であるから、ＦＥＴ駆動回路１００は位相シフト量（θ）を制御することでＬＣＲ共振回路の入力電圧を調整することができる。故に、ＦＥＴ駆動回路１００は、駆動周波数（ｆ）を制御しなくても位相シフト量（θ）を制御すれば、ＬＣＲ共振回路の出力電圧または出力電流を調整できる。なお、ＦＥＴ駆動回路１００は、第２の制御モードにおいて、位相シフト量（θ）の制御と駆動周波数（ｆ）の制御とを併用してもよい。
【００５１】
また、数式（２）より、Ｖ２≦Ｖ１が成立する。故に、第２の制御モードによれば、ＬＣＲ共振回路の出力電圧を第１の制御モードに比べて低くすることが可能である。換言すれば、ＦＥＴ駆動回路１００は、第２の制御モードでは、スイッチング回路の入力電圧（Ｖｉｎ）の大きさに関わらず、Ｖ２を０以上Ｖ１以下の範囲に制限することができる。故に、ＦＥＴ駆動回路１００は、第２の制御モードを利用することで、常に第１の制御モードで動作する場合と比べてスイッチング回路の入力電圧（Ｖｉｎ）の許容上限を引き上げることが可能である。
【００５２】
ＦＥＴ駆動回路１００は、第１の制御モードおよび第２の制御モードを以下に説明するように切り替えてよい。  
例えば、ＦＥＴ駆動回路１００は、第１の制御モードにおいて設定可能な駆動周波数（ｆ）の上限値（以降、第１の閾値と称される）を設けてもよい。すなわち、ＦＥＴ駆動回路１００は、第１の制御モードでの動作時に、ＬＣＲ共振回路の出力電圧または出力電流に基づく駆動周波数（ｆ）が第１の閾値以上になると第２の制御モードに切り替わってもよい。なお、出力電圧または出力電流に基づく駆動周波数（ｆ）は、計算を通じて導出されてもよいし、例えばＬＣＲ回路の利得の周波数特性に基づいて予め作成されたテーブル（ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）など）から探索されてもよい。
【００５３】
他方、ＦＥＴ駆動回路１００は、第２の制御モードにおいて設定可能な位相シフト量（θ）の下限値（以降、第２の閾値と称される）を設けてもよい。すなわち、ＦＥＴ駆動回路１００は、第２の制御モードでの動作時に、ＬＣＲ共振回路の出力電圧または出力電流に基づく位相シフト量（θ）が第２の閾値以下となると第１の制御モードに切り替わってもよい。なお、出力電圧または出力電流に基づく位相シフト量（θ）は、計算を通じて導出されてもよいし、例えば予め作成されたテーブル（ＬＵＴなど）から探索されてもよい。
【００５４】
第１の閾値および第２の閾値は、固定であってもよいし、ＦＥＴ駆動回路１００（または、図示されない閾値設定回路）によって動的に制御されてもよい。  
例えば、第１の閾値は、スイッチング回路の入力電圧（Ｖｉｎ）が高いほど大きな値へと変化してもよい。他方、第２の閾値は、この入力電圧（Ｖｉｎ）が高いほど小さな値へと動的に変化してもよい。このような動的制御によれば、電源変換効率を向上させたり、スイッチング回路の入力電圧（Ｖｉｎ）の急変に対する応答性を向上させたりすることができる。
【００５５】
或いは、第１の閾値は、ＬＣＲ共振回路の出力電流が大きいほど小さな値へと変化してもよい。他方、第２の閾値は、この出力電流が大きいほど大きな値へと動的に変化してもよい。このような動的制御によれば、ＬＣＲ共振回路の出力電流の急変に対する応答性を向上させることができる。
【００５６】
或いは、第１の閾値は、図１の電流共振型ＤＣ−ＤＣ変換器における入力電力から当該電流共振型ＤＣ−ＤＣ変換器における出力電力を差し引いた損失が大きいほど（換言すれば、効率が低いほど）大きな値へと動的に変化してもよい。他方、第２の閾値は、この損失が大きいほど大きな値へと動的に変化してもよい。このような動的制御によれば、電源変換効率を向上させることができる。
【００５７】
以上説明したように、第１の実施形態に係る電流共振型ＤＣ−ＤＣ変換器は、スイッチング回路の駆動周波数を制御することで出力電圧または出力電流を調整する第１の制御モードと、当該スイッチング回路に含まれる２つのトランジスタ対によって生成される２つの矩形波の位相差を制御することで出力電圧または出力電流を調整する第２の制御モードとを併用する。従って、この電流共振型ＤＣ−ＤＣ変換器によれば、第１の制御モードでは許容されない高レベルの電圧が入力された場合であっても、第２の制御モードを利用して目標の出力電圧を生成することができる。すなわち、この電流共振型ＤＣ−ＤＣ変換器は入力電圧の許容範囲が広いので、当該入力電圧を安定化させる機構（例えば、定電圧ＤＣ−ＤＣコンバータ）を省略（ないし簡略化）することができる。故に、この電流共振型ＤＣ−ＤＣ変換器によれば、係る機構に伴うコストおよびサイズの増加ならびに電力変換効率の低下を回避（ないし抑制）することができる。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１００，２００・・・ＦＥＴ駆動回路
Ｃ１，Ｃ２，Ｃｒ・・・共振キャパシタ
Ｃ３，Ｃｏ・・・平滑キャパシタ
Ｄ，Ｄ１・・・整流回路
Ｔ１・・・トランス
Ｑ１，Ｑ２，Ｑ３，Ｑ４・・・ＦＥＴ
【図１】
2016220347.tif 000008
【図２】
2016220347.tif 000009
【図３】
2016220347.tif 000010
【図４】
2016220347.tif 000011
【図５】
2016220347.tif 000012
【図６】
2016220347.tif 000013
【図７】
2016220347.tif 000014