(57)【要約】【課題】はんだ外側部が加熱されることを抑制できる技術を提供する。【解決手段】半導体装置１は、半導体基板２０と、半導体基板２０の表面２３に形成されている表面電極５と、表面電極５の表面５１にはんだ層４０を介して固定されている金属部材５０を備えている。はんだ層４０は、半導体基板２０の表面２３に沿う方向において金属部材５０の端部５５より内側に位置しているはんだ内側部４１と、金属部材５０の端部５５より外側に位置しているはんだ外側部４２を備えている。半導体基板２０は、はんだ内側部４１の下方に位置している基板内側部２１と、はんだ外側部４２の下方に位置している基板外側部２２を備えている。基板外側部２２から表面電極５に流れるキャリアの密度が、基板内側部２１から表面電極５に流れるキャリアの密度より小さい。【選択図】図３
2016162948.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に形成されている表面電極と、
前記表面電極の表面にはんだ層を介して固定されている金属部材を備え、
前記はんだ層は、前記半導体基板の表面に沿う方向において前記金属部材の端部より内側に位置しているはんだ内側部と、前記金属部材の端部より外側に位置しているはんだ外側部を備え、
前記半導体基板は、前記はんだ内側部の下方に位置している基板内側部と、前記はんだ外側部の下方に位置している基板外側部を備え、
前記基板外側部から前記表面電極に流れるキャリアの密度が、前記基板内側部から前記表面電極に流れるキャリアの密度より小さい、半導体装置。
【請求項２】
前記半導体基板の表面から深さ方向に延びる複数のゲートトレンチが前記半導体基板に形成されており、
前記基板外側部における前記ゲートトレンチの密度が、前記基板内側部における前記ゲートトレンチの密度より小さい、請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の表面に露出する範囲にエミッタ領域が形成されており、
前記基板外側部における前記エミッタ領域の密度が、前記基板内側部における前記エミッタ領域の密度より小さい、請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体基板の裏面に露出する範囲にコレクタ領域が形成されており、
前記基板外側部における前記コレクタ領域の密度が、前記基板内側部における前記コレクタ領域の密度より小さい、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記半導体基板の深さ方向に延びるボディ領域が前記ゲートトレンチに接する範囲に形成されており、
前記基板外側部におけるボディ領域が、前記基板内側部におけるボディ領域より前記半導体基板の浅い位置まで形成されている、請求項２から３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１に開示されている半導体装置は、半導体基板と、半導体基板の表面に形成されている表面電極と、表面電極の表面にはんだ層を介して固定されている金属部材を備えている。はんだ層は、半導体基板の表面に沿う方向において金属部材の端部より内側に位置しているはんだ内側部と、金属部材の端部より外側に位置しているはんだ外側部を備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０９１６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、金属部材の端部より内側に位置しているはんだ内側部の形は整っているが、金属部材の端部より外側に位置しているはんだ外側部の形は、金属部材の端部から露出しているので整っていない。具体的には、はんだ外側部の表面が表面電極の表面に対して傾いている。これによって、はんだ層が熱によって膨張／収縮したときに、形状の不正によって、はんだ外側部の歪みがはんだ内側部の歪みより大きくなる。したがって、半導体装置が動作したときに生じる半導体基板の発熱によってはんだ層が加熱されると、はんだ外側部がはんだ内側部より歪んではんだ外側部にクラックが発生することがある。半導体基板の発熱は、半導体装置がオンになっているときにキャリアが半導体基板を流れることに起因している。そこで本明細書は、はんだ外側部が加熱されることを抑制できる技術を開示する。
【課題を解決するための手段】
【０００５】
本明細書に開示する半導体装置は、半導体基板と、半導体基板の表面に形成されている表面電極と、表面電極の表面にはんだ層を介して固定されている金属部材を備えている。はんだ層は、半導体基板の表面に沿う方向において金属部材の端部より内側に位置しているはんだ内側部と、金属部材の端部より外側に位置しているはんだ外側部を備えている。半導体基板は、はんだ内側部の下方に位置している基板内側部と、はんだ外側部の下方に位置している基板外側部を備えている。基板外側部から表面電極に流れるキャリアの密度が、基板内側部から表面電極に流れるキャリアの密度より小さい。
【０００６】
このような構成によれば、基板外側部から表面電極に流れるキャリアの密度が、基板内側部から表面電極に流れるキャリアの密度より小さいので、半導体装置がオンになり、半導体装置の動作によって半導体基板が発熱するときに、基板外側部での発熱が基板内側部での発熱より小さくなる。基板外側部を流れるキャリアの密度を抑制することによって、基板外側部の発熱を抑制している。これにより、基板外側部の温度上昇を抑制できるので、基板外側部の上方に位置しているはんだ外側部が加熱されることを抑制できる。そのため、はんだ層にクラックが生じることを抑制できる。
【図面の簡単な説明】
【０００７】
【図１】第１実施例に係る半導体装置の側面図である。
【図２】第１実施例に係る半導体装置の平面図である。
【図３】図１の要部IIIの断面図である。
【図４】第２実施例に係る半導体装置の要部の断面図である。
【図５】第３実施例に係る半導体装置の要部の断面図である。
【図６】第４実施例に係る半導体装置の要部の断面図である。
【図７】第５実施例に係る半導体装置の要部の断面図である。
【図８】他の実施例に係る半導体装置の要部の断面図である。
【発明を実施するための形態】
【０００８】
［第１実施例］
図１に示すように、第１実施例に係る半導体装置１は、半導体基板２０と、半導体基板２０の表面２３の一部に形成されている表面電極５と、半導体基板２０の表面２３の他の一部に形成されている表面絶縁膜７と、半導体基板２０の裏面２４に形成されている裏面電極６を備えている。また、半導体装置１は、表面電極５の表面５１にはんだ層４０を介して固定されている金属部材５０を備えている。
【０００９】
金属部材５０は、板状に形成されており、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）などの導電性及び熱伝導性を有する金属から形成されている。金属部材５０は、はんだ層４０の上に配置されている。図２に示すように、金属部材５０は、平面視において四角形状に形成されている。金属部材５０は、外部端子（図示省略）に電気的に接続されている。
【００１０】
はんだ層４０は、例えば錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）を主成分として含む合金から形成されている。はんだ層４０は、導電性及び熱伝導性を有している。図１に示すように、はんだ層４０は、金属部材５０と表面電極５の間に配置されている。金属部材５０と表面電極５の間にはんだ材料が充填されることによってはんだ層４０が形成されている。図２に示すように、はんだ層４０は、平面視において四角形状に形成されている。平面視におけるはんだ層４０の面積は、金属部材５０の面積より大きい。はんだ層４０の端部４５は、金属部材５０の端部５５より外側に位置している。
【００１１】
図３に示すように、はんだ層４０は、金属部材５０と表面電極５を接合している。はんだ層４０は、接合膜６０を介して表面電極５の表面５１に固定されている。接合膜６０は、例えばニッケル（Ｎｉ）や銅（Ｃｕ）から形成されている。接合膜６０は、はんだ層４０と表面電極５の間に配置されている。
【００１２】
はんだ層４０は、はんだ内側部４１とはんだ外側部４２を備えている。はんだ外側部４２は、フィレットと呼ばれることもある。はんだ内側部４１とはんだ外側部４２は、一体的に形成されている。半導体基板２０の表面２３に沿う方向（ｘ方向）において、はんだ内側部４１は、金属部材５０の端部５５より内側に位置している。半導体基板２０の表面２３に沿う方向（ｘ方向）において、はんだ外側部４２は、金属部材５０の端部５５より外側に位置している。金属部材５０の端部５５を通って半導体基板２０の深さ方向（ｚ方向）に延びる境界を内側境界９１とすると、はんだ内側部４１は、内側境界９１より内側に形成されている。また、はんだ層４０の端部４５を通って半導体基板２０の深さ方向（ｚ方向）に延びる境界を外側境界９２とすると、はんだ外側部４２は、内側境界９１と外側境界９２の間に形成されている。金属部材５０がはんだ内側部４１の上方に位置している。はんだ外側部４２の上方には金属部材５０が存在しない。はんだ外側部４２は、金属部材５０から露出している。はんだ外側部４２の表面４２１は、半導体基板２０の表面２３に対して傾いている。はんだ外側部４２の表面４２１は、外部に露出している。
【００１３】
表面電極５と裏面電極６は、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属から形成されている。表面絶縁膜７は、例えば酸化シリコン（ＳｉＯ２）から形成されている。表面電極５は、半導体基板２０の表面２３を覆っている。裏面電極６は、半導体基板２０の裏面２４を覆っている。表面絶縁膜７は、はんだ層４０の端部４５より外側に形成されている。
【００１４】
半導体基板２０は、例えばシリコン（Ｓｉ）や炭化ケイ素（ＳｉＣ）から形成されている。図２に示すように、半導体基板２０は、平面視において四角形状に形成されている。平面視における半導体基板２０の面積は、はんだ層４０の面積より大きい。半導体基板２０の端部２５は、はんだ層４０の端部４５より外側に位置している。平面視における半導体基板２０の面積は、金属部材５０の面積より大きい。半導体基板２０の端部２５は、金属部材５０の端部５５より外側に位置している。
【００１５】
図３に示すように、半導体基板２０は、基板内側部２１と基板外側部２２を備えている。基板内側部２１と基板外側部２２は、一体的に形成されている。半導体基板２０の表面２３に沿う方向において、基板内側部２１は、金属部材５０の端部５５より内側に位置している。半導体基板２０の表面２３に沿う方向において、基板外側部２２は、金属部材５０の端部５５より外側に位置している。基板内側部２１は、内側境界９１より内側に形成されている。基板外側部２２は、内側境界９１と外側境界９２の間に形成されている。金属部材５０が基板内側部２１の上方に位置している。基板外側部２２の上方には金属部材５０が存在しない。基板内側部２１の表面と基板外側部２２の表面は、表面電極５によって覆われている。基板内側部２１の裏面と基板外側部２２の裏面は、裏面電極６によって覆われている。
【００１６】
基板内側部２１は、はんだ内側部４１の下方に位置している。基板外側部２２は、はんだ外側部４２の下方に位置している。半導体基板２０の深さ方向において、はんだ内側部４１と基板内側部２１が並んでいる。半導体基板２０の深さ方向において、はんだ外側部４２と基板外側部２２が並んでいる。
【００１７】
半導体基板２０には、半導体素子が形成されている。本実施例では、半導体基板２０に縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。具体的には、半導体基板２０には、複数のゲートトレンチ３０が形成されている。また、半導体基板２０には、裏面２４側から表面２３に向かって順に、コレクタ領域１３、ドリフト領域１５、ボディ領域１２が形成されている。また、半導体基板２０には、エミッタ領域１１とコンタクト領域１４が形成されている。また、半導体基板２０には、ＦＬＲ領域１７が形成されている。
【００１８】
ゲートトレンチ３０は、半導体基板２０の表面２３から裏面２４側に（ｚ方向に）延びている。ゲートトレンチ３０は、半導体基板２０の表面２３からエミッタ領域１１とボディ領域１２を貫通してドリフト領域１５に達する位置まで延びている。複数のゲートトレンチ３０は、等間隔で形成されている。ゲートトレンチ３０は、半導体基板２０の基板内側部２１と基板外側部２２のそれぞれに形成されている。ゲートトレンチ３０の内部には、ゲート電極３２とゲート絶縁膜３１が形成されている。
【００１９】
ゲート電極３２は、例えばアルミニウムやポリシリコンから形成されている。ゲート電極３２は、ゲートトレンチ３０の内部に収容されている。ゲート電極３２は、ゲート絶縁膜３１より内側に収容されている。ゲート電極３２の上に層間絶縁膜３３が配置されている。層間絶縁膜３３は、ゲート電極３２と表面電極５を絶縁している。
【００２０】
ゲート絶縁膜３１は、例えば酸化シリコン（ＳｉＯ２）から形成されている。ゲート絶縁膜３１は、ゲートトレンチ３０の内面に形成されている。ゲート絶縁膜３１は、ゲート電極３２と半導体基板２０の間に配置されている。ゲート絶縁膜３１は、ゲート電極３２と半導体基板２０を絶縁している。
【００２１】
コレクタ領域１３は、ｎ型の領域である。コレクタ領域１３は、不純物濃度が高い。コレクタ領域１３は、ドリフト領域１５の裏面側に形成されている。コレクタ領域１３は、半導体基板２０の基板内側部２１と基板外側部２２に形成されている。コレクタ領域１３は、半導体基板２０の裏面２４に露出する範囲に形成されている。コレクタ領域１３は、裏面電極６にオーミック接触する。
【００２２】
ドリフト領域１５は、ｎ型の領域である。ドリフト領域１５は、コレクタ領域１３より不純物濃度が低い。ドリフト領域１５は、コレクタ領域１３の表面側に形成されている。ドリフト領域１５は、ボディ領域１２とコレクタ領域１３の間に形成されている。ドリフト領域１５は、半導体基板２０の基板内側部２１と基板外側部２２に形成されている。
【００２３】
ボディ領域１２は、ｐ型の領域である。ボディ領域１２は、不純物濃度が低い。ボディ領域１２は、ドリフト領域１５の表面側であって、ゲートトレンチ３０に接する範囲に形成されている。ボディ領域１２は、半導体基板２０の基板内側部２１と基板外側部２２に形成されている。ゲート電極３２がオン電位になると、ゲートトレンチ３０に接するボディ領域１２にチャネルが形成される。
【００２４】
エミッタ領域１１は、ｎ型の領域である。エミッタ領域１１は、不純物濃度が高い。エミッタ領域１１は、ボディ領域１２の表面側であって、ゲートトレンチ３０に接する範囲に形成されている。エミッタ領域１１は、半導体基板２０の表面２３に露出する範囲に島状に形成されている。本実施例では、複数のエミッタ領域１１が、基板内側部２１に形成されている。基板外側部２２にはエミッタ領域１１が形成されていない。よって、基板外側部２２におけるエミッタ領域１１の密度が、基板内側部２１におけるエミッタ領域１１の密度より小さい。エミッタ領域１１は、表面電極５にオーミック接触する。
【００２５】
コンタクト領域１４は、ｐ型の領域である。コンタクト領域１４は、ボディ領域１２より不純物濃度が高い。コンタクト領域１４は、ボディ領域１２の表面側であって、隣接するエミッタ領域１１の間の位置に形成されている。コンタクト領域１４は、エミッタ領域１１の横に形成されている。コンタクト領域１４は、半導体基板２０の表面２３に露出する範囲に島状に形成されている。本実施例では、コンタクト領域１４は、半導体基板２０の基板内側部２１に形成されている。基板外側部２２にはコンタクト領域１４が形成されていない。コンタクト領域１４は、表面電極５にオーミック接触する。
【００２６】
ＦＬＲ領域１７は、ｐ型の領域である。ＦＬＲ領域１７は、不純物濃度が高い。ＦＬＲ領域１７は、ドリフト領域１５の表面側に形成されている。ＦＬＲ領域１７は、半導体基板２０の表面２３に露出する範囲に形成されている。ＦＬＲ領域１７は、半導体基板２０の基板外側部２２より外側に形成されている。
【００２７】
上記の構成を備える半導体装置１を使用するときは、表面電極５と裏面電極６の間に裏面電極６がプラスとなる電圧を印加する。また、ゲート電極３２にオン電位（ボディ領域１２にチャネルが形成されるのに必要な電位以上の電位）を印加する。ゲート電極３２にオン電位を印加すると、ゲートトレンチ３０に接する範囲のボディ領域１２にチャネルが形成される。これにより、ＩＧＢＴがオンになる。そうすると、電子が、表面電極５から、エミッタ領域１１、ボディ領域１２に形成されたチャネル、ドリフト領域１５、及び、コレクタ領域１３を介して、裏面電極６に流れる。また、正孔が、裏面電極６から、コレクタ領域１３、ドリフト領域１５、ボディ領域１２、及び、コンタクト領域１４を介して、表面電極５に流れる。よって、裏面電極６から表面電極５に電流が流れる。このとき、本実施例では半導体基板２の基板外側部２２にエミッタ領域１１が形成されていないので、基板外側部２２から表面電極５にはキャリアが流れない。
【００２８】
上記の説明から明らかなように、上記の半導体装置１では、はんだ層４０が、半導体基板２０の表面２３に沿う方向において金属部材５０の端部５５より内側に位置しているはんだ内側部４１と、金属部材５０の端部５５より外側に位置しているはんだ外側部４２を備えている。また、半導体基板２０が、はんだ内側部４１の下方に位置している基板内側部２１と、はんだ外側部４２の下方に位置している基板外側部２２を備えている。また、基板外側部２２におけるエミッタ領域１１の密度が、基板内側部２１におけるエミッタ領域１１の密度より小さい。これによって、半導体装置１がオンのときに基板外側部２２から表面電極５に流れるキャリアの密度が、基板内側部２１から表面電極５に流れるキャリアの密度より小さくなる。なお、キャリアが流れない場合もキャリアの密度が小さい概念に含まれる。
【００２９】
このような構成によれば、基板外側部２２から表面電極５に流れるキャリアの密度が、基板内側部２１から表面電極５に流れるキャリアの密度より小さいので、半導体装置１の作動によって半導体基板２０が発熱するときに、基板外側部２２での発熱が基板内側部２１での発熱より小さくなる。半導体基板２０の発熱は、半導体装置１がオンになっているときにキャリアが半導体基板２０を流れることに起因している。基板外側部２２での発熱が基板内側部２１での発熱より小さいことによって、基板外側部２２の温度上昇を抑制できるので、基板外側部２２の上方に位置しているはんだ外側部４２が加熱されることを抑制できる。そのため、はんだ外側部４２の歪みを抑制でき、はんだ外側部４２にクラックが発生することを抑制できる。
【００３０】
本明細書に開示するキャリアの密度は、実効キャリア密度に相当している。実効キャリア密度は、実効キャリア量をキャリアが流れる部分の面積で除した値に相当する。実効キャリア量とは、チャネル部を移動するキャリア量を評価する指標であり、典型的には、チャネル部の面積と、そのチャネル部に形成される反転キャリア量（ゲート電極にオン電位を印加した際にトレンチ側壁に形成されるボディ層とは異なる極性のキャリア）を乗算することによって算出される。
【００３１】
なお、本明細書に開示するキャリアの密度は、半導体装置１がオンになっているときに流れるキャリアの密度であり、半導体装置１がターンオフしたときに流れるキャリアの密度ではない。
【００３２】
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下の説明において、上記の説明における構成と同様の構成については同一の符号を付して説明を省略する。
【００３３】
［第２実施例］
上記実施例では、半導体基板２０の基板外側部２２にエミッタ領域１１が形成されていなかったが、この構成に限定されるものではない。第２実施例では、図４に示すように、半導体基板２０の基板外側部２２に複数のエミッタ領域１１が形成されている。基板外側部２２に形成されている複数のゲートトレンチ３０のうち一部のゲートトレンチ３０に接する範囲にエミッタ領域１１が形成されている。基板外側部２２に形成されている他の一部のゲートトレンチ３０に接する範囲には、エミッタ領域１１が形成されていない。よって、基板外側部２２におけるエミッタ領域１１の密度が、基板内側部２１におけるエミッタ領域１１の密度より小さい。図４に示す断面図において、基板外側部２２における単位面積あたりのエミッタ領域１１の数が、基板内側部２１における単位面積あたりのエミッタ領域１１の数より多い。
【００３４】
半導体基板２０に複数のエミッタ領域１１を形成するときは、複数の開口を有するマスクによって半導体基板２０の表面２３を覆い、複数の開口を通して半導体基板２０に不純物を注入する。基板外側部２２と基板内側部２１におけるエミッタ領域１１の密度が異なる半導体基板２０を製造する場合は、基板外側部２２と基板内側部２１における開口の密度が異なるマスクを用いる。このように、開口の密度が異なるマスクを用いるだけで基板外側部２２と基板内側部２１におけるエミッタ領域１１の密度が異なる半導体基板２０を製造できるので、製造コストと手間を軽減することができる。また、半導体基板２０の基板外側部２２に複数のゲートトレンチ３０が形成されているので、基板外側部２２で電界集中が生じることを抑制できる。
【００３５】
基板外側部２２におけるエミッタ領域１１の密度と、基板内側部２１におけるエミッタ領域１１の密度の比較は、単位面積あたりのエミッタ領域１１の数による比較だけでなく、単位面積あたりのエミッタ領域１１の面積による比較であってもよい。
【００３６】
［第３実施例］
上記実施例では、半導体基板２０の基板外側部２２におけるエミッタ領域１１の密度が、基板内側部２１におけるエミッタ領域１１の密度より小さい構成であった。これによって、基板外側部２２から表面電極５に流れるキャリアの密度が、基板内側部２１から表面電極５に流れるキャリアの密度より小さくなっていた。しかしながら、基板外側部２２と基板内側部２１のキャリアの密度が異なる構成は、この構成に限定されるものではない。第３実施例では、図５に示すように、半導体基板２０の基板外側部２２におけるゲートトレンチ３０の密度が、基板内側部２１におけるゲートトレンチ３０の密度より小さい。図５に示す断面図において、基板外側部２２における単位面積あたりのゲートトレンチ３０の数が、基板内側部２１における単位面積あたりのゲートトレンチ３０の数より少ない。図５に示す例では、基板外側部２２に１つのゲートトレンチ３０のみが形成されているが、この構成に限定されるものではなく、基板外側部２２に複数のゲートトレンチ３０が形成されていてもよい。基板外側部２２に複数のゲートトレンチ３０が形成されている場合は、基板外側部２２に形成されているゲートトレンチ３０とゲートトレンチ３０の間隔が、基板内側部２１に形成されているゲートトレンチ３０とゲートトレンチ３０の間隔より大きい。
【００３７】
基板外側部２２と基板内側部２１におけるゲートトレンチ３０の密度が異なる構成は、上記の構成に限定されるものではなく、基板外側部２２にゲートトレンチ３０が形成されていなくてもよい。これによって、半導体装置１がオンのときに、基板外側部２２から表面電極５に流れるキャリアの密度が、基板内側部２１から表面電極５に流れるキャリアの密度より小さくなる。このような構成によれば、基板内側部２１と基板外側部２２でゲートトレンチ３０の密度が異なることにより、基板外側部２２での電界集中を緩和することができる。
【００３８】
［第４実施例］
基板外側部２２と基板内側部２１のキャリアの密度が異なる構成は、上記実施例に限定されるものではない。第４実施例では、図６に示すように、半導体基板２０の基板外側部２２におけるボディ領域１２が、基板内側部２１におけるボディ領域１２より半導体基板２０の浅い位置まで形成されている。（基板内側部２１におけるボディ領域１２が、基板外側部２２におけるボディ領域１２より半導体基板２０の深い位置まで形成されている。）基板内側部２１におけるボディ領域１２と基板外側部２２におけるボディ領域１２の間に段差が形成されている。基板内側部２１におけるボディ領域１２の下端が、基板外側部２２におけるボディ領域１２の下端より下方に突出している。これによって、ドリフト領域１５からボディ領域１２に流れる正孔が、基板外側部２２におけるボディ領域１２より基板内側部２１におけるボディ領域１２に流れやすくなる。そのため、半導体装置１がオンのときに、基板外側部２２から表面電極５に流れるキャリアの密度が、基板内側部２１から表面電極５に流れるキャリアの密度より小さくなる。これにより、半導体装置１のスイッチング耐量が高まる。
【００３９】
［第５実施例］
第５実施例では、図７に示すように、半導体基板２０の基板外側部２２にコレクタ領域１３が形成されていない。基板内側部２１のみにコレクタ領域１３が形成されている。コレクタ領域１３は、金属部材５０の端部５５より内側に形成されている。これによって、半導体基板２０の基板外側部２２におけるコレクタ領域１３の密度が、基板内側部２１におけるコレクタ領域１３の密度より小さい。そのため、半導体装置１がオンのときに、基板外側部２２から表面電極５に流れるキャリアの密度が、基板内側部２１から表面電極５に流れるキャリアの密度より小さくなる。あるいは、この構成に限定されるものではなく、基板外側部２２の一部にコレクタ領域１３が形成されていてもよい。
【００４０】
このような構成によれば、基板外側部２２におけるコレクタ領域１３の密度が小さいので、半導体装置１がオンのときに、基板外側部２２のコレクタ領域１３から半導体基板２０に流れる正孔の密度が小さくなり、半導体装置１のスイッチング耐量が高まる。
【００４１】
［他の実施例］
上記実施例では、半導体基板２０に形成されている半導体素子としてＩＧＢＴについて説明したが、この構成に限定されるものではない。他の実施例では、図８に示すように、半導体素子としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いてもよい。また、上記各実施例において、基板外側部２２より外側の半導体基板２０の構成は特に限定されるものではない。すなわち、外側境界９２より外側における構成は特に限定されるものではない。また、金属部材５０は、例えば、外部端子に接続されるリードフレームや、リードフレームと半導体基板２０の間に配置されるスペーサー等であってもよい。
【００４２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【００４３】
以下に本明細書が開示する技術要素の一例について説明する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【００４４】
１．半導体基板の表面から深さ方向に延びる複数のゲートトレンチが半導体基板に形成されていてもよい。基板外側部におけるゲートトレンチの密度が、基板内側部におけるゲートトレンチの密度より小さくてもよい。
【００４５】
２．半導体基板の表面に露出する範囲に複数のエミッタ領域が形成されていてもよい。基板外側部におけるエミッタ領域の密度が、基板内側部におけるエミッタ領域の密度より小さくてもよい。
【００４６】
３．半導体基板の裏面に露出する範囲にコレクタ領域が形成されていてもよい。基板外側部におけるコレクタ領域の密度が、基板内側部におけるコレクタ領域の密度より小さくてもよい。
【００４７】
４．半導体基板の深さ方向に延びるボディ領域がゲートトレンチに接する範囲に形成されていてもよい。基板内側部におけるボディ領域が、基板外側部におけるボディ領域より半導体基板の深い位置まで形成されていてもよい。
【符号の説明】
【００４８】
１        ：半導体装置
５        ：表面電極
６        ：裏面電極
７        ：表面絶縁膜
１１      ：エミッタ領域
１２      ：ボディ領域
１３      ：コレクタ領域
１４      ：コンタクト領域
１５      ：ドリフト領域
１７      ：ＦＬＲ領域
２０      ：半導体基板
２１      ：基板内側部
２２      ：基板外側部
２３      ：表面
２４      ：裏面
２５      ：端部
３０      ：ゲートトレンチ
３１      ：ゲート絶縁膜
３２      ：ゲート電極
３３      ：層間絶縁膜
４０      ：はんだ層
４１      ：はんだ内側部
４２      ：はんだ外側部
４５      ：端部
５０      ：金属部材
５１      ：表面
５５      ：端部
６０      ：接合膜
９１      ：内側境界
９２      ：外側境界
４２１    ：表面
【図１】
2016162948.tif 000003
【図２】
2016162948.tif 000004
【図３】
2016162948.tif 000005
【図４】
2016162948.tif 000006
【図５】
2016162948.tif 000007
【図６】
2016162948.tif 000008
【図７】
2016162948.tif 000009
【図８】
2016162948.tif 000010