(57)【要約】【課題】ホールへの金属配線膜の埋め込み性を改善する。【解決手段】半導体素子が形成される半導体基板１の絶縁膜２１、３０にホール２１ａ、３０ａを形成する工程と、ホール２１ａ、３０ａ内を含む絶縁膜２１、３０の上に、半導体素子と電気的に接続された第１金属配線膜２４ａを、低温スパッタリング法により形成する工程と、第１金属配線膜２４ａを形成した後に、半導体基板１に高周波電圧を印加し、プラズマ中でイオン化された不活性ガスを第１金属配線膜２４ａの表面に高エネルギーで照射する逆スパッタリング処理を行う工程と、第１金属配線膜２４ａの表面に対して逆スパッタリング処理を行った後に、第１金属配線膜２４ａを下地とした状態で、ホール２１ａ、３０ａ内に埋め込まれ、第１金属配線膜２４ａと同材料で構成され、半導体素子と電気的に接続された第２金属配線膜２４ｂを、高温スパッタリング法により形成する工程と、を備える。【選択図】図３
2016162831.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成される半導体基板（１）の絶縁膜（２１、３０）にホール（２１ａ、３０ａ）を形成する工程と、
前記ホール内を含む前記絶縁膜の上に、前記半導体素子と電気的に接続された第１金属配線膜（２４ａ）を、成膜温度を第１の温度以下としたスパッタリング法により形成する工程と、
前記第１金属配線膜を形成した後に、前記半導体基板に高周波電圧を印加し、プラズマ中でイオン化された不活性ガスを前記第１金属配線膜の表面に高エネルギーで照射する逆スパッタリング処理を行う工程と、
前記第１金属配線膜の表面に対して逆スパッタリング処理を行った後に、前記第１金属配線膜を下地とした状態で、前記ホール内に埋め込まれ、前記第１金属配線膜と同材料で構成され、前記半導体素子と電気的に接続された第２金属配線膜（２４ｂ）を、成膜温度を前記第１の温度よりも高い第２の温度以上としたスパッタリング法により形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の温度が１５０℃であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の温度が３５０℃であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１金属配線膜を形成した後であって、前記第１金属配線膜の表面に対して逆スパッタリング処理を行う前に、前記半導体基板を加熱することにより前記第１金属配線膜を溶解させ、流動させるリフロー処理を行う工程を備えることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の高集積化に伴い、金属配線膜が形成されるホールの微細化が進んでいる。そのため、金属配線膜の微細ホールへの埋め込み性の改善は重要な課題である。金属配線膜は、例えばＡｌ合金等で構成される。
【０００３】
現在、ＶＬＳＩ（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：超大規模集積回路）を構成する微細ホールのＡｌ埋め込み技術としては、例えば特許文献１で提案されているような高温Ａｌリフロースパッタリング技術が主流である。
【０００４】
高温Ａｌリフロースパッタリング技術は、Ａｌ合金膜に対してリフロー処理を施したり、いわゆる高温スパッタリング法によりＡｌ合金膜を成膜したりすることで、Ａｌ合金膜を高温流動化させる方法であり、低コストであるという利点がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１０６９７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の方法は、アスペクト比が１．５未満のホールへのＡｌ合金膜の埋め込みに対しては有効であるが、アスペクト比が１．５以上の微細ホールへのＡｌ合金膜の埋め込みには効果が小さかった。なお、この問題は、Ａｌ合金以外で金属配線膜を構成する場合においても同様に発生する。
【０００７】
本発明は上記点に鑑みて、ホールへの金属配線膜の埋め込み性を改善する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、半導体素子が形成される半導体基板（１）の絶縁膜（２１、３０）にホール（２１ａ、３０ａ）を形成する工程と、ホール内を含む絶縁膜の上に、半導体素子と電気的に接続された第１金属配線膜（２４ａ）を、成膜温度を第１の温度以下としたスパッタリング法により形成する工程と、第１金属配線膜を形成した後に、半導体基板に高周波電圧を印加し、プラズマ中でイオン化された不活性ガスを第１金属配線膜の表面に高エネルギーで照射する逆スパッタリング処理を行う工程と、第１金属配線膜の表面に対して逆スパッタリング処理を行った後に、第１金属配線膜を下地とした状態で、ホール内に埋め込まれ、第１金属配線膜と同材料で構成され、半導体素子と電気的に接続された第２金属配線膜（２４ｂ）を、成膜温度を第１の温度よりも高い第２の温度以上としたスパッタリング法により形成する工程と、を備えることを特徴としている。
【０００９】
これによれば、第１金属配線膜の表面に対して逆スパッタリング処理を行うことで第１金属配線膜の結晶構造が破壊され、ダングリングボンドが増加するので、第２金属配線膜に対する第１金属配線膜の濡れ性が改善される。そのため、ホールへの金属配線膜の埋め込み性を改善することができる。
【００１０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態における半導体装置の断面図である。
【図２】第１実施形態における半導体装置の製造工程を示すフローチャートである。
【図３】１ｓｔＡｌ合金配線の成膜工程を示すフローチャートである。
【図４】１ｓｔＡｌ合金配線の成膜工程の段階における半導体装置の断面図である。
【図５】２ｎｄＡｌ合金配線の成膜工程を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１３】
（第１実施形態）
本発明の第１実施形態について説明する。ここでは、本発明の第１実施形態を用いて図１に示す半導体装置を製造する方法について説明する。まず、この半導体装置の構成について図１を用いて説明する。この半導体装置は、半導体基板１と、２層のＡｌ合金配線とを備えている。
【００１４】
半導体基板１には、半導体素子としてのＮＭＯＳトランジスタが形成されている。半導体基板１の表層には、Ｐ型ウェル層１１が形成されている。また、半導体基板１の主表面上には、ＬＯＣＯＳ法によりフィールド絶縁膜１２が形成されている。
【００１５】
半導体基板１のうち、フィールド絶縁膜１２が形成されていないアクティブ領域の表面上には、ゲート絶縁膜１３を介して、ゲート電極１４が形成されている。Ｐ型ウェル層１１の表層のうち、ゲート電極１４の両側に位置する部位に、それぞれ、Ｎ型層とＮ＋型層からなるソース領域１５と、Ｎ型層とＮ＋型層からなるドレイン領域１６とが形成されている。一方、フィールド絶縁膜１２上には、ＰｏｌｙＳｉからなるキャパシタ電極１７が形成されている。
【００１６】
ゲート電極１４およびキャパシタ電極１７の上には、絶縁膜２１が形成されている。絶縁膜２１は、例えばＢＰＳＧ等で構成される。また、絶縁膜２１のうち、ソース領域１５、ドレイン領域１６の上側に位置する部位には、コンタクトホール２１ａが設けられている。なお、図１では、図を見やすくするためにコンタクトホール２１ａを簡略化して示しているが、コンタクトホール２１ａのアスペクト比は１．５以上とされている。また、コンタクトホール２１ａの直径は０．４〜０．８μｍである。コンタクトホール２１ａは、本発明のホールに相当する。
【００１７】
２層のＡｌ合金配線は、１ｓｔＡｌ合金配線２と、２ｎｄＡｌ合金配線３とを備えている。１ｓｔＡｌ合金配線２は、半導体素子を外部の配線と電気的に接続するものであり、絶縁膜２１の表面上に形成されている。また、１ｓｔＡｌ合金配線２は、絶縁膜２１の表面上とコンタクトホール２１ａの内部に形成されることにより、コンタクトホール２１ａを介してソース領域１５、ドレイン領域１６と電気的に接続されている。
【００１８】
１ｓｔＡｌ合金配線２は、Ｔｉ膜２２、ＴｉＮ膜２３、Ａｌ合金膜２４、Ｔｉ膜２５、ＴｉＮ膜２６が順に積層された構成とされている。Ｔｉ膜２２およびＴｉＮ膜２３は、半導体基板１を構成するＳｉとＡｌ合金膜２４を構成するＡｌとの相互拡散や反応を抑制するバリアメタルとして用いられるものであり、絶縁膜２１の表面、コンタクトホール２１ａの側面および底面に沿って形成されている。
【００１９】
Ａｌ合金膜２４は、ＴｉＮ膜２３の表面上に形成されており、Ｔｉ膜２２およびＴｉＮ膜２３を下地とした状態で、コンタクトホール２１ａの内部に埋め込まれている。Ａｌ合金膜２４は、ＡｌＣｕ、ＡｌＳｉＣｕ等のＡｌ合金で構成される。Ａｌ合金膜２４は、後述するステップ４５において２ステップに分けて成膜される。後述する図４に示すように、Ａｌ合金膜２４のうち、１ステップ目、２ステップ目で成膜される部分がそれぞれ下側Ａｌ合金膜２４ａ、上側Ａｌ合金膜２４ｂとされ、これら下側Ａｌ合金膜２４ａ、上側Ａｌ合金膜２４ｂによってＡｌ合金膜２４が構成されている。これら下側Ａｌ合金膜２４ａ、上側Ａｌ合金膜２４ｂは、それぞれ本発明の第１金属配線膜、第２金属配線膜に相当する。Ｔｉ膜２５、ＴｉＮ膜２６は、反射防止膜として用いられる。
【００２０】
１ｓｔＡｌ合金配線２の上には、層間絶縁膜３０が形成されている。層間絶縁膜３０は、Ｐ−ＳｉＮ膜３１、ＴＥＯＳ膜３２、ＳＯＧ膜３３、ＴＥＯＳ膜３４により構成されている。また、層間絶縁膜３０のうち、１ｓｔＡｌ合金配線２の上側に位置する部位の一部には、ビアホール３０ａが設けられている。ビアホール３０ａのアスペクト比は、コンタクトホール２１ａと同様に、１．５以上とされている。また、ビアホール３０ａの直径は０．５〜１．０μｍである。ビアホール３０ａは、本発明のホールに相当する。
【００２１】
２ｎｄＡｌ合金配線３は、半導体素子を外部の配線と電気的に接続するものであり、層間絶縁膜３０の表面上に形成されている。また、２ｎｄＡｌ合金配線３は、層間絶縁膜３０の表面上とビアホール３０ａの内部に形成されることにより、ビアホール３０ａを介して１ｓｔＡｌ合金配線２、ソース領域１５、ドレイン領域１６と電気的に接続されている。
【００２２】
２ｎｄＡｌ合金配線３は、Ｔｉ膜３５、Ａｌ合金膜３６、Ｔｉ膜３７、ＴｉＮ膜３８が順に積層された構成とされている。Ｔｉ膜３５は、層間絶縁膜３０の表面、ビアホール３０ａの側面および底面に沿って形成されている。
【００２３】
Ａｌ合金膜３６は、Ｔｉ膜３５の表面上に形成されており、Ｔｉ膜３５を下地とした状態で、ビアホール３０ａの内部に埋め込まれている。Ａｌ合金膜３６は、ＡｌＣｕ、ＡｌＳｉＣｕ等のＡｌ合金で構成される。Ａｌ合金膜３６は、Ａｌ合金膜２４と同様に２ステップに分けて成膜され、１ステップ目で成膜される図示しない下側Ａｌ合金膜、２ステップ目で成膜される図示しない上側Ａｌ合金膜は、それぞれ本発明の第１金属配線膜、第２金属配線膜に相当する。ＴｉＮ膜３８は、反射防止膜として用いられる。
【００２４】
２ｎｄＡｌ合金配線３の表面上および２ｎｄＡｌ合金配線３が配置されていない層間絶縁膜３０の表面上には、パッシベーション膜４０が形成されている。なお、２ｎｄＡｌ合金配線３と層間絶縁膜３０の上に、層間絶縁膜３０、２ｎｄＡｌ合金配線３と同様に層間絶縁膜、３ｒｄＡｌ合金配線が形成され、半導体装置が３層のＡｌ合金配線を備えていてもよい。
【００２５】
つぎに、上記した構造の半導体装置の製造方法について、図１〜図５を用いて説明する。なお、図４は、図１中の破線で囲まれた領域に対応している。本実施形態における半導体装置の製造方法では、ステップ４１からステップ５２までの各ステップが順に行われる。
【００２６】
図２に示すように、ステップ４１では、デバイス形成を行う。具体的には、半導体基板１に、Ｐ型ウェル層１１、ゲート絶縁膜１３、ゲート電極１４、ソース領域１５、ドレイン領域１６を有するＮＭＯＳトランジスタと、フィールド絶縁膜１２上のキャパシタ電極１７とを形成する。
【００２７】
ステップ４２では、ＮＭＯＳトランジスタが形成された半導体基板１の上に、絶縁膜２１を形成する。ステップ４３では、ホトリソグラフィおよびドライエッチングにより、絶縁膜２１のうち、ソース領域１５、ドレイン領域１６の上方に位置する部位に、コンタクトホール２１ａを形成する。このとき、コンタクトホール２１ａのアスペクト比を１．５以上とする。
【００２８】
ステップ４４では、デガス処理と逆スパッタリング処理の後、絶縁膜２１の表面、コンタクトホール２１ａの側面および底面に沿って、ＬＴＳ（ロングスロースパッタリング）により、Ｔｉ膜２２、ＴｉＮ膜２３を順に成膜する。
【００２９】
具体的には、３５０℃で６０秒間デガス処理を行った後、半導体基板１に高周波電圧を印加し、プラズマ中でイオン化された不活性ガスを絶縁膜２１の表面、コンタクトホール２１ａの側面および底面に高エネルギーで照射する逆スパッタリングを行う。
【００３０】
逆スパッタリングでは、通常のスパッタリングと異なり、高電圧印加でイオン化された不活性ガスを、ターゲットに衝突させるのではなく、直接、基板に衝突させる。ここでは、不活性ガスとしてＡｒガスを用いて、加熱なし、ＲＦパワー：５０Ｗ、２ｎｄＲＦパワー：４５０Ｗ、Ａｒ流量：５ｓｃｃｍで４４．５秒間逆スパッタリング処理を行う。
【００３１】
逆スパッタリング処理の後、Ｔｉ膜２２を成膜する。ここでは、成膜条件を、ＤＣパワー：１２ｋＷ、基板温度：３００℃、Ａｒ流量：１３ｓｃｃｍとする。また、Ｔｉ膜２２の成膜の後、ＴｉＮ膜２３を成膜する。ここでは、成膜条件を、ＤＣパワー：１０ｋＷ、基板温度：３００℃、Ｎ２／（Ｎ２＋Ａｒ）×１００：８０％とする。
【００３２】
ステップ４５では、絶縁膜２１の表面上およびコンタクトホール２１ａの内部に、１ｓｔＡｌ合金配線２を形成する。本実施形態では、Ａｌ合金膜２４の成膜段階を２ステップに分け、それぞれの段階においてスパッタリング法によりＡｌ合金膜を成膜する２ステップスパッタリング法を用いる。
【００３３】
図３に示すように、ステップ４５では、ステップ６１からステップ６８までの各ステップが順に行われる。ステップ６１では、３５０℃で２分間デガス処理を行う。
【００３４】
ステップ６２では、図４（ａ）に示すように、ＴｉＮ膜２３の表面に、不活性ガスとしてＡｒガスを用いて逆スパッタリングを行う。ここでは、加熱なし、ＲＦパワー：１５０Ｗ、２ｎｄＲＦパワー：２６０Ｗ、Ａｒ流量：５ｓｃｃｍで４２秒間逆スパッタリング処理を行う。これにより、ＴｉＮ膜２３の結晶構造が破壊され、ダングリングボンドが増加し、表面エネルギーが増加して、下側Ａｌ合金膜２４ａに対するＴｉＮ膜２３の濡れ性が向上する。
【００３５】
なお、パワーの値は、直径が１２インチである円形状のターゲットを用いた場合の設定値であり、パワーが１ｋＷのとき、ターゲットパワー密度は１３．７ｋＷ／ｍ２となる。後述する各ステップにおいても同様である。
【００３６】
ステップ６３では、Ａｌ合金、例えばＡｌＣｕの１ｓｔステップスパッタリングを行い、ＴｉＮ膜２３の表面上に下側Ａｌ合金膜２４ａを成膜する。下側Ａｌ合金膜２４ａは後述するステップ６６において上側Ａｌ合金膜２４ｂを埋め込む際の下地とされるため、ステップ６３では、下側Ａｌ合金膜２４ａを緻密に形成する必要がある。そのため、ステップ６３では、成膜温度を低温、例えば８０℃以上１５０℃以下の温度としたスパッタリングにより下側Ａｌ合金膜２４ａを成膜する。ここでは、成膜条件を、膜厚：１５０〜３００ｎｍ、温度：１５０℃、ＤＣパワー：７〜８ｋＷ、Ａｒ圧：０．９３Ｐａ（７ｍｔｏｒｒ）とする。
【００３７】
ステップ６４では、３５０〜４５０℃で１〜３分間リフロー処理を行う。ステップ６３で成膜された下側Ａｌ合金膜２４ａは、図４（ｂ）に示すように、厚みが一定でなく、コンタクトホール２１ａの内部よりも開口部において厚みが大きい。これに対し、リフロー処理を行うことで、下側Ａｌ合金膜２４ａが加熱により溶解し、流動して、場所による厚みの差が小さくなり、図４（ｃ）に示すように、絶縁膜２１上において、下側Ａｌ合金膜２４ａの厚みが均一化される。
【００３８】
ステップ６５では、図４（ｃ）に示すように、下側Ａｌ合金膜２４ａの表面に、不活性ガスとしてＡｒガスを用いて逆スパッタリングを行う。ここでは、加熱なし、ＲＦパワー：１５０Ｗ、２ｎｄＲＦパワー：２６０Ｗ、Ａｒ流量：５ｓｃｃｍで４２秒間逆スパッタリング処理を行う。これにより、下側Ａｌ合金膜２４ａの結晶構造が破壊され、ダングリングボンドが増加し、表面エネルギーが増加して、上側Ａｌ合金膜２４ｂに対する下側Ａｌ合金膜２４ａの濡れ性が向上する。
【００３９】
ステップ６６では、Ａｌ合金、例えば、ＡｌＣｕの２ｎｄステップスパッタリングを行い、下側Ａｌ合金膜２４ａの表面上に上側Ａｌ合金膜２４ｂを成膜する。ステップ６６では、上側Ａｌ合金膜２４ｂがコンタクトホール２１ａの内部に流れ込みやすくなるように、成膜温度をステップ６３よりも高温、例えば３５０℃以上５００℃以下の温度としたスパッタリングにより上側Ａｌ合金膜２４ｂを成膜する。ここでは、成膜条件を、膜厚：２００〜３５０ｎｍ、温度：３５０℃〜４８０℃、ＤＣパワー：１〜３ｋＷ、Ａｒ圧：０．９３Ｐａ（７ｍｔｏｒｒ）とする。
【００４０】
このようにして、図４（ｄ）に示すように、下側Ａｌ合金膜２４ａの表面上に上側Ａｌ合金膜２４ｂを成膜することで、Ｔｉ膜２２およびＴｉＮ膜２３を下地とした状態で、コンタクトホール２１ａの内部に埋め込まれたＡｌ合金膜２４を形成する。
【００４１】
ステップ６７では、上側Ａｌ合金膜２４ｂの上に、Ｔｉ膜２５を成膜する。このとき、成膜条件を、膜厚：５ｎｍ、温度：２７０℃、ＤＣパワー：１〜３ｋＷ、Ａｒ圧：０．９３Ｐａ（７ｍｔｏｒｒ）とする。
【００４２】
ステップ６８では、Ｔｉ膜２５の表面上に、ＴｉＮ膜２６を成膜する。このとき、成膜条件を、膜厚：３０ｎｍ、温度：２７０℃、ＤＣパワー：３〜７ｋＷ、Ａｒ／Ｎ２ガス比を１：１とする。
【００４３】
このようにして、ステップ４５では、コンタクトホール２１ａの内部から絶縁膜２１の表面上に至って、１ｓｔＡｌ合金配線２が形成される。なお、本実施形態では、ステップ６２からステップ６８までの各ステップが、同一のスパッタリング装置により高真空下で連続して行われる。
【００４４】
続いて、図２に示すように、ステップ４６では、ホトリソグラフィおよびエッチングにより、１ｓｔＡｌ合金配線２を所望のパターンとする。
【００４５】
ステップ４７では、１ｓｔＡｌ合金配線２の表面上および１ｓｔＡｌ合金配線２が配置されていない絶縁膜２１の表面上に、層間絶縁膜３０を形成する。ステップ４８では、ホトリソグラフィおよびエッチングにより、層間絶縁膜３０のうち、１ｓｔＡｌ合金配線２の上側に位置する部位の一部にビアホール３０ａを形成する。
【００４６】
ステップ４９では、ステップ４５と同様に、２ステップスパッタリング法により、Ａｌ合金膜３６を成膜する。図５に示すように、ステップ４９では、ステップ７１からステップ７９までの各ステップが順に行われる。
【００４７】
ステップ７１では、３５０℃で２分間デガス処理を行う。ステップ７２では、層間絶縁膜３０の表面、ビアホール３０ａの側面および底面に沿って、Ｔｉ膜３５を成膜する。このとき、成膜条件を、膜厚：７０ｎｍ、温度：２７０℃、ＤＣパワー：１〜３ｋＷ、Ａｒ圧：０．９３Ｐａ（７ｍｔｏｒｒ）とする。
【００４８】
ステップ７３では、逆スパッタリングにより、Ｔｉ膜３５の結晶構造を破壊し、ダングリングボンドを増加させて、Ａｌ合金膜３６のうちの下側Ａｌ合金膜に対するＴｉ膜３５の濡れ性を向上させる。ここでは、不活性ガスとしてＡｒガスを用い、加熱なし、ＲＦパワー：１５０Ｗ、２ｎｄＲＦパワー：２６０Ｗ、Ａｒ流量：５ｓｃｃｍで４２秒間逆スパッタリング処理を行う。
【００４９】
ステップ７４では、Ｔｉ膜３５の表面上に、下側Ａｌ合金膜を成膜する。このとき、成膜条件を、膜厚：１５０〜３００ｎｍ、温度：１５０℃、ＤＣパワー：７〜８ｋＷ、Ａｒ圧：０．９３Ｐａ（７ｍｔｏｒｒ）とする。
【００５０】
ステップ７５では、３５０〜４５０℃で１〜３分間リフロー処理を行う。加熱により下側Ａｌ合金膜が溶解し、流動して、場所による厚みの差が小さくなり、層間絶縁膜３０上において、下側Ａｌ合金膜の厚みが均一化される。
【００５１】
ステップ７６では、逆スパッタリングにより、下側Ａｌ合金膜の結晶構造を破壊し、ダングリングボンドを増加させて、上側Ａｌ合金膜に対する下側Ａｌ合金膜の濡れ性を向上させる。ここでは、不活性ガスとしてＡｒガスを用い、加熱なし、ＲＦパワー：１５０Ｗ、２ｎｄＲＦパワー：２６０Ｗ、Ａｒ流量：５ｓｃｃｍで４２秒間逆スパッタリング処理を行う。
【００５２】
ステップ７７では、上側Ａｌ合金膜の成膜を行う。このとき、成膜条件を、膜厚：３００〜５００ｎｍ、温度：３５０℃〜４８０℃、ＤＣパワー：１〜３ｋＷ、Ａｒ圧：０．９３Ｐａ（７ｍｔｏｒｒ）とする。
【００５３】
このようにして、下側Ａｌ合金膜の表面上に上側Ａｌ合金膜を成膜することで、Ｔｉ膜３５を下地とした状態で、ビアホール３０ａの内部に埋め込まれたＡｌ合金膜３６を形成する。
【００５４】
ステップ７８では、Ａｌ合金膜３６の表面上に、Ｔｉ膜３７を成膜する。このとき、成膜条件を、膜厚：５ｎｍ、温度：２７０℃、ＤＣパワー：１〜３ｋＷ、Ａｒ圧：０．９３Ｐａ（７ｍｔｏｒｒ）とする。
【００５５】
ステップ７９では、Ｔｉ膜３７の表面上に、ＴｉＮ膜３８を成膜する。このとき、成膜条件を、膜厚：３０ｎｍ、温度：２７０℃、ＤＣパワー：３〜７ｋＷ、Ａｒ／Ｎ２ガス比を１：１とする。
【００５６】
このようにして、２ｎｄＡｌ合金配線３が成膜される。続いて、図２に示すように、ステップ５０では、ホトリソグラフィおよびエッチングにより、２ｎｄＡｌ合金配線３を所望のパターンとする。
【００５７】
ステップ５１では、２ｎｄＡｌ合金配線３および２ｎｄＡｌ合金配線３が配置されていない層間絶縁膜３０の上に、パッシベーション膜４０を形成する。ステップ５２では、パッシベーション膜４０に対して、４５０℃で３０分間アニール処理を行う。
【００５８】
以上のようにして、図１に示す構造の半導体装置を製造することができる。なお、２ｎｄＡｌ合金配線３の上に、さらに別のＡｌ合金配線を形成する場合、ステップ５０の次に、ステップ４７からステップ５０までと同様の処理を行えばよい。
【００５９】
最後に、本実施形態の効果について説明する。本実施形態では、ステップ６５における逆スパッタリングにより、下側Ａｌ合金膜２４ａの結晶構造を破壊し、ダングリングボンドを増加させて、上側Ａｌ合金膜２４ｂに対する下側Ａｌ合金膜２４ａの濡れ性を向上させている。そのため、コンタクトホール２１ａへの上側Ａｌ合金膜２４ｂの埋め込み性を改善させ、コンタクトホール２１ａへのＡｌ合金膜２４の埋め込み性を改善させることができる。
【００６０】
また、ステップ６３における低温スパッタリングは、ＴｉＮ膜２３の表面に下側Ａｌ合金膜２４ａを形成し、上側Ａｌ合金膜２４ｂを埋め込む際の下地とするために行うものである。そのため、コンタクトホール２１ａへのＡｌ合金膜２４の埋め込み性を改善させるためには、下側Ａｌ合金膜２４ａをＴｉＮ膜２３の表面に隙間なく形成することが重要である。
【００６１】
これについて、本実施形態では、ステップ６２における逆スパッタリングにより、ＴｉＮ膜２３の結晶構造を破壊し、ダングリングボンドを増加させて、下側Ａｌ合金膜２４ａに対するＴｉＮ膜２３の濡れ性を向上させている。これにより、ＴｉＮ膜２３の表面に下側Ａｌ合金膜２４ａを形成する際に、隙間を少なくすることができ、コンタクトホール２１ａへのＡｌ合金膜２４の埋め込み性をさらに改善させることができる。
【００６２】
また、逆スパッタリングの後にリフロー処理を行う場合、逆スパッタリングにより増加したダングリングボンドがリフロー処理により減少するが、本実施形態では、リフロー処理の後に逆スパッタリングを行うことにより、これを回避している。
【００６３】
ビアホール３０ａへのＡｌ合金膜３６の埋め込みについても、コンタクトホール２１ａへのＡｌ合金膜２４の埋め込みと同様に、ステップ７６により埋め込み性を改善させ、ステップ７３により、埋め込み性をさらに改善させることができる。
【００６４】
このように、本実施形態では、Ａｌ合金膜２４のコンタクトホール２１ａへの埋め込み性、および、Ａｌ合金膜３６のビアホール３０ａへの埋め込み性を改善させることができる。したがって、本実施形態で説明した半導体装置の製造方法によれば、例えば１．５以上の高アスペクト比を有する微細ホールへの金属配線膜の埋め込みの安定性を向上させることができる。また、下側Ａｌ合金膜の濡れ性の向上により上側Ａｌ合金膜がホールの内部に流れ込みやすくなるため、ホールの内部に隙間ができることを抑制し、ホールの上部におけるＡｌ合金膜２４およびＡｌ合金膜３６の表面を平坦な形に近づけることができる。また、埋め込みの安定性の向上により、ＥＭ（エレクトロマイグレーション）寿命を向上させ、信頼性を向上させることができる。
【００６５】
また、本実施形態では、下側Ａｌ合金膜２４ａの濡れ性を向上させる手段として逆スパッタリングを用いているため、ステップ６２からステップ６８までの各ステップを、同一のスパッタリング装置により高真空下で連続して行うことが可能である。これにより、下側Ａｌ合金膜２４ａ、上側Ａｌ合金膜２４ｂの酸化を防ぐことができる。
【００６６】
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００６７】
例えば、上記第１実施形態では、Ｔｉ膜２２およびＴｉＮ膜２３を下地とした状態でＡｌ合金膜２４を形成したが、下地をＴｉＮ膜のみとすることもできる。また、下地をＴｉ膜２２およびＴｉＮ膜２３の２層だけでなく、３以上の多層とすることもできる。また、上記第１実施形態では、Ｔｉ膜３５を下地とした状態でＡｌ合金膜３６を形成したが、ＴｉＮ膜を下地とすることもできる。
【００６８】
また、上記第１実施形態では、半導体基板１に、半導体素子として、ＮＭＯＳトランジスタが形成されているが、ＰＭＯＳトランジスタ、バイポーラトランジスタ等の他の半導体素子が形成されている半導体装置に対しても、本発明を適用することができる。
【００６９】
また、上記第１実施形態では、コンタクトホール２１ａ、ビアホール３０ａのアスペクト比が１．５以上とされているが、これらのアスペクト比が１．４以下とされている場合においても、本発明を適用することができる。
【符号の説明】
【００７０】
１      半導体基板
２１    絶縁膜
２１ａ  コンタクトホール
２４ａ  下側Ａｌ合金膜
２４ｂ  上側Ａｌ合金膜
３０    層間絶縁膜
３０ａ  ビアホール
【図１】
2016162831.tif 000003
【図２】
2016162831.tif 000004
【図３】
2016162831.tif 000005
【図４】
2016162831.tif 000006
【図５】
2016162831.tif 000007