(57)【要約】【課題】  本発明の目的は、センサからの有効画素領域以外の読出しを抑制しつつ、列オフセットの補正を実施することにある。【解決手段】  それぞれが光電変換部を有する複数の画素が２次元に配列された有効領域と、前記有効領域の列方向に設けられた、光電変換部を有しない基準領域と、を備える撮像素子と、所定の条件に応じて、前記基準領域の画素信号を読出す第１の読出し手段と、前記有効領域の画素信号を読み出す第２の読出し手段と、前記第１の読出し手段により読み出された前記基準領域の画素信号から列オフセット値を導出する導出手段と、前記列オフセット値を記憶する第１の記憶手段と、前記第２の読出し手段により読み出された前記有効領域の画素信号と前記列オフセット値との差を演算する差分演算手段と、を有することを特徴とする。【選択図】  図１
2016220008.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが光電変換部を有する複数の画素が２次元に配列された有効領域と、前記有効領域の列方向に設けられた、光電変換部を有しない基準領域と、を備える撮像素子と、
所定の条件に応じて、前記基準領域の画素信号を読出す第１の読出し手段と、
前記有効領域の画素信号を読み出す第２の読出し手段と、
前記第１の読出し手段により読み出された前記基準領域の画素信号から列オフセット値を導出する導出手段と、
前記列オフセット値を記憶する第１の記憶手段と、
前記第２の読出し手段により読み出された前記有効領域の画素信号と前記列オフセット値との差を演算する差分演算手段と、
を有することを特徴とする撮像装置。
【請求項２】
外部から制御指令を入力する第１の入力手段を備え、
前記第１の読出し手段は、前記第１の入力手段からの前記列オフセット値の取得指令の入力に応じて、前記基準領域の画素信号を読み出す、
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記有効領域は、列方向の端側に、前記光電変換部が遮光された遮光画素領域を備え、
前記第２の読出し手段により読み出された前記遮光画素領域の画素信号から列方向のベースノイズを検出するノイズ検出手段と、
前記第１の読出し手段が前記基準領域の画素信号を読み出した後に前記第２の読出し手段が前記有効領域の画素信号を読出した際に、前記ノイズ検出手段によって検出された前記ベースノイズを記憶する第２の記憶手段と、
を備え、
前記第１の読出し手段は、前記ノイズ検出手段により検出された前記ベースノイズと前記第２の記憶手段に記憶されている前記ベースノイズとの比較の結果に応じて、前記基準領域の画素信号を読み出す、
ことを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記ノイズ検出手段により検出された前記ベースノイズと前記第２の記憶手段に記憶されている前記ベースノイズとを比較し、判定値に基づいて、前記第１の読出し手段に前記基準領域の画素信号を読み出させるか否かを判定するノイズ判定手段を有することを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記判定値を外部より入力する第２の入力手段を備え、
前記ノイズ判定手段は、前記第２の入力手段から入力された前記判定値に基づいて、前記第１の読出し手段に前記基準領域の画素信号を読み出させるか否かを判定する、
ことを特徴とする請求項４に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳセンサを備える撮像装置に関するものである。
【背景技術】
【０００２】
工場の製造ラインにおいて検査者が行う目視検査の代わりに、画像入力用の撮像装置が用いられてきている。これらの撮像装置は、マシンビジョンカメラとも呼ばれ、各種部品や製品をコンピュータやデジタル入出力機器とともに検査するために用いられている。近年では、検査精度を向上させるために、１０００万以上の画素を有する撮像装置が使用されるようになってきた。この分野のカメラは検査精度とともに検査時間の短縮のために撮影時間の短縮化も求められている。
【０００３】
ところで、撮像素子の出力には、その構造に起因する縦縞状のノイズとなる列オフセット成分のノイズが存在する。以下、列オフセットと呼ぶ。たとえば、ＣＣＤセンサにおいては垂直転送レジスタの欠陥による縦縞ノイズなどが周知である。また、ＣＭＯＳセンサに代表されるＸ−Ｙアドレス型センサは、一般に、行列状に配置された光電変換素子から、選択された各行ごとの信号を、行ごとに共通で列ごとに異なる垂直出力線を介して読み出す構造となっている。そのために、列ごとに異なる素子特性のばらつきによって列オフセットが発生しやすい。
【０００４】
上記ノイズ対策に関連した技術として、特許文献１には、撮像信号に重畳した列オフセットを検出してキャンセルするために、１水平期間分の画像データを記憶する記憶部を備え、固体撮像素子の垂直方向の光学的黒画素を水平期間積分して記憶する。そして有効画素データから１水平期間の記憶画像データを減算することで重畳された列オフセットを除去することが記載されている。また、特許文献２では更に、遮光画素部における同じ列上で加重平均による巡回演算を複数のフレームにわたって行なうことで算出される列オフセット成分を有効画素部の出力信号から減じていくことで有効画素部に重畳する列オフセットを補正することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０７−０６７０３８号公報
【特許文献２】特開２０１２−２３１３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の特許文献に開示された従来技術は、列オフセットの補正技術について詳しく述べられている。しかしながら特許文献１および特許文献２では、撮影処理の前段処理として列オフセット補正をしているのみで、列オフセット補正用に有効画素領域外の専用画素を撮影のたびに読みだす構造をとっている。このため、専用画素読み出し時間が必ず撮影時間に重畳されてしまうため、撮影時間が長くしてしまう課題があった。
【０００７】
そこで、本発明の目的は、主にＦＡ用の検査カメラとしてユーザ（工程設計者）から要求されている、検査時間の短縮化を目的とする。つまり、センサからの有効画素領域以外の読出しを抑制しつつ、ＦＡ検査カメラが各々のユーザが個別に求める精度で列オフセットの補正を実施することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、それぞれが光電変換部を有する複数の画素が２次元に配列された有効領域と、前記有効領域の列方向に設けられた、光電変換部を有しない基準領域と、を備える撮像素子と、所定の条件に応じて、前記基準領域の画素信号を読出す第１の読出し手段と、前記有効領域の画素信号を読み出す第２の読出し手段と、前記第１の読出し手段により読み出された前記基準領域の画素信号から列オフセット値を導出する導出手段と、前記列オフセット値を記憶する第１の記憶手段と、前記第２の読出し手段により読み出された前記有効領域の画素信号と前記列オフセット値との差を演算する差分演算手段と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば列オフセット値取得処理と撮影処理を外部の指令により個別に実施するような構造をとることにより、検査工程に適したタイミングで列オフセット補正値を取得することが可能となり、要求を満たすノイズレベルで最短の検査時間を実現する撮像装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のブロック構成図
【図２】ＣＭＯＳセンサ素子配列構造図
【図３】ＣＭＯＳセンサ回路構成図
【図４】ＣＭＯＳセンサ駆動タイミング図
【図５】実施例１の制御マイコン動作フロー
【図６】実施例１の列オフセット低減過程の画素信号例
【図７】実施例２のブロック構成図
【図８】実施例２の制御マイコン動作フロー
【図９】実施例２の列オフセット低減過程の画素信号例
【図１０】実施例３のブロック構成図
【発明を実施するための形態】
【００１１】
［実施例１］
以下に、本発明を実施するための形態について詳細に説明する。なお、以下に説明する実施の形態は本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する実施形態の一部を適宜組み合わせて構成してもよい。
【００１２】
図１はＦＡ検査カメラのブロック構成図である。図１において、レンズ１０１は、被写体の光学像を撮像素子であるＣＭＯＳセンサ１０２の撮像面に形成させるためのレンズである。
【００１３】
ＣＭＯＳセンサ１０２は、被写体の光学像を電気信号に変換するＣＭＯＳイメージセンサ（以下、ＣＭＯＳセンサと記載する）である。
【００１４】
図２はＣＭＯＳセンサ１０２の素子配列の構成例を示す図である。ＣＭＯＳセンサ１０２は、複数の画素が行方向（水平方向）および列方向（垂直方向）に２次元に配列されて構成される。ＣＭＯＳセンサ１０２は、各画素が光電変換素子であるフォトダイオードを備える有効画素領域（有効領域）と、列（垂直）方向の一方の端の数ラインに配置され、各画素が光電変換素子であるフォトダイオードを備えないＮＵＬＬ画素（以下、ＮＵＬＬ）領域（基準領域）を有する。また、有効画素領域は、水平方向および垂直方向それぞれの一方の端側に構成されたアルミ薄膜等の遮光膜によりフォトダイオードに光が入射しないように構成された遮光画素領域（オプティカルブラック（ＯＢ）領域）と、それ以外の受光可能な状態となっている受光領域とから構成される。遮光画素領域は、垂直方向のＮＵＬＬ領域に隣接する数ラインから数十ラインに構成された垂直オプティカルブラック（以下、ＶＯＢ）領域と、水平方向の一方の端部の数列から数１０列に構成された水平オプティカルブラック（以下、ＨＯＢ）領域とから構成される。
【００１５】
Ａ／Ｄ変換器１０３はＣＭＯＳセンサ１０２から出力されるアナログ信号をデジタル画像信号に変換する。
【００１６】
出力先切替回路１０４は、Ａ／Ｄ変換器１０３から受けた画素データについてＮＵＬＬ領域とＮＵＬＬ領域以外の領域に分離し、それぞれの出力先に出力する。
【００１７】
列オフセット検出回路（導出手段）１０５は、出力先切替回路から出力されたＮＵＬＬ領域から画像信号に含まれる列オフセット成分を抽出（導出）する。列オフセット値記憶回路１０６は列オフセット検出回路１０５にて検出された列オフセットを１ライン分記憶する。
【００１８】
ＯＢクランプ回路１０７は、Ａ／Ｄ変換器１０３のＯＢ領域の出力値を所定の値に固定し、固定された値を有効画素領域の受光領域の画素データから減算を行う。
【００１９】
列オフセット低減回路（差分演算手段）１０８は、列オフセット値記憶回路１０６にて記憶されている列オフセットをＯＢクランプ回路１０７の出力撮像信号から減算する。
【００２０】
画像信号処理回路１０９は、列オフセット低減回路１０８の出力画像信号を外部出力データのフォーマットに変換し、外部へ画像データを出力する。
【００２１】
制御情報通信回路１１０は外部から入力される、撮影指令、ＮＵＬＬ領域読出しタイミング指令等の制御指令を受信し、かつ、カメラの状態などの情報を外部に出力する。
【００２２】
制御マイコン１１１は制御情報通信回路１１０からの指示によりカメラ制御を行うとともに、カメラの状態を把握する。
【００２３】
列オフセット値取得駆動タイミング発生回路１１２はＣＭＯＳセンサ１０２のＮＵＬＬ領域の画素データを読み出すためのタイミングを生成する。
【００２４】
撮影駆動タイミング発生回路１１３は撮影時に必要なデータであるＣＭＯＳセンサ１０２の有効画素領域から画素データを読み出すためのタイミングを生成する。
【００２５】
駆動タイミング選択回路１１４は制御マイコン１１１の指示により列オフセット値取得駆動タイミング発生回路１１２または撮影駆動タイミング発生回路１１３のいずれかのタイミング信号を選択し、カメラ各部へ制御タイミングを与える。
【００２６】
次に、図３を参照して、ＣＭＯＳセンサ１０２の回路構成について説明する。
【００２７】
図３において、垂直走査回路３００は画素配列から特定の読み出し行を選択する。リセットトランジスタ（以下、リセットＴｒ）３０１ａ〜３０１ｃはフォトダイオードに蓄積された光信号電荷をリセットする。転送トランジスタ（以下、転送Ｔｒ）３０２ａ〜３０２ｃはフォトダイオードに蓄積された光信号電荷を後述するフローティングディフュージョンに転送する。
【００２８】
フォトダイオード（以下、ＰＤ）３０３ａ〜３０３ｃは光電変換素子からなる。フローティングディフュージョン（以下、ＦＤ）３０４ａ〜３０４ｃは光信号電荷をＦＤ電位に転換する。選択トランジスタ（以下、選択Ｔｒ）３０５ａ〜３０５ｃは特定行を選択して画素ソースフォロアを作動させてＦＤ電位を垂直出力線２０４ａ〜２０４ｃに読み出す。
【００２９】
画素ソースフォロア（以下、画素ＳＦ）３０６ａ〜３０６ｃはＦＤ電位を垂直出力線に読み出すバッファアンプである。
【００３０】
基準電圧Ｖｒｅｆ３０７は列アンプ２０５ａ〜２０５ｃでの信号増幅用の基準として用いられる。
【００３１】
３０８は読み出し回路の有効画素の１画素信号の構成単位である。なお、ＨＯＢ画素領域およびＶＯＢ画素領域に配置されたＯＢ画素は、遮光部の下に有効画素の構成単位と同一の構成を有している。また、ＮＵＬＬ画素は、有効画素の構成単位から光電変換部であるＰＤ３０３ａ〜３０３ｃを除いた構成となっている。
【００３２】
サンプルホールド回路（以下、Ｓ／Ｈ（Ｎ））３０９ａ〜３０９ｃはＮ信号を記憶する。サンプルホールド回路（以下、Ｓ／Ｈ（Ｓ））３１０ａ〜３１０ｃはＳ信号を記憶する。
【００３３】
また、ｍ行目の行選択線（以下、ＰＳＥＬ＿ｍ）３１１、ｍ行目のリセット信号線（以下、ＰＲＥＳ＿ｍ）３１２、ｍ行目の信号転送線（以下、ＰＴＸ＿ｍ）３１３は、ＣＭＯＳセンサ１０２を制御する信号線である。また、信号線（以下、ＰＴＮ）３１４は、Ｓ／Ｈ（Ｎ）３０９への読み出し期間を決定し、信号線（以下、ＰＴＳ）３１５、Ｓ／Ｈ（Ｓ）３１０への読み出し期間を決定する信号線である。
【００３４】
３２０は水平出力線であり、選択トランジスタ（以下、選択Ｔｒ）３１６ａ〜３１６ｃは、各列のＳ／Ｈ（Ｎ）３０９の出力を水平出力線３２０に選択して読み出す。同様に、３２１は水平出力線であり、選択トランジスタ（以下、選択Ｔｒ）３１７ａ〜３１７ｃは、各列のＳ／Ｈ（Ｓ）３１０の出力を水平出力線３２１に選択して読み出す。
【００３５】
水平走査回路３１９は各列のＳ／Ｈ（Ｎ）３０９の出力およびＳ／Ｈ（Ｓ）３１０の出力から特定の読み出し列を選択する。３１８ａ〜３１８ｃは水平走査回路３１９から出力されるｎ〜ｎ＋２列目の選択信号Ｈｎ〜Ｈｎ＋２である。
【００３６】
差動回路３２３は水平出力線３２０、３２１からの信号を受けてＣＭＯＳセンサ１０２の出力ＶＯＵＴとして差動出力を行う。
【００３７】
図４は駆動タイミング選択回路１１４を介して垂直走査回路３００に与えられる、列オフセット値取得駆動タイミング発生回路１１２または撮影駆動タイミング発生回路１１３からのタイミング例を示す。列オフセット値取得駆動タイミング発生回路１１２はＮＵＬＬ領域の行を、撮影駆動タイミング発生回路１１３ではＮＵＬＬ領域以外の行をそれぞれ読み出すように垂直走査回路３００を駆動する。図３および図４を参照して、読み出し時における図３の信号線の動作タイミングについて説明する。
【００３８】
撮影動作が開始されると、ＰＤ３０３ａ〜３０３ｃにて光信号電荷が発生し蓄積を開始する。垂直走査回路３００により各行の走査が順次行われていき、ｍ行目の走査に至るとＰＲＥＳ＿ｍ３１２がハイレベルになり、ＦＤ３０４ａ〜３０４ｃの信号がリセットされる。
【００３９】
次にＰＳＥＬ＿ｍ３１１がハイレベルになり、リセットノイズを含むリセットレベルが画素ＳＦ３０６ａ〜３０６ｃを通じて垂直出力線２０４ａ〜２０４ｃへ読み出される。そして、垂直出力線２０４ａ〜２０４ｃに読み出されたリセットレベルと基準電圧Ｖｒｅｆ３０７との差分が列アンプ２０５ａ〜２０５ｃにて増幅されて出力される。
【００４０】
そして、この出力されたＮ信号を、ＰＴＮ＿ｍ３１３がハイレベルの期間（以下、Ｎ読み期間）でＳ／Ｈ（Ｎ）３０９に記憶される。その後、ＰＴＸ＿ｍ３１３をハイレベルにして、ＰＤ３０３ａ〜３０３ｃにて発生した電荷を、ＦＤ３０４ａ〜３０４ｃに読み出す。Ｎ信号と同様にして、画素ＳＦ３０６ａ〜３０６ｃ、垂直出力線２０４ａ〜２０４ｃ、列アンプ２０５ａ〜２０５ｃを通過した後に出力されるＳ信号は、ＰＴＳ＿ｍがハイレベルの期間（以下、Ｓ読み期間）にＳ／Ｈ（Ｓ）３１０に記憶される。
【００４１】
このようにして読み出されＳ／Ｈ（Ｎ）３０９に記憶された各列のｍ行目のＮ信号は、水平走査回路３１９の出力信号３１８ａ〜３１８ｃにより制御される選択Ｔｒ３１６ａ〜３１６ｃを介して、水平出力線３２０、３２１に列ごとに順次読み出される。
【００４２】
同様に、読み出されＳ／Ｈ（Ｓ）３１０に記憶された各列のｍ行目のＮ信号は、水平走査回路３１９の出力信号３１８ａ〜３１８ｃにより制御される選択Ｔｒ３１６ａ〜３１６ｃを介して、水平出力線３２１に列ごとに順次読み出される。
【００４３】
列ごとに並列に読み出されたｍ行目のＮ信号とＳ信号とは、差動信号としてそれぞれ差動回路３２３に入力されて、その差動出力がＣＭＯＳセンサ１０２のセンサ出力ＶＯＵＴとなる。差動出力をとることで同相成分のノイズである、素子に起因するリセットノイズや１／ｆノイズが除去されて、撮像信号には列オフセットに加えて画素欠陥ノイズとランダムノイズとが重畳する様態でＡ／Ｄ変換器１０３へと出力されることになる。
【００４４】
次に、図５に制御マイコン１１１の一連の動作フローについて示す。同図によりカメラ動作について説明する。
【００４５】
カメラに電源が投入された後処理ステップＳ５００で起動し、処理を開始する。初期化動作として処理ステップＳ５０１で列オフセット値を取得するためにＮＵＬＬ読出し動作を行うように、列オフセット値取得駆動タイミング発生回路１１２、駆動タイミング選択回路１１４へ指示を出す。
【００４６】
指示を受けた列オフセット値取得駆動タイミング発生回路１１２では駆動タイミング選択回路１１４を介しＣＭＯＳセンサ１０２のＮＵＬＬ領域の画素行を読み出すように前述した図４の各タイミングを垂直走査回路３００、水平走査回路３１９に発生するように駆動信号を出力する。
【００４７】
ＮＵＬＬ画素はＰＤ３０３を構成せず、黒レベルの電位を信号としている。このため、ＮＵＬＬ画素を読み出すことで、ＰＤ３０３に起因するノイズの無い、垂直出力線２０４、列アンプ２０５に依存した状態の出力が得られる。この出力をＡ／Ｄ変換器１０３、出力先切替回路１０４を介して列オフセット検出回路１０５が受け取る。図６に列オフセット除去処理の画素信号の行方向のデータ例を示す。図６（１）のようなＮＵＬＬ領域画素信号を複数行受け取った列オフセット検出回路１０５は、ＮＵＬＬ領域における同じ列上の画素信号間での平均値演算や、加重平均による巡回演算などを行うことにより、列ごとの列オフセット値を算出する。算出された列オフセット値は、列オフセット値記憶回路１０６に水平画素毎に、列ごとに個別に記憶される。なお、上記説明ではＮＵＬＬ領域について１回読出しを行い、列オフセット値を求めている例を説明したが、複数回ＮＵＬＬ領域を読出すことで列オフセット値算出のためのサンプルデータを増やしても構わない。これにより画素信号からランダムノイズの影響をキャンセルすることが可能となる。なお、以下説明を簡潔にするため、上記演算の結果の列オフセット値が図６（１）のＮＵＬＬ領域出力値と同一値となり、列オフセット値記憶回路１０６に記憶されたものとして説明を続ける。
【００４８】
処理ステップＳ５０１で上記の一連の列オフセット値取得処理を行った後、処理ステップＳ５０２へ処理を移し、制御情報通信回路１１０を介して外部からの指示入力である、列オフセット値取得指示または撮影指示を取り込む。そして処理ステップＳ５０３で処理ステップＳ５０２の結果が撮影の指示があったかを確認し、指示がなされていた場合は処理ステップＳ５０４へ移り撮影駆動を実施し、なされていない場合には処理ステップＳ５０５へ処理を移す。
【００４９】
処理ステップＳ５０４では撮影画像を取得するために撮影駆動タイミング発生回路１１３および、駆動タイミング選択回路１１４へ指示を出す。
【００５０】
指示を受けた撮影駆動タイミング発生回路１１３では駆動タイミング選択回路１１４を介しＣＭＯＳセンサ１０２のＮＵＬＬ領域以外の画素行を読み出すように前述した図４の各タイミングを垂直走査回路に発生するように駆動信号を出力する。
【００５１】
駆動信号により、ＣＭＯＳセンサ１０２のＶＯＢ、ＨＯＢ、有効画素の各領域の画素出力が順次読み出され、Ａ／Ｄ変換器１０３、出力先切替回路１０４を介してＯＢクランプ回路１０７が受け取る。ＯＢクランプ回路１０７ではセンサ出力の黒の基準となる画素信号をＶＯＢ、ＨＯＢの各領域から選択、抽出し、有効画素領域の受光領域の撮像信号から減算を行う。ＯＢクランプ回路１０７処理の後段の処理である列オフセット低減回路１０８は、図６（２）のような有効画素領域の行方向の画素信号を受け取る。そして列オフセット値記憶回路１０６に記憶されている図６（１）のような列ごとに算出された列オフセット成分を有効画素領域の受光領域の撮像信号から減算して除去する。その結果が図６（３）のような画素信号となり出力される。なお、図６（２）の有効画素信号は説明を簡潔にするために有効画素には一様光の白データが入射されている状態を表現しているが、実際は撮影により画素出力値は変化するものである。
【００５２】
その後、画像信号処理回路１０９では、ＰＣ等外部機器へ出力するためのフォーマットに有効画素領域の受光領域の撮像信号を変換し出力する。
【００５３】
処理ステップＳ５０４で上記の一連の撮影処理を行った後、処理ステップＳ５０５へ処理を移し、処理ステップＳ５０２の結果が外部から列オフセット値の再取得指示（取得指令）があったかを確認する。指示がなされていた場合は、処理ステップＳ５０６へ移り処理ステップＳ５０１と同一の処理であるＮＵＬＬ領域読出しを実施し、なされていない場合には処理ステップＳ５０２へ処理を移し、外部指令にもとついたカメラ制御を繰返し行なう。
【００５４】
以上、説明のように列オフセット値取得処理と撮影処理を外部の指令により個別に実施するような構造をとることにより、ユーザそれぞれの検査工程に適したタイミングで列オフセット補正値を取得することが可能となる。即ちユーザそれぞれの要求を満たすノイズレベルで最短の検査時間を実現する撮像装置を提供できる。
【００５５】
なお、上記説明に加えて、カメラが列オフセット補正値取得動作中、撮影動作中または、待機中であることを外部に通知する情報を出力することによりユーザが撮像装置の動作を把握できるようにしても構わない。即ち図５の処理ステップＳ５０１、Ｓ５０４およびＳ５０６の期間にロジックレベルが遷移する出力として制御情報通信回路１１０を介して出力するように構成すればよい。
【００５６】
更に撮影指示、列補正値取得指示が制御マイコン１１１に割り込み信号として入力される構成をとった場合に前回の外部指示に従った処理中に新しい指令が入力される可能性がある。この場合は撮像装置がビジー出力を出力しても構わないし、新しい指令入力を無視し、処理に移らない構造にしても構わないし、前回の外部指示の処理完了後に新しい指令入力に従った処理を行っても構わない。
【００５７】
また、本実施例では外部より撮影指示、列補正値取得指示が入って、別個の領域画素信号を読み出す例で説明したが、列補正値取得指示を受けた際には列補正値取得動作に続けて撮影動作に移行するような処理フローとしても問題ない。
【００５８】
［実施例２］
図７に本発明の第二の実施形態のブロック図を示す。以下実施例１と同構成、同処理の部分については同番号を付し説明を省略する。
【００５９】
本実施例の特徴は、撮影動作時にＶＯＢ領域の画素信号状態から列オフセットの状態を推定し、その結果から列オフセット取得処理つまりＮＵＬＬ領域読出し処理に移行させることにある。ＮＵＬＬ領域とＶＯＢ領域の差異は前述したようにＰＤ３０３が無い画素とＰＤ３０３が遮光されているところにあり、ＶＯＢ領域の画素信号にはＰＤ３０３に起因するノイズが重畳されている。ＶＯＢ領域とＮＵＬＬ領域の相関性は高く、ＮＵＬＬ読出しを実施せずにＶＯＢ領域の状態で列オフセット値の変化を推定し、列オフセット値取得指示をカメラ本体から発生させるところに特徴がある。
【００６０】
図７においてＶＯＢ領域状態検出回路（ノイズ検出手段）１１５は撮影された画素信号について列方向の固定パターンノイズ（以下、ＦＰＮ、ベースノイズ）をＶＯＢ状態値として算出し、後述のＶＯＢ領域状態記憶回路１１６で記憶している値と比較判定を行う。そして、判定結果を列オフセット値取得指示として制御マイコン１１１に出力する。ＶＯＢ領域状態記憶回路１１６は列オフセット値が更新された直後の撮影のＶＯＢ領域の状態を記憶し、以降、撮影処理の結果として算出されるＶＯＢ状態値との比較のための基準値として利用する。
【００６１】
本実施例について図８のフローを用いて説明する。処理ステップＳ５０３での判断が制御情報通信回路を介して撮影指示があった場合、処理ステップＳ５０４で撮影駆動実施の指示を撮影駆動タイミング発生回路１１３に出力する。撮影駆動タイミング発生回路１１３では各回路に対して撮影のための制御タイミングを出力する。その結果、ＣＭＯＳセンサ１０２から読み出された画素信号は、Ａ／Ｄ変換器１０３、出力先切替回路１０４そしてＯＢクランプ回路１０７を介し列オフセット低減回路１０８およびＶＯＢ領域状態検出回路１１５へ出力される。図９（Ａ）に電源投入直後の時刻ｔ０における、列オフセット除去処理の画素信号の行方向のデータ例を示す。列オフセット低減回路１０８では、ＯＢクランプ回路１０７から図９（Ａ−１）の様な有効画素信号が入力されてくる。この入力される有効画素領域の画素信号の列方向とタイミングを合わせ、既に電源投入後、処理ステップＳ５０１で取得されている図９（Ａ−２）のような記憶値を列オフセット値記憶回路１０６から読出し、減算処理を行う。この結果図９（Ａ−３）のように列オフセットが低減された状態の画素信号となり、この有効画素信号を後段の画像信号処理回路１０９へ出力する。
【００６２】
一方、ＶＯＢ領域状態検出回路１１５では、ＶＯＢ領域の状態変化を検出するための処理を行う。図９（Ａ−４）のように入力されるＶＯＢ領域の画素信号に対し、列方向のＦＰＮをＶＯＢ状態値として算出する。ＶＯＢ状態値は例えばＶＯＢ各行の画素信号を列ごとに平均処理を行い、列方向の定常的な画素出力バラツキを算出することで得られる。または、算出された平均値に対し標準偏差を算出しＶＯＢ状態値としても構わない。
【００６３】
ここで制御マイコン１１１の処理に話を戻す。制御マイコン１１１は処理を処理ステップＳ８０５に進め、前回のカメラ処理がＮＵＬＬ読出しの実施、即ち列オフセット値取得動作がなされたか否かを判断する。否の場合には処理を処理ステップＳ８０７に移行し、なされた場合には、処理ステップＳ８０６でＶＯＢ領域状態検出回路１１５へＶＯＢ状態値の記憶指示を出力する。この指示に応じてＶＯＢ領域状態検出回路１１５は、算出したＶＯＢ状態値をＶＯＢ領域状態記憶回路１１６へ与え、記憶させる。なお、本説明では図９（Ａ−４）の状態を算出された平均値と仮定し、記憶するものとする。
【００６４】
そしてＶＯＢ領域状態検出回路（ノイズ判定手段）１１５では更に、算出したＶＯＢ状態値とＶＯＢ領域状態記憶回路１１６に記憶されているＶＯＢ状態値を比較判定し、所定の差がある場合には制御マイコン１１１へオフセット値取得実施指示を出力する。カメラの通電状態、撮影状態が続くと、ＣＭＯＳセンサ１０２の発熱等によりノイズ状態が変化する。図９（Ｂ）は電源投入後、撮影を繰返し時間が経過した時刻ｔ１での撮影状態で、発熱等によりノイズ状態が変化した状態での行方向の画素信号例である。図９（Ｂ−１）はＶＯＢ領域状態記憶回路１１６で記憶されている図９（Ａ−４）と同じ値であるＶＯＢ状態記憶値である。列オフセット低減回路１０８では、ＯＢクランプ回路１０７から入力される図９（Ｂ−２）のような有効画素領域の画素信号の列方向を合わせたタイミングで、既に電源投入後処理ステップＳ５０１で既に取得されている図９（Ｂ−１）を列オフセット値記憶回路１０６から読出し、減算処理を行う。この結果が図９（Ｂ−３）の画素信号となる。
【００６５】
一方、ＶＯＢ領域状態検出回路１１５では、図９（Ｂ−４）のように入力されるＶＯＢの画素信号からＶＯＢ状態値を算出し、ＶＯＢ領域状態記憶回路１１６に格納している列オフセット取得直後のＶＯＢ状態値と比較を行う。比較の結果が予め定められた所定値を超えた場合、制御マイコン１１１へ列オフセット値取得指示を出力する。今回の判定は図９（Ｂ−４）、（Ｂ−１）の差異が大きいためＮＵＬＬ読出し指示を出力したものとする。
【００６６】
制御マイコン１１１では処理ステップＳ８０７でＶＯＢ領域状態検出回路１１５からのオフセット値取得実施指示を受け、処理ステップＳ５０６にてＮＵＬＬ読出しを実施する。
【００６７】
その後、処理ステップＳ５０４に処理を移し、撮影処理に入った時刻ｔ２における行方向の画素信号例を図９（Ｃ）に示す。列オフセット低減回路１０８では、ＯＢクランプ回路１０７から入力される図９（Ｃ−２）のような有効画素領域の画素信号の列方向を合わせたタイミングで、既に電源投入後処理ステップＳ５０１で既に取得されている図９（Ｃ−１）を列オフセット値記憶回路１０６から読出し、減算処理を行う。この結果が図９（Ｃ−３）の画素信号となり列オフセット処理の効果が改善される。
【００６８】
一方、制御マイコン１１１の処理ステップＳ８０５の判定では、前回のカメラ処理がＮＵＬＬ読出しの実施、即ち列オフセット値取得動作がなされたと判断する。その結果、処理ステップＳ８０６でＶＯＢ領域状態検出回路１１５へＶＯＢ状態値の記憶指示を出力する。この指示に応じてＶＯＢ領域状態検出回路１１５は、算出した図９（Ｃ−４）に示したＶＯＢ状態値を、ＶＯＢ領域状態記憶回路１１６へ与え記憶させる。
【００６９】
このような構成をとることにより、外部からのＮＵＬＬ読出し指示を不要とした状態で列オフセット値の際取得を行うことを可能とできる。
【００７０】
なお、本実施例と実施例１の併用の構成をとっても構わない。
【００７１】
［実施例３］
図１０に本発明の第三の実施形態のブロック図を示す。以下実施例２と同構成、同処理の部分については同番号を付し説明を省略する。
【００７２】
本実施例の特徴は、列オフセット取得処理に移行させる際の判定基準を外部から設定可能とすることにある。
【００７３】
即ち、制御情報通信回路１１０はＯＢ状態値を出力し、ＯＢ状態判定値を入力する構成をとる。制御マイコン１１１は制御情報通信回路１１０から与えられるＯＢ状態判定値をＶＯＢ領域状態検出回路１１５に与え、ＶＯＢ領域状態検出回路１１５から与えられるＯＢ状態値を、制御情報通信回路１１０を介して外部へ出力する。ＶＯＢ状態判定値およびＶＯＢ状態値は実施例２で説明した、ＶＯＢ各行の画素信号を列ごとに平均処理を行い、更に標準偏差を算出しＶＯＢ状態値とすれば各撮影処理で１データの出力となるので制御マイコン１１１の処理に大きく負担をかけずに実現が可能である。
【００７４】
以上説明したように、本実施例によれば、列オフセット値取得処理の実施タイミングとなるＶＯＢ状態判定値をユーザが設定可能とするための指標となるＶＯＢ状態値と、ＶＯＢ状態判定値の入力手段を具備する構成をとる。これにより、ユーザそれぞれの検査工程に適した列オフセット低減性能を維持した上での、最短の検査時間を実現する撮像装置を提供できる。また、ユーザが撮像装置の径時列オフセット変化を確認した後、ＮＵＬＬ領域読出し指示を指令するタイミングを検証する必要が無く、検査カメラの工程設計の作業時間短縮に寄与できる。
【００７５】
本実施例では必要十分な点について説明したが、外部から入力されるＶＯＢ状態判定値に制限を設けても構わない。即ち、列オフセット値を更新した直後の撮影で得られたＶＯＢ状態値よりも品質の高い値でＶＯＢ状態判定値が設定された場合、以降の撮影では撮影の前に毎回ＮＵＬＬ読出し処理を処理する構成をとってもよい。または、ＶＯＢ状態設定値が達成不能の値である事を外部に通知する構造にしても構わない。
【００７６】
また、ＶＯＢ状態判定値の初期値として、カメラメーカの推奨値を設定しておいても構わない。
【符号の説明】
【００７７】
１０２    撮像素子
１０５    列オフセット検出回路
１０６    列オフセット値記憶回路
１０８    列オフセット低減回路
１１２    列オフセット値取得駆動タイミング発生回路
１１３    撮影駆動タイミング発生回路
【図１】
2016220008.tif 000003
【図２】
2016220008.tif 000004
【図３】
2016220008.tif 000005
【図４】
2016220008.tif 000006
【図５】
2016220008.tif 000007
【図６】
2016220008.tif 000008
【図７】
2016220008.tif 000009
【図８】
2016220008.tif 000010
【図９】
2016220008.tif 000011
【図１０】
2016220008.tif 000012