(57)【要約】【課題】  効率的に製造することができ、かつ一体成形された樹脂枠体と基板との密着性が向上した半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートを提供すること。【解決手段】  本発明は、半導体素子が実装されたパッケージであって、半導体素子；基材上に該半導体素子が実装された実装面を有する、基板本体；該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように配置されている、一体成形された樹脂枠体；および該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を覆う、封止板；を備え、該基板本体が、該実装面の外縁部分に密着性処理面を有し、そして該樹脂枠体が、該密着性処理面を介して該基板本体と接合している、パッケージである。【選択図】  図２
2016076669.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が実装されたパッケージであって、
半導体素子；
実装面に該半導体素子が実装された基材を含む、基板本体；
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように配置されている、一体成形された樹脂枠体；および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を覆う、封止板；
を備え、
該基板本体が、該実装面の外縁部分に密着性処理面を有し、そして
該樹脂枠体が、該密着性処理面を介して該基板本体と接合している、パッケージ。
【請求項２】
前記密着性処理面が金属層により形成されている、請求項１に記載のパッケージ。
【請求項３】
前記基板本体における前記実装面の前記外縁部分で、前記金属層を構成する金属が前記実装面から該実装面の裏面に向かって貫通するスルーホール内に充填されており、該金属層と結合している、請求項２に記載のパッケージ。
【請求項４】
前記密着性処理面が前記基材のエッチング処理面である、請求項１に記載のパッケージ。
【請求項５】
前記樹脂枠体が、０．８Ｗ／ｍ・Ｋ以上の熱伝導率を有する樹脂により構成されている、請求項１から４のいずれかに記載のパッケージ。
【請求項６】
半導体素子が実装されたパッケージの製造方法であって、
半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程；
該基板本体の該実装面に半導体素子を実装する工程；
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程；および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程；
を包含する、方法。
【請求項７】
前記密着性処理面が、金属層により形成されているか、または前記基材のエッチング処理面である、請求項６に記載の方法。
【請求項８】
半導体素子が実装されたパッケージの製造方法であって、
半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程；
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程；
該基板本体の該実装面に半導体素子を実装する工程；および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程；
を包含する、方法。
【請求項９】
前記密着性処理面が、金属層により形成されているか、または前記基材のエッチング処理面である、請求項８に記載の方法。
【請求項１０】
半導体素子が実装されたパッケージを製造するための基板プレートであって、
半導体素子が実装可能な実装面を有する基材を含む、基板本体
から構成され、
該基板本体の該実装面の外縁部分に密着性処理面が設けられている、基板プレート。
【請求項１１】
前記密着性処理面が金属層により形成されている、請求項１０に記載の基板プレート。
【請求項１２】
前記密着性処理面が前記基材のエッチング処理面である、請求項１０に記載の基板プレート。
【請求項１３】
前記基板本体の外郭に設けられており、かつ該外郭の一部と連結する外枠をさらに備える、請求項１０から１２のいずれかに記載の基板プレート。
【請求項１４】
前記基板本体の前記外郭の一部と前記外枠とが連結する部分にノッチが設けられている、請求項１０から１３のいずれかに記載の基板プレート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートに関し、より詳細には、製造効率が向上した半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートに関する。
【背景技術】
【０００２】
イメージセンサなどの半導体素子が実装されたパッケージ（以下、半導体素子実装パッケージ）は、個体撮像装置などとして使用される。
【０００３】
半導体素子実装パッケージは、例えば、ガラスエポキシ基板、フレキシブルプリント回路基板、セラミック基板などの基板の表面に半導体素子が実装されたものであり、実装された半導体素子の周囲に空間を設けて封止されていることから、中空パッケージとも呼ばれる。このような半導体素子実装パッケージについて、従来より種々の形態のものが開発されてきた。
【０００４】
例えば、特許文献１は、セラミック積層技術を用いたセラミックパッケージによる固体撮像装置を開示している。特許文献１の固体撮像装置は、セラミックパッケージとカバーガラスを接着した接着剤の外側を、防湿性を備えたシール部材によって被覆することにより接着剤の防湿性能が低下したとしても外気の湿気をパッケージ内に侵入させることがなく、イメージセンサの性能を長期間維持することができる。
【０００５】
特許文献２は、小型化・薄型化されても充分な放熱性を備えた半導体素子収納用樹脂製中空パッケージを開示している。特許文献２の中空パッケージは、中空部の底面に装着されている半導体素子と外部との電気的導通を実現するリードおよび金属板のフレーム部材が射出成形またはトランスファー成形によりインサートされている。
【０００６】
特許文献３は、半導体素子を実装するための実装面を有する基材、および基材に配置された導線を有するプリント回路基板と、実装面を囲む樹脂製枠と、樹脂製枠で囲まれた領域の基材の表面または内部に配置された水分不透過膜とを備える、半導体実装用パッケージを開示している。特許文献３のパッケージは、パッケージ内部への水分の進入を抑制するために、セラミックパッケージに代えて製造コストの低減や小型化が容易となることが開示されている。
【０００７】
このような技術背景において、特に半導体素子を実装した基板の外縁に樹脂枠体を設けた半導体素子実装パッケージの製造にあたっては、例えば、樹脂枠体を接着剤により貼付ける工程が採用されていた。しかし、こうした工程は、パッケージ製造を一層煩雑にする。そこで、近年では、基板の外縁部分において当該樹脂枠体を一体的に成形する技術が提案されている。
【０００８】
しかし、樹脂枠体を一体的に成形しても、従来の接着剤を用いた方法と比較して、基板と樹脂枠体との密着性が劣ることが指摘されていた。近年のイメージセンサでは、高画質化の要求から信号数および電源数が大幅に増加して高密度化し、特に、ビデオカメラ等に使用される半導体素子実装パッケージでは、長時間録画に伴う長時間駆動によりイメージセンサへの負荷が大きくなり、放熱への対策が避けられない。このため、基板と枠体との密着性が不充分であれば、半導体素子実装パッケージの反りや樹脂枠体の剥離を生じ、半導体素子実装パッケージ自体の品質を保持することが困難となりかねない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１６４３６２号公報
【特許文献２】特開２００８−０３４６８０号公報
【特許文献３】特開２００９−２８９８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記問題の解決を課題とするものであり、その目的とするところは、効率的に製造することができ、かつ一体成形された樹脂枠体と基板との密着性が向上した半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートを提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、半導体素子が実装されたパッケージであって、
半導体素子；
実装面に該半導体素子が実装された基材を含む、基板本体；
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように配置されている、一体成形された樹脂枠体；および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を覆う、封止板；
を備え、
該基板本体が、該実装面の外縁部分に密着性処理面を有し、そして
該樹脂枠体が、該密着性処理面を介して該基板本体と接合している、パッケージである。
【００１２】
１つの実施形態では、上記密着性処理面は金属層により形成されている。
【００１３】
さらなる実施形態では、上記金属層を構成する金属は、銅、銀、金、ニッケル、白金およびアルミニウムからなる群から選択される少なくとも１種である。
【００１４】
さらなる実施形態では、上記基板本体における上記実装面の上記外縁部分で、上記金属層を構成する金属は上記実装面から該実装面の裏面に向かって貫通するスルーホール内に充填されており、該金属層と結合している。
【００１５】
１つの実施形態では、上記密着性処理面は上記基材のエッチング処理面である。
【００１６】
１つの実施形態では、上記樹脂枠体は、０．８Ｗ／ｍ・Ｋ以上の熱伝導率を有する樹脂により構成されている。
【００１７】
１つの実施形態では、上記半導体素子は、イメージセンサ、ＭＥＭＳ、または加速度センサである。
【００１８】
本発明はまた、半導体素子が実装されたパッケージの製造方法であって、
半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程；
該基板本体の該実装面に半導体素子を実装する工程；
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程；および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程；
を包含する、方法である。
【００１９】
１つの実施形態では、上記密着性処理面は、金属層により形成されているか、または上記基材のエッチング処理面である。
【００２０】
本発明はまた、半導体素子が実装されたパッケージの製造方法であって、
半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程；
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程；
該基板本体の該実装面に半導体素子を実装する工程；および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程；
を包含する、方法である。
【００２１】
１つの実施形態では、上記密着性処理面は、金属層により形成されているか、または上記基材のエッチング処理面である。
【００２２】
本発明はまた、半導体素子が実装されたパッケージを製造するための基板プレートであって、
半導体素子が実装可能な実装面を有する基材を含む、基板本体
から構成され、
該基板本体の該実装面の外縁部分に密着性処理面が設けられている、基板プレートである。
【００２３】
１つの実施形態では、上記密着性処理面は金属層により形成されている。
【００２４】
さらなる実施形態では、上記金属層を構成する金属は、銅、銀、金、ニッケル、白金およびアルミニウムからなる群から選択される少なくとも１種である。
【００２５】
１つの実施形態では、上記密着性処理面は上記基材のエッチング処理面である。
【００２６】
１つの実施形態では、上記基板本体の外郭に設けられており、かつ該外郭の一部と連結する外枠をさらに備える。
【００２７】
１つの実施形態では、上記基板本体の上記外郭の一部と上記外枠とが連結する部分にノッチが設けられている。
【発明の効果】
【００２８】
本発明によれば、高密度化された半導体素子を実装したとしても、長時間駆動を通じた放熱によってパッケージ自体が変形または破損することを防止することができる。さらに基板と樹脂枠体との接合には接着剤を必要とすることなく、当該接着剤を用いる場合と同等またはそれ以上の防湿特性および耐リフロー特性を提供することができ、効率的に半導体素子実装パッケージを製造することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の半導体素子実装パッケージの一例を示す当該パッケージの斜視図である。
【図２】図１のＡ−Ａ’方向における本発明の半導体素子実装パッケージの断面図である。
【図３】本発明の半導体素子実装パッケージの他の例を示す当該パッケージの断面図である。
【図４】本発明の半導体素子実装パッケージの別の例を示す当該パッケージの断面図である。
【図５】本発明の半導体素子実装パッケージの製造方法の一例を模式的に表す図である。
【図６】本発明の半導体素子実装パッケージの製造方法の他の例を模式的に表す図である。
【図７】本発明の半導体素子実装パッケージを製造するための基板プレートの一例を示す当該パッケージの斜視図である。
【図８】図７に示す基板プレートの正面図である。
【図９】図７に示す基板プレートにおける基板本体の外郭の一部と外枠との間の連結部を表す当該プレートの一部拡大断面図である。
【図１０】本発明の半導体素子実装パッケージを製造するための基板プレートの他の例を示す当該パッケージの正面図である。
【発明を実施するための形態】
【００３０】
以下、本発明を、図面を用いて説明する。
【００３１】
（半導体素子実装パッケージ）
図１は、本発明の半導体素子実装パッケージの一例を示す当該パッケージの斜視図である。
【００３２】
本発明の半導体素子実装パッケージ１００は、半導体素子（図示せず）と、該半導体素子を実装した基板本体１１０と、基板本体１１０の外縁に配置されている一体成形された樹脂枠体１３０と、封止板１４０とを備える。ここで、本明細書中に用いられる用語「一体成形」または「一体的に成形」とは、基板本体に対して樹脂枠体を成形しながら配置することを指して言う。
【００３３】
図２は、図１のＡ−Ａ’方向における本発明の半導体素子実装パッケージの断面図である。
【００３４】
本発明の半導体素子実装パッケージ１００において、基板本体１１０は、半導体素子１２０が実装された実装面１１０ａを有する基材を含む。さらに、基板本体１１０の基材上には、半導体素子１２０に電気的に接続された電極（図示せず）が適宜配置されている。
【００３５】
基材本体１１０は、例えば、ポリイミドで構成されるプリント回路基板、セラミック基板、またはガラスエポキシ基板である。基材に配置された電極は、基材の実装面１１０ａ側に予めパターニングされている。なお、電極は、基材の実装面１１０ａ側だけでなく、図示しないスルーホールを通じて基材の実装面１１０ａからその裏面にも設けられていてもよい。基材本体１１０の厚みは必ずしも限定されないが、例えば、０．０１ｍｍ〜３ｍｍである。
【００３６】
半導体素子１２０の例としては、イメージセンサ、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ；微小電気機械システム）、および加速度センサが挙げられる。基材本体１１０の実装面１１０ａに配置される半導体素子１２０は、基材本体１１０に設けられた電極と直接電気的に接続され得るだけでなく、必要に応じて、ボンディングワイヤ１２２を介して基材本体１１０の所定の電極と電気的に接続されていてもよい。
【００３７】
封止板１４０は、半導体素子、基板本体１１０の実装面および樹脂枠体１３０から構成される空間を覆う、好ましくはガラス板のような透明な材料で構成されている。さらに、封止板１４０の外表面は好ましくは略平坦である。
【００３８】
樹脂枠体１３０は、一体的に成形されたものであり、そして基板本体１１０の外縁に沿って基板本体１１０の実装面１１０ａ側に隆起するように配置されている。実装面１１０ａ側に隆起するように設けられる樹脂枠体１３０は、実装面１１０ａを基準として、実装される半導体素子１２０の厚みを超える高さを有する。図２に示す樹脂枠体１３０はまた、隆起した部分の上部において封止板１４０の外縁を収容し得る窪み１３２が必要に応じて設けられている。
【００３９】
ここで、本発明において、樹脂枠体１３０は、好ましくは基板本体１１０の外縁の全部を連続的に覆うように設けられている。また、図１は、樹脂枠体１３０は基板本体１１０の上に配置された形態を記載しているが、本発明は、このような実施形態に限定されるものではない。例えば、樹脂枠体は、基板本体１１０の外縁に沿って実装面１１０ａとその裏面とを挟持するように設けられていてもよい。当該挟持によって、樹脂枠体はさらに強固に基板本体１１０に固定され得る。
【００４０】
樹脂枠体１３０を構成する樹脂には、例えば、半導体素子の実装において汎用される樹脂が使用され得るが、好ましくは０．８Ｗ／ｍ・Ｋ以上、より好ましくは０．９Ｗ／ｍ・Ｋ以上１０Ｗ／ｍ・Ｋ以下の熱伝導率を有する樹脂である。当該範囲の熱伝導率を有する樹脂を用いることにより、半導体素子１２０にて発生した熱を半導体素子実装パッケージ１００内に蓄積することなく、効率的に外部に放出することができる。
【００４１】
さらに、樹脂枠体１３０を構成する樹脂はまた、２５ｐｐｍ未満の熱膨張係数を有するものであることが好ましい。当該熱膨張係数を有することにより、事実上、樹脂の流動方向と垂直方向の流れ依存性がなく、樹脂枠体１３０を容易に成形することができる。当該熱膨張係数を有する樹脂は、例えば、後述する樹脂に対し、粒状または球状、あるいはそれらの組合せの形状を有する無機系の充填剤を含有させることにより得ることができる。
【００４２】
樹脂枠体１３０を構成する樹脂の例としては、熱硬化性樹脂および熱可塑性樹脂が挙げられ、より具体的な例としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、ジアリルフタレート樹脂、メラミン樹脂、尿素樹脂、液晶ポリマー、ポリフェニレンサルファイド樹脂、ポリフタルアミド樹脂、シアネートエステル樹脂およびポリアミドイミド樹脂が挙げられる。さらに、このような樹脂に対し、上記所定の熱膨張係数を提供するために用いられる充填剤を用いる場合、当該充填剤の例としては、熱伝導フィラーとして一般的に用いられるものが挙げられ、より具体的な例としては、金属酸化物（例えば、アルミナ、チタニア、ベリリア、ジルコニア、マグネシア、酸化亜鉛）、マイカ、シリカ、窒化ホウ素、窒化アルミニウム、窒化ケイ素、炭化ケイ素、チタン酸バリウム、ホウ酸アルミニウム、カーボン、ダイヤモンド、金属（例えば、銅、アルミニウム、ニッケル）などが挙げられる。当該充填剤の併用は、上記樹脂枠体１３０を構成する樹脂熱膨張係数の低減とともにリフロー性を向上させることができる。
【００４３】
再び図２を参照すると、本発明の半導体素子実装パッケージにおいて、基板本体１１０は、実装面１１０ａの外縁部分に密着性処理面１１６を有し、そして樹脂枠体１３０は、密着性処理面１１６を介して基板本体１１０と接合している。ここで、本明細書中に用いられる用語「密着性処理面」とは、樹脂枠体と基板本体との密着性を向上させるために、基板本体に対して行われた処理により、表面状態が基板本体の未処理の面と異なるものになっている面を指して言う。
【００４４】
本発明において、密着性処理面１１６は、基板本体と密着性処理面との間の接合強度および密着性処理面と樹脂枠体との間の接合強度が、仮に基板本体と樹脂枠体とを接合させた際の基板本体と樹脂枠体との間の接合強度よりも高いため、樹脂枠体１３０を基板本体１１０の外縁に沿ってより強固に配置することができる。
【００４５】
図２において、密着性処理面１１６は、例えば、基板本体１１０上に形成された金属層である。金属層を構成する金属は、パッケージ１００内で発生する熱を外部に放出し易くするとの理由から、熱伝導率の高いものを用いることが好ましい。このような金属の例としては、銅、銀、金、ニッケル、白金およびアルミニウム、ならびにこれらの組合せが挙げられる。金属層の厚みは特に限定されないが、例えば、０．１μｍ〜１００μｍである。なお、当該金属層は、例えば基板本体の電極を作製する際に配置される銅箔から得られる下層と、該下層の上に上述したような金属を別途配置して形成された表面層との組合せから構成されるものであってもよい
【００４６】
図３は、本発明の半導体素子実装パッケージの他の例を示す当該パッケージの断面図である。
【００４７】
図３に示す本発明の半導体素子実装パッケージ２００において、密着性処理面２１６を除き、基板本体１１０、半導体素子１２０、樹脂枠体１３０、封止板１４０等は、上記図２に示すものと同様である。
【００４８】
図３における密着性処理面２１６は、図２に示す上記金属層に代えて基板本体１１０を構成する基材のエッチング処理面である。基材のエッチング処理面とは、基材上に所定の電極が配置された基板本体１１０を得るにあたり、電極用の金属薄膜を全面に配置した基材上に、所望する電極の形状に合わせてレジストを配置してエッチングする際に生じる、エッチングが施された面のうち、上記金属薄膜を剥離して電極以外の領域を形成するために、レジストが配置されることなくエッチングされ、対応する部分の金属薄膜が除去されて基材表面が晒された面という。密着性処理面２１６は、エッチングの影響を受け、基材の表面が粗く適度に浸蝕されたものである。このような密着性処理面２１６を用いることにより、密着性処理面２１６を介して樹脂枠体１３０と基板本体１１０との間の接合強度が、通常のレジストで保護して得られた基板本体と樹脂枠体とを接合させた際の基板本体と樹脂枠体との間の接合強度と比較して向上する。
【００４９】
このような基板本体と樹脂枠体との間の接合強度の向上は、例えば、半田ペーストを溶解するリフローの前後においてその効果を確認することができる。
【００５０】
例えば、ガラスエポキシ基板に対し、（１）上記密着性処理面として基材のエッチング処理を行った（レジスト配置を行わなかった）面、および（２）基板本体に従来のレジストの配置を行った面の上にそれぞれ直径１５ｍｍかつ高さ３ｍｍのエポキシ樹脂製の突起物をトランスファー成形し、当該成形した基板に対してリフローに相当する温度（約３００℃）を３分間かけた前後で当該突起物と基板本体との間の密着面と平行な方向における剪断破壊試験を行ったところ、上記（１）の「密着性処理面として基材のエッチング処理を行った面」における密着性は、温度付与の前後を問わず破壊が見られなかったが、上記（２）の「基板本体に従来のレジストの配置を行った面」の密着性は、温度付与前に破断が見られず、温度付与後に１．７ＭＰａで破壊が確認された。
【００５１】
このように、本発明において密着性処理面２１６を用いることにより、密着性処理面２１６を介して樹脂枠体１３０と基板本体１１０との間の接合強度を向上させることができる。
【００５２】
図４は、本発明の半導体素子実装パッケージの別の例を示す当該パッケージの断面図である。
【００５３】
図４に示す本発明の半導体素子実装パッケージ３００において、基板本体１１０、密着性処理面１１６、半導体素子１２０、樹脂枠体１３０、封止板１４０等は、上記図２に示すものと同様である。
【００５４】
図４の半導体素子実装パッケージ３００では、実装面１１０ａからその裏面に向かって貫通し、密着性処理面１１６と連通するように基板本体１１０内にスルーホール３１８が設けられ、当該スルーホール３１８内は密着性処理面１１６の金属層を構成する金属と同様の金属が充填されている。これにより、密着性処理面１１６の金属層と、スルーホール３１８内に充填された金属とが結合されている。半導体素子１２０から発生した熱は、密着性処理面１１６の金属層から、その後スルーホール３１８を通じて基板本体１１０の裏側（実装面１１０ａと反対側の面）にまで伝達する。その結果、スルーホール３１８を通じて中空パッケージ内に発生した熱を効率的にパッケージ外に放出することができる。半導体素子実装パッケージ３００に設けられ得るスルーホール３１８の数は特に限定されず、例えば、少なくとも１個、少なくとも２個または多数のスルーホールが設けられていてもよい。少なくとも２個または多数のスルーホールが設けられる場合、より均質な放熱を達成するためにスルーホールは例えば略均等な間隔で設けられていてもよい。さらにスルーホール３１８の直径は、密着性処理面１１６として設けられる金属層の幅に収まる範囲である限り特に限定されない。
【００５５】
なお、図４では、スルーホール３１８を通じて半導体素子１２０から発する熱を基板本体１１０の実装面１１０ａの裏面に放熱する例を記載したが、本発明はこのような形態に限定されない。例えば、密着性処理面１１６を構成する金属層を基板本体１１０の外縁方向に向けて広げ、樹脂枠体１３０の外部にまで延びるように構成されたものであってもよく、さらに樹脂枠体１３０の外部にまで延びた金属層を、実装面１１０ａの裏面側に折り返して、放熱面積を一層高めたものであってもよい。
【００５６】
本発明の半導体素子実装パッケージは、高密度化された半導体素子を実装したとしても、長時間駆動を通じた放熱によってパッケージ自体が変形または破損することが防止され得る。さらに基板と樹脂枠体との接合には接着剤を用いることなく、当該接着剤を用いる場合と同等またはそれ以上の防湿特性および耐リフロー特性を提供することができる。
【００５７】
（半導体実装パッケージの製造方法）
本発明の半導体素子実装パッケージは、例えば、以下のようにして製造され得る。
【００５８】
図５は、本発明の半導体素子実装パッケージの製造方法の一例を模式的に表す図である。
【００５９】
まず、図５の（ａ）に示すように、半導体素子が実装可能な実装面１１０ａを有する基材と該基材上に配置されかつ該半導体素子と電気的に接続可能な電極とを備える基板本体１１０が用意され、図５の（ｂ）に示すように基板本体１１０の外縁部分に、密着性処理面１１６が設けられる。なお、図５の（ｂ）において、密着性処理面１１６は、基板本体１１０の実装面１１０ａ側に設けられているが、本発明は必ずしもこれに限定されるものではない。例えば、密着性処理面は、基板本体１１０の実装面１１０ａの裏面側に設けられてもよく、実装面１１０ａ側および当該実装面１１０ａの裏面側の両方に設けられてもよい。
【００６０】
図５の（ｂ）に示す実施形態において、密着性処理面１１６は金属層であり、基板本体１１０への金属層の形成は、例えば、金属蒸着、メッキ、スパッタリングなどの当業者に公知の手段により任意の形状、厚みおよび幅となるように行われ得る。金属層の形成に用いる条件は、当業者によって任意に選択され得る。基板本体１１０上の密着性処理面１１６が形成される場所に予めスルーホール３１８が設けられている場合は、密着性処理面１１６の金属層を構成する金属と同様または異なる金属が充填され、密着性処理面１１６の金属層と結合される。
【００６１】
密着性処理面１１６を基材のエッチング処理面とする場合は、基板本体１１０の作製の際に、当該基板本体１１０上の密着性処理面１１６を形成しようとする部分にレジストを配置することなく、当業者に公知の手段および方法を用いてエッチング処理を行うことにより、密着性処理面１１６として所望のエッチング処理面を形成することができる。さらに、得られたエッチング処理面には、樹脂枠体との密着性を一層向上させるために、シランカップリング剤などの密着性付与剤が塗布されていてもよく、あるいはエッチング処理面を例えば、ピーリング加工によって粗面化してもよい。
【００６２】
次いで、図５の（ｃ）に示すように、半導体素子１２０が基板本体１１０の実装面１１０ａ上に配置され、当業者に公知の手段および方法を用いて半導体素子１２０と基板本体１１０との間の電気的接続が行われる。また、半導体素子１２０は、必要に応じてボンディングワイヤ１２２により半導体素子１２０と基板本体１１０との間の電気的接続も行われる。
【００６３】
その後、図５の（ｄ）に示すように、樹脂枠体１３０が、密着性処理面１１６を介して基板本体１１０と接合するように一体成形される。
【００６４】
樹脂枠体１３０の成形には、例えば、トランスファー成形またはインジェクション成形が採用される。トランスファー成形およびインジェクション成形に採用される成形条件は特に限定されず、任意の成形条件が当業者によって選択される。なお、樹脂枠体の成形にあたっては、樹脂が上記基板本体の密着性処理面よりもさらに内側（すなわち、基板本体の中央側）に配置されることのないよう、例えば、当該密着性処理面上あるいは密着性処理面の内側を残して樹脂が配置されることが好ましい。樹脂が密着性処理面を超えて基板本体の中央側に配置されると、得られた樹脂枠と基板本体との間で充分な密着性が保たれていない界面を形成することになるからである。
【００６５】
最終的に、封止板１４０が樹脂枠体１３０の上に配置され、半導体素子１２０、基板本体１１０の実装面１１０ａおよび樹脂枠体１３０から構成される空間が封止板１４０で覆われる（図５の（ｅ））。
【００６６】
このようにして、本発明の半導体素子実装パッケージが製造され得る。
【００６７】
あるいは、本発明の半導体素子実装パッケージは、以下のようにして製造することもできる。
【００６８】
図６は、本発明の半導体素子実装パッケージの製造方法の他の例を模式的に表す図である。
【００６９】
まず、図６の（ａ）および（ｂ）に示すように、半導体素子が実装可能な実装面１１０ａを有する基材と該基材上に配置されかつ該半導体素子と電気的に接続可能な電極とを備える基板本体１１０が用意され、基板本体１１０の外縁部分に、密着性処理面１１６が設けられる。基板本体１１０の外縁部分への当該密着性処理面１１６の形成は、上記図５の（ａ）および（ｂ）を用いて説明した方法と同様の方法を用いて基板本体１１０の実装面１１０ａ側またはその裏面、あるいはこれら両方の面側に対して行われ得る。
【００７０】
次いで、図６の（ｃ）に示すように、樹脂枠体１３０が、密着性処理面１１６を介して基板本体１１０と接合するように一体成形される。
【００７１】
図６の（ｃ）に示す樹脂枠体１３０の成形には、上記図５の（ｄ）を用いて説明した方法と同様の方法が採用され得る。
【００７２】
その後、図６の（ｄ）に示すように、半導体素子１２０が基板本体１１０の実装面１１０ａ上に配置され、当業者に公知の手段および方法を用いて半導体素子１２０と基板本体１１０との間の電気的接続が行われる。また、半導体素子１２０は、必要に応じてボンディングワイヤ１２２により半導体素子１２０と基板本体１１０との間の電気的接続も行われる。
【００７３】
最終的に、封止板１４０が樹脂枠体１３０の上に配置され、半導体素子１２０、基板本体１１０の実装面１１０ａおよび樹脂枠体１３０から構成される空間が封止板１４０で覆われる（図６の（ｅ））。
【００７４】
このようにして、本発明の半導体素子実装パッケージを製造することもできる。
【００７５】
本発明の製造方法によれば、上記のように基板本体に対し樹脂枠体を一体的に成形することができるため、基板本体と樹脂枠体との接合において接着剤を必要とせず、さらに樹脂枠体のみを予め別途作製する必要も生じない。これにより、所望の半導体素子実装パッケージをより効率的に製造することができる。
【００７６】
（半導体素子実装パッケージを製造するための基板プレート）
さらに本発明では、上記半導体素子実装パッケージの製造において、例えば、以下に示すような基板プレートを用いることが有用である。
【００７７】
以下に、本発明の半導体素子実装パッケージを製造するための基板プレートについて説明する。
【００７８】
図７は、本発明の半導体素子実装パッケージを製造するための基板プレートの一例を示す当該パッケージの斜視図である。
【００７９】
本発明の基板プレート４００は、半導体素子が実装可能な実装面４１０ａを有する基材と、該基材上に配置されかつ該半導体素子と電気的に接続可能な電極４２０とを備える、基板本体４１０を備える。図７の基板プレート４００では、２つの横長の基板本体４１０が並列に配置されており、これら基板本体４１０の外郭において、外枠４５０がさらに設けられている。各基板本体４１０の外郭の一部と外枠４５０とは、２つの連結部４１２，４１２’を介して互いに連結されている。連結部４１２，４１２’を除く部分では、各基板本体４１０と外枠４５０とは、一枚の基材に抜き加工を施して生じた溝４１４により一定の間隔を開けて分離されている。
【００８０】
なお、本発明の基板プレートにおいて、１つの基板本体４１０についての当該基板本体４１０と外枠４５０とは、例えば、１つ〜４つ、好ましくは２つ〜３つ、より好ましくは２つの連結部を介して連結されている。１つの基板本体４１０に対して連結部の数が多くなるほど、基板プレートにおける基板本体の位置が安定するため、後述するパッケージ製造において樹脂枠体の成形が容易になる。その一方で、連結部の数が多いほど、基板本体４１０を外枠４５０から分離する際の作業工程が増加する。よって、上記のような連結部の数が選択され得る。本発明の基板プレート４００はまた、樹脂枠体を成形する際に金型への配置を一定にする目的で、任意の大きさおよび形状の位置合わせ孔４３２，４３４が外枠４５０の所定の位置（例えば、外枠の四隅のうちの２箇所）に設けられていてもよい。
【００８１】
例えば、図７に示す基板プレート４００において、１つの基板本体４１０の外郭において、連結部４１２，４１２’が占める長さの合計は特に限定されないが、好ましくは当該外側周囲の長さの半分未満となるように設計されていることが好ましい。これにより、当該外郭を占める溝４１４の長さが大きくなることから、樹脂枠体を一体成形する際に溝４１４を樹脂が通過し易くなり、樹脂枠体の成形性が向上するからである。さらに、分離後の基板本体の分離端面がより小さくなるため、基板本体の基材に含まれる例えば、ガラス繊維などが不要のダストとなって排出される可能性も極力低減することができる。
【００８２】
本発明の基板プレート４００はまた、少なくとも基板本体４１０の実装面４１０ａの外縁部分に密着性処理面４１６が設けられている。密着性処理面４１６は、図２または３に記載するように、金属層または基材のエッチング処理面として形成されている。
【００８３】
図８に示す基板プレート４００において、密着性処理面４１６は、図８において網掛けで表示するように、基板本体４１０の実装面４１０ａの外縁部分に一定の幅で設けられている。また、基板プレート４００では、例えば、外枠４５０においても密着性処理面４１６と同様の金属層または基材のエッチング処理面が形成されていてもよい。なお、このような処理がなされた面は、基板本体４１０と外枠４５０とを連結する連結部４１２の分離部４２４で分離されていることが好ましい。当該分離部４２４に沿って、基板本体４１０と外枠４５０とを分離するためである。
【００８４】
図９は、図７に示す基板プレートにおける基板本体の外郭の一部と外枠との間の連結部を表す当該プレートの一部拡大断面図である。
【００８５】
本発明の基板プレート４００において、基板本体４１０と外枠４５０との間の連結部４１２’において、例えば実装面４１０ａ側に設けられた分離部４２４と反対側にノッチ４３０が設けられている。ノッチ４３０により、基板本体４１０と外枠４５０とは肉薄の状態で連結が保たれる一方、当該連結部４１２’において両者の分離がより一層容易となる。なお、ノッチ４３０は、ノッチ４３０で分離された後の分離端面が樹脂枠体の外周部分よりも内側に位置するように配置することが好ましい。当該分離端面が樹脂枠体よりも内側に位置することにより、得られる半導体素子実装パッケージのサイズは樹脂枠体のサイズに依拠し、ノッチ４３０における分離端面がパッケージの外観サイズに影響を与えることから回避されるからである。さらに、このようなノッチ４３０を設けることにより、分離後の基板本体の分離端面がより小さくなるため、基板本体の基材に含まれるガラス繊維が不要なダストとなって外部に排出される可能性を極力低減することも可能となる。
【００８６】
本発明において基板プレートに含まれる基板本体の数は、図７に示すような２つに必ずしも限定されない。
【００８７】
図１０は、本発明の半導体素子実装パッケージを製造するための基板プレートの他の例を示す当該パッケージの正面図である。
【００８８】
図１０に示す基板プレート５００は、４つの基板本体５１０Ａ，５１０Ｂ，５１０Ｃ，５１０Ｄが２行×２列となるように配置され、各外郭に沿って外枠５５０が設けられ、各基板本体５１０Ａ，５１０Ｂ，５１０Ｃ，５１０Ｄと外枠５５０とがそれぞれ２つの連結部５１２，５１２’を介して連結されている。
【００８９】
このように本発明の基板プレートは、１つの枠体内に複数の基板本体が設けられていてもよい。
【００９０】
本発明の半導体素子実装パッケージの製造において、このような基板プレートを用いる場合は、例えば、上記図５の（ａ）および（ｂ）、ならびに図６の（ａ）および（ｂ）を用いて説明したような基板本体に密着性処理面を設ける工程を省略することができる。
【００９１】
また、当該基板プレートを用いる場合には、当業者は、本発明の半導体素子実装パッケージの製造のために、例えば、上記図５の（ｃ）に示すような基板本体への半導体素子の実装、あるいは上記図６の（ｄ）の基板本体への樹脂枠体の形成から行うことができ、その製造効率を一層向上させることができる。
【００９２】
なお、この半導体素子実装パッケージの製造において、例えば、図７に示すような基板プレート４００の外枠４５０から、基板本体１１０を分離するタイミングは、特に限定されない。例えば、図５の（ｃ）〜（ｅ）を用いて説明した各工程の後、あるいは図６の（ｃ）〜（ｅ）を用いて説明した各工程の後のいずれの段階で、当該分離が行われてもよい。
【００９３】
このようにして、本発明の半導体素子実装パッケージを製造することもできる。
【００９４】
本発明の基板プレートによれば、上記のように一度に複数の基板本体に対して樹脂枠体を一体的に成形することができる。これにより、所望の半導体素子実装パッケージをより効率的かつ大量に製造することができる。
【符号の説明】
【００９５】
１００，２００，３００  半導体素子実装パッケージ
１１０，４１０，５１０Ａ，５１０Ｂ，５１０Ｃ，５１０Ｄ    基板本体
１１０ａ，４１０ａ      実装面
１１６，２１６，４１６  密着性処理面
１２０                  半導体素子
１２２                  ボンディングワイヤ
１３０                  樹脂枠体
１４０                  封止板
３１８                  スルーホール
４００，５００          基板プレート
４１２，４１２’，５１２，５１２’  連結部
４１４                  溝
４２４                  分離部
４２６                  間隙部
４３０                  ノッチ
４３２，４３４          孔
４５０，５５０          外枠
【図１】
2016076669.tif 000003
【図２】
2016076669.tif 000004
【図３】
2016076669.tif 000005
【図４】
2016076669.tif 000006
【図５】
2016076669.tif 000007
【図６】
2016076669.tif 000008
【図７】
2016076669.tif 000009
【図８】
2016076669.tif 000010
【図９】
2016076669.tif 000011
【図１０】
2016076669.tif 000012