(57)【要約】【課題】開放故障のみならず、短絡故障を検出できるインバータの検査装置を提供する。【解決手段】インバータ制御部２１は、スイッチング素子Ｓｕｐおよびスイッチング素子Ｓｖｎのみを導通させるスイッチングパターンを、インバータ２０に採用させる。故障検出部２３は、直流線ＬＬを流れる電流Ｉｄｃが基準値Ｉｒｅｆ１よりも小さいときには、出力端Ｐｕと直流線ＬＨとの間、および、出力端Ｐｖと直流線ＬＬとの間の少なくともいずれか一つに開放故障が生じていると判定する。電流Ｉｄｃが、基準値Ｉｒｅｆ１よりも大きな基準値Ｉｒｅｆ２よりも大きいときには、出力端Ｐｖ，Ｐｗと直流線ＬＨとの間、および、出力端Ｐｕ，Ｐｗと直流線ＬＬＬとの間の少なくともいずれか一つに短絡故障が生じていると判定する。【選択図】図１
2016123216.tif 000002
【特許請求の範囲】
【請求項１】
第１直流線(LH)および第２直流線(LL)と、
Ｎ（Ｎは３以上の自然数）相の出力端(Pu,Pv,Pw)と、
前記第１直流線と前記出力端の各々との間に接続される第１スイッチング素子(Sup,Svp,Swp)と、
前記第２直流線と前記出力端の各々との間に接続される第２スイッチング素子(Sun,Svn,Swn)と
を備えるインバータ(20)を検査する方法であって、
前記インバータに負荷を接続した状態で、第ｋ（１≦ｋ≦Ｎ）相の前記出力端に接続される第ｋ相の前記第１スイッチング素子(Sup)および第ｍ（１≦ｍ≦Ｎ、ｍ≠ｋ）相の前記出力端に接続される第ｍ相の前記第２スイッチング素子(Svp)のみを導通させる第１のスイッチングパターン(S1)を、前記インバータに採用させ、
前記第２直流線を流れる電流(Idc)が、第１基準値(Iref1)よりも小さい第１範囲、前記第１基準値よりも大きな第２基準値(Iref2)と前記第１基準値との間の第２範囲、および、前記第２基準値よりも大きい第３範囲のいずれに属しているかの判定を行い、
前記電流が前記第１範囲に属していると判定されたことを以て、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間、および、前記第ｍ相の前記出力端(Pv)と前記第２直流線(LL)との間の少なくともいずれか一つにおける開放故障を検出し、前記電流が前記第３範囲に属していると判定されたことを以て、前記第ｋ相以外の前記出力端(Pv,Pw)と前記第１直流線(LH)との間、および、前記第ｍ相以外の前記出力端(Pu,Pw)と前記第２直流線(LL)との間の少なくともいずれか一つにおける短絡故障を検出する、インバータの故障検出方法。
【請求項２】
ｋ，ｍの値を順次に変化させて前記インバータ(20)に複数の前記スイッチングパターンを採用させ、
前記スイッチングパターンごとの前記電流(Idc)に対する前記判定の結果に基づいて、開放故障の位置および短絡故障の位置を検出する、請求項１に記載のインバータの故障検出方法。
【請求項３】
前記第１の前記スイッチングパターン(S1)と、前記第ｋ相の前記第１スイッチング素子(Sup)および第ｎ（１≦ｎ≦Ｎ、ｎ≠ｍ，ｎ≠ｋ）相の前記出力端(Pw)に接続される前記第２スイッチング素子(Swn)のみを導通させる第２の前記スイッチングパターン(S2)との両方において、前記電流(Idc)が前記第１範囲に属し、かつ、他の前記スイッチングパターン(S3〜S6)の全てにおいて、前記電流が前記第２範囲に属すると判定されたことを以て、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間における開放故障を検出する、請求項２に記載のインバータの故障検出方法。
【請求項４】
前記第１の前記スイッチングパターン(S1)と、前記第ｋ相の前記第１スイッチング素子(Sup)および第ｎ（１≦ｎ≦Ｎ、ｎ≠ｍ，ｎ≠ｋ）相の前記出力端(Pw)に接続される前記第２スイッチング素子(Swn)のみを導通させる第２の前記スイッチングパターン(S2)との両方において、前記電流(Idc)が前記第２範囲に属し、かつ、他の前記スイッチングパターン(S3〜S6)の全てにおいて、前記電流が前記第３範囲に属すると判定されたことをもって、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間における短絡故障を検出定する、請求項２または請求項３に記載のインバータの故障検出方法。
【請求項５】
第１直流線(LH)および第２直流線(LL)と、
Ｎ（Ｎは３以上の自然数）相の出力端(Pu,Pv,Pw)と、
前記第１直流線と前記出力端の各々との間に接続される第１スイッチング素子(Sup,Svp,Swp)、および、前記第２直流線と前記出力端の各々との間に接続される第２スイッチング素子(Sun,Svn,Swn)とを有するインバータ(20)と、
第ｋ（１≦ｋ≦Ｎ）相の前記出力端に接続される第ｋ相の前記第１スイッチング素子(Sup)および第ｍ（１≦ｍ≦Ｎ、ｍ≠ｋ）相の前記出力端に接続される第ｍ相の前記第２スイッチング素子(Svp)のみを導通させるスイッチングパターン(S1)を、前記インバータに採用させるインバータ制御部(21)と、
前記第２直流線を流れる電流(Idc)を検出する電流検出部(50)と、
前記電流が、第１基準値(Iref1)よりも小さい第１範囲、前記第１基準値よりも大きな第２基準値(Iref2)と前記第１基準値との間の第２範囲、および、前記第２基準値よりも大きい第３範囲のいずれに属しているかの判定を行う電流判定部(22)と、
前記電流が前記第１範囲に属しているときには、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間、および、前記第ｍ相の前記出力端(Pv)と前記第２直流線(LL)との間の少なくともいずれか一つに開放故障が生じていると判定し、前記電流が前記第３範囲に属しているときには、前記第ｋ相以外の前記出力端(Pv,Pw)と前記第１直流線(LH)との間、および、前記第ｍ相以外の前記出力端(Pu,Pw)と前記第２直流線(LL)との間の少なくともいずれか一つに短絡故障が生じていると判定する故障検出部(23)と
を備える、インバータ検査装置。
【請求項６】
前記電流判定部(42)は、
前記電流と前記第１基準値とを比較する第１比較部(422)と、
前記電流と前記第２基準値とを比較する第２比較部(421)と
を有し、
インバータ制御部(41)は、前記第１比較部または前記第２比較部の比較結果に基づいて、前記インバータを停止させる、請求項５に記載のインバータ検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータの故障検出方法に関し、特にインバータを流れる電流に基づいて故障を検出する技術に関する。
【背景技術】
【０００２】
特許文献１では、インバータの故障を検出する故障検出法が記載されている。特許文献１では、三相インバータが例示されており、この三相インバータには、互いに直列に接続されるハイアーム側スイッチング素子とローアーム側スイッチング素子との対が、三相（Ｕ相、Ｖ相およびＷ相）分設けられている。
【０００３】
特許文献１では、所定のスイッチングパターンをインバータに順次に採用させるべく、インバータへと制御信号を出力する。そして、各スイッチングパターンにおいて、インバータを流れる電流を検出することで、開放故障が生じた箇所を検出している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１３６１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
少ないスイッチングパターンで開放故障のみならず、短絡故障を検出できる検査装置が望まれている。
【０００６】
上述の点に鑑みて、本発明は、少ないスイッチングパターンで開放故障のみならず、短絡故障を検出できるインバータの検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかるインバータの故障検出方法の第１の態様は、第１直流線(LH)および第２直流線(LL)と、Ｎ（Ｎは３以上の自然数）相の出力端(Pu,Pv,Pw)と、前記第１直流線と前記出力端の各々との間に接続される第１スイッチング素子(Sup,Svp,Swp)と、前記第２直流線と前記出力端の各々との間に接続される第２スイッチング素子(Sun,Svn,Swn)とを備えるインバータ(20)を検査する装置であって、前記インバータに負荷を接続した状態で、第ｋ（１≦ｋ≦Ｎ）相の前記出力端に接続される第ｋ相の前記第１スイッチング素子(Sup)および第ｍ（１≦ｍ≦Ｎ、ｍ≠ｋ）相の前記出力端に接続される第ｍ相の前記第２スイッチング素子(Svp)のみを導通させる第１のスイッチングパターン(S1)を、前記インバータに採用させ、前記第２直流線を流れる電流(Idc)が、第１基準値(Iref1)よりも小さい第１範囲、前記第１基準値よりも大きな第２基準値(Iref2)と前記第１基準値との間の第２範囲、および、前記第２基準値よりも大きい第３範囲のいずれに属しているかの判定を行い、前記電流が前記第１範囲に属していると判定されたことを以て、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間、および、前記第ｍ相の前記出力端(Pv)と前記第２直流線(LL)との間の少なくともいずれか一つにおける開放故障を検出し、前記電流が前記第３範囲に属していると判定されたことを以て、前記第ｋ相以外の前記出力端(Pv,Pw)と前記第１直流線(LH)との間、および、前記第ｍ相以外の前記出力端(Pu,Pw)と前記第２直流線(LL)との間の少なくともいずれか一つにおける短絡故障を検出する、インバータの故障検出方法。
【０００８】
本発明にかかるインバータの故障検出方法の第２の態様は、第１の態様にかかるインバータの故障検出方法であって、ｋ，ｍの値を順次に変化させて前記インバータ(20)に複数の前記スイッチングパターンを採用させ、前記スイッチングパターンごとの前記電流(Idc)に対する前記判定の結果に基づいて、開放故障の位置および短絡故障の位置を検出する。
【０００９】
本発明にかかるインバータの故障検出方法の第３の態様は、第２の態様にかかるインバータの故障検出方法であって、前記第１の前記スイッチングパターン(S1)と、前記第ｋ相の前記第１スイッチング素子(Sup)および第ｎ（１≦ｎ≦Ｎ、ｎ≠ｍ，ｎ≠ｋ）相の前記出力端(Pw)に接続される前記第２スイッチング素子(Swn)のみを導通させる第２の前記スイッチングパターン(S2)との両方において、前記電流(Idc)が前記第１範囲に属し、かつ、他の前記スイッチングパターン(S3〜S6)の全てにおいて、前記電流が前記第２範囲に属すると判定されたことを以て、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間における開放故障を検出する。
【００１０】
本発明にかかるインバータの故障検出方法の第４の態様は、第２または請求項第３の態様にかかるインバータの故障検出方法であって、前記第１の前記スイッチングパターン(S1)と、前記第ｋ相の前記第１スイッチング素子(Sup)および第ｎ（１≦ｎ≦Ｎ、ｎ≠ｍ，ｎ≠ｋ）相の前記出力端(Pw)に接続される前記第２スイッチング素子(Swn)のみを導通させる第２の前記スイッチングパターン(S2)との両方において、前記電流(Idc)が前記第２範囲に属し、かつ、他の前記スイッチングパターン(S3〜S6)の全てにおいて、前記電流が前記第３範囲に属すると判定されたことをもって、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間における短絡故障を検出定する。
【００１１】
本発明にかかるインバータ検査装置の第１の態様は、第１直流線(LH)および第２直流線(LL)と、Ｎ（Ｎは３以上の自然数）相の出力端(Pu,Pv,Pw)と、前記第１直流線と前記出力端の各々との間に接続される第１スイッチング素子(Sup,Svp,Swp)、および、前記第２直流線と前記出力端の各々との間に接続される第２スイッチング素子(Sun,Svn,Swn)とを有するインバータ(20)と、第ｋ（１≦ｋ≦Ｎ）相の前記出力端に接続される第ｋ相の前記第１スイッチング素子(Sup)および第ｍ（１≦ｍ≦Ｎ、ｍ≠ｋ）相の前記出力端に接続される第ｍ相の前記第２スイッチング素子(Svp)のみを導通させるスイッチングパターン(S1)を、前記インバータに採用させるインバータ制御部(21)と、前記第２直流線を流れる電流(Idc)を検出する電流検出部(50)と、前記電流が、第１基準値(Iref1)よりも小さい第１範囲、前記第１基準値よりも大きな第２基準値(Iref2)と前記第１基準値との間の第２範囲、および、前記第２基準値よりも大きい第３範囲のいずれに属しているかの判定を行う電流判定部(22)と、前記電流が前記第１範囲に属しているときには、前記第ｋ相の前記出力端(Pu)と前記第１直流線(LH)との間、および、前記第ｍ相の前記出力端(Pv)と前記第２直流線(LL)との間の少なくともいずれか一つに開放故障が生じていると判定し、前記電流が前記第３範囲に属しているときには、前記第ｋ相以外の前記出力端(Pv,Pw)と前記第１直流線(LH)との間、および、前記第ｍ相以外の前記出力端(Pu,Pw)と前記第２直流線(LL)との間の少なくともいずれか一つに短絡故障が生じていると判定する故障検出部(23)とを備える。
【００１２】
本発明にかかるインバータ検査装置の第２の態様は、第１の態様にかかるインバータ検査装置であって、前記電流判定部(42)は、前記電流と前記第１基準値とを比較する第１比較部(422)と、前記電流と前記第２基準値とを比較する第２比較部(421)とを有し、インバータ制御部(41)は、前記第１比較部または前記第２比較部の比較結果に基づいて、前記インバータを停止させる。
【発明の効果】
【００１３】
本発明にかかるインバータの故障検出方法の第１の態様によれば、一つのスイッチングパターンで、開放故障の範囲および短絡故障を検出できる。
【００１４】
本発明にかかるインバータの故障検出方法の第２の態様によれば、オープン故障の位置および短絡故障の位置を検出できる。
【００１５】
本発明にかかるインバータの故障検出方法の第３の態様によれば、オープン故障の位置を検出できる。
【００１６】
本発明にかかるインバータの故障検出方法の第４の態様によれば、短絡故障の位置を検出できる。
【００１７】
本発明にかかるインバータ検査装置の第１の態様によれば、一つのスイッチングパターンで、開放故障の範囲および短絡故障の範囲を検出できる。
【００１８】
本発明にかかるインバータ検査装置の第２の態様によれば、第１比較部または第２比較部の比較結果が、インバータを停止するための条件判定に用いられている。よってこの条件判定のための比較器と、開放故障および短絡故障の判定のための比較部とを別々に設ける場合に比して、コストを低減できる。
【図面の簡単な説明】
【００１９】
【図１】インバータの検査装置の構成の一例を概略的に示す図である。
【図２】等価回路の一例を概略的に示す図である。
【図３】等価回路の一例を概略的に示す図である。
【図４】等価回路の一例を概略的に示す図である。
【図５】等価回路の一例を概略的に示す図である。
【図６】インバータの検査装置の構成の一例を概略的に示す図である。
【発明を実施するための形態】
【００２０】
図１はインバータの検査装置の一例を概略的に示す図である。図１の例示では、インバータ２０は、直流線ＬＨ，ＬＬの間で互いに並列に接続される三相のレグ２１〜２３を有している。この直流線ＬＨ，ＬＬの間には、直流電圧Ｖｄｃが印加されている。ここでは、直流線ＬＨに印加される電位は直流線ＬＬに印加される電位よりも高い。
【００２１】
図１の例示では、この直流電圧Ｖｄｃは整流器１０および平滑コンデンサＣ１によって生成される。整流器１０は交流電源Ｅ１から入力された交流電圧を整流し、整流後の直流電圧は平滑コンデンサＣ１によって平滑される。平滑コンデンサＣ１は直流電圧Ｖｄｃを支持する。平滑コンデンサＣ１の両端はそれぞれ直流線ＬＨ，ＬＬに接続されるので、直流線ＬＨ，ＬＬの間には、上述のように、直流電圧Ｖｄｃが印加されている。整流器１０は例えばダイオード全波整流器である。
【００２２】
Ｕ相のレグ２１はスイッチング素子Ｓｕｐ，Ｓｕｎを有している。スイッチング素子Ｓｕｐは出力端Ｐｕと直流線ＬＨとの間に接続され、スイッチング素子Ｓｕｎは出力端Ｐｕと直流線ＬＬとの間に接続される。Ｖ相のレグ２２はスイッチング素子Ｓｖｐ，Ｓｖｎを有している。スイッチング素子Ｓｖｐは出力端Ｐｖと直流線ＬＨとの間に接続され、スイッチング素子Ｓｖｎは出力端Ｐｖと直流線ＬＬとの間に接続される。Ｗ相のレグ２３はスイッチング素子Ｓｗｐ，Ｓｗｎを有している。スイッチング素子Ｓｗｐは出力端Ｐｗと直流線ＬＨとの間に接続され、スイッチング素子Ｓｗｎは出力端Ｐｗと直流線ＬＬとの間に接続される。
【００２３】
このようなインバータ２０において、スイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎが適切に制御されることで、インバータ２０は直流電圧Ｖｄｃを三相の交流電圧に変換して、これらを出力端Ｐｕ，Ｐｖ，Ｐｗから出力することができる。
【００２４】
ここでは、三相のインバータ２０を例示しているものの、三相以上のＮ（自然数）相のインバータ２０を採用してもよい。
【００２５】
なお以下では、スイッチング素子Ｓｕｐ，Ｓｖｐ,Ｓｗｐを上側スイッチング素子とも呼び、スイッチング素子Ｓｕｎ，Ｓｖｎ,Ｓｗｎを下側スイッチング素子とも呼ぶ。
【００２６】
図１の例示では、インバータ２０には、その出力側において負荷３０が接続されている。負荷３０は例えば抵抗Ｒ３１〜Ｒ３３を有している。図１の例示では、抵抗Ｒ３１〜Ｒ３３の一端は互いに接続されており、他端はインバータ２０の出力端Ｐｕ，Ｐｖ，Ｐｗにそれぞれ接続される。つまり、抵抗Ｒ３１〜Ｒ３３はいわゆるスター結線で接続されている。負荷３０としては例えば各相についてのインピーダンスが互いに等しい平衡負荷を採用することができる。この場合、抵抗Ｒ３１〜Ｒ３３の抵抗値は、例えば互いにほぼ等しい。
【００２７】
図１の例示では、インバータ２０を検査するための検査制御装置４０が設けられている。この検査制御装置４０は、例えば検査を行う施設等に設けられていてもよく、あるいはインバータ２０が収容される製品に搭載されていてもよい。
【００２８】
検査制御装置４０は、インバータ制御部４１と電流判定部４２と故障検出部４３とを備えている。
【００２９】
またここでは、検査制御装置４０はマイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、検査制御装置４０はこれに限らず、検査制御装置４０によって実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。
【００３０】
インバータ制御部４１は、後述する検査用のスイッチングパターンをインバータ２０に採用させるべく、スイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎへと制御信号を出力する。
【００３１】
検査用のスイッチングパターンでは、互いに異なるレグに属する、上側スイッチング素子の一つおよび下側スイッチング素子の一つのみを導通させる制御信号を出力する。より一般的な説明としてＮ相のインバータ２０を用いて説明すると、検査用のスイッチングパターンでは、第ｋ（１≦ｋ≦Ｎ）相の上側スイッチング素子および第ｍ（１≦ｍ≦Ｎ，ｍ≠ｋ）相の下側スイッチング素子の一組のみを導通させる制御信号を出力する。
【００３２】
例えばＵ相の上側スイッチング素子Ｓｕｐと、Ｖ相の下側スイッチング素子Ｓｖｎとを導通させ、かつ、他のスイッチング素子Ｓｕｎ，Ｓｖｐ，Ｓｗｐ，Ｓｗｎを非導通とする制御信号を出力する。
【００３３】
インバータ２０に故障が生じていなければ、当該制御信号に従って、スイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎが制御される。図２は、このときのインバータ２０の等価回路の一例を概略的に示している。スイッチング素子Ｓｕｎ，Ｓｖｐ，Ｓｗｐ，Ｓｗｎは非導通となるので、これらは図示されていない。このとき、直流線ＬＨ，ＬＬに流れる直流電流Ｉｄｃは、抵抗Ｒ３１〜Ｒ３３の抵抗値Ｒを用いて以下の式で表される。
【００３４】
Ｉｄｃ＝Ｖｄｃ／（２・Ｒ）    ・・・（１）
【００３５】
一方で、例えばスイッチング素子Ｓｕｐに開放故障が生じていれば、スイッチング素子Ｓｕｐに対して導通の制御信号を出力しても、スイッチング素子Ｓｕｐは導通しない。図３は、スイッチング素子Ｓｕｐに開放故障が生じたときの等価回路の一例を概略的に示している。図３の例示では、スイッチング素子Ｓｕｐには開放故障が生じているので、直流線ＬＨは出力端Ｐｕに接続されない。
【００３６】
このときインバータ２０には電流が流れないので、直流電流Ｉｄｃはほぼ零である。スイッチング素子Ｓｖｎに開放故障が生じた場合にも、同様に直流電流Ｉｄｃはほぼ零となる。
【００３７】
逆に言えば、スイッチング素子Ｓｕｐ，Ｓｖｎのみを導通させる制御信号を出力した状態での直流電流Ｉｄｃがほぼ零であることを検出すれば、スイッチング素子Ｓｕｐ，Ｓｖｎの少なくともいずれか一方に開放故障が生じていることを検出できる。
【００３８】
なお上述では、一例として、スイッチング素子（例えばスイッチング素子Ｓｕｐ）に開放故障が生じたときを考慮している。しかるに、例えば直流線ＬＨと出力端Ｐｕとの間の配線に開放故障（例えば配線の切断）が生じていても、同様の作用が招来される。つまり、ここでいうスイッチング素子Ｓｕｐの開放故障とは、スイッチをオンできない故障を意味し、例えば、スイッチング素子Ｓｕｐの内部において開放故障が生じたことのみならず、直流線ＬＨと出力端Ｐｕとの間の配線の開放故障を含む。あるいは、例えば、制御信号回路（例えばインバータ制御部４１）の故障、または、スイッチング素子の駆動回路（不図示）の故障などに起因する開放故障も含む。以下では、直流線ＬＨと出力端Ｐｕとの間の開放故障をスイッチング素子Ｓｕｐ側の開放故障とも呼ぶことがある。他の位置に生じる開放故障についても同様の呼称を採用する。
【００３９】
図４は、スイッチング素子Ｓｗｎに短絡故障が生じている場合の等価回路の一例を概略的に示している。図４の例示でも、スイッチング素子Ｓｕｐ，Ｓｖｎのみを導通させる制御信号が出力されており、スイッチング素子Ｓｕｐ，Ｓｖｎは導通し、スイッチング素子Ｓｕｎ，Ｓｖｐ，Ｓｗｐは非導通している。スイッチング素子Ｓｗｎには短絡故障が生じているので、スイッチング素子Ｓｗｎへの制御信号に関わらず、直流線ＬＬが出力端Ｐｗに接続される。
【００４０】
このとき、直流電流Ｉｄｃは以下の式で表される。
【００４１】
Ｉｄｃ＝Ｖｄｃ／（３・Ｒ／２）    ・・・（２）
【００４２】
式（１）および式（２）の比較から理解できるように、スイッチング素子Ｓｗｎに短絡故障が生じている場合には、直流電流Ｉｄｃが正常値（式（１）の値）よりも高くなる。
【００４３】
また、スイッチング素子Ｓｗｎの替わりにスイッチング素子Ｓｗｐに短絡故障が生じた場合には、直流線ＬＬが出力端Ｐｗと非導通し、直流線ＬＨが出力端Ｐｗと導通することになる。この場合の直流電流Ｉｄｃも式（２）と同じ値を採る。
【００４４】
スイッチング素子Ｓｕｎに短絡故障が生じた場合には、直流線ＬＨ，ＬＬがスイッチング素子Ｓｕｐ，Ｓｕｎを介して短絡する。この経路における抵抗値は非常に小さいので、直流電流Ｉｄｃはやはり式（１）の値よりも高くなる。スイッチング素子Ｓｖｐに短絡故障が生じた場合にも、同様に、直流電流Ｉｄｃは式（１）の値よりも高くなる。
【００４５】
逆に言えば、スイッチング素子Ｓｕｐ，Ｓｖｎのみを導通させる制御信号を出力した状態での直流電流Ｉｄｃが、式（１）の値よりも大きいことを検出すれば、スイッチング素子Ｓｕｐ，Ｓｖｎ以外のスイッチング素子の少なくともいずれか一つに短絡故障が生じていることを検出できる。言い換えれば、非導通の制御信号が与えられた上側スイッチング素子Ｓｖｐ，Ｓｗｐおよび下側スイッチング素子Ｓｕｎ，Ｓｗｎの少なくともいずれか一つに短絡故障が生じていることを検出できる。
【００４６】
なお上述の例ではスイッチング素子（例えばスイッチング素子Ｓｗｎ）に短絡故障が生じたときを考慮している。しかるに、例えば直流線ＬＬと出力端Ｐｗとが導体（例えば金属片など）によって互いに接続されても、同様の作用が招来される。つまりここでいうスイッチング素子Ｓｗｎの短絡故障とは、スイッチがオン状態となる故障を意味し、例えばスイッチング素子Ｓｗｎの内部において短絡故障が生じたことのみならず、導体を介して直流線ＬＬと出力端Ｐｗとが互いに導通する短絡故障を含む。あるいは、例えば、制御信号回路（例えばインバータ制御部４１）の故障、または、スイッチング素子の駆動回路（不図示）の故障などに起因する短絡故障も含む。以下では、直流線ＬＬと出力端Ｐｗとの間の短絡故障をスイッチング素子Ｓｗｎ側の短絡故障とも呼ぶ。他の位置に生じる短絡故障についても同様の呼称を採用する。
【００４７】
本実施の形態においては、図１に示すように、直流電流Ｉｄｃを検出する電流検出部５０が設けられている。なお図１の例示では、直流電流Ｉｄｃとして電流検出部５０は直流線ＬＬを流れる電流を検出するものの、直流線ＬＨを流れる電流を検出してもよい。直流電流Ｉｄｃは直流線ＬＨ，ＬＬのいずれにおいても等しい大きさで流れるからである。
【００４８】
検出された直流電流Ｉｄｃは電流判定部４２に出力される。電流判定部４２は、直流電流Ｉｄｃが、基準値Ｉｒｅｆ１よりも小さい第１範囲、基準値Ｉｒｅｆ１と基準値Ｉｒｅｆ２（＞Ｉｒｅｆ１）との間の第２範囲、基準値Ｉｒｅｆ２よりも大きい第３範囲のいずれに属しているかの判定（以下、「電流判定」と称すことがある）を行う。図５は、式（１）および式（２）の直流電流Ｉｄｃと基準値Ｉｒｅｆ１，Ｉｒｅｆ２との一例を概略的に示す図である。基準値Ｉｒｅｆ１は、式（１）の直流電流Ｉｄｃよりも小さい正の値であり、基準値Ｉｒｅｆ２は式（１）の直流電流Ｉｄｃと式（２）の直流電流Ｉｄｃとの間の値である。
【００４９】
基準値Ｉｒｅｆ１を式（１）の直流電流Ｉｄｃよりも小さい正の値に設定し、基準値Ｉｒｅｆ２を式（１）の直流電流Ｉｄｃと式（２）の直流電流Ｉｄｃの値に設定しているのは、直流電流Ｉｄｃのばらつきを考慮したためである。このようなばらつきは、抵抗値Ｒのばらつきなどに起因する。
【００５０】
電流判定部４２の判定結果は故障検出部４３へと出力される。また、故障検出部４３には、例えばインバータ制御部４１が出力する制御信号も入力される。故障検出部４３はこの制御信号に基づいてスイッチングパターンを認識し、そのスイッチングパターンと判定結果とに応じて、以下のように故障を検出する。
【００５１】
即ち、直流電流Ｉｄｃが基準値Ｉｒｅｆ１よりも小さい第１範囲に属するときには、例えば図３を参照して、導通の制御信号が与えられた上側スイッチング素子（例えばスイッチング素子Ｓｕｐ）側および下側スイッチング素子（例えばスイッチング素子Ｓｖｎ）側の少なくともいずれか一方に開放故障が生じたことを検出する。
【００５２】
また、直流電流Ｉｄｃが基準値Ｉｒｅｆ２よりも大きい第３範囲に属するときには、例えば図４を参照して、導通の制御信号が与えられた上側スイッチング素子（例えばスイッチング素子Ｓｕｐ）および下側スイッチング素子（例えばスイッチング素子Ｓｖｎ）の一組以外の少なくともいずれか一つのスイッチング素子側に短絡故障が生じたと判定する。言い換えれば、非導通の制御信号が与えられた上側スイッチング素子（例えばスイッチング素子Ｓｖｐ，Ｓｗｐ）および下側スイッチング素子（例えばスイッチング素子Ｓｕｎ，Ｓｗｎ）の少なくともいずれか一つのスイッチング素子側に短絡故障が生じたことを検出する。
【００５３】
以下に、より一般的な説明として、Ｎ相のインバータを用いた場合について説明する。まずスイッチングパターンでは、第ｋ相の出力端（例えば出力端Ｐｕ）に接続される上側スイッチング素子(例えばスイッチング素子Ｓｕｐ)、および、第ｍ相の出力端（例えば出力端Ｐｖ）に接続される下側スイッチング素子（例えばスイッチング素子Ｓｖｎ）の一組のみを導通させる。
【００５４】
そして、このスイッチングパターンが採用された状態での直流電流Ｉｄｃが基準値Ｉｒｅｆ１よりも小さいときには、故障検出部４３は、第ｋ相の出力端（例えば出力端Ｐｕ）と直流線ＬＨとの間、および、第ｍ相の出力端（例えば出力端Ｐｖ）と直流線ＬＬとの間の少なくともいずれか一方に、開放故障が生じたことを検出する。
【００５５】
一方で、このスイッチングパターンが採用された状態での直流電流Ｉｄｃが基準値Ｉｒｅｆ２よりも大きいときには、故障検出部４３は、第ｋ相以外の出力端（例えば出力端Ｐｖ，Ｐｗ）の各々と直流線ＬＨとの間、および、第ｍ相以外の出力端（例えば出力端Ｐｕ，Ｐｗ）の各々と直流線ＬＬとの間の少なくともいずれか一つに、短絡故障が生じたことを検出する。
【００５６】
以上のように、一つのスイッチングパターンにおける検査によって、短絡故障の範囲および開放故障の範囲を検出することができる。
【００５７】
次に、開放故障および短絡故障の位置を特定すべく、複数のスイッチングパターンを用いる場合について説明する。このスイッチングパターンは表１で示すように６種類存在する。スイッチング素子の導通／非導通をそれぞれ「○」、「×」で示すと、スイッチングパターンＳ１〜Ｓ６は表１で示される。
【００５８】
【表１】
2016123216.tif 000003
【００５９】
表２は、開放故障が生じた位置と、各スイッチングパターンＳ１〜Ｓ６における判定結果とが示されている。
【００６０】
【表２】
2016123216.tif 000004
【００６１】
表２においては、直流線ＬＨとＵ相の出力端Ｐｕとの間の部分を「Ｕ相の上側」と表現し、直流線ＬＬとＵ相の出力端Ｐｕとの間の部分を「Ｕ相の下側」と表現している。Ｖ相およびＷ相についても同様である。また、開放故障が生じていることを「×」で示し、開放故障が生じていないことを「○」で示している。
【００６２】
また表２においては、直流電流Ｉｄｃが基準値Ｉｒｅｆ１，Ｉｒｅｆ２の間の第２範囲に属していることを「正常」で示し、直流電流Ｉｄｃが、基準値Ｉｒｅｆ１よりも小さい第１範囲に属していることを「Ｚ」で示している。
【００６３】
例えば故障がどこにも生じていないときには、スイッチングパターンＳ１〜Ｓ６の全てにおいて判定結果は「正常」となる。
【００６４】
一方で、例えば「Ｕ相の上側」のみに開放故障が生じた場合、その「Ｕ相の上側」に位置するスイッチング素子Ｓｕｐを導通させるスイッチングパターンＳ１，Ｓ２の両方において、判定結果は「Ｚ」となる。なぜなら、上側スイッチング素子Ｓｕｐ側に開放故障が生じていると、上側スイッチング素子Ｓｕｐへと導通の制御信号を出力しても、直流線ＬＨは出力端Ｐｕと導通しない（例えば図３参照）ので、直流電流Ｉｄｃがほぼ零になるからである。
【００６５】
他のスイッチングパターンＳ３〜Ｓ６では、導通の制御信号が与えられたスイッチング素子は適切に導通するので、直流電流Ｉｄｃは式（１）に応じた値を採る。つまり直流電流Ｉｄｃは基準値Ｉｒｅｆ１よりも大きく、基準値Ｉｒｅｆ２よりも小さい第２範囲に属する。
【００６６】
したがって、「Ｕ相の上側」に開放故障が生じた場合のスイッチングパターンＳ１〜Ｓ６に対応する判定結果は、表２に示す通り、それぞれ「Ｚ」「Ｚ」「正常」「正常」「正常」「正常」となる。
【００６７】
他の部分に開放故障が生じた場合についても同様に説明できる。要するに、開放故障が生じた部分に位置するスイッチング素子を導通させる２つスイッチングパターンの両方において、判定結果は「Ｚ」であり、他のスイッチングパターンの全てにおいては、判定結果は「正常」となる。
【００６８】
上述の説明から理解できるように、開放故障が生じた位置によって、判定結果のパターンが変わるので、判定結果のパターンに応じて、開放故障が生じた位置を検出することができる。
【００６９】
表３は、短絡故障が生じた位置と、各スイッチングパターンＳ１〜Ｓ６における判定結果とが示されている。
【００７０】
【表３】
2016123216.tif 000005
【００７１】
表３において、短絡故障が生じていることを「×」で示し、短絡故障が生じていないことを「○」で示している。また直流電流Ｉｄｃが基準値Ｉｒｅｆ２よりも大きいことを「０」で示している。
【００７２】
例えば故障がどこにも生じていないときには、スイッチングパターンＳ１〜Ｓ６の全てにおいて判定結果は「正常」となる。
【００７３】
一方で、例えば「Ｗ相の下側」に短絡故障が生じた場合、その「Ｗ相の下側」に位置するスイッチング素子Ｓｗｎを導通させるスイッチングパターンＳ２，Ｓ４の両方において、直流電流Ｉｄｃは基準値Ｉｒｅｆ１，Ｉｒｅｆ２の間の第２範囲に属する。つまり、判定結果は「正常」となる。なぜなら、短絡故障により直流線ＬＬとｗ相の出力端Ｐｗとは互いに導通しているので、下側スイッチング素子Ｓｗｎを導通させる制御信号を出力した場合にも、直流線ＬＬと出力端Ｐｗとは互いに導通するからである。
【００７４】
他のスイッチングパターンＳ１，Ｓ３，Ｓ５，Ｓ６では、直流電流Ｉｄｃは基準値Ｉｒｅｆ２よりも大きい第３範囲に属し、判定結果は「０」となる。なぜなら、スイッチングパターンＳ１，Ｓ３，Ｓ５，Ｓ６において、下側スイッチング素子Ｓｗｎに非導通の制御信号が与えられても、短絡故障により直流線ＬＬと出力端Ｐｗとが互いに導通するからである（例えば図４）。このときのスイッチングパターンＳ１〜Ｓ６に対応する判定結果は、表３に示す通り、それぞれ「０」「正常」「０」「正常」「０」「０」となる。
【００７５】
他の部分に短絡故障が生じた場合についても同様に説明できる。要するに、短絡故障が生じた部分に位置するスイッチング素子を導通させる２つスイッチングパターンの両方において、判定結果は「正常」であり、他のスイッチングパターンの全てにおいて、判定結果は「０」となる。
【００７６】
上述の説明から理解できるように、短絡故障が生じた位置によって、判定結果のパターンが変わるので、判定結果のパターンに応じて、短絡故障が生じた位置を検出することができる。
【００７７】
そこで、インバータ制御部４１は、インバータ２０にスイッチングパターンＳ１〜Ｓ６を順次に採用させるべく、これらのスイッチングパターンに対応した制御信号を順次に出力する。電流検出部５０は、スイッチングパターンＳ１〜Ｓ６ごとに、直流電流Ｉｄｃを検出する。電流判定部４２はスイッチングパターンＳ１〜Ｓ６ごとに、直流電流Ｉｄｃに基づく上記電流判定を行い、その判定結果を出力する。故障検出部４３はスイッチングパターンＳ１〜Ｓ６の判定結果のパターンに基づいて、開放故障の位置および短絡故障の位置を検出する。
【００７８】
表２を参照して、故障検出部４３は、例えば判定結果のパターンが「Ｚ」「Ｚ」「正常」「正常」「正常」「正常」であれば、上側スイッチング素子Ｓｕｐ側に開放故障が生じていると判定する。
【００７９】
上述した開放故障の検出方法について、より一般的な説明としてＮ相のインバータ２０を用いて説明する。
【００８０】
第ｋ相の上側スイッチング素子（例えばスイッチング素子Ｓｕｐ）および第ｍ相の下側スイッチング素子（例えばスイッチング素子Ｓｖｎ）の一組のみを導通させるスイッチングパターン（例えばスイッチングパターンＳ１）と、第ｋ相の上側スイッチング素子（例えばスイッチング素子Ｓｕｐ）および第ｎ（１≦ｎ≦１，ｎ≠ｍ，ｎ≠ｋ）相の下側スイッチング素子（例えばスイッチング素子Ｓｗｎ）を導通させるスイッチングパターン（例えばスイッチングパターンＳ２）との両方において、判定結果が「Ｚ」であり、かつ、他のスイッチングパターンの全てにおいて、判定結果が「正常」であるときに、第ｋ相の出力端（例えば出力端Ｐｕ）と直流線ＬＨとの間に開放故障が生じたことを検出する。
【００８１】
また、第ｋ相の下側スイッチング素子（例えばスイッチング素子Ｓｕｎ）および第ｍ相の上側スイッチング素子（例えばスイッチング素子Ｓｖｐ）の一組のみを導通させるスイッチングパターン（例えばスイッチングパターンＳ３）と、第ｋ相の下側スイッチング素子（例えばスイッチング素子Ｓｕｎ）および第ｎ相の上側スイッチング素子（例えばスイッチング素子Ｓｗｐ）を導通させるスイッチングパターン（例えばスイッチングパターンＳ５）との両方において、判定結果が「Ｚ」であり、かつ、他のスイッチングパターンの全てにおいて、判定結果が「正常」であるときに、第ｋ相の出力端（例えば出力端Ｐｕ）と直流線ＬＬとの間に開放故障が生じたことを検出する。
【００８２】
表３を参照して、故障検出部４３は、例えば判定結果が「正常」「正常」「０」「０」「０」「０」であれば、上側スイッチング素子Ｓｕｐ側に短絡故障が生じていると判定する。
【００８３】
この短絡故障の検出方法についても、より一般的な説明としてＮ相のインバータ２０を用いて説明する。
【００８４】
第ｋ相の上側スイッチング素子（例えばスイッチング素子Ｓｕｐ）および第ｍ相の下側スイッチング素子（例えばスイッチング素子Ｓｖｎ）の一組のみを導通させるスイッチングパターン（例えばスイッチングパターンＳ１）と、第ｋ相の上側スイッチング素子（例えばスイッチング素子Ｓｕｐ）および第ｎ相の下側スイッチング素子（例えばスイッチング素子Ｓｗｎ）を導通させるスイッチングパターン（例えばスイッチングパターンＳ２）との両方において、判定結果が「正常」であり、かつ、他のスイッチングパターンの全てにおいて、判定結果が「０」であるときに、第ｋ相の出力端（例えば出力端Ｐｕ）と直流線ＬＨとの間に短絡故障が生じたことを検出する。
【００８５】
また、第ｋ相の下側スイッチング素子（例えばスイッチング素子Ｓｕｎ）および第ｍ相の上側スイッチング素子（例えばスイッチング素子Ｓｖｐ）の一組のみを導通させるスイッチングパターン（例えばスイッチングパターンＳ３）と、第ｋ相の下側スイッチング素子（例えばスイッチング素子Ｓｕｎ）および第ｎ相の上側スイッチング素子（例えばスイッチング素子Ｓｗｐ）を導通させるスイッチングパターン（例えばスイッチングパターンＳ５）との両方において、判定結果が「正常」であり、かつ、他のスイッチングパターンの全てにおいて、判定結果が「０」であるときに、第ｋ相の出力端（例えば出力端Ｐｕ）と直流線ＬＬとの間に短絡故障が生じたことを検出する。
【００８６】
なお、表２および表３の判定結果のパターン（以下、登録パターンとも呼ぶ）と、故障の種類（開放故障／短絡故障）および位置との関係は、予め記憶部（不図示）に格納されていればよい。そして、判定結果のパターンが登録パターンのいずれと一致するのかを判定し、当該関係に基づいて故障を検出すればよい。
【００８７】
以上のように、本故障検出方法によれば、短絡故障の位置および開放故障の位置を検出することができる。
【００８８】
上述の例では、抵抗Ｒ３１〜Ｒ３３はスター結線によって互いに接続されている。しかるに抵抗Ｒ３１〜Ｒ３３はデルタ結線で接続されてもよい。この場合、基準値Ｉｒｅｆ１，Ｉｒｅｆ２を適宜に変更する必要がある。以下に、抵抗Ｒ３１〜Ｒ３３がデルタ結線で接続された場合にインバータ２０に流れる電流および基準値Ｉｒｅｆ１，Ｉｒｅｆ２の設定について説明する。
【００８９】
インバータ２０に故障が生じていなければ、検査用のスイッチングパターンが採用されたときには、直流電流Ｉｄｃは、抵抗Ｒ３１〜Ｒ３３のうちいずれか一つの抵抗と、他の２つの抵抗の直列回路との並列回路を流れる。検査用のスイッチングパターンでは、互いに異なる相の上側スイッチング素子の一つおよび下側スイッチング素子の一つが導通するからである。よって、正常な直流電流Ｉｄｃは以下の式で表される。
【００９０】
Ｉｄｃ＝Ｖｄｃ／（２・Ｒ／３）    ・・・（３）
【００９１】
また当該スイッチングパターンにおいて導通の制御信号が与えられたスイッチング素子に開放故障が生じている場合には、直流電流Ｉｄｃはほぼ零である。よって、開放故障を検出するための基準値Ｉｒｅｆ１としては、式（３）で表される直流電流Ｉｄｃよりも小さい正の値を採用すればよい。
【００９２】
また例えばスイッチング素子Ｓｕｐ，Ｓｖｎを導通させるスイッチングパターンにおいてスイッチング素子Ｓｗｎ側に短絡故障が生じていた場合には、１つの抵抗は短絡故障が生じている側のスイッチング素子で短絡されたことに相当し、直流電流Ｉｄｃは互いに並列に接続された残りの２つの抵抗を流れることになる。よって、直流電流Ｉｄｃは以下の式で表される。
【００９３】
Ｉｄｃ＝２・Ｖｄｃ／Ｒ    ・・・（４）
【００９４】
よって短絡故障を検出するための基準値Ｉｒｅｆ２としては、式（３）の直流電流Ｉｄｃと式（４）の直流電流Ｉｄｃとの間の値を採用すればよい。
【００９５】
また、上述の例では負荷３０は抵抗Ｒ３１〜Ｒ３３であるものの、負荷３０はモータであってもよい。この場合、電機子巻線の抵抗成分を抵抗Ｒ３１〜Ｒ３３として考慮することができる。ただし、電機子巻線のインダクタンス成分によって、直流電流Ｉｄｃは時間の経過と共に変化して定常値に至る。よって例えばこの定常値を直流電流Ｉｄｃとして考慮してもよい。あるいは制御信号を出力してから予め定められた時間が経過した時点での直流電流Ｉｄｃを用いてもよい。
【００９６】
また、インバータ２０には、例えば過電流保護機能が設けられている場合がある。過電流保護機能とは、インバータ２０に流れる直流電流Ｉｄｃが基準値を超えたときに、インバータ２０を停止させる機能である。これにより、インバータ２０に過電流が流れることを抑制している。
【００９７】
この過電流保護機能は、例えば図６に示す電流検出部５０と比較部４２１とインバータ制御部４１とによって実現される。比較部４２１には、基準値Ｉｒｅｆ１，Ｉｒｅｆ２のいずれか一方と、電流検出部５０によって検出される直流電流Ｉｄｃとが入力される。ここでは一例として基準値Ｉｒｅｆ２が比較部４２１に入力される。この基準値Ｉｒｅｆ２は例えば直流電圧で表現され、図６の例示では、この直流電圧が比較部４２１に入力されている。比較部４２１は例えばコンパレータであって、直流電流Ｉｄｃと基準値Ｉｒｅｆ２とを比較し、その比較結果を出力する。
【００９８】
インバータ制御部４１は、上述した検査用のスイッチングパターンのみならず、インバータ２０に交流電圧を出力させる制御信号を出力することができる。このような制御信号の生成は公知である。例えばインバータ２０が出力する交流電圧についての指令値と、三角波との比較に基づいて、制御信号を生成することができる。この制御信号がインバータ２０のスイッチング素子に与えられることで、インバータ２０は直流電圧Ｖｄｃを交流電圧に変換して出力することができる。
【００９９】
このインバータ制御部４１には比較部４２１の比較結果が入力されている。インバータ制御部４１は、この比較結果に基づいてインバータ２０を保護する。例えば直流電流Ｉｄｃが基準値Ｉｒｅｆ２よりも大きいときに、インバータ２０を停止させる。より具体的には、例えばスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを非導通とする。これにより、インバータ２０に基準値Ｉｒｅｆ２を超える直流電流Ｉｄｃが流れることを抑制することができる。
【０１００】
図６の例示では、比較部４２１の比較結果は故障検出部４３にも入力される。また図６では、比較部４２２も設けられている。比較部４２２には、電流検出部５０によって検出される直流電流Ｉｄｃと、基準値Ｉｒｅｆ１とが入力される。基準値Ｉｒｅｆ１も例えば直流電圧で表現され、図６の例示では、この直流電圧が比較部４２２に入力されている。比較部４２２は例えばコンパレータであって、直流電流Ｉｄｃと基準値Ｉｒｅｆ１とを比較し、その比較結果を故障検出部４３へと出力する。
【０１０１】
故障検出部４３は、比較部４２１，４２２の比較結果によって直流電流Ｉｄｃが第１範囲から第３範囲のいずれに属しているのかを判定できる。
【０１０２】
故障検出部４３は、例えばインバータ制御部４１へと検査開始の指示を出力する。これに応答して、インバータ制御部４１は、検査用のスイッチングパターンをインバータ２０に採用させるべく、制御信号を出力する。電流検出部５０はスイッチングパターンが採用された状態で直流電流Ｉｄｃを検出する。比較部４２１，４２２の各々は直流電流Ｉｄｃと基準値Ｉｒｅｆ２，Ｉｒｅｆ１の各々とを比較し、その比較結果を故障検出部４３へと出力する。故障検出部４３は、直流電流Ｉｄｃに基づいて上述のように開放故障および短絡故障を検出する。
【０１０３】
故障検査の観点では、比較部４２１，４２２は電流判定部４２に属すると考えることができる。
【０１０４】
以上のように、図６の例示では、比較部４２１が過電流保護と、故障検査との両方に用いられている。したがって、過電流保護用の比較部と故障検出用の比較部との両方を設ける場合に比べて、製造コストを低減することができる。
【０１０５】
また上述の例では、過電流保護のためにインバータ２０を停止した。しかるに、過電流保護とは別の観点で、直流電流Ｉｄｃと基準値との大小関係に基づいてインバータ２０を停止してもよい。例えば直流電流Ｉｄｃが小さいことを検出したときに、故障が生じたと判定して、インバータ２０を停止してもよい。このような場合に、比較部４２１または比較部４２２の比較結果をインバータ２０の停止のための条件判定に用いることができる。これによれば、インバータ２０の停止の条件判定のための比較部と、故障検出用の比較部との両方を設ける場合に比べて、製造コストを低減できる。
【０１０６】
なお、図６において、例えばインバータ２０、電流検出部５０、比較部４２１およびインバータ制御部４１は、製品側に搭載される。つまりインバータ２０がモータを駆動する場合には、モータ駆動装置としての製品に、これらが搭載される。よって検査装置としては、比較部４２１との接続部、比較部４２２および故障検出部４３が設けられれば良い。
【０１０７】
また比較部４２２および故障検出部４３の少なくともいずれか一方が製品に搭載されていても構わない。あるいは、検査用のスイッチングパターンに対応する制御信号を出力する制御信号出力部がインバータ制御部４１とは別に設けられ、この制御信号出力部が検査装置側に設けられてもよい。
【０１０８】
また、本発明は、その発明の範囲内において、相互に矛盾しない限り、上記の種々の実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【０１０９】
２０  インバータ
４１  インバータ制御部
４２  電流判定部
４３  故障検出部
ＬＨ，ＬＬ  直流線
Ｐｕ，Ｐｖ，Ｐｗ  出力端
Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎ  スイッチング素子
【図１】
2016123216.tif 000006
【図２】
2016123216.tif 000007
【図３】
2016123216.tif 000008
【図４】
2016123216.tif 000009
【図５】
2016123216.tif 000010
【図６】
2016123216.tif 000011