(57)【要約】【課題】種々の解像度の表示パネルに接続可能な表示駆動回路において、出力端子の有効／無効を切替える設定数（組合せの自由度）が増えた場合にも、複数の出力端子を個々に接地電位（ＧＮＤ）に固定し又はハイインピーダンス（Ｈｉ−Ｚ）に制御する回路を付加することなく、無効出力端子に不定値が出力されることに起因して消費電力が増大する等の問題の発生を防止する。【解決手段】表示駆動回路において、全ての出力端子に対応して設けられているデータラッチのうち、有効出力端子に対応するデータラッチにホストプロセッサから表示データが書き込まれる前に、無効出力端子に対応するデータラッチを、所定の値（初期値）に初期化する。初期値は、出力端子への階調レベルが絶対値で最小となる値とする。【選択図】図８
2016065927.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給される複数の表示データに基づいて、外部に接続される表示パネルの複数の信号線を駆動する、表示駆動回路であって、
複数の出力端子と、前記複数の出力端子をそれぞれ駆動する複数のソースアンプと、前記複数のソースアンプにそれぞれ階調電圧を供給する複数の階調電圧選択回路と、前記複数の階調電圧選択回路に前記階調電圧を生成するためのディジタルデータをそれぞれ供給する複数のデータラッチと、ラッチデータ書き込み回路とを備え、
前記複数の出力端子のうち、前記表示パネルの前記複数の信号線に接続される出力端子を有効出力端子とし、接続されない出力端子を無効出力端子とし、
前記ラッチデータ書き込み回路は、前記複数のデータラッチのうち、少なくとも前記無効出力端子に対応するデータラッチに、所定の初期化データを書き込み、
前記ラッチデータ書き込み回路は、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチに、前記複数の表示データを書き込む、
表示駆動回路。
【請求項２】
請求項１において、前記初期化データは、前記階調電圧の最小の絶対値に対応するデータである、
表示駆動回路。
【請求項３】
請求項１において、前記ラッチデータ書き込み回路は、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチを含む全てのデータラッチに、前記所定の初期化データを書き込む、
表示駆動回路。
【請求項４】
請求項３において、前記ラッチデータ書き込み回路は、前記全てのデータラッチを順次指定する、ラッチアドレスカウンタを含んで構成される、
表示駆動回路。
【請求項５】
請求項３において、前記ラッチデータ書き込み回路は、前記有効出力端子に対応する前記データラッチに、前記複数の表示データを書き込む以前に、前記全てのデータラッチに、前記所定の初期化データを書き込む、
表示駆動回路。
【請求項６】
請求項１において、前記表示駆動回路は前記有効出力端子の数を指定されることが可能であり、
前記複数の出力端子は、前記表示駆動回路の１辺に配列され、前記無効出力端子は、前記有効出力端子の数に基づいて、前記１辺の中央部分に指定される、
表示駆動回路。
【請求項７】
請求項１において、前記表示駆動回路は前記有効出力端子の数を指定されることが可能であり、
前記複数の出力端子は、前記表示駆動回路の１辺に配列され、前記無効出力端子は、前記有効出力端子の数に基づいて、前記１辺の両端部分に指定される、
表示駆動回路。
【請求項８】
請求項１において、単一の半導体基板上に形成される、
表示駆動回路。
【請求項９】
請求項８記載の表示駆動回路と前記表示パネルとを備え、前記表示駆動回路が前記表示パネルの基板上に実装されて成る、
表示装置。
【請求項１０】
複数の画素セルに表示階調信号を供給する複数の信号線を備える表示パネルと、表示データを供給するホストプロセッサと、前記表示データに基づいて前記複数の信号線を駆動する表示駆動回路を備える表示装置であって、
前記表示駆動回路は、前記複数の信号線を駆動するための複数の出力端子と、前記複数の出力端子をそれぞれ駆動する複数のソースアンプと、前記複数のソースアンプにそれぞれ階調電圧を供給する複数の階調電圧選択回路と、前記複数の階調電圧選択回路に前記階調電圧を生成するためのディジタルデータをそれぞれ供給する複数のデータラッチと、ホストインタフェース回路とを備え、
前記複数の出力端子のうち、前記表示パネルの前記複数の信号線に接続される出力端子を有効出力端子とし、接続されない出力端子を無効出力端子とし、
前記ホストプロセッサは、前記ホストインタフェース回路を介して、前記複数のデータラッチのうち、少なくとも前記無効出力端子に対応するデータラッチに、所定の初期化データを書き込み、その後、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチに、前記複数の表示データを書き込む、
表示装置。
【請求項１１】
請求項１０において、前記初期化データは、前記階調電圧の最小の絶対値に対応するデータである、
表示装置。
【請求項１２】
請求項１０において、前記ホストプロセッサは、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチを含む全てのデータラッチに、前記所定の初期化データを書き込む、
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動回路および表示装置に関し、特に種々の精細度の表示パネルに接続可能な表示駆動回路およびそれらを搭載する表示装置に好適に利用できるものである。
【背景技術】
【０００２】
液晶表示（ＬＣＤ：Liquid Crystal Display）パネルなどのアクティブマトリクス型表示パネルは、複数の走査（ゲート）配線と複数の信号（ソース）配線とが互いに直交して配線され、交差する点に画素セルが設けられている。表示される画像のライン数が１画面当たりの走査（ゲート）配線の数に対応し、１ライン当たりの画素数が信号（ソース）配線の数に対応する。表示駆動回路は、信号（ソース）配線を駆動するためのソースドライバを備えて、１ライン毎に信号（ソース）配線を駆動する。
【０００３】
ＬＣＤパネルには、ＶＧＡ（640×480），ＳＶＧＡ（800×600），ＸＧＡ（1027×768），ＷＸＧＡ（1280×800），ＷＸＧＡ＋（1440×900），フルハイビジョン（1920×1080）など、種々の精細度（サイズ）があるが、表示駆動回路は、複数の精細度のＬＣＤパネルに接続することができるように、構成されるのが一般的である。
【０００４】
特許文献１には、外部からのモード設定信号により、シリアルに入力される表示データを予め決められた特定の出力端子に対応したデータラッチ回路に、順次取り込むように構成された、液晶駆動回路が開示されている。必要な駆動信号数（信号（ソース）配線の数）に応じて入力データの取り込みを開始するアドレスを決められるので、データ転送の効率が向上されるとされる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１１８９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。即ち、ＬＣＤパネルの信号（ソース）配線に接続されない出力端子（無効出力端子）の出力電圧が不定（unknown）となり、そのために表示中の液晶駆動回路の動作電流が不必要に増加するという問題が発生することがわかった。このとき、無効出力端子を接地電位（ＧＮＤ）に固定し又はハイインピーダンス（Ｈｉ−Ｚ）に制御する回路を付加することによって対策することが考えられる。しかしながら、このような無効出力端子に対する制御を行うための回路を追加することは、実用上困難であることがわかった。その理由は、以下の通りである。ＬＣＤパネルの精細度（サイズ）には、上述のような標準的なもの以外に、種々の精細度（サイズ）が提案され、実際の製品に採用される傾向にある。このように種々の精細度（サイズ）のＬＣＤパネルに対応して上述のような無効出力端子に対する制御を行う場合には、非常に高い自由度、極端には１端子毎に独立に有効か無効かを設定可能とするような自由度が求められることがわかったからである。即ち、出力端子毎に接地電位（ＧＮＤ）に固定し又はハイインピーダンス（Ｈｉ−Ｚ）に制御するスイッチ回路を付加する必要があるばかりではなく、それぞれを１端子毎或いは数個の端子毎に、独立に制御するための制御論理回路がさらに必要となるからである。
【０００７】
以上のように、出力端子の有効／無効を切替える設定数（組合せの自由度）が増えた場合には、回路規模が増加して非現実的となるという問題があることがわかった。
【０００８】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態によれば、下記の通りである。
【００１０】
すなわち、外部から供給される表示データに基づいて、接続される表示パネルの複数の信号線を駆動する、表示駆動回路であって、以下のように構成される。表示駆動回路は、複数の出力端子と、それぞれの出力端子を介して表示パネルの信号線を駆動するソースアンプと、複数のソースアンプにそれぞれ階調電圧を供給する階調電圧選択回路と、複数の階調電圧選択回路に階調電圧を生成するためのディジタルデータをそれぞれ供給する複数のデータラッチと、ラッチデータ書き込み回路と、ラッチデータ書き込み回路とを備える。
【００１１】
複数の出力端子のうち、表示パネルの信号線に接続される出力端子を有効出力端子とし、接続されない出力端子を無効出力端子とする。
【００１２】
ラッチデータ書き込み回路は、データラッチのうち、無効出力端子に対応するデータラッチに、所定の初期化データを書き込み、ラッチデータ書き込み回路は、有効出力端子に対応するデータラッチに、外部から供給される表示データを書き込む。
【発明の効果】
【００１３】
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
【００１４】
すなわち、出力端子の有効／無効を切替える設定数（組合せの自由度）が増えた場合にも、複数の出力端子を個々に接地電位（ＧＮＤ）に固定し又はハイインピーダンス（Ｈｉ−Ｚ）に制御する回路を付加することなく、無効出力端子に不定値が出力されることに起因して消費電力が増大する等の問題の発生を防止することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、比較例の表示ドライバ及びそれを搭載する表示装置の構成を示すブロック図である。
【図２】図２は、表示ドライバにおけるラッチデータと階調電圧のノーマリホワイトの場合の関係を示すグラフである。
【図３】図３は、表示ドライバにおけるラッチデータと階調電圧のノーマリブラックの場合の関係を示すグラフである。
【図４】図４は、表示ドライバにおける有効出力端子と無効出力端子の配置の例を示す説明図である。
【図５】図５は、全ての出力端子が有効出力端子である場合の表示ドライバの動作例を示すタイミングチャートである。
【図６】図６は、出力端子の一部に無効出力端子を含む場合の、出力制御を行う表示ドライバ（比較例）の動作例を示すタイミングチャートである。
【図７】図７は、出力端子の一部に無効出力端子を含む場合の、出力制御を行わない表示ドライバ（比較例）の動作例を示すタイミングチャートである。
【図８】図８は、本発明の表示ドライバ及びそれを搭載する表示装置の構成を示すブロック図である。
【図９】図９は、出力端子の一部に無効出力端子を含む場合の、本発明の表示ドライバの実施形態１の動作例を示すタイミングチャートである。
【図１０】図１０は、出力端子の一部に無効出力端子を含む場合の、本発明の表示ドライバの実施形態２の動作例を示すタイミングチャートである。
【図１１】図１１は、出力端子の一部に無効出力端子を含む場合の、本発明の表示ドライバの実施形態３の動作例を示すタイミングチャートである。
【図１２】図１２は、実施形態４の表示ドライバにおける有効出力端子と無効出力端子の配置の例を示す説明図である。
【図１３】図１３は、出力端子の一部に無効出力端子を含む場合の、本発明の表示ドライバの実施形態４の動作例を示すタイミングチャートである。
【図１４】図１４は、実施形態５の表示ドライバにおけるラッチデータと階調電圧のノーマリホワイトの場合の関係を示すグラフである。
【図１５】図１５は、実施形態５の表示ドライバにおけるラッチデータと階調電圧のノーマリブラックの場合の関係を示すグラフである。
【発明を実施するための形態】
【００１６】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１７】
〔１〕＜ラインラッチを初期化＞
本願において開示される代表的な実施の形態は、外部から供給される複数の表示データに基づいて、外部に接続される表示パネル（２０）の複数の信号線（２１）を駆動する、表示駆動回路（１）であって、以下のように構成される。
【００１８】
複数の出力端子（３、４）と、前記複数の出力端子をそれぞれ駆動する複数のソースアンプ（５）と、前記複数のソースアンプにそれぞれ階調電圧を供給する複数の階調電圧選択回路（６）と、前記複数の階調電圧選択回路に前記階調電圧を生成するためのディジタルデータをそれぞれ供給する複数のデータラッチ（７）と、ラッチデータ書き込み回路（タイミング制御部；２）とを備える。
【００１９】
前記複数の出力端子のうち、前記表示パネルの前記複数の信号線に接続される出力端子を有効出力端子（３）とし、接続されない出力端子を無効出力端子（４）とする。
【００２０】
前記ラッチデータ書き込み回路は、前記複数のデータラッチのうち、少なくとも前記無効出力端子に対応するデータラッチに、所定の初期化データを書き込む。
【００２１】
前記ラッチデータ書き込み回路は、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチに、前記複数の表示データを書き込む。
【００２２】
これにより、出力端子の有効／無効を切替える設定数（組合せの自由度）が増えた場合にも、複数の出力端子（３、４）を個々に接地電位（ＧＮＤ）に固定し又はハイインピーダンス（Ｈｉ−Ｚ）に制御する回路を付加することなく、無効出力端子（４）に不定値が出力されることに起因して消費電力が増大する等の問題の発生を防止することができる。
【００２３】
〔２〕＜初期化データ＝最小の階調電圧に対応するデータ＞
項１において、前記初期化データは、前記階調電圧の最小の絶対値に対応するデータである。
【００２４】
これにより、表示パネル（２０）が液晶表示パネルである場合において、液晶の焼き付きを防止する、ドット反転などの反転駆動を行うときにも、無効出力端子（４）から出力される信号の振幅を最小限に抑えることができる。ここで階調電圧の最小の絶対値に対応するデータとは、出力端子から出力される電圧値の絶対値が最小となるような表示データであって、例えば８ビット階調のノーマリホワイトの表示パネルの場合の１６進２桁のＦＦｈ、ノーマリブラックの場合の１６進２桁の００ｈであり、又は、階調間のビット変化を小さく抑えた符号において１６進２桁の８０ｈであってもよい。ここで、「ｈ」は１６進数表記であることを示す記号であり、本明細書全体で同様に使用される。
【００２５】
〔３〕＜ラインラッチ全体の初期化＞
項１において、前記ラッチデータ書き込み回路は、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチを含む全てのデータラッチに、前記所定の初期化データを書き込む。
【００２６】
これにより、ラインラッチ（７）が有効出力端子に対応するか無効出力端子に対応するかに関わらず全て一律に初期化することができ、ラッチデータ書き込み回路（２）が簡略化される。
【００２７】
〔４〕＜ラッチアドレスカウンタ＞
項３において、前記ラッチデータ書き込み回路は、前記全てのデータラッチを順次指定する、ラッチアドレスカウンタ（１４）を含んで構成される。
【００２８】
これにより、ラッチアドレスカウンタ（１４）によって順次走査すればよいので制御が単純化され、ラッチデータ書き込み回路（２）が簡略化される。
【００２９】
〔５〕＜表示オンより前に初期化シーケンス＞
項３において、前記ラッチデータ書き込み回路は、前記ラッチデータ書き込み回路が、前記有効出力端子に対応する前記データラッチに、前記複数の表示データを書き込む以前に、前記全てのデータラッチに、前記所定の初期化データを書き込む。
【００３０】
これにより、無効出力端子（４）に対応するデータラッチの初期化は、電源投入時に１回だけ実施すれば足りる。
【００３１】
〔６〕＜中央部分に無効出力端子＞
項１において、前記表示駆動回路は前記有効出力端子の数を指定されることが可能であり（１０）、前記複数の出力端子は、前記表示駆動回路の１辺に配列され、前記無効出力端子は、前記有効出力端子の数に基づいて、前記１辺の中央部分に指定される。
【００３２】
これにより、出力端子の有効／無効を各端子に独立に指定することなく、有効／無効出力端子数は、１ビット刻みで指定することができる。出力端子数が、Ｎビット（Ｎは整数）であるとき、１ビット毎に独立に有効／無効を指定するためには、Ｎビットの情報が必要である。この情報を指定するためのレジスタの回路規模が大きくなるだけではなく、レジスタ値に基づく有効／無効のための制御回路も複雑化し、回路規模の増大につながる。これに対し、本項の上記構成によれば、有効出力端子の数を指定するためには、ｌｏｇ２Ｎ以上の整数Ｍを表記することができるビット数、Ｍビットの情報で済む。この情報を指定するレジスタの回路規模が低減されるのみならず、指定のための制御回路が簡略化され必要な回路規模が少なく抑えられる。例えば、出力端子数をフルハイビジョンに対応可能な１０８０個とすると、出力端子毎に個々に独立に有効／無効を指定しようとすれば１０８０ビットのレジスタが必要となるのに対して、有効出力端子の数を指定するためには、１１ビットのレジスタで済む。有効出力端子の数は、１ビット刻みで指定することができるので、接続される表示パネルの信号線数に対する自由度は失われない。なお、「有効出力端子の数を指定する」には、有効出力端子の数そのもの、無効出力端子の数、予め仕様で許容される有効出力端子の数の種類の中から実際に接続される表示パネルに応じて、その種類を指定するような指定方法が含まれる。
【００３３】
〔７〕＜両端部分に無効出力端子＞
項１において、前記表示駆動回路は前記有効出力端子の数を指定されることが可能であり（１０）、前記複数の出力端子は、前記表示駆動回路の１辺に配列され、前記無効出力端子は、前記有効出力端子の数に基づいて、前記１辺の両端部分に指定される。
【００３４】
これにより、項６と同様に、出力端子の有効／無効を各端子に独立に指定することなく、有効／無効出力端子数は、１ビット刻みで指定することができる。
【００３５】
〔８〕＜表示ドライバＩＣ＞
項１から項７のうちのいずれか１項において、表示駆動回路（１）は、単一の半導体基板上に形成される。
【００３６】
これにより、表示ドライバＩＣが提供され、それが搭載される表示装置（１００）の実装面積を小さく抑えることができる。
【００３７】
〔９〕＜表示装置＞
本願において開示される代表的な実施の形態に係る表示装置（１００）は、項８記載の表示駆動回路（１）と前記表示パネル（２０）とを備え、前記表示駆動回路が前記表示パネルの基板上に実装されて成る。
【００３８】
これにより、コストが低減された表示装置（１００）を提供することができる。複数種類の精細度（サイズ）の表示パネル（２０）に共通の表示駆動回路（表示ドライバＩＣ）（１）とすることができるので、表示ドライバＩＣの量産効果により表示装置全体のコストが低減される。
【００３９】
〔１０〕＜ホストプロセッサがラインラッチを初期化＞
本願において開示される代表的な実施の形態は、複数の画素セル（２３）に表示階調信号を供給する複数の信号線（２１）を備える表示パネル（２０）と、表示データを供給するホストプロセッサ（３０）と、前記表示データに基づいて前記複数の信号線を駆動する表示駆動回路（１）を備える表示装置（１００）であって、以下のように構成される。
【００４０】
前記表示駆動回路は、前記複数の信号線を駆動するための複数の出力端子（３、４）と、前記複数の出力端子をそれぞれ駆動する複数のソースアンプ（５）と、前記複数のソースアンプにそれぞれ階調電圧を供給する複数の階調電圧選択回路（６）と、前記複数の階調電圧選択回路に前記階調電圧を生成するためのディジタルデータをそれぞれ供給する複数のデータラッチ（７）と、ホストインタフェース回路（９）とを備える。
【００４１】
前記複数の出力端子のうち、前記表示パネルの前記複数の信号線に接続される出力端子を有効出力端子（３）とし、接続されない出力端子を無効出力端子（４）とする。
【００４２】
前記ホストプロセッサは、前記ホストインタフェース回路を介して、前記複数のデータラッチのうち、少なくとも前記無効出力端子に対応するデータラッチに、所定の初期化データを書き込み、その後、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチに、前記複数の表示データを書き込む。
【００４３】
これにより、表示駆動回路内にラッチデータ書き込み回路を備えることなく、項１と同様の効果を奏する。
【００４４】
〔１１〕＜初期化データ＝最小の階調電圧に対応するデータ＞
項１０において、前記初期化データは、前記階調電圧の最小の絶対値に対応するデータである。
【００４５】
これにより、項２と同様の効果を奏する。
【００４６】
〔１２〕＜ラインラッチ全体の初期化＞
項１０において、前記ホストプロセッサは、前記複数のデータラッチのうち、前記有効出力端子に対応するデータラッチを含む全てのデータラッチに、前記所定の初期化データを書き込む。
【００４７】
これにより、項３と同様の効果を奏する。
【００４８】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４９】
〔比較例〕（従来技術において発生する課題）
図１は、比較例の表示ドライバ１及びそれを搭載する表示装置１００の構成を示すブロック図である。
【００５０】
表示装置１００は、表示パネル２０と、表示駆動回路である表示ドライバ１と、ホストプロセッサ３０とを含んで構成される。表示ドライバ１は、ホストプロセッサ３０から供給される表示データを、対応する階調電圧に変換して、表示パネル２０を駆動することによって、表示パネル２０に画像が表示される。
【００５１】
表示パネル２０は、例えばＬＣＤなどのアクティブマトリクス型表示パネルであって、複数の走査（ゲート）配線２２と複数の信号（ソース）配線２１とが互いに直交して配線され、交差する点に画素セル２３を有する。表示される画像のライン数が１画面当たりの走査（ゲート）配線の数に対応し、１ライン当たりの画素数が信号（ソース）配線の数に対応する。走査によって順次選択される走査（ゲート）配線２２に接続される画素セル２３に対して、表示ドライバ１によって並列に駆動される信号（ソース）配線２１の階調電圧に対応する電荷が転送される。画素セル２３は個々に階調電圧に対応する電荷を保持し、保持される電荷によって形成される電界の強さに基づいて対応する輝度を表示する。
【００５２】
表示ドライバ１は、出力端子３、４、ソースアンプ５、階調電圧選択回路６、データラッチ７、階調電圧生成回路８、タイミング制御部（ＴＣＯＮ）２、及び、インタフェース回路９を含んで構成される。タイミング制御部（ＴＣＯＮ）２は、レジスタ部１０、データ処理部１１、ラッチデータ生成部１２、制御信号生成部１３、及び、ラッチアドレスカウンタ１４を含んで構成される。表示ドライバ１は、さらに、表示パネル２０の走査（ゲート）配線を駆動する、ゲート駆動回路を内蔵してもよい。または、表示ドライバ１が、そのガラス基板上にゲート駆動回路（GIP: Gate In Panel）を備えるときに、そのゲート駆動回路（ＧＩＰ）に供給するクロックや制御信号を供給する回路を内蔵してもよい。
【００５３】
出力端子は、表示パネル２０に接続される有効出力端子３と接続されない無効出力端子４とに分けられる。有効出力端子３か無効出力端子４かは、レジスタ（例えばタイミング制御部２に内蔵されるレジスタ部１０）や端子のレベル固定によって、接続される表示パネル２０の仕様に合わせて設定可能とされる。有効／無効を含む全ての出力端子３、４はソースアンプ５によって駆動される。ここで、ソースアンプ５は、出力端子３、４と同数のアンプで構成されており、個々のアンプをソースアンプ５と呼ぶ場合もある。また、図示は省略されるが、ソースアンプ５は隣接する２個の出力端子ごとに、正極側の階調電圧を出力する正極側アンプと負極側の階調電圧を出力する負極側アンプとが対応付けられて設けられ、出力端子３、４と間に正極と負極とを入れ替えるスイッチ回路を備えてもよい。これにより、表示パネル１がＬＣＤの場合に液晶の焼き付きを防止するためのドット反転、ライン反転などの反転駆動を行なうことができる。
【００５４】
表示ドライバ１は、インタフェース回路９を介してホストプロセッサ３０と接続される。ホストプロセッサ３０は、各種の制御コマンド、制御パラメータ及び表示データを、表示ドライバ１に供給する。インタフェース回路９を介して供給された、各種の制御コマンドや制御パラメータは、タイミング制御部（ＴＣＯＮ）２内のデータ処理部１１により、レジスタ部１０や制御信号生成部１３などに適宜転送され、供給された表示データはラッチデータ生成部１２に転送される。
【００５５】
データラッチ７は、表示データのビット数のラッチ回路を、出力端子３、４と同数、即ち、ソースアンプ５と同数備え、１ライン分の表示データを並列に階調電圧選択回路６に供給する。ラインラッチと呼ばれる場合もある。階調電圧生成回路８は、表示データに対応する複数の階調基準電圧を生成して、階調電圧選択回路６に供給する。一例として、表示データが８ビットで、階調電圧を０Ｖ〜±５Ｖの範囲とするとき、階調電圧生成回路８は、８ビット２５６階調の階調基準電圧を、正極側と負極側の２組生成して、階調電圧選択回路６に供給する。階調電圧選択回路６のうち、ソースアンプ５の正極側アンプに接続されるものは、正極側の２５６階調の階調基準電圧から、データラッチ７から供給される８ビットの表示データに対応する１つの階調電圧を選択して、ソースアンプ５のうち接続される正極側アンプに供給する。同様に、階調電圧選択回路６のうち、ソースアンプ５の負極側アンプに接続されるものは、負極側の２５６階調の階調基準電圧から、データラッチ７から供給される８ビットの表示データに対応する１つの階調電圧を選択して、ソースアンプ５のうち接続される負極側アンプに供給する。ソースアンプ５は、表示ドライバ１に供給された表示データに基づく階調電圧を、対応する出力端子３、４に出力する。
【００５６】
出力端子のすべてが有効出力端子３である場合には、データラッチ７の全てのラッチ回路に有効な表示データが書き込まれ、階調選択回路６によって対応する階調電圧に変換され、ソースアンプ５のすべてのアンプを使って、すべての出力端子が駆動される。
【００５７】
ここで、表示データと階調電圧の関係について説明する。階調電圧がアナログの電圧値であるのに対して、表示データはディジタル値であるので、種々の対応付けが可能である。例えば、ＬＣＤパネルにはノーマリホワイト（Normally White）とノーマリブラック（Normally Black）の２種類のタイプがあり、それぞれに適する表示データと階調電圧の対応付けが存在する。ノーマリホワイトは、階調電圧を印加しない時に透過率あるいは反射率が最大（画面が白くなる状態）となり、階調電圧を印加すると透過率が下がる方式であり、ノーマリブラックは、逆に、階調電圧を印加しない時に透過率あるいは反射率が最小（画面が黒くなる状態）となり、階調電圧を印加すると透過率が上がる方式である。
【００５８】
図２と図３は、表示ドライバにおけるラッチデータと階調電圧の関係を示すグラフであり、図２はノーマリホワイトの場合、図３はノーマリブラックの場合の関係をそれぞれ示す。横軸（Input data）には８ビットのラッチデータが１６進２桁で示され、縦軸（Source Output）にはソースアンプ５の出力である、正極側と負極側の階調電圧が０Ｖから±５Ｖで示される。
【００５９】
図２のノーマリホワイトの場合、ラッチデータ００ｈに対応する階調電圧はその絶対値が最大となる、±５Ｖの電源側の電圧レベルであり、ＦＦｈに対応する階調電圧はその絶対値が最小となるグランド（ＧＮＤ）側の電圧レベルである。ノーマリホワイトは、階調電圧を印加しない時に画面が白くなるので、ラッチデータのＦＦｈが高輝度（白色）に００ｈが低輝度（黒色）に対応する。
【００６０】
図３のノーマリブラックの場合は、逆に、ラッチデータ００ｈに対応する階調電圧はその絶対値が最小となるグランド（ＧＮＤ）側の電圧レベルであり、ＦＦｈに対応する階調電圧はその絶対値が最大となる、±５Ｖの電源側の電圧レベルである。ノーマリブラックは、階調電圧を印加しない時に画面が黒くなるので、上述の関係とすることにより、ノーマリホワイトの場合と同様に、ラッチデータのＦＦｈを高輝度（白色）に００ｈを低輝度（黒色）に対応付けることができる。
【００６１】
次に、表示パネル２０の種々の仕様に対して、表示ドライバ１において、複数の出力端子をどのように有効出力端子３と無効出力端子４に割り付けるかについて説明する。
【００６２】
図４は、表示ドライバ１における有効出力端子３と無効出力端子４の配置の例を示す説明図である。接続される表示パネル２０の信号（ソース）端子数が、１０８０ｃｈ（ｃｈ：channel）、９００ｃｈ、７２０ｃｈの３通りそれぞれについて、表示ドライバ１の１辺の中央側に無効出力端子４を配置して両端側を有効出力端子３とする場合（（ａ）、（ｂ）、（ｃ））と、表示ドライバ１の１辺の両端側に無効出力端子４を配置して中央側を有効出力端子３とする場合（（ｄ）、（ｅ）、（ｆ））を例示した。表示ドライバ１の出力端子数は合計１０８０個（Ｓ１〜Ｓ１０８０）とした例である。無効出力端子４にはハッチングを施す。
【００６３】
接続される表示パネル２０の信号（ソース）端子数が１０８０ｃｈの場合には、当然ながら、表示ドライバ１の１辺の中央側に無効出力端子４を配置する場合（ａ）も、表示ドライバ１の１辺の両端側に無効出力端子４を配置する場合（ｄ）も、全ての出力端子（Ｓ１〜Ｓ１０８０）が有効出力端子３とされ、無効出力端子４はない。
【００６４】
接続される表示パネル２０の信号（ソース）端子数が９００ｃｈで、表示ドライバ１の１辺の中央側に無効出力端子４を配置する場合（ｂ）には、中央側のＳ４５１〜Ｓ６３０が無効出力端子４とされ、左端側のＳ１〜Ｓ４５０と右端側のＳ６３１〜Ｓ１０８０が有効出力端子３とされる。一方、表示ドライバ１の１辺の両端側に無効出力端子４を配置する場合（ｅ）には、中央側のＳ９１〜Ｓ９９０が有効出力端子３とされ、左端側のＳ１〜Ｓ９０と右端側のＳ９９１〜Ｓ１０８０が無効出力端子４とされる。
【００６５】
接続される表示パネル２０の信号（ソース）端子数が７２０ｃｈで、表示ドライバ１の１辺の中央側に無効出力端子４を配置する場合（ｃ）には、中央側のＳ３６１〜Ｓ７２０が無効出力端子４とされ、左端側のＳ１〜Ｓ１８０と右端側のＳ９０１〜Ｓ１０８０が有効出力端子３とされる。一方、表示ドライバ１の１辺の両端側に無効出力端子４を配置する場合（ｆ）には、中央側のＳ１８１〜Ｓ９００が有効出力端子３とされ、左端側のＳ１〜Ｓ１８０と右端側のＳ９０１〜Ｓ１０８０が無効出力端子４とされる。
【００６６】
ここで説明した有効出力端子３と無効出力端子４の配置は、一例に過ぎず、他にも多数の配置例があり得る。また、表示ドライバ１の端子数（Ｓ１〜Ｓ１０８０）、表示パネル２０の信号端子数、１０８０ｃｈ、９００ｃｈ、７２０ｃｈについても、一例に過ぎない。
【００６７】
比較例の表示ドライバ１の動作について説明する。
【００６８】
図５は、全ての出力端子（Ｓ１〜Ｓ１０８０）が有効出力端子３である場合の表示ドライバ１の動作例を示すタイミングチャートである。横軸は時間（time）であり、縦軸方向には上から順に、表示ＯＮ信号、ラッチデータ転送信号、ラッチアドレス、出力端子Ｓ１〜Ｓ４５０、Ｓ４５１〜Ｓ６３０、Ｓ６３１〜Ｓ１０８０にそれぞれ対応するデータラッチ７の動作とソースアンプ５の出力波形が、模式的に示される。
【００６９】
電源投入後時刻ｔ４において表示オンとされる前に、データラッチ７に初期データが書き込まれる。時刻ｔ１〜ｔ２の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、グランド（ＧＮＤ）側階調電圧に対応する初期データが書き込まれる。その後、時刻ｔ２〜ｔ３の期間にラッチアドレスが４５１から６３０まで順次カウントアップされ、Ｓ４５１〜Ｓ６３０に対応するデータラッチ７に、グランド（ＧＮＤ）側階調電圧に対応する初期データが書き込まれ、時刻ｔ３〜ｔ４の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、グランド（ＧＮＤ）側階調電圧に対応する初期データが書き込まれる。
【００７０】
時刻ｔ４において表示オンとされると、ラッチデータ転送信号がアサートされ、ソースアンプ出力はそれぞれ書き込まれた初期データに応じて駆動される。この例では全てグランド（ＧＮＤ）側階調電圧が出力される。また、時刻ｔ５〜ｔ８の期間に、１ライン目の表示データがデータラッチ７に書き込まれる。まず、時刻ｔ５〜ｔ６の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、対応する信号（ソース）配線の表示データが書き込まれる。その後、時刻ｔ６〜ｔ７の期間にラッチアドレスが４５１から６３０まで順次カウントアップされ、Ｓ４５１〜Ｓ６３０に対応するデータラッチ７に対応する表示データが書き込まれ、時刻ｔ７〜ｔ８の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、対応する表示データが書き込まれる。
【００７１】
時刻ｔ８においてラッチデータ転送信号がアサートされると、ソースアンプ出力にはそれぞれ書き込まれた表示データに応じた階調電圧が出力される。また、時刻ｔ９〜ｔ１２の期間に、次の２ライン目の表示データがデータラッチ７に書き込まれる。まず、時刻ｔ９〜ｔ１０の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、対応する信号（ソース）配線の２ライン目の表示データが書き込まれる。その後、時刻ｔ１０〜ｔ１１の期間にラッチアドレスが４５１から６３０まで順次カウントアップされ、Ｓ４５１〜Ｓ６３０に対応するデータラッチ７に対応する２ライン目の表示データが書き込まれ、時刻ｔ１１〜ｔ１２の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、対応する２ライン目の表示データが書き込まれる。
【００７２】
時刻ｔ１２においてラッチデータ転送信号がアサートされると、ソースアンプ出力にはそれぞれ書き込まれた表示データに応じた階調電圧が出力される。このとき、反転駆動により２ライン目の階調電圧は、１ライン目の階調電圧とは逆極性とされる。時刻ｔ１３〜ｔ１６の期間に、次の３ライン目の表示データがデータラッチ７に書き込まれ、その後、同様に各ラインの表示データがデータラッチ７に書き込まれ、対応する階調電圧がソースアンプ出力から出力される。
【００７３】
図６は、出力端子（Ｓ１〜Ｓ１０８０）の一部に無効出力端子４を含む場合の、出力制御を行う表示ドライバ（比較例）１の動作例を示すタイミングチャートである。図５と同様に、横軸は時間（time）であり、縦軸方向には上から順に、表示ＯＮ信号、ラッチデータ転送信号、ラッチアドレス、出力端子Ｓ１〜Ｓ４５０、Ｓ４５１〜Ｓ６３０、Ｓ６３１〜Ｓ１０８０にそれぞれ対応するデータラッチ７の動作とソースアンプ５の出力波形が、模式的に示される。図６には、出力端子Ｓ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０が有効出力端子３であり、出力端子Ｓ４５１〜Ｓ６３０が無効出力端子４である場合が例示される。ソースアンプ５のうち、無効出力端子４であるＳ４５１〜Ｓ６３０に接続されるアンプは、タイミング制御部（ＴＣＯＮ）２の制御信号生成部１３から供給される出力状態制御信号によって、無効出力端子４をグランド（ＧＮＤ）に固定するかハイインピーダンス（Ｈｉ−Ｚ）に制御される（図１参照）。
【００７４】
電源投入後時刻ｔ４において表示オンとされる前に、図５に示した動作例と同様に、データラッチ７に初期データが書き込まれるが、この比較例では無効出力端子４があるので、これに対応するデータラッチ７にはデータが書き込まれない。時刻ｔ１〜ｔ２の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、グランド（ＧＮＤ）側階調電圧に対応する初期データが書き込まれ、その後、時刻ｔ２〜ｔ３の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、有効出力端子３であるＳ６３１〜Ｓ１０８０に対応するデータラッチ７に、グランド（ＧＮＤ）側階調電圧に対応する初期データが書き込まれる。
【００７５】
時刻ｔ４において表示オンとされると、ラッチデータ転送信号がアサートされ、ソースアンプ出力はそれぞれ書き込まれた初期データに応じて駆動される。この例では、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に対してはグランド（ＧＮＤ）側階調電圧が出力されるが、無効出力端子４であるＳ４５１〜Ｓ６３０は、グランド（ＧＮＤ）またはハイインピーダンス（Ｈｉ−Ｚ）のままである。また、時刻ｔ５〜ｔ７の期間に、１ライン目の表示データがデータラッチ７に書き込まれる。ここでも、データラッチ７のうち、有効出力端子３に対応するアドレスにのみ表示データが書き込まれ、無効出力端子４に対応するアドレスにはデータは書き込まれない。まず、時刻ｔ５〜ｔ６の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に表示データが書き込まれ、時刻ｔ６〜ｔ７の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、対応する表示データが書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ４５１〜Ｓ６３０に対応するアドレスにはデータは書き込まれない。
【００７６】
時刻ｔ８においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に対応するソースアンプ出力にはそれぞれ書き込まれた表示データに応じた階調電圧が出力されるが、無効出力端子４であるＳ４５１〜Ｓ６３０は、出力状態制御信号によってグランド（ＧＮＤ）に固定するかハイインピーダンス（Ｈｉ−Ｚ）に制御された状態が継続する。時刻ｔ９〜ｔ１１の期間に、次の２ライン目の表示データがデータラッチ７に書き込まれる。まず、時刻ｔ９〜ｔ１０の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、対応する信号（ソース）配線の２ライン目の表示データが書き込まれる。その後、時刻ｔ１０〜ｔ１１の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、対応する２ライン目の表示データが書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ４５１〜Ｓ６３０に対応するアドレスにはデータは書き込まれない。
【００７７】
時刻ｔ１２においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に対応するソースアンプ出力にはそれぞれ書き込まれた表示データに応じた２ライン目の階調電圧が出力されるが、無効出力端子４であるＳ４５１〜Ｓ６３０は、出力状態制御信号によってグランド（ＧＮＤ）に固定するかハイインピーダンス（Ｈｉ−Ｚ）に制御された状態が継続する。このとき、反転駆動により２ライン目の階調電圧は、１ライン目の階調電圧とは逆極性とされる。時刻ｔ１３〜ｔ１５の期間に、次の３ライン目の表示データがデータラッチ７に書き込まれ、その後、同様に各ラインの表示データがデータラッチ７に書き込まれ、対応する階調電圧がソースアンプ出力から出力される。
【００７８】
図７は、出力端子（Ｓ１〜Ｓ１０８０）の一部に無効出力端子４を含む場合の、出力制御を行わない表示ドライバ（比較例）１の動作例を示すタイミングチャートである。図５と図６と同様に、横軸は時間（time）であり、縦軸方向には上から順に、表示ＯＮ信号、ラッチデータ転送信号、ラッチアドレス、出力端子Ｓ１〜Ｓ４５０、Ｓ４５１〜Ｓ６３０、Ｓ６３１〜Ｓ１０８０にそれぞれ対応するデータラッチ７の動作とソースアンプ５の出力波形が、模式的に示される。図７も図６と同様に、出力端子Ｓ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０が有効出力端子３であり、出力端子Ｓ４５１〜Ｓ６３０が無効出力端子４である場合であるが、図６が無効出力端子４を出力状態制御信号によってグランド（ＧＮＤ）に固定するかハイインピーダンス（Ｈｉ−Ｚ）に制御するように構成された表示ドライバ１の動作であるのに対し、図７にはそのような出力制御を行わない表示ドライバ（比較例）１の動作例が例示される。出力制御が行われないため、時刻ｔ４において表示オンとされると、無効出力端子４であるＳ４５１〜Ｓ６３０に対応するデータラッチ７に保持される不定値に対応する階調電圧が、ソースアンプ出力Ｓ４５１〜Ｓ６３０に出力される。それ以外の動作は、図６を引用して説明した上述の比較例と同じであるため、説明を省略する。無効出力端子４であるＳ４５１〜Ｓ６３０に対応するデータラッチ７に保持されるデータは、不定値ではあるが一定のまま変化しないが、ソースアンプ５は反転駆動を行うため、時刻ｔ４〜ｔ８の期間、時刻ｔ８〜ｔ１２の期間、時刻ｔ１２〜ｔ１６の期間で、階調電圧の極性は正極と負極の間で振幅することとなる。
【００７９】
以上図７を引用して説明したように、出力制御を行わない表示ドライバ１では、表示パネル２０の信号（ソース）配線２１に接続されない出力端子（無効出力端子４）の出力電圧が不定となる。このとき、無効出力端子４を駆動するソースアンプ７において反転駆動に伴う充放電電流が流れ、また中間的な電圧を出力するための貫通電流が流れ発生し、そのため、表示中の表示ドライバ１の動作電流が不必要に増加するという問題が発生することがわかった。
【００８０】
これに対して図６を引用して説明したように、出力制御を行う表示ドライバ１では、無効出力端子４のソースアンプ出力は、出力状態制御信号によってグランド（ＧＮＤ）に固定されるかハイインピーダンス（Ｈｉ−Ｚ）に制御されるため、上述のような問題は発生しない。しかしながら、例えば、ＬＣＤパネルの精細度（サイズ）には、既に述べたような標準的なもの以外に、種々の精細度（サイズ）が提案され、実際の製品に採用される傾向にある接続されるため、有効出力端子３と無効出力端子４の数は、１端子刻みで可変とすることが望ましい。これを実現するために、出力制御を行う表示ドライバ１では、有効出力端子３と無効出力端子４を１端子毎に独立に設定することができるように、例えば出力端子数と同数ビットのレジスタを備え、さらにソースアンプ７を構成する個々のアンプについて、出力をグランド（ＧＮＤ）に固定するかハイインピーダンス（Ｈｉ−Ｚ）にするかの制御を可能とするように構成すると、出力状態制御信号の数が膨大となり、これを生成するための制御信号生成部１３の回路規模が膨大となるため、現実的には採用することができない。
【００８１】
〔実施形態１〕＜データラッチの初期化＞
図８は、本発明の表示ドライバ１及びそれを搭載する表示装置１００の構成を示すブロック図である。
【００８２】
図１に示した比較例の表示ドライバ１及びそれを搭載する表示装置１００の構成と同様に、表示装置１００は、表示パネル２０と、表示駆動回路である表示ドライバ１と、ホストプロセッサ３０とを含んで構成される。表示ドライバ１は、ホストプロセッサ３０から供給される表示データを、対応する階調電圧に変換して、表示パネル２０を駆動することによって、表示パネル２０に画像が表示される。特に制限されないが、表示ドライバ１は、例えば、公知のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor field effect transistor）ＬＳＩ（Large Scale Integrated circuit）の製造技術を用いて、シリコンなどの単一の半導体基板上に集積回路として構成される。表示パネル２０と表示ドライバ１とホストプロセッサ３０の構成と動作は、概ね既に図１を引用して説明した比較例の表示ドライバ１及び表示装置１００と同様であるので、構成と動作が同じである部分については説明を省略する。
【００８３】
表示ドライバ１における構成上の相違点は、タイミング制御部（ＴＣＯＮ）２において、制御信号生成部１３からラッチデータ生成部１２に対して、無効出力部データ生成を制御する制御信号が供給されている点である。制御信号生成部１３は、データラッチ７のうち、無効出力端子４に対応するラッチ回路にも、所定の初期化データを書き込むことができるように構成される。即ち、表示オンとされるよりも前の段階で、ラッチアドレスカウンタ１４から、無効出力端子４に対応するアドレスをデータラッチ７に対して出力させ、それと同期して、ラッチデータ生成部１２から所定の初期化データをデータラッチ７に書き込む。これにより、データラッチ７は不定値を保持するのではなく所定のデータに初期化されるので、その初期化データを適切に選ぶことにより、ソースアンプ５の出力を個々に制御することなく、表示オン後の反転駆動においても、無効出力端子４に不定値の振幅が出力されることが防止される。即ち、出力端子の有効／無効を切替える設定数（組合せの自由度）が増えた場合にも、複数の出力端子を個々にグランド（ＧＮＤ）に固定し又はハイインピーダンス（Ｈｉ−Ｚ）に制御する回路を付加することなく、無効出力端子４に不定値が出力されることに起因して消費電力が増大する等の問題の発生を防止することができる。
【００８４】
ここで、初期化データは、階調電圧の最小の絶対値に対応するデータとするのが好ましい。即ち、図２に示したノーマリホワイトの例では、初期化データはＦＦｈとするのが好ましく、図３に示したノーマリブラックの例では、初期化データは００ｈとするのが好ましい。これにより、表示パネル２０がＬＣＤパネルで反転駆動を行うときにも、無効出力端子４から出力される信号の振幅を最小限に抑えることができる。
【００８５】
データラッチ７についての初期化は、少なくとも無効出力端子４に対応するアドレスに対してのみ実行すれば足りる。しかし、有効出力端子３か無効出力端子４かに関わらず、データラッチ７の全てのアドレスに対して実行することもできる。これにより、ラッチアドレスカウンタ１４は、全てが有効出力端子３であるときの動作と同じように、単純なカウンタ動作を行えば良いので、ラッチアドレスカウンタ１４と制御信号生成部１３の回路構成が簡略化され、回路規模が少なく抑えられる。
【００８６】
実施形態１の表示ドライバ１の動作について、さらに詳しく説明する。
【００８７】
図９は、出力端子の一部に無効出力端子４を含む場合の、表示ドライバ１の動作例を示すタイミングチャートである。図５〜７と同様に、横軸は時間（time）であり、縦軸方向には上から順に、表示ＯＮ信号、ラッチデータ転送信号、ラッチアドレス、出力端子Ｓ１〜Ｓ４５０、Ｓ４５１〜Ｓ６３０、Ｓ６３１〜Ｓ１０８０にそれぞれ対応するデータラッチ７の動作とソースアンプ５の出力波形が、模式的に示される。図９も図６〜７と同様に、出力端子Ｓ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０が有効出力端子３であり、出力端子Ｓ４５１〜Ｓ６３０が無効出力端子４である場合である。
【００８８】
電源投入後時刻ｔ４において表示オンとされる前に、図６〜７に示した動作例と同様に、データラッチ７に初期データが書き込まれるが、比較例では無効出力端子４があるので、これに対応するデータラッチ７にはデータが書き込まれないのに対して、本実施形態１では無効出力端子（Ｓ４５１〜Ｓ６３０）４に対応するデータラッチ７にも初期データが書き込まれる。時刻ｔ１〜ｔ２の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、グランド（ＧＮＤ）側階調電圧である初期データが書き込まれ、その後、時刻ｔ２〜ｔ３の期間にラッチアドレスが４５１から６３０まで順次カウントアップされ、無効出力端子４であるＳ４５１〜Ｓ１０８０に対応するデータラッチ７にも、グランド（ＧＮＤ）側階調電圧である初期データが書き込まれる。さらにその後、時刻ｔ３〜ｔ４の期間にはラッチアドレスが６３１から１０８０まで順次カウントアップされ、有効出力端子３であるＳ６３１〜Ｓ１０８０に対応するデータラッチ７に、グランド（ＧＮＤ）側階調電圧である初期データが書き込まれる。図９で、時刻ｔ１〜ｔ４の期間を、比較例との対比のために３つの期間に分けて表記したが、上記のように、時刻ｔ１〜ｔ４の期間には、ラッチアドレスが１から１０８０まで順次カウントアップされ、有効出力端子３に対応するか無効出力端子４に対応するかに関わらず、すべてのデータラッチ７に、初期データが書き込まれる。
【００８９】
時刻ｔ４において表示オンとされると、ラッチデータ転送信号がアサートされ、ソースアンプ出力はそれぞれ書き込まれた初期データに応じて駆動される。この例では、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に加えて無効出力端子４であるＳ４５１〜Ｓ６３０に対してもグランド（ＧＮＤ）側階調電圧が出力される。これと並行して時刻ｔ５〜ｔ７の期間に、１ライン目の表示データがデータラッチ７に書き込まれる。ここでは、データラッチ７のうち、有効出力端子３に対応するアドレスにのみ表示データが書き込まれ、無効出力端子４に対応するアドレスにはデータは書き込まれない。まず、時刻ｔ５〜ｔ６の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に表示データが書き込まれ、時刻ｔ６〜ｔ７の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、対応する表示データが書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ４５１〜Ｓ６３０に対応するアドレスにはデータは書き込まれないので、既に書き込まれている初期化データが保持される。
【００９０】
時刻ｔ８においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に対応するソースアンプ出力にはそれぞれ書き込まれた表示データに応じた階調電圧が出力される。無効出力端子４であるＳ４５１〜Ｓ６３０は、対応するデータラッチ７に保持されている初期化データに基づいて、グランド（ＧＮＤ）側階調電圧が出力される。時刻ｔ９〜ｔ１１の期間に、次の２ライン目の表示データがデータラッチ７に書き込まれる。まず、時刻ｔ９〜ｔ１０の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、対応する信号（ソース）配線の２ライン目の表示データが書き込まれ、その後、時刻ｔ１０〜ｔ１１の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、対応する２ライン目の表示データが書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ４５１〜Ｓ６３０に対応するアドレスには新たなデータは書き込まれないので、既に書き込まれている初期化データがそのまま引き続き保持される。
【００９１】
時刻ｔ１２においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に対応するソースアンプ出力にはそれぞれ書き込まれた表示データに応じた２ライン目の階調電圧が出力され、無効出力端子４であるＳ４５１〜Ｓ６３０は、対応するデータラッチ７に保持されている初期化データに基づいて、グランド（ＧＮＤ）側階調電圧が出力される。このとき、反転駆動により２ライン目の階調電圧は、１ライン目の階調電圧とは逆極性とされる。表示データに応じた階調電圧は、１ライン目と２ライン目で極性が反転するため、大きな振幅となる。これと同様に、無効出力端子４におけるグランド（ＧＮＤ）側階調電圧も同様に極性が反転される。グランド（ＧＮＤ）側階調電圧が０Ｖと等しければ、無効出力端子４には振幅は現れない。仮に０Ｖでなくてもグランド（ＧＮＤ）側階調電圧はその表示パネル印加される階調電圧の最小値であるから、無効出力端子４に現れる信号の振幅は最小限に抑えられる。その後、次の３ライン目以降の表示データが有効出力端子３に対応するデータラッチ７に順次書き込まれ、無効出力端子４に対応するデータラッチには初期データが保持され続けるので、有効出力端子３には表示データに対応する階調電圧がソースアンプ出力から順次出力される一方、無効出力端子４は、グランド（ＧＮＤ）側階調電圧の出力が維持される。
【００９２】
出力制御を行わない比較例の表示ドライバ１では、図７を引用して説明したように、無効出力端子４の出力電圧が不定となり、無効出力端子４を駆動するソースアンプ７において反転駆動に伴う充放電電流が流れ、または中間的な電圧を出力するための貫通電流が発生し、そのために、表示中の表示ドライバ１の動作電流が不必要に増加する問題が懸念された。
【００９３】
これに対して、本実施形態１の表示ドライバ１では、以上説明したように、無効出力端子４の出力電圧がグランド（ＧＮＤ）側階調電圧の出力が維持されるので、無効出力端子４を駆動するソースアンプ７において反転駆動に伴う充放電電流はゼロまたは最小限に抑えられ、そのために、表示中の表示ドライバ１の動作電流が不必要に増加するという、本発明が解決しようとする課題が解決される。データラッチ７に対する初期データの書き込みという方法で解決するため、ソースアンプ７に対する出力制御は必要がない。また、上述のようにデータラッチ７に対する初期データの書き込みは、有効出力端子３に対応するか無効出力端子４に対応するかに関わらず全て一律に実行されれば良いので、そのための制御回路は単純にカウントアップするアドレスカウンタで足りることとなり、初期データを書き込むための回路規模の増加も最小限に抑えられる。
【００９４】
〔実施形態２〕＜データラッチの電源側データによる初期化＞
実施形態１では、データラッチ７に書き込む初期データは、有効出力端子３に対応するか無効出力端子４に対応するかに関わらず全て一律に、グランド（ＧＮＤ）側階調電圧に対応する表示データとしたが、必ずしも一律である必要はない。特に有効出力端子３に対応するデータラッチ７に書き込む初期データは、表示パネル２０の状態を初期化するために適切な表示データとすることができる。本実施形態２では、有効出力端子３に対応するデータラッチ７に書き込む初期データを電源側階調電圧に対応する表示データとした例を示す。
【００９５】
図１０は、本発明の表示ドライバ１の実施形態２の動作例を示すタイミングチャートである。図９と同様に、横軸は時間（time）であり、縦軸方向には上から順に、表示ＯＮ信号、ラッチデータ転送信号、ラッチアドレス、出力端子Ｓ１〜Ｓ４５０、Ｓ４５１〜Ｓ６３０、Ｓ６３１〜Ｓ１０８０にそれぞれ対応するデータラッチ７の動作とソースアンプ５の出力波形が、模式的に示される。また、図９と同様に、出力端子Ｓ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０が有効出力端子３であり、出力端子Ｓ４５１〜Ｓ６３０が無効出力端子４である場合である。
【００９６】
電源投入後時刻ｔ４において表示オンとされる前に、図９に示した実施形態１の動作例と同様に、データラッチ７に初期データが書き込まれる。実施形態１では、時刻ｔ１〜ｔ４の期間に、有効出力端子３に対応するか無効出力端子４に対応するかに関わらず、すべてのデータラッチ７に、初期データとしてグランド（ＧＮＤ）側階調電圧に対応する表示データが書き込まれる。本実施形態２でも、無効出力端子（Ｓ４５１〜Ｓ６３０）４に対応するデータラッチ７にも初期データとしてグランド（ＧＮＤ）側階調電圧に対応する表示データが書き込まれるが、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に対応するデータラッチ７には、初期データとして電源側階調電圧に対応する表示データが書き込まれる。時刻ｔ１〜ｔ２の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に、電源側階調電圧である初期データが書き込まれ、その後、時刻ｔ２〜ｔ３の期間にラッチアドレスが４５１から６３０まで順次カウントアップされ、無効出力端子４であるＳ４５１〜Ｓ１０８０に対応するデータラッチ７に、グランド（ＧＮＤ）側階調電圧である初期データが書き込まれる。さらにその後、時刻ｔ３〜ｔ４の期間にはラッチアドレスが６３１から１０８０まで順次カウントアップされ、有効出力端子３であるＳ６３１〜Ｓ１０８０に対応するデータラッチ７に、電源側階調電圧である初期データが書き込まれる。
【００９７】
時刻ｔ４において表示オンとされると、ラッチデータ転送信号がアサートされ、ソースアンプ出力はそれぞれ書き込まれた初期データに応じて駆動される。本実施形態２では、有効出力端子３であるＳ１〜Ｓ４５０とＳ６３１〜Ｓ１０８０に対して電源側階調電圧が出力され、無効出力端子４であるＳ４５１〜Ｓ６３０に対してもグランド（ＧＮＤ）側階調電圧が出力される。これと並行して時刻ｔ５〜ｔ７の期間に、１ライン目の表示データがデータラッチ７に書き込まれる。ここで、実施形態１と同様に、データラッチ７のうち、有効出力端子３に対応するアドレスにのみ表示データが書き込まれ、無効出力端子４に対応するアドレスにはデータは書き込まれない。まず、時刻ｔ５〜ｔ６の期間にラッチアドレスが１から４５０まで順次カウントアップされ、Ｓ１〜Ｓ４５０に対応するデータラッチ７に表示データが書き込まれ、時刻ｔ６〜ｔ７の期間にラッチアドレスが６３１から１０８０まで順次カウントアップされ、Ｓ６３１〜Ｓ１０８０に対応するデータラッチ７にも、対応する表示データが書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ４５１〜Ｓ６３０に対応するアドレスにはデータは書き込まれないので、既に書き込まれている初期化データが保持される。時刻ｔ８以降の動作は、図９に示した実施形態１と同じであるので、説明を省略する。
【００９８】
以上説明したように、有効出力端子３に対応するデータラッチ７の初期化データは、グランド（ＧＮＤ）側階調電圧に対応する表示データに限られず、任意の値であってよく、接続される表示パネル２０の信号線２１の初期状態として最適な階調電圧に対応する表示データとすることができる。
【００９９】
〔実施形態３〕＜無効出力端子を表示ドライバＩＣの１辺の両端側に配置＞
実施形態１と２では、図４の（ｂ）に示すように無効出力端子４（Ｓ４５１〜Ｓ６３０）が、表示ドライバ１の１辺の中央部に配置される場合について説明したが、有効出力端子３と無効出力端子４の配置は任意である。本実施形態３では、図４の（ｅ）に示すように無効出力端子４が、表示ドライバ１の１辺の両端部に配置される場合について説明する。左端側のＳ１〜Ｓ９０と右端側のＳ９９１〜Ｓ１０８０が無効出力端子４であり、中央部分のＳ９１〜Ｓ９９０が有効出力端子３である。
【０１００】
図１１は、本発明の表示ドライバの実施形態３の動作例を示すタイミングチャートである。図９〜１０と同様に、横軸は時間（time）であり、縦軸方向には上から順に、表示ＯＮ信号、ラッチデータ転送信号、ラッチアドレス、及び、データラッチ７の動作とソースアンプ５の出力波形が、模式的に示されるが、ラッチアドレス及びデータラッチ７は、それぞれ、出力端子Ｓ１〜Ｓ９０、Ｓ９１〜Ｓ９９０、Ｓ９９１〜Ｓ１０８０にそれぞれ対応する部分ごとに示される。
【０１０１】
電源投入後時刻ｔ４において表示オンとされる前に、図９に示した実施形態１の動作例と同様に、データラッチ７に初期データが書き込まれる。本実施形態３では有効出力端子３と無効出力端子４の配置が実施形態１とは異なるが、時刻ｔ１〜ｔ４の期間には、ラッチアドレスが１から１０８０まで順次カウントアップされ、有効出力端子３に対応するか無効出力端子４に対応するかに関わらず、すべてのデータラッチ７に、初期データとしてグランド（ＧＮＤ）側階調電圧に対応する表示データが書き込まれるので、この期間の動作は実施形態１の動作と同じである。また、有効出力端子３への初期データは、実施形態２と同様に、任意に変更することができる。
【０１０２】
時刻ｔ４において表示オンとされると、ラッチデータ転送信号がアサートされ、ソースアンプ出力はそれぞれ書き込まれた初期データに応じて駆動される。この例では、無効出力端子４であるＳ１〜Ｓ９０とＳ９９１〜Ｓ１０８０に加えて有効出力端子３であるＳ９１〜Ｓ９９０に対してもグランド（ＧＮＤ）側階調電圧が出力される。これと並行して時刻ｔ５〜ｔ７の期間に、１ライン目の表示データがデータラッチ７に書き込まれる。ここでは、実施形態１の動作例と同様に、データラッチ７のうち、有効出力端子３に対応するアドレスにのみ表示データが書き込まれ、無効出力端子４に対応するアドレスにはデータは書き込まれないが、有効出力端子３の配置が異なるので、時刻ｔ６〜ｔ７の期間にラッチアドレスが９１から９９０まで順次カウントアップされ、Ｓ９１〜Ｓ９９０に対応するデータラッチ７に、対応する表示データが書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ１〜Ｓ９０とＳ９９１〜Ｓ１０８０に対応するアドレスにはデータは書き込まれないので、既に書き込まれている初期化データが保持される。
【０１０３】
時刻ｔ８以降の動作は、有効出力端子３と無効出力端子４の配置の違い以外は、実施形態１と同様である。
【０１０４】
時刻ｔ８においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ９１〜Ｓ９９０に対応するソースアンプ出力にはそれぞれ書き込まれた表示データに応じた階調電圧が出力され、無効出力端子４であるＳ１〜Ｓ９０とＳ９９１〜Ｓ１０８０は、対応するデータラッチ７に保持されている初期化データに基づいて、グランド（ＧＮＤ）側階調電圧が出力される。時刻ｔ１０〜ｔ１１の期間に、ラッチアドレスが９１から９９０まで順次カウントアップされ、次の２ライン目の表示データがデータラッチ７に書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ１〜Ｓ９０とＳ９９１〜Ｓ１０８０に対応するアドレスには新たなデータは書き込まれず、既に書き込まれている初期化データが引き続き保持される。
【０１０５】
時刻ｔ１２においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ９１〜Ｓ９９０に対応するソースアンプ出力には書き込まれた表示データに応じた２ライン目の階調電圧が出力され、無効出力端子４であるＳ１〜Ｓ９０とＳ９９１〜Ｓ１０８０は、対応するデータラッチ７に保持されている初期化データに基づいて、グランド（ＧＮＤ）側階調電圧が出力される。このとき、反転駆動により２ライン目の階調電圧は、１ライン目の階調電圧とは逆極性とされる。
【０１０６】
〔実施形態４〕＜無効出力端子が表示ドライバＩＣの１辺の任意の位置に配置＞
実施形態１と実施形態２には、無効出力端子４を中央、有効出力端子３を両端側に配置した例を示し、実施形態３には、有効出力端子３を中央、無効出力端子４を両端側に配置した例を示したが、有効出力端子３と無効出力端子４の数と配置は、基本的には任意である。
【０１０７】
図１２は、実施形態４の表示ドライバ１における有効出力端子３と無効出力端子４の配置の例を示す説明図である。左端、中央及び右端の３ヵ所に無効出力端子４を設け、有効出力端子３を２ヵ所に分けた配置である。有効出力端子３はＳ９１〜Ｓ４５０とＳ６３１〜Ｓ９９０であり、無効出力端子４はＳ１〜Ｓ９０とＳ４５１〜Ｓ６３０とＳ９９１〜Ｓ１０８０である。
【０１０８】
図１３は、図１２に示される配置で、出力端子の一部に無効出力端子を含む場合の、本発明の表示ドライバ１の動作例を示すタイミングチャートである。図９等と同様に、横軸は時間（time）であり、縦軸方向には上から順に、表示ＯＮ信号、ラッチデータ転送信号、ラッチアドレス、及び、データラッチ７の動作とソースアンプ５の出力波形が、模式的に示されるが、ラッチアドレス及びデータラッチ７は、それぞれ、出力端子Ｓ１〜Ｓ９０、Ｓ９１〜Ｓ４５０、Ｓ４５１〜Ｓ６３０、Ｓ６３１〜Ｓ９９０及びＳ９９１〜Ｓ１０８０にそれぞれ対応する部分ごとに示される。
【０１０９】
電源投入後時刻ｔ４において表示オンとされる前に、図９に示した実施形態１の動作例と同様に、データラッチ７に初期データが書き込まれる。本実施形態３では有効出力端子３と無効出力端子４の配置が実施形態１とは異なるが、時刻ｔ１〜ｔ６の期間には、ラッチアドレスが１から１０８０まで順次カウントアップされ、有効出力端子３に対応するか無効出力端子４に対応するかに関わらず、すべてのデータラッチ７に、初期データとしてグランド（ＧＮＤ）側階調電圧に対応する表示データが書き込まれる。この期間の動作は実施形態１の時刻ｔ１〜ｔ４の期間の動作と同じである。また、有効出力端子３への初期データは、実施形態２と同様に、任意に変更することができる。
【０１１０】
時刻ｔ４において表示オンとされると、ラッチデータ転送信号がアサートされ、ソースアンプ出力はそれぞれ書き込まれた初期データに応じて駆動される。この例では、無効出力端子４であるＳ１〜Ｓ９０とＳ４５１〜Ｓ６３０とＳ９９１〜Ｓ１０８０に加えて、有効出力端子３であるＳ９１〜Ｓ４５０とＳ６３１〜Ｓ９９０に対してもグランド（ＧＮＤ）側階調電圧が出力される。これと並行して、時刻ｔ７〜ｔ８の期間に、ラッチアドレスが９１から４５０まで順次カウントアップされ、１ライン目のＳ９１〜Ｓ４５０に対応する表示データがデータラッチ７に書き込まれ、時刻ｔ８〜ｔ９の期間に、ラッチアドレスが６３１から９９０まで順次カウントアップされ、１ライン目のＳ６３１〜Ｓ９９０に対応する表示データがデータラッチ７に書き込まれる。ここでは、実施形態１の動作例と同様に、データラッチ７のうち、有効出力端子３に対応するアドレスにのみ表示データが書き込まれ、無効出力端子４に対応するアドレスにはデータは書き込まれず、既に書き込まれている初期化データが保持される。
【０１１１】
時刻ｔ１０以降の動作は、有効出力端子３と無効出力端子４の配置の違い以外は、実施形態１と同様である。
【０１１２】
時刻ｔ１０においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ９１〜Ｓ４５０とＳ６３１〜Ｓ９９０に対応するソースアンプ出力にはそれぞれ書き込まれた表示データに応じた階調電圧が出力され、無効出力端子４であるＳ１〜Ｓ９０とＳ４５１〜Ｓ６３０とＳ９９１〜Ｓ１０８０は、対応するデータラッチ７に保持されている初期化データに基づいて、グランド（ＧＮＤ）側階調電圧が出力される。時刻ｔ１１〜ｔ１２の期間に、ラッチアドレスが９１から４５０まで順次カウントアップされ、次の２ライン目のＳ９１〜Ｓ４５０に対応する表示データがデータラッチ７に書き込まれ、時刻ｔ１２〜ｔ１３の期間に、ラッチアドレスが６３１から９９０まで順次カウントアップされ、次の２ライン目のＳ６３１〜Ｓ９９０に対応する表示データがデータラッチ７に書き込まれる。一方、データラッチ７のうち、無効出力端子４であるＳ１〜Ｓ９０とＳ４５１〜Ｓ６３０とＳ９９１〜Ｓ１０８０に対応するアドレスには新たなデータは書き込まれず、既に書き込まれている初期化データが引き続き保持される。
【０１１３】
時刻ｔ１２においてラッチデータ転送信号がアサートされると、有効出力端子３であるＳ９１〜Ｓ９９０に対応するソースアンプ出力には書き込まれた表示データに応じた２ライン目の階調電圧が出力され、無効出力端子４であるＳ１〜Ｓ９０とＳ９９１〜Ｓ１０８０は、対応するデータラッチ７に保持されている初期化データに基づいて、グランド（ＧＮＤ）側階調電圧が出力される。このとき、反転駆動により２ライン目の階調電圧は、１ライン目の階調電圧とは逆極性とされる。
【０１１４】
＜有効出力端子３と無効出力端子４の数の配置を指定するレジスタ＞
有効出力端子３と無効出力端子４の数と配置は、基本的には任意であり、表示ドライバ１のタイミング制御部（ＴＣＯＮ）２に内蔵されるレジスタ部１０に設定され、この設定に基づいて、制御信号生成部１３でカウンタ制御信号や無効出力部データ生成のための制御信号が生成され出力される。
【０１１５】
種々の表示パネル１に接続可能とするためには、有効出力端子３と無効出力端子４の数は、１端子刻みで任意の数を指定することができることが望ましい。一方、その配置については、必ずしも１端子刻みのような高い自由度は必要がない。
【０１１６】
実施形態１と実施形態２に示したように、無効出力端子４を中央、有効出力端子３を両端側に配置するという関係を固定した場合には、有効出力端子３または無効出力端子４の数を指定するレジスタをレジスタ部１０に備えるだけで、任意の数の信号配線数の表示パネルに接続可能とすることができる。実施形態３に示したように、有効出力端子３を中央、無効出力端子４を両端側に配置するというように、上記とは逆の関係に固定した場合にも同様である。
【０１１７】
これに対して実施形態４に示したように、任意の配置を設定可能とするためには、最大限全出力端子数分のビット数のレジスタを備える必要があり、さらにそれに基づく制御回路も複雑になる。しかし、配置を１ビット刻みで設定可能とするメリットは大きくない。そこで、有効出力端子３と無効出力端子４の配置が可能なアドレス範囲の数を制限することにより、レジスタ部１０の回路規模のみならず、制御信号生成部１３やラッチアドレスカウンタ１４における制御論理回路の回路規模の増加を抑えることができる。例えば、有効出力端子３と無効出力端子４の開始アドレスを、それぞれ３ヵ所ずつ設定可能とすることにより、実施形態４に示した例を実現することができる。即ち、有効出力端子３の開始アドレスとして９１と６３１、無効出力端子４の開始アドレス１と４５１と９９１を設定することにより、実施形態４に示した例が実現される。
【０１１８】
〔実施形態５〕＜初期化データの変形例＞
ホストプロセッサ３０から供給される表示データは、図２〜３に示したように、符号なしの整数（００ｈ〜ＦＦｈ）で表現されるが、この値をそのままデータラッチ７を介して階調電圧選択回路６に供給する必要はない。データラッチ７を介して階調電圧選択回路６に供給されるデータ（ラッチデータ）には、ホストプロセッサ３０から供給される表示データ（入力データ）とは異なる符号割り付けをすることが許される。
【０１１９】
図１４と図１５は、実施形態５の表示ドライバにおけるラッチデータと階調電圧の関係を示すグラフであり、図１４はノーマリホワイトの場合、図１５はノーマリブラックの場合の関係をそれぞれ示す。横軸（Input data）とそれに対応するラッチデータ（Latch Data）がそれぞれ１６進２桁で示され、縦軸（Source Output）にはソースアンプ５の出力である、正極側と負極側の階調電圧が０Ｖから±５Ｖで示される。
【０１２０】
図１４のノーマリホワイトの場合、入力データ００ｈに対応する階調電圧はその絶対値が最大となる、±５Ｖの電源側の電圧レベルであり、入力データＦＦｈに対応する階調電圧はその絶対値が最小となるグランド（ＧＮＤ）側の電圧レベルである。入力データ００ｈ〜７Ｆｈに対応するラッチデータは同じ符号である００ｈ〜７Ｆｈであるが、入力データ８０ｈ〜ＦＦｈにはラッチデータとしてＦＦｈ〜８０ｈが割り付けられている。入力データが７Ｆｈから８０ｈに変化するときには全ビットで遷移が発生するのに対して、この符号割り付けでは、ラッチデータは７ＦｈからＦＦｈに１ビット変化するだけであるため、階調電圧選択回路６における選択スイッチの状態変化を減らすことができる。このような符号割り付けを採用した場合には、無効出力端子４のソースアンプ出力をグランド（ＧＮＤ）側階調電圧とするには、ラッチデータとして８０ｈを初期データとすることとなる。
【０１２１】
図１５のノーマリブラックの場合も同様に、入力データ００ｈ〜７Ｆｈに対応するラッチデータは同じ符号である００ｈ〜７Ｆｈが割り付けられ、入力データ８０ｈ〜ＦＦｈにはラッチデータとしてＦＦｈ〜８０ｈが割り付けられている。入力データ００ｈ、ラッチデータ００ｈに対応する階調電圧はその絶対値が最小となるグランド（ＧＮＤ）側の電圧レベルであり、入力データＦＦｈ、ラッチデータ８０ｈに対応する階調電圧はその絶対値が最大となる、±５Ｖの電源側の電圧レベルである。ノーマリブラックのパネルでこのような符号割り付けを採用した場合には、無効出力端子４のソースアンプ出力をグランド（ＧＮＤ）側階調電圧とするには、入力データ００ｈをそのまま初期データとしたのと同じく、ラッチデータとして００ｈを初期データとすることとなる。
【０１２２】
〔実施形態６〕＜ホストプロセッサによるデータラッチの初期化＞
実施形態１〜５では、データラッチ７へ書き込まれる初期データは、無効出力部データ生成を制御する制御信号によってラッチデータ生成部１２が生成する実施形態について説明したが、初期データは必ずしも表示ドライバ１の内部で生成される必要はない。
【０１２３】
図８に示される表示ドライバ１内の、無効出力部データ生成を制御する制御信号及びラッチデータ生成部１２内の無効出力部データ生成回路を省略して、代わりに、ホストプロセッサ３０がデータラッチ７のうちの無効出力端子４に対応するラッチ回路に所定の初期データを書き込むことができるように構成することができる。このとき、ホストプロセッサ３０は、表示パネル２０の信号（ソース）端子数とは別に、表示ドライバ１のデータラッチ７のサイズもパラメータとして使用して、無効出力端子４に対応するラッチ回路に所定の初期データを書き込む。このとき、有効出力端子３に対応するラッチ回路にも、同じまたは異なる初期データを書き込んでも良い。これにより、表示ドライバ１は無効出力部データ生成回路を搭載する必要がない。
【０１２４】
なお、書き込む初期データの値は、実施形態１、２、５の説明と同様に任意であり、有効出力端子３と無効出力端子４の配置関係は、実施形態１、３、４の説明と同様に任意である。
【０１２５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２６】
例えば、表示ドライバ１の出力端子の総数が１０８０個であり、表示データが８ビット２５６階調である場合について、主に説明したが、出力端子の数や表示データのビット数（階調数）は、任意に変更することができる。
【符号の説明】
【０１２７】
１  表示駆動回路（表示ドライバ）
２  タイミング制御部
３  有効出力端子
４  無効出力端子
５  ソースアンプ
６  階調電圧選択回路
７  データラッチ
８  階調電圧生成回路
９  インタフェース回路
１０  レジスタ部
１１  データ処理部
１２  ラッチデータ生成部
１３  制御信号生成部
１４  ラッチアドレスカウンタ
２０  表示パネル
２１  信号（ソース）配線
２２  走査（ゲート）配線
２３  画素セル
３０  ホストプロセッサ
１００  表示装置
【図１】
2016065927.tif 000003
【図２】
2016065927.tif 000004
【図３】
2016065927.tif 000005
【図４】
2016065927.tif 000006
【図５】
2016065927.tif 000007
【図６】
2016065927.tif 000008
【図７】
2016065927.tif 000009
【図８】
2016065927.tif 000010
【図９】
2016065927.tif 000011
【図１０】
2016065927.tif 000012
【図１１】
2016065927.tif 000013
【図１２】
2016065927.tif 000014
【図１３】
2016065927.tif 000015
【図１４】
2016065927.tif 000016
【図１５】
2016065927.tif 000017