(57)【要約】【課題】マイクロコンピュータに記憶されるデータの利用を制限することを目的とする。【解決手段】データを記憶し、前記データの読み出し及び前記データの書き込みを行う第１インタフェース部を有するマイクロコンピュータが、前記読み出し及び前記書き込みを制限するか許可するかの情報を記憶し、前記情報とは別に、前記読み出し及び前記書き込みを制限するか許可するかを定める設定を行い、電源が投入されると、前記情報及び前記設定に係わらず、前記読み出し及び前記書き込みを制限し、前記情報又は前記設定の少なくともいずれか一方で前記読み出し及び前記書き込みを制限する場合、前記読み出し及び前記書き込みを制限することで上記課題を解決する。【選択図】図１
2016115139.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶するマイクロコンピュータであって、
前記データの読み出し及び前記データの書き込みを行う第１インタフェース部と、
前記読み出し及び前記書き込みを制限するか許可するかの情報を記憶する記憶部と、
前記情報とは別に、前記読み出し及び前記書き込みを制限するか許可するかを定める設定を行う設定部と、
電源が投入されると、前記情報及び前記設定に係わらず、前記読み出し及び前記書き込みを制限し、
前記情報又は前記設定の少なくともいずれか一方で前記読み出し及び前記書き込みを制限する場合、前記読み出し及び前記書き込みを制限する制限部と
を含むマイクロコンピュータ。
【請求項２】
前記情報の変更及び前記情報の消去を行う第２インタフェース部と、
前記データの全部又は一部を消去する消去部と
をさらに含み、
前記第２インタフェース部による前記変更又は前記消去が行われると、前記消去部によって、前記データの一部又は全部を消去する請求項１に記載のマイクロコンピュータ。
【請求項３】
前記記憶部は、前記消去部に消去される前記データのうち、前記消去部による消去から除外される前記データの一部を記憶する消去除外領域を有する請求項２に記載のマイクロコンピュータ。
【請求項４】
前記第１インタフェース部及び前記第２インタフェース部以外の手段による前記データの一部又は全部の読み出し、書き込み、変更、又は消去を制限する請求項２乃至３のいずれかに記載のマイクロコンピュータ。
【請求項５】
前記記憶部は、前記情報又は前記設定部によって、前記読み出し及び前記書き込みが制限されると、制限されたことを含む履歴情報を記憶し、
前記履歴情報に、前記読み出し及び前記書き込みが制限されたことが少なくとも１つ含まれる場合、前記制限部は、前記情報及び前記設定に係わらず、前記読み出し及び前記書き込みを制限する請求項１乃至４のいずれかに記載のマイクロコンピュータ。
【請求項６】
データを記憶し、前記データの読み出し及び前記データの書き込みを行う第１インタフェース部を有するマイクロコンピュータが行うメモリアクセス制限方法であって、
前記マイクロコンピュータが、
前記読み出し及び前記書き込みを制限するか許可するかの第１設定情報を取得する第１取得手順と、
前記第１設定情報とは別に、前記読み出し及び前記書き込みを制限するか許可するかの第２設定情報を取得する第２取得手順と、
電源が投入されると、前記第１設定情報又は前記第２設定情報に係わらず、前記読み出し及び前記書き込みを制限し、
前記第１設定情報又は前記第２設定情報の少なくともいずれか一方が前記読み出し及び前記書き込みを制限する情報である場合、前記読み出し及び前記書き込みを制限する制限部と
を含むメモリアクセス制限方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータ及びメモリアクセス制限方法に関する。
【背景技術】
【０００２】
内蔵メモリを有するマイクロコンピュータ（ｍｉｃｒｏｃｏｍｐｕｔｅｒ）が存在する。この場合、内蔵メモリには、マイクロコンピュータが使うデータ等が記憶される。
【０００３】
例えば、特許文献１では、初期設定によって、テストインタフェース（ｉｎｔｅｒｆａｃｅ）を介した内蔵メモリに対するアクセスを許可する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００９−５０５３０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した方法では、テストインタフェースを介したメモリに対するアクセスは、初期設定によって制限できる場合がある。しかしながら、特許文献１の方法では、例えば、初期設定は、セキュリティフラグを変更することによって設定の変更が可能である。そのため、セキュリティフラグの変更によって、メモリに対するアクセスを許可する設定がされてしまう場合がある。この場合、初期設定によってメモリに対するアクセスが制限されていても、設定の変更等によって、制限を解除できてしまう場合がある。ゆえに、マイクロコンピュータに記憶されるデータ等の利用が制限されない問題が起こるおそれがあった。
【０００６】
本発明の１つの側面は、このような問題に鑑みてなされたものであり、マイクロコンピュータに記憶されるデータの利用を制限することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するため、本発明の一実施形態における、データを記憶するマイクロコンピュータは、前記データの読み出し及び前記データの書き込みを行う第１インタフェース部と、前記読み出し及び前記書き込みを制限するか許可するかの情報を記憶する記憶部と、前記情報とは別に、前記読み出し及び前記書き込みを制限するか許可するかを定める設定を行う設定部と、電源が投入されると、前記情報及び前記設定に係わらず、前記読み出し及び前記書き込みを制限し、前記情報又は前記設定の少なくともいずれか一方で前記読み出し及び前記書き込みを制限する場合、前記読み出し及び前記書き込みを制限する制限部とを含む。
【発明の効果】
【０００８】
本発明によれば、マイクロコンピュータに記憶されるデータの利用を制限することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態におけるマイクロコンピュータのハードウェア構成の一例を示すブロック図。
【図２】本発明の一実施形態におけるマイクロコンピュータによる全体処理の一例を示すフローチャート。
【図３】本発明の一実施形態におけるマイクロコンピュータの機能構成の一例を示す機能ブロック図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
１．ハードウェア構成例
２．全体処理例
３．機能構成例
≪  １．  ハードウェア構成例  ≫
図１は、本発明の一実施形態におけるマイクロコンピュータのハードウェア構成の一例を示すブロック図である。具体的には、マイクロコンピュータ１は、テスト用インタフェース１１と、プロセッサコア（ｐｒｏｃｅｓｓｏｒ  ｃｏｒｅ）１２と、揮発メモリ１３と、不揮発メモリ１４と、Ｉ／Ｏ（ｉｎｐｕｔ／ｏｕｔｐｕｔ）レジスタ（ｒｅｇｉｓｔｅｒ）１５と、設定端子１６と、制御回路１７と、書き込み用インタフェース１８とを有する。
【００１２】
テスト用インタフェース１１は、プログラムのデバック（ｄｅｂｕｇ）及びエミュレーション（ｅｍｕｌａｔｉｏｎ）等に使われる。その際に、テスト用インタフェース１１は、例えばマイクロコンピュータ１に記憶されるデータの読み出し、書き込み、変更、及び消去等のメモリアクセスを行う。
【００１３】
例えば、テスト用インタフェース１１は、バス（ｂｕｓ）１９を介して、揮発メモリ１３にデータの書き込みを行う。また、テスト用インタフェース１１は、バス１９を介して、揮発メモリ１３からデータの読み出しを行う。さらに、テスト用インタフェース１１は、バス１９を介して、不揮発メモリ１４にデータの書き込み及び不揮発メモリ１４からデータの読み出しを行う。さらにまた、テスト用インタフェース１１は、バス１９を介して、プロセッサコア１２が有するＩ／Ｏレジスタ等にデータの書き込み及びプロセッサコア１２が有するＩ／Ｏレジスタ等からデータの読み出しを行う。
【００１４】
なお、テスト用インタフェース１１は、例えばＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）のコネクタ及び通信用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等で構成されるインタフェースである。
【００１５】
プロセッサコア１２は、各種処理を実現するための演算とデータの加工とを行う演算装置及びマイクロコンピュータ１が有する各ハードウェアを制御する制御装置である。具体的には、プロセッサコア１２は、揮発メモリ１３及び不揮発メモリ１４に記憶されるプログラム等のデータを取得する。次に、プロセッサコア１２は、プログラム等に基づいて、各種データの消去等の各種処理を実行する。
【００１６】
揮発メモリ１３及び不揮発メモリ１４は、設定等を示すパラメータ及びプログラム等のマイクロコンピュータ１に使われるデータを記憶する記憶装置である。なお、マイクロコンピュータ１は、揮発メモリ１３及び不揮発メモリ１４以外にさらに記憶装置を有する構成でもよい。
【００１７】
Ｉ／Ｏレジスタ１５は、データの書き込み及び読み出しを制限するか許可するかの設定を含む各種設定に対応する設定値等を記憶する。なお、Ｉ／Ｏレジスタ１５には、設定端子１６による設定が反映される。したがって、制御回路１７等は、バス１９を介してＩ／Ｏレジスタ１５の値を取得することで、制御回路１７等は、設定端子１６から設定を取得できる。
【００１８】
例えば、データの書き込み及び読み出しを設定端子１６の設定によって制限する場合、設定端子１６には、ハイ（ｈｉｇｈ）レベルを示す値が設定される。この場合、ハイレベルを示す値は、例えば１ビットデータの「１」の値等である。一方、各種データの書き込み及び読み出しを設定端子１６の設定によって許可する場合、設定端子１６には、ロー（ｌｏｗ）レベルを示す値が設定される。この場合、ローレベルを示す値は、例えば１ビットデータの「０」の値等である。
【００１９】
なお、設定端子１６は、データの書き込み及び読み出しを制限するか許可するかの設定に使用されるＩ／Ｏ端子と他の設定に使用されるＩ／Ｏ端子とを兼用するＩ／Ｏ端子となる場合がある。この場合、外部回路等と初期論理を合わせるため、マイクロコンピュータ１は、ハイレベル及びローレベルを示す値のうち、どちらの値を制限する設定値とするかを不揮発メモリ１７１等に設定してもよい。例えば、制御回路１７等は、不揮発メモリ１７１等の設定に基づいて、データの書き込み及び読み出しが制限されているか許可されているかを判断してもよい。このように、不揮発メモリ１７１等に設定を行うことで、マイクロコンピュータ１は、端子の割り当ての自由度を向上させることができる。
【００２０】
制御回路１７は、データの書き込みの際等に、各ハードウェアの制御を行う制御装置である。なお、不揮発メモリ１７１には、制御回路１７及び書き込み用インタフェース１８のみアクセスが可能である。
【００２１】
書き込み用インタフェース１８は、不揮発メモリ１４及び不揮発メモリ１７１等にデータの書き込みを行う。また、書き込み用インタフェース１８は、不揮発メモリ１４及び不揮発メモリ１７１等に記憶されるデータを他のデータによる上書き等の書き込みによって変更することができる。さらに、書き込み用インタフェース１８は、不揮発メモリ１４及び不揮発メモリ１７１等に記憶されるデータを消去することができる。
【００２２】
書き込み用インタフェース１８は、例えばＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）のコネクタ及び通信用ＩＣ等で構成されるインタフェースである。
【００２３】
なお、書き込み用インタフェース１８によるデータの読み出しは、制限されてもよい。つまり、書き込み用インタフェース１８は、書き込み専用のインタフェースであってもよい。
【００２４】
また、テスト用インタフェース１１及び書き込み用インタフェース１８のコネクタは、１つの兼用コネクタであってもよい。具体的には、テスト用インタフェース１１及び書き込み用インタフェース１８のコネクタが１つの兼用コネクタである場合、コネクタは、例えば外部の端子等によって、テスト用インタフェース１１のコネクタであるか書き込み用インタフェース１８のコネクタであるかが切り替えられる。
【００２５】
なお、マイクロコンピュータ１は、テスト用インタフェース１１を複数有してもよい。同様に、マイクロコンピュータ１は、書き込み用インタフェース１８を複数有してもよい。また、マイクロコンピュータ１は、さらにプロセッサコア１２を補助する装置等を有してもよい。
【００２６】
また、データの読み出し及び書き込みを制限するか許可するかの情報は、例えば不揮発メモリ１７１に予め記憶される。以下、マイクロコンピュータ１によって記憶されるデータの読み出し及び書き込みを制限するか許可するかの情報が不揮発メモリ１７１に記憶される場合を例に説明する。以下、不揮発メモリ１７１に記憶される情報を第１設定情報という。
【００２７】
なお、第１設定情報とは別に、マイクロコンピュータ１に記憶されるデータの読み出し及び書き込みを制限するか許可するかを定める設定を設定端子１６で行う場合を例に説明する。以下、設定端子１６による設定から取得される設定値等に基づく情報を第２設定情報という。
≪  ２．  全体処理例  ≫
図２は、本発明の一実施形態におけるマイクロコンピュータによる全体処理の一例を示すフローチャートである。
【００２８】
まず、マイクロコンピュータに電源が投入されると、マイクロコンピュータは、全体処理を開始する（ステップＳ１０１）。具体的には、ステップＳ１０１では、マイクロコンピュータは、リセット（ｒｅｓｅｔ）を行う。さらに、電源が投入されると、マイクロコンピュータは、デフォルト（ｄｅｆａｕｌｔ、初期設定）として、テスト用インタフェース１１によるデータの読み出し及びデータの書き込みを制限する設定を行う。この場合、制限は、第１設定情報及び第２設定情報によって示される内容等に係わらず行われる。また、制限は、以下に示すステップＳ１０２の処理等の処理が行われる前に行われる。そのため、マイクロコンピュータは、以下に示す第１設定情報に係る処理が行われている間又はその処理の前等に、メモリアクセスが行われても、マイクロコンピュータに記憶されるデータの利用を制限することができる。つまり、電源が投入される際に制限を行うことで、マイクロコンピュータは、他の処理よりも早くメモリアクセスを制限する処理を行うことができる。
【００２９】
次に、マイクロコンピュータは、マイクロコンピュータに記憶されるデータの読み出し及び書き込みを制限するか許可するかの第１設定情報を取得する（ステップＳ１０２）。例えば、ステップＳ１０２では、不揮発メモリ１７１（図１参照）等から第１設定情報が取得される。この場合、第１設定情報は、不揮発メモリ１７１の特定のアドレス（ａｄｒｅｓｓ）に値として記憶される。そこで、マイクロコンピュータは、不揮発メモリ１７１の特定のアドレスに記憶される値を第１設定情報として取得する。なお、第１取得手順は、例えばステップＳ１０２である。ゆえに、第１設定情報は、例えばステップＳ１０２によって取得される情報である。
【００３０】
次に、マイクロコンピュータは、第１設定情報が読み出し及び書き込みを制限する情報であるか許可する情報であるかを判断する（ステップＳ１０３）。具体的には、第１設定情報がデータの読み出し及び書き込みを制限する情報である場合（ステップＳ１０３で「制限」）、マイクロコンピュータは、データの読み出し及び書き込みの制限を行う（ステップＳ１０４）。つまり、ステップＳ１０４では、マイクロコンピュータは、デフォルトによるステップＳ１０１で行われる制限を継続する。
【００３１】
なお、制限は、例えば、マイクロコンピュータが受け付ける命令のうち、データの読み出し及び書き込みに係る命令の一部又は全部をマイクロコンピュータが無効とする処理等である。つまり、データの読み出し及び書き出しがマイクロコンピュータによって制限されると、データの読み出し及び書き出しに係る命令がマイクロコンピュータに受け付けられても、マイクロコンピュータに記憶されるデータは、読み出されること及び書き換えられることが難しくなる。以下、制限については、同様とする。
【００３２】
一方、第１設定情報がデータの読み出し及び書き込みを許可する情報である場合（ステップＳ１０３で「許可」）、マイクロコンピュータは、設定端子１６（図１参照）等による設定から第２設定情報を取得する（ステップＳ１０５）。具体的には、ステップＳ１０５では、マイクロコンピュータは、バス１９（図１参照）を介して、設定端子１６による設定がされるＩ／Ｏレジスタ１５（図１参照）の値を第２設定情報として取得する。なお、マイクロコンピュータは、設定端子１６による設定として、不揮発メモリ１７１の記憶領域の一部に記憶されているアドレスに記憶されている情報を取得してもよい。
【００３３】
また、ステップＳ１０５において、マイクロコンピュータは、設定端子１６から直接信号を受信し、設定端子１６による設定を取得してもよい。さらに、ステップＳ１０５において、マイクロコンピュータは、テスト用インタフェース１１に接続される端子のうち、いずれかの端子を設定端子１６として利用できるように選択できる構成でもよい。
【００３４】
なお、第２設定情報は、設定端子１６以外の設定であるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）装置からの入力又はデータ等から取得されてもよい。また、Ｉ／Ｏ装置は、例えば、キーボード及びマウス等である。例えば、Ｉ／Ｏ装置から設定が入力される場合、不揮発メモリに第２設定情報が記憶されてもよい。また、第２取得手順は、例えばステップＳ１０５である。ゆえに、第２設定情報は、例えばステップＳ１０５によって取得される情報である。
【００３５】
次に、マイクロコンピュータは、第２設定情報がデータの読み出し及び書き込みを制限する情報であるか許可する情報であるかを判断する（ステップＳ１０６）。具体的には、第２設定情報がデータの読み出し及び書き込みを制限する情報である場合（ステップＳ１０６で「制限」）、マイクロコンピュータは、データの読み出し及び書き込みの制限を行う（ステップＳ１０７）。つまり、ステップＳ１０７では、マイクロコンピュータは、デフォルトによるステップＳ１０１で行われる制限を継続する。
【００３６】
テーブルＴに示すように、第１設定情報がデータの書き込み及び読み出しを制限する情報であると、マイクロコンピュータは、第２設定情報に係わらず、ステップＳ１０４によって、データの読み出し及び書き込みを制限する。これに対して、テーブルＴに示すように、第１設定情報がデータの書き込み及び読み出しを許可する情報であると、マイクロコンピュータは、ステップＳ１０６によって、第２設定情報に基づいてデータの読み出し及び書き込みを制限するか許可するか判断する。
【００３７】
具体的には、マイクロコンピュータの出荷又は運用開始の際等に、第１設定情報が不揮発メモリ１７１（図１参照）に記憶される。この場合、第１設定情報がデータの書き込み及び読み出しを制限する情報であると、マイクロコンピュータの運用等において、設定が変更されて第２設定情報が変更されても、マイクロコンピュータは、第２設定情報に係わらず、テーブルＴに示すように、データの読み出し及び書き込みを制限する。一方、第１設定情報がデータの書き込み及び読み出しを許可する情報であると、マイクロコンピュータは、テーブルＴに示すように、マイクロコンピュータの運用等における設定によって定まる第２設定情報に基づいてデータの読み出し及び書き込みを制限するか許可するかを判断する。
【００３８】
なお、ステップＳ１０４及びステップＳ１０７において、マイクロコンピュータは、履歴情報として、不揮発メモリ１７１（図１参照）に、設定又は情報の少なくともいずれか一方で制限を行ったこと（第１設定情報又は第２設定情報の少なくともいずれか一方が「制限」を示す情報であること）を記憶する。例えば、不揮発メモリ１７１に制限を行ったことが履歴情報として記憶されている場合、電源が投入されると（ステップＳ１０１）、マイクロコンピュータは、データの読み出し及び書き込みの制限を行う。履歴情報が使われると、マイクロコンピュータは、直近の履歴情報等に係わらず、過去に、少なくとも１回はデータの読み出し及び書き込みの制限が設定又は情報に基づいて行われたことがあるか否かを判断する。つまり、１回でもデータの読み出し及び書き込みが設定又は情報に基づいて制限されたことがある場合、マイクロコンピュータは、現状の第１設定情報及び第２設定情報に係わらず、データの読み出し及び書き込みの制限を行う。
【００３９】
セキュリティ上、データの読み出し及び書き込みの制限は、設定又は情報に基づいて１回でも制限されたことがある場合、その後、データの読み出し及び書き込みを制限するか許可するかは、変更されないのが好ましい。即ち、セキュリティ上、マイクロコンピュータは、いわゆるワンタイム（ｏｎｅ  ｔｉｍｅ）書き込みの構成であることが好ましい。したがって、データの読み出し及び書き込みを少なくとも１回設定又は情報に基づいて制限したことが履歴情報として記憶されている場合、マイクロコンピュータがデータの読み出し及び書き込みを制限する。これによって、マイクロコンピュータは、セキュリティをより向上できる。
【００４０】
一方、第２設定情報がデータの読み出し及び書き込みを許可する情報である場合（ステップＳ１０６で「許可」）、マイクロコンピュータは、データの読み出し及び書き込みの許可を行う（ステップＳ１０８）。具体的には、ステップＳ１０８では、データの読み出し及び書き込みが許可されると、マイクロコンピュータは、テスト用インタフェース１１からの入力等に基づいて、不揮発メモリ１４（図１参照）等に記憶されるデータの読み出し及び書き込みを行う。
【００４１】
なお、書き込み用インタフェース１８（図１参照）によって、マイクロコンピュータは、不揮発メモリ１７１に記憶されるデータを消去又は変更できる場合がある。これに対して、不揮発メモリ１７１に記憶されるデータには、第１設定情報が記憶される。このため、書き込み用インタフェース１８によって、データの上書き等によって、第１設定情報が消去又は変更される場合がある。また、上述の履歴情報が記憶される場合、書き込み用インタフェース１８によって、履歴情報が消去又は変更される場合がある。
【００４２】
さらに、第１設定情報が消去されると、第１設定情報に基づくデータの読み込み及び書き込みの制限（ステップＳ１０４等）が回避される可能性がある。同様に、第１設定情報が変更されると、第１設定情報に基づくデータの読み込み及び書き込みの制限（ステップＳ１０４等）が回避される可能性がある。なお、履歴情報に基づく制限についても同様である。
【００４３】
そこで、マイクロコンピュータは、書き込み用インタフェース１８によって、例えば第１設定情報の変更又は消去が行われると、マイクロコンピュータに記憶されるデータの全部又は一部を消去する。つまり、第１設定情報が消去又は変更される可能性がある場合、マイクロコンピュータは、記憶するデータから情報漏洩等が起きないように、記憶するデータを消去する。なお、履歴情報についても同様である。したがって、データの消去によって、マイクロコンピュータは、マイクロコンピュータに記憶されるデータから情報漏洩等を少なくでき、セキュリティを向上できる。
【００４４】
また、マイクロコンピュータが消去するデータは、マイクロコンピュータに記憶されるデータのうち、一部でもよい。つまり、マイクロコンピュータによって消去されるデータは、暗号化に使われる鍵データ及び顧客データ等に限定されてもよい。この場合、マイクロコンピュータは、例えば、消去から除外される消去除外領域を有する。
【００４５】
消去除外領域に記憶されるデータは、データが消去される場合に、消去から除外される。つまり、消去除外領域に記憶されるデータは、消去されない。消去除外領域には、例えば障害等を解析するためのログデータ等が記憶される。ログデータは、秘密とするデータを含まないデータの一例である。消去除外領域を有することによって、マイクロコンピュータは、ログデータ等を消去から保護することができる。
【００４６】
なお、全体処理は、図２に示す処理順序に限られない。例えば、第１設定情報に係る処理であるステップＳ１０２乃至ステップＳ１０４の処理は、第２設定情報に係る処理であるステップＳ１０５乃至ステップＳ１０７の処理の後に行われてもよい。さらに、第１設定情報に係る処理であるステップＳ１０２乃至ステップＳ１０４の処理は、第２設定情報に係る処理であるステップＳ１０５乃至ステップＳ１０７の処理と並行して行われてもよい。つまり、マイクロコンピュータは、第１設定情報又は第２設定情報の少なくともいずれか一方の情報がデータの読み出し及び書き込みを制限する情報であると、他の情報に係わらず、データの読み出し及び書き込みを制限する。したがって、全体処理では、情報等に基づくデータの読み出し及び書き込みを制限するか許可するかのそれぞれの判断は、いずれの順序で行われてもよい。
≪  ３．  機能構成例  ≫
図３は、本発明の一実施形態におけるマイクロコンピュータの機能構成の一例を示す機能ブロック図である。
【００４７】
マイクロコンピュータ１は、第１インタフェース部２０１と、記憶部２０２と、制限部２０３と、設定部２０６とを含む。なお、マイクロコンピュータ１は、第２インタフェース部２０４と、消去部２０５とを含んでもよい。
【００４８】
第１インタフェース部２０１は、マイクロコンピュータ１が使うデータを記憶部２０２に書き込む。また、第１インタフェース部２０１は、マイクロコンピュータ１に記憶されるデータを記憶部２０２等から読み出す。例えば、ユーザ等は、第１インタフェースによってマイクロコンピュータからデータを読み出すことで、様々な情報を得ることができる。なお、第１インタフェース部２０１は、例えばテスト用インタフェース１１（図１参照）等によって実現される。さらに、第１インタフェース部２０１は、データの変更及び消去等のメモリアクセスを行ってもよい。
【００４９】
記憶部２０２は、マイクロコンピュータ１が使うデータを記憶する。また、記憶部２０２は、第１設定情報を予め記憶する。なお、記憶部２０２は、例えば不揮発メモリ１４（図１参照）及び不揮発メモリ１７１（図１参照）等によって実現される。
【００５０】
制限部２０３は、第１インタフェース部２０１によるデータの書き込み及び読み出しを制限する。なお、制限部２０３は、例えば制御回路１７（図１参照）等によって実現される。
【００５１】
また、マイクロコンピュータ１は、第１インタフェース部２０１又は第２インタフェース部２０４以外のインタフェース等を有する場合がある。この場合、制限部２０３は、第１インタフェース部２０１又は第２インタフェース部２０４以外のインタフェースによるデータの読み出し、書き込み、変更、及び消去等のメモリアクセスの全部又は一部を制限してもよい。また、制限部２０３が制限する対象は、インタフェース以外の手段でもよい。第１インタフェース部２０１又は第２インタフェース部２０４以外のインタフェースによるメモリアクセスが制限されると、マイクロコンピュータ１は、不正な読み出し等を少なくでき、セキュリティをより向上できる。
【００５２】
第２インタフェース部２０４は、記憶部２０２に記憶されるデータの変更及び消去を行う。なお、第２インタフェース部２０４は、例えば書き込み用インタフェース１８（図１参照）等によって実現される。また、第２インタフェース部２０４は、データの書き込み等のメモリアクセスを行ってもよい。
【００５３】
消去部２０５は、記憶部２０２等に記憶されるデータの一部又は全部を消去する。なお、消去部２０５は、例えばプロセッサコア１２（図１参照）等によって実現される。また、記憶部２０２が消去除外領域を有する場合、消去部２０５は、消去除外領域に記憶されるデータを消去の対象から除外する。即ち、消去部２０５がデータの消去を行っても、消去除外領域に記憶されるデータは、消去されず、消去後に、マイクロコンピュータ１が使用することができるデータである。
【００５４】
設定部２０６は、第１設定情報とは別に、データの読み出し及び書き込みを制限するか許可するかを定める設定を行う。なお、設定部２０６は、例えば設定端子１６（図１参照）等によって実現される。
【００５５】
マイクロコンピュータ１は、データとして、顧客データ等の秘密情報を記憶する場合がある。また、記憶部２０２には、第１設定情報が記憶され、第１設定情報として、第１インタフェース部２０１による読み出し及び書き込みを制限するか許可するかが記憶される。そのため、制限部２０３は、第１設定情報に基づいて、第１インタフェース部２０１によるデータの読み出し及び書き込みを制限するか許可するかが判断できる。
【００５６】
第１設定情報によって、データの読み出し及び書き込みが制限されていると、制限部２０３は、第１インタフェース部２０１によるデータの読み出し及び書き込みを制限できる。これに対して、第１設定情報によって、データの読み出し及び書き込みが許可されていると、制限部２０３は、設定端子１６等による設定を第２設定情報として取得し、第２設定情報に基づいて、第１インタフェース部２０１による読み出し及び書き込みを制限できる。
【００５７】
制限部２０３の制限によって、マイクロコンピュータ１は、第１インタフェース部２０１による読み出し及び書き込み等のマイクロコンピュータ１に記憶されるデータの利用を制限することができる。ゆえに、制限部２０３が第１インタフェース部２０１による読み出しを制限すると、マイクロコンピュータ１は、マイクロコンピュータ１に記憶されるデータに含まれる顧客データ等から不正に情報が取得されるのを少なくすることができる。したがって、マイクロコンピュータ１は、第１設定情報によって、第１インタフェース部２０１による読み出し及び書き込みを制限でき、セキュリティを向上させること等ができる。
【００５８】
以上、本発明の好ましい実施例について詳述したが、本発明は、上述の実施形態に限定されず、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。
【符号の説明】
【００５９】
１  マイクロコンピュータ
１１  テスト用インタフェース
１２  プロセッサコア
１３  揮発メモリ
１４  不揮発メモリ
１５  Ｉ／Ｏレジスタ
１６  設定端子
１７  制御回路
１７１  不揮発メモリ
１８  書き込み用インタフェース
１９  バス
２０１  第１インタフェース部
２０２  記憶部
２０３  制限部
２０４  第２インタフェース部
２０５  消去部
【図１】
2016115139.tif 000003
【図２】
2016115139.tif 000004
【図３】
2016115139.tif 000005