(57)【要約】【課題】  パッケージ基板の部材と、パッケージ基板と接合するウェハ基板の部材との線熱膨張係数の差異から起こる、素子の温度変化によるウェハ基板の亀裂の発生を防ぎ、チップが破壊されることを防ぐ半導体装置を提供する。【解決手段】  実施形態の半導体装置は、パッケージ基板と接合するウェハ基板を有する半導体装置であって、前記ウェハ基板は、前記パッケージ基板との接合面近傍に熱膨張又は熱収縮による応力を吸収する領域を少なくとも１つ具備している。【選択図】図１
2016139695.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板と接合するウェハ基板を有する半導体装置であって、
前記ウェハ基板は、前記パッケージ基板との接合面近傍に熱膨張又は熱収縮による応力を吸収する領域を少なくとも１つ設けた半導体装置。
【請求項２】
前記領域は、前記接合面から略直交方向に形成された少なくとも１つの溝部を有する請求項１に記載の半導体装置。
【請求項３】
前記領域は前記溝部に、前記ウェハ基板よりも線熱膨張係数の大きい金属が充填されている請求項２に記載の半導体装置。
【請求項４】
前記金属は銅又はアルミニウム又はこれらの合金からなる請求項３に記載の半導体装置。
【請求項５】
前記ウェハ基板はダイヤモンドからなる請求項１乃至請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記ウェハ基板は前記領域を複数有し、前記接合面において、前記領域が略平行に形成されている箇所を少なくとも１つ有する、請求項１乃至請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記ウェハ基板は前記領域を複数有し、前記接合面において、前記領域が交差して形成されている箇所を少なくとも１つ有する、請求項１乃至請求項５のいずれか１項に記載の半導体装置。
【請求項８】
前記ウェハ基板は前記領域を複数有し、前記接合面において、前記領域が略直交に交差して形成されている箇所を少なくとも１つ有する、請求項１乃至請求項５のいずれか１項に記載の半導体装置。
【請求項９】
前記ウェハ基板は前記領域を複数有し、前記接合面において、前記領域により囲まれた多角形の形状の部分を有する、請求項１乃至請求項８のいずれか１項に記載の半導体装置。
【請求項１０】
前記ウェハ基板の上に半導体の層が形成され、前記半導体の層は２以上の化合物半導体の層からなる、請求項１乃至請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
前記ウェハ基板の上に半導体の層が形成され、前記半導体の層は化合物半導体からなるｐ型半導体層の上下に化合物半導体からなるｎ型半導体層を設けて、バイポーラトランジスタ構造を形成した、請求項１乃至請求項９のいずれか１項に記載の半導体装置。
【請求項１２】
前記ウェハ基板の上に半導体の層が形成され、前記半導体の層は化合物半導体からなるｎ型半導体層の上下に化合物半導体からなるｐ型半導体層を設けて、バイポーラトランジスタ構造を形成した、請求項１乃至請求項９のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（以下ＧａＮと称す）等の大電力用の半導体装置は、熱伝導性の高い基板に作成することで、放熱性を高めている。熱伝導性の高い基板には例えば、ダイヤモンド基板上などがある。このダイヤモンド基板からなる素子は銅（以下Ｃｕと称す）製のパッケージ基板に約３００℃の半田などで接合される。ダイヤモンドの線熱膨張係数はＣｕと比較して、非常に小さいことが知られている。このため、半田で接合された後に常温に冷却された際、ダイヤモンドとＣｕの線熱膨張係数の差からチップに応力が働き、チップが割れて、破壊されるという課題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５４８６６１０号明細書
【特許文献２】特開平１０−２２３８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、パッケージ基板の部材と、パッケージ基板と接合するウェハ基板の部材との線熱膨張係数の差異から起こる、素子の温度変化によるウェハ基板の亀裂の発生を防ぎ、チップが破壊されることを防ぐ半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、実施形態の半導体装置は、パッケージ基板と接合するウェハ基板を有する半導体装置であって、前記ウェハ基板は、前記パッケージ基板との接合面近傍に熱膨張又は熱収縮による応力を吸収する領域を少なくとも１つ具備している。
【図面の簡単な説明】
【０００６】
【図１】本発明の第１の実施形態である半導体装置の図。
【図２】エッチング方法の図。
【図３】第１の実施形態の底面図。
【図４】第１の実施形態とパッケージ基板との接合図。
【図５】本発明の第２の実施形態である半導体装置の図。
【図６】第２の実施形態の底面図。
【図７】本発明の第３の実施形態の底面図。
【図８】本発明の第４の実施形態の底面図。
【図９】本発明の第５の実施形態の底面図。
【図１０】本発明の第６の実施形態の底面図。
【図１１】本発明の第７の実施形態の半導体装置。
【図１２】本発明の第８の実施形態の半導体装置。
【発明を実施するための形態】
【０００７】
以下、半導体装置の実施形態を図面に基づき説明する。
【０００８】
（第１の実施形態）
図１は第１の実施形態の図である。ウェハ基板１の上に半導体層３が積層されており、その上にソース電極４、ゲート電極５、ドレイン電極６が接合されている。ソース電極４は接地されており（図示せず）、ゲート電極５およびドレイン電極６に電圧を印加すると、ドレイン電極６からソース電極４に向かって、半導体層３内に電流が流れる。流れる電流量は、ゲート電極５のゲート長とゲート幅とにより変動する。ゲート長とは半導体層３に流れる電流の方向のゲート電極５の長さである。ゲート幅はゲート電極５と半導体層３との接合面における、ゲート長と垂直方向のゲート電極５の幅である。以下、ゲート長の方向をＸ軸とし、ゲート幅の方向をＹ軸とする。また、ウェハ基板１からソース電極４、ゲート電極５、ドレイン電極６へ向かう方向をＺ軸とする。
【０００９】
本実施形態はウェハ基板１に溝部２を少なくとも１つ形成している。溝部２はウェハ基板１の底面から反対側の面の方向（Ｚ軸方向）に向かって形成された溝、および溝近傍のウェハ基板１の部分である。本実施形態はウェハ基板１の溝部２を形成した面と反対側の面に半導体層３を積層して、その上にソース電極４、ゲート電極５、ドレイン電極６を接合したものである。即ち溝部２の形成面は半導体装置においてウェハ基板１の裏面となる。
【００１０】
溝部２は例えば、反応性イオンエッチング（Reactive Ion Etching、以下ＲＩＥと称す）等により形成される。図２はＲＩＥにおける、イオン粒子８によるウェハ基板１のエッチングの図である。レジスト７が塗布された部分はレジスト７がウェハ基板１の表面を保護し、イオン粒子８がウェハ基板１の表面に衝突しないため、エッチングされない。レジスト７が塗布されていない部分は、イオン粒子８がウェハ基板１の表面と衝突し、ウェハ基板１の表面の原子の剥離を起こす。これによりウェハ基板１の表面にエッチングが施される。この後、レジスト７を除去することで、溝部２が形成されたウェハ基板１が形成される。ただし、本実施形態において、溝部２の形成はＲＩＥを用いた形成方法を示したが、これは一例であり、溝部２の形成方法はＲＩＥに限定されない。
【００１１】
図３はウェハ基板１の底面図であり、溝部２を形成した面、即ちウェハ基板１の裏面の図である。溝部２はＹ軸方向に対して略平行に形成され、少なくとも１つ形成されている。複数の溝部２がウェハ基板１に形成された場合はそれぞれの溝部２はＹ軸方向に対して略平行に形成されている。
【００１２】
半導体層３はウェハ基板１の溝部２を形成した面と反対側の面に積層される（図１参照）。半導体層３は例えば、ＧａＮなどの化合物半導体などが用いられる。化合物半導体は複数の元素を組み合わせた半導体である。化合物半導体にはアルミニウム（以下、Ａｌと称す）やガリウム（以下、Ｇａと称す）などのIII族の元素と窒素（以下、Ｎと称す）、ヒ素（Ａｓ）などのＶ族の元素とを組み合わせたIII‐Ｖ族半導体などがある。ＧａＮなどＮを含有する化合物半導体は窒化物半導体とよばれる。この窒化物半導体はIII‐Ｖ族半導体である。
【００１３】
ＧａＮは珪素（以下Ｓｉと称す）と比べてバンドギャップが大きく、電圧に対する耐圧性に優れているため、高電圧の印加が可能なパワーデバイスとして用いられている。さらに、ＧａＮの飽和電子速度はＳｉよりも大きく、電子移動度はＳｉと同等であることから、マイクロ波用の高周波半導体デバイスとしても用いられている。
【００１４】
ＧａＮによるＦＥＴ（Field Effect Transistor、以下ＦＥＴと称す）の作成にはウェハ基板１にＧａＮをＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition、以下ＭＯＣＶＤと称す）法などにより結晶成長させ、半導体層３を積層させる。ＭＯＣＶＤ法とはウェハ基板１にガス化した金属等を蒸着させることで薄膜を作成する方法である。ただし、本実施形態において、半導体層３の積層方法は、ＭＯＣＶＤ法に限定されない。図１の複数のドレイン電極６とゲート電極５とソース電極４とは、半導体層３に電極をオーミック接触により取り付けられている。
【００１５】
本実施形態の半導体装置はパッケージ基板９に半田で接合される。図４はウェハ基板１とパッケージ基板９とを半田の層として形成した半田層１０により接合したものである。ウェハ基板１のパッケージ基板９との接合面は溝部２を形成した面であり、半導体装置の裏面である。ウェハ基板１と金錫（ＡｕＳｎ）の半田との接合を良好にするために、ウェハ基板１の裏面にチタン（Ｔｉ）および金（Ａｕ）の合金をＣＶＤ法などで蒸着する。ＣＶＤ法とは蒸着の原料となるガスを化学反応により付着させる方法である。ただし、本実施形態において、蒸着はＣＶＤ法に限定はしない。蒸着の後、パッケージ基板９に約３００℃に加熱して溶けた半田を塗布して半田層１０を形成し、その上に半導体装置を置いて接合する。
【００１６】
接合した後、常温まで冷却されると、ウェハ基板１とパッケージ基板９との間の線熱膨張係数の差によりウェハ基板１には応力が掛かる。ウェハ基板１の厚さに対して、パッケージ基板９の厚さは大きいため、熱膨張および熱収縮の応力によるパッケージ基板９への影響は少ない。従来の半導体装置はこの応力により、ウェハ基板１に亀裂が生じ、ウェハ基板１の破壊が起きていた。本実施形態の半導体装置は溝部２がウェハ基板１とパッケージ基板９との熱収縮により発生するＸ軸方向（図４の矢印方向）の応力を吸収する。また、半導体装置の発熱により温度が上昇した場合、ウェハ基板１とパッケージ基板９との熱膨張により応力が発生する。溝部２はこの熱膨張により発生する応力も吸収する。即ち、溝部２は熱膨張又は熱収縮による応力を吸収する領域である。
【００１７】
ウェハ基板１は例えば、ダイヤモンド基板などがある。ダイヤモンド基板の厚さはおよそ１００から２００（μｍ）程度が一般的であるが、本実施形態におけるウェハ基板１はダイヤモンド基板の厚さについては特に限定をしない。ダイヤモンド基板は熱伝導性が高く、放熱性に優れているため、ダイヤモンド基板に形成された半導体装置の発熱による特性の劣化を抑制する。
【００１８】
パッケージ基板９は一般にＣｕ製が広く用いられている。ダイヤモンドの線熱膨張係数は1.1×10-6（Ｋ-１）であるが、Ｃｕの線熱膨張係数は16.8×10-6（Ｋ-１）である。ダイヤモンド基板とＣｕ製のパッケージ基板９との接合において、本実施形態の半導体装置の構造により溝部２の部分が熱膨張または熱収縮による応力を吸収し、ダイヤモンド基板への亀裂、破壊を抑制する。
【００１９】
（第２の実施形態）
図５は第２の実施形態の図である。第１の実施形態の溝部２に、線熱膨張係数がウェハ基板１よりも大きい金属を充填し金属部１１を形成したものである。溝部２への金属部１１の形成は溝部２を作成した後に、ＭＯＣＶＤ法により溝部２に金属部１１を結晶成長させる方法などがある。溝部２に入らずに結晶成長した金属や、溝部２からあふれた金属などはウェハ基板１を研磨して除去する。これによりウェハ基板１の裏面を平坦化する。ただし、本実施形態において、ＭＯＣＶＤ法による溝部２への金属部１１の形成方法は一例であり、この方法に限定はされない。
【００２０】
図６はウェハ基板１の底面図であり、溝部２に金属を充填し金属部１１を形成した面、即ちウェハ基板１の裏面の図である。金属部１１はＹ軸方向に対して略平行に形成され、少なくとも１つ形成されている。複数の金属部１１がウェハ基板１に形成された場合はそれぞれの金属部１１はＹ軸方向に対して略平行に形成されている。
【００２１】
金属部１１は例えば、Ｃｕ、Ａｌ、およびこれらの合金などがある。Ｃｕはパッケージ基板９と同じ素材である。Ａｌの線熱膨張係数は23×10-6（Ｋ-１）であり、ダイヤモンドの線熱膨張係数よりも大きい。ダイヤモンド基板などのウェハ基板１の厚さは１００から２００（μｍ）程度に対して、Ｃｕ製のパッケージ基板９の厚さは大きいため、熱膨張および熱収縮の応力によるパッケージ基板９への影響は少ない。このため、金属部１１はウェハ基板１を応力から保護するため、線熱膨張係数がウェハ基板１よりも大きい金属を使用して、亀裂や破壊を抑制する。即ち、金属部１１は熱膨張又は熱収縮による応力を吸収する領域である。
【００２２】
また、金属部１１は溝部２と比べて熱伝導性が高いため、溝部２のみを形成したウェハ基板１と比較して、放熱性に優れる。
【００２３】
（第３の実施形態）
第３の実施形態はウェハ基板１の溝部２および金属部１１の形状について、図７（ａ）および（ｂ）のようにＸ軸に対して略平行の形状を施したものである。図７（ａ）および（ｂ）は本実施形態のウェハ基板１の底面図である。
【００２４】
図７（ａ）はウェハ基板１の底面図であり、溝部２はＸ軸に対して略平行に形成され、少なくとも１つ形成されている。溝部２が複数形成されている場合は、それぞれの溝部２は略平行に、Ｘ軸に対して略平行に形成されている。
【００２５】
図７（ｂ）はウェハ基板１の底面図であり、溝部２に金属を充填し金属部１１を形成した面、即ちウェハ基板１の裏面の図である。金属部１１はＸ軸に対して略平行に形成され、少なくとも１つ形成されている。複数の金属部１１がウェハ基板１に形成された場合はそれぞれの金属部１１はＸ軸に対して略平行に形成されている。
【００２６】
図７（ａ）の溝部２の形成方法は、第１の実施形態と同様にＲＩＥによる方法がある。ウェハ基板１の裏面にＸ軸に対して略平行の形状を有する溝部２が形成されるよう、溝部２を形成する領域以外の領域にレジスト７を塗布する。その後、イオン粒子８を衝突させて、溝部２を形成する。本実施形態の溝部２の作成方法は、第１の実施形態と比較してレジスト７を塗布する箇所について差異がある点を除き、同様である。
【００２７】
図７（ｂ）の金属部１１の形成方法は第２の実施形態と同様である。即ちＭＯＣＶＤ法により溝部２に線熱膨張係数がウェハ基板１よりも大きい金属を結晶成長させ、金属部１１を形成する。溝部２に入らずに結晶成長した金属や、溝部２からあふれた金属などはウェハ基板１を研磨して除去する。本実施形態の金属部１１の作成方法は第２の実施形態と比較して、金属部１１を形成する溝部２の形状が異なる点を除き、同様である。
【００２８】
本実施形態は第１の実施形態と同様にパッケージ基板９に約３００℃に加熱して溶けた半田で接合した後、常温まで冷却される。その際、ウェハ基板１とパッケージ基板９との間の線熱膨張係数の差から熱収縮によるウェハ基板１には応力が掛かる。
【００２９】
本実施形態は溝部２又は金属部１１がＸ軸に対して略平行に形成されており、Ｙ軸方向に掛かる応力を溝部２または金属部１１が吸収し、ウェハ基板１への亀裂の発生、破壊を抑制する。
【００３０】
また、半導体装置の発熱により温度が上昇した場合、ウェハ基板１とパッケージ基板９との線熱膨張係数の差から熱膨張による応力が発生する。溝部２または金属部１１はこの熱膨張により発生する応力も吸収する。
【００３１】
なお、ウェハ基板１への半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置については第１の実施形態と同じである。このため、半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置についての詳細な説明は省略する。
【００３２】
（第４の実施形態）
第４の実施形態はウェハ基板１の溝部２および金属部１１の形状について、図８（ａ）および（ｂ）のようにＸ軸およびＹ軸に対して斜めの形状を施したものである。図８（ａ）および（ｂ）は本実施形態のウェハ基板１の底面図である。
【００３３】
図８（ａ）はウェハ基板１の底面図であり、溝部２はＸ軸およびＹ軸に対して斜めの方向に形成され、少なくとも１つ形成されている。溝部２が複数形成されている場合は、それぞれの溝部２は略平行に、Ｘ軸およびＹ軸に対して斜めの方向に形成されている。
【００３４】
図８（ｂ）はウェハ基板１の底面図であり、溝部２に金属を充填し金属部１１を形成した面、即ちウェハ基板１の裏面の図である。金属部１１はＸ軸およびＹ軸に対して斜めの方向に形成され、少なくとも１つ形成されている。複数の金属部１１がウェハ基板１に形成された場合はそれぞれの金属部１１はＸ軸およびＹ軸に対して斜めの方向に形成されている。
【００３５】
図８（ａ）の溝部２の形成方法は、第１の実施形態と同様にＲＩＥによる方法がある。ウェハ基板１の裏面にＸ軸に対して略平行の形状を有する溝部２が形成されるよう、溝部２を形成する領域以外の領域にレジスト７を塗布する。その後、イオン粒子８を衝突させて、溝部２を形成する。本実施形態の溝部２の作成方法は、第１の実施形態と比較してレジスト７を塗布する箇所について差異がある点を除き、同様である。
【００３６】
図８（ｂ）の金属部１１の形成方法は第２の実施形態と同様である。即ちＭＯＣＶＤ法により溝部２に線熱膨張係数がウェハ基板１よりも大きい金属を結晶成長させ、金属部１１を形成する。溝部２に入らずに結晶成長した金属や、溝部２からあふれた金属などはウェハ基板１を研磨して除去する。本実施形態の金属部１１の作成方法は第２の実施形態と比較して、金属部１１を形成する溝部２の形状が異なる点を除き、同様である。
【００３７】
本実施形態は第１の実施形態と同様にパッケージ基板９に約３００℃に加熱して溶けた半田で接合した後、常温まで冷却される。その際、ウェハ基板１とパッケージ基板９との間の線熱膨張係数の差から熱収縮によるウェハ基板１には応力が掛かる。
【００３８】
本実施形態は溝部２又は金属部１１がＸ軸およびＹ軸に対して斜めの方向に形成されているため、Ｘ軸およびＹ軸方向の応力を溝部２または金属部１１が吸収し、ウェハ基板１への亀裂の発生、破壊を抑制する。
【００３９】
また、半導体装置の発熱により温度が上昇した場合、ウェハ基板１とパッケージ基板９との線熱膨張係数の差から熱膨張による応力が発生する。溝部２または金属部１１はこの熱膨張により発生する応力も吸収する。
【００４０】
なお、ウェハ基板１への半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置については第１の実施形態と同じである。このため、半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置についての詳細な説明は省略する。
【００４１】
（第５の実施形態）
図９は第５の実施形態およびその変形例の形態の底面図である。本実施形態の半導体装置は第１の方向に形成された溝部２と、第２の方向に形成された溝部２とを有している。図９（ａ）は第１の方向はＸ軸と略平行の方向であり、第２の方向はＹ軸と略平行の方向である。即ちウェハ基板１の裏面には少なくとも２つの方向に形成された溝部２を有する。溝部２はそれぞれの方向に少なくとも１つずつ作成されている。第１の方向に形成された溝部２と第２の方向に形成された溝部２とがそれぞれ複数形成されている場合、溝部２により囲まれた部分のウェハ基板１の領域は多角形の形状であり、長方形または正方形となる。
【００４２】
図９（ｂ）は第１の方向はＸ軸と略平行の方向であり、第２の方向はＸ軸およびＹ軸に対して斜めの方向である。この場合において、図９（ａ）と同様に、ウェハ基板１の裏面には少なくとも２つの方向に形成された溝部２を有する。溝部２はそれぞれの方向に少なくとも１つずつ作成されている。第１の方向に形成された溝部２と第２の方向に形成された溝部２とがそれぞれ複数形成されている場合、溝部２により囲まれた部分のウェハ基板１の領域は多角形の形状であり、平行四辺形となる。
【００４３】
図９（ｃ）は第１の方向および第２の方向はＸ軸およびＹ軸に対して斜めの方向であり、それぞれの方向は互いに異なる。この場合においても図９（ａ）と同様に、ウェハ基板１の裏面には少なくとも２つの方向に形成された溝部２を有する。溝部２はそれぞれの方向に少なくとも１つずつ作成されている。第１の方向に形成された溝部２と第２の方向に形成された溝部２とがそれぞれ複数形成されている場合、溝部２により囲まれた部分のウェハ基板１の領域は多角形の形状であり、平行四辺形となる。図９（ａ）、（ｂ）、（ｃ）の溝部２の形成方法は、第１の実施形態と同様にＲＩＥによる方法がある。ウェハ基板１の裏面に溝部２が形成されるよう、溝部２を形成する領域以外の領域にレジスト７を塗布する。その後、イオン粒子８を衝突させて、溝部２を形成する。本実施形態の溝部２の作成方法は、第１の実施形態と比較してレジスト７を塗布する箇所についてそれぞれ差異がある点を除き、同様である。
【００４４】
図９（ｄ）、（ｅ）、（ｆ）はそれぞれ、（ａ）、（ｂ）、（ｃ）の溝部２に金属を充填し金属部１１を形成した面、即ちウェハ基板１の裏面の図である。図９（ｄ）、（ｅ）、（ｆ）の金属部１１の形成方法は第２の実施形態と同様である。即ちＭＯＣＶＤ法により溝部２に線熱膨張係数がウェハ基板１よりも大きい金属を結晶成長させ、金属部１１を形成する。溝部２に入らずに結晶成長した金属や、溝部２からあふれた金属などはウェハ基板１を研磨して除去する。本実施形態の金属部１１の作成方法は第２の実施形態と比較して、金属部１１を形成する溝部２の形状がそれぞれ異なる点を除き、同様である。
【００４５】
本実施形態は第１の実施形態と同様にパッケージ基板９に約３００℃に加熱して溶けた半田で接合した後、常温まで冷却される。その際、ウェハ基板１とパッケージ基板９との間の線熱膨張係数の差から熱収縮によるウェハ基板１には応力が掛かる。
【００４６】
本実施形態は溝部２又は金属部１１が少なくとも２つの方向に形成され、Ｘ軸およびＹ軸方向の応力を溝部２または金属部１１が吸収する。このため、ウェハ基板１への亀裂の発生、破壊を抑制する。
【００４７】
また、半導体装置の発熱により温度が上昇した場合、ウェハ基板１とパッケージ基板９との線熱膨張係数の差から熱膨張による応力が発生する。溝部２または金属部１１はこの熱膨張により発生する応力も吸収する。
【００４８】
なお、ウェハ基板１への半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置については第１の実施形態と同じである。このため、半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置についての詳細な説明は省略する。
【００４９】
（第６の実施形態）
図１０は第６の実施形態およびその変形例の形態の底面図である。本実施形態の半導体装置はウェハ基板１の裏面に溝部２が形成されており、溝部２または、ウェハ基板１の境界によって囲まれた部分のウェハ基板１の表面形状は多角形の形状を有する。
【００５０】
図１０（ａ）は溝部２または、ウェハ基板１の境界によって囲まれた部分のウェハ基板１の表面形状が三角形を形成している。図１０（ｂ）も溝部２または、ウェハ基板１の境界によって囲まれた部分のウェハ基板１の表面形状が三角形の形状を有している。図１０（ａ）はＹ軸方向の上半分の部分と下半分の部分が同一の形状であり、図１０（ｂ）はＹ軸方向の上半分の部分と下半分の部分について、Ｘ軸方向に形成された溝部２を境に線対称となっている。図１０（ｃ）は溝部２によって囲まれた部分のウェハ基板１の表面形状が六角形であり、全体でハニカム構造を形成している。
【００５１】
図１０（ａ）、（ｂ）、（ｃ）の溝部２の形成方法は、第１の実施形態と同様にＲＩＥによる方法がある。ウェハ基板１の裏面に溝部２が形成されるよう、溝部２を形成する領域以外の領域にレジスト７を塗布する。その後、イオン粒子８を衝突させて、溝部２を形成する。本実施形態の溝部２の作成方法は、第１の実施形態と比較してレジスト７を塗布する箇所についてそれぞれ差異がある点を除き、同様である。
【００５２】
図１０（ｄ）、（ｅ）、（ｆ）はそれぞれ、（ａ）、（ｂ）、（ｃ）の溝部２に金属を充填し金属部１１を形成した面、即ちウェハ基板１の裏面の図である。図１０（ｄ）、（ｅ）、（ｆ）の金属部１１の形成方法は第２の実施形態と同様である。即ちＭＯＣＶＤ法により溝部２に線熱膨張係数がウェハ基板１よりも大きい金属を結晶成長させ、金属部１１を形成する。溝部２に入らずに結晶成長した金属や、溝部２からあふれた金属などはウェハ基板１を研磨して除去する。本実施形態の金属部１１の作成方法は第２の実施形態と比較して、金属部１１を形成する溝部２の形状がそれぞれ異なる点を除き、同様である。
【００５３】
本実施形態は第１の実施形態と同様にパッケージ基板９に約３００℃に加熱して溶けた半田で接合した後、常温まで冷却される。その際、ウェハ基板１とパッケージ基板９との間の線熱膨張係数の差から熱収縮によるウェハ基板１には応力が掛かる。
【００５４】
本実施形態は溝部２又は金属部１１によって囲まれた部分のウェハ基板１が多角形の形状を有している。このため、ウェハ基板１に掛かるＸ軸およびＹ軸方向の応力について、溝部２または金属部１１が吸収する。このため、ウェハ基板１への亀裂の発生、破壊を抑制する。
【００５５】
また、半導体装置の発熱により温度が上昇した場合、ウェハ基板１とパッケージ基板９との線熱膨張係数の差から熱膨張による応力が発生する。溝部２または金属部１１はこの熱膨張により発生する応力も吸収する。本実施形態において、溝部２又は金属部１１によって囲まれた部分のウェハ基板１の表面形状は三角形または六角形の形状としたが、これに限定されず、他の多角形でも良い。
【００５６】
なお、ウェハ基板１への半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置については第１の実施形態と同じである。このため、半導体層３の積層、およびドレイン電極６とゲート電極５とソース電極４との設置についての詳細な説明は省略する。
【００５７】
（第７の実施形態）
図１１は第７の実施形態の図である。第１の実施形態乃至第６の実施形態においてＦＥＴ構造を用いたが、図１１（ａ）および（ｂ）のように半導体層３が複数の層からなる構造を用いても良い。図１１（ａ）はウェハ基板１に溝部２を施した構造であり、（ｂ）は（ａ）の溝部２に金属部１１を形成したものである。図１１（ａ）および（ｂ）において、本実施形態は半導体層３は第１の化合物半導体層３ａと第２の化合物半導体層３ｂとの異なる２層からなる半導体装置である。第１の化合物半導体層３ａと第２の化合物半導体層３ｂとは格子定数の近いものを組合せて積層させる。第１の化合物半導体層３ａと第２の化合物半導体層３ｂとは上述のＭＯＣＶＤ法などにより積層させる。この第１の化合物半導体層３ａと第２の化合物半導体層３ｂとの接合面をヘテロ界面と呼ぶ。
【００５８】
第１の化合物半導体層３ａと第２の化合物半導体層３ｂとはそれぞれのバンドギャップが異なる。第１の化合物半導体層３ａと第２の化合物半導体層３ｂとが接合した際、ヘテロ界面付近にてエネルギー準位の量子井戸が形成され、量子井戸に電子が高密度で蓄積される。蓄積された電子は基板方向への移動が抑制され、２次元方向にのみ移動する。これを２次元電子ガス（2 Dimensional Electron Gas、以下、２ＤＥＧと称す）という。これにより高密度の電子が２次元方向にのみ移動することで高電子移動度のトランジスタを作成することができる。このトランジスタを高電子移動度トランジスタ（High Electron Mobility Transistor、以下ＨＥＭＴと称す）という。本実施形態は第１の実施形態のＦＥＴ構造をＨＥＭＴにしたものである。第１の化合物半導体層３ａには例えば、III族の元素のＡｌとＧａと、Ｖ族の元素のＮとを含有したＡｌＧａＮなどがある。また、第２の化合物半導体層３ｂには例えば、ＧａＮなどがある。
【００５９】
溝部２の形成方法は、第１の実施形態と同様にＲＩＥによる方法がある。ウェハ基板１の裏面に溝部２が形成されるよう、溝部２を形成する領域以外の領域にレジスト７を塗布する。その後、イオン粒子８を衝突させて、溝部２を形成する。金属部１１の形成方法は第２の実施形態と同様である。即ちＭＯＣＶＤ法により溝部２に線熱膨張係数がウェハ基板１よりも大きい金属を結晶成長させ、金属部１１を形成する。溝部２に入らずに結晶成長した金属や、溝部２からあふれた金属などはウェハ基板１を研磨して除去する。
【００６０】
本実施形態のＨＥＭＴ構造は第１の実施形態乃至第６の実施形態の溝部２乃至金属部１１を用いることができるため、ウェハ基板１の熱膨張および熱収縮によるウェハ基板１の亀裂の発生や破壊を抑制し、かつ高速の半導体装置となる。
【００６１】
（第８の実施形態）
図１２は第８の実施形態の図である。第１の実施形態乃至第６の実施形態においてＦＥＴ構造を用いたが図１２（ａ）および（ｂ）のようにバイポーラトランジスタを用いても良い。図１２（ａ）はウェハ基板１に溝部２を施した構造であり、（ｂ）は（ａ）の溝部２に金属部１１を形成したものである。図１２（ａ）および（ｂ）において、ウェハ基板１にｎ型半導体層３ｃを積層し、その上にｐ型半導体層３ｄを積層し、その上にｎ型半導体層３ｅを積層している。ｎ型半導体層３ｅにはエミッタ電極１２を、他方のｎ型半導体層３ｃにはコレクタ電極１４を形成し、ｐ型半導体層３ｄにはベース電極１３を接続している。即ち本実施形態はｎｐｎ型バイポーラトランジスタとなる。ただし、本実施形態の半導体装置はｎｐｎ型バイポーラトランジスタに限定せず、ｐｎｐ型バイポーラトランジスタでも良い。耐圧性に優れたバイポーラトランジスタの場合、ｎ型半導体層３ｃおよびｎ型半導体層３ｅ、ｐ型半導体層３ｄは例えばＧａＮなどがある。
【００６２】
溝部２の形成方法は、第１の実施形態と同様にＲＩＥによる方法がある。ウェハ基板１の裏面に溝部２が形成されるよう、溝部２を形成する領域以外の領域にレジスト７を塗布する。その後、イオン粒子８を衝突させて、溝部２を形成する。金属部１１の形成方法は第２の実施形態と同様である。即ちＭＯＣＶＤ法により溝部２に線熱膨張係数がウェハ基板１よりも大きい金属を結晶成長させ、金属部１１を形成する。溝部２に入らずに結晶成長した金属や、溝部２からあふれた金属などはウェハ基板１を研磨して除去する。
【００６３】
本実施形態のバイポーラトランジスタ構造は第１の実施形態乃至第６の実施形態の溝部２又は金属部１１を用いることができるため、ウェハ基板１の熱膨張および熱収縮によるウェハ基板１の亀裂の発生や破壊を抑制することができる。また、バイポーラトランジスタ構造はトランジスタのキャリアとして電子と正孔を用いるため、増幅利得の高い素子となる。
【００６４】
上記第１の実施形態乃至第８の実施形態において、溝部２の形成はＲＩＥを用いた形成方法を示したが、これは一例であり、溝部２の形成方法はＲＩＥに限定されない。また、上記第２の実施形態乃至第８の実施形態において、ＭＯＣＶＤ法による溝部２への金属部１１の形成方法を示したが、これは一例であり、金属部１１の形成方法はＭＯＣＶＤ法に限定されない。
【００６５】
上記第２の実施形態乃至第８の実施形態において、金属部１１を構成する金属にＣｕ、Ａｌ、およびこれらの合金を例示したが、金属はウェハ基板１よりも線熱膨張係数が大きいものであればよい。
【００６６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、そのほかの様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６７】
１‥‥ウェハ基板、
２‥‥溝部、
３‥‥半導体層
３ａ‥‥第１の化合物半導体層、
３ｂ‥‥第２の化合物半導体層、
３ｃ‥‥ｎ型半導体層、
３ｄ‥‥ｐ型半導体層、
３ｅ‥‥ｎ型半導体層、
４‥‥ソース電極、
５‥‥ゲート電極、
６‥‥ドレイン電極、
７‥‥レジスト、
８‥‥イオン粒子、
９‥‥パッケージ基板、
１０‥‥半田層、
１１‥‥金属部、
１２‥‥エミッタ電極、
１３‥‥ベース電極、
１４‥‥コレクタ電極。
【図１】
2016139695.tif 000003
【図２】
2016139695.tif 000004
【図３】
2016139695.tif 000005
【図４】
2016139695.tif 000006
【図５】
2016139695.tif 000007
【図６】
2016139695.tif 000008
【図７】
2016139695.tif 000009
【図８】
2016139695.tif 000010
【図９】
2016139695.tif 000011
【図１０】
2016139695.tif 000012
【図１１】
2016139695.tif 000013
【図１２】
2016139695.tif 000014