(57)【要約】【課題】基板の製造時間及び製造コストが低減される電子機器を提供する。【解決手段】一つの実施の形態に係る電子機器は、基板と、第１の導体部と、第２の導体部と、導電部材と、を備える。前記第１の導体部は、前記基板の内部に設けられる。前記第２の導体部は、前記基板に設けられる。前記導電部材は、前記基板の内部に設けられ、前記第１の導体部と前記第２の導体部とを電気的に接続し、前記第１の導体部に接合された接続部と、前記接続部と前記第２の導体部との間に介在するとともに前記接続部よりも幅が狭い延部と、を有する。【選択図】図４
2016139730.tif 000002
【特許請求の範囲】
【請求項１】
基板を具備し、
前記基板は、
第１の面を有した第１の絶縁層と、
前記第１の絶縁層の前記第１の面に重ねられて当該第１の面に付着させられ、前記第１の面の反対側に位置した第２の面を有した、第２の絶縁層と、
前記第２の絶縁層に埋められて当該第２の絶縁層に覆われ、前記第１の絶縁層の前記第１の面に取り付けられた第３の面と、前記第３の面の反対側に位置した第４の面と、前記第４の面に設けられた第１の導体部と、を有した電子部品と、
前記第２の絶縁層の前記第２の面に設けられた第２の導体部と、
前記第２の絶縁層に埋められ、前記第１の導体部と前記第２の導体部とを電気的に接続し、前記第１の導体部に溶着された第１の接続部と、前記第１の接続部から前記第２の導体部に向かって延びて前記第１の接続部と前記第２の導体部との間に介在した第１の延部と、を有した第１のワイヤと、
を備えた、電子機器。
【請求項２】
前記基板は、
前記第１の絶縁層の前記第１の面に設けられた第３の導体部と、
前記第２の絶縁層の前記第２の面に設けられた第４の導体部と、
前記第２の絶縁層に埋められ、前記第３の導体部と前記第４の導体部とを電気的に接続し、前記第３の導体部に溶着された第２の接続部と、前記第２の接続部と前記第４の導体部との間に介在した第２の延部と、を有した第２のワイヤと、
をさらに備えた請求項１の電子機器。
【請求項３】
前記第１の接続部の幅が前記第１の延部の幅よりも広い、請求項１又は請求項２の電子機器。
【請求項４】
前記第１の接続部と前記第１の導電部との間の接触面積は、前記第１の延部が延びる方向に対して直交する当該第１の延部の断面の面積よりも広い、請求項１乃至請求項３のいずれか一つの電子機器。
【請求項５】
前記電子部品の前記第４の面と前記第２の絶縁層の前記第２の面との間の距離は、前記第１のワイヤの前記第１の延部の最大幅よりも長い、請求項１乃至請求項４のいずれか一つの電子機器。
【請求項６】
前記第１のワイヤの前記第１の延部は、前記第１の面の法線方向に対して交差する方向に延びた、請求項１乃至請求項５のいずれか一つの電子機器。
【請求項７】
前記第１のワイヤが銅を含む金属によって作られ、
前記第２の導体部が銅を含む金属によって作られた、
請求項１乃至請求項６のいずれか一つの電子機器。
【請求項８】
前記第１の絶縁層は、前記第１の面の反対側に位置した第５の面をさらに有し、
前記基板は、前記第１の絶縁層の前記第５の面に設けられた第５の導体部と、前記第１の絶縁層に設けられ、前記第３の導体部と前記第５の導体部とを電気的に接続したビアと、をさらに有し、
前記第１のワイヤの結晶構造は、前記ビアの結晶構造と異なる、
請求項２の電子機器。
【請求項９】
基板と、
前記基板の内部に設けられた第１の導体部と、
前記基板に設けられた第２の導体部と、
前記基板の内部に設けられ、前記第１の導体部と前記第２の導体部とを電気的に接続し、前記第１の導体部に接合された接続部と、前記接続部と前記第２の導体部との間に介在するとともに前記接続部よりも幅が狭い延部と、を有した導電部材と、
を具備した電子機器。
【請求項１０】
第１の面を有した第１の絶縁層と、
前記第１の絶縁層の前記第１の面に重ねられ、前記第１の面の反対側に位置した第２の面を有した、第２の絶縁層と、
前記第２の絶縁層に埋められるとともに覆われ、前記第１の絶縁層の前記第１の面に取り付けられた第３の面と、前記第３の面の反対側に位置した第４の面と、前記第４の面に設けられた第１の導体部と、を有した電子部品と、
前記第２の絶縁層の前記第２の面に設けられた第２の導体部と、
前記第２の絶縁層に埋められ、前記第１の導体部と前記第２の導体部とを電気的に接続し、前記第１の導体部に溶着された接続部と、前記接続部と前記第２の導体部との間に介在した延部と、を有したワイヤと、
を備えた基板を製造する方法であって、
前記第１の絶縁層の前記第１の面に取り付けられた前記電子部品の前記第１の導体部から当該第１の導体部に接合されたボンディングワイヤが延びた状態で、軟化した絶縁体を前記第１の面に供給することで、硬化した前記絶縁体の一部と前記ボンディングワイヤの一部とを除去することにより前記絶縁体によって前記第２の絶縁層を形成するとともに前記ボンディングワイヤによって前記ワイヤを形成するために、前記絶縁体により前記電子部品と前記ボンディングワイヤとを覆うこと、
を具備した基板の製造方法。
【請求項１１】
第１の面を有した第１の絶縁層と、
前記第１の絶縁層の前記第１の面に重ねられ、前記第１の面の反対側に位置した第２の面を有した、第２の絶縁層と、
前記第２の絶縁層に埋められるとともに覆われ、前記第１の絶縁層の前記第１の面に取り付けられた第３の面と、前記第３の面の反対側に位置した第４の面と、前記第４の面に設けられた第１の導体部と、を有した電子部品と、
前記第２の絶縁層の前記第２の面に設けられた第２の導体部と、
前記第２の絶縁層に埋められ、前記第１の導体部と前記第２の導体部とを電気的に接続し、前記第１の導体部に溶着された接続部と、前記接続部と前記第２の導体部との間に介在した延部と、を有したワイヤと、
を備えた基板を製造する方法であって、
前記第１の絶縁層の前記第１の面に取り付けられた前記電子部品の前記第１の導体部から当該第１の導体部に接合されたボンディングワイヤが延び、前記第１の面と前記電子部品と前記ボンディングワイヤとが絶縁体に覆われた状態で、前記絶縁体の一部と前記ボンディングワイヤの一部とを除去することにより前記絶縁体によって前記第２の絶縁層を形成するとともに前記ボンディングワイヤによって前記ワイヤを形成すること、
を具備した基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子機器及び基板の製造方法に関する。
【背景技術】
【０００２】
コンデンサ、抵抗、及び半導体部品のような電子部品が内部に埋め込まれた基板が知られる。このような基板は、例えば、部品内蔵基板や半導体埋込基板と呼ばれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１５７３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子部品が内部に埋め込まれた基板は、電子部品が表面にのみ実装される基板よりも、製造時間や製造コストが増大しやすい。
【課題を解決するための手段】
【０００５】
一つの実施の形態に係る電子機器は、基板と、第１の導体部と、第２の導体部と、導電部材と、を備える。前記第１の導体部は、前記基板の内部に設けられる。前記第２の導体部は、前記基板に設けられる。前記導電部材は、前記基板の内部に設けられ、前記第１の導体部と前記第２の導体部とを電気的に接続し、前記第１の導体部に接合された接続部と、前記接続部と前記第２の導体部との間に介在するとともに前記接続部よりも幅が狭い延部と、を有する。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施の形態に係るポータブルコンピュータを示す斜視図である。
【図２】図２は、第１の実施形態のＳＳＤを示す斜視図である。
【図３】図３は、第１の実施形態の記憶モジュールを概略的に示す断面図である。
【図４】図４は、第１の実施形態の記憶部品を概略的に示す断面図である。
【図５】図５は、第１の実施形態のメモリ素子がダイボンディングされた第１の絶縁層を概略的に示す断面図である。
【図６】図６は、第１の実施形態のワイヤボンディングがされたメモリ素子及び第１の絶縁層を概略的に示す断面図である。
【図７】図７は、第１の実施形態の第２の絶縁層に埋められたメモリ素子及びボンディングワイヤを概略的に示す断面図である。
【図８】図８は、第１の実施形態の研磨された第２の絶縁層とボンディングワイヤとを概略的に示す断面図である。
【図９】図９は、第１の実施形態の第２の絶縁層に形成された導体膜を示す断面図である。
【図１０】図１０は、第１の実施形態の第２の絶縁層に形成された第３の導体パターンを示す断面図である。
【図１１】図１１は、第２の実施の形態に係る記憶部品を概略的に示す断面図である。
【図１２】図１２は、第２の実施形態のスタッドバンプが形成されたメモリ素子を概略的に示す断面図である。
【図１３】図１３は、第２の実施形態の研磨された第２の絶縁層とスタッドバンプとを概略的に示す断面図である。
【図１４】図１４は、第２の実施形態の第２の絶縁層に形成された第３の導体パターンを示す断面図である。
【図１５】図１５は、第３の実施の形態に係る記憶部品を概略的に示す断面図である。
【図１６】図１６は、第３の実施形態のワイヤボンディングがされた第１の絶縁層を概略的に示す断面図である。
【図１７】図１７は、第３の実施形態の研磨された第２の絶縁層とボンディングワイヤとを概略的に示す断面図である。
【図１８】図１８は、第３の実施形態の第２の絶縁層に形成された第３の導体パターンを示す断面図である。
【発明を実施するための形態】
【０００７】
以下に、第１の実施の形態について、図１乃至図１０を参照して説明する。なお、実施形態に係る構成要素や、当該要素の説明について、複数の表現を併記することがある。当該構成要素及び説明について、記載されていない他の表現がされることは妨げられない。さらに、複数の表現が記載されない構成要素及び説明について、他の表現がされることは妨げられない。
【０００８】
図１は、第１の実施の形態に係るポータブルコンピュータ１０を示す斜視図である。ポータブルコンピュータ１０は、電子機器の一例となり得る。図１に示すように、ポータブルコンピュータ１０は、第１の筐体１１と、第２の筐体１２と、ディスプレイモジュール１３とを有する。第１及び第２の筐体１１，１２は、例えば、ケース、外殻部、及び壁とも称され得る。
【０００９】
第１の筐体１１は、上面１１ａを有する。上面１１ａに、キーボード１５と、タッチパッド１６とが設けられる。第１の筐体１１は、例えば、中央演算処理装置（ＣＰＵ）が実装されたマザーボードのような基板、Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ（ＨＤＤ）やＳｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ（ＳＳＤ）のような記憶装置、及びバッテリーのような種々の部品を収容する。図１に破線で示すように、第１の筐体１１に、ＳＳＤ１８が収容される。ＳＳＤ１８は、電子機器の一例となり得、例えば、半導体装置、記憶装置、基板モジュール、モジュール、及び部品とも称され得る。
【００１０】
第２の筐体１２は、第１の筐体１１に例えばヒンジによって回動可能に取り付けられる。例えば、第２の筐体１２は、第１の筐体１１の上面１１ａを覆う閉じ位置と、第１の筐体１１の端部から立ち上がる開き位置との間で回動可能である。
【００１１】
ディスプレイモジュール１３は、第２の筐体１２に収容される。ディスプレイモジュール１３は、第２の筐体１２に設けられたディスプレイ開口１２ａによって露出される。ディスプレイモジュール１３は、ディスプレイ開口１２ａによって露出された画面上に画像を表示する。
【００１２】
図２は、第１の実施形態のＳＳＤ１８を示す斜視図である。図２に示すように、ＳＳＤ１８は、回路基板２１と、複数の記憶モジュール２２と、コネクタ２３とを有する。本実施形態のＳＳＤ１８は、回路基板２１や記憶モジュール２２のような種々の部品が露出するが、これらの部品を収容する筐体を有しても良い。
【００１３】
複数の図面に示されるように、本明細書において、Ｘ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は、ＳＳＤ１８の長さに沿う。Ｙ軸は、ＳＳＤ１８の幅に沿う。Ｚ軸は、ＳＳＤ１８の厚みに沿う。
【００１４】
回路基板２１は、例えば、実装基板及び基板とも称され得る。回路基板２１は、例えば、略矩形状（四角形状）に形成されたプリント配線板である。なお、回路基板２１はフレキシブルプリント配線板のような他の基板でも良く、他の形状に形成されても良い。回路基板２１は、略平坦な実装面２１ａを有する。
【００１５】
コネクタ２３は、回路基板２１の一つの端面２１ｂから突出する。コネクタ２３は、例えば、回路基板２１と一体的に形成される。コネクタ２３は、例えば、第１の筐体１１の内部に設けられたコネクタに取り付けられる。これにより、ＳＳＤ１８とポータブルコンピュータ１０（ホスト装置）との間で、コネクタ２３を介して信号の伝送が可能となる。
【００１６】
記憶モジュール２２は、例えば、ワンパッケージＳＳＤと呼ばれるパッケージである。なお、記憶モジュール２２は、Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ（ＢＧＡ）やＣｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ（ＣＳＰ）のような他の部品であっても良い。
【００１７】
記憶モジュール２２は、回路基板２１の実装面２１ａに並んで実装される。なお、記憶モジュール２２は、回路基板２１の他の面に実装されても良いし、分散して実装されても良い。
【００１８】
図３は、第１の実施形態の記憶モジュール２２を概略的に示す断面図である。図３に示すように、記憶モジュール２２は、モジュール基板３１と、複数の記憶部品３２と、コントローラ３３と、封止部３４と、複数のバンプ３５とを有する。
【００１９】
モジュール基板３１は、例えば、プリント配線板であるが、他の基板であっても良い。モジュール基板３１は、搭載面３１ａと、接続面３１ｂとを有する。搭載面３１ａに、記憶部品３２及びコントローラ３３のような種々の部品が実装される。接続面３１ｂは、搭載面３１ａの反対側に位置する。
【００２０】
記憶部品３２は、基板の一例であり、例えば、部品内蔵基板、半導体埋込基板（Ｅｍｂｅｄｄｅｄ  Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ、ＥＷＬＰ）、パッケージ、及び部品とも称され得る。記憶部品３２は、例えば、メモリの素子を有し、情報を記憶することが可能である。複数の記憶部品３２は、互いに重ねられるとともに電気的に接続された状態で、モジュール基板３１の搭載面３１ａに実装される。互いに重ねられた記憶部品３２の間に、他の部材が介在しても良い。
【００２１】
コントローラ３３は、記憶部品３２を制御する。コントローラ３３の機能は、例えば、記憶部品３２、又はコントローラ３３に設けられたＲｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ（ＲＯＭ）に記憶されるファームウェアを実行するプロセッサやハードウェアによって、実現され得る。コントローラ３３は、例えば、ホスト装置からのコマンドに従って、記憶部品３２からデータを読み出したり、記憶部品３２にデータを書き込んだりすることが可能である。
【００２２】
封止部３４は、記憶部品３２及びコントローラ３３のような部品が実装されたモジュール基板３１の搭載面３１ａを覆う。これにより、記憶部品３２及びコントローラ３３が、封止部３４によって覆われる。封止部３４は、例えば、絶縁性の合成樹脂によって作られるが、他の材料によって作られても良い。
【００２３】
バンプ３５は、モジュール基板３１の接続面３１ｂに設けられる。バンプ３５は、例えば、半田ボールであり、モジュール基板３１の接続面３１ｂに形成された記憶モジュール２２の電極と、回路基板２１の実装面２１ａに形成された回路基板２１の電極との間を、電気的に接続する。
【００２４】
図４は、第１の実施形態の記憶部品３２を概略的に示す断面図である。図４に示すように、記憶部品３２は、第１の絶縁層４１と、第２の絶縁層４２と、第３の絶縁層４３と、第４の絶縁層４４と、第５の絶縁層４５と、複数の導体パターン４６と、複数のビア４７と、メモリ素子４８と、複数の第１のワイヤ５１と、複数の第２のワイヤ５２と、を有する。
【００２５】
第１乃至第５の絶縁層４１〜４５は、例えば、積層部、絶縁部、基部、覆部、封止部、層、板、及び壁とも称され得る。導体パターン４６は、例えば、導体部、導電部、パッド、電極、及び配線とも称され得る。ビア４７は、例えば、導体部、導電部、及び接続部とも称され得る。
【００２６】
第１の絶縁層４１は、例えば、二酸化ケイ素のフィラーを含有するエポキシ樹脂によって作られ、略矩形（四角形）の板状に形成される。なお、第１の絶縁層４１は、他の材料で作られても良いし、他の形状に形成されても良い。
【００２７】
第１の絶縁層４１は、第１の表面４１ａと、第２の表面４１ｂとを有する。第１の表面４１ａは、第１の面の一例である。第２の表面４１ｂは、第５の面の一例である。第１の表面４１ａ及び第２の表面４１ｂは、それぞれ略平坦に形成される。第２の表面４１ｂは、第１の表面４１ａの反対側に位置する。
【００２８】
第１の絶縁層４１に、複数の第１の孔４１ｃが設けられる。第１の孔４１ｃは、第１の絶縁層４１の厚さ方向（Ｚ軸に沿う方向）に延びる。第１の孔４１ｃは、第２の表面４１ｂからＺ軸に沿う方向に進むに従って幅が縮小する、テーパ状の孔である。第１の孔４１ｃの最小の直径は、例えば５０μｍであるが、これに限らない。
【００２９】
第２の絶縁層４２は、例えば、二酸化ケイ素のフィラーを含有するエポキシ樹脂によって作られる。第２の絶縁層４２の材料である当該エポキシ樹脂は、第１の絶縁層４１の材料であるエポキシ樹脂と異なる成分及び特徴を有する。例えば、第２の絶縁層４２の材料であるエポキシ樹脂は、第１の絶縁層４１の材料であるエポキシ樹脂よりも、軟化時の粘度が低い。なお、第１の絶縁層４１の材料と第２の絶縁層４２の材料とが同一であっても良い。
【００３０】
第２の絶縁層４２は、第１の絶縁層４１の第１の表面４１ａに付着させられ、第１の表面４１ａを覆う。言い換えると、第２の絶縁層４２は、第１の絶縁層４１の第１の表面４１ａに重ねられる。
【００３１】
第２の絶縁層４２は、略平坦な第３の表面４２ａを有する。第３の表面４２ａは、第２の面の一例である。第３の表面４２ａは、第２の絶縁層４２の、第１の絶縁層４１の第１の表面４１ａに接する面、の反対側に位置する。言い換えると、第３の表面４２ａは、第１の絶縁層４１の第１の表面４１ａの反対側に位置する。
【００３２】
第３乃至第５の絶縁層４３〜４５は、例えば、二酸化ケイ素のフィラーを含有するエポキシ樹脂によって作られる。第３乃至第５の絶縁層４３〜４５の材料であるエポキシ樹脂は、第１又は第２の絶縁層４１，４２の材料であるエポキシ樹脂と同一であっても良いし、異なっても良い。
【００３３】
第３の絶縁層４３は、第２の絶縁層４２の第３の表面４２ａに付着させられ、第３の表面４２ａを覆う。第３の絶縁層４３は、略平坦な第４の表面４３ａを有する。第３の絶縁層４３の第４の表面４３ａは、第２の絶縁層４２の第３の表面４２ａの反対側に位置する。
【００３４】
第３の絶縁層４３に、複数の第２の孔４３ｂが設けられる。第２の孔４３ｂは、第４の表面４３ａからＺ軸に沿う方向に進むに従って幅が縮小する、テーパ状の孔である。第２の孔４３ｂの最小の直径は、例えば５０μｍであるが、これに限らない。
【００３５】
第４の絶縁層４４は、第３の絶縁層４３の第４の表面４３ａに付着させられ、第４の表面４３ａを覆う。第４の絶縁層４４は、略平坦な第５の表面４４ａを有する。第４の絶縁層４４の第５の表面４４ａは、第３の絶縁層４３の第４の表面４３ａの反対側に位置する。
【００３６】
第４の絶縁層４４に、複数の第３の孔４４ｂが設けられる。第３の孔４４ｂは、第５の表面４４ａからＺ軸に沿う方向に進むに従って幅が縮小する、テーパ状の孔である。第３の孔４４ｂの最小の直径は、例えば５０μｍであるが、これに限らない。
【００３７】
第５の絶縁層４５は、第１の絶縁層４１の第２の表面４１ｂに付着させられ、第２の表面４１ｂを覆う。第５の絶縁層４５は、略平坦な第６の表面４５ａを有する。第５の絶縁層４５の第６の表面４５ａは、第１の絶縁層４１の第２の表面４１ｂの反対側に位置する。
【００３８】
第５の絶縁層４５に、複数の第４の孔４５ｂが設けられる。第４の孔４５ｂは、第６の表面４５ａからＺ軸に沿う方向に進むに従って幅が縮小する、テーパ状の孔である。第４の孔４５ｂの最小の直径は、例えば５０μｍであるが、これに限らない。
【００３９】
複数の導体パターン４６は、例えば、銅によって作られる。銅は、銅を含む金属の一例である。なお、導体パターン４６は他の材料によって作られても良い。複数の導体パターン４６は、複数の第１の導体パターン４６ａと、複数の第２の導体パターン４６ｂと、複数の第３の導体パターン４６ｃと、複数の第４の導体パターン４６ｄと、複数の第５の導体パターン４６ｅと、複数の第６の導体パターン４６ｆとを有する。第１乃至第６の導体パターン４６ａ〜４６ｆは、記憶部品３２に設けられた回路の少なくとも一部を形成し、例えば、パッド、ランド、及び配線のような種々のパターンを有して良い。
【００４０】
第１の導体パターン４６ａは、第３の導体部の一例である。幾つかの第１の導体パターン４６ａは、第１の孔４１ｃに重ねられる位置で、第１の絶縁層４１の第１の表面４１ａに設けられる。第１の導体パターン４６ａは、第２の絶縁層４２によって覆われる。このため、第１の導体パターン４６ａは、記憶部品３２の内部に設けられる。
【００４１】
第２の導体パターン４６ｂは、第５の導体部の一例である。複数の第２の導体パターン４６ｂは、第１の孔４１ｃに重ねられる位置で、第１の絶縁層４１の第２の表面４１ｂに設けられる。第２の導体パターン４６ｂは、第５の絶縁層４５によって覆われる。このため、第２の導体パターン４６ｂは、記憶部品３２の内部に設けられる。
【００４２】
第３の導体パターン４６ｃは、第２及び第４の導体部の一例である。複数の第３の導体パターン４６ｃは、第２の孔４３ｂに重ねられる位置で、第２の絶縁層４２の第３の表面４２ａに設けられる。第３の導体パターン４６ｃは、第３の絶縁層４３によって覆われる。このため、第３の導体パターン４６ｃは、記憶部品３２の内部に設けられる。
【００４３】
複数の第４の導体パターン４６ｄは、第２の孔４３ｂに重ねられる位置で、第３の絶縁層４３の第４の表面４３ａに設けられる。第４の導体パターン４６ｄは、第４の絶縁層４４によって覆われる。このため、第４の導体パターン４６ｄは、記憶部品３２の内部に設けられる。
【００４４】
複数の第５の導体パターン４６ｅは、第３の孔４４ｂに重ねられる位置で、第４の絶縁層４４の第５の表面４４ａに設けられる。複数の第６の導体パターン４６ｆは、第４の孔４５ｂに重ねられる位置で、第５の絶縁層４５の第６の表面４５ａに設けられる。第５及び第６の導体パターン４６ｅ，４６ｆは、記憶部品３２の表面に設けられたパッドとして利用され得る。
【００４５】
複数のビア４７は、例えば、銅によって作られる。なお、ビア４７は他の材料によって作られても良い。複数のビア４７は、複数の第１のビア４７ａと、複数の第２のビア４７ｂと、複数の第３のビア４７ｃと、複数の第４のビア４７ｄとを有する。第１のビア４７ａは、ビアの一例である。
【００４６】
第１のビア４７ａは、第１の絶縁層４１に設けられる。第１のビア４７ａは、例えば、第１の孔４１ｃに充填された導体、又は第１の孔４１ｃの内面に形成された導体の膜である。このため、第１のビア４７ａは、第２の表面４１ｂからＺ軸に沿う方向に進むに従って幅が縮小するテーパ状に形成される。第１のビア４７ａは、第１の導体パターン４６ａと、第２の導体パターン４６ｂとの間を電気的に接続する。
【００４７】
第２のビア４７ｂは、第３の絶縁層４３に設けられる。第２のビア４７ｂは、例えば、第２の孔４３ｂに充填された導体、又は第２の孔４３ｂの内面に形成された導体の膜である。このため、第２のビア４７ｂは、第４の表面４３ａからＺ軸に沿う方向に進むに従って幅が縮小するテーパ状に形成される。第２のビア４７ｂは、第３の導体パターン４６ｃと、第４の導体パターン４６ｄとの間を電気的に接続する。
【００４８】
第３のビア４７ｃは、第４の絶縁層４４に設けられる。第３のビア４７ｃは、例えば、第３の孔４４ｂに充填された導体、又は第３の孔４４ｂの内面に形成された導体の膜である。このため、第３のビア４７ｃは、第５の表面４４ａからＺ軸に沿う方向に進むに従って幅が縮小するテーパ状に形成される。第３のビア４７ｃは、第４の導体パターン４６ｄと、第５の導体パターン４６ｅとの間を電気的に接続する。
【００４９】
第４のビア４７ｄは、第５の絶縁層４５に設けられる。第４のビア４７ｄは、例えば、第４の孔４５ｂに充填された導体、又は第４の孔４５ｂの内面に形成された導体の膜である。このため、第４のビア４７ｄは、第６の表面４５ａからＺ軸に沿う方向に進むに従って幅が縮小するテーパ状に形成される。第４のビア４７ｄは、第２の導体パターン４６ｂと、第６の導体パターン４６ｆとの間を電気的に接続する。
【００５０】
メモリ素子４８は、電子部品の一例であり、例えば、内蔵部品、半導体部品、素子、チップ、及び部品とも称され得る。なお、電子部品はメモリ素子４８に限らず、例えば、集積回路、ＬＳＩ、及びベアチップのように呼ばれる種々の部品であっても良い。
【００５１】
メモリ素子４８は、例えば、ＮＡＮＤ型フラッシュメモリの素子である。メモリ素子４８は、ＮＡＮＤ型フラッシュメモリには限らず、例えば、Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ（ＲｅＲＡＭ）や、Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ（ＦｅＲＡＭ）のような他のメモリであっても良い。
【００５２】
メモリ素子４８は、第１の絶縁層４１の第１の表面４１ａに取り付けられた状態で、第２の絶縁層４２に埋められる。このため、メモリ素子４８は、第２の絶縁層４２に覆われる。メモリ素子４８は、取付面４８ａと、接続面４８ｂと、複数の電極４８ｃとを有する。
【００５３】
取付面４８ａは、第３の面の一例である。取付面４８ａは、例えば、第１の絶縁層４１に形成された一つの第１の導体パターン４６ａに、ダイボンディングによって接着される。言い換えると、取付面４８ａは、第１の絶縁層４１の第１の表面４１ａに取り付けられる。なお、取付面４８ａは、第１の表面４１ａに直接的に取り付けられても良いし、他の方法によって取り付けられても良い。
【００５４】
接続面４８ｂは、第４の面の一例である。接続面４８ｂは、取付面４８ａの反対側に位置する。接続面４８ｂに、複数の電極４８ｃが設けられる。電極４８ｃは、第１の導体部の一例であり、例えば、端子部、導電部、及びパッドとも称され得る。接続面４８ｂ及び電極４８ｃは、第２の絶縁層４２によって覆われる。このため、電極４８ｃは、記憶部品３２の内部に設けられる。
【００５５】
第１のワイヤ５１は、第１のワイヤ及び導電部材の一例である。第２のワイヤ５２は、第２のワイヤ及び導電部材の一例である。第１及び第２のワイヤ５１，５２は、例えば、導体部、接続部、導電部、ボンディングワイヤ、線材、及び配線とも称され得る。
【００５６】
第１及び第２のワイヤ５１，５２は、銅によって作られたボンディングワイヤである。銅は、銅を含む金属の一例である。なお、第１及び第２のワイヤ５１，５２は、銅を含む合金や、金、銀合金、及びアルミニウム合金のような他の導体によって作られても良い。第１及び第２のワイヤ５１，５２は、可撓性を有する。
【００５７】
本実施形態において、第１及び第２のワイヤ５１，５２の材料は、導体パターン４６の材料及びビア４７の材料と同一である。しかし、第１及び第２のワイヤ５１，５２の結晶構造は、導体パターン４６及びビア４７の結晶構造と異なる。
【００５８】
第１及び第２のワイヤ５１，５２は、例えば、原料である銅を、溶解、鋳造によるインゴット化、圧延、伸線、熱処理、及び巻取することによって形成される。一方、導体パターン４６及びビア４７は、例えば、電解メッキ又は無電解メッキによって形成される。このため、第１及び第２のワイヤ５１，５２の結晶構造と、導体パターン４６及びビア４７の結晶構造とは互いに異なる。
【００５９】
第１のワイヤ５１は、第２の絶縁層４２に埋められる。このため、第１のワイヤ５１は、記憶部品３２の内部に設けられる。第１のワイヤ５１の一方の端部は、対応するメモリ素子４８の電極４８ｃに電気的に接続される。第１のワイヤ５１の他方の端部は、対応する第３の導体パターン４６ｃに電気的に接続される。すなわち、第１のワイヤ５１は、メモリ素子４８の電極４８ｃと、対応する第３の導体パターン４６ｃとの間を、電気的に接続する。
【００６０】
第１のワイヤ５１は、第１の接続部５１ａと、第１の延部５１ｂとを有する。第１の接続部５１ａは、第１の接続部及び接続部の一例であり、例えば、端部、接合部、接着部、ボンディング部、及び扁平部のようにも称され得る。第１の延部５１ｂは、第１の延部及び延部の一例であり、例えば、線部、突出部、及び介在部のようにも称され得る。
【００６１】
第１の接続部５１ａは、第１のワイヤ５１の一方の端部に設けられる。第１の接続部５１ａは、例えば、いわゆるファーストボンディング（ボールボンディング）によって形成され、略円盤状を呈する。第１の接続部５１ａは、メモリ素子４８の電極４８ｃに例えば溶着されることにより、当該電極４８ｃに接合される。これにより、第１の接続部５１ａは、電極４８ｃに電気的に接続される。
【００６２】
第１の延部５１ｂは、第１の接続部５１ａと第３の導体パターン４６ｃとの間に介在する。第１の延部５１ｂは、第１の接続部５１ａから、第３の導体パターン４６ｃに向かって延びる。第１のワイヤ５１の他方の端部である第１の延部５１ｂの端部は、第３の導体パターン４６ｃに電気的に接続される。
【００６３】
第１の延部５１ｂは、第１の絶縁層４１の第１の表面４１ａの法線方向に対して交差する方向に延びる。言い換えると、第１の延部５１ｂは、第１の絶縁層４１の第１の表面４１ａの法線方向に対して傾斜して延びる。第１の延部５１ｂは、曲線状に曲げられる。なお、第１の延部５１ｂは、少なくとも一ヶ所で曲げられても良いし、直線状に延びても良い。
【００６４】
第１の延部５１ｂは、直径が略一定の円柱状に形成される。第１の延部５１ｂの直径は、第１の延部の幅、の一例である。なお、第１の延部５１ｂは、他の形状に形成されても良い。この場合、第１の延部５１ｂの幅は、第１の延部５１ｂが延びる方向と直交する方向における、第１の延部５１ｂの最大の幅である。
【００６５】
第１の延部５１ｂの直径は、例えば２０μｍである。すなわち、第１の延部５１ｂの直径は、第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂの最小の直径よりも小さい。さらに、第１の延部５１ｂの直径は、第１乃至第４のビア４７ａ〜４７ｄの最小の直径よりも小さい。なお、第１の延部５１ｂの直径は、これに限らない。
【００６６】
第１の接続部５１ａの幅は、第１の延部５１ｂの直径（幅）よりも広い。第１の接続部５１ａの幅は、第１の接続部５１ａの厚さ方向（Ｚ軸に沿う方向）と直交する方向（ＸＹ平面）における、第１の接続部５１ａの最大の幅である。第１の接続部５１ａは、第１の延部５１ｂよりも扁平に形成される。第１の接続部５１ａとメモリ素子４８の電極４８ｃとの間の接触面積は、第１の延部５１ｂが延びる方向に対して直交する当該第１の延部５１ｂの断面の面積よりも広い。
【００６７】
第２のワイヤ５２は、第２の絶縁層４２に埋められる。このため、第２のワイヤ５２は、記憶部品３２の内部に設けられる。第２のワイヤ５２の一方の端部は、対応する第１の導体パターン４６ａに電気的に接続される。第２のワイヤ５２の他方の端部は、対応する第３の導体パターン４６ｃに電気的に接続される。すなわち、第２のワイヤ５２は、第１の導体パターン４６ａと、対応する第３の導体パターン４６ｃとの間を、電気的に接続する。
【００６８】
第２のワイヤ５２は、第２の接続部５２ａと、第２の延部５２ｂとを有する。第２の接続部５２ａは、第２の接続部及び接続部の一例であり、例えば、端部、接合部、接着部、ボンディング部、及び扁平部のようにも称され得る。第２の延部５２ｂは、第２の延部及び延部の一例であり、例えば、線部、突出部、及び介在部のようにも称され得る。
【００６９】
第２の接続部５２ａは、第２のワイヤ５２の一方の端部に設けられる。第２の接続部５２ａは、例えば、いわゆるセカンドボンディング（ステッチボンディング）によって形成され、扁平な形状を呈する。第２の接続部５２ａは、第１の導体パターン４６ａに例えば溶着されることにより、当該第１の導体パターン４６ａに接合される。これにより、第２の接続部５２ａは、第１の導体パターン４６ａに電気的に接続される。
【００７０】
第２の延部５２ｂは、第２の接続部５２ａと第３の導体パターン４６ｃとの間に介在する。第２の延部５２ｂは、第２の接続部５２ａから、第３の導体パターン４６ｃに向かって延びる。第２のワイヤ５２の他方の端部である第２の延部５２ｂの端部は、第３の導体パターン４６ｃに電気的に接続される。
【００７１】
第２の延部５２ｂは、第１の絶縁層４１の第１の表面４１ａの法線方向に対して交差する方向に延びる。言い換えると、第２の延部５２ｂは、第１の絶縁層４１の第１の表面４１ａの法線方向に対して傾斜して延びる。第２の延部５２ｂは、曲線状に曲げられる。なお、第２の延部５２ｂは、少なくとも一ヶ所で曲げられても良いし、直線状に延びても良い。
【００７２】
第２の延部５２ｂは、直径が略一定の円柱状に形成される。なお、第２の延部５２ｂは、他の形状に形成されても良い。この場合、第２の延部５２ｂの幅は、第２の延部５２ｂが延びる方向と直交する方向における、第２の延部５２ｂの最大の幅である。
【００７３】
第２の延部５２ｂの直径は、例えば２０μｍである。すなわち、第２の延部５２ｂの直径は、第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂの最小の直径よりも小さい。さらに、第２の延部５２ｂの直径は、第１乃至第４のビア４７ａ〜４７ｄの最小の直径よりも小さい。なお、第２の延部５２ｂの直径は、これに限らない。
【００７４】
第２の接続部５２ａの幅は、第２の延部５２ｂの直径（幅）よりも広い。第２の接続部５２ａの幅は、第２の接続部５２ａの厚さ方向（Ｚ軸に沿う方向）と直交する方向（ＸＹ平面）における、第２の接続部５２ａの最大の幅である。第２の接続部５２ａは、第２の延部５２ｂよりも扁平に形成される。第２の接続部５２ａと第１の導体パターン４６ａとの間の接触面積は、第２の延部５２ｂが延びる方向に対して直交する当該第２の延部５２ｂの断面の面積よりも広い。
【００７５】
Ｚ軸に沿う方向における、メモリ素子４８の接続面４８ｂと、第２の絶縁層４２の第３の表面４２ａとの間の距離は、第１のワイヤ５１の第１の延部５１ｂの最大幅（直径）よりも長い。同様に、Ｚ軸に沿う方向における、第１の絶縁層４１の第１の表面４１ａと、第２の絶縁層４２の第３の表面４２ａとの間の距離は、第２のワイヤ５２の第２の延部５２ｂの最大幅（直径）よりも長い。
【００７６】
一方、第１、第３、第４、第５の絶縁層４１，４３，４４，４５の厚さは、それぞれのビア４７の最大幅と同じか、それより短い。第１の絶縁層４１の厚さは、Ｚ軸に沿う方向における第１の表面４１ａと第２の表面４１ｂとの間の距離である。ビア４７の最大幅は、ビア４７の深さ方向（Ｚ軸に沿う方向）と直交する方向（ＸＹ平面）における、ビア４７の最大の幅である。
【００７７】
以下、図４乃至図１０を参考に、上述の記憶部品３２の製造方法の一部について例示する。なお、記憶部品３２は、以下に説明される方法に限らず、他の方法によって製造されても良い。
【００７８】
図５は、第１の実施形態のメモリ素子４８がダイボンディングされた第１の絶縁層４１を概略的に示す断面図である。図５に示すように、まず、第１の絶縁層４１の第１の表面４１ａに、第１の導体パターン４６ａが形成されるとともに、メモリ素子４８が取り付けられる。第１の絶縁層４１は、ベース基板とも称され得る。
【００７９】
第１の導体パターン４６ａは、例えば、電解メッキ又は無電解メッキによって第１の表面４１ａに形成された銅の膜が、エッチングによって部分的に除去されることにより形成される。なお、第１の導体パターン４６ａは、他の方法で形成されても良い。メモリ素子４８は、上述のように、例えば、ダイボンディングによって第１の導体パターン４６ａに取り付けられる。
【００８０】
図６は、第１の実施形態のワイヤボンディングがされたメモリ素子４８及び第１の絶縁層４１を概略的に示す断面図である。ワイヤボンディングによって、メモリ素子４８の電極４８ｃと、第１の絶縁層４１に形成された第１の導体パターン４６ａとが電気的に接続される。
【００８１】
図６に示すように、ワイヤボンディング装置８０のキャピラリ８１によって、電極４８ｃと第１の導体パターン４６ａとの間のワイヤボンディングが行われる。キャピラリ８１は、先端部８１ａと、先端部８１ａに開口した挿通孔８１ｂとを有する。挿通孔８１ｂに、ボンディングワイヤ８２が通される。ボンディングワイヤ８２は、銅によって作られ、後述するように第１のワイヤ５１及び第２のワイヤ５２を形成する。
【００８２】
まず、例えば放電によって、キャピラリ８１の先端部８１ａから突出したボンディングワイヤ８２の先端が溶融され、ボールを形成する。当該ボールの最大幅は、ボンディングワイヤ８２の直径よりも大きい。
【００８３】
キャピラリ８１は、例えば、ボンディングワイヤ８２のボールに熱、超音波、及び圧力をかけながら、当該ボールをメモリ素子４８の電極４８ｃに押し付ける。これにより、ボンディングワイヤ８２のボールが潰されるとともに、電極４８ｃに接合される。電極４８ｃに接合されたボンディングワイヤ８２のボールは、第１のワイヤ５１の第１の接続部５１ａを形成する。このように、ファーストボンディング（ボールボンディング）によって、ボンディングワイヤ８２が電極４８ｃに接合される。図６は、二点鎖線によってファーストボンディングを行うキャピラリ８１を示す。
【００８４】
次に、キャピラリ８１は、ボンディングワイヤ８２を繰り出すとともに移動することによって、ボンディングワイヤ８２を曲げる。ワイヤボンディング装置８０は、例えば、プログラムに従ってキャピラリ８１を移動させ、ボンディングワイヤ８２を所望の形状に曲げる。
【００８５】
次に、キャピラリ８１は、ボンディングワイヤ８２に熱、超音波、及び圧力をかけながら、当該ボンディングワイヤ８２を第１の導体パターン４６ａに押し付ける。これにより、ボンディングワイヤ８２が潰されるとともに、第１の導体パターン４６ａに接合される。ボンディングワイヤ８２の、第１の導体パターン４６ａに接合された部分は、第２のワイヤ５２の第２の接続部５２ａを形成する。このように、セカンドボンディング（ステッチボンディング）よって、ボンディングワイヤ８２が第１の導体パターン４６ａに接合される。図６は、実線によってセカンドボンディングを行うキャピラリ８１を示す。キャピラリ８１は、ステッチボンディングを行うとともにテイルボンディングを行い、ボンディングワイヤ８２を先端部８１ａから突出させる。
【００８６】
ボンディングワイヤ８２は、第１の導電パターン４６ａにファーストボンディングされ、電極４８ｃにセカンドボンディングされても良い。また、ボンディグワイヤ８２は、第１の導体パターン４６ａにステッチボンディングされるとともに、電極４８ｃにもステッチボンディングされても良い。
【００８７】
図７は、第１の実施形態の第２の絶縁層４２に埋められたメモリ素子４８及びボンディングワイヤ８２を概略的に示す断面図である。図７に示すように、第２の絶縁層４２が形成されることにより、当該第２の絶縁層４２によってメモリ素子４８及びボンディングワイヤ８２が埋められる。
【００８８】
まず、加熱されることにより軟化した、第２の絶縁層４２の材料であるエポキシ樹脂（以下、樹脂材料と称する）が、第１の絶縁層４１の第１の表面４１ａに供給される。樹脂材料は、絶縁体の一例である。軟化した樹脂材料が供給されることで、第１の表面４１ａと、メモリ素子４８と、ボンディングワイヤ８２とが、樹脂材料に覆われる。
【００８９】
樹脂材料は、第１の絶縁層４１の第１の表面４１ａに取り付けられたメモリ素子４８の電極４８ｃから、当該電極４８ｃに接合されたボンディングワイヤ８２が延びた状態で、第１の表面４１ａに供給される。樹脂材料は、軟化時の粘度が比較的低い。このため、供給された樹脂材料によってボンディングワイヤ８２が曲げられることが抑制される。
【００９０】
なお、樹脂材料の供給方法はこれに限らない。例えば、軟化させられる前の樹脂材料のシートが第１の絶縁層４１の第１の表面４１ａに載置された状態で、当該樹脂材料のシートが加熱されることにより軟化させられても良い。
【００９１】
樹脂材料は、第１の絶縁層４１の第１の表面４１ａと、メモリ素子４８と、ボンディングワイヤ８２とを覆った状態で、硬化させられる。これにより、当該樹脂材料によって、第２の絶縁層４２が形成される。なお、ボンディングワイヤ８２の一部が露出されても良い。
【００９２】
図８は、第１の実施形態の研磨された第２の絶縁層４２とボンディングワイヤ８２とを概略的に示す断面図である。図８に示すように、メモリ素子４８とボンディングワイヤ８２とが第２の絶縁層４２に覆われた状態で、第２の絶縁層４２の一部が、例えば研磨によって除去される。
【００９３】
第２の絶縁層４２とともに、ボンディングワイヤ８２の、電極４８ｃに接続された部分と第１の導体パターン４６ａに接続された部分との間の一部（中間部分）が、研磨によって除去される。これにより、ボンディングワイヤ８２は、第１のワイヤ５１と、第２のワイヤ５２とに分けられる。言い換えると、ボンディングワイヤ８２の一部が除去されることにより、当該ボンディングワイヤ８２によって、第１のワイヤ５１と、第２のワイヤ５２とが形成される。図８は、第２の絶縁層４２及びボンディングワイヤ８２の除去された部分を二点鎖線で示す。
【００９４】
第２の絶縁層４２が研磨されることにより、第２の絶縁層４２に第３の表面４２ａが形成される。言い換えると、硬化させられた樹脂材料の一部が除去されることにより、当該樹脂材料によって第３の表面４２ａを有する第２の絶縁層４２が形成される。第３の表面４２ａに、第１のワイヤ５１の第１の延部５１ｂの端部と、第２のワイヤ５２の第２の延部５２ｂの端部とが露出される。
【００９５】
次に、第３の表面４２ａに露出された第１のワイヤ５１の第１の延部５１ｂの端部と、第２のワイヤ５２の第２の延部５２ｂの端部とに生じた酸化層が除去される。当該酸化層は、例えば、フラッシュエッチングによって除去される。
【００９６】
図９は、第１の実施形態の第２の絶縁層４２の第３の表面４２ａに形成された導体膜８５を示す断面図である。図９に示すように、第２の絶縁層４２の第３の表面４２ａに、導体膜８５が、例えば、電解メッキ又は無電解メッキによって形成される。なお、導体膜８５はこれに限らず、例えばスパッタリングのような他の方法で形成されても良い。導体膜８５は、例えば銅の膜であり、第３の導体パターン４６ｃを形成する。
【００９７】
導体膜８５は、第２の絶縁層４２の第３の表面４２ａに露出された第１のワイヤ５１の第１の延部５１ｂの端部と、第２のワイヤ５２の第２の延部５２ｂの端部とに析出する。このため、導体膜８５は、第１の延部５１ｂと、第２の延部５２ｂとに、電気的に接続される。
【００９８】
図１０は、第１の実施形態の第２の絶縁層４２の第３の表面４２ａに形成された第３の導体パターン４６ｃを示す断面図である。図１０に示すように、導体膜８５が、例えばエッチングによって部分的に除去される。導体膜８５が部分的に除去されることにより、当該導体膜８５によって、第３の導体パターン４６ｃが形成される。
【００９９】
次に、第３乃至第５の絶縁層４３〜４５の形成と、第２、第４、第５、及び第６の導体パターン４６ｂ，４６ｄ，４６ｅ，４６ｆの形成と、第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂの形成と、各ビア４７の形成とが順次行われる。第３乃至第５の絶縁層４３〜４５は、例えば、軟化した、二酸化ケイ素のフィラーを含有するエポキシ樹脂を供給することによって形成される。第２、第４、第５、及び第６の導体パターン４６ｂ，４６ｄ，４６ｅ，４６ｆは、例えば、電解メッキ又は無電解メッキによって形成された銅膜をエッチングで部分的に除去することにより形成される。第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂは、例えば、ＣＯ２レーザ及びＹＡＧレーザのようなレーザ光又はドリルにより形成される。各ビア４７は、例えば、電解メッキ又は無電解メッキにより形成される。以上により、図４の記憶部品３２が形成される。
【０１００】
第１の実施の形態に係るポータブルコンピュータ１０において、第１のワイヤ５１が、メモリ素子４８の電極４８ｃと、第２の絶縁層４２の第３の表面４２ａに設けられた第３の導体パターン４６ｃとを電気的に接続する。このように、第１のワイヤ５１によって異なる層の導体部間が接続されるため、例えば層間接続のためのビアやポストが形成される場合に比べ、記憶部品３２の製造時間及び製造コストが低減される。
【０１０１】
さらに、第１のワイヤ５１の第１の延部５１ｂの直径は、ビア４７の直径よりも小さい。このため、第１のワイヤ５１によって記憶部品３２の配線が形成されることで、記憶部品３２の配線をより高密度にすることが容易となる。
【０１０２】
さらに、第１のワイヤ５１は、第２の絶縁層４２に埋められたボンディングワイヤ８２により形成される。このため、例えばメッキによって形成されるビアやポストに比べ、歩留まりが良好になりやすい。
【０１０３】
さらに、第１のワイヤ５１の第１の接続部５１ａは、ボールボンディングによってメモリ素子４８の電極４８ｃに接合される。このため、例えばメッキによって電極４８ｃに接続されるビアやポストを形成する場合に比べ、電極４８ｃが損傷することが抑制される。
【０１０４】
さらに、記憶部品３２にメモリ素子４８が内蔵されることにより、記憶部品３２の実装をより高密度にすることが容易になり、メモリ素子４８を電磁シールドすることが容易になり、メモリ素子４８が衝撃に対してより強くなり、メモリ素子４８の熱に対する耐性がより良くなり、メモリ素子４８の冷却がより容易になる。
【０１０５】
第２のワイヤ５２が、第１の表面４１ａの第１の導体パターン４６ａと、第３の表面４２ａの第３の導体パターン４６ｃとを電気的に接続する。このように、第２のワイヤ５２によって異なる層の導体部間が接続されるため、例えば層間接続のためのビアやポストが形成される場合に比べ、記憶部品３２の製造時間及び製造コストが低減される。
【０１０６】
第１のワイヤ５１により電極４８ｃと第３の導体パターン４６ｃとが接続される。これにより、例えば層間接続のためのビアやポストを形成する場合に比べ、メモリ素子４８の接続面４８ｂと第２の絶縁層４２の第３の表面４２ａとの間の距離よりも最大幅が短い導体部（第１のワイヤ５１の第１の延部５１ｂ）が、例えば、比較的簡素な構成によって、又は比較的容易に得られる。
【０１０７】
層間接続のためのビア４７が形成される第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂは、レーザ光やドリルによって形成されるため、Ｚ軸に沿う方向に延びる。しかし、本実施形態のように、第１のワイヤ５１により電極４８ｃと第３の導体パターン４６ｃとが接続されることで、法線方向に対して交差する方向に延びる導体部（第１のワイヤ５１の第１の延部５１ｂ）が、比較的簡単に形成できる。これにより、例えば層間接続のためのビアやポストが形成される場合に比べ、記憶部品３２の配線の自由度が増大する。
【０１０８】
第２の絶縁層４２の材料であるエポキシ樹脂は、第１の絶縁層４１の材料であるエポキシ樹脂よりも、軟化時の粘度が低い。これにより、第２の絶縁層４２が形成される際に、第１のワイヤ５１を形成するボンディングワイヤ８２が曲がることが抑制される。
【０１０９】
第３の導体パターン４６ｃと、第１のワイヤ５１とが、それぞれ銅によって形成される。これにより第１のワイヤ５１の第１の延部５１ｂの端部と、第３の導体パターン４６ｃとが、確実に電気的に接続されやすい。
【０１１０】
なお、上記の第１の実施形態において、第１のワイヤ５１は、メモリ素子４８の電極４８ｃと、第１の導体パターン４６との間を接続するボンディングワイヤ８２によって形成される。しかし、第１のワイヤ５１は、これに限らず、例えば、一つのメモリ素子４８の電極４８ｃと、他のメモリ素子４８の電極４８ｃとの間を接続するボンディングワイヤ８２によって形成されても良い。
【０１１１】
以下に、第２の実施の形態について、図１１乃至図１４を参照して説明する。なお、以下の複数の実施形態の説明において、既に説明された構成要素と同様の機能を持つ構成要素は、当該既述の構成要素と同じ符号が付され、さらに説明が省略される場合がある。また、同じ符号が付された複数の構成要素は、全ての機能及び性質が共通するとは限らず、各実施形態に応じた異なる機能及び性質を有していても良い。
【０１１２】
図１１は、第２の実施の形態に係る記憶部品３２を概略的に示す断面図である。図１１に示すように、第２の実施形態の記憶部品３２は、第１のワイヤ５１を有する。
【０１１３】
第２の実施形態において、第１のワイヤ５１の第１の延部５１ｂは、第１の接続部５１ａから、第１の絶縁層４１の第１の表面４１ａの法線方向（Ｚ軸に沿う方向）に、直線状に延びる。なお、第１の延部５１ｂはこれに限らない。
【０１１４】
以下、第２の実施形態の記憶部品３２の製造方法の一部について例示する。なお、記憶部品３２は、以下に説明される方法に限らず、他の方法によって製造されても良い。
【０１１５】
図１２は、第２の実施形態のスタッドバンプ９１が形成されたメモリ素子４８を概略的に示す断面図である。図１２に示すように、メモリ素子４８の電極４８ｃに、スタッドバンプ９１が形成される。
【０１１６】
スタッドバンプ９１は、例えば、ワイヤボンディング装置８０のキャピラリ８１によって電極４８ｃにボールボンディングされたボンディングワイヤ８２が、引きちぎられることによって形成される。このため、スタッドバンプ９１は、ボンディングワイヤ８２の一例である。なお、スタッドバンプ９１はこれに限らず、他の方法によって形成されても良い。
【０１１７】
スタッドバンプ９１は、接合部９１ａと、突出部９１ｂとを有する。接合部９１ａは、電極４８ｃにボールボンディングされたスタッドバンプ９１の端部であり、第１のワイヤ５１の第１の接続部５１ａを形成する。突出部９１ｂは、接合部９１ａからＺ軸に沿う方向に延びた部分であり、第１のワイヤ５１の第１の延部５１ｂを形成する。
【０１１８】
図１３は、第２の実施形態の研磨された第２の絶縁層４２とスタッドバンプ９１とを概略的に示す断面図である。第１の実施形態と同様に、第１の絶縁層４１の第１の表面４１ａに取り付けられたメモリ素子４８の電極４８ｃから、当該電極４８ｃに接合されたスタッドバンプ９１が延びた状態で、軟化した樹脂材料が第１の表面４１ａに供給される。当該樹脂材料が硬化させられることにより、図１３に二点鎖線で示す第２の絶縁層４２が形成される。二点鎖線で示すように、形成された第２の絶縁層４２は、第１の表面４１ａと、メモリ素子４８と、スタッドバンプ９１とを覆う。
【０１１９】
次に、メモリ素子４８とスタッドバンプ９１とが第２の絶縁層４２に覆われた状態で、第２の絶縁層４２の一部が、例えば研磨によって除去される。第２の絶縁層４２が研磨されることにより、第２の絶縁層４２に第３の表面４２ａが形成される。
【０１２０】
第２の絶縁層４２とともに、スタッドバンプ９１の突出部９１ｂの一部が、研磨によって除去される。図１３は、第２の絶縁層４２及びスタッドバンプ９１の突出部９１ｂの除去された部分を二点鎖線で示す。
【０１２１】
突出部９１ｂの一部が除去されることにより、当該突出部９１ｂによって、第１のワイヤ５１の第１の延部５１ｂが形成される。第１の延部５１ｂの端部は、形成された第３の表面４２ａに露出される。露出された第１の延部５１ｂの端部に生じた酸化層が、例えば、フラッシュエッチングによって除去される。
【０１２２】
図１４は、第２の実施形態の第２の絶縁層４２の第３の表面４２ａに形成された第３の導体パターン４６ｃを示す断面図である。図１４に二点鎖線で示すように、第２の絶縁層４２の第３の表面４２ａに、導体膜８５が、例えば、電解メッキ又は無電解メッキによって形成される。当該導体膜８５が、例えばエッチングによって部分的に除去されることにより、第３の導体パターン４６ｃが形成される。
【０１２３】
次に、第３乃至第５の絶縁層４３〜４５の形成と、第２、第４、第５、及び第６の導体パターン４６ｂ，４６ｄ，４６ｅ，４６ｆの形成と、第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂの形成と、各ビア４７の形成とが順次行われる。以上により、図１１の記憶部品３２が形成される。
【０１２４】
第２の実施形態で説明されたように、第１のワイヤ５１は、二つの導電部（電極４８ｃと第１の導体パターン４６ａ）を電気的に接続するボンディングワイヤ８２に限らず、一つの導電部（電極４８ｃ）に電気的に接続されたスタッドバンプ９１によって形成されても良い。なお、第１の導体パターン４６ａに接続されたスタッドバンプ９１によって、第２のワイヤ５２が形成されても良い。
【０１２５】
以下に、第３の実施の形態について、図１５乃至図１８を参照して説明する。図１５は、第３の実施の形態に係る記憶部品３２を概略的に示す断面図である。図１５に示すように、第３の実施形態の記憶部品３２は、第２のワイヤ５２と、第３のワイヤ１０１と、第４のワイヤ１０２とを有する。
【０１２６】
第３及び第４のワイヤ１０１，１０２は、導電部材の一例であり、例えば、接続部、導電部、ボンディングワイヤ、線材、及び配線とも称され得る。第３及び第４のワイヤ１０１，１０２は、第１及び第２のワイヤ５１，５２と同じく、銅によって作られたボンディングワイヤである。
【０１２７】
第３のワイヤ１０１は、第２の絶縁層４２に埋められる。このため、第３のワイヤ１０１は、記憶部品３２の内部に設けられる。第３のワイヤ１０１の一方の端部は、対応する第１の導体パターン４６ａに電気的に接続される。第３のワイヤ１０１の他方の端部は、対応する第３の導体パターン４６ｃに電気的に接続される。すなわち、第３のワイヤ１０１は、第１の導体パターン４６ａと、対応する第３の導体パターン４６ｃとの間を、電気的に接続する。
【０１２８】
第３のワイヤ１０１は、第３の接続部１０１ａと、第３の延部１０１ｂとを有する。第３の接続部１０１ａは、接続部の一例であり、例えば、端部、接合部、接着部、ボンディング部、及び扁平部のようにも称され得る。第３の延部１０１ｂは、延部の一例であり、例えば、線部、突出部、及び介在部のようにも称され得る。
【０１２９】
第３の接続部１０１ａは、第３のワイヤ１０１の一方の端部に設けられる。第３の接続部１０１ａは、例えば、いわゆるファーストボンディング（ボールボンディング）によって形成され、略円盤状を呈する。第３の接続部１０１ａは、第１の導体パターン４６ａに例えば溶着されることにより、当該第１の導体パターン４６ａに接合される。これにより、第３の接続部１０１ａは、第１の導体パターン４６ａに電気的に接続される。
【０１３０】
第３の延部１０１ｂは、第３の接続部１０１ａと第３の導体パターン４６ｃとの間に介在する。第３の延部１０１ｂは、第３の接続部１０１ａから、第３の導体パターン４６ｃに向かって延びる。第３のワイヤ１０１の他方の端部である第３の延部１０１ｂの端部は、第３の導体パターン４６ｃに電気的に接続される。
【０１３１】
第３の延部１０１ｂは、第１の絶縁層４１の第１の表面４１ａの法線方向に対して交差する方向に延びる。第３の延部１０１ｂは、曲線状に曲げられる。なお、第３の延部１０１ｂは、少なくとも一ヶ所で曲げられても良いし、直線状に延びても良い。
【０１３２】
第３の延部１０１ｂは、直径が略一定の円柱状に形成される。なお、第３の延部１０１ｂは、他の形状に形成されても良い。この場合、第３の延部１０１ｂの幅は、第３の延部１０１ｂが延びる方向と直交する方向における、第３の延部１０１ｂの最大の幅である。
【０１３３】
第３の延部１０１ｂの直径は、例えば２０μｍである。すなわち、第３の延部１０１ｂの直径は、第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂの最小の直径よりも小さい。さらに、第３の延部１０１ｂの直径は、第１乃至第４のビア４７ａ〜４７ｄの最小の直径よりも小さい。なお、第３の延部１０１ｂの直径は、これに限らない。
【０１３４】
第３の接続部１０１ａの幅は、第３の延部１０１ｂの直径（幅）よりも広い。第３の接続部１０１ａの幅は、第３の接続部１０１ａの厚さ方向（Ｚ軸に沿う方向）と直交する方向（ＸＹ平面）における、第３の接続部１０１ａの最大の幅である。第３の接続部１０１ａは、第３の延部１０１ｂよりも扁平に形成される。第３の接続部１０１ａと第１の導体パターン４６ａとの間の接触面積は、第３の延部１０１ｂが延びる方向に対して直交する当該第３の延部１０１ｂの断面の面積よりも広い。
【０１３５】
第４のワイヤ１０２は、第２の絶縁層４２に埋められる。このため、第４のワイヤ１０２は、記憶部品３２の内部に設けられる。第４のワイヤ１０２の一方の端部は、対応する第１の導体パターン４６ａに電気的に接続される。第４のワイヤ１０２の他方の端部は、対応する他の第１の導体パターン４６ａに電気的に接続される。すなわち、第４のワイヤ１０２は、二つの第１の導体パターン４６ａとの間を、電気的に接続する。第４のワイヤ１０２によって電気的に接続される一方の第１の導体パターン４６ａは、第１の導体部の一例であり、他方の第２の導体パターン４６ｂは、第２の導体部の一例である。
【０１３６】
第４のワイヤ１０２は、第４の接続部１０２ａと、第５の接続部１０２ｂと、第４の延部１０２ｃとを有する。第４及び第５の接続部１０２ａ，１０２ｂは、接続部の一例であり、例えば、端部、接合部、接着部、ボンディング部、及び扁平部のようにも称され得る。第４の延部１０２ｃは、延部の一例であり、例えば、線部、突出部、及び介在部のようにも称され得る。
【０１３７】
第４の接続部１０２ａは、第４のワイヤ１０２の一方の端部に設けられる。第４の接続部１０２ａは、例えば、いわゆるファーストボンディング（ボールボンディング）によって形成され、略円盤状を呈する。第４の接続部１０２ａは、第１の導体パターン４６ａに例えば溶着されることにより、当該第１の導体パターン４６ａに接合される。これにより、第４の接続部１０２ａは、第１の導体パターン４６ａに電気的に接続される。
【０１３８】
第５の接続部１０２ｂは、第４のワイヤ１０２の他方の端部に設けられる。第５の接続部１０２ｂは、例えば、いわゆるセカンドボンディング（ステッチボンディング）によって形成され、扁平な形状を呈する。第５の接続部１０２ｂは、他の第１の導体パターン４６ａに例えば溶着されることにより、当該第１の導体パターン４６ａに接合される。これにより、第５の接続部１０２ｂは、他の第１の導体パターン４６ａに電気的に接続される。
【０１３９】
第４の延部１０２ｃは、第４の接続部１０２ａと第５の接続部１０２ｂとの間に介在する。言い換えると、第４の延部１０２ｃは、第４の接続部１０２ａと第１の導体パターン４６ａとの間に介在する。第４の延部１０２ｃは、第４の接続部１０２ａから、第５の接続部１０２ｂに向かって延びる。
【０１４０】
第４の延部１０２ｃは、第１の絶縁層４１の第１の表面４１ａの法線方向に対して交差する方向に延びる。第４の延部１０２ｃは、曲線状に曲げられる。なお、第４の延部１０２ｃは、少なくとも一ヶ所で曲げられても良いし、直線状に延びても良い。
【０１４１】
第４の延部１０２ｃは、直径が略一定の円柱状に形成される。なお、第４の延部１０２ｃは、他の形状に形成されても良い。この場合、第４の延部１０２ｃの幅は、第４の延部１０２ｃが延びる方向と直交する方向における、第４の延部１０２ｃの最大の幅である。
【０１４２】
第４の延部１０２ｃの直径は、例えば２０μｍである。すなわち、第４の延部１０２ｃの直径は、第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂの最小の直径よりも小さい。さらに、第４の延部１０２ｃの直径は、第１乃至第４のビア４７ａ〜４７ｄの最小の直径よりも小さい。なお、第４の延部１０２ｃの直径は、これに限らない。
【０１４３】
第４の接続部１０２ａの幅は、第４の延部１０２ｃの直径（幅）よりも広い。さらに、第５の接続部１０２ｂの幅は、第４の延部１０２ｃの直径（幅）よりも広い。第４及び第５の接続部１０２ａ，１０２ｂの幅は、第４及び第５の接続部１０２ａ，１０２ｂの厚さ方向（Ｚ軸に沿う方向）と直交する方向（ＸＹ平面）における、第４及び第５の接続部１０２ａ，１０２ｂの最大の幅である。このように、第４及び第５の接続部１０２ａ，１０２ｂは、第４の延部１０２ｃよりも扁平に形成される。
【０１４４】
第４の接続部１０２ａと第１の導体パターン４６ａとの間の接触面積は、第４の延部１０２ｃが延びる方向に対して直交する当該第４の延部１０２ｃの断面の面積よりも広い。同様に、第５の接続部１０２ｂと第１の導体パターン４６ａとの間の接触面積は、第４の延部１０２ｃが延びる方向に対して直交する当該第４の延部１０２ｃの断面の面積よりも広い。
【０１４５】
以下、第３の実施形態の記憶部品３２の製造方法の一部について例示する。なお、記憶部品３２は、以下に説明される方法に限らず、他の方法によって製造されても良い。
【０１４６】
図１６は、第３の実施形態のワイヤボンディングがされた第１の絶縁層４１を概略的に示す断面図である。ワイヤボンディングによって、第１の絶縁層４１に形成された第１の導体パターン４６ａと、他の第１の導体パターン４６ａとが電気的に接続される。
【０１４７】
図１６に示すように、ワイヤボンディング装置８０のキャピラリ８１によって、一つの第１の導体パターン４６ａと他の第１の導体パターン４６ａとの間のワイヤボンディングが行われる。ボンディングワイヤ８２の一方の端部は、ファーストボンディング（ボールボンディング）によって、一つの第１の導体パターン４６ａに接合される。ボンディングワイヤ８２の他方の端部は、セカンドボンディング（ステッチボンディング）によって、他の第１の導体パターン４６ａに接合される。
【０１４８】
図１６に示される二つのボンディングワイヤ８２は、以下の説明において、ボンディングワイヤ８２Ａ，８２Ｂと個別に称されることがある。Ｚ軸に沿う方向において、一方のボンディングワイヤ８２Ａは、他方のボンディングワイヤ８２Ｂよりも高く、第１の絶縁層４１の第１の表面４１ａから突出する。
【０１４９】
図１７は、第３の実施形態の研磨された第２の絶縁層４２とボンディングワイヤ８２とを概略的に示す断面図である。第１の実施形態と同様に、第１の絶縁層４１の第１の表面４１ａに形成された第１の導体パターン４６ａから、当該第１の導電パターン４６ａに接合されたボンディングワイヤ８２が延びた状態で、軟化した樹脂材料が第１の表面４１ａに供給される。当該樹脂材料が硬化させられることにより、図１７に二点鎖線で示す第２の絶縁層４２が形成される。二点鎖線で示すように、形成された第２の絶縁層４２は、第１の表面４１ａと、ボンディングワイヤ８２とを覆う。
【０１５０】
次に、ボンディングワイヤ８２が第２の絶縁層４２に覆われた状態で、第２の絶縁層４２の一部が、例えば研磨によって除去される。第２の絶縁層４２が研磨されることにより、第２の絶縁層４２に第３の表面４２ａが形成される。
【０１５１】
第２の絶縁層４２とともに、ボンディングワイヤ８２Ａの一部が、研磨によって除去される。図１７は、第２の絶縁層４２及びボンディングワイヤ８２Ａの除去された部分を二点鎖線で示す。ボンディングワイヤ８２Ａの一部が除去されることにより、当該ボンディングワイヤ８２によって、第２のワイヤ５２と第３のワイヤ１０１とが形成される。
【０１５２】
第１のワイヤ５１の第２の延部５２ｂの端部と、第３のワイヤ１０１の第３の延部１０１ｂの端部とは、形成された第３の表面４２ａに露出される。露出された第２及び第３の延部５２ｂ，１０１ｂの端部に生じた酸化層が、例えば、フラッシュエッチングによって除去される。
【０１５３】
一方、ボンディングワイヤ８２Ｂは、研磨されず、第２の絶縁層４２に覆われたままである。当該ボンディングワイヤ８２Ｂが、第４のワイヤ１０２を形成する。第２の絶縁層４２に第３の表面４２ａが形成された状態においても、第４のワイヤ１０２は、第１の導体パターン４６ａと他の第１の導体パターン４６ａとの間を電気的に接続する。
【０１５４】
図１８は、第３の実施形態の第２の絶縁層４２の第３の表面４２ａに形成された第３の導体パターン４６ｃを示す断面図である。図１８に二点鎖線で示すように、第２の絶縁層４２の第３の表面４２ａに、導体膜８５が、例えば、電解メッキ又は無電解メッキによって形成される。当該導体膜８５が、例えばエッチングによって部分的に除去されることにより、第３の導体パターン４６ｃが形成される。
【０１５５】
次に、第３乃至第５の絶縁層４３〜４５の形成と、第２、第４、第５、及び第６の導体パターン４６ｂ，４６ｄ，４６ｅ，４６ｆの形成と、第１乃至第４の孔４１ｃ，４３ｂ，４４ｂ，４５ｂの形成と、各ビア４７の形成とが順次行われる。以上により、図１５の記憶部品３２が形成される。
【０１５６】
第３の実施形態で説明されたように、二つの第１の導体パターン４６ａの間を電気的に接続するボンディングワイヤ８２Ａによって、第２のワイヤ５２と第３のワイヤ１０１とが形成されても良い。さらに、第２の絶縁層４２に埋められたボンディングワイヤ８２Ｂによって、二つの第１の導体パターン４６ａの間を電気的に接続する第４のワイヤ１０２が形成されても良い。
【０１５７】
以上説明した少なくとも一つの実施形態によれば、第２の絶縁層に埋められた導電部材が、第１の導体部と第２の導体部とを電気的に接続し、第１の導体部に接合された接続部と、当該接続部と第２の導体部との間に介在する延部とを有する。このように、接続部によって導体部間が接続されるため、例えば層間接続のためのビアやポストが形成される場合に比べ、基板の製造時間及び製造コストが低減される。
【０１５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１５９】
例えば、上記複数の実施形態において、記憶部品３２が基板の一例である。しかし、ＳＳＤ１８の回路基板２１、記憶モジュール２２のモジュール基板３１、及びポータブルコンピュータ１０に収容されたマザーボードのような他の基板が、基板の一例であっても良い。
【符号の説明】
【０１６０】
１０…ポータブルコンピュータ、１８…ＳＳＤ、３２…記憶部品、４１…第１の絶縁層、４１ａ…第１の表面、４１ｂ…第２の表面、４２…第２の絶縁層、４２ａ…第３の表面、４６…導体パターン、４６ａ…第１の導体パターン、４６ｂ…第２の導体パターン、４６ｃ…第３の導体パターン、４７ａ…第１のビア、４８…メモリ素子、４８ａ…取付面、４８ｂ…接続面、４８ｃ…電極、５１…第１のワイヤ、５１ａ…第１の接続部、５１ｂ…第１の延部、５２…第２のワイヤ、５２ａ…第２の接続部、５２ｂ…第２の延部、８２，８２Ａ，８２Ｂ…ボンディングワイヤ、９１…スタッドバンプ、１０１…第３のワイヤ、１０１ａ…第３の接続部、１０１ｂ…第３の延部、１０２…第４のワイヤ、１０２ａ…第４の接続部、１０２ｂ…第５の接続部、１０２ｃ…第４の延部。
【図１】
2016139730.tif 000003
【図２】
2016139730.tif 000004
【図３】
2016139730.tif 000005
【図４】
2016139730.tif 000006
【図５】
2016139730.tif 000007
【図６】
2016139730.tif 000008
【図７】
2016139730.tif 000009
【図８】
2016139730.tif 000010
【図９】
2016139730.tif 000011
【図１０】
2016139730.tif 000012
【図１１】
2016139730.tif 000013
【図１２】
2016139730.tif 000014
【図１３】
2016139730.tif 000015
【図１４】
2016139730.tif 000016
【図１５】
2016139730.tif 000017
【図１６】
2016139730.tif 000018
【図１７】
2016139730.tif 000019
【図１８】
2016139730.tif 000020