(57)【要約】【課題】本発明の目的は、トラップ回路による減衰特性が異なる、複数の種類のＬＣフィルタの設計コストを低減することである。【解決手段】本発明のＬＣフィルタ素体１００は、複数のセラミック層１１、２１、３１、４１、５１が積層されたセラミック積層体１０と、セラミック積層体１０の内部に形成されたＬＣフィルタ回路と、セラミック積層体１０の表面に形成された入力端子ＩＮと、出力端子ＯＵＴと、グランド端子ＧＮＤと、を備え、ＬＣフィルタ回路にトラップ回路が接続され、トラップ回路を構成するインダクタおよびコンデンサの少なくとも一部として使用される外付けの表面実装部品９１、９２を実装するための実装用電極５４ａ〜５４ｄが、セラミック積層体１０の表面に形成されていることを特徴とする。実装用電極５４ａ〜５４ｄに、外付けの表面実装部品９１、９２を実装し、ＬＣフィルタとする。【選択図】        図１
2016106445.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されたセラミック積層体と、
前記セラミック積層体の内部に形成されたＬＣフィルタ回路と、
前記セラミック積層体の表面に形成された入力端子と、出力端子と、グランド端子と、を備え、
前記ＬＣフィルタ回路にトラップ回路が接続され、
前記トラップ回路を構成するインダクタおよびコンデンサの少なくとも一部として使用される外付けの表面実装部品を実装するための実装用電極が、前記セラミック積層体の表面に形成されていることを特徴とするＬＣフィルタ素体。
【請求項２】
前記トラップ回路を構成する、前記外付けの表面実装部品以外のインダクタまたはコンデンサが、前記セラミック積層体の内部に形成されていることを特徴とする請求項１に記載されたＬＣフィルタ素体。
【請求項３】
請求項１または２に記載された前記ＬＣフィルタ素体の前記実装用電極に、前記外付けの表面実装部品が実装されていることを特徴とするＬＣフィルタ。
【請求項４】
複数のセラミック層が積層されたセラミック積層体と、
前記セラミック積層体の内部に形成されたＬＣフィルタ回路と、
前記セラミック積層体の表面に形成された入力端子と、出力端子と、グランド端子と、を備え、
基板に実装して使用するためのＬＣフィルタ素体であって、
前記ＬＣフィルタ回路にトラップ回路が接続され、
前記トラップ回路を構成するインダクタおよびコンデンサの一部が、前記セラミック積層体の内部に形成され、
前記トラップ回路を構成する、前記セラミック積層体の内部に形成されていない残りの、前記基板に実装される外付けのインダクタおよびコンデンサの少なくとも一方と電気的に接続するための中継電極が、前記セラミック積層体の表面に形成されていることを特徴とするＬＣフィルタ素体。
【請求項５】
基板と、
前記基板に実装された、請求項４に記載された前記ＬＣフィルタ素体と、
前記基板に実装された前記外付けのインダクタおよびコンデンサの少なくとも一方と、を備え、
前記中継電極に、前記外付けのインダクタおよびコンデンサの少なくとも一方が電気的に接続され、
前記外付けのインダクタおよびコンデンサの少なくとも一方と、前記セラミック積層体の内部に形成された前記インダクタおよび前記コンデンサの一部とにより、前記トラップ回路を構成していることを特徴とするＬＣフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トラップ回路が接続されたＬＣフィルタ回路を実現するための、セラミック積層体を備えたＬＣフィルタ素体およびＬＣフィルタに関する。
【背景技術】
【０００２】
従来から、移動体通信機器等の電子機器において、ＬＣフィルタが、特定の周波数帯の信号を通過させる電子部品として広く使用されている。電極パターンおよびセラミック層を積層してなるセラミック積層体でＬＣフィルタ回路を構成することにより、小型のＬＣフィルタが実現されている。
【０００３】
上記のセラミック積層体を備えたＬＣフィルタにおいては、用途に応じて、種々の通過特性や減衰特性を備えることが求められている。特に、似た特性を備えた仕様違いのバリエーションを実現するために、減衰特性を変更することがよくある。
【０００４】
ＬＣフィルタの減衰特性を設計する１つの方法として、例えば特許文献１（特許第３７０２７６７号）に示すようにＬＣフィルタ回路にトラップ回路を内蔵させ、当該トラップ回路の減衰特性（トラップ周波数、減衰量等）を変更する方法がある。通過特性の変更は周波数変更だけでなくリターンロスの調整も必要で簡単ではないのに対して、トラップ回路の減衰特性は比較的簡単に変更できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３７０２７６７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されているような従来のＬＣフィルタにおいて、トラップ回路の減衰特性を変更するためには、個々のＬＣフィルタごとに、トラップ回路を構成するセラミック積層体の内部の電極パターンの形状等を変更しなければならず、ＬＣフィルタの設計コストが高くなってしまうという問題があった。
【課題を解決するための手段】
【０００７】
本発明の目的は、トラップ回路による減衰特性が異なる、複数の種類のＬＣフィルタの設計コストを低減することである。
【０００８】
本発明は、ＬＣフィルタ素体および、当該ＬＣフィルタ素体を使用するＬＣフィルタに向けられる。
【０００９】
本発明のＬＣフィルタ素体は、複数のセラミック層が積層されたセラミック積層体と、前記セラミック積層体の内部に形成されたＬＣフィルタ回路と、前記セラミック積層体の表面に形成された入力端子と、出力端子と、グランド端子と、を備え、前記ＬＣフィルタ回路にトラップ回路が接続され、前記トラップ回路を構成するインダクタおよびコンデンサの少なくとも一部として使用される外付けの表面実装部品を実装するための実装用電極が、前記セラミック積層体の表面に形成されていることを特徴としている。
【００１０】
本発明のＬＣフィルタは、前記ＬＣフィルタ素体の前記実装用電極に、前記外付けの表面実装部品が実装されていることを特徴としている。
【００１１】
また、本発明の別のＬＣフィルタ素体は、複数のセラミック層が積層されたセラミック積層体と、前記セラミック積層体の内部に形成されたＬＣフィルタ回路と、前記セラミック積層体の表面に形成された入力端子と、出力端子と、グランド端子と、を備え、基板に実装して使用するためのＬＣフィルタ素体であって、前記ＬＣフィルタ回路にトラップ回路が接続され、前記トラップ回路を構成するインダクタおよびコンデンサの一部が、前記セラミック積層体の内部に形成され、前記トラップ回路を構成する、前記セラミック積層体の内部に形成されていない残りの、前記基板に実装される外付けのインダクタおよびコンデンサの少なくとも一方と電気的に接続するための中継電極が、前記セラミック積層体の表面に形成されていることを特徴としている。
【００１２】
本発明の別のＬＣフィルタは、基板と、前記基板に実装された、前記ＬＣフィルタ素体と、前記基板に実装された前記外付けのインダクタおよびコンデンサの少なくとも一方と、を備え、前記中継電極に、前記外付けのインダクタおよびコンデンサの少なくとも一方が電気的に接続され、前記外付けのインダクタおよびコンデンサの少なくとも一方と、前記セラミック積層体の内部に形成された前記インダクタおよび前記コンデンサの一部とにより、前記トラップ回路を構成していることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、上述した、トラップ回路の一部となる表面実装部品の種類を選択するだけで、トラップ回路による様々な減衰特性を備えたＬＣフィルタを得ることができるため、ＬＣフィルタの設計コストを低減することができる。すなわち、所定のＬＣフィルタ素体を設計することのみで、様々な種類のＬＣフィルタを設計することができる。
【図面の簡単な説明】
【００１４】
【図１】図１（Ａ）は、本発明の第１の実施形態にかかるＬＣフィルタ素体１００の分解斜視図である。図１（Ｂ）は、本発明の第１の実施形態にかかるＬＣフィルタ素体１００の外観斜視図である。
【図２】図２は、本発明の第１の実施形態にかかるＬＣフィルタ素体１００の等価回路である。
【図３】図３は、本発明の第１の実施形態にかかるＬＣフィルタ１１００の外観斜視図である。
【図４】図４は、本発明の第１の実施形態にかかるＬＣフィルタ１１００の等価回路である。
【図５】図５は、本発明の第１の実施形態にかかるＬＣフィルタ１１００の通過特性を示すグラフである。
【図６】図６（Ａ）は、本発明の第２の実施形態にかかるＬＣフィルタ素体２００の分解斜視図である。図６（Ｂ）は、本発明の第２の実施形態にかかるＬＣフィルタ素体２００の外観斜視図である。
【図７】図７は、本発明の第２の実施形態にかかるＬＣフィルタ素体２００の等価回路である。
【図８】図８は、本発明の第２の実施形態にかかるＬＣフィルタ１２００の外観斜視図である。
【図９】図９は、本発明の第２の実施形態にかかるＬＣフィルタ１２００の等価回路である。
【図１０】図１０は、本発明の第２の実施形態にかかるＬＣフィルタ１２００の通過特性を示すグラフである。
【発明を実施するための形態】
【００１５】
（第１の実施形態）
以下、図面とともに、本発明の第１の実施形態について説明する。
【００１６】
図１（Ａ）、図１（Ｂ）、図２に、本発明の第１の実施形態にかかるＬＣフィルタ素体１００を示す。ただし、図１（Ａ）は、ＬＣフィルタ素体１００の分解斜視図を、図１（Ｂ）は、ＬＣフィルタ素体１００の外観斜視図を、図２は、ＬＣフィルタ素体１００の等価回路を示している。
【００１７】
また、図３、図４に、本発明の第１の実施形態にかかるＬＣフィルタ１１００を示す。ただし、図３は、ＬＣフィルタ１１００の外観斜視図を、図４は、ＬＣフィルタ１１００の等価回路を示している。
【００１８】
後述するように、ＬＣフィルタ素体１００の実装用電極に表面実装部品を実装することにより、ＬＣフィルタ１１００が構成される。なお、ＬＣフィルタ１１００は、バンドパスフィルタである。
【００１９】
ＬＣフィルタ素体１００は、図１（Ａ）に示すように、複数のセラミック層からなるセラミック積層体１０を備えている。セラミック積層体１０の材質は特に限定されないが、例えば、チタン酸バリウムを用いることができる。
【００２０】
セラミック積層体１０は、５つのセラミック層１１、２１、３１、４１、５１が、下から順に積層された構造からなる。
【００２１】
セラミック層１１の表面には、矩形の内部電極１２が形成されている。内部電極１２は、セラミック層１１の対向する２つの長辺から積層体１０の外部に引き出されている。
【００２２】
セラミック層２１の表面には、２つの矩形の内部電極２２ａ、２２ｂが形成されている。また、セラミック層２１を貫通して、２つのビア電極２３ａ、２３ｂが形成されている。ビア電極２３ａ、２３ｂはそれぞれ、内部電極１２と導通している。
【００２３】
セラミック層３１の表面には、２つの内部電極３２ａ、３２ｂが形成されている。２つの内部電極３２ａ、３２ｂはそれぞれ、セラミック層３１の対向する２つの短辺から、積層体１０の外部に引き出されている。また、セラミック層３１を貫通して、６つのビア電極３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆが形成されている。ビア電極３３ａは、ビア電極２３ａと導通している。ビア電極３３ｂは、ビア電極２３ｂと導通している。ビア電極３３ｃ、３３ｄはそれぞれ、内部電極２２ｂと導通している。ビア電極３３ｅ、３３ｆはそれぞれ、内部電極２２ａと導通している。
【００２４】
セラミック層４１の表面には、２つの長方形の内部電極４２ａ、４２ｂが形成されている。また、セラミック層４１を貫通して、８つのビア電極４３ａ、４３ｂ、４３ｃ、４３ｄ、４３ｅ、４３ｆ、４３ｇ、４３ｈが形成されている。ビア電極４３ａは、内部電極３２ａと導通している。ビア電極４３ｂの一端は内部電極４２ａと導通し、他端はビア電極３３ａと導通している。ビア電極４３ｃの一端は内部電極４２ｂと導通し、他端はビア電極３３ｂと導通している。ビア電極４３ｄの一端は、内部電極３２ｂと導通している。ビア電極４３ｅの一端は、ビア電極３３ｃと導通している。ビア電極４３ｆの一端は内部電極４２ｂの他端と導通し、他端はビア電極３３ｄと導通している。ビア電極４３ｇの一端は内部電極４２ａの他端と導通し、他端はビア電極３３ｅと導通している。ビア電極４３ｈは、ビア電極３３ｆと導通している。
【００２５】
セラミック層５１の表面には、４つの矩形の実装用電極５４ａ、５４ｂ、５４ｃ、５４ｄが形成されている。また、セラミック層５１を貫通して、４つのビア電極５３ａ、５３ｂ、５３ｃ、５３ｄが形成されている。ビア電極５３ａの一端はビア電極４３ａと導通し、他端は実装用電極５４ａと導通している。ビア電極５３ｂの一端はビア電極４３ｄと導通し、他端は実装用電極５４ｂと導通している。ビア電極５３ｃの一端はビア電極４３ｅと導通し、他端は実装用電極５４ｃと導通している。ビア電極５３ｄの一端はビア電極４３ｈと導通し、他端は実装用電極５４ｄと導通している。
【００２６】
セラミック積層体１０の対向する短辺側の側面には、図１（Ｂ）に示すように、入力端子ＩＮおよび出力端子ＯＵＴが形成されている。ただし、入力端子ＩＮは、セラミック積層体１０に隠れており図示されていない。入力端子ＩＮは内部電極３２ａに接続され、出力端子ＯＵＴは内部電極３２ｂに接続されている。
【００２７】
セラミック積層体１０の別の対向する長辺側の側面には、１対のグランド端子ＧＮＤが形成されている。ただし、１対のグランド端子ＧＮＤの一方は、セラミック積層体１０に隠れており図示されていない。１対のグランド端子ＧＮＤはそれぞれ、内部電極１２に接続されている。
【００２８】
内部電極１２、２２ａ、２２ｂ、３２ａ、３２ｂ、４２ａ、４２ｂ、ビア電極２３ａ、２３ｂ、３３ａ〜３３ｆ、４３ａ〜４３ｈ、５３ａ〜５３ｄ、実装用電極５４ａ〜５４ｄ、入力端子ＩＮ、出力端子ＯＵＴ、グランド端子ＧＮＤの材質は特に限定されないが、例えば、Ｃｕを含む導体ペーストなどを用いることができる。
【００２９】
以上の構造からなるＬＣフィルタ素体１００は、図２に示す等価回路からなる。
【００３０】
ＬＣフィルタ素体１００においては、入力端子ＩＮとグランド端子ＧＮＤとの間に、インダクタＬ７とコンデンサＣ３が並列に接続されたＬＣ共振回路Ｑ１が挿入されている。インダクタＬ７は、主に、内部電極２２ａから、ビア電極３３ｅ、ビア電極４３ｇ、内部電極４２ａ、ビア電極４３ｂ、ビア電極３３ａ、ビア電極２３ａを経由して内部電極１２に至るループ状の経路により形成されている。コンデンサＣ３は、主に、セラミック層２１を挟んで内部電極２２ａと内部電極１２との間で形成される容量からなる。
【００３１】
出力端子ＯＵＴとグランド端子ＧＮＤとの間に、インダクタＬ８とコンデンサＣ４が並列に接続されたＬＣ共振回路Ｑ２が挿入されている。インダクタＬ８は、主に、内部電極２２ｂから、ビア電極３３ｄ、ビア電極４３ｆ、内部電極４２ｂ、ビア電極４３ｃ、ビア電極３３ｂ、ビア電極２３ｂを経由して内部電極１２に至る経路により形成されている。コンデンサＣ４は、主に、セラミック層２１を挟んで内部電極２２ｂと内部電極１２との間で形成される容量からなる。
【００３２】
インダクタＬ７とインダクタＬ８との間には、相互インダクタンスＭが形成され、ＬＣ共振回路Ｑ１およびＬＣ共振回路Ｑ２が電磁気的に結合されている。
【００３３】
入力端子ＩＮとＬＣ共振回路Ｑ１との間には、トラップ回路の一部を構成するコンデンサＣ１およびインダクタＬ１、Ｌ３が接続されている。コンデンサＣ１は、主に、セラミック層３１を挟んで内部電極２２ａと内部電極３２ａとの間で形成される容量からなる。インダクタＬ１は、主に、内部電極３２ａから、ビア電極４３ａ、ビア電極５３ａを経由して実装用電極５４ａに至る経路により形成されている。インダクタＬ３は、主に、実装用電極５４ｄから、ビア電極５３ｄ、ビア電極４３ｈ、ビア電極３３ｆを経由して内部電極２２ａに至る経路により形成されている。
【００３４】
出力端子ＯＵＴとＬＣ共振回路Ｑ２との間には、トラップ回路の一部を構成するコンデンサＣ２およびインダクタＬ４、Ｌ６が接続されている。コンデンサＣ２は、主に、セラミック層３１を挟んで内部電極２２ｂと内部電極３２ｂとの間で形成される容量からなる。インダクタＬ４は、主に、実装用電極５４ｃから、ビア電極５３ｃ、ビア電極４３ｅ、ビア電極３３ｃを経由して内部電極２２ｂに至る経路により形成されている。インダクタＬ６は、主に、内部電極３２ｂから、ビア電極４３ｄ、ビア電極５３ｂを経由して実装用電極５４ｂに至る経路により形成されている。
【００３５】
インダクタＬ１の一端である実装用電極５４ａとインダクタＬ３の一端である実装用電極５４ｄとは、それぞれ開放端となっている。また、インダクタＬ４の一端である実装用電極５４ｃと、インダクタＬ６の一端である実装用電極５４ｂも同様に、開放端となっている。
【００３６】
次に、上述したＬＣフィルタ素体１００の実装用電極に、外付けの表面実装部品を実装することにより、ＬＣフィルタ１１００を構成する方法について説明する。
【００３７】
外付けの表面実装部品９１は、両端に端子電極９１ａ、９１ｂが形成されたチップインダクタである。また、外付けの表面実装部品９２は、両端に端子電極９１ｃ、９１ｄが形成されたチップインダクタである。
【００３８】
ＬＣフィルタ素体１００の実装用電極５４ａ、５４ｄに、図３に示すように、外付けの表面実装部品９１を実装する。また、実装用電極５４ｂ、５４ｃに、図３に示すように、外付けの表面実装部品９２を実装する。なお、表面実装部品９１の両端の端子電極９１ａ、９１ｂは、実装用電極５４ａ、５４ｄに、それぞれはんだ付けされている。また、表面実装部品９２の両端の端子電極９２ｃ、９２ｄは、実装用電極５４ｂ、５４ｃに、それぞれはんだ付けされている。ただし、図３においては、接合部分の詳細図示を省略している。
【００３９】
以上の実装の結果、図４に示すように、ＬＣフィルタ回路には、インダクタＬ１、Ｌ２、Ｌ３およびコンデンサＣ１からなるトラップ回路Ｔ１と、インダクタＬ４、Ｌ５、Ｌ６およびコンデンサＣ２からなるトラップ回路Ｔ２が接続されていることになる。異なるインダクタンスを有するチップインダクタ９１，９２を選択することでトラップ回路Ｔ１，Ｔ２の減衰特性を調整できる。
【００４０】
本発明によれば、上述した、トラップ回路の一部となる表面実装部品の種類を選択するだけで、トラップ回路による様々な減衰特性を備えたＬＣフィルタを得ることができるため、ＬＣフィルタの設計コストを低減することができる。すなわち、所定のＬＣフィルタ素体を設計することのみで、様々な種類のＬＣフィルタを設計することができる。
【００４１】
なお、本実施形態では表面実装部品９１、９２にチップインダクタを用いたが、表面実装部品９１、９２にチップコンデンサを用いて、トラップ回路Ｔ１、Ｔ２の減衰特性を調整するようにしてもよい。
【００４２】
次に、本発明の第１の実施形態にかかるＬＣフィルタ素体１００の製造方法の一例について説明する。
【００４３】
まず、セラミック層１１、２１、３１、４１、５１を形成するためのセラミックグリーンシートを準備する。セラミックグリーンシートは、従来からセラミック積層電子部品の製造工程において広く用いられている公知の方法により製造することができる。
【００４４】
次に、セラミックグリーンシートに、ビア電極２３ａ、２３ｂ、３３ａ〜３３ｆ、４３ａ〜４３ｈ、５３ａ〜５３ｄを形成するための孔を形成する。孔は、パンチングや、レーザ光の照射等により形成することができる。
【００４５】
次に、セラミックグリーンシートの表面にそれぞれ、所望の形状に導電性ペーストを塗布して、内部電極１２、２２ａ、２２ｂ、３２ａ、３２ｂ、４２ａ、４２ｂおよび実装用電極５４ａ〜５４ｄを形成する。このとき、同時に、ビア電極を形成するための孔にも導電性ペーストを充填し、ビア電極２３ａ、２３ｂ、３３ａ〜３３ｆ、４３ａ〜４３ｈ、５３ａ〜５３ｄを形成する。
【００４６】
次に、下から順番に、セラミックグリーンシートを積層し、圧着して、未焼成のセラミック積層体１０を作製する。
【００４７】
次に、セラミック積層体１０の表面に、導電性ペーストを所定の形状に塗布して、入力端子ＩＮ、出力端子ＯＵＴ、グランド端子ＧＮＤを形成する。
【００４８】
次に、未焼成のセラミック積層体１０を、所定のプロファイルで焼成して、セラミック積層体１０を作製する。
【００４９】
このような方法で本発明の第１の実施形態にかかるＬＣフィルタ素体１００を完成させる。
【第１実験例】
【００５０】
本発明の有効性を確認するために、次のシミュレーションによる実験を行った。
【００５１】
まず、上述した本発明の第１の実施形態にかかるＬＣフィルタ１１００を想定し、実験例１として通過特性をシミュレーションした。次に、実験例１における表面実装部品９１（チップインダクタ）および表面実装部品９２（チップインダクタ）それぞれのインダクタンスの値のみを変化させたＬＣフィルタ１１００を想定し、実験例２として通過特性をシミュレーションした。
【００５２】
図５に、上記のシミュレーションにより得られたＬＣフィルタ１１００の通過特性を示す。実線は実験例１の通過特性に、破線は実験例２の通過特性に対応している。
【００５３】
図５から分かるように、実験例１および実験例２はそれぞれ、通過帯域より高周波側である５ＧＨｚ付近において、トラップ回路Ｔ１、Ｔ２による２つの減衰極ができている。また、実験例１と実験例２を比較すると、インダクタンス成分の値が異なる表面実装部品９１、９２を実装することにより、トラップ回路Ｔ１、Ｔ２による２つの減衰極の周波数を変化させることができていることが分かる。
【００５４】
実験例では、２種類のＬＣフィルタを作製したが、実装する表面実装部品の種類をさらに増やすことによって、より多くの種類のＬＣフィルタを、設計コストの負担を少なく、得ることができる。
【００５５】
以上、本発明の第１の実施形態にかかるＬＣフィルタ素体１００およびＬＣフィルタ１１００の構造、その製造方法の一例について説明した。しかしながら、本発明のＬＣフィルタ素体およびＬＣフィルタがこれらの内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
【００５６】
例えば、ＬＣフィルタ素体１００では、トラップ回路Ｔ１を構成するインダクタの一部を表面実装部品９１で構成し、トラップ回路Ｔ２を構成するインダクタの一部を表面実装部品９２で構成しているが、トラップ回路を構成するインダクタ全てを表面実装部品で構成しても良い。すなわち、セラミック積層体の内部には、トラップ回路本体が形成されていなくても良い。
【００５７】
また、表面実装部品９１、９２の種類、構造等も任意であり、積層型のチップインダクタであっても良いし、あるいは、巻線型のチップインダクタであっても良い。
（第２の実施形態）
以下、図面とともに、本発明の第２の実施形態について説明する。
【００５８】
図６（Ａ）、図６（Ｂ）、図７に、本発明の第２の実施形態にかかるＬＣフィルタ素体２００を示す。ただし、図６（Ａ）は、ＬＣフィルタ素体２００の分解斜視図を、図６（Ｂ）は、ＬＣフィルタ素体２００の外観斜視図を、図７は、ＬＣフィルタ素体２００の等価回路を示している。
【００５９】
また、図８、図９に、本発明の第２の実施形態にかかるＬＣフィルタ１２００を示す。ただし、図８は、ＬＣフィルタ１２００の外観斜視図を、図９は、ＬＣフィルタ１２００の等価回路を示している。
【００６０】
後述するように、ＬＣフィルタ素体２００を基板上に実装することにより、ＬＣフィルタ１２００が構成される。なお、ＬＣフィルタ１２００は、ハイパスフィルタである。
【００６１】
ＬＣフィルタ素体２００は、図６（Ａ）に示すように、複数のセラミック層からなるセラミック積層体１０を備えている。セラミック積層体１０は、８つのセラミック層１１、２１、３１、４１、５１、６１、７１、８１が、下から順に積層された構造からなる。
【００６２】
セラミック層１１の表面には、矩形の内部電極１２が形成されている。内部電極１２は、セラミック層１１の対向する２つの長辺から積層体１０の外部に引き出されている。
【００６３】
セラミック層２１の表面には、２つの矩形の内部電極２２ａ、２２ｂが形成されている。内部電極２２ａ、２２ｂはそれぞれ、セラミック層２１の１つの長辺からセラミック積層体１０の外部に引き出されている。
【００６４】
セラミック層３１の表面には、２つの矩形の内部電極３２ａ、３２ｂおよび、飛び結合用電極３５が形成されている。内部電極３２ａ、３２ｂはそれぞれ、セラミック層３１の対向する２つの短辺から、セラミック積層体１０の外部に引き出されている。また、セラミック層３１を貫通して、２つのビア電極３３ａ、３３ｂが形成されている。ビア電極３３ａは、内部電極２２ａと導通している。ビア電極３３ｂは、内部電極２２ｂと導通している。
【００６５】
セラミック層４１の表面には、２つのＨ字状の内部電極４２ａ、４２ｂが形成されている。また、セラミック層４１を貫通して、２つのビア電極４３ｃ、４３ｄが形成されている。ビア電極４３ｃは、ビア電極３３ｂと導通している。ビア電極４３ｄは、ビア電極３３ａと導通している。
【００６６】
セラミック層５１の表面には、２つのコ字状の内部電極５２ａ、５２ｂが形成されている。また、セラミック層５１を貫通して、４つのビア電極５３ａ、５３ｂ、５３ｃ、５３ｄが形成されている。ビア電極５３ａの一端は内部電極４２ａの一端と導通し、他端は内部電極５２ａの一端と導通している。ビア電極５３ｂの一端は内部電極４２ｂの一端と導通し、他端は内部電極５２ｂの一端と導通している。ビア電極５３ｃは、ビア電極４３ｃと導通している。ビア電極５３ｄは、ビア電極４３ｄと導通している。
【００６７】
セラミック層６１の表面には、２つのコ字状の内部電極６２ａ、６２ｂが形成されている。また、セラミック層６１を貫通して、４つのビア電極６３ａ、６３ｂ、６３ｃ、６３ｄが形成されている。ビア電極６３ａの一端は内部電極５２ａの一端と導通し、他端は内部電極６２ａの一端と導通している。ビア電極６３ｂの一端は内部電極５２ｂの一端と導通し、他端は内部電極６２ｂの一端と導通している。ビア電極６３ｃは、ビア電極５３ｃと導通している。ビア電極６３ｄは、ビア電極５３ｄと導通している。
【００６８】
セラミック層７１の表面には、２つのコ字状の内部電極７２ａ、７２ｂが形成されている。また、セラミック層７１を貫通して、４つのビア電極７３ａ、７３ｂ、７３ｃ、７３ｄが形成されている。ビア電極７３ａの一端は内部電極６２ａの一端と導通し、他端は内部電極７２ａの一端と導通している。ビア電極７３ｂの一端はビア電極６３ｄの一端と導通し、他端は内部電極７２ａの一端と導通している。ビア電極７３ｃの一端はビア電極６３ｃと導通し、他端は内部電極７２ｂの一端と導通している。ビア電極７３ｄの一端は内部電極６２ｂの一端と導通し、他端は内部電極７２ｂの一端と導通している。
【００６９】
セラミック層８１の表面には、１つの矩形の識別マークＤが形成されている。
【００７０】
セラミック積層体１０の対向する側面には、図６（Ｂ）に示すように、入力端子ＩＮおよび出力端子ＯＵＴが形成されている。ただし、入力端子ＩＮは、セラミック積層体１０に隠れており図示されていない。入力端子ＩＮは、内部電極３２ａに接続されている。出力端子ＯＵＴは、内部電極３２ｂに接続されている。
【００７１】
セラミック積層体１０の別の対向する側面には、１対のグランド端子ＧＮＤが形成されている。ただし、１対のグランド端子ＧＮＤの一方は、セラミック積層体１０に隠れており図示されていない。１対のグランド端子ＧＮＤはそれぞれ、内部電極１２に接続されている。
【００７２】
セラミック積層体１０の別の対向する側面の一方には、２つの中継電極Ｎ１、Ｎ２が形成されている。中継電極Ｎ１は、内部電極２２ａに接続されている。中継電極Ｎ２は、内部電極２２ｂに接続されている。
【００７３】
以上の構造からなるＬＣフィルタ素体２００は、図７に示す等価回路からなる。
【００７４】
ＬＣフィルタ素体２００においては、入力端子ＩＮと出力端子ＯＵＴとの間に、３つのコンデンサＣ１、Ｃ２、Ｃ３が直列に挿入されている。コンデンサＣ１は、主に、セラミック層４１を挟んで内部電極３２ａと内部電極４２ａの一端との間で形成される容量からなる。コンデンサＣ２は、主に、内部電極４２ａの一端から飛び結合用電極３５を経由して内部電極４２ｂの一端に至る経路で形成される容量からなる。コンデンサＣ３は、主に、セラミック層４１を挟んで内部電極４２ｂの一端と内部電極３２ｂとの間で形成される容量からなる。
【００７５】
コンデンサＣ１とコンデンサＣ２との間の接続点と、グランド端子ＧＮＤとの間に、インダクタＬ１とコンデンサＣ５が直列に接続されたトラップ回路の一部が挿入されている。インダクタＬ１は、主に、内部電極４２ａから、ビア電極５３ａ、内部電極５２ａ、ビア電極６３ａ、内部電極６２ａ、ビア電極７３ａ、内部電極７２ａ、ビア電極７３ｂ、ビア電極６３ｄ、ビア電極５３ｄ、ビア電極４３ｄ、ビア電極３３ａを経由して内部電極２２ａに至る経路により形成されている。コンデンサＣ５は、主に、セラミック層２１を挟んで内部電極２２ａと内部電極１２との間で形成される容量からなる。
【００７６】
コンデンサＣ２とコンデンサＣ３との間の接続点と、グランド端子ＧＮＤとの間にも同様に、インダクタＬ２とコンデンサＣ６が直列に接続されたトラップ回路の一部が挿入されている。
【００７７】
インダクタＬ１とグランド端子ＧＮＤとの間は、中継電極Ｎ１と内部電極１２により、開放端となっている。また、インダクタＬ２とグランド端子ＧＮＤとの間は、中継電極Ｎ２と内部電極１２により、開放端となっている。
【００７８】
以上の構造からなるＬＣフィルタ素体２００は、例えば、以下の方法でＬＣフィルタとして使用する。まず、ＬＣフィルタ素体２００を、表面に電極パターン２が形成された基板１に、はんだ付けにより実装する。次に、２つの外付けの表面実装部品９１、９２（チップコンデンサ）を、図８に示すように、基板１にはんだ付けにより実装する。この実装により、表面実装部品９１の端子電極の一方９１ａは中継電極Ｎ１と接続され、端子電極の他方９１ｂはグランド端子ＧＮＤと接続される。また、表面実装部品９２の端子電極の一方９２ａは中継電極Ｎ２と接続され、端子電極の他方９２ｂはグランド端子ＧＮＤと接続され、ＬＣフィルタ１２００が完成する。ただし、図８においては、はんだの図示を省略している。なお、基板１としては一般的なプリント基板を用いても良いし、セラミック層を積層してなる基板を用いても良い。
【００７９】
以上の実装の結果、図９に示すように、ＬＣフィルタ回路には、インダクタＬ１およびコンデンサＣ４、Ｃ５からなるトラップ回路Ｔ１と、インダクタＬ３およびコンデンサＣ６、Ｃ７からなるトラップ回路Ｔ２が接続されていることになる。
【００８０】
以上の場合においても、第２の実施形態によれば、第１の実施形態と同様に、トラップ回路の一部として接続する表面実装部品の種類を選択するだけで、トラップ回路による様々な減衰特性のＬＣフィルタを得ることができるため、ＬＣフィルタの設計コストを低減することができる。
また、ＬＣフィルタ素体を基板に実装した際はんだ量のばらつきや基板表面に形成された電極パターンの影響によりＬＣフィルタ素体内のトラップ回路の減衰特性が変動してしまう場合がある。しかしながら、第２の実施形態のＬＣフィルタ１２００によれば、基板１にＬＣフィルタ素体２００を実装した状態で、減衰特性の変動を確認しながら、トラップ回路Ｔ１、Ｔ２の一部となる外付けの表面実装部品の種類を選択することができる。その結果、トラップ回路の特性を、適切なものに容易に調整することができる。
【００８１】
ＬＣフィルタ素体２００の製造方法は、第１の実施形態にかかるＬＣフィルタ素体１００の製造方法と同様であるため、説明は省略する。
【第２実験例】
【００８２】
本発明の有効性を確認するために、第２の実施形態のＬＣフィルタ１２００に対して、第１の実施形態と同様に、通過特性についてのシミュレーションによる実験を行った。
【００８３】
まず、上述した本発明の第２の実施形態にかかるＬＣフィルタ１２００を想定し、実験例３として通過特性をシミュレーションした。次に、実験例３における表面実装部品９１（チップコンデンサ）および表面実装部品９２（チップコンデンサ）それぞれの容量の値のみを変化させたＬＣフィルタ１２００を想定し、実験例４として通過特性をシミュレーションした。
【００８４】
図１０に、上記のシミュレーションにより得られたＬＣフィルタ１２００の通過特性を示す。実線は実験例３の通過特性に、破線は実験例４の通過特性に対応している。
【００８５】
図１０から分かるように、実験例３および実験例４はそれぞれ、通過帯域より低周波側の１ＧＨｚ付近において、トラップ回路Ｔ１、Ｔ２による２つの減衰極ができている。また、実験例３および実験例４を比較すると、容量の値の異なる表面実装部品を実装することにより、トラップ回路Ｔ１、Ｔ２による２つの減衰極の周波数を変化させることができていることが分かる。
【００８６】
以上、本発明の第２の実施形態にかかるＬＣフィルタ素体２００およびＬＣフィルタ１２００の構造、その製造方法の一例について説明した。しかしながら、本発明のＬＣフィルタ素体およびＬＣフィルタがこれらの内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
【００８７】
例えば、ＬＣフィルタ素体２００では、外付けのコンデンサとして、表面実装部品を使用しているが、リード型コンデンサを使用しても良い。
【符号の説明】
【００８８】
１  基板
２  電極パターン
１０  セラミック積層体
１１、２１、３１、４１、５１、６１、７１、８１  セラミック層
１２、２２ａ、２２ｂ、３２ａ、３２ｂ、４２  内部電極
２３ａ、２３ｂ、３３ａ〜３３ｆ、４３ａ〜４３ｈ、５３ａ〜５３ｄ、６３ａ〜６３ｄ、７３ａ〜７３ｄ  ビア電極
３５  飛び結合用電極
５４ａ〜５４ｄ  実装用電極
９１、９２  表面実装部品（チップインダクタ又はチップコンデンサ）
９１ａ、９１ｂ、９２ａ、９２ｂ  端子電極
ＩＮ  入力端子
ＯＵＴ  出力端子
ＧＮＤ  グランド端子
Ｄ  識別マーク
Ｎ１、Ｎ２  中継電極
１００、２００  ＬＣフィルタ素体
１１００、１２００  ＬＣフィルタ
Ｍ  相互インダクタンス
Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６  インダクタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７  コンデンサ
Ｔ１、Ｔ２  トラップ回路
Ｑ１、Ｑ２  ＬＣ共振回路
【図１】
2016106445.tif 000003
【図２】
2016106445.tif 000004
【図３】
2016106445.tif 000005
【図４】
2016106445.tif 000006
【図５】
2016106445.tif 000007
【図６】
2016106445.tif 000008
【図７】
2016106445.tif 000009
【図８】
2016106445.tif 000010
【図９】
2016106445.tif 000011
【図１０】
2016106445.tif 000012