(57)【要約】【課題】モジュラーマルチレベル変換器において、セル数を削減、または、出力電圧のレベル数を増加させる。【解決手段】直流端子Ｐ，Ｎ間に接続された各相共通の直流電圧源ＶＤＣＨ，ＶＤＣＬと、直流端子Ｐに対してｋ個（ｋ≧１）直列接続された各相の正極側セルｃｅ１〜ｃｅｋと、直流端子Ｎに対してｋ個（ｋ≧１）直列接続された各相の負極側セルｃｅ２ｋ〜ｃｅｋ＋１と、ｋ番目の正極側セルｃｅｋとｋ番目の負極側セルｃｅｋ＋１にそれぞれ一端が接続された各相２つのインダクタＬP，ＬNと、２つのインダクタＬP，ＬNの他端に直流側が接続された各相のＨブリッジ回路１と、Ｈブリッジ回路１の交流側に１次巻線の一端と２次巻線の一端とが接続され、１次巻線の他端と２次巻線の他端との共通接続点を出力端子Ｏとする各相の高周波トランスＨＦＴと、を備える。【選択図】図２
2016226224.tif 000002
【特許請求の範囲】
【請求項１】
正極側の直流端子と負極側の直流端子との間に接続された各相共通の直流電圧源と、
正極側の直流端子に対して、ｋ個（ｋ≧１）直列接続された各相の正極側セルと、
負極側の直流端子に対して、ｋ個（ｋ≧１）直列接続された各相の負極側セルと、
正極側の直流端子からｋ番目の正極側セルと、負極側の直流端子からｋ番目の負極側セルに、それぞれ一端が接続された各相２つのインダクタと、
２つのインダクタの他端に直流側が接続された各相のＨブリッジ回路と、
Ｈブリッジ回路の交流側に１次巻線の一端と２次巻線の一端とが接続され、１次巻線の他端と２次巻線の他端との共通接続点を出力端子とする各相の高周波トランスと、
を備え、
前記正極側セル、前記負極側セル、前記インダクタ、前記Ｈブリッジ回路、前記高周波トランスの相数が１以上であることを特徴とするモジュラーマルチレベル変換器。
【請求項２】
前記正極側セルと前記負極側セルは、
コンデンサと、コンデンサの一端と他端との間に直列接続された２つのスイッチング素子と、を有し、２つスイッチング素子の共通接続点と一方のスイッチング素子とコンデンサとの共通接続点を接続端子とすることを特徴とする請求項１記載のモジュラーマルチレベル変換器。
【請求項３】
正極側セルと、負極側セルと、インダクタと、Ｈブリッジ回路と、高周波トランスと、を三相に渡って設け、三相の電圧を出力することを特徴とする請求項１または２記載のモジュラーマルチレベル変換器。
【請求項４】
前記Ｈブリッジ回路に設けられた各スイッチングデバイスの一部または全てを、直列数および並列数のうち少なくとも一方を複数としたことを特徴とする請求項１または２記載のモジュラーマルチレベル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モジュラーマルチレベル変換器に係り、特に、出力電圧のレベル数を増加させるために高周波トランスを設けたものに関する。
【背景技術】
【０００２】
図７は、非特許文献１で開示されたモジュラーマルチレベル変換器（ＭＭＣ）を示す回路図である。モジュラーマルチレベル変換器は、複数個並列接続された相ユニット１０２，１０３，１０４を備える。
【０００３】
図７，図８に示すように、相ユニット１０２は上アームと下アームに複数のセル１０７，１０８が直列接続される。相ユニット１０３，１０４も同様である。
【０００４】
各相ユニット１０２，１０３，１０４は直流電圧源２０２に接続されており、図９に示すように、各相ユニット１０２，１０３，１０４の各セル１０７〜１１２には直流コンデンサＶｄｃが設けられている。
【０００５】
モジュラーマルチレベル変換器は、相ユニット１０２，１０３，１０４のセル１０７〜１１２を制御する制御部１０１を備え、直流入力電圧１０５を少なくとも１つの相ユニット１０２，１０３，１０４のセル１０７〜１１２の直流コンデンサＶｄｃに充電し、直流電圧源２０２から出力された直流入力電圧１０５を交流出力電圧に変換する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｄａｓ  Ａｎａｎｄａｒｕｐ，Ｎａｄｅｍｉ  Ｈａｍｅｄ，Ｎｏｒｕｍ  Ｌａｒｓ，‘Ｍｏｄｕｌａｒ  ｍｕｌｔｉｌｅｖｅｌ  ｃｏｎｖｅｒｔｅｒ’，２０１３．１２．２５，ＥＰ２６７７６５３Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
モジュラーマルチレベル変換器は出力電圧のレベル数を増加させることが可能であるが、出力電圧のレベル数を増加させるためには、各相において多くのセルが必要となる。一般的には、出力電圧のレベル数を２倍にするためには、セル数も２倍にする必要がある。その結果、制御が複雑化すると共に、コストが増大する。また、セルを増やすことにより、装置の大型化、信頼性の低下を招いていた。
【０００８】
以上示したようなことから、モジュラーマルチレベル変換器において、セル数を削減、または、出力電圧のレベル数を増加させることが課題となる。
【課題を解決するための手段】
【０００９】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、正極側の直流端子と負極側の直流端子との間に接続された各相共通の直流電圧源と、正極側の直流端子に対して、ｋ個（ｋ≧１）直列接続された各相の正極側セルと、負極側の直流端子に対して、ｋ個（ｋ≧１）直列接続された各相の負極側セルと、正極側の直流端子からｋ番目の正極側セルと、負極側の直流端子からｋ番目の負極側セルに、それぞれ一端が接続された各相２つのインダクタと、２つのインダクタの他端に直流側が接続された各相のＨブリッジ回路と、Ｈブリッジ回路の交流側に１次巻線の一端と２次巻線の一端とが接続され、１次巻線の他端と２次巻線の他端との共通接続点を出力端子とする各相の高周波トランスと、を備え、前記正極側セル、前記負極側セル、前記インダクタ、前記Ｈブリッジ回路、前記高周波トランスの相数が１以上であることを特徴とする。
【００１０】
また、その一態様として、前記正極側セルと負極側セルは、コンデンサと、コンデンサの一端と他端との間に直列接続された２つのスイッチング素子と、を有し、２つスイッチング素子の共通接続点と一方のスイッチング素子とコンデンサとの共通接続点を接続端子とすることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、モジュラーマルチレベル変換器において、セル数を削減、または、出力電圧のレベル数を増加させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】実施形態１，２に用いる高周波トランスを示す図。
【図２】実施形態１における１相分のモジュラーマルチレベル変換器を示す回路図。
【図３】実施形態１におけるセルを示す回路図。
【図４】従来のモジュラーマルチレベル変換器において、Ｋ＝４の場合の出力電圧波形を示すタイムチャート。
【図５】実施形態１のモジュラーマルチレベル変換器において、Ｋ＝４の場合の出力電圧波形を示すタイムチャート。
【図６】実施形態２における３相のモジュラーマルチレベル変換器を示す回路図。
【図７】従来のモジュラーマルチレベル変換器を示す概略図。
【図８】従来の相ユニットを示す概略図。
【図９】従来のセルを示す概略図。
【発明を実施するための形態】
【００１３】
本願発明のモジュラーマルチレベル変換器は、図１に示すような高周波トランスＨＦＴが用いられる。図１に示すように、高周波トランスＨＦＴにおける１次巻線の一方の接続端子（●有側）は端子Ａに接続され、高周波トランスＨＦＴにおける２次巻線の一方の接続端子（●無側）は端子Ｂに接続されている。高周波トランスＨＦＴにおける１次巻線の他方の接続端子（●無側）と２次巻線の他方の接続端子（●有側）との共通接続点がモジュラーマルチレベル変換器の出力端子Ｏとなる。
【００１４】
高周波トランスＨＦＴの巻数比は１：１である。したがって、以下の（１）式，（２）式を満たすことができる。
【００１５】
【数１】
2016226224.tif 000003
【００１６】
ここで、ＶAOはＯ点を基準点としたＡ点とＯ点との電位差、VOBはＢ点を基準点としたＯ点とＢ点との電位差、ＶABはＢ点を基準点としたＡ点とＢ点との電位差、ｉAO，ｉBOは図１に示す経路を流れる電流、 ｉOは出力電流を示す。
【００１７】
高周波トランスＨＦＴの１次巻線（ＶAO側の巻線）の巻数と２次巻線（ＶBO側の巻線）の巻数を等しくするこ とによって、（１）式が成り立つ。また（１）式が成り立つことによって、１次巻線の電流ｉAOと ２次巻線の電流ｉBOが等しくなり、（２）式が成り立つ。
【００１８】
モジュラーマルチレベル変換器に高周波トランスＨＦＴを用いると以下の２つの利点がある。
１．高周波トランスＨＦＴといくつかの構成要素だけで容易に電圧レベル数を２倍にすることができる。
２．（２）式のように、電流分担制御なしで負荷電流を等分割することができる。
【００１９】
［実施形態１］ 
図２は、本実施形態１におけるモジュラーマルチレベル変換器を示す回路図である。図２に示すように、正極側の直流端子Ｐと負極側の直流端子Ｎとの間には各相共通の直流電圧源ＶＤＣＨ，ＶＤＣＬが直列接続される。直流電圧源ＶＤＣＨ，ＶＤＣＬの共通接続点を中性点ＮＰとする。図２に示すように、正極側の直流電圧源ＶＤＣＨおよび負極側の直流電圧源ＶＤＣＬ の電圧はそれぞれＥ／２とする。
【００２０】
また、正極側の直流端子Ｐにはｋ個の正極側セルｃｅ１〜ｃｅｋが順次直列接続され、負極側の直流端子Ｎにはｋ個の負極側セルｃｅ２ｋ〜ｃｅｋ＋１が順次直列接続される。そして、ｋ番目の正極側セルｃｅｋとｋ番目の負極側セルｃｅｋ＋１との間にはインダクタＬP，ＬNの一端が接続される。
【００２１】
２つのインダクタＬP，ＬNの他端にはＨブリッジ回路１の直流側が接続される。Ｈブリッジ回路１は、インダクタＬP，ＬNとの間に接続されたフライングキャパシタＣと、フライングキャパシタＣに対して並列に接続されたスイッチングデバイスＳ１，Ｓ２の直列回路と、フライングキャパシタＣに対して並列に接続されたスイッチングデバイスＳ３，Ｓ４の直列回路と、を有する。このスイッチングデバイスＳ１，Ｓ２の共通接続点が交流側の端子Ａとなり、スイッチングデバイスＳ３，Ｓ４の共通接続点が交流側の端子Ｂとなる。
【００２２】
端子Ａには高周波トランスＨＦＴの１次巻線の一端が接続され、端子Ｂには高周波トランスＨＦＴの２次巻線の一端が接続される。高周波トランスＨＦＴの１次巻線の他端と２次巻線の他端との共通接続点が出力端子Ｏとなる。
【００２３】
各正極側セルｃｅ１〜ｃｅｋ，負極側セルｃｅｋ＋１〜ｃｅ２ｋの構造を、図３に基づいて説明する。 図３では、代表して正極側セルｃｅｋについて説明する。図３に示すように、コンデンサＣ，ｋと、コンデンサＣ，ｋの一端と他端との間に直列接続されたスイッチング素子Ｓk,1、Ｓk,2とを有する。スイッチング素子Ｓk,1、Ｓk,2の共通接続点とスイッチング素子Ｓk,2とコンデンサＣ，ｋの共通接続点を接続端子とする。コンデンサＣ，ｋの定格電圧をＶC,kとし、接続端子間の電圧をＶkとする。
【００２４】
［動作原理］
図２における正極側セルｃｅｋのコンデンサＣ，ｋの定格電圧ＶC、Kは以下の（３）式となる。他の正極側セル，負極側セルについても同様である。なお、２Ｋはセル数である。例えば、セル数＝４の場合は、２Ｋ＝４、すなわち、Ｋ＝２となる。
【００２５】
【数２】
2016226224.tif 000004
【００２６】
図２におけるＨブリッジ回路１のフライングキャパシタＣの定格電圧ＶCは以下の（４）式となる。フライングキャパシタＣの定格電圧ＶCは正極側セルｃｅｋのコンデンサＣ，ｋにおける定格電圧ＶC,kの半分である。
【００２７】
【数３】
2016226224.tif 000005
【００２８】
各セルｃｅ１〜ｃｅ２ｋのコンデンサＣ，１〜Ｃ，２ｋの定格電圧ＶC,1〜ＶC,2k、フライングキャパシタＣの定格電圧Ｖｃは、各スイッチングデバイスのオンオフ動作によって、（３），（４）式の値に制御する。
【００２９】
図２から、以下の（５）〜（８）式を得ることができる。
【００３０】
【数４】
2016226224.tif 000006
【００３１】
ここで、ＶDOはＯ点を基準点としたＤ点とＯ点との電位差、VOEはＥ点を基準点としたＯ点とＥ点との電位差である。ｉP，ｉN，ｉOは、図２に示す経路に流れる電流である。
【００３２】
２つのインダクタＬP，ＬNが同じインダクタンス値（ＬP＝ＬN）であると仮定すると、出力電圧ＶOは（５）式〜（８）式から（９）式とすることができる。
【００３３】
【数５】
2016226224.tif 000007
【００３４】
（９）式の出力電圧ＶOは、図２の出力端子Ｏと中性点ＮＰとの電位差である。すなわち、図２のモジュラーマルチレベル変換器の出力電圧である。
【００３５】
Ｈブリッジ回路１のスイッチングデバイスＳ１〜Ｓ４の状態によって、ＶDO−ＶOEは以下の（１０）式のように制御することができる。
【００３６】
【数６】
2016226224.tif 000008
【００３７】
（１０）式について説明する。
【００３８】
［スイッチングパターン１］
Ｈブリッジ回路１のスイッチングデバイスＳ２，Ｓ４をターンオン，スイッチングデバイスＳ１，Ｓ３をターンオフとすると、ＶDO−ＶOEは以下の（１１）式となる。
【００３９】
【数７】
2016226224.tif 000009
【００４０】
［スイッチングパターン２］
Ｈブリッジ回路１のスイッチングデバイスＳ１，Ｓ３をターンオン，スイッチングデバイスＳ２，Ｓ４をターンオフとすると、ＶDO−ＶOEは以下の（１２）式となる。
【００４１】
【数８】
2016226224.tif 000010
【００４２】
［スイッチングパターン３］
Ｈブリッジ回路１のスイッチングデバイスＳ１，Ｓ４をターンオン，スイッチングデバイスＳ２，Ｓ３をターンオフとすると、ＶDO−ＶOEは以下の（１３）式となる。
【００４３】
【数９】
2016226224.tif 000011
【００４４】
［スイッチングパターン４］
Ｈブリッジ回路１のスイッチングデバイスＳ２，Ｓ３をターンオン，スイッチングデバイスＳ１，Ｓ４をターンオフとすると、ＶDO−ＶOEは以下の（１４）式となる。
【００４５】
【数１０】
2016226224.tif 000012
【００４６】
（９）式の第１項と第２項（Σ2Kk=K+1Ｖｋ−ΣKk=1Ｖk）−１／２（ＶDO−ＶOE）は、第１項（Σ2Kk=K+1Ｖｋ−ΣKk=1Ｖk）が示す従来のモジュラーマルチレベル変換器に基づく電圧に、第２項１／２（ＶDO−ＶOE）が示す高周波トランスＨＦＴに基づく電圧を減算したものである。
【００４７】
（９）式の第３項ＬP／２・ｄ／ｄｔ・ｉOによって波形の段差の傾斜が低減された出力電圧ＶOが作られる。通常、インダクタＬPは図２のＬを含む負荷インダクタンスよりもはるかに小さいため、（９）式の第３項は、出力電圧ＶOに影響を与えるほど大きくはない。よって、（９）式の第３頂＝０とみなすことができる。
【００４８】
図２に示す本実施形態１におけるモジュラーマルチレベル変換器は、４Ｋ＋３の電圧レベルを出力することができる。従来のモジュラーマルチレベル変換器は、（９）式の第２項を含んでいないため、２Ｋ＋１の電圧レベルを出力することができる。
【００４９】
（９）式の第２項に（１０）式を代入することにより出力電圧Ｖｏが算出される。
【００５０】
これらの電圧レベルのいくつかの例は以下のように証明できる。出力電圧ＶOの値と、その時の各正極側，負極側セルｃｅ１〜ｃｅ２ｋの接続端子間の電圧Ｖ1，…，Ｖ2Kの値と、スイッチングデバイスＳ１〜Ｓ４のスイッチング状態を示す。
【００５１】
【数１１】
2016226224.tif 000013
【００５２】
Ｋ＝ ４（セル数＝８）の場合の出力電圧ＶOの波形のシミュレーション結果を図４，図５に示す。
【００５３】
図４は、従来のモジュラーマルチレベル変換器において、Ｋ＝４の場合の出力電圧ＶOの波形である。図４に示すように、９レベルの出力電圧ＶOの波形を出力することができる。
【００５４】
図５は、本実施形態１におけるモジュラーマルチレベル変換器において、Ｋ＝４の場合の出力電圧波形である。図５に示すように、１９レベルの出力電圧ＶOの波形を出力することができる。
【００５５】
このように、本実施形態１（図５）の方が、従来方式（図４）よりも出力電圧のレベル数が多いため、出力電圧ＶOの波形がより高調波成分の少ない正弦波状の波形になっていることがわかる。
【００５６】
［実施形態２］
図６は本実施形態２におけるモジュラーマルチレベル変換器を示す概略図である。本実施形態２は実施形態１のモジュラーマルチレベル変換器の正極側セルｃｅ１〜ｃｅｋ，負極側セルｃｅｋ＋１〜ｃｅ２ｋ，インダクタＬP，ＬN，Ｈブリッジ回路１，高周波トランスＨＦＴを三相に渡って設け、三相の電圧を出力できるようにしたものである。図２に示すように、正極側セルｃｅ１〜ｃｅｋ，負極側セルｃｅｋ＋１〜ｃｅ２ｋは実施形態１と同様の構造を有する。
【００５７】
［効果］
実施形態１，２におけるモジュラーマルチレベル変換器の  効果を以下に示す。
【００５８】
実施形態１，２は図７に示す従来方式と比べて、同じセル数において出力電圧のレベル数を増やすことができる。１相あたりのセル数＝８の場合の比較を表１に示す。
【００５９】
【表１】
2016226224.tif 000014
【００６０】
したがって、セル数を増加させることなく、出力電圧ＶOの波形をより高調波成分の少ない正弦波に近い波形にすることができる。その結果、図２に示すモジュラーマルチレベル変換器と負荷Ｌｏａｄとの間に接続される高調波電流抑制用フィルタＬを小型化させることができる。
【００６１】
また、本実施形態１，２は図７に示す従来方式と比べて、同じ出力電圧のレベル数においてセル数を減少させることができる。出力電圧ＶOのレベル数＝１９の場合のセル数，コンデンサ数，スイッチングデバイスおよびスイッチング素子（ＩＧＢＴ）数の比較を表２に示す。
【００６２】
【表２】
2016226224.tif 000015
【００６３】
なお、表２のコンデンサ数は、各セルのコンデンサとＨブリッジ回路１のフライングキャパシタを含むものとする。また、表２のＩＧＢＴ数は各セルのスイッチング素子とＨブリッジ回路１のスイッチングデバイスを含むものとする。
【００６４】
本実施形態１，２では、セル数だけではなく、コンデンサ数とＩＧＢＴ数も低減できることがわかる。また、ＩＧＢＴ数の低減は、ＩＧＢＴのオンオフを駆動するゲートドライブ回路数の低減へもつながる。セル数とコンデンサ数とＩＧＢＴ数の低減をもたらす本実施形態１，２は、装置全体の低コスト化と小型化と部品数低減による高信頼性につながる。
【００６５】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００６６】
また、実施形態１，２では、各スイッチングデバイスが１つずつのみ場合を示しているが、各スイッチングデバイスの一部または全てを直列数もしくは並列数の少なくとも一方を複数にしてもよい。
【符号の説明】
【００６７】
Ｐ，Ｎ…直流端子
ＶＤＣＨ，ＶＤＣＬ…直流電圧源
ｃｅ１〜ｃｅｋ…正極側セル
ｃｅｋ＋１〜ｃｅ２ｋ…負極側セル
ＬP，ＬN…インダクタ
ＨＦＴ…高周波トランス
１…Ｈブリッジ回路
【図１】
2016226224.tif 000016
【図２】
2016226224.tif 000017
【図３】
2016226224.tif 000018
【図４】
2016226224.tif 000019
【図５】
2016226224.tif 000020
【図６】
2016226224.tif 000021
【図７】
2016226224.tif 000022
【図８】
2016226224.tif 000023
【図９】
2016226224.tif 000024