(57)【要約】【課題】フローティングディフュージョンの飽和電子数を増減させることができる固体撮像装置を提供する。【解決手段】実施形態に係る固体撮像装置は、光電変換素子と、第１のフローティングディフュージョンと、第２のフローティングディフュージョンとを備える。光電変換素子は、入射光を信号電荷へ光電変換する。第１のフローティングディフュージョンは、光電変換素子から転送される信号電荷を保持する。第２のフローティングディフュージョンは、第１のフローティングディフュージョンと電気的に接離可能で、信号電荷を保持可能である。【選択図】図３
2016139660.tif 000002
【特許請求の範囲】
【請求項１】
入射光を信号電荷へ光電変換する光電変換素子と、
前記光電変換素子から転送される前記信号電荷を保持する第１のフローティングディフュージョンと、
前記第１のフローティングディフュージョンと電気的に接離可能で、前記信号電荷を保持可能な第２のフローティングディフュージョンと
を備えることを特徴とする固体撮像装置。
【請求項２】
前記光電変換素子が設けられる半導体層の深さ方向に延伸する接続ゲート
を備え、
前記第１のフローティングディフュージョンは、
前記接続ゲートに隣接して前記半導体層の表層に設けられ、
前記第２のフローティングディフュージョンは、
前記接続ゲートに隣接して前記半導体層における前記第１のフローティングディフュージョンから前記半導体層の深さ方向へ離間した位置に設けられ、前記接続ゲートに電圧が印加される場合に、前記第１のフローティングディフュージョンと接続される
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２のフローティングディフュージョンは、
前記第１のフローティングディフュージョンよりも体積が大きい
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第２のフローティングディフュージョンにおける前記第１のフローティングディフュージョンに面する側とは逆側の面に設けられ、導電型が前記第２のフローティングディフュージョンとは逆のウェル層と、
前記ウェル層における前記第２のフローティングディフュージョンに面する側とは逆側の面に設けられ、導電型が前記第２のフローティングディフュージョンと同一のオーバーフロードレインと
を備えることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記光電変換素子に入射する光の強度が閾値未満である場合に、前記第１のフローティングディフュージョンと前記第２のフローティングディフュージョンとの接続を切断させ、前記光の強度が閾値以上である場合に、前記第１のフローティングディフュージョンと前記第２のフローティングディフュージョンとを接続させる切替部
を備えることを特徴とする請求項１〜４のいずれか一つに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像装置は、入射光を信号電荷へ光電変換する複数の光電変換素子と、光電変換素子から転送される信号電荷を一時的に保持するフローティングディフュージョンとを備える。
【０００３】
かかる固体撮像装置は、フローティングディフュージョンの飽和電子数が少ないほど、Ｓ／Ｎ比（Signal  to  Noise  ratio）が良好となる。ただし、フローティングディフュージョンの飽和電子が少ない場合、明るい画像を撮像するとフローティングディフュージョンが容易に飽和状態に達してしまい、高輝度の入射光の階調を判別することが困難となる。
【０００４】
一方、固体撮像装置は、フローティングディフュージョンの飽和電子数が多い場合、明るい画像を撮像してもフローティングディフュージョンが容易には飽和状態に達しないため、高輝度の光の階調を精度よく判別することが可能となるが、Ｓ／Ｎ比は悪化する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−８２３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一つの実施形態は、フローティングディフュージョンの飽和電子数を増減させることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
一つの実施形態に係る固体撮像装置は、光電変換素子と、第１のフローティングディフュージョンと、第２のフローティングディフュージョンとを備える。光電変換素子は、入射光を信号電荷へ光電変換する。第１のフローティングディフュージョンは、前記光電変換素子から転送される前記信号電荷を保持する。第２のフローティングディフュージョンは、前記第１のフローティングディフュージョンと電気的に接離可能で、前記信号電荷を保持可能である。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図である。
【図２】図２は、実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図３】図３は、実施形態に係る画素アレイの回路構成の一例を示す説明図である。
【図４】図４は、実施形態に係る画素セルの平面視による説明図である。
【図５】図５は、実施形態に係る画素セルの図４に示すＡ−Ａ´線による断面説明図である。
【図６】図６は、実施形態に係る画素セルの図４に示すＢ−Ｂ´線による断面説明図である。
【図７】図７は、実施形態の変形例１に係る画素セルの断面説明図である。
【図８】図８は、実施形態の変形例２に係る画素セルの断面説明図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本願の開示する固体撮像装置の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
【００１０】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１１】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末等の電子機器に適用される。
【００１２】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理等の高画質化処理を行う。
【００１３】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１４】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作等に応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイである。
【００１５】
次に、図２を参照してカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１と、ＦＤ切替部２９とを備える。
【００１６】
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子の入射光が入射する面側に配線層が形成される所謂表面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。なお、本実施形態に係るイメージセンサ２０は、表面照射型ＣＭＯＳイメージセンサに限定するものではなく、裏面照射型ＣＭＯＳイメージセンサであってもよい。
【００１７】
イメージセンサ２０は、アナログ回路中心に構成される周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング部）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備える。
【００１８】
画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。
【００１９】
各光電変換素子は、例えば、第１導電型であるＰ型の半導体層と第２導電型であるＮ型の半導体領域とのＰＮ接合によって形成されるフォトダイオードであり、入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。光電変換素子に蓄積された信号電荷は、光電変換素子毎に設けられる転送ゲートへ所定の電圧が印加される場合に、フローティングディフュージョンへ転送されて保持される。
【００２０】
実施形態に係る画素アレイ２３は、かかるフローティングディフュージョンの飽和電子数を可変とし、状況に応じてＦＤ切替部２９がフローティングディフュージョンの飽和電子数を増減させる。かかるフローティングディフュージョンの構成などについては、図３以降を参照して詳述する。
【００２１】
ＦＤ切替部２９は、画素アレイ２３に入射する光の強度が閾値未満である場合に、フローティングディフュージョンの飽和電子数を減少させ、画素アレイ２３に入射する光の強度が閾値以上の場合に、フローティングディフュージョンの飽和電子数を増大させる。
【００２２】
かかるＦＤ切替部２９には、画素アレイ２３から、例えば、フローティングディフュージョンに保持された信号電荷に応じた電圧信号が入力される。そして、ＦＤ切替部２９は、入力される電圧信号の電圧値が閾値未満の場合に、画素アレイ２３へフローティングディフュージョンの飽和電子数を減少させる切替信号を出力する。
【００２３】
一方、画素アレイ２３から入力される電圧信号の電圧値が閾値以上の場合、ＦＤ切替部２９は、画素アレイ２３へフローティングディフュージョンの飽和電子数を増大させる切替信号を出力する。
【００２４】
これにより、固体撮像装置１４は、撮像する画像が比較的暗く、入射光の強度が閾値未満である場合に、フローティングディフュージョンの飽和電子数を減少させることによって、Ｓ／Ｎ比（Signal  to  Noise  ratio）を良好にすることができる。
【００２５】
一方、固体撮像装置１４は、撮像する画像が比較的明るく、入射光の強度が閾値以上である場合に、フローティングディフュージョンの飽和電子数を増大させることによって、フローティングディフュージョンが飽和状態に達することを抑制する。これにより、固体撮像装置１４は、高輝度の入射光の階調を適切に判別することが可能となる。
【００２６】
タイミング制御部２５は、垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７、およびラインメモリ２８に接続されており、これら垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７、およびラインメモリ２８の動作のタイミング制御を行う。
【００２７】
垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２８】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子からフローティングディフュージョンへ信号電荷を転送し、転送した信号電荷に応じた各画素の輝度を示す画素信号をＣＤＳ２６へ出力する。
【００２９】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
【００３０】
信号処理回路２１は、デジタル回路中心に構成され、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行い、信号処理後の画素信号を画像信号として後段処理部１２へ出力する処理部である。かかる信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理等の信号処理を行う。
【００３１】
また、信号処理回路２１は、画素アレイ２３におけるフローティングディフュージョンの飽和電子数が増大された場合と、飽和電子数が減少された場合とで、信号電荷数の増大に伴う画素信号の電圧値の上昇率が同一となるように、画素信号を補正する処理も行う。
【００３２】
なお、飽和電子数を増減させても信号電荷数の増大に伴う画素信号の電圧値の上昇率が変化しない場合、信号処理回路２１は、かかる画素信号の補正処理を行う機能を備える必要はない。
【００３３】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷に応じた画素信号を読み出すことによって撮像を行う。
【００３４】
次に、図３を参照し、画素アレイ２３の回路の構成および動作について簡単に説明する。図３は、実施形態に係る画素アレイ２３の回路構成の一例を示す説明図である。なお、図３に示す回路は、画素アレイ２３の中で、撮像画像の１画素に対応する画素セル３の部分を選択的に抜き出した回路である。
【００３５】
なお、ここでは、撮像画像の１画素に対応して１つの光電変換素子ＰＤが設けられる場合について説明するが、撮像画像の１画素に対応して設けられる光電変換素子ＰＤの個数は、２つ以上であってもよい。
【００３６】
図３に示すように、画素セル３は、光電変換素子ＰＤ、転送トランジスタＴＲＳ、第１のフローティングディフュージョンＦＤ１、第２のフローティングディフュージョンＦＤ２、リセットトランジスタＲＳＴ、および接続ゲートＳＧを備える。さらに、画素セル３は、増幅トランジスタＡＭＰ、およびアドレストランジスタＡＤＲを備える。
【００３７】
光電変換素子ＰＤは、カソードが後述するウェル層３３を介してオーバーフロードレイン３０に接続され（図５参照）、アノードが転送トランジスタＴＲＳのソースに接続されるフォトダイオードである。なお、オーバーフロードレイン３０には、基準電圧として、例えば、電源電圧が印加される。
【００３８】
転送トランジスタＴＲＳは、光電変換素子ＰＤの電荷蓄積領域がソースとなり、第１のフローティングディフュージョンＦＤ１がドレインとなるＦＥＴ（Field  Effect  Transistor）である。転送トランジスタＴＲＳは、転送ゲートＴＧを備え、転送ゲートＴＧに電圧が印加される場合に、光電変換素子ＰＤから第１のフローティングディフュージョンＦＤ１へ信号電荷を転送する。
【００３９】
第１のフローティングディフュージョンＦＤ１は、光電変換素子ＰＤから転送される信号電荷を保持する領域であり、リセットトランジスタＲＳＴのソースおよび増幅トランジスタＡＭＰのゲートに接続される。
【００４０】
第２のフローティングディフュージョンＦＤ２は、接続ゲートＳＧを介して第１のフローティングディフュージョンＦＤ１と電気的に接離可能に接続される。また、第２のフローティングディフュージョンＦＤ２は、後述するウェル層３３を介してオーバーフロードレイン３０にも接続される（図５参照）。なお、オーバーフロードレイン３０には、基準電圧として、例えば、電源電圧が印加される。
【００４１】
かかる第２のフローティングディフュージョンＦＤ２は、接続ゲートＳＧにＦＤ切替部２９からＬｏｗレベルの切替信号が入力される場合に、第１のフローティングディフュージョンＦＤ１との接続が切断される。
【００４２】
また、第２のフローティングディフュージョンＦＤ２は、接続ゲートＳＧにＦＤ切替部２９からＨｉｇｈレベルの切替信号が入力される場合に、第１のフローティングディフュージョンＦＤ１と接続される。
【００４３】
そして、第２のフローティングディフュージョンＦＤ２は、第１のフローティングディフュージョンＦＤ１と接続される場合に、第１のフローティングディフュージョンＦＤ１と協働して、光電変換素子ＰＤから転送される信号電荷を保持する。
【００４４】
かかる画素セル３は、撮像画像が比較的暗く、入射光の強度が閾値未満の場合には、第１のフローティングディフュージョンＦＤ１と第２のフローティングディフュージョンＦＤ２との接続を切断する。これにより、画素セル３では、第１のフローティングディフュージョンＦＤ１の方が信号電荷を保持する機能を担い、第２のフローティングディフュージョンＦＤ２の方は信号電荷の保持を行わない。
【００４５】
したがって、画素セル３は、第１のフローティングディフュージョンＦＤ１と第２のフローティングディフュージョンＦＤ２とを接続する場合に比べて、保持可能な信号電荷数、つまり飽和電子数が減少し、Ｓ／Ｎ比を良好にすることができる。
【００４６】
一方、画素セル３は、撮像画像が比較的明るく、入射光の強度が閾値以上の場合には、第１のフローティングディフュージョンＦＤ１と第２のフローティングディフュージョンＦＤ２とを接続する。これにより、画素セル３では、第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２の双方が協働して信号電荷を保持する機能を担う。
【００４７】
したがって、画素セル３は、第１のフローティングディフュージョンＦＤ１と第２のフローティングディフュージョンＦＤ２との接続を切断する場合に比べて、保持可能な信号電荷数、つまり飽和電子数が増大し、高輝度の入射光の階調を判別することができる。また、画素セル３によれば、飽和電子数を超えて第２のフローティングディフュージョンＦＤ２へ転送される信号電荷をオーバーフロードレイン３０へ放出することができる。
【００４８】
増幅トランジスタＡＭＰは、ゲートが第１のフローティングディフュージョンＦＤ１へ接続され、ソースがアドレストランジスタＡＤＲのドレインに接続され、ドレインが基準電圧線ＶＤＤに接続されるＦＥＴである。基準電圧線ＶＤＤには、例えば、電源電圧が基準電圧として印加される。
【００４９】
アドレストランジスタＡＤＲは、ソースがＣＤＳ２６に接続され、ドレインが増幅トランジスタＡＭＰのソースに接続されるＦＥＴである。アドレストランジスタＡＤＲは、垂直シフトレジスタ２４からゲートへ選択信号が入力される場合に、ＯＮとなる。
【００５０】
かかる画素セル３では、アドレストランジスタＡＤＲがＯＮになる場合に、増幅トランジスタＡＭＰが、転送ゲートＴＧに印加される信号電荷の電圧に応じた画素信号Ｖｓｉｇを、アドレストランジスタＡＤＲを介してＣＤＳ２６へ出力する。
【００５１】
リセットトランジスタＲＳＴは、ソースが第１のフローティングディフュージョンＦＤ１に接続され、ドレインが基準電圧線ＶＤＤに接続されるＦＥＴであり、リセットゲートＲＥＳに電圧が印加される場合にＯＮとなる。かかるリセットトランジスタＲＳＴは、アドレストランジスタＡＤＲから画素信号Ｖｓｉｇが出力された後にＯＮとなり、第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２の電位をリセットする。
【００５２】
具体的には、リセットトランジスタＲＳＴは、第１のフローティングディフュージョンＦＤ１と第２のフローティングディフュージョンＦＤ２とが接続された状態で、リセットゲートＲＥＳに電圧が印加されてＯＮとなる。
【００５３】
これにより、第１のフローティングディフュージョンＦＤ１とリセットトランジスタＲＳＴのドレインとが接続されて、第１のフローティングディフュージョンＦＤ１の電位および第２のフローティングディフュージョンＦＤ２の電位が電源電圧にリセットされる。
【００５４】
次に、図４〜図６を参照して、実施形態に係る画素セル３の構造について説明する。ここでは、図３に示す画素セル３の構成要素のうち、点線の枠によって囲まれた構成要素の構造について説明する。
【００５５】
図４は、実施形態に係る画素セル３の平面視による説明図である。図５は、実施形態に係る画素セル３の図４に示すＡ−Ａ´線による断面説明図である。図６は、実施形態に係る画素セル３の図４に示すＢ−Ｂ´線による断面説明図である。
【００５６】
なお、図４〜図６には、画素セル３が備える構成要素の配置が分かるよう、実際には受光面側に設けられる多層配線層、マイクロレンズ、およびカラーフィルタを除去した状態の画素セル３を示している。また、図４〜図６に示す画素セル３の各構成要素のうち、同一構成要素については、同一の符号を付している。
【００５７】
図４に示すように、各画素セル３は、四方を囲む素子分離領域３１と、素子分離領域３１によって囲まれる領域内に設けられるＰ型の半導体層３２とを備える。さらに、画素セル３は、素子分離領域３１によって囲まれる領域内に一列に配置される光電変換素子ＰＤ、転送ゲートＴＧ、第１のフローティングディフュージョンＦＤ１、リセットゲートＲＥＳ、および、リセットドレインＲＤを備える。
【００５８】
また、画素セル３は、第１のフローティングディフュージョンＦＤ１に隣設される接続ゲートＳＧを備える。ここで、図４には図示されていないが、画素セル３は、Ｐ型の半導体層３２における第１のフローティングディフュージョンＦＤ１よりも深い位置に、第２のフローティングディフュージョンＦＤ２を備える。かかる画素セル３の断面構造は、図５に示すようになっている。
【００５９】
具体的は、図５に示すように、画素セル３は、底面を構成するオーバーフロードレイン３０と、オーバーフロードレイン３０上に設けられるウェル層３３と、ウェル層３３上に設けられるＰ型の半導体層３２とを備える。
【００６０】
オーバーフロードレイン３０は、例えば、リンなどのＮ型の不純物がドープされたシリコン基板などの半導体基板である。かかるオーバーフロードレイン３０には、基準電圧として、例えば、電源電圧が印加される。
【００６１】
ウェル層３３は、例えば、ボロンなどのＰ型の不純物がドープされたシリコン膜などの半導体膜である。Ｐ型の半導体層３２は、例えば、ボロンなどのＰ型の不純物がドープされたシリコンのエピタキシャル層である。
【００６２】
素子分離領域３１は、例えば、ウェル層３３およびＰ型の半導体層３２を囲み、Ｐ型の半導体層３２の表面からオーバーフロードレイン３０まで達するトレンチに、酸化シリコンなどの絶縁部材を埋め込んで形成されるＤＴＩ（Deep  Trench  Isolation）である。
【００６３】
そして、画素セル３は、Ｐ型の半導体層３２内におけるウェル層３３上の所定位置に、第２のフローティングディフュージョンＦＤ２を備える。また、画素セル３は、Ｐ型の半導体層３２の表層における第２のフローティングディフュージョンＦＤ２と平面視重なり合う位置に、第１のフローティングディフュージョンＦＤ１を備える。
【００６４】
第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２は、例えば、Ｐ型の半導体層３２に、リンなどのＮ型の不純物をイオン注入し、アニール処理を行うことによって形成されるＮ型の拡散領域である。
【００６５】
このように、画素セル３は、Ｐ型の半導体層３２の表層に第１のフローティングディフュージョンＦＤ１を備える。そして、画素セル３は、第１のフローティングディフュージョンＦＤ１からＰ型の半導体層３２の深さ方向へ離間した位置に第２のフローティングディフュージョンＦＤ２を備える。
【００６６】
これにより、画素セル３は、占有面積を増大させることなく、第２のフローティングディフュージョンＦＤ２の領域を確保することができる。したがって、画素セル３は、例えば、Ｐ型の半導体層３２の表層に第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２を設ける場合に比べ、光電変換素子ＰＤの受光面積を増大させることができる。
【００６７】
また、画素セル３は、Ｐ型の半導体層３２の表層における第１のフローティングディフュージョンＦＤ１から離間した位置に、光電変換素子ＰＤを備える。光電変換素子ＰＤは、例えば、Ｐ型の半導体層３２に、リンなどのＮ型の不純物をイオン注入し、アニール処理を行うことによって形成されるＮ型の拡散領域とＰ型の半導体層３２とのＰＮ接合によって形成されるフォトダイオードである。
【００６８】
また、画素セル３は、Ｐ型の半導体層３２における第１のフローティングディフュージョンＦＤ１と光電変換素子ＰＤとによって挟まれる領域の表面に、例えば、酸化シリコン膜などのゲート絶縁膜３４を介して設けられる転送ゲートＴＧを備える。転送ゲートＴＧは、例えば、ポリシリコンなどの導電部材によって形成される。
【００６９】
また、画素セル３は、Ｐ型の半導体層３２の表層における第１のフローティングディフュージョンＦＤ１を挟んで光電変換素子ＰＤとは逆側に、第１のフローティングディフュージョンＦＤ１から離間して設けられるリセットドレインＲＤを備える。リセットドレインＲＤは、例えば、Ｐ型の半導体層３２に、リンなどのＮ型の不純物をイオン注入し、アニール処理を行うことによって形成されるＮ型の拡散領域である。
【００７０】
また、画素セル３は、Ｐ型の半導体層３２における第１のフローティングディフュージョンＦＤ１とリセットドレインＲＤとによって挟まれる領域の表面に、例えば、酸化シリコン膜などのゲート絶縁膜３５を介して設けられるリセットゲートＲＥＳを備える。リセットゲートＲＥＳは、例えば、ポリシリコンなどの導電部材によって形成される。
【００７１】
かかる画素セル３は、転送ゲートＴＧに電圧が印加されると、転送ゲートＴＧ直下のゲート絶縁膜３４の下方にチャネルが形成される。これにより、画素セル３は、図５に太線矢印で示すように、光電変換素子ＰＤから第１のフローティングディフュージョンＦＤ１へ信号電荷を転送することができる。
【００７２】
また、画素セル３は、図６に示すように、Ｐ型の半導体層３２の深さ方向に延伸して第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２に隣設される接続ゲートＳＧを備える。
【００７３】
かかる接続ゲートＳＧを形成する場合は、例えば、Ｐ型の半導体層３２の表面から第１のフローティングディフュージョンＦＤ１の側面に沿って、第２のフローティングディフュージョンＦＤ２の側面まで達するトレンチを形成する。
【００７４】
そして、トレンチの内周面およびＰ型の半導体層３２の表面を、例えば、酸化シリコンなどの絶縁膜３６によって被覆する。その後、トレンチをポリシリコンなどの導電部材によって埋めた後、不要な部分の絶縁膜３６およびポリシリコンをＰ型の半導体層３２上から除去することによって、接続ゲートＳＧを形成する。
【００７５】
また、画素セル３は、第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２の間に、接続ゲートＳＧに沿ってＮ型またはＰ型の不純物が拡散されたチャネル拡散領域３７を備える。チャネル拡散領域３７は、例えば、ボロンなどのＰ型の不純物、またはリンなどのＮ型の不純物をイオン注入し、アニール処理を行うことによって形成される。
【００７６】
かかるチャネル拡散領域３７は、Ｐ型の場合、暗電流の原因となる入射光とは無関係な電子が第２のフローティングディフュージョンＦＤ２へ混入することを抑制することができる。一方、チャネル拡散領域３７は、Ｎ型の場合、第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２間における信号電荷の転送効率を向上させることができる。
【００７７】
かかる画素セル３は、接続ゲートＳＧに電圧が印加されると、チャネル拡散領域３７にチャネルが形成される。これにより、画素セル３では、図６に太線両向き矢印で示すように、信号電荷が第１のフローティングディフュージョンＦＤ１および第２のフローティングディフュージョンＦＤ２を自由に行き来することができるようになる。したがって、第２のフローティングディフュージョンＦＤ２は、第１のフローティングディフュージョンＦＤ１と協働して信号電荷を保持することができる。
【００７８】
上述したように、実施形態に係る固体撮像装置は、光電変換素子から転送される信号電荷を保持する第１のフローティングディフュージョンと、第１のフローティングディフュージョンと接離可能に接続される第２のフローティングディフュージョンとを備える。そして、第２のフローティングディフュージョンは、第１のフローティングディフュージョンと電気的に接続される場合に、第１のフローティングディフュージョンと協働して信号電荷を保持する。
【００７９】
これにより、固体撮像装置は、第１のフローティングディフュージョンと第２のフローティングディフュージョンとの接続を切断することによって、フローティングディフュージョンの飽和電子数を減少させることができる。一方、固体撮像装置は、第１のフローティングディフュージョンと第２のフローティングディフュージョンとを接続することによって、フローティングディフュージョンの飽和電子数を増大させることができる。
【００８０】
したがって、固体撮像装置は、撮像する画像が比較的暗い場合に、フローティングディフュージョンの飽和電子数を減少させることによって、Ｓ／Ｎ比を良好にすることができる。また、固体撮像装置は、撮像する画像が比較的明るい場合に、フローティングディフュージョンの飽和電子数を増大させることによって、高輝度の入射光の階調を判別することができる。
【００８１】
なお、図５および図６に示した画素セル３の構造は一例であり、種々の変形が可能である。以下、図７および図８を参照して、変形例に係る画素セル３ａ，３ｂの構造について説明する。なお、変形例に係る画素セル３ａ，３ｂの平面視による構成要件の配置および形状は、図４に示すものと同様であり、図４に示すＡ−Ａ´線による断面の構造が図４に示すものとは異なる。
【００８２】
このため、ここでは、変形例に係る画素セル３ａ，３ｂの断面構造について説明する。図７は、実施形態の変形例１に係る画素セル３ａの断面説明図であり、図８は、実施形態の変形例２に係る画素セル３ｂの断面説明図である。
【００８３】
図７に示すように、変形例１に係る画素セル３ａは、第２のフローティングディフュージョンＦＤａの形状が、図４に示す第２のフローティングディフュージョンＦＤ２とは異なる。
【００８４】
具体的には、第２のフローティングディフュージョンＦＤａは、第１のフローティングディフュージョンＦＤ１からＰ型の半導体層３２の深さ方向へ離間した位置から、平面視においてリセットゲートＲＥＳおよびリセットドレインＲＤと重なる領域まで延在する。
【００８５】
これにより、画素セル３ａは、第２のフローティングディフュージョンＦＤａの体積が第１のフローティングディフュージョンＦＤ１の体積よりも大きくなり、第２のフローティングディフュージョンＦＤａの飽和電子数がさらに増大する。
【００８６】
したがって、画素セル３ａによれば、より高輝度の入射光を信号電荷に光電変換して、第２のフローティングディフュージョンＦＤａに保持させることが可能となるので、受光可能な光のダイナミックレンジを拡張することができる。
【００８７】
なお、第２のフローティングディフュージョンＦＤａは、同図に点線で示す領域、つまり、平面視において光電変換素子ＰＤと重なる領域まで延在する形状であってもよい。これにより、画素セル３ａは、第２のフローティングディフュージョンＦＤａの飽和電子数がさらに増大するので、受光可能な光のダイナミックレンジをさらに拡張することができる。
【００８８】
また、図８に示すように、変形例２に係る画素セル３ｂは、光電変換素子ＰＤｂの形状および転送ゲートＴＧｂの形状が変形例１に係る画素セル３ａとは異なる。具体的には、画素セル３ｂは、Ｐ型の半導体層３２の表層からウェル層３３の近傍にまで達する光電変換素子ＰＤｂを備える。
【００８９】
さらに、画素セル３ｂは、光電変換素子ＰＤｂと第１のフローティングディフュージョンＦＤ１との間に、Ｐ型の半導体層３２の表面からＰ型の半導体層３２の深さ方向へ延伸する転送ゲートＴＧｂを備える。なお、転送ゲートＴＧｂとＰ型の半導体層３２との界面には、例えば、酸化シリコン膜などの絶縁膜３８が設けられる。
【００９０】
かかる画素セル３ｂによれば、光電変換素子ＰＤｂの領域をＰ型の半導体層３２の深い位置まで拡張することができるので、光電変換素子ＰＤｂの受光感度を向上させることができる。
【００９１】
また、画素セル３ｂは、トレンチゲート構造の転送ゲートＴＧｂを備えるので、図８に太線矢印で示すように、光電変換素子ＰＤｂの表層部、中層部、および深層部から第１のフローティングディフュージョンＦＤ１へ信号電荷を転送することができる。また、転送ゲートＴＧｂは、接続ゲートＳＧを形成する工程において、同時に形成することが可能である。このため、転送ゲートＴＧｂを形成するために、新たに製造工程を追加する必要がない。
【００９２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９３】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ２９  ＦＤ切替部、  ３，３ａ，３ｂ  画素セル、  ３０  オーバーフロードレイン、  ３１  素子分離領域、  ３２  Ｐ型の半導体層、  ３３  ウェル層、  ３４，３５  ゲート絶縁膜、  ３６，３８  絶縁膜、  ３７  チャネル拡散領域、  ＶＤＤ  基準電圧線、  ＡＤＲ  アドレストランジスタ、  ＡＭＰ  増幅トランジスタ、  ＦＤ１  第１のフローティングディフュージョン、  ＦＤ２，ＦＤａ  第２のフローティングディフュージョン、  ＰＤ，ＰＤｂ  光電変換素子、  ＲＤ  リセットドレイン、  ＲＥＳ  リセットゲート、  ＲＳＴ  リセットトランジスタ、  ＳＧ  接続ゲート、  ＴＧ，ＴＧｂ  転送ゲート、  ＴＲＳ  転送トランジスタ、  Ｖｓｉｇ  画素信号
【図１】
2016139660.tif 000003
【図２】
2016139660.tif 000004
【図３】
2016139660.tif 000005
【図４】
2016139660.tif 000006
【図５】
2016139660.tif 000007
【図６】
2016139660.tif 000008
【図７】
2016139660.tif 000009
【図８】
2016139660.tif 000010