(57)【要約】【課題】消費電流を低減することが可能なリファレンス回路を提供する。【解決手段】リファレンス回路は、第１電圧を第１ノードに出力する電圧生成回路を備える。リファレンス回路は、電流経路の一端が前記第１ノードに接続された第１のスイッチ素子を備える。リファレンス回路は、一端が前記第１のスイッチ素子の電流経路の他端に接続され、他端が固定電位に接続された第１の容量素子を備える。リファレンス回路は、前記第１の容量素子の一端の第２電圧に基づいた第３電圧を出力する出力回路を備える。リファレンス回路は、前記第２電圧に相関する第４電圧と、第５電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較器を備える。リファレンス回路は、前記比較結果信号に応じて、前記電圧生成回路および前記第１のスイッチ素子の動作を制御する制御回路を備える。【選択図】図１
2016115206.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧を第１ノードに出力する電圧生成回路と、
電流経路の一端が前記第１ノードに接続された第１のスイッチ素子と、
一端が前記第１のスイッチ素子の電流経路の他端に接続され、他端が固定電位に接続された第１の容量素子と、
前記第１の容量素子の一端の第２電圧に基づいた第３電圧を出力する出力回路と、
前記第２電圧に相関する第４電圧と、第５電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較器と、
前記比較結果信号に応じて、前記電圧生成回路および前記第１のスイッチ素子の動作を制御する制御回路と、を備える
ことを特徴とするリファレンス回路。
【請求項２】
電流経路の一端が前記第１ノードに接続された第２のスイッチ素子と、
一端が前記第２のスイッチ素子の電流経路の他端に接続され、他端が前記固定電位に接続され、前記第１の容量素子の容量値よりも小さい容量値を有する第２の容量素子と、をさらに備え、
前記第４電圧は、前記第２の容量素子の一端の電圧であり、
前記制御回路は、
前記比較結果信号が、前記第４電圧が前記第１電圧と前記第５電圧との間にある第１の状態を示した場合には、前記電圧生成回路の動作を停止させ且つ前記第１のスイッチ素子および第２のスイッチ素子をオフし、
一方、前記比較結果信号が、前記第４電圧が前記第５電圧に達した第２の状態を示した場合には、予め設定された所定期間、前記電圧生成回路を動作させ且つ前記第１のスイッチ素子および第２のスイッチ素子をオンする
ことを特徴とする請求項１に記載のリファレンス回路。
【請求項３】
前記出力回路は、
前記第２電圧が入力され、アンプ電圧に応じた電圧と前記第２電圧と等しくなるように前記アンプ電圧を出力するアンプ回路と、
前記アンプ回路の出力と前記固定電位との間に接続され、前記アンプ電圧を第１の分圧比で分圧した電圧を前記第３電圧として出力する分圧回路と、を備え、
前記分圧回路が前記アンプ電圧を第２の分圧比で分圧した電圧と、前記第２電圧とが等しくなるように、前記アンプ電圧を制御し、
または、
前記出力回路は、
前記第２電圧が入力され、アンプ電圧に応じた電圧と前記第２電圧と等しくなるように前記アンプ電圧を出力するアンプ回路を備え、
前記アンプ回路は、前記アンプ回路の出力電圧と、前記保持電圧とが等しくなるように制御し、前記アンプ回路の出力電圧を前記参照電圧として出力する
ことを特徴とする請求項２に記載のリファレンス回路。
【請求項４】
電流経路が前記第１ノードと前記第１のスイッチ素子の一端との間に接続され、前記制御回路に動作が制御される第３のスイッチ素子と、
電流経路の一端が前記第１のスイッチ素子の一端に接続され、前記電流経路の他端に制御電圧が印加され、前記制御回路に動作が制御される第４のスイッチ素子と、を備える
ことを特徴とする請求項２に記載のリファレンス回路。
【請求項５】
前記第４のスイッチ素子の他端に印加される前記制御電圧は、前記アンプ回路の出力電圧または
前記分圧回路が前記アンプ電圧を分圧した電圧であることを特徴とした請求項３に記載のリファレンス回路。
【請求項６】
前記アンプ回路の非反転入力端子は、前記第１の容量素子の一端に接続され、
前記アンプ回路の反転入力端子は、前記分圧回路が前記アンプ電圧を第２の分圧比で分圧した電圧が入力される
ことを特徴とする請求項３に記載のリファレンス回路。
【請求項７】
前記第４の電圧と比較する前記第５の電圧は、前記アンプ回路の前記出力電圧、または、前記分圧回路が前記アンプ電圧を分圧した電圧であることを特徴とする請求項３に記載のリファレンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、リファレンス回路に関する。
【背景技術】
【０００２】
従来のリファレンス回路は、例えば、回路の消費電流を削減するため、消費電流が大きい基準電圧生成回路を発振回路および制御回路により間欠動作させる。
【０００３】
この従来のリファレンス回路は、サンプル状態とホールド状態を遷移する。
【０００４】
例えば、サンプル状態において、基準電圧生成回路およびサンプリングスイッチをオンし、サンプリングスイッチを介して、基準電圧を容量素子に充電する。
【０００５】
一方、ホールド状態において、基準電圧生成回路、およびサンプリングスイッチはオフしており、容量素子は保持電圧をダイナミック保持している。
【０００６】
この従来のリファレンス回路では、サンプル状態とホールド状態の切り替えは、時間で制御される。そして、ホールド状態の制御デューティが大きければより、消費電流を削減することができる。
【０００７】
サンプリングスイッチは、ＭＯＳトランジスタで構成されるため、オフ状態でリーク電流が流れる。このリーク電流は、温度特性に対する依存が大きく、高温時に増大する。
【０００８】
そして、上記従来のリファレンス回路では、ワーストケースである高温時の電流に合わせて制御デューティを設定する必要がある。
【０００９】
このため、常温では、リーク電流が小さくなるにも拘わらず、サンプル回数が過剰になる。結果的に、無駄な消費電流が流れる問題があった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１１−００８６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
消費電流を低減することが可能なリファレンス回路を提供する。
【課題を解決するための手段】
【００１２】
実施形態に従ったリファレンス回路は、第１電圧を第１ノードに出力する電圧生成回路を備える。リファレンス回路は、電流経路の一端が前記第１ノードに接続された第１のスイッチ素子を備える。リファレンス回路は、一端が前記第１のスイッチ素子の電流経路の他端に接続され、他端が固定電位に接続された第１の容量素子を備える。リファレンス回路は、前記第１の容量素子の一端の第２電圧に基づいた第３電圧を出力する出力回路を備える。リファレンス回路は、前記第２電圧に相関する第４電圧と、第５電圧とを比較し、この比較結果に応じた比較結果信号を出力する比較器を備える。リファレンス回路は、前記比較結果信号に応じて、前記電圧生成回路および前記第１のスイッチ素子の動作を制御する制御回路を備える。
【図面の簡単な説明】
【００１３】
【図１】図１は、第１の実施形態に係るリファレンス回路１００の構成の一例を示す回路図である。
【図２】図２は、ホールド状態における、検出電圧ＶＤＥＴおよび保持電圧ＶＨＯＬＤと、時間との関係の一例を示す特性図である。
【図３】図３は、スイッチ素子のオフ状態のリーク電流と温度との関係の一例を示す特性図である。
【図４】図４は、図１に示すリファレンス回路１００のサンプル状態とホールド状態における信号波形の一例を示す波形図である。
【図５】図５は、図１に示すリファレンス回路１００の第１の基準電圧生成回路およびスイッチ素子ＳＷ１のオンデューティと温度との関係の一例を示す図である。
【図６】図６は、第２の実施形態に係るリファレンス回路２００の一例を示す回路図である。
【図７】図７は、図６に示すリファレンス回路２００のサンプル状態とホールド状態における信号波形の一例を示す波形図である。
【図８】図８は、第３の実施形態に係るリファレンス回路３００の一例を示す回路図である。
【図９】図９は、第４の実施形態に係るリファレンス回路４００の一例を示す回路図である。
【図１０】図１０は、図９に示すリファレンス回路４００のサンプル状態とホールド状態における信号波形の一例を示す波形図である。
【図１１】図１１は、第５の実施形態に係るリファレンス回路５００の一例を示す回路図である。
【図１２】図１２は、第６の実施形態に係るリファレンス回路６００の一例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、各実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１５】
図１は、第１の実施形態に係るリファレンス回路１００の構成の一例を示す回路図である。
【００１６】
図１に示すように、リファレンス回路１００は、基準電圧生成回路ＶＣと、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第１の容量素子ＣＨＯＬＤと、第２の容量素子ＣＤＥＴと、出力回路Ｘと、比較器ＣＭＰ１と、制御回路ＣＯＮと、を備える。    
基準電圧生成回路ＶＣは、電源の電源電圧および温度の影響が低減された、一定の基準電圧ＶＢＧを生成し、出力する。ここでは、基準電圧生成回路ＶＣは、その出力が第１ノードＮ１に接続されており、基準電圧ＶＢＧを第１ノードＮ１に出力する。なお、基準電圧生成回路ＶＣは、駆動時には、接地電位よりも高い基準電圧ＶＢＧを出力する。また、基準電圧生成回路ＶＣの動作停止時には、基準電圧ＶＢＧは、０Ｖ（接地電位）になる。
【００１７】
第１のスイッチ素子ＳＷ１は、電流経路の一端が第１ノードＮ１に接続されている。
【００１８】
第１の容量素子ＣＨＯＬＤは、一端が第１のスイッチ素子ＳＷ１の電流経路の他端に接続され、他端が固定電位（例えば、接地電位）に接続されている。
【００１９】
出力回路Ｘは、第１の容量素子ＣＨＯＬＤの一端の保持電圧ＶＨＯＬＤに基づいた参照電圧（出力電圧）ＶＲＥＦを出力する。
【００２０】
この出力回路Ｘは、例えば、図１に示すように、アンプ回路ＡＭＰ１（非反転増幅器）と、分圧回路ＲＣと、を備える。
【００２１】
図１の例では、アンプ回路ＡＭＰ１の非反転入力端子は、第１の容量素子ＣＨＯＬＤの一端に接続され、保持電圧ＶＨＯＬＤが入力される。さらに、アンプ回路ＡＭＰ１の反転入力端子は、アンプ回路ＡＭＰ１の出力に接続され、アンプ電圧ＶＡが入力されている。
【００２２】
このアンプ回路ＡＭＰ１は、アンプ電圧ＶＡと、保持電圧ＶＨＯＬＤとが等しくなるように、アンプ電圧ＶＡを制御する。
【００２３】
また、分圧回路ＲＣは、アンプ回路ＡＭＰ１の出力と固定電位（接地電位）との間に接続されている。この分圧回路ＲＣは、アンプ回路ＡＭＰ１が出力するアンプ電圧ＶＡを第１の分圧比で分圧した電圧を参照電圧ＶＲＥＦとして出力する。
【００２４】
この分圧回路ＲＣは、例えば、図１に示すように、第１の抵抗素子Ｒ１と、第２の抵抗素子Ｒ２と、を備える。
【００２５】
第１の抵抗素子Ｒ１は、一端がアンプ回路ＡＭＰ１の出力に接続され、他端が、参照電圧ＶＲＥＦが出力される出力ノードＮＯに接続されている。
【００２６】
第２の抵抗素子Ｒ２は、一端が出力ノードＮＯに接続され、他端が固定電位（接地電位）に接続されている。
【００２７】
このように、図１の例では、分圧回路ＲＣは、アンプ電圧ＶＡを第１、第２の抵抗素子Ｒ１、Ｒ２で決まる第１の分圧比で分圧した電圧を、参照電圧ＶＲＥＦとして出力する。
【００２８】
なお、アンプ回路ＡＭＰ１が、アンプ回路ＡＭＰ１の出力電圧ＶＡと、保持電圧ＶＨＯＬＤとが等しくなるように制御し、アンプ回路ＡＭＰ１の出力電圧ＶＡを参照電圧ＶＲＥＦとして出力するようにしてもよい。
【００２９】
また、第２のスイッチ素子ＳＷ２は、電流経路の一端が第１ノードＮ１に接続されている。
【００３０】
この第２のスイッチ素子ＳＷ２のオフ状態のリーク電流は、第１のスイッチ素子ＳＷ１のオフ状態のリーク電流と比例関係となるように設定されている。たとえば、第１の実施形態では等しくなるように設定されている。
【００３１】
第２の容量素子ＣＤＥＴは、一端が第２のスイッチ素子ＳＷ２の電流経路の他端に接続され、他端が固定電位（接地電位）に接続されている。この第２の容量素子ＣＤＥＴは、第１の容量素子ＣＨＯＬＤの容量値よりも小さい容量値を有する。
【００３２】
すなわち、第１の容量素子ＣＨＯＬＤと第２の容量素子ＣＤＥＴとの容量比は、Ｒ：１（Ｒ＞１）である。
【００３３】
なお、検出電圧ＶＤＥＴは、第２の容量素子ＣＤＥＴの一端の電圧である。したがって、この検出電圧ＶＤＥＴの電圧変動分ΔＶＤＥＴは、保持電圧ＶＨＯＬＤの電圧変動分ΔＶＨＯＬＤに比例する（保持電圧ＶＨＯＬＤの電圧変動分ΔＶＨＯＬＤのＲ倍である）。
【００３４】
ここで、既述の第１のスイッチ素子ＳＷ１は、例えば、電流経路の一端（ドレイン）が第１ノードＮ１に接続され、電流経路の他端（ソース）が第１の容量素子ＣＨＯＬＤの一端に接続され、制御端（ゲート）に制御回路ＣＯＮからゲート電圧が制御されるＭＯＳトランジスタである。さらに、第２のスイッチ素子ＳＷ２は、例えば、電流経路の一端（ドレイン）が第１ノードＮ１に接続され、電流経路の他端（ソース）が第２の容量素子ＣＤＥＴの一端に接続され、制御端(ゲート)に制御回路ＣＯＮからゲート電圧が制御されるＭＯＳトランジスタである。
【００３５】
第１の実施形態では、第２のスイッチ素子ＳＷ２であるＭＯＳトランジスタのオフ状態のリーク電流は、第１のスイッチ素子ＳＷ１であるＭＯＳトランジスタのオフ状態のリーク電流と等しくなるように設定される。
【００３６】
すなわち、第２のスイッチ素子ＳＷ２であるＭＯＳトランジスタの駆動能力は、第１のスイッチ素子ＳＷ１であるＭＯＳトランジスタの駆動能力と等しくなるように設定される。
【００３７】
換言すれば、第２のスイッチ素子ＳＷ２であるＭＯＳトランジスタのゲート幅は、第１のスイッチ素子ＳＷ１であるＭＯＳトランジスタのゲート幅と等しくなるように設定される。
【００３８】
このように、第１、第２のスイッチ素子ＳＷ１、ＳＷ２は、マッチングのとれたサンプリングスイッチである。
【００３９】
このように、例えば、第１、第２のスイッチ素子ＳＷ１、ＳＷ２のリーク電流が等しく、そのオン／オフが同期して制御される場合、第１の容量素子ＣＨＯＬＤと第２の容量素子ＣＤＥＴとの容量比がＲ：１（Ｒ＞１）であるとき、検出電圧ＶＤＥＴの電圧変動分ΔＶＤＥＴは、保持電圧ＶＨＯＬＤの電圧変動分ΔＶＨＯＬＤに比例することとなる。
【００４０】
また、比較器ＣＭＰ１は、保持電圧ＶＨＯＬＤに相関する検出電圧ＶＤＥＴと、比較電圧ＲＥＦＣＭＰと、を比較し、この比較結果に応じた比較結果信号ＳＡを出力する。
【００４１】
ここでは、比較器ＣＭＰ１の反転入力端子に前記検出電圧ＶＤＥＴが入力され、比較器ＣＭＰ１の非反転入力端子に比較電圧ＲＥＦＣＭＰが入力されている。
【００４２】
なお、ここでは、比較電圧ＲＥＦＣＭＰは、基準電圧ＶＢＧよりも低い電圧に設定されている。
【００４３】
例えば、比較器ＣＭＰ１は、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以上となる場合には、“Ｌｏｗ”レベルの比較結果信号ＳＡを出力する。
【００４４】
一方、比較器ＣＭＰ１は、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した（下降した）場合には、比較結果信号ＳＡは、予め設定された所定期間、“Ｈｉｇｈ”レベルの信号を出力する。
【００４５】
この比較器ＣＭＰ１は、例えば、ヒステリシス特性を有するようにしてもよい。これにより、比較器ＣＭＰ１の比較動作のノイズ耐性を向上することができる。
【００４６】
制御回路ＣＯＮは、比較結果信号ＳＡに応じて、基準電圧生成回路ＶＣおよび第１、第２のスイッチ素子ＳＷ１、ＳＷ２の動作を制御する。
【００４７】
例えば、検出電圧ＶＤＥＴが基準電圧ＶＢＧと比較電圧ＲＥＦＣＭＰとの間にある場合、すなわち本実施形態では検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以上となる場合、比較結果信号ＳＡは第１の状態を示し、制御回路ＣＯＮは、基準電圧生成回路ＶＣの動作を停止させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオフする。
【００４８】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が停止され、ホールド状態になる。
【００４９】
一方、制御回路ＣＯＮは、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した第２の状態を示した場合には、予め設定された所定期間、基準電圧生成回路ＶＣを動作させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオンする。
【００５０】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が開始され、サンプル状態になる。  
ここで、以上のような構成を有するリファレンス回路１００の動作特性について説明する。
【００５１】
図２は、ホールド状態における、検出電圧ＶＤＥＴおよび保持電圧ＶＨＯＬＤと、時間との関係の一例を示す特性図である。
【００５２】
時間=０において、サンプル状態からホールド状態に切り替わるとすると、保持電圧ＶＨＯＬＤ = 検出電圧ＶＤＥＴ（=基準電圧ＶＢＧ）である。
【００５３】
そして、既述のように、マッチングのとれた第１、第２のスイッチ素子ＳＷ1,ＳＷ2は、理想的には、同一のオフ状態のリーク電流を流す。このため、時間０〜時間Ｔにおける、保持電圧ＶＨＯＬＤの電圧変動分ΔＶＨＯＬＤ、および検出電圧ＶＤＥＴの電圧変動分ΔＶＤＥＴは、以下の式（１）で表せられる。
ΔＶＨＯＬＤ = ΔＶＤＥＴ / Ｒ       （１）
ただし、図２は、サンプル状態の基準電圧ＶＢＧ＞ホールド状態の基準電圧ＶＢＧである電圧条件のときの図である。
【００５４】
また、図３は、スイッチ素子のオフ状態のリーク電流と温度との関係の一例を示す特性図である。
【００５５】
既述のように、第１、第２のスイッチ素子ＳＷ１、ＳＷ２は、ＭＯＳトランジスタで構成されるため、オフ状態でリーク電流が流れる。このリーク電流は、温度特性に対する依存が大きく、高温時に増大する。なお、実施形態ではスイッチ素子にＭＯＳトランジスタを用いて説明しているが、これに限定されない。オフ状態の際にリーク電流が発生するスイッチ素子であれば、本実施形態を実施することにより効果を得ることができる。以下説明する実施形態においても同様である。
【００５６】
ここで、図４は、図１に示すリファレンス回路１００のサンプル状態とホールド状態における信号波形の一例を示す波形図である。なお、図４の例では、比較電圧ＲＥＦＣＭＰは、一定の値に設定されている。
【００５７】
既述のように、サンプル状態とホールド状態の切り替えは比較器CMP1による電圧制御にて行う。
【００５８】
例えば、制御回路ＣＯＮは、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以上の第１の状態（例えば、図４の時刻ｔ０〜時刻ｔ１の状態）を示した場合には、基準電圧生成回路ＶＣの動作を停止させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオフする。
【００５９】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が停止され、ホールド状態になる。
【００６０】
すなわち、このホールド状態では、基準電圧生成回路ＶＣおよび、第１、第２のスイッチ素子ＳＷ1,ＳＷ2はオフしており、第１の容量素子ＣＨＯＬＤは保持電圧ＶＨＯＬＤを,第２の容量素子 ＣＤＥＴは、検出電圧ＶＤＥＴを、それぞれダイナミック保持する。  一方、制御回路ＣＯＮは、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した第２の状態（例えば、図４の時刻ｔ１の状態）を示した場合には、予め設定された所定期間（例えば、図４の時刻ｔ１〜ｔ２の期間）、基準電圧生成回路ＶＣを動作させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオンする。
【００６１】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が開始され、サンプル状態になる。
【００６２】
すなわち、このサンプル状態では、基準電圧生成回路ＶＣ、および、第１、第２のスイッチ素子ＳＷ1,ＳＷ2はオンしており、第１、第２のスイッチＳＷ1、ＳＷ2を介して第１、第２の容量素子ＣＨＯＬＤ,ＣＤＥＴにそれぞれ基準電圧ＶＢＧが充電される。
【００６３】
ここで、例えば、比較器ＣＭＰ１の比較電圧ＲＥＦＣＭＰを、式（２）の値に設定する。電圧変動分ΔＶＤＥＴ を検出し、サンプル状態に移行すると、ＶＨＯＬＤの変動（リプル）電位は電圧変動分ΔＶＨＯＬＤ（式（１））となる。
ＲＥＦＣＭＰ = ＶＢＧ−ΔＶＤＥＴ    （２）
【００６４】
この時、図２に示す時間Ｔ（図４の時刻ｔ０〜ｔ１の期間）は、以下の式（３）より与えられる。
Ｔ = （ΔＶＤＥＴ×ＣＤＥＴ） / リーク電流  （３）
時間Ｔは、オフ状態のリーク電流に依存して決まる為、リーク電流のばらつきが大きくても、適切な制御デューティで、サンプリングできる。結果的に、リファレンス回路の消費電流を低減することができる。
【００６５】
図５は、図１に示すリファレンス回路１００の第１のスイッチ素子ＳＷ１のオンデューティと温度との関係の一例を示す図である。なお、図５において、実施例の特性を実線で示し、比較例の特性を点線で示す。
【００６６】
第１、第２のスイッチＳＷ１、ＳＷ２のオフ状態のリーク電流に依存して、サンプルホールドの制御デューティ（第１、第２のスイッチＳＷ１、ＳＷ２のオンデューティ）が変化する。このため、リーク電流が小さいときはサンプリング回数が減ることとなり、無駄な電流がなくなり、消費電流を削減することができる。
【００６７】
以上のように、本第１の実施形態に係るリファレンス回路によれば、消費電流を低減することができる。
【第２の実施形態】
【００６８】
図６は、第２の実施形態に係るリファレンス回路２００の一例を示す回路図である。なお、この図６において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【００６９】
図６に示すように、リファレンス回路２００は、第１の実施形態と同様に、基準電圧生成回路ＶＣと、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第１の容量素子ＣＨＯＬＤと、第２の容量素子ＣＤＥＴと、出力回路Ｘと、比較器ＣＭＰ１と、制御回路ＣＯＮと、を備える。
【００７０】
ここで、本第２の実施形態において、図６に示すように、比較電圧ＲＥＦＣＭＰは、分圧回路ＲＣがアンプ電圧ＶＡを分圧した電圧である。したがって、本実施形態では、比較電圧ＲＥＦＣＭＰは、参照電圧ＶＲＥＦの変動とともに変化する。
【００７１】
このリファレンス回路２００において、比較電圧ＲＥＦＣＭＰを、リファレンス回路２００内で自己完結することで、比較電圧ＲＥＦＣＭＰを生成するための回路を削減できる。
【００７２】
このリファレンス回路２００のその他の構成は、図１に示すリファレンス回路１００と同様である。
【００７３】
ここで、ここで、以上のような構成を有するリファレンス回路２００の動作特性について説明する。
【００７４】
図７は、図６に示すリファレンス回路２００のサンプル状態とホールド状態における信号波形の一例を示す波形図である。なお、既述のように、図７の例では、比較電圧ＲＥＦＣＭＰは、参照電圧ＶＲＥＦの変動とともに変化する。
【００７５】
第１の実施形態と同様に、サンプル状態とホールド状態の切り替えは比較器CMP1による電圧制御にて行う。
【００７６】
第１の実施形態と同様に、検出電圧ＶＤＥＴが基準電圧ＶＢＧと比較電圧ＲＥＦＣＭＰとの間にある場合、すなわち本実施形態では検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以上となる場合、比較結果信号ＳＡは第１の状態（例えば、図７の時刻ｔ０〜時刻ｔ１の状態）を示し、制御回路ＣＯＮは、基準電圧生成回路ＶＣの動作を停止させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオフする。
【００７７】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が停止され、ホールド状態になる。
【００７８】
一方、制御回路ＣＯＮは、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した第２の状態（例えば、図７の時刻ｔ１の状態）を示した場合には、予め設定された所定期間（例えば、図４の時刻ｔ１〜ｔ２の期間）、基準電圧生成回路ＶＣを動作させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオンする。
【００７９】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が開始され、サンプル状態になる。
【００８０】
以上のような構成を有するリファレンス回路２００のその他の動作特性は、第１の実施形態と同様である。
【００８１】
すなわち、本第２の実施形態に係るリファレンス回路２００によれば、第１の実施形態と同様に、消費電流を低減することができる。
【第３の実施形態】
【００８２】
図８は、第３の実施形態に係るリファレンス回路３００の一例を示す回路図である。なお、この図８において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【００８３】
図８に示すように、リファレンス回路３００は、第１の実施形態と同様に、基準電圧生成回路ＶＣと、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第１の容量素子ＣＨＯＬＤと、第２の容量素子ＣＤＥＴと、出力回路Ｘと、比較器ＣＭＰ１と、制御回路ＣＯＮと、を備える。
【００８４】
ここで、本第３の実施形態においては、リファレンス回路３００は、第１の実施形態と比較して、第３のスイッチ素子ＳＷ３と、第４のスイッチ素子ＳＷ４と、をさらに備える。
【００８５】
第３のスイッチ素子ＳＷ３は、電流経路が第１ノードＮ１と第１のスイッチ素子ＳＷ１、およびスイッチ素子ＳＷ２の一端との間に接続されている。そして、この第３のスイッチ素子ＳＷ３は、制御回路ＣＯＮにその動作が制御される。
【００８６】
第４のスイッチ素子ＳＷ４は、電流経路の一端が第１のスイッチ素子ＳＷ１、およびスイッチ素子ＳＷ２の一端に接続され、電流経路の他端に制御電圧（ＲＥＦＣＭＰ−α）が印加されている。そして、この第４のスイッチ素子ＳＷ４は、制御回路ＣＯＮにその動作が制御される。
【００８７】
なお、第１の実施形態と同様に、比較器ＣＭＰ１は、保持電圧ＶＨＯＬＤに相関する検出電圧ＶＤＥＴと、比較電圧ＲＥＦＣＭＰと、を比較し、この比較結果に応じた比較結果信号ＳＡを出力する。
【００８８】
そして、比較器ＣＭＰ１の反転入力端子に検出電圧ＶＤＥＴが入力され、比較器ＣＭＰ１の非反転入力端子に比較電圧ＲＥＦＣＭＰが入力されている。
【００８９】
さらに、制御電圧（ＲＥＦＣＭＰ−α）は、比較電圧ＲＥＦＣＭＰよりも低い電圧に設定される。
【００９０】
ここで、検出電圧ＶＤＥＴが基準電圧ＶＢＧと比較電圧ＲＥＦＣＭＰとの間にある場合、すなわち本実施形態では検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以上となる場合、比較結果信号ＳＡは既述の第１の状態を示し、制御回路ＣＯＮは、基準電圧生成回路ＶＣの動作を停止し且つ第１から第３のスイッチ素子ＳＷ１〜ＳＷ３をオフし、その後、第４のスイッチ素子ＳＷ４をオンする。
【００９１】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が停止され、ホールド状態になる。
【００９２】
このとき、第１、第２のスイッチ素子ＳＷ１、ＳＷ２の一端の電圧ＶＢが制御電圧（ＲＥＦＣＭＰ−α）に第１の実施形態のホールド状態の基準電圧ＶＢＧ電位（接地電位）に対し、上昇されることなる。これにより、第１、第２のスイッチ素子ＳＷ1,ＳＷ2の端子間の電位差を小さくなるため、第１、第２のスイッチ素子ＳＷ1, ＳＷ2のリーク電流の絶対値を低減することができる。
【００９３】
その後、制御回路ＣＯＮは、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した既述の第２の状態を示した場合には、第４のスイッチ素子ＳＷ４をオフし、その後、予め設定された所定期間、基準電圧生成回路ＶＣを動作させ且つ第１から第３のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３をオンする。
【００９４】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が開始され、サンプル状態になる
このように、ホールド状態時に、第１、第２のスイッチ素子ＳＷ１、ＳＷ２の一端の電圧ＶＢ=制御電圧（ＲＥＦＣＭＰ−α）にして、第１、第２のスイッチ素子ＳＷ1,ＳＷ2の端子間電圧を制御する。
【００９５】
これにより、第１、第２のスイッチ素子ＳＷ1, ＳＷ2のリーク電流の絶対値が削減される。これにより、リファレンス回路３００のホールド状態の期間を延ばすことができ、消費電流を削減することができる。
【００９６】
このリファレンス回路３００のその他の構成は、図１に示すリファレンス回路１００と同様である。
【００９７】
そして、以上のような構成を有するリファレンス回路３００のその他の動作特性は第１の実施形態と同様である。
【００９８】
すなわち、本第３の実施形態に係るリファレンス回路３００によれば、第１の実施形態と同様に、消費電流を低減することができる。
【第４の実施形態】
【００９９】
図９は、第４の実施形態に係るリファレンス回路４００の一例を示す回路図である。なお、この図９において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【０１００】
図９に示すように、リファレンス回路４００は、第１の実施形態と同様に、基準電圧生成回路ＶＣと、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第１の容量素子ＣＨＯＬＤと、第２の容量素子ＣＤＥＴと、出力回路Ｘと、比較器ＣＭＰ１と、制御回路ＣＯＮと、を備える。
【０１０１】
ここで、比較器ＣＭＰ１は、保持電圧ＶＨＯＬＤに相関する検出電圧ＶＤＥＴと、比較電圧ＲＥＦＣＭＰと、を比較し、この比較結果に応じた比較結果信号ＳＡを出力する。
【０１０２】
本第４の実施形態においては、比較器ＣＭＰ１の反転入力端子に前記比較電圧ＲＥＦＣＭＰが入力され、比較器ＣＭＰ１の非反転入力端子に検出電圧ＶＤＥＴが入力されている。
【０１０３】
なお、ここでは、比較電圧ＲＥＦＣＭＰは、基準電圧ＶＢＧよりも高い電圧に設定されている。
【０１０４】
例えば、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以下となる場合には、比較器ＣＭＰ１は“Ｌｏｗ”レベルの信号を出力する。
【０１０５】
一方、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した（上昇した）場合には、比較器ＣＭＰ１は、予め設定された所定期間、“Ｈｉｇｈ”レベルの信号を出力する。
【０１０６】
このリファレンス回路４００のその他の構成は、図１に示すリファレンス回路１００と同様である。
【０１０７】
ここで、以上のような構成を有するリファレンス回路４００の動作特性について説明する。
【０１０８】
図１０は、図９に示すリファレンス回路４００のサンプル状態とホールド状態における信号波形の一例を示す波形図である。図１０の例では、既述のように、比較電圧ＲＥＦＣＭＰは、基準電圧ＶＢＧよりも高い電圧に設定されている。また、基準電圧生成回路ＶＣの動作停止時には、基準電圧ＶＢＧは、高電位（例えば電源電位）になる。
【０１０９】
例えば、検出電圧ＶＤＥＴが基準電圧ＶＢＧと比較電圧ＲＥＦＣＭＰとの間にある場合、すなわち本実施形態では検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以下となる場合、比較結果信号ＳＡは第１の状態（例えば、図１０の時刻ｔ０〜時刻ｔ１の状態）を示し、制御回路ＣＯＮは、基準電圧生成回路ＶＣの動作を停止させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオフする。
【０１１０】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が停止され、ホールド状態になる。
【０１１１】
すなわち、このホールド状態では、基準電圧生成回路ＶＣおよび、第１、第２のスイッチ素子ＳＷ1,ＳＷ2はオフしており、第１の容量素子ＣＨＯＬＤは保持電圧ＶＨＯＬＤを,第２の容量素子 ＣＤＥＴは、検出電圧ＶＤＥＴを、それぞれダイナミック保持する。
【０１１２】
一方、制御回路ＣＯＮは、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した第２の状態（例えば、図１０の時刻ｔ１の状態）を示した場合には、予め設定された所定期間（例えば、図１０の時刻ｔ１〜ｔ２の期間）、基準電圧生成回路ＶＣを動作させ且つ第１のスイッチ素子ＳＷ１および第２のスイッチ素子ＳＷ２をオンする。
【０１１３】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が開始され、サンプル状態になる。
【０１１４】
すなわち、このサンプル状態では、基準電圧生成回路ＶＣ、および、第１、第２のスイッチ素子ＳＷ1,ＳＷ2はオンしており、第１、第２のスイッチＳＷ1、ＳＷ2を介して第１、第２の容量素子ＣＨＯＬＤ,ＣＤＥＴにそれぞれ基準電圧ＶＢＧが充電される。
【０１１５】
第１の実施形態と同様に、第１、第２のスイッチＳＷ１、ＳＷ２のオフ状態のリーク電流に依存して、サンプルホールドの制御デューティ（第１、第２のスイッチＳＷ１、ＳＷ２のオンデューティ）が変化する。このため、リーク電流が小さいときはサンプリング回数が減ることとなり、無駄な電流がなくなり、消費電流を削減することができる。
【０１１６】
このように、リファレンス回路４００の動作特性は、第１の実施形態と同様である。
【０１１７】
すなわち、本第４の実施形態に係るリファレンス回路４００によれば、第１の実施形態と同様に、消費電流を低減することができる。
【第５の実施形態】
【０１１８】
図１１は、第５の実施形態に係るリファレンス回路５００の一例を示す回路図である。なお、この図１１において、図９と同じ符号は、第４の実施形態と同様の構成を示し、説明を省略する。
【０１１９】
図１１に示すように、リファレンス回路５００は、第４の実施形態と同様に、基準電圧生成回路ＶＣと、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第１の容量素子ＣＨＯＬＤと、第２の容量素子ＣＤＥＴと、出力回路Ｘと、比較器ＣＭＰ１と、制御回路ＣＯＮと、を備える。
【０１２０】
ここで、本第５の実施形態においては、リファレンス回路５００は、第４の実施形態と比較して、第３のスイッチ素子ＳＷ３と、第４のスイッチ素子ＳＷ４と、をさらに備える。
【０１２１】
第３のスイッチ素子ＳＷ３は、電流経路が第１ノードＮ１と第１のスイッチ素子ＳＷ１、およびスイッチ素子ＳＷ２の一端との間に接続されている。そして、この第３のスイッチ素子ＳＷ３は、制御回路ＣＯＮにその動作が制御される。
【０１２２】
第４のスイッチ素子ＳＷ４は、電流経路の一端が第１のスイッチ素子ＳＷ１、およびスイッチ素子ＳＷ２の一端に接続され、電流経路の他端に制御電圧（ＲＥＦＣＭＰ＋α）が印加されている。そして、この第４のスイッチ素子ＳＷ４は、制御回路ＣＯＮにその動作が制御される。
【０１２３】
なお、第４の実施形態と同様に、比較器ＣＭＰ１は、保持電圧ＶＨＯＬＤに相関する検出電圧ＶＤＥＴと、比較電圧ＲＥＦＣＭＰと、を比較し、この比較結果に応じた比較結果信号ＳＡを出力する。
【０１２４】
そして、第４の実施形態と同様に、比較器ＣＭＰ１の反転入力端子に比較電圧ＲＥＦＣＭＰが入力され、比較器ＣＭＰ１の非反転入力端子に検出電圧ＶＤＥＴが入力されている。
【０１２５】
さらに、制御電圧（ＲＥＦＣＭＰ＋α）は、比較電圧ＲＥＦＣＭＰよりも高い電圧に設定される。
【０１２６】
ここで、検出電圧ＶＤＥＴが基準電圧ＶＢＧと比較電圧ＲＥＦＣＭＰとの間にある場合、すなわち本実施形態では検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰ以下となる場合、比較結果信号ＳＡは既述の第１の状態を示し、制御回路ＣＯＮは、基準電圧生成回路ＶＣの動作を停止し且つ第１から第３のスイッチ素子ＳＷ１〜ＳＷ３をオフし、その後、第４のスイッチ素子ＳＷ４をオンする。
【０１２７】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が停止され、ホールド状態になる。
【０１２８】
このとき、第１、第２のスイッチ素子ＳＷ１、ＳＷ２の一端の電圧ＶＢが制御電圧（ＲＥＦＣＭＰ＋α）に第４の実施形態のホールド状態の基準電圧ＶＢＧ電位（電源電位）に対し、下降されることなる。これにより、第１、第２のスイッチ素子ＳＷ1,ＳＷ2の端子間の電位差を小さくなるため、第１、第２のスイッチ素子ＳＷ1, ＳＷ2のリーク電流の絶対値を低減することができる。
【０１２９】
その後、制御回路ＣＯＮは、比較結果信号ＳＡが、検出電圧ＶＤＥＴが比較電圧ＲＥＦＣＭＰに達した既述の第２の状態を示した場合には、第４のスイッチ素子ＳＷ４をオフし、その後、予め設定された所定期間、基準電圧生成回路ＶＣを動作させ且つ第１から第３のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３をオンする。
【０１３０】
これにより、第１、第２の容量素子ＣＨＯＬＤ、ＣＤＥＴへの基準電圧ＶＢＧの供給が開始され、サンプル状態になる
このように、ホールド状態時に、第１、第２のスイッチ素子ＳＷ１、ＳＷ２の一端の電圧ＶＢ=制御電圧（ＲＥＦＣＭＰ＋α）にして、第１、第２のスイッチ素子ＳＷ1,ＳＷ2の端子間電圧を制御する。
【０１３１】
これにより、第１、第２のスイッチ素子ＳＷ1, ＳＷ2のリーク電流の絶対値が削減される。これにより、リファレンス回路５００のホールド状態の期間を延ばすことができ、消費電流を削減することができる。
【０１３２】
このリファレンス回路５００のその他の構成は、図９に示すリファレンス回路４００と同様である。
【０１３３】
そして、以上のような構成を有するリファレンス回路５００のその他の動作は、第４の実施形態と同様である。
【０１３４】
すなわち、本第５の実施形態に係るリファレンス回路５００によれば、第４の実施形態と同様に、消費電流を低減することができる。
【第６の実施形態】
【０１３５】
図１２は、第６の実施形態に係るリファレンス回路６００の一例を示す回路図である。なお、この図１２において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【０１３６】
図１２に示すように、リファレンス回路６００は、第５の実施形態と同様に、基準電圧生成回路ＶＣと、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第３のスイッチ素子ＳＷ３と、第４のスイッチ素子ＳＷ４と、第１の容量素子ＣＨＯＬＤと、第２の容量素子ＣＤＥＴと、出力回路Ｘと、比較器ＣＭＰ１と、制御回路ＣＯＮと、を備える。
【０１３７】
ここで、本第６の実施形態においては、分圧回路ＲＣは、アンプ回路ＡＭＰ１の出力と固定電位（接地電位）との間に接続されている。
【０１３８】
この分圧回路ＲＣは、アンプ回路ＡＭＰ１が出力するアンプ電圧ＶＡを第１の分圧比で分圧した電圧を参照電圧ＶＲＥＦとして出力する。さらに、この分圧回路ＲＣは、アンプ回路ＡＭＰ１が出力するアンプ電圧ＶＡを第２の分圧比で分圧した電圧を出力する。さらに、この分圧回路ＲＣは、アンプ回路ＡＭＰ１が出力するアンプ電圧ＶＡを第３の分圧比で分圧した電圧を比較電圧ＲＥＦＣＭＰとして出力する。
【０１３９】
この分圧回路ＲＣは、例えば、図１２に示すように、第１の抵抗素子Ｒ１と、第２の抵抗素子Ｒ２と、第３の抵抗素子Ｒ３と、第４の抵抗素子Ｒ４と、を備える。
【０１４０】
第４の抵抗素子Ｒ４は、一端がアンプ回路ＡＭＰ１の出力に接続され、他端が比較器ＣＭＰ１の反転入力端子に接続されている。
【０１４１】
第３の抵抗素子Ｒ３は、一端が第４の抵抗素子Ｒ４の他端に接続され、他端がアンプ回路ＡＭＰ１の反転入力端子に接続されている。
【０１４２】
第１の抵抗素子Ｒ１は、一端が第３の抵抗素子Ｒ３の他端に接続され、他端が、参照電圧ＶＲＥＦが出力される出力ノードＮＯに接続されている。
【０１４３】
第２の抵抗素子Ｒ２は、一端が出力ノードＮＯに接続され、他端が固定電位（接地電位）に接続されている。
【０１４４】
このように、図１２の例では、分圧回路ＲＣは、アンプ電圧ＶＡを第１〜第４の抵抗素子Ｒ１〜Ｒ４で決まる第１の分圧比で分圧した電圧を、参照電圧ＶＲＥＦとして出力する。
【０１４５】
さらに、この分圧回路ＲＣは、アンプ電圧ＶＡを第１〜第４の抵抗素子Ｒ１〜Ｒ４で決まる第２の分圧比で分圧した電圧を出力する。
【０１４６】
さらに、この分圧回路ＲＣは、アンプ電圧ＶＡを第１〜第４の抵抗素子Ｒ１〜Ｒ４で決まる第３の分圧比で分圧した電圧を比較電圧ＲＥＦＣＭＰとして出力する。
【０１４７】
ここでは、アンプ回路ＡＭＰ１の非反転入力端子は、前記第１の容量素子ＣＨＯＬＤの一端に接続され、アンプ回路ＡＭＰ１の反転入力端子は、前記分圧回路ＲＣが前記アンプ電圧ＶＡを第２の分圧比で分圧した電圧が入力される。
【０１４８】
そして、アンプ回路ＡＭＰ１は、分圧回路ＲＣがアンプ電圧ＶＡを第２の分圧比で分圧した電圧と、保持電圧ＶＨＯＬＤとが等しくなるように、アンプ電圧ＶＡを制御する。このアンプ電圧ＶＡは、制御電圧（ＲＥＦＣＭＰ＋α）としても使用される。
【０１４９】
これにより、このリファレンス回路６００において、第１、第２のスイッチ素子ＳＷ１、ＳＷ２の一端に供給する制御電圧（ＲＥＦＣＭＰ＋α）を自己生成することで、制御電圧（ＲＥＦＣＭＰ＋α）を生成するための回路を削減できる。
【０１５０】
さらに、このリファレンス回路６００において、比較器ＣＭＰ１の比較電圧ＲＥＦＣＭＰを、リファレンス回路６００内で自己完結することで、比較電圧ＲＥＦＣＭＰを生成するための回路を削減できる。
【０１５１】
このリファレンス回路６００のその他の構成は、図１１に示すリファレンス回路５００と同様である。
【０１５２】
そして、以上のような構成を有するリファレンス回路６００の動作は、比較電圧ＲＥＦＣＭＰが第２の実施形態（図７）のように参照電圧ＶＲＥＦの変動と共に変化する点以外は、第５の実施形態と同様である。
【０１５３】
すなわち、本第６の実施形態に係るリファレンス回路６００によれば、第５の実施形態と同様に、消費電流を低減することができる。
【０１５４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【０１５５】
１００、２００、３００、４００、５００、６００  リファレンス回路
ＶＣ  基準電圧生成回路
ＳＷ１  第１のスイッチ素子
ＳＷ２  第２のスイッチ素子
ＳＷ３  第３のスイッチ素子
ＳＷ４  第４のスイッチ素子
ＣＨＯＬＤ  第１の容量素子
ＣＤＥＴ  第２の容量素子
Ｘ  出力回路
ＣＭＰ１  比較器
ＣＯＮ  制御回路
【図１】
2016115206.tif 000003
【図２】
2016115206.tif 000004
【図３】
2016115206.tif 000005
【図４】
2016115206.tif 000006
【図５】
2016115206.tif 000007
【図６】
2016115206.tif 000008
【図７】
2016115206.tif 000009
【図８】
2016115206.tif 000010
【図９】
2016115206.tif 000011
【図１０】
2016115206.tif 000012
【図１１】
2016115206.tif 000013
【図１２】
2016115206.tif 000014