(57)【要約】【課題】電源起動直後における誤検出を回避した検出回路の提供。【解決手段】電圧入力端子と電圧出力端子の間に設けられた出力トランジスタと、電圧出力端子に接続された負荷のオープンを検出する負荷オープン検出回路と、を備え、負荷オープン検出回路の出力回路は、出力トランジスタとゲートを共通に接続された第１のトランジスタと、ゲートに負荷オープンを検出した信号が入力される第２のトランジスタとが直列に接続された構成を有して、第１のトランジスタは出力トランジスタがオフしているときにオフする構成とした検出回路。【選択図】図１
2016139390.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力端子と、電圧出力端子と、前記電圧入力端子と前記電圧出力端子の間に設けられた出力トランジスタと、前記出力トランジスタを制御する制御回路と、前記電圧出力端子に接続された負荷のオープンを検出する負荷オープン検出回路と、を備えた検出回路であって、
前記負荷オープン検出回路の出力回路は、前記出力トランジスタとゲートを共通に接続された第１のトランジスタと、ゲートに負荷オープンを検出した信号が入力される第２のトランジスタとが直列に接続された構成を有して、
前記第１のトランジスタは、前記出力トランジスタがオフしているときにオフする、
ことを特徴とする検出回路。
【請求項２】
前記第１のトランジスタは、前記出力トランジスタと同一種類で同じ閾値、またはより高い閾値のトランジスタである、
ことを特徴とする請求項１に記載の検出回路。
【請求項３】
前記出力トランジスタのゲートと前記第１のトランジスタのゲートは、電圧レベルシフト段を介して接続された、
ことを特徴とする請求項１に記載の検出回路。
【請求項４】
前記電圧レベルシフト段は、ソースフォロワ増幅段である、
ことを特徴とする請求項３に記載の検出回路。
【請求項５】
前記第１のトランジスタと並列に、前記制御回路で制御される第３のトランジスタを備えた、
ことを特徴とする請求項１から４のいずれかに記載の検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続される負荷のオープンを検出する検出回路に関する。
【背景技術】
【０００２】
図６は、従来の検出回路である。従来の検出回路は、電圧入力端子４０１と、電圧出力端子４０２と、出力トランジスタ４０３と、制御回路４０４と、電圧出力端子４０２に接続される負荷のオープンを検出する負荷オープン検出回路４０５、負荷オープン検出回路の出力端子４０６と、を備えている。
【０００３】
制御回路４０４は、出力トランジスタ４０３をオンオフ制御する。負荷オープン検出回路４０５は、電圧出力端子４０２に接続される負荷のオープンを検出すると、検出信号を出力端子４０６に出力する。
【０００４】
負荷オープン検出回路４０５においては、電圧出力端子４０２に接続される負荷のオープンを検出するために、出力トランジスタ４０３の電流を監視する方法がよく用いられている。例えば、電圧入力端子４０１と出力トランジスタ４０３との間に抵抗４１０を設け、その両端に生じる電圧で判定する。電圧出力端子４０２に接続される負荷のオープン状態では、出力トランジスタ４０３には電流が流れないはずであるから、上述のようにして電圧出力端子４０２に接続される負荷のオープンを検出している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２８９０８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
出力トランジスタ４０３は、電圧出力端子４０２に接続される負荷に応じて、大きな電流を流せられるようにするため、素子サイズが大きく、入力容量も大きい。出力トランジスタ４０３の大きな入力容量を充放電してオンオフ制御するには、物理的に時間を要するため、電源起動時に直ちに出力トランジスタ４０３がオン状態となることは難しい。従って、電源起動直後においては、出力トランジスタ４０３はオフ状態を示し、実際には負荷のオープン状態とはなっていないにも係わらず、抵抗４１０には電圧が生じない。
【０００７】
従って、図６に示す従来の検出回路では、電源起動直後において、抵抗４１０に生じる電圧が小さいとして負荷オープン検出回路４０５によって誤判定されてしまう、といった問題があった。
【０００８】
本発明は、以上のような問題を解消するために考案されたものであり、電源起動直後における誤検出を回避した検出回路を提供するものである。
【課題を解決するための手段】
【０００９】
従来の課題を解決するために、本発明の検出回路は以下のような構成とした。
電圧入力端子と電圧出力端子の間に設けられた出力トランジスタと、電圧出力端子に接続された負荷のオープンを検出する負荷オープン検出回路と、を備え、負荷オープン検出回路の出力回路は、出力トランジスタとゲートを共通に接続された第１のトランジスタと、ゲートに負荷オープンを検出した信号が入力される第２のトランジスタとが直列に接続された構成を有して、第１のトランジスタは出力トランジスタがオフしているときにオフする構成とした検出回路。
【発明の効果】
【００１０】
本発明の検出回路を備えた半導体装置によれば、電源起動直後における誤検出を回避した検出回路を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態の検出回路を示す説明図である。
【図２】本実施形態の検出回路の他の例を示す説明図である。
【図３】本実施形態の検出回路の他の例を示す説明図である。
【図４】本実施形態の検出回路の他の例を示す説明図である。
【図５】本実施形態の検出回路の電圧回路の一例を示す説明図である。
【図６】従来の検出回路を示す説明図である。
【発明を実施するための形態】
【００１２】
以下、本実施形態について、図面を参照して説明する。
図１は、本実施形態の検出回路を示す説明図である。
本実施形態の検出回路は、電圧入力端子４０１と、電圧出力端子４０２と、電圧入力端子４０１と電圧出力端子４０２の間に接続された出力トランジスタ４０３と、制御回路４０４と、負荷オープン検出回路４０５と、負荷オープン検出回路の出力端子４０６と、抵抗４１０と、を備えている。負荷オープン検出回路４０５は、電圧出力端子４０２に接続される負荷のオープンを検出する。抵抗４１０は、出力トランジスタ４０３の電流を監視するために、その電流に応じた電圧を発生する。
【００１３】
負荷オープン検出回路４０５は、電圧回路１０１と、電圧源１０２と、比較器１０３と、トランジスタ１０４と、トランジスタ１０５と、電流源１０６と、を備えている。電圧回路１０１は、抵抗４１０の両端に生じる電圧に基づいたＶＳＳ基準の電圧ＶＳＩＧを発生する。電圧源１０２は、基準電圧ＶＲＥＦを発生する。比較器１０３は、電圧ＶＳＩＧと基準電圧ＶＲＥＦを比較し、トランジスタ１０４のオンオフを制御する。トランジスタ１０５は、出力トランジスタ４０３とゲートが共通に接続され、トランジスタ１０４と直列接続される。電流源１０６は、直列接続されたトランジスタ１０４及び１０５と直列接続され、その接続点は出力端子４０６と接続される。トランジスタ１０４及び１０５と電流源１０６は、負荷オープン検出回路４０５の出力回路を構成する。
【００１４】
図５は、電圧回路１０１の一例を示す回路図である。図５に示す電圧回路１０１は、入力端子３００及び３０１と、増幅器３０２と、抵抗３０４及び３０５と、トランジスタ３０３と、出力端子３０６と、を備えている。入力端子３００は、抵抗４１０の電圧入力端子４０１側の端子が接続される。入力端子３０１は、抵抗４１０の他方の端子が接続される。
【００１５】
電圧回路１０１は、電圧入力端子４０１を基準とした抵抗４１０の両端の電圧を抵抗比倍した電圧を、ＶＳＳ基準の電圧ＶＳＩＧとして端子３０６に出力する。
なお、電圧回路１０１は、抵抗４１０の両端に生じる電圧に基づいたＶＳＳ基準の電圧ＶＳＩＧを発生する構成であれば良く、この回路に限定されるものではない。
【００１６】
次に、本実施形態の検出回路の動作について説明をする。制御回路４０４は、出力トランジスタ４０３をオンオフ制御する。負荷オープン検出回路４０５は、電圧出力端子４０２に接続される負荷のオープンを検出すると、検出信号（Ｈレベル）を出力端子４０６に出力する。抵抗４１０に生じる電圧は出力トランジスタ４０３の電流に基づくため、電圧出力端子４０２に接続される負荷のオープン状態では、出力トランジスタ４０３には電流が流れないはずであるから、抵抗４１０に生じる電圧がある値以下であることを判定することにより負荷のオープンを検出する。
【００１７】
電圧ＶＳＩＧは、抵抗４１０に生じる電圧に基づくため、抵抗４１０に生じる電圧が小さいときに小さくなる。従って、電圧出力端子４０２に接続される負荷のオープン状態では、電圧ＶＳＩＧは小さくなる。比較器１０３は、ＶＳＩＧ＜ＶＲＥＦを判定するとトランジスタ１０４をオン制御する。
【００１８】
出力トランジスタ４０３は、大きな電流を流せられるようにするため素子サイズが大きく入力容量も大きいため、電源起動時にすぐにはオンしない。ここで、トランジスタ１０５は、出力トランジスタ４０３と同様に電源起動時にオフ状態となるように設定する。即ち、電源起動時であって出力トランジスタ４０３がオフ状態であるときは、トランジスタ１０５もオフしているので、比較器１０３の出力によってトランジスタ１０４がオンしても、負荷オープン検出回路の出力端子４０６には検出信号は出力されない。
以上説明したように、本実施形態の検出回路によれば、電源起動直後における誤検出を回避した検出回路を提供することが可能となる。
【００１９】
なお、トランジスタ１０５は、電源起動直後に制御回路４０４の制御信号によって出力トランジスタ４０３と同じ動作をすればよく、その構造や特性は限定されるものではないことは明らかである。例えば、トランジスタ１０５は、出力トランジスタ４０３と同じ種類で、同じ閾値を有する。
【００２０】
また、トランジスタ１０５は、単一のトランジスタとしたが、トランジスタ１０５のソースにダイオード接続をしたトランジスタを挿入することや、ダーリントン接続の構成をすることにより、トランジスタ１０５の閾値を出力トランジスタ４０３より高くしても良い。
【００２１】
また、トランジスタ１０５は、出力トランジスタ４０３と必ずしもゲートが共通に接続される必要はなく、両者の間に電圧レベルシフト段を介しても良い。電圧レベルシフト段は、例えばソースフォロワ増幅段で構成すればよい。この場合、出力トランジスタ４０３よりもトランジスタ１０５の方が、ゲート・ソース間電圧の大きさが小さくなるので、より確実な誤検出の回避が可能となることは明らかである。
【００２２】
ここで、図１の検出回路は、制御回路４０４が出力トランジスタ４０３をオフしているときに、負荷のオープン状態を示す信号を出力出来ない。例えば、負荷オープン検出回路４０５が負荷のオープンを検出しているときに、周囲温度が高まり制御回路４０４が出力トランジスタ４０３をオフ制御することがある。
【００２３】
図２は、本実施形態の検出回路の他の例を示す説明図である。図１との違いは、制御回路４０４によって制御されるトランジスタ１１０を、トランジスタ１０５と並列に新たに備えた、点にある。制御回路４０４は、例えば上記したような状態に基づいてトランジスタ１１０をオンすることによりトランジスタ１０５を無効化できるため、出力トランジスタ４０３がオフ状態であっても負荷オープン検出回路の出力端子４０６に検出信号を出力することが可能となる。
【００２４】
図３は、本実施形態の検出回路の他の例を示す説明図である。図１の検出回路との違いは、負荷オープン検出回路４０５の出力回路を、直列接続したトランジスタ１０４及び電流源１０６と直列接続したトランジスタ１０５及び電流源１０７とアンド回路２０１で構成したことである。このように構成しても、図１の検出回路と同様の効果を得られる。
【００２５】
なお、出力が強制的に固定される論理ゲートまたはその組み合わせで回路を構成する条件に関する限り、例えばオア回路を用いた適当な回路で構成しても、同様の効果があることは明らかである。
【００２６】
図４は、本実施形態の検出回路の他の例を示す説明図である。図２の回路と同様に、トランジスタ２０２をトランジスタ１０５と並列に備えた回路であり、図２の回路と同様の効果を得ることが可能である。
【００２７】
なお、負荷オープン検出回路４０５は図１から図４で示した回路で説明したが、これは一例であり、同様の効果が得られる限り、実施の形態は限定されない。
以上の説明では、便宜上、各出力のレベルをＨレベルやＬレベルで規定したが、特に限定される必要はない。
【符号の説明】
【００２８】
１０１、１０２、３０１  電圧源
１０３  比較器
１０６、１０７  電流源
３０２  増幅器
４０４  制御回路
４０５  負荷オープン検出回路
【図１】
2016139390.tif 000003
【図２】
2016139390.tif 000004
【図３】
2016139390.tif 000005
【図４】
2016139390.tif 000006
【図５】
2016139390.tif 000007
【図６】
2016139390.tif 000008