(57)【要約】【課題】半導体発光素子を製造する過程で発生する中間品又は最終製品の管理を可能にする、半導体発光素子の製造方法及び製造システムを実現する。【解決手段】  本発明に係る半導体発光素子の製造方法は、基板を準備する工程（ａ）と、基板上に、ｎ型半導体層、活性層、及びｐ型半導体層が積層されてなる半導体層を形成させる工程（ｂ）と、半導体層の上面の所定の領域に識別体を付与する工程（ｃ）とを有する。【選択図】        図１Ｍ
2016139700.tif 000002
【特許請求の範囲】
【請求項１】
基板を準備する工程（ａ）と、
前記基板上に、ｎ型半導体層、活性層、及びｐ型半導体層が積層されてなる半導体層を形成させる工程（ｂ）と、
前記半導体層の上面の所定の領域に識別体を付与する工程（ｃ）とを有することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記工程（ａ）が成長基板を準備する工程であり、
前記工程（ｂ）が前記成長基板上に前記半導体層を形成させる工程であり、
前記工程（ｃ）は、
前記工程（ｂ）の後、前記成長基板と前記半導体層を含むウェハに、前記成長基板が形成されている側とは反対側の面から支持基板を貼り付ける工程（ｃ１）と、
前記成長基板側から前記ウェハに対してレーザ光を照射して前記成長基板を剥離する工程（ｃ２）とを有し、
前記工程（ｃ２）は、前記成長基板の下層の位置において、前記識別体を付与する対象となる第一領域が前記識別体を付与しない第二領域よりも前記レーザ光の強度が低くなるような条件下で前記レーザ光を照射する工程であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記工程（ｃ２）の開始前に、前記第一領域内に係る前記成長基板の表面に所定の形状の凹部を形成する工程（ｄ）を有することを特徴とする請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記工程（ｃ２）は、前記第一領域内に係る前記成長基板の表面に照射される前記レーザ光の強度が、前記第二領域内に係る前記成長基板の表面に照射される前記レーザ光の強度よりも低くなるように強度調整された状態で、前記レーザ光を照射する工程であることを特徴とする請求項２又は３に記載の半導体発光素子の製造方法。
【請求項５】
前記工程（ｃ）が、レジストマスクを用いて前記半導体層の一部をエッチングする工程であって、前記識別体を付与する対象となる第一領域と、前記識別体を付与しない第二領域とで、エッチング深さを異ならせる工程であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項６】
前記工程（ａ）が成長基板を準備する工程であり、
前記工程（ｂ）が前記成長基板上に前記半導体層を形成させる工程であり、
前記工程（ｂ）の後、前記成長基板と前記半導体層を含むウェハに、前記成長基板が形成されている側とは反対側の面から支持基板を貼り付ける工程（ｅ）と、
前記成長基板側から前記ウェハに対してレーザ光を照射して前記成長基板を剥離する工程（ｆ）と、
前記半導体層に対してエッチング処理を施して、前記支持基板の面に平行な方向に関して前記半導体層を複数に分割する工程（ｇ）とを有し、
前記工程（ｃ）は、前記工程（ｇ）の実行後、複数に分割された前記半導体層の表面の一部に前記レジストマスクを形成してエッチングを施す工程であることを特徴とする請求項５に記載の半導体発光素子の製造方法。
【請求項７】
前記工程（ｃ）の後に、前記半導体層の上面に電極を形成する工程（ｈ）を有することを特徴とする請求項５又は６に記載の半導体発光素子の製造方法。
【請求項８】
成長基板上に、ｎ型半導体層、活性層、及びｐ型半導体層が積層されてなる半導体層を形成する第一処理部と、
前記半導体層の上面の所定の領域に識別体を付与する第二処理部と、
前記半導体層を含むウェハに関する識別情報と前記識別体とが関連付けられてなる管理情報を記憶する記憶部と、
前記ウェハを撮像する撮像部と、
前記撮像部で撮像されたデータと前記管理情報を照合する照合部とを備えたことを特徴とする半導体発光素子の製造システム。
【請求項９】
前記成長基板の、前記半導体層が形成されている側とは反対側の面に、支持基板を貼り付ける第三処理部を備え、
前記第二処理部は、前記半導体層に対して、前記成長基板が形成されている側からレーザ光を照射することで、前記成長基板を剥離すると共に、前記半導体層の上面の所定の領域に識別体を付与することを特徴とする請求項８に記載の半導体発光素子の製造システム。
【請求項１０】
前記第二処理部は、レジストマスクを用いて前記半導体層の一部をエッチングすることで、前記半導体層の領域のうち、前記識別体を付与する対象となる第一領域と前記識別体を付与しない第二領域とで、エッチング深さを異ならせることにより前記識別体を付与することを特徴とする請求項８に記載の半導体発光素子の製造システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子の製造方法、及び半導体発光素子の製造システムに関する。
【背景技術】
【０００２】
現在、半導体発光素子は、例えば、一枚のウェハから厚さ数百μｍで１ｍｍ角のＬＥＤチップが大量に切り出されることによって製造されている。その具体的な製造工程の一例が、下記特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１４２５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、工業製品を製造するに際しては、製品管理や品質管理を目的として、当該製品に対して、型番や製造時期を示す文字や記号がマーキング加工されるのが通例である。具体的な例としては、製品に対して識別用としての罫書き、刻印、又はラベル貼付等が施され、各製品に施されたこれらの識別用の情報に基づいて、当該製品の管理が行われている。特に近年では、製品のＩＴ管理・効率化が推し進められており、製造又は流通等における製品管理や品質管理の必要性が高まっている。
【０００５】
しかしながら、半導体発光素子の分野においては、精密な製造工程が必要とされているため、製造工程時の中間品や製品自体に、上述のようなマーキング加工を施すことは困難であり、これまで行われていない。現時点では、最終製品の包装物等に識別文字や記号が付与され、この情報に基づいて最終製品の管理が行われている。
【０００６】
半導体発光素子を製造するにあたっては、異なる装置を用いた複数の工程を経る必要がある。このため、製造途中の中間品が、次の工程で用いられる装置の設置された場所に運搬されることになる。また、工程の内容によっては、別の業者に該当する工程の実行を依頼する場合もあり、この場合は車輌等を用いて中間品を別の場所に運搬する必要性がある。これらの事情に鑑みると、製造過程において中間品の取り違えが生じる可能性は否定できない。
【０００７】
また、上述したように、最終製品については、これまで包装物等に識別文字や記号が付されるに留まっていたため、包装物を開封した後の製品については管理することができなかった。このため、誤った製品を機器に取り付けてしまう可能性は否定できない。
【０００８】
本発明は上記の課題に鑑み、半導体発光素子を製造する過程で発生する中間品又は最終製品の管理を可能にする、半導体発光素子の製造方法及び製造システムを実現することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体発光素子の製造方法は、
基板を準備する工程（ａ）と、
前記基板上に、ｎ型半導体層、活性層、及びｐ型半導体層が積層されてなる半導体層を形成させる工程（ｂ）と、
前記半導体層の上面の所定の領域に識別体を付与する工程（ｃ）とを有することを特徴とする。
【００１０】
半導体層の上面に識別体を付与することで、基板と半導体層を含むウェハの段階で識別体を確認することで、当該ウェハ（中間品）の管理が可能となる。また、通常、最終製品の状態において半導体層の上面に例えば封止材等の他の部材が覆われているが、半導体発光素子は光を照射するための素子であるところ、この封止材等の部材は透光性を有している。このため、半導体発光素子の光取り出し面から半導体層の上面に付与された識別体を確認することができ、最終製品の管理も可能となる。
【００１１】
上記の内容は、例えば以下の２つの方法で実現することができる。まず第一の方法について説明し、第二の方法は後述する。
【００１２】
第一の方法は、
前記工程（ａ）が成長基板を準備する工程であり、
前記工程（ｂ）が前記成長基板上に前記半導体層を形成させる工程であり、
前記工程（ｃ）は、
前記工程（ｂ）の後、前記成長基板と前記半導体層を含むウェハに、前記成長基板が形成されている側とは反対側の面から支持基板を貼り付ける工程（ｃ１）と、
前記成長基板側から前記ウェハに対してレーザ光を照射して前記成長基板を剥離する工程（ｃ２）とを有し、
前記工程（ｃ２）は、前記成長基板の下層の位置において、前記識別体を付与する対象となる第一領域が前記識別体を付与しない第二領域よりも前記レーザ光の強度が低くなるような条件下で前記レーザ光を照射する工程であることを特徴とするものである。
【００１３】
第一の方法における工程（ｃ２）は、レーザ光をウェハに照射して成長基板を剥離する工程である。より具体的には、成長基板を構成する材料に対しては透過し、成長基板の下層に形成されている半導体層を構成する材料に対しては吸収される波長のレーザ光をウェハに照射する。このとき、レーザ光が半導体層の一部で吸収されることで当該層が高温化して分解され、これに伴い成長基板が剥離される。
【００１４】
ここで上記の方法では、この工程（ｃ２）において、レーザ光は、領域に応じて光強度が異なるような条件下で照射される。具体的には、成長基板の下層の位置において、識別体を付与する対象となる第一領域が、識別体を付与しない第二領域よりもレーザ光の強度が低くなるような条件下でレーザ光が照射される。ここで、第二領域内の成長基板の下層に位置に対して照射されるレーザ光の強度は、成長基板を剥離させるのに十分なレーザ光の強度とすることができる。
【００１５】
そして、第一領域内の成長基板の下層に位置に対しては、第二領域よりも低い強度のレーザ光が照射される。このとき、第一領域内における成長基板の下層に位置する半導体層は、第二領域内における成長基板の下層に位置する半導体層よりも吸収するレーザ光の光量が少なくなる。この結果、第二領域内における成長基板の下層に位置する半導体層については十分に分解される一方、第一領域内における成長基板の下層に位置する半導体層については、完全に分解されないで残存する部分が存在する。この結果、成長基板を剥離した後、第一領域内においては、当該成長基板の下層に位置していた半導体層の残留物が形成される。つまり、第一領域内においては、第二領域と比べて半導体層の上面に突出した部分（突出部）が形成される。
【００１６】
よって、工程（ｃ２）が実行された直後の中間品に対して、予め規定された第一領域内において半導体層の面上に突出部が形成されていることを確認することで、管理が可能となる。また、完成された最終製品においても、例えば光取り出し面側から素子を撮像することで、予め規定された第一領域内において半導体層の面上に突出部が形成されていることを確認することができ、これによって管理が可能となる。
【００１７】
つまり、この方法によれば、レーザ光をウェハに照射して成長基板を剥離するという、半導体発光素子を製造するに際してこれまでにも行われてきた工程において、新たな工程を追加することなく、同時に識別体を構成する突出部を半導体層の面上に形成することができる。よって、識別体を構成する突出部を付与する対象となる第一領域の位置、及び付与したい突出部の形状を予め設定しておき、かかる識別体の付与領域や形状に関する情報と、中間品又は最終製品に関する識別情報（ロット番号等）とを関連付けしておくことで、中間品や最終製品が運搬されたり流通段階に置かれた場合であっても、識別体を確認することで中間品や最終製品に関する識別情報が取得でき、製品管理が可能となる。
【００１８】
第一領域と第二領域とで、成長基板の下層に位置におけるレーザ光の強度を異ならせる方法の一例は、前記工程（ｃ２）の開始前に、前記第一領域内に係る前記成長基板の表面に所定の形状の凹部を形成する工程（ｄ）を有するというものである。
【００１９】
この方法によれば、工程（ｃ２）の実行直前において、第一領域内には成長基板の表面に凹部が形成されている。このため、第一領域内に照射されたレーザ光は、当該凹部によって散乱されるため、成長基板の下層に位置する領域に対して進行するレーザ光の強度は、凹部の形成されていない第二領域と比べて低下する。すなわち、成長基板の下層の位置において、識別体を付与する対象となる第一領域が、識別体を付与しない第二領域よりもレーザ光の強度が低くなるような条件下でレーザ光が照射される。
【００２０】
この方法によれば、第一領域内の成長基板の表面に対して、中間品の識別情報に応じた形状の凹部を容易に形成することができ、管理上便宜である。一例として、この凹部が、中間品のロット番号や製造日等を示す英数字の形を示していても構わないし、図形や模様又はこれらが組み合わせられてなる形を示していても構わない。なお、成長基板の表面に対してこのような凹部を形成する方法としては、例えば、硬度の高い材料によるケガキ、基板表面で砥粒を摺動させることによる表面加工、レジストマスクと薬剤を用いるエッチング、又はレーザ加工等を利用することができる。
【００２１】
第一領域と第二領域とで、成長基板の下層に位置におけるレーザ光の強度を異ならせる別の方法は、レーザ光の光源側で照射領域に応じた強度分布が形成されるように調整するというものである。より具体的には、前記工程（ｃ２）を、前記第一領域内に係る前記成長基板の表面に照射される前記レーザ光の強度が、前記第二領域内に係る前記成長基板の表面に照射される前記レーザ光の強度よりも低くなるように強度調整された状態で、前記レーザ光を照射する工程とすることで実現できる。より具体的には、光源側において、第二領域が第一領域よりも強度が低下するようなマスクを施した状態でレーザ光を照射することで実現できる。
【００２２】
この方法による場合には、例えば光源側に設置されるマスクを、中間品の識別情報に応じた強度分布を示す構成としておくことにより、中間品の管理を容易にすることができる。なお、このマスクの形状は、中間品のロット番号や製造日等を示す英数字の形を示していても構わないし、図形や模様又はこれらが組み合わせられてなる形を示していても構わない。
【００２３】
半導体層の上面の所定の領域に識別体を付与するための第二の方法は、
前記工程（ｃ）が、レジストマスクを用いて前記半導体層の一部をエッチングする工程であって、前記識別体を付与する対象となる第一領域と、前記識別体を付与しない第二領域とで、エッチング深さを異ならせる工程であることを特徴とするものである。
【００２４】
第二の方法における工程（ｃ）は、例えば素子分離時のエッチング工程や、電極形成のために一方の導電型の半導体層を露出させるために行われるエッチング工程と合わせて実行することができる。当該工程により、第一領域と第二領域とで、半導体層の上面の高さ位置に差を設けることができ、この差に基づく凹凸形状によって識別体を構成することができる。
【００２５】
よって、この第二の方法を利用した場合においても、工程（ｃ）が実行された直後の中間品に対して、第一領域と第二領域との間で半導体層の面上に凹凸が形成されていることを確認することで、管理が可能となる。また、完成された最終製品においても、例えば光取り出し面側から素子を撮像することで、第一領域と第二領域との間で半導体層の面上に凹凸が形成されていることを確認することができ、これによって管理が可能となる。
【００２６】
つまり、この方法によれば、半導体層に対してエッチング処理を行うという、半導体発光素子を製造するに際してこれまでにも行われてきた工程において、別途新たな工程を追加することなく、同時に識別体を構成する凹凸形状を半導体層の面上に形成することができる。よって、識別体を付与する対象となる第一領域の位置、及び付与したい凹凸形状を設定しておき、かかる識別体の付与領域や形状に関する情報と、中間品又は最終製品に関する識別情報（ロット番号等）とを関連付けしておくことで、中間品や最終製品が運搬されたり流通段階に置かれた場合であっても、識別体を確認することで中間品や最終製品に関する識別情報が取得でき、製品管理が可能となる。
【００２７】
より具体的には、
前記工程（ｂ）が前記成長基板上に前記半導体層を形成させる工程であり、
前記工程（ｂ）の後、前記成長基板と前記半導体層を含むウェハに、前記成長基板が形成されている側とは反対側の面から支持基板を貼り付ける工程（ｅ）と、
前記成長基板側から前記ウェハに対してレーザ光を照射して前記成長基板を剥離する工程（ｆ）と、
前記半導体層に対してエッチング処理を施して、前記支持基板の面に平行な方向に関して前記半導体層を複数に分割する工程（ｇ）とを有し、
前記工程（ｃ）は、前記工程（ｇ）の実行後、複数に分割された前記半導体層の表面の一部に前記レジストマスクを形成してエッチングを施す工程であるものとしても構わない。
【００２８】
上記方法の場合、素子分離時のエッチング工程に合わせて識別体を構成する凹凸形状を半導体層の面上に形成することができる。
【００２９】
また、前記工程（ｃ）の後に、前記半導体層の上面に電極を形成する工程（ｈ）を有するものとしても構わない。
【００３０】
上記方法の場合、電極形成のために一の導電型の半導体層の面を露出させるためのエッチング工程に合わせて、識別体を構成する凹凸形状を半導体層の面上に形成することができる。
【００３１】
また、本発明に係る半導体発光素子の製造システムは、
成長基板上に、ｎ型半導体層、活性層、及びｐ型半導体層が積層されてなる半導体層を形成する第一処理部と、
前記半導体層の上面の所定の領域に識別体を付与する第二処理部と、
前記半導体層を含むウェハに関する識別情報と前記識別体とが関連付けられてなる管理情報を記憶する記憶部と、
前記ウェハを撮像する撮像部と、
前記撮像部で撮像されたデータと前記管理情報を照合する照合部とを備えたことを特徴とする。
【００３２】
上記のシステムによれば、照合部において、撮像部でウェハを撮像することで得られたデータと、記憶部で記憶されている管理情報とが照合される。ここで、ウェハに対して上記識別体が付与されていれば、照合部において当該ウェハの識別情報を検出することができるため、ウェハの管理が可能となる。
【００３３】
ここで、第二処理部による処理が完了した時点で、撮像部がウェハを撮像し、当該撮像データに基づいてウェハに形成された識別体に関する情報を取得して記憶部に記憶させるものとしても構わない。また、撮像部によって最終製品が撮像され、照合部によって当該撮像されたデータと管理情報が照合されるものとしても構わない。
【００３４】
なお、一例として、第一処理部をＭＯＣＶＤ装置で実現することができる。
【００３５】
また、上記のシステムにおいて、
前記半導体層の、前記成長基板が形成されている側とは反対側の面に、支持基板を貼り付ける第三処理部を備え、
前記第二処理部は、前記半導体層に対して、前記成長基板が形成されている側からレーザ光を照射することで、前記成長基板を剥離すると共に、前記半導体層の上面の所定の領域に識別体を付与するものとしても構わない。
【００３６】
この場合、第二処理部は、例えばレーザーリフトオフ（ＬＬＯ）装置で実現することができ、第三処理部は、例えば貼り合わせ装置で実現することができる。
【００３７】
また、上記のシステムにおいて、
前記第二処理部は、レジストマスクを用いて前記半導体層の一部をエッチングすることで、前記半導体層の領域のうち、前記識別体を付与する対象となる領域と、前記識別体を付与しない領域とで、エッチング深さを異ならせることにより前記識別体を付与するものとしても構わない。
【００３８】
この場合、第二処理部は例えばドライエッチング装置で構成することができる。
【発明の効果】
【００３９】
本発明によれば、半導体発光素子を製造する過程で識別体を付与することができるため、当該識別体に基づいて半導体発光素子の中間品又は最終製品の管理が可能となる。
【図面の簡単な説明】
【００４０】
【図１Ａ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｂ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｃ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｄ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｅ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｆ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｇ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｈ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｉ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｊ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｋ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｌ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図１Ｍ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２】ステップＳ９の内容を説明するための模式的な図面である。
【図３】ステップＳ９を実行するための装置の構成を模式的に示す図面である。
【図４】半導体発光素子の第一実施形態の製造システムを模式的に示す図面である。
【図５Ａ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｂ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｃ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｄ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図６】半導体発光素子の第二実施形態の製造システムを模式的に示す図面である。
【図７Ａ】半導体発光素子の別実施形態の製造方法における一工程を模式的に示す断面図である。
【図７Ｂ】半導体発光素子の別実施形態の製造方法における一工程を模式的に示す断面図である。
【発明を実施するための形態】
【００４１】
本発明の半導体発光素子の製造方法及び製造システムにつき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００４２】
また、以下において、ＡｌＧａＮという記述は、ＡｌmＧａ1-mＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。ＩｎＧａＮ等という記述についても同様である。
【００４３】
＜第一実施形態＞
本発明の第一実施形態について説明する。
【００４４】
［製造方法］
第一実施形態の半導体発光素子の製造方法の一例について、図１Ａ〜図１Ｍに示す工程断面図を参照して説明する。
【００４５】
（ステップＳ１）
図１Ａに示すように、成長基板６１を準備する。具体的な一例としては、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に、成長基板６１を構成するｃ面サファイア基板を配置し、処理炉内に所定の流量の水素ガスを流しながら、炉内温度を所定の温度（例えば１１５０℃）に昇温することにより行われる。
【００４６】
このステップＳ１が工程（ａ）に対応する。
【００４７】
（ステップＳ２）
図１Ｂに示すように、成長基板６１上に半導体層４０を形成する。このステップＳ２は、例えば以下の手順により行われる。
【００４８】
成長基板６１の表面にアンドープ層３７を形成する。アンドープ層３７は低温バッファ層及び下地層を含む。
【００４９】
アンドープ層３７の具体的な形成方法の一例としては、まず、МОＣＶＤ装置の炉内圧力を所定の圧力（例えば１００ｋＰａ）、炉内温度を所定温度（例えば４８０℃）に設定した状態で、処理炉内にキャリアガスとして所定の流量の窒素ガス及び水素ガスを流しながら、原料ガスとして、所定の流量のトリメチルガリウム（ＴＭＧ）及びアンモニアを処理炉内に供給する。これにより、成長基板６１の表面にＧａＮからなる低温バッファ層が形成される。次に、ＭＯＣＶＤ装置の炉内温度を昇温し（例えば１１５０℃）、同様のキャリアガス及び原料ガスを所定の流量で供給する。これにより、低温バッファ層の表面にＧａＮからなる下地層が形成される。
【００５０】
次に、アンドープ層３７の上面にｎ型半導体層３５を形成する。具体的には、引き続き炉内温度を所定の温度（例えば１１５０℃）とした状態で、同様のキャリアガスを流しながら、原料ガスとして、所定の流量のＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、アンモニア及びｎ型化するためのテトラエチルシランを処理炉内に供給する。これにより、ｎ型ＡｌＧａＮよりなるｎ型半導体層３５がアンドープ層３７の上層に形成される。なお、このｎ型ＡｌＧａＮの上面にｎ型ＧａＮを形成しても構わない。また、ｎ型ドーパントとしては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅを用いることもできる。
【００５１】
次に、ｎ型半導体層３５の上層に活性層３３を形成する。具体的には、ＭＯＣＶＤ装置の炉内温度を所定の温度（例えば８３０℃）とした状態で、同様のキャリアガスを流しながら、原料ガスとして、所定の流量のＴＭＧ、トリメチルインジウム（ＴＭＩ）及びアンモニアを処理炉内に供給するステップと、所定の流量のＴＭＧ、ＴＭＡ、テトラエチルシラン及びアンモニアを処理炉内に供給するステップを繰り返す。これにより、ＩｎＧａＮよりなる発光層及びｎ型ＡｌＧａＮよりなる障壁層が多周期繰り返された多重量子井戸構造を有する活性層３３が、ｎ型半導体層３５の上層に形成される。
【００５２】
次に、活性層３３の上層にｐ型半導体層３１を形成する。具体的には、ＭＯＣＶＤ装置の処理炉内に、同様のキャリアガスを流しながら、炉内温度を昇温する（例えば１０２５℃まで）。その後、原料ガスとして、所定の流量のＴＭＧ、ＴＭＡ、アンモニア及びｐ型不純物をドープするためのビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を処理炉内に供給する。これにより、ｐ型ＡｌＧａＮからなるｐ型半導体層３１が活性層３３の上面に形成される。なお、ｐ型ドーパントとしては、Ｍｇ以外にＢｅ、Ｚｎ、又はＣ等を用いることもできる。
【００５３】
このようにして成長基板６１上に、アンドープ層３７、ｎ型半導体層３５、活性層３３及びｐ型半導体層３１からなる半導体層４０が形成される。このステップＳ２が工程（ｂ）に対応する。
【００５４】
（ステップＳ３）
次に、ステップＳ２で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下で所定の温度（例えば６５０℃）で活性化処理を行う。
【００５５】
（ステップＳ４）
次に、図１Ｃに示すように、ｐ型半導体層３１の上面の所定箇所に絶縁層２１を形成する。具体的には、スパッタリング装置によって、Ａｌ2Ｏ3を所定の膜厚成膜することで、絶縁層２１を形成することができる。なお、成膜する材料は絶縁性材料であればよく、例えばＳｉＮ、ＳｉＯ2でも良い。
【００５６】
図１Ｃに示すように、絶縁層２１は、ｐ型半導体層３１の上面の一部の領域にのみ形成される。絶縁層２１をこのように形成するための方法としては、例えば絶縁層２１を形成したくない領域にフォトレジスト膜を成膜した状態で、全面に絶縁層２１を成膜した後、フォトレジスト膜上に形成された絶縁層２１をリフトオフすることで実現できる。この絶縁層２１は、後のステップＳ１０におけるエッチング工程の際、エッチングストッパーとして機能する。
【００５７】
（ステップＳ５）
次に、図１Ｄに示すように、ｐ型半導体層３１の上面の別の所定箇所に反射電極１９を形成する。具体的には、スパッタリング装置によって、Ｎｉ／Ａｇを所定の膜厚だけ成膜することで反射電極１９が形成される。なお、反射電極１９の材料としては、活性層３３からの射出光に対する反射率が高く、且つ導電性を示す材料であればよく、例えばＡＰＣ（Ａｇ−Ｐｄ−Ｃｕ合金）等を用いても構わない。
【００５８】
本実施形態の構成では、図１Ｄに示すように、反射電極１９は、ｐ型半導体層３１の上面のうち絶縁層２１が形成されていない領域に形成される。反射電極１９をこのように形成するための方法としては、ステップＳ４と同様に、例えば反射電極１９を形成しない領域にフォトレジスト膜を成膜した状態で全面に反射電極１９を成膜した後、フォトレジスト膜上に形成された反射電極１９をリフトオフすることで実現できる。
【００５９】
なお、反射電極１９を形成後、ＲＴＡ装置を用いてドライエアー雰囲気中でコンタクトアニールを行うものとしても構わない。
【００６０】
（ステップＳ６）
次に、図１Ｅに示すように、反射電極１９及び絶縁層２１の上面に、保護層１７、ハンダ層１５、及び保護層１４を順に形成する。具体的には、反射電極１９及び絶縁層２１の上面に、電子線蒸着装置によってＴｉ／Ｐｔの多層構造からなる保護層１７を所定の膜厚で形成する。その後、保護層１７の上面に、電子線蒸着装置によってＡｕ−Ｓｎハンダからなるハンダ層１５を所定の膜厚で形成する。更に、このハンダ層１５の上面に、保護層１７と同様に保護層１４を形成する。なお、保護層１７及び保護層１４は、ハンダ層１５の材料が拡散することによって反射電極１９での反射率が低下するのを防ぐ目的で設けられるものであるが、必ずしも設けなくても構わない。
【００６１】
（ステップＳ７）
次に、図１Ｆに示すように、ステップＳ６までで形成されたウェハに対して、成長基板６１の反対側の面から支持基板１１を貼り合わせる。支持基板１１は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、Ｓｉなどの半導体基板、又は絶縁性基板上に配線パターンが施されたもので構成される。具体的には、貼り合わせ装置によって、所定の温度、所定の圧力下で、支持基板１１をハンダ層１５側へと押圧することで、成長基板６１と支持基板１１が貼り合わされる。
【００６２】
本ステップＳ７が工程（ｃ１）に対応する。
【００６３】
（ステップＳ８）
次に、図１Ｇに示すように、成長基板６１の表面のうち、第一領域７１内に係る成長基板６１の表面に、所定の形状の凹部７０を形成する。ここで、第一領域７１とは、中間品又は最終製品を管理するための識別体を素子上に付与する対象となる領域を指す。また、図１Ｇにおいて、符号７２で示されている領域は、前記の識別体を付与しない領域を指しており、「第二領域」に対応する。
【００６４】
凹部７０は、管理のために用いられる識別体の形状に則した形状を有する。なお、この凹部７０を形成する方法としては、例えば、硬度の高い材料によるケガキ、基板表面で砥粒を摺動させることによる表面加工、レジストマスクと薬剤を用いるエッチング、又はレーザ加工等を利用することができる。
【００６５】
本ステップＳ８が工程（ｄ）に対応する。
【００６６】
（ステップＳ９）
次に、図１Ｈに示すように、ウェハに対して成長基板６１側からレーザ光を照射する。ここでは、成長基板６１を構成する材料（ここではサファイア）を透過し、アンドープ層３７を構成する材料（ここではＧａＮ）に吸収される波長のレーザ光が用いられ、一例としてＫｒＦエキシマレーザ光とすることができる。このようなレーザ光が照射されることで、アンドープ層３７において当該レーザ光が吸収されて高温化され、アンドープ層３７の構成材料（ここではＧａＮ）が分解される。これによって成長基板６１が剥離される。この工程は、レーザリフトオフ（ＬＬＯ）装置を用いて行われることができる。
【００６７】
その後、図１Ｉに示すように、ウェハ上に残存しているアンドープ層３７を、塩酸などを用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層３５を露出させる。このとき、第一領域７１内におけるｎ型半導体層３５の上面には突出部で構成された識別体５０が付与される。この点につき、図２を参照して説明する。
【００６８】
図２は、本ステップＳ９の過程を模式的に示す図面であり、説明の便宜上、一部の構成要素のみが図示されている。
【００６９】
上述したように、ステップＳ９の開始直前の状態において、成長基板６１の表面のうち、第一領域７１内には凹部７０が形成されている一方、第二領域７２内にはかかる凹部が形成されていない。このような状態の下で、成長基板６１側からウェハに対してレーザ光を照射すると、第二領域７２内においては、このレーザ光が成長基板６１を透過して、高い強度を保持したままアンドープ層３７に照射される。これに対し、第一領域７１内においては、照射されたレーザ光が凹部７０の位置で乱反射される（図２（ａ）参照）。
【００７０】
この結果、第一領域７１内において成長基板６１を透過してその下層のアンドープ層３７に照射されるレーザ光の強度は、第二領域７２内においてアンドープ層３７に照射されるレーザ光の強度と比較して低くなる。このとき、第一領域７１内のアンドープ層３７においてレーザ光が吸収されることによる温度上昇の程度は、第二領域７２内のアンドープ層３７での温度上昇の程度よりも小さい。この結果、成長基板６１を剥離した後に、第一領域７１内において成長基板６１の残留物５０ａがアンドープ層３７の上面に形成される（図２（ｂ）参照）。
【００７１】
その後、上述したようにエッチングによってアンドープ層３７が除去される。このとき、第一領域７１内においては、前記の残留物５０ａが形成されていることで、第二領域７２内よりもエッチングの進行が妨げられる。この結果、第一領域７１内において、アンドープ層３７の材料に由来する突出物が残存する。この突出物が識別体５０を構成する。
【００７２】
つまり、この識別体５０は成長基板６１の上面に形成された凹部７０に起因した形状を有する。よって、ステップＳ８において、識別体５０として形成させたい形状に応じた形状の凹部７０を形成すればよい。
【００７３】
本ステップＳ９が工程（ｃ２）に対応する。すなわち、本ステップＳ９において、成長基板６１が支持基板１１から剥離される共に、半導体層４０の上面に識別体５０が付与される。
【００７４】
（ステップＳ１０）
次に、図１Ｊに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２１の上面が露出するまで半導体層４０をエッチング（メサエッチング）する。絶縁層２１はエッチングストッパーとしての機能を果たす。この工程により、隣接する素子同士が分離される。分離された各素子は、それぞれ第一領域７１内の半導体層４０の上面に識別体５０が付与されている。
【００７５】
このように半導体層４０を素子毎に分離するための方法としては、例えば、半導体層４０を残存させたい領域にフォトレジスト膜（レジストマスク）を成膜した状態で、ＩＣＰ装置により絶縁層２１の上面が露出するまで半導体層４０をエッチングすることで実現できる。
【００７６】
（ステップＳ１１）
次に、図１Ｋに示すように、ｎ型半導体層３５の表面に凹凸を形成する。具体的には、ウェハをＫＯＨ等のアルカリ溶液に浸すことで凹凸を形成することができる。この凹凸は、活性層３３側からｎ型半導体層３５側へと放射された光を、当該ｎ型半導体層３５の面で活性層３３側に反射しにくくする目的で設けられるものであり、光取り出し効率を向上させる目的で設けられる。
【００７７】
（ステップＳ１２）
次に、図１Ｌに示すように、ｎ型半導体層３５の上面に電極４２を形成する。具体的には、電子線蒸着装置によって例えばＮｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕからなる電極４２をｎ型半導体層３５の上面に形成する。図１Ｌに示すように、電極４２をｎ型半導体層３５の上面の一部の領域にのみ形成するための方法としては、例えば電極４２を形成したくない領域にフォトレジスト膜を成膜した状態で、全面に電極４２の構成材料を成膜した後、フォトレジスト膜上に形成された前記構成材料をリフトオフすることで実現できる。なお、電極４２としては、Ｃｒ／Ａｕ等、種々の材料を用いることができる。
【００７８】
（ステップＳ１３）
次に、図１Ｍに示すように、支持基板１１を素子毎に分割する。この素子分割は、例えばレーザースクライブ装置を用いて行うことができる。
【００７９】
なお、ステップＳ１３の前に、露出されている半導体層４０の側面及び上面を絶縁層で覆う工程を含んでも構わない。また、ステップＳ１３の後には、例えば支持基板１１の裏面を例えばＡｇペーストにてパッケージと接合し、電極４２に対してワイヤボンディングを行う工程を含んでも構わない。
【００８０】
上記の方法によれば、ステップＳ９において、成長基板６１が除去された後のウェハ（中間品）には、所定の領域（第一領域７１）内において、半導体層４０の上面に識別体５０が付与される。このため、当該ステップＳ９の後に、中間品を搬送、運搬する場合においても、この識別体５０を確認することで、ウェハの管理が可能であり、製品の取り違え等を未然に防ぐことができる。また、上記の方法によって製造された最終製品としての半導体発光素子についても、第一領域７１内において、半導体層４０の上面に予め決められた形状の識別体５０が付与されている。よって、同様に、当該領域に形成された識別体５０を確認することで、半導体発光素子の管理が可能となる。
【００８１】
また、この方法によれば、半導体発光素子を製造する際に利用される一般的な方法を経て半導体層４０の上面に識別体５０を付与することができる。よって、通常の工業製品に対して識別体を付与するために行われるマーキング加工のような工程を行うことなく、半導体発光素子の中間品や最終製品に対しても管理のための識別体５０を付与することが可能となる。
【００８２】
［別の製造方法］
以下、本実施形態の別の製造方法について説明する。
【００８３】
〈１〉  上述の方法では、ステップＳ８において成長基板６１の上面のうち、識別体５０を付与する対象となる第一領域７１内に、識別体５０の形状に応じた凹部７０を形成した。これは、ステップＳ９において成長基板６１に対してレーザ光を照射する際、第一領域７１内における成長基板６１の下層であるアンドープ層３７に進行するレーザ光の強度を、第二領域７２よりも低下させる目的である。つまり、ステップＳ８に係る工程は、ステップＳ９よりも前に実行すればよく、必ずしもステップＳ７の後に行わなければならないというものではない。
【００８４】
例えば、ステップＳ１より前の段階において、成長基板６１の面のうち、エピタキシャル成長によって半導体層４０を成長させる側とは反対側の面に対して、ステップＳ８に係る凹部７０の形成工程を実行するものとしても構わない。
【００８５】
〈２〉  上記の観点によれば、ステップＳ９において成長基板６１に対してレーザ光を照射する際、第一領域７１内における成長基板６１の下層であるアンドープ層３７に進行するレーザ光の強度が、第二領域７２よりも低くなるような条件下でレーザ光の照射が行えれば、ステップＳ８を実行しない方法も可能である。すなわち、ステップＳ９において、レーザ光の光源側に所定のマスクを設けた状態でレーザ光をウェハに照射する構成が採用できる。この場合、マスクとしては、第一領域７１に対するレーザ光の照射強度が、第二領域７２に対するレーザ光の照射強度よりも低下するように設計されたものを用いることができる。
【００８６】
図３は、ステップＳ９を実行するための装置の構成を模式的に示すブロック図の一例である。光源部８１は、上述したように例えばＫｒＦエキシマレーザ光源で構成されており、光源部８１から射出されたレーザ光が、光学系８２、マスク８３、及び集光光学系８４を介してワークステージ８５上に設置されたウェハ１０に照射される。ウェハ１０は、成長基板６１の面を光学系８４側に向けて配置される。ワークステージ８５は光軸に直交するＸＹ平面に移動が可能であり、レーザ光の照射領域の切り替えタイミングに合わせてワークステージ８５が移動する。
【００８７】
上記の構成において、識別体５０の形状に応じたマスク８３を準備しておき、第一領域７１を含む領域にレーザ光を照射する場合には、このマスク８３を介してレーザ光が照射されることで、識別体５０の形状に応じた強度分布が形成されるように設定しておく。これにより、アンドープ層３７を除去した後において、第一領域７１内における半導体層４０の上面に、所定の形状の識別体５０を形成することができる。
【００８８】
［製造システム］
次に、本実施形態の製造システムについて説明する。図４は、製造システムの一例を模式的に示す図面である。なお、図４は、半導体発光素子を製造する際に用いられる構成の一部が示されている。
【００８９】
図４に示されるように、本実施形態の製造システム２は、第一処理部９１、第二処理部９２、第三処理部９３、撮像部９４、照合部９５、及び記憶部９６を備えている。なお、図４では、処理対象となる中間品をウェハ１０として表現している。
【００９０】
第一処理部９１は、成長基板６１上に半導体層４０を形成するための装置であり、エピタキシャル装置に対応する。第三処理部９３は、成長基板６１の、半導体層４０が形成されている側とは反対側の面に、支持基板１１を貼り付けるための装置であり、貼り合わせ装置に対応する。第二処理部９２は、ウェハ１０から成長基板６１を剥離するための装置であり、ＬＬＯ装置に対応する。本実施形態では、第二処理部９２による処理が完了した後のウェハ１０には識別体５０が付与されることになる。
【００９１】
撮像部９４は、第二処理部９２における処理が完了したウェハ１０を撮像し、その撮像データを照合部９５に出力する。撮像部９４は、例えばＣＣＤカメラ等の撮像装置で構成される。記憶部９６は、例えばＲＡＭ等のメモリで構成され、予めウェハ１０に関する識別情報（ロット番号等）と識別体５０に関する情報とが関連付けられた情報（管理情報）を記憶する。照合部９５は、例えばＣＰＵ等のプロセッサで構成され、撮像部９４から送られてきた撮像データと、記憶部９６から読み出した管理情報に基づいて照合を行う。具体的には、照合部９５は、撮像データから認識された識別体５０が、管理情報に含まれたものであるかどうか、及び対象となるウェハ１０が後の工程に進行させるべきロット番号が付されたものかどうかを判断する。そして、照合部９５は、上記判断の結果、問題がなければ、ウェハ１０を後の工程（本実施形態ではメサエッチング工程）に進行させる指示を行い、問題があれば工程を中断させる指示を行う。
【００９２】
このシステムによれば、中間品（ウェハ１０）の搬送時に取り違えが生じたり、不良品が混在した場合であっても、工程の途中の段階で前記の事態を検出することが可能となる。
【００９３】
第二処理部９２における処理（ステップＳ９に対応）が完了した後、撮像部９４が、ウェハ１０を撮像して、当該撮像データとウェハ１０に関する識別情報を関連付けた管理情報を作成し、この管理情報を記憶部９６に記憶させるものとしても構わない。そして、その後の工程（ステップＳ１０）の実行前において、再び撮像部９４がウェハ１０を撮像し、照合部９５が、撮像データと記憶部９６から読み出された管理情報との照合を行うものとしても構わない。
【００９４】
照合部９５は、必要に応じて撮像データに対してコントラストや明るさの調整等の画像処理を行った後、識別体５０の形状等を読み出して管理情報に記載されている識別体に関する情報と照らし合わせるものとしても構わない。より具体的な一例としては、照合部９５は、撮像されたデータの明るさや色を座標毎に数値化し、当該数値を管理情報に記載されている識別体に関する情報と照合する。そして、照合部９５は、所定の閾値（例えば９０％）以上の点で一致している識別体があれば照合対象となっているウェハ１０が、当該識別体に関連付けられたロット番号が付されたものであると判断する。
【００９５】
＜第二実施形態＞
本発明の第二実施形態について説明する。なお、第一実施形態と共通の内容については、その旨を記載して説明を適宜割愛する。
【００９６】
［製造方法］
第二実施形態の半導体発光素子の製造方法の一例について、図５Ａ〜図５Ｄに示す工程断面図を参照して説明する。
【００９７】
（ステップＳ１〜Ｓ３）
まず、ステップＳ１〜Ｓ２と同様にして、成長基板６１上に半導体層４０を形成する（図５Ａ参照）。その後、ステップＳ３と同様の活性化処理を実行する。
【００９８】
（ステップＳ２１）
次に、図５Ｂに示すように、ｎ型半導体層３５の一部上面が露出するまで、ｐ型半導体層３１及び活性層３３を、ＩＣＰ装置を用いたドライエッチングによって除去する。なお、本ステップＳ２１において、ｎ型半導体層３５についても一部エッチング除去しても構わない。
【００９９】
このように半導体層４０の一部の領域をエッチングするための方法としては、例えば、ｐ型半導体層３１及び活性層３３を残存させたい領域にフォトレジスト膜を成膜した状態で、ＩＣＰ装置によりｎ型半導体層３５の上面が露出するまで半導体層４０をエッチングすることで実現できる。
【０１００】
（ステップＳ２２）
次に、ｎ型半導体層３５の上面のうち、識別体５０を付与する対象となる第一領域７１内のみを、所定の形状でエッチングすることで識別体５０を付与する。具体的には、所定の形状のフォトレジスト膜（レジストマスク）を施した状態で、所定の厚みだけ半導体層４０をエッチングする。これにより、第一領域７１内における半導体層４０の上面に所定の形状の識別体５０が形成される。
【０１０１】
本実施形態においては、このステップＳ２２が工程（ｃ）に対応する。
【０１０２】
（ステップＳ２３）
ｎ型半導体層３５の上面にｎ側電極５３を、ｐ型半導体層３１の上面にｐ側電極５４をそれぞれ形成する。ｎ側電極５３の形成方法の一例としては、ステップＳ１２と同様の方法を利用することができる。また、ｐ側電極５４の形成方法の一例としては、ステップＳ５と同様の方法を利用することができる。
【０１０３】
（ステップＳ２４）
ｎ側電極５３及びｐ側電極５４のそれぞれの上面に、給電端子５５を形成する。給電端子５５の形成方法の一例としては、給電端子５５を形成しない領域にフォトレジスト膜を形成した状態で、例えばＣｒ／Ａｕからなる材料膜を全面に形成した後、リフトオフすることで実現できる。その後、素子基板６２とワイヤボンディングによって給電端子５５を接続する。
【０１０４】
本方法によっても、製造工程途中で識別体５０を付与させることができるため、通常の工業製品に対して識別体を付与するために行われるマーキング加工のような工程を行うことなく、半導体発光素子の中間品や最終製品に対しても管理のための識別体５０を付与することが可能となる。
【０１０５】
［製造システム］
次に、本実施形態の製造システムについて説明する。図６は、製造システムの一例を模式的に示す図面である。第三処理部９３を備えない点を除いては第一実施形態と共通である。
【０１０６】
本実施形態の製造システム２において、第一処理部９１はエピタキシャル装置に対応する。また、第二処理部９２は、半導体層４０をエッチングするためのエッチング装置に対応する。第二処理部９２においてウェハ１０には識別体５０が付与されることになる。
【０１０７】
本実施形態においても、撮像部９４が第二処理部９２における処理が完了したウェハ１０を撮像し、照合部９５が撮像データと記憶部９６から読み出した管理情報とに基づいて照合を行うことで、中間品の管理が可能となる。
【０１０８】
＜別実施形態＞
以下、別実施形態について説明する。
【０１０９】
〈１〉  第一実施形態では、活性層３３を介してｎ側の電極４２とｐ側の電極１９が対向する位置に配置される構造、いわゆる「縦型構造」を示す素子を製造する場合において、成長基板６１を剥離させる際に（ステップＳ９）、第一領域７１内の半導体層４０の上面に識別体５０を付与する場合について説明した。一方、第二実施形態では、活性層３３に対してｎ側の電極５３とｐ側の電極５４が同一面側に配置される構造、いわゆる「横型構造」を示す素子を製造する場合において、半導体層４０の上面の一部をエッチングすることで（ステップＳ２２）、第一領域７１内の半導体層４０の上面に識別体５０を付与する場合について説明した。
【０１１０】
しかし、縦型構造の素子を製造する際において、エッチング工程を経て識別体５０を付与するものとしても構わない。具体的には、まずステップＳ１〜Ｓ７、及びステップＳ９〜Ｓ１０を実行する。なお、この場合、ステップＳ１が工程（ａ）に対応し、ステップＳ２が工程（ｂ）に対応し、ステップＳ７が工程（ｅ）に対応し、ステップＳ９が工程（ｆ）に対応し、ステップＳ１０が工程（ｇ）に対応する。
【０１１１】
ステップＳ９の実行後の時点では、ウェハ１０から成長基板６１が剥離されるものの、第一領域７１内における半導体層４０の上面にはまだ識別体が付与されていない（図７Ａ参照）。
【０１１２】
（ステップＳ１０Ａ）
次に、第一領域７１内のｎ型半導体層３５の面上をエッチングして、所定の深さの凹部を形成する。これにより、図７Ｂに示すように、各素子に関して、第一領域７１内の半導体層４０の上面に識別体５０を付与することができる。このステップＳ１０Ａが工程（ｃ）に対応する。
【０１１３】
そして、ステップＳ１０Ａ以後については、第一実施形態と同様に、ステップＳ１１以下の各ステップを実行すればよい。なお、本実施形態では、ステップＳ１２が工程（ｈ）に対応する。
【０１１４】
この方法を用いる場合においては、図４に示されるシステムの構成において、第二処理部９２がエッチング装置に対応し、第二処理部９２による処理が完了した後のウェハ１０には識別体５０が付与されることになる。なお、第一処理部９１はエピタキシャル装置に対応し、第三処理部９３は貼り合わせ装置及びＬＬＯ装置に対応する。
【０１１５】
なお、このステップＳ１０ＡをステップＳ１１の後に実行しても構わないし、ステップＳ１０の直前に実行しても構わない。
【０１１６】
〈２〉  上述した各実施形態において、半導体層４０の上面にエッチングを施すことで識別体５０を付与する場合につき、第一領域７１内に凹部を形成することで識別体５０を形成するものとして説明した。これに対し、識別体５０を凸部で形成するものとしても構わない。この場合には、識別体を付与しない領域に対して深くエッチングすることで、第一領域７１内の半導体層４０の上面に、他の領域よりも突出した凸部で構成された識別体５０を付与することができる。
【０１１７】
〈３〉  第一実施形態において、ステップＳ２とステップＳ３の間に、ｐ型半導体層３１の上面の一部領域に、反射電極１９とは別の電極材料を形成する工程を実行しても構わない。この場合、ステップＳ３では、ｐ型半導体層３１の上面であって、当該電極材料が形成されていない領域の一部に絶縁層２１を形成するものとして構わない。また、ステップＳ４では、ステップＳ３の前に形成された電極材料の上面を含む領域に反射電極１９を形成するものとして構わない。
【０１１８】
〈４〉  上述した各実施形態では、窒化物半導体層で構成された半導体発光素子を製造する場合について説明したが、本発明の方法は、ＧａＡｓ系やＧａＰ系等、窒化物半導体以外の半導体で構成された発光素子を製造する場合にも適用可能である。
【符号の説明】
【０１１９】
１０      ：    ウェハ
１１      ：    支持基板
１４      ：    保護層
１５      ：    ハンダ層
１７      ：    保護層
１９      ：    反射電極
２１      ：    絶縁層
３１      ：    ｐ型半導体層
３３      ：    活性層
３５      ：    ｎ型半導体層
３７      ：    アンドープ層
４０      ：    半導体層
４２      ：    電極
５０      ：    識別体
５０ａ    ：    成長基板の残留物
５３      ：    ｎ側電極
５４      ：    ｐ側電極
５５      ：    給電端子
６１      ：    成長基板
６２      ：    素子基板
７０      ：    凹部
７１      ：    第一領域
７２      ：    第二領域
８１      ：    光源部
８２      ：    光学系
８３      ：    マスク
８４      ：    集光光学系
８５      ：    ワークステージ
９１      ：    第一処理部
９２      ：    第二処理部
９３      ：    第三処理部
９４      ：    撮像部
９５      ：    照合部
９６      ：    記憶部
【図１Ａ】
2016139700.tif 000003
【図１Ｂ】
2016139700.tif 000004
【図１Ｃ】
2016139700.tif 000005
【図１Ｄ】
2016139700.tif 000006
【図１Ｅ】
2016139700.tif 000007
【図１Ｆ】
2016139700.tif 000008
【図１Ｇ】
2016139700.tif 000009
【図１Ｈ】
2016139700.tif 000010
【図１Ｉ】
2016139700.tif 000011
【図１Ｊ】
2016139700.tif 000012
【図１Ｋ】
2016139700.tif 000013
【図１Ｌ】
2016139700.tif 000014
【図１Ｍ】
2016139700.tif 000015
【図２】
2016139700.tif 000016
【図３】
2016139700.tif 000017
【図４】
2016139700.tif 000018
【図５Ａ】
2016139700.tif 000019
【図５Ｂ】
2016139700.tif 000020
【図５Ｃ】
2016139700.tif 000021
【図５Ｄ】
2016139700.tif 000022
【図６】
2016139700.tif 000023
【図７Ａ】
2016139700.tif 000024
【図７Ｂ】
2016139700.tif 000025