(57)【要約】      （修正有）【課題】長い伝送線路に対処するために、アンダーシュートを何ら伴うことなく高速移行時間を達成する分流ドライバ回路及び対応する方法を提供する。【解決手段】二線式インターフェースを形成する第１の接続端子Ｎ１は、供給電力を受け取り、かつ出力信号Ｓｏｕｔを提供するように準備され、第２の接続端子Ｎ２は基準電位端子１０に接続される。第１の接続端子Ｎ１に結合された第１の入力信号と第１の基準信号Ｓｒｅｆ１との間の差に応じた信号Ｓ１２を提供するための出力１２を備える演算相互コンダクタンス増幅器ＯＴＡ１１と、制御ループ内の第２の接続端子Ｎ２を介してＯＴＡ１１の出力１２と第１の入力との間に結合されたコンデンサＣ１と、ＯＴＡ１１の出力１２と第２の接続端子Ｎ２との間に結合された制御電流源１３とを有し、制御電流源１３は、出力信号Ｓｏｕｔの移行フェーズの間、追加電流Ｉｆａｌｌを提供するように制御される。【選択図】図１
2016139408.tif 000002
【特許請求の範囲】
【請求項１】
二線式インターフェース（Ｎ１、Ｎ２）を形成する第１及び第２の接続端子（Ｎ１、Ｎ２）であって、前記第１の接続端子（Ｎ１）が供給電力を受け取り、かつ出力信号（Ｓｏｕｔ）を提供するように準備され、前記第２の接続端子（Ｎ２）が基準電位端子（１０）に接続される、第１及び第２の接続端子（Ｎ１、Ｎ２）と、
前記第１の接続端子（Ｎ１）に結合された第１の入力、第１の基準信号（Ｓｒｅｆ１）を受け取るための第２の入力、及び前記第１の入力の入力信号と前記第１の基準信号（Ｓｒｅｆ１）との間の差に応じた信号（Ｓ１２）を提供するための出力（１２）を備える演算相互コンダクタンス増幅器（ＯＴＡ（１１））と、
制御ループ内の前記第２の接続端子（Ｎ２）を介して、前記ＯＴＡ（１１）の前記出力（１２）と前記第１の入力との間に結合されたコンデンサ（Ｃ１）と、
前記ＯＴＡ（１１）の前記出力（１２）と前記第２の接続端子（Ｎ２）との間に結合された制御電流源（１３）とを有し、
前記制御電流源（１３）は、前記出力信号（Ｓｏｕｔ）の移行フェーズの間、追加電流（Ｉｆａｌｌ）を提供するように制御される分流ドライバ回路（２０）。
【請求項２】
前記ＯＴＡ（１１）の前記出力（１２）と前記第１の接続端子（Ｎ１）との間に接続された第１のスイッチ（ＳＷ１）と、
前記第１の接続端子（Ｎ１）と前記第２の接続端子（Ｎ２）との間に結合された電圧フォロワ（ＶＦ）と、をさらに備え、
前記電圧フォロワ（ＶＦ）は、前記ＯＴＡ（１１）の前記出力（１２）に接続された制御入力を有する、請求項１に記載の分流ドライバ回路（２０）。
【請求項３】
前記第１の接続端子（Ｎ１）と前記第２の接続端子（Ｎ２）との間に接続された抵抗分圧器（Ｒ１、Ｒ２）をさらに備え、
前記抵抗分圧器（Ｒ１、Ｒ２）は、互いに直列に接続された第１及び第２の抵抗（Ｒ１、Ｒ２）を有し、前記第１の抵抗（Ｒ１）と前記第２の抵抗（Ｒ２）との間の接続ノードが前記ＯＴＡ（１１）の前記第１の入力に結合される、請求項１又は２に記載の分流ドライバ回路（２０）。
【請求項４】
前記制御電流源（１３）を制御するための制御信号（Ｓｃｔｌ）を生成する回路（１４）をさらに備え、
前記回路（１４）は、前記電圧フォロワ（ＶＦ）の出力端子の信号（Ｓ１３）及び第２の基準信号（Ｓｒｅｆ２）の関数として前記制御信号（Ｓｃｔｌ）が生成される、請求項２に記載の分流ドライバ回路（２０）。
【請求項５】
前記第２の接続端子（Ｎ２）及び前記電圧フォロワ（ＶＦ）の他の端子に結合された電流リミッタ回路（１５）をさらに備える、請求項２に記載の分流ドライバ回路（２０）。
【請求項６】
前記第１の基準信号（Ｓｒｅｆ１）は、前記出力信号（Ｓｏｕｔ）の関数として提供される、請求項１に記載の分流ドライバ回路（２０）。
【請求項７】
前記電圧フォロワ（ＶＦ）は、第１の電圧フォロワ段を実現する第１のトランジスタ（Ｔ１）を備え、
前記第１のトランジスタ（Ｔ１）は、前記電圧フォロワ（ＶＦ）の前記制御入力を形成する制御入力を有する、請求項２に記載の分流ドライバ回路（２０）。
【請求項８】
前記電圧フォロワ（ＶＦ）は、第１の電圧フォロワ段を実現する第１のトランジスタ（Ｔ１）、少なくとも１つの第２の電圧フォロワ段を実現する少なくとも１つの第２のトランジスタ（Ｔ２）をさらに備え、
前記第１のトランジスタ（Ｔ１）は、前記電圧フォロワの前記制御入力を形成する制御入力を有し、
前記少なくとも１つの第２のトランジスタ（Ｔ２）は、前記第１の接続端子（Ｎ１）と前記第２の接続端子（Ｎ２）との間に結合され、前記第１のトランジスタ（Ｔ１）の端子に接続された制御入力を有する、請求項２に記載の分流ドライバ回路（２０）。
【請求項９】
請求項１に記載の分流ドライバ回路（２０）と、
前記分流ドライバ回路（２０）に結合され、前記第１のスイッチ（ＳＷ１）を制御するための起動信号（Ｓｏｎ）を提供する制御論理回路（Ｃｔｌ）と、
前記第１の接続端子（Ｎ１）と前記第２の接続端子（Ｎ２）との間に結合され、前記センサ構造に調整供給電圧を提供するように準備され、前記調整供給電圧が、前記二線式インターフェース（Ｎ１、Ｎ２）を介して受け取られる前記供給電力の関数として提供される調整器回路（２１）と、
前記第１の接続端子（Ｎ１）と前記第２の接続端子（Ｎ２）との間に結合され、デジタルセンサ信号を提供するように構成されるセンサ（２２）と、を有するセンサ構造（３０）。
【請求項１０】
請求項１に記載の分流ドライバ回路（２０）と、
前記分流ドライバ回路（２０）に結合され、前記第１のスイッチ（ＳＷ１）を制御するための起動信号（Ｓｏｎ）を提供する制御論理回路（Ｃｔｌ）と、
前記第１の接続端子（Ｎ１）と前記第２の接続端子（Ｎ２）との間に結合され、前記センサ構造に調整供給電圧を提供するように準備され、前記調整供給電圧が、前記二線式インターフェース（Ｎ１、Ｎ２）を介して受け取られる前記供給電力の関数として提供される調整器回路（２１）と、
前記第１の接続端子（Ｎ１）と前記第２の接続端子（Ｎ２）との間に結合され、デジタルセンサ信号を提供するように構成されるセンサ（２２）と、
前記分流ドライバ回路（２０）の前記第１及び前記第２の接続端子（Ｎ１、Ｎ２）に接続された二線式伝送線路（Ｌ１）と、
前記二線式伝送線路（Ｌ１）に接続され、前記供給電力を提供するためのエネルギー源（Ｖｓ）を有する制御ユニット（２３）と、
前記出力信号（Ｓｏｕｔ）を受け取るためのデバイス（Ｒ５）と、を有する伝送構造。
【請求項１１】
二線式インターフェースによって出力信号を提供する方法であって、
前記二線式インターフェース（Ｎ１、Ｎ２）を介して分流ドライバ回路（２０）に電力を供給するステップと、
前記分流ドライバ回路（２０）によって、第１の信号レベル（ＶＣ＿ＯＦＦ）を有する出力信号（Ｓｏｕｔ）を前記二線式インターフェース（Ｎ１、Ｎ２）に提供するステップと、
制御論理回路（Ｃｔｌ）によって、前記分流ドライバ回路（２０）に起動信号（Ｓｏｎ）を提供するステップと、
前記分流ドライバ回路（２０）によって、第２の信号レベル（ＶＣ＿ＯＮ）を有する前記出力信号（Ｓｏｕｔ）を前記二線式インターフェース（Ｎ１、Ｎ２）に提供するステップと、を含み、
前記第１の信号レベル（ＶＣ＿ＯＦＦ）から前記第２の信号レベル（ＶＣ＿ＯＮ）へ前記出力信号（Ｓｏｕｔ）が移行している間、追加電流（Ｉｆａｌｌ）が前記分流ドライバ回路（２０）内に提供される、方法。
【請求項１２】
前記二線式インターフェース（Ｎ１、Ｎ２）に接続されたセンサ（２２）がアクティビティを検出すると前記起動信号（Ｓｏｎ）が提供される、請求項１１に記載の方法。
【請求項１３】
前記追加電流（Ｉｆａｌｌ）は、前記出力信号（Ｓｏｕｔ）のレベルに適合され、前記出力信号（Ｓｏｕｔ）が前記第２の信号レベル（ＶＣ＿ＯＮ）になる少し前にスイッチオフされる、請求項１１に記載の方法。
【請求項１４】
前記出力信号（Ｓｏｕｔ）は、多重レベル信号として提供される、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、出力信号を提供するための分流ドライバ回路及び方法に関する。
【背景技術】
【０００２】
分流調整器とも呼ばれる分流ドライバは、ＤＣ電源内でしばしば使用される電圧調整器である。分流ドライバは、特定の電圧で電流を流し始める。分流ドライバは、過剰エネルギーを散逸させるために、多くの場合、比較的値が小さい抵抗を介して過剰電流を非理想電力源から接地へ分流させ、それにより必要な量の電流を流して分流ドライバの端子電圧を特定の電圧に保持する。
【０００３】
分流ドライバは、例えば産業センサアプリケーションにおける二線式インターフェースを駆動するために使用することができる。２本の線は、分流ドライバ及び接続されるセンサの電源に用いられ、通信にも使用される。２本の線をこのように使用することにより、例えばデジタル出力を有するセンサによって提供されるデータが伝送される。１本の線は基準電位として働き、もう一方の線は、センサの電源及び出力信号を提供する。
【０００４】
出力がオフ状態である場合、センサのための電源、例えば供給電流のみが二線式インターフェースから引き出される。オン状態である場合、出力は、分流ドライバによってより低い出力電圧レベルにプルダウンされる。したがって分流ドライバは、出力がオン状態である間、アクティブであり、オフ状態である間はアクティブではない。
【０００５】
産業センサは、最大数百メートルの長さに及び得る極めて長いケーブルを介して、それらの負荷及び／又は電源に接続され得る。このようなケーブルは、単位長さ当たりに大きいキャパシタンス及びインダクタンスを有し得る。したがってケーブルのインピーダンスならびにケーブルの伝搬遅延は、広範囲にわたって変動する可能性がある。また負荷自体も広範囲にわたって変化し、純粋に抵抗性になり、あるいは大きい容量成分又は誘導成分を有することがある。さらに負荷インピーダンスとケーブルインピーダンスとの間、すなわち伝送線路インピーダンスと長い距離のケーブルとの間の不整合のために反射が生じる。反射した信号は、負荷インピーダンスがケーブルの伝送線路インピーダンスよりはるかに大きい場合、常に問題になる。このような場合、反射波によって出力が最低必要供給電圧未満にプルダウンされることになり、この効果はアンダーシュートと呼ばれている。このアンダーシュートを回避することができるのは、オフ状態からオン状態への移行中における電圧傾斜が極端に急峻でない場合のみである。したがって分流ドライバは、以下の要求事項を満たさなければならない。
【０００６】
センサに供給するために出力電圧のあらゆるアンダーシュートを防止する。
【０００７】
センサの出力に接続されるあらゆる種類の負荷に安定した挙動を提供する。
【０００８】
通常、分流ドライバは、安定を維持し、それと同時に高速ステップ応答を実現することは困難である。公知のアクティブ分流ドライバは、容量性負荷をその制御ループ内に有する演算相互コンダクタンス増幅器に基づいており、２つのトランジスタが二線式インターフェース及び増幅器に結合されている。これらの分流ドライバは、オン状態とオフ状態との間の移行をスローダウンさせる極めて低い周波数で支配的な極を有している。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって本発明の目的は、長い伝送線路に対処するために、アンダーシュートを何ら伴うことなく高速移行時間を達成する分流ドライバ回路及び対応する方法を提供することにある。
【課題を解決するための手段】
【００１０】
この目的は、独立請求項の主題によって達成される。実施形態及び拡張は、従属請求項で定義される。
【００１１】
上記説明した定義は、特に明記されていない限り、以下の実施形態の説明にも同じく適用される。
【００１２】
一実施形態では、分流ドライバ回路は、二線式インターフェースを形成する第１及び第２の接続端子と、演算相互コンダクタンス増幅器（ＯＴＡ）と、コンデンサと、制御電流源とを備える。第１の接続端子は、供給電力を受け取って出力信号を提供するように準備され、第２の接続端子は基準電位端子に接続される。ＯＴＡは、第１の接続端子に結合された第１の入力、第１の基準信号を受け取るための第２の入力、及び第１の入力の入力信号と第１の基準信号との間の差に応じた信号を提供するための出力を有する。コンデンサは、制御ループ内の第２の接続端子を介して、ＯＴＡの出力と第１の入力との間に結合される。制御電流源は、ＯＴＡの出力と第２の接続端子との間に結合される。ここで、制御電流源は、出力信号の移行フェーズの間、追加電流を提供するように制御される。
【００１３】
コンデンサで形成される容量性負荷を制御ループ内に有するＯＴＡは、出力信号の滑らかな移行を達成するために制御電流源と共に使用される。制御電流源は、出力信号が安定した値に到達しない限りアクティブである。
【００１４】
ＯＴＡと組み合わせた制御電流源により、出力信号の最小レベルのアンダーシュートを伴うことなく、より高速の移行が達成される。したがって分流ドライバ回路は、二線式インターフェースに結合され得る長い伝送線路に対処することができる。
【００１５】
出力信号は、第１の信号レベル及び少なくとも第２の信号レベルを有する多重レベル信号として提供される。出力信号が正確に第１及び第２の信号レベルを有している場合、出力信号は二値信号として提供される。第１の信号レベルから少なくとも１つの第２の信号レベルへの出力信号の変化、又はその逆の少なくとも１つの第２の信号レベルから第１の信号レベルへの出力信号の変化は、移行として定義される。
【００１６】
一例示的な実施形態では、ＯＴＡは、低い周波数で支配的な極を有し、かつ依然としてＯＴＡの合理的な容量性負荷を有するために、小さい相互コンダクタンス値を有するように選択される。相互コンダクタンスが小さいため、ＯＴＡの出力部の最大電流は、制御電流源によって提供される電流よりはるかに小さい。したがって出力信号の移行が加速される。
【００１７】
支配的な極とは、フィードバック制御システムの分野で使用される用語である。したがって支配的な極は、フィードバック制御システムの周波数伝達関数における極を特徴とし、その極は、可能な最も低い周波数部分に位置している。
【００１８】
ＯＴＡの出力と第１の入力との間の制御ループ内にコンデンサを有するＯＴＡは、フィードバック制御システムを表している。
【００１９】
ＯＴＡ制御ループ内における支配的な低周波数極を実現するために、任意選択でＯＴＡ−Ｃ低域通過フィルタが使用される。
【００２０】
出力信号のあらゆるアンダーシュートが防止されるように、追加電流の量が制限される。
【００２１】
一実施形態では、分流ドライバ回路は、第１のスイッチ及び電圧フォロワをさらに備える。第１のスイッチは、ＯＴＡの出力と第１の接続端子との間に接続される。電圧フォロワは、第１の接続端子と第２の接続端子との間に結合される。電圧フォロワは、ＯＴＡの出力に接続される制御入力を有している。
【００２２】
第１のスイッチが閉じると、分流ドライバ回路が非活動化され、出力信号が第１の信号レベルになる。この第１の信号レベルは、二線式インターフェースを介して伝搬される。第１の信号レベルは、例えばデジタル値１を表す。分流ドライバ回路が非活動化状態、すなわちオフ状態にある場合、電圧フォロワは、電流を流さないように制御される。したがって第１の接続端子の電圧のレベル、すなわち出力信号のレベルは、供給電力のレベルに対応する。
【００２３】
第１のスイッチが開くと、オン状態になるように分流ドライバ回路が活性化される。ＯＴＡの出力部の信号によって、電圧フォロワは、導通状態に制御される。同時に制御電流源がスイッチオンされる。したがってコンデンサが放電し、出力信号が第２の信号レベルになるまで、第１の接続端子の電圧のレベルが直線的に低下する。制御電流源は、出力信号が第２の信号レベルに到達していない限り、アクティブであるように制御され、その後にスイッチオフされる。これは出力信号が第２の信号レベルの値に近づくと、制御電流源がスイッチオフされ、提供される電流がゼロに減衰することを意味している。制御電流源のスイッチングオフにより、この電流源は、二線式インターフェースで出力信号を介して提供される第２の信号レベルの精度に影響を及ぼさない。これは、ＯＴＡが極めて小さい値の相互コンダクタンスを有している場合であっても依然として達成される。
【００２４】
制御された制御源及び追加電流によって、オフ状態からオン状態への分流ドライバ回路の移行時間が短縮されるように、電圧フォロワの制御入力がプルダウンされる。このオフ状態からオン状態への分流ドライバ回路の移行は、第１の信号レベルから第２の信号レベルへの出力信号の移行に対応する。
【００２５】
他の実施形態では、分流ドライバ回路は、第１の接続端子と第２の接続端子との間に接続される抵抗分圧器を備える。抵抗分圧器は、互いに直列に接続された第１及び第２の抵抗を有している。第１の抵抗と第２の抵抗との間の接続ノードは、ＯＴＡの第１の入力に結合される。
【００２６】
これによりＯＴＡの第１の入力には、抵抗分圧器の分圧比によって分圧される出力信号が供給される。ＯＴＡの第２の入力に現れる第１の基準信号は、抵抗分圧器の分圧比によって同じく分圧される出力信号の第２の信号レベルに相当するように設定される。したがって出力信号が第２の信号レベルに到達しない限り、ＯＴＡの出力部の信号は、電圧フォロワを導通状態に制御する。出力信号が多重レベル信号として提供される場合、第１の基準信号は、例えば出力信号の第３の信号レベルの目標値に対応する。
【００２７】
さらに他の実施形態では、分流ドライバ回路は、制御電流源を制御するための制御信号を生成する回路を備える。制御信号は、電圧フォロワの出力端子の信号及び第２の基準信号の関数として生成される。
【００２８】
制御信号は、第１の信号レベルから第２の信号レベルへの出力信号の移行が開始されると直ちに制御電流源がスイッチオンされるように生成される。出力信号が第２の信号値に到達する少し前に、電流源はスイッチオフされる。第２の基準信号は、例えば出力信号の第２の信号レベルの電圧値よりわずかに高い電圧値を有している。したがってＯＴＡの出力部の信号が第２の基準信号のレベルまでプルダウンされると、制御電流源はスイッチオフされる。制御電流源のスイッチングオフは、出力信号の第２の信号レベルのオフセットを防止する。
【００２９】
制御信号を生成する回路は、例えばコンパレータとして実施することができる。したがって制御信号は、電圧フォロワの出力端子の信号と第２の基準信号との間の差の関数として生成される。
【００３０】
拡張した実施例では、分流ドライバ回路は、第２の接続端子及び電圧フォロワの他の端子に結合された電流リミッタ回路をさらに備える。
【００３１】
電流リミッタ回路は、トランジスタ又は他の電流源として実現することができる。
【００３２】
他の実施形態では、第１の基準信号は、出力信号の関数として提供される。
【００３３】
分流ドライバ回路の拡張例では、電圧フォロワは、第１の電圧フォロワ段を実現する第１のトランジスタを備える。第１のトランジスタの制御入力は、電圧フォロワの制御入力を形成する。
【００３４】
分流ドライバ回路のさらに他の拡張では、電圧フォロワは、第１の接続端子と第２の接続端子との間に結合される少なくとも第２のトランジスタをさらに備える。第２のトランジスタは、少なくとも１つの第２の電圧フォロワ段を実現する。第２のトランジスタは、第１のトランジスタの端子に接続される制御入力を有している。
【００３５】
この拡張例では、第２の電圧フォロワ段は、第１の電圧フォロワ段に対してカスケード接続となるように結合される。
【００３６】
前述した分流ドライバ回路は、第１の電圧フォロワ段のみを使用して実施することができる。第２の電圧フォロワ段は任意選択である。
【００３７】
他の実施態様の例では、第１及び第２の電圧フォロワ段に加えて、さらに電圧フォロワ段が提供され得る。その場合、各段は、前段の電圧フォロワ段のトランジスタに対してカスケード接続で結合されるトランジスタを備える。電圧フォロワを実施するために使用される電圧フォロワ段の数は、分流ドライバ回路の出力の所望の駆動電力によって決まる。
【００３８】
一実施形態では、センサ構造は、上記説明した分流ドライバ回路、制御論理回路、調整器回路及びセンサを有する。制御論理回路は、分流ドライバ回路に結合され、第１のスイッチを制御するための起動信号を提供するように準備される。調整器回路は、第１の接続端子と第２の接続端子との間に結合される。調整器回路は、センサ構造に調整供給電圧を提供するように準備される。調整供給電圧は、二線式インターフェースを介して受け取られる供給電力の関数として提供される。センサは、第１の接続端子と第２の接続端子との間に結合され、デジタルセンサ信号を提供するように構成される。
【００３９】
二線式インターフェースに結合されるセンサがセンサ信号内で反射される事象を検出すると、常に制御論理回路は、第１のスイッチを開くことによって、分流ドライバ回路に起動信号を提供する。それにより分流ドライバ回路が起動されると、出力信号は、第１の信号レベルから第２の信号レベルへ変化する。この情報は、二線式インターフェースを介して伝送される。
【００４０】
前述した原理に従って分流ドライバ回路によって実現される出力信号の移行により、長い伝送ケーブルであっても、出力信号に影響を及ぼすことなく二線式インターフェースに接続され得る。
【００４１】
一実施形態の伝送構造は、上記説明したセンサ構造と、分流ドライバ回路の第１及び第２の端子に接続された二線式伝送線路と、制御ユニットとを有する。制御ユニットは、二線式伝送線路に接続される。制御ユニットは、供給電力を提供するためのエネルギー源、及び出力信号を受け取るためのデバイスを有している。
【００４２】
制御ユニットは、分流ドライバ回路を使用してセンサ構造に供給電力を提供する。さらに制御ユニットは、センサによって提供され、かつ出力信号の第１及び第２の信号レベルで表されるデータ又は情報を反映する出力信号を受け取る。
【００４３】
前述した構造により、第１の信号レベルから第２の信号レベルへ出力信号が移行する間の出力信号の傾斜は、ＯＴＡの制御ループのあらゆる安定性要求事項に無関係に制御され得る。
【００４４】
一実施形態では、二線式インターフェースによって出力信号を提供するための方法は、
二線式インターフェースを介して分流ドライバ回路に電力を供給することと、
分流ドライバ回路によって、第１の信号レベルを有する出力信号を二線式インターフェースに提供することと、
制御論理回路によって、分流ドライバ回路に起動信号を提供することと、
分流ドライバ回路によって、第２の信号レベルを有する出力信号を二線式インターフェース（Ｎ１、Ｎ２）に提供することと、を含み、
第１の信号レベルから第２の信号レベルへ出力信号が移行している間、追加電流が分流ドライバ回路内に提供される。
【００４５】
出力信号が移行している間の追加電流の供給は、第２の信号レベルのアンダーシュートを伴うことなく、その出力信号の移行を加速する。
【００４６】
一例示的な実施態様では、上記の方法は、前述した分流ドライバ回路及びセンサ構造を使用して実行される。
【００４７】
拡張例では、二線式インターフェースに接続されたセンサがアクティビティを検出すると起動信号が提供される。
【００４８】
センサは、例えば近接センサ、容量性近接センサ又は光センサを備える。
【００４９】
さらに他の拡張例では、追加電流は出力信号のレベルに適合され、出力信号が第２の信号レベルになる少し前にスイッチオフされる。
【００５０】
追加電流の量を出力信号のレベルに適合させることにより、出力信号の移行の過剰加速が禁止される。
【００５１】
拡張例では、出力信号は多重レベル信号として提供される。
【００５２】
以下、図面を参照して例示的な実施形態を使用し、本発明の分流ドライバ回路及び伝送構造の態様について詳細に説明する。機能的に同一であるか、あるいは同一の効果を有する構成要素及び回路要素は、同一の符号で示されている。回路部品又は構成要素が機能的に互いに対応している場合、以下の図の各々ではそれらの説明は繰り返さない。
【図面の簡単な説明】
【００５３】
【図１】本発明の分流ドライバ回路を示す図である。
【図２】図１に示されている分流ドライバ回路に関する信号線図を示す図である。
【図３】本発明の伝送構造を示す図である。
【発明を実施するための形態】
【００５４】
図１は、本発明の分流ドライバ回路を示したものである。分流ドライバ回路２０は、二線式インターフェースを形成する第１の接続端子Ｎ１及び第２の接続端子Ｎ２を有している。第１の接続端子Ｎ１は、供給電力を受け取り、出力信号Ｓｏｕｔを提供するように準備されている。第２の接続端子Ｎ２は、基準電位端子１０に接続されている。分流ドライバ回路は、演算相互コンダクタンス増幅器ＯＴＡ１１、制御電流源１３、第１のスイッチＳＷ１、コンデンサＣ１及び電圧フォロワＶＦをさらに有している。さらに分流ドライバ回路２０は、直列に接続されている第１の抵抗Ｒ１及び第２の抵抗Ｒ２を有する抵抗分圧器Ｒ１、Ｒ２を有している。
【００５５】
抵抗分圧器Ｒ１、Ｒ２は、第１の接続端子Ｎ１と第２の接続端子Ｎ２との間に結合されている。第１の抵抗Ｒ１と第２の抵抗Ｒ２との間の接続点は、ＯＴＡ１１の第１の入力に結合されている。ＯＴＡ１１の第２の入力には、第１の基準信号Ｓｒｅｆ１が供給される。ＯＴＡ１１は、第１のスイッチＳＷ１を介して第１の接続端子Ｎ１に接続されている出力１２を有している。コンデンサＣ１は、ＯＴＡ１１の出力１２及び第２の接続端子Ｎ２に接続されている。したがって制御ループは、コンデンサＣ１及び第２の抵抗Ｒ２を介して、ＯＴＡ１１の出力１２とその第１の入力との間に形成されている。
【００５６】
制御電流源１３は、ＯＴＡ１１の出力１２及び第２の接続端子Ｎ２に結合されている。制御電流源１３は、制御信号Ｓｃｔｌを提供する回路１４により提供される制御信号Ｓｃｔｌによって制御される。追加電流Ｉｆａｌｌは、制御電流源１３によって提供される。
【００５７】
当該実施例における電圧フォロワＶＦは、第１のトランジスタＴ１を備えた第１の電圧フォロワ段、及び第２のトランジスタＴ２を備えた第２の電圧フォロワ段を有している。前述したように、電圧フォロワ段の数は、出力信号Ｓｏｕｔの所望の電力によって変わる。
【００５８】
第１のトランジスタＴ１は、例えばＰＭＯＳ（ｐチャネル金属酸化物半導体）トランジスタとして実現される。第１のトランジスタＴ１の制御入力、すなわちゲート端子は、ＯＴＡ１１の出力１２に結合されている。ゲート端子は、ＯＴＡ１１の出力に提供される信号Ｓ１２を受け取る。第１のトランジスタＴ１のソース端子は、第３の抵抗Ｒ３を介して第１の接続端子Ｎ１に接続されている。第１のトランジスタＴ１のドレイン端子は、第２の接続端子Ｎ２に結合されている。電流リミッタ回路１５は、第１のトランジスタＴ１を通って流れる電流を制限するために、任意選択で第１のトランジスタＴ１のドレイン端子と第２の接続端子Ｎ２との間に接続され得る。第２のトランジスタＴ２は、例えばｐｎｐバイポーラトランジスタとして実現される。第２のトランジスタＴ２の制御入力であるベース端子は、第１のトランジスタＴ１のソース端子に結合されている。第２のトランジスタＴ２のベース端子は、信号Ｓ１３を受け取る。第２のトランジスタＴ２のエミッタ端子は、第１の接続端子Ｎ１に結合される。第４の抵抗Ｒ４は、第２のトランジスタＴ２を通って流れる電流を制限するために、あるいはこのような電流を測定するために、任意選択で第２のトランジスタＴ２のエミッタ端子と第１の接続ノードＮ１との間に接続され得る。第２のトランジスタＴ２のコレクタ端子は、第２の接続ノードＮ２に接続されている。
【００５９】
制御電流源１３のための制御信号Ｓｃｔｌを生成する回路１４は、その第１の入力で、第２のトランジスタＴ２のベース端子に発生する信号Ｓ１３を受け取る。回路１４は、その第２の入力で第２の基準信号Ｓｒｅｆ２を受け取る。
【００６０】
図示されている実施例における出力信号Ｓｏｕｔは、信号レベルの２つの状態のうちの１つ、すなわち第１の信号レベル又は第２の信号レベルを示す二値信号である。第１の基準信号Ｓｒｅｆ１は、抵抗分圧器Ｒ１、Ｒ２の分圧比によって分圧される出力信号Ｓｏｕｔの第２の信号レベルに対応する。第２の基準信号Ｓｒｅｆ２は、出力信号Ｓｏｕｔの第２の信号レベルの関数として供給される。第１のスイッチＳＷ１は、起動信号Ｓｏｎによって制御される。
【００６１】
次に、本発明の分流ドライバ回路２０の動的挙動について、図２に関連して説明する。
【００６２】
図２（ａ）〜（ｅ）は、それぞれ図１に示されている分流ドライバ回路２０に対応する信号線図を示したものである。
【００６３】
図２（ａ）は、時間ｔに対する起動信号Ｓｏｎを示したものである。第１のポイントの時間ｔ１において、起動信号Ｓｏｎは、第１のスイッチＳＷ１が開くハイ状態になる。それによって分流ドライバ回路２０は、オン状態になる。このスイッチＳＷ１は、第４のポイントの時間ｔ４まで開状態を維持する。この第４のポイントで起動信号Ｓｏｎは、第１のスイッチＳＷ１が閉じるロー状態に復帰する。それによって分流ドライバ回路２０は、オフ状態になる。
【００６４】
図２（ｂ）は、時間ｔに対する第２のトランジスタＴ２のベース端子の信号Ｓ１３を示したものである。第１のポイントの時間ｔ１で第１のスイッチＳＷ１が開くと、第１のトランジスタＴ１のゲート端子がプルダウンされるため、信号Ｓ１３は、直ちに第１の値Ｖｓｒｃから第２の基準信号Ｓｒｅｆ２の電圧値へ直線的に低下する。第２の基準信号Ｓｒｅｆ２のレベルは、第２のポイントの時間ｔ２におけるレベルである。信号Ｓ１３の電圧レベルは、第３のポイントの時間ｔ３で到達するその最小値Ｖｂｌまでさらに低下する。信号Ｓ１３は、信号Ｓ１３の電圧レベルが第１の値Ｖｓｒｃへ上昇する第４のポイントの時間ｔ４まで、この最小値を維持する。
【００６５】
図２（ｃ）は、時間ｔに対する制御信号Ｓｃｔｌを示したものである。制御信号Ｓｃｔｌは、第１のスイッチＳＷ１が開く第１のポイントｔ１でハイ値になることが分かる。制御信号Ｓｃｔｌは、第２のポイントの時間ｔ２でロー値になる。
【００６６】
図２（ｄ）は、時間ｔに対する追加電流Ｉｆａｌｌを示したものである。制御信号Ｓｃｔｌによって追加電流Ｉｆａｌｌは、第１のポイントの時間ｔ１でスイッチオンされ、第２のポイントの時間ｔ２でスイッチオフされる。したがって追加電流Ｉｆａｌｌは、第３のポイントの時間ｔ３でゼロになる。出力信号Ｓｏｕｔが移行する時間は、時間ｔ１、ｔ３における第１のポイントと第３のポイントとの間の時間に及び、Ｔｆａｌｌで示されている。
【００６７】
図２（ｅ）は、時間ｔに対する出力信号Ｓｏｕｔの移行の結果を示したものである。出力信号Ｓｏｕｔは、第１の信号レベルＶＣ＿ＯＦＦ及び第２の信号レベルＶＣ＿ＯＮを有している。スイッチＳＷ１が開く前の出力信号Ｓｏｕｔのレベルは、第１の信号レベルＶＣ＿ＯＦＦである。起動信号Ｓｏｎによって起動されると、第２の信号レベルＶＣ＿ＯＮへの出力信号Ｓｏｕｔの移行が開始される。出力信号Ｓｏｕｔは、第３のポイントの時間ｔ３で第２の信号レベルＶＣ＿ＯＮに到達するまで徐々に低下する。移行の傾斜がなだらかであるため、アンダーシュートは生じない。出力信号Ｓｏｕｔのレベルは、第１のスイッチＳＷ１が閉じる第４のポイントの時間ｔ４で、第１の信号レベルＶＣ＿ＯＦＦまで再び上昇する。第１の信号レベルＶＣ＿ＯＦＦは、例えばデジタル１を表し、他方、第２の信号レベルＶＣ＿ＯＮは、例えばデジタルゼロを表している。第２の信号レベルＶＣ＿ＯＮは、第１の信号レベルＶＣ＿ＯＦＦより低い。
【００６８】
追加電流Ｉｆａｌｌは、センサデータの高速転送を実現する十分な急勾配である同時に、あらゆるアンダーシュートを防止する十分に平らな最適傾斜を有する出力信号Ｓｏｕｔの移行の達成を有利に補助する。
【００６９】
図３は、本発明の伝送構造を示したものである。伝送構造は、分流ドライバ回路２０を含むセンサ構造３０、制御ユニット２３、及びセンサ構造３０を制御ユニット２３に接続する二線式伝送線路Ｌ１を備えている。
【００７０】
センサ構造３０は、図１を参照して上記説明した分流ドライバ回路２０、制御論理ユニットＣｔｌ、調整器回路２１及びセンサ２２を有している。制御論理回路Ｃｔｌは分流ドライバ回路２０に結合されており、第１のスイッチＳＷ１を制御する起動信号Ｓｏｎを提供するようにイネーブルされる。調整器回路２１は、第１の接続端子Ｎ１と第２の接続端子Ｎ２との間に結合されている。調整器回路２１は、調整供給電圧をセンサ構造３０に提供する。調整供給電圧は、二線式インターフェースＮ１、Ｎ２を介して受け取られる供給電力の関数として提供される。センサ２２は、第１の接続端子Ｎ１と第２の接続端子Ｎ２との間に結合されている。センサ２２は、デジタルセンサ信号を提供するように構成されている。
【００７１】
二線式伝送線路Ｌ１は、第１及び第２の接続端子Ｎ１、Ｎ２に接続されている。二線式伝送線路Ｌ１は、例えば２００ｍ程度の長さであってもよい。
【００７２】
制御ユニット２３は、センサ構造３０に供給電力を提供するエネルギー源Ｖｓ、及び出力信号Ｓｏｕｔを受け取るためのデバイスＲ５を備えている。
【００７３】
センサ２２がアクティビティを検出すると、常に制御論理回路Ｃｔｌは、起動信号Ｓｏｎを提供し、それにより分流ドライバ回路２０の第１のスイッチＳＷ１が開く。分流ドライバ回路２０は、起動され、第１の信号レベルＶＣ＿ＯＦＦから第２の信号レベルＶＣ＿ＯＮへの出力信号Ｓｏｕｔの移行を生じさせる。出力信号Ｓｏｕｔは、第１の伝送線路Ｌ１を介して制御ユニット２３へ伝搬される。デバイスＲ５は、出力信号Ｓｏｕｔの信号レベルの変化を検出するように働く。センサ構造３０内の調整器回路２１は、第１の接続端子Ｎ１を介して、供給される電力を使用してセンサ構造に電力を提供する。
【００７４】
コントローラ２３とセンサ構造３０との間に負荷不整合が生じても、つまり制御ユニット２３側のキャパシタンスＣＬｏａｄのキャパシタンス値が、センサ構造に接続されている伝送線路Ｌ１の側のキャパシタンスＣ３のキャパシタンス値に対応しない場合でも、本発明の分流ドライバ回路２０は、その第２の信号レベルのアンダーシュートを伴うことなく出力信号Ｓｏｕｔの速やかな移行を実現する。
【００７５】
任意の１つの実施形態に関連して説明されている何らかの特徴は、単独で使用することができ、あるいは説明されている他の特徴と組み合わせて使用することができること、また特に明記されていない限り、任意の他の実施形態あるいは任意の他の実施形態の任意の組合せの１つ又は複数の特徴と組み合わせて使用することも可能であることを理解されたい。さらに、特許請求の範囲で定義されている本発明の範囲を逸脱することなく、上記で説明されていない等価物及び変更態様を使用することも可能である。
【符号の説明】
【００７６】
１０  基準電位端子
１１  ＯＴＡ
１２  出力
１３  制御電流源
１４  制御信号を生成するための回路
１５  電流リミッタ
２０  分流ドライバ
２１  調整器回路
２２  センサ
２３  制御ユニット
Ｃ１  コンデンサ
Ｃｔｌ  制御論理回路
Ｉｆａｌｌ  電流
Ｌ１  伝送線路
Ｎ１、Ｎ２  接続端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｒ５  デバイス
Ｓｒｅｆ１、Ｓｒｅｆ２、Ｓ１２、Ｓｏｎ、Ｓｃｔｌ、Ｓｏｕｔ、Ｓ１３  信号
ＳＷ１  スイッチ
Ｔ１、Ｔ２  トランジスタ
ｔ１、ｔ２、ｔ３、ｔ４  時間におけるポイント
Ｖｓ  エネルギー源
ＶＣ＿ＯＦＦ、ＶＣ＿ＯＮ  レベル
Ｖｂｌ、Ｖｓｒｃ  値
ＶＦ  電圧フォロワ
【図１】
2016139408.tif 000003
【図２】
2016139408.tif 000004
【図３】
2016139408.tif 000005