(57)【要約】【課題】低コストで、高い歩留まりで製造することが可能な、良好な特性の窒化物半導体装置を提供する。【解決手段】支持基板と、前記支持基板の上に一方の面が張り合わされた内部にマイクロパイプを有する単結晶ＳｉＣ層と、前記単結晶ＳｉＣ層の他方の面の上に形成された窒化物半導体層と、を有し、前記単結晶ＳｉＣ層の他方の面における前記マイクロパイプは、前記窒化物半導体層において閉塞されていることを特徴とする半導体装置により上記課題を解決する。【選択図】  図１
2016139655.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板の上に一方の面が張り合わされた内部にマイクロパイプを有する単結晶ＳｉＣ層と、
前記単結晶ＳｉＣ層の他方の面の上に形成された窒化物半導体層と、
を有し、
前記単結晶ＳｉＣ層の他方の面における前記マイクロパイプは、前記窒化物半導体層において閉塞されていることを特徴とする半導体装置。
【請求項２】
前記単結晶ＳｉＣ層の厚さは、１μｍ以上、３０μｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記支持基板は、抵抗率が１×１０６Ω・ｃｍ以上であって、熱伝導率が１００Ｗ／ｍ・Ｋ以上の材料により形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記支持基板は、炭素を含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記支持基板は、多結晶ダイヤモンド基板であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項６】
前記窒化物半導体層は、
前記単結晶ＳｉＣ層の他方の面の上に形成されたバッファ層と、
前記バッファ層の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された、ゲート電極、ソース電極及びドレイン電極と、
を有し、
前記マイクロパイプは、前記バッファ層において閉塞されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項７】
前記バッファ層は、ＧａＮを含む材料により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする請求項６または７に記載の半導体装置。
【請求項９】
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＩｎＡｌＮを含む材料により形成されていることを特徴とする請求項６または７に記載の半導体装置。
【請求項１０】
内部にマイクロパイプを有する単結晶ＳｉＣ基板に水素イオン注入することにより、前記単結晶ＳｉＣ基板の一方の面より所定の深さに水素イオン注入層を形成する工程と、
前記単結晶ＳｉＣ基板の一方の面に、支持基板を張り合わせる工程と、
前記支持基板と前記単結晶ＳｉＣ基板とが張り合わされたものを加熱することにより、前記水素イオン注入層より、前記単結晶ＳｉＣ基板の一部を剥離し、前記支持基板の表面に残る前記単結晶ＳｉＣ基板により、単結晶ＳｉＣ層を形成する工程と、
前記単結晶ＳｉＣ層の他方の面の上に窒化物半導体層をエピタキシャル成長させることにより、前記窒化物半導体層において、前記マイクロパイプを閉塞させる工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【０００４】
ところで、現状においては、ＧａＮ等の窒化物半導体を用いた半導体装置は、成膜対象となる基板に、単結晶ＳｉＣ基板を用いた場合に最も良好な特性が得られている。これは、ＳｉＣはＧａＮとの格子定数が近いため、単結晶ＳｉＣ基板の上に成長させたＧａＮ膜は、格子欠陥等が少なく、良好なＧａＮ結晶膜が得られること、また、ＳｉＣは熱電導性が高いため、放熱特性が良好であることによるものと考えられる。
【０００５】
しかしながら、市販等されている単結晶ＳｉＣ基板には、マイクロパイプと呼ばれる基板を貫通する貫通孔が存在している。マイクロパイプが存在している単結晶ＳｉＣ基板を用いた場合、フォトリソグラフィ工程において、単結晶ＳｉＣ基板にフォトレジストを塗布した際に、フォトレジストがマイクロパイプを通り、単結晶ＳｉＣ基板の裏面に抜けてしまい、裏面が汚れてしまう。また、マイクロパイプが存在している単結晶ＳｉＣ基板の場合、単結晶ＳｉＣ基板を真空チャックすることができず、半導体製造プロセスにおいて、単結晶ＳｉＣ基板を搬送することができない。
【０００６】
近年、マイクロパイプフリーのＳｉＣ基板も販売されてはいるが、このようなＳｉＣ基板は極めて高価であることから、製造される半導体装置のコストアップにつながり、半導体装置が高価なものとなってしまう。
【０００７】
ＳｉＣ基板におけるマイクロパイプによる問題を解決する方法として、ＳｉＣ基板の表面にＧａＮ層を結晶成長させることにより、マイクロパイプを閉塞する方法が開示されている（例えば、特許文献１）。また、ＳｉＣ基板の表面にＳｉＣエピタキシャル成長層を成長させることにより、マイクロパイプを閉塞する方法が開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−３３７０８号公報
【特許文献２】特開２０１２−１３７６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１及び２に開示されている方法では、窒化物半導体層が成膜される単結晶ＳｉＣ基板の表面側のマイクロパイプは閉塞されるが、単結晶ＳｉＣ基板の裏面側のマイクロパイプは閉塞されない。このため、単結晶ＳｉＣ基板の裏面側におけるマイクロパイプの開口部より異物等が入り込み、マイクロパイプに入り込んだ異物等は、単結晶ＳｉＣ基板をウェット洗浄や現像の際に、マイクロパイプの開口部より出て単結晶ＳｉＣ基板の表面に付着する場合がある。このように、単結晶ＳｉＣ基板の表面に異物等が付着すると、製造される半導体装置の歩留まり低下を招くため好ましくない。
【００１０】
よって、低コストで、高い歩留まりで製造することが可能であって、良好な特性が得られる窒化物半導体装置が求められている。
【課題を解決するための手段】
【００１１】
本実施の形態の一観点によれば、支持基板と、前記支持基板の上に一方の面が張り合わされた内部にマイクロパイプを有する単結晶ＳｉＣ層と、前記単結晶ＳｉＣ層の他方の面の上に形成された窒化物半導体層と、を有し、前記単結晶ＳｉＣ層の他方の面における前記マイクロパイプは、前記窒化物半導体層において閉塞されていることを特徴とする。
【発明の効果】
【００１２】
開示の半導体装置によれば、良好な特性の窒化物半導体装置を低コストで、高い歩留まりで製造することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態における半導体装置の構造図
【図２】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図３】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図４】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図５】第２の実施の形態における半導体装置の構造図
【図６】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図７】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図８】第２の実施の形態における半導体装置の製造方法の工程図（３）
【図９】第３の実施の形態における半導体装置の構造図
【図１０】第３の実施の形態における半導体装置の製造方法の工程図（１）
【図１１】第３の実施の形態における半導体装置の製造方法の工程図（２）
【図１２】第３の実施の形態における半導体装置の製造方法の工程図（３）
【図１３】第４の実施の形態における半導体装置の構造図
【図１４】第４の実施の形態における半導体装置の製造方法の工程図
【図１５】第５の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図１６】第５の実施の形態における電源装置の回路図
【図１７】第５の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１４】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１５】
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について、図１に基づき説明する。本実施の形態における半導体装置は、多結晶ＳｉＣ基板１０の上に、単結晶ＳｉＣ層２０が形成されており、単結晶ＳｉＣ層２０の上に、核形成層３１、バッファ層３２、電子走行層３３、スペーサ層３４、電子供給層３５、キャップ層３６が順に積層されている。電子供給層３５の上には、ソース電極４２、ドレイン電極４３が形成されており、キャップ層３６の上には、ゲート電極４１が形成されている。
【００１６】
多結晶ＳｉＣ基板１０は、支持基板であり、厚さが３００μｍ〜５００μｍで形成されている。単結晶ＳｉＣ層２０は、多結晶ＳｉＣ基板１０に単結晶ＳｉＣ基板２０ａを張り合わせ、スマートカット技術及び研磨により、厚さが１０μｍ以上、３０μｍ以下となるように形成されている。単結晶ＳｉＣ層２０は、単結晶ＳｉＣ層２０をスマートカット技術及び研磨により形成されたものであるため、単結晶ＳｉＣ基板に含まれていたマイクロパイプ２１が残っている。多結晶ＳｉＣ基板１０は、単結晶ＳｉＣ基板と異なりマイクロパイプのような欠陥を有していない。従って、単結晶ＳｉＣ層２０において、マイクロパイプ２１は、多結晶ＳｉＣ基板１０が張り合わされている裏面側となる一方の面において閉塞されている。
【００１７】
本実施の形態において、支持基板として、多結晶ＳｉＣ基板１０を用いているのは、価格が比較的安く、抵抗が高く熱伝導がよいからである。窒化物半導体膜を成長させる際に、用いられる基板材料としては、ダイヤモンド、ＳｉＣ、Ｓｉ等がある。ダイヤモンドは、熱伝導率が６００〜２０００Ｗ／（ｍ・Ｋ）、抵抗率が１０６〜１０１６Ω・ｃｍである。ＳｉＣは、熱伝導率が１００〜４００Ｗ／（ｍ・Ｋ）、抵抗率が１０６〜１０１２Ω・ｃｍである。Ｓｉは、熱伝導率が約１５０Ｗ／（ｍ・Ｋ）、抵抗率が約１０３Ω・ｃｍである。最も抵抗が高く熱伝導がよい材料は、ダイヤモンドであり、半導体装置の特性を向上させる観点からは最適である。しかしながら、ダイヤモンドは、大型の基板を作製することが困難であり価格も高いことから、現状において、低コストで半導体装置を供給する場合には不向きである。また、Ｓｉは熱伝導率が高く、価格も安いが、抵抗率が低いため寄生容量が大きくなり、半導体装置の特性の低下を招くおそれがある。このため、本実施の形態においては、単結晶ＳｉＣ層２０と同じＳｉＣにより形成されている多結晶ＳｉＣ基板１０を用いている。尚、支持基板は、経験等による知見に基づくならば、熱伝導率が１００Ｗ／（ｍ・Ｋ）以上であって、抵抗率が１×１０６以上の材料により形成されていることが好ましい。
【００１８】
核形成層３１は膜厚が約３０ｎｍのＡｌＮにより形成されており、バッファ層３２は膜厚が約３μｍのＧａＮにより形成されている。ＧａＮは成長条件によってはエピタキシャル成長の際に膜面方向に成長しやすい条件があり、このような条件で膜厚が約３μｍのＧａＮを成長させることにより、単結晶ＳｉＣ層２０の表面側となる他方の面に存在しているマイクロパイプ２１を閉塞することができる。このようにして、単結晶ＳｉＣ層２０に存在しているマイクロパイプ２１は、単結晶ＳｉＣ層２０の裏面側となる一方の面では、多結晶ＳｉＣ基板１０により閉塞される。また、単結晶ＳｉＣ層２０の表面側となる他方の面では、ＧａＮにより形成されたバッファ層３２等により閉塞される。よって、この後のプロセスにおいては、マイクロパイプ２１に異物が入り込むことがないため、半導体装置の歩留まりを向上させることができる。
【００１９】
電子走行層３３は、膜厚が約２００ｎｍのｉ−ＧａＮにより形成されており、スペーサ層３４は、膜厚が約５ｎｍのｉ−ＡｌＧａＮにより形成されている。電子供給層３５は、膜厚が約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。これにより、電子走行層３３において、電子走行層３３とスペーサ層３４との界面近傍には、２ＤＥＧ３３ａが生成される。キャップ層３６は、膜厚が約１０ｎｍのｎ−ＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。本実施の形態においては、電子走行層３３を第１の半導体層と記載し、電子供給層３５を第２の半導体層と記載し、スペーサ層３４を第３の半導体層と記載し、キャップ層３６を第４の半導体層と記載する場合がある。
【００２０】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２から図４に基づき説明する。本実施の形態においては、後述するスマートカット技術により、単結晶ＳｉＣ基板２０ａより単結晶ＳｉＣ層２０が形成されている。
【００２１】
最初に、図２（ａ）に示すように、半絶縁性の単結晶ＳｉＣ基板２０ａを準備する。この単結晶ＳｉＣ基板２０ａは厚さが、３００μｍ〜５００μｍであって、マイクロパイプ２１の密度が、１０個／ｃｍ２以上存在しているものであり、現在市販されている単結晶ＳｉＣ基板の中では、比較的価格の安い基板である。
【００２２】
次に、図２（ｂ）に示すように、単結晶ＳｉＣ基板２０ａの一方の面２０ｂより、水素イオン注入を行い、水素イオン注入層２２を形成する。水素イオン注入層２２は、単結晶ＳｉＣ基板２０ａの一方の面２０ｂから所望の深さ位置における水素の濃度が、所望の濃度となるような条件で、水素イオンを注入することにより形成する。
【００２３】
次に、図２（ｃ）に示すように、単結晶ＳｉＣ基板２０ａの一方の面２０ｂを支持基板となる厚さが３００μｍ〜５００μｍの多結晶ＳｉＣ基板１０に常温接合により張り合わせる。
【００２４】
次に、図３（ａ）に示すように、多結晶ＳｉＣ基板１０に単結晶ＳｉＣ基板２０ａが張り合わせられたものを４００℃〜６００℃の温度、例えば、５００℃の温度で熱処理を行う。これにより、単結晶ＳｉＣ基板２０ａの一部が水素イオン注入層２２において剥離され、多結晶ＳｉＣ基板１０に張り合わせられている残存する単結晶ＳｉＣ基板２０ａにより、単結晶ＳｉＣ層２０が形成される。このように、剥離により形成された単結晶ＳｉＣ層２０は、表面側には、水素イオン注入層２２の一部が残存しており、単結晶ＳｉＣ基板２０ａに存在していたマイクロパイプ２１も残っている。尚、単結晶ＳｉＣ層２０の裏面側となる一方の面には、多結晶ＳｉＣ基板１０が張り合わされているため、単結晶ＳｉＣ層２０の裏面側のマイクロパイプ２１は閉塞されている。
【００２５】
次に、図３（ｂ）に示すように、多結晶ＳｉＣ基板１０に張り合わされた単結晶ＳｉＣ層２０の表面をＣＭＰ（Chemical Mechanical Polishing）等により研磨する。これにより、単結晶ＳｉＣ層２０の表面に残存している水素イオン注入層２２を除去し、単結晶ＳｉＣ層２０の表面を平坦化し、厚さが１０μｍ以上、３０μｍ以下の単結晶ＳｉＣ層２０を形成する。尚、通常の単結晶ＳｉＣ基板におけるマイクロパイプの直径は、１μｍ〜３μｍであるため、単結晶ＳｉＣ層２０は、単結晶ＳｉＣ層２０におけるマイクロパイプ２１のアスペクト比が１０以下となるように形成することが好ましい。マイクロパイプ２１の深さが深く、アスペクト比が大きい場合には、マイクロパイプ２１の内部に異物が入り込むと、ウェット洗浄等によっては完全には除去することができない場合があり、この場合には、歩留まりの低下を招くおそれがあるからである。
【００２６】
次に、図３（ｃ）に示すように、単結晶ＳｉＣ層２０の他方の面の上に、窒化物半導体層を有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法によるエピタキシャル成長により形成する。尚、窒化物半導体層を成膜する際には、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法によるエピタキシャル成長により形成してもよい。
【００２７】
具体的には、単結晶ＳｉＣ層２０の表面の上に、ＭＯＶＰＥにより核形成層３１、バッファ層３２、電子走行層３３、スペーサ層３４、電子供給層３５、キャップ層３６を順次積層して形成する。ＭＯＶＰＥによる成膜においては、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、ｎ型の不純物元素となるＳｉをドープする際には、ＳｉＨ４（モノシラン）が用いられる。ＭＯＶＰＥにより窒化物半導体層を形成する際の成長圧力は５ｋＰａ〜１００ｋＰａであり、成長の際の基板温度は９００℃〜１２００℃である。
【００２８】
核形成層３１は、原料ガスとしてＴＭＡとＮＨ３を供給することにより形成された膜厚が約３０ｎｍのＡｌＮより形成されている。バッファ層３２は、原料ガスとしてＴＭＧとＮＨ３を供給することにより形成された膜厚が約３μｍのＧａＮにより形成されている。バッファ層３２を形成する際には、成長圧力は４０ｋＰａ、基板温度は１０５０℃の条件で形成する。この条件でＧａＮを成長させた場合、ＧａＮは面内方向にも成長するため、マイクロパイプ２１は単結晶ＳｉＣ層２０の表面側において閉塞される。これにより、単結晶ＳｉＣ層２０におけるマイクロパイプ２１は、単結晶ＳｉＣ層２０の裏面側となる一方の面では、多結晶ＳｉＣ基板１０により閉塞され、表面側となる他方の面では、ＧａＮにより形成されたバッファ層３２により閉塞される。
【００２９】
電子走行層３３は、原料ガスとしてＴＭＧとＮＨ３を供給することにより形成された膜厚が約２００μｍのｉ−ＧａＮにより形成されている。スペーサ層３４は、原料ガスとしてＴＭＧ、ＴＭＡ、ＮＨ３を供給することにより形成された膜厚が約５ｎｍのｉ−ＡｌＧａＮにより形成されている。電子供給層３５は、原料ガスとしてＴＭＧ、ＴＭＡ、ＮＨ３、ＳｉＨ４を供給して形成された膜厚が約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。キャップ層３６は、原料ガスとしてＴＭＧ、ＮＨ３、ＳｉＨ４を供給することにより形成された膜厚が約１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。
【００３０】
この後、キャップ層３６の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部において、塩素系ガスを用いたドライエッチング、または、Ａｒ等のイオンのイオン注入を行なうことにより、窒化物半導体層に不図示の素子分離領域を形成し、不図示のレジストパターンは有機溶剤等により除去する。
【００３１】
次に、図４（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域におけるキャップ層３６を除去する。具体的には、キャップ層３６の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングにより、レジストパターンの開口部におけるキャップ層３６を除去し、電子供給層３５を露出させる。この後、レジストパターンは、有機溶剤等により除去する。これにより、ソース電極４２及びドレイン電極４３が形成される領域において、電子供給層３５を露出させることができる。
【００３２】
次に、図４（ｂ）に示すように、露出している電子供給層３５の上にソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層３６及び電子供給層３５の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、露出している電子供給層３５及びレジストパターンの上に、ソース電極４２及びドレイン電極４３を形成するためのＴａ／Ａｌからなる金属積層膜を形成する。この金属積層膜は、膜厚が約２０ｎｍのＴａの上に膜厚が約２００ｎｍのＡｌが積層された膜であり、真空蒸着等による成膜により形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、電子供給層３５の上に残存する金属積層膜によりソース電極４２及びドレイン電極４３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の温度、例えば、５５０℃で熱処理を行なうことにより、オーミックコンタクトを確立させる。
【００３３】
次に、図４（ｃ）に示すように、キャップ層３６の上に、ゲート電極４１を形成する。具体的には、キャップ層３６、ソース電極４２及びドレイン電極４３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、キャップ層３６及びレジストパターンの上に、ゲート電極４１を形成するためのＮｉ／Ａｕからなる金属積層膜を形成する。この金属積層膜は、膜厚が約３０ｎｍのＮｉの上に膜厚が約４００ｎｍのＡｕが積層された膜であり、真空蒸着等による成膜により形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、キャップ層３６の上に残存する金属積層膜によりゲート電極４１が形成される。
【００３４】
以上の工程により、本実施の形態における半導体装置を製造することができる。尚、上記におけるゲート電極４１、ソース電極４２及びドレイン電極４３の構造は、一例であり、他の多層の金属積層膜により形成してもよく、また、単層の金属膜により形成してもよい。また、ゲート電極４１、ソース電極４２及びドレイン電極４３は、リフトオフ以外の方法により形成してもよく、ソース電極４２及びドレイン電極４３は、成膜した後においてオーミックコンタクトが得られるのであれば、熱処理等を行わなくともよい。また、ゲート電極４１を形成した後においては、必要に応じて熱処理を行なってもよい。
【００３５】
また、本実施の形態における半導体装置は、ゲート電極の直下の窒化物半導体層を除去することによりゲートリセスを形成し、ゲートリセスにゲート電極を形成した構造の半導体装置であってもよい。
【００３６】
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、電子供給層がＩｎＡｌＮにより形成された窒化物半導体装置である。本実施の形態における半導体装置は、多結晶ＳｉＣ基板１０の上に、単結晶ＳｉＣ層２０が形成されており、単結晶ＳｉＣ層２０の上に、核形成層３１、バッファ層３２、電子走行層３３、スペーサ層１３４、電子供給層１３５が順に積層されている。電子供給層１３５の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。
【００３７】
電子走行層３３は、膜厚が約２００ｎｍのｉ−ＧａＮにより形成されており、スペーサ層１３４は、膜厚が約１ｎｍのｉ−ＡｌＮにより形成されている。電子供給層１３５は、膜厚が約１０ｎｍのＩｎＡｌＮにより形成されている。これにより、電子走行層３３において、電子走行層３３とスペーサ層１３４との界面近傍には、２ＤＥＧ３３ａが生成される。本実施の形態においては、電子走行層３３を第１の半導体層と記載し、電子供給層１３５を第２の半導体層と記載し、スペーサ層１３４を第３の半導体層と記載する場合がある。
【００３８】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図６から図８に基づき説明する。
【００３９】
最初に、図６（ａ）に示すように、半絶縁性の単結晶ＳｉＣ基板２０ａを準備する。この単結晶ＳｉＣ基板２０ａは厚さが、３００μｍ〜５００μｍであって、マイクロパイプ２１の密度が、１０個／ｃｍ２以上存在しているものである。
【００４０】
次に、図６（ｂ）に示すように、単結晶ＳｉＣ基板２０ａの一方の面２０ｂより、水素イオン注入を行い、水素イオン注入層２２を形成する。水素イオン注入層２２は、単結晶ＳｉＣ基板２０ａの一方の面２０ｂから所望の深さ位置における水素の濃度が、所望の濃度となるような条件で、水素イオンを注入することにより形成する。
【００４１】
次に、図６（ｃ）に示すように、単結晶ＳｉＣ基板２０ａの一方の面２０ｂを支持基板となる厚さが３００μｍ〜５００μｍの多結晶ＳｉＣ基板１０に常温接合により張り合わせる。
【００４２】
次に、図７（ａ）に示すように、多結晶ＳｉＣ基板１０に単結晶ＳｉＣ基板２０ａが張り合わせられたものを４００℃〜６００℃の温度、例えば、５００℃の温度で熱処理を行う。これにより、単結晶ＳｉＣ基板２０ａの一部が水素イオン注入層２２において剥離され、多結晶ＳｉＣ基板１０に張り合わせられている残存する単結晶ＳｉＣ基板２０ａにより、単結晶ＳｉＣ層２０が形成される。このように、剥離により形成された単結晶ＳｉＣ層２０は、表面側には、水素イオン注入層２２の一部が残存しており、単結晶ＳｉＣ基板２０ａに存在していたマイクロパイプ２１も残っている。尚、単結晶ＳｉＣ層２０の裏面側となる一方の面には、多結晶ＳｉＣ基板１０が張り合わされているため、単結晶ＳｉＣ層２０の裏面側のマイクロパイプ２１は閉塞されている。
【００４３】
次に、図７（ｂ）に示すように、多結晶ＳｉＣ基板１０に張り合わされた単結晶ＳｉＣ層２０の表面をＣＭＰ等により研磨する。これにより、単結晶ＳｉＣ層２０の表面に残存している水素イオン注入層２２を除去し、単結晶ＳｉＣ層２０の表面を平坦化し、厚さが１０μｍ以上、３０μｍ以下の単結晶ＳｉＣ層２０を形成する。
【００４４】
次に、図７（ｃ）に示すように、単結晶ＳｉＣ層２０の他方の面の上に、窒化物半導体層を有機金属気相成長（ＭＯＶＰＥ）法によるエピタキシャル成長により形成する。尚、窒化物半導体層を成膜する際には、分子線エピタキシー（ＭＢＥ）法によるエピタキシャル成長により形成してもよい。
【００４５】
具体的には、単結晶ＳｉＣ層２０の表面の上に、ＭＯＶＰＥにより核形成層３１、バッファ層３２、電子走行層３３、スペーサ層１３４、電子供給層１３５を順次積層して形成する。ＭＯＶＰＥによる成膜においては、Ａｌの原料ガスにはＴＭＡが用いられ、Ｇａの原料ガスにはＴＭＧが用いられ、Ｉｎの原料ガスにはＴＭＩ（トリメチルインジウム）が用いられ、Ｎの原料ガスにはＮＨ３が用いられる。また、ＭＯＶＰＥにより窒化物半導体層を形成する際の成長圧力は５ｋＰａ〜１００ｋＰａであり、成長の際の基板温度は６００℃〜１２００℃である。
【００４６】
核形成層３１は、原料ガスとしてＴＭＡとＮＨ３を供給することにより形成された膜厚が約３０ｎｍのＡｌＮより形成されている。バッファ層３２は、原料ガスとしてＴＭＧとＮＨ３を供給することにより形成された膜厚が約３μｍのＧａＮにより形成されている。バッファ層３２を形成する際には、成長圧力は４０ｋＰａ、基板温度は１０５０℃の条件で形成する。この条件でＧａＮを成長させた場合、ＧａＮは面内方向にも成長するため、マイクロパイプ２１は単結晶ＳｉＣ層２０の表面側において閉塞される。これにより、単結晶ＳｉＣ層２０におけるマイクロパイプ２１は、単結晶ＳｉＣ層２０の裏面側となる一方の面では、多結晶ＳｉＣ基板１０により閉塞され、表面側となる他方の面では、ＧａＮにより形成されたバッファ層３２により閉塞される。
【００４７】
電子走行層３３は、原料ガスとしてＴＭＧとＮＨ３を供給することにより形成された膜厚が約２００ｍのｉ−ＧａＮにより形成されている。スペーサ層１３４は、原料ガスとしてＴＭＡ、ＮＨ３を供給することにより形成された膜厚が約１ｎｍのｉ−ＡｌＮにより形成されている。電子供給層１３５は、原料ガスとしてＴＭＩ、ＴＭＡ、ＮＨ３を供給して形成された膜厚が約１０ｎｍのＩｎＡｌＮにより形成されている。
【００４８】
この後、電子供給層１３５の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部において、塩素系ガスを用いたドライエッチング、または、Ａｒ等のイオンのイオン注入を行なうことにより、窒化物半導体層に不図示の素子分離領域を形成し、不図示のレジストパターンは、有機溶剤等により除去する。
【００４９】
次に、図８（ａ）に示すように、電子供給層１３５の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層１３５の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、露出している電子供給層１３５及びレジストパターンの上に、ソース電極４２及びドレイン電極４３を形成するためのＴａ／Ａｌからなる金属積層膜を形成する。この金属積層膜は、膜厚が約２０ｎｍのＴａの上に膜厚が約２００ｎｍのＡｌが積層された膜であり、真空蒸着等による成膜により形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、電子供給層１３５の上に残存する金属積層膜によりソース電極４２及びドレイン電極４３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の温度、例えば、５５０℃で熱処理を行なうことにより、オーミックコンタクトを確立させる。
【００５０】
次に、図８（ｂ）に示すように、電子供給層１３５の上に、ゲート電極４１を形成する。具体的には、電子供給層１３５、ソース電極４２及びドレイン電極４３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、キャップ層３６及びレジストパターンの上に、ゲート電極４１を形成するためのＮｉ／Ａｕからなる金属積層膜を形成する。この金属積層膜は、膜厚が約３０ｎｍのＮｉの上に膜厚が約４００ｎｍのＡｕが積層された膜であり、真空蒸着等による成膜により形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、電子供給層１３５の上に残存する金属積層膜によりゲート電極４１が形成される。
【００５１】
以上の工程により、本実施の形態における半導体装置を製造することができる。
【００５２】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５３】
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図９に基づき説明する。本実施の形態における半導体装置は、支持基板に多結晶ダイヤモンド基板を用いて、第１の実施の形態と同様の構造の窒化物半導体膜を形成した半導体装置である。ダイヤモンドは、高価ではあるが、熱伝導率が高いため、支持基板に多結晶ダイヤモンド基板を用いることにより、放熱特性が極めて良好となるため、半導体装置の特性を大幅に向上させることができるという利点がある。
【００５４】
本実施の形態は、多結晶ダイヤモンド基板２１０の上に、単結晶ＳｉＣ層２０が形成されており、単結晶ＳｉＣ層２０の上に、核形成層３１、バッファ層３２、電子走行層３３、スペーサ層３４、電子供給層３５、キャップ層３６が順に積層されている。電子供給層３５の上には、ソース電極４２、ドレイン電極４３が形成されており、キャップ層３６の上には、ゲート電極４１が形成されている。
【００５５】
多結晶ダイヤモンド基板２１０は、支持基板であり、厚さが３００μｍ〜５００μｍで形成されている。単結晶ＳｉＣ層２０は、多結晶ダイヤモンド基板２１０に単結晶ＳｉＣ基板２０ａを張り合わせ、スマートカット技術及び研磨により、厚さが１μｍ以上、３０μｍ以下となるように形成されている。単結晶ＳｉＣ層２０は、単結晶ＳｉＣ層２０をスマートカット技術及び研磨により形成されたものであるため、単結晶ＳｉＣ基板に含まれていたマイクロパイプ２１が残っている。多結晶ダイヤモンド基板２１０は、単結晶ＳｉＣ基板と異なりマイクロパイプのような欠陥を有していない。従って、単結晶ＳｉＣ層２０におけるマイクロパイプ２１は、多結晶ダイヤモンド基板２１０が張り合わされている裏面側となる一方の面で閉塞されている。
【００５６】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１０から図１２に基づき説明する。
【００５７】
最初に、図１０（ａ）に示すように、半絶縁性の単結晶ＳｉＣ基板２０ａを準備する。この単結晶ＳｉＣ基板２０ａは厚さが、３００μｍ〜５００μｍであって、マイクロパイプ２１の密度が、１０個／ｃｍ２以上存在している。
【００５８】
次に、図１０（ｂ）に示すように、単結晶ＳｉＣ基板２０ａの一方の面２０ｂより、水素イオン注入を行い、水素イオン注入層２２を形成する。水素イオン注入層２２は、単結晶ＳｉＣ基板２０ａの一方の面２０ｂから所望の深さ位置における水素の濃度が、所望の濃度となるような条件で、水素イオンを注入することにより形成する。
【００５９】
次に、図１０（ｃ）に示すように、単結晶ＳｉＣ基板２０ａの一方の面２０ｂを支持基板となる厚さが３００μｍ〜５００μｍの多結晶ダイヤモンド基板２１０に常温接合により張り合わせる。
【００６０】
次に、図１１（ａ）に示すように、多結晶ダイヤモンド基板２１０に単結晶ＳｉＣ基板２０ａが張り合わせられたものを４００℃〜６００℃の温度、例えば、５００℃の温度で熱処理を行う。これにより、単結晶ＳｉＣ基板２０ａの一部が水素イオン注入層２２において剥離され、多結晶ダイヤモンド基板２１０に張り合わせられている残存する単結晶ＳｉＣ基板２０ａにより、単結晶ＳｉＣ層２０が形成される。このように、剥離により形成された単結晶ＳｉＣ層２０は、表面側には、水素イオン注入層２２の一部が残存しており、単結晶ＳｉＣ基板２０ａに存在していたマイクロパイプ２１も残っている。尚、単結晶ＳｉＣ層２０の裏面側となる一方の面には、多結晶ダイヤモンド基板２１０が張り合わされているため、単結晶ＳｉＣ層２０の裏面側のマイクロパイプ２１は閉塞されている。
【００６１】
次に、図１１（ｂ）に示すように、多結晶ダイヤモンド基板２１０に張り合わされた単結晶ＳｉＣ層２０の表面をＣＭＰ等により研磨する。これにより、単結晶ＳｉＣ層２０の表面に残存している水素イオン注入層２２を除去し、単結晶ＳｉＣ層２０の表面を平坦化し、厚さが１μｍ以上、３０μｍ以下の単結晶ＳｉＣ層２０を形成する。
【００６２】
次に、図１１（ｃ）に示すように、単結晶ＳｉＣ層２０の他方の面の上に、窒化物半導体層を有機金属気相成長（ＭＯＶＰＥ）法によるエピタキシャル成長により形成する。尚、窒化物半導体層を成膜する際には、分子線エピタキシー（ＭＢＥ）法によるエピタキシャル成長により形成してもよい。具体的には、単結晶ＳｉＣ層２０の表面の上に、ＭＯＶＰＥにより核形成層３１、バッファ層３２、電子走行層３３、スペーサ層３４、電子供給層３５、キャップ層３６を順次積層して形成する。
【００６３】
核形成層３１は、原料ガスとしてＴＭＡとＮＨ３を供給することにより形成された膜厚が約３０ｎｍのＡｌＮより形成されている。バッファ層３２は、原料ガスとしてＴＭＧとＮＨ３を供給することにより形成された膜厚が約３μｍのＧａＮにより形成されている。バッファ層３２を形成する際には、成長圧力は４０ｋＰａ、基板温度は１０５０℃の条件で形成する。この条件でＧａＮを成長させた場合、ＧａＮは面内方向にも成長するため、マイクロパイプ２１は単結晶ＳｉＣ層２０の表面側において閉塞される。これにより、単結晶ＳｉＣ層２０におけるマイクロパイプ２１は、単結晶ＳｉＣ層２０の裏面側となる一方の面では、多結晶ダイヤモンド基板２１０により閉塞され、表面側となる他方の面では、ＧａＮにより形成されたバッファ層３２により閉塞される。
【００６４】
電子走行層３３は、原料ガスとしてＴＭＧとＮＨ３を供給することにより形成された膜厚が約２００ｍのｉ−ＧａＮにより形成されている。スペーサ層３４は、原料ガスとしてＴＭＧ、ＴＭＡ、ＮＨ３を供給することにより形成された膜厚が約５ｎｍのｉ−ＡｌＧａＮにより形成されている。電子供給層３５は、原料ガスとしてＴＭＧ、ＴＭＡ、ＮＨ３、ＳｉＨ４を供給して形成された膜厚が約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。キャップ層３６は、原料ガスとしてＴＭＧ、ＮＨ３、ＳｉＨ４を供給することにより形成された膜厚が約１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが約５×１０１８ｃｍ−３の濃度でドープされている。
【００６５】
この後、キャップ層３６の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部において、塩素系ガスを用いたドライエッチング、または、Ａｒ等のイオンのイオン注入を行なうことにより、窒化物半導体層に不図示の素子分離領域を形成し、不図示のレジストパターンは、有機溶剤等により除去する。
【００６６】
次に、図１２（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域におけるキャップ層３６を除去する。
【００６７】
次に、図１２（ｂ）に示すように、露出している電子供給層３５の上にソース電極４２及びドレイン電極４３を形成する。
【００６８】
次に、図１２（ｃ）に示すように、キャップ層３６の上に、ゲート電極４１を形成する。
【００６９】
以上の工程により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、第２の実施の形態における半導体装置においても適用可能である。
【００７０】
〔第４の実施の形態〕
（半導体装置）
次に、第４の実施の形態について説明する。本実施の形態における半導体装置は、ゲート絶縁膜が形成されている半導体装置であり、図１３に示されるように、第１の実施の形態における半導体装置にゲート絶縁膜が形成されている構造の半導体装置である。
【００７１】
本実施の形態における半導体装置は、多結晶ＳｉＣ基板１０の上に、単結晶ＳｉＣ層２０が形成されており、単結晶ＳｉＣ層２０の上に、核形成層３１、バッファ層３２、電子走行層３３、スペーサ層３４、電子供給層３５、キャップ層３６が順に積層されている。電子供給層３５の上には、ソース電極４２、ドレイン電極４３が形成されており、キャップ層３６の上には、ゲート絶縁膜となる絶縁膜３５０が形成されており、絶縁膜３５０の上にゲート電極４１が形成されている。本実施の形態における半導体装置は、ゲート絶縁膜となる絶縁膜３５０が形成されているため、ゲートリーク電流を減らすことができる。
【００７２】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、第１の実施の形態における半導体装置の製造方法の図２（ａ）から図４（ｂ）に示される工程までは同じであるため、図４（ｂ）に示される工程以降の工程について説明する。
【００７３】
図４（ｂ）に示すように、露出している電子供給層３５の上にソース電極４２及びドレイン電極４３を形成した後、図１４（ａ）に示すように、キャップ層３６の上にゲート絶縁膜となる絶縁膜３５０を形成する。具体的には、絶縁膜３５０は、ＡＬＤ（Atomic Layer Deposition）により膜厚が約３０ｎｍのＡｌ２Ｏ３を成膜することにより形成する。
【００７４】
次に、図１４（ｂ）に示すように、絶縁膜３５０の上に、ゲート電極４１を形成する。具体的には、絶縁膜３５０、ソース電極４２及びドレイン電極４３の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、絶縁膜３５０及びレジストパターンの上に、ゲート電極４１を形成するためのＮｉ／Ａｕからなる金属積層膜を形成する。この金属積層膜は、膜厚が約３０ｎｍのＮｉの上に膜厚が約４００ｎｍのＡｕが積層された膜であり、真空蒸着等による成膜により形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともに、リフトオフにより除去する。これにより、絶縁膜３５０の上に残存する金属積層膜によりゲート電極４１が形成される。
【００７５】
以上の工程により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、第２の及び第３の実施の形態における半導体装置においても適用可能である。
【００７６】
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００７７】
本実施の形態における半導体デバイスは、第１から第４の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１５に基づき説明する。尚、図１５は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第４の実施の形態に示されているものとは、異なっている。
【００７８】
最初に、第１から第４の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第４の実施の形態における半導体装置に相当するものである。
【００７９】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第４の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第４の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第４の実施の形態における半導体装置のドレイン電極４３と接続されている。
【００８０】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００８１】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第４の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
【００８２】
最初に、図１６に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１６に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１６に示す例では３つ）４６８を備えている。図１６に示す例では、第１から第４の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００８３】
次に、図１７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１７に示す例では、パワーアンプ４７３は、第１から第４の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１７に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００８４】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００８５】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
支持基板と、
前記支持基板の上に一方の面が張り合わされた内部にマイクロパイプを有する単結晶ＳｉＣ層と、
前記単結晶ＳｉＣ層の他方の面の上に形成された窒化物半導体層と、
を有し、
前記単結晶ＳｉＣ層の他方の面における前記マイクロパイプは、前記窒化物半導体層において閉塞されていることを特徴とする半導体装置。
（付記２）
前記単結晶ＳｉＣ層の厚さは、１μｍ以上、３０μｍ以下であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記支持基板は、抵抗率が１×１０６Ω・ｃｍ以上であって、熱伝導率が１００Ｗ／ｍ・Ｋ以上の材料により形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記支持基板は、炭素を含む材料により形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記支持基板は、多結晶ＳｉＣ基板であることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記６）
前記支持基板は、多結晶ダイヤモンド基板であることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記７）
前記窒化物半導体層は、
前記単結晶ＳｉＣ層の他方の面の上に形成されたバッファ層と、
前記バッファ層の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された、ゲート電極、ソース電極及びドレイン電極と、
を有し、
前記マイクロパイプは、前記バッファ層において閉塞されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記バッファ層は、ＧａＮを含む材料により形成されていることを特徴とする付記７に記載の半導体装置。
（付記９）
前記第２の半導体層の上には絶縁膜が形成されており、
前記ゲート電極は、前記絶縁膜の上に形成されていることを特徴とする付記７または８に記載の半導体装置。
（付記１０）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記７から９のいずれかに記載の半導体装置。
（付記１１）
前記第１の半導体層と前記第２の半導体層の間には、ＡｌＧａＮを含む材料により第３の半導体層が形成されており、
前記第２の半導体層の上には、ＧａＮを含む材料により第４の半導体層が形成されていることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＩｎＡｌＮを含む材料により形成されていることを特徴とする付記７から９のいずれかに記載の半導体装置。
（付記１３）
前記第１の半導体層と前記第２の半導体層の間には、ＡｌＮを含む材料により第３の半導体層が形成されていることを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記単結晶ＳｉＣ層に含まれているマイクロパイプの密度は、１０個／ｃｍ２以上であることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１６）
付記１から１４のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１７）
内部にマイクロパイプを有する単結晶ＳｉＣ基板に水素イオン注入することにより、前記単結晶ＳｉＣ基板の一方の面より所定の深さに水素イオン注入層を形成する工程と、
前記単結晶ＳｉＣ基板の一方の面に、支持基板を張り合わせる工程と、
前記支持基板と前記単結晶ＳｉＣ基板とが張り合わされたものを加熱することにより、前記水素イオン注入層より、前記単結晶ＳｉＣ基板の一部を剥離し、前記支持基板の表面に残る前記単結晶ＳｉＣ基板により、単結晶ＳｉＣ層を形成する工程と、
前記単結晶ＳｉＣ層の他方の面の上に窒化物半導体層をエピタキシャル成長させることにより、前記窒化物半導体層において、前記マイクロパイプを閉塞させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１８）
前記支持基板は、多結晶ＳｉＣ基板であることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）
前記支持基板は、多結晶ダイヤモンド基板であることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記２０）
前記マイクロパイプを閉塞させる工程は、前記単結晶ＳｉＣ層の上に、前記窒化物半導体層として、ＧａＮを含む材料によりバッファ層を形成し、前記バッファ層の上に、窒化物半導体により第１の半導体層を形成し、前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成するものであって、
前記マイクロパイプは、前記バッファ層において閉塞されていることを特徴とする付記１７から１９のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【００８６】
１０        多結晶ＳｉＣ基板
２０        単結晶ＳｉＣ層
２０ａ      単結晶ＳｉＣ基板
２０ｂ      単結晶ＳｉＣ基板の一方の面
２１        マイクロパイプ
２２        水素イオン注入層
３１        核形成層
３２        バッファ層
３３        電子走行層（第１の半導体層）
３３ａ      ２ＤＥＧ
３４        スペーサ層（第３の半導体層）
３５        電子供給層（第２の半導体層）
３６        キャップ層（第４の半導体層）
４１        ゲート電極
４２        ソース電極
４３        ドレイン電極
【図１】
2016139655.tif 000003
【図２】
2016139655.tif 000004
【図３】
2016139655.tif 000005
【図４】
2016139655.tif 000006
【図５】
2016139655.tif 000007
【図６】
2016139655.tif 000008
【図７】
2016139655.tif 000009
【図８】
2016139655.tif 000010
【図９】
2016139655.tif 000011
【図１０】
2016139655.tif 000012
【図１１】
2016139655.tif 000013
【図１２】
2016139655.tif 000014
【図１３】
2016139655.tif 000015
【図１４】
2016139655.tif 000016
【図１５】
2016139655.tif 000017
【図１６】
2016139655.tif 000018
【図１７】
2016139655.tif 000019