(57)【要約】      （修正有）【課題】安定的な表示品質を有し、生産歩留まりを向上させる３つの導電層を有する液晶表示パネルを提供する。【解決手段】表示パネルは、第１基板Ｓ１と、第１基板と対向する第２基板Ｓ２と、第１基板と第２基板との間に位置する液晶層ＬＣとを含む。第１基板は、第１ベースプレート１１と、第１ベースプレート上に形成され、かつ、互いに交差した複数の走査線及びデータ線と、を含む。２つの隣接する走査線と、２つの隣接するデータ線とは、画素領域を画定する。各画素領域は、第１ベースプレート上方に形成された第１透明導電層１３と、第１透明導電層上に形成された絶縁層１４と、絶縁層上に形成された第２透明導電層１５とを含む。第２基板は、第２ベースプレート２１と、第２ベースプレートに形成された第３透明導電層２３とを含む。【選択図】図１
2016139137.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルであって、
第１基板であり、
第１ベースプレートと、
前記第１ベースプレート上に形成され、かつ、互いに交差した走査線及びデータ線であり、隣接する走査線のうちの２つと、隣接するデータ線のうちの２つとが、画素領域を画定し、前記画素領域のうちの１つが、
前記第１ベースプレート上に形成された第１透明導電層と、
前記第１透明導電層上に形成された絶縁層と、
前記絶縁層上に形成された第２透明導電層と、を有する、走査線及びデータ線と、を含む、第１基板と、
前記第１基板に対向し、第２ベースプレートと、前記第２ベースプレートに形成された第３透明導電層と、を有する第２基板と、
前記第１基板と前記第２基板との間に位置する液晶層と、
を含む、表示パネル。
【請求項２】
前記表示パネルの動作中、第１縦電界が、前記第１透明導電層と前記第３透明導電層との間で生成され、第２縦電界が、前記第２透明導電層と前記第３透明導電層との間で生成される、請求項１に記載の表示パネル。
【請求項３】
前記第１透明導電層は、全膜であり、前記第２透明導電層はパターン化された膜である、請求項１に記載の表示パネル。
【請求項４】
前記第１透明導電層及び前記第２透明導電層は、異なるパターンを有する、請求項１に記載の表示パネル。
【請求項５】
前記第１透明導電層は、互いに分離された第１全断面及び第２全断面を含み、前記第１全断面及び前記第２全断面は、前記画素領域の第１トランジスタ及び第２トランジスタにそれぞれ結合される、請求項４に記載の表示パネル。
【請求項６】
前記第１透明導電層は、前記第２透明導電層に電気的に接続される、請求項１に記載の表示パネル。
【請求項７】
前記第１透明導電層及び前記第２透明導電層は、独立して制御される、請求項１に記載の表示パネル。
【請求項８】
前記第１透明導電層は、前記画素領域の第１トランジスタに電気的に接続され、前記第２透明導電層は、前記画素領域の第２トランジスタに電気的に接続される、請求項７に記載の表示パネル。
【請求項９】
前記表示パネルの動作中、前記第１透明導電層には、ＶＭＩＴＯの電圧が印加され、前記第２透明導電層には、ＶＴＩＴＯの電圧が印加され、
【数２】
2016139137.tif 000005
である、請求項７に記載の表示パネル。
【請求項１０】
前記絶縁層は、１０００Å〜４０００Åの範囲の厚さを有する、請求項１に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、表示パネルに関し、特に液晶表示パネルに関する。
【背景技術】
【０００２】
今日、スマートフォン、タブレット型パーソナルコンピュータ（つまり、タブレットＰＣ、フラットＰＣ、例えばｉＰａｄ）、ラップトップ、モニタ、テレビなどの、表示パネルを有する電子製品は、日々の仕事及び娯楽にとって必要なツールである。液晶表示（ＬＣＤ）パネルは、最も広く使用されている表示パネルである。
【０００３】
フラットディスプレイ、電子視覚ディスプレイ及び画像ディスプレイに適用可能なＬＣＤパネルに関し、２つの透明電極間に整列された液晶分子は、電界が印加されるときの電界の多孔性及び大きさによって連続的に回転し、印加された電圧を変化させることによって、異なる階調表現が調整され、かつ、実現され得る。米国特許第８０４５０９９Ｂ２号の図２に記載されるように、カラーフィルタ層における全電極と、ＰＳＡ処理のために微小のスリット（ｓｌｉｔ）を有するパターン化された電極とが液晶ディスプレイに構成される。ＬＣＤパネルは、小型、軽量、持ち運びやすさ、手頃な価格、高い表示品質及び動作信頼性などの優れた特性を有する。また、視聴者の目はＬＣＤパネルを見る方がより快適に感じる。旧型の陰極線管（ＣＲＴ）モニタは、ＬＣＤパネルに取って代われられた。現在、消費者のためにＬＣＤパネルは、大きさ、形状及び解像度においてさまざまな選択を提供する。しかしながら、表示パネルの質は、プロセスの変動により影響を受ける。製造工程における詳細だけでなく、製品の要件を満たす電気的性能及び信頼性も考慮することが重要である。例えば、正規の表示パネルは、高透過率、高生産歩留まり、高動作信頼性及び安定的表示品質といった優れた電気的特性を有さなければならない。しかしながら、プロセスの変動は、表示品質だけでなく、これらの電気的特性にかなりの影響を及ぼす可能性がある。
【発明の概要】
【０００４】
本開示は、より良好な表示品質を有する表示パネルに関し、プロセスの変動は、表示パネルの電気的性能により少ない影響を及ぼす。従って、実施形態の表示パネルは、安定的な表示品質を有し、それにより、生産歩留まりを向上させる。
【０００５】
本開示の一実施形態によると、表示パネルが提供される。当該表示パネルは、第１基板と、第１基板に対向する第２基板と、第１基板と第２基板との間に位置する液晶層とを含む。第１基板は、第１ベースプレートと、第１ベースプレート上に形成され、かつ、互いに交差した複数の走査線及び複数のデータ線とを含む。２つの隣接する走査線及び２つの隣接するデータ線は、画素領域を画定する。各画素領域は、第１ベースプレート上に形成された第１透明導電層と、第１透明導電層上に形成された絶縁層と、絶縁層上に形成された第２透明導電層とを含む。第２基板は、第２ベースプレートと、第２ベースプレートに形成された第３透明導電層とを含む。
【０００６】
本開示の上記及び他の態様は、好ましく、非限定的な実施形態の以下の詳細な説明に関して、より深く理解されるだろう。以下の説明は、添付の図面を参照して行われる。
【図面の簡単な説明】
【０００７】
【図１】本開示の第１の実施形態に従った、ＰＳＶＡモードＬＣＤパネルを示す図である。
【図２Ａ】第１の実施形態の表示パネルにおけるＭＩＴＯ及びＴＩＴＯの３つの異なる適用可能な構成の断面図である。
【図２Ｂ】第１の実施形態の表示パネルにおけるＭＩＴＯ及びＴＩＴＯの３つの異なる適用可能な構成の断面図である。
【図２Ｃ】第１の実施形態の表示パネルにおけるＭＩＴＯ及びＴＩＴＯの３つの異なる適用可能な構成の断面図である。
【図３】本開示の第１の実施形態に従った、表示パネルの単一画素領域におけるＭＩＴＯパターン及びＴＩＴＯパターンの上面図である。
【図４Ａ】単一絶縁層と、第１透明導電層と第２透明導電層との間に位置する多層絶縁体（ｍｕｌｔｉ−ｌａｙｅｒ  ｉｎｓｕｌａｔｉｏｎ）を示す図である。
【図４Ｂ】単一絶縁層と、第１透明導電層と第２透明導電層との間に位置する多層絶縁体を示す図である。
【図５Ａ】従来型ＬＣＳモードＬＣＤパネルの単一画素領域を示す図である。
【図５Ｂ】本開示の第２の実施形態に従ったＬＣＳモードＬＣＤパネルの単一画素領域を示す図である。
【図５Ｃ】本開示の第２の実施形態に従ったＬＣＳモードＬＣＤパネルの単一画素領域を示す図である。
【図６】本開示の第２の実施形態に従った、表示パネルの単一画素領域におけるＭＩＴＯパターン及びＴＩＴＯパターンの上面図である。
【図７】本開示の第２の実施形態に従った、別の表示パネルの単一画素領域におけるＭＩＴＯパターン及びＴＩＴＯパターンの上面図である。
【図８】本開示の第２の実施形態に従った、更なる表示パネルの単一画素領域におけるＭＩＴＯパターン及びＴＩＴＯパターンの上面図である。
【図９】２つのシミュレーション条件における全ＭＩＴＯ膜（ｆｕｌｌ  ＭＩＴＯ  ｆｉｌｍ）及びパターン化されたＴＩＴＯ膜のＶ−Ｔ（電圧−透過率）曲線を示す図である。
【図１０】本開示の第３の実施形態に従った、表示パネルの単一画素領域におけるＭＩＴＯパターン及びＴＩＴＯパターンの上面図である。
【図１１Ａ】表１における３電極設計（３−ｅｌｅｃｔｒｏｄｅ  ｄｅｓｉｇｎ）のＥＭＳ写真である。
【図１１Ｂ】表１における３電極設計のＥＭＳ写真である。
【図１１Ｃ】表１における３電極設計のＥＭＳ写真である。
【図１１Ｄ】表１における３電極設計のＥＭＳ写真である。
【図１１Ｅ】表１における３電極設計のＥＭＳ写真である。
【図１１Ｆ】表１における３電極設計のＥＭＳ写真である。
【図１１Ｇ】表１における比較のＥＭＳ写真である。
【図１１Ｈ】表１における比較のＥＭＳ写真である。
【図１１Ｉ】表１における比較のＥＭＳ写真である。
【図１１Ｊ】表１における比較のＥＭＳ写真である。
【図１１Ｋ】表１における比較のＥＭＳ写真である。
【図１１Ｌ】表１における比較のＥＭＳ写真である。
【発明を実施するための形態】
【０００８】
本開示の実施形態において、透過率を向上させ、かつ、安定的な表示品質を有するように電極設計を提供することにより、表示パネルが開示される。また、安定的な表示品質の結果は、製造工程における変動によって容易に影響を受けない。従って、本実施形態の設計によって製造された表示パネルの製造歩留まりは向上する。更に、実施形態の電極設計を採用した表示パネルは、高開口率などの良好な電気的及び構造的特性を有して適用化における製品の要件を満たす。また、本実施形態の電極設計の製造は、現行のプロセスと高い互換性がある。従って、本実施形態の設計は、製造されたような表示パネルに、優良、かつ、安定的な表示品質を持たせるだけでなく、大量生産にも適している。
【０００９】
添付の図の参照に伴って、いくつかの実施形態が詳細に説明される。本開示の実施形態は、ポリマー安定化縦配向（ＰＳＶＡ：ｐｏｌｙｍｅｒ  ｓｔａｂｉｌｉｚａｔｉｏｎ  ｖｅｒｔｉｃａｌ−ａｌｉｇｎｍｅｎｔ）モードの液晶表示（ＬＣＤ）パネルに適用され得る。なお、本発明の全ての実施形態が図示されてはいない。実施形態の構造の詳細は、例示目的のために提供され、実施形態の詳細な説明は、本開示を限定するように意図されていない。実用化の要件を満たすように、修正及び変更は、本開示の精神から逸脱することなく行われ得る。従って、特段図示していない本開示の他の実施形態が存在する可能性がある。更に、添付の図面は、実施形態の明確な図示のために簡略化されており、図面の大きさ及び比率は、実際の製品に直接比例せず、本開示を限定するものとして解釈されるべきではない。従って、明細書及び図面は、限定的意味というよりはむしろ、例示的意味とみなされる。また、実施形態の同一及び／又は同様の素子は、同一及び／又は同様の参照符号で表される。
【００１０】
また、明細書及び請求項において要素を修飾する「第１（ｆｉｒｓｔ）」、「第２（ｓｅｃｏｎｄ）」、「第３（ｔｈｉｒｄ）」などの順序を表す用語の使用は、それ自体によって、ある請求項の優先順位、優位性、順番を含意するものではなく、方法を行う行為が実施される時間的な順序を含意するものでもない。これらは、特定の名称を有する１つの請求項の要素を同一の名称（順序を表す用語の使用を除く）を有する別の要素と区別して請求項の要素を区別するように、単にラベルとして使用されているだけである。
[第１の実施形態]
【００１１】
図１は、本開示の第１の実施形態に従った、ＰＳＶＡモードのＬＣＤパネルを図示する。表示パネルは、第１基板Ｓ１と、第１基板Ｓ１に対向して配置された第２基板Ｓ２と、第１基板Ｓ１と第２基板Ｓ２との間に配置された液晶層ＬＣとを含む。例えば、第１基板Ｓ１及び第２基板Ｓ２は、ＴＦＴ基板及びＣＦ基板であり、この構造は、実施形態の関連構成を図示するために取られる。しかしながら、本開示は、この構造及び図示した詳細に限定されない。
【００１２】
一実施形態において、第１基板Ｓ１は、図１に図示するように、第１ベースプレート１１と、第１ベースプレート１１上に形成された第１透明導電層１３と、第１透明導電層１３上に形成された絶縁層１４と、絶縁層１４上に形成された第２透明導電層１５とを含む。また、第１基板Ｓ１は、複数のトランジスタと、画素設計に従って第１ベースプレート１１上に形成された複数のパターン化されたトレース（ゲート線及びデータ線など）とを含む。パターン化されたインジウム錫酸化物（ＩＴＯ）層（いくつかのスリットを有する）は、第２透明導電層１５として実施され、これは画素電極として機能する。本実施形態によると、第１透明導電層１３は第２透明導電層１５の下方に位置し、絶縁層１４によって第２透明導電層１５から分離される。第１の実施形態において、第１透明導電層１３は、全ＩＴＯ膜（ｆｕｌｌ  ＩＴＯ  ｆｉｌｍ）であり、これは、微小なスリットを形成せずにＩＴＯ膜を有するＴＮモードＬＣＤに適用され得る。上記の第１基板Ｓ１の構成によると、第１透明導電層１３は、中央ＩＴＯ（以下、「ＭＩＴＯ」と称す）と呼ぶことができ、第２透明導電層１５は、上部ＩＴＯ（以下、「ＴＩＴＯ」と称す）と呼ぶことができる。更に、明細書及び請求項における「〜の上（ｏｎ）」などといった順序を表す用語は、上に位置する関連した素子／層を言い、縦に積層された関連した素子／層は、互いに直接的に接触するか、あるいは、他の素子／層はその間に加えられ得る。
【００１３】
第１基板Ｓ１に対向する第２基板Ｓ２は、第２ベースプレート２１と、第２ベースプレート２１に形成された第３透明導電層２３とを含む。一実施形態において、第３透明導電層２３は、全ＩＴＯ膜である。遮光層（ブラックマトリクス）、カラーレジスト層、他の保護層及びスペーサなどといった当業者に公知の第２基板Ｓ２の他の素子は、図１では省略され、図示されてない。スペーサを例にとると、スペーサは、第１基板Ｓ１と第２基板Ｓ２との間のセルギャップを一定の距離で維持し、セルギャップはＬＣ層のＬＣ分子で充填される。これらの公知の層及び素子の位置及び機能の詳細については、本明細書では重複して説明しない。
【００１４】
第１の実施形態において、第１透明導電層１３は、第２透明導電層１５に電気的に接続され得る。表示パネルが動作されると（つまり、外部電界がＬＣ層に印加されると）、同一の圧力が第１透明導電層１３及び第２透明導電層１５に印加される。第１縦電界Ｅ１は、第１透明導電層１３と第３透明導電層２３との間に生成され、第２縦電界Ｅ２は、第２透明導電層１５と第３透明導電層２３との間に生成される。ＰＳＶＡモードＬＣＤパネルにおいて、ＬＣ分子のチルト方向は、第２透明導電層１５のパターン（例えば、画素ＩＴＯパターン）によって決まり、ＬＣ分子は、電界の方向に沿って再配向され、かつ、整列される（電界はＬＣ分子に対する電気力を有する）。本実施形態の電極設計によると、表示パネルの電界強度は、有意に向上されることができ、それにより、ＬＣ分子における縦方向の配向力を増加させる。従って、具現化された電極設計と共に適用した表示パネルは、より速い応答時間及びより高い透過率などのより良好な動作特性を有する。
【００１５】
第１透明導電層１３及び第２透明導電層１５を電気的に接続する方法がいくつかあり、３つの異なる方法が以下で図示のために例示される。第１の実施形態の表示パネルにおけるＭＩＴＯ及びＴＩＴＯの３つの異なる適用可能な構成の断面図である、図２Ａ〜図２Ｃを参照されたい。絶縁層１４上の第２透明導電層１５は、パターン化された第２金属層Ｍ２（ソース及びドレイン領域を画定）にコンタクトホール１６により電気的に接続され得る。絶縁層１４の下の第１透明導電層１３は、コンタクトホール１６によって第２透明導電層１５に電気的に接続され得る（図２Ａ及び図２Ｂに図示のとおり）。代替的に、第２透明導電層１５への電気的接続を実現するために、第１透明導電層１３は、パターン化された第２金属層Ｍ２に接続され得る（図２Ｃに図示のとおり）。なお、パターン化された第１金属層、ゲート絶縁層、活性層及び他の保護層などといった、パターン化された第２金属層Ｍ２とベースプレートとの間に構成された他の層及び素子は、図２Ａ〜図２Ｃに図示されていない。これらの層及び素子（ＴＦＴを含む）の構成は、当業者に公知であり、本明細書では重複して説明しない。
【００１６】
図３は、本開示の第１の実施形態に従った表示パネルの単一画素領域におけるＭＩＴＯパターン及びＴＩＴＯパターンの上面図である。第１基板Ｓ１は、第１ベースプレート１１上に形成され、かつ、互いに交差した複数の走査線ＳＬ及びデータ線ＤＬを含む。隣接する走査線のうちの２つと隣接するデータ線のうちの２つとは、画素領域ＰＸを画定する。画素領域ＰＸを制御するスイッチとして機能する薄膜トランジスタＴＦＴは、走査線ＳＬとデータ線ＤＬとの間の交差点に隣接して配置され、かつ、データ線ＤＬに電気的に接続される。画素領域ＰＸは、コモン電圧が印加されたトレースＣｏｍをさらに含み、トレースＣｏｍは、表示パネルに印加されるとコモン電圧の均一性を維持又は増大させることができ、これは、大型表示パネルにとって特に役立つ。トレースＣｏｍが、図３に図示されているが、具現化された設計は、トレースＣｏｍを有するか、あるいは、有さない表示パネルの任意の画素領域に適用可能であるということを留意されたい。
【００１７】
図３に図示するように、ＭＩＴＯ膜（つまり、第１透明導電層１３）は、全ＩＴＯ膜であり、ＴＩＴＯ膜（つまり、第２透明導電層１５）は、いくつかのスリットを有するパターン化されたＩＴＯフィルムである。互いに電気的に接続されたＭＩＴＯ及びＴＩＴＯ膜は、ＴＦＴによって制御される。また、第１の実施形態において、ＭＩＴＯ膜の被覆面積（ｃｏｖｅｒａｇｅ  ａｒｅａ）Ａｍ（つまり、第１透明導電層１３）は、ＴＩＴＯ膜の被覆面積Ａｔ（つまり、第２透明導電層１５）に実質的に等しい。ＭＩＴＯ膜の被覆面積Ａｍ（つまり、第１透明導電層１３）は、画素領域ＰＸの面積に近いか、あるいは、実質的に等しい。
【００１８】
また、本実施形態の絶縁層１４は、単一絶縁層（ｓｉｎｇｌｅ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）又は多層絶縁体でよい。多層絶縁体（ｍｕｌｔｉ−ｌａｙｅｒ  ｉｎｓｕｌａｔｉｏｎ）は、いくつかの無機絶縁層か、あるいは、交互の無機及び有機材料絶縁層を含む積層を含むことができる。図４Ａ及び図４Ｂは、第１透明導電層と第２透明導電層との間に位置する単一絶縁層及び多層絶縁体をそれぞれ図示する。図４Ａに示すように、全ＭＩＴＯ膜（つまり、第１透明導電層１３）と、パターン化されたＴＩＴＯ膜（つまり、第２透明導電層１５）との間に位置する絶縁層１４は、無機材料絶縁層である。一実施形態において、無機絶縁層の厚さは、１０００Å〜４０００Åの範囲でよい。別の実施形態において、無機材料絶縁層の厚さは、１５００Å〜２５００Åの範囲でよい。しかしながら、本開示は、それらの提供された範囲の数値に限定されない。絶縁層１４の厚さは、実用化の要件に従って、調整及び選択されることができ、これにより、第１透明導電層１３と第２透明導電層１５との間の距離は第１透明導電層１３の性能に影響を及ぼすほど大きくなり過ぎず、第２透明導電層１５の性能に影響を及ぼすほど小さくなり過ぎない。全ＭＩＴＯ膜（つまり、第１透明導電層１３）の下に位置する別の絶縁層１２の厚さは、２０００Å〜５０００Åの範囲でよく、本開示はこれに限定されない。同様に、絶縁層１２の厚は、実用化の要件に従って調整及び選択され得る。また、絶縁層１２及び１４は、ＳｉＯｘ、ＳｉＮｘ又は他の適用可能な物質などといった、同一の無機材料又は異なる無機材料で作製され得る。
【００１９】
更に、図４Ｂに示すように、全ＭＩＴＯ膜（つまり、第１透明導電層１３）とパターン化されたＴＩＴＯ膜（つまり、第２透明導電層１５）との間に位置する絶縁層１４は、多層絶縁体であり、少なくとも１つの有機材料絶縁層１４１と、少なくとも１つの無機材料絶縁層１４２とを含む。有機材料絶縁層１４１は、単一の有機層又は複数の有機層でよい。一実施形態において、無機材料絶縁層１４２は、１０００Å〜４０００Å又は１５００Å〜２５００Åの範囲の厚さを有する一方で、有機材料絶縁層１４１は、８０００Å〜３００００Åの範囲の厚さを有する。なお、本開示は、これらの範囲の数値及び材料に限定されない。他の有機又は無機材料が、適切な厚さの絶縁層１４を選択することにより、採用又は組み合わせられ得る。更に、ある適用において、第１基板Ｓ１と第２基板Ｓ２との間のセルギャップ（ＬＣ分子で充填される）は、２６０ｎｍ〜３６０ｎｍの範囲であり、パターン化されたＴＩＴＯ膜のピッチは、４μｍ〜１１μｍの範囲であり、パターン化されたＴＩＴＯ膜のスリット幅は、「ピッチ−２」〜「ピッチ／４」の範囲である。なお、これらの数値は、単に図示のためであり、限定のためではない。
【００２０】
上記の説明によると、本開示の設計は、縦電界の強度と、ＬＣ分子における縦方向の配向力とを増大させ、これにより、画素領域の透過率を増加させる。更に、本実施形態の３電極の構成（つまり、第１透明導電層１３／第２透明導電層１５／第３透明導電層２３）は、表示パネルの表示品質を有意に向上させ、表示品質の安定性は、プロセス変動による影響を受けず、これにより、表示パネルの生産歩留まりは向上する。
【００２１】
第１透明導電層１３の設定又は未設定、基板間のセルギャップの変更、第２透明導電層１５の電極分岐のジャグ幅（ｊａｇ  ｗｉｄｔｈ）及びスリット幅をなどのパラメータを調整することを含む、いくつかのシミュレーションテストが、３電極の設計を調べるために行われる。また、画素領域の透過率が観察及び測定される。シミュレーションテストの結果を表１に記載する。
【００２２】
【表１】
2016139137.tif 000003
【００２３】
ＣＴ／ＴＦＴ電圧：第２基板に印加された電圧／第１基板に印加された電圧
【００２４】
透過率のゲイン割合（ｇａｉｎ  ｐｅｒｃｅｎｔａｇｅ  ｏｆ  ｔｒａｎｓｍｉｔｔａｎｃｅ）（Ｔゲイン％）＝［（３電極設計の透過率／比較の透過率）−１］＊１００％。
【００２５】
シミュレーション結果から、３電極設計の透過率の全て（左から右へ、１９．７９％、１９．８７％、１９．８７％、１９．８９％、２０．０６％、２０．１５％）は、比較の透過率（左から右へ、１８．６０％、１７．７８％、１６．５９％、１９．３５％、１８．９３％、１８．０９％）よりも高いということが示された（つまり、第２透明導電層１５及び第３透明導電層２３を設定し、第１透明導電層１３は設定しないということ）。また、シミュレーション結果は、１９．７８０％まで、３電極設計の透過率が有意に増加したということを示した。
【００２６】
更に、シミュレーションに従った３電極設計の透過率の全ては、１９％よりも高く、たとえセルギャップが３．５μｍ又は３．２５μｍであろうと、電極分岐のジャグ幅及びスリット幅をどう調整しようとも、相違はかなり小さい。比較のシミュレートされた透過率の結果と比較すると、３電極設計の透過率の結果は、比較的安定している。従って、シミュレーションの結果は、本実施形態の３電極設計が画素領域の透過率を増加させ、かつ、プロセス変動が透過率に大きな影響を及ぼさない、ということを証明した。
【００２７】
上述の利点に加えて、本実施形態の３電極設計によって製造された表示パネルは、更に高開口率などの応用製品の一般的要件を満たすことができている。また、本実施形態の電極設計の製造は、現行のプロセスと高い互換性がある。従って、本実施形態の３電極設計によって製造された表示パネルの製造歩留まりは、向上され得る。
[第２の実施形態]
【００２８】
本開示は、低カラーシフト（ＬＣＳ）モードＬＣＤパネルに適用され得る。従来型ＬＣＳモードＬＣＤパネルの単一の画素領域を図示している図５Ａを参照されたい。図５Ａに示すように、表示パネルが側部から視察されると、カラーシフトを補うために、各画素領域内に明領域Ａと暗領域Ｂがある。第２の実施形態において、ＬＣＳモードＬＣＤパネルの各画素領域内の明領域及び暗領域は、上方及び下方の電極を部分的に重複することにより、形成される。図５Ｂ及び図５Ｃは、本開示の第２の実施形態に従った、ＬＣＳモードＬＣＤパネルの単一画素領域をそれぞれ図示する。図１及び上記の３電極設計（つまり、第１透明導電層１３／第２透明導電層１５／第３透明導電層２３の構成）に対する関連説明を参照されたい。図５Ｂ及び図５Ｃに図示するように、全ＭＩＴＯ膜（つまり、第１透明導電層１３）及びパターン化されたＴＩＴＯ膜（つまり、画素電極ＰＥとして機能する第２透明導電層１５）は、異なるパターンを有する。例えば、全ＭＩＴＯ膜の被覆面積は、パターン化されたＴＩＴＯ膜の被覆面積よりも小さく、第２及び第１透明導電層の電極重複領域３Ｅ（つまり、画素領域ＰＸ内の３電極を含む領域）は、画素領域ＰＸの中央部分に配置され得る。図５Ｂ及び図５Ｃの構成間の相違は、電極重複領域３Ｅ及び画素電極ＰＥの電気的接続である。図５Ｂにおいて、電極重複領域３Ｅ及び画素電極ＰＥは、同一のデータ線ＤＬに電気的に接続される。図５Ｃにおいて、電極重複領域３Ｅ及び画素電極ＰＥは、異なるデータ線（つまり、第１データ線ＤＬ１及び第２データ線ＤＬ２）にそれぞれ電気的に接続される。
【００２９】
図６は、本開示の第２の実施形態に従った表示パネルの単一の画素領域内のＭＩＴＯパターン及びＴＩＴＯパターンの上面図を示す。画素領域は、２つのデータ線（つまり、第１データ線ＤＬ１及び第２データ線ＤＬ２）により制御される。図６に示すように、全ＭＩＴＯ膜（つまり、第１透明導電層１３）は、画素領域ＰＸの中央部分に位置し、全ＭＩＴＯ膜の面積は、パターン化されたＴＩＴＯ膜（つまり、第２透明導電層１５）の面積よりも小さい。全ＭＩＴＯ膜は、第１トランジスタＴＦＴ１に電気的に接続される。スリットを有するパターン化されたＴＩＴＯ膜は、第２トランジスタＴＦＴ２に電気的に接続される。追加的に、全ＭＴＩＯ膜の形状に対して限定がない。図６に示すように、全ＭＩＴＯ膜は、バタフライのような形状に形成されることができ（そして、側部の延長方向は、パターン化されたＴＩＴＯ膜のスリットの延長方向と同じである）、また、六角形、三角形又は他の適用可能な形状に形成され得る。本開示は、限定を特段有さない。
【００３０】
図７は、本開示の第２の実施形態に従った別の表示パネルの単一の画素領域内にあるＭＩＴＯパターン及びＴＩＴＯパターンの上面図を示す。図７において、画素領域は、２つのデータ線（つまり、第１データ線ＤＬ１及び第２データ線ＤＬ２）により更に制御されている。図７に示すように、全ＭＩＴＯ膜（つまり、第１透明導電層１３）は、互いに分離した第１全断面１３１及び第２全断面１３２を含み、第２全断面１３２は第１全断面１３１を取り囲む。また、第１全断面１３１及び第２全断面１３２は、画素領域の第１トランジスタＴＦＴ１及び第２トランジスタＴＦＴ２にそれぞれ連結される。一実施形態において、第１全断面１３１及び第２全断面１３２の面積の和は、画素領域ＰＸの面積に近い。複数のスリットを有するパターン化されたＴＩＴＯ膜（つまり、第２透明導電層１５）は、第２トランジスタＴＦＴ２に電気的に接続される。従って、全ＭＩＴＯ膜の第２全断面１３２と複数のスリットを有するパターン化されたＴＩＴＯ膜との両方は、第２トランジスタＴＦＴ２に電気的に接続される。図７に示す設計によると、全ＭＩＴＯ膜の第１全断面１３１及び第２全断面１３２は、独立して制御される。
【００３１】
図８は、本開示の第２の実施形態に従った、更なる表示パネルの単一の画素領域内のＭＩＴＯパターン及びＴＩＴＯパターンの上面図を示す。図６及び図７の設計（つまり、画素領域が２つのデータ線によって制御されている）とは異なり、図８に示す設計は、１つのデータ線によって制御されている画素領域を例示する。上記の全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜は、図８に示すように、トーレスパターン及び接触子の特殊な設計を構成することにより、異なる電圧が更に印加され得る。
【００３２】
表示パネルの動作中、全ＭＩＴＯ膜（つまり、第１透明導電層１３）及びパターン化されたＴＩＴＯ膜（つまり、第２透明導電層１５）には、異なる電圧が印加され、暗領域及び明領域を形成することができる。代替的に、全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜には、同一の電圧が印加されることができ、暗領域及び明領域は、画素電極ＰＥに対する電極重複領域３Ｅの面積率を調整することによって形成され得る。一実施形態において、第１透明導電層（例えば、全ＭＩＴＯ膜）には、ＶＭＩＴＯの電圧が印加され、第２透明導電層（例えば、パターン化されたＴＩＴＯ膜に）には、ＶＴＩＴＯの電圧が印加される。電圧差は、
【数１】
2016139137.tif 000004
の範囲でよい。
【００３３】
従来型ＬＣＳモードＬＣＤパネルと比較すると、第２の実施形態の電極設計は、活性領域の拡大、透過率の向上、生産歩留まりの向上及び安定的な表示品質の提供といった、いくつかの利点を有する。また、第２の実施形態の電極設計によると、上記の全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜は、独立して制御されることができ、これは、表示パネルが側部から視察されるときにカラーシフトを補うために、各画素領域内の明領域及び暗領域を形成することによって、ＬＣＳモードＬＣＤパネルに適用可能である。
【００３４】
図９は、２つのシミュレーション条件における、全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜のＶ−Ｔ（電圧−透過率）曲線を示す。曲線（Ｉ）は、全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜に印加される同一の電圧の条件のシミュレーション結果を表している。曲線（ＩＩ）は、全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜に印加された異なる電圧の条件のシミュレーション結果を表している。全ＭＩＴＯ膜に印加された電圧は、パターン化されたＴＩＴＯ膜に印加された電圧から２Ｖ引いたものに等しい。シミュレーション結果は、曲線（Ｉ）が曲線（ＩＩ）と異なるということを明確に示している。第１の実施形態において、全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜は、互いに電気的に接続されるので、それらは同一の電圧を有し、第１の実施形態の電極設計は、高透過率を実現する。第２の実施形態において、全ＭＩＴＯ膜及びパターン化されたＴＩＴＯ膜は、独立して制御され、透過率は、全ＭＩＴＯ膜とパターン化されたＴＩＴＯ膜との間で電圧差の増加と共に低下し得る。これは、その間の横の電界の存在に起因する。実用化において、画素領域の透過率は、図９に示すＶ−Ｔ曲線を観察して全ＭＩＴＯ膜に印加された電圧と共に変化した透過率の傾向を求めることにより、制御され得る。
[第３の実施形態]
【００３５】
第１及び第２の実施形態において、全ＭＩＴＯ膜は、電極設計を図示するために例示される。しかしながら、本開示はこれに限定されない。パターン化されたＴＩＴＯ膜（つまり、第２透明導電層１５）の下に位置するＭＩＴＯ膜は、複数のスリットを有するパターン化されたＩＴＯ膜でよい。図１０は、本開示の第３の実施形態に従った、表示パネルの単一の画素領域内のＭＩＴＯパターン及びＴＩＴＯパターンの上面図を示す。図１０に示すように、第１透明導電層１３’は、いくつかの第１スリット１３Ｓを有し、第２透明導電層１５’は、いくつかの第２スリット１５Ｓを有し、第１スリット１３Ｓの位置は、第２スリット１５Ｓの位置からずれている。また、第１スリット１３Ｓの延長方向は、第２スリット１５Ｓの延長方向と同一である。
【００３６】
上述の説明によると、本実施形態の３電極設計（つまり、第１透明導電層１３／第２透明導電層１５／第３透明導電層２３）は、ＬＣ分子上で縦方向の配向力及び縦電界の強度を増大させ、これにより、画素領域の透過率を増加させる。従来型ＰＳＶＡ又はＬＣＳモード表示パネルと比較すると、プロセス変動は、本実施形態の３電極設計の透過率に大きな影響を及ぼさず、表示品質は安定している。従って、本実施形態の３電極設計によって製造された表示パネルの生産歩留まりは向上され得る。さらに、本実施形態の３電極設計によって製造された表示パネルは、応用製品の一般的な要件（高開口率など）を満たすことができ、本実施形態の電極設計の製造は、現行のプロセスと高い互換性がある。従って、本実施形態の設計は、大量生産に適している。
【００３７】
本発明を、実施例を使用し、好ましい実施形態の観点から説明してきたが、本発明はこれらに限定されないということを理解すべきである。反対に、種々の変更並びに同様の配置及び手順を含むということが意図され、従って、添付の特許請求の範囲は、そのような変更並びに同様の配置及び手順の全てを包含するように、最も広い解釈を与えられるべきである。
【符号の説明】
【００３８】
１１    第１ベースプレート
１２    絶縁層
１３    第１透明導電層
１３’    第１透明導電層
１４    絶縁層
１５    第２透明導電層
１５’    第２透明導電層
１６    コンタクトホール
２１    第２ベースプレート
２３    第３透明導電層
１３１    第１全断面
１３２    第２全断面
１４１    有機材料絶縁層
１４２    無機材料絶縁層
３Ｅ    電極重複領域
１３Ｓ    第１スリット
１５Ｓ    第２スリット
Ａ    明領域
Ｂ    暗領域
Ｃｏｍ    トレース
ＤＬ    データ線
ＤＬ１    第１データ線
ＤＬ２    第２データ線
Ｅ１    第１縦電界
Ｅ２    第２縦電界
Ｍ２    第２金属層
ＰＥ    画素電極
ＰＸ    画素領域
Ｓ１    第１基板
Ｓ２    第２基板
ＳＬ    走査線
【図１】
2016139137.tif 000006
【図２Ａ】
2016139137.tif 000007
【図２Ｂ】
2016139137.tif 000008
【図２Ｃ】
2016139137.tif 000009
【図３】
2016139137.tif 000010
【図４Ａ】
2016139137.tif 000011
【図４Ｂ】
2016139137.tif 000012
【図５Ａ】
2016139137.tif 000013
【図５Ｂ】
2016139137.tif 000014
【図５Ｃ】
2016139137.tif 000015
【図６】
2016139137.tif 000016
【図７】
2016139137.tif 000017
【図８】
2016139137.tif 000018
【図９】
2016139137.tif 000019
【図１０】
2016139137.tif 000020
【図１１Ａ】
2016139137.tif 000021
【図１１Ｂ】
2016139137.tif 000022
【図１１Ｃ】
2016139137.tif 000023
【図１１Ｄ】
2016139137.tif 000024
【図１１Ｅ】
2016139137.tif 000025
【図１１Ｆ】
2016139137.tif 000026
【図１１Ｇ】
2016139137.tif 000027
【図１１Ｈ】
2016139137.tif 000028
【図１１Ｉ】
2016139137.tif 000029
【図１１Ｊ】
2016139137.tif 000030
【図１１Ｋ】
2016139137.tif 000031
【図１１Ｌ】
2016139137.tif 000032