(57)【要約】【課題】半導体装置の信頼性を向上する。【解決手段】保護絶縁膜ＰＩＦで覆われたパッドＰＤのプローブ領域ＰＢＲには、プローブ痕ＰＭが形成されている。そして、柱状電極ＰＥは、開口領域ＯＰ２上に形成された第１部分と、開口領域ＯＰ２上からプローブ領域ＰＢＲ上に延在する第２部分と、を有する。このとき、開口領域ＯＰ２の中心位置は、ボンディングフィンガと対向する柱状電極ＰＥの中心位置からずれている。【選択図】図１３
2016012650.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１面および前記第１面に形成されたボンディングフィンガを有する配線基板、
（ｂ）主面、前記主面上に形成されたパッド、前記パッド上に形成された保護絶縁膜および前記保護絶縁膜から露出する前記パッドの開口領域上に形成された柱状電極を有する半導体チップであって、前記主面が前記配線基板の前記第１面と対向するように、前記柱状電極を介して前記配線基板の前記ボンディングフィンガと電気的に接続された前記半導体チップ、
を含み、
前記保護絶縁膜で覆われた前記パッドのプローブ領域には、プローブ痕が形成され、
前記柱状電極は、
前記開口領域上に形成された第１部分と、
前記プローブ領域を覆う前記保護絶縁膜上に形成された第２部分と、
を有し、
前記開口領域の中心位置は、前記ボンディングフィンガと対向する前記柱状電極の中心位置からずれている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記プローブ領域は、前記開口領域以外の領域であって、前記保護絶縁膜を除去した場合に露出する前記パッドの表面領域である、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記柱状電極の前記第２部分は、前記プローブ痕に向かって延在している、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
平面視において、前記柱状電極の前記第２部分は、前記プローブ痕を内包している、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記パッドは、長方形形状をしており、
前記開口領域と前記プローブ痕は、前記パッドの長辺方向に並んでいる、半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記ボンディングフィンガに対向する前記柱状電極の中心位置と、前記開口領域の中心位置とのずれは、前記パッドの長辺方向に生じている、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記半導体チップには、ダミーパッドが形成され、
前記ダミーパッドは、前記開口領域を形成する前の前記パッドの表面領域内における前記プローブ領域の位置を特定する機能を有する、半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記半導体チップには、複数の前記パッドの配列方向に沿って、前記ダミーパッドが配置され、
前記ダミーパッドの表面領域を前記配列方向に沿って平行移動させたとき、前記ダミーパッドの表面領域と重なる前記パッドの表面領域が、前記パッドの前記プローブ領域に含まれるように、前記ダミーパッドが配置されている、半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記パッドを部分的に覆うように前記主面上に形成された表面保護膜を有し、
前記表面保護膜から露出する前記パッドの露出領域は、前記開口領域と前記プローブ領域とからなり、
前記表面保護膜には、平面視において、前記開口領域と、前記プローブ領域の一部を構成する部分領域とを区別する機能を有する凸部が形成されている、半導体装置。
【請求項１０】
（ａ）第１面および前記第１面に形成されたボンディングフィンガを有する配線基板、
（ｂ）主面、前記主面上に形成されたパッド、前記パッド上に形成された保護絶縁膜および前記保護絶縁膜から露出する前記パッドの開口領域上に形成された柱状電極を有する半導体チップであって、前記主面が前記配線基板の前記第１面と対向するように、前記柱状電極を介して前記配線基板の前記ボンディングフィンガと電気的に接続された前記半導体チップ、
を含み、
前記保護絶縁膜で覆われた前記パッドのプローブ領域には、プローブ痕が形成され、
前記柱状電極は、
前記開口領域上に形成された第１部分と、
前記プローブ領域を覆う前記保護絶縁膜上に形成された第２部分と、
を有し、
平面視において、前記柱状電極は、前記柱状電極の複数の電極端部のうち、前記プローブ痕に最も近い第１電極端部と、前記第１電極端部と対向する第２電極端部とを有し、
平面視において、前記開口領域は、前記開口領域の複数の開口端部のうち、前記プローブ痕に最も近い第１開口端部と、前記第１開口端部と対向する第２開口端部とを有し、
平面視において、前記柱状電極の前記第１電極端部から前記開口領域の前記第１開口端部までの間隔は、前記柱状電極の前記第２電極端部から前記開口領域の前記第２開口端部までの間隔よりも大きい、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記プローブ領域は、前記開口領域以外の領域であって、前記保護絶縁膜を除去した場合に露出する前記パッドの表面領域である、半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記柱状電極の前記第２部分は、前記プローブ痕に向かって延在している、半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
平面視において、前記柱状電極の前記第２部分は、前記プローブ痕を内包している、半導体装置。
【請求項１４】
請求項１０に記載の半導体装置において、
前記パッドは、長方形形状をしており、
前記開口領域と前記プローブ痕は、前記パッドの長辺方向に並んでいる、半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記柱状電極の前記第１電極端部および前記第２電極端部と前記開口領域の前記第１開口端部および前記第２開口端部とは、前記パッドの前記長辺方向に沿って並んでいる、半導体装置。
【請求項１６】
請求項１０に記載の半導体装置において、
前記半導体チップには、ダミーパッドが形成され、
前記ダミーパッドは、前記開口領域を形成する前の前記パッドの表面領域内における前記プローブ領域の位置を特定する機能を有する、半導体装置。
【請求項１７】
請求項１６に記載の半導体装置において、
前記半導体チップには、複数の前記パッドの配列方向に沿って、前記ダミーパッドが配置され、
前記ダミーパッドの表面領域を前記配列方向に沿って平行移動させたとき、前記ダミーパッドの表面領域と重なる前記パッドの表面領域が、前記パッドの前記プローブ領域に含まれるように、前記ダミーパッドが配置されている、半導体装置。
【請求項１８】
請求項１０に記載の半導体装置において、
前記パッドを部分的に覆うように前記主面上に形成された表面保護膜を有し、
前記表面保護膜から露出する前記パッドの露出領域は、前記開口領域と前記プローブ領域とからなり、
前記表面保護膜には、平面視において、前記開口領域と、前記プローブ領域の一部を構成する部分領域とを区別する機能を有する凸部が形成されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、柱状電極が形成された半導体チップを含む半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特開平９−９７７９１号公報（特許文献１）や特開２０１１−２０４８４０号公報（特許文献２）には、柱状電極が形成された半導体チップを含む半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−９７７９１号公報
【特許文献２】特開２０１１−２０４８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、端子となるボンディングフィンガを有する配線基板に、柱状電極が形成された半導体チップを搭載する実装形態（パッケージ形態）の半導体装置に対して、温度サイクル試験などによって熱負荷を加えた際、半導体チップのパッドと柱状電極との接合界面に剥離が発生する現象が見られた。これは、温度サイクル試験などの熱負荷に起因する加熱と冷却の繰り返しによって、配線基板と半導体チップの線膨張係数の相違から、ボンディングフィンガとパッドとの間に介在する柱状電極とパッドとの接合部分に繰り返し応力が加わったことに起因するものと考えられる。したがって、例えば、端子となるボンディングフィンガを有する配線基板に、柱状電極が形成された半導体チップを搭載する実装形態の半導体装置においては、半導体チップのパッドと柱状電極との接合界面に生じる剥離を防止する観点から、改善の余地が存在する。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態における半導体装置は、保護絶縁膜で部分的に覆われたパッドを有し、このパッドのプローブ領域には、プローブ痕が形成されている。一方、パッドと接続する柱状電極は、保護絶縁膜から露出するパッドの開口領域上に形成された第１部分と、プローブ領域を覆う保護絶縁膜上に延在する第２部分と、を有する。このとき、開口領域の中心位置は、柱状電極の中心位置からずれている。
【発明の効果】
【０００７】
一実施の形態によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態における半導体装置の実装構成を示す上面図である。
【図２】実施の形態における半導体装置の側面図である。
【図３】実施の形態における半導体装置の下面図である。
【図４】実施の形態における半導体装置の部分断面図である。
【図５】配線基板を上面から見た平面図である。
【図６】図５に示す一部領域を拡大して示す拡大図である。
【図７】半導体チップを主面側から見た平面図である。
【図８】関連技術におけるパッドの構造を示す平面図である。
【図９】図８のＡ−Ａ線で切断した断面図である。
【図１０】関連技術に存在する改善の余地を説明する図である。
【図１１】実施の形態における半導体チップの一部を拡大して示す平面図である。
【図１２】実施の形態におけるパッドの構造を示す平面図である。
【図１３】図１２のＡ−Ａ線で切断した断面図である。
【図１４】図１２のＢ−Ｂ線で切断した断面図である。
【図１５】図１３に示すパッド構造によって、半導体チップに形成されたパッドと、配線基板に形成されたボンディングフィンガとを柱状電極を介して接続する構成を示す模式図である。
【図１６】図１４に示すパッド構造によって、半導体チップに形成されたパッドと、配線基板に形成されたボンディングフィンガとを柱状電極を介して接続する構成を示す模式図である。
【図１７】半導体ウェハのレイアウト構成を示す平面図である。
【図１８】実施の形態における半導体装置の製造工程を示す断面図である。
【図１９】半導体ウェハに存在するチップ領域の一部を拡大して示す模式図である。
【図２０】ダミーパッドとパッドとの位置関係を示す模式図である。
【図２１】ダミーパッドに形成されたプローブ痕と、パッドに形成されたプローブ痕との関係を示す模式図である。
【図２２】電気的特性検査後のチップ領域の一部を拡大して示す模式図である。
【図２３】実施の形態における半導体装置の製造工程を示す断面図である。
【図２４】図２３に続く半導体装置の製造工程を示す断面図である。
【図２５】図２４に続く半導体装置の製造工程を示す断面図である。
【図２６】図２５に続く半導体装置の製造工程を示す断面図である。
【図２７】図２６に続く半導体装置の製造工程を示す断面図である。
【図２８】図２７に続く半導体装置の製造工程を示す断面図である。
【図２９】図２８に続く半導体装置の製造工程を示す断面図である。
【図３０】配線基板が複数形成された多数個取り基板を示す平面図である。
【図３１】実施の形態における半導体装置の製造工程を示す断面図である。
【図３２】図３１に続く半導体装置の製造工程を示す断面図である。
【図３３】図３２に続く半導体装置の製造工程を示す断面図である。
【図３４】図３３に続く半導体装置の製造工程を示す断面図である。
【図３５】変形例１におけるパッド構造を示す平面図である。
【図３６】図３５のＡ−Ａ線で切断した断面図である。
【図３７】変形例２におけるパッド構造を示す平面図である。
【図３８】図３７のＡ−Ａ線で切断した断面図である。
【図３９】変形例３におけるパッド構造を示す平面図である。
【図４０】図３９のＡ−Ａ線で切断した断面図である。
【図４１】変形例４におけるパッド構造を示す平面図である。
【図４２】変形例５におけるパッド構造を示す平面図である。
【図４３】変形例６におけるパッド構造を示す平面図である。
【図４４】変形例７における半導体装置の実装構成を示す断面図である。
【発明を実施するための形態】
【０００９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１４】
（実施の形態）
＜半導体装置の実装構成＞
図１は、本実施の形態における半導体装置ＳＡの実装構成を示す上面図である。図１に示すように、本実施の形態における半導体装置ＳＡは、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢの中央部に封止材（アンダーフィル）ＵＦを介して、矩形形状の半導体チップＣＨＰが搭載されている。図１に示すように、半導体チップＣＨＰのサイズは、配線基板ＷＢのサイズよりも小さくなっている。例えば、配線基板ＷＢの１辺の長さは、８ｍｍ〜１５ｍｍｍ程度であり、その厚さは、０．２ｍｍ〜０．６ｍｍ程度である。一方、半導体チップＣＨＰの１辺の長さは、３ｍｍ〜１０ｍｍ程度であり、その厚さは、０．０５ｍｍ〜０．４ｍｍ程度である。
【００１５】
次に、図２は、本実施の形態における半導体装置ＳＡの側面図である。図２に示すように、本実施の形態における半導体装置ＳＡは、配線基板ＷＢを有し、この配線基板ＷＢの裏面（下面）に複数の半田ボールＳＢが形成されている。一方、配線基板ＷＢの表面（上面）には、半導体チップＣＨＰが搭載されており、この半導体チップＣＨＰには、複数の柱状電極ＰＥが形成されている。この柱状電極ＰＥの高さは、例えば、１５μｍ〜５０μｍ程度である。そして、これらの柱状電極によって、半導体チップＣＨＰと配線基板ＷＢが電気的に接続されることになる。なお、図２に示すように、柱状電極ＰＥが存在することによって生じる半導体チップＣＨＰと配線基板ＷＢとの間の隙間には、封止材ＵＦが充填されている。
【００１６】
続いて、図３は、本実施の形態における半導体装置ＳＡの下面図である。図３に示すように、配線基板ＷＢの裏面には、複数の半田ボールＳＢがアレイ状に配置されている。図３では、例えば、配線基板ＷＢの外周部（外縁部）に沿って、４列で半田ボールＳＢが配置されている例が示されている。これらの半田ボールＳＢは、半導体装置ＳＡを外部機器と接続するための外部接続端子として機能する。すなわち、半田ボールＳＢは、半導体装置ＳＡを、例えば、マザーボードに代表される回路基板に搭載する際に使用される。
【００１７】
図４は、本実施の形態における半導体装置ＳＡの部分断面図である。図４に示すように、配線基板ＷＢは多層配線構造をしており、配線基板ＷＢの裏面を覆うようにソルダレジストＳＲ２が形成されている。そして、ソルダレジストＳＲ２から露出するようにランドＬＮＤが形成されており、このランドＬＮＤと接触するように半田ボールＳＢが搭載されている。ランドＬＮＤは、配線基板ＷＢの内部に形成されている配線と接続され、さらに、配線基板ＷＢの表面にはボンディングフィンガＦＮＧが形成されている。そして、ボンディングフィンガＦＮＧの一部分は、ソルダレジストＳＲ１から露出している一方、ボンディングフィンガＦＮＧの他の一部分は、ソルダレジストＳＲ１で覆われている。
【００１８】
配線基板ＷＢ上には、半導体チップＣＨＰが搭載されており、半導体チップＣＨＰの主面に形成されている柱状電極ＰＥは、ソルダレジストＳＲ１から露出しているボンディングフィンガＦＮＧと接続されている。そして、半導体チップＣＨＰと配線基板ＷＢとの隙間に封止材ＵＦが充填されている。このとき、半導体チップの主面が配線基板ＷＢの表面と対向するように、半導体チップＣＨＰは、柱状電極ＰＥを介して、配線基板ＷＢの表面上に搭載されていることになる。
【００１９】
次に、図５は、配線基板ＷＢを上面から見た平面図である。図５において、矩形形状をした配線基板ＷＢの表面には、ソルダレジストＳＲ１が形成されている。例えば、図５において、ソルダレジストＳＲ１が形成されている領域にドットが付されている。具体的に、配線基板ＷＢの中央部と周辺部にソルダレジストＳＲ１が形成されており、中央部と周辺部の間には、ソルダレジストＳＲ１が形成されていない領域が存在する。
【００２０】
図６は、図５に示す領域Ａを拡大して示す拡大図である。図６に示すように、ソルダレジストＳＲ１で覆われていない領域には、複数のボンディングフィンガＦＮＧのそれぞれの一部分が露出している。図６に示すように、この露出している複数のボンディングフィンガＦＮＧは、例えば、千鳥状に配置されている。この露出しているボンディングフィンガＦＮＧの一部分に柱状電極が電気的に接続されることになる。
【００２１】
続いて、図７は、半導体チップＣＨＰを主面側から見た平面図である。図７に示すように、本実施の形態における半導体チップＣＨＰは、矩形形状をしており、半導体チップＣＨＰの主面には、半導体チップＣＨＰの端辺に沿って複数のパッドＰＤが配置されている。具体的に、図７では、半導体チップＣＨＰの端辺に沿って、２列の千鳥配置を構成するように複数のパッドＰＤが配置されている。このように、本実施の形態では、パッドＰＤの配置パターンの一例として、２列の千鳥配置を例に挙げて説明するが、これに限らず、本実施の形態における技術的思想は、例えば、半導体チップＣＨＰの端辺に沿って、１列に並ぶように複数のパッドＰＤが配置されている配置パターンにも適用することができる。
【００２２】
なお、図７において、本実施の形態における半導体チップＣＨＰでは、４つの角部（コーナ部）のうち、対角線上に位置する２つの角部に、位置合わせに使用されるアライメントマークＡＭやダミーパッドＤＰが形成されている。ダミーパッドＤＰの機能の詳細につついては、後述する半導体装置の製造方法で説明する。
【００２３】
＜関連技術におけるパッド構造＞
ここで、図７に示す半導体チップＣＨＰに形成されている複数のパッドＰＤのうち、1つのパッドＰＤに着目して、パッドＰＤの構造について説明する。まず、関連技術におけるパッドＰＤの構造について、図面を参照しながら説明する。
【００２４】
図８は、関連技術におけるパッドＰＤの構造を示す平面図である。図８に示すように、関連技術におけるパッドＰＤは、長方形形状をしており、平面視において、このパッドＰＤに内包されるように柱状電極ＰＥが形成されており、柱状電極ＰＥに内包されるように開口領域ＯＰ２が形成されている。このとき、関連技術において、パッドＰＤの中心位置と、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とは一致している。そして、平面視において、パッドＰＤの表面領域のうち、開口領域ＯＰ２と重なる領域には、プローブ痕ＰＭが形成されている。このプローブ痕ＰＭは、電気的特性検査において、パッドＰＤにプローブ針を押し当てることにより生じる痕跡である。
【００２５】
図９は、図８のＡ−Ａ線で切断した断面図である。図９では、半導体チップの主面を下側に向けた状態が示されている。図９において、半導体チップの主面側に形成されている層間絶縁膜ＩＬと接するようにパッドＰＤが形成されており、このパッドＰＤを覆うように表面保護膜ＰＡＳが形成されている。表面保護膜ＰＡＳには、開口領域ＯＰ１が設けられており、この開口領域ＯＰ１からパッドＰＤの表面領域が露出している。さらに、開口領域ＯＰ１を形成した表面保護膜ＰＡＳを覆うように、保護絶縁膜ＰＩＦが形成されており、この保護絶縁膜ＰＩＦには、開口領域ＯＰ２が形成されている。開口領域ＯＰ２からは、パッドＰＤの表面領域が露出している。このとき、保護絶縁膜ＰＩＦに形成されている開口領域ＯＰ２のサイズは、表面保護膜ＰＡＳに形成されている開口領域ＯＰ１のサイズよりも小さくなっている。なお、パッドＰＤの表面領域には、プローブ痕ＰＭが形成されている。
【００２６】
続いて、保護絶縁膜ＰＩＦに形成された開口領域ＯＰ２を埋め込み、かつ、パッドＰＤと接触するように柱状電極ＰＥが形成されている。この柱状電極ＰＥは、例えば、開口領域ＯＰ２の内壁からパッドＰＤの表面領域と接触するバリア導体膜ＢＣＦと、バリア導体膜ＢＣＦと接する銅膜ＣＦと、銅膜ＣＦと接するニッケル膜ＮＦと、ニッケル膜ＮＦと接する半田膜ＳＦから構成されている。
【００２７】
このように構成されている関連技術におけるパッド構造について本発明者が検討したところ、関連技術におけるパッド構造は、半導体チップのパッドＰＤと柱状電極ＰＥとの接合界面に剥離が生じやすい構造であり、関連技術には、パッドＰＤと柱状電極ＰＥとの接続信頼性を向上する観点から、改善の余地が存在することが明らかになった。そこで、以下では、関連技術に存在する改善の余地について説明する。
【００２８】
＜改善の余地＞
例えば、関連技術における半導体チップには、図９に示すパッド構造が形成されており、このパッド構造によって、配線基板と半導体チップが接続される。具体的に、図１０は、図９に示すパッド構造によって、半導体チップに形成されたパッドＰＤと、配線基板ＷＢに形成されたボンディングフィンガＦＮＧとを柱状電極ＰＥを介して接続する構成を示す模式図である。図１０に示すように、配線基板ＷＢに形成されたボンディングフィンガＦＮＧの部分のうち、ソルダレジストＳＲ１から露出している部分に、柱状電極ＰＥの半田膜を接続することにより、柱状電極ＰＥを介して、パッドＰＤとボンディングフィンガＦＮＧとが接続されていることがわかる。
【００２９】
このようにして、ボンディングフィンガＦＮＧを有する配線基板ＷＢに、柱状電極ＰＥが形成された半導体チップを搭載する実装形態の半導体装置が得られるが、この半導体装置に対して、温度サイクル試験などによって熱負荷を加えた際、半導体チップのパッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすい傾向がある。特に、パッドＰＤのピッチ間隔が狭くなるにつれて、パッドＰＤと柱状電極ＰＥとの接合面積が小さくなると、柱状電極ＰＥ当たりの接合強度が低下して剥離の可能性が高まる。さらには、半導体チップに形成されている多層配線層の少なくとも一部が、酸化シリコン膜よりも誘電率の低い低誘電率膜（例えば、ポーラス膜）から形成されている場合、特に、低誘電率膜のうちの柱状電極ＰＥの下方に位置する部分で剥離が生じやすい。
【００３０】
以下では、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生する主なメカニズムについて説明する。例えば、配線基板ＷＢや封止材などの材料は、半導体チップに比べて線膨張係数が大きい。このことから、温度サイクル試験などの熱負荷に起因する加熱と冷却が繰り返されると、ボンディングフィンガＦＮＧとパッドＰＤとの間に介在する柱状電極ＰＥとパッドＰＤとの接合部分（接合領域、ボンディング領域）に繰り返し応力が加わる。
【００３１】
このとき、関連技術においては、図１０に示すように、開口領域ＯＰ２から露出するパッドＰＤの表面領域内にプローブ痕ＰＭが形成されている。このプローブ痕ＰＭは、プローブ針をパッドＰＤに押し当てた際に形成される痕跡であることから、プローブ痕ＰＭが形成されたパッドＰＤの表面領域の凹凸（表面粗さ）は大きくなると考えられる。また、開口領域ＯＰ２から露出するパッドＰＤの表面領域内にプローブ痕ＰＭが形成されている場合には、開口領域ＯＰ２を形成する際の現像残りや、柱状電極ＰＥを形成する際に、接合界面付近に発生するボイドに起因して、接合界面の強度が低下する可能性が高まる。したがって、プローブ痕ＰＭに起因して、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすくなると考えられる（第１要因）。
【００３２】
さらに、例えば、柱状電極ＰＥとボンディングフィンガＦＮＧとの接合部分にかかる応力の箇所を、面ではなく、簡易的に力点として、同様に、柱状電極ＰＥとパッドＰＤとの接合部分にかかる応力の箇所を、作用点として、柱状電極ＰＥと保護絶縁膜ＰＩＦとの接合部分の端部を支点として、図１０のように表すことができる。
【００３３】
すなわち、図８および図９に示す関連技術におけるパッド構造では、隣り合うパッドＰＤに形成されている柱状電極ＰＥ同士の接触を防止するために、平面視において、開口領域ＯＰ２とほぼ同じ大きさの柱状電極ＰＥを採用している。その結果、開口領域ＯＰ２の中心位置と柱状電極ＰＥの中心位置が一致しやすく、図１０に示すように、力点のＸ座標と作用点のＸ座標が一致することになる。このように関連技術におけるパッド構造では、力点のＸ座標と作用点のＸ座標が一致することになり、この場合、作用点に加わる繰り返し応力の大きさが大きくなる。したがって、図８および図９に示す関連技術におけるパッド構造では、柱状電極ＰＥとパッドＰＤとの接合部分に大きな応力が加わることになり、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすくなるのである（第２要因）。
【００３４】
以上のことから、関連技術におけるパッド構造では、上述した第１要因と第２要因とによって、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすくなると考えられる。このことは、関連技術における半導体装置の信頼性が低下することを意味し、関連技術では、半導体装置の信頼性低下を抑制する観点から改善の余地が存在することがわかる。
【００３５】
ここで、プローブ痕ＰＭに起因する第１要因に着目すると、例えば、電気的特性検査で、パッドＰＤにプローブ針を押し当てる結果、パッドＰＤの表面にプローブ痕ＰＭが形成される。このことから、パッドＰＤに直接プローブ針を押し当てないで電気的特性検査を実施すれば、パッドＰＤにプローブ痕ＰＭが形成されず、プローブ痕ＰＭに起因する第１要因を排除することができると考えられる。具体的には、パッドＰＤ上に柱状電極ＰＥを形成して、柱状電極ＰＥに直接プローブ針を押し当て電気的特性検査を実施すれば、パッドＰＤには、直接プローブ針が接触しないため、パッドＰＤの表面領域にプローブ痕ＰＭが形成されることを防止できると考えられる。
【００３６】
ところが、柱状電極ＰＥに直接プローブ針を押し当てて電気的特性検査を実施する場合、パッドＰＤに直接プローブ針を押し当てて電気的特性検査を実施する場合よりも、柱状電極ＰＥの抵抗分が寄生抵抗に加わることなどに起因して、電気的特性検査の精度が劣化するおそれがある。さらには、柱状電極ＰＥの先端部にプローブ針を押し当てる結果、柱状電極ＰＥの先端部に凹みが形成され、これによって、柱状電極ＰＥとボンディングフィンガＦＮＧとの接続信頼性が低下するおそれがある。したがって、電気的特性検査の精度を向上する観点と、柱状電極ＰＥとボンディングフィンガＦＮＧとの接続信頼性を向上する観点から、柱状電極ＰＥに直接プローブ針を押し当てて電気的特性検査を実施するよりも、パッドＰＤに直接プローブ針を押し当てて電気的特性検査を実施することが望ましいことになる。一方、この場合、パッドＰＤに形成されたプローブ痕ＰＭに起因する第１要因によって、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすくなるのである。
【００３７】
さらに、関連技術におけるパッド構造では、平面視において、開口領域ＯＰ２とほぼ同じ大きさの柱状電極ＰＥを採用していることによっても（第２要因によっても）、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすくなることを考慮する必要もある。
【００３８】
以上のことから、温度サイクル試験などの熱負荷に対する半導体装置の耐性を向上するためには、パッドＰＤと柱状電極ＰＥとの接合界面が応力によって破断しにくいパッド構造を採用する必要がある。
【００３９】
そこで、本実施の形態では、上述した第１要因および第２要因に起因するパッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明する。
【００４０】
＜実施の形態におけるパッド構造＞
図１１は、本実施の形態における半導体チップＣＨＰの一部を拡大して示す平面図である。図１１において、半導体チップＣＨＰの端辺に沿って、複数のパッドＰＤが配置されている。特に、図１１では、半導体チップＣＨＰの端辺に沿って、複数のパッドＰＤが２列の千鳥配置で配置されている。そして、図１１に示すように、複数のパッドＰＤのそれぞれには、プローブ痕ＰＭが形成されているとともに、開口領域ＯＰ２を埋め込むように柱状電極ＰＥが形成されている。さらに、図１１において、半導体チップＣＨＰの角部（コーナ部）に着目すると、半導体チップＣＨＰの角部近傍には、ダミーパッドＤＰおよびアライメントマークＡＭが形成されていることがわかる。
【００４１】
次に、半導体チップＣＨＰに形成されている複数のパッドＰＤのうち、1つのパッドＰＤに着目して、本実施の形態におけるパッドＰＤの構造について説明する。
【００４２】
図１２は、本実施の形態におけるパッドＰＤの構造を示す平面図である。図１２に示すように、本実施の形態におけるパッドＰＤは、長方形形状をしており、平面視において、このパッドＰＤに内包されるように柱状電極ＰＥが形成されており、柱状電極ＰＥに内包されるように開口領域ＯＰ２が形成されている。そして、平面視において、パッドＰＤの表面領域のうち、開口領域ＯＰ２と重ならないプローブ領域ＰＢＲには、プローブ痕ＰＭが形成されている。このプローブ痕ＰＭは、電気的特性検査において、パッドＰＤにプローブ針を押し当てることにより生じる痕跡である。このように、本実施の形態におけるパッドＰＤは、長方形形状をしており、開口領域ＯＰ２とプローブ痕ＰＭは、パッドＰＤの長辺方向に並ぶように形成されていることになる。
【００４３】
ここで、図１２において、プローブ領域ＰＢＲとは、パッドＰＤの表面領域のうち、開口領域ＯＰ２以外の領域として定義される。特に、図１２では、プローブ領域ＰＢＲの中でも、平面視において、柱状電極ＰＥと重ならない領域にプローブ痕ＰＭが形成されている。
【００４４】
なお、例えば、パッドＰＤの短辺方向の長さは、５４μｍ程度であり、パッドＰＤの長辺方向の長さは、８４．５μｍ程度である。また、柱状電極ＰＥの短辺方向の長さは、３１μｍ程度であり、柱状電極ＰＥの長辺方向の長さは、５１μｍ程度である。さらに、開口領域ＯＰ２の短辺方向の長さは、２０μｍ程度であり、開口領域ＯＰ２の長辺方向の長さは、３０μｍ程度である。
【００４５】
続いて、図１３は、図１２のＡ−Ａ線で切断した断面図である。図１３では、半導体チップの主面を下側に向けた状態が示されている。図１３において、半導体チップの主面側に形成されている層間絶縁膜ＩＬと接するようにパッドＰＤが形成されており、このパッドＰＤを覆うように表面保護膜ＰＡＳが形成されている。表面保護膜ＰＡＳには、開口領域ＯＰ１が設けられており、この開口領域ＯＰ１からパッドＰＤの表面領域が露出している。さらに、開口領域ＯＰ１を形成した表面保護膜ＰＡＳを覆うように、保護絶縁膜ＰＩＦが形成されており、この保護絶縁膜ＰＩＦには、開口領域ＯＰ２が形成されている。開口領域ＯＰ２からは、パッドＰＤの表面領域が露出している。このとき、保護絶縁膜ＰＩＦに形成されている開口領域ＯＰ２のサイズは、表面保護膜ＰＡＳに形成されている開口領域ＯＰ１のサイズよりも小さくなっている。
【００４６】
なお、図１３において、プローブ領域ＰＢＲにプローブ痕ＰＭが形成されている。このプローブ領域ＰＢＲは、図１２との関係では、パッドＰＤの表面領域のうち、開口領域ＯＰ２以外の領域として定義されていたが、図１３との関係で、より詳細に定義すると、プローブ領域ＰＢＲとは、開口領域ＯＰ２以外の領域であって、保護絶縁膜ＰＩＦを除去した場合に露出するパッドＰＤの表面領域と定義することができる。つまり、図１２との関係での定義では、パッドＰＤの表面領域のうち、表面保護膜ＰＡＳで覆われている領域もプローブ領域ＰＢＲということになるが、実際には、表面保護膜ＰＡＳから露出する開口領域ＯＰ１内にプローブ針を押し当てて電気的特性検査が実施される。このことから、図１３との関係で、正確には、プローブ領域ＰＢＲとは、開口領域ＯＰ２以外の領域であって、保護絶縁膜ＰＩＦを除去した場合に露出するパッドＰＤの表面領域として定義される。
【００４７】
続いて、本実施の形態におけるパッド構造では、保護絶縁膜ＰＩＦに形成された開口領域ＯＰ２を埋め込み、かつ、パッドＰＤと接触するように柱状電極ＰＥが形成されている。この柱状電極ＰＥは、例えば、開口領域ＯＰ２の内壁からパッドＰＤの表面領域と接触するバリア導体膜ＢＣＦと、バリア導体膜ＢＣＦと接する銅膜ＣＦと、銅膜ＣＦと接するニッケル膜ＮＦと、ニッケル膜ＮＦと接する半田膜ＳＦから構成されている。バリア導体膜ＢＣＦは、例えば、窒化チタン膜（ＴｉＮ膜）やチタン膜（Ｔｉ膜）やチタンタングステン膜（ＴｉＷ膜）のいずれかを含むように構成されている。
【００４８】
なお、柱状電極ＰＥは、これに限らず、例えば、ニッケル膜ＮＦを構成要素とせずに、バリア導体膜ＢＣＦと、バリア導体膜ＢＣＦと接する銅膜ＣＦと、銅膜ＣＦと接する半田膜ＳＦから構成することもできる。
【００４９】
次に、図１４は、図１２のＢ−Ｂ線で切断した断面図である。図１４に示すように、半導体チップの主面側に形成されている層間絶縁膜ＩＬと接するようにパッドＰＤが形成されており、このパッドＰＤを覆うように表面保護膜ＰＡＳが形成されている。表面保護膜ＰＡＳには、開口領域ＯＰ１が設けられており、この開口領域ＯＰ１からパッドＰＤの表面領域が露出している。さらに、開口領域ＯＰ１を形成した表面保護膜ＰＡＳを覆うように、保護絶縁膜ＰＩＦが形成されており、この保護絶縁膜ＰＩＦには、開口領域ＯＰ２が形成されている。開口領域ＯＰ２からは、パッドＰＤの表面領域が露出している。このとき、保護絶縁膜ＰＩＦに形成されている開口領域ＯＰ２のサイズは、表面保護膜ＰＡＳに形成されている開口領域ＯＰ１のサイズよりも小さくなっている。そして、本実施の形態におけるパッド構造では、保護絶縁膜ＰＩＦに形成された開口領域ＯＰ２を埋め込み、かつ、パッドＰＤと接触するように柱状電極ＰＥが形成されている。
【００５０】
本実施の形態における半導体チップには、図１３および図１４に示すパッド構造が形成されており、このパッド構造によって、配線基板と半導体チップが接続される。具体的に、図１５は、図１３に示すパッド構造によって、半導体チップに形成されたパッドＰＤと、配線基板ＷＢに形成されたボンディングフィンガＦＮＧとを柱状電極ＰＥを介して接続する構成を示す模式図である。図１５に示すように、配線基板ＷＢに形成されたボンディングフィンガＦＮＧの部分のうち、ソルダレジストＳＲ１から露出している部分に、柱状電極ＰＥの半田膜ＳＦを接続することにより、柱状電極ＰＥを介して、パッドＰＤとボンディングフィンガＦＮＧとが接続されていることがわかる。そして、柱状電極ＰＥによる半導体チップと配線基板ＷＢとの間の隙間に封止材ＵＦが充填されている。
【００５１】
同様に、図１６は、図１４に示すパッド構造によって、半導体チップに形成されたパッドＰＤと、配線基板ＷＢに形成されたボンディングフィンガＦＮＧとを柱状電極ＰＥを介して接続する構成を示す模式図である。図１６に示すように、配線基板ＷＢに形成されたボンディングフィンガＦＮＧの部分のうち、ソルダレジストＳＲ１から露出している部分に、柱状電極ＰＥの半田膜ＳＦを接続することにより、柱状電極ＰＥを介して、パッドＰＤとボンディングフィンガＦＮＧとが接続されていることがわかる。そして、柱状電極ＰＥによる半導体チップと配線基板ＷＢとの間の隙間に封止材ＵＦが充填されている。以上のことから、本実施の形態における半導体装置は、表面（第１面）および表面に形成されたボンディングフィンガＦＮＧを有する配線基板ＷＢと、主面、主面上に形成されたパッドＰＤ、パッドＰＤ上に形成された保護絶縁膜ＰＩＦおよび保護絶縁膜ＰＩＦから露出するパッドＰＤの開口領域ＯＰ２上に形成された柱状電極ＰＥを有する半導体チップを含むことがわかる。
【００５２】
＜実施の形態における特徴＞
続いて、図面を参照しながら、本実施の形態における特徴点について説明する。本実施の形態における第１特徴点は、例えば、図１２および図１３に示すように、プローブ痕ＰＭが、開口領域ＯＰ２と重ならないプローブ領域ＰＢＲに形成されている点にある。特に、本実施の形態において、プローブ痕ＰＭは、開口領域ＯＰ２と重ならない位置に形成され、かつ、柱状電極ＰＥとも平面的に重ならない位置に形成されている。
【００５３】
これにより、本実施の形態によれば、開口領域ＯＰ２から露出するパッドＰＤの表面領域にプローブ痕ＰＭが形成されないため、プローブ痕ＰＭに起因して、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。
【００５４】
例えば、関連技術においては、図１０に示すように、開口領域ＯＰ２から露出するパッドＰＤの表面領域内にプローブ痕ＰＭが形成されている。このことは、関連技術においては、パッドＰＤと柱状電極ＰＥとの接合界面にプローブ痕ＰＭが存在することを意味する。この結果、プローブ痕ＰＭによる表面粗さの増大や、開口領域ＯＰ２を形成する際の現像残りや、柱状電極ＰＥを形成する際に、接合界面付近に発生するボイドなどによって、パッドＰＤと柱状電極ＰＥとの接合界面での密着性が低下すると考えられる。したがって、開口領域ＯＰ２から露出するパッドＰＤの表面領域内にプローブ痕ＰＭが形成されている関連技術のパッド構造では、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすくなる。
【００５５】
これに対し、本実施の形態では、図１２および図１３に示すように、プローブ痕ＰＭが、開口領域ＯＰ２と重ならないプローブ領域ＰＢＲに形成されている。言い換えれば、本実施の形態におけるパッド構造では、パッドＰＤと柱状電極ＰＥとの接合界面にプローブ痕ＰＭが存在しない。このことから、本実施の形態によれば、プローブ痕ＰＭによって、パッドＰＤと柱状電極ＰＥとの接合界面における密着性は影響を受けることはない。したがって、開口領域ＯＰ２から露出するパッドＰＤの表面領域内にプローブ痕ＰＭが形成されていない本実施の形態によれば、プローブ痕ＰＭに起因するパッドＰＤと柱状電極ＰＥとの接合界面での剥離を効果的に抑制することができる。さらに、本実施の形態によれば、プローブ痕ＰＭによって、パッドＰＤと柱状電極ＰＥとの接合界面における密着性が影響を受けることはないことから、プローブ針の接触回数制限を緩和することもできる。
【００５６】
次に、本実施の形態における第２特徴点は、例えば、図１２に示すように、開口領域ＯＰ２の外形サイズ（平面サイズ）に対して、柱状電極ＰＥの外形サイズ（平面サイズ）を大幅に大きくした点にある。つまり、本実施の形態における第２特徴点は、平面形状が四角形からなる柱状電極ＰＥの各辺のうち、特にパッドＰＤの長辺と並行する柱状電極ＰＥの辺の長さを、パッドＰＤの長辺と並行する開口領域ＯＰ２の辺に比べて、大幅に長くした点にある。すなわち、図１３に示すように、パット開口領域ＯＰ２上に形成された第１部分と、開口領域ＯＰ２上からプローブ領域上に延在する第２部分を有する柱状電極ＰＥにおいて、保護絶縁膜ＰＩＦと接触するように形成された第２部分を、プローブ領域ＰＢＲ内のプローブ痕ＰＭが形成された部分に近づくように広げている。
【００５７】
これにより、本実施の形態における柱状電極ＰＥは、第１部分によって、開口領域ＯＰ２から露出するパッドＰＤの表面領域と接触するとともに、第２部分によって、保護絶縁膜ＰＩＦとも接触する領域を増やすことができる。つまり、柱状電極ＰＥの第２部分をプローブ痕ＰＭに向かって延在させて、柱状電極ＰＥのバリア導体膜ＢＣＦと保護絶縁膜ＰＩＦとの接触面の面積を増やすことにより、柱状電極ＰＥと保護絶縁膜ＰＩＦとの接合強度を強化している。これにより、パッドＰＤと柱状電極ＰＥとの接合部分での接合強度を補助することができ、この結果、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。
【００５８】
本実施の形態では、柱状電極ＰＥの複数の電極端部のうち、プローブ痕ＰＭに最も近い柱状電極ＰＥの電極端部と、柱状電極ＰＥのその電極端部と同一側の開口領域ＯＰ２の開口端部までの間隔は、その他の柱状電極ＰＥの電極端部と、その他の柱状電極ＰＥの電極端部と同一側の開口領域ＯＰ２の開口端部との各々の間隔より広くなっている。具体的には、図１２に示すように、例えば、Ｘ方向に沿って柱状電極ＰＥの中心位置ＣＥＮ（ＰＥ）と開口領域ＯＰ２の中心位置ＣＥＮ（ＯＰ２）を通る直線上において、柱状電極ＰＥの電極端部ＥＥ１から、開口領域ＯＰ２の開口端部ＯＥ１までの間隔は、柱状電極ＰＥの電極端部ＥＥ１と対向する柱状電極ＰＥの電極端部ＥＥ２から、開口領域ＯＰ２の開口端部ＯＥ２までの間隔より広くなっている。
【００５９】
このことから、本実施の形態における柱状電極ＰＥによれば、柱状電極ＰＥのバリア導体膜ＢＣＦと保護絶縁膜ＰＩＦとの接合部分の面積を充分に確保できるため、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。さらに、本実施の形態では、開口領域ＯＰ２の平面サイズに比べて、柱状電極ＰＥの平面サイズを拡張しているため、柱状電極ＰＥと配線基板ＷＢに形成されたボンディングフィンガＦＮＧとの接合部分の面積が増え、柱状電極ＰＥとボンディングフィンガＦＮＧとの接合部分の強度も上がり、ボンディングフィンガＦＮＧと柱状電極との接合界面に生じる剥離も防止できる。
【００６０】
なお、関連技術においては、図１０に示すように、柱状電極ＰＥの中心位置が開口領域ＯＰ２の中心位置と一致していたが、本実施の形態では、図１３に示すように、柱状電極ＰＥの中心位置は、開口領域ＯＰ２の中心位置とは一致しなくなっている。
【００６１】
具体的には、図１３および図１５において、開口領域ＯＰ２の中心位置のＸ座標が、ボンディングフィンガＦＮＧと対向する柱状電極ＰＥの中心位置のＸ座標からずれている。別の見方をすれば、図１２に示すように、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とのずれは、パッドＰＤの長辺方向に生じているということもできる。このことは、本実施の形態におけるパッド構造によれば、開口領域ＯＰ２の中心位置と柱状電極ＰＥの中心位置とがずれていることに起因して、熱負荷に基づく応力が加わる際、力点のＸ座標と作用点のＸ座標がずれることを意味する。この結果、本実施の形態におけるパッド構造では、作用点に加わる繰り返し応力の大きさが小さくなる。したがって、本実施の形態におけるパッド構造では、柱状電極ＰＥのパッドＰＤとの接合部分に加わる応力の大きさを小さくすることができ、これによって、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。
【００６２】
つまり、配線基板ＷＢや封止材などの材料は、半導体チップに比べて線膨張係数が大きい。このことから、温度サイクル試験などの熱負荷に起因する加熱と冷却の繰り返しによって、ボンディングフィンガＦＮＧとパッドＰＤとの間に介在する柱状電極ＰＥとパッドＰＤとの接合部分に繰り返し応力が加わる。このとき、例えば、図９に示す関連技術におけるパッド構造では、開口領域ＯＰ２の中心位置と柱状電極ＰＥの中心位置が一致していることに起因して、図１０に示すように、力点のＸ座標と作用点のＸ座標が一致することになる。すなわち、関連技術におけるパッド構造では、力点のＸ座標と作用点のＸ座標が一致することになり、この場合、作用点に加わる繰り返し応力の大きさが大きくなる。このことから、図９に示す関連技術におけるパッド構造では、柱状電極ＰＥのパッドＰＤとの接合部分に大きな応力が加わることになり、パッドＰＤと柱状電極ＰＥとの接合界面に剥離が発生しやすくなる。
【００６３】
これに対し、図１３および図１５に示す本実施の形態におけるパッド構造では、柱状電極ＰＥを開口領域ＯＰ２からプローブ痕ＰＭに向かって延在させることにより、開口領域ＯＰ２の中心位置と柱状電極ＰＥの中心位置がずれるため、熱負荷に基づく応力が加わる際、力点のＸ座標と作用点のＸ座標がずれることになる。力点のＸ座標と作用点のＸ座標がずれるということは、力点のＸ座標と作用点のＸ座標が一致する場合に比べて、作用点に加わる繰り返し応力の大きさが小さくなることを意味する。すなわち、力点と作用点が一致している場合には、作用点に加わる応力の大きさが大きくなることから、本実施の形態では、意図的に、力点と作用点が一致しないように、開口領域ＯＰ２の中心位置と柱状電極ＰＥの中心位置とがずれるように工夫しているのである。したがって、本実施の形態におけるパッド構造では、関連技術におけるパッド構造に比べて、柱状電極ＰＥのパッドＰＤとの接合部分に加わる応力の大きさを小さくすることができ、これによって、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができるのである。
【００６４】
以上のように、本実施の形態における半導体装置は、第１特徴点と第２特徴点とを有しているが、これらの特徴点が互いに別個なものではなく、互いに有機的な関連性を有している。以下では、この点について説明する。
【００６５】
例えば、第１特徴点の技術的思想は、開口領域ＯＰ２から露出するパッドＰＤの表面領域内にプローブ痕ＰＭを形成すると、プローブ痕ＰＭに起因するパッドＰＤと柱状電極ＰＥとの接合界面での剥離が顕在化する点に着目してなされた思想である。
【００６６】
そして、第１特徴点の技術的意義を最大限に発揮する観点からは、プローブ痕ＰＭの位置と開口領域ＯＰ２の位置とをできるだけ離すことが望ましいことになる。なぜなら、プローブ痕ＰＭの位置は、ある程度ばらつくことが想定されるため、プローブ痕ＰＭの位置にばらつきが生じても、開口領域ＯＰ２の内部にプローブ痕ＰＭが形成されないためには、プローブ痕ＰＭの位置と開口領域ＯＰ２の位置とが離れている必要があるからである。
【００６７】
そこで、本実施の形態では、図１２に示すように、パッドＰＤの長辺方向にプローブ痕ＰＭと開口領域ＯＰ２が並ぶように配置するとともに、パッドＰＤの一方の短辺側（図１２の左側の短辺）にプローブ痕ＰＭを形成し、かつ、パッドＰＤの他方の短辺側（図１２の右側の短辺）に開口領域ＯＰ２を形成している。つまり、図１２に示すように、柱状電極ＰＥの電極端部ＥＥ１および電極端部ＥＥ２と開口領域ＯＰ２の開口端部ＯＥ１および開口端部ＯＥ２とは、パッドＰＤの長辺方向に沿って並んでいる。これにより、本実施の形態によれば、プローブ痕ＰＭの位置と開口領域ＯＰ２の位置とを充分に離すことができ、この構成によって、第１特徴点の技術的意義が最大限に発揮される。
【００６８】
一方、第１特徴点の構成を採用する場合、プローブ痕ＰＭが開口領域ＯＰ２と重ならないようにする必要があり、このことは、限られた外形サイズのパッドＰＤの表面領域内に、開口領域ＯＰ２から露出するパッドＰＤの表面領域とは別にプローブ領域ＰＢＲを確保する必要があることを意味している。この結果、パットＰＤの表面領域内では、関連技術に比べて、開口領域ＯＰ２から露出するパッドＰＤの表面領域を小さくしなければならない。すなわち、本実施の形態では、上述した第１特徴点を採用する結果、関連技術に比べて、開口領域ＯＰ２の平面サイズが小さくなる。
【００６９】
このことから、例えば、本実施の形態における柱状電極ＰＥとして、図８に示す関連技術のように、平面視において、開口領域ＯＰ２とほぼ同じ大きさの柱状電極ＰＥを採用すると、上述したように、本実施の形態における開口領域ＯＰ２の平面サイズが小さくなる結果、柱状電極ＰＥの平面サイズも小さくなる。この結果、柱状電極ＰＥの接合部分の面積が小さくなり、柱状電極ＰＥの接合部分の剥離が生じやすくなる。
【００７０】
そこで、本実施の形態では、第１特徴点を採用しながら、さらなる工夫を施している。この工夫点が、上述した第２特徴点である。すなわち、第２特徴点の技術的思想は、柱状電極ＰＥの接合部分の面積を増加させる点に着目してなされた思想である。この思想を具現化するために、本実施の形態における柱状電極ＰＥは、開口領域ＯＰ２から露出するパッドＰＤの小さな表面領域上に形成された第１部分の他に、開口領域ＯＰ２上からプローブ領域ＰＢＲ上に延在する第２部分であって、保護絶縁膜ＰＩＦと接触するように形成された第２部分とを有している。
【００７１】
このとき、柱状電極ＰＥの第２部分は、例えば、図１２において、開口領域ＯＰ２の長辺から大幅にはみ出して延在するように構成することが考えられる。ところが、この構成では、隣り合うパッドＰＤのそれぞれからはみ出した柱状電極ＰＥが接触するおそれが高まり、隣り合う柱状電極ＰＥの接触を防止するために、パッドＰＤ間のピッチを広げる必要がある。この結果、半導体チップのサイズが増大することが懸念される。したがって、柱状電極ＰＥが、開口領域ＯＰ２の長辺から大きくはみ出して延在するように構成することは、あまり得策ではない。
【００７２】
このため、次に考えられることは、例えば、図１２において、柱状電極ＰＥの第２部分を、プローブ痕ＰＭから最も離れた側の開口領域ＯＰ２の短辺からはみ出して延在するように構成することが考えられる。ところが、この構成では、特に、半導体チップの端辺に形成されたパッドＰＤにおいて、プローブ痕ＰＭから最も離れた側のパッドＰＤの短辺は、半導体チップの端辺近傍に形成されることになる。このため、半導体チップの端辺とパッドＰＤの短辺との間隔が狭く、半導体チップの端辺から柱状電極ＰＥがはみ出すおそれが高まる。この結果、柱状電極ＰＥを含めた半導体チップのサイズの増大が懸念される。したがって、柱状電極ＰＥが、プローブ痕ＰＭから最も離れた側の開口領域ＯＰ２の短辺から大きくはみ出して延在するように構成することも、あまり得策ではない。
【００７３】
そこで、第１特徴点の技術的意義を充分に発揮しながら、かつ、パッドＰＤと柱状電極ＰＥからなるパッド構造のサイズをパッドＰＤのサイズに収めることを考慮して、第２特徴点を具現化した構成が、図１２および図１３に示す本実施の形態におけるパッド構造である。すなわち、本実施の形態におけるパッド構造によれば、柱状電極ＰＥは、開口領域ＯＰ２上に形成された第１部分の他に、開口領域ＯＰ２上からプローブ領域ＰＢＲ上に延在する第２部分であって、保護絶縁膜ＰＩＦと接触するように形成された第２部分とを有している。具体的には、本実施の形態における柱状電極ＰＥがプローブ痕ＰＭに向かって延在している第２部分を有していることから、柱状電極ＰＥの接合部分の面積を増加させることができる。つまり、本実施の形態における柱状電極ＰＥがプローブ痕ＰＭに向かって延在している第２部分を有することにより、第２特徴点の技術的意義が発揮される。
【００７４】
さらに、本実施の形態における第２特徴点によって、柱状電極ＰＥの中心位置は、開口領域ＯＰ２の中心位置からプローブ痕側にずれやすくなっており、これによって、熱負荷に基づく応力が加わる際、作用点に加わる繰り返し応力の大きさを小さくする効果も発揮されやすい。
【００７５】
このように本実施の形態によれば、第１特徴点と第２特徴点とを有し、かつ、これらの特徴点の有機的な関連性を考慮することにより、本実施の形態におけるパッド構造が具現化されている。この結果、本実施の形態によれば、第１特徴点に特有の利点と、第２特徴点に特有の利点とが、それぞれ最大限に発揮される。つまり、本実施の形態によれば、第１特徴点と第２特徴点との相乗効果によって、上述した第１要因と第２要因に基づくパッドＰＤと柱状電極ＰＥとの接合界面での剥離を効果的に抑制することができるのである。したがって、本実施の形態における半導体装置によれば、温度サイクル試験などによって熱負荷が加えられる場合であっても、パッドＰＤと柱状電極ＰＥとの接合界面での剥離による半導体装置の信頼性の低下を抑制することができる。言い換えれば、本実施の形態によれば、熱負荷に起因する応力耐性に優れた信頼性の高い半導体装置を提供できる。
【００７６】
＜実施の形態における半導体装置の製造方法＞
本実施の形態における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
【００７７】
図１７は、半導体ウェハＷＦのレイアウト構成を示す平面図である。図１７に示すように、半導体ウェハＷＦは、略円盤形状をしており、内部領域に複数のチップ領域ＣＲを有している。複数のチップ領域ＣＲのそれぞれには、電界効果トランジスタに代表される半導体素子と多層配線層が形成されており、これらの複数のチップ領域ＣＲは、スクライブ領域ＳＣＲによって区画されている。本実施の形態では、図１７に示すように、矩形形状のチップ領域ＣＲと、チップ領域ＣＲを区画するスクライブ領域ＳＣＲとを有する半導体ウェハ（半導体基板）ＷＦを用意する。この段階で、半導体ウェハＷＦの複数のチップ領域ＣＲのそれぞれには、電界効果トランジスタに代表される半導体素子が形成され、この半導体素子の上方に、例えば、ダマシン法によって、銅配線からなる多層配線層が形成されている。そして、以下の工程では、複数のチップ領域ＣＲのそれぞれにおいて、多層配線層の最上層にパッドを形成する工程から説明することにする。
【００７８】
まず、図１８に示すように、半導体ウェハのチップ領域上に形成された層間絶縁膜ＩＬ上にパッドＰＤを形成する。具体的には、層間絶縁膜ＩＬ上に、例えば、アルミニウムを主成分とする導体膜を形成し、その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、この導体膜をパターニングして、パッドＰＤを形成する。
【００７９】
ここで、本明細書で、「主成分」とは、部材（層や膜）を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「アルミニウムを主成分とするパッドＰＤ」とは、パッドＰＤの材料がアルミニウム（Ａｌ）を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、パッドＰＤが基本的にアルミニウムから構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
【００８０】
例えば、本明細書でいうアルミニウムを主成分とする導体膜には、純粋なアルミニウム膜である場合だけでなく、アルミニウムにシリコンが添加されたアルミニウム合金膜（ＡｌＳｉ膜）や、アルミニウムにシリコンと銅が添加されたアルミニウム合金膜（ＡｌＳｉＣｕ膜）も含む広い概念で使用される。したがって、これらのアルミニウム合金膜を含むパッドＰＤも「アルミニウムを主成分とするパッドＰＤ」に含まれることになる。
【００８１】
次に、パッドＰＤを覆うように、層間絶縁膜ＩＬ上に表面保護膜ＰＡＳを形成する。表面保護膜ＰＡＳは、例えば、酸化シリコン膜と窒化シリコン膜との積層膜から形成され、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳをパターニングする。表面保護膜ＰＡＳのパターニングは、表面保護膜ＰＡＳにパッドＰＤの表面領域の一部を開口する開口領域ＯＰ１を形成するように行なわれる。
【００８２】
続いて、開口領域ＯＰ１から露出するパッドＰＤの表面領域にプローブ針を押し当てることにより、複数のチップ領域のそれぞれに形成されている集積回路に対する電気的特性検査を実施する。以下に、この工程について説明する。
【００８３】
図１９は、半導体ウェハに存在するチップ領域ＣＲの一部を拡大して示す模式図である。図１９に示すように、チップ領域ＣＲには、例えば、複数のパッドＰＤが２列の千鳥配置で形成されており、この複数のパッドＰＤのそれぞれのプローブ領域にプローブ針を押し当てることにより、電気的特性検査が実施される。
【００８４】
ただし、この段階では、保護絶縁膜ＰＩＦがまだ形成されておらず、保護絶縁膜ＰＩＦに形成される開口領域ＯＰ２も形成されていない。したがって、パッドＰＤの表面領域のうち、どの領域が開口領域ＯＰ２以外のプローブ領域ＰＢＲであるかを判別することが困難となる。すなわち、本実施の形態では、パッドＰＤの表面領域のうちのプローブ領域ＰＢＲにプローブ針を押し当てる必要があるが、開口領域ＯＰ２が形成されていない段階では、プローブ領域ＰＢＲを特定することが難しい。この場合、パッドＰＤのプローブ領域ＰＢＲではなく、開口領域ＯＰ２にプローブ針が押し当てられてしまう可能性がある。
【００８５】
そこで、本実施の形態では、図１９に示すように、プローブ領域を特定する目印として、複数のパッドＰＤの配列方向に沿って、パッドＰＤと並ぶようにダミーパッドＤＰを設けている。すなわち、本実施の形態において、ダミーパッドＤＰは、開口領域ＯＰ２を形成する前のパッドＰＤの表面領域内におけるプローブ領域ＰＢＲの位置を特定するために設けられている。具体的には、図２０に示すように、ダミーパッドＤＰの領域ＡＲを、パッドＰＤの配列方向（Ｙ方向）に沿って平行移動させたとき、ダミーパッドの領域ＡＲと重なるパッドＰＤの領域ＢＲが、パッドＰＤのプローブ領域ＰＢＲに含まれるように、ダミーパッドＤＰが配置されている。
【００８６】
したがって、例えば、図２１に示すように、ダミーパッドＤＰにプローブ針が接触するようにプローブ針の位置を調整することにより、必然的に、パッドＰＤにおいては、プローブ領域ＰＢＲにプローブ針が押し当てられることになる。すなわち、複数のプローブ針は、複数のパッドＰＤの配列方向に沿って並ぶように配置されていることから、複数のプローブ針のうちの1つがダミーパッドＤＰの表面領域に接触する場合、パッドＰＤに押し当てるプローブ針は、ダミーパッドＤＰの表面領域をパッドＰＤの配列方向に沿って平行移動させたときに、ダミーパッドＤＰの表面領域と重なるパッドＰＤの表面領域に押し当てられることになる。このことから、ダミーパッドＤＰの表面領域をパッドＰＤの配列方向に沿って平行移動させたときに、ダミーパッドＤＰの表面領域と重なるパッドＰＤの表面領域がプローブ領域ＰＢＲに含まれるように、ダミーパッドＤＰを配置すれば、自動的にパッドＰＤのプローブ領域ＰＢＲにプローブ針が押し当てられることになるのである。このため、本実施の形態によれば、開口領域ＯＰ２が形成されていない段階においても、パッドＰＤの表面領域のうちの開口領域ＯＰ２ではなく、プローブ領域ＰＢＲに確実にプローブ針が押し当てられることになる。
【００８７】
以上のことから、本実施の形態におけるチップ領域には、ダミーパッドＤＰが設けられており、このダミーパッドＤＰにも、図２１に示すように、プローブ針を押し当てることによる痕跡であるプローブ痕ＰＭが形成されることになる。そして、図２１に示すように、ダミーパッドＤＰに形成されているプローブ痕ＰＭの位置をパッドＰＤの配列方向（Ｙ方向）に沿って平行移動させたとき、ダミーパッドに形成されているプローブ痕ＰＭの位置は、パッドＰＤに形成されているプローブ痕ＰＭの位置と重なることになる。
【００８８】
なお、ダミーパッドＤＰは、例えば、チップ領域（半導体チップ）に２箇所に設けられている。具体的には、図７に示すように、２列の千鳥配置で配置された複数のパッドＰＤのうち、外側に配置されているパッド（外周パッド）に対応するものと、内側に配置されているパッド（内周パッド）に対応するものが、対角線上に配置されている。すなわち、外周パッドに対応するダミーパッドＤＰは、外周パッドと並ぶように配置され、内周パッドに対応するダミーパッドＤＰは、内周パッドと並ぶように配置されている。この結果、外周パッドに対応するダミーパッドＤＰにプローブ針が押し当てられるようにプローブ針の位置を調整するとともに、対角線上に配置されるダミーパッドＤＰであって内周パッドに対応するダミーパッドＤＰにもプローブ針が押し当てられるようプローブ針の位置を調整することができる。これにより、２列の千鳥配置で配置された複数のパッドＰＤのすべてにおいて、プローブ領域ＰＢＲにプローブ針を押し当てることができるとともに、プローブ針の回転方向の位置調整も同時に行うことができることになる。
【００８９】
このようにして、複数のパッドＰＤのそれぞれのプローブ領域ＰＢＲにプローブ針を押し当てることにより、電気的特性検査が実施される。この結果、図２２に示すように、チップ領域ＣＲに形成されている複数のパッドＰＤおよびダミーパッドＤＰにプローブ針を押し当てた痕跡であるプローブ痕ＰＭが形成される。例えば、図２３に示すように、パッドＰＤの表面領域（プローブ領域）にプローブ痕ＰＭが形成されている。
【００９０】
続いて、図２４に示すように、パッドＰＤの表面領域を覆う保護絶縁膜ＰＩＦを形成する。この保護絶縁膜ＰＩＦは、例えば、ポリイミド樹脂膜から形成され、例えば、塗布法により形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、保護絶縁膜ＰＩＦに開口領域ＯＰ２を形成する。この開口領域ＯＰ２からは、パッドＰＤの表面領域が露出する。このとき、本実施の形態では、プローブ痕ＰＭが開口領域ＯＰ２以外のプローブ領域に形成されているため、プローブ痕ＰＭは、開口領域ＯＰ２から露出することなく、保護絶縁膜ＰＩＦで覆われることになる。
【００９１】
次に、図２５に示すように、開口領域ＯＰ２を形成した保護絶縁膜ＰＩＦ上に、バリア導体膜ＢＣＦを形成する。バリア導体膜ＢＣＦは、例えば、窒化チタン膜（ＴｉＮ膜）やチタン膜（Ｔｉ膜）やチタンタングステン膜（ＴｉＷ膜）などから形成され、例えば、スパッタリング法を使用することにより形成することができる。
【００９２】
そして、図２６に示すように、バリア導体膜ＢＣＦ上にレジスト膜ＰＲ１を塗布した後、フォトリソグラフィ技術を使用することにより、レジスト膜ＰＲ１をパターニングする。レジスト膜ＰＲ１のパターニングは、柱状電極形成領域を開口するように行なわれる。
【００９３】
続いて、図２７に示すように、バリア導体膜ＢＣＦを電極膜として使用する電解メッキ法により、レジスト膜ＰＲ１の開口領域を埋め込むように、銅膜ＣＦと、ニッケル膜ＮＦと、半田膜ＳＦとを連続して形成する。その後、図２８に示すように、例えば、アッシング技術によりレジスト膜ＰＲ１を除去し、さらに、レジスト膜ＰＲ１を除去することにより露出するバリア導体膜ＢＣＦを、例えば、ウェットエッチングで除去することにより、バリア導体膜ＢＣＦと銅膜ＣＦとニッケル膜ＮＦと半田膜ＳＦとからなる柱状電極ＰＥを形成することができる。そして、図２９に示すように、例えば、熱処理（リフロー）を施すことにより、柱状電極ＰＥの最上層に形成されている半田膜ＳＦを溶融させて、半田膜ＳＦの表面形状をラウンド形状とする。以上のようにして、本実施の形態によれば、半導体ウェハのチップ領域に形成されている複数のパッドＰＤのそれぞれ上に、パッドＰＤと電気的に接続される柱状電極ＰＥを形成することができる。
【００９４】
その後、半導体ウェハに形成されている複数のチップ領域を区画するスクライブ領域をダイシングして、複数のチップ領域を個片化することにより、半導体チップを製造することができる。以下では、半導体チップを配線基板上に搭載する工程について説明する。
【００９５】
まず、配線基板ＷＢが複数形成された多数個取り基板ＭＢを準備する。例えば、図３０は、配線基板ＷＢが複数形成された多数個取り基板ＭＢを示す平面図である。図３０に示すように、多数個取り基板ＭＢは、例えば、複数の配線基板ＷＢが互いにアレイ状に繋がった構成をしている。これらの配線基板ＷＢのそれぞれには、図示しないが、例えば、銅材からなる端子（ボンディングフィンガ）が形成されており、端子の上面や側面には、金膜（Ａｕ膜）が形成されている。ここで、例えば、端子と金膜の間にニッケル膜（Ｎｉ膜）やパラジウム膜（Ｐｄ膜）が介在する場合もある。また、端子の上面や側面には、錫（Ｓｎ）やＳｎＡｇ（錫銀）などからなる半田膜が形成されていてもよく、またプリフラックス処理（ＯＳＰ処理）が施されていてもよい。
【００９６】
次に、図３１に示すように、多数個取り基板ＭＢに形成されている複数の配線基板のそれぞれの表面上に、封止材としての先塗布樹脂膜ＮＣＦを配置する。そして、図３２に示すように、多数個取り基板ＭＢに形成されている複数の配線基板のそれぞれに対応して、柱状電極ＰＥが多数個取り基板ＭＢの表面に対向する向きで、半導体チップＣＨＰを先塗布樹脂膜ＮＣＦ上に搭載する。このとき、半導体チップＣＨＰは、先塗布樹脂膜ＮＣＦに押し込まれて、半導体チップＣＨＰに形成されている柱状電極ＰＥが多数個取り基板ＭＢに形成されている端子（図示せず）と接触する。この状態で、半田融点よりも高い温度で加熱することにより、柱状電極ＰＥの先端部に形成されている半田膜と端子とが接続され、かつ、先塗布樹脂膜ＮＣＦが熱硬化して、半導体チップＣＨＰと多数個取り基板ＭＢの間が先塗布樹脂膜ＮＣＦによって封止される。ここで、先塗布樹脂膜ＮＣＦが充分に硬化されない場合には、例えば、オーブンで再加熱してもよい。
【００９７】
なお、本実施の形態では、封止材として、先塗布樹脂膜ＮＣＦを使用する例について説明したが、封止材は、これに限らず、例えば、先塗布樹脂ペーストを使用してもよい。また、封止材は、半導体チップＣＨＰを多数個取り基板ＭＢ上に搭載した後、毛細管現象を利用して、半導体チップＣＨＰと多数個取り基板ＭＢとの間にアンダーフィルを浸透させてもよいし、トランスファモールド技術によって、半導体チップＣＨＰと多数個取り基板ＭＢとの間に樹脂を注入してもよい。さらに、本実施の形態では、図３１に示すように、多数個取り基板ＭＢ上に先塗布樹脂膜ＮＣＦを配置する例について説明したが、例えば、半導体チップＣＨＰに先塗布樹脂膜ＮＣＦを貼り付けてもよい。
【００９８】
続いて、図３３に示すように、多数個取り基板ＭＢの裏面（半導体チップを搭載した面とは反対側の面）に、外部接続端子として機能する複数の半田ボールＳＢを取り付ける。この工程においても、熱処理が実施される。その後、図３４に示すように、多数個取り基板ＭＢをダイシングすることにより、多数個取り基板ＭＢを複数の配線基板ＷＢに個片化する。以上のようにして、本実施の形態によれば、配線基板ＷＢ上に半導体チップＣＨＰが搭載された半導体装置を製造することができる。
【００９９】
以上の説明では、多数個取り基板を用いた場合の製造方法を示したが、予め個片化された基板で製造しても良い。
【０１００】
ここで、本実施の形態における半導体装置の製造方法においては、上述したように、例えば、多数個取り基板に形成されている端子と接続させるために、柱状電極ＰＥの先端部に形成されている半田膜を溶融させる目的や、先塗布樹脂膜ＮＣＦを熱硬化させる目的で、熱負荷（加熱処理）が加えられる。また、多数個取り基板ＭＢの裏面に複数の半田ボールＳＢを取り付ける際にも熱負荷が加えられる。さらには、半導体装置を製造した後、信頼性試験としての温度サイクル試験が実施され、この温度サイクル試験によって、半導体装置に熱負荷が加えられる。このように、本実施の形態における半導体装置は、様々な製造工程において、熱負荷が加えられる。
【０１０１】
この点に関し、本実施の形態における半導体装置は、第１特徴点と第２特徴点とを有しているため、パッドＰＤと柱状電極ＰＥとの接合界面が、熱負荷に基づく応力によって破断しにくいパッド構造となっている。このことから、本実施の形態における半導体装置によれば、温度サイクル試験などの熱負荷に対する耐性を向上することができ、これによって、半導体装置の信頼性を向上することができる。
【０１０２】
＜変形例１＞
次に、実施の形態の変形例１について説明する。図３５は、本変形例１におけるパッド構造を示す平面図であり、図３６は、図３５のＡ−Ａ線で切断した断面図である。図３５および図３６に示すように、パッドＰＤのプローブ領域ＰＢＲには、プローブ痕ＰＭが形成されている。つまり、本変形例１においても、実施の形態と同様に、開口領域ＯＰ２から露出するパッドＰＤの表面領域内にプローブ痕ＰＭが形成されていない。言い換えれば、本変形例１においても、実施の形態と同様に、プローブ領域ＰＢＲにプローブ痕ＰＭが形成されている。このことから、本変形例１においても、プローブ痕ＰＭに起因するパッドＰＤと柱状電極ＰＥとの接合界面での剥離を効果的に抑制することができる。
【０１０３】
特に、この場合、プローブ痕ＰＭによって、パッドＰＤと柱状電極ＰＥとの接合界面における密着性が影響を受けることはないことから、プローブ針の接触回数制限を緩和することができる。この結果、例えば、本変形例１のように、パッドＰＤにプローブ針を複数回接触させて電気的特性検査を実施することができる。この場合、図３５および図３６に示すように、本変形例１では、パッドＰＤのプローブ領域ＰＢＲに複数のプローブ痕ＰＭが形成されることになる。
【０１０４】
ここで、本変形例１でも、図３５に示すように、開口領域ＯＰ２とプローブ痕ＰＭがパッドＰＤの長辺方向に並ぶように配置されているため、プローブ痕ＰＭと開口領域ＯＰ２との距離を離すことができる。このため、位置のばらつきが存在する複数のプローブ痕ＰＭが、パッドＰＤのプローブ領域ＰＢＲに形成される場合であっても、プローブ痕ＰＭが開口領域ＯＰ２内に形成されることを防止できる。
【０１０５】
＜変形例２＞
続いて、実施の形態の変形例２について説明する。図３７は、本変形例２におけるパッド構造を示す平面図であり、図３８は、図３７のＡ−Ａ線で切断した断面図である。図３７に示すように、本変形例２においても、実施の形態と同様に、プローブ痕ＰＭは、プローブ領域ＰＢＲに形成されているが、さらに、このプローブ痕ＰＭは、平面視において、柱状電極ＰＥに内包されるように形成されている。さらに詳細には、開口領域ＯＰ２上からプローブ領域ＰＢＲ上に延在する柱状電極の第２部分にプローブ痕ＰＭが内包されている。この場合であっても、プローブ痕ＰＭ自体は、パッドＰＤのプローブ領域ＰＢＲに形成されており、かつ、図３８に示すように、プローブ痕ＰＭと柱状電極ＰＥとの間には、保護絶縁膜ＰＩＦが介在するため、本変形例２のパッド構造においても、プローブ痕ＰＭに起因するパッドＰＤと柱状電極ＰＥとの接合界面での剥離を効果的に抑制することができる。
【０１０６】
なお、本変形例２では、平面視において、開口領域ＯＰ２上からプローブ領域ＰＢＲ上に延在する柱状電極の第２部分に、プローブ痕ＰＭが完全に内包されている例について説明したが、例えば、平面視において、柱状電極ＰＥの第２部分に、プローブ痕ＰＭが部分的に重なっている場合であってもよい。
【０１０７】
＜変形例３＞
次に、実施の形態の変形例３について説明する。図３９は、本変形例３におけるパッド構造を示す平面図であり、図４０は、図３９のＡ−Ａ線で切断した断面図である。実施の形態では、図１２および図１３に示すように、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とをＸ方向にずらす例について説明した。これに対し、本変形例３では、図３９および図４０に示すように、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とをＹ方向にずらしている。言い換えれば、本変形例３では、ボンディングフィンガＦＮＧに対向する柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とのずれは、パッドＰＤの短辺方向に生じている。
【０１０８】
例えば、温度サイクル試験などの熱負荷に起因する加熱と冷却の繰り返しによって、配線基板ＷＢは、半導体チップに比べて線膨張係数が大きいことから、この線膨張係数の相違によって、ボンディングフィンガＦＮＧとパッドＰＤとの間に介在する柱状電極ＰＥとパッドＰＤとの接合部分に繰り返し応力が加わる。このとき、例えば、ボンディングフィンガＦＮＧとパッドＰＤとの間にＸ方向の繰り返し応力が生じる場合には、実施の形態のように、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とをＸ方向にずらす構成が有効であり、例えば、半導体チップの角部から離れた辺（例えば、右辺）の中心部に配置されているパッドＰＤに適用して有効である。これに対し、半導体チップの角部近傍に配置されたパッドＰＤでは、ボンディングフィンガＦＮＧとパッドＰＤとの間に生じる繰り返し応力は、Ｙ方向の成分も大きくなるため、この場合、本変形例３のように、Ｙ方向に柱状電極ＰＥと保護絶縁膜ＰＩＦとの接触面の面積を増やし、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とをＹ方向にずらす構成が有効である。
【０１０９】
本変形例３の場合は、前記実施の形態で述べたＸ方向でなく、Ｙ方向に沿った直線上（図示せず）において、一方の柱状電極ＰＥの電極端部とその近傍にある開口領域ＯＰ２の開口端部までの間隔が、他方の柱状電極ＰＥの電極端部とその近傍にある開口領域ＯＰ２の開口端部までの間隔より、広くしている部分を柱状電極ＰＥ内に構成している。したがって、Ｙ方向に柱状電極ＰＥと保護絶縁膜ＰＩＦとの接触面の面積を増やすことにより、その結果、開口領域ＯＰ２の中心位置と柱状電極ＰＥの中心位置がＹ方向にずれているため、熱負荷に基づく応力が加わる際、力点のＹ座標と作用点のＹ座標がずれることになる。Ｙ方向の柱状電極ＰＥと保護絶縁膜ＰＩＦとの接触面の面積を増やすことによって、柱状電極ＰＥと保護絶縁膜ＰＩＦとの接合強度を強化し、これにより、パッドＰＤと柱状電極ＰＥとの接合部分での接合強度を補助することができ、この結果、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。さらに、力点のＹ座標と作用点のＹ座標がずれるため、力点のＹ座標と作用点のＹ座標が一致する場合に比べて、作用点に加わる繰り返し応力の大きさが小さくなることを意味する。したがって、本変形例３におけるパッド構造では、特に、半導体チップの角部近傍に配置されたパッドＰＤにおいて、柱状電極ＰＥのパッドＰＤとの接合部分に加わる応力の大きさを小さくすることができ、これによって、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。
【０１１０】
＜変形例４＞
続いて、実施の形態の変形例４について説明する。図４１は、本変形例４におけるパッド構造を示す平面図である。本変形例４では、図４１に示すように、Ｘ方向およびＹ方向に柱状電極ＰＥと保護絶縁膜ＰＩＦとの接触面の面積を増やし、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とをＸ方向およびＹ方向にずらしている。言い換えれば、本変形例４では、ボンディングフィンガＦＮＧに対向する柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とのずれは、パッドＰＤの長辺方向と短辺方向の両方に生じている。ここで、半導体チップの角部近傍に配置されたパッドＰＤでは、ボンディングフィンガＦＮＧとパッドＰＤとの間に生じる繰り返し応力は、Ｘ方向の成分およびＹ方向の成分の両方が大きくなるため、本変形例４のように、柱状電極ＰＥの中心位置と、開口領域ＯＰ２の中心位置とをＸ方向およびＹ方向の両方にずらす構成が有効である。すなわち、半導体チップの角部近傍に配置されたパッドＰＤに対するパッド構造としては、本変形例４の構成が望ましい。
【０１１１】
本変形例４の場合は、Ｘ方向およびＹ方向に柱状電極ＰＥと保護絶縁膜ＰＩＦとの接触面の面積を増やすことにより、柱状電極ＰＥと保護絶縁膜ＰＩＦとの接合強度を強化し、これにより、パッドＰＤと柱状電極ＰＥとの接合部分での接合強度を補助することができ、この結果、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。さらに、本変形例４では、開口領域ＯＰ２の中心位置と柱状電極ＰＥの中心位置がＸ方向およびＹ方向にずれる。このため、熱負荷に基づく応力が加わる際、力点のＸ座標と作用点のＸ座標がずれるとともに、力点のＹ座標と作用点のＹ座標もずれることになる。したがって、半導体チップの角部近傍に配置されたパッドＰＤと接続されるボンディングフィンガＦＮＧにおいて、パッドＰＤとの間に生じる繰り返し応力は、Ｘ方向およびＹ方向の両方で生じる傾向がある。このことから、半導体チップの角部近傍に配置されたパッドＰＤに本変形例４のパッド構造を適用することにより、柱状電極ＰＥのパッドＰＤとの接合部分に加わる応力の大きさを小さくすることができ、これによって、パッドＰＤと柱状電極ＰＥとの接合界面での剥離を抑制することができる。
【０１１２】
＜変形例５＞
次に、実施の形態の変形例５について説明する。図４２は、本変形例５におけるパッド構造を示す平面図である。実施の形態では、図１２に示すように、パッドＰＤの長辺方向（Ｘ方向）において、右側に開口領域ＯＰ２が形成され、かつ、左側にプローブ痕ＰＭが形成されるパッド構造について説明したが、図４２に示す本変形例５のように、パッドＰＤの長辺方向（Ｘ方向）において、左側に開口領域ＯＰ２が形成され、かつ、右側にプローブ痕ＰＭが形成されるパッド構造でもよい。
【０１１３】
具体的に、例えば、図１１に示すように、実施の形態におけるパッド構造は、２列の千鳥配置で配置されている複数のパッドのうちの外周パッドに適用されることが考えられる。一方、本変形例５におけるパッド構造は、２列の千鳥配置で配置されている複数のパッドのうちの内周パッドに適用されることが考えられる。
【０１１４】
＜変形例６＞
続いて、実施の形態の変形例６について説明する。図４３は、本変形例６におけるパッド構造を示す平面図である。図４３において、パッドＰＤを部分的に覆う表面保護膜（図示を省略）の一部に凸部ＣＶＸが形成されている。この凸部ＣＶＸにより、パッドＰＤのＸ方向において、凸部ＣＶＸの右側領域と凸部ＣＶＸの左側領域とを区別することができる。つまり、凸部ＣＶＸを目印にして、凸部ＣＶＸの右側領域を開口領域ＯＰ２が形成される領域と認識することができ、かつ、凸部ＣＶＸの左側領域をプローブ領域ＰＢＲの一部を構成する部分領域ＰＲＴが形成される領域と認識することができる。
【０１１５】
例えば、パッドＰＤにプローブ針を押し当てて電気的特性検査を実施する段階では、保護絶縁膜ＰＩＦがまだ形成されておらず、保護絶縁膜ＰＩＦに形成される開口領域ＯＰ２も形成されていない。したがって、パッドＰＤの表面領域のうち、どの領域が開口領域ＯＰ２以外のプローブ領域ＰＢＲであるかを判別することが困難となる。この点に関し、本変形例６では、パッドＰＤを部分的に覆う表面保護膜の一部に凸部ＣＶＸが形成されているので、凸部ＣＶＸを目印にして、凸部ＣＶＸの右側領域を開口領域ＯＰ２が形成される領域と認識し、かつ、凸部ＣＶＸの左側領域をプローブ領域ＰＢＲの一部を構成する部分領域ＰＲＴが形成される領域と認識することができる。この結果、本変形例６によれば、実施の形態のようにダミーパッドＤＰを設けることなく、凸部ＣＶＸを目印にして、凸部ＣＶＸの左側領域（部分領域ＰＲＴ）にプローブ針を押し当てることにより、自動的に、パッドＰＤの開口領域ＯＰ２以外のプローブ領域ＰＢＲにプローブ針が押し当てられることになる。以上のようにして、本変形例６によれば、パッドＰＤの表面領域のうち、開口領域ＯＰ２内にプローブ痕ＰＭが形成されてしまうことを防止できる。
【０１１６】
＜変形例７＞
次に、実施の形態の変形例７について説明する。図４４は、本変形例７における半導体装置ＳＡ２の実装構成を示す断面図である。図４４において、本変形例７における半導体装置ＳＡ２は、配線基板ＷＢを有し、この配線基板ＷＢの裏面に複数の半田ボールＳＢが形成されている。一方、配線基板ＷＢの表面には、半導体チップＣＨＰ１が搭載されており、半導体チップＣＨＰ１に形成されている柱状電極ＰＥが配線基板ＷＢの表面に配置されている端子（ボンディングフィンガ）（図示せず）と接続されている。そして、半導体チップＣＨＰ１と配線基板ＷＢとの隙間には、封止材ＵＦが充填されている。
【０１１７】
さらに、本変形例７における半導体装置ＳＡ２では、半導体チップＣＨＰ１上に、半導体チップＣＨＰ２が積層配置されており、半導体チップＣＨＰ２と配線基板ＷＢとは、例えば、金線からなるワイヤＷで電気的に接続されている。そして、積層配置された半導体チップＣＨＰ１および半導体チップＣＨＰ２を覆うように封止樹脂ＭＲが形成されている。このように構成されている本変形例７における半導体装置ＳＡ２でも、半導体チップＣＨＰ１が柱状電極ＰＥによって配線基板ＷＢと接続されている点では、例えば、図２に示す実施の形態における半導体装置ＳＡと共通するため、本変形例７における半導体装置ＳＡ２においても、実施の形態の技術的思想を適用することができる。
【０１１８】
特に、本変形例７では、封止樹脂ＭＲが存在し、この封止樹脂ＭＲを形成する工程でも熱負荷が加えられることから、本変形例７に実施の形態の技術的思想を適用する技術的意義は大きくなる。
【０１１９】
なお、図示はしないが、実施の形態における技術的思想は、例えば、放熱板を有する半導体装置や、第１半導体装置上に別の第２半導体装置を搭載した、いわゆるＰＯＰ（Package On Package）構造の半導体装置などに幅広く適用することができる。
【０１２０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２１】
例えば、前記実施の形態では、半導体装置のパッケージ形態としてＢＧＡ（Ball Grid Array）を例に挙げて説明したが、前記実施の形態における技術的思想は、ＬＧＡ（Land Grid Array）と呼ばれるパッケージ形態にも適用することができる。
【符号の説明】
【０１２２】
ＯＰ２  開口領域
ＰＢＲ  プローブ領域
ＰＤ  パッド
ＰＥ  柱状電極
【図１】
2016012650.tif 000003
【図２】
2016012650.tif 000004
【図３】
2016012650.tif 000005
【図４】
2016012650.tif 000006
【図５】
2016012650.tif 000007
【図６】
2016012650.tif 000008
【図７】
2016012650.tif 000009
【図８】
2016012650.tif 000010
【図９】
2016012650.tif 000011
【図１０】
2016012650.tif 000012
【図１１】
2016012650.tif 000013
【図１２】
2016012650.tif 000014
【図１３】
2016012650.tif 000015
【図１４】
2016012650.tif 000016
【図１５】
2016012650.tif 000017
【図１６】
2016012650.tif 000018
【図１７】
2016012650.tif 000019
【図１８】
2016012650.tif 000020
【図１９】
2016012650.tif 000021
【図２０】
2016012650.tif 000022
【図２１】
2016012650.tif 000023
【図２２】
2016012650.tif 000024
【図２３】
2016012650.tif 000025
【図２４】
2016012650.tif 000026
【図２５】
2016012650.tif 000027
【図２６】
2016012650.tif 000028
【図２７】
2016012650.tif 000029
【図２８】
2016012650.tif 000030
【図２９】
2016012650.tif 000031
【図３０】
2016012650.tif 000032
【図３１】
2016012650.tif 000033
【図３２】
2016012650.tif 000034
【図３３】
2016012650.tif 000035
【図３４】
2016012650.tif 000036
【図３５】
2016012650.tif 000037
【図３６】
2016012650.tif 000038
【図３７】
2016012650.tif 000039
【図３８】
2016012650.tif 000040
【図３９】
2016012650.tif 000041
【図４０】
2016012650.tif 000042
【図４１】
2016012650.tif 000043
【図４２】
2016012650.tif 000044
【図４３】
2016012650.tif 000045
【図４４】
2016012650.tif 000046