(57)【要約】【課題】動的部分再構成を用いたシステムにおいて、一部の領域が動作中に他の領域を部分的に再構成する際に、装置の消費電力を所定の範囲内に収める仕組みを提供する。【解決手段】本画像処理装置は、複数の部分再構成部を含み、かつ、回路構成を動的かつ部分的に再構成可能な、再構成回路を有する。さらに、本画像処理装置は、再構成回路の一部の前記部分再構成部を再構成する際に、動作中の前記部分再構成部の消費電力の値と、再構成するため必要な追加電力の値との合計値を算出し、算出した合計値が許容電力の値に収まるか否かを判定し、合計値が許容電力の値に収まると判定されると、再構成回路の再構成を実行する。【選択図】  図７
2016115979.tif 000002
【特許請求の範囲】
【請求項１】
複数の部分再構成部を含み、かつ、回路構成を動的かつ部分的に再構成可能な、再構成回路を有する画像処理装置であって、
前記再構成回路の一部の前記部分再構成部を再構成する際に、動作中の前記部分再構成部の消費電力の値と、再構成するため必要な追加電力の値との合計値を算出する算出手段と、
前記算出手段によって算出された合計値が許容電力の値に収まるか否かを判定する電力判定手段と、
前記電力判定手段によって前記合計値が許容電力の値に収まると判定されると、前記再構成回路の再構成を実行する再構成手段と
を備えることを特徴とする画像処理装置。
【請求項２】
前記電力判定手段によって前記合計値が許容電力の値に収まらないと判定されると、前記合計値が前記許容電力の値に収まるように制御するシーケンスを決定する決定手段をさらに備えることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記決定手段は、
動作中の前記部分再構成部の消費電力を抑える制御と、再構成するための追加電力を抑える制御との少なくとも一方の制御を行うシーケンスを決定することを特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記決定手段は、
動作中の前記部分再構成部における機能と、前記部分再構成部に再構成される予定の機能との何れの機能を優先するかを判定する優先判定手段を備え、
前記優先判定手段によって前記部分再構成部に再構成される予定の機能の方が優先度が高いと判定されると、動作中の前記部分再構成部の消費電力を抑える制御を行うことを決定し、
前記優先判定手段によって動作中の前記部分再構成部おける機能の方が優先度が高いと判定されると、再構成するための追加電力を抑える制御を行うことを特徴とする請求項３に記載の画像処理装置。
【請求項５】
前記決定手段は、
動作中の前記部分再構成部の消費電力を抑える制御、又は、再構成するための追加電力を抑える制御の何れか一方の制御を行った場合の前記合計値を前記算出手段によって算出し、
算出した前記合計値が許容電力の値に収まらない場合は、他方の制御をさらに加えるようにシーケンスを決定することを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記再構成するための追加電力を抑える制御とは、再構成する複数の前記部分再構成部を順に再構成させる制御か、又は、当該クロックの周波数を低下させる制御であることを特徴とする請求項３に記載の画像処理装置。
【請求項７】
前記消費電力を抑える制御とは、該当する前記部分再構成部へのクロックの周波数を低下させるか、又は、クロックの供給を遮断する制御であることを特徴とする請求項３に記載の画像処理装置。
【請求項８】
前記決定手段は、前記消費電力を抑える制御として、動作中の前記部分再構成部がリアルタイム処理を行っていれば当該クロックの周波数を低下させる制御を決定し、又は、動作中の前記部分再構成部がリアルタイム処理を行っていなければ当該クロックの供給を遮断する制御を決定することを特徴とする請求項７に記載の画像処理装置。
【請求項９】
前記決定手段は、動作中の前記部分再構成部の消費電力を抑える制御、又は、再構成するための追加電力を抑える制御のうち、電力削減量の高い制御から優先的に選択することを特徴とする請求項２乃至８の何れか１項に記載の画像処理装置。
【請求項１０】
前記算出手段は、前記部分再構成部に構成される機能ごとに、動作周波数及び消費電力を定義した、動作時のテーブルと、再構成時のテーブルとのそれぞれからの、前記消費電力の値及び前記追加電力の値を用いることを特徴とする請求項１乃至９の何れか１項に記載の画像処理装置。
【請求項１１】
複数の部分再構成部を含み、かつ、回路構成を動的かつ部分的に再構成可能な、再構成回路を有する画像処理装置の制御方法であって、
算出手段が、前記再構成回路の一部の前記部分再構成部を再構成する際に、動作中の前記部分再構成部の消費電力の値と、再構成するため必要な追加電力の値との合計値を算出する算出工程と、
電力判定手段が、前記算出手段によって算出された合計値が許容電力の値に収まるか否かを判定する電力判定工程と、
再構成手段が、前記電力判定手段によって前記合計値が許容電力の値に収まると判定されると、前記再構成回路の再構成を実行する再構成工程と
を実行することを特徴とする画像処理装置の制御方法。
【請求項１２】
請求項１１に記載の画像処理装置の制御方法における各工程をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを扱う画像処理装置、その制御方法及びプログラムに関する。
【背景技術】
【０００２】
内部の論理回路の構成を変更可能なＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）やＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などの再構成可能回路が良く知られている。一般的に、ＰＬＤやＦＰＧＡの論理回路の変更は、起動時に、ＲＯＭ等の不揮発性メモリに格納された回路構成情報を、ＰＬＤやＦＰＧＡ内部の揮発性メモリであるコンフィグレーションメモリへ書き込むことで実現される。また、コンフィグレーションメモリの情報は電源遮断時にクリアされるため、電源投入時に、再度、ＲＯＭに記憶している回路構成情報をコンフィグレーションメモリに書き込む必要がある。このように、電源が供給されている状態で、一度だけＰＬＤやＦＰＧＡの論理回路を構成する方法を静的再構成という。これに対して、論理回路が動作中に、その論理回路の構成を動的に変更できるＦＰＧＡ等が開発されており、このように動的に論理回路を変更する方法を動的再構成という。
【０００３】
また、ＦＰＧＡには、ＦＰＧＡのチップ全体の回路構成でなく、特定の領域の回路構成だけを書き換えることが可能なものがあり、このような書き換えを部分再構成という。特に、動作中の回路の動作を停止させずに、それ以外の他の回路構成を変更することを動的部分再構成という。動的部分再構成では、動的再構成時に、コンフィグレーションメモリ全体を書き換えるのではなく、コンフィグレーションメモリの一部の領域のみを書き換えることで、ＦＰＧＡの論理回路を部分的に再構成することができる。このような動的部分再構成を用いることで、例えばＦＰＧＡのある領域に、時分割で複数の論理回路を切り替えて実装できる。この結果、少ないハードウェアリソースで、用途に合わせた様々な機能を、ハードウェアによる高速の演算性能を保ったままで柔軟に実現できる。
【０００４】
また、ＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｒｉｎｔｅｒ）等の画像処理装置は、ユーザからの要求に応じた複数の処理（コピージョブ、プリントジョブ、ＳＥＮＤジョブ等）を選択可能であり、各処理に応じた画像処理は、ハードウェア又はソフトウェアにより実現される。ＭＦＰにおける画像処理機能の一部を動的再構成可能なＦＰＧＡで処理させる場合、一般的に、ＦＰＧＡへの動的再構成への実施タイミングはユーザからの要求により処理内容が決定したタイミングとなる。処理内容に応じた論理回路情報がコンフィギュレーションメモリに書き込まれた後、ユーザからの要求に応じた一連の処理を実施することができる。
【０００５】
ところで、ＦＰＧＡの論理回路は、動作状況や、動作する論理回路の規模、動作周波数に依存して電力を消費するが、ＦＰＧＡ内部の論理回路の再構成を行う処理においても多くの電力を要する。一般に、ＬＳＩやＦＰＧＡといった論理回路において、急激に大量の電力消費が行われると、回路で使用される電圧に電圧降下が生じ、回路動作中に所定のレンジを超えた電圧変動が生じると、動作中の回路が誤動作する可能性がある。この再構成時の電力消費への対処方法として、特許文献１では、次に回路が使用されるまでの時間で、これから再構成処理を時分割し、分割した部分毎に順に再構成処理を実行することが記載されている。これにより、再構成処理における消費電力のピークを平準化することを可能としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−７９７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術には以下に記載する問題がある。例えば、上記従来技術では、再構成を行う回路以外の電力状態を含めた制御が行われていないため、再構成処理される回路以外で多くの電力消費が行われている場合には、大量の消費電力による動作中の回路の誤動作を避けることができない。つまり、再構成処理に必要となる電力は小さいものの、その他の並列で実行されている処理で消費する電力が大きいため、当該再構成処理中に所定のレンジを超えた電圧変動が生じる場合がある。このようなケースに対応するハードウェア構成とするためには、電源ＩＣの強化や、ＦＰＧＡのパッケージを変える必要があり、コストアップを招くことになる。
【０００８】
本発明は、上述の問題に鑑みて成されたものであり、動的部分再構成を用いたシステムにおいて、一部の領域が動作中に他の領域を部分的に再構成する際に、装置の消費電力を所定の範囲内に収める仕組みを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、複数の部分再構成部を含み、かつ、回路構成を動的かつ部分的に再構成可能な、再構成回路を有する画像処理装置であって、前記再構成回路の一部の前記部分再構成部を再構成する際に、動作中の前記部分再構成部の消費電力の値と、再構成するため必要な追加電力の値との合計値を算出する算出手段と、記算出手段によって算出された合計値が許容電力の値に収まるか否かを判定する電力判定手段と、前記電力判定手段によって前記合計値が許容電力の値に収まると判定されると、前記再構成回路の再構成を実行する再構成手段とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、動的部分再構成を用いたシステムにおいて、一部の領域が動作中に他の領域を部分的に再構成する際に、装置の消費電力を所定の範囲内に収めることができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る画像処理装置の構成の一例を示すブロック図。
【図２】第１の実施形態に係る動的再構成部の構成の一例を示すブロック図。
【図３】第１の実施形態に係るユースケース１における動的再構成部に構成されるブロック図の一例を示すブロック図。
【図４】第１の実施形態に係る動作時電力管理テーブルの一例を示す図。
【図５】第１の実施形態に係る部分再構成時電力管理テーブルの一例を示す図。
【図６】第１の実施形態に係る動的再構成制御フローを示すフローチャート。
【図７】第１の実施形態に係る再構成シーケンス決定フローを示すスローチャート。
【図８】第１の実施形態に係る動作中回路への制御決定フローを示すフローチャート。
【図９】第１の実施形態に係る再構成処理の制御決定フローを示すフローチャート。
【図１０】第１の実施形態に係るを適用した場合の消費電力を示す図。
【図１１】第１の実施形態に係るユースケース２における動的再構成部に構成されるブロック図の一例を示すブロック図。
【図１２】第２の実施形態に係る再構成シーケンス決定フローを示すスローチャート。
【図１３】第２の実施形態に係るを適用した場合の消費電力を示す図。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照して本発明の実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１３】
＜第１の実施形態＞
＜画像処理装置の構成＞
以下では、図１乃至図１１を参照して、本発明の第１の実施形態について説明する。まず、図１を参照して、本発明の実施形態に関わる画像処理装置の構成について説明する。本実施形態では、画像処理装置１００として、スキャナ部やプリンタ部を有する複合機（多機能処理装置）を一例に説明する。当該画像処理装置１００は、例えば複数種類の機能を実現する複合機である多機能処理装置（ＭＦＰ：Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）で実現される。
【００１４】
本実施形態の画像処理装置１００は、画像処理装置１００を使用するユーザが各種の操作を行うための操作部１０４と、画像処理装置１００の状態を表示し、ユーザが操作する操作ボタンを表示する表示部１０２とを有する。なお、操作部１０４及び表示部１０２は、タッチパネル方式を用いて一体として設けられてもよい。画像処理装置１００は、さらに、操作部１０４からの指示に従って原稿から画像情報を読み取るリーダ部１０５と、画像データを用紙に印刷するプリンタ部１０７とを有する。リーダ部１０５は、リーダ部１０５を制御するＣＰＵや原稿読取を行うための照明ランプや走査ミラーなどを有する。プリンタ部１０７は、プリンタ部１０７の制御を行うＣＰＵや画像形成や定着を行うための感光体ドラムや定着器を有する。画像処理装置１００はさらに、論理回路構成情報を用いて機能を変更することができ、ＦＰＧＡ等で実装される動的再構成部（再構成回路）１２０を備える。
【００１５】
また、画像処理装置１００は、画像処理装置１００の動作を統括的に制御するコントローラ部１０１を備える。コントローラ部１０１はＣＰＵ１１１を有し、このＣＰＵ１１１がこの画像処理装置の各ユニットを制御するための制御ソフトウェアを実行する。コントローラ部１０１と、動的再構成部１２０は、ＰＣＩ−Ｅｘｐｒｅｓｓ等で実装されるインターコネクト１１２を介して接続し、各種データをやりとりすることができる。さらに、動的再構成部１２０は、ビデオバス１１３を介して、リーダ部１０５から原稿を読み取ることで得られる画像データを受け取ることができる。
【００１６】
また、画像処理装置１００は、ＣＰＵ１１１が実行するブートプログラムが格納されているＲＯＭ１０９を有する。また、画像処理装置１００は、ＣＰＵ１０１が動作するためのシステムワークメモリであり、かつ画像データを一時記憶するための画像メモリでもあるＲＡＭ１１０を有する。ＲＡＭ１１１は、記憶部１０６に格納された論理回路構成情報を複製し格納して高速に読み出すためのメモリでもある。さらに、画像処理装置１００は、ＦＰＧＡなどで実装される動的再構成部１２０をコンフィグレーションするための複数の論理回路構成情報が格納されている記憶部１０６を有する。記憶部１０６は、例えばＨＤＤやＳＤカードで実現される。コントローラ部１０１は、リーダ部１０５で読み込まれた画像データに画像処理を施し記憶部１０６に記憶することができ、さらに画像処理装置１００の操作履歴データや、ユーザ情報データを記憶することができる。コントローラ部１０１は、さらに、記憶部１０５に記憶した各種データに対して、補正、加工、編集、解析等の各種データ処理を行う。また、画像処理装置１００は、ネットワークＩ／Ｆ部１０８を介してネットワークに接続され、このネットワークを利用して、ネットワークに接続された外部機器との間で画像データや各種情報、論理回路構成情報をやりとりすることができる。
【００１７】
また、画像処理装置１００は、動的再構成部１２０と接続するＲＯＭ１２１、ＲＡＭ１２２、及びカメラ部１２３を備える。ＲＯＭ１２１は、動的再構成部１２０をコンフィグレーションするための論理回路構成情報を格納している。ＲＡＭ１２２は、動的再構成部１２０が用いる各種データの一時記憶領域であり、後述する動的かつ部分的な再構成処理に用いる論理回路構成情報を格納するメモリである。カメラ部１２３は、ＵＳＢ等で実装されるバスで動的再構成部１２０と接続し、ＣＣＤや各種センサを有し、動的再構成部１２０からの指示に従い、画像データやセンサ出力を得ることができる。
【００１８】
＜動的再構成部＞
次に、図２を参照して、動的再構成部１２０の詳細構成について説明する。動的再構成部１２０は、通信Ｉ／Ｆ２１１、メモリコントローラ２０７、リーダＩ／Ｆ２０９、ＵＳＢＩ／Ｆ２０８、再構成制御部２１２、再構成制御部２１２により再構成される部分再構成領域であるＰＲ（Ｐａｒｔｉａｌ  Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  ａｒｅａ）２０１、２０２、２０３、２０４、２０５、２０６、クロック制御部２１３を有する。
【００１９】
通信Ｉ／Ｆ２１１は、コントローラ部１０１との間で送受信される信号や通信パケットの入出力部を構成するとともに、コントローラ部１０１との通信制御を行う。通信Ｉ／Ｆ２１１は、例えばＰＣＩ−Ｅｘｐｒｅｓｓなどの規格で実装される。メモリコントローラ２０７は、システムバス２１０を介して行われるＲＡＭ１２２への書き込み、読み出し動作を制御する。リーダＩ／Ｆ２０９は、原稿から画像データを読み取るリーダ部１０５と、ビデオバス１１３を介して接続され、リーダ部１０５から画像データを受け取り、システムバス２１０を介して画像データを転送する。
【００２０】
ＵＳＢＩ／Ｆ２０８は、ＵＳＢを介して動的再構成部１２０が、カメラ等の他のデバイスと通信を行うためのＩ／Ｆ部である。本実施形態によれば、ＵＳＢＩ／Ｆ２０８は、カメラ部１２３と接続され、カメラ部１２３の制御、カメラ部１２３から画像データやセンサ情報を受け取る制御を行う。
【００２１】
再構成制御部２１２は、ＲＯＭ１２１若しくはＲＡＭ１２２に格納される論理回路構成情報、又は通信Ｉ／Ｆ２１１を介してコントローラ部１０１から転送される論理回路構成情報を用いて、各ＰＲのコンフィグレーション（回路構成処理）を制御する。クロック制御部２１３は、動的再構成部１２０において供給する各種クロックの制御を行う。供給する各種クロックには、各Ｉ／Ｆ部で用いる転送クロックや、各ＰＲで用いられる動作クロック、再構成制御部２１２と各ＰＲが再構成時に用いられる再構成クロックなどがあり、クロック制御部２１３が周波数変更や、遮断を行うことができる。
【００２２】
部分再構成領域ＰＲ２０１、２０２、２０３、２０４、２０５、２０６は、一部のＰＲが動作中に、それ以外の一部のＰＲが再構成して別の機能を行う論理回路に再構成することが可能である。再構成される論理回路は、論理回路構成情報に依存し、論理回路構成情報は、再構成制御部２１２を介してコントローラ部１０１の制御により論理回路構成情報が選択される。本実施形態によれば、部分再構成領域ＰＲ２０１、２０２、２０３、２０４、２０５、２０６以外の回路は、電源投入時に一度だけ構成し、動的再構成することはない。
【００２３】
＜動的再構成部１２０に構成される論理回路の構成例＞
次に、図３を参照して、本実施例に関わる画像処理装置１００において、動的再構成部１２０に構成される論理回路の例について説明する。
【００２４】
画像処理装置１００は、ユーザにより操作部１０４を介して選択された機能に応じて、主にコントローラ部１０１において、必要な処理を行う。コントローラ部１０１が有しない機能や、コントローラ部のソフトウェア負荷を下げるための機能を用いる場合、動的再構成部１２０内のＰＲ２０１、２０２、２０３、２０４、２０５、２０６に、必要な回路を構成し、処理を行うことができる。
【００２５】
３０１は、動的再構成部１２０において、ＰＲ２０５にＡＦＣ（アフィン変換）、ＰＲ２０６にＦＩＬＡ（アフィン変換後用フィルタ）、ＰＲ２０１にＳＥＮＳ（センサ入力定期チェッカ）が構成されている場合を示す。この構成において、コントローラ部１０１は記憶部１０６から動的再構成部１２０に接続されるＲＡＭ１２２に格納された、通信Ｉ／Ｆ２１１を介して転送した画像データに対して、画像処理を行う。具体的には、ＡＦＣによって回転処理を行い、ＦＩＬＡによってエッジ強調等の目的のフィルタ演算処理を行い、画像処理後の画像データをＲＡＭ１２２に書き戻す。処理の完了を検知したコントローラ部１０１は、ＲＡＭ１２２にある画像データを記憶部１０６に転送する。一方、ＳＥＮＳは、ＵＳＢＩ／Ｆ２０８を介して入力されるデータを定期的にチェックし、所定のパターンの入力を検知した場合、通信Ｉ／Ｆを介してコントローラ部１０１に通知する処理を行う。
【００２６】
３０２は、３０１の回路構成に加え、ＰＲ２０２、ＰＲ２０３、ＰＲ２０４にＺＳ（像域分離）が構成されている場合を示す。ＺＳは論理回路の規模が大きいため、複数の領域ＰＲ２０２、ＰＲ２０３、ＰＲ２０４を用いて、それぞれＺＳ１、ＺＳ２、ＺＳ３として、回路構成させている。ＺＳは、リーダ部１０５で読み取った画像データが有する各画素が、文字であるか写真であるかを検出し、検出した結果を像域データとしてＲＡＭ１２２に格納し、その後コントローラ部１０１が記憶部１０６に転送する。像域データを用いて、その後の画像処理を行うことにより、画像データの特性にあった適用的な画像処理が可能となる。
【００２７】
また、各ＰＲは、コントローラ部１０１から指示を受け取れるレジスタ部を有し、指示されレジスタ部に格納された設定値に基づき各処理を行うことができる。なお、本実施形態では、再構成する論理回路としてＡＦＣ、ＦＩＬＡ、ＳＥＮＳ、ＺＳ等を挙げたが、一例であって、どのような処理を行う論理回路であっても構わない。また同様の機能であっても、処理パラメータが異なるだけの論理回路を構成してもよいし、ＲＧＢ画像データ用か、モノクロ画像用かで異なる論理回路を構成してもよい。
【００２８】
＜動的再構成部１２０への再構成制御フロー＞
図４乃至図９を参照して、本実施形態に係る画像処理装置１００における動的再構成部１２０への再構成制御フローについて説明する。図６及び図７は、コントローラ部１０１のＣＰＵ１１１が行う動的再構成制御の手順を説明する図である。まず、図６を参照して、３０１に示した回路構成から３０２に示した回路構成に移行するために、コントローラ部１０１のＣＰＵ１１１が行う処理フローについて説明する。なお、以下で説明する処理は、ＣＰＵ１１１がＲＯＭ１０９や記憶部１０６に格納された制御プログラムをＲＡＭ１１０に読み込んで実行することにより実現される。３０１では、前述したように、ＰＲ２０１、ＰＲ２０５、ＰＲ２０６が動作中である。このとき、ユーザからの要求によりスキャンを行うために、３０２で示したＺＳを含む回路構成に移行する。この回路構成状態の移行をユースケース１とする。
【００２９】
Ｓ６０１で、ＣＰＵ１１１は、動的再構成部１２０の部分再構成領域ＰＲにおける現在の使用領域を確認する。３０１の時点では、ＰＲ２０１、ＰＲ２０５、ＰＲ２０６が使用中であり、ＰＲ２０２、ＰＲ２０３、ＰＲ２０４が未使用である。続いて、Ｓ６０２で、ＣＰＵ１１１は、ＺＳを構成可能な領域が使用可能であるか否かを判定する。例えば、他の処理のために使用不可能である場合は、Ｓ６０１に戻り、使用可能になるまで待機する。一方、ＰＲが使用可能であると判定した場合、Ｓ６０３に進む。このときＣＰＵ１１１は、使用するＰＲと、再構成処理に必要となるＰＲに適合した論理回路構成情報を確定する。ここではＰＲ２０３、ＰＲ２０２、ＰＲ２０４が、それぞれＺＳ１、ＺＳ２、ＺＳ３として使用することを確定し、必要となる論理回路構成情報は、記憶部１０６に格納されているものとする。
【００３０】
Ｓ６０３で、ＣＰＵ１１１は、再構成処理を行うためのシーケンスを決定する。再構成シーケンスが決定すると、Ｓ６０４で、ＣＰＵ１１１は、Ｓ６０３で決定した再構成シーケンスに基づき、再構成処理を実行し、３０２の状態に移行することができる。
【００３１】
ここで、図７を参照して、Ｓ６０３における、３０１に示した回路構成から３０２に示した回路構成に移行するユースケース１のための再構成シーケンスを、コントローラ部１０１のＣＰＵ１１１が決定する処理フローについて説明する。なお、以下で説明する処理は、ＣＰＵ１１１がＲＯＭ１０９や記憶部１０６に格納された制御プログラムをＲＡＭ１１０に読み込んで実行することにより実現される。
【００３２】
Ｓ７０１で、ＣＰＵ１１１は、動作中回路の電力情報を、動作時電力管理テーブル４０１を用いて取得する。図４は、Ｓ７０１でＣＰＵ１１１が用いる動作時電力管理テーブル４０１の一例を示す。本実施形態では、動作時電力管理テーブル４０１は、ＰＲ−ＩＤと、ｆｕｎｃｔｉｏｎ、ｆｒｅｑｕｅｎｃｙ、及びｐｏｗｅｒの相関情報を各ＰＲごとに定義する。ＰＲ−ＩＤは、複数の領域備える部分再構成領域を区別するためのＩＤを表す。ｆｕｎｃｔｉｏｎは、構成される回路の機能を表す。ｆｒｅｑｕｅｎｃｙは、構成される回路の動作周波数を表し、その単位はＭＨｚである。ｐｏｗｅｒは構成される回路の動作時電力を表し、その単位はｍＷである。例えば、動作時電力管理テーブル４０１を参照することによって、ＰＲ２０５で、ＡＦＣが動作クロック２００ＭＨｚで動作する場合、動作時電力として１２０ｍＷという数値が得られる。
【００３３】
図７の説明に戻る。ユースケース１では、Ｓ７０１の時点において、ＰＲ２０１、ＰＲ２０５、ＰＲ２０６が動作中であり、それぞれの動作状態・機能から以下のように動作時電力情報が得られる。即ち、ＰＲ２０１＋ＰＲ２０５＋ＰＲ２０６＝４０＋１２０＋１６０＝３２０［ｍＷ］のように、算出することができる。
【００３４】
次に、Ｓ７０２で、ＣＰＵ１１１は、これから行う部分再構成時に必要となる追加電力を、部分再構成時電力管理テーブル５０１を用いて取得する。図５は、Ｓ７０２でＣＰＵ１１１が用いる部分再構成時電力管理テーブル５０１の一例を示す。どのＰＲを示すＰＲ−ＩＤと、構成される回路構成を示すｆｕｎｃｔｉｏｎ、部分再構成処理に用いられる再構成クロックの周波数を示すｆｒｅｑｕｅｎｃｙと、再構成時に要する電力情報を示すｐｏｗｅｒとの相関情報を定義している。本実施形態では、ｆｒｅｑｕｅｎｃｙの単位はＭＨｚ、ｐｏｗｅｒの単位はｍＷである。
【００３５】
図７の説明に戻る。ＰＲ２０３、ＰＲ２０２、ＰＲ２０４が、それぞれＺＳ１、ＺＳ２、ＺＳ３として再構成することから、ユースケース１では、以下のように追加電力情報が得られる。即ち、ＰＲ２０２＋ＰＲ２０３＋ＰＲ２０４＝２００＋１９０＋２４０＝６３０［ｍＷ］のように、算出することができる。
【００３６】
次に、Ｓ７０３で、ＣＰＵ１１１は、電力判定手段として機能し、Ｓ７０１及びＳ７０２で得られた使用時電力（消費電力）と追加電力との合計値が、動的再構成部１２０が許容可能な電力の値（所定の電力範囲）に収まっているか否かによって、再構成可能か否かを判定する。動的再構成部１２０が許容可能な電力は、動的再構成部のデバイスとしての特性によって決定し、本実施形態としては８５０［ｍｗ］としている。つまり、ここでは、許容可能な電力の上限を予め規定している。Ｓ７０３で再構成可能と判定した場合はＳ７０４に進み、可能ではないと判定した場合はＳ７０５に進む。
【００３７】
Ｓ７０４で、ＣＰＵ１１１は、使用するＰＲをすべて再構成するシーケンスとして、再構成シーケンスを決定する。つまり、図６のＳ６０４でＰＲ２０３、ＰＲ２０２、ＰＲ２０４が、それぞれＺＳ１、ＺＳ２、ＺＳ３として、並行して再構成処理することを示す。例えば、動作中の回路が１つもない場合は、Ｓ７０４に進むことが多くなることが想定される。
【００３８】
本実施形態におけるユースケース１では、使用時電力と追加電力との合計値（３２０＋６３０＝９５０［ｍｗ］）が許容可能な電力の値（８５０［ｍｗ］）を超えているため、再構成可能ではないという判定となり、Ｓ７０５へ進む。なお、Ｓ７０５から、Ｓ７０９については、動作時電力及び再構成時の追加電力を、許容電力に収めるために行うステップの一例を説明している。
【００３９】
Ｓ７０５で、ＣＰＵ１１１は、優先判定手段として機能し、再構成を行う予定の回路（ＺＳ）の優先度が、実行中の回路（ＡＦＣ、ＦＬＴＡ、ＳＥＮＳ）の優先度に対して高いか否かを判定する。再構成を行う予定の機能の方が、実行中の機能に比べ優先度が高い場合、Ｓ７０６へ進み、ＣＰＵ１１１は、動作中の回路に対して消費電力を抑える制御シーケンスを加える。これにより、再構成によって構成される論理回路が早く実行できる。一方、動作中の機能の方が再構成を行う予定の機能に比べ、優先度が低い又は同等の優先度の場合は、Ｓ７０８に進み、ＣＰＵ１１１は、再構成において消費電力を抑える制御シーケンスを加える。これにより、優先度の高い処理、又はすでに同じ優先度だがすでに実行中の処理を妨げることなく再構成処理を行うことができる。
【００４０】
操作部１０４からユーザによって指示されたスキャン処理に用いるＺＳは、ＡＦＣ及びＦＬＴＡに対しては優先度が高いものと定義しているため、ユースケース１ではＳ７０６に進む。Ｓ７０６で、ＣＰＵ１１１は、動作中の回路に対して消費電力を抑える制御を決定する。動作中の回路に対して選択可能な制御としては、動作クロックを停止する制御や、動作クロックの周波数を低下させる制御などがある。ＣＰＵ１１１は、動作中の回路の機能に応じてこれらの制御を選択する。
【００４１】
Ｓ７０７で、ＣＰＵ１１１は、Ｓ７０６で動作中回路への制御を再構成シーケンスに加えた上で、使用時電力と追加電力との合計値が、動的再構成部１２０が許容可能な電力に収まっているか否かを判定することによって、再構成可能か否かをＳ７０３と同様に判定する。判定した結果、許容可能な電力に収まっていない場合、Ｓ７０８へ進み、他方の制御である再構成処理の制御をさらに加える。一方、許容可能な電力に十分収まっている場合、再構成シーケンス決定のフローを完了する。本実施形態におけるユースケース１では、Ｓ７０６で動作クロックを停止する制御を加えても、許容電力に収まらないため、Ｓ７０８へ進む。
【００４２】
Ｓ７０８で、ＣＰＵ１１１は、再構成処理において消費電力を抑える制御を決定する。再構成処理に対して選択可能な制御として、複数の部分再構成部ＰＲを順に再構成処理する制御や、再構成クロックの周波数を低下させる制御などがある。ＣＰＵ１１１は、再構成を行う論理回路情報に応じてこれらの制御を選択する。
【００４３】
Ｓ７０９で、ＣＰＵ１１１は、Ｓ７０８で再構成処理への制御を再構成シーケンスに加えた上で、使用時電力と追加電力が、動的再構成部１２０が許容可能な電力に収まっているか否かを判定することによって、再構成可能か否かをＳ７０３と同様に判定する。判定した結果、許容可能な電力に収まっていない場合はＳ７０６へ進み、他方の制御である動作中回路への制御をさらに加える。一方、許容可能な電力に十分収まっている場合は、再構成シーケンス決定のフローを完了する。本実施形態におけるユースケース１では、Ｓ７０６で動作クロックを停止する制御に加え、さらにＳ７０８で他方の制御である順序再構成制御を加えることにより、許容可能な電力に収まるため、再構成シーケンス決定のフローを完了する。なお、両方の制御を加えたものの、許容電力に収まらない場合は、各制御による電力の低下の度合を大きくするか、或いは、エラー終了するようにしてもよい。
【００４４】
次に、図８を参照して、Ｓ７０６でＣＰＵ１１１が、動作中の回路に対して消費電力を抑える制御を決定する処理フローについて説明する。なお、以下で説明する処理は、ＣＰＵ１１１がＲＯＭ１０９や記憶部１０６に格納された制御プログラムをＲＡＭ１１０に読み込んで実行することにより実現される。
【００４５】
Ｓ８０１で、ＣＰＵ１１１は、動作中回路がリアルタイム処理か否かを判定し、非リアルタイム処理の場合はＳ８０２へ進み、リアルタイム処理の場合はＳ８０３に進む。ここでは、ビデオ画像処理といったハードデバイスの動作速度に依存して停止できないような処理をリアルタイム処理と定義し、それ以外のある程度の遅延や停止を許容できる処理を非リアルタイム処理と定義している。ＡＦＣ及びＦＬＴＡは、記憶部１０６に記憶されていた画像データへの画像処理であり、非リアルタイム処理である。
【００４６】
動作中回路が非リアルタイム処理の場合、Ｓ８０２において、動作クロックを停止する制御を再構成シーケンスに加える。このシーケンスをＣＰＵ１１１が選択することにより、動作時電力管理テーブル４０１を参照すると、ＰＲ２０５のＡＦＣの消費する電力は、１７０［ｍｗ］から３０［ｍｗ］になる。
【００４７】
一方、動作中回路がリアルタイム処理の場合、Ｓ８０３において処理速度を落としても良いか否かを判定する。例えば処理レートや処理解像度を半分にて動作クロックを半減させても、機能として成立するパターン認識処理回路が、この判定において、処理速度を落としても良いと判定させる場合がある。このときＳ８０４において、動作クロックを低下させる制御を、再構成シーケンスに加える。例えばＰＲ２０５に顔認識の一部の処理を行うＦＤＴ２が構成されていた場合、動作クロックの周波数を２００ＭＨｚから１００ＭＨｚにすると、消費電力を６０［ｍＷ］抑えることができる。Ｓ８０３において、処理速度を落とせないと判定した場合、動作中回路への制御決定を終了する。
【００４８】
次に、図９を参照して、Ｓ７０８でＣＰＵ１１１が再構成処理に対して消費電力を抑える制御を決定する処理フローについて説明する。なお、以下で説明する処理は、ＣＰＵ１１１がＲＯＭ１０９や記憶部１０６に格納された制御プログラムをＲＡＭ１１０に読み込んで実行することにより実現される。
【００４９】
Ｓ９０１で、ＣＰＵ１１１は、再構成する領域が複数存在するか否かを判定する。複数のＰＲによって構成される機能の論理回路である場合はＳ９０２へ進み、１つのＰＲによってのみ構成される機能の論理回路の場合はＳ９０３へ進む。ユースケース１では、ＰＲ２０２、ＰＲ２０３、ＰＲ２０４の３つの領域を用いるためＳ９０２へ進む。
【００５０】
Ｓ９０２で、ＣＰＵ１１１は、複数の動的再構成領域であるＰＲを、再構成に用いるＰＲをすべて並列ではなく順に再構成処理する制御（順序再構成）を、再構成シーケンスとして用いることを決定する。本実施形態におけるユースケース１では、並列に再構成処理を実行すると、６３０［ｍｗ］の追加電力が必要だが、１ＰＲずつ再構成処理を実行すると、最大２４０［ｍｗ］の追加電力で実行できる。
【００５１】
一方、Ｓ９０３で、ＣＰＵ１１１は、再構成処理に用いられる再構成クロックの周波数を低下させる制御を再構成シーケンスとして用いることを決定する。例えば、ＰＲ２０４に、アフィン変換とフィルタを行うＡＦＣＦ回路を再構成処理する場合、再構成クロックを１６０ＭＨｚから８０ＭＨｚへ低下させることにより、消費電力を８０［ｍｗ］に抑えることができる。
【００５２】
＜消費電力＞
次に、図１０を参照して、本実施形態に係る画像処理装置１００における動的再構成部１２０への再構成制御フローを適用した場合の消費電力について説明する。
【００５３】
１００１は、横軸に時間、縦軸に消費電力を表している。縦軸のＴｈは電圧変動が所定のレンジに収まるための基準となる動的再構成部１２０が許容できる消費電力の閾値であり、実線で本実施形態を適用した電力消費を示しており、破線は本実施形態を適用しなかった場合の電力消費を示している。一方、１００２は、横軸に時間、縦軸に動的再構成部１２０の電圧を表している。電圧が所定のレンジに収まっていれば回路は正常に動作することが保障される。実線で本実施形態を適用した場合を示しており、破線は本実施形態を適用しなかった場合を示している。
【００５４】
時間Ｔａは、３０１に示した回路を構成した時点である。この時点において、像域分離を行う回路ＺＳの再構成要求があり、ＣＰＵ１１１は、本実施形態に係る再構成シーケンスの決定フローを実行し、さらに再構成処理を実行する。ＣＰＵ１１１は、記憶部１０６に格納されているＺＳ１、ＺＳ２、ＺＳ３をＰＲ２０２、ＰＲ２０３、ＰＲ２０４に構成するための、論理回路構成情報を、通信Ｉ／Ｆ２１１を介して、動的再構成部１２０に接続するＲＡＭ１２２に転送する。さらに、ＣＰＵ１１１は、再構成シーケンス決定のフローに基づき、時間Ｔｃの直前で、まずクロック制御部２１３にＰＲ２０５及びＰＲ２０６の動作クロックの供給を遮断する。
【００５５】
１００３は、動作クロックの供給を遮断する前の動作中回路の消費電力の内訳を表している。１００４は、動作クロックの供給を遮断した後の動作中回路の消費電力の内訳を表している。ＰＲ２０５及びＰＲ２０６を用いて動作中であるＡＦＣ及びＦＬＴＡの動作クロックが遮断されたため、リーク電力といった静的電力以外の電力が削減されることを示している。
【００５６】
次に、時間Ｔｃ、Ｔｃ２、Ｔｃ３において、ＲＡＭ１２２に格納されている論理回路構成情報を用いて、ＰＲ２０４、ＰＲ２０３、ＰＲ２０２を再構成処理するように、再構成制御部２１２に指示することで、再構成処理を行う。１００５は、本実施形態に係る再構成制御シーケンスの決定フローを適用しない場合の、消費電力の内訳を表している。ＰＲ２０１、ＰＲ２０５、ＰＲ２０６における動作時電力に加え、ＰＲ２０２、ＰＲ２０３、ＰＲ２０４への再構成処理に伴う消費電力のため、Ｔｈを超えた電力消費が発生することを示しており、この結果、回路の誤動作を起こす可能性がある。１００６は、本実施形態に係る再構成制御フローを適用した場合の消費電力の内訳を示している。Ｓ７０８において、順に再構成処理を行う決定をしたことにより、時間ＴｃにおいてＰＲ２０４を、Ｔｃ２においてＰＲ２０２、Ｔｃ３においてＰＲ２０３を再構成処理する。その結果、１００５で示した再構成処理に伴う消費電力が分散され、Ｔｈを下回る消費電力により再構成処理が可能となる。
【００５７】
さらに、ＣＰＵ１１１は、再構成処理部２１２の完了通知を受信した後、クロック制御部にＰＲ２０５及びＰＲ２０６の動作クロックの再開を指示する。この時点で、動的再構成部１２０は３０２に示す状態に移行しており、時間Ｔｂにおいて、ＰＲ２０２、ＰＲ２０３、ＰＲ２０４は、像域分離を行う回路としてリーダ部１０５からの画像データに対して処理を行っている。
【００５８】
なお、本実施形態においては、電力を全てｍＷの直値として用いたが、共用可能な電力を１００としたときの正規化した値として用いてもよいし、Ｈｉ、Ｍｉｄ、Ｌｏといった抽象的な値を用いて判定を行ってもよい。また、本実施形態では、動作する回路を全てＰＲにおいて、動的部分再構成される回路として説明したが、静的に構成される回路が含まれる動的再構成部１２０であってもよい。その場合、静的に構成される回路の機能、動作周波数に応じた電力情報を用いて、動作時電力を考慮して制御すればよい。また、本実施形態ではＣＰＵ１１１が、再構成制御部２１２の動作を制御したが、再構成制御部２１２が制御を行ってもよいし、動的再構成部１２０がＣＰＵを備え、ＣＰＵが制御してもよい。
【００５９】
以上説明したように、本実施形態によれば、動作中の回路の電力情報と、動的部分再構成に伴う追加電力情報をもとに、動的部分再構成を行う場合の電力消費が所定の許容電力に収まるように、再構成方法及び動作中回路への制御方法を選択する。これにより、ＦＰＧＡなどにより実装される動的再構成部１２０は、動作中回路が存在するときであっても、電圧変動を所定のレンジに収めることが可能となり、回路の誤動作を回避することができる。
【００６０】
＜別のユースケース＞
図１１を参照して、別のユースケースについて説明する。上記実施形態では、３０１から３０２で示した回路構成に移行するユースケースを用いて説明したが、別のユースケースの場合にであっても本発明を適用することができる。１１０１は、ＬＲＣＴ（低解像度画像補正）、ＦＤＴＰ（顔認識前処理）、ＦＤＴ１（顔認識１）、ＦＤＴ（顔認識２）が、それぞれＰＲ２０３、ＰＲ２０１、ＰＲ２０２、ＰＲ２０５に構成されている。１１０２は、１１０１の回路構成に加え、ＰＲ２０４にアフィン変換とフィルタを行うＡＦＣＦの回路が構成されている場合を示す。この１１０１の回路構成から１１０２の回路構成への移行をユースケース２とする。
【００６１】
ユースケース２の場合の図７のフローチャートにおける動作について説明する。Ｓ７０１乃至Ｓ７０３において、ユースケース１と同様に判定した結果、再構成可能でないため、Ｓ７０５に進む。Ｓ７０５において、ＣＰＵ１１１は、動作中の回路と、再構成する回路の優先度を比較した結果、優先度が同等であると定義していたため、Ｓ７０８に進み、再構成処理の制御の決定を行う。図９を用いて説明した再構成処理の制御決定手順によると、ＡＦＣＦは一つの領域からなる動的部分再構成処理であるため、ＣＰＵ１１１が選択可能な制御は、再構成クロックの周波数を低下させることである。続いて、Ｓ７０９で、ＣＰＵ１１１は、再度、再構成処理への制御を再構成シーケンスに加えた上で、使用時電力と追加電力が、動的再構成部１２０が許容可能な電力に収まっているか否かを判定することによって、再構成可能か否かをＳ７０３と同様に判定する。その結果、再構成可能であるため、再構成シーケンス決定手順を終了する。
【００６２】
ユースケース１では、動作中回路への制御とともに、再構成処理制御についても消費電力を削減する制御を追加したが、ユースケース２においては、再構成処理に手順を追加することのみで、許容電力に収まるように制御することが可能であった。また、動作中の回路の状況や、再構成する回路の構成によっては、動作中の回路への追加制御を行うことによってのみ、許容電力に収まるように制御することができる場合もある。つまり、消費電力削減のために、動作中の回路への制御を追加するか、再構成処理に対して処理を追加するかに対し、優先度を設けることにより適切な制御を選択することが可能となり、優先度が高い処理を早く実行することができる。
【００６３】
＜第２の実施形態＞
以下では、図１２及び図１３を用いて、本発明の第２の実施形態について説明する。上記第１の実施形態では、再構成を行う回路の優先度が、実行中の回路の優先度に対して高いか否かを判定することよって、動作中の回路に対して制御を行うか、再構成処理において制御を行うかを決定するようにした。しかしながら、必要以上に電力を抑える制御が追加されてしまう場合がある。例えば、上記第１の実施形態の場合、動作中回路への処理制御を優先して選択したが、動作中回路への制御だけでは許容電力を満たすことができず、再構成処理に対しても消費電力を抑制するための制御を追加することになった。
【００６４】
そこで、本実施形態では、上述した内容を考慮して、動作時電力と部分再構成に伴う電力が、許容電力に収まらない場合に行う制御の選択を、消費電力の抑制の効果の高いものから順に選択する制御を行う。なお、画像処理装置１００の構成及び動的再構成部１２０の構成については、上記第１の実施形態と同様であるため、説明を省略する。
【００６５】
＜処理フロー＞
まず、図１２を参照して、第２の実施形態について、Ｓ６０３における、３０１に示した回路構成から３０２に示した回路構成に移行するユースケース１のための再構成シーケンスを、コントローラ部１０１のＣＰＵ１１１が決定するフローについて説明する。なお、上記第１の実施形態で説明したＳ７０１乃至Ｓ７０３及び、Ｓ７０４については、上記第１の実施形態と同様であるため、説明を省略し、Ｓ１２０１についてのみ説明する。また、以下で説明する処理は、ＣＰＵ１１１がＲＯＭ１０９や記憶部１０６に格納された制御プログラムをＲＡＭ１１０に読み込んで実行することにより実現される。
【００６６】
Ｓ１２０１で、ＣＰＵ１１１は、動作時電力管理テーブル４０１と、部分再構成時の電力管理テーブル５０１とを用いて選択可能な制御を抽出する。３０１の状態では、ＰＲ２０１、ＰＲ２０５、ＰＲ２０６が動作中であり、ｆｒｅｑｕｅｎｃｙが複数用意されているＰＲ２０５、ＰＲ２０６に対して、動作クロックの遮断、又は周波数を低下させる制御が選択可能である。さらに、ＰＲ２０２、ＰＲ２０３、ＰＲ２０４の再構成処理においては、再構成クロックの周波数を低下させるか、順に再構成を行う処理が選択可能である。動作時電力管理テーブル４０１において、ｆｒｅｑｕｅｎｃｙ＝０の意味は、動作クロックの遮断を行うことを意味し、ｆｒｅｑｕｅｎｃｙ＝０に対応する値がテーブルに存在しない場合は、リアルタイム処理等の理由により動作クロックの供給を遮断できない機能であることを示す。
【００６７】
次に、Ｓ１２０２で、ＣＰＵ１１１は、Ｓ１２０１で抽出した選択可能な制御のうち、電力削減量の大きい制御を優先的に選択する。ここでは、再構成クロックの周波数を１６０ＭＨｚから８０ＭＨｚに低下させることにより、電力削減効果が最も高い２８０ｍＷの効果があるので、ＣＰＵ１１１は、動作クロックの周波数を低下させる制御を再構成シーケンスに追加することを決定する。
【００６８】
続いて、Ｓ１２０３で、ＣＰＵ１１１は、Ｓ１２０２で動作中回路への制御を再構成シーケンスに加えた上で、使用時電力と追加電力が、動的再構成部１２０が許容可能な電力に収まっているか否かを判定することによって、再構成可能か否かをＳ７０３と同様に判定する。判定した結果、収まっていない場合、Ｓ１２０２へ進み、ＣＰＵ１１１は、再度、追加する制御への選択を行う。許容電力に十分収まっている場合、再構成シーケンスの決定フローを完了する。
【００６９】
＜消費電力＞
次に、図１３を参照して、本実施形態に係る画像処理装置１００における動的再構成部１２０への再構成制御フローを適用した場合の消費電力について説明する。１３０１、１３０２は、横軸に時間、縦軸に消費電力を表している。縦軸のＴｈは電圧変動が所定のレンジに収まるための基準となる動的再構成部１２０が許容できる消費電力の閾値であり、実線で本実施形態を適用した電力消費を示しており、破線は本実施形態を適用しなかった場合の電力消費を示している。
【００７０】
１３０１は、本実施形態に係る再構成制御シーケンス決定フローを適用しない場合の、消費電力の内訳を表している。ＰＲ２０１、ＰＲ２０５、ＰＲ２０６における動作時電力に加え、ＰＲ２０２、ＰＲ２０３、ＰＲ２０４への再構成処理に伴う消費電力のため、Ｔｈを超えた電力消費が発生することを示しており、この結果、回路の誤動作を起こす可能性がある。１３０２は、本実施形態に係る再構成制御フローを適用した場合の消費電力の内訳を示している。Ｓ７０８で、再構成クロックを低下させる処理を行う決定をしたことにより、１３０１で示した再構成処理に伴う消費電力が削減され、Ｔｈを下回る消費電力により再構成処理が可能となる。
【００７１】
以上説明したように、本実施形態によれば、動作時電力と部分再構成に伴う電力が、許容電力に収まらない場合に行う制御の選択を、消費電力の抑制の効果の高いものから順に選択する制御を行う。本実施形態の再構成シーケンスの決定を行うことにより、不要な電力削減制御を適用することなく、動的再構成処理を行うことが可能となる。
【００７２】
＜その他の実施形態＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【符号の説明】
【００７３】
１００：画像処理装置、１０４：操作部、１０２：表示部、１０５：リーダ部、１０７：プリンタ部、１２０：動的再構成部
【図１】
2016115979.tif 000003
【図２】
2016115979.tif 000004
【図３】
2016115979.tif 000005
【図４】
2016115979.tif 000006
【図５】
2016115979.tif 000007
【図６】
2016115979.tif 000008
【図７】
2016115979.tif 000009
【図８】
2016115979.tif 000010
【図９】
2016115979.tif 000011
【図１０】
2016115979.tif 000012
【図１１】
2016115979.tif 000013
【図１２】
2016115979.tif 000014
【図１３】
2016115979.tif 000015