(57)【要約】【課題】半導体集積回路内の雑音レベルを低コストで計測する。【解決手段】  半導体集積回路は、帰還型発振回路と、前記帰還型発振回路の発振状態のオン及びオフを切り替える第１の切替回路と、前記帰還型発振回路の発振出力の振幅に応じた電圧を出力する検出回路と、前記検出回路の出力が閾値以上か否かをクロック信号に同期して判定する判定回路と、前記帰還型発振回路への雑音源からの雑音入力の有無を切り替える第２の切替回路とを含む。【選択図】図６
2016166775.tif 000002
【特許請求の範囲】
【請求項１】
帰還型発振回路と、
前記帰還型発振回路の発振状態のオン及びオフを切り替える第１の切替回路と、
前記帰還型発振回路の発振出力の振幅に応じた電圧を出力する検出回路と、
前記検出回路の出力が閾値以上か否かをクロック信号に同期して判定する判定回路と、
前記帰還型発振回路への雑音源からの雑音入力の有無を切り替える第２の切替回路と
を含む半導体集積回路。
【請求項２】
前記第２の切替回路は、前記雑音源と前記帰還型発振回路との間の接続及び非接続を制御するスイッチ回路である請求項１記載の半導体集積回路。
【請求項３】
前記第２の切替回路は、前記雑音源に印加される電源のオン及びオフを制御するスイッチ回路である請求項１記載の半導体集積回路。
【請求項４】
前記検出回路は整流回路であり、前記判定回路はフリップフロップである請求項１乃至３いずれか一項記載の半導体集積回路。
【請求項５】
第１の雑音検出回路と、
第２の雑音検出回路と
を含み、前記第１の雑音検出回路と前記第２の雑音検出回路との各々は、
帰還型発振回路と、
前記帰還型発振回路の発振状態のオン及びオフを切り替える第１の切替回路と、
前記帰還型発振回路の発振出力の振幅に応じた電圧を出力する検出回路と、
前記検出回路の出力が閾値以上か否かをクロック信号に同期して判定する判定回路と、
前記帰還型発振回路への雑音源からの雑音入力の有無を切り替える第２の切替回路と
を含み、前記第１の雑音検出回路の前記帰還型発振回路の発振周波数と前記第２の雑音検出回路の発振周波数とは互いに異なる半導体集積回路。
【請求項６】
雑音源から帰還型発振回路への雑音入力を遮断した第１の状態で前記帰還型発振回路の発振状態をオンし、
前記第１の状態において発振状態をオンにしてから前記帰還型発振回路の出力が所定の閾値以上となるまでの時間を測定し、
前記雑音源から前記帰還型発振回路への雑音入力を印加した第２の状態で前記帰還型発振回路の発振状態をオンし、
前記第２の状態において発振状態をオンにしてから前記帰還型発振回路の出力が所定の閾値以上となるまでの時間を測定する
各段階を含む雑音測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、半導体集積回路及び雑音測定方法に関する。
【背景技術】
【０００２】
ＲＦ（Radio Frequency）回路の性能の１つに雑音指数がある。雑音指数は信号の受信感度に影響するため、ＲＦ回路を搭載した製品では、製品出荷時に雑音指数を評価し、雑音指数が仕様範囲内であることを確認する。
【０００３】
例えば、７７ＧＨｚ帯の車載レーダ等では、７７ＧＨｚの高周波領域にてＲＦ回路の雑音を計測する。しかし、高周波での雑音を評価するために通常スペクトルアナライザなどの高価な評価装置を用いるため、製品コストが上昇してしまう。コスト削減のためには、高価な評価装置を用いることなく、ＲＦチップ内部で雑音レベルを計測する手段が望まれる。
【０００４】
ノイズのパワーレベルは、室温の熱雑音であれば極めて小さい。従って、雑音のパワーを計測するためには、微小信号である雑音を大きく増幅する高利得且つ低雑音な増幅器が必要になる。このような高品質な増幅器を安価なＳｉ−ＣＭＯＳプロセスによってチップ内部に作りこむことは難しい。従来は、化合物半導体素子を用いた増幅器モジュールを評価装置内部に組み込むことにより、雑音評価を行っていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３１８７１１号公報
【特許文献２】特開２００１−１５４７５４号公報
【特許文献３】特開平１０−２４０３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上を鑑みると、半導体集積回路内の雑音レベルを低コストで計測することが望まれる。
【課題を解決するための手段】
【０００７】
半導体集積回路は、帰還型発振回路と、前記帰還型発振回路の発振状態のオン及びオフを切り替える第１の切替回路と、前記帰還型発振回路の発振出力の振幅に応じた電圧を出力する検出回路と、前記検出回路の出力が閾値以上か否かをクロック信号に同期して判定する判定回路と、前記帰還型発振回路への雑音源からの雑音入力の有無を切り替える第２の切替回路とを含む。
【０００８】
雑音測定方法は、雑音源から帰還型発振回路への雑音入力を遮断した第１の状態で前記帰還型発振回路の発振状態をオンし、前記第１の状態において発振状態をオンにしてから前記帰還型発振回路の出力が所定の閾値以上となるまでの時間を測定し、前記雑音源から前記帰還型発振回路への雑音入力を印加した第２の状態で前記帰還型発振回路の発振状態をオンし、前記第２の状態において発振状態をオンにしてから前記帰還型発振回路の出力が所定の閾値以上となるまでの時間を測定する各段階を含む。
【発明の効果】
【０００９】
少なくとも１つの実施例によれば、半導体集積回路内の雑音レベルを低コストで計測することができる。
【図面の簡単な説明】
【００１０】
【図１】帰還型発振回路の構成の一例を示す図である。
【図２】雑音未入力時の帰還型発振回路の発振の様子を示す図である。
【図３】雑音入力時の帰還型発振回路の発振の様子を示す図である。
【図４】帰還型発振回路が定常状態に達するまでの時間が雑音レベルに応じて異なる様子を示す図である。
【図５】帰還型発振回路を用いて雑音レベルを測定する方法を説明するための図である。
【図６】帰還型発振回路に基づいて雑音レベルを測定する半導体集積回路の構成の一例を示す図である。
【図７】帰還型発振回路に基づいて雑音レベルを測定する半導体集積回路の構成の別の一例を示す図である。
【図８】ＬＣ発振回路の構成の一例を示す図である。
【図９】リング型発振回路の構成の一例を示す図である。
【図１０】ノイズ検知器を含むトランシーバの構成の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお以下の図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【００１２】
図１は、帰還型発振回路の構成の一例を示す図である。図１に示す帰還型発振回路は、増幅回路１０、帰還回路１１、加算回路１２、及びスイッチ回路１３を含む。スイッチ回路１３は、帰還ループを形成するための帰還経路の導通又は非導通を切り替えることにより、帰還型発振回路の発振状態のオン及びオフを切り替える切替回路である。スイッチ回路１３が導通すると帰還ループが形成されて、帰還型発振回路が発振状態となる。スイッチ回路１３が非導通となると帰還ループが切断されて、帰還型発振回路が非発振状態（静止状態）となる。
【００１３】
加算回路１２は、スイッチ回路１３及び帰還回路１１を介してフィードバックされる増幅回路１０の出力と入力端子ＩＮに印加される入力信号とを加算し、加算後の信号を増幅回路１０の入力端に入力として印加する。増幅回路１０は入力端の入力信号を増幅し、増幅後の信号を出力端に出力する。増幅回路１０の利得及び帰還回路１１の位相及び利得を適宜設定することにより、帰還型発振回路が所望の周波数で発振する。なお評価対象である雑音源からの雑音が入力端子ＩＮに印加される動作状態と、評価対象である雑音源からの雑音が入力端子ＩＮに印加されない動作状態との２つの異なる動作状態の何れかにおいて、帰還型発振回路は発振動作する。
【００１４】
図２は、雑音未入力時の帰還型発振回路の発振の様子を示す図である。図１に示す帰還型発振回路において、評価対象である雑音源からの雑音を入力信号ＩＮに印加しない状態においては、自然熱雑音のみが存在する。なお自然熱雑音のパワーＰは、室温３００Ｋであるとすると、デシベル単位で表すと以下の式となる。
Ｐ＝−１７４＋１０ｌｏｇ（Δｆ）                                  （１）
ここでΔｆは帯域幅である。このように雑音源からの雑音が印加されていない状態であっても常に存在する自然熱雑音が、増幅回路１０で増幅されフィードバックされ、帰還ループ内で繰り返し増幅される。従って、時間経過と共に、即ち帰還ループを信号が一周する各サイクル毎に、雑音が徐々に増大していく。これにより、増幅回路１０の出力電圧が徐々に大きくなっていく。
【００１５】
図２において、期間Ｔｔは、増幅回路１０の出力電圧が増大していく過渡期である。また期間Ｔｓは、増幅回路１０の出力電圧が増幅回路１０の飽和電圧に到達した後に一定値に維持される定常期である。
【００１６】
図３は、雑音入力時の帰還型発振回路の発振の様子を示す図である。図１に示す帰還型発振回路において、評価対象である雑音源からの雑音を入力信号ＩＮに印加する状態においては、当該雑音源からの雑音と自然熱雑音が存在する。これらの雑音が、増幅回路１０で増幅されフィードバックされ、帰還ループ内で繰り返し増幅される。従って、時間経過と共に、即ち帰還ループを信号が一周する各サイクル毎に、雑音が徐々に増大していく。これにより、増幅回路１０の出力電圧が徐々に大きくなっていく。
【００１７】
図３に示される雑音印加時の過渡期の期間Ｔｔは、図２に示される雑音非印加時の過渡期の期間Ｔｔよりも短くなる。何故なら、雑音印加時には、雑音非印加時に比較して、初期状態での入力電圧レベルがより高く、各フィードバックサイクルでの入力電圧レベルもより高いからである。即ち、雑音印加時には、雑音非印加時に比較して、開始時点で既に増幅回路１０がより高い状態にあり、その後各フィードバックサイクルにおいて電圧が増大していく度合いもより大きい。
【００１８】
図４は、帰還型発振回路が定常状態に達するまでの時間が雑音レベルに応じて異なる様子を示す図である。図４に示す波形２１乃至２３は、計算機シミュレーションにより計算した帰還型発振回路の発振信号の包絡線である。帰還型発振回路としてＬＣ発振器を用い、発振周波数は８０ＧＨｚ、ループ利得は０．２ｄＢである。波形２１は、雑音源からの雑音入力の振幅電圧が５００μＶの場合の発振電圧波形の包絡線である。波形２２は、雑音源からの雑音入力の振幅電圧が１００μＶの場合の発振電圧波形の包絡線である。波形２３は、雑音源からの雑音入力の振幅電圧が０Ｖの場合の発振電圧波形の包絡線である。具体的には、波形２３は、室温の自然熱雑音のみが印加されている状態での発振電圧波形の包絡線を示す。
【００１９】
図４に示すシミュレーション結果から分かるように、自然熱雑音のみが存在する場合には、発振電圧波形の振幅が飽和して定常状態に到達するまで３４ナノ秒程度の時間がかかっている。一方、雑音源からの雑音入力の振幅電圧が１００μＶの場合には、１８ナノ秒程度の時間で、発振電圧波形の振幅が飽和して定常状態に到達している。また雑音源からの雑音入力の振幅電圧が５００μＶの場合には、更に短い１４ナノ秒程度の時間で、発振電圧波形の振幅が飽和して定常状態に到達している。
【００２０】
従って、帰還型発振回路が発振状態になってから発振電圧波形の振幅が飽和して定常状態に到達するまでの時間を測定することで、雑音レベルを特定することが可能である。また発振電圧波形の振幅が飽和して定常状態に到達するまで待つことなく、帰還型発振回路が発振状態になってから発振電圧波形の振幅が所定の電圧値に到達するまでの時間を測定することによっても、雑音レベルを特定することが可能である。例えば、既知の雑音レベルを有する雑音源からの雑音を帰還型発振回路に入力し、発振電圧波形の振幅が所定の電圧値に到達するまでの時間を測定しておいてよい。この作業を、異なる複数の雑音レベルに対して予め行っておいてよい。その後、当該帰還型発振回路に未知の雑音レベルの雑音源からの雑音を印加したときに、発振電圧波形の振幅が所定の電圧値に到達するまでの時間が、予め測定されている複数の異なる時間の何れに最も近いかを判定することで、雑音レベルを推定することができる。
【００２１】
また或いは、被測定雑音源からの雑音入力が無く自然熱雑音のみが存在する状態において、発振電圧波形の振幅が所定の電圧値に到達するまでの時間を測定しておいてもよい。その後、当該帰還型発振回路に未知の雑音レベルの雑音源（被測定雑音源）からの雑音を印加したときに、発振電圧波形の振幅が所定の電圧値に到達するまでの時間を測定してよい。この測定された時間と、予め測定しておいた自然熱雑音のみの場合の時間とに基づいて、後述するように理論的に雑音レベルを推定することもできる。
【００２２】
図５は、帰還型発振回路を用いて雑音レベルを測定する方法を説明するための図である。図５において、雑音源からの雑音入力が無い場合の波形として、（ａ）には増幅器出力（増幅回路出力）、（ｂ）には検波器出力（検出回路出力）、（ｃ）にはクロック信号ＣＬＫ、（ｄ）にはデータ判定結果ＤＡＴＡが示される。また雑音源からの雑音入力が有る場合の波形として、（ｅ）には増幅器出力（増幅回路出力）、（ｆ）には検波器出力（検出回路出力）、（ｇ）にはクロック信号ＣＬＫ波形、（ｈ）にはデータ判定結果ＤＡＴＡが示される。また（ｉ）には、帰還型発振回路を発振状態にするためのトリガ信号ＴＧが示される。図５に示す雑音レベル測定方法については、雑音レベルを測定する半導体集積回路の構成について説明した後に説明する。
【００２３】
図６は、帰還型発振回路に基づいて雑音レベルを測定する半導体集積回路の構成の一例を示す図である。例えばこの図６に示す半導体集積回路を用いることにより、図５に示す雑音レベル測定方法を実行して雑音レベルを測定することができる。
【００２４】
図６に示す半導体集積回路は、図１に示す帰還型発振回路として、増幅回路１０、帰還回路１１、加算回路１２、及びスイッチ回路１３を含む。半導体集積回路は更に、制御回路ブロック４１、クロック生成回路４２、検出回路４３、判定回路（ＤＦＦ）４４、容量素子４５、スイッチ回路４６、及び被測定雑音源４７を含む。なお各ボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。
【００２５】
また図６に示す半導体集積回路の構成では、制御回路ブロック４１やクロック生成回路４２が半導体集積回路内部に設けられているが、これは限定的でない一例である。制御回路ブロック４１及びクロック生成回路４２の少なくとも１つが、半導体集積回路の外部に設けられ、外部装置から半導体集積回路にクロック信号を供給したり、外部装置からスイッチ回路１３やスイッチ回路４６を制御してもよい。
【００２６】
図１と同様に、帰還型発振回路は、増幅回路１０、帰還回路１１、及び加算回路１２を含む。スイッチ回路１３は、帰還型発振回路の発振状態のオン及びオフを切り替える第１の切替回路である。スイッチ回路１３は、帰還型発振回路の一部であると考えてもよいし、帰還型発振回路とは別個の回路部分であると考えてもよい。スイッチ回路１３の導通及び非導通は、制御回路ブロック４１により制御される。制御回路ブロック４１がスイッチ回路１３を非導通状態にすると、帰還型発振回路は発振動作を停止し、制御回路ブロック４１がスイッチ回路１３を導通状態にすると、帰還型発振回路は発振動作を行う。スイッチ回路１３は例えばＭＯＳトランジスタにより実現されてよい。
【００２７】
検出回路４３は、帰還型発振回路の発振出力（即ち増幅回路１０の出力）の振幅に応じた電圧を出力する。具体的には、検出回路４３は、検波回路又は整流回路であってよく、ダイオード等により半波整流又は全波整流した後に平滑回路等により整流後の波形を平滑することにより、帰還型発振回路の発振出力の包絡線を検出してよい。
【００２８】
判定回路４４は、検出回路４３の出力（出力電圧）が閾値以上か否かをクロック信号ＣＬＫに同期して判定してよい。具体的には、判定回路４４は、クロック信号ＣＬＫに同期してデータを取り込むフリップフロップ（Ｄ−フリップフロップ）であってよい。フリップフロップの場合、取り込むデータの電圧値が所定の閾値以上であると格納データ内容が１となり、取り込むデータの電圧値が所定の閾値以下であると格納データ内容が０となる。このように整流回路とフリップフロップとを用い、フリップフロップの格納データが１となるタイミングを検出することにより、帰還型発振回路の発振出力の振幅電圧が閾値以上に到達する時間を容易に測定することが可能となる。
【００２９】
スイッチ回路４６は、帰還型発振回路への被測定雑音源４７からの雑音入力の有無を切り替える切替回路である。スイッチ回路４６の導通及び非導通は、制御回路ブロック４１により制御される。図６に示す例では、スイッチ回路４６は、被測定雑音源４７と電源回路４８との間の導通及び非導通を切り替える。制御回路ブロック４１がスイッチ回路４６を非導通状態にすると、被測定雑音源４７は電源から遮断され動作を停止するため、被測定雑音源４７からの雑音は帰還型発振回路に印加されない。制御回路ブロック４１がスイッチ回路４６を導通状態にすると、被測定雑音源４７は電源に接続され動作するため、被測定雑音源４７からの雑音が帰還型発振回路に印加される。スイッチ回路４６は例えばＭＯＳトランジスタにより実現されてよい。
【００３０】
被測定雑音源４７は、帰還型発振回路に容量素子４５を介してカップリングされていてよい。図６に示す雑音レベルを測定する半導体集積回路は、ＲＦチップ等に埋め込むことを想定しており、被測定雑音源４７は例えば受信回路の増幅器であったりする。この増幅器に図６に示す雑音レベル測定回路が常時直接に接続されていると、受信回路の動作に影響が生じる可能性がある。従って、雑音レベル測定回路から受信回路等への影響を成る可く少なくするために、配線による直接接続ではなく容量素子を介した容量カップリングにより、被測定雑音源４７と帰還型発振回路とを電気的に接続することが好ましい。
【００３１】
以下に、図６の雑音レベル測定回路により雑音レベルを測定する方法について、図５及び図６を参照して説明する。
【００３２】
制御回路ブロック４１は、まずスイッチ回路４６を非導通にして、被測定雑音源４７が雑音を生成しない状態にする。この状態では、自然熱雑音のみが帰還型発振回路に印加されている。この状態で、制御回路ブロック４１がスイッチ回路１３に供給するトリガ信号ＴＧを図５（ｉ）に示されるようにアサートすることにより、帰還型発振回路を発振状態にする。制御回路ブロック４１は更に、トリガ信号ＴＧのアサートに同期してクロック生成回路４２からのクロック信号ＣＬＫの生成を図５（ｃ）に示すように開始させる。これにより、帰還型発振回路が自然熱雑音を帰還ループを介して増幅していくことで、増幅回路１０の発振出力の振幅が図５（ａ）に示すように徐々に大きくなっていく。図５（ｂ）に示す検出回路４３の出力は、増幅回路１０の発振出力の振幅に応じた電圧（例えば包絡線電圧）となり、徐々に大きくなっていく。
【００３３】
判定回路４４は、図５（ｃ）のクロック信号ＣＬＫの例えば立ち上がりエッジにおいて、図５（ｂ）に示す検出回路４３の出力電圧をデータ判定する。具体的には、図５（ｄ）に示す判定回路４４の出力ＤＡＴＡは、クロック信号ＣＬＫの立ち上がりエッジにおける検出回路４３の出力が所定の閾値ＴＨ以上であれば１となり、所定の閾値ＴＨ以下であれば０となる。図５に示す例では、図５（ｄ）に示す判定回路４４の出力ＤＡＴＡは、時間ｔ０において０から１に変化している。
【００３４】
図６に示す判定回路４４の出力ＤＡＴＡは、半導体集積回路の外部に出力されてよい。またクロック生成回路４２が生成するクロック信号ＣＬＫも半導体集積回路の外部に出力されてよい。外部の装置は、クロック信号ＣＬＫの最初のパルスから、出力ＤＡＴＡが１に変化するタイミングでのクロック信号ＣＬＫのパルスまでのパルス数をカウントすることで、発振動作開始から発振出力の振幅が所定の閾値ＴＨに到達するまでの時間を知ることができる。
【００３５】
代替的に、例えば制御回路ブロック４１内部にカウンタを設け、クロック生成回路４２のクロック信号ＣＬＫを例えば制御回路ブロック４１に供給してカウンタによりパルス数をカウントし、このカウントしたパルス数を示す信号を外部に出力してもよい。外部装置では、出力ＤＡＴＡが１に変化するタイミングでのカウント値を特定することで、発振動作開始から発振出力の振幅が所定の閾値ＴＨに到達するまでの時間を知ることができる。また或いは、判定回路４４の出力ＤＡＴＡを制御回路ブロック４１に供給し、制御回路ブロック４１において出力ＤＡＴＡが１に変化するタイミングでのカウント値を特定し、特定したカウント値を制御回路ブロック４１から外部に出力するようにしてもよい。
【００３６】
またクロック生成回路４２のクロック信号ＣＬＫは、トリガ信号ＴＧのアサートに同期して生成開始される必要はなく、トリガ信号ＴＧのアサート前から生成されていてもよい。この場合、トリガ信号ＴＧに着目することにより、帰還型発振回路の発振状態開始のタイミングを特定してよい。例えば外部装置により帰還型発振回路の発振状態開始のタイミングを特定する場合には、トリガ信号ＴＧを半導体集積回路の外部に出力すればよい。外部装置では、トリガ信号ＴＧのアサートのタイミングから判定回路４４の出力ＤＡＴＡが１になるタイミングまでのクロック信号ＣＬＫのパルス数をカウントしてよい。
【００３７】
上記のようにして、被測定雑音源４７の生成する雑音が印加されていない状態での時間計測をした後、被測定雑音源４７の生成する雑音が印加されている状態での時間計測を行う。なお、この時間計測の順番は入れ替えてもよい。即ち、最初に雑音が印加されている状態での時間計測を行い、その後に雑音が印加されていない状態での時間計測を行ってもよい。
【００３８】
制御回路ブロック４１は、スイッチ回路４６を導通にして、被測定雑音源４７が雑音を生成する状態にする。この状態では、被測定雑音源４７の生成する雑音と自然熱雑音とが帰還型発振回路に印加されている。この状態で、制御回路ブロック４１がスイッチ回路１３に供給するトリガ信号ＴＧを図５（ｉ）に示されるようにアサートすることにより、帰還型発振回路を発振状態にする。制御回路ブロック４１は更に、トリガ信号ＴＧのアサートに同期してクロック生成回路４２からのクロック信号ＣＬＫの生成を図５（ｇ）に示すように開始させる。これにより、帰還型発振回路が雑音を帰還ループを介して増幅していくことで、増幅回路１０の発振出力の振幅が図５（ｅ）に示すように徐々に大きくなっていく。図５（ｆ）に示す検出回路４３の出力は、増幅回路１０の発振出力の振幅に応じた電圧（例えば包絡線電圧）となり、徐々に大きくなっていく。
【００３９】
判定回路４４は、図５（ｇ）のクロック信号ＣＬＫの例えば立ち上がりエッジにおいて、図５（ｆ）に示す検出回路４３の出力電圧をデータ判定する。具体的には、図５（ｈ）に示す判定回路４４の出力ＤＡＴＡは、クロック信号ＣＬＫの立ち上がりエッジにおける検出回路４３の出力が所定の閾値ＴＨ以上であれば１となり、所定の閾値ＴＨ以下であれば０となる。図５に示す例では、図５（ｈ）に示す判定回路４４の出力ＤＡＴＡは、時間ｔｄにおいて０から１に変化している。
【００４０】
上記のようにして計測された時間ｔ０と時間ｔｄとに基づいて、雑音を例えば以下のように計算することできる。室温が３００Ｋであるとすると、前述のように、帯域１Ｈｚあたりの自然熱雑音の電力は−１７４ｄＢｍである。図６に示す出力プロービング端子４９のインピーダンスを５０Ωに設計しておけば、自然熱雑音の電圧Ｖｉｎｉは、以下の式で求められる。
Ｖｉｎｉ＝（１０−１７．４×５０）０．５＝１．４１×１０−８            （２）
上式で表現されるような自然熱雑音のみが存在する状態で、帰還型発振回路が発振開始してから検出回路４３の出力が所定の閾値ＴＨ以上となり判定回路４４の出力ＤＡＴＡが１となる迄の期間において、クロック信号ＣＬＫの発生したパルス数がＮであるとする。仮にクロック信号ＣＬＫの周波数と帰還型発振回路の発振周波数とが等しく、閾値ＴＨに相当する電圧がＶＴＨであり、帰還型発振回路のループ利得がＧであるとすると、以下の関係が成り立つ。
ＶＴＨ＝（ＧＮ＋ＧＮ−１＋ＧＮ−２＋・・・＋Ｇ２＋Ｇ＋１）Ｖｉｎｉ      （３）
ここでＶＴＨが単純にＶｉｎｉのＧＮ倍になるのではなく、上記の式のような値になるのは、初期状態だけではなく常時電圧Ｖｉｎｉの自然熱雑音が存在し、各サイクルの増幅結果にＶｉｎｉが加算されていくからである。
【００４１】
被測定雑音源４７からの電圧Ｖｎの雑音が存在する状態で、帰還型発振回路が発振開始してから検出回路４３の出力が所定の閾値ＴＨ以上となり判定回路４４の出力ＤＡＴＡが１となる迄の期間において、クロック信号ＣＬＫの発生したパルス数がＭであるとする。クロック信号ＣＬＫの周波数と帰還型発振回路の発振周波数とが等しく、閾値ＴＨに相当する電圧がＶＴＨであり、帰還型発振回路のループ利得がＧであるとすると、以下の関係が成り立つ。
ＶＴＨ＝（ＧＭ＋ＧＭ−１＋ＧＭ−２＋・・・＋Ｇ２＋Ｇ＋１）Ｖｎ          （４）
但し、ＶｎはＶｉｎｉよりも十分に大きく、Ｖｉｎｉの影響は無視できるものとする。
【００４２】
前述の式（３）からループ利得Ｇを求めれば、式（４）においてＶＴＨ、Ｇ、及びＭが分かっているので、被測定雑音源４７の雑音電圧Ｖｎを求めることができる。なおこの場合に求めた雑音電圧Ｖｎは、帯域１Ｈｚあたりの電力に相当する電圧値である。
【００４３】
なお帰還型発振回路においては、発振周波数の近傍の周波数成分が増幅されていき、それ以外の周波数成分は増幅されない。前述のように、雑音レベルを測定する対象である被測定雑音源４７は例えば受信回路の増幅器であったりする。図６に示す雑音レベル測定回路により測定したい対象の雑音は、基本的には、被測定雑音源４７が通常動作時に動作する周波数近傍の雑音である。従って、帰還型発振回路が測定したい対象の周波数において帰還型発振回路が発振するように、帰還型発振回路の増幅回路１０及び帰還回路１１で定まるクローズドループ特性を設定することが望ましい。
【００４４】
図７は、帰還型発振回路に基づいて雑音レベルを測定する半導体集積回路の構成の別の一例を示す図である。図７に示す半導体集積回路においては、図６に示す半導体集積回路における容量素子４５及びスイッチ回路４６の代わりに、スイッチ回路５１が設けられている。
【００４５】
スイッチ回路５１は、帰還型発振回路への被測定雑音源４７からの雑音入力の有無を切り替える切替回路である。スイッチ回路５１の導通及び非導通は、制御回路ブロック４１により制御される。図７に示す例では、スイッチ回路４６は、被測定雑音源４７と加算回路１２との間の導通及び非導通を切り替える。制御回路ブロック４１がスイッチ回路５１を非導通状態にすると、帰還型発振回路は被測定雑音源４７から切断され、被測定雑音源４７が発生する雑音が帰還型発振回路に印加されない。制御回路ブロック４１がスイッチ回路５１を導通状態にすると、帰還型発振回路は被測定雑音源４７に接続され、被測定雑音源４７が発生する雑音が帰還型発振回路に印加される。スイッチ回路５１は例えばＭＯＳトランジスタにより実現されてよい。
【００４６】
上記のようにして制御回路ブロック４１によりスイッチ回路５１の導通及び非導通を切り替えて、被測定雑音源４７から帰還型発振回路への雑音入力の有無を切り替える。これにより、雑音源からの雑音有りの状態と雑音無しの状態との両方の状態について、発振開始から検出回路４３の出力電圧が所定の閾値を越えるまでの時間を測定することが可能となる。なお図７に示す半導体集積回路においては、雑音入力の有無を切り替える回路構成が、図６に示す半導体集積回路の回路構成と異なるのみであり、その他の構成及び動作は図６に示す半導体集積回路と同様である。
【００４７】
図８は、ＬＣ発振回路の構成の一例を示す図である。図８に示すＬＣ発振回路は、インダクタ６１及び６２、ＭＯＳトランジスタ６３乃至６５、及び容量素子６６及び６７を含む。
【００４８】
ＭＯＳトランジスタ６３のゲートに接続される制御端子６０にＨＩＧＨを印加するとＭＯＳトランジスタ６３が導通し、ＬＣ発振回路の発振動作が停止される（非発振状態となる）。制御端子６０にＬＯＷを印加するとＭＯＳトランジスタ６３が非導通となり、ＬＣ発振回路の発振動作が開始される（発振状態となる）。端子６８及び６９の一方を発振出力端子とし、他方を発振出力のプロービング端子として使用してよい。図８に示すようなＬＣ発振回路を図６又は図７に示される帰還型発振回路として用いることができる。
【００４９】
図９は、リング型発振回路の構成の一例を示す図である。図９に示すリング型発振回路は、ｎ個（ｎは奇数）のインバータ７１−１乃至７１−ｎ、及びＭＯＳトランジスタ７２を含む。
【００５０】
ＭＯＳトランジスタ７２のゲートに接続される制御端子７３にＬＯＷを印加するとＭＯＳトランジスタ７２が非導通となり、リング型発振回路の発振動作が停止される（非発振状態となる）。制御端子７３にＨＩＧＨを印加するとＭＯＳトランジスタ７２が導通となり、リング型発振回路の発振動作が開始される（発振状態となる）。端子７４を発振出力端子とし、端子７５を発振出力のプロービング端子として使用してよい。図９に示すようなリング型発振回路を図６又は図７に示される帰還型発振回路として用いることができる。
【００５１】
図１０は、ノイズ検知器を含むトランシーバの構成の一例を示す図である。図１０に示すトランシーバは、アンテナ８１及び８２、アンプ８３、ローノイズアンプ８４、中間周波数アンプ８５、ＰＬＬ（Phase Locked Loop）回路８６、ミキサ回路８７、ノイズ検知器８８、及びノイズ検知器８９を含む。このトランシーバは、例えば車載レーダーの電波送受信回路であってよい。
【００５２】
ＰＬＬ回路８６で生成した送信信号がアンプ８３により増幅され、増幅後の送信信号がアンテナ８１に供給され、アンテナ８１から送信波が送信される。アンテナ８２で受信した受信波はローノイズアンプ８４により増幅され、増幅後の受信信号がミキサ回路８７によりＰＬＬ回路８６からの参照信号と掛け算される。掛け算後の信号は中間周波数アンプ８５により増幅され、増幅後の信号が次段の信号処理回路等に供給される。
【００５３】
ローノイズアンプ８４の出力に接続されるノイズ検知器８８は、図６や図７に示される雑音レベル測定回路と同様の構成であってよい。この場合、ローノイズアンプ８４が図６や図７における被測定雑音源４７である。ノイズ検知器８８の帰還型発振回路の発振周波数は、ローノイズアンプ８４の出力信号の周波数帯、即ち受信信号であるＲＦ（Radio Frequency）信号の周波数帯と一致するように設計されてよい。
【００５４】
ミキサ回路８７の出力に接続されるノイズ検知器８９は、図６や図７に示される雑音レベル測定回路と同様の構成であってよい。この場合、ミキサ回路８７が図６や図７における被測定雑音源４７である。ノイズ検知器８９の帰還型発振回路の発振周波数は、ミキサ回路８７の出力信号の周波数帯、即ち中間周波数の周波数帯と一致するように設計されてよい。
【００５５】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００５６】
１０  増幅回路
１１  帰還回路
１２  加算回路
１３  スイッチ回路
４１  制御回路ブロック
４２  クロック生成回路
４３  検出回路
４４  判定回路
４５  容量素子
４６  スイッチ回路
４７  被測定雑音源  
【図１】
2016166775.tif 000003
【図２】
2016166775.tif 000004
【図３】
2016166775.tif 000005
【図４】
2016166775.tif 000006
【図５】
2016166775.tif 000007
【図６】
2016166775.tif 000008
【図７】
2016166775.tif 000009
【図８】
2016166775.tif 000010
【図９】
2016166775.tif 000011
【図１０】
2016166775.tif 000012