(57)【要約】【課題】特に従来に比べて、優れた発光効率を有する発光素子を歩留まり良く製造することが可能な発光素子用基板及び発光素子を提供すること。【解決手段】本発明は、凸部及び凹部より構成されるパタンを具備する発光素子用基板であって、前記パタンは、凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満である前記凹部を有するとともに、前記凸部に隣接する前記凹部底部を起点とした側壁の傾斜角Θ１が６３°以上８６°以下を満たす前記凸部を有することを特徴とする。【選択図】図１
2016139780.tif 000002
【特許請求の範囲】
【請求項１】
凸部及び凹部より構成されるパタンを具備する発光素子用基板であって、
前記パタンは、凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満である前記凹部を有するとともに、前記凸部に隣接する前記凹部底部を起点とした側壁の傾斜角Θ１が６３°以上８６°以下を満たす前記凸部を有することを特徴とする発光素子用基板。
【請求項２】
前記傾斜角Θ１が６３°以上７９°以下であることを特徴とする請求項１記載の発光素子用基板。
【請求項３】
さらに、前記凸部の高さの４０％の位置における側壁の傾斜角Θ２が６３°以上８６°以下を満たす前記凸部を有することを特徴とする請求項１又は請求項２に記載の発光素子用基板。
【請求項４】
凸部及び凹部より構成されるパタンを具備する発光素子用基板であって、
前記パタンは、凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満である前記凹部を有するとともに、前記凸部の高さの４０％の位置における側壁の傾斜角Θ２が６３°以上８６°以下を満たす前記凸部を有することを特徴とする発光素子用基板。
【請求項５】
前記傾斜角Θ２が６３°以上７９°以下であることを特徴とする請求項４記載の発光素子用基板。
【請求項６】
請求項１から請求項５のいずれかに記載の発光素子用基板の前記パタンのある側に、少なくとも、第１導電型層、発光層、及び第２導電型層を具備することを特徴とする発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ等の発光素子に使用可能な発光素子用基板及び発光素子に関する。
【背景技術】
【０００２】
環境エネルギー問題を背景に、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）が注目を集めている。ＬＥＤの発光効率を示す外部量子効率ＥＱＥを決定する要因としては、電子注入効率ＥＩＥ、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥが挙げられる。特に、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、はＬＥＤ用基板の表面にパタンを設けることで改善できるという報告が多数ある。既にＬＥＤ用基板としてＰＳＳ（Ｐａｔｔｅｒｎｅｄ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ）が一般流通しており、広く使用されている。ＰＳＳは、材質が単結晶サファイアであり、主面にマイクロメートルオーダの複数の凸部が形成された基板である。このＰＳＳ基板を使用することで、特に、光取り出し効率ＬＥＥが改善すると報告されている（特許文献１参照）。しかしながら、ＬＥＤを全世界に流布させるためには効率が十分ではなく、さらなる効率向上が求められている。例えば、特許文献２には、上記ＰＳＳの大きさがナノメートルオーダになった場合の例が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６０５０２号公報
【特許文献２】国際公開第２０１４／０５８０６９号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところでＬＥＤを製造するためには、ＬＥＤ用基板に対するＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）工程を経る必要があり、このＣＶＤ工程によってもＬＥＤの効率は大きく左右される。特に、ナノメートルオーダの凸部を有するＬＥＤ用基板を使用することで、ＬＥＤ用基板の製造コストと製造時間を下げることができることは勿論、ＬＥＤ製造工程において重い工程であるＣＶＤ工程の時間を大きく短縮することが出来る。このような観点から、ナノメートルオーダの凸部を有するＬＥＤ用基板に係る技術に対し、注目が集まっている。
【０００５】
しかしながら、ナノメートルオーダの凸部を有するＬＥＤ用基板を使用した場合、凸部とＣＶＤ成膜される層と、の界面に複数のヴォイドが形成されたり、さらには、ＣＶＤ工程のプロセスウィンドウが急激に小さくなるという問題があった。
【０００６】
そこで本発明はかかる点に鑑みてなされたものであり、特に従来に比べて、優れた発光効率を有する発光素子を歩留まり良く製造することが可能な発光素子用基板及び発光素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、凸部及び凹部より構成されるパタンを具備する発光素子用基板であって、前記パタンは、凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満である前記凹部を有するとともに、前記凸部に隣接する前記凹部底部を起点とした側壁の傾斜角Θ１が６３°以上８６°以下を満たす前記凸部を有することを特徴とする。
【０００８】
本発明では、前記傾斜角Θ１が６３°以上７９°以下であることがさらに好ましい。
【０００９】
本発明では、さらに、前記凸部の高さの４０％の位置における側壁の傾斜角Θ２が６３°以上８６°以下を満たす前記凸部を有することが好ましい。
【００１０】
又は本発明は、凸部及び凹部より構成されるパタンを具備する発光素子用基板であって、前記パタンは、凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満である前記凹部を有するとともに、前記凸部の高さの４０％の位置における側壁の傾斜角Θ２が６３°以上８６°以下を満たす前記凸部を有することを特徴とする。
【００１１】
本発明では、前記傾斜角Θ２が６３°以上７９°以下であることがさらに好ましい。
【００１２】
また本発明における発光素子は、上記のいずれかに記載の発光素子用基板の前記パタンのある側に、少なくとも、第１導電型層、発光層、及び第２導電型層を具備することを特徴とする。
【発明の効果】
【００１３】
本発明の発光素子用基板を使用することにより、まずＣＶＤ成膜層に生成するヴォイドを抑制できる。これにより、発光効率が高く、長期信頼性に優れる発光素子を製造できる。さらには、ＣＶＤ工程におけるプロセスウィンドウを広くすることが出来る。即ち、ＬＥＤ製造に係る歩留りが向上すると同時に、発光効率のより優れるＬＥＤの収率を向上させることが出来る。
【図面の簡単な説明】
【００１４】
【図１】本発明における実施の形態の発光素子用基板の一部を示す断面図である。
【図２】図１に示す発光素子用基板の一つの凸部を拡大して示した拡大断面図である。
【図３】本発明における実施の形態の発光素子用基板の一部を示す平面図であり、特に凹部底部の定義を説明するための説明図である。
【図４】本発明における実施の形態の発光素子用基板の一部を示す平面図であり、特にテーブルトップの定義を説明するための説明図である。
【図５】本発明における実施の形態の発光素子用基板の一部を示す平面図であり、特に凸部底部の定義を説明するための説明図である。
【図６】凹部底部の最短長さＣと傾斜角Θとの関係を示すグラフである。
【図７】凹部底部の最短長さＣと傾斜角Θ１との関係を示すグラフである。
【図８】凹部底部の最短長さＣと傾斜角Θ２との関係を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その趣旨の範囲内で種々変形して実施することができる。
【００１６】
本実施の形態におけるＬＥＤ用基板は、凸部と凹部により構成されるパタンを具備し、パタンは、以下の要件１と要件２とを備える。要件１と要件２を具備するＬＥＤ用基板を以下では、ＬＥＤ用基板１という。
【００１７】
（要件１）
凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満である凹部を有する。
【００１８】
（要件２）
凸部に隣接する凹部底部を起点とした側壁の傾斜角Θ１が、６３°以上８６°以下を満たす凸部を有する。
【００１９】
本実施の形態におけるＬＥＤ用基板１は、上記の要件１と要件２との双方を同時に満たす構成となっている。
【００２０】
図１に示すように、傾斜角Θ１は、凸部の、当該凸部に隣接する凹部底部を起点とした側壁の傾斜角Θである。
【００２１】
ここで、凹部と凸部側面と、の連結点は、非連続である場合もあれば、連続である場合もある。このことから、傾斜角Θ１は、下記手順に従い測定された角度として定義される。
【００２２】
（１）発光素子用基板のパタンの断面を、走査型電子顕微鏡にて観察する。このとき、１観察像内に、パタンの凸部が、５個以上８個以下存在する倍率にて観察する。
（２）観察像内に含まれる全ての凹部の底部の平均線ＣＣを引く。
（３）任意の凸部に関し、凸部の高さの５％の位置の側面に対して、接線１を引く。なお、凸部の高さの５％の位置は、凹部の底部の平均線ＣＣを基準にして、凸部の頂点の方向に、高さ×０．０５にある位置である。図１に示す０．０５Ｈの位置に該当する。
（４）平均線ＣＣと接線１と、のなす角度が傾斜角Θ１である。但し、傾斜角Θ１は、凸部の内側に位置する角度であり、０°超９０°以下の範囲をとることが出来る。なお接線１は、凸部の側面に対して２本引くことができることから、傾斜角Θ１は、観察した１つの凸部に対して２つ得られる。よって、これらの相加平均値を任意の凸部に対する傾斜角Θ１とする。
【００２３】
図２を用いて詳細に説明すると、図２に示すように、凸部の頂点から凹部の底部の平均線ＣＣまでの最短距離である高さをＨと規定する。凹部の底部の平均線ＣＣから０．０５×Ｈの高さの位置が、凸部の高さの５％の位置である。そして５％の高さ位置（図２においては、Ｘ％と表記）に、平均線ＣＣと平行な平行線ａを引き、平行線ａと側面とが交わる交点ｂ、ｃを求める。そして各交点ｂ、ｃにおいて接線を求め、各接線から求められる傾斜角Θ１（図２においては、Θと表記）の相加平均を求める。ただし図２は、平行線ａ及び、交点ｂ、ｃの求め方を説明するためのものであり、平行線ａ及び、交点ｂ、ｃが０．０５Ｈの高さ位置を示すものではない。
【００２４】
全ての凸部が６３°以上８６°以下を満たす傾斜角Θ１を有する必要はなく、任意に選択した１以上の凸部が６３°以上８６°以下を満たす傾斜角Θ１を有していればよい。なお、走査型電子顕微鏡にて観察した際に現れる複数の凸部の８０％以上が、６３°以上８６°以下を満たす傾斜角Θ１を備えることが好適である。
【００２５】
次に、凹部底部の最短長さＣは、凸部の底部の輪郭と、当該凸部に最近接する凸部の底部の輪郭と、の最短の距離を指す。ここで、凹部底部の最短長さＣは、以下の手順に従い定義される。
【００２６】
（１）ＬＥＤ用基板のパタンの表面を、走査型電子顕微鏡にて観察する。この時、１観察像内に、パタンの凸部が、１０個以上２０個以下存在する倍率にて観察する。
（２）図３に示すように、任意の凸部Ａを選択し、当該凸部の輪郭上に点Ａを設定する。なお、点Ａは、凸部Ａの輪郭線上を自由に行き来できる点である。
（３）図３に示すように、凸部Ａに最近接する凸部Ｂを選択する。
（４）凸部Ｂの輪郭上に点Ｂを設定する。なお、点Ｂは、凸部Ｂの輪郭線上を自由に行き来できる点である。
（５）点Ａと点Ｂと、を結ぶ線分ＡＢに関し、点Ａと点Ｂと、を凸部の底部の輪郭上にて動かした際の、最短の線分ＡＢの長さが、凹部底部の最短長さＣである。
【００２７】
全ての凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満であることは必要でなく、任意に選択した１以上の凹部底部の最短長さＣが３０ｎｍ以上３００ｎｍ未満であればよい。なお、走査型電子顕微鏡にて観察した際に現れる凹部底部の最短長さＣのうち、８０％以上が、３０ｎｍ以上３００ｎｍ未満であることが好適である。
【００２８】
あるいは本実施の形態におけるＬＥＤ用基板は、凸部と凹部により構成されるパタンを具備し、パタンは、上記の要件１と下記の要件３とを備える。要件１と要件３を具備するＬＥＤ用基板を以下では、ＬＥＤ用基板２という。
【００２９】
（要件３）
凸部の高さの４０％の位置における側壁の傾斜角Θ２が６３°以上８６°以下を満たす凸部を有する。
【００３０】
本実施の形態におけるＬＥＤ用基板２は、上記の要件１と要件３との双方を同時に満たす構成となっている。
【００３１】
上記のように、傾斜角Θ２は、凸部の、当該凸部の高さの４０％の位置における側壁の傾斜角Θである。ここで、傾斜角Θ２は、下記手順に従い測定された角度として定義される。
【００３２】
（１）ＬＥＤ用基板のパタンの断面を、走査型電子顕微鏡にて観察する。この時、１観察像内に、パタンの凸部が、５個以上８個以下存在する倍率にて観察する。
（２）図１に示すように観察像内に含まれる全ての凹部の底部の平均線ＣＣを引く。
（３）任意の凸部に関し、凸部の高さの４０％の位置の側面に対して、接線２をひく。なお、凸部の高さの４０％の位置は、凹部の底部の平均線ＣＣを基準にして、凸部の頂点の方向に、高さ×０．４にある位置である。
（４）平均線ＣＣと接線２と、のなす角度が傾斜角Θ２である。但し、傾斜角Θ２は、凸部の内側に位置する角度であり、０°超９０°以下の範囲をとることが出来る。なお接線２は、凸部の側面に対して２本引くことができることから、傾斜角Θ２は、観察した１つの凸部に対して２つ得られる。よって、これらの相加平均値を任意の凸部に対する傾斜角Θ２とする。
【００３３】
なお、傾斜角Θ２においても、図２から０．４Ｈの高さ位置、０、４Ｈの高さ位置の平行線ａ、及び交点ｂ、ｃを求めて傾斜角Θ２を算出する。
【００３４】
全ての凸部が６３°以上８６°以下を満たす傾斜角Θ２を有する必要はなく、任意に選択した１以上の凸部が６３°以上８６°以下を満たす傾斜角Θ２を有していればよい。なお、走査型電子顕微鏡にて観察した際に現れる複数の凸部の８０％以上が、６３°以上８６°以下を満たす傾斜角Θ２を備えることが好適である。
【００３５】
本実施の形態におけるＬＥＤ用基板の構成によれば、ＬＥＤ用基板のパタン面上にＣＶＤ成膜を行う際に大きく２つの効果を奏す。即ち、第１に、ＣＶＤ成膜される層とパタンと、の界面にヴォイドが生成されるのを抑制できる。これにより、発光効率が高く、長期信頼性に優れるＬＥＤを製造できる。第２に、ＣＶＤ工程におけるプロセスウィンドウを拡大することが出来る。例えば、ＣＶＤの成膜温度として条件Ａ（１０５０℃±１０℃）で成膜出来るＬＥＤ用基板Ａがあり、一方で、条件Ｂ（１０５０℃±１℃）で成膜出来るＬＥＤ用基板Ｂがあるとする。この場合、ＬＥＤ用基板ＡのＣＶＤ工程におけるプロセスウィンドウが広いと言える。このように、プロセスウィンドウが広がるという効果は、ＣＶＤ成膜の成膜条件に対するマージンが広がることを意味する。Ｔ℃に設定したとしても、実際にはＴ℃±Ｙ℃の温度を有する。このＴ℃±Ｙ℃が、成膜可能な温度を逸脱した場合、成膜不良が発生する。上記では温度を代表させたが、ＣＶＤ工程の圧力、ガス流量比、ガス流量等、多くのパラメータにより、ウィンドウは作られる。プロセスウィンドウが広がることで、例えば、月間や年間といった単位での収率が向上すると言える。即ち、ＬＥＤ製造に係る歩留りが向上すると同時に、発光効率のより優れるＬＥＤの収率を向上させることが出来る。これらの効果が発現される理由は、要件１と要件２又は要件１と要件３と、を同時に満たすためである。まず、要件１を満たすことで、ＣＶＤ工程の核生成〜核成長段階において、パタンの凹部底部を起点として層を成長させることが出来る。そして、要件２又は要件３を満たすことで、凸部の側面部より層が成長することを阻害できる。即ち、要件１と要件２又は要件１と要件３と、を同時に満たすことで、パタンの凹部底部を起点としたＣＶＤ成膜が可能となる。よって、ＣＶＤ成膜のプロセスウィンドウが広くなる。これにより、上記２つの効果を奏すことが可能となる。なお、ＬＥＤ用基板１とＬＥＤ用基板２は、いずれも優れた効果を発揮するが、パタンの詳細な形状やＣＶＤ工程の条件等により、使い分けることで、より効果を発揮できる。なお、使い分けについては後述する。
【００３６】
また本実施の形態におけるＬＥＤ用基板は、上記した要件１、上記した要件２、及び上記した要件３を全て同時に満たすことが好ましい。要件１、要件２及び要件３を具備するＬＥＤ用基板を以下では、ＬＥＤ用基板３という。
【００３７】
この構成によれば、上記説明した効果がより顕著に発現される。即ち、ＬＥＤの効率はより高くなり、長期信頼性にもより長ける。そして、ＣＶＤ工程のプロセスウィンドウがより拡大されることに基づき、ＬＥＤ製造に係る歩留りがより向上する。更には、発光効率のより優れるＬＥＤの収率を向上させることが出来る。以上より、ＬＥＤ用基板の歩留りとＣＶＤ工程の歩留りの双方を同時に向上させ、より高効率なＬＥＤを製造可能となる。
【００３８】
本実施の形態では、要件２の傾斜角Θ１、及び／又は、要件３の傾斜角Θ２が６３°以上８６°以下であることが好ましい。また本実施の形態では、要件２の傾斜角Θ１、及び／又は、要件３の傾斜角Θ２が６３°以上７９°以下であることがさらに好ましい。また本実施の形態では、要件２の傾斜角Θ１、及び／又は、要件３の傾斜角Θ２が６３°以上７５°以下であることが最も望ましい。このように、傾斜角Θ１、及び／又は、傾斜角Θ２の数値範囲を規定することで、上記にて説明した効果をより顕著に発現させることが可能となる。
【００３９】
また、本実施の形態のＬＥＤは、上記にて説明したＬＥＤ用基板のパタンのある側に、少なくとも、第１導電型層、発光層、及び第２導電型層を具備する構成である。この構成により、歩留り高く、高効率なＬＥＤを製造できる。
【００４０】
本実施の形態のＬＥＤ用基板は、基板の少なくとも１面上に、凸部及び凹部より構成されるパタンを具備する。このパタンは、基板の全面に設けても、一部にのみ設けてもよい。また、部分的にパタンのない部分を有してもよい。
【００４１】
パタンは、複数の凸部が連続した凹部により独立した凸型であっても、複数の凹部が連続した凸部により独立した凹型であってもよいが、本実施の形態に係る効果の観点から、独立した凸型であることが好ましい。
【００４２】
本実施の形態では、ＬＥＤ用基板のパタンのある面側に対して、ＣＶＤ成膜を行うことでＬＥＤを製造できる。例えば、窒化ガリウム（ＧａＮ）の成膜を行う。ＣＶＤ成膜について、詳しくは後述する。ここで、ＣＶＤ工程により成膜される層の品位がＬＥＤの性能及び歩留りに大きく影響する。即ち、ＣＶＤ成膜品位を向上させることと、ＣＶＤ工程のプロセスウィンドウを大きくする技術が必要である。本実施の形態のＬＥＤ用基板を使用することで、これらの効果を奏すことが出来る。パタンを具備するＬＥＤ用基板に対してＣＶＤ成膜を行うことで生じる問題点は、以下の通りである。
【００４３】
・パタンとＣＶＤ層と、の界面に生成するヴォイド
ＬＥＤ用基板のパタンによるＣＶＤ成膜に対する障害作用がおき、パタンとＣＶＤ層と、の界面部分にヴォイドが形成される。このヴォイドは、熱力学的な確率で生成する。即ち、ヴォイドは不規則に、そしてある頻度で、パタンの凹部近傍に生成する。ヴォイドが生成されることで、ＣＶＤ層の結晶性が低下し、ＬＥＤの効率が低下する。これは、ヴォイドが生成されると、凹部底部を起点として成長するＣＶＤ成膜の層が、その成長を阻害されるためである。また、ＬＥＤの効率低下は、内部量子効率ＩＱＥの低下に基づく。さらには、ＬＥＤ用基板とＣＶＤ層と、の界面にヴォイドが存在する状態であることから、ＬＥＤの長期信頼性が低下すると推定される。これは、ＣＶＤ成膜の層の成長開始付近にヴォイドがあることになり、これにより結晶品位が低下することに基づく。長期信頼性は、使用可能な年数と連続点灯時間を指す。
【００４４】
・ＣＶＤ成膜プロセスウィンドウの狭まり
ＬＥＤ用基板のパタンに対するＣＶＤ成膜においては、ＣＶＤ成分のパタン表面における熱拡散により、パタンの側壁部にＣＶＤ成分が留まることがある。この場合、当該側壁部を起点としたＣＶＤの層成長が生じる。即ち、ＣＶＤ工程により成膜された層は、複数の結晶軸成分を含むこととなる。このような現象を回避するためには、ＣＶＤ工程の温度、温度分布、ＣＶＤ成分の分布、及び時間などを、厳密に制御する必要がある。しかしながら、例えば、異なるロットのＬＥＤ用基板に同時に成膜するといった僅かな条件の差異でさえも、ＣＶＤ成膜プロセスウィンドウから外れ、上述した現象が生じることがある。これが、ＣＶＤ成膜プロセスウィンドウの狭まりである。よって、ＬＥＤ製造の歩留りが低下する。
【００４５】
上記にて説明したＣＶＤ成膜を行うことで生じる２つの問題に対する解決策の本質は、ＣＶＤ工程において成膜される層の、成膜の起点を制御することである。即ち、ヴォイドを抑制するためには、凹部の底部を起点とした成膜を実現し、同時に、側壁部を起点とした成膜を抑制することで、ＣＶＤ成膜プロセスウィンドウが拡大すると考えることが出来る。ここで、これらの手法により、上述した問題点を解決できた後のことを考えると、歩留り高く、内部量子効率ＩＱＥの高いＬＥＤを製造できることから、さらに、光取り出し効率ＬＥＥを向上させる設計が必須であるといえる。以上を鑑みると、凸部の側面の傾斜角Θ及び凹部底部の最短の長さＣを制御する必要があると考えることが出来た。
【００４６】
図６は、凹部底部の最短長さＣと傾斜角Θとの関係を示すグラフである。図６において、斜線を付した領域が、本実施の形態のＬＥＤ用基板を規定するための数値範囲である。縦軸の傾斜角Θを、傾斜角Θ１と規定した場合が、上記に示したＬＥＤ用基板１であり、傾斜角Θ２と規定した場合が、ＬＥＤ用基板２である。そしてＬＥＤ用基板１に規定される数値範囲とＬＥＤ用基板２に規定される数値範囲との双方を満たすＬＥＤ用基板が、ＬＥＤ用基板３である。
【００４７】
まず、縦軸である傾斜角Θに注目した場合、Θが０°以上６３°未満、及び８６°超の領域では、凸部の側面部を起点としたＣＶＤ成膜の層成長が生じる傾向にある。即ち、凹部底部を起点とした成長は阻害され、複数の結晶軸を有する層の成長が促進する。ヴォイドの生成が起こるとともに、ＣＶＤ成膜のプロセスウィンドウが狭まることとなる。一方で、傾斜角Θが６３°以上８６°以下の範囲においては、ＣＶＤ工程により成膜される層の成長起点が、結晶面として規定される。凸部側面部からの成長が抑制される。これにより、凹部底部を起点とした成長を実現できる。なお、傾斜角Θが１０°以上４０°以下の範囲であっても、ＣＶＤ工程のプロセスウィンドウ拡大効果を望むことができる。これは、パタンの表面とＣＶＤ成膜層と、の格子定数のミスマッチング性から計算できた。一方で、傾斜角Θが６３°以上８６°以下の範囲が好適であることは、該格子定数ミスマッチング性の計算に加え、実験（実施例１）から判断した。
【００４８】
次に、横軸である凹部底部の最短長さＣに注目した場合、０ｎｍ以上３０ｎｍ未満の領域においては、ＣＶＤ工程の原料ガスの、パタンの凹部底部への供給性が低下する。即ち、核生成〜核成長段階において、パタンの凹部底部に溜まる核の均等性が低下する。そして当該箇所を起点として核が成長することが阻害される。即ち、凹部底部を起点とした成長が困難となる。凹部底部の最短長さＣが、３００ｎｍ超の領域においては、凹部底部を起点とした成長を実現できる。しかしながら、当該凹部底部の面内において、成長するＣＶＤ層同士の衝突（会合）が生じ、転位が生成すると考えられる。即ち、結晶品位が低下することがある。更には、光の進行方向が最適化されずに、ＬＥＤの導電型層や活性層に対する吸収が強まるために、光取り出し効率ＬＥＥが低下する。一方で、３０ｎｍ以上３００ｎｍ以下の領域の場合、ＣＶＤ工程により成膜される層に注目した時に、当該層の核が凹部底部に容易に付着可能となる。即ち、凹部底部を起点としたＣＶＤ成膜の層成長を可能とし、ヴォイドの抑制とプロセスウィンドウの拡大を見込める。そして、ＬＥＤの導電型層や活性層に対する吸収を限りなく少なくするような光の進行経路を実現可能にできるため、光取り出し効率ＬＥＥも同時に向上する。
【００４９】
以上より、図６に示される斜線を付した領域の数値範囲を満たすことで、凹部底部を起点としたＣＶＤ成膜の層成長を実現できる。これにより、ＣＶＤ成膜される層の結晶軸の単一性が増す。即ち、パタンの凸部の高さ方向に対する成長と、凸部の径方向に対する成長と、のバランスをとることが可能となるため、ヴォイドが低減する。さらには、ＣＶＤ工程の条件変動に対する耐性が強まる。これらにより以下の効果を奏すこととなる。まず、ヴォイドが抑制されることに基づき、ＬＥＤの発光効率が向上し、同時に、長期信頼性が改善する。そして、ＣＶＤ工程におけるプロセスウィンドウが拡大される。そして、光取り出し効率ＬＥＥの改善効果もあることから、より効率の高いＬＥＤに対する収率が向上する。
【００５０】
以上の考察を踏まえ、本実施の形態のＬＥＤ用基板は、凹部底部の最短の長さＣを、３０ｎｍ以上３００ｎｍ未満とした要件１を満たす構成とした。そしてＬＥＤ用基板１は、図１に示す傾斜角Θ１が、６３°以上８６°以下とされた要件２を要件１と同時に満たす構成とした。また、ＬＥＤ用基板２は、図１に示す傾斜角Θ２が６３°以上８６°以下とされた要件３を要件１と同時に満たす構成とした。また、ＬＥＤ用基板３は、要件１、要件２、及び要件３を同時に満たすことを特徴とする構成とした。ＬＥＤ用基板１とＬＥＤ用基板２とは、ＬＥＤ用基板に設けられるパタンの形状や配列、及びＣＶＤ工程の条件等により、使い分けることができる。
【００５１】
ＬＥＤ用基板１に関しては、特に、ＣＶＤ工程の初期工程、例えば、シード層形成工程に対するプロセスウィンドウが大きくなる。よって、ＣＶＤ工程全体のプロセスウィンドウが大きくなる。より具体的には、ＬＥＤ用基板１においては、凹部底部を基準とした場合の、凸部の側面部の立ち上がりの角度が規定される。即ち、シード層の成長可能な結晶面が規定される。よって、凹部底部に優先的にシード層が形成される。このシード層を起点にＣＶＤ成膜の層成長を実現できる。これは、上述した表現の、凹部底部を起点とした層成長であることから、上記にて説明した効果を発現できる。
【００５２】
またＬＥＤ用基板２に関しては、特に、ＣＶＤ工程の初期工程の中で、パタンを平坦化する平坦化工程に対するプロセスウィンドウが大きくなる。よって、ＣＶＤ工程全体のプロセスウィンドウが大きくなる。より具体的には、ＬＥＤ用基板２においては、凸部の高さの４０％の位置における側面部の角度が規定される。即ち、ＣＶＤ成膜により生成した核が成長しパタンを平坦化する過程において、凸部の側面部に対するＣＶＤ成膜層の結晶面を規定できる。より具多的には、凸部の側面部の格子定数とＣＶＤ成膜層の格子定数と、の差異を大きくすることができる。換言すれば、ＣＶＤ成膜層は、凸部側面部との親和性が低くなる。よって、凹部底部を起点とした層成長を実現できる。したがって、上記にて説明した効果を発現できる。
【００５３】
以上から、要件１、要件２及び要件３の全てを同時に満たすことで、シード層形成工程に対するプロセスウィンドウとパタン平坦化工程に対するプロセスウィンドウが共に拡大するといえる。即ち、ＬＥＤ用基板３を使用することで、上記にて説明した効果のうち、特に、ＣＶＤ工程全体に対するプロセスウィンドウの拡大をより顕著にすることが出来る。これは、ＣＶＤ工程の条件に対するマージンが広がるという意味のみならず、ＬＥＤ用基板の有するバラつきに対するマージンが拡大することも意味する。換言すれば、ＬＥＤ用基板の製造に対する歩留りの向上とＬＥＤ製造に対する歩留りの向上を両立することが出来る。
【００５４】
次に、ＬＥＤ用基板１、２、３に対して共通の要件である要件１のより好適な範囲について説明する。要件１では、凹部底部の最短長さＣが制限されており、この制約によって、凹部底部を起点としたＣＶＤ層成長を実現できる。ＣＶＤ成膜に関し、凹部底部を起点とした層成長を実現させることのキラー因子は、凹部底部に対するＣＶＤ成膜の核の付着と成長を制御することである。ＣＶＤ成膜は分子オーダでの成膜であるが、ＬＥＤ用基板のパタンの表面に供給されたＣＶＤ成分は、熱拡散により表面移動を行う。この熱拡散の結果、ある程度の量のＣＶＤ成分がまとまり、核となる。ここで、核の最小安定サイズよりも、凹部底部の最短長さＣが小さかった場合、安定な核が凹部底部に形成される確率が極度に低下する。即ち、凹部底部を起点としたＣＶＤ層の成膜が困難となる。この観点から、要件１の下限値である３０ｎｍが導かれた。ここで、ＣＶＤ工程におけるプロセスウィンドウを、ＣＶＤ成分の選択肢という観点からも拡大することを考えると、より大きな核の最小安定サイズを考慮する必要があると言える。一般的にＬＥＤに使用されるＣＶＤ成分を加味すると、当該核の最小安定サイズとして３５ｎｍ程度を加味すれば十分と言える。この観点から、安全係数として２０％を加味して、凹部底部の最短長さＣは４０ｎｍ以上であることがより好ましい。即ち、要件１に関しては、凹部底部の最短長さＣの下限値は、４０ｎｍ以上であることがより好ましい。なお、限りなくプロセスウィンドウを拡大するために、凹部底部の最短長さＣの下限値は、８０ｎｍ以上であることが最も好ましい。一方で上限値の３００ｎｍは、内部量子効率ＩＱＥと光取り出し効率ＬＥＥの観点から決定している。凹部底部を起点とした成長を実現したとしても、当該凹部底部の面内において、成長するＣＶＤ層同士の衝突（会合）が生じ、転位が生成することがある。この場合、結晶品位は低下し内部量子効率ＩＱＥが低減する。一般的なＬＥＤの転位の密度から換算すると、凹部底部の最短長さＣが３００ｎｍ以下であれば、上記会合を効果的に抑制できる。一方で、光取り出し効率ＬＥＥを向上させるためには、ＬＥＤに閉じ込められた光（一般的に導波光という）を、ＬＥＤの外部へと取り出す必要がある。ここで重要になることは、本来導波光となる光が、ＬＥＤの層内部で、何回反射を繰り返してからＬＥＤの外部へと取り出されるか、という観点である。即ち、反射回数が多いほどに、ＬＥＤを構成する導電型層や活性層における光の吸収量が多くなるため、光取り出し効率ＬＥＥの増加程度が小さくなる。これらの観点から考えると、要件１に関して、凹部底部の最短長さＣの上限値は、２３０ｎｍ以下であることがより好ましく、２００ｎｍ以下であることが最も好ましい。
【００５５】
次に、要件２及び要件３について説明する。なお、以下の説明においては、格子定数のミスマッチング性の計算結果から好適と推察される１０°以上４０°以下の範囲も考慮している。また、傾斜角Θをより細分化して説明するために、下記記号を使用する。なお、傾斜角Θ３については、後述する。
・傾斜角Θ１Ｌ：  １０°以上４０°以下の領域を指示する傾斜角Θ１
・傾斜角Θ１Ｈ：  ６３°以上８６°以下の領域を指示する傾斜角Θ１
・傾斜角Θ２Ｌ：  １０°以上４０°以下の領域を指示する傾斜角Θ２
・傾斜角Θ２Ｈ：  ６３°以上８６°以下の領域を指示する傾斜角Θ２
・傾斜角Θ３Ｌ：  １０°以上４０°以下の領域を指示する傾斜角Θ３
・傾斜角Θ３Ｈ：  ６３°以上８６°以下の領域を指示する傾斜角Θ３
【００５６】
ＬＥＤ用基板１及びＬＥＤ用基板３に共通の要件２のより好適な範囲を説明する。要件２では、傾斜角Θ１を制限している。これにより、特に、シード層形成工程に対するプロセスウィンドウを拡大し、ヴォイドを抑制できる。要件２において、６３°以上８６°以下の領域である傾斜角を、傾斜角Θ１Ｈとした。ここで、傾斜角Θ１に関し、１０°以上４０°以下の領域も上記計算から好適と考えられるので、傾斜角Θ１Ｌとした。
【００５７】
傾斜角Θ１Ｈを有するＬＥＤ用基板を使用することで、シード層形成工程におけるプロセスウィンドウの拡大に加え、平坦化工程におけるプロセスウィンドウの拡大効果も、発現する。これは、凹部底部と凸部底部と、の非連続性が大きくなるためである。換言すれば、凹部底部にて熱拡散するＣＶＤ成分が凸部の側面部へと昇る際の、エネルギー障壁を高くすることが出来る。この観点から、要件２に関し、傾斜角Θ１（Θ１Ｈ）は、６３°以上７９°以下であることがより好ましく、６３°以上７５°以下であることが最も好ましい。また、要件２の傾斜角Θ１に関しては、ＬＥＤ用基板１の効果を最大限に発揮する観点から、傾斜角Θ１Ｈを満たすことがより好ましい。
【００５８】
傾斜角Θ１Ｌの範囲を有するＬＥＤ用基板を使用することで、シード層形成工程に対するプロセスウィンドウ拡大の効果がより顕著になると考えられる。これは、凹部底部と凸部底部と、の連続性が増すことに起因した、シード層の連続性の向上による。この観点から、傾斜角Θ１Ｌは、２０°以上３０°以下であることがより好ましいと考えられる。
【００５９】
次に、ＬＥＤ用基板２及びＬＥＤ用基板３に共通の要件３のより好適な範囲を説明する。要件３では、傾斜角Θ２を制限している。これにより、特に、平坦化工程に対するプロセスウィンドウを拡大し、ヴォイドを抑制できる。要件３において、傾斜角Θ２は、６３°以上８６°以下の領域が好ましく、傾斜角Θ２Ｈとした。また、上記計算より好適と推定され１０°以上４０°以下の領域を、傾斜角Θ２Ｌとした。
【００６０】
傾斜角Θ２Ｈを有するＬＥＤ用基板を使用することで、平坦化工程におけるプロセスウィンドウの拡大がより顕著となる。これは、凸部の側面を起点としたＣＶＤの成長を阻害する効果が高いためである。この効果をより高めるためには、ＣＶＤ層とパタン側面と、の界面の親和性をより低下させる必要がある。この観点から、要件３に関し、傾斜角Θ２（Θ２Ｈ）は、６３°以上７９°以下であることがより好ましく、６３°以上７５°以下であることが最も好ましい。また、要件３の傾斜角Θ２に関しては、ＬＥＤ用基板２の効果を最大限に発揮する観点から、傾斜角Θ２Ｈを満たすことがより好ましい。
【００６１】
傾斜角Θ２Ｌの範囲を有するＬＥＤ用基板を使用することで、シード層形成工程に対するプロセスウィンドウ拡大の効果に加え、ヴォイド低減の効果をより顕著に発現させることが出来ると推察される。これは、ＣＶＤ成膜層とパタン表面と、の界面応力が緩和されるためである。この観点から、傾斜角Θ２Ｌは、２０°以上３０°以下であることがより好ましいと考えられる。
【００６２】
本実施の形態のＬＥＤ用基板３は、上記の要件１、要件２、及び要件３を全て満たすＬＥＤ用基板である。即ち、凹部底部の最短長さＣが、３０ｎｍ以上３００ｎｍ未満である凹部を有すると共に、傾斜角Θ１及び傾斜角θ２は共に、６３°以上８６°以下を満たす。これにより、ＬＥＤの効率はより高くなり、長期信頼性にもより長ける。そして、ＣＶＤ工程のウィンドウがより拡大されることに基づき、ＬＥＤ製造に係る歩留りがより向上すると同時に、発光効率のより優れるＬＥＤの収率を向上させることが出来る。中でも、ＣＶＤ工程に対するプロセスウィンドウの拡大をより顕著にすることが出来る。これは、ＣＶＤ工程の条件に対するマージンが広がるという意味のみならず、ＬＥＤ用基板の有するバラつきに対するマージンが拡大することも意味する。換言すれば、ＬＥＤ用基板の製造に対する歩留りの向上とＬＥＤ製造に対する歩留りの向上を両立することが出来る。
【００６３】
傾斜角Θの範囲を、上記計算結果も含めた傾斜角Θ１Ｈ、傾斜角Θ２Ｈ、傾斜角Θ１Ｌ、傾斜角Θ１Ｌとして扱うと、要件２と要件３と、を同時に満たす組み合わせは４通り存在することになる。ＬＥＤ用基板３の効果を顕著に発現するのは、（傾斜角Θ１／傾斜角Θ２）と組み合わせを記載した時に、（Θ１Ｌ／Θ２Ｈ）あるいは（Θ１Ｈ／Θ２Ｈ）である。このよりよい両者を比較した場合、（Θ１Ｈ／Θ２Ｈ）の組み合わせが最もよい。なお、以下の表１にも同様の内容を記載した。以下、（Θ１Ｌ／Θ２Ｈ）の組み合わせをＬＥＤ用基板３Ａと、（Θ１Ｈ／Θ２Ｈ）の組み合わせをＬＥＤ用基板３Ｂとも呼ぶ。
【００６４】
【表１】
2016139780.tif 000003
【００６５】
ＬＥＤ用基板３Ａの場合、上記にて説明したＬＥＤ用基板３の効果を顕著に発現することが出来る。特に、シード層形成工程に対するプロセスウィンドウと平坦化工程におけるプロセスウィンドウと、が共に顕著に拡大するためである。これは、凹部底部と凸部底部と、の連続性が増してシード層の連続性が向上し、そして、凸部の側面を起点としたＣＶＤの成長を阻害する効果が高いためである。換言すれば、ＣＶＤ工程の変動要素に対する耐性が大きくなる。なお、この場合、既に説明した傾斜角Θ１Ｌ及び傾斜角Θ２Ｈの好適な範囲を満たすことがより好ましい。
【００６６】
次にＬＥＤ用基板３Ｂの場合、上記にて説明したＬＥＤ用基板３の効果を顕著に発現することが出来る。特に、シード層形成工程におけるプロセスウィンドウの拡大に加え、平坦化工程におけるプロセスウィンドウの拡大効果がとりわけ顕著になる。このため、ＬＥＤ用基板３Ｂがより好ましい。これは、凹部底部にて熱拡散するＣＶＤ成分が、凸部の側面部へと昇る際のエネルギー障壁が高くなると同時に、凸部の側面を起点としたＣＶＤの成長を阻害する効果が高いためである。換言すれば、ＣＶＤ工程の変動要素に対する耐性が大きくなる。なお、この場合、既に説明した傾斜角Θ１Ｈ及び傾斜角Θ２Ｈの好適な範囲を満たすことがより好ましい。
【００６７】
ＬＥＤ用基板３に対して、凸部の高さの８０％の位置における傾斜角Θ３に対しても制限を加えた場合を、ＬＥＤ用基板４と呼ぶ。傾斜角Θ３については図１も参照されたい。ＬＥＤ用基板４は、傾斜角Θ１、傾斜角Θ２及び傾斜角Θ３の組み合わせとなる。また、傾斜角Θ３は、傾斜角Θ１及び傾斜角Θ２と同様の範囲で、傾斜角Θ３Ｌと傾斜角Θ３Ｈと、に分類される。即ち、組み合わせの総数は、８通りである。この中で、組み合わせを（傾斜角Θ１、傾斜角Θ２、傾斜角Θ３）と記載した時に、（Θ１Ｌ、Θ２Ｈ、Θ３Ｌ）、（Θ１Ｌ、Θ２Ｈ、Θ３Ｈ）、（Θ１Ｈ、Θ２Ｈ、Θ３Ｌ）、あるいは（Θ１Ｈ、Θ２Ｈ、Θ３Ｈ）の組み合わせを満たすＬＥＤ用基板がより好ましい。これらを比較した場合、（Θ１Ｈ、Θ２Ｈ、Θ３Ｌ）あるいは（Θ１Ｈ、Θ２Ｈ、Θ３Ｈ）の組み合わせがより好ましい。なお、同様の内容を以下の表２にも記載した。また、上記した組み合わせの順番に、以下、ＬＥＤ用基板４Ａ、ＬＥＤ用基板４Ｂ、ＬＥＤ用基板４Ｃ、そしてＬＥＤ用基板４Ｄとも呼ぶ。
【００６８】
【表２】
2016139780.tif 000004
【００６９】
ＬＥＤ用基板４Ａの場合、上記にて説明したＬＥＤ用基板３Ａの効果に加えて、ＣＶＤ成膜層とパタンと、の界面に生成するヴォイドの抑制効果がより高まる。これは、ＣＶＤ成膜される層とパタン表面と、の界面応力が緩和される傾向にあるためである。なお、この場合、既に説明した傾斜角Θ１Ｌ及び傾斜角Θ２Ｈの好適な範囲を満たすことがより好ましい。また、傾斜角Θ３Ｌは、既に説明した傾斜角Θ２Ｌの好適な数値範囲を満たすことがより好ましい。特に、傾斜角Θ３Ｌは、ヴォイド低減効果の観点から２０°以上４０°以下を満たすことが好ましく、ＬＥＤ効率の観点から６３°以上８０°以下を満たすことがより好ましい。
【００７０】
ＬＥＤ用基板４Ｂの場合、上記にて説明したＬＥＤ用基板３Ａの効果に加えて、光取り出し効率ＬＥＥの改善効果がより顕著になる。これは、パタンの凸部輪郭の連続性が向上することに伴い、本来導波光となる光がＬＥＤから外部へと取り出される際に、ＬＥＤの内部で反射する回数が減少するためである。なお、この場合、既に説明した傾斜角Θ１Ｌ及び傾斜角Θ２Ｈの好適な範囲を満たすことがより好ましい。また、傾斜角Θ３Ｈは、既に説明した傾斜角Θ２Ｈの好適な数値範囲を満たすことがより好ましい。特に、傾斜角Θ３Ｌは、ヴォイド低減効果の観点から２０°以上４０°以下を満たすことが好ましく、ＬＥＤ効率の観点から６３°以上８０°以下を満たすことがより好ましい。
【００７１】
ＬＥＤ用基板４Ｃの場合、上記にて説明したＬＥＤ用基板３Ｂの効果に加えて、ＣＶＤ成膜層とパタンと、の界面に生成するヴォイドの抑制効果がより高まる。このため、ＬＥＤ用基板４の中では、後述するＬＥＤ用基板４Ｄと共に、ＬＥＤ用基板４Ｃがより好ましい。これは、ＣＶＤ成膜される層とパタン表面と、の界面応力が緩和される傾向にあるためである。なお、この場合、既に説明した傾斜角Θ１Ｈ及び傾斜角Θ２Ｈの好適な範囲を満たすことがより好ましい。また、傾斜角Θ３Ｌは、既に説明した傾斜角Θ２Ｌの好適な数値範囲を満たすことがより好ましい。特に、傾斜角Θ３Ｌは、ヴォイド低減効果の観点から２０°以上４０°以下を満たすことが好ましく、ＬＥＤ効率の観点から６３°以上８０°以下を満たすことがより好ましい。
【００７２】
ＬＥＤ用基板４Ｄの場合、上記にて説明したＬＥＤ用基板３Ｂの効果に加えて、光取り出し効率ＬＥＥの改善効果がより顕著になる。このため、ＬＥＤ用基板４の中では、上述したＬＥＤ用基板４Ｃと共に、ＬＥＤ用基板４Ｄがより好ましい。これは、パタンの凸部輪郭の連続性が向上することに伴い、本来導波光となる光がＬＥＤから外部へと取り出される際に、ＬＥＤの内部で反射する回数が減少するためである。なお、この場合、既に説明した傾斜角Θ１Ｈ及び傾斜角Θ２Ｈの好適な範囲を満たすことがより好ましい。また、傾斜角Θ３Ｈは、既に説明した傾斜角Θ２Ｈの好適な数値範囲を満たすことがより好ましい。特に、傾斜角Θ３Ｌは、ヴォイド低減効果の観点から２０°以上４０°以下を満たすことが好ましく、ＬＥＤ効率の観点から６３°以上８０°以下を満たすことがより好ましい。
【００７３】
次に本実施の形態における凸部と凹部により構成されるパタンの配列について説明する。本実施の形態では、パタンの配列に関する規則性は限定されず、ランダムな完全不規則性から完全規則的な配列まで種々選択できる。例えば、アルミニウムの陽極酸化、交互積層法（Ｌａｙｅｒ  ｂｙ  Ｌａｙｅｒ法）、ブロックポリマーによる相分離等を利用した自己組織化を利用することで、規則性の低い配列を実現できる。一方で、電子線描画、フォトリソグラフィ法、熱リソグラフィ法、干渉露光法等を利用することで、規則性の高い配列を実現できる。例えば、ラインアンドスペース配列、４方配列、６方配列である。また、ラインアンドスペース配列、四方配列、六方配列等で構成される要素が、さらに大きな周期の変動（変調）を有するような配列もある。例えば、微視的には六方配列する凸部が、巨視的にはラインアンドスペース配列、四方配列、あるいは六方配列したような配列である。この他にも、複数の配列をコンポジットした配列がある。
【００７４】
パタンの形状は、上記にて説明した要件を満たせば、特に限定されず、パタンを表面から観察した際の、輪郭の形状が、円状、楕円状、５以上の凹凸のある輪郭形状、三角状等が挙げられる。また、パタンの断面形状として、矩形状、ドーム状、釣鐘状、レンズ状、砲弾状、錐状等が挙げられる。中でも、下記の形状を満たすことが好ましい。
【００７５】
パタンの凸部頂部の形状により、ＣＶＤ工程により成膜される層の結晶性、特に、内部量子効率ＩＱＥを改善できる。このような形状としては、凸部の頂部に存在するテーブルトップ（平坦部ともいう）の大きさが、凹部底部の最短長さＣ以下である形状である。凸部の頂部のテーブルトップの大きさは、テーブルトップの長さＴとして規定される。テーブルトップの長さＴの定義は後述する。テーブルトップの長さＴ≦凹部底部の最短長さＣの関係を満たすことで、ＣＶＤ工程におけるテーブルトップを起点とした層成長を抑制できる。即ち、ＣＶＤ成膜の層成長は、凹部の底部を起点としたものとなる。特に、テーブルトップを起点とした層成長を起こした場合、当該層内部に生成した転位を消滅させる作用が弱いことから、ＬＥＤの活性層を貫通する貫通転位密度が高まり、内部量子効率ＩＱＥが低下する傾向がある。即ち、テーブルトップの長さＴ≦凹部底部の最短長さＣを満たすことで、貫通転位密度を減少させ、内部量子効率ＩＱＥをも改善できる。本効果をより発揮する観点から、テーブルトップの長さＴ≦凹部底部の最短長さＣ／２を満たすことが好ましく、テーブルトップの長さＴ≦凹部底部の最短長さＣ／４を満たすことがより好ましい。なお、テーブルトップの長さＴは小さい程よく、最も好ましくは、凸部の頂部の曲率半径が０超の角部である状態である。即ち、テーブルトップの長さＴが０に漸近した状態が最も好ましい。
【００７６】
上記にて説明したテーブルトップの長さＴは、テーブルトップを形成する領域の輪郭の最長の長さである。より具体的に、以下の手順に従い定義される。
【００７７】
（１）ＬＥＤ用基板のパタンの表面を、走査型電子顕微鏡にて観察する。この時、１観察像内に、パタンの凸部が、１０個以上２０個以下存在する倍率にて観察する。
（２）図４に示すように、任意の凸部を選択し、当該凸部のテーブルトップの輪郭上に点Ａと点Ｂと、を設定する。なお、点Ａ及び点Ｂとは、テーブルトップの輪郭線上を自由に行き来できる点である。
（３）点Ａと点Ｂと、を結ぶ線分ＡＢに関し、点Ａと点Ｂと、をテーブルトップの輪郭上にて動かした際の、最長の線分ＡＢの長さが、テーブルトップの長さＴである。
【００７８】
次に、凸部のアスペクト、即ち、比（高さＨ／底部の径φ）は、特に光取り出し効率ＬＥＥに影響を与えることから、０．４５以上１．８５以下であることが好ましい。この範囲を満たすことで、本来導波光となる光をＬＥＤの外部へ、と取り出す過程において、当該光がＬＥＤの内部で反射する回数を減少させることが出来る。即ち、導電型層や活性層に吸収される光量を減少させることが可能となるため、光取り出し効率ＬＥＥがより改善される。この観点から、アスペクトは、０．５以上１．５５以下であることがより好ましく、０．７５以上１．２５以下であることが最も好ましい。
【００７９】
上記にて説明した凸部の高さＨは、凹部の底部を基準とした際の、凸部の頂点までの最短距離として定義される。
【００８０】
上記にて説明した凸部の底部の径φは、凸部の底部を形成する輪郭の最長の長さである。より具体的に、以下の手順に従い定義される。換言すれば、凸部の底部の輪郭に対する外接円の径が、凸部の底部の径φである。
【００８１】
（１）ＬＥＤ用基板のパタンの表面を、走査型電子顕微鏡にて観察する。この時、１観察像内に、パタンの凸部が、１０個以上２０個以下存在する倍率にて観察する。
（２）図５に示すように、任意の凸部を選択し、当該凸部の底部の輪郭上に点Ａと点Ｂと、を設定する。なお、点Ａ及び点Ｂとは、凸部の底部の輪郭線上を自由に行き来できる点である。
（３）点Ａと点Ｂと、を結ぶ線分ＡＢに関し、点Ａと点Ｂと、を凸部の底部の輪郭上にて動かした際の、最長の線分ＡＢの長さが、凸部の底部の径φである。
【００８２】
パタンが凸型であっても、凹型であっても、ピッチは、最近接する凸部（又は、凹部）の最短距離として定義される。詳細な定義は後述する。パタンのピッチ、即ち、パタンの間隔は、ＣＶＤ工程と光取り出し効率ＬＥＥの双方の観点から、好適な範囲が決定される。まず、ＣＶＤ工程では、ＣＶＤ成膜層の結晶性を向上させるために、パタンを平坦化するまでは、特に速度を落として成膜する必要がある。即ち、パタンの高さが低くなるほどに、平坦化工程にかかる時間と部材量を減少させることが出来る。この平坦化工程は、ＬＥＤ製造に係る重工程であり、軽減させることの効果は非常に大きい。次に、パタンのピッチが小さくなると、光学現象は、反射、光散乱、そして光回折へと変化する。ここで、本来導波光になる光を、パタンよりその進行方向を変化させて、ＬＥＤの外部へと取り出すことを考えると、ＬＥＤの内部での反射回数を限りなく小さくすることが重要であるとわかる。これは、反射する程に、ＬＥＤを構成する導電型層や活性層に対して、当該光が吸収され、減衰するためである。この観点から、光回折を利用することが最も好ましい。以上の考えから、ピッチとしては、１００ｎｍ以上１８００ｎｍ以下が好ましいといえる。平坦化の容易性と光学現象の点から、１００ｎｍ以上１５００ｎｍ以下がより好ましい。特に、平坦化工程に係る負荷をより軽減させる観点から、上限値として１３００ｎｍ以下を満たすことがより好ましい。また、ＬＥＤ用基板の製造に係る負荷も大きく低減できることから、ピッチの上限値は、９００ｎｍ以下であることが最も好ましい。一方で、ＬＥＤ用基板のパタンのバラつきに対する、ＣＶＤ工程の耐性を向上させる観点から、ピッチの下限値は、２００ｎｍ以上であることがより好ましく、２３０ｎｍ以上であることが最も好ましい。このような下限値範囲を満たすことで、ＣＶＤ工程のプロセスウィンドウの拡大がより良好となる。
【００８３】
上記にて説明したパタンのピッチＰは、最近接する凸部の頂点間の長さであるが、簡易的に、次の通りに定義される。
【００８４】
（１）既に説明した方法に則り、凸部底部の径φを求める。
（２）既に説明した方法に則り、凹部底部の最短長さＣを求める。
（３）ピッチＰは、凸部底部の径φと凹部底部の最短長さＣの和として定義する。
【００８５】
次に、ＬＥＤ用基板の材質について説明する。本実施の形態のＬＥＤ用基板は、少なくともパタンのある面側に導電型層と活性層と、を成膜し、ＬＥＤとして使用されるものであれば、何ら限定されるものではない。例えば、サファイア、炭化ケイ素（ＳｉＣ）、窒化ケイ素、窒化ガリウム（ＧａＮ）、銅タングステン合金（Ｗ−Ｃｕ）、シリコン（Ｓｉ）、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、リン化ガリウム、ガリウム砒素等を用いることができる。特に、ＣＶＤ工程での層の成膜性を安定化させる観点から、サファイア、窒化ガリウム、リン化ガリウム、ガリウムヒ素、炭化ケイ素、スピネルがより好ましい。さらに、ＣＶＤ工程における層の成膜性に関し、転位をより低減させる観点から、上記説明した基板に対して、誘電体、金属酸化物、あるいは金属にて部分的にマスクを設けたものを使用してもよい。さらには、単体で用いてもよく、これらを用いた基板本体上に別の基板を設けたヘテロ構造の基板としてもよい。なお、サファイア、炭化ケイ素（ＳｉＣ）、或いは窒化ガリウム（ＧａＮ）基板を使用することで、上述した要件１〜要件３に基づく効果が特に顕著に発揮される。
【００８６】
次に、ＣＶＤ工程について説明する。本実施の形態のＬＥＤは、本実施の形態のＬＥＤ用基板のパタン面側に対して、少なくとも第一導電型層、活性層、及び第二導電型層を配置したものである。このような構成とすることにより、上記にて説明したＬＥＤ用基板の効果を発現することが出来る。ＣＶＤ工程では、ＬＥＤ用基板のパタン面側に、層をエピタキシャル成長させる。裏を返せば、ＬＥＤ用基板の材質としては、エピタキシャル成長に好適なものが好ましく、この観点から、サファイアあるいはスピネル等の絶縁性基板や、ＳｉＣあるいは窒化物半導体（例えば、ＧａＮ等）等の導電性基板が好適である。第一導電型層は例えばｎ型半導体層であり、第二導電型層は例えばｐ型半導体層である。
【００８７】
本明細書のＣＶＤとしては、例えば、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等が挙げられる。
【００８８】
第一導電型層を成膜する前に、バッファー層を成膜することが好ましい。これにより、上記にて説明したＣＶＤ工程に関するシード層形成工程に対するプロセスウィンドウ拡大の効果がより発現される。バッファー層としては、例えば、ＧａＮ構造、ＡｌＧａＮ構造、ＡｌＮ構造、ＡｌＩｎＮ構造、ＩｎＧａＮ／ＧａＮ超格子構造、ＩｎＧａＮ／ＧａＮ積層構造、あるいはＡｌＩｎＧａＮ／ＩｎＧａＮ／ＧａＮ積層構造等を採用することができる。また、バッファー層の成膜については、成膜温度を３５０℃〜６００℃の範囲にできる。これにより、凹部底部の最短長さＣのバラつきの与えるＣＶＤ工程への影響を小さくできる。換言すれば、ＣＶＤ工程のプロセスウィンドウが拡大する。特に、バッファー層の膜厚が、パタンの高さＨに対して、１／５以下であることが望ましい。これは、ＲＡＭＰ過程におけるバッファー層の再拡散と再結晶挙動に関し、凸部の側面部への核の付着を効果的に抑制する為である。この観点から、バッファー層の膜厚は、パタンの高さＨ対して、１／１０以下がより好ましく、１／２０以下が最も好ましい。また、バッファー層は、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいはスパッタリング法により成膜されることが好ましい。特に、バッファー層の均等性が向上する点から、スパッタリング法を採用することがより好ましい。
【００８９】
上述したような下地層が形成されたＬＥＤ用基板に対して、第一導電型層（ｎ型コンタクト層などのｎ型層）と、活性層と、第２導電型層（ｐ型層）を形成して半導体素子構造を作製できる。
【００９０】
第一導電型層は、少なくとも非ドープ第１導電型層とドープ第１導電型層と、から構成されることが好ましい。非ドープ第１導電型層としては、例えば、シリコン、ゲルマニウム等の元素半導体、又は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体を適用できる。特に、アンドープ窒化物層であることが好ましい。アンドープ窒化物層としては、例えば、９００℃〜１５００℃の成長温度で、バッファー層あるいはＬＥＤ用基材の上に、ＮＨ３とＴＭＧａを供給することで成膜できる。膜厚は、パタン平坦化工程の観点から、１μｍ以上１０μｍ以下であることが好ましい。特に、効果的に転位を低減する観点から、１．５μｍ以上８μｍ以下がより好ましく、２．３μｍ以上５μｍ以下であることが最も好ましい。ドープ第１導電型層としては、例えば、シリコン、ゲルマニウム等の元素半導体、又は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に、適宜、種々の元素をドープしたものを適用できる。特に、ｎ型ＧａＮ層であることが望ましい。ｎ型ＧａＮ層としては、例えば、ＮＨ３を３×１０-２〜４．２×１０-２ｍｏｌ／ｍｉｎ、トリメチルガリウム（ＴＭＧａ）０．８×１０-４〜１．８×１０-４ｍｏｌ／ｍｉｎ及びＳｉに代表されるｎ型ドーパントを含むシランガスを５．８×１０-９〜６．９×１０-９ｍｏｌ／ｍｉｎ供給し、形成することができる。膜厚は、活性層への電子注入性の観点から、８００ｎｍ以上であると好ましく、１５００ｎｍ以上であることがより好ましく、２０００ｎｍ以上であることが最も好ましい。一方、上限値は、反りを低減する観点から、５０００ｎｍ以下であることが好ましい。
【００９１】
活性層としては、ＬＥＤとして発光特性を有するものであれば、特に限定されない。例えば、ＡｓＰ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ、ＡｌＨａＩｎＰ、ＺｎＯ等の半導体層を適用できる。また、適宜、特性に応じて種々の元素をドープしてもよい。活性層は、単一又は多重量子井戸構造の活性層である。例えば、６００℃〜８５０℃の成長温度で、窒素をキャリアガスとして使い、ＮＨ３、ＴＭＧａ、及びトリメチルインジウム（ＴＭＩｎ）を供給し、ＩＮＧａＮ／ＧａＮからなる活性層を、１００Å〜１２５０Åの厚さに成長させることができる。また、多重量子井戸構造の場合、１つの層を構成するＩｎＧａＮに関し、Ｉｎ元素濃度を変化させることもできる。また、活性層と第２導電型層と、の間に電子ブロック層を設けることができる。電子ブロック層は、例えば、ｐ−ＡｌＧａＮにて構成される。
【００９２】
第２導電型層としては、ＬＥＤの用途に適したｐ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に、適宜、種々の元素をドープしたものを適用できる。例えば、ｐ型ＧａＮ層の場合、成長温度を９００℃以上に上昇させ、ＴＭＧａ及びＣＰ２Ｍｇを供給し、数百〜数千Åの厚さに成膜することができる。
【００９３】
上記では、ＬＥＤ用基板として説明したが、ＬＥＤ用に限定されるものでなく、有機ＥＬ等の発光素子用基板であって、基板の表面に凸部と凹部より構成されるパタンを具備し、基板に対するＣＶＤ工程を経るものであれば、本実施の形態を適用することが可能である。
【実施例】
【００９４】
以下、本発明の効果を明確にするために実施した実施例により本発明を詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。
【００９５】
（実施例１）
ＬＥＤ用基板を作製し、当該ＬＥＤ用基板にＣＶＤ成膜を行い、プロセスウィンドウを確認した。さらに、ＬＥＤを製造し、発光効率を比較した。
【００９６】
まず、ＬＥＤ用基板を作製した。ＬＥＤ用基板のパタンは、ナノ加工シートを使用して作成した。ナノ加工シートについては後述する。４インチの片面鏡面のｃ面サファイアを準備し、洗浄した。続いて、サファイアを１２０℃のホットプレート上に配置した。次に、ナノ加工シートを、１２０℃に加温したラミネートロールを使用して、サファイアに貼り合わせた。貼り合わせは、０．５ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。ナノ加工シートの貼り合わせされたサファイアに対して、サファイア越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ２になるように設定した。次に、１２０℃に加熱した２枚の並行平板で、ナノ加工シートとサファイアを挟み込んだ。挟み込みの圧力は０．３ＭＰａとし、時間は１０秒とした。続いて、空冷にて室温まで冷却し、ナノ加工シートをサファイアより、５０ｍｍ/秒の速度で剥離した。以上の操作により、サファイアの主面上に、２層レジスト層を転写付与した。レジスト層の表面には凹凸構造が設けられている。この凹凸構造の形状及び配列、２層レジストの層構成、そして以下に記載のドライエッチング条件によりＬＥＤ用基板のパタンを制御した。
【００９７】
ナノ加工シートは、貼合操作及び剥離操作で、被処理体上に加工マスクを転写付与できる成形体である。構成としては、樹脂製のモールド、第１レジスト層、及び第２レジスト層である。樹脂モールドは、表面に凹凸構造を有し、当該凹凸構造の凹部の内部に、第１レジスト層が充填される。そして、樹脂モールドの凹凸構造と第１レジスト層と、を平坦化するように第２レジスト層が配置される。
【００９８】
まず、樹脂製のモールドを、ロール・ツー・ロールの光ナノインプリント法を使用して、製造した。幅は５００ｍｍ、長さは１８０ｍである。層構成としては、厚み５０μｍのＰＥＴフィルムの易接着面上に厚み１．５μｍの転写層がある構成であり、転写層の表面に光ナノインプリント法にて転写された凹凸構造がある。また、樹脂モールドの凹凸構造面に対する水滴の接触角は１４０°〜１５３°の間であった。
【００９９】
次に、樹脂モールドの凹凸構造に対して、第１レジスト層を、ダイコート法にて成膜した。第１レジスト層は、チタン含有有機無機複合レジストである。チタン含有有機無機複合レジストは、表面張力が２４．０ｍＮ／ｍ以下の溶剤Ａと、表面張力が２７．０以上の溶剤Ｂと、を混合した混合溶剤にて希釈し、塗布液とした。ダイコート法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は１０ｍ／分とし、吐出量を制御することで、第１レジスト層の充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、巻き取り回収した。ここで、第１レジスト層を成膜した樹脂モールドを解析し、第１レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層は、樹脂モールドの凹凸構造の凹部の内部に充填されていた。一方で、樹脂モールドの凹凸構造の凸部の上面には、数ナノメートルオーダの第１レジスト層の残渣（凝集物）が観察されることはあったが、当該上面に、第１レジスト層が厚く成膜されることはなかった。また、ダイコート成膜に関し、塗液の吐出量を変化させることで、第１レジスト層の充填量が変化し、これに伴い、第１レジスト層の充填径が変化することを確認した。
【０１００】
次に、第１レジスト層の充填された樹脂モールドに対して、第２レジスト層を成膜した。成膜方法は、第１レジスト層の場合と同様に行った。第２レジスト層は、アクリロイル基を側鎖に具備するノボラック樹脂であり、表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈し、塗液とした。乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを貼り合わせ、巻き取り、回収した。ここで、製造したナノ加工シートを解析し、第１レジスト層及び第２レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層については、第２レジスト層の成膜前後で変化はなかった。第２レジスト層は、樹脂モールドの凹凸構造及び第１レジスト層を平坦化するように成膜できていた。また、成膜厚は、ダイコート成膜の吐出量を変化させることで、制御可能であることを確認した。即ち、ダイコート成膜の吐出量を制御して、第１レジスト層の充填径及び第２レジスト層の膜厚を変化させた。
【０１０１】
製造したナノ加工シートを使用して、既に説明したように、サファイアの主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイアを加工するエッチングを同一チャンバー内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイアの主面が部分的に露出するまでエッチングする。エッチング条件は、処理ガス圧１Ｐａ、処理電力３００Ｗの条件とした。続いて、ＢＣｌ３ガスとＣｌ２ガスと、の混合ガスを使用した反応性イオンエッチングを行い、サファイアをエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイアをエッチングした。処理条件としては、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａとした。
【０１０２】
エッチング加工したサファイアを取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。この時、処理液の温度は、１００℃以上に制御した。
【０１０３】
製造したサファイアの主面には、パタンが形成されていた。このパタンの形状（凸部底部の径φ、高さＨ、傾斜角Θ、凹部底部の最短長さＣ等）は、ナノ加工シートの第１レジスト層の充填径及び第２レジスト層の膜厚、及びドライエッチングの処理条件により、任意に調整できた。
【０１０４】
製造したパタン付サファイアに対して、ＣＶＤ工程を適用し、ＬＥＤを製造した。まず、バッファー層としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファー層を１００Å成膜した。次に、非ドープ第１導電型層として、アンドープのＧａＮを成膜し、ドープ第１導電型層として、ＳｉドープのＧａＮを成膜した。評価を実施するために、この状態でサファイアを取り出した。
【０１０５】
１つ目の評価は、ヴォイドである。ヴォイドを観察するために、サファイアを割断し、パタンとＣＶＤ成膜層と、の界面部分を走査型電子顕微鏡法にて観察した。１観察像の観察距離は５μｍとし、任意に１０か所の観察を実施し、合計で５０μｍの長さを観察した。各観察像内のヴォイドの数をカウントし、評価数値とした。
【０１０６】
２つ目の評価は、ＣＶＤ工程におけるプロセスウィンドウとした。１枚のサファイアに対して好適に成膜可能な条件を基準点とした。この条件を、基本条件と称す。まず、評価対象となるサファイアと、当該サファイアとはパタンの大きくことなる異種サファイアを複数枚ＣＶＤチャンバーに配置し、基本条件にて成膜を実施した。この時、評価対象となるサファイアが白化することがある。この白化の程度を、白化率として数値化し、評価した。白化率は、面積率であり、サファイアウェハの主面に対する白化した領域の面積率である。次に、基本条件から温度を段階的に変化させ、白化するまでの温度の差（ΔＴ）を評価した。
【０１０７】
ドープ第１導電型層として、ＳｉドープのＧａＮを成膜した後に、歪吸収層を設けた。その後、活性層として、多重量子井戸の活性層を成膜した。活性層は、井戸層とアンドープのＩｎＧａＮ及びＳｉドープのＧａＮより構成される障壁層と、から構成した。また、それぞれの膜厚を２５Å及び１３０Åとし、井戸層が６層、障壁層が７層となるように交互に積層した。活性層上に、第２導電型層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。ＬＥＤの効率は、プローバを用いてｐ電極パッドとｎ電極パッドの間に２０ｍＡの電流を流した際の発光出力にて評価した。以下の表３に評価結果を記載した。
【０１０８】
【表３】
2016139780.tif 000005
【０１０９】
表３は大きく２分割できる。第１に、表の左側には、サファイアのパタンの情報が掲載されている。第２に、表の右側には、上記にて説明した評価結果が掲載されている。なお、表３の中の評価結果の読み取り方は以下の通りである。
【０１１０】
・ヴォイド：  ＬＥＤ効率及び長期信頼性への影響から、５０個／５０μｍ以下が好適であり、２０個／５０μｍ以下がより好適である。
・白化率：  異なる種類の基板を配置したのみに過ぎない微小な変化によっても、白化というマクロな現象が生じることを意味している。即ち、白化率が大きいものは、プロセスウィンドウが非常に狭いことを意味する。ＬＥＤの歩留りを加味すると、５％以下が好ましく、０％が最も好ましい。
・ΔＴ：  例えば、アンドープのＧａＮの成膜に際しては、成膜温度は１１００℃程度である。このような高温に対する１０℃程度の変動であっても、成膜に大きな影響を与えることを意味する。即ち、ΔＴは大きい程よい。実工程での温度変動を加味すると、ΔＴは２５℃以上あれば十分である。
・ＬＥＤ効率：  パタンの付与されたサファイア基板は既に市販されている。この市販品は、ＰＳＳ（Ｐａｔｔｅｒｎｅｄ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ）と呼ばれており、パタンのピッチが３μｍ〜６μｍである。最も流通していると考えられるピッチが３５００ｎｍのＰＳＳを使用した場合のＬＥＤ効率にて、他の効率を規格化した。ＬＥＤ効率が１超であることが重要である。
・総合記号：  上記説明した評価に関し、全ての評価が好ましい結果である場合を「○」とし、それ以外を「×」とした。
【０１１１】
表３の結果の一部を図面に示した。すなわち図７に、凹部底部の最短長さＣと傾斜角Θ１との関係を示し、図８に、凹部底部の最短長さＣと傾斜角Θ２との関係を示した。なお図７及び図８に示すグラフ上の記号は、表３の総合表記と一致させている。
【０１１２】
以上、表３、図７、及び図８より、凹部底部の最短長さＣと傾斜角Θにより、ヴォイドを低減し、且つ、ＣＶＤ工程のプロセスウィンドウを拡大できる数値範囲があることがわかった。具体的には、凹部底部の最短長さＣとしては、今回検証した数値範囲では、３０ｎｍ以上２３０ｎｍ以下を満たすことが重要であることがわかった。また傾斜角Θ１としては、今回検証した数値範囲では６４°以上８６°以下を満たすことが重要であることがわかった。また傾斜角Θ２としては、今回検証した数値範囲では、６３°以上８３°以下を満たすことが重要であることがわかった。即ち、凹部底部の最短長さＣが３０ｎｍ以上２３０ｎｍ以下を満たし、且つ、傾斜角Θ１が６４°以上８６°以下を満たすパタン、凹部底部の最短長さＣが３０ｎｍ以上２３０ｎｍ以下を満たし、且つ、傾斜角Θ２が６３°以上８３°以下を満たすパタン、あるいは、凹部底部の最短長さＣが３０ｎｍ以上２３０ｎｍ以下を満たし、傾斜角Θ１が６４°以上８６°以下を満たし、且つ、傾斜角Θ２が６３°以上８３°以下を満たすパタンを具備するＬＥＤ用基板を使用することにより、ヴォイドの低減されたＣＶＤ層を、プロセスウィンドウを拡大して成膜可能であり、同時に、製造されるＬＥＤの効率が向上するといえる。また、これらの範囲を満たすことで、ヴォイド低減に伴い、長期信頼性に優れるＬＥＤを製造できる。
【０１１３】
このような凹部底部の最短長さＣと傾斜角Θにより表現される好適な数値範囲が存在する理由は、以下のように考えることが出来る。
【０１１４】
まず、凹部底部の最短長さＣは、ＣＶＤ工程の核生成〜核成長段階に強い影響を与える。凹部底部の最短長さＣが所定の値以上であることで、凹部底部を起点としたＣＶＤ成膜の層成長を実現できる。これにより、ＣＶＤ成膜される層の結晶軸の単一性が増す。即ち、パタンの凸部の高さ方向に対する成長と、凸部の径方向に対する成長と、のバランスをとることが可能となるため、ヴォイドの低減が出来る。さらには、ＣＶＤ工程の条件変動に対する耐性が強まる。一方で、凹部底部の最短長さＣが所定値以下であることで、本来ＬＥＤ内部にて導波光になる光をＬＥＤの外部へと取り出す際に、ＬＥＤの内部で反射する回数を減らすことが出来ると考えることが出来る。これにより、光の減衰を抑制できるため、光取り出し効率ＬＥＥが向上して、ＬＥＤ効率が向上する。
【０１１５】
一方で、傾斜角Θが所定の範囲を満たすことで、ＣＶＤ工程により成膜される層の成長起点が、結晶面として規定されることに基づき、凸部側面部からの成長が抑制されると考えることが出来る。これにより、凹部底部を起点とした成長を実現できるため、ＣＶＤ工程のプロセスウィンドウが大きくなる。特に、傾斜角Θ１が所定範囲を満たすことで、ＣＶＤ工程の初期工程、例えば、シード層形成工程に対するプロセスウィンドウが大きくなると推定される。これは、凹部底部を基準とした場合の、凸部の側面部の立ち上がりの角度が規定されることにより、シード層の成長可能な結晶面が規定されることによる。よって、凹部底部に優先的にシード層が形成され、このシード層を起点にＣＶＤ成膜の層成長を実現できる。これは、凹部底部を起点とした層成長であることから、ＣＶＤ工程のプロセスウィンドウの拡大を促進する。傾斜角Θ２が所定の範囲を満たすことで、ＣＶＤ工程の初期工程の中で、パタンを平坦化する平坦化工程に対するプロセスウィンドウが大きくなると考えることが出来る。これは、ＣＶＤ成膜により生成した核が成長しパタンを平坦化する過程において、凸部の側面部に対するＣＶＤ成膜層の結晶面を規定でき、凸部の側面部の格子定数とＣＶＤ成膜層の格子定数と、の差異を大きくすることができるためである。換言すれば、ＣＶＤ成膜層は、凸部側面部との親和性が低くなる。よって、凹部底部を起点とした層成長を実現できる。よって、ＣＶＤ工程のプロセスウィンドウの拡大を促進する。
【０１１６】
表３より、ヴォイドの低減に注目すると、より好適な範囲があることもわかる。この観点から、凹部底部の最短長さＣとしては、今回検証した数値範囲では、４０ｎｍ以上１７０ｎｍ以下を満たすことがより重要であることがわかった。傾斜角Θ１としては、今回検証した数値範囲では６４°以上７９°以下を満たすことがより重要であることがわかった。傾斜角Θ２としては、今回検証した数値範囲では、６３°以上７８°以下を満たすことがより重要であることがわかった。
【０１１７】
ここに記載した範囲は、図７及び図８の丸印（○）に関し、黒く塗りつぶした丸印（●）を除いた部分に相当する。さらに、凹部底部の最短長さＣが８０ｎｍ以上になることで、ヴォイドがより低減することもわかった。これは、図７及び図８の丸印（○）に関し、黒く塗りつぶした丸印（●）及び斜線を付した丸印を除いた部分に相当する。
【０１１８】
さらに、詳細なパタンの形状を検討した結果を、以下の表４に記載した。表４の数値は、表３の検討に関し、総合記号が「○」であったものを使用して、ドライエッチング条件を変化させ、傾斜角Θ３を変化させた場合である。
【０１１９】
【表４】
2016139780.tif 000006
【０１２０】
表４より、傾斜角Θ３を調整することで、より好適な評価結果になることがわかる。具体的には、傾斜角Θ３が、今回実証した数値内では、２２°以上３８°以下の範囲であれば、ヴォイドの低減がより促進される。これは、ＣＶＤ成膜される層とパタン表面と、の界面応力が緩和される傾向にあるためと考えることができる。一方で、傾斜角Θ３が６３°以上７７°以下の範囲を満たすことで、ＬＥＤの効率をより改善できることがわかった。これは、光の進行方向がより最適化されるためと考えることが出来る。より具体的には、ＬＥＤより外部へと取り出されるまでに、ＬＥＤ内部にて反射する回数が減り、これに伴い、吸収減衰がより小さくなるためと考えることが出来る。
【産業上の利用可能性】
【０１２１】
本発明は、ＬＥＤ等の発光素子に使用可能な発光素子用基板に関する発明であり、特に、本発明の発光素子用基板を用いることで、発光効率が高く、長期信頼性に優れる発光素子を製造できる。発光素子は具体的にはＬＥＤや有機ＥＬ等であるが、特にＬＥＤに効果的に適用することができる。
【図１】
2016139780.tif 000007
【図２】
2016139780.tif 000008
【図３】
2016139780.tif 000009
【図４】
2016139780.tif 000010
【図５】
2016139780.tif 000011
【図６】
2016139780.tif 000012
【図７】
2016139780.tif 000013
【図８】
2016139780.tif 000014