(57)【要約】      （修正有）【課題】パターン崩れの無いダブルレジスト膜の製造方法を提供する。【解決手段】第１のフォトレジスト膜のパターン５−１、５−２にＵＶ照射して表面にレジスト硬化層６を形成することで、その後、第２のフォトレジスト膜７を形成しても、第２のフォトレジスト膜７を塗布しても第１のフォトレジスト膜５−１、５−２に溶剤が浸透せず、第１のフォトレジスト膜５−１、５−２のパターンが崩れる事がない、レジスト膜が形成できる。【選択図】図１
2016012690.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にダブルレジスト膜を形成する半導体装置の製造方法において、
前記半導体基板上に下層フォトレジスト膜をパターニングする工程と、
前記下層フォトレジスト膜にＵＶ照射をする工程と、
ＵＶ照射を施した前記下層フォトレジスト膜上に上層フォトレジストを塗布して前記上層フォトレジスト膜をパターニングする工程と、
からなることを特徴とする半導体装置の製造方法。
【請求項２】
前記ＵＶ照射をする工程の後であって、前記上層フォトレジスト膜を塗布して前記上層フォトレジスト膜をパターニングする工程の前に、さらに、レジスト用溶剤を滴下して拡げる工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記上層フォトレジスト膜をパターニングする工程の後に、さらに、パターニングされた前記上層フォトレジスト膜及び前記下層レジスト膜をマスクとした処理工程と、前記上層フォトレジスト膜及び前記下層フォトレジスト膜を一緒に除去する工程と、を設けることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記上層フォトレジスト膜及び前記下層フォトレジスト膜を一緒に除去する工程には、アッシング工程が含まれることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
半導体基板上にダブルレジスト膜を形成する半導体装置の製造方法において、
前記半導体基板上に下層フォトレジスト膜をパターニングする工程と、
前記下層フォトレジスト膜にＵＶ照射をする工程と、
ＵＶ照射を施した前記下層フォトレジスト膜上に上層フォトレジストを塗布して上層フォトレジスト膜をパターニングする工程と、
前記上層フォトレジスト膜をパターニングする工程の後に、前記上層フォトレジスト膜を選択的に除去する工程と、
ＵＶ照射を施した前記下層フォトレジスト膜上に第２の上層フォトレジストを塗布して前記第２の上層フォトレジスト膜をパターニングする工程と、
からなることを特徴とする半導体装置の製造方法。
【請求項６】
前記上層フォトレジスト膜を選択的に除去する工程は、全面露光を用いることを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に２層のフォトレジストを重ねたパターニングに関する。
【背景技術】
【０００２】
従来ＭＯＳトランジスタの製造において、特にフィールドチャネルストッパを形成するため、トランジスタのアクティブ領域を形成するときの耐酸化性マスクとなる膜のパターニング用の第１レジスト膜をつけたまま、フィールドチャネルストッパ用イオン注入のためのマスクとなる第２レジスト膜をパターニングして用いるダブルレジストの手法が以下に示す工程でとられている。
【０００３】
まず、図２（ａ）に示すように、例えばＰ型シリコン基板１３にＮ型ウェル１４を形成し、シリコン基板表面に後に形成する耐酸化性膜との緩衝材としてシリコン酸化膜１５を形成したのち、素子分離絶縁膜を形成するため耐酸化性膜として用いる窒化シリコン膜１６を形成し、第１のフォトレジスト膜１７を塗布し、素子分離対応のマスクで露光を行なう。このとき、素子分離絶縁膜を形成すべき部分のフォトレジスト膜は除去される。
【０００４】
次に、図２（ｂ）に示すように、ＮＭＯＳトランジスタのアクティブ領域となる部分に残されたフォトレジスト膜１７−１、ＰＭＯＳトランジスタのアクティブ領域となる部分にのこされたフォトレジスト膜１７−２をマスクとするプラズマエッチにより、窒化シリコン膜１６を除去して耐酸化性マスクを形成する。
【０００５】
次に、図２（ｃ）に示すように、第２のフォトレジスト膜を塗布し、フィールドチャネルストッパ対応のマスクで露光し、Ｎ型ウェル１４とその近傍上にのみ第２のフォトレジスト膜１８を残す。
ここで、第１、第２のフォトレジスト膜１７、１８をマスクとしてＰ型不純物をイオン注入し、Ｐ型イオン注入層１９を形成する。
【０００６】
次に、図２（ｄ）に示すように、第１、第２のフォトレジスト膜１７、１８を除去したのち熱酸化を行ない、フィールド酸化膜２０（素子分離絶縁膜）を選択的に形成する。次いで、窒化シリコン膜１６を除去する。
【０００７】
このようにしてフィールド酸化膜２０で区画されたＮＭＯＳトランジスタ形成領域２２、ＰＭＯＳトランジスタ形成領域２３が得られ、同時にＰ型のフィールドチャネルストッパ２１が、フィールド酸化膜２０の下の所望の部位に形成されることになる。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−１０２４０３公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載されているダブルレジストを用いた製造方法は以下に示す課題を有する。
【００１０】
（１）パターニングされた第１のフォトレジスト膜上に第２のフォトレジスト膜を塗布した際、第２のフォトレジストに含まれる有機溶剤が第１のフォトレジスト膜に浸透し、第１のフォトレジスト膜を溶解させてしまう。
これにより第２のフォトレジスト膜が除去されるＮＭＯＳトランジスタ形成領域２３内の第１のフォトレジスト膜パターンの崩れ、フォトレジスト膜の薄膜化や残すべき第１のフォトレジスト膜が除去されてしまう事で、後のフィールドチャネルストップ用イオン注入のＰ型不純物がＮＭＯＳトランジスタのアクティブ領域に注入され所望のトランジスタ特性が得られなくなる。
【００１１】
（２）第２のフォトレジスト膜の塗布やパターニングの際、加工ばらつきや製造トラブルにより仕様通りの仕上がりにならなかった場合に、第２のフォトレジスト膜の加工をやり直すリワークが行えない。
これはリワークの際、通常のフォトリソ工程で使用している有機溶剤で第２のフォトレジスト膜を除去すると、一緒にパターニングされた第１のフォトレジスト膜も除去されてしまう為である。
【００１２】
第１のフォトレジスト膜が除去されてしまうと、再度第１のフォトレジスト膜のパターンを除去前の位置に完全に合わせて形成する事は加工精度上不可能であり、元のパターンとずれた位置に第１のフォトレジスト膜のパターンを形成してから第２のフォトレジスト膜のパターニングを行ったとしても、後のフィールドチャネルストップ用Ｐ型不純物イオン注入で、意図しない場所にＰ＋不純物が注入される事になり、所望のトランジスタ特性が得られなくなる。
【課題を解決するための手段】
【００１３】
上記課題を解決する為に本発明では、第１のフォトレジスト膜パターン形成後、ＵＶ照射によりフォトレジスト表面を変質させ、第１のフォトレジスト膜の表面に耐溶剤性と耐露光性を持つレジスト硬化層を形成する。
【発明の効果】
【００１４】
本発明は、第１のフォトレジスト膜パターン表面に硬化層が形成される事により以下の効果を有する。
（１）第１のフォトレジスト膜パターン上に第２のレジストが塗布されても、第２のフォトレジスト膜に含まれる有機溶剤が第１のフォトレジスト膜に浸透せず、第１のフォトレジスト膜パターンが崩れたり、除去されたりする事がない。
（２）第１のフォトレジスト膜のパターンに影響する事なく、第２のフォトレジスト膜のリワークが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の半導体装置の製造方法を示す工程順断面図である。
【図２】従来の半導体装置の製造方法を示す工程順断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。
まず、図１（ａ）に示すように、例えばＰ型シリコン基板１にＮ型ウェル２を形成し、シリコン基板表面に後に形成する耐酸化性膜とシリコン基板との緩衝材としてシリコン酸化膜３を形成したのち、素子分離絶縁膜を形成するため耐酸化性膜として用いる窒化シリコン膜４を形成し、第１のフォトレジスト膜５を塗布し、素子分離対応のマスクで露光を行なう。
【００１７】
このとき、素子分離絶縁膜を形成すべき部分のフォトレジスト膜は除去され、第１チャネルのＮＭＯＳトランジスタのアクティブ領域となる部分に残されたフォトレジスト膜５−１、第２チャネルのＰＭＯＳトランジスタのアクティブ領域となる部分に残されたフォトレジスト膜５−２のパターニングが完了する。
【００１８】
引き続き第１のフォトレジスト膜５がパターニングされたシリコン基板表面にＵＶ（紫外線）照射を行い、フォトレジスト膜５−１、５−２の表面に耐溶剤性及び耐露光性を持つレジスト硬化層６を形成する。
【００１９】
このときのＵＶ照射は、温度１７０〜１９０℃、ＵＶ露光量１２〜１５Ｊ／ｃｍ2という範囲の条件であれば、目的とする耐溶剤性及び耐露光性を持つレジスト硬化層６を形成することができる。
【００２０】
一般にフォトレジストを露光・現像してパターン形成した後、やや高めの温度でベークを行いフォトレジスト内の有機溶剤を外部へ排出し、レジスト膜を焼きしめる工程が入るが、単純なベークではフォトレジスト膜表面に対する耐溶剤性や耐露光性の効果が期待できない。
【００２１】
次に、図１（ｂ）に示す様に、レジスト硬化層６を含むフォトレジスト膜５−１、５−２をマスクとするプラズマエッチにより、窒化シリコン膜４を除去して耐酸化性マスクを形成する。
【００２２】
次に、図１（ｃ）に示すように、第２のフォトレジスト膜を塗布し、フィールドチャネルストッパ対応のマスクで露光し、Ｎ型ウェル２とその近傍上にのみ第２のフォトレジスト膜７を残し、第１と第２のフォトレジスト膜５、６、７をマスクとしてＰ型不純物をイオン注入し、Ｐ型イオン注入層８を形成する。
【００２３】
この様に第１のフォトレジスト膜５に第２のフォトレジスト膜７を形成するダブルレジストによって、ＮＭＯＳトランジスタのアクティブ領域と、Ｎウェルを含むＰＭＯＳトランジスタ形成領域の双方をマスクする事が可能となり、後のＮＭＯＳトランジスタのフィールドチャネルストップ用Ｐ型不純物イオン注入が必要な部分だけに選択的に行える。図１（ｃ）では、第２のフォトレジスト膜７が第１のフォトレジスト膜５−２を完全に覆う形状となっているが、部分的に覆う形状とすることも可能である。
【００２４】
また、先の図１（ａ）で示した第１のフォトレジスト膜５に硬化層６がある事で、第２のフォトレジスト膜７を塗布しても第１のフォトレジスト膜５に溶剤が浸透せず、第１のフォトレジスト膜のパターンが崩れる事がない。
【００２５】
更に、第２のフォトレジスト膜７にリワークが必要になった場合、第２のフォトレジスト膜が塗布、あるいはパターニングされたシリコン基板表面を、フォトマスクを使わず全面露光する事で可能となる。第２のフォトレジスト膜がパターニングされ第１のフォトレジスト膜５が露呈していても、レジスト硬化層６により耐露光性と耐溶剤性がある為、全面露光とその後に続く第２のフォトレジスト膜除去の為のアルカリ溶剤処理が第１のフォトレジスト膜に影響を与える事は無い。
【００２６】
第１のフォトレジスト膜５のパターンが形成されて、レジスト段差のあるＰ型シリコン基板１表面に第２のフォトレジスト膜７を塗布する場合は、第１のフォトレジスト膜５のパターンが第２のフォトレジスト膜７の塗れ拡がりを邪魔して塗布ムラを発生することがある。第２のフォトレジスト膜７を塗布形成する前に、第１のフォトレジスト膜５のパターンが形成されているＰ型シリコン基板１表面にプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）などのレジスト用溶剤を滴下して拡げるという工程を設けることで第２のフォトレジスト膜７の塗布ムラを改善することができるが、この際にも、第１のフォトレジスト５の表面に形成した硬化層６の存在は必須である。もし、硬化層が無いとレジスト用溶剤によって第１のフォトレジスト膜５のパターンが崩れたりすることがあるからである。
【００２７】
次に、図１（ｄ）に示すように、第１、第２のフォトレジスト膜５、７を除去したのち熱酸化を行ない、フィールド酸化膜９（素子分離絶縁膜）を選択的に形成する。
ここで第１、第２のフォトレジスト膜の除去にあたって、溶剤によるフォトレジスト膜の除去前に、高濃度イオン注入等処理後のフォトレジストに一般的に適用されるフォトレジストのアッシング処理を実施する。第１のフォトレジスト膜５にはレジスト硬化層６があるが、レジスト表面部分のみなのでアッシング処理により硬化層６の除去が可能であり、硬化層６を除去後は通常のフォトレジスト除去用溶剤で第１、第２のフォトレジスト膜の除去が可能である。
【００２８】
次いで、窒化シリコン膜４を除去する。
このようにしてフィールド酸化膜９で区画されたＮＭＯＳトランジスタ形成領域１１、ＰＭＯＳトランジスタ形成領域１２が得られ、同時にＰ型のフィールドチャネルストッパ１０が、フィールド酸化膜９の下所望の部位に形成されることになる。
【００２９】
なお、この実施例では、ダブルレジストの製造方法を説明するためフィールドチャネルストップ用フォトレジスト膜のパターニングを一例として取り上げたが、本発明の本質は多層のフォトレジスト膜パターンを重ねて形成する製造方法であり、本発明はフィールドチャネルストップ用の製造工程に関わらず、多層のフォトレジスト膜を重ねて形成するあらゆる半導体製造装置の製造方法に適用可能である事は言うまでもない。
【００３０】
更に、この実施例では、２層のフォトレジスト膜パターンを重ねて形成する場合を一例として取り上げたが、本発明の本質は、上層のフォトレジストが重ねられる下層のフォトレジスト膜の表面に硬化層を形成する事にあり、ｎ＋１（ｎ≧１）層のフォトレジスト膜パターンを重ねて形成するあらゆる半導体製造装置の製造方法に適用可能である。
【００３１】
ｎ＋１層のフォトレジスト膜パターンを重ねる場合、各第ｎ層のフォトレジスト膜のパターニング後にＵＶ照射を行い、第ｎ＋１層のフォトレジスト層を形成する事を繰り返す事で可能であり、各第ｎ層のフォトレジスト膜のパターニング後（ｎ＝１以外は多層のフォトレジスト膜がパターニングされた状態になる）に、前述図１（ｂ）で示した様にエッチングや、イオン注入工程を追加する事も可能である。
【符号の説明】
【００３２】
１、１３  Ｐ型シリコン基板
２、１４  Ｎウェル
３、１５  シリコン酸化膜
４、１６  シリコン窒化膜
５−１、５−２、１７−１、１７−２  第１のフォトレジスト膜
６  レジスト硬化層
７、１８  第２のフォトレジスト膜
８、１９  Ｐ型イオン注入層
９、２０  フィールド酸化膜
１０、２１  フィールドチャネルストッパ
【図１】
2016012690.tif 000003
【図２】
2016012690.tif 000004