(57)【要約】【課題】第２モジュールによるメモリーへのアクセスにより前記第２モジュールより高い優先度が設定された第１モジュールによるメモリーへのアクセスが阻害されることを抑制可能な情報処理装置及び調停方法を提供すること。【解決手段】情報処理装置は、複数の第１モジュールを有する第２制御部８と、複数の第２モジュールを有する第３制御部９と、第２モジュールからメモリー８５への第１アクセス要求が送信された場合であって第２モジュールに設定された優先度が第１モジュールのうち予め設定された基準モジュールに設定された優先度より低い場合に、第１アクセス要求を複数の分割アクセス要求に分割する分割処理部８７１と、一又は複数の分割アクセス要求が未処理の状態で第１モジュールからメモリー８５への第２アクセス要求が送信された場合に、第２アクセス要求を分割アクセス要求よりも優先して処理可能な第１調停部８６とを備える。【選択図】図３
2016115132.tif 000002
【特許請求の範囲】
【請求項１】
メモリー及び前記メモリーにバスを介して接続される一又は複数の第１モジュールを有する第１集積回路と、
一又は複数の第２モジュールを有する第２集積回路と、
前記第１集積回路と前記第２集積回路とを接続するデータ伝送路と、
前記第１集積回路に設けられ、前記第２モジュールから前記メモリーへの第１アクセス要求が送信された場合であって前記第２モジュールに対応付けて予め設定された優先度が前記第１モジュールのうち予め設定された基準モジュールに対応付けて予め設定された優先度より低い場合に、前記第１アクセス要求を複数の分割アクセス要求に分割する分割処理部と、
前記第１集積回路に設けられ、一又は複数の前記分割アクセス要求が未処理の状態で前記第１モジュールから前記メモリーへの第２アクセス要求が送信された場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理可能な調停部と、
を備える情報処理装置。
【請求項２】
前記調停部が、前記第２アクセス要求の送信元の前記第１モジュールに対応付けて予め設定された優先度に応じて、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理するか否かを判断する請求項１に記載の情報処理装置。
【請求項３】
前記調停部が、前記第２アクセス要求の送信元の前記第１モジュールの前記優先度が前記第２モジュールの前記優先度より高い場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理する請求項２に記載の情報処理装置。
【請求項４】
前記調停部が、前記第２アクセス要求の送信元の前記第１モジュールの前記優先度と前記第２モジュールの前記優先度との間に予め定められた差がある場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理する請求項３に記載の情報処理装置。
【請求項５】
前記第１集積回路に設けられ、前記第１アクセス要求に対応する複数の前記分割アクセス要求に応じて前記メモリーから送信されるデータを結合して前記第２モジュールに送信する結合処理部を更に備える請求項１〜４のいずれかに記載の情報処理装置。
【請求項６】
前記第１集積回路と前記第２集積回路との間の前記データ伝送路を介したデータ転送がＰＣＩ−Ｅｘｐｒｅｓｓ（登録商標）規格に従って実行される請求項１〜５のいずれかに記載の情報処理装置。
【請求項７】
原稿から画像データを読み取る画像読取部及び画像データに基づいて画像を形成する画像形成部のいずれか一方又は両方を備え、
前記第１集積回路及び前記第２集積回路のいずれか一方が、前記画像読取部による画像読取時に用いられ、他方が前記画像形成部による画像形成時に用いられる請求項１〜６のいずれかに記載の情報処理装置。
【請求項８】
メモリー及び前記メモリーにバスを介して接続される一又は複数の第１モジュールを有する第１集積回路と、一又は複数の第２モジュールを有する第２集積回路と、前記第１集積回路と前記第２集積回路とを接続するデータ伝送路とを備える情報処理装置で実行される調停方法であって、
前記第２モジュールから前記メモリーへの第１アクセス要求が送信された場合であって前記第２モジュールに対応付けて予め設定された優先度が前記第１モジュールのうち予め設定された基準モジュールに対応付けて予め設定された優先度より低い場合に、前記第１アクセス要求を複数の分割アクセス要求に分割する第１ステップと、
一又は複数の前記分割アクセス要求が未処理の状態で前記第１モジュールから前記メモリーへの第２アクセス要求が送信された場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理可能な第２ステップと、
を含む調停方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置及び調停方法に関する。
【背景技術】
【０００２】
一般に、複合機などの情報処理装置には、メモリー及び前記メモリーにバスを介して接続される複数のモジュールを有する集積回路が設けられている。ここで、前記集積回路において複数のモジュール間でメモリーへのアクセスが競合することがある。そのため、前記集積回路には、複数のモジュール間のメモリーへのアクセスの競合をモジュール各々に予め設定された優先度に基づいて調停する調停部が設けられている。
【０００３】
一方、情報処理装置において、メモリー及び前記メモリーにバスを介して接続される一又は複数の第１モジュールを有する第１集積回路と、一又は複数の第２モジュールを有する第２集積回路とが、ＰＣＩ−Ｅｘｐｒｅｓｓ（登録商標）などのインターフェイス規格に従ったデータ伝送路で接続されることがある（例えば、特許文献１参照）。このような構成によれば、汎用性の高い第１モジュールを第１集積回路に配置して第１集積回路の汎用性を向上させることで、情報処理装置の生産コストを削減可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２９９３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、第１集積回路と第２集積回路との間のデータ転送において転送されるデータに付加されるヘッダー情報のデータサイズが大きい場合には、転送されるデータ量が多いほどデータの転送効率が向上する。しかしながら、前記データ転送におけるデータ転送量が多い場合には、第２モジュールによるメモリーへのアクセスが前記第２モジュールより高い優先度が設定された第１モジュールによるメモリーへのアクセスを阻害することがある。例えば、第２モジュールによるメモリーへのアクセス中に第１モジュールがメモリーにアクセスする場合に、第１モジュールにおける第２モジュールによるメモリーへのアクセスが終了するまでの間の待機時間が長期化する。
【０００６】
本発明の目的は、第２モジュールによるメモリーへのアクセスにより前記第２モジュールより高い優先度が設定された第１モジュールによるメモリーへのアクセスが阻害されることを抑制可能な情報処理装置及び調停方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一の局面に係る情報処理装置は、第１集積回路と、第２集積回路と、データ伝送路と、分割処理部と、調停部とを備える。前記第１集積回路は、メモリー及び前記メモリーにバスを介して接続される一又は複数の第１モジュールを有する。前記第２集積回路は、一又は複数の第２モジュールを有する。前記データ伝送路は、前記第１集積回路と前記第２集積回路とを接続する。前記分割処理部は、前記第１集積回路に設けられ、前記第２モジュールから前記メモリーへの第１アクセス要求が送信された場合であって前記第２モジュールに対応付けて予め設定された優先度が前記第１モジュールのうち予め設定された基準モジュールに対応付けて予め設定された優先度より低い場合に、前記第１アクセス要求を複数の分割アクセス要求に分割する。前記調停部は、前記第１集積回路に設けられ、一又は複数の前記分割アクセス要求が未処理の状態で前記第１モジュールから前記メモリーへの第２アクセス要求が送信された場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理可能である。
【０００８】
本発明の他の局面に係る調停方法は、メモリー及び前記メモリーにバスを介して接続される一又は複数の第１モジュールを有する第１集積回路と、一又は複数の第２モジュールを有する第２集積回路と、前記第１集積回路と前記第２集積回路とを接続するデータ伝送路とを備える情報処理装置で実行され、以下の第１ステップ及び第２ステップを含む。前記第１ステップは、前記第２モジュールから前記メモリーへの第１アクセス要求が送信された場合であって前記第２モジュールに対応付けて予め設定された優先度が前記第１モジュールのうち予め設定された基準モジュールに対応付けて予め設定された優先度より低い場合に、前記第１アクセス要求を複数の分割アクセス要求に分割する。前記第２ステップは、一又は複数の前記分割アクセス要求が未処理の状態で前記第１モジュールから前記メモリーへの第２アクセス要求が送信された場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理可能である。
【発明の効果】
【０００９】
本発明によれば、第２モジュールによるメモリーへのアクセスにより前記第２モジュールより高い優先度が設定された第１モジュールによるメモリーへのアクセスが阻害されることを抑制可能な情報処理装置及び調停方法が実現される。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施形態に係る画像形成装置の構成を示す図である。
【図２】図２は、本発明の実施形態に係る画像形成装置のシステム構成を示すブロック図である。
【図３】図３は、本発明の実施形態に係る画像形成装置の第２制御部及び第３制御部の構成を示すブロック図である。
【図４】図４は、本発明の実施形態に係る画像形成装置の第１モジュールに設定される優先度の一例を示す図である。
【図５】図５は、本発明の実施形態に係る画像形成装置の第２モジュールに設定される優先度の一例を示す図である。
【図６】図６は、本発明の実施形態に係る画像形成装置で実行される第１分割結合処理の一例を示すフローチャートである。
【図７】図７は、本発明の実施形態に係る画像形成装置で実行される第２分割結合処理の一例を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら、本発明の実施形態について説明し、本発明の理解に供する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。
【００１２】
［画像形成装置１０の概略構成］
まず、図１及び図２を参照しつつ、本発明の実施形態に係る画像形成装置１０の概略構成について説明する。ここで、図１は、画像形成装置１０の断面模式図である。
【００１３】
図１及び図２に示すように、画像形成装置１０は、ＡＤＦ１、画像読取部２、画像形成部３、給紙部４、第１制御部５、操作表示部６、記憶部７、第２制御部８、及び第３制御部９を備える。画像形成装置１０は、画像データに基づいて画像を形成するプリント機能と共に、スキャン機能、ファクシミリ機能、又はコピー機能などの複数の機能を有する複合機である。また、本発明は、スキャナー装置、プリンター装置、ファクシミリ装置、コピー機、パーソナルコンピューター、タブレット端末、スマートフォンなどの情報処理装置に適用可能である。
【００１４】
ＡＤＦ１は、原稿セット部、複数の搬送ローラー、原稿押さえ、及び排紙部を備え、画像読取部２によって読み取られる原稿を搬送する自動原稿搬送装置である。画像読取部２は、原稿台、光源、複数のミラー、光学レンズ、及びＣＣＤ（Charge Coupled Device）を備え、原稿から画像データを読み取る画像読取処理を実行可能である。
【００１５】
画像形成部３は、画像読取部２で読み取られた画像データ又は外部のパーソナルコンピューター等の情報処理装置から入力された画像データに基づいて、電子写真方式で画像を形成する画像形成処理（印刷処理）を実行可能である。具体的に、画像形成部３は、感光体ドラム、帯電装置、光走査装置（ＬＳＵ）、現像装置、転写ローラー、クリーニング装置、定着ローラー、加圧ローラー、及び排紙トレイを備える。そして、画像形成部３では、給紙部４から供給されるシートに画像が形成されて、画像形成後の前記シートが前記排紙トレイに排出される。なお、前記シートは、紙、コート紙、ハガキ、封筒、及びＯＨＰシートなどのシート材料である。
【００１６】
第１制御部５は、不図示のＣＰＵ、ＲＯＭ、ＲＡＭ、及びＥＥＰＲＯＭ（登録商標）などの制御機器を備える。前記ＣＰＵは、各種の演算処理を実行するプロセッサーである。前記ＲＯＭは、前記ＣＰＵに各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶部である。前記ＲＡＭは揮発性の記憶部であり、前記ＥＥＰＲＯＭは不揮発性の記憶部である。前記ＲＡＭ及び前記ＥＥＰＲＯＭは、前記ＣＰＵが実行する各種の処理の一時記憶メモリー（作業領域）として使用される。そして、第１制御部５は、前記ＲＯＭに予め記憶された各種の制御プログラムを前記ＣＰＵを用いて実行することにより画像形成装置１０を統括的に制御する。
【００１７】
操作表示部６は、第１制御部５からの制御指示に応じて各種の情報を表示する液晶ディスプレーなどの表示部、及びユーザーの操作に応じて第１制御部５に各種の情報を入力する操作キー又はタッチパネルなどの操作部を有する。
【００１８】
記憶部７は、ＳＳＤ（ソリッドステートドライブ）又はＨＤＤ（ハードディスクドライブ）などの記憶装置である。記憶部７には、画像読取部２で読み取られた画像データなどが記憶される。
【００１９】
ところで、画像形成装置１０のような情報処理装置には、メモリー及び前記メモリーにバスを介して接続される複数のモジュールを有する集積回路が設けられている。ここで、前記集積回路において複数のモジュール間でメモリーへのアクセスが競合することがある。そのため、前記集積回路には、複数のモジュール間のメモリーへのアクセスの競合をモジュール各々に予め設定された優先度に基づいて調停する調停部が設けられている。
【００２０】
一方、情報処理装置において、メモリー及び前記メモリーにバスを介して接続される一又は複数の第１モジュールを有する第１集積回路と、一又は複数の第２モジュールを有する第２集積回路とが、ＰＣＩ−Ｅｘｐｒｅｓｓなどのインターフェイス規格に従ったデータ伝送路で接続されることがある。このような構成によれば、汎用性の高い第１モジュールを第１集積回路に配置して第１集積回路の汎用性を向上させることで、情報処理装置の生産コストを削減可能である。
【００２１】
ここで、第１集積回路と第２集積回路との間のデータ転送において転送されるデータに付加されるヘッダー情報のデータサイズが大きい場合には、転送されるデータ量が多いほどデータの転送効率が向上する。しかしながら、前記データ転送におけるデータ転送量が多い場合には、第２モジュールによるメモリーへのアクセスが前記第２モジュールより高い優先度が設定された第１モジュールによるメモリーへのアクセスを阻害することがある。例えば、第２モジュールによるメモリーへのアクセス中に第１モジュールがメモリーにアクセスする場合に、第１モジュールにおける第２モジュールによるメモリーへのアクセスが終了するまでの間の待機時間が長期化する。これに対し、画像形成装置１０では、以下に説明するように、第２モジュールによるメモリーへのアクセスにより前記第２モジュールより高い優先度が設定された第１モジュールによるメモリーへのアクセスが阻害されることを抑制することが可能である。
【００２２】
以下、図３を参照しつつ、第２制御部８及び第３制御部９について説明する。
【００２３】
第２制御部８及び第３制御部９は、画像形成装置１０を統括的に制御する第１制御部５とは別に設けられ、画像形成装置１０の有する機能各々を担う一又は複数のモジュールを有する集積回路である。例えば、第２制御部８及び第３制御部９は、ＡＳＩＣとして構成される。画像形成装置１０において、第２制御部８及び第３制御部９は、データ伝送路１１を介して相互に通信可能に接続されている。ここに、第２制御部８が本発明における第１集積回路の一例であり、第３制御部９が本発明における第２集積回路の一例である。また、第２制御部８、第３制御部９、及びデータ伝送路１１を備える構成が、本発明における情報処理装置の一例である。
【００２４】
具体的に、第２制御部８は、図３に示すように、ネットＩ／Ｆ８１、画像処理部８２、画像出力部８３、メモリーコントローラー８４、メモリー８５、第１調停部８６、及び第１入出力部８７を備える。また、第２制御部８において、ネットＩ／Ｆ８１、画像処理部８２、画像出力部８３、メモリーコントローラー８４、第１調停部８６、及び第１入出力部８７は、バス８０を介して相互に通信可能に接続されている。ここに、バス８０を介してメモリー８５に接続されるネットＩ／Ｆ８１、画像処理部８２、及び画像出力部８３が、本発明における一又は複数の第１モジュールの一例であり、以下、これらを区別する必要がない場合にはこれらを第１モジュール８Ｘと呼称する。
【００２５】
また、第３制御部９は、図３に示すように、画像入力部９１、ファクスＩ／Ｆ９２、第２調停部９３、及び第２入出力部９４を備える。また、第３制御部９において、画像入力部９１、ファクスＩ／Ｆ９２、第２調停部９３、及び第２入出力部９４は、バス９０を介して相互に通信可能に接続されている。ここに、画像入力部９１、及びファクスＩ／Ｆ９２が、本発明における一又は複数の第２モジュールの一例であり、以下、これらを区別する必要がない場合にはこれらを第２モジュール９Ｘと呼称する。
【００２６】
ネットＩ／Ｆ８１は、外部の情報処理装置との間でインターネット又はＬＡＮなどの通信ネットワークを介して有線又は無線によるデータ通信を実行するインターフェイスである。例えば、ネットＩ／Ｆ８１は、外部の情報処理装置から送信される画像データを受信して、メモリー８５に記憶させる。
【００２７】
画像処理部８２は、メモリー８５から画像データを読み出して、圧縮伸張処理、変倍処理、回転処理等の画像処理を実行し、画像処理後の画像データをメモリー８５に記憶させる。
【００２８】
画像出力部８３は、メモリー８５から画像データを読み出して、ラスタライズ処理、スクリーン処理等の画像処理を実行し、画像処理後の画像データを画像形成部３の前記光走査装置に出力する。
【００２９】
メモリーコントローラー８４は、第１モジュール８Ｘ及び第２モジュール９Ｘからのメモリー８５へのアクセス要求に応じて、メモリー８５に対する画像データの書込み処理及び読出し処理を実行する。
【００３０】
メモリー８５は、第１モジュール８Ｘ及び第２モジュール９Ｘによる画像処理の作業領域として使用される記憶装置である。例えば、メモリー８５には、ＤＤＲ−ＳＤＲＡＭが用いられる。
【００３１】
第１調停部８６は、複数の第１モジュール８Ｘ間でメモリー８５へのアクセスが競合する場合に、第１モジュール８Ｘ各々に対応付けて予め設定された優先度に基づいてメモリー８５へのアクセスの競合を調停する。
【００３２】
例えば、画像形成装置１０では、第１モジュール８Ｘ各々に５段階の前記優先度が設定されている。そして、第１調停部８６は、第１モジュール８Ｘ各々に設定された前記優先度を記憶する不図示のレジスタを有する。ここで、図４に前記レジスタに記憶される第１モジュール８Ｘ各々に設定された前記優先度の一例を示す。図４において、前記優先度として設定された値が高い第１モジュール８Ｘほど、メモリー８５へのアクセスが優先される。例えば、第１調停部８６は、優先度５の画像出力部８３及び優先度３のネットＩ／Ｆ８１によるメモリー８５へのアクセスが競合した場合に、前記優先度の高い画像出力部８３にバス８０の使用権を優先的に割り当てる。
【００３３】
また、第１調停部８６は、第１モジュール８Ｘ及び第２モジュール９Ｘ間でメモリー８５へのアクセスが競合する場合に、メモリー８５へのアクセスの競合を調停する。この点については後述する。
【００３４】
一方、画像入力部９１は、画像読取部２の前記ＣＣＤから入力される画像データに対してシェーディング補正処理、ガンマ補正処理等の画像処理を実行し、画像処理後の画像データをメモリー８５に記憶させる。
【００３５】
ファクスＩ／Ｆ９２は、外部のファクス通信装置との間で電話回線網を介してファクス通信を実行するインターフェイスである。例えば、ファクスＩ／Ｆ９２は、メモリー８５から画像データを読み出して前記ファクス通信装置に送信する。また、ファクスＩ／Ｆ９２は、前記ファクス通信装置から送信される画像データを受信して、メモリー８５に記憶させる。
【００３６】
第２調停部９３は、複数の第２モジュール９Ｘ間でメモリー８５へのアクセスが競合する場合に、第２モジュール９Ｘ各々に対応付けて予め設定された前記優先度に基づいてメモリー８５へのアクセスの競合を調停する。
【００３７】
例えば、画像形成装置１０では、第１モジュール８Ｘ各々と同様に、第２モジュール９８Ｘ各々に５段階の前記優先度が設定されている。そして、第２調停部９３は、第２モジュール９Ｘ各々に設定された前記優先度を記憶する不図示のレジスタを有する。ここで、図５に前記レジスタに記憶される第２モジュール９Ｘ各々に設定された前記優先度の一例を示す。図５において、前記優先度として設定された値が高い第２モジュール９Ｘほど、メモリー８５へのアクセスが優先される。例えば、第２調停部９３は、優先度５の画像入力部９１及び優先度２のファクスＩ／Ｆ９２によるメモリー８５へのアクセスが競合した場合に、前記優先度の高い画像入力部９１にバス９０の使用権を優先的に割り当てる。
【００３８】
第１入出力部８７及び第２入出力部９４は、第２制御部８及び第３制御部９間でデータ伝送路１１を介したデータ転送処理を実行する。例えば、画像形成装置１０では、第１入出力部８７及び第２入出力部９４が、データ伝送路１１を介してＰＣＩ−Ｅｘｐｒｅｓｓ規格に従ったデータ転送処理を実行可能である。
【００３９】
具体的に、第２入出力部９４は、第２モジュール９Ｘから送信されるメモリー８５への第１アクセス要求を受信して、受信した前記第１アクセス要求を第１入出力部８７に転送する。また、第２入出力部９４は、前記第１アクセス要求に応じてメモリー８５から送信されるデータを第１入出力部８７から受信して第２モジュール９Ｘに転送する。
【００４０】
一方、第１入出力部８７は、第２入出力部９４から転送される前記第１アクセス要求を受信して、受信した前記第１アクセス要求を第１調停部８６に転送する。また、第１入出力部８７は、前記第１アクセス要求に応じてメモリー８５から送信されるデータを受信して、受信したデータを第２入出力部９４に転送する。
【００４１】
ここで、第１入出力部８７は、図３に示すように、分割処理部８７１、結合処理部８７２、及びバッファー８７３を有する。
【００４２】
分割処理部８７１は、第２モジュール９Ｘからメモリー８５への前記第１アクセス要求が送信された場合であって、第２モジュール９Ｘに対応付けて予め設定された前記優先度が第１モジュール８Ｘのうち予め設定された基準モジュールに対応付けて予め設定された前記優先度より低い場合に、前記第１アクセス要求を複数の分割アクセス要求に分割する。例えば、画像形成装置１０において、画像処理部８２が前記基準モジュールとして設定されている。
【００４３】
具体的に、分割処理部８７１は、前記基準モジュールである画像処理部８２に設定された前記優先度、及び第２モジュール９Ｘ各々に設定された前記優先度を記憶する不図示のレジスタを有する。分割処理部８７１は、前記第１アクセス要求に含まれるヘッダー情報から送信元の第２モジュール９Ｘを識別して、識別された第２モジュール９Ｘに対応する前記優先度を前記レジスタから取得する。
【００４４】
例えば、分割処理部８７１は、前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が前記基準モジュールの前記優先度より低い場合に、前記第１アクセス要求を前記基準モジュールの前記優先度と第２モジュール９Ｘの前記優先度との差に応じた数に分割する。具体的に、分割処理部８７１は、前記基準モジュールの前記優先度と第２モジュール９Ｘの前記優先度との差が１であれば前記第１アクセス要求を二つの前記分割アクセス要求に分割し、前記差が２であれば前記第１アクセス要求を四つの前記分割アクセス要求に分割することが考えられる。なお、前記基準モジュールの前記優先度と第２モジュール９Ｘの前記優先度との差に応じた分割数は、適宜の値に設定されるものであってよい。また、分割処理部８７１は、前記分割アクセス要求に応じて行われるメモリーコントローラー８４との間のデータ転送におけるデータ転送量が予め設定されたデータ量以下となるように前記分割数を設定することも考えられる。
【００４５】
そして、分割処理部８７１は、前記第１アクセス要求に対応する複数の前記分割アクセス要求を第１調停部８６に転送する。なお、分割処理部８７１は、前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が前記基準モジュールの前記優先度より高い場合には、前記第１アクセス要求を分割せずに第１調停部８６に転送する。
【００４６】
結合処理部８７２は、前記第１アクセス要求に対応する複数の前記分割アクセス要求に応じてメモリー８５から送信されるデータを結合して、第２モジュール９Ｘに送信する。例えば、第１入出力部８７では、分割処理部８７１によって分割された複数の前記分割アクセス要求は、バッファー８７３の個々の記憶領域各々に記憶された後に順次第１調停部８６に送信される。また、前記分割アクセス要求が記憶されていたバッファー８７３の記憶領域には、前記分割アクセス要求に応じてメモリー８５から送信されるデータが記憶される。そして、結合処理部８７は、複数の前記分割アクセス要求各々に対応する複数のメモリー８５からの応答データがバッファー８７３の記憶領域に記憶された場合に、前記応答データを結合して第２入出力部９４に転送する。
【００４７】
なお、第１入出力部８７が結合処理部８７２を備えない構成が他の実施形態として考えられる。この場合、前記第１アクセス要求の送信元である第２モジュール９Ｘが、前記分割アクセス要求に応じたメモリー８５からの複数の前記応答データを結合する。
【００４８】
一方、第１調停部８６は、一又は複数の前記分割アクセス要求が未処理の状態で、第１モジュール８Ｘからメモリー８５への第２アクセス要求が送信された場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理可能である。ここに、第１調停部８６が本発明における調停部の一例である。
【００４９】
具体的に、第１調停部８６は、前記第２アクセス要求の送信元の第１モジュール８Ｘに対応付けて予め設定された前記優先度に応じて、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理するか否かを判断する。
【００５０】
例えば、第１調停部８６の前記レジスタには、第１モジュール８Ｘ各々に設定された前記優先度に加えて、第２モジュール９Ｘ各々に設定された前記優先度が記憶されている。そして、第１調停部８６は、前記第２アクセス要求の送信元の第１モジュール８Ｘの前記優先度が第２モジュール９Ｘの前記優先度より高い場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理する。
【００５１】
ここで、第１調停部８６が、前記第２アクセス要求の送信元の第１モジュール８Ｘの前記優先度が前記基準モジュールの前記優先度より高い場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理することも考えられる。また、第１調停部８６が、前記第２アクセス要求の送信元の第１モジュール８Ｘの前記優先度と第２モジュール９Ｘの前記優先度との間に予め定められた差がある場合に、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理することも考えられる。
【００５２】
なお、第１調停部８６は、分割処理部８７１で分割されずに送信された前記第１アクセス要求と前記第２アクセス要求とが競合した場合には、前記第２アクセス要求の送信元の第１モジュール８Ｘの前記優先度と第２モジュール９Ｘの前記優先度との比較結果に応じて、前記第１アクセス及び前記第２アクセスのいずれを優先して処理するかを判断する。
【００５３】
ところで、画像形成装置１０では、画像読取部２による画像読取時に第３制御部９の画像入力部９１が用いられ、画像形成部３による画像形成時に第２制御部８の画像出力部８３が用いられる。このように構成することで、例えば第２制御部８をプリンター及びコピー機に共通して用いることが可能となり、第２制御部８の製造コストを削減することが可能である。
【００５４】
［第１分割結合処理］
以下、図６を参照しつつ、第２制御部８の第１入出力部８７で実行される第１分割結合処理の手順の一例について説明する。ここで、ステップＳ１１、Ｓ１２・・・は、第１入出力部８７により実行される処理手順（ステップ）の番号を表している。なお、第１入出力部８７は、第２モジュール９Ｘからメモリー８５からのデータの読み出しを要求する前記第１アクセス要求を受信した場合に、前記第１分割結合処理を実行する。
【００５５】
＜ステップＳ１１＞
まず、ステップＳ１１において、第１入出力部８７は、受信した前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が、前記基準モジュールの前記優先度未満であるか否かを判断する。具体的に、第１入出力部８７は、受信した前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が、前記基準モジュールとして設定された画像処理部８２の優先度３未満であるか否かを判断する。
【００５６】
ここで、第１入出力部８７は、前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が前記基準モジュールの前記優先度未満であると判断すると（Ｓ１１のＹｅｓ側）、処理をステップＳ１２に移行させる。また、前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が前記基準モジュールの前記優先度未満でなければ（Ｓ１１のＮｏ側）、第１入出力部８７は、処理をステップＳ１１１に移行させる。
【００５７】
＜ステップＳ１１１＞
ステップＳ１１１において、第１入出力部８７は、受信した前記第１アクセス要求を第１調停部８６に転送する。第１調停部８６に転送された前記第１アクセス要求は、第１調停部８６による調停処理を経て、メモリーコントローラー８４に転送される。そして、前記第１アクセス要求を受信したメモリーコントローラー８４は、前記第１アクセス要求に対応する前記応答データをメモリー８５から読み出して、第１入出力部８７に送信する。
【００５８】
＜ステップＳ１１２＞
ステップＳ１１２において、第１入出力部８７は、ステップＳ１１１で転送された前記第１アクセス要求に応じてメモリー８５から送信される前記応答データを受信したか否かを判断する。
【００５９】
ここで、第１入出力部８７は、前記第１アクセス要求に応じてメモリー８５から送信される前記応答データを受信したと判断すると（Ｓ１１２のＹｅｓ側）、処理をステップＳ１６に移行させる。また、前記第１アクセス要求に応じてメモリー８５から送信される前記応答データを受信していなければ（Ｓ１１２のＮｏ側）、第１入出力部８７は、ステップＳ１１２でメモリー８５からの前記応答データの受信を待ち受ける。
【００６０】
＜ステップＳ１２＞
一方、ステップＳ１２において、第１入出力部８７は、前記第１アクセス要求を前記基準モジュールの前記優先度と第２モジュール９Ｘの前記優先度との差に応じた数に分割する。例えば、第１入出力部８７は、前記第１アクセス要求の送信元である第２モジュール９ＸがファクスＩ／Ｆ９２である場合に、前記第１アクセス要求を２つの前記分割アクセス要求に分割する。ここに、ステップＳ１１及びステップＳ１２の処理が、本発明における第１ステップの一例であって、第１入出力部８７の分割処理部８７１により実行される。
【００６１】
＜ステップＳ１３＞
ステップＳ１３において、第１入出力部８７は、ステップＳ１２で分割された前記第１アクセス要求に対応する複数の前記分割アクセス要求を第１調停部８６に順次転送する。第１調停部８６に転送された前記分割アクセス要求は、第１調停部８６による調停処理を経て、メモリーコントローラー８４に転送される。そして、前記分割アクセス要求を受信したメモリーコントローラー８４は、前記分割アクセス要求に対応する前記応答データをメモリー８５から読み出して、第１入出力部８７に送信する。
【００６２】
ここで、一又は複数の前記分割アクセス要求が未処理の状態で第１モジュール８Ｘからメモリー８５への前記第２アクセス要求が送信された場合には、第１調停部８６が前記第２アクセス要求を前記分割アクセス要求よりも優先して処理することが可能である。これにより、第２モジュール９Ｘによるメモリー８５へのリードアクセス中に第１モジュール８Ｘがメモリー８５にアクセスする場合に、第１モジュール８Ｘにおける第２モジュール９Ｘによるメモリー８５へのリードアクセスが終了するまでの間の待機時間を短縮させることが可能である。ここに、ステップＳ１３に引き続いて実行される第１調停部８６による処理が、本発明における第２ステップの一例である。
【００６３】
＜ステップＳ１４＞
ステップＳ１４において、第１入出力部８７は、ステップＳ１２で分割された前記第１アクセス要求に対応する複数の前記分割アクセス要求に応じてメモリー８５から送信される複数の前記応答データを受信したか否かを判断する。
【００６４】
ここで、第１入出力部８７は、複数の前記分割アクセス要求に応じてメモリー８５から送信される複数の前記応答データを受信したと判断すると（Ｓ１４のＹｅｓ側）、処理をステップＳ１５に移行させる。また、複数の前記分割アクセス要求に応じてメモリー８５から送信される複数の前記応答データを受信していなければ（Ｓ１４のＮｏ側）、第１入出力部８７は、ステップＳ１４でメモリー８５からの複数の前記応答データの受信を待ち受ける。
【００６５】
＜ステップＳ１５＞
ステップＳ１５において、第１入出力部８７は、ステップＳ１２で分割された前記第１アクセス要求に対応する複数の前記分割アクセス要求に応じてメモリー８５から送信された複数の前記応答データを結合する。ここで、ステップＳ１５の処理は、第１入出力部８７の結合処理部８７２により実行される。これにより、前記第１アクセス要求に応じたメモリー８５からの前記応答データが前記第１アクセス要求の分割により複数に分断されることで、第２制御部８及び第３制御部９間でのデータ転送処理における転送データ量が低下して、前記データ転送処理におけるデータ転送効率が低下することが抑制される。
【００６６】
＜ステップＳ１６＞
ステップＳ１６において、第１入出力部８７は、ステップＳ１１２で受信した前記応答データ又はステップＳ１５で結合された前記応答データを第２入出力部９４に転送する。
【００６７】
［第２分割結合処理］
次に、図７を参照しつつ、第２制御部８の第１入出力部８７で実行される第２分割結合処理の手順の一例について説明する。なお、第１入出力部８７は、第２モジュール９Ｘからメモリー８５へのデータの書き込みを要求する前記第１アクセス要求と共に書き込み対象となるデータを受信した場合に、前記第１アクセス要求及び書き込み対象となるデータをバッファー８７３に記憶させて、前記第２分割結合処理を実行する。
【００６８】
＜ステップＳ２１＞
まず、ステップＳ２１において、第１入出力部８７は、前記第１分割結合処理のステップＳ１１での処理と同様に、受信した前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が、前記基準モジュールの前記優先度未満であるか否かを判断する。
【００６９】
ここで、第１入出力部８７は、前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が前記基準モジュールの前記優先度未満であると判断すると（Ｓ２１のＹｅｓ側）、処理をステップＳ２２に移行させる。また、前記第１アクセス要求の送信元である第２モジュール９Ｘの前記優先度が前記基準モジュールの前記優先度未満でなければ（Ｓ２１のＮｏ側）、第１入出力部８７は、処理をステップＳ２１１に移行させる。
【００７０】
＜ステップＳ２１１＞
ステップＳ２１１において、第１入出力部８７は、受信した前記第１アクセス要求を第１調停部８６に転送する。第１調停部８６に転送された前記第１アクセス要求は、第１調停部８６による調停処理を経て、バス８０の使用許可と共に第１入出力部８７に送信される。これにより、第１入出力部８７にバス８０の使用が許可される。
【００７１】
＜ステップＳ２１２＞
ステップＳ２１２において、第１入出力部８７は、第１調停部８６からバス８０の使用が許可されたか否かを判断する。具体的に、第１入出力部８７は、ステップＳ２１１で転送された前記第１アクセス要求が第１調停部８６から送信された場合に、バス８０の使用が許可されたと判断する。
【００７２】
ここで、第１入出力部８７は、第１調停部８６からバス８０の使用が許可されたと判断すると（Ｓ２１２のＹｅｓ側）、処理をステップＳ２１３に移行させる。また、第１調停部８６からバス８０の使用が許可されていなければ（Ｓ２１２のＮｏ側）、第１入出力部８７は、ステップＳ２１２で第１調停部８６からバス８０の使用が許可されるのを待ち受ける。
【００７３】
＜ステップＳ２１３＞
ステップＳ２１３において、第１入出力部８７は、ステップＳ２１２で第１調停部８６から受信した前記第１アクセス要求に対応する書き込み対象のデータを前記第１アクセス要求と共にメモリーコントローラー８４に転送する。これにより、送信されたデータがメモリーコントローラー８４によりメモリー８５に書き込まれる。
【００７４】
＜ステップＳ２２＞
一方、ステップＳ２２において、第１入出力部８７は、前記第１分割結合処理のステップＳ１２での処理と同様に、前記第１アクセス要求を前記基準モジュールの前記優先度と第２モジュール９Ｘの前記優先度との差に応じた数に分割する。ここに、ステップＳ２１及びステップＳ２２の処理が、本発明における第１ステップの一例であって、第１入出力部８７の分割処理部８７１により実行される。
【００７５】
＜ステップＳ２３＞
ステップＳ２３において、第１入出力部８７は、ステップＳ２２で分割された前記第１アクセス要求に対応する複数の前記分割アクセス要求を第１調停部８６に順次転送する。１調停部８６に転送された前記分割アクセス要求は、第１調停部８６による調停処理を経て、バス８０の使用許可と共に第１入出力部８７に送信される。これにより、第１入出力部８７にバス８０の使用が許可される。
【００７６】
ここで、一又は複数の前記分割アクセス要求が未処理の状態で第１モジュール８Ｘからメモリー８５への前記第２アクセス要求が送信された場合には、第１調停部８６が前記第２アクセス要求を前記分割アクセス要求よりも優先して処理することが可能である。これにより、第２モジュール９Ｘによるメモリー８５へのライトアクセス中に第１モジュール８Ｘがメモリー８５にアクセスする場合に、第１モジュール８Ｘにおける第２モジュール９Ｘによるメモリー８５へのライトアクセスが終了するまでの間の待機時間を短縮させることが可能である。ここに、ステップＳ２３に引き続いて実行される第１調停部８６による処理が、本発明における第２ステップの一例である。
【００７７】
＜ステップＳ２４＞
ステップＳ２４において、第１入出力部８７は、第１調停部８６からバス８０の使用が許可されたか否かを判断する。具体的に、第１入出力部８７は、ステップＳ２３で転送された前記分割アクセス要求が第１調停部８６から送信された場合に、バス８０の使用が許可されたと判断する。
【００７８】
ここで、第１入出力部８７は、第１調停部８６からバス８０の使用が許可されたと判断すると（Ｓ２４のＹｅｓ側）、処理をステップＳ２５に移行させる。また、第１調停部８６からバス８０の使用が許可されていなければ（Ｓ２４のＮｏ側）、第１入出力部８７は、ステップＳ２４で第１調停部８６からバス８０の使用が許可されるのを待ち受ける。
【００７９】
＜ステップＳ２５＞
ステップＳ２５において、第１入出力部８７は、ステップＳ２４で第１調停部８６から受信した前記分割アクセス要求に対応する分割データを前記分割アクセス要求と共にメモリーコントローラー８４に転送する。これにより、転送された前記分割データがメモリーコントローラー８４によりメモリー８５に書き込まれる。
【００８０】
＜ステップＳ２６＞
ステップＳ２６において、第１入出力部８７は、ステップＳ２２で分割された前記第１アクセス要求に対応する前記分割データがバッファー８７３に残存しているか否かを判断する。
【００８１】
ここで、第１入出力部８７は、ステップＳ２２で分割された前記第１アクセス要求に対応する前記分割データがバッファー８７３に残存していると判断すると（Ｓ２６のＹｅｓ側）、処理をステップＳ２４に移行させる。また、ステップＳ２２で分割された前記第１アクセス要求に対応する前記分割データがバッファー８７３に残存していなければ（Ｓ２６のＮｏ側）、第１入出力部８７は、前記第２分割結合処理を終了する。
【００８２】
このように、前記第１分割結合処理及び前記第２分割結合処理では、第２モジュール９Ｘからメモリー８５への前記第１アクセス要求が送信された場合であって、第２モジュール９Ｘに対応付けて予め設定された前記優先度が前記基準モジュールに対応付けて予め設定された前記優先度より低い場合に、前記第１アクセス要求が複数の前記分割アクセス要求に分割される。これにより、第１調停部８６が、一又は複数の前記分割アクセス要求が未処理の状態で第１モジュール８Ｘからメモリー８５への前記第２アクセス要求が送信された場合において、前記第２アクセス要求を前記分割アクセス要求よりも優先して処理することが可能である。従って、第２モジュール９Ｘによるメモリー８５へのアクセスにより第２モジュール９Ｘより高い前記優先度が設定された第１モジュール８Ｘによるメモリー８５へのアクセスが阻害されることを抑制することが可能である。
【００８３】
また、画像形成装置１０では、第２制御部８及び第３制御部９間におけるデータ伝送路１１を介したデータ転送処理がＰＣＩ−Ｅｘｐｒｅｓｓ規格に従って実行される。そのため、本発明が適用された画像形成装置１０では、第２制御部８及び第３制御部９間においてＰＣＩ−Ｅｘｐｒｅｓｓ規格に従った高速なデータ転送処理が実行されると共に、転送データ量が大きいことに起因して第２モジュール９Ｘによるメモリー８５へのアクセスが第１モジュール８Ｘによるメモリー８５へのアクセスを阻害することが抑制される。
【符号の説明】
【００８４】
１  ：ＡＤＦ
２  ：画像読取部
３  ：画像形成部
４  ：給紙部
５  ：第１制御部
６  ：操作表示部
７  ：記憶部
８  ：第２制御部
８０：バス
８１：ネットＩ／Ｆ
８２：画像処理部
８３：画像出力部
８４：メモリーコントローラー
８５：メモリー
８６：第１調停部
８７：第１入出力部
８７１：分割処理部
８７２：結合処理部
８７３：バッファー
９  ：第３制御部
９０：バス
９１：画像入力部
９２：ファクスＩ／Ｆ
９３：第２調停部
９４：第２入出力部
１０：画像形成装置
１１：データ伝送路
【図１】
2016115132.tif 000003
【図２】
2016115132.tif 000004
【図３】
2016115132.tif 000005
【図４】
2016115132.tif 000006
【図５】
2016115132.tif 000007
【図６】
2016115132.tif 000008
【図７】
2016115132.tif 000009