(57)【要約】【課題】電子ビームを用いた検査・測長時に帯電を起こしにくく、露光時の放出電子による帯電や多層膜の側壁からの漏れ光による転写精度の劣化を抑え、洗浄工程時の多層膜への侵食によるマスク汚染を防ぐことができる多層膜掘り込み型の反射型マスクを提供する。【解決手段】基板と多層膜の間に導電層を有し、掘り込まれた多層膜の側壁に側壁保護膜を有し、前記導電層の膜厚とシート抵抗、および前記側壁保護膜の膜厚が好適な範囲からなることを特徴とする反射型マスク、およびそのためのマスクブランクである。【選択図】    図３
2016009744.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に多層膜を備え、多層膜がパターニングされた反射型マスクであって、前記基板と前記多層膜の間に導電層を有することを特徴とする反射型マスク。
【請求項２】
基板と、前記基板上に多層膜を備え、多層膜がパターニングされた反射型マスクであって、前記多層膜のパターン側壁に側壁保護膜を有することを特徴とする反射型マスク。
【請求項３】
基板と、前記基板上に多層膜を備え、多層膜がパターニングされた反射型マスクであって、前記多層膜のパターン側壁に側壁保護膜を有することを特徴とする請求項１に記載の反射型マスク。
【請求項４】
前記側壁保護膜の膜厚は、少なくとも２ｎｍ以上であることを特徴とする請求項２、または３に記載の反射型マスク。
【請求項５】
前記側壁保護膜は、前記多層膜のパターニングされた掘り込み部を完全に被覆するだけの高さを有することを特徴とする請求項２、または３に記載の反射型マスク。
【請求項６】
前記側壁保護膜の材料は、タンタル、クロム、シリコン、アルミニウム、スズ、インジウム、ニッケル、またはそれらを含む化合物、またはＩＴＯからなることを特徴とする請求項２、３、４、５のいずれかに記載の反射型マスク。
【請求項７】
前記導電層は、２ｎｍ以上であることを特徴とする請求項１、もしくは３〜６のいずれかに記載の反射型マスク。
【請求項８】
前記導電層のシート抵抗は、５ｋΩ／□以下であることを特徴とする請求項１、もしくは３〜７のいずれかに記載の反射型マスク。
【請求項９】
前記導電層は、タンタル、クロム、シリコンのいずれかを含む材料からなることを特徴とする請求項１、もしくは３〜８のいずれかに記載の反射型マスク。
【請求項１０】
基板と、前記基板上に多層膜を備えた反射型マスクブランクであって、前記基板と前記多層膜の間に導電層を有することを特徴とする反射型マスクブランク。
【請求項１１】
前記多層膜の上に保護層、もしくはハードマスク層、またはその両方を有することを特徴とする請求項１０に記載の反射型マスクブランク。
【請求項１２】
前記導電層は、２ｎｍ以上であることを特徴とする請求項１０、または１１に記載の反射型マスクブランク。
【請求項１３】
前記導電層のシート抵抗は、５ｋΩ／□以下であることを特徴とする請求項１０〜１２のいずれかに記載の反射型マスクブランク。
【請求項１４】
前記導電層は、タンタル、クロム、シリコン、またはそれらを含む化合物からなることを特徴とする請求項１０〜１３のいずれかに記載の反射型マスクブランク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型マスク及び反射型マスクブランクに関し、特に極端紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ；以下「ＥＵＶ」と表記する）を光源とするＥＵＶリソグラフィを用いた半導体製造装置などに利用される反射型マスクおよび反射型マスクブランクに関する。
【背景技術】
【０００２】
（ＥＵＶリソグラフィの説明）
近年、半導体デバイスの微細化に伴い、波長が１３．５ｎｍ近傍のＥＵＶを光源に用いたＥＵＶリソグラフィが提案されている。ＥＵＶリソグラフィは光源波長が短く光吸収性が非常に高いため、真空中で露光される必要がある。またＥＵＶの波長領域においては、ほとんどの物質の屈折率は１よりもわずかに小さい程度である。このため、ＥＵＶリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系が使われる。従って、原版となるフォトマスク（以下、マスクと呼ぶ）も、従来の透過型のマスクは使用できないため、反射型のマスクとする必要がある。本発明はＥＵＶ光源に限らず、反射型マスクおよび反射型マスクブランクに関するものであるが、以下、ＥＵＶマスクおよびＥＵＶマスクブランクに代表して記述する。
【０００３】
（ＥＵＶマスクブランクとマスクの構造の説明）
上記のようなＥＵＶマスクを製造する元となるＥＵＶマスクブランクは、低熱膨張基板の上に、露光光源波長に対して高い反射率を示す多層膜と、低反射部となる金属性の吸収層とが順次形成されている。多層膜と吸収層の間に緩衝層を有する構造のＥＵＶマスクブランクもある。
【０００４】
多層膜は、ＥＵＶの入射光に対して６５％程度の反射率を達成できるように設計されており、ＭｏとＳｉが交互に４０〜５０ペア積層した積層膜であり、さらに多層膜の上には保護層として、２〜３ｎｍ厚のルテニウム（Ｒｕ）、あるいは厚さ１０ｎｍ程度のシリコン（Ｓｉ）が積層されている。多層膜材料として、ＭｏやＳｉが使われている理由は、ＥＵＶ光に対する吸収（消衰係数）が小さく、且つＭｏとＳｉのＥＵＶ光での屈折率差が大きいために、ＳｉとＭｏの界面での反射率を高く出来るためである。
【０００５】
更にＥＵＶマスクブランクの基板の裏面には、露光機内で静電チャックするための裏面導電膜が形成される。裏面導電膜は、一般にはＣｒＮ等で構成されているが、導電性があれば良いので、金属元素を含む材料であれば良い。また、通常は静電チャックを使用するため裏面導電膜を有する構造であるが、チャッキング方法によっては、裏面導電膜を省略した構造もありうる。
【０００６】
ＥＵＶマスクブランクからＥＵＶマスクへ加工する際には、ＥＢ（電子線）リソグラフィとエッチング技術とにより吸収層を部分的に除去し、緩衝層を有する構造の場合はこれも同じく除去し、吸収部と反射部とからなる回路パターンを形成する。このように作製されたＥＵＶマスクによって反射された光像が反射光学系を経て半導体基板上に転写される。
【０００７】
（ＥＵＶマスクの吸収層の膜厚と反射率の説明）
反射光学系を用いた露光方法では、マスク面に対して垂直方向から所定角度傾いた入射角（通常６°）で照射されるため、吸収層の膜厚が厚い場合、パターン自身の影が生じてしまい、この影となった部分における反射強度は、影になっていない部分よりも小さいため
、光強度コントラストが低下し、転写パターンにはエッジ部のぼやけや設計寸法からのずれが生じてしまう。これはシャドーイングと呼ばれ、ＥＵＶマスクの原理的な課題の一つである。
【０００８】
このようなパターンエッジ部のぼやけや設計寸法からのずれを防ぐためには、吸収層の膜厚を小さくし、パターンの高さを低くすることが有効であるが、吸収層の膜厚が小さくなると、吸収層における遮光性が低下し、その結果コントラストが低下して、パターンの転写精度が劣化する。つまり、吸収層の膜厚は厚すぎても薄すぎても問題になるので、現在は概ね５０〜９０ｎｍの間になっており、ＥＵＶ光の吸収層での反射率は０．５〜２％程度である。
【０００９】
（ＥＵＶリソグラフィの高ＮＡ化の説明）
一方、ＥＵＶリソグラフィの微細化に向けては、露光装置の光学系の開口数を大きくする高ＮＡ化が必要であると考えられている。しかし、高ＮＡの露光装置はＥＵＶ光の入射角が６°よりも大きくなる為、シャドーイングの影響が大きくなり、転写パターン精度の低下は顕著な問題となる。
【００１０】
この高ＮＡ化におけるシャドーイングの問題を解決するために、保護層と多層膜をエッチングして低反射部を形成する事により回路パターンを形成するＥＵＶマスク（以下、適宜多層膜掘り込み型のＥＵＶマスクと表記する）が提案されている（非特許文献１）。多層膜掘り込み型のＥＵＶマスクは、吸収層が存在せず、多層膜の加工で回路パターンを形成するため、シャドーイングが軽減され、転写精度を向上する事が可能となる。
【００１１】
ここで、ＥＵＶマスクの多層膜の掘り込み方法について説明する。まず、従来のＥＵＶマスクブランク（図１０（ａ）の３００、または同（ｂ）の３０１）を用意し、フォトリソグラフィもしくは電子線リソグラフィによって、回路パターンに対応したレジストパターンを形成する。次に、フッ素系もしくは塩素系ガス（あるいはその両方）を用いたドライエッチングによって、レジストパターンの開口部のハードマスク層６０、保護層３０、多層膜２０を貫通・除去する。ハードマスク層６０を有しない図１０（ａ）のＥＵＶマスクブランク３００の場合は、ハードマスク層６０のドライエッチングは不要である。
【００１２】
ハードマスク層６０は、保護層３０と多層膜２０をエッチング加工するためのエッチングマスクとして機能する材料であり、保護層３０もしくは多層膜２０をフッ素系ガスでエッチングする場合であればフッ素系ガスに耐性の高い材料、塩素系ガスでエッチングする場合であれば塩素系ガスに耐性の高い材料を選択することが望ましい。
【００１３】
特に、多層膜２０を貫通・除去する際に、フッ素系ガス、もしくは塩素系ガス、もしくはその両方を用いるのは、多層膜２０の構成材料であるＭｏとＳｉが、両方のガスに対してエッチング性を有するためである。この際に用いるフッ素系ガスは、例えばＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３、ＳＦ６、塩素系ガスとしては、ＣｌＦ３、Ｃｌ２、ＨＣｌ、ＢＣｌ３等が挙げられる。
【００１４】
多層膜をエッチング加工した後、残ったレジストパターンとハードマスク層パターンを洗浄及びエッチングによって除去し、従来の多層膜掘り込み型のＥＵＶマスク（図１１、４００）が完成する。
【先行技術文献】
【非特許文献】
【００１５】
【非特許文献１】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＳＰＩＥ  Ｖｏｌ．８８８０、８８８０２Ｍ−６、２０１３
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上記の多層膜掘り込み型のＥＵＶマスクでは、金属性の吸収層が存在せず、導電性の無い下地基板の上の多層膜が部分的に除去されるため、電子ビームを用いた検査・測長を行おうとすると、パターン部が帯電するチャージアップという現象が発生し、検査・測長を実施する事が困難になる。また、ＥＵＶ露光の際に光電効果によりマスク表面から放出される電子も帯電し、パターンの転写精度を低下させるという問題も発生する。また、掘り込んだ多層膜の側壁からＥＵＶの漏れ光が発生するため、コントラストが低下する問題が生じる。ここで漏れ光とは多層膜で反射するＥＵＶ光の中で多層膜の側壁から漏れ出てくる光のことである。さらに、回路パターン形成後の多層膜はマスク製造工程における酸やアルカリなどを用いた洗浄によって、露出している多層膜の側壁（ＳｉとＭｏ）が侵食されてパーティクルが発生し、マスクを汚染してしまう問題も生じる。
【００１７】
本発明は上記問題点に鑑みてなされたものであり、電子ビームを用いた検査・測長、およびＥＵＶ露光の際の光電効果による放出電子に対してもチャージアップや帯電を起こし難くすることの他に、多層膜の側壁からのＥＵＶの漏れ光によるコントラスト低下と、洗浄工程時の多層膜の侵食によるマスク汚染を防ぐ事を目的とするものである。
【課題を解決するための手段】
【００１８】
上述の課題を解決するために、請求項１に記載の発明は、基板と、前記基板上に多層膜を備え、多層膜がパターニングされた反射型マスクであって、前記基板と前記多層膜の間に導電層を有することを特徴とする反射型マスクとしたものである。
【００１９】
請求項２に記載の発明は、基板と、前記基板上に多層膜を備え、多層膜がパターニングされた反射型マスクであって、前記多層膜のパターン側壁に側壁保護膜を有することを特徴とする反射型マスクとしたものである。
【００２０】
請求項３に記載の発明は、基板と、前記基板上に多層膜を備え、多層膜がパターニングされた反射型マスクであって、前記多層膜のパターン側壁に側壁保護膜を有することを特徴とする請求項１に記載の反射型マスクとしたものである。
【００２１】
請求項４に記載の発明は、前記側壁保護膜の膜厚は、少なくとも２ｎｍ以上であることを特徴とする請求項２、または３に記載の反射型マスクとしたものである。
【００２２】
請求項５に記載の発明は、前記側壁保護膜は、前記多層膜のパターニングされた掘り込み部を完全に被覆するだけの高さを有することを特徴とする請求項２、または３に記載の反射型マスクとしたものである。
【００２３】
請求項６に記載の発明は、前記側壁保護膜の材料は、タンタル、クロム、シリコン、アルミニウム、スズ、インジウム、ニッケル、またはそれらを含む化合物、またはＩＴＯからなることを特徴とする請求項２、３、４、５のいずれかに記載の反射型マスクとしたものである。
【００２４】
請求項７に記載の発明は、前記導電層は、２ｎｍ以上であることを特徴とする請求項１、もしくは３〜６のいずれかに記載の反射型マスクとしたものである。
【００２５】
請求項８に記載の発明は、前記導電層のシート抵抗は、５ｋΩ／□以下であることを特徴とする請求項１、もしくは３〜７のいずれかに記載の反射型マスクとしたものである。
【００２６】
請求項９に記載の発明は、タンタル、クロム、シリコンのいずれかを含む材料からなることを特徴とする請求項１、もしくは３〜８のいずれかに記載の反射型マスクとしたものである。
【００２７】
請求項１０に記載の発明は、基板と、前記基板上に多層膜を備えた反射型マスクブランクであって、前記基板と前記多層膜の間に導電層を有することを特徴とする反射型マスクブランクとしたものである。
【００２８】
請求項１１に記載の発明は、前記多層膜の上に保護層、もしくはハードマスク層、またはその両方を有することを特徴とする請求項１０に記載の反射型マスクブランクとしたものである。
【００２９】
請求項１２に記載の発明は、前記導電層は、２ｎｍ以上であることを特徴とする請求項１０、または１１に記載の反射型マスクブランクとしたものである。
【００３０】
請求項１３に記載の発明は、前記導電層のシート抵抗は、５ｋΩ／□以下であることを特徴とする請求項１０〜１２のいずれかに記載の反射型マスクブランクとしたものである。
【００３１】
請求項１４に記載の発明は、前記導電層は、タンタル、クロム、シリコン、またはそれらを含む化合物からなることを特徴とする請求項１０〜１３のいずれかに記載の反射型マスクブランクとしたものである。
【発明の効果】
【００３２】
ＥＵＶマスクの電子ビームを用いた検査や測長工程においてチャージアップする事がなく、精度良く検査や測長をする事ができる。また、ＥＵＶ露光時の放出電子の帯電による影響も防ぎ、良好な転写特性を得る事が出来る。
【００３３】
ＥＵＶマスクを用いた半導体等の回路パターンの転写形成において、多層膜の側壁からのＥＵＶの漏れ光によるコントラストの低下を無くし、高い精度の転写パターンを形成する事ができる。
【００３４】
ＥＵＶマスクの洗浄工程における多層膜への侵食を防ぐことが可能となるため、マスク欠陥品質の低下を抑えることが可能となり、高い精度の転写パターンを形成する事ができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の２種類の反射型マスクブランクの構造の概略断面図。
【図２】本発明の反射型マスクの一例の構造の概略断面図。
【図３】本発明の反射型マスクの他の例の構造の概略断面図。
【図４】本発明の図２（ａ）の反射型マスクの作製工程の一部を示す概略断面図。
【図５】本発明の図２（ａ）の反射型マスクの作製工程の他の部分を示す概略断面図。
【図６】本発明の図３（ａ）の反射型マスクの作製工程の一部を示す概略断面図。
【図７】本発明の図３（ｂ）の反射型マスクの作製工程の一部を示す概略断面図。
【図８】本発明の実施例の反射型マスクと従来の反射型マスクのＮＩＬＳ（コントラスト）。
【図９】本発明の実施例の反射型マスクと従来の反射型マスクの検出欠陥数。
【図１０】従来の２種類の反射型マスクブランクの概略断面図。
【図１１】従来の多層膜掘り込み型の反射型マスクの概略断面図。
【発明を実施するための形態】
【００３６】
以下、本発明に係る実施形態について、図面を参照しながら説明する。 
【００３７】
まず、本発明のＥＵＶマスクブランクの構成について説明する。図１（ａ）、（ｂ）は本発明のＥＵＶマスクブランクの実施の形態例の概略断面図である。即ち、本例のＥＵＶマスクブランクの構成は、１００または１０１である。どちらも、基板１の上に導電層５を、その上に多層膜２を、その上に保護層３を有している。図１には、基板１の裏面に裏面導電膜４を有した構造を図示しているが、ＥＵＶマスクのチャッキング方法によっては、裏面導電膜を省略した形態もありうる。１０１は、保護層３と多層膜２をエッチング加工するためのエッチングマスクとして機能するハードマスク層６を備えている。
【００３８】
次に、本発明のＥＵＶマスクの構成について説明する。図２（ａ）、（ｂ）、図３（ａ）、（ｂ）は、本発明のＥＵＶマスクの実施の形態例の概略断面図である。即ち、本例のＥＵＶマスクの構成は、２００、２０１、２０２、２０３である。
【００３９】
図２、図３に示す本発明のＥＵＶマスク２００、２０１、２０２、２０３は、多層膜をエッチングすることにより形成された回路パターン領域を有しており、図２（ａ）、図３（ａ）、（ｂ）に示す２００、２０２、２０３は、基板１と多層膜パターン２ａとの間に導電層５を有している。
【００４０】
図２（ｂ）、図３（ａ）、（ｂ）に示す本発明のＥＵＶマスク２０１、２０２、２０３は、多層膜パターン２ａの側壁が側壁保護膜７、もしくは７ａにより被覆された構造となっている。特に、図３（ｂ）の２０３は、多層膜パターン２ａの掘り込み部が側壁保護膜７ａによって、完全に充填された構造となっている。
【００４１】
（本発明の反射型マスク及びマスクブランクの構成の詳細：導電層）
図１、及び図２（ａ）、図３（ａ）、（ｂ）における導電層のシート抵抗は、電子ビームによる検査、測長や、ＥＵＶ露光への影響を要求精度以内に抑えるために、５ｋΩ／□以下が好適である。また、膜厚は薄い方がコスト上メリットはあるが、薄すぎると膜の均一性が損なわれるとともに、シート抵抗が大きくなるため、２ｎｍ以上が必要である。
【００４２】
導電層の材料としては、タンタル、クロム、シリコン、アルミニウム、金、白金、パラジウム、銀、銅、鉛、スズ、ニッケル、またはそれらを含む化合物が好適であるが、非酸化特性、洗浄液耐性、コスト、環境適性を含めた総合的な観点から、タンタル、クロム、シリコン、またはそれらを含む化合物が特に好ましい。
【００４３】
（本発明の反射型マスクの構成の詳細：側壁保護膜）
本発明のＥＵＶマスクの側壁保護膜の詳細について説明する。本発明におけるＥＵＶマスク２０１、２０２、２０３には、前記多層膜パターンの側壁に、ＥＵＶの漏れ光を防ぎ、かつ、洗浄薬液に対して耐性（洗浄液耐性）を有する側壁保護膜が形成されている。
【００４４】
ここで、前記洗浄薬液とは、ＥＵＶマスクの製造工程において異物、レジスト等を除去することを目的として用いられる液体を意味する。また、「洗浄薬液に対して耐性を有する」とは、上記洗浄薬液と接触しても、多層膜が侵食、溶解等されず、異物、汚染等を発生させないことを意味する。
【００４５】
前記側壁保護膜は、薄すぎると側壁からの漏れ光を抑える効果が小さくなる。薄くても側壁からの漏れ光を抑える効果を維持するには、ＥＵＶ光に対する吸収性（消衰係数）が大きい材料が望ましい。一方、洗浄液耐性については、一般に酸化物薄膜の方が非酸化物よりも耐性が高いため望ましいが、通常酸素が含まれると導電性が低下するため、チャー
ジアップ防止の上では薄い方が望ましい。
【００４６】
前述のように、側壁保護膜については薄い方がよい理由と厚い方がよい理由があり、従って好適な膜厚範囲が存在し、その範囲は膜材料にも依存するが、少なくとも均一性の観点から２ｎｍ以上の膜厚が必要である。また、側壁保護膜はパターンのスペース部の両側に付くので、パターンの最小スペース寸法の１／２以下であることが望ましい。
【００４７】
特に、酸化の程度や膜厚によって導電性が不足する材料においては、図３（ａ）、（ｂ）に示す２０２、２０３の形態のように、側壁保護膜７、もしくは７ａと、導電膜５の両方を用いることにより、本発明が解決しようとする課題を効果的に克服することができる。
【００４８】
側壁保護膜の材料としては、タンタル、クロム、シリコン、アルミニウム、スズ、インジウム、金、白金、パラジウム、銀、銅、鉛、スズ、ニッケル、またはそれらを含む化合物が好適であるが、ＥＵＶ光に対する吸収性（消衰係数）、洗浄液耐性、コスト、環境適性を含めた総合的な観点から、タンタル、クロム、シリコン、アルミニウム、スズ、インジウム、ニッケル、またはそれらを含む化合物、またはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）が特に好ましい。このうちＩＴＯは通常透明導電膜として用いられるが、ＥＵＶ光に対する吸収性（消衰係数）、導電性、洗浄液耐性の点で優れている。
【００４９】
図２（ｂ）、図３（ａ）に示す２０１、２０２の前記側壁保護膜７の形成には、スパッタリング、化学蒸着法（ＣＶＤ法：Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）、物理蒸着法などを用いて形成することが可能である。特に、ＥＵＶマスクは熱に弱いため（高温になると、Ｍｏ／Ｓｉ多層膜の界面で遷移層が成長し、反射率が低下する）、比較的低温で行なえるスパッタリング、プラズマＣＶＤや光ＣＶＤが好適である。
【００５０】
プラズマＣＶＤを用いる場合、材料ガスはＳｉＨ４、ＴＥＯＳ（テトラエトキシシラン）、ＴＲＩＥＳ（トリエトキシシラン）、ＡｌＲ３などが使われるが、この限りではない。
【００５１】
側壁保護膜の別の形成方法として、図３（ｂ）に示すＥＵＶマスク２０３のように、多層膜パターン２ａの掘り込み部を側壁保護層によって完全に充填する方法を図７に示す。図７（ａ）に示すように、多層膜を掘り込んだＥＵＶマスク２００の基板表面に形成された導電層５の側壁の一部に、カソード電極２４を取り付け、ＥＵＶマスク２００全体とアノード電極２３をめっき浴２２に浸漬させる。次いで、アノード電極２３とカソード電極２４に電流を流すと、多層膜パターン２ａの掘り込み部の導電層５が露出した箇所からめっき物質が成長し、掘り込み部を充填した側壁保護膜７ａが形成される。
【００５２】
本発明のＥＵＶマスク２０３における側壁保護膜７ａの高さは、多層膜パターン２ａの側壁を完全に被覆し、充填するため、少なくとも元々の多層膜の厚さ以上の高さがあれば良い。特に、側壁保護膜７ａの高さと、多層膜パターン２ａと保護層パターン３ａを合わせた厚さが同じである場合は、シャドーイングの問題はまったく発生しない。
【実施例１】
【００５３】
まず、本発明の図２（ａ）２００のＥＵＶマスクを作製した実施例を、図４、図５により説明する。まず、図１（ｂ）１０１と同じ構造のＥＵＶマスクブランクを用意した。このブランクは、低熱膨張基板１の表面に、５ｎｍ厚のＴａからなる導電層５が、その上に波長１３．５ｎｍのＥＵＶ光に対して反射率が６４％程度となるように設計されたＭｏとＳｉの４０ペアの多層膜２、更にその上に２．５ｎｍ厚のＲｕの保護層３、更にその上に７０ｎｍ厚のＴａＳｉからなるハードマスク層６が、順次形成されている。
【００５４】
上記ブランクに対し、図４（ａ）のように、ポジ型化学増幅レジスト（ＦＥＰ１７１：富士フイルムエレクトロニクスマテリアルズ）８を３００ｎｍの膜厚で塗布し、電子線描画機（ＪＢＸ９０００：日本電子）によって描画後、１１０℃、１０分のＰＥＢ（描画後ベーキング）、およびスプレー現像（ＳＦＧ３０００：シグマメルテック）により、レジストパターン８ａを形成した（図４（ｂ））。
【００５５】
次に、ドライエッチング装置を用いて、ＣＦ４プラズマとＣｌ２プラズマにより、ハードマスク層６をエッチングする。その後、ドライエッチング装置を用いてＣＨＦ３プラズマ（ドライエッチング装置内の圧力５０ｍＴｏｒｒ、ＩＣＰ（誘導結合プラズマ）パワー５００Ｗ、ＲＩＥ（反応性イオンエッチング）パワー２０００Ｗ、ＣＨＦ３流量２０ｓｃｃｍ、処理時間６分、これらは、以下の記述で同じ）により、Ｒｕの保護層３と多層膜２とを垂直性ドライエッチングで貫通・除去し、図５（ａ）のパターンを形成した。
【００５６】
次に、硫酸系の剥離液とアンモニア過酸化水素水により、レジスト剥離・洗浄を実施し、図５（ｂ）の構造を形成した。最後に、ドライエッチング装置を用いて、ＣＦ4プラズマとＣｌ２プラズマにより、ハードマスク層パターン６ａを除去することにより、図５（ｃ）に示すＥＵＶマスク２００を作製した。
【実施例２】
【００５７】
次に、本発明の図３（ａ）２０２のＥＵＶマスクを作製した実施例を説明する。まず、実施例１と同じ材料、工程によって、図５（ａ）と同じ構造の、ドライエッチングで膜減りしたレジストパターン８ａ’、ハードマスク層パターン６ａ、保護層パターン３ａ、多層膜パターン２ａをもつ、工程途中のＥＵＶマスクを作製した。
【００５８】
次に、プラズマＣＶＤ装置を高周波電力１３．５６ＭＨｚ、反応圧力を１Ｔｏｒｒに設定し、材料ガスのＴＲＩＥＳを５０℃に加温して酸化シリコンを２０ｎｍの厚さで成膜し、図６（ａ）に示すように、パターン全体が酸化シリコンからなる側壁保護膜７によって被覆された構造を得た。
【００５９】
その後、硫酸系の剥離液とアンモニア過酸化水素水により、レジスト剥離・洗浄を実施したところ、レジストパターン８ａ’とともに、レジストパターン８ａ’の上面と、同じく側面部の酸化シリコンがリフトオフされ、図６（ｂ）に示す形状を得た。最後に、ドライエッチング装置を用いて、ＣＦ４プラズマとＣｌ２プラズマにより、ハードマスク層パターン６ａと、ハードマスク層パターン６ａの側面部の酸化シリコンを除去することにより、図６（ｃ）に示す本発明のＥＵＶマスク２０２を作製した。
【００６０】
このようにして作製したＥＵＶマスク２０２のパターンを寸法測定用電子顕微鏡（ＬＷＭ９０００：アドバンテスト）で測定した。評価パターンは、ライン設計寸法４４ｎｍの１：１のライン＆スペースパターンとした。その結果、チャージアップの影響を受けることなく寸法測定が実施でき、そのラインの多層膜部の寸法は約４４ｎｍである事を確認した。
【００６１】
さらに、図１１の従来の多層膜掘り込み型のＥＵＶマスクと、本発明のＥＵＶマスク２０２のＮＩＬＳをリソグラフィーシミュレーションによって比較した。ここで、ＮＩＬＳとは空中像強度対数勾配であり、光強度コントラストの指標となり、ＮＩＬＳが大きいほど良好な転写パターンが得られる。既述のように、ＥＵＶ露光ではマスク面に対して垂直方向から６°程度傾いた方向から入射するため、ＮＩＬＳの評価は、ライン＆スペースパターンの長さ方向がＥＵＶ光に対して平行な場合と垂直な場合に分けて行った。結果として、図８（ａ）、（ｂ）に示すように、どちらの場合においても、本発明のＥＵＶマスク
は側壁保護膜によりＥＵＶの漏れ光が低減されているので、良い結果が得られた。
【００６２】
このようにして作製した側壁保護膜を有するＥＵＶマスクと、従来型のＥＵＶマスクの両方を用意し、１０ｘ１０ｃｍ内に４４ｎｍのライン&スペースパターンを敷き詰めたメインパターン領域を、マスク欠陥検査装置にて検査を実施した。その結果、本発明のＥＵＶマスクは、従来のＥＵＶマスクに比べて、マスク作製直後（洗浄１回後）で、欠陥数は約１／５０に低減していた（図９）。また、本発明のＥＵＶマスクは、洗浄を繰り返しても欠陥数が増えないが、従来のＥＵＶマスクは、洗浄回数の増加に伴い欠陥数が増加した（図９）。これは、多層膜の露出した側壁が洗浄するほど荒れが生じ、パーティクルが発生しているためと考えられる。
【００６３】
上述のように、ＥＵＶの漏れ光による影響がなく、高い精度の転写パターンを得る事ができ、かつ、洗浄液耐性があり、さらには電子ビームによる検査・測長が精度よく実施できるＥＵＶマスクを作製する事ができた。
【産業上の利用可能性】
【００６４】
本発明は、半導体集積回路等の製造に際して使用されるＥＵＶ露光用等の反射型フォトマスクのうち、多層膜を掘り込んで低反射部を形成する型の反射型フォトマスクにおいて、電子ビームを用いた検査や測長工程においてチャージアップの影響を受けず、マスクの側面からの漏れ光による転写精度の低下を防ぎ、かつ、洗浄薬液と接触しても、異物、汚染等を発生させない反射型フォトマスクとして使用することができる。
【符号の説明】
【００６５】
１、１０ 基板
２、２０ 多層膜
２ａ、２０ａ 多層膜パターン
３ 保護層
３ａ、３０ａ 保護層パターン
４、４０ 裏面導電膜
５ 導電層
６、６０ ハードマスク層
６ａ ハードマスク層パターン
７ 側壁保護膜
７ａ 掘り込み部に充填された側壁保護膜
８ レジスト
８a レジストパターン
８a’ ドライエッチングで膜減りしたレジストパターン
２１ 容器
２２ めっき浴
２３ アノード電極
２４ カソード電極
２５…電源
１００ 本発明の反射型マスクブランク
１０１ 本発明の別の反射型マスクブランク
２００ 本発明の反射型マスク
２０１ 本発明の別の反射型マスク
２０２ 本発明の別の反射型マスク
２０３ 本発明の別の反射型マスク
３００ 従来の多層膜掘り込み型の反射型マスク
【図１】
2016009744.tif 000003
【図２】
2016009744.tif 000004
【図３】
2016009744.tif 000005
【図４】
2016009744.tif 000006
【図５】
2016009744.tif 000007
【図６】
2016009744.tif 000008
【図７】
2016009744.tif 000009
【図８】
2016009744.tif 000010
【図９】
2016009744.tif 000011
【図１０】
2016009744.tif 000012
【図１１】
2016009744.tif 000013