(57)【要約】【課題】アライメントマークを厚膜配線で形成した場合、アライメントマークのサイズや形状、表面状態のばらつきが大きくなり、組立工程の設備でアライメント性が悪くなるという問題が発生する。【解決手段】半導体基板と、前記半導体基板上の配線とアライメントマークと、前記半導体基板上の前記配線と前記アライメントマークとを覆うパッシベーション膜と、前記パッシベーション膜上の再配線とを備え、前記再配線の膜厚は前記配線の膜厚よりも厚く、前記アライメントマークは、前記配線と同材料で形成されており、平面視において、前記再配線に囲まれた第１開口部内に位置している半導体装置。【選択図】図２
2016178259.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上の配線とアライメントマークと、
前記半導体基板上の前記配線と前記アライメントマークとを覆うパッシベーション膜と、
前記パッシベーション膜上の再配線とを備え、
前記再配線の膜厚は前記配線の膜厚よりも厚く、
前記アライメントマークは、前記配線と同材料で形成されており、平面視において、前  記再配線に囲まれた第１開口部内に位置している半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記アライメントマークは、平面視において、前記再配線により四方を囲まれた前記第１開口部内に位置している半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記アライメントマーク上に前記パッシベーション膜により囲まれた第２開口部が形成されている半導体装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の半導体装置において、
前記再配線を覆う保護膜をさらに備えている半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記保護膜は前記アライメントマークを覆っている半導体装置。
【請求項６】
請求項４に記載の半導体装置において、
前記アライメントマーク上に前記保護膜により囲まれた第３開口部が形成されており、
前記再配線により囲まれた前記第１開口部の側面は前記保護膜に覆われている半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記再配線は複数の再配線が積層された積層膜からなり、
少なくとも最上層の再配線は、前記最上層の再配線より下の再配線よりも酸化しにくい材料からなる半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記最上層の再配線は主に金からなり、前記最上層の再配線より下の前記再配線は主に銅からなる半導体装置。
【請求項９】
請求項４に記載の半導体装置において、
前記アライメントマーク上の前記保護膜により囲まれた第３開口部が形成されており、
前記保護膜により囲まれた前記第３開口部は、平面視において、前記再配線に囲まれた前記第１開口部を含むように形成されている半導体装置。
【請求項１０】
請求項４に記載の半導体装置において、
前記再配線は、第１再配線と第２再配線とを有し、
前記第１再配線と前記第２再配線とは、分離領域により分離されており、
前記保護膜により囲まれた第３開口部は、平面視において、前記第２再配線により囲まれた前記第１開口部を含み、前記保護膜は、前記第１再配線と前記分離領域とを連続して覆うように形成されている半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記第２再配線と前記分離領域は、平面視において、前記第１再配線により四方を囲まれている半導体装置。
【請求項１２】
請求項１０または１１のいずれか一つに記載の半導体装置において、
前記第１再配線は電流経路を構成し、前記第２再配線は電流経路を構成しないダミー再配線である半導体装置。
【請求項１３】
請求項１〜１２のうちのいずれか１項に記載の半導体装置において、
前記アライメントマークの膜厚は０．２μｍから２μｍであり、
前記再配線の膜厚は５μｍから３０μｍである半導体装置。
【請求項１４】
請求項１〜１３のうちのいずれか１項に記載の半導体装置において、
前記アライメントマークの形状は、平面視においてＬ字型、十字型、正方形を含む矩形、または円形型である半導体装置。
【請求項１５】
請求項１〜１４のうちのいずれか１項に記載の半導体装置において、
前記再配線は主に銅あるいは銅合金を含む単層配線および主に銅を含む多層配線のうちのいずれかからなる半導体装置。
【請求項１６】
請求項１〜１５のうちのいずれか１項に記載の半導体装置において、
前記アライメントマークは、前記半導体基板のパッケージ組立工程において使用するアライメントマークである半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、パッシベーション膜上に厚膜再配線を形成した半導体装置に関するものである。
【背景技術】
【０００２】
従来、パッケージの高密度化を目的としてパッシベーション膜上に厚膜再配線を形成した半導体装置が開発されている。そのような半導体装置では、パッケージ組立工程で厚膜再配線層の位置合わせのためのアライメントマークを、通常、パッシベーション膜上の厚膜再配線と同一材質の配線で形成している（例えば特許文献１参照）。
【０００３】
図１２（ａ）は従来の代表的なアライメントマークをパッシベーション膜上に形成した半導体装置（半導体チップ）１の平面図である。半導体装置１上には、バンプ２とアライメントマーク３が形成されている。
【０００４】
図１２（ｂ）は、図１２（ａ）に示す半導体装置１のＩ−Ｉ間の断面図である。図１２（ｂ）において、半導体基板４上に配線層５、パッシベーション膜６、再配線層７が形成されている。再配線層７上に、アライメントマーク３と電極パッド８とが同一材質の厚膜再配線で形成されており、電極パッド８上にはバンプ２が形成されている。
【０００５】
この構造では、アライメントマーク３が電極パッド８と同層に同一材質で形成されており、アライメントマーク３と電極パッド８を同じ工程で形成することができる。このため、アライメントマーク３を形成するために追加工程を必要とせず、コストを抑えることができる。また、アライメントマーク３と電極パッド８の位置関係を高精度で配置することができる。
【０００６】
なお、ここではバンプと再配線を形成した半導体装置を例として説明したが、この構造はワイヤーボンドで外部と接続する半導体装置においても同様の効果をもたらす。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１４４１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記した従来構造では、アライメントマーク３を厚膜再配線で形成するため、アライメントマーク３のパターニングに時間がかかり、アライメントマーク３のサイズ、形状、および表面状態のばらつきが大きくなるという課題がある。
【０００９】
特に、近年のパワー半導体等、高耐圧や低抵抗の配線として半導体チップ平面上の大部分に厚膜再配線を形成する場合には、アライメントマーク周囲の同層の厚膜再配線のサイズや形状、表面状態のばらつきがアライメントに重大な影響を与える。
【００１０】
アライメントマークのサイズ、形状、および表面状態のばらつきが大きくなると、例えばワイヤーボンダーなどの組立工程の設備でアライメント性が悪くなる。このように、設備でアライメントが取れないと手動でのアライメントが必要となり、少数のチップでアライメント不良が発生しただけでも生産性は著しく低下する。
【００１１】
さらに、アライメント性を考慮してアライメントマーク近傍に同層の厚膜再配線を形成しない場合には、半導体チップ平面内で使用できない無駄な面積が大きくなり、チップサイズが拡大してチップコストが上昇する。
【００１２】
そこで、本発明は、上記課題に鑑みて、厚膜再配線をパッシベーション膜上に形成した半導体装置において、チップサイズの拡大を抑制しつつ、かつ、厚膜再配線層のアライメント性を向上させることのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の半導体装置は、半導体基板と、前記半導体基板上の配線とアライメントマークと、前記半導体基板上の前記配線と前記アライメントマークとを覆うパッシベーション膜と、前記パッシベーション膜上の再配線とを備え、前記再配線の膜厚は前記配線の膜厚よりも厚く、前記アライメントマークは、前記配線と同材料で形成されており、平面視において、前記再配線に囲まれた第１開口部内に位置している。
【００１４】
また、本発明の半導体装置において、前記アライメントマークは、平面視において、前記再配線により四方を囲まれた前記第１開口部内に位置していることが好ましい。
【００１５】
また、本発明の半導体装置において、前記アライメントマーク上に前記パッシベーション膜により囲まれた第２開口部が形成されていることが好ましい。
【００１６】
また、本発明の半導体装置において、前記再配線を覆う保護膜をさらに備えていることが好ましい。
【００１７】
また、本発明の半導体装置において、前記保護膜は前記アライメントマークを覆っていることが好ましい。
【００１８】
また、本発明の半導体装置において、前記アライメントマーク上に前記保護膜により囲まれた第３開口部が形成されており、前記再配線により囲まれた前記第１開口部の側面は前記保護膜に覆われていることが好ましい。
【００１９】
また、本発明の半導体装置において、前記再配線は複数の再配線が積層された積層膜からなり、少なくとも最上層の再配線は、前記最上層の再配線より下の再配線よりも酸化しにくい材料からなることが好ましい。
【００２０】
また、本発明の半導体装置において、前記最上層の再配線は主に金からなり、前記最上層の再配線より下の前記再配線は主に銅からなることが好ましい。
【００２１】
また、本発明の半導体装置において、前記アライメントマーク上の前記保護膜により囲まれた第３開口部が形成されており、前記保護膜により囲まれた前記第３開口部は、平面視において、前記再配線に囲まれた前記第１開口部を含むように形成されていることが好ましい。
【００２２】
また、本発明の半導体装置において、前記再配線は、第１再配線と第２再配線とを有し、
前記第１再配線と前記第２再配線とは、分離領域により分離されており、前記保護膜により囲まれた第３開口部は、平面視において、前記第２再配線により囲まれた前記第１開口部を含み、前記保護膜は、前記第１再配線と前記分離領域とを連続して覆うように形成されていることが好ましい。
【００２３】
また、本発明の半導体装置において、前記第２再配線と前記分離領域は、平面視において、前記第１再配線により四方を囲まれていることが好ましい。
【００２４】
また、本発明の半導体装置において、前記第１再配線は電流経路を構成し、前記第２再配線は電流経路を構成しないダミー再配線であることが好ましい。
【００２５】
また、本発明の半導体装置において、
前記アライメントマークの膜厚は０．２μｍから２μｍであり、前記再配線の膜厚は５μｍから３０μｍであることが好ましい。
【００２６】
また、本発明の半導体装置において、前記アライメントマークの形状は、平面視においてＬ字型、十字型、正方形を含む矩形、または円形型であることが好ましい。
【００２７】
また、本発明の半導体装置において、前記再配線は主に銅あるいは銅合金を含む単層配線および主に銅を含む多層配線のうちのいずれかからなることが好ましい。
【００２８】
また、本発明の半導体装置において、前記アライメントマークは、前記半導体基板のパッケージ組立工程において使用するアライメントマークであることが好ましい。
【発明の効果】
【００２９】
本発明の半導体装置によれば、厚膜再配線に囲まれた、厚膜再配線より下層に配置された再配線層の薄膜配線でアライメントマークを形成することにより、アライメントマークのサイズや形状、表面状態のばらつきを抑えることができる。また、アライメントマークの周囲の厚膜再配線とアライメントマークとのコントラストを大きくすることができる。そのため、アライメント性が向上する。さらに、アライメントマークの周囲を厚膜再配線として使用できるため、半導体チップの拡大を抑制することができる。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の第１実施形態に係る半導体装置の再配線層の平面形状の一例を示す平面図である。
【図２】図２は、本発明の第１実施形態に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。
【図３】図３は、本発明の第１実施形態に係る半導体装置のアライメントマーク部の製造方法の一例を示す工程断面図である。
【図４】図４は、本発明の第１実施形態の変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。
【図５】図５は、本発明の第２実施形態に係る半導体装置のアライメントマーク部の形状の一例を示す断面図である。
【図６】図６は、本発明の第２実施形態の第１変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。
【図７】図７は、本発明の第２実施形態の第２変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。
【図８】図８は、本発明の第２実施形態の第３変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。
【図９】図９は、本発明の第３実施形態に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。
【図１０】図１０は、本発明の第１から第３の実施形態に共通する変形例に係る半導体装置のアライメントマーク部の平面形状の一例を示す平面図である。
【図１１】図１１は、本発明の第１から第３の実施形態に共通する変形例に係る半導体装置のアライメントマーク部の平面形状の一例を示す平面図である。
【図１２】図１２は、従来技術に係る半導体装置の再配線層の形状の一例を示す平面図および断面図である。
【発明を実施するための形態】
【００３１】
以下に示す本実施形態の説明においては、簡略化のために、半導体基板上に配線層が１層、パッシベーション膜が１層の構造の場合を取り上げるが、これは一例である。言うまでもなく、配線層およびパッシベーション膜が多層の場合も本発明に含まれるものである。
【００３２】
本実施形態の説明において配線層又は再配線層とは、内部あるいは表面に配線又は再配線が形成された層間絶縁膜と当該配線又は再配線を含む層を意味するものと定義する。
【００３３】
また、本実施形態の説明において省略しているが、配線層および再配線層にはそれぞれ配線又は再配線以外に異なる層の配線どうし又は再配線どうしを接続するビア等も含む。
【００３４】
また、本実施形態の説明において用いる材料は一例であり、本技術分野に用いられる材料であれば、その他の材料であっても同様に用いることができる。
【００３５】
また、本実施形態の説明に開示した製造方法は一例であり、本技術分野に用いられる他の製造方法を用いても同様に製造することが可能である。
【００３６】
（第１実施形態）
本発明の第１実施形態に係る半導体装置について、図１、図２を参照しながら説明する。
【００３７】
図１は本発明の第１実施形態における半導体装置の再配線層の平面形状の一例を示す平面図である。半導体装置１には、パッシベーション膜６上に厚膜再配線で形成された電極パッド８１および再配線８２と、再配線８２に設けられた開口部８３（第１開口部）の直下のパッシベーション膜の下に配線５ａと同層に形成されたアライメントマーク３１が配置されている。
【００３８】
電極パッド８１は例えば１辺の長さが５０μｍから３００μｍの略正方形または略長方形で形成される。アライメントマーク３１は例えば１辺の長さが５０μｍから１００μｍの正方形または長方形内に収まるサイズで形成される。再配線８２に囲まれた開口部８３は例えばアライメントマーク３１より１辺あたり５μｍから３０μｍ大きいサイズで形成される。
【００３９】
図２（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。図２（ａ）は、図１におけるアライメントマーク３１周辺の拡大図であり、図２（ｂ）は、図２（ａ）のＩＩ−ＩＩ間の断面図である。
【００４０】
図２（ｂ）において、半導体基板４上に配線層５が形成され、配線層５上に、配線５ａ（図示せず）と、配線５ａと同層に形成されたアライメントマーク３１が形成され、配線５ａとアライメントマーク３１とを覆うパッシベーション膜６がこの順に形成されている。また、パッシベーション膜６上に、再配線８２が形成されている。再配線８２にはアライメントマーク３１の直上で開口部８３が形成されている。
【００４１】
ここで、半導体基板４は例えばシリコン（Ｓｉ）で形成され、厚さは５０μｍから８００μｍである。配線層５の主体は例えば酸化シリコン（ＳｉＯ2）膜からなる層間絶縁膜であり、図示しないが、配線層５の内部あるいは表面には例えばアルミニウム（Ａｌ）などからなる配線５ａが形成されている。また、配線層５上の所定領域には、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、アルミニウム合金、銅合金などからなるアライメントマーク３１が形成されている。
【００４２】
ここで、配線層５の厚さは０．３μｍから４μｍ、配線５ａおよびアライメントマーク３１の厚さは０．２μｍから２μｍである。また、パッシベーション膜６は例えば窒化シリコン（ＳｉＮ）膜で形成され、その厚さは０．５μｍから２μｍである。さらに、再配線は例えば銅（Ｃｕ）、銅合金などからなり、その厚さは５μｍから３０μｍである。本発明の半導体装置の一態様として、再配線の膜厚は配線の膜厚よりも厚いことが好ましい。
【００４３】
次に、本実施形態に係る半導体装置の製造方法の一例について、図３（ａ）、（ｂ）を参照しながら説明する。図３（ａ）、（ｂ）は、本発明の第１実施形態に係る半導体装置のアライメントマーク部の製造方法の一例を示す工程断面図である。
【００４４】
なお、ここでは、一例として、アライメントマーク３１はアルミニウム（Ａｌ）、パッシベーション膜６は窒化シリコン（ＳｉＮ）膜、再配線８２は銅（Ｃｕ）でそれぞれ形成される場合を説明する。
【００４５】
まず、図３（ａ）に示すように、半導体基板４の上に、配線層５を形成する。配線層５の層間絶縁膜は、例えば化学気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を用いて形成する。また、図示しないが、配線層５に含まれる配線は、アルミニウム（Ａｌ）ならスパッタ法、銅（Ｃｕ）ならダマシン法を用いて形成すればよい。
【００４６】
次に、例えばスパッタ法により、チタン（Ｔｉ）と窒化チタン（ＴｉＮ）とからなるバリアメタル膜とアルミニウム（Ａｌ）膜とを堆積する。その後、堆積されたバリアメタル膜およびアルミニウム膜をリソグラフィ法およびエッチング法を用いて、後に再配線８２に囲まれた開口部の直下となる領域に、アライメントマーク３１をパターニング形成する。
【００４７】
なお、図示はしないが、アライメントマーク３１をパターニング形成する際に、同時に、配線層５上の所定領域に上層配線を形成しても構わない。
【００４８】
次に、アライメントマーク３１上を含む配線層５上に、例えばＣＶＤ法により、窒化シリコン（ＳｉＮ）よりなるパッシベーション膜６を形成する。
【００４９】
次に、図３（ｂ）に示すように、パッシベーション膜６上に、例えばスパッタ法により、図示しない窒化チタン（ＴｉＮ）膜および銅（Ｃｕ）シード膜を堆積し、その上にレジストを塗布する。次に、リソグラフィでレジストの所定領域を開口して、下地の銅（Ｃｕ）シード膜を露出する。次に、電解めっきで銅（Ｃｕ）を形成するセミアディティブ法により、電極パッド８１、再配線８２および再配線８２におけるアライメントマーク３１上の領域に開口部８３を形成する。その後、必要に応じて開口部内に残存する窒化チタン（ＴｉＮ）膜を除去する。
【００５０】
以上のようにして、再配線８２に四方を囲まれた開口部８３内に、パッシベーション膜６を介して下層のアライメントマーク３１を可視化する構造を形成することができる。
【００５１】
本発明の半導体装置の一態様として、開口部は、四方ではなく、三方が再配線に囲まれているかあるいは、二方が面していてもよい。  なお、本実施形態に係る半導体装置の製造方法は一例に過ぎず、上記で説明した各部位の材料、寸法、さらに上記で説明した製造方法に限定されるものではない。
【００５２】
本実施形態の半導体装置によれば、組立工程のアライメントマークが再配線層の厚膜再配線ではなく、下層に位置する薄膜の配線で形成されているため、アライメントマークの形状やサイズ、表面状態のバラツキが小さく、アライメント性が向上する。
【００５３】
また、アライメントマークの周囲近傍に迫るように厚膜再配線を形成できるため、アライメント時には周囲の厚膜再配線もアライメントマークの検出視野に入る。その結果、アライメントマークとその周囲近傍とのコントラストが大きくなり、アライメント性がさらに向上する。
【００５４】
さらに、アライメントマークの周囲近傍に迫るように厚膜再配線を形成できることから、アライメントマーク周辺領域を有効活用することができる。
【００５５】
（第１実施形態の変形例）
本実施形態に係る第１実施形態の変形例について、図４を参照しながら説明する。図４は、本発明の第１実施形態の変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。なお、ここでは、第１実施形態と相違する点についてのみ説明する。
【００５６】
図４（ａ）は、第１実施形態の図２（ａ）に対応する図１におけるアライメントマーク３１周辺の拡大図であり、図４（ｂ）は、図４（ａ）のＩＩＩ−ＩＩＩ間の断面図である。
【００５７】
図４と図２との相違点は、図４においては、アライメントマーク３１上のパッシベーション膜６に開口部６１（第２開口部）が形成され、アライメントマーク３１の中央部が露出していることである。
【００５８】
本変形例の半導体装置によれば、アライメントマーク３１の中央部上にパッシベーション膜６が存在しないため、第１実施形態よりもアライメント性が向上する。
【００５９】
（第２実施形態）
本発明の第２実施形態に係る半導体装置について、図５を参照しながら説明する。図５は、本発明の第２実施形態に係る半導体装置のアライメントマーク部の形状の一例を示す断面図である。なお、ここでは、第１実施形態と相違する点についてのみ説明する。
【００６０】
図５は、第１実施形態の図２（ｂ）に対応するアライメントマーク３１周辺の断面図である。
【００６１】
図５と図２との相違点は、図５においては、厚膜再配線で形成された再配線８２上に保護膜７１が形成され、アライメントマーク３１上が保護膜７１で覆われていることである。但し、図示はしないが、再配線８２と同層に形成される電極パッド８１上は、外部との電気的接続を行うために保護膜７１に開口部を設けている。
【００６２】
ここで、保護膜７１は例えばポリイミド膜で形成されており、厚さは３μｍから３０μｍである。また、保護膜７１がポリイミド膜の場合、ポリイミド樹脂をスピン塗付し、リソグラフィ法およびエッチング法を用いて開口し、ベーキングにて硬化させてポリイミド膜とする。
【００６３】
本実施形態の半導体装置によれば、再配線８２を保護膜７１が覆っており、再配線８２を腐食等から保護するため、再配線８２の信頼性を向上させることができる。
【００６４】
保護膜７１は、光を透過させる性質があればポリイミド膜でなくても構わない。
【００６５】
（第２実施形態の第１変形例）
本実施形態に係る第２実施形態の第１変形例について、図６を参照しながら説明する。図６は、本発明の第２実施形態の第１変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。なお、ここでは、第２実施形態と相違する点についてのみ説明する。
【００６６】
図６（ａ）は、第１実施形態の図２（ａ）に対応するアライメントマーク３１周辺の拡大図であり、図６（ｂ）は、図６（ａ）のＩＶ−ＩＶ間の断面図である。
【００６７】
図６と図５との相違点は、図６においては、アライメントマーク３１上の保護膜７１に開口部７２（第３開口部）が形成され、開口部７２周辺の再配線８２の側面が保護膜７１で覆われているとともに、アライメントマーク３１がパッシベーション膜６を介して可視化していることである。
【００６８】
本変形例の半導体装置によれば、アライメントマーク３１上に保護膜７１が存在しないため、第２実施形態よりもアライメント性が向上する。また、再配線８２を保護膜７１が覆っており、再配線８２を腐食等から保護するため、再配線８２の信頼性を向上させることができる。
【００６９】
（第２実施形態の第２変形例）
本実施形態に係る第２実施形態の第２変形例について、図７を参照しながら説明する。図７は、本発明の第２実施形態の第２変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。なお、ここでは、第２実施形態の第１変形例と相違する点についてのみ説明する。
【００７０】
図７（ａ）は、第２実施形態の第１変形例の図６（ａ）に対応するアライメントマーク３１周辺の拡大図であり、図７（ｂ）は、図７（ａ）のＶ−Ｖ間の断面図である。
【００７１】
図７と図６との相違点は、図７においては、再配線８２が上層膜８４と下層膜８５の積層膜構造になっていることである。なお、図示はしていないが、再配線８２と同層で形成される電極パッド８１も同様の積層膜構造になる。
【００７２】
ここで、開口部７２周辺の再配線８２の側面は第２実施形態の第１変形例と同様に保護膜７１で覆われている。この結果、再配線８２において露出する領域は、電極パッド８１の上部に形成した開口部により上層膜８４のみとなる。
【００７３】
このため、再配線８２の露出しない下層膜８５として、主材料に例えば酸化しやすいが安価な銅（Ｃｕ）を採用し、再配線８２の露出する上層膜８４として、主材料に例えば酸化しにくいが高価な金（Ａｕ）を採用することができる。
【００７４】
再配線８２の製造方法としては、単層の場合と同様にセミアディティブ法で形成することができ、例えば銅（Ｃｕ）からなる下層膜８５を電解メッキ法で形成した後、連続して、例えば金（Ａｕ）からなる上層膜８４を電解メッキ法またはスパッタ法で形成する。
【００７５】
本変形例の半導体装置によれば、再配線８２において露出する上層膜８４のみに高価だが酸化しにくく、物性が安定した金（Ａｕ）を採用するため、再配線８２全体として安価に製造でき、かつ、半導体装置１の信頼性を向上させることができる。
【００７６】
（第２実施形態の第３変形例）
本実施形態に係る第２実施形態の第３変形例について、図８を参照しながら説明する。図８は、本発明の第２実施形態の第３変形例に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。なお、ここでは、第２実施形態の第１変形例と相違する点についてのみ説明する。
【００７７】
図８（ａ）は、第２実施形態の第１変形例の図６（ａ）に対応するアライメントマーク３１周辺の拡大図であり、図８（ｂ）は、図８（ａ）のＶＩ−ＶＩ間の断面図である。
【００７８】
図８と図６との相違点は、図８においては、アライメントマーク３１上の保護膜７１に囲まれた開口部７３が、再配線８２に囲まれた開口部８３全体を露出するように開口部８３よりも大きく開口していることである。つまり、本発明の半導体装置は、保護膜により囲まれた開口部は、平面視において、再配線に形成された開口部を含んでいても良い。
【００７９】
図６のように、保護膜７１に囲まれた開口部７２が再配線８２に囲まれた開口部８３よりも小さい場合には、再配線８２の側面上にも保護膜７１が形成される。その際、再配線８２は厚膜であるためパターニングに時間がかかり、再配線８２に囲まれた開口部８３の側面形状が安定しないことがあるため、再配線８２の側面上に形成された保護膜７１も膜厚や形状がばらつきやすく安定しない。この結果、アライメント性が低下する。
【００８０】
一方、図８のように、アライメントマーク３１上の保護膜７１に囲まれた開口部７３が、再配線８２に囲まれた開口部８３よりも大きく開口している場合には、再配線８２に囲まれた開口部８３の側面上には保護膜７１が存在しないため、アライメント性が向上する。
【００８１】
（第３実施形態）
本発明の第３実施形態に係る半導体装置について、図９を参照しながら説明する。図９は、本発明の第３実施形態に係る半導体装置のアライメントマーク部の形状の一例を示す平面図および断面図である。なお、ここでは、第２実施形態の第３変形例と相違する点についてのみ説明する。
【００８２】
図９（ａ）は、第２実施形態の第３変形例の図８（ａ）に対応するアライメントマーク３１周辺の拡大図であり、図９（ｂ）は、図９（ａ）の最表面にある保護膜７１を除去した状態を示す図であり、図９（ｃ）は、図８（ａ）のＶＩＩ−ＶＩＩ間の断面図である。
【００８３】
図９と図８との相違点は、図９（ｂ）からわかるように、図８の再配線８２に囲まれた開口部８３を図８よりも大きく形成した第１再配線８２ａと、第１再配線８２ａに四方を囲まれた開口部８３ａの内側に、第１再配線８２ａとは接続せず電気的に機能しない第２再配線（ダミー配線）８６とを形成していることである。また、アライメントマーク３１を第２再配線８６に設けた開口部８７の内側に配置し、パッシベーション膜６を介して可視化していることである。ここで、保護膜７１に四方を囲まれた開口部７２は、平面視において第２再配線８６に四方を囲まれた開口部８７より大きく、保護膜７１に囲まれた開口部７２の側面７４は第２再配線８６上に位置している。つまり、本発明の半導体装置は、前記再配線により囲まれた前記第１開口部は、前記第２再配線により囲まれ、前記保護膜により囲まれた第３開口部は、平面視において、前記第２再配線により囲まれた前記第１開口部を含み、前記保護膜は、前記第１再配線と前記分離領域とを連続して覆うように形成されていても良い。なお、開口部８３ａおよび開口部８７は、四方ではなく、三方が第１再配線および第２再配線に囲まれているかあるいは、二方が面していてもよい。
【００８４】
したがって、保護膜７１に囲まれた開口部７３が第２再配線８６に囲まれた開口部８７よりも大きく開口しており、第２再配線８６に囲まれた開口部７３の側面上には保護膜７１が存在しないため、第２実施形態の第３変形例で説明したことと同様の理由でアライメント性が向上する。
【００８５】
また、第２再配線８６の内側側面は保護膜７１から露出するが、第２再配線８６はダミー配線のため半導体装置の動作に影響を及ぼさない。よって、腐食等が生じても半導体装置の動作に影響しない。但し、第２再配線８６が電気的に機能する場合でも電位が固定されている場合は、第１再配線のような電流経路を構成せず実質的に半導体装置の動作に影響しない。
【００８６】
さらに、第１再配線８２ａはその内側側面上が保護膜７１で覆われており、腐食等より第１再配線８２ａを保護するため、第１再配線８２ａの信頼性を向上させることができる。
【００８７】
図１０は、本発明の第１から第３の実施形態に共通する変形例に係る半導体装置のアライメントマーク部の平面形状の一例を示す平面図である。本発明の第１実施形態から第３実施形態の説明においては、アライメントマーク３１の平面視における形状がＬ字型、および、再配線８２の開口部８３の形状が正方形の場合について説明したが、それ以外に、例えば、図１０（ａ）、（ｂ）、（ｃ）に示すような十字型、円形型、正方形を含む矩形などの他の形状にした場合でも本発明の効果を得ることができ、本発明に含まれる。
【００８８】
また、図１１は、本発明の第１から第３の実施形態に共通する変形例に係る半導体装置のアライメントマーク部の平面形状の一例を示す平面図である。例えば図１１（ａ）に示すような複数の微細な配線パターン３２を所定形状に配置することで、複数の配線パターン３２で周囲を囲まれたアライメントマーク３３を形成した場合でも本発明の効果を得ることができ、本発明に含まれる。
【００８９】
さらに、図１１（ｂ）に示すような開口部８３をアライメントマーク３１の形状に合わせたＬ字型など、他の形状に変更した場合でも本発明の効果を得ることができ、本発明に含まれる。
【産業上の利用可能性】
【００９０】
本発明の半導体装置は、チップサイズの拡大を抑制しつつ、かつ、厚膜再配線層のアライメント性を向上させることのできるものであり、特に、高耐圧や低抵抗の厚膜再配線が必要とされるパワー半導体など、パッシベーション膜上に厚膜再配線を形成した半導体装置において有用である。
【符号の説明】
【００９１】
１      半導体装置
２      バンプ
３，３１，３３      アライメントマーク
４      半導体基板
５      配線層
５ａ    配線
６      パッシベーション膜
７      再配線層
８      電極パッド
３２    配線パターン
６１、７２、７３、８３、８３ａ、８７    開口部
７１    保護膜
８１    電極パッド
８２    再配線
８２ａ  第１再配線
８４    上層膜
８５    下層膜
８６    第２再配線（ダミー再配線）
【図１】
2016178259.tif 000003
【図２】
2016178259.tif 000004
【図３】
2016178259.tif 000005
【図４】
2016178259.tif 000006
【図５】
2016178259.tif 000007
【図６】
2016178259.tif 000008
【図７】
2016178259.tif 000009
【図８】
2016178259.tif 000010
【図９】
2016178259.tif 000011
【図１０】
2016178259.tif 000012
【図１１】
2016178259.tif 000013
【図１２】
2016178259.tif 000014