(57)【要約】【課題】分光性能を向上させる。【解決手段】半導体基板に形成された拡散層と、拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極とを備え、ゲート電圧を変化させることにより拡散層中で入射光により発生した電荷を捕獲する拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、表面側から深さまでの領域で発生する電荷の量を示す電流を測定することにより、入射光の波長毎の強度を解析する。本技術は、分光を行う素子である分光センサや、分光した結果を用いて色情報を生成する撮像素子に適用できる。【選択図】図５
2016009739.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された拡散層と、
前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極と
を備え、
前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する
撮像素子。
【請求項２】
前記電極は、金属で構成されている
請求項１に記載の撮像素子。
【請求項３】
前記拡散層と前記電極を含む第１の基板と、
前記解析を行う回路を含む第２の基板とが接合された構成とされている
請求項１に記載の撮像素子。
【請求項４】
前記接合は、バンプ接合である
請求項３に記載の撮像素子。
【請求項５】
フローティングディフュージョンをさらに備え、
前記フローティングディフュージョンは、複数の撮像素子で共有されている
請求項１に記載の撮像素子。
【請求項６】
前記拡散層の前記電極が形成されている側とは異なる側に、光電変換膜をさらに備える
請求項１に記載の撮像素子。
【請求項７】
半導体基板に形成された拡散層と、
前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極と
を備え、
前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する
撮像素子を備え、
前記撮像素子からの信号を処理する処理部を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像素子、電子機器に関する。詳しくは、入射光の波長毎の強度を検出する性能を向上させた撮像素子、電子機器に関する。
【背景技術】
【０００２】
１つのフォトダイオードにより、ＲＧＢのカラー情報を取得する試みがある（例えば、特許文献１）。特許文献１に記載されたフォトダイオードは、各画素がシリコン基板に０．２μｍ、０．６μｍ、２μｍの深さを持つ３つの拡散層を重ねるように配置される。このように、各画素が３層構造となっており、光の三原色である赤（Ｒ）・緑（Ｇ）・青（Ｂ）をシリコンの透過特性によって、深さの異なる各層がそれぞれ異なる波長を透過、受光するように設計されている。
【０００３】
例えば、シリコン基板の表面からＲＧＢのすべての波長を入射し、最上層においてＲＧＢのすべてを取り込み、中層では最上層で吸収されたＢの要素を除くＲＧを取り込み、最下層では最上層と中層で吸収されたＢＧを除くＲの要素を取り込む。そして、最下層で取り込んだＲの値を中層で取り込んだＲＧの値から引いてＧの値を求め、最上層で取り込んだＲＧＢの値からＲとＧの値を引いてＢの値を求める。
【０００４】
この構成によれば、単板であるにも関わらず原理的には光の三原色をそのまま取り入れた画像を生成することができる。
【０００５】
上述のフォトダイオードの構成は、ＲＧＢを深さ方向に切り出すものであるが、電子を捕獲する位置を変化させることができず、回路が複雑であるため、設計の自由度が低い。さらに、１つの画素で独立した色情報が連続して発生するため、連続する部分の正しいデータとノイズとを見分けてＲＧＢ特性を得ることが非常に困難であるため、ＲＧＢ特性を得るには複雑なソフトウエアが必要となる。
【０００６】
このため、分光センサとして、例えば、入射光に対応する単一のフォトダイオードを備え、ゲート電圧を変化させることによりフォトダイオードのポテンシャル深さを電圧制御できる構造を有する分光センサが提案されている（例えば、特許文献２参照）。この分光センサでは、ゲート電圧を変化させ、フォトダイオード内に入射した光により発生した電子を捕獲する深さをゲート電圧に対応させて変化させることにより、入射光の波長と強度を測定することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＵＳＰ  Ｎｏ．５，９６５，８７５号公報
【特許文献２】特開２００５−１０１１４号公報
【特許文献３】特開２００９−１６８７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記したように、表面入射型の場合、ゲート電極が光の一部を吸収してしまうため、解析時にゲート電極の吸収分を考慮する必要があった。
【０００９】
特許文献３では、裏面照射型イメージセンサに、ゲート電圧を変化させることによりフォトダイオードのポテンシャル深さを電圧制御できる構造を有する分光センサが提案されている。特許文献３においても、ゲート電極が入射面側にあるため、ゲート電極が光を吸収してしまい、解析時にゲート電極の吸収分を考慮する必要があった。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、単一の素子により高感度に分光測定ができるようにするものである。
【課題を解決するための手段】
【００１１】
本技術の一側面の撮像素子は、半導体基板に形成された拡散層と、前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極とを備え、前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する。
【００１２】
前記電極は、金属で構成されているようにすることができる。
【００１３】
前記拡散層と前記電極を含む第１の基板と、前記解析を行う回路を含む第２の基板とが接合された構成とされているようにすることができる。
【００１４】
前記接合は、バンプ接合であるようにすることができる。
【００１５】
フローティングディフュージョンをさらに備え、前記フローティングディフュージョンは、複数の撮像素子で共有されているようにすることができる。
【００１６】
前記拡散層の前記電極が形成されている側とは異なる側に、光電変換膜をさらに備えるようにすることができる。
【００１７】
本技術の一側面の電子機器は、半導体基板に形成された拡散層と、前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極とを備え、前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する撮像素子を備え、前記撮像素子からの信号を処理する処理部を備える。
【００１８】
本技術の一側面の撮像素子においては、半導体基板に形成された拡散層と、拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極とが備えられている。そして、ゲート電圧を変化させることにより拡散層中で入射光により発生した電荷を捕獲する拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、表面側から深さまでの領域で発生する電荷の量を示す電流を測定することにより、入射光の波長毎の強度が解析される。
【００１９】
本技術の一側面の電子機器は、前記撮像素子を含む構成とされている。
【発明の効果】
【００２０】
本技術によれば、単一の素子により高感度に分光測定ができる。
【００２１】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２２】
【図１】半導体の表面に入射する光の波長情報を得る原理について説明する図である。
【図２】半導体に入射する光のエネルギーと吸収係数の波長依存性を示す図である。
【図３】本技術を適用した撮像素子の一実施の形態の構成を示す図である。
【図４】本技術を適用した撮像素子の回路構成を示す図である。
【図５】撮像素子の構成を示す図である。
【図６】ポテンシャルと位置の関係を示す図である。
【図７】撮像素子の構成を示す図である。
【図８】撮像素子の構成を示す図である。
【図９】フォトダイオードの配置について説明するための図である。
【図１０】撮像素子の構成を示す図である。
【図１１】電子機器の構成を示す図である。
【発明を実施するための形態】
【００２３】
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．分光測定について
２．撮像装置の構成
３．第１の実施の形態における撮像素子の構成
４．第２の実施の形態における撮像素子の構成
５．第３の実施の形態における撮像素子の構成
６．第４の実施の形態における撮像素子の構成
７．電子機器
【００２４】
＜分光測定について＞
本技術の具体的な実施の形態の説明に先立ち、本技術の概要について説明する。本技術は、分光測定が可能な撮像素子である。半導体装置に入射した光は、半導体の表面からの深さにより光電変換される光の波長が変化する。この光の性質を利用し、撮像素子を構成する分光センサにゲート電極を設け、光子から変換された電子がたまる電荷の井戸のポテンシャルを可変制御させることにより、分光特性を測定することができる。そして、画素としてこの分光センサを用いることにより、測定した分光特性からカラー画像の抽出を行う固体撮像素子を構成することができる。
【００２５】
まず、図１を用いて半導体の表面に入射する光の波長情報を得るための基本原理について説明する。半導体に光があたると、その光のエネルギーｈνにより、半導体中に電子・正孔対が発生する。なお、ｈはプランク定数、νは光振動数を表す。
【００２６】
これは、光と半導体の相互作用によるものであり、半導体の種類と波長に依存している。例えば、半導体の種類がシリコン（Ｓｉ）の場合には、約１．１ＶのバンドキャップＥｇ（禁制帯）を有しており、ｈν＞Ｅｇとなる入射光に対して価電子帯から伝導帯への電子の励起が行われ、光が電荷に変わる。このときｈν０＝ｈｃ／λ０＝Ｅｇとなる波長λ０を基礎吸収端と呼び、これが半導体内で光電変換される波長の上限を与える。例えばＳｉの場合λ０は、λ≒１．０μｍである。
【００２７】
そして図１に示すように、吸収の起こる領域から見ると、入射光の強度をＩ0、表面での反射率をＲとすると、実際に半導体に入射する光は、（１−Ｒ）・Ｉ0となる。半導体表面からの深さｘの位置での光の強さＩ、（ｘ＋ｄｘ）の位置での光の強さを（Ｉ＋ｄＩ）とすると、ｄＩ＝−α・Ｉ・ｄｘとなる吸収係数αを定義することができる。この式を積分すると、次式（１）となる。
【００２８】
【数１】
2016009739.tif 000003
【００２９】
式（１）は、深さ方向の光強度分布を示し、ｘ０＝１／αのあたりまでが実効的な吸収領域と考えることができる。
【００３０】
次に、図２に半導体に入射する光のエネルギー（ｅＶ）と、吸収係数α（ｃｍ-1）の波長依存性を示す。フォトンのエネルギーが高い（波長が短い）ほど吸収係数αの値は大きくなる。また、実効的な吸収領域が浅くなる。すなわち、短波長の光は半導体の表面に近い位置でほとんど吸収されて光電変換される。これに対し、長波長の光は半導体の表面からより深い位置まで達して光電変換される。
【００３１】
そこで、本技術では、半導体装置の入射光により発生する電子（又は正孔）を、収集可能なポテンシャル深さを変化させて発生する電流を測定する。この方法により、入射する光の波長情報を得ることができる。
【００３２】
例えば、単色光が入射している場合においては、半導体内の深さ（位置）Ｗまでに発生する電流を計算によって求めることができる。半導体に光が入射すると光強度は指数関数的に減衰する。よって、ある深さｘにおける光強度Φは、次式（２）で表される。
【００３３】
【数２】
2016009739.tif 000004
【００３４】
式（２）において、
Φ0 ：入射光強度〔Ｗ／ｃｍ２ 〕
α：吸収係数〔ｃｍ-1〕
である。これより、深さＷまでに吸収される割合を求める次式（３）となる。
【００３５】
【数３】
2016009739.tif 000005
【００３６】
これらより、深さＷまでに発生する電流は次式（４）で決まる。
【００３７】
【数４】
2016009739.tif 000006
【００３８】
式（４）において、
Ｓ  ：受光部の面積〔ｃｍ2 〕
ｈν：光のエネルギー〔Ｊ〕
ｑ  ：電子ボルト〔Ｊ〕
【００３９】
２つの波長（λ１とλ２）の光が、強度Ａ1とＡ2で同時に入射したとする。表面から電子の捕獲位置Ｗ1の距離までに発生した電子による電流を測定したら、電流Ｉ1であった。
【００４０】
次に、電子の捕獲位置Ｗ2の距離までに発生した電子による電流を測定したら、電流Ｉ2であったとする。このとき、上記式（４）をそれぞれの波長に分けて表すと、以下の式（５）で表すことができる。
【００４１】
【数５】
2016009739.tif 000007
【００４２】
ここで、各パラメータは次の通りである。
Ａ1 、Ａ2 ：入射光強度〔Ｗ／ｃｍ2 〕
Ｓ：センサ面積〔ｃｍ２〕
Ｗ1 、Ｗ2 ：電子の捕獲位置〔ｃｍ〕
α1 、α2 ：それぞれの波長の吸収係数〔ｃｍ-1〕
Ｉ1 ：電子の捕獲位置をＷ１ としたときの電流の実測値〔Ａ〕
Ｉ2 ：電子の捕獲位置をＷ２ としたときの電流の実測値〔Ａ〕
振動数ν1 ＝ｃ／λ1
振動数ν2 ＝ｃ／λ2
【００４３】
式（５）において、ｃは光速、Ｓは受光部の面積、ｈνは光のエネルギー、ｑは電子ボルトであり、入射光強度Ａ1 、Ａ2 以外はすべて既知の値であるから、この２式から連立方程式を解くことにより、入射光強度Ａ1 、Ａ2 を、次式（６）により求めることができる。
【００４４】
【数６】
2016009739.tif 000008
【００４５】
式（６）における各パラメータは次の通りである。
【００４６】
【数７】
2016009739.tif 000009
【００４７】
例えば、入射光を３つの波長に分離する場合は、式（４）に電子を捕獲する位置Ｗ3の場合の電流Ｉ3 が増える。その後は、２波長の場合と同様に計算を行うことで、入ってきた光を３波長に分離できる。同様に１００の波長で入ってくる入射光を分光する場合は、電子を捕獲する位置を１００回変化させて測定すればよい。
【００４８】
＜撮像装置の構成＞
次に本技術が適用される撮像素子が備えられる撮像装置の構成について説明する。図３及び図４は、列並列アナログ−デジタル変換器搭載の撮像装置の構成を示す図である。
【００４９】
図３及び図４に示すように、固体撮像素子１０は、画素部１１、垂直走査回路１８、列並列アナログ−デジタル変換器（ＡＤＣ：Analog-Digital converter）１５、ランプ波を生成するデジタル−アナログ変換器（ＤＡＣ：Digital-Analog converter）１９、ロジック制御回路２０、デジタル出力小振幅差動信号（ＬＶＤＳ：Low Voltage differential signaling）インターフェース（Ｉ／Ｆ）１６からなる。
【００５０】
画素部１１は、複数の画素１２が、例えばマトリックス上に二次元配置される。この画素１２は、例えば分光センサとしての機能を備え、フォトダイオードと、不純物が添加された多結晶シリコン層と、多結晶シリコン層にゲート電圧を印加するゲート電極とを備えて構成される。また、画素１２には、画素の行単位で画素駆動配線が配列され、行単位で垂直信号線２４が配列された構成となる。画素部１１の各画素１２は、列方向に延びた画素駆動配線２５によって駆動される。また、画素の信号はアナログ信号であり、行方向に延びた垂直信号線２４に出力される。
【００５１】
列並列アナログ／デジタル変換装置である列並列ＡＤＣ１５は、比較器２１とカウンタ２３とからなる。比較器２１は、ランプ波を生成するＤＡＣ１９から生成されるランプ波と、各画素１２からのアナログ信号とを比較する。そして、カウンタ２３は、比較器２１における比較完了までの比較時間をカウントし、その結果を保持する例えばアップダウンカウンタとからなる。
【００５２】
このアップダウンカウンタ等よりなるカウンタ２３を高速動作させるため、位相同期回路（ＰＬＬ：Phase Locked Loop）１７を内蔵し高速カウントクロックが生成される。また、画素部１１の信号を順次読み出すための制御回路として、内部クロックを生成するロジック制御回路２０、及び、行アドレスや行走査を制御する垂直走査回路１８が配置されている。
【００５３】
デジタル出力ＬＶＤＳインターフェース（Ｉ／Ｆ）１６は、列並列ＡＤＣ１５からの信号を処理して出力する。例えば、バッファリングだけを行う場合もあるし、その前に黒レベル調整、列ばらつき補正、各種のデジタル信号処理等の処理を行う場合もある。さらに、特に図示しないが、その他の各種信号処理回路が配置されてもよい。
【００５４】
本実施の形態では、列並列ＡＤＣ１５の構成を比較器２１とカウンタ（アップダウンカウンタ）２３からなるものとしたが、アップダウンカウンタは、１本のカウント制御クロックで高速動作が可能な非同期アップダウンカウンタが好ましい。また本実施例のアップダウンカウンタ構成は回路の簡略化・高速動作など利点が多く好ましい。一方、アップダウンカウンタの替わりに、カウンタを２重に設けること、またはカウンタは列並列とせず、メモリ手段を２重に設けることも可能である。
【００５５】
＜第１の実施の形態における撮像素子の構成＞
次に、撮像素子（画素１２）の構成について説明を加える。図５は、撮像素子の構成を示す断面図である。
【００５６】
撮像素子１００は、上部１０１と下部１０２から構成されている。上部１０１は、フォトゲート型のＣＩＳ（CMOS Image Sensor）基板であり、下部１０２は、ロジック基板である。撮像素子１００は、ＣＩＳ基板とロジック基板が接合された裏面照射型のイメージセンサである。フォトゲートは、活性層内で光電変換により生成されたキャリアのうち一方の電荷を活性層内に蓄積するために空乏層を形成するために用いられているものである。
【００５７】
上部１０１には、オンチップレンズ（以下、レンズと記載）１２１が設けられており、このレンズ１２１が設けられている部分以外は、オプティカルブラック領域１２２とされており、映像信号で黒の基準を規定する画素領域とされている。
【００５８】
レンズ１２１の下側の半導体基板には、n−領域を介して、Ｐウェル（P-well）領域１２３が設けられ、その一部にバックゲート領域１２４も設けられている。また拡散層であるＰウェル領域１２３には、フローティングディフュージョン（ＦＤ）領域１２５、リセット領域（リセットトランジスタ）１２６も設けられている。
【００５９】
Ｐウェル領域１２３の図中右側であり、ｎ−領域には、ｎ＋領域１２７も設けられている。これらの領域は、下部１０２のロジック回路と配線により接続されている。バックゲート領域１２４は、配線１４１により下部１０２のロジック回路と接続され、フローティングディフュージョン領域１２５は、配線１４４により下部１０２のロジック回路と接続され、リセット領域１２６は、配線１４６により下部１０２のロジック回路と接続され、ｎ＋領域１２７は、配線１４７により下部１０２のロジック回路と接続されている。
【００６０】
上部１０１のＰウェル領域１２３の下部には、ゲート電極１３１、転送ゲート１３２、リセットゲート１３３も設けられており、これらのゲートにも配線が接続されている。ゲート電極１３１は、配線１４２により下部１０２のロジック回路と接続され、転送ゲート１３２は、配線１４３により下部１０２のロジック回路と接続され、リセットゲート１３３は、配線１４５により下部１０２のロジック回路と接続されている。
【００６１】
また、ゲート電極１３１、転送ゲート１３２、リセットゲート１３３は、それぞれ不純物が添加されたポリシリコン層１３０に形成されている。
【００６２】
撮像素子１００は、図１、図２を参照して説明したように、撮像素子を構成する分光センサにゲート電極１３１を設け、光子から変換された電子がたまる電荷の井戸のポテンシャルを可変制御させることにより、分光特性を測定することができるように構成されている。
【００６３】
図５に示した撮像素子１００において、ゲート電極１３１の電圧を可変することで、分光特性を測定することができる。図６を参照して説明する。図６に示したグラフは、横軸がポテンシャルの断面図を表し、縦軸がポテンシャルを表す。ポテンシャルの断面図とは、Ｐウェル領域１２３の所定の位置のレンズ１２１からゲート電極１３１方向への断面図である。
【００６４】
図６中、実線の太線は、ゲート電圧が低いときのポテンシャルのグラフであり、実線の細線は、ゲート電圧が高いときのポテンシャルのグラフである。図６のグラフから、レンズ１２１側から、ゲート電極１３１方向に位置が移動するにともない、ポテンシャルが上がり、所定の位置で最高値になり、その後、ポテンシャルが下がることがわかる。すなわち、Ｐウェル領域１２３の所定の位置（深さ）で、ポテンシャルが最高値になる。
【００６５】
また、図６から、ゲート電圧が異なると、ポテンシャルが最高値となる位置が異なることがわかる。図６中、点線で、最高値が得られる位置を示した。ゲート電圧が低い場合、Ｐウェル領域１２３のレンズ１２１側（浅い側）でポテンシャルが最高値となり、ゲート電圧が高くなると、その位置よりもゲート電極１３１側（深い側）でポテンシャルが最高値となる。
【００６６】
このようなことを利用することで、撮像素子１００を、分光センサとして用いることができる。また、分光センサとして用いることができることで、測定した分光特性からカラー画像の抽出を行うことができ、カラー画像を撮影する撮像素子として用いることができる。このようなゲート電圧の制御や、分光に係わる処理（解析）は、下部１０２に設けられているロジック回路で行われる。
【００６７】
図５に示した撮像素子１００は、ゲート電極１３１からのゲート電圧を変化させることにより、量子井戸のポテンシャル深さを電圧制御できる構造を有し、半導体の深さ方向による波長依存性と裏面入射の高感度を併せ持つ。
【００６８】
撮像素子１００の駆動は、垂直読み出しにあわせゲート電圧を可変することで行われる。この撮像素子１００の駆動による、入射光の分光測定の方法の一例を下記に示す。
【００６９】
まず、入射光が入射されるとともに、ゲート電極１３１により、例えば、ゲート電圧が１Ｖ印加されて、そのときに流れる電流が読み取られる。次に、Ｐウェル領域１２３に、ゲート電圧が２Ｖ印加されて、そのときに流れる電流が読み取られる。次に、Ｐウェル領域１２３にゲート電圧が５Ｖ印加されて、そのときに流れる電流が読み取られる。
【００７０】
このようにして測定されて電流値に基づいて、上述の式（２）から、入射光の各波長の強度が算出される。例えば、ゲート電極１３１の電圧を、上記したように上げていくことで、図６に示したように、ポテンシャルが最高値となる位置が、深い側に移動する。このことにより、赤→赤＋緑→赤＋緑＋青の順に電子が発生することになる。
【００７１】
例えば、可視域の場合は、波長が４００ｎｍから７００ｎｍまで３００ｎｍの幅があるため、撮像素子１００が１０ｎｍ単位分解能の場合、この分解能に応じて電圧変化をさせれば、３０回読み出して波長特性（分光特性）を得ることができる。また、分解能を上げれば分光特性の精度を向上させることが可能である。
【００７２】
また、得られた分光特性から、色を再現することによりカラー画像の抽出を行うことができる。このため、カラーフィルタが不要な撮像素子１００を構成することができる。
【００７３】
このように、本実施の形態における分光センサとしても用いることができる撮像素子１００は、ゲート電極１３１、ポリシリコン層１３０、Ｐウェル領域１２３を含む構成とされている。そして、図５に示した撮像素子１００は、ゲート電極１３１が、レンズ１２１、Ｐウェル領域１２３の下側に設けられている。換言すれば、光が入射する側とは異なる側であり、フォトダイオードへの光の入射を妨げるようなことがない位置に、ゲート電極１３１は設けられている。
【００７４】
仮に、ゲート電極１３１が、光が入射する側、例えば、レンズ１２１とＰウェル領域１２３との間に設けられていた場合、ゲート電極１３１を、透明電極にする必要がある。また、この場合、ゲート電極１３１に、入射してきた光が吸収されてしまい、感度が低下してしまう可能性がある。
【００７５】
しかしながら、図５に示した撮像素子１００においては、ゲート電極１３１は、Ｐウェル領域１２３の下側に設けられているため、レンズ１２１を介して入射してきた光を吸収してしまうことがなく、感度が低下するようなことを防ぐことが可能となる。
【００７６】
また、光が入射する側に設けられていないため、ゲート電極１３１を透明電極とする必要が無い。例えば、ゲート電極１３１を金属で形成することが可能となり、下部１０２のロジック回路などへの光の影響を低減するための遮光膜として用いることも可能となる。
【００７７】
また、レンズ１２１やＰウェル領域１２３などを上部１０１に設け、ロジック回路などを下部１０２に設ける構成とすることで、上部１０１と下部１０２をそれぞれ別々に設計、製造することが可能となる。例えばロジック回路を、支持基板で作成することができ、温度の制約をなくすことができ、受光部（上部１０１に設けられているフォトゲート）のプロファイルが作成しやすくなる。
【００７８】
また、ロジック基板からフォトゲートへのホットキャリアの混入を防ぐことも可能となる。また、カラーフィルタが無いため、撮像素子１００を低背化することが可能となる。またカラーフィルタのような有機膜をなくす構造とすることができるため、高温のリフロー処理を用いて製造することも可能となり、２４０度以上の条件でも使用可能な撮像素子１００とすることが可能となる。また、ＳｉＮレンズも高温成膜したものを使用することが可能となる。
【００７９】
また上記したように、ゲート電圧の印加に伴って、赤→赤＋緑→赤＋緑＋青の順に情報が増え、取り出せる構成のために、解析が容易となる。
【００８０】
＜第２の実施の形態における撮像素子の構成＞
図７に、第２の実施の形態における撮像素子の構成を示した。図７に示した撮像素子２００は、図５に示した撮像素子１００と基本的な構成は同様であるが、上部１０１と下部１０２が、バンプ接合されている点が異なる。図７に示した撮像素子２００において、図５に示した撮像素子１００と同様の部分には、同様の符号を付し、その説明は省略する。
【００８１】
図７に示すように、撮像素子２００の上部１０１と下部１０２は、バンプ２０２−１乃至２０２−６で接合されている。このように、上部１０１と下部１０２が接合される際、上部１０１に形成されたバンプ２０２と下部１０２に形成されたバンプ２０２が接合されることで、上部１０１と下部１０２が接合されるように構成することも可能である。
【００８２】
図７に示した撮像素子２００においても、図５に示した撮像素子１００と同じく、ゲート電極１３１が、Ｐウェル領域１２３の下側に設けられているため、撮像素子１００と同じ効果を得ることができる。
【００８３】
＜第３の実施の形態における撮像素子の構成＞
図８に、第３の実施の形態における撮像素子の構成を示した。図８に示した撮像素子３００は、図５に示した撮像素子１００と基本的な構成は同様であるが、複数の画素でフローティングディフュージョン等を共有した構成となっている点が異なる。
【００８４】
撮像素子３００も、撮像素子１００と同じく、上部３０１と下部３０２から構成されている。上部３０１は、フォトゲート型のＣＩＳ基板であり、下部３０２は、ロジック基板である。上部３０１には、レンズ３２１が設けられており、このレンズ３２１が設けられている部分以外は、オプティカルブラック領域３２２とされている。
【００８５】
レンズ３２１の下側には、Ｐウェル（P-well）領域３２３が設けられ、その一部にバックゲート領域３２４が設けられている。撮像素子３００は、フローティングディフュージョン等を他の画素と共用しているため、図５に示した撮像素子１００と異なり、Ｐウェル領域３２３に、フローティングディフュージョン（ＦＤ）領域やリセット領域は設けられていない。
【００８６】
Ｐウェル領域３２３には、ｎ＋領域３２５が設けられており、このｎ＋領域３２５が、配線３４３を介して、下部３０２に設けられているｎ＋領域３６１と接続されている。このｎ＋領域３２５、配線３４３、およびｎ＋領域３６１により、Ｐウェル領域３２３からの電流が、下部３０２へと読み出される。
【００８７】
上部３０１には、バックゲート領域３２４と接続されている配線３４１が設けられており、この配線３４１は、他の画素のバックゲート領域の配線とも接続されている。図８では、共有されている配線は、上部３０１から下部３０２につながるようには図示せず、途中まで図示し、そのような途中まで図示されている配線は、他の画素と共有されていることを示すとする。
【００８８】
Ｐウェル領域３２３の下側には、他の実施の形態と同じく、不純物が添加されたポリシリコン層３３０を介してゲート電極３３１が形成されている。ゲート電極３３１には、配線３４２が接続されているが、この配線３４２は、他の画素と共有されている。配線３４２を共有している画素には、同タイミングで同一のゲート電圧がかけられる。
【００８９】
図８に示した撮像素子３００においては、下部３０２にフローティングディフュージョン領域３６３とリセット領域３６５が設けられている。ｎ＋領域３６１からフローティングディフュージョン領域３６３に電荷を転送するための転送ゲート３６２と、フローティングディフュージョン領域３６３をリセットするためのリセットゲート３６４も、下部３０２には設けられている。
【００９０】
フローティングディフュージョン領域３６３は、他の画素と共有され、配線３４４が接続されている。
【００９１】
例えば、４画素で、フローティングディフュージョンを共有する構成とした場合、撮像素子３００を上側（レンズ３２１）側から見た場合、図９のようなレイアウトとなる。図９Ａに示した撮像素子は、４画素で１つのフローティングディフュージョンを共有している構成である。
【００９２】
中央部分にフローティングディフュージョン領域３６３があり、その周りに、フォトダイオード（ＰＤ）を構成するＰウェル領域３２３−１乃至３２３−４が配置されている。また各フォトダイオードからの電荷をフローティングディフュージョン領域３６３に転送するための転送ゲート３６２−１乃至３６２−４が、それぞれフォトダイオードに近接する位置に設けられている。
【００９３】
フォトゲートコンタクト３８１は、各フォトダイオードの下部に設けられているゲート電極３３１に接続されている。また、フォトゲートコンタクト３８１は、全画素で共有されている。このように構成することで、撮像素子３００を含む撮像装置の構成を小型化できる。
【００９４】
なお、図９Ａに示した撮像素子において、各フォトダイオードとの間は、オプティカルブラック領域３２２とされている。
【００９５】
図８に示したように、フローティングディフュージョン領域３６３をロジック側の下部３０２に配置するようにした場合、転送ゲート３６２などを、Ｐウェル領域３２３（フォトダイオード）の下側に配置することができる。すなわち、図９Ｂに示したように、撮像素子３００をレンズ３２１側から見た場合、フォトダイオードを構成するＰウェル領域３２３に重なるような位置に、各フォトダイオードの転送ゲート３６２が配置される。
【００９６】
このような配置とすることで、撮像素子３００を含む撮像装置を、さらに小型化することができる。
【００９７】
図８に示した撮像素子３００においても、図５に示した撮像素子１００と同じく、ゲート電極３３１が、Ｐウェル領域３２３の下側に設けられているため、撮像素子１００と同じ効果を得ることができる。
【００９８】
さらに、図８に示した撮像素子３００では、フローティングディフュージョン等を他の画素と共有することで、小型化することが可能となる。
【００９９】
なお、図７に示した撮像素子２００と同じく、図８に示した撮像素子３００においても、上部３０１と下部３０２をバンプにより接合するように構成することも可能である。
【０１００】
＜第４の実施の形態における撮像素子の構成＞
図９に、第４の実施の形態における撮像素子の構成を示した。図９に示した撮像素子４００は、図５に示した撮像素子１００と基本的な構成は同様であるが、有機光電変換膜を有する構成となっている点が異なる。図９に示した撮像素子４００において、図５に示した撮像素子１００と同様の部分には、同様の符号を付し、その説明は省略する。
【０１０１】
撮像素子４００は、図５に示した撮像素子１００に、有機光電変換膜４５１を追加した構成となっている。有機光電変換膜４５１は、レンズ１２１の真下であり、レンズ１２１とＰウェル領域１２３の間に設けられている。
【０１０２】
また有機光電変換膜４５１の上側には、電極４６１が設けられ、下側には、電極４６２が設けられている。有機光電変換膜４５１は、電極４６１と電極４６２で挟まれた構成とされている。電極４６１は、配線４７１により、下部４０２のロジック回路と接続されている。電極４６２は、配線４７２により、下部４０２のロジック回路と接続されている。
【０１０３】
有機光電変換膜４５１は、特定の色に感度を有する膜であり、例えば、青に感度を有する膜である場合、青色光を吸収し、他の色の光を透過させる膜である。ここでは、青色光を吸収する膜であるとして説明を続ける。
【０１０４】
レンズ１２１を介して白色光が入射された場合、有機光電変換膜４５１で、青色光が選択的に吸収される。また、他の色の光は有機光電変換膜４５１を透過し、Ｐウェル領域１２３に吸収される。有機光電変換膜４５１は、吸収した光の量に応じて、電子―正孔対を生成する。
【０１０５】
この電子―正孔対は、有機光電変換膜４５１内に電極４６１と電極４６２により印加された電界により、電子と正孔に分離され、ロジック回路に読み出される。読み出された電荷量に応じ、青色の強度が算出される。
【０１０６】
青色光以外の光は、Ｐウェル領域１２３に吸収され、上記した他の実施の形態と同じく、ゲート電極１３１の電圧を変更することで、赤色や緑色の強度が算出される。
【０１０７】
このように有機光電変換膜４５１を備えることで、ゲート電極１３１の電圧を変えながら検出する色の数を少なく（検出すべき波長の幅を狭く）することが可能となる。このことにより、例えば、図５に示した撮像素子１００よりも解析が容易となる。また解析する情報量が減るため、解析に係る時間を短縮することが可能となる。
【０１０８】
図１０に示した撮像素子４００においても、図５に示した撮像素子１００と同じく、ゲート電極１３１が、Ｐウェル領域１２３の下側に設けられているため、撮像素子１００と同じ効果を得ることができる。ただし、有機光電変換膜４５１があるため、有機光電変換膜４５１に対する温度の制限はある。
【０１０９】
なお、図７に示した撮像素子２００と同じく、図１０に示した撮像素子４００においても、上部４０１と下部４０２をバンプにより接合するように構成することも可能である。
【０１１０】
また、図８に示した撮像素子３００と同じく、図１０に示した撮像素子４００においても、フローティングディフュージョン等を複数の画素で共有する構成とすることも可能である。
【０１１１】
＜電子機器＞
図１１は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図１１に示すように、本技術に係る撮像装置１０００は、レンズ群１００１等を含む光学系、固体撮像素子（撮像デバイス）１００２、ＤＳＰ（Digital Signal Processor）回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７および電源部１００８等を有する。そして、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７および電源部１００８がバスライン１００９を介して相互に接続されている。
【０１１２】
レンズ群１００１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００２の撮像面上に結像する。固体撮像素子１００２は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【０１１３】
ＤＳＰ回路１００３は、固体撮像素子１００２からの信号を処理する。例えば、固体撮像素子１００２には、撮影された被写体の画像を構築するための画素があり、そのような画素からの信号を処理し、フレームメモリ１００４に展開するといった処理も行う。
【０１１４】
表示部１００５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置からなり、固体撮像素子１００２で撮像された動画または静止画を表示する。記録部１００６は、固体撮像素子１００２で撮像された動画または静止画を、ＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。
【０１１５】
操作部１００７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源部１００８は、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６および操作部１００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１１６】
上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。そして、当該撮像装置において、固体撮像素子１００２として、上記した撮像素子を用いることができる。
【０１１７】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１１８】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１１９】
なお、本技術は以下のような構成も取ることができる。
【０１２０】
（１）
半導体基板に形成された拡散層と、
前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極と
を備え、
前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する
撮像素子。
（２）
前記電極は、金属で構成されている
前記（１）に記載の撮像素子。
（３）
前記拡散層と前記電極を含む第１の基板と、
前記解析を行う回路を含む第２の基板とが接合された構成とされている
前記（１）または（２）に記載の撮像素子。
（４）
前記接合は、バンプ接合である
前記（３）に記載の撮像素子。
（５）
フローティングディフュージョンをさらに備え、
前記フローティングディフュージョンは、複数の撮像素子で共有されている
前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
前記拡散層の前記電極が形成されている側とは異なる側に、光電変換膜をさらに備える
前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
半導体基板に形成された拡散層と、
前記拡散層の光が入射する側とは異なる側に形成され、ゲート電圧が印加される電極と
を備え、
前記ゲート電圧を変化させることにより前記拡散層中で入射光により発生した電荷を捕獲する前記拡散層の表面からの深さを変化させ、変化させたゲート電圧毎で、前記表面側から前記深さまでの領域で発生する前記電荷の量を示す電流を測定することにより、前記入射光の波長毎の強度を解析する
撮像素子を備え、
前記撮像素子からの信号を処理する処理部を備える
電子機器。
【符号の説明】
【０１２１】
１００  撮像素子，  １０１  上部，  １０２  下部，  １２１  レンズ，  １２２  オプティカルブラック領域，  １２３  Ｐウェル領域，  １２４  バックゲート領域，  １２５  フローティングディフュージョン領域，  １２６  リセット領域，  １２７  ｎ＋領域，  １３１  ゲート電極，  １３２  転送ゲート，  １３３  リセットゲート
【図１】
2016009739.tif 000010
【図２】
2016009739.tif 000011
【図３】
2016009739.tif 000012
【図４】
2016009739.tif 000013
【図５】
2016009739.tif 000014
【図６】
2016009739.tif 000015
【図７】
2016009739.tif 000016
【図８】
2016009739.tif 000017
【図９】
2016009739.tif 000018
【図１０】
2016009739.tif 000019
【図１１】
2016009739.tif 000020