(57)【要約】【課題】高電位側チップＳｗｐ及び低電位側チップＳｗｎの直列接続体と、この直列接続体に並列接続された第１コンデンサ１２とを含む閉ループの寄生インダクタンスを低減できるスイッチングモジュールを提供する。【解決手段】高電位側チップＳｗｐ、低電位側チップＳｗｎ、第１コンデンサ１２、高電位側配線１４Ｈ、低電位側配線１４Ｌ、及び前記中間配線１４Ｍは、絶縁体２０を用いて一体形成されることにより、多層構造のモジュール１０とされている。高電位側チップＳｗｐ及び低電位側チップＳｗｎのそれぞれは、モジュール１０において、高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれと中間配線１４Ｍとで挟まれた層に互いに離間して設けられている。第１コンデンサ１２は、高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれと中間配線１４Ｍとで挟まれた層において、高電位側チップＳｗｐと低電位側チップＳｗｎとの間に設けられている。【選択図】      図２
2016009697.tif 000002
【特許請求の範囲】
【請求項１】
第１電極及び第２電極を有する半導体チップで構成され、前記第１電極及び前記第２電極の間の電流流通経路を開閉する高電位側半導体スイッチ（Ｓｗｐ）、並びに第３電極及び第４電極を有する半導体チップで構成され、前記第３電極及び前記第４電極の間の電流流通経路を開閉する低電位側半導体スイッチ（Ｓｗｎ）の直列接続体と、
前記直列接続体に並列接続されたコンデンサ（１２）と、
前記第１電極と前記コンデンサの第１端とを接続する高電位側配線（１４Ｈ）と、
前記第４電極と前記コンデンサの第２端とを接続する低電位側配線（１４Ｌ）と、
前記第２電極と前記第３電極とを接続する中間配線（１４Ｍ）と、を備え、
前記高電位側半導体スイッチ、前記低電位側半導体スイッチ、前記コンデンサ、前記高電位側配線、前記低電位側配線、及び前記中間配線は、絶縁体（２０）を用いて一体形成されることにより、多層構造のモジュール（１０）とされ、
前記高電位側配線及び前記低電位側配線のそれぞれは、前記モジュールにおいて前記中間配線が設けられる層とは異なる層であって、前記モジュールの積層方向において前記中間配線が設けられる層から同一方向に離れた層に互いに離間して設けられ、
前記高電位側半導体スイッチ及び前記低電位側半導体スイッチのそれぞれは、前記モジュールにおいて、前記高電位側配線及び前記低電位側配線のそれぞれと前記中間配線とで挟まれた層に互いに離間して設けられ、
前記コンデンサは、前記高電位側配線及び前記低電位側配線のそれぞれと前記中間配線とで挟まれた内層において、前記高電位側半導体スイッチと前記低電位側半導体スイッチとの間に設けられていることを特徴とするスイッチングモジュール。
【請求項２】
前記コンデンサを第１コンデンサとし、
前記高電位側配線及び前記低電位側配線のそれぞれは、その少なくとも一部が、前記モジュールの積層方向における一対の外表面のいずれかに露出した形で設けられ、
前記高電位側配線の露出部分に第１端が接続され、前記低電位側配線の露出部分に第２端が接続された第２コンデンサ（１６）をさらに備え、
前記第２コンデンサは、前記モジュールの積層方向における一対の外表面のうち、前記高電位側配線及び前記低電位側配線が露出している方の外表面に設けられている請求項１記載のスイッチングモジュール。
【請求項３】
前記モジュールが実装された回路基板（４０）をさらに備え、
前記回路基板には、その一対の板面のうち、前記モジュールの実装面からその裏面側へと延びる空間部（４４）が形成され、
前記モジュールは、前記低電位側配線及び前記高電位側配線が前記実装面に対向するように、かつ前記第２コンデンサが前記空間部に収容されるように前記回路基板に実装されている請求項２記載のスイッチングモジュール。
【請求項４】
前記モジュールの積層方向における一対の外表面のうち前記実装面と対向する外表面とは反対側に設けられた放熱器（６４）をさらに備える請求項３記載のスイッチングモジュール。
【請求項５】
前記モジュールの積層方向における外表面に設けられた放熱器（６５）をさらに備え、
前記放熱器には、前記モジュールの積層方向において前記モジュール側から外部へと延びる空間部（６６）が形成され、
前記モジュールは、前記高電位側配線及び前記低電位側配線のそれぞれが前記放熱器に対向するように、かつ前記第２コンデンサが前記空間部に収容されるように前記放熱器に設けられている請求項２記載のスイッチングモジュール。
【請求項６】
前記モジュールが実装された回路基板（４０）をさらに備え、
前記第２コンデンサは、その静電容量が前記第１コンデンサの静電容量よりも大きく設定され、
前記回路基板には、その板面の平面視において前記空間部を挟んで第１貫通孔（４６；４６ａ）と第２貫通孔（４８：４８ａ）とが形成され、
静電容量が前記第２コンデンサの静電容量よりも大きく設定された第３コンデンサ（１８）と、
前記第１貫通孔内に形成され、前記高電位側配線と前記第３コンデンサの第１端とを電気的に接続する第１導通部材（５０；５０ａ）と、
前記第２貫通孔内に形成され、前記低電位側配線と前記第３コンデンサの第２端とを電気的に接続する第２導通部材（５２；５２ａ）と、をさらに備え、
前記第３コンデンサは、前記回路基板の一対の板面のうち前記モジュールの実装面とは反対側の板面に、前記板面の平面視において前記第２コンデンサを跨ぐように設けられている請求項３〜５のいずれか１項に記載のスイッチングモジュール。
【請求項７】
前記第３コンデンサは、前記モジュールの積層方向における外表面の平面視において、前記第２コンデンサと重なる位置に設けられている請求項６記載のスイッチングモジュール。
【請求項８】
前記第２コンデンサは、前記モジュールの積層方向における外表面の平面視において、前記第１コンデンサと重なる位置に設けられている請求項２〜７のいずれか１項に記載のスイッチングモジュール。
【請求項９】
前記第２コンデンサは、その静電容量が前記第１コンデンサの静電容量よりも大きく設定されている請求項２〜８のいずれか１項に記載のスイッチングモジュール。
【請求項１０】
前記高電位側半導体スイッチ、前記低電位側半導体スイッチ、及び前記コンデンサのそれぞれは、前記モジュールにおいて同一の内層に設けられ、
前記高電位側配線及び前記低電位側配線のそれぞれは、前記モジュールにおいて同一の層に設けられている請求項１〜９のいずれか１項に記載のスイッチングモジュール。
【請求項１１】
前記コンデンサは、複数のコンデンサの並列接続体からなる請求項１〜１０のいずれか１項に記載のスイッチングモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電位側半導体スイッチ及び低電位側半導体スイッチの直列接続体と、前記直列接続体に並列接続されたコンデンサとを備えるスイッチングモジュールに関する。
【背景技術】
【０００２】
従来、下記特許文献１に見られるように、一対の半導体スイッチ（ＩＧＢＴ）の直列接続体と、この直列接続体に導体（バスバー）を介して並列接続されたサージ電圧吸収用コンデンサとを備える電力変換装置が知られている。詳しくは、この装置では、上記コンデンサの接続端子を半導体スイッチの端子位置の直近としている。こうした構成により、半導体スイッチ及びコンデンサより構成されるループ状回路の寄生インダクタンスを低減している。これにより、半導体スイッチのスイッチング時に半導体スイッチの両端に印加されるサージ電圧を定格電圧以下にしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３４４７５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、上記特許文献１に記載された構成では、半導体スイッチとコンデンサとをバスバーによって接続している。バスバーのインダクタンスが大きいことから、上記特許文献１に記載された構成では、ループ状回路の寄生インダクタンスを十分に低減できない懸念がある。この場合、半導体スイッチのスイッチング周波数を高めることができない懸念がある。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、高電位側半導体スイッチ及び低電位側半導体スイッチの直列接続体と、上記直列接続体に並列接続されたコンデンサとを備え、上記直列接続体及びコンデンサを含む閉ループの寄生インダクタンスを低減できるスイッチングモジュールを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成すべく、本発明は、第１電極及び第２電極を有する半導体チップで構成され、前記第１電極及び前記第２電極の間の電流流通経路を開閉する高電位側半導体スイッチ（Ｓｗｐ）、並びに第３電極及び第４電極を有する半導体チップで構成され、前記第３電極及び前記第４電極の間の電流流通経路を開閉する低電位側半導体スイッチ（Ｓｗｎ）の直列接続体と、前記直列接続体に並列接続されたコンデンサ（１２）と、前記第１電極と前記コンデンサの第１端とを接続する高電位側配線（１４Ｈ）と、前記第４電極と前記コンデンサの第２端とを接続する低電位側配線（１４Ｌ）と、前記第２電極と前記第３電極とを接続する中間配線（１４Ｍ）と、を備えている。こうした構成を前提として、前記高電位側半導体スイッチ、前記低電位側半導体スイッチ、前記コンデンサ、前記高電位側配線、前記低電位側配線、及び前記中間配線は、絶縁体（２０）を用いて一体形成されることにより、多層構造のモジュール（１０）とされ、前記高電位側配線及び前記低電位側配線のそれぞれは、前記モジュールにおいて前記中間配線が設けられる層とは異なる層であって、前記モジュールの積層方向において前記中間配線が設けられる層から同一方向に離れた層に互いに離間して設けられ、前記高電位側半導体スイッチ及び前記低電位側半導体スイッチのそれぞれは、前記モジュールにおいて、前記高電位側配線及び前記低電位側配線のそれぞれと前記中間配線とで挟まれた層に互いに離間して設けられ、前記コンデンサは、前記高電位側配線及び前記低電位側配線のそれぞれと前記中間配線とで挟まれた内層において、前記高電位側半導体スイッチと前記低電位側半導体スイッチとの間に設けられていることを特徴とする。
【０００７】
上記発明では、高電位側半導体スイッチ、低電位側半導体スイッチ、コンデンサ、高電位側配線、低電位側配線及び中間配線が絶縁体を用いて一体形成されることにより、これら部材がモジュール化されている。こうした構成において、上記発明では、高電位側配線及び低電位側配線のそれぞれと中間配線とで挟まれた内層において、高電位側半導体スイッチと低電位側半導体スイッチとの間をコンデンサの設置位置としている。
【０００８】
こうした位置にコンデンサを設けることにより、コンデンサをモジュールの外表面に設ける構成と比較して、モジュールの積層方向において中間配線とコンデンサとを近づけることができる。このため、高電位側半導体スイッチ、中間配線、低電位側半導体スイッチ、低電位側配線、コンデンサ及び高電位側配線を含む閉ループを小さくすることでき、ひいては閉ループの寄生インダクタンスを低減することができる。また、中間配線に流れる電流方向と、コンデンサの電流流通方向とが逆であることから、中間配線とコンデンサとを近づけることにより、磁束の打消し効果を得ることもできる。この効果も寄生インダクタンスの低減に寄与している。このように、上記発明によれば、閉ループの寄生インダクタンスを低減することができ、ひいては半導体スイッチのスイッチング周波数を高めることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態にかかるＤＣ／ＤＣコンバータの構成図。
【図２】同実施形態にかかるモジュールの断面図。
【図３】図２の３−３線断面図。
【図４】第１実施形態にかかるモジュールの断面図。
【図５】第２実施形態にかかるモジュールの断面図。
【図６】同実施形態にかかるモジュールの平面図。
【発明を実施するための形態】
【００１０】
（第１実施形態）
以下、本発明にかかるスイッチングモジュールを具体化した第１実施形態について、図面を参照しつつ説明する。
【００１１】
図１に示すように、モジュール１０は、高電位側チップＳｗｐ、低電位側チップＳｗｎ及び第１コンデンサ１２を備えている。各チップＳｗｐ，Ｓｗｎは、ベアチップであり、半導体スイッチを含む。各チップＳｗｐ，Ｓｗｎは、ハーフブリッジを構成する。本実施形態では、スイッチとして、電圧制御形の半導体スイッチング素子を用いており、具体的には、ＮチャネルＭＯＳＦＥＴを用いている。なお、スイッチには、ダイオードＦＤｐ，ＦＤｎ（例えば、ボディダイオード）が逆並列に接続されている。本実施形態では、各ダイオードＦＤｐ，ＦＤｎも、各チップＳｗｐ，Ｓｗｎに含まれているものとする。
【００１２】
高電位側チップＳｗｐのドレイン（第１電極）には、高電位側配線１４Ｈが接続されている。高電位側チップＳｗｐのソース（第２電極）と、低電位側チップＳｗｎのドレイン（第３電極）とは、中間配線１４Ｍによって接続されている。低電位側チップＳｗｎのソース（第４電極）には、低電位側配線１４Ｌが接続されている。第１コンデンサ１２の第１端には、高電位側配線１４Ｈが接続され、第１コンデンサ１２の第２端には、低電位側配線１４Ｌが接続されている。第１コンデンサ１２としては、例えばチップコンデンサを用いることができる。高電位側配線１４Ｈには、Ｐ端子ＴＰが接続され、低電位側配線１４Ｌには、Ｎ端子ＴＮが接続されている。中間配線１４Ｍには、出力端子ＴＯが接続されている。
【００１３】
ここで、本実施形態では、モジュール１０により、電力変換回路としての非絶縁型のＤＣ／ＤＣコンバータが構成されている。詳しくは、Ｐ端子ＴＰには、図示しない直流電源（例えば、バッテリ）の正極端子が接続され、Ｎ端子ＴＮには、直流電源の負極端子が接続されている。出力端子ＴＯには、降圧用の図示しないリアクトルの第１端が接続され、リアクトルの第２端には、図示しない出力負荷の正極端子が接続されている。出力負荷の負極端子には、Ｎ端子ＴＮが接続されている。また、出力負荷には、出力平滑用の図示しないコンデンサが並列接続されている。
【００１４】
Ｐ端子ＴＰには、さらに、第２，第３コンデンサ１６，１８の第１端が接続されている。Ｎ端子ＴＮには、さらに、第２，第３コンデンサ１６，１８の第２端が接続されている。第１，第２コンデンサ１２，１６は、サージ電圧を吸収するスナバコンデンサとして設けられている。第３コンデンサ１８は、Ｐ端子ＴＰ及びＮ端子ＴＮの間の入力電圧を平滑化する平滑コンデンサとして設けられている。第１コンデンサ１２の静電容量Ｃ１は、第２コンデンサ１６の静電容量Ｃ２よりも小さく設定されている。このため、第１コンデンサ１２の体格は、第２コンデンサ１６の体格よりも小さい。また、第２コンデンサ１６の静電容量Ｃ２は、第３コンデンサ１８の静電容量Ｃ３よりも小さく設定されている。このため、第２コンデンサ１６の体格は、第３コンデンサ１８の体格よりも小さい。
【００１５】
なお、本実施形態では、第１コンデンサ１２、高電位側配線１４Ｈ、高電位側チップＳｗｐ、中間配線１４Ｍ、低電位側チップＳｗｎ、及び低電位側配線１４Ｌを含む閉ループを第１閉ループと称すこととする。また、第２コンデンサ１６、高電位側配線１４Ｈ、高電位側チップＳｗｐ、中間配線１４Ｍ、低電位側チップＳｗｎ、及び低電位側配線１４Ｌを含む閉ループを第２閉ループと称すこととする。さらに、第３コンデンサ１８、高電位側配線１４Ｈ、高電位側チップＳｗｐ、中間配線１４Ｍ、低電位側チップＳｗｎ、及び低電位側配線１４Ｌを含む閉ループを第３閉ループと称すこととする。
【００１６】
ちなみに、図１には、第１閉ループの寄生インダクタンスを「Ｌ１」にて示した。また、第２閉ループのうち第１閉ループを含まない電気経路の寄生インダクタンスを「Ｌ２」にて示した。さらに、第３閉ループのうち第２閉ループを含まない電気経路の寄生インダクタンスを「Ｌ３」にて示した。
【００１７】
図２に、ＤＣ／ＤＣコンバータを構成するモジュール１０の回路基板への実装部分の断面図を示す。
【００１８】
ＤＣ／ＤＣコンバータは、各チップＳｗｐ，Ｓｗｎを内蔵したモジュール１０と、回路基板４０（例えばプリント基板）とを備えている。本実施形態では、高電位側チップＳｗｐ、低電位側チップＳｗｎ、第１コンデンサ１２、高電位側配線１４Ｈ、低電位側配線１４Ｌ、及び中間配線１４Ｍは、絶縁体２０を用いて一体形成されることにより、多層基板とされている。図２では、多層基板として、３層のものを例示した。なお、多層基板は、例えば、銅箔からなるパターンとして形成された各配線１４Ｈ，１４Ｌ，１４Ｌと、絶縁体２０としての基材（例えば、熱可塑性樹脂フィルム）とを積層したものを、熱プレスによって一体化して形成することができる。こうした一体化手法としては、例えば、ＰＡＬＡＰ（登録商標）が挙げられる。
【００１９】
高電位側チップＳｗｐと低電位側チップＳｗｎとは、モジュール１０の外表面に露出することなく、モジュール１０の同一の内層に設けられている。詳しくは、高電位側チップＳｗｐと低電位側チップＳｗｎとは、これらチップが設けられた層において、絶縁体２０によって互いに電気的に絶縁されて配置されている。ここで、各チップＳｗｐ，Ｓｗｎは、いずれも縦型のデバイスである。このため、各チップＳｗｐ，Ｓｗｎの１の面にソース及びゲートが形成され、この面とは反対側の面にドレインが形成されている。
【００２０】
高電位側チップＳｗｐのうちドレインが形成されている面には、第１ビア導体２２を介して高電位側配線１４Ｈが接続されている。高電位側チップＳｗｐのうちソースが形成されている面には、第２ビア導体２４を介して中間配線１４Ｍが接続されている。一方、低電位側チップＳｗｎのうちソースが形成されている面には、第３ビア導体２６を介して低電位側配線１４Ｌが接続されている。低電位側チップＳｗｎのうちドレインが形成されている面には、第４ビア導体２８を介して中間配線１４Ｍが接続されている。第１，第３ビア導体２２，２６は、同一層に形成され、第２，第４ビア導体２４，２８は、同一層に形成されている。
【００２１】
高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれは、中間配線１４Ｍが設けられる層とは異なる層であって、積層方向において中間配線１４Ｍが設けられる層から回路基板４０へと向かう方向に離れた層に、絶縁体２０によって互いに離間して設けられている。本実施形態において、高電位側配線１４Ｈと低電位側配線１４Ｌとは、モジュール１０の外表面に形成されている。高電位側チップＳｗｐ及び低電位側チップＳｗｎのそれぞれは、モジュール１０において、高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれと中間配線１４Ｍとで挟まれた層に互いに離間して設けられている。高電位側配線１４Ｈには、第５ビア導体３０を介して第１コンデンサ１２の第１端が接続されている。第１コンデンサ１２の第２端には、第６ビア導体３２を介して低電位側配線１４Ｌが接続されている。本実施形態において、第１コンデンサ１２は、各チップＳｗｐ，Ｓｗｎと同一層に形成されている。また、第５，第６ビア導体３０，３２は、第１，第３ビア導体２２，２６と同一層に、第１，第３ビア導体２２，２６に挟まれた形で形成されている。
【００２２】
モジュール１０は、回路基板４０に実装されている。回路基板４０には、円形状のメイン貫通孔４２が形成されている。これにより、回路基板４０には、空間部４４が形成されている。モジュール１０は、低電位側配線１４Ｌ及び高電位側配線１４Ｈが回路基板４０に対向するように実装されている。以下、回路基板４０のうち、モジュール１０の実装面を第１面と称し、第１面の裏面を第２面と称すこととする。
【００２３】
高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれは、回路基板４０のメイン貫通孔４２付近において、一部が回路基板４０とモジュール１０との接合面から露出した形で設けられている。高電位側配線１４Ｈの露出部分には、第２コンデンサ１６の第１端が接続され、低電位側配線１４Ｌの露出部分に第２コンデンサ１６の第２端が接続されている。第２コンデンサ１６は、モジュール１０の積層方向における一対の外表面のうち、高電位側配線１４Ｈ及び低電位側配線１４Ｌが露出している方の外表面に設けられている。図２には、第２コンデンサ１６の第１端，第２端が各配線１４Ｈ，１４Ｌにはんだ付けされている様子を示した。
【００２４】
中間配線１４Ｍには、モジュール１０の全層（３層）にまたがる第７ビア導体３４と、モジュール１０の外表面にパターン形成された第１配線３６と、回路基板４０の第１面に設けられた第１導体３８とを介して出力端子ＴＯに接続されている。第７ビア導体３４は、モジュール１０の層が延びる方向において、高電位側チップＳｗｐよりも外側に形成されている。出力端子ＴＯは、回路基板４０の第１面に形成されている。
【００２５】
回路基板４０には、メイン貫通孔４２を挟むように、第１貫通孔４６と第２貫通孔４８とが形成されている。各貫通孔４６，４８内には、第２，第３導体５０，５２（「第１，第２導電部材」に相当）が充填されている。高電位側配線１４Ｈには、モジュール１０及び回路基板４０に挟まれた第４導体５４と、回路基板４０の第１面にパターン形成された第２配線５６と、第２導体５０とを介して、回路基板４０の第２面に形成されたＰ端子ＴＰに接続されている。低電位側配線１４Ｌには、モジュール１０及び回路基板４０に挟まれた第５導体５８と、回路基板４０の第１面にパターン形成された第３配線６０と、第３導体５２とを介して、回路基板４０の第２面に形成されたＮ端子ＴＮが接続されている。各端子ＴＰ，ＴＮは、メイン貫通孔４２を挟んで形成されている。
【００２６】
回路基板４０の第２面において、Ｐ端子ＴＰには、第３コンデンサ１８の第１端が接続され、Ｎ端子ＴＮには、第３コンデンサ１８の第２端が接続されている。なお、図２には、第３コンデンサ１８の第１端，第２端が各端子ＴＰ，ＴＮにはんだ付けされている様子を示した。
【００２７】
モジュール１０の積層方向における一対の外表面のうち回路基板４０の第１面に対向する外表面とは反対側の外表面には、絶縁層６２を介して放熱器６４が設けられている。放熱器６４は、モジュール１０で生じた熱を外部に放出する機能を有する。なお、絶縁層６２としては、熱伝導率が高いものを用いることが望ましく、例えばセラミックや絶縁フィルムを用いればよい。
【００２８】
図３に、図２の３−３線断面図を示す。図３では、第１配線３６、高電位側配線１４Ｈ、及び低電位側配線１４Ｌのそれぞれをモジュール１０の断面に投影したものを破線にて示している。これら破線のそれぞれは、その内部全てがパターン形成されていることを示している。また、第１ビア導体２２及び第３ビア導体２６のそれぞれをモジュール１０の断面に投影したものも破線にて示した。なお、図３では、各チップＳｗｐ，Ｓｗｎのゲートの記載を省略している。ちなみに、本実施形態では、中間配線１４Ｍをモジュール１０の断面に投影したものが各配線１４Ｈ，１４Ｌ及び第１配線３６を含むように中間配線１４Ｍが形成されている。
【００２９】
図示されるように、本実施形態では、高電位側チップＳｗｐと低電位側チップＳｗｎとの間に、複数のコンデンサが一列に配置されている。各コンデンサの第１端には、高電位側配線１４Ｈが接続され、各コンデンサの第２端には、低電位側配線１４Ｌが接続されている。すなわち、これらコンデンサが互いに並列接続されることにより、第１コンデンサ１２が構成されている。なお、本実施形態において、第７ビア導体３４は、第１コンデンサ１２を構成する複数のコンデンサが並ぶ方向に複数形成されている。
【００３０】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００３１】
（１）第１コンデンサ１２を、高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれと中間配線１４Ｍとで挟まれた内層において、高電位側チップＳｗｐと低電位側チップＳｗｎとの間に設けた。このため、モジュール１０の積層方向において中間配線１４Ｍと第１コンデンサ１２とを近づけることができる。これにより、第１閉ループを最小化することでき、ひいては第１閉ループの寄生インダクタンスＬ１を低減することができる。
【００３２】
また、図４に示すように、第１コンデンサ１２と中間配線１４Ｍとを対向させることができる。そして、第１コンデンサ１２に流れる電流の方向と、中間配線１４Ｍに流れる電流の方向とを逆向きにすることができる。このため、第１コンデンサ１２に流れる電流による磁束と、中間配線１４Ｍに流れる電流による磁束との打ち消し効果を高めることができる。これにより、第１閉ループの寄生インダクタンスＬ１をより低減することができる。なお、図４では、断面を示すハッチングを省略している。このように、本実施形態によれば、寄生インダクタンスＬ１の低減により、各チップＳｗｐ，Ｓｗｎを構成するスイッチのスイッチング周波数を高めることができる。
【００３３】
（２）第２コンデンサ１６を、モジュール１０の積層方向における一対の外表面のうち、高電位側配線１４Ｈ及び低電位側配線１４Ｌが露出している方の外表面に設けた。これは、本実施形態において、第１コンデンサ１２のみでは、各チップＳｗｐ，Ｓｗｎを構成するスイッチのスイッチングに伴って生じるサージ電圧を吸収できないからである。ここで、第２コンデンサ１６を含む第２閉ループのうち、第１閉ループを含まない電気経路の寄生インダクタンスＬ２が大きいと、第１コンデンサ１２が受け持つサージ電圧が増大する。このため、第１コンデンサ１２が受け持つサージ電圧を低減する上では、第２閉ループを小さくし、上記寄生インダクタンスＬ２を低減することが要求される。
【００３４】
ここで、本実施形態では、高電位側配線１４Ｈ及び低電位側配線１４Ｌが露出している方の外表面を第２コンデンサ１６の設置位置とした。こうした構成によれば、積層方向において、第２コンデンサ１６を高電位側配線１４Ｈ及び低電位側配線１４Ｌに近づけることができる。このため、第２閉ループを最小化することができる。これにより、第２閉ループのうち第１閉ループを含まない電気経路の寄生インダクタンスＬ２を低減することができる。したがって、各チップＳｗｐ，Ｓｗｎを構成するスイッチのスイッチングに伴って第１コンデンサ１２に印加されるサージ電圧を低減することができる。
【００３５】
（３）第２コンデンサ１６が回路基板４０に形成された空間部４４に収容されるようにモジュール１０を回路基板４０に実装した。このため、モジュール１０の積層方向における一対の外表面のうち回路基板４０の第１面に対向する外表面とは反対側の外表面を、放熱器６４の設置領域とすることができる。これにより、放熱器６４の実装面積を増大させることができ、ひいてはモジュール１０の冷却効率を向上させることができる。
【００３６】
（４）第３コンデンサ１８を、回路基板４０の第２面にメイン貫通孔４２を跨ぐように設けた。第３閉ループのうち第２閉ループを含まない電気経路の寄生インダクタンスＬ３が大きいと、各チップＳｗｐ，Ｓｗｎを構成するスイッチのスイッチングに伴って第２コンデンサ１６に印加されるサージ電圧が大きくなる。ここで、第３コンデンサ１８を、回路基板４０の第２面にメイン貫通孔４２を跨ぐように設けることにより、モジュール１０の積層方向において、第３コンデンサ１８を高電位側配線１４Ｈ及び低電位側配線１４Ｌに近づけることができる。これにより、第３閉ループを最小化でき、第３閉ループのうち第２閉ループを含まない電気経路の寄生インダクタンスＬ３を低減することができる。したがって、第２コンデンサ１６に印加されるサージ電圧を低減することができる。
【００３７】
（５）第３コンデンサ１８を回路基板４０に投影した領域に第２コンデンサ１６を回路基板４０に投影した領域が含まれるように、第２コンデンサ１６及び第３コンデンサ１８を配置した。こうした構成によれば、第３閉ループのうち第２閉ループを含まない電気経路を短縮できる。このため、上記寄生インダクタンスＬ３を低減することができる。
【００３８】
（６）第２コンデンサ１６を回路基板４０に投影した領域に第１コンデンサ１２を回路基板４０に投影した領域が含まれるように、第１コンデンサ１２及び第２コンデンサ１６を配置した。こうした構成によれば、第２閉ループのうち第１閉ループを含まない電気経路を短縮できる。このため、上記寄生インダクタンスＬ２を低減することができる。
【００３９】
（７）第２コンデンサ１６の静電容量を第１コンデンサ１２の静電容量よりも大きく設定した。静電容量が大きいと、コンデンサの体格が大きくなり、コンデンサ自体のインダクタンスが大きくなる。その結果、第２閉ループのインダクタンスも大きくなる。このため、第２閉ループのインダクタンスが大きくなりやすい本実施形態は、上記寄生インダクタンスＬ２を低減できる構成を採用するメリットが大きい。
【００４０】
（８）回路基板４０の板面の平面視において、高電位側チップＳｗｐと低電位側チップＳｗｎとの間に、各チップＳｗｐ，Ｓｗｎが並ぶ方向と直交する方向に複数のコンデンサを一列に配置した。そして、これらコンデンサを互いに並列接続することにより、第１コンデンサ１２を構成した。こうした構成によれば、第１コンデンサ１２を構成する個々のコンデンサの容量を小さくすることができ、ひいては個々のコンデンサの体格を小さくできる。このため、第１コンデンサ１２に要求されるサージ吸収用の静電容量を確保しつつ、モジュール１０において各チップＳｗｐ，Ｓｗｎの間のスペースを有効利用することができる。
【００４１】
（第２実施形態）
以下、第２実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図５に示すように、ＤＣ／ＤＣコンバータの構成を変更する。なお、図５において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。
【００４２】
図示されるように、高電位側チップＳｗｐのうちドレインが形成されている面には、第２ビア導体２４ａを介して高電位側配線１４Ｈが接続されている。高電位側チップＳｗｐのうちソースが形成されている面には、第１ビア導体２２ａを介して中間配線１４Ｍが接続されている。一方、低電位側チップＳｗｎのうちソースが形成されている面には、第４ビア導体２８ａを介して低電位側配線１４Ｌが接続されている。低電位側チップＳｗｎのうちドレインが形成されている面には、第３ビア導体２６ａを介して中間配線１４Ｍが接続されている。第１，第３ビア導体２２ａ，２６ａは、同一層に形成され、第２，第４ビア導体２４ａ，２８ａは、同一層に形成されている。
【００４３】
高電位側配線１４Ｈには、第５ビア導体３０ａを介して第１コンデンサ１２の第１端が接続されている。第１コンデンサ１２の第２端には、第６ビア導体３２ａを介して低電位側配線１４Ｌが接続されている。第５，第６ビア導体３０ａ，３２ａは、第２，第４ビア導体２４ａ，２８ａと同一層に形成されている。
【００４４】
モジュール１０は、中間配線１４Ｍが回路基板４０の第１面に対向するように回路基板４０に実装されている。モジュール１０の積層方向における一対の外表面のうち回路基板４０の第１面に対向する外表面とは反対側の外表面には、絶縁層６２ａを介して放熱器６５が設けられている。放熱器６５には、図５及び図６に示すように、円形状のメイン貫通孔６５ａが形成されている。これにより、放熱器６５には、空間部６６が形成されている。高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれは、放熱器６５のメイン貫通孔６５ａ付近において、モジュール１０と放熱器６５との接合面から露出した形で設けられている。高電位側配線１４Ｈの露出部分には、第２コンデンサ１６の第１端が接続され、低電位側配線１４Ｌの露出部分に第２コンデンサ１６の第２端が接続されている。第２コンデンサ１６は、モジュール１０の積層方向における一対の外表面のうち、高電位側配線１４Ｈ及び低電位側配線１４Ｌが露出している方の外表面に設けられている。モジュール１０は、放熱器６５の空間部６６に第２コンデンサ１６が収容されるように放熱器６５に設けられている。
【００４５】
回路基板４０には、第２コンデンサ１６を挟むように、第１貫通孔４６ａと第２貫通孔４８ａとが形成されている。各貫通孔４６ａ，４８ａ内には、第６，第７導体５０ａ，５２ａが充填されている。高電位側配線１４Ｈには、モジュール１０の３層にまたがる第８ビア導体７０と、モジュール１０の外表面にパターン形成された第４配線７２と、モジュール１０及び回路基板４０で挟まれた第８導体７４と、回路基板４０の第１面にパターン形成された第５配線７６とを介して、Ｐ端子ＴＰが接続されている。低電位側配線１４Ｌには、３層にまたがる第９ビア導体８０と、モジュール１０の外表面にパターン形成された第６配線８２と、モジュール１０及び回路基板４０で挟まれた第９導体８４と、回路基板４０の第１面にパターン形成された第８配線８６とを介して、Ｎ端子ＴＮが接続されている。回路基板４０の第２面において、Ｐ端子ＴＰには、第３コンデンサ１８の第１端が接続され、Ｎ端子ＴＮには、第３コンデンサ１８の第２端が接続されている。
【００４６】
以上説明した本実施形態によれば、上記第１実施形態で得られる（１），（２），（４）〜（８）の効果に加えて、以下の効果が得られる。
【００４７】
（９）中間配線１４Ｍが放熱器６５に対向するように、かつ第２コンデンサ１６が空間部６６に収容されるようにモジュール１０に放熱器６５を設けた。こうした構成は、モジュール１０（ＤＣ／ＤＣコンバータ）からそのグランドラインへとノイズが伝達されるのを抑制するために採用された。つまり、本実施形態において、放熱器６５は、グランドラインに接続されている。ここで、高電位側配線１４Ｈ及び低電位側配線１４Ｌのそれぞれと放熱器６５との間に絶縁層６２ａが設けられていることから、各配線１４Ｈ，１４Ｌと放熱器６５との間には寄生容量が形成されている。ここで、高電位側配線１４Ｈ，低電位側配線１４Ｌは、直流電源の正極端子，負極端子に接続されていることから、中間配線１４Ｍと比較して電位変動が小さい。このため、放熱器６５側に高電位側配線１４Ｈ及び低電位側配線１４Ｌを配置することにより、寄生容量を介してグランドラインへと伝達されるノイズを低減することができる。
【００４８】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００４９】
・上記第１実施形態では、回路基板４０の第１面から第２面へと貫通するメイン貫通孔４２を回路基板４０に形成することで、第２コンデンサ１６を収容する空間部を形成したがこれに限らない。例えば、回路基板４０の第１面から第２面へと貫通はしないものの、第１面から第２面側に延びる溝部を回路基板４０に形成する。そして、この溝部を第２コンデンサ１６を収容する空間部として用いてもよい。
【００５０】
・半導体スイッチとしては、ＭＯＳＦＥＴに限らず、例えばＩＧＢＴであってもよい。この場合、半導体スイッチは、コレクタ及びエミッタの間の電流流通経路を開閉することとなる。
【００５１】
・上記第１実施形態では、第３コンデンサ１８を回路基板４０に投影した領域に第２コンデンサ１６を回路基板４０に投影した領域が含まれるように、第２コンデンサ１６及び第３コンデンサ１８を配置したがこれに限らない。回路基板４０の平面視において、第３コンデンサ１８の少なくとも一部と第２コンデンサ１６の少なくとも一部とが重なるようにこれらコンデンサ１６，１８を配置してもよい。この場合であっても、第３閉ループのうち第２閉ループを含まない電気経路を短縮することはできる。
【００５２】
また、回路基板４０の平面視において、第２コンデンサ１６の少なくとも一部と第１コンデンサ１２の少なくとも一部とが重なるようにこれらコンデンサ１２，１６を配置してもよい。この場合であっても、第２閉ループのうち第１閉ループを含まない電気経路を短縮することはできる。
【００５３】
・上記各実施形態において、第１コンデンサ１２と抵抗体との直列接続体が各チップＳｗｐ，Ｓｗｎの直列接続体に並列接続されていてもよい。
【００５４】
・モジュール１０によって構成される電力変換回路としては、ＤＣ／ＤＣコンバータに限らず、例えば、ハーフブリッジ回路やフルブリッジ回路を備えるインバータであってもよい。具体的には例えば、３つのモジュール１０により、電力変換回路としての３相インバータを構成することができる。この場合、各モジュール１０の高電位側チップＳｗｐと低電位側チップＳｗｎとの直列接続体は、互いに並列接続されることとなる。また、各モジュール１０の出力端子ＴＯには、例えば、モータジェネレータの各相巻線の一端が接続されることとなる。モータジェネレータは、例えば車載主機となるものである。なお、バッテリの電圧を昇圧して出力する昇圧コンバータがインバータの入力側に接続される場合、昇圧コンバータが直流電源となる。
【符号の説明】
【００５５】
１０…モジュール、１２…第１コンデンサ、１４Ｈ…高電位側配線、１４Ｌ…低電位側配線、１４Ｍ…中間配線、Ｓｗｐ…高電位側チップ、Ｓｗｎ…低電位側チップ。
【図１】
2016009697.tif 000003
【図２】
2016009697.tif 000004
【図３】
2016009697.tif 000005
【図４】
2016009697.tif 000006
【図５】
2016009697.tif 000007
【図６】
2016009697.tif 000008