(57)【要約】      （修正有）【課題】相互接続を組み入れた情報インフラストラクチャの性能低下を最小にしつつ相互接続の障害の重大性に適応した、アウトオブバンド対策を提供する。【解決手段】プリント回路基板１を有する、複数のリンクを含む第１の相互接続１０を管理するように構成された第１の接続インターフェース１１は、第１の相互接続１０の複数のリンクでの障害の発生を検知する。この基板１を有する第２の相互接続２０を管理するように構成された第２の接続インターフェース１３は、障害発生情報を共有し、フォールバック対策の所定リストの中から１つのフォールバック対策を選択し、選択されたフォールバック対策を適用された時点で削除する。プリント回路基板１は選択されたフォールバック対策を第１の相互接続に適用し、第１の相互接続を再度初期化するプロセッサを備える。【選択図】図１
2016009499.tif 000002
【特許請求の範囲】
【請求項１】
情報インフラストラクチャ内にある第１のプリント回路基板（１）と第２のプリント回路基板（２）との間の第１の相互接続（１０）を管理する方法であって、前記第１の相互接続が、複数の相互接続リンクを備え、前記第１のプリント回路基板（１）および前記第２のプリント回路基板（２）がさらに、第２の相互接続（２０）によって相互接続され、前記第１のプリント回路基板および前記第２のプリント回路基板それぞれ（１、２）が、
−  前記第１の相互接続（１０）を管理するように構成された第１の接続インターフェース（１１、２１）；
−  前記第２の相互接続（２０）を管理するように構成された第２の接続インターフェース（１３、２３）；
−  所定タスクを実行するように構成されたプロセッサ（１２、２２）；
を備え、前記方法が、
−  前記第１のプリント回路基板（１）の前記第１の接続インターフェース（１１）または前記第２のプリント回路基板（２）の前記第１の接続インターフェース（２１）によって、前記第１の相互接続（１０）のリンクでの障害の発生を検知するステップ；
−  前記第１の相互接続（１０）のリンクでの障害発生情報を、前記第２の相互接続（２）を介して前記第１のプリント回路基板（１）と前記第２のプリント回路基板（２）との間で共有するステップ；
−  前記障害に応答して、フォールバック対策の所定リストの中から１つのフォールバック対策を、前記第１のプリント回路基板の前記第２の接続インターフェース（１３）および前記第２のプリント回路基板の前記第２の接続インターフェース（２３）によって選択するステップ；
−  前記選択されたフォールバック対策を、前記第１のプリント回路基板（１）のプロセッサによって前記第１の相互接続（１０）に適用するステップ；
−  前記選択されたフォールバック対策を、前記第２のプリント回路基板（１）のプロセッサによって前記第１の相互接続（１０）に適用するステップ；
−  前記適用されたフォールバック対策を、フォールバック対策の前記所定リストから削除するステップ；
−  前記第１の相互接続（１０）を再度初期化するステップ
を含む、方法。
【請求項２】
前記第１のプリント回路基板（１）の前記プロセッサ（１２）によって前記フォールバック対策を適用する前記ステップと、前記第２のプリント回路基板（２）の前記プロセッサ（２２）によって前記フォールバック対策を適用する前記ステップとを同期させるステップをさらに含む、請求項１に記載の方法。
【請求項３】
フォールバック対策の前記所定リストは、
・  前記情報インフラストラクチャを再起動せずに、前記第１の相互接続（１０）の障害のあるリンクの幅を縮小すること；
・  前記情報インフラストラクチャを再起動させて、前記第１の相互接続（１０）の障害のあるリンクの伝送速度を低下させること；
・  前記情報インフラストラクチャを再起動させて、前記第１の相互接続（１０）の障害のあるリンクの伝送速度を低下させ、幅を縮小すること；
・  前記情報インフラストラクチャを再起動させて、障害のある冗長性リンクを無効にすること；
・  前記情報インフラストラクチャを再起動させて、前記第１の相互接続（１０）の障害のある非冗長性リンクによって互いに連結した２つの前記第１の接続インターフェース（１１、２１）を無効にすること
を含む、請求項１または２に記載の方法。
【請求項４】
同じプリント回路基板（１、２）の前記プロセッサ（１２、２２）と前記第２の接続インターフェース（１３、２３）との間を、前記プリント回路基板（１、２）の前記第１の接続インターフェース（１１、２１）に含まれるレジスタ（１８、２８）を介して通信するステップさらに含み、前記プリント回路基板（１、２）は、前記第１のプリント回路基板（１）または前記第２のプリント回路基板（２）である、請求項１〜３のうちいずれか一項に記載の方法。
【請求項５】
前記第２の相互接続は、相互接続ネットワークであるイーサネット（登録商標）に含まれる、請求項１〜４のうちいずれか一項に記載の方法。
【請求項６】
プリント回路基板であって、
−  前記プリント回路基板（１）を有する第１の相互接続（１０）を管理するように構成され、前記第１の相互接続（１０）が複数の相互接続リンクを含む第１の接続インターフェース（１１）；
−  前記プリント回路基板（１）を有する第２の相互接続（２０）を管理するように構成された第２の接続インターフェース（１３）；  −  所定タスクを実行するように構成されたプロセッサ（１２）；
−  前記第１の相互接続（１０）のリンクでの障害の発生を検知するようにさらに構成された前記第１の接続インターフェース（１１）；
−  前記第２の接続インターフェースであって、
・  前記第２の相互接続を介して、前記第１の相互接続のリンクでの障害発生情報を共有し；
・  前記障害に応答して、フォールバック対策の所定リストの中から１つのフォールバック対策を選択し；
・  前記選択されたフォールバック対策を、適用された時点でフォールバック対策の前記所定リストから削除する
ようにさらに構成された第２の接続インターフェース；
−  プロセッサであって、
・  前記選択されたフォールバック対策を前記第１の相互接続に適用し；
・  前記第１の相互接続を再度初期化する
ようにさらに構成されたプロセッサ
を備えるプリント回路基板（１）。
【請求項７】
前記第２の接続インターフェース（１３）および前記プロセッサ（１２）は、前記第１の接続インターフェース（１１）に含まれるレジスタ（１８）を介して通信する、請求項６に記載のプリント回路基板（１）。
【請求項８】
前記第１の相互接続（１０）を再度初期化するために、前記プロセッサ（１２）は、前記第２の接続インターフェース（１３）が前記レジスタ（１８）に所定値を書き込むのを待つように構成される、請求項７に記載のプリント回路基板（１）。
【請求項９】
請求項６に記載の第１のプリント回路基板（１）と第２のプリント回路基板との間に第１の相互接続（１０）を備える情報インフラストラクチャ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報インフラストラクチャ内の接続インターフェース間の相互接続に関する。
【背景技術】
【０００２】
本明細書では、情報インフラストラクチャとは、少なくとも２つの接続インターフェース（または英語で「ソケット」）を備え、この接続インターフェースどうしの間が相互接続によって連結されている、サーバ、スーパーコンピュータまたはその他のあらゆる情報装置のことを指す。相互接続とは、２つの接続インターフェースどうしの間の物理的・論理的結合である。１つの相互接続には一般に複数のリンクが含まれ、それぞれのリンクが、相互接続のリンク幅を決定する複数の経路を内蔵している。
【０００３】
情報インフラストラクチャは、増加している計算需要に応えるように構成されているため、キャッシュコヒーレンシを有する接続インターフェースの相互接続をますます多く備えている。そのため、これらの相互接続に障害が生じるリスクはますます高まることになる。その結果、分散アプリケーションの実行、またはさらに簡潔には、情報インフラストラクチャのソケット間の通信は、頻繁に危険な状態になるおそれがある。
【０００４】
したがって、情報インフラストラクチャの性能に対して相互接続内の障害が及ぼす影響を抑えるために、この障害を検知した時点でフォールバック対策を講じなければならない。
【０００５】
この点に関して注意すべきことは、現時点で相互接続リンクの障害の検知は、この相互接続リンクの受信側でしか行われず、データをこのリンクに送信する相互接続の部分はこの障害を把握できないことである。よって、その障害を相互接続の送信部分に知らせてその障害に応答して十分なフォールバック対策を適用するために、適切な機構が必要である。
【０００６】
この点に関して、２つの手法を区別する。
【０００７】
いわゆる「インバンド」または英語で「ｉｎ−ｂａｎｄ」という第１の手法では、相互接続の送信器となる接続インターフェースは、相互接続のリンクに障害が発生したことをこの同じ相互接続を介して通知される。この手法は、
−  他の専用の通信チャネル（すなわち、障害が起きた相互接続以外の通信チャネル）を必要としないという利点、および
−  実施が複雑であり、障害が起きた場所で相互接続を使用してその障害を修正することから、堅牢性が十分でないという欠点
を有する。
【０００８】
この場合、キャッシュコヒーレンシを有する相互接続にするためのＱＰＩ（「Ｑｕｉｃｋ  Ｐａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ」の略）タイプの相互接続では、最大８つの接続インターフェースしか連結できない。
【０００９】
その上、この「インバンド」手法によって許可されたフォールバック対策は、
−  相互接続リンクの特定数の物理的チャネルを無効にしてこのリンク幅を２または４で除算するか；
−  １つのリンクの周波数を２で除算し、このリンクの幅を加えるか
のいずかである。
【００１０】
第２のアウトオブバンド（つまり英語の「ｏｕｔ−ｏｆ−ｂａｎｄ」）の手法によれば、相互接続の冗長性リンクを無効にするか、またはその相互接続自体とは異なる通信チャネルを使用してその相互接続の接続インターフェース（「ソケット」）を無効にすることも可能である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の１つの目的は、相互接続を組み入れた情報インフラストラクチャの性能低下をできるだけ最小にして、その相互接続の障害の重大性に適応したアウトオブバンド対策を提供することである。
【００１２】
本発明のもう１つの目的は、ソケットの相互接続のコンポーネントが故障したとしても、キャッシュコヒーレンシを有して相互接続したそれらのソケットを１６まで含むサーバを起動できるアウトオブバンド方法を提供することである。
【００１３】
本発明のもう１つの目的は、サーバやソケットのような情報インフラストラクチャを無効にできるようにすることである。
【００１４】
本発明のもう１つの目的は、相互接続リンク内の障害に耐性のある接続インターフェースを相互接続する方法を提供することである。
【００１５】
本発明のもう１つの目的は、情報インフラストラクチャの相互接続内で起きた障害に迅速に反応できるようにして、情報インフラストラクチャの信頼性を向上させることである。
【００１６】
本発明のもう１つの目的は、情報インフラストラクチャ（サーバやスーパーコンピュータなど）のインフラストラクチャの２つのソケットを連結している相互接続で障害が発生したことを受けて、そのインフラストラクチャの相互接続内でフォールバック対策を採用することである。
【課題を解決するための手段】
【００１７】
このようにするために、本発明は、第１の態様によれば、情報インフラストラクチャ内にある第１のプリント回路基板と第２のプリント回路基板との間の第１の相互接続を管理する方法であって、前記第１の相互接続が、複数の相互接続リンクを備え、前記第１のプリント回路基板および前記第２のプリント回路基板がさらに、第２の相互接続によって相互接続され、第１のプリント回路基板および第２のプリント回路基板それぞれが、
−  第１の相互接続を管理するように構成された第１の接続インターフェース；
−  第２の相互接続を管理するように構成された第２の接続インターフェース；
−  所定タスクを実行するように構成されたプロセッサ；
を備え、本方法が、
−  第１のプリント回路基板の第１の接続インターフェースまたは第２のプリント回路基板の第１の接続インターフェースによって、第１の相互接続のリンクでの障害の発生を検知するステップ；
−  第１の相互接続のリンクでの障害発生情報を、第２の相互接続を介して第１のプリント回路基板と第２のプリント回路基板との間で共有するステップ；
−  前記障害に応答して、フォールバック対策の所定リストの中から１つのフォールバック対策を、第１のプリント回路基板の第２の接続インターフェースおよび第２のプリント回路基板の第２の接続インターフェースによって選択するステップ；
−  選択されたフォールバック対策を、第１のプリント回路基板のプロセッサによって第１の相互接続に適用するステップ；
−  選択されたフォールバック対策を、第２のプリント回路基板のプロセッサによって第１の相互接続に適用するステップ；
−  適用されたフォールバック対策を、フォールバック対策の所定リストから削除するステップ；
−  第１の相互接続を再度初期化するステップ
を含む、方法を提供する。
【００１８】
本方法は、様々な実施形態によれば、以下の特徴を備え、場合によっては組み合わさった特徴を備える：
−  本方法は、第１のプリント回路基板のプロセッサによってフォールバック対策を適用するステップと、第２のプリント回路基板のプロセッサによってフォールバック対策を適用するステップとを同期させるステップを含む。
−  フォールバック対策の所定リストは、
・  情報インフラストラクチャを再起動せずに、第１の相互接続の障害のあるリンクの幅を縮小すること；
・  情報インフラストラクチャを再起動させて、第１の相互接続の障害のあるリンクの伝送速度を低下させること；
・  情報インフラストラクチャを再起動させて、第１の相互接続の障害のあるリンクの伝送速度を低下させ、幅を縮小すること；
・  情報インフラストラクチャを再起動させて、障害のある冗長性リンクを無効にすること；
・  情報インフラストラクチャを再起動させて、第１の相互接続の障害のある非冗長性リンクによって互いに連結した２つの第１の接続インターフェースを無効にすること
を含む。
−  本方法は、同じプリント回路基板のプロセッサと第２の接続インターフェースとの間を、このプリント回路基板の第１の接続インターフェースに含まれるレジスタを介して通信するステップを含み、前記プリント回路基板は、第１のプリント回路基板または第２のプリント回路基板である。
−  第２の相互接続は、相互接続ネットワークであるイーサネット（登録商標）に含まれる。
【００１９】
本発明は、第２の態様によれば、プリント回路基板であって、
−  このプリント回路基板を有する第１の相互接続を管理するように構成され、前記第１の相互接続が複数の相互接続リンクを含む第１の接続インターフェース；
−  このプリント回路基板を有する第２の相互接続を管理するように構成された第２の接続インターフェース；  −  所定タスクを実行するように構成されたプロセッサ；
−  第１の相互接続のリンクでの障害の発生を検知するようにさらに構成された第１の接続インターフェース；
−  第２の接続インターフェースであって、
・  第２の相互接続を介して、第１の相互接続のリンクでの障害発生情報を共有し；
・  前記障害に応答して、フォールバック対策の所定リストの中から１つのフォールバック対策を選択し；
・  選択されたフォールバック対策を、適用された時点でフォールバック対策の所定リストから削除する
ようにさらに構成された第２の接続インターフェース；
−  プロセッサであって、
・  選択されたフォールバック対策を第１の相互接続に適用し；
・  第１の相互接続を再度初期化する
ようにさらに構成されたプロセッサ
を備えるプリント回路基板を提供する。
【００２０】
第２の接続インターフェースおよびプロセッサは、第１の接続インターフェースに含まれるレジスタを介して通信する。
【００２１】
第１の相互接続を再度初期化するために、プロセッサはさらに、第２の接続インターフェースがレジスタに所定値を書き込むのを待つように構成される。
【００２２】
本発明は、第３の態様によれば、前述したように、第１のプリント回路基板と第２のプリント回路基板との間に第１の相互接続を備える情報インフラストラクチャを提供する。インフラストラクチャは、とりわけサーバまたはスーパーコンピュータである。
【００２３】
本発明のその他の目的および利点は、付属の図面を参照して以下に記載する実施形態の説明に照らし合わせることで明らかになるであろう。
【図面の簡単な説明】
【００２４】
【図１】一実施形態による情報インフラストラクチャ内で相互接続された複数のプリント回路基板の図である。
【図２】一実施形態による相互接続内で起きた障害を受け、プリント回路基板のエンティティで実行すべき分散アルゴリズムのステップを示す図である。
【発明を実施するための形態】
【００２５】
図１を参照すると、相互接続された複数のプリント回路基板１〜３が示されている。
【００２６】
プリント回路基板１〜３は、サーバ、スーパーコンピュータまたはその他のあらゆる情報インフラストラクチャに含まれるマザーボード１〜３であってよい。例として、サーバ「Ｂｕｌｌｉｏｎ２」（フランスの登録商標）は、本出願人が提供している製品で、市販されており、マザーボード１〜３を８つまで備えることができる。
【００２７】
プリント回路基板１は、第１の相互接続１０を介して他のプリント回路基板２〜３それぞれに直接相互接続される。
【００２８】
この第１の相互接続１０は、各プリント回路基板１がそのプリント回路基板が接続されている他の全プリント回路基板２〜３から直接見えるという意味で、いわゆる直接あるいは完全である。換言すれば、２つのプリント回路基板１〜２どうしの間の通信は、もう１つのプリント回路基板３を通過して行うことはできない。その結果、プリント回路基板１は、他のそれぞれのプリント回路基板２〜３と第１の相互接続１０を有する。
【００２９】
一実施形態では、第１の相互接続１０は、ＸＱＰＩ（「ｅＸｔｅｎｄｅｄ  Ｑｕｉｃｋ  Ｐａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ」の略）タイプのものであり、本出願人が提供している市販の相互接続対策である。
【００３０】
このほか、プリント回路基板１〜３は、さらに、第２の相互接続２０を介して互いに連結している。この第２の相互接続２０は、第１の相互接続１０を管理するためにアウトオブバンド（「ｏｕｔ−ｏｆ−ｂａｎｄ」）機構を実装するための二次ネットワークを構成する。
【００３１】
一実施形態では、第２の相互接続２０は、プリント回路基板１〜３を連結する相互接続ネットワークのイーサネット（登録商標）である。
【００３２】
プリント回路基板１、２は、第１の相互接続１０を介してこのプリント回路基板１、２の相互作用を管理するように構成された第１の接続インターフェース１１、２１を備える。
【００３３】
一実施形態では、第１の接続インターフェース１１、２１は、第１の相互接続１０を管理するように構成された電子チップである。ＸＱＰＩタイプである第１の相互接続１０の場合、電子チップ１１、２１は、コンポーネントＢＣＳ（「Ｂｕｌｌ  Ｃｏｈｅｒｅｎｔ  Ｓｗｉｔｃｈ」の略で、本出願人が提供している市販の対策）またはこれ以外のあらゆるバージョンで、例えばＢＣＳ２（「Ｂｕｌｌ  Ｃｏｈｅｒｅｎｔ  Ｓｗｉｔｃｈ  ２」の略）である。その結果、一実施形態では、異なるプリント回路基板１〜３の接続インターフェースＢＣＳ２は、相互接続ＸＱＰＩ１０を介して互いに２つずつ連結している。
【００３４】
第１の接続インターフェース１１、２１は、レジスタ１８、２８、またはさらに一般的には記憶スペース１８、２８を備え、この記憶スペースは、第１の相互接続１０で発生した（１つまたは複数の）エラーを書き込み、かつ場合によっては読み出すように構成されるとともに、情報プログラム１７、２７とプロセス１９、２９（以下で説明）とを同期させるために使用される。
【００３５】
プリント回路基板１、２は、さらに、情報プログラム１７、２７を実行するように構成されたプロセッサ１２、２２（またはＣＰＵ、英語で「Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ」の略）を備える。この情報プログラム１７、２７は、ＢＩＯＳ（「Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ」の略）タイプのもの、またはさらに一般的には、複数のタスクを含むファームウェアタイプのものである。したがって、プロセッサ１２、２２は、情報プログラム１７、２７内で指定されたタスクを実行するようにプログラムされる。
【００３６】
プロセッサ１２、２２は、リンクＱＰＩ（「Ｑｕｉｃｋ  Ｐａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ」の略）１６、２６を介して第１の接続インターフェース１１、２１に連結される。
【００３７】
また、プリント回路基板１、２は、第２の相互接続２０を管理するように構成された第２の接続インターフェース１３、２３を備える。
【００３８】
第２の接続インターフェース１３、２３は、相互接続ネットワークであるイーサネット（登録商標）２０を管理するように構成されたコンポーネントＢＭＣ（「Ｂａｓｅｂｏａｒｄ  Ｍａｎａｇｅｍｅｎｔ  Ｃｏｎｔｒｏｌｌｅｒ」の略で、本出願人が提供している市販の対策）である。
【００３９】
プリント回路基板１、２の第２の接続インターフェース１３、２３は、スループットが低いチャネル１４〜１５、２４〜２５を介して、第１の通信インターフェース１１、２１と通信し、この同じプリント回路基板１、２のプロセッサ１２、２２とそれぞれ通信する。例えば、スループットが低いチャネル１４〜１５、２４〜２５は、バスＩ２Ｃ（「Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ」の略）である。
【００４０】
第２の相互接続２０およびスループットが低いチャネル１４〜１５、２４〜２５を介した第２の接続インターフェース１３、２３の相互作用は、所定のプロセス１９、２９に従って実施される。
【００４１】
情報プログラム１７およびプロセス１９をそれぞれ実行しながら、同じプリント回路基板１のプロセッサ１２および第２の接続インターフェース１３は、ローカルレジスタ１８を介して通信する。
【００４２】
第１の相互接続１０のリンクにエラーが発生すると、このエラーは、この相互接続リンクに対する受信器であるプリント回路基板のレジスタ内に書き込まれる／言及される。例として、プリント回路基板２が第１の相互接続１０に対する受信部を構成する場合は、この第１の相互接続のリンクでエラーが発生すると、このエラーは、ローカルレジスタ２８で受信器であるプリント回路基板２に通知される。
【００４３】
さらに一般的には、２つのプリント回路基板１および２を結合している第１の相互接続１０で障害が発生すると、この障害は、この第１の相互接続１０の受信器であるプリント回路基板１、２のレジスタ１８、２８に通知される。
【００４４】
第１の相互接続１０で障害が発生すると、この第１の相互接続１０のリンクは、第２の接続インターフェース１３、２３が決定したフォールバック対策で初期化される。換言すれば、これらのリンクは、フォールバック対策を用いて再度プログラムされてから再度初期化される。フォールバック対策は、以下のリストの中から決定／選択される。
−  情報インフラストラクチャを再起動せずに、第１の相互接続１０の障害のあるリンク幅を例えば２で除算することによって縮小する；
−  情報インフラストラクチャを再起動して、第１の相互接続１０の障害のあるリンクの伝送速度を、例えば２で除算することによって低下させる；
−  情報インフラストラクチャを再起動して、第１の相互接続１０の障害のあるリンクの伝送速度を低下させ、幅を縮小する；
−  情報インフラストラクチャを再起動して、障害のある冗長性のリンクを無効にする；
−  情報インフラストラクチャを再起動して、障害のある非冗長性のリンクで互いに連結している第１の接続インターフェース１１、２１を無効にする。
【００４５】
第１の相互接続１０で起きた障害に応答して適用するフォールバック対策は、好ましくは、情報インフラストラクチャの性能の低下が少ないものから順に決定される。例として、上記のフォールバック対策リストは、情報インフラストラクチャの性能低下が少ないものから順に分類されている。
【００４６】
伝送速度を２で除算するために、速度を２で除算できる第１の相互接続１０の障害のあるリンクについての情報は、第２の接続インターフェース１３、２３のメモリに記録される。この第２の接続インターフェース１３、２３のメモリは、情報インフラストラクチャの停止／起動サイクル（電流を遮断した後に電流を再度確立する、つまり電源をオフ／オンにする）を通して持続する。したがって、情報インフラストラクチャが停止／起動サイクルに従う場合、第２の接続インターフェース１３および２３は、プロセッサ１２およびプロセッサ２２とそれぞれ協働して、このインフラストラクチャの初期化開始時および第１の相互接続１０の初期化前に、第１の相互接続１０の両端にある第１の接続インターフェース１１および２１で、この第１の相互接続１０のリンクの伝送速度（例えば伝送速度を２で除算する）を再設定する。
【００４７】
冗長性リンクを無効にするために、無効にすることが可能な障害のある冗長性リンクについての情報は、サーバの停止／起動（電源をオフ／オン）サイクルを通して持続する第２の通信インターフェース１３、２３のメモリに記録される。したがって、第１の相互接続１０を含む情報インフラストラクチャが停止／起動サイクルに従う場合、第２の接続インターフェース１３、２３は、情報インフラストラクチャの初期化開始時および第１の相互接続１０の初期化前に、プロセッサ１２、２２に対して、第１の相互接続１０から無効にされたリンクを初期化しないように指示する。
【００４８】
このほか、プリント回路基板１、２を無効にするために、第１の相互接続１０の障害のある非冗長性リンクについての情報は、サーバの停止／起動サイクルを通して持続する第２の接続インターフェース１３、２３のメモリに記録される。この第１の相互接続１０を含む情報インフラストラクチャが停止／起動サイクルに従う場合、無効にされたプリント回路基板１、２の２つの第２の接続インターフェース１３、２３はそれぞれ、ローカルプロセッサ１２、２２および第１の接続インターフェース１１、２１を起動しない。情報インフラストラクチャの初期化開始時および第１の相互接続１０の初期化前に、他の第２の接続インターフェースは、そのローカルプロセッサに対して、無効にされたプリント回路基板との通信を試みないように指示する。有利には、この行為により、当然だが性能低下と引き替えに、何が起ころうと情報インフラストラクチャを起動できる。
【００４９】
第１の相互接続１０のリンクで障害が発生すると、第１の相互接続１０のこのリンクに対する受信器であるプリント回路基板２のプロセッサ２２および第２の接続インターフェース２３は、フォールバック対策を適用するための分散アルゴリズムを実行する。この分散アルゴリズムは、プロセッサ２２による情報プログラム２７と第２の接続インターフェース２３によるプロセス２９を合わせて実行する結果である。有利には、停止／起動サイクルを通して持続するメモリを有することで、第２の接続インターフェース２３は、第１の相互接続１０で起きた障害を受けてフォールバック対策を決定することができる。
【００５０】
プロセッサ２２および第２の接続インターフェース２３は、その仕事（つまり、それぞれ情報プログラム２７およびプロセス２９の実行）が同時に行われ、共通の目的、つまり検知された障害に応答して適切なフォールバック対策で第１の相互接続１０を初期化するという目的で協力するという意味で、一体化している。
【００５１】
分散アルゴリズムを実行するために、同じプリント回路基板２のプロセッサ２２および第２の接続インターフェース２３は、そのプリント回路基板２のレジスタ２８内で読み取りおよび書き込みを行って通信する。
【００５２】
第１の相互接続１０で障害が発生すると、分散アルゴリズムは、
−  （アウトオブバンド機構を実装して第１の相互接続１０を管理するための二次ネットワークを構成する）第２の相互接続２０を介して、この障害発生情報を共有すること；
−  フォールバック対策のリストの中から、情報インフラストラクチャの性能低下が最も小さいものを選択すること；
−  このフォールバック対策を適用すること；
−  可能なフォールバック対策のリストからこの対策を削除すること、および
−  第１の相互接続１０を再度初期化すること
を可能にする。
【００５３】
第１の相互接続１０を再度初期化するために、２つの第１の接続インターフェース１１、２１はそれぞれ、
−  情報プログラム１７、２７に従ってプロセッサ１２、２２に制御される（すなわち操作される）。この制御は、プロセッサ１２、２２を対応する第１の接続インターフェース１１、２１に連結するリンクＱＰＩ１６、２６を介して行われ；かつ
−  プロセス１９、２９に従って第２の接続インターフェース１３、２３に制御される（すなわち操作される）。この制御は、スループットが低いチャネル１４、２４を介して行われる。
【００５４】
この分散アルゴリズムの説明を簡易化するため、図２を参照して、これ以降ではプリント回路基板２を、第１の相互接続１０で受信器となるプリント回路基板であるとみなす。プリント回路基板１は、この第１の相互接続１０で送信部になっているとみなされる。この第１の相互接続１０でエラーが発生すると、そのエラーが通知されるのは、プリント回路基板２のレジスタ２８内であるということになる。
【００５５】
第１の同期化ステップでは（図２のＥ０）、プロセッサ１２は、ローカルの第２の接続インターフェース１３がローカルレジスタ１８に所定値を書き込むのを待つ（例えば、レジスタ１８に１の値を入れる）。このステップは、第１の相互接続１０によって相互接続しているプリント回路基板１および２の情報プログラム１７および２７が同期点に到達することが狙いである。実際、第２の接続インターフェース１３および２３は、第２の接続インターフェース２０を介して通信しているため、この第２の接続インターフェースがそれぞれレジスタ１８およびレジスタ２８に書き込む値に応じて、２つのプロセッサ１７および２７を同期点に持って行く。
【００５６】
２つのプロセッサ１２および２２の各々は、次に、それぞれの情報プログラム１７および２７の命令に従って、第１の相互接続１０のローカルリンクの初期化を準備する（図２のステップＥ１）。
【００５７】
次に、第１の相互接続１０ローカルリンクの初期化は、プロセッサ１２および２２それぞれによって情報プログラム１７および２７の命令を実行することで実施される（図２のステップＥ２）。
【００５８】
換言すれば、各プリント回路基板１、２のプロセッサ１２、２２は、第１の相互接続１０のローカルリンクを初期化しようとする（図２のステップＥ２）。したがって、ステップＥ２が終わり、第１の相互接続１０で障害が発生した時点で、受信器であるプリント回路基板２のレジスタ２８の値は、障害があることを指摘する値になる。
【００５９】
初期化ステップＥ２に続いて、各プリント回路基板１、２のプロセッサ１２、２２は、第１の相互接続１０のリンクのローカルレジスタ１８、２８を読み出して（図２のステップＥ３）障害のあるリンクがあるかどうかを調べる。
【００６０】
したがって、読み出されたレジスタの値に応じて（プロセッサによってローカルで実行されるテストＴ０）、分散アルゴリズムには２つの続きが可能である。
【００６１】
第１の相互接続１０のリンクでローカルのエラーが一切検知されなかった場合（各プロセッサは、そのプリント回路基板でのローカルエラーしか認識しない）、これらのリンク初期化は、成功しているとみなされ、選択されたフォールバック対策がすでに適用されていれば（テストＴ５）、終了する（ステップＥ９）。選択されたフォールバック対策を最初に適用しなければならない場合（テストＴ５）、ステップＥ４に戻る（これについては以下で説明する）ことが実施される。
【００６２】
プリント回路基板１、２でローカルの第１の相互接続１０に障害のあるリンクがあると（ローカルレジスタの値は１）、対応するプロセッサ１２、２２は、決定されたフォールバック対策が、第１の相互接続１０のこの障害のあるリンクに対してまだ適用されていない（図２のステップＥ７）ことを確認する（例えば、第１の相互接続１０のリンク幅を２で除算することがまだ適用されていないことを確認する）（図２のテストＴ１）。
【００６３】
換言すれば、テストＴ１で、決定されたフォールバック対策が第１の相互接続１０の障害のあるリンクに初めて適用されるかどうかを確認できる。
【００６４】
その場合、すなわち決定されたフォールバック対策がまだ第１の相互接続の障害のあるリンクに対して適用されていない場合、ローカルプロセッサ１２、２２は、決定されたフォールバック対策をこのリンクに適用することが許可されたことを確認する（図２のテストＴ３）。
【００６５】
決定されたフォールバック対策の適用が許可された場合、プロセッサ１２、２２は、欠陥のあるリンクの情報（とりわけレジスタの値）をローカルの第２の接続インターフェース１３、２３に伝送する（図２のステップＥ４）。
【００６６】
次のステップＥ５で、第２の接続インターフェース１３、２３はそれぞれ、第１の相互接続１０のリンクの状態を総括し、この総括をローカルプロセッサ１２、２２に伝送する。そのために、第２の接続インターフェースは、
−  第２の接続インターフェースのそれぞれのプリント回路基板のレジスタ１８、２８の値を、相互接続２０の第２のインターフェースを介して互いに通信し（したがって、障害が発生すると、送信器であるプリント回路基板１のレジスタ１８は、同じ値を受信してエラーがあることを第２の接続インターフェース１３を介して指摘する）；
−  エラーを総括し、その総括をローカルレジスタを介して第２の接続インターフェースのローカルプロセッサに伝送する。
【００６７】
換言すれば、第２の接続インターフェース１３および２３は、第２の相互接続２０を介して、第１の相互接続１０で発生する障害をすべて共有する（ステップＥ５）。
【００６８】
有利には、プロセッサ１２、２２に伝送されたエラーの総括によって、プロセッサ１２、２２はそれぞれ、そのプロセッサのローカルリンクのもう一方の先端で見られたエラーを認識できる。
【００６９】
第２の接続インターフェース１３および２３によって実行されたテストＴ４で、第１の相互接続１０に障害のあるリンクがないことを確認する（すなわち、エラーがないことを包括的に確認する）。エラーがない場合、第１の相互接続１０のリンクの初期化は成功したとみなされる（図２のステップＥ９）。
【００７０】
そうではない場合、すなわち第１の相互接続１０に障害のあるリンクがあった場合、新たな同期ステップ（図２のＥ６）では、プロセッサ１２、２２それぞれがローカルレジスタ２８を介してそのプロセッサのプリント回路基板１、２のローカルの第２の接続インターフェース１３、２３との同期点で待機する。実際、プロセッサ１２、２２は、ローカルの第２の接続インターフェース２３がローカルレジスタ２８に同期点を示す特定の値（例えば、４の値）を書き込むのを待つ。
【００７１】
ローカルレジスタ１８、２８が４の値になった時点で、決定されたフォールバック対策が適用される（図２のステップＥ７）。すなわち、同期ステップ（図２のＥ６）の後、プロセッサ１２、２２はそれぞれ、このプロセッサがエラーを認めた、またはローカルの第２の接続インターフェース１３、２３がこのプロセッサにエラーを指摘した第１の相互接続１０のリンクを再度プログラムする（図２のステップＥ７）。
【００７２】
図２に示したように、このステップＥ７の最後で初期化ステップＥ２に戻る。初期化は、適用されたばかりの同じフォールバック対策を新たに再度適用できない状態で再度始まる。換言すれば、エラーがあれば、第１の相互接続のリンクの初期化は、フォールバック対策がステップＥ７ですでに実施されている（テストＴ１）ため、失敗して終了し、その時ステップＥ８は、第１の相互接続１０のリンクを初期化するプロセスを停止するよう指摘する。同じく、決定されたフォールバック対策が許可されていない場合、このステップＥ８も呼び出される。
【００７３】
有利には、第１の相互接続１０のリンクの両側間で行われるアルゴリズムに必要な情報の通信は、「アウトオブバンド」機構によって実現され、第２の相互接続２０を実装する。この第２の相互接続２０は、第２の接続インターフェース１３および２３の相互接続であるイーサネット（登録商標）の場合、第１の接続インターフェース１１および２１の第１の相互接続１０とは別の通信チャネルを構成する。有利には、この機構は、第１の接続インターフェース１１および２１の第１の相互接続１０を通る「インバンド」機構よりも簡易かつ堅牢である。
【００７４】
有利には、以上に記載した様々な実施形態により、２つの分散プロセスの相互接続に障害が発生してもその分散プロセスどうしの間で通信が可能になる。
【００７５】
有利には、第１の相互接続１０のリンクで障害が検知され、その障害がレジスタ１８、２８で言及されると、以上に記載した分散アルゴリズムにより、障害があったとしても第１の相互接続１０を初期化できる。
【図１】
2016009499.tif 000003
【図２】
2016009499.tif 000004