(57)【要約】【課題】ＳＩ−ＢＨ構造の半導体レーザであって、ＳＩ埋め込み層への電流リークを長期間、安定的に低減可能な半導体レーザを提供すること。【解決手段】ｎ−ＩｎＰ基板１０１の上部に、ｎ−ＩｎＰクラッド層１０２、ｎ側ＳＣＨ層１０３、活性層１０４、ｐ側ＳＣＨ層１０５、ｐ−ＩｎＰクラッド層１０６、コンタクト層１０７が順次積層し、ドライエッチングによりｎ−ＩｎＰ基板１０１の一部までエッチング除去してメサストライプ構造作製後、メサストライプ構造の両側を半絶縁性ＩｎＰで埋め込む構造（ＳＩ−ＢＨ）の半導体レーザである。本実施例１の付加層１０８はｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９との間に形成されている。付加層１０８はＩｎＰよりバンドギャップが広く、格子定数が等しい半導体であり、例えば、Ｉｎ0.52Ａｌ0.48Ａｓである。【選択図】図１
2016184611.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板上に積層されたＩｎＰクラッド層・活性層・コンタクト層を含むメサストライプ構造及びメサストライプ構造両側の平坦部と、
前記メサストライプ構造の両側を埋め込む半絶縁性InP埋め込み層と、
前記メサストライプ構造及び前記平坦部と前記埋め込み層の間の一部、或いは、全部に積層された、ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体からなる付加層と、
を備えたことを特徴とする半導体レーザ。
【請求項２】
前記メサストライプ構造は、前記活性層に接する一方または両側にＳＣＨ層を有することを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
前記付加層は、前記半絶縁性ＩｎＰの底面全体と接するように形成されていることを特徴とする請求項１又は２に記載の半導体レーザ。
【請求項４】
前記付加層は、前記半絶縁性ＩｎＰの底面全体および前記メサストライプ構造の側壁と対向する前記半絶縁性ＩｎＰの側壁の少なくとも一部と接するように形成されていることを特徴とする請求項１又は２に記載の半導体レーザ。
【請求項５】
前記付加層は、前記メサストライプ構造及び前記平坦部のｐ型ドーピングされていない半導体層と、前記半絶縁性ＩｎＰとの間に形成されていることを特徴とする請求項１又は２に記載の半導体レーザ。
【請求項６】
前記付加層は、前記メサストライプ構造及び前記平坦部のｎ型ドーピングされている半導体層と、前記半絶縁性ＩｎＰとの間に形成されていることを特徴とする請求項１又は２に記載の半導体レーザ。
【請求項７】
前記付加層は、ノンドープＩｎ0.52Ａｌ0.48Ａｓ、ｐ−Ｉｎ0.52Ａｌ0.48Ａｓ、ＳＩ−Ｉｎ0.52Ａｌ0.48Ａｓのいずれかであることを特徴とする請求項１乃至６のいずれかに記載の半導体レーザ。
【請求項８】
前記付加層の厚みは、５０ｎｍ以上３００ｎｍ以下であることを特徴とする請求項１乃至７のいずれかに記載の半導体レーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半絶縁性埋め込みヘテロ構造の半導体レーザに関する。
【背景技術】
【０００２】
急激に増大する光通信における伝送容量に対応するため、寄生容量が小さく高速化が可能な半絶縁性埋め込みヘテロ（ＳＩ−ＢＨ：Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ−Ｂｕｒｉｅｄ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造の半導体レーザが利用されている。図１７に、従来のＳＩ−ＢＨ構造の半導体レーザの構造を光軸に垂直な断面図で示す。このＳＩ−ＢＨ構造の半導体レーザは、ｎ−ＩｎＰ基板１００１の上部に、ｎ−ＩｎＰクラッド層１００２、ｎ側ＳＣＨ（Ｓｅｐａｒａｔｅｄ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層１００３、活性層１００４、ｐ側ＳＣＨ層１００５、ｐ−ＩｎＰクラッド層１００６、コンタクト層１００７が順次積層し、ドライエッチングによりｎ−ＩｎＰクラッド層１００２の一部までエッチング除去してメサストライプ構造作製後、メサストライプ構造の両側を半絶縁性（ＳＩ−）ＩｎＰのＳＩ埋め込み（ＳＩ−ＩｎＰ）層１００８で埋め込む構造（ＳＩ−ＢＨ）となっている。
【０００３】
一方で、ＳＩ−ＢＨ構造の半導体レーザは、メサストライプ構造の側壁及びその横の平坦部から半絶縁性埋め込み層へ電子やホールが漏れることによるリーク電流の発生とリーク電流による通電時の光出力の低下が課題である。そこで、リーク電流を低減するために、活性層を含むメサストライプ構造及びその横の平坦部とＳＩ−ＩｎＰ埋め込み層との間に、ＩｎＰよりバンドギャップが広いＩｎ0.5Ｇａ0.5Ｐ付加層を設けた半導体レーザが提案されている（非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】S. Asada et al., "Analysys of leakage current  in buried heterostructure lasers with semiinsulating blocking layers", IEEE Journal of Quantum Electronics, vol. 25, no. 6, p. 1362, 1989.
【非特許文献２】永井治男  他、『III-V族半導体混晶』、コロナ社、１９８８年、ｐ．５９
【非特許文献３】D. Olego et al., "Compositional dependence of band-gap energy and conduction-band effective mass of  In1-x-yGaxAlyAs lattice matched to InP", Appl. Phys. Lett., vol. 41, no. 5, p. 476, 1982.
【非特許文献４】I. Vurgaftman et al., "Band parameter for III-V compound semiconductors and their alloys", J  Appl. Phys., vol. 89, no. 11, p. 5815, 2001.
【非特許文献５】永井治男  他、『III-V族半導体混晶』、コロナ社、１９８８年、ｐ．１９
【非特許文献６】W. H. Cheng et al., "Effect of zinc diffusion from overgrouwn p-InP layers on semi-insulating InP", J  Appl. Phys., vol. 69, no. 4, p. 1862, 1991.
【非特許文献７】C. H. Henry et al., "The effect of intervalence band absorption on the thermal behavior of InGaAsP Lasers", IEEE J. Quantum Electron., vol. QE-19, no. 6, p. 947, 1983.
【非特許文献８】H. C. Casey, Jr. et al., "Variation of intervalence band absorption with hole concentration in p-type InP”, Appl. Phys. Lett., vol. 44, no.1, p.82 (1984).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、Ｉｎ0.5Ｇａ0.5ＰとＩｎＰとの格子定数は異なるため、ＩｎＰのメサストライプ構造の側壁とＩｎ0.5Ｇａ0.5Ｐ付加層との界面に格子欠陥を導入する可能性が有る。
【０００６】
また、Ｉｎ0.5Ｇａ0.5ＰとＩｎＰとで格子定数が異なることにより、Ｉｎ0.5Ｇａ0.5Ｐ付加層に内部歪が起こるため、Ｉｎ0.5Ｇａ0.5Ｐ付加層を厚くし過ぎるとクラック等が形成されて長期間動作させた場合に故障の原因となる。
【０００７】
これらのことから安定したＩｎ0.5Ｇａ0.5Ｐ付加層を得るには、膜厚を数ｎｍから高々１０ｎｍ程度に抑える必要があり、その結果、電流リークを十分に低減することができないという課題がある。
【０００８】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ＳＩ−ＢＨ構造の半導体レーザであって、ＳＩ埋め込み層への電流リークを長期間、安定的に低減し、それにより通電時により高い光出力を得ることが可能な半導体レーザを提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明は、半導体レーザであって、ＩｎＰ基板上に積層されたＩｎＰクラッド層・活性層・コンタクト層を含むメサストライプ構造及びメサストライプ構造両側の平坦部と、前記メサストライプ構造の両側を埋め込む半絶縁性ＩｎＰ埋め込み層と、前記メサストライプ構造及び前記平坦部と前記埋め込み層の間の一部、或いは、全部に積層された、ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体からなる付加層と、を備えたことを特徴とする。
【００１０】
請求項２に記載の発明は、請求項１に記載の半導体レーザにおいて、前記メサストライプ構造は、前記活性層に接する一方または両側にＳＣＨ層を有することを特徴とする。
【００１１】
請求項３に記載の発明は、請求項１又は２に記載の半導体レーザにおいて、前記付加層は、前記半絶縁性ＩｎＰの底面全体と接するように形成されていることを特徴とする。
【００１２】
請求項４に記載の発明は、請求項１又は２に記載の半導体レーザにおいて、前記付加層は、前記半絶縁性ＩｎＰの底面全体および前記メサストライプ構造の側壁と対向する前記半絶縁性ＩｎＰの側壁の少なくとも一部と接するように形成されていることを特徴とする。
【００１３】
請求項５に記載の発明は、請求項１又は２に記載の半導体レーザにおいて、前記付加層は、前記メサストライプ構造及び前記平坦部のｐ型ドーピングされていない半導体層と、前記半絶縁性ＩｎＰとの間に形成されていることを特徴とする。
【００１４】
請求項６に記載の発明は、請求項１又は２に記載の半導体レーザにおいて、前記付加層は、前記メサストライプ構造及び前記平坦部のｎ型ドーピングされている半導体層と、前記半絶縁性ＩｎＰとの間に形成されていることを特徴とする。
【００１５】
請求項７に記載の発明は、請求項１乃至６のいずれかに記載の半導体レーザにおいて、前記付加層は、ノンドープＩｎ0.52Ａｌ0.48Ａｓ、ｐ−Ｉｎ0.52Ａｌ0.48Ａｓ、ＳＩ−Ｉｎ0.52Ａｌ0.48Ａｓのいずれかであることを特徴とする。
【００１６】
請求項８に記載の発明は、請求項１乃至７のいずれかに記載の半導体レーザにおいて、前記付加層の厚みは、５０ｎｍ以上３００ｎｍ以下であることを特徴とする。
【発明の効果】
【００１７】
本発明は、ＳＩ−ＢＨ構造の半導体レーザにおいて、ＳＩ埋め込み層への電流リークを長期間、安定的に低減し、それにより通電時により高い光出力を得られるという効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例１に係る半導体レーザの構造を示す光軸に垂直な断面図である。
【図２】ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９との間にノンドープＩｎＡｌＡｓ層１０８がある場合のｎ−ＩｎＰ基板１０１から垂直方向に沿ったバンド図である。
【図３】ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９との間に、（ａ）ＩｎＡｌＡｓ付加層無し、（ｂ）ｎ−ＩｎＡｌＡｓ付加層１０８有り、（ｃ）ｐ−ＩｎＡｌＡｓ付加層１０８有り、（ｄ）ＳＩ−ＩｎＡｌＡｓ付加層１０８有りの場合のｎ−ＩｎＰ基板１０１から垂直方向に沿ったバンド図である。
【図４】ＩｎＡｌＡｓ付加層１０８無し、ｐ型ドーピング、ｎ型ドーピング、ノンドープ、ＳＩドーピングされたＩｎＡｌＡｓ付加層１０８有りの半導体レーザそれぞれの光出力と順方向電流との測定結果を示す図である。
【図５】ｐ型ドーピングしたＩｎＡｌＡｓ付加層１０８が有る場合のＩｎＡｌＡｓ付加層１０８のホール濃度と９５℃での光出力との測定結果を示す図である。
【図６】本発明の実施例２に係る半導体レーザの構造を示す光軸に垂直な断面図である。
【図７】ＩｎＡｌＡｓ付加層１０８無しのＳＩ−ＢＨ構造の半導体レーザと実施例２に係る半導体レーザそれぞれの順方向電流と光出力との測定結果を示す図である。
【図８】本発明の実施例３に係る半導体レーザの構造を示す光軸に垂直な断面図である。
【図９】メサストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の厚さ毎の順方向電流と光出力との測定結果を示す図である。
【図１０】ＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９とｎ−ＩｎＰ基板１０１の間の平坦部のＩｎＡｌＡｓ付加層１０８の厚さ毎の順方向電流と光出力との測定結果を示す図である。
【図１１】実施例２に係る半導体レーザのＩｎＡｌＡｓ付加層１０８をｎ型ドーピング、ノンドープ、ＳＩドーピング、ｐ型ドーピングした場合の順方向電流と光出力との測定結果を示す図である。
【図１２】ＩｎＡｌＡｓ付加層１０８がメサストライプ構造の両側壁、及び、ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９の間の平坦部にある場合において、ＩｎＡｌＡｓ付加層１０８をｐ型ドーピングした時のＩｎＡｌＡｓ付加層１０８のホール濃度と９５℃での光出力の測定結果を示す図である。
【図１３】実施例３に係る半導体レーザのＩｎＡｌＡｓ付加層１０８の一部をＳＩ−ＩｎＰに置き換えた場合の光出力と順方向電流との測定結果を示す図である。
【図１４】本発明の実施例４に係る半導体レーザの構造を示す光軸に垂直な断面図である。
【図１５】ＩｎＡｌＡｓ付加層１０８無しのＳＩ−ＢＨ構造の半導体レーザと実施例４に係る半導体レーザそれぞれの順方向電流と光出力との測定結果を示す図である。
【図１６】１５種の４元混晶の等バンドギャップ線と等格子定数線を示す図である。
【図１７】従来のＳＩ−ＢＨ構造の半導体レーザの構造を光軸に垂直な断面図で示す図である。
【図１８】（ａ）〜（ｇ）は、本発明の実施例３に係る半導体レーザにおいてＩｎＡｌＡｓ付加層１０８の領域をｎ−ＩｎＰ基板１０１上のみから順次拡大した場合の光軸に垂直な断面図である。
【図１９】実施例３に係る半導体レーザにおいてＩｎＡｌＡｓ付加層１０８の領域をｎ−ＩｎＰ基板１０１上のみから順次拡大した場合の光出力と順方向電流との測定結果を示す図である。
【図２０】（ａ）はｐ−ＩｎＰとＳＩ−ＩｎＰの接合部のバンド図の模式図であり、（ｂ）はｐ−ＩｎＰとＳＩ−ＩｎＰの間にＩｎ0.52Ａl0.48Ａｓが有る場合のバンド図の模式図である。
【発明を実施するための形態】
【００１９】
上記課題を解決するために、ＩｎＰ基板上に積層されたＩｎＰクラッド層・活性層・コンタクト層を含むメサストライプ構造及びその両側の平坦部と、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層との界面にＩｎＰよりバンドギャップが広くてＩｎＰと格子定数が等しい半導体からなる付加層を製作することが考えられる。そのような半導体としてＩｎ0.52Ａｌ0.48Ａｓが有るが、Ｉｎ0.52Ａｌ0.48ＡｓについてはＳＩ埋め込み（ＳＩ−ＩｎＰ）層へのリーク電流を防げない可能性も考えられる。それはＩｎ0.52Ａｌ0.48ＡｓとＩｎＰのバンドオフセットはＩｎ0.52Ａｌ0.48Ａｓの価電子帯上端がＩｎＰの価電子帯上端より高エネルギとなっているので（非特許文献４参照）、Ｉｎ0.52Ａｌ0.48Ａｓはホールに対する障壁にはならない為である。その状況を図２０に示した。
【００２０】
図２０（ａ）はｐ−ＩｎＰとＳＩ−ＩｎＰの接合部のバンド図の模式図、図２０（ｂ）はｐ−ＩｎＰとＳＩ−ＩｎＰの間にＩｎ0.52Ａｌ0.48Ａｓが有る場合のバンド図の模式図である。高エネルギ側の実線は伝導帯下端を表し、低エネルギ側の実線は価電子帯上端を表す。図２０が示すようにＩｎ0.52Ａｌ0.48Ａｓは伝導帯のエレクトロン障壁となるが、価電子帯のホール障壁とはならない。そこでＩｎ0.52Ａｌ0.48ＡｓがＳＩ埋め込み（ＳＩ−ＩｎＰ）層への電流リークを妨げるかどうかという事は自明な事では無く、実験的検討を待たねばならない。一方、既に提案されているＩｎ0.5Ｇａ0.5Ｐは伝導帯にエレクトロン障壁、価電子帯にホール障壁を形成している（非特許文献１参照）。本願発明ではＩｎ0.52Ａｌ0.48ＡｓがＳＩ埋め込み（ＳＩ−ＩｎＰ）層への電流リークを妨げる事を実施例において実験的に確認した。
【００２１】
さらに、Ｉｎ0.52Ａｌ0.48ＡｓとＩｎＰの格子定数は等しいため、付加層とＳＩ埋め込み（ＳＩ−ＩｎＰ）層との界面に格子定数が異なることに起因する格子欠陥が生じない。
【００２２】
また、Ｉｎ0.52Ａｌ0.48ＡｓとＩｎＰの格子定数が等しく、格子定数が異なることに起因する内部歪がないため、付加層の膜厚を安定的に５０ｎｍ以上にすることができる。
【００２３】
これらにより、本発明の半導体レーザは、長期間の動作においても十分な電流リークの低減効果を発揮でき、通電時により高い光出力を得ることが出来る。
【００２４】
付加層を、メサストライプ構造及びその両側の平坦部のｎ型にドーピングされた半導体層と、ＳＩ埋め込み層との間に製作すると電流リーク低減効果が高い。付加層を、メサストライプ構造及びその両側の平坦部のｐ型にドーピングされていない半導体層と、ＳＩ埋め込み層との間に製作すると電流リーク低減効果がさらに高い。
【００２５】
付加層としては、ノンドープＩｎ0.52Ａｌ0.48Ａｓばかりではなく、ｐ−Ｉｎ0.52Ａｌ0.48Ａｓ、ＳＩ−Ｉｎ0.52Ａｌ0.48Ａｓを用いることにより、さらに電流リークを低減することができる。尚、本明細書では、以後、Ｉｎ0.52Ａｌ0.48ＡｓをＩｎＡｌＡｓと略記する。
【００２６】
以下、本発明の実施例について、詳細に説明する。
【００２７】
（実施例１）
図１に、本発明の実施例１に係る半導体レーザの構造を光軸に垂直な断面図で示す。実施例１に係る半導体レーザは、ｎ−ＩｎＰ基板１０１の上部に、ｎ−ＩｎＰクラッド層１０２、ｎ側ＳＣＨ層１０３、活性層１０４、ｐ側ＳＣＨ層１０５、ｐ−ＩｎＰクラッド層１０６、コンタクト層１０７が順次積層し、ドライエッチングによりｎ−ＩｎＰ基板１０１の一部までエッチング除去してメサストライプ構造作製後、メサストライプ構造の両側を半絶縁性ＩｎＰで埋め込む構造（ＳＩ−ＢＨ）の半導体レーザである。半絶縁性ＩｎＰとしてはＦｅをドーピングしたＩｎＰを用いた。本実施例１の付加層１０８はｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９との間に形成されている。付加層１０８は、ＩｎＰよりバンドギャップが広く、格子定数が等しい半導体であり、本実施例１においてはＩｎＡｌＡｓである。また、付加層の厚さは１００ｎｍである。
【００２８】
図４に、ＩｎＡｌＡｓ付加層１０８無し、ｐ型ドーピング、ｎ型ドーピング、ノンドープ、ＳＩドーピングされたＩｎＡｌＡｓ付加層１０８有りの半導体レーザそれぞれの光出力と順方向電流との測定結果を示す。ｐ型ドーパントにはＺｎ、ｎ型ドーパントにはＳｉ、ＳＩドーパントにはＦｅを用いた。尚、ＩｎＡｌＡｓ付加層１０８のｎ型ドーピング又はｐ型ドーピングされたときのキャリア濃度は２ｘ１０17／ｃｍ3であり、ＳＩドーピングされたときのトラップ濃度は７ｘ１０16／ｃｍ3である。また、光出力は、本実施例１に関わる共振器長３００μｍのファブリペロー（ＦＰ）半導体レーザの９５℃での光出力である。発振波長は１．５５μｍである。上述のように、ＩｎＡｌＡｓ付加層１０８がｎ型ドーピング、ノンドープ、ＳＩドーピング、ｐ型ドーピングされている順に光出力が増加している。
【００２９】
図２に、ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９との間にノンドープＩｎＡｌＡｓ層１０８がある場合のｎ−ＩｎＰ基板１０１から垂直方向に沿ったバンド図を示す。高エネルギ側の実線は伝導帯下端を表し、低エネルギ側の実線は価電子帯上端を表す。
【００３０】
図２は、ＩｎＡｌＡｓ付加層１０８をＳＩ埋め込み層１０９とｎ−ＩｎＰ基板１０１の間に挿入することにより伝導帯にエレクトロン障壁ができることを示している。伝導帯にエレクトロン障壁ができる理由は、第１に、ＩｎＰのバンドギャップが１．３５ｅＶ（非特許文献２参照）であるのに対しＩｎＡｌＡｓのバンドギャップは１．４６ｅＶ（非特許文献４参照）でＩｎＡｌＡｓのバンドギャップが広いためである。第２に、ＩｎＡｌＡｓとＩｎＰのバンドオフセットは伝導帯下端も価電子帯上端もＩｎＡｌＡｓが高エネルギとなっているためである（非特許文献４参照）。
【００３１】
付加層であるＩｎＡｌＡｓの障壁の高さは、ＩｎＡｌＡｓのドーピング状況によっても異なる。図３に、ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９との間に、（ａ）ＩｎＡｌＡｓ付加層無し、（ｂ）ｎ−ＩｎＡｌＡｓ付加層１０８有り、（ｃ）ｐ−ＩｎＡｌＡｓ付加層１０８有り、（ｄ）ＳＩ−ＩｎＡｌＡｓ付加層１０８有りの場合のｎ−ＩｎＰ基板１０１から垂直方向に沿ったバンド図を示す。
【００３２】
ＩｎＡｌＡｓ付加層１０８がＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９とｎ−ＩｎＰ基板１０１の間に入ると、ＳＩ−ＩｎＰ、ＩｎＡｌＡｓ、ｎ−ＩｎＰのフェルミレベルは揃おうとする。ＩｎＡｌＡｓは、ｎ型ドーピング、ノンドープ、ＳＩドーピング、ｐ型ドーピングの順にｐ型半導体としての性質が強くなり、その順にフェルミレベルが価電子帯側に来る。ＩｎＡｌＡｓがＳＩ−ＩｎＰとｎ−ＩｎＰの間に入るとＳＩ−ＩｎＰ、ＩｎＡｌＡｓ、ｎ−ＩｎＰのフェルミレベルは一致する方向に動き、ＩｎＡｌＡｓは、ｎ型ドーピング、ノンドープ、ＳＩドーピング、ｐ型ドーピングされた順に伝導帯下端が高エネルギとなり、高いエレクトロン障壁を作る。図２と図３はこれらの状況を示している。
【００３３】
さらに、ｎ型ドーピング、ノンドープ、ＳＩドーピング、ｐ型ドーピングの順番は図４において光出力が増加する順番と一致している。この順番の一致はＩｎＡｌＡｓがエレクトロン障壁として実際に機能し、このエレクトロン障壁の働きによりＳＩ埋め込み（ＳＩ−ＩｎＰ）層へのエレクトロンの流入が抑止され、ひいてはＳＩ埋め込み（ＳＩ−ＩｎＰ）層への電流リークが抑止されたことを示している。即ち、ＩｎＡｌＡｓがＳＩ埋め込み（ＳＩ−ＩｎＰ）層への電流リークを抑止することが本実施例により実験的に実証できた。
【００３４】
また、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層へのエレクトロンの流入が抑止されれば、ホールの流入も抑止される事が示された。これは電気的な中性条件から説明できると考えられる。即ち、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層へのエレクトロンの流入が抑止された状態でホールが流入し続けるとＳＩ埋め込み（ＳＩ−ＩｎＰ）層は電気的に正の極性にチャージアップする。そこで、ホールの流入も抑止されるというメカニズムが働いていると推定できる。さらに、ｐ型ドーピングの光出力が最も高い事は、ｐ型ドーピングが引き起こすＩｎＡｌＡｓの抵抗率低下に依るＩｎＡｌＡｓ付加層１０８自体を経由する電流リークが起きていないか、或いは、その影響が小さい事を示している。
【００３５】
図５に、ｐ型ドーピングしたＩｎＡｌＡｓ付加層１０８が有る場合のＩｎＡｌＡｓ付加層１０８のホール濃度と９５℃、順方向電流１００ｍＡでの光出力との測定結果を示す。尚、図５には参照データとしてＩｎＡｌＡｓ付加層１０８が無い場合の９５℃、順方向電流１００ｍＡでの光出力も示す。ＩｎＡｌＡｓ付加層１０８に対しｐ型ドーピングを行えば光出力は向上するが、ＩｎＡｌＡｓ付加層１０８のホール濃度１０17／ｃｍ3〜１０18／ｃｍ3の場合に光出力が最も大きくなることが示されている。ホール濃度を１０18／ｃｍ3以上とした場合に光出力が低下するのはＩｎＡｌＡｓ付加層の光吸収損失が増加した為と推定される。一般にｐ型化合物半導体の光吸収損失は大きく、ｐドーピング量が増加すると光吸収損失も増加する（非特許文献７及び８参照）。本実施例ではＩｎＡｌＡｓのｐ型ドーパントとしてＺｎを用いた。ドーパントとしてのＺｎはＦｅをドーピングした半絶縁性ＩｎＰと一緒に用いると相互拡散し易い、との報告も有る（非特許文献６参照）。一方、本実施例を含む本明細書の総ての実施例においてＩｎＡｌＡｓ付加層にＺｎをドーピングしても全く問題は無く、ＩｎＡｌＡｓ付加層を形成しない場合に比べて同じ順方向電流値での光出力の向上が測定された。
【００３６】
（実施例２）
図６に、本発明の実施例２に係る半導体レーザの構造を光軸に垂直な断面図で示す。実施例１では図１に示すようにｎ−ＩｎＰ基板１０１の一部までエッチング除去しているが、ｎ−ＩｎＰ基板１０１は必ずしも掘り込まなくても良い。そのため、本実施例２では、エッチング除去する領域をｎ−ＩｎＰクラッド層１０２までにとどめている。その他の部分は実施例１と同じ構造である。エッチング除去する領域を減少させる事により、エッチング時間の短縮やエッチング制御性向上といった利点が得られる。また、ＳＩ埋め込み層の領域も減少できるので、埋め込み結晶成長時間の短縮・埋め込み形状制御性の向上という利点も得られる。これらは製造容易性や製造歩留の向上に寄与する。
【００３７】
図７に、ＩｎＡｌＡｓ付加層１０８無しのＳＩ−ＢＨ構造の半導体レーザと実施例２に係る半導体レーザそれぞれの順方向電流と光出力との測定結果を示す。尚、ＩｎＡｌＡｓ層１０８は厚さ１００ｎｍで、ｐ型ドーピングされてキャリア濃度が２ｘ１０17／ｃｍ3であり、光出力は、共振器長３００ｕｍのファブリペロー半導体レーザの９５℃での光出力である。
【００３８】
（実施例３）
図８に、本発明の実施例３に係る半導体レーザの構造を光軸に垂直な断面図で示す。実施例３に係る半導体レーザが実施例１に係る半導体レーザと異なるのは、付加層１０８がメサストライプ構造の両側壁にも備わる点である。その他の部分は実施例１と同じ構造である。
【００３９】
図９に、メサストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の厚さ毎の順方向電流と光出力との測定結果を示す。尚、ＩｎＡｌＡｓ付加層１０８はＺｎを用いてｐ型ドーピングされてホール濃度が２ｘ１０17／ｃｍ3であり、光出力は、長さ３００μｍのファブリペロー半導体レーザの９５℃での光出力である。また、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９とｎ−ＩｎＰ基板１０１の間の平坦部のＩｎＡｌＡｓ付加層１０８の厚さは、全て１００ｎｍである。図９に示すように、ＩｎＡｌＡｓ付加層１０８の厚さが３０ｎｍから光出力の増加率は小さくなり、ＩｎＡｌＡｓ付加層１０８の厚さが５０ｎｍ〜７０ｎｍで、同一順方向電流での光出力はほぼ一定となる。
【００４０】
図１０に、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９とｎ−ＩｎＰ基板１０１の間の平坦部のＩｎＡｌＡｓ付加層１０８の厚さ毎の順方向電流と光出力との測定結果を示す。ＩｎＡｌＡｓ付加層１０８はＺｎによりｐ型ドーピングされてホール濃度が２ｘ１０17／ｃｍ3であり、光出力は、長さ３００μｍのファブリペロー半導体レーザの９５℃での光出力である。尚、メサストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の厚さは全て５０ｎｍである。図１０に示すように、付加層の厚さが５０ｎｍ以上から同一順方向電流での光出力増加は小さくなり、厚さ３００ｎｍの光出力とほぼ等しくなる。
【００４１】
図９と図１０から、光出力特性が良いのは、ストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の厚さが５０ｎｍ〜１００ｎｍ、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９とｎ−ＩｎＰ基板１０１の間の平坦部のＩｎＡｌＡｓ付加層１０８の厚さが５０ｎｍ〜３００ｎｍであることがわかる。
【００４２】
図１１に、実施例３に係る半導体レーザのＩｎＡｌＡｓ付加層１０８をｎ型ドーピング、ノンドープ、ＳＩドーピング、ｐ型ドーピングした場合の９５℃での順方向電流と光出力の測定結果を示す。ｐ型ドーパントにはＺｎ、ｎ型ドーパントにはＳｉ、ＳＩドーパントにはＦｅを用いた。ＩｎＡｌＡｓ付加層１０８のｎ型ドーピング又はｐ型ドーピングされたときのキャリア濃度は２ｘ１０17／ｃｍ3である。ＩｎＡｌＡｓ付加層１０８のＳＩドーピングされたときのトラップ濃度は７ｘ１０16／ｃｍ3である。また、ストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の厚さは５０ｎｍ、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９とｎ−ＩｎＰ基板１０１の間の平坦部のＩｎＡｌＡｓ付加層１０８の厚さは１００ｎｍである。
【００４３】
順方向電流１００ｍＡ時の光出力は、ＩｎＡｌＡｓ付加層無しが一番小さく、ＩｎＡｌＡｓ付加層１０８がｎ型ドーピング、ノンドープ、ＳＩドーピング、ｐ型ドーピングされている順に大きくなる。ＩｎＡｌＡｓ付加層１０８が無い場合に比べ、ＩｎＡｌＡｓ付加層１０８を挿入することによりいずれの場合も光出力が増加している。この測定結果は、エレクトロン障壁が高いほど、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９を介した電流リークが減少し、光出力が増大する事を示している。
【００４４】
図１２に、ＩｎＡｌＡｓ付加層１０８がメサストライプ構造の両側壁、及び、ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９の間の平坦部にある場合において、ＩｎＡｌＡｓ付加層１０８をＺｎによりｐ型ドーピングした時のＩｎＡｌＡｓ付加層１０８のホール濃度と９５℃、順方向電流１００ｍＡでの光出力の測定結果を示す。メサストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の厚さは５０ｎｍ、ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９の間の平坦部にあるＩｎＡｌＡｓ付加層１０８の厚さは１００ｎｍである。尚、図１２には参照データとしてＩｎＡｌＡｓ付加層１０８が無い場合の９５℃、順方向電流１００ｍＡでの光出力も示す。ｐ型ドーピングを行えば光出力は向上するが、ホール濃度１０17／ｃｍ3〜１０18／ｃｍ3の場合に光出力が最も大きいことが示されている。
【００４５】
ここで、メサストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の一部にＳＩ−ＩｎＰを埋め込んだ半導体レーザを作製し、ＩｎＡｌＡｓ付加層１０８が抜けた部分を作って光出力を調べた。図１３に、実施例３に係る半導体レーザのＩｎＡｌＡｓ付加層１０８の一部をＳＩ−ＩｎＰに置き換えた場合の９５℃での光出力と順方向電流との測定結果を示す。尚、メサストライプ構造の両側壁のＩｎＡｌＡｓ付加層１０８の厚さが５０ｎｍ、ｎ−ＩｎＰ基板１０１とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９の間の平坦部にあるＩｎＡｌＡｓ付加層１０８の厚さが１００ｎｍである。また、ＩｎＡｌＡｓ付加層１０８はＺｎを用いてｐ型ドーピングされてキャリア濃度は２ｘ１０17／ｃｍ3である。図１３の凡例において、“抜”はその部分のＩｎＡｌＡｓ付加層を抜いてＳＩ−ＩｎＰに置き換えていることを示す。“のみ”はその部分にのみＩｎＡｌＡｓ付加層が有ることを示す。“メサ”はメサストライプ構造を示す。“抜無”はＩｎＡｌＡｓ付加層をＳＩ−ＩｎＰに置き換えた部分が無い事を示す。
【００４６】
図１３から、メサストライプ構造上部の側壁に付加層抜けがある場合よりも、メサストライプ構造下部側壁やメサストライプ構造両側の平坦部に付加層抜けがある場合の方が光出力は低い。このことから、メサストライプ構造上部の側壁に付加層がある場合よりも、メサストライプ構造下部側壁やメサストライプ構造両側の平坦部に付加層がある方がよりリーク電流低減効果が高いことがわかる。これはｎ型ドーピングされた半導体層であるｎ−ＩｎＰ基板１０１やｎ−ＩｎＰクラッド層１０２とＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９の間のＩｎＡｌＡｓ付加層１０８はリーク電流抑制効果が高い事を示している。そしてこの事は、実施例１に記載したようにＩｎＡｌＡｓ付加層１０８がエレクトロン障壁として働く為、ＩｎＡｌＡｓ付加層１０８がＳＩ−ＩｎＰとｐ−ＩｎＰの間、ＳＩ−ＩｎＰとノンドープＩｎＰの間、ＳＩ−ＩｎＰとｎ−ＩｎＰの間に有る順に有効に働くことが推定される事、と対応している。
【００４７】
したがって、メサストライプ構造やメサストライプ構造両側の平坦部のｐ型ドーピングされていない半導体層とＳＩ埋め込み層の境界では付加層を厚く、メサストライプ構造やメサストライプ構造両側の平坦部のｐ型ドーピングされた半導体層とＳＩ埋め込み層の境界では付加層を薄くした構造でも電流リークは十分防止できる。
【００４８】
この状況をさらにはっきりさせる為、メサストライプ構造及びその横の平坦部と半絶縁性ＩｎＰの間のＩｎＡｌＡｓ付加層１０８の領域を、ＩｎＡｌＡｓ付加層１０８無、ｎ−ＩｎＰ基板１０１上のみ、ｎ−ＩｎＰクラッド層１０２まで、ｎ側ＳＣＨ層１０３まで、活性層１０４まで、ｐ側ＳＣＨ層１０５まで、ＩｎＡｌＡｓ付加層有（抜無）と順次拡大して、光出力を調べた。図１８（ａ）〜（ｇ）に、それらの光軸に垂直な断面図を示す。ＩｎＡｌＡｓ付加層１０８はＺｎによりｐ型ドーピングされてキャリア濃度は２ｘ１０17／ｃｍ3である。ＩｎＡｌＡｓ付加層１０８の厚さはメサストライプ構造の横の平坦部では１００ｎｍであり、メサストライプ構造の側壁では５０ｎｍである。
【００４９】
図１９に、共振器長３００μｍのＦＰ半導体レーザの９５℃での順方向電流と光出力との測定結果を示す。図１９はＩｎＡｌＡｓ付加層１０８がメサストライプ構造及び平坦部のｐ型にドーピングされていない部分と半絶縁性ＩｎＰの間に形成されていれば（図１８（ｆ））、ＩｎＡｌＡｓ付加層１０８に抜きが無い場合（図１８（ｇ））と同じ光出力が得られることを示している。これは、メサストライプ構造のｐ−ＩｎＰクラッド層１０６とコンタクト層１０７の側壁以外の部分にＩｎＡｌＡｓ付加層１０８が有れば、そのｐ−ＩｎＰクラッド層１０６とコンタクト層１０７の側壁にはＩｎＡｌＡｓ付加層１０８が無くても高い光出力が得られることを示している。これは、ＩｎＡｌＡｓ付加層１０８がホール障壁としては働かないので、ｐ−ＩｎＰクラッド層１０６と半絶縁性ＩｎＰの間或いは（ｐ型半導体である)コンタクト層と半絶縁性ＩｎＰの間にＩｎＡｌＡｓ付加層１０８が有っても、無くても、半絶縁性ＩｎＰへのリーク電流抑止効果には影響が無い為、と推定される。また、ＩｎＡｌＡｓ付加層１０８がｎ側ＳＣＨ層１０３まで有れば（図１８（ｄ））、ＩｎＡｌＡｓ付加層１０８に抜きが無い場合（図１８（ｇ））とほぼ同じ光出力が得られることを示しており、活性層１０４の側壁にＩｎＡｌＡｓ付加層１０８が無くても十分電流リークが低減されることを示している。活性層１０４は半導体レーザの電気−光変換の中枢であり、電気的エネルギ・光エネルギ・熱エネルギが集中して劣化し易い。活性層１０４の側壁にＩｎＡｌＡｓ付加層１０８という異種材料が形成されると、劣化が促進される懸念が出てくる。活性層１０４の側壁にＩｎＡｌＡｓ付加層１０８という異種材料を用いずに電流リークを低減すれば、活性層１０４の側壁にＩｎＡｌＡｓ付加層１０８が有る場合に比べて素子劣化が防止され、電流リーク低減と素子信頼性向上の両立に有効である。
【００５０】
（実施例４）
図１４に、本発明の実施例４に係る半導体レーザの構造を光軸に垂直な断面図で示す。実施例３ではｎ−ＩｎＰ基板１０１までエッチング除去してメサストライプ構造を作製しているが、実施例２と同様に、エッチング除去する領域をｎ−ＩｎＰクラッド１０２までにとどめたメサストライプ構造としても良い。その他の部分は実施例３と同じ構造である。
【００５１】
図１５に、ＩｎＡｌＡｓ付加層１０８無しのＳＩ−ＢＨ構造の半導体レーザと実施例４に係る半導体レーザそれぞれの順方向電流と光出力との測定結果を示す。尚、ＩｎＡｌＡｓ付加層１０８の厚さはメサストライプ構造の両側壁では５０ｎｍであり、その横のｎ−ＩｎＰ基板に平行な部分では１００ｎｍである。また、ＩｎＡｌＡｓ付加層１０８はＺｎによりｐ型ドーピングされてそのホール濃度が２ｘ１０17／ｃｍ3である。半導体レーザは共振器長３００ｕｍのファブリペローレーザであり、９５℃での光出力を示している。
【００５２】
以上、本願発明ではｎ−ＩｎＰ基板上に製作された半導体レーザを実施例として示してきたが、本願発明の内容である、ＩｎＰ基板やクラッド層とＳＩ埋め込み（ＳＩ−ＩｎＰ）層との間の平坦部に、さらには、メサストライプ構造の両側壁とＳＩ埋め込み（ＳＩ−ＩｎＰ）層との間に、ＩｎＰと格子定数が等しい半導体付加層を挿入してエレクトロン障壁として機能させ、電流リークを抑制することは、ｐ−ＩｎＰ基板上に作製された半導体レーザや半絶縁性基板上に製作された半導体レーザにおいても有効に適用できる。
【００５３】
また、実施例１〜４では、ＳＩ埋め込み（ＳＩ−ＩｎＰ）層１０９に用いる半絶縁性ＩｎＰとしてＦｅをドーピングしたＩｎＰを用いているが半絶縁性を示すＩｎＰであればそれに限らず使用することが可能であり、例えばＲｕをドーピングしたＩｎＰも使用できる。
【００５４】
また、実施例１〜４では、ＩｎＡｌＡｓ層のｐ型ドーパントとしてはＺｎを用いているが、Ｃ、Ｃｄ等を使用しても良い。
【００５５】
また、実施例１〜４では、発振波長１．５５μｍの半導体レーザにおける光出力の増加を示したが、本願発明は発振波長１．３μｍやその他の波長の半導体レーザにおいても適用できる。
【００５６】
また、実施例１〜４では、ファブリペロー（ＦＰ）半導体レーザにおける光出力の増加を示したが、本願発明は分布帰還型（ＤＦＢ）半導体レーザにおいても適用できる。
【００５７】
また、実施例１〜４では、付加層１０８がＩｎＡｌＡｓ（＝Ｉｎ0.52Ａｌ0.48Ａｓ）である場合について説明したが、伝導帯下端がＩｎＰより高エネルギ側に有り、格子定数がＩｎＰと等しくＩｎＰ上に成長可能な半導体であれば付加層１０８として使用可能である。
【００５８】
特に、ＩｎＰと格子整合したＩｎＧａＡｌＡｓ４元混晶においてＩｎＰよりバンドギャップが広いものは、バンドオフセットの関係から、伝導帯下端がＩｎＰの伝導帯下端より高エネルギ側に来るので使用可能である。ＩｎＰよりバンドギャップが広く、格子定数がＩｎＰと等しいＩｎＧａＡｌＡｓ４元混晶組成は計算式から求められるが、ＩｎＡｓ、ＡｌＡｓ、ＧａＡｓ１００％を三角形の頂点とする等、図１６に示すようなバンドギャップと等格子定数を線で表記した図から簡単に４元混晶組成の情報を得ることができる（非特許文献５参照）。
【００５９】
そのような図から、ＩｎＰと同じ格子定数を示す線上では、Ｇａ組成比が小さいほどバンドギャップが大きくなることが分かる。また、バンドギャップが最大となり最も高い障壁を作れるのは、ＩｎＡｓとＡｌＡｓの頂点を結ぶ辺と、ＩｎＰと同じ格子定数を示す線とが交わる点に相当する組成のＩｎ0.52Ａｌ0.48Ａｓであることが分かる。
【符号の説明】
【００６０】
１０１  ｎ−ＩｎＰ基板
１０２  ｎ−ＩｎＰクラッド層
１０３  ｎ側ＣＨ層
１０４  活性層
１０５  ｐ側ＳＣＨ層
１０６  ｐ−ＩｎＰクラッド層
１０７  コンタクト層
１０８  ＩｎＡｌＡｓ付加層
１０９  ＳＩ埋め込み（ＳＩ−ＩｎＰ）層
１１０、１１１  電極
１００１  ｎ−ＩｎＰ基板
１００２  ｎ−ＩｎＰクラッド層
１００３  ｎ側ＳＣＨ層
１００４  活性層
１００５  ｐ側ＳＣＨ層
１００６  ｐ−ＩｎＰクラッド層
１００７  コンタクト層
１００８  ＳＩ埋め込み（ＳＩ−ＩｎＰ）層
１００９、１０１０  電極
【図１】
2016184611.tif 000003
【図２】
2016184611.tif 000004
【図３】
2016184611.tif 000005
【図４】
2016184611.tif 000006
【図５】
2016184611.tif 000007
【図６】
2016184611.tif 000008
【図７】
2016184611.tif 000009
【図８】
2016184611.tif 000010
【図９】
2016184611.tif 000011
【図１０】
2016184611.tif 000012
【図１１】
2016184611.tif 000013
【図１２】
2016184611.tif 000014
【図１３】
2016184611.tif 000015
【図１４】
2016184611.tif 000016
【図１５】
2016184611.tif 000017
【図１６】
2016184611.tif 000018
【図１７】
2016184611.tif 000019
【図１８】
2016184611.tif 000020
【図１９】
2016184611.tif 000021
【図２０】
2016184611.tif 000022