(57)【要約】【課題】天井部の潰れを効果的に低減することができる電子デバイスおよびその製造方法を提供すること、また、かかる電子デバイスを備える圧力センサー、振動子、高度計、電子機器および移動体を提供すること。【解決手段】本発明の物理量センサー１は、基板２と、基板２の一方の面側に配置されているピエゾ抵抗素子５と、基板２の一方の面側に基板２の平面視でピエゾ抵抗素子５を囲んで配置されている壁部と、壁部に対して基板２とは反対側に配置されていて空洞部Ｓを基板２および壁部とともに構成している天井部と、を備え、天井部は、金属を含む被覆層６４１と、被覆層６４１に対して空洞部Ｓとは反対側に配置されていて被覆層６４１よりも熱膨張率が小さいＴｉＮ層６４８と、を有する。【選択図】図１
2016138794.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の一方の面側に前記基板の平面視で環状に配置されている壁部と、
前記壁部に対して前記基板とは反対側に配置されていて内部空間を前記基板および前記壁部とともに構成している天井部と、
を備え、
前記天井部は、
金属を含む第１層と、
前記第１層に対して前記内部空間とは反対側に配置されていて前記第１層よりも熱膨張率が小さい第２層と、
を有することを特徴とする電子デバイス。
【請求項２】
前記第２層は、金属化合物を含む請求項１に記載の電子デバイス。
【請求項３】
前記第２層は、窒化チタンを含む請求項２に記載の電子デバイス。
【請求項４】
前記第１層は、アルミニウムを含む請求項１ないし３のいずれか１項に記載の電子デバイス。
【請求項５】
前記第１層と前記壁部とが同じ材料を含む請求項１ないし４のいずれか１項に記載の電子デバイス。
【請求項６】
前記第２層に対して前記内部空間とは反対側に配置されていて前記第２層よりも熱膨張率が小さい第３層を備える請求項１ないし５のいずれか１項に記載の電子デバイス。
【請求項７】
前記第３層は、酸化ケイ素または窒化ケイ素を含む請求項３に記載の電子デバイス。
【請求項８】
前記基板は、
歪みにより電気信号を出力するセンサー素子を備え、平面視で前記天井部と重なる位置に設けられていて受圧により撓み変形するダイヤフラム部を有する請求項１ないし４のいずれか１項に記載の電子デバイス。
【請求項９】
請求項１ないし８のいずれか１項に記載の電子デバイスの製造方法であって、
スパッタリング法を用いて前記第１層を形成する第１工程と、
スパッタリング法を用いて前記第２層を形成する第２工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項１０】
前記第２工程は、前記第１工程よりも低い温度で行う請求項９に記載の電子デバイスの製造方法。
【請求項１１】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする圧力センサー。
【請求項１２】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする振動子。
【請求項１３】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする高度計。
【請求項１４】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする電子機器。
【請求項１５】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス、電子デバイスの製造方法、圧力センサー、振動子、高度計、電子機器および移動体に関するものである。
【背景技術】
【０００２】
半導体製造プロセスを用いて形成された空洞部を有する電子デバイスが知られている（例えば、特許文献１参照）。このような電子デバイスの一例としては、例えば、特許文献１に記載の電気部品が挙げられる。この電気部品は、特許文献１に記載されているように、基板と、基板上に形成された機能素子と、基板上において機能素子を収納するキャビティを形成し、複数の貫通孔を有する第１層と、第１層上に形成され、第１層の複数の貫通孔を塞ぐ第２層と、を具備する。
【０００３】
また、特許文献１に記載の電気部品は、第１層が、下部側に形成された第１膜（ＳｉＯ２膜）と、第１膜上に形成され、第１膜より熱膨張係数が小さい第２膜（ＳｉＮ膜）と、を含む。これにより、第１層を上部側に膨らむ構造とし、第１層と機能素子との接触等を防止し、信頼性の向上を図っている。
【０００４】
しかし、特許文献１に記載の電気部品では、第１膜および第２膜の組み合わせがＳｉＯ２膜およびＳｉＮ膜であるため、これらの線膨張係数差が小さく、第１層の膨らみが十分でなく、第１層が潰れる場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−０４５６５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、天井部の潰れを効果的に低減することができる電子デバイスおよびその製造方法を提供すること、また、かかる電子デバイスを備える圧力センサー、振動子、高度計、電子機器および移動体を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的は、下記の本発明により達成される。
［適用例１］
本発明の電子デバイスは、基板と、
前記基板の一方の面側に前記基板の平面視で環状に配置されている壁部と、
前記壁部に対して前記基板とは反対側に配置されていて内部空間を前記基板および前記壁部とともに構成している天井部と、
を備え、
前記天井部は、
金属を含む第１層と、
前記第１層に対して前記内部空間とは反対側に配置されていて前記第１層よりも熱膨張率が小さい第２層と、
を有することを特徴とする。
【０００８】
このような電子デバイスによれば、第１層の熱膨張率が第２層よりも大きいため、これらの層の熱膨張率差を利用して天井部を内部空間とは反対側（外側）に撓ませてドーム状とすることができる。これにより、天井部の潰れを低減することができる。特に、第１層が金属を含んでいるため、第１層の熱膨張率を大きくすることができ、それに伴って、第１層と第２層との熱膨張率差を大きくすることができる。そのため、天井部を外側に十分に撓ませることができ、その結果、天井部の潰れを効果的に低減することができる。
【０００９】
［適用例２］
本発明の電子デバイスでは、前記第２層は、金属化合物を含むことが好ましい。
【００１０】
これにより、第２層の熱膨張率を小さくし、それに伴って、第１層と第２層との熱膨張率差を大きくすることができる。
【００１１】
［適用例３］
本発明の電子デバイスでは、前記第２層は、窒化チタンを含むことが好ましい。
【００１２】
これにより、第２層の熱膨張率を小さくするとともに、第１層をフォトリソグラフィ法を用いてパターニングする際の反射防止膜を利用して第２層を形成することができる。
【００１３】
［適用例４］
本発明の電子デバイスでは、前記第１層は、アルミニウムを含むことが好ましい。
【００１４】
これにより、第１層の熱膨張率を大きくすることができる。また、アルミニウムは、半導体製造プロセスとの親和性が高く、簡単かつ高精度に第１層を形成することができる。
【００１５】
［適用例５］
本発明の電子デバイスでは、前記第１層と前記壁部とが同じ材料を含むことが好ましい。
【００１６】
これにより、第１層と壁部とを一括して形成することができ、製造工程を簡単化することができる。
【００１７】
［適用例６］
本発明の電子デバイスでは、前記第２層に対して前記内部空間とは反対側に配置されていて前記第２層よりも熱膨張率が小さい第３層を備えることが好ましい。
【００１８】
これにより、第１層および第２層と第３層との熱膨張率差を利用して、天井部を外側に十分に撓ませることができる。
【００１９】
［適用例７］
本発明の電子デバイスでは、前記第３層は、酸化ケイ素または窒化ケイ素を含むことが好ましい。
【００２０】
酸化ケイ素および窒化ケイ素は、いずれも、熱膨張率が極めて小さい。したがって、第３層が酸化ケイ素または窒化ケイ素を含むことにより、第１層および第２層と第３層との熱膨張率差を大きくすることができる。
【００２１】
［適用例８］
本発明の電子デバイスでは、前記基板は、
歪みにより電気信号を出力するセンサー素子を備え、平面視で前記天井部と重なる位置に設けられていて受圧により撓み変形するダイヤフラム部を有することが好ましい。
【００２２】
これにより、圧力を検出可能な電子デバイス（物理量センサー）を実現することができる。
【００２３】
［適用例９］
本発明の電子デバイスの製造方法は、本発明の電子デバイスの製造方法であって、
スパッタリング法を用いて前記第１層を形成する第１工程と、
スパッタリング法を用いて前記第２層を形成する第２工程と、
を有することを特徴とする。
【００２４】
このような電子デバイスの製造方法によれば、外側に撓むドーム状の天井部を形成することができる。また、スパッタリング法を用いることにより、第２工程の成膜温度を第１工程の成膜温度よりも容易に低くすることができ、そのため、天井部を効率的に膨らますことができる。また、スパッタリング法を用いることは、ＣＶＤ法を用いる場合に比べて、生産性に優れているので、低コストで電子デバイスを生産することができる。
【００２５】
［適用例１０］
本発明の電子デバイスの製造方法では、前記第２工程は、前記第１工程よりも低い温度で行うことが好ましい。
【００２６】
これにより、得られる電子デバイスにおいて、天井部が外側に撓むように第１層と第２層との間に歪みを効果的に生じさせることができる。
【００２７】
［適用例１１］
本発明の圧力センサーは、本発明の電子デバイスを備えることを特徴とする。
【００２８】
これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する圧力センサーを提供することができる。
【００２９】
［適用例１２］
本発明の振動子は、本発明の電子デバイスを備えることを特徴とする。
【００３０】
これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する振動子を提供することができる。
【００３１】
［適用例１３］
本発明の高度計は、本発明の電子デバイスを備えることを特徴とする。
【００３２】
これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する高度計を提供することができる。
【００３３】
［適用例１４］
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
【００３４】
これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する電子機器を提供することができる。
【００３５】
［適用例１５］
本発明の移動体は、本発明の電子デバイスを備えることを特徴とする。
【００３６】
これにより、天井部の潰れを効果的に低減して、優れた信頼性を有する移動体を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施形態に係る電子デバイス（物理量センサー）を示す断面図である。
【図２】図１に示す電子デバイスのピエゾ抵抗素子（機能素子）の配置を示す平面図である。
【図３】図１に示す電子デバイスの作用を説明するための図であって、（ａ）は加圧状態を示す断面図、（ｂ）は加圧状態を示す平面図である。
【図４】図１に示す電子デバイスの部分拡大断面図である。
【図５】図１に示す電子デバイスの製造工程を示す図である。
【図６】図１に示す電子デバイスの製造工程を示す図である。
【図７】本発明の第２実施形態に係る電子デバイス（物理量センサー）を示す断面図である。
【図８】本発明の第３実施形態に係る電子デバイス（振動子）を示す断面図である。
【図９】図８に示す電子デバイスが備える共振子（機能素子）を説明するための図であって、（ａ）は断面図、（ｂ）は平面図である。
【図１０】本発明の圧力センサーの一例を示す断面図である。
【図１１】本発明の高度計の一例を示す斜視図である。
【図１２】本発明の電子機器の一例を示す正面図である。
【図１３】本発明の移動体の一例を示す斜視図である。
【発明を実施するための形態】
【００３８】
以下、本発明の電子デバイス、電子デバイスの製造方法、圧力センサー、振動子、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。
【００３９】
１．電子デバイス
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電子デバイス（物理量センサー）を示す断面図である。図２は、図１に示す電子デバイスのピエゾ抵抗素子（機能素子）の配置を示す平面図である。図３は、図１に示す電子デバイスの作用を説明するための図であって、図３（ａ）は加圧状態を示す断面図、図３（ｂ）は加圧状態を示す平面図である。なお、以下では、説明の便宜上、図１中の上側を「上」、下側を「下」という。
【００４０】
図１に示す物理量センサー１（電子デバイス）は、ダイヤフラム部２０を有する基板２と、ダイヤフラム部２０に配置されている機能素子である複数のピエゾ抵抗素子５（機能素子）と、基板２とともに空洞部Ｓ（内部空間）を形成している積層構造体６と、基板２と積層構造体６との間に配置されている段差形成層３と、を備えている。
【００４１】
以下、物理量センサー１を構成する各部を順次説明する。
−基板−
基板２は、半導体基板２１と、半導体基板２１の一方の面上に設けられた絶縁膜２２と、絶縁膜２２の半導体基板２１とは反対側の面上に設けられた絶縁膜２３と、を有している。
【００４２】
半導体基板２１は、単結晶シリコンで構成されているシリコン層２１１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２１２（ボックス層）と、単結晶シリコンで構成されているシリコン層２１３（デバイス層）とがこの順で積層されたＳＯＩ基板である。なお、半導体基板２１は、ＳＯＩ基板に限定されず、例えば、単結晶シリコン基板等の他の半導体基板であってもよい。
【００４３】
絶縁膜２２は、例えば、シリコン酸化膜であり、絶縁性を有する。また、絶縁膜２３は、例えば、シリコン窒化膜であり、絶縁性を有するとともに、フッ酸を含むエッチング液に対する耐性をも有する。ここで、半導体基板２１（シリコン層２１３）と絶縁膜２３（シリコン窒化膜）との間に絶縁膜２２（シリコン酸化膜）が介在していることにより、絶縁膜２３の成膜時に生じた応力が半導体基板２１に伝わるのを絶縁膜２２により緩和することができる。また、絶縁膜２２は、半導体基板２１およびその上方に半導体回路を形成する場合、素子間分離膜として用いることもできる。なお、絶縁膜２２、２３は、前述した構成材料に限定されず、また、必要に応じて、絶縁膜２２、２３のうちのいずれか一方を省略してもよい。
【００４４】
このような基板２の絶縁膜２３上には、パターニングされた段差形成層３が配置されている。この段差形成層３は、平面視でダイヤフラム部２０の周囲を囲むように形成されており、段差形成層３の上面と基板２の上面との間であって、ダイヤフラム部２０の中心側（内側）に段差形成層３の厚さ分の段差部を形成する。これにより、ダイヤフラム部２０が受圧により撓み変形したとき、ダイヤフラム部２０の段差部との間の境界部分に応力を集中させることができる。そのため、かかる境界部分（またはその付近）にピエゾ抵抗素子５を配置することにより、検出感度を向上させることができる。
【００４５】
この段差形成層３は、例えば、単結晶シリコン、多結晶シリコン（ポリシリコン）またはアモルファスシリコンで構成されている。また、段差形成層３は、例えば、単結晶シリコン、多結晶シリコン（ポリシリコン）またはアモルファスシリコンにリン、ボロン等の不純物をドープ（拡散または注入）して構成されていてもよい。この場合、段差形成層３は、導電性を有するため、例えば、空洞部Ｓの外側において基板２上にＭＯＳトランジスタを形成する場合、段差形成層３の一部をＭＯＳトランジスタのゲート電極として用いることができる。また、段差形成層３の一部を配線として用いることもできる。
【００４６】
このような基板２には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部２０が設けられている。ダイヤフラム部２０は、半導体基板２１の下面に有底の凹部２４を設けることで形成されている。すなわち、ダイヤフラム部２０は、基板２の一方の面に開口している凹部２４の底部を含んで構成されている。このダイヤフラム部２０は、その下面が受圧面２５となっている。本実施形態では、図２に示すように、ダイヤフラム部２０は、正方形（矩形）の平面視形状である。
【００４７】
本実施形態の基板２では、凹部２４がシリコン層２１１を貫通しており、ダイヤフラム部２０が酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の４層で構成されている。ここで、酸化シリコン層２１２は、後述するように、物理量センサー１の製造工程において凹部２４をエッチングにより形成する際にエッチングストップ層として利用することができ、ダイヤフラム部２０の厚さの製品ごとのバラツキを少なくすることができる。
【００４８】
なお、凹部２４がシリコン層２１１を貫通せず、ダイヤフラム部２０がシリコン層２１１の薄肉部、酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の５層で構成されていてもよい。
【００４９】
−ピエゾ抵抗素子（機能素子）−
複数のピエゾ抵抗素子５は、図１に示すように、それぞれ、ダイヤフラム部２０の空洞部Ｓ側に形成されている。ここで、ピエゾ抵抗素子５は、半導体基板２１のシリコン層２１３に形成されている。
【００５０】
図２に示すように、複数のピエゾ抵抗素子５は、ダイヤフラム部２０の外周部に配置されている複数のピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄで構成されている。
【００５１】
基板２の厚さ方向から見た平面視（以下、単に「平面視」という）で四角形をなすダイヤフラム部２０の４つの辺にそれぞれ対応して、ピエゾ抵抗素子５ａ、ピエゾ抵抗素子５ｂ、ピエゾ抵抗素子５ｃ、ピエゾ抵抗素子５ｄが配置されている。
【００５２】
ピエゾ抵抗素子５ａは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子５ａの両端部には、１対の配線２１４ａが電気的に接続されている。同様に、ピエゾ抵抗素子５ｂは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子５ｂの両端部には、１対の配線２１４ｂが電気的に接続されている。
【００５３】
一方、ピエゾ抵抗素子５ｃは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子５ｃの両端部には、１対の配線２１４ｃが電気的に接続されている。同様に、ピエゾ抵抗素子５ｄは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子５ｄの両端部には、１対の配線２１４ｄが電気的に接続されている。
【００５４】
なお、以下では、配線２１４ａ、２１４ｂ、２１４ｃ、２１４ｄをまとめて「配線２１４」ともいう。
【００５５】
このようなピエゾ抵抗素子５および配線２１４は、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したシリコン（単結晶シリコン）で構成されている。ここで、配線２１４における不純物のドープ濃度は、ピエゾ抵抗素子５における不純物のドープ濃度よりも高い。なお、配線２１４は、金属で構成されていてもよい。
【００５６】
また、複数のピエゾ抵抗素子５は、例えば、自然状態における抵抗値が互いに等しくなるように構成されている。
【００５７】
以上説明したようなピエゾ抵抗素子５は、配線２１４等を介して、ブリッジ回路（ホイートストンブリッジ回路）を構成している。このブリッジ回路には、駆動電圧を供給する駆動回路（図示せず）が接続されている。そして、このブリッジ回路では、ピエゾ抵抗素子５の抵抗値に応じた電圧が検出信号として出力される。
【００５８】
−積層構造体−
積層構造体６は、前述した基板２との間に空洞部Ｓを画成するように形成されている。ここで、積層構造体６は、ダイヤフラム部２０のピエゾ抵抗素子５側に配置されていてダイヤフラム部２０（または基板２）とともに空洞部Ｓ（内部空間）を区画形成（構成）している。
【００５９】
この積層構造体６は、基板２上に平面視でピエゾ抵抗素子５を取り囲むように形成された層間絶縁膜６１と、層間絶縁膜６１上に形成された配線層６２と、配線層６２および層間絶縁膜６１上に形成された層間絶縁膜６３と、層間絶縁膜６３上に形成され、複数の細孔６４２（開孔）を備えた被覆層６４１およびＴｉＮ層６４８を有する配線層６４と、配線層６４および層間絶縁膜６３上に形成された表面保護膜６５と、被覆層６４１上に設けられた封止層６６とを有している。
【００６０】
層間絶縁膜６１、６３は、それぞれ、例えば、シリコン酸化膜で構成されている。また、配線層６２、６４および封止層６６は、それぞれ、アルミニウム等の金属で構成されている。また、封止層６６は、被覆層６４１が有する細孔６４２を封止している。また、表面保護膜６５は、例えば、シリコン窒化膜である。
【００６１】
このような積層構造体６において、被覆層６４１およびＴｉＮ層６４８を除く配線層６２および配線層６４からなる構造体は、基板２の一方の面側に平面視でピエゾ抵抗素子５を囲んで環状に配置されている「壁部」を構成している。また、被覆層６４１、ＴｉＮ層６４８および封止層６６からなる構造体は、この壁部に対して基板２とは反対側に配置されていて空洞部Ｓ（内部空間）を基板２および壁部とともに構成している「天井部」を構成している。また、被覆層６４１は、金属を含む「第１層」である。また、ＴｉＮ層６４８は、被覆層６４１に対して空洞部Ｓとは反対側に配置されていて被覆層６４１よりも熱膨張率が小さい「第２層」である。なお、壁部、天井部およびこれらに関連する事項については、後に詳述する。
【００６２】
また、このような積層構造体６は、ＣＭＯＳプロセスのような半導体製造プロセスを用いて形成することができる。なお、シリコン層２１３上およびその上方には、半導体回路が作り込まれていてもよい。この半導体回路は、ＭＯＳトランジスタ等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子５に接続されている配線を含む）等の回路要素を有している。
【００６３】
基板２と積層構造体６とによって画成された空洞部Ｓは、密閉された空間である。この空洞部Ｓは、物理量センサー１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部Ｓが真空状態（３００Ｐａ以下）となっている。空洞部Ｓを真空状態とすることによって、物理量センサー１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。
【００６４】
ただし、空洞部Ｓは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部Ｓには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
以上、物理量センサー１の構成について簡単に説明した。
【００６５】
このような構成の物理量センサー１は、図３（ａ）に示すように、ダイヤフラム部２０の受圧面２５が受ける圧力Ｐに応じて、ダイヤフラム部２０が変形し、これにより、図３（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが歪み、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが構成するブリッジ回路の出力が変化し、その出力に基づいて、受圧面２５で受けた圧力の大きさを求めることができる。
【００６６】
より具体的に説明すると、前述したようなダイヤフラム部２０の変形が生じる前の自然状態では、例えば、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が互いに等しい場合、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積とが等しく、ブリッジ回路の出力（電位差）はゼロとなる。
【００６７】
一方、前述したようなダイヤフラム部２０の変形が生じると、図３（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じるとともに、ピエゾ抵抗素子５ｃ、５ｄにその長手方向に沿った引張歪みおよびその幅方向に沿った圧縮歪みが生じる。したがって、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少する。
【００６８】
このようなピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの歪みにより、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、受圧面２５で受けた圧力の大きさ（絶対圧）を求めることができる。
【００６９】
ここで、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少するため、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。
【００７０】
このように、物理量センサー１では、基板２が有するダイヤフラム部２０が、平面視で被覆層６４１と重なる位置に設けられていて、受圧により撓み変形する。これにより、圧力を検出可能な物理量センサー１を実現することができる。また、ダイヤフラム部２０に配置されているピエゾ抵抗素子５が歪みにより電気信号を出力するセンサー素子であるため、圧力の検出感度を向上させることができる。
【００７１】
（壁部および天井部）
以下、壁部および天井部について詳述する。
図４は、図１に示す電子デバイスの部分拡大断面図である。
【００７２】
前述したように、被覆層６４１（第１層）、ＴｉＮ層６４８（第２層）および封止層６６が「天井部」を構成しており、この天井部は、空洞部Ｓとは反対側に撓んで（膨らんで）ドーム状をなしている。これにより、天井部の潰れを低減することができる。ここで、被覆層６４１は、金属を含み、かつ、ＴｉＮ層６４８が被覆層６４１に対して空洞部Ｓとは反対側に配置されていて被覆層６４１よりも熱膨張率（面内方向での線膨張係数）が小さい。これにより、被覆層６４１とＴｉＮ層６４８との熱膨張率差を利用して天井部を空洞部Ｓとは反対側（外側）に撓ませてドーム状とすることができる。特に、被覆層６４１が金属を含んでいるため、被覆層６４１の熱膨張率を大きくすることができ、それに伴って、被覆層６４１とＴｉＮ層６４８との熱膨張率差を大きくすることができる。そのため、天井部を外側に十分に（大きく）撓ませることができ、その結果、天井部の潰れを効果的に低減することができる。
【００７３】
以下、壁部および天井部を構成する各部を詳細に説明する。
図４に示すように、配線層６２は、チタン（Ｔｉ）で構成されたＴｉ層６２２と、窒化チタン（ＴｉＮ）で構成されたＴｉＮ層６２３と、アルミニウム（Ａｌ）で構成されたＡｌ層６２４と、窒化チタン（ＴｉＮ）で構成されたＴｉＮ層６２５とを有し、これらがこの順で積層されて構成されている。同様に、配線層６４は、チタン（Ｔｉ）で構成されたＴｉ層６４５と、窒化チタン（ＴｉＮ）で構成されたＴｉＮ層６４６と、アルミニウム（Ａｌ）で構成されたＡｌ層６４７と、窒化チタン（ＴｉＮ）で構成されたＴｉＮ層６４８とを有し、これらがこの順で積層されて構成されている。また、表面保護膜６５は、シリコン酸化膜６５２と、シリコン窒化膜６５３と、を有し、これらがこの順で積層されて構成されている。
【００７４】
ここで、被覆層６４１がＡｌ層６４７で構成されている。このように被覆層６４１がアルミニウムを含むことにより、被覆層６４１の熱膨張率を大きくすることができる。また、アルミニウムは、半導体製造プロセスとの親和性が高く、簡単かつ高精度に第１層を形成することができる。
【００７５】
また、前述したように、被覆層６４１およびＴｉＮ層６４８を除く配線層６２および配線層６４からなる構造体は、基板２の一方の面側に平面視でピエゾ抵抗素子５を囲んで配置されている「壁部」を構成している。そして、Ａｌ層６４７が被覆層６４１および壁部の一部を構成している。したがって、被覆層６４１と壁部とが同じ材料を含む。これにより、被覆層６４１（第１層）と壁部とを一括して形成することができ、製造工程を簡単化することができる。
【００７６】
なお、被覆層６４１の構成材料としては、金属単体を含むものであれば、アルミニウムに限定されず、例えば、半導体製造プロセスとの親和性が高い各種金属を用いることができる。
【００７７】
また、金属化合物は一般に金属に比べて熱膨張率が極めて小さい。したがって、ＴｉＮ層６４８が金属化合物（窒化チタン）を含むことにより、ＴｉＮ層６４８の熱膨張率を小さくし、それに伴って、被覆層６４１とＴｉＮ層６４８との熱膨張率差を大きくすることができる。また、被覆層６４１をフォトリソグラフィ法を用いてパターニングする際の反射防止膜を利用してＴｉＮ層６４８を形成することができる。
【００７８】
なお、第２層の構成材料としては、被覆層６４１の構成材料よりも熱膨張率（面方向での線膨張係数）が小さいものであれば、窒化チタンに限定されず、各種金属および各種金属化合物（金属窒化物、金属酸化物、金属酸化窒化物等）を用いることができる。
【００７９】
また、ＴｉＮ層６４８（第２層）の厚さは、被覆層６４１の厚さや構成材料等に応じて決められ、特に限定されないが、３００Å以上２０００Å以下であることが好ましく、５００Å以上１５００Å以下であることがより好ましく、８００Å以上１２００Å以下であることがさらに好ましい。これにより、良好な生産性を確保しながら被覆層６４１とＴｉＮ層６４８との熱膨張率差を利用して天井部を効率的に膨らますことができる。これに対し、ＴｉＮ層６４８の厚さが薄すぎると、被覆層６４１の厚さや構成材料等によっては、被覆層６４１とＴｉＮ層６４８との熱膨張率差を利用して天井部を十分に膨らますことができない場合がある。一方、ＴｉＮ層６４８の厚さが厚すぎると、成膜に長時間を要したり、他の部位（例えばダイヤフラム部２０）に不要な応力が及んでしまったりする場合がある。
【００８０】
（電子デバイスの製造方法）
次に、物理量センサー１の製造方法を簡単に説明する。
【００８１】
図５および図６は、図１に示す電子デバイスの製造工程を示す図である。以下、物理量センサー１の製造方法を、これらの図に基づいて説明する。
【００８２】
［素子形成工程］
まず、図５（ａ）に示すように、ＳＯＩ基板である半導体基板２１を用意する。
【００８３】
そして、半導体基板２１のシリコン層２１３にリン（ｎ型）またはボロン（ｐ型）等の不純物をドープ（イオン注入）することにより、図５（ｂ）に示すように、複数のピエゾ抵抗素子５および配線２１４を形成する。
【００８４】
例えば、ボロンを＋８０ｋｅＶでイオン注入を行う場合、ピエゾ抵抗素子５へのイオン注入濃度を１×１０１４ａｔｏｍｓ／ｃｍ２程度とする。また、配線２１４へのイオン注入濃をピエゾ抵抗素子５よりも多くする。例えば、ボロンを１０ｋｅＶでイオン注入を行う場合、配線２１４へのイオン注入濃度を５×１０１５ａｔｏｍｓ／ｃｍ２程度とする。また、前述したようなイオン注入の後、例えば、１０００℃程度で２０分程度のアニールを行う。
【００８５】
［絶縁膜等形成工程］
次に、図５（ｃ）に示すように、シリコン層２１３上に絶縁膜２２、絶縁膜２３および段差形成層３をこの順で形成する。
【００８６】
絶縁膜２２、２３の形成は、それぞれ、例えば、スパッタリング法、ＣＶＤ法等により行うことができる。段差形成層３は、例えば、多結晶シリコンをスパッタリング法、ＣＶＤ法等により成膜した後、その膜に必要に応じてリン、ボロン等の不純物をドープ（イオン注入）し、その後、エッチングによりパターニングすることで形成することができる。
【００８７】
［層間絶縁膜・配線層形成工程］
次に、図５（ｄ）に示すように、絶縁膜２３上に、犠牲層４１、配線層６２、犠牲層４２および配線層６４をこの順で形成する。
【００８８】
この犠牲層４１、４２は、それぞれ、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６１、６３となるものである。犠牲層４１、４２の形成は、それぞれ、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターニングすることにより行う。
【００８９】
また、犠牲層４１、４２の厚さは、それぞれ、特に限定されないが、例えば、１５００ｎｍ以上５０００ｎｍ以下程度とされる。
【００９０】
また、配線層６２、６４の形成は、それぞれ、例えばアルミニウムよりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより行う。図示しないが、前述したＴｉ層６２２、ＴｉＮ層６２３、Ａｌ層６２４およびＴｉＮ層６２５を有する配線層６２を形成する際には、Ｔｉ層およびＴｉＮ層をこの順で一様に形成した後にこれらの層をパターニングすることによりＴｉ層６２２およびＴｉＮ層６２３を形成し、その後、Ａｌ層およびＴｉＮ層をこの順で一様に形成した後にこれらの層をパターニングすることによりＡｌ層６２４およびＴｉＮ層６２５を形成する。ここで、ＴｉＮ層６２３は、犠牲層４１の貫通孔内へのＡｌの充填性を良好とするためにＡｌの濡れ性を高める機能を有し、Ｔｉ層６２２は、ＴｉＮ層６２３と犠牲層４１との密着性を高める機能を有する。また、Ａｌ層上に一様に形成されたＴｉＮ層は、パターニングによりＡｌ層６２４およびＴｉＮ層６２５を形成する際にフォトリソグラフィの露光光の反射を防止する反射防止膜として機能する。同様にして配線層６４も形成することができる。
【００９１】
ここで、成膜後の被覆層６４１およびＴｉＮ層６４８は、その後に成膜時の温度よりも低い温度下に置かれることとなり、それぞれ、面方向に収縮しようとする応力が生じる。このとき、前述したように被覆層６４１の熱膨張率がＴｉＮ層６４８よりも大きいため、被覆層６４１の方がＴｉＮよりも大きく収縮しようとする。ただし、この段階では、被覆層６４１の下面が犠牲層４２に接合されており、これらの層の収縮が規制（制限）される。
【００９２】
また、Ａｌ層６４７およびＴｉＮ層６４８は、スパッタリング法を用いて行うことが好ましい。これにより、ＴｉＮ層６４８を形成する工程（第２工程）の成膜温度を、Ａｌ層６４７を形成する工程（第１工程）の成膜温度よりも容易に低くすることができ、そのため、後述する工程において被覆層６４１とＴｉＮ層６４８との熱膨張率差を利用して天井部を効率的に膨らますことができる。また、ＣＶＤ法を用いる場合に比べて、空洞部Ｓ内の不要な堆積物を低減することができる。その結果、優れた信頼性を有する物理量センサー１を得ることができる。
【００９３】
また、ＴｉＮ層６４８を形成する工程（第２工程）は、Ａｌ層６４７を形成する工程（第１工程）よりも低い温度で行うことが好ましい。すなわち、被覆層６４１（Ａｌ層６４７）の成膜温度は、ＴｉＮ層６４８の成膜温度よりも高いことが好ましい。これにより、前述したような被覆層６４１とＴｉＮ層６４８との応力差を大きくすることができる。その結果、得られる物理量センサー１において、天井部が外側に撓むように被覆層６４１とＴｉＮ層６４８との間に歪みを効果的に生じさせることができる。また、被覆層６４１の具体的な成膜温度は、例えば、２００℃以上５００℃以下であることが好ましく、２５０℃以上４５０℃以下であることがより好ましい。また、ＴｉＮ層６４８の具体的な成膜温度は、例えば、８０℃以上１７０℃以下であることが好ましく、１００℃以上１５０℃以下であることがより好ましい。
【００９４】
また、配線層６２、６４の厚さは、それぞれ、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。
【００９５】
このような犠牲層４１、４２および配線層６２、６４からなる積層構造は、通常のＣＭＯＳプロセスを用いて形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの犠牲層や配線層が積層される場合もある。
【００９６】
［空洞部形成工程］
次に、犠牲層４１、４２の一部を除去することにより、図６（ｅ）に示すように、絶縁膜２３と被覆層６４１との間に空洞部Ｓ（キャビティ）を形成する。これにより、層間絶縁膜６１、６３が形成される。
【００９７】
このように犠牲層４１、４２の一部を除去すると、前述した被覆層６４１およびＴｉＮ層６４８間の熱膨張率差に起因する応力により被覆層６４１およびＴｉＮ層６４８が外側に膨らむように変形する。なお、被覆層６４１およびＴｉＮ層６４８に生じる応力（内部応力）には、前述した熱膨張率差に起因するもの（熱応力）の他、各層の結晶粒界等に起因するもの（真性応力）があり、これも天井部を膨らますのに寄与し得る。
【００９８】
空洞部Ｓの形成は、被覆層６４１に形成された複数の細孔６４２を通じたエッチングにより、犠牲層４１、４２の一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔６４２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔６４２からフッ化水素酸ガス等のエッチングガスを供給する。このようなエッチングの際、絶縁膜２３がエッチングストップ層として機能する。また、絶縁膜２３は、エッチング液に対する耐性を有することから、絶縁膜２３に対して下側の構成部（例えば、絶縁膜２２、ピエゾ抵抗素子５、配線２１４等）をエッチング液から保護する機能をも有する。
【００９９】
ここで、かかるエッチングの前に、スパッタリング法、ＣＶＤ法等により表面保護膜６５を形成する。これにより、かかるエッチングの際、犠牲層４１、４２の層間絶縁膜６１、６２となる部分を保護することができる。表面保護膜６５の構成材料としては、例えば、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するものが挙げられ、特に、シリコン窒化膜が好適である。図示しないが、前述したシリコン酸化膜６５２およびシリコン窒化膜６５３を有する表面保護膜６５を形成する際には、シリコン酸化膜およびシリコン窒化膜をこの順で一様に形成した後にこれらの層をパターニングすることにより形成する。表面保護膜６５の厚さは、特に限定されないが、例えば、５００ｎｍ以上２０００ｎｍ以下程度とされる。
【０１００】
［封止工程］
次に、図６（ｆ）に示すように、被覆層６４１上に、シリコン酸化膜、シリコン窒化膜、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層６６をスパッタリング法、ＣＶＤ法等により形成し、各細孔６４２を封止する。これより、空洞部Ｓが封止層６６により封止され、積層構造体６を得る。
【０１０１】
ここで、封止層６６の成膜温度は、被覆層６４１（Ａｌ層６４７）の成膜温度よりも低いことが好ましく、被覆層６４１（Ａｌ層６４７）の成膜温度およびＴｉＮ層６４８の成膜温度の双方よりも低いことがより好ましい。これにより、得られる物理量センサー１において、天井部が外側に撓むように被覆層６４１とＴｉＮ層６４８との間に歪みを効果的に生じさせることができる。封止層６６の具体的な成膜温度は、例えば、８０℃以上１７０℃以下であることが好ましく、１００℃以上１５０℃以下であることがより好ましい。
【０１０２】
スパッタリング法を用いる場合、ＣＶＤ法を用いる場合に比べて、内部空間内の不要な堆積物を低減することができる。その結果、優れた信頼性を有する電子デバイスを得ることができる。
【０１０３】
また、封止層６６の厚さは、特に限定されないが、例えば、１０００ｎｍ以上５０００ｎｍ以下程度とされる。
【０１０４】
［ダイヤフラム形成工程］
次に、シリコン層２１１の下面を必要に応じて研削した後、シリコン層２１１の下面の一部をエッチングにより除去（加工）することにより、図６（ｇ）に示すように、凹部２４を形成する。これにより、空洞部Ｓを介して被覆層６４１に対向するダイヤフラム部２０が形成される。
【０１０５】
ここで、シリコン層２１１の下面の一部を除去する際、酸化シリコン層２１２がエッチングストップ層として機能する。これにより、ダイヤフラム部２０の厚さを高精度に規定することができる。
【０１０６】
なお、シリコン層２１１の下面の一部を除去する方法としては、ドライエッチングであっても、ウェットエッチング等であってもよい。
以上のような工程により、物理量センサー１を製造することができる。
【０１０７】
以上説明したような物理量センサー１の製造方法によれば、外側に撓むドーム状の天井部を形成することができる。また、スパッタリング法を用いることにより、ＴｉＮ層６４８の成膜温度を被覆層６４１の成膜温度よりも容易に低くすることができ、そのため、天井部を効率的に膨らますことができる。また、スパッタリング法を用いることは、ＣＶＤ法を用いる場合に比べて、生産性に優れているので、低コストで電子デバイスを生産することができる。
【０１０８】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
【０１０９】
図７は、本発明の第２実施形態に係る電子デバイス（物理量センサー）を示す断面図である。
【０１１０】
以下、本発明の第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
本実施形態は、天井部の構成が異なる以外は、前述した第１実施形態と同様である。
【０１１１】
図７に示す物理量センサー１Ａ（電子デバイス）は、封止層６６上に層６７を設けた以外は、前述した第１実施形態の物理量センサー１と同様である。
【０１１２】
層６７は、ＴｉＮ層６４８に対して空洞部Ｓとは反対側に配置されていてＴｉＮ層６４８よりも熱膨張率が小さい「第３層」である。このような第３層を設けることにより、被覆層６４１（Ａｌ層６４７）およびＴｉＮ層６４８と層６７との熱膨張率差を利用して、天井部を外側に十分に撓ませることができる。
【０１１３】
層６７の構成材料は、ＴｉＮ層６４８よりも熱膨張率が小さいものであればよいが、酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮ）であることが好ましい。酸化ケイ素および窒化ケイ素は、いずれも、熱膨張率が極めて小さい。したがって、層６７が酸化ケイ素または窒化ケイ素を含むことにより、被覆層６４１およびＴｉＮ層６４８と層６７との熱膨張率差を大きくすることができる。
【０１１４】
以上説明したような第２実施形態によっても、天井部の潰れを効果的に低減することができる。
【０１１５】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
【０１１６】
図８は、本発明の第３実施形態に係る電子デバイス（振動子）を示す断面図である。図９は、図８に示す電子デバイスが備える共振子（機能素子）を説明するための図であって、図９（ａ）は断面図、図９（ｂ）は平面図である。
【０１１７】
以下、本発明の第３実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
【０１１８】
本実施形態は、本発明の電子デバイスを振動子に適用した以外は、前述した第１実施形態と同様である。
【０１１９】
図８に示す電子デバイス１Ｂは、基板２およびピエゾ抵抗素子５に代えて、基板２Ｂおよび共振子５Ｂ（機能素子）を備えている以外は、前述した第１実施形態の物理量センサー１と同様に構成されている。すなわち、電子デバイス１Ｂは、基板２Ｂと、基板２Ｂに配置されている機能素子である共振子５Ｂと、基板２Ｂとともに空洞部Ｓ（内部空間）を形成している積層構造体６と、基板２Ｂと積層構造体６との間に配置されている段差形成層３と、を備えている。
【０１２０】
ここで、基板２Ｂは、半導体基板２１Ｂと、半導体基板２１Ｂの一方の面上に設けられた絶縁膜２２と、絶縁膜２２の半導体基板２１Ｂとは反対側の面上に設けられた絶縁膜２３と、を有している。
【０１２１】
半導体基板２１Ｂは、平板であり、例えば、シリコン単結晶基板である。なお、半導体基板２１ＢとしてＳＯＩ基板を用いてもよい。
【０１２２】
共振子５Ｂは、４つの下部電極５１と、下部電極５２と、下部電極５２に支持されている上部電極５３と、を有している。
【０１２３】
４つの下部電極５１（固定電極）は、平面視で、下部電極５２を挟んで第１方向（図９（ｂ）中の左右方向）に沿って並んでいる２つの下部電極５１ａ、５１ｂと、下部電極５２を挟んで第１方向に直交する第２方向（図９（ｂ）中の上下方向）に沿って並んでいる２つの下部電極５１ｃ、５１ｄと、で構成されている。また、４つの下部電極５１は、それぞれ、平面視で、下部電極５２に対して離間して配置されている。
【０１２４】
２つの下部電極５１ａ、５１ｂは、図示しない配線を介して互いに電気的に接続されていて、互いに同電位となるように構成されている。同様に、２つの下部電極５１ｃ、５１ｄは、図示しない配線を介して互いに電気的に接続されていて、互いに同電位となるように構成されている。
【０１２５】
上部電極５３（振動体）は、４つの可動部５３１（可動電極）と、下部電極５２に固定されている固定部５３２と、各可動部５３１と固定部５３２とを連結している連結部５３３と、を有している。
【０１２６】
４つの可動部５３１は、前述した４つの下部電極５１に対応して設けられており、各可動部５３１は、対応する下部電極５１に対して間隔を隔てて対向している。すなわち、４つの可動部５３１は、固定部５３２を挟んで第１方向（図９（ｂ）中の左右方向）に沿って並んでいる２つの可動部５３１ａ、５３１ｂと、固定部５３２を挟んで第１方向に直交する第２方向（図９（ｂ）中の上下方向）に沿って並んでいる２つの可動部５３１ｃ、５３１ｄと、で構成されている。
【０１２７】
このような下部電極５１、５２および上部電極５３は、それぞれ、単結晶シリコン、多結晶シリコン（ポリシリコン）またはアモルファスシリコンにリン、ボロン等の不純物をドープ（拡散または注入）して構成されており、導電性を有する。また、下部電極５１、５２は、段差形成層３と一括して形成することができる。
【０１２８】
このように構成された電子デバイス１Ｂでは、下部電極５１ａ、５１ｂと上部電極５３との間に周期的に変化する第１電圧（交番電圧）が印加されるとともに、下部電極５１ｃ、５１ｄと上部電極５３との間に位相が１８０°ずれている以外は第１電圧と同様の第２電圧が印加される。
【０１２９】
すると、可動部５３１ａ、５３１ｂが下部電極５１ａ、５１ｂに対して接近する方向と離間する方向とに交互に変位して屈曲振動するとともに、可動部５３１ａ、５３１ｂとは逆相で、可動部５３１ｃ、５３１ｄが下部電極５１ｃ、５１ｄに対して接近する方向と離間する方向とに交互に変位して屈曲振動する。すなわち、可動部５３１ａ、５３１ｂが下部電極５１ａ、５１ｂに対して接近する方向に変位しているとき、可動部５３１ｃ、５３１ｄが下部電極５１ｃ、５１ｄに対して離間する方向に変位し、一方、可動部５３１ａ、５３１ｂが下部電極５１ａ、５１ｂに対して離間する方向に変位しているとき、可動部５３１ｃ、５３１ｄが下部電極５１ｃ、５１ｄに対して接近する方向に変位する。
【０１３０】
このように可動部５３１ａ、５３１ｂと可動部５３１ｃ、５３１ｄとを逆相で振動させることにより、可動部５３１ａ、５３１ｂから固定部５３２に伝わる振動と、可動部５３１ｃ、５３１ｄから固定部５３２に伝わる振動とを互いに相殺させることができる。その結果、これらの振動が固定部５３２を介して外部に漏れること、いわゆる振動漏れを低減し、電子デバイス１Ｂの振動効率を高めることができる。このように、電子デバイス１Ｂは、可動部５３１の数が複数であることにより、可動部５３１から外部への振動漏れを低減することができる。
【０１３１】
このような電子デバイス１Ｂは、例えば、発振回路（駆動回路）と組み合わせることにより、所定の周波数の信号を取り出す発振器として用いることができる。なお、かかる発振回路は、基板２Ｂ上に半導体回路として設けることができる。
【０１３２】
以上説明したような第３実施形態によっても、天井部の潰れを効果的に低減することができる。
【０１３３】
２．圧力センサー
次に、本発明の物理量センサーを備える圧力センサー（本発明の圧力センサー）ついて説明する。図１０は、本発明の圧力センサーの一例を示す断面図である。
【０１３４】
図１０に示すように、本発明の圧力センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を圧力データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。
【０１３５】
物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイヤフラム部２０が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。
【０１３６】
このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部２０が圧力を受ける。この受圧した信号を配線１０３を介して演算部に送信し、圧力データを演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。
【０１３７】
３．高度計
次に、本発明の物理量センサーを備える高度計（本発明の高度計）の一例について説明する。図１１は、本発明の高度計の一例を示す斜視図である。
【０１３８】
高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、物理量センサー１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。
【０１３９】
なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。
【０１４０】
４．電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図１２は、本発明の電子機器の一例を示す正面図である。
【０１４１】
ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。
【０１４２】
このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。
【０１４３】
なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。
【０１４４】
なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター等に適用することができる。
【０１４５】
５．移動体
次いで、本発明の物理量センサーを適用した移動体（本発明の移動体）について説明する。図１３は、本発明の移動体の一例を示す斜視図である。
【０１４６】
図１３に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。
【０１４７】
以上、本発明の電子デバイス、圧力センサー、振動子、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。
【０１４８】
また、１つのダイヤフラム部に設けられるピエゾ抵抗素子（機能素子）の数は、前述した実施形態では４つである場合を例に説明したが、これに限定されず、例えば、１つ以上３つ以下、または、５つ以上であってもよい。また、ピエゾ抵抗素子の配置や形状等も前述した実施形態に限定されず、例えば、前述した実施形態において、ダイヤフラム部の中央部にもピエゾ抵抗素子を配置してもよい。
【０１４９】
また、前述した実施形態では、ダイヤフラム部の撓みを検出するセンサー素子としてピエゾ抵抗素子を用いた場合を例に説明したが、かかる素子としては、これに限定されず、例えば、共振子であってもよい。
【０１５０】
また、前述した実施形態では、振動子が備える共振子が複数の可動部を有する場合を説明したが、可動部の数は、これに限定されず、１つ以上３つ以下、または、５つ以上であってもよい。
【０１５１】
また、本発明の電子デバイスは、前述した物理量センサーおよび振動子に限定されず、前述したように半導体製造プロセスを用いて基板上に壁部および天井部を形成し、基板、壁部および天井部により内部空間を形成する各種電子デバイスに本発明を適用することができる。
【符号の説明】
【０１５２】
１‥‥物理量センサー
１Ａ‥‥物理量センサー
１Ｂ‥‥電子デバイス
２‥‥基板
２Ｂ‥‥基板
３‥‥段差形成層
５‥‥ピエゾ抵抗素子
５Ｂ‥‥共振子
５ａ‥‥ピエゾ抵抗素子
５ｂ‥‥ピエゾ抵抗素子
５ｃ‥‥ピエゾ抵抗素子
５ｄ‥‥ピエゾ抵抗素子
６‥‥積層構造体
２０‥‥ダイヤフラム部
２１‥‥半導体基板
２１Ｂ‥‥半導体基板
２２‥‥絶縁膜
２３‥‥絶縁膜
２４‥‥凹部
２５‥‥受圧面
４１‥‥犠牲層
４２‥‥犠牲層
５１‥‥下部電極
５１ａ‥‥下部電極
５１ｂ‥‥下部電極
５１ｃ‥‥下部電極
５１ｄ‥‥下部電極
５２‥‥下部電極
５３‥‥上部電極
６１‥‥層間絶縁膜
６２‥‥配線層
６３‥‥層間絶縁膜
６４‥‥配線層
６５‥‥表面保護膜
６６‥‥封止層
６７‥‥層
１００‥‥圧力センサー
１０１‥‥筐体
１０２‥‥演算部
１０３‥‥配線
１０４‥‥貫通孔
２００‥‥高度計
２０１‥‥表示部
２１１‥‥シリコン層
２１２‥‥酸化シリコン層
２１３‥‥シリコン層
２１４‥‥配線
２１４ａ‥‥配線
２１４ｂ‥‥配線
２１４ｃ‥‥配線
２１４ｄ‥‥配線
３００‥‥ナビゲーションシステム
３０１‥‥表示部
４００‥‥移動体
４０１‥‥車体
４０２‥‥車輪
５３１‥‥可動部
５３１ａ‥‥可動部
５３１ｂ‥‥可動部
５３１ｃ‥‥可動部
５３１ｄ‥‥可動部
５３２‥‥固定部
５３３‥‥連結部
６２２‥‥Ｔｉ層
６２３‥‥ＴｉＮ層
６２４‥‥Ａｌ層
６２５‥‥ＴｉＮ層
６４１‥‥被覆層
６４２‥‥細孔
６４５‥‥Ｔｉ層
６４６‥‥ＴｉＮ層
６４７‥‥Ａｌ層
６４８‥‥ＴｉＮ層
６５２‥‥シリコン酸化膜
６５３‥‥シリコン窒化膜
Ｓ‥‥空洞部
Ｐ‥‥圧力
【図１】
2016138794.tif 000003
【図２】
2016138794.tif 000004
【図３】
2016138794.tif 000005
【図４】
2016138794.tif 000006
【図５】
2016138794.tif 000007
【図６】
2016138794.tif 000008
【図７】
2016138794.tif 000009
【図８】
2016138794.tif 000010
【図９】
2016138794.tif 000011
【図１０】
2016138794.tif 000012
【図１１】
2016138794.tif 000013
【図１２】
2016138794.tif 000014
【図１３】
2016138794.tif 000015