(57)【要約】      （修正有）【課題】簡易な構成で温度補償を実現したブリッジ回路及び検出装置を提供する。【解決手段】第1電源端子T1aから第2電源端子T1bへ至る第1経路に設けられ第1電位V1を出力する第1出力端子T2aと、第2経路に設けられ第2電位V2を出力する第2出力端子T2bと、第1経路の第1電源端子Ｔ１ａから第1出力端子T2aの間に設けられた第1センサ素子GMR-Aと、第1経路の第1出力端子から第2電源端子の間に設けられた第4センサ素子GMR-Dと、第2経路の第1電源端子から第2出力端子の間に設けられた第3センサ素子GMR-Cと、第2経路の第2出力端子から第2電源端子の間に設けられた第2センサ素子GMR-Bと、第1経路に設けられ、隣接するノ-ド間に抵抗素子が設けられた第1ラダ-抵抗Rcan1とを備え、第1出力端子は、第1温度と第2温度とで略同一の電位となるノ-ドと接続されるブリッジ回路3。【選択図】図１
2016020839.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電位が供給される第１電源端子と、
第２電源電位が供給される第２電源端子と、
前記第１電源端子から前記第２電源端子へ至る第１経路と、
前記第１電源端子から前記第２電源端子へ至る第２経路と、
前記第１経路に設けられ第１電位を出力する第１出力端子と、
前記第２経路に設けられ第２電位を出力する第２出力端子と、
前記第１経路において前記第１電源端子から前記第１出力端子までの間に設けられた第１センサ素子と、
前記第１経路において前記第１出力端子から前記第２電源端子までの間に設けられた第４センサ素子と、
前記第２経路において前記第１電源端子から前記第２出力端子までの間に設けられた第３センサ素子と、
前記第２経路において前記第２出力端子から前記第２電源端子までの間に設けられた第２センサ素子と、
前記第１経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第１ラダー抵抗と、を備え、
前記第１出力端子は、前記第１ラダー抵抗の前記複数のノードのうち、第１温度と第２温度とで略同一の電位となるノードと接続される、
ことを特徴とするブリッジ回路。
【請求項２】
前記第２経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第２ラダー抵抗とを備え、
前記第２出力端子は、前記第２ラダー抵抗の前記複数のノードのうち、前記第１温度と前記第２温度とで略同一の電位となるノードと接続される、
ことを特徴とする請求項１に記載のブリッジ回路。
【請求項３】
請求項１又は２に記載のブリッジ回路と、
前記第１出力端子を介して前記第１電位が供給される第１入力端子と、前記第２出力端子を介して前記第２電位が供給される第２入力端子と、前記第１電位と前記第２電位との電位差を増幅して出力する差動増幅器と、
前記ブリッジ回路の平衡条件が満たされているときの、前記第１電位と前記第２電位との電位差をオフセット電圧としたとき、前記差動増幅器の出力信号に重畳された前記オフセット電圧に係る成分を補正するオフセット補正回路と、
を備えることを特徴とする検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリッジ回路、及び該ブリッジ回路を備えた検出装置に関する。
【背景技術】
【０００２】
地磁気を検出する地磁気センサには、磁場強度に応じて電気的特性（電気抵抗値）が変化する磁気センサ素子が設けられている。磁気センサ素子としては、例えば巨大磁気抵抗効果（GMR;Giant Magneto-Resistance Effect）素子などがある。
このような磁気センサ素子は所定の温度特性を有しており、温度によって、その電気抵抗値が変化してしまう。また、１℃当たりの電気抵抗値の変化率を示す温度係数は、磁気センサ素子ごとにばらつきがある。
上述の事情から、地磁気センサにおいては、周囲温度に応じて測定値を適切に補正する必要があり、そのための補正技術が種々提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２７５９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１をはじめとする従来技術では、補正のためのデジタル回路若しくはソフトウェア、又は乗算器等の複雑なアナログ回路を必要とするので、装置構成の複雑化や消費電力の増大等のデメリットを免れ得ない。
本発明は、このような事情に鑑みてなされたものであり、簡易な構成で温度補償を実現したブリッジ回路及びこれを用いた検出装置を提供することを解決課題の一つとする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の一態様に係るブリッジ回路は、第１電源電位が供給される第１電源端子と、第２電源電位が供給される第２電源端子と、前記第１電源端子から前記第２電源端子へ至る第１経路と、前記第１電源端子から前記第２電源端子へ至る第２経路と、前記第１経路に設けられ第１電位を出力する第１出力端子と、前記第２経路に設けられ第２電位を出力する第２出力端子と、前記第１経路において前記第１電源端子から前記第１出力端子までの間に設けられた第１センサ素子と、前記第１経路において前記第１出力端子から前記第２電源端子までの間に設けられた第４センサ素子と、前記第２経路において前記第１電源端子から前記第２出力端子までの間に設けられた第３センサ素子と、前記第２経路において前記第２出力端子から前記第２電源端子までの間に設けられた第２センサ素子と、前記第１経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第１ラダー抵抗と、を備え、前記第１出力端子は、前記ラダー抵抗の前記複数のノードのうち、第１温度と第２温度とで略同一の電位となるノードと接続される、ことを特徴とする。
【０００６】
この態様によれば、第１温度乃至第２温度の範囲内においては、第１出力端子の電位（「第１電位Ｖ１」とする。）が略一定の値となる。ここで第２出力端子の電位を「第２電位Ｖ２」とすると、第２電位Ｖ２を基準とした当該ブリッジ回路の出力電圧は（Ｖ１−Ｖ２）と表される。温度補償を実現するための能動素子を別途に追加することなく、簡易な構成で温度補償が実現したブリッジ回路が提供される。なお、本態様では、能動素子を別途に追加することなく温度補償を実現しているため、消費電力の抑制やブリッジ回路の省スペース化の観点からも有利である。
【０００７】
本発明の他の態様に係るブリッジ回路は、前記第２経路に設けられ、複数のノードを有し、隣接するノード間に抵抗素子が設けられた第２ラダー抵抗とを備え、前記第２出力端子は、前記第２ラダー抵抗の前記複数のノードのうち、前記第１温度と前記第２温度とで略同一の電位となるノードと接続される、ことを特徴とする。
この態様によれば、第１電位Ｖ１と同様に、第１温度乃至第２温度の範囲内においては、第２出力端子の第２電位Ｖ２も略一定の値となる。従って、第１温度乃至第２温度の範囲内においては、ブリッジ回路の出力電圧（Ｖ１−Ｖ２）の値が略一定の値となる。すなわち、本態様によれば、第１温度乃至第２温度の範囲内で、出力電圧（Ｖ１−Ｖ２）への周囲温度の影響がほぼ打ち消される。つまり、簡易な構成でより確実な温度補償が実現したブリッジ回路が提供される。
【０００８】
上記課題を解決するために、本発明の一態様に係る検出装置は、前記一態様又は前記他の態様に係るブリッジ回路と、前記第１出力端子を介して第１電位が供給される第１入力端子と、前記第２出力端子を介して第２電位が供給される第２入力端子と、前記第１電位と前記第２電位との電位差を増幅して出力する差動増幅器と、前記ブリッジ回路の平衡条件が満たされているときの、前記第１電位と前記第２電位との電位差をオフセット電圧としたとき、前記差動増幅器の出力信号に重畳された前記オフセット電圧に係る成分を補正するオフセット補正回路、を備えることを特徴とする。
この態様によれば、前記一態様又は前記他の態様に係るブリッジ回路の出力電圧（Ｖ１−Ｖ２）が差動増幅器によって所定の増幅率（利得）で増幅される上に、この差動増幅器の出力信号に当該ブリッジ回路のオフセット電圧に係る成分が含まれていたとしても、そのオフセット電圧に係る成分が補正（例えばキャンセル）される。従って、前記一態様又は前記他の態様に係るブリッジ回路を備える検出装置であって、当該ブリッジ回路の出力信号が所望のレベルに増幅された上に、当該ブリッジ回路のオフセット電圧に係る成分が補正（キャンセル）されて出力される検出装置が実現する。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る検出装置の構成を示すブロック図。
【図２】第１乃至第４磁気センサ素子の基板上での配置例を示す図。
【図３】第１ラダー抵抗に係る特定のノードと第１出力端子とを接続したときの、第１出力端子の電位（第１電位）を示す図。
【図４】図１に示す検出装置の等価回路を示す回路図。
【図５】図４に示す回路の等価回路を示す回路図。
【図６】図５に示す回路における第１経路に係る回路図。
【発明を実施するための形態】
【００１０】
本発明の実施形態に係るブリッジ回路、及び該ブリッジ回路を備える検出装置について、図面を参照して説明する。図１は、本発明の一実施形態に係る検出装置１００の構成を示すブロック図である。同図に示すように、検出装置１００は、ブリッジ回路３と補正回路５とを備える。
ブリッジ回路３は、高電源電位Ｖｄｄが供給される第１電源端子Ｔ１ａと、低電源電位Ｖｓｓが供給される第２電源端子Ｔ１ｂと、第１電位Ｖ１を取り出す第１出力端子Ｔ２ａと、第２電位Ｖ２を取り出す第２出力端子Ｔ２ｂと、を備える。
【００１１】
また、ブリッジ回路３において、第１電源端子Ｔ１ａから第２電源端子Ｔ１ｂに至る「第１経路」には、第１磁気センサ素子ＧＭＲ−Ａ、第１ラダー抵抗Ｒcan1、及び第４磁気センサ素子ＧＭＲ−Ｄが直列に接続されている。
また、第１電源端子Ｔ１ａから第２電源端子Ｔ１ｂに至る「第２経路」には、第３磁気センサ素子ＧＭＲ−Ｃ、第２ラダー抵抗Ｒcan2、及び第２磁気センサ素子ＧＭＲ−Ｂが直列に接続されている。
外部磁場（図２を参照して後述）が、ブリッジ回路３の第１乃至第４磁気センサ素子ＧＭＲ−Ａ，Ｂ，Ｃ，Ｄに作用して、それらの抵抗値が変化すると、第１出力端子Ｔ２ａは、当該抵抗値の変化に応じた値の第１電位Ｖ１を出力し、第２出力端子Ｔ２ｂは、当該抵抗値の変化に応じた値の第２電位Ｖ２を出力する。
ここで、第１経路における第１ラダー抵抗Ｒcan1及び第２経路における第２ラダー抵抗Ｒcan2は、当該ブリッジ回路３の温度補償を実現するための素子である。
【００１２】
図２は、第１乃至第４磁気センサ素子ＧＭＲ−Ａ，ＧＭＲ−Ｂ，ＧＭＲ−Ｃ，及びＧＭＲ−Ｄの基板上での配置を示す図である。図２に示す例では、ブリッジ回路３が形成された基板５０に対してＵ字バスバー１５０を近接配置して電流センサを構成している。Ｕ字バスバー１５０は、同図に示すように平面視略Ｕ字状で、端部Ａから端部Ｂに向かって被測定電流Ｉが流れる導体である。図２では、被測定電流Ｉが流れることで生じる外部磁場の向きを白抜きの矢印にて示している。
すなわち、同図に示す例では、Ｕ字バスバー１５０の端部Ａから曲げ部Ｃ１へ向かって流れる電流Ｉによって正方向（＋）の外部磁場（＋Ｈ）が生じており、Ｕ字バスバー１５０の曲げ部Ｃ２から端部Ｂへ向かって流れる電流Ｉによって負方向（−）の外部磁場（−Ｈ）が生じている。
ここで、第１乃至第４磁気センサ素子ＧＭＲ−Ａ，Ｂ，Ｃ，Ｄは、磁気抵抗効果素子で構成され、例えば、ＧＭＲ素子を採用できる。第１及び第２磁気センサ素子ＧＭＲ−Ａ及びＧＭＲ−Ｂは、正方向（＋）の外部磁場（＋Ｈ）が強くなると抵抗値が減少する。一方、第３及び第４磁気センサ素子ＧＭＲ−Ｃ及びＧＭＲ-Ｄは負方向（−）の外部磁場（−Ｈ）が強くなると抵抗値が増加する。
【００１３】
基板５０は、トランジスタなどの回路が形成されたシリコン基板、シリコン基板上の配線層、及び配線層上に形成されたシリコン酸化膜（ＳｉＯ２）の厚膜層からなる。
第１乃至第４磁気センサ素子ＧＭＲ−Ａ，ＧＭＲ−Ｂ，ＧＭＲ−Ｃ，及びＧＭＲ−ＤをＧＭＲ素子などの磁気抵抗効果素子で構成した場合、磁気抵抗効果素子は、シリコン基板上の厚膜層に形成することができる。さらに、ＧＭＲ素子を採用した場合には、フリー層、スペーサ層、ピン層、及びギャップ層からなる帯状の複数の素子をリード線で直列につなぐことで一つの磁気センサ素子を形成することができる。
このような磁気抵抗効果素子を、素子の長手方向が基板の向かい合う辺に平行になるように４つ配置し、規則化熱処理を施すことによりピン層の磁化の向きを、基板表面に平行で磁気抵抗効果素子の長手方向と直角の向きに固定することができる。図２ではピン層の磁化の向きは黒色の矢印で示されている。
【００１４】
説明を図１に戻す。第１ラダー抵抗Ｒcan1はｎ（ｎは２以上の自然数）個の抵抗素子Ｒ１、Ｒ２、…、Ｒｎ−１を直列に接続して構成される。各抵抗素子Ｒ１、Ｒ２、…、Ｒｎ−１の両端のノードＮ１１、Ｎ１２、…Ｎ１ｎは、対応するスイッチＳＷ１１〜ＳＷ１ｎの一方の端子に接続される。なお、第１ラダー抵抗Ｒcan1に含まれる抵抗素子Ｒ１、Ｒ２、…、Ｒｎ−１の抵抗値のステップが細かいほど、第１ラダー抵抗Ｒcan1を用いた温度補償の精度を高めることができる。
スイッチＳＷ１１〜ＳＷ１ｎの他方の端子は、第１出力端子Ｔ２ａに接続されている。スイッチＳＷ１１〜ＳＷ１ｎは、複数のノードＮ１１，Ｎ１２，…Ｎ１ｎの一つを選択して第１出力端子Ｔ２ａに接続する第１選択部ＳＥＬ１として機能する。
【００１５】
図３は、第１出力端子Ｔ２ａにノードＮ１ｘ（ｘは、１≦ｘ≦ｎを満たす整数）が接続されたときの、第１出力端子Ｔ２ａの第１電位Ｖ１を示す図である。同図に示す例では、直線Ｌ１は、当該ブリッジ回路３の温度ｔがｔ１［℃］のときの特性を示すグラフであり、直線Ｌ２は、当該ブリッジ回路３の温度ｔがｔ２［℃］のときの特性を示すグラフである。
なお、図３に示すようなノードＮ１ｘと第１電位Ｖ１との関係は、厳密に線形であるとは限らないが、ほぼ線形の関係に近似できるため、同図においては直線で特性を示している。
【００１６】
図３に示すように、直線Ｌ１と直線Ｌ２とは平行ではないため、直線Ｌ１と直線Ｌ２とは必ず交点ｉで交わる。なお、交点ｉが必ず生じることの証明は、図４乃至図７を参照して後述する。
そして、この交点ｉに対応するノードＮ１ｘ1（ｘ1は、１≦ｘ1≦ｎを満たす整数）と第１出力端子Ｔ２ａとを接続する構成としたとき、ブリッジ回路３の温度ｔが下記（式１）で示される範囲内では、第１出力端子Ｔ２ａの第１電位Ｖ１は略一定の値をとる。つまり、そうでない構成と比較して、第２電位Ｖ２を基準としたブリッジ回路３の出力電圧（Ｖ１−Ｖ２）の値がより安定する。
ｔ１≦ｔ≦ｔ２          …（式１）
このように、第１出力端子Ｔ２ａは、第１ラダー抵抗Ｒcan1の複数のノードのうち、第１温度ｔ１と第２温度ｔ２とで略同一の電位となるノードＮ１ｘ１と接続される。
【００１７】
同様に、第２ラダー抵抗Ｒcan2は複数の抵抗素子Ｒ１、Ｒ２、…、Ｒｎ−１を直列に接続して構成される。抵抗素子Ｒ１、Ｒ２、…、Ｒｎ−１の両端のノードＮ２１、Ｎ２２、…Ｎ２ｎは、対応するスイッチＳＷ２１〜ＳＷ２ｎの一方の端子に接続される。スイッチＳＷ２１〜ＳＷ２ｎの他方の端子は第２出力端子Ｔ２ｂに接続されている。スイッチＳＷ２１〜ＳＷ２ｎは、第２ラダー抵抗Ｒcan2の複数のノードの一つを選択して第２出力端子Ｔ２ｂに接続する第２選択部ＳＥＬ２として機能する。なお、第２ラダー抵抗Ｒcan2に含まれる抵抗素子Ｒ１、Ｒ２、…、Ｒｎ−１の抵抗値のステップが細かいほど、第２ラダー抵抗Ｒcan2を用いた温度補償の精度を高めることができる。
ここで、第１経路における第１出力端子Ｔ２ａと第１ラダー抵抗Ｒcan1との関係と同様に、第２出力端子Ｔ２ｂは、第２ラダー抵抗Ｒcan2の複数のノードのうち、第１温度ｔ１と第２温度ｔ２とで略同一の電位となるノードＮ２ｘ１と接続される。
【００１８】
すなわち、第２ラダー抵抗Ｒcan2に係るノードＮ２１、Ｎ２２、…Ｎ２ｎと、第２出力端子Ｔ２ｂとの関係は、図３を参照して説明した第１ラダー抵抗Ｒcan1に係るノードＮ１１、Ｎ１２、…Ｎ１ｎと、第１出力端子Ｔ２ａとの関係と同様である。
これにより、ブリッジ回路３の温度ｔが（式１）で示される範囲内では、第２出力端子Ｔ２ｂの第２電位Ｖ２は略一定の値をとる。つまり、ブリッジ回路３の出力電圧（Ｖ１−Ｖ２）の値がより安定する。
【００１９】
なお、ブリッジ回路３の温度ｔの変化に関わらず、ブリッジ回路３の出力（Ｖ１−Ｖ２）の値が略一定の値となることが好ましいところ、本実施形態では、第１ラダー抵抗Ｒcan1と第２ラダー抵抗Ｒcan2とは同様の素子であるため、周囲温度ｔが（式１）で示される範囲内では、第１出力端子Ｔ２ａの第１電位Ｖ１が略一定の値をとると共に、第２出力端子Ｔ２ｂの第２電位Ｖ２も略一定の値をとる。つまり、本実施形態においては、（式１）を満たす範囲内では、ブリッジ回路３の出力電圧（Ｖ１−Ｖ２）の値は、ブリッジ回路３の温度ｔの変化に関わらず略一定の値となる。
【００２０】
説明を図１に戻す。補正回路５は、ブリッジ回路３の出力電圧（Ｖ１−Ｖ２）が入力される差動増幅器１０と、ブリッジ回路３のオフセット電圧を補正（キャンセル）するオフセットキャンセル回路１５と、を備える。
ブリッジ回路３の第１出力端子Ｔ２ａは、差動増幅器１０の第１入力端子と接続され、ブリッジ回路３の第２出力端子Ｔ２ｂは、差動増幅器１０の第２入力端子と接続される。これにより、ブリッジ回路３の出力電圧（Ｖ１−Ｖ２）は差動増幅器１０によって所定の増幅率（利得）で増幅され、差動増幅器１０から出力信号Ｖopとして出力される。
【００２１】
ところで、ブリッジ回路３に作用する磁気がゼロである場合、本来は、ブリッジ回路３から出力される第１電位Ｖ１と第２電位Ｖ２との電位差はゼロとなるべきである。しかしながら、実際には、ブリッジ回路３に作用する磁気がゼロであっても、第１電位Ｖ１と第２電位Ｖ２との電位差がゼロとならないことがあり、この場合の電位差を「オフセット電圧」とする。
本実施形態に係るブリッジ回路３は、このオフセット電圧を許容しつつ、ブリッジ回路３の出力電圧（Ｖ１−Ｖ２）の値が、ブリッジ回路３の温度ｔの変化に関わらず略一定の値となるように構成されている。
従って、ブリッジ回路３の出力電圧（Ｖ１−Ｖ２）には、略一定の値ではあるもののオフセット電圧が重畳されているため、その後段の差動増幅器１０の出力信号Ｖopにも、オフセット電圧に係る成分が重畳されている場合がある。
【００２２】
オフセットキャンセル回路１５は、差動増幅器１０の出力信号Ｖopに重畳されたオフセット電圧に係る成分をキャンセルする。
ここで、差動増幅器１０のゲインをＧとし、出力信号Ｖopに重畳されているオフセット電圧に係る成分をＶoffとし、ブリッジ回路３に作用する磁気がゼロの場合の第１電位Ｖ１をＶａとし、第２電位Ｖ２をＶｂとしたとき、出力信号Ｖopに重畳されているオフセット電圧に係る成分Ｖoffは、Ｖoff＝Ｇ*（Ｖａ−Ｖｂ）で与えられる。
オフセットキャンセル回路１５は、オフセット電圧に係る成分Ｖoffをキャンセルした出力信号Ｖoutを生成する。この場合、出力信号Ｖoutは、Ｖout＝Ｖop−Ｖoffとなる。
【００２３】
従って、差動増幅器１０の出力信号Ｖopに重畳されたオフセット電圧を、オフセットキャンセル回路１５によってキャンセルした後の信号を、当該検出装置１００の出力信号Ｖoutとする。これにより、上述の（式１）を満たす温度ｔの範囲内でブリッジ回路３の温度補償が実現する上に、オフセット電圧も補正された信号（出力信号Ｖout）を得ることができる。
【００２４】
換言すれば、ブリッジ回路３のオフセットにより第１出力端子Ｔ２ａの第１電位Ｖ1と、第２出力端子Ｔ２ｂの第２電位Ｖ２との間に差が生じ、差動増幅器１０にオフセット電圧が重畳された信号が入力されたとしても、当該オフセット電圧は、オフセットキャンセル回路１５によってキャンセルされるため、当該オフセット電圧が無いとした場合と同様の出力信号Ｖoutを得ることができる。
【００２５】
以下、図４乃至図７を参照して、図３に示す交点ｉの存在を証明する。図４は、図１に示す検出装置の等価回路を示す回路図である。
図４においては、第１磁気センサ素子ＧＭＲ−Ａに係る電気抵抗をＲｇａと表し、第２磁気センサ素子ＧＭＲ−Ｂに係る電気抵抗をＲｇｂと表し、第３磁気センサ素子ＧＭＲ−Ｃに係る電気抵抗をＲｇｃと表し、第４磁気センサ素子ＧＭＲ−Ｄに係る電気抵抗をＲｇｄと表している。
【００２６】
図５は、図４に示す回路の等価回路を示す回路図である。以下、回路計算を可能にするため、図５に示すように第１選択部ＳＥＬ１ではスイッチＳＷ１ｘ１がオンされ、第１出力端子Ｔ２ａとノードＮ１ｘ１と接続されているものとする。
このとき、第１ラダー抵抗Ｒcan1は、等価的に、ノードＮ１ｘ１と第１磁気センサ素子ＧＭＲ−Ａとの間に接続された抵抗Ｒｃａと、ノードＮ１ｘ１と第４磁気センサ素子ＧＭＲ−Ｄとの間に接続された抵抗Ｒｃｄとによって表される。
【００２７】
以下、上述した第１経路と第２経路とのうち、第１経路について計算する。図６は、図５に示す回路のうち第１経路を抜き出して示す回路図である。同図に示す例では、第２電源端子Ｔ１ｂを介して供給される低電源電位Ｖｓｓを接地電位としている。
第１経路に係る回路は、図６に示すように、第１電源端子Ｔ１ａと、第１磁気センサ素子ＧＭＲ−Ａ（抵抗Ｒｇａ）と、第１ラダー抵抗Ｒcan1（抵抗Ｒｃａ、抵抗Ｒｃｄ）と、第４磁気センサ素子ＧＭＲ−Ｄ（抵抗Ｒｇｄ）と、第２電源端子Ｔ１ｂとが直列に接続され、その両端に高電源電位Ｖｄｄと低電源電位Ｖｓｓとが印加されて成る回路である。
【００２８】
図６に示す回路から、
【数１】
2016020839.tif 000003
が導き出される。
ここで、ｔを温度［℃］とし、Ｒｇａ０,Ｒｇｄ０,Ｒｃａ０,Ｒｃｄ０を、Ｒｇａ,Ｒｇｄ,Ｒｃａ,Ｒｃｄの０℃における抵抗値とし、Ｃｇａ,Ｃｇｄを各磁気センサ素子ＧＭＲ−Ａ，ＧＭＲ−Ｄに係る電気抵抗の一次の温度係数［1/℃］とし、Ｃｃａ,Ｃｃｄを第１ラダー抵抗Ｒcan1の一次の温度係数［1/℃］とすると、（式２）は、下記（式３）で表される。
【００２９】
【数２】
2016020839.tif 000004
この（式３）の右辺を整理すると、下記（式４）が得られる。
【数３】
2016020839.tif 000005
【００３０】
ここで、（式４）の右辺を構成する各項を、下記のように、文字Ａ，Ｂ，Ｃ，Ｄに置き換える。
【数４】
2016020839.tif 000006
【数５】
2016020839.tif 000007
【数６】
2016020839.tif 000008
【数７】
2016020839.tif 000009
【００３１】
そして、（式５）乃至（式８）を用いて（式４）の右辺を変形すると、下記（式９）が得られる。
【数８】
2016020839.tif 000010
さらに、右辺の分子を定数にするために、右辺を変形すると、下記（式１０）が得られる。
【数９】
2016020839.tif 000011
【００３２】
この（式１０）の右辺における第２項がゼロとなるとき、第１電位Ｖ１は温度tの関数では無くなる。つまり、第１電位Ｖ1は、温度ｔに関わらず一定の値をとる。このようになる条件は下記（式１１）であり、これを変形して（式１２）が得られる。
【数１０】
2016020839.tif 000012
【数１１】
2016020839.tif 000013
【００３３】
ここで（式５）乃至（式８）を用いて、（式１２）を表すと、下記（式１３）が得られる。
【数１２】
2016020839.tif 000014
【００３４】
（式１３）を整理すると、下記（式１４）が得られる。
【数１３】
2016020839.tif 000015
【００３５】
ここで、Ｒｃａ０とＲｃｄ０との和の値を、Ｒｃｔ０と表す。すなわち、Ｒｃａ０とＲｃｄ０とＲｃｔ０とは、下記（式１５）の関係を満たすとする。
【数１４】
2016020839.tif 000016
（式１５）を変形すると、下記（式１６）が得られる。
【数１５】
2016020839.tif 000017
【００３６】
ここで、Ｒｃａ０とＲｃｄ０とは、本来、第１ラダー抵抗Ｒcan1という一の抵抗素子であることを鑑み、温度特性は、ばらつかない（同一）であると仮定する。つまり、下記（式１７）の関係を満たすものとする。
【数１６】
2016020839.tif 000018
【００３７】
（式１６）及び（式１７）の関係を用いて、（式１４）を整理すると、下記（式１８）が得られる。
【数１７】
2016020839.tif 000019
【００３８】
（式１８）をＲｃａ０について解くと、下記（式１９）が得られる。
【数１８】
2016020839.tif 000020
【００３９】
以上説明したように、（式１９）で表される条件を満たすとき、第１電位Ｖ１は温度ｔに関わらず一定の値となる。
すなわち、特定のノードＮ１ｘ１と第１出力端子Ｔ２ａとを接続することで、ブリッジ回路３の温度変化に関わらず第１電位Ｖ１を一定の値にすることができることが証明された。つまり、上述した図３における直線Ｌ１と直線Ｌ２とが、必ず交点ｉを有することが証明された。
【００４０】
ここで、交点ｉに対応するノードＮ１ｘ１を求めるために（Ｒｃａ，Ｒｃｄを求めるために）、上述の計算を行っても勿論よいが、その他どのような方法を採ってもよい。
例えば、特定の温度で、第１ラダー抵抗Ｒcan1を用いて、Ｒｃａを０〜Ｒｃｔまで変化させていき、その間の第１電位Ｖ１の値を記録する。ここでＲｃａ＋Ｒｃｄ＝Ｒｃｔである。
続いて、例えばヒーター等の手段で当該ブリッジ回路３の温度を上昇させた後、同様の測定を行う。この２回の測定結果を参照し、第１電位Ｖ１の値が互いに最も近い値となるときのＲｃａの値を特定すればよい。
なお、Ｒｃａの値は、第１ラダー抵抗Ｒcan1に含まれる抵抗Ｒ１〜Ｒｎ−１の個数に応じて所定のステップを持つ離散的な値であるため、上述の２回の測定結果間で全く同じ値を取ることはない。よって、上述した２回の測定結果を参照し、第１電位Ｖ１が互いに最も近い値となるときのＲｃａの値を特定する。
【００４１】
なお、ここでは第１電位Ｖ1について説明したが、第１ラダー抵抗Ｒcan1と同様に第２ラダー抵抗Ｒcan2を設定することで、第２電位Ｖ２についても、ｔ１≦ｔ≦ｔ２の温度範囲内で温度変化による変動を無くすことができるノードＮ２ｘ１が存在し、ノードＮ１ｘ１と同様の方法で特定できる。
【００４２】
以上説明したように、本発明の一実施形態によれば、ブリッジ回路３に作用する磁気がゼロの場合に当該ブリッジ回路３から出力される第１電位Ｖ１と第２電位Ｖ２との電位差（オフセット電圧）がゼロとならないことを許容しつつ、温度変化に関わらず第１電位Ｖ１及び第２電位Ｖ２を一定とすることで、簡易な構成で温度補償を実現したブリッジ回路及び検出装置を提供することができる。
そして、オフセットキャンセル回路１５によって、差動増幅器１０の出力信号Ｖopに重畳されたオフセット電圧に係る成分がキャンセルされるため、検出装置１００の出力信号Ｖoutにはオフセット電圧に係る成分が含まれない。
なお、上述した一実施形態では、能動素子を別途に追加することなく温度補償を実現しているため、消費電力の抑制やブリッジ回路の省スペース化の観点からも有利である。
【００４３】
なお、第１ラダー抵抗Ｒcan1または第２ラダー抵抗Ｒcan2のうちいずれか一方のみを設け、その設定を上述したように調節することで、第１電位Ｖ１の温度特性と第２電位Ｖ２の温度特性とのうち一方を他方に近付けることで、出力電圧（Ｖ１−Ｖ２）の値については温度に関わらず略一定の値となるように構成してもよい。
なお、上述した一実施形態に係る検出装置１００では、ブリッジ回路３を構成するセンサ素子として磁気センサ素子を用いているが、ブリッジ回路構成を採ることが可能なセンサ素子であれば、他の種類のセンサ素子を適用することができる。例えば圧力センサ素子や歪みゲージ向けの素子等を、ブリッジ回路３におけるセンサ素子として適用することができる。
【符号の説明】
【００４４】
３…ブリッジ回路、５…補正回路、１０…差動増幅器、１５…オフセットキャンセル回路、５０…基板、１００…検出装置、ＧＭＲ−Ａ…第１磁気センサ素子、ＧＭＲ−Ｂ…第２磁気センサ素子、ＧＭＲ−Ｃ…第３磁気センサ素子、ＧＭＲ−Ｄ…第４磁気センサ素子、Ｒcan1…第１ラダー抵抗、Ｒcan2…第２ラダー抵抗、Ｒｐａ，Ｒｐｂ，Ｒｐｃ，Ｒｐｄ…配線抵抗、ＳＥＬ１…第１選択部、ＳＥＬ２…第２選択部、Ｔ１ａ…第１電源端子、Ｔ１ｂ…第２電源端子、Ｔ２ａ…第１出力端子、Ｔ２ｂ…第２出力端子。
【図１】
2016020839.tif 000021
【図２】
2016020839.tif 000022
【図３】
2016020839.tif 000023
【図４】
2016020839.tif 000024
【図５】
2016020839.tif 000025
【図６】
2016020839.tif 000026