(57)【要約】【課題】高い静電容量を有するとともに、小型化することができる薄膜キャパシタを提供する。【解決手段】本発明の一実施形態による薄膜キャパシタ１００は、トレンチ１０が備えられた上面を有する基板１１０と、基板１１０の上面形状に対応するように基板１１０の上面から順に積層された下部電極膜１２１、誘電体膜１２２、及び上部電極膜１２３からなる容量部１２０と、を含み、トレンチ１０は、内部面積を有する特定の平面図形の周りに沿って形成される。【選択図】図１
2016009863.tif 000002
【特許請求の範囲】
【請求項１】
トレンチが備えられた上面を有する基板と、
前記基板の上面形状に対応するように前記基板の上面から順に積層された下部電極膜、誘電体膜、及び上部電極膜からなる容量部と、を含み、
前記トレンチは、内部面積を有する特定の平面図形の周りに沿って形成される、薄膜キャパシタ。
【請求項２】
前記平面図形は、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上である、請求項１に記載の薄膜キャパシタ。
【請求項３】
前記トレンチは複数個備えられ、
前記複数個のトレンチは、一定比率で拡大または縮小された互いに類似する平面図形の周りに沿って形成される、請求項１に記載の薄膜キャパシタ。
【請求項４】
前記互いに類似する平面図形は同心を有する、請求項３に記載の薄膜キャパシタ。
【請求項５】
前記トレンチは複数個備えられ、
前記複数個のトレンチは、互いに異なる内部面積を有する平面図形の周りに沿って形成される、請求項１に記載の薄膜キャパシタ。
【請求項６】
前記トレンチは、第１トレンチ、及び前記第１トレンチより小さい内部面積を有する平面図形の周りに沿って形成された第２トレンチを含み、
前記第２トレンチは、前記第１トレンチを境界にしたとき、前記境界の内部領域に配置される、請求項５に記載の薄膜キャパシタ。
【請求項７】
前記複数個のトレンチは互いに離れて形成される、請求項３または５に記載の薄膜キャパシタ。
【請求項８】
前記トレンチのアスペクト比は１以上である、請求項１に記載の薄膜キャパシタ。
【請求項９】
前記基板と前記容量部との間に配置された接着膜をさらに含む、請求項１に記載の薄膜キャパシタ。
【請求項１０】
前記接着膜は、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、及びクロム（Ｃｒ）からなる群より選択されたいずれか一つ以上を含む、請求項９に記載の薄膜キャパシタ。
【請求項１１】
前記下部電極膜及び上部電極膜は、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ルテニウム（Ｒｕ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）からなる群より選択されたいずれか一つ以上を含む、請求項１に記載の薄膜キャパシタ。
【請求項１２】
前記誘電体膜は、鉛ジルコニウムチタネート系（ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ）、バリウムチタネート（ＢＴＯ）、バリウムストロンチウムチタネート（ＢＳＴ）、チタンストロンチウム酸化物（ＳＴＯ）、チタン酸鉛（ＰＴＯ）、アンチモンスズ酸化物（ＡＴＯ）、二酸化チタン（ＴｉＯ２）、酸化タンタリウム（Ｔａ２Ｏ５）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、及び二酸化珪素（ＳｉＯ２）からなる群より選択されたいずれか一つ以上を含む、請求項１に記載の薄膜キャパシタ。
【請求項１３】
互いに離れた複数個のトレンチが備えられた上面を有する基板と、
前記基板の上面形状に対応するように前記基板の上面から順に積層された下部電極膜、誘電体膜、及び上部電極膜からなる容量部と、を含み、
前記トレンチは、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成された第１トレンチ、及び前記第１トレンチを境界にしたとき、前記境界の内部領域に形成された第２トレンチを含む、薄膜キャパシタ。
【請求項１４】
前記第２トレンチは、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成される、請求項１３に記載の薄膜キャパシタ。
【請求項１５】
前記第１トレンチ及び第２トレンチは、一定比率で拡大または縮小された互いに類似する平面図形の周りに沿って形成される、請求項１３に記載の薄膜キャパシタ。
【請求項１６】
前記第１トレンチ及び第２トレンチは、同心円の周りに沿って形成される、請求項１３に記載の薄膜キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜キャパシタに関する。
【背景技術】
【０００２】
移動通信機器及び携帯用電子機器の市場が拡大されることにより、超小型及び高容量を有するキャパシタに対するニーズが増加している。これにより、小型化が可能でありながら、高容量を得ることができる多層セラミックキャパシタ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）が各種の電子機器に広く用いられている。
【０００３】
従来の多層セラミックキャパシタは、電極ペーストが塗布された数十から数百枚のセラミックシートを積層し、両側面に側面電極を形成する工程で製造された。しかし、このようなバルク工程では小型化かつ大容量化するのに限界があった。
【０００４】
このような問題を解決すべく、多数の電極層−誘電層−電極層（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ、ＭＩＭ層）を薄膜で積層して、薄い厚さでも高容量を確保する薄膜キャパシタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｃａｐａｃｉｔｏｒ）に対する研究が活発に行われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２０１１／０１２８６６９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、より高い静電容量を有するとともに、より小型化することができる薄膜キャパシタに関するものである。
【課題を解決するための手段】
【０００７】
本発明の一実施形態は、基板の上面に特定の平面図形の周りに沿って形成されたトレンチを備え、上記基板の上面形状に対応するように上記基板の上面から順に下部電極膜、誘電体膜、及び上部電極膜を積層して形成される容量部を含む薄膜キャパシタを提供する。
【０００８】
上記トレンチは、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成された第１トレンチ、及び上記第１トレンチより小さい内部面積を有する平面図形の周りに沿って形成された第２トレンチを含み、上記第２トレンチは、上記第１トレンチを境界にしたとき、上記境界の内部領域に配置されることができる。
【発明の効果】
【０００９】
本発明の一実施形態による薄膜キャパシタは、容量部が形成される基板の表面積を増加することにより、厚さ増加を最小限にするとともに静電容量を増やすことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態による薄膜キャパシタの斜視図である。
【図２】図１のＩ−Ｉ’線に沿った断面図である。
【図３】本発明の他の一実施形態による薄膜キャパシタの断面図である。
【図４】本発明の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
【図５】本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
【図６】本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
【発明を実施するための形態】
【００１１】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１２】
また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【００１３】
なお、本明細書に記載されている第１、第２などのような序数は、多様な構成要素を説明するのに用いられることができるが、上記構成要素を上記用語に限定してはいけない。上記用語は一つの構成要素を他の構成要素と区別する目的のみに用いられる。例えば、本発明の権利範囲を外れることなく、第１構成要素が第２構成要素と命名され、第２構成要素が第１構成要素と命名されることができる。
【００１４】
薄膜キャパシタ
図１は本発明の一実施形態による薄膜キャパシタの斜視図である。
【００１５】
図１を参照すると、本発明の一実施形態による薄膜キャパシタ１００は、トレンチ１０が備えられた基板と、上記基板の上面から順に積層された下部電極膜１２１、誘電体膜１２２、及び上部電極膜１２３からなる容量部１２０と、を含む。
【００１６】
上記基板１１０の上面に備えられるトレンチ１０は、基板１１０の上面の表面積を増加させるためのもので、表面積が増加した基板１１０の上面に容量部１２０を形成することにより、静電容量を向上させることができる。
【００１７】
静電容量は以下のように計算されることができる。
【００１８】
静電容量（Ｃａｐ．）＝ε０・εｒ｛Ａ（ｎ−１）／ｔ｝…［式１］
（上記式において、ε０は真空誘電率、εｒは誘電常数、Ａは容量部面積、ｎは誘電体膜の積層数、ｔは誘電体膜の厚さである）
【００１９】
静電容量を向上させるためには、誘電常数（εｒ）を大きくしたり、容量部面積（Ａ）を増やしたり、誘電体膜の積層数（ｎ）を増加させたり、誘電体膜の厚さ（ｔ）を減少させたりしなければならない。
【００２０】
誘電常数（εｒ）は、誘電体膜の種類に応じてその値が決定される。また、誘電体膜の厚さ（ｔ）は、スパッタ（Ｓｐｕｔｔｅｒ）などの薄膜蒸着装備を用いて薄膜で誘電体膜を蒸着させることにより減らすことができる。
【００２１】
また、誘電体膜の積層数（ｎ）を増加させるために、多数の容量部を積層するが、このとき、フォトリソグラフィ及びエッチング工程が追加されて、工程が複雑になる上に、容量部を構成する電極膜及び誘電体膜の繰り返される熱処理及び表面粗度の増加により電流漏れなどの性能低下が発生しやすいという問題がある。
【００２２】
よって、本発明の一実施形態による薄膜キャパシタ１００は、基板１１０の上面に内部面積を有する特定の平面図形の周りに沿って形成されたトレンチ１０を備え、上記基板１１０の上面形状に対応するように容量部１２０を形成することにより、容量部面積（Ａ）を増加させて静電容量を向上させた。
【００２３】
このような本発明の一実施形態によると、誘電体膜の積層数（ｎ）及び誘電体膜の厚さ（ｔ）が固定された状態において、容量部面積（Ａ）を増加させて静電容量を向上させることができる。
【００２４】
上記トレンチ１０は、長く掘られた溝のことで、トレンチ１０が備えられた基板１１０の上面形状に対応するように下部電極膜１２１、誘電体膜１２２、及び上部電極膜１２３を形成することにより、トレンチが備えられなかった基板の初期面積に比べてトレンチ１０の深さ方向に容量部面積（Ａ）を増加させることができる。
【００２５】
上記トレンチ１０は、内部面積を有する平面図形の周りに沿って形成される。上記内部面積を有する平面図形とは、面積を求めることができる平面図形を意味し、例えば、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上であることができる。
【００２６】
上記平面図形の周りに沿って形成されるトレンチ１０は、図１のように、始点及び終点が一致するように形成されることができるが、これに制限されず、始点及び終点が一致しないように形成されることもできる（図示せず）。
【００２７】
上記トレンチ１０は、基板１１０の上面に複数個備えられることができる。トレンチ１０の個数を増加させることにより、容量部面積（Ａ）はさらに増加し、さらなる静電容量を確保することができる。
【００２８】
このとき、複数個のトレンチ１０は、多角形、楕円、及び円からなる群より選択されたいずれか一つ以上の平面図形の周りに沿って形成された第１トレンチ１１、及び上記第１トレンチ１１より小さい内部面積を有する平面図形の周りに沿って形成された第２トレンチ１２を含む。
【００２９】
上記第２トレンチ１２は、第１トレンチ１１を境界にしたとき、上記境界の内部領域に配置される。
【００３０】
また、上記第２トレンチ１２より小さい内部面積を有する平面図形の周りに沿って形成された第３トレンチ１３をさらに含み、上記第３トレンチ１３は、第２トレンチ１２を境界にしたとき、上記境界の内部領域に配置されることができる。
【００３１】
なお、上記第３トレンチ１３より小さい内部面積を有する平面図形の周りに沿って形成された第４トレンチ１４を含み、上記第４トレンチ１４は、第３トレンチ１３を境界にしたとき、上記境界の内部領域に配置されることができる。
【００３２】
上記第１、第２、第３、及び第４トレンチ１１、１２、１３、１４は、互いに接することなく、離れて形成される。
【００３３】
図１には上記複数個のトレンチが第１、第２、第３、及び第４トレンチ１１、１２、１３、１４のように示されているが、これに制限されず、例えば、第１及び第２トレンチのみを含むことができ、第５トレンチをさらに含むこともできる。これは、当業者によって活用できる範囲内において変形することができる。
【００３４】
図２は図１のＩ−Ｉ’線に沿った断面図である。
【００３５】
図２を参照すると、複数個のトレンチが備えられた基板１１０の上面に下部電極膜１２１、誘電体膜１２２、及び上部電極膜１２３が順に積層される。
【００３６】
上記トレンチが形成された基板１１０の上面形状に対応するように下部電極膜１２１が形成されることができる。また、上記下部電極膜１２１の一面上に上記誘電体膜１２２が形成されることができる。なお、上記誘電体膜１２２の一面上に上記上部電極膜１２３が形成されることができる。このように、トレンチが形成された基板１１０の上面形状に対応するように下部電極膜１２１、誘電体膜１２２、及び上部電極膜１２３を含む容量部１２０が形成されることにより、容量部面積（Ａ）が増加し、静電容量が向上することができる。
【００３７】
上記基板１１０は、シリコン、ガラス、セラミック、またはポリマー複合体材料で形成されることができる。上記ポリマー複合体材料は、印刷回路基板に主に用いられるポリイミドまたはエポキシで形成されることができる。
【００３８】
上記下部電極膜１２１及び上部電極膜１２３は、導電性薄膜で形成されることができ、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ルテニウム（Ｒｕ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）からなる群より選択されたいずれか一つ以上を含むことができる。
【００３９】
上記誘電体膜１２２は、ペロブスカイト構造またはビスマス（Ｂｉ）系の層状構造を有する酸化物材料によって形成されることができる。
【００４０】
上記誘電体膜１２２は、これに制限されないが、例えば、鉛ジルコニウムチタネート系（ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ）、バリウムチタネート（ＢＴＯ）、バリウムストロンチウムチタネート（ＢＳＴ）、チタンストロンチウム酸化物（ＳＴＯ）、チタン酸鉛（ＰＴＯ）、アンチモンスズ酸化物（ＡＴＯ）、二酸化チタン（ＴｉＯ２）、酸化タンタリウム（Ｔａ２Ｏ５）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、及び二酸化珪素（ＳｉＯ２）からなる群より選択されたいずれか一つ以上を含むことができる。
【００４１】
上記基板１１０の上面に形成されるトレンチ１０は、トレンチの幅（ａ）に対するトレンチの深さ（ｂ）の比であるアスペクト比（ｂ／ａ）が１以上であることができる。
【００４２】
上記トレンチ１０のアスペクト比（ｂ／ａ）は、トレンチ１０の内部に蒸着される容量部１２０の蒸着厚さの限界を考慮するとき、１以上であることが好ましい。
【００４３】
図３は本発明の他の一実施形態による薄膜キャパシタの断面図である。
【００４４】
図３を参照すると、基板１１０の上面と容量部１２０との間に接着膜１３０がさらに形成される。
【００４５】
上記接着膜１３０は、基板１１０と容量部１２０の下部電極膜１２１との接着性を向上させる役割をする。
【００４６】
上記接着膜１３０は、トレンチが形成された基板１１０の上面形状に対応するように形成されることができる。
【００４７】
上記接着膜は、基板１１０と下部電極膜１２１との接着性を向上させることができるものであれば特に制限されないが、例えば、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、及びクロム（Ｃｒ）からなる群より選択されたいずれか一つ以上を含むことができる。
【００４８】
図４は本発明の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
【００４９】
図４を参照すると、本発明の一実施形態による薄膜キャパシタのトレンチは、円の周りに沿って形成された第１トレンチ１１、上記第１トレンチ１１を境界としたときその境界のの内部領域に形成された第２トレンチ１２、上記第２トレンチ１２を境界としたときその境界の内部領域に形成された第３トレンチ１３、及び上記第３トレンチ１３を境界としたときその境界の内部領域に形成された第４トレンチ１４を含む。
【００５０】
上記第１、第２、第３、及び第４トレンチ１１、１２、１３、１４は、一定比率で拡大または縮小された円の周りに沿って形成されることができる。このとき、上記第１、第２、第３、及び第４トレンチ１１、１２、１３、１４は、互いに接することなく、離れて形成されることができる。
【００５１】
また、一定比率で拡大または縮小された円の周りに沿って形成された上記第１、第２、第３、及び第４トレンチ１１、１２、１３、１４は、同心を有する同心円の周りに沿って形成されることができるが、本発明はこれに制限されない。
【００５２】
下記表１は、トレンチ（アスペクト比は１）の形成による初期表面積（トレンチの形成前）に対する基板の表面積増加率を示したものである。
【００５３】
【表１】
2016009863.tif 000003
【００５４】
表１を参照すると、表面積増加率は円の直径に比例して増加し、トレンチの個数を増加させることで表面積増加率がさらに向上する。
【００５５】
また、トレンチのアスペクト比が大きくなると、表面積増加率及び静電容量がさらに向上することができる。
【００５６】
図５は本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
【００５７】
図５を参照すると、本発明の一実施形態による薄膜キャパシタのトレンチは、複数個の四角形の周りに沿って形成された第１、第２、第３、及び第４トレンチ２１、２２、２３、２４を含む。
【００５８】
上記第１、第２、第３、及び第４トレンチ２１、２２、２３、２４は、一定比率で拡大または縮小された互いに類似する四角形の周りに沿って形成される。
【００５９】
図５には上記複数個のトレンチが互いに類似する四角形の周りに沿って形成されるように示されているが、本発明はこれに制限されず、例えば、楕円や五角形などのように当業者が活用できる範囲内において変形されることができる。
【００６０】
即ち、複数個のトレンチは、互いに類似する平面図形の周りに沿って形成されることができる。ここで、互いに類似する平面図形とは、一定比率で拡大または縮小したときに重なり合う図形を意味する。
【００６１】
このとき、互いに類似する平面図形の周りに沿って形成された上記第１、第２、第３、及び第４トレンチ２１、２２、２３、２４は、互いに接することなく、離れて形成されることができる。
【００６２】
また、一定比率で拡大または縮小された平面図形の周りに沿って形成された上記第１、第２、第３、及び第４トレンチ２１、２２、２３、２４は、同心を有するように形成されることができるが、本発明はこれに制限されない。
【００６３】
図６は本発明の他の一実施形態による薄膜キャパシタのトレンチ形状を説明するための平面図である。
【００６４】
図６を参照すると、本発明の一実施形態による薄膜キャパシタのトレンチは複数個備えられ、上記複数個のトレンチは互いに異なる内部面積を有する平面図形の周りに沿って形成された第１、第２、及び第３トレンチ３１、３２、３３を含む。
【００６５】
上記第１トレンチ３１は四角形の周りに沿って形成され、上記第２及び第３トレンチ３２、３３は円の周りに沿って形成される。
【００６６】
図６には上記複数個のトレンチが四角形及び円の周りに沿って形成されるように示されているが、これに制限されず、互いに異なる内部面積を有する平面図形の周りに沿ってトレンチが形成されることができる。
【００６７】
このとき、多様な平面図形の周りに沿って形成された上記第１、第２、及び第３トレンチ３１、３２、３３は、互いに接することなく、離れて形成されることができる。
【００６８】
例えば、第１トレンチ３１より小さい内部面積を有する平面図形の周りに沿って形成された第２トレンチ３２は、上記第１トレンチ３１を境界にしたとき、上記境界の内部領域に形成されることができる。
【００６９】
また、図６に示されているように、最も小さい内部面積を有する平面図形の周りに沿って形成されたトレンチの内部領域に溝部５０を形成して基板の表面積を増加させることができる。
【００７０】
上記溝部５０は、多様な形状に形成されることができ、例えば、円柱形状、円錐形状、角柱形状、角錐形状などであることができる。
【００７１】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００７２】
１００  薄膜キャパシタ
１０、１１、１２、１３、１４、２１、２２、２３、２４、３１、３２、３３  トレンチ
５０  溝部
１１０  基板
１２０  容量部
１２１、１２３  下部電極膜及び上部電極膜
１２２  誘電体膜
１３０  接着膜
【図１】
2016009863.tif 000004
【図２】
2016009863.tif 000005
【図３】
2016009863.tif 000006
【図４】
2016009863.tif 000007
【図５】
2016009863.tif 000008
【図６】
2016009863.tif 000009