(57)【要約】【課題】Ｓ／Ｎを向上させることができ、また、外部出力端子を低減できるＡＤ変換装置を提供すること。【解決手段】本実施形態１のＡＤ変換装置は、Ｎ個（Ｎは２以上の整数）の外部入力端子１１と、外部入力端子１１から入力されるＮ個の入力信号Ａ１〜ＡｎをそれぞれＡＤ変換するＮ個のＡＤ変換回路１２と、ＡＤ変換回路１２によりＡＤ変換されたＮ個のデータ信号Ｄ１〜Ｄｍが入力され、Ｍ個（Ｍは１以上の整数で、Ｎ＞Ｍ）の平均を算出してＭ個の外部出力端子１５へＭ個のデータ信号Ｅ１〜Ｅｋを出力するミキサー回路１４とを備える。ミキサー回路１４には、フレーム信号Ｆが入力される。ＡＤ変換回路１２とミキサー回路１４の間には、デジタルフィルタ回路１３が設けられている。【選択図】図１
2016178416.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個（ｎは２以上の整数）の外部入力端子と、
前記外部入力端子から入力されるｎ個の入力信号をそれぞれＡＤ変換するｎ個のＡＤ変換回路と、
前記ＡＤ変換回路によりＡＤ変換されたｍ個のデータ信号が入力され、ｍ個（ｍは１以上の整数で、ｎ≧ｍ）の平均を算出してｋ個の外部出力端子へｋ個のデータ信号を出力するミキサー回路と、を備え、
前記ミキサー回路は、ｍ個のデータ信号を平均する平均処理方法に応じて、前記ｋ個のデータ信号を配列して前記外部出力端子へ出力するインターフェース部を有するＡＤ変換装置。
【請求項２】
前記ミキサー回路には、フレーム信号とデータ出力クロック信号が入力される請求項１に記載のＡＤ変換装置。
【請求項３】
前記ミキサー回路には、データ出力クロック信号が入力される請求項１に記載のＡＤ変換装置。
【請求項４】
前記ミキサー回路には、フレーム信号とデータ出力クロック信号及びＴＤＭ入力信号が入力される請求項１に記載のＡＤ変換装置。
【請求項５】
前記ＡＤ変換回路と前記ミキサー回路の間にデジタルフィルタ回路を設けた請求項１乃至４のいずれかに記載のＡＤ変換装置。
【請求項６】
前記ミキサー回路は、前記インターフェース部の前段に、第１の加算器と割り算回路からなる平均値回路を備えている請求項１乃至５のいずれかに記載のＡＤ変換装置。
【請求項７】
前記平均値回路の後段にさらに平均化する第２の加算器を備えた請求項６に記載のＡＤ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換装置に関し、より詳細には、Ｓ／Ｎを向上させることができ、また、外部出力端子を低減できるＡＤ変換装置に関する。
【背景技術】
【０００２】
従来から、多数入力のアナログ信号をデジタル信号に変換して出力するＡＤ変換回路はよく知られている。この種のＡＤ変換回路を用いた信号処理回路としては、様々な構成が知られている。
例えば、特許文献１には、２チャンネルのアナログ信号が、それぞれアナログ−デジタルコンバータに入力されてデジタル変換され、各デジタル信号がデジタルシグナルプロセッサで演算処理される信号処理システムが開示されている。
また、多数入力のアナログ信号をＡＤ変換ＩＣでデジタルデータに変換して外部出力し、各デジタルデータがＤＳＰ（デジタル信号処理；Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ）に入力され、ＤＳＰのチップ内でデジタルデータ同士の平均を算出するミキシング処理が行われることも知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５２８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＡＤ変換回路は、多数入力のアナログ信号をＡＤ変換して外部出力し、外部入力された各デジタル信号を平均化した信号出力をするため、ノイズの低減が困難であった。また、ＡＤ変換ＩＣに接続する外部出力端子は、外部入力端子と同数が必要であり、信号出力に起因するノイズを低減するのが困難であった。したがって、平均化された信号におけるＳ／Ｎが低いという問題があった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、Ｓ／Ｎを向上させることができ、また、外部出力端子を低減できるＡＤ変換装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の第１の態様においては、ｎ個（ｎは２以上の整数）の外部入力端子と、前記外部入力端子から入力されるｎ個の入力信号をそれぞれＡＤ変換するｎ個のＡＤ変換回路と、前記ＡＤ変換回路によりＡＤ変換されたｍ個のデータ信号が入力され、ｍ個（ｍは１以上の整数で、ｎ≧ｍ）の平均を算出してｋ個の外部出力端子へｋ個のデータ信号を出力するミキサー回路と、を備え、前記ミキサー回路は、ｍ個のデータ信号を平均する平均処理方法に応じて、前記ｋ個のデータ信号を配列して前記外部出力端子へ出力するインターフェース部を有するＡＤ変換装置である。
なお、上述した態様は、本発明の必要な特徴的な構成のすべてを記載したものではなく、その他の構成を組み合わせることにより本発明を構成することも可能である。
【発明の効果】
【０００６】
本発明によれば、Ｓ／Ｎを向上させることができ、また、外部出力端子を低減できるＡＤ変換装置が実現できる。
【図面の簡単な説明】
【０００７】
【図１】本発明に係るＡＤ変換装置の実施形態１を説明するための回路構成図である。
【図２】図１におけるミキサー回路を説明するための回路構成図である。
【図３】（ａ）乃至（ｅ）は、比較例としてのＡＤ変換装置における出力データのタイミングチャートを示す図である。
【図４】（ａ）乃至（ｅ）は、本実施形態１におけるＡＤ変換装置の出力データのタイミングチャートを示す図である。
【図５】本発明に係るＡＤ変換装置の実施形態２を説明するための回路構成図である。
【図６】（ａ）乃至（ｈ）は、比較例としてのＡＤ変換装置におけるＤＳＤ出力データのタイミングチャートを示す図である。
【図７】（ａ）乃至（ｈ）は、本実施形態２におけるＡＤ変換装置のＤＳＤ出力データのタイミングチャートを示す図である。
【図８】本発明に係るＡＤ変換装置の実施形態３を説明するための回路構成図である。
【図９】図８におけるミキサー回路を説明するための回路構成図である。
【図１０】（ａ）乃至（ｅ）は、比較例としてのＡＤ変換装置におけるＴＤＭ出力データのタイミングチャートを示す図である。
【図１１】（ａ）乃至（ｅ）は、本実施形態３におけるＡＤ変換装置のＴＤＭ出力データのタイミングチャートを示す図である。
【図１２】比較例としてのＴＤＭ接続例を示す図である。
【図１３】（ａ）乃至（ｃ）は、図１２におけるＴＤＭ出力データのタイミングチャートを示す図である。
【図１４】本実施形態３におけるＴＤＭ接続例を示す図である。
【図１５】（ａ）乃至（ｄ）は、図１４におけるＴＤＭ出力データのタイミングチャートを示す図である。
【発明を実施するための形態】
【０００８】
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかであろう。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
【０００９】
以下、図面を参照して本発明の実施形態について説明する。
＜実施形態１＞
図１は、本発明に係るＡＤ変換装置の実施形態１を説明するための回路構成図である。
本実施形態１のＡＤ変換装置は、ｎ個（ｎは２以上の整数）の外部入力端子１１と、この外部入力端子１１から入力されるｎ個の入力信号Ａ１〜ＡｎをそれぞれＡＤ変換するｎ個のＡＤ変換回路１２（１２−１〜１２−ｎ）と、このＡＤ変換回路１２によりＡＤ変換されたｍ個のデータ信号Ｄ１〜Ｄｍが入力され、ｍ個（ｍは１以上の整数で、ｎ＞ｍ）の平均を算出してｋ個の外部出力端子１５へｋ個のデータ信号Ｅ１〜Ｅｋを出力するミキサー回路１４とを備えている。
【００１０】
また、ミキサー回路１４には、フレーム信号Ｆとデータ出力クロック信号Ｇが入力される。また、ＡＤ変換回路１２とミキサー回路１４の間には、デジタルフィルタ回路１３（１３−１〜１３−ｎ）が設けられている。なお、フレーム信号とは、データ出力区間を指定する信号を意味し、データ出力クロック信号とは、シリアルデータの出力タイミングを指定する信号を意味している。
【００１１】
つまり、本実施形態１のＡＤ変換装置は、ｎ個の外部入力端子（ｎは２以上の整数）１１と、ｎ個のＡＤ変換回路１２（１２−１〜１２−ｎ）と、ｎ個のデジタルフィルタ１３（１３−１〜１３−ｎ）と、ミキサー回路（ミキサー）１４と、ｋ個の外部出力端子（ｋは１以上の整数で、ｎ≧ｋの関係にある）１５とを備えている。
ＡＤ変換回路１２（１２−１〜１２−ｎ）は、外部入力端子１１から入力されたアナログ入力信号Ａ１〜Ａｎをデジタル変換して、ｎ個のデジタルフィルタ回路１３（１３−１〜１３−ｎ）へ出力する。
【００１２】
デジタルフィルタ回路１３（１３−１〜１３−ｎ）は、ＡＤ変換された信号にフィルタ処理を行って、ｍ個のデータ信号Ｄ１〜Ｄｍ（データ１〜ｍ、ｍ＝ｎ）をミキサー回路１４へ出力する。
ミキサー回路１４は、フレーム信号Ｆとデータ出力クロック信号Ｇと、データ信号Ｄ１〜Ｄｍが入力されてミキサー処理を行い、外部出力端子１５からそれぞれ出力する。ｋ個の出力データＥ１〜Ｅｋ（出力データ１〜ｋ）は、フレーム信号Ｆに応じて、データ幅が決定されている。なお、ミキサー処理とは、複数の同じ入力信号を平均化する処理のことである。
【００１３】
本実施形態１のＡＤ変換装置は、外部からｎ個のアナログ入力信号Ａ１〜Ａｎが入力されて、ＩＣ内部でＡＤ変換及びミキサー処理を行い、ｋ個（ｎ＞ｋ）の出力データＥ１〜Ｅｋを外部出力する構成である。
また、本実施形態１のＡＤ変換装置は、さらに外部からＴＤＭ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ；時分割多重）データが入力される構成であってもよい。この点については本実施形態３で後述する。
【００１４】
図２は、図１におけるミキサー回路を説明するための回路構成図である。
ミキサー回路１４は、平均値回路として、加算器と割り算回路（１／２回路）とインターフェース部とを備えている。
つまり、図２に示すミキサー回路１４は、ｍ個のデータ信号を平均する平均処理方法に応じて、ｋ個のデータ信号を配列して外部出力端子１５へ出力するインターフェース部１４４を有している。
【００１５】
また、ミキサー回路１４は、インターフェース部１４４の前段に、第１の加算器１４１ａ，１４１ｂと割り算回路１４２ａ，１４２ｂからなる平均値回路を備えている。また、平均値回路の後段にさらに平均化する第２の加算器１４３ａ，１４３ｂが設けられている。
平均値回路は、ミキサー回路１４に入力されるｍ個のデータ信号Ｄ１〜Ｄｍの内、２以上のデータ信号を平均する。具体的には、図２においては、加算器１４１ａ，１４１ｂで、同じ入力信号であるデータ信号Ｄ１，Ｄｍ−１とデータ信号Ｄ２，Ｄｍの平均値をインターフェース部１４４に出力する。平均値同士をさらに平均して出力する形態であってもよい。
【００１６】
このように、複数のデータ信号の平均をとることで、信号成分は平均化される。このとき、２つの同じ入力信号を平均化した場合、ランダムなノイズ成分は、二乗和で加算されるため√２倍されたノイズとなり、平均化した後のノイズ成分は、√２／２であらわすことができる。このため、平均化された後のＳ／Ｎ（信号成分／ノイズ成分）は、約−３ｄＢの値になり、より低ノイズの信号出力を得ることができる。同様に平均化する複数の入力信号が増えるほど、より低ノイズの出力信号を得ることができる。なお、平均化の対象となる入力信号同士は、同じ入力信号である。
インターフェース部１４４では、フレーム信号Ｆに応じたデータ幅で、ｋ個の外部出力端子１５へ出力する。ｎ個の入力信号Ａ１〜Ａｎに対して、ミキサー処理を行ってｋ個の出力データＥ１〜Ｅｋを外部出力端子１５から出力するため、インターフェース部１４４において、平均処理された複数のデータを配列して、外部出力端子１５へ出力する。
【００１７】
後述する比較例の構成では、図２に示すミキサー回路１４のように、ｍ個のデータ信号を平均する平均処理方法に応じて、ｋ個のデータ信号を配列して外部出力端子１５へ出力するように構成されていないため、つまり、データ信号の配列を行っていないため、ｋ個の全ての外部出力端子１５から同じ出力データを出力することとなってしまう。
それに対して、本実施形態１におけるインターフェース部１４４は、入力信号Ａ１〜Ａｎを平均する方法に応じて、ｋ個の外部出力端子１５への出力データＥ１〜Ｅｋの配列を決定する。例えば、８個の入力信号Ａ１〜Ａ８に対して全て平均する処理を行う場合、インターフェース部１４４は、第１の外部出力端子のみから出力データを出力するように配列することができる。
【００１８】
また、８個の入力信号Ａ１〜Ａ８に対して２個ずつ平均して４つの出力データＥ１〜Ｅ４とする場合であって、フレーム信号Ｆに応じて２区間分データを出力する場合、インターフェース部１４４は、第１の外部出力端子及び第２の外部出力端子のみから出力データを出力するように配列することができる。
つまり、第１の区間に、第１の外部出力端子及び第２の外部出力端子からそれぞれ第１の出力データと第２の出力データを出力した後、第２の区間に、第１の外部出力端子及び第２の外部出力端子からそれぞれ第３の出力データと第４の出力データを出力するように配列することができる。
【００１９】
従って、インターフェース部１４４は、フレーム信号Ｆに応じて、出力データを出力する区間を設定し、かつ、平均方法に応じて出力データの配列を設定する。平均方法に応じた出力データ配列を設定できる出力データ配列設定部（図示せず）を備える構成であってもよい。それにより、再設定も可能となる。
例えば、ｎ＝８の外部入力端子１１に、８個の入力信号Ａ１〜Ａ８が入力され、２個ずつ平均処理を行って、ｋ＝４（＜ｎ）の外部出力端子１５から４個の出力データＥ１〜Ｅ４を出力する例を基に説明する。
【００２０】
つまり、インターフェース部１４４に、入力信号Ａ１と入力信号Ａ２の平均のデジタルデータである第１のデータ信号Ｍ１、入力信号Ａ３と入力信号Ａ４の平均のデジタルデータである第２のデータ信号Ｍ２、入力信号Ａ５と入力信号Ａ６の平均のデジタルデータである第３のデータ信号Ｍ３、入力信号Ａ７と入力信号Ａ８の平均のデジタルデータである第４のデータ信号Ｍ４が入力される。
【００２１】
図３（ａ）乃至（ｅ）は、比較例としてのＡＤ変換装置における出力データのタイミングチャートを示す図で、比較例によるオーディオフォーマット出力例（２入力ミキシング）を示す図である。
比較例の場合、フレーム信号Ｆ（図３（ａ））のデータ出力区間にデータ出力クロックに同期して、第１の外部出力端子から第１のデータ信号Ｅ１２（図３（ｂ））、第２の外部出力端子から第２のデータ信号Ｅ３４（図３（ｃ））、第３の外部出力端子から第３のデータ信号Ｅ５６（図３（ｄ））及び第４の外部出力端子から第４のデータ信号Ｅ７８（図３（ｅ））が出力される。比較例の構成のインターフェース部１４４の場合、各データ信号の配列を行わないため、フレーム信号ＦがＨｉｇｈとなる第１区間とフレーム信号がＬｏｗとなる第２区間に、同じデータ信号が重複して出力されることとなる。
【００２２】
具体的には、インターフェース１４４部は、第１の外部出力端子から、第１区間に第１のデータ信号Ｅ１２を出力し、第２区間にも第１のデータ信号Ｅ１２を出力する（図３（ｂ））。同様に、第２の外部出力端子から、第１区間に第２のデータ信号Ｅ３４を出力し、第２区間にも第２のデータ信号Ｅ３４を出力し（図３（ｃ））、第３の外部出力端子から、第１区間に第３のデータ信号Ｅ５６を出力し、第２区間にも第３のデータ信号Ｅ５６を出力し（図３（ｄ））、第４の外部出力端子から、第１区間に第４のデータ信号Ｅ７８を出力し、第２区間にも第４のデータ信号Ｅ７８を出力する（図３（ｅ））。
【００２３】
図４（ａ）乃至（ｅ）は、本実施形態１におけるＡＤ変換装置の出力データのタイミングチャートを示す図で、本実施形態１によるオーディオフォーマット出力例（２入力ミキシング）を示す図である。
一方、本実施形態１の場合、フレーム信号Ｆ（図４（ａ））のデータ出力区間にデータ出力クロックに同期して、第１の外部出力端子から第１のデータ信号Ｅ１２及び第２のデータ信号Ｅ３４、第２の外部出力端子から第３のデータ信号Ｅ５６及び第４のデータ信号Ｅ７８が出力されるように配列される。
【００２４】
本実施形態１の場合、各データ信号の配列を行うことで、フレーム信号ＦがＨｉｇｈとなる第１区間とフレーム信号がＬｏｗとなる第２区間に、４つのデータ信号を配列する。それによって、使用する外部出力端子の数を半分とすることができる。なお、第３の外部出力端子及び第４の外部出力端子は、固定電圧としてもよい。図４（ｄ），（ｅ）の場合、第３の外部出力端子及び第４の外部出力端子は、Ｌｏｗで固定されるように設定している。
【００２５】
このように、本発明によれば、上述した構成により、多数入力のアナログ信号をＡＤ変換し平均化した信号出力をするＩＣにおいて、低ノイズの信号出力を得ることができる。
また、ＩＣに接続する外部出力に関する信号配線を削減でき、信号出力に起因するノイズも低減することができるという効果が得られる。さらに後述するように、ＴＤＭフォーマットにてより多くの同じ構成のＩＣ同士を、数珠つなぎ（２個以上を直列）に接続することが可能となる。
【００２６】
＜実施形態２＞
図５は、本発明に係るＡＤ変換装置の実施形態２を説明するための回路構成図である。本実施形態２は、上述した本実施形態１におけるフレーム信号Ｆではなく、データ出力クロック信号Ｇに応じて出力データを出力する形態である。つまり、フレーム信号Ｆに応じたデータ出力区間が設定される構成ではなく、データ出力クロック信号Ｇに応じて随時データ出力する形態である。
【００２７】
本実施形態２のＡＤ変換装置は、ｎ個（ｎは２以上の整数）の外部入力端子１１と、この外部入力端子１１から入力されるｎ個の入力信号Ａ１〜ＡｎをそれぞれＡＤ変換するｎ個のＡＤ変換回路１２−１〜１２−ｎと、このＡＤ変換回路１２−１〜１２−ｎによりＡＤ変換されたｍ個のデータ信号Ｄ１〜Ｄｍが入力され、ｍ個（ｍは１以上の整数で、ｎ≧ｍ）の平均を算出してｋ個の外部出力端子１５へｋ個のデータ信号Ｅ１〜Ｅｋを出力するミキサー回路２４とを備えている。
【００２８】
ミキサー回路２４には、データ出力クロック信号Ｇが入力される。また、ＡＤ変換回路１２−１〜１２−ｎとミキサー回路１４の間には、デジタルフィルタ回路１３（１３−１〜１３−ｎ）が設けられている。
ミキサー回路２４は、ｍ個のデータ信号を平均する平均処理方法に応じて、ｋ個のデータ信号を配列して外部出力端子１５へ出力するインターフェース部（図示せず／図２における符号１４４に相当）を有している。
【００２９】
つまり、本実施形態２のＡＤ変換装置は、ｎ個の外部入力端子（ｎは２以上の整数）１１と、ｎ個のＡＤ変換回路１２（１２−１〜１２−ｎ）と、ｎ個のデジタルフィルタ回路１３（１３−１〜１３−ｎ）と、ミキサー回路（ミキサー）２４と、ｋ個の外部出力端子（ｋは１以上の整数で、ｎ≧ｋの関係にある）１５とを備えている。
ＡＤ変換回路１２（１２−１〜１２−ｎ）は、外部入力端子１５から入力されたアナログ入力信号Ａ１〜Ａｎをデジタル変換して、デジタルフィルタ回路１３（１３−１〜１３−ｎ）へ出力する。
【００３０】
デジタルフィルタ回路１３（１３−１〜１３−ｎ）は、ＡＤ変換された信号にフィルタ処理を行って、ｍ個のデータ信号Ｄ１〜Ｄｍ（データ１〜ｍ、ｍ＝ｎ）をミキサー回路２４へ出力する。
ミキサー回路２４は、データ出力クロック信号Ｇと、ｍ個のデータ信号Ｄ１〜Ｄｍが入力されてミキサー処理を行い、ｋ個の外部出力端子１５からそれぞれ出力する。ｋ個の出力データＥ１〜Ｅｋ（出力データ１〜ｋ）は、データ出力クロック信号Ｇに応じて、随時データを出力する。
【００３１】
本実施形態２のＡＤ変換装置は、外部からｎ個のアナログ入力信号Ａ１〜Ａｎが入力されて、ＩＣ内部でＡＤ変換及びミキサー処理を行い、ｋ個（ｎ≧ｋ）の出力データＥ１〜Ｅｋを外部出力する構成である。
平均値回路は、ミキサー回路２４に入力されるｍ個のデータ信号の内、２以上のデータ信号を平均する。
【００３２】
このように、複数のデータ信号の平均をとることで、信号成分は平均化される。このとき、２つの同じ入力信号を平均化した場合、ランダムなノイズ成分は、二乗和で加算されるため√２倍されたノイズとなり、平均化した後のノイズ成分は、√２／２であらわすことができる。このため、平均化された後のＳ／Ｎ（信号成分／ノイズ成分）は、約−３ｄＢの値になり、より低ノイズの信号出力を得ることができる。同様に平均化する複数の入力信号が増えるほど、より低ノイズの出力信号を得ることができる。なお、平均化の対象となる入力信号同士は、同じ入力信号である。
【００３３】
インターフェース部では、データ出力クロック信号Ｇに応じてｋ個の外部出力端子１５へ出力する。ｎ個の入力信号Ａ１〜Ａｎに対して、ミキサー処理を行ってｋ個の出力データＥ１〜Ｅｋをｋ個の外部出力端子１５から出力するため、インターフェース部において、平均処理された複数のデータを配列して、各外部端子へ出力する。
比較例の構成では、配列を行っていないため、ｋ個の全ての外部出力端子１５から同じ出力データを出力することとなってしまう。
それに対して、本実施形態２におけるインターフェース部は、入力信号を平均する方法に応じて、ｋ個の外部出力端子への出力データの配列を決定する。例えば、８個の入力信号Ａ１〜Ａ８に対して全て平均する処理を行う場合、インターフェース部は、第１の外部出力端子のみから出力データを出力するように配列することができる。
【００３４】
また、８個の入力信号Ａ１〜Ａ８に対して４個ずつ平均して２つの出力データとする場合、インターフェース部は、第１の外部出力端子及び第２の外部出力端子のみから出力データを出力するように配列することができる。
従って、インターフェース部は、平均方法に応じて出力データの配列を設定する。平均方法に応じた出力データ配列を設定できる出力データ配列設定部（図示せず）を備える構成であってもよい。それにより、再設定も可能となる。
【００３５】
例えば、ｎ＝８の外部入力端子１１に、８個の入力信号Ａ１〜Ａ８が入力され、４個ずつ平均処理を行って、ｋ＝８（＝＜ｎ）の外部端子から２個の出力データを出力する例を基に説明する。
つまり、インターフェース部に、入力信Ａ号１と入力信号Ａ２と入力信号Ａ３と入力信号Ａ４の平均のデジタルデータである第１のデータ信号Ｅ１２３４、入力信号Ａ５と入力信号Ａ６と入力信号Ａ７と入力信号Ａ８の平均のデジタルデータである第２のデータ信号Ｅ５６７８が入力される。
【００３６】
図６（ａ）乃至（ｈ）は、比較例としてのＡＤ変換装置におけるＤＳＤ（ダイレクト・ストリーム・デジタル）出力データのタイミングチャートを示す図で、比較例によるＤＳＤフォーマット出力例（４入力ミキシング）を示す図である。
比較例の場合、データ出力クロック信号Ｇに同期して、第１の外部出力端子と第２の外部出力端子と第３の外部出力端子と第４の外部出力端子から第１のデータ信号Ｅ１２３４（図６（ａ）乃至（ｄ））、第５の外部出力端子と第６の外部出力端子と第７の外部出力端子と第８の外部出力端子から第２のデータ信号Ｅ５６７８（図６（ｅ）乃至（ｈ））が出力される。比較例の構成のインターフェースの場合、各データ信号の配列を行わないため、同じデータ信号が重複して出力されることとなる。
【００３７】
具体的には、インターフェース部は、第１の外部出力端子から第１のデータ信号Ｅ１２３４を出力し（図６（ａ））、第２の外部出力端子と第３の外部出力端子と第４の外部出力端子にも第１のデータ信号Ｅ１２３４を出力する（図６（ｂ）乃至（ｄ））。同様に、第５の外部出力端子から第２のデータ信号Ｅ５６７８を出力し（図６（ｅ））、第６の外部出力端子と第７の外部出力端子と第８の外部出力端子にも第２のデータ信号Ｅ５６７８を出力する（図６（ｆ）乃至（ｈ））。
【００３８】
図７（ａ）乃至（ｈ）は、本実施形態２におけるＡＤ変換装置のＤＳＤ出力データのタイミングチャートを示す図で、本実施形態２のよるＤＳＤフォーマット出力例（４入力ミキシング）を示す図である。
一方、本実施形態２の場合、データ出力クロック信号Ｇに同期して、第１の外部出力端子から第１のデータ信号Ｅ１２３４（図７（ａ））、第２の外部出力端子から第２のデータ信号Ｅ５６７８（図７（ｂ））が出力される。本実施形態２の場合、各データ信号の配列を行うことで、第１の外部出力端子と第２の外部出力端子に、２つのデータ信号を配列する。それによって、使用する外部出力端子の数を１／４とすることができる。なお、第３の外部出力端子及び第４の外部出力端子及び第５の外部出力端子及び第６の外部出力端子及び第７の外部出力端子及び第８の外部出力端子は、固定電圧としてもよい。
【００３９】
＜実施形態３＞
図８は、本発明に係るＡＤ変換装置の実施形態３を説明するための回路構成図である。
本実施形態３のＡＤ変換装置は、ｎ個（ｎは２以上の整数）の外部入力端子１１と、この外部入力端子１１から入力されるｎ個の入力信号Ａ１〜ＡｎをそれぞれＡＤ変換するｎ個のＡＤ変換回路１２−１〜１２−ｎと、このＡＤ変換回路１２−１〜１２−ｎによりＡＤ変換されたｍ個のデータ信号Ｄ１〜Ｄｍが入力され、ｍ個（ｍは１以上の整数で、ｎ≧ｍ）の平均を算出してｋ個の外部出力端子１５へｋ個のデータ信号Ｅ１〜Ｅｋを出力するミキサー回路３４とを備えている。
【００４０】
ミキサー回路３４には、フレーム信号Ｆとデータ出力クロックＧ及びＴＤＭ入力信号Ｔが入力される。また、ＡＤ変換回路１２−１〜１２−ｎとミキサー回路１４の間には、デジタルフィルタ回路１３（１３−１〜１３−ｎ）が設けられている。なお、ＴＤＭ入力信号とは、時分割多重のデータ入力信号であり、ＴＤＭフォーマットにて同じ構成のＩＣ同士を数珠つなぎに接続した場合の前段ＩＣの時分割多重された出力データ信号を意味している。
【００４１】
つまり、本実施形態３のＡＤ変換装置は、ｎ個の外部入力端子（ｎは２以上の整数）１１と、ｎ個のＡＤ変換回路１２（１２−１〜１２−ｎ）と、ｎ個のデジタルフィルタ回路１３（１３−１〜１３−ｎ）と、ミキサー回路（ミキサー）３４と、ｋ個の外部出力端子（ｋは１以上の整数で、ｎ＞ｋの関係にある）１５と、さらに、ＴＤＭ入力端子１６とを備えている。
【００４２】
また、本実施形態３では、ＴＤＭ入力信号Ｔが入力されるＴＤＭ入力端子１６を備え、ＴＤＭ入力信号Ｔが、ミキサー回路３４に入力される。
ＡＤ変換回路１２（１２−１〜１２−ｎ）は、外部入力端子１１から入力されたアナログ入力信号Ａ１〜Ａｎをデジタル変換して、デジタルフィルタ回路１３（１３−１〜１３−ｎ）へ出力する。
デジタルフィルタ回路１３（１３−１〜１３−ｎ）は、ＡＤ変換された信号にフィルタ処理を行って、ｍ個のデータ信号Ｄ１〜Ｄｍ（データ１〜ｍ、ｍ＝ｎ）をミキサー回路３４へ出力する。
【００４３】
ミキサー回路３４は、フレーム信号Ｆとデータ出力クロックＧと、データ信号Ｄ１〜Ｄｎが入力されてミキサー処理を行い、ｋ個の外部出力端子１５からそれぞれ出力する。ｋ個の出力データＥ１〜Ｅｋ（出力データ１〜ｋ）は、フレーム信号Ｆに応じて、データ幅が決定されている。
本実施形態３のＡＤ変換装置は、外部からｎ個のアナログ入力信号Ａ１〜Ａｎが入力されて、ＩＣ内部でＡＤ変換及びミキサー処理を行い、ｋ個（ｎ＞ｋ）の出力データＥ１〜Ｅｋを外部出力する構成である。
【００４４】
図９は、図８におけるミキサー回路を説明するための回路構成図である。
ミキサー回路３４は、平均値回路として、加算器と割り算回路（１／２回路）と、インターフェース部とを備えている。
つまり、ミキサー回路３４は、ｍ個のデータ信号を平均する平均処理方法に応じて、ｋ個のデータ信号を配列して外部出力端子１５へ出力するインターフェース部３４４を有している。
また、ミキサー回路３４は、インターフェース部３４４の前段に、第１の加算器３４１ａ，３４１ｂと割り算回路３４２ａ，３４２ｂからなる平均値回路を備えている。また、平均値回路の後段にさらに平均化する第２の加算器３４３ａ，３４３ｂを備えている。
【００４５】
平均値回路は、ミキサー回路３４に入力されるｍ個のデータ信号Ｄ１〜Ｄｍの内、２以上のデータ信号を平均する。具体的には、図９においては、加算器３４１ａで、データ信号Ｄ１とデータ信号Ｄ２の平均値をインターフェース部３４４に出力する。さらに、平均値同士をさらに平均して出力する形態であってもよい。
インターフェース部３４４では、フレーム信号Ｆに応じたデータ幅で、ｋ個の外部出力端子１５へ出力する。ｎ個の入力信号Ａ１〜Ａｎに対して、ミキサー処理を行ってｋ個の出力データＥ１〜Ｅｋをｋ個の外部出力端子１５から出力するため、インターフェース部３４４において、平均処理された複数のデータを配列して、外部出力端子１５へ出力する。
【００４６】
また、ＴＤＭ入力端子１６から入力されたＴＤＭ入力信号Ｔを平均処理された複数のデータの後に出力するように配列を行う。
例えば、ＴＤＭのフレーム信号Ｆに収まるデータ数は１６個とし、ｎ＝８の外部入力端子１１に、８個の入力信号Ａ１〜Ａ８が入力され、全て平均処理を行って、ｋ＝１（＜ｎ）の外部出力端子１５から１個の出力データを出力する例を基に説明する。
つまり、インターフェース部３４４に、入力信号Ａ１と入力信号Ａ２と入力信号Ａ３と入力信号Ａ４と入力信号Ａ５と入力信号Ａ６と入力信号Ａ７と入力信号Ａ８との平均のデジタルデータである第１のデータ信号Ｍ１が入力される。
【００４７】
図１０（ａ）乃至（ｅ）は、比較例としてのＡＤ変換装置におけるＴＤＭ出力データのタイミングチャートを示す図で、比較例によるＴＤＭフォーマット時の同デバイス接続例と出力例（８入力ミキシング）を示す図である。
比較例の構成のインターフェースの場合、各データ信号の配列を行わないため、フレーム信号Ｆ（図１０（ａ））に同期して、第１の外部出力端子から第１のデータ信号Ｅ１８が重複して８個出力され、その後、ＴＤＭ入力信号ＥＴＤＭが出力されることとなる（図１０（ｂ））。
【００４８】
図１１（ａ）乃至（ｅ）は、本実施形態３におけるＡＤ変換装置のＴＤＭ出力データのタイミングチャートを示す図で、本発明によるＴＤＭフォーマット時の同デバイス接続例と出力例（８入力ミキシング）を示す図である。
一方、本実施形態３の場合、各データ信号の配列を行うことで、フレーム信号Ｆ（図１１（ａ））に同期して、第１の外部出力端子から第１のデータ信号Ｅ１８が１個出力され、その後、ＴＤＭ入力信号ＥＴＤＭが出力されることとなる（図１１（ｂ））。それによって、ＴＤＭフォーマットにてより多くの同じＩＣ同士を数珠つなぎに接続することが可能となる。
【００４９】
次に、ＴＤＭの接続例について以下に説明する。
接続の一例のＡＤ変換装置は、図８に示す本実施形態３のＡＤ変換装置であり、同じＡＤ変換装置を複数個数珠つなぎに接続し、最終出力が信号処理装置に入力される。
ＴＤＭのフレーム信号Ｆに収まるデータ数は１６個とし、各ＡＤ変換装置はｎ＝８の外部入力端子に、８個の入力信号Ａ１〜Ａ８，Ａ９〜Ａ１６・・・Ａ１２１〜Ａ１２８が入力され、全て平均処理を行って、ｋ＝１（＜ｎ）の外部出力端子１５から１個の出力データを出力する例を基に説明する。
【００５０】
つまり、後述する図１４から明らかなように、本発明のＴＤＭ接続例では、第１のＡＤ変換装置２１１−１から、入力信号Ａ１と入力信号Ａ２と入力信号Ａ３と入力信号Ａ４と入力信号Ａ５と入力信号Ａ６と入力信号Ａ７と入力信号Ａ８との平均のデジタルデータである第１のデータ信号ＴＤＭ１が出力され、第２のＡＤ変換装置２１１−２から、入力信号Ａ９と入力信号Ａ１０と入力信号Ａ１１と入力信号Ａ１２と入力信号Ａ１３と入力信号Ａ１４と入力信号Ａ１５と入力信号Ａ１６との平均のデジタルデータである第２のデータ信号ＴＤＭ２が出力される。
【００５１】
同様に、第１６のＡＤ変換装置２１１−１６からは、入力信号Ａ１２１と入力信号Ａ１２２と入力信号Ａ１２３と入力信号Ａ１２４と入力信号Ａ１２５と入力信号Ａ１２６と入力信号Ａ１２７と入力信号Ａ１２８との平均のデジタルデータである第１６のデータ信号ＴＤＭ１６が出力される。
このように、本実施形態３では、ＴＤＭ入力信号Ｔが入力されるＴＤＭ入力端子１６を備え、ＴＤＭ入力信号Ｔが、ミキサー回路３４に入力される。接続の一例では、本実施形態３のＡＤ変換装置の出力信号が、数珠つなぎにした次のＡＤ変換装置のＴＤＭ入力信号となる。
【００５２】
図１２は、比較例としてのＴＤＭ接続例を示す図で、比較例の構成におけるＴＤＭフォーマット使用時の接続の一例を示す図である。図１３（ａ）乃至（ｃ）は、図１２におけるＴＤＭ出力データのタイミングチャートを示す図である。なお、符号１１２は信号処理装置を示している。
図１２に示す比較例の構成における接続の場合、各データ信号の配列を行わないため、フレーム信号Ｆ（図１３（ａ））に同期して、第１の外部出力端子から第１のデータ信号が重複して８個出力され、その後、ＴＤＭ入力信号が出力されることとなる。このため、ＡＤ変換装置は最大で２個までしか数珠つなぎに接続できない。
【００５３】
具体的には、第１のＡＤ変換装置１１１−１の第１の外部出力端子から第１のデータ信号（♯１）が重複して８個出力され（図１３（ｂ））、第２のＡＤ変換装置１１１−２のＴＤＭ入力信号ＴＤＭ１として入力される。同様に第２のＡＤ変換装置１１１−２も第１の外部出力端子から第２のデータ信号（＃２）が重複して８個出力され、その後にＴＤＭ入力信号ＴＤＭ１として入力された、第１のＡＤ変換装置１１１−１の出力信号である第１のデータ信号（♯１）が重複して８個出力される（図１３（ｃ））。
【００５４】
図１４は、本実施形態３におけるＴＤＭ接続例を示す図で、本実施形態３におけるＴＤＭフォーマット使用時の接続の一例を示す図である。図１５（ａ）乃至（ｄ）は、図１４におけるＴＤＭ出力データのタイミングチャートを示す図である。なお、符号２１２は信号処理装置を示している。
一方、本実施形態３における接続の場合、各データ信号の配列を行うことで、フレーム信号Ｆ（図１５（ａ））に同期して、第１の外部出力端子から第１のデータ信号（♯１）が１個出力され、その後、ＴＤＭ入力信ＴＤＭ１号が出力されることとなる。それによって、ＡＤ変換装置は、最大で１６個まで数珠つなぎに接続することが可能となる。
【００５５】
具体的には、第１のＡＤ変換装置２１１−１の第１の外部出力端子から第１のデータ信号（♯１）が１個出力され（図１５（ｂ））、第２のＡＤ変換装置２１１−２のＴＤＭ入力信号ＴＤＭ１として入力される。同様に、第２のＡＤ変換装置２１１−２の第１の外部出力端子からも第２のデータ信号（♯２）が１個出力され、その後にＴＤＭ入力信号ＴＤＭ１として入力された、第１のＡＤ変換装置２１１−１の出力信号である第１のデータ信号（♯１）が１個出力される（図１５（ｃ））。同様に、第１６のＡＤ変換装置２１１−１６の第１の外部出力端子からは第１６のデータ信号（♯１６）が１個出力され、その後にＴＤＭ入力信号として入力された、第１５のＡＤ変換装置２１１−１５から第１のＡＤ変換装置２１１−１の出力信号である第１５のデータ信号（♯１５）から第１のデータ信号Ｅ１がそれぞれ１個ずつ出力される（図１５（ｄ））。
【００５６】
以上、本発明の実施形態について説明したが、本発明の技術的範囲は、上述した実施形態に記載の技術的範囲には限定されない。上述した実施形態に、多様な変更又は改良を加えることも可能であり、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００５７】
１１  外部入力端子
１２  ＡＤ変換回路
１３  デジタルフィルタ回路
１４，２４，３４  ミキサー回路
１４４，３４４  インターフェース部
１４１ａ，１４１ｂ，３４１ａ，３４１ｂ  第１の加算器
１４２ａ，１４２ｂ，３４２ａ，３４２ｂ割り算回路
１４３ａ，１４３ｂ，３４３ａ，３４３ｂ第２の加算器
１１１−１，１１１−２・・・１１１−１６，２１１−１，２１１−２・・・２１１−１６  ＡＤ変換装置
１１２，２１２  信号処理装置
【図１】
2016178416.tif 000003
【図２】
2016178416.tif 000004
【図３】
2016178416.tif 000005
【図４】
2016178416.tif 000006
【図５】
2016178416.tif 000007
【図６】
2016178416.tif 000008
【図７】
2016178416.tif 000009
【図８】
2016178416.tif 000010
【図９】
2016178416.tif 000011
【図１０】
2016178416.tif 000012
【図１１】
2016178416.tif 000013
【図１２】
2016178416.tif 000014
【図１３】
2016178416.tif 000015
【図１４】
2016178416.tif 000016
【図１５】
2016178416.tif 000017