(57)【要約】【課題】低コスト化を実現可能な表示装置を提供する。【解決手段】表示パネルは、それぞれが、複数の画素を含む表示領域を有すると共に、表示領域同士を組み合わせて映像を表示することが可能な複数の表示パネルを備える。複数の表示パネルはそれぞれ、画素を駆動するための画素回路と、実装用の端子部とを含む複数種類の駆動用基板のいずれかを有し、複数の表示パネルのうち少なくとも１組以上の表示パネルが、互いに同じ種類の駆動用基板を有している。【選択図】図１
2016009112.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが、複数の画素を含む表示領域を有すると共に、前記表示領域同士を組み合わせて映像を表示することが可能な複数の表示パネルを備え、
前記複数の表示パネルはそれぞれ、前記画素を駆動するための画素回路と、実装用の端子部とを含む複数種類の駆動用基板のいずれかを有し、
前記複数の表示パネルのうち少なくとも１組以上の表示パネルが、互いに同じ種類の前記駆動用基板を有する
表示装置。
【請求項２】
前記複数の表示パネルは、全体として２次元配置され、
前記複数種類の駆動用基板のうちの同じ種類の駆動用基板は、互いに回転対称となるように配置されている
請求項１に記載の表示装置。
【請求項３】
前記複数の画素は、前記表示領域において２次元配置されると共に、２以上の色光のいずれかを出射し、
前記駆動用基板の種類に拘らず、各表示領域における前記画素の出射光の色の配列が同一である
請求項２に記載の表示装置。
【請求項４】
前記表示パネル毎に、前記駆動用基板の各画素回路に供給する映像信号に対してガンマ調整処理を行う信号処理部を更に備えた
請求項３に記載の表示装置。
【請求項５】
前記複数の表示パネルとして４つの表示パネルが２×２の領域に２次元配置され、
各表示パネルは、２種類の前記駆動用基板のうちのいずれかを有する
請求項１に記載の表示装置。
【請求項６】
前記複数の表示パネルはそれぞれ、矩形状または方形状の面形状を有すると共に、全体として田の字状に隣接して配置されている
請求項５に記載の表示装置。
【請求項７】
前記駆動用基板の前記端子部は、各表示パネルのうち前記面形状の２辺に沿って配置されている
請求項６に記載の表示装置。
【請求項８】
前記４つの表示パネルのうち左上に配置された表示パネルと右下に配置された表示パネルの組が互いに同じ種類の駆動用基板を有し、
前記４つの表示パネルのうち右上に配置された表示パネルと左下に配置された表示パネルの組が互いに同じ種類の駆動用基板を有する
請求項５に記載の表示装置。
【請求項９】
前記２種類の駆動用基板では、前記画素回路のレイアウトが左右または上下で反転している
請求項５に記載の表示装置。
【請求項１０】
前記複数の表示パネルとして６つの表示パネルが２×３の領域に２次元配置され、
各表示パネルは、３種類の前記駆動用基板のうちのいずれかを有する
請求項１に記載の表示装置。
【請求項１１】
前記複数種類の駆動用基板のうちの同じ種類の前記駆動用基板では、前記画素回路および前記端子部のレイアウトが略同一である
請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば複数の表示パネルを組み合わせて映像表示を行う表示装置に関する。
【背景技術】
【０００２】
いわゆるタイリングの手法を用いた表示装置では、複数の表示パネルを組み合わせて１つの映像を表示することができ、例えばマルチディスプレイや大型のディスプレイを実現することができる（例えば、特許文献１）。
【０００３】
このような表示装置では、複数の表示パネルの各表示駆動動作がパネル毎に独立して行われ、各表示パネルには、駆動用の基板（いわゆるバックプレーン）が用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１００６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のように複数の表示パネルを組み合わせて用いる場合、表示パネルの枚数分の種類の駆動用基板を用意しなければならず、コストが高くなるという問題がある。
【０００６】
本開示はかかる問題点に鑑みてなされたものであり、その目的は、低コスト化を実現可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の表示パネルは、それぞれが、複数の画素を含む表示領域を有すると共に、表示領域同士を組み合わせて映像を表示することが可能な複数の表示パネルを備え、複数の表示パネルはそれぞれ、画素を駆動するための画素回路と、実装用の端子部とを含む複数種類の駆動用基板のいずれかを有し、複数の表示パネルのうち少なくとも１組以上の表示パネルが、互いに同じ種類の駆動用基板を有するものである。
【０００８】
本開示の表示装置では、表示領域同士を組み合わせて映像を表示することが可能な複数の表示パネルがそれぞれ、画素回路と端子部とを含む複数種類の駆動用基板のうちのいずれかを有する。少なくとも１組以上の表示パネルが、互いに同じ種類の駆動用基板を有することで、表示パネル毎に異なる種類の駆動用基板を設ける場合に比べ、用意する駆動用基板の種類が少なくなる。
【発明の効果】
【０００９】
本開示の表示装置では、表示領域同士を組み合わせて映像を表示することが可能な複数の表示パネルがそれぞれ、画素回路と端子部とを含む複数種類の駆動用基板のいずれかを有し、少なくとも１組以上の表示パネルが、互いに同じ種類の駆動用基板を有する。これにより、表示パネル毎に異なる種類の駆動用基板を設ける場合に比べ、用意する駆動用基板の種類が少なくすることができる。よって、低コスト化を実現可能となる。
【００１０】
なお、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
【図面の簡単な説明】
【００１１】
【図１】本開示の一実施の形態に係る表示装置の全体構成を表す機能ブロック図である。
【図２】図１に示した表示パネルの構成を表す断面図である。
【図３Ａ】バックプレーン上に形成される発光素子の一例を説明するための断面図である。
【図３Ｂ】バックプレーン上に形成される発光素子の一例を説明するための断面図である。
【図４Ａ】バックプレーンの構成を説明するための平面模式図である。
【図４Ｂ】バックプレーンの構成を説明するための平面模式図である。
【図５】各画素（サブピクセル）の回路構成（画素回路）の一例を表す図である。
【図６】出射光の色配列の一例を表す平面模式図である。
【図７】図１に示した表示パネル全体における色配列の一例を表す平面模式図である。
【図８】色配列（Ｒ，Ｇ，Ｂ，Ｗ）と画素回路のレイアウトの一例を表す平面模式図である。
【図９】色配列（Ｒ，Ｇ，Ｂ，Ｗ）と画素回路のレイアウトの一例を表す平面模式図である。
【図１０】他の色配列（Ｒ，Ｇ，Ｂ）と画素回路のレイアウトの一例を表す図である。
【図１１】他の色配列（Ｒ，Ｇ，Ｂ）と画素回路のレイアウトの一例を表す図である。
【図１２】比較例に係る表示パネルの構成を表す模式図である。
【図１３】図１に示した表示パネル（左上）のバックプレーンと、色配列の一例を示す模式図である。
【図１４】図１に示した表示パネル（右下）のバックプレーンと、色配列（変換前）の一例を示す模式図である。
【図１５】図１に示した表示パネル（右下）のバックプレーンと、色配列（変換後）の一例を示す模式図である。
【図１６】変形例１に係る表示パネル全体における色配列の一例を表す平面模式図である。
【図１７】変形例２に係る表示装置の全体構成を表す機能ブロック図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（２種類のバックプレーンを用いて４枚の表示パネルを表示駆動することが可能な表示装置の例）
２．変形例１（色配列がパネル間で同一でない場合の例）
３．変形例２（６枚の表示パネルを用いた場合の例）
【００１３】
＜実施の形態＞
[構成]
図１は、本開示の一実施の形態に係る表示装置（表示装置１）の全体構成を表したものである。この表示装置１は、いわゆるタイリングディスプレイであり、複数の表示パネル（ここでは計４枚の表示パネル１Ａ，１Ｂ，１Ｃ，１Ｄ）を備える。これらの表示パネル１Ａ〜１Ｄは、例えば２×２の領域に２次元配置され、これらの表示パネル１Ａ〜１Ｄの各表示領域を組み合わせて映像を表示することが可能なものである。なお、図１中の「Ａ」「Ｂ」とその向きは、用いられるバックプレーンの種類と配置状態を模式的に表したものである。表示パネル１Ａ〜１Ｄにおいて用いられるバックプレーンの種類とレイアウトについては後述する。
【００１４】
この表示装置１では、表示パネル１Ａ〜１Ｄのそれぞれに対して、表示駆動用のドライバＩＣ（integrated circuit）が接続されている。具体的には、表示パネル１Ａには、例えば信号線駆動回路１２０Ａと走査線駆動回路１３０Ａとが、例えばＣＯＦ（Chip on film）１４０により実装されている。なお、これらのドライバＩＣは表示パネル１Ａに直に形成されて（内蔵されて）いてもよいし、他の手法、例えばＣＯＧ（Chip on glass）により実装されていてもよい。また、後述するように、発光（表示）素子として、有機電界発光素子が形成される場合には、表示パネル１Ａには、更に電源線駆動回路（図示せず）が接続される。表示パネル１Ｂについても、表示パネル１Ａと同様、例えば信号線駆動回路１２０Ｂと走査線駆動回路１３０ＢとがＣＯＦ１４０を介して接続されている。同様に、表示パネル１Ｃには、例えば信号線駆動回路１２０Ｃと走査線駆動回路１３０ＣとがＣＯＦ１４０を介して接続され、表示パネル１Ｄには、例えば信号線駆動回路１２０Ｄと走査線駆動回路１３０ＤとがＣＯＦ１４０を介して接続されている。
【００１５】
信号線駆動回路１２０Ａ〜１２０Ｄと、走査線駆動回路１３０Ａ〜１３０Ｄとはいずれも、駆動制御部１１０に接続されている。外部から入力された映像信号Ｄinに基づいて、表示パネル１Ａ〜１Ｄのそれぞれにおいて独立した表示駆動制御が可能となっている。駆動制御部１１０は、例えばタイミングコントローラ１１１と、ガンマ調整部１１２ａ〜１１２ｄとを含む。以下、各部の具体的な構成について説明する。
【００１６】
（表示パネル１Ａ〜１Ｄ）
表示パネル１Ａ〜１Ｄはそれぞれ、マトリクス状に配置された複数の画素Ｐを有する。表示パネル１Ａ〜１Ｄは、信号線駆動回路１２０Ａ〜１２０Ｄと、走査線駆動回路１３０Ａ〜１３０Ｄとによる表示駆動により、各画素Ｐがアクティブマトリクス駆動され、これにより、外部から入力された映像信号Ｄinに基づく映像表示を行うものである。なお、各図において、画素Ｐおよび後述の端子部１３０の個数やピッチ、サイズなどは説明上簡略化して示したものであり、実際のものとは異なっている。
【００１７】
これらの表示パネル１Ａ〜１Ｄの各面形状は、例えば矩形状または方形状（ここでは矩形状）である。表示パネル１Ａ〜１Ｄは、全体として田の字状となるように隣接して配置されている。詳細には、表示パネル１Ａ〜１Ｄは、例えば図示しない筐体あるいは基板などの上に、敷き詰めて配置されている。これらの表示パネル１Ａ〜１Ｄの各表示領域を組み合わせてなる領域が、表示装置１の表示領域（表示領域１０）となっている。なお、以下では、表示パネル１Ａ〜１Ｄを特に区別しない場合には、代表して表示パネル１Ａを例に挙げて説明を行う。
【００１８】
図２は、表示パネル１Ａの断面構成を表したものである。このように、表示パネル１Ａでは、第１基板１２上に、回路形成層１３、表示（発光）機能層１４、カラーフィルタ層１５および第２基板１６がこの順に設けられている。第１基板１２と回路形成層１３とが、後述のバックプレーン１１Ａに相当する。回路形成層１３には、後述の画素回路（画素回路１５０）が形成されている。
【００１９】
表示機能層１４は、例えば有機電界発光素子あるいは液晶表示素子などの表示素子（発光素子）を含む層である。これらの表示素子は、画素Ｐ（サブピクセル）毎に形成されている。図３Ａおよび図３Ｂに、一例として有機電界発光素子を形成した場合の断面構成について示す。
【００２０】
図３Ａに示したように、バックプレーン１１Ａの上に、例えば下部電極１４１、絶縁膜１４２、発光層（有機電界発光層）１４３、上部電極１４４および樹脂層１４５がこの順に形成されている。発光層１４３は、例えば白色光を発するものであり、全画素Ｐにわたって形成されている。この白色光がカラーフィルタ層１５を通過することにより、各画素Ｐから例えばＲ，Ｇ，ＢあるいはＷの色光が出射するようになっている。カラーフィルタ層１５は、画素Ｐ毎に選択的な波長を透過するように構成されている。ここでは、赤色光を選択的に透過させる赤色フィルタ１５Ｒと、緑色光を選択的に透過させる緑色フィルタ１５Ｇと青色光を選択的に透過させる青色フィルタ１５Ｂとを図示している。なお、図示は省略するが、Ｗ画素ではカラーフィルタを形成しなくともよい。また、図３Ｂに示したように、画素Ｐ毎に発光層（赤色発光層１４３Ｒ，緑色発光層１４３Ｇ，青色発光層１４３Ｂ）を塗り分けてもよい。この場合、カラーフィルタ層１５は、設けられていてもよいが、設けられていなくともよい。画素Ｐでは、カラーフィルタ層１５を透過して、あるいは発光層１４３（１４３Ｒ，１４３Ｇ，１４３Ｂ）から発せられた色光に基づいて、Ｒ，Ｇ，Ｂ，ＷあるいはＲ，Ｇ，Ｂの表示がなされる。これらのＲ，Ｇ，Ｂ，ＷあるいはＲ，Ｇ，Ｂの色光を発する画素Ｐの組が、１つのピクセルを構成している。
【００２１】
このような表示パネル１Ａ〜１Ｄはそれぞれ、複数種類のバックプレーンのうちのいずれかを用いて構成されている（複数種類のバックプレーンのうちのいずれかを有している）。本実施の形態では、４枚の表示パネル１Ａ〜１Ｄのそれぞれに、２種類のバックプレーン（バックプレーン１１Ａ，１１Ｂ）のうちのどちらかが用いられている。
【００２２】
図４Ａは、バックプレーン１１Ａの構成を、図４Ｂはバックプレーン１１Ｂの構成をそれぞれ表したものである。図４Ａに示したように、バックプレーン１１Ａは、表示領域１０の一部に相当する領域（領域１０Ａ）に画素Ｐ毎に画素回路１５０を有している。換言すると、バックプレーン１１Ａには、複数の画素回路１５０が２次元配置されている。この画素回路１５０の形成領域（即ち領域１０Ａ）の周辺領域のうちの矩形状の２辺に沿った領域Ｘ１，Ｙ１に、実装用の端子部１３０が配置されている。具体的には、矩形状の左右上下に配置された４辺のうち左側と上側の２辺に沿って、端子部１３０が複数配置されている。この端子部１３０は、上述の信号線駆動回路１２０Ａ〜１２０Ｄあるいは走査線駆動回路１３０Ａ〜１３０Ｄなどと配線接続するためのパッドである。一方、図４Ｂに示したように、バックプレーン１１Ｂは、表示領域１０の一部に相当する領域（領域１０Ｂ）に画素Ｐ毎に画素回路１５０を有している（バックプレーン１１Ｂには、複数の画素回路１５０が２次元配置されている）。この画素回路１５０の形成領域（即ち領域１０Ｂ）の周辺領域のうちの矩形状の２辺に沿った領域Ｘ２，Ｙ２に、実装用の端子部１３０が配置されている。具体的には、例えば矩形状の左右上下の４辺のうち左側と下側の２辺に沿って、端子部１３０が複数配置されている。このように、バックプレーン１１Ａ，１１Ｂでは、例えば端子部１３０のレイアウト（例えば位置）が異なっている。
【００２３】
これらのバックプレーン１１Ａ，１１Ｂのうちバックプレーン１１Ａが、表示パネル１Ａ，１Ｄに配置され、バックプレーン１１Ｂが、表示パネル１Ｂ，１Ｃに配置されている。即ち、表示パネル１Ａ，１Ｄの組には、互いに同じ種類のバックプレーンとしてバックプレーン１１Ａが用いられ、表示パネル１Ｂ，１Ｃの組には、互いに同じ種類のバックプレーンとしてバックプレーン１１Ｂが用いられている。なお、バックプレーンの「種類」は、例えば画素回路１５０および端子部１３０のレイアウトによって区別され、「同じ種類」とは、例えば画素回路１５０および端子部１３０のレイアウトが略同一であることを意味するものとする。即ち、画素回路１５０および端子部１３０の位置や形状、個数などが概ね等しいものであればよく、設計上多少の誤差が生じていてもよいし、局部的なレイアウト変更がなされたものなども含むものとする。
【００２４】
これらの表示パネル１Ａ，１Ｄでは、バックプレーン１１Ａが互いに回転対称（詳細には点対称）となるように配置されている。即ち、表示パネル１Ａにおけるバックプレーン１１Ａの配置を基準にして、表示パネル１Ｄではバックプレーン１１Ａが１８０°回転した状態で配置されている。このため、表示パネル１Ｄでは、矩形状の左右上下の４辺のうちの右側と下側の２辺に沿った領域に、端子部１３０が配置される。
【００２５】
一方、表示パネル１Ｂ，１Ｃでは、バックプレーン１１Ｂが互いに回転対称（詳細には点対称）となるように配置されている。即ち、表示パネル１Ｂにおけるバックプレーン１１Ｂの配置を基準にして、表示パネル１Ｃではバックプレーン１１Ｂが１８０°回転した状態で配置されている。このため、表示パネル１Ｃでは、矩形状の左右上下の４辺のうちの右側と上側の２辺に沿った領域に、端子部１３０が配置される。
【００２６】
図５は、画素回路１５０の回路構成を、信号線ＤＴＬ、走査線ＷＳＬ、電源線ＤＳＬおよび有機電界発光素子ＯＬＥＤと共に示したものである。このように、各画素Ｐは、例えば、画素回路１５０と、有機電界発光素子ＯＬＥＤとを有している。画素回路１５０は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓを含み、いわゆる２Ｔｒ１Ｃの回路構成を有している。書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号に対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタＴｒ２は、信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、有機電界発光素子ＯＬＥＤを駆動するものであり、有機電界発光素子ＯＬＥＤに直列に接続されている。駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機電界発光素子ＯＬＥＤに流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路１５０は、上述の２Ｔｒ１Ｃの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【００２７】
駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。
【００２８】
各表示パネル１Ａ〜１Ｄは、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＤＳＬとを有している。走査線ＷＳＬは、各画素Ｐの選択に用いられるものである。信号線ＤＴＬは、映像信号に応じた信号電圧の、各画素Ｐへの供給に用いられるものである。電源線ＤＳＬは、各画素Ｐへの駆動電流の供給に用いられるものである。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、画素Ｐが設けられている。各信号線ＤＴＬは、後述の信号線駆動回路２３の出力端（図示せず）と、書込トランジスタＴｒ２のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述の走査線駆動回路２４の出力端（図示せず）と、書込トランジスタＴｒ２のゲートに接続されている。各電源線ＤＳＬは、固定の電圧を出力する電源の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインに接続されている。
【００２９】
書込トランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書込トランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書込トランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機電界発光素子ＯＬＥＤのアノードに接続されている。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に挿入されている。
【００３０】
このようなバックプレーン１１Ａの各画素回路１５０と１対１対応で、上述したような素子構成に基づく出射光の色（Ｒ，Ｇ，ＢあるいはＷなど）が配置される（割り当てられる）。その一例を図６に模式的に示す。ここでは、Ｒ，Ｇ，Ｂ，Ｗの４つのサブピクセルの組を１つのピクセルとしており、Ｒ，Ｇ，Ｂ，Ｗの色配列が、田の字状に配置されている。
【００３１】
図１に示したように、駆動制御部１１０のタイミングコントローラ１１１は、例えば信号線駆動回路１２０Ａ〜１２０Ｄおよび走査線駆動回路１３０Ａ〜１３０Ｄの各回路が連動して動作するように制御するものである。このタイミングコントローラ１１１は、例えば、外部から入力された映像信号Ｄinに応じて、上述した各回路に対して制御信号を出力するものである。
【００３２】
ガンマ調整部１１２ａ〜１１２ｄは、表示パネル１Ａ〜１Ｄのそれぞれに対して個別に設けられており、例えば、外部から入力されたデジタルの映像信号Ｄinに対してガンマ調整（ガンマ補正）を行い、それにより得られた映像信号を信号線駆動回路１２０Ａ〜１２０Ｄに出力するものである。具体的には、ガンマ調整部１１２ａは表示パネル１Ａのガンマ調整を行い、ガンマ調整部１１２ｂは表示パネル１Ｂのガンマ調整を行い、ガンマ調整部１１２ｃは表示パネル１Ｃのガンマ調整を行い、ガンマ調整部１１２ｄは表示パネル１Ｄのガンマ調整を行うものである。なお、駆動制御部１１０では、このガンマ調整の他にも他の信号処理、例えばオーバードライブ補正などが行われてもよい。
【００３３】
信号線駆動回路１２０Ａ〜１２０Ｄは、例えば、タイミングコントローラ１１１からの制御信号に応じて、ガンマ調整部１１２ａ〜１１２ｄから入力された映像信号に対応するアナログの信号電圧を、各信号線ＤＴＬに印加するものである。
【００３４】
走査線駆動回路１３０Ａ〜１３０Ｄは、例えば、タイミングコントローラ１１１からの制御信号に応じて、複数の走査線ＷＳＬを所定の単位ごとに順次選択するものである。走査線駆動回路１３０Ａ〜１３０Ｄは、例えば、１または複数の走査線ＷＳＬを所定のシーケンスで選択することにより、Ｖｔｈ補正や信号電圧の書き込み、μ補正などを所望の順番で実行させるものである。ここで、Ｖｔｈ補正とは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタの閾値電圧に近づける補正動作を指している。信号電圧の書き込みとは、駆動トランジスタＴｒ１のゲートに対して、信号電圧を、書込トランジスタＴｒ２を介して書き込む動作を指している。μ補正とは、駆動トランジスタＴｒ１のゲート−ソース間に保持される電圧Ｖｇｓを、駆動トランジスタＴｒ１の移動度μの大きさに応じて補正する動作を指している。
【００３５】
本実施の形態では、上記のようなバックプレーン１１Ａ，１１Ｂのレイアウト（バックプレーン１１Ａ，１１Ｂのそれぞれが回転対称となるように配置されたレイアウト）に対し、表示パネル１Ａ〜１Ｄの全てにおいて色配列が同一となるように構成されている。具体的には、上述したようなカラーフィルタ層１５（図２）の各色フィルタの配置、あるいは発光層の塗り分けなどにより、色配列（例えばＲＧＢＷの田の字状配列）がパネル間で同一となっている（揃っている）。図７に、そのような表示パネル１Ａ〜１Ｄの色配列（色配列ＣＰ１）の一例について示す。このように、表示パネル１Ａ〜１Ｄのいずれにおいても、対応する画素位置の出射光の色が同じとなるように構成されている（表示パネル１Ａ〜１Ｄのいずれも、同一の色配列ＣＰ１を有している）。
【００３６】
図８および図９に、図７に示した表示パネル１Ａ〜１Ｄのうちの中央のブロック領域ｓｑ１に対応する部分の画素回路１５０のレイアウトおよび色配列の一例について示す。このように、表示パネル１Ａ，１Ｄの組では、バックプレーン１１Ａの画素回路１５０のレイアウトが互いに回転対称（点対称）となっており、表示パネル１Ｂ，１Ｃの組では、バックプレーン１１Ｂの画素回路１５０のレイアウトが互いに回転対称（点対称）となっている。この一方で、表示パネル１Ａ〜１Ｄでは、バックプレーン１１Ａ，１１Ｂのレイアウトに拘らず、Ｒ，Ｇ，Ｂ，Ｗの色配列が同一である。なお、図９の例は、図８の例における画素回路１５０を、表示パネル１Ａ，１Ｃ間と、表示パネル１Ｂ，１Ｄ間とのそれぞれにおいてミラー配置（反転配置）とした場合の構成例である。
【００３７】
なお、上記のようなＲ，Ｇ，Ｂ，Ｗの４画素構成に限らず、Ｒ，Ｇ，Ｂの３画素構成であってもよい。即ち、Ｒ，Ｇ，Ｂの３つのサブピクセルの組を１つのピクセルとして映像表示を行う構成であってもよい。この場合の例を図１０および図１１に示す。このように３画素構成の場合には、例えばストライプ状にＲ，Ｇ，Ｂの画素Ｐが配される。この場合にも、表示パネル１Ａ，１Ｄの組では、バックプレーン１１Ａの画素回路１５０のレイアウトが互いに回転対称（点対称）となっており、表示パネル１Ｂ，１Ｃの組では、バックプレーン１１Ｂの画素回路１５０のレイアウトが互いに回転対称（点対称）となっている。一方で、表示パネル１Ａ〜１Ｄでは、バックプレーン１１Ａ，１１Ｂのレイアウトに拘らず、Ｒ，Ｇ，Ｂの色配列が同一である。なお、図１１の例は、図１０の例における画素回路１５０を、表示パネル１Ａ，１Ｃ間と、表示パネル１Ｂ，１Ｄ間とのそれぞれにおいてミラー配置（反転配置）とした場合の構成例である。
【００３８】
［作用，効果］
本実施の形態では、表示パネル１Ａ〜１Ｄがそれぞれ、駆動制御部１１０と信号線駆動回路１２０Ａ〜１２０Ｄおよび走査線駆動回路１３０Ａ〜１３０Ｄとによって表示駆動されることにより、表示パネル１Ａ〜１Ｄの各表示領域を組み合わせてなる表示領域１０に、映像を表示することができる。これらの表示パネル１Ａ〜１Ｄがそれぞれ、画素回路１５０と端子部１３０とを含む複数種類のバックプレーン１１Ａ，１１Ｂのいずれかを有している。具体的には、表示パネル１Ａ，１Ｄの組と、表示パネル１Ｂ，１Ｃの組とが、それぞれ互いに同じ種類のバックプレーン１１Ａ，１１Ｂを有している。
【００３９】
ここで、図１２に、本実施の形態の比較例に係る表示パネル１０１Ａ〜１０１Ｄの構成について示す。この比較例においても、表示パネル１０１Ａ〜１０１Ｄのそれぞれが、ＣＯＦ１０５を介して信号線駆動回路１０３と走査線駆動回路１０４とに接続されている。但し、この比較例では、表示パネル１０１Ａ〜１０１Ｄのそれぞれに、互いに異なる種類のバックプレーンが用いられている。詳細には、表示パネル１０１Ａ〜１０１Ｄのそれぞれには、画素回路および端子部１０６のレイアウトが互いに異なるバックプレーンが用いられる。つまり、４枚の表示パネル１０１Ａ〜１０１Ｄに対して４種類のバックプレーンを用意しなければならず、コスト高となる。
【００４０】
これに対し、本実施の形態では、表示パネル１Ａ〜１Ｄの枚数（ここでは４枚）よりも少ない種類（ここでは２種類）のバックプレーン１１Ａ，１１Ｂを用いて映像表示を行うことができる。よって、上記比較例に比べ、用意するバックプレーンの種類が少なくなり、低コスト化につながる。
【００４１】
また、具体的には、例えば表示パネル１Ａ，１Ｄの組では、表示パネル１Ａ，１Ｄのそれぞれにおいて、バックプレーン１１Ａが互いに回転対称の位置関係となるように配置されている。また、同様に、表示パネル１Ｂ，１Ｃの組では、表示パネル１Ｂ，１Ｃのそれぞれにおいて、バックプレーン１１Ｂが互いに回転対称の位置関係となるように配置されている。
【００４２】
このようなバックプレーン１１Ａ，１１Ｂのレイアウトに対して、画素Ｐの色配列ＣＰ１は、表示パネル１Ａ〜１Ｄの全てにおいて同一となっている。これにより、画質を向上させることができる。
【００４３】
即ち、色配列ＣＰ１を表示パネル１Ａ〜１Ｄ間で揃えた場合、実際には表示パネル１Ａ，１Ｄ間（あるいは表示パネル１Ｂ，１Ｃ間）のそれぞれにおいてガンマ補正値が異なる。このため、本実施の形態では、表示パネル１Ａ〜１Ｄのそれぞれに対応してガンマ調整部１１２ａ〜１１２ｄを設け、パネル毎に色配列（画素Ｐの出射光の色）に応じたガンマ調整処理を行い、このガンマ調整処理後の映像信号を信号電圧として各表示パネル１Ａ〜１Ｄの画素回路１５０に供給する。
【００４４】
図１３〜図１５に、そのようなガンマ調整処理を説明するための模式図を示す。なお、ここでは表示パネル１Ａ，１Ｄの組を例に挙げる。まず、図１３に示したように、表示パネル１Ａでは、バックプレーン１１Ａの画素回路１５０の２次元配列（説明上「Ｃ１」〜「Ｃ１６」の番号を付す）のうち、画素回路Ｃ１，Ｃ３，Ｃ９，Ｃ１１が、色配列ＣＰ１の「Ｒ」に対応する。また、画素回路Ｃ５，Ｃ７，Ｃ１３，Ｃ１５が、色配列ＣＰ１の「Ｇ」に対応し、画素回路Ｃ６，Ｃ８，Ｃ１４，Ｃ１６が、色配列ＣＰ１の「Ｂ」に対応し、画素回路Ｃ２，Ｃ４，Ｃ１０，Ｃ１２が、色配列ＣＰ１の「Ｗ」に対応する。表示パネル１Ａでは、このような色配列ＣＰ１に対応する画素回路１５０に対してガンマ調整処理が行われ、信号処理後の映像信号Ｖ１が各画素回路１５０に供給される。
【００４５】
ところが、図１４に模式的に示したように、表示パネル１Ｄでは、バックプレーン１１Ａの画素回路１５０の２次元配列は図１３に示した配列から１８０°回転したものとなる。このため、図１４の画素回路１５０に対応する色配列（色配列ＣＰ２）は、色配列ＣＰ１と異なる。そこで、図１５に示したように、表示パネル１Ｄでは、表示パネル１Ａとは異なるガンマ調整処理を行い、信号処理後の映像信号Ｖ２を画素回路１５０へ供給することで、色配列ＣＰ１に対応した映像表示が可能となる。
【００４６】
以上説明したように、本実施の形態では、表示パネル１Ａ〜１Ｄのうちの表示パネル１Ａ，１Ｄの組と、表示パネル１Ｂ，１Ｃの組とが、それぞれ互いに同じ種類のバックプレーン１１Ａ，１１Ｂを有している。具体的には、表示パネル１Ａ〜１Ｄのうち表示パネル１Ａ，１Ｄの組と、表示パネル１Ｂ，１Ｃの組とにおいて、バックプレーン１１Ａあるいはバックプレーン１１Ｂが回転対称となるように配置されている。これにより、パネル枚数と同じ数の種類のバックプレーンを用意する必要がなくなり、低コスト化を実現できる。
【００４７】
また、互いに同じ種類のバックプレーン１１Ａ（あるいは１１Ｂ）を有する表示パネル１Ａ，１Ｄ（あるいは１Ｂ，１Ｃ）間において、カラーフィルタ層における色フィルタの配置あるいは発光層の塗り分け等によって色配列を揃え、またパネル毎に適切なガンマ調整処理を行うことにより、画質を高めることができる。
【００４８】
以下、上記実施の形態の変形例について説明する。なお、上記実施の形態で説明した構成要素と同様の構成要素については同一の符号を付し、適宜その説明を省略するものとする。
【００４９】
＜変形例１＞
図１６は、変形例１に係る表示パネル１Ａ〜１Ｄの構成を表したものである。上記実施の形態では、表示パネル１Ａ〜１Ｄのそれぞれにおいて、色配列を揃えた（同一の色配列とした）が、必ずしも各パネル間で色配列が揃っていなくともよい。例えば本変形例のように、表示パネル１Ａ，１Ｂは色配列ＣＰ１を有する一方、表示パネル１Ｃ，１Ｄでは、色配列ＣＰ１を１８０°回転させてなる色配列ＣＰ２を有していてもよい。このような場合であっても、表示パネル１Ａ，１Ｄの組、および表示パネル１Ｂ，１Ｃの組のそれぞれにおいて、同じ種類のバックプレーンを用いることで、低コスト化を実現することができる。
【００５０】
＜変形例２＞
図１７は、変形例２に係る表示装置の全体構成を表す機能ブロック図である。上記実施の形態では、２×２の領域に計４枚の表示パネル１Ａ〜１Ｄを配置した構成を例に挙げたが、パネルのレイアウトはこれに限定されず、さらに多くの表示パネルを配置させてもよい。例えば、本変形例のように、２×３の領域に計６枚の表示パネル１Ａ〜１Ｆを隣接して配置してもよい。この場合、例えば上記表示パネル１Ａ，１Ｃ間に表示パネル１Ｅが更に配置されると共に、表示パネル１Ｂ，１Ｄ間に表示パネル１Ｆが更に配置される。表示パネル１Ｅ，１Ｆの組において、互いに同じ種類のバックプレーンを用いることができる。なお、表示パネル１Ａ，１Ｄの組と、表示パネル１Ｂ，１Ｃの組とは、上記実施の形態と同様の構成を有する。このため、計６枚の表示パネル１Ａ〜１Ｆに対し、計３種類のバックプレーンを用意すればよく、パネル数分の種類（６種類）のバックプレーンを用意する場合に比べ、低コスト化を実現できる。
【００５１】
なお、配置される表示パネルの枚数や２次元配置のレイアウトは、上述した２×２あるいは２×３の例に限定されるものではない。本開示は、ｍ×ｎ（ｍ，ｎは整数、但しｍ×ｎ＝２以上）の領域に配置された表示パネルに対して広く適用可能である。
【００５２】
以上、実施の形態および適用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路１５０の構成は、上記各実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路１５０の変更に応じて、上述した信号線駆動回路、走査線駆動回路および電源線駆動回路などの他に、必要な駆動回路を追加してもよい。
【００５３】
なお、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００５４】
また、本開示は以下のような構成を取ることができる。
（１）
それぞれが、複数の画素を含む表示領域を有すると共に、前記表示領域同士を組み合わせて映像を表示することが可能な複数の表示パネルを備え、
前記複数の表示パネルはそれぞれ、前記画素を駆動するための画素回路と、実装用の端子部とを含む複数種類の駆動用基板のいずれかを有し、
前記複数の表示パネルのうち少なくとも１組以上の表示パネルが、互いに同じ種類の前記駆動用基板を有する
表示装置。
（２）
前記複数の表示パネルは、全体として２次元配置され、
前記複数種類の駆動用基板のうちの同じ種類の駆動用基板は、互いに回転対称となるように配置されている
上記（１）に記載の表示装置。
（３）
前記複数の画素は、前記表示領域において２次元配置されると共に、２以上の色光のいずれかを出射し、
前記駆動用基板の種類に拘らず、各表示領域における前記画素の出射光の色の配列が同一である
上記（２）に記載の表示装置。
（４）
前記表示パネル毎に、前記駆動用基板の各画素回路に供給する映像信号に対してガンマ調整処理を行う信号処理部を更に備えた
上記（３）に記載の表示装置。
（５）
前記複数の表示パネルとして４つの表示パネルが２×２の領域に２次元配置され、
各表示パネルは、２種類の前記駆動用基板のうちのいずれかを有する
上記（１）〜（４）のいずれかに記載の表示装置。
（６）
前記複数の表示パネルはそれぞれ、矩形状または方形状の面形状を有すると共に、全体として田の字状に隣接して配置されている
上記（５）に記載の表示装置。
（７）
前記駆動用基板の前記端子部は、各表示パネルのうち前記面形状の２辺に沿って配置されている
上記（６）に記載の表示装置。
（８）
前記４つの表示パネルのうち左上に配置された表示パネルと右下に配置された表示パネルの組が互いに同じ種類の駆動用基板を有し、
前記４つの表示パネルのうち右上に配置された表示パネルと左下に配置された表示パネルの組が互いに同じ種類の駆動用基板を有する
上記（５）〜（７）のいずれかに記載の表示装置。
（９）
前記２種類の駆動用基板では、前記画素回路のレイアウトが左右または上下で反転している
上記（５）〜（８）のいずれかに記載の表示装置。
（１０）
前記複数の表示パネルとして６つの表示パネルが２×３の領域に２次元配置され、
各表示パネルは、３種類の前記駆動用基板のうちのいずれかを有する
上記（１）〜（４）のいずれかに記載の表示装置。
（１１）
前記複数種類の駆動用基板のうちの同じ種類の前記駆動用基板では、前記画素回路および前記端子部のレイアウトが略同一である
上記（１）〜（１０）のいずれかに記載の表示装置。
【符号の説明】
【００５５】
１…表示装置、１Ａ〜１Ｆ…表示パネル、１０…表示領域、１１Ａ，１１Ｂ，１１Ｃ…バックプレーン、１２…第１基板、１３…回路形成層、１４…表示（発光）機能層、１５…カラーフィルタ層、１６…第２基板、１１０…駆動制御部、１１１…タイミングコントローラ、１１２ａ〜１１２ｆ…ガンマ調整部、１２０Ａ〜１２０Ｆ…信号線駆動回路、１３０Ａ〜１３０Ｆ…走査線駆動回路、１３０…端子部、１４０…ＣＯＦ、１５０…画素回路、Ｐ…画素。
【図１】
2016009112.tif 000003
【図２】
2016009112.tif 000004
【図３Ａ】
2016009112.tif 000005
【図３Ｂ】
2016009112.tif 000006
【図４Ａ】
2016009112.tif 000007
【図４Ｂ】
2016009112.tif 000008
【図５】
2016009112.tif 000009
【図６】
2016009112.tif 000010
【図７】
2016009112.tif 000011
【図８】
2016009112.tif 000012
【図９】
2016009112.tif 000013
【図１０】
2016009112.tif 000014
【図１１】
2016009112.tif 000015
【図１２】
2016009112.tif 000016
【図１３】
2016009112.tif 000017
【図１４】
2016009112.tif 000018
【図１５】
2016009112.tif 000019
【図１６】
2016009112.tif 000020
【図１７】
2016009112.tif 000021