(57)【要約】【課題】優れた信頼性を有する電子デバイスを提供すること、また、かかる電子デバイスを備える圧力センサー、高度計、電子機器および移動体を提供すること。【解決手段】本発明の物理量センサー１は、基板２と、基板２の一方の面側に配置されているピエゾ抵抗素子５と、基板２の一方の面側に基板２の平面視でピエゾ抵抗素子５を囲んで配置されている壁部６０と、基板２の一方の面側に配置されているビア配線６２２と、壁部６０に対して基板２とは反対側に平面視でビア配線６２２と離れて配置されていて、基板２および壁部６０とともに空洞部Ｓを構成している被覆層６４１と、を備える。【選択図】図１
2016138778.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の前記一方の面側に前記基板の平面視で環状に配置されている壁部と、
前記基板の前記一方の面側に配置されているビア配線と、
前記壁部に対して前記基板とは反対側にあって、前記平面視で前記ビア配線と離れて配置されていて、前記基板および前記壁部とともに内部空間を構成している被覆層と、
を備えることを特徴とする電子デバイス。
【請求項２】
前記被覆層は、貫通孔を有する請求項１に記載の電子デバイス。
【請求項３】
前記被覆層の前記内部空間とは反対側にあって、前記平面視で前記ビア配線と離れて配置されていて前記貫通孔を塞いている封止層を備える請求項２に記載の電子デバイス。
【請求項４】
前記壁部は、シリコン化合物を含む請求項１ないし３のいずれか１項に記載の電子デバイス。
【請求項５】
前記被覆層の厚さをＡとし、前記内部空間の幅をＢとしたとき、
Ａ／Ｂが０．００５以上０．００８以下の範囲内にある請求項１ないし４のいずれか１項に記載の電子デバイス。
【請求項６】
前記被覆層と前記基板との間に配置されている部分を有する配線層を備える請求項１ないし５のいずれか１項に記載の電子デバイス。
【請求項７】
前記基板は、平面視で前記天井部と少なくとも一部が重なる位置に、受圧により撓み変形するダイヤフラム部を有し、
前記ダイヤフラム部は、歪みにより電気信号を出力するセンサー素子を備えている請求項１ないし６のいずれか１項に記載の電子デバイス。
【請求項８】
前記基板の前記一方の面側に配置されている回路部を備える請求項１ないし７のいずれか１項に記載の電子デバイス。
【請求項９】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする圧力センサー。
【請求項１０】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする高度計。
【請求項１１】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする電子機器。
【請求項１２】
請求項１ないし８のいずれか１項に記載の電子デバイスを備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス、圧力センサー、高度計、電子機器および移動体に関するものである。
【背景技術】
【０００２】
半導体製造プロセスを用いて形成された空洞部を有する電子デバイスが知られている（例えば、特許文献１参照）。このような電子デバイスの一例としては、例えば、特許文献１に記載の電子装置が挙げられ、この電子装置は、基板と、基板の上方に配置された機能素子と、機能素子が収容された空洞部を画成する被覆構造体と、を含み、被覆構造体が、空洞部に連通する貫通孔を有し、かつ空洞部の上方に配置される第１被覆層と、第１被覆層の上方に配置され、第１被覆層の貫通孔を塞ぐ第２被覆層と、を有する。ここで、空洞部は、第１被覆層の貫通孔を通じたエッチングにより形成される。
【０００３】
また、特許文献１に記載の電子装置では、被覆構造体が平面視において機能素子を囲む形状を有する包囲壁を有する。この包囲壁は、第１金属層および第２金属層が基板側から第１金属層、第２金属層の順で積層されて構成されている。そして、第２金属層は、第１被覆層と一体で形成されている。
【０００４】
しかし、特許文献１に記載の電子装置では、第１金属層と第２金属層との間にビア配線が配置されているため、第２金属層（第１被覆層）にビア配線の形状に倣って段差が形成されてしまい、その段差が第２金属層の亀裂の発生原因となるという問題があった。例えば、気圧変化が生じたとき等において、第２金属層の段差に応力が集中し、第２金属層に亀裂が生じる。第２金属層に亀裂が生じると、第１被覆層および第２被覆層の潰れが生じやすくなったり、第１被覆層の貫通孔を通じたエッチングにより空洞部を形成する際にエッチング液が不本意な箇所に侵入して空洞部の真空漏れや包囲壁の強度不足等の問題が生じたりする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−４５８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、優れた信頼性を有する電子デバイスを提供すること、また、かかる電子デバイスを備える圧力センサー、高度計、電子機器および移動体を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的は、下記の本発明により達成される。
［適用例１］
本発明の電子デバイスは、基板と、
前記基板の前記一方の面側に前記基板の平面視で環状に配置されている壁部と、
前記基板の前記一方の面側に配置されているビア配線と、
前記壁部に対して前記基板とは反対側にあって、前記平面視で前記ビア配線と離れて配置されていて、前記基板および前記壁部とともに内部空間を構成している被覆層と、
を備えることを特徴とする。
【０００８】
このような電子デバイスによれば、被覆層が平面視でビア配線と離れて配置されているため、被覆層にビア配線の形状に倣って段差が形成されてしまうのを防止または低減することができる。そのため、被覆層に亀裂が生じるのを防止または低減することができる。よって、優れた信頼性を有する電子デバイスを提供することができる。
【０００９】
［適用例２］
本発明の電子デバイスでは、前記被覆層は、貫通孔を有することが好ましい。
これにより、電子デバイスを製造する際、貫通孔をリリースホールとして用い、リリースホールを通じたエッチング（リリースエッチング）により内部空間を形成することができる。また、このようなエッチングにより内部空間を形成する際、仮に被覆層に段差や亀裂が生じていると、エッチング液が不本意な箇所に侵入して内部空間の真空漏れや壁部の強度不足等の問題を生じる。したがって、このような電子デバイスにおいて、本発明を適用すると、かかる問題を防止または低減することができる。
【００１０】
［適用例３］
本発明の電子デバイスでは、前記被覆層の前記内部空間とは反対側にあって、前記平面視で前記ビア配線と離れて配置されていて前記貫通孔を塞いている封止層を備えることが好ましい。
これにより、封止層の剥がれを防止または低減することができる。
【００１１】
［適用例４］
本発明の電子デバイスでは、前記壁部は、シリコン化合物を含むことが好ましい。
これにより、半導体製造プロセスを用いて壁部を形成することができる。
【００１２】
［適用例５］
本発明の電子デバイスでは、前記被覆層の厚さをＡとし、前記内部空間の幅をＢとしたとき、
Ａ／Ｂが０．００５以上０．００８以下の範囲内にあることが好ましい。
【００１３】
このようなＡ／Ｂの範囲内にあるとき、被覆層が潰れやすく、仮に被覆層に段差が生じていると、被覆層に亀裂が生じやすい。したがって、このような場合において、本発明を適用すると、その効果が顕著となる。
【００１４】
［適用例６］
本発明の電子デバイスでは、前記被覆層と前記基板との間に配置されている部分を有する配線層を備えることが好ましい。
【００１５】
これにより、リリースエッチングの際の面方向でのエッチング速度を配線層により低下させることができる。そのため、配線層の形状を適宜設計することで、内部空間の平面視形状を調整することができる。
【００１６】
［適用例７］
本発明の電子デバイスでは、前記基板は、平面視で前記天井部と少なくとも一部が重なる位置に、受圧により撓み変形するダイヤフラム部を有し、
前記ダイヤフラム部は、歪みにより電気信号を出力するセンサー素子を備えていることが好ましい。
【００１７】
これにより、圧力を検出可能な電子デバイス（物理量センサー）を実現することができる。
【００１８】
［適用例８］
本発明の電子デバイスでは、前記基板の前記一方の面側に配置されている回路部を備えることが好ましい。
【００１９】
これにより、ダイヤフラム部と回路部とを１チップ化した電子デバイスを実現することができる。
【００２０】
［適用例９］
本発明の圧力センサーは、本発明の電子デバイスを備えることを特徴とする。
これにより、優れた信頼性を有する圧力センサーを提供することができる。
【００２１】
［適用例１０］
本発明の高度計は、本発明の電子デバイスを備えることを特徴とする。
これにより、優れた信頼性を有する高度計を提供することができる。
【００２２】
［適用例１１］
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、優れた信頼性を有する電子機器を提供することができる。
【００２３】
［適用例１２］
本発明の移動体は、本発明の電子デバイスを備えることを特徴とする。
これにより、優れた信頼性を有する移動体を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態に係る電子デバイス（物理量センサー）を示す断面図である。
【図２】図１に示す物理量センサーのピエゾ抵抗素子（センサー素子）および壁部の配置を示す平面図である。
【図３】図１に示す物理量センサーの作用を説明するための図であって、（ａ）は加圧状態を示す断面図、（ｂ）は加圧状態を示す平面図である。
【図４】図１に示す物理量センサーの製造工程を示す図である。
【図５】図１に示す物理量センサーの製造工程を示す図である。
【図６】図１に示す物理量センサーの製造工程を示す図である。
【図７】本発明の第２実施形態に係る電子デバイス（物理量センサー）を示す断面図である。
【図８】図７に示す物理量センサーのピエゾ抵抗素子（センサー素子）および壁部の配置を示す平面図である。
【図９】本発明の第２実施形態に係る電子デバイス（振動子）を示す断面図である。
【図１０】図９に示す振動子が備える共振子を説明するための図であって、（ａ）は断面図、（ｂ）は平面図である。
【図１１】本発明の圧力センサーの一例を示す断面図である。
【図１２】本発明の高度計の一例を示す斜視図である。
【図１３】本発明の電子機器の一例を示す正面図である。
【図１４】本発明の移動体の一例を示す斜視図である。
【発明を実施するための形態】
【００２５】
以下、本発明の電子デバイス、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。
【００２６】
１．電子デバイス
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電子デバイス（物理量センサー）を示す断面図である。図２は、図１に示す物理量センサーのピエゾ抵抗素子（センサー素子）および壁部の配置を示す平面図である。図３は、図１に示す物理量センサーの作用を説明するための図であって、図３（ａ）は加圧状態を示す断面図、図３（ｂ）は加圧状態を示す平面図である。なお、以下では、説明の便宜上、図１中の上側を「上」、下側を「下」という。
【００２７】
図１に示す電子デバイスである物理量センサー１は、ダイヤフラム部２０を有する基板２と、ダイヤフラム部２０に配置されている機能素子である複数のピエゾ抵抗素子５（センサー素子）と、基板２とともに空洞部Ｓ（内部空間）を形成している積層構造体６と、基板２と積層構造体６との間に配置されている中間層３と、を備えている。
【００２８】
以下、物理量センサー１を構成する各部を順次説明する。
−基板−
基板２は、半導体基板２１と、半導体基板２１の一方の面上に設けられた絶縁膜２２と、絶縁膜２２の半導体基板２１とは反対側の面上に設けられた絶縁膜２３と、を有している。
【００２９】
半導体基板２１は、単結晶シリコンで構成されているシリコン層２１１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２１２（ボックス層）と、単結晶シリコンで構成されているシリコン層２１３（デバイス層）とがこの順で積層されたＳＯＩ基板である。なお、半導体基板２１は、ＳＯＩ基板に限定されず、例えば、単結晶シリコン基板等の他の半導体基板であってもよい。
【００３０】
絶縁膜２２は、例えば、シリコン酸化膜であり、絶縁性を有する。また、絶縁膜２３は、例えば、シリコン窒化膜であり、絶縁性を有するとともに、フッ酸を含むエッチング液に対する耐性をも有する。ここで、半導体基板２１（シリコン層２１３）と絶縁膜２３（シリコン窒化膜）との間に絶縁膜２２（シリコン酸化膜）が介在していることにより、絶縁膜２３の成膜時に生じた応力が半導体基板２１に伝わるのを絶縁膜２２により緩和することができる。また、絶縁膜２２は、半導体基板２１およびその上方に半導体回路を形成する場合、素子間分離膜として用いることもできる。なお、絶縁膜２２、２３は、前述した構成材料に限定されず、また、必要に応じて、絶縁膜２２、２３のうちのいずれか一方を省略してもよい。
【００３１】
このような基板２の絶縁膜２３上には、パターニングされた中間層３が配置されている。この中間層３は、平面視でダイヤフラム部２０の周囲を囲むように形成されており、中間層３の上面と基板２の上面との間であって、ダイヤフラム部２０の中心側（内側）に中間層３の厚さ分の段差部を形成する。これにより、ダイヤフラム部２０が受圧により撓み変形したとき、ダイヤフラム部２０の段差部との間の境界部分に応力を集中させることができる。そのため、かかる境界部分（またはその付近）にピエゾ抵抗素子５を配置することにより、検出感度を向上させることができる。
【００３２】
この中間層３は、例えば、単結晶シリコン、多結晶シリコン（ポリシリコン）またはアモルファスシリコンで構成されている。また、中間層３は、例えば、単結晶シリコン、多結晶シリコン（ポリシリコン）またはアモルファスシリコンにリン、ボロン等の不純物をドープ（拡散または注入）して構成されていてもよい。この場合、中間層３は、導電性を有するため、例えば、中間層３の一部を、回路部６９が有するＭＯＳトランジスタ（図示せず）のゲート電極として用いることができる。また、中間層３の一部を配線として用いることもできる。
【００３３】
このような基板２には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部２０が設けられている。ダイヤフラム部２０は、半導体基板２１の下面に有底の凹部２４を設けることで形成されている。すなわち、ダイヤフラム部２０は、基板２の一方の面に開口している凹部２４の底部を含んで構成されている。このダイヤフラム部２０は、その下面が受圧面２５となっている。本実施形態では、図２に示すように、ダイヤフラム部２０は、正方形（矩形）の平面視形状である。
【００３４】
本実施形態の基板２では、凹部２４がシリコン層２１１を貫通しており、ダイヤフラム部２０が酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の４層で構成されている。ここで、酸化シリコン層２１２は、後述するように、物理量センサー１の製造工程において凹部２４をエッチングにより形成する際にエッチングストップ層として利用することができ、ダイヤフラム部２０の厚さの製品ごとのバラツキを少なくすることができる。
【００３５】
なお、凹部２４がシリコン層２１１を貫通せず、ダイヤフラム部２０がシリコン層２１１の薄肉部、酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の５層で構成されていてもよい。
【００３６】
−ピエゾ抵抗素子（機能素子）−
複数のピエゾ抵抗素子５は、図１に示すように、それぞれ、ダイヤフラム部２０の空洞部Ｓ側に形成されている。ここで、ピエゾ抵抗素子５は、半導体基板２１のシリコン層２１３に形成されている。
【００３７】
図２に示すように、複数のピエゾ抵抗素子５は、ダイヤフラム部２０の外周部に配置されている複数のピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄで構成されている。
【００３８】
基板２の厚さ方向から見た平面視（以下、単に「平面視」という）で四角形をなすダイヤフラム部２０の４つの辺にそれぞれ対応して、ピエゾ抵抗素子５ａ、ピエゾ抵抗素子５ｂ、ピエゾ抵抗素子５ｃ、ピエゾ抵抗素子５ｄが配置されている。
【００３９】
ピエゾ抵抗素子５ａは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子５ａの両端部には、１対の配線２１４ａが電気的に接続されている。同様に、ピエゾ抵抗素子５ｂは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている。そして、ピエゾ抵抗素子５ｂの両端部には、１対の配線２１４ｂが電気的に接続されている。
【００４０】
一方、ピエゾ抵抗素子５ｃは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子５ｃの両端部には、１対の配線２１４ｃが電気的に接続されている。同様に、ピエゾ抵抗素子５ｄは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている。そして、ピエゾ抵抗素子５ｄの両端部には、１対の配線２１４ｄが電気的に接続されている。
【００４１】
なお、以下では、配線２１４ａ、２１４ｂ、２１４ｃ、２１４ｄをまとめて「配線２１４」ともいう。
【００４２】
このようなピエゾ抵抗素子５および配線２１４は、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したシリコン（単結晶シリコン）で構成されている。ここで、配線２１４における不純物のドープ濃度は、ピエゾ抵抗素子５における不純物のドープ濃度よりも高い。なお、配線２１４は、金属で構成されていてもよい。
【００４３】
また、複数のピエゾ抵抗素子５は、例えば、自然状態における抵抗値が互いに等しくなるように構成されている。
【００４４】
以上説明したようなピエゾ抵抗素子５は、配線２１４等を介して、ブリッジ回路（ホイートストンブリッジ回路）を構成している。このブリッジ回路には、駆動電圧を供給する駆動回路（図示せず）が接続されている。そして、このブリッジ回路では、ピエゾ抵抗素子５の抵抗値に応じた電位差を有する信号が検出信号として出力される。
【００４５】
−積層構造体−
積層構造体６は、前述した基板２との間に空洞部Ｓを画成するように形成されている。ここで、積層構造体６は、ダイヤフラム部２０のピエゾ抵抗素子５側に配置されていてダイヤフラム部２０（または基板２）とともに空洞部Ｓ（内部空間）を区画形成（構成）している。
【００４６】
この積層構造体６は、基板２上に平面視でピエゾ抵抗素子５を取り囲むように形成された層間絶縁膜６１と、層間絶縁膜６１上に形成された配線層６２と、配線層６２および層間絶縁膜６１上に形成された層間絶縁膜６３と、層間絶縁膜６３上に形成され、複数の細孔６４２（貫通孔）を備えた被覆層６４１を有する配線層６４と、配線層６４および層間絶縁膜６３上に形成された表面保護膜６５と、被覆層６４１上に設けられた封止層６６とを有している。
【００４７】
層間絶縁膜６１、６３は、それぞれ、例えば、シリコン酸化膜で構成されている。また、配線層６２、６４および封止層６６は、それぞれ、アルミニウム等の金属で構成されている。また、封止層６６は、被覆層６４１が有する複数の細孔６４２を封止している。また、表面保護膜６５は、シリコン酸化膜であるＳｉＯ２層６５１と、シリコン窒化膜であるＳｉＮ層６５２とがこの順で積層されて構成されている。ここで、主としてＳｉＮ層６５２が表面保護の機能を有し、ＳｉＯ２層６５１は、ＳｉＮ層６５２との間の密着性や平坦性を高める機能を有する。
【００４８】
また、配線層６２は、層間絶縁膜６１と層間絶縁膜６３との間に配置されている配線部６２１と、配線部６２１に接続されていて層間絶縁膜６１を貫通しているビア配線６２２と、層間絶縁膜６１と層間絶縁膜６３との間にビア配線６２２よりも空洞部Ｓ側に配置されているガード部６２３と、を有する。
【００４９】
また、配線層６４は、空洞部Ｓを覆っていて複数の細孔６４２を有する被覆層６４１と、層間絶縁膜６３を貫通していて配線層６２の配線部６２１に接続されているビア配線６４３と、を有する。また、配線層６４は、図示しないが、ビア配線６４３に接続されていて表面保護膜６５から露出しているパッド部を有する。
【００５０】
ここで、配線層６２の配線部６２１およびビア配線６２２と、配線層６４のビア配線６４３とからなる配線を有する回路部６９は、ピエゾ抵抗素子５に電気的に接続されている。また、回路部６９は、図示しないが、かかる配線に接続されているＭＯＳトランジスタを有する。このように、回路部６９が基板２の一方の面側（ピエゾ抵抗素子５側）に配置されていることにより、ダイヤフラム部２０と回路部６９とを１チップ化した物理量センサー１を実現することができる。
【００５１】
このような積層構造体６において、層間絶縁膜６１、６３からなる構造体は、基板２の一方の面側に平面視でピエゾ抵抗素子５を囲んで環状に配置されている「壁部６０」を構成している。また、ビア配線６２２、６４３は、基板２の一方の面側（ピエゾ抵抗素子５側）に配置されており、被覆層６４１は、壁部６０に対して基板２とは反対側に平面視でビア配線６２２と離れて配置されていて、基板２および壁部とともに空洞部Ｓ（内部空間）を構成している。これにより、被覆層６４１にビア配線６２２の形状に倣って段差が形成されてしまうのを防止または低減することができる。そのため、被覆層６４１に亀裂が生じるのを防止または低減することができる。よって、優れた信頼性を有する物理量センサー１を提供することができる。なお、この点については、後に詳述する。
【００５２】
また、このような積層構造体６は、ＣＭＯＳプロセスのような半導体製造プロセスを用いて形成することができる。なお、シリコン層２１３上およびその上方には、半導体回路である回路部６９が作り込まれているが、この回路部６９は、前述した配線およびＭＯＳトランジスタのほか、必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子５に接続されている配線を含む）等の回路要素を有している。
【００５３】
基板２と積層構造体６とによって画成された空洞部Ｓは、密閉された空間である。この空洞部Ｓは、物理量センサー１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部Ｓが真空状態（３００Ｐａ以下）となっている。空洞部Ｓを真空状態とすることによって、物理量センサー１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。
【００５４】
ただし、空洞部Ｓは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部Ｓには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
以上、物理量センサー１の構成について簡単に説明した。
【００５５】
このような構成の物理量センサー１は、図３（ａ）に示すように、ダイヤフラム部２０の受圧面２５が受ける圧力Ｐに応じて、ダイヤフラム部２０が変形し、これにより、図３（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが歪み、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが構成するブリッジ回路の出力が変化し、その出力に基づいて、受圧面２５で受けた圧力の大きさを求めることができる。
【００５６】
より具体的に説明すると、前述したようなダイヤフラム部２０の変形が生じる前の自然状態では、例えば、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が互いに等しい場合、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積とが等しく、ブリッジ回路の出力（電位差）はゼロとなる。
【００５７】
一方、前述したようなダイヤフラム部２０の変形が生じると、図３（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じるとともに、ピエゾ抵抗素子５ｃ、５ｄにその長手方向に沿った引張歪みおよびその幅方向に沿った圧縮歪みが生じる。したがって、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少する。
【００５８】
このようなピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの歪みにより、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、受圧面２５で受けた圧力の大きさ（絶対圧）を求めることができる。
【００５９】
ここで、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少するため、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。
【００６０】
このように、物理量センサー１では、基板２が有するダイヤフラム部２０が、平面視で被覆層６４１と重なる位置に設けられていて、受圧により撓み変形する。これにより、圧力を検出可能な物理量センサー１を実現することができる。また、ダイヤフラム部２０に配置されているピエゾ抵抗素子５が歪みにより電気信号を出力するセンサー素子であるため、圧力の検出感度を向上させることができる。また、前述したように平面視でダイヤフラム部２０の輪郭が矩形をなしているため、圧力の検出感度を向上させることができる。
【００６１】
（壁部および被覆層）
以下、壁部６０および被覆層６４１について詳述する。
【００６２】
一般に、後述するように層間絶縁膜６１、配線層６２、層間絶縁膜６３および配線層６４をこの順で積層して形成すると、図１にて図示を省略しているが、ビア配線６２２上の層間絶縁膜６３や表面保護膜６５にビア配線６２２の形状に倣った段差（凹部）が形成されてしまう。仮に、この段差上に被覆層６４１を形成すると、被覆層６４１にも段差が形成されてしまい、その段差部分に応力が集中しやすく、被覆層６４１に亀裂が生じる場合がある。
【００６３】
そこで、前述したように、被覆層６４１は、壁部６０に対して基板２とは反対側に平面視でビア配線６２２と離れて配置されている。すなわち、平面視したとき、被覆層６４１は、ビア配線６２２と重なっていない。これにより、被覆層６４１の外周部を層間絶縁膜６３の平坦な領域上に配置することができ、被覆層６４１にビア配線６２２の形状に倣って段差が形成されてしまうのを防止または低減することができる。そのため、被覆層６４１に亀裂が生じるのを防止または低減することができる。よって、優れた信頼性を有する物理量センサー１を提供することができる。
【００６４】
特に、被覆層６４１の厚さをＡとし、空洞部Ｓの幅をＢとしたとき、Ａ／Ｂが０．００５以上０．００８以下の範囲内にあるとき、被覆層６４１が潰れやすく、仮に被覆層６４１に段差が生じていると、被覆層６４１に亀裂が生じやすい。したがって、このような場合において、本発明を適用すると、その効果が顕著となる。
【００６５】
また、後に詳述するように物理量センサー１を製造する際、細孔６４２をリリースホールとして用い、細孔６４２を通じたエッチング（リリースエッチング）により空洞部Ｓを形成するが、このようなエッチングにより空洞部Ｓを形成する際、仮に被覆層６４１に段差や亀裂が生じていると、エッチング液が不本意な箇所に侵入して空洞部Ｓの真空漏れや壁部６０の強度不足等の問題を生じる。したがって、このような物理量センサー１において、本発明を適用すると、かかる問題を防止または低減することができる。
【００６６】
また、このように、被覆層６４１を平面視でビア配線６２２と重ならないように配置した場合、壁部６０の壁面は、主に層間絶縁膜６１、６３で構成されることとなる。したがって、壁部６０は、シリコン化合物（例えばＳｉＯ２）を含む。このような壁部６０は、後述するように、半導体製造プロセスを用いて形成することができる。
【００６７】
本実施形態では、配線層６２のガード部６２３が、被覆層６４１と基板２との間に配置されている部分を有する（図１、２参照）。これにより、リリースエッチングの際の面方向でのエッチング速度をガード部６２３により低下させることができる。そのため、ガード部６２３の形状を適宜設計することで、空洞部Ｓの平面視形状を調整することができる。ここで、ガード部６２３と基板２との間、および、ガード部６２３と被覆層６４１との間には、ビア配線が配置されていない。したがって、前述したように、被覆層６４１や封止層６６に段差が形成されるのを防止または低減することができる。
【００６８】
なお、図２では、ガード部６２３が、平面視で四角形をなすダイヤフラム部２０の各辺に沿って４つ設けられている場合を例に図示しているが、平面視でダイヤフラム部２０の全周を囲むように環状をなしていてもよい。また、ガード部６２３は、回路部６９と電気的に接続されていてもされていなくてもよいが、定電位（例えばグランド電位）に電気的に接続されていることが好ましい。これにより、ガード部６２３を磁気シールドとして用いることができる。
【００６９】
また、封止層６６は、被覆層６４１の空洞部Ｓとは反対側に平面視でビア配線６２２、６４３と離れて配置されている。これにより、封止層６６の外周部を表面保護膜６５の平坦な領域上に配置することができ、封止層６６の剥がれを防止または低減することができる。
【００７０】
（物理量センサーの製造方法）
次に、物理量センサー１の製造方法を簡単に説明する。
【００７１】
図４〜図６は、図１に示す物理量センサーの製造工程を示す図である。以下、物理量センサー１の製造方法を、これらの図に基づいて説明する。
【００７２】
［素子形成工程］
まず、図４（ａ）に示すように、ＳＯＩ基板である半導体基板２１を用意する。
【００７３】
そして、半導体基板２１のシリコン層２１３にリン（ｎ型）またはボロン（ｐ型）等の不純物をドープ（イオン注入）することにより、図４（ｂ）に示すように、複数のピエゾ抵抗素子５および配線２１４を形成する。
【００７４】
例えば、ボロンを＋８０ｋｅＶでイオン注入を行う場合、ピエゾ抵抗素子５へのイオン注入濃度を１×１０１４ａｔｏｍｓ／ｃｍ２程度とする。また、配線２１４へのイオン注入濃度をピエゾ抵抗素子５よりも多くする。例えば、ボロンを１０ｋｅＶでイオン注入を行う場合、配線２１４へのイオン注入濃度を５×１０１５ａｔｏｍｓ／ｃｍ２程度とする。また、前述したようなイオン注入の後、例えば、１０００℃程度で２０分程度のアニールを行う。
【００７５】
［絶縁膜等形成工程］
次に、図４（ｃ）に示すように、シリコン層２１３上に絶縁膜２２、絶縁膜２３および中間層３をこの順で形成する。
【００７６】
絶縁膜２２、２３の形成は、それぞれ、例えば、スパッタリング法、ＣＶＤ法等により行うことができる。中間層３は、例えば、多結晶シリコンをスパッタリング法、ＣＶＤ法等により成膜した後、その膜に必要に応じてリン、ボロン等の不純物をドープ（イオン注入）し、その後、エッチングによりパターニングすることで形成することができる。
【００７７】
［層間絶縁膜・配線層形成工程］
次に、図４（ｄ）に示すように、絶縁膜２３上に、犠牲層４１を形成する。
【００７８】
この犠牲層４１は、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６１となるものであり、配線層６２が貫通するための貫通孔４１１を有する。犠牲層４１の形成は、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターニングすることにより行う。
【００７９】
また、犠牲層４１の厚さは、特に限定されないが、例えば、１５００ｎｍ以上５０００ｎｍ以下程度とされる。
【００８０】
次に、図５（ａ）に示すように、犠牲層４１に形成された貫通孔４１１を埋めるように、配線層６２を形成する。
【００８１】
配線層６２の形成は、例えば、スパッタリング法、ＣＶＤ法等により一様な導体膜を形成した後、この導体膜をパターニング処理することにより行うことができる。図示しないが、アルミニウムを用いて配線層６２を形成する場合、アルミニウムの成膜に先立ち、貫通孔４１１の壁面に、例えばＴｉ層およびＴｉＮ層からなるグルーレイヤーを形成してもよい。また、アルミニウムを一様に成膜した後に、その膜上に、例えばＴｉＮ層からなる反射防止層を形成してもよい。
【００８２】
また、配線層６２の厚さは、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。
【００８３】
次に、図５（ｂ）に示すように、犠牲層４１上および配線層６２上に、犠牲層４２を形成する。
【００８４】
この犠牲層４２は、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６３となるものであり、配線層６４が貫通するための貫通孔４２１を有する。犠牲層４２の形成は、前述した犠牲層４１の形成と同様、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターニングすることにより行う。
【００８５】
また、犠牲層４２の厚さは、特に限定されないが、例えば、１５００ｎｍ以上５０００ｎｍ以下程度とされる。
【００８６】
次に、図５（ｃ）に示すように、犠牲層４２に形成された貫通孔４２１を埋めるように、配線層６４を形成する。
【００８７】
配線層６４の形成は、例えば、スパッタリング法、ＣＶＤ法等により一様な導体膜を形成した後、この導体膜をパターニング処理することにより行うことができる。図示しないが、アルミニウムを用いて配線層６４を形成する場合、アルミニウムの成膜に先立ち、貫通孔４２１の各壁面に、例えばＴｉ層およびＴｉＮ層からなるグルーレイヤーを形成してもよい。また、アルミニウムを一様に成膜した後に、その膜上に、例えばＴｉＮ層からなる反射防止層を形成してもよい。
【００８８】
また、配線層６４の厚さは、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。
【００８９】
以上のようにして犠牲層４１、４２および配線層６２、６４が形成される。なお、このような犠牲層４１、４２および配線層６２、６４からなる積層構造は、通常のＣＭＯＳプロセスを用いて形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの犠牲層や配線層が積層される場合もある。
【００９０】
その後、図５（ｄ）に示すように、スパッタリング法、ＣＶＤ法等により表面保護膜６５を形成する。これにより、後述する空洞部形成工程におけるエッチングの際、犠牲層４１、４２の層間絶縁膜６１、６２となる部分を保護することができる。
【００９１】
ここで、前述したＳｉＯ２層６５１およびＳｉＮ層６５２を有する表面保護膜６５を形成する際には、ＳｉＯ２層およびＳｉＮ層をこの順で一様に形成した後にこれらの層をパターニングすることによりＳｉＯ２層６５１およびＳｉＮ層６５２を形成する。
【００９２】
なお、表面保護膜６５の構成は、前述したものに限定されない。表面保護膜６５の構成材料としては、例えば、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するものが挙げられ、特に、シリコン窒化膜が好適である。
【００９３】
表面保護膜６５の厚さは、特に限定されないが、例えば、５００ｎｍ以上２０００ｎｍ以下程度とされる。
【００９４】
［空洞部形成工程］
次に、犠牲層４１、４２の一部を除去することにより、図６（ａ）に示すように、絶縁膜２３と被覆層６４１との間に空洞部Ｓ（キャビティ）を形成する。これにより、層間絶縁膜６１、６３が形成される。
【００９５】
空洞部Ｓの形成は、被覆層６４１に形成された複数の細孔６４２を通じたエッチング（リリースエッチング）により、犠牲層４１、４２の一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔６４２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔６４２からフッ化水素酸ガス等のエッチングガスを供給する。このようなエッチングの際、絶縁膜２３がエッチングストップ層として機能する。また、絶縁膜２３は、エッチング液に対する耐性を有することから、絶縁膜２３に対して下側の構成部（例えば、絶縁膜２２、ピエゾ抵抗素子５、配線２１４等）をエッチング液から保護する機能をも有する。
【００９６】
また、かかるエッチングは、平面視で空洞部Ｓの基板２側の端が基板２の凹部２４を包含するまで行う。これにより、後述する凹部２４の形成工程において、凹部２４の底部で構成されたダイヤフラム部２０を形成することができる。
【００９７】
［封止工程］
次に、図６（ｂ）に示すように、被覆層６４１上に、シリコン酸化膜、シリコン窒化膜、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層６６をスパッタリング法、ＣＶＤ法等により形成し、各細孔６４２を封止する。これより、空洞部Ｓが封止層６６により封止され、積層構造体６を得る。
【００９８】
ここで、封止層６６の厚さは、特に限定されないが、例えば、１０００ｎｍ以上５０００ｎｍ以下程度とされる。
【００９９】
［ダイヤフラム形成工程］
次に、シリコン層２１１の下面を必要に応じて研削した後、シリコン層２１１の下面の一部をエッチングにより除去（加工）することにより、図６（ｃ）に示すように、凹部２４を形成する。これにより、空洞部Ｓを介して被覆層６４１に対向するダイヤフラム部２０が形成される。
【０１００】
ここで、シリコン層２１１の下面の一部を除去する際、酸化シリコン層２１２がエッチングストップ層として機能する。これにより、ダイヤフラム部２０の厚さを高精度に規定することができる。
【０１０１】
なお、シリコン層２１１の下面の一部を除去する方法としては、ドライエッチングであっても、ウェットエッチング等であってもよい。
以上のような工程により、物理量センサー１を製造することができる。
【０１０２】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
【０１０３】
図７は、本発明の第２実施形態に係る電子デバイス（物理量センサー）を示す断面図である。図８は、図７に示す物理量センサーのピエゾ抵抗素子（センサー素子）および壁部の配置を示す平面図である。
【０１０４】
以下、本発明の第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
本実施形態は、配線層の構成が異なる以外は、前述した第１実施形態と同様である。
【０１０５】
図７に示す物理量センサー１Ａ（電子デバイス）は、ガード部６２３を省略し、それに伴って空洞部Ｓの平面視形状が異なる以外は、前述した第１実施形態の物理量センサー１と同様である。
【０１０６】
すなわち、物理量センサー１Ａは、配線部６２１およびビア配線６２２を有する配線層６２Ａを有する積層構造体６Ａを備え、被覆層６４１と基板２との間には、配線層６２Ａが配置されていない。このような物理量センサー１Ａでは、図８に示すように、空洞部Ｓの壁部６０Ａの平面視形状が円形をなす。
以上説明したような第２実施形態によっても、優れた信頼性を実現することができる。
【０１０７】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
【０１０８】
図９は、本発明の第２実施形態に係る電子デバイス（振動子）を示す断面図である。図１０は、図９に示す振動子が備える共振子を説明するための図であって、図１０（ａ）は断面図、図１０（ｂ）は平面図である。
【０１０９】
以下、本発明の第３実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
【０１１０】
本実施形態は、本発明の電子デバイスを振動子に適用した以外は、前述した第１実施形態と同様である。
【０１１１】
図９に示す電子デバイス１Ｂは、基板２およびピエゾ抵抗素子５に代えて、基板２Ｂおよび共振子５Ｂ（機能素子）を備えている以外は、前述した第１実施形態の物理量センサー１と同様に構成されている。すなわち、電子デバイス１Ｂは、基板２Ｂと、基板２Ｂに配置されている機能素子である共振子５Ｂと、基板２Ｂとともに空洞部Ｓ（内部空間）を形成している積層構造体６と、基板２Ｂと積層構造体６との間に配置されている中間層３と、を備えている。
【０１１２】
ここで、基板２Ｂは、半導体基板２１Ｂと、半導体基板２１Ｂの一方の面上に設けられた絶縁膜２２と、絶縁膜２２の半導体基板２１Ｂとは反対側の面上に設けられた絶縁膜２３と、を有している。
【０１１３】
半導体基板２１Ｂは、平板であり、例えば、シリコン単結晶基板である。なお、半導体基板２１ＢとしてＳＯＩ基板を用いてもよい。
【０１１４】
共振子５Ｂは、４つの下部電極５１と、下部電極５２と、下部電極５２に支持されている上部電極５３と、を有している。
【０１１５】
４つの下部電極５１（固定電極）は、平面視で、下部電極５２を挟んで第１方向（図１０（ｂ）中の左右方向）に沿って並んでいる２つの下部電極５１ａ、５１ｂと、下部電極５２を挟んで第１方向に直交する第２方向（図１０（ｂ）中の上下方向）に沿って並んでいる２つの下部電極５１ｃ、５１ｄと、で構成されている。また、４つの下部電極５１は、それぞれ、平面視で、下部電極５２に対して離間して配置されている。
【０１１６】
２つの下部電極５１ａ、５１ｂは、図示しない配線を介して互いに電気的に接続されていて、互いに同電位となるように構成されている。同様に、２つの下部電極５１ｃ、５１ｄは、図示しない配線を介して互いに電気的に接続されていて、互いに同電位となるように構成されている。
【０１１７】
上部電極５３（振動体）は、４つの可動部５３１（可動電極）と、下部電極５２に固定されている固定部５３２と、各可動部５３１と固定部５３２とを連結している連結部５３３と、を有している。
【０１１８】
４つの可動部５３１は、前述した４つの下部電極５１に対応して設けられており、各可動部５３１は、対応する下部電極５１に対して間隔を隔てて対向している。すなわち、４つの可動部５３１は、固定部５３２を挟んで第１方向（図１０（ｂ）中の左右方向）に沿って並んでいる２つの可動部５３１ａ、５３１ｂと、固定部５３２を挟んで第１方向に直交する第２方向（図１０（ｂ）中の上下方向）に沿って並んでいる２つの可動部５３１ｃ、５３１ｄと、で構成されている。
【０１１９】
このような下部電極５１、５２および上部電極５３は、それぞれ、単結晶シリコン、多結晶シリコン（ポリシリコン）またはアモルファスシリコンにリン、ボロン等の不純物をドープ（拡散または注入）して構成されており、導電性を有する。また、下部電極５１、５２は、中間層３と一括して形成することができる。
【０１２０】
このように構成された電子デバイス１Ｂでは、下部電極５１ａ、５１ｂと上部電極５３との間に周期的に変化する第１電圧（交番電圧）が印加されるとともに、下部電極５１ｃ、５１ｄと上部電極５３との間に位相が１８０°ずれている以外は第１電圧と同様の第２電圧が印加される。
【０１２１】
すると、可動部５３１ａ、５３１ｂが下部電極５１ａ、５１ｂに対して接近する方向と離間する方向とに交互に変位して屈曲振動するとともに、可動部５３１ａ、５３１ｂとは逆相で、可動部５３１ｃ、５３１ｄが下部電極５１ｃ、５１ｄに対して接近する方向と離間する方向とに交互に変位して屈曲振動する。すなわち、可動部５３１ａ、５３１ｂが下部電極５１ａ、５１ｂに対して接近する方向に変位しているとき、可動部５３１ｃ、５３１ｄが下部電極５１ｃ、５１ｄに対して離間する方向に変位し、一方、可動部５３１ａ、５３１ｂが下部電極５１ａ、５１ｂに対して離間する方向に変位しているとき、可動部５３１ｃ、５３１ｄが下部電極５１ｃ、５１ｄに対して接近する方向に変位する。
【０１２２】
このように可動部５３１ａ、５３１ｂと可動部５３１ｃ、５３１ｄとを逆相で振動させることにより、可動部５３１ａ、５３１ｂから固定部５３２に伝わる振動と、可動部５３１ｃ、５３１ｄから固定部５３２に伝わる振動とを互いに相殺させることができる。その結果、これらの振動が固定部５３２を介して外部に漏れること、いわゆる振動漏れを低減し、電子デバイス１Ｂの振動効率を高めることができる。このように、電子デバイス１Ｂは、可動部５３１の数が複数であることにより、可動部５３１から外部への振動漏れを低減することができる。
【０１２３】
このような電子デバイス１Ｂは、例えば、発振回路（駆動回路）と組み合わせることにより、所定の周波数の信号を取り出す発振器として用いることができる。なお、かかる発振回路は、基板２Ｂ上に半導体回路（例えば回路部６９）として設けることができる。
【０１２４】
２．圧力センサー
次に、本発明の電子デバイスを備える圧力センサー（本発明の圧力センサー）ついて説明する。図１１は、本発明の圧力センサーの一例を示す断面図である。
【０１２５】
図１１に示すように、本発明の圧力センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を圧力データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。
【０１２６】
物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイヤフラム部２０が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。
【０１２７】
このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部２０が圧力を受ける。この受圧した信号を配線１０３を介して演算部に送信し、圧力データに演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。
【０１２８】
３．高度計
次に、本発明の電子デバイスを備える高度計（本発明の高度計）の一例について説明する。図１２は、本発明の高度計の一例を示す斜視図である。
【０１２９】
高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、物理量センサー１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。
【０１３０】
なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。
【０１３１】
４．電子機器
次に、本発明の電子デバイスを備える電子機器を適用したナビゲーションシステムについて説明する。図１３は、本発明の電子機器の一例を示す正面図である。
【０１３２】
ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。
【０１３３】
このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。
【０１３４】
なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。
【０１３５】
なお、本発明の電子デバイスを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター等に適用することができる。
【０１３６】
５．移動体
次いで、本発明の電子デバイスを適用した移動体（本発明の移動体）について説明する。図１４は、本発明の移動体の一例を示す斜視図である。
【０１３７】
図１４に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。
【０１３８】
以上、本発明の電子デバイス、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。
【０１３９】
また、１つのダイヤフラム部に設けられるピエゾ抵抗素子（機能素子）の数は、前述した実施形態では４つである場合を例に説明したが、これに限定されず、例えば、１つ以上３つ以下、または、５つ以上であってもよい。また、ピエゾ抵抗素子の配置や形状等も前述した実施形態に限定されず、例えば、前述した実施形態において、ダイヤフラム部の中央部にもピエゾ抵抗素子を配置してもよい。
【０１４０】
また、前述した実施形態では、ダイヤフラム部の撓みを検出するセンサー素子としてピエゾ抵抗素子を用いた場合を例に説明したが、かかる素子としては、これに限定されず、例えば、共振子であってもよい。
【０１４１】
また、前述した実施形態では、本発明の電子デバイスを物理量センサーまたは振動子に適用した場合を例に説明したが、これに限定されず、前述したように半導体製造プロセスを用いて基板上に壁部および天井部を形成し、基板、壁部および天井部により内部空間を形成する各種電子デバイスに本発明を適用することができる。
【符号の説明】
【０１４２】
１‥‥物理量センサー
１Ａ‥‥物理量センサー
１Ｂ‥‥電子デバイス
２‥‥基板
２Ｂ‥‥基板
３‥‥中間層
５‥‥ピエゾ抵抗素子
５Ｂ‥‥共振子
５ａ‥‥ピエゾ抵抗素子
５ｂ‥‥ピエゾ抵抗素子
５ｃ‥‥ピエゾ抵抗素子
５ｄ‥‥ピエゾ抵抗素子
６‥‥積層構造体
２０‥‥ダイヤフラム部
２１‥‥半導体基板
２１Ｂ‥‥半導体基板
２２‥‥絶縁膜
２３‥‥絶縁膜
２４‥‥凹部
２５‥‥受圧面
４１‥‥犠牲層
４２‥‥犠牲層
５１‥‥下部電極
５１ａ‥‥下部電極
５１ｂ‥‥下部電極
５１ｃ‥‥下部電極
５１ｄ‥‥下部電極
５２‥‥下部電極
５３‥‥上部電極
６０‥‥壁部
６１‥‥層間絶縁膜
６２‥‥配線層
６２Ａ‥‥配線層
６３‥‥層間絶縁膜
６４‥‥配線層
６５‥‥表面保護膜
６６‥‥封止層
６９‥‥回路部
１００‥‥圧力センサー
１０１‥‥筐体
１０２‥‥演算部
１０３‥‥配線
１０４‥‥貫通孔
２００‥‥高度計
２０１‥‥表示部
２１１‥‥シリコン層
２１２‥‥酸化シリコン層
２１３‥‥シリコン層
２１４‥‥配線
２１４ａ‥‥配線
２１４ｂ‥‥配線
２１４ｃ‥‥配線
２１４ｄ‥‥配線
３００‥‥ナビゲーションシステム
３０１‥‥表示部
４００‥‥移動体
４０１‥‥車体
４０２‥‥車輪
４１１‥‥貫通孔
４２１‥‥貫通孔
５３１‥‥可動部
５３１ａ‥‥可動部
５３１ｂ‥‥可動部
５３１ｃ‥‥可動部
５３１ｄ‥‥可動部
５３２‥‥固定部
５３３‥‥連結部
６２１‥‥配線部
６２２‥‥ビア配線
６２３‥‥ガード部
６４１‥‥被覆層
６４２‥‥細孔
６４３‥‥ビア配線
６５１‥‥ＳｉＯ２層
６５２‥‥ＳｉＮ層
Ｐ‥‥圧力
Ｓ‥‥空洞部
【図１】
2016138778.tif 000003
【図２】
2016138778.tif 000004
【図３】
2016138778.tif 000005
【図４】
2016138778.tif 000006
【図５】
2016138778.tif 000007
【図６】
2016138778.tif 000008
【図７】
2016138778.tif 000009
【図８】
2016138778.tif 000010
【図９】
2016138778.tif 000011
【図１０】
2016138778.tif 000012
【図１１】
2016138778.tif 000013
【図１２】
2016138778.tif 000014
【図１３】
2016138778.tif 000015
【図１４】
2016138778.tif 000016