(57)【要約】【課題】半導体装置に搭載される配線基板の汎用性を向上させる。【解決手段】ＢＧＡの製造方法は、ボンディングリード４ｃａとランド４ｅａとを電気的に接続するライン４ｄａと、ボンディングリード４ｃｂとランド４ｅｂとを電気的に接続するライン４ｄｂと、ボンディングリード４ｃａとランド４ｅｂとを電気的に接続するバイパスライン４ｄｃと、ボンディングリード４ｃｂとランド４ｅａとを電気的に接続するバイパスライン４ｄｄと、を有する基材を準備する。その後、搭載する半導体チップの種類に応じて、バイパスライン４ｄｃおよびバイパスライン４ｄｄのそれぞれ、もしくはライン４ｄａおよびライン４ｄｂのそれぞれを切断する。【選択図】図１０
2016009765.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）上面、前記上面に形成された複数のリードパターン、前記複数のリードパターンにそれぞれ接続された複数の配線、前記上面とは反対側の下面、および前記下面にそれぞれ形成され、かつ、前記複数の配線にそれぞれ電気的に接続された複数のランドを有する配線基板を準備する工程；
（ｂ）前記工程（ａ）の後、主面、前記主面上に形成された複数のパッド、および前記主面とは反対側の裏面を有する半導体チップを、前記裏面が前記配線基板の前記上面と対向するように、前記配線基板の前記上面上に搭載する工程；
（ｃ）前記工程（ｂ）の後、前記半導体チップの前記複数のパッドと前記配線基板の前記複数のリードパターンとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
ここで、
前記複数のリードパターンは、第１リードパターンと、第２リードパターンと、を有し、
前記複数のランドは、第１ランドと、第２ランドと、を有し、
前記複数のパッドは、前記複数のワイヤのうちの第１ワイヤを介して前記第１リードパターンと電気的に接続される第１パッドと、前記複数のワイヤのうちの第２ワイヤを介して前記第２リードパターンと電気的に接続される第２パッドと、を有し、
さらに、前記配線基板は、以下の工程（ａ１）〜（ａ２）により製造されたものである、
（ａ１）前記第１リードパターンと前記第１ランドとを電気的に、かつ、互いに接続する第１ラインと、前記第２リードパターンと前記第２ランドとを電気的に、かつ、互いに接続する第２ラインと、前記第１リードパターンと前記第２ランドとを電気的に、かつ、互いに接続する第１バイパスラインと、前記第２リードパターンと前記第１ランドとを電気的に、かつ、互いに接続する第２バイパスラインと、を有する基材を準備する工程；
（ａ２）前記工程（ａ１）の後、前記工程（ｂ）で搭載する前記半導体チップが第１半導体チップの場合は、前記第１バイパスラインおよび前記第２バイパスラインのそれぞれを切断し、前記工程（ｂ）で搭載する前記半導体チップが前記第１半導体チップとは異なる種類である第２半導体チップの場合は、前記第１ラインおよび前記第２ラインのそれぞれを切断する工程。
【請求項２】
請求項１において、
前記複数のパッドは、前記半導体チップの前記主面の第１辺に沿って配置されており、
前記第１パッドは、前記複数のパッドから成るパッド列のうち、最も端に配置されたパッドであり、
前記第２パッドは、前記パッド列のうち、前記第１パッドよりも前記第１辺の中央部側に配置されたパッドである、半導体装置の製造方法。
【請求項３】
請求項２において、
前記第２パッドは、前記第１パッドの隣に配置されたパッドである、半導体装置の製造方法。
【請求項４】
請求項１において、
前記第１パッドは、電源電位用または基準電位用の何れか一方のパッドであり、
前記第２パッドは、電源電位用または基準電位用の何れか他方のパッドである、半導体装置の製造方法。
【請求項５】
請求項１において、
前記工程（ａ１）で準備する前記基材の上面には、前記第１バイパスラインおよび前記第２バイパスラインのそれぞれの一部、もしくは、前記第１ラインおよび前記第２ラインそれぞれの一部の上方に開口部を有したレジストが形成されており、
前記開口部の前記第１ラインの延在する方向に沿った方向の幅は、前記第１バイパスラインと、前記第２バイパスラインの一部との間隔より小さく、
前記開口部の前記第１ラインの延在する方向に交差する方向の幅は、前記第１ラインまたは前記第２ラインの何れか一方と、前記第２バイパスライン上に位置する貫通孔配線との間隔より小さい、半導体装置の製造方法。
【請求項６】
請求項５において、
前記開口部は、前記基材の上面側に形成する、半導体装置の製造方法。
【請求項７】
請求項１において、
前記複数のリードパターンは、第３リードパターンを有し、
前記複数のランドは、第３ランドを有し、
前記複数のパッドは、前記複数のワイヤのうちの第３ワイヤを介して前記第３リードパターンと電気的に接続される信号用の第３パッドを有し、
前記（ａ１）工程で準備する前記基材は、前記第３リードパターンと前記第３ランドとを電気的に、かつ、互いに接続する第３ラインを有し、
前記第３ラインには、バイパスラインが接続されていない、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、ワイヤを介して、配線基板と、この配線基板上に搭載された半導体チップとを電気的に接続する半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
ボンディングワイヤを備えた回路装置（半導体装置）において、絶縁膜被覆ワイヤを用いたボンディング方法が、例えば特開２０１２−１６４８００号公報（特許文献１）に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６４８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置に搭載される半導体チップは、様々な理由から、たとえ互いに同じ品種の半導体チップであったとしても、半導体チップに形成された電極パッドの配列が異なる場合がある。
【０００５】
そのため、ワイヤを介して半導体チップと配線基板を電気的に接続する半導体装置（例えば、ＢＧＡ）の製造過程において、この配線基板上に搭載する半導体チップを、他の半導体チップ（変更前の半導体チップとは電極パッドの配列が異なるもの）に変更することになった場合は、準備していた配線基板とは設計（レイアウト）が異なる他の配線基板を新たに準備しなければならない恐れがある。
【０００６】
なお、この対応策として、例えば上記特許文献１のように、その表面が絶縁膜で被覆されたワイヤを準備し、ワイヤボンディング方法（ワイヤの打ち方）により対応することが考えられる。
【０００７】
しかしながら、絶縁膜被覆ワイヤは、ワイヤ自体のコストが高く、かつボンディング動作が複雑になるため、半導体装置の低コスト化および処理効率の観点から好ましくない。
【０００８】
そこで、本願発明者は、種々の半導体チップに対応可能な汎用性を考慮した配線基板を備える半導体装置の製造技術を検討した。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態による半導体装置の製造方法は、（ａ）上面、複数のリードパターン、複数の配線、下面、および複数のランドを有する配線基板を準備する工程、（ｂ）上記工程（ａ）の後、半導体チップを配線基板の上面上に搭載する工程、（ｃ）上記工程（ｂ）の後、半導体チップの複数のパッドと配線基板の複数のリードパターンを、複数のワイヤを介して電気的に接続する工程、を有している。さらに、半導体装置の製造方法において、複数のパッドは、複数のワイヤのうちの第１ワイヤを介して第１リードパターンと電気的に接続される第１パッドと、複数のワイヤのうちの第２ワイヤを介して第２リードパターンと電気的に接続される第２パッドと、を有している。さらに、配線基板は、以下の工程（ａ１）〜（ａ２）により製造される。（ａ１）第１リードパターンと第１ランドを電気的に接続する第１ラインと、第２リードパターンと第２ランドを電気的に接続する第２ラインと、第１リードパターンと第２ランドを電気的に接続する第１バイパスラインと、第２リードパターンと第１ランドを電気的に接続する第２バイパスラインと、を有する基材を準備する工程。（ａ２）工程（ａ１）の後、工程（ｂ）で搭載する半導体チップが第１半導体チップの場合は、第１バイパスラインおよび第２バイパスラインのそれぞれを切断し、工程（ｂ）で搭載する半導体チップが第１半導体チップとは異なる種類である第２半導体チップの場合は、第１ラインおよび第２ラインのそれぞれを切断する工程。
【発明の効果】
【００１１】
上記一実施の形態によれば、半導体装置に搭載される配線基板の汎用性を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図である。
【図２】図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図３】図１に示すＢ部の構造の一例を示す拡大部分平面図である。
【図４】図１に示す半導体装置の配線基板の製造方法（基礎形成）の一例を示すフロー図である。
【図５】図１に示す半導体装置の配線基板の製造方法（回路形成）の一例を示すフロー図である。
【図６】図１に示す半導体装置の配線基板の構造の一例を示す平面図である。
【図７】図６に示すＣ−Ｃ線に沿って切断した構造の一例を示す断面図である。
【図８】図５に示すレジスト形成時の配線基板の構造の一例を示す平面図である。
【図９】図６に示すＣ−Ｃ線の位置で図８に示す配線基板を切断した構造の一例を示す断面図である。
【図１０】図５に示すパターニングとレジスト除去時の配線基板の構造の一例を示す平面図である。
【図１１】図６に示すＣ−Ｃ線の位置で図１０に示す配線基板を切断した構造の一例を示す断面図である。
【図１２】図１に示すＢ部の変形例の構造を示す拡大部分平面図である。
【図１３】図１に示す半導体装置の製造方法の一例を示すフロー図である。
【図１４】図１に示す半導体装置に用いられる配線基板の構造の一例を示す平面図である。
【図１５】図１４に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図１６】図１に示す半導体装置の製造方法におけるダイボンド後の構造の一例を示す平面図である。
【図１７】図１６に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図１８】図１に示す半導体装置の製造方法におけるワイヤボンド後の構造の一例を示す平面図である。
【図１９】図１８に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図２０】図１８に示すＢ部の構造の一例を示す拡大部分平面図である。
【図２１】図１に示す半導体装置の製造方法におけるモールド後の構造の一例を示す平面図である。
【図２２】図２１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図２３】図６に示すＣ−Ｃ線の位置で図２１に示す構造体を切断した構造の一例を示す断面図である。
【図２４】図１に示す半導体装置の製造方法におけるボールマウント後の構造の一例を示す断面図である。
【図２５】図１に示す半導体装置の実装方法の一例を示すフロー図である。
【図２６】図１に示す半導体装置の実装方法における実装前の構造の一例を示す断面図である。
【図２７】図１に示す半導体装置の実装方法における実装後の構造の一例を示す断面図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１４】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１５】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１６】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１９】
（実施の形態）
図１は実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１に示すＢ部の構造の一例を示す拡大部分平面図である。
【００２０】
＜半導体装置＞
図１および図２に示す本実施の形態の半導体装置は、パッケージ基板（配線基板）４の上面（チップ搭載面）４ａに搭載された半導体チップ２が、封止体３によって樹脂封止された半導体パッケージであり、半導体チップ２が、パッケージ基板４の上面４ａに露出するように設けられたボンディングリード（リードパターン）４ｃとワイヤ１を介して電気的に接続されている。
【００２１】
本実施の形態では、上記半導体装置の一例として、パッケージ基板４の下面４ｂに複数の外部接続用端子となるボール状電極（例えば、半田ボール）６が、パッケージ基板４の下面４ｂの略全面に、グリッド状（格子状、マトリクス状）に設けられたＢＧＡ（Ball Grid Array）７を取り上げて説明する。ただし、複数のボール状電極６は、例えば、パッケージ基板４の下面４ｂの下面４ｂの一部分、例えば、中央部を除いた外周部（周縁部）にだけ設けられていてもよい。
【００２２】
ＢＧＡ７の詳細構成について説明すると、上面４ａ、上面４ａに露出するように形成された複数の接続用端子であるボンディングリード４ｃ、上面４ａとは反対側の下面（裏面、実装面）４ｂを備えたパッケージ基板（ＢＧＡ基板等ともいう）４を有している。さらに、パッケージ基板４は、図３に示すように、上面４ａの複数のボンディングリード４ｃにそれぞれ接続された複数の引き出し配線（配線）４ｄと、下面４ｂにそれぞれ露出するように形成され、かつ複数の引き出し配線４ｄにそれぞれ接続された複数のランド４ｅとを備えている。
【００２３】
また、ＢＧＡ７は、パッケージ基板４の上面４ａに搭載された半導体チップ２と、パッケージ基板４の複数のボンディングリード４ｃと半導体チップ２の主面２ａに露出する複数の電極パッド（パッド）２ｃとをそれぞれ電気的に接続する複数のワイヤ１と、パッケージ基板４の下面４ｂに露出する複数のランド４ｅにそれぞれ設けられた複数の外部接続用端子であるボール状電極６とを有している。
【００２４】
ただし、上記半導体装置は、外部接続用端子としてボール状電極６を使用せず、複数のランド４ｅそれぞれに半田膜が形成された、もしくは、複数のランド４ｅそれぞれが露出したＬＧＡ（Land Grid Array）であってもよい。
【００２５】
なお、パッケージ基板４上に搭載された半導体チップ２は、図１および図２に示すように、平面形状が四角形から成る主面（素子形成面）２ａ、主面２ａ上に形成された複数のパッドである電極パッド２ｃ、および主面２ａとは反対側の裏面２ｂを備えており、裏面２ｂがパッケージ基板４の上面４ａと対向するように上面４ａ上に搭載されている。このとき、パッケージ基板４の複数のボンディングリード４ｃが半導体チップ２で覆われないように、半導体チップ２はパッケージ基板４上に搭載されている。そして、半導体チップ２は、樹脂ペースト材等のダイボンド材５を介してパッケージ基板４の上面４ａに固着されている。
【００２６】
また、パッケージ基板４の上面４ａには、半導体チップ２の複数の電極パッド２ｃのそれぞれに対応した位置に複数のボンディングリード４ｃが配置されており、半導体チップ２の複数の電極パッド２ｃと、パッケージ基板４の複数のボンディングリード４ｃとが、複数のワイヤ１のそれぞれによって電気的に接続されている。
【００２７】
なお、本実施の形態では、図１に示すように、半導体チップ２の主面２ａの４つの辺のうちの一辺（辺２ａａ）に沿って複数の電極パッド２ｃが並んで配置され、かつこれらの複数の電極パッド２ｃに対応したパッケージ基板４の位置に複数のボンディングリード４ｃが形成されている場合を一例として説明する。ただし、電極パッド２ｃの位置やボンディングリード４ｃの位置はこれらに限定されるものではない。
【００２８】
以上のように、ＢＧＡ７は、半導体チップ２がパッケージ基板４上に搭載され、かつ、パッケージ基板４とワイヤ１によって電気的に接続されており、さらに半導体チップ２と複数のワイヤ１とが樹脂から成る封止体３によって封止された基板タイプの半導体パッケージである。
【００２９】
ここで、本実施の形態の半導体チップ２は、例えば、メモリチップであり、具体的には、フラッシュメモリやＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等である。そして、半導体チップ２は、例えば、シリコンによって形成されている。
【００３０】
また、複数の電極パッド２ｃのそれぞれは、例えば、アルミニウム（Ａｌ）を主成分とする材料から成る。さらに、ワイヤ１は、例えば、金（Ａｕ）または銅（Ｃｕ）を主成分とする材料から成る。また、封止体３を形成する封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等から成る。そして、ＢＧＡ７の外部接続用端子は、Ｓｎ−Ｐｂ系半田やＰｂフリー半田等の半田材を用いたボール状電極（半田ボール）６であるが、環境に配慮してＰｂフリー半田を採用することが好ましい。
【００３１】
また、パッケージ基板４は、エポキシ系の樹脂から成る絶縁層と、金属から成る配線、ボンディングリード４ｃ、ランド４ｅ等を有する配線層と、を備えている。
【００３２】
このように半導体チップ２の電極パッド２ｃからＢＧＡ７の外部接続用端子であるボール状電極６までが、ワイヤ１、ボンディングリード４ｃ、引き出し配線４ｄ、貫通孔配線（後述する図７参照）４ｆおよびランド４ｅ等を介して電気的に接続されている。
【００３３】
次に、図３を用いてＢＧＡ７における各電極パッド２ｃから各ランド４ｅまでの配線経路について説明する。なお、本実施の形態では、半導体チップ２の主面２ａの辺２ａａにおける端部（角部）から３つ目までの電極パッド２ｃを取り上げ、これらの電極パッド２ｃにそれぞれ対応する各ボンディングリード４ｃおよび各ランド４ｅについて説明する。
【００３４】
まず、半導体チップ２の主面２ａの辺２ａａに沿って配置された複数の電極パッド２ｃから成るパッド列の中で、端部（半導体チップ２の主面２ａの角部側）に配置されたパッドが電極パッド２ｃａである。そして、電極パッド２ｃａの１つ隣で、パッド列の中で電極パッド２ｃａより辺２ａａの中央部側に配置されたパッドが電極パッド２ｃｂである。さらに、電極パッド２ｃｂの１つ隣で、パッド列の中で電極パッド２ｃｂより辺２ａａの中央部側に配置されたパッドが電極パッド２ｃｃである。
【００３５】
なお、電極パッド２ｃａは、電源電位用または基準電位用の何れか一方のパッドであり、電極パッド２ｃｂは、電源電位用または基準電位用の何れか他方のパッドであるが、本実施の形態では、電極パッド２ｃａが電源電位用であり、電極パッド２ｃｂが基準電位用の場合について説明する。また、電極パッド２ｃｃは、電源電位用または基準電位用以外のパッドであり、例えば、信号用のパッドである。
【００３６】
また、パッケージ基板４において、図２に示すように、上面４ａ側の最表面にはソルダレジスト（絶縁膜）４ｊが形成され、一方、下面４ｂ側の最表面にもソルダレジスト（絶縁膜）４ｋが形成されている。すなわち、ソルダレジスト４ｊは、上面側絶縁膜であり、複数のボンディングリード４ｃが露出するように、かつ、上面４ａ側の複数の引き出し配線４ｄを覆うように形成されている。一方、ソルダレジスト４ｋは、下面側絶縁膜であり、複数のランド４ｅのそれぞれが個別に露出するように、かつ、下面４ｂ側の複数の引き出し配線４ｄを覆うように形成されている。
【００３７】
そして、上面４ａ側のソルダレジスト４ｊの開口部４ｇに露出するように、各電極パッド２ｃにそれぞれ対応してリード列の端から順に、ボンディングリード４ｃａ、ボンディングリード４ｃｂおよびボンディングリード４ｃｃが配置されている。
【００３８】
また、複数のワイヤ１のうちのワイヤ１ａを介して半導体チップ２の電極パッド２ｃａとボンディングリード４ｃａとが電気的に接続されている。さらに、ワイヤ１ｂを介して半導体チップ２の電極パッド２ｃｂとボンディングリード４ｃｂとが電気的に接続され、ワイヤ１ｃを介して半導体チップ２の電極パッド２ｃｃとボンディングリード４ｃｃとが電気的に接続されている。
【００３９】
同様に、パッケージ基板４の下面４ｂ側のソルダレジスト４ｋに露出する複数のランド４ｅについても、図３に示すように、各ボンディングリード４ｃに対応してランド４ｅａ、ランド４ｅｂおよびランド４ｅｃが配置されている。なお、図３におけるランド４ｅａ，４ｅｂ，４ｅｃは、上面１５ａの上方からパッケージ基板４を透過して眺めたものであり、ボンディングリード４ｃａ，４ｃｂ，４ｃｃ、言い換えると、半導体チップ２の電極パッド２ｃａ、２ｃｂ、２ｃｃの配列順に対応して、図３の下方側からランド４ｅａ，４ｅｂ，４ｅｃの順に並んでいる。
【００４０】
また、パッケージ基板４には、ボンディングリード４ｃａとランド４ｅａとを電気的に、かつ、互いに接続する（繋ぐ）ライン（配線）４ｄａと、ボンディングリード４ｃｂとランド４ｅｂとを電気的に、かつ、互いに接続する（繋ぐ）ライン（配線）４ｄｂとが形成されている。なお、ボンディングリード４ｃｃは、引き出し配線４ｄを介してランド４ｅｃと電気的に接続されている（繋がっている）。
【００４１】
また、パッケージ基板４には、ボンディングリード４ｃａとランド４ｅｂとを電気的に、かつ、互いに接続していた（繋いでいた）バイパスライン（配線）４ｄｃと、ボンディングリード４ｃｂとランド４ｅａとを電気的に、かつ、互いに接続していた（繋いでいた）バイパスライン（配線）４ｄｄとが形成されている。これらのバイパスライン４ｄｃ，４ｄｄは、配線パターンが完成されるまでの過程においては、両者とも互いに繋がっていたものであるが、完成前の工程で切断されて、最終的には図３に示すように開口部４ｈ，４ｉのそれぞれにおいて分断された状態となっている。すなわち、図３に示すように、配線から枝分かれし、かつ、終端面（終端部分）を備えたスタブライン（枝分かれ配線）となっている。具体的に説明すると、ボンディングリード４ｃａとランド４ｅａとを繋ぐライン（配線）４ｄａには２つのスタブラインが繋がっており、一方（他方のスタブラインよりもボンディングリード４ｃａに近い位置でライン４ｄａと繋がる方）のスタブラインは、図３に示す符号４ｄｅから成り、他方のスタブラインは、図３に示す符号４ｄｈ、４ｄｉ、４ｄｊから成る。同様に、ボンディングリード４ｃｂとランド４ｅｂとを繋ぐライン（配線）４ｄｂにも２つのスタブラインが繋がっており、一方（他方のスタブラインよりもボンディングリード４ｃａに近い位置でライン４ｄｂと繋がる方）のスタブラインは、図３に示す符号４ｄｇから成り、他方のスタブラインは、図３に示す符号４ｄｆから成る。さらに、各スタブラインは終端面４ｄｅａ、４ｄｈａ、４ｄｇａ、４ｄｆａを備えており、図３に示す符号４ｄｅから成るスタブラインの終端面４ｄｅａは、開口部４ｈ内において、図３に示す符号４ｄｆから成るスタブラインの終端面４ｄｆａと対向している。また、図３に示す符号４ｄｈ、４ｄｉ、４ｄｊから成るスタブラインの終端面４ｄｈａは、開口部４ｉ内において、図３に示す符号４ｄｇから成るスタブラインの終端面４ｄｇａと対向している。
【００４２】
本実施の形態のパッケージ基板４では、ボンディングリード４ｃａは、ライン４ｄａを介してランド４ｅａと電気的に接続されており、ボンディングリード４ｃｂは、ライン４ｄｂを介してランド４ｅｂと電気的に接続されている。さらに、ライン４ｄａとライン４ｄｂとを繋ぐバイパスライン４ｄｃ、バイパスライン４ｄｄが配置されている。これらのバイパスライン４ｄｃ、４ｄｄは、上述のように配線パターンが最終的に完成する前までは繋がっていたが、配線切断工程で開口部４ｈ，４ｉのそれぞれにおいて切断されたものである。したがって、最終的にバイパスライン４ｄｃ，４ｄｄは、図２のソルダレジスト４ｊにおける開口部４ｈ，４ｉの箇所で分断されており、開口部４ｈ，４ｉの両側でスタブラインとなっている。
【００４３】
また、バイパスライン４ｄｃとバイパスライン４ｄｄとは、一部平面視で交差する箇所があるため、バイパスライン４ｄｄの一部（バイパスライン４ｄｄａ（図３の点線部分））は、バイパスライン４ｄｃとは異なる配線層（例えば、下面４ｂ側等）に形成されている。
【００４４】
以上により、ライン４ｄａには、終端面４ｄｅａを備えたスタブライン４ｄｅが形成され、一方、ライン４ｄｂには、終端面４ｄｆａを備えたスタブライン４ｄｆが形成され、開口部４ｈにおいて終端面４ｄｅａと終端面４ｄｆａとが対向している。
【００４５】
また、ライン４ｄｂには、終端面４ｄｇａを備えたスタブライン４ｄｇが形成され、一方、ライン４ｄａには、終端面４ｄｈａを備えたスタブライン４ｄｈが形成され、開口部４ｉにおいて終端面４ｄｇａと終端面４ｄｈａとが対向している。
【００４６】
＜配線基板の製造方法（基礎形成：第１段階）＞
図４は図１に示す半導体装置の配線基板の製造方法（基礎形成）の一例を示すフロー図である。
【００４７】
１．基材（絶縁層）準備
図４の「基材準備」に示すように、基板の厚さ方向の中心に配置される基材（絶縁層）を準備する。基材は、絶縁性の材料から成る。
【００４８】
２．銅箔貼付
基材準備後、図４の「銅箔貼付」に示すように、基材の表裏両面の全面に亘って銅箔を貼付する。この時、基材の表裏両面に銅箔を配置し、この状態で熱と荷重を付与する。すなわち、圧接等の熱圧着によって基材の表裏両面に銅箔を貼付する。
【００４９】
３．レジスト形成（開口部有り）
銅箔貼付後、図４の「レジスト形成（開口部有り）」に示すように、表裏両面の銅箔上に所望のパターンを形成するための開口部を有したレジスト（絶縁膜）を形成する。まず、表裏両面の銅箔上にレジストを形成し、その後、所望のパターンを形成するためのマスクを用いて露光・現像を行い、これにより、レジストに所望のパターンを形成する。この時、後の工程でエッチングにより除去される箇所には開口部が形成されている。
【００５０】
４．パターニング（エッチング：配線パターン形成）
レジスト形成後、図４に示す「パターニング」を行って、所望の配線パターンを形成する。すなわち、残されたレジストをマスクとして、エッチングを行い、銅から成る所望の配線パターンを形成する。
【００５１】
５．レジスト除去
パターニング後、図４に示す「レジスト除去」を行う。すなわち、配線パターン上のレジストを除去し、配線パターンを露出させる。
【００５２】
６．絶縁膜（ソルダレジスト）形成
レジスト除去後、図４に示す「絶縁膜（ソルダレジスト）形成」を行う。すなわち、基材の表裏両面の最表層に絶縁膜であるソルダレジスト４ｊ，４ｋ（後述する図７参照）を形成する。この時、配線パターンのうちのボンディングリード４ｃやランド４ｅに相当する箇所は、露出させるため、ソルダレジスト４ｊ，４ｋの所定の位置にボンディングリード４ｃやランド４ｅを露出させるための開口部を形成する。
【００５３】
＜配線基板の製造方法（回路形成（チップ対応配線形成）：第２段階）＞
図５は図１の半導体装置の配線基板の製造方法（回路形成）の一例を示すフロー図、図６は図１の半導体装置の配線基板の構造の一例を示す平面図、図７は図６に示すＣ−Ｃ線に沿って切断した構造の一例を示す断面図、図８は図５に示すレジスト形成時の配線基板の構造の一例を示す平面図、図９は図６に示すＣ−Ｃ線の位置で図８に示す配線基板を切断した構造の一例を示す断面図である。また、図１０は図５に示すパターニングとレジスト除去時の配線基板の構造の一例を示す平面図、図１１は図６に示すＣ−Ｃ線の位置で図１０に示す配線基板を切断した構造の一例を示す断面図、図１２は図１に示すＢ部の変形例の構造を示す拡大部分平面図である。
【００５４】
７．レジスト形成
本レジスト形成工程は、まず、後のダイボンド工程において搭載する半導体チップの種類（タイプＡ，タイプＢ、等）を確認してから行う。本実施の形態では、例えば、図３に示すように、半導体チップ２の主面２ａの辺２ａａに沿って配置された複数の電極パッド２ｃのうち、最も端（角部側）に位置する電極パッド２ｃａが電源電位用のパッドである。そして、上記電極パッド２ｃａの１つ隣（最端から２番目）に配置された電極パッド２ｃｂが基準電位用のパッドである半導体チップ（以降、このような半導体チップを「タイプＡ」と呼ぶ）２を用いる場合について、説明する。
【００５５】
上述の絶縁膜（ソルダレジスト）形成を終えた図６、図７に示すパッケージ基板（基材（被加工部材））４に対して、図５に示す「レジスト形成」を行う。
【００５６】
なお、図６、図７に示すパッケージ基板（基材）４においては、その上面４ａ側に、複数のボンディングリード４ｃを露出させる開口部４ｇが形成され、一方、下面４ｂ側にも複数のランド４ｅのそれぞれを露出させる複数の開口部４ｍが形成されている。
【００５７】
ここで、パッケージ基板（基材）４には、ボンディングリード４ｃａとランド４ｅａとを貫通孔配線４ｆを介して電気的に接続するライン４ｄａと、ボンディングリード４ｃｂとランド４ｅｂとを貫通孔配線４ｆを介して電気的に接続するライン４ｄｂとが形成されている。なお、ボンディングリード４ｃｃは、引き出し配線４ｄおよび貫通孔配線４ｆを介してランド４ｅｃと電気的に接続されている。
【００５８】
また、パッケージ基板（基材）４には、ライン４ｄａとライン４ｄｂとをそれぞれ電気的に、かつ、互いに接続するバイパスライン４ｄｃおよびバイパスライン４ｄｄが形成されている。なお、バイパスライン４ｄｃとバイパスライン４ｄｄとは、一部が平面視で交差する箇所があるため、バイパスライン４ｄｄの一部（バイパスライン４ｄｄａ（図３の点線部分））は、バイパスライン４ｄｃとは異なる配線層（例えば、下面（ランド形成面）４ｂ側の配線層等）に形成されている。
【００５９】
なお、本実施の形態では、配線基板（パッケージ基板４）が２層基板の場合を一例として説明しているが、配線基板は、例えば、４層もしくは４層以上の配線層を有する基板であってもよい。この場合、ボンディングリード４ｃからランド４ｅまでの配線経路は、途中、配線基板の下面（ランド形成面）４ｂではなく、内層の配線層を経由するものであってもよい。
【００６０】
以上のようにパッケージ基板（基材）４では、複数のボンディングリード４ｃのそれぞれが、対応する複数のランド４ｅのそれぞれに電気的に接続されている。
【００６１】
そして、半導体装置の組み立てに用いる配線基板が、「タイプＡ」用であることの確認に基づいて、図８および図９に示すように、パッケージ基板（基材）４の表裏両面の最表層にレジスト４ｎを形成する。この時、上面４ａ側のレジスト４ｎには、所望箇所に開口部４ｐが形成されている。
【００６２】
この開口部４ｐは、パッケージ基板（基材）４を「タイプＡ」用の配線基板に形成するために、不必要となる箇所の配線を切断する（チップ対応配線形成）際に用いるものである。本実施の形態では、「タイプＡ」用となるように、バイパスライン４ｄｃの一部の上方に開口部４ｐａを形成し、一方、バイパスライン４ｄｄの一部の上方に開口部４ｐｂを形成する。
【００６３】
ここで、図８に示す開口部４ｐの幅Ｌ１（図６に示すライン４ｄａが延在する方向の幅）は、図６のバイパスライン４ｄｃとその隣のバイパスライン４ｄｄとの間隔Ｍ１より小さい。例えば、Ｌ１＝５０μｍ、Ｍ１＝１００μｍである。
【００６４】
また、図８の開口部４ｐｂの場合、開口部４ｐｂの幅Ｌ２（図６に示すライン４ｄｂが延在する方向の幅）は、図６のバイパスライン４ｄｄとその隣のバイパスライン４ｄｃとの間隔Ｍ２より小さい。例えば、Ｌ１、Ｍ１と同様に、Ｌ２＝５０μｍ、Ｍ２＝１００μｍである。
【００６５】
さらに、開口部４ｐｂ（開口部４ｐａについても同様）の幅Ｐ（図６に示すライン４ｄｂが延在する方向に交差する方向の幅）は、ライン４ｄａまたはライン４ｄｂの何れか一方と、バイパスライン４ｄｄａ上に位置する貫通孔配線４ｆとの間隔Ｑ（図６参照）より小さい。
【００６６】
８．配線切断
上記レジスト形成後、図５に示す「配線切断」を行う。本実施の形態では、エッチングによって、図１０および図１１に示すように、開口部４ｐａを介してソルダレジスト４ｊの一部の除去とバイパスライン４ｄｃの一部の切断とを行い、さらに、開口部４ｐｂを介してソルダレジスト４ｊの一部の除去とバイパスライン４ｄｄの一部の切断とを行う。これにより、最終的な回路形成となる（図３に示す構造が得られる）。
【００６７】
ここで、上述のように、図８に示す開口部４ｐの幅（Ｌ１，Ｌ２）は、図６に示すバイパスライン４ｄｃとバイパスライン４ｄｄの一部との間隔より小さく、かつ、開口部４ｐの幅Ｐは、ライン４ｄａまたはライン４ｄｂの何れか一方と、バイパスライン４ｄｄａ上に位置する貫通孔配線４ｆとの間隔Ｑより小さくなっている。
【００６８】
これにより、開口部４ｐ内に２本の配線が位置することを防止できる。すなわち、開口部４ｐ内に、切断すべき配線とその隣に位置する配線とが入り込むことを防止できる。その結果、切断すべき配線以外の配線を切断することを防止できる。
【００６９】
なお、チップ対応配線（回路）の形成、すなわち、不必要となった箇所の配線の開口部４ｐａ，４ｐｂを介した切断は、エッチングに限らず、レーザーカットやルーターによる除去等を採用してもよい。
【００７０】
９．レジスト除去
上記パターニング後、図５に示す「レジスト除去」を行う。すなわち、パッケージ基板（基材）４の表裏面の最表層に形成されたレジスト４ｎを除去する。これにより、半導体装置を組み立てに用いられる配線基板であるパッケージ基板４（「タイプＡ」用）の形成を完了する。なお、図１０および図１１に示すように、パッケージ基板４の上面４ａ側のソルダレジスト４ｊには、開口部４ｈ，４ｉが形成されており、これらの開口部４ｈ，４ｉのそれぞれにおいて、バイパスライン４ｄｃ，４ｄｄのそれぞれが分断された状態となっている。
【００７１】
言い換えると、スタブライン４ｄｅ，４ｄｆ，４ｄｇ，４ｄｈが形成された状態となっている。
【００７２】
つまり、バイパスライン４ｄｃおよびバイパスライン４ｄｄは、それぞれ途中で配線が分断された状態となっており、これにより、パッケージ基板（配線基板）４では、ボンディングリード４ｃａは、ライン４ｄａおよび貫通孔配線４ｆを介してランド４ｅａと電気的に接続され、ボンディングリード４ｃｂは、ライン４ｄｂおよび貫通孔配線４ｆを介してランド４ｅｂと電気的に接続されている。
【００７３】
次に、本実施の形態の変形例である「タイプＢ」用の配線基板についてその製造方法を説明する。
【００７４】
「タイプＢ」用の配線基板は、図１２に示すように、電極パッド２ｃの配列が図３の「タイプＡ」の半導体チップ２とは異なる半導体チップ（第２半導体チップ）１２を採用する場合の基板である。「タイプＢ」の半導体チップ１２では、主面２ａの辺２ａａに沿って配置された複数のパッドのうち、最も端（角部側）に位置する電極パッド２ｃが基準電位用の電極パッド２ｃｂであり、この電極パッド２ｃｂの１つ隣（最端から２番目、辺２ａａの中央部側）に配置された電極パッド２ｃａが電源電位用のパッドとなっている。すなわち、「タイプＡ」の半導体チップ２と比較して、「タイプＢ」の半導体チップ１２では、電源電位用の電極パッド２ｃａと基準電位用の電極パッド２ｃｂの位置が入れ替わっている。
【００７５】
ただし、配線基板のランド４ｅの位置（配列）は変わらないため、「タイプＢ」用の配線基板では、ボンディングリード４ｃからランド４ｅまでの配線経路が、「タイプＡ」用の配線基板とは異なっている。
【００７６】
詳細には、基準電位用の電極パッド２ｃｂとワイヤ１ａ（１）を介して電気的に接続される、最も端のボンディングリード４ｃａは、ライン４ｄａ、バイパスライン４ｄｃおよびライン４ｄｂを経由してランド４ｅｂに接続されている。
【００７７】
一方、電源電位用の電極パッド２ｃａとワイヤ１ｂ（１）を介して電気的に接続される、最端から２番目のボンディングリード４ｃｂは、ライン４ｄｂ、バイパスライン４ｄｄおよびライン４ｄａを経由してランド４ｅａに接続されている。
【００７８】
そして、「タイプＢ」用の配線基板であるパッケージ基板１４においても、上面４ａ側のソルダレジスト４ｊには、開口部４ｈ，４ｉが形成されており、これらの開口部４ｈ，４ｉのそれぞれにおいて、ライン４ｄａ，４ｄｂのそれぞれが分断された状態となっている。
【００７９】
言い換えると、パッケージ基板４と同様に、スタブライン４ｄｅ，４ｄｆ，４ｄｇ，４ｄｈが形成された状態となっている。
【００８０】
また、図１２に示すように、開口部４ｈは、ライン４ｄａ上のうち、ライン４ｄａからバイパスライン４ｄｃが分岐する分岐点（言い換えると、バイパスライン４ｄｃとライン４ｄａが連結する連結点）と、ライン４ｄａからバイパスライン４ｄｄが分岐する分岐点（言い換えると、バイパスライン４ｄｄとライン４ｄａが連結する連結点）との間に設けられている。これにより、ボンディングリード４ｃａとランド４ｅｂの電気的な接続を確保しながら、ボンディングリード４ｃｂとランド４ｅａの電気的な接続も確保している。
【００８１】
一方、開口部４ｉは、ライン４ｄｂ上のうち、ライン４ｄｂからバイパスライン４ｄｄが分岐する分岐点（言い換えると、バイパスライン４ｄｄとライン４ｄｂが連結する連結点）と、ライン４ｄｂからバイパスライン４ｄｃが分岐する分岐点（言い換えると、バイパスライン４ｄｃとライン４ｄｂが連結する連結点）との間に設けられている。これにより、ボンディングリード４ｃｂとランド４ｅａの電気的な接続を確保しながら、ボンディングリード４ｃａとランド４ｅｂの電気的な接続も確保している。
【００８２】
なお、「タイプＢ」用のパッケージ基板１４の製造方法は、「タイプＡ」用のパッケージ基板４の製造方法と配線の切断箇所が異なっているだけであり、切断までの手順や切断方法については同じである。
【００８３】
すなわち、半導体装置の組み立てに用いる配線基板が、「タイプＢ」用であることの確認に基づいて、「タイプＡ」用のパッケージ基板４と同様に、「レジスト形成」、「パターニング（エッチング：回路（チップ対応配線）形成）」、「レジスト除去」の各工程を行って、「タイプＢ」用のパッケージ基板１４を形成する。これにより、図１２に示す「タイプＢ」用のパッケージ基板１４の形成を完了する。
【００８４】
以上のように、本実施の形態の配線基板の製造方法では、図６および図７に示す配線基板（ここではパッケージ基板４として説明した）の状態から、その後の配線切断箇所を変えるだけで、「タイプＡ」用、「タイプＢ」用のどちらのタイプの配線基板であっても形成することができる。
【００８５】
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法について説明する。図１３は図１に示す半導体装置の製造方法の一例を示すフロー図である。
【００８６】
なお、本実施の形態では、配線基板上に搭載する半導体チップの種類が「タイプＡ」の場合を一例として取り上げて説明する。すなわち、配線基板は、「タイプＡ」用のパッケージ基板４である。
【００８７】
また、本実施の形態では、半導体装置の製造方法（組み立て方法）として、代表的な組み立て工程（主要工程）のみを一例として取り上げて説明し、詳細な組み立て工程についてはその説明を省略する。
【００８８】
１０．配線基板準備
図１４は図１に示す半導体装置に用いられる配線基板の構造の一例を示す平面図、図１５は図１４に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【００８９】
上述のレジスト除去の後、図１３に示す「配線基板準備」を行う。すなわち、上記配線基板の製造方法によって形成された図１４および図１５に示す「タイプＡ」用のパッケージ基板４を準備する。
【００９０】
なお、本実施の形態では、１つの半導体装置用に予め個片化された配線基板を用いて半導体装置を組み立てる場合について説明するが、配線基板として複数の半導体装置用の領域（デバイス領域）を有する多数個取り基板を用いて半導体装置を組み立ててもよい。
【００９１】
図１４および図１５に示すように、パッケージ基板４は、上面４ａ、上面４ａに形成された複数のボンディングリード４ｃ、上面４ａとは反対側の下面４ｂ、および下面４ｂにそれぞれ形成された複数のランド４ｅを有している。
【００９２】
詳細には、図１４に示すようにパッケージ基板４の上面４ａには、後述するダイボンド工程で搭載される図１６に示す半導体チップ２の複数の電極パッド２ｃに対応した位置に、複数のボンディングリード４ｃが露出するように配置されている。
【００９３】
一方、図１５に示すように、パッケージ基板４の下面４ｂには、複数のランド４ｅが露出するように配置されている。
【００９４】
なお、図１４に示すパッケージ基板４のＢ部の構造は、「タイプＡ」用であるため、図３に示すパッケージ基板４の構造と同様である。
【００９５】
すなわち、「タイプＡ」用のパッケージ基板４では、図３に示すように、バイパスライン４ｄｃおよびバイパスライン４ｄｄがそれぞれ途中で分断されているため、ボンディングリード４ｃａは、ライン４ｄａを介してランド４ｅａと電気的に接続され、一方、ボンディングリード４ｃｂは、ライン４ｄｂを介してランド４ｅｂと電気的に接続されている。さらに、ボンディングリード４ｃｃは、引き出し配線４ｄを介してランド４ｅｃと電気的に接続されている。
【００９６】
１１．ダイボンド
図１６は図１に示す半導体装置の製造方法のダイボンド後の構造の一例を示す平面図、図１７は図１６に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【００９７】
上記配線基板を準備した後、図１３に示す「ダイボンド」を行う。すなわち、図１７に示すように、半導体チップ２をダイボンド材５を介してパッケージ基板４の上面４ａに搭載する。なお、半導体チップ２は、主面２ａ、主面２ａに露出するように形成された複数の電極パッド２ｃ、および主面２ａとは反対側の裏面２ｂを有しており、その裏面２ｂが、パッケージ基板４の上面４ａと対向するようにパッケージ基板４の上面４ａ上に搭載する。
【００９８】
その際、図１６に示すように、半導体チップ２の主面２ａの複数の電極パッド２ｃのパッド列が、パッケージ基板４の上面４ａの複数のボンディングリード４ｃのリード列に対向するような向きに、半導体チップ２を搭載する。
【００９９】
１２．ワイヤボンド
図１８は図１に示す半導体装置の製造方法のワイヤボンド後の構造の一例を示す平面図、図１９は図１８に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図２０は図１８に示すＢ部の構造の一例を示す拡大部分平面図である。
【０１００】
上記ダイボンド後、図１３に示す「ワイヤボンド」を行う。すなわち、図１８および図１９に示すように、半導体チップ２の複数の電極パッド２ｃと、パッケージ基板４の複数のボンディングリード４ｃとを、複数のワイヤ１を介してそれぞれ電気的に接続する。
【０１０１】
なお、図２０に示すように、本実施の形態の「タイプＡ」の半導体チップ２では、辺２ａａに沿って配置された複数の電極パッド２ｃのうち、最も端（角部側）に位置する電極パッド２ｃａが電源電位用のパッドである。そして、上記電極パッド２ｃａの１つ隣（最端から２番目）に配置された電極パッド２ｃｂが基準電位用のパッドであり、さらに、上記電極パッド２ｃｂの１つ隣（最端から３番目）に配置された電極パッド２ｃｃが信号用のパッドである。
【０１０２】
そして、パッケージ基板４においては、最も端に位置するランド４ｅａが電源電位用のランドであり、最端から２番目に配置されたランド４ｅｂが基準電位用のランドであり、さらに、最端から３番目に配置されたランド４ｅｃが信号用のランドである。なお、図２０に示すランド４ｅの配列は、パッケージ基板４の上面４ａの上方からパッケージ基板４を透過して眺めた各ランド４ｅの配列を示している。
【０１０３】
したがって、半導体チップ２の電源電位用のパッドである電極パッド２ｃａと、パッケージ基板４のボンディングリード４ｃａとをワイヤ１ａによって電気的に接続し、これにより、ボンディングリード４ｃａと電源電位用のランド４ｅａとがライン４ｄａを介して電気的に接続される。
【０１０４】
また、半導体チップ２の基準電位用のパッドである電極パッド２ｃｂと、パッケージ基板４のボンディングリード４ｃｂとをワイヤ１ｂによって電気的に接続し、これにより、ボンディングリード４ｃｂと基準電位用のランド４ｅｂとがライン４ｄｂを介して電気的に接続される。
【０１０５】
さらに、半導体チップ２の信号用のパッドである電極パッド２ｃｃと、パッケージ基板４のボンディングリード４ｃｃとをワイヤ１ｃによって電気的に接続し、これにより、ボンディングリード４ｃｃと信号用のランド４ｅｃとが引き出し配線４ｄを介して電気的に接続される。
【０１０６】
なお、ワイヤ１は、金または銅等の導電性材料から成る導電性細線である。
【０１０７】
１３．モールド
図２１は図１に示す半導体装置の製造方法におけるモールド後の構造の一例を示す平面図、図２２は図２１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図２３は図６に示すＣ−Ｃ線の位置で図２１に示す構造体を切断した構造の一例を示す断面図である。
【０１０８】
上記ワイヤボンド後、図１３に示す「モールド」を行う。すなわち、図２１および図２２に示すように、半導体チップ２および複数のワイヤ１を封止用樹脂から成る封止体３によって樹脂封止する。
【０１０９】
本実施の形態の組み立ては、１つの半導体装置用に予め個片化されたパッケージ基板４を用いた半導体装置の組み立てであるため、本モールド工程におけるモールドは、個々の配線基板をそれぞれにモールドする個別モールドである。
【０１１０】
ただし、配線基板として複数のデバイス領域を有する多数個取り基板を用いて半導体装置を組み立ててもよく、この場合には、上記複数のデバイス領域を一括して封止するモールドである一括封止を採用する。
【０１１１】
なお、モールドによって、図２３に示すように、パッケージ基板４の上面４ａ側には封止用樹脂から成る封止体３が形成されるため、パッケージ基板４の上面４ａ側の開口部４ｉや開口部４ｈ（図２０参照）にも封止用樹脂が埋め込まれて封止体３により封止される。
【０１１２】
１４．ボールマウント
図２４は図１に示す半導体装置の製造方法におけるボールマウント後の構造の一例を示す断面図である。
【０１１３】
上記モールド後、図１３に示す「ボールマウント」を行う。すなわち、図２４に示すように、パッケージ基板４の下面４ｂ側の複数のランド４ｅに外部接続用端子として複数のボール状電極（半田ボール）６を設ける。
【０１１４】
なお、ボール状電極６に用いられる半田材として、鉛フリー半田を採用することが好ましく、鉛フリー半田を採用することにより、環境負荷の低減化を図ることができる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances ）指令の基準として定められている。
【０１１５】
ただし、上記半田材は、Ｓｎ−Ｐｂ系半田等の鉛を含む半田材であってもよい。しかしながら、環境への負荷を考慮すれば、上記鉛フリー半田から成る半田材の使用が好ましい。
【０１１６】
上記ボールマウント後、動作テスト工程や外観検査工程等を経てＢＧＡ７の組み立て完了となる。
【０１１７】
以上のように、本実施の形態のＢＧＡ７の製造方法では、ＢＧＡ７に搭載される配線基板を、一部の配線切断等でその配線経路の切り替えが容易に行えるようにしておくことにより、パッド配列が異なる複数種類の半導体チップ（例えば、本実施の形態のような「タイプＡ」用と「タイプＢ」用等）を搭載することが可能になる。
【０１１８】
これにより、半導体装置（ＢＧＡ７）における配線基板の汎用性を向上させることができる。
【０１１９】
ここで、本実施の形態の半導体装置（ＢＧＡ７）の製造方法によって得られる効果を、より具体的に説明する。
【０１２０】
例えば、半導体装置の製造過程において、まず、ある半導体チップ（「タイプＡ」のメモリチップ）を用いて半導体装置を製造することを検討する。次に、「タイプＡ」用の配線基板（メモリチップのパッドと、ランド（およびパターン）の並びが同じ基板）の製造を材料メーカに依頼する。次に、「タイプＡ」用の配線基板を納入し、納入後、「タイプＡ」用の配線基板を用いて半導体装置を組み立てる。
【０１２１】
次に、組み立てた半導体装置の評価（試験、検査）を実施する。そして、期待していた評価結果（信頼性、電気特性等の評価結果）が得られなかった場合、別の半導体チップ（「タイプＢ」のメモリチップ）に切り替えて半導体装置を組み立てる必要性が生じる。しかしながら、ＢＧＡ７のパッケージ基板４の下面４ｂのランド４ｅの位置は、ＢＧＡ７が実装されるマザーボード（図２６参照）１５に形成されたリード部１５ｃの位置に基づいている。したがって、ＢＧＡ７に搭載される半導体チップのタイプが「タイプＢ」に変わっても、パッケージ基板４のランド４ｅの位置は、変更することができない。
【０１２２】
さらに、半導体チップが「タイプＢ」に変わると、電極パッド２ｃの配列が変わる場合がある。そのような場合には、この「タイプＢ」の半導体チップに対応する配線基板の製造を、材料メーカに依頼する。この時、「タイプＢ」のメモリチップのパッドレイアウト（並び方）は、「タイプＡ」のパッドレイアウトと異なり、かつ、ランド４ｅの位置は変更することができないため、新たに配線基板のパターン設計をする必要がある。
【０１２３】
しかしながら、配線基板のパターン設計を新たに行うのは、多くの時間を要する。その結果、「タイプＢ」に対応する配線基板を受取るまで、半導体装置の評価ができなくなる。なお、予め「タイプＡ」だけでなく、「タイプＢ」用の配線基板を製造しておくことも考えられるが、その場合、製造コストが増加する（特に、タイプＡのみで問題なかった場合）。
【０１２４】
そこで、本願では、ＢＧＡ７に搭載される配線基板を、一部の配線切断等でその配線経路の切り替えが容易に行えるようにしておくことで、半導体装置における配線基板の汎用性を向上させることができる。
【０１２５】
すなわち、本願では、材料メーカにおいて、基板設計からパターニングまでを先に行っておき、「タイプＡ」、「タイプＢ」の両方の半導体チップに対応可能な配線基板を形成（チップ対応配線形成）しておくことで、最終的にどちらのタイプの配線基板になっても、後はチップ対応配線の切断処理を行うのみであるため、配線基板を形成する期間を大幅に短縮することができる。
【０１２６】
特に配線基板の設計には、時間がかかる。すなわち、「タイプＡ」用が配線基板が不採用と決まった時に、その時点から「タイプＢ」用の配線基板の製造を材料メーカに依頼すると、半導体装置メーカは、「タイプＢ」用の配線基板の製造が完了するまでの時間を待つことになり、半導体装置の開発に大きな無駄が生じる。
【０１２７】
したがって、本願のように、材料メーカにおいて基板設計からパターニングまでの工程を済ませておくことで、配線基板の形成に費やす期間を大幅に短縮することができる。つまり、本実施の形態の半導体装置の製造方法によれば、半導体チップが切り替わっても配線基板を最初から設計し直す必要がないため、基板設計・開発のためのコストと時間を大幅に短縮することができる。
【０１２８】
＜半導体装置の実装方法＞
次に、本実施の形態の半導体装置の実装方法について説明する。図２５は図１に示す半導体装置の実装方法の一例を示すフロー図、図２６は図１に示す半導体装置の実装方法における実装前の構造の一例を示す断面図、図２７は図１に示す半導体装置の実装方法における実装後の構造の一例を示す断面図である。
【０１２９】
１５．マザーボード準備
上記ボールマウント後、図２５に示す「マザーボード準備」を行う。すなわち、図２６に示す半導体装置を搭載可能なマザーボード（配線基板）１５を準備する。なお、マザーボード１５の上面１５ａの最表層には、絶縁膜であるソルダレジスト１５ｂが形成され、さらに、このソルダレジスト１５ｂから露出するように、ＢＧＡ７搭載用の複数のリード部１５ｃが形成されている。また、各リード部１５ｃ上には、ＢＧＡ７のボール状電極６と半田接合するための予備半田１５ｄが塗布されている。
【０１３０】
なお、図２７に示す電子装置１６を構成するマザーボード１５には、半導体装置の他にも様々な電子部品等が実装される。したがって、半導体装置を搭載する位置や配線経路等も必然的に決定される。すなわち、半導体装置（ＢＧＡ７）の複数のランド４ｅの位置は、マザーボード１５側の各リード部の位置に応じて決定される（ＢＧＡ７のパッケージ基板４の下面４ｂのランド４ｅの位置は、ＢＧＡ７が実装されるマザーボード１５に形成されたリード部１５ｃの位置に基づいている）。
【０１３１】
１６．実装
上記マザーボード準備後、図２５に示す「実装」を行う。すなわち、図２７に示すように、ＢＧＡ７をマザーボード１５の上面１５ａに実装する。この時、ＢＧＡ７のボール状電極６とマザーボード１５のリード部１５ｃ上の予備半田１５ｄとで、半田接合により実装する。これにより、マザーボード１５上にＢＧＡ７を搭載した電子装置１６の構成となる。
【０１３２】
そして、電子装置１６で用いる半田材についても、上記１４．ボールマウント工程で説明した半田材と同様であり、鉛フリー半田もしくはＳｎ−Ｐｂ系半田等の鉛を含む半田材であるが、環境への負荷を考慮すれば、上記鉛フリー半田から成る半田材の使用が好ましい。
【０１３３】
なお、上述のようにＢＧＡ７のパッケージ基板４の下面４ｂのランド４ｅの位置は、ＢＧＡ７が実装されるマザーボード１５に形成されたリード部１５ｃの位置に基づいている。したがって、ＢＧＡ７に搭載される半導体チップ２のタイプが変わったとしても、パッケージ基板４のランド４ｅの位置は、変更することができない。その結果、パッケージ基板４上に搭載する半導体チップの電極パッドの配列が、上述したような半導体装置（被検査体）の評価（試験、検査）過程において変わってしまった場合には、パッケージ基板４の設計をやり直さなければならず、パッケージ基板４の設計に時間を要することになる。
【０１３４】
そこで、本願のように、予め配線基板（パッケージ基板４）にチップ対応配線を形成しておいて配線基板に汎用性を持たせておくことで、半導体チップ２のタイプが切り替わったとしても、その後はチップ対応配線の切断処理を行うのみであり、配線基板を最初から設計し直す必要がないため、配線基板を製造する期間を大幅に短縮することができる。
【０１３５】
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３６】
（変形例１）
半導体チップの主面に設けられた複数の電極パッドにおいて、電源電位用の電極パッドと基準電位用の電極パッドは、半導体チップの角部、すなわち、辺の端部ではなく、辺の中央部に配置されていてもよく、このような半導体チップを、例えば「タイプＣ」とする。
【０１３７】
（変形例２）
半導体チップの主面に設けられた複数の電極パッドにおいて、電源電位用の電極パッドと基準電位用の電極パッドの間に、他の電極パッド（信号用）が１つ以上配置されていてもよい。このような半導体チップを、例えば「タイプＤ」とする。
【０１３８】
（変形例３）
上記実施の形態で説明した配線基板の製造方法における、７．「レジスト形成」、８．「パターニング（エッチング：回路形成）」および９．「レジスト除去」のステップは、１０．「配線基板準備」工程の中で行ってもよい。
【０１３９】
（変形例４）
半導体チップは、平面形状が四角形から成る半導体チップの各辺（４つ）に沿って電極パッドが配置されたもの（例えば、ロジック系の半導体チップ）であってもよい。また、半導体装置は、上記実施の形態の半導体チップ（メモリチップ）と、この半導体チップを制御するロジック系の半導体チップ（コントロールチップ）とを混載（平置き、積層等）した半導体装置であってもよい。
【０１４０】
（変形例５）
半導体チップの主面に設けられた複数の電極パッドにおいて、配列が変更されるのは、電源電位用および基準電位用に限定されるものではなく、制御用や信号用の電極パッドで配列の変更を行ってもよい。
【０１４１】
（変形例６）
半導体チップの切り替えにより、配線の切断を行うのは、配線基板の上面（チップ搭載面）側に限定されるものではなく、配線基板のランド側の面（下面）で行ってもよい。ただし、下面側には複数のボール状電極（外部接続用端子）を接合する複数のランドが設けられるため、切断用の配線（チップ対応配線）を設けるエリアが限られる。したがって、配線を引き回す領域を考慮すると、配線基板の上面に切断用の配線（チップ対応配線）を設ける方がスペースを確保し易い。
【０１４２】
（変形例７）
配線基板の製造段階で、搭載する半導体チップのタイプが決定している場合には、配線基板の製造方法の、４．「パターニング（エッチング：配線パターン形成）」工程において、予め上記チップ対応配線を分断した形にパターニングしてもよい。これにより、後の配線の切断工程を省略して工程の短縮化を図ることができる。
【０１４３】
（変形例８）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
【０１４４】
その他、実施の形態に記載された内容の一部を以下に記載する。
［項１］
上面、前記上面に形成された複数のリードパターン、前記複数のリードパターンにそれぞれ接続された複数の配線、前記上面とは反対側の下面、および前記下面にそれぞれ形成され、かつ、前記複数の配線にそれぞれ接続された複数のランドを有する配線基板と、
主面、前記主面上に形成された複数のパッド、および前記主面とは反対側の裏面を有し、前記裏面が前記配線基板の前記上面と対向するように前記上面上に搭載された半導体チップと、
前記半導体チップの前記複数のパッドと、前記配線基板の前記複数のリードパターンとをそれぞれ電気的に接続する複数のワイヤと、
を有し、
前記複数のリードパターンは、第１リードパターンと、第２リードパターンと、を有し、
前記複数のランドは、第１ランドと、第２ランドと、を有し、
前記複数のパッドは、前記複数のワイヤのうちの第１ワイヤを介して前記第１リードパターンと電気的に接続される第１パッドと、前記複数のワイヤのうちの第２ワイヤを介して前記第２リードパターンと電気的に接続される第２パッドと、を有し、
さらに、前記配線基板は、
前記第１リードパターンと前記第１ランドとを電気的に、かつ、互いに接続する第１ラインと、前記第２リードパターンと前記第２ランドとを電気的に、かつ、互いに接続する第２ラインと、前記第１リードパターンと前記第２ランドとを電気的に、かつ、互いに接続する第１バイパスラインと、前記第２リードパターンと前記第１ランドとを電気的に、かつ、互いに接続する第２バイパスラインと、を有し、
前記第１ライン、前記第２ライン、前記第１バイパスラインおよび前記第２バイパスラインの何れかに、相互に対向する終端面を有したスタブラインが形成されている、半導体装置。
【符号の説明】
【０１４５】
４  パッケージ基板（配線基板）
４ｃ，４ｃａ，４ｃｂ，４ｃｃ  ボンディングリード（パターン、リードパターン）
４ｄａ，４ｄｂ  ライン（配線）
４ｄｃ，４ｄｄ，４ｄｄａ  バイパスライン（配線）
４ｅ，４ｅａ，４ｅｂ，４ｅｃ  ランド（パターン、配線）
【図１】
2016009765.tif 000003
【図２】
2016009765.tif 000004
【図３】
2016009765.tif 000005
【図４】
2016009765.tif 000006
【図５】
2016009765.tif 000007
【図６】
2016009765.tif 000008
【図７】
2016009765.tif 000009
【図８】
2016009765.tif 000010
【図９】
2016009765.tif 000011
【図１０】
2016009765.tif 000012
【図１１】
2016009765.tif 000013
【図１２】
2016009765.tif 000014
【図１３】
2016009765.tif 000015
【図１４】
2016009765.tif 000016
【図１５】
2016009765.tif 000017
【図１６】
2016009765.tif 000018
【図１７】
2016009765.tif 000019
【図１８】
2016009765.tif 000020
【図１９】
2016009765.tif 000021
【図２０】
2016009765.tif 000022
【図２１】
2016009765.tif 000023
【図２２】
2016009765.tif 000024
【図２３】
2016009765.tif 000025
【図２４】
2016009765.tif 000026
【図２５】
2016009765.tif 000027
【図２６】
2016009765.tif 000028
【図２７】
2016009765.tif 000029