(57)【要約】      （修正有）【課題】封止材で切断面に露出した配線部をカバーしていても、長時間記録を行った場合には、そのカバーの絶縁が破れ、電位差を有する配線間でショートが発生することを防止することができる素子基板を提供する。【解決手段】シリコンウェハに半導体製造工程によって形成され、その形成後、シリコンウェハを切断することにより得られる矩形の素子基板１００を、素子基板に含まれる回路を動作させるために電圧を印加する複数の第１の電極パッド１０３ａ、１０３ｂ、１０３ｃと、素子基板の外部にあって回路の検査のために電圧を印加する複数の第２の電極パッドの一部に接続される第１の配線１１１ａとその残りに接続される第２の配線１１１ｂ、１１１ｃとを備える。第１の配線は素子基板の長辺の側から外部に露出するように配置し、第２の配線は素子基板の短辺の側から外部に露出するように配置する。【選択図】図３
2016036986.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェハに半導体製造工程によって形成され、該形成の後、前記シリコンウェハを切断することにより得られる矩形の素子基板であって、
前記素子基板に含まれる回路を動作させるために電圧を印加する複数の第１の電極パッドと、
前記回路の検査のために電圧を印加する前記素子基板の外部に設けられる複数の第２の電極パッドの一部に接続される第１の配線と、
前記複数の第２の電極パッドの残りの一部に接続される第２の配線とを有し、
前記第１の配線は前記素子基板の長辺の側から外部に露出するように配置し、
前記第２の配線は前記素子基板の短辺の側から外部に露出するように配置することを特徴とする素子基板。
【請求項２】
前記複数の第１電極パッドは、前記短辺に沿って配置され、
前記複数の第１の電極パッドの内の最端部に配置される電極パッドの近傍の前記短辺の側と前記長辺の側とに、前記第１の配線が外部に露出する第１の領域と前記第２の配線が外部の領域に露出する第２の領域とが設けられることを特徴とする請求項１に記載の素子基板。
【請求項３】
前記第１の配線と前記第２の配線との内の少なくともいずれかは複数の配線を含み、
前記第１の配線に印加される電圧と前記第２の配線に印加される電圧との電位差は、前記複数の配線の間の電位差よりも大きいことを特徴とする請求項２に記載の素子基板。
【請求項４】
前記第１の領域と前記第２の領域と前記複数の第１の電極パッドが配置される領域とは樹脂によって封止されることを特徴とする請求項２又は３に記載の素子基板。
【請求項５】
複数のヒータと、
前記複数のヒータを駆動する複数の駆動素子とをさらに有し、
前記回路は、
前記複数の駆動素子を駆動させる駆動回路と、
前記駆動回路の駆動を制御する論理回路とを含み、
前記駆動回路を駆動するために前記複数の第１の電極パッドの一部から第１の電圧が印加され、
前記論理回路を駆動するために前記複数の第１の電極パッドの別の一部から第２の電圧が印加され、
前記第１の電圧は前記第２の電圧より高いことを特徴を有することを特徴とする請求項１乃至４のいずれか１項に記載の素子基板。
【請求項６】
前記検査のために、前記第１の配線には、前記第１の電圧が印加され、前記第２の配線には前記第２の電圧が印加されることを特徴とする請求項５に記載の素子基板。
【請求項７】
前記論理回路は、
外部からデータ信号を入力して一時的に格納するシフトレジスタと、
前記シフトレジスタに格納されたデータ信号をラッチするラッチ回路と、
前記ヒータに電流を供給するタイミングを決定するヒートイネーブル信号を外部から入力して、前記ラッチ回路によりラッチされたデータ信号とのＡＮＤ演算を行うＡＮＤ回路とを含むことを特徴とする請求項６に記載の素子基板。
【請求項８】
前記駆動回路は、
前記第２の電圧で出力される前記ＡＮＤ回路からの信号を昇圧するレベルコンバータと、
前記レベルコンバータからの信号により駆動される前記駆動素子として動作するトランジスタとを含むことを特徴とする請求項７に記載の素子基板。
【請求項９】
請求項５乃至８のいずれか１項に記載の素子基板と、
外部から供給される液体の供給口と、
前記複数のヒータそれぞれに対応した液体を吐出する複数の吐出口とを有することを特徴とする液体吐出ヘッド。
【請求項１０】
請求項９に記載の液体吐出ヘッドを記録ヘッドとして用い、インクジェット方式に従って、前記記録ヘッドからインクを記録媒体に吐出して記録を行う記録装置。
【請求項１１】
液体を吐出するために利用されるエネルギーを発生するエネルギー発生素子と、前記エネルギー発生素子を駆動するための回路と、前記回路の検査に用いられる第１の配線及び第２の配線とを備える素子基板であって、
前記第１の配線の１つの端は前記素子基板の第１の側面に面するように配されており、前記第２の配線の１つの端は前記素子基板の第２の側面に面するように配されていることを特徴とする素子基板。
【請求項１２】
前記エネルギー発生素子は前記素子基板の平面に備えられており、前記平面の前記第１の側面の側には、外部から前記回路を駆動する電圧を印加するための複数の電極パッドが備えられている請求項１１に記載の素子基板。
【請求項１３】
前記回路の検査に用いられる第３の配線を備え、
前記第３の配線の１つの端は前記第２の側面に面するように配されていることを特徴とする請求項１１又は１２に記載の素子基板。
【請求項１４】
前記第１の配線の１つの端、前記第２の配線の１つの端、及び、前記第３の配線の１つの端は樹脂により封止されていることを特徴とする請求項１３に記載の素子基板。
【請求項１５】
前記第１の配線と前記第２の配線とに印加される電圧の電位差は、前記第２の配線と前記第３の配線とに印加される電圧の電位差よりも大きいことを特徴とする請求項１３又は１４に記載の素子基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は素子基板、液体吐出ヘッド、及び記録装置に関し、特に、複数の素子とその駆動回路を実装した素子基板、液体吐出ヘッド、及び、その液体吐出ヘッドをインクジェット記録ヘッドとして用い記録媒体に画像を記録する記録装置に関する。
【背景技術】
【０００２】
従来、インクジェット記録装置に搭載される記録ヘッドのヒータ（記録素子）とヒータを選択的に駆動するためのトランジスタ等の半導体素子からなる駆動素子とを含む駆動回路とその配線は、半導体プロセス技術を用いて同一基板上に形成されている。この基板は素子基板と呼ばれている。
【０００３】
図８はシリコンウェハと素子基板との関係を示す図である。
【０００４】
図８に示すように、半導体プロセス技術を用いて、１枚のシリコン（Ｓｉ）ウェハ２００上に、インクジェット記録装置に搭載される記録ヘッドの複数個分に相当する素子基板が形成される。その素子基板は、Ｓｉウェハ２００上に基板の切断領域２０１、２０２と共に形成される。図８に示すＳｉウェハ２００の領域Ａからは４枚の素子基板が切り取られる。
【０００５】
図９は６枚の素子基板１００が形成されている様子を示すＳｉ基板の一部の拡大図である。
【０００６】
図９（ａ）から分かるように、各素子基板１００の中央部には複数のヒータ（記録素子）１０１が２列形成される。一方、各素子基板１００の上下両辺それぞれには複数の電極パッド１０２が形成される。これらの電極により素子基板は基板外部と電気的に接続される。これに加えて、各素子基板１００の左右両辺それぞれの一部には、複数の電極パッド１０２とは別に、検査用の複数の電極パッド１０３が形成される。複数の電極パッド１０３は、Ｓｉウェハに素子基板が形成された際に各種回路素子の検査のために用いられる。
【０００７】
図９（ｂ）は、素子基板にインク吐出口Ｈ１１０１やインク流路を形成するノズル部材Ｈ１１００を接合して、ヘッド基板Ｈ１０００が形成される様子を示している。次に、Ｓｉウェハから切断領域２０１、２０２をそれぞれ切断分離する工程を経ることで、１つのヘッド基板Ｈ１０００は形成される。
【０００８】
図１０はヘッド基板の構成を示す部分破断斜視図である。
【０００９】
図１０に示すように、ヘッド基板Ｈ１０００は素子基板１００の上にノズル部材Ｈ１１００を接合することにより作成される。複数のヒータ１０１は、素子基板１００の主平面上を貫通するインク供給口１２０を挟んだ両側に配列される。
【００１０】
図１１は記録ヘッドの底面図である。
【００１１】
図８〜図１０に示す過程を経て作成されたヘッド基板Ｈ１０００は、図１１に示すように、電極パッド１０２とヘッド基板外部に電気的に接続されるフレキシブルフィルム配線基板Ｈ１２００の電極リードＨ１２０１とが電気接合される。その後、封止樹脂Ｈ１３００によって、電極リードＨ１２０１の周辺部を覆う工程を経て、記録素子ユニットＨ２０００が形成される。そして、インク供給ユニット(不図示)と接合されることで、記録ヘッドが作成される。
【００１２】
近年のインクジェット記録装置では、高画質の画像を高速に得るため、記録ヘッドに複数のヒータを高密度で集積した素子基板を用いるのが主流である。そのため、素子基板上のヒータやその駆動回路、電極パッド数の増加により、素子基板のサイズが大型化するので、１枚のＳｉウェハから取り出すことができる素子基板の個数が減少する。これは、製造コストの増加に繋がる。
【００１３】
製造コストを抑えるために、特許文献１は、基板の切断分離工程後に不要となる電極パッドを基板外部の切断領域に設け、切断面に露出した配線部を封止することで基板サイズの拡大を抑えつつ、大気中の水分による配線の腐食を防止する構成を開示している。
【００１４】
また、基板サイズを小型化した際のキャッピング信頼性確保と更なる製造コスト削減の為、特許文献２は、電極パッドの周囲にのみ封止樹脂を充填した構成を開示している。また、特許文献３は、基板内の電極パッド側の切断領域に、同領域内に設けられた回路を検査する為の電極パッドを配列させ、切断分離工程後の基板断面に残る金属層の残渣による腐食を防止する構成を開示している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平９−２５２０３４号公報
【特許文献２】特開２００９−０００９０４号公報
【特許文献３】特開２００６−２２４５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１〜３に開示する従来技術をそれぞれ用いて形成されたようなヘッド基板において、素子基板のサイズの更なる小型化のために基板内部の電極パッドや配線等の高密度化を図った場合、配線の一部も次のようになる。即ち、Ｓｉウェハからの切断分離後のヘッド基板の断面に残る配線（配線端面部）も高密度に配列される。このようなヘッド基板を用いた記録ヘッドを搭載したインクジェット記録装置において、長期間にわたって記録を行った際、封止樹脂で配線端面部を完全に封止しているにも関わらず、配線端面部間で回路がショートするという問題が生じている。
【００１７】
本発明は上記従来例に鑑みてなされたもので、サイズの増大や製造工程の追加を招くことなく、長期使用後においても回路が短絡しない高信頼性の素子基板、液体吐出ヘッド、及び、そのヘッドを記録ヘッドとして用いる記録装置とを提供すること目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために本発明の素子基板は次のような構成からなる。
【００１９】
即ち、シリコンウェハに半導体製造工程によって形成され、該形成の後、前記シリコンウェハを切断することにより得られる矩形の素子基板であって、前記素子基板に含まれる回路を動作させるために電圧を印加する複数の第１の電極パッドと、前記回路の検査のために電圧を印加する前記素子基板の外部に設けられる複数の第２の電極パッドの一部に接続される第１の配線と、前記複数の第２の電極パッドの残りの一部に接続される第２の配線とを有し、前記第１の配線は前記素子基板の長辺の側から外部に露出するように配置し、前記第２の配線は前記素子基板の短辺の側から外部に露出するように配置することを特徴とする。
【００２０】
また本発明を別の側面から見れば、上記構成の素子基板と、複数のヒータと、外部から供給される液体の供給路と、前記複数のヒータそれぞれに対応した液体を吐出する複数の吐出口とを有することを特徴とする液体吐出ヘッドを備える。
【００２１】
さらに本発明を別の側面から見れば、上記の液体吐出ヘッドを記録ヘッドとして用い、インクジェット方式に従って、前記記録ヘッドからインクを記録媒体に吐出して記録を行う記録装置を備える。
【発明の効果】
【００２２】
従って本発明によれば、回路の検査に用いる外部の電極パッドに接続する複数の配線を互いに離間して配置することができるので、素子基板の長時間使用による部材の劣化に伴って各配線に印加される電圧の電位差によって配線間の短絡することが抑止される。
【００２３】
このために、特別な構成や製造工程が必要ではないので、素子基板のサイズが大きくなったり、製造工程が複雑になることもないという利点がある。
【図面の簡単な説明】
【００２４】
【図１】本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図２】図１に示したインクジェット記録装置の制御構成を示すブロック図である。
【図３】本発明の実施例１に従う６枚の素子基板が形成されている様子を示すＳｉ基板の一部の拡大図である。
【図４】実施例１に従うヘッド基板の構成を示す部分破断斜視図である。
【図５】素子基板１００に形成される駆動回路や論理回路を示す図である。
【図６】比較例の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。
【図７】本発明の実施例２に従う素子基板の一部の領域の拡大図である。
【図８】シリコンウェハと素子基板との関係を示す図である。
【図９】従来構成の６枚の素子基板が形成されている様子を示すＳｉ基板の一部の拡大図である。
【図１０】従来のヘッド基板の構成を示す部分破断斜視図である。
【図１１】記録ヘッドの底面図である。
【発明を実施するための形態】
【００２５】
以下に、図面を参照しながら本発明の実施例について詳細に説明する。なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００２６】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２７】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００２８】
またさらに、「記録素子（又はノズル）」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２９】
以下に用いる記録ヘッド用基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。
【００３０】
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。
【００３１】
＜記録装置の概要説明（図１〜図２）＞
図１は本発明の代表的な実施例であるインクジェット記録ヘッド（以下、記録ヘッド）を用いて記録を行なう記録装置の構成の概要を示す外観斜視図である。
【００３２】
図１に示すようにインクジェット記録装置（以下、記録装置）１はインクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッド）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００３３】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクタンク６を装着する。インクタンク６はキャリッジ２に対して着脱自在になっている。
【００３４】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００３５】
この実施例の記録ヘッド３は、熱エネルギを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換体を備えている。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述したシリアルタイプの記録装置に限定するものではなく、記録媒体の幅方向に吐出口を配列した記録ヘッド（ラインヘッド）を記録媒体の搬送方向に配置するいわゆるフルラインタイプの記録装置にも適用できる。
【００３６】
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００３７】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ここで、ＲＯＭ６０２は後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。
【００３８】
また、図２において、６１０は画像データの供給源となる図１に示したホストやＭＦＰに対応するホスト装置である。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス等をパケット通信により送受信する。なお、インタフェース６１１としてＵＳＢインタフェースをネットワークインタフェースとは別にさらに備え、ホストからシリアル転送されるビットデータやラスタデータを受信できるようにしても良い。
【００３９】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。
【００４０】
６３０は装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。この実施例では、この他にもインク残量を検出するフォトセンサが設けられる。このフォトセンサの詳細について後述する。
【００４１】
さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００４２】
ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０４の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出用のヒータ）を駆動するためのデータを転送する。加えて、この記録装置には、ユーザインタフェースとしてＬＣＤやＬＥＤで構成される表示部が備えられている。
【００４３】
次に、以上の構成の記録装置に記録ヘッドとして用いられる液体吐出ヘッドを構成するヘッド基板の実施例について説明する。
【実施例１】
【００４４】
図３は実施例１に従う半導体製造工程により６枚の素子基板１００が形成されている様子を示すＳｉ基板の一部の拡大図である。なお、図９において既に説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。図３において、（ａ）はＳｉウェハ上に形成された素子基板の平面図であり、（ｂ）は素子基板の右下隅の領域Ｂの拡大図である。図３〜図４から分かるように、各素子基板は矩形状の形状をしており、各素子基板の短辺（上辺とした下辺）には複数の電極パッドが設けられる。また、その長辺（右辺と左辺）の方向には、記録ヘッドに実装した際にインク供給口１２０として用いられる矩形領域が形成される。
【００４５】
また、図４は実施例１に従うヘッド基板の構成を示す部分破断斜視図である。なお、図１０において既に説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。図４に示すヘッド基板は、ノズルやインク流路を形成するノズル部材Ｈ１１００を接合し後にＳｉウェアの切断領域２０１、２０２を切断分離した後の様子を示したものである。
【００４６】
図３（ａ）に示されるように、この実施例では、各素子基板１００の上下辺それぞれの複数の電極パッド１０２が形成される領域のさらに外側の領域の切断領域２０２に検査用の複数の電極パッド１０３が形成される。
【００４７】
また、図３（ｂ）には、検査用の３つの電極パッド１０３ａ、１０３ｂ、１０３ｂが切断領域２０２に形成される例が示されている。また、配線１１１ａ、１１１ｂ、１１１ｃが素子基板１００にはパターニングされ、電極パッド１０３ａ、１０３ｂ、１０３ｂにそれぞれ接続されている。
【００４８】
さらに、図３（ｂ）に示すように、最端部（最右端）の電極パッド１０２ｅから切断領域２０１までの距離Ｌで示した素子基板１００の右端までの領域には、配線１１１ａのみがパターニングされる。そして、配線１１１ｂと配線１１１ｃは配線間隔を一律５μｍとし、上記領域より素子基板の内側でかつ、封止樹脂が塗布される封止領域１０２ａで、素子基板１００の右側面の切断領域２０１を通り電極パッド１０３ｂ、１０３ｃまでパターニングしている。
【００４９】
なお、素子基板１００上にパターニングされる配線１１１ａ、１１１ｂ、１１１ｃや、電極パッド１０２、電極パッド１０３の材質はＡｌとＣｕの合金で作成され、電極パッド１０３の表面は金メッキが施されている。
【００５０】
上記構成において、素子基板１００の小型化のため、素子基板の上下辺にそれぞれ配列された、一辺が１４０μｍの正方形の電極パッドの配列ピッチＸが１５０μｍとなるように高密度で配置している。また、その配列方向の素子基板の幅に対して余分なスペースを極力排するよう、最外の電極パッドから素子基板の側端までのパッド配列方向の最短距離Ｌが３５μｍとなるように形成されている。
【００５１】
次に、インク吐出口Ｈ１１０１やインク流路（不図示）を形成するノズル部材Ｈ１１００を接合し、その後、切断領域２０１と２０２を切断して、ヘッド基板Ｈ１０００を分離する。これにより、図３（ｂ）に示すように、配線１１１ａは円の領域１３１で、配線１１１ｂ〜１１１ｃは楕円の領域１３２で切断される。
【００５２】
そして、従来技術で説明したように、ヘッド基板Ｈ１０００上の電極パッド１０２とヘッド基板外部に電気的に接続されるフレキシブルフィルム配線基板の電極リードとを電気接合する。
【００５３】
この工程後、図４の領域１３１、領域１３２に示されるように、素子基板１００の切断面に露出した配線１１１ａ、１１１ｂ、１１１ｃがインクに晒されないよう、封止領域１０２ａに、エポキシ樹脂による封止樹脂を塗布する。このようにして、図１１に示したような記録素子ユニットＨ２０００が形成される。その後、インク供給ユニット（不図示）と接合し、記録ヘッドが完成する。
【００５４】
なお、この実施例では、電極パッド１０２の端から封止領域１０２ａの端までの素子基板１００の内側方向の距離が５０μｍとなるように、封止樹脂を塗布している。
【００５５】
図５は素子基板１００に形成される駆動回路や論理回路を示す図である。
【００５６】
図５に示されるように、インクを吐出するための熱を発生するヒータ（電気熱変換素子）１０１には、ヒータ駆動用電源端子ＶＨと駆動回路１４０とが接続されている。駆動回路１４０は、ヒータ１０１に所望の電流を供給するための駆動素子（パワートランジスタ）１４０ａと、パワートランジスタ１４０ａにゲート電圧を印加するレベルコンバータ１４０ｂからなる。レベルコンバータ１４０ｂには、パワートランジスタ駆動用電源端子ＶＨＴから駆動電圧発生回路１４４を介して降圧された第２の駆動電圧が供給される。この実施例では液体を吐出するために利用されるエネルギーを発生するエネルギー発生素子としてヒータを用いる例を示すが、その他圧電素子等の手段を適用することもできる。
【００５７】
また、論理回路は、インク吐出口Ｈ１１０１からインクを吐出するか否かを決定する画像データ信号を一時的に格納するシフトレジスタ１４３と画像データ信号を各ヒータ毎に保持するためのラッチ回路１４２とＡＮＤ回路１４１とを含む。シフトレジスタ１４３には、転送クロック信号ＣＬＫの入力端子と、画像データ信号をシリアルに入力する画像データ信号ＤＡＴＡの入力端子とが設けられている。ラッチ回路１４２にはシフトレジスタ１４３から出力される信号を入力し、ラッチタイミングを制御するためのラッチ信号（ＬＴ）を入力する入力端子が設けられている。ＡＮＤ回路１４１は、ラッチ回路１４２から出力される信号と、ヒータ１０１に電流を供給するタイミングを決定するヒートイネーブル信号（ＨＥ）とを入力してＡＮＤ演算を実行する。ＡＮＤ回路１４１から出力される駆動信号はレベルコンバータ１４０ｂを介して昇圧された後、パワートランジスタ１４０ａのゲートに入力される。
【００５８】
なお、ヒータ駆動用電源端子ＶＨやラッチ信号ＬＴの入力端子や転送クロック信号ＣＬＫの入力端子は電極パッド１０２に配置されている。
【００５９】
さて、検査用の電極パッド１０３ａは、駆動回路１４０と検査用の配線１１１ａを介して電気的に接続されている。検査用の電極パッド１０３ｂは、ヒータ１０１のＧＮＤ端子（ＧＮＤＨ）に接続されるＧＮＤ配線と検査用の配線１１１ｂを介して電気的に接続されている。検査用の電極パッド１０３ｃはシフトレジスタ１４３に検査用の配線１１１ｃを介して電気的に接続されている。
【００６０】
これら検査用の電極パッドは、各回路素子と電気的に接続されている為、ヒータ１０１を駆動した際、電極パッド１０３ａにはパワートランジスタの駆動電圧１２．５Ｖが印加される。また、電極パッド１０３ｃにはシフトレジスタ１４３から出力される論理電圧３．３Ｖが印加される。
【００６１】
次に、この実施例の効果を確認するために、比較例としての記録ヘッドとこの実施例に従う記録ヘッドとを長時間動作させて、これらの電気特性を評価する。
【００６２】
図６は比較例の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。
【００６３】
図６と図３（ｂ）とを比較すると分かるように、図６に示す領域は図３（ｂ）に示す領域、即ち、図３（ａ）の素子基板１００の領域Ｂと同じ領域であり、電極パッド１０２の最外部近傍の領域である。
【００６４】
比較例では、一律５μｍの幅で、配線１１１ａ〜１１１ｃが最端部の電極パッド１０２ｅの横から素子基板の側端面までの領域に並列して配置され、切断領域２０２を跨いで電極パッド１０３ａ、１０３ｂ、１０３ｃまでそれぞれパターニングされている。従って、比較例の素子基板では切断領域２０２の切断面に配線部１３０が露出することになる。配線部１３０は、図６から分かるように、５μｍの間隔で配線１１１ａ、１１１ｂ、１１１ｃの切断面が露出することになる。
【００６５】
この比較例の素子基板を実装した記録ヘッドを搭載したインクジェット記録装置を用いて記録を行った際、時間換算で１０００時間相当の時点で、切断面に露出した配線部１３０の配線１１１ａと１１１ｂの間でショート（短絡）が発生した。
【００６６】
この原因を解析した結果、電極パッドと配線の切断面を被覆している封止樹脂への水分透過が確認された。更に、比較例の構成では、素子基板の切断面に露出した電極パッド１０３への配線部１３０に、記録の際に駆動回路に供給される駆動電圧１２．５Ｖの電圧が印加されていた。このため、この電圧とＧＮＤに接続される配線１１１ｂとの電位差により２つの配線の切断面の間でのショートが発生していることが分かった。この原因は、封止樹脂によって被覆保護されている配線の切断面の間に発生した電位差により、配線の切断面の金属がイオンとして溶出して封止樹脂内を移動してショートに至ったと推定される（いわゆるイオンマイグレーション）。この現象は、従来の半導体集積回路では想定されていなかったが、素子基板がインクに接しながら使用される記録ヘッドに実装されるというインクジェット記録装置固有の動作環境が要因となって発生したものと考えられる。
【００６７】
また、比較例の構成において、配線部１３０で電位差が発生する配線同士が、５μｍという極めて短い間隔で、素子基板の端部で隣接して配置されていたことも要因と考えられる。
【００６８】
これに対し、この実施例では、時間換算で１０００時間相当の時点でも、切断面に露出した素子基板１００の側断面の領域１３１と領域１３２、及び、領域１３２の内部での２つの配線の切断面の間でのショートは発生しなかった。
【００６９】
この原因には次のことが考えられる。即ち、図３（ｂ）に示すように封止領域下で配線１１１ａが素子基板の切断面に露出する領域１３１と配線１１１ｂと１１１ｃが露出する領域１３２との間には一辺が１４０μｍの正方形の電極パッド１０２ｅが配設されている。そのため、領域１３１と領域１３２との間が物理的に必然的に大きく離間され、結果として、領域１３１と領域１３２との間の距離を約２００μｍ離間させられている。従って、素子基板のサイズや封止領域を変更せずに、切断面において電位差が大きい配線１１１ａと配線１１１ｂとの間に、イオンマイグレーションが発生しない、十分なギャップを設けることが可能になる。
【００７０】
一方、領域１３２には、配線１１１ｂと１１１ｃが５μｍ間隔と短い距離で隣接されて配置されるが、論理回路に接続される配線１１１ｃに印加される電圧が３．３Ｖである。このため、ＧＮＤ配線と接続された配線１１１ｂと配線１１１ｃとの電位差も小さく、これらの配線間では時間換算で１０００時間相当の間、記録を行ってもショートは発生しない。このように電位差の無いか、非常に小さい部分に関しては、配線を束ねて配置することで、電極パッド１０２より素子基板の内側の封止領域内に領域１３１を配置することができる。
【００７１】
このように、この実施例では比較例に対して素子基板のサイズを変更したり、封止領域の拡大、封止工程の追加などを行うことなく、１０００時間にわたって記録を行っても、配線間のショートの発生を抑えることができる。
【００７２】
従って以上説明した実施例に従えば、シリコンウェハの切断後に形成される配線（第１の配線）の切断面が露出する領域と、別の配線（第２の配線）の切断面が露出する領域が素子基板の異なる面に形成されるよう、これらの配線をパターニング形成する。これにより、素子基板のサイズを押さえつつ、複数の配線の切断面が露出する領域間の距離を大きくすることができ、これらの配線間のショートの発生を抑えることができる。
【００７３】
なお、この実施例に従う素子基板の場合、配線１１１ｂ、１１１ｃをシリコンウェハ２００の切断領域２０１に形成しているため、比較例に対して素子基板のサイズに影響する電極パッド横の距離Ｌで示した領域に配置する配線数を少なくすることができる。これにより、更なる素子基板の小型化が可能となる。
【００７４】
また、この実施例に従う素子基板では、配線１１１ａを素子基板の下辺から電極パッド１０３ａに、配線１１１ｂ、１１１ｃを素子基板の右辺から電極パッド１０３ｂ、１０３ｃに接続する構成としたが、この位置関係を逆転した構成にしても良い。さらに、この実施例に従う素子基板では３本の配線１１１ａ〜ｃを備えるとしたが、配線が２本であってもよい。
【実施例２】
【００７５】
図７はこの実施例に従う素子基板の一部の領域の拡大図である。
【００７６】
図７と図３（ｂ）とを比較すると分かるように、図７に示す領域は図３（ｂ）に示す領域、即ち、図３（ａ）の素子基板１００の領域Ｂと同じ領域であり、電極パッド１０２の最外部近傍の領域である。
【００７７】
図７と図３（ｂ）との比較から分かるように、実施例１と異なる点は、ヒータ数や駆動電圧発生回路の増加等により、駆動回路に接続された配線が配線１１１ａと１１１ａ’の２本に増加した点にある。従って、図７において、既に図３（ｂ）で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００７８】
この実施例では、図７に示すように、最端部の電極パッド１０２ｅ横の距離Ｌで示される領域に、配線１１１ａと配線１１１ａ’を５μｍ間隔でパターニング配線し、素子基板１００の下辺から電極パッド１０３ａ、１０３ａ’に切断領域２０２を通り接続した。一方、配線１１１ｂと配線１１１ｃも互いに５μｍ間隔でパターニング配線し、封止樹脂が塗布される領域１０２ａ内において、素子基板の長手になる右辺から切断領域２０１を通り電極パッド１０３ｂ、１０３ｃまで配線した。
【００７９】
このような構成の素子基板を実装した記録ヘッドを用いて実施例１と同様に長時間記録動作を行い、電気特性評価を行った。その結果、実施例１と同様に配線の切断面に露出した領域１３１’と領域１３２との間、及び、各領域の配線群内で、１０００時間相当にわたって記録を行っても、ショートは発生しない。この原因には次のことが考えられる。即ち、配線１１１ａと１１１ａ’はそれぞれ１２．５Ｖの高電圧が印加されているが、同電位のため、これらの配線間で電位差が発生せず、ショートの発生が抑制される。
【００８０】
従って、高電圧が印加される配線が増加した場合でも、同電位の配線を束ねて配置し、電位差の大きい配線群と離間させることで、素子基板のサイズの拡大を抑えつつ、実施例１と同様にイオンマイグレーションによるショートを抑制することができる。
【００８１】
なお、この実施例では、配線１１１ａと１１１ａ’を、図７に示す電極パッド１０２ｅ横の距離Ｌで示した領域に配置しているが、配線１１１ｂと配線１１１ｃと位置関係を入れ替えた構成にすることでも、同様の効果が得られる。
【００８２】
また、いずれの実施例でも、電極パッド１０２が基板短辺側に沿って配列された構成を示したが、基板長辺側に沿って上記電極パッド１０２配列した構成で、基板サイズを小さくする場合にも、同様の効果が得られる。また上述した各実施例において、素子基板は矩形形状である例について示したが本発明これに限られない。例えば、ひし形や平行四辺形といった形状の素子基板にも本発明を適用可能である。
【符号の説明】
【００８３】
１００  素子基板、１０１  ヒータ、１０２  電極パッド、１０２ａ  塗布領域、
１０３ａ、１０３ｂ、１０３ｃ  電極パッド（検査用）
１１１ａ、１１１ａ’、１１１ｂ、１１１ｃ  配線
１２０  インク供給口、１３０、１３１、１３１’、１３２  配線露出領域
１４０  駆動回路、１４０ａ  駆動素子（パワートランジスタ）、
１４０ｂ  レベルコンバータ、１４１  ＡＮＤ回路、１４２  ラッチ回路、
１４３  シフトレジスタ、１４４  駆動電圧発生回路、
２００  シリコンウェハ（Ｓｉウェハ）、２０１〜２０２  基板切断領域、
Ｈ１０００  ヘッド基板、Ｈ２０００  記録素子ユニット
【図１】
2016036986.tif 000003
【図２】
2016036986.tif 000004
【図３】
2016036986.tif 000005
【図４】
2016036986.tif 000006
【図５】
2016036986.tif 000007
【図６】
2016036986.tif 000008
【図７】
2016036986.tif 000009
【図８】
2016036986.tif 000010
【図９】
2016036986.tif 000011
【図１０】
2016036986.tif 000012
【図１１】
2016036986.tif 000013