(57)【要約】【課題】製造コストを抑制しつつ、信頼性の高い半導体装置を提供する。【解決手段】少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスをその成分に含む混合ガスを用いて絶縁膜のドライエッチングを行う。【選択図】図３(ｄ)
2016178222.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体ウエハの主面に、少なくともシリコンと酸素をその成分に含む被加工膜を形成する工程、
（ｂ）前記被加工膜を覆うように前記被加工膜上にフォトレジスト膜を形成する工程、
（ｃ）フォトリソグラフィにより前記フォトレジスト膜に所定のパターンを転写し、レジストマスクパターンを形成する工程、
（ｄ）前記（ｃ）工程の後、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスをその成分に含む混合ガスを用いて、前記被加工膜にドライエッチング処理を施す工程、
を有する半導体装置の製造方法。
【請求項２】
（ａ）半導体ウエハの主面に、少なくともシリコンと酸素をその成分に含む被加工膜を形成する工程、
（ｂ）前記被加工膜を覆うように前記被加工膜上にフォトレジスト膜を形成する工程、
（ｃ）フォトリソグラフィにより前記フォトレジスト膜に所定のパターンを転写し、レジストマスクパターンを形成する工程、
（ｄ）前記（ｃ）工程の後、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスとＯ２ガスをその成分に含む混合ガスを用いて、前記被加工膜にドライエッチング処理を施す工程、
を有する半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、
前記（ｄ）工程のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項４】
請求項２に記載の半導体装置の製造方法であって、
前記（ｄ）工程のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｏ２＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項５】
請求項１または２に記載の半導体装置の製造方法であって、
前記（ｄ）工程のドライエッチング処理に用いる混合ガスは、Ａｒガスをさらに含む半導体装置の製造方法。
【請求項６】
請求項１または２に記載の半導体装置の製造方法であって、
前記被加工膜は、シリコン酸化膜であり、
前記（ｄ）工程において、前記シリコン酸化膜に銅配線形成のための配線溝を形成する半導体装置の製造方法。
【請求項７】
請求項１または２に記載の半導体装置の製造方法であって、
前記（ｃ）工程において、前記フォトリソグラフィはＡｒＦレーザによるＡｒＦ露光であって、
前記フォトレジスト膜は、ＡｒＦレジスト膜である半導体装置の製造方法。
【請求項８】
（ａ）半導体ウエハの主面に、炭素添加シリコン酸化膜を形成する工程、
（ｂ）前記炭素添加シリコン酸化膜を覆うように前記炭素添加シリコン酸化膜上に第１のフォトレジスト膜を形成する工程、
（ｃ）フォトリソグラフィにより前記第１のフォトレジスト膜に所定のパターンを転写し、第１のレジストマスクパターンを形成する工程、
（ｄ）前記（ｃ）工程の後、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスとＮ２ガスをその成分に含む混合ガスを用いて、前記炭素添加シリコン酸化膜にドライエッチング処理を施す工程、
を有する半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記（ｄ）工程のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項１０】
請求項８に記載の半導体装置の製造方法であって、
前記（ｄ）工程のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｎ２＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項１１】
請求項８に記載の半導体装置の製造方法であって、
前記（ｄ）工程のドライエッチング処理に用いる混合ガスは、Ａｒガスをさらに含む半導体装置の製造方法。
【請求項１２】
請求項８に記載の半導体装置の製造方法であって、
前記（ｄ）工程において、前記炭素添加シリコン酸化膜に銅配線形成のための配線溝を形成する半導体装置の製造方法。
【請求項１３】
請求項８に記載の半導体装置の製造方法であって、
前記（ａ）工程と前記（ｂ）工程の間に、
（ｅ）前記炭素添加シリコン酸化膜を覆うように前記炭素添加シリコン酸化膜上に第２のフォトレジスト膜を形成する工程、
（ｆ）フォトリソグラフィにより前記第２のフォトレジスト膜に所定のパターンを転写し、第２のレジストマスクパターンを形成する工程、
（ｇ）前記（ｆ）工程の後、少なくともＡｒガスとＣ４Ｆ８ガスとＮ２ガスをその成分に含む混合ガスを用いて、前記炭素添加シリコン酸化膜にドライエッチング処理を施す工程、
をさらに有する半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法であって、
前記（ｇ）工程において、前記炭素添加シリコン酸化膜に下層配線とのコンタクト形成のためのコンタクトホールを形成する半導体装置の製造方法。
【請求項１５】
請求項８に記載の半導体装置の製造方法であって、
前記（ｃ）工程において、前記フォトリソグラフィはＡｒＦレーザによるＡｒＦ露光であって、
前記第１のフォトレジスト膜は、ＡｒＦレジスト膜である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、絶縁膜のドライエッチング方法に関する。
【背景技術】
【０００２】
先端マイコンや先端ＳＯＣ製品（Ｓｙｓｔｅｍ−ｏｎ−ａ−Ｃｈｉｐ）、高機能な液晶ドライバ等の半導体装置の製造プロセスにおいては、ＡｒＦエキシマレーザーによるＡｒＦフォトリソグラフィや絶縁層に配線層を埋め込み形成するダマシンプロセスが用いられている。
【０００３】
ダマシンプロセスで配線層を形成する際、ＡｒＦレジストをマスクにしてシリコン酸化膜や低誘電率膜（Ｌｏｗ−ｋ膜）などの絶縁層をドライエッチングすることにより、配線溝（トレンチ）を形成する。
【０００４】
このドライエッチングには、ＣＦ４／ＣＨＦ３やＣＦ４／ＣＨ２Ｆ２／Ｎ２、ＣＦ４／Ｃ４Ｆ６、ＣＦ４／Ｃ４Ｆ８などの混合ガスがエッチングガスとして用いられる。
【０００５】
ドライエッチング装置には、例えば、２周波の高周波による容量結合型酸化膜ドライエッチング装置が利用される。これらの高周波の周波数は、上部電極側が６０ＭＨｚ、下部電極側が２ＭＨｚを用いるのが一般的である。
【０００６】
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には、ＣＨＦ３／ＣＯ／ＣＦ４の混合ガスでシリコン系材料からなる絶縁膜をエッチングする半導体装置の製造方法が開示されている。
【０００７】
また、特許文献２には、ＣＨＦ２ＣＯＦを含むエッチングガスを用いて半導体や誘電体または金属からなる薄膜をエッチングする方法が開示されている。
【０００８】
また、特許文献３には、ＣａＦｂＨｃを含むドライエッチング剤が開示されている。ここで、このＣａＦｂＨｃのａ，ｂ及びｃは、それぞれ正の整数を表し、２≦ａ≦５、ｃ＜ｂ≧１、２ａ＋２＞ｂ＋ｃ、ｂ≦ａ＋ｃの関係を満たし、ａ＝３、ｂ＝４、ｃ＝２の場合を除くとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２７４１４１号公報
【特許文献２】特開２０１１−１１９３１０号公報
【特許文献３】特開２０１３−３０５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、ＡｒＦレジストをマスクにしてシリコン酸化膜や低誘電率膜（Ｌｏｗ−ｋ膜）などの絶縁膜をドライエッチングする場合、レジスト選択比、すなわちエッチング中のレジストマスクのエッチレートに対するシリコン酸化膜のエッチレートの比は、１．５程度が限界である。
【００１１】
このレジスト選択比は、数値が大きいほどエッチングマスクとしての性能が高いことを意味する。
【００１２】
例えば、９０ｎｍプロセスにおいてＡｒＦレジストをエッチングマスクとして使用した場合、エッチング可能なシリコン酸化膜の膜厚は、ＡｒＦレジストの膜厚を考慮すると２００ｎｍ程度が精度良くエッチングできる限界であった。
【００１３】
そこで、レジスト選択比を向上するために、例えば、下部高周波電源（ＲＦ電源）のＲＦ周波数を２ＭＨｚから２７ＭＨｚへ変更するドライエッチング装置のハード仕様の変更が行われる。ＲＦ周波数を上げることでイオンのスパッタリング効果を緩和することが可能となり、レジスト選択比が向上する。このハード仕様の変更により、レジスト選択比は１．５程度から２．０程度へと向上し、エッチング可能なシリコン酸化膜の膜厚は２６０ｎｍ程度となる。
【００１４】
また、レジストをＡｒＦレジストを含む多層レジスト構造とすることで、レジスト選択比を向上させる方法もある。
【００１５】
しかしながら、ドライエッチング装置のハード仕様の変更や多層レジストの導入は、いずれも半導体装置の製造コストの大幅な増加につながってしまう。
【００１６】
すなわち、本実施の形態の課題は、製造コストを抑制することにある。また、信頼性の高い半導体装置を製造することにある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
一実施の形態によれば、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスをその成分に含む混合ガスを用いて絶縁膜のドライエッチングを行う半導体装置の製造方法である。
【発明の効果】
【００１８】
前記一実施の形態によれば、製造コストを抑制しつつ、信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００１９】
【図１（ａ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図１（ｂ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図２（ａ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図２（ｂ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ａ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ｂ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ｃ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ｄ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ｅ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ｆ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ａ）】ドライエッチングにおけるレジスト表面の反応を概念的に示す図である。
【図４（ｂ）】ドライエッチングにおけるレジスト表面の反応を概念的に示す図である。
【図５】ドライエッチング装置の概要を示す図である。
【図６】半導体装置の製造工程の概要を示すフローチャートである。
【図７】半導体装置の製造工程の前工程の概要を示すフローチャートである。
【発明を実施するための形態】
【００２０】
以下、図面を用いて絶縁膜をエッチング加工する際の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
【実施例１】
【００２１】
図１（ａ）および図１（ｂ）では、絶縁膜をエッチング加工する際の一例として、シングルダマシンプロセスでのトレンチ（配線溝）加工方法について説明する。図１（ａ）は半導体ウエハ表面に形成されたシリコン酸化膜のエッチング加工前の状態を示し、図１（ｂ）はシリコン酸化膜のエッチング加工後の状態を示している。
【００２２】
図１（ａ）に示すように、エッチング加工前の半導体ウエハの表面（主面）上には、シリコン酸化膜４が形成されており、シリコン酸化膜４を覆うように露光時の反射防止膜となるＢＡＲＣ膜５（Ｂｏｔｔｏｍ−Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ−Ｃｏａｔｉｎｇ）が形成されている。
【００２３】
ＢＡＲＣ膜５の上には、フォトリソグラフィにより所定のパターンが形成されたレジスト膜６が形成されている。このレジスト膜６は、ＡｒＦレーザによるＡｒＦ露光で感光するＡｒＦレジストである。レジスト膜６には、ＡｒＦ露光装置を用いたフォトリソグラフィにより、半導体装置の配線パターンや回路パターンが転写されている。
【００２４】
シリコン酸化膜４の下層には、トレンチ（配線溝）加工時のエッチングストッパー膜となるシリコン窒化膜（ＳｉＮ膜）３が形成されている。さらにその下層には、シリコン酸化膜１が形成されており、その一部にタングステン（Ｗ）プラグ２や図示しない下層配線が形成されている。
【００２５】
図１（ａ）に示す積層膜構造を、図５に示すようなドライエッチング装置を用いてエッチング処理を行うことにより、図１（ｂ）に示すようにシリコン酸化膜４にトレンチ（配線溝）１５が形成される。トレンチ（配線溝）１５には、後のＣｕ（銅）めっき工程やＣＭＰ工程（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）を経て埋め込み銅配線が形成される。（図７の工程ｊおおよび工程ｋ）
図５に示すドライエッチング装置は、２周波容量結合型の平行平板タイプのドライエッチング装置である。下部電極１８はウエハステージとして機能し、半導体ウエハ２２が載置される。下部電極１８と所定の間隔を隔てて上部電極１９が平行に配置されている。
【００２６】
下部電極１８には高周波電源Ａ２０が電気的に連結されており、２ＭＨｚの高周波電力が下部電極１８へ印加される。
【００２７】
また、上部電極１９には高周波電源Ｂ２１が電気的に連結されており、６０ＭＨｚの高周波電力が上部電極１９へ印加される。
【００２８】
下部電極１８、半導体ウエハ２２、上部電極１９はドライエッチング装置の処理室内に設置されている。処理室内を真空排気し、下部電極１８および上部電極１９の間にエッチングガスを導入し、下部電極１８、上部電極１９それぞれに高周波電力を印加することにより、下部電極１８および上部電極１９の間にプラズマ２３（プラズマ放電）を発生させ、ドライエッチング処理を行う。
【００２９】
ここで、図１（ａ）および図１（ｂ）に示すトレンチ（配線溝）加工を行う際、図５に示すドライエッチング装置を用いて半導体ウエハにドライエッチング処理を行う。このドライエッチング処理を行うドライエッチング条件を表１および表２に示す。表２は、精度良くトレンチ（配線溝）加工を行いたい場合、より好適なドライエッチング条件を示している。
【００３０】
【表１】
2016178222.tif 000003
【００３１】
【表２】
2016178222.tif 000004
本実施例のドライエッチングにおいては、表１および表２に示すように、少なくとも四フッ化メタン（ＣＦ４）とＣ３Ｈ２Ｆ４を成分に含む混合ガスを用いる。
【００３２】
このＣ３Ｈ２Ｆ４は、例えば、化学式１乃至８に示す鎖状構造或いは環状構造のガスを用いる。
【００３３】
【化１】
2016178222.tif 000005
化学式１は、（Ｅ）−１，３，３，３−テトラフルオロ―１―プロペンである。
【００３４】
【化２】
2016178222.tif 000006
化学式２は、（Ｚ）−１，３，３，３−テトラフルオロプロペンである。
【００３５】
【化３】
2016178222.tif 000007
化学式３は、１，１，２，２−テトラフルオロシクロプロパンである。
【００３６】
【化４】
2016178222.tif 000008
化学式４は、１，１，２，３−テトラフルオロシクロプロパンである。
【００３７】
【化５】
2016178222.tif 000009
化学式５は、１，１，３，３−テトラフルオロ―１―プロペンである。
【００３８】
【化６】
2016178222.tif 000010
化学式６は、１，２，３，３−テトラフルオロプロペンである。
【００３９】
【化７】
2016178222.tif 000011
化学式７は、１，３，３，３−テトラフルオロ―１―プロペンである。
【００４０】
【化８】
2016178222.tif 000012
化学式８は、２，３，３，３−テトラフルオロプロペンである。
【００４１】
なお、Ｃ３Ｈ２Ｆ４は、炭素原子（Ｃ）数が３、水素原子（Ｈ）数が２、フッ素原子（Ｆ）数が４であればよく、水素原子やフッ素原子がα結合やβ結合により炭素原子と結合しているＣ３Ｈ２Ｆ４や水素原子やフッ素原子がラジカル付加しているＣ３Ｈ２Ｆ４を用いることもできる。
【００４２】
上記に示した各形態のＣ３Ｈ２Ｆ４は、鎖状構造や環状構造、または炭素原子同士の二重結合の有無により、エッチングガスとして用いた場合のプラズマ中における分子の解離度がそれぞれ異なるため、所望のエッチング形状となるようなＣ３Ｈ２Ｆ４を選択して用いるのが好ましい。
【００４３】
図１（ａ）および図１（ｂ）に示すように、シングルダマシンプロセスにおいて、シリコン酸化膜４などの層間絶縁膜にドライエッチングによりトレンチ（配線溝）１５を形成する際、エッチングガスとして四フッ化メタン（ＣＦ４）とＣ３Ｈ２Ｆ４の混合ガスを用いることにより、レジスト選択比を向上させることができる。これにより、レジスト６がエッチングされて完全に消失してしまう前にトレンチ（配線溝）１５がエッチングストッパー膜であるシリコン窒化膜（ＳｉＮ膜）３に到達するまでシリコン酸化膜４をドライエッチングすることができる。
【００４４】
なお、ここではシリコン酸化膜４上に形成されるＢＡＲＣ膜５も表１或いは表２に示すドライエッチング条件によりエッチングするが、ＢＡＲＣ膜５のドライエッチングは別のドライエッチング条件で処理してもよい。例えば、ＢＡＲＣ膜５を従来のＣＦ４／ＣＨＦ３やＣＦ４／ＣＨ２Ｆ２／Ｎ２、ＣＦ４／Ｃ４Ｆ６、ＣＦ４／Ｃ４Ｆ８などの混合ガスでエッチングし、続いて下層のシリコン酸化膜４を四フッ化メタン（ＣＦ４）とＣ３Ｈ２Ｆ４の混合ガスによりエッチングすることも可能である。
【００４５】
ここで、シングルダマシンプロセスにおけるトレンチ（配線溝）形成のようにアスペクト比が高いドライエッチングに四フッ化メタン（ＣＦ４）とＣ３Ｈ２Ｆ４の混合ガスを用いることで高レジスト選択比が得られる理由を図４（ａ）および図４（ｂ）を用いて説明する。
【００４６】
図４（ａ）および図４（ｂ）は、ドライエッチング中のレジスト表面の反応を概念的に示す図である。図４（ａ）は従来のＣＦ４／ＣＨＦ３／Ｏ２混合ガスによるドライエッチング中の様子を示し、図４（ｂ）はＣＦ４／Ｃ３Ｈ２Ｆ４／Ｏ２混合ガスによるドライエッチング中の様子を示している。図中の「＊」はラジカル、すなわち不対電子を持つ原子や分子の状態である。
【００４７】
エッチングガスを構成する各ガス分子はプラズマ中で解離し、イオンやラジカルが生成される。プラズマ中のラジカルの一部は互いに結合して一酸化炭素（ＣＯ）やフッ化水素（ＨＦ）等を生成し、真空排気される。
【００４８】
また、ラジカルの一部はレジスト膜表面に付着し、ポリマー（デポ膜）を形成する。このポリマー（デポ膜）は、プラズマ中に発生するイオンによるレジスト膜のスパッタリングやラジカルとレジスト表面の化学反応からレジスト膜を保護する保護膜として機能する。
【００４９】
図４（ｂ）に示すように、ドライエッチングにＣＦ４／Ｃ３Ｈ２Ｆ４混合ガスを用いた場合、図４（ａ）に示す従来のドライエッチング条件に比べて、レジスト膜表面にポリマー（デポ膜）がより厚く形成される。エッチングガスにＣ３Ｈ２Ｆ４を用いることで、プラズマ中に供給される炭素（Ｃ）および水素（Ｈ）の原子数が増えるためである。その結果、レジスト膜のエッチング耐性が高まり、レジスト選択比を向上することができる。つまり、レジスト膜のエッチング速度（エッチングレート）に対するシリコン酸化膜等の被加工膜のエッチング速度（エッチングレート）を相対的に向上することができる。
【００５０】
なお、ドライエッチングに用いるＣＦ４／Ｃ３Ｈ２Ｆ４混合ガスは、主にＣＦ４ガスがシリコン酸化膜のエッチングに寄与するメインのエッチングガスであるため、ＣＦ４／Ｃ３Ｈ２Ｆ４混合ガスの流量はＣＦ４＞Ｃ３Ｈ２Ｆ４とする必要がある。上記のように、Ｃ３Ｈ２Ｆ４ガスはポリマー（デポ膜）の形成に寄与するため、ＣＦ４の流量よりもＣ３Ｈ２Ｆ４の流量が多い場合、ポリマー（デポ膜）の形成量が多すぎてシリコン酸化膜のエッチングを妨げてしまう恐れがある。例えば、トレンチ（配線溝）のエッチング途中で、シリコン酸化膜のエッチングが停止（エッチストップ）してしまう恐れがある。
【００５１】
また、表１や表２に示すように、必要に応じて、希釈ガス（キャリアガス）としてアルゴン（Ａｒ）ガスを添加することもできる。Ａｒガスを添加することにより、Ｃ３Ｈ２Ｆ４ガスによりレジスト選択比を向上すると共に、プラズマ中でのＡｒイオンの生成によりトレンチ（配線溝）底部のイオンアシストエッチングの効果を得ることができる。
【００５２】
また、必要に応じて、酸素（Ｏ２）ガスや窒素ガス（Ｎ２）を添加してもよい。酸素（Ｏ２）ガスや窒素ガス（Ｎ２）を添加することで、ドライエッチングにより形成されるトレンチ（配線溝）形状の調整が可能になる。Ｏ２を添加する場合、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｏ２混合ガスの流量はＣＦ４＞Ｏ２＞Ｃ３Ｈ２Ｆ４とするのがより好適である。また、Ｎ２を添加する場合、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２混合ガスの流量はＣＦ４＞Ｎ２＞Ｃ３Ｈ２Ｆ４とするのがより好適である。Ｏ２添加、或いは、Ｎ２添加のいずれの場合においても、Ｃ３Ｈ２Ｆ４の流量が多すぎるとＯ２やＮ２添加によるトレンチ（配線溝）形状の制御が難しくなるためである。すなわち、表１や表２で示す範囲内で、Ｃ３Ｈ２Ｆ４ガスはＣＦ４ガス及びＡｒガスよりも少ない流量とすることが好ましく、酸素（Ｏ２）ガス及び窒素ガス（Ｎ２）と同程度か少ない流量とすることが好ましい。
【００５３】
特に、図１において、シリコン酸化膜４のような絶縁膜をエッチングする際には、酸素（Ｏ２）ガスを添加することが好ましい。また、シリコン酸化膜４よりも低誘電率である炭素添加シリコン酸化膜（ＳｉＯＣ膜）等の有機絶縁膜を用いた場合、エッチングガスにＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２混合ガスを用いることが好ましく、有機絶縁膜のサイドエッチ形状を防止することが可能になる。
【００５４】
以上説明したように、本実施例における半導体装置の製造方法によれば、シングルダマシンプロセスにおいて層間絶縁膜にドライエッチングでトレンチ（配線溝）形成する際、レジスト選択比を向上することができ、より精度の高いトレンチ（配線溝）加工が可能となる。なお、本実施の形態はシングルダマシンによるトレンチ（配線溝）の形成に限られず、半導体基板と配線間、または、各配線間をつなぐコンタクトホールの開口等に適用することも可能であるし、単に絶縁膜をエッチング加工する際にも有効である。
【００５５】
本願発明者らが行った評価では、例えば、レジスト選択比を従来の１．５から３．１５まで改善することができた。その結果、同じ膜厚のＡｒＦレジストを用いた場合、精度良く加工できるシリコン酸化膜の膜厚が従来は２００ｎｍ程度であったのに対し、４２０ｎｍ程度へと飛躍的に向上することができた。
【００５６】
これにより、下部高周波（ＲＦ）電源の変更（２ＭＨｚから２７ＭＨｚへの変更）等のドライエッチング装置のハード仕様の変更や多層レジストの導入が不要となり、製造コストの大幅な削減につながる。
【実施例２】
【００５７】
図２（ａ）および図２（ｂ）では、絶縁膜をエッチング加工する際の一例として、デュアルダマシンプロセスでのトレンチ（配線溝）加工方法について説明する。図２（ａ）は半導体ウエハ表面に形成された炭素添加シリコン酸化膜（ＳｉＯＣ膜）のエッチング加工前の状態を示し、図２（ｂ）は炭素添加シリコン酸化膜（ＳｉＯＣ膜）のエッチング加工後の状態を示している。
【００５８】
図２（ａ）に示すように、エッチング加工前の半導体ウエハの表面（主面）上には、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０が形成されており、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０を覆うようにキャップ膜（ＴＥＯＳ膜）１１が形成されている。炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０は、Ｌｏｗ−ｋ膜と呼ばれる低誘電率膜である。キャップ膜（ＴＥＯＳ膜）１１上には、露光時の反射防止膜となるＢＡＲＣ膜１２（Ｂｏｔｔｏｍ−Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ−Ｃｏａｔｉｎｇ）が形成されている。
【００５９】
ＢＡＲＣ膜１２の上には、フォトリソグラフィにより所定のパターンが形成されたレジスト膜１３が形成されている。このレジスト膜１３は、ＡｒＦレーザによるＡｒＦ露光で感光するＡｒＦレジストである。レジスト膜１３には、ＡｒＦ露光装置を用いたフォトリソグラフィにより、半導体装置の配線パターンや回路パターンが転写されている。
【００６０】
炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０の下層には、バリア膜９が形成されている。バリア膜９には、例えば、ＳｉＣＯ膜／ＳｉＣＮ膜のような積層膜が用いられる。このバリア膜９は、さらに下層の炭素添加シリコン酸化膜（ＳｉＯＣ膜）７中に形成されたＣｕ配線８の拡散防止膜（バリア膜）として機能すると共に、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０にビアホール（コンタクトホール）を形成する際のエッチングストッパー膜として機能する。
【００６１】
図２（ａ）に示す積層膜構造を、実施例１と同様に、図５に示すドライエッチング装置を用いてエッチング処理を行うことにより、図２（ｂ）に示すように炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０にトレンチ（配線溝）１６が形成される。図２（ｂ）は、ドライエッチング後にキャップ膜（ＴＥＯＳ膜）１１、ＢＡＲＣ膜１２、レジスト膜１３をアッシング処理等で除去した後の状態を示している。トレンチ（配線溝）１６には、後の銅（Ｃｕ）めっき工程やＣＭＰ工程（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）を経て埋め込み銅配線が形成される。（図７の工程ｊおおよび工程ｋ）
次に、図３（ａ）乃至図３（ｆ）を用いて、本実施例におけるデュアルダマシンプロセスをより詳しく説明する。図３（ａ）乃至図３（ｆ）に示すデュアルダマシンプロセスは、先に層間絶縁膜にビアホール（コンタクトホール）を形成し、その後トレンチ（配線溝）を形成する、いわゆるビアファーストプロセスである。
【００６２】
図３（ａ）では既にビアホールが形成された状態が示されている。ビアホールの形成には、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０にＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いたドライエッチングによって行われる。この時のＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスの条件は、トレンチ（配線溝）１６を形成する条件と同じである。ビアホールはトレンチ（配線溝）１６よりも細く深い溝であるが、本実施の形態のエッチングを行うことによって、このようなアスペクト比が高い溝でも良好なエッチングを行うことが可能となる。
【００６３】
図３（ａ）は、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０にトレンチ（配線溝）１６を形成する前の状態を示している。下層の炭素添加シリコン酸化膜（ＳｉＯＣ膜）７およびＣｕ配線８上にはＳｉＣＯ膜／ＳｉＣＮ膜の積層膜からなるバリア膜９が形成されている。バリア膜９は上層への銅（Ｃｕ）の拡散を防止する。バリア膜９上には、上層の炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０が形成されている。炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０には、予めビアフィル１４が形成されている。ビアフィル１４は、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０にドライエッチングでビアホールを形成した後、そのビアホール内にビアフィル材を充填することにより形成されている。バリア膜９は、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０にビアホールを形成する際のエッチングストッパー膜としての機能も有する。
【００６４】
炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０上には、キャップ膜（ＴＥＯＳ膜）１１が形成され、さらにその上には露光時の反射防止膜となるＢＡＲＣ膜１２が形成されている。ＢＡＲＣ膜１２の上には、フォトリソグラフィにより所定のパターンが形成されたレジスト膜１３が形成されている。
【００６５】
図３（ａ）に示す積層膜構造を、図５に示すようなドライエッチング装置を用いて図３（ｂ）から図３（ｆ）に示す工程を順に経ることで図３（ｆ）に示すトレンチ（配線溝）１６およびビアホール１７を形成する。
【００６６】
図３（ａ）から図３（ｆ）に至る処理は、表３に示す処理条件により行う。なお、表３のステップ１はＢＡＲＣ膜１２をエッチングする工程の条件である。表３のステップ２はキャップ膜１１または炭素添加シリコン酸化膜１０をエッチングする工程の条件である。表３のステップ３はアッシング処理工程の条件である。表３のステップ４はバリア膜９をエッチングする工程の条件である。
【００６７】
【表３】
2016178222.tif 000013
先ず、図３（ａ）および図３（ｂ）に示すように、レジスト膜１３をマスクにＢＡＲＣ膜１２のドライエッチングを行う。（表３のステップ１）このドライエッチングには、ＣＦ４／Ｃ４Ｆ８の混合ガスを用いる。この際、ＢＡＲＣ膜１２と共にレジスト膜１３もエッチングされるため、レジスト膜１３の膜厚は減少する。
【００６８】
次に、図３（ｂ）および図３（ｃ）に示すように、レジスト膜１３およびパターニングされたＢＡＲＣ膜１２をマスクにキャップ膜（ＴＥＯＳ膜）１１のドライエッチングを行う。このドライエッチングには、例えば、表３のステップ２に示すＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスやＡｒ／Ｃ４Ｆ８の混合ガスを用いる。この際、キャップ膜（ＴＥＯＳ膜）１１と共にレジスト膜１３もエッチングされるため、レジスト膜１３の膜厚はさらに減少する。
【００６９】
続いて、図３（ｃ）および図３（ｄ）に示すように、レジスト膜１３およびパターニングされたＢＡＲＣ膜１２、キャップ膜（ＴＥＯＳ膜）１１をマスクに炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０のドライエッチングを行う。（表３のステップ２）このドライエッチングには、ＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いる。この際、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０と共にレジスト膜１３もエッチングされるため、レジスト膜１３の膜厚はさらに減少する。
【００７０】
図３（ｄ）に示すように、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０に形成されるトレンチ（配線溝）１６はアスペクト比が高い溝、つまり細く深い溝であり、ドライエッチング処理する際、高いレジスト選択を確保しつつ、サイドエッチ量の少ないドライエッチングを行う必要がある。
【００７１】
図３（ｃ）および図３（ｄ）の間のドライエッチングにＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いることで、実施例１において図４を用いて説明したようなメカニズムにより、レジスト膜１３のエッチングを抑制しつつ、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０に細く深いトレンチ（配線溝）を形成することができる。
【００７２】
また、ＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いることで、ドライエッチング中にトレンチの側壁部分に側壁保護膜となるポリマー（デポ膜）を形成しながら炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０をエッチングすることができるため、サイドエッチ量の少ないエッチングが可能となる。
【００７３】
なお、表３のステップ２に示すように、必要に応じて、エッチングガスに酸素ガス（Ｏ２）や窒素ガス（Ｎ２）を添加してもよい。しかしながら、炭素添加シリコン酸化膜（ＳｉＯＣ膜）１０のような有機絶縁膜をエッチングする際には、酸素ガス（Ｏ２）を添加した場合、トレンチの底部においてサイドエッチが発生する恐れがある。このため、添加ガスとしては窒素ガス（Ｎ２）を用いることが好ましい。
【００７４】
或いは、キャリアガスとしてアルゴンガス（Ａｒ）などの不活性ガスを添加することもできる。Ａｒガスの添加による効果は実施例１と同様である。また混合ガス中の各ガスの流量の関係も実施例１と同様である。すなわち、表３で示す範囲内で、Ｃ３Ｈ２Ｆ４ガスはＣＦ４ガスおよびＡｒガスよりも少ない流量とすることが好ましく、窒素ガス（Ｎ２）と同程度か少ない流量とすることが好ましい。
【００７５】
例えば、図３（ｄ）に示すトレンチ（配線溝）１６の形状をＳＥＭ観察等により確認しながら、Ｏ２ガスやＮ２ガス、Ａｒガスの添加量を調整することで、より望ましい形状のトレンチ（配線溝）１６を形成することができる。
【００７６】
その後、図３（ｄ）および図３（ｅ）に示すように、アッシング処理によりエッチングされずに残ったレジスト膜１３およびＢＡＲＣ膜１２、ビアフィル１４を除去する。（表３のステップ３）このアッシング処理は、表３のステップ１からステップ３を処理したドライエッチング装置のエッチング処理室内でガスを切り替えて行ってもよく、また、図５に示すドライエッチング装置に連結された別の処理室（図示せず）で行ってもよい。
【００７７】
最後に、図３（ｅ）および図３（ｆ）に示すように、ビアホール１７の底部のバリア膜９をドライエッチングにより除去することで、デュアルダマシンプロセスにおけるトレンチ（配線溝）１６および下層のＣｕ配線８とのコンタクト（ビア）を形成するためのビアホール１７を形成する。（表３のステップ４）
以上説明したように、本実施例における半導体装置の製造方法によれば、デュアルダマシンプロセスにおいて層間絶縁膜にドライエッチングでトレンチ（配線溝）を形成する際、レジスト選択比を向上することができ、より精度の高いトレンチ（配線溝）加工が可能となる。
【００７８】
これにより、下部高周波（ＲＦ）電源の変更（２ＭＨｚから２７ＭＨｚへの変更）等のドライエッチング装置のハード仕様の変更や多層レジストの導入が不要となり、製造コストの大幅な削減につながる。
【００７９】
なお、図３（ａ）乃至図３（ｆ）では、層間絶縁膜である炭素添加シリコン酸化膜（ＳｉＯＣ膜）に予めビアホールを形成し、ビアフィル材を充填した例を示したが、このビアホールを形成するドライエッチングは、ＣＦ４／ＣＨＦ３やＣＦ４／ＣＨ２Ｆ２／Ｎ２、ＣＦ４／Ｃ４Ｆ６、ＣＦ４／Ｃ４Ｆ８、Ｃ４Ｆ８／Ａｒ／Ｎ２などの混合ガスを用いる。また、これらの混合ガスに替えて、ＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いてもよい。
【００８０】
ＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いることで、トレンチ（配線溝）形成時と同様に、細く深いビアホール（コンタクトホール）を精度良く形成することができる。
【実施例３】
【００８１】
図６および図７を用いて、実施例１或いは実施例２で説明したプロセスフローによる先端マイコンや先端ＳＯＣ製品、高機能な液晶ドライバ等の半導体装置の製造方法について説明する。図６は、半導体装置の製造工程の概要を示すフローチャートである。また、図７は、半導体装置の製造工程の前工程の概要を示すフローチャートである。
【００８２】
半導体装置の製造工程は、図６に示すように、大別すると３工程に分けられる。
【００８３】
先ず、半導体回路を設計し、その回路設計に基づき、マスクを作成する。
【００８４】
次に、前工程と呼ばれるウエハ処理工程で、シリコンなどの半導体基板（ウエハ）の表面に各種表面処理を複数回繰り返すことにより集積回路を形成する。この前工程は、大きく分けると、図６に示すように、素子間分離層形成を行う工程、ＭＯＳトランジスタなどの素子形成を行う工程、各素子およびトランジスタ間に配線を形成する配線形成工程、完成したウエハを検査する工程などがある。
【００８５】
さらに、後工程において、表面に集積回路が形成されたウエハを個別に分離し、半導体装置として組み立て、検査を行う。
【００８６】
ウエハ処理工程である前工程においては、図７に示す複数の表面処理ａ工程からｌ工程が複数回繰り返される。
【００８７】
先ず、半導体基板であるウエハの表面を洗浄し、ウエハ表面に付着した異物や不純物を除去する。（工程ａ）
次に、ＣＶＤ装置などを用いて、ウエハ表面に薄膜を成膜する。この薄膜は、シリコン酸化膜のような層間絶縁膜やアルミニウム膜のような配線を形成するための膜などである。（工程ｂ）
ウエハ表面に薄膜を成膜した後、表面に付着した異物や不純物を再度洗浄により除去する。（工程ｃ）
層間絶縁膜や配線を形成するための膜が表面に成膜されたウエハ上に、感光性材料などからなるレジスト材料を塗布する。（工程ｄ）
所望の回路パターンが形成されたマスクを用いて、露光装置により回路パターンをレジストに転写する。（工程ｅ）
現像処理にて、不要な部分のレジストを除去し、ウエハ上のレジストに所望の回路パターンを形成する。（工程ｆ）
所望の回路パターンが形成されたレジストをエッチングマスクとして、ドライエッチング装置により、ウエハ上に成膜された薄膜の不要な部分をエッチングにより除去し、薄膜に所望の回路パターンを形成する。（工程ｇ）
この後、必要に応じて、イオン打ち込み装置でウエハ表面に不純物注入を行う。（工程ｈ）
ウエハ上に形成したレジストをアッシング処理や洗浄により剥離（除去）する。（工程ｉ）
シングルダマシンプロセス或いはデュアルダマシンプロセスにより埋め込み銅配線を形成する場合、引き続いて、エッチング（工程ｇ）により薄膜に形成したトレンチ（配線溝）やビアホール内に銅（Ｃｕ）をめっき処理により埋め込む。（工程ｊ）
ウエハ表面に形成された余分な銅（Ｃｕ）をＣｕ−ＣＭＰ研磨により除去する。（工程ｋ）
最後に、ウエハ上の異物の有無や薄膜に所望の回路パターンが正確に形成されていることを異物検査装置や外観検査装置で検査する。（工程ｌ）
なお、上記のａ工程からｌ工程の間において、必要に応じてウエハの洗浄や乾燥などの処理が行われる。
【００８８】
本実施例における半導体装置の製造方法では、実施例１或いは実施例２で説明したシングルダマシンプロセスやデュアルダマシンプロセスを上記の工程ｇに適用し、埋め込み銅配線を形成する。つまり、工程ｇのドライエッチングにおいて、エッチングガスとしてＣＦ４／Ｃ３Ｈ２Ｆ４を含む混合ガスを用いてトレンチ（配線溝）或いはビアホールの形成を行い、そのトレンチ（配線溝）やビアホールに工程ｊのＣｕ（銅）めっき処理および工程ｋのＣｕ−ＣＭＰ研磨により埋め込み銅配線を形成する。
【００８９】
以上のように、実施例１或いは実施例２で説明したプロセスフローを先端マイコンや先端ＳＯＣ製品などの半導体装置の製造工程に適用することにより、精度良くトレンチ（配線溝）或いはビアホールを形成することができ、先端マイコンや先端ＳＯＣ製品などの半導体装置の製造歩留りや工程歩留りを向上することができる。
【００９０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００９１】
１，４…シリコン酸化膜（ＴＥＯＳ膜）、２…Ｗプラグ、３…シリコン窒化膜（ＳｉＮ膜）、５，１２…ＢＡＲＣ膜、６，１３…レジスト膜、７，１０…炭素添加シリコン酸化膜（ＳｉＯＣ膜）、８…Ｃｕ配線、９…バリア膜（ＳｉＣＯ膜／ＳｉＣＮ膜）、１１…キャップ膜（ＴＥＯＳ膜）、１４…ビアフィル、１５，１６…トレンチ（配線溝）、１７…ビアホール、１８…下部電極、１９…上部電極、２０…高周波電源Ａ、２１…高周波電源Ｂ、２２…半導体ウエハ、２３…プラズマ。
【図１（ａ）】
2016178222.tif 000014
【図１（ｂ）】
2016178222.tif 000015
【図２（ａ）】
2016178222.tif 000016
【図２（ｂ）】
2016178222.tif 000017
【図３（ａ）】
2016178222.tif 000018
【図３（ｂ）】
2016178222.tif 000019
【図３（ｃ）】
2016178222.tif 000020
【図３（ｄ）】
2016178222.tif 000021
【図３（ｅ）】
2016178222.tif 000022
【図３（ｆ）】
2016178222.tif 000023
【図４（ａ）】
2016178222.tif 000024
【図４（ｂ）】
2016178222.tif 000025
【図５】
2016178222.tif 000026
【図６】
2016178222.tif 000027
【図７】
2016178222.tif 000028