(57)【要約】【課題】フォトダイオードの暗電流とフォトダイオードの配線間の容量結合とを低減できる半導体光素子を提供する。【解決手段】半導体光素子は、基板１３と、第３エリア１３ｄ及び第４エリア１３ｅ上の第１導電型半導体層１５と、第３エリア１３ｄ上のフォトダイオードのための第１半導体積層１７と、第２エリア１３ｃ、第３エリア１３ｄ及び第４エリア１３ｅ上の樹脂体２３と、第３エリア１３ｄにおいて樹脂体２３の第１開口を介して第１半導体積層１７上に接続された第１電極２５と、第１エリア１３ｂ上の第１パッド電極２９と、第１電極２５を第１パッド電極２９に接続する第１配線導体２７とを備える。第１配線導体２７は、第２エリア１３ｃ及び第３エリア１３ｄ上において樹脂体２３の上面及び第１側面上を延在すると共に、第１エリア１３ｂ上を延在して第１パッド電極２９に到達し、樹脂体２３の第１側面は第２エリア１３ｃに位置する。【選択図】図２
2016184680.tif 000002
【特許請求の範囲】
【請求項１】
半導体光素子であって、
第１エリア、第２エリア、第３エリア及び第４エリアを含む主面を有する基板と、
前記第３エリア及び前記第４エリア上に設けられた第１導電型半導体層と、
前記第３エリア上及び前記第１導電型半導体層上に設けられフォトダイオードのための第１半導体積層と、
前記第４エリア上の前記第１導電型半導体層上に設けられ光導波路のための第２半導体積層と、
前記第３エリア上及び前記第１導電型半導体層上に設けられ第３半導体積層と、
前記第２エリア、前記第３エリア及び前記第４エリアに設けられた樹脂体と、
前記第３エリアにおいて前記樹脂体の第１開口を介して前記第１半導体積層上に接続された第１電極と、
前記第１エリア上に設けられた第１パッド電極と、
前記樹脂体上に設けられ前記第１電極を前記第１パッド電極に接続する配線導体と、
を備え、
前記第１半導体積層は、第１側面、第２側面、第３側面及び第４側面を有し、
前記第２半導体積層は、前記第１側面に突き当て接合を成して前記フォトダイオードに光学的に結合され、
前記第３半導体積層は、前記第１半導体積層の前記第２側面に接触しており、
前記第１半導体積層の前記第３側面及び前記第４側面は、前記第２エリア上に設けられた半導体保護膜で覆われており、
前記樹脂体は、前記半導体保護膜、前記第１半導体積層、前記第２半導体積層及び前記第３半導体積層を覆っており、
前記第１半導体積層は、前記第１電極と接触を成す第２導電型半導体領域を含み、
前記配線導体は、前記第２エリア及び前記第３エリア上において前記樹脂体の上面及び前記樹脂体の第１側面上を延在すると共に前記第１エリア上を延在して前記第１パッド電極に到達し、
前記樹脂体の前記第１側面は前記第２エリアに位置する、半導体光素子。
【請求項２】
前記主面は第５エリアを含み、
当該半導体光素子は、前記第５エリア上に設けられると共に前記光導波路に光学的に結合された多モード干渉器を更に備える、請求項１に記載された半導体光素子。
【請求項３】
前記主面は、第６エリア、第７エリア及び第８エリアを含み、
前記第１導電型半導体層は前記第６エリア及び前記第７エリアに設けられ、
前記樹脂体は、前記第６エリアに位置する第２側面を有し、
当該半導体光素子は、
前記第７エリアにおいて前記第１導電型半導体層に接続された第２電極と、
前記第２電極に接続されており前記第８エリア上に設けられた第２パッド電極と、
を更に備える、請求項１又は請求項２に記載された半導体光素子。
【請求項４】
前記樹脂体の前記第１側面は、前記基板の前記主面に対して７０度以下の角度を成す、請求項１〜請求項３のいずれか一項に記載された半導体光素子。
【請求項５】
前記第１半導体積層は、前記第１導電型半導体層と前記第２導電型半導体領域との間に設けられた受光層を含み、
前記受光層は、ＧａＩｎＡｓを備え、
前記半導体保護膜は、ＩｎＰ保護膜を備える、請求項１〜請求項４のいずれか一項に記載された半導体光素子。
【請求項６】
前記樹脂体は、ＢＣＢ樹脂を備える、請求項１〜請求項５のいずれか一項に記載された半導体光素子。
【請求項７】
前記樹脂体及び前記第１エリア上に設けられた無機絶縁膜を更に備え、
前記配線導体は、前記無機絶縁膜上に設けられる、請求項１〜請求項６のいずれか一項に記載された半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子に関する。
【背景技術】
【０００２】
特許文献１は、半導体受光装置を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１２７３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１は、高周波配線における寄生容量の増加を避けるために、エアブリッジ配線を用いる。エアブリッジ配線の作製は、複雑な工程を必要し、その難易度が高い。例えば、狭い配線幅のエアブリッジでは、フォトダイオードのための電極の剥がれの可能性があり、広い配線幅のエアブリッジでは、作製工程においてエアブリッジ金属層の下にレジスト残りの発生の可能性がある。
【０００５】
発明者の検討によれば、フォトダイオードの両端は異電位にあり、これ故に、フォトダイオードの配線間の容量結合を低減することが重要である。この容量結合を低減するために、特許文献１は、エアブリッジ配線構造を採用している。求められていることは、エアブリッジ配線構造に係る上記不具合を避けて、フォトダイオードの暗電流を低減すると共にフォトダイオードの配線間の容量結合を低減することである。
【０００６】
本発明の一側面は、上記の事情を鑑みて為されたものであり、フォトダイオードの暗電流とフォトダイオードの配線間の容量結合とを低減できる半導体光素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る半導体光素子は、第１エリア、第２エリア、第３エリア及び第４エリアを含む主面を有する基板と、前記第３エリア及び前記第４エリア上に設けられた第１導電型半導体層と、前記第３エリア上及び前記第１導電型半導体層上に設けられフォトダイオードのための第１半導体積層と、前記第４エリア上の前記第１導電型半導体層上に設けられ光導波路のための第２半導体積層と、前記第３エリア上及び前記第１導電型半導体層上に設けられ第３半導体積層と、前記第２エリア、前記第３エリア及び前記第４エリアに設けられた樹脂体と、前記第３エリアにおいて前記樹脂体の第１開口を介して前記第１半導体積層上に接続された第１電極と、前記第１エリア上に設けられた第１パッド電極と、前記樹脂体上に設けられ前記第１電極を前記第１パッド電極に接続する配線導体と、を備え、前記第１半導体積層は、第１側面、第２側面、第３側面及び第４側面を有し、前記第２半導体積層は、前記第１側面に突き当て接合を成して前記フォトダイオードに光学的に結合され、前記第３半導体積層は、前記第２側面に接触しており、前記第３側面及び前記第４側面は、第２エリア上に設けられた半導体保護膜で覆われており、前記樹脂体は、前記半導体保護膜、前記第１半導体積層、前記第２半導体積層及び前記第３半導体積層を覆っており、前記第１半導体積層は、前記第１電極と接触を成す第２導電型半導体領域を含み、前記配線導体は、前記第２エリア及び前記第３エリア上において前記樹脂体の上面及び前記樹脂体の第１側面上を延在すると共に前記第１エリア上を延在して前記第１パッド電極に到達し、前記樹脂体の前記第１側面は前記第２エリアに位置する。
【０００８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【０００９】
以上説明したように、本発明の一側面によれば、フォトダイオードの暗電流とフォトダイオードの配線間の容量結合とを低減できる半導体光素子を提供できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本実施形態に係る半導体光素子の一例を示す図面である。
【図２】図２は、図１のＩＩａ−ＩＩａ線に沿って取られた断面、及び図１のＩＩｂ−ＩＩｂ線に沿って取られた断面を示す図面である。
【図３】図３は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図４】図４は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図５】図５は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図６】図６は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図７】図７は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図８】図８は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図９】図９は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図１０】図１０は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図１１】図１１は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図１２】図１２は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図１３】図１３は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図１４】図１４は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図１５】図１５は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【図１６】図１６は、本実施形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。
【発明を実施するための形態】
【００１１】
引き続き、いくつかの具体例を説明する。
【００１２】
本実施形態に係る半導体光素子は、（ａ）第１エリア、第２エリア、第３エリア及び第４エリアを含む主面を有する基板と、（ｂ）前記第３エリア及び前記第４エリア上に設けられた第１導電型半導体層と、（ｃ）前記第３エリア上及び前記第１導電型半導体層上に設けられフォトダイオードのための第１半導体積層と、（ｄ）前記第４エリア上の前記第１導電型半導体層上に設けられ光導波路のための第２半導体積層と、（ｅ）前記第３エリア上及び前記第１導電型半導体層上に設けられ第３半導体積層と、（ｆ）前記第２エリア、前記第３エリア及び前記第４エリアに設けられた樹脂体と、（ｇ）前記第３エリアにおいて前記樹脂体の第１開口を介して前記第１半導体積層上に接続された第１電極と、（ｈ）前記第１エリア上に設けられた第１パッド電極と、（ｉ）前記樹脂体上に設けられ前記第１電極を前記第１パッド電極に接続する配線導体と、を備え、前記第１半導体積層は、第１側面、第２側面、第３側面及び第４側面を有し、前記第２半導体積層は、前記第１側面に突き当て接合を成して前記フォトダイオードに光学的に結合され、前記第３半導体積層は、前記第１半導体積層の前記第２側面に接触しており、前記第１半導体積層の前記第３側面及び前記第４側面は、前記第２エリア上に設けられた半導体保護膜で覆われており、前記樹脂体は、前記半導体保護膜、前記第１半導体積層、前記第２半導体積層及び前記第３半導体積層を覆っており、前記第１半導体積層は、前記第１電極と接触を成す第２導電型半導体領域を含み、前記配線導体は、前記第２エリア及び前記第３エリア上において前記樹脂体の上面及び前記樹脂体の第１側面上を延在すると共に前記第１エリア上を延在して前記第１パッド電極に到達し、前記樹脂体の前記第１側面は前記第２エリアに位置する。
【００１３】
この半導体光素子によれば、第２導電型半導体領域は、第１電極及び配線導体を介して第１パッド電極に接続される。配線導体は、第２エリア及び第３エリア上において樹脂体の上面及び樹脂体の第１側面上に、並びに第１エリア上に設けられる。樹脂体は、第１導電型半導体層が設けられる第３エリア及び第４エリア上に加えて、第１導電型半導体層が設けられていない第２エリア上に設けられる。第２エリア上の樹脂体により、樹脂体上を延在する配線導体を第３エリア及び第４エリア上の第１導電型半導体層から隔置できる。第１導電型半導体層及び第２導電型半導体領域は、互いに異電位である。この隔置により、第２導電型半導体領域に接続される配線導体と第１導電型半導体層との容量的な結合を低減できる。
また、フォトダイオードのための第１半導体積層の第１側面、第２側面、第３側面及び第４側面は半導体に接しており、樹脂体が、半導体保護膜、第１半導体積層、第２半導体積層及び第３半導体積層を覆っている。半導体による側面の被覆によりフォトダイオードの暗電流を低減できると共に、半導体積層の側面を樹脂体により被覆することによって寄生キャパシタンスを低減できる。
【００１４】
実施形態に係る半導体光素子では、前記主面は第５エリアを含み、当該半導体光素子は、前記第５エリア上に設けられると共に前記光導波路に光学的に結合された多モード干渉器を更に備える。
【００１５】
この半導体光素子によれば、フォトダイオードは、高速の信号光を処理する多モード干渉器（ＭＭＩ）からの微少な光を処理することができる。
【００１６】
実施形態に係る半導体光素子では、前記主面は、第６エリア、第７エリア及び第８エリアを含み、前記第１導電型半導体層は前記第６エリア及び前記第７エリアに設けられ、前記樹脂体は、前記第６エリアに位置する第２側面を有し、当該半導体光素子は、前記第７エリアにおいて前記第１導電型半導体層に接続された第２電極と、前記第２電極に接続されており前記第８エリア上に設けられた第２パッド電極と、を更に備える。
【００１７】
この半導体光素子によれば、フォトダイオードの第１パッド電極を第１導電型半導体層から隔置する一方で、第１導電型半導体層に接続される第２電極を設けることができる。
【００１８】
実施形態に係る半導体光素子では、前記樹脂体の前記第１側面は、前記基板の前記主面に対して７０度以下の角度を成す。
【００１９】
この半導体光素子によれば、基板主面の近傍において側面の傾斜が上記の角度範囲内にあるとき、第１電極から第１パッド電極への配線経路における急勾配を避けることができる。
【００２０】
実施形態に係る半導体光素子では、前記第１半導体積層は、前記第１導電型半導体層と前記第２導電型半導体領域との間に設けられた受光層を含み、前記受光層は、ＧａＩｎＡｓを備え、前記半導体保護膜の側面は、ＩｎＰ保護膜を備える。
【００２１】
この半導体光素子によれば、ＩｎＰ保護膜によってフォトダイオードの暗電流を低減できる。
【００２２】
実施形態に係る半導体光素子では、前記樹脂体は、ＢＣＢ樹脂を備える。
【００２３】
この半導体光素子によれば、樹脂体として低誘電率のＢＣＢ樹脂を用いることができる。
【００２４】
実施形態に係る半導体光素子では、前記樹脂体、及び前記第１エリア上に設けられた無機絶縁膜を更に備え、前記配線導体は、前記無機絶縁膜上に設けられる。
【００２５】
この半導体光素子によれば、無機絶縁膜は、樹脂体上を延在する配線導体のはがれを低減するために有効である。
【００２６】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光素子、及び半導体光素子を作製する方法に係る本発明の実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２７】
図１は、本実施形態に係る半導体光素子の一例を示す図面である。半導体光素子１１は、導波路部１１ａ及びフォトダイオード部１１ｂを備える。導波路部１１ａは、例えば９０度ハイブリッドのための一又は複数の多モード干渉器１０ａを含み、フォトダイオード部１１ｂは、複数のフォトダイオード、本実施例では４個のフォトダイオード１０ｂ、１０ｃ、１０ｄ、１０ｅを含むことができる。多モード干渉器１０ａは、４個のフォトダイオード１０ｂ〜１０ｅに光学的に結合されている。引き続く説明は、主にフォトダイオード１０ｂを参照して為されるけれども、この説明は、フォトダイオード１０ｃ〜１０ｅにも適用される。
【００２８】
図２の（ａ）部は、図１のＩＩａ−ＩＩａ線に沿って取られた断面を示す図面であり、図２の（ｂ）部は、図１のＩＩｂ−ＩＩｂ線に沿って取られた断面を示す図面である。図２の（ａ）部及び（ｂ）部を参照すると、半導体光素子１１は、基板１３と、第１導電型半導体層１５と、第１半導体積層１７と、第２半導体積層１９と、第３半導体積層２１と、樹脂体２３と、第１電極２５と、第１配線導体２７と、第１パッド電極２９とを備える。基板１３は、半絶縁性の半導体を備える主面１３ａを有しており、例えば半絶縁性ＩｎＰ基板を含むことができる。図２の（ａ）部を参照すると、基板１３の主面１３ａは、第１エリア１３ｂ、第２エリア１３ｃ、第３エリア１３ｄ及び第４エリア１３ｅを含む。本実施例では、第１エリア１３ｂ、第２エリア１３ｃ、第３エリア１３ｄ及び第４エリア１３ｅは、図１に示されるように、導波路軸Ａｘ１の方向に配列されている。第１導電型半導体層１５は、第３エリア１３ｄ及び第４エリア１３ｅ上に設けられ、また、ｐ導電性又はｎ導電性を有することができ、本実施例ではｎ導電性を有する。フォトダイオード１０ｂのための第１導電型半導体層１５は、図２の（ｂ）部に示されるように、フォトダイオード部１１ｂにおいては素子分離のために他のフォトダイオード（１０ｃ、１０ｄ、１０ｅ）のための第１導電型半導体層１５から隔置されている。樹脂体２３は、第２エリア１３ｃ、第３エリア１３ｄ及び第４エリア１３ｅに設けられる。
【００２９】
第１半導体積層１７は、フォトダイオード毎に第３エリア１３ｄ上に設けられ、また第１導電型半導体層１５上に位置する。第２半導体積層１９は、フォトダイオード毎の光導波路のために第４エリア１３ｅ上に設けられ、また第１導電型半導体層１５上に位置する。第３半導体積層２１は、フォトダイオード毎に第３エリア１３ｄ上に設けられ、また第１導電型半導体層１５上に位置する。第１半導体積層１７は、上面１７ａ、並びに第１側面１７ｂ、第２側面１７ｃ、第３側面１７ｄ及び第４側面１７ｅを有する。第２半導体積層１９は、第１半導体積層１７の第１側面１７ｂに突き当て接合６を成してフォトダイオードに光学的に結合される。接合６の位置は、第３エリア１３ｄと第４エリア１３ｅとの境界にある。第３半導体積層２１は、第２側面１７ｃに接触している。第１半導体積層１７の第３側面１７ｄ及び第４側面１７ｅは、第３エリア１３ｄ上に設けられた半導体保護膜３１で覆われており、半導体保護膜３１は、例えばアンドープＩｎＰを備える。樹脂体２３は、半導体保護膜３１、第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１上並びに第２エリア１３ｃ上に設けられる。
【００３０】
第１電極２５は、第３エリア１３ｄにおいて樹脂体２３の第１開口２３ａを介して第１半導体積層１７の上面１７ａに接続される。第１パッド電極２９は、第１エリア１３ｂ上に設けられる。第１配線導体２７は、樹脂体２３上に設けられており、また第１電極２５を第１パッド電極２９に接続する。具体的には、第１配線導体２７は、第２エリア１３ｃ及び第３エリア１３ｄ上において樹脂体２３の樹脂上面２３ｂ及び第１樹脂側面２３ｃ上を延在すると共に第１エリア１３ｂ上を延在して第１パッド電極２９に到達する。樹脂体２３の第１樹脂側面２３ｃは第２エリア１３ｃに位置する。
【００３１】
第１半導体積層１７は、第１導電型半導体層１５上に設けられると共に、第１電極２５と接触を成す第２導電型半導体領域３３を含む。また、第１半導体積層１７は、光を受けて光電流を生成する受光層３５、及び第１導電型半導体領域３７を含む。第１半導体積層１７内において、第１導電型半導体領域３７、受光層３５及び第２導電型半導体領域３３は、この順に第１導電型半導体層１５上に配列される。受光層３５は第２導電型半導体領域３３と第１導電型半導体領域３７との間に設けられる。第２導電型半導体領域３３は、第１導電型半導体領域３７の反対の導電性を有する。
【００３２】
第２半導体積層１９は、光導波路のための導波路構造を有しており、導波路構造は、上部クラッド層３９ａ、コア層３９ｂ及び下部クラッド層３９ｃを含む。本実施例では、第３半導体積層２１は、例えば第２半導体積層１９の同じ構造を有している。下部クラッド層３９ｃは、本実施例では第１導電型半導体領域３７と同じ材料からなる。第２半導体積層１９及び第３半導体積層２１は、それぞれ、第１半導体積層１７の第１側面１７ｂ及び第２側面１７ｃに突き当て接合を成す。本実施例では、図１に示されるように、導波路部１１ａの導波路、例えば９０度ハイブリッドのための多モード干渉器１０ａの導波路は、第２半導体積層１９を有する。
【００３３】
この半導体光素子１１によれば、第２導電型半導体領域３３は、第１電極２５及び第１配線導体２７を介して第１パッド電極２９に接続される。第１配線導体２７は、第２エリア１３ｃ及び第３エリア１３ｄ上において樹脂体２３の樹脂上面２３ｂ及び第１樹脂側面２３ｃ上並びに第１エリア１３ｂ上に設けられる。樹脂体２３は、第１導電型半導体層１５が設けられる第３エリア１３ｄ及び第４エリア１３ｅ上に加えて、第１導電型半導体層１５が設けられていない第２エリア１３ｃ上に設けられる。第２エリア１３ｃの幅Ｗ１３（図２参照）は、第１配線導体２７と第１導電型半導体層１５との間隔を規定する。第２エリア１３ｃ上の樹脂体２３により、樹脂体２３上を延在する第１配線導体２７を第３エリア１３ｄ及び第４エリア２３ｅ上の第１導電型半導体層１５から隔置できる。第１導電型半導体層１５及び第２導電型半導体領域３３は、互いに異電位である。この隔置により、エアブリッジ配線構造を用いることなく、第２導電型半導体領域３３に接続される第１配線導体２７と第１導電型半導体層１５との容量的な結合を低減できる。
【００３４】
また、フォトダイオードのための第１半導体積層１７の第１側面１７ｂ、第２側面１７ｃ、第３側面１７ｄ及び第４側面１７ｅは半導体に接しており、樹脂体２３が、半導体保護膜３１、第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１を覆っている。半導体光素子１１によれば、フォトダイオードのための半導体積層の側面を半導体により被覆することによりフォトダイオードの暗電流を低減すると共に、半導体の側面及び上面上に設けられた樹脂体２３の側厚により容量結合を低減する。
【００３５】
第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１の側面及び上面、並びに第１導電型半導体層１５の上面は、第１無機絶縁層４９によって覆われている。第１無機絶縁層４９は、例えばシリコン系無機絶縁膜であることができ、具体的にはシリコン酸化物（例示すれば、ＳｉＯ２）、シリコン窒化物（例示すれば、ＳｉＮ）等であることができる。
【００３６】
再び図１を参照すると、半導体光素子１１では、主面１３ａは第５エリア１３ｆを含むことができ、半導体光素子１１の多モード干渉器１０ａは第５エリア１３ｆ上に設けられると共に光導波路を介してフォトダイオード１０ｂ〜１０ｅに光学的に結合される。フォトダイオード１０ｂ〜１０ｅは、高速の信号光を処理する多モード干渉器１０ａからの微少な光を処理することができる。
【００３７】
図２の（ｂ）部に示されるように、基板１３の主面１３ａは、第６エリア１３ｇ、第７エリア１３ｈ及び第８エリア１３ｉを含む。第１導電型半導体層１５は第６エリア１３ｇ及び第７エリア１３ｈに設けられ、第８エリア１３ｉ上に設けられていない。第１半導体積層１７は、第３エリア１３ｄ上の第１導電型半導体層１５上に位置する。樹脂体２３は、第６エリア１３ｇ上に設けられる。また、樹脂体２３は、第６エリア１３ｇに位置する第２樹脂側面２３ｄを有するので、第７エリア１３ｈ及び第８エリア１３ｉ上には設けられていない。半導体光素子１１は、第２電極４１及び第２パッド電極４３を更に備える。第２電極４１は、第７エリア１３ｈ上に位置し、また第１導電型半導体層１５に接続される。第２パッド電極４３は、第８エリア１３ｉ上に位置し、また第２電極４１に接続される。本実施例では、第２電極４１は、第２配線導体４５を介して第２パッド電極４３に接続される。この半導体光素子１１によれば、フォトダイオードの第１パッド電極２９を第１導電型半導体層１５から隔置する一方で、第２電極４１が、樹脂体２３で覆われていない第７エリア１３ｈ上に設けられて、第１導電型半導体層１５に接続される。
【００３８】
本実施例では、第１電極２５、第１配線導体２７、第１パッド電極２９、第２電極４１、第２配線導体４５及び第２パッド電極４３は、メッキ層５１ａ及びシード層５１ｂを備えることができる。シード層５１ｂは、メッキのためにパターン形成されている。第１電極２５及び第２電極４１は、それぞれ、金属と半導体との良好な接触のために第１オーミック金属層５１ｃ及び第２オーミック金属層５１ｄを備える。第１オーミック金属層５１ｃ上にメッキ層５１ａ及びシード層５１ｂが設けられる。第２オーミック金属層５１ｄ上にメッキ層５１ａ及びシード層５１ｂが設けられる。
【００３９】
第１半導体積層１７の一例。
第２導電型半導体領域３３：ｐ型ＩｎＰ及びｐ型ＧａＩｎＡｓ。
受光層３５：ｉ−ＧａＩｎＡｓ。
第１導電型半導体領域３７：ｎ型ＩｎＰ。
第１導電型半導体層１５：ｎ型ＩｎＰ。
半導体保護膜３１：ＩｎＰ保護膜、具体的にはｉ−ＩｎＰ。
第１半導体積層１７は、第２半導体積層１９及び第３半導体積層２１に突き当て接合を成す側面と、第２半導体積層１９及び第３半導体積層２１に突き当て接合を成なさずにＩｎＰ保護膜によって覆われる側面を有する。ＩｎＰ保護膜によってフォトダイオードの暗電流を低減できる。
【００４０】
第２半導体積層１９及び第３半導体積層２１の一例。
上部クラッド層３９ａ：ｉ−ＩｎＰ。
コア層３９ｂ：ｉ−ＧａＩｎＡｓＰ。
下部クラッド層３９ｃ：ｎ型ＩｎＰ。
樹脂体２３：ベンゾシクロブテン（ＢＣＢ）樹脂。
樹脂体２３は、ＢＣＢ樹脂に限定されることなく、他のＳｉ含有樹脂等であることができる。
第１電極２５（オーミック層／シート層／メッキ層）：Ti/Pt/Au積層／ＴｉＷ／Ａｕメッキ。
第１配線導体２７（シート層／メッキ層）：ＴｉＷ／Ａｕメッキ。
第１パッド電極２９（シート層／メッキ層）：ＴｉＷ／Ａｕメッキ。
第２電極４１（オーミック層／シート層／メッキ層）：AuGeNi合金／ＴｉＷ／Ａｕメッキ。
第２配線導体４５（シート層／メッキ層）：ＴｉＷ／Ａｕメッキ。
第２パッド電極４３（シート層／メッキ層）：ＴｉＷ／Ａｕメッキ。
【００４１】
図２の（ａ）部に示されるように、第２エリア１３ｃ上に樹脂体２３が設けられている。第２エリア１３ｃの幅Ｗ１３は、樹脂体２３の第１樹脂側面２３ｃ上の第１配線導体２７と第１導電型半導体層１５との間隔であり、樹脂体２３の側面厚に対応する。これ故に、幅Ｗ１３は、樹脂体２３の塗布厚や積層半導体のサイズから独立して決定可能である。第１配線導体２７は、その下面全体が当該半導体光素子１１の構成物（基板、樹脂体、無機絶縁膜等）によって支持されるように該構成物上を延在している。また、樹脂体２３は、第１配線導体２７の下に位置して第１配線導体２７の下面を支持しているので、第１配線導体２７の幅における最小値及び最大値は、エアブリッジ配線構造に起因する理由からは制限されない。樹脂体２３、例えばＢＣＢの誘電率は半導体の誘電率より低いので、第１配線導体２７（第２導電型半導体領域３３と同電位である配線金属）と第１導電型半導体層１５との容量的な結合を低減できる。第１配線導体２７の幅は、エアブリッジ配線構造によって実現が容易ではないほど小さい値、例えば３マイクロメートル以下であることができる。また、第１配線導体２７の幅は、エアブリッジ配線構造によって実現が容易ではないほど大きい値、例えば１０マイクロメートル以上であることができる。
【００４２】
より具体的には、図２の（ａ）部に示されるように、樹脂体２３は、第１配線導体２７の底面と第１導電型半導体層１５の側面及び第１導電型半導体領域３７の側面との間に位置する。また、幅Ｗ１３は、例えば２０マイクロメートル以上であることができる。一方、半導体積層の上面において樹脂体２３の厚さは、例えば２．０マイクロメートル以上であることができる。
【００４３】
樹脂体２３の第１樹脂側面２３ｃ（第２樹脂側面２３ｄ）は、これらの側面の下端において基板１３の主面１３ａに対して７０度以下の角度ＴＨを成すことが好ましい。この角度範囲によれば、第１電極２５から第１パッド電極２９への配線経路における急勾配を避けることができる。また、第１樹脂側面２３ｃ及び第２樹脂側面２３ｄ上への無機膜の堆積、及び金属配線の形成を容易にする。
【００４４】
樹脂体２３の上面及び側面、第１エリア１３ｂ及び第８エリア１３ｉ、並びに第８エリア１３ｉの半導体が、第２無機絶縁層５３によって覆われている。第２無機絶縁層５３は、例えばシリコン系無機絶縁膜であることができ、具体的にはシリコン酸窒化物（例示すれば、ＳｉＯＮ）、シリコン酸化物（例示すれば、ＳｉＯ２）、シリコン窒化物（例示すれば、ＳｉＮ）等であることができる。
【００４５】
第１配線導体２７及び第２配線導体４５は、第２無機絶縁層５３上を延在する。第２無機絶縁層５３は、樹脂体２３上の第１配線導体２７及び第２配線導体４５といった金属層のはがれを低減するために有効である。第２無機絶縁層５３は、第１半導体積層１７の上面１７ａに位置する開口を有しており、第７エリア１３ｈ上の第１導電型半導体層１５上に位置する開口を有している。これらの開口を介して、第１電極２５及び第２電極４１が、それぞれ、第２導電型半導体領域３３及び第１導電型半導体領域３７に接触を成すことができる。
【００４６】
第１エリア１３ｂ、第２エリア１３ｃ、第３エリア１３ｄ、第４エリア１３ｅ及び第５エリア１３ｆは、導波路軸Ａｘ１の方向に順に配列されており、本実施例では、隣合う２エリアは接している。第３エリア１３ｄ、第６エリア１３ｇ、第７エリア１３ｈ及び第８エリア１３ｉは、導波路軸Ａｘ１に交差する方向に順に配列されており、本実施例では、隣合う２エリアは接している。第９エリア１３ｊは、フォトダイオード間の素子分離のために設けられ、これ故に、第９エリア１３ｊ上には、第１導電型半導体層１５が設けられていない。
【００４７】
引き続き、本実施形態に係る半導体光素子１１を作製する方法を説明する。可能な場合には、理解を容易にするために、半導体光素子１１に適用された参照符合を半導体光素子１１を作製する方法の説明に適用する。また、理解を容易にするために、一素子のサイズを図示する。図３〜図１５は、本実施形態に係る半導体光素子１１を作製する方法における主要な工程を示す図面である。
【００４８】
製造方法の実施形態では、基板１３のための半導体基板を準備する。半導体ウエハといった半導体基板（以下「基板１３」として参照する）は、例えば半絶縁性ＩｎＰ基板（ＦｅドープＩｎＰ基板）であることができる。図３の（ａ）部に示されるように、フォトダイオードのための第１積層半導体層６１を基板１３の全面に成長する。この成長は、例えば有機金属気相成長法で行われることができる。第１積層半導体層６１の作製のために、半絶縁性ＩｎＰ基板上に、ｎ型ＩｎＰコンタクト層６１ａ、ｉ−ＧａＩｎＡｓ吸収層６１ｂ、ｐ型ＩｎＰクラッド層６１ｃ、及びｐ＋型ＧａＩｎＡｓコンタクト層６１ｄを順に成長炉において成長する。
【００４９】
次いで、図３の（ｂ）部に示されるように、第１積層半導体層６１からエッチングによりバッドジョイントメサ６３を形成する。エッチングのためのマスクのために、シリコン窒化膜（例えば厚さ２００ｎｍのＳｉＮ膜）を化学的気相成長（ＣＶＤ）法により堆積すると共に、このシリコン窒化膜にフォトリソグラフィ及びバッファードフッ酸（ＢＨＦ）のエッチングを適用してシリコン窒化膜からバッドジョイントマスク６５を形成する。バッドジョイントメサ６３は、バッドジョイントマスク６５を用いて、ＨＣｌ系、ＨＢｒ系のウェットエッチングをｐ＋型ＧａＩｎＡｓコンタクト層６１ｄ、ｐ型ＩｎＰクラッド層６１ｃ及びｉ−ＧａＩｎＡｓ吸収層６１ｂに順に行うことによって行われる。ｉ−ＧａＩｎＡｓ吸収層６１ｂのエッチング時にｎ型ＩｎＰコンタクト層６１ａがエッチストップ層として機能する。
【００５０】
バッドジョイントマスク６５を除去することなく、図３の（ｃ）部に示されるように、成長炉において、光導波路のための第２積層半導体層６７を基板１３上に成長する。この成長は、例えば有機金属気相成長法で行われることができる。第２積層半導体層６７の作製のために、半絶縁性ＩｎＰ基板のｎ型ＩｎＰコンタクト層６１ａ上に、ｉ−ＧａＩｎＡｓＰコア６７ｂ及びｉ型ＩｎＰクラッド層６７ｃを順に成長炉において成長する。これにより、バッドジョイント構造を含む半導体積層体６９が基板１３上に形成される。半導体積層体６９を形成した後に、バッドジョイントマスク６５を除去する。
【００５１】
図３の（ｄ）部に示されるように、半導体積層体６９上に、シリコン窒化膜（例えば厚さ３００ｎｍのＳｉＮ膜）をＣＶＤ法により堆積すると共に、このシリコン窒化膜にフォトリソグラフィ及び反応性イオンエッチング（ＣＦ４ガス使用）を適用してシリコン窒化膜から導波路マスク７１を形成する。導波路マスク７１は、９０度ハイブリッド及びフォトダイオード（ＰＤ）のためのパターンを有する。導波路マスク７１を用いた反応性イオンエッチング（Ｃｌ２ガス使用）を適用して半導体積層体６９からメサ構造７３を形成する。メサ構造７３は、第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１を含む。なお、図３の（ｄ）部は、煩雑さを避けるために、図３の（ａ）部〜（ｂ）部と異なり、第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１を含む領域を示している。一方、図４は、一素子エリアにおけるメサ構造７３を示す平面図である。図４は、図１に対応して４個のフォトダイオード及び１個の９０度ハイオブリッドのための半導体メサを示している。図３の（ｄ）部は、図４に示されたＢＯＸ１によって示される部分を示す。
【００５２】
図５は、半導体保護膜の成長に使用する選択成長用マスク７５の作製を示す図面である。図５の（ａ）部は、一素子エリアにおける選択成長用マスク７５を示す平面図である。図５の（ｂ）部は、図５の（ａ）部におけるＶｂ−Ｖｂ線に沿って取られた断面を示すと共に、図５の（ｃ）部は、図５の（ａ）部におけるＶｃ−Ｖｃ線に沿って取られた断面を示す。図５の（ｂ）部及び（ｃ）部は、エッチング前であってレジストマスク７９が残されている断面を示し、図５の（ｄ）部及び（ｅ）部は、エッチング後であってレジストマスク７９が除去された断面を示す。図５の（ｂ）部及び（ｃ）部の断面は、それぞれ、図５の（ｄ）部及び（ｅ）部の断面に対応している。
【００５３】
導波路マスク７１を除去することなく、この上にシリコン窒化膜７７（例えば厚さ１００ｎｍのＳｉＮ膜）をＣＶＤ法により堆積すると共に、このシリコン窒化膜にフォトリソグラフィによるレジストマスク７９を形成する。レジストマスク７９は、半導体保護膜３１を成長しない領域を覆う。レジストマスク７９を用いたバッファードフッ酸（ＢＨＦ）によるエッチングをシリコン窒化膜７７に適用して、導波路マスク７１及びシリコン窒化膜から選択成長用マスク７５を形成する。フォトダイオードのための第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１の上面上には、選択成長用マスク７５のシリコン窒化膜７５ａが残される一方で、第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１の側面には、シリコン窒化膜が残されない。第２電極と半導体領域との接続のために、選択成長用マスク７５のシリコン窒化膜７５ｂが、第７エリア１３ｈに残されて、第７エリア１３ｈへの半導体保護膜の成長を避ける。選択成長用マスク７５のシリコン窒化膜７５ｃが、第５エリア１３ｆ上の９０度ハイブリッドの第５エリア１３ｆに残されて、第５エリア１３ｆへの半導体保護膜の成長を避ける。
【００５４】
ドライエッチングによる損傷層を除去するために、ＨＣｌ系のウェットエッチングを行う。この後に、選択成長用マスク７５を用いた成長により、半導体保護膜３１（例えば、厚さ２００ｎｍ以上のアンドープＩｎＰ）が成長される。この成長は、例えば有機金属気相成長法により行われる。図６は、図５の（ｃ）部及び（ｅ）部に対応した断面を示す。第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１の側面にはシリコン窒化膜が残されないので、半導体保護膜３１が成長される。半導体保護膜３１は、９０度ハイブリッド及びフォトダイオードのための半導体領域、例えば第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１の上面を覆うことなく、第１半導体積層１７、第２半導体積層１９及び第３半導体積層２１の側面の全体を覆う。この被覆は、フォトダイオードの暗電流の低減に寄与する。半導体保護膜３１の選択成長の後に、選択成長用マスク７５を例えばバッファードフッ酸（ＢＨＦ）により除去する。
【００５５】
続いて、フォトダイオードの素子分離を行う。素子分離のエッチングのための素子分離マスク８１を作製する。このために、半導体積層体６９上に、シリコン窒化膜（例えば厚さ３００ｎｍのＳｉＮ膜）をＣＶＤ法により堆積すると共に、このシリコン窒化膜にフォトリソグラフィ及び反応性イオンエッチング（ＣＦ４ガス使用）を適用してシリコン窒化膜から素子分離マスク８１を形成する。図７は、一素子エリアにおける素子分離マスク８１のパターンを示す。図１及び図２に示される素子構造から理解されるように、素子分離マスク８１は、第１エリア１３ｂ、第２エリア１３ｃ、第８エリア１３ｉ及び第９エリア１３ｊに設けられた開口を有すると共に素子区画の境界上に設けられた開口を有する。一方、素子分離マスク８１は、第３エリア１３ｄ、第４エリア１３ｅ、第５エリア１３ｆ、第６エリア１３ｇ及び第７エリア１３ｈ上の半導体領域を覆う。素子分離マスク８１を用いてｎ型ＩｎＰコンタクト層６１ａをエッチングして、第１導電型半導体層１５を含む素子分離メサ８３の形成を行う。このエッチングは、例えばＣｌ２系反応性イオンエッチングにより、例えばｎ型ＩｎＰといったｎ型ＩｎＰコンタクト層６１ａを除去して、素子分離のためのエリアにおいてＦｅドープＩｎＰ基板といった基板１３を露出させる。図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿ってとられた断面である。ｎ型ＩｎＰコンタクト層６１ａが部分的に除去されて、４つのフォトダイオード（図面には２つのフォトダイオードが示される）のアイソレーションが為される。フォトダイオード間の素子分離を形成した後に、素子分離マスク８１を除去する。
【００５６】
素子分離マスク８１を除去すると、半導体表面が露出される。この半導体表面上に、図９の（ａ）部に示されるように、無機絶縁体からなる保護膜８５を成長する。本実施例では、保護膜８５は、シリコン系無機絶縁膜、具体的にはシリコン酸化膜（例えば厚さ２００ｎｍのＳｉＯ２）を備える。この成膜の後に、図９の（ａ）部及び（ｂ）部に示されるように、基板全面に、保護膜８５を覆う樹脂膜８７を形成する。樹脂膜８７の厚さＴＨＣＫは、例えば第２半導体積層１９上において、約２マイクロメートル以上であることが好ましい。樹脂膜８７は例えばベンゾシクロブテン（ＢＣＢ）樹脂を備える。図９の（ａ）部は、図９の（ｂ）部に示されたＢＯＸ２のエリアを示す。
【００５７】
続いて、図１０の（ａ）部及び（ｂ）部に示されるように、フォトダイオードのための第１半導体積層１７への電気接触のために開口８７ａを樹脂膜８７に形成する。このために、図１０の（ａ）部に示されるように、レジストマスク８９を形成する。レジストマスク８９は、第１半導体積層１７上に位置する開口８９ａを有する。レジストマスク８９を用いて樹脂膜８７をエッチングして、第１半導体積層１７上に位置する開口８７ａを形成する。この加工には、例えばＣＦ４／Ｏ２ガスを用いる反応性イオンエッチングが適用される。開口８９ａには、保護膜８５が露出される。レジストマスクにより覆われた樹脂膜８７はエッチングされない。
【００５８】
次いで、ｎ側コンタクトエリア、パッドエリア及び素子区画エリアの樹脂膜８７を除去する。このために、図１１に示されるように、第２レジストマスク９３をフォトリソグラフィにより形成する。具体的には、図１及び図２に示される素子構造から理解されるように、第２レジストマスク９３は、第１エリア１３ｂ、第３エリア１３ｄ、第７エリア１３ｈ及び第８エリア１３ｉ（必要な場合には第９エリア１３ｊ）上に開口を有すると共に、第２エリア１３ｃ、第４エリア１３ｅ、第５エリア１３ｆ及び第６エリア１３ｇ上の半導体領域を覆う。第２レジストマスク９３を用いて、樹脂膜７８をエッチングして、第１エリア１３ｂ、第３エリア１３ｄ、第７エリア１３ｈ及び第８エリア１３ｉ上の樹脂膜８７をエッチングにより除去して、保護膜８５を露出させる。このエッチングは、ＣＦ４／Ｏ２ガスを用いる反応性イオンエッチングにより行われる。エッチングの後に第２レジストマスク９３を除去すると、樹脂体２３が形成される。樹脂膜８７が部分的に除去されて、樹脂体２３から保護膜８５が部分的に露出される。樹脂膜８７のエッチングの際には、開口８７ａ及び樹脂体２３の側面が基板１３の主面１３ａに対して垂直とならないようにする。具体的には、レジストマスク８９及び第２レジストマスク９３を形成する際に、レジストにポストベーク（フォトリソグラフィ後の加熱処理）を施す。これによりレジストマスクのエッジが丸みと傾斜（レジストマスクの側面が順メサのとなるような傾斜）を帯びる。このレジストマスクのエッジの形状がＢＣＢ樹脂のエッチングのときにＢＣＢ樹脂の側面に転写されて、ＢＣＢ樹脂の側面が７０度以下の傾斜を持つ。
【００５９】
図１２の（ａ）部は、図１１におけるＸＩＩａ−ＸＩＩａ線に対応するを示し、図１２の（ｂ）部は、図１１におけるＸＩＩｂ−ＸＩＩｂ線に対応する断面を示す。樹脂膜８７を部分的に除去して樹脂体２３を形成した後に、樹脂体２３をマスクとして用いて保護膜８５をエッチングして、第１無機絶縁層４９を形成する。第１半導体積層１７の上面１７ａ上、第１エリア１３ｂ上、第７エリア１３ｈ上の第１導電型半導体層１５上、及び第８エリア１３ｉ上の保護膜８５が樹脂体２３によって覆われていないので、保護膜８５が部分的にエッチングされる。このエッチングにより、第３エリア１３ｄ上の第１半導体積層１７の上面１７ａが露出されると共に、第７エリア１３ｈ上の第１導電型半導体層１５が露出される。パッド電極を形成するための第１エリア１３ｂ及び第８エリア１３ｉには、半絶縁性半導体が露出される。第１エリア１３ｂと第２エリア１３ｃとの境界には、第１無機絶縁層４９及び樹脂体２３の側面の下端が位置する一方、第７エリア１３ｈと第８エリア１３ｉとの境界には、第１導電型半導体層１５の側面（端）及び半導体保護膜３１の側面（端）が位置する。
【００６０】
図１３の（ａ）部は、図１２の（ａ）部の断面に対応する断面を示し、図１３の（ｂ）部は、図１２の（ｂ）部の断面に対応する断面を示す。保護膜８５を部分的に除去する。本実施例では、図１３の（ａ）部及び図１３の（ｂ）部に示されるように、保護膜８５の除去は樹脂体２３をマスクとしてＣＦ４ガスを用いる反応性イオンエッチングにより行われる。保護膜８５のエッチングにおいて半導体はエッチングされない。
【００６１】
図１４の（ａ）部は、図１２の（ａ）部の断面に対応する断面を示し、図１４の（ｂ）部は、図１２の（ｂ）部の断面に対応する断面を示す。保護膜８５を除去した後に、フォトリソグラフィ及びスパッタリング等を用いて、第１オーミック金属層５１ｃ（或いは第１オーミック電極）を形成すると共に第２オーミック金属層５１ｄ（或いは、第２オーミック電極）を形成する。第１オーミック金属層５１ｃは、第３エリア１３ｄ上の第１半導体積層１７の上面に接触を成す。第２オーミック金属層５１ｄは、第７エリア１３ｈ上の第１導電型半導体層１５の上面に接触を成す。
【００６２】
第１オーミック金属層５１ｃ及び第２オーミック金属層５１ｄを形成した後に、図１５の（ａ）部は、図１２の（ａ）部の断面に対応する断面を示し、図１５の（ｂ）部は、図１２の（ｂ）部の断面に対応する断面を示す。図１５の（ａ）部及び図１５の（ｂ）部に示されるように、樹脂体２３の表面及び、露出された半導体領域上に、第２無機絶縁層５３を形成する。第２無機絶縁層５３は、第１オーミック金属層５１ｃ及び第２オーミック金属層５１ｄ上にそれぞれ第１開口５３ａ及び第２開口５３ｂを有すると共に、素子区画の境界エリアに第３開口５３ｃを有する。第２無機絶縁層５３の形成のために、基板全面に第２シリコン系無機絶縁膜を成長する。第２シリコン系無機絶縁膜は、例えばＳｉＯＮ、ＳｉＮ、ＳｉＯ２等であることができ、本実施例では、シリコン酸窒化膜（ＳｉＯＮ）が第２シリコン系無機絶縁膜として使用される。この第２シリコン系無機絶縁膜は、例えばＣＶＤ法で成膜される。第２シリコン系無機絶縁膜上に、第３レジストマスクをフォトリソグラフィにより作製する。第３レジストマスクは、第１オーミック金属層５１ｃ及び第２オーミック金属層５１ｄ上にそれぞれの開口を有する。第３レジストマスクを用いて第２シリコン系無機絶縁膜をエッチングして、第２無機絶縁層５３を形成する。このエッチングの後に、第３レジストマスクを除去する。これらの工程により、第２無機絶縁層５３を形成できる。
【００６３】
フォトダイオードのための電極を形成する。図１６の（ａ）部は、図１２の（ａ）部の断面に対応する断面を示し、図１６の（ｂ）部は、図１２の（ｂ）部の断面に対応する断面を示す。図１６の（ａ）部及び図１６の（ｂ）部に示されるように、パターン形成されたメッキ層５１ａ及びシード層５１ｂの形成により、第１電極２５、第１配線導体２７、第１パッド電極２９、第２電極４１、第２配線導体４５、第２パッド電極４３及び第２電極を形成する。樹脂体２３上に直接に電極配線を形成することなく、シリコン系無機絶縁膜上に電極配線を形成するので、電極の剥がれを低減できる。上記の金属体を形成するために、保護層となる下地レジストマスクをフォトリソグラフィにより形成した後に、シード層（本実施例では、ＴｉＷ層）のための金属層をスパッタ法で成膜する。この後に、金メッキ工程を行う。所望のパターンを有するメッキ層５１（本実施例では、金メッキ層）が形成される。メッキ工程に後に、メッキ層５１ａをマスクとしてシート層のための金属層をエッチングして、シード層５１ｂを形成する。このエッチングは、例えばＳＦ６ガスを用いた反応性イオンエッチングにより行われる。
【００６４】
これらの工程は、本実施形態に係る半導体光素子１１を作製する方法の一例である。以上説明したように、本実施形態によれば、フォトダイオードの暗電流とフォトダイオードの配線間の容量結合とを低減できる半導体光素子、及びその作製方法を提供できる。
【００６５】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００６６】
以上説明したように、本実施形態によれば、フォトダイオードの暗電流とフォトダイオードの配線間の容量結合とを低減できる半導体光素子を提供できる。
【符号の説明】
【００６７】
１１…半導体光素子、１１ａ…導波路部、１１ｂ…フォトダイオード部、１３…基板、１５…第１導電型半導体層、１７…第１半導体積層、１９…第２半導体積層、２１…第３半導体積層、２３…樹脂体、２５…第１電極、２７…第１配線導体、２９…第１パッド電極、４１…第２電極、４５…第２配線導体、４３…第２パッド電極、１３ａ…主面、１３ｂ…第１エリア、１３ｃ…第２エリア、１３ｄ…第３エリア、１３ｅ…第４エリア、１３ｆ…第５エリア、１３ｇ…第６エリア、１３ｈ…第７エリア、１３ｉ…第８エリア、１３ｊ…第９エリア。
【図１】
2016184680.tif 000003
【図２】
2016184680.tif 000004
【図３】
2016184680.tif 000005
【図４】
2016184680.tif 000006
【図５】
2016184680.tif 000007
【図６】
2016184680.tif 000008
【図７】
2016184680.tif 000009
【図８】
2016184680.tif 000010
【図９】
2016184680.tif 000011
【図１０】
2016184680.tif 000012
【図１１】
2016184680.tif 000013
【図１２】
2016184680.tif 000014
【図１３】
2016184680.tif 000015
【図１４】
2016184680.tif 000016
【図１５】
2016184680.tif 000017
【図１６】
2016184680.tif 000018