(57)【要約】      （修正有）【課題】光結合構造、半導体デバイスおよび半導体構造体の製造方法を提供する。【解決手段】半導体デバイスは、光信号を伝播するための回折格子結合素子を有するシリコン系導波路を含むシリコン・オン・インシュレータ（ＳＯＩ）チップ１０３と、ＳＯＩチップ１０３との間で光信号を伝送するポリマー導波路２０２であって、光信号の伝播方向に対して傾斜し、伝播方向を横切って延びるように位置するＴＩＲミラー２０４を中に有するポリマー導波路２０２と、ポリマー導波路２０２内部を伝播する光と光学的に結合する光配線とを含む。【選択図】図３
2016009151.tif 000002
【特許請求の範囲】
【請求項１】
光信号を伝播するための回折格子結合素子を含んだシリコン系導波路と、
前記シリコン系導波路との間で前記光信号を伝送するためのポリマー導波路であって、前記光信号の伝播方向に対して傾斜し、前記伝播方向を横切って延びるように位置するＴＩＲミラーを中に有する当該ポリマー導波路と、
前記ポリマー導波路内部を伝播する光のための前記ポリマー導波路に光学的に結合される光配線と
を含む、光結合構造。
【請求項２】
前記ポリマー導波路は、シングルモード導波路である、請求項１に記載の光結合構造。
【請求項３】
前記ＴＩＲミラーは、前記ポリマー導波路内部のポリマー表面によって少なくとも画定される空所である、請求項１に記載の光結合構造。
【請求項４】
シリコン・オン・インシュレータ構造様式に基づいた回折格子結合素子を有するシリコンフォトニクス・チップをさらに含む、請求項１に記載の光結合構造。
【請求項５】
前記シリコン系導波路と前記ポリマー導波路との間が空隙によって分離される、請求項１に記載の光結合構造。
【請求項６】
前記シリコン系導波路および前記ポリマー導波路がフリップリップ接合によって接触する、請求項１に記載の光結合構造。
【請求項７】
シリコン・オン・インシュレータ（ＳＯＩ）構造によって形成され、光信号を伝播するための前記ＳＯＩ構造の埋め込み酸化物層上の回折格子結合素子を有するシリコン系導波路を含むシリコンフォトニクス・チップと、
前記シリコンフォトニクス・チップとの間で前記光信号を伝送するポリマー導波路であって、前記光信号の伝播方向に対して傾斜し、前記伝播方向を横切って延びるように位置するＴＩＲミラーを中に有する当該ポリマー導波路と
を含む、半導体デバイス。
【請求項８】
前記ポリマー導波路は、シングルモード導波路である、請求項７に記載の半導体デバイス。
【請求項９】
前記ＴＩＲミラーは、前記ポリマー導波路内部のポリマー表面によって少なくとも画定される空所である、請求項７に記載の半導体デバイス。
【請求項１０】
前記半導体デバイスは、データ処理のための少なくとも１つのＣＰＵまたはＡＳＩＣを含んだ有機基板に実装される、請求項７に記載の半導体デバイス。
【請求項１１】
前記シリコンフォトニクス・チップおよび前記ポリマー導波路がフリップリップ接合によって接触する、請求項７に記載の半導体デバイス。
【請求項１２】
光結合構造を形成するための方法であって、前記方法は、
有機基板上にポリマー導波路を形成する工程と、
前記ポリマー導波路の一部を除去し、前記ポリマー導波路の厚み方向に対して傾斜角を有するＴＩＲミラーのための互いに向き合ったポリマー表面を画定する工程と、
前記ポリマー導波路内に導電材料で充填されたビア・プラグを形成する工程と、
シリコン・オン・インシュレータ構造様式に基づき、前記ポリマー導波路との間で光信号を伝送するための前記ポリマー導波路に面した表面に回折格子結合素子を含むシリコンフォトニクス・チップを提供する工程と、
前記ポリマー表面へ光信号の光結合を提供しながら、前記シリコンフォトニクス・チップに電気的信号を供給するため前記シリコンフォトニクス・チップを前記ビア・プラグにはんだ付けする工程と
を含む、方法。
【請求項１３】
前記ポリマー導波路を形成する工程は、さらに、
スピンコーティングまたはドライフィルムラミネーションによって、クラッドポリマー、コアポリマーおよび他のクラッドポリマーを順に積層する工程
を含む、請求項１２に記載の方法。
【請求項１４】
前記ポリマー導波路は、シングルモード導波路である、請求項１２に記載の方法。
【請求項１５】
前記シリコンフォトニクス・チップを前記ビア・プラグにはんだ付けする工程は、さらに、
複数の導電性要素を前記ＴＩＲミラーの反対側に置き、少なくとも１つの導電性要素を前記ビア・プラグに接続する工程
を含む、請求項１２に記載の方法。
【請求項１６】
前記ポリマー導波路の一部を除去するステップは、レーザ切除技術によって実行される、請求項１２に記載の方法。
【請求項１７】
光マルチ・チップ・モジュールを光学的に接続するための光インターコネクト構造であって、
データ処理のためのＣＰＵまたはＡＳＩＣと、
シリコン・オン・インシュレータ（ＳＯＩ）構造によって形成され、前記ＣＰＵまたはＡＳＩＣに電気的に通信し、光信号を伝播するための前記ＳＯＩ構造の埋め込み酸化物層上の回折格子結合素子を有するシリコン系導波路を含むシリコンフォトニクス・チップと、
前記シリコンフォトニクス・チップとの間で前記光信号を伝送するためのポリマー導波路であって、前記光信号の伝播方向に対して傾斜し、前記伝播方向を横切って延びるように位置するＴＩＲミラーを中に有する当該ポリマー導波路と、
前記ポリマー導波路内部を伝播する光信号と光学的に結合し、少なくとも１つの光マルチ・チップ・モジュールに光信号を伝送する光配線と
を含む、光インターコネクト構造。
【請求項１８】
シリコン・オン・インシュレータ（ＳＯＩ）構造によって形成され、光信号を伝播するための前記ＳＯＩ構造の埋め込み酸化物層上の回折格子結合素子を有するシリコン系導波路を含むシリコンフォトニクス・チップと、
前記シリコンフォトニクス・チップとの間で前記光信号を伝送するためのポリマー導波路であって、前記光信号の伝播方向に対して傾斜し、前記伝播方向を横切って延びるように位置するＴＩＲミラーを中に有する当該ポリマー導波路と
を含み、
前記ポリマー導波路は、シングルモード導波路であり、前記ＴＩＲミラーは、前記ポリマー導波路内部のポリマー表面によって少なくとも画定される空所であり、前記シリコンフォトニクス・チップおよび前記ポリマー導波路がフリップリップ接合によって接触する、半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光インターコネクトを利用した半導体に関し、より詳細には、光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および、光結合構造のための製造方法に関する。
【背景技術】
【０００２】
半導体デバイスに対し要求される通信速度は、半導体デバイスによって処理すべき情報量の増加とともにますます高くなっている。上述した要求に対応するため、シリコンチップ間の光通信を利用するシリコンフォトニクス（Ｓｉ−Ｐｈ）がますます発展している。
【０００３】
実装においては、半導体デバイスは、決まって、半導体チップの間でおよび回路基板の外部に置かれた他の半導体デバイスとの間で電気的通信を可能とする電気的相互接続が埋め込まれた回路基板上に配置される。
【０００４】
半導体デバイスがシリコンフォトニクス・チップとして実装される場合、平面導波路と、シリコン・オン・インシュレータ（Silicon on Insulator，ＳＯＩ）デバイスおよび平面導波路上に形成された回折格子結合素子（Diffractive Grating Coupler，ＤＧＣ）とによる光学的な結合がよく構成される。このような導波路は、マルチモード導波路として使用することができる。しかしながら、導波路は、通信の品質および導波路内での光伝播の減衰の理由から、好ましくは、シングルモード導波路である。
【０００５】
導波路とシングルモード・ファイバ（Single Mode Fiber，ＳＭＦ）との間の光結合のため数多くの研究がなされている。しかしながら、導波路およびＳＭＦ間において角度および相対位置の両方で厳格な精度が要求される。例えば、米国特許出願公開第２０１３／０１８２９９８号公報（特許文献１）は、シリコン・デバイスおよび光ファイバ間で回折格子結合素子を通して光を導入するための結合構造を開示する。米国特許出願公開第２００９／０２９０８７３号公報（特許文献２）は、光学ファイバとＰＷＧとをインターコネクトするための光結合構造を開示する。米国特許出願公開第２０１０／０３２２５５５号公報（特許文献３）は、また、ＰＷＧおよび光ファイバ間の光結合構造を開示する。これらの従来技術は、光ファイバとＤＧＣ間の結合を用いており、そして、２つの装置間の厳格な位置合わせが必要である。従来技術は、Ｓｉ−ＰｈからＳＭＦへの直接の光伝送を示しているが、これらは、実用のＳｉ−Ｐｈチップパッケージングに対してはロバストではない。
【０００６】
また、米国特許出願公開第２０１３／０２０９０２６号公報（特許文献４）は、ＤＧＣとしてはたらく導波路回折と光ファイバまたは導波路との間の光結合構造を開示する。この光結合構造は、Ｓｉ基板上に形成され、光結合構造は、Ｓｉ基板を通して光を送出することを狙っている。
【０００７】
米国特許出願公開第２０１１／０１８８８０８号公報（特許文献５）は、回折格子に面し、異なる長さを有する平行散乱要素を含む光結合構造を開示する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２０１３／０１８２９９８号公報
【特許文献２】米国特許出願公開第２００９／０２９０８７３号公報
【特許文献３】米国特許出願公開第２０１０／０３２２５５５号公報
【特許文献４】米国特許出願公開第２０１３／０２０９０２６号公報
【特許文献５】米国特許出願公開第２０１１／０１８８８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、回折格子への種々の光結合構造が開示されている。しかしながら、従来技術は、シリコンフォトニクス内の光伝播に関係するものである。複数のシリコンフォトニクスがマルチ・チップ・モジュールとして実装される場合、シリコンフォトニクスと回路基板のような有機構造体との境界において新規な結合構造が光結合を提供することを可能とする。
【００１０】
本発明は、上記従来技術に鑑みてなされたものであり、本発明の目的は、シリコンフォトニクスおよび有機構造体間の光結合のため光結合構造を提供することである。
【００１１】
さらに、本発明の他の目的は、シリコンフォトニクスおよび有機構造体の間の境界で動作する光結合構造を含む半導体デバイスを提供することである。
【００１２】
本発明のさらに他の目的は、シリコンフォトニクスおよび有機構造体の間の境界で動作する光結合構造を含む半導体構造体を形成するための方法を提供することである。
【課題を解決するための手段】
【００１３】
上述した本発明の目的は、新規な光結合構造によって対応することができる。本光結合構造は、光信号を伝播するための回折格子結合素子を含んだシリコン系導波路と；シリコン系導波路との間で光信号を伝送するためのポリマー導波路であって、光信号の伝播方向に対して傾斜し、伝播方向を横切って延びるように位置する内部全反射（ＴＩＲ）ミラーを中に有するポリマー導波路と；ポリマー導波路内部を伝播する光のためのポリマー導波路と光学的に結合する光配線とを含むことができる。
【００１４】
本発明の第２の態様によれば、新規な半導体デバイスが提供される。本半導体デバイスは、ＳＯＩ構造によって形成され、光信号を伝播するためのＳＯＩ構造の埋め込み酸化物（Buried Oxide，ＢＯＸ）層上の回折格子結合素子を有するシリコン系導波路を含むシリコンフォトニクス・チップと；シリコンフォトニクス・チップとの間で光信号を伝送するポリマー導波路であって、光信号の伝播方向に対して傾斜し、伝播方向を横切って延びるように位置するＴＩＲミラーを中に有するポリマー導波路とを含む。
【００１５】
本発明の第３の態様によれば、光結合構造を形成するための新規な方法を提供することができる。本方法は、
有機基板上にポリマー導波路を形成する工程と、
ポリマー導波路の一部を除去し、ポリマー導波路の厚み方向に対して傾斜角を有するＴＩＲミラーのための互いに向き合ったポリマー表面を画定する工程と、
ポリマー導波路内に導電材料で充填されたビア・プラグを形成する工程と、
シリコン・オン・インシュレータ構造様式に基づき、ポリマー導波路との間で光信号を伝送するためのポリマー導波路に面した表面に回折格子結合素子を含むシリコンフォトニクス・チップを提供する工程と、
ポリマー表面へ光信号の光結合を提供しながら、シリコンフォトニクス・チップに電気的信号を供給するためシリコンフォトニクス・チップをビア・プラグにはんだ付けする工程と
を含むことができる。
【００１６】
さらに、本発明の第４の態様によれば、光マルチ・チップ・モジュールを光学的に接続するための光インターコネクト構造を提供することができる。本光インターコネクト構造は、データ処理のためのＣＰＵまたはＡＳＩＣ（Application Specific Integrated Circuit）と；シリコン・オン・インシュレータ（ＳＯＩ）構造によって形成され、ＣＰＵまたはＡＳＩＣに電気的に通信し、光信号を伝播するためのＳＯＩ構造の埋め込み酸化物層上の回折格子結合素子を有するシリコン系導波路を含むシリコンフォトニクス・チップと；シリコンフォトニクス・チップとの間で光信号を伝送するためのポリマー導波路であって、光信号の伝播方向に対して傾斜し、伝播方向を横切って延びるように位置するＴＩＲミラーを中に有するポリマー導波路と；ポリマー導波路内部を伝播する光信号と光学的に結合し、少なくとも１つの光マルチ・チップ・モジュールに光信号を伝送する光配線とを含むことができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本光インターコネクト構造１００の概要構造を示す。
【図２】図２は、Ｓｉ−Ｐｈ１０３、ポリマー導波路２０２および有機構造体１０７を含む光インターコネクト構造の上面図２００を示す。
【図３】図３は、光結合構造の詳細な構造を示す。
【図４】図４は、半導体構造体内部の光伝播の実施形態４００を示す。
【図５】図５は、本発明の光結合構造の拡大された構造を示す。
【図６】図６は、本光結合構造の２次元位置決め許容誤差を示す。
【図７】図７は、シングルモード・ポリマー導波路（図中においては単にＳＭ−ＰＷＧと参照する。）と、シングルモード・ファイバ（図中においては単にＳＭＦと参照する。）とのアライメントにおける許容誤差を示す図。
【図８】図８は、ＤＧＣ２０３周辺の詳細な構造を示し、ここで、光結合素子の詳細な構造およびその最適化について説明する。
【図９】図９は、最適化計算のフローチャートを示す。
【図１０】図１０は、最適化された結果を用いた位相シミュレーションを示す。
【図１１】図１１は、最適化により得られる指向性マップを示す。
【図１２】図１２は、最適化されたパラメータでの結合効率を示す。
【図１３】図１３（ａ）−（ｆ）は、本発明の回折格子結合素子の製造方法を示す。
【図１４】図１４は、本半導体デバイスの製造プロセスを示す。
【符号の説明】
【００１８】
１００…光インターコネクト構造
１０１…マルチ・チップ・モジュール（ＭＣＭ）
１０２…ＣＰＵまたはＡＳＩＣ
１０３，１０３ｒ，１０３ｔ…Ｓｉ−Ｐｈチップ
１０４…光結合構造
１０５…光配線（光ファイバ）
１０６…Ｃ４接合
１０７…回路基板
１０８…金属配線
２０１…光有機層
２０２：シングルモード・ポリマー導波路（ＳＭ−ＰＷＧ）
２０３…回折格子結合素子（ＤＧＣ）
２０４…ＴＩＲミラー
２０６…シリコン導波路
【発明を実施するための形態】
【００１９】
以下、本発明について、図面を参照しながら詳細に説明するが、しかしながら、本発明は、開示される実施形態および実施例に限定されるものではない。図１は、本光インターコネクト構造１００の概要構造を示す。光インターコネクト構造１００は、概して、説明する実施形態において回路基板１０７として参照される有機基板を含み、例えば垂直キャビティ表面発光レーザ（ＶＣＳＥＬ）やフォトダイオードといった光学部品が組み込まれ、以下シリコンフォトニクス（Ｓｉ−Ｐｈ）チップと参照される、シリコン・オン・インシュレータ技術に基づいたシリコンフォトニクス（Ｓｉ−Ｐｈ）チップ１０３が回路基板１０７上に集積されて、いわゆる光マルチ・チップ・モジュール（ＭＣＭ）１０１が構成される。回路基板１０７は、電気的信号および光学的信号の一方または両方をインターコネクトするための金属配線および導波路配線の一方または両方を含む。
【００２０】
エポキシ・コンポジット材料などの回路基板１０７は、その上に、光通信を可能とする複数のＳｉ−Ｐｈチップ１０３と、ＣＰＵまたはＡＳＩＣ１０２とを搭載する。既存のＣ４接合１０６によって、種々のデータ処理のためのＣＰＵまたはＡＳＩＣ１０２を回路基板１０７上に積載することができる。ＣＰＵまたはＡＳＩＣ１０２は、ＣＰＵまたはＡＳＩＣ間の光通信が達成され得るように、回路基板１０７に埋め込まれた金属配線１０８を介してＳｉ−Ｐｈチップ１０３と電気的に通信することができる。
【００２１】
金属配線１０８は、ＭＣＭ間の光通信を実施するために、ＣＰＵまたはＡＳＩＣ１０２からビア・プラグ（図示せず。）を介してＳｉ−Ｐｈチップ１０３へと接続される。Ｓｉ−Ｐｈチップは、回路基板１０７およびＳｉ−Ｐｈチップ１０３の間に配置された光結合構造１０４を通して回路基板１０７に搭載される。光結合構造１０４は、有機基板内に形成される。Ｓｉ−Ｐｈチップ１０３は、２４のシングルモード光ファイバ束を介して送信および受信の一方または両方で２４チャンネルといった並列データ転送能力を含んでいてもよいが、これに限定されるものではなく、それより多いおよびそれより少ない通信能力を用いてもよい。例えば、Ｓｉ−Ｐｈチップ１０３ｔは、送信モードモードで動作することができ、Ｓｉ−Ｐｈチップ１０３ｒは、受信モードで動作することができる。
【００２２】
光結合構造１０４は、概して、ＳＭ−ＰＷＧおよびＴＩＲミラーと参照される光学素子を含み、Ｓｉ−Ｐｈチップ１０３ｔからの光信号を受け取り、適切な結合機構を介して受信した光を光配線１０５に送出する。引き続いて、Ｓｉ−Ｐｈチップ１０３ｒは、他のＳｉ−Ｐｈチップ１０３ｔからの光信号を光結合構造および光配線１０５を介して受信する。光配線１０５は、平面導波路として形成されてもよく、または、光ファイバとして形成されてもよく、図１に示すように複数の光配線が単一の束に集められてもよい。
【００２３】
光配線１０５は、さらに、長距離の通信が要求される場合に通信品質および光信号の減衰の理由から、シングルモードの光伝播が可能な導波路であってもよいが、これに限定されるものではなく、本発明は、マルチモード光通信においても実装することができる。
【００２４】
図２は、Ｓｉ−Ｐｈチップ１０３および光結合構造１０４が回路基板１０７上に搭載された場合の光インターコネクト構造１００の上面図２００を示す。上面図２００は、図１中の矢印Ａに従った矩形領域の図面に対応する。図２においては、構造の上部に置かれたＳｉ−Ｐｈチップ１０３が、説明のために透明であると仮定している。回路基板１０７のような有機基板は、光有機層２０１を搭載し、その中にＳＭ−ＰＷＧ２０２および光反射要素２０３，２０４が形成される。本光結合構造１０４は、ＳＭ−ＰＷＧ２０２、回折格子結合素子２０３、および光反射素子としてＴＩＲミラー２０４を含む。
【００２５】
光結合構造１０４上には、はんだボール（図示せず。）といった適切な電気的接触を介してＳｉ−Ｐｈチップ１０３が置かれ、光結合構造１０４は、ポリカーボネート、ポリメチルメタクリレート、ポリアルキルシロキサン、シルセスキオキサン、エポキシ樹脂、エポキシ−シリコーン樹脂、キレートポリマーなどの光学グレードのポリマー材料によって形成される。光結合構造１０４は、光結合構造１０４内でのシングルモードの光伝播を可能とする光導波路（以下、シングルモード・ポリマー導波路ＳＭ−ＰＷＧと参照する。）２０２を含み構成される。導波路を形成するこれらの層は、例えばスピンコーティングまたはドライフィルムラミネーション技術などの既知の方法によって形成することができる。
【００２６】
ＳＭ−ＰＷＧ２０２の上面図は、ハッチングした形状で示されており、ＳＭ−ＰＷＧ２０２の一方の端部がＳｉ−Ｐｈチップ１０３に重なり、他方の端部が光配線としてはたらく光ファイバ１０５に結合され、これは、シングルモード光ファイバまたはシングルモード導波路であってもよい。重複した領域により光結合構造１０４が画定され、光結合構造は、回折格子結合素子（以下、ＤＧＣと参照する。）２０３およびＴＩＲミラー２０４を含み、これによってＳｉ−Ｐｈチップ１０３およびＳＭ−ＰＷＧ２０２の間で光信号をインターコネクトすることができる。ＤＧＣ２０３の各々は、光伝播の方向に沿ったシリコンの配列されたリッジによって形成され、光伝播軸を横切ったリッジの長さは、光伝播の方向に対して一直線に調整されるか、または、光結合効率を向上させるために、中央領域の長さが周辺領域の長さよりも長くなるようテーパー形状を有するように調整される。光結合構造の詳細な構造については後述する。
【００２７】
Ｓｉ−Ｐｈチップ１０３は、いわゆるＳＯＩ構造と呼ばれる、埋め込み酸化物層上に堆積されたシリコン半導体を含む。Ｓｉ−Ｐｈチップ１０３は、光結合構造１０４上のＢＯＸの表面上のＤＧＣ２０３を有する平面導波路２０６をさらに含み、Ｓｉ−Ｐｈチップ１０３が、光信号を送出および受光し、他のシリコン半導体デバイスに接続する光配線としてはたらく他のシリコン導波路２０６を介して光信号を伝播させるようにすることができる。Ｓｉ−Ｐｈチップ１０３の平面導波路のＤＧＣ２０３はそのクラッド層上に形成されて、導波路２０６内を伝播する光信号が導波路外へ送出されるように、同様に、光配線１０５内を伝播する光信号が導波路２０６に導入されるようにすることができる。
【００２８】
ここで、図３を参照しながら、図２の線Ｂ−Ｂに沿った断面図３００を用いて、光結合構造１０４の詳細な構造について説明する。Ｓｉ−Ｐｈチップ１０３は、図３中の構造の最上部に配置され、シリコン基板１０３ａと、埋め込み酸化物層１０３ｂと、図２に示した平面図における平面導波路２０６に対応した平面導波路１０３ｃとを含み構成される。光結合構造１０４に面したクラッド上に、化学機械研磨、フォトリソグラフィおよび既知のパターニング・プロセスなどによってＤＧＣ２０３が形成される。図３においては、ＤＧＣ２０３の寸法および高さが説明の便宜上強調されている。
【００２９】
ＤＧＣ２０３は、二酸化ケイ素、炭化ケイ素、窒化ケイ素などの特定の用途およびこれらの屈折率に応じたパッシベーション層１０３ｄによって少なくとも覆われている。好ましい実施形態では、パッシベーション層１０３に対する追加のパターニング・プロセスを用いることなくＳｉ−Ｐｈチップ１０３との確実な接触を可能とするためにはパッシベーション層１０３ｄを省略することができる。
【００３０】
Ｓｉ−Ｐｈチップ１０３は、はんだボール（図示せず）などの導電性スペーサを用いて僅かな空隙３０１を残して、光結合構造１０４上に配置される。パッシベーション層１０３ｄが製造プロセス下で充分な強度およびプロセス耐久性を有する場合は、この空隙を省略することができる。
【００３１】
光結合構造１０４内のＳＭ−ＰＷＧ２０２は、クラッドとしてはたらく約５マイクロメートルの外側の２つの層２０２ａ，２０２ｃと、約８マイクロメートルのコアとしてはたらく内側の層２０２ｂと含み構成される。ＴＩＲミラー２０４は、図面の水平方向に対して傾斜角θＴＩＲでＳＭ−ＰＷＧ２０２の中に形成され、少なくともＳＭ−ＰＷＧ２０２のコアを横切って延びる。ＴＩＲミラー２０４は、これらの間に所定の空間を残して実質的に並行なポリマー表面によってＳＭ−ＰＷＧ２０２内部に画定される。ＴＩＲミラー２０４は、コア２０２ｂ内部を伝播してきた光信号をＤＧＣ２０３へ向けて反射することができ、ＤＧＣ２０３は、受信モードにおいて、送出された光信号を平面導波路１０３ｃ内へ導入する。
【００３２】
ＴＩＲミラー２０４の内部は、全反射性能を提供するために、空気、窒素、ヘリウム、ネオン、アルゴンまたは二酸化炭素などの適切な不活性ガス材料によって充填される。同様に、送信モードにおいて、導波路１０３ｃ内部を伝播してきた光信号は、ＴＩＲミラー２０４によって反射された後、コア２０２ｂ内へ送出され得る。図３から理解されるように、Ｓｉ−Ｐｈチップ１０３およびＴＩＲミラー２０４の相対的なアライメントは、図３の平面に対して垂直に伸びる２次元平面におけるＴＩＲミラー２０４の傾斜角によって比較的大きな許容誤差を提供することができる。
【００３３】
図４は、光インターコネクト構造１００内部の光結合メカニズムの実施形態４００を示す。説明の平明のため、送信モードにおける光の方向をＴＸで参照し、受信モードにおける光の方向をＲＸで参照する。ＳＭ−ＰＷＧ２０２および光ファイバ１０５が結合されており、矢印ＲＸで示すように、ＳＭ−ＰＷＧ２０２に送出された光信号は、ＴＩＲミラー２０４によってＤＧＣ２０３へ向けて反射され、光信号が平面導波路へ送出される。
【００３４】
図４中に構造のデカルト座標が説明の平明のため示されており、特に断りがない限り本発明の説明において座標系は同一である。
【００３５】
図５は、本発明の光結合構造５００の拡大された構造を示す。Ｓｉ−Ｐｈチップ１０３は、はんだボール５３０，５３１などの適切な導電要素によってＳＭ−ＰＷＧ２０２上に搭載される。はんだボール５３０，５３１は、Ｓｉ−Ｐｈチップ１０３およびＳＭ−ＰＷＧ２０２間の平行配置を保証するとともに、これらの間のほぼ一定の空隙３０１を提供する。はんだボール５３０は、例えばフリップチップ接合技術において、Ｓｉ−Ｐｈチップ１０３の電極５３２，５３３に対する電気的接触としてはたらく。
【００３６】
これに対して、はんだボール５３１は、はんだボール５３０と平行配置を保証するためのダミーとして置かれる。空隙３０１は、製造プロセス中のパッシベーション層１０３ｄへの損傷が回避できる場合は、省略することができる。空所５２０は、典型的には、全反射特性を保証するために空気によって充填される。
【００３７】
光信号（光）５１０は、ＴＸおよびＲＸの両方向において、ＤＧＣ２０３によって回折され、ＴＩＲミラー２０４によって反射される。ＴＩＲミラー２０４の反対側の内部表面は、レーザ切除技術により切除されたポリマー材料によって、反対面との間に空所５２０を残して画定される。この空所５２０は、全反射条件を提供するためにポリマー材料とは異なる屈折率を提供する。
【００３８】
図６は、本光結合構造の２次元位置決め許容誤差を示す。図６（ａ）は、ＴＸ方向におけるＸ−Ｚ許容誤差を示し、図６（ｂ）は、ＲＸ方向におけるＸ−Ｚ許容誤差を示す。ここで、デカルト座標の定義は、図４に説明した通りである。図６に示すように、Ｘ−Ｚ許容誤差は、ＴＸおよびＲＸの両方向におけるＺ方向に沿ってＴＩＲミラーが傾斜角θＴＩＲを有しながら形成されているため、Ｚ方向に著しく改善される。
【００３９】
同様に、Ｘ方向での許容誤差は、光信号の波長の干渉のオーダで維持され得る。説明する実施形態においては、光の波長は、１．３１マイクロメートルである。ＴＸ方向の結合損失は１．７６ｄｂ程度と低く、ＲＸ方向の結合損失も１．８９ｄＢ程度と低い。Ｚ方向の許容誤差は、７．０マイクロメートル（ＴＸ方向）および３．０マイクロメートル（ＲＸ方向）である。ＴＸおよびＲＸの両方向において、結合損失の減少分はそれほど著しいものではないが、Ｓｉ−Ｐｈチップ１０３およびＳＭ−ＰＷＧ２０２間の位置決めの広範囲の変動を許容とすることによって、Ｘ方向における位置決めは、特定の実装上の要件に依存して調整されてもよい。
【００４０】
図７は、ＳＭ−ＰＷＧとシングルモード光ファイバとのアライメント許容誤差を示す。アライメントにおける許容誤差は、下記式に従うＴＸおよびＲＸの両方向における光スループット特性によって評価した。
【００４１】
【数１】
2016009151.tif 000003
ここで、Ｉｉｎｐｕｔは、入射光の光強度であり、Ｉｏｕｔｐｕｔは、スループットの光強度である。
【００４２】
図７に示すように、両方向におけるＳＭＦおよびＳＭ−ＰＷＧ間の結合損失は、約０．６ｄＢ未満の許容できる結合損失内で、ＸおよびＹ方向で概ね等しい許容誤差を示す。
【００４３】
図８は、ＤＧＣ２０３周辺の詳細な構造を示し、ここで、光結合素子の詳細な構造およびその最適化について説明する。パッシベーション層１０３ｄが、平面導波路１０３ｃの上面側に位置し、したがって、全体の配置が図３などを参照した場合と上下逆の関係で描かれている点に留意されたい。格子間隔Λおよび底面から上面まで高さｈを有する周期構造が、ＤＧＣ２０３を形成するために、Ｓｉ−Ｐｈチップ１０３の最下部のクラッドの所定の範囲内に形成される。
【００４４】
周期的なリッジの形状は、説明する実施形態においては略長方形形状であるが、特にこれに限定されるものではなく、リッジの形状は、その回折性能に依存して異なる形状を有していてもよい。平面導波路を伝播する光信号（光）は、ＤＧＣ２０３の性質により、周期回折格子によって２つの方向（Ｐｕｐ，Ｐｄｏｗｎ）に沿って回折される。
【００４５】
有用な光回折は、図８に示すＰｕｐであり、光学パラメータの最適化によってＰｕｐ方向の強度の改善を達成することができる。加えて、この実施形態においては、指向性を改善するために、０．１５マイクロメートルのポリシリコンのオーバレイ１０３ｅがＤＧＣ２０３の外表面に堆積される。このようなオーバレイ１０３ｅの存在が、図８において厚い線で描かれている。このオーバレイ皮膜は、標準ＣＭＯＳプロセスと互換性を有し、指向性を向上するための可能な他の方策も可能であり、これについては後述する。リッジ１０３ｆは、ポリシリコンのオーバレイ１０３ｅおよび平面導波路１０３ｃを含んでおり、適当なフォトリソグラフィ・プロセスによって、リッジ１０３ｆ以外の領域で平面導波路１０３ｃがエッチ除去されて、ＤＧＣ２０３の回折効率に依存したリッジ高さｈを設定する。
【００４６】
本発明による回折の位相整合は、以下に定義される。
【００４７】
【数２】
2016009151.tif 000004
ここで、ｎｔｏｐは、パッシベーション層として用いられる二酸化ケイ素の屈折率であり、ｋ０は、光信号の光の真空の波数であり、ｋ０＝２π／λで与えられる。パラメータθは、回折格子結合素子に対し出射するおよび入射する光の一方または両方の回折角である。パラメータｎｅｆｆは、回折格子の領域における有効屈折率である。パラメータｍは、正の整数であり、パラメータΛは、格子間隔である。
【００４８】
位相整合の最適化は、所与のパラメータのもと指向性Ｄを最大化するように実行した。指向性Ｄは、以下のように定義される。
【００４９】
【数３】
2016009151.tif 000005
【００５０】
最適化においては、光学パラメータの制約条件の下、指向性を目的関数として設定し、制約パラメータは、以下の通りである：
光波長：１．３１マイクロメートル
Ｓｉ導波路の厚み：０．２２マイクロメートル
ＳｉＯ２上部層厚み：０．７マイクロメートル
ＳｉＯ２ＢＯＸ厚み：２マイクロメートル
ポリシリコン厚み：０．１５マイクロメートル
ポリマー導波路コア厚み：８マイクロメートル
Ｓｉの屈折率（ｎＳｉ）：３．５０７４
ＳｉＯ２の屈折率（ｎＳｉＯ２）：１．４４６８
ポリマーコアの屈折率（ｎｃｏ）：１．５８１
ポリマークラッドの屈折率（ｎｃｌ）：１．５７６
【００５１】
格子間隔（Λ）および格子内のリッジの高さ（ｈ）は、独立したパラメータとして設定した。ここで、最適化のための処理ステップについて説明する。図９は、最適化計算のフローチャートを示し、処理がステップＳ９００から開始する。
【００５２】
ステップＳ９０１では、初期制約パラメータが設定され、それから、ステップＳ９０２において、光学パラメータを用いてΛの初期値が決定される。ステップＳ９０３では、指向性Ｄを最大化する目的関数として設定し、光波長λに対してパラメータｈおよびΛを走査する。
【００５３】
ステップＳ９０４では、ＲＸ方向における回折格子結合素子に対してΛおよびｈが仮定され、ステップＳ９０５では、結合効率ηを最大化するようにさらに格子間隔Λを走査する。さらに続いて、ステップＳ９０６では、ＴＩＲ角度θＴＩＲや格子位置などの他のパラメータの最適化が行われる。他の実施形態においては、格子パターンの最適化、例えば、リッジの均等ではない間隔および幅を格子パターンに組み込むことができる。
【００５４】
ステップＳ９０７では、結合効率が最大化されたか否かが判断される。最大化された場合（ＹＥＳ）は、ステップＳ９０８へ進められ終了する。最大化されていない場合（ＮＯ）は、ステップＳ９０４に戻されて、ステップＳ９０７で肯定的な結果が得られるまで、ステップＳ９０５−９０７を繰り返す。
【００５５】
最適化の結果として、説明する実施形態においては、格子間隔Λが０．４７マイクロメートルであると判定され、格子リッジの高さが０．１９マイクロメートルであると判定された。図１０は、上述した条件のもと最適化された結果を用いた位相シミュレーション・マップを示す。この実施形態では、回折角θが６度と判定され、数３の式において与えられるＤは０．９であった。
【００５６】
図１１は、最適化により得られた指向性マップを示し、横座標は、マイクロメートルでの格子間隔を表し、縦座標は、マイクロメートルでのエッチング深さ（リッジ高さｈ）を表す。点Ｘは、最適化結果として選択された位置であり、指向性がΛ＝０．４７マイクロメートルおよびｈ＝０．１９で約０．９であり、これが、特定の実施形態として選択されるが、示した実施形態と互換性のある他の組み合わせが存在し得る。
【００５７】
図１２は、最適化されたパラメータでの結合効率を示し、最大結合効率ηｍａｘは、０．８０（０．９９ｄＢ）であった。光の回折が非対称なプロファイルで±５マイクロメートル生じ、このプロファイルは、回折パターンのさらなる最適化により改善され得る。
【００５８】
図１３（ａ）〜（ｆ）は、本発明の回折格子結合素子の製造方法を示す。図１３（ａ）において、Ｓｉ−Ｐｈチップ１０３が準備され、図１３（ｂ）において、ハードマスク１３０１が既知の堆積プロセスを用いて堆積され、研磨停止層としてはたらくハードマスク１０３１が残されるようにパターニングされる。
【００５９】
図１３（ｃ）において、スピンコーティング・プロセスなどの既知のプロセスを用いて、ポリシリコン１３０２が下部構造上に堆積される。続いて、図１３（ｄ）において、ハードマスク１３０１を研磨停止部として用いて化学機械研磨（Chemical Mechanical Polishing，ＣＭＰ）プロセスをポリシリコン層に施し、薄膜ポリシリコン層を残す。それから、図１３（ｅ）において、ポリシリコン層１３０２に既知のフォトリソグラフィ・プロセスを施してＤＧＣ２０３を形成する。このプロセスにおいては、ポリシリコン層１３０２が完全に除去され、さらに最下部の平面導波路１０３ｂがエッチング除去されて、Ｓｉ−Ｐｈチップ１０３のＤＧＣ２０３のための所定のリッジ高さが得られる。ハードマスク１３０１が除去された後、化学気相堆積などの既知の堆積方法によってパッシベーション層が堆積される。このようにして、図１３（ｆ）に示すように、化学気相堆積（Chemical Vapor Deposition，ＣＶＤ）のような適切な方法および後続するシリコン酸化物のパターニング・プロセスによって二酸化シリコンのようなパッシベーション層１０３ｄが堆積される。
【００６０】
図１４は、本半導体デバイスの製造プロセスを示す。図１４（ａ）において、クラッドおよびコア材料のスピンコーティングまたはドライフィルムラミネーション法および続くフォトリソグラフィ・プロセスによって、ＳＭ−ＰＷＧ２０２がエポキシ・コンポジットのような有機基板の上に形成される。次いで、図１４（ｂ）に示すように、レーザ切除プロセスによってＴＩＲミラー２０４が適切な位置および角度で形成される。ＴＩＲミラー２０４の傾斜角は、以下の既存の古典的な光学的な関係に従って決定される。
【００６１】
【数４】
2016009151.tif 000006
【００６２】
本実施形態において、回折角θは６度であり、そしてθＴＩＲは４２度と決定される。しかしながら、この値は、一実施形態であり、半導体デバイスの特定の構造に依存して傾斜角θＴＩＲは変化し得る。
【００６３】
空気、窒素、ネオン、アルゴンなどの不活性ガスによって空隙を充填することができる。そして、フォトリソグラフィ・プロセスおよび銅などの導電材料の堆積プロセスによって、ビア・プラグ１４０３が形成される。このビア・プラグ１４０３は、Ｓｉ−Ｐｈチップ１０３との電気的接続のため用いられる。
【００６４】
さらに次いで、図１４（ｃ）に示すように、導電要素としてのはんだボール１４０１と、はんだボール１４０２とがＳＭ−ＰＷＧ２０２上に適切な距離をもって置かれる。一つのはんだボール１４０１は、Ｓｉ−Ｐｈとの電気的接続のためビア・プラグ１４０３と接触し、他のはんだボール１４０２は、常に必要とは限らない。しかしながら、ＳＭ−ＰＷＧ２０２およびＳｉ−Ｐｈ１０３間の平行アライメントを保証するために反対側のはんだボール１４０２が存在する場合に、はんだボール１４０２が好適に使用される。
【００６５】
そして、図１４（ｄ）に示すように、Ｓｉ−Ｐｈチップ１０３がはんだボール１４０１，１４０２の上に置かれ、フリップチップ接合プロセスによって接続される。接合された後、Ｓｉ−Ｐｈ１０１およびＳＭ−ＰＷＧ２０２間の空隙が、適当なアンダーフィル材料１４０４により封止されて、本光結合構造を有する半導体デバイス実装が完了する。図１４（ｄ）においては、ＳＭ−ＰＷＧ２０２の材料が、はんだ材料の融点に比べて充分に高いガラス転移温度（ｔｇ）を有することから、反対側のはんだボールがＳＭ−ＰＷＧ２０２に対する平行配置を維持するように変形し得るが、しかしながら、反対側のはんだボールは、単に、Ｓｉ−Ｐｈチップ１０３およびＳＭ−ＰＷＧ２０２との間の平行な空隙３０１を維持するためのダミーとして使用され、よって導電性は影響されない。
【００６６】
本発明は、回折格子結合素子と、光伝播の方向に対して傾斜するＴＩＲミラーとを使用する。この特徴により、従来技術の回折格子結合素子機構に対していくつかの利点がもたらされる。一つ目の利点は、本説明に従うとＺ軸およびＸ方向である、光伝播方向および空隙の存在における大きな許容誤差である。二つ目は、既知のフリップチップ接合プロセスを可能とする良好なプロセス耐久性およびプロセス適応性である。３つ目は、サイズの縮小を可能とする簡素な結合構造である。
【００６７】
他の実施形態においては、ＤＧＣ２０３の構造は、指向性を向上させるため、同様に、ポリシリコンオーバレイ皮膜を提供せずに結合効率を向上するため、最適化されたＢＯＸ厚みを有するＢＯＸ１０１ｂ上に反射鏡を置くことによって変更することができる。
【００６８】
さらに他の実施形態では、回折格子は、指向性を向上させるために、可変格子間隔および他の方策を提供するように最適化することができる。このような最適化は、特定の要件に応じて、ステップＳ９０４における処理の一部として実装することができる。
【００６９】
これまで本発明を、特定の実施形態をもって説明してきたが、本発明は、説明したおよび図面に図示した実施形態に限定されるものではなく、当業者であれば、説明した実施形態に対する他の実施形態、追加、代替、変更などを認識することができ、そのような他の実施形態なども、本発明の利点を奏する限り、本発明の範囲に含まれるものである。
【図１】
2016009151.tif 000007
【図２】
2016009151.tif 000008
【図３】
2016009151.tif 000009
【図４】
2016009151.tif 000010
【図５】
2016009151.tif 000011
【図６】
2016009151.tif 000012
【図７】
2016009151.tif 000013
【図８】
2016009151.tif 000014
【図９】
2016009151.tif 000015
【図１０】
2016009151.tif 000016
【図１１】
2016009151.tif 000017
【図１２】
2016009151.tif 000018
【図１３】
2016009151.tif 000019
【図１４】
2016009151.tif 000020
【外国語明細書】
【Title Of Invention】
Light Coupling Structure, Semiconductor Device, Optical Interconnect Structure For Multi-Chip Module and Production Method For Light Coupling Structure
【Field of Invention】
【０００１】
The present invention relates to a semiconductor utilizing optical interconnect and more particularly relates to a light coupling structure, a semiconductor device, an optical interconnect structure for multi-chip module and production method for light coupling structure.
【Background Art】
【０００２】
A communication speed requested to semiconductor devices becomes higher and higher with respect to increase of information amounts to be processed by semiconductor devices. In order to address the above requirements, a silicon photonics, which utilizes optical communication between silicon chips, has been increasingly developed.
【０００３】
In a practical implementation, the semiconductor devices are always arranged on a circuit board within which electrical interconnects are embedded for allowing electrical communication among the semiconductor chips and between other semiconductor devices placed outside of the circuit board.
【０００４】
When the semiconductor devices are implemented as the silicon photonics chip, the optical couplings are often constructed by a planer waveguide and a diffractive grating coupler (DGC) formed on a silicon-on-insulator (SOI) device and a planer waveguide. Such waveguides may be used as multimode waveguides; however, the waveguides may preferably be single mode waveguides because of quality of communication and attenuation of light propagating in the waveguide.
【０００５】
Many investigations are performed for coupling the light between a waveguide and a single mode optical fiber (SMF); however, critical accuracy should be required between waveguide and SMF both of the angle and the relative position. For example, US20130182998A1 (Patent Literature 1) discloses a coupling structure for introducing the light between the silicon device and the optical fiber through the diffractive grating coupler. US20090290873A1 (Patent Literature 2) discloses the light coupling structure for interconnect between the optical fiber and PWG. US20100322555A1 (Patent Literature 3) also discloses the light coupling structure between PWG and the optical fiber. These prior arts use the couplings between the optical fiber and DGC and then the critical alignment between two devices may be necessary. Although prior arts show light transmission directly from Si-Ph to SMF, it is not robust for Si-Ph chips packaging for practical use.
【０００６】
Also US20130209026A1 (Patent Literature 4) discloses the light coupling structure between the waveguide grating acting as DGC and the optical fiber or waveguide. The light coupling structure is formed on the Si substrate and the light coupling structure aims to launch the light through the Si substrate.
【０００７】
US20110188808A1 (Patent Literature 5) discloses the light coupling structure comprising parallel scattering elements having different lengths facing to the diffractive grating.
【Prior Art】
【Patent Literature】
【０００８】
【Patent Literature 1】 US20130182998A1
【Patent Literature 2】 US20090290873A1
【Patent Literature 3】 US20100322555A1
【Patent Literature 4】 US20130209026A1
【Patent Literature 5】 US20110188808A1
【Disclosure Of Invention】
【Object To Be Solved By Invention】
【０００９】
As described above, various light coupling structures to the diffractive grating have been disclosed. However, these prior arts concern the light propagation within the silicon photonics. When a plurality of the silicon photonics are implemented as a multi-chip module, a novel coupling structure makes it possible to provide light coupling at the interface of the silicon photonics and an organic structure such as the circuit board.
【００１０】
The present invention has been completed by considering the above prior art and an object of the present invention is to provide a light coupling structure for coupling the light between the silicon photonics and the organic structure.
【００１１】
Further another object of the present invention is to provide a semiconductor device comprising the light coupling structure acting at the interface between the silicon photonics and the organic structure.
【００１２】
Further another object of the present invention is to provide a method for forming the semiconductor structure comprising the light coupling structure acting at the interface between the silicon photonics and the organic structure.
【Means For Addressing Object】
【００１３】
The above objects of the present invention may be addressed by a novel light coupling structure. The present light coupling structure may comprise a silicon based waveguide comprising a diffractive grating coupler for propagating a light signal; a polymer waveguide for transmitting the light signal between the silicon based waveguide, the polymer waveguide having a TIR mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction; and an optical wiring being optically coupled to the polymer waveguide for the light propagating inside the polymer waveguide.
【００１４】
According to the second aspect of the present invention, a novel semiconductor device may be provided. The semiconductor device may comprise a silicon photonics chip formed by a silicon-on-insulator (SOI) structure comprising a silicon based waveguide with a diffractive grating coupler on a buried oxide (BOX) layer of the SOI structure for propagating a light signal; a polymer waveguide for transmitting the light signal between the silicon photonics chip, the polymer waveguide having a total internal reflection (TIR) mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction.
【００１５】
According to the third aspect of the present invention, a novel method for forming the light coupling structure may be provided. The method may comprise the steps of:
forming a polymer waveguide on an organic substrate;
removing a part of the polymer waveguide to define polymer surfaces facing each other for a TIR mirror with a slant angle measured to a direction of a thickness of the polymer waveguide;
forming a via plug filled with an electric conducting material in the polymer waveguide;
providing a silicon photonics chip based on a silicon-on-insulator architecture comprising a diffractive grating coupler at the surface facing to the polymer waveguide for transmitting a light signal between the polymer waveguide; and
soldering the silicon photonics chip to the via plug for supplying an electric signals to the silicon photonics chip while providing optical coupling of the light signal to the polymer surface.
【００１６】
Further according to the fourth aspect of the present invention the novel optical interconnect structure for multi-chip module may be provided. The present optical interconnect structure for optically connecting optical multi-chip modules may comprise a CPU or ASIC (Application Specific Integrated Circuit); a silicon photonics chip formed by a silicon-on-insulator (SOI) structure electronically communicating to the CPU or ASIC comprising a silicon based waveguide with a diffractive grating coupler on a buried oxide layer of the SOI structure for propagating a light signal; a polymer waveguide for transmitting the light signal between the silicon photonics chip, the polymer waveguide having a TIR mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction; an optical wiring being optically coupled to the light signal propagating inside the polymer waveguide and communicate the light signal to at least one optical multi-chip module.
【Brief Description Of Drawings】
【００１７】
【Figure 1】
Fig. 1 shows the schematic structure of the present optical interconnect structure 100.
【Figure 2】
Fig 2 shows the top view 200 of the optical interconnect structure comprising the Si-Ph 103, the polymer waveguide 202 and the organic structure 107.
【Figure 3】
Fig. 3 shows the detailed construction of the light coupling structure.
【Figure 4】
Fig. 4 shows the practical embodiment 400 of the light propagation inside the semiconductor structure 100.
【Figure 5】
Fig. 5 shows the enlarged construction of the light coupling structure of the present invention.
【Figure 6】
Fig. 6 shows the two dimensional positioning tolerances of the present light coupling structure.
【Figure 7】
Fig. 7 shows the tolerance in the alignment with the single-mode polymer waveguide (in the figure referred as simply SM-PWG) and the single mode optical fiber (in the figure referred as simply SMF).
【Figure 8】
Fig. 8 shows the detailed construction around DGC 203 and now detailed construction of the light coupling elements and the optimization thereof will be explained.
【Figure 9】
Fig, 9 shows the flow chart of the optimization calculation.
【Figure 10】
Fig. 10 shows the phase simulation using the optimized result.
【Figure 11】
Fig. 11 shows the directionality map obtained by the optimization.
【Figure 12】
Fig. 12 shows the coupling efficiency at the optimized parameters.
【Figure 13】
Fig. 13 (a)-(f) shows the production method of the diffractive grating coupler of the present invention.
【Figure 14】
Fig. 14 shows the production process of the present semiconductor device.
【Description Of Signs】
【００１８】
100    ：optical interconnect structure 
101    :multi-chip module (MCM)
102    ：CPU or ASIC 
103,103r,103t    ：Si-Ph chips
104    ：light coupling structure 
105    ：optical wirings (optical fiber)
106    ：C4 connections 
107    ：circuit board 
108    ：metal wirings 
201    ：optical organic layer 
202    ：single-mode polymer waveguide (SM-PWG)
203    ：diffractive grating coupler (DGC)
204    ：TIR mirror 
206    ：silicon waveguides 
【Mode For Practicing Invention】
【００１９】
The present invention will be detailed hereafter with referring to drawings; however, the present invention is not limited to the disclosed embodiments and examples. Fig. 1 shows the schematic structure of the present optical interconnect structure 100. The optical interconnect structure 100 generally comprises the organic substrate which is referred to the circuit board 107 in described embodiment, and the silicon photonics (Si-Ph) chip 103 based on the silicon-on-insulator technology to which the optical facilities, such as for example a vertical cavity surface emitting laser (VCSEL) or photodiode are incorporated and which is hereafter referred to a silicon photonics (Si-Ph) chip are integrated on the circuit board 107 to construct so called optical multi-chip module (MCM) 101. The circuit board 107 comprises metal wirings and／or waveguide wirings in order to interconnect electric signals and／or optical signals.
【００２０】
The circuit board 107 such as epoxy composite material mounts a plurality of Si-Ph chips 103 allowing optical communication and the CPU or ASIC 102 thereon. The CPU or ASIC 102 for various kinds of data processing may be mounted on the circuit board 107 by the conventional C4 connections 106. The CPU or ASIC 102 may electronically communicate to the Si-Ph chips 103 through the metal wirings 108 embedded in the circuit board 107 such that the optical communication between the CPU or ASIC may be attained.
【００２１】
The metal wirings 108 may be connected to the Si-Ph chip 103 from the CPU or ASIC 102 through via plugs (not shown) so as to conduct the optical communication between MCMs. The Si-Ph chips are amounted to the circuit board 107 through the light coupling structure 104 disposed between the circuit board 107 and the Si-Ph chip 103. The light coupling structure 104 is formed in the organic substrate. The Si-Ph chips 103 may comprise a parallel data transfer capability such as 24 channels in transmission and or reception through the bundle of 24 single mode optical fibers, but not limited thereto, more and less communication capabilities may be used. For example, the Si-Ph chip 103t may be operated in the transmission mode and the Si-Ph chips 103r may be operated in the receiver mode. 
【００２２】
The light coupling structure 104 generally comprises SM-PWG and an optical element so called to a TIR mirror and receives optical signals from the Si-Ph chip 103t and launches the received light to the optical wirings 105 through an adequate coupling mechanism. In turn, the Si-Ph chip 103r receives light signals from other Si-Ph chip 103t through the light coupling structure and the optical wirings 105. The optical wirings 105 may be formed as the planer waveguide or may be formed as the optical fiber and a plurality of optical wirings may be collected to a single bundle as shown in Fig. 1.
【００２３】
The optical wirings 105 may further be a waveguides which may allow the single mode light propagation because of its communication quality and attenuation of the light signals when long distance communication may be requested, but not limited thereto, the present invention may be implemented in multi-mode optical communication.
【００２４】
Fig 2 shows the top view 200 of the optical interconnect structure 100 when the Si-Ph chip 103 and the light coupling structure 104 are mounted on the circuit board 107. The top view 200 corresponds to the view of rectangular region along with the arrow A in Fig. 1. In Fig. 2, the Si-Ph chip 103 placed at the top of the structure is assumed as transparent for the sake of description. The organic substrate such as the circuit board 107 mounts the optical organic layer 201 in which SM-PWGs 202 and the optical reflection elements 203, 204 are formed. The present light coupling structure 104 comprises SM-PWG 202, the diffractive grating coupler 203 and the TIR mirror 204 as the optical reflection elements.
【００２５】
Over the light coupling structure 104, the Si-Ph chip 103 is placed through proper electronic contacts such as solder balls (not shown) and the light coupling structure 104 is formed by optical grade polymer materials such as polycarbonate, poly-methyl methacrylate, poly alkylsiloxane, silsesquioxane, epoxy resin, epoxy-silicone resin, chelate polymer and the like. The light coupling structure 104 comprises the optical waveguide (hereafter referred to single-mode polymer waveguide; SM-PWG) 202 for allowing single mode light propagation in the light coupling structure 104. These layers for forming the waveguide may be formed by known method such as for example spin-coating or dry film lamination techniques.
【００２６】
The top view of SM-PWGs 202 are shown by the hatched shapes and one end of the SM-PWGs 202 is overlapped to the Si-Ph chip 103 and the other end is coupled to the optical fiber 105 acting as the optical wiring, which may be a single mode optical fiber or a single mode waveguide. The overlapped region defines the light coupling structure 104, and the light coupling structure comprises the diffractive grating coupler (hereafter referred to DGC) 203 and the TIR mirror 204 such that the optical signal may be interconnected between Si-Ph chip 103 and SM-PWGs 202. Each of DGCs 203 is formed by arrayed ridges of silicon along to the direction of the light propagation and the length of the ridge across the light propagation axis is adjusted to have straight or tapered toward the light propagation directions such that the length of the center region has longer than those of edge regions in order to improve the light coupling efficiency. The detailed construction of the light coupling structure will be detailed elsewhere. 
【００２７】
Si-Ph chip 103 comprises a silicone semiconductor deposited on a buried oxide layer so called as a SOI structure. The Si-Ph chip 103 further comprises a planer waveguide 206 with DGC 203 on its surface of BOX on the light coupling structure 104 such that the Si-Ph chip 103 may launch and receive the optical signal and propagate the optical signal through other silicon waveguides 206 acting as the optical wiring connected to other silicon semiconductor devices. The DGC 203 of the planer waveguide of the Si-Ph chip 103 may be formed on the cladding layer thereof such that the optical signal propagating in the waveguide 206 may be launched outside the waveguide, and in turn the optical signal propagating in the optical wirings 105 may be introduced into the waveguide 206.
【００２８】
Now, with referring to Fig. 3, the detailed construction of the light coupling structure 104 will be detailed using the cross sectional view 300 along with the line B-B of Fig. 2. The Si-Ph chip 103 is placed on the top of the structure in Fig. 3 and comprises the silicon substrate 103a, the buried oxide layer 103b, and the planar waveguide 103c which corresponds to the planar waveguide 206 in the top view shown in Fig. 2. On the cladding facing to the light coupling structure 104, DGC 203 is formed by chemical mechanical polishing, photo-lithography and known patterning process etc. In Fig. 3, the size and height of DGC 203 may be enhanced for the explanation purpose.
【００２９】
DGC 203 is at least covered with the passivation layer 103d such as silicon dioxide, silicon carbide, silicon nitride etc. depending on particular application and their refractive indices. In preferred embodiment, the passivation layer 103d may not be omitted by so as to allow straightforward contact to the Si-Ph chip 103 without extra patterning process for the passivation layer 103d.
【００３０】
Si-Ph chip 103 is disposed on the light coupling structure 104 with leaving slight air gap 301 using the electronic conductive spacers such as solder balls (not shown). This air gap may be omitted when the passivation layer 103d has enough strength and process durability under the fabrication processes.
【００３１】
SM-PWG 202 in the light coupling structure 104 comprises the outer two layers 202a, 202c of about 5 micrometer acting as claddings and the inner layer 202b acts as the core of about 8 micrometer. The TIR mirror 204 is formed inside SM-PWG 202 at the slant angle θTIR with respect to the horizontal direction of the figure and extends transversely across at least the core of SM-PWG 202. The TIR mirror 204 is defined inside SM-PWG 202 by substantially parallel polymer surfaces leaving a given space therebetween. The TIR mirror 204 may reflect the optical signal propagating inside the core 202b toward DGC 203 and DGC 203 introduces the launched optical signal into the planar waveguide 103c in a receiver mode.
【００３２】
Inside of the TIR mirror 204 is filled with an appropriate inert gas material such as air, nitrogen, He, Ne, Ar, or CO2 etc. so as to provide perfect reflection performance. In turn, the optical signal propagating inside the waveguide 103c may be launched into the core 202b after the reflection by the TIR mirror 204 in a transmitter mode. As understood by Fig. 3, the relative alignment between Si-Ph chip 103 and the TIR mirror 204 may provide relatively large tolerance due to the slant angle of the TIR mirror 204 in the two dimensional plane that extends vertically to the plane of Fig. 3.
【００３３】
Fig. 4 shows the practical embodiment 400 of the light coupling mechanism inside the optical interconnecting structure 100. As clearness of the explanation, the direction of the light in the transmitter mode is referred by TX and the direction of the light in the receiver mode is referred by RX. SM-PWG 202 and the optical fiber 105 are coupled and the optical signal launched into SM-PWG 202 is reflected by the TIR mirror 204 toward DGC 203 and the optical signal is launched into the planer waveguide as shown by the arrow RX.
【００３４】
In Fig. 4, the Cartesian coordinates of the structure is shown as clearness of the description and the coordinates are identical in the present description until otherwise noted.
【００３５】
Fig. 5 shows the enlarged construction of the light coupling structure 500 of the present invention. Si-Ph chip 103 is mounted over SM-PWG 202 by an appropriate conductive element such as the solder balls 530, 531. The solder balls 530, 531 ensure the parallel arrangement between Si-Ph chip 103 and SM-PWG 202 while providing nearly constant gap 301 therebetween. The solder ball 530 acts the electronic contact to the electrodes 532, 533 of the Si-Ph chip 103, for example, in flip chip bonding technology.
【００３６】
On the other hand, the solder ball 531 is positioned as the dummy so as to ensure the parallel configuration and the solder ball 531. The gap 301 may be omitted when the damages to the passivation layer 103d during the fabrication process may be avoided. The void space 520 is typically filled with the air for ensuring the perfect reflection property.
【００３７】
The optical signal (light) 510 is diffracted by the DGC 203 and reflected by the TIR mirror 204 in both directions of TX and RX. The opposite inner surfaces of the TIR mirror 204 are defined by the polymer material cut by a laser cutting technology leaving the void space 520 between the opposite surfaces. This void space 520 provides the difference in the refractive indexes from the polymer materials for providing the perfect reflection condition.
【００３８】
Fig. 6 shows the two dimensional positioning tolerances of the present light coupling structure. Fig. 6 (a) shows the X-Z tolerance in the TX direction and Fig. 6 (b) shows the X-Z tolerance in the RX direction. Here, the definitions of the Cartesian coordinates are those described in Fig. 4. As shown in Fig. 6 the X-Z tolerances are significantly improved in Z direction because the TIR mirror is formed with the slant angle θTIR along with the Z-direction in both of the TX and RX directions.
【００３９】
In turn, the tolerances in the X-direction may be kept in the interference order of the wavelength of the optical signal. In the described embodiment, the wavelength of the light is 1.31 micrometers. The coupling loss in the TX direction is as low as 1.76dB and that in the RX direction is as low as 1.89dB. The tolerance in the Z direction are 7.0 micrometer (TX direction) and 3.0 micrometer (RX direction). Both in the TX and RX directions, the decrements of coupling losses are not so significant and then positioning in the X direction may be adjusted depending on requirements on particular implementation by allowing wide variation of positioning between Si-Ph chips 103 and SM-PWG 202.
【００４０】
Fig. 7 shows the tolerance in the alignment with the SM-PWG and the single mode optical fiber. The tolerance in the alignment was evaluated by the light throughput property in both directions for the TX and RX directions according to the following formula:
【formula 1】
【００４１】
2016009151.tif 000021
wherein Iinput is the light intensity of the input light and Ioutput is the light intensity of the throughput.
【００４２】
As shown in Fig. 7, the coupling losses between SMF and SM-PWG in both directions show almost equal tolerances in the X and Y directions within the acceptable coupling loss less than about 0.6dB.
【００４３】
Fig. 8 shows the detailed construction around DGC 203 and now detailed construction of the light coupling elements and the optimization thereof will be explained. It is noted that the passivation layer 103d is positioned in the upper side of the planar waveguide 103c, and therefore, the entire arrangement is depicted in the up-down reversed relation when referred to Fig. 3 etc. The periodic structure having grating period of Λ and height h from the bottom to top is formed in the predetermined range of the undermost cladding of Si-Ph chip 103 so as to form DGC 203.
【００４４】
The shape of periodic ridge is almost rectangular shape in the described embodiment, but not limited thereto, the shape of the ridge may be in different shape depending on the diffraction performance thereof. The optical signal (light) propagating in the planer waveguide is diffracted by the periodic grating along two directions (Pup and Pdown) as the nature of DGC 203.
【００４５】
The useful light diffraction is Pup as shown in Fig. 8 and the improvement of the intensity of Pup direction may be achieved by the optimization of optical parameters. In addition, in this embodiment, the poly-silicon overlay 103e of 0.15 micrometer is deposited on the outer surface of DGC 203 so as to improve the directionality. Such presence of the overlay 103e is illustrated by thick line in Fig. 8. This overlay coating is compatible with standard CMOS processes and other possible strategies for improving the directionality may be possible and will be described in elsewhere. The ridge 103f is comprised of the poly-silicon overlay 103e and the planer waveguide 103c and the planar waveguide 103c are etched out at the other region than the ridge 103f by proper photolithography processes to set the ridge height h depending on the diffraction efficiency of DGC 203.
【００４６】
The phase matching of the diffraction according to the present invention is defined as follows:
【formula 2】
【００４７】
2016009151.tif 000022
wherein ntop is the refractive index of the silicon dioxide used as the passivation layer, k0 is the vacuum wavenumber of light for the optical signal and is given as k0=2π／λ. The parameter θ is the diffraction angle outgoing and/or incoming light to the diffractive grating coupler. The parameter neff is the effective refractive index in the region of diffractive grating. The parameter m is a positive integer and the parameter Λ is the grating period.
【００４８】
The optimization of the phase matching was conducted so as to maximize the directionality D under the given optical parameters. The directionality D is defined as follows:
【formula 3】
【００４９】
2016009151.tif 000023
【００５０】
In the optimization, the directionality was set as the object function under the constraint condition of the optical parameters; the constraint parameters are as follows:
Light wavelength: 1.31 micrometer
Si waveguide thickness: 0.22 micrometer
SiO2 top layer thickness: 0.7 micrometer
SiO2 BOX thickness: 2 micrometer
Poly-Si thickness: 0.15 micrometer
Polymer waveguide core thickness: 8 micrometer
Refractive index of Si(nSi): 3.5074
Refractive index of SiO2(nSiO2): 1.4468
Refractive index of polymer core(nco): 1.581
Refractive index of polymer cladding(ncl): 1.576
【００５１】
The grating period (Λ) and the height of the ridge in the grating (h) were set as the independent parameter. Now, the process steps for the optimization will be explained. Fig, 9 shows the flow chart of the optimization calculation and the process starts from the step S900.
【００５２】
In the step S901, the initial constraint parameters are set and then the initial value of Λ is determined using the optical parameters in the step S902. In the step S903, the directionality D is set as the object function for maximization and the parameters h and Λ is scanned for the light wavelength λ.
【００５３】
In the step S904, Λ and h are assumed for diffractive grating coupler in the RX direction and in the step S905, the grating period Λ is further scanned so as to maximize the coupling efficiency η. Further next, in the step S906, the optimization of other parameters such as TIR angle θTIR and grating position etc. In the other embodiment, optimization of the grating pattern, for example, uneven period of the ridges and widths may be incorporated into the grating pattern.
【００５４】
In the step S907, the determination is performed whether or not the coupling efficiency become maximized. If maximized (yes) the process goes to the step S908 to end. If not maximized (no), the process is reverted to the step S904 to repeat the steps S905-907 until the determination in the step S907 returns an affirmative result.
【００５５】
As the result of the optimization, the grating period Λwas determined to be 0.47 micrometer and the height of the grating ridge (h) was determined to be 0.19 micrometer in the explained embodiment. Fig. 10 shows the phase simulation map using the optimized result under the conditions described above. In this embodiment, the diffraction angel θ was determined to be about 6 degree and D given in the formula 3 was 0.9.
【００５６】
Fig. 11 shows the directionality map obtained by the optimization and the abscissa represents the grating period in micrometer and the ordinate represents the etch depth (ridge height h) in micrometer. The point “X” is the selected position as the optimization result and the directionality is to be about 0.9 at Λ=0.47 micrometer and h=0.19 micrometer was selected as the particular implementation embodiment and there may be other combinations compatible with the depicted embodiment.
【００５７】
Fig. 12 shows the coupling efficiency at the optimized parameters and the maximum coupling efficiency ηmax was 0.80 (0.99dB). The diffraction of the light occurs ±5 micrometer in the asymmetric profile and this profile may be improved by further optimization of the grating patterns.
【００５８】
Fig. 13 (a)-(f) shows the production method of the diffractive grating coupler of the present invention. In Fig. 13(a), Si-Ph chip 103 is prepared and in Fig. 13(b), the hard mask 1301 is deposited by using known deposition process and is patterned so as to leave the hard mask 1301 acting as a polishing stopper layer.
【００５９】
In Fig. 13 (c), the poly-silicon 1302 is deposited on the underlying structures by using also known process such as spin-coating process. Next in Fig. 13 (d), the poly-silicon layer is subjected to the chemical mechanical polishing process (CMP) by using the hard mask 1301 as the polishing stopper to leave the thin poly-silicon layer. Then in Fig. 13 (e), the poly-silicon layer 1302 is subjected to known photolithography process to form the DGC 203. In this process, the poly-silicon layer 1302 is removed entirely and further the undermost planer waveguide 103b may be etched out to obtain the predetermined ridge height for DGC 203 of Si-Ph chip 103. After removing the hard mask 1301, the passivation layer is deposited by known deposition method such as a chemical vapor deposition etc. Thus as shown in Fig. 13(f), the passivation layer 103d such as silicon dioxide is deposited by an appropriate method such as chemical vapor deposition (CVD) followed by known silicon oxide patterning process.
【００６０】
Fig. 14 shows the production process of the present semiconductor device.  In Fig. 14 (a), SM-PWG 202 is formed on the organic substrate such as an epoxy composite by spin-coating or dry film lamination method of cladding and core materials followed by the photolithography process. Next as shown in Fig. 14 (b), the TIR mirror 204 is formed in the proper position and angle by the laser cutting process. The slant angle of the TIR mirror 204 is determined by the following conventional classical optical relation;
【formula 4】
【００６１】
2016009151.tif 000024
【００６２】
In the present embodiment, the diffraction angle θis to be 6 degree, and then θTIR is determined to be 42 degree; however this value is only one embodiment and the slant angle θTIR may be changed depending on particular construction of the semiconductor device.
【００６３】
The gap space may be filled with certain inert gas such as air, nitrogen, Ne, Ar, and the like. Then the via plug 1403 is formed by the photolithography process and deposition process of an electric conductive material such as copper etc. This via plug 1403 is used as electric connections to Si-Ph chip 103. 
【００６４】
Further next, as shown in Fig. 14 (c), the solder balls 1401 as electronic conducting elements and 1402 are placed on SM-PWG 202 with a proper distance. One solder ball 1401 is contacted to the via plug 1403 for electronic connection to Si-Ph and another solder ball 1402 is not always necessary; however, the solder ball 1402 may be preferably used when the counter solder ball 1402 is present so as to ensure the parallel alignment between SM-PWG 202 and Si-Ph 103.
【００６５】
Then, as shown in Fig. 14 (d), the Si-Ph chip 103 is placed on the solder balls 1401, 1402 and is connected by the flip chip bonding process. After the bonding, the gap between Si-Ph 101 and SM-PWG 202 is sealed by a proper under fill material 1404 to complete the semiconductor device implemented with the present light coupling structure. In Fig. 14 (d) since the materials of SM-PWG 202 have sufficiently higher glass transition temperature (tg) than the melting point of the solder material, the counter solder ball may be deformed so as to keep the parallel configuration to SM-PWG 202; however, the counter solder ball is merely used as the dummy for ensuring parallel gap 301 between Si-Ph chip 103 and SM-PWG 202 and hence electronic conductivity may not be affected. 
【００６６】
The present invention uses the diffractive grating coupler and the TIR mirror which is slant to the direction of light propagation. This feature provides several advantage to the conventional diffractive grating coupling mechanism; one advantage is large tolerances in the light propagation direction and presence of the gap, that is according to the present description, Z-axis and X-direction; second is a good process durability and process applicability allowing conventional flip chip bonding process; and the third is the simplified coupling structure allowing size reduction.
【００６７】
In other embodiments, the structure of DGC 203 may be modified with placing reflectors on BOX 101b having optimized BOX thickness for improving the directionality, in turn for improvement of the coupling efficiency rather than providing poly-silicon overlay coating.
【００６８】
Further another embodiment, the diffractive grating may be optimized to provide variable grating period and other strategy so as to improve the directionality. Such optimization may be practiced as a part of process in the step S904 depending on particular requirements.
【００６９】
The present invention has so far described using practical embodiments; however, the present invention shall not be limited the explained and depicted embodiments in the drawings and a person skilled in the art shall recognize that there may be other embodiments, addition, alternatives and modifications to the described embodiments and such other embodiments etc. shall be included in the scope of the present invention so far as the advantage of the present invention is present.
What we claim is:
【Claim 1】
A light coupling structure comprising:
a silicon based waveguide comprising a diffractive grating coupler for propagating a light signal;
a polymer waveguide for transmitting the light signal between the silicon based waveguide, the polymer waveguide having a TIR mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction; and 
an optical wiring being optically coupled to the polymer waveguide for the light propagating inside the polymer waveguide.
【Claim 2】
The light coupling structure of claim 1, wherein the polymer waveguide is a single mode waveguide.
【Claim 3】
The light coupling structure of claim 1, wherein the TIR mirror is a void space at least defined by polymer surfaces inside the polymer waveguide.
【Claim 4】
The light coupling structure of claim 1, wherein the light coupling structure comprises a silicon photonics chip with the diffractive grating coupler based on a silicon-on-insulator architecture.
【Claim 5】
The light coupling structure of claim 1, wherein an air gap separates the silicon based waveguide and the polymer waveguide.
【Claim 6】
The light coupling structure of claim 1, wherein the silicon based waveguide and the polymer waveguide are contacted with a flip chip bonding.
【Claim 7】
A semiconductor device comprising:
a silicon photonics chip formed by a silicon-on-insulator (SOI) structure and comprising a silicon based waveguide with a diffractive grating coupler on a buried oxide layer of the SOI structure for propagating a light signal; and
a polymer waveguide for transmitting the light signal between the silicon photonics chip, the polymer waveguide having a TIR mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction.
【Claim 8】
The semiconductor device of claim 7, wherein the polymer waveguide is a single mode waveguide.
【Claim 9】
The semiconductor device of claim 7, wherein the TIR mirror is a void space at least defined by polymer surfaces inside the polymer waveguide.
【Claim 10】
The semiconductor device of claim 7, wherein the semiconductor device is implemented with an organic substrate including at least one CPU or ASIC for data processing.
【Claim 11】
The semiconductor device of claim 7, wherein the silicon photonics chip and the polymer waveguide are contacted with a flip chip bonding.
【Claim 12】
A method for forming a light coupling structure, the method comprising the steps of:
forming a polymer waveguide on an organic substrate;
removing a part of the polymer waveguide to define polymer surfaces facing each other for a TIR mirror with a slant angle measured to a direction of a thickness of the polymer waveguide;
forming a via plug filled with an electric conducting material in the polymer waveguide;
providing a silicon photonics chip based on a silicon-on-insulator architecture comprising a diffractive grating coupler at the surface facing to the polymer waveguide for transmitting a light signal between the polymer waveguide; and
soldering the silicon photonics chip to the via plug for supplying an electric signals to the silicon photonics chip while providing optical coupling of the light signal to the polymer surface.
【Claim 13】
The method of claim 12, wherein the step of forming the polymer waveguide further comprises the step of:
layering a clad polymer, a core polymer and another clad polymer by a spin-coating or dry film lamination sequentially.
【Claim 14】
The method of claim 12, wherein the polymer waveguide is a single mode waveguide.
【Claim 15】
The method of claim 12, wherein the step of soldering the silicon photonics chip to the via plug further comprises the step of:
positioning electronic conducting elements at opposite sides of the TIR mirror and connecting at least one electronic conducting element to the via plug.
【Claim 16】
The method of claim 12, wherein the step of removing a part of the polymer waveguide is performed by a laser cutting technology.
【Claim 17】
An optical interconnect structure for optically connecting optical multi-chip modules comprising:
a CPU or ASIC for data processing; 
a silicon photonics chip formed by a silicon-on-insulator (SOI) structure electronically communicating to the CPU or ASIC comprising a silicon based waveguide with a diffractive grating coupler on a buried oxide layer of the SOI structure for propagating a light signal;
a polymer waveguide for transmitting the light signal between the silicon photonics chip, the polymer waveguide having a TIR mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction; and 
an optical wiring being optically coupled to the light signal propagating inside the polymer waveguide and communicate the light signal to at least one optical multi-chip module.
【Claim 18】
A semiconductor device comprising:
a silicon photonics chip formed by a silicon-on-insulator (SOI) structure comprising a silicon based waveguide with a diffractive grating coupler on a buried oxide layer of the SOI structure for propagating a light signal; and
a polymer waveguide for transmitting the light signal between the silicon photonics chip, the polymer waveguide having a TIR mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction;
wherein the polymer waveguide is a single mode waveguide; the TIR mirror is a void space at least defined by polymer surfaces inside the polymer waveguide; and the silicon photonics chip and the polymer waveguide are contacted with a flip chip bonding.
【Abstract】
【Object】 To provide light coupling structure, semiconductor device and production method for semiconductor structure
【Means For Addressing Object】A semiconductor device comprises a silicon on insulator (SOI) chip 103 comprising a silicon based waveguide with a diffractive grating coupler for propagating a light signal; a polymer waveguide 202 for transmitting the light signal between the SOI chip 103, the polymer waveguide having a TIR mirror therein, the TIR mirror positioned being slanted to a propagation direction of the light signal while extending transversely to the propagation direction; and an optical wiring 105 being optically coupled to the light propagating inside the polymer waveguide.
【Selected Drawing】 Fig. 1
2016009151.tif 000025
2016009151.tif 000026
2016009151.tif 000027
2016009151.tif 000028
2016009151.tif 000029
2016009151.tif 000030
2016009151.tif 000031
2016009151.tif 000032
2016009151.tif 000033
2016009151.tif 000034
2016009151.tif 000035
2016009151.tif 000036
2016009151.tif 000037
2016009151.tif 000038