(57)【要約】【課題】誘電体の比誘電率がばらついても、基本波および高調波に対する線路の電気長のばらつきを抑制することができる高周波回路の製造方法を提供すること。【解決手段】実施形態に係る高周波回路の製造方法は、誘電体の誘電率に応じて複数の露光用マスクの中から一つの前記露光用マスクを選択し、前記誘電体の表面上に感光性のレジスト層を形成し、選択された前記露光用マスクを用いて前記レジスト層を露光し、露光された前記レジスト層を現像することにより、前記レジスト層に開口部を形成し、前記開口部から露出する前記誘電体の表面上に線路を形成する方法である。【選択図】図５
2016009748.tif 000002
【特許請求の範囲】
【請求項１】
誘電体の誘電率に応じて複数の露光用マスクの中から一つの前記露光用マスクを選択し、
前記誘電体の表面上に感光性のレジスト層を形成し、
選択された前記露光用マスクを用いて前記レジスト層を露光し、
露光された前記レジスト層を現像することにより、前記レジスト層にパターンを形成し、
前記パターンを用いて前記誘電体の表面上に線路を形成する高周波回路の製造方法。
【請求項２】
前記複数の露光用マスクのそれぞれは、露光光を透過させる透過領域を有し、
複数の前記透過領域の面積は互いに異なる請求項１に記載の高周波回路の製造方法。
【請求項３】
前記露光用マスクの選択は、測定により得られた前記誘電体の誘電率に応じて行われる請求項１または２に記載の高周波回路の製造方法。
【請求項４】
誘電体の表面上に感光性のネガレジスト層を形成し、
露光光を透過させる主透過領域および前記露光光を透過させる副透過領域、を有する露光用マスクを用いて前記レジスト層を露光し、
露光された前記レジスト層を現像することにより、前記レジスト層に主パターンおよび副パターンを形成し、
前記主パターンを用いて前記誘電体の表面上に主線路を形成するとともに、前記副パターンを用いて前記誘電体の表面上に調節線路を形成し、
前記誘電体の誘電率に応じて、前記主線路と前記調節線路とを電気的に接続するか否かを選択する高周波回路の製造方法。
【請求項５】
前記露光用マスクは、互いに異なる面積を有する複数の主透過領域および互いに異なる面積を有する複数の副透過領域を有する複数の露光用マスクの中から、前記誘電体の誘電率に応じて選択された露光用マスクである請求項４に記載の高周波回路の製造方法。
【請求項６】
誘電体の表面上に感光性のポジレジスト層を形成し、
露光光を遮蔽する主遮蔽領域および前記露光光を遮蔽する副遮蔽領域、を有する露光用マスクを用いて前記レジスト層を露光し、
露光された前記レジスト層を現像することにより、前記レジスト層に主パターンおよび副パターンを形成し、
前記主パターンを用いて前記誘電体の表面上に主線路を形成するとともに、前記副パターンを用いて前記誘電体の表面上に調節線路を形成し、
前記誘電体の誘電率に応じて、前記主線路と前記調節線路とを電気的に接続するか否かを選択する高周波回路の製造方法。
【請求項７】
前記露光用マスクは、互いに異なる面積を有する複数の主遮蔽領域および互いに異なる面積を有する複数の副遮蔽領域を有する複数の露光用マスクの中から、前記誘電体の誘電率に応じて選択された露光用マスクである請求項６に記載の高周波回路の製造方法。
【請求項８】
前記露光用マスクの選択、および前記主線路と前記調節線路とを電気的に接続するか否かの選択はそれぞれ、測定により得られた前記誘電体の誘電率に応じて行われる請求項４乃至７のいずれかに記載の高周波回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波回路の製造方法に関する。
【背景技術】
【０００２】
高周波半導体パッケージ内に高周波半導体素子として例えば電界効果トランジスタ（ＦＥＴ）が実装された高周波半導体装置においては、一般に、ＦＥＴ端面に所望のインピーダンスを与えるために、ＦＥＴの入力側および出力側にそれぞれ、パッケージに設けられた入出力用端子の外のインピーダンスを変換する整合回路が配置されている。
【０００３】
このような整合回路は、誘電体基板の表面上に所望の特性インピーダンスを有する線路が形成された高周波回路である。このような整合回路の従来の製造方法について、図３４を参照して説明する。図３４は、従来の高周波回路の製造方法を示すフローチャート図である。
【０００４】
図３４に示すように、まず、誘電体基板の比誘電率を測定により求める（Ｓ１００１）。次に、予め定められた所定の長さおよび幅の線路が誘電体基板の表面上に形成された場合に、その線路が所望の特性インピーダンスを有するために必要な誘電体基板の厚さを算出し（Ｓ１００２）、算出された厚さとなるように誘電体基板を研削する（Ｓ１００３）。
【０００５】
このように誘電体基板を算出した厚さにした後、誘電体基板上に感光性のレジスト層を形成し、所定のマスクを用いてレジスト層を露光、現像する（Ｓ１００４）。このようにしてレジスト層に所定の開口パターンを形成した後、レジスト層をマスクとして用いて所望の金属を蒸着する等して、誘電体基板の表面に線路を形成する（Ｓ１００５）。
【０００６】
なお、互いに異なる誘電体基板の表面上に形成された２個以上の線路によって整合回路が構成される場合には、各誘電体基板の表面上に、Ｓ１００１〜Ｓ１００５の各工程を経て線路を形成し、最後に、誘電体基板上の線路をワイヤー等により電気的に接続する（Ｓ１００６）。
【０００７】
このようにして整合回路が製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１８７７７３号公報
【特許文献２】特開２０１３−１８７７７４号公報
【特許文献３】特開２０１３−１８７７７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
例えば整合回路を構成する誘電体基板は、誘電体酸化物の粉末を焼結することにより形成されるが、このような誘電体基板の比誘電率を所望の値に調節することは極めて困難であり、誘電体基板毎に比誘電率はばらついている。比誘電率がばらつくと、誘電体基板上に形成される線路の電気長と特性インピーダンスがばらつく。したがって、整合回路用の誘電体基板を製造する工程においては、誘電体基板の比誘電率を求め、形成される線路のインピーダンスが所望の値となるように、誘電体基板の厚さを調節している。
【００１０】
このような整合回路の製造方法によれば、誘電体基板の比誘電率のばらつきに応じて厚さを調節することによって、基本波に対する線路の特性インピーダンスをある程度は調節することができる。しかし近年、基本波に対する線路の特性インピーダンスの調節と同時に、高調波である２倍波、３倍波に対する線路の電気長についても調節することが要求される。しかしながら、電気長は比誘電率と線路長に強く依存し、基板厚にはほとんど依存しない。２倍波、３倍波に対する線路の電気長は、誘電体基板の比誘電率の変化に対して大きく変化し、整合回路のインピーダンス変換に大きな影響を及ぼす。２倍波、３倍波に対する線路の電気長の調節は、誘電体基板の厚さで実現することは不可能である。
【００１１】
実施形態は、以上に説明した課題に鑑みてなされたものであり、誘電体の比誘電率がばらついても、基本波および高調波に対する線路の電気長のばらつきを抑制することができる高周波回路の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
実施形態に係る高周波回路の製造方法は、誘電体の誘電率に応じて線路長を選択するために、誘電体の誘電率に応じて複数の露光用マスクの中から一つの前記露光用マスクを選択し、前記誘電体の表面上に感光性のレジスト層を形成し、選択された前記露光用マスクを用いて前記レジスト層を露光し、露光された前記レジスト層を現像することにより、前記レジスト層にパターンを形成し、前記パターンを用いて前記誘電体の表面上に線路を形成する方法である。
【００１３】
また、実施形態に係る高周波回路の製造方法は、誘電体の表面上に感光性のネガレジスト層を形成し、露光光を透過させる主透過領域および前記露光光を透過させる副透過領域、を有する露光用マスクを用いて前記レジスト層を露光し、露光された前記レジスト層を現像することにより、前記レジスト層に主パターンおよび副パターンを形成し、前記主パターンを用いて前記誘電体の表面上に主線路を形成するとともに、前記副パターンを用いて前記誘電体の表面上に調節線路を形成し、前記誘電体の誘電率に応じて、前記主線路と前記調節線路とを電気的に接続するか否かを選択する方法である。
【００１４】
また、実施形態に係る高周波回路の他の製造方法は、誘電体の表面上に感光性のポジレジスト層を形成し、露光光を遮蔽する主遮蔽領域および前記露光光を遮蔽する副遮蔽領域、を有する露光用マスクを用いて前記レジスト層を露光し、露光された前記レジスト層を現像することにより、前記レジスト層に主パターンおよび副パターンを形成し、前記主パターンを用いて前記誘電体の表面上に主線路を形成するとともに、前記副パターンを用いて前記誘電体の表面上に調節線路を形成し、前記誘電体の誘電率に応じて、前記主線路と前記調節線路とを電気的に接続するか否かを選択する方法である。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係る整合回路の製造方法によって製造される整合回路を含む高周波半導体装置の要部を模式的に示す上面図である。
【図２】図１の一点鎖線Ｘ−Ｘ´に沿って示す整合回路の断面図である。
【図３】整合回路の各種パラメータの値の一例を示す表である。
【図４】第２の回路部を示す斜視図である。
【図５】第２の回路部の製造方法を含む第１の実施形態に係る整合回路の製造方法を示すフローチャート図である。
【図６】第１の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図４の一点鎖線Ｙ−Ｙ´に沿って示す第２の回路部の断面図である。
【図７】第１の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図４の一点鎖線Ｙ−Ｙ´に沿って示す第２の回路部の断面図である。
【図８】求められた比誘電率と使用される露光用マスクとの関係を示す表である。
【図９】求められた比誘電率に応じて使用される露光用マスクを模式的に示す図である。
【図１０】第１の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図４の一点鎖線Ｙ−Ｙ´に沿って示す第２の回路部の断面図である。
【図１１】第１の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図４の一点鎖線Ｙ−Ｙ´に沿って示す第２の回路部の断面図である。
【図１２】第１の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図４の一点鎖線Ｙ−Ｙ´に沿って示す第２の回路部の断面図である。
【図１３】第１の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図４の一点鎖線Ｙ−Ｙ´に沿って示す第２の回路部の断面図である。
【図１４】第１の実施形態に係る整合回路の製造方法により製造された第２の回路部の各種パラメータの値を示す表である。
【図１５】第１の実施形態に係る整合回路の製造方法により製造された第２の回路部の比誘電率が変化したときにチップ端面に与えられるインピーダンスの値を示すスミスチャートである。
【図１６】従来の整合回路の製造方法により製造された第２の回路部の各種パラメータの値を示す表である。
【図１７】従来の整合回路の製造方法により製造された第２の回路部の比誘電率が変化したときにチップ端面に与えられるインピーダンスの値を示すスミスチャートである。
【図１８】第１の実施形態に係る整合回路の製造方法により製造された第３の回路部の各種パラメータの値を示す表である。
【図１９】第１の実施形態に係る整合回路の製造方法により製造された第３の回路部の比誘電率が変化したときにチップ端面に与えられるインピーダンスの値を示すスミスチャートである。
【図２０】従来の整合回路の製造方法により製造された第３の回路部の各種パラメータの値を示す表である。
【図２１】従来の整合回路の製造方法により製造された第３の回路部の比誘電率が変化したときにチップ端面に与えられるインピーダンスの値を示すスミスチャートである。
【図２２】第２の実施形態に係る整合回路の製造方法によって製造される整合回路を模式的に示す上面図である。
【図２３】第２の回路部の製造方法を含む第２の実施形態に係る整合回路の製造方法を示すフローチャート図である。
【図２４】第２の実施形態に係る整合回路の製造方法において使用される露光用マスクを模式的に示す図である。
【図２５】第２の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図２２の一点鎖線Ｚ−Ｚ´に沿って示す第２の回路部の断面図である。
【図２６】第２の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図２２の一点鎖線Ｚ−Ｚ´に沿って示す第２の回路部の断面図である。
【図２７】第２の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図２２の一点鎖線Ｚ−Ｚ´に沿って示す第２の回路部の断面図である。
【図２８】第２の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、第２の回路部の上面図である。
【図２９】第２の実施形態に係る整合回路の製造方法における第２の回路部の製造方法を説明するための図であって、図２２の一点鎖線Ｚ−Ｚ´に沿って示す第２の回路部の断面図である。
【図３０】求められた比誘電率と、主線路と調節線路とを接続するか否かと、の関係を示す表である。
【図３１】求められた比誘電率に応じて形成された第２の線路を示す図である。
【図３２】第２の回路部の製造方法を含む第３の実施形態に係る整合回路の製造方法を示すフローチャート図である。
【図３３】求められた比誘電率と、使用される露光用マスクと、主線路と調節線路とを接続するか否かと、の関係を示す表である。
【図３４】従来の高周波回路の製造方法を示すフローチャート図である。
【発明を実施するための形態】
【００１６】
以下に、実施形態に係る高周波回路の製造方法について、図面を参照して詳細に説明する。なお、説明においては、高周波半導体装置に用いられる整合回路の製造方法を、高周波回路の製造方法の一例として説明する。
【００１７】
（第１の実施形態）
図１は、第１の実施形態に係る整合回路の製造方法によって製造される整合回路を含む高周波半導体装置の要部を模式的に示す上面図である。また、図２は、図１の一点鎖線Ｘ−Ｘ´に沿って示す整合回路の断面図である。図１および図２に示す整合回路１０は、第１の回路部１１、第２の回路部１２、第３の回路部１３、および第４の回路部１４からなる４個の回路部がこの順に一列に配列されたものである。
【００１８】
第１の回路部１１は、第１の誘電体基板１１ａ、この基板１１ａの表面上に設けられた第１の線路１１ｂ、および第１の誘電体基板１１ａの裏面上の全面に設けられた接地配線１１ｃ、によって構成される。同様に、第２回路部１２は、第２の誘電体基板１２ａ、この基板１２ａの表面上に設けられた第２の線路１２ｂ、および第２の誘電体基板１２ａの裏面上の全面に設けられた接地配線１２ｃ、によって構成され、第３の回路部１３は、第３の誘電体基板１３ａ、この基板１３ａの表面上に設けられた第３の線路１３ｂ、および第３の誘電体基板１３ａの裏面上の全面に設けられた接地配線１３ｃ、によって構成され、第４の回路部１４は、第４の誘電体基板１４ａ、この基板１４ａの表面上に設けられた第４の線路１４ｂ、および第４の誘電体基板１４ａの裏面上の全面に設けられた接地配線１４ｃ、によって構成される。なお、各誘電体基板１１ａ、１２ａ、１３ａ、１４ａは、例えばセラミックに誘電率調整用の所望の不純物を所定量配合されたものである。また、各線路１１ｂ、１２ｂ、１３ｂ、１４ｂおよび各接地配線１１ｃ、１２ｃ、１３ｃ、１４ｃは、例えばＡｕ等の金属からなる。
【００１９】
整合回路１０は、第１の回路部１１の第１の線路１１ｂと第２の回路部１２の第２の線路１２ｂ、第２の回路部１２の第２の線路１２ｂと第３の回路部１３の第３の線路１３ｂ、および第３の回路部１３の第３の線路１３ｂと第４の回路部１４の第４の線路１４ｂ、が互いにワイヤー等の接続導体１５により電気的に接続されることにより形成されている。
【００２０】
なお、このような整合回路１０は、例えば高周波半導体パッケージ内において、高周波半導体素子の一例である電界効果トランジスタ（ＦＥＴ）１６と出力用のリード（または入力用のリード）との間に配置される。そして、第４の線路１４ｂとＦＥＴ１６とがワイヤー等の接続導体１７により電気的に接続されるとともに、第４の線路１４ｂと出力用のリード（または入力用のリード）とがワイヤー等の接続導体により電気的に接続されることにより使用される。
【００２１】
このように使用される整合回路１０が、例えば基本波に対するインピーダンスを５０Ωから１＋１ｉΩに変換するとともに、２倍波を短絡させ、かつ３倍波を開放させる出力側の整合回路である場合、第１〜第４の回路部１１、１２、１３、１４はそれぞれ、図３の表に示される各種パラメータの値を有するように設計され、製造される。
【００２２】
以下、このような整合回路１０の製造方法について説明する。そこで、各回路部１１、１２、１３、１４の製造方法の一例として、図４に示す第２の回路部１２の製造方法について説明する。図５は、第２の回路部１２の製造方法を含む第１の実施形態に係る整合回路１０の製造方法を示すフローチャート図である。また、図６〜図１３は、第２の回路部１２の製造方法を示す図である。なお、図８および図９を除く図６〜図１３の各図は、図４の一点鎖線Ｙ−Ｙ´に沿って示す第２の回路部１２の断面図である。
【００２３】
まず、第２の誘電体基板１２ａの比誘電率Ｅｒを求める（Ｓ１０１、図５）。第２の誘電体基板１２ａの比誘電率Ｅｒは、例えば図６に示すように、第２の誘電体基板１２ａの表面および裏面に電極１８ａ、１８ｂを配置し、第２の誘電体基板１２ａに所望の周波数の電圧を印可して容量Ｃを測定し、測定により得られた容量Ｃから算出すればよい。
【００２４】
次に、図７に示すように、例えば第２の誘電体基板１２ａの裏面を研削・研磨することにより、第２の誘電体基板１２ａの厚さが所定の厚さＤ２となるようにする（Ｓ１０２、図５）。ここで、所定の厚さＤ２とは、第２の誘電体基板１２ａの表面上に所望の幅Ｗ２および長さＬ２の第２の線路１２ｂを図１、図２に示されるように形成した際に、第２の線路１２ｂの特性インピーダンスが所望の値となるように定めされた値である。例えば図３に示すように、幅Ｗ２＝５．５６ｍｍ、長さＬ２＝０．６３ｍｍ、特性インピーダンス０．７０Ωの第２の線路１２ｂを形成したい場合、第２の誘電体基板１２ａの厚さがＤ２＝１５０μｍとなるように、第２の誘電体基板１２ａを研削する。
【００２５】
次に、Ｓ１０１の工程において求められた第２の誘電体基板１２ａの比誘電率Ｅｒに基づいて、第２の線路１２ｂを形成するために使用される複数の露光用マスクＡ、Ｂ、Ｃの中から、一つを選択する（Ｓ１０３、図５）。以下に、図８および図９を参照してこの工程を具体的に説明する。図８は、求められた比誘電率Ｅｒと使用される露光用マスクＡ、Ｂ、Ｃとの関係を示す表であり、図９は、求められた比誘電率Ｅｒに応じて使用される露光用マスクＡ、Ｂ、Ｃを模式的に示す図である。
【００２６】
まず、設計された第２の誘電体基板１２ａの比誘電率Ｅｒが１８０であるのに対して、求められた第２の誘電体基板１２ａの比誘電率Ｅｒが１７１≦Ｅｒ≦１８９である場合（求められた比誘電率Ｅｒの設計値からのずれが±５％である場合）、図８に示すように、露光用マスクＢを選択する。
【００２７】
露光用マスクＢは、図９（ｂ）に示すように、長さＬ２ｂ、幅Ｗ２ｂの露光光を透過させる透過領域１９ｂを有している。このような透過領域１９ｂを有する露光用マスクＢを用いて第２の線路１２ｂを形成した場合、第２の線路１２ｂの長さＬ２は０．６３ｍｍ、幅Ｗ２は５．５６ｍｍとなり、所定の特性インピーダンス０．７０Ωの第２の線路１２ｂが形成される。
【００２８】
しかしながら、求められた第２の誘電体基板１２ａの比誘電率Ｅｒが上記範囲外であった場合（求められた比誘電率Ｅｒの設計値からのずれが±５％より大きい場合）において、上記同様に露光用マスクｂを用いて第２の線路１２ｂを形成すると、第２の線路１２ｂの長さＬ２が０．６３ｍｍ、幅Ｗ２が５．５６ｍｍの線路が形成されるが、このようなサイズの第２の線路１２ｂの基本波および高調波の電気長は、比誘電率Ｅｒの設計値からのずれに応じて設計値（３０度）から大きくずれてしまい、特性インピーンダンスも設計値（０．７０Ω）からずれてしまう。
【００２９】
したがって、例えば求められた第２の誘電体基板１２ａの比誘電率Ｅｒが１８９＜Ｅｒ≦２０７（求められた比誘電率Ｅｒの設計値からのずれが＋５％〜＋１５％）と、設計値から大きくずれている場合、図８に示すように、露光用マスクＡを選択する。
【００３０】
露光用マスクＡは、図９（ａ）に示すように、長さＬ２ａ（＜Ｌ２ｂ）、幅Ｗ２ａ（＜Ｗ２ｂ）の露光光を透過させる透過領域１９ａを有している。このような透過領域１９ａは、露光用マスクＢの透過領域１９ｂより狭い面積となっており、このような透過領域１９ａを有する露光用マスクＡを用いて第２の線路１２ｂを形成した場合、第２の線路１２ｂの長さＬ２は０．６０ｍｍ、幅Ｗ２は５．２８ｍｍとなり、露光用マスクＢを用いて形成された第２の線路１２ｂより小さいサイズになる。このように、第２の誘電体基板１２ａの比誘電率Ｅｒの設計値からのずれに応じて第２の線路１２ｂのサイズが調節されるため、第２の線路１２ｂの基本波および高調波に対する電気長を設計値（３０度）に近似または一致させることができ、特性インピーンダンスの値を設計値（０．７０Ω）に近似または一致させることができる。
【００３１】
また、反対に、求められた第２の誘電体基板１２ａの比誘電率Ｅｒが１５３≦Ｅｒ＜１７１（求められた比誘電率Ｅｒの設計値からのずれが−５％〜−１５％）と、設計値から大きくずれている場合、図８に示すように、露光用マスクＣを選択する。
【００３２】
露光用マスクＣは、図９（ｃ）に示すように、長さＬ２ｃ（＞Ｌ２ｂ）、幅Ｗ２ｃ（＞Ｗ２ｂ）の露光光を透過させる透過領域１９ｃを有している。このような透過領域１９ｃは、露光用マスクＢの透過領域１９ｂより広い面積となっており、このような透過領域１９ｃを有する露光用マスクＣを用いて第２の線路１２ｂを形成した場合、第２の線路１２ｂの長さＬ２は０．６７ｍｍ、幅Ｗ２は５．８９ｍｍとなり、露光用マスクＢを用いて形成された第２の線路１２ｂより大きいサイズになる。このように、第２の誘電体基板１２ａの比誘電率Ｅｒの設計値からのずれに応じて第２の線路１２ｂのサイズが調節されるため、第２の線路１２ｂの基本波および高調波に対する電気長を設計値（３０度）に近似または一致させることができ、特性インピーンダンスの値を設計値（０．７０Ω）に近似または一致させることができる。
【００３３】
なお、各露光用マスクＡ、Ｂ、Ｃはそれぞれ、例えばガラス基板等の透明基板２０の表面上のうち、透過領域１９ａ、１９ｂ、１９ｃとなる領域以外にＣｒ膜等の遮光膜２１が形成されたものである。
【００３４】
以上のように、求められた第２の誘電体基板１２ａの比誘電率Ｅｒに応じて複数の露光用マスク、Ａ、Ｂ、Ｃの中から一つを選択する。
【００３５】
次に、図１０に示すように、第２の誘電体基板１２ａの表面上に感光性のレジスト層２２を塗布し、選択された露光用マスク（例えば露光用マスクＡ）を用いてレジスト層２２を露光する。そして、図１１に示すように、露光されたレジスト層２２を現像する（Ｓ１０４、図５）。このようにして、レジスト層２２の所望の位置にパターン２３を形成する。
【００３６】
次に、図１２に示すように、パターン２３を有するレジスト層２２をマスクとして用いて、パターン２３から露出する第２の誘電体基板１２ａの表面上に例えばＡｕ等の金属２４を蒸着する。この後、図１３に示すように、例えばアッシング等によりレジスト層２２を除去することにより、第２の誘電体基板１２ａの表面上に第２の線路１２ｂが形成される（Ｓ１０５、図５）。
【００３７】
以上の工程を経て、図４に示される第２の回路部１２が製造される。図１４は、このようにして製造された第２の回路部１２の各種パラメータの値を示す表である。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝１６２である場合において（設計値から−１０％ずれていた場合において）製造された第２の回路部１２の各種パラメータの値を示し、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝１８０である場合において（設計値に一致する場合において）製造された第２の回路部１２の各種パラメータの値を示し、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝１９８である場合において（設計値から＋１０％ずれていた場合において）製造された第２の回路部１２の各種パラメータの値を示す。また、図１５は、製造された第２の回路部１２の比誘電率が変化したときにチップ端面に与えられるインピーダンスの値を示すスミスチャートである。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝１６２である場合において（設計値から−１０％ずれていた場合において）製造された第２の回路部１２の第２の線路１２ｂを用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝１８０である場合において（設計値に一致する場合において）製造された第２の回路部１２の第２の線路１２ｂを用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝１９８である場合において（設計値から＋１０％ずれていた場合において）製造された第２の回路部１２の第２の線路１２ｂを用いたときのチップ端面に与えられるインピーダンスのスミスチャートである。なお、図１５の各図中のｆ０は基本波に対するインピーダンスの値を示し、２ｆ０は２倍波に対するインピーダンスの値を示し、３ｆ０は３倍波に対するインピーダンスの値を示す。
【００３８】
図１４の各図に示すように、比誘電率Ｅｒが設計値からばらついた場合であっても、第２の誘電体基板１２ａの厚さＤ２を調節せずに、求められた比誘電率Ｅｒに応じて第２の線路１２ｂを形成するための露光用マスクＡ、Ｂ、Ｃを適宜選択して使用することにより第２の線路１２ｂのサイズ（幅Ｗ２および長さＬ２）が調節されるため、基本波および高調波に対する第２の線路１２ｂの電気長を設計値（３０度）に近似または一致させることができる。この結果、図１５の各図に示すように、基本波および高調波に対するチップ端面に与えられるインピーダンスを設計値に近似または一致させることができる。
【００３９】
これに対して図１６は、従来の製造方法、すなわち図３４に示されるような、求められた比誘電率Ｅｒに応じて第２の誘電体基板の厚さを調節する製造方法により製造された第２の回路部の各種パラメータの値を示す表である。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝１６２である場合において（設計値から−１０％ずれていた場合において）製造された第２の回路部の各種パラメータの値を示し、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝１８０である場合において（設計値に一致する場合において）製造された第２の回路部の各種パラメータの値を示し、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝１９８である場合において（設計値から＋１０％ずれていた場合において）製造された第２の回路部の各種パラメータの値を示す。また、図１７は、従来の製造方法により製造された第２の回路部の比誘電率が変化したときにチップ端面に与えられるインピーダンスの値を示すスミスチャートである。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝１６２である場合において（設計値から−１０％ずれていた場合において）製造された第２の回路部の第２の線路を用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝１８０である場合において（設計値に一致する場合において）製造された第２の回路部の第２の線路を用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝１９８である場合において（設計値から＋１０％ずれていた場合において）製造された第２の回路部の第２の線路を用いたときのチップ端面に与えられるインピーダンスのスミスチャートである。なお、図１７の各図中のｆ０は基本波に対するインピーダンスの値を示し、２ｆ０は２倍波に対するインピーダンスの値を示し、３ｆ０は３倍波に対するインピーダンスの値を示す。
【００４０】
図１６の各図に示すように、第２の誘電体基板の比誘電率Ｅｒによらず第２の線路のサイズ（幅Ｗ２および長さＬ２）を一定のサイズとし、第２の誘電体基板の比誘電率Ｅｒのばらつきに応じて第２の誘電体基板の厚さＤ２を調節することにより第２の回路部を製造した場合、比誘電率Ｅｒのばらつきに応じて、高調波に対する第２の線路の電気長が設計値からばらつく。この結果、図１７の各図に示すように、高調波に対するチップ端面に与えられるインピーダンスは設計値からばらつく。特に３倍波に対するチップ端面に与えられるインピーダンスの値は設計値から大きくばらつく。
【００４１】
以上に示した図１４、図１５と、図１６、図１７との比較から明らかなように、本実施形態に係る製造方法のように第２の誘電体基板１２ａの比誘電率Ｅｒのばらつきに応じて第２の線路１２ａのサイズを調節することにより、従来の製造方法と比較して、基本波および高調波に対する第２の線路１２ｂの電気長の設計値からのばらつきを抑制することができる。
【００４２】
このように第２の回路部１２が形成されるが、第２の誘電体基板１２ａの裏面上の接地配線１２ｃについては、いつ形成されてもよく、例えば第２の線路１２ｂを形成した後に形成すればよい。
【００４３】
以上に第２の回路部１２の製造方法を説明したが、第１、第３、第４の回路部１１、１３、１４も第２の回路部１２と同様に製造することにより、第１、第３、第４の誘電体基板１１ａ、１３ａ、１４ａの比誘電率Ｅｒのばらつきに応じて第１、第３、第４の線路１１ｂ、１３ｂ、１４ｂのサイズが調節されるため、基本波および高調波に対する第１、第３、第４の線路１１ｂ、１３ｂ、１４ｂの電気長を設計値に近似または一致させることができ、チップ端面に与えられるインピーダンスの値を設計値に近似または一致させることができる。
【００４４】
図１８は、第２の回路部１２と同様に製造された第３の回路部１３の各種パラメータの値を示す表である。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝３６である場合において（設計値から−１０％ずれていた場合において）製造された第３の回路部１３の各種パラメータの値を示し、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝４０である場合において（設計値に一致する場合において）製造された第３の回路部１３の各種パラメータの値を示し、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝４４である場合において（設計値から＋１０％ずれていた場合において）製造された第３の回路部１３の各種パラメータの値を示す。また、図１９は、製造された第３の回路部１３の第３の線路１３ｂを用いたときのチップ端面に与えられるインピーダンスの値を示すスミスチャートである。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝３６である場合において（設計値から−１０％ずれていた場合において）製造された第３の回路部１３の第３の線路１３ｂを用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝４０である場合において（設計値に一致する場合において）製造された第３の回路部１３の第３の線路１３ｂを用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝４４である場合において（設計値から＋１０％ずれていた場合において）製造された第３の回路部１３の第３の線路１３ｂを用いたときのチップ端面に与えられるインピーダンスのスミスチャートである。なお、図１９の各図中のｆ０は基本波に対するインピーダンスの値を示し、２ｆ０は２倍波に対するインピーダンスの値を示し、３ｆ０は３倍波に対するインピーダンスの値を示す。
【００４５】
図１８の各図に示すように、比誘電率Ｅｒが設計値からばらついた場合であっても、第３の誘電体基板１３ａの厚さＤ３を調節せずに、求められた比誘電率Ｅｒに応じて第３の線路１３ｂを形成するための露光用マスクを適宜選択して使用することにより第３の線路１３ｂのサイズ（幅Ｗ３および長さＬ３）が調節されるため、基本波および高調波に対する第３の線路１３ｂの電気長を設計値（２０度）に近似または一致させることができる。この結果、図１９の各図に示すように、基本波および高調波に対するチップ端面に与えられるインピーダンスの値を設計値に近似または一致させることができる。
【００４６】
これに対して図２０は、求められた比誘電率Ｅｒに応じて第３の誘電体基板の厚さを調節する従来の製造方法により製造された第３の回路部の各種パラメータの値を示す表である。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝３６である場合において（設計値から−１０％ずれていた場合において）製造された第３の回路部の各種パラメータの値を示し、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝４０である場合において（設計値に一致する場合において）製造された第３の回路部の各種パラメータの値を示し、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝４４である場合において（設計値から＋１０％ずれていた場合において）製造された第３の回路部の各種パラメータの値を示す。また、図２１は、従来の製造方法により製造された第３の回路部の第３の線路を用いたときのチップ端面に与えられるインピーダンスの値を示すスミスチャートである。同図（ａ）は、求められた比誘電率ＥｒがＥｒ＝３６である場合において（設計値から−１０％ずれていた場合において）製造された第３の回路部の第３の線路を用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｂ）は、求められた比誘電率ＥｒがＥｒ＝４０である場合において（設計値に一致する場合において）製造された第３の回路部の第３の線路を用いたときのチップ端面に与えられるインピーダンスのスミスチャート、同図（ｃ）は、求められた比誘電率ＥｒがＥｒ＝４４である場合において（設計値から＋１０％ずれていた場合において）製造された第３の回路部の第３の線路を用いたときのチップ端面に与えられるインピーダンスのスミスチャートである。なお、図２１の各図中のｆ０は基本波に対するインピーダンスの値を示し、２ｆ０は２倍波に対するインピーダンスの値を示し、３ｆ０は３倍波に対するインピーダンスの値を示す。
【００４７】
図２０の各図に示すように、第３の誘電体基板の比誘電率Ｅｒによらず第３の線路のサイズ（幅Ｗ３および長さＬ３）を一定のサイズとし、第３の誘電体基板の比誘電率Ｅｒのばらつきに応じて第３の誘電体基板の厚さＤ３を調節することにより第３の回路部を製造した場合、比誘電率Ｅｒのばらつきに応じて、高調波に対する第３の線路の電気長が設計値からばらつく。この結果、図２１の各図に示すように、高調波に対するチップ端面に与えられるインピーダンスの値は設計値からばらつく。特に３倍波に対するチップ端面に与えられるインピーダンスの値は設計値から大きくばらつく。
【００４８】
以上に示した図１８、図１９と、図２０、図２１との比較から明らかなように、本実施形態に係る製造方法のように第３の誘電体基板１３ａの比誘電率Ｅｒのばらつきに応じて第３の線路１３ａのサイズを調節することにより、従来の製造方法と比較して、基本波および高調波に対する第３の線路１３ｂの電気長の設計値からのばらつきを抑制することができる。
【００４９】
具体的な説明は省略するが、第１、第４の回路部１１、１４においても第２、第３の回路部１２、１３と同様に製造することにより、従来の製造方法と比較して、基本波および高調波に対する第１、第４の線路１１ｂ、１４ｂの電気長の設計値からのばらつきを抑制することができる。
【００５０】
以上に説明したように、第１〜第４の回路部１１、１２、１３、１４をそれぞれ製造した後、最後に、第１、第２、第３、第４の回路部１１、１２、１３、１４をこの順に配置し、第１の回路部１１の第１の線路１１ｂと第２の回路部１２の第２の線路１２ｂ、第２の回路部１２の第２の線路１２ｂと第３の回路部１３の第３の線路１３ｂ、および第３の回路部１３の第３の線路１３ｂと第４の回路部１４の第４の線路１４ｂ、をそれぞれワイヤー等の接続導体１５により電気的に接続する（Ｓ１０６、図５）。このようにして、図１、図２に示す整合回路１０が製造される。
【００５１】
以上に説明した第１の実施形態に係る整合回路の製造方法によれば、比誘電率Ｅｒのばらつきに応じて第１〜第４の線路１１ｂ、１２ｂ、１３ｂ、１４ｂを形成するためのそれぞれの露光用マスクを複数の中から選択して使用することによって、第１〜第４の線路１１ｂ、１２ｂ、１３ｂ、１４ｂのサイズを調整するため、第１〜第４の誘電体基板１１ａ、１２ａ、１３ａ、１４ａの比誘電率Ｅｒがそれぞれ設計値からばらついても、基本波および高調波に対する第１〜第４の線路１１ｂ、１２ｂ、１３ｂ、１４ｂの電気長のばらつきを抑制することができる。この結果、基本波および高調波に対する第１〜第４の線路１１ｂ、１２ｂ、１３ｂ、１４ｂの特性インピーダンスの値のばらつきを抑制することができ、整合回路を高精度に製造することができ、チップ端面に与えられるインピーダンスの値を設計値に近似または一致させることができる。
【００５２】
以上に説明した整合回路１０の製造方法は、第１〜第４の誘電体基板１１ａ、１２ａ、１３ａ、１４ａの比誘電率Ｅｒのばらつきに応じて第１〜第４の線路１１ｂ、１２ｂ、１３ｂ、１４ｂのサイズを調節する方法である。第１の実施形態においては露光用マスクを適宜選択することにより、第１〜第４の線路１１ｂ、１２ｂ、１３ｂ、１４ｂのサイズを調節したが、第１〜第４の線路のサイズの調節手段は、これに限定されない。以下に、第２の実施形態として、第１〜第４の線路の他のサイズ調節手段を用いた整合回路の製造方法を説明する。
【００５３】
（第２の実施形態）
図２２は、第２の実施形態に係る整合回路の製造方法により製造される整合回路３０を示す上面図である。この整合回路３０も同様に、第１の回路部３１、第２の回路部３２、第３の回路部３３、および第４の回路部３４からなる４個の回路部がこの順に一列に配列されたものである。
【００５４】
また、第１の回路部３１は、第１の誘電体基板３１ａ、この基板３１ａの表面上に設けられた第１の線路３１ｂ、および第１の誘電体基板３１ａの裏面上の全面に設けられた接地配線、によって構成される。同様に、第２回路部３２は、第２の誘電体基板３２ａ、この基板３２ａの表面上に設けられた第２の線路３２ｂ、および第２の誘電体基板３２ａの裏面上の全面に設けられた接地配線、によって構成され、第３の回路部３３は、第３の誘電体基板３３ａ、この基板３３ａの表面上に設けられた第３の線路３３ｂ、および第３の誘電体基板３３ａの裏面上の全面に設けられた接地配線、によって構成され、第４の回路部３４は、第４の誘電体基板３４ａ、この基板３４ａの表面上に設けられた第４の線路３４ｂ、および第４の誘電体基板３４ａの裏面上の全面に設けられた接地配線、によって構成される。なお、各誘電体基板３１ａ、３２ａ、３３ａ、３４ａは、例えばセラミックに、誘電率調整用の所望の不純物を所定量配合されたものである。また、各線路３１ｂ、３２ｂ、３３ｂ、３４ｂおよび各接地配線は、例えばＡｕ等の金属からなる。
【００５５】
これらの点においては第１の実施形態に係る整合回路の製造方法により製造される整合回路１０と同様である。しかしながら、第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂの構成は、整合回路１０とは異なっている。
【００５６】
すなわち、第１の線路３１ｂは、一本の主線路３１ｂ−ｍ、および主線路３１ｂ−ｍの周囲に配置される第１〜第４の調節線路３１ｂ−ｃ１、３１ｂ−ｃ２、３１ｂ−ｃ３、３１ｂ−ｃ４、により構成されている。同様に、第２の線路３２ｂは、一本の主線路３２ｂ−ｍ、および主線路３２ｂ−ｍの周囲に配置される第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４、により構成されており、第３の線路３３ｂは、一本の主線路３３ｂ−ｍ、および主線路３３ｂ−ｍの周囲に配置される第１〜第４の調節線路３３ｂ−ｃ１、３３ｂ−ｃ２、３３ｂ−ｃ３、３３ｂ−ｃ４、により構成されており、第４の線路３４ｂは、一本の主線路３４ｂ−ｍ、および主線路３４ｂ−ｍの周囲に配置される第１〜第４の調節線路３４ｂ−ｃ１、３４ｂ−ｃ２、３４ｂ−ｃ３、３４ｂ−ｃ４、により構成されている。
【００５７】
このような整合回路３０は、第１の誘電体基板３１ａ上の主線路３１ｂ−ｍと第１〜第４の調節線路３１ｂ−ｃ１、３１ｂ−ｃ２、３１ｂ−ｃ３、３１ｂ−ｃ４とを適宜ワイヤー等の接続導体によって接続することにより第１の線路３１ｂを構成し、第２の誘電体基板３２ａ上の主線路３２ｂ−ｍと第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４とを適宜ワイヤー等の接続導体によって接続することにより第２の線路３２ｂを構成し、第３の誘電体基板３３ａ上の主線路３３ｂ−ｍと第１〜第４の調節線路３３ｂ−ｃ１、３３ｂ−ｃ２、３３ｂ−ｃ３、３３ｂ−ｃ４とを適宜ワイヤー等の接続導体３５によって接続することにより第３の線路３３ｂを構成し、第４の誘電体基板３４ａ上の主線路３４ｂ−ｍと第１〜第４の調節線路３４ｂ−ｃ１、３４ｂ−ｃ２、３４ｂ−ｃ３、３４ｂ−ｃ４とを適宜ワイヤー等の接続導体によって接続することにより第４の線路３４ｂを構成し、これらのように構成された各線路３１ｂ、３２ｂ、３３ｂ、３４ｂを、ワイヤー等の接続導体３６により電気的に接続することにより製造されている。
【００５８】
以下、このような整合回路３０の製造方法について説明する。そこで、各回路部３１、３２、３３、３４の製造方法の一例として、第２の回路部３２の製造方法について説明する。図２３は、第２の回路部３２の製造方法を含む第２の実施形態に係る整合回路３０の製造方法を示すフローチャート図である。また、図２４〜図３１は、第２の回路部３２の製造方法を説明しるための図である。なお、図２４は、本実施形態に係る整合回路３０の製造方法において使用される露光用マスクを示す上面図であり、図２５〜図２７および図２９は、図２２の一点鎖線Ｚ−Ｚ´に沿って示す第２の回路部３２の断面図であり、図２８は、第２の回路部３２の上面図である。
【００５９】
まず、本実施形態に係る製造方法においても、第２の誘電体基板３２ａの比誘電率Ｅｒを求め（Ｓ２０１、図２３）、第２の誘電体基板３２ａの厚さが所定の厚さＤ２となるように研削する（Ｓ２０２、図２３）。
【００６０】
次に、図２４に示すように、主透過領域３７ｍおよびこの領域３７ｍの周囲に設けられた４個の副透過領域３７ｓを有する露光用マスク３７を用意し、図２５に示すように、このような露光用マスク３７を用いて、第２の誘電体基板３２ａの表面上に設けられたレジスト層３８を露光する。この後、図２６に示すように、露光されたレジスト層３８を現像する（Ｓ２０３、図２３）。このようにして、レジスト層３８の所望の位置に主パターン３９ｍおよび副パターン３９ｓを形成する。
【００６１】
次に、図２７に示すように、主パターン３９ｍおよび副パターン３９ｓを有するレジスト層３８をマスクとして用いて、各パターン３９ｍ、３９ｓから露出する第２の誘電体基板３２ａの表面上に金属４０を蒸着する。この後、例えばアッシング等によりレジスト層３８を除去し、図２８および図２９に示すように、第２の誘電体基板３２ａの表面上に、主線路３２ｂ−ｍおよび第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４、からなる第２の線路３２ｂを形成する（Ｓ２０４、図２３）。
【００６２】
このように第２の誘電体基板３２ａの表面上に主線路３２ｂ−ｍおよび第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４を形成した後、Ｓ２０１の工程において求められた第２の誘電体基板３２ａの比誘電率Ｅｒに基づいて、主線路３２ｂ−ｍと第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４とを接続するか否かを選択する（Ｓ２０５、図２３）。以下に、この工程について図３０および図３１を参照して具体的に説明する。図３０は、求められた比誘電率Ｅｒと、主線路と調節線路とを接続するか否かと、の関係を示す表であり、図３１は、求められた比誘電率Ｅｒに応じた第２の線路３２ｂの様子を示す図である。
【００６３】
まず、第２の誘電体基板３２ａの設計された比誘電率Ｅｒが１８０であるのに対して、第２の誘電体基板３２ａの求められた比誘電率Ｅｒが１７１≦Ｅｒ≦１８９である場合（求められた比誘電率Ｅｒの設計値からのずれが±５％である場合）、図３０に示すように、主線路３２ｂ−ｍと、第１、第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ４と、を接続することを選択する。
【００６４】
この選択にしたがって図３１（ｂ）に示されるように、主線路３２ｂ−ｍと第１の調節線路３２ｂ−ｃ１とをワイヤー等の接続導体４１で接続するとともに、主線路３２ｂ−ｍと第４の調節線路３２ｂ−ｃ４とをワイヤー等の接続導体４１で接続すると、第２の線路３２ｂは、実質的には主線路３２ｂ−ｍと第１、第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ４と、によって構成される。この場合、実質的な第２の線路３２ｂの長さＬ２は、主線路３２ｂ−ｍおよび第１の調節線路３２ｂ−ｃ１を含む長さとなり、第２の線路３２ｂの幅Ｗ２は、主線路３２ｂ−ｍおよび第４の調節線路３２ｂ−ｃ４を含む幅となる。なお、このような第２の線路３２ｂの基本波および高調波に対する電気長は設計された値に実質的に一致し、特性インピーダンスも設計された値に実質的に一致する。
【００６５】
しかしながら、求められた第２の誘電体基板３２ｂの比誘電率Ｅｒが上記範囲外であった場合（求められた比誘電率Ｅｒの設計値からのずれが＋５％より大きい場合）において、上記同様に主線路３２ｂ−ｍと第１、第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ４と、を接続してしまうと、これらによって構成される第２の線路３２ｂの基本波および高調波に対する電気長は、比誘電率Ｅｒの設計値からのずれに応じて設計値から大きくずれてしまい、特性インピーンダンスも設計値からずれてしまう。
【００６６】
したがって、例えば求められた第２の誘電体基板３２ｂの比誘電率Ｅｒが１８９＜Ｅｒ≦２０７（求められた比誘電率Ｅｒの設計値からのずれが＋５％〜＋１５％）と、設計値から大きくずれている場合、図３０に示すように、主線路３２ｂ−ｍと、第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４と、を接続しないことを選択する。
【００６７】
この選択にしたがって図３１（ａ）に示されるように、主線路３２ｂ−ｍと第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４と接続しない場合、第２の線路３２ｂは、実質的には主線路３２ｂ−ｍのみによって構成される。この場合、実質的な第２の線路３２ｂの長さＬ２は、主線路３２ｂ−ｍに一致した長さとなり、第２の線路３２ｂの幅Ｗ２は、主線路３２ｂ−ｍに一致した幅となる。すなわち、この場合における第２の線路３２ｂのサイズは、図３１（ｂ）に示される第２の線路３２ｂより小さいサイズになる。このように、第２の誘電体基板３２ａの比誘電率Ｅｒの設計値からのずれに応じて第２の線路３２ｂのサイズが調節されるため、第２の線路３２ｂの基本波および高調波に対する電気長を設計値に近似または一致させることができ、特性インピーンダンスの値を設計値に近似または一致させることができる。
【００６８】
また、反対に、求められた第２の誘電体基板３２ｂの比誘電率Ｅｒが上記範囲外であった場合（求められた比誘電率Ｅｒの設計値からのずれが−５％より小さい場合）において、上記同様に主線路３２ｂ−ｍと第１、第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ４と、を接続してしまうと、これらによって構成される第２の線路３２ｂの基本波および高調波に対する電気長は、比誘電率Ｅｒの設計値からのずれに応じて設計値から大きくずれてしまい、特性インピーンダンスも設計値からずれてしまう。
【００６９】
したがって、例えば求められた第２の誘電体基板３２ａの比誘電率Ｅｒが１５３≦Ｅｒ＜１７１（求められた比誘電率Ｅｒの設計値からのずれが−５％〜−１５％）と、設計値から大きくずれている場合、図３０に示すように、主線路３２ｂ−ｍと、第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４と、をそれぞれ接続することを選択する。
【００７０】
この選択にしたがって図３１（ｃ）に示されるように、主線路３２ｂ−ｍと、第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４と、をそれぞれワイヤー等の接続導体４１で接続すると、第２の線路３２ｂは、実質的には主線路３２ｂ−ｍと第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４と、によって構成される。この場合、実質的な第２の線路３２ｂの長さＬ２は、主線路３２ｂ−ｍ、第１の調節線路３２ｂ−ｃ１、および第３の調節線路３２ｂ−３を含む長さとなり、第２の線路３２ｂの幅Ｗ２は、主線路３２ｂ−ｍｍ第２の調節線路３２ｂ−２、および第４の調節線路３２ｂ−ｃ４を含む幅となる。すなわち、この場合における第２の線路３２ｂのサイズは、図３１（ｂ）に示される第２の線路３２ｂより大きいサイズになる。このように、第２の誘電体基板３２ａの比誘電率Ｅｒの設計値からのずれに応じて第２の線路３２ｂのサイズが調節されるため、第２の線路３２ｂの基本波および高調波に対する電気長を設計値に近似または一致させることができ、特性インピーンダンスの値を設計値に近似または一致させることができる。
【００７１】
以上に説明したように第２の回路部３２が形成されるが、第２の誘電体基板３２ａの裏面上の接地配線については、いつ形成されてもよく、例えば第２の線路３２ｂを形成した後に形成すればよい。
【００７２】
以上に第２の回路部３２の製造方法を説明したが、第１、第３、第４の回路部３１、３３、３４も第２の回路部３２と同様に製造することにより、第１、第３、第４の誘電体基板３１ａ、３３ａ、３４ａの比誘電率Ｅｒのばらつきに応じて第１、第３、第４の線路３１ｂ、３３ｂ、３４ｂのサイズが調節されるため、基本波および高調波に対する第１、第３、第４の線路３１ｂ、３３ｂ、３４ｂの電気長を設計値に近似または一致させることができ、第１、第３、第４の線路３１ｂ、３３ｂ、３４ｂの特性インピーンダンスの値を設計値に近似または一致させることができる。
【００７３】
以上に説明したように、第１〜第４の回路部３１、３２、３３、３４をそれぞれ製造した後、最後に、第１、第２、第３、第４の回路部３１、３２、３３、３４をこの順に配置し、第１の回路部３１の第１の線路３１ｂと第２の回路部３２の第２の線路３２ｂ、第２の回路部３２の第２の線路３２ｂと第３の回路部３３の第３の線路３３ｂ、および第３の回路部３３の第３の線路３３ｂと第４の回路部３４の第４の線路３４ｂ、をそれぞれワイヤー等の接続導体３６により電気的に接続する（Ｓ２０６、図２３）。このようにして、図２２に示す整合回路３０が製造される。
【００７４】
なお、例えば第２の回路部３２の第２の線路３２ｂを形成するための接続導体４１等のような、各回路部３１、３２、３３、３４内において各線路３１ｂ、３２ｂ、３３ｂ、３４ｂを形成するための接続導体は、上記Ｓ２０６の工程において同時に形成されてもよいし、別工程において形成されてもよい。
【００７５】
以上に説明した第２実施形態に係る整合回路の製造方法においても、比誘電率Ｅｒのばらつきに応じて第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂのサイズを調整するため、第１〜第４の誘電体基板３１ａ、３２ａ、３３ａ、３４ａの比誘電率Ｅｒがそれぞれ設計値からばらついても、基本波および高調波に対する第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂの電気長のばらつきを抑制することができる。この結果、基本波および高調波に対する第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂの特性インピーダンスの値のばらつきを抑制することができ、整合回路を高精度に製造することができ、チップ端面に与えられるインピーダンスの値を設計値に近似または一致させることができる。
【００７６】
（第３の実施形態）
次に、第３の実施形態に係る整合回路の製造方法について説明する。この方法は、第１の実施形態に係る整合回路の製造方法と第２の実施形態に係る整合回路の製造方法との両方の特徴を併せ持つ方法である。なお、この方法により製造される整合回路は、基本的には図２２に示される整合回路３０と同様であるため、ここでは説明を省略するとともに図示を省略する。
【００７７】
この整合回路の製造方法においても、各回路部３１、３２、３３、３４を製造した後、各回路部３１、３２、３３、３４の第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂを電気的に接続することにより製造されるものである。そこで、以下に、各回路部３１、３２、３３、３４の製造方法の一例として、第２の回路部３２の製造方法について説明する。図３２は、第２の回路部３２の製造方法を含む第３の実施形態に係る整合回路の製造方法を示すフローチャート図である。
【００７８】
本実施形態に係る製造方法においても、第２の誘電体基板３２ａの比誘電率Ｅｒを求め（Ｓ３０１、図３２）、第２の誘電体基板３２ａの厚さが所定の厚さＤ２となるように調整する（Ｓ３０２、図３２）。
【００７９】
次に、求められた第２の誘電体基板３２ａの比誘電率Ｅｒに基づいて、第２の線路３２ｂを形成するために使用される複数の露光用マスクＤ、Ｅ、Ｆの中から、一つを選択する（Ｓ３０３、図３２）。図３３は、求められた比誘電率Ｅｒと、使用される露光用マスクＤ、Ｅ、Ｆと、主線路と調節線路とを接続するか否かと、の相互関係を示す表である。
【００８０】
この実施形態においては、図２４に示されるような主透過領域および副透過領域を有する露光用マスクＤ、Ｅ、Ｆを予め複数枚用意しておく。ただし、各露光用マスクＤ、Ｅ、Ｆの主透過領域の面積（幅および長さ）および副透過領域の面積（幅および長さ）はそれぞれ、マスクＤ、Ｅ、Ｆの順に大きくなっている。このように用意された複数枚のマスクＤ、Ｅ、Ｆの中から、求められた比誘電率Ｅｒに応じて一つを選択する。
【００８１】
次に、第２の誘電体基板３２ａの表面上に感光性のレジスト層３８を塗布し、選択された露光用マスク（例えば露光マスクＤ）を用いてレジスト層３８を露光する。そして、露光されたレジスト層３８を現像する（Ｓ３０４、図３２）。このようにして、レジスト層３８の所望の位置に主パターン３９ｍおよび副パターン３９ｓを形成する。
【００８２】
次に、主パターン３９ｍおよび副パターン３９ｓを有するレジスト層３８をマスクとして用いて、パターン３９ｍ、３９ｓから露出する第２の誘電体基板３２ａの表面上に例えばＡｕ等の金属４０を蒸着する。この後、例えばアッシング等によりレジスト層３８を除去し、第２の誘電体基板３２ａの表面上に、主線路３２ｂ−ｍおよび第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４からなる第２の線路３２ｂを形成する（Ｓ３０５、図３２）。
【００８３】
このように第２の誘電体基板３２ａの表面上に主線路３２ｂ−ｍおよび第１〜第４の調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４を形成した後、Ｓ３０１の工程において求められた第２の誘電体基板３２ａの比誘電率Ｅｒに基づいて、図３３に示すように、主線路３２ｂ−ｍと調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４とを接続するか否かを選択する（Ｓ３０６、図３２）。
【００８４】
以上の工程を経て、第２の回路部３２が製造される。なお、第２の誘電体基板３２ａの裏面上の接地配線については、例えば主線路３２ｂ−ｍと調節線路３２ｂ−ｃ１、３２ｂ−ｃ２、３２ｂ−ｃ３、３２ｂ−ｃ４を形成した後に形成すればよい。
【００８５】
以上に第２の回路部３２の製造方法を説明したが、第１、第３、第４の回路部３１、３３、３４も第２の回路部３２と同様に製造する。
【００８６】
このように第１〜第４の回路部３１、３２、３３、３４を製造した後、最後に、このように製造された第１、第２、第３、第４の回路部３１、３２、３３、３４をこの順に配置し、Ｓ３０６の工程における選択にしたがって主線路と第１〜第４の調節線路とを適宜ワイヤー等の接続導体により電気的に接続するとともに、このように構成された第１の回路部３１の第１の線路３１ｂと第２の回路部３２の第２の線路３２ｂ、第２の回路部３２の第２の線路３２ｂと第３の回路部３３の第３の線路３３ｂ、および第３の回路部３３の第３の線路３３ｂと第４の回路部３４の第４の線路３４ｂ、をそれぞれワイヤー等の接続導体３６により電気的に接続する（Ｓ３０７、図３２）。このようにして、整合回路が製造される。
【００８７】
以上に説明した第３実施形態に係る整合回路の製造方法においても、比誘電率Ｅｒのばらつきに応じて第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂのサイズを調整するため、第１〜第４の誘電体基板３１ａ、３２ａ、３３ａ、３４ａの比誘電率Ｅｒがそれぞれ設計値からばらついても、基本波および高調波に対する第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂの電気長のばらつきを抑制することができる。この結果、基本波および高調波に対する第１〜第４の線路３１ｂ、３２ｂ、３３ｂ、３４ｂの特性インピーダンスの値のばらつきを抑制することができ、整合回路を高精度に製造することができ、チップ端面に与えられるインピーダンスの値を設計値に近似または一致させることができる。
【００８８】
さらに、例えば第１の実施形態に係る整合回路の製造方法を利用して基本波および高調波に対する第１〜第４の線路の電気長のばらつきをより抑制する場合、ばらつき抑制の精度に応じて予め用意する露光用マスクの数を増やす必要がある。これに対して第３の実施形態に係る整合回路の製造方法によれば、露光用マスクの選択、および主線路と第１〜第４の調節線路とを接続するか否かの選択、によって第１〜第４の線路のサイズを調整できるため、ばらつき抑制の精度を高くしても、予め用意する露光用マスクの数が増加することを抑制することができる。
【００８９】
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００９０】
例えば、上述の各実施形態において、レジスト層２２、３８はネガレジストであり、第２の線路１２ｂ、３２ｂはネガレジストを用いたリフトオフ法により形成された。しかし、第２の線路を含む各線路は、感光性のポジレジストを用いたリフトオフ法により形成されてもよいし、エッチング法により製造されてもよい。特にポジレジストを用いる場合には、露光用マスクとして、図９および図２４に示す（主／副）透過領域が露光光を遮蔽する（主／副）遮蔽領域となり、遮光膜が形成された領域が透過領域となるような露光用マスクを用いて、図１１、図２６と同様のレジスト層を形成すればよい。
【符号の説明】
【００９１】
１０、３０・・・整合回路
１１、３１・・・第１の回路部
１１ａ、３１ａ・・・第１の誘電体基板
１１ｂ、３１ｂ・・・第１の線路
３１ｂ−ｍ・・・主線路
３１ｂ−ｃ１・・・第１の調節線路
３１ｂ−ｃ２・・・第２の調節線路
３１ｂ−ｃ３・・・第３の調節線路
３１ｂ−ｃ４・・・第４の調節線路
１１ｃ・・・接地配線
１２、３２・・・第２の回路部
１２ａ、３２ａ・・・第２の誘電体基板
１２ｂ、３２ｂ・・・第２の線路
３２ｂ−ｍ・・・主線路
３２ｂ−ｃ１・・・第１の調節線路
３２ｂ−ｃ２・・・第２の調節線路
３２ｂ−ｃ３・・・第３の調節線路
３２ｂ−ｃ４・・・第４の調節線路
１２ｃ・・・接地配線
１３、３３・・・第３の回路部
１３ａ、３３ａ・・・第３の誘電体基板
１３ｂ、３３ｂ・・・第３の線路
３３ｂ−ｍ・・・主線路
３３ｂ−ｃ１・・・第１の調節線路
３３ｂ−ｃ２・・・第２の調節線路
３３ｂ−ｃ３・・・第３の調節線路
３３ｂ−ｃ４・・・第４の調節線路
１３ｃ・・・接地配線
１４、３４・・・第４の回路部
１４ａ、３４ａ・・・第４の誘電体基板
１４ｂ、３４ｂ・・・第４の線路
３４ｂ−ｍ・・・主線路
３４ｂ−ｃ１・・・第１の調節線路
３４ｂ−ｃ２・・・第２の調節線路
３４ｂ−ｃ３・・・第３の調節線路
３４ｂ−ｃ４・・・第４の調節線路
１４ｃ・・・接地配線
１５、１７、３５、３６、４１・・・接続導体
１６・・・電界効果トランジスタ（ＦＥＴ）
１８ａ、１８ｂ・・・電極
１９ａ、１９ｂ、１９ｃ・・・透過領域
２０・・・透明基板
２１・・・遮光膜
２２、３８・・・レジスト層
２３・・・パターン
２４、４０・・・金属
３７ｍ・・・主透過領域
３７ｓ・・・副透過領域
３９ｍ・・・主パターン
３９ｓ・・・副パターン
Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、３７・・・露光用マスク
【図１】
2016009748.tif 000003
【図２】
2016009748.tif 000004
【図３】
2016009748.tif 000005
【図４】
2016009748.tif 000006
【図５】
2016009748.tif 000007
【図６】
2016009748.tif 000008
【図７】
2016009748.tif 000009
【図８】
2016009748.tif 000010
【図９】
2016009748.tif 000011
【図１０】
2016009748.tif 000012
【図１１】
2016009748.tif 000013
【図１２】
2016009748.tif 000014
【図１３】
2016009748.tif 000015
【図１４】
2016009748.tif 000016
【図１５】
2016009748.tif 000017
【図１６】
2016009748.tif 000018
【図１７】
2016009748.tif 000019
【図１８】
2016009748.tif 000020
【図１９】
2016009748.tif 000021
【図２０】
2016009748.tif 000022
【図２１】
2016009748.tif 000023
【図２２】
2016009748.tif 000024
【図２３】
2016009748.tif 000025
【図２４】
2016009748.tif 000026
【図２５】
2016009748.tif 000027
【図２６】
2016009748.tif 000028
【図２７】
2016009748.tif 000029
【図２８】
2016009748.tif 000030
【図２９】
2016009748.tif 000031
【図３０】
2016009748.tif 000032
【図３１】
2016009748.tif 000033
【図３２】
2016009748.tif 000034
【図３３】
2016009748.tif 000035
【図３４】
2016009748.tif 000036