(57)【要約】【課題】  簡易な構成を有するゲートドライバを提供する。【解決手段】  ゲートドライバは、外部トランジスタのゲートに接続される出力ノードＯＵＴと、外部トランジスタをＯＮさせるための第１の電位を供給可能な第１のスイッチＳＷ１と、外部トランジスタをＯＦＦさせるための第２の電位を供給可能な第２のスイッチＳＷ２と、第１のスイッチＳＷ１と出力ノードＯＵＴとを接続するための第１の経路に設けられた第１の抵抗Ｒ１と、第２のスイッチＳＷ２と出力ノードＯＵＴとを接続するための第２の経路に設けられた第２の抵抗Ｒ２と、第１の経路と第２の経路とが合流する合流ノードと出力ノードＯＵＴとを接続するための第３の経路に設けられた回路と、を備えている。回路は、第３の抵抗Ｒ３及び第３のスイッチＳＷ３を介して電源電位に接続されるコンデンサを有し、第３の抵抗Ｒ３は、第３のスイッチＳＷ３と並列に接続されている。【選択図】  図２
2016184815.tif 000002
【特許請求の範囲】
【請求項１】
外部トランジスタのゲートに接続される出力ノードと、前記外部トランジスタをＯＮさせるための第１の電位を供給可能な第１のスイッチと、前記外部トランジスタをＯＦＦさせるための第２の電位を供給可能な第２のスイッチと、前記第１のスイッチと前記出力ノードとを接続するための第１の経路に設けられた第１の抵抗と、前記第２のスイッチと前記出力ノードとを接続するための第２の経路に設けられた第２の抵抗と、前記第１の経路と前記第２の経路とが合流する合流ノードと前記出力ノードとを接続するための第３の経路に設けられた回路と、を備え、
前記回路は、第３の抵抗及び第３のスイッチを介して電源電位に接続されるコンデンサを有し、前記第３の抵抗は、第３のスイッチと並列に接続されていることを特徴とするゲートドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＩＧＢＴ、ＭＯＳＦＥＴ等のトランジスタのゲートに印加するゲート電圧を制御し、そのトランジスタを駆動可能であるゲートドライバに関する。
【背景技術】
【０００２】
例えば特許文献１は、ゲートドライバとして、駆動回路を開示し、その駆動回路は、電力変換装置の３相ブリッジインバータを構成する１つのＩＧＢＴのゲートに印加するゲート電圧（具体的には、ゲート−エミッタ電圧）を制御することができる。また、特許文献１の駆動回路は、ＩＧＢＴのＯＮさせるためのオン用トランジスタとＩＧＢＴのＯＦＦさせるためのオフ用トランジスタとを有し、ＩＧＢＴのＯＮ及び／又はＯＦＦを実行する時のゲート電圧の立ち上がり時間及び／又は立ち下がり時間を異ならせるために、切替スイッチを更に有している。切替スイッチによって２つの経路が切り替えられ、言い換えれば、２つの経路のうちの１つの経路が選択され、経路毎に、オン抵抗及びオフ抵抗、又は、オン・オフ抵抗が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０９−１０７６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の駆動回路は、経路毎に抵抗を有する必要があり、抵抗の数が多くなってしまう。具体的には、経路毎にオン抵抗及びオフ抵抗が設けられる時に、駆動回路は、２つのオン抵抗と２つのオフ抵抗（即ち、全体として４つの抵抗）を有する必要がある。従って、特許文献１の駆動回路では、例えば４つの抵抗を有し、更に例えば２つの経路を構成するために、それらの４つの抵抗に接続される配線の数が多くなってしまう。同様に、４つの抵抗に接続されるオン用トランジスタ及びオフ用トランジスタ（スイッチ）の数も多くなってしまう。このように、特許文献１の駆動回路は、複雑な構成となってしまう。言い換えれば、駆動回路の回路規模が大きく、また、駆動回路の製造コストも増加してしまう。
【０００５】
本発明の１つの目的は、簡易な構成を有するゲートドライバを提供することである。本発明の他の目的は、以下に例示する態様及び最良の実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。
【課題を解決するための手段】
【０００６】
以下に、本発明の概要を容易に理解するために、本発明に従う態様を例示する。
【０００７】
第１の態様において、ゲートドライバは、
外部トランジスタのゲートに接続される出力ノードと、前記外部トランジスタをＯＮさせるための第１の電位を供給可能な第１のスイッチと、前記外部トランジスタをＯＦＦさせるための第２の電位を供給可能な第２のスイッチと、前記第１のスイッチと前記出力ノードとを接続するための第１の経路に設けられた第１の抵抗と、前記第２のスイッチと前記出力ノードとを接続するための第２の経路に設けられた第２の抵抗と、前記第１の経路と前記第２の経路とが合流する合流ノードと前記出力ノードとを接続するための第３の経路に設けられた回路と、を備え、
前記回路は、第３の抵抗及び第３のスイッチを介して電源電位に接続されるコンデンサを有し、前記第３の抵抗は、第３のスイッチと並列に接続されている。
【０００８】
第１の態様では、２つのスイッチ（オン用トランジスタ及びオフ用トランジスタ）に対応する２つの経路（第１及び第２の経路）が設定される時に、２つの経路の合流ノードと出力ノードとを接続する経路（第３の経路）に、簡易な構成を有する回路（追加回路）を追加するだけでよい。これにより、簡易な構成を有するゲートドライバが提供される。
【０００９】
当業者は、例示した本発明に従う態様が、本発明の精神を逸脱することなく、さらに変更され得ることを容易に理解できるであろう。
【図面の簡単な説明】
【００１０】
【図１】ゲートドライバで制御されるトランジスタで構成されるインバータ回路でモータを制御するモータ制御装置を示す。
【図２】図２（Ａ）は、ゲートドライバの基本構成例（比較例）を示し、図２（Ｂ）は、本発明に従うゲートドライバの具体構成例を示す。
【発明を実施するための形態】
【００１１】
以下に説明する最良の実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。
【００１２】
図１は、ゲートドライバＤＲ１〜ＤＲ６で制御されるトランジスタＴＲ１〜ＴＲ６で構成されるインバータ回路でモータＭＴを制御するモータ制御装置を示す。モータＭＴ等の負荷に電流を流す回路として、インバータ回路が一般に知られており、図１のインバータ回路（３相インバータ）は、例えば６つのトランジスタＴＲ１〜ＴＲ６を有している。図１において、インバータ回路に採用されるトランジスタＴＲ１の種類は、ＩＧＢＴであり、そのＩＧＢＴのゲートには、ゲートドライバＤＲ１が接続されている。なお、ＩＧＢＴのエミッタ−コレクタ間には、ダイオードが接続され、言い換えれば、各トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５，ＴＲ６は、１つの転流ダイオード（還流ダイオード）Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６を内蔵している。
【００１３】
図１のインバータ回路には、ＩＧＢＴが採用されているが、ＭＯＳＦＥＴ等の他の種類のトランジスタが採用されてもよい。また、インバータ回路は、３相インバータに限定されず、例えば２相インバータ等であってもよく、従って、モータＭＴも、３相モータに限定されない。また、図１は、モータ制御装置の簡易構成例を示し、モータ制御装置は、モータＭＴの回転角を検出する回転角センサ、モータＭＴに流れる電流を検出する電流センサ等のセンサ（図示せず）を更に備えることができる。加えて、６つのトランジスタＴＲ１〜ＴＲ６に６つのトランジスタＴＲ１〜ＴＲ６のＯＮ又はＯＦＦを指示するＩＣ、ＥＣＵ等の制御回路（図示せず）を６つのトランジスタＴＲ１〜ＴＲ６に接続することができる。或いは、ＩＣ、ＥＣＵ等の制御回路は、６つのトランジスタＴＲ１〜ＴＲ６を内蔵してもよい。
【００１４】
図１において、バッテリＢＴは、直流電源であるが、モータ制御装置は、例えばその直流電源を生成するための交流電源（図示せず）及びコンバータ回路（図示せず）を更に備えてもよい。また、負荷は、モータＭＴに限定されず、従って、モータ制御装置は、ゲートドライバＤＲ１〜ＤＲ６の全部又は一部等を備える他の装置であってもよい。
【００１５】
図２（Ａ）は、ゲートドライバの基本構成例（比較例）を示し、図２（Ｂ）は、本発明に従うゲートドライバの具体構成例を示す。図１の６つのトランジスタＴＲ１〜ＴＲ６の各々は、例えば図２（Ａ）に示す回路で構成することができる。もちろん、図１の６つのトランジスタＴＲ１〜ＴＲ６の各々は、図２（Ａ）に示す回路を変更又は改良してもよく、言い換えれば、例えば特許文献１で開示されるような他の素子（構成）を更に備えてもよい。具体的には、図２（Ａ）において、ゲートドライバの入力ノードＩＮ１及び入力ノードＩＮ２は、例えば特許文献１で開示されるインバータ素子（反転素子）及びフォトカプラ（絶縁素子）を介して、特許文献１のオン・オフ信号（共通の入力信号）を入力してもよい。或いは、ゲートドライバの入力ノードＩＮ１及び入力ノードＩＮ２は、例えば第１及び第２のスイッチＳＷ１及びＳＷ２が同時にＯＮされる時に生じる貫通電流を防ぐデットタイム回路を介して、ＩＣ、ＥＣＵ等の制御回路からのオン・オフ信号又はＰＷＭ信号を入力してもよい。
【００１６】
図２（Ａ）において、ゲートドライバは、外部トランジスタ（例えば図１のトランジスタＴＲ１）のゲートに接続される出力ノードＯＵＴと、外部トランジスタをＯＮさせるための第１の電位を供給可能な第１のスイッチＳＷ１と、外部トランジスタをＯＦＦさせるための第２の電位を供給可能な第２のスイッチＳＷ２と、第１のスイッチＳＷ１と出力ノードＯＵＴとを接続するための第１の経路に設けられた第１の抵抗Ｒ１と、第２のスイッチＳＷ２と出力ノードＯＵＴとを接続するための第２の経路に設けられた第２の抵抗Ｒ２と、第１の経路と第２の経路とが合流する合流ノードと出力ノードＯＵＴとを接続するための第３の経路と、を備えている。
【００１７】
図２（Ａ）において、第１のスイッチＳＷ１及び第２のスイッチＳＷ２に採用されるスイッチは、トランジスタ型のスイッチであり、そのトランジスタの種類は、ＭＯＳＦＥＴである。言い換えれば、第１のスイッチＳＷ１及び第２のスイッチＳＷ２の各々は、ＭＯＳＦＥＴに限定されず、他の種類のトランジスタで構成されるスイッチ（スイッチングトランジスタ）であってもよい。
【００１８】
図２（Ａ）のゲートドライバの第１のスイッチＳＷ１は、例えば図１のトランジスタＴＲ１をＯＮさせるために、第１のスイッチＳＷ１の高電位（具体的には、高電源電位である電源電位（Ｖｄｄ））を出力ノードＯＵＴに供給又は出力することができる。言い換えれば、第１のスイッチＳＷ１を構成する例えばＰ型のＭＯＳＦＥＴのゲートである入力ノードＩＮ１に第１のスイッチＳＷ１の閾値電圧よりも高い電圧が印加される時に、第１のスイッチＳＷ１がＯＮされて、Ｐ型のＭＯＳＦＥＴのソース側の高電位が第１の抵抗Ｒ１を介して出力ノードＯＵＴに供給され、出力ノードＯＵＴの電圧（ゲートドライバの出力電圧）で例えば図１のトランジスタＴＲ１がＯＮされる。
【００１９】
ここで、図１のトランジスタＴＲ１（外部トランジスタ）がＯＮする時のＯＮスイッチング速度は、第１の抵抗Ｒ１の抵抗値によって決定又は制限される。言い換えれば、第１の抵抗Ｒ１（オン用抵抗）の抵抗値を小さくし、ＯＮスイッチング速度を上昇させることも可能であるが、その上昇に伴ってトランジスタＴＲ１（外部トランジスタ）に発生するサージ（ＯＮスイッチングサージ）が大きくなるので、トランジスタＴＲ１がブレークダウンしないように、トランジスタＴＲ１の耐圧電圧に基づき第１の抵抗Ｒ１の抵抗値を決定又は設計する必要がある。
【００２０】
図２（Ａ）のゲートドライバの第２のスイッチＳＷ２は、例えば図１のトランジスタＴＲ１をＯＦＦさせるために、第２のスイッチＳＷ２の低電位（具体的には、低電源電位である接地電位（Ｖｓｓ））を出力ノードＯＵＴに供給又は出力することができる。言い換えれば、第２のスイッチＳＷ２を構成する例えばＮ型のＭＯＳＦＥＴのゲートである入力ノードＩＮ２に第２のスイッチＳＷ２の閾値電圧よりも低い電圧が印加される時に、第２のスイッチＳＷ２がＯＮされて、Ｎ型のＭＯＳＦＥＴのソース側の低電位が第２の抵抗Ｒ２を介して出力ノードＯＵＴに供給され、出力ノードＯＵＴの電圧（ゲートドライバの出力電圧）で例えば図１のトランジスタＴＲ１がＯＦＦされる。
【００２１】
ここで、図１のトランジスタＴＲ１（外部トランジスタ）がＯＦＦする時のＯＦＦスイッチング速度は、第２の抵抗Ｒ２の抵抗値によって決定又は制限される。言い換えれば、第２の抵抗Ｒ２（オン用抵抗）の抵抗値を小さくし、ＯＦＦスイッチング速度を上昇させることも可能であるが、その上昇に伴ってトランジスタＴＲ１（外部トランジスタ）に発生するサージ（ＯＦＦスイッチングサージ）が大きくなるので、トランジスタＴＲ１がブレークダウンしないように、トランジスタＴＲ１の耐圧電圧に基づき第２の抵抗Ｒ２の抵抗値を決定又は設計する必要がある。
【００２２】
図２（Ａ）のゲートドライバ（比較例）では、出力ノードＯＵＴ側の外部トランジスタのブレークダウンを防ぐために、第１及び第２の抵抗Ｒ１及びＲ２の抵抗値をある程度高く設定しなければならないというトレードオフの関係が存在してしまう。このようなトレードオフを解消するために、特許文献１の教授に従い、例えば第１のスイッチＳＷ１の二重化、第２のスイッチＳＷ２の二重化、第１の抵抗Ｒ１の二重化、第２の抵抗Ｒ２の二重化及び切替スイッチの追加が必要となる。しかしながら、このようなゲートドライバ（比較例）の変更又は改良は、複雑な構成を必要としてしまう。また、ゲートドライバの回路規模の増加だけでなく、ゲートドライバの製造コストも引き起こしてしまう。
【００２３】
図２（Ｂ）のゲートドライバ（本発明）では、合流ノードと出力ノードＯＵＴとを接続するための第３の経路に、簡易な構成を有する回路を追加するだけで、上記トレードオフを解消することができる。図２（Ｂ）において、追加回路は、第３の抵抗Ｒ３及び第３のスイッチＳＷ３を介して例えば低電源電位に接続されるコンデンサＣ１を有し、第３の抵抗Ｒ３は、第３のスイッチＳＷ３と並列に接続されている。第３のスイッチＳＷ３に採用されるスイッチは、トランジスタ型のスイッチであり、そのトランジスタの種類は、ＭＯＳＦＥＴである。言い換えれば、第３のスイッチＳＷ３は、ＭＯＳＦＥＴに限定されず、他の種類のトランジスタで構成されるスイッチ（スイッチングトランジスタ）であってもよい。
【００２４】
図２（Ｂ）において、第２のスイッチＳＷ２を構成する例えばＮ型のＭＯＳＦＥＴのゲートである入力ノードＩＮ３に第３のスイッチＳＷ３の閾値電圧以上の高い電圧が印加される時に、第３のスイッチＳＷ３がＯＦＦされる。この時に、コンデンサＣ１の電荷の移動は、第３の抵抗Ｒ３によって制限することができる。言い換えれば、第３のスイッチＳＷ３がＯＦＦされる時に、外部トランジスタのＯＮスイッチング速度及びＯＦＦスイッチング速度は、それぞれ、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値によって決定される。
【００２５】
他方、入力ノードＩＮ３に第３のスイッチＳＷ３の閾値電圧よりも低い電圧が印加される時に、第３のスイッチＳＷ３がＯＮされる。この時に、追加回路の等価回路は、低電源電位である接地電位に接続されるコンデンサＣ１になる。従って、図２（Ｂ）のゲートドライバは、外部トランジスタのゲート容量がコンデンサＣ１の分だけ大きくなったように動作する。従って、図２（Ｂ）のゲートドライバは、第１のスイッチＳＷ１の二重化、第２のスイッチＳＷ２の二重化、第１の抵抗Ｒ１の二重化及び第２の抵抗Ｒ２の二重化を行うことなく、外部トランジスタのＯＮスイッチング速度及びＯＦＦスイッチング速度を低下又は遅延させることができる。言い換えれば、外部トランジスタのＯＮスイッチング速度及びＯＦＦスイッチング速度は、それぞれ、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値と、コンデンサＣ１の容量と、によって決定される。
【００２６】
入力ノードＩＮ３の電圧を決定するＩＣ、ＥＣＵ等の制御回路は、サージに伴う外部トランジスタのブレークダウン又は図１のインバータ回路のブレークダウンが発生する可能性を判断することができる。ブレークダウンが発生し易い時に、制御回路は、図２（Ｂ）の第３のスイッチＳＷ３をＯＮすることができる。他方、ブレークダウンが発生し難い時に、制御回路は、図２（Ｂ）の第３のスイッチＳＷ３をＯＦＦすることができる。言い換えれば、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値を下げることで、通常駆動時には、或いは、ブレークダウンが発生し難い時には、外部トランジスタのスイッチング速度を高めることができる。これにより、外部トランジスタのスイッチング損失又は図１のインバータ回路のスイッチング損失を低減させることができる。特に、図２（Ｂ）のゲートドライバが車両に採用される時に、言い換えれば、ゲートドライバが車両に接地される負荷を制御する時に、車両の燃費を改善することができる。
【００２７】
本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。
【符号の説明】
【００２８】
ＢＴ・・・バッテリ（直流電源）、Ｃ，Ｃ１・・・コンデンサ、Ｄ１〜Ｄ６・・・転流ダイオード、ＤＲ１〜ＤＲ６・・・ゲートドライバ、ＩＮ１〜ＩＮ３・・・入力ノード、ＭＴ・・・モータ（負荷）、Ｒ１，Ｒ２，Ｒ３・・・抵抗（オン用抵抗，オフ用抵抗，共通抵抗）、ＳＷ１，ＳＷ２，ＳＷ３・・・スイッチ（オン用トランジスタ，オフ用トランジスタ，切替用トランジスタ）、ＴＲ１〜ＴＲ６・・・トランジスタ（外部トランジスタ）、ＯＵＴ・・・出力ノード。
【図１】
2016184815.tif 000003
【図２】
2016184815.tif 000004