(57)【要約】【課題】不純物を含有する凸部における不具合の発生を抑制することが可能な半導体装置の製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置の製造方法は、基板に複数の凸部を形成し、前記凸部の上面および側面に第１の膜を形成し、前記凸部の上面および側面に前記第１の膜を介して第２の膜を形成することを含む。さらに、前記方法は、前記第１の膜の上面に形成された前記第２の膜を除去することで、前記第１の膜の上面を露出させることを含む。さらに、前記方法は、前記第１の膜の側面が前記第２の膜で覆われ、かつ前記第１の膜の上面が露出した状態で、前記凸部に不純物を注入することを含む。さらに、前記方法は、前記凸部への前記不純物の注入後に、前記凸部をアニールすることを含む。【選択図】図３
2016009839.tif 000002
【特許請求の範囲】
【請求項１】
基板に複数の凸部を形成し、
前記凸部の上面および側面に第１の膜を形成し、
前記凸部の上面および側面に前記第１の膜を介して第２の膜を形成し、
前記第１の膜の上面に形成された前記第２の膜を除去することで、前記第１の膜の上面を露出させ、
前記第１の膜の側面が前記第２の膜で覆われ、かつ前記第１の膜の上面が露出した状態で、前記凸部に不純物を注入し、
前記凸部への前記不純物の注入後に、前記凸部をアニールする、
ことを含む半導体装置の製造方法。
【請求項２】
前記凸部は、マイクロ波を用いてアニールされる、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不純物の注入前において、前記凸部の上面の幅は、２０ｎｍ以下である、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１の膜は、前記凸部間の溝の一部が残存するように形成され、
前記第２の膜は、前記凸部間の溝の前記一部を埋め込むように形成される、
請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記凸部への前記不純物の注入により、前記凸部の上部を上方向に膨張させる、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤフラッシュメモリの製造工程においては、選択ゲート間のコンタクト領域内に位置する素子領域上にコンタクトプラグが形成される。この際、素子領域とコンタクトプラグとのコンタクト抵抗を低減するために、素子領域内に不純物を注入し、素子領域内に拡散領域を形成することが一般的である。
【０００３】
しかしながら、素子領域内に不純物を注入すると、素子領域の体積膨張が起こり、素子領域間の距離が短くなる。そのため、コンタクトプラグの形成時にコンタクトホールの合わせずれが生じた場合、コンタクトプラグが接続対象の素子領域上とその隣の素子領域上とに形成される可能性が高くなり、素子領域同士がショートするおそれがある。この問題は、素子領域の幅が狭くなるほど、また素子領域内の不純物濃度が高くなるほど生じやすい。素子領域の体積膨張は、素子領域が硬い膜により覆われた状態で素子領域内に不純物を注入することで抑制可能である。しかしながら、この場合には、この膜から素子領域に体積膨張を抑制する圧縮応力がかかる。そして、素子領域の幅が狭い場合、この圧縮応力が強くなるために素子領域内の再結晶化が進まず、素子領域内にアモルファス領域や多結晶領域が残存する可能性がある。同様の問題は、ＮＡＮＤフラッシュメモリ以外の半導体装置の凸部に不純物を注入する場合にも起こり得る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−５４６５８号公報
【特許文献２】特開２０１１−７７４０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
不純物を含有する凸部における不具合の発生を抑制することが可能な半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
一の実施形態によれば、半導体装置の製造方法は、基板に複数の凸部を形成し、前記凸部の上面および側面に第１の膜を形成し、前記凸部の上面および側面に前記第１の膜を介して第２の膜を形成することを含む。さらに、前記方法は、前記第１の膜の上面に形成された前記第２の膜を除去することで、前記第１の膜の上面を露出させることを含む。さらに、前記方法は、前記第１の膜の側面が前記第２の膜で覆われ、かつ前記第１の膜の上面が露出した状態で、前記凸部に不純物を注入することを含む。さらに、前記方法は、前記凸部への前記不純物の注入後に、前記凸部をアニールすることを含む。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の半導体装置の構造を示す平面図である。
【図２】第１実施形態の半導体装置の製造方法を示す断面図(1/3)である。
【図３】第１実施形態の半導体装置の製造方法を示す断面図(2/3)である。
【図４】第１実施形態の半導体装置の製造方法を示す断面図(3/3)である。
【図５】第１実施形態の第１比較例の半導体装置の製造方法を示す断面図である。
【図６】第１実施形態の第１比較例の半導体装置の製造方法の問題点を説明するための断面図である。
【図７】第１実施形態の第２比較例の半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態を、図面を参照して説明する。
【０００９】
（第１実施形態）
（１）第１実施形態の半導体装置の構造
図１は、第１実施形態の半導体装置の構造を示す平面図である。図１の半導体装置は、ＮＡＮＤフラッシュメモリである。
【００１０】
図１の半導体装置は、複数の素子領域１ａを有する基板１と、複数の素子分離領域２とを備えている。図１の半導体装置はさらに、ワード線ＷＬA1〜ＷＬA32、ＷＬB1〜ＷＬB32と、選択ゲート（選択線）ＳＧA1、ＳＧA2、ＳＧB1、ＳＧB2と、ビット線ＢＬ1〜ＢＬ3とを備えている。
【００１１】
基板１の例は、シリコン基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。素子領域１ａは、基板１の表面に形成されている。素子領域１ａは、Ｙ方向に延びており、Ｘ方向に互いに隣接している。本実施形態の素子領域１ａは、ＡＡ（Active Area）とも呼ばれる。素子領域１ａは、基板１の凸部の例である。
【００１２】
素子分離領域２は、基板１の表面において素子領域１ａ間に形成されている。素子分離領域２は、Ｙ方向に延びている。素子分離領域２の例は、シリコン酸化膜である。本実施形態の素子分離領域２は、ＳＴＩ（Shallow Trench Isolation）とも呼ばれる。
【００１３】
本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、基板１と素子分離領域２との位置関係は、基板１が素子分離領域２の下方に位置していると表現される。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
【００１４】
ワード線ＷＬA1〜ＷＬA32は、基板１上で選択ゲートＳＧA1、ＳＧA2間に形成され、Ｘ方向に延びている。同様に、ワード線ＷＬB1〜ＷＬB32は、基板１上で選択ゲートＳＧB1、ＳＧB2間に形成され、Ｘ方向に延びている。また、ビット線ＢＬ1〜ＢＬ3は、基板１上に形成され、Ｙ方向に延びている。
【００１５】
図１の半導体装置は、ワード線ＷＬA1〜ＷＬA32、ＷＬB1〜ＷＬB32とビット線ＢＬ1〜ＢＬ3との交点にセルトランジスタを備え、選択ゲートＳＧA1、ＳＧA2、ＳＧB1、ＳＧB2とビット線ＢＬ1〜ＢＬ3との交点に選択トランジスタを備えている。セルトランジスタと選択トランジスタは、Ｙ方向に延びる複数のＮＡＮＤストリングを構成している。
【００１６】
図１は、選択ゲートＳＧA2、ＳＧB1間のコンタクト領域Ｒを示している。コンタクト領域Ｒは、素子領域１ａ上に形成されたコンタクトプラグを備えている。コンタクト領域Ｒ内の素子領域１ａは、素子領域１ａとコンタクトプラグとのコンタクト抵抗を低減するために、ｐ型またはｎ型の不純物を含有する拡散領域を有している。拡散領域の形成方法の詳細は、後述する。
【００１７】
（２）第１実施形態の半導体装置の製造方法
図２〜図４は、第１実施形態の半導体装置の製造方法を示す断面図である。図２〜図４は、図１のコンタクト領域ＲのＡ−Ａ’断面構造の製造工程断面図である。
【００１８】
［図２(ａ)］
まず、基板１の表面に複数の素子領域１ａを形成する（図２(ａ)）。素子領域１ａは、基板１の表面に、Ｙ方向に延びる複数の溝Ｔを形成することで形成される。符号Ｓ1、Ｓ2はそれぞれ、素子領域１ａの上面と側面を示す。符号Ｗ1は、素子領域１ａの上面Ｓ1の幅を示す。本実施形態の素子領域１ａの上面Ｓ1の幅Ｗ1は、２０ｎｍ以下である。
【００１９】
［図２(ｂ)］
次に、基板１上の素子領域１ａ間に複数の素子分離領域２を形成する（図２(ｂ)）。素子分離領域２は、基板１の全面に素子分離領域２用の絶縁膜（例えば、シリコン酸化膜）を形成し、絶縁膜の上面が素子領域１ａの上面Ｓ1よりも低くなるまで絶縁膜をエッチングすることで形成される。
【００２０】
［図２(ｃ)］
次に、基板１の全面に第１の絶縁膜３を堆積する（図２(ｃ)）。その結果、素子領域１ａの上面Ｓ1および側面Ｓ2に第１の絶縁膜３が形成される。符号Ｓ3、Ｓ4はそれぞれ、第１の絶縁膜３の上面と側面を示す。本実施形態の第１の絶縁膜３は、素子領域１ａ間の溝Ｔの一部が残存するように形成される。図２(ｃ)は、素子領域１ａ間の溝Ｔが、第１の絶縁膜３により完全には埋まらずに部分的に残存している様子を示している。
【００２１】
本実施形態の第１の絶縁膜３は、図３(ｃ)の工程で素子領域１ａ内に注入された不純物が、図４(ａ)のアニール工程で素子領域１ａ外に拡散することを防止するために形成される。第１の絶縁膜３の例は、シリコン酸化膜である。第１の絶縁膜３の膜厚の例は、２〜３ｎｍである。第１の絶縁膜３は、第１の膜の例である。
【００２２】
［図３(ａ)］
次に、基板１の全面に第２の絶縁膜４を堆積する（図３(ａ)）。その結果、素子領域１ａの上面Ｓ1および側面Ｓ2に、第１の絶縁膜３を介して第２の絶縁膜４が形成される。符号Ｓ5は、第２の絶縁膜４の上面を示す。本実施形態の第２の絶縁膜４は、素子領域１ａ間の溝Ｔの上記一部を埋め込み、溝Ｔが消滅するように形成される。図３(ａ)は、素子領域１ａ間の溝Ｔが、第１および第２の絶縁膜３、４により完全に埋められて消滅した様子を示している。
【００２３】
本実施形態の第２の絶縁膜４は、図３(ｃ)の工程で素子領域１ａの体積膨張を抑制するために形成される。そのため、本実施形態の第２の絶縁膜４は、第１絶縁膜３よりも硬い絶縁膜により形成される。第２の絶縁膜４の例は、シリコン窒化膜またはシリコン炭化膜である。第２の絶縁膜は、第２の膜の例である。
【００２４】
［図３(ｂ)］
次に、第２の絶縁膜４の上面Ｓ5をＲＩＥ（Reactive Ion Etching）によりエッチバックし、第１の絶縁膜３の上面Ｓ3に形成された第２の絶縁膜４を除去する（図３(ｂ)）。その結果、第１の絶縁膜３は、側面Ｓ4が第２の絶縁膜４で覆われ、かつ上面Ｓ3が第２の絶縁膜４から露出した状態となる。
【００２５】
なお、第２の絶縁膜４のエッチバックは、第１の絶縁膜３の上面Ｓ3が第２の絶縁膜４から露出した直後に終了してもよいし、第１の絶縁膜３の上面Ｓ3が第２の絶縁膜４から露出した後も継続してもよい。ただし、後者の場合のエッチバックは、素子領域１ａの上面Ｓ1が第１の絶縁膜３から露出する前に終了する。
【００２６】
［図３(ｃ)］
次に、第１の絶縁膜３の側面Ｓ4が第２の絶縁膜４で覆われ、かつ第１の絶縁膜３の上面Ｓ3が第２の絶縁膜４から露出した状態で、素子領域１ａに第１の絶縁膜３を介して不純物イオンを注入する（図３(ｃ)）。その結果、素子領域１ａ内の不純物が注入された部分が、アモルファス領域５に変化する。アモルファス領域５の例は、アモルファスシリコン領域である。不純物の例は、ヒ素である。本実施形態のイオン注入は、素子領域１ａ内のヒ素の濃度が１．０×１０２０ｃｍ−３以上となるように行われる。
【００２７】
本実施形態のイオン注入の際、素子領域１ａの側面Ｓ2は、第１の絶縁膜３を介して第２の絶縁膜４により覆われている。よって、本実施形態によれば、素子領域１ａの横方向への膨張を、第２の絶縁膜４により抑制することができる。その結果、素子領域１ａの側面Ｓ2の形状は、イオン注入によりほとんど変化せず、ほぼ平坦面に維持される。同様に、第１の絶縁膜３の側面Ｓ4の形状も、イオン注入によりほとんど変化せず、ほぼ平坦面に維持される。
【００２８】
また、本実施形態のイオン注入の際、素子領域１ａの上面Ｓ1は、第２の絶縁膜４により覆われていない。よって、本実施形態によれば、素子領域１ａをおおむね上方向のみに膨張させることができる。その結果、素子領域１ａの上面Ｓ1の形状は、イオン注入により変化し、平坦面から凸型面に変化する。素子領域１ａの上方向への膨張に伴って、第１の絶縁膜３の上面Ｓ3の形状も、平坦面から凸型面に変化する。その結果、第１の絶縁膜３の上面Ｓ3の位置が、第２の絶縁膜４の上面Ｓ5の位置よりも全体的または部分的に高くなる。
【００２９】
素子領域１ａの体積膨張を横方向にも上方向にも抑制すると、素子領域１ａがまったく膨張できないため、第２の絶縁膜４から素子領域１ａに体積膨張を抑制する圧縮応力がかかる。しかしながら、本実施形態によれば、素子領域１ａを上方向に膨張させることで、この圧縮応力を解放することができる。
【００３０】
上述のように、符号Ｗ1は、イオン注入前における素子領域１ａの上面Ｓ1の幅を示す。一方、符号Ｗ2は、イオン注入後における素子領域１ａの上面Ｓ1の幅を示す。本実施形態においては、素子領域１ａがおおむね上方向のみに膨張するため、幅Ｗ2は幅Ｗ1からほとんど変化しない（Ｗ2≒Ｗ1）。本実施形態においては、イオン注入後における素子領域１ａの上面Ｓ1の幅Ｗ2も、２０ｎｍ以下となる。
【００３１】
なお、本実施形態においては、イオン注入後の素子領域１ａの上面Ｓ1と側面Ｓ2との境界が不明確な場合、境界付近の凸型面は素子領域１ａの上面Ｓ1の一部とみなし、境界付近の平坦面またはほぼ平坦な面は素子領域１ａの側面Ｓ2の一部とみなす。同様に、本実施形態においては、イオン注入後の第１の絶縁膜３の上面Ｓ3と側面Ｓ4との境界が不明確な場合、境界付近の凸型面は第１の絶縁膜３の上面Ｓ3の一部とみなし、境界付近の平坦面またはほぼ平坦な面は第１の絶縁膜３の側面Ｓ4の一部とみなす。
【００３２】
［図４(ａ)］
次に、素子領域１ａへの不純物イオンの注入後に、素子領域１ａをアニールする（図４(ａ)）。その結果、アモルファス領域５内で再結晶化が下部から上部に向かって進行し、アモルファス領域５が単結晶または双晶の拡散領域６に変化する。本実施形態の素子領域１ａは、基板１の表面側または裏面側にマイクロ波を照射するマイクロ波アニールによりアニールされる。本実施形態においては、アニール中の素子領域１ａの温度が９００℃以下（望ましくは８５０℃以下）となるようにマイクロ波アニールを行う。
【００３３】
本実施形態においては、イオン注入時に素子領域１ａを上方向に膨張させるため、第２の絶縁膜４の圧縮応力は、素子領域１ａの上面Ｓ1付近の部分にあまりかかっていない。よって、本実施形態によれば、アモルファス領域５内の再結晶化を十分に進めることができ、アモルファス領域５を残存させず単結晶または双晶の拡散領域６に変化させることができる。図４(ａ)は、素子領域１ａの上面Ｓ1まで拡がった単結晶または双晶の拡散領域６を示している。
【００３４】
本実施形態のイオン注入後において、素子領域１ａの上面Ｓ1の幅Ｗ2は、２０ｎｍ以下である。このように幅Ｗ2の狭い素子領域１ａを高温でアニールすると、素子領域１ａの上面Ｓ1付近の部分が多結晶になり、コンタクト抵抗の増大を招く。よって、本実施形態の素子領域１ａのアニールは、素子領域１ａの多結晶化を抑制するために、９００℃以下の低温で行われる。
【００３５】
本実施形態の素子領域１ａは、マイクロ波アニール以外の方法でアニールしてもよい。ただし、素子領域１ａを９００℃以下の低温でアニールする場合、マイクロ波アニール以外の方法を用いると、素子領域１ａのアニールに長時間を要する。一方、素子領域１ａを９００℃以下の低温でアニールする場合、マイクロ波アニールを用いると、素子領域１ａを短時間で十分にアニールすることができる。理由は、マイクロ波アニールは、素子領域１ａ内のアモルファス領域５を局所的に加熱することができるからである。本実施形態のマイクロ波アニールによれば、アモルファス領域５の下部から単結晶または双晶を高速で固相エピタキシャル成長させることができ、かつアモルファス領域５を上部まで単結晶化または双晶化することができ、コンタクト抵抗の増大を抑制することができる。
【００３６】
［図４(ｂ)］
次に、素子領域１ａのアニール後に、基板１の全面に第３の絶縁膜７と層間絶縁膜８とを順次堆積する（図４(ｂ)）。その結果、第１および第２の絶縁膜３、４上に第３の絶縁膜７が形成される。第３の絶縁膜７の例はシリコン窒化膜であり、層間絶縁膜８の例はシリコン酸化膜である。第３の絶縁膜７は、第３の膜の例である。
【００３７】
［図４(ｃ)］
次に、層間絶縁膜８、第３の絶縁膜７、および第１の絶縁膜３を貫通して素子領域１ａに達するコンタクトホールＨを形成し、コンタクトホールＨ内の素子領域１ａ上にコンタクトプラグ９を形成する（図４(ｃ)）。コンタクトプラグ９の例は、バリアメタル層とプラグ層とを含む金属層である。コンタクトホールＨとコンタクトプラグ９はそれぞれ、開口部とプラグ配線の例である。
【００３８】
その後、基板１上に種々の層間絶縁膜、配線層、ビアプラグ、パッシベーション膜などが形成される。このようにして、第１実施形態の半導体装置が製造される。
【００３９】
（３）第１実施形態の比較例
次に、図５〜図７を参照し、第１実施形態と比較例とを比較する。
【００４０】
図５は、第１実施形態の第１比較例の半導体装置の製造方法を示す断面図である。図６は、第１実施形態の第１比較例の半導体装置の製造方法の問題点を説明するための断面図である。図５および図６は、図１のコンタクト領域ＲのＡ−Ａ’断面構造の製造工程断面図である。
【００４１】
図５(ａ)は、図２(ｃ)に対応する工程を示している。本比較例においては、第１の絶縁膜３の上面Ｓ3および側面Ｓ4に第２の絶縁膜４を形成せずにイオン注入を行う（図５(ｂ)）。その結果、素子領域１ａが横方向と上方向とに膨張する。
【００４２】
符号Ｗ3は、イオン注入後における素子領域１ａの上面Ｓ1の幅を示す。本比較例においては、素子領域１ａが横方向に膨張するため、幅Ｗ3は幅Ｗ1よりも広くなる（Ｗ3＞Ｗ1）。
【００４３】
図５(ｃ)は、図４(ｃ)に対応する工程を示している。本比較例においては、素子領域１ａが横方向と上方向とに膨張し、素子領域１ａ間の距離が短くなっている。そのため、コンタクトホールＨの合わせずれが生じた場合、コンタクトプラグ９が接続対象の素子領域１ａ上とその隣の素子領域１ａ上とに形成される可能性が高く、素子領域１ａ同士がショートするおそれがある（図６）。
【００４４】
一方、本実施形態においては、第１の絶縁膜３の側面Ｓ4が第２の絶縁膜４で覆われ、かつ第１の絶縁膜３の上面Ｓ3が第２の絶縁膜４から露出した状態でイオン注入を行う（図３(ｃ)）。その結果、素子領域１ａがおおむね上方向のみに膨張し、素子領域１ａ間の距離はあまり変化しない。よって、本実施形態によれば、コンタクトホールＨの合わせずれが生じた場合に素子領域１ａ同士がショートする可能性を低減することができる。
【００４５】
図７は、第１実施形態の第２比較例の半導体装置の製造方法を示す断面図である。図７は、図１のコンタクト領域ＲのＡ−Ａ’断面構造の製造工程断面図である。
【００４６】
図７(ａ)は、図３(ａ)に対応する工程を示している。本比較例においては、第１の絶縁膜３の上面Ｓ3を第２の絶縁膜４から露出させずにイオン注入を行う（図７(ｂ)）。よって、素子領域１ａはおおむね横方向にも上方向にも膨張しない。そのため、第２の絶縁膜４から素子領域１ａに強い圧縮応力がかかる。
【００４７】
符号Ｗ4は、イオン注入後における素子領域１ａの上面Ｓ1の幅を示す。本比較例においては、素子領域１ａがおおむね横方向に膨張しないため、幅Ｗ4は幅Ｗ1からほとんど変化しない（Ｗ4≒Ｗ1）。
【００４８】
図７(ｃ)は、図４(ａ)に対応する工程を示している。本比較例においては、素子領域１ａに強い圧縮応力がかかった状態でマイクロ波アニールを行う。そのため、素子領域１ａ内にアモルファス領域５（または多結晶領域）が残存する可能性がある。図７(ｃ)は、素子領域１ａの上部に残存したアモルファス領域５を示している。
【００４９】
一方、本実施形態においては、素子領域１ａを上方向に膨張させて、素子領域１ａへの圧縮応力を解放した状態でマイクロ波アニールを行う（図４(ａ)）。よって、本実施形態によれば、アモルファス領域５を残存させずに単結晶または双晶の拡散領域６に変化させることができ、素子領域１ａとコンタクトプラグ９とのコンタクト抵抗を低減することができる。
【００５０】
以上のように、本実施形態においては、第１の絶縁膜３の側面Ｓ4が第２の絶縁膜４で覆われ、かつ第１の絶縁膜３の上面Ｓ3が第２の絶縁膜４から露出した状態で、素子領域１ａに不純物を注入する。よって、本実施形態によれば、素子領域１ａをおおむね上方向のみに膨張させることができ、コンタクトホールＨの合わせずれによる素子領域１ａ同士のショートを抑制することができる。
【００５１】
また、本実施形態においては、素子領域１ａをおおむね上方向のみに膨張させた後、素子領域１ａをアニールする。よって、本実施形態によれば、素子領域１ａへの圧縮応力を解放した状態で素子領域１ａをアニールすることができ、アモルファス領域５を残存させずに単結晶または双晶の拡散領域６に変化させることができる。よって、本実施形態によれば、素子領域１ａとコンタクトプラグ９とのコンタクト抵抗を低減することができる。
【００５２】
また、本実施形態においては、素子領域１ａがおおむね上方向のみに膨張することで、素子領域１ａの上面Ｓ1や第１の絶縁膜３の上面Ｓ3が凸型面に変化し、第１の絶縁膜３の上面Ｓ3の位置が第２の絶縁膜４の上面Ｓ5の位置よりも全体的または部分的に高くなる。このような構造には例えば、素子領域１ａの上面Ｓ1が平坦面の場合に比べて、素子領域１ａの上面Ｓ1の面積が増加してコンタクト抵抗が低下するという利点がある。
【００５３】
このように、本実施形態によれば、素子領域１ａにおけるショートやコンタクト抵抗増大などの不具合の発生を抑制することが可能となる。なお、本実施形態は、ＮＡＮＤフラッシュメモリ以外の半導体装置の凸部にも適用可能である。
【００５４】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法は、その他の様々な形態で実施することができる。また、本明細書で説明した方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【００５５】
１：基板、１ａ：素子領域、２：素子分離領域、３：第１の絶縁膜、
４：第２の絶縁膜、５：アモルファス領域、６：単結晶または双晶の拡散領域、
７：第３の絶縁膜、８：層間絶縁膜、９：コンタクトプラグ
【図１】
2016009839.tif 000003
【図２】
2016009839.tif 000004
【図３】
2016009839.tif 000005
【図４】
2016009839.tif 000006
【図５】
2016009839.tif 000007
【図６】
2016009839.tif 000008
【図７】
2016009839.tif 000009