(57)【要約】【課題】消費電力を大幅に増加させることなく、アナログデジタル変換速度を高速化できる固体撮像装置を提供することを課題とする。【解決手段】固体撮像装置は、光電変換を行う画素と、ある傾きで変化する参照信号と前記画素の出力信号とを比較する比較回路と、前記比較回路の比較結果を入力し、前記参照信号及び前記画素の出力信号の大小関係が逆転するまでカウントを行うカウンタとを有し、前記比較回路は、前記画素の出力信号が第１の範囲内である場合には、第１の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が第２の範囲内である場合には、第２の参照信号と前記画素の出力信号とを比較し、前記比較回路が比較する前記第１の参照信号の比較範囲と前記比較回路が比較する前記第２の参照信号の比較範囲は、相互に異なり、前記第１の参照信号の傾きの絶対値と前記第２の参照信号の傾きの絶対値は、相互に異なることを特徴とする。【選択図】図１１
2016184869.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う画素と、
ある傾きで変化する参照信号と前記画素の出力信号とを比較する比較回路と、
前記比較回路の比較結果を入力し、前記参照信号及び前記画素の出力信号の大小関係が逆転するまでカウントを行うカウンタとを有し、
前記比較回路は、前記画素の出力信号が第１の範囲内である場合には、第１の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が第２の範囲内である場合には、第２の参照信号と前記画素の出力信号とを比較し、
前記比較回路が比較する前記第１の参照信号の比較範囲と前記比較回路が比較する前記第２の参照信号の比較範囲は、相互に異なり、
前記第１の参照信号の傾きの絶対値と前記第２の参照信号の傾きの絶対値は、相互に異なることを特徴とする固体撮像装置。
【請求項２】
前記画素の出力信号が前記第２の範囲内である場合に前記画素が受光した光の輝度は、前記画素の出力信号が前記第１の範囲内である場合に前記画素が受光した光の輝度よりも高く、
前記第２の参照信号の傾きの絶対値は、前記第１の参照信号の傾きの絶対値より大きいことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第１の参照信号の傾きの極性と前記第２の参照信号の傾きの極性は、相互に異なることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記比較回路は、前記画素の出力信号が閾値より大きい場合には、前記第１の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が前記閾値より小さい場合には、前記第２の参照信号と前記画素の出力信号とを比較し、
前記第１の参照信号及び前記第２の参照信号は、前記閾値から変化を開始することを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記比較回路は、前記画素のリセット解除状態における信号を入力する場合には、第３の参照信号と前記画素の出力信号とを比較し、前記画素の光電変換信号を入力する場合には、前記第１の参照信号と前記画素の出力信号とを比較し、又は前記第２の参照信号と前記画素の出力信号とを比較し、
前記第３の参照信号の傾きの絶対値は、前記第２の参照信号の傾きの絶対値と異なることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記第３の参照信号の傾きの絶対値は、前記第１の参照信号の傾きの絶対値と同じであることを特徴とする請求項５記載の固体撮像装置。
【請求項７】
さらに、被写体の明るさを検出する測光センサを有し、
前記比較回路は、
前記被写体の明るさが基準値より暗い場合、前記画素の出力信号が前記第１の範囲内である場合には、前記第１の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が前記第２の範囲内である場合には、前記第２の参照信号と前記画素の出力信号とを比較し、
前記被写体の明るさが前記基準値より明るい場合、前記画素の出力信号が第３の範囲内である場合には、第３の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が第４の範囲内である場合には、第４の参照信号と前記画素の出力信号とを比較し、
前記第１〜第４の参照信号の傾きの絶対値は、相互に異なることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項８】
前記比較回路は、
第１のモードでは、前記画素の出力信号が前記第１の範囲内である場合には、前記第１の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が前記第２の範囲内である場合には、前記第２の参照信号と前記画素の出力信号とを比較し、
第２のモードでは、前記画素の出力信号が第３の範囲内である場合には、第３の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が第４の範囲内である場合には、第４の参照信号と前記画素の出力信号とを比較し、
前記第１〜第４の参照信号の傾きの絶対値は、相互に異なることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項９】
前記画素は、行列状に複数設けられ、
前記比較回路及び前記カウンタは、それぞれ、前記画素の列毎に複数設けられることを特徴とする請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
光電変換を行う画素と、
ある傾きで変化する参照信号と前記画素の出力信号とを比較する比較回路と、
前記比較回路の比較結果を入力し、前記参照信号及び前記画素の出力信号の大小関係が逆転するまでカウントを行うカウンタとを有する固体撮像装置の駆動方法であって、
前記比較回路が、前記画素の出力信号が第１の範囲内である場合には、第１の参照信号と前記画素の出力信号とを比較するステップと、
前記比較回路が、前記画素の出力信号が第２の範囲内である場合には、第２の参照信号と前記画素の出力信号とを比較するステップとを有し、
前記比較回路が比較する前記第１の参照信号の比較範囲と前記比較回路が比較する前記第２の参照信号の比較範囲は、相互に異なり、
前記第１の参照信号の傾きの絶対値と前記第２の参照信号の傾きの絶対値は、相互に異なることを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び固体撮像装置の駆動方法に関する。
【背景技術】
【０００２】
近年、列並列型アナログデジタル変換方式の固体撮像装置が普及している。列並列型アナログデジタル変換方式の固体撮像装置は、行列状に配列された複数の画素を有する画素アレイと、各列の画素信号を読み出してアナログデジタル変換を行う列アナログデジタル変換回路を備えている。列アナログデジタル変換回路は、比較器及びカウンタを有する。アナログデジタル変換の方法の一つとして、シングルスロープ方式と呼ばれる方法が知られている。
【０００３】
シングルスロープ方式は、比較器の一方の入力にアナログ画素信号を入力し、他方の入力に参照信号として時刻とともにある傾きを持って電位が変化するスロープ信号を入力する。カウンタは、比較開始から比較器の出力信号が反転するまでの時間をカウントし、そのカウント値を保持する。そのカウント値がデジタル信号として出力される。
【０００４】
このようなシングルスロープ方式の課題として、アナログデジタル変換処理にかかる時間が長いことが挙げられる。例えば、アナログ信号を１０ビットのデジタル値に変換する場合、１０２４クロック分もの期間が必要となる。クロック周波数を変えることなく、より高分解能にする場合にはビット数に応じて指数関数的にアナログデジタル変換処理にかかる時間は増大していく。同じ時間で高分解能にする方法の一つにクロック周波数を高くすることが考えられるが、クロック周波数に比例して比較器及びカウンタ等の消費電力が増大するという課題があり、現実的でない。
【０００５】
これに対し、特許文献１では、アナログデジタル変換処理速度を向上させる技術が開示されている。具体的には、黒信号レベルから飽和信号レベルに向かう傾きを持つ第１の参照信号と、第１の参照信号の傾きと極性の異なる傾きを持つ第２の参照信号の２つの参照信号とそれぞれに対応する２つの比較器を有する。第１の参照信号は黒信号レベルを開始電位とし、第２の参照信号は飽和信号レベルを開始電位とする。第１及び第２の参照信号は、それぞれ、画素信号と比較され、２つの比較器の内、先に反転した出力信号を用いてアナログデジタル変換を行う。このような動作を行うことで、アナログデジタル変換処理時間を短縮することが可能になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２５１９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の構成では、２つの参照信号を用いてアナログデジタル変換を行うために２つの参照信号を同時に出力するとともに、２つの比較器を同時に動作させる必要がある。そのため、アナログデジタル変換処理の時間を短縮できるものの、シングルスロープ方式と比べて消費電力が大幅に増加してしまう。
【０００８】
本発明の目的は、消費電力を大幅に増加させることなく、アナログデジタル変換速度を高速化できる固体撮像装置及び固体撮像装置の駆動方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、光電変換を行う画素と、ある傾きで変化する参照信号と前記画素の出力信号とを比較する比較回路と、前記比較回路の比較結果を入力し、前記参照信号及び前記画素の出力信号の大小関係が逆転するまでカウントを行うカウンタとを有し、前記比較回路は、前記画素の出力信号が第１の範囲内である場合には、第１の参照信号と前記画素の出力信号とを比較し、前記画素の出力信号が第２の範囲内である場合には、第２の参照信号と前記画素の出力信号とを比較し、前記比較回路が比較する前記第１の参照信号の比較範囲と前記比較回路が比較する前記第２の参照信号の比較範囲は、相互に異なり、前記第１の参照信号の傾きの絶対値と前記第２の参照信号の傾きの絶対値は、相互に異なることを特徴とする。
【発明の効果】
【００１０】
消費電力を大幅に増加させることなく、アナログデジタル変換速度を高速化できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る固体撮像装置の構成例を示す図である。
【図２】比較回路の構成例を示す回路図である。
【図３】デジタルアナログ変換器の構成例を示す回路図である。
【図４】デジタルアナログ変換器の動作を示す図である。
【図５】信号処理部の補正処理を示すフローチャートである。
【図６】アナログデジタル変換を示すタイミングチャートである。
【図７】アナログデジタル変換を示すタイミングチャートである。
【図８】第２の実施形態に係る固体撮像装置の構成例を示す図である。
【図９】デジタルアナログ変換器の構成例を示す回路図である。
【図１０】デジタルアナログ変換器の動作を示す図である。
【図１１】参照信号を示すタイミングチャートである。
【図１２】第３の実施形態に係る比較回路の構成例を示す回路図である。
【図１３】デジタルアナログ変換器の動作を示す図である。
【図１４】信号処理部の補正処理を示すフローチャートである。
【図１５】参照信号を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。画素部１００は、行列状に配置される複数の画素１１０を有する。画素１１０は、行列状に複数設けられる。複数の画素１１０の各々は、光電変換を行う光電変換部及び４個のトランジスタ（ともに不図示）を有し、受光量に応じた電気信号を出力する。複数の列信号線１０１は、複数の画素１１０の列毎に設けられる。垂直選択回路（ＶＳＲ）１０２は、複数の画素１１０の行を順に選択し、選択した行の画素１１０の信号を列信号線１０１に出力させる。具体的には、垂直選択回路１０２は、画素１１０をリセットし、画素１１０のリセット解除状態におけるノイズ信号を列信号線１０１に出力させる。以下、この動作をＮ読みと呼ぶ。また、垂直選択回路１０２は、画素１１０の光電変換に基づく光信号を列信号線１０１に出力させる。以下、この動作をＳ読みと呼ぶ。
【００１３】
画素１１０は、リセット動作により正の電源電位にリセットされるため、Ｎ読み時における列信号線１０１の電位は、正の電源電位に対してノイズ分低下した電位になる。また、画素１１０は、光電変換により光を電子（負電荷）に変換するため、Ｓ読み時における列信号線１０１の電位は、正の電源電位に対してノイズ及び光電変換信号分低下した電位になる。すなわち、画素１１０の受光量が少ない場合には、列信号線１０１の電位は比較的高く、画素１１０の受光量が多い場合には、列信号線１０１の電位は比較的低くなる。信号処理部１０９は、Ｓ読みによる光信号とＮ読みによるノイズ信号との差分を出力することにより、リセット解除時に発生するノイズを除去する相関二重サンプリングを行う。
【００１４】
デジタルアナログ変換器（ＤＡＣ）１０６は、カウント信号Ｃｎｔに応じて、第１の参照信号Ｐｓｌｏｐｅ１、第２の参照信号Ｐｓｌｏｐｅ２、及び第３の参照信号Ｐｓｌｏｐｅ３を生成する。そして、ＤＡＣ１０６は、第１の参照信号Ｐｓｌｏｐｅ１又は第２の参照信号Ｐｓｌｏｐｅ２を信号線Ａに出力し、第３の参照信号Ｐｓｌｏｐｅ３を信号線Ｂに出力する。第１の参照信号Ｐｓｌｏｐｅ１は、Ｎ読み時に使用される所定の傾きで変化する参照信号である。第２の参照信号Ｐｓｌｏｐｅ２は、Ｓ読み時において、列信号線１０１のアナログ信号電位Ｖｌｎ（図２）が閾値電位Ｖｔｈより大きい場合に使用される所定の傾きで変化する参照信号である。第３の参照信号Ｐｓｌｏｐｅ３は、Ｓ読み時において、列信号線１０１のアナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合に使用される所定の傾きで変化する参照信号である。第１の参照信号Ｐｓｌｏｐｅ１と第２の参照信号Ｐｓｌｏｐｅ２は、図６に示すように、傾きの極性が異なる。第１の参照信号Ｐｓｌｏｐｅ１と第３の参照信号Ｐｓｌｏｐｅ３は、図７に示すように、傾きの絶対値が異なる。
【００１５】
複数のアナログデジタル変換器１０３は、複数の画素１１０の列毎に設けられる。複数のアナログデジタル変換器１０３の各々は、比較回路１０４及びカウンタ１０５を有する。比較回路１０４及びカウンタ１０５は、それぞれ、画素１１０の列毎に複数設けられる。信号線Ａ及びＢは、各列の比較回路１０４に接続される。比較回路１０４には、画素１１０から列信号線１０１を介してアナログ信号電位Ｖｌｎが入力される。また、比較回路１０４には、列信号線１０１のアナログ信号電位Ｖｌｎを監視するための閾値電位Ｖｔｈが入力される。閾値電位Ｖｔｈは、例えば主被写体となることが多い信号域をカバーできる適正露出の画素信号に対応した列信号線１０１の電位が望ましい。比較回路１０４は、列信号線１０１のアナログ信号電位Ｖｌｎと閾値電位Ｖｔｈの大小関係に応じて、信号線Ａ及びＢのいずれかの参照信号を選択し、アナログ信号電位Ｖｌｎが十分静定した後に、選択した参照信号とアナログ信号電位Ｖｌｎとを比較する。比較回路１０４は、選択した参照信号とアナログ信号電位Ｖｌｎの大小関係が逆転すると、出力信号を反転させる。
【００１６】
カウンタ１０５は、クロック信号ＣＬＫに同期して、カウント値のカウント動作を行う。また、カウンタ１０５は、制御端子及び１ビットメモリを有し、共に比較回路１０４によって制御される。カウンタ１０５は、比較回路１０４の比較結果が入力され、制御端子にローレベルが入力されている期間にカウント動作を行い、制御端子がローレベルからハイレベルになると同時にカウント動作を停止し、その時のカウント値を保持する。カウンタ１０５が保持するカウント値がデジタル信号である。これにより、アナログデジタル変換器１０３は、列信号線１０１のアナログ信号をデジタル信号に変換することができる。なお、カウンタ１０５の１ビットメモリについては後述する。
【００１７】
複数の水平転送スイッチ１０８は、それぞれ、各列のカウンタ１０５に接続される。水平選択回路（ＨＳＲ）１０７は、各列の水平転送スイッチ１０８を列順にオンにする。各列のカウンタ１０５のカウント値は、水平転送スイッチ１０８を介して、列順に、信号処理部１０９に出力される。端子Ｏｕｔは、信号処理部１０９の入力端子に接続される。信号処理部１０９は、カウンタ１０５のカウント値をデジタル信号として入力し、所定の信号処理を行う。
【００１８】
図２は、比較回路１０４の構成例を示す回路図である。比較回路１０４は、比較器２００，２０４と、スイッチ２０１，２０２，２０６，２０７と、インバータ（ＮＯＴ回路）２０３，２０８，２０９と、論理積（ＡＮＤ）回路２０５とを有し、図２のように接続される。比較回路１０４には、信号線Ａの参照信号、信号線Ｂの参照信号、列信号線１０１のアナログ信号電位Ｖｌｎ、閾値電位Ｖｔｈ、及びステート信号Ｐｓｎが入力される。アナログ信号電位Ｖｌｎは、画素１１０の出力信号である。ステート信号Ｐｓｎは、外部信号であり、Ｓ読み時にハイレベルとなる信号である。比較器２００及び２０４は、それぞれ、プラス入力端子に入力された電位がマイナス入力端子に入力された電位より大きい場合に、ハイレベルの出力信号を出力する。
【００１９】
比較器２００のプラス入力端子には列信号線１０１のアナログ信号電位Ｖｌｎが入力され、比較器２００のマイナス入力端子には閾値電位Ｖｔｈが入力される。インバータ２０３は、比較器２００の出力信号の論理反転信号を出力する。スイッチ２０１は、比較器２００の出力信号に応じて、信号線Ａ及び比較器２０４のマイナス入力端子間を接続する。スイッチ２０２は、インバータ２０３の出力信号に応じて、信号線Ｂ及び比較器２０４のマイナス入力端子間を接続する。アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合には、スイッチ２０１がオンするとともにスイッチ２０２がオフし、比較器２０４のマイナス入力端子は信号線Ａに接続される。これに対し、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合には、スイッチ２０１がオフするとともにスイッチ２０２がオンし、比較器２０４のマイナス入力端子は信号線Ｂに接続される。
【００２０】
比較器２０４のプラス入力端子には、列信号線１０１のアナログ信号電位Ｖｌｎが入力される。比較器２０４は、プラス入力端子のアナログ信号電位Ｖｌｎとマイナス入力端子の参照信号とを比較する。論理積回路２０５は、比較器２００の出力信号及びステート信号Ｐｓｎの論理積信号を出力する。インバータ２０８は、論理積回路２０５の出力信号の論理反転信号を出力する。スイッチ２０６は、論理積回路２０５の出力信号に応じて、比較器２０４の出力端子及びインバータ２０９の入力端子間を接続する。スイッチ２０６がオンの場合、インバータ２０９は、比較器２０４の出力信号の論理反転信号をカウンタ１０５の制御端子に出力する。スイッチ２０７は、インバータ２０８の出力信号に応じて、比較器２０４の出力端子及びカウンタ１０５の制御端子間を接続する。また、比較器２００の出力信号は、カウンタ１０５の１ビットメモリに出力される。Ｓ読み時であり、かつアナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合には、スイッチ２０６がオンするとともにスイッチ２０７がオフする。それ以外の場合には、スイッチ２０６がオフするとともにスイッチ２０７がオンする。すなわち、Ｎ読み時には、常に、スイッチ２０６がオフするとともにスイッチ２０７がオンする。また、Ｓ読み時において、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合には、スイッチ２０６がオンするとともにスイッチ２０７がオフする。Ｓ読み時において、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合には、スイッチ２０６がオフするとともにスイッチ２０７がオンする。
【００２１】
カウンタ１０５は、比較器２０４が比較動作を開始するとカウント値のカウント動作を開始し、制御端子がローレベルからハイレベルに反転するとカウント値のカウント動作を終了し、カウント値を保持する。カウンタ１０５が保持するカウント値は、アナログからデジタルに変換された値である。カウンタ１０５の１ビットメモリの値は、比較回路１０４内の比較器２００の出力信号によって決定される。具体的には、カウンタ１０５の１ビットメモリの値は、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合（低輝度）は１になり、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合（高輝度）は０になる。信号処理部１０９は、カウンタ１０５の１ビットメモリの値に応じて、処理を変更する。
【００２２】
図３は、図１のＤＡＣ１０６の構成例を示す回路図である。ＤＡＣ１０６は、上述したように、略線形のスロープ信号である参照信号Ｐｓｌｏｐｅ１，Ｐｓｌｏｐｅ２，Ｐｓｌｏｐｅ３を生成する。ＤＡＣ１０６は、ｎ個の単位ブロック３０１と、スロープ信号生成用の抵抗器Ｒ１，Ｒ２とを有する。単位ブロック３０１は、バイアス電位によって一定の電流を供給する定電流源３０２と、スイッチＳ１，Ｓ２とを有し、各回路は図３の様に接続される。なお、図３では、スイッチＳ１１，Ｓ１２の様に、単位ブロック３０１の番号に対応する数字が語尾に付記されている。スイッチＳ１ｎは、ｎ番目の単位ブロック３０１内のスイッチＳ１であることを示している。スイッチＳ２ｎは、ｎ番目の単位ブロック３０１内のスイッチＳ２であることを示している。スイッチＳ１及びＳ２は、カウント信号Ｃｎｔにより制御される。抵抗器Ｒ２の抵抗定数は抵抗Ｒ１のｋ倍とし、定電流源３０２によって流れる電流をＩとする。スイッチＳ１は、定電流源３０２及び抵抗Ｒ１間に接続される。スイッチＳ２は、定電流源３０２及び抵抗Ｒ２間に接続される。信号線Ａは、抵抗Ｒ１に接続され、参照信号Ｐｓｌｏｐｅ１又はＰｓｌｏｐｅ２が出力される。信号線Ｂは、抵抗Ｒ２に接続され、参照信号Ｐｓｌｏｐｅ３が出力される。
【００２３】
信号線Ａの電位は、ｎ個のスイッチＳ１のうちのオンしているスイッチＳ１の個数に対して電流Ｉと抵抗Ｒ１を乗じた値の電位になる。信号線Ｂの電位は、ｎ個のスイッチＳ２のうちのオンしているスイッチＳ２の個数に対して電流Ｉと抵抗Ｒ２を乗じた値の電位になる。よって、スイッチＳ１及びＳ２がオンしている個数を順次増減することで、傾きの極性と傾きの絶対値が異なる略線形のスロープ信号（参照信号）が信号線Ａ及びＢに出力される。
【００２４】
図４は、参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ３の生成時のＤＡＣ１０６の動作を説明するための図である。ここでは、各参照電位がある傾きを持って略線形に変化し始める電位を開始電位、変化し終える電位を終了電位とする。図４では、参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ３のそれぞれの開始電位と終了電位等をオンする単位ブロック３０１の個数ｉ，ｊと定電流値Ｉと抵抗定数Ｒ１，Ｒ２で示す。電位ＶｎはＮ読み時の終了電位である。電位Ｖｆは飽和時の列信号線１０１の電位である。ｎは全ての単位ブロック３０１の数である。ｉは第１の参照信号Ｐｓｌｏｐｅ１が終了電位Ｖｎになる時にオンしている単位ブロック３０１の数である。ｊは第２の参照信号Ｐｓｌｏｐｅ２が閾値電位Ｖｔｈになる時にオンしている単位ブロック３０１の数である。ｋは抵抗Ｒ１に対する抵抗Ｒ２の抵抗比である。
【００２５】
第１の参照信号Ｐｓｌｏｐｅ１は、Ｎ読み時の参照信号である。第１の参照信号Ｐｓｌｏｐｅ１の開始電位は、ｎ個のスイッチＳ１１〜Ｓ１ｎを全てオンした時の信号線Ａの電位ｎＩＲ１である。そこから、順次、オフするスイッチＳ１の数を一個ずつ増やしていく。第１の参照信号Ｐｓｌｏｐｅ１の終了電位は、ｉ個のスイッチＳ１がオンしている時の信号線Ａの電位ｉＩＲ１（＝Ｖｎ）となる。この第１の参照信号Ｐｓｌｏｐｅ１の傾きを−αとする。
【００２６】
第２の参照信号Ｐｓｌｏｐｅ２は、Ｓ読み時において、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい第１の範囲内である場合に用いる参照信号である。第２の参照信号Ｐｓｌｏｐｅ２の開始電位は、ｊ個のスイッチＳ１がオンしている時の信号線Ａの電位ｊＩＲ１（＝Ｖｔｈ）である。そこから、順次、オンするスイッチＳ１の数を一個ずつ増やしていく。第２の参照信号Ｐｓｌｏｐｅ２の終了電位は、全てのスイッチＳ１がオンしている時の信号線Ａの電位ｎＩＲ１となる。図６に示すように、第２の参照信号Ｐｓｌｏｐｅ２の傾きは、第１のＰｓｌｏｐｅ１の傾きに対し、絶対値が同じであり、極性が異なり、αとなる。
【００２７】
第３の参照信号Ｐｓｌｏｐｅ３は、Ｓ読み時において、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい第２の範囲内である場合に用いる参照信号である。第３の参照信号Ｐｓｌｏｐｅ３の開始電位は、ｊ／ｋ個のスイッチＳ２がオンしている時の信号線Ｂの電位（ｊ／ｋ）ＩＲ２（＝Ｖｔｈ）である。そこから、順次、オフするスイッチＳ２の数を一個ずつ増やしていく。第３の参照信号Ｐｓｌｏｐｅ３の終了電位は、飽和時の電位Ｖｆとなる。第３の参照信号Ｐｓｌｏｐｅ３の傾きは、抵抗Ｒ１に対してｋ倍の抵抗定数である抵抗Ｒ２を用いているので、−ｋαとなる。図７に示すように、第３の参照信号Ｐｓｌｏｐｅ３の傾きは、第１の参照信号Ｐｓｌｏｐｅ１の傾きに対して、極性が同じであり、絶対値が大きい。また、第３の参照信号Ｐｓｌｏｐｅ３の傾きは、第２の参照信号Ｐｓｌｏｐｅ２の傾きに対して、極性が異なり、絶対値が大きい。
【００２８】
ここで、一般的に多く撮影される適正露出画像の高輝度側の信号の分布を考えると、飽和レベルの半分付近の信号を持つ画素１１０が支配的であると考えられる。そこで、飽和レベルと黒レベルの中間電位である閾値電位Ｖｔｈを第３の参照信号Ｐｓｌｏｐｅ３の開始電位とすることで、早くカウンタ１０５が止まることになり、消費電力を低減することができる。また、抵抗Ｒ１に対する抵抗Ｒ２の抵抗比ｋは閾値電位Ｖｔｈによって一義的に決まり、黒レベル電位から閾値電位Ｖｔｈの差に対する閾値電位Ｖｔｈと飽和レベルの差の比と、抵抗Ｒ１に対する抵抗Ｒ２の抵抗比は同じｋとなる。これによって、１つのある傾きの参照信号で黒レベルから飽和レベルまでフルスイングするときと比べて、高速にアナログデジタル変換を行うことが可能となる。
【００２９】
次に、図１の信号処理部１０９の補正処理について説明する。前述したように、比較回路１０４は、比較動作において状況に応じて異なる参照信号を用いるため、カウンタ１０５のカウント値の補正が必要になる。そのため、信号処理部１０９は、カウンタ１０５の１ビットメモリの値とステート信号Ｐｓｎによって、デジタル値に対して補正処理を行う。
【００３０】
図５は、図１の信号処理部１０９の補正処理を示すフローチャートである。図１の端子Ｏｕｔのデジタル値をＣ、閾値電位Ｖｔｈに対応するデジタル値をＣｔｈとする。信号処理部１０９は、端子Ｏｕｔからデジタル値Ｃを入力する。ステップＳ５０１では、信号処理部１０９は、ステート信号Ｐｓｎを基に、Ｓ読み時及びＮ読み時のいずれであるかを判断する。信号処理部１０９は、ステート信号Ｐｓｎがローレベルである場合には、Ｎ読み時であると判断し、入力したデジタル値Ｃはリセットに基づく信号であるので、ステップＳ５０３に進む。これに対し、信号処理部１０９は、ステート信号Ｐｓｎがハイレベルである場合には、Ｓ読み時であると判断し、入力したデジタル値Ｃは光電変換に基づく信号であるので、ステップＳ５０２に進む。
【００３１】
ステップＳ５０２では、信号処理部１０９は、カウンタ１０５の１ビットメモリの値が１及び０のいずれであるかを判断する。信号処理部１０９は、カウンタ１０５の１ビットメモリの値が１である場合には、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合（低輝度）であるので、ステップＳ５０４に進む。これに対し、信号処理部１０９は、カウンタ１０５の１ビットメモリの値が０である場合には、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合（高輝度）であるので、ステップＳ５０５に進む。
【００３２】
ステップＳ５０３では、信号処理部１０９は、入力されたデジタル値Ｃを補正せず、デジタル値Ｃをそのまま最終デジタル値とし、補正処理を終了する。ステップＳ５０４では、信号処理部１０９は、デジタル値Ｃｔｈからデジタル値Ｃを減算した値を最終デジタル値とし、補正処理を終了する。ステップＳ５０５では、信号処理部１０９は、デジタル値Ｃにｋを乗算し、その乗算結果にデジタル値Ｃｔｈを加算した値を最終デジタル値とし、補正処理を終了する。
【００３３】
図６は、ある一行の画素１１０を読み出す際のアナログ信号電位Ｖｌｎと参照信号Ｐｓｌｏｐｅ１，Ｐｓｌｏｐｅ２とカウンタ１０５の出力値を示すタイミングチャートであり、固体撮像装置の駆動方法を示す。図６では、Ｓ読み時のアナログ信号電位Ｖｌｎが閾値電位Ｖｔｈよりも大きい列の画素１１０を読み出す際のタイミングチャートを示している。Ｎ読みは、時刻Ｔ６０４より前のステート信号Ｐｓｎがローレベルの期間で行われる。Ｓ読みは、時刻Ｔ６０４より後のステート信号Ｐｓｎがハイレベルの期間で行われる。
【００３４】
まず、時刻Ｔ６０１の前では、画素１１０が正の電源電位にリセットされるリセットが解除され、列信号線１０１のアナログ信号電位Ｖｌｎは、正の電源電位に対してノイズ分低下した電位になっている。比較回路１０４は、アナログ信号電位Ｖｌｎと閾値電位Ｖｔｈの比較を行う。アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きいので、スイッチ２０１がオンし、信号線Ａが比較器２０４のマイナス入力端子に接続される。ステート信号ＰｓｎがＮ読みを示すローレベルであるので、スイッチ２０７がオンし、比較器２０４の出力信号はそのままカウンタ１０５の制御端子に出力される。
【００３５】
時刻Ｔ６０１では、ステート信号ＰｓｎがＮ読みを示すローレベルであるので、ＤＡＣ１０６は、第１の参照信号Ｐｓｌｏｐｅ１の生成を開始し、第１の参照信号Ｐｓｌｏｐｅ１を信号線Ａに出力する。時刻Ｔ６０１では、信号線Ａは、第１の参照信号Ｐｓｌｏｐｅ１の開始電位ｎＩＲ１になり、カウンタ１０５は、カウント値のカウントを開始する。時刻Ｔ６０１〜Ｔ６０３では、第１の参照信号Ｐｓｌｏｐｅ１は、時間経過と共に線形に小さくなる。時刻Ｔ６０３では、信号線Ａは、第１の参照信号Ｐｓｌｏｐｅ１の終了電位Ｖｎになる。
【００３６】
時刻Ｔ６０１〜Ｔ６０３では、アナログデジタル変換器１０３は、Ｎ読み時のアナログデジタル変換を行う。時刻Ｔ６０２では、アナログ信号電位Ｖｌｎと第１の参照信号Ｐｓｌｏｐｅ１の大小関係が逆転するので、比較器２０４の出力信号は、ローレベルからハイレベルに反転する。すると、カウンタ１０５は、カウント値のカウントを終了し、その時のカウント値を保持する。
【００３７】
次に、時刻Ｔ６０３〜Ｔ６０４では、水平選択回路１０７は、各列の水平転送スイッチ１０８を列順にオンにする。各列のカウンタ１０５に保持されているカウント値は、列順に、端子Ｏｕｔを介して、信号処理部１０９にデジタル値Ｃとして出力される。信号処理部１０９は、図５のステップＳ５０３に示したように、デジタル値Ｃをそのまま最終デジタル値とする。
【００３８】
以上のように、Ｎ読み時では、アナログ信号電位Ｖｌｎは、正の電源電位に近い電位になるので、第１の参照信号Ｐｓｌｏｐｅ１は開始電位から終了電位Ｖｎまで線形に小さくすることで、カウンタ１０５のカウント期間Ｔ６０１〜Ｔ６０２が短くなる。これにより、消費電力を低減することができる。
【００３９】
時刻Ｔ６０４では、ステート信号Ｐｓｎがローレベルからハイレベルに反転し、Ｎ読みからＳ読みに切り換わる。カウンタ１０５のカウント値は、リセットされる。画素１１０は、光電変換に基づく光信号を列信号線１０１に出力する。列信号線１０１のアナログ信号電位Ｖｌｎは、正の電源電位に対してノイズ及び光電変換信号分低下した電位になる。比較回路１０４は、アナログ信号電位Ｖｌｎと閾値電位Ｖｔｈの比較を行う。アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きいので、スイッチ２０１がオンし、信号線Ａが比較器２０４のマイナス入力端子に接続される。ステート信号ＰｓｎがＳ読みを示すハイレベルであるので、スイッチ２０６がオンし、比較器２０４の出力信号の論理反転信号がカウンタ１０５の制御端子に出力される。
【００４０】
その後、アナログ信号電位Ｖｌｎが十分静定した時刻Ｔ６０５〜Ｔ６０７では、アナログデジタル変換器１０３は、Ｓ読み時のアナログデジタル変換を行う。時刻Ｔ６０５では、ステート信号ＰｓｎがＳ読みを示すハイレベルであるので、ＤＡＣ１０６は、第２の参照信号Ｐｓｌｏｐｅ２の生成を開始し、第２の参照信号Ｐｓｌｏｐｅ２を信号線Ａに出力する。時刻Ｔ６０５では、信号線Ａは、第２の参照信号Ｐｓｌｏｐｅ２の開始電位Ｖｔｈになり、カウンタ１０５は、カウント値のカウントを開始する。時刻Ｔ６０５〜Ｔ６０７では、第２の参照信号Ｐｓｌｏｐｅ２は、時間経過と共に線形に大きくなる。時刻Ｔ６０７では、信号線Ａは、第２の参照信号Ｐｓｌｏｐｅ２の終了電位ｎＩＲ１になる。
【００４１】
時刻Ｔ６０６では、アナログ信号電位Ｖｌｎと第１の参照信号Ｐｓｌｏｐｅ１の大小関係が逆転するので、比較器２０４の出力信号は、ハイレベルからローレベルに反転する。すると、カウンタ１０５は、カウント値のカウントを終了し、その時のカウント値を保持する。この時、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きいので、カウンタ１０５の１ビットメモリには、１が保持される。
【００４２】
次に、時刻Ｔ６０７以降では、水平選択回路１０７は、各列の水平転送スイッチ１０８を列順にオンにする。各列のカウンタ１０５に保持されているカウント値は、列順に、端子Ｏｕｔを介して、信号処理部１０９にデジタル値Ｃとして出力される。信号処理部１０９は、図５のステップＳ５０４に示したように、デジタル値Ｃｔｈからデジタル値Ｃを減算した値を最終デジタル値とする。その後、信号処理部１０９は、Ｓ読み時の最終デジタル値とＮ読み時の最終デジタル値の差分を、ノイズを除去した画素信号として出力する。
【００４３】
以上のように、Ｓ読み時では、アナログ信号電位Ｖｌｎは、閾値電位Ｖｔｈに近い場合が統計的に多いので、第２の参照信号Ｐｓｌｏｐｅ２は開始電位Ｖｔｈから終了電位まで線形に大きくすることで、カウンタ１０５のカウント期間Ｔ６０５〜Ｔ６０６が短くなる。これにより、消費電力を低減することができる。
【００４４】
図７は、ある一行の画素１１０を読み出す際のアナログ信号電位Ｖｌｎと参照信号Ｐｓｌｏｐｅ１，Ｐｓｌｏｐｅ３とカウンタ１０５の出力値を示すタイミングチャートであり、固体撮像装置の駆動方法を示す。図７では、Ｓ読み時のアナログ信号電位Ｖｌｎが閾値電位Ｖｔｈよりも小さい列の画素１１０を読み出す際のタイミングチャートを示している。Ｎ読みは、時刻Ｔ７０４より前のステート信号Ｐｓｎがローレベルである期間で行われる。時刻Ｔ７０４より前のＮ読みの動作は、図６の時刻Ｔ６０４より前のＮ読みの動作と同じである。
【００４５】
Ｓ読みは、時刻Ｔ７０４より後のステート信号Ｐｓｎがハイレベルの期間で行われる。時刻Ｔ７０４では、ステート信号Ｐｓｎがローレベルからハイレベルに反転し、Ｎ読みからＳ読みに切り換わる。カウンタ１０５のカウント値は、リセットされる。画素１１０は、光電変換に基づく光信号を列信号線１０１に出力する。列信号線１０１のアナログ信号電位Ｖｌｎは、正の電源電位に対してノイズ及び光電変換信号分低下した電位になる。比較回路１０４は、アナログ信号電位Ｖｌｎと閾値電位Ｖｔｈの比較を行う。アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さいので、スイッチ２０２がオンし、信号線Ｂが比較器２０４のマイナス入力端子に接続される。また、スイッチ２０７がオンし、比較器２０４の出力信号がそのままカウンタ１０５の制御端子に出力される。
【００４６】
その後、アナログ信号電位Ｖｌｎが十分静定した時刻Ｔ７０５〜Ｔ７０７では、アナログデジタル変換器１０３は、Ｓ読み時のアナログデジタル変換を行う。時刻Ｔ７０５では、ステート信号ＰｓｎがＳ読みを示すハイレベルであるので、ＤＡＣ１０６は、第３の参照信号Ｐｓｌｏｐｅ３の生成を開始し、第３の参照信号Ｐｓｌｏｐｅ３を信号線Ｂに出力する。時刻Ｔ７０５では、信号線Ｂは、第３の参照信号Ｐｓｌｏｐｅ２の開始電位Ｖｔｈになり、カウンタ１０５は、カウント値のカウントを開始する。時刻Ｔ７０５〜Ｔ７０７では、第３の参照信号Ｐｓｌｏｐｅ３は、時間経過と共に線形に小さくなる。時刻Ｔ７０７では、信号線Ｂは、第３の参照信号Ｐｓｌｏｐｅ３の終了電位Ｖｆになる。
【００４７】
時刻Ｔ７０６では、アナログ信号電位Ｖｌｎと第１の参照信号Ｐｓｌｏｐｅ１の大小関係が逆転するので、比較器２０４の出力信号は、ローレベルからハイレベルに反転する。すると、カウンタ１０５は、カウント値のカウントを終了し、その時のカウント値を保持する。この時、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さいので、カウンタ１０５の１ビットメモリには、０が保持される。
【００４８】
次に、時刻Ｔ７０７以降では、水平選択回路１０７は、各列の水平転送スイッチ１０８を列順にオンにする。各列のカウンタ１０５に保持されているカウント値は、列順に、端子Ｏｕｔを介して、信号処理部１０９にデジタル値Ｃとして出力される。信号処理部１０９は、図５のステップＳ５０５に示したように、デジタル値Ｃにｋを乗算し、その乗算結果にデジタル値Ｃｔｈを加算した値を最終デジタル値とする。その後、信号処理部１０９は、Ｓ読み時の最終デジタル値とＮ読み時の最終デジタル値の差分を、ノイズを除去した画素信号として出力する。
【００４９】
以上のように、Ｓ読み時では、アナログ信号電位Ｖｌｎは、閾値電位Ｖｔｈに近い場合が統計的に多いので、第３の参照信号Ｐｓｌｏｐｅ３は開始電位Ｖｔｈから終了電位まで線形に大きくすることで、カウンタ１０５のカウント期間Ｔ７０５〜Ｔ７０６が短くなる。これにより、消費電力を低減することができる。
【００５０】
比較回路１０４が比較する第２の参照信号Ｐｓｌｏｐｅ２の比較範囲と比較回路１０４が比較する第３の参照信号Ｐｓｌｏｐｅ３の比較範囲は、相互に異なる。第２の参照信号Ｐｓｌｏｐｅ２の傾きの絶対値と第３の参照信号Ｐｓｌｏｐｅ３の傾きの絶対値は、相互に異なる。図７のＳ読み時のようにアナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合に画素１１０が受光した光の輝度は、図６のＳ読み時のようにアナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合に画素１１０が受光した光の輝度よりも高い。第３の参照信号Ｐｓｌｏｐｅ３の傾きの絶対値は、第２の参照信号Ｐｓｌｏｐｅ２の傾きの絶対値より大きい。
【００５１】
本実施形態によれば、Ｓ読み時に、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合には、図６のように、第２の参照信号Ｐｓｌｏｐｅ２は開始電位Ｖｔｈから終了電位ｎＩＲ１まで線形に大きくなる。これに対し、Ｓ読み時に、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合には、図７のように、第３の参照信号Ｐｓｌｏｐｅ３は開始電位Ｖｔｈから終了電位Ｖｆまで線形に小さくなる。したがって、本実施形態は、参照信号が開始電位Ｖｆから終了電位ｎＩＲ１まで線形に変化する場合に比べ、アナログデジタル変換時間を短くすることができる。
【００５２】
また、本実施形態は、第３の参照信号Ｐｓｌｏｐｅ３の傾きの絶対値を第２の参照信号Ｐｓｌｏｐｅ２の傾きの絶対値より大きくすることにより、図７の高輝度時の画素信号のアナログデジタル変換時間を短くすることができる。また、図６のように、視認しやすい暗部の信号域では、第２の参照信号Ｐｓｌｏｐｅ２の傾きの絶対値を第３の参照信号Ｐｓｌｏｐｅ３の傾きの絶対値より小さくする。これにより、クロック信号を高周波数化することなく、高分解能にアナログデジタル変換を行うことが可能となる。また、図７では、アナログデジタル変換時間の高速化の為に、明部の信号域では、第３の参照信号Ｐｓｌｏｐｅ３の傾きの絶対値が第２の参照信号Ｐｓｌｏｐｅ２の傾きの絶対値より大きくなる。しかし、明部の信号域では光ショットノイズが増加するので、暗部に対してアナログデジタル変換の分解能が落ちることに対する画質への影響は殆どない。
【００５３】
（第２の実施形態）
第１の実施形態では、閾値電位Ｖｔｈを固定としたが、被写体に応じて閾値電位Ｖｔｈを可変にできるようにしてもよい。本発明の第２の実施形態では、測光センサを設け、測光センサの結果に応じて、閾値電位Ｖｔｈと参照信号の傾きを変更する実施形態を示す。
【００５４】
図８は、本発明の第２の実施形態に係る固体撮像装置の構成例を示すブロック図である。本実施形態の固体撮像装置（図８）は、第１の実施形態の固体撮像装置（図１）に対して、ＤＡＣ１０６の代わりにＤＡＣ８０６を設け、測光センサ８１０及び測光演算部８１１を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。測光センサ８１０は、被写体の輝度（明るさ）を検出し、検出した輝度を測光演算部８１１に出力する。測光演算部８１１は、測光センサ８１０により検出された被写体の輝度を基に、被写体が適正露出（基準値）より明るい被写体及び暗い被写体のいずであるかを判断し、その判断結果をＤＡＣ８０６に出力する。この時、測光演算部８１１は、判断結果に応じて、適正露出より暗い被写体の場合は閾値電位ＶｔｈをＶｔｈ１に設定し、適正露出より明るい被写体の場合は閾値電位ＶｔｈをＶｔｈ１よりも低いＶｔｈ２に設定する。
【００５５】
図９は、図８のＤＡＣ８０６の構成例を示す回路図である。ＤＡＣ８０６は、略線形のスロープ信号である参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ５を生成し、参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ３のいずれかを信号線Ａに出力し、参照信号Ｐｓｌｏｐｅ４及びＰｓｌｏｐｅ５のいずれかを信号線Ｂに出力する。図９のＤＡＣ８０６は、図３のＤＡＣ１０６に対して、抵抗Ｒ１及びＲ２の代わりに、抵抗器Ｒａ１，Ｒａ２，Ｒｂ１，Ｒｂ２及びスイッチＳａ１，Ｓａ２，Ｓｂ１，Ｓｂ２を設けたものである。以下、図９のＤＡＣ８０６が図３のＤＡＣ１０６と異なる点を説明する。
【００５６】
スイッチＳａ１及び抵抗Ｒａ１の直列接続回路は、信号線Ａ及びグランド電位ノード間に接続される。スイッチＳａ２及び抵抗Ｒａ２の直列接続回路は、信号線Ａ及びグランド電位ノード間に接続される。スイッチＳｂ１及び抵抗Ｒｂ１の直列接続回路は、信号線Ｂ及びグランド電位ノード間に接続される。スイッチＳｂ２及び抵抗Ｒｂ２の直列接続回路は、信号線Ｂ及びグランド電位ノード間に接続される。
【００５７】
抵抗Ｒｂ１の抵抗定数は、抵抗Ｒａ１の抵抗定数のｇ倍である。抵抗Ｒｂ２の抵抗定数は、抵抗Ｒａ２の抵抗定数のｈ倍である。また、抵抗Ｒａ１に対する抵抗Ｒｂ１の抵抗比ｇは、閾値電位Ｖｔｈ１によって一義的に決まる。黒レベル電位から閾値電位Ｖｔｈ１の差に対する閾値電位Ｖｔｈ１と飽和レベルの差の比と、抵抗Ｒａ１に対する抵抗Ｒｂ１の抵抗比は同じｇとなる。同様に、抵抗Ｒａ２に対する抵抗Ｒｂ２の抵抗比ｈは、閾値電位Ｖｔｈ２によって一義的に決まる。黒レベル電位から閾値電位Ｖｔｈ２の差に対する閾値電位Ｖｔｈ２と飽和レベルの差の比と、抵抗Ｒａ２に対する抵抗Ｒｂ２の抵抗比は同じｈとなる。
【００５８】
スイッチＳａ１，Ｓａ２，Ｓｂ１，Ｓｂ２は、測光演算部８１１によって制御される。測光演算部８１１は、被写体が適正露出よりも暗い場合はスイッチＳａ１及びＳｂ１をオン状態にし、スイッチＳａ２及びＳｂ２をオフ状態にする。逆に、測光演算部８１１は、被写体が適正露出よりも明るい場合はスイッチＳａ１及びＳｂ１をオフ状態にし、スイッチＳａ２及びＳｂ２をオン状態にする。
【００５９】
図１０は、参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ５の開始電位と終了電位等をオンする単位ブロック３０１の個数ｉ，ｐ，ｑと定電流値Ｉと抵抗定数Ｒａ１，Ｒａ２，Ｒｂ１，Ｒｂ２で示した図である。電位ＶｎはＮ読み時の終了電位である。電位Ｖｆは、飽和時の列信号線１０１の電位である。ｎは全ての単位ブロック３０１の数である。ｉは第１の参照信号Ｐｓｌｏｐｅ1が電位Ｖｎになる時にオンしている単位ブロック３０１の数である。ｐは第２の参照信号Ｐｓｌｏｐｅ２が閾値電位Ｖｔｈ１になる時にオンしている単位ブロック３０１の数である。ｑは第３の参照信号Ｐｓｌｏｐｅ３が閾値電位Ｖｔｈ２になる時にオンしている単位ブロック３０１の数である。ｇは抵抗Ｒａ１に対する抵抗Ｒａ２の抵抗比である。ｈは抵抗Ｒｂ１に対する抵抗Ｒｂ２の抵抗比を示している。
【００６０】
第１の参照信号Ｐｓｌｏｐｅ１は、第１の実施形態と同様に、Ｎ読み時の参照信号である。第１の参照信号Ｐｓｌｏｐｅ１の開始電位は、ｎ個のスイッチＳ１１〜Ｓ１ｎを全てオンした時の信号線Ａの電位ｎＩＲａ１である。そこから、順次、オフするスイッチＳ１を一個ずつ増やしていく。第１の参照信号Ｐｓｌｏｐｅ１の終了電位は、ｉ個のスイッチＳ１がオンしている時の信号線Ａの電位ｉＩＲａ１（＝Ｖｎ）である。第１の参照信号Ｐｓｌｏｐｅ１の傾きを−αとする。
【００６１】
第２の参照信号Ｐｓｌｏｐｅ２は、Ｓ読み時において、被写体が適正露出よりも暗い場合の閾値電位Ｖｔｈ１に対してアナログ信号電位Ｖｌｎが大きい場合に用いる参照信号である。第２の参照信号Ｐｓｌｏｐｅ２の開始電位は、ｐ個のスイッチＳ１がオンしている時の信号線Ａの電位ｐＩＲａ１（＝Ｖｔｈ１）である。そこから、順次、オンするスイッチＳ１を一個ずつ増やしていく。第２の参照信号Ｐｓｌｏｐｅ２の終了電位は、全てのスイッチＳ１がオンしている時の信号線Ａの電位ｎＩＲａ１である。第２の参照信号Ｐｓｌｏｐｅ２の傾きは、第１の参照信号Ｐｓｌｏｐｅ１に対して、絶対値が同じであり、極性が異なり、αとなる。
【００６２】
第３の参照信号Ｐｓｌｏｐｅ３は、Ｓ読み時において、被写体が適正露出よりも明るい場合の閾値電位Ｖｔｈ２に対してアナログ信号電位Ｖｌｎが大きい場合に用いる参照信号である。第３の参照信号Ｐｓｌｏｐｅ３の開始電位は、ｑ個のスイッチＳ１がオンしている時の信号線Ａの電位ｑＩＲａ２（＝Ｖｔｈ２）である。そこから、順次、オフするスイッチＳ１を一個ずつ増やしていく。第３の参照信号Ｐｓｌｏｐｅ３の終了電位は、全てのスイッチＳ１がオンしている時の信号線Ａの電位ｎＩＲａ１である。第３の参照信号Ｐｓｌｏｐｅ３の傾きをβとする。第３の参照信号Ｐｓｌｏｐｅ３は、抵抗Ｒａ１よりも抵抗定数が大きい抵抗Ｒａ２を用いている為、第３の参照信号Ｐｓｌｏｐｅ３の傾きβは第２の参照信号Ｐｓｌｏｐｅ２の傾きαより大きい傾きとなる。
【００６３】
第４の参照信号Ｐｓｌｏｐｅ４は、Ｓ読み時において、被写体が適正露出よりも暗い場合の閾値電位Ｖｔｈ２に対してアナログ信号電位Ｖｌｎが小さい場合に用いる参照信号である。第４の参照信号Ｐｓｌｏｐｅ４の開始電位は、ｐ／ｇ個のスイッチＳ２がオンしている時の信号線Ｂの電位（ｐ／ｇ）ＩＲｂ１（＝Ｖｔｈ２）である。そこから、順次、オフするスイッチＳ２を一個ずつ増やしていく。第４の参照信号Ｐｓｌｏｐｅ４の終了電位は電位Ｖｆである。第４の参照信号Ｐｓｌｏｐｅ４の傾きは、抵抗Ｒａ１に対してｇ倍の抵抗定数である抵抗Ｒｂ１を用いているので、−ｇαとなる。第４の参照信号Ｐｓｌｏｐｅ４の傾きは、第２の参照信号Ｐｓｌｏｐｅ２の傾きに対して、極性が異なり、絶対値がｇ倍である。
【００６４】
第５の参照信号Ｐｓｌｏｐｅ５は、Ｓ読み時において、被写体が適正露出よりも明るい場合の閾値電位Ｖｔｈ２に対してアナログ信号電位Ｖｌｎが小さい場合に用いる参照信号である。第５の参照信号Ｐｓｌｏｐｅ５の開始電位は、ｑ／ｈ個のスイッチＳ２がオンしている時の信号線Ｂの電位（ｑ／ｈ）ＩＲｂ２（＝Ｖｔｈ２）である。そこから、順次、オフするスイッチＳ２を一個ずつ増やしていく。第５の参照信号Ｐｓｌｏｐｅ５の終了電位は、電位Ｖｆである。第５の参照信号Ｐｓｌｏｐｅ５の傾きは、抵抗Ｒａ２に対してｈ倍の抵抗定数である抵抗Ｒｂ２を用いているので、−ｈβとなる。第５の参照信号Ｐｓｌｏｐｅ５の傾きは、第３の参照信号Ｐｓｌｏｐｅ３の傾きに対して、極性が異なり、絶対値がｈ倍である。
【００６５】
参照信号Ｐｓｌｏｐｅ２，Ｐｓｌｏｐｅ３，Ｐｓｌｏｐｅ４，Ｐｓｌｏｐｅ５の傾きの絶対値は、相互に異なる。
【００６６】
図１１は、本実施形態の参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ５を示す図である。まず、Ｎ読み時のアナログデジタル変換が開始するまでの間に、測光センサ８１１は被写体の輝度を検出する。測光演算部８１１は、被写体が適正露出よりも暗い場合には閾値電位ＶｔｈをＶｔｈ１に設定し、被写体が適正露出よりも明るい場合には閾値電位ＶｔｈをＶｔｈ２に設定する。
【００６７】
Ｎ読みが開始し、Ｎ読み時のアナログデジタル変換期間では、測光演算部８１１は、スイッチＳａ１をオン状態にする。信号線Ａには、第１の参照信号Ｐｓｌｏｐｅ１が出力される。
【００６８】
次に、Ｓ読みのアナログデジタル変換が開始する。測光演算部８１１は、被写体が適正露出よりも暗い場合はスイッチＳａ１及びＳｂ１をオン状態にし、スイッチＳａ２及びＳｂ２をオフ状態にする。これにより、信号線Ａには第２の参照信号Ｐｓｌｏｐｅ２が出力され、信号線Ｂには第４の参照信号Ｐｓｌｏｐｅ４が出力される。閾値電位ＶｔｈはＶｔｈ１に設定されている。アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈ１より大きい第１の範囲内である場合には、比較器２０４は、アナログ信号電位Ｖｌｎと信号線Ａの第２の参照信号Ｐｓｌｏｐｅ２を比較し、比較器２０４の出力信号の論理反転信号がカウンタ１０５の制御端子に入力される。また、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈ１より小さい第２の範囲内である場合には、比較器２０４は、アナログ信号電位Ｖｌｎと信号線Ｂの第４の参照信号Ｐｓｌｏｐｅ４を比較し、比較器２０４の出力信号がそのままカウンタ１０５の制御端子に入力される。
【００６９】
これに対し、測光演算部８１１は、被写体が適正露出よりも明るい場合はスイッチＳａ１及びＳｂ１をオフ状態にし、スイッチＳａ２及びＳｂ２をオン状態にする。これにより、信号線Ａには第３の参照信号Ｐｓｌｏｐｅ３が出力され、信号線Ｂには第５の参照信号Ｐｓｌｏｐｅ１が出力される。閾値電位ＶｔｈはＶｔｈ２に設定されている。アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈ２より大きい第３の範囲内である場合には、比較器２０４は、アナログ信号電位Ｖｌｎと信号線Ａの第３の参照信号Ｐｓｌｏｐｅ３を比較し、比較器２０４の出力信号の論理反転信号がカウンタ１０５の制御端子に入力される。また、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈ２より小さい第４の範囲内である場合には、比較器２０４は、アナログ信号電位Ｖｌｎと信号線Ｂの第５の参照信号Ｐｓｌｏｐｅ５を比較し、比較器２０４の出力信号がそのままカウンタ１０５の制御端子に入力される。
【００７０】
その他の点については、本実施形態は、第１の実施形態と同様の動作を行う。本実施形態によれば、被写体の輝度に応じて閾値電位Ｖｔｈを変えることが可能となる。これによって、被写体の輝度に適したアナログデジタル変換となるので、被写体の輝度に依らず高画質な画像を得ることができる。また、本実施形態では、被写体の輝度を適正露出より明るいか暗いかで閾値電位Ｖｔｈを二値制御したが、これに限らず三値以上の制御を行ってもよい。また、本実施形態では、測光センサ８１０による被写体の輝度に応じて、閾値電位Ｖｔｈを変更したが、これに限定されない。例えば、閾値電位Ｖｔｈ１を用いるアナログデジタル変換を暗部高画質モード（第１のモード）、閾値電位Ｖｔｈ２を用いるアナログデジタル変換を通常モード（第２のモード）とし、ユーザーに選択してもらってもよい。
【００７１】
（第３の実施形態）
第１の実施形態ではＳ読み時の参照信号Ｐｓｌｏｐｅ２及びＰｓｌｏｐｅ３は傾きの極性が異なる例を示したが、これに限定されない。本発明の第３の実施形態では、第１の実施形態の参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ３の傾きの極性が同一である例を示す。以下、第３の実施形態が第１の実施形態と異なる点を説明する。
【００７２】
本実施形態では、参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ３の傾きの極性がすべて同一であることから、比較開始時のアナログ信号電位Ｖｌｎと参照信号の大小関係は変わらない。その為、第１の実施形態の図２で示したアナログ信号電位Ｖｌｎと参照信号の比較を行う比較器２０４の出力信号を反転させるためのスイッチ２０６，２０７、インバータ２０８，２０９、論理積回路２０５が不要となる。
【００７３】
図１２は、本発明の第３の実施形態に係る比較回路１０４の構成例を示す回路図である。図１２の比較回路１０４は、図２の比較回路１０４に対して、スイッチ２０６，２０７、インバータ２０８，２０９、論理積回路２０５を削除したものである。比較回路１０４は、アナログ信号電位Ｖｌｎと閾値電位Ｖｔｈとの大小関係に応じて信号線Ａと信号線Ｂのどちらを参照信号とするかを選択するための比較器２００、スイッチ２０１，２０２、インバータ２０３を有する。さらに、比較回路１０４は、選択された参照信号とアナログ信号電位Ｖｌｎとを比較するための比較器２０４を有する。比較器２０４の出力信号は、常に、そのままカウンタ１０５の制御端子に入力される。
【００７４】
図１３は、本実施形態に係る参照信号Ｐｓｌｏｐｅ１〜Ｐｓｌｏｐｅ３のそれぞれの開始電位と終了電位等をオンする単位ブロックの個数ｉ，ｊと定電流値Ｉと抵抗定数Ｒ１，Ｒ２で示した図である。本実施形態（図１３）の第１の参照信号Ｐｓｌｏｐｅ１は、第１の実施形態（図４）の第１の参照信号Ｐｓｌｏｐｅ１と同じである。また、本実施形態（図１３）の第３の参照信号Ｐｓｌｏｐｅ３は、第１の実施形態（図４）の第３の参照信号Ｐｓｌｏｐｅ３と同じである。本実施形態（図１３）の第２の参照信号Ｐｓｌｏｐｅ２は、第１の実施形態（図４）の第２の参照信号Ｐｓｌｏｐｅ２と傾きが異なる。以下、本実施形態（図１３）の第２の参照信号Ｐｓｌｏｐｅを説明する。
【００７５】
第２の参照信号Ｐｓｌｏｐｅ２は、Ｓ読み時において、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合に用いる参照信号である。第２の参照信号Ｐｓｌｏｐｅ２の開始電位は、全てのスイッチＳ１がオンしている時の信号線Ａの電位ｎＩＲ１である。そこから、順次。オフするスイッチＳ１を一個ずつ増やしていく。第２の参照信号Ｐｓｌｏｐｅ２の終了電位は、ｊ個のスイッチＳ１がオンしている時の信号線Ａの電位ｊＩＲ１（＝Ｖｔｈ）である。第２の参照信号Ｐｓｌｏｐｅ２の傾きは、第１の参照信号Ｐｓｌｏｐｅ１と同じく−αである。
【００７６】
図１４は、本実施形態に係る信号処理部１０９の補正処理を示すフローチャートである。信号処理部１０９が端子Ｏｕｔから入力するデジタル値をＣとし、閾値電位Ｖｔｈに対応するデジタル値をＣｔｈとする。ステップＳ１４０１では、Ｓ読み時において、信号処理部１０９は、カウンタ１０５の１ビットメモリの値が１及び０のいずれであるかを判断する。信号処理部１０９は、カウンタ１０５の１ビットメモリの値が１である場合には、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより大きい場合（低輝度）であるので、ステップＳ１４０２に進む。これに対し、信号処理部１０９は、カウンタ１０５の１ビットメモリの値が０である場合には、アナログ信号電位Ｖｌｎが閾値電位Ｖｔｈより小さい場合（高輝度）であるので、ステップＳ１４０３に進む。
【００７７】
ステップＳ１４０２では、信号処理部１０９は、入力されたデジタル値Ｃを補正せず、デジタル値Ｃをそのまま最終デジタル値とし、補正処理を終了する。ステップＳ１４０３では、信号処理部１０９は、デジタル値Ｃにｋを乗算し、その乗算結果にデジタル値Ｃｔｈを加算した値を最終デジタル値とし、補正処理を終了する。なお、Ｎ読み時には、第１の実施形態（図５）のステップＳ５０３と同様に、信号処理部１０９は、入力されたデジタル値Ｃを補正せず、デジタル値Ｃをそのまま最終デジタル値とし、補正処理を終了する。
【００７８】
図１５は、本実施形態に係る参照信号を示す図である。本実施形態では、第１の実施形態と同様に、Ｎ読み時には第１の参照信号Ｐｓｌｏｐｅ１が用いられ、Ｓ読み時には第２の参照信号Ｐｓｌｏｐｅ２又は第３の参照信号Ｐｓｌｏｐｅ３が用いられる。第１の参照信号Ｐｓｌｏｐｅ１は、第１の実施形態（図６及び図７）の第１の参照信号Ｐｓｌｏｐｅ１と同じである。第３の参照信号Ｐｓｌｏｐｅ３は、第１の実施形態（図７）の第３の参照信号Ｐｓｌｏｐｅ３と同じである。
【００７９】
第２の参照信号Ｐｓｌｏｐｅ２は、第１の実施形態（図６）の第２の参照信号Ｐｓｌｏｐｅ２に対して、傾きの極性が異なる。第２の参照信号Ｐｓｌｏｐｅ２は、開始電位ｎＩＲ１から終了電位Ｖｔｈまで線形に小さくなる。第２の参照信号Ｐｓｌｏｐｅ２の傾きは−αである。
【００８０】
本実施形態では、第１の実施形態と同様に、第３の参照信号Ｐｓｌｏｐｅ３の傾きの絶対値を大きくすることにより、高輝度時の画素信号のアナログデジタル変換時間の高速化が可能となる。また、視認しやすい暗部の信号域では、第２の参照信号Ｐｓｌｏｐｅ２の傾きの絶対値を小さくすることで、クロック周波数を高周波数化することなく、高分解能にアナログデジタル変換を行うことが可能となる。
【００８１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００８２】
１０３  アナログデジタル変換器、１０４  比較回路、１０５  カウンタ、１１０  画素
【図１】
2016184869.tif 000003
【図２】
2016184869.tif 000004
【図３】
2016184869.tif 000005
【図４】
2016184869.tif 000006
【図５】
2016184869.tif 000007
【図６】
2016184869.tif 000008
【図７】
2016184869.tif 000009
【図８】
2016184869.tif 000010
【図９】
2016184869.tif 000011
【図１０】
2016184869.tif 000012
【図１１】
2016184869.tif 000013
【図１２】
2016184869.tif 000014
【図１３】
2016184869.tif 000015
【図１４】
2016184869.tif 000016
【図１５】
2016184869.tif 000017