(57)【要約】【課題】トライアックを、最小単位の単体レベルのトランジスタにまで分離して特性の測定ができ、その良否を判定できるＴＥＧチップを提供すること。【解決手段】ＴＥＧチップ（１０）は、Ｎ型基板（３１０）と、Ｐ型拡散層（３２０，３３）と、Ｎ型拡散層（３４，３５，３６）と、第１電極（Ｔ１）と、第２電極（Ｔ２）と、ゲート電極（Ｇ）とを有するトライアックであって、上記Ｎ型基板（３１０）の電位を検出するテスト電極（７）を有する。【選択図】図４
2016184669.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ型基板と、Ｐ型拡散層と、Ｎ型拡散層と、第１電極と、第２電極と、ゲート電極とを有するトライアックであって、
上記Ｎ型基板の電位を検出するテスト電極を有することを特徴とするＴＥＧチップ。
【請求項２】
請求項１に記載のＴＥＧチップにおいて、
上記テスト電極が平面視において周辺領域に配置されていることを特徴とするＴＥＧチップ。
【請求項３】
請求項１または２に記載のＴＥＧチップを用いて、
上記トライアックを構成するサイリスタ素子を細分化したトランジスタの特性を測定して品質管理をすることを特徴とする品質管理方法。
【請求項４】
ウエハー面内の所定箇所に請求項１または２に記載の少なくとも１つのＴＥＧチップを配置していることを特徴とするウエハー。
【請求項５】
請求項１または２に記載のＴＥＧチップをウエハー面内のエリア毎に配置して、
上記ウエハー面内の上記エリア毎の良否を判定することを特徴とする品質管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＴＥＧ（Test Element Group）チップ、ウエハーおよびそれを用いた品質管理方法に関する。
【背景技術】
【０００２】
従来、ＴＥＧチップとしては、Ｎ型基板と、Ｐ型拡散層と、Ｎ型拡散層と、第１電極と、第２電極と、ゲート電極とを有するものがある（特許文献１：特開２０１３−７４１３３号公報）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−７４１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のＴＥＧチップでは、例えば、ＳＳＲ（Solid State Relay：無接点リレー）に使用するトライアックチップの品質管理に使用した場合、第１電極、第２電極およびゲート電極しか有さないため、トライアックを構成する２つのサイリスタ素子の特性の測定とその良否の判定しかできなくて、最小単位の単体レベルのトランジスタにまで分離して、トランジスタの特性の測定およびその良否の判定ができないという問題があった。
【０００５】
そのため、プロセスのバラツキや歩留まりの低下の原因の解明がしにくく、プロセス管理にフィードバックしにくい等の問題があった。具体的には、拡散プロファイルに依存するＮＰＮ型トランジスタの特性と、基板や表裏のパターンズレによる特性、パシベーションによる表面の影響も受けるＰＮＰ型トランジスタの特性との切り分けができなく、また、表裏の電極のオ―ミック抵抗も切り分けて測定できないという問題があった。
【０００６】
そこで、この発明の課題は、最小単位の単体レベルのトランジスタにまで分離して特性の測定ができ、その良否を判定できるＴＥＧチップを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、この発明のＴＥＧチップは、
Ｎ型基板と、Ｐ型拡散層と、Ｎ型拡散層と、第１電極と、第２電極と、ゲート電極とを有するトライアックであって、
上記Ｎ型基板の電位を検出するテスト電極を有することを特徴としている。
【０００８】
１実施形態では、
上記テスト電極が平面視において周辺領域に配置されている。
【０００９】
この発明の品質管理方法は、
上述のＴＥＧチップを用いて、
上記トライアックを構成するサイリスタ素子を細分化したトランジスタの特性を測定して品質管理をすることを特徴としている。
【００１０】
この発明のウエハーは、
上記ウエハー面内の所定箇所に上述の少なくとも１つのＴＥＧチップを配置していることを特徴としている。
【００１１】
この発明の品質管理方法は、
上述のＴＥＧチップをウエハー面内のエリア毎に配置して、
上記ウエハー面内の上記エリア毎の良否を判定することを特徴としている。
【発明の効果】
【００１２】
この発明のＴＥＧチップは、Ｎ型基板と、Ｐ型拡散層と、Ｎ型拡散層と、第１電極と、第２電極と、ゲート電極とを有するトライアックの上記Ｎ型基板の電位を検出するテスト電極を有するので、トライアックを構成する最小単位の単体レベルのトランジスタにまで分離して、そのトランジスタ等の特性の測定およびその良否の判定ができる。
【図面の簡単な説明】
【００１３】
【図１】図１は第１実施形態の本チップのパターンを示す平面図である。
【図２】図２は第１実施形態のＴＥＧチップのパターンを示す平面図である。
【図３】図３は、この第１実施形態の本チップの断面図である。
【図４】図４は、この第１実施形態のＴＥＧチップの断面図である。
【図５】図５は、本チップエリアとＴＥＧチップエリアとの関係を示す模式図である。
【図６】図６は、ウエハーに複数の本チップエリアと複数のＴＥＧチップエリアを配置したレイアウトを示す図である。
【発明を実施するための形態】
【００１４】
以下、この発明を図示の実施形態により詳細に説明する。
【００１５】
（第１実施形態）
図１は第１実施形態のトライアックの本チップ２０のパターンを示す平面図であり、図２は第１実施形態のＴＥＧチップ１０のパターンを示す平面図である。
【００１６】
図１に示すように、この第１実施形態の本チップ２０は、矩形のコーナを切除したような五角形状の第１電極としての表面電極Ｔ１を略中央に有する。この表面電極Ｔ１を取り囲む環状のフィールドエリア２，３，１４とチャンネルストッパー５を設けている。上記フィールドエリア１４は、コーナの全てが湾曲していて略同じ太さになっている。また、この本チップ２０の裏面には、第２電極としての裏面電極Ｔ２を設けている。
【００１７】
一方、図２に示すように、この第１実施形態のＴＥＧチップ１０は、略矩形で、図１に示す本チップ２０とは、テスト電極７を有する点と、テスト電極７の外側のフィールドエリア４のコーナ部４ａの形状が直角に屈曲して他の部分に比べて細幅になっている点とが異なる。
【００１８】
したがって、図２のＴＥＧチップ１０において、図１の本チップ２０の構成要素と同一構成要素については、図１の構成要素と同一参照番号を付して、詳しい説明は省略する。
【００１９】
このＴＥＧチップ１０の平面視において周辺領域に、後記するＮ型基板の電位を検出する略矩形のテスト電極７を設けている。このテスト電極７は、フィールドエリア４の直角に屈曲した細幅のコーナ部４ａの内側に位置する。
【００２０】
このように、上記テスト電極７がＴＥＧチップ１０の平面視において周辺領域に配置しているから、周辺領域のスペースを利用して、上記テスト電極７を無理なく配置することができる。特に、略矩形のＴＥＧチップ１０の最も外側のフィールドエリア４の直角に屈曲した細幅のコーナ部４ａの内側にテスト電極７を設けると、ＴＥＧチップ１０のコーナ部近くのスペースをより有効に利用できる。
【００２１】
なお、仮に、本チップ２０に、Ｎ型基板の電位を検出する略矩形のテスト電極７を設けると、チップサイズの拡大（コストアップ）になったり、同じサイズで作製すると、コーナ部のＡＬオーバーレイのＲ（アール）径が維持できずに耐圧の低下を招くため実用的では無い。
【００２２】
また、このＴＥＧチップ１０の裏面には、第２電極としての裏面電極Ｔ２を設けている。
【００２３】
図３は、この第１実施形態の本チップ２０の断面図であり、図４は、この第１実施形態のＴＥＧチップ１０の断面図である。
【００２４】
図３に示すように、本チップ２０は、Ｎ型基板３１と、素子分離部を兼ねるＰ型拡散層としてのＰ型ウエル３２と、Ｐ型拡散層としてのＰ型ウエル３３と、Ｎ型拡散層３４，３５，３６とを備えている。そして、上記Ｐ型ウエル３３とＮ型拡散層３４とに第１電極としての表面電極Ｔ１を接続し、上記Ｐ型ウエル３２とＮ型拡散層３６とに第２電極としての裏面電極Ｔ２を接続し、Ｎ型拡散層３５にゲート電極Ｇを接続している。
【００２５】
上記Ｐ型ウエル３２とＮ型基板３１とＰ型ウエル３３とＮ型拡散層３４とＮ型拡散層３５とは、モード１の第１サイリスタＳＣＲ１を構成し、上記Ｐ型ウエル３３とＮ型基板３１とＰ型ウエル３２とＮ型拡散層３６とＮ型拡散層３５とは、モード３の第２サイリスタＳＣＲ２を構成している。この第１および第２サイリスタＳＣＲ１，ＳＣＲ２でトライアックを構成している。図３において、矢印は電流の流れる方向である。
【００２６】
図４の断面図に示すＴＥＧチップ１０は、図３の断面図に示す本チップ２０とは、テスト電極７とコンタクト層７１を有する点と、Ｎ型基板３１０とＰ型ウエル３２０の形状が本チップ２０のＮ型基板３１およびＰ型ウエル３２の形状と図示のように異なる点のみが異なる。したがって、図４のＴＥＧチップ１０において、図３の本チップ２０の構成要素と同一構成要素については同一参照番号を付して、詳しい説明は省略する。
【００２７】
上記Ｐ型ウエル３３とＮ型基板３１０とＰ型ウエル３２０とＮ型拡散層３５とは、モード１のＰＮＰ型トランジスタ２１１を構成し、上記Ｎ型拡散層３４とＰ型ウエル３３とＮ型基板３１０とＮ型拡散層３５とは、モード１のＮＰＮ型トランジスタ２１２を構成し、上記Ｐ型ウエル３３とＮ型基板３１０とＰ型ウエル３２０とＮ型拡散層３５とは、モード３のＰＮＰ型トランジスタ２１３を構成し、上記Ｎ型拡散層３６とＰ型ウエル３２０とＮ型基板３１０とＮ型拡散層３５とは、モード３のＮＰＮ型トランジスタ２１４を構成している。
【００２８】
上記構成のＴＥＧチップ１０は、Ｎ型基板３１０の電位を検出するテスト電極７を有するから、トライアックを構成する最小単位の単体レベルのモード１のＰＮＰ型トランジスタ２１１，モード１のＮＰＮ型トランジスタ２１２，モード３のＰＮＰ型トランジスタ２１３，モード３のＮＰＮ型トランジスタ２１４にまで分離して、ｈＦＥ（電流増幅率）などの特性の測定およびその良否の判定を可能にすることができる。
【００２９】
（第２実施形態）
【００３０】
この第２実施形態では、上記本チップ２０およびＴＥＧチップ１０において、本チップ２０を従来通りのウエハーテストをする一方で、ＴＥＧチップ１０について、上記表面電極Ｔ１、裏面電極Ｔ２、ゲート電極Ｇおよびテスト電極７を利用して、トライアックの最小単位であるトランジスタ２１１，２１２，２１３，２１４のレベルまで細分化した特性項目を測定し、評価し、良否判定をする。
【００３１】
この特性項目は、ＶＴ（最大オン電圧）、ＲＧＫ（ゲート−カソード間挿入抵抗）、ＩＧＴ（最大ゲートトリガー電流）、ＶＧＴ（最大ゲートトリガー電圧）、ＩＨ（保持電流）、ｈＦＥ（電流増幅率（ＮＰＮトランジスタ））、ｈＦＥ（電流増幅率（ＰＮＰトランジスタ）、オーミック抵抗（表面）、オーミック抵抗（裏面）の（計９項目×双方向）である。上記（計９項目×双方向）の測定をして、評価すると、高度な品質管理をすることができる。
【００３２】
従来においては、テスト電極７が無かったから、上記ｈＦＥ（電流増幅率（ＮＰＮトランジスタ））、ｈＦＥ（電流増幅率（ＰＮＰトランジスタ）の測定および評価ができなかったのである。
【００３３】
なお、この第２実施形態では、ＩＤＲＭ（最大オフ電流）、ＶＤＲＡＭ（定格ピーク繰返しオフ電圧）の高電圧を印加するテストは行っていない。
【００３４】
このように、上記ＴＥＧチップ１０によれば、テスト電極７を有するから、上述の（計９項目×双方向）の測定ができて、
・量産安定化（不安定な工程の抽出と安定制御）
・高品質化（キズ、ダスト、特性分布外れチップの流出防止）
・高性能化（スペック強化により、より高性能な仕様にシフト）
・トレーサビリティーの強化
に寄与できる。
【００３５】
従来においては、ＴＥＧチップにテスト電極がなかったから、ＶＴ（最大オン電圧）、ＲＧＫ（ゲート−カソード間挿入抵抗）、ＩＤＲＭ（最大オフ電流）、ＶＤＲＡＭ（定格ピーク繰返しオフ電圧）、ＩＧＴ（最大ゲートトリガー電流）、ＶＧＴ（最大ゲートトリガー電圧）、ＩＨ（保持電流）の（計７項目×双方向）しか測定できないため、このようなことができなかったのである。
【００３６】
（第３実施形態）
図５は、第３実施形態を示し、チップエリア５０とＴＥＧチップエリア５５との関係を示す模式図であり、上記本チップエリア５０には、図１および３に示す本チップ２０が複数個配列されており、ＴＥＧチップエリア５５には所定数、つまり、少なくとも１つの図１および４に示すＴＥＧチップ１０が配置されている。
【００３７】
図６は、ウエハー３００に複数の本チップエリア５０と複数のＴＥＧチップエリア５５を配置したレイアウトの例を示す図である。上記ＴＥＧチップエリア５５は、本チップエリア５０に対応するエリア毎に設けている。
【００３８】
このように、上記ＴＥＧチップエリア５５を、本チップエリア５０に対応するエリア毎に設けているので、上記ウエハー面内の上記エリア毎の評価をして、対処をすることができる。
【００３９】
また、ＴＥＧチップエリア５５は、図示しないが、例えば、ウエハー３００の面内の適正箇所に適正数量を配置する。この適正箇所の事例は、例えば、ウエハー周辺部、オリエンテーションフラット（Orientation Flat）部などのウエハープロセス上で拡散バラツキのある箇所や拡散時の石英冶具との接触箇所、搬送系との接触箇所等のキズやダスト、特性分布外れ等の性能や品質に悪影響を及ぼすと予想される箇所等であって、プロセスやデバイス性能上における必要に応じて定められる。
【００４０】
また、この適正数量とは、ウエハー３００の１枚当たりの良品取れ率（チップコスト）との関係で決められるものである。
【００４１】
この発明および実施形態を纏めると、次のようになる。
【００４２】
この発明のＴＥＧチップ１０は、
Ｎ型基板３１０と、Ｐ型拡散層３２０，３３と、Ｎ型拡散層３４，３５，３６と、第１電極Ｔ１と、第２電極Ｔ２と、ゲート電極Ｇとを有するトライアックであって、
上記Ｎ型基板３１０の電位を検出するテスト電極７を有することを特徴としている。
【００４３】
上記構成のＴＥＧチップ１０によれば、Ｎ型基板３１０の電位を検出するテスト電極７を有するから、トライアックを構成する最小単位の単体レベルのトランジスタ２１１，２１２，２１３，２１４まで細分化して、ｈＦＥ（電流増幅率）などの特性の測定およびその良否の判定を可能にすることができる。
【００４４】
１実施形態では、
上記テスト電極７が平面視において周辺領域に配置されている。
【００４５】
このように、上記テスト電極７がＴＥＧチップ１０の周辺領域に配置すると、周辺領域のスペースを利用して、上記テスト電極７を無理なく配置することができる。特に、略矩形のＴＥＧチップ１０の最も外側のフィールドエリア４の直角に屈曲した細幅のコーナ部４ａの内側にテスト電極７を設けると、ＴＥＧチップ１０のコーナ部近くのスペースをより有効に利用できる。
【００４６】
この発明の品質管理方法は、
上述のＴＥＧチップ１０を用いて、
上記トライアックを構成するサイリスタ素子を細分化したトランジスタ２１１，２１２，２１３，２１４の特性を測定して品質管理をすることを特徴としている。
【００４７】
この発明の品質管理方法によれば、上述のＴＥＧチップ１０を用いているから、例えば、ＶＴ（最大オン電圧）、ＲＧＫ（ゲート−カソード間挿入抵抗）、ＩＧＴ（最大ゲートトリガー電流）、ＶＧＴ（最大ゲートトリガー電圧）、ＩＨ（保持電流）、ｈＦＥ（電流増幅率（ＮＰＮトランジスタ））、ｈＦＥ（電流増幅率（ＰＮＰトランジスタ）、オーミック抵抗（表面）、オーミック抵抗（裏面）の（計９項目×双方向）の測定をして、評価して、高度な品質管理をすることができる。
【００４８】
したがって、この発明の品質管理方法によれば、
・量産安定化（不安定な工程の抽出と安定制御）
・高品質化（キズ、ダスト、特性分布外れチップの流出防止）
・高性能化（スペック強化により、より高性能な仕様にシフト）
・トレーサビリティーの強化
に寄与できる。
【００４９】
この発明のウエハー３００は、
上記ウエハー面内の所定箇所に上述の少なくとも１つのＴＥＧチップ１０を配置していることを特徴としている。
【００５０】
この発明のウエハー３００は、上記ウエハー面内の所定箇所に上述の少なくとも１つのＴＥＧチップ１０を配置しているから、トライアックを構成する最小単位の単体レベルのトランジスタ２１１，２１２，２１３，２１４まで細分化して、ｈＦＥ（電流増幅率）などの特性の測定およびその良否の判定をすることができる。
【００５１】
この発明の品質管理方法は、
上述のＴＥＧチップ１０をウエハー面内のエリア毎に配置して、
上記ウエハー面内の上記エリア毎の良否を判定することを特徴としている。
【００５２】
この発明の品質管理方法によれば、ＴＥＧチップ１０をウエハー面内のエリア毎に配置して、上記ウエハー面内の上記エリア毎の良否を判定するので、上記ウエハー面内の上記エリア毎の評価をして、対処をすることができる。
【００５３】
上記実施形態および変形例で述べた構成要素は、適宜、組み合わせてもよく、また、適宜、選択、置換、あるいは、削除してもよいのは、勿論である。
【符号の説明】
【００５４】
７  テスト電極
１０  ＴＥＧチップ
２０  本チップ
３１，３１０  Ｎ型基板
３３，３２０  Ｐ型拡散層
３４．３５，３６  Ｎ型拡散層
５０  本チップエリア
５５  ＴＥＧチップエリア
２１１，２１２，２１３，２１４  トランジスタ
３００  ウエハー
Ｔ１  第１電極
Ｔ２  第２電極
Ｇ  ゲート電極
【図１】
2016184669.tif 000003
【図２】
2016184669.tif 000004
【図３】
2016184669.tif 000005
【図４】
2016184669.tif 000006
【図５】
2016184669.tif 000007
【図６】
2016184669.tif 000008