(57)【要約】      （修正有）【課題】画像のデコーディング及びデブロッキング・フィルタリングを並列に行うことで、画像デコーディング過程の処理時間及びデブロッキング・フィルタリングの処理時間を大幅に短縮することができる画像処理方法を提供する。【解決手段】画像処理方法は、処理待ち画像領域中の各コーディング・ユニットに対して順次にデコーディングを行い３０１、及び、現在のコーディング・ユニットに対してデコーディングを行う時に、並列に現在のコーディング・ユニットの前の１つのコーディング・ユニットに対してデブロッキング・フィルタリングを行うことを含み３０２、そのうち、前の１つのコーディング・ユニットのために複数の基本処理ユニットを選択し、各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行う。【選択図】図３
2016036134.tif 000002
【特許請求の範囲】
【請求項１】
画像処理方法であって、
処理待ち画像領域中の各コーディング・ユニットに対して順次にデコーディングを行い；及び
現在のコーディング・ユニットに対してデコーディングを行う時に、前記現在のコーディング・ユニットの前の１つのコーディング・ユニットに対して並列にデブロッキング・フィルタリングを行うことを含み、
前記前の１つのコーディング・ユニットのために複数の基本処理ユニットを選択し、各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行う、画像処理方法。
【請求項２】
請求項1に記載の画像処理方法であって、
各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行うことは、
前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジを前記基本処理ユニットの領域内部に設置し、前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジは、前記基本処理ユニットを、第１ブロック、第２ブロック、第３ブロック及び第４ブロックに分割し；
前記基本処理ユニット中の前記第１ブロック、前記第２ブロック、前記第３ブロック及び前記第４ブロックの情報を取得し、前記第１ブロック及び前記第２ブロックの情報は、前記第１垂直エッジに対してフィルタリングを行うために用いられ、前記第３ブロック及び前記第４ブロックの情報は、前記第２垂直エッジに対してフィルタリングを行うために用いられ、前記第１ブロック及び前記第３ブロックの情報は、前記第１水平エッジに対してフィルタリングを行うために用いられ、前記第２ブロック及び前記第４ブロックの情報は、前記第２水平エッジに対してフィルタリングを行うために用いられ；及び
前記第１ブロックの情報、前記第２ブロックの情報、前記第３ブロックの情報及び前記第４ブロックの情報に基づいて、前記基本処理ユニット中の前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジに対してデブロッキング・フィルタリングを行うことを含む、画像処理方法。
【請求項３】
請求項2に記載の画像処理方法であって、
前記基本処理ユニット中の前記第１ブロック、前記第２ブロック、前記第３ブロック及び前記第４ブロックの情報を取得することは、
前記基本処理ユニットのサイズが8*8画素以上の場合、複数の前記基本処理ユニット中の前記第１ブロック、前記第２ブロック、前記第３ブロック及び前記第４ブロックの情報を同時に取得することを含む、画像処理方法。
【請求項４】
請求項2に記載の画像処理方法であって、更に、
次の１つの基本処理ユニットに移行し、前記次の１つの基本処理ユニットのブロック情報に基づいて、前記次の１つの基本処理ユニットに対してデブロッキング・フィルタリングを行うことを含む、画像処理方法。
【請求項５】
請求項2に記載の画像処理方法であって、更に、
前記前の１つのコーディング・ユニット中の前記複数の基本処理ユニットに対して並列にデブロッキング・フィルタリングを行うことを含み、
各基本処理ユニットのフィルタリングは独立して行われる、画像処理方法。
【請求項６】
請求項1に記載の画像処理方法であって、
前記前の１つのコーディング・ユニットのために複数の基本処理ユニットを選択することは、
前記複数の基本ユニットを前記前の１つのコーディング・ユニットに対してシフトし、これにより、前記前の１つのコーディング・ユニットと、前記複数の基本ユニットとが完全に重なり合うことが無いようにさせることを含む、画像処理方法。
【請求項７】
請求項2に記載の画像処理方法であって、
前記コーディング・ユニットのサイズは64*64画素であり、
前記基本処理ユニットのサイズは8*8画素であり、
前記第１ブロック、第２ブロック、第３ブロック及び第４ブロックのサイズはそれぞれ4*4画素であり、
前記64*64画素のコーディング・ユニットと、（64*64）/（8*8）個の基本処理ユニットとの間は、4*4画素のオフセットを有する、画像処理方法。
【請求項８】
画像処理装置であって、
処理待ち画像領域中の各コーディング・ユニットに対して順次にデコーディングを行うためのデコーダ；及び
前記デコーダが現在のコーディング・ユニットに対してデコーディングを行う時に、前記現在のコーディング・ユニットの前の１つのコーディング・ユニットに対して並列にデブロッキング・フィルタリングを行うためのデブロッキングフィルタを含み、
前記デブロッキングフィルタは、前記前の１つのコーディング・ユニットのために複数の基本処理ユニットを選択し、各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行う、画像処理装置。
【請求項９】
請求項8に記載の画像処理装置であって、
前記デブロッキングフィルタは、
ブロック効果を除去する必要がある前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジを前記基本処理ユニットの領域内部に設置するためのユニット設置モジュールであって、前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジは、前記基本処理ユニットを、第１ブロック、第２ブロック、第３ブロック及び第４ブロックに分割する、ユニット設置モジュール；
前記基本処理ユニット中の前記第１ブロック、前記第２ブロック、前記第３ブロック及び前記第４ブロックの情報を取得するための情報取得モジュールであって、前記第１ブロック及び前記第２ブロックの情報は、前記第１垂直エッジに対してフィルタリングを行うために用いられ、前記第３ブロック及び前記第４ブロックの情報は、前記第２垂直エッジに対してフィルタリングを行うために用いられ、前記第１ブロック及び前記第３ブロックの情報は、前記第１水平エッジに対してフィルタリングを行うために用いられ、前記第２ブロック及び前記第４ブロックの情報は、前記第２水平エッジに対してフィルタリングを行うために用いられ；及び
前記第１ブロックの情報、前記第２ブロックの情報、前記第３ブロックの情報及び前記第４ブロックの情報に基づいて、前記基本処理ユニット中の前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジに対してデブロッキング・フィルタリングを行うためのデブロッキングフィルタリングモジュールを含む、画像処理装置。
【請求項１０】
請求項8に記載の画像処理装置であって、更に、
デコーディング及びデブロッキング・フィルタリングが行われた前記処理待ち画像領域に対して画像処理を行うための後処理器を含む、画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理の技術分野に関し、特に、画像処理方法及び装置に関する。
【背景技術】
【０００２】
今のところ、画像処理技術、例えば、ビデオ圧縮技術H.264、MPEG4などには、デブロッキングフィルタ（DF、Deblocking  Filter）が導入されており、デブロッキングフィルタの作用は、エンコーダの圧縮率を向上させることができ、また、デコーディングの後に、画像に対してデブロッキングのような平滑化フィルタリングを行うことで、出力画面の品質を有効に改善することができる。
【０００３】
しかし、発明者は、従来の画像処理技術中で、画像が完全にデコーディングされた後にデブロッキングフィルタによりフィルタリングされるため、画像処理の時間が増加してしまい、また、デブロッキング・フィルタリングを行う時に、コーディング・ユニット（CU、Coding  Unit）中のエッジ（edge）に対して順次にフィルタリングを行う必要があるため、デブロッキング・フィルタリングの処理時間が画像処理の１つのボトルネックとなっているということを発見した。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施例は画像処理方法及び装置を提供する。デコーディング及びデブロッキング・フィルタリングを並列に行うことで、画像処理の時間をできるだけ低減し、また、垂直エッジに対して並列にフィルタリングを行い、及び水平エッジに対して並列にフィルタリングを行うことで、デブロッキング・フィルタリングの時間をできるだけ短縮することができる。
【課題を解決するための手段】
【０００５】
本発明の実施例の一側面によれば、画像処理方法が提供され、該方法は、
処理待ち画像領域中の各コーディング・ユニットに対して順次にデコーディングを行い；及び
現在のコーディング・ユニットに対してデコーディングを行う時に、前記現在のコーディング・ユニットの前の１つのコーディング・ユニットに対して並列にデブロッキング・フィルタリングを行うことを含み、
そのうち、前記前の１つのコーディング・ユニットのために複数の基本処理ユニットを選択し、各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、且つ第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行う。
【０００６】
本発明の有益な効果は、現在のコーディング・ユニットのデコーディング及びその前の１つのコーディング・ユニットのデブロッキング・フィルタリングを並列に行い、また、基本処理ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行うことで、画像デコーディング過程の処理時間及びデブロッキング・フィルタリングの処理時間を大幅に低減することができる。
【図面の簡単な説明】
【０００７】
【図１】従来の画像デコーディング過程の仕組みを示す図である。
【図２】従来の画像デコーディング過程の時間シーケンスを示す図である。
【図３】本発明の実施例における画像処理方法のフローチャートである。
【図４】本発明の実施例における画像デコーディング過程の仕組みを示す図である。
【図５】本発明の実施例における画像デコーディング過程の時間シーケンスを示す図である。
【図６】本発明の実施例におけるコーディング・ユニットのための複数の基本ユニットの選択を示す図である。
【図７】本発明の実施例における基本ユニットを示す図である。
【図８】本発明の実施例における基本ユニットへのフィルタリングを示す図である。
【図９】本発明の実施例におけるコーディング・ユニットへのデブロッキング・フィルタリングのフローチャートである。
【図１０】本発明の実施例における複数のコーディング・ユニットへのデブロッキング・フィルタリングを示す図である。
【図１１】本発明の実施例における画像処理装置の構成を示す図である。
【図１２】本発明の実施例におけるデブロッキングフィルタの構成を示す図である。
【図１３】本発明の実施例における電子装置の構成を示す図である。
【発明を実施するための形態】
【０００８】
以下、添付した図面を参照しながら本発明を実施するための形態を詳しく説明する。
【０００９】
従来のデコーディング過程では、画像が完全にデコーディングされた後に、デブロッキングフィルタによりフィルタリングされる。図1は、従来の画像デコーディング過程の仕組みを示す図である。図1に示すように、デコーディング時に、入力された画像信号に対して解析（parsing）、逆量化（IQ、Inverse  Quantization）、逆変換（Inverse  Transformation）などの処理を行い、また、後処理（Post-Processing）時に、デブロッキング・フィルタリング、サンプリングポイント適応オフセット（SAO、Sample  Adaptive  Offset）などの処理を行うことができる。図1に示すように、従来のデコーダ及びデブロッキングフィルタが別々に設置されるため、デコーディング及びデブロッキング・フィルタリングに対して直列処理を行う必要がある。
【００１０】
図2は、従来の画像デコーディング過程の時間シーケンスを示す図である。最大コーディング・ユニット（LCU、Largest  Coding  Unit）を例として説明を行う。図2に示すように、LCU（0,0）の垂直方向のデブロッキング・フィルタリングについては、LCU（0,0）からLCU（Y-1,X-1）のデコーディングが全て完成した後に行う必要があり、また、LCU（0,0）の水平方向のデブロッキング・フィルタリングについては、LCU（0,0）からLCU（Y-1,X-1）の垂直方向のデブロッキング・フィルタリングが全て完成した後に行う必要がある。これにより、画像処理全体の時間がとても長くなってしまう。
【００１１】
上述の技術問題に鑑み、本発明の実施例は画像処理方法を提供し、これにより、画像デコーディング過程の処理時間及びデブロッキング・フィルタリングの処理時間を短縮することができる。以下、本発明の実施例について説明する。
【実施例１】
【００１２】
本発明の実施例は、画像処理方法を提供する。図3は、本発明の実施例における画像処理方法のフローチャートである。図3に示すように、前記画像処理方法は、下記のステップを含む。
【００１３】
ステップ301：処理待ち画像領域中の各コーディング・ユニットに対して順次にデコーディングを行い；
ステップ302：現在のコーディング・ユニットに対してデコーディングを行うと同時に、前記現在のコーディング・ユニットの前の１つのコーディング・ユニットに対して並列にデブロッキング・フィルタリングを行う。
【００１４】
そのうち、前記前の１つのコーディング・ユニットのために複数の基本処理ユニットを選択し、各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行う。
【００１５】
本実施例では、ステップ301及びステップ302を並列に行うことができ、即ち、１つのコーディング・ユニットに対してデコーディングを行う時に、並列に該コーディング・ユニットの前の１つのコーディング・ユニットに対してデブロッキング・フィルタリングを行うことができる。なお、本発明の実施例におけるコーディング・ユニットは、広義の概念であると解釈されるべきであり、例えば、LCUも１種類のコーディング・ユニットに属する。以下、LCUを例として説明を行うが、本発明はこれに限定されない。
【００１６】
図4は、本発明の実施例における画像デコーディング過程の仕組みを示す図である。図4に示すように、デコーディング装置は、デコーダ及びデブロッキングフィルタを含み、デコーディング及びデブロッキング・フィルタリングは、並列に処理され得る。なお、便宜のため、図4では、本発明の実施例に関連する部品のみを示すが、本発明はこれに限定されず、例えば、具体的に実施する時に、他の部品を増やし、又は図4中の一部の部品を減らして良く、つまり、実際の状況に応じて具体的な仕組みを決めても良い。
【００１７】
図5は、本発明の実施例における画像デコーディング過程の時間シーケンスを示す図である。図5に示すように、LCU（0,0）の垂直方向のデブロッキング・フィルタリングについては、LCU（0,0）のデコーディングが完成した後に行うことができ、即ち、LCU（0,1）に対してデコーディングを行うと同時に、LCU（0,0）に対して垂直方向のデブロッキング・フィルタリングを行うことができ、また、LCU（0,0）の水平方向のデブロッキング・フィルタリングについては、LCU（0,0）の垂直方向のデブロッキング・フィルタリングと並列に行うことができる。
【００１８】
これにより、画像デコーディング過程の処理時間及びデブロッキング・フィルタリングの処理時間を大幅に短縮することができる。シミュレーション実験により分かるように、本発明の実施例における画像処理方法を採用することで、画像処理時間が従来の処理時間の25%になるようにすることができる。
【００１９】
以下、１つのコーディング・ユニットを例として、該コーディング・ユニットのデブロッキング・フィルタリングについて詳細に説明する。
【００２０】
本実施例では、該コーディング・ユニットのために複数の基本処理ユニット（基本ユニットとも言う）を選択し、各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行うことができる。そのうち、複数の基本ユニットが前記コーディング・ユニットに対して偏移（シフト）するようにすることで、前記コーディング・ユニットと前記複数の基本ユニットとが完全に重なり合う（overlap）ようにさせないことができる。
【００２１】
これにより、前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジを、前記基本処理ユニットの領域内部に設置することができ、そのうち、前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジは、前記基本処理ユニットを、第１ブロック、第２ブロック、第３ブロック及び第４ブロックに分割することができる。
【００２２】
図6は、本発明の実施例におけるコーディング・ユニットのために複数の基本ユニットを選択することを示す図である。図6に示すように、前記コーディング・ユニットのサイズが64*64画素（図6中の各セルは4*4画素である）であり、各基本処理ユニットのサイズが8*8画素であり、トータルで（64*64）/（8*8）=64個の基本ユニットがある。前記64*64画素のコーディング・ユニットと、該64個の基本処理ユニットとの間は、4*4画素のオフセットを有する。
【００２３】
図7は、本発明の実施例における基本ユニットを示す図である。図7に示すように、該基本処理ユニットのサイズが8*8画素であり、第１垂直エッジ（ver_edge0）、第２垂直エッジ（ver_edge1）、第１水平エッジ（Hor_edge2）、及び第２水平エッジ（Hor_edge3）は、該基本処理ユニットを、第１ブロック（BlkAboveLeft）、第２ブロック（BlkAbove）、第３ブロック（BlkLeft）及び第４ブロック（BlkAcur）に分割する。そのうち、前記第１ブロック、第２ブロック、第３ブロック及び第４ブロックのサイズはそれぞれ4*4画素であっても良い。
【００２４】
なお、以上、64*64画素、8*8画素、4*4画素などを例としいて例示的に説明を行ったが、本発明はこれに限定されない。つまり、具体的に実施する時に、他のサイズを採用しても良く、即ち、実際のニーズに応じて具体的な実施態様を確定しても良い。
【００２５】
本実施例では、前記基本処理ユニット中の前記第１ブロック、前記第２ブロック、前記第３ブロック及び前記第４ブロックの情報を得ることができる。例えば、前記基本処理ユニットのサイズが8*8画素以上の場合、複数の前記基本処理ユニット中の前記第１ブロック、前記第２ブロック、前記第３ブロック及び前記第４ブロックの情報を同時に得ても良い。
【００２６】
そのうち、前記第１ブロック及び前記第２ブロックの情報は、前記第１垂直エッジに対してフィルタリングを行うために用いられ、前記第３ブロック及び前記第４ブロックの情報は、前記第２垂直エッジに対してフィルタリングを行うために用いられ、前記第１ブロック及び前記第３ブロックの情報は、前記第１水平エッジに対してフィルタリングを行うために用いられ、前記第２ブロック及び前記第４ブロックの情報は、前記第２水平エッジに対してフィルタリングを行うために用いられる。
【００２７】
表1は、図7に示すうような基本ユニットに対してデブロッキング・フィルタリングを行う時に必要な情報を示す。
【表１】
2016036134.tif 000003
【００２８】
表1に示すように、第１ブロック（BlkAboveLeft）及び第２ブロック（BlkAbove）の情報を用いて、第１垂直エッジ（ver_edge0）に対してフィルタリングを行い；第３ブロック（BlkLeft）及び第４ブロック（BlkAcur）の情報を用いて、第２垂直エッジ（ver_edge1）に対してフィルタリングを行い；第１ブロック（BlkAboveLeft）及び第３ブロック（BlkLeft）の情報を用いて、第１水平エッジ（Hor_edge2）に対してフィルタリングを行い；第２ブロック（BlkAbove）及び第４ブロック（BlkAcur）の情報を用いて、第２水平エッジ（Hor_edge3）に対してフィルタリングを行う。
【００２９】
本実施例では、前記第１ブロックの情報、前記第２ブロックの情報、前記第３ブロックの情報及び前記第４ブロックの情報に基づいて、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行うことができる。
【００３０】
図8は、本発明の実施例における基本処理ユニットのフィルタリングを示す図である。図8に示すように、第１垂直エッジ（ver_edge0）及び第２垂直エッジ（ver_edge1）に対して並列にフィルタリングを行い、その後、直ちに第１水平エッジ（Hor_edge2）及び第２水平エッジ（Hor_edge3）に対して並列にフィルタリングを行うことができる。コーディング・ユニット全体について言えば、水平方向のデブロッキング・フィルタリングと、垂直方向のデブロッキング・フィルタリングとを並列に行うことができる。これにより、デブロッキング・フィルタリングの処理時間を大幅に短縮することができる。
【００３１】
１つの実施態様では、前記画像処理方法は更に、次の１つの基本処理ユニットに移行し、次の１つの基本処理ユニットのブロック情報に基づいて、次の１つの基本処理ユニットに対してデブロッキング・フィルタリングを行うことを含む。
【００３２】
図9は、本発明の実施例における、コーディング・ユニットに対してデブロッキング・フィルタリングを行うフローチャートである。図9に示すように、下記のステップを含む。
【００３３】
ステップ901：基本処理ユニット中の第１ブロック、第２ブロック、第３ブロック及び第４ブロックの情報を取得し；
ステップ902：第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い；
ステップ903：第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行い；
ステップ904：該コーディング・ユニットが他の基本処理ユニットを有するかどうかを判断し、はいの場合、ステップ905を行い、いいえの場合、該コーディング・ユニットのデブロッキング・フィルタリングを終了し；
ステップ905：次の１つの基本ユニットに移行する。
【００３４】
本実施態様では、現有技術中の例えば4*4画素を採用する処理とは異なり、本発明の実施例は、例えば8*8画素の基本処理ユニットを採用してデブロッキング・フィルタリングを行い、これにより、処理をできるだけ並列に行うことができるのみならず、各コーディング・ユニットについて言えば処理回数を減らすこともできる。
【００３５】
他の実施態様では、前記画像処理方法は更に、前記コーディング・ユニット中の前記複数の基本処理ユニットに対して並列にデブロッキング・フィルタリングを行うことを含んでも良く、そのうち、各基本処理ユニットのフィルタリングは独立して行われる。これにより、処理時間を更に短縮することができる。
【００３６】
図10は、本発明の実施例における複数のコーディング・ユニットに対してデブロッキング・フィルタリングを行うことを示す図である。図10に示すように、コーディング・ユニットと、複数の基本ユニットとの間は、オフセットを有し、完全に重なり合わないため、一部のエッジ領域1001は、デブロッキング・フィルタリングすることができない。
【００３７】
例えば、１つの画像（picture）に複数の部分（slice）が含まれる場合、ラスタースキャン(Raster  scan)の順序に従って、現在のLCU及びその後のLCUが１つのsliceに属し、現在のLCUの前のLCUがもう１つのsliceに属し、この場合、図10に示すように、陰影部分は、前の１つのsliceにおいて本発明の実施例により完全にカバーされない領域を示す。
【００３８】
また、現在のLCU及び前のLCUがともに１つのsliceに属する場合、現在のLCUを処理する時に、図10に示す陰影領域では、現在のLCUの上方及び左方に位置する領域が本発明の実施例によりカバーされ得る。よって、slice全体から見ると、１つのsliceの、本発明の実施例により処理することができない領域は、例えば、sliceの最右側の4×4ブロックの列及び最下方の4×4ブロックの行に位置する。これらの領域については、従来の任意の方法を採用してデブロッキング・フィルタリングを行っても良い。
【００３９】
なお、図6及び10はコーディング・ユニット及び基本処理ユニットのみを例示的に示し、そのうち、便宜のため、一部のコーディング・ユニット又は基本処理ユニットのみを示している。しかし、本発明はこれに限定されず、他の基本処理ユニットの設置方式を採用しても良く、つまり、基本処理ユニットをコーディング・ユニットに対してシフトさせることで、デブロッキング・フィルタリングする必要のある各エッジが基本処理ユニットの領域内部に位置させれば良い。
【００４０】
上述の実施例から分かるように、現在のコーディング・ユニットのデコーディング及び前の１つのコーディング・ユニットのデブロッキング・フィルタリングに対して並列に行い、また、基本処理ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行うことができ、これにより、画像デコーディング過程の処理時間及びデブロッキング・フィルタリングの処理時間を大幅に短縮することができる。
【実施例２】
【００４１】
本発明の実施例は画像処理装置を提供し、それは実施例1に記載の画像処理方法に対応するため、ここでは同じ内容を省略する。
【００４２】
図11は、本発明の実施例における画像処理装置を示す図である。図11に示すように、前記画像処理装置1100は、デコーダ1101及びデブロッキングフィルタ1102を含み、また、画像処理装置1100中の他の部品は、関連技術を参照することができるため、図示は省略される。
【００４３】
そのうち、デコーダ1101は、処理待ち画像領域中の各コーディング・ユニットに対して順次にデコーディングを行い；デブロッキングフィルタ1102は、前記デコーダ1101が現在のコーディング・ユニットに対してデコーディングを行う時に、並列に現在のコーディング・ユニットの前の１つのコーディング・ユニットに対してデブロッキング・フィルタリングを行う。そのうち、デブロッキングフィルタ1102は、前記前の１つのコーディング・ユニットのために複数の基本処理ユニットを選択し、各基本ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行う。
【００４４】
図12は、本発明の実施例におけるデブロッキングフィルタの構成図である。図12に示すように、前記デブロッキングフィルタ1102は、ユニット設置モジュール1201、情報取得モジュール1202及びデブロッキングフィルタリングモジュール1203を含んでも良い。
【００４５】
ユニット設置モジュール1201は、前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジを、前記基本処理ユニットの領域内部に設置し、そのうち、前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジは、前記基本処理ユニットを、第１ブロック、第２ブロック、第３ブロック及び第４ブロックに分ける。
【００４６】
情報取得モジュール1202は、前記基本処理ユニット中の前記第１ブロック、前記第２ブロック、前記第３ブロック、及び前記第４ブロックの情報を取得し、そのうち、前記第１ブロック及び前記第２ブロックの情報は、前記第１垂直エッジに対してフィルタリングを行うために用いられ、前記第３ブロック及び前記第４ブロックの情報は、前記第２垂直エッジに対してフィルタリングを行うために用いられ、前記第１ブロック及び前記第３ブロックの情報は、前記第１水平エッジに対してフィルタリングを行うために用いられ、前記第２ブロック及び前記第４ブロックの情報は、前記第２水平エッジに対してフィルタリングを行うために用いられる。
【００４７】
デブロッキングフィルタリングモジュール1203は、前記第１ブロックの情報、前記第２ブロックの情報、前記第３ブロックの情報及び前記第４ブロックの情報に基づいて、前記基本処理ユニット中の前記第１垂直エッジ、前記第２垂直エッジ、前記第１水平エッジ及び前記第２水平エッジに対してデブロッキング・フィルタリングを行う。
【００４８】
図11に示すように、前記画像処理装置1100は更に後処理器1103を含み、それは、デコーディング及びデブロッキング・フィルタリングが行われた前記処理待ち画像領域に対して画像処理を行う。
【００４９】
上述の実施例から分かるように、現在のコーディング・ユニットのデコーディング及び前の１つのコーディング・ユニットのデブロッキング・フィルタリングを並列に行い、また、基本処理ユニットのうちの、第１垂直エッジ及び第２垂直エッジに対して並列にフィルタリングを行い、及び第１水平エッジ及び第２水平エッジに対して並列にフィルタリングを行うことができ、これにより、画像デコーディング過程の処理時間及びデブロッキング・フィルタリングの処理時間を大幅に短縮することができる。
【実施例３】
【００５０】
本発明の実施例は電子装置を提供し、該電子装置は実施例2に記載の画像処理装置を含む。なお、ここでは同じ内容を省略する。
【００５１】
図13は、本発明の実施例における電子装置の構成図である。図13に示すように、電子装置1300は、中央処理装置（CPU）100及び記憶装置110を含んでも良く、記憶装置110は、中央処理装置100にカップリングされる。そのうち、該記憶装置110は各種のデータを記憶することができ、また、情報処理のプログラムを記憶しても良く、また、中央処理装置100の制御により該プログラムを実行しても良い。
【００５２】
１つの実施態様では、画像処理装置1100の機能が中央処理装置100に集積され得る。そのうち、中央処理装置100は、実施例1に記載の画像処理方法を実現し得るように構成されても良い。
【００５３】
もう１つの実施態様では、画像処理装置1100が中央処理装置100と分離して配置されても良く、例えば、画像処理装置1100を、中央処理装置100に接続されるチップとして構成し、そして、中央処理装置100の制御により画像処理装置1100の機能を実現させても良い。
【００５４】
また、図13に示すように、電子装置1300は更に入力／出力（I/O）装置120及び表示装置130などを含んでも良く、そのうち、これらの部品の機能は、従来技術と類似するため、ここでは詳しい説明を省略する。なお、電子装置1300は、図13に示す全ての部品を必ず有する必要がなく、つまり、電子装置1300は図13に示されていない部品を更に含んでも良く、これについては従来技術を参照することができる。
【００５５】
本発明の実施例は更にコンピュータ可読プログラムを提供し、そのうち、電子装置中で前記プログラムを実行する時に、前記プログラムは、コンピュータに、前記電子装置中で実施例1に記載の画像処理方法を実行させる。
【００５６】
本発明の実施例は更にコンピュータ可読プログラムを記憶した記憶媒体を提供し、そのうち、前記コンピュータ可読プログラムは、コンピュータに、電子装置中で実施例1に記載の画像処理方法を実行させる。
【００５７】
本発明の上述の装置及び方法は、ハードウェアにより実現されてもよく、ハードウェアとソフトウェアとの組み合わせにより実現されてもよい。また、本発明は、このようなコンピュータ可読なプログラムにも関し、即ち、該プログラムは、ロジック部により実行されている時に、該ロジック部に、上述の装置又は構成要素を実現させることができ、又は、該ロジック部に、上述の各種方法又はステップを実現させることができる。本発明は、さらに、上述のプログラムを記録している記憶媒体、例えば、ハードディスク、磁気ディスク、光ディスク、DVD、flashメモリなどにも関する。
【００５８】
以上、本発明の好ましい実施形態を説明したが、本発明はこのような実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。
【図１】
2016036134.tif 000004
【図２】
2016036134.tif 000005
【図３】
2016036134.tif 000006
【図４】
2016036134.tif 000007
【図５】
2016036134.tif 000008
【図６】
2016036134.tif 000009
【図７】
2016036134.tif 000010
【図８】
2016036134.tif 000011
【図９】
2016036134.tif 000012
【図１０】
2016036134.tif 000013
【図１１】
2016036134.tif 000014
【図１２】
2016036134.tif 000015
【図１３】
2016036134.tif 000016