(57)【要約】【課題】配線間のショートマージンを確保しつつ、信頼性の高い半導体装置を製造する。【解決手段】多層レジストを用いて層間絶縁膜に配線溝を形成する際、多層レジストの形成には少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスとＯ２ガスをその成分に含む混合ガスを用いてドライエッチングを行う工程が含まれる。【選択図】図２(ｂ)
2016178223.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体ウエハの主面に、被加工膜を形成する工程、
（ｂ）前記被加工膜を覆うように前記被加工膜上に第１のレジスト膜を形成する工程、
（ｃ）前記第１のレジスト膜を覆うように前記第１のレジスト膜上に第１の絶縁膜を形成する工程、
（ｄ）前記第１の絶縁膜を覆うように前記第１の絶縁膜上に第２のレジスト膜を形成する工程、
（ｅ）フォトリソグラフィにより前記第２のレジスト膜に所定のパターンを転写する工程、
（ｆ）前記（ｅ）工程の後、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスとＯ２ガスをその成分に含む混合ガスを用いて、前記第１の絶縁膜に第１のドライエッチング処理を施す工程、
を有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記（ｆ）工程の第１のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、
前記第１の絶縁膜はシリコン酸化膜であり、
前記（ｆ）工程の第１のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｏ２＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記（ｆ）工程の第１のドライエッチング処理に用いる混合ガスは、Ａｒガスをさらに含む半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法であって、
前記（ｅ）工程において、前記フォトリソグラフィはＡｒＦレーザによるＡｒＦ露光であって、
前記第２のレジスト膜は、ＡｒＦレジスト膜である半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法は、更に、
（ｇ）前記（ｆ）工程後、前記第２のレジスト膜を除去する工程、
（ｈ）前記（ｇ）工程後、前記第１の絶縁膜をマスクとして、前記第１のレジスト膜を加工する工程、
（ｉ）前記（ｈ）工程後、前記第１のレジスト膜をマスクとして、前記被加工膜に第２のドライエッチング処理を施す工程、
を有する半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記被加工膜は、シリコン酸化膜からなる層を含む積層膜であり、
前記シリコン酸化膜をエッチングする際、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスとＯ２ガスをその成分に含む混合ガスを用いて、前記第２のドライエッチング処理を行う半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記被加工膜をエッチングすることにより、前記被加工膜に銅配線形成のための配線溝を形成する半導体装置の製造方法。
【請求項９】
請求項７に記載の半導体装置の製造方法であって、
前記シリコン酸化膜をエッチングする際、前記第２のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｏ２＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法であって、
前記第１のドライエッチング処理に用いる混合ガス中のＯ２ガスの流量は、前記第２のドライエッチング処理に用いる混合ガス中のＯ２ガスの流量よりも少ない半導体装置の製造方法。
【請求項１１】
請求項６に記載の半導体装置の製造方法であって、
前記被加工膜は、炭素添加シリコン酸化膜からなる層を含み、
前記炭素添加シリコン酸化膜をエッチングする際、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスとＮ２ガスをその成分に含む混合ガスを用いて、前記第２のドライエッチング処理を行う半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法であって、
前記炭素添加シリコン酸化膜をエッチングする際、前記第２のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項１３】
請求項１１に記載の半導体装置の製造方法であって、
前記炭素添加シリコン酸化膜をエッチングする際、前記第２のドライエッチング処理に用いる混合ガスの流量は、ＣＦ４＞Ｎ２＞Ｃ３Ｈ２Ｆ４である半導体装置の製造方法。
【請求項１４】
請求項１１に記載の半導体装置の製造方法であって、
前記炭素添加シリコン酸化膜をエッチングする際、前記第２のドライエッチング処理に用いる混合ガスは、Ａｒガスをさらに含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、多層レジストを用いる半導体装置の製造方法に関する。
【背景技術】
【０００２】
先端マイコンや先端ＳＯＣ製品（Ｓｙｓｔｅｍ−ｏｎ−ａ−Ｃｈｉｐ）、高機能な液晶ドライバ等の半導体製品の製造プロセスにおいては、ＡｒＦエキシマレーザーによるＡｒＦフォトリソグラフィや絶縁層に配線層を埋め込み形成するダマシンプロセスが用いられている。
【０００３】
ダマシンプロセスで絶縁層にトレンチ（配線溝）を形成する際、フォトレジスト膜や反射防止膜（ＢＡＲＣ膜：Ｂｏｔｔｏｍ−Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ−Ｃｏａｔｉｎｇ）、ＳＯＧ膜（Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ）などの無機系薄膜、ＴＥＯＳ膜（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）などの有機系薄膜を積層した多層レジストがエッチングマスクとして用いられる。
【０００４】
この多層レジストを用いるプロセスでは、最上層のフォトレジスト膜にＡｒＦリソグラフィにより所望の配線パターンを転写した後、フォトレジスト膜をエッチングマスクとしてＢＡＲＣ膜やＳＯＧ膜、ＴＥＯＳ膜を順次エッチングし、最終的に多層レジストよりも下層の絶縁層のエッチングを行い、絶縁層に配線溝（トレンチ）を形成する。
【０００５】
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には、ＣＨＦ３／ＣＯ／ＣＦ４の混合ガスでシリコン系材料からなる絶縁膜をエッチングする半導体装置の製造方法が開示されている。
【０００６】
また、特許文献２および特許文献３には、多層レジストを用いた半導体装置の製造方法が開示されている。
【０００７】
また、特許文献４には、ＣＨＦ２ＣＯＦを含むエッチングガスを用いて半導体や誘電体または金属からなる薄膜をエッチングする方法が開示されている。
【０００８】
また、特許文献５には、ＣａＦｂＨｃを含むドライエッチング剤が開示されている。ここで、このＣａＦｂＨｃのａ，ｂ及びｃは、それぞれ正の整数を表し、２≦ａ≦５、ｃ＜ｂ≧１、２ａ＋２＞ｂ＋ｃ、ｂ≦ａ＋ｃの関係を満たし、ａ＝３、ｂ＝４、ｃ＝２の場合を除くとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２７４１４１号公報
【特許文献２】特開２００５−３１１３５０号公報
【特許文献３】特開２００７−３３５４５０号公報
【特許文献４】特開２０１１−１１９３１０号公報
【特許文献５】特開２０１３−３０５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、ＳＯＧ膜やＴＥＯＳ膜を含む多層レジストを用いる場合、ＳＯＧ膜やＴＥＯＳ膜のエッチングにＣＦ４ガスを含むエッチングガスを利用するため、ＳＯＧ膜やＴＥＯＳ膜にサイドエッチが生じやすく、配線間のショートマージンが減少してしまう。その結果、半導体製品の製造過程における製造歩留りの低下や半導体製品の信頼性の低下につながってしまう。
【００１１】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
一実施の形態によれば、多層レジストを用いて層間絶縁膜に配線溝を形成する際、多層レジストの形成には、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスとＯ２ガスをその成分に含む混合ガスを用いてドライエッチングを行う工程を含む半導体装置の製造方法である。
【発明の効果】
【００１３】
前記一実施の形態によれば、半導体製品の製造過程における製造歩留りの低下や半導体製品の信頼性の低下を抑制することができる。特に、配線間のショートマージンを確保しつつ、高性能な半導体装置を製造することができる。
【図面の簡単な説明】
【００１４】
【図１（ａ）】半導体装置の製造工程の一部を示す一部断面図である。
【図１（ｂ）】半導体装置の製造工程の一部を示す一部断面図である。
【図２（ａ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図２（ｂ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ａ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図３（ｂ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ａ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ｂ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ｃ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ｄ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ｅ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ｆ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図４（ｇ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図５（ａ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図５（ｂ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図５（ｃ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図５（ｄ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図５（ｅ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図５（ｆ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図５（ｇ）】本発明の一実施形態に係る半導体装置の製造工程の一部を示す一部断面図である。
【図６（ａ）】ドライエッチングにおけるレジスト表面の反応を概念的に示す図である。
【図６（ｂ）】ドライエッチングにおけるレジスト表面の反応を概念的に示す図である。
【図７】ドライエッチング装置の概要を示す図である。
【図８】半導体装置の製造工程の概要を示すフローチャートである。
【図９】半導体装置の製造工程の前工程の概要を示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
【実施例１】
【００１６】
図１（ａ）および図１（ｂ）を用いて、多層レジストを用いたシングルダマシンプロセスでのトレンチ（配線溝）加工方法について説明する。図１（ａ）は半導体ウエハ表面に形成された反射防止膜（ＢＡＲＣ膜）および中間層（ＴＥＯＳ膜）のエッチング加工前の状態を示し、図１（ｂ）は反射防止膜（ＢＡＲＣ膜）および中間層（ＴＥＯＳ膜）のエッチング加工後の状態を示している。
【００１７】
図１（ａ）に示すように、エッチング加工前の半導体ウエハの表面（主面）上には、シリコン酸化膜１が形成されており、その一部にタングステン（Ｗ）プラグ２や図示しない下層配線が形成されている。シリコン酸化膜１の上には、絶縁膜としてバリア膜（ＳｉＣＮ膜）３が形成されている。バリア膜（ＳｉＣＮ膜）３は、トレンチ（配線溝）加工時のエッチングストッパー膜として機能する。
【００１８】
バリア膜（ＳｉＣＮ膜）３の上には、トレンチ（配線溝）が形成される被加工膜である絶縁膜として、例えば、シリコン酸化膜４が形成されている。シリコン酸化膜４の上には、多層レジストが形成されている。この多層レジストは、下層から順に、下層レジスト膜５、中間層であるシリコン酸化膜（ＴＥＯＳ膜）６、露光時の反射防止膜となるＢＡＲＣ膜７、フォトレジスト膜８の４層により構成されている。なお、シリコン酸化膜（ＴＥＯＳ膜）６は絶縁膜としての一例であり、他材料の膜であってもよい。
【００１９】
フォトレジスト膜８は、ＡｒＦレーザによるＡｒＦ露光で感光するＡｒＦレジストである。フォトレジスト膜８には、ＡｒＦ露光装置を用いたフォトリソグラフィにより、半導体装置の配線パターンや回路パターン等の所定のパターンが形成されている。
【００２０】
図１（ａ）に示す積層膜構造のように、多層レジストをマスクにしたシングルダマシンのトレンチ（配線溝）加工では、ＢＡＲＣ膜７を四フッ化メタン（ＣＦ４）ガスにより、中間層のＴＥＯＳ膜６をアルゴン（Ａｒ）／四フッ化メタン（ＣＦ４）の混合ガスにより、下層レジスト膜５を窒素（Ｎ２）／酸素（Ｏ２）の混合ガスにより順次エッチングする。
【００２１】
その後、トレンチ（配線溝）を形成するシリコン酸化膜４をアルゴン（Ａｒ）／四フッ化メタン（ＣＦ４）の混合ガスによりエッチングする。その後、酸素（Ｏ２）ガスによるアッシングを実施し、アルゴン（Ａｒ）／四フッ化メタン（ＣＦ４）／酸素（Ｏ２）の混合ガスによりバリア膜（ＳｉＣＮ膜）３をエッチングして終了する。
【００２２】
エッチング装置としては、図７に示すような２周波容量結合型の平行平板タイプのドライエッチング装置を利用する。図７に示すドライエッチング装置の下部電極２２はウエハステージとして機能し、半導体ウエハ２６が載置される。下部電極２２と所定の間隔を隔てて上部電極２３が平行に配置されている。
【００２３】
下部電極２２には高周波電源Ａ２４が電気的に連結されており、２ＭＨｚの高周波電力が下部電極２２へ印加される。
【００２４】
また、上部電極２３には高周波電源Ｂ２５が電気的に連結されており、６０ＭＨｚの高周波電力が上部電極２３へ印加される。
【００２５】
下部電極２２、半導体ウエハ２６、上部電極２３はドライエッチング装置の処理室内に設置されている。処理室内を真空排気し、下部電極２２および上部電極２３の間にエッチングガスを導入し、下部電極２２、上部電極２３それぞれに高周波電力を印加することにより、下部電極２２および上部電極２３の間にプラズマ２７（プラズマ放電）を発生させ、ドライエッチング処理を行う。
【００２６】
図７に示すドライエッチング装置を用いて、ＢＡＲＣ膜７およびＴＥＯＳ膜６をエッチングした後の状態を図１（ｂ）に示す。上記のように、ＴＥＯＳ膜６のエッチングガスにＣＦ４ガスを含んでいるため、ＴＥＯＳ膜６のエッチングの際にサイドエッチが生じ易い。その結果、フォトレジスト膜８に形成されたトレンチパターンの開口寸法（ａ）よりもエッチングで形成されたＴＥＯＳ膜６のトレンチパターンの開口寸法（ｂ）が大きくなり（ａ＜ｂ）、隣り合う配線間のショートマージンが減少してしまう。
【００２７】
配線間のショートマージンが減少すると、半導体製品の信頼性に影響する恐れがあり、また、半導体製品の製造過程において配線間がショートした場合、その製品は不良品となり、製造歩留りが低下してしまう。
【００２８】
そこで、本実施例における多層レジストを用いたトレンチ（配線溝）加工では、図２（ａ）に示す積層膜構造を、図７のドライエッチング装置を用いて、表１に示すドライエッチング条件によりＴＥＯＳ膜６をエッチングすることで、図２（ｂ）に示すようにＴＥＯＳ膜６、ＢＡＲＣ膜７、フォトレジスト膜８の側壁にデポ膜（反応生成物）９を形成しながらエッチングを行うことができる。つまり、Ａｒ／ＣＦ４の混合ガスに替えて、少なくともＣＦ４ガスとＣ３Ｈ２Ｆ４ガスをその成分に含む混合ガスによりエッチンすることでＴＥＯＳ膜６のサイドエッチを抑制しつつ、ＴＥＯＳ膜６を精度良く加工することができる。
【００２９】
また、ＴＥＯＳ膜６をより高精度にエッチングしたい場合、表２に示すドライエッチング条件を用いる。
【００３０】
【表１】
2016178223.tif 000003
【００３１】
【表２】
2016178223.tif 000004
上述したように、本実施例のドライエッチングにおいては、表１および表２に示すように、少なくとも四フッ化メタン（ＣＦ４）とＣ３Ｈ２Ｆ４を成分に含む混合ガスを用いる。
【００３２】
このＣ３Ｈ２Ｆ４は、例えば、化学式１乃至８に示す鎖状構造或いは環状構造のガスを用いる。
【００３３】
【化１】
2016178223.tif 000005
化学式１は、（Ｅ）−１，３，３，３−テトラフルオロ―１―プロペンである。
【００３４】
【化２】
2016178223.tif 000006
化学式２は、（Ｚ）−１，３，３，３−テトラフルオロプロペンである。
【００３５】
【化３】
2016178223.tif 000007
化学式３は、１，１，２，２−テトラフルオロシクロプロパンである。
【００３６】
【化４】
2016178223.tif 000008
化学式４は、１，１，２，３−テトラフルオロシクロプロパンである。
【００３７】
【化５】
2016178223.tif 000009
化学式５は、１，１，３，３−テトラフルオロ―１―プロペンである。
【００３８】
【化６】
2016178223.tif 000010
化学式６は、１，２，３，３−テトラフルオロプロペンである。
【００３９】
【化７】
2016178223.tif 000011
化学式７は、１，３，３，３−テトラフルオロ―１―プロペンである。
【００４０】
【化８】
2016178223.tif 000012
化学式８は、２，３，３，３−テトラフルオロプロペンである。
【００４１】
なお、Ｃ３Ｈ２Ｆ４は、炭素原子（Ｃ）数が３、水素原子（Ｈ）数が２、フッ素原子（Ｆ）数が４であればよく、水素原子やフッ素原子がα結合やβ結合により炭素原子と結合しているＣ３Ｈ２Ｆ４や水素原子やフッ素原子がラジカル付加しているＣ３Ｈ２Ｆ４を用いることもできる。
【００４２】
上記に示した各形態のＣ３Ｈ２Ｆ４は、鎖状構造や環状構造、または炭素原子同士の二重結合の有無により、エッチングガスとして用いた場合のプラズマ中における分子の解離度がそれぞれ異なるため、所望のエッチング形状となるようなＣ３Ｈ２Ｆ４を選択して用いるのが好ましい。
【００４３】
ここで、図２（ｂ）に示すように、多層レジストを構成する中間層であるＴＥＯＳ膜６のエッチングを行う際、四フッ化メタン（ＣＦ４）とＣ３Ｈ２Ｆ４の混合ガスを用いることでエッチングされたＴＥＯＳ膜６の側壁にデポ膜（反応生成物）９が効率良く形成される理由を図６（ａ）および図６（ｂ）を用いて説明する。
【００４４】
図６（ａ）および図６（ｂ）は、ドライエッチング中のＴＥＯＳ膜（シリコン酸化膜）表面の反応を概念的に示す図である。図６（ａ）は従来のＡｒ／ＣＦ４混合ガスによるドライエッチング中の様子を示し、図４（ｂ）はＣＦ４／Ｃ３Ｈ２Ｆ４混合ガスによるドライエッチング中の様子を示している。図中の「＊」はラジカル、すなわち不対電子を持つ原子や分子の状態である。
【００４５】
エッチングガスを構成する各ガス分子はプラズマ中で解離し、イオンやラジカルが生成される。また、ＴＥＯＳ膜６と同様にフォトレジスト膜８やＢＡＲＣ膜７もエッチングされ、それらの材料からも酸素ラジカル（Ｏ＊）や水素ラジカル（Ｈ＊）がプラズマ中に供給される。プラズマ中のラジカルの一部は互いに結合して一酸化炭素（ＣＯ）やフッ化水素（ＨＦ）等を生成し、真空排気される。
【００４６】
また、ラジカルの一部はＴＥＯＳ膜表面に付着し、ポリマー（デポ膜）を形成する。このポリマー（デポ膜）が、プラズマ中に発生するイオンによるＴＥＯＳ膜のエッチング側壁面のスパッタリングやフッ素ラジカル（Ｆ＊）とＴＥＯＳ膜表面の化学反応からＴＥＯＳ膜のエッチング側壁面を保護する保護膜として機能する。
【００４７】
図６（ｂ）に示すように、ドライエッチングにＣＦ４／Ｃ３Ｈ２Ｆ４混合ガスを用いた場合、図６（ａ）に示す従来のドライエッチング条件に比べて、ＴＥＯＳ膜表面にポリマー（デポ膜）がより厚く形成される。エッチングガスにＣ３Ｈ２Ｆ４を用いることで、プラズマ中に供給される炭素（Ｃ）および水素（Ｈ）の原子数が増えるためである。その結果、ＴＥＯＳ膜のエッチング耐性が高まり、ＴＥＯＳ膜のサイドエッチ量を抑制することができる。
【００４８】
なお、ドライエッチングに用いるＣＦ４／Ｃ３Ｈ２Ｆ４混合ガスは、主にＣＦ４ガスがシリコン酸化膜のエッチングに寄与するメインのエッチングガスであるため、ＣＦ４／Ｃ３Ｈ２Ｆ４混合ガスの流量はＣＦ４＞Ｃ３Ｈ２Ｆ４とする必要がある。上記のように、Ｃ３Ｈ２Ｆ４ガスはポリマー（デポ膜）の形成に寄与するため、ＣＦ４の流量よりもＣ３Ｈ２Ｆ４の流量が多い場合、ポリマー（デポ膜）の形成量が多すぎてＴＥＯＳ膜６のエッチングを妨げてしまう恐れがある。例えば、エッチング途中で、ＴＥＯＳ膜６のエッチングが停止（エッチストップ）してしまう場合がある。
【００４９】
また、表１や表２に示すように、必要に応じて、希釈ガス（キャリアガス）としてアルゴン（Ａｒ）ガスを添加することもできる。Ａｒガスを添加することにより、プラズマ中でＡｒイオンが生成され、ＴＥＯＳ膜６をエッチングする際にエッチング溝底部のイオンアシストエッチングの効果を得ることができる。
【００５０】
また、必要に応じて、酸素（Ｏ２）ガスや窒素ガス（Ｎ２）を添加してもよい。酸素（Ｏ２）ガスや窒素ガス（Ｎ２）を添加することで、ドライエッチングにより形成されるエッチング形状（トレンチ形状）の調整が可能になる。Ｏ２を添加する場合、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｏ２混合ガスの流量はＣＦ４＞Ｏ２＞Ｃ３Ｈ２Ｆ４とするのがより好適である。また、Ｎ２を添加する場合、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２混合ガスの流量はＣＦ４＞Ｎ２＞Ｃ３Ｈ２Ｆ４とするのがより好適である。
【００５１】
Ｏ２添加、或いは、Ｎ２添加のいずれの場合においても、Ｃ３Ｈ２Ｆ４の流量が多すぎるとＯ２やＮ２添加によるエッチング形状（トレンチ形状）の制御が難しくなるためである。すなわち、表１や表２で示す範囲内で、Ｃ３Ｈ２Ｆ４ガスはＣＦ４ガス及びＡｒガスよりも少ない流量とすることが好ましく、酸素（Ｏ２）ガスおよび窒素ガス（Ｎ２）と同程度か少ない流量とすることが好ましい。
【００５２】
特に、酸化膜のような絶縁膜をエッチングする際には、酸素（Ｏ２）ガスを添加することが好ましい。また、酸化シリコン膜よりも低誘電率である炭素添加シリコン酸化膜（ＳｉＯＣ膜）等の有機絶縁膜を用いた場合、エッチングガスにＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２混合ガスを用いることが好ましく、有機絶縁膜のサイドエッチ形状を防止することが可能になる。
【００５３】
以上説明したように、本実施例における半導体装置の製造方法によれば、多層レジストを用いるシングルダマシンプロセスにおいて中間層であるＴＥＯＳ膜をドライエッチングする際、ＴＥＯＳ膜のサイドエッチを抑制することができ、より精度の高い中間層（ＴＥＯＳ膜）の加工が可能となる。
【００５４】
これにより、続いて行われる下層レジスト膜５やシリコン酸化膜４のエッチングにおいても、より精度の高いエッチングを行うことが可能となり、配線間のショートマージンの減少を防止することができる。
【００５５】
図３（ａ）は、シリコン酸化膜４上の下層レジスト５にトレンチ（配線溝）パターンが形成された状態を示している。図３（ａ）に示す積層膜構造を図７に示すドライエッチング装置を用いて、表１或いは表２のドライエッチング条件でエッチングすることにより、図３（ｂ）に示すようにシリコン酸化膜４のエッチング側壁にデポ膜（反応生成物）９を形成しつつ、シリコン酸化膜４のエッチングを行うことができるため、シリコン酸化膜４のエッチング側壁のサイドエッチを抑制することができる。
【００５６】
以上説明したシングルダマシンプロセスでのトレンチ（配線溝）加工の一連の工程を図４（ａ）乃至図４（ｇ）を用いて説明する。
【００５７】
先ず、図４（ａ）および図４（ｂ）に示すように、フォトレジスト膜８をマスクにして、ＢＡＲＣ膜７をエッチングする。このエッチングには、四フッ化メタン（ＣＦ４）ガスを用いる。この際、フォトレジスト膜８もエッチングされるためフォトレジスト膜８の膜厚が減少する。
【００５８】
次に、図４（ｂ）および図４（ｃ）に示すように、フォトレジスト膜８およびパターニングされたＢＡＲＣ膜７をマスクにして、多層レジストの中間層であるＴＥＯＳ膜６をエッチングする。このエッチングには、表１或いは表２に示すようにＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いる。また、それらの混合ガスにさらに必要に応じてＯ２ガスやＮ２ガス、Ａｒガスを添加した混合ガスを用いることもできる。この際、フォトレジスト膜８もエッチングされるためフォトレジスト膜８の膜厚がさらに減少する。
【００５９】
また、エッチングガスにＣ３Ｈ２Ｆ４ガスを含むため、ＴＥＯＳ膜６やＢＡＲＣ膜７、フォトレジスト膜８の側壁にデポ膜（反応生成物）９が側壁保護膜として形成され、それらの膜のサイドエッチを抑制することができる。なお、この工程でＯ２ガスを添加する場合には、後述のシリコン酸化膜４をエッチングする工程よりも、Ｏ２ガスの添加量を少なくすることが望ましい。
【００６０】
続いて、図４（ｃ）および図４（ｄ）に示すように、フォトレジスト膜８およびパターニングされたＢＡＲＣ膜７、ＴＥＯＳ膜６の側壁にデポ膜９が形成されている状態で、フォトレジスト膜８とデポ膜９をマスクに下層レジスト５をエッチングする。このエッチングには、Ｎ２／Ｏ２混合ガスやＮ２／Ｏ２／ＣＨ２Ｆ２混合ガスを用いる。この際、フォトレジスト膜８およびＢＡＲＣ膜７もエッチングされるため、シリコン酸化膜４上にはパターニングされたＴＥＯＳ膜６および下層レジスト５が残る。なお、この時デポ膜９も除去される。
【００６１】
その後、図４（ｄ）および図４（ｅ）に示すように、パターニングされたＴＥＯＳ膜６および下層レジスト５をマスクにシリコン酸化膜４をエッチングする。このエッチングには、表１或いは表２に示すようにＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスやそれらの混合ガスにさらに必要に応じてＯ２ガスやＮ２ガス、Ａｒガスを添加した混合ガスを用いる。
【００６２】
この際、エッチングガスにＣ３Ｈ２Ｆ４ガスを含むため、シリコン酸化膜４や下層レジスト膜５の側壁にデポ膜（反応生成物）９が側壁保護膜として形成されるため、それらの膜のサイドエッチを抑制することができる。また、ＴＥＯＳ膜６はリコン酸化膜４のエッチング中に除去されている。なお、この工程でＯ２ガスを添加する場合には、前述のＴＥＯＳ膜６をエッチングする工程よりも、Ｏ２ガスの添加量を多くすることが望ましい。
【００６３】
さらに、図４（ｅ）および図４（ｆ）に示すように、酸素（Ｏ２）ガスによりアッシングを行い、下層レジスト膜５およびデポ膜（反応生成物）９を除去する。
【００６４】
最後に、図４（ｆ）および図４（ｇ）に示すように、Ａｒ／ＣＦ４／Ｏ２の混合ガスによりバリア膜（ＳｉＣＮ膜）３をエッチングすることより、Ｗプラグ２や図示しない下層配線を露出させて終了する。形成されたトレンチ（配線溝）２１には、後のＣｕ（銅）めっき工程やＣＭＰ工程（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）を経て埋め込み銅配線が形成される。（図９の工程ｊおよび工程ｋ）
以前説明したように、図４（ａ）乃至図４（ｇ）に示すシングルダマシンプロセスによりシリコン酸化膜４（絶縁層）にトレンチ（配線溝）２１を形成する際、多層レジストの中間層であるＴＥＯＳ膜６や被加工膜であるシリコン酸化膜４のエッチングにＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを含むエッチングガスを用いる。これにより、精度良くトレンチ（配線溝）を形成することができ、配線間のショートマージンの減少を防止することができる。
【実施例２】
【００６５】
図５（ａ）乃至図５（ｇ）を用いて、本実施例におけるデュアルダマシンプロセスでのトレンチ（配線溝）加工方法について説明する。
【００６６】
図５（ａ）は半導体ウエハ表面に複数の異なる層間絶縁膜が形成され、その上に４層からなる多層レジストが形成された積層膜構造のエッチング加工前の状態を示し、図５（ｂ）は多層レジスト膜を構成するＢＡＲＣ膜およびＴＥＯＳ膜のエッチング加工後の状態を示している。層間絶縁膜１０の一部にはＣｕ配線１１が形成されている。層間絶縁膜１０は、例えば炭素添加シリコン酸化膜（ＳｉＣＯ膜）等の有機絶縁膜からなり、シリコン酸化膜よりも低い誘電率を有する。層間絶縁膜１０の上には、バリア膜（ＳｉＣＮ膜）１２が形成されている。
【００６７】
バリア膜（ＳｉＣＮ膜）１２の上には、トレンチ（配線溝）が形成される被加工膜である３層構造の層間絶縁層が形成されている。この３層の層間絶縁層は下層から順に、低誘電率膜Ａ１３、低誘電率膜Ｂ１４、シリコン酸化膜１５により構成されている。低誘電率膜Ａ１３および低誘電率膜Ｂ１４は、それぞれの誘電率が異なる材料や有機系低誘電率膜、無機系低誘電率膜を用いており、シリコン酸化膜よりも低い誘電率を有している。なお、これらの膜の積層される順番は必要とする層間絶縁層の誘電率に応じて適宜変更可能である。
【００６８】
図５（ａ）では既にビアホールが形成された状態が示されている。ビアホールの形成には、低誘電率膜Ａ１３、低誘電率膜Ｂ１４、シリコン酸化膜１５にＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスを用いたドライエッチングによって行われる。この時のＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスの条件は、表１または表２に示した条件と同じである。
【００６９】
３層の層間絶縁層の上には、実施例１と同様に、４層からなる多層レジストが形成されている。この４層の多層レジストは、図５（ａ）に示すように、下層から順に、下層レジスト膜１６、中間層であるＴＥＯＳ膜１７、露光時の反射防止膜となるＢＡＲＣ膜１８、フォトレジスト膜１９から構成されている。なお、ＴＥＯＳ膜１７は絶縁膜としての一例であり、他材料の膜であっても良い。
【００７０】
フォトレジスト膜１９は、ＡｒＦレーザによるＡｒＦ露光で感光するＡｒＦレジストである。フォトレジスト膜１９には、ＡｒＦ露光装置を用いたフォトリソグラフィにより、半導体装置の配線パターンや回路パターン等の所定のパターンが形成されている。
【００７１】
３層の層間絶縁膜、すなわち、低誘電率膜Ａ１３、低誘電率膜Ｂ１４、シリコン酸化膜１５には予めビアフィル２０が形成されている。このビアフィル２０は、ドライエッチングにより３層の層間絶縁膜にビアホール（コンタクトホール）を形成した後、ビアフィル材を充填することで形成される。
【００７２】
図５（ａ）から図５（ｇ）に至る処理は、表３に示すドライエッチング条件により行う。実施例１と同様に、図７に示すようなドライエッチング装置を用いて行う。また、エッチングを行う絶縁膜の材料によって、ＣＦ４／Ｃ３Ｈ２Ｆ４の混合ガスにＯ２ガス、Ｎ２ガスまたはＡｒガスを、必要に応じて適宜添加できることは、実施例１と同様である。
【００７３】
なお、表３のステップ１はＢＡＲＣ膜１８をエッチングする工程の条件である。表３のステップ２は中間層であるＴＥＯＳ膜１７をエッチングする工程の条件である。表３のステップ３は下層レジスト１６をエッチングする工程の条件である。表３のステップ４はシリコン酸化膜１５および低誘電率膜Ｂ１４の一部をエッチングする工程の条件である。表３のステップ５はバリア膜１２をエッチングする工程の条件である。
【００７４】
【表３】
2016178223.tif 000013
先ず、図５（ａ）および図５（ｂ）に示すように、フォトレジスト膜１９をマスクにして、ＢＡＲＣ膜１８をエッチングする。このドライエッチングには、ＣＦ４／Ｏ２の混合ガスを用いる。（表３のステップ１）この際、フォトレジスト膜１９もエッチングされるためフォトレジスト膜１９の膜厚が減少する。
【００７５】
次に、図５（ｂ）および図５（ｃ）に示すように、レジスト膜１９およびパターニングされたＢＡＲＣ膜１８をマスクにＴＥＯＳ膜１７のドライエッチングを行う。このドライエッチングには、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｏ２の混合ガス或いはＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２の混合ガスを用いる。（表３のステップ２）この際、ＴＥＯＳ膜１７、ＢＡＲＣ膜１８、フォトレジスト膜１９の側壁にデポ膜（反応生成物）９が形成されるため、それらの膜のサイドエッチを防止することができる。また、ＴＥＯＳ膜１７と共にレジスト膜１９もエッチングされるため、レジスト膜１９の膜厚はさらに減少する。なお、この工程でＯ２ガスを添加する場合には、後述のシリコン酸化膜１５をエッチングする工程よりも、Ｏ２ガスの添加量を少なくすることが望ましい。
【００７６】
続いて、図５（ｃ）および図５（ｄ）に示すように、レジスト膜１９およびパターニングされたＢＡＲＣ膜１８、ＴＥＯＳ膜１７の側壁にデポ膜９が形成されている状態で、フォトレジスト膜１９とデポ膜９をマスクに下層レジスト膜１６のドライエッチングを行う。このドライエッチングには、Ｎ２／Ｏ２の混合ガスやＮ２／Ｏ２の混合ガスにＣＨ２Ｆ２を添加した混合ガスを用いる。（表３のステップ３）この際、下層レジスト１６と共に上層のフォトレジスト膜１９およびＢＡＲＣ膜１８も共にエッチング除去される。なお、この時デポ膜９も除去される。
【００７７】
その後、図５（ｄ）および図５（ｅ）に示すように、パターニングされたＴＥＯＳ膜１７および下層レジスト１６をマスクに３層の層間絶縁膜を構成するシリコン酸化膜１５および低誘電率膜Ｂ１４の一部のドライエッチングを行う。このドライエッチングには、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｏ２の混合ガス或いはＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２の混合ガスを用いる。（表３のステップ４）この際、低誘電率膜１４、シリコン酸化膜１５、下層レジスト１６の側壁にデポ膜（反応生成物）９が形成されるため、それらの膜のサイドエッチを防止することができる。
【００７８】
特に、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２の混合ガスを用いることにより、低誘電率膜Ｂ１４のサイドエッチをより効果的に抑制することができる。また、シリコン酸化膜１５をエッチングする際には、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｏ２の混合ガスを用いるのが好ましい。なお、その場合には、前述のＴＥＯＳ膜１７をエッチングする工程よりも、Ｏ２ガスの添加量を少なくすることが望ましい。また、上記のように、低誘電率膜Ｂ１４をエッチングする際には、ＣＦ４／Ｃ３Ｈ２Ｆ４／Ｎ２の混合ガスを用いるのが好ましい。
【００７９】
さらに、図５（ｅ）および図５（ｆ）に示すように、酸素（Ｏ２）ガスのアッシングにより下層レジスト１６、デポ膜（反応生成物）９、低誘電率膜Ｂ１４および低誘電率膜Ａ１３の一部およびビアフィル２０を除去する。
【００８０】
最後に、図５（ｆ）および図５（ｇ）に示すように、ビアホールの底部のバリア膜１２をドライエッチングにより除去することで、デュアルダマシンプロセスにおけるトレンチ（配線溝）２１および下層のＣｕ配線１１とのコンタクト（ビア）を形成するためのビアホールを形成する。（表３のステップ５）
以上説明したように、本実施例における半導体装置の製造方法によれば、デュアルダマシンプロセスにおいてシリコン酸化膜や炭素添加シリコン酸化膜（ＳｉＣＯ膜）などの低誘電率膜を含む積層構造の層間絶縁膜にドライエッチングでトレンチ（配線溝）を形成する際、サイドエッチを効果的に抑制することができ、より精度の高いトレンチ（配線溝）加工が可能となる。
【００８１】
また、本実施の形態では層間絶縁膜として、低誘電率膜Ａ１３、低誘電率膜Ｂ１４およびシリコン酸化膜１５を含む例を開示したが、これに限られず、低誘電率膜Ａ１３および低誘電率膜Ｂ１４の２層の膜でも良いし、単層の膜であっても良い。
【実施例３】
【００８２】
図８および図９を用いて、実施例１或いは実施例２で説明したプロセスフローによる先端マイコンや先端ＳＯＣ製品、高機能な液晶ドライバ等の半導体装置の製造方法について説明する。図８は、半導体装置の製造工程の概要を示すフローチャートである。また、図９は、半導体装置の製造工程の前工程の概要を示すフローチャートである。
【００８３】
半導体装置の製造工程は、図８に示すように、大別すると３工程に分けられる。
【００８４】
先ず、半導体回路を設計し、その回路設計に基づき、マスクを作成する。
【００８５】
次に、前工程と呼ばれるウエハ処理工程で、シリコンなどの半導体基板（ウエハ）の表面に各種表面処理を複数回繰り返すことにより集積回路を形成する。この前工程は、大きく分けると、図８に示すように、素子間分離層形成を行う工程、ＭＯＳトランジスタなどの素子形成を行う工程、各素子およびトランジスタ間に配線を形成する配線形成工程、完成したウエハを検査する工程などがある。
【００８６】
さらに、後工程において、表面に集積回路が形成されたウエハを個別に分離し、半導体装置として組み立て、検査を行う。
【００８７】
ウエハ処理工程である前工程においては、図９に示す複数の表面処理ａ工程からｌ工程が複数回繰り返される。
【００８８】
先ず、半導体基板であるウエハの表面を洗浄し、ウエハ表面に付着した異物や不純物を除去する。（工程ａ）
次に、ＣＶＤ装置などを用いて、ウエハ表面に薄膜を成膜する。この薄膜は、シリコン酸化膜や低誘電率膜のような層間絶縁膜やアルミニウム膜のような配線を形成するための膜などである。（工程ｂ）
ウエハ表面に薄膜を成膜した後、表面に付着した異物や不純物を再度洗浄により除去する。（工程ｃ）
層間絶縁膜や配線を形成するための膜が表面に成膜されたウエハ上に、感光性材料などからなるレジスト材料を塗布する。（工程ｄ）
所望の回路パターンが形成されたマスクを用いて、例えばＡｒＦ露光装置などの露光装置により回路パターンをレジストに転写する。（工程ｅ）
現像処理にて、不要な部分のレジストを除去し、ウエハ上のレジストに所望の回路パターンを形成する。（工程ｆ）
所望の回路パターンが形成されたレジストをエッチングマスクとして、ドライエッチング装置により、ウエハ上に成膜された薄膜の不要な部分をエッチングにより除去し、薄膜に所望の回路パターンを形成する。実施例１或いは実施例２におけるトレンチ（配線溝）の形成に該当する。（工程ｇ）
この後、必要に応じて、イオン打ち込み装置でウエハ表面に不純物注入を行う。（工程ｈ）
ウエハ上に形成したレジストをアッシング処理や洗浄により剥離（除去）する。（工程ｉ）
シングルダマシンプロセス或いはデュアルダマシンプロセスにより埋め込み銅配線を形成する場合、引き続いて、エッチング（工程ｇ）により薄膜に形成したトレンチ（配線溝）やビアホール内に銅（Ｃｕ）をめっき処理により埋め込む。（工程ｊ）
ウエハ表面に形成された余分な銅（Ｃｕ）をＣｕ−ＣＭＰ研磨により除去する。（工程ｋ）
最後に、ウエハ上の異物の有無や薄膜に所望の回路パターンが正確に形成されていることを異物検査装置や外観検査装置で検査する。（工程ｌ）
なお、上記のａ工程からｌ工程の間において、必要に応じてウエハの洗浄や乾燥などの処理が行われる。
【００８９】
本実施例における半導体装置の製造方法では、実施例１或いは実施例２で説明したシングルダマシンプロセスやデュアルダマシンプロセスを上記の工程ｇに適用し、埋め込み銅配線を形成する。つまり、工程ｇのドライエッチングにおいて、エッチングガスとしてＣＦ４／Ｃ３Ｈ２Ｆ４を含む混合ガスを用いて多層レジストの中間層であるシリコン酸化膜のエッチング或いはトレンチ（配線溝）の形成のためのエッチングを行い、形成されたトレンチ（配線溝）やビアホールに工程ｊのＣｕ（銅）めっき処理および工程ｋのＣｕ−ＣＭＰ研磨により埋め込み銅配線を形成する。
【００９０】
以上のように、実施例１或いは実施例２で説明したプロセスフローを先端マイコンや先端ＳＯＣ製品などの半導体装置の製造工程に適用することにより、精度良くトレンチ（配線溝）を形成することができ、先端マイコンや先端ＳＯＣ製品などの半導体装置の製造歩留りや工程歩留りを向上することができる。
【００９１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００９２】
１，４，１５…シリコン酸化膜、２…Ｗプラグ、３…バリア膜（ＳｉＣＮ膜）、５，１６…下層レジスト膜、６，１７…シリコン酸化膜（ＴＥＯＳ膜）、７，１８…ＢＡＲＣ膜、８，１９…フォトレジスト膜、９…デポ膜（反応生成物）、１０…層間絶縁膜、１１…Ｃｕ配線、１２…バリア膜、１３…低誘電率膜Ａ、１４…低誘電率膜Ｂ、２０…ビアフィル、２１…トレンチ（配線溝）、２２…下部電極、２３…上部電極、２４…高周波電源Ａ、２５…高周波電源Ｂ、２６…半導体ウエハ、２７…プラズマ。
【図１（ａ）】
2016178223.tif 000014
【図１（ｂ）】
2016178223.tif 000015
【図２（ａ）】
2016178223.tif 000016
【図２（ｂ）】
2016178223.tif 000017
【図３（ａ）】
2016178223.tif 000018
【図３（ｂ）】
2016178223.tif 000019
【図４（ａ）】
2016178223.tif 000020
【図４（ｂ）】
2016178223.tif 000021
【図４（ｃ）】
2016178223.tif 000022
【図４（ｄ）】
2016178223.tif 000023
【図４（ｅ）】
2016178223.tif 000024
【図４（ｆ）】
2016178223.tif 000025
【図４（ｇ）】
2016178223.tif 000026
【図５（ａ）】
2016178223.tif 000027
【図５（ｂ）】
2016178223.tif 000028
【図５（ｃ）】
2016178223.tif 000029
【図５（ｄ）】
2016178223.tif 000030
【図５（ｅ）】
2016178223.tif 000031
【図５（ｆ）】
2016178223.tif 000032
【図５（ｇ）】
2016178223.tif 000033
【図６（ａ）】
2016178223.tif 000034
【図６（ｂ）】
2016178223.tif 000035
【図７】
2016178223.tif 000036
【図８】
2016178223.tif 000037
【図９】
2016178223.tif 000038