(57)【要約】【課題】ｐ型不純物領域とｎ型不純物領域の上部に、それぞれ異なる材料を用いた金属シリサイドを容易に形成可能とする半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、第１導電型不純物領域と、第２導電型不純物領域を備える基板上に、第１導電型不純物を含有する金属を成膜する工程と、熱処理を施すことにより、前記第１導電型不純物領域上に選択的に前記金属を含む金属シリサイドを形成する工程とを有する。【選択図】図１
2016072352.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型不純物領域と、第２導電型不純物領域を備える基板上に、第１導電型不純物を含有する金属を成膜する工程と、
熱処理を施すことにより、前記第１導電型不純物領域上に選択的に前記金属を含む金属シリサイドを形成する工程とを有する半導体装置の製造方法。
【請求項２】
前記第１導電型領域はｐ型不純物領域であり、
前記第２不純物領域はｎ型不純物領域であり、
前記第１導電型不純物はボロンである請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１導電型領域はｎ型不純物領域であり、
前記第２不純物領域はｐ型不純物領域であり、
前記第１導電型不純物はリンである請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１導電型不純物はボロン及びリンの一方であり、前記第２導電型不純物はボロン及びリンの他方である請求項１から３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記金属を成膜する工程は、無電解めっき法による成膜方法を用いる請求項１から４の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板上にｐ型不純物領域とｎ型不純物領域を有する場合であって、これら上部に金属シリサイドを用いて低抵抗なコンタクトを形成する場合、それぞれの領域に対して適切なバリアハイトを持つ金属材料を用いる。しかし、これらコンタクトを異なる金属材料によって作り分けるには工程が複雑であり、製造コストの増加を招いていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２０８６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ｐ型不純物領域とｎ型不純物領域の上部に、それぞれ異なる金属材料を用いた金属シリサイドを容易に形成可能とする半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置の製造方法は、第１導電型不純物領域と、第２導電型不純物領域を備える基板上に、第１導電型不純物を含有する金属を成膜する工程と、熱処理を施すことにより、前記第１導電型不純物領域上に選択的に前記金属を含む金属シリサイドを形成する工程とを有する。
【図面の簡単な説明】
【０００６】
【図１】（Ａ）から（Ｄ）は、第１の実施形態に係る半導体装置の製造方法を示す図であり、半導体装置の製造工程途中の縦断面図の一例を工程順に並べたもの。
【図２】（Ａ）から（Ｄ）は、第１の実施形態に係る半導体装置の製造方法を示す図であり、半導体装置の製造工程途中の縦断面図の一例を工程順に並べたもの。
【図３】（Ａ）から（Ｄ）は、第２の実施形態に係る半導体装置の製造方法を示す図であり、半導体装置の製造工程途中の縦断面図の一例を工程順に並べたもの。
【図４】（Ａ）から（Ｄ）は、第２の実施形態に係る半導体装置の製造方法を示す図であり、半導体装置の製造工程途中の縦断面図の一例を工程順に並べたもの。
【図５】（Ａ）及び（Ｂ）は、第２の実施形態に係る半導体装置の製造方法を示す図であり、半導体装置の製造工程途中の縦断面図の一例を工程順に並べたもの。
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照しつつ説明する。以下の説明において、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致するわけではない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合がある。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。本願明細書と各図において、既出の図に関して前述したものと同様の機能、構成を備えた要素については同一符号を付して、詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
第１の実施例について、図を参照して以下に説明する。図１（Ａ）〜（Ｄ）、及び図２（Ａ）〜（Ｄ）は、第１の実施形態に係る半導体装置の製造方法を示す図であり、半導体装置の製造工程途中の縦断面図の一例を工程順に並べたものである。
【０００９】
図１（Ａ）に示すように、半導体基板１０上にｎ型不純物領域１２及びｐ型不純物領域１４を形成する。半導体基板１０としては、シリコン基板を用いることができる。ｎ型不純物領域１２及びｐ型不純物領域１４の形成は、例えばリソグラフィ法及び注入法を用いて行うことができる。ｎ型不純物領域１２に用いられる不純物としては、リン（Ｐ）を挙げることができる。リンに加えて、さらにヒ素（Ａｓ）を導入してもよい。ｐ型不純物領域１４の形成に用いられる不純物としては、例えばボロン（Ｂ）を挙げることができる。ｎ型不純物領域１２及びｐ型不純物領域１４は、例えばＭＯＳトランジスタのソース・ドレイン領域として用いられる。
【００１０】
次いで、絶縁膜１６を形成する。絶縁膜１６としては、例えばシリコン酸化膜を用いることができる。シリコン酸化膜は例えばＣＶＤ(Chemical Vapor Deposition)法を用いて成膜することができる。続いて、絶縁膜１６にホール１８を形成する。ホール１８は例えばリソグラフィ法及びＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）法を用いて形成することができる。ホール１８は絶縁膜１６上面から半導体基板１０上に形成されたｎ型不純物領域１２及びｐ型不純物領域１４表面に達するように形成される。ホール１８底部において、ｎ型不純物領域１２とｐ型不純物領域１４の上面が露出している。
【００１１】
次に、図１（Ｂ）に示すように、第１金属２０を形成する。第１金属２０は例えば無電解めっき法を用いて成膜することができる。これにより、第１金属２０をコンフォーマルに形成することができ、絶縁膜１６表面、ホール１８内の形状に沿うように形成することができる。第１金属２０は、ホール１８底部においてｎ型不純物領域１２及びｐ型不純物領域１４上面に接している。
【００１２】
第１金属２０としては例えば膜中にボロンを含有したニッケル（Ｎｉ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、金（Ａｕ）等を用いることができる。また、無電解めっき液に、タングステン酸イオンやモリブデン酸イオンを混入させることで、ＮｉＭｏやＣｏＷを形成することが可能である。この実施形態においては第１金属２０としてニッケルを用いた一例として説明する。
【００１３】
ここで、第１金属２０の形成に用いる無電解めっき液の還元剤としてアルキルアミンボランを用いる。アルキルアミンボランとしては、例えばジメチルアミンボランを用いることができる。これにより、成膜された第１金属２０の膜中にボロンを含有させることができる。すなわちニッケルボロン（ＮｉＢ）が形成される。なお、ニッケルに代えて、コバルトを用いた場合は、コバルトボロン（ＣｏＢ）が形成され、ＮｉＭｏ、ＣｏＷを用いた場合は、ＮｉＭｏＢ、ＣｏＷＢが形成される。
【００１４】
ここで、無電解めっき液の温度、ｐＨ、金属イオン濃度、錯化剤の濃度や種類、還元剤の濃度等を変えることでボロンの含有量を制御することが可能である。これにより、第１金属２０のボロン含有量は、例えば０．０１ａｔ％〜３０ａｔ％の範囲で制御することができる。ここでは、ボロンの含有量は、例えば１×１０２２ａｔｍ/ｃｍ３として形成される。
【００１５】
なお、上述の無電解めっき法に代えて、ＣＶＤ法を用いて第１金属２０を形成することができる。ここで、ＣＶＤ法による成膜雰囲気中にジボラン（Ｂ２Ｈ６）ガスを導入することにより、第１金属２０中にボロンを含有させることができる。また、成膜温度、圧力、ジボランのガス流量などを調整することで、第１金属２０に含有されるボロンの含有量を制御することができる。また、スパッタリング法を用いて第１金属２０を形成することもできる。この場合は、ボロンを含むターゲットを用いてスパッタリングを行うことにより第１金属２０中にボロンを含有させることができる。
【００１６】
次に、図１（Ｃ）に示すように、熱処理を施すことにより半導体基板１０（シリコン）と第１金属２０（ニッケル）を反応させて金属シリサイド２２を形成する。金属シリサイド２２としては、ニッケルシリサイド（ＮｉＳｉ）が形成される。金属シリサイド形成のための熱処理は、アルゴン（Ａｒ）雰囲気中で、例えば３００℃〜９００℃程度の温度で行うことができる。
【００１７】
この時、ｐ型不純物領域１４上の第１金属２０との境界近傍においては、第１金属２０を含む金属シリサイド２２が形成されるが、ｎ型不純物領域１２上の第１金属２０との境界においては、金属シリサイド２２は形成されない。すなわち、ｐ型不純物領域１４上に選択的に金属シリサイド２２を形成することができる。これは、第１金属２０に含有されたボロン（ｐ型不純物）と、ｎ型不純物領域１２中のリン（ｎ型不純物）が反応し、金属シリサイドの形成を阻害するためであると考えられる。
【００１８】
次に、図１（Ｄ）に示すように、硫酸と過酸化水素水の混合液（硫酸過水溶液）により、未反応の第１金属２０の除去を行う。絶縁膜１６上面、ホール１８側壁、並びにｎ型不純物領域１２及びｐ型不純物領域１４上方に形成されている未反応の第１金属２０は除去される。これにより、ｐ型不純物領域１４上に選択的に金属シリサイド２２が形成され、ｎ型不純物領域１２上には金属シリサイド２２は形成されない。
【００１９】
次に、図２（Ａ）に示すように、第２金属２４を形成する。第２金属２４としては、例えばチタン（Ｔｉ）／窒化チタン（ＴｉＮ）の積層膜を用いることができる。チタン及び窒化チタンは、例えばＣＶＤ法を用いて成膜することができる。窒化チタンは、後に成膜する金属（ここではタングステン）との密着層として機能する。
【００２０】
次いで、図２（Ｂ）に示すように、熱処理を施すことによりｎ型不純物領域１２上、及びｐ型不純物領域１４上に金属シリサイド２６（２６ａ、２６ｂ）が形成される。ここでは、第２金属２４のチタンと、半導体基板１０（ｎ型不純物領域１２及びｐ型不純物領域１４）のシリコンが反応して、チタンシリサイド（ＴｉＳｉ）が形成される。
【００２１】
なお、チタンのＣＶＤ法による成膜時に、成膜温度が例えば約５００℃以上の条件を用いた場合は、チタンの成膜時に金属シリサイド反応が進行し、チタンシリサイドが形成される。従って、図２（Ｂ）において説明した熱処理は、成膜時の熱処理としてもよい。
【００２２】
ここで、半導体基板１０上に形成されたｎ型不純物領域１２及びｐ型不純物領域１４上の境界に、金属シリサイドを介してコンタクトを形成する場合、コンタクト抵抗の低抵抗化の観点から、コンタクトでのバリアハイトを小さくすることが望ましい。そのため、金属シリサイドを形成する金属として適切な金属材料を選定する。
【００２３】
ｐ型不純物領域１４（ｐ+領域）に金属シリサイドによるコンタクトを形成する場合は、金属単体の仕事関数がシリコンの価電子帯の上端である５．１ｅＶ付近にある金属を用いる。従って、ｐ型不純物領域１４上に形成する金属シリサイドに用いる金属としては、その仕事関数が５．１ｅＶ付近であるニッケル（Ｎｉ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、金（Ａｕ）などが適している。
【００２４】
一方、ｎ型不純物領域１２（ｎ+領域）に金属シリサイドを形成する場合は、金属単体の仕事関数がシリコンの伝導帯の下端である４．１ｅＶ付近にある金属を用いる。従って、ｎ型不純物領域１２に形成する金属シリサイドに用いる金属としては、その仕事関数が４．１ｅＶ付近であるチタン（Ｔｉ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ホルミウム（Ｈｏ）、サマリウム（Ｓｍ）、イッテルビウム（Ｙｂ）、エルビウム（Ｅｒ）などが適している。
【００２５】
そこで、本実施形態では、上述のように、ｐ型不純物領域１４上にはニッケルシリサイドを形成し、ｎ型不純物領域１２上にはチタンシリサイドを形成している。
なお、ｐ型不純物領域１４にも金属シリサイド２６ｂ（チタンシリサイド）が形成される。しかし、ｐ型不純物領域１４のシリコンと接しているのは金属シリサイド２２（ニッケルシリサイド）であるため、コンタクト抵抗は低く形成できている。
【００２６】
次に、図２（Ｃ）に示すように、第２金属２４表面に金属膜２８を形成する。金属膜２８としては、例えばタングステン（Ｗ）を用いることができ、タングステンは例えばＣＶＤ法を用いて成膜することができる。
【００２７】
続いて、図２（Ｄ）に示すように、ＣＭＰ法（Chemical Mechanical Polishing;化学機械研磨法）を用いて、絶縁膜１６上面が露出するまで金属膜２８及び第２金属２４を研磨する。これにより、第２金属２４及び金属膜２８を含むコンタクトプラグ４０を形成する。
【００２８】
ｎ型不純物領域１２上において、コンタクトプラグ４０底部は金属シリサイド２６ａ（チタンシリサイド）と接触しているが、ｎ型不純物領域１２とは接触していない。ｎ型不純物領域１２は金属シリサイド２６ａと接触している。従って、金属シリサイドを含む金属部分とｎ型不純物領域１２は、仕事関数が４．１ｅＶ付近にある金属の金属シリサイドであるチタンシリサイドと接しているため、コンタクト抵抗を低く形成できる。
【００２９】
ｐ型不純物領域１４上において、コンタクトプラグ４０底部には金属シリサイド２６ｂ（チタンシリサイド）上面が接触している。金属シリサイド２６ｂ底面は金属シリサイド２２（ニッケルシリサイド）が接しており、ｐ型不純物領域１４と接していない。金属シリサイド２２底部はｐ型不純物領域１４と接している。従って、金属シリサイドを含む金属部分とｐ型不純物領域１４は、仕事関数が５．１ｅＶ付近にある金属の金属シリサイドであるニッケルシリサイドと接しているため、コンタクト抵抗を低くすることができる。
【００３０】
上述したように、第１の実施形態によれば、ｎ型不純物領域１２とｐ型不純物領域１４のうち、一方の不純物と同一の不純物（同一導電型の不純物）であって、他方の不純物とは異なる不純物（異なる導電型の不純物）を含有させた金属を成膜し、これに熱処理を施す。これにより、同一の不純物を有する一方の不純物領域上に選択的に金属シリサイドを形成することができる。こうして、ｐ型不純物領域とｎ型不純物領域の上部に、それぞれ異なる材料を用いた金属シリサイドを容易に形成することができる。すなわち、ｎ型不純物領域１２上、及びｐ型不純物領域１４上にコンタクトを形成する形成工程において、ｎ型不純物領域１２とｐ型不純物領域１４上のいずれかの領域上に、選択的に、自己整合的に、金属シリサイドを形成することが可能となる。これにより、リソグラフィ工程を追加することなく、異なる金属材料を用いた金属シリサイドの作り分けが可能となる。
【００３１】
また、本実施形態によれば、ｎ型不純物領域１２及びｐ型不純物領域１４のそれぞれに対して、バリアハイトが低い適切な金属を選択して金属シリサイドを形成することができるため、コンタクト抵抗を低減することができる。また、製造工程を削減することができるため、ひいては半導体装置の製造コストの低減を図ることができる。
【００３２】
（第２の実施形態）
第２の実施例について、図を参照して以下に説明する。図３（Ａ）〜（Ｄ）、図４（Ａ）〜（Ｄ）、及び図５（Ａ）（Ｂ）は、第２の実施形態に係る半導体装置の製造方法を示す図であり、半導体装置の製造工程途中の縦断面図の一例を工程順に並べたものである。
【００３３】
第１の実施形態においては、先にｐ型不純物領域１４上に金属シリサイド２２を形成した。これに対して、第２の実施形態においては、先にｎ型不純物領域１２上に金属シリサイド３２を形成する一例を説明する。
【００３４】
まず、図３（Ａ）に示すように、半導体基板１０上にｎ型不純物領域１２及びｐ型不純物領域１４、絶縁膜１６を形成し、ホール１８を形成する。これは、図１（Ａ）と同じ工程であり、その構造も同じである。
【００３５】
次に、図３（Ｂ）に示すように、第３金属３０を形成する。第３金属３０は例えばＣＶＤ法を用いて成膜することができ、コンフォーマルに形成することができる条件を用いて成膜する。これにより絶縁膜１６表面、ホール１８内の形状に沿うように形成することができる。第３金属３０は、ホール１８底部において、ｎ型不純物領域１２及びｐ型不純物領域１４に接している。
【００３６】
第３金属３０としては例えば膜中にリンを含有したチタン（Ｔｉ）、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ホルミウム（Ｈｏ）、サマリウム（Ｓｍ）、イッテルビウム（Ｙｂ）、エルビウム（Ｅｒ）等を用いることができる。本実施形態においては、第３金属３０としてチタンを用いた一例として説明する。
【００３７】
ＣＶＤ法を用いて第３金属３０を形成する場合、成膜雰囲気中にホスフィン（ＰＨ３）ガスを導入することにより、第３金属３０膜中にリンを含有させることができる。また、成膜温度、圧力、ホスフィンのガス流量などを調整することで、第３金属３０に含有されるホスフィンの含有量を制御することができる。
【００３８】
また、スパッタリング法を用いて第３金属３０を形成することもできる。この場合は、リンを含むターゲットを用いてスパッタリングを行うことにより第３金属３０中にリンを含有させることができる。また、第３金属３０を、無電解めっき法を用いて成膜する場合は、めっき液の還元剤として、次亜リン酸や次亜リン酸塩を用いることにより膜中にリンを含有させることができる。
【００３９】
次に、図３（Ｃ）に示すように、熱処理を施すことにより半導体基板１０（シリコン）と第３金属３０（チタン）を反応させて金属シリサイド３２を形成する。金属シリサイド３２としては、チタンシリサイド（ＴｉＳｉ）が形成される。金属シリサイド形成のための熱処理は、アルゴン（Ａｒ）雰囲気中で、例えば３００℃〜９００℃程度の温度で行うことができる。
【００４０】
この時、ｎ型不純物領域１２上の第３金属３０との界面近傍においては、金属シリサイド３２が形成されるが、ｐ型不純物領域１４上においては、金属シリサイドは形成されない。すなわち、ｎ型不純物領域１２上に選択的に金属シリサイド３２を形成することができる。これは、第３金属３０に含有されたリン（ｎ型不純物）と、ｐ型不純物領域１４中のボロン（ｐ型不純物）が反応し、金属シリサイドの形成を阻害するためであると考えられる。
【００４１】
次に、図３（Ｄ）に示すように、硫酸と過酸化水素水の混合液（硫酸過水溶液）により、未反応の第３金属３０の除去を行う。これにより、絶縁膜１６上面、ホール１８側壁、並びにｎ型不純物領域１２及びｐ型不純物領域１４の上方に形成されている未反応の第３金属３０は除去される。以上に説明した工程により、ｎ型不純物領域１２上に選択的に金属シリサイド３２が形成され、ｐ型不純物領域１４上には金属シリサイド３２は形成されない。
【００４２】
次に、図４（Ａ）に示すように、第４金属３４を形成する。第４金属３４は、例えば無電解めっき法を用いて成膜することができる。これにより、第４金属３４をコンフォーマルに形成することができる。第４金属３４は、ホール１８底部において、ｎ型不純物領域１２上の金属シリサイド３２及びｐ型不純物領域１４に接している。第４金属３４としては例えばボロンを含有したニッケル（Ｎｉ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、金（Ａｕ）等を用いることができる。また、無電解めっき液に、タングステン酸イオンやモリブデン酸イオンを混入させることで、ＮｉＭｏやＣｏＷを形成することが可能である。この実施形態においては第４金属３４としてニッケルを用いた一例として説明する。
【００４３】
第４金属３４の形成に用いる無電解めっき液の還元剤としてアルキルアミンボランを用いることができる。アルキルアミンボランとしては、例えばジメチルアミンボランを用いることができる。これにより、第４金属３４中にボロンを含有させることができる。すなわちニッケルボロン（ＮｉＢ）が形成される。なお、ニッケルに代えて、コバルトを用いた場合は、コバルトボロン（ＣｏＢ）が形成され、ＮｉＭｏ、ＣｏＷを用いた場合は、ＮｉＭｏＢ、ＣｏＷＢが形成される。
【００４４】
ここで、無電解めっき液の温度、ｐＨ、金属イオン濃度、錯化剤の濃度や種類、還元剤の濃度等を変えることでボロンの含有量を制御することが可能である。これにより、第４金属３４のボロン含有量は、例えば０．０１ａｔ％〜３０ａｔ％の範囲で制御することができる。ここでは、ボロンの含有量は、例えば１×１０２２ａｔｍ/ｃｍ３として形成される。
【００４５】
なお、上述の無電解めっき法に代えて、ＣＶＤ法を用いて第４金属３４を形成することができる。ここで、ＣＶＤ法による成膜雰囲気中にジボラン（Ｂ２Ｈ６）ガスを導入することにより、第４金属３４中にボロンを含有させることができる。また、成膜温度、圧力、ジボランのガス流量などを調整することで、第４金属３４に含有されるボロンの含有量を制御することができる。また、スパッタリング法を用いて第４金属３４を形成することもできる。この場合は、ボロンを含むターゲットを用いてスパッタリングを行うことにより第４金属３４にボロンを含有させることができる。
【００４６】
次に、図４（Ｂ）に示すように、熱処理を施すことにより半導体基板１０（シリコン）と第４金属３４（ニッケル）を反応させて金属シリサイド３６を形成する。金属シリサイド３６としては、ニッケルシリサイド（ＮｉＳｉ）が形成される。金属シリサイド形成のための熱処理は、アルゴン（Ａｒ）雰囲気中で、例えば３００℃〜９００℃程度の温度で行うことができる。
【００４７】
この時、ｐ型不純物領域１４上に選択的に金属シリサイド３６が形成される。ｎ型不純物領域１２上（金属シリサイド３２上）においては、金属シリサイド３６は形成されない。これは、第４金属３４に含有されたボロン（ｐ型不純物）と、ｎ型不純物領域１２及び金属シリサイド３２中のｎ型不純物（リン）が反応し、金属シリサイドの形成を阻害するためであると考えられる。
【００４８】
次に、図４（Ｃ）に示すように、硫酸と過酸化水素水の混合液（硫酸過水溶液）により、未反応の第４金属３４の除去を行う。絶縁膜１６上面、ホール１８側壁、並びにｎ型不純物領域１２及びｐ型不純物領域１４上方に形成されている未反応の第４金属３４は除去される。これにより、ｐ型不純物領域１４上に選択的に金属シリサイド３６が形成される。ｎ型不純物領域１２上（金属シリサイド３２上）には金属シリサイド３６は形成されない。なお、金属シリサイド３２中のｎ型不純物の含有量が少なく仮にｎ型不純物領域１２上に金属シリサイド３６が形成されたとしても、ｎ型不純物領域１２のシリコンと接するのは金属シリサイド３２であり、コンタクト抵抗を低くするうえで特に問題はない。
【００４９】
以上に説明した工程により、ｐ型不純物領域１４上に選択的に金属シリサイド３６（ニッケルシリサイド）を形成することができる。また、リソグラフィ工程を用いることなく、ｎ型不純物領域１２上には金属シリサイド３２（チタンシリサイド）を、ｐ型不純物領域１４上には金属シリサイド３６（ニッケルシリサイド）を形成するという作り分けをすることができる。
【００５０】
次に、図４（Ｄ）に示すように、第２金属２４を形成し、次いで熱処理を施す。第２金属２４としては、例えばチタン（Ｔｉ）／窒化チタン（ＴｉＮ）の積層膜を用いることができる。チタン及び窒化チタンは、例えばＣＶＤ法を用いて成膜することができる。窒化チタンは、後に成膜する金属膜２８（ここではタングステン）との密着層として機能する。次に、熱処理を施すことにより、ｎ型不純物領域１２上（金属シリサイド３２上）、及びｐ型不純物領域１４上（金属シリサイド３６上）に金属シリサイド３８が形成される。ここでは、金属シリサイド３８として、チタンシリサイド（ＴｉＳｉ）が形成される。
【００５１】
なお、ｐ型不純物領域１４にも金属シリサイド３８（チタンシリサイド）が形成される。しかし、ｐ型不純物領域１４のシリコンと接しているのは金属シリサイド３６（ニッケルシリサイド）であるため、コンタクト抵抗は低く形成できる。
【００５２】
次に、図５（Ａ）に示すように、第２金属２４表面に金属膜２８を形成する。金属膜２８としては、例えばタングステン（Ｗ）を用いることができ、タングステンは例えばＣＶＤ法を用いて成膜することができる。
【００５３】
続いて、図５（Ｂ）に示すように、ＣＭＰ法を用いて、絶縁膜１６上面が露出するまで金属膜２８及び第２金属２４を研磨する。これにより、第２金属２４及び金属膜２８を含むコンタクトプラグ４０を形成する。
【００５４】
ｎ型不純物領域１２において、コンタクトプラグ４０底部には金属シリサイド３８及び金属シリサイド３２（いずれもチタンシリサイド）が形成されている。ｎ型不純物領域１２は金属シリサイド３２と接触している。従って、金属シリサイドを含む金属部分とｎ型不純物領域１２は、仕事関数が４．１ｅＶ付近にある金属の金属シリサイド３２（チタンシリサイド）と接しているため、コンタクト抵抗を低く形成できる。
【００５５】
ｐ型不純物領域１４において、コンタクトプラグ４０底部には金属シリサイド３８（チタンシリサイド）が形成されている。金属シリサイド３８底面は金属シリサイド３６（ニッケルシリサイド）が接しており、金属シリサイド３６底部にはｐ型不純物領域１４が接している。従って、金属シリサイドを含む金属部分とｐ型不純物領域１４は、仕事関数が５．１ｅＶ付近にある金属の金属シリサイド３６（ニッケルシリサイド）と接しているため、コンタクト抵抗を低くすることができる。
【００５６】
上述した半導体装置の製造方法によれば、ｎ型不純物領域１２とｐ型不純物領域１４に接続するコンタクトの形成工程において、ｎ型不純物領域１２とｐ型不純物領域１４上に、選択的に、自己整合的に、異なる金属による金属シリサイドを形成するという作り分けが可能となる。従って、ｎ型不純物領域１２及びｐ型不純物領域１４に、バリアハイトが低い金属を用いて金属シリサイドを形成することが可能となる。これにより、第１の実施形態と同様の効果を得ることができる。
【００５７】
（他の実施形態）
上記に説明した実施形態は、様々な半導体装置に適用することができる。例えば、ＮＡＮＤ型又はＮＯＲ型のフラッシュメモリ、ＥＰＲＯＭ、あるいはＤＲＡＭ、ＳＲＡＭ、その他の半導体記憶装置、あるいは種々のロジックデバイス、その他の半導体装置に適用しても良い。
【００５８】
上述のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
図面中、１０は半導体基板、１２はｎ型不純物領域、１４はｐ型不純物領域、２０は第１金属、２２、２６（２６ａ、２６ｂ）、３２、３６、３８は金属シリサイド、２４は第２金属、２８は金属膜、３０は第３金属、３４は第４金属、４０はコンタクトプラグである。
【図１】
2016072352.tif 000003
【図２】
2016072352.tif 000004
【図３】
2016072352.tif 000005
【図４】
2016072352.tif 000006
【図５】
2016072352.tif 000007