(57)【要約】【課題】半導体素子からの放熱を効率よく行うことで、半導体素子の動作信頼性を向上させる。【解決手段】半導体パッケージは、金属からなり、表面に複数の溝が形成されるフレームと、前記フレームの表面に接続される半導体チップと、を有する。半導体素子は、半導体チップと、半導体チップの下面に接着された銅からなるベースフレームから構成されている。このため、半導体チップから生じる熱を効率よく放熱させることができる。また、半導体チップとベースフレームは、表面活性化法により接着されている。このため、製造工程で半導体チップとベースフレームを加熱する必要がない。【選択図】図３
2016018846.tif 000002
【特許請求の範囲】
【請求項１】
金属からなり、表面に複数の溝が形成されるフレームと、
前記フレームの表面に接続される半導体チップと、
を有する半導体パッケージ。
【請求項２】
前記溝は、前記フレームの表面に平行な第１軸に平行に形成されるとともに、前記第１軸に交差する第２軸に平行に形成される請求項１に記載の半導体パッケージ。
【請求項３】
前記溝は、前記第１軸方向及び前記第２軸方向へ、前記半導体チップの幅よりも短い間隔で形成されている請求項１又は２に記載の半導体パッケージ。
【請求項４】
前記溝には、熱膨張率が、前記半導体チップの熱膨張率よりも大きく前記フレームの熱膨張率よりも小さい金属が充填されている請求項１乃至３のいずれか一項に記載の半導体パッケージ。
【請求項５】
半導体パッケージの製造方法であって、
シリコン基板を、溝が形成された金属板の表面に、界面活性化法を用いて接着させる工程と、
シリコン基板を金属板とともに切断して、前記半導体パッケージを切り出す工程と、
を含む半導体パッケージの製造方法。
【請求項６】
前記半導体パッケージを切り出す工程は、
前記金属板を第１のダイシングブレードを用いて切断する第１ダイシング工程と、
前記シリコン基板を、前記第１のダイシングブレードよりも薄い第２のダイシングブレードを用いて切断する第２ダイシング工程と、
を含む請求項５に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体パッケージ及び半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子の多機能化や動作速度の向上に伴い、半導体素子の発熱量が増加する傾向にある。そこで、この種の半導体素子が実装される配線基板には、半導体素子から発生する熱を効率的に放熱するための措置がなされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１５８７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、半導体素子からの放熱を効率よく行うことで、半導体素子の動作信頼性を向上させることを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本実施形態に係る半導体パッケージは、フレームと半導体チップを有する。フレームは金属からなり、表面に複数の溝が形成される。半導体チップは、フレームの表面に接続される。
【０００６】
本実施形態に係る半導体パッケージの製造方法は、半導体パッケージの製造方法であって、シリコン基板を、溝が形成された金属板の表面に、界面活性化法を用いて接着させる工程と、シリコン基板を金属板とともに切断して、前記半導体パッケージを切り出す工程と、を含む。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る半導体パッケージの斜視図である。
【図２】本実施形態に係る半導体パッケージの斜視図である。
【図３】本実施形態に係る半導体パッケージの断面図である。
【図４】ウエハの平面図である。
【図５】銅板の平面図である。
【図６】ウエハと銅板の接着工程を説明するための図である。
【図７】ウエハと銅板の接着工程を説明するための図である。
【図８】ウエハに形成された回路パターンと、銅板に形成された溝の位置関係を示す図である。
【図９】半導体素子の切り出し工程を説明するための図である。
【図１０】半導体素子の切り出し工程を説明するための図である。
【図１１】半導体素子の切り出し工程を説明するための図である。
【図１２】半導体素子の斜視図である。
【図１３】半導体素子のワイヤボンディング工程を説明するための図である。
【図１４】半導体素子のモールディング工程を説明するための図である。
【図１５】半導体パッケージのリード端子生成工程を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態を、図面を用いて説明する。説明には、相互に直交するＸ軸、Ｙ軸、Ｚ軸からなるＸＹＺ座標系を用いる。
【０００９】
図１及び図２は、本実施形態に係る半導体パッケージ１０の一例を示す斜視図である。半導体パッケージ１０は、ＱＦＮ（Quad For Non-Lead Package）タイプの半導体パッケージである。この半導体パッケージ１０は、一辺が１０ｍｍ程度の正方形で、厚さは３ｍｍ程度である。
【００１０】
図３は、半導体パッケージ１０の図１におけるＡＡ断面を示す図である。図３に示されるように、半導体パッケージ１０は、半導体素子２０、半導体素子２０の周囲に配置されるリード端子３０、半導体素子２０とリード端子３０とを接続するボンディングワイヤ５０、半導体素子２０及びリード端子３０などをモールドする樹脂４０からなる。
【００１１】
半導体素子２０は、ベースフレーム２１と、ベースフレーム２１の上面に設けられる半導体チップ２２を有している。
【００１２】
ベースフレーム２１は、銅（Ｃｕ）からなり、厚さが約０．２ｍｍで、一辺が４ｍｍ程度の正方形の部材である。ベースフレーム２１の上面（＋Ｚ側の面）には、Ｘ軸及び
Ｙ軸と４５度の角度をなす溝２１ａが形成されている。この溝２１ａの幅及び深さは約０．１ｍｍである。ベースフレーム２１の下面（−Ｚ側の面）は、樹脂４０から露出した状態になっている。
【００１３】
半導体チップ２２は、シリコン（Ｓｉ）からなり、厚さが約０．３ｍｍで、一辺が４ｍｍ弱の正方形の部材である。半導体チップ２２の上面には、リソグラフィによって、微細パターンが形成されている。また、半導体チップ２２の上面には、外縁に沿って、電極パッド２３が形成されている。本実施形態に係る半導体パッケージ１０では、半導体チップ２２の上面に１６個の電極パッド２３が形成されている。
【００１４】
半導体チップ２２は、その下面が、ベースフレーム２１の上面に接着されることで、ベースフレーム２１と一体化されている。ベースフレーム２１と半導体チップ２２の接着は、後述する表面活性化法によって行われる。
【００１５】
リード端子３０は、厚さが０．２ｍｍで、一辺が０．５ｍｍ程度の正方形の端子である。リード端子３０は、図２に示されるように、ベースフレーム２１を包囲するように配置されている。本実施形態に係る半導体パッケージ１０では、ベースフレーム２１の周囲に１６個のリード端子３０が、約０．５ｍｍ強のピッチで配置されている。
【００１６】
図３に戻り、ボンディングワイヤ５０は、金（Ａｕ）、銅（Ｃｕ）或いはアルミニウム（Ａｌ）からなり、直径が３０μｍ程度のワイヤである。ボンディングワイヤ５０は、一端が、半導体チップ２２に設けられる電極パッド２３の上面に接続され、他端が、リード端子３０の上面に接続される。ボンディングワイヤ５０によって、半導体チップ２２とリード端子３０それぞれが電気的に接続される。
【００１７】
半導体素子２０、リード端子３０、及びボンディングワイヤ５０は、樹脂４０によってモールドされる。これにより、半導体素子２０、リード端子３０、及びボンディングワイヤ５０がそれぞれ位置決めされた状態で一体化される。樹脂４０としては、例えば、レジンなどの樹脂が用いられる。
【００１８】
次に、上述した半導体パッケージ１０の製造方法について説明する。まず、シリコンの単結晶からなる円柱状のインゴットから円形のウエハを切り出す。そして、酸素とシリコンガス雰囲気下で、ウエハを加熱する。これにより、ウエハの表面に酸化膜が形成される。
【００１９】
次に、酸化膜が形成されたウエハの表面に、フォトレジストをスピンコートする。これにより、ウエハの表面に酸化膜を被覆するフォトレジスト層が形成される。
【００２０】
次に、露光装置を用いて、フォトレジストを露光する。その後、フォトレジストに現像処理を施す。これにより、フォトレジストがパターニングされる。
【００２１】
次に、フォトレジストから露出した酸化膜をエッジングした後に、フォトレジストを除去する。これにより、酸化膜がパターニングされる。
【００２２】
次に、ウエハを加熱して、ウエハの表面に形成された酸化膜にホウ素やリンをドープする。そして、アルミニウムなどを酸化膜の表面に蒸着させる。これにより、表面に回路パターンが形成されたウエハが完成する。図４は、上述したフォトリソグラフィ工程を経て製造されたウエハ２２０を示す図である。
【００２３】
図４に示されるように、ウエハ２２０には、正方形の回路パターン２２１が、Ｘ軸方向及びＹ軸方向に等間隔に形成されている。本実施形態では、一例として、ウエハ２２０の表面に、５２個の回路パターンが形成されている。
【００２４】
次に、図５に示されるように、厚さが０．２ｍｍで、ウエハ２２０と直径が等しいか、或いは、ウエハ２２０よりもやや小さい円形の銅板２１０を用意する。この銅板２１０の一側の面には、Ｘ軸に平行な溝２１１とＹ軸に平行な溝２１１が形成されている。溝２１１は、幅及び深さが０．１ｍｍで、Ｘ軸方向及びＹ軸方向に２ｍｍ間隔で形成されている。
【００２５】
次に、ウエハ２２０の下面を研磨した後、ウエハ２２０と銅板２１０を真空チャンバ等に収容する。そして、ウエハ２２０と銅板２１０の周囲に、真空雰囲気を形成する。
【００２６】
次に、アルゴン（Ａｒ）を用いたイオンビーム或いはプラズマなどを用いて、ウエハ２２０の下面及び銅板２１０の上面に、スパッタエッチング処理を施す。スパッタエッチング処理により、ウエハ２２０の下面と銅板２１０の上面に形成された酸化膜や汚染物質などが除去される。その結果、ウエハ２２０の下面と銅板２１０の上面が活性化する。
【００２７】
次に、図６に示されるように、ウエハ２２０に形成された回路パターン２２１の配列方向（Ｘ軸方向又はＹ軸方向）と、銅板２１０に形成された溝２１１のなす角度が４５度になるように、ウエハ２２０と回路パターン２２１の相対位置を調整する。そして、図７に示されるように、ウエハ２２０の下面と銅板２１０の上面とを密着させる。これにより、常温下であっても、ウエハ２２０の下面と銅板２１０の上面とが、強固に接着される。
【００２８】
図８は、ウエハ２２０に形成された回路パターン２２１と、銅板２１０に形成された溝２１１の位置関係を示す図である。図８に示されるように、半導体パッケージ１０では、ウエハ２２０に形成された回路パターン２２１の一辺の長さｄ１が約４ｍｍであり、銅板２１０に形成された溝２１１の配列ピッチｄ２が約２ｍｍである。このため、図８に示されるように、１つの回路パターン２２１と複数本の溝２１１とが重なった状態になる。
【００２９】
次に、下面に銅板２１０が接着されたウエハ２２０を真空チャンバから取り出す。そして、図９に示されるように、回路パターン２２１の辺に平行な破線に沿って、ウエハ２２０と銅板２１０を切断する。ウエハ２２０と銅板２１０の切断には、それぞれ厚みが異なるブレードが用いられる。
【００３０】
まず、図１０に示されるように、幅ｄ３が例えば３０μｍのダイシングブレード１０１を用いて、ウエハ２２０のみを切断する。次に、図１１に示されるように、幅ｄ４が例えば２０μｍ程度のダイシングブレード１０２を用いて、銅板２１０を切断する。これにより、図３に示される半導体素子２０が完成する。
【００３１】
図１２は、半導体素子２０の斜視図である。図１２に示されるように、銅板２１０からなるベースフレーム２１の上面には、ベースフレーム２１の外縁に対して４５度の角度をなす複数本の溝２１ａが形成された状態になっている。そして、半導体チップ２２は、複数本の溝２１ａが形成されたベースフレーム２１の上面に接着された状態になっている。
【００３２】
上述したように、厚みが異なるダイシングブレード１０１，１０２を用いて、ウエハ２２０及び銅板２１０の切断を行うことにより、半導体素子２０を構成するベースフレーム２１よりも、半導体チップ２２の方が、わずかにサイズが小さくなる。
【００３３】
次に、図１３に示されるように、半導体素子２０と、フレーム３００とを位置決めする。フレーム３００は、厚さ０．２ｍｍ程度の銅板から切り出すことにより形成される部材である。フレーム３００は、正方形枠上のフレーム部３０１と、フレーム部３０１の内側の縁に沿って、等間隔に設けられた１６個の端子部３０２の２部分を有している。
【００３４】
フレーム３００の中心と半導体素子２０の中心が一致するように、フレーム３００と半導体素子２０を位置決めしたら、半導体素子２０を構成する半導体チップ２２の上面に設けられた電極パッド２３と、フレーム３００に設けられた端子部３０２とを、ボンディングワイヤ５０を用いて接続する。ボンディングワイヤ５０の接続には、サーモソニック方式の接続方法を用いることができる。
【００３５】
ボンディングワイヤ５０の接続が終了したら、図１３に破線で示される部分に、モールド処理を施す。モールド処理においては、まず、図１４に示されるように、上面が平らな型枠４０１と、下面に凹部４０２ａが形成された型枠４０２で、半導体素子２０とフレーム３００とを挟みこむ。この状態のときには、半導体素子２０が、型枠４０２に形成された凹部４０２ａの内部に位置している。次に、凹部４０２ａの内部に、例えば、熱硬化性を有するエポキシ系の樹脂４０を充填し、この樹脂４０を硬化させる。これにより、半導体素子２０とフレーム３００が一体化する。
【００３６】
次に、型枠４０１，４０２を取り外す。この状態のときには、図１５に着色して示されるように、フレーム３００のフレーム部３０１と端子部３０２の一部が、樹脂４０から突出している。
【００３７】
次に、樹脂４０から突出したフレーム部３０１と端子部３０２を切断し、樹脂４０の側面に生じたバリを除去する。これにより、図３に示される半導体パッケージ１０が完成する。
【００３８】
以上説明したように、本実施形態では、半導体素子２０が、半導体チップ２２と、半導体チップ２２の下面に接着された銅からなるベースフレーム２１から構成されている。このため、半導体チップ２２から生じる熱を効率よく放熱することができ、結果的に、半導体素子２０の動作信頼性を向上させることができる。
【００３９】
本実施形態では、表面活性化法により接着されたウエハ２２０と銅板２１０とから、半導体素子２０が形成されている。このため、ウエハ２２０と銅板２１０とを接着する際に、ウエハ２２０と銅板２１０を加熱する必要がない。したがって、半導体素子２０の製造工程で、ウエハ２２０からなる半導体チップ２２と、銅板２１０からなるベースフレーム２１の間に生じる熱応力を抑制することができる。このため、ひずみの少ない信頼性の高い半導体素子２０を製造することができる。また、製造工程で、半導体チップ２２とベースフレーム２１とが熱応力によって剥離することを防止することができ、結果的に製品の歩留まりを向上させることができる。
【００４０】
本実施形態では、ベースフレーム２１の上面に溝２１ａが形成されている。このため、半導体素子２０が動作することにより、熱膨張率が比較的小さい半導体チップ２２と、熱膨張率が比較的大きいベースフレーム２１双方の温度が上昇したとしても、半導体チップ２２とベースフレーム２１との間に生じる熱応力の増加が抑制される。このため、半導体素子２０の信頼性を向上させることが可能となる。
【００４１】
本実施形態では、まず、図１０及び図１１を参照するとわかるように、ウエハ２２０が、ダイシングブレード１０１によって切断される。次に、銅板２１０が、ダイシングブレード１０１の厚さ（ｄ３）より小さい厚さ（ｄ４）のダイシングブレード１０２によって切断される。これにより、半導体素子２０を構成するベースフレーム２１の側面と、半導体チップ２２の側面に段差ができる。したがって、半導体素子２０と樹脂４０との接触面積が増加する。このため、アンカー効果によって、半導体素子２０と樹脂４０との密着性を向上させることができる。
【００４２】
本実施形態では、図８に示されるように、ウエハ２２０に形成された回路パターン２２１の配列方向（Ｘ軸方向又はＹ軸方向）と、銅板２１０に形成された溝２１１のなす角度が４５度になるように、ウエハ２２０と回路パターン２２１の相対位置が調整される。このため、ダイシングブレード１０２を用いて銅板２１０を切断する際に、ダイシングブレード１０２と溝２１１とが交差する。その結果、ダイシングブレード１０２と溝２１１が平行になって干渉しあうことがない。したがって、銅板２１０の切断を精度よく行うことが可能となる。
【００４３】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、上記実施形態では、ベースフレーム２１に溝２１ａが形成されている場合について説明した。これに限らず、ベースフレーム２１に形成された溝２１ａには、例えば樹脂が充填されていてもよい。
【００４４】
また、ベースフレーム２１に形成された溝２１ａには、金属が充填されていてもよい。この場合には、熱膨張率が、半導体チップ２２を構成するシリコン（Ｓｉ）の熱膨張率より大きくて、ベースフレーム２１を構成する銅（Ｃｕ）の熱膨張率より小さい金属を充填することが好ましい。例えば、ニッケル（Ｎｉ）やタングステン（Ｗ）を、ベースフレーム２１に形成された溝２１ａに充填することが考えられる。溝２１ａに金属を充填することで、半導体チップ２２とベースフレーム２１との間の単位面積当たりの熱伝導率が向上する。このため、半導体チップ２２とベースフレーム２１の間に生じる応力の増加を抑制しつつ、半導体チップ２２から生じた熱を、効率的に放熱することが可能となる。
【００４５】
上記実施形態では、ウエハ２２０及び銅板２１０を、ダイシングブレードを用いて切断した。これに限らず、レーザを用いてウエハ２２０及び銅板２１０を切断することとしてもよい。この場合、ウエハ２２０の切断にはステルスダイシングを行うこととしてもよい。
【００４６】
上記実施形態では、半導体パッケージ１０が、ＱＦＮタイプの半導体パッケージであるものとして説明した。本発明はこれに限定されるものではなく、半導体パッケージ１０は、例えば、ＱＦＰ(Quad Flat Package)タイプの半導体パッケージなど、ＱＦＮタイプ以外の半導体パッケージであってもよい。
【００４７】
上記実施形態では、ベースフレーム２１が銅である場合について説明した。これに限らず、ベースフレーム２１は、例えばアルミニウムなどの抵抗が低い金属から形成されていてもよい。
【００４８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施しうるものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４９】
１０  半導体パッケージ
２０  半導体素子
２１  ベースフレーム
２１ａ  溝
２２  半導体チップ
２３  電極パッド
３０  リード端子
４０  樹脂
５０  ボンディングワイヤ
１０１，１０２  ダイシングブレード
２１０  銅板
２１１  溝
２２０  ウエハ
２２１  回路パターン
３００  フレーム
３０１  フレーム部
３０２  端子部
４０１，４０２  型枠
４０２ａ  凹部
【図１】
2016018846.tif 000003
【図２】
2016018846.tif 000004
【図３】
2016018846.tif 000005
【図４】
2016018846.tif 000006
【図５】
2016018846.tif 000007
【図６】
2016018846.tif 000008
【図７】
2016018846.tif 000009
【図８】
2016018846.tif 000010
【図９】
2016018846.tif 000011
【図１０】
2016018846.tif 000012
【図１１】
2016018846.tif 000013
【図１２】
2016018846.tif 000014
【図１３】
2016018846.tif 000015
【図１４】
2016018846.tif 000016
【図１５】
2016018846.tif 000017