(57)【要約】【課題】大きな半導体チップを、予備はんだを介してフレームあるいは基板上に接合する際、予備はんだは加熱によって溶融し、その後の冷却によって個体化することから厚み制御が難しく、厚さが不均一になりやすいために、半導体チップの傾きが発生する懸念があった。【解決手段】ＳｉＣを構成材料とする半導体装置の製造方法であって、ダイシング工程で準備されるＳｉＣウェハは、主面上に第1の電極が形成され、対向する一方の主面には、第２の電極が形成されており、前記第２の電極上には、はんだめっきが施されていることを特徴とする半導体装置の製造方法。前記ＳｉＣウェハの一方の主面には、ダイシング領域に、はんだめっきが無いことを特徴とする請求項１に記載の半導体装置の製造方法。【選択図】図３
2016072429.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する一方の主面と他方の主面とを備え、前記一方の主面には、相互に分断されて配置された複数の第１の電極が形成されており、前記他方の主面には、前記複数の第１の電極に対向する部分と、前記複数の第１の電極の間の領域に対向する部分とに第２の電極が形成されており、前記第２の電極の主面にははんだめっきが施されており、前記はんだめっきは、前記複数の第１の電極に対向する部分には形成されているが、前記複数の第１の電極の間の領域に対向する部分には形成されていないことを特徴とする半導体ウェハ。
【請求項２】
前記複数の第１の電極の間の領域は、前記一方の主面に格子状に形成されていることを特徴とする請求項１に記載の半導体ウェハ。
【請求項３】
前記複数の第１の電極の間の領域は、ダイシングラインを構成することを特徴とする請求項２記載の半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだめっきを施す半導体ウェハに関する。
【背景技術】
【０００２】
半導体チップを製造する場合、Ｓｉ半導体あるいはＳｉＣなどの化合物半導体のバルク単結晶から切り出された半導体ウェハに対して、各種の半導体プロセスが適用され、個々の半導体チップが製造される。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１１８５７３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、半導体ウェハの表面と同様のダイシング領域をウェハの裏面にも形成し、ダイシング時のダメージ低減や生産性を考慮している。
個々に分離された半導体チップは、はんだペレット等による予備はんだを介してフレームあるいは基板上に接合される。
しかしながら、予備はんだは加熱によって溶融し、その後の冷却によって個体化することから厚み制御が難しく、厚さが不均一になりやすいために、半導体チップの傾きが発生する懸念があった。
【０００５】
従って、本発明は、上述した課題を解決するためになされたものであり、半導体チップの傾きを低減することができる半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明は以下に掲げる構成とした。
互いに対向する一方の主面と他方の主面とを備え、前記一方の主面には、相互に分断されて配置された複数の第１の電極が形成されており、前記他方の主面には、前記複数の第１の電極に対向する部分と、前記複数の第１の電極の間の領域に対向する部分とに第２の電極が形成されており、前記第２の電極の主面にははんだめっきが施されており、前記はんだめっきは、前記複数の第１の電極に対向する部分には形成されているが、前記複数の第１の電極の間の領域に対向する部分には形成されていないことを特徴とする。
また、前記複数の第１の電極の間の領域は、前記一方の主面に格子状に形成されていることを特徴とする。
また、前記複数の第１の電極の間の領域は、ダイシングラインを構成することを特徴とする。
【発明の効果】
【０００７】
本発明は、以上のように構成されているので、ウェハの裏面電極上に、はんだめっきを施すことにより、半導体チップの傾きを低減し、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１に係る、ウェハの平面概念図（ａ）と、Ａ―Ａ断面概念図（ｂ）である
【図２】本発明の実施例１に係る、主面に保護材を配置し、一方の主面にレジスト材を塗布したウェハの断面概念図である。
【図３】本発明の実施例１に係る、一方の主面のレジスト材を露光し、開口領域にはんだめっきを形成したウェハの断面拡大概念図である。
【図４】本発明の実施例１に係る、保護材とレジスト材を除去したウェハの断面概念図である。
【図５】本発明の実施例１に係る、ダイシング後の半導体チップの断面概念図である。
【図６】本発明の実施例１に係る、半導体チップをフレームに載置した平面概念図（ａ）と、Ｂ―Ｂ断面概念図（ｂ）である。
【図７】本発明の実施例１に係る、半導体チップをフレームに接合した断面概念図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態について、図を参照して詳細に説明する。なお以下の図面の記載において、同一または類似の部分には、同一または類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
【実施例１】
【００１０】
以下、図面を参照して本発明の実施例１に係る製造方法を説明する。図１は、本発明の実施例１に係るウェハの平面概念図（ａ）と、Ａ―Ａ断面概念図（ｂ）である。
図１に示すように、ウェハ１は、主面に分断された第１の電極２が形成されている。対向する一方の主面は、全面に第２の電極３が形成されている。
【００１１】
図２は、本発明の実施例１に係る、主面に保護材を配置し、一方の主面にレジスト材を塗布したウェハの断面概念図である。
図２に示すように、ウェハ１の主面上には、フォトリソグラフィ工程での表面保護のために、保護フィルム等の保護材４を配置する。一方の主面には、フォトリソグラフィ工程でのパターニングのために第２の電極３上にレジスト材５を塗布する。
【００１２】
図３は、本発明の実施例１に係る、一方の主面のレジスト材を露光し、開口部に、はんだめっきを形成したウェハ１の断面拡大概念図である。
ウェハ１の一方の主面に、はんだめっき６を形成するため、フォトリソグラフィ技術を用いて、塗布されたレジスト材５を露光し、現像した後、エッチングを行い、レジスト材が開口された領域に、電気めっき方式により、はんだめっき６を形成する。
はんだめっきが全面にあると、ダイシング時にブレードが目詰まりを起こすことが懸念されるため、ダイシング領域にはんだめっきが無いよう、フォトリソグラフィ技術を用いて、はんだめっきの領域を選択する。
【００１３】
ウェハ１の一方の主面の露光時におけるアライメントは、主面側にてオリフラ１１位置とパターン配置を確認したデーターを取得した後、一方の主面側にてオリフラで回転位置合わせを行う際、主面側にて入手したデーターを基に、オフセットして位置合わせを行う。
【００１４】
ここで、従来技術によれば、ダイシング領域形成のためにウェハの裏面電極が分断されてしまうので裏面に通電ができない。よって、電気めっき方式によるはんだめっきを形成することができない。
本発明において、第２の電極３は、ウェハ１の一方の主面の全面に、電気めっき電極としての効果をもたらす。
【００１５】
はんだめっき６は、例えばＰｂ８５％〜１００％、Ｓｎ０〜１５％の組成であり、製造プロセスの熱履歴を考慮し、高融点である高温はんだを用いることが好ましい。また、はんだめっき６の厚みは５０μｍ〜１５０μｍであるが、電気めっき方式により時間管理で厚みを調整できるので、厚みばらつきは厚みの１０％以内に収まる。
【００１６】
はんだめっき６の形状及び寸法は、第１の電極２の垂直投射形状と同一になることことが好ましい。ダイシング領域に、はんだめっきが無いことにより、ダイシング時のダメージ防止が可能である。
【００１７】
図４は、本発明の実施例１に係る、保護材とレジスト材を除去したウェハの断面概念図である。ダイシング領域７に沿ってダイシングを行い、個々の半導体チップに分離できる。
【００１８】
図５は、本発明の実施例１に係る、ダイシング後の半導体チップの断面概念図である。ダイシングによってウェハ１を個々の半導体チップ１００に分離する。
【００１９】
図６は、本発明の実施例１に係る、半導体チップをフレームに載置した平面概念図（ａ）と、Ｂ―Ｂ断面概念図（ｂ）である。
図６によれば、はんだめっき６の厚さ確保と、半導体チップ１００の保持および回転方向のずれを低減するため、半導体チップ１００を実装するフレーム８にフラックス９を印刷、あるいはディスペンス等で任意形状で精度良く塗布する。
【００２０】
フラックス９は、半導体チップ１００の縦横寸法と同じか、あるいは、５〜２０％程度広く塗布する。半導体チップ１００を保持するため、粘度は高いことが望ましく、例えば粘度９０〜３００Ｐａ・ｓであって、最適値は１７０〜２４０Ｐａ・ｓである。
【００２１】
フラックス９を塗布することにより、セルフアライメント効果による実装部のはんだの拡がりの抑制ができ、拡がりによるはんだ厚の低下を防止できる。例えば１ｍｍ角の半導体チップをはんだ厚０．１ｍｍ、フラックス面積１．０５ｍｍ２とした場合でも、はんだめっきの厚さを１〜５μｍ程度厚くめっきすれば良い。
【００２２】
図７は、本発明の実施例１に係る、半導体チップをフレームに接合した断面概念図である。以上により、半導体チップ１００の傾きを低減した半導体装置が完成する。
【００２３】
次に、上述の実施例１に係る半導体装置の製造方法の効果を説明する。
【００２４】
本発明の実施例１に係る半導体ウェハは、請求項１によれば、ダイシング工程前に準備されるウェハには、主面上に分断された第1の電極が形成され、対向する一方の主面には、電気めっき電極となる第２の電極が全面に形成されており、予備はんだに比べて、厚み制御が容易で厚みばらつきも少ない、はんだめっきを形成することができ、組み込み工程でのチップ傾きを低減し信頼性の高い半導体装置を提供することができる。
また、はんだめっきは、分断された第１の電極の垂直投射形状と同一となるように第２の電極上に形成されることから、ダイシング領域に、はんだめっきが形成されることを防止し、ダイシング工程でのブレードの目詰まりを低減することができる。
【００２５】
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
【００２６】
実施例１では、ＳｉＣウェハの一方の主面における、パターンのアライメントは、オリフラの位置を合わせる方法であったが、ＳｉＣウェハの一方の主面端部にレーザーにて３点マーキングして、このマーキングを基準にマスクと合わせてもよい。これにより位置合わせ精度を向上することができる。
【符号の説明】
【００２７】
１、ＳｉＣウェハ
１１、オリフラ
２、第１の電極
３、第２の電極
４、保護材
５、レジスト材
６、はんだめっき
７、ダイシング領域
８、フレーム
９、フラックス
１００、半導体チップ
【図１】
2016072429.tif 000003
【図２】
2016072429.tif 000004
【図３】
2016072429.tif 000005
【図４】
2016072429.tif 000006
【図５】
2016072429.tif 000007
【図６】
2016072429.tif 000008
【図７】
2016072429.tif 000009