(57)【要約】【課題】  凸部の占める面積の割合が大きい基板に半導体層を成長させる際にピットの発生を抑制しIII 族窒化物半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法を提供することである。【解決手段】  半導体層形成工程は、第１の圧力でバッファ層１２０の上にノンドープ層１３１を形成する第１の半導体層形成工程と、第２の圧力でノンドープ層１３１の上にノンドープ層１３２およびｎ型コンタクト層１３３を形成する第２の半導体層形成工程と、を有する。基板準備工程では、第１面１１０ａに占める複数の凸部１１２の面積を、５０％以上９０％以下の範囲内とする。第１の半導体層形成工程では、第１の圧力として２０ｋＰａ以上５０ｋＰａ以下の範囲内とする。第２の半導体層形成工程では、第２の圧力として１ｋＰａ以上２０ｋＰａ以下の範囲内とする。【選択図】図５
2016072388.tif 000002
【特許請求の範囲】
【請求項１】
III 族窒化物半導体発光素子の製造方法において、
第１面に凹凸形状を備える基板を準備する基板準備工程と、
前記基板の前記第１面の上にバッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に半導体層を形成する半導体層形成工程と、
を有し、
前記半導体層形成工程は、
第１の圧力で前記バッファ層の上に第１のノンドープ層を形成する第１の半導体層形成工程と、
第２の圧力で前記第１のノンドープ層の上に第２のノンドープ層および第１のｎ型半導体層を形成する第２の半導体層形成工程と、
を有し、
前記基板準備工程では、
前記第１面に底面と複数の凸部とを備えるとともに、前記第１面に占める前記複数の凸部の面積を、５０％以上９０％以下の範囲内とし、
前記第１の半導体層形成工程では、
前記第１の圧力として２０ｋＰａ以上５０ｋＰａ以下の範囲内とし、
前記第２の半導体層形成工程では、
前記第２の圧力として１ｋＰａ以上２０ｋＰａ以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項２】
請求項１に記載のIII 族窒化物半導体発光素子の製造方法において、
前記半導体層形成工程は、
第３の圧力で前記第１のｎ型半導体層の上に第２のｎ型半導体層を形成する第３の半導体層形成工程と、
第３の圧力で前記第２のｎ型半導体層の上に発光層を形成する発光層形成工程と、
第３の圧力で前記発光層の上にｐ型半導体層を形成するｐ型半導体層形成工程と、
を有し、
前記第３の半導体層形成工程および前記発光層形成工程および前記ｐ型半導体層形成工程では、
前記第３の圧力として０．０５ＭＰａ以上０．２ＭＰａ以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項３】
請求項１または請求項２に記載のIII 族窒化物半導体発光素子の製造方法において、
前記バッファ層形成工程では、
前記バッファ層の膜厚を１７ｎｍ以上３５ｎｍ以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項４】
請求項１から請求項３までのいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法において、
前記基板準備工程では、
前記複数の凸部の高さを０．５μｍ以上５．０μｍ以下の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書の技術分野は、III 族窒化物半導体発光素子の製造方法に関する。さらに詳細には、半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法に関するものである。
【背景技術】
【０００２】
III 族窒化物半導体発光素子の製造方法においては、有機金属化学気相成長法（ＭＯＣＶＤ法）や、ハイドライド気相成長法（ＨＶＰＥ法）等がある。また、スパッタリングによりバッファ層等を形成する方法がある。
【０００３】
例えば、特許文献１には、減圧下でIII 族窒化物半導体層を成長させる技術が開示されている（特許文献１の段落［００４４］−［００５４］参照）。特許文献１には、ＲＦスパッタ装置を用いて、基板温度を１０００℃とし、炉内の圧力を０．５Ｐａとする減圧条件下で、サファイア基板の上にＧａＮを成膜する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９８２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、成長基板の半導体層成長面に凹凸形状を形成することがある。このような凹凸形状を有する加工基板では、凸部の占める面積が大きいほど、基板の板面に平行に進む光を好適に外部に取り出すことができる。そのため、凸部の占める面積が大きいほど、発光素子の発光効率は高い。
【０００６】
しかし、凸部の占める面積が大きいほど、半導体層にピットが生じやすい。また、凸部の占める面積が大きいほど、半導体層で凸部を埋め込むことが容易ではない。結晶性に優れた半導体発光素子を得るには、もちろん、半導体層の表面にピットがないほうが好ましい。そして、減圧条件下で半導体層を成長させた場合であっても、半導体層の表面にピットが表出するおそれがある。
【０００７】
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、凸部の占める面積の割合が大きい基板に半導体層を成長させる際にピットの発生を抑制しIII 族窒化物半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
第１の態様におけるIII 族窒化物半導体発光素子の製造方法は、第１面に凹凸形状を備える基板を準備する基板準備工程と、基板の第１面の上にバッファ層を形成するバッファ層形成工程と、バッファ層の上に半導体層を形成する半導体層形成工程と、を有する。半導体層形成工程は、第１の圧力でバッファ層の上に第１のノンドープ層を形成する第１の半導体層形成工程と、第２の圧力で第１のノンドープ層の上に第２のノンドープ層および第１のｎ型半導体層を形成する第２の半導体層形成工程と、を有する。基板準備工程では、第１面に底面と複数の凸部とを備えるとともに、第１面に占める複数の凸部の面積を、５０％以上９０％以下の範囲内とする。第１の半導体層形成工程では、第１の圧力として２０ｋＰａ以上５０ｋＰａ以下の範囲内とする。第２の半導体層形成工程では、第２の圧力として１ｋＰａ以上２０ｋＰａ以下の範囲内とする。
【０００９】
このIII 族窒化物半導体発光素子の製造方法は、ｎ型半導体層を減圧条件下で成長させる。そのため、ｎ型半導体層は、主に横方向成長する。その結果、転位は横方向に曲げられる。よって、貫通転位密度の低い、結晶性に優れた半導体層を成長させることができる。
【００１０】
第２の態様におけるIII 族窒化物半導体発光素子の製造方法においては、半導体層形成工程は、第３の圧力で第１のｎ型半導体層の上に第２のｎ型半導体層を形成する第３の半導体層形成工程と、第３の圧力で第２のｎ型半導体層の上に発光層を形成する発光層形成工程と、第３の圧力で発光層の上にｐ型半導体層を形成するｐ型半導体層形成工程と、を有する。第３の半導体層形成工程および発光層形成工程およびｐ型半導体層形成工程では、第３の圧力として０．０５ＭＰａ以上０．２ＭＰａ以下の範囲内とする。
【００１１】
第３の態様におけるIII 族窒化物半導体発光素子の製造方法においては、バッファ層形成工程では、バッファ層の膜厚を１７ｎｍ以上３５ｎｍ以下の範囲内とする。
【００１２】
第４の態様におけるIII 族窒化物半導体発光素子の製造方法においては、基板準備工程では、複数の凸部の高さを０．５μｍ以上５．０μｍ以下の範囲内とする。
【発明の効果】
【００１３】
本明細書では、凸部の占める面積の割合が大きい基板に半導体層を成長させる際にピットの発生を抑制しIII 族窒化物半導体の結晶性の向上を図ったIII 族窒化物半導体発光素子の製造方法が提供されている。
【図面の簡単な説明】
【００１４】
【図１】実施形態における発光素子の構造を示す概略構成図である。
【図２】実施形態の発光素子の基板の凹凸形状を説明するための図である。
【図３】実施形態の発光素子の製造方法における第１の半導体層形成工程を示す図である。
【図４】実施形態の発光素子の製造方法における第２の半導体層形成工程を示す図である。
【図５】実施形態の発光素子の製造方法における半導体形成工程の圧力プロファイルを示すタイミングチャートである。
【図６】実施形態の発光素子の製造方法を説明するための図（その１）である。
【図７】実施形態の発光素子の製造方法を説明するための図（その２）である。
【図８】実験におけるバッファ層の厚みとＸ線ロッキングカーブの値との関係を示すグラフ（その１）である。
【図９】実験におけるバッファ層の厚みとＸ線ロッキングカーブの値との関係を示すグラフ（その２）である。
【発明を実施するための形態】
【００１５】
以下、具体的な実施形態について、III 族窒化物半導体発光素子の製造方法を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。
【００１６】
１．半導体発光素子
本実施形態に係る発光素子１００の概略構成を図１に示す。発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。図１に示すように、発光素子１００は、基板１１０と、バッファ層１２０と、ノンドープ層１３１と、ノンドープ層１３２と、ｎ型コンタクト層１３３と、ｎ側ＥＳＤ層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ側超格子層１７０と、ｐ型コンタクト層１８０と、透明電極ＴＥ１と、ｐ電極Ｐ１と、ｎ電極Ｎ１と、を有している。
【００１７】
基板１１０の主面上には、バッファ層１２０と、ノンドープ層１３１と、ノンドープ層１３２と、ｎ型コンタクト層１３３と、ｎ側ＥＳＤ層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ側超格子層１７０と、ｐ型コンタクト層１８０とが、この順序で形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３３の上に形成されている。ｐ電極Ｐ１は、透明電極ＴＥ１の上に形成されている。ここで、ｎ型コンタクト層１３３と、ｎ側ＥＳＤ層１４０と、ｎ側超格子層１５０とは、ｎ型半導体層である。ｐ側超格子層１７０と、ｐ型コンタクト層１８０とは、ｐ型半導体層である。ただし、これらの層は、ノンドープの層を部分的に含んでいる場合がある。このように、発光素子１００は、ｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、ｐ型半導体層の上の透明電極ＴＥ１と、透明電極ＴＥ１の上のｐ電極Ｐ１と、ｎ型半導体層の上のｎ電極Ｎ１と、を有する。
【００１８】
基板１１０は、ＭＯＣＶＤ法により、主面上に上記の各半導体層を形成するための成長基板である。そして、その主面に凹凸加工がされている。基板１１０の材質は、サファイアである。また、サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮ、ＡｌＮなどの材質を用いてもよい。
【００１９】
バッファ層１２０は、基板１１０の主面上に形成されている。バッファ層１２０は、基板１１０に高密度の結晶核を形成するためのものである。これにより、平坦な表面を有する半導体結晶の成長が促進される。バッファ層１２０の材質として、例えばＡｌＮ、ＧａＮ、ＢＮ、ＴｉＮが挙げられる。バッファ層１２０の膜厚は、１７ｎｍ以上３５ｎｍ以下の範囲内である。
【００２０】
ノンドープ層１３１およびノンドープ層１３２は、ノンドープの半導体層である。ノンドープ層１３１は、第１のノンドープ層である。ノンドープ層１３２は、第２のノンドープ層である。ノンドープ層１３１は、バッファ層１２０の上に形成されている。ノンドープ層１３１は、ファセット成長させた層である。そのため、ノンドープ層１３１は、凹凸を有している。ノンドープ層１３２は、ノンドープ層１３１の上に形成されている。ノンドープ層１３２は、平坦な層である。
【００２１】
ｎ型コンタクト層１３３は、Ｓｉをドープされたｎ型ＧａＮである。ｎ型コンタクト層１３３は、ノンドープ層１３２の上に形成されている。ｎ型コンタクト層１３３は、ｎ電極Ｎ１と接触をしている。ｎ型コンタクト層１３３のＳｉ濃度は１×１０18／ｃｍ3 以上である。また、ｎ型コンタクト層１３３を、キャリア濃度の異なる複数の層としてもよい。ｎ型コンタクト層１３３の厚みは、例えば、１０００ｎｍ以上１００００ｎｍ以下の範囲内である。もちろん、これ以外の厚みを用いてもよい。
【００２２】
ｎ側ＥＳＤ層１４０は、半導体層の静電破壊を防止するための静電耐圧層である。ｎ側ＥＳＤ層１４０は、ｎ型コンタクト層１３３の上に形成されている。ｎ側ＥＳＤ層１４０は、ノンドープのｉ−ＧａＮから成るｉ−ＧａＮ層と、Ｓｉをドープされたｎ型ＧａＮから成るｎ型ＧａＮ層とを積層したものである。ｉ−ＧａＮ層の膜厚は、例えば、５ｎｍ以上５００ｎｍ以下の範囲内である。ｎ型ＧａＮ層の膜厚は、例えば、１０ｎｍ以上５０ｎｍ以下の範囲内である。ｎ型ＧａＮ層におけるＳｉ濃度は、１×１０18／ｃｍ3 以上５×１０19／ｃｍ3 以下の範囲内である。これらの数値範囲は、例示であり、これ以外の値を用いてもよい。
【００２３】
ｎ側超格子層１５０は、発光層１６０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ側超格子層１５０は、超格子構造を有する。ｎ側超格子層１５０は、ＩｎＧａＮ層と、ｎ型ＧａＮ層とを繰り返し積層したものである。その繰り返し回数は、３回以上２０回以下の範囲内である。ただし、これ以外の回数であってもよい。ｎ側超格子層１５０のＩｎＧａＮ層におけるＩｎ組成比は、例えば、２％以上２０％以下の範囲内である。ｎ側超格子層１５０におけるＩｎＧａＮ層の厚みは、例えば、０．２ｎｍ以上９ｎｍ以下の範囲内である。ｎ側超格子層１５０におけるｎ型ＧａＮ層の厚みは、例えば、１ｎｍ以上５ｎｍ以下の範囲内である。
【００２４】
発光層１６０は、電子と正孔とが再結合することにより発光する層である。発光層１６０は、ｎ側超格子層１５０の上に形成されている。発光層は、少なくとも井戸層と、障壁層とを有している。井戸層として、例えば、ＩｎＧａＮ層もしくはＧａＮ層を用いることができる。障壁層として、例えば、ＧａＮ層もしくはＡｌＧａＮ層を用いることができる。これらは例示であり、その他のＡｌＩｎＧａＮ層を用いてもよい。
【００２５】
ｐ側超格子層１７０は、発光層１６０の上に形成されている。ｐ側超格子層１７０は、ｐ型クラッド層である。ｐ側超格子層１７０は、例えば、ｐ型ＧａＮ層と、ｐ型ＡｌＧａＮ層と、ｐ型ＩｎＧａＮ層とを積層した積層体を、繰り返し形成したものである。繰り返し回数は、例えば、５回である。ｐ側超格子層１７０のｐ型ＧａＮ層の厚みは、０．５ｎｍ以上７ｎｍ以下の範囲内である。ｐ側超格子層１７０のｐ型ＡｌＧａＮ層のＡｌ組成比は、５％以上４０％以下の範囲内である。ｐ側超格子層１７０のｐ型ＡｌＧａＮ層の厚みは、０．５ｎｍ以上７ｎｍ以下の範囲内である。ｐ側超格子層１７０のｐ型ＩｎＧａＮ層のＩｎ組成比は、１％以上２０％以下の範囲内である。ｐ側超格子層１７０のｐ型ＩｎＧａＮ層の厚みは、１ｎｍ以上７ｎｍ以下の範囲内である。これらの数値は、あくまで例示である。したがって、これ以外の数値であってもよい。また、異なる構成であってもよい。
【００２６】
ｐ型コンタクト層１８０は、ｐ電極Ｐ１と電気的に接続された半導体層である。そのため、ｐ型コンタクト層１８０は、ｐ電極Ｐ１と接触している。ｐ型コンタクト層１８０は、ｐ側超格子層１７０の上に形成されている。ｐ型コンタクト層１８０は、Ｍｇをドープされたｐ型ＧａＮから成る層である。
【００２７】
透明電極ＴＥ１は、ｐ型コンタクト層１８０の上に形成されている。透明電極ＴＥ１の材質は、ＩＴＯである。また、ＩＴＯの他に、ＩＣＯ、ＩＺＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 の透明な導電性酸化物を用いることができる。
【００２８】
ｐ電極Ｐ１は、透明電極ＴＥ１の上に形成されている。ｐ電極Ｐ１は、透明電極ＴＥ１を介してｐ型コンタクト層１８０と電気的に接続されている。ｐ電極Ｐ１の材質は、例えば、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｉｎ等の金属から成る金属電極である。
【００２９】
ｎ電極Ｎ１は、ｎ型コンタクト層１３３の上に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３３と接触している。ｎ電極Ｎ１は、ｎ型コンタクト層１３３の側から、Ｖ、Ａｌを順に形成したものである。また、Ｔｉ、Ａｌを順に形成してもよい。また、Ｔｉ、Ａｕを順に形成してもよい。
【００３０】
２．基板の凹凸形状
図２は、本実施形態の基板１１０の凹凸形状を説明するための図である。図２に示すように、基板１１０は、凹凸形状を有している。基板１１０は、第１面１１０ａと第２面１１０ｂとを有している。第１面１１０ａの側には、凹凸形状が形成されている。基板１１０の第１面１１０ａは、底面１１１と凸部１１２とを有している。
【００３１】
ここで、凸部１１２の形状は、六角錐形状である。または、円錐形状であってもよい。また、多角錐台形状であってもよい。また、円錐台形状であってもよい。凸部１１２は、基板１１０の第１面１１０ａの上にハニカム状に配置されている。すなわち、正六角形の頂点および中心の位置に、凸部１１２の頂点が配置されている。もちろん、凸部１１２は、ハニカム状に配置されている必要はない。ただし、ハニカム状であれば、凸部１１２を密集して配置することができる。
【００３２】
凸部１１２の高さＨ１は、０．５μｍ以上５μｍ以下の範囲内である。凸部１１２の幅Ｄ１は、１μｍ以上５μｍ以下の範囲内である。隣り合う凸部１１２同士に挟まれた底面１１１の幅Ｄ２は、０．２μｍ以上３μｍ以下の範囲内である。隣り合う凸部１１２同士のピッチ間隔Ｉ１は、０．２５μｍ以上１０μｍ以下の範囲内である。これらの数値範囲は、あくまで目安である。
【００３３】
本実施形態において、基板１１０の第１面１１０ａに占める底面１１１の面積の割合は、１０％以上５０％以下の範囲内である。好ましくは、１５％以上４５％以下の範囲内である。つまり、基板１１０の第１面１１０ａに占める凸部１１２の面積の割合は、５０％以上９０％以下の範囲内である。好ましくは、５５％以上８５％以下の範囲内である。また、基板１１０の第１面１１０ａにおける凸部１１２の個数密度は、８×１０6 ／ｃｍ2 以上１×１０7 ／ｃｍ2 以下の範囲内である。
【００３４】
このように、基板１１０の第１面１１０ａに占める凸部１１２の面積の割合が多い場合には、減圧成長を慎重に行うことが好ましい。半導体製造装置における成長時の内部の圧力が低いほど、半導体層の横方向成長が促進されるからである。
【００３５】
３．半導体層の減圧成長方法
半導体層形成工程では、バッファ層１２０の上に半導体層を形成する。半導体層形成工程は、第１の圧力でバッファ層の上に第１のノンドープ層を形成する第１の半導体層形成工程と、第２の圧力で第１のノンドープ層の上に第２のノンドープ層および第１のｎ型半導体層を形成する第２の半導体層形成工程と、第３の圧力で第１のｎ型半導体層の上に第２のｎ型半導体層を形成する第３の半導体層形成工程と、第３の圧力で第２のｎ型半導体層の上に発光層を形成する発光層形成工程と、第３の圧力で発光層の上にｐ型半導体層を形成するｐ型半導体層形成工程と、を有する。
【００３６】
３−１．第１の半導体層形成工程
第１の半導体層形成工程では、バッファ層１２０の上にノンドープ層１３１を形成する。このノンドープ層１３１は、Ｓｉ等をドープされていない半導体層である。具体的には、図３に示すように、基板１１０の底面１１１の上に位置するバッファ層１２０の底部１２１から、ノンドープ層１３１をファセット成長させる。ノンドープ層１３１を成長させる際には、Ｓｉをドープしない。ノンドープ層１３１の表面は、平坦ではない。そして、ノンドープ層１３１は、基板１１０の複数の凸部１１２を完全には覆っていない。
【００３７】
３−２．第２の半導体層形成工程
第２の半導体層形成工程では、ノンドープ層１３２と、ｎ型コンタクト層１３３と、を形成する。具体的には、図４に示すように、ノンドープ層１３１の上にノンドープ層１３２を成長させた後に、ノンドープ層１３２の上にｎ型コンタクト層１３３を成長させる。この際に、ｎ型コンタクト層１３３のＳｉ濃度が２×１０19／ｃｍ3 程度となるように、Ｓｉをドープする。ノンドープ層１３２は、基板１１０の複数の凸部１１２を覆っている。そして、ノンドープ層１３２の表面は、平坦である。
【００３８】
３−３．圧力プロファイル
図５は、本実施形態の半導体層形成工程における圧力プロファイルを示すタイミングチャートである。図５の横軸は、時間である。図５の縦軸は、半導体層を成長させる半導体製造装置の内圧である。図５に示すように、半導体層形成工程は、第１の半導体層形成工程（Ｋ１）と、第２の半導体層形成工程（Ｋ２）と、第３の半導体層形成工程（Ｋ３）と、発光層形成工程（Ｋ４）と、ｐ型半導体層形成工程（Ｋ５）と、を有する。
【００３９】
第１の半導体層形成工程（Ｋ１）では、第１の圧力Ｅ１でバッファ層１２０の上にノンドープ層１３１を形成する。この第１の圧力Ｅ１は、２０ｋＰａ以上５０ｋＰａ以下の範囲内である。好ましくは、２０ｋＰａ以上４０ｋＰａ以下の範囲内である。
【００４０】
第２の半導体層形成工程（Ｋ２）では、第２の圧力Ｅ２でノンドープ層１３２とｎ型コンタクト層１３３を形成する。この第２の圧力Ｅ２は、１ｋＰａ以上２０ｋＰａ以下の範囲内である。好ましくは、５ｋＰａ以上２０ｋＰａ以下の範囲内である。ｎ型コンタクト層１３３は、第１のｎ型半導体層である。
【００４１】
第３の半導体層形成工程（Ｋ３）では、第３の圧力Ｅ３でｎ側ＥＳＤ層１４０とｎ側超格子層１５０とを形成する。第３の圧力Ｅ３は、０．０５ＭＰａ以上０．２ＭＰａ以下の範囲内である。つまり、第３の圧力Ｅ３は、常圧に近い。ｎ側ＥＳＤ層１４０およびｎ側超格子層１５０は、第２のｎ型半導体層である。
【００４２】
発光層形成工程（Ｋ４）では、第３の圧力Ｅ３で発光層１６０を形成する。ｐ型半導体層形成工程（Ｋ４）では、第３の圧力Ｅ３でｐ側超格子層１７０およびｐ型コンタクト層１８０を形成する。
【００４３】
４．半導体層の減圧成長方法の効果
第２の圧力Ｅ２を第１の圧力Ｅ１より小さくしている。また、第２の圧力Ｅ２を１ｋＰａ以上２０ｋＰａ以下の範囲内としているため、成長させるｎ型半導体層にピットが生じにくい。したがって、結晶性に優れた半導体層を形成することができる。また、減圧条件下では、半導体層が横方向成長しやすい。そのため、転位を横方向に伝播させることができる。その結果、貫通転位密度が減少する。本実施形態では、複数の凸部１１２の占める面積が多く、半導体層を成長させる底面１１１が狭い基板１１０を用いている。そのため、狭い種結晶から半導体層を横方向成長をさせつつ、複数の凸部１１２を埋めて平坦にするという非常に厳しい条件で半導体層を成長させる必要がある。これにより、光取り出し効率も高く、結晶性にも優れた半導体発光素子を製造することができる。
【００４４】
５．半導体発光素子の製造方法
ここで、本実施形態に係る発光素子１００の製造方法について説明する。本実施形態では、有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。そのため、この製造方法は、凹凸形状のある基板１１０の上にバッファ層１２０を形成するバッファ層形成工程と、バッファ層１２０の上に半導体層を形成する半導体層形成工程と、を有する。なお、半導体層形成工程では、原料ガスを基板１１０の第１面１１０ａに交差する向きに吹き付ける。例えば、第１面１１０ａの底面１１１に垂直な方向から原料ガスを供給する。
【００４５】
ここで用いるキャリアガスとして、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）が挙げられる。後述する各工程において、特に言及がない場合には、これらのいずれを用いてもよい。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ：「ＴＭＧ」）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ：「ＴＭＩ」）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ：「ＴＭＡ」）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
【００４６】
５−１．基板準備工程
基板準備工程では、第１面１１０ａに凹凸形状を備える基板１１０を準備する。具体的には、例えば、ＩＣＰによるドライエッチングにより、基板１１０の第１面１１０ａに底面１１１と複数の凸部１１２とを形成する。そして、その際に、第１面１１０ａに占める複数の凸部１１２の面積を、５０％以上９０％以下の範囲内とする。また、複数の凸部１１２の高さを０．５μｍ以上５．０μｍ以下の範囲内とする。基板１１０の材質は、例えば、サファイアである。
【００４７】
５−２．バッファ層形成工程
そして、水素ガスを用いて基板１１０をクリーニングする。そして、スパッタリングにより、基板１１０の第１面１１０ａの上にバッファ層１２０を形成する。その際に、バッファ層１２０の膜厚を１７ｎｍ以上３５ｎｍ以下の範囲内とする。バッファ層１２０の膜厚が薄いと、平坦なバッファ層１２０が得られない。バッファ層１２０の膜厚が厚いと、バッファ層１２０内の積層面で結晶欠陥が生じるおそれがある。
【００４８】
５−３．第１の半導体層形成工程（Ｋ１）
５−３−１．第１のノンドープ層形成工程
次に、バッファ層１２０の上にノンドープ層１３１を形成する。このときの基板温度は、１０００℃以上１２００℃以下の範囲内である。このときの半導体製造装置の内圧は、第１の圧力Ｅ１である。このノンドープ層１３１の膜厚は、１２００ｎｍ程度である。ノンドープ層１３１の膜厚は、５００ｎｍ以上２０００ｎｍ以下の範囲内であるとよい。ここで、ノンドープ層１３１の膜厚とは、ファセット成長させたノンドープ層１３１の頂部と底面との間の厚みである。
【００４９】
５−４．第２の半導体層形成工程（Ｋ２）
５−４−１．第２のノンドープ層形成工程
次に、ノンドープ層１３１の上にノンドープ層１３２を形成する。このときの基板温度は、１０００℃以上１２００℃以下の範囲内である。このときの半導体製造装置の内圧は、第２の圧力Ｅ２である。ノンドープ層１３２を形成する際の内圧が十分に低いため、ノンドープ層１３２は、横方向に成長する。そして、ノンドープ層１３２の表面は、平坦面になる。
【００５０】
５−４−２．ｎ型コンタクト層形成工程
次に、ノンドープ層１３２の上にｎ型コンタクト層１３３を形成する。このときの基板温度は、１０００℃以上１２００℃以下の範囲内である。このときの半導体製造装置の内圧は、第２の圧力Ｅ２である。これにより、ｎ型コンタクト層１３３が形成される。
【００５１】
５−５．第３の半導体層形成工程（Ｋ３）
５−５−１．ｎ側ＥＳＤ層形成工程
そして、ｎ型コンタクト層１３３の上にｎ側ＥＳＤ層１４０を形成する。ｉ−ＧａＮ層を形成するため、シラン（ＳｉＨ4 ）の供給を停止する。このときの基板温度は、７５０℃以上９５０℃以下の範囲内である。ｎ型ＧａＮを形成するため、再びシラン（ＳｉＨ4 ）を供給する。このときの基板温度は、ｉ−ＧａＮ層を形成する温度と同じ温度、すなわち７５０℃以上９５０℃以下の範囲内である。このときの半導体製造装置の内圧は、第３の圧力Ｅ３である。
【００５２】
５−５−２．ｎ側超格子層形成工程
次に、ｎ側ＥＳＤ層１４０の上にｎ側超格子層１５０を形成する。例えば、ＩｎＧａＮ層と、ｎ型ＧａＮ層と、を繰り返し積層する。その際の基板温度は、７００℃以上９５０℃以下の範囲内である。このときの半導体製造装置の内圧は、第３の圧力Ｅ３のままである。
【００５３】
５−６．発光層形成工程（Ｋ４）
次に、ｎ側超格子層１５０の上に発光層１６０を形成する。例えば、ＩｎＧａＮ層と、ＧａＮ層と、ＡｌＧａＮ層と、を繰り返し積層する。このときの基板温度を、７００℃以上９００℃以下の範囲内とする。このときの半導体製造装置の内圧は、第３の圧力Ｅ３である。第３の圧力Ｅ３は、例えば、常圧、すなわち１ａｔｍ程度である。このように、半導体製造装置の内圧が変わるため、第２の半導体層形成工程以前の工程と、第３の半導体層形成工程以降の工程とで、異なる半導体製造装置を用いてもよい。
【００５４】
５−７．ｐ型半導体層形成工程（Ｋ５）
５−７−１．ｐ側超格子層形成工程（ｐ型クラッド層形成工程）
次に、発光層１６０の上にｐ側超格子層１７０を形成する。例えば、ｐ型ＧａＮ層と、ｐ型ＡｌＧａＮ層と、ｐ型ＩｎＧａＮ層と、を繰り返し積層する。ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いればよい。このときの半導体製造装置の内圧は、第３の圧力Ｅ３のままである。
【００５５】
５−７−２．ｐ型コンタクト層形成工程
次に、ｐ側超格子層１７０の上にｐ型コンタクト層１８０を形成する。また、キャリアガスとして、少なくとも水素ガスを供給する。これにより、ｐ型コンタクト層１８０の表面平坦性は向上する。基板温度を、８００℃以上１２００℃以下の範囲内とする。これにより、図６に示すように、基板１１０に各半導体層が積層されることなる。このときの半導体製造装置の内圧は、第３の圧力Ｅ３のままである。
【００５６】
５−８．透明電極形成工程
次に、ｐ型コンタクト層１８０の上に透明電極ＴＥ１を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。
【００５７】
５−９．電極形成工程
そして、図７に示すように、レーザーもしくはエッチングにより、ｐ型コンタクト層１８０の側から半導体層の一部を抉ってｎ型コンタクト層１３３を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。また、透明電極ＴＥ１の上にｐ電極Ｐ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
【００５８】
５−１０．その他の工程
また、上記の工程の他、絶縁膜で素子を覆う工程や熱処理工程等、その他の工程を実施してもよい。以上により、図１の発光素子１００が製造される。
【００５９】
６．実験１（Ｘ線ロッキングカーブ）
６−１．実験方法
本実験では、バッファ層１２０として、ＡｌＮを形成した。その際に、種々の膜厚のＡｌＮを作製した。そして、第１の半導体層形成工程および第２の半導体層形成工程において、圧力を変えてｎ型半導体層を形成した。
【００６０】
６−２．実験結果
図８は、ＡｌＮのバッファ層の膜厚とＸ線ロッキングカーブとの関係を示すグラフである。図８で観測する面は、（１００）面である。図８に示すように、バッファ層の膜厚が１４０Å未満の領域では、半導体層が白濁する。第１の圧力Ｅ１が６６ｋＰａの場合には、バッファ層の膜厚によらず、Ｘ線ロッキングカーブの値は、２００（ａｒｃｓｅｃ）程度で一定であった。一方、第１の圧力Ｅ１が３３ｋＰａの場合には、バッファ層の膜厚が２２５Å付近でＸ線ロッキングカーブの値は、小さい値をとった。この場合には、バッファ層の膜厚が２２５Åのときに、Ｘ線ロッキングカーブの値は、１７４．５（ａｒｃｓｅｃ）であった。
【００６１】
図９は、ＡｌＮのバッファ層の厚みとＸ線ロッキングカーブとの関係を示すグラフである。ただし、図９では、図８の面とは異なる面を観測している。図９で観測する面は、（００２）面である。図９に示すように、バッファ層の厚みが１４０Å未満の領域では、半導体層が白濁する。第１の圧力Ｅ１が６６ｋＰａの場合には、バッファ層の膜厚によらず、Ｘ線ロッキングカーブの値は、１５０（ａｒｃｓｅｃ）程度で一定であった。一方、第１の圧力Ｅ１が３３ｋＰａの場合には、バッファ層の膜厚が２２５Å付近でＸ線ロッキングカーブの値は、小さい値をとった。この場合には、バッファ層の膜厚が２２５Åのときに、Ｘ線ロッキングカーブの値は、１１３．２（ａｒｃｓｅｃ）であった。
【００６２】
また、図８および図９に共通して、ＡｌＮのバッファ層の膜厚が１７０Å以上３００Å以下の範囲内では、第１の圧力Ｅ１が３３ｋＰａの場合に、Ｘ線ロッキングカーブの値は、小さい値をとった。そのため、ＡｌＮのバッファ層の膜厚を１７０Å以上３００Å以下の範囲内として、第１の圧力Ｅ１を３３ｋＰａ付近とすると、結晶性のよい半導体層を成長させることができる。すなわち、第１の圧力Ｅ１を２０ｋＰａ以上５０ｋＰａ以下の範囲内とするとよい。好ましくは、第１の圧力Ｅ１は、２５ｋＰａ以上４０ｋＰａ以下の範囲内である。
【００６３】
７．実験２（ピットの観察）
７−１．サンプルの作製
第２の半導体層形成工程において、第２の圧力Ｅ２を１３ｋＰａ、２０ｋＰａ、２６ｋＰａとして、ｎ型半導体層を形成した。その後、それぞれのサンプルの表面を観察した。
【００６４】
７−２．実験結果
それぞれのサンプルについて、微分干渉顕微鏡によりｎ型半導体層の表面を観察した。その結果、第２の圧力Ｅ２を１３ｋＰａとした場合および２０ｋＰａとした場合には、ピットは観測されなかった。一方、第２の圧力Ｅ２を２６ｋＰａとした場合には、ｎ型半導体層の表面にピットが観測された。したがって、第２の圧力Ｅ２を１ｋＰａ以上２５ｋＰａ以下の範囲内とするとよい。好ましくは、第２の圧力Ｅ２は、５ｋＰａ以上２０ｋＰａ以下の範囲内である。また、第２の圧力Ｅ２を１３ｋＰａとした場合には、表面の平坦性が改善された。
【００６５】
８．変形例
８−１．フリップチップ型、基板リフトオフ型
本実施形態では、フェイスアップ型の発光素子１００について適用した。しかし、もちろん、その他の半導体発光素子についても適用することができる。例えば、基板側に光取り出し面を有するフリップチップや、成長基板を除去した基板リフトオフ型の半導体発光素子についても、当然に適用することができる。
【００６６】
また、ｐ電極Ｐ１とｎ電極Ｎ１との少なくとも一方が、発光面に平行に伸びる延伸電極を有していてもよい。また、ｐ電極Ｐ１が、延伸電極を介してｐ型コンタクト層に接触する複数のｐ型コンタクト電極部を有していてもよい。ｎ電極Ｎ１が、延伸電極を介してｎ型コンタクト層に接触する複数のｎ型コンタクト電極部を有していてもよい。
【００６７】
９．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００の製造方法は、バッファ層形成工程と、半導体層形成工程と、を有する。半導体層形成工程は、第１の半導体層形成工程と、第２の半導体層形成工程と、第３の半導体層形成工程と、発光層形成工程と、ｐ型半導体層形成工程と、を有する。第１の半導体層形成工程と、第２の半導体層形成工程とは、減圧条件下で半導体層を成長させる。第１の圧力Ｅ１を２０ｋＰａ以上５０ｋＰａ以下の範囲内とし、第２の圧力Ｅ２を１ｋＰａ以上２５ｋＰａ以下の範囲内とする。このように十分に圧力の低い条件下で半導体成長を行うので、結晶性に優れた半導体層を成長させることができる。
【００６８】
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や膜厚等、任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。その他の気相エピタキシー法および液相エピタキシー法を用いてもよい。
【符号の説明】
【００６９】
１００…発光素子
１１０…基板
１２０…バッファ層
１３１、１３２…ノンドープ層
１３３…ｎ型コンタクト層
１４０…ｎ側ＥＳＤ層
１５０…ｎ側超格子層
１６０…発光層
１７０…ｐ側超格子層
１８０…ｐ型コンタクト層
Ｎ１…ｎ電極
Ｐ１…ｐ電極
【図１】
2016072388.tif 000003
【図２】
2016072388.tif 000004
【図３】
2016072388.tif 000005
【図４】
2016072388.tif 000006
【図５】
2016072388.tif 000007
【図６】
2016072388.tif 000008
【図７】
2016072388.tif 000009
【図８】
2016072388.tif 000010
【図９】
2016072388.tif 000011