(57)【要約】【課題】バイアス分離回路用のチップキャパシタを備えた光受信器の小型化を図る。【解決手段】本発明に係る光受信回路（１０）は、サブマウント（１１）の第１主面（１０Ａ）上からサブマウントの側面（１０Ｃ）上に延在する第１配線パターン（１０１＿１〜１０１＿４）および第２配線パターン（１０２＿１〜１０２＿５）と、サブマウントの第１主面上に形成された第３配線パターン（１０３＿１〜１０３＿４）と、サブマウントの前記第１主面上に配置され、アノード電極（Ａ＿１〜Ａ＿４）が前記第１配線パターンに接続され、カソード電極（Ｋ＿１〜Ｋ＿４）が前記第３配線パターンに接続されるフォトダイオード（ＰＤ１〜ＰＤ４）と、サブマウントの前記第１主面上に配置され、一方の電極が前記第３配線パターンに接続され、他方の電極が前記第２配線パターンに接続されるチップキャパシタ（Ｃｂ１〜Ｃｂ４）とを備えることを特徴とする。【選択図】図２Ａ
2016018799.tif 000002
【特許請求の範囲】
【請求項１】
サブマウントと、
前記サブマウントの第１主面上から前記サブマウントの側面上に延在する第１配線パターンおよび第２配線パターンと、
前記サブマウントの前記第１主面上に形成された第３配線パターンと、
前記サブマウントの前記第１主面上に配置され、アノード電極が前記第１配線パターンに接続され、カソード電極が前記第３配線パターンに接続されるフォトダイオードと、
前記サブマウントの前記第１主面上に配置され、一方の電極が前記第３配線パターンに接続され、他方の電極が前記第２配線パターンに接続されるチップキャパシタと、
を備えることを特徴とする光受信回路。
【請求項２】
請求項１に記載の光受信回路において、
前記サブマウントの前記第１主面と反対側の第２主面上に薄膜状に形成された抵抗と、
前記サブマウントの前記第２主面上に形成され、前記抵抗の一端に接続された第４配線パターンと、
前記サブマウントの前記第１配線パターンが形成された前記側面上から前記サブマウントの前記第２主面上に延長し、前記抵抗の他端に接続された第５配線パターンと、
前記サブマウントを貫通して形成され、前記第４配線パターンと前記第３配線パターンとを接続する貫通ビアとを更に備える
ことを特徴とする光受信回路。
【請求項３】
請求項１に記載の光受信回路において、
前記フォトダイオードが、複数配置され、
前記第１配線パターン、前記第２配線パターン、および前記第３配線パターンが夫々の前記フォトダイオードに対応して複数形成され、
前記チップコンデンサが、対応する前記第３配線パターン毎に複数配置される
ことを特徴とする光受信回路。
【請求項４】
請求項３に記載の光受信回路において、
複数の前記フォトダイオードは、一つの半導体チップに形成され、
前記半導体チップは、前記サブマウントの前記第１主面上にフリップチップ実装される
ことを特徴とする光受信回路。
【請求項５】
請求項３または４に記載の光受信回路において、
前記サブマウントの前記第１主面と反対側の第２主面上に、夫々の前記フォトダイオードに対応して薄膜状に形成された複数の抵抗と、
前記サブマウントの前記第２主面上に形成され、対応する前記抵抗の一端に夫々接続される複数の第４配線パターンと、
前記サブマウントの前記第１配線パターンが形成された前記側面上から前記サブマウントの前記第２主面上に延在し、対応する前記抵抗の他端に夫々接続された第５配線パターンと、
前記サブマウントを貫通して形成され、前記第４配線パターンと対応する前記第３配線パターンとを夫々接続する複数の貫通ビアと、を更に備える
ことを特徴とする光受信回路。
【請求項６】
請求項４または５に記載の光受信回路において、
複数の前記フォトダイオードは、前記第１主面において、前記第１主面の第１辺に沿って配置され、
複数の前記第２配線パターンは、前記第１主面および前記側面において前記第１辺に沿って形成され、
複数の前記第１配線パターンは、前記第１主面および前記側面において前記第２配線パターンの間に夫々形成され、
複数の前記第３配線パターンは、前記第１主面において前記第２配線パターンの間に前記第１配線パターンと対向して夫々形成され、
複数の前記チップキャパシタの前記他方の電極は、当該チップキャパシタが配置される前記第３配線パターンを挟む２つの前記第２配線パターンにボンディングワイヤを介して夫々接続される
ことを特徴とする光受信回路。
【請求項７】
請求項１乃至６の何れか一項に記載の光受信回路において、
前記フォトダイオードは、アバランシェフォトダイオードである
ことを特徴とする光受信回路。
【請求項８】
金属から成る板状の第１部材と、
前記第１部材上に設けられた第２部材と、
前記第２部材に支持され、前記第１部材の平面と平行な方向に光信号を出力する光信号出力部と、
請求項１乃至７の何れか一項に記載の光受信回路と、
前記光出力部の光信号が出力される光出力面と前記サブマウントの前記第１主面とを対向させて、前記光受信回路を前記光出力部に固定する固定部材と、
前記第１部材上に設けられた第３部材と、
前記第３部材に支持され、トランスインピーダンスアンプが形成されたＴＩＡチップと、を備え、
前記ＴＩＡチップは、前記第３部材に接触する面と反対側の面に複数の電極パターンが形成され、
前記光受信回路は、前記サブマウントの前記第１主面と反対側の面が前記ＴＩＡチップの側面と対向し、且つ、前記サブマウントの前記第１配線パターンおよび前記第２配線パターンが形成された側面が前記ＴＩＡチップの前記電極パターンが形成された面と同一の方向を向いて配置され、
前記光受信回路の前記第１配線パターンおよび前記第２配線パターンは、ボンディングワイヤを介して、前記ＴＩＡチップの前記電極パターンに夫々接続される
ことを特徴とする光受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光受信回路および光受信回路を搭載した光受信器に関し、例えば、バイアス分離回路を構成するチップキャパシタを備えた光受信回路に関する。
【背景技術】
【０００２】
一般に、光通信システムでは、光信号を電気信号に変換する光受信器が用いられる。光受信器は、例えば、伝送路（光ファイバ）から送られた光信号を光−電流変換するフォトダイオード（ＰＤ：Ｐｈｏｔｏｄｉｏｄｅ）を含む光受信回路と、光受信回路によって変換された電流信号を電圧信号に変換し、増幅して出力するトランスインピーダンスアンプ（以下、「ＴＩＡ：Ｔｒａｎｓｉｍｐｅｄａｎｃｅ  Ａｍｐｌｉｆｉｅｒ」と称する）等を含んでいる。例えば、下記特許文献１に、従来の光受信器が開示されている。
【０００３】
図４は、特許文献１に開示された従来の光受信器の構成を示す図である。
同図に示されるように、従来の光受信器における光受信回路５００では、半導体チップ５０６に形成されたフォトダイオード５０１の一方の電極（例えばアノード）をＴＩＡ等の負荷ＬＤ（同図では、負荷ＬＤを抵抗ＲＬとして簡略化して図示している。）に電気線路５０２を介して接続する場合、フォトダイオード５０１の他方の電極（例えばカソード）にバイアス分離回路５０４を接続する必要がある。ここで、バイアス分離回路５０４は、フォトダイオード５０１の信号の交流成分を接地するとともに直流成分を外部のバイアス印加端子５０３に導くための回路であり、キャパシタやキャパシタおよび抵抗を組み合わせることによって実現される。
【０００４】
一方、特許文献２および非特許文献１に開示されるように、多チャンネルの光信号を多チャンネルの電気信号に変換する光受信器もよく知られている。このような多チャンネルの光受信器では、各チャネルを構成するフォトダイオード毎に、バイアス分離回路を設ける必要がある。
【０００５】
従来の多チャンネルの光受信器の多くは、受光素子としてＰＩＮ構造のフォトダイオードが用いられている。このような多チャンネルの光受信器では、ＰＩＮ構造のフォトダイオードの逆バイアス電圧（２〜１０Ｖ程度）とバイアス分離回路用のキャパシタや抵抗に要求される耐圧（５Ｖ〜１０Ｖ程度）とが比較的近い値であることから、バイアス分離回路用のキャパシタや抵抗を、上記特許文献１のようにフォトダイオードと同一の半導体基板上に形成したり、非特許文献２のようにＴＩＡチップと同一の半導体基板上に形成したりすることにより、光受信器の小型化を図ることが可能であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２４４２９３号公報
【特許文献２】特開２０１３−５０１４号公報
【非特許文献】
【０００７】
【非特許文献１】S. Tsunashima et al., ”Silica-based, compact and variable-optical attenuator integrated coherent receiver with stable optoelectronic coupling system” 2012, Optics Express, Vol. 20, Issue 24, pp. 27174-27179.
【非特許文献２】TEXAS INSTRUMENTS テ゛ータシート、“11.3-Gbs Limiting Transimpedance Amplifier With RSSI”、インターネット<URL:http://www.tij.co.jp/product/jp/onet8551t>.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、近年、光通信システムの大容量化と通信速度の向上のため、受光素子としてＰＩＮ構造のフォトダイオードの代わりに、アバランシェフォトダイオード（以下、「ＡＰＤ：ａｖａｌａｎｃｈｅ  ｐｈｏｔｏｄｉｏｄｅ」と称する。）用いた光受信器が増えつつある。ＡＰＤは、ＰＩＮ構造のフォトダイオードに比べて、光の受信感度が高く、且つより高速な動作が可能な素子である。
【０００９】
しかしながら、ＡＰＤを光受信器に用いる場合、以下に示すような問題がある。
前述したように、ＰＩＮ構造のフォトダイオードは２〜１０Ｖ程度の逆バイアス電圧が必要であるが、ＡＰＤはそれよりも高い２０Ｖ〜５０Ｖ程度の逆バイアス電圧が必要となる。そのため、ＰＩＮ構造のフォトダイオードの場合と同じようにバイアス分離回路用のキャパシタや抵抗をＡＰＤやＴＩＡと同一の半導体基板上に形成することは、容易ではない。
【００１０】
例えば、ＡＰＤと同一の半導体基板上に高容量のキャパシタをより小さい面積で作製するためにはキャパシタの電極間の絶縁層を薄くする必要があるが、絶縁層を薄くすると耐圧が低下してしまう。逆にＡＰＤの逆バイアス電圧に耐えられるようにキャパシタの電極間の絶縁層を厚くすると、高容量のキャパシタを得るためにチップ面積を大きくしなければならず、現実的ではない。
【００１１】
また、上記非特許文献１のように、ＴＩＡチップ内にバイアス分離回路用のキャパシタ等を形成したとしても、キャパシタ等の耐圧は５〜１０Ｖ程度であることから、２０Ｖ〜５０Ｖ程度のＡＰＤの逆バイアス電圧をＴＩＡチップに印加することはできない。
【００１２】
したがって、ＡＰＤのような逆バイアス電圧の高いフォトダイオードを光受信回路に用いる場合には、フォトダイオードが形成された半導体チップやＴＩＡチップとは別に、バイアス分離回路用の高耐圧のチップキャパシタやチップ抵抗を設ける必要がある。
【００１３】
しかしながら、上述したように多チャネルの光受信器では、ＡＰＤの個数に応じてバイアス分離回路の個数も増加するため、バイアス分離回路をチップキャパシタやチップ抵抗によって実現すると、光受信器の実装面積が大きくなってしまう。例えば、図５に示すように、従来の多チャンネルの光受信器では、フォトダイオード６０３が形成された半導体チップ６０１やＴＩＡチップ６０２とともに、バイアス分離回路用の複数のチップキャパシタ６０６を光受信器の実装面７００に実装することから、実装面７００の面積が大きくなり、光受信器の小型化が困難になるという問題があった。
【００１４】
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、バイアス分離回路を構成するチップキャパシタを備えた光受信器の小型化を図ることにある。
【課題を解決するための手段】
【００１５】
本発明に係る光受信回路（１０）は、サブマウント（１１）と、前記サブマウントの第１主面（１０Ａ）上から前記サブマウントの側面（１０Ｃ）上に延在する第１配線パターン（１０１＿１〜１０１＿４）および第２配線パターン（１０２＿１〜１０２＿５）と、前記サブマウントの前記第１主面上に形成された第３配線パターン（１０３＿１〜１０３＿４）と、前記サブマウントの前記第１主面上に配置され、アノード電極（Ａ＿１〜Ａ＿４）が前記第１配線パターンに接続され、カソード電極（Ｋ＿１〜Ｋ＿４）が前記第３配線パターンに接続されるフォトダイオード（ＰＤ１〜ＰＤ４）と、前記サブマウントの前記第１主面上に配置され、一方の電極が前記第３配線パターンに接続され、他方の電極が前記第２配線パターンに接続されるチップキャパシタ（Ｃｂ１〜Ｃｂ４）とを備えることを特徴とする。
【００１６】
上記光受信回路は、前記サブマウントの前記第１主面と反対側の第２主面（１０Ｂ）上に薄膜状に形成された抵抗（Ｒｂ１〜Ｒｂ４）と、前記サブマウントの前記第２主面上に形成され、前記抵抗の一端に接続された第４配線パターン（１０８＿１〜１０８＿４）と、前記サブマウントの前記第１配線パターンが形成された前記側面上から前記サブマウントの前記第２主面上に延在し、前記抵抗の他端に接続された第５配線パターン（１０９＿１〜１０９＿４）と、前記サブマウントを貫通して形成され、前記第４配線パターンと前記第３配線パターンとを接続する貫通ビア（１０５＿１〜１０５＿４）とを更に備えてもよい。
【００１７】
上記光受信回路において、前記フォトダイオードが複数配置され、前記第１配線パターン、前記第２配線パターン、および前記第３配線パターンが夫々の前記フォトダイオードに対応して複数形成され、前記チップコンデンサが、対応する前記第３配線パターン毎に複数配置されることを特徴とする。
【００１８】
上記光受信回路において、複数の前記フォトダイオードは、一つの半導体チップ（１７）に形成され、前記半導体チップは、前記サブマウントの前記第１主面上にフリップチップ実装されてもよい。
【００１９】
上記光受信回路は、前記サブマウントの前記第１主面と反対側の第２主面（１０Ｂ）上に、夫々の前記フォトダイオードに対応して薄膜状に形成された複数の抵抗（Ｒｂ１〜Ｒｂ４）と、前記サブマウントの前記第２主面上に形成され、対応する前記抵抗の一端に夫々接続される複数の第４配線パターン（１０８＿１〜１０８＿４）と、前記サブマウントの前記第１配線パターンが形成された前記側面上から前記サブマウントの前記第２主面上に延在し、対応する前記抵抗の他端に夫々接続された第５配線パターン（１０９＿１〜１０９＿４）と、前記サブマウントを貫通して形成され、前記第４配線パターンと対応する前記第３配線パターンとを夫々接続する複数の貫通ビア（１０５＿１〜１０５＿４）と、を更に備えてもよい。
【００２０】
上記光受信回路において、複数の前記フォトダイオードは、前記第１主面において、前記第１主面の第１辺（１１Ａ）に沿って配置され、複数の前記第２配線パターンは、前記第１主面および前記側面において前記第１辺に沿って形成され、複数の前記第１配線パターンは、前記第１主面および前記側面において前記第２配線パターンの間に夫々形成され、複数の前記第３配線パターンは、前記第１主面において前記第２配線パターンの間に前記第１配線パターンと対向して夫々形成され、複数の前記チップキャパシタの前記他方の電極は、当該チップキャパシタが配置される前記第３配線パターンを挟む２つの前記第２配線パターンにボンディングワイヤ（１０７）を介して夫々接続されてもよい。
【００２１】
上記光受信回路において、前記フォトダイオードは、アバランシェフォトダイオードであってもよい。
【００２２】
本発明に係る光受信器は、金属から成る板状の第１部材（２０）と、前記第１部材上に設けられた第２部材（５０）と、前記第２部材に支持され、前記第１部材の平面と平行な方向（Ｑ）に光信号を出力する光信号出力部（６０）と、上記光受信回路と、前記光出力部の光信号が出力される光出力面（６０Ａ）と前記サブマウントの前記第１主面とを対向させて、前記光受信回路を前記光出力部に固定する固定部材（１４）と、前記第１部材上に設けられた第３部材（３０）と、前記第３部材に支持され、トランスインピーダンスアンプが形成されたＴＩＡチップ（４０）とを備え、前記ＴＩＡチップは、前記第３部材に接触する面と反対側の面（４０Ａ）に複数の電極パターン（４１）が形成され、前記光受信回路は、前記サブマウントの前記第１主面と反対側の面（１０Ｂ）が前記ＴＩＡチップの側面（４０Ｃ）と対向し、且つ、前記サブマウントの前記第１配線パターンおよび前記第２配線パターンが形成された側面（１０Ｃ）が前記ＴＩＡチップの前記電極パターンが形成された面（４０Ａ）と同一の方向を向いて配置され、前記光受信回路の前記第１配線パターンおよび前記第２配線パターンは、ボンディングワイヤ（７０）を介して、前記ＴＩＡチップの前記電極パターンに夫々接続されることを特徴とする。
【００２３】
なお、上記説明において括弧を付した参照符号は、図面において当該参照符号が付された構成要素の概念に含まれるものを例示するに過ぎない。
【発明の効果】
【００２４】
本発明によれば、光受信器の小型化が可能となる。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明の一実施の形態に係る光受信回路の回路構成を示す図である。
【図２Ａ】図２Ａは、本実施の形態に係る光受信回路の平面構造を模式的に示す図である。
【図２Ｂ】図２Ｂは、本実施の形態に係る光受信回路の平面構造を模式的に示す図である。
【図２Ｃ】図２Ｃは、本実施の形態に係る光受信回路の平面構造を模式的に示す図である。
【図３Ａ】図３Ａは、本実施の形態に係る光受信回路を備えた光受信器の平面構造を模式的に示す図である。
【図３Ｂ】図３Ｂは、本実施の形態に係る光受信回路を備えた光受信器の平面構造を模式的に示す図である。
【図４】図４は、従来の光受信回路の回路構成例を示す図である。
【図５】図５は、従来の多チャンネルの光受信器の平面構造を模式的に示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について図を参照して説明する。
【００２７】
≪光受信回路の回路構成≫
図１は、本発明の一実施の形態に係る光受信回路の回路構成を示す図である。
同図に示される光受信回路１０は、伝送路（光ファイバ）から送られた光信号を電気信号に変換し、ＴＩＡ等の増幅回路に供給するものである。光受信回路１０は、平面光波回路（ＰＬＣ：Ｐｌａｎａｒ  ｌｉｇｈｔｗａｖｅ  ｃｉｒｃｕｉｔ）等からなる光出力部やＴＩＡ等と組み合わせることにより、光受信器を実現することができる。
【００２８】
具体的に、光受信回路１０は、複数のフォトダイオードＰＤ１〜ＰＤ４と、複数のキャパシタＣｂ１〜Ｃｂ４と、抵抗Ｒｂ１〜Ｒｂ４と、信号電極ＳＰ＿１〜ＳＰ＿４と、グラウンド電極ＧＰ＿１〜ＧＰ＿５と、バイアス電極ＢＰ＿１〜ＢＰ＿４とを有する。
【００２９】
フォトダイオードＰＤ１〜ＰＤ４は、平面光波回路等から出力された光信号を光−電流変換する受光素子である。例えば、フォトダイオードＰＤ１〜ＰＤ４は、ＡＰＤである。フォトダイオードＰＤ１〜ＰＤ４は、例えば一つの半導体基板上にアレイ状に形成され、一つの半導体チップ１７として構成されている。
【００３０】
なお、本実施の形態では、光受信回路１０が４個のフォトダイオードＰＤ１〜ＰＤ４を備える場合を一例として説明するが、光受信回路１０が備えるフォトダイオードの個数に特に制限はない。
【００３１】
信号電極ＳＰ＿１〜ＳＰ＿４は、フォトダイオードＰＤ１〜ＰＤ４によって生成された電気信号をＴＩＡ等に出力するための外部電極である。図１に示すように、信号電極ＳＰ＿１は、フォトダイオードＰＤ１のアノード電極Ａ＿１に接続される。同様に、信号電極ＳＰ＿２〜ＳＰ＿４は、対応するフォトダイオードＰＤ２〜ＰＤ４のアノード電極Ａ＿２〜Ａ＿４に夫々接続される。
【００３２】
グラウンド電極ＧＰ＿１〜ＧＰ＿５は、グラウンド電位に接続するための外部電極である。図１に示すように、グラウンド電極ＧＰ＿１〜ＧＰ＿５は、グラウンド配線１３に共通に接続される。
【００３３】
バイアス電極ＢＰ＿１〜ＢＰ＿４は、フォトダイオードＰＤ１〜ＰＤ４に供給するバイアス電圧を入力するための電極である。
【００３４】
キャパシタＣｂ１〜Ｃｂ４および抵抗Ｒｂ１〜Ｒｂ４は、フォトダイオードＰＤ１〜ＰＤ４からの信号の交流成分を接地するとともに直流成分をバイアス印加端子に導くためのバイアス分離回路を構成する。具体的には、図１に示すように、キャパシタＣｂ１の一端がフォトダイオードＰＤ１のカソード電極Ｋ＿１に接続されるとともに抵抗Ｒｂ１の一端に接続され、キャパシタＣｂ１の他端がグラウンド配線１３に接続され、抵抗Ｒｂ１の他端がバイアス電極ＢＰ＿１に接続される。これにより、キャパシタＣｂ１および抵抗Ｒｂ１は、フォトダイオードＰＤ１のカソード電極Ｋ＿１を交流的に接地するともに、バイアス電極ＢＰの電位に応じてカソード電極Ｋ＿１の直流電位を定めるバイアス分離回路として機能する。同様に、キャパシタＣｂ２および抵抗Ｒｂ２と、キャパシタＣｂ３および抵抗Ｒｂ３と、キャパシタＣｂ４および抵抗Ｒｂ４も、フォトダイオードＰＤ１のカソード電極Ｋ＿１、バイアス電極ＢＰ＿２〜ＢＰ＿４、およびグラウンド配線１３に接続され、対応するフォトダイオードＰＤ２〜ＰＤ４に対するバイアス分離回路として夫々機能する。
【００３５】
≪光受信回路の具体的な構造≫
図２Ａ〜２Ｃに、本実施の形態に係る光受信回路１０の構造を示す。
図２Ａには、光受信回路１０の第１主面１０Ａ側から見た平面構造が模式的に示され、図２Ｂには、図２Ａの方向Ｐから見た光受信回路１０の側面１０Ｃの平面構造が模式的に示され、図２Ｃには、光受信回路１０の第２主面１０Ｂ側から見た平面構造が模式的に示されている。なお、以下の説明では、光受信回路１０の第１主面１０Ａを「表面１０Ａ」、光受信回路１０の第２主面１０Ｂを「裏面１０Ｂ」とも称することもある。
【００３６】
図２Ａ〜２Ｃに示されるように、光受信回路１０は、各種の配線パターンと抵抗Ｒｂ１〜Ｒｂ４とが形成されたサブマウント１１上に、複数のフォトダイオードＰＤ１〜ＰＤ４が形成された半導体チップ１７と複数のキャパシタＣｂ１〜Ｃｂ４とが実装されることにより構成されている。
【００３７】
サブマウント１１は、光通信用の各種部品を実装するための基板である。サブマウント１１は、例えばセラミック基板から構成される。基板のセラミック材料としては、窒化アルミニウム（ＡＩＮ）や酸化アルミニウム（Ａｌ2Ｏ3）等を例示することができる。また、サブマウント１１は、多層基板であっても単層基板であっても良い。
【００３８】
サブマウント１１の表面１０Ａ、裏面１０Ｂ、および側面１０Ｃには、複数の配線パターンが形成されている。夫々の配線パターンは、例えば金（Ａｕ）を主成分とする金属材料から構成されている。
【００３９】
具体的には、図２Ａに示すように、サブマウント１１の表面１０Ａに、配線パターン１０１＿１〜１０１＿４、配線パターン１０２＿１〜１０２＿５、および配線パターン１０３＿１〜１０３＿４が形成されている。また、図２Ｂに示すように、サブマウント１１の側面１０Ｃに、配線パターン１０１＿１〜１０１＿４、配線パターン１０２＿１〜１０２＿５、および配線パターン１０９＿１〜１０９＿４が形成されている。更に、図２Ｃに示すように、サブマウントの裏面１０Ｂに、配線パターン１０８＿１〜１０８＿４、配線パターン１０９＿１〜１０９＿４、および配線パターン１０２＿６が形成されている。
【００４０】
配線パターン１０２＿１〜１０２＿４は、サブマウント１１の表面１０Ａおよび側面１０Ｃにおいて辺１１Ａに沿って互いに平行に形成されている。夫々の配線パターン１０２＿１〜１０２＿４は、サブマウント１１の表面１０Ａ上から側面１０Ｃ上に延長されて形成されている。換言すれば、配線パターン１０２＿１〜１０２＿４は、サブマウント１１の表面１０Ａ上において表面１０Ａの辺１１Ａから辺１１Ｂに向かって辺１１Ａと直交する方向に延在し、且つ、辺１１Ａを表面１０Ａと共通の辺とするサブマウント１１の側面１０Ｃ上において辺１１Ａから辺１１Ｃに向かって延在する。配線パターン１０２＿１〜１０２＿５は、上述したグラウンド配線１３として機能する。
【００４１】
また、側面１０Ｃに形成された配線パターン１０２＿１〜１０２＿５の一部は、後述するＴＩＡチップ等とボンディングワイヤによって接続するための電極（パッド）を形成し、上述のグラウンド電極ＧＰ＿１〜ＧＰ＿５として夫々機能する。更に、配線パターン１０２＿１〜１０２＿５は、夫々サブマウント１１を表面１０Ａから裏面１０Ｂまで貫通する貫通ビア（スルーホール）１０３を介して、裏面１０Ｂ上の配線パターン１０２＿６と接続される。
【００４２】
なお、貫通ビア１０３と後述する貫通ビア１０５＿１〜１０５＿４は、貫通孔を埋めるように金属材料（例えば金）が充填されていても良いし、貫通孔の側面にのみ金属材料が形成されていても良い。
【００４３】
配線パターン１０１＿１〜１０１＿４は、サブマウント１１上の表面１０Ａおよび側面１０Ｃにおいて、平面視で配線パターン１０２＿１〜１０２＿５の間に夫々形成される。夫々の配線パターン１０１＿１〜１０１＿４は、サブマウント１１の表面１０Ａ上から側面１０Ｃ上に延長されて夫々形成されている。換言すれば、配線パターン１０２＿１〜１０２＿４は、サブマウント１１の表面１０Ａ上において表面１０Ａの辺１１Ａから辺１１Ｂに向かって延在し、且つ、辺１１Ａを表面１０Ａと共通の辺とするサブマウント１１の側面１０Ｃ上において辺１１Ａから辺１１Ｃに向かって延在する。配線パターン１０１＿１〜１０１＿４の表面１０Ａ上のＹ方向の長さは、配線パターン１０２＿１〜１０２＿５のＹ方向の長さよりも短い。
【００４４】
また、側面１０Ｃに形成された配線パターン１０１＿１〜１０１＿４の一部は、後述するＴＩＡチップ等とボンディングワイヤによって接続するための電極（パッド）を形成し、上述の信号電極ＳＰ＿１〜ＳＰ＿４として夫々機能する。
【００４５】
配線パターン１０３＿１〜１０３＿４は、表面１０Ａにおいて配線パターン１０２＿１〜１０２＿５の間に配線パターン１０１＿１〜１０１＿４と対向して夫々形成される。図２Ａに示すように、各配線パターン１０２＿１〜１０２＿４のＹ方向の長さは、各配線パターン１０２＿１〜１０２＿５のＹ方向の長さよりも短い。
【００４６】
また、図２Ａに示すように、サブマウント１１の表面１０Ａには、フォトダイオードＰＤ１〜ＰＤ４が形成された半導体チップ１７と、キャパシタＣｂ１〜Ｃｂ４と、固定部材１４とが実装される。
【００４７】
固定部材１４は、後述する光出力部に光受信回路１０を固定するための部材であり、例えば透明なガラス材料から構成されている。なお、固定部材１４は光受信回路１０を光出力部に固定することができればよく、固定部材１４が実装されるサブマウント１１上の位置は特に制限されない。
【００４８】
フォトダイオードＰＤ１〜ＰＤ４は、半導体チップ１７の長手方向（Ｘ方向）に沿ってアレイ状に形成される。図２Ａに示されるように、半導体チップ１７は、平面視において、配線パターン１０１＿１〜１０１＿４の夫々の一部および配線パターン１０３＿１〜１０３＿４の夫々の一部と重なりを有して表面１０Ａに配置される。具体的には、半導体チップ１７は、裏面に形成された各フォトダイオードＰＤ１〜ＰＤ４のアノード電極Ａ＿１〜Ａ＿４およびカソード電極Ｋ＿１〜Ｋ＿４と対応する各配線パターン１０１＿１〜１０１＿４、１０３＿１〜１０３＿４とが対向して半田（バンプ）を介して夫々接続されることにより、サブマウント１１の表面１０Ａ上にフリップチップ実装される。このとき、フォトダイオードＰＤ１のアノード電極Ａ＿１は配線パターン１０１＿１に接続され、フォトダイオードＰＤ１のカソード電極Ｋ＿１は配線パターン１０３＿１に接続されている。同様に、フォトダイオードＰＤ２〜ＰＤ４のアノード電極Ａ＿２〜Ａ＿４は対応する配線パターン１０１＿２〜１０１＿４に夫々接続され、フォトダイオードＰＤ２〜ＰＤ４のカソード電極Ｋ＿２〜Ｋ＿４は対応する配線パターン１０３＿２〜１０３＿４に夫々接続されている。
【００４９】
キャパシタＣｂ１〜Ｃｂ４は、サブマウント１１の表面１０Ａにおいて、平面視で配線パターン１０３＿１〜１０３＿４上に夫々配置されている。キャパシタＣｂ１〜Ｃｂ４は、例えば一つの面とその面の反対側の面に電極が形成された上下面電極構造のチップキャパシタ（チップコンデンサ）である。キャパシタＣｂ１〜Ｃｂ４は、フォトダイオードＰＤ１〜ＰＤ４の逆バイアス電圧に耐え得る耐圧を有している。例えば、フォトダイオードＰＤ１〜ＰＤ４がＡＰＤの場合、キャパシタＣｂ１〜Ｃｂ４は、２０Ｖ〜４０Ｖ程度の逆バイアス電圧に耐え得る耐圧を有している。
【００５０】
図２Ａに示すように、キャパシタＣｂ１は、電極が形成された一方の面が配線パターン１０３＿１と対向して半田を介して接続され、電極が形成された他方の面がボンディングワイヤ１０７を介して、配線パターン１０３＿１を挟む配線パターン１０２＿１および配線パターン１０２＿２に夫々接続される。キャパシタＣｂ２〜Ｃｂ４も同様に、電極が形成された一方の面が対応する配線パターン１０３＿２〜１０３＿４と対向して半田を介して夫々接続され、電極が形成された他方の面が対応する配線パターン１０２＿２〜１０２＿５とボンディングワイヤ１０７を介して夫々接続される。
【００５１】
ボンディングワイヤ１０７は、例えば、金を主成分とする金属材料から構成されている。なお、図２Ａでは、配線パターン１０２＿１〜１０２＿４とキャパシタＣｂ１〜Ｃｂ４とが２本のボンディングワイヤ１０７によって夫々接続される場合が図示されているが、配線パターン１０２＿１〜１０２＿４とキャパシタＣｂ１〜Ｃｂ４とを夫々接続するボンディングワイヤ１０７の本数に特に制限はない。
【００５２】
抵抗Ｒｂ１〜Ｒｂ４は、図２Ｃに示すように、サブマウント１１の裏面１０Ｂ上に形成される。抵抗Ｒｂ１〜Ｒｂ４は、例えば裏面１０Ｂ上に形成された薄膜状の抵抗素子であり、例えば、窒化タンタルを主成分とする材料を裏面１０Ｂ上に薄膜状にパターニングすることにより形成される。
【００５３】
配線パターン１０８＿１〜１０８＿４は、サブマウント１１の裏面１０Ｂ上に形成される。例えば、図２Ｃに示すように、配線パターン１０８＿１は、抵抗Ｒｂ１の一端に接続されるとともに、貫通ビア１０５＿１を介して配線パターン１０３＿１に接続される。同様に、配線パターン１０８＿２〜１０８＿４は、対応する抵抗Ｒｂ２〜Ｒｂ４の一端に夫々接続されるとともに、貫通ビア１０５＿２〜１０５＿４を介して配線パターン１０３＿２〜１０３＿４に夫々接続される。
【００５４】
配線パターン１０９＿１は、サブマウント１１の側面１０Ｃ上から裏面１０Ｂ上に延長されて形成され、抵抗Ｒｂ１の他端に接続される。具体的には、図２Ｂおよび図２Ｃに示すように、配線パターン１０９＿１は、サブマウント１１の裏面１０Ｂ上において辺１１Ｃに対向する辺の側から辺１１Ｃに向かって延在し、且つ、辺１１Ｃを裏面１０Ｂと共通の辺とするサブマウント１１の側面１０Ｃ上において辺１１Ｃから辺１１Ａに向かって延在して形成されている。配線パターン１０９＿２〜１０９＿４も同様である。
【００５５】
また、側面１０Ｃに形成された配線パターン１０９＿１〜１０９＿４の一部は、上述のバイアス電極ＢＰ＿１〜ＢＰ＿４として夫々機能する。
【００５６】
≪本発明に係る光受信回路を備えた光受信器≫
図３Ａおよび図３Ｂに、本実施の形態に係る光受信回路を備えた光受信器の構成の一例を示す。図３Ａには、光受信回路１０を搭載した光受信器１の平面構造が模式的に示され、図３Ｂには、図３Ａの方向Ｓから見た光受信器１の側面の平面構造が模式的に示されている。
【００５７】
図３Ａおよび図３Ｂに示されるように、光受信器１は、基材２０と、支持部材３０と、支持部材５０と、光出力部６０と、光受信回路１０と、ＴＩＡチップ４０と、ＴＩＡチップ４０用のチップキャパシタＣｔ１〜Ｃｔ４とを備えている。なお、図３Ｂでは、ＴＩＡチップ４０用のチップキャパシタＣｔ１〜Ｃｔ４の図示を省略している。
【００５８】
基材２０は、例えば銅タングステン合金（Ｃｕ−Ｗ合金）やニッケル（Ｎｉ）等を主成分とする金属材料で形成されている。基材２０は、例えば箱状の筐体として形成されており、筐体内の板状の底面に支持部材３０、５０等が実装される。なお、図３Ａ、３Ｂでは、筐体の板状の底面に相当する基材２０の一部が図示されており、筐体の側面等の図示は省略されている。
【００５９】
支持部材３０および支持部材５０は、基材２０の底面に固定されている。支持部材３０は、ＴＩＡチップ４０を支持するための部材であり、例えば銅タングステン合金等の熱伝導率の高い金属材料から構成されている。支持部材５０は、光出力部６０を支持するための部材であり、例えば金属材料から構成されている。
【００６０】
ＴＩＡチップ４０は、光受信回路によって生成された電気信号を入力するＴＩＡ等の増幅回路とその他の周辺回路等が、例えば一つの半導体基板に形成されることにより実現された半導体集積回路（ＩＣ）である。ＴＩＡチップ４０は、支持部材３０上に固定される。
【００６１】
ＴＩＡチップ４０の支持部材３０に接触する面と反対側の上面４０Ａには、複数の電極（パッド）４１が形成されている。図３Ａ、３Ｂに示されるように、複数の電極４１は、光受信回路１０の対応する信号電極ＳＰ＿１〜ＳＰ＿４およびグラウンド電極ＧＰ＿１〜ＧＰ＿５やＴＩＡ用のチップキャパシタ等とボンディングワイヤ７０によって夫々接続されている。ボンディングワイヤ７０は、ボンディングワイヤ１０７と同様に、例えば金を主成分とする金属材料から構成されている。
【００６２】
光出力部６０は、光信号を光受信回路１０のフォトダイオードＰＤ１〜ＰＤ４に導くものである。光出力部６０は、例えば、平面光波回路（ＰＬＣ）６１とマイクロレンズアレイ６２とから構成されている。平面光波回路（ＰＬＣ）６１内の光導波路６１０を介して伝送された光信号は、マイクロレンズアレイ６２によって集光されてフォトダイオードＰＤ１〜ＰＤ４に導かれる。図３Ｂに示すように、光出力部６０は、例えば光信号が出力される方向Ｑと基材２０の底面とが平行になるように、支持部材５０上に固定される。
【００６３】
光受信回路１０は、平面視において光出力部６０とＴＩＡチップ４０との間に配置される。具体的には、図３Ａおよび図３Ｂに示されるように、サブマウント１１の表面１０Ａとマイクロレンズアレイ６２の光出力面６０Ａとが対向し、サブマウント１１の裏面１０ＢとＴＩＡチップ４０の側面４０Ｃとが対向し、サブマウント１１の側面１０ＣとＴＩＡチップ４０の上面４０Ａとが同一方向を向くように、固定部材１４を介して光出力部６０に固定される。
【００６４】
光受信回路１０の裏面１０ＢとＴＩＡチップ４２および支持部材３０とは、光受信回路１０の裏面１０ＢとＴＩＡチップ４２の側面４０Ｃおよび支持部材３０とが接触しない程度まで近づけることができる。
【００６５】
また、支持部材３０、５０のＺ方向の高さは、光受信回路１０の側面１０Ｃ上の配線パターン１０１＿１〜１０１＿４等とＴＩＡチップ４０上の電極４１とのボンディングが可能になるように調整されている。例えば、光受信回路１０の側面１０ＣとＴＩＡチップ４０の上面４０Ｃとの高さが等しくなるように、支持部材３０、５０のＺ方向の高さが調整されている。
【００６６】
以上、本実施の形態に係る光受信回路のように、サブマウントの表面にフォトダイオードとバイアス分離回路用のチップキャパシタを実装するとともに、ＴＩＡチップとボンディングするための各種の電極をサブマウントの側面に形成することにより、光受信器の実装面積を小さくすることができる。
すなわち、本実施の形態に係る光受信回路を、サブマウントの裏面がＴＩＡチップの側面と対向し、サブマウントの表面と光出力部の光出力面とが対向し、且つサブマウントの各種電極が形成された側面とＴＩＡチップの電極が形成された上面とが同一方向を向くように、光出力部およびＴＩＡチップとともに光受信器の基材（筐体）に実装すれば、図５に示した従来の光受信器のように、フォトダイオードが形成された半導体チップおよびチップキャパシタが実装される実装面とＴＩＡチップの実装面とが同一方向を向くように実装する場合に比べて、光受信器の実装面積を小さくすることができ、光受信器の小型化を図ることが可能となる。
【００６７】
特に、前述したような逆バイアス電圧の高いＡＰＤを用いた多チャンネルの光受信回路において、バイアス分離回路用の高耐圧のチップキャパシタ等を用いる場合であっても、本発明に係る光受信回路によれば、実装面積の増大を抑えることができ、光受信器の小型化が期待できる。
【００６８】
更に、本実施の形態に係る光受信回路によれば、バイアス分離回路用の抵抗が必要な場合であっても、抵抗をサブマウントの表面ではなく裏面に形成するので、光受信回路を小型に形成することが可能となる。また、バイアス分離回路用の抵抗をサブマウント上に形成した薄膜状の抵抗によって実現することにより、光受信回路の厚みを抑えることができるので、バイアス分離回路用の抵抗が必要な場合であっても、光受信器の小型化を阻害する虞はない。
【００６９】
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００７０】
例えば、上記実施の形態において、光受信回路に搭載されるフォトダイオードが複数（多チャンネルの光受信回路）である場合を例示したが、これに限られず、光受信回路に搭載されるフォトダイオードは一個であっても良い。この場合、バイアス分離回路用のキャパシタ（Ｃｂ１〜Ｃｂ４）および抵抗（Ｒｂ１〜Ｒｂ４）も一個となる。
【００７１】
また、上記実施の形態において、フォトダイオードＰＤ１〜ＰＤ４がＡＰＤである場合を例示したが、これに限られず、フォトダイオードＰＤ１〜ＰＤ４がＰＩＮ構造のフォトダイオードやその他の構造のフォトダイオードであっても、同様の作用および効果を奏する。
【００７２】
また、上記実施の形態において、フォトダイオードＰＤ１〜ＰＤ４が一つの半導体チップ１７に形成される場合を例示したが、フォトダイオードＰＤ１〜ＰＤ４が夫々別個の半導体チップに形成されていても良いし、複数のフォトダイオードが形成された半導体チップをサブマウント上に複数個実装しても良い。
【００７３】
また、上記実施の形態において、バイアス分離回路として抵抗Ｒｂ１〜Ｒｂ４を設ける場合を例示したが、バイアス分離回路としてキャパシタＣｂ１〜Ｃｂ４のみを設け、抵抗Ｒｂ１〜Ｒｂ４を設けなくてもよい。この場合、図２Ｃに示される配線パターン１０８＿１と配線パターン１０９＿１とは連続した一つの配線パターンとして形成すればよい。配線パターン１０８＿２〜１０８＿４と配線パターン１０９＿２〜１０９＿４についても同様である。
【００７４】
また、上記実施の形態において、配線パターン１０２＿１〜１０２＿５が一定の幅で形成される場合を例示したが（図２Ａおよび図２Ｂ参照）、ボンディングの高精度化および容易化のために、側面１０Ｃに形成された配線パターン１０２＿１〜１０２＿５の一部の配線幅を他の部分の配線幅よりも大きくしてもよい。
【符号の説明】
【００７５】
１０…光受信回路、ＰＤ１〜ＰＤ４…フォトダイオード、Ｃｂ１〜Ｃｂ４…バイアス分離回路用のキャパシタ、Ｒｂ１〜Ｒｂ４…バイアス分離回路用の抵抗、１１…サブマウント、１０Ａ…光受信回路の第１主面（表面）、１０Ｂ…光受信回路の第２主面（裏面）、１０Ｃ…光受信回路の側面、１１Ａ、１１Ｂ…サブマウントの辺、１３…グラウンド配線、１４…固定部材、１７…半導体チップ、ＢＰ＿１〜ＢＰ＿４…バイアス電極、ＧＰ＿１〜ＧＰ＿５…グラウンド電極、ＳＰ＿１〜ＳＰ＿４…信号電極、Ａ＿１〜Ａ＿４…アノード電極、Ｋ＿１〜Ｋ＿４…カソード電極、１０１＿１〜１０１＿４、１０２＿１〜１０２＿６、１０３＿１〜１０３＿４、１０８＿１〜１０８＿４、１０９＿１〜１０９＿４…配線パターン、１０３、１０５＿１〜１０５＿４…貫通ビア、１０７、７０…ボンディングワイヤ、２０…基材、４０…ＴＩＡチップ、４１…電極、４０Ａ…ＴＩＡチップの上面、４０Ｃ…ＴＩＡチップの側面、６０…光出力部、６１…ＰＬＣ、６１０…光導波路、６２…マイクロレンズアレイ、６０Ａ…光出力面、３０、５０…支持部材。
【図１】
2016018799.tif 000003
【図２Ａ】
2016018799.tif 000004
【図２Ｂ】
2016018799.tif 000005
【図２Ｃ】
2016018799.tif 000006
【図３Ａ】
2016018799.tif 000007
【図３Ｂ】
2016018799.tif 000008
【図４】
2016018799.tif 000009
【図５】
2016018799.tif 000010