(57)【要約】      （修正有）【課題】粗調と微調のディジタル制御を行う発振器において、発振周波数のレンジが広い場合にも、制御範囲と分解能を同時に適切に制御する。【解決手段】発振周波数が制御値によって制御される発振器であって、発振周波数は制御値の１次関数で規定される。その１次関数は切片と傾きがディジタル値で規定され、切片と傾きとが設定可能とされる。複数の周波数レンジにいてそれぞれ設定される切片と傾きを、互いに同じ比率になるように設定することにより、微調の１ＬＳＢによる発振周波数の変更量を、当該レンジの周波数に対して等比にすることができる。そのため、制御のためのＤＡＣに必要以上のビット数を持たせる必要がない。【選択図】図１
2016019269.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数が制御値によって制御される発振器であって、前記発振周波数は、前記制御値の１次関数で規定され、前記１次関数は、切片と傾きがディジタル値で規定され、前記切片と前記傾きとが設定可能とされる、発振器。
【請求項２】
請求項１において、前記傾きの設定値が、前記切片の設定値と比例的な正の相関を持つ値に規定される、発振器。
【請求項３】
請求項１において、複数の周波数レンジを有し、前記複数の周波数レンジごとに前記切片と前記傾きとを設定する、レンジ設定部を備える、発振器。
【請求項４】
請求項３において、前記レンジ設定部は、前記複数の周波数レンジのそれぞれについて切片と傾きの設定値が保持され、指定される周波数レンジに応じて選択された切片と傾きを設定する、発振器。
【請求項５】
請求項３において、前記レンジ設定部は、前記複数の周波数レンジのうち一部について切片と傾きの設定値が保持され、指定される前記周波数レンジが前記一部の周波数レンジの場合には対応する切片と傾きが選択されて設定され、前記一部の周波数レンジ以外の場合には、前記一部の周波数レンジのうち当該周波数レンジに近い２個の周波数レンジに対応する切片と傾きの値から補間によって求めた値を、当該周波数レンジに対応する切片と傾きとして設定する、発振器。
【請求項６】
請求項４において、切片と傾きの前記設定値は、前記発振器を動作させて測定した前記制御値と発振周波数の関係に基づいて算出され、前記レンジ設定部に書き込まれる、発振器。
【請求項７】
請求項３において、前記レンジ設定部は、前記複数の周波数レンジのそれぞれに対応する切片と傾きを算出する関数を備え、指定される周波数レンジに応じて前記関数によって算出された切片と傾きを、当該周波数レンジに対応する切片と傾きとして設定する、発振器。
【請求項８】
請求項１において、それぞれディジタル値と参照値が入力され前記ディジタル値と前記参照値の積に基づいてアナログ値を出力する第１ＤＡ変換器と第２ＤＡ変換器と第３ＤＡ変換器とを備え、
前記切片は基準値と第１パラメータとの積で規定され、前記傾きは前記基準値と前記第２パラメータとの積で規定され、
前記第３ＤＡ変換器は、前記ディジタル値として前記第２パラメータが入力され、前記参照値として前記基準値が入力されて、前記第２パラメータと前記基準値との積が出力され、
前記第２ＤＡ変換器は、前記ディジタル値として前記第１パラメータが入力され、前記参照値として前記基準値が入力されて、前記第１パラメータと前記基準値との積が出力され、
前記第１ＤＡ変換器は、前記ディジタル値として前記制御値が入力され、前記参照値として前記第３ＤＡ変換器から出力される前記第２パラメータと前記基準値との積が入力されて、前記制御値と前記第２パラメータと前記基準値との積が出力され、
前記発振周波数は、前記制御値と前記第２パラメータと前記基準値との積と、前記第１パラメータと前記基準値との積との和に基づいて制御される、発振器。
【請求項９】
請求項８において、前記第１、第２、及び第３ＤＡ変換器はそれぞれ、それぞれに入力されるディジタル値と参照値との積に対応する電流値を出力とする、電流出力型ＤＡ変換器であり、
前記発振周波数は、前記制御値と前記第２パラメータと前記基準値との積の電流値と、前記第１パラメータと前記基準値との積の電流値との和に基づいて制御される、発振器。
【請求項１０】
請求項１において、前記発振器は、粗調容量バンクと微調容量バンクと、ＤＡ変換器とを備え、
前記粗調容量バンクは、複数の容量素子と複数の粗調スイッチを備え、前記切片の値に基づいて、前記複数の粗調スイッチを制御して接続される容量素子の数を増減することにより前記粗調容量バンク全体の容量値が制御され、
前記微調容量バンクは、印加される電圧によって容量値が調整される複数の可変容量素子と複数の微調スイッチを備え、前記制御値に基づいて前記複数の微調スイッチを制御して接続される可変容量素子の数を増減することにより前記微調容量バンク全体の容量値が制御され、
前記ＤＡ変換器は、前記傾きの値をアナログ電圧に変換して、前記複数の可変容量素子に印加する、発振器。
【請求項１１】
請求項１０において、前記可変容量素子の印加電圧に対する容量値特性に基づいて、前記傾きの値を補正して前記ＤＡ変換器に入力する、補正テーブルをさらに有する、発振器。
【請求項１２】
請求項１０において、前記ＤＡ変換器は、入力されるディジタル値と出力電圧との間に、前記可変容量素子の印加電圧に対する容量の特性を補償する特性を備える、発振器。
【請求項１３】
請求項８において、前記第１、第２、及び第３ＤＡ変換器はそれぞれ、それぞれに入力されるディジタル値と参照値との積に対応するアナログ値を出力とする、ＤＡ変換器であり、
前記発振周波数は、前記制御値と前記第２パラメータと前記基準値との積と、前記第１パラメータと前記基準値との積との和に対応する電圧値に基づいて制御される、発振器。
【請求項１４】
請求項１において、前記制御値としてアナログ値が入力され、前記切片は第１パラメータに基づいて規定され、前記傾きは前記第２パラメータに基づいて規定され、前記発振周波数は、前記制御値と前記第２パラメータの積と、前記第１パラメータとの和に基づいて制御される、発振器。
【請求項１５】
請求項８において、前記第１、第２、及び第３ＤＡ変換器のうちの少なくとも１個の出力を調整するゲイン調整部をさらに有する、発振器。
【請求項１６】
請求項８において、前記第１、第２、及び第３ＤＡ変換器のうちの少なくとも１個のＤＡ変換器に入力される前記参照値を調整するゲイン調整部をさらに有する、発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器に関し、特に広い周波数範囲で発振周波数を制御することができる発振器に好適に利用できるものである。
【背景技術】
【０００２】
発振周波数可変の発振器は、クロックデータリカバリ（ＣＤＲ：Clock Data Recovery）回路や周波数シンセサイザに搭載されるＰＬＬ（Phase Locked Loop）等を構成するために使用され、近年の半導体プロセスの微細化に伴って、ディジタルで制御されることが多くなっている。また、多様な伝送レートや通信周波数に対応するために、発振周波数の制御範囲を広くする要求もある。例えば、機器内部の高速インターフェース規格であるｅＤＰ（embedded Display Port）のVer. 1.4では、1.62Gbpsから5.4Gbpsまでの７通りの動作モードがサポートされている。
【０００３】
特許文献１及び２には、発振周波数の粗調と微調が可能な発振回路が開示されている。特許文献１には、粗調用ＤＡＣ（Digital to Analog Converter）と微調用ＤＡＣによって制御されるＶＣＯ（Voltage Controlled Oscillator）が開示されている。特許文献２には、ディジタル制御されるＬＣ発振回路が開示されている。発振周波数を制御するために、粗調用の金属／絶縁層／金属からなるキャパシタアレイと、微調用のＭＯＳ（Metal Oxide Semiconductor）キャパシタアレイとを備え、ディジタル信号によってそれぞれがスイッチ制御されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２６７３７５号公報
【特許文献２】国際公開第ＷＯ２０１２／０３０５０１号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１及び２について本発明者が検討した結果、以下のような新たな課題があることがわかった。
【０００６】
ディジタル制御される発振器において、制御範囲を広くするときには、上述のように粗調と微調を組合せる制御手段が採用される。発振器の発振周波数がディジタルの制御コードで制御され、例えば制御コードの上位ビットが粗調に下位ビットが微調に割り当てられる。このとき、発振周波数を変更する最小の刻み幅は、制御コードの微調側の１ＬＳＢに対応し、粗調によって決まる大まかな発振周波数の高低には依存しない。そのため、発振周波数が低いときに必要とされる最小の刻み幅を設定すると、発振周波数が高いときには必要以上に細かい刻み幅となる。例えば、ある発振器で最小の刻み幅を１ＬＳＢ当たり１ＭＨｚとすると、発振周波数が５００ＭＨｚでこれを４００ＭＨｚに変更するときには１００ｃｏｄｅ必要となり、発振周波数が１０００ＭＨｚでこれを８００ＭＨｚに変更するときには２００ｃｏｄｅ必要となる。どちらも発振周波数を２０％変更しているにもかかわらず、制御コードの変更量は２倍となっている。これは、５００ＭＨｚ帯において１ＭＨｚ（０．２％）が適切な最小の刻み幅であるとすると、１０００ＭＨｚ帯での１ＭＨｚは０．１％刻みとなり、必要以上に細かい刻み幅となっていることがわかる。この結果、発振周波数が高い領域では、粗調のレンジが必要以上に細かく分割されることとなる。
【０００７】
特許文献１に記載されるように、粗調と微調をそれぞれＤＡＣで制御する場合には、制御範囲と分解能を同時に最適化することは困難であり、周波数の高いレンジで必要以上に高い分解能となっていることがわかった。特許文献２に記載されるように、ＤＡＣを搭載しない場合でも同様に、周波数の低いレンジで最適化された分解能は、周波数の高いレンジでは必要以上に高い分解能となっていることがわかった。
【０００８】
本発明の目的は、粗調と微調のディジタル制御を行う発振器において、発振周波数のレンジが広い場合にも、制御範囲と分解能を同時に適切に制御することである。
【０００９】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、下記の通りである。
【００１１】
すなわち、発振周波数が制御値によって制御される発振器であって、発振周波数は制御値の１次関数で規定される。その１次関数は切片と傾きがディジタル値で規定され、切片と傾きとが設定可能とされる。
【発明の効果】
【００１２】
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、粗調と微調のディジタル制御を行う発振器において、発振周波数のレンジが広い場合にも、制御範囲と分解能を同時に適切に制御することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明に係る発振器の制御カーブを表すグラフである。
【図２】図２は、本発明に係る発振器の構成例を示すブロック図である。
【図３】図３は、本発明に係る発振器の校正（トリミング）方法を示す説明図である。
【図４】図４は、図３の校正（トリミング）を実現する方法の一例を示すフローチャートである。
【図５】図５は、図３の校正（トリミング）を実現する方法の別の例を示す説明図である。
【図６】図６は、本発明に係る発振器のレンジ設定部を含む構成例を示すブロック図である。
【図７】図７は、レンジ設定部の第１の構成例を示すブロック図である。
【図８】図８は、レンジ設定部の第２の構成例を示すブロック図である。
【図９】図９は、レンジ設定部の第３の構成例を示すブロック図である。
【図１０】図１０は、電流制御発振部を備える発振器の構成例を示すブロック図である。
【図１１】図１１は、図１０の電流制御発振部の構成例を示す回路図である。
【図１２】図１２は、図１０の発振器におけるレンジ設定部の変形例を示すブロック図である。
【図１３】図１３は、ＬＣ発振部による構成例を示すブロック図である。
【図１４】図１４は、図１３のＬＣ発振部におけるタンク回路の一構成例を示す回路図である。
【図１５】図１５は、図１４のタンク回路における粗調容量バンクの構成例を示す回路図である。
【図１６】図１６は、図１４のタンク回路における微調容量バンクの構成例を示す回路図である。
【図１７】図１７は、図１３のＬＣ発振部における発振周波数調整用の可変容量部分の構成例を示す回路図である。
【図１８】図１８は、図１７における粗調容量バンクの構成例を示す回路図である。
【図１９】図１９は、図１７における微調容量バンクの構成例を示す回路図である。
【図２０】図２０は、ＬＣ発振部を備える発振器の別の構成例を示すブロック図である。
【図２１】図２１は、可変容量素子（バラクタ）の非線形特性に対する補正演算についての説明図（Ｃ−Ｖ特性）である。
【図２２】図２２は、可変容量素子（バラクタ）の非線形特性に対する補正演算についての説明図（パラメータａと電圧Ｖの関係）である。
【図２３】図２３は、ＬＣ発振部によるさらに別の構成例を示すブロック図である。
【図２４】図２４は、電圧制御発振部を備える発振器の構成例を示すブロック図である。
【図２５】図２５は、電流制御発振部を備えアナログの制御信号がフィードバックされる発振器の構成例を示すブロック図である。
【図２６】図２６は、ＬＣ発振部を備えアナログの制御信号がフィードバックされる発振器の構成例を示すブロック図である。
【図２７】図２７は、図２の発振器において、各ＤＡ変換器の出力部にゲイン調整部を追加した発振器の構成例を示すブロック図である。
【図２８】図２８は、図２の発振器において、各ＤＡ変換器の参照値入力部にゲイン調整部を追加した発振器の構成例を示すブロック図である。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。なお、電流制御発振部６１、ＬＣ発振部６２、電圧制御発振部（ＶＣＯ）６３については、「発振部」ではなく「発振器」或いは「発振回路」の用語が一般的に使用されるが、本明細書では、周波数制御部１０を含めた全体を発振器１として記載しているので、これと区別するために、「発振部」の語を用いることとする。
【００１６】
〔１〕＜発振周波数＝傾き×制御値＋切片＞
本願において開示される代表的な実施の形態は、発振周波数（ｙ）が制御値（ｘ）によって制御される発振器（１）であって、前記発振周波数は、前記制御値の１次関数で規定され、前記１次関数は、切片（ｂ）と傾き（ａ）がディジタル値で規定され、前記切片と前記傾きとが設定可能とされる。
【００１７】
これにより、粗調と微調のディジタル制御を行う発振器において、発振周波数のレンジが広い場合にも、制御範囲と分解能を同時に適切に制御することができる。「制御値」はディジタルの制御コードであっても良いし、アナログの制御電圧または制御電流であってもよい。
【００１８】
〔２〕＜傾きは切片（発振周波数レンジ）に比例＞
項１において、前記傾きの設定値（ａ１，ａ２，ａ３，ａ４，…）が、前記切片の設定値（ｂ１，ｂ２，ｂ３，ｂ４，…）と比例的な正の相関（ａ１：ｂ１≒ａ２：ｂ２≒ａ３：ｂ３≒ａ４：ｂ４≒…）を持つ値に規定される。
【００１９】
これにより、発振周波数のレンジが広い場合にも、微調のためのビット数を少なく抑えることができ、制御範囲と分解能を同時に適切に制御することができる。発振周波数の制御範囲が広い場合に、切片が大きいとき、即ち、制御対象の発振周波数の周波数レンジが高いときには、それに比例して傾きを大きくすることにより、発振周波数に対する制御値の変化に伴う発振周波数の変化量の割合を、周波数レンジに関わらず一定（等比）とすることができる。さらに発振器（１）のアナログ制御量に対する発振周波数（ｙ）と制御値（ｘ）の関係に非線形性が有っても単調増加であれば、制御区間を狭めることで線形近似でき、周波数レンジを適切に分け、傾き（ａ）をレンジごとに設定することで１次関数での制御が適用できるため、制御範囲と分解能を同時に適切に制御することができる。
【００２０】
〔３〕＜レンジ設定部＞
項１または項２において、前記発振器（１）は、複数の周波数レンジを有し、前記複数の周波数レンジごとに前記切片と前記傾きとを設定する、レンジ設定部（２０、３０）を備える。
【００２１】
これにより、切片と傾きからなる制御パラメータを設定する回路の構成を簡略化することができる。
【００２２】
〔４〕＜切片と傾きの全ての組合せを保持＞
項３において、前記レンジ設定部は、前記複数の周波数レンジのそれぞれについて切片と傾きの設定値が保持され（３１ａ、３１ｂ）、指定される周波数レンジに応じて選択された切片（ｂ）と傾き（ａ）を設定する。
【００２３】
これにより、切片と傾きからなる制御パラメータを予め測定や設計などによって求めておき、選択するだけで設定るため、設定する度に最適値を求める必要がない。
【００２４】
〔５〕＜切片と傾きの一部の組合せを保持、他は補間によって算出＞
項３において、前記レンジ設定部は、前記複数の周波数レンジのうち一部について切片と傾きの設定値が保持され（３２ａ、３２ｂ）、指定される前記周波数レンジが前記一部の周波数レンジの場合には対応する切片と傾きが選択されて設定され、前記一部の周波数レンジ以外の場合には、前記一部の周波数レンジのうち当該周波数レンジに近い２個の周波数レンジに対応する切片と傾きの値から補間（２３ａ、２３ｂ）によって求めた値を、当該周波数レンジに対応する切片（ｂ）と傾き（ａ）として設定する。
【００２５】
これにより、切片と傾きからなる制御パラメータを予め測定や設計などによって求めておき、選択するだけで設定るため、設定する度に最適値を求める必要がない。
【００２６】
〔６〕＜校正（トリミング）＞
項４または項５において、切片と傾きの前記設定値は、前記発振器を動作させて測定した前記制御値と発振周波数の関係に基づいて算出され、前記レンジ設定部（３０）に書き込まれる。
【００２７】
これにより、製造ばらつきが吸収される。
【００２８】
〔７〕＜切片と傾きを算出する関数＞
項３において、前記レンジ設定部は、前記複数の周波数レンジのそれぞれに対応する切片と傾きを算出する関数（２６ａ、２６ｂ）を備え、指定される周波数レンジに応じて前記関数によって算出された切片（ｂ）と傾き（ａ）を、当該周波数レンジに対応する切片と傾きとして設定する。
【００２９】
これにより、切片と傾きからなる制御パラメータを予め測定や設計などによって求めておき、選択するだけで設定されるため、設定する度に最適値を求める必要がない。
【００３０】
〔８〕＜３個のＤＡＣ＋ＯＳＣ＞
項１から項７のうちのいずれか１項において、前記発振器（１）は、それぞれディジタル値と参照値が入力され前記ディジタル値と前記参照値の積に基づいてアナログ値を出力する第１ＤＡ変換器（１１）と第２ＤＡ変換器（１２）と第３ＤＡ変換器（１３）とを備える。
【００３１】
前記切片は基準値（Ｉｒｅｆ）と第１パラメータ（ｂ）との積（ｂ×Ｉｒｅｆ）で規定され、前記傾きは前記基準値と前記第２パラメータ（ａ）との積（ａ×Ｉｒｅｆ）で規定される。
【００３２】
前記第３ＤＡ変換器は、前記ディジタル値として前記第２パラメータ（ａ）が入力され、前記参照値として前記基準値（Ｉｒｅｆ）が入力されて、前記第２パラメータと前記基準値との積（ａ×Ｉｒｅｆ）が出力される。
【００３３】
前記第２ＤＡ変換器は、前記ディジタル値として前記第１パラメータ（ｂ）が入力され、前記参照値として前記基準値（Ｉｒｅｆ）が入力されて、前記第１パラメータと前記基準値との積（ｂ×Ｉｒｅｆ）が出力される。
【００３４】
前記第１ＤＡ変換器は、前記ディジタル値として前記制御値（ｘ）が入力され、前記参照値として前記第３ＤＡ変換器から出力される前記第２パラメータと前記基準値との積（ａ×Ｉｒｅｆ）が入力されて、前記制御値と前記第２パラメータと前記基準値との積（ａ×ｘ×Ｉｒｅｆ）が出力される。
【００３５】
前記発振周波数は、前記制御値と前記第２パラメータと前記基準値との積と、前記第１パラメータと前記基準値との積との和（ａ×ｘ×Ｉｒｅｆ＋ｂ×Ｉｒｅｆ）に基づいて制御される。
【００３６】
これにより、制御範囲と分解能を調整する回路を３個のＤＡ変換器で構成し、そのビット精度を必要以上に高くする必要がない。
【００３７】
〔９〕＜電流出力型ＤＡＣ＋電流制御発振部＞
項８において、前記第１、第２、及び第３ＤＡ変換器はそれぞれ、それぞれに入力されるディジタル値と参照値との積に対応する電流値を出力とする、電流出力型ＤＡ変換器である。
【００３８】
前記発振周波数は、前記制御値と前記第２パラメータと前記基準値との積の電流値と、前記第１パラメータと前記基準値との積の電流値との和（ａ×ｘ×Ｉｒｅｆ＋ｂ×Ｉｒｅｆ）に基づいて制御される。
【００３９】
これにより、電流値の乗算や加算を行うアナログ回路は、電圧値の乗算や加算に比べて簡略な回路で構成され、全体として回路規模を抑えることができる。
【００４０】
〔１０〕＜容量型ＤＡＣ×２＋電圧型ＤＡＣ＋ＬＣ発振部＞
請求項１において、前記発振器（１）は、粗調容量バンク（７１）と微調容量バンク（７２）と、ＤＡ変換器（１３）とを備える。
【００４１】
前記粗調容量バンクは、複数の容量素子（７７）と複数の粗調スイッチ（７９）を備え、前記切片（ｂ）の値に基づいて、前記複数の粗調スイッチを制御して接続される容量素子の数を増減することにより前記粗調容量バンク全体の容量値が制御される。
【００４２】
前記微調容量バンクは、印加される電圧によって容量値が調整される複数の可変容量素子（７８）と複数の微調スイッチ（７９）を備え、前記制御値に基づいて前記複数の微調スイッチを制御して接続される可変容量素子の数を増減することにより前記微調容量バンク全体の容量値が制御される。
【００４３】
前記ＤＡ変換器は、前記傾き（ａ）の値をアナログ電圧に変換して、前記複数の可変容量素子に印加する。
【００４４】
これにより、ＬＣ型の発振回路を備えた発振器において、発振周波数が制御値に関する１次関数によって制御されるように構成することができる。
【００４５】
〔１１〕＜可変容量素子の非線形性を補正するテーブル＞
項１０において、前記発振器（１）は、前記可変容量素子の印加電圧に対する容量値特性に基づいて、前記傾きの値を補正して前記ＤＡ変換器に入力する、補正テーブル（２７）をさらに有する。
【００４６】
これにより、可変容量素子が非線形特性を有する場合にも、傾きの値によって線形に、発振周波数の微調を行うことができる。追加する補正テーブル（２７）を、可変容量素子の印加電圧対容量特性の逆関数とし、発振周波数が傾きの値に比例するように補正することができる。
【００４７】
〔１２〕＜可変容量素子の非線形性を補正するＲ−ＤＡＣ＞
項１０において、前記ＤＡ変換器は、入力されるディジタル値と出力電圧との間に、前記可変容量素子の印加電圧に対する容量の特性を補償する特性を備える。
【００４８】
これにより、可変容量素子が非線形特性を有する場合にも、傾きの値によって線形に、発振周波数の微調を行うことができる。可変容量素子の印加電圧に対する容量の特性（ＶＣ特性）を補償する特性とは、例えば、前記ＶＣ特性の逆関数に相当する特性である。
【００４９】
〔１３〕＜ＤＡＣ＋ＶＣＯ＞
項８において、前記第１、第２、及び第３ＤＡ変換器はそれぞれ、それぞれに入力されるディジタル値と参照値との積に対応するアナログ値を出力とする、ＤＡ変換器であり、前記発振周波数は、前記制御値と前記第２パラメータと前記基準値との積と、前記第１パラメータと前記基準値との積との和に対応する電圧値に基づいて制御される。
【００５０】
これにより、電圧制御型の発振回路（ＶＣＯ）を備えた発振器において、発振周波数が制御値に関する１次関数によって制御されるように構成することができる。
【００５１】
〔１４〕＜アナログフィードバック＞
項１から項７のうちのいずれか１項において、前記制御値としてアナログ値が入力される。前記切片は第１パラメータ（ｂ）に基づいて規定され、前記傾きは前記第２パラメータ（ａ）に基づいて規定され、前記発振周波数は、前記制御値と前記第２パラメータの積と、前記第１パラメータとの和に基づいて制御される。
【００５２】
これにより、制御値としてアナログ電圧が入力される発振器において、発振周波数が制御値に関する１次関数によって制御されるように構成することができる。例えばアナログＰＬＬにおいて、周波数レンジごととのループゲインをディジタルパラメータによって等比的に制御することができる。
【００５３】
〔１５〕＜ＤＡ変換器の出力にゲイン調整部＞
項８において、前記発振器（１）は、前記第１、第２、及び第３ＤＡ変換器のうちの少なくとも１個の出力を調整するゲイン調整部（８１〜８３）をさらに有する。
【００５４】
これにより、発振部６１に入力される制御量を適切な範囲の値に調整することができる。
【００５５】
〔１６〕＜ＤＡ変換器の参照値入力にゲイン調整部＞
項８において、前記発振器（１）は、前記第１、第２、及び第３ＤＡ変換器のうちの少なくとも１個のＤＡ変換器に入力される前記参照値を調整するゲイン調整部（８１〜８３）をさらに有する。
【００５６】
これにより、発振部６１に入力される制御量を適切な範囲の値に調整することができる。
【００５７】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００５８】
〔実施形態１〕＜切片（粗調）と傾き（微調）が設定可能な発振器＞
本発明に係る発振器１は、発振周波数ｙが制御値ｘの切片ｂと傾きａの１次関数で規定され（ｙ＝ａｘ＋ｂ）、切片ｂと傾きａとが設定可能とされる。発振器１は、複数の発振周波数レンジを有し、発振周波数レンジごとに切片ｂと傾きａの値を設定することができる。
【００５９】
図１は、本発明に係る発振器の制御カーブを表すグラフである。横軸は制御値である制御コードｘであり、縦軸は発振周波数ｙである。４個の発振周波数レンジ、ｂ１からｂ２まで、ｂ２からｂ３まで、ｂ３からｂ４まで、ｂ４からｂ５までが示され、それぞれの周波数レンジにおいて、傾きの設定値ａ１，ａ２，ａ３，ａ４と、切片の設定値ｂ１，ｂ２，ｂ３，ｂ４とを設定することができる。
【００６０】
図２は、本発明に係る発振器１の構成例を示すブロック図である。
【００６１】
発振器１は、第１〜第３の３個のＤＡ変換器１１〜１３と加算器１４を備える周波数制御部１０と発振部６１によって構成される。ＤＡ変換器１１〜１３はそれぞれ、参照電流Ｉｒｅｆに基づいて、入力されるディジタル値をアナログの電流値に変換する電流型ＤＡ変換器であり、加算器１４は電流加算回路であり、発振部６１は電流制御発振部である。第２ＤＡ変換器（ＤＡＣ２）１２にはディジタル値である切片ｂが入力され、アナログ電流ｂ×Ｉｒｅｆが出力される。第３ＤＡ変換器（ＤＡＣ３）１３にはディジタル値である傾きａが入力され、アナログ電流ａ×Ｉｒｅｆが出力され、第１ＤＡ変換器（ＤＡＣ１）１１の参照電流に入力される。第１ＤＡ変換器（ＤＡＣ１）１１には、制御値であるディジタルの制御コードｘが入力され、参照電流であるａ×Ｉｒｅｆとの積、ｘ×ａ×Ｉｒｅｆが出力される。加算器１４は、第１ＤＡ変換器（ＤＡＣ１）１１からの出力電流ｘ×ａ×Ｉｒｅｆと、第２ＤＡ変換器（ＤＡＣ２）１２からの出力電流ｂ×Ｉｒｅｆとを加算してＩｙ＝（ｘ×ａ＋ｂ）×Ｉｒｅｆを求め、発振部６１に制御電流Ｉｙとして供給する。
【００６２】
これにより、粗調と微調のディジタル制御を行う発振器１において、発振周波数のレンジが広い場合にも、制御範囲と分解能を同時に適切に制御することができる。「切片」のみが設定可能な、従来の単純な粗調と微調との組合せでは、制御値（制御コード）を変更したときの発振周波数の変化量が等差的であるため、発振周波数の制御範囲が広い場合には、微調のためのビット数を増やす必要がある。これに対して、本発明では「傾き」も設定可能とすることにより、発振周波数が高い制御範囲では、制御値を変更したときの発振周波数の変化量を大きくすることができるので、微調のためのビット数を増やすことなく、広い制御範囲に対応することができる。
【００６３】
図２には、電流型ＤＡ変換器と電流制御発振部による構成例を示したが、これに制限されるものではなく、本発明の発振器は、後述の実施形態を含めて、種々の実施形態によって構成することができる。例えば、ＤＡ変換器は電圧出力として、出力電圧の間で上記１次関数の演算を行い、電圧制御発振部（ＶＣＯ）に制御電圧として供給しても良い。また、ディジタルのままの積和演算により上記１次関数の演算を行い、ディジタル値として得られた結果を、アナログの電圧または電流量、或いは容量値に変換して、そのアナログ量によって発振周波数が制御される発振回路に供給しても良い。
【００６４】
＜傾きは切片（発振周波数レンジ）に比例＞
発振周波数レンジごとに設定される、傾きの設定値ａ１，ａ２，ａ３，ａ４，…と、切片の設定値ｂ１，ｂ２，ｂ３，ｂ４，…とは、比例的な正の相関ａ１：ｂ１≒ａ２：ｂ２≒ａ３：ｂ３≒ａ４：ｂ４≒…を持つ値に規定されるとより好適である。これにより、発振周波数レンジに比例した傾きとなるので、発振周波数に対する制御値の変化に伴う発振周波数の変化量の割合を、周波数レンジに関わらず一定（等比）とすることができる。
【００６５】
例えば、発振周波数＝５００ＭＨｚで傾きａ１、切片ｂ１とし、制御コードを１ＵＩ（Unit Interval）変化させたときに発振周波数が１ＭＨｚ変化するとき、制御コードの１ＵＩに対する発振周波数の変化の割合は０．２％である。ここで、発振周波数＝１０００ＭＨｚのレンジにおいて傾きａの設定値をａ２＝ａ１×２とすることにより、制御コードを１ＵＩ変化させたときに発振周波数が２ＭＨｚ変化することになる。そのとき、制御コードの１ＵＩに対する発振周波数の変化の割合は、０．２％である。このように、発振周波数レンジが５００ＭＨｚでも１０００ＭＨｚでも、制御コードの１ＵＩに対する発振周波数の変化の割合を、一定の０．２％とすることができる。
【００６６】
上記の比は互いに等しいことが理想的であるが、正確に等しいことを要しない。比が不正確の場合には、発振周波数レンジごとの制御コードの１ＵＩに対する発振周波数の変化の割合が、それに伴って一定値から外れるに過ぎないからである。
【００６７】
〔実施形態２〕＜校正（トリミング）＞
発振器１は、切片ｂと傾きａとをそれぞれ適切に設定することができるので、これによって発振回路の製造ばらつきを補償する、校正（トリミング）を行なうことができる。
【００６８】
図３は、発振器１の校正（トリミング）方法を示す説明図である。横軸は制御値である制御コードＸであり、縦軸は発振周波数Ｙである。制御コードＸは便宜上０からＸｍａｘの範囲の正の値を取るものとして説明するが、例えば−Ｘｍｉｎから＋Ｘｍａｘまでの正と負の値を取るとしても同様である。
【００６９】
校正前の発振周波数カーブをＹａ＝Ａａ×ａｉｎｉｔ×Ｘ＋Ｂａ×ｂｉｎｉｔ、
校正後の発振周波数カーブをＹｃ＝Ａａ×ａｔ×Ｘ＋Ｂａ×ｂｔ、
所望の発振周波数カーブをＹｔ＝Ａｔ×ａｉｎｉｔ×Ｘ＋Ｂｔ×ｂｉｎｉｔとする。
【００７０】
ここで、
ＡａとＢａはそれぞれ校正前の発振周波数カーブの傾きと切片の係数［Ｈｚ］、
ＡｔとＢｔはそれぞれ所望の発振周波数カーブの傾きと切片の係数［Ｈｚ］、
ａｉｎｉｔとｂｉｎｉｔはそれぞれ設定値ａと設定値ｂの初期値、
ａｔとｂｔはそれぞれ設定値ａと設定値ｂの校正後の最適値である。
【００７１】
なお、［Ｈｚ］は、単位がＨｚであることを表す。
【００７２】
校正（トリミング）方法について説明する。
【００７３】
（１）切片ｂの校正
Ｘ＝０で発振周波数Ｙａ＿０を測定する。
【００７４】
Ｙａ＿０＝Ｂａ×ｂｉｎｉｔであるので、所望の特性であるＹｔ＿０と、Ｘ＝０での校正後の発振周波数Ｙｃ＿０＝Ｂａ×ｂｔとを等しくするために、ｂｔ＝ｂｉｎｉｔ×Ｙｔ＿０／Ｙａ＿０によって校正後の設定値ｂｔが求められる。図２に示されるように、校正前の発振周波数カーブは、切片がＹａ＿０からＹｔ＿０となるように、「切片ｂ校正後」として示される特性に平行移動する。
【００７５】
（２）傾きａの校正
Ｘ＝Ｘｍａｘで発振周波数Ｙａ＿ｍａｘを測定する。
【００７６】
Ｙａ＿ｍａｘ＝Ａａ×ａｉｎｉｔ×Ｘｍａｘ＋Ｙｔ＿０であるので、所望の特性であるＹｔ＿ｍａｘと、Ｘ＝Ｘｍａｘでの校正後の発振周波数Ｙｃ＿ｍａｘ＝Ａａ×ａｔ×Ｘｍａｘ＋Ｙｔ＿０とを等しくするために、ａｔ＝ａｉｎｉｔ×（Ｙｔ＿ｍａｘ−Ｙｔ＿０）／Ｙａ＿ｍａｘ−Ｙｔ＿０）によって校正後の設定値ａｔが求められる。図２に示されるように、切片ｂ校正後の発振周波数カーブから、切片Ｙｔ＿０としたまま傾きを校正後の設定値ａｔとすることにより、校正後の発振周波数カーブＹｃを、所望の発振周波数カーブＹｔに一致させることができる。
【００７７】
発振周波数カーブが制御コードに対して線形（直線）の場合には、上述の通り、発振周波数カーブＹｃを、所望の発振周波数カーブＹｔに一致させることができるが、実際には発振周波数Ｙは制御コードＸに対して非線形性を持ち、これが大きい場合には校正に誤差を生じる。
【００７８】
図４は、図３の校正（トリミング）を実現する方法の一例を示すフローチャートである。切片ｂの校正を行うとき、発振周波数の測定とそれによる切片ｂの値の更新を、切片ｂの校正値が変化しなくなるまで繰り返すことにより、発振周波数カーブに非線形性がある場合にも精度よく最適な校正値を得ることができる。
【００７９】
まず、制御コードＸ＝０、ループインデックスｉ＝０に初期化し（Ｓ１）、他の初期値設定を行う（Ｓ２）。次に校正値ｂｔ_ｉ+１計算処理（Ｓ３）の繰り返しに移る。まず、切片ｂの設定値ｂ＝ｂｔ＿ｉを代入する（Ｓ４）。１回目のループではｉ＝０であるので、ｂ＝ｂｔ＿０が代入される。次に発振周波数Ｙｃを測定する（Ｓ５）。測定された周波数Ｙｃと所望の発振周波数Ｙｔとを比較して、上述の「切片ｂの校正」を行い、更新された切片ｂｔ＿ｉ＋１を算出する（Ｓ６）。更新前の切片ｂｔ＿ｉと更新後の切片ｂｔ＿ｉ＋１とを比較し（Ｓ７）、差が１（１ＬＳＢ）より大きいとき、即ち、更新前後で切片ｂの値が異なるときには、ループインデックスｉを１増やし（Ｓ８）、校正値ｂｔ_ｉ+１計算処理（Ｓ３）に戻る。更新前の切片ｂｔ＿ｉと更新後の切片ｂｔ＿ｉ＋１とが一致するまでこれを繰り返し、一致したときには、切片ｂの校正値ｂｔ＝ｂｔ_ｉ+１として確定する（Ｓ９）。傾きａの校正についても、同様に行う。図４に示されるフローチャートにおいて、Ｘ＝Ｘｍａｘとし、校正値ｂｔ_ｉ+１計算処理に代えて校正値ａｔ_ｉ+１計算処理を実行する。
【００８０】
探索アルゴリズムとして上記の測定回数１回の１次関数（ｙ＝ｍ×ｘ）だけでなく、測定回数２回の切片あり１次関数（ｙ＝ｍ×ｘ＋ｎ）や３点測定して２次関数を使用する等、他の関数フィッティングも使用できる。また関数フィッティングのみならず２分探索等他のさまざまなアルゴリズムを用いることも可能である。
【００８１】
図５は、図３の校正（トリミング）を実現する方法の別の例を示す説明図である。
【００８２】
制御する周波数レンジが複数ある場合、傾きａと切片ｂの探索アルゴリズムとして関数フィッティングを使用することができる。フィッティングに使用する関数ａ＝ｆ（Ｙ）とｂ＝ｇ（Ｙ）の係数は、発振周波数Ｙを必要回数測定し、計算から求めることができる。また、所望の周波数を求めた関数に代入し、補間することで測定点数を減らすことができる。図では、例として２次関数で３点測定（図中星印）し、間を補間（図中黒丸）している。
【００８３】
〔実施形態３〕＜レンジ設定部＞
複数の発振周波数レンジを有する場合には、発振器１は、それぞれのレンジに適する傾きａと切片ｂの設定値が使用されるように構成される。
【００８４】
図６は、発振器１のレンジ設定部２０を含む構成例を示すブロック図である。発振器１は図２と同様に周波数制御部１０と発振部６１とを備え、さらに、ＰＬＬロジック４０とレンジ設定部２０とを備える。周波数制御部１０と発振部６１については、図２を引用して説明した通りであるので、説明を省略する。制御コードＸはＰＬＬロジック４０から供給され、傾きａと切片ｂの設定値はレンジ設定部２０から供給される。ＰＬＬロジック４０は、発振器１を使ってＰＬＬを構成する場合のフィードバック回路である。ＰＬＬを構成する例を採用したが、これに制限されるものではなく、制御コードＸを供給する如何なる回路にも変更することができる。
【００８５】
レンジ設定部２０は種々の形態で構成することができる。
【００８６】
図７は、レンジ設定部２０の第１の構成例を示すブロック図である。
【００８７】
レンジ設定部２０は、パラメータ保持部（レンジ設定ａ）３１ａとパラメータ保持部（レンジ設定ｂ）３１ｂとセレクタ２１ａと２１ｂとを備える。パラメータ保持部（レンジ設定ａ）３１ａは、各発振周波数レンジに対応する傾きａの設定値ａ１，ａ２，ａ３，ａ４，…を記憶し、パラメータ保持部（レンジ設定ｂ）３１ｂは、対応する切片ｂの設定値ｂ１，ｂ２，ｂ３，ｂ４，…を記憶する。セレクタ２１ａと２１ｂは、使用される発振周波数レンジに応じて対応する設定値を選択し、周波数制御部１０に供給する。
【００８８】
傾きａと切片ｂの設定値の組合せを全ての発振周波数レンジについて独立に保持するので、後述の他の構成例と比較して、最も多くの記憶容量を必要とする一方、記憶する設定値についての自由度は最も高い。
【００８９】
図８は、レンジ設定部２０の第２の構成例を示すブロック図である。
【００９０】
レンジ設定部２０は、パラメータ保持部（レンジ設定ａ）３２ａとパラメータ保持部（レンジ設定ｂ）３２ｂとセレクタ２２ａと２２ｂと補間演算部２３ａと２３ｂと最終段セレクタ２４ａと２４ｂとを備える。パラメータ保持部（レンジ設定ａ）３２ａは、各発振周波数レンジに対応する傾きａの設定値ａ１，ａ２，ａ３，ａ４，…のうちの一部を記憶し、パラメータ保持部（レンジ設定ｂ）３２ｂは、対応する切片ｂの設定値ｂ１，ｂ２，ｂ３，ｂ４，…のうちの一部を記憶する。セレクタ２２ａは、使用される発振周波数レンジに応じて対応する傾きａの設定値２個を選択して、補間演算部２３ａに供給し、補間演算部２３ａは、供給された２個の設定値からその間の傾きａの設定値を補間演算によって算出して出力する。１個の設定値に所定の係数を乗じて算出しても良い。最終段セレクタ２４ａは、使用される発振周波数レンジに応じて、パラメータ保持部（レンジ設定ａ）３２ａに記憶されている設定値か、補間演算部２３ａによって算出された設定値かを選択して、周波数制御部１０に供給する。切片ｂ側も同様である。セレクタ２２ｂは、使用される発振周波数レンジに応じて対応する切片ｂの設定値２個を選択して、補間演算部２３ｂに供給し、補間演算部２３ｂは、供給された２個の設定値からその間の切片ｂの設定値を補間演算によって算出して出力する。１個の設定値に所定の係数を乗じて算出しても良い。最終段セレクタ２４ｂは、使用される発振周波数レンジに応じて、パラメータ保持部（レンジ設定ｂ）３２ｂに記憶されている設定値か、補間演算部２３ｂによって算出された設定値かを選択して、周波数制御部１０に供給する。
【００９１】
これにより、図６に示されるレンジ設定部２０と比較して設定値を記憶するための記憶容量を少なく抑えることができる。
【００９２】
図９は、レンジ設定部の第３の構成例を示すブロック図である。
【００９３】
レンジ設定部２０は、傾きａのための関数演算部（ｆ（ｙ））２６ａと、切片ｂのための関数演算部（ｇ（ｙ））２６ｂと、周波数設定部３３と、関数ｆ（ｙ）の係数を保持するパラメータ保持部（ｆ（ｙ）係数）３４と、関数ｇ（ｙ）の係数を保持するパラメータ保持部（ｇ（ｙ）係数）３５と、セレクタ２５ａと２５ｂとを備える。図７に示した構成例では、２点間の補間によって傾きａと切片ｂの設定値を求めるが、周波数レンジと傾きａや切片ｂの設定値と間に非線形性がある場合には、単純な補間演算では誤差が大きくなるという問題がある。そこで、補間演算に代えて、複数点からの任意の関数ｆ（ｙ）とｇ（ｙ）による演算を採用する。周波数設定部３３は各レンジにおける発振周波数ｙを保持する。セレクタ２５ａと２５ｂによって、レンジに応じて選択された発振周波数ｙが、関数演算部（ｆ（ｙ））２６ａと関数演算部（ｇ（ｙ））２６ｂにそれぞれ供給される。関数演算部（ｆ（ｙ））２６ａと関数演算部（ｇ（ｙ））２６ｂは、パラメータ保持部（ｆ（ｙ）係数）３４とパラメータ保持部（ｇ（ｙ）係数）３５から、それぞれ係数を読み出して、傾きａと切片ｂの設定値を算出し、周波数制御部１０に供給する。
【００９４】
これにより、周波数レンジと傾きａや切片ｂの設定値と間の非線形性が大きい場合にも、精度よく傾きａと切片ｂの設定値を算出することができる。
【００９５】
〔実施形態４〕＜電流ＤＡＣ＋電流制御発振部＞
周波数制御部１０と発振部６１は、種々の形態で構成することができる。
【００９６】
図１０は、電流制御発振部６１による構成例を示すブロック図である。図６に示した構成例をより詳細に示したものである。発振器１は、電流制御発振部６１と周波数制御部１０とレンジ設定部２０とメモリ３０とＰＬＬロジック４０とバイアス回路５０とを備える。
【００９７】
周波数制御部１０は、第１〜第３の３個のＤＡ変換器１１〜１３と電流加算器１４とを備え、さらに３個のローパスフィルタ（ＬＰＦ１〜ＬＰＦ３）１５＿１〜１５＿３を備える。第２と第３ＤＡ変換器１２と１３はそれぞれ、バイアス回路５０から供給される参照電流Ｉｒｅｆに基づいて、入力されるディジタル値をアナログの電流値に変換する電流型ＤＡ変換器であり、参照電流Ｉｒｅｆを供給する経路には、ローパスフィルタ（ＬＰＦ１）１５＿１が挿入されている。これにより、参照電流Ｉｒｅｆに混入する高周波ノイズが除去され、参照電流Ｉｒｅｆが安定化される。第２ＤＡ変換器（ＤＡＣ２）１２にはディジタル値である切片ｂが入力され、アナログ電流ｂ×Ｉｒｅｆが出力される。第３ＤＡ変換器（ＤＡＣ３）１３にはディジタル値である傾きａが入力され、アナログ電流ａ×Ｉｒｅｆが出力され、第１ＤＡ変換器（ＤＡＣ１）１１の参照電流に入力される。この経路にローパスフィルタ（ＬＰＦ３）１５＿３が挿入され、参照電流ａ×Ｉｒｅｆに混入する高周波ノイズが除去される。第１ＤＡ変換器（ＤＡＣ１）１１には、制御値であるディジタルの制御コードｘがＰＬＬロジック４０から入力され、参照電流であるａ×Ｉｒｅｆとの積、ｘ×ａ×Ｉｒｅｆが出力される。電流加算器１４は、第１ＤＡ変換器（ＤＡＣ１）１１からの出力電流ｘ×ａ×Ｉｒｅｆと、第２ＤＡ変換器（ＤＡＣ２）１２からの出力電流ｂ×Ｉｒｅｆとを加算してＩｙ＝（ｘ×ａ＋ｂ）×Ｉｒｅｆを求め、電流制御発振部６１に制御電流Ｉｙとして供給する。第２ＤＡ変換器（ＤＡＣ２）１２から電流加算器１４への経路にローパスフィルタ（ＬＰＦ２）１５＿２が挿入され、参照電流ｂ×Ｉｒｅｆに混入する高周波ノイズが除去される。
【００９８】
メモリ３０は、例えば不揮発性メモリ（ＮＶＭ：Non-Volatile Memory）で構成され、各発振周波数レンジに対応する傾きａの設定値ａ１，ａ２，ａ３，ａ４，…のうちの一部（８個）とａ＿ｒａｔｉｏを記憶するパラメータ保持部（レンジ設定ａ）３２ａと、対応する切片ｂの設定値ｂ１，ｂ２，ｂ３，ｂ４，…のうちの一部（８個）とｂ＿ｒａｔｉｏを記憶するパラメータ保持部（レンジ設定ｂ）３２ｂとを備える。レンジ設定部２０は、セレクタ２２ａと２２ｂと補間演算部２３ａと２３ｂと最終段セレクタ２４ａと２４ｂとを備える。セレクタ２２ａは、使用される発振周波数レンジに応じて対応する傾きａの設定値を選択して、補間演算部２３ａに供給し、補間演算部２３ａは、供給された設定値に所定の係数ａ＿ｒａｔｉｏを乗ずる補間演算を行う。最終段セレクタ２４ａは、使用される発振周波数レンジに応じて、パラメータ保持部（レンジ設定ａ）３２ａに記憶されている設定値か、補間演算部２３ａによって算出された設定値かを選択して、周波数制御部１０に供給する。切片ｂ側も同様である。セレクタ２２ｂは、使用される発振周波数レンジに応じて対応する切片ｂの設定値を選択して、補間演算部２３ｂに供給し、補間演算部２３ｂは、供給された設定値に所定の係数ｂ＿ｒａｔｉｏを乗ずる補間演算を行う。最終段セレクタ２４ｂは、使用される発振周波数レンジに応じて、パラメータ保持部（レンジ設定ｂ）３２ｂに記憶されている設定値か、補間演算部２３ｂによって算出された設定値かを選択して、周波数制御部１０に供給する。
【００９９】
ＰＬＬロジック４０は、電流制御発振部６１が出力するクロックと、外部から入力されるクロックとの位相比較を行い、その結果に基づいて制御コードｘを出力し、周波数制御部１０に供給する。電流制御発振部６１が出力するクロックと、外部から入力されるクロックの位相を一致させる制御であるため、クロックデータリカバリ（ＣＤＲ）に適用することができる。一方、位相を一致させる必要がない、周波数シンセサイザ等に適用する場合には、ＰＬＬを、ＦＬＬ（Frequency Locked Loop）やＤＬＬ（Delay Locked Loop）に変更してもよい。この点は他の実施形態についても同様である。
【０１００】
図１１は、図１０の電流制御発振部１０の構成例を示す回路図である。バイアス回路５０と電流制御発振部６１も合わせて図示される。バイアス回路５０から供給される参照電流Ｉｒｅｆは、ｎチャネルＭＯＳトランジスタＭ１とＭ２及びｐチャネルＭＯＳトランジスタＭ３によって構成されるカレントミラーにより、第２ＤＡ変換器（ＤＡＣ２）１２と第３ＤＡ変換器（ＤＡＣ３）１３に供給される。ｐチャネルＭＯＳトランジスタＭと第２ＤＡ変換器（ＤＡＣ２）１２の間にはローパスフィルタ（ＬＰＦ１）１５＿１が挿入されている。第２ＤＡ変換器（ＤＡＣ２）１２は、図示が省略されている切片ｂによってミラー比が制御される複数のｐチャネルＭＯＳトランジスタによって構成され、出力電流ｂ×Ｉｒｅｆを出力する。第３ＤＡ変換器（ＤＡＣ３）１３は、図示が省略されている傾きａによってミラー比が制御される複数のｐチャネルＭＯＳトランジスタによって構成され、出力電流ａ×Ｉｒｅｆを出力する。第３ＤＡ変換器（ＤＡＣ３）１３の出力電流ａ×Ｉｒｅｆは、ｎチャネルＭＯＳトランジスタＭ４とＭ５及びｐチャネルＭＯＳトランジスタＭ６によって構成されるカレントミラーにより、第１ＤＡ変換器（ＤＡＣ１）１１に供給される。ｎチャネルＭＯＳトランジスタＭ４とＭ５の間には、ローパスフィルタ（ＬＰＦ３）１５＿３が挿入されている。第１ＤＡ変換器（ＤＡＣ１）１１は、図示が省略されている制御コードｘによってミラー比が調整される複数のｐチャネルＭＯＳトランジスタによって構成され、出力電流ａ×ｘ×Ｉｒｅｆを出力する。電流加算器１４は、ｎチャネルＭＯＳトランジスタＭ７，Ｍ８，Ｍ９及びＭ１０によって構成される。Ｍ７とＭ８がカレントミラーを構成して、第２ＤＡ変換器（ＤＡＣ２）１２から出力される電流ｂ×Ｉｒｅｆを出力電流Ｉｙにミラーし、Ｍ７とＭ８がカレントミラーを構成して、第３ＤＡ変換器（ＤＡＣ３）１３から出力される電流ａ×ｘ×Ｉｒｅｆを同じ出力電流Ｉｙにミラーすることによって加算して出力する。Ｍ７とＭ８の間には、ローパスフィルタ（ＬＰＦ２）１５＿２が挿入されている。図１０では、電流加算器１４の入力部に配置されるように図示されているが、第２ＤＡ変換器（ＤＡＣ２）１２から出力される電流ｂ×Ｉｒｅｆに対するノイズ除去の作用は同じである。ローパスフィルタ（ＬＰＦ１〜ＬＰＦ３）１５＿１〜１５＿３は、それぞれ、例えば抵抗Ｒと容量ＣによるＲＣフィルタとして実装される。ミラー比は適宜調整されてもよい。
【０１０１】
以上説明したように、電流値の乗算（ＤＡ変換）や加算を行うアナログ回路は、電圧値の乗算や加算に比べて簡略な回路で構成され、全体として回路規模を抑えることができる。即ち、制御コードの１ＵＩに対して同じ比率で周波数を制御するよう、周波数レンジを等比にすることで発振周波数が高いレンジ程、カバーできる発振周波数レンジが広がるため粗調用の第２ＤＡ変換器（ＤＡＣ２）１２のビット数を抑えることができる。発振周波数が製造ばらつき等でばらついた場合、傾きａが調整できるため、発振周波数の絶対値だけでなく、制御コードに対する傾きも校正できる。周波数レンジを全て、メモリに持たず、演算で間を補間することで生成しており、メモリ３０の記憶容量を削減できる。
【０１０２】
図１２は、図１０の発振器１におけるレンジ設定部２０の変形例を示すブロック図である。図１０には、図８に対応する補間演算部２３ａと２３ｂとを備える、レンジ設定部２０を示したが、図９に対応する関数演算部２６ａと２７ｂとを備えるレンジ設定部２０に置き換えることができる。周波数制御部１０と、図示が省略された発振部６１、ＰＬＬロジック４０及びバイアス回路５０は図１０と同様であるので、説明を省略する。レンジ設定部２０は、傾きａのための関数演算部（ｆ（ｙ））２６ａと、切片ｂのための関数演算部（ｇ（ｙ））２６ｂと、セレクタ２５ａと２５ｂとを備え、メモリ３０は、周波数設定部３３と、関数ｆ（ｙ）の係数を保持するパラメータ保持部（ｆ（ｙ）係数）３４と、関数ｇ（ｙ）の係数を保持するパラメータ保持部（ｇ（ｙ）係数）３５とを備える。周波数設定部３３は各レンジにおける発振周波数ｙを保持する。セレクタ２５ａと２５ｂによって、レンジに応じて選択された発振周波数ｙが、関数演算部（ｆ（ｙ））２６ａと関数演算部（ｇ（ｙ））２６ｂにそれぞれ供給される。関数演算部（ｆ（ｙ））２６ａと関数演算部（ｇ（ｙ））２６ｂは、パラメータ保持部（ｆ（ｙ）係数）３４とパラメータ保持部（ｇ（ｙ）係数）３５から、それぞれ係数を読み出して、傾きａと切片ｂの設定値を算出し、周波数制御部１０に供給する。
【０１０３】
演算機能を全て持つため図１０の発振器１よりディジタル回路の規模が大きくなるが、フィッティング関数の係数及び設定周波数を直接メモリに持つため図１０の発振器１より柔軟に、動作周波数やアプリケーションに応じて、発振周波数を任意の直線で制御でき広い範囲で最適な係数を選択できる。
【０１０４】
本実施形態の発振器１においても、実施形態１において「傾きは切片（発振周波数レンジ）に比例」として説明した、傾きａと切片ｂの関係を与えることが望ましい。さらに、実施形態２の校正（トリミング）を適用すること、及び、実施形態３のレンジ設定部を追加することは、任意に組み合わせることができる。
【０１０５】
〔実施形態５〕＜ＬＣ発振部＞
発振器１の発振部は、上述の電流制御発振部６１以外の形態の発振回路でも構成することができる。
【０１０６】
図１３は、ＬＣ発振部６２による構成例を示すブロック図である。発振器１は、第１及び第２容量ＤＡ変換器（Ｃ−ＤＡＣ１，Ｃ−ＤＡＣ２）１１と１２と抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３と加算器１４からなる周波数制御部１０と、ＰＬＬロジック４０とＬＣ発振部６２とを備える。
【０１０７】
第２容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２は、切片ｂに比例する容量値ｂ×Ｃ２を出力する容量ＤＡ変換器である。抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３は、参照電圧Ｖｒｅｆが入力されており、傾きａに比例する電圧Ｖｒｅｆ×ａ／２ｎ（ｎはＲ−ＤＡＣ３のビット数）を出力して、第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１に供給する。第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１は、抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３から供給される電圧Ｖｒｅｆ×ａ／２ｎによって容量値が制御される複数の可変容量素子（例えばバラクタダイオード）によって構成され、制御コードｘに比例する容量値ｘ×Ｖｒｅｆ×ａ／２ｎ×Ｋ×Ｃ１を出力する。ここで、Ｋはバラクタ係数［単位：Ｆ／Ｖ］である。加算器１４は、第２容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２から出力される容量値ｂ×Ｃ２と第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１から出力される容量値ｘ×Ｖｒｅｆ×ａ／２ｎ×Ｋ×Ｃ１とを並列接続することによって互いに加算する。並列接続によって加算された容量は、ＬＣ発振部６２の共振回路の一部を構成する。
【０１０８】
これにより、ＬＣ発振部６２の発振周波数は、加算された容量値ｘ×Ｖｒｅｆ×ａ／２ｎ×Ｋ×Ｃ１＋ｂ×Ｃ２によって制御されるので、傾きが可変の１次関数によって制御されることとなる。
【０１０９】
図１３は、上記の構成を模式的に表したブロックであり、実際の実装では第１及び第２容量ＤＡ変換器（Ｃ−ＤＡＣ１，Ｃ−ＤＡＣ２）１１と１２と抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３と加算器１４のように明確なブロック分割がされる必要はなく、全体として上述の機能を有する回路が実装されればよい。ノイズを除去するためのローパスフィルタ等は、図示されていないが、適宜搭載されてもよい。
【０１１０】
図１４は、図１３のＬＣ発振部６２におけるタンク回路の一構成例を示す回路図である。例えば、ＬＣ発振部６２を差動発振器によって実装するときのタンク回路として好適である。粗調容量バンク７１と微調容量バンク７２とインダクタ７３とが並列接続されて構成される。粗調容量バンク７１は、第２容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２であり、切片ｂである粗調容量調整ビットによって容量値が調整される。微調容量バンク７２は第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１であり、傾きａに比例する電圧Ｖｒｅｆ×ａ／２ｎが容量値調整電圧端子に印加されることによって単位容量値が調整され、制御コードｘである微調容量調整ビットによって合計の容量値が調整される。粗調容量バンク７１と微調容量バンク７２とが並列接続されることにより、互いの容量値が加算されるので、加算器１４に対応する実体的な回路要素は実装されない。
【０１１１】
図１５は、図１４のタンク回路における粗調容量バンク７１の構成例を示す回路図である。粗調容量バンク７１は、複数の容量７７と複数のスイッチ７９によって構成され、切片ｂによって閉じる（オンする）スイッチ７９の個数が制御されることにより、全体の容量値が切片ｂに比例する。
【０１１２】
図１６は、図１４のタンク回路における微調容量バンク７２の構成例を示す回路図である。微調容量バンク７２は、複数の可変容量素子（バラクタ）７８と複数のスイッチ７９によって構成される。バラクタダイオードが図示されるが、他の可変容量素子を用いて構成することもできる。可変容量素子（バラクタ）７８は容量値調整電圧端子に接続されており、印加される電圧（Ｖｃ）によって容量値（Ｃ１）が変化する。制御コードｘによって閉じる（オンする）スイッチ７９の個数、即ち、接続される可変容量素子（バラクタ）７８の個数が制御される。微調容量バンク７２全体の容量値は、容量値調整電圧端子に印加される電圧（Ｖｃ）に基づいて決まる容量値Ｃ１（Ｖｃ）と制御コードｘの積となる。
【０１１３】
図１７は、図１３のＬＣ発振部における発振周波数調整用の可変容量部分の構成例を示す回路図である。例えば、ハートレー発振器、コルピッツ発振器など、ＬＣシングルエンド型の発振器のタンク回路に好適に実装される。粗調容量バンク７１と微調容量バンク７２とが互いに並列接続される。粗調容量バンク７１は、第２容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２であり、切片ｂである粗調容量調整ビットによって容量値が調整される。微調容量バンク７２は第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１であり、傾きａに比例する電圧Ｖｒｅｆ×ａ／２ｎが容量値調整電圧端子に印加されることによって単位容量値が調整され、制御コードｘである微調容量調整ビットによって合計の容量値が調整される。粗調容量バンク７１と微調容量バンク７２とが並列接続されることにより、互いの容量値が加算されるので、加算器１４に対応する実体的な回路要素は実装されていない。
【０１１４】
図１８は、図１７における粗調容量バンク７１の構成例を示す回路図である。粗調容量バンク７１は、複数の容量７７と複数のスイッチ７９によって構成され、切片ｂによって閉じる（オンする）スイッチ７９の個数が制御されることにより、全体の容量値が切片ｂに比例する。図１５の粗調容量バンク７１が平衡であるのに対し、図１８の粗調容量バンク７１は一方が接地されている点で異なる。
【０１１５】
図１９は、図１７における微調容量バンク７２の構成例を示す回路図である。微調容量バンク７２は、複数の可変容量素子（バラクタ）７８と複数のスイッチ７９によって構成される。図１６の微調容量バンク７２が平衡であるのに対し、図１９の微調容量バンク７２は一方が接地され、他方には直流（ＤＣ）成分を遮断するための容量（ＤＣカット容量）７７が挿入されている点で異なる。図１９にも可変容量素子としてバラクタダイオードが示されるが、他の可変容量素子を用いて構成することもできる。可変容量素子（バラクタ）７８は容量値調整電圧端子に接続されており、印加される電圧（Ｖｃ）によって容量値（Ｃ１）が変化する。制御コードｘによって閉じる（オンする）スイッチ７９の個数、即ち、接続される可変容量素子（バラクタ）７８の個数が制御される。微調容量バンク７２全体の容量値は、容量値調整電圧端子に印加される電圧（Ｖｃ）に基づいて決まる容量値Ｃ１（Ｖｃ）と制御コードｘの積となる。
【０１１６】
図２０は、ＬＣ発振部を備える発振器の別の構成例を示すブロック図である。発振器１は、第１及び第２容量ＤＡ変換器（Ｃ−ＤＡＣ１，Ｃ−ＤＡＣ２）１１と１２と抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３と加算器１４からなる周波数制御部１０と、ＰＬＬロジック４０とＬＣ発振部６２とを備え、さらにバラクタ非線形性補正演算／テーブル２７を備える。図１３の発振器１との違いは、傾きａが抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３に直接入力される代わりに、バラクタ非線形性補正演算／テーブル２７を介して入力される点である。他の構成と機能は図１３の発振器１と同様であるので、説明を省略する。バラクタ非線形性補正演算／テーブル２７は、第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１に使用される可変容量素子（例えばバラクタダイオード）の非線形性を補正する演算またはテーブルによる変換を行う。
【０１１７】
図２１は、可変容量素子（バラクタ）の非線形特性に対する補正演算についての説明図（Ｃ−Ｖ特性）であり、図２２は、可変容量素子（バラクタ）の非線形特性に対する補正演算についての説明図（パラメータａと電圧Ｖの関係）である。図１３の発振器１において、抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３が線形の変換特性を持つとき、図２２の破線で示されるように、傾きａに対応して出力されるＶｒｅｆは線形である。このＶｒｅｆが参照電圧として供給される第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１は、可変容量素子（例えばバラクタダイオード）の容量値Ｃ＝Ｖｒｅｆ×ａ／２ｎ×Ｋが図２１の破線に示されるような非線形性を持つと、出力される全体の容量値が、同様の非線形性を持つこととなる。これに対して図２０の発振器１では、傾きａに対する抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３の出力ｖの関係が、図２２に示されるように、可変容量素子（バラクタ）の非線形特性ｆ（ｖ）の逆関数ｖ＝ｆ−１（ａ）となるように、バラクタ非線形性補正演算／テーブル２７によって傾きａの値を予め補正する。その結果、このｖ＝ｆ−１（ａ）が参照電圧として供給される第１容量ＤＡ変換器（Ｃ−ＤＡＣ１）１１の出力は、可変容量素子（バラクタ）の非線形性が相殺されて、図２１の実線に示されるような線形の特性に補正することができる。
【０１１８】
バラクタ非線形性補正演算／テーブル２７は、傾きａに対して上記の逆関数演算を行う論理回路、または逆変換を行う補正テーブルによって実装される。補正テーブルを用いる場合、抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３の出力電圧ｖが、可変容量素子（バラクタ）の非線形特性ｆ（ｖ）を線形に補正する逆写像ｖ＝ｆ−１（ａ）となるように、傾きａの値を変換して入力する。バラクタ非線形性補正演算／テーブル２７に代えて、抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３の変換特性自体に、逆関数または逆写像ｖ＝ｆ−１（ａ）の特性を持たせてもよい。例えば、抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３が抵抗ストリング型である場合には、抵抗ストリングからの電圧の取り出しタップ位置を調整することにより、所望の非線形特性を持たせることができる。
【０１１９】
非線形特性ｆ（ｖ）あるいはその逆関数／逆写像特性は、発振器１を動作させて実測により求めることができる。例えば、制御コードｘを０以外の値に固定し、傾きａをスイープして発振周波数を測定することにより、非線形特性ｆ（ｖ）を求めることができる。非線形特性ｆ（ｖ）を適当な次数の関数と仮定し、フィッティングによってその係数を求めることにより、関数と逆関数を解析的に求めることができる。
【０１２０】
図２３は、ＬＣ発振部によるさらに別の構成例を示すブロック図である。発振器１は、第１及び第３抵抗ＤＡ変換器（Ｒ−ＤＡＣ１，Ｒ−ＤＡＣ３）１１と１３と容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２と電圧制御可変容量（Ｖ／Ｃ）１６と加算器１４からなる周波数制御部１０と、ＰＬＬロジック４０とＬＣ発振部６２とを備える。図１３の発振器１との違いは、微調のためのＤＡ変換器が、容量ＤＡ変換器（Ｃ−ＤＡＣ１）から抵抗ＤＡ変換器（Ｒ−ＤＡＣ１）に変更され、その出力に電圧制御可変容量（Ｖ／Ｃ）１６が付加された点である。電圧制御可変容量（Ｖ／Ｃ）１６は、容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２と並列接続されて、ＬＣ発振部６２のタンク回路を構成する。第３抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３からは傾きａと参照電圧Ｖｒｅｆの積ａ×Ｖｒｅｆで決まる電圧が出力され、第１抵抗ＤＡ変換器（Ｒ−ＤＡＣ１）１１に参照電圧として供給される。第１抵抗ＤＡ変換器（Ｒ−ＤＡＣ１）１１からは、入力される制御コードｘと、第３抵抗ＤＡ変換器（Ｒ−ＤＡＣ３）１３から供給される参照電圧との積ｘ×ａ×Ｖｒｅｆで決まる電圧が出力され、電圧制御可変容量（Ｖ／Ｃ）１６に供給される。電圧制御可変容量（Ｖ／Ｃ）１６の容量値は、ｘ×ａ×Ｖｒｅｆによって調整されることとなる。他の構成と機能は図１３の発振器１と同様であるので、説明を省略する。
【０１２１】
これにより、ＬＣ発振部６２のタンク回路を構成する電圧制御可変容量（Ｖ／Ｃ）１６へのディジタルの配線は不要となり、第１抵抗ＤＡ変換器（Ｒ−ＤＡＣ１）１１の出力からの配線１本のみにすることができる。そのため、制御配線の寄生インピーダンスによる影響を減らすことができる。
【０１２２】
本実施形態の発振器１においても、実施形態１において「傾きは切片（発振周波数レンジ）に比例」として説明した、傾きａと切片ｂの関係を与えることが望ましい。さらに、実施形態２の校正（トリミング）を適用すること、及び、実施形態３のレンジ設定部を追加することは、任意に組み合わせることができる。
【０１２３】
〔実施形態６〕＜ＶＣＯ＞
本発明に係る発振器１は、上述した電流制御発振部、ＬＣ発振部以外にも、いかなる形態の発振部を備えて構成しても良い。
【０１２４】
図２４は、電圧制御発振部６３を備える発振器１の構成例を示すブロック図である。発振器１は、ＰＬＬロジック４０と、第１〜第３の３個のＤＡ変換器１１〜１３と加算器１４を備える周波数制御部１０と、電流／電圧変換回路（Ｉ／Ｖ）１７と、電圧制御発振部６３とによって構成される。周波数制御部１０の構成と動作は、図２を引用して説明した実施形態１と同様であるので、詳細な説明を省略する。周波数制御部１０から出力される制御電流Ｉｙは、電流／電圧変換回路（Ｉ／Ｖ）１７によって電圧に変換され、電圧制御発振部６３に制御電圧として供給される。周波数制御部１０は、図２と同様の電流型ＤＡ変換と電流加算に代えて、電圧値による演算を行っても良いし、ディジタル演算した後に電圧出力のＤＡ変換を行っても良い。
【０１２５】
これにより、電圧制御発振部６３を備える発振器１においても上述の実施形態１等と同様に、発振周波数のレンジが広い場合にも、制御範囲と分解能を同時に適切に制御することができるという、同様の効果を奏することができる。
【０１２６】
本実施形態の発振器１においても、実施形態１において「傾きは切片（発振周波数レンジ）に比例」として説明した、傾きａと切片ｂの関係を与えることが望ましい。さらに、実施形態２の校正（トリミング）を適用すること、及び、実施形態３のレンジ設定部を追加することは、任意に組み合わせることができる。
【０１２７】
〔実施形態７〕＜アナログフィードバック＞
本発明に係る発振器１は、上述したように、ディジタルの制御コードｘがフィードバックされる場合に限定されず、アナログの制御信号が入力される場合にも、同様に構成することができる。アナログの制御電圧ｖは、例えば、位相比較器とチャージポンプとラグリードフィルタで構成されるアナログＰＬＬ回路４１からフィードバックされる。
【０１２８】
図２５は、電流制御発振部６１を備えアナログの制御信号がフィードバックされる発振器１の構成例を示すブロック図である。発振器１は、第２及び第３ＤＡ変換器（ＤＡＣ２，ＤＡＣ３）１２と１３と電圧／電流変換回路（Ｖ／Ｉ）１８と加算器１４とで構成される周波数制御部１０と、ＰＬＬ回路４１と、電流制御発振部６１とを備える。第２ＤＡ変換器（ＤＡＣ２）１２にはディジタル値である切片ｂが入力され、アナログ電流ｂ×Ｉｒｅｆが出力される。第３ＤＡ変換器（ＤＡＣ３）１３にはディジタル値である傾きａが入力され、アナログ電流ａ×Ｉｒｅｆが出力される。電圧／電流変換回路（Ｖ／Ｉ）１８には、制御値であるアナログの制御電圧ｖが入力され、第３ＤＡ変換器（ＤＡＣ３）１３から入力される参照電流ａ×Ｉｒｅｆとの積、ａ×Ｉｒｅｆ×ｖ×Ｇｍが出力される。ここで、Ｇｍは電圧／電流変換回路（Ｖ／Ｉ）１８のトランスコンダクタンス［単位：Ａ／Ｖ］である。加算器１４は、電圧／電流変換回路（Ｖ／Ｉ）１の出力電流ａ×Ｉｒｅｆ×ｖ×Ｇｍと、第２ＤＡ変換器（ＤＡＣ２）１２からの出力電流ｂ×Ｉｒｅｆとを加算してＩｙ＝（ｖ×Ｇｍ×ａ＋ｂ）×Ｉｒｅｆを求め、電流制御発振部６１に制御電流Ｉｙとして供給する。
【０１２９】
これにより、電流制御発振部６１の発振周波数は、Ｉｙ＝（ｖ×Ｇｍ×ａ＋ｂ）×Ｉｒｅｆによって制御されるので、傾きが可変の１次関数によって制御されることとなる。
【０１３０】
図２６は、ＬＣ発振部６２を備えアナログの制御信号がフィードバックされる発振器１の構成例を示すブロック図である。発振器１は、バラクタバンクＶ／Ｃ変換と容量ＤＡ変換器（Ｃ−ＤＡＣ３）による可変容量回路１９と容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２と加算器１４とで構成される周波数制御部１０と、ＰＬＬ回路４１と、ＬＣ発振部６２とを備える。バラクタバンクＶ／Ｃ変換と容量ＤＡ変換器（Ｃ−ＤＡＣ３）による可変容量回路１９は、制御電圧ｖが印加される複数の可変容量素子からなるバラクタバンクにおいて、傾きａによって並列接続される可変容量素子の個数が調整されることにより、容量値ａ×ｖ×Ｋ×Ｃ１を出力する。ここで、Ｋはバラクタ係数［単位：Ｆ／Ｖ］である。容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２は、切片ｂに比例する容量値ｂ×Ｃ２を出力する容量ＤＡＣである。加算器１４は、容量ＤＡ変換器（Ｃ−ＤＡＣ２）１２から出力される容量値ｂ×Ｃ２と可変容量回路１９から出力される容量値ａ×ｖ×Ｋ×Ｃ１とを並列接続することによって互いに加算する。並列接続によって加算された容量は、ＬＣ発振部６２の共振回路の一部を構成する。
【０１３１】
これにより、ＬＣ発振部６２の発振周波数は、加算された容量値ａ×ｖ×Ｋ×Ｃ１＋ｂ×Ｃ２によって制御されるので、傾きが可変の１次関数によって制御されることとなる。
【０１３２】
以上述べたように、制御値としてディジタルの制御コードｘに代えて、アナログの制御信号が入力される場合にも、同様に、発振周波数が制御値に関する１次関数によって制御されるように構成することができる。例えばアナログＰＬＬにおいて、周波数レンジごとのループゲインをディジタルパラメータによって等比的に制御することができる。
【０１３３】
本実施形態の発振器１においても、実施形態１において「傾きは切片（発振周波数レンジ）に比例」として説明した、傾きａと切片ｂの関係を与えることが望ましい。さらに、実施形態２の校正（トリミング）を適用すること、及び、実施形態３のレンジ設定部を追加することは、任意に組み合わせることができる。
【０１３４】
〔実施形態８〕＜ＤＡ変換器の出力調整＞
実施形態４〜６で説明した発振器１に搭載される各種のＤＡ変換器１１〜１３の入力または出力に、適宜ゲイン調整部を挿入することができる。これにより、各種の発振部（電流制御発振部６１、ＬＣ発振部６２、電圧制御発振部（ＶＣＯ）６３）に入力される制御量を、所望の発振周波数を得るために適切な範囲の値に調整することができる。
【０１３５】
図２７は、図２の発振器において、各ＤＡ変換器の出力部にゲイン調整部を追加した発振器の構成例を示すブロック図である。発振器１は、第１〜第３ＤＡ変換器（ＤＡＣ１〜ＤＡＣ３）１１〜１３と、各ＤＡ変換器の出力をそれぞれ調整するゲイン調整部８１〜８３と、加算器１４を備える周波数制御部１０と、発振部６１によって構成される。図２を引用して説明した実施形態１と同様であるので、詳細な説明を省略する。図２との違いは、第１〜第３ＤＡ変換器（ＤＡＣ１〜ＤＡＣ３）１１〜１３の出力にそれぞれゲイン調整部８１〜８３を持つことである。ゲイン調整部８１〜８３は、それぞれ第１〜第３ＤＡ変換器（ＤＡＣ１〜ＤＡＣ３）１１〜１３の出力をゲインＧ１〜Ｇ３倍して出力する機能を持つ。第２ＤＡ変換器（ＤＡＣ２）１２にはディジタル値である切片ｂが入力され、アナログ電流ｂ×Ｉｒｅｆが出力される。第２ＤＡ変換器（ＤＡＣ２）１２の出力は、ゲイン調整部８２によってゲインＧ２倍され、出力電流Ｇ２×ｂ×Ｉｒｅｆを得る。第３ＤＡ変換器（ＤＡＣ３）１３にはディジタル値である傾きａが入力され、アナログ電流ａ×Ｉｒｅｆが出力され、ゲイン調整部８３によってゲインＧ３倍されたＧ３×ａ×Ｉｒｅｆが第１ＤＡ変換器（ＤＡＣ１）１１の参照電流に入力される。第１ＤＡ変換器（ＤＡＣ１）１１には、制御値であるディジタルの制御コードｘが入力され、参照電流であるＧ３×ａ×Ｉｒｅｆとの積、ｘ×Ｇ３×ａ×Ｉｒｅｆが出力される。第１ＤＡ変換器（ＤＡＣ１）１１の出力は、さらにゲイン調整部８１によってゲインＧ１倍され、Ｇ１×ｘ×Ｇ３×ａ×Ｉｒｅｆを得る。加算器１４は、第１ＤＡ変換器（ＤＡＣ１）１１のからの出力電流がゲイン調整された電流Ｇ１×ｘ×Ｇ３×ａ×Ｉｒｅｆと、第２ＤＡ変換器（ＤＡＣ２）１２からの出力電流がゲイン調整された電流Ｇ２×ｂ×Ｉｒｅｆとを加算してＩｙ＝（Ｇ１×Ｇ３×ｘ×ａ＋Ｇ２×ｂ）×Ｉｒｅｆを求め、発振部６１に制御電流Ｉｙとして供給する。
【０１３６】
これにより、発振部６１に入力される制御量を適切な範囲の値に調整することができる。
【０１３７】
図２８は、図２の発振器において、各ＤＡ変換器の参照値入力部にゲイン調整部を追加した発振器の構成例を示すブロック図である。発振器１は、第１〜第３ＤＡ変換器（ＤＡＣ１〜ＤＡＣ３）１１〜１３と、各ＤＡ変換器の参照値入力部にそれぞれの参照値を調整するゲイン調整部８１〜８３と、加算器１４を備える周波数制御部１０と、発振部６１によって構成される。図２を引用して説明した実施形態１と同様であるので、詳細な説明を省略する。図２との違いは、各ＤＡ変換器（ＤＡＣ１〜ＤＡＣ３）１１〜１３の参照値入力にそれぞれゲイン調整部８１〜８３を持つことである。ゲイン調整部８１〜８３は、入力される電流値をそれぞれゲインＧ１〜Ｇ３倍して、各ＤＡ変換器（ＤＡＣ１〜ＤＡＣ３）１１〜１３に参照値として入力する機能を持つ。第２ＤＡ変換器（ＤＡＣ２）１２には、参照電流Ｉｒｅｆがゲイン調整部８２によってゲインＧ２倍されて入力され、またディジタル値である切片ｂが入力され、アナログ電流Ｇ２×ｂ×Ｉｒｅｆが出力される。第３ＤＡ変換器（ＤＡＣ３）１３には、参照電流Ｉｒｅｆがゲイン調整部８３によってゲインＧ３倍されて入力され、またディジタル値である傾きａが入力され、アナログ電流Ｇ３×ａ×Ｉｒｅｆが出力される。この出力電流は、ゲイン調整部８１によってゲインＧ１倍されて第１ＤＡ変換器（ＤＡＣ１）１１の参照電流に入力される。第１ＤＡ変換器（ＤＡＣ１）１１には、制御値であるディジタルの制御コードｘが入力され、参照電流であるＧ１×Ｇ３×ａ×Ｉｒｅｆとの積Ｇ１×Ｇ３×ｘ×ａ×Ｉｒｅｆが出力される。加算器１４は、第１ＤＡ変換器（ＤＡＣ１）１１からの出力電流Ｇ１×Ｇ３×ｘ×ａ×Ｉｒｅｆと、第２ＤＡ変換器（ＤＡＣ２）１２からの出力電流Ｇ２×ｂ×Ｉｒｅｆとを加算してＩｙ＝（Ｇ１×Ｇ３×ｘ×ａ＋Ｇ２×ｂ）×Ｉｒｅｆを求め、発振部６１に制御電流Ｉｙとして供給する。
【０１３８】
これにより、ゲイン調整部で各ＤＡ変換器の入力参照値をゲイン倍することで適切に制御量を調整することができる。また参照値の入力部にゲイン調整部を挿入せず、入力パラメータに直接ゲインＧ１〜Ｇ３を乗じても良い。
【０１３９】
ゲイン調整部は、ＤＡ変換器の単位入力パラメータに対する出力値を調整することでも実現できるので単位入力パラメータに対する出力値を増減することによりゲイン調整をＤＡ変換器内で行っても良い。ゲイン調整部のゲインＧ１〜Ｇ３は増幅器としてだけでなく、減衰器としても良い。
【０１４０】
図２７には３個のＤＡ変換器の全ての出力部にそれぞれゲイン調整部を備える構成例を示したが、１個又は２個のＤＡ変換器の出力部にのみ、適宜ゲイン調整部を備える構成としてもよい。また、図２８には３個のＤＡ変換器の全ての参照値入力部にそれぞれゲイン調整部を備える構成例を示したが、１個又は２個のＤＡ変換器の参照値入力部にのみ、適宜ゲイン調整部を備える構成としてもよい。さらに、一部またはすべてのＤＡ変換器の参照値入力部と出力部に、適宜ゲイン調整部を備える構成としてもよい。
【０１４１】
また、図２７と図２８に示した構成例では、発振部を電流制御発振部６１としたが、ＬＣ発振部６２や電圧制御発振部（ＶＣＯ）６３を備える発振器にも同様に適用することができる。
【０１４２】
本実施形態の発振器１においても、実施形態１において「傾きは切片（発振周波数レンジ）に比例」として説明した、傾きａと切片ｂの関係を与えることが望ましい。さらに、実施形態２の校正（トリミング）を適用すること、及び、実施形態３のレンジ設定部を追加することは、任意に組み合わせることができる。
【０１４３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【符号の説明】
【０１４４】
１  発振器
１０  周波数制御部
１１、１２、１３  ＤＡＣ
１４  加算器
１５  ＬＰＦ
１６、１９  電圧制御可変容量（Ｖ／Ｃ）
１７  電流／電圧変換回路（Ｉ／Ｖ）
１８  電圧／電流変換回路（Ｖ／Ｉ）
１９  可変容量回路（バラクタバンクＶ／Ｃ変換と容量ＤＡ変換器）
２０  レンジ設定部
２１ａ、２１ｂ、２２ａ、２２ｂ、２４ａ、２４ｂ  セレクタ
２３ａ、２３ｂ  補間演算部
２６ａ、２６ｂ  関数演算部
２７  バラクタ非線形性補正演算／テーブル
３０  メモリ
３１〜３５  パラメータ保持部
４０  ＰＬＬロジック
４１  アナログＰＬＬフィードバック回路
５０  バイアス回路
６１  電流制御発振部
６２  ＬＣ発振部
６３  電圧制御発振部（ＶＣＯ）
７１  粗調容量バンク
７２  微調容量バンク
７３  インダクタ
７７  容量
７８  バラクタ（可変容量）ダイオード
７９  スイッチ
８１、８２、８３  ゲイン調整部
【図１】
2016019269.tif 000003
【図２】
2016019269.tif 000004
【図３】
2016019269.tif 000005
【図４】
2016019269.tif 000006
【図５】
2016019269.tif 000007
【図６】
2016019269.tif 000008
【図７】
2016019269.tif 000009
【図８】
2016019269.tif 000010
【図９】
2016019269.tif 000011
【図１０】
2016019269.tif 000012
【図１１】
2016019269.tif 000013
【図１２】
2016019269.tif 000014
【図１３】
2016019269.tif 000015
【図１４】
2016019269.tif 000016
【図１５】
2016019269.tif 000017
【図１６】
2016019269.tif 000018
【図１７】
2016019269.tif 000019
【図１８】
2016019269.tif 000020
【図１９】
2016019269.tif 000021
【図２０】
2016019269.tif 000022
【図２１】
2016019269.tif 000023
【図２２】
2016019269.tif 000024
【図２３】
2016019269.tif 000025
【図２４】
2016019269.tif 000026
【図２５】
2016019269.tif 000027
【図２６】
2016019269.tif 000028
【図２７】
2016019269.tif 000029
【図２８】
2016019269.tif 000030