(57)【要約】【課題】新規な構成のコントローラ領域ネットワーク（ＣＡＮ）バストランスミッタを提供する。【解決手段】バス用のドライバであって、該バスは２つのコンダクタを備え、該ドライバは：該バスの第１のコンダクタに連結されるドレインおよび第１の電圧に連結されるソースを有する第１のドライブＭＯＳＦＥＴ；および該バスの第２のコンダクタに連結されるドレインおよび該第１の電圧より低い第２の電圧に連結されるソースを有する第２のドライブＭＯＳＦＥＴ、を備える主要ドライバ；ならびに該第１のコンダクに連結されるソースおよび該第１の電圧に連結されるドレインを有する第１のソースフォロワＭＯＳＦＥＴ；および該第２のコンダクタに連結されるソースおよび該第２の電圧に連結されるドレインを有する第２のソースフォロワＭＯＳＦＥＴ、を備えるソースフォロワ回路：を備える。【選択図】図２
2016072974.tif 000002
【特許請求の範囲】
【請求項１】
バス用のドライバであって、該バスは２つのコンダクタを備え、該ドライバは、以下：
該バスの第１のコンダクタに連結されるドレインおよび第１の電圧に連結されるソースを有する第１のドライブＭＯＳＦＥＴ；および
該バスの第２のコンダクタに連結されるドレインおよび該第１の電圧より低い第２の電圧に連結されるソースを有する第２のドライブＭＯＳＦＥＴ、を備える主要ドライバであって：
ここで、該主要ドライバに付与される第１の入力データ状態が、該第１のドライブＭＯＳＦＥＴが該第１のコンダクタを該第１の電圧に向かって引くようにし、かつ該第２のドライブＭＯＳＦＥＴが該第２のコンダクタを該第２の電圧に向かって引くようにし、そして該主要ドライバに付与される第２のデータ状態が、該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴが高インピーダンスであるためにオフであるようにする、主要ドライバ；ならびに
該第１のコンダクに連結されるソースおよび該第１の電圧に連結されるドレインを有する第１のソースフォロワＭＯＳＦＥＴ；および
該第２のコンダクタに連結されるソースおよび該第２の電圧に連結されるドレインを有する第２のソースフォロワＭＯＳＦＥＴ、を備えるソースフォロワ回路であって：
ここで、該ソースフォロワ回路に付与される該第１の入力データ状態が、該第１のソースフォロワＭＯＳＦＥＴが該第１のコンダクタを該第１の電圧に向かって引くようにし、かつ該第２のソースフォロワＭＯＳＦＥＴが該第２のコンダクタを該第２の電圧に向かって引くようにし、そして該第２のデータ状態が、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが高インピーダンスであるためにオフであるようにする、ソースフォロワ回路、を備え、
ここで、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが制御されて、該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴがオンになると同時またはその前にオンになり、そして
ここで、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが制御されて、該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴがオフになると同時、または該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴがオフになった後にオフになる、ドライバ。
【請求項２】
前記第１のソースフォロワＭＯＳＦＥＴおよび前記第２のソースフォロワＭＯＳＦＥＴが制御されて、前記第１のドライブＭＯＳＦＥＴおよび前記第２のドライブＭＯＳＦＥＴがオンになる前にオンになり、そして
ここで、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが制御されて、該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴがオフになった後にオフになる、請求項１に記載のドライバ。
【請求項３】
前記第１のソースフォロワＭＯＳＦＥＴが、第１のカスケードＭＯＳＦＥＴを通じて前記第１のコンダクタに連結されるそのソースを有し、そして前記第２のソースフォロワＭＯＳＦＥＴが、第２のカスケードＭＯＳＦＥＴを通じて該第１のコンダクタに連結されるそのソースを有する、請求項１に記載のドライバ。
【請求項４】
前記第１のソースフォロワＭＯＳＦＥＴおよび前記第１のドライブＭＯＳＦＥＴが、第１のダイオードを通じて前記第１のコンダクタに連結され、そして前記第２のソースフォロワＭＯＳＦＥＴおよび前記第２のドライブＭＯＳＦＥＴが、第２のダイオードを通じて前記第２のコンダクタに連結される、請求項１に記載のドライバ。
【請求項５】
さらに、前記ソースフォロワ回路のための第１の遅延回路であって、該第１の遅延回路が、データ信号を受け取り、該第１の遅延回路が、前記第１のソースフォロワＭＯＳＦＥＴおよび前記第２のソースフォロワＭＯＳＦＥＴのオフになることを遅延する第１の遅延回路；および
前記主要ドライバのための第２の遅延回路であって、第２の遅延回路が、該データ信号を受け取り、該第２の遅延回路が、前記第１のドライブＭＯＳＦＥＴおよび前記第２のドライブＭＯＳＦＥＴのオンになることを遅延する第２の遅延回路を備える、請求項１に記載のドライバ。
【請求項６】
前記ドライバが、コントローラ領域ネットワークバスドライバである、請求項１に記載のドライバ。
【請求項７】
前記第１のコンダクタおよび前記第２のコンダクタが、よじれた一対のワイヤを備える、請求項１に記載のドライバ。
【請求項８】
さらに：
入力データ信号を受け取り、そして第１のゲートドライブ電圧を前記第１のドライブＭＯＳＦＥＴに出力し、かつ補完的な第２のゲートドライブ電圧を前記第２のドライブＭＯＳＦＥＴに出力する、主要ゲートドライブ回路；
前記第１のソースフォロワＭＯＳＦＥＴと逆平行に接続された第３のＭＯＳＦＥＴであって、該第３のＭＯＳＦＥＴのドレインが、前記第１のソースフォロワＭＯＳＦＥＴのソースに接続され、該第３のＭＯＳＦＥＴのソースが、該第１のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして該第３のＭＯＳＦＥＴのゲートが、前記第１のゲートドライブ電圧を受け取るために接続され、該第３のＭＯＳＦＥＴが前記第１のゲートドライブＭＯＳＦＥＴと同じ状態を有する、第３のＭＯＳＦＥＴ；および
前記第２のソースフォロワＭＯＳＦＥＴと逆平行に接続された第４のＭＯＳＦＥＴであって、該第４のＭＯＳＦＥＴのドレインが、前記第２のソースフォロワＭＯＳＦＥＴのソースに接続され、該第４のＭＯＳＦＥＴのソースが、該第２のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして該第４のＭＯＳＦＥＴのゲートが、前記第２のゲートドライブ電圧を受け取るために接続され、該第４のＭＯＳＦＥＴが前記第２のゲートドライブＭＯＳＦＥＴと同じ状態を有する、第４のＭＯＳＦＥＴ、を備える、請求項１に記載のドライバ。
【請求項９】
バス用のドライバであって、該バスは第１のコンダクタおよび第２のコンダクタを備え、該ドライバは、以下：
入力データ信号を受け取り、そして第１のゲートドライブ電圧および補完的な第２のゲートドライブ電圧を出力する主要ゲートドライブ回路であって、該主要ゲートドライブ回路に付与される第１の入力データが、該第１のコンダクタが第１の電圧に向かって引かれるようにし、そして該第２のコンダクタが第２の電圧に向かって引かれるようにし、そして該主要ゲートドライブ回路に付与される第２のデータ状態が、該第１のコンダクタおよび該第２のコンダクタに対し高インピーダンスを提供する、主要ゲートドライブ回路；
ソースフォロワ回路であって、
該第１のコンダクタに連結されるソースおよび該第１の電圧に連結されるドレインを有する第１のソースフォロワＭＯＳＦＥＴ；および
該第２のコンダクタに連結されるソースおよび該第２の電圧に連結されるドレインを有する第２のソースフォロワＭＯＳＦＥＴ、を備え、
ここで、該ソースフォロワ回路に付与される該第１の入力データ状態が、該第１のソースフォロワＭＯＳＦＥＴを該第１の電圧に向かって該第１のコンダクタを引くようにし、そして該第２のソースフォロワＭＯＳＦＥＴを該第２の電圧に向かって第２のコンダクタを引くようにし、そして該第２のデータ状態が、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが高インピーダンスであるようにするためにオフにされる、ソースフォロワ回路；
該第１のソースフォロワＭＯＳＦＥＴと逆平行に接続された第３のＭＯＳＦＥＴであって、該第３のＭＯＳＦＥＴのドレインが、該第１のソースフォロワＭＯＳＦＥＴのソースに接続され、該第３のＭＯＳＦＥＴのソースが該第１のソースフォロワＭＯＳＦＥＴのドレインに接続され、該第３のＭＯＳＦＥＴのゲートが、該第１のゲートドライブ電圧を受け取るために接続され、該第３のＭＯＳＦＥＴが該第１のドライブＭＯＳＦＥＴと同じ状態を有する、第３のＭＯＳＦＥＴ；および
該第２のソースフォロワＭＯＳＦＥＴと逆平行に接続された第４のＭＯＳＦＥＴであって、該第４のＭＯＳＦＥＴのドレインが、該第２のソースフォロワＭＯＳＦＥＴのソースに接続され、該第４のＭＯＳＦＥＴのソースが、該第２のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして該第４のＭＯＳＦＥＴのゲートが該第２のゲートドライブ電圧を受け取るために接続され、該第４のＭＯＳＦＥＴが該第２のドライブＭＯＳＦＥＴと同じ状態を有する、第４のＭＯＳＦＥＴ、を備える、ドライバ。
【請求項１０】
さらに、前記ソースフォロワ回路のための第１の遅延回路であって、該第１の遅延回路が、入力データ信号を受け取り、該第１の遅延回路が、前記第１のソースフォロワＭＯＳＦＥＴおよび前記第２のソースフォロワＭＯＳＦＥＴのオフになることを遅延し、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが、前記第３のＭＯＳＦＥＴおよび前記第４のＭＯＳＦＥＴがオフになった後に所定時間オンのままである、第１の遅延回路；および
前記主要ゲートドライブ回路のための第２の遅延回路であって、該第２の遅延回路が、該入力データ信号を受け取り、該第２の遅延回路が、該第３のＭＯＳＦＥＴおよび該第４のＭＯＳＦＥＴがオンになることを遅延し、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが、該第３のＭＯＳＦＥＴおよび該第４のＭＯＳＦＥＴがオンになる前にオンになる第２の遅延回路を備える、請求項９に記載のドライバ。
【請求項１１】
前記第１のソースフォロワＭＯＳＦＥＴが、第１のカスケードＭＯＳＦＥＴを通じて前記第１のコンダクタに連結されるそのソースを有し、そして前記第２のソースフォロワＭＯＳＦＥＴが、第２のカスケードＭＯＳＦＥＴを通じて該第１のコンダクタに連結されるそのソースを有する、請求項９に記載のドライバ。
【請求項１２】
前記ドライバが、コントローラ領域ネットワークバスドライバである、請求項９に記載のドライバ。
【請求項１３】
前記第１のコンダクタおよび前記第２のコンダクタが、よじれた一対のワイヤを備える、請求項９に記載のドライバ。
【請求項１４】
バス用のドライバを制御する方法であって、該バスは第１のコンダクタおよび第２のコンダクタを備え、該方法は：
主要ゲートドライブ回路によって入力データ信号を受け取る工程；
該主要ゲートドライブ回路から第１のドライブＭＯＳＦＥＴに第１のゲートドライブ電圧を出力し、該第１のドライブＭＯＳＦＥＴが第１の電圧と該第１のコンダクタとの間に連結され、そして第２のドライブＭＯＳＦＥＴに補完的な第２のゲートドライブ電圧を出力する工程であって、該第２のドライブＭＯＳＦＥＴが第２の電圧と該第２のコンダクタとの間に連結されている、工程；および
第１のソースフォロワＭＯＳＦＥＴを有するソースフォロワ回路に、該第１のコンダクタに連結されるソースおよび該第１の電圧に連結されるドレインを；そして第２のソースフォロワＭＯＳＦＥＴに該第２のコンダクタに連結されるソースおよび該第２の電圧に連結されるドレイン提供する工程；を包含し、
ここで、第１の入力データ状態が、該第１のソースフォロワＭＯＳＦＥＴおよび該第１のドライブＭＯＳＦＥＴが、該第１のコンダクタを該第１の電圧に向かって引くようにし、そして該第２のソースのソースフォロワＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴが、該第２のコンダクタを該第２の電圧に向かって引くようにし、そして第２のデータ状態が、該第１のソースフォロワＭＯＳＦＥＴ、該第１のドライブＭＯＳＦＥＴ、該第２のソースフォロワＭＯＳＦＥＴ、および該第２のドライブＭＯＳＦＥＴを高インピーダンスであるようにするためにオフであるようにする、方法。
【請求項１５】
さらに：
前記ソースフォロワ回路のための第１の遅延回路によって入力データ信号を受け取る工程であって、該第１の遅延回路が、前記第１のソースフォロワＭＯＳＦＥＴおよび前記第２のソースフォロワＭＯＳＦＥＴのオフになることを遅延し、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが、該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴがオフになった後の所定時間の間オンのままである、工程；および
前記主要ゲートドライブ回路のための第２の遅延回路によって入力データ信号を受け取る工程であって、該第２の遅延回路が、該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴのオンになることを遅延し、該第１のソースフォロワＭＯＳＦＥＴおよび該第２のソースフォロワＭＯＳＦＥＴが、該第１のドライブＭＯＳＦＥＴおよび該第２のドライブＭＯＳＦＥＴがオンになる前にオンになる、工程、を包含する、請求項１４に記載の方法。
【請求項１６】
前記第１のドライブＭＯＳＦＥＴが、前記第１のソースフォロワＭＯＳＦＥＴと逆平行に接続され、ここで、該第１のドライブＭＯＳＦＥＴのドレインが該第１のソースフォロワＭＯＳＦＥＴのソースに接続され、該第１のドライブＭＯＳＦＥＴのソースが、該第１のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして該第１のドライブＭＯＳＦＥＴのゲートが前記第１のゲートドライブ電圧を受け取るために接続され、そして前記第２のドライブＭＯＳＦＥＴが、前記第２のソースフォロワＭＯＳＦＥＴと逆平行に接続され、ここで、該第２のドライブＭＯＳＦＥＴのドレインが該第２のソースフォロワＭＯＳＦＥＴのソースに接続され、該第２のドライブＭＯＳＦＥＴのソースが、該第２のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして該第２のドライブＭＯＳＦＥＴのゲートが前記第２のゲートドライブ電圧を受け取るために接続される、請求項１４に記載の方法。
【請求項１７】
前記第１のソースフォロワＭＯＳＦＥＴおよび前記第１のドライブＭＯＳＦＥＴが、第１のカスケードＭＯＳＦＥＴを通じて前記第１のコンダクタにそれぞれ連結されるそれらのソースおよびドレインを有し、そして前記第２のソースフォロワＭＯＳＦＥＴおよび前記第２のドライブＭＯＳＦＥＴが、第２のカスケードＭＯＳＦＥＴを通じて該第１のコンダクタにそれぞれ連結されるそれらのソースおよびドレインを有する、請求項１４に記載の方法。
【請求項１８】
前記ドライバが、コントローラ領域ネットワークバスドライバである、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本出願は、本発明者によって、本譲受人に譲渡され、本明細書に参考として援用される、２０１４年９月２６日に出願された米国仮出願第６２／０５６，２４０号に基づき、そしてそれに基づく優先権を主張している。
【０００２】
（発明の分野）
本発明は、コントローラ領域ネットワーク（ＣＡＮ）バストランスミッタに関し、そして特に、コモンモード変動を低減するバスドライバに関する。
【背景技術】
【０００３】
（背景）
コントローラ領域ネットワーク（ＣＡＮ）バス標準ＩＳＯ１１８９８は、デバイスが２−ワイヤバスを用いて互いと通信することを可能にするように設計されている。このＩＳＯ１１８９８標準は、本明細書に参考として援用される。バス上のデータ信号は、ディフアレンシャルであり、そうなので任意のコモンモード信号は、理想的には無効にされる。上記標準は、車両における通信に主に適用され、そしてバス上で通信し得るデバイスは、エンジンコントロールユニット、パワーステアリングコントロールユニット、エアバッグコントロールユニット、オーディオシステムコントロールユニット、パワーウンドウコントロールユニットなどを含む。このＣＡＮバス標準はまた、産業環境（例えば、ロボットコントロールユニット）、エンターテイメント環境（例えば、ビデオゲームコントロールユニット）、およびその他の環境にもまた適用され得る。
【０００４】
種々のコントロールユニットは、代表的には、パラレルデータを生じ、そしてこのデータは、プロトコルに従ってフレームにパッケージされ、そしてバス上のディファレンシャルビット信号としてシリアルに伝達される。衝突および仲裁ルールは、この標準によって特定されている。
【０００５】
本発明は、ＣＡＮにおけるバスドライバ（トランスミッタ）のみを取り扱い、これは代表的には、よじれたワイヤペアに連結されている。
【０００６】
図１は、ライン１２上のシリアルデータを受ける特定デバイスのための先行技術ＣＡＮバスドライバ１０を示す。１つの例では、このバスドライバ１０は、ライン１２上で論理的０を受け、そしてゲートドライバ１４は、ＰＭＯＳトランジスタ１６をオンにするための低ＰＧＡＴＥ電圧を生じ、そしてＮＭＯＳトランジタ１８をオンにするための高ＮＧＡＴＥ電圧を生じる。それ故、Ｖｃｃが高い側のバスライン２０に付与され、そしてシステム接地が低い側のバスライン２２に付与される。これらのライン２０および２２は、オプションの逆電流をブロックするダイオード２６および２８およびバス端末ＣＡＮＨおよびＣＡＮＬによってよじれたペアケーブル２４（バス）に連結される。論理的１ビットに対する電圧ディフアレンシャルは、１．５ボルトより大きくあるべきである。これは、ドミナント状態と呼ばれる。ライン１２上の論理的１ビットに対し、両方のトランジスタ１６および１８はオフ（高インピーダンス）にされ、そして１２０オーム終端レジスタ３０および３２は、バス上のディフアレンシャル電圧を０ボルトに戻す。これはリセッシブ状態と呼ばれる。
【０００７】
種々のデバイスがケーブル２４に連結されるであろうし、そしてまたドライバ１０に類似のバスドライバを含む。
【０００８】
ＣＡＮＨ端末電圧とＣＡＮＬ端末電圧の平均に等しいコモンモード電圧は、理想的には、リセッシブ状態からドミナント状態への遷移の間およびドミナント状態からリセッシブ状態に戻る遷移の間には一定のままである。コモンモード電圧の変動は、エレクトロニックシステムでは所望されない電磁放射（ＥＭＥ）を生じる。
【０００９】
リセッシブ状態からドミナント状態への遷移の間に、ＰＭＯＳトランジスタ１６は、ＣＡＮＨ端末電圧とＣＡＮＬ端末電圧との平均がドミナント状態全体でほぼ一定のままであるためにＮＭＯＳトランジスタ１８と正確に同じ時間および同じ速度でオンになるべきである。同様に、ドミナント状態からリセッシブ状態への遷移の間に、ＰＭＯＳトランジスタ１６は、ＮＭＯＳトランジスタ１８と正確に同じ時間および同じ速度でオフになるべきである。
【００１０】
実際のエレクトロニックデバイスでは、異なるタイプ（ＰＦＥＴ対ＮＦＥＴ）の２つの異なるオープンドレインＦＥＴが、正確に同じ時間および速度でオンおよびオフすることを確実にすることは非常に困難である。もしこれら２つのデバイスが、同じ速度でオンまたはオフしなければ、コモンモード電圧における大きな変化が遷移の間に生じ得、結果的にＥＭＥを生じる。ＣＡＮバスドライバ１０は、大きなコモンモード変動を生じやすい。これは、２つのトランジスタ１６および１８が、それらがオンおよびオフしているとき、その間にそれらのソースに対するゲート電圧（Ｖｇｓ）が低く、そしてそれらのソースに対するドレイン電圧（Ｖｄｓ）が高く、高インピーダンス電流ソースとして作用するからである。この条件下では、コモンモード負荷は、これら２つのトランジスタのパラレル出力インピーダンス（プラス、ＣＡＮバス上にあるＣＡＮレシーバーのパラレルインピーダンス）である。これは、数十キロオームであり得る高コモンモード負荷インピーダンスを生じる。これらの条件下では、オンになるか、またはオフになる遷移の間でＰＭＯＳトランジスタ１６およびＮＭＯＳトランジスタ１８によって同時に伝導される電流における小さくわずかな差異が、１ボルトまたはそれより多いコモンモード電圧変動を生じ得る。これは、多くのシステムにおけるＥＭＥ考慮にとって受容不能である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
必要なのは、ドミナント状態とリセッシブ状態との間の遷移の間に、主要ドライバトランジスタによって伝導される不均一な電流による影響のより少ないＣＡＮドライバである。
【課題を解決するための手段】
【００１２】
（要旨）
本発明は、ＣＡＮバスドライバに関し、ここで、主要ドライバトランジスタは、補完的ソースフォロワドライバで補足される。ソースフォロワドライバＦＥＴは、それらのドレインよりはむしろそれらのソースを通じてそれらの個々のＣＡＮバスラインを駆動するので、それらの出力インピーダンスは、オープンドレインドライバと比較して非常に低い。上記補完的ソースフォロワドライバは、主要ドライバＦＥＴのわずか前にオンし、そして主要ドライバＦＥＴのわずか後にオフし、ドミナント状態とリセッシブ状態との間の遷移の間にかなりより低いコモンモード負荷インピーダンスを提供し、それによって、主要ドライバＦＥＴにおける伝導電流ミスマッチから生じるコモンモード電圧変動をかなり低減する。
【００１３】
ソースフォロワドライバは、高い程度のマッチングに等しくかつ反対である２つのライジング波形およびフォーリング波形を生じる補完的スロープ発電機回路を含む。良好なマッチングが、集積回路テクノロジが高度にマッチした補完的電流ソースおよび高度にマッチしたキャパシタを可能にするので可能である。補完的上昇スロープおよび減少スロープが、一対のマッチしたキャパシタ中に、等しいが、反対である電流をスイッチすることによって発生される。
【００１４】
主要ドライバトランジスタが完全にオンされるとき、バスは、主要ドライバトランジスタおよびパラレルに伝導するそれらの個々のソースによって駆動される。
【００１５】
別の実施形態では、ソースフォロワドライバが主要ドライバＦＥＴと同時にスイッチされるとき、同様の利点が達成される。なぜなら、ソースフォロワドライバの低インピーダンスがスイッチング影響に優越するからである。しかし、このような正確なタイミングは実際の回路では比較的困難である。
【００１６】
例えば、本願明細書は以下の項目の構成を記載する。
（項目１）
バス用のドライバであって、上記バスは２つのコンダクタを備え、上記ドライバは、以下：
上記バスの第１のコンダクタに連結されるドレインおよび第１の電圧に連結されるソースを有する第１のドライブＭＯＳＦＥＴ；および
上記バスの第２のコンダクタに連結されるドレインおよび上記第１の電圧より低い第２の電圧に連結されるソースを有する第２のドライブＭＯＳＦＥＴ、を備える主要ドライバであって：
ここで、上記主要ドライバに付与される第１の入力データ状態が、上記第１のドライブＭＯＳＦＥＴが上記第１のコンダクタを上記第１の電圧に向かって引くようにし、かつ上記第２のドライブＭＯＳＦＥＴが上記第２のコンダクタを上記第２の電圧に向かって引くようにし、そして上記主要ドライバに付与される第２のデータ状態が、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴが高インピーダンスであるためにオフであるようにする、主要ドライバ；ならびに
上記第１のコンダクに連結されるソースおよび上記第１の電圧に連結されるドレインを有する第１のソースフォロワＭＯＳＦＥＴ；および
上記第２のコンダクタに連結されるソースおよび上記第２の電圧に連結されるドレインを有する第２のソースフォロワＭＯＳＦＥＴ、を備えるソースフォロワ回路であって：
ここで、上記ソースフォロワ回路に付与される上記第１の入力データ状態が、上記第１のソースフォロワＭＯＳＦＥＴが上記第１のコンダクタを上記第１の電圧に向かって引くようにし、かつ上記第２のソースフォロワＭＯＳＦＥＴが上記第２のコンダクタを上記第２の電圧に向かって引くようにし、そして上記第２のデータ状態が、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが高インピーダンスであるためにオフであるようにする、ソースフォロワ回路、を備え、
ここで、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが制御されて、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴがオンになると同時またはその前にオンになり、そして
ここで、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが制御されて、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴがオフになると同時、または上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴがオフになった後にオフになる、ドライバ。
（項目２）
上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが制御されて、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴがオンになる前にオンになり、そして
ここで、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが制御されて、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴがオフになった後にオフになる、項目１に記載のドライバ。
（項目３）
上記第１のソースフォロワＭＯＳＦＥＴが、第１のカスケードＭＯＳＦＥＴを通じて上記第１のコンダクタに連結されるそのソースを有し、そして上記第２のソースフォロワＭＯＳＦＥＴが、第２のカスケードＭＯＳＦＥＴを通じて上記第１のコンダクタに連結されるそのソースを有する、上記項目のいずれかに記載のドライバ。
（項目４）
上記第１のソースフォロワＭＯＳＦＥＴおよび上記第１のドライブＭＯＳＦＥＴが、第１のダイオードを通じて上記第１のコンダクタに連結され、そして上記第２のソースフォロワＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴが、第２のダイオードを通じて上記第２のコンダクタに連結される、上記項目のいずれかに記載のドライバ。
（項目５）
さらに、上記ソースフォロワ回路のための第１の遅延回路であって、上記第１の遅延回路が、データ信号を受け取り、上記第１の遅延回路が、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴのオフになることを遅延する第１の遅延回路；および
上記主要ドライバのための第２の遅延回路であって、第２の遅延回路が、上記データ信号を受け取り、上記第２の遅延回路が、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴのオンになることを遅延する第２の遅延回路を備える、上記項目のいずれかに記載のドライバ。
（項目６）
上記ドライバが、コントローラ領域ネットワークバスドライバである、上記項目のいずれかに記載のドライバ。
（項目７）
上記第１のコンダクタおよび上記第２のコンダクタが、よじれた一対のワイヤを備える、上記項目のいずれかに記載のドライバ。
（項目８）
さらに：
入力データ信号を受け取り、そして第１のゲートドライブ電圧を上記第１のドライブＭＯＳＦＥＴに出力し、かつ補完的な第２のゲートドライブ電圧を上記第２のドライブＭＯＳＦＥＴに出力する、主要ゲートドライブ回路；
上記第１のソースフォロワＭＯＳＦＥＴと逆平行に接続された第３のＭＯＳＦＥＴであって、上記第３のＭＯＳＦＥＴのドレインが、上記第１のソースフォロワＭＯＳＦＥＴのソースに接続され、上記第３のＭＯＳＦＥＴのソースが、上記第１のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして上記第３のＭＯＳＦＥＴのゲートが、上記第１のゲートドライブ電圧を受け取るために接続され、上記第３のＭＯＳＦＥＴが上記第１のゲートドライブＭＯＳＦＥＴと同じ状態を有する、第３のＭＯＳＦＥＴ；および
上記第２のソースフォロワＭＯＳＦＥＴと逆平行に接続された第４のＭＯＳＦＥＴであって、上記第４のＭＯＳＦＥＴのドレインが、上記第２のソースフォロワＭＯＳＦＥＴのソースに接続され、上記第４のＭＯＳＦＥＴのソースが、上記第２のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして上記第４のＭＯＳＦＥＴのゲートが、上記第２のゲートドライブ電圧を受け取るために接続され、上記第４のＭＯＳＦＥＴが上記第２のゲートドライブＭＯＳＦＥＴと同じ状態を有する、第４のＭＯＳＦＥＴ、を備える、上記項目のいずれかに記載のドライバ。
（項目９）
バス用のドライバであって、上記バスは第１のコンダクタおよび第２のコンダクタを備え、上記ドライバは、以下：
入力データ信号を受け取り、そして第１のゲートドライブ電圧および補完的な第２のゲートドライブ電圧を出力する主要ゲートドライブ回路であって、上記主要ゲートドライブ回路に付与される第１の入力データが、上記第１のコンダクタが第１の電圧に向かって引かれるようにし、そして上記第２のコンダクタが第２の電圧に向かって引かれるようにし、そして上記主要ゲートドライブ回路に付与される第２のデータ状態が、上記第１のコンダクタおよび上記第２のコンダクタに対し高インピーダンスを提供する、主要ゲートドライブ回路；
ソースフォロワ回路であって、
上記第１のコンダクタに連結されるソースおよび上記第１の電圧に連結されるドレインを有する第１のソースフォロワＭＯＳＦＥＴ；および
上記第２のコンダクタに連結されるソースおよび上記第２の電圧に連結されるドレインを有する第２のソースフォロワＭＯＳＦＥＴ、を備え、
ここで、上記ソースフォロワ回路に付与される上記第１の入力データ状態が、上記第１のソースフォロワＭＯＳＦＥＴを上記第１の電圧に向かって上記第１のコンダクタを引くようにし、そして上記第２のソースフォロワＭＯＳＦＥＴを上記第２の電圧に向かって第２のコンダクタを引くようにし、そして上記第２のデータ状態が、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが高インピーダンスであるようにするためにオフにされる、ソースフォロワ回路；
上記第１のソースフォロワＭＯＳＦＥＴと逆平行に接続された第３のＭＯＳＦＥＴであって、上記第３のＭＯＳＦＥＴのドレインが、上記第１のソースフォロワＭＯＳＦＥＴのソースに接続され、上記第３のＭＯＳＦＥＴのソースが上記第１のソースフォロワＭＯＳＦＥＴのドレインに接続され、上記第３のＭＯＳＦＥＴのゲートが、上記第１のゲートドライブ電圧を受け取るために接続され、上記第３のＭＯＳＦＥＴが上記第１のドライブＭＯＳＦＥＴと同じ状態を有する、第３のＭＯＳＦＥＴ；および
上記第２のソースフォロワＭＯＳＦＥＴと逆平行に接続された第４のＭＯＳＦＥＴであって、上記第４のＭＯＳＦＥＴのドレインが、上記第２のソースフォロワＭＯＳＦＥＴのソースに接続され、上記第４のＭＯＳＦＥＴのソースが、上記第２のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして上記第４のＭＯＳＦＥＴのゲートが上記第２のゲートドライブ電圧を受け取るために接続され、上記第４のＭＯＳＦＥＴが上記第２のドライブＭＯＳＦＥＴと同じ状態を有する、第４のＭＯＳＦＥＴ、を備える、ドライバ。
（項目１０）
さらに、上記ソースフォロワ回路のための第１の遅延回路であって、上記第１の遅延回路が、入力データ信号を受け取り、上記第１の遅延回路が、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴのオフになることを遅延し、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが、上記第３のＭＯＳＦＥＴおよび上記第４のＭＯＳＦＥＴがオフになった後に所定時間オンのままである、第１の遅延回路；および
上記主要ゲートドライブ回路のための第２の遅延回路であって、上記第２の遅延回路が、上記入力データ信号を受け取り、上記第２の遅延回路が、上記第３のＭＯＳＦＥＴおよび上記第４のＭＯＳＦＥＴがオンになることを遅延し、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが、上記第３のＭＯＳＦＥＴおよび上記第４のＭＯＳＦＥＴがオンになる前にオンになる第２の遅延回路を備える、上記項目のいずれかに記載のドライバ。
（項目１１）
上記第１のソースフォロワＭＯＳＦＥＴが、第１のカスケードＭＯＳＦＥＴを通じて上記第１のコンダクタに連結されるそのソースを有し、そして上記第２のソースフォロワＭＯＳＦＥＴが、第２のカスケードＭＯＳＦＥＴを通じて上記第１のコンダクタに連結されるそのソースを有する、上記項目のいずれかに記載のドライバ。
（項目１２）
上記ドライバが、コントローラ領域ネットワークバスドライバである、上記項目のいずれかに記載のドライバ。
（項目１３）
上記第１のコンダクタおよび上記第２のコンダクタが、よじれた一対のワイヤを備える、上記項目のいずれかに記載のドライバ。
（項目１４）
バス用のドライバを制御する方法であって、上記バスは第１のコンダクタおよび第２のコンダクタを備え、上記方法は：
主要ゲートドライブ回路によって入力データ信号を受け取る工程；
上記主要ゲートドライブ回路から第１のドライブＭＯＳＦＥＴに第１のゲートドライブ電圧を出力し、上記第１のドライブＭＯＳＦＥＴが第１の電圧と上記第１のコンダクタとの間に連結され、そして第２のドライブＭＯＳＦＥＴに補完的な第２のゲートドライブ電圧を出力する工程であって、上記第２のドライブＭＯＳＦＥＴが第２の電圧と上記第２のコンダクタとの間に連結されている、工程；および
第１のソースフォロワＭＯＳＦＥＴを有するソースフォロワ回路に、上記第１のコンダクタに連結されるソースおよび上記第１の電圧に連結されるドレインを；そして第２のソースフォロワＭＯＳＦＥＴに上記第２のコンダクタに連結されるソースおよび上記第２の電圧に連結されるドレイン提供する工程；を包含し、
ここで、第１の入力データ状態が、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第１のドライブＭＯＳＦＥＴが、上記第１のコンダクタを上記第１の電圧に向かって引くようにし、そして上記第２のソースのソースフォロワＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴが、上記第２のコンダクタを上記第２の電圧に向かって引くようにし、そして第２のデータ状態が、上記第１のソースフォロワＭＯＳＦＥＴ、上記第１のドライブＭＯＳＦＥＴ、上記第２のソースフォロワＭＯＳＦＥＴ、および上記第２のドライブＭＯＳＦＥＴを高インピーダンスであるようにするためにオフであるようにする、方法。
（項目１５）
さらに：
上記ソースフォロワ回路のための第１の遅延回路によって入力データ信号を受け取る工程であって、上記第１の遅延回路が、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴのオフになることを遅延し、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴがオフになった後の所定時間の間オンのままである、工程；および
上記主要ゲートドライブ回路のための第２の遅延回路によって入力データ信号を受け取る工程であって、上記第２の遅延回路が、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴのオンになることを遅延し、上記第１のソースフォロワＭＯＳＦＥＴおよび上記第２のソースフォロワＭＯＳＦＥＴが、上記第１のドライブＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴがオンになる前にオンになる、工程、を包含する、上記項目のいずれかに記載の方法。
（項目１６）
上記第１のドライブＭＯＳＦＥＴが、上記第１のソースフォロワＭＯＳＦＥＴと逆平行に接続され、ここで、上記第１のドライブＭＯＳＦＥＴのドレインが上記第１のソースフォロワＭＯＳＦＥＴのソースに接続され、上記第１のドライブＭＯＳＦＥＴのソースが、上記第１のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして上記第１のドライブＭＯＳＦＥＴのゲートが上記第１のゲートドライブ電圧を受け取るために接続され、そして上記第２のドライブＭＯＳＦＥＴが、上記第２のソースフォロワＭＯＳＦＥＴと逆平行に接続され、ここで、上記第２のドライブＭＯＳＦＥＴのドレインが上記第２のソースフォロワＭＯＳＦＥＴのソースに接続され、上記第２のドライブＭＯＳＦＥＴのソースが、上記第２のソースフォロワＭＯＳＦＥＴのドレインに接続され、そして上記第２のドライブＭＯＳＦＥＴのゲートが上記第２のゲートドライブ電圧を受け取るために接続される、上記項目のいずれかに記載の方法。
（項目１７）
上記第１のソースフォロワＭＯＳＦＥＴおよび上記第１のドライブＭＯＳＦＥＴが、第１のカスケードＭＯＳＦＥＴを通じて上記第１のコンダクタにそれぞれ連結されるそれらのソースおよびドレインを有し、そして上記第２のソースフォロワＭＯＳＦＥＴおよび上記第２のドライブＭＯＳＦＥＴが、第２のカスケードＭＯＳＦＥＴを通じて上記第１のコンダクタにそれぞれ連結されるそれらのソースおよびドレインを有する、上記項目のいずれかに記載の方法。
（項目１８）
上記ドライバが、コントローラ領域ネットワークバスドライバである、上記項目のいずれかに記載の方法。
【００１７】
（開示の要約）
コントローラ領域ネットワーク（ＣＡＮ）ドライバ（トランスミッタ）は、ドミナント状態でバスの第１コンダクタをプルアップするためのオープンドレイン第１ドライバＭＯＳＦＥＴ、およびドミナント状態でバスの第２のコンダクタをプルダウンするためのオープンドレイン第２ドライバＭＯＳＦＥＴを有する従来の主要ドライバを含む。オンにし、そしてオフにする間に正確に等しい電流を伝導するためにドライバＭＯＳＦＥＴ特徴を完全にマッチすることは困難であるので、有意なコモンモード変動が生じ、電磁放射を生じる。ソースフォロワが、主要ドライバＭＯＳＦＥＴがオンおよびオフされるとき、これらの主要ドライバＭＯＳＦＥＴによって引き起こされる任意のコモンモード変動を大きく低減するために所定時間の間にコンダクタに対する低いコモンモード負荷インピーダンスを生成するために、第１のドライバＭＯＳＦＥＴおよび第２のドライバＭＯＳＦＥＴとパラレルにそれぞれ接続される。
【図面の簡単な説明】
【００１８】
【図１】図１は、先行技術のＣＡＮバスドライバを示す。
【図２】図２は、本発明の１つの実施形態に従うＣＡＮバスドライバを示す。
【図３】図３は、本発明の第２の実施形態に従うＣＡＮバスドライバを示し、ここでは、さらなるコモンソースＦＥＴがソースフォロワドライバＦＥＴの各々とアンチパラレルで接続され、主要ドライバＦＥＴが、同じ全体出力駆動電流を達成しながらより小さくされることを可能にする。
【図４】図４は、本発明の第４の実施形態に従うＣＡＮバスドライバを示し、ここでは、図３における主要ドライバＦＥＴがなくされ、その一方、同じ全体出力駆動電流を達成するために、ソースフォロワドライバ中のＦＥＴのサイズ増加している。
【発明を実施するための形態】
【００１９】
（詳細な説明）
図２は、改良されたＣＡＮバスドライバ４０を示し、ここでは、図１中の要素と等価である要素は同じ数字でラベルされている。このドライバ４０はさらに、プルアップソースフォロワドライバ４２およびプルダウンソースフォロワドライバ４４を含む。
【００２０】
このプルアップソースフォロワドライバ４２は、電源電圧Ｖｃｃに連結されたそのドレイン、および保護的高電圧カスケードデバイスとして作用するＰＭＯＳトランジスタ４８のソースに連結されたそのソースを有するＮＭＯＳトランジスタ４６を含む。ＰＭＯＳトランジスタ４８のドレインは、高い側のバスライン２０に連結される。このＰＭＯＳトランジスタ４８のゲートは、それをオンにするためにシステム接地に連結され、そしてＮＭＯＳトランジスタ４６のゲートは、スロープ発電機５０によって発生されるコントロール電圧を受けるために連結される。
【００２１】
プルダウンソースフォロワ４４は、システム接地に連結されたそのドレイン、および保護的高電圧カスケードデバイスとして作用するＮＭＯＳトランジスタ５４のソースに連結されたそのソースを有するＰＭＯＳトランジスタ５２を含む。ＮＭＯＳトランジスタ５４のドレインは、低い側のバスライン２２に連結される。ＮＭＯＳトランジスタ５４のゲートは、システム電源Ｖｃｃに連結され、それをオンにし、そしてＰＭＯＳトランジスタ５２のゲートは、スロープ発電機５０によって発生されるコントロール電圧を受けるように連結され、ここで、ＰＭＯＳトランジスタ５２およびＮＭＯＳトランジスタ４６のためのコントロール電圧は、スロープ発電機５０内の補完的波形ＮＳＬＷ（Ｎｓｌｅｗ）およびＰＳＬＷ（Ｐｓｌｅｗ）によって示されるように補完的である。
【００２２】
ＰＭＯＳトランジスタ５２は、ＮＭＯＳトランジスタ４６とマッチされ、その結果、２つのトランジスタがオンまたはオフされるとき、それらは、ほぼ同一の電流を伝導する。
【００２３】
高い側のバスライン２０は、主要ドライバ５６中のＰＭＯＳトランジスタ１６のドレインに連結され、そして低い側のバスライン２２は、主要ドライバ５６中のＮＭＯＳトランジスタ１８のドレインに連結される。
【００２４】
ＮＭＯＳトランジスタ４６およびＰＭＯＳトランジスタ５２は、それらのドレインよりはむしろそれらのソースを通じて、それらの個々のＣＡＮバスライン２０／２２を駆動するので、それらの出力インピーダンスは、オープンドレインドライバと比較して非常に低い。出力インピーダンスは、バスライン２０または２２の変動によって引き起こされるＶｇｓにおける任意の変化がトランジスタを通る電流における大きな変化を生成するので低い。
【００２５】
ＮＭＯＳトランジスタ４６およびＰＭＯＳトランジスタ５２はマッチされ、そしてスロープ発電機５０の良好にマッチされた補完的出力に追随し、そしてそれらの出力は、高インピーダンス電流ソースよりはむしろ低インピーダンス電圧ソースであるので、ソースフォロワ４２および４４は、それらがオンまたはオフされるとき、コモンモード電圧変動をほとんど生成しない。さらに、ソースフォロワ４２および４４は、主要ドライバ５６がオンおよびオフされるとき主要ドライバ５６に対し低インピーダンスコモンモード負荷を提供する。
【００２６】
ソースフォロワ４２および４４によるかなりより低いコモンモード負荷インピーダンスは、それによって、状態を変えるとき、主要ドライバ５６トランジスタ１６および１８中の伝導電流ミスマッチから生じるコモンモード電圧変動を大きく低減する。
【００２７】
全体のソースフォロワドライバ回路５８の一部と考えられる補完的スロープ発電機５０は、等しく、そして高い程度のマッチングにとっては反対の２つのライジング波形およびフォーリング波形（ＮＳＬＷおよびＰＳＬＷ）を生成する。良好なマットチングが、集積回路テクノロジが高度にマッチされた補完的電流ソースおよび高度にマッチされたキャパシタを可能にするので可能である。補完的ライズスロープおよびフォールスロープが、一対のマッチされたキャパシタ中に等しいが、反対の電流をスイッチすることにより生成される。
【００２８】
ソースフォロワドライバ５８が、主要ドライバトランジスタ１６および１８がオンおよびオフされているときの時間の間、主要ドライハ５６に対してコモンモード負荷を提供するために、それは、主要ドライバ５６がオンになるわずか前、そして主要ドライバ５６がオフになったわずか後にオンしなければならない。これは、データ入力ライン１２と、ソースフォロワドライバ５８および主要ドライバ５６の入力との間の遅延回路６０および６２によって達成される。主要ドライバ５６は、（オフにするための）追従エッジではなく（オンにするための）データ信号の先導エッジを遅延する遅延回路６２を通じて駆動される。これは、遅延回路６２内のデータ入力ＤＩＮおよびデータ出力ＤＯＵＴによって示される。ソースフォロワドライバ５８は、（オンするための）先導エッジではなく（オフするための）データ信号の追従エッジを遅延する遅延回路６０を通じて駆動される。データ信号の先導エッジの到着に際し、ソースフォロワドライバ５８は直ちにオンし、すぐ後に主要ドライバ５６が続く。データ信号のフォーリングエッジの到着に際し、主要ドライバ５６は直ちにオフになり、すぐ後にソースフォロワドライバ５８が続く。これは、ソースフォロワドライバ５８が、そのオン遷移およびオフ遷移の間に、コモンモード電圧変動を低減するために、主要ドライバ５６に、コモンモード負荷を提供することを可能にする。
【００２９】
従って、理想的には、主要ドライバ５６は、ソースフォロワドライバ５８が（リセッシブまたはドミナント状態いずれでも）その定常状態にあるときの時間でスイッチするのみである。
【００３０】
ソースフォロワドライバ５８は、ソースフォロワ４２および４４を通じて出力を駆動しているので、ＮＭＯＳトランジスタ４６およびＰＭＯＳトランジスタ５２のゲート上の入力電圧とそれらの出力との間で電圧ドロップがある。この理由により、ソースフォロワドライバ５８は、ＣＡＮバスの要求を満足するに十分に大きなディファレンシャル電圧を駆動できない。従って、それは、ＣＡＮバスに対して大きなディファレンシャル電圧を駆動するために適切なオープンドレインＦＥＴを採用する主要ドライバ５６のＥＭＥ性質を改善するために補完的ドライバを使用した。
【００３１】
代替の実施形態では、高電圧保護カスケードトランジスタ４８および５２は削除されてもよい。ブロッキングダイオード２６および２８もまた、削除されてもよく、または回路内のその他のノードに配置されてもよい。さらに、その他の技法が、ソースフォロワドライバ５８が主要ドライバ５６の前にオンし、そして主要ドライバ５６の後でオフすることを確実にするために使用され得る。
【００３２】
１つの実施形態では、シリアル伝達は、に戻らないゼロ（ＮＲＺ）フォーマットを使用する。
【００３３】
図３は、本発明の第２の実施形態を示す。図３は、図２とは、コモンソース低電圧ＰＭＯＳトランジスタ６６およびＮＭＯＳトランジスタ６８が、それぞれ、ソースフォロワＮＭＯＳトランジスタ４６およびＰＭＯＳトランジスタ５２とアンチパラレルで接続されている点で異なっている。ＰＭＯＳトランジスタ６６は、ＮＭＯＳトランジスタ４６のドレインに接続されたそのソースおよびボディにならびにＮＭＯＳトランジスタ４６のソースおよびボディに接続されたそのドレインを有する。ＰＭＯＳトランジスタ６６のゲートは、ソースフォロワドライバスロープ発電機５０よりはむしろ主要ドライバＰＭＯＳトランジスタ１６とパラレルに主要ドライバ５６のゲートドライバ１４によって駆動される。
【００３４】
同様に、コモンソースＮＭＯＳトランジスタ６８は、ＰＭＯＳトランジスタ５２のドレインに接続されたそのソースおよびボディ、ならびにＰＭＯＳトランジスタ５２のソースおよびボディに接続されたそのドレインを有する。ＮＭＯＳトランジスタ６８のゲートは、ソースフォロワドライバスロープ発電機５０よりはむしろ主要ドライバＮＭＯＳトランジスタ１８とパラレルに主要ドライバ５６のゲートドライバ１４によって駆動される。
【００３５】
図３の実施形態の利点は、ソースフォロワドライバ５８中の高電圧トランジスタ４８および５４に供されたチップ領域のより効率的な使用法である。高電圧ＦＥＴはＣＡＮトランジスタの出力回路において所望される。なぜなら、それらは、ＣＭＯＳ集積回路で代表的に用いられている従来の低電圧ＦＥＴと比べて、電気的不良状態および静電放電からの破損に対してかなりより大きい免疫を提供するからである。しかし、高電圧ＦＥＴは、同じ出力駆動電流に対し低電圧ＦＥＴよりかなり大きいチップ領域を要求する。図２に示される実施形態では、ソースフォロワドライバ５８中の高電圧カスケードトランジスタ４８および５２は、信号のオンになる相およびオフになる相の間でのみ伝導し、そしてドライバが完全にオンになるとき出力駆動電流には寄与しない。主要ドライバ５６は、高い側のバスライン２０に対し電圧を、ソースフォロワＮＭＯＳトランジスタ４６をオフするに十分高く引き上げ、そして低い側のバスライン２２の電圧を、ソースフォロワＰＭＯＳトランジスタ５２をオフにするに十分低く引き下げる。結果として、高電圧カスケードトランジスタ４８および５４を通る電流は、完全なオン状態の間ではゼロに落ちる。高電圧カスケードトランジスタ４８および５４に供された相当のチップ領域は、コモンモード電圧変動を抑制する点で利益を生むが、完全にオン状態ではトランジスタの駆動電流には寄与しない。
【００３６】
図３の実施形態は、ソースフォロワＮＭＯＳトランジスタ４６とアンチパラレルであるコモンソースＰＭＯＳトランジスタ６６を加えることにより、そしてソースフォロワＰＭＯＳトランジスタ５２とアンチパラレンであるコモンソースＮＭＯＳトランジスタ６８を加えることにより、トランスミッタの面積効率を改善する。トランジスタ６６および６８のゲートは、主要ドライバ出力トランジスタ１６および１８とパラレルに主要ドライバゲートドライバ１４によってそれぞれ駆動される。トランジスタ６６および６８は、主要ドライバトランジスタ１６および１８と同じ時間でオンおよびオフし、そして高電圧カスケードトランジスタ４８および５４を通じて電流を伝導する。それらは、主要ドライバトランジスタとパラレルにコモンソース構成に接続されているので、それらのゲート対ソースコントロール電圧は、バスライン２０および２２上の電圧とは独立である。トランジスタ６６および６８は、バスライン２０が高く引き上げられ、そしてバスライン２２が低く引き下げられるとき、これらバス上の電圧がソースフォロワトランジスタ４６および５２をオフにするときでさえ、トランジスタ４８および５４を通じて電流を伝導し続ける。高電圧トランジスタ５４および４８は、ここで完全にオン状態にあるトランスミッタの駆動強度に寄与するので、主要ドライバトランジスタ１６および１８のサイズは低減され得、その一方、図２に示される実施形態と同じ出力駆動電流を達成する。
【００３７】
図４は、本発明の第３の実施形態を示し、これは、図３の回路よりシンプルな回路で、図２の実施形態と比較して、ドライバ領域を低減するために使用され得る。この実施形態では、図３中の主要ドライバ１４の高電圧トランジスタ１６および１８は完全になくされ、そして完全にオン状態の駆動電流は、コモン−ソース低電圧トランジスタ６６および６８、ならびにそれらに付随するオブションの高電圧カスケードトランジスタ４８および５４を通って流れる。これは、図３に示される実施形態と比較して回路を単純にし、その一方、オン状態出力電流を駆動するために高電圧カスケードトランジスタ４８および５４を完全に利用するその利点のいくつかを維持する。しかし、これらコモンソーストランジスタ６６および６８、ならびに高電圧カスケードトランジスタ４８および５４は、図３中のそれらの相当物より有意により大きくされなければならない。なぜなら、それは、ここで、主要ドライバトランジスタ１６および１８の不在下で十分な出力電流を駆動しなければならないからである。全ＦＥＴ面積は、図２の実施形態より小さくてもよく、その高電圧カスケードトランジスタ４８および５４の効率的でない使用で、しかし、全トランジスタ面積は、図３の実施形態におけるより大きくなるかも知れない。なぜなら、トランジスタ６８および５４、ならびにトランジスタ６６および４８のシリーズ組み合わせは、図３中の主要ドライバ１４で使用されている単一のトランジスタ１８およびトランジスタ１６より、単位面積あたりより高い抵抗を有するからである。
【００３８】
別の実施形態では、状態間の遷移の間のコモンモード電圧変動を低減する類似の利点が、ソースフォロワドライバが主要ドライバＦＥＴＳと同時にスイッチされる場合に達成される。なぜなら、ソースフォロワドライバの低インピーダンスがバスラインに対するスイッチング影響に優越するからである。しかし、そのような種々のＦＥＴの遷移の正確なタイミングは実際の回路では比較的困難である。従って、そのような実施形態では、遅延回路６０および６２は必要ではない。
【００３９】
本発明の特定の実施形態を示し、そして説明したが、変更物および改変物が、本発明から逸脱することなく、そのより広い局面でなされ得ることは当業者に明らかである。添付の請求項は、それらの範囲内にすべてのそのような変更物および改変物を、本発明の真実の思想および範囲内に入るとして包含する。
【図１】
2016072974.tif 000003
【図２】
2016072974.tif 000004
【図３】
2016072974.tif 000005
【図４】
2016072974.tif 000006