(57)【要約】      （修正有）【課題】各素子及び各配線を適切にレイアウトし、電源配線を簡略化して発振やスプリアスを抑制した高周波増幅器を提供する。【解決手段】高周波増幅器１は、第１及び第２端子１１，１６と、第１〜第４整合回路３１〜３４と、第１及び第２トランジスタ２１，２２とを持つ。第１トランジスタは、第１端子に入力された高周波信号を増幅する。第２トランジスタは、第１トランジスタの出力信号を少なくとも第２整合回路とキャパシタ５２と第３整合回路とを介して入力して増幅する。第２端子は、第２トランジスタの出力信号を第４整合回路を介して出力する。第１端子と、第１整合回路と、第１トランジスタと、第２整合回路とが、この並びで、整列して配置される。第３整合回路と、第２トランジスタと、第４整合回路と、第２端子とが、この並びで、第１端子、第１整合回路、第１トランジスタ及び第２整合回路が整列する列と並列に整列して配置される。【選択図】図１
2016019068.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と、
第１整合回路と、
前記第１端子に入力された高周波信号を前記第１整合回路を介して入力して増幅する第１トランジスタと、
前記第１トランジスタの出力に接続された第２整合回路と、
第３整合回路と、
前記第１トランジスタの出力信号を少なくとも前記第２整合回路とキャパシタと前記第３整合回路とを介して入力して増幅する第２トランジスタと、
前記第２トランジスタの出力に接続された第４整合回路と、
前記第２トランジスタの出力信号を前記第４整合回路を介して出力する第２端子と
を備え、
前記第１端子と、前記第１整合回路と、前記第１トランジスタと、前記第２整合回路とが、この並びで、整列して配置され、
前記第３整合回路と、前記第２トランジスタと、前記第４整合回路と、前記第２端子とが、この並びで、前記第１端子、前記第１整合回路、前記第１トランジスタ及び前記第２整合回路が整列する列と並列に整列して配置された
高周波増幅器。
【請求項２】
前記第１トランジスタの入力に第１バイアスを供給するための第３端子と、
前記第１トランジスタの出力に第１電圧を供給するための第４端子と、
前記第２トランジスタの入力に第２バイアスを供給を入力するための第５端子と、
前記第２トランジスタの出力に第２電圧を供給するための第６端子と
をさらに備え、
前記第１端子、前記第３端子及び前記第５端子が、前記第１端子、前記第１整合回路、前記第１トランジスタ及び前記第２整合回路が整列する列に対して略垂直方向に整列し、
前記第４端子、前記第６端子及び前記第２端子が、前記第１端子、前記第１整合回路、前記第１トランジスタ及び前記第２整合回路が整列する列に対して略垂直方向に整列する
請求項１に記載の高周波増幅器。
【請求項３】
前記第１トランジスタの入力に第１バイアスを供給するとともに前記第２トランジスタの入力に第２バイアスを供給するための第３端子と、
前記第１トランジスタの出力に第１電圧を供給するとともに前記第２トランジスタの出力に第２電圧を供給するための第４端子と
をさらに備え、
前記第１端子及び前記第３端子が、前記第１端子、前記第１整合回路、前記第１トランジスタ及び前記第２整合回路が整列する列に対して略垂直方向に整列し、
前記第４端子及び前記第２端子が、前記第１端子、前記第１整合回路、前記第１トランジスタ及び前記第２整合回路が整列する列に対して略垂直方向に整列する
請求項１に記載の高周波増幅器。
【請求項４】
前記第１トランジスタの出力信号を前記第２トランジスタへ入力するための回路が、接地部材をまたぎ曲がって形成されている
請求項１から３のいずれか１項に記載の高周波増幅器。
【請求項５】
前記第１端子及び前記第２端子が、請求項１から４のいずれか１項に記載の高周波増幅器を構成する集積回路又はパッケージの対角方向の２つの角の近傍に、それぞれ配置されている
請求項１から４のいずれか１項に記載の高周波増幅器。
【請求項６】
前記第１端子と、前記第１整合回路と、前記第１トランジスタと、前記第２整合回路と、前記第３整合回路と、前記第２トランジスタと、前記第４整合回路と、前記第２端子とが、マイクロ波モノリシック集積回路に含まれている
請求項１から５のいずれか１項に記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波増幅器に関する。
【背景技術】
【０００２】
多段型増幅器は、縦続接続した複数の増幅回路を備える。高周波増幅器を多段型増幅器で構成する場合、各段の増幅回路は例えば１つのトランジスタと入力整合回路と出力整合回路とを用いて構成することができる。このような構成の多段型の高周波増幅器には、次のような課題がある。
【０００３】
すなわち、多段型の高周波増幅器では、各段の増幅回路に対して、入力にバイアスを供給する電源配線と、出力に所定の電圧を供給する電源配線とが接続される。バイアスは例えば負の電圧又は正の低電圧（例えば±５Ｖ）である。他方出力に供給される電圧は例えば正の高電圧（例えば＋２４Ｖ）である。複数の異なる電圧は例えば複数の外部端子から供給される。各段に対して複数の異なる電源を供給する場合、電源配線が複雑化する。
【０００４】
また、通常、各段の増幅回路は入力インピーダンスが高く、入力電流は小さい。他方、出力には大きな電流が流れる。そのため、後段の増幅回路の出力近傍に前段の増幅回路への入力配線が配置されると、高周波電流の結合が発生し、後段の出力に流れる高周波電流が前段の増幅回路の入力へ流入する可能性が生じる。この電流の流入は、高周波増幅器においてスプリアスや発振を発生させる原因となる。
【０００５】
一方、各段の増幅回路の入出力には整合回路が配置される。このため複数の入力又は出力の整合回路を効率的に配置することが求められる。
【０００６】
多段型の高周波増幅器では以上の事情を考慮した各素子及び各配線の適切なレイアウトにしないと、電源配線が複雑になり、発振やスプリアスを発生させてしまうという課題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−３３６１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、各素子及び各配線を適切にレイアウトして、電源配線を簡略化でき発信やスプリアスを抑制した高周波増幅器を提供することである。
【課題を解決するための手段】
【０００９】
実施形態の高周波増幅器は、第１端子と、第１整合回路と、第１トランジスタと、第２整合回路と、第３整合回路と、第２トランジスタと、第４整合回路と、第２端子とを持つ。第１トランジスタは、第１端子に入力された高周波信号を第１整合回路を介して入力して増幅する。第２整合回路は、第１トランジスタの出力に接続される。第２トランジスタは、第１トランジスタの出力信号を少なくとも第２整合回路とキャパシタと第３整合回路とを介して入力して増幅する。第４整合回路は、第２トランジスタの出力に接続される。第２端子は、第２トランジスタの出力信号を第４整合回路を介して出力する。第１端子と、第１整合回路と、第１トランジスタと、第２整合回路とが、この並びで、整列して配置される。第３整合回路と、第２トランジスタと、第４整合回路と、第２端子とが、この並びで、第１端子、第１整合回路、第１トランジスタ及び第２整合回路が整列する列と並列に整列して配置される。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態の高周波増幅器を示す配置図。
【図２】第２の実施形態の高周波増幅器を示す配置図。
【図３】第３の実施形態の高周波増幅器を示す配置図。
【図４】第４の実施形態の高周波増幅器を示す配置図。
【発明を実施するための形態】
【００１１】
以下、実施形態の高周波増幅器を、図面を参照して説明する。
【００１２】
（第１の実施形態）
図１は第１の実施形態の高周波増幅器１の各構成要素の接続関係と平面上の配置例とを模式的に示した配置図である。図１に示した高周波増幅器１は、２つの増幅回路を多段接続した多段型の増幅器である。図１に示した高周波増幅器１は、集積回路２と、パッケージ３と、端子１１、１２、１３、１４、１５及び１６とを備える。集積回路２は、トランジスタ２１及び２２と、整合回路３１、３２、３３及び３４と、抵抗器４１及び４２と、キャパシタ５１、５２及び５３と、インダクタ６１及び６２とを備える。なお、高周波増幅器１の回路のグランドは次のように外部の図示していない電源回路等と接続することができる。すなわち、例えばパッケージ３の一部又は全部を金属で形成する。そして、パッケージ３の金属部を回路のグランドに接続することで、パッケージ３を介して回路のグランドを外部に接続することができる。また、パッケージ３は、プラスチック、セラミック等で形成してもよく、この場合、別途パッケージ３に図示していないグランド端子を設けて回路のグランドを外部と接続してもよい。グランド端子は、１つでもよいし、複数でもよい。また、グランド端子を複数設ける場合には、パッケージ３の複数の側面にグランド端子を分けて設けることができる。
【００１３】
図１に示した高周波増幅器１では、端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、左から右にこの並びで、整列して配置されている。図１に示した例では、端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、概ね直線状に整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、端子１６とが、左から右にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に概ね直線状に整列して配置されている。また、端子１１と、端子１２と、端子１３とが、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４と、端子１５と、端子１６とが、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。
【００１４】
集積回路２は、マイクロ波ハイブリッド集積回路又はマイクロ波モノリシック集積回路である。マイクロ波ハイブリッド集積回路は、１又は複数の回路基板を用いて、回路基板上又はパッケージ３上に、トランジスタ等の能動素子と、抵抗器、キャパシタ、インダクタ等の受動素子と、配線とからなる高周波回路を形成する。マイクロ波モノリシック集積回路は、１チップの半導体基板を用いて、トランジスタ等の能動素子と、抵抗器、キャパシタ、インダクタ等の受動素子と、配線とからなる高周波回路を形成する。
【００１５】
パッケージ３は、集積回路２を封止する構成である。端子１１〜１６は、集積回路２と外部との間の電気的な接続を提供する構成である。端子１１〜１６は、パッケージ３と一体に形成されていてもよいし、パッケージ３とは別の構成であってもよい。端子１１〜１６は、例えば、リードフレーム、導波管、同軸端子、ボンディングパッド、ハンダバンプ、金バンプ等として構成することができる。端子１１〜１６は、すべて同一の形状であってもよいし、一部又は全部が互いに異なる形状であってもよい。
【００１６】
トランジスタ２１及び２２は、ＦＥＴ（電界効果トランジスタ）である。トランジスタ２１は、ゲートを整合回路３１の出力に接続し、ドレインを整合回路３２の入力に接続し、そして、ソースをグランドに接続する。トランジスタ２１のゲートには、端子１１に入力された高周波信号がキャパシタ５１及び整合回路３１を介して入力される。また、トランジスタ２１のゲートには、端子１２に入力されたバイアス（第１バイアス）が抵抗器４１及び整合回路３１を介して供給される。また、トランジスタ２１のドレインには、端子１４に入力されたドレイン電圧（第１電圧）がインダクタ６１及び整合回路３２を介して供給される。トランジスタ２１は、端子１１に入力された高周波信号をキャパシタ５１及び整合回路３１を介して入力して増幅し、増幅した信号をドレインから整合回路３２へ出力する。トランジスタ２１を用いた増幅回路が入力段の増幅回路である。
【００１７】
一方、トランジスタ２２は、ゲートを整合回路３３の出力に接続し、ドレインを整合回路３４の入力に接続し、そして、ソースをグランドに接続する。トランジスタ２２のゲートには、トランジスタ２１のドレインから出力された高周波信号が整合回路３２とキャパシタ５２と整合回路３３とを介して入力される。また、トランジスタ２２のゲートには、端子１３に入力されたバイアス（第２バイアス）が抵抗器４２及び整合器３３を介して供給される。また、トランジスタ２２のドレインには、端子１５に入力されたドレイン電圧（第２電圧）がインダクタ６２及び整合回路３４を介して供給される。トランジスタ２２は、トランジスタ２１の出力信号を整合回路３２とキャパシタ５２と整合回路３３とを介して入力して増幅し、増幅した信号をドレインから整合回路３４へ出力する。トランジスタ２２を用いた増幅回路が出力段の増幅回路である。トランジスタ２２のドレイン出力は、整合回路３４とキャパシタ５３とを介して端子１６から出力される。
【００１８】
整合回路３１、３２、３３及び３４は、インダクタ、キャパシタ等の受動素子から構成される。整合回路３１は、トランジスタ２１のゲート入力におけるインピーダンスを整合するための入力整合回路である。整合回路３２は、トランジスタ２１のドレイン出力におけるインピーダンスを整合するための出力整合回路である。整合回路３３は、トランジスタ２２のゲート入力におけるインピーダンスを整合するための入力整合回路である。整合回路３４は、トランジスタ２２のドレイン出力におけるインピーダンスを整合するための出力整合回路である。また、キャパシタ５１、５２及び５３は直流分を遮断する。また、インダクタ６１及び６２は交流分を遮断する。
【００１９】
端子１１は、キャパシタ５１を介して整合回路３１の入力へ接続される。端子１２は、抵抗器４１を介して整合回路３１の入力へ接続される。端子１３は、抵抗器４２を介して整合回路３３の入力へ接続される。端子１４は、インダクタ６１を介して整合回路３２の出力へ接続される。端子１５は、インダクタ６２を介して整合回路３４の出力へ接続される。端子１６は、キャパシタ５３を介して整合回路３４へ接続される。また、整合回路３２の出力は、キャパシタ５２を介して整合回路３３の入力へ接続される。
【００２０】
図１に示した第１の実施形態の高周波増幅器１では、高周波信号の入力端子である端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、この並びで、整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、高周波信号の出力端子である端子１６とが、この並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に整列して配置されている。この構成では、図１に示したように、トランジスタ２１のゲートに高周波信号を入力するための端子１１と、トランジスタ２２のドレインから出力された高周波信号を出力するための端子１６とを、容易に集積回路２及びパッケージ３の異なる側へ分離して配置することができる。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって、高周波出力端子からのゲート入力への結合を小さく抑えることができる。
【００２１】
さらに、図１に示した第１の実施形態の高周波増幅器１では、高周波信号の入力端子である端子１１側に、トランジスタ２１のゲートにバイアスを供給するための端子１２と、トランジスタ２２のゲートにバイアスを供給するための端子１３とが配置される。また、集積回路２及びパッケージ３の反対側に位置する高周波信号の出力端子である端子１６側に、トランジスタ２１のドレインに電圧を供給するための端子１４と、トランジスタ２２のドレインに電圧を供給するための端子１５とが配置される。ここで、端子１１、１２及び１３が、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４、１５及び１６が、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。したがって、トランジスタ２１又は２２の各ゲートに接続される素子、配線又は端子１１〜１３と、トランジスタ２１又は２２の各ドレインに接続される素子、配線又は端子１４〜１６との間の距離を大きくとりやすい。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって電源配線が簡略化でき、高周波出力端子からのゲート入力への結合を小さく抑えることができる。また、図１に示した第１の実施形態の高周波増幅器１では、高周波信号の入力端子である端子１１と、高周波信号の出力端子である端子１６とを、集積回路２又はパッケージ３の対角方向の２つの角の近傍にそれぞれ配置している。したがって、両端子間の距離を容易に大きくすることができ、結合を小さく抑えることができる。
【００２２】
（第２の実施形態）
図２は第２の実施形態の高周波増幅器１ａの各構成要素の接続関係と平面上の配置例とを模式的に示した配置図である。なお、図２において図１に示したものと同一の構成には同一の符号を付けて説明を省略する。図２に示した高周波増幅器１ａは、３つの増幅回路を多段接続した多段型の増幅器である。図２に示した高周波増幅器１ａは、図１に示した高周波増幅器１に対して次の構成が追加されている。すなわち、図２に示した高周波増幅器１ａは、図１に示した高周波増幅器１と比較して、端子１７及び１８と、トランジスタ２３と、整合回路３５及び３６と、抵抗器４３と、キャパシタ５４と、インダクタ６３とを新たに備える。
【００２３】
トランジスタ２３は、ＦＥＴである。トランジスタ２３は、ゲートを整合回路３５の出力に接続し、ドレインを整合回路３６の入力に接続し、そして、ソースをグランドに接続する。トランジスタ２３のゲートには、トランジスタ２１のドレインから出力された高周波信号が整合回路３２とキャパシタ５４と整合回路３５とを介して入力される。また、トランジスタ２３のゲートには、端子１７に入力されたバイアスが抵抗器４３及び整合回路３５を介して供給される。また、トランジスタ２３のドレインには、端子１８に入力されたドレイン電圧がインダクタ６３及び整合回路３６を介して供給される。トランジスタ２３は、トランジスタ２１のドレインから出力された高周波信号を整合回路３２とキャパシタ５４と整合回路３５とを介して入力して増幅し、増幅した信号をドレインから整合回路３６へ出力する。トランジスタ２３のドレインから出力された高周波信号は、整合回路３６とキャパシタ５２と整合回路３３とを介してトランジスタ２２のゲートへ入力される。トランジスタ２２は、ゲートへ入力された高周波信号を増幅し、増幅した信号をドレインから整合回路３４へ出力する。トランジスタ２１を用いた増幅回路が入力段の増幅回路である。トランジスタ２３を用いた増幅回路が中段の増幅回路である。そして、トランジスタ２２を用いた増幅回路が出力段の増幅回路である。
【００２４】
整合回路３５及び３６は、インダクタ、キャパシタ等の受動素子から構成される。整合回路３５は、トランジスタ２３のゲート入力におけるインピーダンスを整合するための入力整合回路である。整合回路３６は、トランジスタ２３のドレイン出力におけるインピーダンスを整合するための出力整合回路である。
【００２５】
図２に示した高周波増幅器１ａでは、端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、左から右にこの並びで、概ね直線状に整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、端子１６とが、左から右にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に概ね直線状に整列して配置されている。さらに、端子１７と、整合回路３５と、トランジスタ２３と、整合回路３６とが、左から右にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に概ね直線状に整列して配置されている。また、端子１１と、端子１２と、端子１７と、端子１３とが、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４と、端子１８と、端子１５と、端子１６とが、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。
【００２６】
図２に示した第２の実施形態の高周波増幅器１ａでは、高周波信号の入力端子である端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、この並びで、整列して配置されている。また、端子１７と、整合回路３５と、トランジスタ２３と、整合回路３６とが、この並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、高周波信号の出力端子である端子１６とが、この並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に整列して配置されている。この構成では、図２に示したように、トランジスタ２１のゲートに高周波信号を入力するための端子１１と、トランジスタ２２のドレインから出力された高周波信号を出力するための端子１６とを、容易に集積回路２及びパッケージ３の異なる側へ分離して配置することができる。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、端子１７からトランジスタ２３のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって、高周波出力端子からの各ゲート入力への結合を小さく抑えることができる。
【００２７】
さらに、図２に示した第２の実施形態の高周波増幅器１ａでは、高周波信号の入力端子である端子１１側に、トランジスタ２１のゲートにバイアスを供給するための端子１２と、トランジスタ２３のゲートにバイアスを供給するための端子１７と、トランジスタ２２のゲートにバイアスを供給するための端子１３とが配置される。また、集積回路２及びパッケージ３の反対側の高周波信号の出力端子である端子１６側に、トランジスタ２１のドレインに電圧を供給するための端子１４と、トランジスタ２３のドレインに電圧を供給するための端子１８と、トランジスタ２２のドレインに電圧を供給するための端子１５とが配置される。ここで、端子１１と、端子１２と、端子１７と、端子１３とが、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４と、端子１８と、端子１５と、端子１６とが、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。したがって、トランジスタ２１、２３又は２２の各ゲートに接続される素子、配線又は端子１１、１２、１７若しくは１３と、トランジスタ２１、２３又は２２の各ドレインに接続される素子、配線又は端子１４、１８、１５若しくは１６との間の距離を大きくとりやすい。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、端子１７からトランジスタ２３のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって電源配線が簡略化でき、高周波出力端子からの各ゲート入力への結合を小さく抑えることができる。また、図２に示した第２の実施形態の高周波増幅器１ａでは、高周波信号の入力端子である端子１１と、高周波信号の出力端子である端子１６とを、集積回路２又はパッケージ３の対角方向の２つの角の近傍にそれぞれ配置している。したがって、両端子間の距離を容易に大きくすることができる。
【００２８】
（第３の実施形態）
図３は第３の実施形態の高周波増幅器１ｂの各構成要素の接続関係と平面上の配置例とを模式的に示した配置図である。なお、図３において図１に示したものと同一の構成には同一の符号を付けて説明を省略する。図３に示した高周波増幅器１ｂは、２つの増幅回路を多段接続した多段型の増幅器である。図３に示した高周波増幅器１ｂは、図１に示した高周波増幅器１と比較して次の点が異なる。すなわち、図３に示した高周波増幅器１ｂでは、図１に示した高周波増幅器１と比較して、端子１２と端子１５とが省略されている。また、端子１３は抵抗器４２に加えて抵抗器４１に接続されている。また、端子１４はインダクタ６１に加えてインダクタ６２に接続されている。
【００２９】
図３に示した高周波増幅器１ｂでは、トランジスタ２１のゲートへ、端子１３に入力されたバイアスが抵抗器４１及び整合回路３１を介して供給される。また、トランジスタ２２のゲートへ、端子１３に入力されたバイアスが抵抗器４２及び整合回路３３を介して供給される。また、トランジスタ２１のドレインには、端子１４に入力されたドレイン電圧がインダクタ６１及び整合回路３２を介して供給される。また、トランジスタ２２のドレインには、端子１４に入力されたドレイン電圧がインダクタ６２及び整合回路３４を介して供給される。
【００３０】
図３に示した高周波増幅器１ｂでは、端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、左から右にこの並びで、概ね直線状に整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、端子１６とが、左から右にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に概ね直線状に整列して配置されている。また、端子１１と、端子１３とが、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４と、端子１６とが、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。
【００３１】
図３に示した第３の実施形態の高周波増幅器１ｂでは、高周波信号の入力端子である端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、この並びで、整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、高周波信号の出力端子である端子１６とが、この並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に整列して配置されている。この構成では、図３に示したように、トランジスタ２１のゲートに接続される端子１１と、トランジスタ２２のドレインに接続される端子１６とを、容易に集積回路２及びパッケージ３の異なる側へ分離して配置することができる。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって、高周波出力端子からのゲート入力への結合を小さく抑えることができる。
【００３２】
さらに、図３に示した第３の実施形態の高周波増幅器１ｂでは、高周波信号の入力端子である端子１１側に、トランジスタ２１及び２２の各ゲートにバイアスを供給するための端子１２が配置される。また、集積回路２及びパッケージ３の反対側の高周波信号の出力端子である端子１６側に、トランジスタ２１及び２２の各ドレインに電圧を供給するための端子１４が配置される。ここで、端子１１と、端子１２とが、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４と、端子１６とが、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。したがって、トランジスタ２１又は２２の各ゲートに接続される素子、配線又は端子１１若しくは１２と、トランジスタ２１又は２２の各ドレインに接続される素子、配線又は端子１４若しくは１６との間の距離を大きくとりやすい。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって電源配線が簡略化でき、高周波出力端子からのゲート入力への結合を小さく抑えることができる。また、図３に示した第３の実施形態の高周波増幅器１ｂでは、高周波信号の入力端子である端子１１と、高周波信号の出力端子である端子１６とを、集積回路２又はパッケージ３の対角方向の２つの角の近傍にそれぞれ配置している。したがって、両端子間の距離を容易に大きくすることができる。
【００３３】
また、図３に示した第３の実施形態の高周波増幅器１ｂでは、トランジスタ２１及び２２の各ゲートへバイアスを供給するための端子を共通化することができる。また、トランジスタ２１及び２２の各ドレインへドレイン電圧を供給する端子をための共通化することができる。
【００３４】
（第４の実施形態）
図４は第４の実施形態の高周波増幅器１ｃの構成要素の配置例を模式的に示した平面図である。図４において図１に示したものと同一の構成には同一の符号を付けて説明を省略する。図４に示した第４の実施形態の高周波増幅器１ｃは、集積回路２がマイクロ波ハイブリッド集積回路として構成されている。また、パッケージ３が金属で構成されていて、グランド端子を兼ねている。パッケージ３において、図４に示した集積回路２の搭載面３ａが金属のグランド面である。図４に示した第４の実施形態の高周波増幅器１ｃの回路構成は、図１に示した第１の実施形態の高周波増幅器１と同一である。ただし、図４では、高周波増幅器１ｃの回路構成要素のうち、トランジスタ２１及び２２と、整合回路３１、３２、３３及び３４とを示している。集積回路２は、回路基板７１と、回路基板７２と、回路基板７３とを備える。回路基板７１、７２及び７３は、例えばセラミック基板を用いて構成される。回路基板７１、７２及び７３は、パッケージ３に固定されている。
【００３５】
図４に示した高周波増幅器１ｃでは、トランジスタ２１及び２２がパッケージ３上に固定されている。トランジスタ２１及び２２の各ソースはパッケージ３に電気的に接続されている。トランジスタ２１のゲートに接続される整合回路３１と、トランジスタ２２のゲートに接続される整合回路３３とは、回路基板７１を用いて構成されている。また、トランジスタ２１のドレインに接続される整合回路３２と、トランジスタ２２のドレインに接続される整合回路３４とは、回路基板７２を用いて構成されている。なお、整合回路３１、３２、３３及び３４は、インダクタ、キャパシタ等の複数の受動素子を用いて構成されるが、図４に示した矩形形状は各整合回路の配置位置と配置面積とを概略的に示したものである。
【００３６】
また、整合回路３２から整合回路３３への接続回路８１が、回路基板７１、回路基板７３及び回路基板７２を用いて形成されている。接続回路８１は、トランジスタ２１の出力信号を整合回路３２、３３等を介してトランジスタ２２へ入力するための回路である。接続回路８１は、図１に示したキャパシタ５２と、整合回路３２の出力からキャパシタ５２までの接続配線と、キャパシタ５２から整合回路３３の入力までの接続配線とを含む。接続回路８１が含む各接続配線は、例えばマイクロストリップラインで構成したり、ワイヤ・ボンディングを用いて構成したりすることができる。なお、キャパシタ５２は、回路基板７１、回路基板７２又は回路基板７３のいずれか１つに構成してもよいし、複数に分割して構成してもよい。接続回路８１は、接地部材であるパッケージ３をまたぎＳ字状に折れ曲がって形成されている。
【００３７】
また、図４に示した高周波増幅器１ｃでは、上記各実施形態と同様、端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、左から右にこの並びで、概ね直線状に整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、端子１６とが、左から右にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に概ね直線状に整列して配置されている。また、端子１１と、端子１２と、端子１３とが、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４と、端子１５と、端子１６とが、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。
【００３８】
図４に示した第４の実施形態の高周波増幅器１ｃでは、高周波信号の入力端子である端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、この並びで、整列して配置されている。また、整合回路３３と、トランジスタ２２と、整合回路３４と、高周波信号の出力端子である端子１６とが、この並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に整列して配置されている。この構成では、図４に示したように、トランジスタ２１のゲートに接続される端子１１と、トランジスタ２２のドレインに接続される端子１６とを、容易に集積回路２及びパッケージ３の異なる側へ分離して配置することができる。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって、高周波出力端子からのゲート入力への結合を小さく抑えることができる。
【００３９】
また、図４に示した第４の実施形態の高周波増幅器１ｃでは、高周波信号の入力端子である端子１１側に、トランジスタ２１のゲートにバイアスを供給するための端子１２と、トランジスタ２２のゲートにバイアスを供給するための端子１３とが配置される。また、集積回路２及びパッケージ３の反対側の高周波信号の出力端子である端子１６側に、トランジスタ２１のドレインに電圧を供給するための端子１４と、トランジスタ２２のドレインに電圧を供給するための端子１５とが配置される。ここで、端子１１と、端子１２と、端子１３とが、集積回路２及びパッケージ３の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。また、端子１４と、端子１５と、端子１６とが、集積回路２及びパッケージ３の反対側の一側面に沿って上から下にこの並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列とほぼ垂直方向に整列している。したがって、トランジスタ２１又は２２の各ゲートに接続される素子、配線又は端子１１〜１３と、トランジスタ２１又は２２の各ドレインに接続される素子、配線又は端子１４〜１６との間の距離を大きくとりやすい。また、端子１１からトランジスタ２１のゲートまでの距離を短くしやすい。また、トランジスタ２２のドレインから端子１６までの距離を短くしやすい。これによって電源配線が簡略化でき、高周波出力端子からのゲート入力への結合を小さく抑えることができる。また、図４に示した第４の実施形態の高周波増幅器１ｃでは、高周波信号の入力端子である端子１１と、高周波信号の出力端子である端子１６とを、集積回路２又はパッケージ３の対角方向の２つの角の近傍にそれぞれ配置している。したがって、両端子間の距離を容易に大きくすることができる。
【００４０】
さらに、本実施形態では、接続回路８１が接地部材であるパッケージ３をまたいでＳ字状に折れ曲がって形成されている。すなわち、ドレイン側に接続される素子又は配線と、ゲート側に接続される素子又は配線との間にグランド電位である接地部材を挟むことで、接地部材によってドレイン側とゲート側とを分離している。これによって、ドレイン側とゲート側との結合をさらに低く抑えることができる。
【００４１】
以上説明した少なくともひとつの実施形態によれば、端子１１と、整合回路３１と、トランジスタ２１と、整合回路３２とが、この並びで、整列して配置され、また、整合回路３３と、トランジスタ２２と、整合回路３４と、端子１６とが、この並びで、端子１１、整合回路３１、トランジスタ２１及び整合回路３２が整列する列と並列に整列して配置された構成を持つことにより、各素子及び各配線を適切にレイアウトすることができる。
【００４２】
なお、各実施形態では、次のような変更が可能である。例えばトランジスタ２１〜２３は、ＦＥＴに代えて、バイポーラトランジスタとすることができる。バイポーラトランジスタを用いる場合、以上の説明及び図示した構成において、ゲート、ドレイン及びソースは、ベース、コレクタ及びエミッタに代わる。
【００４３】
また、図４に示した第４の実施形態の高周波増幅器１ｃは次のように変更することができる。すなわち、図４では、整合回路３２から整合回路３３までの接続回路８１がまたぐ接地部材は、グランドに接続されたパッケージ３である。接地部材は、これに限らず、グランドの配線パターン、マイクロストリップライン等としてもよい。また、図４に示した第４の実施形態の高周波増幅器１ｃは、集積回路２をマイクロ波ハイブリッド集積回路としているが、マイクロ波モノリシック集積回路としてもよい。マイクロ波モノリシック集積回路とする場合、半導体基板上で、各端子、各トランジスタ、各整合回路を、図４に示したように配置する。この場合、マイクロ波モノリシック集積回路において接続回路８１がまたぐ接地部材は、配線パターンとすることができる。また、各端子は、ワイヤ・ボンディング用のパッド、ハンダバンプ、金バンプ等で構成することができる。また、図１及び図３に示した第１及び第３の実施形態においても、整合回路３２の出力をキャパシタ５２を介して整合回路３３へ入力する回路を、グランド電位の接地部材をまたいで折れ曲げて形成することができる。また、図２に示した第２の実施形態においては、整合回路３２の出力をキャパシタ５４を介して整合回路３５へ入力する回路と、整合回路３６の出力をキャパシタ５２を介して整合回路３３へ入力する回路とを、グランド電位の接地部材をまたいで折れ曲げて形成することができる。
【００４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４５】
１、１ａ、１ｂ、１ｃ…高周波増幅器、２…集積回路、３…パッケージ、１１…端子（第１端子）、１２…端子（第３端子）、１３…端子（第５端子）、１４…端子（第４端子）、１５…端子（第６端子）、１６…端子（第２端子）、１７…端子、１８…端子、２１…トランジスタ（第１トランジスタ）、２２…トランジスタ（第２トランジスタ）、２３  …トランジスタ、３１…整合回路（第１整合回路）、３２…整合回路（第２整合回路）、３３…整合回路（第３整合回路）、３４…整合回路（第４整合回路）、３５…整合回路、３６…整合回路、４１、４２、４３…抵抗器、５１、５２、５３、５４…キャパシタ、６１、６２、６３…インダクタ、７１、７２、７３…回路基板
【図１】
2016019068.tif 000003
【図２】
2016019068.tif 000004
【図３】
2016019068.tif 000005
【図４】
2016019068.tif 000006