(57)【要約】      （修正有）【課題】安価に製造することのできる矩形配列のキャビティを備えたポリマーフレームを製作する方法を提供する。【解決手段】有機マトリクスフレームワークを通してソケットを取り囲む有機マトリクスフレームワークによって規定されるチップソケット１２の配列１０の製造方法であって、チップソケット１２が、１００ミクロン未満の曲率半径を有するコーナーで出会う円滑な壁を備えた矩形である。それによって意図されたチップサイズへの各ソケット１２の緊密な適合を容易にし、コンパクトなチップパッケージング及び小型化を可能にする。【選択図】図１
2016111313.tif 000002
【特許請求の範囲】
【請求項１】
矩形キャビティの配列を規定するフレームワークであって、前記キャビティの各々が矩形チップを収容するためにあり、ポリマーマトリクスを有する誘電材料を備える前記フレームワーク。
【請求項２】
前記キャビティが実質的に矩形であり、かつ＋−２５ミクロンの許容誤差の範囲内で製作されることを特徴とする請求項１に記載のフレームワーク。
【請求項３】
前記キャビティの壁が、前記フレームワークに対して実質的に垂直であることを特徴とする請求項１に記載のフレームワーク。
【請求項４】
前記矩形キャビティのコーナーが、１００ミクロン未満の曲率半径を有することを特徴とする請求項１に記載のフレームワーク。
【請求項５】
前記矩形キャビティのコーナーが、５０ミクロン未満の曲率半径を有することを特徴とする請求項１に記載のフレームワーク。
【請求項６】
前記ポリマーマトリクスが、ポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混和物であることを特徴とする請求項１に記載のフレームワーク。
【請求項７】
前記誘電材料が、前記ポリマーマトリクス内に埋め込まれるセラミックフィラーガラス、ファイバおよびビア柱の少なくとも１つを更に備えることを特徴とする請求項１に記載のフレームワーク。
【請求項８】
前記フレームワークの分断を補助するためにエッチングできる細長い犠牲銅セクショニング要素をさらに備える請求項１に記載のフレームワーク。
【請求項９】
前記細長い犠牲銅セクショニング要素が、フレームワークを形成するために互いに交差することを特徴とする請求項８に記載のフレームワーク。
【請求項１０】
前記キャビティが約０．９ｍｍｘ０．９ｍｍから約３１ｘ３１ｍｍまでの範囲の寸法を有することができることを特徴とする請求項１に記載のフレームワーク。
【請求項１１】
５０ミクロンから３００ミクロンの範囲の深さを有する請求項１に記載のフレームワーク。各キャビティが、その中に配置されるべき前記チップの高さを少なくとも１０ミクロン超える深さを有することを特徴とする請求項１に記載のフレームワーク。
【請求項１２】
各キャビティが、その中に配置されるべき前記チップの高さを２０−５０ミクロン超える深さを有することを特徴とする請求項１に記載のフレームワーク。
【請求項１３】
前記フレームワークが、機械的ツーリング、レーザーツーリングおよびウォータジェットツーリングの群から選ばれる技法によってダイシング可能であることを特徴とする請求項１に記載のフレームワーク。
【請求項１４】
誘電材料のプレート内にキャビティの配列を作り出すための方法であって、熱および圧力の下で金属スタブの犠牲配列の上に前記誘電材料のシートを加圧するステップ、そして次に、前記金属スタブをエッチング除去するステップを含む方法。
【請求項１５】
前記誘電材料が、ポリマーマトリクスを備えることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記誘電材料が、ガラスファイバを更に備えることを特徴とする請求項１４に記載の方法。
【請求項１７】
前記誘電材料が、前記ポリマーマトリクスによって含浸される編ガラスファイババンドルのプリプレグを備えることを特徴とする請求項１４に記載の方法。
【請求項１８】
前記金属スタブが、銅を備えることを特徴とする請求項１４に記載の方法。
【請求項１９】
請求項１４に記載の方法であって、前記金属スタブが：
（ｉ）バリアメタル基板上に連続的銅層を得るステップ；
（ｉｉ）フォトレジスト層を塗布するステップ；
（ｉｉｉ）前記フォトレジスト層をパターン化するステップ、および
（ｉｖ）前記パターン化されたフォトレジスト層をステンシルとして用いて、前記銅をエッチング除去するステップによって製作されることを特徴とする方法。
【請求項２０】
請求項１４に記載の方法であって、前記金属スタブが：
（ａ）バリアメタル基板の上にフォトレジスト層を塗布するステップ；
（ｂ）前記フォトレジスト層をパターン化するステップ；
（ｃ）前記パターン化されたフォトレジストに銅を電気メッキするステップ；
（ｄ）前記フォトレジストを除去するステップによって製作されることを特徴とする方法。
【請求項２１】
前記パターン化されたフォトレジスト層をステンシルとして用いて、前記銅をエッチング除去する曲率半径を有するコーナーで出会う実質的に平行した円滑な縁部を有することによって前記キャビティが特徴づけられることを特徴とする請求項１４に記載の方法。
【請求項２２】
前記キャビティのコーナーが、１００ミクロン未満の曲率半径を有することを特徴とする請求項１５に記載の方法。
【請求項２３】
前記キャビティのコーナーが、５０ミクロン未満の曲率半径を有することを特徴とする請求項１３に記載の方法。
【請求項２４】
前記キャビティの寸法が、＋−２５ミクロンの許容誤差の範囲内で形づくれることを特徴とする請求項１３に記載の方法。
【請求項２５】
銅ビアが、前記スタブと共に堆積されてかつ前記プレートの壁内に埋め込まれ、前記スタブとしてマスキングされる前記銅ビアが、エッチング除去されることを特徴とする請求項１４に記載の方法。
【請求項２６】
細長い銅セクショニング要素が、前記銅スタブおよびビアと共に堆積されてかつ前記プレートの前記壁内に埋め込まれることを特徴とする請求項２５に記載の方法。
【請求項２７】
前記ビアがシールドされる間、前記銅セクショニング要素がエッチング除去され、それによって前記プレートの分断を補助することを特徴とする請求項２６に記載の方法。
【請求項２８】
ポリマー樹脂および補強ファイバを備える誘電フレーム内に埋め込まれるチップであって、前記誘電フレームが、１００ミクロン未満の曲率半径によって特徴づけられる頂点で出会う突き出るファイバのない隣接する円滑な壁によって特徴づけられ、前記チップと前記周囲のフレームとの間の空間がフィラー材料によって充填されるチップ。
【請求項２９】
前記フィラー材料が、モールドコンパウンド、乾燥フィルムまたはプリプレグとして塗布されることを特徴とする請求項２５に記載のチップ。
【請求項３０】
前記誘電フレームが、銅ビアを更に備えることを特徴とする請求項２５に記載のチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、なかでもチップパッケージング用に用いられることができるポリマーフレーム、とりわけ埋め込みチップを目的とする。
【背景技術】
【０００２】
ますます複雑な電子構成部品の小型化に対するますますより大きな需要によって駆り立てられて、コンピュータおよび遠隔通信装置のような民生用電子機器が、より集積化されるようになっている。これは、誘電材料によって互いに電気的に絶縁される高密度の多数の導電層およびビアを有するＩＣ基板およびＩＣインターポーザのような支持構造体に対する要求を作り出した。
【０００３】
この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。
【０００４】
これらの要件を達成するための種々のアプローチのうち、層の間に相互接続ビアを作り出す１つの広く実現された製造技法が、メッキ技法によってその中に堆積される金属、通常銅によるその後の充填のために、その後置かれた誘電体基板中に最後の金属層まで通して穴開けするためにレーザーを使用する。ビアを作り出すこのアプローチは時には『ドリルアンドフィル』と称され、それによって作り出されるビアは、『ドリルアンドフィルビア』と称されることができる。
【０００５】
複数の欠点が、ドリルアンドフィルビアアプローチにはある。各ビアが別々に穴開けされる必要があるので、処理率が限定され、精巧な多ビアＩＣ基板およびインターポーザを製作するコストがひどく高くなる。大きな配列では、ドリルアンドフィル方法論によって互いに極めて近傍に異なるサイズおよび形状を有する高密度の高品質ビアを生成することは、困難である。さらに、レーザー穴開けされたビアは誘電材料の厚さを通して内部に粗い側壁およびテーパーを有する。このテーパリングは、ビアの有効径を減少させる。それはまた、特に超小型ビア径で前の導電性金属層に対する電気接触に悪影響を与え、それによって信頼性問題を引き起こすかもしれない。その上、側壁は穴をあけられる誘電体がポリマーマトリクス内にガラスまたはセラミックファイバを備える複合材料であるところでとりわけ粗く、および、この粗さは迷いインダクタンスに帰着するかもしれない。
【０００６】
穴開けされたビアホールの充填プロセスは、通常銅の電気メッキによって達成される。ドリル穴への電気メッキは陥凹形成に結びつく可能性があり、ここで、小さなクレータがビアの終端に生ずる。あるいは、ビアチャネルが、それが保持することができるより多くの銅で充填されるところでオーバフィルが起こる場合があり、および、周囲の材料の上に突き出る半球形の上面が作り出される。高密度基板およびインターポーザを製作する時必要に応じて、その後ビアを順に重ねてスタックする時、陥凹形成およびオーバフィルの両方が困難を作り出す傾向がある。さらに、理解されるであろうことは、特にそれらがインターポーザまたはＩＣ基板設計の同じ相互接続層内でより小型のビアに近接している時、大きなビアチャネルは均一に充填するのが困難であることである。
【０００７】
受け入れられるサイズおよび信頼性の範囲が時間とともに向上している。それでもやはり上記の欠点はドリルアンドフィル技術に固有であり、可能なビアサイズの範囲を限定すると予測される。レーザー穴開けが丸いビアチャネルを作り出すために最良であることが更に注意される。スロット形状のビアチャネルが理論的にレーザーミリングによって製作されることができるとはいえ、実際、製作されることができる幾何学形状の範囲はいくぶん限定され、および、与えられた支持構造体のビアは一般的に円柱形で実質的に同一である。
【０００８】
ドリルアンドフィルによるビアの製作は高価であり、および相対的に費用効果的な電気メッキプロセスを使用してそれによって銅によって作り出されるビアチャネルを均一に一貫して充填することは困難である。
【０００９】
複合誘電材料内にレーザー穴開けされたビアは、実用的に６０×１０−６ｍの最小直径に限定され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状同じく粗い側壁に苦しむ。
【００１０】
前述のレーザー穴開けの他の限定に加えて、異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積技法を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィルの典型的問題は悪化する。
【００１１】
ドリルアンドフィルアプローチの欠点の多くを克服する一代替案は、別名『パターンメッキ』技術を使用して、フォトレジスト内に作り出されるパターンに銅または他の金属を堆積することによってビアを製作することである。
【００１２】
パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がその上に堆積され、その後露光されてパターンを作り出し、かつシード層を露出させる溝を作るために選択的に除去される。ビア柱が、銅をフォトレジスト溝に堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料を平坦化するために使用され、それの一部を除去してビア柱の端部を露出し、そこで次の金属層を構築するためにそれによって接地に対する導電接続を可能にすることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。
【００１３】
以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層が基板の端部の上に堆積され、および、パターンがその中に現像される。現像されたフォトレジストのパターンが剥離され、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。
【００１４】
未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。平坦化の後、所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。
【００１５】
上記したパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に銅由来の『ビア柱』およびフィーチャ層として公知である。
【００１６】
理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力が高い信頼性を有するますますより小さい、より薄い、より軽いおよびより強力な製品を製作する方へ向けられるということである。厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板または『インターポーザ』内にますますより高い密度の構造体を作り出すために、ますますより小さい接続部のますますより多くの層が必要とされる。
【００１７】
メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化して平面性を達成するのを補助する。
【００１８】
高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内の金属ビアまたは種々の幾何学的形状および外形を有するビア柱フィーチャからなるパターンメッキまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はフィルムポリマーまたはファイバ強化ポリマーであることができる。一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができ、ビアは非円形形状を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ  Ｍｕｌｔｉｌａｙｅｒ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許内に記載されている。
【００１９】
例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載する。この方法は、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化し、その後ビアを終端することによって形成されることができる。この刊行物は、全体として本願明細書に引用したものとする。
【００２０】
Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅フィーチャおよびビアの交互層のスタックを備え、第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。
【００２１】
Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。
【００２２】
（特許文献１）、（特許文献２）および（特許文献３）内に記述されるビア柱技術は、非常に多数のビアが同時に電気メッキされる、大量生産に向く。上記したように、現在のドリルアンドフィルビアは、約６０ミクロンの実効最小直径を有する。対照的に、フォトレジストおよび電気メッキを用いるビア柱技術は、より高密度のビアが得られることを可能にする。わずか３０ミクロンの直径のビア直径が可能であり、種々のビア幾何学形状および形状が同じ層内に共に製作されることができる。
【００２３】
時間とともに、ドリルアンドフィル技術およびビア柱堆積の両方が更なる小型化ならびにより高密度のビアおよびフィーチャを伴う基板の製作を可能にすることが予測される。それにもかかわらず、おそらくビア柱技術の開発が競争力を維持するように見える。
【００２４】
基板は、チップが他の構成要素とインタフェースすることを可能にする。チップと基板との間の電子通信を可能にするために信頼性が高い電子接続をもたらすアセンブリプロセスを通して、チップが基板にボンディングされなければならない。
【００２５】
外界に対してインターポーザ内にチップを埋め込むことは、チップパッケージを縮小し、外界に対する接続部を短縮することを可能にし、基板アセンブリプロセスに対してダイを除去し、かつ向上した信頼性を潜在的に有するより簡単な製造によってコスト削減を提供する。
【００２６】
基本的に、アナログ、デジタルおよびＭＥＭＳチップのような能動素子を埋め込む概念はチップ周辺にビアを有するチップ支持構造体または基板の構成を必要とする。
【００２７】
埋め込みチップを達成する一方法は、支持構造体の回路がダイユニットサイズより大きいウエハ上のチップ配列上へチップ支持構造体を製作することである。これは、ファンアウトウエハ層パッケージング（ＦＯＷＬＰ）として公知である。シリコンウェハのサイズが大きくなっているとはいえ、高価な材料セットおよび製造プロセスが依然として直径サイズを１２インチに限定しており、それによってウエハ上に配置することができるＦＯＷＬＰユニットの数を限定する。１８インチのウエハが考慮中であるにもかかわらず、必要とされる投資、材料セットおよび機器は依然として不明である。限定された数の一度に処理されることが出来るチップ支持構造体はＦＯＷＬＰの単価を増加させ、かつ無線通信、家電機器および自動車市場のような高度に競争的な価格設定を必要とする市場に対してそれをあまりに高価にする。
【００２８】
ファンアウトまたはファンイン回路としてシリコンウェハの上に配置される金属フィーチャが数ミクロンまでの厚さに限定されるので、ＦＯＷＬＰはさらに性能制約を代表する。これは、電気抵抗の難題を作り出す。
【００２９】
代替製作ルートは、チップを切り離すためにウエハを切断してかつ銅相互接続部を備えた誘電層からなるパネル内にチップを埋め込むことを含む。パネルが単一プロセスで埋め込まれる非常にさらに多くのチップによって、とてもより大きくなることができることが、この代替ルートの１つの利点である。例えば、１２インチウエハが例えば５ｍｍｘ５ｍｍの寸法を有する２，５００個のＦＯＷＬＰチップが１ゴーで処理されることを可能にするのに対して、出願人Ｚｈｕｈａｉ  Ａｃｃｅｓｓで用いられる現在のパネルは２５インチｘ２１インチであり、１０，０００個のチップが１ゴーで処理されることを可能にする。この種のパネルを処理する価格がウエハ加工より有意に安価であるので、かつパネルあたりのスループットがウエハのスループットより４倍高いので、単価が有意に低下し、それによって新規の市場を開くことができる。
【００３０】
両方の技術において、業界で用いられるトラックの線間隔および幅は時間とともに縮小しており、パネル上の標準が１５ミクロンから１０ミクロンまで下がり、およびウエハで５ミクロンから２ミクロンまで下がっている。
【００３１】
埋め込みの利点は多い。ワイヤボンディング、フリップチップまたはＳＭＤ（面実装部品）半田付けのような、第１レベルアセンブリコストが解消される。ダイおよび基板が単一製品内で継ぎ目なく接続されるので、電気性能が向上する。パッケージ化されたダイはより薄型であり、改良されたフォームファクタを与え、および埋め込みダイパッケージの上側表面が、スタックされたダイおよびＰｏＰ（パッケージ上パッケージ）技術を含む他の用途に対して解放される。
【００３２】
ＦＯＷＬＰおよびパネルベースの埋め込みダイ技術の両方で、チップは、（ウエハまたはパネル上の）配列としてパッケージ化され、かつ一旦製作されたならば、ダイシングによって切り離される。
【００３３】
本発明の実施態様は、埋め込みチップパッケージを製作することを対象にする。
【００３４】
本発明の実施態様は、チップをパッケージ化するための、チップ用のソケットを備えたポリマーフレームを対象にする。
【先行技術文献】
【特許文献】
【００３５】
【特許文献１】米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」
【特許文献２】米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」
【特許文献３】米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」
【特許文献４】米国特許出願第１３／９１２，６５２号明細書
【特許文献５】米国特許出願第１３／４８２，０９９号明細書
【特許文献６】米国特許出願第１３／４８３，１８５号明細書
【特許文献７】米国特許出願第１３／４８３，２３４号明細書
【特許文献８】米国特許出願第１３／９６２，３１６号明細書
【発明の概要】
【課題を解決するための手段】
【００３６】
第１の態様が、誘電材料のプレート内にキャビティの配列を作り出すための方法であって、熱および圧力の下で金属スタブの犠牲配列の上に誘電材料のシートを加圧して、そして次に、金属スタブをエッチング除去するステップを含む方法を目的とする。
【００３７】
一般的に、誘電材料がポリマーマトリクスを備える。
【００３８】
任意選択で、誘電材料がガラスファイバを更に備える。
【００３９】
任意選択で、誘電材料がポリマーマトリクスで含浸される編ガラスファイバのバンドルのプリプレグを備える。
【００４０】
任意選択で、金属スタブが銅を備える。
【００４１】
１つの変形方法において、金属スタブが以下のステップで製作される：
（ｉ）バリアメタルの層によって覆われる基板上に連続的銅層を得るステップ；
（ｉｉ）フォトレジスト層を塗布するステップ；
（ｉｉｉ）フォトレジスト層をパターン化するステップ、および
（ｉｖ）パターン化されたフォトレジスト層をステンシルとして用いて、銅をエッチング除去するステップ。
【００４２】
別の変形方法において、金属スタブが以下のステップで製作される：
（ａ）バリアメタル基板の上にフォトレジスト層を塗布するステップ；
（ｂ）フォトレジスト層をパターン化するステップ；
（ｃ）銅をパターン化されたフォトレジストに電気メッキするステップ；
（ｄ）フォトレジストを除去するステップ。
【００４３】
一般的に、キャビティが、パターン化されたフォトレジスト層をステンシルとして用いて銅をエッチング除去する曲率半径を有するコーナーで出会う実質的に平行の縁部によって特徴づけられる。
【００４４】
一般的に、キャビティのコーナーが１００ミクロン未満の曲率半径を有する。
【００４５】
任意選択で、キャビティのコーナーが５０ミクロン未満の曲率半径を有する。
【００４６】
任意選択で、前記キャビティの寸法が＋−２５ミクロンの許容誤差の範囲内で形づくれる。
【００４７】
任意選択で銅ビアが、銅スタブと共に製作され、かつプレート内に埋め込まれる。
【００４８】
一般的に、配列が行および列で配置されるキャビティを備える矩形配列である。
【００４９】
任意選択で、配列が少なくとも１個のキャビティを備える。
【００５０】
任意選択で、銅セクショニング要素のエッチングがフレームワークの分断を補助するように、細長い犠牲銅セクショニング要素がビアおよびスタブと共に製作されてかつポリマーマトリクス内に埋め込まれる。
【００５１】
任意選択で、細長い犠牲銅セクショニング要素がフレームワークを形成するために互いに交差する。
【００５２】
第２の実施態様が、矩形キャビティの配列を規定するフレームワークであって、前記キャビティの各々が矩形チップを収容するためにあり、ポリマーマトリクスを有する誘電材料を備える前記フレームワークを提供することを目的とする。
【００５３】
一般的に、配列が行および列を備える矩形配列である。
【００５４】
一般的に、前記キャビティが実質的に矩形であり、かつ＋−２５ミクロンの許容誤差の範囲内で製作される。
【００５５】
一般的に、矩形キャビティのコーナーが１００ミクロン未満の曲率半径を有する。
【００５６】
任意選択で、矩形キャビティのコーナーが５０ミクロン未満の曲率半径を有する。
【００５７】
一般的に、ポリマーマトリクスがポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混和物を備える。
【００５８】
任意選択で、誘電材料がセラミックフィラーを更に備える。
【００５９】
一般的に、キャビティが約０．９ｍｍｘ０．９ｍｍから約３１ｘ３１ｍｍまでの範囲の寸法を有することができる。
【００６０】
一般的に、フレームが５０ミクロンから１００ミクロンまでの範囲の深さを有する。
【００６１】
任意選択で、誘電材料がガラスファイバを更に備える。
【００６２】
任意選択で、誘電材料がポリマーマトリクス内に銅ビア柱を更に備える。
【００６３】
任意選択で、誘電材料がフレームワークの分断を補助するためにエッチングできるポリマーマトリクス内に細長い犠牲銅セクショニング要素を更に備える。
【００６４】
任意選択で、細長い犠牲銅セクショニング要素がフレームワークを形成するために互いに交差する。      
【００６５】
第３の態様が、ポリマー樹脂および補強ファイバを備える誘電フレーム内に埋め込まれるチップであって、誘電フレームが、１００ミクロン未満の曲率半径によって特徴づけられる頂点で出会う突き出るファイバなしで隣接する円滑な壁によって特徴づけられ、チップと周囲のフレームとの間の空間がフィラー材料で充填されるチップを目的とする。
【００６６】
一般的に、フィラー材料がモールドコンパウンド、フィルムまたはプリプレグとして塗布される。
【図面の簡単な説明】
【００６７】
本発明のより良い理解のためにおよびそれがどのように実行に移されることができるかを示すために、単に例証として添付の図面に、参照がここでなされる。
【００６８】
ここで詳細に図面に対する特定の参照によって、示される詳細が例として、かつ、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される説明であると信じられることを提供するために提示される、と強調される。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、図面と共になされる記述は、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者にとって明らかにする。添付の図面において：
【００６９】
【図１】チップに対してその中にソケットを有していて、更にソケットのまわりにスルービアの任意選択であるが望ましいフィーチャを有するポリマーまたは複合グリッドの一部の概略例証である；
【図２】埋め込みチップを製作するために用いられることができるキャビティまたはソケットのまわりのフレームワークである領域またはペインを有するパネルの概略例証である。任意選択で、１つ以上のこの種の理由がソケットを取り囲むスルービアを有するフレームによって特徴づけられる。図は、１枚のペインのようなパネルの一部が、どのように異なるタイプのチップに対するソケットを有することができるかを示す；
【図３】例えばポリマーまたはモールドコンパウンドのような複合材料によって適所に保持される各ソケット内のチップを備えた、図１のポリマーまたは複合フレームワークの一部の概略例証である。ソケットが一般的に１００ミクロン未満のタイトな曲率半径を有するコーナーで出会う円滑な壁によって特徴づけられることが注意されよう；
【図４】ポリマー材料によって各ソケット内に保持される埋め込みチップを示し、更にパネルの両面上のスルービアおよびパッドを示すフレームワークの一部を通しての断面の概略例証である；
【図５】埋め込みチップを含有するダイを通しての断面の概略例証である；
【図６】隣接するソケット内に一対の異なるダイを含有するパッケージを通しての断面の概略例証である；
【図７】図５内に示されるそれのようなパッケージの概略底面図である；
【図８】スルービアの配列を含むポリマーまたは複合パネルを製作するための製造プロセスを示す流れ図である；
【図８（ａ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｂ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｃ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｄ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｅ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｆ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｇ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｈ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｉ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｊ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｋ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｌ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｍ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、
【図８（ｎ）】流れ図８の各ステップの後で得られる中間下部構造体の概略例証である、および
【図９】銅スタブ、ビアおよび細長いセクショニング要素を示すパネルを通してのセクションである。
【発明を実施するための形態】
【００７０】
以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミド、エポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混和物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。
【００７１】
ここにて組み込まれる、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、非常に多くのビア柱を備えた基板の非常に大きな配列を備える大きなパネルが製作されることができるということが、Ａｃｃｅｓｓのフォトレジストおよびパターンまたはパネルメッキおよび積層技術の特徴である。この種のパネルは、実質的に平坦でおよび実質的に円滑である。
【００７２】
ビアがフォトレジストを用いた電気メッキによって製作され、かつドリルアンドフィルによって作り出されるビアより狭くなることができることはＡｃｃｅｓｓの技術の更なる特徴である。現在、最も狭いドリルアンドフィルビアは、約６０ミクロンである。フォトレジストを用いた電気メッキによって、５０ミクロンより良い分解能またはさらに２５ミクロンの分解能さえ達成可能である。ＩＣをこの種の基板に連結することは難しい。フリップチップ連結のための１つのアプローチが、誘電体の表面と同一平面上である銅パッドを設けることである。この種のアプローチは、本発明の発明者に付与された（特許文献４）内に記述される。
【００７３】
チップをインターポーザに取り付けるための全ての方法が、高価である。ワイヤボンディングおよびフリップチップ技術は高価であり、および壊れた接続部は故障に帰着する。
【００７４】
チップサイズの信頼性が高いパッケージが、望ましい。さらにワイヤボンディングを除去することが、望ましい。
【００７５】
これを達成する一方法は、チップが配置されることができる矩形配列のキャビティ（ソケット）を備えたポリマーフレームワークを製作することによる。チップは、その上にまたはその周りにポリマーを塗布することによってキャビティに埋め込まれることができる。ファンアウト終端部が埋め込みチップおよび周囲のフレームの片側に塗布されることができるか、またはフレームが埋め込みビアを含む場合、終端部がフレームの両面に付加されることができる。配列が、次いで別々のチップパッケージにダイシングされることができる。
【００７６】
図１を参照して、各チップソケット１２がフレーム１８によって取り囲まれるようにポリマーマトリクス１４を備える誘電フレームワーク１６によって規定されるチップソケット１２の配列１０の一部が示される。任意選択で、示すように、フレームがポリマーマトリクスフレームワーク１６を通して１個以上の金属ビア１４を含む。
【００７７】
配列１０が、各々ポリマーマトリクスフレーム１８によって取り囲まれて規定されるチップソケット１２の配列を備えるパネルの一部であることができる。実施態様によっては、銅ビア１４のグリッドがポリマーマトリクスを備えた誘電フレーム１８を通して設けられる。
【００７８】
各チップソケット１２はしたがって、ポリマーマトリクスのフレーム１８によって取り囲まれ、かつソケット１２‘のまわりに配置されるフレーム１８を通して複数の銅スルービアを有することができる。
【００７９】
フレーム１８は、ポリマーシートとして塗布されるポリマーであることができるか、またはポリマーで含浸されてかつプリプレグとして塗布されるガラスファイババンドルの織りであることができる。ポリマーマトリクスは、フィラーとして機能するセラミック粒子をさらに含むことができる。より詳細は図８を参照して製作の方法が検討される下記に見いだされることができる。
【００８０】
図２を参照して、出願人Ｚｈｕｈａｉ  Ａｃｃｅｓｓによって製作されるパネル２０は一般的に水平バー２５、垂直バー２６および外側フレーム２７からなる主フレームによって、互いに隔てられるブロック２１、２２、２３、２４の２ｘ２配列に分割される。ブロックは、チップソケットを取り囲むフレームを通してビアを含むかまたは含まないかもしれないチップソケット１２図１の配列を備えることができる。５ｍｍｘ５ｍｍチップソケットおよびＡｃｃｅｓｓの２１インチｘ２５インチパネルを想定して、この製造法は各パネル上に１０，０００チップがパッケージ化されることを可能にする。対照的に、現在業界で用いられる最も大きなウエハである１２インチウエハ上にチップパッケージを製作することが１ゴーでわずか２，５００チップが処理されることを可能にするので、大きなパネルで製作する際の規模の経済性が理解されるであろう。
【００８１】
この技術に適切なパネルは、しかしながら、いくぶんサイズが変化する。一般的に、パネルは約１２インチｘ１２インチと約２４インチｘ３０インチとの間にある。現在の使用でのいくつかの標準サイズは、２０インチｘ１６インチ、２０．３インチｘ１６．５インチおよび２４．７インチｘ２０．５インチである。
【００８２】
パネル２０の全てのブロックが同じサイズのチップソケット１２を有する必要はなく、および異なるサイズのソケットが同時に製作されることができる。例えば、図２の概略例証では、最上部右のブロック２２のチップソケット２８は他のブロック２１、２３、２４のチップソケット２９より大きい。さらに、１つ以上のブロック２２が、異なる寸法のチップを収容するために異なる寸法のソケットに用いられることができるだけでなく、任意のサイズの任意のサブ配列が任意の特定のダイパッケージを製作するために用いられることができ、それで大きなスループットにもかかわらず、少数のダイパッケージの小さいランが製作されることができ、異なるダイパッケージが特定の顧客のために同時に処理されるか、または異なるパッケージが異なる顧客のために製作されることを可能にする。したがって、パネル２０は１つのタイプのチップを収容するための第１のセットの寸法を備えたソケット２８を有する少なくとも１つの領域２２および第２のタイプのチップを収容するための第２のセットの寸法を備えたソケット２９を有する第２の領域２１を備えることができる。
【００８３】
前述のように図１を参照して、各チップソケット１２（２８、２９  図２）がポリマーフレーム１８によって取り囲まれ、各ブロック（２１、２２、２３、２４−図２）内にソケット２８（２９）の配列が配置される。
【００８４】
図３を参照して、チップ３５が各ソケット１２内に配置されることができ、および、チップ３５のまわりの空間は、フレーム１６を製作するために用いられるそれと同じポリマーであるかもしくは同じでないかもしれないポリマー３６によって充填されることができる。それは、例えばモールドコンパウンドであることができる。実施態様によっては、フィラーポリマー３６のマトリクスおよびフレーム１６のそれが類似したポリマーであるが異なる補強ファイバを備えたものを用いることができる。例えば、フレームは補強ファイバを含むことができるが、一方、ソケット内に充填するために用いられるポリマー３６は、ファイバなしであることができる。
【００８５】
ポリマーフレーム１８およびポリマーフィラー３６は、（厚さを通して）Ｚ方向に熱膨張の類似した係数を有してかつ非常に類似した、または実際に同じポリマーを備えることができる。
【００８６】
典型的ダイサイズは、離間距離で意図されたダイを収容するためにわずかにより大きなソケットと共に約０．９ｍｍｘ０．９ｍｍから約３１ｍｍｘ３１ｍｍまでのいずれでもあることができる。インターポーザフレームの厚さは、少なくともダイの深さでなければならず、かつ好ましくは１０ミクロンから１００ミクロンである。一般的に、フレームの深さはダイの厚さ＋更に２０ミクロンである。その後溶解される犠牲銅スタブの上の積層によってソケットを構成するためのＺｈｕｈａｉ−Ａｃｃｅｓｓの構成方法のおかげで、ソケットの壁は、粗い壁に帰着する、かつフレーム材料がファイバ強化されるところで、ソケットに突き出るファイバに帰着するかもしれない機械的ツーリングによってまたはレーザー穴あけによって達成できるものより非常に円滑である。加えて、銅スタブをエッチング除去することによって作り出されるキャビティまたはソケット１２のコーナーの曲率半径はレーザー穴あけによってまたは機械的ツーリングによって達成できるそれより非常にタイトであることができる。これの１つの結果は、キャビティ１２がチップ３５のまわりの非常によりタイトな適合であることができることである。より小さいチップ３５は、より小さいチップパッケージ内に封入されることができる。これは、最終製品のますますより大幅な小型化を可能にする。
【００８７】
ソケット１２へのチップ３５の埋め込みの結果として、個々のチップが、各ダイの縁部のまわりに配置される、それを通してビア１４を有することができるフレーム３８によって取り囲まれる。
【００８８】
Ａｃｃｅｓｓのビア柱技術を用いて、パターンメッキによってまたは選択エッチングが後に続くパネルメッキによって、チップソケット１２が、ポリマーによっておよび一般的にガラスファイバ強化材を含むポリマーマトリクスによってその後積層されることができる銅の犠牲スタブを作り出すことによって製作されることができる。積層の後、銅スタブが溶解され、ソケット１２を残す。この製作技法は、隣接する壁が約１００ミクロン未満の曲率半径を備えたタイトなコーナーで出会うことができる円滑な壁を設けることによって特徴づけられる。
【００８９】
機械的またはレーザカット技術を用いてキャビティに穴をあけるか、または機械加工することは、非常により大きな曲率半径を有するコーナーを残し、かつキャビティまたはソケットの縁部からキャビティに突き出るガラスファイバに帰着するかもしれない。これらの影響は、そこへ挿入されるべきチップよりかなり大きなキャビティに対する必要性を引き起こす。犠牲銅スタブを用いることは、チップとソケットとの間の非常によりタイトな適合を可能にし、かつチップパッケージの全体的なサイズの低減を可能にする。
【００９０】
犠牲スタブに加えて、ビア１４がビア柱として製作されることができ、ポリマーフィルムまたは、追加された安定性のために、ビア柱をフレームワークに埋め込むためにポリマーマトリクス内の編ガラスファイババンドルからなるプリプレグを用いて誘電材料によってその後積層されることができる。一実施態様において、誘電材料はＨｉｔａｃｈｉ  ７０５Ｇである。もう１つの実施態様では、Ｓｕｍｉｔｏｍｏ  ＬＡＺ−４７８５シリーズフィルムが用いられる。Ｔ３１のようなＡｊｏｍｏｔｏフィルムが、別の候補である。代替材料は、Ｔａｉｙｏ  ＨＢＩ、別名Ｚａｒｉｓｔｏ−１２５を含む。
【００９１】
代わりとして、ビアはドリルフィル技術として周知のものを用いて予め形成されたフレームワークに製作されることができる。最初に、ポリマーまたはファイバ強化ポリマーマトリクスが製作され、次に、硬化の後、それが機械的穴あけまたはレーザー穴あけのどちらかによって穴をあけられる。ドリル穴は次いで、電気メッキによって銅で充填されることができる。
【００９２】
ドリルフィル技術よりむしろビア柱を用いてビアを製作する際に多くの利点がある。ビア柱技術では、全てのビアが同時に製作されることができるので、穴が個々にあけられる一方、ビア柱技術はより高速である。さらに、穴をあけられたビアは円柱形であるので、一方ビア柱は任意の形状を有することができる。実際問題として、全てのドリルフィルビアが（許容誤差の範囲内で）同じ直径を有する一方、ビア柱は異なる形状およびサイズを有することができる。さらに、高められた剛性のために、好ましくはポリマーマトリクスが一般的にガラスファイバの編バンドルによって強化されるファイバである。ポリマープリプレグ内のファイバが直立したビア柱の上に置かれて硬化されるところで、柱は円滑な垂直側面によって特徴づけられる。しかしながら、ドリルフィルビアは一般的にいくぶんテーパーをつけ、かつ複合物が穴をあけられるところで、一般的にノイズを引き起こす迷いインダクタンスに帰着するざらつきを有する。
【００９３】
概ね、ビア１４は広さ４０ミクロンから５００ミクロンの範囲である。ドリルフィルに必要とされるような、かつ例えばビア柱に対してよくあることだが、円柱形の場合、各ビアは数十ミクロンから５００ミクロンまでの範囲の直径を有することができる。
【００９４】
図３を更に参照して、犠牲銅ブロックのまわりに埋め込みビアを備えたポリマーマトリクスフレームワーク１６を製作した後に、パネルメッキまたはパターンメッキのどちらかを用いて、例えば、フォトレジストを用いて銅ビア柱１４が選択的にシールドされ、そして次に、銅ブロックがソケット１２を作り出すためにエッチング除去されることができる。
【００９５】
注意されるであろうことは、レーザーミリングによってソケットまたはキャビティを作り出すこととは異なり、銅スタブをメッキして、その周りにフレームワークを積層して、そして次にスタブをエッチング除去することは、突き出るガラスファイバのない円滑な側壁を備えたこの種のソケットまたはキャビティの製作を可能にすることである。矩形銅スタブを製作して、積層して、そして次に、銅を溶解することによって作り出されるキャビティおよびソケットのコーナーで達成できる曲率半径は非常に良く、＋−２５ミクロンの曲率半径が達成できる。これは、機械的ミリングまたはレーザーミリングによって得られるそれより非常によく、かつ業界による要望どおりの高度な小型化のためにチップに用いられる緊密な適合ソケットを可能にする。
【００９６】
各ソケット１２のまわりのフレーム３８を備えたソケット配列３８のポリマーフレームワークが、個々のチップパッケージならびに多数のチップパッケージおよびパッケージ上のパッケージ「ＰｏＰ」配列のようなビルトアップ多層チップパッケージを含む多数のチップパッケージを作り出すために用いられることができる。任意選択であるが、必然的にではなく、１個以上のこの種のチップパッケージが各ソケット１２のまわりのフレーム３８内に導電性ビア１４を有する。特に、ソケット３８は周囲のフレームがガラスファイバで強化される時でさえ、円滑な壁を有することによって特徴づけられる。これらの壁は相互に垂直であり、および隣接する壁が、１００ミクロン未満の曲率半径を有する、２５ミクロンの曲率半径が達成できる、タイトなコーナーで出会う。
【００９７】
チップは、ロボットによって取り上げられてソケット内に配置されることができる。一旦チップ３５がソケット１２内に配置されると、それらはモールドコンパウンド、フィルムまたはプリプレグのようなポリマー３６を用いて所定の場所に固定されることができる。
【００９８】
図４を参照して、銅ルーティング層４２、４３が、チップ３５を埋め込まれるフレームワーク４０の片面または両面上に製作されることができる。一般的に、チップ３５はフリップチップであってかつチップ３５の縁部を越えて扇形に広がるパッド４３に連結される。フレームがスルービア１４を含むところで、これらのスルービア１４のおかげで、上側表面上のパッド４２が、ＰｏＰパッケージングなどに対してチップの更なる層を連結することを可能にする。基本的に、上下のパッド４２、４３がより複雑な構造体を作り出すために更なるビア柱およびルーティング層を構築することを可能にすることが理解されよう。
【００９９】
ダイシングツール４５が、示されている。パネル４０内にパッケージ化されたチップ３５の配列が図５に示すように個々のチップ４８に容易にダイシングされることができることが理解されよう。
【０１００】
図６を参照して、実施態様によっては、隣接するチップソケットが異なるサイズおよび／または異なる形状を含む異なる寸法を有することができる。例えば、プロセッサチップ３５が１個のソケット内に配置されることができてかつ隣接するソケット内に配置されるメモリチップ５５に連結されることができる。したがって、パッケージは複数のチップを含むことができて、かつ異なるチップを含むことができる。
【０１０１】
パッド４２、４３は、ボールグリッド配列ＢＧＡまたはランドグリッド配列ＬＧＡ経由でチップに連結することができる。現在の最高水準の技術で、ビア柱は長さ約１３０ミクロンであることができる。チップ３５、５５が約１３０ミクロンより厚いところで、１個のビアを別のビアの上にスタックする必要があるかもしれない。ビアをスタックするための技術は公知であり、かつなかでも、Ｈｕｒｗｉｔｚ他に付与された同時継続の（特許文献５）および（特許文献６）内で検討されている。
【０１０２】
図７を参照して、ポリマーフレーム１６内にダイ５５を備えるダイパッケージ４８が下から示され、それでダイ５５がフレーム１６によって取り囲まれ、およびスルービア１４がダイ５５の周辺部のまわりにフレーム１６を通して設けられる。ダイが、ソケット内に配置されてかつ第２のポリマー３６によって適所に保持される。フレーム１６は、一般的に安定性のためにファイバ強化プリプレグで製作される。第２のポリマー３６もまたプリプレグであることができるが、しかしポリマーフィルムまたはモールドコンパウンドであることができる。一般的に、示すようにスルービア１４は単純円柱形ビアであるが、それらは異なる形状およびサイズを有することができる。チップ５５上の半田球５７のボールグリッド配列の一部が、ファンアウト構成でパッド４３によってスルービア１４に接続される。示すように、チップの下で直接基板に連結される追加的な半田球があることができる。実施態様によっては通信およびデータ処理のために、スルービアの少なくとも１個が同軸ビアである。他の実施態様では、少なくとも１個のビアが伝送線である。例えば、同軸ビアを製造するための技術は、同時係属の（特許文献６）に与えられている。伝送線を製作するための技術は、例えば（特許文献７）内に示される。
【０１０３】
その後エッチング除去される犠牲銅スタブの上に積層することによって製作されるソケットのおかげで、フレームが補強ガラスファイバを含有するところでさえソケットの縁部は円滑である。コーナーは、一般的に１００ミクロン未満で、および例えば２５ミクロンのオーダーであることができるタイトな曲率半径を有する。これはチップとフレームとの間の最小離間距離を可能にし、および有機ファイバ補剛材のおかげで、各チップのまわりのフレームは相対的に狭くなることができる。
【０１０４】
チップスタッキングのための接点を設けることに加えて、チップを取り囲むスルービア１４が、チップをその周囲から隔離してかつファラデーシールドをもたらすために用いられることができる。この種のシールドビアは、チップの上のシールドビアを相互接続してかつそれに対してシールドをもたらすパッドに連結されることができる。
【０１０５】
チップを取り囲む複数行のスルービアがあることができ、内側行が信号のために、かつ外側行がシールドのために用いられることができる。外側行は、チップによって生成される熱を放散させるためにそれによってヒートシンクとして機能することができる、チップの上に製作される固体銅ブロックに連結されることができる。異なるダイが、このようにパッケージ化されることができる。
【０１０６】
ここで記述されるスルービアを有するフレームによる埋め込みチップ技術は、接点が短く、チップあたりの接点の数が相対的に少ないので、アナログ処理に特に適している。
【０１０７】
理解されるであろうことは、この技術は、ＩＣチップをパッケージ化することに限定されないことである。実施態様によっては、ダイはフューズ、コンデンサ、インダクタおよびフィルタからなる群から選ばれる構成要素を備える。インダクタおよびフィルタを製作するための技術は、Ｈｕｒｗｉｔｚ他に付与された同時継続の（特許文献８）内に記述される。
【０１０８】
図８および図８（ａ）から８（ｌ）を参照して、有機マトリクスフレームワークによって取り囲まれるチップソケットの配列を製作する方法が以下のステップを含む：
犠牲キャリア８０を得る―８（ａ）。
【０１０９】
任意選択で、銅のシード層８２が銅キャリア上へ塗布される−８（ｂ）。耐エッチング層８４が、キャリア上へ塗布され−８（ｃ）、一般的にニッケルからなる、かつ一般的にスパッタリングのような物理蒸気プロセスによって堆積される。例えば、それは電気メッキまたは無電解メッキによって代わりとして堆積されることができる。他の候補材料は、その全てがスパッタリングされることができる、タンタル、タングステン、チタン、チタン−タングステン合金、スズ、鉛、スズ−鉛合金を含み、ならびにスズおよび鉛はさらに電気メッキされるかまたは無電解メッキされることができ、バリアメタル層は一般的に厚さ０．１から１０ミクロンである。（各候補バリア層材料は、適切な溶媒またはプラズマエッチング条件によって後で除去される）。バリア層の塗布の後、更なる銅シード層８６が塗布される−８（ｄ）。銅シード層は、一般的に厚さ約０．２ミクロンから５ミクロンである。
【０１１０】
ステップ８（ｂ）から８（ｄ）が、基板へのバリア層の良い接着、犠牲銅スタブおよびビアの良い接着および成長を確実にするために、かつビアに損傷を与えることなくエッチングによって基板の以降の除去を可能にするために好ましい。最高の結果がこれらのステップを含むとはいえ、それらはしかしながら任意選択であり、１つ以上が用いられないかもしれない。
【０１１１】
フォトレジスト層８８が、次に塗布され−ステップ（ｅ）、図８（ｅ）、かつ犠牲銅スタブのパターンおよび任意選択で銅ビアのパターンによってパターン化される−８（ｆ）。次に銅９０が、パターンにメッキされ−８（ｇ）、およびフォトレジスト８８が剥離除去される−８（ｈ）。直立した銅スタブ（および任意選択でビア９０）が、ファイバ強化ポリマーマトリクスプリプレグであることができるポリマー誘電体９２で積層される−８（ｉ）。積層ビア配列が薄くされてかつ銅スタブ（および設けられていればビア）の端部を露出させるために平坦化される−８（ｊ）。キャリアが、次いで除去される。
【０１１２】
平坦化されたポリマー誘電体が銅ビアを含むならば、銅ビアの露出端部が、銅キャリア８０とスタブがエッチング除去される−８（ｌ）前に、フォトレジストまたは誘電フィルムのような耐エッチング材料９４を塗布することによって保護される−８（ｋ）。一般的に、キャリアは銅を溶解することによって除去される銅キャリア８０である。アンモニウム−水酸化物または塩化銅が、銅を溶解するために用いられることができる。
【０１１３】
バリア層が次いで、バリア層材料に基づいて、特定のエッチング液を用いてエッチング除去されることができる−８（ｍ）。含まれるところで、ビアの底部が乾燥フィルム９４で保護されることができる。エッチング保護層９４が、次いで除去されることができる−ステップ８（ｎ）。
【０１１４】
ここで記述されないとはいえ、理解されるであろうことは、直立した銅スタブ（および設けられていればビア）がパネルメッキによって製作され、かつビアを残すために余分な銅を選択的にエッチング除去することができることである。実際に、ビアをシールドするのに対して、銅パネルの一部を選択的にエッチング除去することによってソケットが代わりとして製作されることができる。
【０１１５】
前述のようにビア柱技術を用いて、犠牲スタブおよび設けられるところで電気メッキされたビアの両方が、任意の形状またはサイズを有することができる。犠牲スタブおよび得られるソケットは、一般的に矩形である。フレーム内のビアは、単純正方形または円形ビアであることができるか、またはさらにインダクタ、信号キャリアもしくはファラデーシールドとして機能することができるビアを設けるために引き延ばされることができる。さらに、フレームはパッドによって隔てられる２つ以上のビア層を含むことができる。
【０１１６】
パネルまたはウエハ上に配列で要素を製作することは、同時に多数の構成要素の共同製作を可能にすることが注意されよう。電着および積層は、規模の経済性をもたらすプロセスである。ここで記述されるように、多くの構成要素がワンゴーで処理されて、そして次に、分断されることができるという点で、フレームワークの使用はとりわけ有利である。しかしながら、分断処理段階は時間がかかってかつ高価である。ガラス強化されたポリマーフレームワークおよび金属フレームワークの両方が、機械的ツーリングによって個々のフレームに分断されることができる。これは、しかしながら鋸ブレードが高価である。他の可能性は、レーザーまたはウォーターカッティングである。時間、精度および運転費に関するこれらの技法の利点および欠点は、周知である。キャビティを作り出すために溶解されることができる犠牲銅スタブおよびフレームワークに埋め込まれる銅ビアを製作するだけではなく、かつ、おそらくフレームワークの両面上で、埋め込みチップを外界に連結するのを容易にすることが可能である。図９を参照して、犠牲銅スタブ９１２のまわりにポリマーフレームワーク９１６を有するパネル９１０のセクションが示される。フレームワーク内に、埋め込み銅ビア９１４があることができる。さらに、ツーリングコストを最小化するために、ポリマーフレームワーク９１６内に銅セクショニング要素９１７を設けることが更に可能である。これらの銅セクショニング要素９１７は、示すようにバーであるかまたは連続的グリッドであることができる。銅スタブ９１２がエッチング液にさらされてかつキャビティを作り出すために溶解される間、銅セクショニング要素９１７およびビア９１４はシールドされることができ、および、以降の処理でビア９１４がシールドされることができ、および銅セクショニング要素がエッチング液にさらされることができる。このように、キャビティを備えたポリマーフレームワーク９１６が、更なる処理および終端のためにダイを収容するために設けられ、かつその中の銅セクショニング要素９１７をエッチング除去することによってその後分断されることができる。理解されるであろうことは、銅フレームワークがポリマーフレームワークにより強い完全性をもたらすために、かつ、フレームワークの銅部分を溶解することに関して、不連続であることができる場合、完全に分断するために若干の追加的な機械的、レーザーまたはウォーターカッティングの必要性があるかもしれないことである。もし連続的であれば、ポリマー９２４によって銅ビア９１４を含むファイバ強化パッケージ９２０内のキャビティ９１２に接着される、チップ９２２または他の能動もしくは受動構成要素からなる個々のパッケージ化された要素９２０を分断するために必要とされる何の更なる処理も必要ない。
【０１１７】
当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更の両方を含む。
【０１１８】
請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示す。
【符号の説明】
【０１１９】
１０  配列
１２  チップソケット
１２‘  ソケット
１４  ポリマーマトリクス  金属ビア
１６  誘電フレームワーク
１８  ポリマーマトリクスフレーム
２０  パネル
２１、２２、２３、２４  ブロック
２５  水平バー
２６  垂直バー
２７  外側フレーム
２８  チップソケット
２９  チップソケット
３５  チップ
３６  ポリマー
３８  フレーム  ソケット配列
４０  フレームワーク  パネル
４２  ルーティング層  パッド
４３  ルーティング層  パッド
４５  ダイシングツール
４８  チップ  ダイパッケージ
５５  メモリチップ
５７  半田球
８０  キャリア
８２  シード層
８４  耐エッチング層
８６  シード層
８８  フォトレジスト層
９０  銅ビア
９２  ポリマー誘電体
９４  エッチング保護層
９１０  パネル
９１２  銅スタブ  キャビティ
９１４  埋め込み銅ビア
９１６  ポリマーフレームワーク
９１７  銅セクショニング要素
９２０  パッケージ
９２２  チップ
９２４  ポリマー
【図１】
2016111313.tif 000003
【図２】
2016111313.tif 000004
【図３】
2016111313.tif 000005
【図４】
2016111313.tif 000006
【図５】
2016111313.tif 000007
【図６】
2016111313.tif 000008
【図７】
2016111313.tif 000009
【図８】
2016111313.tif 000010
【図８（ａ）】
2016111313.tif 000011
【図８（ｂ）】
2016111313.tif 000012
【図８（ｃ）】
2016111313.tif 000013
【図８（ｄ）】
2016111313.tif 000014
【図８（ｅ）】
2016111313.tif 000015
【図８（ｆ）】
2016111313.tif 000016
【図８（ｇ）】
2016111313.tif 000017
【図８（ｈ）】
2016111313.tif 000018
【図８（ｉ）】
2016111313.tif 000019
【図８（ｊ）】
2016111313.tif 000020
【図８（ｋ）】
2016111313.tif 000021
【図８（ｌ）】
2016111313.tif 000022
【図８（ｍ）】
2016111313.tif 000023
【図８（ｎ）】
2016111313.tif 000024
【図９】
2016111313.tif 000025