(57)【要約】【課題】基板に半導体素子や集積回路が形成されたチップを多段に貼合する場合に、基板の貼合面に設けられる絶縁層の貼合面と、絶縁層に埋設される電極の貼合面とが面一となっていない場合であっても、歩留まりを向上させることができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】一つの実施形態によれば、半導体装置が提供される。半導体装置は、絶縁層と、電極と、溝とを備える。絶縁層は、基板の表面に設けられる。電極は、絶縁層に埋設されて一方の端面が絶縁層から露出する。また、絶縁層に埋設される電極は、一方の端面が絶縁層の表面から突出するように設けられる。【選択図】図４
2016018879.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に設けられる絶縁層と、
前記絶縁層に埋設されて一方の端面が絶縁層から露出する電極と、
前記電極の外側面を一方の側面とし、前記絶縁層の表面側が開放されて前記電極を囲む溝と
を備えることを特徴とする半導体装置。
【請求項２】
前記電極は、
前記一方の端面が前記絶縁層の表面から突出する
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁層を介して前記基板に貼合される他の基板と、
前記他の基板の貼合面に設けられる絶縁膜と、
当該絶縁層における前記電極と対応する位置に埋設される対応電極と
を備えることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記対応電極の外側面を一方の側面とし、当該対応電極が埋設される前記絶縁層の表面側が開放されて前記電極を囲む溝
をさらに備えることを特徴とする請求項３に記載の半導体装置。
【請求項５】
基板の表面に絶縁層を形成する工程と、
一方の端面が前記絶縁層から露出する電極を前記絶縁層に埋設する工程と、
前記電極の外側面を一方の側面とし、前記絶縁層の表面側が開放されて前記電極を囲む溝を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、基板に半導体素子や集積回路が形成されたチップを多段に貼合することによって、半導体装置の占有面積を低減する技術がある。貼合されるチップの各貼合面には、絶縁層が設けられ、各絶縁層の対応する位置には、チップが貼合されることによって接続される複数の電極が設けられる。かかる各チップは、貼合面が平坦になるように研磨されてから貼合される。
【０００３】
しかしながら、各チップの貼合面を研磨する工程では、絶縁層の貼合面と電極の貼合面とが面一とならない場合がある。かかる場合、チップ同士の接合部分に接合不良が生じて歩留まりが低下することがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−３３７８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、歩留まりを向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、半導体装置が提供される。半導体装置は、絶縁層と、電極と、溝とを備える。絶縁層は、基板の表面に設けられる。電極は、前記絶縁層に埋設されて一方の端面が絶縁層から露出する。溝は、前記電極の外側面を一方の側面とし、前記絶縁層の表面側が開放されて前記電極を囲む。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係る半導体装置を示す斜視による説明図。
【図２】図２は、図１に示す半導体装置の分解斜視図。
【図３】図３は、第１の実施形態に係る第２チップの電極部分を示す平面視による説明図。
【図４】図４は、図３に示すＡ−Ａ´線による第２チップの模式的な断面を示す説明図。
【図５】図５は、第１の実施形態に係る貼合前の第１チップおよび第２チップの模式的な断面を示す説明図。
【図６】図６は、第１の実施形態に係る貼合後の第１チップおよび第２チップの模式的な断面を示す説明図。
【図７】図７は、第１の実施形態に係る第１チップおよび第２チップに合わせズレが生じた状態を示す説明図。
【図８】図８は、第１の実施形態に係る半導体装置の製造工程を示す説明図。
【図９】図９は、第１の実施形態に係る半導体装置の製造工程を示す説明図。
【図１０】図１０は、第１の実施形態の変形例に係る第２チップの模式的な断面を示す説明図。
【図１１】図１１は、第２の実施形態に係る第２チップの模式的な断面を示す説明図。
【図１２】図１２は、第２の実施形態に係る第２チップの製造工程を示す説明図。
【図１３】図１３は、第２の実施形態に係る貼合前の第１チップおよび第２チップの模式的な断面を示す説明図。
【図１４】図１４は、第２の実施形態に係る他の製造工程を示す説明図。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態に係る半導体装置および半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下では、半導体装置が固体撮像装置である場合を例に挙げて説明するが、実施形態に係る半導体装置は、固体撮像装置に限定されるものではない。
【０００９】
（第１の実施形態）
図１および図２は、第１の実施形態に係る半導体装置１を示す斜視による説明図であり、図２は、図１に示す半導体装置１の分解斜視図である。図１に示すように、半導体装置１は、互いに貼合される第１チップ２と、第２チップ３とを備える。
【００１０】
第１チップ２は、例えば、被写体を撮像するＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサ２０などを備えるセンサチップである。また、第２チップ３は、例えば、ＣＭＯＳイメージセンサ２０から撮像画像の画像信号を読み出し、読み出した画像信号に対して種々の信号処理を行うロジック回路などを備えるロジックチップである。
【００１１】
なお、半導体装置１は、第１のロジックチップと第２のロジックチップとが貼合される構成であってもよく、ロジックチップとメモリチップとが貼合される構成であってもよい。また、半導体装置１は、３以上のチップが貼合される構成であってもよい。
【００１２】
図２に示すように、第２チップ３は、ロジック回路などが設けられる基板３１と、基板３１の上側表面に設けられる絶縁層３２と、絶縁層３２に埋設されて一方の端面が絶縁層３２から露出する複数の電極３３とを備える。各電極３３は、例えば、基板３１内部の配線を介してロジック回路などに接続される。
【００１３】
一方、第１チップ２は、ＣＭＯＳセンサ２０などが設けられる基板２１と、基板２１の下側表面に設けられる絶縁層２２と、絶縁層２２における第２チップ３の電極３３と対応する位置に埋設され、一方の端面が絶縁層２２から露出する複数の対応電極とを備える。各対応電極は、例えば、基板２１内部の配線を介してＣＭＯＳセンサ２０などに接続される。
【００１４】
これら第１チップ２および第２チップ３は、各貼合面が研磨されて平坦化された後、接着剤を使用せずに直接貼合される。これにより、第１チップ２と第２チップ３とは、絶縁層２１，２２間の分子間力による水素結合によって仮接合される。その後、第１チップ２および第２チップ３には、熱処理が施される。これにより、第１チップ２と第２チップ３とは、絶縁層２２，３２間の共有結合によって本接合される。
【００１５】
このように、半導体装置１では、第１チップ２が備えるＣＭＯＳイメージセンサ２０の下面に設けられる対応電極と、第２チップ３の上面に設けられる電極３３とを接続することができる。したがって、例えば、第２チップ３が備えるロジック回路によれば、ＣＭＯＳイメージセンサ２０の直下から信号の読み出しを行うことができるので、チップの占有面積を低減することが可能となる。
【００１６】
かかる半導体装置１では、第１チップ２の貼合面が研磨された場合に、絶縁層２２の貼合面と、対応電極の貼合面とが面一にならないことがある。同様に、第２チップ３でも、貼合面が研磨された場合に、絶縁層３２の貼合面と、電極３３の貼合面とが面一にならないことがある。
【００１７】
そして、第１チップ２の対応電極が絶縁層２２の接合面から突出していると、第１チップ２と第２チップ３とを貼合した際に、電極３３と対応電極との接合部分が接合面の面方向へせり出し、周囲の絶縁層２２，３２間に挟まることがある。
【００１８】
このように、電極３３や対応電極のせり出し部分が絶縁層２２，３２間に挟まった場合、絶縁層２２，３２間にボイドと呼ばれる未接合部が生じ、ボイドが原因となって第１チップ２が第２チップ３から剥がれて半導体装置１の歩留まりが低下する恐れがある。
【００１９】
そこで、半導体装置１では、第１チップ２および第２チップ３の各貼合面の形状を工夫することによって、歩留まりの向上を可能とした。かかる第１チップ２および第２チップ３における接合部分の形状について、次に、図３および図４を参照して説明する。
【００２０】
なお、第１チップ２および第２チップ３の各貼合面の構成は同様であるため、ここでは、第２チップ３における貼合面の形状について説明し、第１チップ２については、その説明を省略する。
【００２１】
図３は、実施形態に係る第２チップ３の電極３３部分を示す平面視による説明図である。また、図４は、図３に示すＡ−Ａ´線による第２チップ３の模式的な断面を示す説明図である。なお、図４には、基板３１上面の絶縁層３２が設けられる部分を選択的に図示しており、その他の部分については、図示を省略している。
【００２２】
図３および図４に示すように、第２チップ３は、絶縁層３２に埋設されて一方の端面が絶縁層３２から露出する電極３３を備える。電極３３は、外側面および底面がバリアメタル３４によって形成され、バリアメタル３４の内周面がシード膜３５によって被覆され、シード膜３５によって被覆された空間内に導電性材料によって形成されるコンタクトプラグ３６が設けられる構造である。
【００２３】
かかる電極３３は、図４に示すように、基板３１内に設けられる配線３７に接続され、配線３７を介して、例えば、ロジック回路などに接続される。なお、電極３３と配線３７との接続部を除く基板３１と絶縁層３２との間には、絶縁膜３８が設けられる。
【００２４】
また、第２チップ３は、図３および図４に示すように、電極３３の外側面を一方の側面とし、絶縁層３２の表面側が開放されて電極３３を環状に囲む溝３９を備える。これにより、半導体装置１では、仮に第１チップ２の対応電極が絶縁層２２の接合面から突出していても、第１チップ２と第２チップ３とを貼合した際に、電極３３と対応電極との接合部分が周囲の絶縁層２２，３２間に挟まることを抑制することができる。かかる点について、次に、図５および図６を参照して説明する。
【００２５】
図５は、第１の実施形態に係る貼合前の第１チップ２および第２チップ３の模式的な断面を示す説明図であり、図６は、第１の実施形態に係る貼合後の第１チップ２および第２チップ３の模式的な断面を示す説明図である。
【００２６】
ここでは、第１チップ２の対応電極２３が絶縁層２２の接合面から突出している場合を例に挙げて説明する。なお、図５に示す第２チップ３は、図４に示したものと同一である。このため、第２チップ３については、図４に示す符号と同様の符号を付することにより、その説明を省略する。
【００２７】
図５に示すように、第１チップ２の貼合面部分は、第２チップ３の貼合面部分と同様の構成をしており、基板２１の内部に配線２７が設けられ、基板２１の下側表面に絶縁層２２が設けられる。また、絶縁層２２には、第２チップ３の電極３３と対応する位置に対応電極２３が設けられる。なお、対応電極２３と配線２７との接続部を除く基板２１と絶縁層２２との間には、絶縁膜２８が設けられる。
【００２８】
対応電極２３は、第２チップ３の電極３３と同様に、外側面および底面がバリアメタル２４によって形成され、バリアメタル２４の内周面がシード膜２５によって被覆され、シード膜２５によって被覆された空間内にコンタクトプラグ２６が設けられる構造である。また、第１チップ２は、第２チップ３と同様に、対応電極２３の外側面を一方の側面とし、絶縁層２２の表面側が開放されて対応電極２３を環状に囲む溝２９を備える。
【００２９】
かかる第１チップ２と第２チップ３とを貼合する場合、図５に示すように、まず、第２チップ３上に第１チップ２を対向配置し、第２チップ３の電極３３上に対応する第１チップ２の対応電極２３が位置するよう位置合わせを行う。
【００３０】
ここで、第１チップ２では、例えば、研磨に使用されるスラリーの配合などに起因して、対応電極２３が十分に研磨されず、絶縁層２２の貼合面から突出することがある。この状態から第１チップ２を第２チップ３へ貼合すると、対応電極２３が絶縁層２２から突出しているため、図６に示すように、対応電極２３と電極３３との接合部分が接合面の面方向へせり出す場合がある。
【００３１】
このような場合、絶縁層２２，３２に溝２９，３９がなければ、対応電極２３および電極３３のせり出した接合部分が絶縁層２２，３２間に挟まり、ボイドが生じて接合不良やチップ剥離の原因となる。
【００３２】
そこで、半導体装置１では、電極３３の周囲に溝３９が設けられ、対応電極２３の周囲に溝２９が設けられる。これにより、半導体装置１では、これらの溝２９，３９内の空間が、対応電極２３および電極３３のせり出した接合部分の逃げ場となる。
【００３３】
したがって、半導体装置１によれば、対応電極２３および電極３３のせり出した接合部分が絶縁層２２，３２間へ挟まることによるボイドや接合不良に起因したチップ剥離を抑制することによって、歩留まりを向上させることができる。
【００３４】
また、半導体装置１は、上記した溝２９，３９を設けたことにより、対応電極２３と電極３３との位置に多少の合わせズレが生じた場合であっても、電流のリークを抑制することができる。かかる点について、次に、図７を参照して説明する。図７は、第１の実施形態に係る第１チップ２および第２チップ３に合わせズレが生じた状態を示す説明図である。
【００３５】
図７に示すように、半導体装置１では、対応電極２３と電極３３との位置に合わせズレが生じた場合、ズレ量が溝２９，３９の幅以下であれば、第１チップ２のコンタクトプラグ２６およびシード膜２５が第２チップ３の絶縁層３２に接触することがない。同様に、半導体装置１では、第２チップ３のコンタクトプラグ３６およびシード膜３５が第１チップ２の絶縁層２２に接触することがない。
【００３６】
したがって、半導体装置１によれば、対応電極２３と電極３３との位置のズレ量が溝２９，３９の幅以下であれば、コンタクトプラグ２６，３６およびシード膜２５，３５の材料が絶縁層２２，３２へ拡散することによる電流のリークを防止することができる。
【００３７】
なお、対応電極２３と第２チップ３の絶縁層３２との接触、および、電極３３と第１チップ２の絶縁層２２との接触を防止するためには、電極３３や対応電極２３のサイズにもよるが、溝２９，３９の幅を０．２ミクロン〜５ミクロンとすることが望ましい。これにより、チップ面積の増大を抑制しつつ、電流のリークを防止することができる。
【００３８】
次に、図８および図９を参照し、第１の実施形態に係る半導体装置１の製造方法について説明する。図８および図９は、第１の実施形態に係る半導体装置１の製造工程を示す説明図である。ここでは、第２チップ３の電極３３部分を形成する製造工程について説明する。なお、第１チップ２の対応電極２３部分を形成する製造工程は、電極３３を形成する製造工程と同様である。
【００３９】
図８の（ａ）に示すように、第２チップ３の電極３３部分を形成する場合には、内部に配線３７やロジック回路などが形成された基板３１を用意する。なお、第１チップ２の対応電極２３部分を形成する場合には、内部に配線２７やＣＭＯＳイメージセンサ２０などが形成された基板２１を用意する。配線３７は、例えば、ダマシン法によって形成されるＣｕ（銅）配線である。
【００４０】
続いて、基板３１の表面に、例えば、窒化シリコンなどの絶縁材料によって絶縁膜３８を形成した後、絶縁膜３８の表面に、例えば、ＴＥＯＳ（テトラエトキシシラン）などの絶縁材料によって絶縁層３２を形成する。
【００４１】
その後、図８の（ｂ）に示すように、絶縁層３２における電極３３の形成位置に、開口４１を形成する。ここでは、まず、絶縁層３２の表面部分に、後に形成する電極３３の貼合面と略同一開口面積の孔を形成した後、孔の底面中央から配線３７の上面まで達するビアを形成することによって、開口４１を形成する。
【００４２】
続いて、図８の（ｃ）に示すように、開口４１の内周面および絶縁層３２の上面に、例えば、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ｔｉ（チタン）、ＴｉＷ（チタンタングステン）などの導電材料によってバリアメタル３４を成膜する。
【００４３】
その後、バリアメタル３４の表面に、例えば、Ｃｕなどの導電材料によってメッキ用のシード膜３５を成膜した後、電解メッキによってシード膜３５の表面にＣｕを析出させてコンタクトプラグ３６を形成する。これにより、電極３３が形成される。なお、シード膜３５およびコンタクトプラグ３６の材料は、Ｃｕに限定されるものではなく、Ｃｕ以外の金属であってもよい。
【００４４】
続いて、図９の（ａ）に示すように、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって、絶縁層３２および電極３３上の不要なＣｕを除去する。その後、タッチアップＣＭＰによって第２チップ３の表面を研磨することにより、絶縁層３２上のバリアメタル３４を除去し、絶縁層３２および電極３３の貼合面を面一とする。
【００４５】
続いて、図９の（ｂ）に示すように、溝３９の形成位置を除く絶縁層３２の上面および電極３３の上面にレジスト５１を形成し、レジスト５１をマスクとしてドライエッチングを行う。これにより、図９の（ｃ）に示すように、溝３９が形成される。最後にレジスト５１を除去することによって、図４に示す第２チップ３が完成する。なお、絶縁層３２を選択的にエッチングする条件の場合、電極３３上にレジスト５１を形成する必要はない。
【００４６】
上述したように、第１の実施形態に係る半導体装置１は、基板３１の表面に絶縁層３２が設けられ、絶縁層３２に電極３３が埋設される。そして、絶縁層３２には、電極３３を囲むように環状の溝３９が設けられる。
【００４７】
かかる半導体装置１によれば、第２チップ３の電極３３が絶縁層３２から突出する場合や、第１チップ２の対応電極２３が絶縁層２２から突出する場合に、第１チップ２が第２チップ３から剥落することを抑制することで歩留まりを向上させることができる。
【００４８】
なお、上述した実施形態では、絶縁層２２，３２を加工することによって、溝２９，３９を形成する場合について説明したが、図１０に示す変形例のように、電極３３を加工することによって溝を形成してもよい。
【００４９】
図１０は、第１の実施形態の変形例に係る第２チップ３ａの模式的な断面を示す説明図である。なお、ここでは、図１０に示す第２チップ３ａの構成要素のうち、図４に示す第２チップ３の構成要素と同一の材料によって形成され、同一の機能を担う構成要素については、図４に示す符号と同一の符号を付することにより、その説明を省略する。
【００５０】
変形例に係る第２チップ３ａは、バリアメタル３４ａがＴｉまたはＴｉＷによって形成され、図１０に示すように、バリアメタル３４ａを加工することによって溝３９ａを形成する点が図４に示す第２チップ３とは異なる。
【００５１】
このように、絶縁層３２を加工せずに、第２チップ３ａの表面側におけるバリアメタル３４ａを部分的に除去することによっても、電極３３ａの外側面を一方の側面とし、絶縁層３２の表面側が開放されて電極３３ａを環状に囲む溝３９ａを形成することができる。
【００５２】
かかる第２チップ３ａでは、バリアメタル３４ａを加工して形成した溝３９ａが図４に示す第２チップ３の溝３９と同様に、対応電極２３および電極３３ａのせり出した接合部分の逃げ場となる。
【００５３】
したがって、図４に示す第２チップ３に換えて、図１０に示す第２チップ３ａを半導体装置１に適用しても、図１に示す半導体装置１と同様に、チップ剥離を抑制することによって、歩留まりを向上させることができる。
【００５４】
本変形例に係る第２チップ３ａを製造する場合は、図８の（ａ）〜図９の（ａ）に示す製造工程と同様の製造工程を行う。ただし、バリアメタル３４ａは、ＴｉまたはＴｉＷによって形成する。その後、例えば、フッ酸によるウェットエッチングを行う。
【００５５】
このとき、バリアメタル３４ａがＴｉまたはＴｉＷによって形成されているため、フッ酸によるウェットエッチングでは、絶縁層３２、シード膜３５、およびコンタクトプラグ３６はエッチングされず、バリアメタル３４ａが選択的にエッチングされる。これにより、本変形例によれば、図９に示すレジスト５１を用いずに溝３９ａを形成することが可能である。
【００５６】
（第２の実施形態）
次に、図１１〜図１３を参照し、第２の実施形態に係る半導体装置について説明する。第２の実施形態に係る半導体装置は、絶縁層の形状が図５に示す絶縁層２２，３２と異なる点を除き、第１の実施形態に係る半導体装置１と同様の構成である。
【００５７】
また、第２の実施形態に係る第１チップの絶縁層および第２チップの絶縁層の形状は同一である。このため、ここでは、第２の実施形態に係る第２チップの形状について説明し、第１のチップについては、その説明を省略する。
【００５８】
図１１は、第２の実施形態に係る第２チップ３ｂの模式的な断面を示す説明図である。また、図１２は、第２の実施形態に係る第２チップ３ｂの製造工程を示す説明図である。また、図１３は、第２の実施形態に係る貼合前の第１チップ２ｂおよび第２チップ３ｂの模式的な断面を示す説明図である。
【００５９】
なお、ここでは、図１１に示す第２チップ３ｂの構成要素のうち、図４に示す第２チップ３の構成要素と同一の材料によって形成され、同一の機能を担う構成要素については、図４に示す符号と同一の符号を付することにより、その説明を省略する。
【００６０】
図１１に示すように、第２チップ３ｂは、電極３３の貼合面となる一方の端面が絶縁層３２の表面から高さｄ分突出している点が、図４に示す第２チップ３とは異なる。かかる第２チップ３ｂを製造する場合には、まず、図１２（ａ）に示すように、第１の実施形態に係る第２チップ３を用意する。
【００６１】
そして、第１チップ３に設けられた電極３３の貼合面となる上面にレジスト５２を形成する。続いて、図１２の（ｂ）に示すように、レジスト５２をマスクとして、絶縁層３２に対するエッチングを行うことによって、絶縁層３２の貼合面および溝３９の底面を絶縁層３２の深さ方向へ厚さｄ分後退させる。その後、レジスト５２を除去することによって、図１１に示す第２チップ３ｂが完成する。なお、絶縁層３２を選択的にエッチングする条件の場合、電極３３上にレジスト５２を形成する必要はない。
【００６２】
かかる第２チップ３ｂによれば、電極３３や対応電極２３の貼合面が製造過程で窪んだ場合であっても、電極３３と対応電極２３とを適切に接続させることができる。具体的には、図１３に示すように、第１チップ２ｂは、電極２３の貼合面に窪みが生じる場合がある。
【００６３】
かかる窪みは、例えば、対応電極２３および絶縁層２２の貼合面を面一にする研磨工程において、対応電極２３が絶縁層２２に比べて過度に研磨された場合に生じることがある。このような場合であっても、図１３に示すように、第２の実施形態によれば、第１チップ２ｂの対応電極２３が絶縁層２２の表面から高さｄ分突出し、第２チップ３ｂの電極３３が絶縁層３２の表面から高さｄ分突出する。
【００６４】
このため、対応電極２３の貼合面が窪んだ場合であっても、第１チップ２ｂと第２チップ３ｂとを貼合することによって、電極３３と対応電極２３とを適切に接続させることができる。また、第１チップ２ｂには、第１の実施形態と同様に溝２９があり、第２チップ３ｂにも、第１の実施形態と同様に溝３９がある。
【００６５】
これにより、第２の実施形態によれば、電極３３と対応電極２３との接合部分が接合面の面方向へせり出したとしても、せり出した部分が絶縁層２２，３２間に挟まることを抑制することができるので、チップ剥離に起因した歩留まりの低下を抑制することができる。
【００６６】
なお、電極３３の貼合面を絶縁層３２の表面から突出させ、電極３３の周囲に溝３９を形成する方法は、図１２に示す製造工程に限定されるものではない。ここで、図１４を参照し、電極３３の貼合面を絶縁層３２の表面から突出させ、電極３３の周囲に溝３９を形成する他の製造方法について説明する。図１４は、第２の実施形態に係る他の製造工程を示す説明図である。
【００６７】
なお、ここでは、図１４に示す第２チップ３ｃの構成要素のうち、図１２に示す第２チップ３ｂの構成要素と同一の材料によって形成され、同一の機能を担う構成要素については、図１２に示す符号と同一の符号を付することにより、その説明を省略する。
【００６８】
他の製造方法では、絶縁層３２および電極３３の表面を研磨する場合に、電極３３に比べて絶縁層３２が過度に研磨されるよう、研磨用のスラリーの配合を調整する。これにより、図１４の（ａ）に示すように、研磨後の電極３３は、絶縁層３２の表面から突出した状態になる。
【００６９】
続いて、図１４の（ｂ）に示すように、溝３９の形成位置を除く絶縁層３２の上面および電極３３の上面にレジスト５３を形成し、レジスト５３をマスクとしたエッチングを行うことによって、溝３９を形成する。
【００７０】
その後、図１４の（ｃ）に示すように、レジスト５３を除去することによって、電極３３の貼合面となる一方の端面が絶縁層３２の表面から突出した第２チップ３ｃを製造することができる。なお、絶縁層３２を選択的にエッチングする条件の場合、電極３３上にレジスト５３を形成する必要はない。
【００７１】
かかる他の製造方法によれば、絶縁層３２の貼合面を後退させるエッチングを行うことなく、電極３３の貼合面が絶縁層３２の表面から突出し、溝３９を備える第２チップ３ｃを製造することができる。
【００７２】
上述したように、第２の実施形態によれば、電極３３の貼合面が絶縁層３２の表面から突出し、溝３９を備える第２チップ３ｃを提供することができる。第２の実施形態によれば、第２チップ３ｂ，３ｃの電極３３および第１チップ２ｂの対応電極２３の貼合面に窪みが生じる場合であっても、電極３３と対応電極２３とを適切に接続させることが可能となり接続不良による歩留まりの低下を抑制することができる。
【００７３】
なお、第１および第２の実施形態では、貼合される２枚のチップ双方の貼合面に溝がある場合について説明したが、溝は少なくとも一方のチップの貼合面に設けられてもよい。一方のチップに溝が設けられていれば、その溝が電極のせり出した接合部分の逃げ場となるので、電極のせり出した接合部分が比較的小さければ、第１および第２の実施形態と同様に歩留まりを向上させることができる。
【００７４】
また、第２の実施形態では、貼合される２枚のチップ双方の電極を絶縁層から突出させる場合について説明したが、電極を絶縁層から突出させるのは、少なくとも一方のチップであってもよい。かかる構成によっても、貼合される２枚のチップの電極を十分適切に接続させることが可能である。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１  半導体装置、  ２，２ｂ  第１チップ、  ３，３ａ，３ｂ，３ｃ  第２チップ、  ２１，３１  基板、  ２０  ＣＭＯＳイメージセンサ、  ２２，３２  絶縁層、  ２３  対応電極、  ３３  電極、  ２４，３４  バリアメタル、  ２５，３５  シード膜、  ２６，３６  コンタクトプラグ、  ２７，３７  配線、  ２８，３８  絶縁膜、  ２９，３９  溝、  ４１  開口、  ５１，５２，５３  レジスト
【図１】
2016018879.tif 000003
【図２】
2016018879.tif 000004
【図３】
2016018879.tif 000005
【図４】
2016018879.tif 000006
【図５】
2016018879.tif 000007
【図６】
2016018879.tif 000008
【図７】
2016018879.tif 000009
【図８】
2016018879.tif 000010
【図９】
2016018879.tif 000011
【図１０】
2016018879.tif 000012
【図１１】
2016018879.tif 000013
【図１２】
2016018879.tif 000014
【図１３】
2016018879.tif 000015
【図１４】
2016018879.tif 000016