(57)【要約】【課題】ビット数が比較的少ない演算を行うにもかかわらず操作量の演算精度の低下を防止することが可能な制御装置の操作量の演算方法及び制御装置を提供する。【解決手段】例えば操作量Ｕ（ｎ−１）はＵH （ｎ−１）及びＵL （ｎ−１）に分割して記憶されるようにしておく。差分方程式に基づく演算の都度、先ず現在の偏差Ｅ（ｎ）を１６ビットの固定小数点数としてＲＡＭ２３に記憶する。そして、ＵL （ｎ−１）及びＡ1 、ＵL （ｎ−２）及びＡ2 、Ｅ（ｎ）及びＢ0 、Ｅ（ｎ−１）及びＢ1 、Ｅ（ｎ−２）及びＢ2 、ＵH （ｎ−１）及びＡ1 、並びにＵH （ｎ−２）及びＡ2 を夫々ＲＡＭから読み出して乗算部３１で乗算し、Ａｃｃ３４に積算された演算結果が示す操作量Ｕ（ｎ）を、次の周期における演算のために、実質的に３１（＝１６＋１５）ビットの固定小数点数としてＵH （ｎ−１）及びＵL （ｎ−１）に分割して記憶する。【選択図】図３
2016018274.tif 000002
【特許請求の範囲】
【請求項１】
伝達特性がパルス伝達関数で表される制御対象に入力する操作量を、目標値に対する制御量の偏差に基づいて制御する制御装置で、前記パルス伝達関数に対応する差分方程式に基づいて前記操作量を反復的に演算する方法において、
記憶部と、
Ｎ桁（Ｎは２以上の整数）の固定小数点の乗数及び被乗数を乗算する乗算部とを用意し、
前記記憶部は、前記偏差及び操作量夫々の係数をＮ桁の固定小数点数として予め記憶すると共に、前記差分方程式に基づく演算の都度、前記偏差及び操作量夫々をＮ桁及びＮ＋Ｍ桁（ＭはＮより小さい自然数）の固定小数点数として記憶し、
前記乗算部は、前記差分方程式に基づく演算の都度、前記偏差及び該偏差の係数、前記操作量の上位Ｎ桁及び該操作量の係数、並びに前記操作量の下位Ｍ桁及び該操作量の係数の夫々を前記記憶部から読み出して乗算すること
を特徴とする制御装置の操作量の演算方法。
【請求項２】
前記乗算部の乗算結果を積算する積算部を用意し、
前記差分方程式は、下記の式（１）であり、
前記積算部の積算結果における最下位からのＭ桁及び該Ｍ桁に続くＮ桁の夫々を、前記式（１）の演算結果におけるＵL （ｎ）及びＵH （ｎ）とすること
を特徴とする請求項１に記載の制御装置の操作量の演算方法。
ＵH （ｎ）＋ＵL （ｎ）・２-M ＝ｂ0 ・Ｅ（ｎ）＋ｂ1 ・Ｅ（ｎ−１）＋・・＋ｂm ・Ｅ（ｎ−ｍ）＋ａ1 ・ＵH （ｎ−１）+ａ2 ・ＵH （ｎ−２）＋・・＋ａk ・ＵH （ｎ−ｋ）＋｛ａ1 ・ＵL （ｎ−１）+ａ2 ・ＵL （ｎ−２）＋・・＋ａk ・ＵL （ｎ−ｋ）｝２-M ・・・（１）
但し、
ｎ    ：２以上の整数
ｍ、ｋ：１≦ｍ≦ｋ≦ｎ−１を満たす整数
Ｅ（ｎ）：目標値に対するｎ回目の制御量の偏差
ＵH （ｎ）：ｎ回目の操作量Ｕ（ｎ）の上位Ｎ桁
ＵL （ｎ）：ｎ回目の操作量Ｕ（ｎ）の下位Ｍ桁
ｂm   ：偏差の係数
ａk   ：操作量の係数
【請求項３】
伝達特性がパルス伝達関数で表される制御対象に入力する操作量を、目標値に対する制御量の偏差に基づいて制御し、前記パルス伝達関数に対応する差分方程式によって前記操作量を反復的に演算する制御装置において、
前記偏差及び操作量夫々の係数をＮ桁（Ｎは２以上の整数）の固定小数点数として記憶すると共に、前記差分方程式に基づく演算の都度、前記偏差及び操作量夫々をＮ桁及びＮ＋Ｍ桁（ＭはＮより小さい自然数）の固定小数点数として記憶する記憶部と、
前記差分方程式に基づく演算の都度、前記偏差及び該偏差の係数、前記操作量の上位Ｎ桁及び該操作量の係数、並びに前記操作量の下位Ｍ桁及び該操作量の係数の夫々を前記記憶部から読み出して乗算する乗算部とを備えること
を特徴とする制御装置。
【請求項４】
前記制御対象は、演算された操作量に基づいてＰＷＭ信号を生成するＰＷＭ生成部と、該ＰＷＭ生成部が生成したＰＷＭ信号によってスイッチングするスイッチング素子を有する電圧変換部とを含むこと
を特徴とする請求項３に記載の制御装置。
【請求項５】
前記制御量は、前記電圧変換部が出力する電流であることを特徴とする請求項４に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス伝達関数に対応する差分方程式に基づいて制御対象に入力する操作量を時系列的に演算する制御装置の操作量の演算方法、及び該演算方法を実行する制御装置に関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータの出力電圧を安定化するための制御方式として、出力電圧を帰還する電圧モード制御方式が広く用いられている。電圧モード制御方式は、制御が比較的簡単であるが位相補償回路が複雑になるという側面がある。
【０００３】
一方、出力電圧に加えて出力電流を帰還する電流モード制御方式は、制御自体が比較的複雑になるが位相補償回路が簡単になる上、ラインレギュレーション性に優れており、フィードバックループの安定性が高く、並列に構成して大容量化するのに適している等、多くの利点があるとされている（例えば特許文献１参照）。
【０００４】
さて、電源装置における制御回路の機能をデジタル化して構成の簡略化を図る方法が提案されている。例えば特許文献２には、フィードバックされた電圧のＡ／Ｄ変換値に基づいてＣＰＵが一定時間毎に制御指令値を算出し、この制御指令値に基づいてスイッチング素子に与えるＰＷＭ信号のデューティを決定する電圧モード制御方式の電源装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２０９１３５号公報
【特許文献２】特開２０１３−７０５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、例えば電流モード制御方式のような複雑な制御方式を採用する場合、高精度の演算が必要となることが多く、一度に扱えるビット数が多い演算器、マイコン又はＤＳＰを用いた場合は、コスト増の要因となる。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、ビット数が比較的少ない演算を行うにもかかわらず操作量の演算精度の低下を防止することが可能な制御装置の操作量の演算方法及び制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る制御装置の操作量の演算方法は、伝達特性がパルス伝達関数で表される制御対象に入力する操作量を、目標値に対する制御量の偏差に基づいて制御する制御装置で、前記パルス伝達関数に対応する差分方程式に基づいて前記操作量を反復的に演算する方法において、記憶部と、Ｎ桁（Ｎは２以上の整数）の固定小数点の乗数及び被乗数を乗算する乗算部とを用意し、前記記憶部は、前記偏差及び操作量夫々の係数をＮ桁の固定小数点数として予め記憶すると共に、前記差分方程式に基づく演算の都度、前記偏差及び操作量夫々をＮ桁及びＮ＋Ｍ桁（ＭはＮより小さい自然数）の固定小数点数として記憶し、前記乗算部は、前記差分方程式に基づく演算の都度、前記偏差及び該偏差の係数、前記操作量の上位Ｎ桁及び該操作量の係数、並びに前記操作量の下位Ｍ桁及び該操作量の係数の夫々を前記記憶部から読み出して乗算することを特徴とする。
【０００９】
本発明に係る制御装置の操作量の演算方法は、前記乗算部の乗算結果を積算する積算部を用意し、前記差分方程式は、下記の式（１）であり、前記積算部の積算結果における最下位からのＭ桁及び該Ｍ桁に続くＮ桁の夫々を、前記式（１）の演算結果におけるＵL （ｎ）及びＵH （ｎ）とすることを特徴とする。
ＵH （ｎ）＋ＵL （ｎ）・２-M ＝ｂ0 ・Ｅ（ｎ）＋ｂ1 ・Ｅ（ｎ−１）＋・・＋ｂm ・Ｅ（ｎ−ｍ）＋ａ1 ・ＵH （ｎ−１）+ａ2 ・ＵH （ｎ−２）＋・・＋ａk ・ＵH （ｎ−ｋ）＋｛ａ1 ・ＵL （ｎ−１）+ａ2 ・ＵL （ｎ−２）＋・・＋ａk ・ＵL （ｎ−ｋ）｝２-M ・・・（１）
但し、
ｎ    ：２以上の整数
ｍ、ｋ：１≦ｍ≦ｋ≦ｎ−１を満たす整数
Ｅ（ｎ）：目標値に対するｎ回目の制御量の偏差
ＵH （ｎ）：ｎ回目の操作量Ｕ（ｎ）の上位Ｎ桁
ＵL （ｎ）：ｎ回目の操作量Ｕ（ｎ）の下位Ｍ桁
ｂm   ：偏差の係数
ａk   ：操作量の係数
【００１０】
本発明に係る制御装置は、伝達特性がパルス伝達関数で表される制御対象に入力する操作量を、目標値に対する制御量の偏差に基づいて制御し、前記パルス伝達関数に対応する差分方程式によって前記操作量を反復的に演算する制御装置において、前記偏差及び操作量夫々の係数をＮ桁（Ｎは２以上の整数）の固定小数点数として記憶すると共に、前記差分方程式に基づく演算の都度、前記偏差及び操作量夫々をＮ桁及びＮ＋Ｍ桁（ＭはＮより小さい自然数）の固定小数点数として記憶する記憶部と、前記差分方程式に基づく演算の都度、前記偏差及び該偏差の係数、前記操作量の上位Ｎ桁及び該操作量の係数、並びに前記操作量の下位Ｍ桁及び該操作量の係数の夫々を前記記憶部から読み出して乗算する乗算部とを備えることを特徴とする。
【００１１】
本発明に係る制御装置は、前記制御対象は、演算された操作量に基づいてＰＷＭ信号を生成するＰＷＭ生成部と、該ＰＷＭ生成部が生成したＰＷＭ信号によってスイッチングするスイッチング素子を有する電圧変換部とを含むことを特徴とする。
【００１２】
本発明に係る制御装置は、前記制御量は、前記電圧変換部が出力する電流であることを特徴とする。
【００１３】
本発明にあっては、パルス伝達関数に対応する差分方程式に基づく演算の前に、偏差及び操作量夫々の係数をＮ桁の固定小数点数として予め記憶部に記憶し、偏差及び操作量夫々をＮ桁及びＮ＋Ｍ桁（ＭはＮより小さい自然数）の固定小数点数として記憶するための領域を確保しておく。差分方程式に基づく演算の都度、先ず現在の偏差をＮ桁の固定小数点数として記憶部に記憶する。そして、偏差及びその係数と、操作量の上位Ｎ桁及び操作量の係数と、操作量の下位Ｍ桁及び操作量の係数とを夫々記憶部から読み出して乗算部で乗算し、差分方程式の演算結果が示す操作量をＮ＋Ｍ桁の固定小数点数として記憶部に記憶する。
これにより、Ｎ桁以下の乗数及び被乗数を乗算する乗算部を用いるにもかかわらず、演算結果が示す操作量が高精度で次の演算に引き継がれる。
【００１４】
本発明にあっては、式（１）に含まれる複数の乗算項の乗算結果を積算し、積算結果における最下位からのＮ＋Ｍ桁のうち、上位Ｎ桁及び下位Ｍ桁夫々を、式（１）の演算結果におけるＵH （ｎ−１）及びＵL （ｎ−１）とする。
これにより、式（１）のｎ＋１回目の演算に先立って、Ｕ（ｎ）が桁落ちなしにＵH （ｎ−１）及びＵL （ｎ−１）に代入される。
【００１５】
本発明にあっては、演算された操作量に基づいてＰＷＭ生成部がＰＷＭ信号を生成し、生成されたＰＷＭ信号によって電圧変換部のスイッチング素子がスイッチングする。
これにより、演算精度の低下を防止する演算方法によって演算された操作量に基づいて、電圧変換部のスイッチング素子がオン／オフに制御される。
【００１６】
本発明にあっては、電圧変換部が出力する電流が制御量であり、いわゆる電流モード制御方式によって、電圧変換部が出力する電流が高精度に制御される。
【発明の効果】
【００１７】
本発明によれば、Ｎ桁以下の乗数及び被乗数を乗算する乗算部を用いるにもかかわらず、演算結果が示す操作量が高精度で次の演算に引き継がれる。
従って、ビット数が比較的少ない演算を行うにもかかわらず操作量の演算精度の低下を防止することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１に係る制御装置の構成例を示すブロック図である。
【図２】制御装置における制御部の機能構成を示すブロック図である。
【図３】本発明の実施の形態１に係る制御装置における演算器の構成例を示すブロック図である。
【図４】本発明の実施の形態１に係る制御装置でＰＷＭ回路に対する操作量を演算するＣＰＵの処理手順を示すフローチャートである。
【図５】本発明の実施の形態２に係る制御装置における演算器の構成例を示すブロック図である。
【図６】本発明の実施の形態２に係る制御装置でＰＷＭ回路に対する操作量を演算するＣＰＵの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係る制御装置の構成例を示すブロック図であり、図２は、制御装置における制御部２の機能構成を示すブロック図である。図１に示す制御装置は、例えば外部のバッテリ４の電圧を降圧して負荷５に供給するＤＣ／ＤＣコンバータ（電圧変換部に相当：以下、単にコンバータという）１と、該コンバータ１にＰＷＭ信号を与える制御部２とを備える。コンバータ１は、バッテリ４の電圧を昇圧又は昇降圧するものであってもよい。
【００２０】
コンバータ１は、一端がバッテリ４に接続されたスイッチング素子１１と、該スイッチング素子１１の他端に夫々の一端が接続された第２のスイッチング素子１２及びインダクタ１３と、該インダクタ１３の他端に一端が接続された抵抗器１４と、該抵抗器１４の他端及び接地電位の間に接続されたコンデンサ１５とを備える。第２のスイッチング素子１２の他端は、接地電位に接続されている。負荷５はコンデンサ１５の両端に接続される。スイッチング素子１１及び第２のスイッチング素子１２は、例えば夫々の一端をドレインとするＮチャネル型のＭＯＳＦＥＴである。
【００２１】
コンバータ１は、また、スイッチング素子１１及び第２のスイッチング素子１２をオン／オフに駆動する駆動信号を与える駆動回路１６を備える。駆動回路１６は、制御部２から与えられたＰＷＭ信号及び該ＰＷＭ制御信号と相補的なＰＷＭ信号の夫々をスイッチング素子１１及び第２のスイッチング素子１２のゲートに与える。
【００２２】
制御部２は、ＣＰＵ２１を有し、ＣＰＵ２１は、プログラム等の情報を記憶するＲＯＭ２２、一時的に発生した情報を記憶するＲＡＭ（記憶部に相当）２３及びＰＷＭ制御の周期等の各種時間を計時するタイマ２４と互いにバス接続されている。
【００２３】
ＣＰＵ２１には、また、駆動回路１６に与えるＰＷＭ信号を生成するＰＷＭ回路（ＰＷＭ生成部に相当）２５、抵抗器１４の両端の電圧を検出して抵抗器１４に流れる電流をデジタルの電流値に変換するＡ／Ｄ変換回路２６、及びコンデンサ１５の両端の電圧をデジタルの電圧値に変換するＡ／Ｄ変換回路２７がバス接続されている。ＰＷＭ回路２５及びコンバータ１が、制御対象に相当する。
【００２４】
図２に移って、制御部２は、負荷５に供給する電圧を所謂電流モード制御方式によって制御するための電圧ループ制御器２８及び電流ループ制御器２９夫々の機能を実現する。制御部２では、電圧ループ制御器２８による電圧ループ制御と、電流ループ制御器２９による電流ループ制御とが同時並行的に実行される。図中「○」の記号は減算器を表す。
【００２５】
電圧ループ制御器２８は、負荷５に供給された出力電圧をＡ／Ｄ変換回路２７で変換したデジタルの電圧値Ｖｏを、目標の電圧値Ｖｒｅｆから減算した偏差に基づいて、後段の電流ループ制御器２９に対する目標の電流値Ｉｒｅｆとなる操作量を演算する。この電圧ループ制御では、コンバータ１が出力する電圧が制御量である。
【００２６】
電流ループ制御器２９は、抵抗器１４に流れる電流をＡ／Ｄ変換回路２６で変換したデジタルの電流値Ｉｌを、電圧ループ制御器２８からの目標の電流値Ｉｒｅｆから減算した偏差に基づいて、ＰＷＭ回路２５に対する操作量を演算する。ＰＷＭ回路２５は、与えられた操作量に応じたデューティのＰＷＭ信号を生成する。この電流ループ制御では、コンバータ１が出力する電流が制御量である。
【００２７】
電圧ループ制御としてＰＩＤ制御を行う場合、操作量としての電流値Ｉは、例えば以下の式（２）により演算される。式（２）の値は、一定桁の固定小数点数同士の積和を求める公知の方法を用いて反復的に演算することが可能であるため、演算方法の説明を省略する。
【００２８】
Ｉ（ｎ）＝Ｉ（ｎ-１）＋Ｋp ・｛ｅ（ｎ）−ｅ（ｎ-１）｝＋Ｋi ・｛ｅ（ｎ）＋ｅ（ｎ−１）｝＋Ｋd ・［｛ｅ（ｎ）−ｅ（ｎ-１）｝−｛ｅ（ｎ-1）−ｅ（ｎ-２）｝］・・・（２）
但し、
ｎ    ：２以上の整数
Ｉ（ｎ）：ｎ回目の操作量
ｅ（ｎ）：ｎ回目の目標値に対するｎ回目の制御量の偏差
Ｋp   ：比例項の係数
Ｋi   ：積分項の係数
Ｋd   ：微分項の係数
【００２９】
次に、電流ループ制御について説明する。離散時間制御システムにおける制御対象のパルス伝達関数Ｇｃ（ｚ）は、ｚ変換によって一般的に以下の式（３）で表すことができる。
【００３０】
Ｇｃ（ｚ）＝（ｂ0 ＋ｂ1 ・ｚ-1 ＋ｂ2 ・ｚ-2 ＋・・＋ｂm ・ｚ-m ）／（１−ａ1 ・ｚ-1 −ａ2 ・ｚ-2 −・・−ａk ・ｚ-k ）・・・（３）
但し、ｍ≦ｋ
【００３１】
式（３）に対応する差分方程式は、以下の式（４）によって表される。式（４）によって演算されるＵ（ｎ）をＰＷＭ回路２５に対する操作量とする場合、Ｅ（ｎ）は、式（２）で演算されたＩ（ｎ）に対する、Ａ／Ｄ変換回路２６で変換されたデジタルの電流値の偏差である。
【００３２】
Ｕ（ｎ）＝ｂ0 ・Ｅ（ｎ）＋ｂ1 ・Ｅ（ｎ−１）＋・・＋ｂm ・Ｅ（ｎ−ｍ）＋ａ1 ・Ｕ（ｎ−１）+ａ2 ・Ｕ（ｎ−２）＋・・＋ａk ・Ｕ（ｎ−ｋ）・・・（４）
但し、
ｎ    ：２以上の整数
ｍ、ｋ：１≦ｍ≦ｋ≦ｎ−１を満たす整数
Ｅ（ｎ）：目標値に対するｎ回目の制御量の偏差
Ｕ（ｎ）：ｎ回目の操作量
ｂm   ：偏差の係数
ａk   ：操作量の係数
【００３３】
式（４）の右辺をＮ桁（Ｎは２以上の整数）の固定小数点数同士の積和として演算する場合、演算結果の桁数が２Ｎ以上となるため、右辺の演算結果を左辺のＵ（ｎ）に代入するときに、演算結果の下位Ｎ桁が失われて演算精度が低下する。そこで、Ｕ（ｎ）、Ｕ（ｎ−１）、・・・Ｕ（ｎ−ｋ）をＮ＋Ｍ桁（ＭはＮより小さい自然数）の固定小数点数として、式（４）を上述の式（１）に置き換える。以下に式（１）を再掲する。
【００３４】
ＵH （ｎ）＋ＵL （ｎ）・２-M ＝ｂ0 ・Ｅ（ｎ）＋ｂ1 ・Ｅ（ｎ−１）＋・・＋ｂm ・Ｅ（ｎ−ｍ）＋ａ1 ・ＵH （ｎ−１）+ａ2 ・ＵH （ｎ−２）＋・・＋ａk ・ＵH （ｎ−ｋ）＋｛ａ1 ・ＵL （ｎ−１）+ａ2 ・ＵL （ｎ−２）＋・・＋ａk ・ＵL （ｎ−ｋ）｝２-M ・・・（１）
但し、
ＵH （ｎ）：ｎ回目の操作量Ｕ（ｎ）の上位Ｎ桁
ＵL （ｎ）：ｎ回目の操作量Ｕ（ｎ）の下位Ｍ桁
【００３５】
ここで特に、偏差の係数と操作量の係数とで数値に大きな差がある場合、数値が小さい方の係数と操作量又は偏差との乗算結果が、左辺の操作量に十分反映されないこととなり、制御が正確に行えなくなる。例えば、係数ｂm の各数値が係数ａk の各数値よりもＪ桁（ここでは、ＪはＮより小さい自然数とする）程度小さい場合、式（１）を以下の式（５）に置き換える。つまり、予め係数ｂm に２J を乗じて係数ｂm 及び偏差の積和に桁落ちが生じないようにする。
【００３６】
ＵH （ｎ）＋ＵL （ｎ）・２-M ＝｛（ｂ0 ・２J ）・Ｅ（ｎ）＋（ｂ1 ・２J ）・Ｅ（ｎ−１）＋・・＋（ｂm ・２J ）・Ｅ（ｎ−ｍ）｝２-J ＋ａ1 ・ＵH （ｎ−１）+ａ2 ・ＵH （ｎ−２）＋・・＋ａk ・ＵH （ｎ−ｋ）＋｛ａ1 ・ＵL （ｎ−１）+ａ2 ・ＵL （ｎ−２）＋・・＋ａk ・ＵL （ｎ−ｋ）｝２-M ・・・（５）
【００３７】
このように桁数を増加させた操作量の上位Ｎ桁及び下位Ｍ桁を分割して演算し、且つ、ｂm の数値精度を変換することにより、各係数と操作量又は偏差との乗算を行う乗算部で乗数及び被乗数の桁数をＮ桁から増やすことなく、高精度の演算を行えるようにする。
なお、以下では、Ｎ桁の固定小数点数をＮ桁の２進数で表す例について説明するが、２進数に限定されず、例えばＮ桁の１０進数について演算を行う場合に適用してもよい。本実施の形態１では、Ｎ＝１６であり、Ｍ＝１５である（詳細については後述する）。
【００３８】
実際に式（５）に基づく演算を行う場合、演算結果の数値が小さくなる積和から先に演算して桁落ちを極力避けることが好ましい。ここでは、式（５）を例えば以下の式（６）のように変形して演算すればよい。
【００３９】
ＵH （ｎ）＋ＵL （ｎ）・２-M ＝［｛ａ1 ・ＵL （ｎ−１）+ａ2 ・ＵL （ｎ−２）＋・・＋ａk ・ＵL （ｎ−ｋ）｝２J-M ＋（ｂ0 ・２J ）・Ｅ（ｎ）＋（ｂ1 ・２J ）・Ｅ（ｎ−１）＋・・＋（ｂm ・２J ）・Ｅ（ｎ−ｍ）］２-J ＋ａ1 ・ＵH （ｎ−１）+ａ2 ・ＵH （ｎ−２）＋・・＋ａk ・ＵH （ｎ−ｋ）・・・（６）
【００４０】
次に、電流ループ制御について、具体的な数値を用いて説明する。電流ループ制御では、インダクタ１３に流れる電流をフィードバックしてスイッチング素子１１をオン／オフに制御しており、ＰＷＭ回路２５が生成するＰＷＭ信号の変化に対してインダクタ１３に流れる電流の変化が急峻である。このような特性に対応するため、式（１）及び式（４）〜（６）における偏差の係数ｂm は、１より十分小さくすることが好ましい。
【００４１】
さて、式（３）で表されるパルス伝達関数Ｇｃ（ｚ）におけるポール及びゼロ点が夫々２つ存在する場合、Ｇｃ（ｚ）は、以下の式（７）のように表される。
【００４２】
Ｇｃ（ｚ）＝（ｂ0 ＋ｂ1 ・ｚ-1 ＋ｂ2 ・ｚ-2 ）／（１−ａ1 ・ｚ-1 −ａ2 ・ｚ-2 ）・・・（７）
【００４３】
式（７）に対応する差分方程式は、式（６）から抽出して以下の式（８）のとおりとなる。
【００４４】
ＵH （ｎ）＋ＵL （ｎ）・２-M ＝［｛ａ1 ・ＵL （ｎ−１）+ａ2 ・ＵL （ｎ−２）｝２J-M ＋（ｂ0 ・２J ）・Ｅ（ｎ）＋（ｂ1 ・２J ）・Ｅ（ｎ−１）＋（ｂ2 ・２J ）・Ｅ（ｎ−２）］２-J ＋ａ1 ・ＵH （ｎ−１）+ａ2 ・ＵH （ｎ−２）・・・（８）
【００４５】
式（８）における各係数の数値の具体例を１０進数で示すと、以下の式（９）及び（１０）のとおりである。
【００４６】
ａ1 ＝１．９９７、ａ2 ＝−０．９９７・・・（９）
ｂ0 ＝０．０００４０７６、ｂ1 ＝０．０００１１０３、ｂ2 ＝−０．０００２９７３・・・（１０）
【００４７】
つまり、係数ａk の絶対値の最大値は、係数ｂm の絶対値の最大値に対して５千倍程度大きい。これは２進数で言うと１２〜１３桁程度大きいことになる。以下では、例えばＪ＝１２とする。
次に、式（８）に基づく演算を行う制御部２によって実現される演算器について、その動作を示すフローチャートを用いて説明する。
【００４８】
図３は、本発明の実施の形態１に係る制御装置における演算器の構成例を示すブロック図であり、図４は、本発明の実施の形態１に係る制御装置でＰＷＭ回路２５に対する操作量を演算するＣＰＵ２１の処理手順を示すフローチャートである。図４の処理は、式（８）に基づく演算を行う周期、即ちＰＷＭ制御の制御周期毎に起動され、ＲＯＭ２２に予め格納された制御プログラムに従って、ＣＰＵ２１により実行される。
【００４９】
図３における３１及び３２は乗算部であり、乗算部３１は、ＲＡＭ２３に夫々記憶された１６ビット長の乗数及び被乗数を乗算する。乗算部３１の乗算結果は、加算部３３によって３２ビット長のＡｃｃ３４の内容に累積的に加算される。乗算部３２は、３２ビット長のＡｃｃ３４の内容を、ＲＡＭ２３に記憶された内容に対応する桁数だけ算術シフトするものである。従って、加算部３３及びＡｃｃ３４が積算部に相当する。Ａｃｃ３４の最上位ビットは符号ビットである。
【００５０】
反復的な演算を開始する前に、ＣＰＵ２１は、式（８）における定数であるａ1 及びａ2 を所定ビット数（以下、Ｄという）だけ左に算術シフトして被演算数としての精度が最も高くなるようにする。具体的には、被演算数を整数として見た場合、−３２７６８〜３２７６７の範囲内にてできるだけ絶対値が大きくなるようにする。ここではＤ＝１４であるから、ａ1 及びａ2 を１４ビットだけ算術左シフトするが、演算中の桁溢れを防ぐために、算術左シフトする桁数を１３ビット又はそれ以下にしてもよい。
【００５１】
図３に示すＡ1 及びＡ2 は、以上のとおり予め以下の式（１１）によって算出された数値であり、ＲＡＭ２３に記憶される。これにより、Ａ1 及びＡ2 夫々をビット０（ＬＳＢ）からビット１５（ＭＳＢ）までの１６ビットの符号付き固定小数点数として見た場合、ビット１３及び１４の間に小数点があるものとして扱われる。ここではＤ＝１４であるから、Ａ1 及びＡ2 は、符号ビットを除いて整数部が１ビットであり、小数部が１４ビットである。
【００５２】
Ａ1 ＝ａ1 ・２D 、Ａ2 ＝ａ2 ・２D 、・・・（１１）
【００５３】
一方、ｂ0 、ｂ1 及びｂ2 は、ａ1 及びａ2 よりも更にＪビットだけ算術左シフトすべき係数であるから、図３に示すＢ0 、Ｂ1 及びＢ2 が、予め以下の式（１２）によって算出されてＲＡＭ２３に記憶される。Ｄ＝１４、且つＪ＝１２の場合、Ｂ0 、Ｂ1 及びＢ2 は、仮想的にビット２５及び２６の間に小数点があるものとして扱われる。
【００５４】
Ｂ0 ＝ｂ0 ・２D+J 、Ｂ1 ＝ｂ1 ・２D+J 、Ｂ2 ＝ｂ2 ・２D+J ・・・（１２）
【００５５】
また、図３に示すＡEL 及びＡHL 夫々は、式（８）における他の定数が予め以下の式（１３）によって算出されたものであり、ＲＡＭ２３に記憶される。
【００５６】
ＡEL ＝２J-M 、ＡHL ＝２-J ・・・（１３）
【００５７】
その他、図３に示すＵL （ｎ−１）、ＵL （ｎ−２）、Ｅ（ｎ−１）、Ｅ（ｎ−２）、ＵH （ｎ−１）及びＵH （ｎ−２）については、初期値としての０がＲＡＭ２３に記憶される。Ａｃｃ３４の初期値は０である。
【００５８】
次に図４に移って、図３に示す演算器によって式（８）を反復的に演算する処理について詳述する。以下では、「格納」を「記憶」と同じ意味で用いる。また、Ａｃｃ３４に対する記憶又は格納を除いて、全ての記憶又は格納は、ＲＡＭ２３に対して行われる。予めＲＡＭ２３に格納されたＡ1 ，Ａ2 ，Ｂ0 ，Ｂ1 ，Ｂ2 ，ＡEL ，ＡHL の内容は、適時ＲＡＭ２３から読み出される。
【００５９】
図４の処理が起動された場合、ＣＰＵ２１は、式（２）で演算されたＩ（ｎ）を目標値として、目標値に対するＡ／Ｄ変換回路２６で変換されたデジタルの電流値の偏差を算出し（Ｓ１１）、算出した偏差をＥ（ｎ）に格納する（Ｓ１２）。本実施の形態１では、一例として、Ｅ（ｎ）を正規化して、絶対値が１より小さい適当な大きさの値となるようにする。つまり、Ｅ（ｎ）は、ビット１５が符号ビットであり、ビット１４及び１５の間に小数点があるものとして扱われる。但し、Ｅ（ｎ）の正規化は必須ではない。
【００６０】
次いで、ＣＰＵ２１は、Ａ1 とＵL （ｎ−１）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ１３）。同様に、ＣＰＵ２１は、Ａ2 とＵL （ｎ−２）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ１４）。
【００６１】
次いで、ＣＰＵ２１は、Ａｃｃ３４の内容をＡEL の内容に応じて算術シフトする（Ｓ１５）。具体的には、ＡEL に２J-M が格納されているから、ＣＰＵ２１は、Ａｃｃ３４の内容をＪ−Ｍビットだけ算術左シフト（換言すればＭ−Ｊビットだけ算術右シフト）する。
【００６２】
次いで、ＣＰＵ２１は、Ｂ0 とＥ（ｎ）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ１６）。同様に、ＣＰＵ２１は、Ｂ1 とＥ（ｎ−１）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ１７）と共に、Ｂ2 とＥ（ｎ−２）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ１８）。
【００６３】
ここで、Ｂ0 、Ｂ1 及びＢ2 は小数部が仮想的に２６ビットであり、Ｅ（ｎ）、Ｅ（ｎ−１）及びＥ（ｎ−２）は小数部が１５ビットであるため、これらの積和が積算されて格納されるＡｃｃ３４は、小数部が仮想的に４１ビットとなる。つまりＡｃｃ３４を符号付き固定小数点数として見た場合、仮想的にビット４０及び４１の間に小数点がある。
【００６４】
次いで、ＣＰＵ２１は、Ａｃｃ３４の内容をＡHL の内容に応じて算術シフトする（Ｓ１９）。具体的には、ＡHL に２-J が格納されているから、ＣＰＵ２１は、Ａｃｃ３４の内容をＪビットだけ算術右シフトする。この算術右シフトを実行した後では、Ａｃｃ３４の小数点の位置は、ビット２８及び２９の間にある。
【００６５】
次いで、ＣＰＵ２１は、Ａ1 とＵH （ｎ−１）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ２０）。同様に、ＣＰＵ２１は、Ａ2 とＵH （ｎ−２）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ２１）。この時点でＡｃｃ３４には、既に式（８）の演算結果としてのＵ（ｎ）が格納されている。
【００６６】
その後、ＣＰＵ２１は、次の周期における演算のために、ＵH （ｎ−１）及びＵL （ｎ−１）夫々の内容をＲＡＭ２３から読み出してＵH （ｎ−２）及びＵL （ｎ−２）に格納する（Ｓ２２）。
【００６７】
さて、本実施の形態１では、Ｕ（ｎ）が、ＰＷＭ回路２５に対する操作量であり、絶対値が１より小さいデューティを表す値として演算される。つまり、Ｕ（ｎ）は、ビット１５が符号ビットであり、ビット１４及び１５の間に小数点がある。一方、ステップＳ２１の演算結果としてのＡｃｃ３４は、ビット２８及び２９の間に小数点があるから、符号ビット（ビット３０）を含めて、Ａｃｃ３４のビット３０からビット０までの３１ビットをＵ（ｎ）として抽出すればよい。
【００６８】
そこで、ＣＰＵ２１は、次の周期における演算のために、Ａｃｃ３４のビット３０〜１５及びビット１４〜０夫々の内容をＵH （ｎ−１）及びＵL （ｎ−１）に格納する（Ｓ２３）。この場合、Ａｃｃ３４のビット１４〜０の内容は、ＵL （ｎ−１）に右詰で格納される。
【００６９】
その後、ＣＰＵ２１は、Ｅ（ｎ−１）の内容をＥ（ｎ−２）に格納し（Ｓ２４）、更にＥ（ｎ）の内容をＥ（ｎ−１）に格納して（Ｓ２５）図４の処理を終了する。以上のステップＳ１１からＳ２５までの処理を反復的に繰り返すことにより、コンバータ１の出力電圧が電流モード制御方式で制御される。
【００７０】
以上のように本実施の形態１によれば、式（７）で示されるパルス伝達関数に対応する式（８）の差分方程式に基づいて演算を開始する前に、偏差及び操作量夫々の係数ｂ0 ，ｂ1 ，ｂ2 及びａ1 ，ａ2 を１６ビットの固定小数点数として予めＲＡＭ２３に記憶し、偏差Ｅ（ｎ），Ｅ（ｎ−１），Ｅ（ｎ−２）及び操作量Ｕ（ｎ），Ｕ（ｎ−１），Ｕ（ｎ−２）夫々を１６ビット及び３１ビットの固定小数点数として記憶するための領域をＲＡＭ２３に確保しておく。この場合、Ｕ（ｎ−１）はＵH （ｎ−１）及びＵL （ｎ−１）に、Ｕ（ｎ−２）はＵH （ｎ−２）及びＵL （ｎ−２）に、夫々分割して記憶されるようにする。式（８）の差分方程式に基づく演算の都度、先ず現在の偏差Ｅ（ｎ）を１６ビットの固定小数点数としてＲＡＭ２３に記憶する。そして、ＵL （ｎ−１）及びＡ1 、ＵL （ｎ−２）及びＡ2 、Ｅ（ｎ）及びＢ0 、Ｅ（ｎ−１）及びＢ1 、Ｅ（ｎ−２）及びＢ2 、ＵH （ｎ−１）及びＡ1 、並びにＵH （ｎ−２）及びＡ2 を夫々ＲＡＭ２３から読み出して乗算部３１で乗算し、式（８）の演算結果が示す操作量Ｕ（ｎ）を実質的に３１（＝１６＋１５）ビットの固定小数点数としてＵH （ｎ−１）及びＵL （ｎ−１）に分割して記憶する。
これにより、１６ビットの乗数及び被乗数を乗算する乗算部３１を用いるにもかかわらず、演算結果が示すＵ（ｎ）が３１ビットの精度で次の演算に引き継がれる。
従って、ビット数が比較的少ない演算を行うにもかかわらず操作量の演算精度の低下を防止することが可能となる。
【００７１】
また、実施の形態１によれば、式（８）に含まれる複数の乗算項の乗算結果をＡｃｃ３４に積算し、積算結果における最下位からの３０ビットのうち、上位１６ビット及び下位１４ビット夫々を、式（８）の演算結果におけるＵH （ｎ−１）及びＵL （ｎ−１）とする。
従って、式（８）のｎ＋１回目の演算に先立って、Ｕ（ｎ）を桁落ちなしにＵH （ｎ−１）及びＵL （ｎ−１）に代入することが可能となる。
【００７２】
更にまた、実施の形態１によれば、演算された操作量Ｕ（ｎ）に基づいてＰＷＭ回路２５がＰＷＭ信号を生成し、生成されたＰＷＭ信号によってコンバータ１のスイッチング素子１１がスイッチングする。
従って、演算精度の低下を防止する演算方法によって演算された操作量Ｕ（ｎ）に基づいて、コンバータ１のスイッチング素子１１をオン／オフに制御することが可能となる。
【００７３】
更にまた、実施の形態１によれば、コンバータ１が出力する電流が制御量であり、いわゆる電流モード制御方式によって、コンバータ１が出力する電流を高精度に制御することが可能となる。
【００７４】
（実施の形態２）
実施の形態１が、式（８）に基づく演算に際して積和を３回演算する形態であるのに対し、実施の形態２は、式（８）を簡略化した式に基づく演算に際して積和を２回に分割して演算する形態である。
実施の形態２における制御装置のブロック構成及び制御部２の機能構成は、実施の形態１と同じであるため、対応する箇所に同様の符号を付してその説明を省略する。
【００７５】
さて、実施の形態１で例えばＪがＮと同等の桁数である場合、式（８）における係数ａ1 及びａ2 に予め２J-N を乗じておくことにより、式（８）が以下の式（１４）のように変形される。これにより、演算の精度を下げることなく、右辺の積和を演算する回数を３回から２回に減少させることができる。
【００７６】
ＵH （ｎ）＋ＵL （ｎ）・２-N ＝｛（ａ1 ・２J-N ）・ＵL （ｎ−１）+（ａ2 ・２J-N ）・ＵL （ｎ−２）＋（ｂ0 ・２J ）・Ｅ（ｎ）＋（ｂ1 ・２J ）・Ｅ（ｎ−１）＋（ｂ2 ・２J ）・Ｅ（ｎ−２）｝２-J ＋ａ1 ・ＵH （ｎ−１）+ａ2 ・ＵH （ｎ−２）・・・（１４）
【００７７】
次に、式（１４）に基づく演算を行う制御部２によって実現される演算器について、その動作を示すフローチャートを用いて説明する。
図５は、本発明の実施の形態２に係る制御装置における演算器の構成例を示すブロック図であり、図６は、本発明の実施の形態２に係る制御装置でＰＷＭ回路２５に対する操作量を演算するＣＰＵ２１の処理手順を示すフローチャートである。図６の処理は、式（１４）に基づく演算を行う周期、即ちＰＷＭ制御の制御周期毎に起動され、ＲＯＭ２２に予め格納された制御プログラムに従って、ＣＰＵ２１により実行される。
【００７８】
図５における乗算部３１，３２の構成と、加算部３３及びＡｃｃ３４からなる積算部の構成とは、実施の形態１の図３の場合と同様であるため、その説明を省略する。
【００７９】
反復的な演算を開始する前に、ＣＰＵ２１は、式（１４）における定数であるａ1 及びａ2 を所定ビット数だけ左に算術シフトして被演算数としての精度が最も高くなるようにする。
【００８０】
図５に示すＡ1 及びＡ2 は、実施の形態１と同様に予め式（１１）によって算出された数値であり、ＲＡＭ２３に記憶される。これにより、Ａ1 及びＡ2 夫々をビット０（ＬＳＢ）からビット１５（ＭＳＢ）までの１６ビットの符号付き固定小数点数として見た場合、ビット１３及び１４の間に小数点があるものとして扱われる。
【００８１】
一方、ｂ0 、ｂ1 及びｂ2 は、実施の形態１と同様にａ1 及びａ2 よりも更にＪビットだけ算術左シフトすべき係数であり、図５に示すＢ0 、Ｂ1 及びＢ2 が予め式（１２）によって算出されてＲＡＭ２３に記憶される。Ｂ0 、Ｂ1 及びＢ2 については、仮想的にビット２５及び２６の間に小数点があるものとして扱われる。
【００８２】
図５に示すＡHL は、実施の形態１と同様に予め式（１３）によって算出されたものであり、ＲＡＭ２３に記憶される。また、Ａ1 ’及びＡ2 ’夫々は、予め以下の式（１５）によって算出されたものであり、ＲＡＭ２３に記憶される。
【００８３】
Ａ1 ’＝Ａ1 ・２J-M 、Ａ2 ’＝Ａ2 ・２J-M  ・・・（１５）
【００８４】
その他、図５に示すＵL （ｎ−１）、ＵL （ｎ−２）、Ｅ（ｎ−１）、Ｅ（ｎ−２）、ＵH （ｎ−１）及びＵH （ｎ−２）については、実施の形態１と同様に初期値としての０がＲＡＭ２３に記憶される。
【００８５】
次に図６に移って、図５に示す演算器によって式（１４）を反復的に演算する処理について説明する。図６に示すステップＳ３１、Ｓ３２、及びＳ３６〜Ｓ４５の夫々については、実施の形態１の図４におけるステップＳ１１、Ｓ１２、及びＳ１６〜Ｓ２５と同等の内容であるため、これらの説明の一部を省略する。
【００８６】
図６の処理が起動された場合、ＣＰＵ２１は、式（２）で演算されたＩ（ｎ）を目標値として、目標値に対するＡ／Ｄ変換回路２６で変換されたデジタルの電流値の偏差を算出し（Ｓ３１）、算出した偏差をＥ（ｎ）に格納する（Ｓ３２）。本実施の形態２でも、Ｅ（ｎ）は、絶対値が１より小さい適当な大きさの値となるように正規化する。つまり、Ｅ（ｎ）は、ビット１５が符号ビットであり、ビット１４及び１５の間に小数点があるものとして扱われる。
【００８７】
次いで、ＣＰＵ２１は、Ａ1 ’とＵL （ｎ−１）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ３３）。同様に、ＣＰＵ２１は、Ａ2 ’とＵL （ｎ−２）の内容を乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に加算する（Ｓ３４）。
【００８８】
次いで、ＣＰＵ２１は、Ｂ0 とＥ（ｎ）の内容、Ｂ1 とＥ（ｎ−１）の内容、及びＢ2 とＥ（ｎ−２）の内容を夫々乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に夫々加算する（Ｓ３６〜Ｓ３８）。
【００８９】
ここで、Ｂ0 、Ｂ1 及びＢ2 は小数部が仮想的に２６ビットであり、Ｅ（ｎ）、Ｅ（ｎ−１）及びＥ（ｎ−２）は小数部が１５ビットであるため、これらの積和が積算されて格納されるＡｃｃ３４は、小数部が仮想的に４１ビットとなる。つまりＡｃｃ３４を符号付き固定小数点数として見た場合、仮想的にビット４０及び４１の間に小数点がある。
【００９０】
次いで、ＣＰＵ２１は、Ａｃｃ３４の内容をＡHL の内容に応じて算術シフトする（Ｓ３９）。この算術右シフトを実行した後では、Ａｃｃ３４の小数点の位置は、ビット２８及び２９の間にある。
【００９１】
次いで、ＣＰＵ２１は、Ａ1 とＵH （ｎ−１）の内容、及びＡ2 とＵH （ｎ−２）の内容を夫々乗算部３１で乗算し、乗算結果を加算部３３によってＡｃｃ３４に夫々加算する（Ｓ４０〜Ｓ４１）。この時点でＡｃｃ３４には、既に式（１４）の演算結果としてのＵ（ｎ）が格納されている。
【００９２】
その後、ＣＰＵ２１は、次の周期における演算のために、ＵH （ｎ−１）及びＵL （ｎ−１）夫々の内容をＲＡＭ２３から読み出してＵH （ｎ−２）及びＵL （ｎ−２）に格納する（Ｓ４２）。
【００９３】
さて、本実施の形態２でも、Ｕ（ｎ）が、絶対値が１より小さいデューティを表す値として演算される。つまり、Ｕ（ｎ）は、ビット１５が符号ビットであり、ビット１４及び１５の間に小数点がある。一方、ステップＳ４１の演算結果としてのＡｃｃ３４は、ビット２８及び２９の間に小数点があるから、Ａｃｃ３４のビット３０からビット０までの３１ビットをＵ（ｎ）として抽出すればよい。
【００９４】
そこで、ＣＰＵ２１は、次の周期における演算のために、Ａｃｃ３４のビット３０〜１５及びビット１４〜０夫々の内容をＵH （ｎ−１）及びＵL （ｎ−１）に格納する（Ｓ４３）。この場合、Ａｃｃ３４のビット１４〜０の内容は、ＵL （ｎ−１）に右詰で格納される。
【００９５】
その後、ＣＰＵ２１は、Ｅ（ｎ−１）の内容をＥ（ｎ−２）に格納し（Ｓ４４）、更にＥ（ｎ）の内容をＥ（ｎ−１）に格納して（Ｓ４５）図６の処理を終了する。以上のステップＳ３１からＳ４５までの処理を反復的に繰り返すことにより、コンバータ１の出力電圧が電流モード制御方式で制御される。
【００９６】
以上のように本実施の形態２によれば、式（７）で示されるパルス伝達関数に対応する式（１４）の差分方程式に基づいて演算を開始する前に、偏差及び操作量夫々の係数ｂ0 ，ｂ1 ，ｂ2 及びａ1 ，ａ2 を１６ビットの固定小数点数として予めＲＡＭ２３に記憶し、偏差Ｅ（ｎ），Ｅ（ｎ−１），Ｅ（ｎ−２）及び操作量Ｕ（ｎ），Ｕ（ｎ−１），Ｕ（ｎ−２）夫々を１６ビット及び３１ビットの固定小数点数として記憶するための領域をＲＡＭ２３に確保しておく。この場合、Ｕ（ｎ−１）はＵH （ｎ−１）及びＵL （ｎ−１）に、Ｕ（ｎ−２）はＵH （ｎ−２）及びＵL （ｎ−２）に、夫々分割して記憶されるようにする。式（１４）の差分方程式に基づく演算の都度、先ず現在の偏差Ｅ（ｎ）を１６ビットの固定小数点数としてＲＡＭ２３に記憶する。そして、ＵL （ｎ−１）及びＡ1 ’、ＵL （ｎ−２）及びＡ2 、Ｅ（ｎ）及びＢ0 、Ｅ（ｎ−１）及びＢ1 、Ｅ（ｎ−２）及びＢ2 、ＵH （ｎ−１）及びＡ1 、並びにＵH （ｎ−２）及びＡ2 を夫々ＲＡＭ２３から読み出して乗算部３１で乗算し、式（１４）の演算結果が示す操作量Ｕ（ｎ）を実質的には３１（＝１６＋１５）ビットの固定小数点数としてＵH （ｎ−１）及びＵL （ｎ−１）に分割して記憶する。
これにより、１６ビットの乗数及び被乗数を乗算する乗算部３１を用いるにもかかわらず、演算結果が示すＵ（ｎ）が３１ビットの精度で次の演算に引き継がれる。
従って、ビット数が比較的少ない演算を行うにもかかわらず操作量の演算精度の低下を防止することが可能となる。
【００９７】
また、実施の形態２によれば、式（１４）に含まれる複数の乗算項の乗算結果をＡｃｃ３４に積算し、積算結果における最下位からの３１ビットのうち、上位１６ビット及び下位１５ビット夫々を、式（１４）の演算結果におけるＵH （ｎ−１）及びＵL （ｎ−１）とする。
従って、式（１４）のｎ＋１回目の演算に先立って、Ｕ（ｎ）を桁落ちなしにＵH （ｎ−１）及びＵL （ｎ−１）に代入することが可能となる。
【００９８】
なお、実施の形態１及び２では、本発明を電流モード制御方式によってコンバータ１の出力電圧を制御する制御装置に適用したが、フィードバック制御を行う一般的な制御に適用してもよい。本発明は、特に制御対象の伝達特性をパルス伝達関数で表した場合、対応する差分方程式の係数間の数値に大きな差があるときに格別の効果を奏する。
【００９９】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【０１００】
１  コンバータ
１１、１２  スイッチング素子
１３  インダクタ
１４  抵抗器
１５  コンデンサ
２  制御部
２１  ＣＰＵ
２２  ＲＯＭ
２３  ＲＡＭ
２５  ＰＷＭ回路
２６、２７  Ａ／Ｄ変換回路
２８  電圧ループ制御器
２９  電流ループ制御器
３１、３２  乗算部
３３  加算部
３４  Ａｃｃ
４  バッテリ
５  負荷
【図１】
2016018274.tif 000003
【図２】
2016018274.tif 000004
【図３】
2016018274.tif 000005
【図４】
2016018274.tif 000006
【図５】
2016018274.tif 000007
【図６】
2016018274.tif 000008