(57)【要約】【課題】動作信頼性を向上させた磁気抵抗効果素子を提供する。【解決手段】本実施形態にかかる磁気抵抗効果素子によれば、磁気異方性を有し、磁化方向が可変の記憶層と、磁気異方性を有し、磁化方向が不変の参照層と、記憶層および参照層の間の中間層と、記憶層を挟んで中間層とは反対側に配置される下地層と、記憶層の側壁上および中間層の側壁上に配置される側壁層と、を備え、下地層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの元素を含み、側壁層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの酸化物を含む。【選択図】      図１
2016018964.tif 000002
【特許請求の範囲】
【請求項１】
磁気異方性を有し、磁化方向が可変の記憶層と、
磁気異方性を有し、磁化方向が不変の参照層と、
前記記憶層および前記参照層の間の中間層と、
前記記憶層を挟んで前記中間層とは反対側に配置される下地層と、
前記記憶層の側壁上および前記中間層の側壁上に配置される側壁層と、を備え、
前記下地層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの元素を含み、
前記側壁層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの酸化物を含む
ことを特徴とする磁気抵抗効果素子。
【請求項２】
前記下地層および前記側壁層は、Ｓｃを主成分とするＳｃＨｆＢを含む
ことを特徴とする請求項１の磁気抵抗効果素子。
【請求項３】
前記下地層に含まれるＢの含有率は、前記側壁層に含まれるＢの含有率より高い
ことを特徴とする請求項２の磁気抵抗効果素子。
【請求項４】
前記下地層と前記記憶層との間に、ＡｌＮを含む第２の下地層を備える
ことを特徴とする請求項１から３のいずれか１項の磁気抵抗効果素子。
【請求項５】
前記下地層と前記記憶層との間に第２の下地層を備え、
前記第２の下地層は、
前記下地層側に、ＡｌＳｃＮを含む層と、
前記記憶層側に、ＡｌＮを含む層と、を備える
ことを特徴とする請求項１から４のいずれか１項の磁気抵抗効果素子。
【請求項６】
前記記憶層の結晶化度合いが、前記参照層の結晶化度合いより低いこと、或いは、
前記記憶層の結晶粒が、前記参照層の結晶粒より小さいこと、のいずれか１つ以上を満たす
ことを特徴とする請求項１から５のいずれか１項の磁気抵抗効果素子。
【請求項７】
前記下地層は、３ｎｍ以下の微結晶、またはアモルファス構造を含む
ことを特徴とする請求項１から６のいずれか１項の磁気抵抗効果素子。
【請求項８】
前記側壁層の外側に第２の側壁層を備え、
前記第２の側壁層は、
前記中間層に含まれる元素よりも酸化され易い元素を含む
ことを特徴とする請求項１から７のいずれか１項の磁気抵抗効果素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、磁気抵抗効果素子に関する。
【背景技術】
【０００２】
近年、磁気抵抗効果素子などを用いた磁気記憶装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−０９９４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
動作信頼性を向上させた磁気抵抗効果素子を提供する。
【課題を解決するための手段】
【０００５】
本実施形態にかかる磁気抵抗効果素子によれば、磁気異方性を有し、磁化方向が可変の記憶層と、磁気異方性を有し、磁化方向が不変の参照層と、前記記憶層および前記参照層の間の中間層と、前記記憶層を挟んで前記中間層とは反対側に配置される下地層と、前記記憶層の側壁上および前記中間層の側壁上に配置される側壁層と、を備える。前記下地層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの元素を含む。前記側壁層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの酸化物を含む。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係るＭＴＪ素子の断面図である。
【図２】第１実施形態に係るＭＴＪ素子の製造方法を示すフロー図である。
【図３】各種元素を含む酸化層の抵抗値を、ＭｇＯ層の抵抗値と比較するグラフである。
【図４】各種元素を含む酸化層に隣接するＣｏＦｅＢ層のダメージ層を示すグラフである。
【図５】側壁のＳｃＨｆＢ層の層厚に対するＭＲ比のグラフである。
【図６】垂直磁気異方性のＳｃ含有率の依存性を示すグラフである。
【図７】隣接するＨｆＢ層およびＳｃＨｆＢ層中のＢの量に対するＣｏＦｅＢ層の磁化を測定したグラフである。
【図８】下地層のエッチング量と記憶層の不揮発性能Δの相関を示したグラフである。
【図９】第１実施形態に係る他のＭＴＪ素子の断面図である。
【図１０】第２実施形態に係るＭＴＪ素子の断面図および機能の説明図である。
【図１１】実施形態の磁気記憶装置の回路構成の例を示す図である。
【図１２】実施形態の磁気抵抗効果素子の適用例を示す図である。
【発明を実施するための形態】
【０００７】
磁気記憶装置には、例えばＳＴＴ（spin-transfer torque）型ＭＲＡＭ（Magnetoresistive Random Access Memory）等が含まれる。ＳＴＴ−ＭＲＡＭでは、記憶素子として例えば磁気抵抗効果素子等が用いられる。磁気抵抗効果素子は、例えば２つの磁性層（記憶層および参照層）とそれらの間に設けられた非磁性層（中間層）とを備える。磁気抵抗効果素子が備える各層は、例えば物理エッチング等により素子の形状に形成される。
【０００８】
しかしながら、エッチングされた磁性材料等の成分が、堆積層として上記各層の側壁に付着することがある。この堆積層は、各層間に電気的なショートを生じさせてしまうことがある。
【０００９】
以下に述べる実施形態によれば、堆積層によるショートを抑制し、磁気抵抗効果素子の動作信頼性を向上させることができる。すなわち、実施形態の磁気抵抗効果素子は、記憶層と、参照層と、中間層と、下地層と、側壁層と、を備える。記憶層は、磁気異方性を有し、磁化方向が可変である。参照層は、磁気異方性を有し、磁化方向が不変である。中間層は、記憶層および参照層の間に配置される。下地層は、記憶層を挟んで中間層とは反対側に配置される。側壁層は、記憶層の側壁上および中間層の側壁上に配置される。下地層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの元素を含む。側壁層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの酸化物を含む。
【００１０】
実施形態に係る磁気抵抗効果素子について、図面を参照して以下に説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は必要に応じて行う。
【００１１】
＜第１実施形態＞
本実施形態の磁気抵抗効果素子について、図１〜図４を用いて説明する。
【００１２】
（１）ＭＴＪ素子の構成例
図１を用いて、本実施形態に係る磁気抵抗効果素子としてのＭＴＪ（Magnetic tunnel junction）素子の構成例について説明する。ＭＴＪ素子は、ＭＴＪ素子を貫いて流れる電流の向きに応じて異なる抵抗状態をとるように構成されている。状態に応じて相違する抵抗を示す現象は磁気抵抗効果と呼ばれる。ＭＴＪ素子は、磁気抵抗効果を用いてデータを保持する。
【００１３】
［ＭＴＪ素子の概略構成］
図１に示されるように、ＭＴＪ素子１０は、下部電極１１上に設けられた下地層１２と、下地層１２上に設けられた記憶層１３と、記憶層１３上に設けられた中間層１４と、中間層１４上に設けられた参照層１５と、を備える。ＭＴＪ素子１０は、また、少なくとも記憶層１３の側壁上および中間層１４の側壁上に側壁層１８を備える。参照層１５上にはストッパ層１６が設けられ、ストッパ層１６上には上部電極１７が設けられている。
【００１４】
記憶層１３及び参照層１５は、磁気異方性を有する磁性層である。記憶層１３及び参照層１５は、例えばこれらの層面と交わる方向に磁気異方性を有する。層面とは、ある層が別の層と面する面である。層面と交わる方向とは、層面に対して垂直、或いは概ね垂直な方向である。つまり、ＭＴＪ素子１０は、例えば垂直磁気異方性を有する垂直磁化ＭＴＪ素子として構成されている。
【００１５】
記憶層１３は、磁化方向が可変に構成されている。つまり、ＭＴＪ素子１０を貫いて流れる電流が記憶層１３に供給されると、かかる電流の向きに応じて記憶層１３の磁化方向が維持され、或いは反転する。より具体的には、記憶層１３の磁化方向を反転させる電流が記憶層１３に供給されると、記憶層１３においてスピン偏極された電子が発生する。かかる電子の角運動量が記憶層１３の磁化（スピン）に伝達され、磁化方向が反転する。例えば、記憶層１３から参照層１５に向かって電流を流すと記憶層１３と参照層１５との磁化の方向は互いに平行状態になるように安定化する。逆に、参照層１５から記憶層１３に向かって電流を流すと記憶層１３と参照層１５との磁化の方向は互いに反平行状態になるように安定化する。記憶層１３は、記録層、磁化自由層などとも呼ばれる。
【００１６】
参照層１５は、磁化方向が不変に構成されている。つまり、記憶層１３の磁化方向を反転させる磁化反転電流が供給されても、参照層１５の磁化方向は反転しない。換言すれば、参照層１５の磁化方向を反転させるには、記憶層１３の磁化方向を反転させる場合よりも高い電流値を必要とする。参照層１５は、ＰＩＮ層、磁化不変層などとも呼ばれる。
【００１７】
記憶層１３、中間層１４、参照層１５は、磁気トンネル接合（Magnetic tunnel junction）を構成している。ＭＴＪ素子１０は、記憶層１３及び参照層１５の磁化状態に応じたデータを記憶するよう構成されている。具体的には、ＭＴＪ素子１０は、記憶層１３及び参照層１５の磁化の向きが平行状態（低抵抗状態）であるか反平行状態（高抵抗状態）であるかによって、“１”又は“０”のデータを保持するよう構成されている。中間層１４は、トンネル障壁層、非磁性層などとも呼ばれる。
【００１８】
［各層の構成］
記憶層１３は、磁性材料として例えばコバルト鉄ボロン（ＣｏＦｅＢ）を含む。記憶層１３は、２層以上の積層構造を有していてもよい。その場合、記憶層１３は、例えばＣｏＦｅＢ又はＣｏＦｅを主成分とする２つの磁性層と、それらの間に挟まれた非磁性金属層との積層構造であってよい。以下、ＣｏＦｅＢを主成分とする層をＣｏＦｅＢ層ともいい、ＣｏＦｅを主成分とする層をＣｏＦｅ層ともいう。その他、所定材料を主成分とする種々の層についても同様である。非磁性金属層は、タンタル（Ｔａ）等の高融点遷移金属、又はランタノイド系金属等を主成分とすることができる。このような非磁性金属層により、非磁性金属層と磁性層との相互拡散を抑制しつつ、非磁性金属層を介した２つの磁性層の磁気結合を維持することができる。具体的には、記憶層１３は、例えばＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢ積層構造、ＣｏＦｅＢ／Ｔａ／ＣｏＦｅ積層構造等を有することができる。ＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢ積層構造は、ＣｏＦｅＢ層とＴａ層とＣｏＦｅＢ層との積層構造であり、ＣｏＦｅＢ／Ｔａ／ＣｏＦｅ積層構造は、ＣｏＦｅＢ層とＴａ層とＣｏＦｅ層との積層構造である。以下に述べる他の積層構造についても同様に表記される。記憶層１３の厚さは、例えば１．５ｎｍ程度である。記憶層１３の結晶化度合いは、参照層１５の結晶化度合いより低いことが好ましい。このとき、少なくとも、記憶層１３の中間層１４に隣接する側の近傍での結晶化度合いが、参照層１５の中間層１４に隣接する側の近傍での結晶化度合いより低くなっていればよい。或いは、記憶層１３の結晶粒が、参照層１５の結晶粒より小さいことが好ましい。より具体的には、記憶層１３は、微結晶或いは非晶質(アモルファス)を含むことが好ましい。
【００１９】
上記の記憶層１３及び参照層１５の結晶化度合いは、例えばＴＥＭ分析等で測定される。ＴＥＭを用いた結晶化度合いの評価方法としては、例えば電子線回折解析による方法、及びＴＥＭの制限視野を用いた暗視野像解析による方法等が挙げられる。電子線回折解析において、シングルリング形状が観察されれば、観察対象物がアモルファス状態となっていることが判別できる。スポットあるいは多重リング形状が観察されれば、観察対象物が結晶化していると判別できる。このように、電子線回折解析では、スポット或いはリングの濃淡で結晶化の多寡を評価することができる。暗視野像解析においては、輝度の高い部分が結晶化した部分であり、高輝度部分の面積を測定することで結晶量の多寡を評価することができる。
【００２０】
参照層１５は、磁性材料として例えばテルビウム−コバルト鉄（ＴｂＣｏＦｅ）を含む。或いは、参照層１５は、Ｃｏと白金（Ｐｔ）とを積層させた人工格子、またはＦｅとＰｔとを積層させたＬ１０構造等の結晶層であってもよい。このように、参照層１５の少なくとも一部が結晶化していることが好ましい。或いは、参照層１５は、層面と交わる方向のスピン対称性が異なるような、層面または結晶構造を有していればよい。参照層１５がこのような界面または結晶構造を有することで、層面と交わる方向に磁気異方性が誘導される。
【００２１】
中間層１４は、非磁性材料として例えば酸化マグネシウム（ＭｇＯ）を含む。中間層１４の少なくとも一部は、結晶化していることが好ましい。中間層１４がＭｇＯを含むことで、ＭＴＪ素子１０の磁気抵抗比（ＭＲ比）を高めることができる。ＭＲ比は、低抵抗状態にある磁気抵抗効果素子と高抵抗状態にある磁気抵抗効果素子との抵抗値の比である。中間層１４の厚さは、例えば１ｎｍ程度である。
【００２２】
下地層１２は、例えばスカンジウム（Ｓｃ）を含む。より具体的には、下地層１２は、例えばＳｃＨｆＢ（スカンジウム−ハフニウム・ボロン）を含む。ＳｃＨｆＢ中のＳｃの含有率は、例えば４０原子量％以上、好ましくは５０原子量％超８５原子量％未満である。つまり、ＳｃＨｆＢ中、Ｓｃが主成分となっていることがより好ましい。下地層１２は、また、３ｎｍ以下の微結晶、あるいはアモルファス構造を含むことが好ましい。下地層１２は、少なくとも中間層１４よりも低い抵抗値を示し、例えば導電性である。ただし、下地層１２は、後述するように、絶縁性の層を含む２層以上の積層構造を有していてもよい。その場合、下地層１２に含まれる複数の層のうち、１つ以上の層にＳｃが含有されていればよい。下地層１２の厚さは、例えば７ｎｍ以上３０ｎｍ以下、好ましくは１０ｎｍ以上１５ｎｍ以下であって、例えば１５ｎｍ程度である。
【００２３】
側壁層１８は、例えば下地層１２から上部電極１７に亘ってこれらの層の側壁を覆っている。ただし、側壁層１８は、少なくとも記憶層１３の側壁上と、中間層１４の一部の側壁上とに存在すればよい。上記参照層１５から下地層１２までを素子の形状にパターニングする際、エッチングされた下地層１２の元素が一部、記憶層１３及び中間層１４等の側壁上に堆積する。側壁層１８は、かかる下地層１２に由来する元素を含む。つまり、側壁層１８は、下地層１２に含まれる元素と同種の元素、例えばＳｃを含む。より具体的には、側壁層１８はＳｃ、及びＨｆを含む。側壁層１８がホウ素（Ｂ）を含んでいてもよい。側壁層１８は、また、酸素（Ｏ）を含み、側壁層１８に含まれるＳｃ、及びＨｆは、少なくとも一部が酸化された状態である。つまり、側壁層１８は、Ｓｃ、及びＨｆの酸化物を含む。側壁層１８は、ＳｃＨｆＢの酸化物を含んでいてもよい。側壁層１８がこれらのような酸化物を含むことで、側壁層１８は、少なくとも中間層１４よりも高い抵抗値を示し、例えば絶縁性である。
【００２４】
側壁層１８に含まれるＳｃの含有率は、下地層１２と同じく、例えば４０原子量％以上、好ましくは５０原子量％超８５原子量％未満である。つまり、ＳｃＨｆＢ中、Ｓｃが主成分となっていることがより好ましい。また、側壁層１８に含まれるＢの含有率は、下地層１２に含まれるＢの含有率より低いことが好ましい。より具体的には、側壁層１８のＢの含有率は、５原子量％以上３０原子量％以下であることが好ましい。側壁層１８の厚さは、例えば０．５ｎｍ以上３．０ｎｍ以下、好ましくは１．０ｎｍ以上１．５ｎｍ以下であって、例えば１ｎｍ程度である。
【００２５】
上部電極１７は、導電性材料として例えばＴａを含む。ストッパ層１６は、例えばルテニウム（Ｒｕ）を含む。ストッパ層１６は、上部電極１７をエッチング等によりパターニングする際、エッチングストッパとして機能する。パターニングされた上部電極１７は、電極としての機能のほか、参照層１５、中間層１４、記憶層１３、及び下地層１２をエッチング等によりパターニングする際のマスクとしても用いられる。したがって、上部電極１７の材料としては、例えば上記のＴａのように、低電気抵抗で耐拡散性に優れ、かつ耐エッチング性に優れた材料であることが好ましい。
【００２６】
下部電極１１は、導電性材料として例えばＴａ，Ｃｕ等を含む。下部電極１１は、これらの金属層を含む積層構造を有していてもよい。図９に示されるように、本実施形態においては、下部電極１１の代わりに、Ｗ等のコンタクト配線（コンタクトプラグ）ＢＥＣが用いられても良い。この場合、コンタクト配線ＢＥＣは、絶縁膜ＤＥに埋め込まれた金属材料がＣＭＰ等により平坦化された上面を有する。この平坦化されたコンタクト配線ＢＥＣの上面に、ＭＴＪ素子１０の各層が形成されることになる。
【００２７】
（２）ＭＴＪ素子の製造方法
図２を用いて、ＭＴＪ素子１０の製造方法の例について説明する。
【００２８】
ＭＴＪ素子１０の製造工程において、図２に示される種々の層が積層された基板が用意される。すなわち、基板（不図示）の上方には、基板側から順に、導電層１１ｍ，１２ｍ，１３ｍ、絶縁層１４ｍ、導電層１５ｍ，１６ｍ，１７ｍが、少なくとも形成されている。後述するエッチング等の工程を経て、導電層１１ｍからは下部電極１１が、導電層１２ｍからは下地層１２が、導電層１３ｍからは記憶層１３が、絶縁層１４ｍからは中間層１４が、導電層１５ｍからは参照層１５が、導電層１６ｍからはストッパ層１６が、導電層１７ｍからは上部電極１７が、それぞれ形成される。すなわち、かかるエッチング工程等を経て、各層が、ＭＴＪ素子１０の形に成形される。かかるエッチング工程を素子分離加工ともいう。
【００２９】
上記において、記憶層１３の結晶化度合いが参照層１５の結晶化度合いより低いこと、或いは、記憶層１３の結晶粒が参照層１５の結晶粒より小さいこと、のいずれか１つ以上を満たすこととなるよう、導電層１３ｍ，１５ｍが形成されていてもよい。
【００３０】
このような結晶構造は、例えば導電層１３ｍの結晶化温度を高くし、導電層１５ｍの結晶化温度を低くすることで得られる。具体的には、例えば導電層１３ｍおよび導電層１５ｍがＣｏＦｅＢを含む場合、導電層１３ｍのＢの含有率を２０原子量％より高くし、導電層１５ｍのＣｏＦｅＢのＢの含有率を２０原子量％以下にすることができる。これにより、導電層１３ｍ（記憶層１３）の結晶量より導電層１５ｍ（参照層１５）の結晶量を多くすることが可能になる。
【００３１】
あるいは、上記のような結晶構造は、例えば導電層１３ｍの結晶化を抑制する材料を導電層１３ｍに隣接させて結晶化を抑止し、導電層１５ｍの結晶化を促進する材料を導電層１５ｍに隣接させて結晶化を向上させることで得られる。
【００３２】
導電層１３ｍの結晶化を抑止する隣接材料としては、例えば窒素（Ｎ）が望ましい。ＮはＢとの結合が強いため、安定なＢＮが形成され、Ｂの移動が抑制される。その結果、導電層１３ｍの結晶化および結晶成長を制御することが可能になり、導電層１３ｍを微結晶或いは非晶質状態にとどめることが可能になる。ただし、導電層１３ｍに隣接させたＮが、導電層１３ｍに拡散し、分極率の低下を引き起こすことを抑制する必要がある。例えば高融点（１５００℃以上）の窒化物を導電層１３ｍに隣接させることで、導電層１３ｍへのＮの拡散を抑制することが可能になる。具体的には、導電層１３ｍに隣接する導電層１２ｍに、例えばＡｌＮ，ＡｌＳｃＮ，ＡｌＴｉＮ，ＡｌＺｒＮ，ＡｌＨｆＮ，ＡｌＢＮ等の窒化物を用いることができる。或いは、導電層１３ｍの一部にＮを含有させても良い。
【００３３】
導電層１５ｍにおいては結晶化を促進したいので、Ｂが拡散し易い材料を導電層１５ｍの絶縁層１４ｍが隣接する面とは逆側に配置する。或いは、導電層１５ｍ中にＢの拡散を促進させる材料を配置しても良い。Ｂの拡散を促進させるためには、ホウ化物を形成しやすい材料を用いることが望ましい。導電層１５ｍに隣接する材料としては、ＴａやＨｆが好ましい。導電層１５ｍ自体にＢの拡散或いは吸収を促進する材料を用いる場合には、希土類垂直磁性層をＣｏＦｅＢに隣接させることが望ましい。
【００３４】
上記において、下地層１２となる導電層１２ｍには、非晶質(アモルファス)、或いは３ｎｍ以下の微結晶となる材料が用いられる。導電層１２ｍにこれらのような材料を用いることで、導電層１２ｍ（下地層１２）が平坦に形成され、絶縁層１４ｍ（中間層１４）および導電層１３ｍ（記憶層１３）の凹凸を低減することが可能になる。
【００３５】
図２（ａ）に示されるように、導電層１７ｍが、上部電極１７の形状となるようパターニングされる。具体的には、導電層１７ｍ上にレジストパターン（不図示）が形成され、これをマスクとして、例えばハロゲンガス等の腐食性ガスを用いて反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が行われる。導電層１６ｍは、ＲＩＥの際のエッチングストッパとして機能する。
【００３６】
次に、パターニングされた導電層１７ｍをマスクとして、導電層１５ｍから導電層１２ｍまでが加工される。導電層１３ｍ，１５ｍ等に含まれる磁性材料は、ハロゲンガス等に対する揮発性が低く、ＲＩＥ等によるパターニングが困難である。これらの層のパターニングには、例えばイオンミリングエッチング（以下、単にイオンミリング、ミリングともいう）法が用いられる。イオンミリング法は物理エッチング法の一種である。イオンミリング法では、イオンのスパッタリング現象を用いてエッチング対象の層が加工される。イオンミリング法では、例えばアルゴン（Ａｒ）、クリプトン（Ｋｒ）、またはキセノン（Ｘｅ）等の希ガス、または不活性ガスのイオンが用いられる。本実施形態では、イオンミリングは例えば２段階で行われる。
【００３７】
図２（ｂ）に示されるように、１段階目のイオンミリングは、基板に対するイオンビームＩＢの入射角を傾斜させて行われる。具体的には、イオンビームＩＢが基板に垂直に入射するときの入射角を０°として、イオンビームＩＢの入射角が例えば５０°になるよう、基板を傾斜させ、かつ、回転させながらイオンミリングが行われる。ただし、イオンビームＩＢに対する基板の傾斜は相対的なものであって、イオンビームＩＢの方を基板に対して傾斜させてもよい。
【００３８】
このようにイオンミリングを行うことで、導電層１２ｍ，１３ｍ、絶縁層１４ｍ、導電層１５ｍ，１６ｍ，１７ｍの側壁にスパッタによる付着物が付着するのを抑制しつつ、これらの層を加工することができる。イオンミリングにおいては、加工される面へのイオンビームＩＢのスパッタにより、加工される面を構成する材料の、加工される面からの除去と加工される面への再付着とがともに起きている。基板に対するイオンビームＩＢの入射角を例えば０°とすると、各層の積層方向に対しては、主に各層の構成材の除去が進行していく。それに伴い各層の側壁が露出し、各層の露出した側壁に対しては、主に各層からスパッタされた構成材が再付着する。上記のように、基板に対するイオンビームＩＢの入射角を５０°とすることにより、各層の積層方向および露出した側壁の両方に対して、構成材の再付着が優勢となることなく、加工を行うことができる。すなわち、構成材の再付着の量を超える量で除去を行うことができる。
【００３９】
１段階目のイオンミリングは、少なくとも導電層１２ｍが露出するまで行われる。つまり、導電層１６ｍから導電層１３ｍまでの除去対象部分が、ほぼ完全に除去される。ただし、加工後の形状は若干裾引き（テーパ）形状となる。１段階目のイオンミリングを、基板を傾斜させて行うことにより、加工後の側壁には、イオンビームＩＢでスパッタされた導電層１３ｍ〜導電層１６ｍまでの材料は、ほとんど、或いは全く堆積しない。
【００４０】
図２（ｃ）に示されるように、２段階目のイオンミリングは、基板に対するイオンビームＩＢの入射角が例えば０°で行われる。２段階目のイオンミリングでは、主に導電層１２ｍが加工される。導電層１７ｍから導電層１２ｍまでの加工後の側壁には、導電層１２ｍの構成材に含まれる元素の一部が再付着し、堆積層１８ｍが形成される。ただし、堆積層１８ｍは、少なくとも導電層１３ｍの側壁上と、絶縁層１４ｍの一部の側壁上とに形成されればよい。堆積層１８ｍは、例えばＳｃ，Ｈｆ，Ｂのような、側壁層１８に含まれる元素を含む。
【００４１】
１段階目および２段階目のイオンミリングは、例えば真空を保持したままで加工が行われる。これにより、イオンミリング中においては、堆積層１８ｍが、Ｏをほとんど、或いは全く含まないことが望ましい。
【００４２】
２段階目のイオンミリングにより、導電層１２ｍの除去対象部分が、ほぼ完全に除去される。ただし、導電層１２ｍが若干残り、導電層１１ｍが露出していないことが好ましい。また、基板に対するイオンビームＩＢの入射角が０°となるようイオンミリングすることにより、トレンチング効果が得られ、１段階目のイオンミリングで形成された裾引き部分が除去される。よって、導電層１６ｍから導電層１３ｍまでがほぼ垂直な形状となる。１段階目で形成された記憶層１３における裾引き部分は、イオンミリングにより、ミキシング或いはイオンの打ち込みが発生しているダメージ層である。このようなダメージ層が残存すると、記憶層の不揮発性能劣化および書込み電流上昇を引き起こすため、完全に除去することが望ましい。ただし、１段階目のイオンミリングの影響により、例えば２段階目のイオンミリング後の導電層１２ｍの形状が若干裾引き形状となっていてもよい。
【００４３】
図９に示されるように、下部電極１１の代わりにコンタクト配線ＢＥＣを用いた場合には、導電層１２ｍを完全に取り除き、コンタクト配線ＢＥＣを取り巻く絶縁膜ＤＥの上層部分までエッチングすることが望ましい。
【００４４】
図２（ｄ）に示されるように、堆積層１８ｍは少なくともその一部が酸化され、導電層１７ｍから導電層１２ｍまでの側壁には側壁層１８が形成される。堆積層１８ｍは、堆積層１８ｍが形成された基板が大気中に暴露されることで自然酸化される。堆積層１８ｍをより確実に酸化させるため、真空雰囲気中で、酸素、酸素プラズマ、オゾン又は酸素ラジカル等を用いた酸化処理が行われてもよい。
【００４５】
この後、全体の構造を覆うように図示しない絶縁膜が堆積され、さらに、導電層１１ｍが、下部電極１１の形状となるようパターニングされる。導電層１１ｍは、導電層１７ｍと同様、例えばフォトリソグラフィ及びＲＩＥ等を用いてパターニングされる。残った導電層１２ｍも、このとき一緒に除去される。
【００４６】
以上により、各層が素子（セル）ごとに分離され、ＭＴＪ素子１０が製造される。
【００４７】
なお、各工程における加工方法や各工程の順番等は、上述の例に限られない。例えば、導電層１１ｍのパターニングが行われた後に、堆積層１８ｍが酸化されてもよい。各層が、イオンミリングエッチング以外の物理エッチングによりパターニングされてもよい。
【００４８】
（３）本実施形態にかかる効果
本実施形態によれば、以下の１つまたは複数の効果を奏する。
【００４９】
（Ａ）本実施形態によれば、下地層１２はＳｃを含み、側壁層１８はＳｃの酸化物を含む。金属のＳｃは非常に酸化され易く、Ｓｃの酸化物は絶縁性を有する。つまり、ＭＴＪ素子１０は高抵抗の側壁層１８を備える。これにより、例えば導電性の堆積層がいずれかの層の側壁に付着して、かかる層と他の層との間で電気的なショートが生じることを抑制できる。よって、ＭＴＪ素子１０の動作信頼性を向上させることができる。
【００５０】
ＭＴＪ素子においては、下地層が、少なくとも中間層より低い抵抗値を有するか、導電性を有することが好ましい。下地層は中間層に対して直列に接続された抵抗として振る舞う。下地層が高い抵抗値を示すような絶縁性の層であると、ＭＴＪ素子のＭＲ比が低下する。これにより、ＭＴＪ素子において、例えば読み出し不良等が生じてしまう場合がある。このため、導電性の下地層として、例えばＨｆＢを主成分とする下地層が用いられることがある。この場合、例えば下地層に由来する堆積層またはこれが酸化された側壁層が各層の側壁に形成される。しかしながら、以下に示す理由から、堆積層または側壁層が例えば低抵抗の層となって、各層間で電気的なショートを引き起こしてしまう場合がある。
【００５１】
図３は、各種元素を含む酸化層の抵抗値を、中間層であるＭｇＯ層の抵抗値と比較するグラフである。グラフの横軸は各層の厚さ（ｎｍ）であり、縦軸は各層の面積抵抗（Ωμｍ２）である。図３に示されるように、ＭｇＯ層（◆）は、絶縁性の層であり、厚さが増すにつれて面積抵抗が指数関数的に上昇する。しかし、ＨｆＢの酸化層（□印）は、厚さが増しても面積抵抗はあまり上昇せず、ＭｇＯ層よりも低い抵抗値を示す。ＨｆＢは比較的酸化され難く、ＨｆＢが厚いと、ＨｆＢの酸化が完全には進行しないためと考えられる。一方で、Ｓｃの酸化層（〇）は、厚さが増すにつれて面積抵抗が上昇する。さらに、ＳｃとＨｆとＢとをＳｃ：Ｈｆ：Ｂ＝４２：２９：２９の比率で含有するＳｃＨｆＢの酸化層（●）は、Ｓｃの酸化層よりも高い抵抗値を示す。ＳｃはＨｆよりも酸化され易く、Ｓｃが含有された層は、Ｈｆが含有された層よりも充分に酸化が進行しやすいためと考えられる。また、微量に含有されたＢがＯを層中に運び、ＳｃＨｆＢ全体を酸化させることを可能にしたことも、ＳｃＨｆＢの酸化層が高抵抗となる一因と考えられる。
【００５２】
本実施形態によれば、側壁層１８は、任意の比率でＳｃの酸化物を含み、少なくとも中間層１４よりも高抵抗の層あるいは絶縁性の層である。したがって、側壁層１８側に読み出し電流等の電流が流れ難く、読み出し不良等が起きるのを抑制することができる。
【００５３】
また、本実施形態によれば、下地層１２は任意の比率でＳｃを含む。これにより、下地層１２を中間層１４よりも低抵抗に抑えつつ、側壁層１８がＳｃの酸化物を含むよう構成することができる。また、下地層１２の抵抗値が中間層１４の抵抗値よりも充分に低いため、ＭＴＪ素子１０のＭＲ比が下地層１２によって低下してしまうのを抑制することができる。
【００５４】
（Ｂ）本実施形態によれば、側壁層１８はＳｃの酸化物を含む。これにより、例えば側壁層がＨｆＢの酸化物等で構成される場合に比べ、記憶層１３の側壁のダメージを低減することができる。
【００５５】
ＭＴＪ素子の製造工程において、記憶層の側壁は、処理雰囲気中の酸素や水分、またはエッチング等により、ダメージを受けることがある。ＭＴＪ素子の素子分離加工後の大気暴露によっても、記憶層の側壁がダメージを受けることがある。記憶層のダメージを受けた部分は、例えば磁気特性の劣化を生じる場合がある。記憶層の側壁に形成された堆積層または側壁層は、このようなダメージから記憶層を保護する機能を有する。
【００５６】
図４は、各種元素を含む酸化層に隣接するＣｏＦｅＢ層の、ダメージを受けた層の厚さを示すグラフである。酸化層（ＨｆＢＯ層、ＳｃＨｆＢＯ層、またはＳｃＯ層）の厚さは１ｎｍとした。ダメージ層の厚さは磁気特性の劣化した部分の幅として測定した。グラフの横軸は、酸化層のＨｆＢに対するＳｃ含有率（ｖｏｌ．％）である。グラフの縦軸は、ＣｏＦｅＢ層のダメージ層の厚さ（ａ．ｕ．）である。図４に示されるように、酸化層のＨｆＢに対するＳｃの比率を高めていくことで、隣接するＣｏＦｅＢ層のダメージ層の厚さが減少していく。上述の図３に示されるように、ＨｆＢよりもＳｃの方が酸化され易く、ＣｏＦｅＢ層の側壁を保護する効果が高いためと考えられる。
【００５７】
本実施形態によれば、側壁層１８は、任意の比率でＳｃの酸化物を含む。かかる側壁層１８は、例えばＳｃを含まずＨｆＢＯを主成分とする場合よりも、記憶層１３のダメージ層の厚さを低減させることができる。よって、記憶層１３の磁気特性の劣化を抑制し、不揮発性能を向上させることができる。
【００５８】
（Ｃ）本実施形態によれば、側壁層１８の厚さは、０．５ｎｍ以上３．０ｎｍ以下、好ましくは１．０ｎｍ以上１．５ｎｍ以下であって、例えば１ｎｍ程度である。側壁層１８がこのような適度な厚さを有することにより、ＨｆＢの影響を抑えつつ、記憶層１３の側壁を保護することができる。
【００５９】
具体的には、側壁層１８の厚さが３．０ｎｍ以下、好ましくは１．５ｎｍ以下であることで、層厚の増した場合に酸化され難いＨｆＢの影響を抑え、側壁層１８全体が充分に酸化された状態となることができる。また、側壁層１８が充分に薄いことで、例えば側壁層１８内の酸化ホウ素（ＢＯ）が記憶層１３に含浸されることを抑制し、記憶層１３のダメージを増大させてしまうことを抑制できる。
【００６０】
一方で、側壁層１８の厚さが０．５ｎｍ以上、好ましくは１．０ｎｍ以上であることで、記憶層１３に対する側壁層１８からの酸化ダメージを抑制できる。側壁層１８が充分に厚いことで、側壁層１８による記憶層１３の保護効果が充分に発揮され、記憶層１３のダメージ増大を抑制することができる。
【００６１】
図５は、下地層としてＳｃ４２Ｈｆ２９Ｂ２９を用い、側壁にＳｃＨｆＢ層を堆積させた場合の、ＳｃＨｆＢ層の層厚に対するＭＲ比のグラフである。グラフの横軸はＳｃＨｆＢ層の厚さ（ｎｍ）であり、縦軸はＭＴＪ素子のＭＲ比である。図５に示されるように、ＳｃＨｆＢ層が厚くなるとＭＲ比が急激に低下する。このため、側壁層が厚くなりすぎると、側壁層を通じてリーク電流が流れるため好ましくない。
【００６２】
したがって、側壁層１８の厚さは、リーク電流低減および高ＭＲ比の観点からは、１．５ｎｍ以下が望ましく、一方、酸化による記憶層１３へのダメージ低減の観点からは、１ｎｍ以上が好ましい。ただし、ＨｆＢに対するＳｃの量を増やせば、Ｓｃの選択酸化による記憶層１３への酸化ダメージ低減を薄層で可能にする。このため、Ｓｃの含有率を増やすことで、側壁層１８の層厚が０．５ｎｍ程度であっても酸化ダメージを低減することが可能になる。また、Ｓｃの含有率の増加は、Ｓｃの酸化による側壁層１８の絶縁性向上に寄与する。このため、側壁層１８が１．５ｎｍより厚くとも、例えば３ｎｍ以下であれば、絶縁不良低減および高ＭＲ化を可能にする。
【００６３】
（Ｄ）本実施形態によれば、下地層１２はＳｃＨｆＢを含む。これにより、以下に述べるような、好適な側壁層１８を形成することができる。更には、下地層１２を、３ｎｍ以下の微結晶、あるいはアモルファス構造を含む層とすることができ、また、耐食性の高い層とすることができる。
【００６４】
下地層１２においては、下地層１２の上層に堆積させる記憶層１３および中間層１４の凹凸を低減させるため、およびＭＪＴ素子１０の素子分離加工でＭＴＪ素子１０の側壁に堆積した側壁層１８によるショート低減とダメージ低減との両立を図るため、適正な材料の選択が必要とされる。
【００６５】
例えば、ＭＪＴ素子１０の素子分離加工に対するショート低減およびダメージ低減を図るためには、下地層１２にＳｃが含まれることで、側壁層１８にＳｃが含まれることとなるのが望ましい。Ｓｃは記憶層１３に用いられる材料より酸化し易いため、ＭＴＪ素子１０の素子分離加工後、記憶層１３および中間層１４の側壁に堆積した、Ｓｃを含む堆積層１８ｍが選択的に酸化され、記憶層１３および中間層１４の意図しない酸化を抑制することが可能になる。側壁層１８のＳｃによって記憶層１３および中間層１４の酸化を抑止することで、ＭＴＪ素子１０の高抵抗化、不揮発性能の低下、書き込み電流の上昇、素子間ばらつきの増加等の不良を低減することが可能になる。さらに、酸化されたＳｃは非常に高い抵抗を有するため、側壁層１８に流れるリーク電流をほぼゼロにすることが可能になる。これにより、側壁層１８におけるショートを抑制することが可能になり、ＭＴＪ素子１０のＭＲ比劣化および絶縁不良を抑制することが可能になる。
【００６６】
上記効果、および上記構成（Ａ），（Ｂ）の効果に鑑みれば、下地層のＨｆＢをＳｃに完全に置き換え、例えばＳｃ単体の層とすることも考えられる。しかしながら、Ｓｃ単体の層は、その形成の際に結晶化され易い。結晶化されたＳｃ層は、その上方に形成される導電層、つまり、後に記憶層となる層の結晶化を阻害してしまうことがある。或いは、Ｓｃ層の結晶化により平坦性が損なわれ（凹凸が増加して）、記憶層、中間層、および参照層の、ＭＲ比低下、不揮発性能低下、信頼性低下、書き込み電流値上昇を引き起こす場合がある。また、Ｈｆ，Ｓｃ等は耐食性があまり高くない。このため、後のエッチング工程等で使用されるハロゲンガス等によって下地層に腐食（コロージョン）が生じ、ＭＴＪ素子の諸特性が劣化する場合がある。
【００６７】
本実施形態によれば、下地層１２は、例えばＳｃを主成分とするＳｃＨｆＢを含む。ＨｆＢは高融点な材料であるため、スパッタリング成膜によってアモルファスに形成されると、５００℃の熱処理においてもアモルファス状態を維持することが可能である。このため、下地層１２となる導電層１２ｍを形成する際、導電層１２ｍにＨｆＢが含まれることで、導電層１２ｍの少なくとも一部がアモルファス化される。また、ＨｆＢは表面エネルギーが大きいため、平滑になり易く、凹凸低減による絶縁不良低減を可能にする。よって、記憶層１３となる導電層１３ｍを導電層１２ｍ上に形成する際、平滑な導電層１３ｍを形成することができる。また、下地層１２がＢを含んでいることで、下地層１２をホウ化物化して安定化させ、下地層１２の耐食性を向上させることができる。また、ＳｃはＨｆに対して全率固溶な材料であるため、ＨｆＢにＳｃを混ぜた場合であっても、下地層１２においてはアモルファス構造であるＨｆＢの自己平坦性効果を維持しつつ、側壁層１８においてはＳｃによるショート低減効果およびダメージ低減効果の両立を図ることが可能になる。
【００６８】
（Ｅ）本実施形態によれば、下地層１２及び側壁層１８のＳｃＨｆＢ中のＳｃ含有率は、４０原子量％以上、好ましくは５０原子量％超８５原子量％未満である。
【００６９】
下地層１２及び側壁層１８のＳｃＨｆＢ中のＳｃの含有率としては、Ｓｃが多いと結晶化が促進され下地層１２に凹凸が生じる一方、Ｓｃが少ないとアモルファス構造が優勢となるため下地層１２は平滑になるが、側壁層１８によるダメージ層が増えるため好ましくない。Ｓｃを用いれば、側壁層１８に起因する磁気ダメージ、絶縁不良、およびＭＴＪ素子の高抵抗化を低減することが可能になる。ＨｆＢを用いれば、下地層１２に起因する絶縁不良低減、不揮発性能向上、および書込み電流低減を図ることが可能になる。つまり、目指したい特性に合わせてＳｃとＨｆＢとの含有率を調整すれば良い。このとき、他特性として、垂直磁気異方性の向上を考慮に入れることもできる。
【００７０】
図６は、垂直磁気異方性のＳｃ含有率の依存性を示すグラフである。グラフの横軸はＳｃＨｆＢ層中のＳｃ含有率（原子量％）であり、縦軸はＳｃＨｆＢ層に隣接するＣｏＦｅＢ層の垂直磁気異方性（ａ．ｕ．）である。図６に示されるように、Ｓｃの含有率を高めていくことで、ＣｏＦｅＢ層の垂直磁気異方性が向上する。
【００７１】
このことから、下地層１２のＳｃＨｆＢ中のＳｃ含有率を４０原子量％以上とすることで、記憶層１３の垂直磁気異方性を向上させることができる。
【００７２】
また、下地層１２のＳｃ含有率を５０原子量％超とすることで、側壁層１８のＳｃ含有率を５０原子量％超とすることができ、側壁層１８に起因するＭＴＪ素子１０への磁気ダメージ低減、絶縁不良低減および高抵抗化低減を図ることができる。
【００７３】
また、下地層１２のＳｃ含有率を８５原子量％未満とすることで、下地層１２の平坦性を向上させることができる。
【００７４】
（Ｆ）本実施形態によれば、下地層１２に含まれるＢの含有率は、側壁層１８に含まれるＢの含有率より高い。
【００７５】
上記のように、微量に含有されたＢはＳｃＨｆＢ全体の酸化を促進させる。一方、Ｂが多くなると、酸化したＢが記憶層へ拡散し記憶層の磁化を消失させ、ダメージを発生させる可能性がある。
【００７６】
図７は、ＣｏＦｅＢ層に接するＨｆＢ層およびＳｃＨｆＢ層中のＢの量に対する、ＣｏＦｅＢ層の磁化を測定したグラフである。グラフの横軸は、Ｂの含有率（原子量％）であり、縦軸はＣｏＦｅＢ層の磁化Ｍ（ｅｍｕ／ｃｍ２）である。図７に示されているように、Ｂの含有率が増えるとＣｏＦｅＢ層の磁化が減少していくことが解る。つまり、側壁層を完全に酸化させ絶縁化させるためにはＢが必要であるが、余剰なＢは記憶層にダメージを与えるため望ましくない。
【００７７】
よって、側壁層１８のＢの含有率は、５原子量％以上３０原子量％以下に制御されていることが望ましい。一方、下地層１２はＢによってアモルファス化される。このため、平滑な下地層１２を形成可能なＢの含有率としては、側壁層１８のＢ含有率より多いことが望ましい。
【００７８】
（Ｇ）本実施形態によれば、下地層１２の厚さは、７ｎｍ以上３０ｎｍ以下、好ましくは１０ｎｍ以上１５ｎｍ以下である。
【００７９】
下地層が薄いと、ＭＴＪ素子の素子分離加工の際に、下地層のエッチング量が低減し、下地層をエッチングする際にＭＴＪ素子の側壁に堆積させることのできる堆積層が薄くなる。このため、堆積層または側壁層の記憶層と中間層の保護機能が減少し、記憶層および中間層が大気暴露等による酸化ダメージを受け、酸化ダメージによる記憶層の不揮発性能(Ｔｈｅｒｍａｌ  ｓｔａｂｉｌｉｔｙ)Δの低下を引き起こす。
【００８０】
図８は、下地層がＳｃＨｆＢである場合の、下地層のエッチング量に対する記憶層（ＣｏＦｅＢ層）の不揮発性能Δの相関を示したグラフである。グラフの横軸はエッチング深さ（ｎｍ）であり、縦軸は記憶層の不揮発性能Δである。図８に示されるように、下地層のエッチング深さが７ｎｍ未満になると急激に不揮発性能Δが低下していることが解る。
【００８１】
一方、下地層が厚いと、下地層をＭＴＪ素子ごとに分離することが困難となる。下地層が完全に分離されず、電気的に接続された状態になると、回り込み電流が発生し、読出しおよび書込みが不可能となる。下地の配線を分離する加工の観点から、下地層１２の層厚は３０ｎｍ以下が好ましい。
【００８２】
（Ｈ）本実施形態によれば、記憶層１３の結晶化度合いが、参照層１５の結晶化度合いより低いこと、或いは、記憶層１３の結晶粒が、参照層１５の結晶粒より小さいこと、のいずれか１つ以上を満たす。
【００８３】
“１”又は“０”データの読出しを容易にするためには、高いＭＲ比が必要となる。例えば中間層としてＭｇＯを、隣接する参照層としてＣｏＦｅＢを、さらに中間層に隣接する記憶層としてＣｏＦｅＢを、それぞれ用いた場合、これらの各層を形成後、３５０℃以上の熱処理を行い、ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢを結晶化させることで、高いＭＲ比を得ることが可能になる。
【００８４】
しかし、中間層と記憶層とが結晶化すると、中間層と記憶層との界面に大きなミスフィットが発生する。かかる界面に形成されたミスフィットは、ヘテロエピタキシャルな中間層と記憶層との整合面形成を阻害し、転移や粒界を形成し安定化する。転移や粒界の形成によって、記憶層および中間層は例えば１０ｎｍ以下の粒に凝集し、記憶層および中間層にはラフネスが発生する。記憶層に形成されたラフネスは、記憶層の活性化体積を低減させ、熱擾乱耐性（不揮発性能）を劣化させ、書き込み電流を上昇させる。中間層に形成されたラフネスは、局所的な電流集中を生じさせ、絶縁不良およびＭＲ比の劣化を引き起こすため望ましくない。
【００８５】
上記のように、“１”および“０”データの読み出し出力を向上させるためには、中間層と、中間層に隣接した参照層と記憶層との結晶化を促進することが望ましい。しかし、記憶層の結晶化を過度に促進すると、ラフネス起因による上記のような性能劣化が生じるため望ましくない。
【００８６】
本実施形態によれば、中間層１４のＭｇＯと、中間層１４に隣接する参照層１５のＣｏＦｅＢとを結晶化させ、中間層１４に隣接する記憶層１３のＣｏＦｅＢを、微結晶或いは非晶質(アモルファス)にとどめている。記憶層１３を微結晶或いは非晶質にすることにより、記憶層１３と中間層１４との平坦性を確保することができる。これにより、高い読出し出力と他性能とを両立させることができる。
【００８７】
（Ｉ）本実施形態によれば、導電層１３ｍ，１５ｍ，１６ｍ等をイオンミリングするときは、イオンビームＩＢの入射角を基板に対して傾斜させる。導電層１２ｍをイオンミリングするときは、イオンビームＩＢの入射角を基板に対して垂直とする。これにより、導電層１３ｍ及び絶縁層１４ｍ等の側壁に、導電層１３ｍ，１５ｍ，１６ｍ由来の元素が付着することを抑制し、導電層１２ｍ由来の側壁層１８を形成することができる。
【００８８】
各層をイオンミリングする際に形成される、堆積層または側壁層は、水分やエッチング等による側壁ダメージを抑制する効果を有する。よって、堆積層または側壁層が形成されること自体は悪いことではない。しかしながら、種々の導電層に由来する堆積層または側壁層は、導電性を有する場合があり、各層間でショートを引き起こす場合がある。
【００８９】
本実施形態によれば、導電層１３ｍ及び絶縁層１４ｍ等の側壁に、導電層１３ｍ，１５ｍ，１６ｍ由来の低抵抗の側壁層が形成されることを抑制できる。また、導電層１２ｍをＳｃ等の好ましい成分を有するよう構成し、導電層１２ｍ由来の高抵抗の側壁層１８を形成することができる。
【００９０】
（４）本実施形態にかかる変形例
本実施形態にかかる変形例では、下地層が積層構造を有する。図１を参照して、変形例のＭＴＪ素子について以下に説明する。
【００９１】
具体的には、変形例の下地層１２’は、例えばＳｃを含む下部下地層と、例えばＡｌＮを含む第２の下地層としての上部下地層とを含む。下部下地層は、具体的には、ＳｃＨｆＢを含む層とすることができる。下部下地層は下部電極１１上に設けられ、上部下地層は下部下地層上に設けられる。上部下地層にＡｌＮを含む材料を用いた場合、ＡｌＮは絶縁材料となる。このため、上部下地層の層厚を１ｎｍ未満とすることで、或いは、上部下地層をＡｌＮにＳｃを添加したＡｌＳｃＮとすることで、上部下地層を低抵抗化することができる。よって、少なくとも中間層１４よりも低い抵抗値を示し、例えば絶縁性となるよう、上部下地層を構成することができる。下部下地層の厚さは例えば１５ｎｍ程度とすることができ、上部下地層の厚さは例えば０．５ｎｍ程度とすることができる。
【００９２】
記憶層１３側に上部下地層が配置されることで、記憶層１３のダンピング定数を低減することができる。ダンピング定数は、ある材料において磁化が歳差反転するときの、かかる材料についての摩擦係数である。スピン注入を用いた電子（或いは電流）による磁化反転においては、ダンピング定数が小さいほど磁化が反転しやすい。よって、ダンピング定数が低減することで、書き込み電流を低減することができる。換言すれば、絶縁性の上部下地層を挿入することで、記憶層１３のスピンが、導電性の下部下地層に伝搬することが抑制され、書き込み電流が低減される。
【００９３】
また、記憶層１３側に上部下地層が配置されることで、記憶層１３と下地層１２’との間にキュリー温度Ｔｃの低い層が形成されてしまうのを抑制することができる。キュリー温度Ｔｃとは、記憶層等の磁性層が磁気異方性を保てなくなる温度である。キュリー温度Ｔｃが高い方が、磁性材料の熱耐性が高く、例えば磁化消失層（またはデッドレイヤ）を低減することができる。磁化消失層が形成されると、飽和磁化（Ｍｓ）が減少するため不揮発性能が劣化する。つまり、磁化消失層を低減することで高い不揮発性能を得ることが可能になる。
【００９４】
以上のように、上部下地層を備えることで、高ＭＲ比、低書き込み電流Ｉｃ、高熱安定指数を実現可能な記憶層１３を形成することができる。
【００９５】
上部下地層は、ＡｌＮを含む層のほか、下部下地層側に、例えばＡｌＳｃＮを含む層を更に含んでいてもよい。この場合、ＡｌＮを含む層の厚さは、例えば０．３ｎｍ以上０．７ｎｍ以下とすることができる。ＡｌＳｃＮを含む層の厚さは、例えば０．３ｎｍ以上１.５ｎｍ以下とすることができる。これにより、記憶層１３の平坦性を更に向上させることができる。
【００９６】
下地層の各層が相互に同種の材料を含むことで、各層を形成する際の濡れ性（親和性）を向上させることができ、各層がより平坦化され易くなる。具体的には、ＡｌＳｃＮ層は、下部下地層と同種の材料であるＳｃを含む。よって、ＡｌＳｃＮ層を形成する際、ＡｌＳｃＮ層は下部下地層に対して高い濡れ性を示す。ＡｌＳｃＮ層及びＡｌＮ層もまた、同種の材料を含む。よって、ＡｌＮ層を形成する際にも、ＡｌＮ層はＡｌＳｃＮ層に対して高い濡れ性を示す。
【００９７】
また、ＳｃＮは面心立方（ｆｃｃ）を安定構造とし、ＡｌＮは六方最密充填（ｈｃｐ）を安定構造とする。これらのＳｃＮ，ＡｌＮが混在したＡｌＳｃＮ層とすることで、ＡｌＳｃＮ層をアモルファス化させ、平坦性を向上させることができる。
【００９８】
さらに、ＳｃＮは導電性であるため、ＳｃＮを含有させることで下地層１２’の全体の抵抗を低減させることが可能になる。したがって、かかる下地層１２’が直列抵抗として加味されることによって生じるＭＲ比の劣化を抑制することが可能になる。ただし、窒化物を含む層が厚すぎると下地層が中間層より大きな抵抗となる。よって、ＡｌＮやＡｌＳｃＮを上記の層厚とすることで、窒化物としての機能を有しつつ、下地層１２’の抵抗を低減することができる。
【００９９】
＜第２実施形態＞
以下に、本実施形態に係る磁気抵抗効果素子について、図１０を用いて説明する。本実施形態に係る磁気抵抗効果素子としてのＭＴＪ素子２０は、側壁層１８の外側に第２の側壁層としての側壁層１９を備える。
【０１００】
すなわち、側壁層１９は、側壁層１８を挟んで、例えば下地層１２’から上部電極１７に亘ってこれらの層の側壁を覆っている。ただし、側壁層１９は、少なくとも記憶層１３の側壁上と、中間層１４の一部の側壁上とに存在すればよい。側壁層１９は、中間層１４に含まれる元素、つまり、Ｍｇよりも酸化され易い元素を含む。具体的には、側壁層１９は、例えばカルシウム（Ｃａ）、バリウム（Ｂａ）、イットリウム（Ｙ）、ストロンチウム（Ｓｒ）、サマリウム（Ｓｍ）、及びジスプロシウム（Ｄｙ）等の少なくともいずれかを含む。側壁層１９の厚さは、例えば１ｎｍ以上２ｎｍ以下である。
【０１０１】
側壁層１９は、例えばイオンビームスパッタ法、イオンプレーティング法、真空蒸着法、ＡＬＤ（Atomic Layer Deposition）法、またはＣＶＤ（Chemical Vapor Deposition）法などの真空成膜技術を用いてＣａ等の上記材料を含む層が形成された後、熱処理等を行うことにより形成される。
【０１０２】
また、図１０の例では、例えば積層構造の下地層１２’が示されている。具体的には、下地層１２’は、上述の変形例と同様、上部下地層１２ｔ及び下部下地層１２ｂを含む。上部下地層１２ｔは、例えばＡｌＮ層、またはＡｌＮ／ＡｌＳｃＮ積層構造を含む。下部下地層１２ｂは、例えばＳｃＨｆＢ層を含む。
【０１０３】
以上のように、側壁層１８の外側に更に側壁層１９を備えることで、上述の実施形態の効果のほか、以下の１つまたは複数の効果を奏する。
【０１０４】
本実施形態によれば、側壁層１９は、記憶層１３内の一部のＢ，Ｏを酸化ホウ素として吸収し、記憶層１３のＣｏＦｅによる結晶化を促進する。記憶層１３からＢが吸収されると、記憶層１３の結晶化温度が低下する。また、Ｂの抜けたサイトを利用して、ＣｏとＦｅとが相互拡散することができ、ＣｏＦｅの結晶化が進む。これにより、記憶層１３がより充分に結晶化し、記憶層１３の不揮発性、及びＭＴＪ素子２０のＭＲ比が向上する。
【０１０５】
本実施形態によれば、側壁層１９は、記憶層１３内の一部のＢ，Ｏを酸化ホウ素として吸収し、記憶層１３の磁気特性の劣化を抑制する。ホウ素の融点が２３００℃程度であるのに対し、酸化ホウ素の融点は４８０℃程度である。ＭＴＪ素子の製造工程では、各種熱処理が施され、融点の低い酸化ホウ素は記憶層等に拡散するおそれがある。側壁層１９により酸化ホウ素を吸収することで、酸化ホウ素が記憶層１３内に含浸してしまうのを抑制し、記憶層１３のダメージを低減することができる。
【０１０６】
本実施形態によれば、側壁層１９は、側壁層１８による記憶層１３の側壁保護効果を強化する。これにより、充分な側壁保護効果を維持しつつ、例えば側壁層１８を薄くすることができる。
【０１０７】
＜実施形態の適用例＞
上述の実施形態の適用例について、図１１及び図１２を用いて説明する。上述の実施形態のＭＴＪ素子１０，２０は、例えばＳＴＴ−ＭＲＡＭに適用されうる。
【０１０８】
（１）ＳＴＴ−ＭＲＡＭの回路構成
図１１に示されるように、本適用例のＳＴＴ−ＭＲＡＭは、メモリセルアレイＭＣＡ、カラム制御回路３Ａ，３Ｂ、ロウ制御回路４、書き込み回路５Ａ，５Ｂ、及び読み出し回路６Ａを含む。
【０１０９】
メモリセルアレイＭＣＡは、複数のメモリセルＭＣを含む。複数のメモリセルＭＣは、メモリセルアレイＭＣＡ内にアレイ状に配置される。複数のメモリセルＭＣは、メモリセルアレイＭＣＡ内に延びる複数のビット線ＢＬ，ｂＢＬ及び複数のワード線ＷＬに接続される。ビット線ＢＬ，ｂＢＬはカラム方向に延び、ワード線ＷＬはロウ方向に延びる。２本のビット線ＢＬ，ｂＢＬは、１組のビット線対を形成している。
【０１１０】
メモリセルＭＣは、例えば１つのＭＴＪ素子１０と、１つの選択トランジスタ（選択スイッチ）２とを含む。メモリセルＭＣ内のＭＴＪ素子は、例えば上述の実施形態にかかるＭＴＪ素子２０等であってもよい。選択トランジスタ２は、例えば電界効果トランジスタ（Field Effect Transistor）である。
【０１１１】
ＭＴＪ素子１０の一端は、ビット線ＢＬに接続され、ＭＴＪ素子１０の他端は、選択トランジスタ２の電流経路の一端（ソース／ドレイン）に接続される。選択トランジスタ２の電流経路の他端（ドレイン／ソース）は、ビット線ｂＢＬに接続される。選択トランジスタ２の制御端子（ゲート）は、ワード線ＷＬに接続される。
【０１１２】
以上により、カラム方向に配列される複数のメモリセルＭＣは、共通のビット線対（ビット線ＢＬ，ｂＢＬ）に接続される。ロウ方向に配列される複数のメモリセルＭＣは、共通のワード線ＷＬに接続される。
【０１１３】
ビット線ＢＬ，ｂＢＬの一端および他端には、カラム制御回路３Ａ，３Ｂが接続される。カラム制御回路３Ａ，３Ｂは、外部からのアドレス信号に基づいて、ビット線ＢＬ，ｂＢＬの活性化および非活性化を制御する。ワード線ＷＬの一端は、ロウ制御回路４に接続される。ロウ制御回路４は、外部からのアドレス信号に基づいて、ワード線ＷＬの活性化および非活性化を制御する。
【０１１４】
書き込み回路５Ａ，５Ｂは、カラム制御回路３Ａ，３Ｂをそれぞれ介して、ビット線ＢＬ，ｂＢＬの一端及び他端に接続される。書き込み回路５Ａ，５Ｂは、書き込み電流ＩＷＲを生成する電流源や電圧源などのソース回路、書き込み電流を吸収するシンク回路を、それぞれ有する。書き込み回路５Ａ，５Ｂは、データの書き込み時、外部から選択されたメモリセルＭＣ（以下、選択メモリセルＭＣともいう）に対して、書き込み電流ＩＷＲを供給する。
【０１１５】
より具体的には、書き込み回路５Ａ，５Ｂは、ＭＴＪ素子１０に対するデータの書き込み時、選択メモリセルＭＣに書き込まれるデータに応じて、書き込み電流ＩＷＲをメモリセルＭＣ内のＭＴＪ素子１０に双方向に流す。すなわち、ＭＴＪ素子１０に書き込むデータに応じて、ビット線ＢＬからビット線ｂＢＬに向かう書き込み電流ＩＷＲ、或いは、ビット線ｂＢＬからビット線ＢＬに向かう書き込み電流ＩＷＲが、書き込み回路５Ａ，５Ｂから出力される。
【０１１６】
読み出し回路６Ａは、カラム制御回路３Ａを介して、ビット線ＢＬ，ｂＢＬに接続される。読み出し回路６Ａは、読み出し電流を発生する電圧源又は電流源、読み出し信号の検知及び増幅を行うセンスアンプ、及びデータを一時的に保持するラッチ回路などを含んでいる。読み出し回路６Ａは、ＭＴＪ素子１０に対するデータの読み出し時、選択メモリセルＭＣに対して、読み出し電流を供給する。図１１の例によらず、ＳＴＴ−ＭＲＡＭにおいて、２つの読み出し回路がメモリセルアレイＭＣＡのカラム方向の一端及び他端にそれぞれ設けられてもよい。
【０１１７】
書き込み電流の電流値は磁化反転しきい値より大きく設定される。読み出し電流の電流値は、読み出し電流によってＭＴＪ素子１０の記憶層１３の磁化が反転しないよう、磁化反転しきい値より小さく設定される。
【０１１８】
読み出し電流が供給されたＭＴＪ素子１０の抵抗値の大きさに応じて、異なる電流値または電位が読み出しノードに読み出される。このような抵抗値の大きさに応じた変動量（読み出し信号、読み出し出力）に基づいて、ＭＴＪ素子１０が記憶するデータが判別される。
【０１１９】
上記構成要素のほか、メモリセルアレイＭＣＡと同じチップ内に、例えばバッファ回路、ステートマシン（制御回路）、又は、ＥＣＣ（Error Checking and Correcting）回路などが設けられてもよい。
【０１２０】
（２）メモリセルの構造
メモリセルＭＣは、半導体基板３０のアクティブ領域ＡＡ内に形成される。アクティブ領域ＡＡは、半導体基板３０の素子分離領域に埋め込まれた絶縁膜３１によって、区画されている。半導体基板３０の表面は、層間絶縁膜３８Ａ，３８Ｂ，３８Ｃによって覆われている。
【０１２１】
ＭＴＪ素子１０は、層間絶縁膜３８Ｃ内に設けられている。層間絶縁膜３８Ｃ内に設けられるＭＴＪ素子は、ＭＴＪ素子２０であってもよい。
【０１２２】
ＭＴＪ素子１０の上端は、上部電極１７を介してビット線ＢＬに接続される。また、ＭＴＪ素子１０の下端は、例えば層間絶縁膜３８Ａ，３８Ｂ内に埋め込まれたコンタクト配線ＢＥＣを介して、選択トランジスタ２のソース／ドレイン拡散層３４Ｂに接続される。選択トランジスタ２のソース／ドレイン拡散層３４Ａは、層間絶縁膜３８Ａ内のコンタクト配線ｂＢＥＣを介してビット線ｂＢＬに接続される。
【０１２３】
選択トランジスタ２は、例えばプレーナ構造の電界効果トランジスタとして構成される。すなわち、選択トランジスタ２は、ソース／ドレイン拡散層３４Ａ及びソース／ドレイン拡散層３４Ｂ間のアクティブ領域ＡＡの表面上に、ゲート絶縁膜３２を介して、ゲート電極３３を有する。ゲート電極３３は、ロウ方向に延び、ワード線ＷＬとして用いられる。
【０１２４】
図１２の例によらず、ＭＴＪ素子１０は、コンタクト配線ＢＥＣの直上からずれた位置に配置されてもよい。具体的には、ＭＴＪ素子１０は、例えば中間配線層を用い、選択トランジスタ２のゲート電極３３の上方等に配置されてもよい。
【０１２５】
図１２の例によらず、選択トランジスタ２は、３次元構造の電界効果トランジスタであってもよい。３次元構造の電界効果トランジスタとしては、例えばＲＣＡＴ（Recess Channel Array Transistor）やＦｉｎＦＥＴなどがある。ＲＣＡＴは、ゲート電極が、半導体領域内の溝（リセス）内にゲート絶縁膜を介して埋め込まれた構造を有する。ＦｉｎＦＥＴは、ゲート電極が、短冊状の半導体領域（フィン）にゲート絶縁膜を介して立体交差した構造を有する。
【０１２６】
図１２の例によらず、２つのメモリセルＭＣがカラム方向に隣接して１つのアクティブ領域ＡＡ内に設けられてもよい。この場合、２つのメモリセルＭＣは、１つのビット線ｂＢＬ及びソース／ドレイン拡散層３４Ａを共有するよう設けられる。これによって、メモリセルＭＣのセルサイズが縮小される。
【０１２７】
＜他の実施形態＞
以上のように、各実施形態および変形例について説明したが、これらの実施形態等は、例として提示したものであり、これらの実施形態等の技術的思想は、構成部品の材質、形状、構造、配置等を限定するものではない。これら新規な実施形態等は、その他の様々な形態で実施されることが可能であり、実施段階ではその要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。さらに、上記の実施形態等には種々の段階が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の実施形態が抽出され得る。
【０１２８】
上述の実施形態および変形例では、下地層１２がＳｃを含み、側壁層１８がＳｃの酸化物を含む例について説明したが、これに限られない。下地層および側壁層に含まれる元素は、導電性を有し、大気中での酸化等により容易に酸化され、その酸化物が絶縁性を有し、かつ、高融点で低拡散性の元素であることが好ましい。これらのような条件を満たす元素であれば、下地層および側壁層に含まれる元素はＳｃ以外の元素であってもよい。上記条件を満たす元素として、具体的には、例えばランタノイド系元素が挙げられる。
【０１２９】
すなわち、下地層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの元素を含むことができる。側壁層は、Ｓｃ及びランタノイド系元素の少なくともいずれかの酸化物を含むことができる。
【０１３０】
上述の実施形態および変形例では、ＭＴＪ素子１０，２０が、下部電極１１、下地層１２（１２’）、記憶層１３、中間層１４、参照層１５、ストッパ層１６、及び上部電極１７を備える例について説明したが、これに限られない。例えば中間層１４と参照層１５との間に、ＣｏＦｅＢを主成分とする層が配置されてもよい。かかる層により、参照層１５の分極率を向上させ、ＭＴＪ素子のＭＲ比を更に高めることができる。また、上部電極１７（およびストッパ層１６）と、参照層１５との間に、シフトキャンセル層が配置されてもよい。シフトキャンセル層は、参照層１５から記憶層１３へ漏れる磁場を調整する層である。シフトキャンセル層により、記憶層１３が保持する記憶を安定的に維持することができる。
【０１３１】
上述の実施形態および変形例では、記憶層１３及び参照層１５の磁化方向が層面と交わる方向である例について説明したが、これに限られない。記憶層及び参照層の磁化方向は、例えば層面に沿う方向であってもよい。層面に沿う方向とは、層面に対して水平、或いは概ね水平な方向である。つまり、ＭＴＪ素子が、例えば水平磁気異方性を有する水平磁化ＭＴＪ素子として構成されていてもよい。
【０１３２】
上述の実施形態および変形例では、記憶層１３が参照層１５の下方に配置されたボトムフリー型（トップピン型）のＭＴＪ素子１０，２０の例について説明したが、これに限られない。ＭＴＪ素子は、記憶層が参照層の上方に配置されたトップフリー型（ボトムピン型）であってもよい。この場合、側壁層は、イオンビームスパッタ法、イオンプレーティング法、真空蒸着法、ＡＬＤ法、またはＣＶＤ法などの真空成膜、および酸化処理等により形成されてよい。
【符号の説明】
【０１３３】
１０    ＭＴＪ素子（磁気抵抗効果素子）
１１    下部電極
１２    下地層
１３    記憶層
１４    中間層
１５    参照層
１６    ストッパ層
１７    上部電極
１８    側壁層
【図１】
2016018964.tif 000003
【図２】
2016018964.tif 000004
【図３】
2016018964.tif 000005
【図４】
2016018964.tif 000006
【図５】
2016018964.tif 000007
【図６】
2016018964.tif 000008
【図７】
2016018964.tif 000009
【図８】
2016018964.tif 000010
【図９】
2016018964.tif 000011
【図１０】
2016018964.tif 000012
【図１１】
2016018964.tif 000013
【図１２】
2016018964.tif 000014