(57)【要約】【課題】ゲートドライバの誤動作およびこれに伴うスイッチング素子の誤動作および焼損を防止できるインバータ駆動のためのゲートドライバを提供する。【解決手段】ゲートドライバは、外部から入力されるＰＷＭ信号ＨＩＮ，ＬＩＮを用いてスイッチング信号ＨＯ，ＬＯを生成するＩＣモジュール６０４と、ゲートドライバの駆動のためのドライバ駆動電圧が第１基準電圧以上である場合には、ドライバ駆動電圧を用いてＩＣモジュール６０４の駆動のためのＩＣモジュール駆動電圧をＩＣモジュール６０４に印加し、ドライバ駆動電圧が第２基準電圧以下である場合には、ＩＣモジュール駆動電圧の印加を中断する電源管理部６０６と、を含む。【選択図】図６
2016208825.tif 000002
【特許請求の範囲】
【請求項１】
インバータのスイッチング動作を制御するためのスイッチング信号を生成するゲートドライバであって、
外部から入力されるＰＷＭ信号を用いて前記スイッチング信号を生成するＩＣモジュールと、
前記ゲートドライバの駆動のためのドライバ駆動電圧が第１基準電圧以上である場合には、前記ドライバ駆動電圧およびスイッチング素子を用いて前記ＩＣモジュールの駆動のためのＩＣモジュール駆動電圧を前記ＩＣモジュールに印加し、前記ドライバ駆動電圧が第２基準電圧以下である場合には、前記ＩＣモジュール駆動電圧の印加を中断する電源管理部と、を含む、ゲートドライバ。
【請求項２】
前記電源管理部は、
前記ドライバ駆動電圧が印加される入力端子および接地端子と、
前記ＩＣモジュール駆動電圧を出力する出力端子と、
前記入力端子と前記接地端子との間に直列に接続される第１抵抗、第２抵抗、およびツェナーダイオードと、
エミッタ端子が前記入力端子に接続され、コレクタ端子が前記出力端子に接続され、ベース端子が前記第１抵抗と前記第２抵抗との接続点に接続される前記スイッチング素子と、を含む、請求項１に記載のゲートドライバ。
【請求項３】
前記出力端子と前記ツェナーダイオードとの間に接続されるキャパシタをさらに含む、請求項２に記載のゲートドライバ。
【請求項４】
前記スイッチング素子は、
前記入力端子を介して印加される前記ドライバ駆動電圧が前記第１基準電圧以上である場合には、ターンオンされる、請求項２に記載のゲートドライバ。
【請求項５】
前記スイッチング素子は、
前記入力端子を介して印加される前記ドライバ駆動電圧が前記第２基準電圧以下である場合には、ターンオフされる、請求項２に記載のゲートドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータの駆動のためのゲートドライバに関する。
【背景技術】
【０００２】
インバータは、交流電圧を直流電圧に変換し、スイッチング素子がスイッチング信号に応じて変換された直流電圧をスイッチングさせて交流電圧を生成し、生成された交流電圧を負荷に出力させる回路であり、ユーザが希望する電圧および周波数の交流電圧を負荷に供給して負荷の駆動を精密に制御することができる。
【０００３】
図１は従来技術による一般的な３相２レベルインバータの構成図を示す。図１を参照すると、インバータの整流部１０４は、外部の電源１０２から印加された３相交流電圧をＤＣ電圧に整流する。このように整流されたＤＣ電圧は、キャパシタＣＤＣを介して平滑化される。平滑化されたＤＣ電圧は、スイッチング部１０６を介して３相交流電流に変換され、変換された３相交流電流は、電動機１０８のような負荷に入力され負荷を駆動させるために使用される。
【０００４】
かかるインバータのスイッチング部１０６は、多数のスイッチング素子Ｓ１〜Ｓ６を含む。スイッチング素子の各対（Ｓ１およびＳ２の対、Ｓ３およびＳ４の対、Ｓ５およびＳ６の対）は、互いに相補的なスイッチング動作により３相交流電流を生成するが、かかるスイッチング素子のスイッチング動作は、ゲートドライバにより印加されるスイッチング信号によって行われる。
【０００５】
かかるゲートドライバの駆動が開始されるためには、外部からドライバ駆動電圧が印加されなければならない。ドライバ駆動電圧がゲートドライバの駆動に適する基準電圧に至るまでは所定の時間がかかるが、かかる基準電圧到達時間の存在によってゲートドライバの誤動作が発生することになり、かかるゲートドライバの誤動作は、図１のスイッチング部１０６に含まれた多数のスイッチング素子Ｓ１〜Ｓ６の誤動作および焼損につながるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、ゲートドライバの駆動のためのドライバ駆動電圧がゲートドライバの駆動に適する基準電圧に至るまでゲートドライバ内部のＩＣモジュールに対する電源の供給を中断することにより、基準電圧到達時間の間に発生するゲートドライバの誤動作およびこれに伴うスイッチング素子の誤動作および焼損を防止できるインバータ駆動のためのゲートドライバを提供することを目的とする。
【０００７】
また、本発明は、ドライバ駆動電圧が基準電圧以下に降下すると、ＩＣモジュールに対する電源の供給を直ちに遮断することにより、電源異常によるゲートドライバの誤動作およびこれに伴うスイッチング素子の誤動作および焼損を防止できるインバータ駆動のためのゲートドライバを提供することを他の目的とする。
【０００８】
本発明の目的は、以上で言及した目的に制限されず、言及されていない本発明の他の目的および利点は、下記の説明により理解することができ、本発明の実施形態によってより明らかに理解することができる。また、本発明の目的および利点は、特許請求の範囲に示す手段およびその組み合わせにより実現できることを容易に想到することができる。
【課題を解決するための手段】
【０００９】
かかる目的を達成するための本発明は、インバータのスイッチング動作を制御するためのスイッチング信号を生成するゲートドライバであって、外部から入力されるＰＷＭ信号を用いて前記スイッチング信号を生成するＩＣモジュールと、前記ゲートドライバの駆動のためのドライバ駆動電圧が第１基準電圧以上である場合には、前記ドライバ駆動電圧を用いて前記ＩＣモジュールの駆動のためのＩＣモジュール駆動電圧を前記ＩＣモジュールに印加し、前記ドライバ駆動電圧が第２基準電圧以下である場合には、前記ＩＣモジュール駆動電圧の印加を中断する電源管理部と、を含むことを特徴とする。
【発明の効果】
【００１０】
上述のような本発明によれば、ゲートドライバの駆動のためのドライバ駆動電圧がゲートドライバの駆動に適する基準電圧に至るまでゲートドライバ内部のＩＣモジュールに対する電源の供給を中断することにより、基準電圧到達時間の間に発生するゲートドライバの誤動作およびこれに伴うスイッチング素子の誤動作および焼損を防止できるという利点がある。
【００１１】
また、本発明によれば、ドライバ駆動電圧が基準電圧以下に降下すると、ＩＣモジュールに対する電源の供給を直ちに遮断することにより、電源異常によるゲートドライバの誤動作およびこれに伴うスイッチング素子の誤動作および焼損を防止できるという利点がある。
【図面の簡単な説明】
【００１２】
【図１】従来技術による一般的な３相２レベルインバータの構成図である。
【図２】従来技術によるゲートドライバの電源管理方法を説明するための回路図である。
【図３】本発明が適用されるブートストラップトポロジー（Ｂｏｏｔｓｔｒａｐ  Ｔｏｐｏｌｏｇｙ）によるゲートドライバの回路図である。
【図４】従来技術によるゲートドライバの基準電圧到達時間に発生するＩＣモジュールの誤動作を説明するための図である。
【図５】インバータに使用されるスイッチング素子のコレクタ電流ＩＣおよびコレクタ‐エミッタ間電圧ＶＣＥの特性を示すグラフである。
【図６】本発明の一実施形態によるゲートドライバの構成図である。
【図７】本発明の一実施形態によるゲートドライバのドライバ駆動電圧が第１基準電圧に至るまでのドライバ駆動電圧およびＩＣモジュール駆動電圧の波形を示す図である。
【図８】本発明の一実施形態によるゲートドライバのドライバ駆動電圧が第２基準電圧以下に降下するときのドライバ駆動電圧およびＩＣモジュール駆動電圧の波形を示す図である。
【発明を実施するための形態】
【００１３】
上述の目的、特徴および利点は、添付の図面を参照して詳細に後述され、これにより、本発明が属する技術分野において通常の知識を有する者が本発明の技術的思想を容易に実施することができる。本発明を説明するにあたり、本発明に係る公知技術に関する具体的な説明が本発明の要旨を不明瞭にしうると判断した場合には詳細な説明を省略する。以下、添付の図面を参照して、本発明による好ましい実施形態を詳細に説明する。図面において同一の参照符号は同一または類似の構成要素を示すものとして使用される。
【００１４】
図２は従来技術によるゲートドライバの電源管理方法を説明するための回路図である。
【００１５】
図２を参照すると、従来技術によるゲートドライバ６は、電源部１０によりドライバ駆動電源の供給を受ける。制御電源監視部７は、電源端子９を介して電源部１０によるドライバ駆動電圧が基準電圧以上であるか否かを監視し、電源異常が検知されると、トリガー部８のスイッチＳＷ１に接続されたＩＣモジュールＩＣ２を介してゲートドライバに含まれたスイッチング素子のスイッチング動作を制御する。
【００１６】
また、図２に図示されている電源部１０は、制御電源監視部７の制御電源９が故障または遮断の時でも所定の時間ゲートドライバを動作状態に維持するための電源を保持するための充電キャパシタＣＣ１と、交流電源を整流し、充電キャパシタＣＣ１の保持電源が、ゲートドライバではなく他の方向に損失されないように防止するためのダイオードＤ０と、充電キャパシタＣＣ１の保持電源が所定の電圧（例えば、１３．５Ｖ）以下になると、ゲートドライバに電源を印加しないようにして低い電圧でゲートドライバが誤動作することを防止するためのツェナーダイオードＺＤ１と、コンデンサＣ０とで構成される。
【００１７】
しかし、かかる従来のゲートドライバ構成およびそれによる電源管理方法は、回路の構成が複雑で、追加される素子の数によってゲートドライバの大きさおよび製造コストが増加するという欠点がある。
【００１８】
本発明は、かかる従来技術に比べて比較的単純な構成を有し、且つゲートドライバの駆動のためのドライバ駆動電圧を基準電圧（第１基準電圧、第２基準電圧）と比較することにより、ゲートドライバ内部のＩＣモジュールおよびインバータに含まれたスイッチング素子の誤動作を防止することを目的とする。
【００１９】
図３は本発明が適用されるブートストラップトポロジー（Ｂｏｏｔｓｔｒａｐ  Ｔｏｐｏｌｏｇｙ）によるゲートドライバの回路図である。
【００２０】
図３に図示されているブートストラップトポロジーによるゲートドライバは、単一電源で３相２レベルインバータに含まれたスイッチング素子（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ））を駆動できる回路である。図３を参照すると、ゲートドライバは、ＣＰＵ３０２から入力されたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号ＨＩＮ、ＬＩＮを用いてスイッチング素子Ｑ１、Ｑ２の相補的なスイッチング（オン／オフ）動作を制御するためのスイッチング信号ＨＯ、ＬＯを出力するＩＣモジュール３０４を含む。
【００２１】
図３のゲートドライバは、外部電源により供給されるドライバ駆動電圧ＶＤＤにより駆動されるが、ゲートドライバは、かかるドライバ駆動電圧ＶＤＤを用いてＩＣモジュール３０４の電源端子ＶＩＣおよび接地端子ＣＯＭを介してＩＣモジュール駆動電圧を印加する。
【００２２】
かかるＩＣモジュール駆動電圧は、スイッチング素子Ｑ１を駆動させたりスイッチング素子Ｑ２の駆動のための電圧の充電のために使用される。例えば、電流が実線矢印３１と同じ方向に流れる場合、スイッチング素子Ｑ１が駆動されると同時にキャパシタＣが充電される。その後、電流が点線矢印３２の方向に流れると、キャパシタＣに充電された電圧によりスイッチング素子Ｑ２が駆動される。
【００２３】
一方、図３のようなゲートドライバのＩＣモジュール３０４の内部には、ＵＶディテクタ（Ｕｎｄｅｒ  Ｖｏｌｔａｇｅ  Ｄｅｔｅｃｔｏｒ）（図示せず）を含めることができる。ＵＶディテクタは、ＩＣモジュール３０４の駆動のために印加されるＩＣモジュール駆動電圧が第１検出レベル（例えば、８．６Ｖ）以下に降下すると、スイッチング信号ＨＯ、ＬＯの出力を遮断することにより、低電圧駆動によるスイッチング素子Ｑ１、Ｑ２の焼損を防止する。
【００２４】
また、ＵＶディテクタは、入力端子（ＰＷＭ信号ＨＩＮ、ＬＩＮが入力される端子）に入力されるそれぞれのＰＷＭ信号の電圧の大きさを検出し、検出されたＰＷＭ信号ＨＩＮの大きさが第２検出レベル（例えば、２．２Ｖ）以上であったり、検出されたＰＷＭ信号ＬＩＮの大きさが第３検出レベル（例えば、０．８Ｖ）以下である場合にのみＩＣモジュール３０４のスイッチング信号ＨＯ、ＬＯの出力を許容する。このようにＰＷＭ信号ＨＩＮ、ＬＩＮの電圧の大きさを検出することは、ＰＷＭ信号ＨＩＮ、ＬＩＮを出力するＣＰＵ３０２の駆動のためのＣＰＵ駆動電圧が、ＣＰＵの正常な駆動のための電圧（例えば、２．８Ｖ）に至るまで所定の時間がかかり、それに伴いＰＷＭ信号ＨＩＮ、ＬＩＮの電圧の大きさも徐々に増加するために必要である。
【００２５】
図４は従来技術によるゲートドライバの基準電圧到達時間に発生するＩＣモジュールの誤動作を説明するための図である。
【００２６】
図４にはＣＰＵ駆動電圧４１、ドライバ駆動電圧４２、スイッチング信号ＨＯの電圧４３、スイッチング信号ＬＯの電圧４４、スイッチング素子Ｑ２の駆動電圧４５がそれぞれ示されている。
【００２７】
上述のようにゲートドライバの駆動のためにゲートドライバにドライバ駆動電圧ＶＤＤが印加されるときに、ドライバ駆動電圧ＶＤＤがゲートドライバの駆動に適する基準電圧に至るまでには所定の時間がかかる。しかし、ＩＣモジュール３０４に内蔵されたＵＶディテクタは、ＩＣモジュール駆動電圧が第１検出レベルを超えると、ＩＣモジュール３０４によるスイッチング信号ＨＯ、ＬＯの出力を許容する。ＩＣモジュール駆動電圧の大きさが第１検出レベルを超えたとしてもＩＣモジュール３０４の完全な駆動のための第１基準電圧（例えば、１２Ｖ）に至るまでには所定の時間がさらに必要となる。
【００２８】
しかし、このようにＩＣモジュール駆動電圧の大きさが第１検出レベルと第１基準電圧との間の状態で、ＣＰＵ３０２により出力されるＰＷＭ信号ＨＩＮ、ＬＩＮが第２検出レベルおよび第３検出レベルを満たす場合、ＩＣモジュール３０４は、正常に駆動できない状態であるにもかかわらず、スイッチング信号ＨＯ、ＬＯを出力することになる。そのため、図４における時点４０２のようにスイッチング素子Ｑ２の誤動作が発生することになる。
【００２９】
また、ＣＰＵ３０２の動作特性に応じてＣＰＵ駆動電源に至ると、ＣＰＵ３０２の周辺ポート（Ｐｅｒｉｐｈｅｒａｌ  Ｐｏｒｔ）出力がリセットされる現象が生じ、そのため、図４における時点４０４のようにスイッチング信号ＨＯ、ＬＯの出力の誤動作が発生することがある。かかるスイッチング信号ＨＯ、ＬＯの出力の誤動作は、インバータのアーム短絡（Ａｒｍ‐ｓｈｏｒｔ）を発生させることがあり、アーム短絡が発生したときに、スイッチング素子は、劣化によって焼損することがある。
【００３０】
特に、ドライバ駆動電圧が第１基準電圧に至るまでの基準電圧到達時間の間には、アーム短絡保護回路を含むインバータ保護回路が正常に動作しないため、アーム短絡およびインバータ焼損が発生する可能性が高い。
【００３１】
図５はインバータに使用されるスイッチング素子のコレクタ電流ＩＣおよびコレクタ‐エミッタ間電圧ＶＣＥの特性を示すグラフである。
【００３２】
例えば、図３におけるスイッチング素子Ｑ１、Ｑ２がＩＧＢＴ素子で構成される場合、同一のコレクタ電流が流れるときにベース電圧が低くなるほどコレクタ‐エミッタ間電圧が上昇するが、これは、ＩＧＢＴ駆動のときに過剰な伝導損失（Ｃｏｎｄｕｃｔｉｏｎ  Ｌｏｓｓ）を発生させる。また、ベース電圧が低くなるほどベース充電電流が減少し、スイッチング損失は増加することになる。かかるＩＧＢＴの損失は、結果として、劣化によるＩＧＢＴ損失をもたらす。
【００３３】
図６は本発明の一実施形態によるゲートドライバの構成図である。
【００３４】
図６を参照すると、本発明の一実施形態によるゲートドライバは、ＩＣモジュール６０４と、電源管理部６０６と、を含む。
【００３５】
ＩＣモジュール６０４は、外部、例えば、ＣＰＵ６０２から入力されるＰＷＭ信号ＨＩＮ、ＬＩＮを用いてスイッチング素子（図示せず）のスイッチング動作のためのスイッチング信号ＨＯ、ＬＯを生成する。かかるＩＣモジュール６０４は、電源端子ＶＩＣを介して印加されるＩＣモジュール駆動電圧により駆動される。
【００３６】
電源管理部６０６は、外部から印加されるゲートドライバの駆動のためのドライバ駆動電圧を用いてＩＣモジュール駆動電圧の印加可否を制御する。本発明の一実施形態において、電源管理部６０６は、ドライバ駆動電圧が第１基準電圧以上である場合には、ドライバ駆動電圧を用いてＩＣモジュール６０４の駆動のためのＩＣモジュール駆動電圧をＩＣモジュール６０４に印加し、ドライバ駆動電圧が第２基準電圧以下である場合には、ＩＣモジュール駆動電圧の印加を中断する。
【００３７】
図６を参照すると、電源管理部６０６は、ドライバ駆動電圧が印加される入力端子ＶＤＤと、接地端子▽と、を含む。また、電源管理部６０６は、ＩＣモジュール６０４の駆動のためのＩＣモジュール駆動電圧を出力する出力端子Ｖｏｕｔを含む。
【００３８】
一方、入力端子ＶＤＤと接地端子▽との間には、直列に接続される第１抵抗Ｒ１、第２抵抗Ｒ２、およびツェナーダイオードＺＤが配置される。また、電源管理部６０６にはスイッチング素子Ｑが含まれるが、図６に図示されているように、スイッチング素子Ｑのエミッタ端子は入力端子ＶＤＤに接続され、コレクタ端子は出力端子Ｖｏｕｔに接続され、ベース端子は第１抵抗Ｒ１と第２抵抗Ｒ２との接続点に接続される。
【００３９】
また、リップル電流の発生によるＩＣモジュールの焼損を防止するために、出力端子ＶｏｕｔとツェナーダイオードＺＤとの間にはキャパシタＣを配置することができる。
【００４０】
このように構成される電源管理部６０６は、入力端子ＶＤＤを介して入力されるドライバ駆動電圧が第１基準電圧以上である場合には、スイッチング素子Ｑをターンオン（ｔｕｒｎ  ｏｎ）させることにより、出力端子Ｖｏｕｔを介してＩＣモジュール駆動電圧をＩＣモジュール６０４の電源端子ＶＩＣに印加する。また、電源管理部６０６は、入力端子ＶＤＤを介して入力されるドライバ駆動電圧が第２基準電圧以下である場合には、スイッチング素子Ｑをターンオフ（ｔｕｒｎ  ｏｆｆ）させることにより、出力端子Ｖｏｕｔを介するＩＣモジュール駆動電圧のＩＣモジュール６０４への印加を中断する。この際、スイッチング素子Ｑがターンオンされる第１基準電圧およびターンオフされる第２基準電圧は、第１抵抗Ｒ１および第２抵抗Ｒ２の抵抗値とツェナーダイオードＺＤの閾値電圧の大きさに応じて異なるように設定することができる。また、第１基準電圧および第２基準電圧は、互いに同一または異なるように設定することができる。
【００４１】
図６に図示されている電源管理部６０６に入力端子ＶＤＤを介して初期電源が投入された後、所定の大きさの電圧が入力される前まではスイッチング素子Ｑがターンオフされる。そのため、ＩＣモジュール６０４には電源が供給されない。その後、入力端子ＶＤＤを介して入力される電圧の大きさが所定の大きさ以上になると、スイッチング素子ＱがターンオンされＩＣモジュール６０４に電源が供給される。
【００４２】
図７は本発明の一実施形態によるゲートドライバのドライバ駆動電圧が第１基準電圧に至るまでのドライバ駆動電圧およびＩＣモジュール駆動電圧の波形を示す。
【００４３】
図７において、ゲートドライバのドライバ駆動電圧７２の印加が開始し、ドライバ駆動電圧７２の大きさが徐々に上昇し、別の電源を介するＣＰＵ駆動電圧７１もまた上昇する。この際、ＩＣモジュール駆動電圧７３は、ドライバ駆動電圧７２が第１基準電圧７０２に至る前までは印加されず、ドライバ駆動電圧７２が第１基準電圧７０２に至る時点から印加され始める。
【００４４】
このようにドライバ駆動電圧７２が第１基準電圧７０２に至る前までＩＣモジュール駆動電圧７３の印加を遮断することにより、図４により説明したＩＣモジュール６０４の不完全な動作およびこれによるスイッチング素子の誤動作および焼損を防止することができる。
【００４５】
図８は本発明の一実施形態によるゲートドライバのドライバ駆動電圧が第２基準電圧以下に降下するときのドライバ駆動電圧およびＩＣモジュール駆動電圧の波形を示す。
【００４６】
ゲートドライバが正常に駆動されている途中に、ドライバ駆動電圧８２が第２基準電圧８０２以下に降下すると、図８のようにＩＣモジュール駆動電圧８３の印加は中断される。この際、ＣＰＵ駆動電圧８１は、ＩＣモジュール駆動電圧８３とは関係なくそのまま維持される。
【００４７】
上述のようにゲートドライバのドライバ駆動電圧が低くなるほどスイッチング素子の伝導損失およびスイッチング損失が増加し、劣化によってスイッチング素子が焼損することがある。したがって、ゲートドライバの駆動の際にドライバ駆動電圧は第２基準電圧以上に維持されなければならない。本発明では、ドライバ駆動電圧が第２基準電圧（例えば、１３．０９Ｖ）以下に降下すると、図８のようにＩＣモジュール駆動電圧を遮断することにより、スイッチング素子の誤動作および焼損を防止する。
【００４８】
上述の本発明は、本発明が属する技術分野において通常の知識を有する者にとって、本発明の技術的思想から逸脱しない範囲内で様々な置換、変形および変更が可能であるため、上述の実施形態および添付の図面により限定されるものではない。
【産業上の利用可能性】
【００４９】
本発明は、インバータの駆動のためのゲートドライバに利用することが可能である。
【符号の説明】
【００５０】
６０４：  ＩＣモジュール
６０６：  電源管理部
Ｃ：  キャパシタ
ＨＩＮ，ＬＩＮ：  ＰＷＭ信号
ＨＯ，ＬＯ：  スイッチング信号
Ｑ：  スイッチング素子
Ｒ１：  第１抵抗
Ｒ２：  第２抵抗
Ｖｏｕｔ：  出力端子
ＶＤＤ：  入力端子
ＺＤ：  ツェナーダイオード
▽：  接地端子
【図１】
2016208825.tif 000003
【図２】
2016208825.tif 000004
【図３】
2016208825.tif 000005
【図４】
2016208825.tif 000006
【図５】
2016208825.tif 000007
【図６】
2016208825.tif 000008
【図７】
2016208825.tif 000009
【図８】
2016208825.tif 000010