(57)【要約】【課題】充電装置において、トランス２次側における突入電流を抑制してトランス１次側におけるサージ電圧を抑制し、１次側回路に使用される回路部品の低耐圧化による低コスト化並びに２次側回路のコンデンサの長寿命化及び低コスト化を可能とする。【解決手段】充電装置（１Ａ）は、入力直流電圧を交流変換するハーフブリッジ回路（２）と、ハーフブリッジ回路の出力点に接続された共振回路（３）と、１次巻線及び２次巻線を有し、１次巻線が共振回路に直列接続されたトランス（４）と、２次巻線に発生する電圧を全波整流する整流回路（５）と、整流回路の全波整流出力を平滑し、充電負荷に並列接続されるコンデンサ（６）と、コンデンサの低電位端から２次巻線に向かう電流を検出するための電流検出抵抗（７）と、電流検出抵抗によって検出される電流検出値が所定値以下となるようにハーフブリッジ回路のスイッチング周波数を制御する制御回路（９）を備える。【選択図】  図１
2016208630.tif 000002
【特許請求の範囲】
【請求項１】
充電装置であって、
入力直流電圧を交流変換するインバータ回路と、
前記インバータ回路の出力点に接続された共振回路と、
１次巻線及び２次巻線を有し、前記１次巻線が前記共振回路に直列接続されたトランスと、
前記２次巻線に発生する電圧を全波整流する整流回路と、
前記整流回路の全波整流出力を平滑し、充電負荷に並列接続されるコンデンサと、
前記コンデンサの低電位端から前記２次巻線に向かう電流を検出するための電流検出抵抗と、
前記電流検出抵抗によって検出される電流検出値が所定値以下となるように前記インバータ回路のスイッチング周波数を制御する制御回路と
を備えた充電装置。
【請求項２】
請求項１に記載の充電装置であって、
前記コンデンサの両端に並列接続された電圧検出抵抗を更に備え、
前記制御部が、前記電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲で前記スイッチング周波数を制御するように構成された、充電装置。
【請求項３】
充電装置であって、
入力直流電圧を交流変換するインバータ回路と、
前記インバータ回路の出力点に接続されたｍ組（１≦ｍ）の共振回路と、
各々が１本の１次巻線及びｎ本（２≦ｎ）の２次巻線を有し、各１次巻線が前記ｍ組の共振回路の各々に直列接続されたｍ個のトランスと、
前記ｍ×ｎ本の２次巻線の各々に発生する電圧を全波整流するｍ×ｎ個の整流回路と、
前記ｍ×ｎ個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるｍ×ｎ個のコンデンサの直列回路からなるコンデンサ直列回路と、
前記ｍ×ｎ個のコンデンサのうちの低電位側からｋ段目（１≦ｋ≦ｍ×ｎ）のコンデンサの低電位端から前記２次巻線に向かう電流を検出するための電流検出抵抗と、
前記電流検出抵抗によって検出される電流検出値が所定値以下となるように前記インバータ回路のスイッチング周波数を制御する制御回路と
を備えた充電装置。
【請求項４】
請求項３に記載の充電装置であって、
前記ｋ段目のコンデンサの両端に並列接続された電圧検出抵抗を更に備え、
前記制御回路が、前記電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲で前記スイッチング周波数を制御するように構成された、充電装置。
【請求項５】
前記ｋについて、ｋ＝１である請求項３又は４に記載の充電装置。
【請求項６】
充電装置であって、
入力直流電圧を交流変換するインバータ回路と、
前記インバータ回路の出力点に接続されたｍ組（１≦ｍ）の共振回路と、
各々が１本の１次巻線及びｎ本（２≦ｎ）の２次巻線を有し、各１次巻線が前記ｍ組の共振回路の各々に直列接続されたｍ個のトランスと、
前記ｍ×ｎ本の２次巻線の各々に発生する電圧を全波整流するｍ×ｎ個の整流回路と、
前記ｍ×ｎ個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるｍ×ｎ個のコンデンサの直列回路からなるコンデンサ直列回路と、
前記ｍ×ｎ個のコンデンサのうちの低電位側からｋ段目（１≦ｋ≦ｍ×ｎ−１）のコンデンサの高電位端に向かって前記整流回路から流れる電流を検出するための電流検出抵抗と、
前記ｋ＋１段目のコンデンサの両端に並列接続された電圧検出抵抗と、
前記ｋ段目のコンデンサの高電位端を基準電位として、前記電圧検出抵抗によって検出される電圧検出値が充電設定値以下となり、かつ前記電流検出抵抗によって検出される電流検出値が所定値以下となるように前記インバータ回路のスイッチング周波数を制御する制御回路と
を備えた充電装置。
【請求項７】
請求項１から６のいずれか一項に記載の充電装置において、前記所定値が所定の電流目標値であり、前記制御回路が、前記電流検出値が前記所定の電流目標値に一致するように前記スイッチング周波数を制御するように構成された、充電装置。
【請求項８】
請求項１から６のいずれか一項に記載の充電装置において、前記所定値が所定の閾値であり、前記制御回路が、前記電流検出値が前記所定の閾値を超えた場合に前記スイッチング周波数を一時的に上昇させ、又は前記インバータ回路を一時的に停止させるように構成された、充電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は充電装置に関し、特にトランスを用いた充電装置に関する。
【背景技術】
【０００２】
特許文献１は、直流電源回路と、直流電源出力を相補的にスイッチングする複数のスイッチング素子からなるスイッチング回路と、スイッチング回路の出力側に接続された共振回路と、スイッチングトランスの２次巻線の交流出力を整流および平滑して得られた直流出力により充電池を充電する出力回路と、充電池への充電状態に基づいてスイッチング回路のスイッチング周波数を制御する制御回路を備えた充電装置を開示する。そして、制御回路は、充電池への充電状態として出力回路からの直流電圧の値および充電池への充電電流の値に応じて、スイッチング回路のスイッチング周波数を、充電池への充電が定電圧かつ定電流で行われるように制御するよう構成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６３６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示されるような充電装置において、充電開始時にトランス２次側の回路に急峻な電流が発生し得る。具体的には、平滑コンデンサが比較的容量が大きいコンデンサである場合には平滑用コンデンサに突入電流が流れ、充電負荷がコンデンサ等の容量性の負荷である場合にも負荷電流として突入電流が流れる場合がある。このような２次側回路での急峻な電流によって１次側回路にサージ電圧が発生する。これに対処するため、１次側回路に高耐圧の回路部品を使用する必要があり、１次側回路の高コスト化が問題となる。また、平滑用コンデンサについては、突入電流に起因する短寿命化を防止するために電流容量の大きなコンデンサを採用する必要があり、２次側回路の高コスト化も問題となる。この２次側回路の高コスト化の問題は、特に、複数段に平滑用コンデンサが直列接続された高電圧充電用の充電装置において顕著となる。
【０００５】
そこで、本発明は、充電装置において、トランス２次側における突入電流を抑制してトランス１次側におけるサージ電圧を抑制し、１次側回路に使用される回路部品の低耐圧化による低コスト化並びに２次側回路のコンデンサの長寿命化及び低コスト化を可能とすることを課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の形態の充電装置は、入力直流電圧を交流変換するインバータ回路と、インバータ回路の出力点に接続された共振回路と、１次巻線及び２次巻線を有し、１次巻線が共振回路に直列接続されたトランスと、２次巻線に発生する電圧を全波整流する整流回路と、整流回路の全波整流出力を平滑し、充電負荷に並列接続されるコンデンサと、コンデンサの低電位端から２次巻線に向かう電流を検出するための電流検出抵抗と、電流検出抵抗によって検出される電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数を制御する制御回路とを備える。
【０００７】
上記充電装置によると、トランス２次側の電流検出抵抗によってコンデンサの電流及び充電負荷の電流が検出され、この電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数が制御される。これにより、トランス２次側おける突入電流が抑制されることによってトランス１次側におけるサージ電圧が抑制され、１次側回路に使用される回路部品の低耐圧化による低コスト化並びに２次側回路のコンデンサの長寿命化及び低コスト化が可能となる。
【０００８】
更に、コンデンサの両端に並列接続された電圧検出抵抗が設けられ、制御回路が、電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲でスイッチング周波数を決定するように構成される。これにより、充電完了後に充電電圧が一定に保たれ、２次側回路におけるその後の急峻な電流が防止される。
【０００９】
本発明の第２及び第３の形態の充電装置は、入力直流電圧を交流変換するインバータ回路と、インバータ回路の出力点に接続されたｍ組（１≦ｍ）の共振回路と、各々が１本の１次巻線及びｎ本（２≦ｎ）の２次巻線を有し、各１次巻線がｍ組の共振回路の各々に直列接続されたｍ個のトランスと、ｍ×ｎ本の２次巻線の各々に発生する電圧を全波整流するｍ×ｎ個の整流回路と、ｍ×ｎ個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるｍ×ｎ個のコンデンサの直列回路からなるコンデンサ直列回路と、ｍ×ｎ個のコンデンサのうちの低電位側からｋ段目（１≦ｋ≦ｍ×ｎ）のコンデンサの低電位端から２次巻線に向かう電流を検出するための電流検出抵抗と、電流検出抵抗によって検出される電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数を制御する制御回路とを備える。
【００１０】
上記充電装置によると、トランス２次側の電流検出抵抗によってコンデンサ直列回路におけるコンデンサの電流及び充電負荷の電流が検出され、この電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数が制御される。これにより、トランス２次側おける突入電流が抑制されることによって１次側回路におけるサージ電圧が抑制され、１次側回路に使用される回路部品の低耐圧化による低コスト化並びに２次側回路のコンデンサの長寿命化及び低コスト化が可能となる。
【００１１】
更に、ｋ段目のコンデンサの両端に並列接続された電圧検出抵抗が設けられ、制御回路が、電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲でスイッチング周波数を制御するように構成される。これにより、充電完了後に充電電圧が一定に保たれ、２次側回路におけるその後の急峻な電流が防止される。また、電流検出抵抗と電圧検出抵抗が同じコンデンサに接続されるので、再充電の場合に、それまで電圧検出抵抗での放電に起因して残電荷が最も小さくなり得るコンデンサに関する電流が電流検出抵抗によって検出されることになる。したがって、再充電時に電流が最も大きくなり得るコンデンサに関する電流が所定値以下となるようにインバータ回路のスイッチング周波数が制御され、２次側回路の突入電流及びそれに起因する１次側回路のサージ電圧が確実に抑制される。
【００１２】
ここで、上記ｋについて、ｋ＝１であることが好ましい。これにより、充電負荷の基準電位と制御回路の一部の基準電位との電位差が非常に小さくなり、制御回路において、充電負荷に関する更なるデータを検出する構成等の追加が容易となる。
【００１３】
本発明の第４の形態の充電装置は、入力直流電圧を交流変換するインバータ回路と、インバータ回路の出力点に接続されたｍ組（１≦ｍ）の共振回路と、各々が１本の１次巻線及びｎ本（２≦ｎ）の２次巻線を有し、各１次巻線がｍ組の共振回路の各々に直列接続されたｍ個のトランスと、ｍ×ｎ本の２次巻線の各々に発生する電圧を全波整流するｍ×ｎ個の整流回路と、ｍ×ｎ個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるｍ×ｎ個のコンデンサの直列回路からなるコンデンサ直列回路と、ｍ×ｎ個のコンデンサのうちの低電位側からｋ段目（１≦ｋ≦ｍ×ｎ−１）のコンデンサの高電位端に向かって整流回路から流れる電流を検出するための電流検出抵抗と、ｋ＋１段目のコンデンサの両端に並列接続された電圧検出抵抗と、ｋ段目のコンデンサの高電位端を基準電位として、電圧検出抵抗によって検出される電圧検出値が充電設定値以下となり、かつ電流検出抵抗によって検出される電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数を制御する制御回路とを備える。
【００１４】
上記充電装置によると、上記第２及び第３の形態と同様に、トランス２次側おける突入電流が抑制されることによってトランス１次側におけるサージ電圧が抑制され、１次側回路に使用される回路部品の低耐圧化による低コスト化並びに２次側回路のコンデンサの長寿命化及び低コスト化が可能となる。更に、電流検出抵抗の低電位端の電位と電圧検出抵抗の低電位端の電位とが基準電位で一致する。すなわち、電圧検出値に電流検出値が加算されず、更には両検出値がともに正極性となり、制御回路を複雑化させることなく充電電圧の検出精度を向上することが可能となる。
【００１５】
上記いずれかの充電装置において、上記所定値が所定の電流目標値であり、制御回路が、電流検出値が所定の電流目標値に一致するようにスイッチング周波数を制御するように構成される。これにより、コンデンサの電流及び充電負荷の電流が定電流制御によってフィードバック制御され、２次側回路における突入電流が高い精度で抑制される。
【００１６】
また代替として、上記所定値が所定の閾値であり、制御回路が、電流検出値が所定の閾値を超えた場合にスイッチング周波数を一時的に上昇させ、又はインバータ回路を一時的に停止させるように構成されるようにしてもよい。これにより、コンデンサの電流及び充電負荷の電流の急峻な上昇に対して一時的かつ強制的にインバータ回路の出力が低減され、２次側回路における突入電流が速い応答で抑制される。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態による充電装置を示す図である。
【図２】図１の充電装置における制御回路の一例を示す図である。
【図３】本発明の第２の実施形態による充電装置を示す図である。
【図４】本発明の第３の実施形態による充電装置を示す図である。
【図５】本発明の第４の実施形態による充電装置を示す図である。
【図６】本発明の変形例におけるインバータ回路を示す図である。
【図７】本発明の変形例における整流回路を示す図である。
【図８】本発明の変形例における制御回路を示す図である。
【発明を実施するための形態】
【００１８】
＜第１の実施形態＞
図１に、本発明の第１の実施形態による充電装置１Ａを示す。充電装置１Ａは、ハーフブリッジ回路２、共振回路３、トランス４、整流回路５、コンデンサ６、電流検出抵抗７、電圧検出抵抗８及び制御回路９を備える。入力直流電源が入力端ＤＣ＋及びＤＣ−を介してハーブブリッジ回路２に接続され、充電対象となる充電負荷１０がコンデンサ６に出力端ＯＵＴ＋及びＯＵＴ−を介して並列接続される。本明細書において、トランス４の１次巻線側の回路を１次側回路といい、２次巻線側の回路を２次側回路というものとする。
【００１９】
１次側回路は、ハーフブリッジ回路２、共振回路３及びトランス４の１次巻線Ｐを含む。ハーフブリッジ回路２は、スイッチング素子２１及びスイッチング素子２２の直列回路からなり、スイッチング素子２１及び２２の各々は、例えばＭＯＳＦＥＴ、ＩＧＢＴ等のトランジスタからなる。共振回路３は、インダクタ３１及び共振コンデンサ３２の直列回路からなり、この直列回路がハーフブリッジ回路２の出力点（スイッチング素子２１及び２２の中点）と、一方の入力端（図１においてはＤＣ−）との間に接続される。トランス４の１次巻線Ｐが共振回路３に直列接続され、共振回路３の一部を構成する。スイッチング素子２１及び２２は、制御回路９によって決定されるスイッチング周波数で交互にオンオフされ、これにより入力直流電圧が交流変換される。ハーフブリッジ回路２は、共振回路３の共振周波数よりも高い周波数でスイッチングされる。したがって、ハーフブリッジ回路２のスイッチング周波数が上昇されるほど１次側回路から２次側回路に伝達される出力は低減される。
【００２０】
２次側回路は、トランス４の２次巻線Ｓ、整流回路５、コンデンサ６、電流検出抵抗７及び電圧検出抵抗８を含む。トランス４の２次巻線Ｓは、センタータップを挟んで同じ巻数の巻線Ｓａ及びＳｂの組からなり、２次巻線Ｓ（Ｓａ−Ｓｂ）には１次巻線Ｐに対する巻数比に応じた電圧が発生する。整流回路５はダイオード５ａ及び５ｂからなり、２次巻線Ｓに発生する電圧を全波整流する。すなわち、センタータップに対して２次巻線Ｓａに発生する電圧がダイオード５ａによって整流される一方、センタータップに対して２次巻線Ｓｂに発生する電圧がダイオード５ｂによって整流される。整流回路５のカソード端が平滑用のコンデンサ６に接続され、整流回路５の整流出力がコンデンサ６によって平滑される。コンデンサ６は、出力端ＯＵＴ−及びＯＵＴ＋を介して充電負荷１０に並列接続される。充電負荷１０は、充電池、コンデンサ等の容量性素子、部品又は回路である。出力端ＯＵＴ−と同電位の配線を出力線Ｌ０といい、出力端ＯＵＴ＋と同電位の配線を出力線Ｌ１という。
【００２１】
電流検出抵抗７は低抵抗素子からなり、コンデンサ６の低電位端と２次巻線Ｓのセンタータップの間に挿入接続される。以降において、電流検出抵抗７の経路に流れる電流を２次電流ｉ７という。センタータップの電位を基準電位として、電流検出抵抗７に発生する電圧が２次電流ｉ７の電流検出値として制御回路９に入力される。電圧検出抵抗８は分圧用の抵抗８１及び８２を備え、コンデンサ６の両端に並列接続される。抵抗８２は、実際には複数の抵抗の直列回路からなる。実質的に抵抗８１に発生する電圧が電圧検出値として制御回路９に入力される。
【００２２】
制御回路９は、定電流制御回路９１、定電圧制御回路９２、選択回路９３、フォトカプラ９４及び駆動回路９５を含む。制御回路９は、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように２次電流ｉ７をフィードバック制御する。制御回路９において、定電流制御回路９１、定電圧制御回路９２、選択回路９３及びフォトカプラ９４のフォトダイオード側の回路が１次側回路に含まれ、その基準電位は２次巻線Ｓのセンタータップの電位となる。また、フォトカプラ９４のフォトトランジスタ側の回路及び駆動回路９５が２次側回路に含まれ、その基準電位は直流電源の負極端ＤＣ−の電位となる。制御回路９内の１次側回路には、制御電源として、例えば、直流電源ＤＣ＋からの降下電圧、トランス４の補助巻線電圧の整流平滑電圧等が適宜供給されるものとする。また、制御回路９内の２次側回路には、制御電源として、例えば、トランス４の補助巻線電圧の整流平滑電圧、出力線Ｌ１からの降下電圧等が適宜供給されているものとする。
【００２３】
図２に、制御回路９の一例を示す。定電流制御回路９１及び定電圧制御回路９２はそれぞれオペアンプ９１０及び９２０を含み、選択回路９３はダイオードＯＲ回路からなり、駆動回路９５はスイッチング周波数可変のハーフブリッジドライバＩＣを含む。概略として、オペアンプ９１０は出力電流を一定化させる機能を担う定電流制御用のオペアンプであり、オペアンプ９２０は出力電圧を一定化させる機能を担う定電圧制御用のオペアンプである。そして、電流検出抵抗７及び電圧検出抵抗８の検出状態に応じて、定電流制御及び定電圧制御の一方がダイオード９３１及び９３２からなるダイオードＯＲ回路によって選択され、フォトカプラ９４の入力状態が決定される。駆動回路９５は、フォトカプラ９４の出力状態に応じたスイッチング周波数の駆動信号を出力する。これにより、ハーフブリッジ回路２は、制御回路９によって定電流制御又は定電圧制御のいずれか一方を行うように周波数制御される。通常は、充電開始後から充電完了前までは定電流制御が行われて充電電圧が上昇していき、充電完了以降に定電圧制御が行われて充電電圧が一定に維持される。なお、スイッチング周波数の制御とは、スイッチング周波数の増減だけでなく、スイッチングの停止も含むものとする。
【００２４】
定電流制御用のオペアンプ９１０の負入力端子（−）には電流検出抵抗７によって検出された電流検出値が入力され、正入力端子（＋）には電圧源９１１から電流目標値が入力される。オペアンプ９１０の負入力端子と出力端子間には帰還素子９１２（抵抗、コンデンサ、又はこれらの直列回路若しくは並列回路、以下同じ）が接続される。オペアンプ９１０は、負入力端子に入力される電流検出値と、正入力端子に入力される電流目標値との誤差を増幅して出力する。言い換えると、ダイオード９３１がオンされて定電流制御が選択されている場合には、オペアンプ９１０及び駆動回路９５によって、電流検出値が電流目標値に一致するようにスイッチング周波数が制御される。
【００２５】
定電圧制御用のオペアンプ９２０の負入力端子（−）には電圧検出抵抗８によって検出された電圧検出値が入力され、正入力端子（＋）には電圧源９２１から出力電圧の充電設定値に対応する電圧値が入力される。オペアンプ９２０の負入力端子と出力端子間にも帰還素子９２２が接続される。オペアンプ９２０は、負入力端子に入力される電圧検出値と、正入力端子に入力される充電設定値との誤差を増幅して出力する。言い換えると、ダイオード９３２がオンされて定電圧制御が選択されている場合には、オペアンプ９２０によって、電圧検出値が充電設定値に一致するようにスイッチング周波数が制御される。
【００２６】
ダイオード９３１及び９３２からなるダイオードＯＲ回路は、オペアンプ９１０の出力端子電圧又はオペアンプ９２０の出力端子電圧のいずれか低い方に対してオンする。ダイオードＯＲ回路の共通アノードはフォトカプラ９４のフォトダイオード９４ａのカソード側に接続される。フォトダイオード９４ａのアノードは定電圧源（制御電源）Ｖｃｃの出力に抵抗９４１Ａを介して接続され、フォトダイオード９４ａに抵抗９４２が並列接続される。なお、抵抗９４１はフォトダイオード９４ａのカソード側に挿入されていてもよい。フォトカプラ９４のフォトトランジスタ９４ｂには、フォトダイオード９４ａに流れる電流（発光）に応じた出力電流が流れる。
【００２７】
前述したように、駆動回路９５は、フォトトランジスタ９４ｂの出力状態に応じたスイッチング周波数の制御信号をスイッチング素子２１及び２２に出力する。本例では、フォトダイオード９４ａ及びフォトトランジスタ９４ｂの電流が多いほどスイッチング周波数が高くなるように駆動回路９５が構成される。また、フォトダイオード９４ａ及びフォトトランジスタ９４ｂの電流が最大の場合にハーフブリッジ回路２のスイッチングを停止するように駆動回路９５が構成されてもよい。したがって、充電完了後において、充電電圧の低下速度は充分に遅いために、ハーフブリッジ回路２は動作と停止を繰り返す間欠動作状態となる場合もある。
【００２８】
上記構成において、仮に電流検出抵抗７及び定電流制御回路９１がなかったとした場合、２次側回路において、特に充電開始時に突入電流が発生し得る。具体的には、コンデンサ６の容量が比較的大きい場合又は残電荷が少ない場合には、２次巻線Ｓａ（又はＳｂ）→ダイオード５ａ（又は５ｂ）→コンデンサ６→２次巻線Ｓのセンタータップ、の経路に突入電流が発生し得る。また、充電負荷１０について、２次巻線Ｓａ（又はＳｂ）→ダイオード５ａ（又は５ｂ）→出力端ＯＵＴ＋→充電負荷１０→出力端ＯＵＴ−→２次巻線Ｓのセンタータップ、の経路に突入電流が発生し得る。このような２次巻線Ｓにおける急峻な電流によって１次巻線Ｐにサージ電圧が発生し、１次側回路の各部品に高電圧が印加されてしまう。
【００２９】
一方、本実施形態では、コンデンサ６から２次巻線Ｓのセンタータップに向かう電流及び充電負荷１０（出力端ＯＵＴ−）から２次巻線Ｓのセンタータップに向かう電流の合計、すなわち２次電流ｉ７が電流検出抵抗７によって検出され、電流検出値が電流目標値で一定となるように２次電流ｉ７がフィードバック制御される。したがって、２次巻線Ｓの電流が上昇しそうになると、定電流制御回路９１及び駆動回路９５の動作によってハーフブリッジ回路２のスイッチング周波数が上昇される。これにより２次電流ｉ７が低減され、１次側回路におけるサージ電圧が抑制される。また、充電完了後も充電電圧が定電圧制御されるので充電電圧が一定に保たれ、２次側回路におけるその後の急峻な電流が防止される。
【００３０】
以上のように、本実施形態の充電装置１Ａは、入力直流電圧を交流変換するハーフブリッジ回路２と、ハーフブリッジ回路２の出力点に接続された共振回路３と、共振回路３に直列接続された１次巻線Ｐ及び２次巻線Ｓを有するトランス４、２次巻線Ｓに発生する電圧を全波整流する整流回路５と、整流回路５の全波整流出力を平滑し、充電負荷１０に並列接続されるコンデンサ６と、コンデンサ６の低電位端から２次巻線Ｓに向かう電流を検出するための電流検出抵抗７を備える。そして、制御回路９が、電流検出抵抗７によって検出される電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
【００３１】
これにより、コンデンサ６の電流及び充電負荷１０の電流が定電流制御されるようにハーフブリッジ回路２が駆動され、コンデンサ６及び充電負荷１０への突入電流が抑制される。したがって、２次側回路における突入電流が抑制されることによって１次側回路におけるサージ電圧が抑制され、１次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ６の長寿命化及び低コスト化が可能となる。
【００３２】
＜第２の実施形態＞
上記第１の実施形態では、２次側回路において、１本の２次巻線Ｓ（センタータップを挟んで２段の２次巻線Ｓａ−Ｓｂ）、１個の整流回路５及び１個のコンデンサ６が設けられる構成を示した。本実施形態では、より高電圧を充電するために、２次側回路が２段に構成され、２本の２次巻線、２個の整流回路及び２段のコンデンサが設けられる構成を示す。
【００３３】
図３に本実施形態の充電装置１Ｂを示す。充電装置１Ｂは、ハーフブリッジ回路２、共振回路３、トランス４、整流回路５−１及び５−２、コンデンサ直列回路６、電流検出抵抗７、電圧検出抵抗８並びに制御回路９を備える。充電装置１Ｂの１次側回路（ハーフブリッジ回路２、共振回路３及びトランス４の１次巻線Ｐ）及び制御回路９は、第１の実施形態の充電装置１Ａのものと同様であるので、その詳細な説明を省略する。また、各構成要素について、第１の実施形態と重複する基本的な動作についての詳細な説明を省略する。
【００３４】
２次側回路は、トランス４の２次巻線Ｓ１及びＳ２、整流回路５−１及び５−２、コンデンサ６−１及び６−２の直列回路からなるコンデンサ直列回路６、電流検出抵抗７並びに電圧検出抵抗８を含む。２次巻線Ｓ１及びＳ２は同じ巻数であり、２次巻線Ｓ１及びＳ２の各々は、各センタータップを挟んで同じ巻数の巻線Ｓ１ａ及びＳ１ｂの組並びに巻線Ｓ２ａ及びＳ２ｂの組からなる。整流回路５−１はダイオード５−１ａ及び５−１ｂからなり、２次巻線Ｓ１に発生する電圧を全波整流する。整流回路５−２はダイオード５−２ａ及び５−２ｂからなり、２次巻線Ｓ２に発生する電圧を全波整流する。整流回路５−１及び５−２のカソード端がそれぞれコンデンサ６−１及び６−２に接続され、コンデンサ６−１及び６−２は整流回路５−１及び５−２の整流出力をそれぞれ平滑する。コンデンサ６−１及び６−２は同じ容量を有するものとする。コンデンサ直列回路６は、出力端ＯＵＴ−及びＯＵＴ＋を介して充電負荷１０に並列接続される。
【００３５】
電流検出抵抗７は低抵抗素子からなり、コンデンサ６−１の低電位端と２次巻線Ｓ１のセンタータップの間に挿入接続される。電圧検出抵抗８は、コンデンサ６−１の両端に並列接続される。電流検出抵抗７に発生する電圧が電流検出値として制御回路９に入力され、電圧検出抵抗８の抵抗８１に発生する電圧が電圧検出値として制御回路９に入力される。制御回路９は、第１の実施形態と同様に、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように２次電流ｉ７をフィードバック制御する。
【００３６】
上記構成において、充電完了前後でのコンデンサ６−１及び６−２の各電圧は実質的に等しいことから、電圧検出抵抗８はコンデンサ６−１及び６−２のいずれか一方に対して設けられればよい。すなわち、制御回路９の定電圧制御回路９２における充電設定値は、実際の充電設定電圧の１／２の電圧に対応する値であればよい。このように、複数段のコンデンサからなるコンデンサ直列回路６についても、電圧検出抵抗８には１段分のコンデンサ電圧しか印加されないので電圧検出抵抗８の抵抗８２を高耐圧化する必要がなく、低コスト化が可能となる。
【００３７】
ここで、本実施形態では、電流検出抵抗７及び電圧検出抵抗８は、同じコンデンサに対して設けられる。これにより、コンデンサ直列回路６における突入電流をより確実に抑制できる。具体的には、電圧検出抵抗８は、並列接続されるコンデンサ（本例ではコンデンサ６−１）の放電抵抗としても作用し得る。そして、再充電（充電負荷１０を接続した状態で入力直流電源を一旦オフしてから再度オンする動作、以下同じ）の場合に、電圧検出抵抗８が並列接続されたコンデンサ６−１の残電荷量は、それまでの直流電源オフ期間における電圧検出抵抗８での放電によって他方のコンデンサ６−２の残電荷量よりも小さくなっている。これにより、再充電時にコンデンサ６−１に流れ込む電流は、コンデンサ６−２に流れ込む電流よりも大きくなり易い。このように再充電時の電流が大きくなり易い方のコンデンサ６−１における電流を含む２次電流ｉ７がフィードバック制御されることになり、確実に２次側回路の突入電流及びそれに起因する１次側回路のサージ電圧が抑制される。なお、電流検出抵抗７及び電圧検出抵抗８は、コンデンサ６−２に対して設けられてもよく、この場合には基準電位は２次巻線Ｓ２のセンタータップの電位となる。
【００３８】
また、電流検出抵抗７及び電圧検出抵抗８は、コンデンサ６−１又は６−２のどちらに並列接続されても機能するが、本実施形態では低電位側のコンデンサ６−１に対して設けられる。これにより、充電負荷１０の基準電位である出力端ＯＵＴ−と、制御回路９のフォトカプラ９４のフォトダイオードまでの基準電位とが小さい電位差となる。ここで、厳密には、電圧検出値は、抵抗８１に発生する電圧に電流検出抵抗７に発生する電圧が加算された値となるが、充電中に電流検出抵抗７に発生する電圧は抵抗８１に発生する電圧の数１０分の１程度であり、特に充電完了以降においては制御回路９の定電圧制御によって２次電流ｉ７は非常に小さくなるか、又はゼロになるために上記の電位差も非常に小さくなるか、又はゼロとなる。したがって、出力端ＯＵＴ−と基準電位とは実質的に同電位となる。このように、電流検出抵抗７及び電圧検出抵抗８が低電位側の出力線Ｌ０に接続されることにより、例えば充電負荷１０の一部分の電圧等、充電負荷１０に関する更なるデータを制御回路９で検出する構成等の追加が容易となる。
【００３９】
なお、トランス４が２本の２次巻線Ｓ１及びＳ２を有するものとして本実施形態を説明したが、本実施形態は、トランス４が同じ巻数のｎ本（２≦ｎ）の２次巻線Ｓ１〜Ｓｎを有するとともに、同じ容量のｎ個のコンデンサ６−１〜６−ｎが設けられる構成に適用可能である。
【００４０】
以上のように、本実施形態の充電装置１Ｂは、入力直流電圧を交流変換するハーフブリッジ回路２と、ハーフブリッジ回路２の出力点に接続された共振回路３と、共振回路３に直列接続された１次巻線Ｐ及びｎ本の２次巻線Ｓ１〜Ｓｎを有するトランス４を備える。充電装置１Ｂは更に、２次巻線Ｓ１〜Ｓｎの各々に発生する電圧を全波整流するｎ個の整流回路５−１〜５−ｎと、整流回路５−１〜５−ｎの各々の全波整流出力を平滑し、充電負荷１０に並列接続されるｎ個のコンデンサ６−１〜６−ｎの直列回路からなるコンデンサ直列回路６と、ｋ段目（１≦ｋ≦ｎ）のコンデンサ６−ｋの低電位端から２次巻線Ｓｋに向かう電流を検出するための電流検出抵抗７を備える。そして、制御回路９が、電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
【００４１】
これにより、電流検出抵抗７によってコンデンサ直列回路６のコンデンサ電流及び充電負荷１０の電流が定電流制御され、コンデンサ直列回路６及び充電負荷１０への突入電流が抑制される。したがって、２次側回路における突入電流が抑制されることにより１次側回路におけるサージ電圧が抑制され、１次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ６−１〜６−ｎの長寿命化及び低コスト化が可能となる。各コンデンサの低コスト化は、コンデンサが複数段に設けられる高電圧充電用の充電装置の低コスト化において有利である。また、電流検出抵抗７及び電圧検出抵抗８が同じｋ段目のコンデンサ６−ｋに対して接続される構成により、電圧検出抵抗８での放電に起因して再充電時の電流が大きくなり易いコンデンサ６−ｋの電流を含む２次電流ｉ７がフィードバック制御され、より確実に２次側回路の突入電流及びそれに起因する１次側回路のサージ電圧が抑制される。
【００４２】
＜第３の実施形態＞
上記第２の実施形態では、１次側回路において、１組の共振回路及びトランスが設けられる構成を示したが、本実施形態では、更に高電圧を充電するために、２組の共振回路及びトランスが設けられる構成を示す。
【００４３】
図４に、本実施形態の充電装置１Ｃを示す。充電装置１Ｃは、ハーフブリッジ回路２、共振回路３−１及び３−２、トランス４−１及び４−２、整流回路５−１〜５−４、コンデンサ直列回路６、電流検出抵抗７、電圧検出抵抗８並びに制御回路９を備える。充電装置１Ｃのハーフブリッジ回路２及び制御回路９は、第１及び第２の実施形態の充電装置１Ａ及び１Ｂのものと同様であるので、その詳細な説明を省略する。また、各構成要素について、第１及び第２の実施形態と重複する基本的な動作についての詳細な説明を省略する。
【００４４】
１次側回路は、ハーフブリッジ回路２、共振回路３−１及び３−２並びにトランス４−１の１次巻線Ｐ１及びトランス４−２の１次巻線Ｐ２を含む。共振回路３−１及び３−２は同じ仕様であるものとし、トランス４−１及び４−２も同じ仕様であるものとする。共振回路３−１はインダクタ３１−１及び共振コンデンサ３２の直列回路からなり、共振回路３−２はインダクタ３１−２及び共振コンデンサ３２の直列回路からなる。この共振回路３−１及び３−２がハーフブリッジ回路２の出力点と、一方の入力端（図４においては低電位側の入力端ＤＣ−）との間に、共振コンデンサ３２を共有して並列接続される。トランス４−１の次巻線Ｐ１が共振回路３−１に直列接続されて共振回路３−１の一部を構成し、トランス４−２の１次巻線Ｐ２が共振回路３−２に直列接続されて共振回路３−２の一部を構成する。ハーフブリッジ回路２は、共振回路３−１及び３−２の合成共振周波数よりも高い周波数で駆動される。
【００４５】
２次側回路は、トランス４−１の２次巻線Ｓ１及びＳ２、トランス４−２の２次巻線Ｓ３及びＳ４、整流回路５−１〜５−４、コンデンサ６−１〜６−４の直列回路からなるコンデンサ直列回路６、電流検出抵抗７並びに電圧検出抵抗８を含む。２次巻線Ｓ１〜Ｓ４の各々は、第２の実施形態で示した２次巻線Ｓ１及びＳ２と同様の構成を有する。すなわち、２次巻線Ｓ１、Ｓ２、Ｓ３及びＳ４は、それぞれ各センタータップを挟んで同じ巻数の巻線Ｓ１ａ−Ｓ１ｂ、Ｓ２ａ−Ｓ２ｂ、Ｓ３ａ−Ｓ３ｂ及びＳ４ａ−Ｓ４ｂからなる。また、整流回路５−１〜５−４は、第２の実施形態における整流回路５−１及び５−２と同様の構成を有する。すなわち、整流回路５−１〜５−４はそれぞれ一対のダイオードからなり、２次巻線Ｓ１〜Ｓ４に発生する電圧をそれぞれ全波整流する。整流回路５−１〜５−４のカソード端がそれぞれコンデンサ６−１〜６−４に接続され、コンデンサ６−１〜６−４は整流回路５−１〜５−４の整流出力をそれぞれ平滑する。コンデンサ６−１〜６−４は同じ容量を有するものとする。コンデンサ直列回路６は、出力端ＯＵＴ−及びＯＵＴ＋を介して充電負荷１０に並列接続される。
【００４６】
第２の実施形態と同様に、電流検出抵抗７は低抵抗素子からなり、コンデンサ６−１の低電位端と２次巻線Ｓ１のセンタータップの間に挿入接続される。電圧検出抵抗８は、コンデンサ６−１の両端に並列接続される。電流検出抵抗７に発生する電圧が電流検出値として制御回路９に入力され、電圧検出抵抗８の抵抗８１に発生する電圧が電圧検出値として制御回路９に入力される。制御回路９は、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように２次電流ｉ７をフィードバック制御する。
【００４７】
上記構成において、充電完了前後でのコンデンサ６−１〜６−４の各電圧は実質的に等しいことから、電圧検出抵抗８は、コンデンサ６−１〜６−４のいずれか１つに対して設けられればよい。すなわち、制御回路９の定電圧制御回路９２における充電設定値は、実際の充電設定電圧の１／４の電圧に対応する値であればよい。これにより、多段のコンデンサからなるコンデンサ直列回路６についても、電圧検出抵抗８には１段分のコンデンサ電圧しか印加されないので電圧検出抵抗８の抵抗８２を高耐圧化する必要がなく、低コスト化が可能となる。
【００４８】
また、本実施形態においても、第２の実施形態と同様に、電流検出抵抗７及び電圧検出抵抗８は同じコンデンサに対して設けられる。これにより、第２の実施形態において前述したように、電圧検出抵抗８での放電に起因して再充電時の電流が大きくなり易いコンデンサ６−１の電流を含む２次電流ｉ７をフィードバック制御することにより、再充電の際に、２次側回路の突入電流及びそれに起因する１次側回路のサージ電圧が確実に抑制される。
【００４９】
また、本実施形態においても、第２の実施形態と同様に、電流検出抵抗７と電圧検出抵抗８とは低電位側のコンデンサに対して設けられる。これにより、第２の実施形態において前述したように、充電負荷１０の基準電位である出力端ＯＵＴ−と制御回路９内前段までの基準電位とが非常に小さい電位差となり、充電負荷１０に関する更なるデータを制御回路９で検出する構成等の追加が容易となる。
【００５０】
なお、１次側回路が２組の共振回路３−１及び３−２並びにトランス４−１及び４−２を有するものとして本実施形態を説明したが、本実施形態は、１次側回路が同じ仕様のｍ個（１≦ｍ）の共振回路３−１〜３−ｍ及びトランス４−１〜４−ｍを有する構成に適用可能である。なお、ｍ＝１の場合は、上記第２の実施形態に相当する。また、トランス４−１及び４−２がそれぞれ２本の２次巻線を有して全体としてＳ１〜Ｓ４を有するものとして本実施形態を説明したが、本実施形態は、トランス４−１〜４−ｍの各々が同じ巻数のｎ本（２≦ｎ）の２次巻線を有して全体としてＳ１〜Ｓｍｎを有するとともに、同じ容量のコンデンサ６−１〜６−ｍｎが設けられる構成に適用可能である。
【００５１】
以上のように、本実施形態の充電装置１Ｃは、入力直流電圧を交流変換するハーフブリッジ回路２と、ハーフブリッジ回路２の出力点に接続されたｍ組の共振回路３−１〜３−ｍと、各々が１本の１次巻線及びｎ本の２次巻線を有し、各１次巻線が共振回路３−１〜３−ｍの各々に直列接続されたｍ個のトランス４−１〜４−ｍを備える。充電装置１Ｃは更に、ｍ×ｎ本の２次巻線Ｓ１〜Ｓｍｎの各々に発生する電圧を全波整流するｍ×ｎ個の整流回路５−１〜５−ｍｎと、整流回路５−１〜５−ｍｎの各々の全波整流出力を平滑し、充電負荷１０に並列接続されるｍ×ｎ個のコンデンサ６−１〜６−ｍｎの直列回路からなるコンデンサ直列回路６と、コンデンサ６−１〜６−ｍｎのうちの低電位側からｋ段目（１≦ｋ≦ｍ×ｎ）のコンデンサ６−ｋの低電位端から２次巻線６−ｋに向かう電流を検出するための電流検出抵抗７を備える。そして、制御回路９が、電流検出抵抗７によって検出される電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
【００５２】
これにより、第２の実施形態と同様に、電流検出抵抗７によってコンデンサ直列回路６のコンデンサ電流及び充電負荷１０の電流が定電流制御され、コンデンサ直列回路６及び充電負荷１０への突入電流が抑制される。したがって、２次側回路における突入電流が抑制されることにより１次側回路におけるサージ電圧が抑制され、１次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ６−１〜６−ｍｎの長寿命化及び低コスト化が可能となる。各コンデンサの低コスト化は、コンデンサが多段に設けられる高電圧充電用の充電装置の低コスト化において特に有利である。また、電流検出抵抗７及び電圧検出抵抗８が同じｋ段目のコンデンサ６−ｋに対して接続される構成により、電圧検出抵抗８での放電に起因して再充電時の電流が大きくなり易いコンデンサ６−ｋの電流を含む２次電流ｉ７がフィードバック制御され、再充電の際に、より確実に２次側回路の突入電流及びそれに起因する１次側回路のサージ電圧が抑制される。
【００５３】
＜第４の実施形態＞
上記第３の実施形態では、高電圧充電用の充電装置において、電圧検出抵抗８が電流検出抵抗７を介して基準電位点に接続される構成を示したが、本実施形態では、電圧検出抵抗８が電流検出抵抗７を介さずに基準電位点に接続される構成を示す。
【００５４】
図５に、本実施形態の充電装置１Ｄを示す。充電装置１Ｄと第３の実施形態の充電装置１Ｃとは、電流検出抵抗７の接続位置と電圧検出抵抗８の接続位置と基準電位点との関係が異なる。また充電装置１Ｄにおいて、電流検出抵抗７及び電圧検出抵抗８の素子自体並びに他の構成要素は充電装置１Ｃとで同じであるので、その詳細な説明を省略する。また、各構成要素について、第１〜第３の実施形態と重複する基本的な動作についての詳細な説明を省略する。
【００５５】
本実施形態では、電流検出抵抗７はコンデンサ６−２の高電位端と整流回路５−２のカソード端の間に挿入接続され、電圧検出抵抗８はコンデンサ６−３の両端に並列接続され、コンデンサ６−２の高電位端が２次側回路の基準電位となる。したがって、コンデンサ６−２の高電位端を基準電位として、電流検出抵抗７に発生する電圧が電流検出値として制御回路９に入力されるとともに電圧検出抵抗８の抵抗８１に発生する電圧が電圧検出値として制御回路９に入力される。制御回路９は、第１の実施形態と同様に、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように２次電流ｉ７をフィードバック制御する。
【００５６】
本実施形態では、電流検出抵抗７の低電位端の電位と電圧検出抵抗８（抵抗８１）の低電位端の電位とが基準電位点で一致する。このように、電圧検出抵抗８が電流検出抵抗７を介さずに基準電位に接続されるので、電圧検出値に電流検出値が加算されず、電圧検出精度が向上する。また、電流検出抵抗７及び電圧検出抵抗８から基準電位点に向かって電流が流れる構成であるため、電流検出値及び電圧検出値の双方が正極性となる。したがって、制御回路９において負電圧を処理する構成が不要であり、回路の簡素性が保持される。
【００５７】
なお、本実施形態も、第３の実施形態と同様に、１次側回路が同じ仕様のｍ個（１≦ｍ）の共振回路３−１〜３−ｍ及びトランス４−１〜４−ｍを有し、トランス４−１〜４−ｍがそれぞれ同じ巻数のｎ本（２≦ｎ）の２次巻線を有して全体として２次巻線Ｓ１〜Ｓｍｎを有するとともに、同じ容量のコンデンサ６−１〜６−ｍｎが設けられる構成に適用可能である。
【００５８】
以上のように、本実施形態の充電装置１Ｄは、入力直流電圧を直流変換するハーフブリッジ回路２と、ハーフブリッジ回路２の出力点に接続されたｍ組の共振回路３−１〜３−ｍと、各々が１本の１次巻線及びｎ本の２次巻線を有し、各１次巻線が共振回路３−１〜３−ｍの各々に直列接続されたｍ個のトランス４−１〜４−ｍを備える。充電装置１Ｄは更に、ｍ×ｎ本の２次巻線Ｓ１〜Ｓｍｎの各々に発生する電圧を全波整流するｍ×ｎ個の整流回路５−１〜５−ｍｎと、整流回路５−１〜５−ｍｎの各々の全波整流出力を平滑し、充電負荷に並列接続されるｍ×ｎ個のコンデンサ６−１〜６−ｍｎの直列回路からなるコンデンサ直列回路６と、コンデンサ６−１〜６−ｍｎのうちの低電位側からｋ段目（１≦ｋ≦ｍ×ｎ−１）のコンデンサ６−ｋの高電位端に向かって整流回路５−ｋから流れる電流を検出するための電流検出抵抗７と、ｋ＋１段目のコンデンサ６−（ｋ＋１）の両端に並列接続された電圧検出抵抗８を備える。そして、制御回路９が、コンデンサ６−ｋの高電位端を基準電位として、電圧検出抵抗７によって検出される電圧検出値が充電設定値以下となる範囲で、電流検出抵抗８によって検出される電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
【００５９】
これにより、上記第３の実施形態と同様に１次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ６−１〜６−ｍｎの長寿命化及び低コスト化が可能となるとともに、制御回路９を複雑化することなく充電電圧の検出精度を向上することが可能となる。
【００６０】
＜変形例＞
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。
【００６１】
（１）ハーフブリッジ回路２の変形
上記各実施形態では、入力直流電圧を交流変換するインバータ回路としてハーフブリッジ回路２を示したが、インバータ回路はフルブリッジ回路であってもよい。この場合の１次側回路の構成を図６に示す。図６に示すように、フルブリッジ回路２０は、それぞれ入力端子ＤＣ＋−ＤＣ−間に接続されたスイッチング素子２３及び２４の直列回路並びにスイッチング素子２５及び２６の直列回路を備える。フルブリッジ回路２０の出力点（スイッチング素子２３及び２４の中点並びにスイッチング素子２５及び２６の中点）に、各実施形態と同様の共振回路３及びトランス４の１次巻線Ｐの直列回路が接続される。なお、第２〜第４の実施形態のように複数の共振回路及びトランスが設けられてもよい。２次側回路の構成は、上記各実施形態における構成と同様である。
【００６２】
制御回路９は、フルブリッジドライバＩＣ等を含む駆動回路９５´を備える。スイッチング素子２３及び２６の組とスイッチング素子２４及び２５の組とが、駆動回路９５´によって交互にオンオフされ、そのスイッチング周波数は制御回路９によって制御される。スイッチング周波数の制御のための構成（フォトカプラ９４のフォトダイオード側の構成）は上記各実施形態における構成と同様である。
【００６３】
（２）共振回路３−１〜３−ｍの変形
上記第３及び第４の実施形態においては、共振回路３−１〜３−ｍが共振コンデンサ３２を共有する構成を示した。この構成は、各共振回路の共振周波数にばらつきが生じ難い点で好ましい。一方、共振回路３−１〜３−ｍがそれぞれ共振コンデンサを有する構成としてもよい。すなわち、各々がインダクタと共振コンデンサとトランス１次巻線からなるｍ個の直列回路が、ハーフブリッジ回路２の出力点と一方の直流入力端との間に並列接続される構成としてもよい。これにより、共振回路間での電流バランスが採り易くなる。
【００６４】
（３）整流回路５の変形
上記各実施形態では、整流回路５における全波整流回路がセンタータップ方式で構成された。これにより、２次巻線電圧の全波整流に要するダイオード数が最小で済むのでコスト的に好ましい。一方、トランス４の２次巻線構成を簡素化する観点で、図７に示すように、２次巻線Ｓの両端電圧をダイオードブリッジ５０で全波整流する構成としてもよい。この場合、電流検出抵抗７はコンデンサ６の低電位端とダイオードブリッジ５０のアノード端との間に接続され、ダイオードブリッジ５０の共通アノード端が２次側回路の基準電位となる。この構成は、第２〜第４の実施形態のように、１つのトランスに対して複数の２次巻線及び整流回路が設けられる場合も同様に適用可能である。
【００６５】
（４）コンデンサ６又は６−１〜６−ｍｎの変形
上記第１の実施形態では、コンデンサ６を１つのコンデンサとして示したが、コンデンサ６は直列、並列又は直並列された複数のコンデンサであってもよい。同様に、上記第２〜第４の実施形態では、コンデンサ６−１〜６−ｍｎの各々を１つのコンデンサとして示したが、コンデンサ６−１〜６−ｍｎの各々は、直列、並列又は直並列された複数のコンデンサであってもよい。
【００６６】
（５）制御回路９の変形
上記各実施形態では、電流検出値が所定値以下となるようにスイッチング周波数を制御する制御回路９の構成として、定電流制御回路９１による定電流制御を示した。このようなフィードバック制御により、２次側回路における突入電流が高い精度で抑制される。一方、制御回路９による電流制御はこれに限られず、例えば、電流検出値が過渡的に上昇した場合に一時的かつ強制的にスイッチング周波数を上昇させ、又はスイッチングを停止させる構成が採用されてもよい。これにより、２次電流ｉ７の急峻な上昇に対して一時的にハーフブリッジ回路２の出力が低減され、２次側回路における突入電流が速い応答で抑制される。
【００６７】
図８に、本変形例の制御回路９０を示す。図８に示すように、制御回路９０は、図１〜図５の定電流制御回路９１の代わりに電流比較回路９６を有し、電流比較回路９６はコンパレータ９６０を含む。コンパレータ９６０の正入力端子（＋）には電流検出抵抗７による電流検出値が入力され、負入力端子（−）には電圧源９６１からの閾値が入力される。コンパレータ９６０の出力端子は、抵抗９６２及び９６３を介して定電圧源（制御電源）Ｖｃｃに接続され、抵抗９６２と抵抗９６３の接続点がダイオード９３１のカソード端に接続される。
【００６８】
電流検出値が閾値よりも小さい場合には、コンパレータ９６０の出力はハイ又はオープンとなり、ダイオード９３１のカソード端には定電圧Ｖｃｃが印加される。したがって、この場合にはダイオード９３１がオンされることはない。具体的には、定電圧制御用のオペアンプ９２０において電圧検出値が充電設定値よりも低い場合（充電開始後〜充電完了前）には、ダイオード９３１及び９３２ともオフされ、フォトダイオード９４ａには電流が流れない。これにより、駆動回路９５は、予め設定された下限周波数の駆動制御信号をハーフブリッジ回路２に出力する。また、オペアンプ９２０において電圧検出値が充電設定値に一致する場合（充電完了以降）には、ダイオード９３２がオンされ、上述した定電圧制御が実行される。
【００６９】
一方、電流検出値が閾値を超えた場合には、コンパレータ９６０の出力がロー（ゼロ）となり、ダイオード９３１のカソード端には抵抗９６３の電圧が印加される。ここで、ダイオード９３２がオフしている場合（充電開始後〜充電完了前）、ダイオード９３１がオンされ、フォトカプラ９４のフォトダイオードには抵抗９６３の電圧に応じた電流が流れる。これに応じて、駆動回路９５がスイッチング周波数を上昇させてハーフブリッジ回路２の出力を低減させ、あるいは駆動回路９５がハーフブリッジ回路２のスイッチングを停止させる。これにより、２次電流ｉ７における急峻な上昇の検出に応じてハーフブリッジ回路２の出力が一時的に低減され、２次側回路における突入電流が抑止される。
【００７０】
なお、電圧源９６１から入力される閾値にヒステリシスをもたせてもよい。すなわち、電流検出値が第１の閾値を超えた場合にコンパレータ９６０の出力がハイからローに反転し、その後電流検出値が第１の閾値よりも低い第２の閾値以下となった場合にコンパレータ９６０の出力がローからハイに反転するようにしてもよい。例えば、ダイオード（又はダイオードと抵抗の直列回路）がコンパレータ９６０の出力端子と正入力端子（又は抵抗９６２及び９６３の接続点）との間に、そのカソードを出力端子側に、アノードを正入力端子に向けて接続されればよい。また、コンパレータ９６０の負入力端子の前段に電流検出値の増幅回路が接続されていてもよい。
【符号の説明】
【００７１】
１Ａ、１Ｂ、１Ｃ、１Ｄ  充電装置
２  ハーブブリッジ回路（インバータ回路）
３、３−１、３−２  共振回路
４、４−１、４−２  トランス
５、５−１〜５−４  整流回路
６  コンデンサ又はコンデンサ直列回路
６−１〜６−４  コンデンサ
７  電流検出抵抗
８  電圧検出抵抗
９、９０  制御回路
２０  フルブリッジ回路（インバータ回路）
５０  ダイオードブリッジ（整流回路）
Ｐ、Ｐ１、Ｐ２  １次巻線
Ｓ、Ｓ１〜Ｓ４  ２次巻線
【図１】
2016208630.tif 000003
【図２】
2016208630.tif 000004
【図３】
2016208630.tif 000005
【図４】
2016208630.tif 000006
【図５】
2016208630.tif 000007
【図６】
2016208630.tif 000008
【図７】
2016208630.tif 000009
【図８】
2016208630.tif 000010