(57)【要約】【課題】電極からの応力による素子の特性への影響を抑えること。【解決手段】設計装置１００は、設計の対象回路の層に設けられる素子ｔｔが、素子ｔｔとバンプ１１１との間の距離によって、対象回路の素子の層と異なる層に設けられる電極に起因する応力を受けるか否かを判断する。設計装置１００は、素子ｔｔがバンプ１１１に起因する応力を受けると判断した場合、内部応力の方向がバンプ１１１に起因する応力の方向と反対の方向である応力膜を設けることを示すレイアウトデータを生成する。応力膜は、対象回路の素子ｔｔの層と電極の層との間の層における、素子ｔｔのうちのバンプ１１１に起因する応力を受ける部分と重なる位置に設けられる。【選択図】図１
2016018922.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータが、
設計の対象回路の層に設けられる第１素子が、前記対象回路の前記層と異なる層に設けられる電極に起因する第１応力を受けるか否かを判断し、
前記第１素子が前記第１応力を受けると判断した場合、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうちの前記第１応力を受ける部分と重なる位置に、内部応力の方向が前記第１応力の方向と反対の方向である第１膜を設けることを示すレイアウトデータを生成する、
処理を実行することを特徴とする設計方法。
【請求項２】
前記判断する処理では、前記電極と前記第１素子との間の距離に基づいて、前記第１素子が前記第１応力を受けるか否かを判断することを特徴とする請求項１に記載の設計方法。
【請求項３】
前記生成する処理では、前記層における、前記第１素子のうちの前記第１応力を受ける部分を一部に含む部分であって、前記対象回路のうちの前記第１応力を受ける部分と重なる位置に、前記第１膜を設けることを特徴とする請求項１または２に記載の設計方法。
【請求項４】
前記コンピュータが、
前記第１素子が、前記電極からの、前記第１応力の方向と反対の方向である第２応力を受けるか否かを判断する処理を実行し、
前記生成する処理では、前記第１素子が前記第１応力および前記第２応力を受けると判断した場合、前記位置に前記第１膜を設け、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうち前記第２応力を受ける部分と重なる位置に、内部応力の方向が前記第２応力の方向と反対の方向である第２膜を設けることを示すレイアウトデータを生成することを特徴とする請求項１〜３のいずれか一つに記載の設計方法。
【請求項５】
前記生成する処理では、前記第１素子の層と前記電極の層との間の層における、前記対象回路のうちの前記第２応力を受ける部分であって、前記第１素子のうち前記第２応力を受ける部分を一部に含む部分と重なる位置に、前記第２膜を設けることを示すレイアウトデータを生成することを特徴とする請求項４に記載の設計方法。
【請求項６】
製造の対象回路の層に設けられる第１素子が、前記対象回路の前記層と異なる層に設けられる電極に起因する第１応力を受ける場合、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうちの前記第１応力を受ける部分と重なる位置に、内部応力の方向が前記第１応力の方向と反対の方向である膜を設ける、
ことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設計方法、および製造方法に関する。
【背景技術】
【０００２】
従来、バンプの下層は、バンプからの応力を受けることが公知である。例えば、バンプからの垂直応力によるクラックを抑制するために、バンプの下層の配線層には、引っ張り応力材料または圧縮応力材料を配設する技術が公知である（例えば、下記特許文献１参照。）。また、例えば、バンプからの応力を打ち消すために、ビアや圧縮応力膜を設ける技術が公知である（例えば、下記特許文献２参照。）。また、例えば、バンプからの応力を打ち消すために、圧縮応力を有する膜と、引張応力を有する膜と、の積層構造としたバリアメタルをバンプの下層全面に設ける技術が公知である（例えば、下記特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６４８４８号公報
【特許文献２】特開昭５９−１２１９５５号公報
【特許文献３】特開２００３−３１５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来、バンプなどの電極の周辺に配置される素子の特性が電極に起因する応力によって変化して設計値からずれる場合があるなど、電極からの応力によって素子の特性に影響が生じるという問題点がある。
【０００５】
１つの側面では、本発明は、電極からの応力による素子の特性への影響を抑えることができる設計方法、および製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面によれば、設計の対象回路の層に設けられる第１素子が、前記対象回路の前記層と異なる層に設けられる電極に起因する第１応力を受けるか否かを判断し、前記第１素子が前記第１応力を受けると判断した場合、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうちの前記第１応力を受ける部分と重なる位置に、内部応力の方向が前記第１応力の方向と反対の方向である第１膜を設けることを示すレイアウトデータを生成する設計方法、および製造方法が提案される。
【発明の効果】
【０００７】
本発明の一態様によれば、電極からの応力による素子の特性への影響を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明にかかる設計方法の一例を示す説明図である。
【図２】図２は、バンプと特定の素子との位置関係と応力との関係を示す説明図である。
【図３】図３は、評価例を示す説明図である。
【図４】図４は、実測値におけるバンプの応力によるトランジスタの特性への影響例を示す説明図である。
【図５】図５は、応力シミュレーションにおけるバンプの応力によるトランジスタの特性への影響例を示す説明図である。
【図６】図６は、設計装置のハードウェア構成例を示すブロック図である。
【図７】図７は、設計装置の機能的構成例を示すブロック図である。
【図８】図８は、素子の規定例を示す説明図である。
【図９】図９は、引張応力膜と圧縮応力膜とをバンプ下に配置した例を示す説明図である。
【図１０】図１０は、実施例１にかかる判断および生成例を示す説明図である。
【図１１】図１１は、実施例１にかかる設計装置による設計処理手順例を示すフローチャートである。
【図１２】図１２は、実施例２にかかる判断および生成例を示す説明図である。
【図１３】図１３は、実施例２にかかる設計装置による設計処理手順例を示すフローチャートである。
【図１４】図１４は、実施例１と実施例２との比較例を示す説明図である。
【図１５】図１５は、最上層配線までの縦構造の簡易例を示す説明図である。
【図１６】図１６は、引張応力膜の形成例を示す説明図である。
【図１７】図１７は、圧縮応力膜の形成例を示す説明図である。
【図１８】図１８は、ビアの配置例を示す説明図である。
【図１９】図１９は、タングステンプラグの場合における設計装置によるビア配置処理手順例を示すフローチャート（その１）である。
【図２０】図２０は、タングステンプラグの場合における設計装置によるビア配置処理手順例を示すフローチャート（その２）である。
【図２１】図２１は、アルミビアの場合における設計装置によるビア配置処理手順例を示すフローチャートである。
【図２２】図２２は、タングステンプラグの場合における製造プロセス例を示す説明図である。
【図２３】図２３は、アルミビアの場合における製造プロセス例を示す説明図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、本発明にかかる設計方法、および製造方法の実施の形態を詳細に説明する。
【００１０】
図１は、本発明にかかる設計方法の一例を示す説明図である。設計装置１００は、半導体集積回路である設計の対象回路のレイアウト設計を行うコンピュータである。ここでは、例えば、素子や電極であるバンプ１１１はすでに配置および配線済みとする。電極は、例えば、上部が半球状に形成され、かつ底が平面状に形成される。電極は、バンプ１１１とも称する。
【００１１】
従来、後述する図３や図４に示すように、素子がバンプ１１１からの応力を受けることによって素子の特性に影響が生じるという問題点がある。素子の特性への影響とは、意図した特性と異なる特性となることである。意図した特性とは、例えば、設計仕様によって定められた特性である。例えば、特性が電流量である場合、素子の特性への影響とは、素子の電流量が、意図した電流量より多くなったり、少なくなったりすることである。
【００１２】
そこで、本実施の形態では、素子がバンプ１１１からの引張応力または圧縮応力を受ける場合、該素子の層と該バンプ１１１の層との間の層に該応力の方向と反対方向の内部応力を有する膜を設ける。これにより、バンプ１１１からの垂直応力による素子の特性への影響を抑えることができる。
【００１３】
設計装置１００は、設計の対象回路の層に設けられる素子ｔｔが、対象回路の素子の層と異なる層に設けられる電極に起因する応力を受けるか否かを判断する。素子ｔｔは、ＮチャネルのトランジスタやＰチャネルのトランジスタなどであり、設計者などによって指定される。例えば、素子ｔｔは、アナログ回路に含まれる素子である。デジタル回路に含まれる素子についてはバンプ１１１からの垂直応力によって生じる水平方向の応力を受けることによる素子の特性の変動が発生しても動作などに与える影響が比較的小さいが、アナログ回路に含まれる素子については、素子の特性の変動が発生すると動作などに与える影響が大きい。素子ｔｔについては、予め利用者によって指定される。応力は、例えば、押し込む方向ｄｃである垂直応力が生じる場合の、素子には水平方向に印加される圧縮応力や、引張方向ｄｔである垂直応力が生じる場合の、素子には水平方向に印加される引張応力などがある。例えば、バンプ１１１からの垂直応力が０または０に近い値などで小さいと推定される場合、設計装置１００は、素子ｔｔが応力を無視できるものと判断する。また、例えば、バンプ１１１からの垂直応力が大きいと推定される場合、設計装置１００は、素子ｔｔが所定の応力を受けると判断する。
【００１４】
例えば、設計装置１００は、素子ｔｔとバンプ１１１との間の距離によって、素子ｔｔがバンプ１１１に起因する応力を受けるか否かを判断する。図２〜図５を用いて後述するように、バンプ１１１の中心位置からの距離によってバンプ１１１からの応力が異なる。
【００１５】
例えば、設計装置１００は、図１に示すように、素子ｔｔとバンプ１１１の中心位置との距離が第１距離ｄ１以内であるか否かによって、素子ｔｔがバンプ１１１からの押し込む方向ｄｃである垂直応力を受けるか否かを判断する。例えば、設計装置１００は、素子ｔｔ−１とバンプ１１１の中心位置との距離が第１距離ｄ１以内であるため、素子ｔｔ−１は押し込む方向ｄｃである垂直応力に起因する応力を受けると判断する。例えば、設計装置１００は、素子ｔｔ−２とバンプ１１１の中心位置との距離が第１距離ｄ１以内でないため、素子ｔｔ−２は押し込む方向ｄｃである垂直応力に起因する応力を無視できるものと判断する。
【００１６】
また、例えば、設計装置１００は、図１に示すように、特定の素子ｔｔとバンプ１１１の中心位置との間の距離が第１距離ｄ１から第２距離ｄ２以内であるか否かによって、特定の素子ｔｔがバンプ１１１からの引張方向ｄｔである垂直応力を受けるか否かを判断する。例えば、設計装置１００は、素子ｔｔ−２とバンプ１１１の中心位置との距離が第１距離ｄ１から第２距離ｄ２以内であるため、素子ｔｔ−２は引張方向ｄｔである垂直応力に起因する応力を受けると判断する。例えば、設計装置１００は、素子ｔｔ−１とバンプ１１１の中心位置との距離が第１距離ｄ１から第２距離ｄ２以内でないため、素子ｔｔ−１は引張方向ｄｔである垂直応力に起因する応力を無視できるものと判断する。
【００１７】
設計装置１００は、特定の素子ｔｔがバンプ１１１からの垂直応力に起因する応力を受けると判断した場合、内部応力の方向が垂直応力の方向と反対の方向である応力膜を設けることを示すレイアウトデータを生成する。応力膜は、対象回路の特定の素子ｔｔの層と電極の層との間の層における、特定の素子ｔｔのうちのバンプ１１１からの垂直応力に起因する応力を受ける部分と重なる位置に設けられる。
【００１８】
図１の例では、内部応力の方向が押し込む方向ｄｃである場合、素子ｔｔ−１はバンプ１１１からの垂直応力によって生じる水平方向の圧縮応力を受けると判断される。そのため、設計装置１００は、素子ｔｔ−１の垂直応力に起因する応力を受ける部分と重なる位置に引張応力膜１１２を設けることを示すレイアウトデータを生成する。図１の例では、内部応力の方向が引張方向ｄｔである場合、素子ｔｔ−２はバンプ１１１からの垂直応力によって生じる水平方向の引張応力を受けると判断される。そのため、設計装置１００は、特定の素子ｔｔ−２の応力を受ける部分と重なる位置に圧縮応力膜１１３を設けることを示すレイアウトデータを生成する。レイアウトデータは、素子、バンプ１１１、応力膜の位置などを示す物理情報である。
【００１９】
図１によれば、素子がバンプ１１１からの応力によって生じる引張応力または圧縮応力を受ける場合、該素子の層と該バンプ１１１の層との間の層に該応力の方向と反対方向の内部応力を有する膜が設けられるため、バンプ１１１からの垂直応力に起因する素子の特性変動を抑制する。
【００２０】
図２は、バンプと特定の素子との位置関係と応力との関係を示す説明図である。グラフには、対象回路に含まれるバンプ１１１の中心位置からの距離と、バンプ１１１からの垂直応力と、の対応関係を示す。対応関係は、例えば、所定のプロセスにおける応力シミュレーションによって得られる。ここでは、例えばバンプ１１１のサイズは１００［μｍ］である。図２の例では、バンプ１１１の中心位置に近いほど、バンプ１１１からの圧縮応力が大きくなる。バンプ１１１のエッジ近傍であると、バンプ１１１からの垂直応力が圧縮応力から引張応力に転じる。図２の例では、バンプ１１１のエッジ近傍とは、バンプ１１１の中心位置からの距離が１００［μｍ］程度である。また、図２の例では、バンプ１１１の中心位置から１５０［μｍ］以上離れると、バンプ１１１からの垂直応力は小さくなる。図２には、対象回路のポリイミド膜の厚さが異なる２つの例を挙げているが、いずれのポリイミド膜の厚さであっても、バンプ１１１と特定の素子ｔｔとの位置関係と、応力と、の関係は同様に変化する。
【００２１】
図３は、評価例を示す説明図である。対象回路を搭載するウェハには、例えば、ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐｓ）が設けられる。例えば、ＴＥＧのうちの一部のトランジスタは、リファレンス領域と呼ばれるバンプ１１１が配置されていない領域に設けられ、ＴＥＧのうち一部のトランジスタ以外の残余のトランジスタは、バンプ１１１からの各位置に設けられる。これにより、バンプ１１１が配置されていない場合のトランジスタの特性と、バンプ１１１からの距離に応じたトランジスタの特性と、が評価可能である。
【００２２】
図４は、実測値におけるバンプの応力によるトランジスタの特性への影響例を示す説明図である。図４の例では、トランジスタの特性としてドレインとソースとの間を流れる電流を挙げる。ここでは、例えばドレインとソースとの間を流れる電流はＩｄｓと表す。
【００２３】
グラフ４００には、Ｎチャネルのトランジスタについて、バンプ１１１が配置されていないリファレンス領域に設けられたトランジスタのＩｄｓを１とした場合の各トランジスタのＩｄｓの比率と、バンプ１１１中心とトランジスタの間の距離と、の関係を示す。グラフ４０１には、Ｐチャネルのトランジスタについて、応力が０となる位置に設けられたトランジスタのＩｄｓを１とした場合の各トランジスタのＩｄｓの比率と、バンプ１１１中心とトランジスタの間の距離と、の関係を示す。
【００２４】
グラフ４００とグラフ４０１に示すように、バンプ１１１の中心位置に近いトランジスタほど、特性の変動が大きくなる。例えば、Ｎチャネルのトランジスタについては、バンプ１１１の中心位置に近いと、バンプ１１１からの圧縮応力によりＩｄｓが２［％］程度減少する。例えば、Ｐチャネルのトランジスタについては、バンプ１１１の中心位置に近いと、バンプ１１１からの圧縮応力によりＩｄｓが１［％］程度増加する。また、例えば、バンプ１１１の中心位置から１５０［μｍ］以上離れたトランジスタについては、リファレンス領域に設けられトランジスタのＩｄｓと同等の値となる。
【００２５】
図５は、応力シミュレーションにおけるバンプの応力によるトランジスタの特性への影響例を示す説明図である。図５には、特性の変動の一例として、応力シミュレーションに基づく応力から算出可能な伝導率に相当する値を挙げる。この値はΔμ／μである。ここでの伝導率とは、バンプ１１１が及ぼす応力によって生じるトランジスタのソースとドレインとの間の抵抗変化の逆数を示す。逆数は率である。伝導率が増大することは、ソースとドレインとの間の電流量が増大することを示す。
【００２６】
グラフ５００には、Ｎチャネルのトランジスタについて、バンプ１１１の中心位置からの距離とΔμ／μとの対応関係を示す。グラフ５００に示すように、バンプ１１１の中心位置からの距離が近いほど、伝導率が低くなる。すなわち、応力シミュレーションでは、Ｎチャネルのトランジスタがバンプ１１１の中心位置からの距離が近いほど、電流が流れにくくなることを示す。したがって、実測値とシミュレーション値とは同様の傾向が見られる。
【００２７】
また、グラフ５０１には、Ｐチャネルのトランジスタについて、バンプ１１１の中心位置からの距離とΔμ／μとの対応関係を示す。グラフ５０１に示すように、バンプ１１１の中心位置からの距離が近いほど、伝導率が高くなる。すなわち、応力シミュレーションでは、Ｐチャネルのトランジスタがバンプ１１１の中心位置からの距離が近いほど、電流が流れやすくなることを示す。したがって、実測値とシミュレーション値とは同様の傾向が見られる。
【００２８】
このように、応力シミュレーションによって得られるシミュレーション結果と実測値とは同様の傾向となる。そのため、本実施の形態では、垂直応力を受けるか否かの判定を、バンプ１１１の中心位置からの距離に基づいて判定する際に、応力シミュレーションによって得られるシミュレーション結果を利用する。図２の例を利用する場合、バンプ１１１の中心位置からの距離が８５［μｍ］以内である素子はバンプ１１１からの圧縮応力によって生じる水平方向の圧縮応力を受けると判断される。また、図２の例を利用する場合、バンプ１１１の中心位置からの距離が８５［μｍ］から１５０［μｍ］である素子はバンプ１１１からの引張応力によって生じる水平方向の引張応力を受けると判断する。また、図２の例を利用する場合、バンプ１１１の中心位置からの距離が１５０［μｍ］以上である素子はバンプ１１１からの垂直応力を無視できるものと判断する。
【００２９】
（設計装置１００のハードウェア構成例）
図６は、設計装置のハードウェア構成例を示すブロック図である。図６において、設計装置１００は、入力装置６０１と、ＣＰＵ６０２と、出力装置６０３と、Ｉ／Ｆ６０４と、メモリ６０５と、記憶装置６０６と、ドライブ装置６０７と、を有する。図示していないが、各部は、バスなどを介して接続される。
【００３０】
ＣＰＵ６０２は、設計装置１００の全体の制御を司る。ＣＰＵ６０２は、メモリ６０５を利用してプログラムを実行する。メモリ６０５は、設計装置１００が行う処理が記述されたプログラムを記憶する。例えば、メモリ６０５は、ＲＡＭやＲＯＭである。
【００３１】
ドライブ装置６０７は、ＣＰＵ６０２の制御にしたがってディスクに対するデータのリード／ライトを制御する。例えば、記憶装置６０６は、ドライブ装置６０７の制御によって記録媒体６０８から取得したデータを記憶装置６０６に記憶する。例えば、記憶装置６０６は、磁気ディスク装置や光ディスク装置などが挙げられる。
【００３２】
入力装置６０１は、キーボード、マウス、タッチパネルなど利用者の操作により、各種データの入力を行うインターフェースである。また、入力装置６０１は、カメラから画像や動画を取り込むこともできる。また、入力装置６０１は、マイクから音声を取り込むこともできる。出力装置６０３は、ＣＰＵ６０２の指示により、データを出力するインターフェースである。出力装置６０３には、ディスプレイやプリンタが挙げられる。
【００３３】
Ｉ／Ｆ６０４は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークに接続され、このネットワークを介して他の装置に接続される。そして、Ｉ／Ｆ６０４は、ネットワークと内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ６０４には、例えばモデムやＬＡＮアダプタなどを採用することができる。
【００３４】
（設計装置１００の機能的構成例）
図７は、設計装置の機能的構成例を示すブロック図である。設計装置１００は、入力受け付け部７０１と、判断部７０２と、生成部７０３を有する。入力受け付け部７０１から生成部７０３までの制御部の処理は、例えば、図６に示すＣＰＵ６０２がアクセス可能なメモリ６０５や記憶装置６０６に記憶されたプログラムにコーディングされている。そして、ＣＰＵ６０２がメモリ６０５や記憶装置６０６から該プログラムを読み出して、プログラムにコーディングされている処理を実行する。これにより、制御部の処理が実現される。また、制御部の処理結果は、例えば、メモリ６０５や記憶装置６０６などの記憶装置６０６に記憶される。
【００３５】
入力受け付け部７０１は、例えば、対象回路のレイアウトデータ６１１と、応力シミュレーションデータ６１２と、の入力を受け付けて、メモリ６０５や記憶装置６０６などに記憶する。また、レイアウトデータ６１１と、応力シミュレーションデータ６１２と、はＩ／Ｆ６０４によりネットワークを介して受け付けてもよいし、予めメモリ６０５や記憶装置６０６などに記憶してあってもよい。レイアウトデータ６１１は、対象回路に含まれる各素子やバンプ１１１の配置および素子間の配線を示す物理情報である。素子は、例えば、トランジスタなどである。応力シミュレーションデータ６１２は、例えば、バンプ１１１の中心位置からの距離に基づく応力を示すデータである。
【００３６】
入力受け付け部７０１は、設計者の操作によって、対象回路に含まれる特定の素子ｔｔの指定を受け付ける。設計者の操作は、例えば、入力装置６０１を介して行われる。バンプ１１１からの垂直応力を受けることによるトランジスタの特性の変動が誤動作の要因になると推定される素子が、特定の素子ｔｔとして規定される。ここでは、特定の素子ｔｔは、例えば、アナログ回路に含まれるような素子である。また、例えば、特定の素子ｔｔは、入力装置６０１を介して設計者によって規定される。また、ここでは、特定の素子ｔｔを対象素子ｔｔとも称する。例えば、設計装置１００は、取得したレイアウトデータ６１１に基づいて、対象素子ｔｔに対象素子ｔｔであることを示す認識枠を設けることを示すレイアウトデータ６１１を生成する。
【００３７】
図８は、素子の規定例を示す説明図である。図８に示すように、設計装置１００は、例えば、対象素子ｔｔを囲うように認識枠を設けることによって対象素子ｔｔとして識別可能とする。
【００３８】
つぎに、判断部７０２は、設計の対象回路の層に設けられる特定の素子ｔｔが、特定の素子ｔｔの層と異なる対象回路の層に設けられる電極からの所定の垂直応力を受けるか否かを判断する。所定の垂直応力とは、例えば、所定範囲の圧縮応力、または所定範囲の引張応力である。例えば、判断部７０２は、特定の素子ｔｔと電極との距離に基づいて、所定の垂直応力を受けるか否かを判断する。
【００３９】
そして、生成部７０３は、特定の素子ｔｔが所定の垂直応力を受けると判断部７０２が判断した場合、内部応力の方向が所定の垂直応力の方向と反対の方向である膜を設けることを示すレイアウトデータ６１１を生成する。また、膜は、対象回路における特定の素子ｔｔの層と電極の層との間の層のうち、特定の素子ｔｔのうちの所定の垂直応力を受ける部分と重なる位置に設けられる。例えば、所定の垂直応力の方向が押し込む方向ｄｃであり、特定の素子ｔｔが所定の垂直応力によって生じる水平方向の応力を受けると判断された場合、生成部７０３は、引張応力膜１１２を設けることを示すレイアウトデータ６１１を生成する。例えば、所定の垂直応力の方向が引張方向ｄｔであり、特定の素子ｔｔが所定の垂直応力によって生じる水平方向の応力を受けると判断された場合、生成部７０３は、圧縮応力膜１１３を設けることを示すレイアウトデータ６１１を生成する。
【００４０】
ここで、判断部７０２と生成部７０３との詳細な処理については、実施例１と実施例２とに区別して説明する。実施例１では、対象回路のうちバンプ１１１からの垂直応力によって生じる水平方向の応力を受ける部分と重なる位置に、内部応力が垂直応力によって生じる水平方向の応力の方向と反対の方向である膜を設けることによって、特性の変動を抑制する。実施例２では、特定の素子ｔｔのうちバンプ１１１からの垂直応力によって生じる水平方向の応力を受ける部分と重なる位置に、内部応力が垂直応力によって生じる水平方向の応力の方向と反対の方向である膜を設けることによって、特定の変動を抑制する。
【００４１】
（実施例１）
図９は、引張応力膜と圧縮応力膜とをバンプ下に配置した例を示す説明図である。図９（１）には、バンプとバンプの近傍の下層との断面図例を示す。図９（２）には、バンプと応力膜との平面図例を示す。
【００４２】
図９に示すように、実施例１では、特定の素子ｔｔがバンプ１１１からの圧縮応力を受けると判断された場合に、バンプ１１１からの圧縮応力を受ける位置に引張応力膜１１２を形成する。また、図９に示すように、実施例１では、特定の素子ｔｔがバンプ１１１に起因する引張応力を受けると判断された場合に、バンプ１１１に起因する引張応力を受ける位置に圧縮応力膜１１３を形成する。
【００４３】
図９（１）に示すように、バンプ１１１の直下層にＵＢＭ９０１が設けられる。ＵＢＭ９０１は、Ｔｉ、Ｃｕ、またはＮｉなどである。ＵＢＭ９０１の両端にポリイミド９０２が設けられる。ＵＢＭ９０１の直下にはバンプ１１１のアルミパッド９０３が設けられる。
【００４４】
判断部７０２は、設計の対象回路の層に設けられる特定の素子ｔｔが、特定の素子ｔｔの層と異なる対象回路の層に設けられる電極からの第１応力によって生じる水平方向の応力を受けるか否かを判断する。第１応力とは、例えば、所定範囲の圧縮応力、または所定範囲の引張応力である。例えば、判断部７０２は、特定の素子ｔｔと電極との距離に基づいて、第１応力によって生じる水平方向の応力を受けるか否かを判断する。
【００４５】
そして、生成部７０３は、例えば、特定の素子ｔｔが第１応力を受けると判断部７０２が判断した場合、内部応力の方向が第１応力の方向と反対の方向である第１膜を設けることを示すレイアウトデータ６１１を生成する。また、第１膜は、例えば、対象回路の特定の素子ｔｔの層と電極の層との間の第１層における、特定の素子ｔｔのうちの第１応力によって生じる水平方向の応力を受ける部分と重なる位置に設けられる。特定の素子ｔｔのうちの第１応力によって生じる水平方向の応力を受ける部分は、特定の素子ｔｔのうちの第１応力によって生じる水平方向の応力を受ける少なくとも一部の部分であってもよい。また、第１膜は、第１層における、特定の素子ｔｔのうちの第１応力によって生じる水平方向の応力を受ける部分を一部に含む部分であって、対象回路のうちの第１応力を受ける部分と重なる位置に設けられる。
【００４６】
例えば、第１応力の方向が押し込む方向ｄｃであり、特定の素子ｔｔが第１応力に起因する水平方向の圧縮応力を受けると判断された場合、生成部７０３は、引張応力膜１１２を設けることを示すレイアウトデータ６１１を生成する。例えば、第１応力の方向が引張方向ｄｔであり、特定の素子ｔｔが第１応力に起因する水平方向の引張応力を受けると判断された場合、生成部７０３は、圧縮応力膜１１３を設けることを示すレイアウトデータ６１１を生成する。
【００４７】
また、判断部７０２は、特定の素子ｔｔが電極からの、第１応力と反対の方向である第２応力によって生じる水平方向の応力を受けるか否かを判断する。そして、生成部７０３は、特定の素子ｔｔが第２応力によって生じる水平方向の応力を受けると判断した場合、第１膜を設け、内部応力の方向が第２応力の方向と反対の方向である第２膜を設けることを示すレイアウトデータ６１１を生成する。第２膜は、対象回路の特定の素子ｔｔの層と電極の層との間の第２層における、特定の素子ｔｔのうち第２応力によって生じる水平方向の応力を受ける部分と重なる位置に設けられる。例えば、第１膜の第１層と第２膜の第２層とは異なる層である。特定の素子ｔｔのうちの第２応力によって生じる水平方向の応力を受ける部分は、特定の素子ｔｔのうちの第２応力によって生じる水平方向の応力を受ける少なくとも一部の部分であってもよい。また、第２膜は、第２層における、特定の素子ｔｔのうちの第２応力によって生じる水平方向の応力を受ける部分を一部に含む部分であって、対象回路のうちの第２応力によって生じる水平方向の応力を受ける部分と重なる位置に設けられる。
【００４８】
例えば、第１応力の方向が押し込む方向ｄｃであり、特定の素子ｔｔが第１応力に起因する水平方向の圧縮応力を受けると判断された場合、生成部７０３は、引張応力膜１１２を設けることを示すレイアウトデータ６１１を生成する。例えば、第１応力の方向が引張方向ｄｔであり、特定の素子ｔｔが第１応力に起因する水平方向の引張応力を受けると判断された場合、生成部７０３は、圧縮応力膜１１３を設けることを示すレイアウトデータ６１１を生成する。
【００４９】
図１０は、実施例１にかかる判断および生成例を示す説明図である。図１０に示す例では、判断部７０２は、図２に示した例を用いて応力を受けるかを判断する。判断部７０２は、バンプ１１１の中心位置からの距離が８５［μｍ］以内である素子はバンプ１１１からの圧縮応力を受けると判断する。また、判断部７０２は、バンプ１１１の中心位置からの距離が８５［μｍ］から１５０［μｍ］以内である素子はバンプ１１１からの引張応力を受けると判断する。この距離については、応力シミュレーションデータ６１２に基づいて決定される。
【００５０】
そのため、例えば、判断部７０２は、バンプ１１１の中心位置と素子との間の距離を導出する。バンプ１１１の中心位置と素子との間の距離とは、例えば、バンプ１１１の中心位置と素子の中心位置との間の距離であってもよいし、バンプ１１１の中心位置と素子のうちのいずれかの位置との間の距離であってもよい。また、バンプ１１１の中心位置と素子との間の距離をバンプ１１１の中心位置と素子の各位置との間の距離とし、距離が複数であってもよい。
【００５１】
図１０（１）に示す例では、判断部７０２は、導出した距離が８５［μｍ］以内であるため、素子がバンプ１１１からの圧縮応力を受けると判断する。生成部７０３は、素子がバンプ１１１からの圧縮応力を受けると判断した場合、バンプ１１１の中心からの距離が８５［μｍ］以内の位置に、引張応力膜１１２を設けることを示すレイアウトデータ６１１を生成する。
【００５２】
図１０（２）に示す例では、判断部７０２は、導出した距離が８５［μｍ］から１５０［μｍ］以内であるため、素子がバンプ１１１からの引張応力を受けると判断する。生成部７０３は、素子がバンプ１１１からの引張応力を受けると判断した場合、バンプ１１１の中心からの距離が８５［μｍ］から１５０［μｍ］以内の位置に、圧縮応力膜１１３を設けることを示すレイアウトデータ６１１を生成する。
【００５３】
図１０（３）に示す例では、判断部７０２は、複数導出した距離のいずれかが８５［μｍ］以内であり、複数導出した距離のいずれかが８５［μｍ］から１５０［μｍ］以内であるため、素子がバンプ１１１からの引張応力および圧縮応力を受けると判断する。生成部７０３は、素子がバンプ１１１からの引張応力および圧縮応力を受けると判断された場合、バンプ１１１の中心からの距離が８５［μｍ］以内の位置に引張応力膜１１２を設ける。さらに、生成部７０３は、素子がバンプ１１１からの引張応力および圧縮応力を受けると判断された場合、バンプ１１１の中心からの距離が８５［μｍ］から１５０［μｍ］以内の位置に圧縮応力膜１１３を設けることを示すレイアウトデータ６１１を生成する。
【００５４】
図１０（４）に示す例では、判断部７０２は、導出した距離が１５０［μｍ］以上であるため素子がバンプ１１１から引張応力と圧縮応力のいずれも無視できるものと判断する。そのため、引張応力膜１１２と圧縮応力膜１１３とのいずれも設けない。
【００５５】
（実施例１にかかる設計装置１００による設計処理手順例）
図１１は、実施例１にかかる設計装置による設計処理手順例を示すフローチャートである。まず、設計装置１００は、バンプ１１１を選択する（ステップＳ１１０１）。つぎに、設計装置１００は、対象素子ｔｔを選択する（ステップＳ１１０２）。設計装置１００は、レイアウトデータ６１１に基づいて、対象素子ｔｔとバンプ１１１中心との距離を導出する（ステップＳ１１０３）。設計装置１００は、応力シミュレーションデータ６１２に基づいて、対象素子ｔｔがバンプ１１１からの応力を受ける位置にあるか否かを判断する（ステップＳ１１０４）。対象素子ｔｔがバンプ１１１からの応力を受ける位置にないと判断された場合（ステップＳ１１０４：Ｎｏ）、設計装置１００は、ステップＳ１１０９へ移行する。
【００５６】
対象素子ｔｔがバンプ１１１からの応力を受ける位置にあると判断された場合（ステップＳ１１０４：Ｙｅｓ）、設計装置１００は、対象素子ｔｔがバンプ１１１からの圧縮応力を受ける位置にあるか否かを判断する（ステップＳ１１０５）。対象素子ｔｔがバンプ１１１からの圧縮応力を受ける位置にないと判断された場合（ステップＳ１１０５：Ｎｏ）、設計装置１００は、ステップＳ１１０７へ移行する。対象素子ｔｔがバンプ１１１からの圧縮応力を受ける位置にあると判断された場合（ステップＳ１１０５：Ｙｅｓ）、設計装置１００は、対象回路において、バンプ１１１からの圧縮応力を受ける位置に引張応力膜１１２を配置したレイアウトデータ６１１を生成する（ステップＳ１１０６）。設計装置１００は、対象素子ｔｔがバンプ１１１からの引張応力を受ける位置にあるか否かを判断する（ステップＳ１１０７）。対象素子ｔｔがバンプ１１１からの引張応力を受ける位置にあると判断された場合（ステップＳ１１０７：Ｙｅｓ）、設計装置１００は、対象回路においてバンプ１１１からの引張応力を受ける位置に圧縮応力膜１１３を配置したレイアウトデータ６１１を生成する（ステップＳ１１０８）。対象素子ｔｔがバンプ１１１からの引張応力を受ける位置にないと判断された場合（ステップＳ１１０７：Ｎｏ）、設計装置１００は、ステップＳ１１０９へ移行する。
【００５７】
設計装置１００は、同一バンプ１１１周辺のすべてのトランジスタを検証したか否かを判断する（ステップＳ１１０９）。同一バンプ１１１周辺のいずれかのトランジスタを検証していないと判断された場合（ステップＳ１１０９：Ｎｏ）、設計装置１００は、ステップＳ１１０２へ戻る。同一バンプ１１１周辺のすべてのトランジスタを検証したと判断された場合（ステップＳ１１０９：Ｙｅｓ）、設計装置１００は、すべてのバンプ１１１について検証したか否かを判断する（ステップＳ１１１０）。いずれかのバンプ１１１について検証していないと判断された場合（ステップＳ１１１０：Ｎｏ）、設計装置１００は、ステップＳ１１０１へ戻る。すべてのバンプ１１１について検証したと判断された場合（ステップＳ１１１０：Ｙｅｓ）、設計装置１００は、一連の処理を終了する。
【００５８】
（実施例２）
図１２は、実施例２にかかる判断および生成例を示す説明図である。図１２に示す例では、判断部７０２は、対象素子ｔｔと電極との距離に基づいて、設計の対象回路の層に設けられる対象素子ｔｔが、対象素子ｔｔの層と異なる対象回路の層に設けられる電極からの所定の垂直応力を受けるか否かを判断する。上述したように、所定の垂直応力とは、例えば、所定範囲の圧縮応力、または所定範囲の引張応力である。図１２に示す例では、判断部７０２は、図２に示した例を用いて応力を受けるかを判断する。例えば、判断部７０２は、特定の素子ｔｔと電極との距離に基づいて、所定の垂直応力を受けるか否かを判断するため、実施例１と同様に、バンプ１１１の中心位置と対象素子ｔｔとの間の距離を導出する。
【００５９】
図１２（１）に示す例では、判断部７０２は、導出した距離が８５［μｍ］以内である場合、対象素子ｔｔはバンプ１１１からの圧縮応力を受けると判断する。図１２（１）に示す例では、生成部７０３は、対象素子ｔｔのうちの垂直応力を受けるすべての部分と重なる位置に、引張応力膜１１２を設けることを示すレイアウトデータ６１１を生成する。
【００６０】
図１２（２）に示す例では、判断部７０２は、導出した距離が８５［μｍ］から１５０［μｍ］以内である場合、対象素子ｔｔはバンプ１１１からの引張応力を受けると判断する。図１２（２）に示す例では、生成部７０３は、対象素子ｔｔのうちの引張応力を受けるすべての部分と重なる位置に、圧縮応力膜１１３を設けることを示すレイアウトデータ６１１を生成する。
【００６１】
図１２（３）に示す例では、判断部７０２は、導出した距離が１５０［μｍ］より大きい場合、対象素子ｔｔはバンプ１１１からの垂直応力を無視できるものと判断する。そのため、図１２（３）に示す例では、引張応力膜１１２と圧縮応力膜１１３とのいずれも設けなくてもよい。
【００６２】
図１２（４）に示す例では、判断部７０２は、複数導出した距離のいずれかが８５［μｍ］以内であり、複数導出した距離のいずれかが８５［μｍ］から１５０［μｍ］以内であるため、素子がバンプ１１１からの引張応力および圧縮応力を受けると判断する。いずれの垂直応力も受ける位置は、垂直応力が０に近い位置であるため、ここでは、垂直応力の方向と反対の方向の応力を内部応力に有する膜が設けなくてもよい。
【００６３】
（実施例２にかかる設計装置１００による設計処理手順例）
図１３は、実施例２にかかる設計装置による設計処理手順例を示すフローチャートである。まず、設計装置１００は、バンプ１１１を選択する（ステップＳ１３０１）。設計装置１００は、対象素子ｔｔを選択する（ステップＳ１３０２）。設計装置１００は、対象素子ｔｔとバンプ１１１中心との距離を導出する（ステップＳ１３０３）。
【００６４】
設計装置１００は、対象素子ｔｔがバンプ１１１から垂直応力を受ける位置にあるか否かを判断する（ステップＳ１３０４）。対象素子ｔｔがバンプ１１１から垂直応力を受ける位置にないと判断された場合（ステップＳ１３０４：Ｎｏ）、設計装置１００は、ステップＳ１３０９へ移行する。対象素子ｔｔがバンプ１１１から垂直応力を受ける位置にあると判断された場合（ステップＳ１３０４：Ｙｅｓ）、設計装置１００は、対象素子ｔｔが圧縮応力を受ける位置にあるかを判断する（ステップＳ１３０５）。
【００６５】
圧縮応力を受ける位置にあると判断された場合（ステップＳ１３０５：Ｙｅｓ）、設計装置１００は、対象素子ｔｔが引張応力を受ける位置にあるかを判断する（ステップＳ１３０６）。対象素子ｔｔが引張応力を受ける位置にあると判断された場合（ステップＳ１３０６：Ｙｅｓ）、ステップＳ１３０９へ移行する。対象素子ｔｔが引張応力を受ける位置にないと判断された場合（ステップＳ１３０６：Ｎｏ）、設計装置１００は、対象素子ｔｔと重なる位置に引張応力膜１１２を配置したレイアウトデータ６１１を生成し（ステップＳ１３０７）、ステップＳ１３０９へ移行する。圧縮応力を受ける位置にないと判断された場合（ステップＳ１３０５：Ｎｏ）、設計装置１００は、対象素子ｔｔと重なる位置に圧縮応力膜１１３を配置したレイアウトデータ６１１を生成し（ステップＳ１３０８）、ステップＳ１３０９へ移行する。
【００６６】
つぎに、設計装置１００は、同一バンプ１１１周辺のすべてのトランジスタを検証したか否かを判断する（ステップＳ１３０９）。同一バンプ１１１周辺のいずれかのトランジスタを検証していないと判断された場合（ステップＳ１３０９：Ｎｏ）、設計装置１００は、ステップＳ１３０２へ戻る。同一バンプ１１１周辺のすべてのトランジスタを検証したと判断された場合（ステップＳ１３０９：Ｙｅｓ）、設計装置１００は、すべてのバンプ１１１について検証したか否かを判断する（ステップＳ１３１０）。
【００６７】
いずれかのバンプ１１１について検証していないと判断された場合（ステップＳ１３１０：Ｎｏ）、設計装置１００は、ステップＳ１３０１へ戻る。すべてのバンプ１１１について検証したと判断された場合（ステップＳ１３１０：Ｙｅｓ）、設計装置１００は、一連の処理を終了する。
【００６８】
図１４は、実施例１と実施例２との比較例を示す説明図である。図１４に示すように、実施例２では、対象素子ｔｔがある位置に応力膜が設けられるため、対象素子ｔｔへの接続配線が規定された認識枠の外に存在する場合、接続配線がバンプ１１１応力の影響を受ける場合がある。このため、対象素子ｔｔの特性の変動に影響が生じる場合がある。これに対して、実施例１では、対象回路においてバンプ１１１応力を受ける位置に応力膜が設けられるため、対象素子ｔｔへの接続配線がバンプ１１１からの垂直応力を受けるのを緩和することができる。そのため、実施例１のように、バンプ１１１からの垂直応力を受ける領域に対象素子ｔｔがある場合、バンプ１１１からの垂直領域を受けるすべての領域に応力膜を設けることによって、素子の特性変動の影響をより抑制可能となる。
【００６９】
また、実施例２では、応力膜のサイズが小さいため、実施例１と比較してレチクルの設計時のデータ量が少ないため、実施例２では、実施例１と比較してレチクルの設計時間の短縮を図ることができる。
【００７０】
（縦構造例）
図１５は、最上層配線までの縦構造の簡易例を示す説明図である。トランジスタなどの素子や配線を形成するためには、従来の製造プロセスを利用すればよい。図１５には、最上層のグローバルメタル１５０１の配線までの一例を示す。製造プロセスでは、グローバルメタル１５０１まで製造した後に、引張応力膜１１２と圧縮応力膜１１３とを形成する。
【００７１】
（膜の形成例）
図１６は、引張応力膜の形成例を示す説明図である。引張応力膜１１２は、シリコン窒化膜（ＳｉＮ）である。引張応力膜１１２はＣＶＤ法によって堆積される。引張り応力膜のＳｉ原料としては、ＳｉＨ4が用いられ、引張応力膜１１２のＮ原料としてはＮＨ3が用いられる。その上に、ＳｉＯ2膜が堆積される。これにより、図１６（１）に示すように、全面に引張応力膜１１２が形成される。
【００７２】
つぎに、図１６（２）に示すように、エッチングにより対象部分のみ引張応力膜１１２が残される。図１６（３）に示すように、対象部分に残された引張応力膜１１２にはＵＶが照射される。これにより、引張応力膜１１２の引張応力が向上する。
【００７３】
図１７は、圧縮応力膜の形成例を示す説明図である。製造プロセスでは、トップビアとバンプ１１１のパッドとを製造した後に、図１７（１）に示すように、圧縮応力膜１１３が形成される。バンプ１１１のパッドは、例えばアルミである。
【００７４】
圧縮応力膜１１３は、シリコン窒化膜である。製造プロセスでは、圧縮応力膜１１３がＣＶＤ法によって堆積される。圧縮応力膜１１３のＳｉ原料としては、ＳｉＨ4ガスが用いられる。その後、図１７（２）に示すように、対象部分以外の圧縮応力膜１１３がエッチングによって除去される。
【００７５】
（ビアの配置例）
つぎに、バンプ１１１のパッドから接続配線を引き出す場合におけるビアの配置例を示す。バンプ１１１には、対象回路に含まれる素子などに電源、グランド、信号などを供給するための実際に使用されるバンプ１１１と、対象回路における配置の均一性を保つためにダミーとして配置されるバンプ１１１と、の２種類がある。ここでは、実際に使用されるバンプ１１１について、バンプ１１１のアルミパッド９０３から接続配線を引き出す場合に、ビアの種類がタングステンプラグ（Ｗ−Ｐｌｕｇ）とアルミビア（ＡＬ−Ｖｉａ）との場合に応じて素子がより応力を受けないように設計する例を示す。
【００７６】
図１８は、ビアの配置例を示す説明図である。図１８（１）には、タングステンプラグ１８０１の場合の配置例を示し、図１８（２）には、アルミビア１８０２の場合の配置例を示す。
【００７７】
図１８（１）に示すように、生成部７０３は、アルミパッド９０３から接続配線を引き出し、かつ圧縮応力を受ける部分と重なる位置に引張応力膜１１２を形成する場合に、タングステンプラグ１８０１を設けることを示すレイアウトデータ６１１を生成する。タングステンプラグ１８０１は、引張応力膜１１２と重なる位置に設けられる。ここでは、タングステンプラグ１８０１は、引張応力膜１１２と重なる位置にメッシュ状に配置可能な数だけ配置される。タングステンプラグ１８０１は引張応力を有するため、引張応力膜１１２と重なる位置により多くのタングステンプラグ１８０１を配置することによって、素子がバンプ１１１からの圧縮応力を受けるのを抑制する機能を高くすることができる。
【００７８】
図１８（２）に示すように、生成部７０３は、アルミパッド９０３から接続配線を引き出し、かつ引張応力を受ける部分と重なる位置に圧縮応力膜１１３を形成する場合に、アルミビア１８０２を設けることを示すレイアウトデータ６１１を生成する。アルミビア１８０２は、圧縮応力膜１１３と重なる位置に設けられる。アルミビア１８０２は、引張応力を有するが、バンプ１１１のアルミパッド９０３の直下に配置できない。そのためアルミビア１８０２が圧縮応力膜１１３と重なる位置にだけ配置することによって、素子がバンプ１１１とアルミビア１８０２とからの引張応力を受けるのを抑制することができる。
【００７９】
（設計装置１００によるビア配置処理手順例）
図１９および図２０は、タングステンプラグの場合における設計装置によるビア配置処理手順例を示すフローチャートである。ステップＳ１９０１からステップＳ１９０８とステップＳ２００１とは、それぞれ図１１に示したステップＳ１１０１からステップＳ１１０９と同じであるため、詳細な説明を省略する。
【００８０】
設計装置１００は、同一バンプ１１１周辺のすべてのトランジスタを検証したか否かを判断する（ステップＳ２００１）。同一バンプ１１１周辺のいずれかのトランジスタを検証していないと判断された場合（ステップＳ２００１：Ｎｏ）、設計装置１００は、ステップＳ１９０２へ戻る。同一バンプ１１１周辺のすべてのトランジスタを検証したと判断された場合（ステップＳ２００１：Ｙｅｓ）、設計装置１００は、バンプ１１１から下層配線に引き出すか否かを判断する（ステップＳ２００２）。
【００８１】
引き出さないと判断された場合（ステップＳ２００２：Ｎｏ）、設計装置１００は、ステップＳ２００４へ移行する。引き出すと判断された場合（ステップＳ２００２：Ｙｅｓ）、設計装置１００は、バンプ１１１の内側にビア（タングステンプラグ１８０１）を配置することを示すレイアウトデータ６１１を生成する（ステップＳ２００３）。
【００８２】
つぎに、設計装置１００は、すべてのバンプ１１１について検証したか否かを判断する（ステップＳ２００４）。いずれかのバンプ１１１について検証していないと判断された場合（ステップＳ２００４：Ｎｏ）、設計装置１００は、ステップＳ１９０１へ戻る。検証したと判断された場合（ステップＳ２００４：Ｙｅｓ）、設計装置１００は、一連の処理を終了する。
【００８３】
図２１は、アルミビアの場合における設計装置によるビア配置処理手順例を示すフローチャートである。ステップＳ１９０１〜ステップＳ１９０８まではタングステンプラグ１８０１の場合とアルミビア１８０２の場合とは同じ処理であるため、詳細な説明を省略する。ステップＳ１９０８の後に、設計装置１００は、ステップＳ２１０１へ移行する。
【００８４】
設計装置１００は、同一バンプ１１１周辺のすべてのトランジスタを検証したか否かを判断する（ステップＳ２１０１）。同一バンプ１１１周辺のいずれかのトランジスタを検証していないと判断された場合（ステップＳ２１０１：Ｎｏ）、設計装置１００は、ステップＳ１９０２へ戻る。同一バンプ１１１周辺のすべてのトランジスタを検証したと判断された場合（ステップＳ２１０１：Ｙｅｓ）、設計装置１００は、バンプ１１１から下層配線に引き出すか否かを判断する（ステップＳ２１０２）。
【００８５】
引き出さないと判断された場合（ステップＳ２１０２：Ｎｏ）、設計装置１００は、ステップＳ２１０４へ移行する。引き出すと判断された場合（ステップＳ２１０２：Ｙｅｓ）、設計装置１００は、バンプ１１１の外側にビア（ＡＬ）を配置することを示すレイアウトデータ６１１を生成する（ステップＳ２１０３）。
【００８６】
つぎに、設計装置１００は、すべてのバンプ１１１について検証したか否かを判断する（ステップＳ２１０４）。いずれかのバンプ１１１について検証していないと判断された場合（ステップＳ２１０４：Ｎｏ）、設計装置１００は、ステップＳ１９０１へ戻る。検証したと判断された場合（ステップＳ２１０４：Ｙｅｓ）、設計装置１００は、一連の処理を終了する。
【００８７】
（製造プロセス例）
図２２は、タングステンプラグの場合における製造プロセス例を示す説明図である。最上位のビアがタングステンプラグ１８０１の場合についての応力膜を張る製造プロセスについて説明する。図２２（１）の例では、グローバルメタル１５０１と、グローバルメタル１５０１の拡散防止膜２２０１が設けられている。拡散防止膜２２０１は例えばシリコン炭化膜である。
【００８８】
つぎに、図２２（２）に示すように、シリコン窒化膜である引張応力膜１１２がＣＶＤ法によって全面に堆積される。そして、図２２（３）に示すように、タングステンプラグ１８０１である最上位のビアを形成する部分の引張応力膜１１２がエッチングによって除去された後に、最上位のビアが形成される。
【００８９】
そして、図２２（４）に示すように、バンプ１１１からの圧縮応力を打ち消すための部分に引張応力膜１１２が残され、当該部分以外の引張応力膜１１２はエッチングによって除去される。図２２（５）に示すように、引張応力膜１１２の引張応力を向上させるために、引張応力膜１１２にはＵＶ照射が行われる。
【００９０】
図２２（６）に示すように、絶縁膜２２０２が形成される。絶縁膜２２０２は例えばシリコン酸化膜である。図２２（７）に示すように、絶縁膜２２０２がＣＭＰによって平坦化される。図２２（８）に示すように、アルミパッド９０３が形成される。図２２（９）に示すように、シリコン窒化膜である圧縮応力膜１１３がＣＶＤ法によって全面に堆積される。
【００９１】
図２２（１０）に示すように、バンプ１１１からの引張応力を打ち消すための部分に圧縮応力膜１１３が残され、当該部分以外の圧縮応力膜１１３はエッチングによって除去される。図２２（１１）に示すように、バンプ１１１のアルミパッド９０３用の膜９０２が形成される。膜９０２は例えばシリコン窒化膜である。
【００９２】
図２３は、アルミビアの場合における製造プロセス例を示す説明図である。最上位のアルミビア１８０２がアルミの場合についての応力膜を張る製造プロセスについて説明する。図２３（１）の例では、グローバルメタル１５０１と、グローバルメタル１５０１の拡散防止膜２２０１と、までが設けられている。拡散防止膜２２０１は例えば炭化シリコンである。
【００９３】
図２３（２）に示すように、シリコン窒化膜である引張応力膜１１２がＣＶＤ法によって全面に堆積される。図２３（３）に示すように、バンプ１１１からの圧縮応力を打ち消すための部分に引張応力膜１１２が残され、当該部分以外の引張応力膜１１２はエッチングによって除去される。図２３（４）に示すように、引張応力膜１１２の引張応力を向上させるために、引張応力膜１１２にはＵＶ照射が行われる。
【００９４】
図２３（５）に示すように、絶縁膜２２０２が形成される。絶縁膜２２０２は例えばシリコン酸化膜である。図２３（６）に示すように、絶縁膜２２０２はＣＭＰによって平坦化される。図２３（７）に示すように、アルミビア１８０２とアルミパッド９０３が形成される。図２３（８）に示すように、シリコン窒化膜である圧縮応力膜１１３がＣＶＤ法によって全面に堆積される。
【００９５】
図２３（９）に示すように、バンプ１１１からの引張応力を打ち消すための部分に圧縮応力膜１１３が残され、当該部分以外の圧縮応力膜１１３はエッチングによって除去される。図２３（１０）に示すように、バンプ１１１のアルミパッド９０３用の膜９０２が形成される。膜９０２は例えばシリコン窒化膜である。
【００９６】
以上説明したように、設計方法によれば、素子がバンプからの第１応力に起因する応力を受ける場合、該素子の層と該バンプの層との間の層に該第１応力に起因する応力と反対方向の内部応力を有する第１応力膜を設ける。これにより、バンプからの垂直応力に起因する応力が緩和され、バンプからの垂直応力に起因する応力による素子の特性への影響を抑える。
【００９７】
また、設計方法によれば、電極と特定の素子との間の距離に基づいて、特定の素子が垂直応力を受けるか否かを判断する。これにより、第１応力を受けるか否かを精度よく行うことができる。
【００９８】
また、設計方法によれば、特定の素子のうちの第１応力に起因する応力を受ける部分を一部に含む部分であって、対象回路のうちの第１応力に起因する応力を受ける部分と重なる位置に、第１応力膜を設ける。これにより、素子の接続配線がバンプからの垂直応力に起因する応力を受けることによる素子の特性への影響を抑えることができる。
【００９９】
また、設計方法によれば、素子が、第１応力に起因する応力を受け、かつ第１応力と反対方向の第２応力に起因する応力を受ける場合、第１応力膜と、第２応力と反対方向の第２応力膜と、を設ける。これにより、バンプからの複数の方向の垂直応力に起因する応力がそれぞれ緩和され、バンプからの複数の方向の垂直応力に起因する応力の各々による素子の特性への影響を抑える。
【０１００】
また、設計方法によれば、特定の素子のうちの第２応力に起因する応力を受ける部分を一部に含む部分であって、対象回路のうちの第２応力に起因する応力を受ける部分と重なる位置に、第２応力膜を設ける。これにより、素子の接続配線がバンプからの垂直応力を受けることによる素子の特性への影響を抑えることができる。
【０１０１】
また、設計方法によれば、所定の垂直応力の方向が引っ張る方向であり、反対の方向は押し込む方向である。これにより、バンプからの引張応力による素子の特性への影響を抑えることができる。
【０１０２】
また、設計方法によれば、所定の垂直応力の方向が押し込む方向であり、反対の方向は引っ張る方向である。これにより、バンプからの圧縮応力による素子の特性への影響を抑えることができる。
【０１０３】
以上説明したように、製造方法によれば、素子がバンプからの第１応力に起因する応力を受ける場合、該素子の層と該バンプの層との間の層に該第１応力に起因する応力と反対方向の内部応力を有する第１応力膜を設ける。これにより、バンプからの垂直応力に起因する応力が緩和され、バンプからの垂直応力に起因する応力による素子の特性への影響を抑える。
【０１０４】
なお、本実施の形態で説明した設計方法は、予め用意された設計プログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本設計プログラムは、記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、設計プログラムは、インターネット等のネットワークを介して配布してもよい。
【０１０５】
上述した実施の形態に関し、さらに以下の付記を開示する。
【０１０６】
（付記１）コンピュータが、
設計の対象回路の層に設けられる第１素子が、前記対象回路の前記層と異なる層に設けられる電極に起因する第１応力を受けるか否かを判断し、
前記第１素子が前記第１応力を受けると判断した場合、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうちの前記第１応力を受ける部分と重なる位置に、内部応力の方向が前記第１応力の方向と反対の方向である第１膜を設けることを示すレイアウトデータを生成する、
処理を実行することを特徴とする設計方法。
【０１０７】
（付記２）前記判断する処理では、前記電極と前記第１素子との間の距離に基づいて、前記第１素子が前記第１応力を受けるか否かを判断することを特徴とする付記１に記載の設計方法。
【０１０８】
（付記３）前記生成する処理では、前記層における、前記第１素子のうちの前記第１応力を受ける部分を一部に含む部分であって、前記対象回路のうちの前記第１応力を受ける部分と重なる位置に、前記第１膜を設けることを特徴とする付記１または２に記載の設計方法。
【０１０９】
（付記４）前記コンピュータが、
前記第１素子が、前記電極からの、前記第１応力の方向と反対の方向である第２応力を受けるか否かを判断する処理を実行し、
前記生成する処理では、前記第１素子が前記第１応力および前記第２応力を受けると判断した場合、前記位置に前記第１膜を設け、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうち前記第２応力を受ける部分と重なる位置に、内部応力の方向が前記第２応力の方向と反対の方向である第２膜を設けることを示すレイアウトデータを生成することを特徴とする付記１〜３のいずれか一つに記載の設計方法。
【０１１０】
（付記５）前記生成する処理では、前記第１素子の層と前記電極の層との間の層における、前記対象回路のうちの前記第２応力を受ける部分であって、前記第１素子のうち前記第２応力を受ける部分を一部に含む部分と重なる位置に、前記第２膜を設けることを示すレイアウトデータを生成することを特徴とする付記４に記載の設計方法。
【０１１１】
（付記６）前記第１応力の方向が引張方向であり、前記反対の方向は押し込む方向であることを特徴とする付記１〜５のいずれか一つに記載の設計方法。
【０１１２】
（付記７）前記第１応力の方向が押し込む方向であり、前記反対の方向は引張方向であることを特徴とする付記１〜５のいずれか一つに記載の設計方法。
【０１１３】
（付記８）製造の対象回路の層に設けられる第１素子が、前記対象回路の前記層と異なる層に設けられる電極に起因する第１応力を受ける場合、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうちの前記第１応力を受ける部分と重なる位置に、内部応力の方向が前記第１応力の方向と反対の方向である膜を設ける、
ことを特徴とする製造方法。
【０１１４】
（付記９）設計の対象回路の層に設けられる第１素子と、
前記対象回路の前記層と異なる層に設けられる電極と、
前記第１素子が前記電極に起因する第１応力を受ける位置にある場合に、前記対象回路の前記第１素子の層と前記電極の層との間の層における、前記第１素子のうちの前記第１応力を受ける部分と重なる位置に、内部応力の方向が前記第１応力の方向と反対の方向である第１膜と、
を有することを特徴とする半導体装置。
【符号の説明】
【０１１５】
１００  設計装置
１１１  バンプ
１１２  引張応力膜
１１３  圧縮応力膜
６１１  レイアウトデータ
ｄｃ  押し込む方向
ｄｔ  引張方向
ｔｔ  素子
【図１】
2016018922.tif 000003
【図２】
2016018922.tif 000004
【図３】
2016018922.tif 000005
【図４】
2016018922.tif 000006
【図５】
2016018922.tif 000007
【図６】
2016018922.tif 000008
【図７】
2016018922.tif 000009
【図８】
2016018922.tif 000010
【図９】
2016018922.tif 000011
【図１０】
2016018922.tif 000012
【図１１】
2016018922.tif 000013
【図１２】
2016018922.tif 000014
【図１３】
2016018922.tif 000015
【図１４】
2016018922.tif 000016
【図１５】
2016018922.tif 000017
【図１６】
2016018922.tif 000018
【図１７】
2016018922.tif 000019
【図１８】
2016018922.tif 000020
【図１９】
2016018922.tif 000021
【図２０】
2016018922.tif 000022
【図２１】
2016018922.tif 000023
【図２２】
2016018922.tif 000024
【図２３】
2016018922.tif 000025