(57)【要約】【課題】半導体装置のバーンインテストにおいて複数の半導体装置に対して電力を安定して供給する。【解決手段】（ａ）接続端子４に対して並列に接続され、かつそれぞれに複数のソケットが並列に接続された複数のレギュレータ回路部５を設けたバーンインボード１を準備する工程、（ｂ）バーンインボード１の上記複数のソケットに半導体装置を配置して、複数の上記半導体装置にバーンイン処理を行う工程、を有する上記半導体装置の製造方法である。上記（ｂ）工程において、それぞれのレギュレータ回路部５に接続された上記複数の半導体装置に印加する電圧を、上記それぞれのレギュレータ回路部５によって制御して上記バーンイン処理を行う。【選択図】図３
2016125886.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）入出力端子に対して並列に接続され、かつそれぞれに複数のソケットが並列に接続された複数のレギュレータ回路部を設けたバーンインボードを準備する工程、
（ｂ）前記バーンインボードの前記複数のソケットそれぞれに半導体装置を配置して、複数の前記半導体装置にバーンイン処理を行う工程、
を有し、
前記（ｂ）工程において、それぞれの前記レギュレータ回路部に接続された前記複数の半導体装置に印加する電圧を、それぞれの前記レギュレータ回路部によって制御して前記バーンイン処理を行う、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記バーンインボードの第１面に前記複数のソケットがマトリクス配置で設けられ、前記マトリクス配置されたソケット群から前記バーンインボードの端部に設けられた前記入出力端子に向かう第１方向のソケット１列ごとに１つの前記レギュレータ回路部が配置されている、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記バーンインボードの第１面に前記複数のソケットがマトリクス配置で設けられ、前記マトリクス配置されたソケット群と前記バーンインボードの端部に設けられた前記入出力端子との間の位置に前記複数のレギュレータ回路部が配置されている、半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記バーンインボードは、電源層を含む多層配線基板であり、
前記電源層に、入力側の電源用プレーン配線と出力側の電源用プレーン配線とが設けられ、前記入力側の電源用プレーン配線は、前記複数のレギュレータ回路部の配列方向に沿って延在している、半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記出力側の電源用プレーン配線は、前記第１方向に沿った１列ごとの前記複数のソケットに対応して延在している、半導体装置の製造方法。
【請求項６】
請求項４または５に記載の半導体装置の製造方法において、
前記レギュレータ回路部は、平面視で、前記入力側の電源用プレーン配線と前記出力側の電源用プレーン配線とに跨がる位置に配置されている、半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記バーンインボードは、複数の信号層を含む多層配線基板であり、
前記複数の信号層のそれぞれには、平面視で前記複数のソケットに対応した位置の周囲に複数の信号配線が設けられている、半導体装置の製造方法。
【請求項８】
（ａ）入出力端子に対して並列に接続され、かつそれぞれに１つのソケットが接続された複数のレギュレータ回路部を設けたバーンインボードを準備する工程、
（ｂ）前記バーンインボードの複数の前記ソケットそれぞれに半導体装置を配置して、複数の前記半導体装置にバーンイン処理を行う工程、
を有し、
前記（ｂ）工程において、前記複数のレギュレータ回路部のそれぞれに１つの前記半導体装置が接続された状態で、前記半導体装置に印加する電圧をそれぞれの前記レギュレータ回路部によって制御して前記バーンイン処理を行う、半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記バーンインボードの前記複数のソケットが設けられた第１面と反対側の第２面に、前記複数のレギュレータ回路部が設けられている、半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記バーンインボードの前記第２面の前記ソケットに対応した位置に、複数の実装部品が設けられている、半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記バーンインボードの前記第２面の前記ソケットに対応した位置の周囲にコネクタが設けられ、前記コネクタ上に前記レギュレータ回路部が実装されている、半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記バーンインボードの前記第１面の前記複数のソケットのそれぞれと、前記複数のソケットのそれぞれに対応する前記第２面の前記複数のレギュレータ回路部とは、それぞれ平面視で重なった位置に設けられている、半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記バーンインボードの前記第２面の前記ソケットに対応した位置の周囲にコネクタが設けられ、前記コネクタの周囲に電源もしくはグランドのプレーン配線が配置されている、半導体装置の製造方法。
【請求項１４】
請求項１または８に記載の半導体装置の製造方法において、
前記バーンインボードは、多層配線基板であり、
前記バーンインボードの前記複数のソケットが配置された第１面側もしくはその反対側の第２面側のいずれかの最表層の配線層は、電源もしくはグランドのプレーン配線を有している、半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記バーンインボードの前記第１面の前記複数のソケットそれぞれの周囲に前記プレーン配線が配置されている、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、バーンインボードを用いた半導体装置の製造技術に関する。
【背景技術】
【０００２】
バーンインボードを用いた半導体装置の検査工程では、バーンインボードに設けられている複数のＩＣソケットに半導体装置を収容し、外部の電源装置からバーンインボード上に設けられたレギュレータ回路部を介してそれぞれの半導体装置に電源を供給し、これによって電気的検査を行っている。
【０００３】
すなわち、バーンインボードには、複数のＩＣソケット内の半導体装置に対して、安定した電圧（電源）を印加するために１つのレギュレータ回路部が搭載されており、この１つのレギュレータ回路部に対して並列に複数のＩＣソケットが接続されている。そして、テスト時には、バーンインボードにおいて、１つのレギュレータ回路部を介して複数の半導体装置に対して電圧（電源）が印加される。
【０００４】
なお、バーンインボードを用いたバーンイン処理については、例えば特開２００６−２５０５９９号公報（特許文献１）および特開２０１０−６６０９１号公報（特許文献２）に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２５０５９９号公報
【特許文献２】特開２０１０−６６０９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置では、近年、その高集積化、高性能化により消費電力が増加している。このため、１つのレギュレータ回路部では、バーンインボード上の全ての半導体装置の電力を供給することができないものが出てきている。
【０００７】
例えば、車載用の半導体装置では、使用温度等の使用環境が厳しい条件のものも存在しており、今後は、１つのレギュレータ回路部でバーンインボード上の全ての半導体装置の電力を供給することがさらに困難になることが推察される。
【０００８】
また、消費電力が大きいため、半導体装置の自己発熱量も大きくなり、半導体装置が熱暴走（集積回路が発熱して正常に駆動しなくなる状態）を引き起し、電流を安定供給することがさらに困難になりつつある。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態による半導体装置の製造方法は、（ａ）入出力端子に対して並列に接続され、かつそれぞれに複数のソケットが並列に接続された複数のレギュレータ回路部を設けたバーンインボードを準備する工程、（ｂ）上記バーンインボードの上記複数のソケットそれぞれに半導体装置を配置して、複数の上記半導体装置にバーンイン処理を行う工程、を有する。さらに、上記（ｂ）工程において、それぞれの上記レギュレータ回路部に接続された上記複数の半導体装置に印加する電圧を、それぞれの上記レギュレータ回路部によって制御して上記バーンイン処理を行うものである。
【００１１】
また、一実施の形態による他の半導体装置の製造方法は、（ａ）入出力端子に対して並列に接続され、かつそれぞれに１つのソケットが接続された複数のレギュレータ回路部を設けたバーンインボードを準備する工程、（ｂ）上記バーンインボードの複数のソケットそれぞれに半導体装置を配置して、複数の上記半導体装置にバーンイン処理を行う工程、を有する。さらに、上記（ｂ）工程において、上記複数のレギュレータ回路部のそれぞれに１つの上記半導体装置が接続された状態で、上記半導体装置に印加する電圧をそれぞれの上記レギュレータ回路部によって制御して上記バーンイン処理を行うものである。
【発明の効果】
【００１２】
上記一実施の形態によれば、半導体装置のバーンインテストにおいて、複数の半導体装置に対して電力を安定して供給することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１のバーンインボードの構造の一例を示す平面図である。
【図２】図１に示すバーンインボードの構造の一例を示す側面図である。
【図３】図１に示すバーンインボードの構造の一例を示す裏面図である。
【図４】図１に示すバーンインボードにおける電源系の回路接続図である。
【図５】図２のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図である。
【図６】図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【図７】図１のＣ−Ｃ線に沿って切断した構造の一例を示す断面図である。
【図８】図１に示すバーンインボードの電源層の構造の一例を示す平面図である。
【図９】図１に示すバーンインボードのグランド層の構造の一例を示す平面図である。
【図１０】図１に示すバーンインボードの信号層の構造の一例を示す平面図である。
【図１１】実施の形態２のバーンインボードの構造の一例を示す平面図である。
【図１２】図１１に示すバーンインボードの構造の一例を示す側面図である。
【図１３】図１１に示すバーンインボードの構造の一例を示す裏面図である。
【図１４】図１１に示すバーンインボードにおける電源系の回路接続図である。
【図１５】図１１のＤ−Ｄ線に沿って切断した構造の一例を示す部分断面図である。
【図１６】図１５のＥ−Ｅ線に沿って切断した構造の一例を示す断面図である。
【図１７】図１１に示すバーンインボードの電源層の構造の一例を示す平面図である。
【図１８】図１１に示すバーンインボードのグランド層の構造の一例を示す平面図である。
【図１９】図１１に示すバーンインボードの信号層の構造の一例を示す平面図である。
【図２０】図１１に示すバーンインボードにおけるレギュレータ回路部の実装構造の一例を示す部分拡大図である。
【図２１】図１１に示すバーンインボードにおける裏面側のプレーン配線のレイアウトを示す拡大裏面図である。
【図２２】実施の形態３のバーンインボードの構造の一例を示す平面図である。
【図２３】図２２に示すバーンインボードの構造の一例を示す側面図である。
【図２４】図２２に示すバーンインボードの構造の一例を示す裏面図である。
【図２５】図２２に示すバーンインボードにおける電源系の回路接続図である。
【図２６】図２２に示すバーンインボードの電源層の構造の一例を示す平面図である。
【発明を実施するための形態】
【００１４】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１６】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１７】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１８】
また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２０】
（実施の形態１）
図１は実施の形態１のバーンインボードの構造の一例を示す平面図、図２は図１に示すバーンインボードの構造の一例を示す側面図、図３は図１に示すバーンインボードの構造の一例を示す裏面図、図４は図１に示すバーンインボードにおける電源系の回路接続図である。
【００２１】
本実施の形態１のバーンインボード１の構造について説明する。図１、図２に示すように、バーンインボード１は、その上面（第１面）１ａに、複数のソケットであるＩＣ（Integrated Circuit）ソケット２（例えば、数十個から数百個、本実施の形態１では２０個）がマトリクス状に配置されており、これらＩＣソケット２に半導体装置（半導体ＩＣ、半導体パッケージ）３が実装される。そして、この状態で各半導体装置３のバーンイン処理（バーンインテスト、電気的検査）が行われる。
【００２２】
また、バーンインボード１の上面１ａのＩＣソケット２の周囲には、複数の電源プレーン（電源用プレーン配線）７と複数のグランドプレーン（グランド用プレーン配線）８とが配置されている。
【００２３】
一方、図２、図３に示すように、バーンインボード１の下面（第２面）１ｂには、複数のレギュレータ回路部５が設けられている。さらに、それぞれのＩＣソケット２の下面１ｂ側の周囲には、複数の実装部品６が実装されている。なお、実装部品６は、例えば、バイパスコンデンサや保護抵抗等である。
【００２４】
また、ＩＣソケット２の下面１ｂ側の周囲にも、複数の実装部品６が実装されており、さらにそれぞれの実装部品６の周囲に、複数の電源プレーン（電源用プレーン配線）７と複数のグランドプレーン（グランド用プレーン配線）８とが配置されている。
【００２５】
また、バーンインボード１の一端には、複数の接続端子（入出力端子）４が設けられている。なお、接続端子４は、バーンイン装置（図示していない）に電気的に接続するコネクタ端子（オス側）である。
【００２６】
ここで、レギュレータ回路部５は、出力して各ＩＣソケット２に印加する電圧や電流（電源）を常に一定に保つように制御する回路である。レギュレータ回路部５の外観は、例えば、封止体から外部リードが突出した小型の半導体パッケージであり、この半導体パッケージの内部にレギュレータ回路が組み込まれている。
【００２７】
本実施の形態１では、バーンインボード１において、マトリクス配置された複数のＩＣソケット２に対して、ＩＣソケット２の１列ごとに１つのレギュレータ回路部５が設けられている場合を説明する。
【００２８】
詳細には、マトリクス配置された複数のＩＣソケット２の纏まりであるＩＣソケット群からバーンインボード１の端部に設けられた複数の接続端子４に向かう第１方向１６に対して、ＩＣソケット２の１列ごとに１つのレギュレータ回路部５が配置されている。その際、マトリクス配置された上記ＩＣソケット群と接続端子４との間の位置に、複数のレギュレータ回路部５が配置されている。
【００２９】
なお、本実施の形態１では、マトリクス配置における１列には５つのＩＣソケット２が設けられ、さらに１列分の５つのＩＣソケット２に対して１つのレギュレータ回路部５が設けられている。すなわち、上記ＩＣソケット群には第１方向１６に沿って４列にＩＣソケット２が配置されているため、図３に示すように、バーンインボード１の下面１ｂには、４つのレギュレータ回路部５が設けられている。
【００３０】
また、本実施の形態１のバーンインボード１では、４つのレギュレータ回路部５は、接続端子４に対して電気的に並列に接続されており、さらに、図４に示すように、４つのレギュレータ回路部５それぞれに５つのＩＣソケット２（半導体装置３）が並列に電気的に接続された状態となっている。
【００３１】
したがって、外部に設けられた装置電源２０とバーンインボード１とを接続端子４を介して電気的に接続した際には、複数のＩＣソケット２内の半導体装置３が、接続端子４（図３参照）を介して並列に接続され、さらに４つのレギュレータ回路部５それぞれに対して、並列に電気的に接続された状態となる構造である。
【００３２】
すなわち、４つのレギュレータ回路部５には、外部の装置電源２０が共通に接続され、さらに、レギュレータ回路部５の出力側にはそれぞれ５つの半導体装置３（ＩＣソケット２）が並列に接続されている。したがって、レギュレータ回路部５に接続されている半導体装置３は、別のレギュレータ回路部５に接続されている半導体装置３とは独立している。
【００３３】
以上のような接続構造のバーンインボード１を用い、複数のＩＣソケット２に半導体装置３を配置した状態で、複数のレギュレータ回路部５それぞれを介して複数の半導体装置３に対して電源を供給して複数の半導体装置３のバーンイン処理（バーンインテスト、電気的検査）を行う。
【００３４】
次に、バーンインボード１の各配線層の構造と、レギュレータ回路部５に接続する電源ライン、グランドラインおよび信号ラインについて説明する。
【００３５】
図５は図２のＡ−Ａ線に沿って切断した構造の一例を示す部分断面図、図６は図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図７は図１のＣ−Ｃ線に沿って切断した構造の一例を示す断面図である。また、図８は図１に示すバーンインボードの電源層の構造の一例を示す平面図、図９は図１に示すバーンインボードのグランド層の構造の一例を示す平面図、図１０は図１に示すバーンインボードの信号層の構造の一例を示す平面図である。
【００３６】
本実施の形態１のバーンインボード１は、多層配線基板であり、例えば、６層から１２層程度の配線層を有した基板である。図５に示すように、電源層９、グランド層１０、信号層１１、表層１２等の配線層から構成されており、上面１ａ側および下面１ｂ側のそれぞれの表面には、絶縁膜であるレジスト１３が形成されている。本実施の形態１では、電源層９が１つの場合について説明するが、電源層９は、１つに限定するものではなく複数設けられていてもよい。
【００３７】
なお、各配線層の間には、層間絶縁膜１９が形成されている。
【００３８】
図６、図７に示すように、バーンインボード１の上面１ａ側には、ＩＣソケット２が設けられており、ＩＣソケット２内には、例えば、ＢＧＡ（Ball Grid Array)型の半導体装置３が配置される。ただし、半導体装置３のタイプは、特に限定されるものではない。半導体装置３がＢＧＡである場合には、外部接続用端子であるボール電極３ａがＩＣソケット２内の電極端子２ａと電気的に接続され、さらに電極端子２ａがバーンインボード１のソケット端子２１と電気的に接続し、このソケット端子２１が基板内部の何れかの層で信号層１１や電源層９あるいはグランド層１０と電気的に接続されている。
【００３９】
図８は基板内層のうちの電源層９を表しており、接続端子４に接続されたＩＮ側電源プレーン（入力側の電源用プレーン配線）１４と、ＩＮ側電源プレーン１４とは絶縁部９ａによって切り離された（絶縁された）ＯＵＴ側電源プレーン（出力側の電源用プレーン配線）１５とが配置されている。ＩＮ側電源プレーン１４は細長い１つのパターンとして配置されており、ＯＵＴ側電源プレーン１５は複数（ここでは４つ）の細長いパターンとして配置されている。
【００４０】
詳細には、ＩＮ側電源プレーン１４としては、４つのレギュレータ回路部５の配列方向２７に沿って１つの細長いパターンが延在しており、一方、ＯＵＴ側電源プレーン１５としては、第１方向１６に沿った１列ごとの複数のＩＣソケット２（図１参照）に対応して４つの細長いパターンが延在している。
【００４１】
そして、レギュレータ回路部５は、下面１ｂ側において、図８の点線で示す位置に実装されており、ＩＮ側電源プレーン１４はレギュレータ回路部５の電源入力端子に、ＯＵＴ側電源プレーン１５はレギュレータ回路５の電源出力端子に電気的に接続されている。
【００４２】
言い換えると、４つのレギュレータ回路部５のそれぞれは、平面視で、ＩＮ側電源プレーン１４とＯＵＴ側電源プレーン１５とに跨がる位置に配置されている。したがって、ＩＮ側電源プレーン１４は４つのレギュレータ回路部５に共通に１つで接続され、ＯＵＴ側電源プレーン１５は１つのレギュレータ回路部５に対して１つが、それぞれ独立して接続されている。
【００４３】
図９は基板内層のうちのグランド層１０を表しており、グランド層１０には、絶縁部１０ａに囲まれた状態でグランドプレーン１７が略全面に亘って形成されている。このグランドプレーン１７はレギュレータ回路部５のグランド端子に電気的に接続されており、そして、それぞれのレギュレータ回路部５に共通に接続されている。
【００４４】
図１０は基板内層のうちの信号層１１を表しており、信号層１１には、それぞれ接続端子４に接続された２系統の信号配線１８ａ，１８ｂが形成されている（本実施の形態１では１８ａと１８ｂの２本であるが、例えば、５〜２０本程度の信号配線が形成されていてもよい）。信号配線１８ａ，１８ｂは、レギュレータ回路部５には接続されず、ＩＣソケット２のソケット端子２１（図６参照）に接続されている。
【００４５】
その際、信号配線１８ａ，１８ｂは、平面視で複数のＩＣソケット２に対応した位置の周囲に設けられている。すなわち、信号層１１に形成された信号配線１８ａ，１８ｂは、ＩＣソケット２の上記ソケット端子２１と干渉しないように、隣り合うＩＣソケット２間、もしくは平面視でＩＣソケット２と重ならない位置に配置されている。
【００４６】
次にバーンインボード１に形成された放熱プレーンについて説明する。
【００４７】
半導体装置は、その高集積化、高性能化により消費電力（主に電流）が増加しており、その結果、半導体装置の自己発熱量も大きくなっているため、放熱対策も重要な要素となっている。例えば、半導体装置の放熱対策として、ＩＣソケット２の裏側に放熱シートと金属プレートとを取り付ける技術が知られているが、この場合、部材が追加されるため、バーンインボード１の価格が上がり、かつバーンインボード１の重量が大きくなるという課題が発生する。
【００４８】
そこで、本実施の形態１では、図１に示すように、バーンインボード１の上面１ａにおいてＩＣソケット２の周囲に放熱用の電源プレーン７とグランドプレーン８とが配置されている。同様に、図３に示すように、バーンインボード１の下面１ｂにおいても、ＩＣソケット２の下面１ｂ側の周囲に配置された実装部品６のさらに周囲に放熱用の電源プレーン７とグランドプレーン８とが配置されている。
【００４９】
すなわち、上面１ａと下面１ｂの両面のＩＣソケット２の周囲に複数の細長い放熱用の電源プレーン７とグランドプレーン８とが配置されている。本実施の形態１のバーンインボード１では、上面１ａと下面１ｂのそれぞれにおいて、電源プレーン７およびグランドプレーン８の両者ともそれぞれが対向する位置に２つずつ設けられている。
【００５０】
なお、電源プレーン７およびグランドプレーン８は、バーンインボード１の複数の配線層のうち、上面１ａ側および下面１ｂ側それぞれの最表層の配線層（最も表面に近い配線層）に設けられている。これにより、電源プレーン７およびグランドプレーン８は、それぞれバーンインボード１の表面に近い層に設けられているため、放熱効果を高めることができる。
【００５１】
一方で、電源プレーン７およびグランドプレーン８は、表面近くの最表層の配線層に設けられているが、図５に示すように、絶縁膜であるレジスト１３によって覆われており、これにより、電源プレーン７およびグランドプレーン８をレジスト１３によって保護することができる。
【００５２】
なお、本実施の形態１では、電源プレーン７とグランドプレーン８とが、バーンインボード１の上面１ａと下面１ｂの両面にそれぞれ設けられている場合を説明したが、何れか一方の面のみに配置されていても放熱効果を得ることができる。ただし、放熱効果をより高めるために、ＩＣソケット２や実装部品６に干渉しない範囲で可能な限り多くの数を配置し、かつ電源プレーン７とグランドプレーン８の平面積が可能な限り広くなるように配置することが好ましい。
【００５３】
また、図７に示すように、バーンインボード１の電源層９には複数の電源用のスルーホール配線２３が接続され、さらにスルーホール配線２３は表層の放熱用の電源プレーン７に接続されている。そして、表層の電源プレーン７は、レジスト１３によって保護され、外部とは絶縁されている。
【００５４】
同様に図６に示すように、グランド層１０には複数のグランド用のスルーホール配線２２が接続され、さらにスルーホール配線２２は表層の放熱用のグランドプレーン８に接続されている。同様に、表層のグランドプレーン８もレジスト１３によって保護され、外部とは絶縁されている。
【００５５】
これらスルーホール配線２２，２３は放熱用の電源プレーン７および放熱用のグランドプレーン８のサイズを考慮し、かつ信号層１１での信号ライン（図１０に示す信号配線１８ａ，１８ｂ）と干渉しないように考慮した上で、可能な限り数多く設けることが好ましい。
【００５６】
つまり、図１および図３に示す電源プレーン７およびグランドプレーン８の数や位置または大きさ（形状）は、電源層９、グランド層１０および信号層１１（信号配線１８ａ，１８ｂ）等との位置関係に基づき必然性があって決定されている。
【００５７】
次に、実施の形態１のバーンインボード１の回路の動作を含む半導体装置の製造方法について説明する。
【００５８】
図１に示すように、半導体装置３が実装されたバーンインボード１は、他の複数のバーンインボード１（例えば、数枚から数十枚）とともにバーンイン装置のチャンバー部に挿入され、高温下において接続端子４を介して電圧、信号が印加されてバーンインテストが実施される。
【００５９】
また、図４に示すように、装置電源２０は全てのレギュレータ回路部５の入力端子に並列に接続され、レギュレータ回路部５の出力端子は複数の半導体装置３に接続されている。バーンインテストが実施されると、装置電源２０から出力された所望の電圧が４つのレギュレータ回路部５に同時に印加され、それぞれのレギュレータ回路部５は、それぞれに接続された半導体装置３にレギュレータ回路部５で設定された出力電圧を印加する。
【００６０】
例えば、装置電源２０から１０Ｖを印加して半導体装置３に２Ｖのストレス電圧を印加する場合、１つのレギュレータ回路部５では、入力電圧１０Ｖから２ＶにＤＣＤＣ変換して（制御して）、接続されている半導体装置３に２Ｖの電圧を印加する。入力電圧１０Ｖに対して出力電圧は５分の１の２Ｖになっているため、装置電源２０から供給する電流は５分の１となる。並列に接続されている別のレギュレータ回路部５も同様に動作する。
【００６１】
なお、入力電圧を１０Ｖとして説明したが、入力電圧は１０Ｖに制約される訳ではなく、１０Ｖ以上に設定すれば供給できる電流も比例してさらに少なくすることが可能である。
【００６２】
次に、半導体装置３への電流供給について説明する。説明を分かり易くするため、図１に示す構造と同様に、バーンインボード１に半導体装置３を２０個、レギュレータ回路部５を４個実装し（図４の回路図の接続通り）、レギュレータ回路部５の電流供給能力が２Ａだった場合を説明する。
【００６３】
図１に示すバーンインボード１では、１つのレギュレータ回路部５には、半導体装置３が５個接続される。そして、レギュレータ回路部５の２Ａで５個の半導体装置３を駆動するため、１つの半導体装置３当たり平均４００ｍＡまで電流を流すことができる。参考として、本願発明者が比較検討したバーンインボードでは、１つのレギュレータ回路で２０個の半導体装置を駆動するので、１つの半導体装置当たり平均１００ｍＡまでしか電流を流せなかった。つまり、本実施の形態１のバーンインボード１のように、１つのバーンインボード１に実装されるレギュレータ回路部５を４個にすることにより、電流供給能力を４倍にすることができる。
【００６４】
次に半導体装置３の放熱について説明する。図６、図７に示すように、ＩＣソケット２に実装された半導体装置３は、電源層９および信号層１１からソケット端子２１を介して電源電圧および信号が印加され、バーンイン処理が実施される。
【００６５】
半導体装置３はバーンイン処理が開始されると発熱し、発熱した熱の大半は半導体装置３の上面から空気を介して放熱されるが、一部の熱は半導体装置３の下側に伝導する。熱は熱抵抗が低いものほど伝わりやすいため、半導体装置３の下面では、金属であるソケット端子（ソケットピン）２１を主として伝導する。
【００６６】
そして、伝導した熱は、ソケット端子２１の先端から空気に放熱されるが、ソケット端子２１の先端は面積が狭いため、発熱量が多くなると放熱しきれず、放熱されなかった熱はバーンインボード１の金属である内層パターンに伝導する。半導体装置３の端子は、電源端子およびグランド端子が多く設けられているため、伝導する熱の多くは、ソケット端子２１が多く接続された電源層９およびグランド層１０に伝導する。伝導した熱は、電源層９のスルーホール配線２３およびグランド層１０のスルーホール配線２２を伝わり、放熱用の電源プレーン７および放熱用のグランドプレーン８から放熱される。
【００６７】
したがって、電源プレーン７およびグランドプレーン８は、可能な限り平面積を大きくし、かつスルーホール配線２２，２３はその数を可能な限り多く設けることが好ましく、これにより、半導体装置３の放熱効果を向上することができる。
【００６８】
本実施の形態１の半導体装置３の製造方法によれば、バーンインボード１に複数のレギュレータ回路部５が実装されたことで、１つのレギュレータ回路部５に接続される半導体装置３の数を減らすことができ、その結果、半導体装置３のバーンイン処理において、バーンインボード１に搭載された複数の半導体装置３に対して電力を安定して供給することができる。
【００６９】
本実施の形態１では、具体的には、レギュレータ回路部５をマトリクス配置のＩＣソケット２の列ごとに配置することにより、１つのレギュレータ回路部５に接続される半導体装置３の数を減らすことができ、その分、バーンインボード１全体の電流供給能力を増やすことができる。
【００７０】
また、マトリクス配置のＩＣソケット２の列ごとにレギュレータ回路部５が接続されているため、１つの半導体装置３が熱暴走を起こしても、その列に接続されているレギュレータ回路部５しか影響を受けず、熱暴走を起こしていない別の列の半導体装置３に対しては安定して電力供給を行うことができる。これにより、継続して信頼性が高いバーンイン処理を行うことができる。
【００７１】
また、バーンインボード１の最表層の配線層に電源プレーン７およびグランドプレーン８が設けられたことで、半導体装置３から発せられた熱を、電源層９およびグランド層１０からスルーホール配線２２，２３を介して電源プレーン７、グランドプレーン８に伝えることができる。その結果、電源プレーン７およびグランドプレーン８から放熱を行うことができる。
【００７２】
これにより、半導体装置３の熱暴走を抑制することができる。
【００７３】
また、バーンインボード１に電源プレーン７およびグランドプレーン８を設けて半導体装置３の放熱を行っており、ボード製造工程の中で放熱対策を行っているため、フィン等を設ける放熱対策に比較してバーンインボード１および半導体装置３の製造コストを低減することができる。
【００７４】
（実施の形態２）
図１１は実施の形態２のバーンインボードの構造の一例を示す平面図、図１２は図１１に示すバーンインボードの構造の一例を示す側面図、図１３は図１１に示すバーンインボードの構造の一例を示す裏面図、図１４は図１１に示すバーンインボードにおける電源系の回路接続図である。さらに、図１５は図１１のＤ−Ｄ線に沿って切断した構造の一例を示す部分断面図、図１６は図１５のＥ−Ｅ線に沿って切断した構造の一例を示す断面図、図１７は図１１に示すバーンインボードの電源層の構造の一例を示す平面図、図１８は図１１に示すバーンインボードのグランド層の構造の一例を示す平面図、図１９は図１１に示すバーンインボードの信号層の構造の一例を示す平面図である。また、図２０は図１１に示すバーンインボードにおけるレギュレータ回路部の実装構造の一例を示す部分拡大図、図２１は図１１に示すバーンインボードにおける裏面側のプレーン配線のレイアウトを示す拡大裏面図である。
【００７５】
図１１に示すように、本実施の形態２のバーンインボード１においても、その上面１ａには、複数のＩＣソケット２がマトリクス配置で設けられており、ＩＣソケット２には半導体装置３が実装されている。
【００７６】
また、図１２および図１３に示すように、それぞれのＩＣソケット２の裏面（バーンインボード１の下面１ｂ）側には、バーンインボード１を介して実装基板２４が配置され、さらに、実装基板２４にレギュレータ回路部５が実装されている。
【００７７】
すなわち、本実施の形態２のバーンインボード１には、複数のＩＣソケット２と１対１の関係となるように複数のレギュレータ回路部５が設けられている。本実施の形態２では、図１１に示すように、バーンインボード１の上面１ａに２０個のＩＣソケット２がマトリクス配置で実装され、一方、図１３に示すように、バーンインボード１の下面１ｂ側に２０個のレギュレータ回路部５がマトリクス配置で実装されている。
【００７８】
つまり、１つのＩＣソケット２に対して１つのレギュレータ回路部５が設けられて、１つのレギュレータ回路部５に対して１つの半導体装置３が接続されるようになっており、レギュレータ回路部５と半導体装置３とが１対１の関係になっている。ＩＣソケット２の周囲には、信号配線１８ａ，１８ｂ（図１９参照）が引き回されているため、ＩＣソケット２の周囲にレギュレータ回路部５を配置するスペースが無い。したがって、ＩＣソケット２の裏面側にレギュレータ回路部５を配置している（バーンインボード１の複数のＩＣソケット２が設けられた上面１ａと反対側の下面１ｂに、複数のレギュレータ回路部５が設けられている）。
【００７９】
また、図１４に示すように、装置電源２０は全てのレギュレータ回路部５の入力端子に並列に接続され、レギュレータ回路部５の出力端子は、１対１の関係となるＩＣソケット２（半導体装置３）に接続されている。
【００８０】
なお、図２１に示すように、バーンインボード１（図１１参照）の下面１ｂのＩＣソケット２に対応した位置にはバイパスコンデンサや保護抵抗等の複数の実装部品６が設けられている。詳細には、上記バーンインボード１の下面１ｂ側のＩＣソケット２に対応した位置には、ＩＣソケット２の端子群２ｂが配置されており、この端子群２ｂの周囲に、複数の上記実装部品６が実装されている。
【００８１】
したがって、ＩＣソケット２の真裏にはレギュレータ回路部５を直接実装することはできない。
【００８２】
そこで、本実施の形態２のバーンインボード１では、図２０、図２１に示すように、実装基板２４が、コネクタ２５を介してバーンインボード１に接続され、そして、実装基板２４は、コネクタ２５の高さの分だけ、バーンインボード１と隙間を設けて実装されている。つまり、ＩＣソケット２の裏面側には、ＩＣソケット２の端子群２ｂや実装部品６が配置されており、レギュレータ回路部５の直付けができないため、コネクタ２５を用いて立体構造としてレギュレータ回路部５を実装するものである。
【００８３】
したがって、コネクタ２５を介在させることで形成されたバーンインボード１と実装基板２４との上記隙間には、バイパスコンデンサや保護抵抗等の実装部品６が配置されている。ただし、中央部（ＩＣソケット２の真裏）には、図２１に示すようにＩＣソケット２の端子群２ｂが配置されているため、複数の実装部品６はそれを避けて端子群２ｂの周囲に配置されている。
【００８４】
別の言い方をすると、バーンインボード１の下面１ｂのＩＣソケット２に対応した位置の周囲に２つのコネクタ２５が対向して設けられ、この２つのコネクタ２５上に実装基板２４を介してレギュレータ回路部５が実装されている。これにより、バーンインボード１の上面１ａの複数のＩＣソケット２のそれぞれと、複数のＩＣソケット２のそれぞれに対応する下面１ｂ側の複数のレギュレータ回路部５とは、それぞれ平面視で重なった位置に設けられている。
【００８５】
したがって、バーンインボード１の下面１ｂにおけるＩＣソケット２の裏面側部分を、コネクタ２５および実装基板２４を用いた立体構造とすることにより、ＩＣソケット２の裏面側においてＩＣソケット２と平面視で重なった位置にレギュレータ回路部５を実装することができる。これにより、ＩＣソケット２とレギュレータ回路部５とが１対１の関係であっても、バーンインボード１の大きさを大きくすることなく、複数のレギュレータ回路部５を実装することができる。
【００８６】
次に、レギュレータ回路部５に接続する電源ライン、グランドラインおよび信号ラインについて説明する。
【００８７】
図１７に示すように、電源層９には、接続端子４に接続されたＩＮ側電源プレーン１４と、ＩＮ側電源プレーン１４とは切り離された（絶縁された）ＯＵＴ側電源プレーン１５とが配置されている。ＩＮ側電源プレーン１４は、全てのＩＣソケット２に共通に配置され、一方、ＯＵＴ側電源プレーン１５は、各ＩＣソケット２の裏面側の位置にそれぞれのＩＣソケット２ごとに独立した状態（絶縁部９ａによって囲まれた状態）で配置されている。
【００８８】
なお、ＯＵＴ側電源プレーン１５は、十字型に形成されている。これは、コネクタ２５が実装された際、コネクタ２５の端子がＩＮ側電源プレーン１４とＯＵＴ側電源プレーン１５とに跨って実装されて両方のプレーン配線と電気的に接続できるようにするためである。ただし、前述した接続ができれば、必ずしも十字型にする必要はない。
【００８９】
そして、ＩＮ側電源プレーン１４は、図１６に示すようにコネクタ２５のピン２６と接続し、さらに図１５に示すように実装基板２４の配線２４ａを介してレギュレータ回路部５の電源用入力端子５ａに接続されている。一方、ＯＵＴ側電源プレーン１５は、同様に図１６に示すようにコネクタ２５のピン２６と接続し、さらに図１５に示すように実装基板２４の配線２４ａを介してレギュレータ回路部５の電源用出力端子５ｂに接続されている。
【００９０】
また、図１８に示すように、グランド層１０のグランドプレーン１７は、絶縁部１０ａに囲まれた状態で全てのＩＣソケット２に共通に接続されるようにグランド層１０のほぼ全面に亘って形成されている。さらに、グランドプレーン１７は、図１６に示すようにコネクタ２５のピン２６と接続し、さらに図１５に示すように実装基板２４の配線２４ｂを介してレギュレータ回路部５のグランド用端子５ｃに電気的に接続されている。
【００９１】
また、図１９に示すように、信号層１１における信号配線１８ａ，１８ｂは、レギュレータ回路部５には接続されず、ＩＣソケット２のソケット端子２１（図１５参照）に接続されている。
【００９２】
その際、信号配線１８ａ，１８ｂは、ＩＣソケット２の上記ソケット端子２１と干渉しないように隣り合うＩＣソケット２の間もしくはＩＣソケット２の側部を通るように配置されている。
【００９３】
次に、バーンインボード１の放熱プレーンについて説明する。図１３に示すように、バーンインボード１の下面（裏面）１ｂにはレギュレータ回路部５を実装する実装基板２４が取り付けられている。下面１ｂにおいて、平面視で実装基板２４と重ならない部分には、放熱用の電源プレーン７と放熱用のグランドプレーン８とがそれぞれお互いに対向して２つずつ配置されている。
【００９４】
別の言い方をすると、図２１に示すように、バーンインボード１の下面１ｂ側において、ＩＣソケット２の端子群２ｂの周囲に配置された複数の実装部品６と２つのコネクタ２５のさらに外側の位置に、放熱用の電源プレーン７と放熱用のグランドプレーン８とがそれぞれお互いに対向して２つずつ配置されている。
【００９５】
一方、図１１に示すように、バーンインボード１の上面（表面）１ａ側においても、複数のＩＣソケット２のそれぞれの周囲に放熱用の電源プレーン７と放熱用のグランドプレーン８とが、それぞれお互いに対向して２つずつ配置されている。なお、放熱用の各プレーン配線は、バーンインボード１の両面（上面１ａと下面１ｂ）に配置されていてもよいし、あるいはどちらか一方の面のみに配置されていてもよい。
【００９６】
また、図１５に示すように、内層のグランドプレーン１７（図１８参照）には複数のスルーホール配線２２が接続され、さらにスルーホール配線２２は表層１２の放熱用のグランドプレーン８に接続されている。そして、グランドプレーン８はレジスト１３によって覆われて保護されており、外部とは絶縁されている。
【００９７】
また、図１６に示すように、バーンインボード１のＯＵＴ側電源プレーン（図１７参照）１５には、複数のスルーホール配線２３が接続され、さらにスルーホール配線２３は表層１２の放熱用の電源プレーン７に接続されている。そして、電源プレーン７はレジスト１３によって覆われて保護されており、外部とは絶縁されている。
【００９８】
これらスルーホール配線２２，２３は放熱用の電源プレーン７および放熱用のグランドプレーン８のサイズを考慮し、かつ信号層１１での信号ライン（図１９に示す信号配線１８ａ，１８ｂ）と干渉しないように考慮した上で、可能な限り数多く設けることが好ましい。
【００９９】
つまり、実施の形態２のバーンインボード１においても、図１１および図１３に示す電源プレーン７およびグランドプレーン８の数や位置または大きさ（形状）は、実施の形態１と同様に、電源層９、グランド層１０および信号層１１（信号配線１８ａ，１８ｂ）等との位置関係に基づき必然性があって決定されている。
【０１００】
次に、実施の形態２のバーンインボード１の回路の動作を含む半導体装置の製造方法について説明する。
【０１０１】
図１４に示すように、装置電源２０は全てのレギュレータ回路部５の入力端子に対して並列に接続され、レギュレータ回路部５の出力端子は複数の半導体装置３に接続されている。バーンイン処理が実施されると、装置電源２０から出力された所望の電圧が全てのレギュレータ回路部５に同時に印加され、それぞれのレギュレータ回路部５は、それぞれに接続された半導体装置３に対して、レギュレータ回路部５で設定された出力電圧を印加する。
【０１０２】
次に、半導体装置３への電流供給について説明する。説明を分かり易くするため、バーンインボード１に半導体装置３を２０個、レギュレータ回路部５を２０個実装し（図２１の回路図の接続通り）、レギュレータ回路部５の電流供給能力が２Ａだった場合で説明する。ＩＣソケット２とレギュレータ回路部５は、１対１の関係であるため、１つのレギュレータ回路５には、半導体装置３が１個接続される。レギュレータ回路部５の２Ａで１個の半導体装置３を駆動するため、１つの半導体装置３当たり２Ａまで電流を流すことができる。本願発明者が比較検討した技術に対して２０倍の電流を流すことができる。
【０１０３】
次に半導体装置３の放熱について説明する。放熱については、実施の形態１と同様である。すなわち、図１５、図１６に示すように、ＩＣソケット２に実装された半導体装置３は、電源層９および信号層１１からソケット端子２１を介して電源電圧および信号が印加され、バーンイン処理が実施される。
【０１０４】
半導体装置３はバーンイン処理が開始されると発熱し、発熱した熱の大半は半導体装置３の上面から空気を介して放熱されるが、一部の熱は半導体装置３の下側に伝導する。熱は熱抵抗が低いものほど伝わりやすいため、半導体装置３の下面では、金属であるソケット端子（ソケットピン）２１を主として伝導する。
【０１０５】
そして、伝導した熱は、ソケット端子２１の先端から空気に放熱されるが、ソケット端子２１の先端は面積が狭いため、発熱量が多くなると放熱しきれず、放熱されなかった熱はバーンインボード１の金属である内層パターンに伝導する。半導体装置３の端子は、電源端子およびグランド端子が多く設けられているため、伝導する熱の多くは、ソケット端子２１が多く接続された電源層９およびグランド層１０に伝導する。伝導した熱は、電源層９のスルーホール配線２３およびグランド層１０のスルーホール配線２２を伝わり、放熱用の電源プレーン７および放熱用のグランドプレーン８から放熱される。
【０１０６】
したがって、電源プレーン７およびグランドプレーン８は、可能な限り平面積を大きくし、かつスルーホール配線２２，２３はその数を可能な限り多く設けることが好ましく、これにより、半導体装置３の放熱効果を向上することができる。
【０１０７】
本実施の形態２の半導体装置３の製造方法によれば、バーンインボード１においてレギュレータ回路部５をＩＣソケット２と１対１の関係で配置することにより、１つのレギュレータ回路部５で１つの半導体装置３のみに電力供給（電圧と電流の供給）がなされるため、１つの半導体装置３の消費電力に合わせたレギュレータ回路部５を構成することができる。
【０１０８】
その結果、バーンインボード１の複数の半導体装置３に対して安定した電力供給を行うことが可能になる。
【０１０９】
また、レギュレータ回路部５とＩＣソケット２とが１対１の関係で設けられているため、１つの半導体装置３が熱暴走を起こしても、その半導体装置３に対応した１つのレギュレータ回路部５しか影響を受けず、熱暴走を起こしていない別の半導体装置３に対しては安定して電力供給を行うことができ、継続して信頼性が高いバーンイン処理を行うことができる。
【０１１０】
また、バーンインボード１に対して立体構造で配置された実装基板２４にレギュレータ回路部５を実装するため、バーンインボード１そのものにはレギュレータ回路部５を配置するエリアが不要となり、複数のＩＣソケット２を最大限効率良く配置することができる。
【０１１１】
また、レギュレータ回路部５がＩＣソケット２の真裏の位置に配置されるため、半導体装置３とレギュレータ回路との距離を短くすることができ、ノイズの影響を受けにくくし、かつ電圧降下も少なくすることができる。その結果、応答特性の良い電源回路を構成することができる。
【０１１２】
また、半導体装置３から発せられた熱は、電源層９、グランド層１０からスルーホール配線２２，２３を介して放熱用の電源プレーン７および放熱用のグランドプレーン８に伝わり放熱がなされるため、半導体装置３の熱暴走を抑制することができる。
【０１１３】
また、実施の形態１と同様に、バーンインボード１に電源プレーン７およびグランドプレーン８を設けて半導体装置３の放熱を行っており、ボード製造工程の中で放熱対策を行っているため、フィン等を設ける放熱対策に比較してバーンインボード１および半導体装置３の製造コストを低減することができる。
【０１１４】
（実施の形態３）
図２２は実施の形態３のバーンインボードの構造の一例を示す平面図、図２３は図２２に示すバーンインボードの構造の一例を示す側面図、図２４は図２２に示すバーンインボードの構造の一例を示す裏面図、図２５は図２２に示すバーンインボードにおける電源系の回路接続図、図２６は図２２に示すバーンインボードの電源層の構造の一例を示す平面図である。
【０１１５】
本実施の形態３のバーンインボード１は、図２２および図２３に示すように、上面１ａ側には、実施の形態１，２と同様にマトリクス配置で合計２０個のＩＣソケット２が実装されている。一方、下面１ｂ側には、図２４に示すように、実装基板４とレギュレータ回路部５とが、第１方向１６と直行する第２方向２８に対して１列おきに実装された構造となっている。すなわち、合計２０個のＩＣソケット２に対して、半分の１０個のＩＣソケット２の裏面側のみにレギュレータ回路部５が実装された構造であり、ＩＣソケット２とレギュレータ回路部５の数の比率が２：１の関係となっている。つまり、１つのレギュレータ回路部５に対して２つの半導体装置３が接続されるようになっている。
【０１１６】
例えば、図２４中、第１方向１６に沿って並んだ図２２のＩＣソケット２の４つの列において、一番上側の列の５個に対してレギュレータ回路部５が実装され、その直ぐ下の列の５個はレギュレータ回路部５が実装されていない。また、次の列の５個は実装基板２４およびレギュレータ回路５が実装され、さらにその下の列５個は実装されていない。つまり、実装基板２４およびレギュレータ回路部５は、実装されている列と実装されていない列が交互に配置されている。
【０１１７】
また、図２６に示すように、電源層９においては、それぞれの裏面側に実装基板２４およびレギュレータ回路部５が実装されているＩＣソケット２と、それらの隣に配置された実装基板２４およびレギュレータ回路部５とも実装されていないＩＣソケット２の両者のＯＵＴ側電源プレーン１５は、共通になっている。同様に、別の実装基板２４およびレギュレータ回路部５が実装されているＩＣソケット２と、それらの隣の実装基板２４およびレギュレータ回路部５が実装されていないＩＣソケット２の両者のＯＵＴ側電源プレーン１５も共通になっている。
【０１１８】
なお、ＯＵＴ側電源プレーン１５は、十字型と長方形とが組み合わさった形に形成されており、裏面側に実装基板２４を有するＩＣソケット２のコネクタ２５が十字型のＯＵＴ側電源プレーン１５に実装された際、コネクタ２５の端子はＩＮ側電源プレーン１４とＯＵＴ側電源プレーン１５とに跨って実装され、これにより、両方のプレーン配線と電気的に接続される。
【０１１９】
また、全てのＩＣソケット２において、その裏面側に実装基板２４およびレギュレータ回路部５が実装されている所定の１つのＩＣソケット２と、上記ＩＣソケット２の隣の実装基板２４およびレギュレータ回路部５が実装されていない１つのＩＣソケット２の両者のＯＵＴ側電源プレーン１５が共通になっている。つまり、２つのＩＣソケット２に対して一対のＯＵＴ側電源プレーン１５がそれぞれに配置されている。なお、ＩＮ側電源プレーン１４は、全てのＩＣソケット２に共通に１つ配置されている。
【０１２０】
次に、実施の形態３のバーンインボード１の回路の動作を含む半導体装置の製造方法について説明する。
【０１２１】
図２５に示すように、バーンイン処理が実施されると、装置電源２０から出力された所望の電圧が全てのレギュレータ回路部５に同時に印加され、それぞれのレギュレータ回路部５は、それぞれに接続された２つの半導体装置３に対して、レギュレータ回路部５で設定された出力電圧を印加する。
【０１２２】
なお、半導体装置３の放熱については、実施の形態１や実施の形態２と同様である。すなわち、バーンインボード１の上面１ａや下面１ｂに設けられた複数の放熱用の電源プレーン７およびグランドプレーン８によって半導体装置３の放熱を行っている。その他、放熱に関する重複説明は省略する。
【０１２３】
本実施の形態３の半導体装置３の製造方法によれば、バーンインボード１においてレギュレータ回路部５をＩＣソケット２と１対２の関係で配置することにより、１つのレギュレータ回路部５で２つの半導体装置３に電力供給（電圧と電流の供給）がなされるため、この２つの半導体装置３に対して十分な電力を供給することができる。
【０１２４】
その結果、バーンインボード１の複数の半導体装置３に対して安定した電力供給を行うことが可能になる。
【０１２５】
また、本実施の形態３では、２つのＩＣソケット２に対して１つのレギュレータ回路部５を設けているため、実施の形態２のようにレギュレータ回路部５をＩＣソケット２に対して１対１の関係で設ける場合と比較して、設置するレギュレータ回路部５の数を半分にすることができ、バーンインボード１の価格の低減化を図ることができる。
【０１２６】
また、１つの半導体装置３が熱暴走を起こしたとしても、この半導体装置３と一対を成す１つのレギュレータ回路部５と１つの他の半導体装置３しか影響を受けず、共通に接続されていない別の半導体装置３に対しては安定して電力を供給することができ、継続して信頼性が高いバーンイン処理を行うことができる。
【０１２７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１２８】
例えば、上記実施の形態１，２，３では、半導体装置３がＢＧＡ型の半導体パッケージの場合を説明したが、半導体装置３は、リードフレームを用いて製造されるリードタイプの半導体パッケージであってもよいし、あるいは、半導体チップであってもよい。
【符号の説明】
【０１２９】
１  バーンインボード
２  ＩＣソケット（ソケット）
３  半導体装置
４  接続端子（入出力端子）
５  レギュレータ回路部
６  実装部品
７  電源プレーン（電極用プレーン配線）
８  グランドプレーン（グランド用プレーン配線）
９  電源層
１０  グランド層
１１  信号層
１２  表層（配線層）
１３  レジスト（絶縁膜）
１４  ＩＮ側電源プレーン（入力側の電源用プレーン配線）
１５  ＯＵＴ側電源プレーン（出力側の電源用プレーン配線）
２４  実装基板
【図１】
2016125886.tif 000003
【図２】
2016125886.tif 000004
【図３】
2016125886.tif 000005
【図４】
2016125886.tif 000006
【図５】
2016125886.tif 000007
【図６】
2016125886.tif 000008
【図７】
2016125886.tif 000009
【図８】
2016125886.tif 000010
【図９】
2016125886.tif 000011
【図１０】
2016125886.tif 000012
【図１１】
2016125886.tif 000013
【図１２】
2016125886.tif 000014
【図１３】
2016125886.tif 000015
【図１４】
2016125886.tif 000016
【図１５】
2016125886.tif 000017
【図１６】
2016125886.tif 000018
【図１７】
2016125886.tif 000019
【図１８】
2016125886.tif 000020
【図１９】
2016125886.tif 000021
【図２０】
2016125886.tif 000022
【図２１】
2016125886.tif 000023
【図２２】
2016125886.tif 000024
【図２３】
2016125886.tif 000025
【図２４】
2016125886.tif 000026
【図２５】
2016125886.tif 000027
【図２６】
2016125886.tif 000028