(57)【要約】【課題】短い応答時間で通信データの有無を検出することができる信号検出回路を得る。【解決手段】本開示の信号検出回路は、第１の容量素子を有し、第１の信号に基づいて第１の容量素子を充放電する第１の充放電回路と、第２の容量素子を有し、第１の信号に基づいて第２の容量素子を充放電する第２の充放電回路と、第１の容量素子における第１の電圧、および第２の容量素子における第２の電圧に基づいて検出信号を生成する信号生成部とを備える。【選択図】図２
2016174322.tif 000002
【特許請求の範囲】
【請求項１】
第１の容量素子を有し、第１の信号に基づいて前記第１の容量素子を充放電する第１の充放電回路と、
第２の容量素子を有し、前記第１の信号に基づいて前記第２の容量素子を充放電する第２の充放電回路と、
前記第１の容量素子における第１の電圧、および前記第２の容量素子における第２の電圧に基づいて検出信号を生成する信号生成部と
を備えた信号検出回路。
【請求項２】
前記第１の充放電回路は、
前記第１の信号に基づいて前記第１の電圧を第１の電圧方向に変化させる第１の素子と、
前記第１の電圧を前記第１の電圧方向と異なる第２の電圧方向に変化させる第２の素子と
をさらに有し、
前記第２の充放電回路は、
前記第１の信号に基づいて前記第２の電圧を第３の電圧方向に変化させる第３の素子と、
前記第１の電圧を前記第３の電圧方向と異なる第４の電圧方向に変化させる第４の素子と
をさらに有する
請求項１に記載の信号検出回路。
【請求項３】
前記第１の素子が前記第１の電圧を前記第１の電圧方向に変化させる期間は、前記第３の素子が前記第２の電圧を前記第３の電圧方向に変化させる期間と異なる
請求項２に記載の信号検出回路。
【請求項４】
前記第１の素子は、前記第１の信号に基づいてオンオフする第１のトランジスタであり、
前記第３の素子は、前記第１の信号に基づいてオンオフする、前記第１のトランジスタと異なる導電型の第２のトランジスタである
請求項２に記載の信号検出回路。
【請求項５】
前記第１の信号は、互いに反転した第２の信号および第３の信号を含み、
前記第１の素子は、前記第２の信号に基づいてオンオフする第１のトランジスタであり、
前記第３の素子は、前記第３の信号に基づいてオンオフする、前記第１のトランジスタと同じ導電型の第２のトランジスタである
請求項２に記載の信号検出回路。
【請求項６】
前記第２の素子および前記第４の素子は、電流源である。
請求項２に記載の信号検出回路。
【請求項７】
前記信号生成部は、前記第１の電圧が、所定の第１のしきい値電圧からみて前記第１の電圧方向の電圧であり、かつ、前記第２の電圧が、所定の第２のしきい値電圧からみて前記第３の電圧方向の電圧である場合に、前記検出信号をイネーブルにする
請求項２に記載の信号検出回路。
【請求項８】
前記信号生成部は、
前記第１の電圧を所定の第１のしきい値電圧と比較する第１の比較器と、
前記第２の電圧を所定の第２のしきい値電圧と比較する第２の比較器と
を有し、
前記第１の比較器の出力信号と、前記第２の出力信号とに基づいて、前記検出信号を生成する
請求項１に記載の信号検出回路。
【請求項９】
入力信号に基づいて前記第１の信号を生成するアンプを備えた
請求項１に記載の信号検出回路。
【請求項１０】
前記アンプは、ヒステリシスコンパレータである
請求項９に記載の信号検出回路。
【請求項１１】
データ信号を受信する受信部と、
前記データ信号に基づいて検出信号を生成する信号検出部と
を備え、
前記信号検出部は、
第１の容量素子を有し、前記データ信号に基づいて前記第１の容量素子を充放電する第１の充放電回路と、
第２の容量素子を有し、前記データ信号に基づいて前記第２の容量素子を充放電する第２の充放電回路と、
前記第１の容量素子における第１の電圧、および前記第２の容量素子における第２の電圧に基づいて検出信号を生成する信号生成部と
を有する
受信装置。
【請求項１２】
データ信号を送信する送信装置と、
前記データ信号を受信する受信部と、前記データ信号に基づいて検出信号を生成する信号検出部とを有する受信装置と
を備え、
前記信号検出部は、
第１の容量素子を有し、前記データ信号に基づいて前記第１の容量素子を充放電する第１の充放電回路と、
第２の容量素子を有し、前記データ信号に基づいて前記第２の容量素子を充放電する第２の充放電回路と、
前記第１の容量素子における第１の電圧、および前記第２の容量素子における第２の電圧に基づいて検出信号を生成する信号生成部と
を有する
通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、信号を検出する信号検出回路、そのような信号検出回路を備えた受信装置、およびそのような受信装置を備えた通信システムに関する。
【背景技術】
【０００２】
通信システムでは、しばしば、通信データの有無に応じて、受信装置の動作が制御される。また、通信システムには、中継装置が用いられる場合には、しばしば通信データの有無に応じて、中継装置内の受信部や送信部の動作が制御される。例えば、特許文献１，２には、通信データの有無を検出する信号検出回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１９８３９２号公報
【特許文献２】特開２００８−７９０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、信号検出回路では、短い応答時間で通信データの有無を検出することがのぞまれている。特に、広帯域の信号が入力された場合でも、短い応答時間で通信データの有無を検出することが期待されている。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、短い応答時間で通信データの有無を検出することができる、信号検出回路、受信装置、および通信システムを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の信号検出回路は、第１の充放電回路と、第２の充放電回路と、信号生成部とを備えている。第１の充放電回路は、第１の容量素子を有し、第１の信号に基づいて第１の容量素子を充放電するものである。第２の充放電回路は、第２の容量素子を有し、第１の信号に基づいて第２の容量素子を充放電するものである。信号生成部は、第１の容量素子における第１の電圧、および第２の容量素子における第２の電圧に基づいて検出信号を生成するものである。
【０００７】
本開示の受信装置は、受信部と、信号検出部とを備えている。受信部は、データ信号を受信するものである。信号検出部は、データ信号に基づいて検出信号を生成するものである。上記信号検出部は、第１の充放電回路と、第２の充放電回路と、信号生成部とを有している。第１の充放電回路は、第１の容量素子を有し、データ信号に基づいて第１の容量素子を充放電するものである。第２の充放電回路は、第２の容量素子を有し、データ信号に基づいて第２の容量素子を充放電するものである。信号生成部は、第１の容量素子における第１の電圧、および第２の容量素子における第２の電圧に基づいて検出信号を生成するものである。
【０００８】
本開示の通信システムは、送信装置と、受信装置とを備えている。送信装置は、データ信号を送信するものである。受信装置は、データ信号を受信する受信部と、データ信号に基づいて検出信号を生成する信号検出部とを有するものである。上記信号検出部は、第１の充放電回路と、第２の充放電回路と、信号生成部とを有している。第１の充放電回路は、第１の容量素子を有し、データ信号に基づいて第１の容量素子を充放電するものである。第２の充放電回路は、第２の容量素子を有し、データ信号に基づいて第２の容量素子を充放電するものである。信号生成部は、第１の容量素子における第１の電圧、および第２の容量素子における第２の電圧に基づいて検出信号を生成するものである。
【０００９】
本開示の信号検出回路、受信装置、および通信システムでは、第１の充放電回路において、第１の信号に基づいて第１の容量素子が充放電され、第２の充放電回路において、第１の信号に基づいて第２の容量素子が充放電される。そして、第１の容量素子における第１の電圧、および第２の容量素子における第２の電圧に基づいて、検出信号が生成される。
【発明の効果】
【００１０】
本開示の信号検出回路、受信装置、および通信システムによれば、第１の充放電回路において、第１の信号に基づいて第１の容量素子を充放電するとともに、第２の充放電回路において、第１の信号に基づいて第２の容量素子を充放電したので、短い応答時間で通信データの有無を検出することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【００１１】
【図１】本開示の一実施の形態に係る通信システムの一構成例を表すブロック図である。
【図２】図１に示した信号検出部の一構成例を表す回路図である。
【図３】図２に示した信号検出部の一動作例を表すタイミング波形図である。
【図４】比較例に係る信号検出部の一構成例を表す回路図である。
【図５】図４に示した信号検出部の一動作例を表すタイミング波形図である。
【図６】図２に示した信号検出部の一動作例を表す他のタイミング波形図である。
【図７】変形例に係る信号検出部の一構成例を表す回路図である。
【図８】図７に示した信号検出部の一動作例を表すタイミング波形図である。
【図９】他の変形例に係る信号検出部の一構成例を表す回路図である。
【図１０】図９に示した信号検出部の一動作例を表すタイミング波形図である。
【図１１】他の変形例に係る信号検出部の一構成例を表す回路図である。
【図１２】他の変形例に係る信号検出部の一構成例を表す回路図である。
【図１３】他の変形例に係る信号検出部の一構成例を表す回路図である。
【図１４】他の変形例に係る中継装置の一構成例を表すブロック図である。
【図１５】他の変形例に係る中継装置の一構成例を表すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。
【００１３】
＜実施の形態＞
［構成例］
（全体構成例）
図１は、一実施の形態に係る信号検出回路を備えた通信システム（通信システム１）の一構成例を表すものである。通信システム１は、シリアル信号を伝送する通信システムである。通信システム１は、送信装置１０と、受信装置２０とを備えている。
【００１４】
送信装置１０は、データ信号ＳＤを受信装置２０に対して送信するものである。送信装置１０は、制御部１１と、ＰＬＬ（Phase Locked Loop）１２と、シリアライザ１３と、ドライバ部１４とを有している。制御部１１は、所定の処理を行うことにより送信すべきデータ信号（パラレル信号）を生成し、このデータ信号をシリアライザ１３に供給するものである。また、制御部１１は、クロック信号をＰＬＬ１２に供給する機能をも有している。ＰＬＬ１２は、制御部１１から供給されたクロック信号に基づいて、逓倍動作を行うことにより、高い周波数のクロック信号を生成するものである。シリアライザ１３は、制御部１１から供給されたデータ信号およびＰＬＬ１２から供給されたクロック信号に基づいて、データ信号（パラレル信号）をシリアライズするものである。ドライバ部１４は、シリアライザ１３によりシリアライズされたデータ信号に基づいて、データ信号ＳＤを生成し、そのデータ信号ＳＤを受信装置２０に送信するものである。この例では、データ信号ＳＤは、後述するように、互いに反転した信号ＳＰおよび信号ＳＮにより構成される差動信号である。
【００１５】
受信装置２０は、送信装置１０から送信されたデータ信号ＳＤを受信するものである。受信装置２０は、送信装置１０と、いわゆるＤＣ結合されていてもよいし、ＡＣ結合されていてもよい。受信装置２０は、ＡＦＥ（Analog Front End）部２１と、ＣＤＲ（Clock Data Recovery）部２２と、デシリアライザ２３と、信号検出部３０と、制御部２５とを有している。
【００１６】
ＡＦＥ部２１は、データ信号ＳＤを受信するものである。ＣＤＲ部２２は、ＡＦＥ部２１から供給されたデータ信号に基づいて、データ信号Ｄ１を生成するとともに、そのデータ信号Ｄ１に同期したクロック信号Ｃ１を生成するものである。デシリアライザ２３は、データ信号Ｄ１およびクロック信号Ｃ１に基づいて、データ信号Ｄ１をデシリアライズすることによりデータ信号Ｄ２（パラレル信号）を生成するとともに、そのデータ信号Ｄ２に同期したクロック信号Ｃ２を生成するものである。ＡＦＥ部２１、ＣＤＲ部２２、およびデシリアライザ２３は、制御部２５から供給される制御信号により、オンオフされるようになっている。
【００１７】
信号検出部３０は、データ信号ＳＤにおける通信データの有無を検出し、その検出結果を検出信号ＤＥＴとして制御部２５に供給するものである。
【００１８】
制御部２５は、データ信号Ｄ２およびクロック信号Ｃ２に基づいて、所定の処理を行うものである。また、制御部２５は、検出信号ＤＥＴに基づいて、ＡＦＥ部２１、ＣＤＲ部２２、およびデシリアライザ２３に対して制御信号をそれぞれ供給し、これらの回路をオンオフする機能をも有している。具体的には、例えば、制御部２５は、信号検出部３０により通信データが検出された場合には、ＡＦＥ部２１、ＣＤＲ部２２、およびデシリアライザ２３をオン状態にする。また、制御部２５は、信号検出部３０により通信データが検出されなかった場合には、ＡＦＥ部２１、ＣＤＲ部２２、およびデシリアライザ２３をオフ状態にする。これにより、受信装置２０では、無信号時に誤動作が生じるおそれを低減することができるとともに、消費電力を低減することができるようになっている。
【００１９】
（信号検出部３０）
図２は、信号検出部３０の一構成例を表すものである。信号検出部３０は、ヒステリシスコンパレータ３１と、充放電回路３２，３３と、コンパレータ３４，３５と、反転論理積（ＮＡＮＤ）回路３６とを有している。
【００２０】
ヒステリシスコンパレータ３１は、データ信号ＳＤにおける信号ＳＰと信号ＳＮとを比較することにより、信号Ｓ１を生成するものである。ヒステリシスコンパレータ３１は、入出力特性がヒステリシス特性を有するものである。
【００２１】
充放電回路３２は、トランジスタ３２１と、定電流源３２２と、容量素子３２３とを有している。トランジスタ３２１は、この例では、ＮチャンネルＭＯＳ（Metal Oxide Semiconductor）型のトランジスタである。トランジスタ３２１のドレインには電源電圧ＶＤＤが供給され、ゲートには信号Ｓ１が供給され、ソースは、定電流源３２２の一端に接続されるとともに、容量素子３２３の一端に接続されている。定電流源３２２は、一端から他端に所定の電流を流すものであり、一端はトランジスタ３２１のソースに接続されるとともに容量素子３２３の一端に接続され、他端は接地されている。容量素子３２３の一端は、トランジスタ３２１のソースに接続されるとともに定電流源３２２の一端に接続され、他端には電源電圧ＶＤＤが供給されている。この構成により、充放電回路３２では、信号Ｓ１に基づいて、容量素子３２３が充放電され、容量素子３２３の一端における電圧Ｖ１が変化するようになっている。
【００２２】
コンパレータ３４は、正入力端子に供給された電圧Ｖ１と負入力端子に供給された電圧Ｖth1とを比較することにより信号Ｓcomp1を生成するものである。この電圧Ｖth1は、図示しない電圧生成部により供給されるようになっている。
【００２３】
充放電回路３３は、トランジスタ３３１と、定電流源３３２と、容量素子３３３とを有している。トランジスタ３３１は、この例では、ＰチャンネルＭＯＳ型のトランジスタである。トランジスタ３３１のソースは、定電流源３３２の一端に接続されるとともに容量素子３３３の一端に接続され、ゲートには信号Ｓ１が供給され、ドレインは接地されている。定電流源３３２は、他端から一端に所定の電流を流すものであり、他端には電源電圧ＶＤＤが供給され、一端はトランジスタ３３１のソースに接続されるとともに容量素子３３３の一端に接続されている。容量素子３３３の一端は、トランジスタ３３１のソースに接続されるとともに定電流源３３２の一端に接続され、他端は接地されている。この構成により、充放電回路３３では、信号Ｓ１に基づいて、容量素子３３３が充放電され、容量素子３３３の一端における電圧Ｖ２が変化するようになっている。
【００２４】
コンパレータ３５は、正入力端子に供給された電圧Ｖth2と負入力端子に供給された電圧Ｖ２とを比較することにより信号Ｓcomp2を生成するものである。この電圧Ｖth2は、図示しない電圧生成部により供給されるようになっている。
【００２５】
反転論理積回路３６は、コンパレータ３４の出力信号Ｓcomp1とコンパレータ３５の出力信号Ｓcomp2との反転論理積（ＮＡＮＤ）を求めることにより検出信号ＤＥＴを生成するものである。
【００２６】
この構成により、信号検出部３０は、データ信号ＳＤにおいて通信データを検出した場合には検出信号ＤＥＴを低レベルにし、通信データを検出しない場合には検出信号ＤＥＴを高レベルにするようになっている。
【００２７】
ここで、充放電回路３２は、本開示における「第１の充放電回路」の一具体例に対応する。容量素子３２３は、本開示における「第１の容量素子」の一具体例に対応する。トランジスタ３２１は、本開示における「第１の素子」の一具体例に対応する。定電流源３２２は、本開示における「第２の素子」の一具体例に対応する。電圧Ｖ１は、本開示における「第１の電圧」の一具体例に対応する。充放電回路３３は、本開示における「第２の充放電回路」の一具体例に対応する。容量素子３３３は、本開示における「第２の容量素子」の一具体例に対応する。トランジスタ３３１は、本開示における「第３の素子」の一具体例に対応する。定電流源３３２は、本開示における「第４の素子」の一具体例に対応する。電圧Ｖ２は、本開示における「第２の電圧」の一具体例に対応する。コンパレータ３４，３５、および反転論理積回路３６は、本開示における「信号生成部」の一具体例に対応する。信号Ｓ１は、本開示における「第１の信号」の一具体例に対応する。
【００２８】
［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。
【００２９】
（全体動作概要）
まず、図１を参照して、通信システム１の全体動作概要を説明する。送信装置１０において、制御部１１は、所定の処理を行うことにより送信すべきデータ信号（パラレル信号）を生成し、このデータ信号をシリアライザ１３に供給する。また、制御部１１は、クロック信号をＰＬＬ１２に供給する。ＰＬＬ１２は、制御部１１から供給されたクロック信号に基づいて、逓倍動作を行うことにより、高い周波数のクロック信号を生成する。シリアライザ１３は、制御部１１から供給されたデータ信号（パラレル信号）をシリアライズする。ドライバ部１４は、シリアライザ１３によりシリアライズされたデータ信号に基づいて、データ信号ＳＤを生成し、そのデータ信号ＳＤを受信装置２０に送信する。
【００３０】
受信装置２０において、ＡＦＥ部２１は、データ信号ＳＤを受信する。ＣＤＲ部２２は、ＡＦＥ部２１から出力されたデータ信号に基づいて、データ信号Ｄ１を生成するとともに、そのデータ信号Ｄ１に同期したクロック信号Ｃ１を生成する。デシリアライザ２３は、データ信号Ｄ１およびクロック信号Ｃ１に基づいて、データ信号Ｄ１をデシリアライズすることによりデータ信号Ｄ２（パラレル信号）を生成するとともに、そのデータ信号Ｄ２に同期したクロック信号Ｃ２を生成する。信号検出部３０は、データ信号ＳＤにおける通信データの有無を検出し、その検出結果を検出信号ＤＥＴとして制御部２５に供給する。制御部２５は、データ信号Ｄ２およびクロック信号Ｃ２に基づいて、所定の処理を行う。また、制御部２５は、検出信号ＤＥＴに基づいて、ＡＦＥ部２１、ＣＤＲ部２２、およびデシリアライザ２３に対して制御信号をそれぞれ供給し、これらの回路をオンオフする。
【００３１】
（信号検出部３０の詳細動作）
受信装置２０において、信号検出部３０は、データ信号ＳＤにおける通信データの有無を検出し、検出信号ＤＥＴを生成する。具体的には、まず、ヒステリシスコンパレータ３１は、信号ＳＰと信号ＳＮとを比較することにより信号Ｓ１を生成する。充放電回路３２は、信号Ｓ１に基づいて容量素子３２３を充放電する。コンパレータ３４は、容量素子３２３の一端における電圧Ｖ１と電圧Ｖth1とを比較することにより信号Ｓcomp1を生成する。充放電回路３３は、信号Ｓ１に基づいて容量素子３３３を充放電する。コンパレータ３５は、容量素子３３３の一端における電圧Ｖ２と電圧Ｖth2とを比較することにより信号Ｓcomp2を生成する。反転論理積回路３６は、信号Ｓcomp1と信号Ｓcomp2との反転論理積（ＮＡＮＤ）を求めることにより検出信号ＤＥＴを生成する。
【００３２】
図３は、信号検出部３０の一動作例を表すものであり、（Ａ）はデータ信号ＳＤの波形を示し、（Ｂ）は信号Ｓ１の波形を示し、（Ｃ）は電圧Ｖ１の波形を示し、（Ｄ）は電圧Ｖ２の波形を示し、（Ｅ）は信号Ｓcomp1の波形を示し、（Ｆ）は信号Ｓcomp2の波形を示し、（Ｇ）は検出信号ＤＥＴの波形を示す。この例では、受信装置２０は、送信装置１０とＤＣ結合している。
【００３３】
この例では、送信装置１０は、期間Ｐ１において通信データの送信を停止し、次の期間Ｐ２において、高い周波数成分を有する通信データを送信し、次の期間Ｐ３において低い周波数成分を有する通信データを送信し、次の期間Ｐ４において通信データの送信を停止する。このようなデータ信号ＳＤを受信したときの信号検出部３０の動作について、以下に説明する。
【００３４】
まず、送信装置１０は、期間Ｐ１において通信データの送信を停止する。この例では、データ信号ＳＤの信号ＳＰは低レベルに維持され、データ信号ＳＤの信号ＳＮは高レベルに維持される（図３（Ａ））。よって、ヒステリシスコンパレータ３１は、信号Ｓ１を低レベルにする（図３（Ｂ））。これにより、充放電回路３２のトランジスタ３２１はオフ状態になり、充放電回路３３のトランジスタ３３１はオン状態になる。充放電回路３２では、この例では、容量素子３２３は、定電流源３２２によりすでに十分に充電され、電圧Ｖ１がすでに電圧Ｖth1よりも低い電圧になっているため（図３（Ｃ））、コンパレータ３４は、信号Ｓcomp1を低レベルにする（図３（Ｅ））。充放電回路３３では、この例では、容量素子３３３は、トランジスタ３３１によりすでに十分に放電され、電圧Ｖ２がすでに電圧Ｖth2よりも低い電圧になっているため（図３（Ｄ））、コンパレータ３５は、信号Ｓcomp2を高レベルにする（図３（Ｆ））。このように、信号Ｓcomp1は低レベルであり、信号Ｓcomp2は高レベルであるため、反転論理積回路３６は、検出信号ＤＥＴを高レベルにする（図３（Ｇ））。
【００３５】
次に、送信装置１０は、期間Ｐ２において、高い周波数成分を有する通信データを送信する。このとき、信号ＳＰ，ＳＮは、短い時間間隔で、高レベルと低レベルとの間を遷移する（図３（Ａ））。ヒステリシスコンパレータ３１は、この信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１を遷移させる（図３（Ｂ））。具体的には、ヒステリシスコンパレータ３１は、タイミングｔ１において信号Ｓ１を低レベルから高レベルに遷移させ、タイミングｔ２において信号Ｓ１を高レベルから低レベルに遷移させ、タイミングｔ３において信号Ｓ１を低レベルから高レベルに遷移させ、タイミングｔ４において信号Ｓ１を高レベルから低レベルに遷移させ、タイミングｔ５において信号Ｓ１を低レベルから高レベルに遷移させ、タイミングｔ６において信号Ｓ１を高レベルから低レベルに遷移させ、タイミングｔ７において信号Ｓ１を低レベルから高レベルに遷移させる。その際、ヒステリシスコンパレータ３１は、ヒステリシス特性を有しているため、信号ＳＰと信号ＳＮとが交差するタイミングとはずれたタイミングで、信号Ｓ１を遷移させる。
【００３６】
充放電回路３３では、この信号Ｓ１に応じて、トランジスタ３３１がオンオフする。具体的には、トランジスタ３３１は、信号Ｓ１が低レベルである期間（タイミングｔ２〜ｔ３の期間、タイミングｔ４〜ｔ５の期間、タイミングｔ６〜ｔ７の期間）においてオン状態になり、信号Ｓ１が高レベルである期間においてオフ状態になる。トランジスタ３３１がオン状態になると、容量素子３３３が放電され、電圧Ｖ２が低下する（図３（Ｄ））。また、トランジスタ３３１がオフ状態になると、定電流源３３２により容量素子３３３が充電され、電圧Ｖ２が上昇する。この例では、トランジスタ３３１がオン状態である期間における電圧Ｖ２の低下量は、トランジスタ３３１がオフ状態である期間における電圧Ｖ２の上昇量と同程度である。これにより、期間Ｐ２において、充放電回路３３は、電圧Ｖ２を電圧Ｖth2よりも低い電圧に維持する。よって、コンパレータ３５は、信号Ｓcomp2を高レベルに維持する（図３（Ｆ））。
【００３７】
同様に、充放電回路３２では、信号Ｓ１に応じて、トランジスタ３２１がオンオフする。具体的には、トランジスタ３２１は、信号Ｓ１が高レベルである期間（タイミングｔ１〜ｔ２の期間、タイミングｔ３〜ｔ４の期間、タイミングｔ５〜ｔ６の期間）においてオン状態になり、信号Ｓ１が低レベルである期間においてオフ状態になる。トランジスタ３２１がオン状態になると、容量素子３２３が放電され、電圧Ｖ１が上昇する（図３（Ｃ））。また、トランジスタ３２１がオフ状態になると、定電流源３２２により容量素子３２３が充電され、電圧Ｖ１が低下する。このとき、定電流源３２２の電流値が小さいため、トランジスタ３２１がオン状態である期間における電圧Ｖ１の上昇量は、トランジスタ３２１がオフ状態である期間における電圧Ｖ１の低下量よりも大きい。よって、期間Ｐ２において、電圧Ｖ１は少しずつ上昇する。そして、タイミングｔＡにおいて、電圧Ｖ１が電圧Ｖth1を上回る。これにより、コンパレータ３４は、信号Ｓcomp1を低レベルから高レベルに遷移させる（図３（Ｅ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを高レベルから低レベルに遷移させる（図３（Ｇ））。すなわち、信号検出部３０は、タイミングｔＡにおいて、検出信号ＤＥＴをイネーブルにする。
【００３８】
次に、送信装置１０は、期間Ｐ３において、低い周波数成分を有する通信データを送信する。このとき、信号ＳＰ，ＳＮは、長い時間間隔で、高レベルと低レベルとの間を遷移する（図３（Ａ））。ヒステリシスコンパレータ３１は、この信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１を遷移させる（図３（Ｂ））。具体的には、ヒステリシスコンパレータ３１は、タイミングｔ８において信号Ｓ１を高レベルから低レベルに遷移させ、タイミングｔ９において信号Ｓ１を低レベルから高レベルに遷移させる。
【００３９】
充放電回路３２では、この信号Ｓ１に応じて、トランジスタ３２１がオンオフする。タイミングｔ７〜ｔ８の期間においてトランジスタ３２１がオン状態になると、容量素子３２３が放電され、電圧Ｖ１が上昇する（図３（Ｃ））。そして、タイミングｔ８〜ｔ９の期間においてトランジスタ３２１がオフ状態になると、定電流源３２２により容量素子３２３が充電され、電圧Ｖ１が低下する。この例では、トランジスタ３２１がオン状態である期間における電圧Ｖ１の上昇量は、トランジスタ３２１がオフ状態である期間における電圧Ｖ１の低下量と同程度である。これにより、期間Ｐ３において、充放電回路３２は、電圧Ｖ１を電圧Ｖth1よりも高い電圧に維持する。よって、コンパレータ３４は、信号Ｓcomp1を高レベルに維持する（図３（Ｅ））。
【００４０】
同様に、充放電回路３３では、信号Ｓ１に応じて、トランジスタ３３１がオンオフする。タイミングｔ７〜ｔ８の期間においてトランジスタ３３１がオフ状態になると、定電流源３３２により容量素子３３３が充電され、電圧Ｖ２が上昇する（図３（Ｄ））。そして、タイミングｔ８〜ｔ９の期間においてトランジスタ３３１がオン状態になると、容量素子３３３が放電され、電圧Ｖ２が低下する。この例では、トランジスタ３３１がオン状態である期間における電圧Ｖ２の低下量は、トランジスタ３３１がオフ状態である期間における電圧Ｖ２の上昇量と同程度である。これにより、期間Ｐ３において、充放電回路３３は、電圧Ｖ２を電圧Ｖth2よりも低い電圧に維持する。よって、コンパレータ３５は、信号Ｓcomp2を高レベルに維持する（図３（Ｆ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを低レベルに維持する（図３（Ｇ））。
【００４１】
次に、送信装置１０は、期間Ｐ４において通信データの送信を停止する。この例では、信号ＳＰは高レベルに維持され、信号ＳＮは低レベルに維持される（図３（Ａ））。よって、ヒステリシスコンパレータ３１は、信号Ｓ１を高レベルに維持する（図３（Ｂ））。これにより、充放電回路３２では、トランジスタ３２１はオン状態になり、電圧Ｖ１が電圧Ｖth1よりも高い電圧に維持される（図３（Ｃ））。よって、コンパレータ３４は、信号Ｓcomp1を高レベルに維持する（図３（Ｅ））。一方、充放電回路３３では、トランジスタ３３１はオフ状態になり、定電流源３３２により容量素子３３３が充電され、電圧Ｖ２が上昇する（図３（Ｄ））。そして、タイミングｔＢにおいて、電圧Ｖ２が電圧Ｖth2を上回る。これにより、コンパレータ３５は、信号Ｓcomp2を高レベルから低レベルに遷移させる（図３（Ｆ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを低レベルから高レベルに遷移させる（図３（Ｇ））。すなわち、信号検出部３０は、タイミングｔＢにおいて、検出信号ＤＥＴをディセーブルにする。
【００４２】
このように、信号検出部３０では、信号Ｓ１に基づいて容量素子３２３，３３３を充放電するようにしたので、通信データを受信してから、検出信号ＤＥＴをイネーブルにするまでの応答時間を短くすることができる。特に、信号検出部３０では、広帯域の信号が入力された場合でも、応答時間を短くすることができる。以下に、比較例と対比して、その効果を詳細に説明する。
【００４３】
図４は、比較例に係る信号検出部４０Ｒの一構成例を表すものである。信号検出部４０Ｒは、ヒステリシスコンパレータ３１と、反転回路４２と、論理積回路４３と、ダイオード４４と、抵抗素子４５と、容量素子４６と、反転回路４７とを有している。反転回路４２は、信号Ｓ１を論理反転するものである。論理積回路４３は、信号Ｓ１と反転回路４２の出力信号との論理積を求めることにより信号Ｒ２を生成するものである。反転回路４２および論理積回路４３は、信号Ｓ１の立ち上がりを検出する回路として機能するものである。ダイオード４４のアノードには信号Ｒ２が供給され、カソードは、抵抗素子４５の一端、容量素子４６の一端、および反転回路４７の入力端子に接続されている。抵抗素子４５の一端は、ダイオード４４のカソード、容量素子４６の一端、および反転回路４７の入力端子に接続され、他端は接地されている。容量素子４６の一端は、ダイオード４４のカソード、抵抗素子４５の一端、および反転回路４７の入力端子に接続され、他端は接地されている。反転回路４７は、容量素子４６の一端における電圧Ｖ３に基づいて、検出信号ＤＥＴを生成するものであり、入出力特性がシュミットトリガ特性（ヒステリシス特性）を有するものである。具体的には、反転回路４７では、入力電圧を低い電圧から高い電圧に徐々に変化させたときに、出力信号（検出信号ＤＥＴ）が高レベルから低レベルに遷移するような入力電圧の値（しきい値Ｖth3）が、入力電圧を高い電圧から低い電圧に徐々に変化させたときに、出力信号が低レベルから高レベルに遷移するような入力電圧の値（しきい値Ｖth4）よりも高くなるようになっている。
【００４４】
図５は、信号検出部４０Ｒの一動作例を表すものであり、（Ａ）はデータ信号ＳＤの波形を示し、（Ｂ）は信号Ｓ１の波形を示し、（Ｃ）は信号Ｒ２の波形を示し、（Ｄ）は電圧Ｖ３の波形を示し、（Ｅ）は検出信号ＤＥＴの波形を示す。
【００４５】
まず、送信装置１０は、期間Ｐ１において通信データの送信を停止する。このとき、この例では、信号ＳＰは低レベルに維持され、信号ＳＮは高レベルに維持される（図５（Ａ））。これにより、信号Ｓ１は低レベルに維持され（図５（Ｂ））、信号Ｒ２もまた低レベルに維持される（図５（Ｃ））。このとき、ダイオード４４はオフ状態となる。容量素子４６は、抵抗素子４５によりすでに十分に放電されており、電圧Ｖ３はしきい値Ｖth3よりも低い電圧になっている（図５（Ｄ））。これにより、反転回路４７は、検出信号ＤＥＴを高レベルにする（図５（Ｅ））。
【００４６】
次に、送信装置１０は、期間Ｐ３において、低い周波数成分を有する通信データを送信する。このとき、信号ＳＰ，ＳＮは、長い時間間隔で、高レベルと低レベルとの間を遷移する（図５（Ａ））。ヒステリシスコンパレータ３１は、この信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１を遷移させる（図５（Ｂ））。反転回路４２および論理積回路４３は、この信号Ｓ１に基づいて信号Ｒ２を生成する。このとき、反転回路４２および論理積回路４３は、信号Ｓ１の立ち上がりタイミングに応じて、パルスＰＵを生成する（図５（Ｃ））。このパルスＰＵの幅は、反転回路４２における遅延時間に対応している。そして、ダイオード４４は、パルスＰＵのパルス期間においてオン状態になり、容量素子４６を充電する。これにより、電圧Ｖ３は、パルスＰＵのパルス期間において上昇し、それ以外の期間において低下する（図５（Ｄ））。この例では、パルスＰＵのパルス期間における電圧Ｖ３の上昇量と、それ以外の期間における電圧Ｖ３の低下量は同程度である。これにより、期間Ｐ３において、電圧Ｖ３は、しきい値電圧Ｖth3よりも低い電圧に維持される。よって、反転回路４７は、検出信号ＤＥＴを高レベルに維持する（図５（Ｅ））。
【００４７】
次に、送信装置１０は、期間Ｐ２において、高い周波数成分を有する通信データを送信する。このとき、信号ＳＰ，ＳＮは、短い時間間隔で、高レベルと低レベルとの間を遷移する（図５（Ａ））。ヒステリシスコンパレータ３１は、この信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１を遷移させる（図５（Ｂ））。反転回路４２および論理積回路４３は、この信号Ｓ１に基づいて、パルスＰＵを含む信号Ｒ２を生成する（図５（Ｃ））。そして、電圧Ｖ３は、パルスＰＵのパルス期間において上昇し、それ以外の期間において低下する（図５（Ｄ））。このとき、パルスＰＵの間隔が狭いため、電圧Ｖ３の上昇量は、電圧Ｖ３の低下量よりも大きい。よって、期間Ｐ２において、電圧Ｖ３は少しずつ上昇する。そして、タイミングｔＡにおいて、電圧Ｖ３がしきい値電圧Ｖth3を上回る。これにより、反転回路４７は、検出信号ＤＥＴを高レベルから低レベルに遷移させる（図５（Ｅ））。すなわち、信号検出部４０Ｒは、タイミングｔＡにおいて、検出信号ＤＥＴをイネーブルにする。
【００４８】
このように、比較例に係る信号検出部４０Ｒでは、信号Ｓ１に基づいてパルスＰＵを有する信号Ｒ２を生成し、パルスＰＵのパルス期間において容量素子４６を充電するようにした。これにより、容量素子４６を充電する期間が短いため、通信データを受信してから、検出信号ＤＥＴをイネーブルにするまでの応答時間が長くなってしまう。特に、期間Ｐ３のように、低い周波数成分を有する通信データを受信する場合には、パルスＰＵの間隔が長くなるため、容量素子４６を放電する期間が長くなってしまう。その結果、信号検出部４０Ｒでは、通信データを受信しても、検出信号ＤＥＴがイネーブルにならないおそれがある。
【００４９】
一方、本実施の形態に係る信号検出部３０では、信号Ｓ１に基づいて、容量素子３２３，３３３を充放電するようにした。これにより、トランジスタ３２１，３３１をオンする期間を長くすることができるため、通信データを受信してから、検出信号ＤＥＴをイネーブルにするまでの応答時間を短くすることができる。特に、期間Ｐ３のように、低い周波数成分を有する通信データを受信する場合には、その通信データに応じて、トランジスタ３２１，３３１をオンする期間が長くなるため、通信データを受信した後に検出信号ＤＥＴをイネーブルにしやすくすることができる。
【００５０】
また、信号検出部３０では、充放電回路３２，３３を用いるようにしたので、送信装置１０と受信装置２０とを、ＡＣ結合およびＤＣ結合のどちらを用いても接続することができる。すなわち、例えば、特許文献２に記載のスケルチ検出回路では、入力信号（データ信号ＳＤ）のピーク値を検出するピーク検出回路を設け、そのピーク値に基づいてスケルチ信号を生成するように構成している。ＤＣ結合では、図３の期間Ｐ１に示したように、通信データが送信されていない場合でも、データ信号ＳＤは所定の振幅を有する。よって、上記スケルチ検出回路は、通信データが送信されていない場合に、通信データを受信しているとの誤判定をするおそれがある。一方、信号検出部３０では、ピーク検出回路ではなく、充放電回路３２，３３を用いたので、ＤＣ結合でも、通信データが送信されていないことを検出することができる。
【００５１】
また、信号検出部３０では、信号Ｓ１に基づいて容量素子３２３，３３３を充放電し、その容量素子３２３，３３３の一端の電圧Ｖ１，Ｖ２に基づいて検出信号ＤＥＴを生成するようにしたので、通信データを伝送していない期間にノイズやグリッジが生じても、誤動作が生ずるおそれを低減することができる。すなわち、例えば、特許文献２に記載のスケルチ検出回路では、通信データが送信されていない場合において、データ信号ＳＤにノイズやグリッジが生じた場合には、ピーク検出回路が大きいピーク値を検出してしまい、通信データを受信しているとの誤判定をするおそれがある。一方、本実施の形態に係る信号検出部３０では、以下に示すように、このような差動ノイズが生じた場合でも、誤動作が生じにくい。
【００５２】
図６は、期間Ｐ１においてノイズが生じた場合における信号検出部３０の一動作例を表すものである。この例では、通信データが送信されていない期間Ｐ１において、データ信号ＳＤに差動ノイズＷ１が生じている。このとき、ヒステリシスコンパレータ３１は、信号ＳＰ，ＳＮの遷移に応じて、パルスを生成する（図６（Ｂ））。充放電回路３２，３３は、このようなパルスを含む信号Ｓ１に基づいて容量素子３２３，３３３を充放電する。このとき、パルス幅は狭いので、電圧Ｖ１，Ｖ２は大きく変化しない。すなわち、充放電回路３２，３３はローパスフィルタとして機能する。よって、電圧Ｖ１は、電圧Ｖth1よりも低い電圧に維持され、電圧Ｖ２は、電圧Ｖth2よりも低い電圧に維持される。その結果、反転論理積回路３６は、検出信号ＤＥＴを、高レベル（ディセーブル）に維持する。
【００５３】
このように、信号検出部３０では、信号Ｓ１に基づいて容量素子３２３，３３３を充放電し、その容量素子３２３，３３３の一端の電圧Ｖ１，Ｖ２に基づいて検出信号ＤＥＴを生成するようにした。これにより、ノイズやグリッジが生じても、電圧Ｖ１，Ｖ２の変化量を抑えることができるため、誤動作が生ずるおそれを低減することができる。
【００５４】
［効果］
以上のように本実施の形態では、信号Ｓ１に基づいて容量素子３２３，３３３を充放電するようにしたので、通信データを受信してから、検出信号ＤＥＴをイネーブルにするまでの応答時間を短くすることができる。特に、広帯域の信号が入力された場合でも、応答時間を短くすることができる。
【００５５】
本実施の形態では、充放電回路を用いるようにしたので、送信装置と受信装置とを、ＡＣ結合およびＤＣ結合のどちらを用いても接続することができる。
【００５６】
本実施の形態では、信号Ｓ１に基づいて容量素子３２３，３３３を充放電し、その容量素子３２３，３３３の一端の電圧Ｖ１，Ｖ２に基づいて検出信号を生成するようにしたので、ノイズやグリッジが生じても、誤動作が生ずるおそれを低減することができる。
【００５７】
［変形例１］
上記実施の形態では、充放電回路３３におけるトランジスタ３３１をＰチャンネルのＭＯＳトランジスタにしたが、これに限定されるものではない。以下に、本変形例に係る信号検出部６０Ａについて詳細に説明する。
【００５８】
図７は、信号検出部６０Ａの一構成例を表すものである。信号検出部６０Ａは、ヒステリシスコンパレータ６１と、充放電回路６３と、コンパレータ６５とを有している。
【００５９】
ヒステリシスコンパレータ６１は、データ信号ＳＤにおける信号ＳＰと信号ＳＮとを比較することにより、互いに反転した信号Ｓ１Ｐ，Ｓ１Ｎを生成するものである。そして、ヒステリシスコンパレータ６１は、信号Ｓ１Ｐを充放電回路３２に供給するとともに、信号Ｓ１Ｎを充放電回路６３に供給するようになっている。ヒステリシスコンパレータ６１は、上記実施の形態に係るヒステリシスコンパレータ３１と同様に、入出力特性がヒステリシス特性を有するものである。
【００６０】
充放電回路６３は、トランジスタ６３１と、定電流源６３２と、容量素子６３３とを有している。トランジスタ６３１は、この例では、ＮチャンネルＭＯＳ型のトランジスタである。トランジスタ６３１のドレインには電源電圧ＶＤＤが供給され、ゲートには信号Ｓ１Ｎが供給され、ソースは、定電流源６３２の一端に接続されるとともに、容量素子６３３の一端に接続されている。定電流源６３２は、一端から他端に所定の電流を流すものであり、一端はトランジスタ６３１のソースに接続されるとともに容量素子６３３の一端に接続され、他端は接地されている。容量素子６３３の一端は、トランジスタ６３１のソースに接続されるとともに定電流源６３２の一端に接続され、他端には電源電圧ＶＤＤが供給されている。この構成により、充放電回路６３では、信号Ｓ１Ｎに基づいて、容量素子６３３が充放電され、容量素子６３３の一端における電圧Ｖ２が変化するようになっている。
【００６１】
コンパレータ６５は、正入力端子に供給された電圧Ｖ２と負入力端子に供給された電圧Ｖth2とを比較することにより信号Ｓcomp2を生成するものである。
【００６２】
図８は、信号検出部６０Ａの一動作例を表すものであり、（Ａ）はデータ信号ＳＤの波形を示し、（Ｂ）は信号Ｓ１Ｐの波形を示し、（Ｃ）は信号Ｓ１Ｎの波形を示し、（Ｄ）は電圧Ｖ１の波形を示し、（Ｅ）は電圧Ｖ２の波形を示し、（Ｆ）は信号Ｓcomp1の波形を示し、（Ｇ）は信号Ｓcomp2の波形を示し、（Ｈ）は検出信号ＤＥＴの波形を示す。
【００６３】
まず、送信装置１０は、期間Ｐ１において通信データの送信を停止する。この例では、データ信号ＳＤの信号ＳＰは低レベルに維持され、データ信号ＳＤの信号ＳＮは高レベルに維持される（図８（Ａ））。よって、ヒステリシスコンパレータ６１は、信号Ｓ１Ｐを低レベルにするとともに信号Ｓ１Ｎを高レベルにする（図８（Ｂ），（Ｃ））。これにより、充放電回路３２のトランジスタ３２１はオフ状態になり、充放電回路６３のトランジスタ６３１はオン状態になる。充放電回路３２では、この例では、容量素子３２３は、定電流源３２２によりすでに十分に充電され、電圧Ｖ１がすでに電圧Ｖth1よりも低い電圧になっているため（図１０（Ｄ））、コンパレータ３４は、信号Ｓcomp1を低レベルにする（図１０（Ｆ））。充放電回路６３では、この例では、容量素子６３３は、トランジスタ６３１によりすでに十分に放電され、電圧Ｖ２がすでに電圧Ｖth2よりも高い電圧になっているため（図８（Ｅ））、コンパレータ６５は、信号Ｓcomp2を高レベルにする（図８（Ｇ））。このように、信号Ｓcomp1は低レベルであり、信号Ｓcomp2は高レベルであるため、反転論理積回路３６は、検出信号ＤＥＴを高レベル（ディセーブル）にする（図８（Ｈ））。
【００６４】
次に、送信装置１０は、期間Ｐ２において、高い周波数成分を有する通信データを送信する。ヒステリシスコンパレータ６１は、信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１Ｐ，Ｓ１Ｎを遷移させる（図８（Ｂ），（Ｃ））。
【００６５】
充放電回路６３では、信号Ｓ１Ｎに応じて、トランジスタ６３１がオンオフする。具体的には、トランジスタ６３１は、信号Ｓ１Ｎが高レベルである期間においてオン状態になり、信号Ｓ１Ｎが低レベルである期間においてオフ状態になる。トランジスタ６３１がオン状態になると、容量素子６３３が放電され、電圧Ｖ２が上昇する（図８（Ｅ））。また、トランジスタ６３１がオフ状態になると、定電流源６３２により容量素子６３３が充電され、電圧Ｖ２が低下する。この例では、トランジスタ６３１がオン状態である期間における電圧Ｖ２の上昇量は、トランジスタ６３１がオフ状態である期間における電圧Ｖ２の低下量と同程度である。これにより、期間Ｐ２において、充放電回路６３は、電圧Ｖ２を電圧Ｖth2よりも高い電圧に維持する。よって、コンパレータ６５は、信号Ｓcomp2を高レベルに維持する（図８（Ｇ））。
【００６６】
同様に、充放電回路３２では、信号Ｓ１Ｐに応じて、トランジスタ３２１がオンオフする。具体的には、トランジスタ３２１は、信号Ｓ１Ｐが高レベルである期間においてオン状態になり、信号Ｓ１Ｐが低レベルである期間においてオフ状態になる。トランジスタ３２１がオン状態になると、容量素子３２３が放電され、電圧Ｖ１が上昇する（図８（Ｄ））。また、トランジスタ３２１がオフ状態になると、定電流源３２２により容量素子３２３が充電され、電圧Ｖ１が低下する。このとき、定電流源３２２の電流値が小さいため、トランジスタ３２１がオン状態である期間における電圧Ｖ１の上昇量は、トランジスタ３２１がオフ状態である期間における電圧Ｖ１の低下量よりも大きい。よって、期間Ｐ２において、電圧Ｖ１は少しずつ上昇する。そして、タイミングｔＡにおいて、電圧Ｖ１が電圧Ｖth1を上回る。これにより、コンパレータ３４は、信号Ｓcomp1を低レベルから高レベルに遷移させる（図８（Ｆ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを高レベルから低レベル（イネーブル）に遷移させる（図８（Ｈ））。
【００６７】
次に、送信装置１０は、期間Ｐ３において、低い周波数成分を有する通信データを送信する。ヒステリシスコンパレータ３１は、信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１Ｐ，Ｓ１Ｎを遷移させる（図８（Ｂ），（Ｃ））。充放電回路３２では、信号Ｓ１Ｐに応じて、トランジスタ３２１がオンオフする。この例では、トランジスタ３２１がオン状態である期間における電圧Ｖ１の上昇量は、トランジスタ３２１がオフ状態である期間における電圧Ｖ１の低下量と同程度である。これにより、期間Ｐ３において、充放電回路３２は、電圧Ｖ１を電圧Ｖth1よりも高い電圧に維持する（図８（Ｄ））。よって、コンパレータ３４は、信号Ｓcomp1を高レベルに維持する（図８（Ｆ））。同様に、充放電回路６３では、信号Ｓ１Ｎに応じて、トランジスタ６３１がオンオフする。この例では、トランジスタ６３１がオン状態である期間における電圧Ｖ２の上昇量は、トランジスタ６３１がオフ状態である期間における電圧Ｖ２の低下量と同程度である。これにより、期間Ｐ３において、充放電回路６３は、電圧Ｖ２を電圧Ｖth2よりも高い電圧に維持する（図８（Ｅ））。よって、コンパレータ６５は、信号Ｓcomp2を高レベルに維持する（図８（Ｇ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを低レベル（イネーブル）に維持する（図８（Ｈ））。
【００６８】
次に、送信装置１０は、期間Ｐ４において通信データの送信を停止する。この例では、信号ＳＰは高レベルに維持され、信号ＳＮは低レベルに維持される（図８（Ａ））。よって、ヒステリシスコンパレータ６１は、信号Ｓ１Ｐを高レベルに維持するとともに、信号Ｓ１Ｎを低レベルに維持する（図８（Ｂ），（Ｃ））。これにより、充放電回路３２では、トランジスタ３２１はオン状態になり、電圧Ｖ１が電圧Ｖth1よりも高い電圧に維持される（図８（Ｄ））。よって、コンパレータ３４は、信号Ｓcomp1を高レベルに維持する（図８（Ｆ））。一方、充放電回路６３では、トランジスタ６３１はオフ状態になり、定電流源６３２により容量素子６３３が充電され、電圧Ｖ２が低下する（図８（Ｅ））。そして、タイミングｔＢにおいて、電圧Ｖ２が電圧Ｖth2を下回る。これにより、コンパレータ６５は、信号Ｓcomp2を高レベルから低レベルに遷移させる（図８（Ｇ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを低レベルから高レベル（ディセーブル）に遷移させる（図８（Ｈ））。
【００６９】
このように構成しても、上記実施の形態の場合と同様の効果を得ることができるである。
【００７０】
［変形例２］
上記実施の形態では、充放電回路３２におけるトランジスタ３２１をＮチャンネルのＭＯＳトランジスタにしたが、これに限定されるものではない。以下に、本変形例に係る信号検出部６０Ｂについて詳細に説明する。
【００７１】
図９は、信号検出部６０Ｂの一構成例を表すものである。信号検出部６０Ｂは、ヒステリシスコンパレータ６１と、充放電回路６２と、コンパレータ６４とを有している。
【００７２】
ヒステリシスコンパレータ６１は、データ信号ＳＤにおける信号ＳＰと信号ＳＮとを比較することにより、互いに反転した信号Ｓ１Ｐ，Ｓ１Ｎを生成するものである。そして、ヒステリシスコンパレータ６１は、信号Ｓ１Ｐを充放電回路６２に供給するとともに、信号Ｓ１Ｎを充放電回路３３に供給するようになっている。ヒステリシスコンパレータ６１は、上記実施の形態に係るヒステリシスコンパレータ３１と同様に、入出力特性がヒステリシス特性を有するものである。
【００７３】
充放電回路６２は、トランジスタ６２１と、定電流源６２２と、容量素子６２３とを有している。トランジスタ６２１は、この例では、ＰチャンネルＭＯＳ型のトランジスタである。トランジスタ６２１のソースは、定電流源６２２の一端に接続されるとともに容量素子６２３の一端に接続され、ゲートには信号Ｓ１Ｐが供給され、ドレインは接地されている。定電流源６２２は、他端から一端に所定の電流を流すものであり、他端には電源電圧ＶＤＤが供給され、一端はトランジスタ６２１のソースに接続されるとともに容量素子６２３の一端に接続されている。容量素子６２３の一端は、トランジスタ６２１のソースに接続されるとともに定電流源６２２の一端に接続され、他端は接地されている。この構成により、充放電回路６２では、信号Ｓ１Ｐに基づいて、容量素子６２３が充放電され、容量素子６２３の一端における電圧Ｖ１が変化するようになっている。
【００７４】
コンパレータ６４は、正入力端子に供給された電圧Ｖth1と負入力端子に供給された電圧Ｖ１とを比較することにより信号Ｓcomp1を生成するものである。
【００７５】
図１０は、信号検出部６０Ｂの一動作例を表すものであり、（Ａ）はデータ信号ＳＤの波形を示し、（Ｂ）は信号Ｓ１Ｐの波形を示し、（Ｃ）は信号Ｓ１Ｎの波形を示し、（Ｄ）は電圧Ｖ１の波形を示し、（Ｅ）は電圧Ｖ２の波形を示し、（Ｆ）は信号Ｓcomp1の波形を示し、（Ｇ）は信号Ｓcomp2の波形を示し、（Ｈ）は検出信号ＤＥＴの波形を示す。
【００７６】
まず、送信装置１０は、期間Ｐ１において通信データの送信を停止する。この例では、データ信号ＳＤの信号ＳＰは低レベルに維持され、データ信号ＳＤの信号ＳＮは高レベルに維持される（図１０（Ａ））。よって、ヒステリシスコンパレータ６１は、信号Ｓ１Ｐを低レベルにするとともに信号Ｓ１Ｎを高レベルにする（図１０（Ｂ），（Ｃ））。これにより、充放電回路６２のトランジスタ６２１はオン状態になり、充放電回路３３のトランジスタ３３１はオフ状態になる。充放電回路６２では、この例では、容量素子６２３は、トランジスタ６２１によりすでに十分に放電され、電圧Ｖ１がすでに電圧Ｖth1よりも低い電圧になっているため（図１０（Ｄ））、コンパレータ６４は、信号Ｓcomp1を高レベルにする（図１０（Ｆ））。充放電回路３３では、この例では、容量素子３３３は、定電流源３３２によりすでに十分に充電され、電圧Ｖ２がすでに電圧Ｖth2よりも高い電圧になっているため（図１０（Ｅ））、コンパレータ３５は、信号Ｓcomp2を低レベルにする（図１０（Ｇ））。このように、信号Ｓcomp1は高レベルであり、信号Ｓcomp2は低レベルであるため、反転論理積回路３６は、検出信号ＤＥＴを高レベル（ディセーブル）にする（図１０（Ｈ））。
【００７７】
次に、送信装置１０は、期間Ｐ２において、高い周波数成分を有する通信データを送信する。ヒステリシスコンパレータ６１は、信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１Ｐ，Ｓ１Ｎを遷移させる（図１０（Ｂ），（Ｃ））。
【００７８】
充放電回路６２では、信号Ｓ１Ｐに応じて、トランジスタ６２１がオンオフする。具体的には、トランジスタ６２１は、信号Ｓ１Ｐが低レベルである期間においてオン状態になり、信号Ｓ１Ｐが高レベルである期間においてオフ状態になる。トランジスタ６２１がオン状態になると、容量素子６２３が放電され、電圧Ｖ１が低下する（図１０（Ｄ））。また、トランジスタ６２１がオフ状態になると、定電流源６２２により容量素子６２３が充電され、電圧Ｖ１が上昇する。この例では、トランジスタ６２１がオン状態である期間における電圧Ｖ１の低下量は、トランジスタ６２１がオフ状態である期間における電圧Ｖ１の上昇量と同程度である。これにより、期間Ｐ２において、充放電回路６２は、電圧Ｖ１を電圧Ｖth1よりも低い電圧に維持する。よって、コンパレータ６４は、信号Ｓcomp1を高レベルに維持する（図１０（Ｆ））。
【００７９】
同様に、充放電回路３３では、信号Ｓ１Ｎに応じて、トランジスタ３３１がオンオフする。具体的には、トランジスタ３３１は、信号Ｓ１Ｎが低レベルである期間においてオン状態になり、信号Ｓ１Ｎが高レベルである期間においてオフ状態になる。トランジスタ３３１がオン状態になると、容量素子３３３が放電され、電圧Ｖ２が低下する（図１０（Ｅ））。また、トランジスタ３３１がオフ状態になると、定電流源３３２により容量素子３３３が充電され、電圧Ｖ２が上昇する。このとき、定電流源３３２の電流値が小さいため、トランジスタ３３１がオン状態である期間における電圧Ｖ２の低下量は、トランジスタ３３１がオフ状態である期間における電圧Ｖ２の上昇量よりも大きい。よって、期間Ｐ２において、電圧Ｖ２は少しずつ低下する。そして、タイミングｔＡにおいて、電圧Ｖ２が電圧Ｖth2を下回る。これにより、コンパレータ３５は、信号Ｓcomp2を低レベルから高レベルに遷移させる（図１０（Ｇ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを高レベルから低レベル（イネーブル）に遷移させる（図１０（Ｈ））。
【００８０】
次に、送信装置１０は、期間Ｐ３において、低い周波数成分を有する通信データを送信する。ヒステリシスコンパレータ６１は、信号ＳＰ，ＳＮの遷移に応じて、信号Ｓ１Ｐ，Ｓ１Ｎを遷移させる（図１０（Ｂ），（Ｃ））。充放電回路６２では、信号Ｓ１Ｐに応じて、トランジスタ６２１がオンオフする。この例では、トランジスタ６２１がオン状態である期間における電圧Ｖ１の低下量は、トランジスタ６２１がオフ状態である期間における電圧Ｖ１の上昇量と同程度である。これにより、期間Ｐ３において、充放電回路６２は、電圧Ｖ１を電圧Ｖth1よりも低い電圧に維持する（図１０（Ｄ））。よって、コンパレータ６４は、信号Ｓcomp1を高レベルに維持する（図１０（Ｆ））。同様に、充放電回路３３では、信号Ｓ１Ｎに応じて、トランジスタ３３１がオンオフする。この例では、トランジスタ３３１がオン状態である期間における電圧Ｖ２の低下量は、トランジスタ３３１がオフ状態である期間における電圧Ｖ２の上昇量と同程度である。これにより、期間Ｐ３において、充放電回路３３は、電圧Ｖ２を電圧Ｖth2よりも低い電圧に維持する。よって、コンパレータ３５は、信号Ｓcomp2を高レベルに維持する（図１０（Ｇ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを低レベル（イネーブル）に維持する（図１０（Ｈ））。
【００８１】
次に、送信装置１０は、期間Ｐ４において通信データの送信を停止する。この例では、信号ＳＰは高レベルに維持され、信号ＳＮは低レベルに維持される（図１０（Ａ））。よって、ヒステリシスコンパレータ６１は、信号Ｓ１Ｐを高レベルに維持するとともに、信号Ｓ１Ｎを低レベルに維持する（図１０（Ｂ），（Ｃ））。これにより、充放電回路３３では、トランジスタ３３１はオン状態になり、電圧Ｖ２が電圧Ｖth2よりも低い電圧に維持される（図１０（Ｅ））。よって、コンパレータ３５は、信号Ｓcomp2を高レベルに維持する（図１０（Ｇ））。一方、充放電回路６２では、トランジスタ６２１はオフ状態になり、定電流源６２２により容量素子６２３が充電され、電圧Ｖ１が上昇する（図１０（Ｄ））。そして、タイミングｔＢにおいて、電圧Ｖ１が電圧Ｖth1を上回る。これにより、コンパレータ６４は、信号Ｓcomp1を高レベルから低レベルに遷移させる（図１０（Ｆ））。その結果、反転論理積回路３６は、検出信号ＤＥＴを低レベルから高レベル（ディセーブル）に遷移させる（図１０（Ｈ））。
【００８２】
このように構成しても、上記実施の形態の場合と同様の効果を得ることができるである。
【００８３】
［変形例３］
上記実施の形態では、充放電回路３２において、容量素子３２３をトランジスタ３２１と並列に接続するとともに、充放電回路３３において、容量素子３３３をトランジスタ３３１と並列に接続したが、これに限定されるものではない。例えば、図１１に示す信号検出部３０Ｃのように、充放電回路３２Ｃにおいて、容量素子３２３を定電流源３２２と並列に接続してもよいし、充放電回路３３Ｃにおいて、容量素子３３３を定電流源３３２と並列に接続してもよい。
【００８４】
［変形例４］
上記実施の形態では、充放電回路３２に定電流源３２２を設けるとともに、充放電回路３３に定電流源３３２を設けたが、これに限定されるものではない。例えば、図１２に示す信号検出部３０Ｄのように、充放電回路３２Ｄに抵抗素子３２４を設けてもよいし、充放電回路３３Ｄに抵抗素子３３４を設けてもよい。この例では、抵抗素子３２４の一端は、トランジスタ３２１のソースおよび容量素子３２３の一端に接続され、他端は接地されている。また、抵抗素子３３４の一端は、トランジスタ３３１のソースおよび容量素子３３３の一端に接続され、他端には電源電圧ＶＤＤが印加されている。
【００８５】
［変形例５］
上記実施の形態では、充放電回路３２にトランジスタ３２１を設けるとともに、充放電回路３３にトランジスタ３３１を設けたが、これに限定されるものではない。例えば、図１３に示す信号検出部３０Ｅのように、充放電回路３２Ｅにダイオード３２５を設けてもよいし、充放電回路３３Ｅにダイオード３３５を設けてもよい。この例では、ダイオード３２５のアノードはヒステリシスコンパレータ３１の出力端子に接続され、カソードは、定電流源３２２の一端および容量素子３２３の一端に接続されている。また、ダイオード３３５のアノードは、定電流源３３２の一端および容量素子３３３の一端に接続され、カソードはヒステリシスコンパレータ３１の出力端子に接続されている。
【００８６】
［変形例６］
上記実施の形態では、信号処理部３０を受信装置２０に適用したが、これに限定されるものではない。例えば、図１４に示す中継装置２に適用してもよい。中継装置２は、ＡＦＥ部２１と、ＣＤＲ部２２と、デシリアライザ２３と、信号検出部３０と、制御部８１と、ＰＬＬ８２と、シリアライザ８３と、ドライバ部８４とを有している。ＡＦＥ部２１、ＣＤＲ部２２、デシリアライザ２３、および信号検出部３０は、中継装置２の受信部を構成する。ＰＬＬ８２、シリアライザ８３、およびドライバ部８４は、中継装置２の送信部を構成する。制御部８１は、信号検出部３０から供給された検出信号ＤＥＴに基づいて、ＡＦＥ部２１、ＣＤＲ部２２、デシリアライザ２３、ＰＬＬ８２、シリアライザ８３、およびドライバ部８４に対して制御信号をそれぞれ供給し、これらの回路をオンオフする機能を有している。また、例えば、図１５に示す中継装置３に適用してもよい。中継装置３は、ＡＦＥ部２１と、ドライバ部８４と、信号検出部３０とを有している。信号検出部３０は、検出信号ＤＥＴをＡＦＥ部２１およびドライバ部８４に供給することにより、これらの回路をオンオフする。
【００８７】
以上、実施の形態およびいくつかの変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【００８８】
例えば、上記の各実施の形態では、電気信号を用いてデータ信号を伝送したが、これに限定されるものではなく、これに代えて、例えば、光信号や、ミリ波などの無線信号を用いてデータ信号を伝送してもよい。
【００８９】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【００９０】
なお、本技術は以下のような構成とすることができる。
【００９１】
（１）第１の容量素子を有し、第１の信号に基づいて前記第１の容量素子を充放電する第１の充放電回路と、
第２の容量素子を有し、前記第１の信号に基づいて前記第２の容量素子を充放電する第２の充放電回路と、
前記第１の容量素子における第１の電圧、および前記第２の容量素子における第２の電圧に基づいて検出信号を生成する信号生成部と
を備えた信号検出回路。
【００９２】
（２）前記第１の充放電回路は、
前記第１の信号に基づいて前記第１の電圧を第１の電圧方向に変化させる第１の素子と、
前記第１の電圧を前記第１の電圧方向と異なる第２の電圧方向に変化させる第２の素子と
をさらに有し、
前記第２の充放電回路は、
前記第１の信号に基づいて前記第２の電圧を第３の電圧方向に変化させる第３の素子と、
前記第１の電圧を前記第３の電圧方向と異なる第４の電圧方向に変化させる第４の素子と
をさらに有する
前記（１）に記載の信号検出回路。
【００９３】
（３）前記第１の素子が前記第１の電圧を前記第１の電圧方向に変化させる期間は、前記第３の素子が前記第２の電圧を前記第３の電圧方向に変化させる期間と異なる
前記（２）に記載の信号検出回路。
【００９４】
（４）前記第１の素子は、前記第１の信号に基づいてオンオフする第１のトランジスタであり、
前記第３の素子は、前記第１の信号に基づいてオンオフする、前記第１のトランジスタと異なる導電型の第２のトランジスタである
前記（２）または（３）に記載の信号検出回路。
【００９５】
（５）前記第１の信号は、互いに反転した第２の信号および第３の信号を含み、
前記第１の素子は、前記第２の信号に基づいてオンオフする第１のトランジスタであり、
前記第３の素子は、前記第３の信号に基づいてオンオフする、前記第１のトランジスタと同じ導電型の第２のトランジスタである
前記（２）または（３）に記載の信号検出回路。
【００９６】
（６）前記第２の素子および前記第４の素子は、電流源である。
前記（２）から（５）のいずれかに記載の信号検出回路。
【００９７】
（７）前記信号生成部は、前記第１の電圧が、所定の第１のしきい値電圧からみて前記第１の電圧方向の電圧であり、かつ、前記第２の電圧が、所定の第２のしきい値電圧からみて前記第３の電圧方向の電圧である場合に、前記検出信号をイネーブルにする
前記（２）から（６）のいずれかに記載の信号検出回路。
【００９８】
（８）前記信号生成部は、
前記第１の電圧を所定の第１のしきい値電圧と比較する第１の比較器と、
前記第２の電圧を所定の第２のしきい値電圧と比較する第２の比較器と
を有し、
前記第１の比較器の出力信号と、前記第２の出力信号とに基づいて、前記検出信号を生成する
前記（１）から（７）のいずれかに記載の信号検出回路。
【００９９】
（９）入力信号に基づいて前記第１の信号を生成するアンプを備えた
前記（１）から（８）のいずれかに記載の信号検出回路。
【０１００】
（１０）前記アンプは、ヒステリシスコンパレータである
前記（９）に記載の信号検出回路。
【０１０１】
（１１）データ信号を受信する受信部と、
前記データ信号に基づいて検出信号を生成する信号検出部と
を備え、
前記信号検出部は、
第１の容量素子を有し、前記データ信号に基づいて前記第１の容量素子を充放電する第１の充放電回路と、
第２の容量素子を有し、前記データ信号に基づいて前記第２の容量素子を充放電する第２の充放電回路と、
前記第１の容量素子における第１の電圧、および前記第２の容量素子における第２の電圧に基づいて検出信号を生成する信号生成部と
を有する
受信装置。
【０１０２】
（１２）データ信号を送信する送信装置と、
前記データ信号を受信する受信部と、前記データ信号に基づいて検出信号を生成する信号検出部とを有する受信装置と
を備え、
前記信号検出部は、
第１の容量素子を有し、前記データ信号に基づいて前記第１の容量素子を充放電する第１の充放電回路と、
第２の容量素子を有し、前記データ信号に基づいて前記第２の容量素子を充放電する第２の充放電回路と、
前記第１の容量素子における第１の電圧、および前記第２の容量素子における第２の電圧に基づいて検出信号を生成する信号生成部と
を有する
通信システム。
【符号の説明】
【０１０３】
１…通信システム、２，３…中継装置、１０…送信装置、１１，２５，８１…制御部、１２，８２…ＰＬＬ、１３，８３…シリアライザ、１４，８４…ドライバ部、２０…受信装置、２１…ＡＦＥ部、２２…ＣＤＲ部、２３…デシリアライザ、３０，３０Ｃ〜３０Ｅ，６０Ａ，６０Ｂ…信号検出部、３１，６１…ヒステリシスコンパレータ、３２，３２Ｃ〜３２Ｅ，３３，３３Ｃ〜３３Ｅ，６２，６３…充放電回路、３４，３５，６４，６５…コンパレータ、３６…反転論理積回路、３２１，３３１…トランジスタ、３２２，３３２…定電流源、３２３，３３３…容量素子、Ｃ１，Ｃ２…クロック、ＤＥＴ…検出信号、Ｄ１，Ｄ２…データ信号、Ｐ１〜Ｐ４…期間、Ｓcomp1，Ｓcomp2，ＳＰ，ＳＮ，Ｓ１，Ｓ１Ｐ，Ｓ１Ｎ…信号、ＳＤ…データ信号、ＶＤＤ…電源電圧、Ｖth1，Ｖth2，Ｖ１，Ｖ２…電圧。
【図１】
2016174322.tif 000003
【図２】
2016174322.tif 000004
【図３】
2016174322.tif 000005
【図４】
2016174322.tif 000006
【図５】
2016174322.tif 000007
【図６】
2016174322.tif 000008
【図７】
2016174322.tif 000009
【図８】
2016174322.tif 000010
【図９】
2016174322.tif 000011
【図１０】
2016174322.tif 000012
【図１１】
2016174322.tif 000013
【図１２】
2016174322.tif 000014
【図１３】
2016174322.tif 000015
【図１４】
2016174322.tif 000016
【図１５】
2016174322.tif 000017