(57)【要約】      （修正有）【課題】小型で信頼性を向上させた振動子を提供する。【解決手段】ＩＣチップ（振動子チップ）１は、ベース基板２と、振動片３（振動部）と、蓋部４と、空洞部（収容空間）５と、半導体回路６１と、を有している。半導体回路６１には、ＥＳＤ保護素子６としてのＭＯＳトランジスターが含まれている。振動片３（振動部）は、ＥＳＤ保護素子６と電気的に接続されており静電破壊を継続的に防ぐ。ＩＣチップ（振動子チップ）１内に、半導体回路６１を作り込むことで、振動片３と半導体回路６１とが別体のチップである場合と比較して、小型化を図る。【選択図】図３
2016208071.tif 000002
【特許請求の範囲】
【請求項１】
振動部と、
前記振動部と電気的に接続されているＥＳＤ保護素子と、を有し、
前記ＥＳＤ保護素子は、前記振動部と同一の半導体基板に設けられていること、を特徴とする振動子。
【請求項２】
請求項１に記載の振動子と、
発振回路と、を備え、
前記発振回路は、ＥＳＤ保護素子を有し、前記振動子と電気的に接続されていること、を特徴とする発振器。
【請求項３】
前記発振回路は、前記振動子と同一の半導体基板に設けられていること、を特徴とする請求項２に記載の発振器。
【請求項４】
前記ＥＳＤ保護素子は容量を有し、前記発振回路の一部を構成していることを、特徴とする請求項２または請求項３に記載の発振器。
【請求項５】
請求項１から請求項４のいずれか一項に記載の振動子または発振器を備えていることを特徴とする電子機器。
【請求項６】
請求項１から請求項４のいずれか一項に記載の振動子または発振器を備えていることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動子、発振器、電子機器、および移動体に関する。
【背景技術】
【０００２】
従来から、通信機器分野や電子機器などにおいて安定な周波数を得るために、水晶やシリコンなどから形成された振動子や、振動子に所望の周波数の信号を出力する発振回路を備えた発振器などの電子部品が用いられていた。これら電子部品は、近年の小型化に伴って静電耐圧も低下しており、わずかな静電気によって生じる断線などの静電破壊を低減する電子部品が提案されている。例えば、特許文献１には、振動腕を駆動する電極に接続する配線パターンよりも細い線幅の複数の金属パターンを設けた音叉型水晶発振子素子が開示されている。この音叉型発振子素子によれば、静電気放電（ＥＳＤ：Electrostatic Discharge）が発生した場合に、金属パターンに断線を誘発させて、配線パターンが断線するのを防ぐことができるとされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−８５９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載されている振動子（音叉型水晶発振子素子）にＥＳＤに起因するサージ電圧が複数回に亘って印加されると振動子の静電破壊を防止する金属パターンが徐々に断線される。そして、すべての金属パターンが断線された場合には、ＥＳＤから振動子を保護する機能が失われてしまう。換言すると、特許文献１に記載の振動子では、ＥＳＤに起因するサージ電圧の印加による静電破壊を継続的に防ぐことが困難であった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］本適用例に係る振動子は、振動片と、前記振動片と電気的に接続されているＥＳＤ保護素子と、を有し、前記ＥＳＤ保護素子は、前記振動片と同一の半導体基板に設けられていること、を特徴とする。
【０００７】
本適用例によれば、振動子は、振動片と、ＥＳＤに起因するサージ電圧の印加による振動片の静電破壊を防止するＥＳＤ保護素子と、が電気的に接続された状態で同一の半導体基板に設けられている。これにより、振動子にＥＳＤに起因するサージ電圧が加わった場合でも、ＥＳＤ保護素子が自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、振動片がＥＳＤにより静電破壊されることを継続的に防止することができる。また、同一の半導体基板に設けられ振動片およびＥＳＤ保護素子は、各々を別体で設けた場合より小型化を図ることができる。したがって、小型で信頼性を向上させた振動子を提供することができる。
【０００８】
［適用例２］本適用例に係る発振器は、上記適用例に記載の振動子と、発振回路と、を備え、前記発振回路は、ＥＳＤ保護素子を含み前記振動子と電気的に接続されていること、を特徴とする。
【０００９】
本適用例によれば、発振器は、振動子と、所望の周波数の信号を出力させる発振回路と、を備えている。発振回路は、ＥＳＤに起因するサージ電圧の印加による発振回路の静電破壊を防止するＥＳＤ保護素子を含んでおり、振動子と電気的に接続されている。これにより、発振回路にＥＳＤが加わった場合でも、ＥＳＤ保護素子が自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、発振回路がＥＳＤに起因するサージ電圧の印加より静電破壊されることを継続的に防止することができる。したがって、信頼性を向上させた発振器を提供することができる。
【００１０】
［適用例３］上記適用例に記載の発振器において、前記発振回路は、前記振動子と同一の半導体基板に設けられていること、が好ましい。
【００１１】
本適用例によれば、発振回路は、振動子と同一の半導体基板に設けられている。すなわち、発振器はワンチップ化されているので、発振器の小型化と生産効率の向上とを図ることができる。さらに、振動子と発振回路との各々に設けられていたＥＳＤ保護素子を共用することができる。
【００１２】
［適用例４］上記適用例に記載の発振器において、前記ＥＳＤ保護素子は容量を有し、前記発振回路の一部を形成していること、が好ましい。
【００１３】
本適用例によれば、発振器は、ＥＳＤ保護素子が有する容量を考慮して発振回路を形成しているので、安定な発振特性を得ることができる。
【００１４】
［適用例５］本適用例に係る電子機器は、上記適用例に記載の振動子または発振器を備えていることを特徴とする。
【００１５】
本適用例によれば、電子機器は、信頼性を向上させた振動子または発振器を備えているので、信頼性を向上させた電子機器を提供することができる。
【００１６】
［適用例６］本適用例に係る移動体は、上記適用例に記載の振動子または発振器を備えていることを特徴とする。
【００１７】
本適用例によれば、移動体は、信頼性を向上させた振動子または発振器を備えているので、信頼性を向上させた移動体を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】実施形態１に係る振動子の概略構成を示す回路図。
【図２】ＥＳＤ保護素子の一例を示す回路図。
【図３】振動子としてのＩＣチップの構成を示す断面図。
【図４】ＩＣチップの平面図。
【図５】ＩＣチップの製造方法を説明する断面図。
【図６】ＩＣチップの製造方法を説明する断面図。
【図７】ＩＣチップの製造方法を説明する断面図。
【図８】ＩＣチップの製造方法を説明する断面図。
【図９】ＩＣチップの製造方法を説明する断面図。
【図１０】ＩＣチップの製造方法を説明する断面図。
【図１１】ＩＣチップの製造方法を説明する断面図。
【図１２】実施形態２に係る発振器の概略構成を示す回路図。
【図１３】負性抵抗を説明するための発振回路と、その等価回路を示す図。
【図１４】実施形態３に係る発振器の概略構成を示す回路図。
【図１５】振動子を備える電子機器としてのモバイル型（又はノート型）のパーソナルコンピューターの構成を示す斜視図。
【図１６】振動子を備える電子機器としての携帯電話機を示す斜視図。
【図１７】振動子を備える電子機器としてのデジタルカメラを示す斜視図。
【図１８】振動子を備える移動体としての自動車を示す斜視図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせている。
【００２０】
（実施形態１）
＜振動子の回路構成＞
図１は、実施形態１に係る振動子の概略構成を示す回路図である。図２は、ＥＳＤ保護素子の一例を示す回路図である。図１および図２を参照して振動子の回路構成について説明する。
【００２１】
図１に示すように、振動子としてのＩＣチップ１は、振動片３（振動部）と、振動片３と電気的に接続されているＥＳＤ保護素子６と、を有し、ＥＳＤ保護素子６は後述する振動片３と同一の半導体基板２１に設けられている。詳しくは、振動片３の一端は外部接続端子４３４ａに接続され、振動片３の他端は外部接続端子４３４ｂに接続されている。ＥＳＤ保護素子６は、外部接続端子４３４ａとグランドとの間、および外部接続端子４３４ｂとグランドとの間に接続されている。なお、本実施形態のＩＣチップ１を振動子チップ１ともよぶ。
【００２２】
図２は、ＥＳＤ保護素子６の一例としてＭＯＳ（Metal Oxide Semiconductor）トランジスターを示している。ＥＳＤ保護素子６は、ゲート端およびソース端がグランドに接続されドレイン端が外部接続端子４３４ａまたは外部接続端子４３４ｂに接続されているＮチャンネルＭＯＳトランジスターで構成されている。通常動作において、ＭＯＳトランジスターは非導通状態となっている。
【００２３】
外部からＥＳＤに起因するサージ電圧が外部接続端子４３４ａ，４３４ｂに印加された時は、ＥＳＤ保護素子６としてのＭＯＳトランジスターがアバランシェ降伏により導通する。これにより、振動子チップ１の外部接続端子４３４ａ，４３４ｂにＥＳＤによるサージ電圧が加わった場合でも、ＥＳＤ保護素子６としてのＭＯＳトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、振動片３がＥＳＤにより静電破壊されることを防止することができる。
【００２４】
なお、本実施形態では、一つのＭＯＳトランジスターで構成されたＥＳＤ保護素子６を例示したが、振動子チップ１に要求される静電耐圧に応じて、複数のＭＯＳトランジスターを並列接続させた構成でもよい。また、ＥＳＤ保護素子６としてＭＯＳトランジスターを例示したが、これに限定するものではない。ＥＳＤ保護素子６として、ダイオードやバイポーラトランジスターなどを使用してもよい。
【００２５】
＜振動子の概略構成＞
次に、振動子としてのＩＣチップ（振動子チップ）の構成について説明する。
図３は、ＩＣチップの構成を示す断面図である。図４は、図３に示すＩＣチップの構成を示す平面図である。図５から図１１は、それぞれ、図３に示すＩＣチップの製造方法を説明するための断面図である。なお、図３は、図４におけるＡ−Ａ線での断面図である。また、図４は、説明の便宜上、蓋部を透視して記載している。
【００２６】
図３に示すＩＣチップ（振動子チップ）１は、電圧の印加によって振動する信号（周波数信号）を出力する振動子として用いられる。このようなＩＣチップ１は、図３に示すように、ベース基板２と、振動片３と、蓋部４と、空洞部（収容空間）５と、半導体回路６１と、を有している。ベース基板２は、凹部２４を有する半導体基板２１と、凹部２４の内面上に積層された第１絶縁膜２２と、第１絶縁膜２２上に積層された第２絶縁膜２３と、を有している。なお、図３において、蓋部４が形成されている側を「上」、半導体基板２１側を「下」とよぶ。
【００２７】
半導体基板２１は、例えば、シリコン基板で構成され、第１絶縁膜２２は、例えば、シリコン酸化膜（ＳｉＯ2膜）で構成され、第２絶縁膜２３は、例えば、シリコン窒化膜（ＳｉＮ膜）で構成されている。なお、シリコン基板は、例えば、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させたものを用いてもよい。ただし、半導体基板２１としては、シリコン基板に限定されず、例えば、ＳＯＩ（Silicon On Insulator）基板を用いることができる。また、第１絶縁膜２２および第２絶縁膜２３としては、製造時に半導体基板２１を保護し、また、各部の短絡等を防ぐことができれば特に限定されない。
【００２８】
半導体基板２１の凹部２４よりも外側の部分には、半導体回路６１が作り込まれている。本実施形態では、半導体回路６１にＥＳＤ保護素子６としてのＭＯＳトランジスターが含まれている。このように、振動子チップ１内に、半導体回路６１を作り込むことで、例えば、振動片３と半導体回路６１とが別体のチップである場合と比較して、小型化を図ることができる。
【００２９】
図３および図４に示すように、凹部２４内には、壁部７１と、柱状をなす４本の柱部７２（７２ａ〜７２ｄ）と、が設けられている。４つの柱部７２は、壁部７１の内側（すなわち空洞部５内）に設けられており、平面視で、振動片３の周囲に沿って互いに離間して設けられている。これら４つの柱部７２は、蓋部４を支えているので、蓋部４の下方（空洞部５内）への撓み変形が低減されている。これにより、例えば、蓋部４と振動片３（振動部電極３１）との接触を防止することができる。
【００３０】
また、４つの柱部７２は、振動片３が有する電極を外部へ引き出すための配線（電気経路）の一部として用いられている。このように、柱部７２を配線の一部として用いることで、別途配線を引き回す必要がなく、振動子チップ１の装置構成が簡単なものとなると共に、振動子チップ１の小型化を図ることができる。このような柱部７２は、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコンで構成されている。なお、柱部７２の数としては、４つに限定されない。
【００３１】
壁部７１は、枠状をなし、平面視で振動片３および柱部７２の周囲を囲むように、凹部２４の底面に立設されている。そして、壁部７１の内側が空洞部５となっている。また、壁部７１は、隣り合う柱部７２ａ，７２ｂの間に入り込むように内側へ突出した突出部７１１と、隣り合う柱部７２ｂ，７２ｃの間に入り込むように内側へ突出した突出部７１２と、隣り合う柱部７２ｃ，７２ｄの間に入り込むように内側へ突出した突出部７１３と、隣り合う柱部７２ｄ，７２ａの間に入り込むように内側へ突出した突出部７１４と、を有している。
【００３２】
このような突出部７１１，７１２，７１３，７１４を設けることで、空洞部５の体積を減少させることができる。これにより、空洞部５を形成する際のエッチング時間や、空洞部５を真空封止する際の真空引き時間を短縮することができる。また、これら４つの突出部７１１〜７１４は、柱部７２と共に、蓋部４を支えているので、蓋部４の下方への撓み変形がより低減されている。このような壁部７１は、例えば、ポリシリコンで構成されている。また、壁部７１の外周側（すなわち壁部７１と凹部２４の内側面との間）には壁部７１を補強する補強部７３が設けられている。これにより、振動子チップ１の機械的強度を高めることができる。このような補強部７３は、例えば、二酸化ケイ素（ＳｉＯ2）で構成されている。
【００３３】
蓋部４は、ベース基板２の上面側に設けられており、凹部２４の開口を塞いでいる。これにより、ベース基板２と蓋部４の間に気密封止された空洞部５が形成される。この空洞部５には振動片３が配置されており、これにより、振動片３を保護することができると共に、振動片３を所定の環境下で駆動することができる。このような蓋部４は、図３に示すように、被覆層４１と、被覆層４１上に積層された封止層４２と、封止層４２およびベース基板２上に積層された構造体４３と、を有している。
【００３４】
被覆層４１は、絶縁層４１１と、絶縁層４１１上に積層された導電層４１２と、を有している。また、被覆層４１は、空洞部５の内外を連通する複数の連通孔４１ａを有している。この連通孔４１ａは、製造時に空洞部５内の犠牲層をエッチングにより除去するためのリリースホールである。なお、連通孔４１ａは、ベース基板２の平面視で、振動部電極３１と重ならないように配置することが好ましい。これにより、封止層４２によって連通孔４１ａを封止する際に、連通孔４１ａを通過した封止材料が振動部電極３１に付着することを低減することができ、振動片３の駆動周波数（共振周波数）の変化を低減することができる。
【００３５】
また、導電層４１２は、絶縁層４１１を貫通して設けられ、柱部７２と電気的に接続されているコンタクト部４１２ａを有している。このようなコンタクト部４１２ａは、柱部７２と同様に、振動部電極３１を半導体回路６１に接続するための配線の一部として用いられる。このような被覆層４１では、絶縁層４１１は、例えば、窒化ケイ素（ＳｉＮ）で構成されており、導電層４１２は、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコンで構成されている。
【００３６】
封止層４２は、被覆層４１上に積層されており、連通孔４１ａを塞いでいる。これにより、空洞部５が気密封止される。このように、空洞部５を気密封止することで、空洞部５に収容されている振動片３の雰囲気を安定させることができる。空洞部５は、真空状態（減圧状態）となっていることが好ましい。これにより、粘性抵抗が減り、より効率的かつ安定的に振動片３を駆動することができる。また、封止層４２は、コンタクト部４１２ａ上に周囲から島状に独立して配置され、コンタクト部４１２ａと電気的に接続されているコンタクト部４２１を有している。このようなコンタクト部４２１は、柱部７２およびコンタクト部４１２ａと同様に、振動部電極３１を半導体回路６１に接続するための配線の一部として用いられる。このような封止層４２としては、例えば、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属材料（導電性材料）を用いることができる。
【００３７】
構造体４３は、層間絶縁膜４３１と、層間絶縁膜４３１上に形成された配線層４３２と、配線層４３２および層間絶縁膜４３１上に形成された層間絶縁膜４３３と、層間絶縁膜４３３上に形成された配線層４３４と、配線層４３４および層間絶縁膜４３３上に形成された表面保護層４３５と、を有している。このうち、配線層４３２，４３４は、半導体回路６１の配線として機能し、半導体回路６１は、配線層４３２，４３４によって振動子チップ１の上面に引き出され、配線層４３４の一部が外部接続端子４３４ａ，４３４ｂとなっている。また、表面保護層４３５は、振動子チップ１を水分、ゴミ、傷などから保護する。
このような構造体４３では、層間絶縁膜４３１，４３３は、例えば、二酸化ケイ素（ＳｉＯ2）で構成されており、配線層４３２，４３４は、例えば、アルミニウム（Ａｌ）で構成されており、表面保護層４３５は、例えば、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、ポリイミド、エポキシ樹脂等で構成されている。
【００３８】
振動片３は、静電容量型（静電駆動型）の振動素子であり、図３および図４に示すように、ベース基板２上に設けられた振動部電極３１および基板電極３２と、を有している。振動部電極３１は、凹部２４の底面に設けられた固定部３１１と、固定部３１１と空隙を隔てて対向配置された振動体３１２（３１２ａ〜３１２ｅ）と、振動体３１２および固定部３１１の間に配置され、振動体３１２を固定部３１１に支持する支持部３１３と、を有している。また、振動体３１２は、支持部３１３に支持されている基部３１２ａと、基部３１２ａに接続されている４つの振動部３１２ｂ，３１２ｃ，３１２ｄ，３１２ｅと、を有し、略十字状をなしている。なお、振動部の数は、本実施形態の４つに限定されず、１〜３つであってもよいし、５つ以上であってもよい。
【００３９】
基板電極３２は、凹部２４の底面に設けられ、振動部３１２ｂに対向配置されている電極３２１と、凹部２４の底面に設けられ、振動部３１２ｄに対向配置されている電極３２２と、を有している。これら振動部電極３１および基板電極３２は、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコンで構成されている。また、振動部電極３１および基板電極３２は、それぞれ、柱部７２を介して半導体回路６１と電気的に接続されており、半導体回路６１から振動部電極３１と基板電極３２との間に所定周波数（振動部電極３１の共振周波数とほぼ等しい周波数）の交番電圧が印加されると、振動体３１２と基板電極３２との間に発生する静電力によって、振動部３１２ｂ，３１２ｄと振動部３１２ｃ，３１２ｅとが逆相で振動する。そして、この振動に基づく信号（周波数信号）が基板電極３２（または振動部電極３１）から出力される。
【００４０】
＜振動素子の製造方法＞
次に振動子としてのＩＣチップ（振動子チップ）１の製造方法を図５から図１１を参照して説明する。なお、半導体回路６１が有する回路要素の製造方法は公知技術であるので、その説明は省略する。各回路要素は、下記に説明する工程と同じ工程や、下記に示す工程の合間の工程で、作り込むことができる。
【００４１】
まず、半導体基板２１を用意し、フォトリソグラフィー技法およびエッチング技法を用いて、半導体基板２１の上面２１１に凹部２４を形成する。具体的に説明すると、まず、図５（ａ）に示すように、半導体基板２１を用意し、凹部２４の形成領域上に、凹部２４の開口よりも小さい開口Ｍ１１を有するマスクＭ１を形成する。このマスクＭ１は、エッチング耐性を有していれば、レジストマスク、メタルマスク等の各種マスクを用いることができる。
【００４２】
次に、図５（ｂ）に示すように、マスクＭ１を介して半導体基板２１にＡｒイオン等の不純物を注入する。これにより、開口Ｍ１１から露出している部分にＡｒイオンが注入され、当該部分のエッチングレートが、他の部分（マスクＭ１に覆われ、Ａｒイオンが注入されていない部分）に対して変化する。次に、マスクＭ１を介して半導体基板２１を等方性ドライエッチングでエッチングすると、図６（ａ）に示すように、湾曲した壁面２４２を有する凹部２４が得られる。そして、最後に、半導体基板２１からマスクＭ１を除去する。
【００４３】
なお、ドライエッチングに用いるガスとしては、半導体基板２１を等方的にエッチングすることができれば特に限定されず、例えば、バッファードフッ酸に硝酸を混合したガスを用いることができる。また、凹部２４の形成方法としては、上記の方法に限定されず、例えば、まず、マスクＭ１を介して半導体基板２１を異方性ドライエッチングでエッチングした後、等方性のウェットエッチングでエッチングすることで、凹部２４を形成してもよい。
【００４４】
次に、図６（ｂ）に示すように、半導体基板２１の上面側に、第１絶縁膜２２および第２絶縁膜２３を順に成膜する。第１絶縁膜２２および第２絶縁膜２３は、例えば、半導体基板２１の表面にシリコン酸化膜を熱酸化法で成膜した後、このシリコン酸化膜上にシリコン窒化膜をスパッタリング法、ＣＶＤ法等を用いて形成することで得られる。
【００４５】
図７（ａ）に示すように、基板電極３２、固定部３１１、配線（図示せず）、柱部７２の一部および壁部７１の一部を形成する。基板電極３２、固定部３１１、配線（図示せず）、柱部７２の一部および壁部７１の一部は、第２絶縁膜２３上にポリシリコンの膜をスパッタリング法、ＣＶＤ法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜を形成し、このポリシリコン膜をパターニングすることで得られる。なお、これら各部の形成方法は、上述の方法に限定されず、例えば、各部のパターニングを終えてから、各部にリン、ボロン等の不純物をドープして導電性を付与してもよい。
【００４６】
次に、図７（ｂ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜からなる第１犠牲層９１を形成し、第１犠牲層９１には支持部３１３、柱部７２および壁部７１に対応する開口を形成する。なお、第１犠牲層９１は、ＣＶＤ法ではなく、熱酸化法、スパッタリング法等により形成してもよい。また、開口は、フォトリソグラフィー技法およびエッチング技法を用いて形成する。
【００４７】
次に、第１犠牲層９１上にポリシリコンの膜をスパッタリング法、ＣＶＤ法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜を形成し、このポリシリコン膜をパターニングすることで、支持部３１３、振動体３１２、柱部７２および壁部７１を形成する。まず、図８（ａ）に示すように、半導体基板２１の上面側に一様に前述した導電性のポリシリコン膜９５を成膜し、ポリシリコン膜９５上に、振動体３１２（図８（ｂ）参照）、柱部７２および壁部７１の形状に対応したマスクＭ２を形成する。次に、マスクＭ２を介してポリシリコン膜９５を異方性ドライエッチングでエッチングし、マスクＭ２を除去する。これにより、図８（ｂ）に示すように、支持部３１３、振動体３１２、柱部７２および壁部７１が形成される。
【００４８】
次に、ＣＶＤ法により、図９（ａ）に示すように、シリコン酸化膜からなる第２犠牲層９２を形成し、さらに、第２犠牲層９２に所定の開口を形成する。次に、図９（ｂ）に示すように、第２犠牲層９２上にシリコン窒化膜からなる絶縁層４１１を成膜し、この絶縁層４１１上にポリシリコンをスパッタリング法、ＣＶＤ法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜からなる導電層４１２を形成する。そして、これら絶縁層４１１および導電層４１２に連通孔４１ａを形成する。
【００４９】
次に、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって、図１０（ａ）に示すように、半導体基板２１の上面２１１上に積層されていた第１絶縁膜２２および第２絶縁膜２３を除去して、半導体基板２１の上面２１１を露出させる。これにより、半導体基板２１の上面２１１に、例えば、ＥＳＤ保護素子６としてのＭＯＳトランジスターなどを含む半導体回路６１の回路要素を作り込むことができる。
【００５０】
次に、図１０（ｂ）に示すように、第１、第２犠牲層９１，９２（図１０（ａ）参照）のリリースエッチングを行なう。具体的には、半導体基板２１を例えばバッファードフッ酸等のエッチング液に晒す。これにより、連通孔４１ａを介して第１、第２犠牲層９１，９２がリリースエッチングされ、空洞部５が形成されると共に振動片３（振動部）がリリースされる。次に、空洞部５を真空引きした状態で、図１１（ａ）に示すように、導電層４１２上にアルミニウム層からなる封止層４２を形成して連通孔４１ａを封止し、封止層４２をパターニングすることでコンタクト部４２１を形成する。
【００５１】
次に、図１１（ｂ）に示すように、半導体基板２１上にシリコン酸化膜からなる層間絶縁膜４３１を成膜し、層間絶縁膜４３１をＣＭＰ（化学機械研磨）等によって平坦化する。次に、層間絶縁膜４３１上に、配線層４３２、層間絶縁膜４３３、配線層４３４および表面保護層４３５を順に形成する。以上によって、図３に示すＩＣチップ（振動子チップ）１が得られる。
【００５２】
なお、本実施形態では、基板（半導体基板２１）に凹部２４を形成することで、基板（半導体基板２１）と蓋部４との間に空洞部５を形成した構成について説明しているが、基板と蓋部の構成としては、これに限定するものではない。例えば、基板に凹部を設けずに、蓋部の下面（基板側）に凹部を形成することで、基板と蓋部との間に空洞部を形成してもよいし、基板および蓋部の間に、枠状の構造体を介在させて、枠状の構造体の内周面と基板の上面とによって凹部を形成してもよい。すなわち、凹部の底面と壁面とが別部材から形成されており、これらが一体的に形成されていなくてもよい。
また、本実施形態の振動体（可動電極）３１２は、略十字形状を呈しているものと説明したが、片持ち梁型（clamped‐free beam）、両持ち梁型（clamped‐clamped beam）、両端自由梁型（free‐free beam）などであってもよい。
【００５３】
以上述べたように、本実施形態に係る振動子によれば、以下の効果を得ることができる。
振動子としてのＩＣチップ（振動子チップ）１は、振動片３の一端が外部接続端子４３４ａに接続され、振動片３の他端が外部接続端子４３４ｂに接続され、外部接続端子４３４ａとグランドとの間、および外部接続端子４３４ｂとグランドとの間に振動片３の静電破壊を防止するＥＳＤ保護素子６としてのＭＯＳトランジスターが接続されている。これにより、振動子チップ１の外部接続端子４３４ａ，４３４ｂにＥＳＤによるサージ電圧が加わった場合でも、ＥＳＤ保護素子６としてのＭＯＳトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、振動片３がＥＳＤにより静電破壊されることを防止することができる。したがって、静電破壊を継続的に防止して信頼性を向上させた振動子としてのＩＣチップ（振動子チップ）１を提供することができる。
また、ＥＳＤ保護素子６は、振動片３と同一の半導体基板２１に設けられているので、振動片３とＥＳＤ保護素子６とを別体のチップで設けた場合と比較して、小型化を図ることができる。
【００５４】
（実施形態２）
図１２は、実施形態２に係る発振器の概略構成を示す回路図である。まず、発振器の概略構成について、図１２を参照して説明する。なお、実施形態１で説明したＩＣチップ（振動子チップ）１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００５５】
＜発振器の回路構成＞
図１２に示すように、発振器５００は、実施形態１に記載の振動子としてのＩＣチップ（振動子チップ）１と、発振回路としてのＩＣチップ５０と、を備えている。なお、以下の説明では、ＩＣチップ５０を発振用チップ５０ともよぶ。
【００５６】
発振用チップ５０は、ＥＳＤ保護素子６を含み振動子としての振動子チップ１と電気的に接続されている。詳しくは、発振用チップ５０は、ＣＭＯＳインバーターＩＣ1、コンデンサーＣ１，Ｃ２、抵抗Ｒｆ，Ｒｄ、ＥＳＤ保護素子６を含んで構成されている。ＣＭＯＳインバーターＩＣ1の入力端子は、外部接続端子５４ａに接続されており、ＣＭＯＳインバーターＩＣ1の出力端子は、抵抗Ｒｄ（ダンピング抵抗）を介して外部接続端子５４ｂに接続されている。ＣＭＯＳインバーターＩＣ1の入力端子と出力端子との間には、抵抗Ｒｆ（帰還抵抗）が接続されている。コンデンサーＣ１の一端は外部接続端子５４ａに接続され、コンデンサーＣ１の他端は接地されている。コンデンサーＣ２一端は外部接続端子５４ｂに接続され、コンデンサーＣ２の他端は接地されている。
【００５７】
外部接続端子５４ａには、ＥＳＤ保護素子６の一例としてのＭＯＳトランジスター（図２参照）のドレイン端が接続され、ゲート端およびソース端がグランドに接続されている。外部接続端子５４ｂには、ＥＳＤ保護素子６の一例としてのＭＯＳトランジスターのドレイン端が接続され、ゲート端およびソース端がグランドに接続されている。通常動作において、ＭＯＳトランジスターは非導通状態となっている。
【００５８】
外部からＥＳＤに起因するサージ電圧が外部接続端子５４ａ，５４ｂに印加された時は、ＥＳＤ保護素子６としてのＭＯＳトランジスターがアバランシェ降伏により導通する。これにより、発振用チップ５０の外部接続端子５４ａ，５４ｂにＥＳＤによるサージ電圧が加わった場合でも、ＥＳＤ保護素子６としてのＭＯＳトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、発振用チップ５０の内部回路がＥＳＤにより静電破壊されることを防止することができる。
【００５９】
発振用チップ５０の外部接続端子５４ａと振動子チップ１の外部接続端子４３４ａとが、ワイヤーボンディング５５などの導電部材で接続され、発振用チップ５０の外部接続端子５４ｂと振動子チップ１の外部接続端子４３４ｂとが、ワイヤーボンディング５５などの導電部材で接続されている。これにより、発振器５００が構成され、振動子チップ１からの信号（周波数信号）が発振用チップ５０の外部接続端子５４ａに入力され、入力された信号を発振用チップ５０で処理することにより、ＣＭＯＳインバーターＩＣ1の出力端子から所定周波数の信号が出力される。
【００６０】
ここで、発振回路の負性抵抗（発振余裕度）とＥＳＤ保護素子の寄生容量について説明する。
ＥＳＤ保護素子６の一例としてのＭＯＳトランジスターは、容量（寄生容量）を有しており、通常動作の発振回路においてはコンデンサーとして機能する。図１２中のＥＳＤ保護素子６により、発振用チップ５０の外部接続端子５４ａとグランドとの間にはコンデンサーＣ３が形成され、外部接続端子５４ｂとグランドとの間にはコンデンサーＣ４が形成される。同様に、振動子チップ１の外部接続端子４３４ａとグランドとの間にはコンデンサーＣ５が形成され、外部接続端子４３４ｂとグランドとの間にはコンデンサーＣ６が形成される。
【００６１】
図１３は、負性抵抗を説明するための一例としての発振回路と、その等価回路を示す図である。図１３（ａ）は、ＣＭＯＳインバーターを用いた発振回路である。図１３（ｂ）は、図１３（ａ）の発振回路の等価回路である。
【００６２】
図１３（ａ）に示すように、振動片Ｘ（振動部）に接続された発振回路は、ＣＭＯＳインバーターＩＣ1、発振用コンデンサーＣｇ，Ｃｄ、抵抗Ｒｆ，Ｒｄを含んで構成されている。ＣＭＯＳインバーターＩＣ1の入力端子は、振動片Ｘの出力端子に接続されており、ＣＭＯＳインバーターＩＣ1の出力端子と振動片Ｘの入力端子との間には、抵抗Ｒｄ（ダンピング抵抗）が接続されている。ＣＭＯＳインバーターＩＣ1の入力端子と出力端子との間には、抵抗Ｒｆ（帰還抵抗）が接続されている。振動片Ｘの出力端子は発振用コンデンサーＣｇの一端に接続され、発振用コンデンサーＣｇの他端は接地されている。振動片Ｘの入力端子は発振用コンデンサーＣｄの一端に接続され、発振用コンデンサーＣｄの他端は接地されている。
【００６３】
図１３（ｂ）に示すように、振動片Ｘの等価回路は、実際の発振回路で使用するインダクティブな特性領域だけを考えた場合、等価抵抗Ｒｅと等価実効リアクタンスＬｅとの直列回路と考えることができる。振動片ＸからみたＣＭＯＳインバーターＩＣ1を含む周辺回路は、等価入力容量ＣＬと負性抵抗−Ｒｉとの直列回路と考えることができる。なお、等価回路において、負性抵抗Ｒｉは、負を表すマイナスを付して「−Ｒｉ」と表記している。すなわち、「−Ｒｉ」は負の数値を表わしている。
【００６４】
図１３（ａ）に示す発振器は、所定の周波数ωにおいて、以下の関係の場合に発振を継続させることができる。
負性抵抗の絶対値｜Ｒｉ｜≧等価抵抗Ｒｅ
また、発振器を確実に起動させるためには、負性抵抗の絶対値｜Ｒｉ｜を等価抵抗Ｒｅの３〜１０倍程度にさせる必要がある。この負性抵抗Ｒｉは、次式で表される。
【００６５】
【数１】
2016208071.tif 000003
【００６６】
ここで、ｇｍは、ＣＭＯＳインバーターＩＣ1の伝達コンダクタンスを表している。
図１２に示すＥＳＤ保護素子６の寄生容量によってコンデンサーＣ３〜Ｃ６が形成されると、図１３（ａ）の発振回路において、コンデンサーＣｇ，Ｃｄに等価的に並列容量が付加される。コンデンサーＣｇに負荷される並列容量をコンデンサーΔＣｇ、コンデンサーＣｄに負荷される並列容量をコンデンサーΔＣｄとすると、負性抵抗Ｒｉは、次式で表される。
【００６７】
【数２】
2016208071.tif 000004
【００６８】
式（１）と式（２）との比較でわかる通り、式（２）の分母には、
（ＣｇΔＣｄ＋ＣｄΔＣｇ＋ΔＣｇΔＣｄ）
の項が加わるため、ＥＳＤ保護素子６の寄生容量によってコンデンサーＣ３〜Ｃ６が形成されると負性抵抗Ｒｉが小さくなり、発振器の発振が起動しなかったり、発振が開始されるまでに時間を要したりして、発振特性が低下してしまう恐れがある。
【００６９】
そこで、本実施形態の発振器５００では、図１３における発振用コンデンサーＣｇに相当する容量を、コンデンサーＣ１，Ｃ３，Ｃ５の合成容量で形成させ、発振用コンデンサーＣｄに相当する容量を、コンデンサーＣ２，Ｃ４，Ｃ６の合成容量で形成させている。換言すると、ＥＳＤ保護素子６は、発振回路の一部を形成していることになる。これにより、発振器５００は、安定な発振特性を得ることができる。
【００７０】
以上述べたように、本実施形態に係る発振器によれば、以下の効果を得ることができる。
発振器５００は、発振回路としてのＩＣチップ（発振用チップ）５０と振動子としてのＩＣチップ（振動子チップ）１とを備え、発振用チップ５０と振動子チップ１とは電気的に接続されている。発振用チップ５０は、外部接続端子５４ａとグランドとの間、および外部接続端子５４ｂとグランドとの間に発振回路の静電破壊を防止するＥＳＤ保護素子６としてのＭＯＳトランジスターが接続されている。これにより、発振用チップ５０の外部接続端子５４ａ，５４ｂにＥＳＤによるサージ電圧が加わった場合でも、ＥＳＤ保護素子６としてのＭＯＳトランジスターが自身の断線を伴わずに放電電流の大部分をグランドに短絡するので、発振回路がＥＳＤにより静電破壊されることを防止することができる。したがって、静電破壊を継続的に防止して信頼性を向上させた発振器５００を提供することができる。
また、発振器５００は、ＥＳＤ保護素子６の有する容量（寄生容量）Ｃ３〜Ｃ６を含めて発振回路を形成しているので、安定な発振特性を得ることができる。
【００７１】
（実施形態３）
図１４は、実施形態３に係る発振器の概略構成を示す回路図である。発振器の概略構成について、図１４を参照して説明する。本実施形態の発振器は、実施形態１で説明したＩＣチップ（振動子チップ）１の半導体回路６１（図３参照）にＥＳＤ保護素子６を含む発振回路が設けられている。
【００７２】
発振器としてのＩＣチップ６００は、発振回路が振動子としてのＩＣチップ１と同一の半導体基板２１上に設けられている。詳しくは、ＩＣチップ６００は、振動片３（振動部）と、ＣＭＯＳインバーターＩＣ1、コンデンサーＣ７，Ｃ８、抵抗Ｒｆ，Ｒｄ、ＥＳＤ保護素子６を含む回路素子と、で構成されている。ＣＭＯＳインバーターＩＣ1の入力端子は、振動片３の出力端子に接続されており、ＣＭＯＳインバーターＩＣ1の出力端子は、抵抗Ｒｄ（ダンピング抵抗）を介して振動片３の入力他端に接続されている。ＣＭＯＳインバーターＩＣ1の入力端子と振動片３の出力端子との間には、抵抗Ｒｆ（帰還抵抗）が接続されている。
【００７３】
振動片３の出力端子はコンデンサーＣ７の一端に接続され、コンデンサーＣ７の他端は接地されている。振動片３の入力端子はコンデンサーＣ８の一端に接続され、コンデンサーＣ８の他端は接地されている。また、ＩＣチップ６００は、振動片３の特性をチェックするための外部接続端子４３４ａ，４３４ｂを備えている。振動片３の出力端子は外部接続端子４３４ａに接続され、振動片３の入力端子は外部接続端子４３４ｂに接続されている。そして、外部接続端子４３４ａとグランドとの間、および外部接続端子４３４ｂとグランドとの間には、ＥＳＤ保護素子６が接続されている。これにより、外部からＥＳＤに起因するサージ電圧が外部接続端子４３４ａ，４３４ｂに印加された時、振動片３および発振回路（内部回路）が静電破壊されることを防止することができる。
【００７４】
また、ＥＳＤ保護素子６の一例としてのＭＯＳトランジスターは、容量（寄生容量）を有しており、通常動作の発振回路においてはコンデンサーとして機能する。ＥＳＤ保護素子６により、振動片３の出力端子とグランドとの間にはコンデンサーＣ３が形成され、振動片３の入力端子とグランドとの間にはコンデンサーＣ４が形成される。本実施形態の発振器としてのＩＣチップ６００では、図１３に示した発振用コンデンサーＣｇに相当する容量を、コンデンサーＣ３，Ｃ７の合成容量で形成させ、発振用コンデンサーＣｄに相当する容量を、コンデンサーＣ４，Ｃ８の合成容量で形成させている。換言すると、ＥＳＤ保護素子６は、発振回路の一部を形成していることになる。これにより、発振器としてのＩＣチップ６００は、安定な発振特性を得ることができる。
【００７５】
このようなＩＣチップ６００は、図３に示したＩＣチップ１の半導体回路６１に、ＥＳＤ保護素子６を含む発振回路を作り込むことで得られる。すなわち、発振器としてのＩＣチップ６００はワンチップ化されている。これにより、発振器としてのＩＣチップ６００の小型化と生産効率の向上とを図ることができる。
【００７６】
なお、本実施形態で説明した発振器は、一例であり、電圧制御回路を備えた電圧制御型発振器や、温度補償回路を備えた温度補償型発振器などであってもよい。
【００７７】
以上述べたように、本実施形態に係る発振器によれば、以下の効果を得ることができる。
発振器としてのＩＣチップ６００は、ＥＳＤ保護素子６を含む発振回路が、振動子としてのＩＣチップ１の半導体回路６１に設けられているので、振動片３および発振回路（内部回路）が静電破壊されることを防止することができる。また、発振器としてのＩＣチップ６００は、ワンチップ化されているので、小型化と生産効率の向上とを図ることができる。
【００７８】
（電子機器）
次に、本発明の実施形態に係る振動子または発振器を備えた電子機器について図１５から図１７を用いて説明する。なお、本説明では、振動子としてのＩＣチップ（振動子チップ）１を用いた例を示している。
【００７９】
図１５は、本発明の一実施形態に係る電子部品を備える電子機器の一例としてのモバイル型（又はノート型）のパーソナルコンピューター１１００の構成の概略を示す斜視図である。図１５示すように、パーソナルコンピューター１１００は、キーボード１１０２を備えた本体部１１０４と、表示部１００８を備えた表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター１１００には、振動子としてのＩＣチップ１が内蔵されている。
【００８０】
上述のように、電子機器の一例としてのモバイル型（又はノート型）のパーソナルコンピューター１１００に、本発明の一実施形態に係る振動子としてのＩＣチップ１を、例えば、クロック源として備えることにより、モバイル型のパーソナルコンピューター１１００に供給されるクロック源としてＩＣチップ１から常に周波数信号が出力される。これにより、モバイル型のパーソナルコンピューター１１００の信頼性を向上させることができる。
【００８１】
図１６は、本発明の一実施形態に係る振動子としてのＩＣチップ１を備える電子機器の一例としての携帯電話機１２００（ＰＨＳも含む）の構成の概略を示す斜視図である。図１６に示すように、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６を備え、操作ボタン１２０２と受話口１２０４との間には、表示部１２０８が配置されている。このような携帯電話機１２００には、振動子としてのＩＣチップ１が内蔵されている。
【００８２】
上述のように、電子機器の一例としての携帯電話（ＰＨＳを含む）１２００に、本発明の一実施形態に係る振動子としてのＩＣチップ１を、例えば、クロック源として備えることにより、携帯電話機１２００に供給されるクロック源として振動子としてのＩＣチップ１から常に周波数信号が出力されるため、携帯電話機１２００の信頼性を向上させることができる。
【００８３】
図１７は、本発明の一実施形態に係る振動子としてのＩＣチップ１を備える電子機器の一例としてのデジタルカメラ１３００の構成の概略を示す斜視図である。なお、図１７には、外部機器との接続についても簡易的に示されている。ここで、従来のフィルムカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
デジタルカメラ１３００におけるケース（ボディー）１３０２の背面には、表示部１３１０が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示部１３１０は、被写体を電子画像として表示するファインダーとして機能する。また、ケース１３０２の正面側（図中裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
【００８４】
撮影者が表示部１３１０に表示された被写体像を確認し、シャッターボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送・格納される。また、このデジタルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号の出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図示されるように、ビデオ信号の出力端子１３１２にはテレビモニター１３３０が、データ通信用の入出力端子１３１４にはパーソナルコンピューター１３４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー１３０８に格納された撮像信号が、テレビモニター１３３０や、パーソナルコンピューター１３４０に出力される構成になっている。このようなデジタルカメラ１３００には、振動子としてのＩＣチップ１が内蔵されている。
【００８５】
上述のように、電子機器の一例としてのデジタルカメラ１３００に、本発明の一実施形態に係る振動子としてのＩＣチップ１を、例えば、クロック源として備えることにより、デジタルカメラ１３００に供給されるクロック源として振動子としてのＩＣチップ１から常に周波数信号が出力されるため、デジタルカメラ１３００の信頼性を向上させることができる。
【００８６】
なお、本発明の一実施形態に係る振動子としてのＩＣチップ１は、図１５のパーソナルコンピューター１１００（モバイル型パーソナルコンピューター）、図１６の携帯電話機１２００、図１７のデジタルカメラ１３００の他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンター）、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）などの電子機器に適用することができる。
【００８７】
（移動体）
次に、本発明の実施形態に係る振動子または発振器を備えた移動体について図１８を用いて説明する。なお、本説明では、振動子としてのＩＣチップ１を用いた例を示している。
図１８は、本発明の一実施形態に係る振動子としてのＩＣチップ１を備える移動体の一例としての自動車１５００を概略的に示す斜視図である。
【００８８】
自動車１５００には、上記実施形態に係る振動子としてのＩＣチップ１が搭載されている。図１８に示すように、移動体としての自動車１５００には、振動子としてのＩＣチップ１を内蔵してタイヤなどを制御する電子制御ユニット１５１０が車体に搭載されている。また、振動子としてのＩＣチップ１は、他にもキーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム（ＡＢＳ）、エアバック、タイヤ・プレッシャー・モニタリング・システム（ＴＰＭＳ：Tire Pressure Monitoring System）、エンジンコントロール、ブレーキシステム、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム、などの電子制御ユニット（ＥＣＵ：Electronic Control Unit）に広く適用できる。
【００８９】
上記のように、移動体の一例としての自動車１５００に、本発明の一実施形態に係る振動子としてのＩＣチップ１を、例えば、クロック源として備えることにより、自動車１５００および電子制御ユニット１５１０のうち少なくとも一方に供給されるクロック源としてＩＣチップ１から常に周波数信号が出力される。これにより、自動車１５００および電子制御ユニット１５１０のうち少なくとも一方の信頼性を向上させることができる。
【符号の説明】
【００９０】
１…振動子としてのＩＣチップ（振動子チップ）、２…ベース基板、３…振動片（振動部）、４…蓋部、５…空洞部、６…ＥＳＤ保護素子、２１…半導体基板、２２…第１絶縁膜、２３…第２絶縁膜、２４…凹部、３１…振動部電極、３２…基板電極、４１…被覆層、４１ａ…連通孔、４２…封止層、４３…構造体、５０…発振回路としてのＩＣチップ（発振用チップ）、５４ａ，５４ｂ，４３４ａ，４３４ｂ…外部接続端子、５５…ワイヤーボンディング、６１…半導体回路、７１…壁部、７２…柱部、７３…補強部、９１…第１犠牲層、９２…第２犠牲層、９５…ポリシリコン膜、３１１…固定部、３１２…振動体、３１２ａ…基部、３１２ｂ，３１２ｃ，３１２ｄ，３１２ｅ…振動部、３１３…支持部、３２１，３２２…電極、４１１…絶縁層、４１２…導電層、４１２ａ，４２１…コンタクト部、４３１，４３３…層間絶縁膜、４３２，４３４…配線層、４３５…表面保護層、５００…発振器、６００…発振器としてのＩＣチップ、７１１，７１２，７１３，７１４…突出部、１１００…パーソナルコンピューター、１２００…携帯電話、１３００…デジタルカメラ、１５００…自動車、１５１０…電子制御ユニット。
【図１】
2016208071.tif 000005
【図２】
2016208071.tif 000006
【図３】
2016208071.tif 000007
【図４】
2016208071.tif 000008
【図５】
2016208071.tif 000009
【図６】
2016208071.tif 000010
【図７】
2016208071.tif 000011
【図８】
2016208071.tif 000012
【図９】
2016208071.tif 000013
【図１０】
2016208071.tif 000014
【図１１】
2016208071.tif 000015
【図１２】
2016208071.tif 000016
【図１３】
2016208071.tif 000017
【図１４】
2016208071.tif 000018
【図１５】
2016208071.tif 000019
【図１６】
2016208071.tif 000020
【図１７】
2016208071.tif 000021
【図１８】
2016208071.tif 000022