(57)【要約】【課題】局所的に発生するクロストークの影響を低減するための表示装置の駆動方法を提供すること。【解決手段】複数の画素を有する表示装置の駆動方法であって、前記複数の画素の少なくとも１つが、映像信号線と、第１電位が供給される電源線と、前記電源線に接続された発光素子と、該発光素子に供給される電流値を制御する駆動トランジスタと、前記映像信号線と前記駆動トランジスタのゲート端子との間に設けられ、前記映像信号線の信号を前記駆動トランジスタのゲート端子に入力するスイッチと、前記駆動トランジスタのゲート端子とソース端子との間に設けられた容量と、を有し、Ｎ行目の画素の前記容量に映像信号を書き込んでから、Ｍ（Ｎ＜Ｍ）行目の画素の前記容量に映像信号を書き込むまでの間に、前記映像信号線に対して、最小階調レベルの電位を供給する。【選択図】図２
2016148696.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する表示部を備えた表示装置の駆動方法であって、
前記複数の画素の少なくとも１つは、
映像信号線と、
第１電位が供給される第１電源線と、
前記第１電位と異なる第２電位が供給される第２電源線と、
前記第１電源線と前記第２電源線との間に設けられた発光素子と、
前記第１電源線と前記発光素子との間に設けられ、前記発光素子に供給される電流値を制御する駆動トランジスタと、
前記映像信号線と前記駆動トランジスタのゲート端子との間に設けられ、前記映像信号線の映像信号を前記駆動トランジスタのゲート端子に入力するスイッチと、
前記駆動トランジスタのゲート端子とソース端子との間に設けられた容量と、
を有し、
Ｎ行目の画素の前記容量に映像信号を書き込んでから、Ｍ（Ｎ＜Ｍ）行目の画素の前記容量に映像信号を書き込むまでの間に、前記映像信号線に対して、最小階調レベルの電位を供給する、表示装置の駆動方法。
【請求項２】
前記最小階調レベルの電位は、最小階調に対応する電位に０．５Ｖを加えた電位よりも低い電位である、請求項１に記載の表示装置の駆動方法。
【請求項３】
前記最小階調レベルの電位は、０．５Ｖ以下の電位である、請求項１に記載の表示装置の駆動方法。
【請求項４】
前記映像信号線に前記最小階調レベルの電位を供給している間、当該映像信号線に接続された前記スイッチをオフ状態に維持する、請求項１に記載の表示装置の駆動方法。
【請求項５】
前記最小階調レベルの電位は、前記映像信号線に対して、複数行ごとに供給される、請求項１に記載の表示装置の駆動方法。
【請求項６】
複数の画素を有する表示部を備えた表示装置の駆動方法であって、
前記複数の画素の少なくとも１つは、
映像信号線と、
第１電位又は当該第１電位と異なる第２電位が互いに排他的に供給される第１電源線と、
前記第１電位及び前記第２電位と異なる第３電位が供給される第２電源線と、
前記第１電源線と前記第２電源線との間に設けられた発光素子と、
前記第１電源線と前記発光素子との間に設けられ、前記発光素子に供給される電流値を制御する駆動トランジスタと、
前記映像信号線と前記駆動トランジスタのゲート端子との間に設けられ、前記映像信号線の信号を前記駆動トランジスタのゲート端子に入力するスイッチと、
前記駆動トランジスタのゲート端子とソース端子との間に設けられた容量と、
を有し、
Ｎ行目の画素の前記容量に映像信号を書き込んでから、Ｍ（Ｎ＜Ｍ）行目の画素の前記容量に映像信号を書き込むまでの間に、前記映像信号線に対して、最小階調レベルの電位を供給する、表示装置の駆動方法。
【請求項７】
前記最小階調レベルの電位は、最小階調に対応する電位に０．５Ｖを加えた電位よりも低い電位である、請求項６に記載の表示装置の駆動方法。
【請求項８】
前記最小階調レベルの電位は、０．５Ｖ以下の電位である、請求項６に記載の表示装置の駆動方法。
【請求項９】
前記映像信号線に前記最小階調レベルの電位を供給している間、当該映像信号線に接続された前記スイッチをオフ状態に維持する、請求項６に記載の表示装置の駆動方法。
【請求項１０】
前記最小階調レベルの電位は、前記映像信号線に対して、複数行ごとに供給される、請求項６に記載の表示装置の駆動方法。
【請求項１１】
前記映像信号線に対して初期化電位が供給される間に、前記駆動トランジスタのリセット動作又はオフセットキャンセル動作が行われ、
前記リセット動作と前記オフセットキャンセル動作との間に、前記映像信号線に対して、前記最小階調レベルの電位を供給する、請求項６に記載の表示装置の駆動方法。
【請求項１２】
前記リセット動作と前記オフセットキャンセル動作とを複数行まとめて行う、請求項１１に記載の表示装置の駆動方法。
【請求項１３】
前記Ｎ行目の画素の前記容量に映像信号を書き込んでから、Ｎ＋１行目の画素の前記容量に映像信号を書き込むまでの間に、前記映像信号線に対して、前記最小階調レベルの電位を供給する、請求項１２に記載の表示装置の駆動方法。
【請求項１４】
さらに、Ｎ行目の画素の前記容量に前記初期化電位を書き込んでから、Ｍ（Ｎ＜Ｍ）行目の画素の前記容量に前記初期化電位を書き込むまでの間に、前記映像信号線に対して、最小階調レベルの電位を供給する、請求項１１に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を有する表示部を備えた表示装置の駆動方法に関する。特に、各画素にエレクトロルミネセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子等の発光素子を有するＥＬ表示装置の駆動方法に関する。
【背景技術】
【０００２】
エレクトロルミネセンス現象を利用した発光素子として、エレクトロルミネセンス素子（以下「ＥＬ素子」という）が知られている。ＥＬ素子は、アノード（陽極）とカソード（陰極）の間に発光材料となるＥＬ材料を挟んだ構造の素子であり、ＥＬ材料の種類に応じた波長の光を発する。
【０００３】
ＥＬ素子のアノードとカソードとの間に所定の電圧を印加すると、両者の間に電流が流れ、その電流値に応じた輝度でＥＬ材料が発光する。したがって、ＥＬ素子に供給する電流値を制御することにより、所望の輝度でＥＬ素子を発光させることが可能である。
【０００４】
従来のＥＬ表示装置の画素回路は、各画素に、ＥＬ素子に供給する電流値を制御する駆動トランジスタを有する。近年のＥＬ表示装置には高いレベルでの階調制御性能が求められるため、駆動トランジスタは、非常に細やかに電流値を制御する必要がある。そのため、駆動トランジスタの特性バラツキの影響を排除するための技術が重要となってきている。
【０００５】
駆動トランジスタの特性（例えば閾値や移動度）を補正するために、様々な画素回路が開発されているが、結果として、画素内のトランジスタの数や制御配線の数を増加させ、ＥＬ表示装置の高精細化の妨げとなっている。
【０００６】
そこで、ＥＬ表示装置の高精細化を図る手段として、２つのトランジスタと１つのキャパシタとを用いた画素回路を採用し、必要とする素子や配線の簡素化を実現する技術が提案されている（特許文献１）。
【０００７】
図１１は、従来のＥＬ表示装置における簡素化された画素回路の基本動作を説明するための図である。従来のＥＬ表示装置は、マトリクス状に配置された複数の画素１１を備える。各画素１１には、２つのトランジスタ１２、１３と、１つのキャパシタ１４と、発光素子１５とが含まれる。第１トランジスタ１２のソース／ドレイン端子は、第２トランジスタ１３のゲート端子とキャパシタ１４とに接続される。また、第２トランジスタ１３のソース端子はキャパシタ１４と発光素子１５とに接続される。
【０００８】
映像信号線（データ線）１６は、第１トランジスタ１２のソース／ドレイン端子に接続される。信号選択ゲート線１７は、第１トランジスタ１２のゲート端子に接続される。第１電源線１８は、第２トランジスタ１３のドレイン端子に接続されるとともに、第２トランジスタ１３を介して発光素子１５の陽極に接続される。第２電源線１９は、発光素子１５の陰極に接続される。
【０００９】
このような回路構成において、映像信号線１６に供給された映像信号は、スイッチとして機能する第１トランジスタ１２がオン状態になると、第２トランジスタ１３のゲート端子及びキャパシタ１４に書き込まれる。そして、キャパシタ１４の一方の電極に供給された映像信号の電位（映像電位）と、キャパシタ１４の他方の電極に供給された第２トランジスタ１３のソース端子に供給された電位との電位差により、第２トランジスタ１３を流れる電流値が制御される。発光素子１５は、このように制御された電流値に応じた輝度で発光する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１４−８５３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、本発明者らが研究を進めた結果、所定の条件が重なった際、第１トランジスタ１２の映像信号線１６へのリーク電流に起因するクロストークが画像に影響を与えることが分かった。その点について、以下説明する。
【００１２】
図１２は、第１トランジスタ１２のリーク電流が生じる要因を説明するための図である。例えば、座標（ｎ,ｍ）の画素におけるキャパシタ１４に、映像信号（Ｖｓｉｇ１＝４Ｖ）が書き込まれたとする。この場合、理想的には、１フレーム期間が終了するまで座標（ｎ,ｍ）の画素のキャパシタ１４には、映像信号（Ｖｓｉｇ１）が書き込まれた状態となる。
【００１３】
ここで、ｐ＞ｎの関係にある座標（ｐ,ｍ）の画素において、キャパシタ１４に映像信号（Ｖｓｉｇ１）より十分に低い電位の映像信号（Ｖｓｉｇ２＝０Ｖ）が書き込まれたとする。このとき、第２トランジスタ１３のソース端子とドレイン端子との間には（Ｖｓｉｇ１−Ｖｓｉｇ２）に相当する大きな電位差が生じ、僅かなリーク電流２０が発生する。このリーク電流２０は、非常に微弱なものであるが、積算されるとキャパシタ１４に保持された電圧に影響を与えるおそれがある。
【００１４】
図１３は、特定のパターンによって引き起こされるクロストークの一例を説明するための図である。ここで、図１３（Ａ）は、表示しようとする画像パターンを示しており、図１３（Ｂ）は、その画像パターンをＥＬ表示装置において表示した画像を示している。
【００１５】
図１３（Ａ）には、単色の背景２１の中央に黒色ウィンドウ２２を表示するための画像パターンが示してある。また、図１３（Ａ）には、座標（ｎ,ｍ）の画素と座標（ｐ,ｍ）の画素が示してある。この画像パターンを表示するための映像信号を順次各画素のキャパシタ１４に書き込むこととなる。
【００１６】
図１３（Ｂ）は、図１３（Ａ）に示した画像パターンを表示した場合における表示画像を示している。図１３（Ｂ）に示すように、画像パターンに従って背景２１’の中央に黒色ウィンドウ２２’が表示される。しかしながら、前述のようなリーク電流２０が発生すると、黒色ウィンドウ２２’の上方に薄暗い背景２３が表示される場合がある。つまり、リーク電流２０に起因したクロストークが黒色ウィンドウ２２’の上方に発生し得る。
【００１７】
図１３（Ａ）に示す画像パターンを表示する場合、座標（ｎ,ｍ）に背景２１に対応する映像信号（Ｖｂｇ）を書き込んだ後、下方の黒色ウィンドウ２２に対応する映像信号（Ｖｂｗ）を複数の水平走査期間にわたって映像信号線１６に供給する。そのため、黒色ウィンドウ２２に対応して映像信号線１６に映像信号（Ｖｂｗ）が供給されるたびに前述の第１トランジスタ１２を介したリーク電流２０が生じ、少しずつキャパシタ１４に保持された電圧が減少する。キャパシタ１４に保持された電圧の減少は、前述の第２トランジスタ１３を流れる電流値の減少を招き、発光素子１５の輝度の低下を引き起こす。その結果、黒色ウィンドウ２２’の上方には、背景２１’よりも若干薄暗くなった背景２３が表示されるのである。
【００１８】
図１４は、図１３（Ｂ）に示した座標（ｐ,ｍ）の画素のキャパシタ１４が保持する電圧の時間変動を示した図である。符号２４は、黒色ウィンドウ２２を含まない列に設けられた画素におけるキャパシタの電圧変動を示し、符号２５は、黒色ウィンドウ２２を含む列に設けられた画素におけるキャパシタの電圧変動を示している。
【００１９】
図１４に示されるように、他の画素で黒色ウィンドウ２２に対応する映像信号（Ｖｂｗ）が書き込まれている間に、徐々にキャパシタ１４が保持する電圧が減少する。その結果、最終的にキャパシタ１４が保持する電圧が符号２５で示されるレベルまで低下し、発光輝度も低下する。
【００２０】
この場合、第１トランジスタ１２のリーク電流を無くすのが理想的ではあるが、そのような仕様の高いトランジスタをばらつきなく形成することは困難であり、結果として製造プロセスの歩留りの低下を招きかねない。
【００２１】
そこで本発明は、局所的に発生するクロストークの影響を低減するための表示装置の駆動方法を提供することを課題の一つとする。
【課題を解決するための手段】
【００２２】
本発明の一態様は、複数の画素を有する表示部を備えた表示装置の駆動方法であって、前記複数の画素の少なくとも１つは、映像信号線と、第１電位が供給される第１電源線と、前記第１電位と異なる第２電位が供給される第２電源線と、前記第１電源線と前記第２電源線との間に設けられた発光素子と、前記第１電源線と前記発光素子との間に設けられ、前記発光素子に供給される電流値を制御する駆動トランジスタと、前記映像信号線と前記駆動トランジスタのゲート端子との間に設けられ、前記映像信号線の映像信号を前記駆動トランジスタのゲート端子に入力するスイッチと、前記駆動トランジスタのゲート端子とソース端子との間に設けられた容量と、を有し、Ｎ行目の画素の前記容量に映像信号を書き込んでから、Ｍ（Ｎ＜Ｍ）行目の画素の前記容量に映像信号を書き込むまでの間に、前記映像信号線に対して、最小階調レベルの電位を供給する、表示装置の駆動方法である。前記最小階調レベルの電位は、最小階調に対応する電位に０．５Ｖを加えた電位よりも低い電位であってもよい。
【００２３】
本発明の他の一態様は、複数の画素を有する表示部を備えた表示装置の駆動方法であって、前記複数の画素の少なくとも１つは、映像信号線と、第１電位又は当該第１電位と異なる第２電位が互いに排他的に供給される第１電源線と、前記第１電位及び前記第２電位と異なる第３電位が供給される第２電源線と、前記第１電源線と前記第２電源線との間に設けられた発光素子と、前記第１電源線と前記発光素子との間に設けられ、前記発光素子に供給される電流値を制御する駆動トランジスタと、前記映像信号線と前記駆動トランジスタのゲート端子との間に設けられ、前記映像信号線の信号を前記駆動トランジスタのゲート端子に入力するスイッチと、前記駆動トランジスタのゲート端子とソース端子との間に設けられた容量と、を有し、Ｎ行目の画素の前記容量に映像信号を書き込んでから、Ｍ（Ｎ＜Ｍ）行目の画素の前記容量に映像信号を書き込むまでの間に、前記映像信号線に対して、最小階調レベルの電位を供給する、表示装置の駆動方法である。前記最小階調レベルの電位は、最小階調に対応する電位に０．５Ｖを加えた電位よりも低い電位であってもよい。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態に係るＥＬ表示装置における概略の構成を示す図である。
【図２】本発明の第１実施形態に係るＥＬ表示装置の回路構成を示す図である。
【図３】本発明の第１実施形態に係るＥＬ表示装置の画素回路の構成を示す図である。
【図４】従来のＥＬ表示装置における駆動方法のタイムチャートを示す図である。
【図５】本発明の第１実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。
【図６】特定の座標の画素におけるキャパシタ２０３が保持する電圧の時間変動を示した図である。
【図７】本発明の一実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。
【図８】本発明の一実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。
【図９】本発明の一実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。
【図１０】本発明の一実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。
【図１１】従来のＥＬ表示装置における簡素化された画素回路の基本動作を説明するための図である。
【図１２】第１トランジスタ１２のリーク電流が生じる要因を説明するための図である。
【図１３】図特定のパターンによって引き起こされるクロストークの一例を説明するための図である。
【図１４】特定の座標の画素におけるキャパシタ１４が保持する電圧の時間変動を示した図である。
【発明を実施するための形態】
【００２５】
以下、本発明の各実施の形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００２６】
（第１実施形態）
＜表示装置の構成＞
図１は、本発明の第１実施形態に係るＥＬ表示装置１００の概略の構成を示す図である。ＥＬ表示装置１００は、基板１０１上に形成された、表示部（表示領域）１０２、走査線駆動回路１０３、映像信号線駆動回路１０４、及び論理回路１０５を備えている。論理回路１０５は、走査線駆動回路１０３及び映像信号線駆動回路１０４にタイミング信号等を与える制御部として機能する。ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）１０６は、ＥＬ表示装置１００に対して外部から供給される信号を入出力するための端子である。
【００２７】
なお、映像信号線駆動回路１０４は、論理回路１０５に含めてもよい。また、図１では、基板１０１上に論理回路１０５をフリップチップ等の方法により設けた例を示しているが、論理回路１０５をＦＰＣ１０６に設けて接続する形態を採用してもよい。
【００２８】
表示部１０２には、複数の画素１０７がマトリクス状に配置される。各画素１０７には、映像信号線駆動回路１０４から表示すべき映像に応じた映像信号が与えられる。それら映像信号に対応して制御された電流値を各画素の発光素子に与えることにより、映像信号に応じた映像を表示することができる。発光素子に与える電流値の制御は、トランジスタを用いて行うことができる。
【００２９】
図２は、第１実施形態に係るＥＬ表示装置１００の回路構成を示す図である。表示部１０２には、複数の画素１０７がマトリクス状に配置され、各画素にはそれぞれ画素を構成するトランジスタ等の素子１０８が設けられる。また、走査線駆動回路１０３から表示部１０２に対して発光制御ゲート信号（ＢＧ）、リセットゲート信号（Ｒｅｓｅｔ）、及び信号選択ゲート信号（ＳＧ）が出力され、映像信号線駆動回路１０４から表示部１０２に対して映像信号（ＶＳ）が出力される。論理回路１０５は、タイミング信号等の制御信号を走査線駆動回路１０３及び映像信号線駆動回路１０４に対して出力する。
【００３０】
図３は、第１実施形態に係るＥＬ表示装置１００の画素回路の構成を示す図である。なお、ここでは説明の簡略化のため、１つの画素回路の構成のみを示す。
【００３１】
画素１０７には、２つのトランジスタ２０１、２０２と、１つのキャパシタ２０３と、発光素子２０４とが含まれる。第１トランジスタ２０１のドレイン端子（ただし、ソース端子にもなり得る）は、第２トランジスタ２０２のゲート端子とキャパシタ２０３とに接続される。また、第２トランジスタ２０２のソース端子は、キャパシタ２０３と発光素子２０４とに接続される。
【００３２】
映像信号線２０５は、映像信号線駆動回路１０４と第１トランジスタ２０１のソース端子（ただし、ドレイン端子にもなり得る）とに接続される。後述するが、映像信号線２０５には、映像信号（Ｖｓｉｇ）、初期化電位（Ｖｉｎｉ）またはリーク制御電位（Ｖｌｅａｋ）が供給される。信号選択ゲート線２０６は、走査線駆動回路１０３と第１トランジスタ２０１のゲート端子とに接続され、信号選択ゲート信号（ＳＧ）が供給される。
【００３３】
第１電源線２０７は、第２トランジスタ２０２のドレイン端子と第２トランジスタ２０２を介して発光素子２０４とに接続される。さらに、第１電源線２０７は、第３トランジスタ２０８のドレイン端子と第４トランジスタ２０９のドレイン端子とに接続される。これら第３トランジスタ２０８及び第４トランジスタ２０９は、スイッチ機能を有する素子であればトランジスタでなくてもよい。第２電源線２１０は、発光素子２０４の陰極に接続される。
【００３４】
第１電源線２０７には、第３トランジスタ２０８を介して第１電位（ＰＶＤＤ）または第４トランジスタ２０９を介して第２電位（ＶＲＳＴ）が供給される。第１電位は、第１電源（図示せず）から出力される固定電位であり、第２電位は、第２電源（図示せず）から出力される固定電位である。また、第２電源線２１０には、第１電位及び第２電位とは異なる第３電位（ＰＶＳＳ）が供給される。第３電位は、第３電源（図示せず）から出力される固定電位である。
【００３５】
なお、第２トランジスタ２０２がＮチャネル型トランジスタである場合、第１電位、第２電位及び第３電位の間には、第１電位＞第２電位＞第３電位の関係がある。すなわち、第１電位より第２電位の方が低く、かつ、第２電位より第３電位の方が低いという関係が成り立つ。
【００３６】
第３トランジスタ２０８は、複数の画素に対して共通に設けることができる。例えば、マトリクス状に配置された複数の画素のうち互いに隣接する４つの画素に対して共通に設けてもよい。また、第４トランジスタ２０９は、各行の画素に対して共通に設けてもよく、例えば走査線駆動回路１０３内に設けることができる。
【００３７】
＜ＥＬ表示装置の駆動方法＞
第１実施形態に係るＥＬ表示装置の駆動方法を説明する前に、基本となる従来のＥＬ表示装置の駆動方法について説明する。なお、第１実施形態に係るＥＬ表示装置の駆動方法は、以下説明する従来のＥＬ表示装置の駆動方法を改良するものであるが、ここで説明する従来のＥＬ表示装置の駆動方法を必須の構成とするものではない。
【００３８】
図４は、前述の特許文献１に開示された従来のＥＬ表示装置における駆動方法のタイムチャートを示す図である。図４において、「１Ｈ」は、１水平走査期間を意味する。映像信号線２０５には、映像信号（ＶＳ：Ｖｉｄｅｏ  Ｓｉｇｎａｌ）として、映像信号（Ｖｓｉｇ）に加えて、初期化電位（Ｖｉｎｉ）が供給される。ここで、「Ｖｓｉｇ」で示される期間３０１は、映像信号（Ｖｓｉｇ）が供給されている期間であり、「Ｖｉｎｉ」で示される期間３０２は、初期化電位（Ｖｉｎｉ）が供給されている期間である。
【００３９】
次に、ｋ行目の画素を例に挙げてタイムチャートについて説明する。符号３０３及び３０４は、それぞれ第３トランジスタ２０８のゲート端子に供給される発光制御ゲート信号（ＢＧｋ）及び第４トランジスタ２０９のゲート端子に供給されるリセットゲート信号（ＲＧｋ）を示している。また、符号３０５は、ｋ行目の第１トランジスタ２０１のゲート端子に供給される信号選択ゲート信号（ＳＧｋ）に供給されるゲート信号を示している。
【００４０】
まず、映像信号線２０５には初期化電位（Ｖｉｎｉ）が供給され、続いて発光制御ゲート信号（ＢＧｋ）がローレベルとなり、リセットゲート信号（ＲＧｋ）がハイレベルとなる。つまり、第３トランジスタ２０８はオフ状態となり、第４トランジスタ２０９はオン状態となるため、第１電源線２０７には、第２電位（ＶＲＳＴ）が供給される。例えば、第２電位（ＶＲＳＴ）は、−２Ｖとすることができる。そのため、第２トランジスタ（駆動トランジスタ）２０２のソース端子及びドレイン端子の電位が第２電位（ＶＲＳＴ）となる。この期間（Ｐｉｓ）を設けることにより、第２トランジスタ２０２のソース端子及びドレイン端子が初期化される。
【００４１】
次の１水平走査期間において、映像信号線２０５に再び初期化電位（Ｖｉｎｉ）が供給されると、ｋ行目の信号選択ゲート線２０６の信号選択ゲート信号（ＳＧｋ）が一定期間ハイレベルになる。このとき、第１トランジスタ２０１がオン状態となり、第２トランジスタ２０２のゲート端子に初期化電位（Ｖｉｎｉ）が供給される。例えば、初期化電位（Ｖｉｎｉ）は２Ｖとすることができる。この期間（Ｐｉｇ）を設けることにより、第２トランジスタ２０２のゲート端子が初期化される。
【００４２】
ここまでの動作の結果、第２トランジスタ２０２の初期化が完了する。これら一連のリセット動作が実行される期間を「リセット期間」と呼ぶこともできる。
【００４３】
次の１水平走査期間において、映像信号線２０５に再び初期化電位（Ｖｉｎｉ）が供給されると、発光制御ゲート信号（ＢＧｋ）がハイレベルとなり、リセットゲート信号（ＲＧｋ）がローレベルとなる。つまり、第３トランジスタ２０８はオン状態に切り替わり、第４トランジスタ２０９はオフ状態に切り替わる。その結果、第１電源線２０７には、第２電位（ＶＲＳＴ）に代えて、第１電位（ＰＶＤＤ）が供給される。例えば、第１電位（ＰＶＤＤ）は１０Ｖとすることができる。
【００４４】
この状態で信号選択ゲート信号（ＳＧｋ）をハイレベルにすると、第２トランジスタ２０２のゲート端子、ソース端子及びドレイン端子の各電位は、それぞれ初期化電位（Ｖｉｎｉ）、第２電位（ＶＲＳＴ）及び第１電位（ＰＶＤＤ）となる。そのため、第２トランジスタ２０２のソース端子とドレイン端子との間には電流が流れ、ソース端子の電位は、初期化電位（Ｖｉｎｉ）から徐々に高電位側へ上昇する。
【００４５】
最終的に、第２トランジスタ２０２のゲート端子とソース端子との間の電位差がＶｔｈ（第２トランジスタ２０２の閾値電圧）となった時点で第２トランジスタ２０２がオフ状態となる。つまり、第２トランジスタ２０２のソース端子の電位が「Ｖｉｎｉ−Ｖｔｈ」まで上昇した時点で第２トランジスタ２０２がオフ状態となる。このとき、キャパシタ２０３には閾値（Ｖｔｈ）に相当する電圧が保持されるため、第２トランジスタ２０２の画素間での閾値のばらつきが補償される。この期間（Ｐｏ）を設けることにより、第２トランジスタ２０２の閾値の画素間におけるばらつきが補正される。これら一連の動作が実行される期間を「ＯＣ（オフセットキャンセル）期間」と呼ぶことができる。
【００４６】
オフセットキャンセルに十分な期間が過ぎたらゲート信号（ＳＧ）をローレベルにし、第１トランジスタ２０１をオフ状態にする。この期間は、オフセットキャンセル動作が確実に完了するように、出来るだけ長くすることが望ましい。
【００４７】
オフセットキャンセル動作が終了した後、映像信号線２０５に対して映像信号（Ｖｓｉｇ）が供給されると、第１トランジスタ２０１の信号選択ゲート信号（ＳＧｋ）をハイレベルにする。これにより、第１トランジスタ２０１を介して映像信号（Ｖｓｉｇ）が第２トランジスタ２０２のゲート端子に供給される。このとき、キャパシタ２０３には映像信号（Ｖｓｉｇ）と第２トランジスタ２０２の閾値電圧（Ｖｔｈ）に対応する電圧が保持される。
【００４８】
このとき、第３トランジスタ２０８がオン状態にあるため、第１電源線２０７には第１電位（ＰＶＤＤ）が供給されている。そのため、第２トランジスタ２０２と発光素子２０４の容量部（寄生容量）とを経由して電流が流れる。この期間（Ｐｗ）を設けることにより、第２トランジスタ２０２のゲート端子には、映像信号（Ｖｓｉｇ）及び閾値電圧に基づく電位が書き込まれ、第２トランジスタ２０２の移動度の画素間におけるばらつきが補正される。これら一連の動作が実行される期間を「書込み期間」と呼ぶことができる。
【００４９】
最後に、第１トランジスタ２０１の信号選択ゲート信号（ＳＧｋ）をローレベルにして、表示期間（Ｐｄ）を開始する。この期間では、第２トランジスタ２０２が、キャパシタ２０３に書き込まれた電圧に対応する電流値で電流を流し、その電流が発光素子２０４に供給される。これにより、発光素子２０４は、映像信号（Ｖｓｉｇ）に対応した輝度で発光し、表示動作を行う。発光素子２０４は、１フレーム期間後に再び第３トランジスタ２０８がオフ状態になるまで発光を維持する。
【００５０】
以上のように、ｋ行目の画素についてリセット期間、オフセットキャンセル期間、書込み期間及び表示期間が行われる。その後、ｋ＋１行目、ｋ＋２行目の画素について同様の動作が順次繰り返し行われ、最終的にすべての画素について処理を行うことにより、目的とする画像を表示することができる。
【００５１】
次に、第１実施形態に係るＥＬ表示装置の駆動方法について説明する。図４を用いて説明した従来のＥＬ表示装置の駆動方法との違いは、映像信号線２０５に対して、初期化電位（Ｖｉｎｉ）及び映像信号（Ｖｓｉｇ）に加えて、リーク制御電位（Ｖｌｅａｋ）を供給する点である。
【００５２】
図５は、第１実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。図４に示した従来のＥＬ表示装置の駆動方法とは異なり、映像信号線２０５に対して初期化電位（Ｖｉｎｉ）を供給する期間３０２と映像信号（Ｖｓｉｇ）を供給する期間３０１との間に、リーク制御電位（Ｖｌｅａｋ）を供給する期間３０６が設けられている。
【００５３】
リーク制御電位（Ｖｌｅａｋ）は、本実施形態のＥＬ表示装置が表示し得る最小階調レベルの電位よりも低い電位であればよい。具体的には、最小階調に対応する電位（代表的には、階調ゼロに対応する電位）に０．５Ｖ（好ましくは０．３Ｖ）を加えた電位よりも低い電位が供給される。例えば、最小階調に対応する電位が０Ｖであれば、０．５Ｖ以下（好ましくは０．３Ｖ）の電位が、リーク制御電位（Ｖｌｅａｋ）として映像信号線２０５に対して供給される。
【００５４】
本実施形態では、ある行の画素の書込み動作が完了してから次の行の画素の書込み動作が開始されるまでの間に、映像信号線２０５に対してリーク制御電位（Ｖｌｅａｋ）を供給する。ただし、この場合における「次の行」とは、隣接する行に限らず、複数の行を跨いだ次の行であってもよい。つまり、複数行ごとに、映像信号線２０５に対してリーク制御電位（Ｖｌｅａｋ）を供給してもよい。また、他の観点から見れば、本実施形態では、初期化電位（Ｖｉｎｉ）と次の初期化電位（Ｖｉｎｉ）との間にリーク制御電位（Ｖｌｅａｋ）が供給されるとも言えるし、リセット動作とオフセットキャンセル動作との間に供給されるとも言える。
【００５５】
映像信号線２０５に対してリーク制御電位（Ｖｌｅａｋ）を供給している間、その映像信号線２０５に接続された複数の第１トランジスタ２０１は、いずれもオフ状態にしておく。これにより、キャパシタ２０３と映像信号線２０５との間（すなわち、第１トランジスタ２０１のソース端子とドレイン端子との間）に所定の電位差が生じ、第１トランジスタ２０１介したリーク電流が発生する。
【００５６】
本実施形態のＥＬ表示装置の駆動方法では、所定のタイミングで映像信号線２０５に対してリーク制御電位（すなわち、最小階調レベルの電位よりも低い電位）を供給することにより、意図的に第１トランジスタ２０１を介したリーク電流を発生させる。リーク制御電位の供給は、表示部１０２を構成するすべての画素に対して行われる。そのため、１フレーム期間が完了すると、すべての画素のキャパシタ２０３は、保持した電圧が一律に所定量だけ低下した状態となる。
【００５７】
図６は、特定の座標の画素におけるキャパシタ２０３が保持する電圧の時間変動を示した図である。なお、比較例として、図１４で説明した黒色ウィンドウを含まない列に設けられた画素におけるキャパシタの電圧変動（符号２４）と、黒色ウィンドウを含む列に設けられた画素におけるキャパシタの電圧変動（符号２５）とを示している。
【００５８】
図６において、符号６０１は、本実施形態のＥＬ表示装置の駆動方法を用いた場合におけるキャパシタの電圧変動を示している。本実施形態では、すべての画素のキャパシタ２０３において、符号６０１のように保持電圧が低下するため、保持電圧の変動を示す直線は１つである。
【００５９】
符号６０１に示されるように、キャパシタ２０３の保持電圧は、１フレーム期間をかけて徐々に一定の傾きで低下する。図５に示したように、本実施形態では、定期的に映像信号線２０５に対してリーク制御電位（Ｖｌｅａｋ）を供給することにより、リーク電流に応じた電圧変動が所定量ずつ引き起こされるからである。したがって、リーク制御電位（Ｖｌｅａｋ）の値を変更したり、リーク制御電位（Ｖｌｅａｋ）を供給する回数（タイミング）を変更したりすることにより、符号６０１で示される直線の傾きを変化させることが可能である。
【００６０】
図１３（Ｂ）を用いて説明したクロストークは、符号２４と符号２５との間に生じる差分（保持電圧の差分）が発光素子の輝度差を生じさせることによって起こる。逆に言えば、この輝度差を超える輝度差が生じるようにすべての画素の輝度を一律に低下させればクロストークの問題は生じない。本実施形態のＥＬ表示装置の駆動方法は、そのような着想に基づくものであり、すべての画素において一律にリーク電流を発生させて意図的にキャパシタ２０３の保持電圧を低下させ、クロストークが視認されないようにするものである。
【００６１】
ここで、黒色ウィンドウの上方に位置する画素のキャパシタ２０３に生じる電圧変動は、原理的には、黒色ウィンドウの高さ（すなわち、ある画素列における黒画素の数）に依存すると考えられる。そのため、キャパシタ２０３に意図的に生じさせる電圧変動は、黒色ウィンドウの高さに応じて変更してもよい。すなわち、黒色ウィンドウの高さに応じて、映像信号線２０５に供給するリーク制御電位（Ｖｌｅａｋ）の値を変更したり、リーク制御電位（Ｖｌｅａｋ）を供給する回数（タイミング）を変更したりすることも可能である。例えば、黒色ウィンドウが存在しないと判断された場合にリーク制御電位（Ｖｌｅａｋ）の供給を省略することも可能である。また、図５においては、１水平走査期間に必ずリーク制御電位（Ｖｌｅａｋ）を供給する例を示したが、複数の水平走査期間ごとにリーク制御電位（Ｖｌｅａｋ）を供給してもよい。
【００６２】
このように、前述したリーク制御電位（Ｖｌｅａｋ）の値や供給タイミングは、あくまで一例に過ぎず、適宜変更することが可能である。また、単色の背景に黒色ウィンドウを表示する例を示して説明したが、この例に限らず、相対的に輝度差の大きい画素が同じ画素列に存在する場合に生じ得る。したがって、本実施形態のＥＬ表示装置の駆動方法は、表示する画像パターンに依存することなく実施することができる。
【００６３】
以上説明したように、第１実施形態に係るＥＬ表示装置の駆動方法によれば、表示部を構成するすべての画素においてキャパシタが保持する電圧を一律に所定量だけ低下させることにより、映像信号線の電位変動に伴うリーク電流の影響を低減することができる。したがって、各画素のキャパシタが保持する電圧の変動を平均化して、局所的に発生するクロストークの影響を低減することができる。
【００６４】
（第２実施形態）
図７は、第２実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。第１実施形態との違いは、第２実施形態における駆動方法では、映像信号（Ｖｓｉｇ）を供給する期間３０１とリーク制御電位（Ｖｌｅａｋ）を供給する期間３０６とを入れ替えた点である。ＥＬ表示装置の構造、基本的な駆動方法その他の構成は、第１の実施形態に係るＥＬ表示装置１００と同じであるため、重複する説明は省略する。
【００６５】
図７に示すように、ある行の画素の書込み動作が完了してから次の行の画素の書込み動作が開始されるまでの間に、映像信号線２０５に対してリーク制御電位（Ｖｌｅａｋ）を供給するという基本構成を満たせば、映像信号線２０５に対してリーク制御電位（Ｖｌｅａｋ）を供給するタイミングは適宜決定することができる。
【００６６】
第２実施形態に係るＥＬ表示装置の駆動方法においても、表示部を構成するすべての画素においてキャパシタが保持する電圧を一律に所定量だけ低下させることにより、映像信号線の電位変動に伴うリーク電流の影響を低減することができる。したがって、各画素のキャパシタが保持する電圧の変動を平均化して、局所的に発生するクロストークの影響を低減することができる。
【００６７】
（第３実施形態）
図８は、第３実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。第１実施形態との違いは、第２実施形態における駆動方法では、オフセットキャンセル期間を２回に分けた点である。ＥＬ表示装置の構造、基本的な駆動方法その他の構成は、第１の実施形態に係るＥＬ表示装置１００と同じであるため、重複する説明は省略する。
【００６８】
図８に示すように、本実施形態のＥＬ表示装置の駆動方法では、１回目のオフセットキャンセル期間（１ｓｔ  Ｐｏ）８０１の後、次の１水平走査期間において、映像信号線２０５に再び初期化電位（Ｖｉｎｉ）が供給されると、２回目のオフセットキャンセル期間（２ｎｄ  Ｐｏ）８０２が実行される。そして、２回目のオフセットキャンセル期間８０２が終了すると、次の映像信号（Ｖｓｉｇ）の供給タイミングでキャパシタ２０３への書込み動作が行われる。
【００６９】
本実施形態では、オフセットキャンセル期間を２回に分けて行うことにより、オフセットキャンセルのために十分に長い時間を確保することができる。
【００７０】
ＥＬ表示装置の高精細化が進むと、１水平走査期間内に挿入できるオフセットキャンセル期間が相対的に短くなり、場合によってはキャパシタ２０３に正確に閾値電圧を保持するための時間が足りなくなるおそれがある。しかしながら、本実施形態では、高精細化が進んだとしても十分なオフセットキャンセル期間を確保することができるため、より精度良く画素間における第２トランジスタ２０２の閾値電圧のばらつきをキャンセルすることができる。
【００７１】
したがって、第３実施形態に係るＥＬ表示装置の駆動方法によれば、第１実施形態で説明した効果に加えて、画素間における駆動トランジスタの閾値ばらつきをより抑制して画質を向上させることができるという効果を有する。
【００７２】
なお、本実施形態の駆動方法は、第２実施形態と組合せて映像信号（Ｖｓｉｇ）を供給する期間３０１とリーク制御電位（Ｖｌｅａｋ）を供給する期間３０６とを入れ替えてもよい。
【００７３】
（第４実施形態）
図９は、第４実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。第１実施形態との違いは、第４実施形態における駆動方法では、初期化動作とオフセットキャンセル動作とを２行同時に行う点である。ＥＬ表示装置の構造、基本的な駆動方法その他の構成は、第１の実施形態に係るＥＬ表示装置１００と同じであるため、重複する説明は省略する。
【００７４】
図９に示されるように、本実施形態のＥＬ表示装置の駆動方法では、１水平走査期間に、映像信号として第１映像信号（Ｖｓｉｇ１）３０２ａ及び第２映像信号（Ｖｓｉｇ２）３０２ｂが含まれる。また、ｋ行目の画素に供給される信号選択ゲート信号（ＳＧｋ）３０５ａとｋ＋１行目の画素に供給される信号選択ゲート信号（ＳＧｋ＋１）３０５ｂとは、第２トランジスタ２０２のゲート端子の初期化動作及びオフセットキャンセル動作に関して同位相で変化する。
【００７５】
したがって、本実施形態のＥＬ表示装置の駆動方法では、ｋ行目の画素の初期化期間（Ｐｉｓ、Ｐｉｇ）及びオフセットキャンセル期間（Ｐｏ）とｋ＋１行目の画素の初期化期間（Ｐｉｓ、Ｐｉｇ）及びオフセットキャンセル期間（Ｐｏ）とが共通に制御される。
【００７６】
そして、オフセットキャンセル期間が完了した後、まず映像信号線２０５に第１映像信号（Ｖｓｉｇ１）３０２ａが供給されたタイミングで、信号選択ゲート信号（ＳＧｋ）３０５ａがハイレベルとなり、ｋ行目の画素のキャパシタ２０３に対して第１映像信号の書込み動作が行われる。次に、映像信号線２０５に第２映像信号（Ｖｓｉｇ２）３０２ｂが供給されたタイミングで、信号選択ゲート信号（ＳＧｋ＋１）３０５ｂがハイレベルとなり、ｋ＋１行目の画素のキャパシタ２０３に対して第２映像信号の書込み動作が行われる。
【００７７】
以上説明したように、本実施形態のＥＬ表示装置の駆動方法によれば、発光動作の準備に当たる初期化期間及びオフセットキャンセル期間を２行同時に行うことができるため、各期間の長さを十分に確保することができる。したがって、第１実施形態で説明した効果に加えて、画素間における駆動トランジスタの特性ばらつきをより抑制して画質を向上させることができるという効果を有する。
【００７８】
なお、本実施形態の駆動方法は、２行分の画素を共通に制御する例を示したが、これに限らず、４行分の画素を共通に制御するなど、複数行の画素を共通に制御することができる。また、第２実施形態や第３実施形態と適宜組み合わせて実施することが可能である。
【００７９】
（第５実施形態）
図１０は、第５実施形態に係るＥＬ表示装置における駆動方法のタイムチャートを示す図である。第５実施形態における駆動方法では、第４実施形態における駆動方法と同様に、初期化動作とオフセットキャンセル動作とを２行同時に行う。第４実施形態における駆動方法との違いは、映像信号線２０５に対して第１映像信号（Ｖｓｉｇ１）を供給する期間３０２ａと第２映像信号（Ｖｓｉｇ２）を供給する期間３０２ｂとの間に、リーク制御電位（Ｖｌｅａｋ）を供給する期間を設けた点である。ＥＬ表示装置の構造、基本的な駆動方法その他の構成は、第１の実施形態に係るＥＬ表示装置１００と同じであるため、重複する説明は省略する。
【００８０】
この場合においても、ある行の画素の書込み動作が完了してから次の行の画素の書込み動作が開始されるまでの間に、映像信号線２０５に対してリーク制御電位（Ｖｌｅａｋ）を供給するという基本構成が満たされる。
【００８１】
具体的には、ｋ行目の画素に第１映像信号（Ｖｓｉｇ１）が書き込まれた後、次のｋ＋２行目の画素に第１映像信号（Ｖｓｉｇ１）が書き込まれるまでの間に、映像信号線２０５はリーク制御電位（Ｖｌｅａｋ）が供給される期間を有する。同様に、ｋ＋１行目の画素に第２映像信号（Ｖｓｉｇ２）が書き込まれた後、次のｋ＋３行目の画素に第２映像信号（Ｖｓｉｇ２）が書き込まれるまでの間にも、映像信号線２０５はリーク制御電位（Ｖｌｅａｋ）が供給される期間を有する。
【００８２】
したがって、本実施形態のＥＬ表示装置の駆動方法によれば、第４実施形態と同様に、第１実施形態で説明した効果に加えて、画素間における駆動トランジスタの特性ばらつきをより抑制して画質を向上させることができるという効果を有する。
【００８３】
なお、本実施形態の駆動方法は、２行分の画素を共通に制御する例を示したが、これに限らず、４行分の画素を共通に制御するなど、複数行の画素を共通に制御することができる。また、第２実施形態や第３実施形態と適宜組み合わせて実施することが可能である。
【００８４】
本発明の実施形態として説明したＥＬ表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００８５】
また、上述した実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００８６】
１００：ＥＬ表示装置
１０１：基板
１０２：表示部
１０３：走査線駆動回路
１０４：映像信号線駆動回路
１０５：論理回路
１０６：ＦＰＣ
１０７：画素
１０８：素子
２０１：第１トランジスタ（スイッチ）
２０２：第２トランジスタ（駆動トランジスタ）
２０３：キャパシタ（容量）
２０４：発光素子
２０５：映像信号線
２０６：走査線
２０７：第１電源線
２０８：第３トランジスタ
２０９：第４トランジスタ
２１０：第２電源線
【図１】
2016148696.tif 000003
【図２】
2016148696.tif 000004
【図３】
2016148696.tif 000005
【図４】
2016148696.tif 000006
【図５】
2016148696.tif 000007
【図６】
2016148696.tif 000008
【図７】
2016148696.tif 000009
【図８】
2016148696.tif 000010
【図９】
2016148696.tif 000011
【図１０】
2016148696.tif 000012
【図１１】
2016148696.tif 000013
【図１２】
2016148696.tif 000014
【図１３】
2016148696.tif 000015
【図１４】
2016148696.tif 000016