(57)【要約】【課題】スイッチングに生ずる高調波ノイズを低減し、かつスイッチング波形の乱れを低減するスイッチング電源回路を提供する。【解決手段】入力端子に印加された直流電圧を変圧して出力端子に出力するスイッチング電源回路であって、入力端子と出力端子の間を接続する入出力間ラインに介装される第１インダクタ素子と、スイッチング動作を行うことで、インダクタ素子に電力を蓄積させるスイッチング素子と、第１インダクタ素子に蓄えられた電力を出力端子に供給する第１ダイオードと、第１ダイオードのアノード側に接続されたノイズ低減素子と、を備える。【選択図】図１
2016019378.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に印加された直流電圧を変圧して出力端子に出力するスイッチング電源回路であって、
前記入力端子と前記出力端子の間を接続する入出力間ラインに介装される第１インダクタ素子と、
スイッチング動作を行うことで、前記第１インダクタ素子に電力を蓄積させるスイッチング素子と、
前記第１インダクタ素子に蓄えられた電力を前記出力端子に供給する第１ダイオードと、
前記第１ダイオードのアノード側に接続されたノイズ低減素子と、
を備えることを特徴とするスイッチング電源回路。
【請求項２】
前記ノイズ低減素子は、第２インダクタ素子を含む請求項１に記載のスイッチング電源回路。
【請求項３】
前記ノイズ低減素子は、
第２インダクタ素子と、
前記第２インダクタ素子に並列接続され、カソード側が前記第１ダイオードのアノード側に接続された第２ダイオードを含む請求項１に記載のスイッチング電源回路。
【請求項４】
前記スイッチング素子は、前記入出力間ラインの、前記第１インダクタ素子と前記入力端子との間に介装され、
前記第１ダイオードは、前記スイッチング素子と前記第１インダクタ素子との間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に、カソード側が前記入出力間ラインに接続するように介装され、
前記ノイズ低減素子は、前記第１ダイオードと前記基準電位ラインの間に介装され、
前記第１インダクタ素子と前記出力端子との間の入出力間ラインと、前記基準電位ラインの間に介装されたキャパシタ素子をさらに備える請求項１ないし請求項３のいずれか１項に記載のスイッチング電源回路。
【請求項５】
前記第１ダイオードは、前記入出力間ラインの、前記第１インダクタ素子と前記出力端子との間に、カソード側が前記出力端子を向くように介装され、
前記スイッチング素子は、前記第１インダクタ素子と前記第１ダイオードとの間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に介装され、
前記ノイズ低減素子は、前記入出力間ラインの、前記スイッチング素子と前記第１インダクタ素子との接続点と、前記第１ダイオードとの間に介装され、
前記第１ダイオードのカソード側と前記出力端子との間の入出力間ラインと、前記基準電位ラインの間に介装されたキャパシタ素子をさらに備える請求項１ないし請求項３のいずれか１項に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関する。
【背景技術】
【０００２】
直流電圧を所望の直流電圧に昇圧または降圧するＤＣ−ＤＣコンバータ回路では、小型で、発熱が少なく、電源変換効率が良いスイッチング電源回路を用いる。スイッチング電源回路は、半導体スイッチを高速スイッチングして直流入力電圧をパルス波に変換した後、そのパルス波を平滑化して任意の直流出力電圧を得る。その後、出力電圧と基準電圧とを比較し、誤差電圧を制御回路で抑制するように調整して所望の電圧を出力する。
【０００３】
しかし、スイッチング電源回路は、パルス波に変換する過程で、パルス周波数を基本波とした高調波ノイズが発生するという問題がある。そこで、ノイズ対策として、コンデンサ、スナバ回路によりパルス波を鈍す方法が採られている。（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−０５４１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の構成では、発熱や変換効率の低下という問題があった。また高調波ノイズを低減するため、キャッチダイオードに直列にフェライトビーズインダクタを挿入する対策手法もあるが、背反としてフェライトビーズインダクタのインダクタンス成分により、波形にリップルが発生し、場合によっては回路素子の絶対最大定格を超えるという問題があった。
【０００６】
上記問題点を背景として、本発明は、スイッチングに生ずる高調波ノイズを低減し、かつスイッチング波形の乱れ（リップル）を低減するスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するためのスイッチング電源回路は、入力端子に印加された直流電圧を変圧して出力端子に出力するスイッチング電源回路であって、入力端子と出力端子の間を接続する入出力間ラインに介装される第１インダクタ素子と、スイッチング動作を行うことで、第１インダクタ素子に電力を蓄積させるスイッチング素子と、第１インダクタ素子に蓄えられた電力を出力端子に供給する第１ダイオードと、第１ダイオードのアノード側に接続されたノイズ低減素子と、を備える。
【発明の効果】
【０００８】
上記構成によって、スイッチング時に生ずる高調波ノイズおよびスイッチング波形の乱れ（リップル）を低減できる。
【図面の簡単な説明】
【０００９】
【図１】本発明のスイッチング電源回路の構成を示す図。
【図２】第１インダクタ素子に流れる電流の状態を示す図。
【図３】波形観測点Ｐ１における高調波ノイズの状態を示す図。
【図４】波形観測点Ｑ１におけるリップルの状態を示す図。
【図５】本発明のスイッチング電源回路の構成の別例を示す図。
【図６】波形観測点Ｑ２におけるリップルの状態を示す図。
【発明を実施するための形態】
【００１０】
図１のように、本発明のスイッチング電源回路１は、周知の降圧型スイッチング電源回路を基に構成される。なお、スイッチング電源回路（降圧型、昇圧型とも）については、「トランジスタ技術」２００５年３月号の特集記事に詳細が記載されている。
【００１１】
図１の構成が、「スイッチング素子は、入出力間ラインの、第１インダクタ素子と入力端子との間に介装され、第１ダイオードは、スイッチング素子と第１インダクタ素子との間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に、カソード側が入出力間ラインに接続するように介装され、ノイズ低減素子は、第１ダイオードと基準電位ラインの間に介装され、第１インダクタ素子と出力端子との間の入出力間ラインと、基準電位ラインの間に介装されたキャパシタ素子をさらに備える」ものである。本構成によって、いわゆる降圧型チョッパー方式のスイッチング電源回路において、スイッチング時に生ずる高調波ノイズおよびスイッチング波形の乱れを低減できる。
【００１２】
入力端子４と出力端子６とを接続する入出力間ライン８には、トランジスタＴｒ１（本発明のスイッチング素子）およびチョークコイルともいわれるコイルＬ１（本発明の第１インダクタ素子）が介挿される。トランジスタＴｒ１は、コレクタ端子Ｃが入力端子４側に接続され、エミッタ端子ＥがコイルＬ１の一端側に接続され、ベース端子Ｂが制御回路３に接続される。制御回路３は、例えば、周知のマイクロコンピュータを含み、周知のＰＷＭ制御によりトランジスタＴｒ１をスイッチングさせる。
【００１３】
また、コイルＬ１の他の一端は、出力端子６およびコンデンサＣ１（本発明のキャパシタ素子）の＋側（正極）に接続される。コンデンサＣ１の−側（負極）は、入力基準端子５と出力基準端子７とを接続する基準電位ライン９に接続される。
【００１４】
トランジスタＴｒ１とコイルＬ１との間の入出力間ライン８には、キャッチダイオードともいわれるダイオードＤ１（本発明の第１ダイオード）のカソード側が接続される。ダイオードＤ１のアノード端子と基準電位ライン９との間には、ノイズ低減素子１０が介挿される。ノイズ低減素子１０の構成は、以下のうちのいずれか一方を用いる。
・フェライトビーズインダクタＬ２（本発明の第２インダクタ素子）のみを含む（図１の構成からダイオードＤ２を除いたもの）。本構成が、「ノイズ低減素子は、第２インダクタ素子を含む」ものである。本構成によって、スイッチング時に生ずる高調波ノイズを低減できる。
【００１５】
・フェライトビーズインダクタＬ２と、フェライトビーズインダクタＬ２に並列接続されたダイオードＤ２（本発明の第２ダイオード）を含む（図１の構成）。ダイオードＤ２のカソード側が、ダイオードＤ１のアノード側に接続され、ダイオードＤ２のアノード側が、基準電位ライン９側に接続される。
【００１６】
上述の構成が、「ノイズ低減素子は、第２インダクタ素子と、第２インダクタ素子に並列接続され、カソード側が第１ダイオードのアノード側に接続された第２ダイオードを含む」ものである。本構成によって、第２インダクタ素子を用いることで、スイッチング時に発生する、スイッチング素子の出力電圧波形の乱れ（リップル）を、第２ダイオードにより低減できる。
【００１７】
スイッチング電源回路１は、直流電源１２によって入力端子４と入力基準端子５の間に印加される直流電圧Ｅ１（Ｖ）を、制御回路３からのＰＷＭ信号によりトランジスタＴｒ１をオン／オフ（スイッチング）させ、コレクタ−エミッタ間電圧Ｖｃｅ１をパルス状に変化させる。ＰＷＭのデューティー比を変化させることでコイルＬ１に流れる電流ＩＬ１を変化させ、電流ＩＬ１をコンデンサＣ１で平滑化し、出力端子６と出力基準端子７の間に、任意の直流出力電圧Ｖｏｕｔ１（Ｖ）（直流電源１２の印加電圧Ｅ１（Ｖ）よりも低い）を出力する。
【００１８】
図２のように、具体的には、トランジスタＴｒ１がオン状態になると、Ｖｃｅ１は約０．６（Ｖ）となる。電流経路は、直流電源１２〜トランジスタＴｒ１〜コイルＬ１〜出力端子（経路Ｋ１）となり、コイルＬ１に電流Ｉｅ１が流れ、エネルギーが蓄えられる。この後、ＰＷＭのデューティー比で定められるオン時間が経過してトランジスタＴｒ１がオフ状態になると、Ｖｃｅ１は直流電源１２の印加電圧Ｅ１（Ｖ）とほぼ同じとなる。コイルＬ１は電流（Ｉｅ１）を保とうとして、自身に蓄積したエネルギーにより起電力を発生させ、ダイオードＤ１を通じて電流Ｉｄ１を流す。よって、電流経路は、ダイオードＤ１〜コイルＬ１〜出力端子（経路Ｋ２）となる。したがって、コイルＬ１にはＩｅ１とＩｄ１との和であるＩＬ１が流れる。なお、図２の横軸Ｔは、時間の経過を示している。
【００１９】
図３に、図１の構成における、基準電位ライン９上の波形観測点Ｐ１の観測結果を示す。ノイズ低減素子１０を介挿しないとき、波形観測点Ｐ１では、図３（ａ）のように、トランジスタＴｒ１がオフ状態からオン状態に変化するとき（図２の電流ＩＬ１の変化点Ｓ）、ダイオードＤ１のリカバリ特性により逆バイアス方向に瞬間的に電流が流れ、スイッチング時のノイズＮ１を観測する。ノイズＮ１の発生周波数、あるいは高調波が、他の装置の制御で用いる周波数に近いとき、その装置の動作に影響を及ぼすことがある。
【００２０】
そこで、フェライトビーズインダクタＬ２のみを含むノイズ低減素子１０を介挿すると、逆バイアス方向の電流を低減できるため、図３（ｂ）のように、ノイズＮ２のレベルは、ノイズＮ１に比べて小さくなり、フェライトビーズインダクタＬ２によるノイズ低減効果が認められる。
【００２１】
図４に、図１の構成における、例えば、トランジスタＴｒ１のエミッタ端子Ｅである波形観測点Ｑ１に発生する電圧Ｖｑ１の観測結果を示す。ノイズ低減素子１０を介挿しないとき、図４（ａ）のように、トランジスタＴｒ１がオン状態からオフ状態に変化して、Ｖｑ１が、直流電源１２の印加電圧であるＥ１（Ｖ）から０（Ｖ）に変化するとき、Ｖｑ１の立下り波形に異常は見られない（Ｒ１）。一方、フェライトビーズインダクタＬ２のみを含むノイズ低減素子１０を介挿すると、図４（ｂ）のように、Ｖｑ１の立下り時に、フェライトビーズインダクタＬ２のインダクタンス成分により、波形にリップルが発生する（Ｒ２）。
【００２２】
そこで、フェライトビーズインダクタＬ２にダイオードＤ２を並列接続すると、ダイオードＤ２の順方向特性により、フェライトビーズインダクタの両端にはダイオードＤ２の順方向電圧以上の電圧が発生せず、図４（ｃ）のように、リップルは低減される（Ｒ３）。また、このとき、図３（ｃ）のように、スイッチング時のノイズＮ３は、ノイズＮ２とほぼ同レベルであり、本構成でも、ノイズ低減効果が認められる。
【００２３】
図５に、本発明のスイッチング電源回路の別例を示す。スイッチング電源回路２は、周知の昇圧型スイッチング電源回路を基に構成される。なお、図１と同一の構成のものについては、同一の符号を付与し、ここでの詳細な説明は割愛する。
【００２４】
図５の構成が、「第１ダイオードは、入出力間ラインの、第１インダクタ素子と出力端子との間に、カソード側が出力端子を向くように介装され、スイッチング素子は、第１インダクタ素子と第１ダイオードとの間の入出力間ラインと、入力基準端子と出力基準端子の間を接続する基準電位ラインの間に介装され、ノイズ低減素子は、入出力間ラインの、スイッチング素子と第１インダクタ素子との接続点と、第１ダイオードとの間に介装され、第１ダイオードのカソード側と出力端子との間の入出力間ラインと、基準電位ラインの間に介装されたキャパシタ素子をさらに備える」ものである。本構成によって、いわゆる昇圧型チョッパー方式のスイッチング電源回路において、スイッチング時に生ずる高調波ノイズおよびスイッチング波形の乱れを低減できる。
【００２５】
入力端子４と出力端子６とを接続する入出力間ライン８には、チョークコイルともいわれるコイルＬ２１（本発明の第１インダクタ素子）、ノイズ低減素子２０、逆流防止用のダイオードＤ２１（本発明の第１ダイオード）が介挿される。コイルＬ２１は、一端が入力端子４に接続され、他の一端がノイズ低減素子２０に接続される。ノイズ低減素子２０のコイルＬ２１に接続されない一端は、ダイオードＤ２１のアノード側に接続される。ダイオードＤ２１のカソード側は出力端子６側に接続される。
【００２６】
コイルＬ２１とノイズ低減素子２０との間の入出力間ライン８と、入力基準端子５と出力基準端子７とを接続する基準電位ライン９との間には、トランジスタＴｒ２（本発明のスイッチング素子）が介挿される。トランジスタＴｒ２は、コレクタ端子Ｃが入出力間ライン８に接続され、エミッタ端子Ｅが基準電位ライン９に接続され、ベース端子Ｂが制御回路３に接続される。制御回路３は、例えば、周知のマイクロコンピュータを含み、周知のＰＷＭ制御によりトランジスタＴｒ２をスイッチングさせる。
【００２７】
また、ダイオードＤ２１のカソード側の入出力間ライン８と、基準電位ライン９との間には、コンデンサＣ２（本発明のキャパシタ素子）が介挿される。コンデンサＣ２の＋側（正極）は、入出力間ライン８に接続される。コンデンサＣ２の−側（負極）は、基準電位ライン９に接続される。
【００２８】
ノイズ低減素子２０の構成は、以下のうちのいずれか一方である。
・フェライトビーズインダクタＬ２２（本発明の第２インダクタ素子）のみを含む。本構成が、「ノイズ低減素子は、第２インダクタ素子を含む」ものである。本構成によって、スイッチング時に生ずる高調波ノイズを低減できる。
【００２９】
・フェライトビーズインダクタＬ２２と、フェライトビーズインダクタＬ２２に並列接続されたダイオードＤ２２（本発明の第２ダイオード）を含む。ダイオードＤ２２のカソード側が、ダイオードＤ２１のアノード側に接続される。ダイオードＤ２２のアノード側が、コイルＬ２１側に接続される。
【００３０】
上述の構成が、「ノイズ低減素子は、第２インダクタ素子と、第２インダクタ素子に並列接続され、カソード側が第１ダイオードのアノード側に接続された第２ダイオードを含む」ものである。本構成によって、第２インダクタ素子を用いることで、スイッチング時に発生する、スイッチング素子の出力電圧波形の乱れ（リップル）を低減できる。
【００３１】
スイッチング電源回路２は、直流電源１２によって入力端子４と入力基準端子５の間に印加される直流電圧Ｅ１（Ｖ）を、制御回路３からのＰＷＭ信号によりトランジスタＴｒ２をオン／オフ（スイッチング）させ、コレクタ−エミッタ間電圧Ｖｃｅ２をパルス状に変化させる。ＰＷＭのデューティー比を変えることでコイルＬ２１に蓄積されるエネルギーを変化させる。そして、このエネルギーを、直流電源１２からの印加電圧Ｅ１（Ｖ）に重畳することで（昇圧）、出力端子６と出力基準端子７の間に、任意の直流出力電圧Ｖｏｕｔ２を出力する。
【００３２】
具体的には、トランジスタＴｒ２がオン状態になると、電流経路は、コイルＬ２１〜トランジスタＴｒ２（経路Ｋ２１）となり、コイルＬ２１に電流Ｉｅ２が流れ、エネルギーが蓄えられる。
【００３３】
この後、トランジスタＴｒ２がオフ状態になると、電流経路は、コイルＬ２１〜ノイズ低減素子２０〜ダイオードＤ２１（経路Ｋ２２）となり、コイルＬ２１は電流（Ｉｅ２）を保とうとして、自身に蓄積したエネルギーにより起電力を発生させ、ダイオードＤ２１を通じて電流Ｉｄ２を流す。したがって、コイルＬ２１にはＩｅ２とＩｄ２との和であるＩＬ２が流れる。ＩＬ２をコンデンサＣ２で平滑化し、Ｖｏｕｔ２を出力する。
【００３４】
図５の構成において、Ｖｃｅ２、Ｉｅ２、Ｉｄ２、ＩＬ２の関係は、値や傾きは異なることがあるものの、それぞれ、図２のＶｃｅ１、Ｉｅ１、Ｉｄ１、ＩＬ１と同様となる。よって、ノイズ低減素子２０を介挿しないとき、基準電位ライン９上の波形観測点Ｐ２では、図３（ａ）のように、トランジスタＴｒ２がオフ状態からオン状態に変化するとき（図２の変化点Ｓ）、ダイオードＤ２１のリカバリ特性により逆バイアス方向に瞬間的に電流が流れ、スイッチングノイズ（以下、「ノイズ」と略称）Ｎ１を観測する。ノイズレベルは、図１とは異なることもある。
【００３５】
フェライトビーズインダクタＬ２２のみを含むノイズ低減素子２０を介挿すると、逆バイアス方向の電流を低減できるため、図３（ｂ）のように、ノイズＮ２のレベルは、ノイズＮ１に比べて小さくなり、フェライトビーズインダクタＬ２２によるノイズ低減効果が認められる。
【００３６】
ノイズ低減素子２０を介挿しないとき、例えばトランジスタＴｒ２のコレクタ端子Ｃである波形観測点Ｑ２では、図６（ａ）のように、トランジスタＴｒ２がオン状態からオフ状態に変化して、Ｖｑ２が、０（Ｖ）から直流電源１２の印加電圧であるＥ１（Ｖ）に変化するとき、Ｑ２に発生する電圧Ｖｑ２の立上り波形に異常は見られない（Ｒ２１）。一方、フェライトビーズインダクタＬ２２のみを含むノイズ低減素子２０を介挿すると、図６（ｂ）のように、Ｖｑ２の立上り時に、フェライトビーズインダクタＬ２２のインダクタンス成分により、波形にリップルが発生する（Ｒ２２）。
【００３７】
そこで、フェライトビーズインダクタＬ２２にダイオードＤ２２を並列接続すると、ダイオードＤ２２の順方向特性により、フェライトビーズインダクタの両端にはダイオードＤ２２の順方向電圧以上の電圧が発生せず、図６（ｃ）のように、波形のリップルは低減される（Ｒ２３）。また、このとき、図３（ｃ）のように、スイッチングノイズＮ３は、ノイズＮ２とほぼ同レベルであり、本構成でも、ノイズ低減効果が認められる。
【００３８】
以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
【符号の説明】
【００３９】
１、２  スイッチング電源回路
４  入力端子
５  入力基準端子
６  出力端子
７  出力基準端子
８  入出力間ライン
９  基準電位ライン
１０、２０  ノイズ低減素子
Ｌ２、Ｌ２２  フェライトビーズインダクタ（第２インダクタ素子）
Ｄ２、Ｄ２２  ダイオード（第２ダイオード）
Ｔｒ１、Ｔｒ２  トランジスタ（スイッチング素子）
Ｌ１、Ｌ２１  コイル（第１インダクタ素子）
Ｃ１、Ｃ２  コンデンサ（キャパシタ素子）
Ｄ１、Ｄ２１  ダイオード（第１ダイオード）
【図１】
2016019378.tif 000003
【図２】
2016019378.tif 000004
【図３】
2016019378.tif 000005
【図４】
2016019378.tif 000006
【図５】
2016019378.tif 000007
【図６】
2016019378.tif 000008