(57)【要約】【課題】導電膜を溝部によって自己整合的に分離可能な電気光学装置用基板の製造方法、電気光学装置用基板、該電気光学装置用基板を備えた電気光学装置、電子機器を提供すること。【解決手段】電気光学装置用基板としての素子基板１０の製造方法は、透明基板としての基材１１の上方にスイッチング素子としてのＴＦＴ１４を形成する工程と、ＴＦＴ１４の上方に第１絶縁膜としての第３層間絶縁膜１７を形成する工程と、第３層間絶縁膜１７の表面１７ｓにおいて、画素の境界に開口した溝部２１を形成する工程と、第３層間絶縁膜１７の表面１７ｓに透光性の導電膜を成膜する工程と、を備えた。溝部２１はプリズムとして機能するものである。【選択図】図６
2016018094.tif 000002
【特許請求の範囲】
【請求項１】
透明基板の上方にスイッチング素子を形成する工程と、
前記スイッチング素子の上方に第１絶縁膜を形成する工程と、
前記第１絶縁膜の表面において、画素の境界に開口した溝部を形成する工程と、
前記第１絶縁膜の表面に透光性の導電膜を成膜する工程と、
を備えたことを特徴とする電気光学装置用基板の製造方法。
【請求項２】
前記溝部の前記第１絶縁膜の表面からの深さが、前記画素の配置ピッチの３倍以上となるように前記溝部を形成することを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
【請求項３】
前記スイッチング素子と前記導電膜とを電気的に接続させるコンタクト部を前記第１絶縁膜に形成する工程で前記溝部を形成することを特徴とする請求項１または２に記載の電気光学装置用基板の製造方法。
【請求項４】
前記コンタクト部は、前記スイッチング素子と前記導電膜との間に配置された中継層に達するように形成され、前記溝部の深さは、前記導電膜と前記中継層との間の距離よりも大きいことを特徴とする請求項３に記載の電気光学装置用基板の製造方法。
【請求項５】
透明基板の上方にスイッチング素子を形成する工程と、
前記スイッチング素子の上方にマイクロレンズを形成する工程と、
前記マイクロレンズの上方に第１絶縁膜を形成する工程と、
前記第１絶縁膜の表面を平坦化する工程と、
平坦化された前記第１絶縁膜の表面に透光性の導電膜を成膜する工程と、を備え
前記第１絶縁膜を形成する工程では、前記マイクロレンズが配置された画素の境界に開口した溝部を生ずるように前記第１絶縁膜を形成することを特徴とする電気光学装置用基板の製造方法。
【請求項６】
前記導電膜を分離する前記溝部の前記開口の幅は、前記導電膜の膜厚の５倍以上であることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置用基板の製造方法。
【請求項７】
前記導電膜が成膜された前記第１絶縁膜の表面に第２絶縁膜を成膜して、前記溝部の前記開口を塞ぐ工程をさらに備えることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置用基板の製造方法。
【請求項８】
前記第２絶縁膜は、液晶分子を所定の配向方向に配向させる配向膜であることを特徴とする請求項７に記載の電気光学装置用基板の製造方法。
【請求項９】
スイッチング素子と、前記スイッチング素子に電気的に接続される電極とが透明基板に配置された電気光学装置用基板であって、
前記スイッチング素子と前記電極との間に配置された第１絶縁膜と、
前記第１絶縁膜の前記電極側の表面において、画素の境界に開口した溝部と、を含み、
前記溝部の前記第１絶縁膜の表面からの深さが、前記画素の配置ピッチの３倍以上であって、
前記電極は、前記溝部によって外形が規定されていることを特徴とする電気光学装置用基板。
【請求項１０】
スイッチング素子と、前記スイッチング素子に電気的に接続される電極とが透明基板に配置された電気光学装置用基板であって、
前記スイッチング素子と前記電極との間に配置されたマイクロレンズと、
前記マイクロレンズと前記電極との間に配置された第１絶縁膜と、
前記第１絶縁膜の前記電極側の表面において、画素の境界に開口した溝部と、を含み、
前記電極は、前記溝部によって外形が規定されていることを特徴とする電気光学装置用基板。
【請求項１１】
前記電極の外形を規定する前記溝部の開口の幅は、前記電極の膜厚の５倍以上であることを特徴とする請求項９または１０に記載の電気光学装置用基板。
【請求項１２】
前記電極が設けられた前記第１絶縁膜の表面に、前記溝部の開口を塞ぐ第２絶縁膜が設けられていることを特徴とする請求項９乃至１１のいずれか一項に記載の電気光学装置用基板。
【請求項１３】
前記第２絶縁膜は、液晶分子を所定の配向方向に配向させる配向膜であることを特徴とする請求項１２に記載の電気光学装置用基板。
【請求項１４】
前記スイッチング素子が電気的に接続される外部接続端子を有し、
前記外部接続端子と複数の前記画素を含む表示領域の外縁との間にも前記溝部が設けられていることを特徴とする請求項９乃至１３のいずれか一項に記載の電気光学装置用基板。
【請求項１５】
前記外部接続用端子を囲む位置にも前記溝部が設けられていることを特徴とする請求項１４に記載の電気光学装置用基板。
【請求項１６】
請求項１乃至８に記載の電気光学装置用基板の製造方法を用いて製造された電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１７】
請求項９乃至１５に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１８】
請求項１６または１７に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板の製造方法、電気光学装置用基板、該電気光学装置用基板が用いられた電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
電気光学装置として、画素電極に与えられる電位を制御可能なスイッチング素子を備えたアクティブ駆動型の液晶装置が知られている。画素電極は、基板に形成されたスイッチング素子を覆う絶縁膜上に導電膜を成膜し、この導電膜を例えばフォトリソグラフィ法でパターニングして画素ごとに形成される。
フォトリソグラフィ法は、感光性レジストの成膜工程及び露光・現像工程、導電膜のエッチング工程、感光性レジストの剥離工程を含んでいる。それゆえに、製造工程が複雑になったり、露光用マスクが必要であったりするなど、生産性や製造コストの観点などから課題があり、より簡便な方法で、画素電極を形成する方法が検討されている。
【０００３】
例えば、特許文献１や特許文献２には、スイッチング素子を覆う絶縁膜を形成する工程において、画素電極を画素ごとに分離するための溝や凹部を該絶縁膜にあらかじめ形成し、その後に該絶縁膜上に導電膜を成膜する方法が開示されている。該導電膜は、溝や凹部の内側を覆うことができないため、溝や凹部によって分離される。このような方法によれば、該導電膜をパターニングするための工程が不要となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３２５９４９号公報
【特許文献２】特開２０１０−２７１５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１や特許文献２によれば、該導電膜を溝や凹部で確実に分離しようとして、溝や凹部の該絶縁膜の表面側にオーバーハング部を設けている。このようなオーバーハング構造の溝や凹部を形成することは必ずしも容易ではないという課題があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例］本適用例に係る電気光学装置用基板の製造方法は、透明基板の上方にスイッチング素子を形成する工程と、前記スイッチング素子の上方に第１絶縁膜を形成する工程と、前記第１絶縁膜の表面において、画素の境界に開口した溝部を形成する工程と、前記第１絶縁膜の表面に透光性の導電膜を成膜する工程と、を備え、を特徴とする。
【０００８】
本適用例によれば、透光性の導電膜を溝部が形成された第１絶縁膜の表面に成膜すると、溝部の内側を該導電膜で被覆することが困難なため、画素の境界に開口した溝部によって、画素を単位として該導電膜を分離することができる。つまり、透光性の導電膜を分離して例えば電極とするために、わざわざ導電膜をフォトリソグラフィ法でパターニングしなくてもよい。したがって、電気光学装置用基板の製造方法を簡略化することができる。ゆえに、透光性の導電膜のパターニングが不要となり、高い生産性を有する電気光学装置用基板の製造方法を提供することができる。
【０００９】
上記適用例に記載の電気光学装置用基板の製造方法において、前記溝部の前記第１絶縁膜の表面からの深さが、前記画素の配置ピッチの３倍以上となるように前記溝部を形成することを特徴とする。
この方法によれば、溝部は画素の境界に開口しており、溝部の深さが画素の配置ピッチの３倍以上となることから、透明基板側から画素に入射する光の一部を溝部の側壁で反射させて画素に導くことができる。すなわち、プリズムとして機能する溝部が形成された第１絶縁膜の表面に導電膜を成膜することで、導電膜を溝部によって自己整合的に分離できる。つまり、画素に入射する光を効率的に利用可能であると共に、高い生産性を有する電気光学装置用基板の製造方法を提供することができる。
【００１０】
上記適用例に記載の電気光学装置用基板の製造方法において、前記スイッチング素子と前記導電膜とを電気的に接続させるコンタクト部を前記第１絶縁膜に形成する工程で前記溝部を形成することを特徴とする。
この方法によれば、コンタクト部を形成する工程で溝部を形成するため、溝部を形成するための専用の工程が不要となり、高い生産性を実現できる。
【００１１】
上記適用例に記載の電気光学装置用基板の製造方法において、前記コンタクト部は、前記スイッチング素子と前記導電膜との間に配置された中継層に達するように形成され、前記溝部の深さは、前記導電膜と前記中継層との間の距離よりも大きいことを特徴とする。
この方法によれば、コンタクト部を形成する工程で、溝部を形成しても、中継層がコンタクト部の形成におけるストッパーとして機能するので、溝部を所望の深さで形成することができる。その一方で、中継層とコンタクト部とを介して、スイッチング素子と導電膜とを電気的に接続させることができる。
【００１２】
［適用例］本適用例に記載の他の電気光学装置用基板の製造方法は、透明基板の上方にスイッチング素子を形成する工程と、前記スイッチング素子の上方にマイクロレンズを形成する工程と、前記マイクロレンズの上方に第１絶縁膜を形成する工程と、前記第１絶縁膜の表面を平坦化する工程と、平坦化された前記第１絶縁膜の表面に透光性の導電膜を成膜する工程と、を備え、前記第１絶縁膜を形成する工程では、前記マイクロレンズが配置された画素の境界に開口した溝部を生ずるように前記第１絶縁膜を形成することを特徴とする。
【００１３】
本適用例によれば、溝部が生じた第１絶縁膜の表面を平坦化すると、溝部の開口の形状は平坦化処理を施す前よりも際立つこと（明確）になる。平坦化処理が施された第１絶縁膜の表面に導電膜を成膜すると、溝部の内側を導電膜で被覆することが困難になるため、画素の境界に開口した溝部によって、画素を単位として導電膜を分離することができる。つまり、導電膜を分離して例えば電極とするために、わざわざ導電膜をフォトリソグラフィ法でパターニングしなくてもよい。したがって、電気光学装置用基板の製造方法を簡略化することができる。加えて、溝部は画素の境界に開口しているので、透明基板側から画素に入射する光の一部を溝部の側壁で反射させて画素に導くことができる。また、マイクロレンズによって画素に入射する光を集光させることができる。すなわち、プリズムとして機能する溝部が生じた第１絶縁膜の平坦化された表面に導電膜を成膜することで、導電膜を溝部によって自己整合的に分離できる。ゆえに、溝部とマイクロレンズとにより入射光を効率的に利用可能であると共に、導電膜のパターニングが不要となり、高い生産性を有する電気光学装置用基板の製造方法を提供することができる。
【００１４】
上記適用例に記載の電気光学装置用基板の製造方法において、前記導電膜を分離する前記溝部の開口の幅は、前記導電膜の膜厚の５倍以上であることが好ましい。
この方法によれば、導電膜によって溝部の内部を被覆することがより困難となり、画素を単位として導電膜を確実に分離することができる。
【００１５】
上記適用例に記載の電気光学装置用基板の製造方法において、前記導電膜が成膜された前記第１絶縁膜の表面に第２絶縁膜を成膜して、前記溝部の開口を塞ぐ工程をさらに備えることが好ましい。
この方法によれば、溝部の開口が第２絶縁膜で塞がれるので、溝部の内側を第１絶縁膜よりも屈折率が小さい空間とすることができる。また、製造工程中に溝部の内側が他の物質によって埋められるおそれがなくなるので、側壁面で効率よく光を反射させるプリズムとしての溝部を実現できる。
【００１６】
上記適用例に記載の電気光学装置用基板の製造方法において、前記第２絶縁膜は、液晶分子を所定の配向方向に配向させる配向膜であるとしてもよい。
この方法によれば、新たな製造工程を用いずに、配向膜の形成工程を利用して溝部の開口を塞ぐことができる。
【００１７】
［適用例］本適用例に係る電気光学装置用基板は、スイッチング素子と、前記スイッチング素子に電気的に接続される電極とが透明基板に配置された電気光学装置用基板であって、前記スイッチング素子と前記電極との間に配置された第１絶縁膜と、前記第１絶縁膜の前記電極側の表面において、画素の境界に開口した溝部と、を含み、前記溝部の前記第１絶縁膜の表面からの深さが、前記画素の配置ピッチの３倍以上であり、前記電極は、前記溝部によって外形が規定されていることを特徴とする。
【００１８】
本適用例によれば、溝部によって画素を単位として電極が分離され、且つ溝部が透明基板に入射する光の一部を画素に導くことが可能なプリズムとして機能する電気光学装置用基板を提供することができる。
【００１９】
［適用例］本適用例に係る他の電気光学装置用基板は、スイッチング素子と、前記スイッチング素子に電気的に接続される電極とが透明基板に配置された電気光学装置用基板であって、前記スイッチング素子と前記電極との間に配置されたマイクロレンズと、前記マイクロレンズと前記電極との間に配置された第１絶縁膜と、前記第１絶縁膜の前記電極側の表面において、画素の境界に開口した溝部と、を含み、前記電極は、前記溝部によって外形が規定されていることを特徴とする。
【００２０】
本適用例によれば、溝部によって画素を単位として電極が分離され、透明基板に入射する光がプリズムとして機能する溝部とマイクロレンズとによって画素に導かれる電気光学装置用基板を提供することができる。
【００２１】
上記適用例に記載の電気光学装置用基板において、前記電極の外形を規定する前記溝部の開口の幅は、前記電極の膜厚の５倍以上であることが好ましい。
この構成によれば、溝部によって画素を単位として電極を確実に分離することができる。
【００２２】
上記適用例に記載の電気光学装置用基板において、前記電極が設けられた前記第１絶縁膜の表面に、前記溝部の開口を塞ぐ第２絶縁膜が設けられていることが好ましい。
この構成によれば、溝部の内側が第１絶縁膜よりも屈折率が小さい空間となる。したがって、第１絶縁膜との境界である側壁で効率よく光を反射させるプリズムとして機能する溝部を実現できる。
【００２３】
上記適用例に記載の電気光学装置用基板において、前記第２絶縁膜は、液晶分子を所定の配向方向に配向させる配向膜であるとしてもよい。
この構成によれば、配向膜を利用して溝部の開口を塞ぐことができる。
【００２４】
上記適用例に記載の電気光学装置用基板において、前記スイッチング素子が電気的に接続される外部接続端子を有し、前記外部接続端子と複数の前記画素を含む表示領域の外縁との間にも前記溝部が設けられていることを特徴とする。
この構成によれば、外部接続端子が設けられている領域と、表示領域とを電気的に分離してノイズなどが表示に及ぼす影響を低減できる。
【００２５】
上記適用例に記載の電気光学装置用基板において、前記外部接続用端子を囲む位置にも前記溝部が設けられていることを特徴とする。
この構成によれば、外部接続端子を構成する部材の一部として電極を構成する導電膜を利用できると共に、外部接続端子を電気的に分離することができる。
【００２６】
［適用例］本適用例に係る電気光学装置は、上記適用例に記載の電気光学装置用基板の製造方法を用いて製造された電気光学装置用基板を備えたことを特徴とする。
【００２７】
［適用例］本適用例に係る他の電気光学装置は、上記適用例に記載の電気光学装置用基板を備えたことを特徴とする。
これらの適用例によれば、画素に入射する光を効率的に利用して明るい表示が可能であると共に、高い生産性を有する電気光学装置を提供できる。
【００２８】
［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、画素に入射する光を効率的に利用して明るい表示が可能であると共に、高い生産性を有する電子機器を提供できる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態に係る液晶装置の構成を示す概略平面図。
【図２】第１実施形態に係る液晶装置の電気的な構成を示す等価回路図。
【図３】第１実施形態の液晶装置における画素の構成を示す概略平面図。
【図４】図１のＨ−Ｈ’線に沿った液晶装置の構造を示す概略断面図。
【図５】第１実施形態の素子基板の製造方法を示すフローチャート。
【図６】（ａ）〜（ｅ）は第１実施形態の素子基板の製造方法を示す概略断面図。
【図７】第２実施形態の電気光学装置としての液晶装置の構造を示す概略断面図。
【図８】第２実施形態の素子基板の製造方法を示すフローチャート。
【図９】（ａ）〜（ｅ）は第２実施形態の素子基板の製造方法を示す概略断面図。
【図１０】第３実施形態の電気光学装置としての液晶装置の構造を示す概略断面図。
【図１１】第３実施形態の電気光学装置としての液晶装置における素子基板の構造を示す拡大断面図。
【図１２】第３実施形態の素子基板の製造方法を示すフローチャート。
【図１３】（ａ）〜（ｄ）は第３実施形態の素子基板の製造方法を示す概略断面図。
【図１４】（ｅ）〜（ｉ）は第３実施形態の素子基板の製造方法を示す概略断面図。
【図１５】電子機器としての投写型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００３０】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００３１】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００３２】
（第１実施形態）
＜電気光学装置＞
本実施形態の電気光学装置として、薄膜トランジスター（Thin  Film  Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投写型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００３３】
本実施形態の液晶装置の基本的な構成と構造について、図１〜図４を参照して説明する。図１は第１実施形態に係る液晶装置の構成を示す概略平面図、図２は第１実施形態に係る液晶装置の電気的な構成を示す等価回路図、図３は第１実施形態の液晶装置における画素の構成を示す概略平面図、図４は図１のＨ−Ｈ’線に沿った液晶装置の構造を示す概略断面図である。
【００３４】
図１及び図４に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０及び対向基板３０と、素子基板１０と対向基板３０との間に配置された液晶層４０とを有している。素子基板１０は対向基板３０よりも一回り大きい。素子基板１０と対向基板３０とが所定の間隔を置いて対向配置され、対向基板３０の外縁に沿って額縁状に配置されたシール材４２により貼り合わされて液晶パネル１１０が構成されている。なお、素子基板１０が本発明の電気光学装置用基板の一例である。
【００３５】
液晶層４０は、素子基板１０と対向基板３０とシール材４２とによって囲まれた空間に封入された、正または負の誘電異方性を有する液晶で構成されている。シール材４２は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材４２には、素子基板１０と対向基板３０との間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００３６】
額縁状に配置されたシール材４２の内側には、マトリックス状に配列した複数の画素Ｐを含む表示領域Ｅが設けられている。また、シール材４２と表示領域Ｅとの間に表示領域Ｅを取り囲んで見切り部が設けられている。見切り部は、遮光性の金属あるいは金属化合物などからなる遮光膜３２によって規定されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、詳しくは後述するが、素子基板１０は、表示領域Ｅにおける複数の画素Ｐのそれぞれに対応して形成され、画素電極１８を電気的に分離する溝部２１を含むものである（図４参照）。
【００３７】
素子基板１０には、複数の外部接続端子５４が配列した端子部が設けられている。素子基板１０の該端子部に沿った第１の辺部とシール材４２との間にデータ線駆動回路５１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４２と表示領域Ｅとの間に検査回路５３が設けられている。さらに、第１の辺部と直交し互いに対向する第３及び第４の辺部に沿ったシール材４２と表示領域Ｅとの間に走査線駆動回路５２が設けられている。第２の辺部のシール材４２と検査回路５３との間に、２つの走査線駆動回路５２を繋ぐ複数の配線５５が設けられている。なお、検査回路５３の配置はこれに限定されず、データ線駆動回路５１と表示領域Ｅとの間のシール材４２の内側に沿った位置に設けてもよい。
【００３８】
これらデータ線駆動回路５１、走査線駆動回路５２に繋がる配線は、第１の辺部に沿って配列した複数の外部接続端子５４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部に沿った方向をＹ方向として説明する。図１のＨ−Ｈ’線に沿った方向はＹ方向である。また、Ｘ方向及びＹ方向と直交し、素子基板１０から対向基板３０に向かう方向をＺ方向とする。本明細書では、Ｚ方向に沿って対向基板３０側から見ることを「平面視」という。
【００３９】
次に図２を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号配線としての複数の走査線２及び複数のデータ線３と、走査線２に沿って平行に配置された容量線４とを有する。走査線２が延在する方向がＸ方向であり、データ線３が延在する方向がＹ方向である。
【００４０】
走査線２、データ線３及び容量線４と、これらの信号線類により区分された領域に、画素電極１８と、ＴＦＴ１４と、蓄積容量５とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４１】
走査線２はＴＦＴ１４のゲートに電気的に接続され、データ線３はＴＦＴ１４のソースに電気的に接続されている。画素電極１８はＴＦＴ１４のドレインに電気的に接続されている。
【００４２】
データ線３はデータ線駆動回路５１（図１参照）に接続されており、データ線駆動回路５１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線２は走査線駆動回路５２（図１参照）に接続されており、走査線駆動回路５２から供給される走査信号Ｇ１，Ｇ２，…，Ｇｍを画素Ｐに供給する。
【００４３】
データ線駆動回路５１からデータ線３に供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線３同士に対してグループごとに供給してもよい。走査線駆動回路５２は、走査線２に対して、走査信号Ｇ１〜Ｇｍを所定のタイミングでパルス的に線順次で供給する。
【００４４】
液晶装置１００は、スイッチング素子であるＴＦＴ１４が走査信号Ｇ１〜Ｇｍの入力により一定期間だけオン状態とされることで、データ線３から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１８に書き込まれる構成となっている。そして、画素電極１８を介して液晶層４０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１８と液晶層４０を介して対向配置された共通電極３４（図４参照）との間で一定期間保持される。画像信号Ｄ１〜Ｄｎの周波数は例えば６０Ｈｚである。
【００４５】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１８と共通電極３４との間に形成される液晶容量と並列に蓄積容量５が接続されている。蓄積容量５は、ＴＦＴ１４のドレインと容量線４との間に設けられている。
【００４６】
なお、図１に示した検査回路５３には、データ線３が接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では図示を省略している。
【００４７】
本実施形態における画素回路を駆動制御する周辺回路は、データ線駆動回路５１、走査線駆動回路５２、検査回路５３を含んでいる。また、周辺回路は、上記画像信号をサンプリングしてデータ線３に供給するサンプリング回路、データ線３に所定電圧レベルのプリチャージ信号を上記画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００４８】
次に、図３を参照して画素Ｐの平面的な構成について説明する。図３に示すように、表示領域Ｅには、Ｘ方向に延在する部分と、Ｙ方向に延在する部分とを有する遮光領域が設けられている。遮光領域は、後述するように、素子基板１０において、第１遮光層１２と第２遮光層１６とにより構成されていることから（図４参照）、符号１２，１６を付与して遮光領域１２，１６と呼ぶこととする。
複数本のＸ方向に延在する部分と、複数本のＹ方向に延在する部分とが互いに交差して格子状の遮光領域１２，１６を構成している。格子状の遮光領域１２，１６によって表示領域Ｅに入射する光が画素Ｐごとに通過する開口領域１２ａ，１６ａ、すなわち画素開口部が規定されている。
【００４９】
遮光領域１２，１６のＸ方向に延在する部分と、Ｙ方向に延在する部分とは、同じ大きさの幅になっている。Ｘ方向に延在する部分と、Ｙ方向に延在する部分とが交差した交差部１２ｃ，１６ｃは、他の部分に比べて幅が拡張されている。したがって、交差部１２ｃ，１６ｃだけを取り出してみると、その平面形状は、正方形（四角形）となっている。
【００５０】
液晶装置１００の画素Ｐにおける詳しい構造については後述するが、画素スイッチング素子としてのＴＦＴ１４は、遮光領域１２，１６の交差部１２ｃ，１６ｃと重なる位置において素子基板１０側に配置されている。
【００５１】
画素電極１８は、平面視で正方形であり、画素Ｐごとに電気的に分離して設けられ、画素電極１８の外縁が平面視で遮光領域１２，１６と重なるように配置されている。言い換えれば、画素電極１８は、Ｘ方向とＹ方向とに所定の間隔をおいて配置され、当該所定の間隔の部分は平面視で遮光領域１２，１６と重なり合っている。
【００５２】
遮光領域１２，１６のＸ方向に延在する部分から画素開口部側に張り出すように中継層６が配置されている。中継層６には、中継層６と画素電極１８とを電気的に接続させるコンタクト部ＣＮＴ１が設けられている。画素電極１８は、コンタクト部ＣＮＴ１と中継層６とを介してＴＦＴ１４に電気的に接続されている。
【００５３】
次に、図４を参照して、液晶装置１００の構造について説明する。なお、図４は図１のＨ−Ｈ’線に沿った液晶装置１００の構造を示す概略断面図であるが、表示領域ＥにおいてＹ方向に配置されたすべての画素Ｐの構造を示すものではなく、視認可能な程度に拡大表示している。また、溝部２１は実際にはμｍ（マイクロメートル）単位の大きさであるが、図４では視認可能な程度に拡大して表示している。
【００５４】
＜電気光学装置用基板＞
図４に示すように、電気光学装置用基板としての素子基板１０は、透明基板としての透光性の基材１１と、基材１１上に設けられた、第１遮光層１２と、第１層間絶縁膜１３と、ＴＦＴ１４と、第２層間絶縁膜１５と、第２遮光層１６と、第３層間絶縁膜１７と、画素電極１８と、配向膜１９とを備えている。基材１１は、例えばガラスや石英などの透光性を有する材料が用いられている。なお、本実施形態における「透光性」とは、可視光波長領域の光を概ね８０％以上、好ましくは９０％以上透過させることを言う。
【００５５】
第１遮光層１２及び第２遮光層１６は、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性と導電性とを兼ね備えている。
表示領域Ｅにおいて、第１遮光層１２は、上層の第２遮光層１６に平面視で重なって格子状の遮光領域１２，１６を構成するように配置されており、素子基板１０の厚さ方向（Ｚ方向）において、ＴＦＴ１４を間に挟むように配置されている。第１遮光層１２及び第２遮光層１６により、ＴＦＴ１４への光の入射が抑制される。第１遮光層１２及び第２遮光層１６に囲まれた領域は、素子基板１０に入射した光が素子基板１０を透過する開口領域１２ａ，１６ａ（図３参照）となる。
【００５６】
第１層間絶縁膜１３は、基材１１と第１遮光層１２とを覆うように設けられている。第１層間絶縁膜１３は、例えば、ＳｉＯ2などの無機材料からなる。ＴＦＴ１４は、第１層間絶縁膜１３上に設けられている。図示を省略するが、ＴＦＴ１４は、半導体層、ゲート電極、ソース電極、及びドレイン電極を有している。
【００５７】
ゲート電極は、素子基板１０において平面視で半導体層のチャネル領域と重なる領域に第２層間絶縁膜１５の一部（ゲート絶縁膜）を介して対向配置されている。
第１遮光層１２は、その一部が走査線２（図２参照）として機能するようにパターニングされている。ゲート電極は、ゲート絶縁膜と第１層間絶縁膜１３とを貫通するコンタクトホールを介して下層側に配置された走査線２に電気的に接続されている。
【００５８】
第２層間絶縁膜１５は、第１層間絶縁膜１３とＴＦＴ１４とを覆うように設けられている。第２層間絶縁膜１５は、例えば、ＳｉＯ2などの無機材料からなる。第２層間絶縁膜１５は、ＴＦＴ１４の半導体層とゲート電極との間を絶縁するゲート絶縁膜を含む。第２層間絶縁膜１５により、ＴＦＴ１４に起因する表面の凹凸が緩和される。
第２層間絶縁膜１５上には、第２遮光層１６が設けられている。第２遮光層１６は、ＴＦＴ１４に電気的に接続される、例えば、データ線３や容量線４、あるいは蓄積容量５の電極のいずれかとして機能するようにパターニングされている。そして、第２層間絶縁膜１５と第２遮光層１６とを覆うように、無機材料からなる第３層間絶縁膜１７が設けられている。なお、第３層間絶縁膜１７が、本発明の電気光学装置用基板における第１絶縁膜の一例である。
【００５９】
第３層間絶縁膜１７は、第１層間絶縁膜１３、第２層間絶縁膜１５と同様に、例えば、ＳｉＯ2などの無機材料からなる。第３層間絶縁膜１７は、第１層間絶縁膜１３や第２層間絶縁膜１５に比べて膜厚が厚く、例えば４０μｍ〜５０μｍ程度となっている。第３層間絶縁膜１７には、Ｚ方向において対向基板３０側に開口する断面がＶ字状の溝部２１が様々な場所に設けられている。表示領域Ｅでは、溝部２１は画素Ｐの境界に開口しており、溝部２１が設けられた第３層間絶縁膜１７上に画素電極１８が設けられている。つまり、表示領域Ｅにおいては、溝部２１が実質的に画素電極１８を画素Ｐごとに分離している。画素電極１８は、例えば、ＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明導電膜からなる。該透明導電膜は、第３層間絶縁膜１７上において表示領域Ｅだけでなく、表示領域Ｅの外側にも設けられている。
【００６０】
溝部２１は、表示領域Ｅの外縁と外部接続端子５４との間にも設けられている。溝部２１の少なくとも１つは、シール材４２と外部接続端子５４との間であってシール材４２の際付近に設けられている。また、外部接続端子５４の周囲にも溝部２１が設けられている。外部接続端子５４は、画素電極１８と同層に設けられ該透明導電膜からなる電極１８ｔを含んでいる。電極１８ｔは外部接続端子５４を囲む位置に開口した溝部２１によって実質的に分離されている。外部接続端子５４の電極１８ｔは、第３層間絶縁膜１７を貫通して設けられたコンタクト部ＣＮＴ２によって下層に設けられた配線１６ｔに電気的に接続されている。
【００６１】
素子基板１０は、シール材４２と外部接続端子５４との間にデータ線駆動回路５１を有している。データ線駆動回路５１は、第１遮光層１２と同層に設けられた配線６２、ＴＦＴ１４と同層に設けられたＴＦＴ６４、第２遮光層１６と同層に設けられた配線６６を含むものである。Ｚ方向において配線６２と配線６６との間にＴＦＴ６４が設けられており、ＴＦＴ６４に入射する光は、配線６２と配線６６とにより遮光される。なお、図４では図示されないが、走査線駆動回路５２もデータ線駆動回路５１と同様に、第１遮光層１２や第２遮光層１６と同層に設けられた配線、ＴＦＴ１４と同層に設けられたＴＦＴを有するものである。
【００６２】
画素電極１８を覆う配向膜１９は、正の誘電異方性を有する液晶（液晶分子）を略水平配向させることが可能な例えばポリイミドなどの有機樹脂材料や、負の誘電異方性を有する液晶（液晶分子）を略垂直配向させることが可能な例えば酸化シリコンなどの無機材料を用いることができる。
【００６３】
液晶層４０を構成する液晶は、画素電極１８と共通電極３４との間に印加される電圧レベルにより液晶分子の配向状態が変化することにより、液晶層４０に入射する光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置１００からは画像信号に応じたコントラストをもつ光が射出される。本実施形態では、素子基板１０側から光が入射して液晶層４０を透過し、対向基板３０側から射出されることを前提に、液晶装置１００が構成されている。
【００６４】
対向基板３０は、透光性の基材３１と、見切り部としての遮光膜３２と、遮光膜３２を覆う平坦化層３３と、共通電極３４と、配向膜３５とを備えている。基材１１は、例えばガラスや石英などの透光性を有する材料が用いられている。
【００６５】
遮光膜３２は、例えば、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｃｒ（クロム）などの遮光性を有する材料、あるいはこれらの材料の中から選ばれた少なくとも２つの材料の積層体で構成することができる。図４では、詳細な図示を省略しているが、本実施形態では、遮光膜３２は、基材３１の表面から順に積層されたＡｌ（アルミニウム）とＴｉＮ（窒化チタン）の二層構造となっている。
【００６６】
平坦化層３３を覆って共通電極３４が設けられている。共通電極３４は、複数の画素Ｐに跨って形成され、液晶層４０を挟んで画素電極１８と対向する対向電極である。共通電極３４は、例えば、ＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明導電膜が用いられる。共通電極３４は、液晶層４０を挟んで複数の画素電極１８と対向して配置されるので、画素Ｐごとに所望の光学特性を実現するためには、共通電極３４の表面が平坦であることが好ましい。なお、共通電極３４は、対向基板３０の角部に設けられた上下導通部５６を介して、素子基板１０の外部接続端子５４に繋がる配線と電気的に接続されている（図１参照）。
【００６７】
共通電極３４を覆って配向膜３５が設けられている。配向膜３５は、素子基板１０側の配向膜１９と同様に、例えばポリイミドなどの有機樹脂材料や、酸化シリコンなどの無機材料を用いて形成される。前述したように、配向膜１９，３５の材料選択や配向処理の方法は、液晶装置１００の光学設計に基づく液晶の選定や表示モードによる。
【００６８】
次に、図４を参照して画素Ｐを透過する光について説明する。素子基板１０の基材１１側から入射する光のうち、例えばＺ方向に沿って画素Ｐの中央部に入射する入射光Ｌ１は、素子基板１０の開口領域１２ａ，１６ａを通過し、液晶層４０を透過して対向基板３０側から射出される。一方で、例えばＺ方向に沿って隣り合う画素Ｐの間に入射する入射光Ｌ３は、第１遮光層１２によって遮光される。画素Ｐに入射する光は、Ｚ方向に沿った平行光に限定されず、Ｚ方向に対して交差し、画素Ｐに斜めに入射する光も存在する。このような斜めに入射する光のうち、断面がＶ字状の溝部２１の側壁に入射する入射光Ｌ２は、該側壁において反射され、開口領域１２ａ，１６ａの内側に導かれて対向基板３０側から射出される。つまり、溝部２１は入射する光の一部を開口領域１２ａ，１６ａ側に導くプリズムとして機能するものである。
【００６９】
＜電気光学装置用基板の製造方法＞
次に、図５及び図６を参照して、電気光学装置用基板としての素子基板１０の製造方法について説明する。図５は第１実施形態の素子基板の製造方法を示すフローチャート、図６（ａ）〜（ｅ）は第１実施形態の素子基板の製造方法を示す概略断面図である。なお、図６は素子基板１０の表示領域Ｅに対応する部分の製造方法を示すものである。また、基材１１にＴＦＴ１４を含む画素回路やデータ線駆動回路５１及び走査線駆動回路５２などの周辺回路を形成する方法は、公知の方法を用いることができる。ここでは、発明の特徴部分に関連する工程について説明する。
【００７０】
図５に示すように、本実施形態の素子基板１０の製造方法は、第１絶縁膜形成工程（ステップＳ１）と、平坦化処理工程（ステップＳ２）と、溝部形成工程（ステップＳ３）と、導電膜形成工程（ステップＳ４）と、第２絶縁膜形成工程（ステップＳ５）とを含んで構成されている。
【００７１】
図５のステップＳ１では、基材１１の第２層間絶縁膜１５と第２遮光層１６とを覆う第１絶縁膜としての第３層間絶縁膜１７を形成する。第３層間絶縁膜１７の形成方法としては、蒸着法、スパッタ法、ＣＶＤ法などにより、例えばＳｉＯ2膜を成膜する方法が挙げられる。本実施形態では、ＳｉＯ2膜の膜厚を４０μｍ〜５０μｍとする観点から効率的に厚膜形成が可能なプラズマＣＶＤ法により第３層間絶縁膜１７を形成した。第３層間絶縁膜１７を厚膜形成しても、下層の第２遮光層１６や第２層間絶縁膜１５の表面における凹凸の影響を受けて、第３層間絶縁膜１７の表面にも凹凸が生ずることがある。このような凹凸がこの後に形成される画素電極１８に反映されると液晶層４０における液晶分子の配向むらにつながって表示品質を低下させるおそれがあることから、本実施形態では、ステップＳ２において第３層間絶縁膜１７に平坦化処理を施す。平坦化処理の方法としては、例えば研磨剤を用いて第３層間絶縁膜１７の表面を研磨するＣＭＰ（Chemical  Mechanical  Polishing；化学的機械的研磨）処理が挙げられる。これにより、図６（ａ）に示すように、表面１７ｓが平坦な第３層間絶縁膜１７ができあがる。なお、成膜後の第３層間絶縁膜１７の表面が平坦な状態であれば、平坦化処理工程（ステップＳ２）を省略してもよい。そして、ステップＳ３へ進む。
【００７２】
図５のステップＳ３では、図６（ｂ）に示すように、第３層間絶縁膜１７に溝部２１を形成する。溝部２１の形成方法としては、第３層間絶縁膜１７の表面１７ｓに溝部２１の形成位置に開口した開口部を有するマスク層を形成する。マスク層を介して第３層間絶縁膜１７を例えばフッ素系処理ガスを用いてドライエッチング（異方性エッチング）することで、断面がＶ字状の溝部２１をエッチング形成する。マスク層は第３層間絶縁膜１７のドライエッチングに対して選択比が取れる材料を用いる。マスク層の材料としては、例えばシリコンやタングステン、あるいはタングステンシリサイドなどが挙げられる。また、第３層間絶縁膜１７をドライエッチングして溝部２１を形成したときに、マスク層も同時にドライエッチングされてステップＳ３の終了時に無くなるように、あらかじめマスク層の厚みを調整しておく。
【００７３】
本実施形態の液晶装置１００は、後述する投写型表示装置の光変調素子として用いられるものであり、画素Ｐの配置ピッチはおよそ５μｍ〜１０μｍ程度である。溝部２１をプリズムとして十分な機能を発揮させるには、溝部２１の深さｄ１は、画素Ｐの配置ピッチつまりＸ方向及びＹ方向における溝部２１の形成間隔ｄ２の長さの３倍以上であることが好ましい。本実施形態では、溝部２１の深さｄ１がおよそ３０μｍ程度となるように、ドライエッチングを行った。なお、溝部２１の断面形状はＶ字形状であることに限定されるものではなく、溝部２１の開口と反対側が鋭角になっていない例えば断面が逆台形状であってもよい。そして、ステップＳ４へ進む。
【００７４】
図５のステップＳ４では、図６（ｃ）に示すように、第３層間絶縁膜１７上に画素電極１８を形成する。具体的には、ＩＴＯなどの透明導電膜を第３層間絶縁膜１７上に成膜する。透明導電膜の成膜方法としては、蒸着法、スパッタ法などが挙げられる。本実施形態では、膜厚が１００ｎｍ〜２００ｎｍとなるようにスパッタ法により透明導電膜を成膜した。第３層間絶縁膜１７の表面に開口した溝部２１のＸ方向及びＹ方向の幅ｄ３は、透明導電膜の膜厚の５倍以上であることが好ましい。本実施形態では、幅ｄ３がおよそ１μｍとなるように、溝部２１がエッチング形成されている。これにより、図６（ｄ）に示すように、透明導電膜を成膜しても、透明導電膜は溝部２１の開口付近には付きまわるものの、溝部２１の内部をすべて被覆することができない。したがって、透明導電膜は溝部２１によって分離されることになる。すなわち、外形が溝部２１によって自己整合的に規定された画素電極１８が形成される。そして、ステップＳ５へ進む。
【００７５】
図５のステップＳ５では、図６（ｅ）に示すように、画素電極１８の表面を覆うように第２絶縁膜としての配向膜１９を形成する。配向膜１９は前述したように液晶装置１００の光学設計によって、有機配向膜や無機配向膜が選択される。本実施形態では、ポリイミドなどの有機絶縁材料を含む溶液を塗布あるいは転写して乾燥・焼成することで、膜厚がおよそ１００ｎｍ〜５００ｎｍの配向膜１９を形成した。これにより、溝部２１の開口は、配向膜１９で塞がれ、溝部２１には、断面がＶ字状の側壁２１ｂで囲まれた空間２１ａが形成される。なお、溝部２１の開口を塞ぐ第２絶縁膜は配向膜１９に限定されるものではない、配向膜１９以外の絶縁膜で少なくとも溝部２１の開口を塞いだ後に、配向膜１９を形成してもよい。なお、表示領域Ｅ以外における溝部２１も、表示領域Ｅにおける溝部２１の形成と同様に形成される。以上の工程を経て、素子基板１０ができあがる。
【００７６】
上記第１実施形態によれば、以下の効果が得られる。
（１）素子基板１０の製造方法によれば、第３層間絶縁膜１７に画素Ｐの境界に開口する溝部２１を形成する。溝部２１は、その深さｄ１が画素Ｐの配置ピッチに対して３倍以上であるおよそ３０μｍ程度となるように形成され、且つ溝部２１の開口の幅ｄ３が後に形成される透明導電膜の膜厚の５倍以上であるおよそ１μｍとなるように形成される。したがって、第３層間絶縁膜１７の表面１７ｓに透明導電膜を成膜すれば、透明導電膜は溝部２１の内部をすべて被覆することができず、溝部２１により透明導電膜が分離されて画素電極１８が自己整合的に形成される。すなわち、平面視における外形が溝部２１により規定された画素電極１８が形成される。ゆえに、画素電極１８を形成するために透明導電膜をフォトリソグラフィ法でパターニングする必要がなく、高い生産性を実現可能であると共に、プリズムとして機能する溝部２１によって入射光を効率的に利用可能な素子基板１０の製造方法及び素子基板１０を提供することができる。
（２）第３層間絶縁膜１７に形成された溝部２１の開口、すなわち実質的には隣り合う画素電極１８の隙間は、配向膜１９によって塞がれる。言い換えれば、隣り合う画素電極１８の隙間を塞ぐように第２絶縁膜としての配向膜１９を形成する。したがって、溝部２１には、側壁２１ｂにより囲まれた空間２１ａができあがる。空間２１ａは第３層間絶縁膜１７よりも屈折率が小さくなるので、屈折率が異なる第３層間絶縁膜１７と空間２１ａとの境界面である側壁２１ｂに入射した光は、側壁２１ｂで反射する。溝部２１は断面がＶ字状に形成されるので、側壁２１ｂで反射した光は画素開口部に導かれ、基材１１側から入射した光を効率的に画素開口部に入射させることができる。また、液晶装置１００の製造工程で、溝部２１の内部に他の部材が侵入しなくなり、溝部２１をプリズムとして十分に機能させることができる。
（３）溝部２１によって画素電極１８が自己整合的に形成されることから、プリズムとして機能する溝部２１と画素電極１８との相対的な位置がずれることがないので、溝部２１による入射光の利用効率改善を光学設計上で理想的な状態に近い状態で実現できる。
（４）液晶装置１００（液晶パネル１１０）は、素子基板１０側から入射する入射光を効率的に利用して明るい表示を実現可能であると共に、高い生産性を有する素子基板１０を備えているので、優れたコストパフォーマンスを有する液晶装置１００（液晶パネル１１０）を製造あるいは提供することができる。
【００７７】
（第２実施形態）
＜電気光学装置＞
次に、第２実施形態の電気光学装置について、図７を参照して説明する。図７は、第２実施形態の電気光学装置としての液晶装置の構造を示す概略断面図である。第２実施形態の電気光学装置は、上記第１実施形態の液晶装置１００に対して、素子基板における第１絶縁膜としての第３層間絶縁膜１７の構成を異ならせると共に、溝部２１の形成工程を特定したものである。したがって、上記第１実施形態の液晶装置１００と同じ構成には同じ符号を付して詳細な説明は省略する。また、図７は、上記第１実施形態での説明に用いた、図１のＨ−Ｈ’線に沿った断面構造を示すものである。
【００７８】
図７に示すように、本実施形態の電気光学装置としての液晶装置２００は、素子基板１０Ｂと、対向基板３０と、両基板の間に挟持された液晶層４０とを有する。素子基板１０Ｂと対向基板３０とが所定の間隔を置いて対向配置され、シール材４２により貼り合わされて液晶パネル２１０が構成されている。
【００７９】
素子基板１０Ｂは、透光性の基材１１と、基材１１上に順に設けられた、第１遮光層１２、第１層間絶縁膜１３、ＴＦＴ１４、第２層間絶縁膜１５、第２遮光層１６、第３層間絶縁膜１７、画素電極１８、配向膜１９、を含んでいる。
また、本実施形態では、第３層間絶縁膜１７は、第２層間絶縁膜１５側に設けられた層間絶縁膜１７ａと、画素電極１８側に設けられた層間絶縁膜１７ｂとを含む少なくとも二層構造となっている。表示領域Ｅにおいて、層間絶縁膜１７ａ上に中継層６が画素Ｐごとに設けられている。中継層６と画素電極１８との間には、層間絶縁膜１７ｂを貫通して中継層６と画素電極１８とを電気的に接続させるコンタクト部ＣＮＴ１が設けられている。
【００８０】
このような第３層間絶縁膜１７において、表示領域Ｅには、画素Ｐの境界に開口する断面がＶ字状の溝部２１が設けられている。溝部２１は、画素電極１８の外形を実質的に規定し、画素電極１８を分離している。溝部２１は、画素電極１８側に開口し、第３層間絶縁膜１７のうち下層の層間絶縁膜１７ａに達するように形成されている。つまり、溝部２１の深さは、コンタクト部ＣＮＴ１の深さ（中継層６と画素電極１８との間の距離）よりも大きい。
【００８１】
溝部２１は、表示領域Ｅだけでなく、上記第１実施形態と同様に、表示領域Ｅの外縁と外部接続端子５４との間、及び外部接続端子５４の周囲にも設けられている。外部接続端子５４は、溝部２１によって外形が規定され、周囲と分離された電極１８ｔを含んでいる。電極１８ｔは画素電極１８と同じ透明導電膜からなる。第３層間絶縁膜１７のうち、層間絶縁膜１７ａ上には、外部接続端子５４に対応した位置に中継層６が設けられている。また、層間絶縁膜１７ｂには、当該中継層６と電極１８ｔとを電気的に接続させるコンタクト部ＣＮＴ２が設けられている。さらに、層間絶縁膜１７ａには、第２層間絶縁膜１５上に設けられた配線１６ｔと中継層６とを電気的に接続させるコンタクト部ＣＮＴ３が設けられている。つまり、外部接続端子５４の電極１８ｔは、コンタクト部ＣＮＴ２と、中継層６と、コンタクト部ＣＮＴ３とにより下層に設けられた配線１６ｔに電気的に接続されている。
【００８２】
このような電気光学装置用基板としての素子基板１０Ｂの詳しい製造方法については後述するが、溝部２１は、第３層間絶縁膜１７にコンタクト部ＣＮＴ１，ＣＮＴ２を形成する工程において、同時に形成されている。したがって、溝部２１を形成するための専用の工程を必要としない点が、上記第１実施形態と異なっている。
【００８３】
＜電気光学装置用基板の製造方法＞
次に、図８及び図９を参照して、電気光学装置用基板としての素子基板１０Ｂの製造方法について説明する。図８は第２実施形態の素子基板の製造方法を示すフローチャート、図９（ａ）〜（ｅ）は第２実施形態の素子基板の製造方法を示す概略断面図である。なお、図９は表示領域Ｅにおける画素電極１８、溝部２１、コンタクト部ＣＮＴ１の製造方法を示すものである。
【００８４】
図８に示すように、本実施形態の素子基板１０Ｂの製造方法は、中継層形成工程（ステップＳ１１）と、第１絶縁膜形成工程（ステップＳ１２）と、平坦化処理工程（ステップＳ１３）と、コンタクト部形成工程（ステップＳ１４）と、導電膜形成工程（ステップＳ１５）と、第２絶縁膜形成工程（ステップＳ１６）とを含んで構成されている。
【００８５】
図８のステップＳ１１では、まず、基材１１上における第２層間絶縁膜１５と第２遮光層１６とを覆う層間絶縁膜１７ａを形成する。層間絶縁膜１７ａを形成する方法としては、蒸着法、スパッタ法、ＣＶＤ法により例えばＳｉＯ2膜を成膜する方法が挙げられる。本実施形態では、プラズマＣＶＤ法によりＳｉＯ2膜を成膜した。次に、図９（ａ）に示すように、層間絶縁膜１７ａ上に中継層６を画素Ｐごとに形成する。中継層６の形成方法としては、Ａｌ（アルミニウム）やＡｌを含む合金などの低抵抗金属膜を例えばスパッタ法などにより成膜した後に、フォトリソグラフィ法によりパターニングする方法が挙げられる。そして、ステップＳ１２へ進む。
【００８６】
図８のステップＳ１２では、図９（ｂ）に示すように、中継層６と層間絶縁膜１７ａとを覆う第１絶縁膜としての層間絶縁膜１７ｂを形成する。層間絶縁膜１７ｂの形成方法は、ステップＳ１１の層間絶縁膜１７ａの形成方法と同様である。層間絶縁膜１７ａと層間絶縁膜１７ｂとは同じ材料で構成されていることが、この後に溝部２１をドライエッチング（異方性エッチング）で形成することから好ましい。そして、ステップＳ１３へ進む。
【００８７】
図８のステップＳ１３では、形成された層間絶縁膜１７ｂの表面に中継層６の影響で凹凸が生ずるので、これを解消すべく平坦化処理を施す。本実施形態では、層間絶縁膜１７ｂに対して平坦化処理としてＣＭＰ処理を施した。平坦化処理後の層間絶縁膜１７ｂとその下層の層間絶縁膜１７ａとを加えた第３層間絶縁膜１７の膜厚は、上記第１実施形態と同様に４０μｍ〜５０μｍである。なお、この場合、層間絶縁膜１７ａの膜厚と、層間絶縁膜１７ｂとの膜厚はほぼ同じであるが、必ずしも同じである必要はない。例えば、層間絶縁膜１７ｂの膜厚が下層の層間絶縁膜１７ａの膜厚と比べて薄くてもよい。そして、ステップＳ１４へ進む。
【００８８】
図８のステップＳ１４では、図９（ｃ）に示すように、平坦化処理が施された層間絶縁膜１７ｂの表面１７ｓに溝部２１と、中継層６に至るコンタクトホール２４とを形成する。具体的には、上記第１実施形態のステップＳ３で説明したように、第３層間絶縁膜１７にドライエッチング（異方性エッチング）を施して、画素Ｐの境界に開口し、深さがおよそ３０μｍ程度の溝部２１を形成する。溝部２１は層間絶縁膜１７ｂを貫通し下層の層間絶縁膜１７ａに達する。また、ドライエッチングする際のマスク層において、中継層６と重なる位置に開口部を形成しておく。そうすると、中継層６を覆う層間絶縁膜１７ｂの部分では、ドライエッチングによって形成された溝部が中継層６に達すると共に、それ以上に深くエッチングが進まなくなり、画素Ｐの境界で開口する断面がＶ字状の溝部２１が形成された段階では、底面に中継層６が露出するコンタクトホール２４が形成される。つまり、コンタクトホール２４の深さよりも深い溝部２１が形成される。
続いて、溝部２１を除いてコンタクトホール２４だけが露出するように例えば感光性レジストをパターニング形成してから、例えばＣＶＤ法により導電膜を成膜する。感光性レジストを除去してから、層間絶縁膜１７の表面１７ｓからはみ出た導電膜の部分をエッチング除去する。そうすると、図９（ｄ）に示すように、コンタクトホール２４に導電部材２５が充填されて、導電部材２５の露出部分が平坦なコンタクト部ＣＮＴ１ができあがる。なお、外部接続端子５４の電気的な接続に係るコンタクト部ＣＮＴ２の形成方法もコンタクト部ＣＮＴ１と同様な方法で形成される。そして、ステップＳ１５へ進む。
【００８９】
図８のステップＳ１５では、溝部２１やコンタクト部ＣＮＴ１が形成された層間絶縁膜１７ｂの表面にＩＴＯなどの透明導電膜を成膜する。透明導電膜の膜厚は、上記第１実施形態と同様に、１００ｎｍ〜２００ｎｍである。表示領域Ｅにおける透明導電膜は溝部２１によって画素Ｐを単位として分離され、図９（ｅ）に示すように画素電極１８が形成される。そして、ステップＳ１６に進んで、配向膜１９を形成することにより、溝部２１の開口が配向膜１９で塞がれる。
以上の工程を経て素子基板１０Ｂができあがる。なお、ステップＳ１４において、溝部２１とコンタクトホール２４とを同時にエッチング形成する場合、コンタクトホール２４の断面形状は断面が逆台形状でなくてもよく、例えば断面が矩形状であってもよい。
【００９０】
上記第２実施形態によれば、上記第１実施形態の効果（１）〜（３）に加えて、以下の効果が得られる。
（５）溝部２１は、中継層６と画素電極１８とを電気的に接続させるコンタクト部ＣＮＴ１を形成する工程において、コンタクトホール２４を形成すると同時に形成される。したがって、溝部２１を形成するための専用の工程を設ける必要がないので、高い生産性を有する素子基板１０Ｂの製造方法を実現できる。
【００９１】
（第３実施形態）
＜電気光学装置＞
次に、第３実施形態の電気光学装置について、図１０及び図１１を参照して説明する。図１０は第３実施形態の電気光学装置としての液晶装置の構造を示す概略断面図、図１１は第３実施形態の電気光学装置としての液晶装置における素子基板の構造を示す拡大断面図である。第３実施形態の電気光学装置は、上記第１実施形態の液晶装置１００（あるいは上記第２実施形態の液晶装置２００）に対して、素子基板における溝部の形成工程を異ならせたものである。したがって、上記第１実施形態の液晶装置１００と同じ構成には同じ符号を付して詳細な説明は省略する。また、図１０は図１のＨ−Ｈ’線に沿った断面構造を示すものであり、図１１は図３のＡ−Ａ’線に沿った素子基板の断面構造を示すものである。
【００９２】
図１０に示すように、本実施形態の電気光学装置としての液晶装置３００は、素子基板１０Ｃと、対向基板３０と、両基板の間に挟持された液晶層４０とを有する。素子基板１０Ｃと対向基板３０とが所定の間隔を置いて対向配置され、シール材４２により貼り合わされて液晶パネル３１０が構成されている。
【００９３】
素子基板１０Ｃは、透光性の基材１１と、基材１１上に順に設けられた、第１遮光層１２、第１層間絶縁膜１３、ＴＦＴ１４、第２層間絶縁膜１５、第２遮光層１６、第３層間絶縁膜１７、マイクロレンズ２８、光路長調整層２９、画素電極１８、配向膜１９、を含んでいる。
本実施形態では、表示領域Ｅの第３層間絶縁膜１７上に、画素Ｐごとに入射した光を集光させるマイクロレンズ２８が設けられている。マイクロレンズ２８と画素電極１８との間には、光路長調整層２９が設けられており、光路長調整層２９が本発明における第１絶縁膜の一例である。
【００９４】
このような光路長調整層２９において、表示領域Ｅには、画素Ｐの境界に溝部２９ｂが開口している。溝部２９ｂは、画素電極１８の外形を実質的に規定し、画素電極１８を分離している。溝部２９ｂは、画素電極１８側に開口し、下層において隣り合うマイクロレンズ２８の境界に達するように形成されている。
【００９５】
溝部２９ｂは、表示領域Ｅだけでなく、上記第１実施形態と同様に、表示領域Ｅの外縁と外部接続端子５４との間、及び外部接続端子５４の周囲にも設けられている。外部接続端子５４は、溝部２９ｂによって外形が規定され、周囲と分離された電極１８ｔを含んでいる。電極１８ｔは画素電極１８と同じ透明導電膜からなる。また、マイクロレンズ２８を構成する第１レンズ層２６の上に中継層６が設けられており、光路長調整層２９を貫通して該中継層６と電極１８ｔとを電気的に接続させるコンタクト部ＣＮＴ２が設けられている。また、第１レンズ層２６と第３層間絶縁膜１７とを貫通して、第２層間絶縁膜１５上に設けられた配線１６ｔと中継層６とを電気的に接続させるコンタクト部ＣＮＴ３が設けられている。つまり、外部接続端子５４の電極１８ｔは、コンタクト部ＣＮＴ２と、中継層６と、コンタクト部ＣＮＴ３とにより下層に設けられた配線１６ｔに電気的に接続されている。
【００９６】
次に、図１１を参照して、画素Ｐごとに設けられるスイッチング素子としてのＴＦＴ１４と、画素電極１８との電気的な接続に係る構造について説明する。
図１１に示すように、素子基板１０Ｃにおいて、基材１１上に第１遮光層１２が形成されている。第１遮光層１２は走査線２として機能するようにパターニングされている。第１遮光層１２を覆って第１層間絶縁膜１３が形成されている。第１層間絶縁膜１３上にＴＦＴ１４の半導体層１４ａが形成されている。半導体層１４ａは例えば高温ポリシリコンからなり、Ｐ型あるいはＮ型の不純物の導入量を調整することによって、チャネル領域１４ｃと、ドレイン領域１４ｄと、ソース領域１４ｓとが形成されている。また、チャネル領域１４ｃとドレイン領域１４ｄとの間に低濃度の不純物領域である接合領域１４ｆが形成され、チャネル領域１４ｃとソース領域１４ｓとの間に同じく低濃度の不純物領域である接合領域１４ｅが形成されている。つまり、半導体層１４ａはＬＤＤ（Lightly  Doped  Drain）構造が採用されている。
このような半導体層１４ａを覆ってゲート絶縁膜１５ａが形成されている。ゲート絶縁膜１５ａの半導体層１４ａのチャネル領域１４ｃと対向する位置にゲート電極１４ｇが形成されている。また、ゲート電極１４ｇは、ゲート絶縁膜１５ａと第１層間絶縁膜１３とを介して第１遮光層１２の一部と重なるようにパターニングされており、ゲート絶縁膜１５ａと第１層間絶縁膜１３とを貫通するコンタクト部ＣＮＴ７によってゲート電極１４ｇと第１遮光層１２つまり走査線２とが電気的に接続されている。
【００９７】
ゲート電極１４ｇと、ゲート絶縁膜１５ａとを覆う層間絶縁膜１５ｂが形成されている。つまり、第２層間絶縁膜１５は、ゲート絶縁膜１５ａと層間絶縁膜１５ｂとを含むものである。第２層間絶縁膜１５上に導電膜を成膜してパターニングすることにより、配線層５ａと、配線層５ｄとが形成されている。配線層５ａは、第２層間絶縁膜１５を貫通するコンタクト部ＣＮＴ５によって半導体層１４ａのドレイン領域１４ｄと電気的に接続されている。配線層５ａは蓄積容量５の一方の電極として機能するものである。したがって、以降、下電極５ａと呼ぶこともある。配線層５ｄは、第２層間絶縁膜１５を貫通するコンタクト部ＣＮＴ６によって半導体層１４ａのソース領域１４ｓと電気的に接続されている。配線層５ｄはデータ線３として機能するようにパターニングされている。これらの配線層５ａ，５ｄを覆うように誘電体膜５ｅが形成されている。誘電体膜５ｅの下電極５ａと対向する部分に配線層５ｂが形成されている。配線層５ｂは蓄積容量５の他方の電極として機能するものであり、且つ容量線４として機能するようにパターニングされている。したがって、配線層５ｂを、以降、上電極５ｂと呼ぶこともある。蓄積容量５は、誘電体膜５ｅを介して対向配置された下電極５ａと上電極５ｂとを含んで構成されている。
【００９８】
上電極５ｂと誘電体膜５ｅとを覆って第３層間絶縁膜１７が形成されている。また、第３層間絶縁膜１７は、下層の配線層やＴＦＴ１４などの影響を受けて、その表面に凹凸が生ずるので、平坦化処理（ＣＭＰ処理など）が施されている。
第３層間絶縁膜１７上には、第１レンズ層２６が形成されている。第１レンズ層２６は、画素Ｐごとに対応して形成されたレンズ部２６ａと、隣り合うレンズ部２６ａの間の平坦部２６ｂとを含んでいる。このような第１レンズ層２６を覆って第２レンズ層２７が形成されている。レンズ部２６ａと、レンズ部２６ａを覆った第２レンズ層２７の部分とによりマイクロレンズ２８が構成されている。また、隣り合うマイクロレンズ２８は、平坦部２６ｂを覆う第２レンズ層２７の部分において互いに重なり合っており、重なり合った部分に隣り合うマイクロレンズの境界が存在する。
光路長調整層２９は、このようなマイクロレンズ２８を覆って形成されている。また、光路長調整層２９において、隣り合うマイクロレンズ２８の境界に相当する部分に溝部２９ｂが形成されている。光路長調整層２９はマイクロレンズ２８を覆うことで表面に凹凸が生ずることから、やはり平坦化処理（ＣＭＰ処理など）が施されている。画素電極１８は平坦化処理が施された光路長調整層２９の表面に形成されている。また、隣り合う画素電極１８は実質的に溝部２９ｂによって分離されている。
【００９９】
第１レンズ層２６の平坦部２６ｂには中継層６が形成されている。平面視で中継層６と下電極５ａとが重なり合う部分に、第１レンズ層２６の平坦部２６ｂと第３層間絶縁膜１７及び誘電体膜５ｅを貫通するコンタクト部ＣＮＴ４が形成されている。また、平面視で画素電極１８と中継層６とが重なり合う部分に、光路長調整層２９と第２レンズ層２７とを貫通するコンタクト部ＣＮＴ１が形成されている。つまり、画素電極１８は、コンタクト部ＣＮＴ１、中継層６、コンタクト部ＣＮＴ４、配線層（下電極）５ａ、コンタクト部ＣＮＴ５を介して電気的にＴＦＴ１４のドレイン領域１４ｄと接続されている。なお、本実施形態では、中継層６を第１レンズ層２６の平坦部２６ｂ上に形成したが、これに限定されず、第３層間絶縁膜１７上に形成してもよいし、上記第２実施形態で示したように、第３層間絶縁膜１７を層間絶縁膜１７ａと層間絶縁膜１７ｂの二層構造として、下層側の層間絶縁膜１７ａ上に中継層６を形成してもよい。
【０１００】
このような電気光学装置用基板としての素子基板１０Ｃの詳しい製造方法については後述するが、溝部２９ｂは、光路長調整層２９を形成する工程において、同時に形成されている。したがって、溝部２９ｂを形成するための専用の工程を必要としない点が、上記第１実施形態と異なる点の一つである。
【０１０１】
＜電気光学装置用基板の製造方法＞
次に、図１２〜図１４を参照して、電気光学装置用基板としての素子基板１０Ｃの製造方法について説明する。図１２は第３実施形態の素子基板の製造方法を示すフローチャート、図１３（ａ）〜（ｄ）及び図１４（ｅ）〜（ｉ）は第３実施形態の素子基板の製造方法を示す概略断面図である。上述したように、本実施形態の素子基板１０Ｃの製造方法は、光路長調整層２９に溝部２９ｂが形成されることが主な特徴点であることから、光路長調整層２９を形成する工程を含む前後工程について、図１２〜図１４を参照して説明する。
【０１０２】
図１２に示すように、本実施形態の素子基板１０Ｃの製造方法は、マイクロレンズ形成工程（ステップＳ２１）と、第１絶縁膜形成工程（ステップＳ２２）と、平坦化処理工程（ステップＳ２３）と、導電膜形成工程（ステップＳ２４）と、第２絶縁膜形成工程（ステップＳ２５）とを含んで構成されている。
【０１０３】
図１２のステップＳ２１では、まず、図１３（ａ）に示すように、第３層間絶縁膜１７上にレンズ層前駆体２６Ｐを形成する。具体的には、蒸着法、スパッタ法、ＣＶＤ法などを用いて、第３層間絶縁膜１７よりも屈折率が大きい無機材料を成膜する。第３層間絶縁膜１７が例えばＳｉＯ2（屈折率がおよそ１．４６）からなるとき、上記無機材料としては例えばＳｉＯＮ（屈折率がおよそ１．５０〜１．７０）が挙げられる。本実施形態では、プラズマＣＶＤ法により膜厚がおよそ２μｍ〜５μｍのＳｉＯＮ膜を成膜して、レンズ層前駆体２６Ｐとした。
次に、レンズ層前駆体２６Ｐ上に感光性レジストを塗布して乾燥することにより感光性レジスト層を形成し、これをパターニングして、図１３（ｂ）に示すように画素Ｐごとに島状に独立したレジストパターン７０を形成する。次に、このレジストパターン７０を加熱して、図１３（ｃ）に示すように形状が略半球状となるように変形させる。続いて、変形したレジストパターン７１を介してレンズ層前駆体２６Ｐを例えばフッ素系処理ガスを用いてドライエッチングする。ドライエッチングを行うと、レジストパターン７１で覆われた部分は、レジストパターン７１で覆われていない部分に比べて遅れてエッチングが進行することから、レンズ層前駆体２６Ｐには、レジストパターン７１の形状がエッチング転写される。これにより、図１３（ｄ）に示すように、第３層間絶縁膜１７上にレジストパターン７１と相似形状のレンズ部２６ａと平坦部２６ｂとを有する第１レンズ層２６が形成される。
次に、図１４（ｅ）に示すように第１レンズ層２６を覆う第２レンズ層２７を形成する。第２レンズ層２７の形成方法としては、レンズ層前駆体２６の形成方法と同様に例えばプラズマＣＶＤ法により、膜厚がおよそ２μｍ〜４μｍとなるようにＳｉＯＮを成膜する。これにより、レンズ部２６ａと第２レンズ層２７とによりマイクロレンズ２８が形成される。第２レンズ層２７の形成工程では、隣り合うマイクロレンズ２８の一部が重なって接する部分が境界線をなすように、ＳｉＯＮ膜を堆積させる。そして、ステップＳ２２へ進む。
【０１０４】
図１２のステップＳ２２では、図１４（ｆ）に示すように、マイクロレンズ２８を覆う第１絶縁膜としての光路長調整層２９を形成する。マイクロレンズ２８よりも屈折率が小さい光路長調整層２９の形成方法としては、マイクロレンズ２８が形成された基材１１の表面を覆うべく、例えばプラズマＣＶＤ法により、膜厚がおよそ４０μｍ〜５０μｍのＳｉＯ2膜を成膜する。より具体的には、図１４（ｇ）に示すように、１μｍ〜３μｍ程度の膜厚でＳｉＯ2膜を積層させてゆく。マイクロレンズ２８が形成される画素Ｐの配置ピッチが５μｍ〜１０μｍであることから、隣り合うマイクロレンズ２８の境界部分をＳｉＯ2膜で完全に埋めることが難しく、該境界部分にボイド（空隙）が生ずる。ＳｉＯ2膜を積層してゆくと、ボイドも連続して成長してゆき、所定の膜厚のＳｉＯ2膜が成膜された後には、連続したボイドからなる溝部２９ｂが形成される。そして、ステップＳ２３へ進む。
【０１０５】
図１２のステップＳ２３では、図１４（ｇ）に示すように、マイクロレンズ２８の影響を受けて生じた光路長調整層２９の表面の凹凸を解消すべく平坦化処理（ＣＭＰ処理）を施す。これにより、図１４（ｈ）に示すように、平坦化処理が施された表面２９ａに、画素Ｐの境界に開口する溝部２９ｂを有する光路長調整層２９が形成される。溝部２９ｂの深さはおよそ３０μｍである。光路長調整層２９に平坦化処理を施すことで、平坦化処置を施す前に比べて溝部２９ｂの開口の縁が際立つことになる。平坦化処理後の溝部２９ｂの幅はおよそ１μｍ程度である。そして、ステップＳ２４へ進む。
【０１０６】
図１２のステップＳ２４では、光路長調整層２９の表面２９ａに例えばＩＴＯなどの透明導電膜を成膜する。透明導電膜の膜厚は１００ｎｍ〜２００ｎｍである。透明導電膜は溝部２９ｂの内部をすべて被覆することができないため、溝部２９ｂによって分離され表面２９ａ上に画素電極１８が形成される。そして、ステップＳ２５に進んで、第２絶縁膜としての配向膜１９を形成する。配向膜１９の膜厚は２００ｎｍ〜５００ｎｍであることから、画素電極１８を分離した溝部２９ｂの開口は配向膜１９によって塞がれる。これによって、図１４（ｉ）に示すように、基材１１上において画素Ｐごとに形成されたマイクロレンズ２８と、画素Ｐの境界に開口した溝部２９ｂを有する光路長調整層２９と、画素電極１８と、配向膜１９とを含む素子基板１０Ｃができあがる。
【０１０７】
なお、図１３（ａ）〜（ｄ）及び図１４（ｅ）〜（ｉ）では、表示領域Ｅにおける素子基板１０Ｃの製造過程を説明したが、前述したように、基材１１上の光路長調整層２９において、表示領域Ｅの外縁と外部接続端子５４との間や外部接続端子５４の周囲にも溝部２９ｂが形成される。
【０１０８】
上記第３実施形態の効果は、以下の通りである。
（１）素子基板１０Ｃの製造方法によれば、マイクロレンズ２８を覆う光路長調整層２９を形成する過程で画素Ｐの境界に開口する溝部２９ｂが形成される。溝部２９ｂは、その深さが画素Ｐの配置ピッチに対して３倍以上であるおよそ３０μｍ程度となるように形成され、且つ溝部２９ｂの開口の幅は、後に形成される透明導電膜の膜厚の５倍以上のおよそ１μｍである。したがって、光路長調整層２９の平坦化された表面２９ａに透明導電膜を成膜すれば、透明導電膜は溝部２９ｂの内部をすべて被覆することができず、溝部２９ｂにより透明導電膜が分離されて画素電極１８が自己整合的に形成される。すなわち、平面視における外形が溝部２９ｂにより規定された画素電極１８が形成される。ゆえに、画素電極１８を形成するために透明導電膜をフォトリソグラフィ法でパターニングする必要がなく、高い生産性を実現可能であると共に、プリズムとして機能する溝部２９ｂに加えてマイクロレンズ２８によって入射光を効率的に利用可能な素子基板１０Ｃの製造方法及び素子基板１０Ｃを提供することができる。
（２）光路長調整層２９に形成された溝部２９ｂの開口、すなわち実質的には隣り合う画素電極１８の隙間は、配向膜１９によって塞がれる。言い換えれば、隣り合う画素電極１８の隙間を塞ぐように第２絶縁膜としての配向膜１９を形成する。したがって、溝部２９ｂは、光路長調整層２９を形成する際に生じたボイド（空隙）の連続であるため、ボイド（空隙）は光路長調整層２９よりも屈折率が小さくなる。屈折率が異なる光路長調整層２９とボイド（空隙）との境界面に入射した光は、境界面で反射する。該境界面で反射した光の一部は画素開口部に導かれ、基材１１側から入射した光を効率的に画素開口部に入射させることができる。また、液晶装置３００の製造工程で、溝部２９ｂの内部に他の部材が侵入しなくなり、溝部２９ｂをプリズムとして十分に機能させることができる。
（３）溝部２９ｂによって画素電極１８が自己整合的に形成されることから、プリズムとして機能する溝部２９ｂと画素電極１８との相対的な位置がずれることがないので、溝部２９ｂによる入射光の利用効率改善を光学設計上で理想的な状態に近い状態で実現できる。
（４）液晶装置３００（液晶パネル３１０）は、素子基板１０Ｃ側から入射する入射光を効率的に利用して明るい表示を実現可能であると共に、高い生産性を有する素子基板１０Ｃを備えているので、優れたコストパフォーマンスを有する液晶装置３００（液晶パネル３１０）を製造あるいは提供することができる。
【０１０９】
（第４実施形態）
＜電子機器＞
次に、第４実施形態である電子機器として投写型表示装置を例に挙げて、図１５を参照して説明する。図１５は電子機器としての投写型表示装置の構成を示す概略図である。
【０１１０】
図１５に示すように、本実施形態の電子機器としての投写型表示装置１０００は、システム光軸Ｌ０に沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調素子としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投写レンズ１２０７とを備えている。
【０１１１】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１１２】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１３】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１１４】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。
液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系である投写レンズ１２０７によってスクリーン１３００上に投写され、画像が拡大されて表示される。
【０１１５】
液晶ライトバルブ１２１０は、上述した第１実施形態の液晶装置１００が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１１６】
このような投写型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記液晶装置１００が用いられているので、画素Ｐに入射する光が効率的に利用され明るい画像を投写可能であると共に、優れたコストパフォーマンスを有する投写型表示装置１０００を提供することができる。
【０１１７】
なお、液晶ライトバルブ１２１０，１２２０，１２３０として上記第２実施形態の液晶装置２００や上記第３実施形態の液晶装置３００を用いてもよい。また、上記第１実施形態の液晶装置１００または上記第２実施形態の液晶装置２００あるいは上記第３実施形態の液晶装置３００が適用可能な電子機器は、上記投写型表示装置１０００に限定されない。例えば、投写型のＨＵＤ（ヘッドアップディスプレイ）やＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
【０１１８】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板の製造方法ならびに該電気光学装置用基板を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【０１１９】
（変形例１）上記第１実施形態の液晶装置１００及び上記第２実施形態の液晶装置２００において、平面視における画素電極１８の形状を正方形としたが、正方形に限定されるものではない。例えば、画素電極１８の形状が長方形であってもよい。また、長方形の画素電極１８に対向する位置において、対向基板３０側にカラーフィルターを備えて、カラー表示が可能な直視型の表示装置としてもよい。
【０１２０】
（変形例２）上記第３実施形態の液晶装置３００において、素子基板１０Ｃに形成されるマイクロレンズ２８の断面形状は、略半円状であることに限定されない。例えば、画素Ｐの中央部に相当する部分が平坦な状態のマイクロレンズ２８であってもよい。
【符号の説明】
【０１２１】
６…中継層、１０，１０Ｂ，１０Ｃ…電気光学装置用基板としての素子基板、１１…透明基板としての基材、１４…スイッチング素子としてのＴＦＴ、１７…第１絶縁膜としての第３層間絶縁膜、１８…画素電極、１９…第２絶縁膜としての配向膜、２１…溝部、２８…マイクロレンズ、２９…第１絶縁膜としての光路長調整層、２９ｂ…溝部、５４…外部接続端子、１００，２００，３００…電気光学装置としての液晶装置、１０００…電子機器としての投写型表示装置、ｄ１…溝部の深さ、ｄ２…画素の配置ピッチに相当する溝部の形成間隔、ｄ３…溝部の幅、Ｅ…表示領域、Ｐ…画素。
【図１】
2016018094.tif 000003
【図２】
2016018094.tif 000004
【図３】
2016018094.tif 000005
【図４】
2016018094.tif 000006
【図５】
2016018094.tif 000007
【図６】
2016018094.tif 000008
【図７】
2016018094.tif 000009
【図８】
2016018094.tif 000010
【図９】
2016018094.tif 000011
【図１０】
2016018094.tif 000012
【図１１】
2016018094.tif 000013
【図１２】
2016018094.tif 000014
【図１３】
2016018094.tif 000015
【図１４】
2016018094.tif 000016
【図１５】
2016018094.tif 000017