(57)【要約】【課題】金属酸化物の微粒子の集合体からなる導電性薄膜を、ソース電極及びドレイン電極として用い、さらに、その上に活性層が形成された電界効果型トランジスタにおいて、前記導電性薄膜の抵抗を低く保ち、かつキャリア濃度を一定にして、オン電流が高く、ばらつきの少ない電界効果型トランジスタの製造方法の提供。【解決手段】  ｎ型酸化物半導体からなる活性層と、  インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜からなるソース電極及びドレイン電極と、  を備える電界効果型トランジスタの製造方法であって、  前記ソース電極及びドレイン電極を形成する工程と、  前記ソース電極及び前記ドレイン電極の表面を改質する表面改質工程と、  前記ソース電極及び前記ドレイン電極に低酸素濃度雰囲気下で光を照射する光照射工程とを、この順で含む、電界効果型トランジスタの製造方法である。【選択図】図４
2016111360.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型酸化物半導体からなる活性層と、
インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜からなるソース電極及びドレイン電極と、
を備える電界効果型トランジスタの製造方法であって、
前記ソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極の表面を改質する表面改質工程と、
前記ソース電極及び前記ドレイン電極に低酸素濃度雰囲気下で光を照射する光照射工程とを、この順で含む、
ことを特徴とする、電界効果型トランジスタの製造方法。
【請求項２】
前記ソース電極及びドレイン電極を形成する工程が、インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかを含有する導電性薄膜形成用塗布液を塗布し、乾燥させた後に焼成を行って、前記ソース電極及びドレイン電極を形成する工程である、
請求項１に記載の電界効果型トランジスタの製造方法。
【請求項３】
前記ソース電極及びドレイン電極を形成する工程が、ゲート絶縁層上に、前記ソース電極及びドレイン電極を形成する工程であり、
前記表面改質工程が、前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極の表面を改質する工程である、
請求項１から２のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項４】
前記ソース電極及びドレイン電極を形成する工程が、基材上に、前記ソース電極及びドレイン電極を形成する工程であり、
前記表面改質工程が、前記基材、前記ソース電極及び前記ドレイン電極の表面を改質する工程である、
請求項１から２のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項５】
前記光照射工程における光が紫外光である、請求項１から４のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項６】
前記低酸素濃度雰囲気が、窒素ガス又はアルゴンガスを主成分とする不活性ガスによる雰囲気である、請求項１から５のいずれかに記載の電界効果型トランジスタの製造方法。
【請求項７】
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ソース電極及びドレイン電極が、インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜であり、
前記ソース電極及びドレイン電極のキャリア濃度が、３．０×１０２０ｃｍ−３以上である、
ことを特徴とする、電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、酸化物半導体を用いた薄膜の電界効果型トランジスタ（ＦＥＴ）からなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置、発光表示装置、電気泳動式表示装置など）が盛んに開発されている。その開発において、塗布法で半導体層及び電極層を形成する方法は、簡便かつ大面積化が可能な方法として期待されている。
【０００３】
錫ドープ酸化インジウム（ＩＴＯ）などの導電性酸化物に関して、インジウム化合物と錫化合物とを溶解させた塗布液や、ＩＴＯナノ粒子分散液などの導電性酸化物形成用塗布液を基板に塗布して形成した導電性薄膜は、金属酸化物の微粒子の集合体からなる。
ＦＥＴとして、高いオン電流を得るためには、活性層となる半導体とソース電極及びドレイン電極とが接触する界面で抵抗が低いことが望ましい。
しかし、金属酸化物の微粒子の集合体からなる導電性薄膜の抵抗率は、真空プロセスで形成した薄膜に比べて劣っているのが一般的である。そこで、前記塗布液を塗布後の乾燥、焼成、及び、焼成後のプロセスにおいて、導電膜の特性を向上させるための手法が提案されている（例えば、特許文献１〜４参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、前述の提案の技術においても、真空プロセスと同質の膜質を有し、同等の物性と安定性を持つ導電性薄膜は得られていない。
そのため、塗布法などにより形成され、金属酸化物の微粒子の集合体からなる導電性薄膜を、ＦＥＴのソース電極及びドレイン電極として用い、さらに、その上に活性層が形成されたＦＥＴにおいては、製造中に導電性薄膜のキャリア濃度が変化するなどの問題が生じ、得られたＦＥＴの性能の均質性が得られないという問題がある。
【０００５】
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、金属酸化物の微粒子の集合体からなる導電性薄膜を、ソース電極及びドレイン電極として用い、さらに、その上に活性層が形成された電界効果型トランジスタにおいて、前記導電性薄膜の抵抗を低く保ち、かつキャリア濃度を一定にして、オン電流が高く、ばらつきの少ない電界効果型トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するための手段としては、以下の通りである。
即ち、本発明の電界効果型トランジスタの製造方法は、
ｎ型酸化物半導体からなる活性層と、
インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜からなるソース電極及びドレイン電極と、
を備える電界効果型トランジスタの製造方法であって、
前記ソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極の表面を改質する表面改質工程と、
前記ソース電極及び前記ドレイン電極に低酸素濃度雰囲気下で光を照射する光照射工程とを、この順で含む、
ことを特徴とする。
【発明の効果】
【０００７】
本発明によると、従来における前記諸問題を解決することができ、金属酸化物の微粒子の集合体からなる導電性薄膜を、ソース電極及びドレイン電極として用い、さらに、その上に活性層が形成された電界効果型トランジスタにおいて、前記導電性薄膜の抵抗を低く保ち、かつキャリア濃度を一定にして、オン電流が高く、ばらつきの少ない電界効果型トランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、ボトムゲート／ボトムコンタクトの電界効果型トランジスタの一例を示す概略断面図である。
【図２】図２は、トップゲート／トップコンタクトの電界効果型トランジスタの一例を示す概略断面図である。
【図３Ａ】図３Ａは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その１）。
【図３Ｂ】図３Ｂは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その２）。
【図３Ｃ】図３Ｃは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その３）。
【図３Ｄ】図３Ｄは、本発明の電界効果型トランジスタの製造方法の一例を示す概略断面図である（その４）。
【図４】図４は、実施例の結果を示すグラフである（その１）。
【図５】図５は、実施例の結果を示すグラフである（その２）。
【図６】図６は、実施例の結果を示すグラフである（その３）。
【発明を実施するための形態】
【０００９】
（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、活性層と、ゲート絶縁層とを少なくとも有し、更に必要に応じて、その他の部材を有する。
本発明の電界効果型トランジスタは、例えば、本発明の電界効果型トランジスタの製造方法により製造することができる。
【００１０】
＜ゲート電極＞
前記ゲート電極は、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００１１】
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、白金、パラジウム、金、銀、銅、亜鉛、アルミニウム、ニッケル、クロム、タンタル、モリブデン、チタン等の金属、これらの合金、これら金属の混合物などが挙げられる。また、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ、スズ（Ｓｎ）が添加されたＩｎ２Ｏ３（ＩＴＯ）、ガリウム（Ｇａ）が添加されたＺｎＯ、アルミニウム（Ａｌ）が添加されたＺｎＯ、アンチモン（Ｓｂ）が添加されたＳｎＯ２等の導電性酸化物、これらの複合化合物、これらの混合物、などが挙げられる。
【００１２】
前記ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１，０００ｎｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
【００１３】
＜ゲート絶縁層＞
前記ゲート絶縁層としては、前記ゲート電極と前記活性層との間に形成された絶縁層であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００１４】
前記ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機絶縁材料、有機絶縁材料などが挙げられる。
【００１５】
前記無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物などが挙げられる。前記有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂などが挙げられる。
【００１６】
前記ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、５０ｎｍ〜１，０００ｎｍが好ましく、１００ｎｍ〜５００ｎｍがより好ましい。
【００１７】
＜ソース電極、及びドレイン電極＞
前記ソース電極、及び前記ドレイン電極は、電流を取り出すための電極である。前記ソース電極、及び前記ドレイン電極は、インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜である。
【００１８】
−導電性薄膜−
前記導電性薄膜は、前記金属酸化物の微粒子の集合体によって形成される。前記導電性薄膜は、例えば、後述する導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行って得られる。
【００１９】
前記微粒子の形状は、特に制限はなく、目的に応じて適宜選択することができ、例えば、球状、楕円球状、多面体などが挙げられる。これらの中でも、球状が好ましい。なお、前記球状は、真球状に限定されない。
【００２０】
前記微粒子の平均粒子径としては、特に制限はなく、目的に応じて適宜選択することができるが、その上限値は、１μｍ以下が好ましく、１００ｎｍ以下がより好ましく、５０ｎｍ以下が特に好ましい。その下限値は、１ｎｍ以上が好ましく、３ｎｍ以上がより好ましく、５ｎｍ以上が特に好ましい。
【００２１】
ここで、前記微粒子の前記平均粒子径は、例えば、走査型電子顕微鏡などにより測定することができる。
走査型電子顕微鏡により導電性薄膜の断面観察を行い、導電性薄膜の断面における１００個の微粒子の粒子径を測定した際の平均値を前記平均粒子径とする。ただし、前記微粒子が、球状の場合には、直径を粒子径とし、不定形の場合には、最長径と最短径との平均値を粒子径とする。また、導電性薄膜が最表面にある場合には、原子間力顕微鏡（Ｎａｎｏ−Ｉｍ、Ｐａｃｉｆｉｃ  Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）を用いることもできる。
【００２２】
前記導電性薄膜をデバイスサイズの小さいトランジスタのソース電極及びドレイン電極に用いた場合、半導体（活性層）と電極との接触面は数μｍ〜数百μｍ幅となる。前記微粒子のサイズが上記の範囲（例えば、１ｎｍ〜１μｍ）にあることで、前記導電性薄膜中の前記微粒子と半導体（活性層）が実質的に均一に接触する状態となり、電気的特性の均質化が期待できる。
【００２３】
前記導電性薄膜の大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００２４】
前記導電性薄膜の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、４０ｎｍ〜２μｍが好ましく、７０ｎｍ〜１μｍがより好ましい。
前記平均厚みは、任意の４点について、原子間力顕微鏡（Ｎａｎｏ−Ｉｍ、Ｐａｃｉｆｉｃ  Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ社製）や接触式段差計（α−ｓｔｅｐ、ＫＬＡ  Ｔｅｎｃｏｒ製）により前記導電性薄膜の厚みを測定し、それらの厚みの平均値を求めることによって決定できる。
【００２５】
−−金属酸化物の微粒子−−
前記金属酸化物の微粒子における前記金属酸化物は、インジウム及びスズを含有すれば、特に制限はなく、目的に応じて適宜選択することができるが、酸化インジウムスズ（ＩＴＯ）であることが、比較的高い導電性を有している点で好ましい。
【００２６】
前記インジウムと前記スズとの比率としては、特に制限はなく、目的に応じて適宜選択することができるが、原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕で、０．０１〜０．２５が好ましく、０．０５〜０．１５がより好ましい。
【００２７】
前記原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕が、前記好ましい範囲内であると、前記金属酸化物の微粒子の集合体からなる導電性薄膜の導電率をより低くすることができ、前記より好ましい範囲内であると、その効果は顕著となる。
【００２８】
−導電性薄膜の製造方法−
前記導電性薄膜の製造方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷法、ロールコート法、ディップコート法、スピンコート法、インクジェット法、ナノインプリント法等の塗布法によるウェットプロセスなどによって作製することができる。特に、インクジェット法に代表される液滴塗布法は、容易に導電性薄膜が形成でき、かつ大面積の導電性薄膜が形成できる点で好ましい。
【００２９】
前記塗布法によって前記導電性薄膜を形成する場合には、導電性薄膜形成用塗布液を作製し、該導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行って得ることができる。
【００３０】
前記導電性薄膜形成用塗布液は、少なくとも、インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかを含有し、更に必要に応じて、有機溶媒などのその他の成分を含有する。
前記金属酸化物は、インジウム及びスズを含有すれば、特に制限はなく、目的に応じて適宜選択することができるが、酸化インジウムスズ（ＩＴＯ）であることが好ましい。
【００３１】
前記インジウムと前記スズとの比率としては、特に制限はなく、目的に応じて適宜選択することができるが、原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕で、０．０１〜０．２５が好ましく、０．０５〜０．１５がより好ましい。
【００３２】
前記原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕が、前記好ましい範囲内であると、前記金属酸化物の導電率をより低くすることができ、前記より好ましい範囲内であると、その効果は顕著となる。
【００３３】
前記金属酸化物の微粒子は、市販品であってもよい。前記市販品としては、例えば、ＩＴＯナノ粒子分散液（株式会社巴製作所製、平均粒子径２０ｎｍ、金属含有量１０．１質量％）、アルバックマテリアル株式会社製のＩＴＯ−１Ｃｄｅｎ（平均粒子径  ５ｎｍ、金属含有量  ２０．１質量％）、などが挙げられる。一般に、金属ナノ粒子は、その平均径が数ｎｍ〜数十ｎｍになると、その融点よりも格段に低い温度で焼結することが知られており、平均粒子径が上記の範囲にあることで、焼結温度を下げる効果が期待できる。また、インクジェットなどの液滴塗布法を用いて導電性薄膜を形成する場合には、平均粒子径が小さいことはノズルの目詰まりを防止に役立つことが考えられる。
【００３４】
前記酸化インジウム及び酸化スズは、前記導電性薄膜形成用塗布液を被塗物に塗布し、乾燥させた後に焼成を行うことにより、インジウム及びスズを含有する金属酸化物、例えば、酸化インジウムスズ（ＩＴＯ）となる。
【００３５】
前記インジウムと前記スズとの比率としては、特に制限はなく、目的に応じて適宜選択することができるが、原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕で、０．０１〜０．２５が好ましく、０．０５〜０．１５がより好ましい。
【００３６】
前記原子数比率〔スズ（Ｂ）／インジウム（Ａ）〕が、前記好ましい範囲内であると、前記金属酸化物の導電率をより低くすることができ、前記より好ましい範囲内であると、その効果は顕著となる。
【００３７】
前記有機溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、テトラデカン等の炭化水素；シクロヘキサン、シクロドデセン等の環状炭化水素；トルエン、キシレン、メシチレン等の芳香族炭化水素などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３８】
前記塗布の方法として、インクジェット法、又はナノインプリント法で塗布する際には、室温でも塗布可能であるが、被塗物を３０℃〜１００℃程度に加熱することが、被塗物表面に付着直後の導電性薄膜形成用塗布液が濡れ広がることを抑制することができる点で好ましい。
【００３９】
前記乾燥は、前記導電性薄膜形成用塗布液中の揮発成分を除去できる条件であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記乾燥において、揮発成分を完全に除去する必要はなく、焼成を阻害しない程度に揮発成分を除去できればよい。
【００４０】
前記焼成の温度としては、導電性薄膜の主成分である前記金属酸化物（インジウム及びスズを含有する金属酸化物）が形成される温度以上で、かつ被塗物の熱変形温度以下であれば、特に制限はなく、目的に応じて適宜選択することができるが、１８０℃〜６００℃が好ましい。
【００４１】
前記焼成の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸素中や空気中など酸素を含む雰囲気が挙げられる。また、焼成の雰囲気を窒素ガスなどの不活性ガスにすることもできる。
【００４２】
焼成後、更に空気中、不活性ガス、又は還元ガス雰囲気中でアニール処理することにより、導電性薄膜の電気特性、信頼性、均一性を一層向上することができる。
【００４３】
前記焼成の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
【００４４】
前記導電性薄膜は、後述する光照射工程を経ることにより、導電性薄膜のキャリア濃度を制御することができる。前記導電性薄膜を、ｎ型酸化物半導体を活性層とする電界効果型トランジスタのソース電極及びドレイン電極として用いる場合には、キャリア濃度は高い方が好ましい。キャリア濃度が高いことで、電極の抵抗を下げることができ、高いオン電流を得ることが可能となる。また、キャリア濃度が高いことで、ｎ型酸化物半導体と電極との接触界面の抵抗を下げる効果が期待でき、同様に、高いオン電流を得ることが可能となる。
【００４５】
前記ソース電極及び前記ドレイン電極である前記導電性薄膜のキャリア濃度は、３．０×１０２０ｃｍ−３以上である。膜の低抵抗化に寄与する範囲において、高ければ高い方が好ましく、４．０×１０２０ｃｍ−３以上が特に好ましい。
前記キャリア濃度は、例えば、ホール効果測定装置によって測定できる。
ホール効果とは、電流に垂直な磁場を印加したとき電流と磁場の両方に直行する方向に起電力が発生する現象であり、主に半導体のキャリア濃度、移動度、及びキャリアタイプの判定に用いられる。
【００４６】
前記ホール効果測定装置としては、例えば、比抵抗／ホール効果測定システムＲｅｓｉＴｅｓｔ８３００（株式会社東陽テクニカ製）などが挙げられる。
【００４７】
＜活性層＞
前記活性層は、前記ソース電極と前記ドレイン電極との間に形成されたｎ型酸化物半導体からなる活性層であれば、特に制限はなく、目的に応じて適宜選択することができる。
【００４８】
前記ｎ型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかを含有することが好ましい。
【００４９】
前記ｎ型酸化物半導体としては、例えば、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３などが挙げられる。また、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ系酸化物、Ｚｎ−Ｇａ系酸化物、Ｉｎ−Ｚｎ−Ｓｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物等、複数の金属を含む酸化物を用いることもできる。
【００５０】
前記ｎ型酸化物半導体は、高い電界効果移動度が得られる点、及び電子キャリア濃度を適切に制御しやすい点から、インジウム、亜鉛、錫、ガリウム、及びチタンの少なくともいずれかと、アルカリ土類金属とを含有することが好ましく、インジウムとアルカリ土類金属とを含有することがより好ましい。
前記アルカリ土類金属としては、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、ラジウムなどが挙げられる。
酸化インジウムは、酸素欠損量によって電子キャリア濃度が１０１８ｃｍ−３〜１０２０ｃｍ−３程度に変化する。ただし、酸化インジウムは酸素欠損ができやすい性質があり、酸化物半導体膜形成後の後工程で、意図しない酸素欠損ができる場合がある。インジウムと、インジウムよりも酸素と結合しやすいアルカリ土類金属との主に二つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐとともに、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。
【００５１】
前記ｎ型酸化物半導体は、ｎ型酸化物半導体薄膜形成用塗布液を塗布し、乾燥させた後に焼成を行って得られることが好ましい。
【００５２】
前記ｎ型酸化物半導体薄膜形成用塗布液は、例えば、少なくとも、無機インジウム化合物と、無機アルカリ土類金属化合物と、有機溶媒とを含有し、更に必要に応じて、その他の成分を含有する。
【００５３】
前記無機インジウム化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、オキソ酸インジウム、ハロゲン化インジウム、水酸化インジウム、シアン化インジウムなどが挙げられる。
【００５４】
前記オキソ酸インジウムとしては、例えば、硝酸インジウム、硫酸インジウム、炭酸インジウム、燐酸インジウムなどが挙げられる。
【００５５】
前記硝酸インジウムとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、硝酸インジウムの水和物などが挙げられる。前記硝酸インジウムの水和物としては、例えば、硝酸インジウム三水和物、硝酸インジウム五水和物などが挙げられる。
【００５６】
前記無機アルカリ土類金属化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機カルシウム化合物、無機ストロンチウム化合物などが挙げられる。
【００５７】
前記無機カルシウム化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、オキソ酸カルシウム、ハロゲン化カルシウム、水酸化カルシウム、シアン化カルシウムなどが挙げられる。
前記オキソ酸カルシウムとしては、例えば、硝酸カルシウム、硫酸カルシウム、炭酸カルシウム、燐酸カルシウムなどが挙げられる。
これらの中でも、各種溶媒に対する溶解度が高い点で、オキソ酸カルシウム、ハロゲン化カルシウムが好ましく、硝酸カルシウム、硫酸カルシウム、塩化カルシウムがより好ましい。
【００５８】
前記無機ストロンチウム化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、オキソ酸ストロンチウム、ハロゲン化ストロンチウム、水酸化ストロンチウム、シアン化ストロンチウムなどが挙げられる。
前記ハロゲン化ストロンチウムとしては、例えば、塩化ストロンチウム、臭化ストロンチウム、沃化ストロンチウムなどが挙げられる。
これらの中でも、各種溶媒に対する溶解度が高い点で、オキソ酸ストロンチウム、ハロゲン化ストロンチウムが好ましく、硝酸ストロンチウム、硫酸ストロンチウム、塩化ストロンチウムがより好ましい。
【００５９】
前記有機溶媒としては、特に制限はなく、目的に応じて適宜選択することができるが、グリコールエーテル類、ジオール類が好ましい。即ち、前記ｎ型酸化物半導体薄膜形成用塗布液は、前記グリコールエーテル類及び前記ジオール類の少なくともいずれかを含有することが好ましい。
【００６０】
前記グリコールエーテル類は、前記無機インジウム化合物、前記無機アルカリ土類金属化合物をよく溶解し、かつ溶解後の安定性が高いため、前記グリコールエーテル類を前記ｎ型酸化物半導体薄膜形成用塗布液に用いることにより、均一性が高く、欠陥の少ないｎ型酸化物半導体を得ることができる。
また、前記グリコールエーテル類を前記ｎ型酸化物半導体薄膜形成用塗布液に用いることにより、所望の形状のｎ型酸化物半導体を精度が高く形成することができる。
【００６１】
前記グリコールエーテル類としては、特に制限はなく、目的に応じて適宜選択することができるが、アルキレングリコールモノアルキルエーテルが好ましい。前記グリコールエーテル類の炭素数としては、３〜６が好ましい。
【００６２】
前記グリコールエーテル類は、ジオール類と併用して用いることが好ましい。前記グリコールエーテル類と前記ジオール類を併用すると、前記ジオール類の作用により、インクジェット法で塗布する際のインクジェットノズル内での溶媒乾燥による詰まりをなくすことができる。更に、前記グリコールエーテル類の作用により、基材などに付着させた塗布液をすばやく乾燥させ、不要な箇所に塗布液が広がることを抑制することができる。例えば、電界効果型トランジスタを製造する際にチャネルに付着させた塗布液をすばやく乾燥させ、チャネル領域以外に広がることを抑制することができる。
また、前記グリコールエーテル類は、通常、粘度が１．３ｃｐ〜３．５ｃｐ程度と低粘度であることから、高粘度のジオール類と混合することで、容易に前記ｎ型酸化物半導体薄膜形成用塗布液の粘度を調整することができる。
【００６３】
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷法、ロールコート法、ディップコート法、スピンコート法、インクジェット法、ナノインプリント法などが挙げられる。これらの中でも、所望の形状のｎ型酸化物半導体薄膜、例えば、電界効果型トランジスタの製造において、設計上のチャネル幅（言い換えれば所望の活性層の形状）が得られる点で、付着させる塗布液の量を制御できるインクジェット法、ナノインプリント法が好ましい。インクジェット法、及びナノインプリント法で塗布する際には、室温でも塗布可能であるが、基材（塗布対象物）を３０℃〜１００℃程度に加熱することが、基材表面に付着直後の塗布液が濡れ広がることを抑制することができる点で好ましい。
【００６４】
前記焼成の温度としては、インジウム、及びアルカリ土類金属が酸化物を形成する温度以上で、かつ基材（塗布対象物）の熱変形温度以下であれば、特に制限はなく、目的に応じて適宜選択することができるが、１８０℃〜６００℃が好ましい。
前記焼成の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができる。
前記焼成の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
【００６５】
前記活性層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ〜２００ｎｍが好ましく、５ｎｍ〜１００ｎｍがより好ましい。
【００６６】
＜電界効果型トランジスタの構造＞
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ボトムゲート／ボトムコンタクト型（図１）、トップゲート／ボトムコンタクト型（図２）などが挙げられる。
【００６７】
なお、図１〜図２中、１は基材、２はゲート電極、３はゲート絶縁層、４はソース電極、５はドレイン電極、６は活性層をそれぞれ表す。
【００６８】
本発明の電界効果型トランジスタは、液晶ディスプレイ、有機ＥＬディスプレイ、エレクトロクロミックディスプレイ等の画素駆動回路及び論理回路用の電界効果型トランジスタに好適に用いることができる。
【００６９】
（電界効果型トランジスタの製造方法）
本発明の電界効果型トランジスタの製造方法は、ソース電極及びドレイン電極形成工程と、表面改質工程と、光照射工程とをこの順で少なくとも含み、更に必要に応じて、ゲート電極形成工程と、ゲート絶縁層形成工程と、活性層形成工程などのその他の工程を含む。
【００７０】
前記電界効果型トランジスタは、活性層と、ソース電極、及びドレイン電極を備える。
前記活性層は、ｎ型酸化物半導体からなる。
前記ソース電極及びドレイン電極は、インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜からなる。
前記電界効果型トランジスタの製造方法は、本発明の前記電界効果型トランジスタの製造方法として適している。
【００７１】
以下、前記製造方法について、ソース電極及びドレイン電極を、ゲート絶縁層上に形成する場合と、基材上に形成する場合とに分けて説明する。
【００７２】
＜第１の製造方法＞
本発明の電界効果型トランジスタの製造方法（第１の製造方法）は、ソース電極及びドレイン電極形成工程と、表面改質工程と、光照射工程とをこの順で少なくとも含み、更に必要に応じて、ゲート電極形成工程と、ゲート絶縁層形成工程と、活性層形成工程などのその他の工程を含む。
前記電界効果型トランジスタの製造方法は、本発明の前記電界効果型トランジスタの製造方法として適している。
【００７３】
＜＜ゲート電極形成工程＞＞
前記ゲート電極形成工程としては、基材上にゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
【００７４】
−基材−
前記基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
【００７５】
前記基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
【００７６】
前記ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
【００７７】
前記プラスチック基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
【００７８】
なお、前記基材としては、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄などの前処理が行われることが好ましい。
【００７９】
＜＜ゲート絶縁層形成工程＞＞
前記ゲート絶縁層形成工程としては、前記ゲート電極上にゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。
【００８０】
＜＜ソース電極及びドレイン電極形成工程＞＞
前記ソース電極及びドレイン電極形成工程としては、前記導電性薄膜からなるソース電極及びドレイン電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができるが、少なくとも前記ゲート絶縁層上に、導電性薄膜形成用塗布液を塗布し、乾燥させた後に焼成して、ソース電極及びドレイン電極を形成する工程が好ましい。
【００８１】
前記導電性薄膜形成用塗布液は、少なくとも、インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかを含有し、更に必要に応じて、有機溶媒などのその他の成分を含有する。前記導電性薄膜形成用塗布液の詳細、及び好ましい態様は、前述のとおりである。
【００８２】
前記ソース電極及びドレイン電極形成工程により、少なくとも前記ゲート絶縁層上にソース電極及びドレイン電極が離間して形成される。
【００８３】
前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷法、ロールコート法、ディップコート法、スピンコート法、インクジェット法、ナノインプリント法などが挙げられる。
【００８４】
前記塗布の方法として、インクジェット法、又はナノインプリント法で塗布する際には、室温でも塗布可能であるが、被塗物（例えば、前記ゲート絶縁層）を２５℃〜５０℃程度に加熱することで、被塗物表面に付着直後の塗布液が濡れ広がることを抑制することもできる。
【００８５】
前記塗布の後には、乾燥及び焼成を行うことが好ましい。
前記乾燥は、前記塗布液中の揮発成分を除去できる条件であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記乾燥において、揮発成分を完全に除去する必要はなく、焼成を阻害しない程度に揮発成分を除去できればよい。
前記焼成の温度としては、被塗物の熱変形温度以下であれば、特に制限はなく、目的に応じて適宜選択することができるが、１８０℃〜６００℃が好ましい。
前記焼成の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸素中や空気中など酸素を含む雰囲気が挙げられる。また、焼成の雰囲気を窒素ガスなどの不活性ガスにすることもできる。
前記焼成の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
【００８６】
＜＜表面改質工程＞＞
前記表面改質工程は、前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極の表面を改質する工程である。ここでの「改質」とは、前記表面の汚染物の除去の意味を含み、また場合によっては、塗布液の前記表面への濡れ性の改善の意味も含む。
【００８７】
前記表面改質工程は、前記活性層を形成する前処理として、前記ゲート絶縁膜と前記ソース電極及び前記ドレイン電極表面に吸着した汚染物を除去するために行われる。汚染物の除去により、前記活性層と前記ゲート絶縁膜の界面、及び、前記活性層と前記ソース電極及び前記ドレイン電極の界面が清浄となることで、密着性の向上とともに、電流経路を阻害する不純物が除去されることで、オン電流の向上並びに素子間の性能ばらつきを抑制する効果がある。
【００８８】
また、前記活性層形成工程がスパッタなどの物理蒸着法の場合には、前記汚染物が除去されることにより、均質な膜形成が期待できる。
【００８９】
また、前記活性層形成工程が溶液塗布法などのウェットプロセスの場合には、前記表面改質工程によって活性層を形成するための塗布液の濡れ性が改善され、均質な膜形成が期待できる。
【００９０】
前記表面改質工程は、酸素プラズマ処理、ＵＶオゾン処理、ＵＶ照射などから選択されることが好ましい。前記ＵＶオゾン処理は、大気圧下での処理が可能であるとともに、強い酸化力を有しているために表面汚染物の除去及び表面改質にかかる処理時間が短時間で済むため、特に好ましい。熱酸化膜付きシリコン基板の表面改質の進行具合を水の接触角で測定した結果を例にとると、前記ＵＶオゾン処理では１０分以下で水の接触角が１０度以下に低下する。一方、乾燥窒素で置換した雰囲気（すなわち低酸素濃度雰囲気下）で同様のＵＶ照射を行った場合は、水の接触角が１０度以下に低下するためには、３０分以上要することがわかっている。このことから、表面汚染物の除去及び表面改質には、強い酸化力を有するオゾン雰囲気下が好ましい。
【００９１】
＜＜光照射工程＞＞
前記光照射工程では、活性層を形成する前処理としての前記表面改質工程に続いて、前記ソース電極及び前記ドレイン電極となる導電性薄膜のキャリア濃度を制御する工程として、低酸素濃度雰囲気下において、前記ソース電極及び前記ドレイン電極に光を照射する。照射される前記光は、導電性薄膜が吸収でき、熱エネルギー等に変換可能な紫外光であることが好ましい。
前記表面改質工程では、表面汚染物の除去を行う際に、酸素プラズマ処理、ＵＶオゾン処理、ＵＶ照射等における強い酸化力を利用する。そのため、副作用として、前記導電性薄膜の高抵抗化が生じる。前記光照射工程では、前記表面改質工程によりキャリア濃度を制御でき、高抵抗化した前記導電性薄膜の抵抗率を下げることができる。
そのため、前記表面改質工程と、前記光照射工程とは、前記表面改質工程は、表面汚染物の除去の副作用として前記導電性薄膜の抵抗率を上げるのに対し、前記光照射工程は、上昇した前記導電性薄膜の抵抗率を下げる点で、これらの工程は異なる。
【００９２】
紫外線を発生するランプとしては、通常紫外線の発生に使用されている低圧、中圧、高圧、超高圧水銀灯やキセノンランプ、ハライドランプ、エキシマランプ等が使用できる。紫外線を発生するランプによる照射時間は１分間以上が好ましく、５分間以上が特に好ましい。
【００９３】
光照射時の雰囲気は、低酸素濃度雰囲気である。ここで、低酸素濃度雰囲気とは、雰囲気中の酸素が光照射により反応して生成するオゾンや活性原子状の酸素が、前記ソース電極及びドレイン電極に影響を与えない程度であることを意味し、影響を与えない程度に酸素を含んでいてもよい。たとえば、低圧水銀ランプでは1８５ｎｍと２５４ｎｍの波長の紫外光を放射する。１８５ｎｍの紫外光が酸素に吸収されると基底状態の酸素原子が生成する。この基底状態の酸素原子と酸素とが結合し、オゾンが生成する。オゾンが２５４ｎｍの紫外光を吸収すると、活性原子状の酸素が生成する。このように、酸素導入環境における低圧水銀ランプ照射は、ＵＶオゾン処理と同等である。
また、例えば、エキシマランプ（Ｘｅ２）は、１７２ｎｍの紫外光を放射する。１７２ｎｍの紫外光が酸素に吸収されると、基底状態の酸素原子と活性原子状の酸素とが生成する。基底状態の酸素原子は酸素と結合し、オゾンが生成する。さらにオゾンが１７２ｎｍの紫外光を吸収すると、活性原子状の酸素が生成する。このように、酸素導入環境におけるエキシマランプ（Ｘｅ２）照射もまた、酸化力の強いオゾンや活性原子状雰囲気下の処理と同等である。
【００９４】
前記低酸素濃度雰囲気の環境としては、減圧（真空）環境、窒素ガスやアルゴンガスなどの不活性ガスを導入することで置換された環境を用いることができる。前記低酸素濃度雰囲気としては、残留酸素濃度１％未満が好ましく、０．１％未満がより好ましく、０．０１％未満が特に好ましい。
【００９５】
＜＜活性層形成工程＞＞
前記活性層形成工程としては、少なくとも、チャネル領域となる前記ゲート絶縁層上に、ｎ型酸化物半導体からなる活性層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ、ＰＬＤ（レーザーアブレーション）等の物理蒸着法（物理気相成長法）、プラズマＣＶＤ等の化学気相成長法、ゾルゲル法等の溶液塗布法、公知の製膜方法を用いることができる。前記活性層のパターニング方法としては、シャドウマスクを用いる工程、フォトリソグラフィーを用いる工程、印刷やインクジェットによって所望の形状を直接製膜する工程などが挙げられる。
【００９６】
前記活性層形成工程、並びに前記ソース電極及びドレイン電極形成工程を行うと、前記ソース電極と前記ドレイン電極との間に前記活性層が形成される。
【００９７】
前記第１の製造方法において、前記ソース電極及びドレイン電極形成工程の後に前記活性層形成工程を行うと、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタを製造することができる。
【００９８】
ここで、ボトムゲート／ボトムコンタクト型の電界効果型トランジスタの製造方法について図３Ａ〜図３Ｄを参照して説明する。
【００９９】
初めに、ガラス基板等からなる基材１上に、スパッタ法等によりアルミニウム等からなる導電体膜を形成し、形成した導電体膜をエッチングによりパターニングすることによりゲート電極２を形成する（図３Ａ）。
【０１００】
次いで、ゲート電極２を覆うようにゲート電極２及び基材１上にスパッタ法等によりＳｉＯ２等からなるゲート絶縁層３を形成する（図３Ｂ）。
次いで、ゲート絶縁層３上に、インクジェット法などの液滴吐出方式により、電性薄膜形成用塗布液を塗布し、乾燥させた後に焼成して、ソース電極４及びドレイン電極５を形成する（図３Ｃ）。
次いで、前記表面改質工程、及び前記光照射工程をこの順で行う。
【０１０１】
次いで、ゲート絶縁層３、並びにソース電極４及びドレイン電極５上にスパッタ法等によりｎ型酸化物半導体膜を形成し、活性層６を形成する（図３Ｄ）。
以上により、電界効果型トランジスタが製造される。
【０１０２】
＜第２の製造方法＞
また、本発明の電界効果型トランジスタの製造方法（第２の製造方法）は、ソース電極及びドレイン電極形成工程と、表面改質工程と、光照射工程とをこの順で少なくとも含み、更に必要に応じて、その他の工程を含む。
前記電界効果型トランジスタの製造方法は、本発明の前記電界効果型トランジスタの製造方法として適している。
【０１０３】
＜＜ソース電極及びドレイン電極形成工程＞＞
前記ソース電極及びドレイン電極形成工程としては、前記導電性薄膜からなるソース電極及びドレイン電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができるが、少なくとも基材上に、導電性薄膜形成用塗布液を塗布し、乾燥させた後に焼成して、ソース電極及びドレイン電極を形成する工程が好ましい。
前記ソース電極及びドレイン電極形成工程により、少なくとも前記基材上にソース電極及びドレイン電極が離間して形成される。
【０１０４】
−基材−
前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法において例示した基材と同じ基材が挙げられる。
【０１０５】
前記ソース電極及びドレイン電極形成工程としては、例えば、前記第１の製造方法の前記ソース電極及びドレイン電極形成工程において例示した工程と同様の工程が挙げられる。
【０１０６】
＜＜表面改質工程＞＞
前記表面改質工程は、前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極の表面を改質する工程である。
前記表面改質工程としては、例えば、前記第１の製造方法の前記表面改質工程において例示した工程と同様の工程が挙げられる。
【０１０７】
＜＜光照射工程＞＞
前記光照射工程では、活性層を形成する前処理としての前記表面改質工程に続いて、前記ソース電極及び前記ドレイン電極となる導電性薄膜のキャリア濃度を制御する工程として、低酸素濃度雰囲気下において、前記ソース電極及び前記ドレイン電極に光を照射する。
前記光照射工程としては、例えば、前記第１の製造方法の前記光照射工程において例示した工程と同様の工程が挙げられる。
【０１０８】
＜＜活性層形成工程＞＞
前記活性層形成工程としては、少なくとも、チャネル領域となる前記基材上に、ｎ型酸化物半導体からなる活性層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
【０１０９】
前記活性層形成工程としては、例えば、前記第１の製造方法の前記活性層形成工程において例示した工程と同様の工程が挙げられる。
【０１１０】
前記活性層形成工程、並びに前記ソース電極及びドレイン電極形成工程を行うと、前記ソース電極と前記ドレイン電極との間に前記活性層が形成される。
【０１１１】
＜＜ゲート絶縁層形成工程＞＞
前記ゲート絶縁層形成工程としては、前記活性層上にゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法の前記ゲート絶縁層形成工程において例示した工程と同様の工程が挙げられる。
【０１１２】
＜＜ゲート電極形成工程＞＞
前記ゲート電極形成工程としては、前記ゲート絶縁層上にゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記第１の製造方法の前記ゲート電極形成工程において例示した工程と同様の工程が挙げられる。
【０１１３】
前記第２の製造方法において、前記活性層形成工程の後に前記ソース電極及びドレイン電極形成工程を行うと、トップゲート／ボトムコンタクト型の電界効果型トランジスタを製造することができる。
【実施例】
【０１１４】
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
【０１１５】
（実施例１）
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
ガラス基板上に、ＤＣスパッタリングによりモリブデン膜を厚みが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート電極のパターンと同様のレジストパターンを形成した。更に燐酸−硝酸−酢酸からなるエッチング液によりエッチングを行い、レジストパターンの形成されていない領域のモリブデン膜を除去した。この後、レジストパターンも除去することにより、ゲート電極を形成した。
【０１１６】
−ゲート絶縁層の形成−
形成した前記ゲート電極及び前記ガラス基板上に、ＲＦスパッタリングによりＳｉＯ２膜を厚みが約２００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層のパターンと同様のレジストパターンを形成した。更に、バッファードフッ酸を用いたエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層を形成した。
【０１１７】
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、市販のＩＴＯナノメタルインク（株式会社アルバック製、平均粒子径５ｎｍ、金属含有量２０．１質量％）をインクジェット装置を用いて所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成し、ソース電極及びドレイン電極を形成した。
【０１１８】
−表面改質工程−
活性層を形成する前処理として、ソース電極及びドレイン電極が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０１１９】
−光照射工程−
ＵＶオゾン処理後、ソース電極及びドレイン電極が形成された基板について、前記洗浄装置を用いて、光照射工程を実施した。具体的には、オゾンジェネレータをオフにし、洗浄室内を窒素パージすることで、低酸素濃度雰囲気を実現し、ＵＶ照射を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０１２０】
−活性層の形成−
形成した前記ゲート絶縁層上に、特開２０１０−７４１４８号公報の実施例に記載の方法で、Ｍｇ−Ｉｎ系酸化物半導体膜（活性層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。得られたｎ型酸化物半導体膜（活性層）の厚みは、５０ｎｍであった。
このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍであった。
【０１２１】
以上により、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
【０１２２】
＜トランジスタ性能評価＞
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００Ａ）を用いて、２０素子のトランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−２０Ｖから＋２０Ｖに変化させて、電流−電圧特性を評価した。評価した２０素子の平均的な電流−電圧特性のグラフを図４の実線で示した。飽和領域において電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）の電流Ｉｄｓ（算出平均値）及び電流Ｉｄｓのばらつき（σ）を算出した。結果を表１に示した。
なお、図４において、「ｅ」は、１０のべき乗を表す。例えば、ｅ−３は、×１０−３を表す。図５、及び図６も同様である。
【０１２３】
＜ホール測定素子の作製＞
−導電性薄膜の形成の形成−
上記の電界効果型トランジスタの作製におけるソース電極及びドレイン電極の形成と同様にして、ガラス基板上にＩＴＯナノメタルインクを所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成した。
【０１２４】
その後、上記の電界効果型トランジスタの作製における表面改質工程と同様にして、上述したＩＴＯ薄膜が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。
【０１２５】
ＵＶオゾン処理後、上記の電界効果型トランジスタの作製における光照射工程と同様にして、ＵＶ照射を行った。
【０１２６】
以上によりホール測定素子を作製した。
【０１２７】
＜電子キャリア濃度（密度）評価＞
得られたホール測定素子について、ホール効果測定システム（東陽テクニカ社製、ＲｅｓｉＴｅｓｔ８３００）を用いて、比抵抗測定、及び、ホール効果測定を行い、導電性薄膜の電子キャリア濃度（ｃｍ−３）を求めた。得られた電子キャリア濃度（密度）を表１に示した。
【０１２８】
（比較例１）
実施例１において、光照射工程を実施しないことを除いて、実施例１と同様にして、電界効果型トランジスタを作製した。また、実施例１と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図４に示した。
【０１２９】
また、実施例１において、光照射工程を実施しないことを除いて、実施例１と同様にして、ホール測定素子を作製した。また、実施例１と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１３０】
（比較例２）
実施例１において、表面改質工程を実施しないことを除いて、実施例１と同様にして、電界効果型トランジスタを作製した。また、実施例１と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図４に示した。
【０１３１】
また、実施例１において、表面改質工程を実施しないことを除いて、実施例１と同様にして、ホール測定素子を作製した。また、実施例１と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１３２】
（比較例３）
実施例１において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例１と同様にして、電界効果型トランジスタを作製した。また、実施例１と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図４に示した。
【０１３３】
また、実施例１において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例１と同様にして、ホール測定素子を作製した。また、実施例１と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１３４】
（比較例４）
実施例１において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例１と同様にして、電界効果型トランジスタを作製した。また、実施例１と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。
【０１３５】
また、実施例１において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例１と同様にして、ホール測定素子を作製した。また、実施例１と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１３６】
（実施例２）
実施例１において、「ソース電極及びドレイン電極の形成」を以下の方法に変えた以外は、実施例１と同様にして、電界効果型トランジスタ、及びホール測定素子を作製した。また、実施例１と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図５に示した。
【０１３７】
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、市販のＩＴＯナノ粒子分散液（株式会社巴製作所製、平均粒子径２０ｎｍ、金属含有量１０．１質量％）をインクジェット装置を用いて所定のパターンで塗布した。ホットプレートで１５０℃１５分乾燥後、大気下４８０℃で３０分加熱した。その後、アルゴンガスを流した状態で４８０℃で３０分加熱しＩＴＯ薄膜を形成し、ソース電極及びドレイン電極を形成した。
【０１３８】
（比較例５）
実施例２において、光照射工程を実施しないことを除いて、実施例２と同様にして、電界効果型トランジスタを作製した。また、実施例２と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図５に示した。
【０１３９】
また、実施例２において、光照射工程を実施しないことを除いて、実施例２と同様にして、ホール測定素子を作製した。また、実施例２と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１４０】
（比較例６）
実施例２において、表面改質工程を実施しないことを除いて、実施例２と同様にして、電界効果型トランジスタを作製した。また、実施例２と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図５に示した。
【０１４１】
また、実施例２において、表面改質工程を実施しないことを除いて、実施例２と同様にして、ホール測定素子を作製した。また、実施例２と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１４２】
（比較例７）
実施例２において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例２と同様にして、電界効果型トランジスタを作製した。また、実施例２と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図５に示した。
【０１４３】
また、実施例２において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例２と同様にして、ホール測定素子を作製した。また、実施例２と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１４４】
（比較例８）
実施例２において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例２と同様にして、電界効果型トランジスタを作製した。また、実施例２と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。
【０１４５】
また、実施例２において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例２と同様にして、ホール測定素子を作製した。また、実施例２と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１４６】
（実施例３）
実施例１において、「活性層の形成」を以下の方法に変えた以外は、実施例１と同様にして、電界効果型トランジスタ、及びホール測定素子を作製した。また、実施例１と同様の評価を行った。結果を表１に示した。また、電流−電圧特性のグラフを図６に示した。
【０１４７】
−活性層の形成−
ビーカーに、３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と、０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）を秤量し、１，２−プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例３で用いるｎ型酸化物半導体膜形成用塗布液を作製した。
【０１４８】
形成した前記ゲート絶縁層上と、前記ソース電極及びドレイン電極上に、前記ｎ型酸化物半導体膜形成用塗布液をそれぞれインクジェット装置を用いて所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｓｒ系酸化物膜を形成し、活性層とした。
【０１４９】
（比較例９）
実施例３において、光照射工程を実施しないことを除いて、実施例３と同様にして、電界効果型トランジスタを作製した。また、実施例３と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図６に示した。
【０１５０】
また、実施例３において、光照射工程を実施しないことを除いて、実施例３と同様にして、ホール測定素子を作製した。また、実施例３と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１５１】
（比較例１０）
実施例３において、表面改質工程を実施しないことを除いて、実施例３と同様にして、電界効果型トランジスタを作製した。また、実施例３と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図６に示した。
【０１５２】
また、実施例３において、表面改質工程を実施しないことを除いて、実施例３と同様にして、ホール測定素子を作製した。また、実施例３と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１５３】
（比較例１１）
実施例３において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例３と同様にして、電界効果型トランジスタを作製した。また、実施例３と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。また、電流−電圧特性のグラフを図６に示した。
【０１５４】
また、実施例３において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例３と同様にホール測定素子を作製した。また、実施例３と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１５５】
（比較例１２）
実施例３において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例３と同様にして、電界効果型トランジスタを作製した。また、実施例３と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表１に示した。
【０１５６】
また、実施例３において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例３と同様にして、ホール測定素子を作製した。また、実施例３と同様にして、電子キャリア濃度評価を実施した。結果を表１に示した。
【０１５７】
【表１】
2016111360.tif 000003
【０１５８】
表１の実施例と比較例との結果から、ソース電極及びドレイン電極に光照射工程を施す場合の方が、施さない場合に比べ、高いオン電流が得られることが確認できる。ソース電極及びドレイン電極の抵抗やソース電極及びドレイン電極と活性層界面の抵抗が、トランジスタがオン状態のチャネル抵抗に近くなると、ドレイン電圧がチャネル以外で消費され、オン電流が増加しなくなることが知られている。
比較例１、５、９では、ソース電極及びドレイン電極となる導電性薄膜の抵抗率が高いため、ソース電極及びドレイン電極の抵抗が高くなっているものと考えられる。そのため、オン電流が低く、算出される電界効果移動度も低くなったものと考えられる。
【０１５９】
比較例２、６、１０では、活性層形成前の表面改質工程が無い場合となっている。表面改質工程が無い場合は、ソース電極及びドレイン電極が酸化されることがないため、電極のキャリア濃度が大きく低下しておらず、抵抗率も比較的低い。一方で、活性層形成時に表面改質工程を経ないため、活性層が均質に形成できず、オン電流にばらつきが大きくなっているものと推測される。
【０１６０】
比較例３、７、１１では、活性層形成時に表面改質工程を経ないため、活性層が均質に形成できず、また、光照射工程が無いために、各トランジスタのソース電極及びドレイン電極を形成する導電性薄膜のキャリア濃度にもばらつきがあるものと推測される。結果として、トランジスタのオン電流に大きなばらつきが発生したものと推測される。
【０１６１】
なお、実施例１〜３において、表面改質工程と光照射工程との順序を変えた場合（比較例４、８、１２）、表面改質工程によって大きくなった導電性薄膜の抵抗率を、光照射工程によって小さくすることができないため、各トランジスタのソース電極及びドレイン電極を形成する導電性薄膜のキャリア濃度が低下し、トランジスタのオン電流が低下した。
【０１６２】
ソース電極及びドレイン電極に光照射工程を施した本発明の電界効果型トランジスタは、塗布法を用いてソース電極及びドレイン電極を形成した場合でも、活性層の形成工程前に電極が高抵抗化しないため、高いトランジスタ性能を得ることができる。また、ソース電極及びドレイン電極形成時、及び、電極形成後から活性層形成工程前までに生じる、導電性薄膜のキャリア濃度変化を初期化することが可能となるため、トランジスタ性能ばらつきを低減することができる。
【０１６３】
（実施例４）
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
ガラス基板上に、ＤＣスパッタリングによりモリブデン膜を厚みが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート電極のパターンと同様のレジストパターンを形成した。更に燐酸−硝酸−酢酸からなるエッチング液によりエッチングを行い、レジストパターンの形成されていない領域のモリブデン膜を除去した。この後、レジストパターンも除去することにより、ゲート電極を形成した。
【０１６４】
−ゲート絶縁層の形成−
形成した前記ゲート電極及び前記ガラス基板上に、ＲＦスパッタリングによりＳｉＯ２膜を厚みが約２００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層のパターンと同様のレジストパターンを形成した。更に、バッファードフッ酸を用いたエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層を形成した。
【０１６５】
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、市販のＩＴＯナノメタルインク（株式会社アルバック製、平均粒子径５ｎｍ、金属含有量２０．１質量％）をインクジェット装置を用いて所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成し、ソース電極及びドレイン電極を形成した。
【０１６６】
−表面改質工程−
活性層を形成する前処理として、ソース電極及びドレイン電極が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０１６７】
−光照射工程−
ＵＶオゾン処理後、ソース電極及びドレイン電極が形成された基板について、前記洗浄装置を用いて、光照射工程を実施した。具体的には、オゾンジェネレータをオフにし、洗浄室内を窒素パージすることで、低酸素濃度雰囲気を実現し、ＵＶ照射を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０１６８】
−活性層の形成−
ビーカーに３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１２５ｇの硝酸カルシウム（Ｃａ（ＮＯ３）２・４Ｈ２Ｏ）とを秤量し、１，２−プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例４で用いるｎ型酸化物半導体膜形成用塗布液を作製した。
【０１６９】
形成した前記ゲート絶縁層上と、前記ソース電極及びドレイン電極上に、前記ｎ型酸化物半導体膜形成用塗布液をインクジェット装置を用いて所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｃａ系酸化物膜を形成し、活性層とした。
【０１７０】
以上により、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
【０１７１】
＜トランジスタ性能評価＞
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００Ａ）を用いて、２０素子のトランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−２０Ｖから＋２０Ｖに変化させて、電流−電圧特性を評価した。飽和領域において電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）の電流Ｉｄｓ（算出平均値）及び電流Ｉｄｓのばらつき（σ）を算出した。結果を表２に示した。
【０１７２】
＜ホール測定素子の作製＞
−導電性薄膜の形成の形成−
上記の電界効果型トランジスタの作製におけるソース電極及びドレイン電極の形成と同様にして、ガラス基板上にＩＴＯナノメタルインクを所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成した。
【０１７３】
その後、上記の電界効果型トランジスタの作製における表面改質工程と同様にして、上述したＩＴＯ薄膜が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。
【０１７４】
ＵＶオゾン処理後、上記の電界効果型トランジスタの作製における光照射工程と同様にして、ＵＶ照射を行った。
【０１７５】
以上によりホール測定素子を作製した。
【０１７６】
＜電子キャリア濃度（密度）評価＞
得られたホール測定素子について、ホール効果測定システム（東陽テクニカ社製、ＲｅｓｉＴｅｓｔ８３００）を用いて、比抵抗測定、及び、ホール効果測定を行い、導電性薄膜の電子キャリア濃度（ｃｍ−３）を求めた。得られた電子キャリア濃度（密度）を表２に示した。
【０１７７】
（実施例５）
実施例４において、「活性層の形成」を以下の方法に変えた以外は、実施例４と同様にして、電界効果型トランジスタ、及びホール測定素子を作製した。また、実施例４と同様の評価を行った。結果を表２に示した。
【０１７８】
−活性層の形成−
ビーカーに３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と０．１２５ｇの塩化バリウム（ＢａＣｌ２・２Ｈ２Ｏ）とを秤量し、１，２−エタンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例５で用いるｎ型酸化物半導体膜形成用塗布液を作製した。
【０１７９】
形成した前記ゲート絶縁層上と、前記ソース電極及びドレイン電極上に、前記ｎ型酸化物半導体膜形成用塗布液をインクジェット装置を用いて所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｂａ系酸化物膜を形成し、活性層とした。
【０１８０】
【表２】
2016111360.tif 000004
【０１８１】
ソース電極及びドレイン電極に光照射工程を施した本発明の電界効果型トランジスタは、塗布法を用いてソース電極及びドレイン電極を形成した場合でも、活性層の形成工程前に電極が高抵抗化しないため、高いトランジスタ性能を得ることができる。また、ソース電極及びドレイン電極形成時、及び、電極形成後から活性層形成工程前までに生じる、導電性薄膜のキャリア濃度変化を初期化することが可能となるため、トランジスタ性能ばらつきを低減することができる。また、活性層形成時の成膜面が清浄に保たれることにより、均質な活性層の形成が可能となり、トランジスタ性能ばらつきを低減することができる。
【０１８２】
（実施例６）
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
ガラス基板上に、ＤＣスパッタリングによりモリブデン膜を厚みが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート電極のパターンと同様のレジストパターンを形成した。更に燐酸−硝酸−酢酸からなるエッチング液によりエッチングを行い、レジストパターンの形成されていない領域のモリブデン膜を除去した。この後、レジストパターンも除去することにより、ゲート電極を形成した。
【０１８３】
−ゲート絶縁層の形成−
形成した前記ゲート電極及び前記ガラス基板上に、ＲＦスパッタリングによりＳｉＯ２膜を厚みが約２００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層のパターンと同様のレジストパターンを形成した。更に、バッファードフッ酸を用いたエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層を形成した。
【０１８４】
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、市販のＩＴＯナノメタルインク（株式会社アルバック製、平均粒子径５ｎｍ、金属含有量２０．１質量％）をインクジェット装置を用いて所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成し、ソース電極及びドレイン電極を形成した。
【０１８５】
−表面改質工程−
活性層を形成する前処理として、ソース電極及びドレイン電極が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０１８６】
−光照射工程−
ＵＶオゾン処理後、ソース電極及びドレイン電極が形成された基板について、前記洗浄装置を用いて、光照射工程を実施した。具体的には、オゾンジェネレータをオフにし、洗浄室内を窒素パージすることで、低酸素濃度雰囲気を実現し、ＵＶ照射を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０１８７】
−活性層の形成−
形成した前記ゲート絶縁層並びにソース電極及びドレイン電極上に、Ｉｎ−Ｇａ−Ｚｎ系酸化物薄膜をＤＣスパッタを用いて形成した。
ターゲットとして、組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるようなＩｎ−Ｇａ−Ｚｎ−Ｏの焼成体を用いた。ここでは、スパッタパワーを１４０Ｗ、成膜時の圧力を０．６９Ｐａとし、基板温度は制御しなかった。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、酸素流量比を１．８体積％とした。成膜時間を２０分間とし、厚みは７０ｎｍであった。
【０１８８】
以上により、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
【０１８９】
＜トランジスタ性能評価＞
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００Ａ）を用いて、２０素子のトランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−２０Ｖから＋２０Ｖに変化させて、電流−電圧特性を評価した。飽和領域において電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）の電流Ｉｄｓ（算出平均値）及び電流Ｉｄｓのばらつき（σ）を算出した。結果を表３に示した。
【０１９０】
＜ホール測定素子の作製＞
−導電性薄膜の形成の形成−
上記の電界効果型トランジスタの作製におけるソース電極及びドレイン電極の形成と同様にして、ガラス基板上にＩＴＯナノメタルインクを所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成した。
【０１９１】
その後、上記の電界効果型トランジスタの作製における表面改質工程と同様にして、上述したＩＴＯ薄膜が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。
【０１９２】
ＵＶオゾン処理後、上記の電界効果型トランジスタの作製における光照射工程と同様にして、ＵＶ照射を行った。
【０１９３】
以上によりホール測定素子を作製した。
【０１９４】
＜電子キャリア濃度（密度）評価＞
得られたホール測定素子について、ホール効果測定システム（東陽テクニカ社製、ＲｅｓｉＴｅｓｔ８３００）を用いて、比抵抗測定、及び、ホール効果測定を行い、導電性薄膜の電子キャリア濃度（ｃｍ−３）を求めた。得られた電子キャリア濃度（密度）を表３に示した。
【０１９５】
（実施例７）
実施例６において、「活性層の形成」を以下の方法に変えた以外は、実施例６と同様にして、電界効果型トランジスタ、及びホール測定素子を作製した。また、実施例６と同様の評価を行った。結果を表３に示した。
【０１９６】
−活性層の形成−
形成した前記絶縁層上並びにソース電極及びドレイン電極上に、Ｚｎ−Ｓｎ系酸化物薄膜を高周波スパッタを用いて形成した。
ターゲットとして、Ｚｎ２ＳｎＯ４の組成を有する多結晶焼結体（サイズ：直径４インチ）を用いた。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、酸素流量比を６０体積％とした。全圧は０．３Ｐａとした。
スパッタ中は、基板を保持するホルダを水冷により冷却することで、基板の温度を１５℃〜３５℃の範囲内に制御した。スパッタパワーを１５０Ｗ、スパッタ時間を２０分とし、厚みは５０ｎｍであった。
【０１９７】
（実施例８）
実施例６において、「活性層の形成」を以下の方法に変えた以外は、実施例６と同様にして、電界効果型トランジスタ、及びホール測定素子を作製した。また、実施例６と同様の評価を行った。結果を表３に示した。
【０１９８】
−活性層の形成−
形成した前記絶縁層並びにソース電極及びドレイン電極上に、Ｚｎ−Ｔｉ系酸化物薄膜を高周波スパッタを用いて形成した。
ターゲットとして、Ｚｎ２ＴｉＯ４の組成を有する多結晶焼結体（サイズ：直径４インチ）を用いた。スパッタ時に流すアルゴンガスと酸素ガスの流量を調整し、酸素流量比を６０体積％とした。全圧は０．３Ｐａとした。
スパッタ中は、基板を保持するホルダを水冷により冷却することで、基板の温度を１５℃〜３５℃の範囲内に制御した。スパッタパワーを１４０Ｗ、スパッタ時間を２５分とし、厚みは５０ｎｍであった。
【０１９９】
【表３】
2016111360.tif 000005
【０２００】
ソース電極及びドレイン電極に光照射工程を施した本発明の電界効果型トランジスタは、塗布法を用いてソース電極及びドレイン電極を形成した場合でも、活性層の形成工程前に電極が高抵抗化しないため、高いトランジスタ性能を得ることができる。また、ソース電極及びドレイン電極形成時、及び、電極形成後から活性層形成工程前までに生じる、導電性薄膜のキャリア濃度変化を初期化することが可能となるため、トランジスタ性能ばらつきを低減することができる。また、活性層形成時の成膜面が清浄に保たれることにより、均質な活性層の形成が可能となり、トランジスタ性能ばらつきを低減することができる。
【０２０１】
（実施例９）
＜電界効果型トランジスタの作製＞
−ゲート電極の形成−
ガラス基板上に、ＤＣスパッタリングによりモリブデン膜を厚みが約１００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート電極のパターンと同様のレジストパターンを形成した。更に燐酸−硝酸−酢酸からなるエッチング液によりエッチングを行い、レジストパターンの形成されていない領域のモリブデン膜を除去した。この後、レジストパターンも除去することにより、ゲート電極を形成した。
【０２０２】
−ゲート絶縁層の形成−
形成した前記ゲート電極及び前記ガラス基板上に、ＲＦスパッタリングによりＳｉＯ２膜を厚みが約２００ｎｍとなるよう成膜した。この後、フォトレジストを塗布し、プリベーク、露光装置による露光、現像により、形成されるゲート絶縁層のパターンと同様のレジストパターンを形成した。更に、バッファードフッ酸を用いたエッチングにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去し、この後、レジストパターンも除去することによりゲート絶縁層を形成した。
【０２０３】
−ソース電極及びドレイン電極の形成−
形成した前記ゲート絶縁層上に、市販のＩＴＯナノメタルインク（株式会社アルバック製、平均粒子径５ｎｍ、金属含有量２０．１質量％）をインクジェット装置を用いて所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成し、ソース電極及びドレイン電極を形成した。
【０２０４】
−表面改質工程−
活性層を形成する前処理として、ソース電極及びドレイン電極が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０２０５】
−光照射工程−
ＵＶオゾン処理後、ソース電極及びドレイン電極が形成された基板について、ＵＶ光照射装置（株式会社エム・ディ・エキシマ製）を用いて、光照射工程を実施した。具体的には、サンプル室内を窒素パージすることで、低酸素濃度雰囲気を実現し、中心波長２２２ｎｍのエキシマランプを用いてＵＶ照射を行った。照射時間は１０分とした。
【０２０６】
−活性層の形成−
ビーカーに、３．５５ｇの硝酸インジウム（Ｉｎ（ＮＯ３）３・３Ｈ２Ｏ）と、０．１３９ｇの塩化ストロンチウム（ＳｒＣｌ２・６Ｈ２Ｏ）とを秤量し、１，２−プロパンジオール２０ｍＬとエチレングリコールモノメチルエーテル２０ｍＬとを加え室温で混合、溶解させ、実施例９で用いるｎ型酸化物半導体膜形成用塗布液を作製した。
【０２０７】
形成した前記ゲート絶縁層上と、前記ソース電極及びドレイン電極上に、前記ｎ型酸化物半導体膜形成用塗布液をインクジェット装置を用いて所定のパターンで塗布した。その基板を１２０℃に加熱したホットプレート上で１０分間乾燥させた後、大気雰囲気中４００℃で１時間焼成し、Ｉｎ−Ｃａ系酸化物膜を形成し、活性層とした。
【０２０８】
以上により、ボトムゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
【０２０９】
＜トランジスタ性能評価＞
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００Ａ）を用いて、２０素子のトランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−２０Ｖから＋２０Ｖに変化させて、電流−電圧特性を評価した。飽和領域において電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）の電流Ｉｄｓ（算出平均値）及び電流Ｉｄｓのばらつき（σ）を算出した。結果を表４に示した。
【０２１０】
＜ホール測定素子の作製＞
−導電性薄膜の形成の形成−
上記の電界効果型トランジスタの作製におけるソース電極及びドレイン電極の形成と同様にして、ガラス基板上にＩＴＯナノメタルインクを所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成した。
【０２１１】
その後、上記の電界効果型トランジスタの作製における表面改質工程と同様にして、上述したＩＴＯ薄膜が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。
【０２１２】
ＵＶオゾン処理後、上記の電界効果型トランジスタの作製における光照射工程と同様にして、ＵＶ照射を行った。
【０２１３】
以上によりホール測定素子を作製した。
【０２１４】
＜電子キャリア濃度（密度）評価＞
得られたホール測定素子について、ホール効果測定システム（東陽テクニカ社製、ＲｅｓｉＴｅｓｔ８３００）を用いて、比抵抗測定、及び、ホール効果測定を行い、導電性薄膜の電子キャリア濃度（ｃｍ−３）を求めた。得られた電子キャリア濃度（密度）を表４に示した。
【０２１５】
【表４】
2016111360.tif 000006
【０２１６】
ソース電極及びドレイン電極に光照射工程を施した本発明の電界効果型トランジスタは、塗布法を用いてソース電極及びドレイン電極を形成した場合でも、活性層の形成工程前に電極が高抵抗化しないため、高いトランジスタ性能を得ることができる。また、ソース電極及びドレイン電極形成時、及び、電極形成後から活性層形成工程前までに生じる、導電性薄膜のキャリア濃度変化を初期化することが可能となるため、トランジスタ性能ばらつきを低減することができる。また、活性層形成時の成膜面が清浄に保たれることにより、均質な活性層の形成が可能となり、トランジスタ性能ばらつきを低減することができる。
【０２１７】
（実施例１０）
＜電界効果型トランジスタの作製＞
−ソース電極及びドレイン電極の形成−
ガラス基板上に、市販のＩＴＯナノメタルインク（株式会社アルバック製、平均粒子径５ｎｍ、金属含有量２０．１質量％）をインクジェット装置を用いて所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成し、ソース電極及びドレイン電極を形成した。
【０２１８】
−表面改質工程−
活性層を形成する前処理として、ソース電極及びドレイン電極が形成された基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０２１９】
−光照射工程−
ＵＶオゾン処理後、ソース電極及びドレイン電極が形成された基板について、前記洗浄装置を用いて、光照射工程を実施した。具体的には、オゾンジェネレータをオフにし、洗浄室内を窒素パージすることで、低酸素濃度雰囲気を実現し、ＵＶ照射を行った。照射時の設定温度は９０℃、照射時間は１０分とした。
【０２２０】
−活性層の形成−
形成した前記ゲート絶縁層上に、特開２０１０−７４１４８号公報の実施例に記載の方法で、Ｍｇ−Ｉｎ系酸化物半導体膜（活性層）をスパッタ法により形成した。ターゲットには、Ｉｎ２ＭｇＯ４の組成を有する多結晶焼成体を用いた。スパッタチャンバー内の到達真空度は２×１０−５Ｐａとした。得られたｎ型酸化物半導体膜（活性層）の厚みは、５０ｎｍであった。
このとき、チャネル幅は４００μｍ、ソース−ドレイン電極間で規定されるチャネル長は５０μｍであった。
【０２２１】
−ゲート絶縁層の形成−
形成した前記ソース電極、ドレンイン電極、活性層及び前記ガラス基板上に、プラズマＣＶＤによりＳｉＯ２膜を厚みが約２００ｎｍとなるよう成膜し、ゲート絶縁層を形成した。
【０２２２】
−ゲート電極の形成−
前記ゲート絶縁層上に、真空蒸着によりＡｌ膜を厚みが約１００ｎｍとなるよう成膜し、ゲート電極を形成した。
【０２２３】
以上により、トップゲート／ボトムコンタクトの電界効果型トランジスタを作製した。
【０２２４】
＜トランジスタ性能評価＞
得られた電界効果型トランジスタについて、半導体パラメータ・アナライザ装置（アジレントテクノロジー社製、半導体パラメータ・アナライザＢ１５００Ａ）を用いて、２０素子のトランジスタ性能評価を実施した。ソース／ドレイン電圧Ｖｄｓを１０Ｖとし、ゲート電圧をＶｇ＝−２０Ｖから＋２０Ｖに変化させて、電流−電圧特性を評価した。飽和領域において電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇ＝２０Ｖ）の電流Ｉｄｓ（算出平均値）及び電流Ｉｄｓのばらつき（σ）を算出した。結果を表５に示した。
【０２２５】
＜ホール測定素子の作製＞
−導電性薄膜の形成の形成−
上記の電界効果型トランジスタの作製におけるソース電極及びドレイン電極の形成と同様にして、ガラス基板上にＩＴＯナノメタルインクを所定のパターンで塗布した。減圧下３００℃で１時間加熱し、大気下で４００℃で１時間加熱することで、ＩＴＯ薄膜を形成した。
【０２２６】
その後、上記の電界効果型トランジスタの作製における表面改質工程と同様にして、上述したＩＴＯ薄膜が形成されたガラス基板について、洗浄装置（サムコ株式会社製  ＵＶ−３００）を用いて、ＵＶオゾン処理を行った。
【０２２７】
ＵＶオゾン処理後、上記の電界効果型トランジスタの作製における光照射工程と同様にして、ＵＶ照射を行った。
【０２２８】
以上によりホール測定素子を作製した。
【０２２９】
＜電子キャリア濃度（密度）評価＞
得られたホール測定素子について、ホール効果測定システム（東陽テクニカ社製、ＲｅｓｉＴｅｓｔ８３００）を用いて、比抵抗測定、及び、ホール効果測定を行い、導電性薄膜の電子キャリア濃度（ｃｍ−３）を求めた。得られた電子キャリア濃度（密度）を表に示した。
【０２３０】
（比較例１３）
実施例１０において、光照射工程を実施しないことを除いて、実施例１０と同様にして、電界効果型トランジスタを作製した。また、実施例１０と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表５に示した。
【０２３１】
また、実施例１０において、光照射工程を実施しないことを除いて、実施例１０と同様にして、ホール測定素子を作製した。また、実施例１０と同様にして、電子キャリア濃度評価を実施した。結果を表５に示した。
【０２３２】
（比較例１４）
実施例１０において、表面改質工程を実施しないことを除いて、実施例１０と同様にして、電界効果型トランジスタを作製した。また、実施例１０と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表５に示した。
【０２３３】
また、実施例１０において、表面改質工程を実施しないことを除いて、実施例１０と同様にして、ホール測定素子を作製した。また、実施例１０と同様にして、電子キャリア濃度評価を実施した。結果を表５に示した。
【０２３４】
（比較例１５）
実施例１０において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例１０と同様にして、電界効果型トランジスタを作製した。また、実施例１０と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表５に示した。
【０２３５】
また、実施例１０において、表面改質工程と、光照射工程とを実施しないことを除いて、実施例１０と同様にして、ホール測定素子を作製した。また、実施例１０と同様にして、電子キャリア濃度評価を実施した。結果を表５に示した。
【０２３６】
（比較例１６）
実施例１０において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例１０と同様にして、電界効果型トランジスタを作製した。また、実施例１０と同様にして、２０素子のトランジスタ性能評価を実施した。結果を表５に示した。
【０２３７】
また、実施例１０において、表面改質工程と、光照射工程との順番を入れ替えたことを除いて、実施例１０と同様にして、ホール測定素子を作製した。また、実施例１０と同様にして、電子キャリア濃度評価を実施した。結果を表５に示した。
【０２３８】
【表５】
2016111360.tif 000007
【０２３９】
実施例１０では、高いオン電流が得られることが確認できる。ソース電極及びドレイン電極の抵抗やソース電極及びドレイン電極と活性層界面の抵抗が、トランジスタがオン状態のチャネル抵抗に近くなると、ドレイン電圧がチャネル以外で消費され、オン電流が増加しなくなることが知られている。
比較例１３では、ソース電極及びドレイン電極となる導電性薄膜の抵抗率が高いため、ソース電極及びドレイン電極の抵抗が高くなっているものと考えられる。そのため、オン電流が低く、算出される電界効果移動度も低くなったものと考えられる。
【０２４０】
比較例１４では、活性層形成前の表面改質工程が無い場合となっている。表面改質工程が無い場合は、ソース電極及びドレイン電極が酸化されることがないため、電極のキャリア濃度が大きく低下しておらず、抵抗率も比較的低い。一方で、活性層形成時に表面改質工程を経ないため、活性層が均質に形成できず、オン電流にばらつきが大きくなっているものと推測される。
【０２４１】
比較例１５では、活性層形成時に表面改質工程を経ないため、活性層が均質に形成できず、また、光照射工程が無いために、各トランジスタのソース電極及びドレイン電極を形成する導電性薄膜のキャリア濃度にもばらつきがあるものと推測される。結果として、トランジスタのオン電流に大きなばらつきが発生したものと推測される。
【０２４２】
なお、実施例１０において、表面改質工程と光照射工程との順序を変えた場合（比較例１６）、表面改質工程によって大きくなった導電性薄膜の抵抗率を、光照射工程によって小さくすることができないため、各トランジスタのソース電極及びドレイン電極を形成する導電性薄膜のキャリア濃度が低下し、トランジスタのオン電流が低下した。
【０２４３】
ソース電極及びドレイン電極に光照射工程を施した本発明の電界効果型トランジスタは、塗布法を用いてソース電極及びドレイン電極を形成した場合でも、活性層の形成工程前に電極が高抵抗化しないため、高いトランジスタ性能を得ることができる。また、ソース電極及びドレイン電極形成時、及び、電極形成後から活性層形成工程前までに生じる、導電性薄膜のキャリア濃度変化を初期化することが可能となるため、トランジスタ性能ばらつきを低減することができる。
【０２４４】
本発明の態様は、例えば、以下のとおりである。
＜１＞  ｎ型酸化物半導体からなる活性層と、
インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜からなるソース電極及びドレイン電極と、
を備える電界効果型トランジスタの製造方法であって、
前記ソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極の表面を改質する表面改質工程と、
前記ソース電極及び前記ドレイン電極に低酸素濃度雰囲気下で光を照射する光照射工程とを、この順で含む、
ことを特徴とする、電界効果型トランジスタの製造方法である。
＜２＞  前記ソース電極及びドレイン電極を形成する工程が、インジウム及びスズ、インジウム及びスズを含有する金属酸化物、並びに酸化インジウム及び酸化スズの少なくともいずれかを含有する導電性薄膜形成用塗布液を塗布し、乾燥させた後に焼成を行って、前記ソース電極及びドレイン電極を形成する工程である、
前記＜１＞に記載の電界効果型トランジスタの製造方法である。
＜３＞  前記ソース電極及びドレイン電極を形成する工程が、ゲート絶縁層上に、前記ソース電極及びドレイン電極を形成する工程であり、
前記表面改質工程が、前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極の表面を改質する工程である、
前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜４＞  前記ソース電極及びドレイン電極を形成する工程が、基材上に、前記ソース電極及びドレイン電極を形成する工程であり、
前記表面改質工程が、前記基材、前記ソース電極及び前記ドレイン電極の表面を改質する工程である、
前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜５＞  前記光照射工程における光が紫外光である、前記＜１＞から＜４＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜６＞  前記低酸素濃度雰囲気が、窒素ガス又はアルゴンガスを主成分とする不活性ガスによる雰囲気である、前記＜１＞から＜５＞のいずれかに記載の電界効果型トランジスタの製造方法である。
＜７＞  ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に隣接して設けられ、ｎ型酸化物半導体からなる活性層と、
前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ソース電極及びドレイン電極が、インジウム及びスズを含有する金属酸化物の微粒子の集合体からなる導電性薄膜であり、
前記ソース電極及びドレイン電極のキャリア濃度が、３．０×１０２０ｃｍ−３以上である、
ことを特徴とする、電界効果型トランジスタである。
【符号の説明】
【０２４５】
１    基材
２    ゲート電極
３    ゲート絶縁層
４    ソース電極
５    ドレイン電極
６    活性層
【先行技術文献】
【特許文献】
【０２４６】
【特許文献１】特開２０１０−２８３１９０号公報
【特許文献２】特許第２５８９６９５号公報
【特許文献３】国際公開第２０１１／１０２３５０号パンフレット
【特許文献４】特開平１１−１０６９３５号公報
【図１】
2016111360.tif 000008
【図２】
2016111360.tif 000009
【図３Ａ】
2016111360.tif 000010
【図３Ｂ】
2016111360.tif 000011
【図３Ｃ】
2016111360.tif 000012
【図３Ｄ】
2016111360.tif 000013
【図４】
2016111360.tif 000014
【図５】
2016111360.tif 000015
【図６】
2016111360.tif 000016