(57)【要約】【課題】ＭＯＳトランジスタをスイッチング周波数と同期して駆動するための駆動信号を生成するための回路等を不要とすること。【解決手段】整流回路４は、二次巻線３ｂからの負側の入力と、平滑回路５への正側の出力と、の間に接続された抵抗Ｒ１、Ｒ２と、ドレインが、二次巻線３ｂからの正側の入力に接続され、ソースが、平滑回路５への正側の出力に接続され、ゲートが、抵抗Ｒ１、Ｒ２の間に接続された、ｐ型のＭＯＳトランジスタＭ１と、二次巻線３ｂからの正側の入力と、平滑回路５への負側の出力と、の間に接続された抵抗Ｒ３、Ｒ４と、ドレインが、二次巻線３ｂからの負側の入力に接続され、ソースが、平滑回路５への負側の出力に接続され、ゲートが、抵抗Ｒ３、Ｒ４の間に接続された、ｎ型のＭＯＳトランジスタＭ２と、を備える。【選択図】図１
2016208753.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線と、二次巻線と、を有するトランスの前記二次巻線からの出力を整流して平滑回路に出力する整流回路であって、
前記二次巻線からの負側の入力と、前記平滑回路への正側の出力と、の間に接続された第１抵抗及び第２抵抗と、
ドレインが、前記二次巻線からの正側の入力に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第１抵抗と前記第２抵抗との間に接続された、ｐ型の第１ＭＯＳトランジスタと、
前記二次巻線からの正側の入力と、前記平滑回路への負側の出力と、の間に接続された第３抵抗及び第４抵抗と、
ドレインが、前記二次巻線からの負側の入力に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第３抵抗と前記第４抵抗との間に接続された、ｎ型の第２ＭＯＳトランジスタと、
前記二次巻線からの負側の入力と、前記平滑回路への負側の出力と、の間に接続された第５抵抗及び第６抵抗と、
ドレインが、前記二次巻線からの正側の入力に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第５抵抗と前記第６抵抗との間に接続された、ｎ型の第３バイポーラトランジスタと、
前記二次巻線からの正側の入力と、前記平滑回路への正側の出力と、の間に接続された第７抵抗及び第８抵抗と、
ドレインが、前記二次巻線からの負側の入力に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第７抵抗と前記第８抵抗との間に接続されたｐ型の第４ＭＯＳトランジスタと、
を備えることを特徴とする整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流回路に関する。
【背景技術】
【０００２】
スイッチング電源が備える整流回路には、一般的に、整流素子としてダイオードが使用される（例えば、特許文献１参照。）。図２は、従来の整流回路を備えるスイッチング電源の回路構成を示す図である。スイッチング電源１０１は、スイッチング回路１０２、トランス１０３、整流回路１０４、平滑回路１０５等を備える。図示しない一次側の整流回路及び平滑回路は、交流電源から入力される交流電圧を整流及び平滑して、スイッチング回路１０２のスイッチ素子ＳＷ１０１、ＳＷ１０２に供給する。
【０００３】
スイッチング回路１０２は、スイッチ素子ＳＷ１０１、ＳＷ１０２を有する。スイッチ素子ＳＷ１０１、ＳＷ１０２は、トランス１０３の一次巻線１０３ａに接続されている。スイッチ素子ＳＷ１０１には、正側の電圧が供給される。スイッチ素子ＳＷ１０２には、負側の電圧が供給される。スイッチング回路１０２は、図示しないドライバ回路により制御され、任意のスイッチング周波数でスイッチ素子ＳＷ１０１、ＳＷ１０２をスイッチングすることにより、任意の周波数の交流電圧をトランス１０３の一次巻線１０３ａに供給する。トランス１０３は、一次巻線１０３ａ、二次巻線１０３ｂを有する。トランス１０３は、一次巻線１０３ａに供給された電圧を変圧して二次巻線１０３ｂから出力する。二次巻線１０３ｂには、整流回路１０４が接続されている。
【０００４】
整流回路１０４は、トランス１０３の二次巻線１０３ａからの出力を整流する。整流回路１０４は、ダイオードブリッジ回路として構成された４つのダイオードＤ１０１〜Ｄ１０４を有する。平滑回路１０５は、整流回路１０４からの整流電圧を平滑する。平滑回路１０５は、コンデンサＣ１０１、Ｃ１０２等を有する。平滑回路１０５の出力は、電源電圧として、負荷Ｒ１１１に供給される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−０４０９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
整流回路において、ダイオードには、順方向電圧が存在するため、電流により損失が発生する。扱う電流が大きくなると、ダイオードにより発生する損失を無視することができなくなり、放熱板等での放熱によるダイオードの保護が必要になる。ダイオードに替えて、オン抵抗が低いＭＯＳトランジスタを整流素子として使用することで、上記の損失が改善された整流回路も存在する。このような整流回路では、ＭＯＳトランジスタをスイッチング周波数と同期して駆動する回路が別に必要となる。非絶縁型のスイッチング電源では、容易に同期信号が得られるため、ＭＯＳトランジスタをスイッチング周波数と同期して駆動することは可能である。しかしながら、絶縁型のスイッチング電源に整流回路を使用する場合は、ＭＯＳトランジスタ駆動用の同期信号生成に、別の回路、又は、トランスの巻線が必要となる。
【０００７】
本発明の目的は、整流素子としてＭＯＳトランジスタを用いた整流回路において、ＭＯＳトランジスタをスイッチング周波数と同期して駆動するための駆動信号を生成するための回路等を不要とすることである。
【課題を解決するための手段】
【０００８】
第１の発明の整流回路は、一次巻線と、二次巻線と、を有するトランスの前記二次巻線からの出力を整流して平滑回路に出力する整流回路であって、前記二次巻線からの負側の入力と、前記平滑回路への正側の出力と、の間に接続された第１抵抗及び第２抵抗と、ドレインが、前記二次巻線からの正側の入力に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第１抵抗と前記第２抵抗との間に接続された、ｐ型の第１ＭＯＳトランジスタと、前記二次巻線からの正側の入力と、前記平滑回路への負側の出力と、の間に接続された第３抵抗及び第４抵抗と、ドレインが、前記二次巻線からの負側の入力に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第３抵抗と前記第４抵抗との間に接続された、ｎ型の第２ＭＯＳトランジスタと、前記二次巻線からの負側の入力と、前記平滑回路への負側の出力と、の間に接続された第５抵抗及び第６抵抗と、ドレインが、前記二次巻線からの正側の入力に接続され、ソースが、前記平滑回路への負側の出力に接続され、ゲートが、前記第５抵抗と前記第６抵抗との間に接続された、ｎ型の第３バイポーラトランジスタと、前記二次巻線からの正側の入力と、前記平滑回路への正側の出力と、の間に接続された第７抵抗及び第８抵抗と、ドレインが、前記二次巻線からの負側の入力に接続され、ソースが、前記平滑回路への正側の出力に接続され、ゲートが、前記第７抵抗と前記第８抵抗との間に接続されたｐ型の第４ＭＯＳトランジスタと、を備えることを特徴とする。
【０００９】
二次巻線から正の電圧が整流回路に供給されると、第２ＭＯＳトランジスタのゲートには、正の電圧を第３抵抗と第４抵抗とで分圧した電圧が印加される。これにより、第２ＭＯＳトランジスタは、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位となり、オンの状態となる。また、第１ＭＯＳトランジスタＭ１のゲートには、負の電圧を第１抵抗と第２抵抗とで分圧した電圧が印加される。これにより、第１ＭＯＳトランジスタは、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となり、オンの状態となる。第３ＭＯＳトランジスタ、第４ＭＯＳトランジスタは、オフの状態である。従って、第１ＭＯＳトランジスタ、平滑回路、第２ＭＯＳトランジスタの経路で電流が流れ、整流及び平滑が行われる。
【００１０】
二次巻線から負の電圧が整流回路に供給されると、第４ＭＯＳトランジスタのゲートには、負の電圧を第７抵抗と第８抵抗とで分圧した電圧が印加される。これにより、第４ＭＯＳトランジスタは、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となり、オンの状態となる。また、第３ＭＯＳトランジスタＭ３のゲートには、正の電圧を第５抵抗と第６抵抗とで分圧した電圧が印加される。これにより、第３ＭＯＳトランジスタは、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位となり、オンの状態となる。第１ＭＯＳトランジスタ、第２ＭＯＳトランジスタは、オフの状態である。従って、第４ＭＯＳトランジスタ、平滑回路、第３ＭＯＳトランジスタの経路で電流が流れ、整流及び平滑が行われる。
【００１１】
このように、本発明によれば、整流素子としてＭＯＳトランジスタを用いた整流回路において、ＭＯＳトランジスタをスイッチング周波数と同期して駆動するための駆動信号を生成するための回路等を用いることなく、整流及び平滑を行うことができる。
【発明の効果】
【００１２】
本発明によれば、整流素子としてＭＯＳトランジスタを用いた整流回路において、ＭＯＳトランジスタをスイッチング周波数と同期して駆動するための駆動信号を生成するための回路等を用いることなく、整流及び平滑を行うことができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るスイッチング電源の回路構成を示す図である。
【図２】従来のスイッチング電源の回路構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係るスイッチング電源の回路構成を示す図である。スイッチング電源１は、スイッチング回路２、トランス３、整流回路４、平滑回路５等を備える。図示しない一次側の整流回路及び平滑回路は、交流電源から入力される交流電圧を整流及び平滑して、スイッチング回路２のスイッチ素子ＳＷ１、ＳＷ２に供給する。
【００１５】
スイッチング回路２は、スイッチ素子ＳＷ１、ＳＷ２を有する。スイッチ素子ＳＷ１、ＳＷ２は、トランス３の一次巻線３ａに接続されている。スイッチ素子ＳＷ１には、正側の電圧が供給される。スイッチ素子ＳＷ２には、負側の電圧が供給される。スイッチング回路２は、図示しないドライバ回路により制御され、任意のスイッチング周波数でスイッチ素子ＳＷ１、ＳＷ２をスイッチングすることにより、任意の周波数の交流電圧をトランス３の一次巻線３ａに供給する。トランス３は、一次巻線３ａ、二次巻線３ｂを有する。トランス３は、一次巻線３ａに供給された電圧を変圧して二次巻線３ｂから出力する。二次巻線３ｂには、整流回路４が接続されている。
【００１６】
整流回路４は、トランス３の二次巻線３ａからの出力を整流して平滑回路５に出力する。整流回路４については後述する。平滑回路５は、整流回路４からの整流電圧を平滑する。平滑回路５は、コンデンサＣ１、Ｃ２を有する。平滑回路５の出力は、電源電圧として、負荷Ｒ１１、Ｒ１２に供給される。
【００１７】
整流回路４は、抵抗Ｒ１〜Ｒ８、ＭＯＳトランジスタＭ１〜Ｍ４を有する。抵抗Ｒ１（第１抵抗）、抵抗Ｒ２（第２抵抗）は、二次巻線３ｂからの負側の入力と、平滑回路５への正側の出力と、の間に接続されている。ＭＯＳトランジスタＭ１（第１ＭＯＳトランジスタ）は、ｐ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ１は、ドレインが、二次巻線３ｂからの正側の入力に接続されている。また、ＭＯＳトランジスタＭ１は、ソースが、平滑回路５への正側の出力に接続されている。また、ＭＯＳトランジスタＭ１は、ゲートが、抵抗Ｒ１、Ｒ２の間に接続されている。言い換えれば、抵抗Ｒ２は、ＭＯＳトランジスタＭ１のゲートとソースとの間に接続されている。抵抗Ｒ１は、ＭＯＳトランジスタＭ１のゲートと二次巻線３ｂからの負側の入力との間に接続されている。
【００１８】
抵抗Ｒ３（第３抵抗）、抵抗Ｒ４（第４抵抗）は、二次巻線３ｂからの正側の入力と、平滑回路５への負側の出力と、の間に接続されている。ＭＯＳトランジスタＭ２（第２ＭＯＳトランジスタ）は、ｎ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ２は、ドレインが、二次巻線３ｂからの負側の入力に接続されている。また、ＭＯＳトランジスタＭ２は、ソースが、平滑回路５への負側の出力に接続されている。また、ＭＯＳトランジスタＭ４は、ゲートが、抵抗Ｒ３、Ｒ４の間に接続されている。言い換えれば、抵抗Ｒ４は、ＭＯＳトランジスタＭ４のゲートとソースとの間に接続されている。抵抗Ｒ３は、ＭＯＳトランジスタＭ２のゲートと二次巻線３ｂからの正側の入力との間に接続されている。
【００１９】
抵抗Ｒ５（第５抵抗）、抵抗Ｒ６（第６抵抗）は、二次巻線３ｂからの負側の入力と、平滑回路５への負側の出力と、の間に接続されている。ＭＯＳトランジスタＭ３（第３ＭＯＳトランジスタ）は、ｎ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ３は、ドレインが、二次巻線３ｂからの正側の入力に接続されている。また、ＭＯＳトランジスタＭ３は、ソースが、平滑回路５への負側の出力に接続されている。また、ＭＯＳトランジスタＭ３は、ゲートが、抵抗Ｒ５、Ｒ６の間に接続されている。言い換えれば、抵抗Ｒ６は、ＭＯＳトランジスタＭ３のゲートとソースとの間に接続されている。抵抗Ｒ５は、ＭＯＳトランジスタＭ３のゲートと二次巻線３ｂからの負側の入力との間に接続されている。
【００２０】
抵抗Ｒ７（第７抵抗）、抵抗Ｒ８（第８抵抗）は、二次巻線３ｂからの正側の入力と、平滑回路５への正側の出力と、の間に接続されている。ＭＯＳトランジスタＭ４（第４ＭＯＳトランジスタ）は、ｐ型、すなわち、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ４は、ドレインが、二次巻線３ｂからの負側の入力に接続されている。また、ＭＯＳトランジスタＭ４は、ソースが、平滑回路５への負側の出力に接続されている。また、ＭＯＳトランジスタＭ４は、ゲートが、抵抗Ｒ７、Ｒ８の間に接続されている。言い換えれば、抵抗Ｒ８は、ＭＯＳトランジスタＭ４のゲートとソースとの間に接続されている。抵抗Ｒ７は、二次巻線３ｂからの正側の入力とＭＯＳトランジスタＭ４のゲートとの間に接続されている。
【００２１】
二次巻線３ｂから正の電圧Ｖｉが整流回路４に供給されると、ＭＯＳトランジスタＭ２のゲートには、
Ｖ２＝Ｖｉ×Ｒ４／（Ｒ３＋Ｒ４）
の電圧が印加される。これにより、ＭＯＳトランジスタＭ２は、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位となり、オンの状態となる。また、ＭＯＳトランジスタＭ１のゲートには、
Ｖ１＝−Ｖｉ×Ｒ２／（Ｒ１＋Ｒ２）
の電圧が印加される。これにより、ＭＯＳトランジスタＭ１は、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となり、オンの状態となる。ＭＯＳトランジスタＭ３、Ｍ４は、オフの状態である。従って、ＭＯＳトランジスタＭ１、コンデンサＣ１及び負荷Ｒ１１、コンデンサＣ２及び負荷Ｒ１２、ＭＯＳトランジスタＭ２の経路で電流が流れ、整流及び平滑が行われる。
【００２２】
二次巻線３ｂから負の電圧−Ｖｉが整流回路４に供給されると、ＭＯＳトランジスタＭ４のゲートには、
Ｖ４＝−Ｖｉ×Ｒ８／（Ｒ７＋Ｒ８）
の電圧が印加される。これにより、ＭＯＳトランジスタＭ４は、ゲートの電圧が、ソースの電圧に対して、ローレベルの電位となり、オンの状態となる。また、ＭＯＳトランジスタＭ３のゲートには、
Ｖ３＝Ｖｉ×Ｒ６／（Ｒ５＋Ｒ６）
の電圧が印加される。これにより、ＭＯＳトランジスタＭ３は、ゲートの電圧が、ソースの電圧に対して、ハイレベルの電位となり、オンの状態となる。ＭＯＳトランジスタＭ１、Ｍ２は、オフの状態である。従って、ＭＯＳトランジスタＭ４、コンデンサＣ１及び負荷Ｒ１１、コンデンサＣ２及び負荷Ｒ１２、ＭＯＳトランジスタＭ３の経路で電流が流れ、整流及び平滑が行われる。
【００２３】
従来の整流回路と本実施形態に係る整流回路１との損失を比較する。ダイオードの順方向電圧は、通常、０．９〜１．３Ｖである。順方向電圧の小さいショットキーバリアーダイオードの順方向電圧は、０．５〜０．９Ｖである。ＭＯＳトランジスタの内部抵抗は、小さく、１０〜５０ｍΩである。例えば、ダイオード、ＭＯＳトランジスタに電流５Ａが流れると、発生する損失は、以下となる。
ダイオード（順方向電圧０．９Ｖの場合）：０．９Ｖ×５Ａ＝４．５Ｗ
ＭＯＳトランジスタ（内部抵抗５０ｍΩの場合）：５０ｍΩ×５Ａ×５Ａ＝１．２５Ｗ
【００２４】
このように、本実施形態に係る整流回路１は、従来の整流回路と比べて、損失が小さくなるため、放熱器も小さくすることができ、小型化が可能である。ＭＯＳトランジスタＭ１、Ｍ４として、ｎ型のＭＯＳトランジスタを２つ含むＩＣ、ＭＯＳトランジスタＭ２、Ｍ３として、ｐ型のＭＯＳトランジスタを２つ含むＩＣを用いることで、さらに小型化可能である。また、ＭＯＳトランジスタＭ１〜Ｍ４として、ｎ型のＭＯＳトランジスタ、ｐ型のＭＯＳトランジスタを含むＩＣを２つ用いることも可能である。
【００２５】
以上説明したように、本実施形態によれば、整流素子としてＭＯＳトランジスタＭ１〜Ｍ４を用いた整流回路１において、ＭＯＳトランジスタＭ１〜Ｍ４をスイッチング周波数と同期して駆動するための駆動信号を生成するための回路等を用いることなく、整流及び平滑を行うことができる。
【００２６】
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。
【産業上の利用可能性】
【００２７】
本発明は、整流回路に好適に採用され得る。
【符号の説明】
【００２８】
１  スイッチング電源
２  スイッチング回路
３  トランス
３ａ  一次巻線
３ｂ  二次巻線
４  整流回路
５  平滑回路
Ｍ１  ＭＯＳトランジスタ（第１ＭＯＳトランジスタ）
Ｍ２  ＭＯＳトランジスタ（第２ＭＯＳトランジスタ）
Ｍ３  ＭＯＳトランジスタ（第３ＭＯＳトランジスタ）
Ｍ４  ＭＯＳトランジスタ（第４ＭＯＳトランジスタ）
Ｒ１  抵抗（第１抵抗）
Ｒ２  抵抗（第２抵抗）
Ｒ３  抵抗（第３抵抗）
Ｒ４  抵抗（第４抵抗）
Ｒ５  抵抗（第５抵抗）
Ｒ６  抵抗（第６抵抗）
Ｒ７  抵抗（第７抵抗）
Ｒ８  抵抗（第８抵抗）
【図１】
2016208753.tif 000003
【図２】
2016208753.tif 000004