(57)【要約】【課題】本発明は、積層セラミックキャパシタ及びその実装基板に関する。【解決手段】本発明は、複数の誘電体層を有し、上記誘電体層を介して長さ方向に交互に露出するように配置された第１及び第２内部電極を含むセラミック本体と、上記セラミック本体の長さ方向の対向する端部に配置され、上記第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極と、上記第１及び第２外部電極のボディ部の中心部に上記セラミック本体の実装面と垂直に配置される第１及び第２絶縁層と、を含む積層セラミックキャパシタを提供する。【選択図】図１
2016163041.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を有し、前記誘電体層を介して長さ方向に交互に露出するように配置された第１内部電極及び第２内部電極を含むセラミック本体と、
前記セラミック本体の長さ方向の対向する端部に配置され、前記第１内部電極及び前記第２内部電極とそれぞれ接続される第１外部電極及び第２外部電極と、
前記第１外部電極及び前記第２外部電極のボディ部の中心部に前記セラミック本体の実装面と垂直に配置される第１絶縁層及び第２絶縁層と、を含む、積層セラミックキャパシタ。
【請求項２】
前記第１絶縁層及び前記第２絶縁層が、前記セラミック本体の実装面に配置された前記第１外部電極及び前記第２外部電極のバンド部の中心部まで延長される、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１絶縁層及び前記第２絶縁層が、前記セラミック本体の実装面に対向する一面に配置された前記第１外部電極及び前記第２外部電極のバンド部の中心部まで延長される、請求項２に記載の積層セラミックキャパシタ。
【請求項４】
前記第１絶縁層及び前記第２絶縁層が、前記第１外部電極及び前記第２外部電極のボディ部及びバンド部と同一の幅を有する、請求項２または３に記載の積層セラミックキャパシタ。
【請求項５】
前記第１絶縁層及び前記第２絶縁層が、前記第１外部電極及び前記第２外部電極のボディ部及びバンド部と異なる幅を有する、請求項２または３に記載の積層セラミックキャパシタ。
【請求項６】
前記セラミック本体の幅をＷ１と、前記第１外部電極及び前記第２外部電極のボディ部に配置された前記第１絶縁層及び前記第２絶縁層の幅をＸ１と、前記第１外部電極及び前記第２外部電極のバンド部に配置された前記第１絶縁層及び前記第２絶縁層の幅をＸ２とそれぞれ規定するとき、Ｗ１＞Ｘ１＞Ｘ２を満たす、請求項５に記載の積層セラミックキャパシタ。
【請求項７】
前記絶縁層がエポキシ樹脂で形成される、請求項１から６のいずれか一項に記載の積層セラミックキャパシタ。
【請求項８】
前記第１絶縁層及び前記第２絶縁層により、前記第１外部電極及び前記第２外部電極の露出部分が前記第１絶縁層及び前記第２絶縁層の互いに対向する両側に位置する、請求項１から７のいずれか一項に記載の積層セラミックキャパシタ。
【請求項９】
前記第１外部電極及び前記第２外部電極上に配置される第１めっき層及び第２めっき層をさらに含み、
前記第１めっき層及び前記第２めっき層が前記第１外部電極及び前記第２外部電極と前記第１絶縁層及び前記第２絶縁層の間にそれぞれ介在される、請求項１から８のいずれか一項に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１めっき層及び前記第２めっき層のそれぞれはニッケル層とすず層を含む、請求項９に記載の積層セラミックキャパシタ。
【請求項１１】
上部に複数の電極パッドを有する基板と、
前記第１外部電極及び前記第２外部電極と前記電極パッドがそれぞれ連結されて、前記基板上に実装される請求項１から１０のいずれか一項に記載の積層セラミックキャパシタと、を含む、積層セラミックキャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその実装基板に関する。
【背景技術】
【０００２】
積層電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でありながら高容量が保証され、実装が容易であるという長所によって多様な電子装置に用いられることができる。
【０００３】
例えば、上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末（ＰＤＡ、Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）、及び携帯電話などの多様な製品の基板に装着されて電気を充電または放電させる役割をする。
【０００４】
このような積層セラミックキャパシタは、複数の誘電体層を有し、上記誘電体層の間に異なる極性の内部電極が交互に配置された構造を有することができる。
【０００５】
このとき、上記誘電体層は、圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、内部電極の間で圧電現象が生じて周波数によってセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。
【０００６】
このような振動は、上記積層セラミックキャパシタの外部電極、及び上記外部電極と基板を連結する半田を通じて基板に伝達され、上記基板全体が音響反射面となり、雑音となる振動音を発生させる可能性がある。
【０００７】
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
さらに、最近の電子機器では、器具部品の静音化が進むにつれて、積層セラミックキャパシタが発生させるアコースティックノイズがより顕著に現れる可能性がある。
【０００９】
このようなアコースティックノイズは、機器の動作環境が静かである場合、使用者が機器の故障としてみなすおそれがある。
【００１０】
また、音声回路を有する機器では、音声出力にアコースティックノイズが重なるようになって機器の品質が低下するという問題が発生しかねない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１３−２６３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、アコースティックノイズが低減した積層セラミック電子部品及びその実装基板を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一側面によると、セラミック本体の実装面に対して内部電極が垂直に積層され、外部電極のボディ部の中心部に上記セラミック本体の実装面と垂直に絶縁層が配置される積層セラミックキャパシタを提供する。
【００１４】
本発明の他の側面によると、複数の誘電体層を有し、上記誘電体層を介して長さ方向に交互に露出するように配置された第１及び第２内部電極を含むセラミック本体と、上記セラミック本体の長さ方向の対向する端部に配置され、上記第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極と、上記第１及び第２外部電極のボディ部の中心部に上記セラミック本体の実装面と垂直に配置される第１及び第２絶縁層と、を含む積層セラミックキャパシタを提供する。
【発明の効果】
【００１５】
本発明の一実施形態によると、外部電極のボディ部の中心部に垂直に絶縁層を形成して、基板への実装時に、半田が絶縁層を基準に外部電極の両側に分離されて形成されるようにして外部電極のボディ部の中心部に半田が垂直に形成されるのを防止するとともに、外部電極に形成される半田の高さ及び量を減少させることにより、積層セラミックキャパシタの変位が半田を通じて基板に伝達されるのを低減させてアコースティックノイズを低減させることができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＩ−Ｉ'線に沿った断面図である。
【図３】図１の内部電極の配列状態の一例を示す分離図である。
【図４】図１の内部電極の配列状態の他の一例を示す分離図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタを示す斜視図である。
【図６】本発明のさらに他の実施形態による積層セラミックキャパシタを示す斜視図である。
【図７】図１の積層セラミックキャパシタが基板に実装された形状を概略的に示す斜視図である。
【発明を実施するための形態】
【００１７】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１８】
なお、各実施形態の図面に示された同一の思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
【００１９】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は図１のＩ−Ｉ'線に沿った断面図である。
【００２０】
図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、第１及び第２外部電極１３１、１３２と、第１及び第２絶縁層１４１、１４２と、を含む。
【００２１】
本実施形態において、セラミック本体１１０は、複数の誘電体層１１１を厚さ方向に積層してから焼成したものである。
【００２２】
このとき、セラミック本体１１０において互いに隣接するそれぞれの誘電体層１１１同士はその境界が確認できないほど一体化されることができる。
【００２３】
また、セラミック本体１１０は、六面体形状であることができるが、本発明はこれに限定されない。
【００２４】
本実施形態では、説明の便宜のために、図１に示された厚さ方向Ｔの対向する方向を上下方向と定義する。このとき、セラミック本体１１０の下面を実装面と、上面を実装反対面と定義する。
【００２５】
また、セラミック本体１１０の最上部の内部電極の上部及び最下部の内部電極の下部に、必要に応じて、所定の厚さのカバー層１１２、１１３が配置されることができる。
【００２６】
このとき、カバー層１１２、１１３は、誘電体層１１１と同一の組成からなることができ、内部電極を含まない誘電体層をセラミック本体１１０の上下面に少なくとも一つ以上積層して形成されることができる。
【００２７】
誘電体層１１１は、１層の厚さを積層セラミックキャパシタ１００の容量設計に応じて任意に変更することができる。
【００２８】
また、誘電体層１１１は、高誘電率のセラミック材料を含むことができ、例えば、ＢａＴｉＯ３系セラミック粉末などを含むことができるが、本発明はこれに限定されない。
【００２９】
上記ＢａＴｉＯ３系セラミック粉末は、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などがあるが、本発明はこれに限定されない。
【００３０】
一方、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。
【００３１】
上記セラミック添加剤は、例えば、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などを用いることができる。
【００３２】
図３に示されているように、第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシート上に形成されて厚さ方向に積層された後、焼成によって一つの誘電体層１１１を介してセラミック本体１１０の内部に交互に配置される。
【００３３】
このような第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１の積層方向に沿って対向するように配置され、その間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００３４】
第１及び第２内部電極１２１、１２２は、その一端がセラミック本体１１０の長さ方向の両側面にそれぞれ露出する。
【００３５】
このように、セラミック本体１１０の長さ方向の両側面に交互に露出する第１及び第２内部電極１２１、１２２の端部は、セラミック本体１１０の長さ方向の両側面において第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。
【００３６】
このとき、第１及び第２内部電極１２１、１２２は、導電性金属で形成され、例えば、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などの材料を用いることができるが、本発明はこれに限定されない。
【００３７】
上記のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧が印加されると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。
【００３８】
このとき、積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重なる第１及び第２内部電極１２１、１２２の面積と比例するようになる。
【００３９】
一方、本実施形態では、第１及び第２内部電極１２１、１２２を実装方向に対して水平なセラミック本体１１０の厚さ方向に積層した水平積層型で示して説明するが、本発明はこれに限定されない。
【００４０】
例えば、図４に示されているように、本発明の積層セラミック電子部品は、誘電体層１１１と第１及び第２内部電極１２１'、１２２'を実装方向に対して垂直なセラミック本体１１０の幅方向に積層した垂直積層型で構成することもできる。
【００４１】
第１及び第２外部電極１３１、１３２は、良好な電気特性を有し、且つ優れた耐ヒートサイクル性や耐湿性などの高信頼性を提供するために、例えば、銅（Ｃｕ）を含む外部電極用導電性ペーストの焼成によって形成されることができるが、本発明はこれに限定されない。
【００４２】
このような第１及び第２外部電極１３１、１３２は、第１及び第２ボディ部１３１ａ、１３２ａと、第１及び第２バンド部１３１ｂ、１３２ｂと、をそれぞれ含む。
【００４３】
第１及び第２ボディ部１３１ａ、１３２ａは、セラミック本体１１０の長さ方向の両側面をそれぞれ覆い、第１及び第２内部電極１２１、１２２の露出した端部とそれぞれ接続されて電気的に連結される部分である。
【００４４】
第１及び第２バンド部１３１ｂ、１３２ｂは、第１及び第２ボディ部１３１ａ、１３２ａからセラミック本体１１０の実装面の一部、またはセラミック本体１１０の実装反対面及び両側面の一部を覆うようにそれぞれ延長されて形成される部分である。
【００４５】
一方、第１及び第２外部電極１３１、１３２上には、めっき層（図示せず）が形成されることができる。
【００４６】
上記めっき層は、一例として、第１及び第２外部電極１３１、１３２上にそれぞれ形成された第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２ニッケルめっき層上にそれぞれ形成された第１及び第２すず（Ｓｎ）めっき層と、を含むことができる。
【００４７】
第１及び第２絶縁層１４１、１４２は、第１及び第２外部電極１３１、１３２の第１及び第２ボディ部１３１ａ、１３２ａの中心部に垂直に形成される第１及び第２垂直部１４１ａ、１４２ａを含む。
【００４８】
また、第１及び第２絶縁層１４１、１４２は、必要に応じて、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの上面または下面の中心部に形成される第１及び第２水平部１４１ｂ、１４２ｂをさらに含むことができる。
【００４９】
第１及び第２水平部１４１ｂ、１４２ｂは、積層セラミックキャパシタ１００を基板に実装するとき、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの中心部に半田が形成されることを抑制する役割をすることができる。
【００５０】
このとき、第１及び第２垂直部１４１ａ、１４２ａと第１及び第２水平部１４１ｂ、１４２ｂは同一の幅で形成されることができる。
【００５１】
このような第１及び第２絶縁層１４１、１４２は、第１及び第２外部電極１３１、１３２の第１及び第２ボディ部１３１ａ、１３２ａ、及び第１及び第２バンド部１３１ｂ、１３２ｂの上面または下面の中心部の少なくとも一つ以上の選択領域上に、例えば、エポキシ樹脂のような絶縁性物質を塗布して形成することができるが、本発明はこれに限定されない。
【００５２】
一方、図５に示されているように、第１及び第２絶縁層１４１'、１４２'は、必要に応じて、第１及び第２外部電極１３１、１３２の第１及び第２ボディ部１３１ａ、１３２ａの中心部上にのみ形成され、第１及び第２バンド部１３１ｂ、１３２ｂには省略されることができる。
【００５３】
図６は本発明の他の実施形態による積層セラミックキャパシタを示す斜視図である。
【００５４】
ここで、セラミック本体１１０、第１及び第２内部電極１２１、１２２、及び第１及び第２外部電極１３１、１３２の構造は、上述の実施形態と類似するため、これに対する詳細な説明を省略し、第１及び第２絶縁層１４１"、１４２"を中心に説明する。
【００５５】
図６を参照すると、第１及び第２絶縁層１４１"、１４２"の第１及び第２垂直部１４１ａ'、１４２ａ'と第１及び第２水平部１４１ｂ'、１４２ｂ'は異なる幅で形成されることができる。
【００５６】
また、第１及び第２絶縁層１４１"、１４２"は、第１及び第２垂直部１４１ａ'、１４２ａ'の幅が第１及び第２水平部１４１ｂ'、１４２ｂ'の幅より大きいことができる。
【００５７】
即ち、セラミック本体１１０の幅をＷ１と、第１及び第２外部電極１３１、１３２の第１及び第２ボディ部１３１ａ、１３２ａに形成された第１または第２絶縁層１４１"、１４２"の幅をＸ１と、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの下面に形成された第１及び第２絶縁層１４１"、１４２"の幅をＸ２とそれぞれ規定するとき、Ｗ１＞Ｘ１＞Ｘ２を満たすことができる。
【００５８】
この場合、基板に実装するとき、第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの下面において半田との接合面積が第１及び第２絶縁層１４１"、１４２"の第１及び第２水平部１４１ｂ'、１４２ｂ'が減少した分だけ増加するため、半田を媒介とする基板と積層セラミックキャパシタとの固着強度を改善させることができる。
【００５９】
図７は本発明の一実施形態による積層セラミックキャパシタの実装基板を示す斜視図である。
【００６０】
図７を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板２００は、積層セラミックキャパシタ１００が実装される基板２１０と、基板２１０の上面にセラミック本体１１０の長さ方向に互いに離れて配置された一対の第１及び第２電極パッド２１１、２１２と、を含む。
【００６１】
このとき、積層セラミックキャパシタ１００は、セラミック本体１１０の第１及び第２外部電極１３１、１３２の第１及び第２バンド部１３１ｂ、１３２ｂの下面が第１及び第２絶縁層１４１、１４２を基準にセラミック本体１１０の幅方向に二つでそれぞれ区分されて、セラミック本体１１０の幅方向に離れるように配置された一対の第１及び第２電極パッド２１１、２１２上にそれぞれ接続されるように位置した状態で、半田２２１、２２２によって接合されて互いに電気的に連結されることができる。
【００６２】
上記のように、積層セラミックキャパシタ１００が基板２１０に実装された状態で、積層セラミックキャパシタ１００の両端部に形成された第１及び第２外部電極１３１、１３２に極性が異なる電圧が印加されると、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は厚さ方向に膨張及び収縮するようになり、第１及び第２外部電極１３１、１３２の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０の厚さ方向の膨張／収縮とは逆に収縮／膨張するようになる。
【００６３】
このようなセラミック本体１１０の膨張及び収縮は振動を発生させるようになり、上記振動は外部電極及び半田を通じて基板２１０に伝達されて基板２１０から音響が放射されてアコースティックノイズとなる。
【００６４】
また、半田２２１、２２２は、リフロー（ｒｅｆｌｏｗ）時に、第１及び第２外部電極１３１、１３２を伝って這い上がるという上がり現象が発生しかねない。
【００６５】
本実施形態によると、第１及び第２絶縁層１４１、１４２の導入により、半田２２１、２２２が塗布される部位を第１及び第２外部電極１３１、１３２のボディ部の外側に分散させることにより、半田２２１、２２２の高さと接触する面積を減らして積層セラミックキャパシタ１００の変位が基板２１０に伝播されるのを低減させてアコースティックノイズを減少させることができる。
【００６６】
特に、誘電体層と内部電極が実装面に対して垂直に積層される構造の積層セラミックキャパシタの場合、外部電極のボディ部の中心部に垂直方向に最大変位が集中する。
【００６７】
本実施形態の場合、第１及び第２絶縁層１４１、１４２によって上記最大変位が集中する部分に半田が塗布されるという現象が防止されるため、積層セラミックキャパシタ１００の変位が基板２００に伝播されるのをより効果的に低減させてアコースティックノイズの低減効果をさらに向上させることができる。
【００６８】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００６９】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１１２、１１３  カバー層
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１４１、１４２  第１及び第２絶縁層
２００  実装基板
２１０  基板
２１１、２１２  第１及び第２電極パッド
２２１、２２２  半田
【図１】
2016163041.tif 000003
【図２】
2016163041.tif 000004
【図３】
2016163041.tif 000005
【図４】
2016163041.tif 000006
【図５】
2016163041.tif 000007
【図６】
2016163041.tif 000008
【図７】
2016163041.tif 000009