(57)【要約】【目的】閾値電圧の劣化を抑制し良好なトランジスタ動作することが可能な半導体装置を提供する。【構成】実施形態の半導体装置は、ゲート電極１０と、第１の絶縁膜２１０と、酸化物半導体膜２２０と、第２の絶縁膜２３０と、ソース電極１３と、ソース配線１２と、ドレイン電極１５と、ドレイン配線１４と、バリア膜１８，１９と、を備えている。ソース配線は、前記第２の絶縁膜上に配置され、前記ソース電極に接続される。ドレイン電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。ドレイン配線は、前記第２の絶縁膜上に配置され、前記ドレイン電極に接続される。前記ソース配線及び前記ドレイン配線の少なくとも一方は、チャネル上に張り出したフリンジ部２２，２４を有する。バリア膜は、前記フリンジ部の上面と下面の少なくとも一方に接触して配置され、水素の侵入を抑制する。そして、前記チャネル上に前記バリア膜が形成されない領域を有する。【選択図】図１
2016072498.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上に配置された第１の絶縁膜と、
前記第１の絶縁膜上に配置された酸化物半導体膜と、
前記酸化物半導体膜上に配置された第２の絶縁膜と、
前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続されるソース電極と、
前記第２の絶縁膜上に配置され、前記ソース電極に接続されるソース配線と、
前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続されるドレイン電極と、
前記第２の絶縁膜上に配置され、前記ドレイン電極に接続されるドレイン配線と、
を備え、
前記ソース配線及び前記ドレイン配線の少なくとも一方は、チャネル上に張り出したフリンジ部を有し、
前記フリンジ部の上面と下面の少なくとも一方に接触して、水素の侵入を抑制するバリア膜が配置されると共に、
前記チャネル上に前記バリア膜が形成されない領域を有することを特徴とする半導体装置。
【請求項２】
前記バリア膜は、さらに、前記ソース電極及び前記ドレイン電極と前記酸化物半導体膜との間に形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記バリア膜と前記酸化物半導体膜とは、同種の材料が用いられることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記バリア膜は、前記フリンジ部の上面と下面と側面とに接触して配置されることを特徴とする請求項１〜３いずれか記載の半導体装置。
【請求項５】
ゲート電極と、
前記ゲート電極上に配置された第１の絶縁膜と、
前記第１の絶縁膜上に配置された酸化物半導体膜と、
前記酸化物半導体膜上に配置された第２の絶縁膜と、
前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続されるソース電極と、
前記第２の絶縁膜上に配置され、前記ソース電極に用いられる材料より仕事関数が大きな材料を用いた、前記ソース電極に接続されるソース配線と、
前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続されるドレイン電極と、
前記第２の絶縁膜上に配置され、前記ドレイン電極に用いられる材料より仕事関数が大きな材料を用いた、前記ドレイン電極に接続されるドレイン配線と、
を備え、
前記ソース配線と前記ドレイン配線は、仕事関数が４．５よりも大きい材料が用いられることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
化合物半導体を材料とする半導体装置は、シリコンを材料とする半導体装置には無い優れた特性を実現できるものとして期待されており、近年、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の酸化物であるＩｎＧａＺｎＯ等の酸化物半導体膜を用いた薄膜トランジスタ（ＴＦＴ）が開発されている。このＩｎＧａＺｎＯ薄膜トランジスタは、ｎ型の導電性を示し、３００℃以下の低温でも容易に作製でき、キャリア移動度が大きく、かつ、オフ電流が低いことが知られている。そのため、液晶パネルへの応用だけでなく、シリコンＬＳＩにおいても高性能の薄膜トランジスタとしての利用が期待されている。
【０００３】
シリコンＬＳＩの作製工程においては、シリコンＭＯＳトランジスタ特性の安定性向上、及び信頼性の向上のために、水素シンタリングあるいは水素シンターと称する工程が広く一般的に使われている。具体的には、デバイス形成工程の最終プロセスにおいて、フォーミングガス（例えばＮ２：Ｈ２＝１：１）中で３５０〜４５０℃の熱処理を行ない、シリコン−絶縁膜界面の界面準位となるダングリングボンドを水素で終端する工程である。そのため、シリコンＬＳＩの構成素子として、酸化物半導体の薄膜トランジスタを含む場合においては、水素シンター工程での水素導入により、酸化物半導体のチャネル部においてキャリア数が変動し膜の低抵抗化や薄膜トランジスタの閾値電圧低下などトランジスタ動作不良の原因となりうる。また、酸化物半導体の薄膜トランジスタのチャネル表面全域に水素バリアとなる膜を有する構造においては、製造過程で酸化物半導体層あるいは、周囲の膜が含有している水素が外方拡散することなく滞まることになり、これも酸化物半導体膜の低抵抗化や薄膜トランジスタの閾値低下などトランジスタ動作不良の要因となった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１５６３６３号公報
【特許文献２】特開２０１０−０１６１６３号公報
【非特許文献１】K. Nomura et al., “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors,” Nature, Vol.432, Issue 7016, pp. 488-492, 2004.
【非特許文献２】R. B. Fair and R. C. Sun “Threshold-voltage instability in MOSFET’s due to channel hot-hole emission,” IEEE Transactions on Electron Devices, vol. ED-28, No. 1, pp. 83-94, 1981.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、上述した問題点を克服し、シリコンＬＳＩの構成素子としても良好なトランジスタ動作が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、ゲート電極と、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、ソース電極と、ソース配線と、ドレイン電極と、ドレイン配線と、バリア膜と、を備えている。第１の絶縁膜は、前記ゲート電極上に配置される。酸化物半導体膜は、前記第１の絶縁膜上に配置される。第２の絶縁膜は、前記酸化物半導体膜上に配置される。ソース電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。ソース配線は、前記第２の絶縁膜上に配置され、前記ソース電極に接続される。ドレイン電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。ドレイン配線は、前記第２の絶縁膜上に配置され、前記ドレイン電極に接続される。前記ソース配線及び前記ドレイン配線の少なくとも一方は、チャネル上に張り出したフリンジ部を有する。バリア膜は、前記フリンジ部の上面と下面の少なくとも一方に接触して配置され、水素の侵入を抑制する。そして、前記チャネル上に前記バリア膜が形成されない領域を有する。
【０００７】
他の実施形態の半導体装置は、ゲート電極と、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、ソース電極と、ソース配線と、ドレイン電極と、ドレイン配線と、を備える。第１の絶縁膜は、前記ゲート電極上に配置される。酸化物半導体膜は、前記第１の絶縁膜上に配置される。第２の絶縁膜は、前記酸化物半導体膜上に配置される。ソース電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。ソース配線は、前記第２の絶縁膜上に配置され、前記ソース電極に用いられる材料より仕事関数が大きな材料を用いており、前記ソース電極に接続される。ドレイン電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。ドレイン配線は、前記第２の絶縁膜上に配置され、前記ドレイン電極に用いられる材料より仕事関数が大きな材料を用いており、前記ドレイン電極に接続される。そして、前記ソース配線と前記ドレイン配線は、仕事関数が４．５よりも大きい材料が用いられる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態における半導体装置の構成を示す断面図である。
【図２】第１の実施形態の比較例における水素濃度の分布の一例を示す図である。
【図３】第１の実施形態の比較例における水素濃度の分布を示すグラフの一例である。
【図４】第１の実施形態及び比較例における水素濃度の分布を示すグラフの他の一例である。
【図５】第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。
【図６】第１の実施形態における半導体装置の製造方法の工程断面図である。
【図７】第１の実施形態における半導体装置の製造方法の工程断面図である。
【図８】第２の実施形態における半導体装置の構成を示す断面図である。
【図９】第３の実施形態における半導体装置の構成を示す断面図である。
【図１０】第４の実施形態における半導体装置の構成を示す断面図である。
【図１１】第５の実施形態における半導体装置の構成を示す断面図である。
【図１２】第６の実施形態における半導体装置の構成を示す断面図である。
【図１３】第７の実施形態における半導体装置の構成を示す断面図である。
【図１４】第８の実施形態における半導体装置の構成を示す断面図である。
【図１５】第９の実施形態における半導体装置の構成を示す断面図である。
【図１６】第１０の実施形態における半導体装置の構成を示す断面図である。
【図１７】第１１の実施形態における半導体装置の構成を示す断面図である。
【図１８】第１１の実施形態の比較例（１）における水素濃度の分布の一例を示す図である。
【図１９】第１１の実施形態の比較例（２）における水素濃度の分布の一例を示す図である。
【図２０】第１１の実施形態における水素濃度の分布の一例を示す図である。
【図２１】第１１の実施形態におけるソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線に異なる仕事関数の材料を用いた場合における水素濃度の分布を示すグラフの一例である。
【図２２】第１１の実施形態の比較例における温度を可変にした場合の各膜におけるポテンシャルエネルギーを示す図である。
【図２３】第１１の実施形態における温度を可変にした場合の各膜におけるポテンシャルエネルギーを示す図である。
【図２４】第１１の実施形態におけるポテンシャルマージン量と仕事関数との関係の一例を示す図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
以下、第１の実施形態において、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層または膜が挿入されている場合も含む。また、「対向して設けられる」とは、上または下に直接接して設けられる場合の他に、間に他の層または膜が挿入されて設けられる場合も含む。
第１の実施形態について、以下、図面を用いて説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【００１０】
図１は、第１の実施形態における半導体装置の構成を示す断面図である。図１では、半導体装置として、ＩｎＧａＺｎＯ膜（ＩＧＺＯ膜）等の酸化物半導体膜を用いたボトムゲート型（逆スタガ型）の薄膜トランジスタ（ＴＦＴ）の一例が示されている。図１において、基板上に形成された絶縁膜２００の表面に、ゲート電極１０が形成される。絶縁膜２００は、酸化シリコン（ＳｉＯｘ）又は窒化シリコン（ＳｉＮｘ）を含む膜が用いられる。ゲート電極１０は、例えば、ゲート電極３０には、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、Ｔａ（タンタル）、又はＡｌ（アルミニウム）を含む金属膜が用いられる。ゲート電極１０として、窒化チタン（ＴｉＮ）又は窒化タンタル（ＴａＮ）が用いられても良い。ゲート電極１０には、アルミニウム合金を用いても良い。アルミニウム合金は、アルミニウムを主成分とし、ヒロック対策が施される。また、ゲート電極１０の側面は、積層方向に対して傾斜していても良い。つまり、ゲート電極１０の側面は、テーパ状でも良い。ゲート電極１０の側面をテーパ状にすることで、ゲート電極１０の上に形成される絶縁膜２１０による被覆性が高まる。被覆性が高まることで、リーク電流を抑制できる。図１の例では、絶縁膜２００の上面と同じ高さ位置にゲート電極１０の表面（上面）が形成されるように埋め込まれている。図１の例では、例えば、多層配線層の所定の配線と同層にゲート電極１０が形成されている場合を想定している。よって、基板及び絶縁膜２００には、その他の配線層や半導体素子等が形成されていても構わない。但し、かかる構成に限るものではなく、絶縁膜２００上にゲート電極１０が形成されても構わない。
【００１１】
ゲート電極１０上には、ゲート絶縁膜２１０（第１の絶縁膜）が配置される。ゲート絶縁膜２１０は、ゲート電極１０及び絶縁膜２００上に形成される。例えば、ゲート絶縁膜２１０は、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌｘＯｙ）、窒化シリコン（ＳｉＮｘ）、又は酸窒化シリコン（ＳｉＯｘＮｙ）を含む膜である。ゲート絶縁膜２１０には、酸化シリコン、酸化アルミニウム、窒化シリコン、及び酸窒化シリコンの２つ以上の膜の積層膜を用いても良い。ゲート絶縁膜２１０上には、酸化物半導体膜２２０が配置される。酸化物半導体は、単結晶、多結晶、又は非晶質（アモルファス）等の状態を有する。例えば、酸化物半導体は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）の少なくともいずれかを含む。酸化物半導体には、ＩｎＧａＺｎＯ（以下、ＩＧＺＯと呼ぶ場合がある。）等の三元系金属酸化物が用いられる。酸化物半導体として、例えば、ＩｎＧａＯ等の二元系金属酸化物が用いられても良い。タングステン（Ｗ）やシリコン（Ｓｉ）の少なくともいずれかを含んだ、ＩｎＧａＷＯまたは、ＩｎＧａＳｉＯが用いられても良い。また、酸化物半導体は、錫（Ｓｎ）またはアルミニウム（Ａｌ）の少なくともいずれかを含んだ、ＩｎＳｎＧａＺｎＯまたはＩｎＡｌＧａＺｎＯ等の四元系金属酸化物が用いられても良い。いずれにおいても、主成分として有する金属あるいは金属以外の元素の成分比率は任意である。
ここで、ＩｎＧａＺｎ系酸化物とは、インジウム、ガリウム、及び亜鉛を主成分として有する酸化物であり、これらの金属の成分比率は任意である。また、インジウム、ガリウム、及び亜鉛以外の金属あるいは金属以外の元素を含有しても良い。酸化物半導体膜２２０として、例えば、ＩｎＧａＺｎＯ膜を用いると無電界時の抵抗が十分に高くオフ電流を十分に小さくすることができる。また、キャリアの移動度を高めることができる。
【００１２】
酸化物半導体層２２０は、薄膜トランジスタのチャネル層となる。酸化物半導体層２２０がＩＧＺＯを含む層である場合、酸化物半導体層２２０は、例えば、ＩＧＺＯの組成比として、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４であるＩＧＺＯ４をターゲットとして用いたスパッタ法によって形成される。
酸化物半導体膜２２０上には、絶縁膜２３０（第２の絶縁膜）が配置される。絶縁膜２３０は、酸化物半導体膜２２０の上面を保護する膜である。例えば、絶縁膜２３０は、酸化シリコン、テオス（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）、酸化アルミニウム又は窒化シリコンを含む膜である。絶縁膜２３０には、酸化シリコン、テオス、酸化アルミニウム及び窒化シリコンの２つ以上の膜の積層膜を用いても良い。
【００１３】
また、酸化物半導体膜２２０の一端側上には、ソース電極１３が、絶縁膜２３０中に配置されて酸化物半導体膜２２０の一端側に電気的に接続される。ソース電極１３は、ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２０に接続される。
【００１４】
さらに、酸化物半導体膜２２０の他端側上には、ドレイン電極１５が、絶縁膜２３０中に配置されて酸化物半導体膜２２０の他端側に接続される。ドレイン電極１５は、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２０に接続される。
【００１５】
ソース電極１３とドレイン電極１５は、金属材料膜によって構成される。例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、又はアルミニウム（Ａｌ）を含む金属膜が用いられる。窒化モリブデン（ＭｏＮ）、窒化チタン（ＴｉＮ）又は窒化タンタル（ＴａＮ）が用いられても良い。ソース電極１３とドレイン電極１５は、これら導電性材料の２つ以上の膜の積層膜を用いても良い。ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）や酸化亜鉛（ＺｎＯ)を含む膜を用いても良い。或いは、主材料としての金属材料膜と金属材料膜の側面及び底面を覆う図示しないバリアメタル膜とによって構成されてもよい。
【００１６】
絶縁膜２３０上には、ソース電極１３に接続されるソース配線１２が配置される。同様に、絶縁膜２３０上には、ドレイン電極１５に接続されるドレイン配線１４が配置される。ソース配線１２は、チャネル領域１６側に張り出して形成される。言い換えれば、ソース配線１２は、チャネル領域１６側に張り出したフリンジ部２２を有している。同様に、ドレイン配線１４は、チャネル領域１６側に張り出して形成される。言い換えれば、ドレイン配線１４は、チャネル領域１６側に張り出したフリンジ部２４を有している。ソース配線１２とドレイン配線１４は、金属材料膜によって構成される。例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、又はアルミニウム（Ａｌ）を含む金属膜が用いられる。窒化モリブデン（ＭｏＮ）、窒化チタン（ＴｉＮ）又は窒化タンタル（ＴａＮ）が用いられても良い。ソース配線１２とドレイン配線１４は、これら導電性材料の２つ以上の膜の積層膜を用いても良い。ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）や酸化亜鉛（ＺｎＯ)を含む膜を用いても良い。或いは、主材料としての金属材料膜と金属材料膜の側面及び底面を覆う図示しないバリアメタル膜とによって構成されてもよい。なお、ソース配線１２とソース電極１３とは、別の材料で形成されても良いし、同じ材料で一体に形成されても好適である。同様に、ドレイン配線１４とドレイン電極１５とは、別の材料で形成されても良いし、同じ材料で一体に形成されても好適である。また、ソース配線１２とドレイン配線１４は同じ材料で同時期に形成されると加工の工数が増えずに好適である。同様に、ソース電極１３とドレイン電極１５は同じ材料で同時期に形成されると加工の工数が増えずに好適である。
【００１７】
なお、図１の例では、ソース配線１２とドレイン配線１４が共に、チャネル領域１６側に張り出したフリンジ部２２，２４を有する場合を示すが、これに限るものではない。ソース配線１２とドレイン配線１４の一方のみが、チャネル領域１６側に張り出したフリンジ部２２，２４のいずれかを有する場合であってもよい。
【００１８】
第１の実施の形態では、ソース配線１２の裏面（下面）に接触して、水素（Ｈ）の侵入を抑制するバリア膜１８（第１のバリア膜）が配置される。同様に、ドレイン配線１４の下面に接触して、水素（Ｈ）の侵入を抑制するバリア膜１９（第２のバリア膜）が配置される。図１の例では、バリア膜１８は、ソース配線１２の下面と絶縁膜２３０との間に密着して配置される。特に、チャネル領域１６上においてソース配線１２の下面全面に密着するように配置される。同様に、バリア膜１９は、ドレイン配線１４の下面と絶縁膜２３０との間に密着して配置される。特に、チャネル領域１６上においてドレイン配線１４の下面全面に密着するように配置される。なお、チャネル領域１６上には、バリア膜１８，１９が形成されない領域２０を有するように構成される。
【００１９】
ここで、シリコンＬＳＩの製造工程においては、シリコン基板上に作製されるシリコンＭＯＳトランジスタ特性の安定性向上、及び信頼性の向上のために、ソース配線１２及びドレイン配線１４となる金属配線の形成工程が終了後、例えばフォーミングガス（例えばＮ２：Ｈ２＝１：１）中で３５０℃の水素シンタリング工程が行われる。シリコン−絶縁膜界面の界面準位となるダングリングボンドを水素で終端する工程である。かかる水素の導入により、酸化物半導体膜２２０のチャネル部の一部の領域において水素濃度が上昇し、酸化物半導体層の低抵抗化をもたらし、薄膜トランジスタのトランジスタ動作不良を引き起こす要因となりうる。
【００２０】
図２は、第１の実施形態の比較例における薄膜トランジスタ中の水素濃度の分布の一例を示す図である。図２（ａ）〜図２（ｄ）は、ＩｎＧａＺｎＯ薄膜トランジスタに対して、水素が一価の水素イオン（Ｈ＋）として上面から降り、ドリフト拡散で伝播する状況を、ＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）を用いて解析した結果を示す。電極端子にバイアス電圧を印加をしない状況においても、構成材料の固有の仕事関数、及び誘電率に起因して電位分布、電界分布が生ずる。図２（ａ）〜図２（ｄ）において、比較例では、ソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線が、チャネル領域側に張り出したフリンジ部を有している場合を示している。また、比較例では、図１に示したバリア膜１８，１９を配置していない構成となっている。図２（ａ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図２（ｂ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図２（ｃ）は、水素のドリフト拡散が定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図２（ｄ）は、水素のドリフト拡散が定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図２（ａ）〜図２（ｄ）では、いずれにおいても、チャネル領域の水素濃度は一様な濃度ではなく濃度差が生じており、チャネル領域側に張り出したソース配線及びドレイン配線のフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、ソース配線及びドレイン配線のフリンジ部が上方に存在していない酸化物半導体膜２２０のチャネル領域の中央部における水素濃度よりも高くなっていることを示している。
【００２１】
図３は、第１の実施形態の比較例における薄膜トランジスタ中の水素濃度の分布を示すグラフの一例である。図３（ａ）は、縦軸に水素濃度、横軸にチャネル長方向での位置を示しており、図２（ａ）（ｂ）に示した水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）の水素濃度を示す。図３（ｂ）は、縦軸に水素濃度、横軸にチャネル長方向での位置を示しており、図２（ｃ）（ｄ）に示した水素のドリフト拡散の定常状態におけるＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）の水素濃度を示す。図３（ａ）及び図３（ｂ）では、いずれにおいても、チャネル領域の水素濃度は一様な濃度ではなく濃度差が生じており、チャネル領域側に張り出したソース配線及びドレイン配線のフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、ソース配線及びドレイン配線のフリンジ部が上方に存在していない酸化物半導体膜２２０のチャネル領域の中央部における水素濃度よりも高くなっていることを示している。
【００２２】
以上のように、比較例の構成の場合、酸化物半導体膜２２０のチャネル領域１６において、ソース配線及びドレイン配線のフリンジ部下の領域部分で水素濃度が上昇する。そのため、酸化物半導体膜２２０の低抵抗化をもたらし、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を引き起こす要因となった。
【００２３】
そこで、第１の実施形態では、図１に示すように、ソース配線１２の下面に接触するようにバリア膜１８（第１のバリア膜）を配置する。同様に、ドレイン配線１４の下面に接触するようにバリア膜１９（第２のバリア膜）を配置する。バリア膜１８，１９として、絶縁膜、半導体膜、及び酸化物導電膜を用いることができる。絶縁膜では、例えば、酸化アルミニウム（ＡｌｘＯｙ）、窒化シリコン（ＳｉＮｘ）、又はそれらの積層膜を用いると好適である。半導体膜では、酸化物半導体層、例えばＩｎＧａＺｎＯ膜など、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）の少なくともいずれかを含む膜を用いると好適である。酸化物導電膜では、例えばＩｎＳｎＯ膜（ＩＴＯ膜（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ））や酸化亜鉛（ＺｎＯ)を用いると好適である。これらの酸化物或いは窒化物をバリア膜としてソース配線１２及びドレイン配線１４のフリンジ部２２，２４の下に配置することで、水素シンタリング工程時に上方から侵入する水素をかかるバリア膜が取り込み、絶縁膜２３０側への水素の侵入を阻止することを可能とする。よって、酸化物半導体膜２２０のチャネル領域１６におけるソース配線及びドレイン配線のフリンジ部下の領域での水素濃度の上昇を抑制できる。
【００２４】
図４は、第１の実施形態及び比較例における水素濃度の分布を示すグラフの他の一例である。図中（ａ）は、水素バリア膜を配置していない比較例におけるソース・ドレイン配線のフリンジ部下での水素濃度の一例を示している。（ｂ）は、水素バリア膜１８，１９を配置した第１の実施形態におけるソース・ドレイン配線のフリンジ部下での水素濃度の一例を示している。図４（ａ）に示すように、水素バリア膜を配置していない比較例では、フリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）上面において水素濃度が上昇していることがわかる。これに対して、第１の実施形態では、図４（ｂ）に示すように、水素バリア膜１８，１９より下方（酸化物半導体膜２２０側）において水素濃度が低く、水素シンタリング工程を経ても絶縁膜２３０及びＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）へは水素が導入されないことがわかる。
【００２５】
なお、酸化物半導体トランジスタのチャネル上方全域に水素バリア膜を有する構造では、製造過程で酸化物半導体膜２２０の膜中あるいは、層間絶縁膜２３０中に含有されている水素が、外方拡散することなく滞ることになる。かかる状況も酸化物半導体膜の低抵抗化や酸化物半導体薄膜トランジスタの閾値低下やトランジスタ動作不良を引き起こす要因となる。よって、第１の実施形態では、図１に示すように、チャネル領域１６上に、バリア膜１８，１９が形成されない領域２０を有する。かかる構成により、膜中の水素を外方拡散させ、酸化物半導体薄膜トランジスタの量追うなトランジスタ動作を実現することができる。
【００２６】
図５は、第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図５において、第１の実施形態における半導体装置の製造方法は、ゲート電極形成工程（Ｓ１０２）と、ゲート絶縁膜形成工程（Ｓ１０４）と、酸化物半導体膜形成工程（Ｓ１０６）と、絶縁膜形成工程（Ｓ１０８）と、バリア材料膜形成工程（Ｓ１１０）と、開口部形成工程（Ｓ１１２）と、電極・配線材料膜形成工程（Ｓ１１４）と、電極・配線材料パターニング工程（Ｓ１１６）という一連の工程を実施する。
【００２７】
図６に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図６では、図５のゲート電極形成工程（Ｓ１０２）から絶縁膜形成工程（Ｓ１０８）までを示している。それ以降の工程は後述する。
【００２８】
図６（ａ）において、ゲート電極形成工程（Ｓ１０２）として、絶縁膜２００中にゲート電極１０を形成する。酸化物半導体膜を用いた薄膜トランジスタ（ＴＦＴ）が多層配線層中に作られることを想定し、トランジスタの横には多層配線のうちの一部の金属配線があってもよい。図６（ａ）の例では、ゲート電極１０は、ダマシンプロセス（Ｄａｍａｓｃｅｎｅ  Ｐｒｏｃｅｓｓ）により絶縁膜中に埋め込み作製される。例えば、絶縁膜２００にゲート電極１０用の開口部（溝）を形成する。そして、開口部を埋め込むように絶縁膜２００上にゲート電極材料を堆積する。堆積後は、開口部からはみ出た余分なゲート電極材料を化学機械研磨（ＣＭＰ）法により研磨除去すればよい。かかる工程により、ゲート電極１０が形成される。ゲート電極１０の材料として、例えば、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、又はＡｌ（アルミニウム）を含む金属膜等を用いることができる。なお、Ｃｕを用いる場合には、絶縁膜２００等へのＣｕの拡散を防止するために、開口部の側面および底面にバリアメタル膜を形成し、バリアメタル膜を介して開口部内を埋め込むように形成すればよい。
また、絶縁膜２００は、例えば、シリコンウェハからなるシリコン基板上に、酸化シリコン（ＳｉＯｘ）又は窒化シリコン（ＳｉＮｘ）を含む膜を形成する。ここでは、図示していないが、絶縁膜２００には、配線や各種の素子等が形成されていても構わない。
【００２９】
なお、図６（ａ）の例では、ダマシンプロセスによる埋め込み構造を示しているが、これに限るものではなく、絶縁膜２００上にゲート電極材料をスパッタ法等により堆積後、エッチング法によりパターニングすることによってゲート電極１０を形成しても構わない。また、ゲート電極１０の側面は、積層方向に対して傾斜していても良い。つまり、ゲート電極１０の側面は、テーパ状でも良い。
【００３０】
図６（ｂ）において、ゲート絶縁膜形成工程（Ｓ１０４）として、化学気相成長（ＣＶＤ）法を用いて、ゲート電極１０上にゲート絶縁膜２１０を例えば２〜５０ｎｍの膜厚で形成する。ここでは、例えば、１５ｎｍの膜厚で形成する。ゲート絶縁膜２１０の材料として、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌｘＯｙ）、窒化シリコン（ＳｉＮｘ）、及び、酸窒化シリコン（ＳｉＯｘＮｙ）等を用いると好適である。ゲート絶縁膜２１０には、酸化シリコン、酸化アルミニウム、窒化シリコン、及び酸窒化シリコンの２つ以上の膜の積層膜を用いても良い。形成方法として、プラズマＣＶＤ法や原子層気相成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ  ｌａｙｅｒ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法を用いると好適である。
【００３１】
図６（ｃ）において、酸化物半導体膜形成工程（Ｓ１０６）として、スパッタ法を用いて、ゲート絶縁膜２１０上に、酸化物半導体膜２２０を例えば１０〜３０ｎｍの膜厚で形成する。ここでは、例えば、３０ｎｍの膜厚で形成する。その後、酸化物半導体膜２２０について、エッチング法により活性領域を残すようにパターニングすることで所定のサイズの酸化物半導体膜２２０を形成する。ゲート長方向の酸化物半導体膜２２０の幅は、ゲート電極１０よりも広い幅で形成すると良い。酸化物半導体は、単結晶、多結晶、又は非晶質（アモルファス）等の状態を有する。酸化物半導体膜２２０の材料として、上述したように、例えば、酸化物半導体は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）の少なくともいずれかを含む。酸化物半導体には、ＩｎＧａＺｎＯ（以下、ＩＧＺＯと呼ぶ場合がある。）等の三元系金属酸化物が用いられる。酸化物半導体として、例えば、ＩｎＧａＯ等の二元系金属酸化物が用いられても良い。タングステン（Ｗ）やシリコン（Ｓｉ）の少なくともいずれかを含んだ、ＩｎＧａＷＯまたは、ＩｎＧａＳｉＯが用いられても良い。また、酸化物半導体は、錫（Ｓｎ）またはアルミニウム（Ａｌ）の少なくともいずれかを含んだ、ＩｎＳｎＧａＺｎＯまたはＩｎＡｌＧａＺｎＯ等の四元系金属酸化物が用いられても良い。いずれにおいても、主成分として有する金属あるいは金属以外の元素の成分比率は任意である。
ここで、ＩｎＧａＺｎ系酸化物とは、インジウム、ガリウム、及び亜鉛を主成分として有する酸化物であり、これらの金属の成分比率は任意である。また、インジウム、ガリウム、及び亜鉛以外の金属あるいは金属以外の元素を含有しても良い。
酸化物半導体層２２０がＩＧＺＯを含む層である場合、酸化物半導体層２２０は、例えば、ＩＧＺＯの組成比として、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４であるＩＧＺＯ４をターゲットとして用いたスパッタ法によって形成される。
【００３２】
図６（ｄ）において、絶縁膜形成工程（Ｓ１０８）として、ＣＶＤ法を用いて、酸化物半導体膜２２０及びゲート絶縁膜２１０上に絶縁膜２３０を例えば３０〜２００ｎｍの膜厚で形成する。ここでは、ゲート絶縁膜２１０上に、例えば、１５０ｎｍの膜厚で形成する。例えば、絶縁膜２３０は、酸化シリコン、テオス（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）、酸化アルミニウム又は窒化シリコンを含む膜である。絶縁膜２３０には、酸化シリコン、テオス、酸化アルミニウム及び窒化シリコンの２つ以上の膜の積層膜を用いても良い。形成方法として、プラズマＣＶＤ法や原子層気相成長法を用いると好適である。絶縁膜２３０は、酸化物半導体膜２２０を覆うように形成され、酸化物半導体膜２２０の保護膜となる。
【００３３】
図７に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図７では、図５のバリア材料膜形成工程（Ｓ１１０）から電極・配線材料膜形成工程（Ｓ１１４）までを示している。
【００３４】
図７（ａ）において、バリア材料膜形成工程（Ｓ１１０）として、例えばスパッタ法を用いて、絶縁膜２３０上に、バリア材料膜２４０を例えば５〜５０ｎｍの膜厚で形成する。ここでは、例えば、３０ｎｍの膜厚で形成する。バリア材料膜２４０として、上述したように、絶縁膜、半導体膜、及び酸化物導電膜を用いることができる。絶縁膜では、例えば、酸化アルミニウム（ＡｌｘＯｙ）、窒化シリコン（ＳｉＮｘ）、又はそれらの積層膜を用いると好適である。半導体膜では、酸化物半導体層、例えばＩｎＧａＺｎＯ膜など、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）の少なくともいずれかを含む膜を用いると好適である。酸化物導電膜では、例えばＩＴＯ膜（Indium Tin Oxide）や酸化亜鉛（ＺｎＯ)のいずれか、或いはこれらの積層膜を用いると好適である。
バリア材料膜２４０として、上述した半導体膜や導電膜を用いる場合においては、膜の抵抗値を制御するために、主成分以外に適度の量の窒素やＡｌなど主成分と異なる元素を含めても良い。
【００３５】
図７（ｂ）において、開口部形成工程（Ｓ１１２）として、バリア材料膜２４０上から酸化物半導体膜２２０表面までバリア材料膜２４０及び絶縁膜２３０を貫通するように、開口部１５０，１５２を形成する。ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置にソース用の開口部１５０（コンタクトホール）を形成する。同時に、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置にドレイン用の開口部１５２（コンタクトホール）を形成する。開口部１５０，１５２は、電極用のサイズとして、例えば、幅１μｍ以下のサイズで形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てバリア材料膜２４０上にレジストパターンが形成された基板に対し、露出したバリア材料膜２４０及び絶縁膜２３０を異方性エッチング法により除去することで、基板の表面に対し、略垂直に開口部１５０，１５２を形成することができる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１５０，１５２を形成すればよい。
【００３６】
図７（ｃ）において、電極・配線材料膜形成工程（Ｓ１１４）として、例えばスパッタ法を用いて、開口部１５０，１５２を完全に埋め込むように、バリア材料膜２４０上に、電極・配線材料膜２６０を例えば５０〜１００ｎｍの膜厚で形成する。ここでは、例えば、５０ｎｍの膜厚で形成する。電極・配線材料膜２６０としては、例えば、例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、又はアルミニウム（Ａｌ）を含む金属膜が用いられる。窒化モリブデン（ＭｏＮ）、窒化チタン（ＴｉＮ）又は窒化タンタル（ＴａＮ）が用いられても良い。または、これら導電性材料の２つ以上の膜の積層膜を用いても良い。ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）や酸化亜鉛（ＺｎＯ)を含む膜を用いても良い。或いは、主材料としての金属材料膜と金属材料膜の側面及び底面を覆う図示しないバリアメタル膜とによって構成されてもよい。
【００３７】
そして、平坦化工程（Ｓ１１６）として、ＣＭＰ法により電極・配線材料膜２６０を平坦化する。
【００３８】
パターニング工程（Ｓ１１８）として、金属配線形成領域のみ残存させるように、電極・配線材料膜２６０及びバリア材料膜２４０を図示しないリソグラフィおよびエッチング法によりパターニングすることによって、図１に示すようなチャネル領域１６側にフリンジ部２２，２４を持った、ソース配線１２、バリア膜１８、ドレイン配線１４、及びバリア膜１９を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て電極・配線材料膜２６０上にレジストパターンが形成された基板２００に対し、露出した電極・配線材料膜２６０及びバリア材料膜２４０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直にソース配線１２、バリア膜１８、ドレイン配線１４、及びバリア膜１９を形成できる。例えば、一例として、ＲＩＥ法によりソース配線１２、バリア膜１８、ドレイン配線１４、及びバリア膜１９を形成すればよい。また、同時にソース電極１３及びドレイン電極１５が形成されることになる。
【００３９】
以上のように、第１の実施形態では、ソース配線１２及びドレイン配線１４がチャネル領域１６側にフリンジ部２２，２４を持つ場合でも、ソース配線１２及びドレイン配線１４の下面に水素の侵入を抑制するバリア膜１８，１９を配置することで、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００４０】
（第２の実施形態）
第１の実施形態では、ソース配線１２及びドレイン配線１４の下面にバリア膜１８，１９を配置する構成について説明したが、これに限るものではない。第２の実施形態では、その他の構成について説明する。
【００４１】
図８は、第２の実施形態における半導体装置の構成を示す断面図である。図８において、ソース配線１２及びドレイン配線１４の下面にバリア膜１８，１９を配置する代わりに、ソース配線１２及びドレイン配線１４の上面に密着してバリア膜３０，３２を配置する点以外は、図１と同様である。バリア膜３０，３２の材料は、第１の実施形態におけるバリア膜１８，１９と同様である。以下、特に説明していない内容は第１の実施形態と同様である。
【００４２】
絶縁膜２３０を形成後、絶縁膜２３０上から絶縁膜２３０を貫通するように、ソース用の開口部１５０（コンタクトホール）とドレイン用の開口部１５２（コンタクトホール）を形成する。そして、開口部１５０，１５２を完全に埋め込むように、絶縁膜２３０上に、電極・配線材料膜２６０を形成する。そして、電極・配線材料膜２６０を平坦化した後、例えばスパッタ法を用いて、電極・配線材料膜２６０上に、第１の実施形態におけるバリア材料膜２４０と同種のバリア材料膜を例えば５〜５０ｎｍの膜厚で形成する。ここでは、例えば、３０ｎｍの膜厚で形成する。そして、金属配線形成領域のみ残存させるように、バリア材料膜及び電極・配線材料膜２６０を図示しないリソグラフィおよびエッチング法によりパターニングすることによって、図８に示すようなチャネル領域１６側にフリンジ部を持った、ソース配線１２、バリア膜３０（第１のバリア膜）、ドレイン配線１４、及びバリア膜３２（第２のバリア膜）を形成すればよい。残ったバリア材料膜がバリア膜３０，３２となる。
【００４３】
図８に示すように、ソース配線１２及びドレイン配線１４の上面にバリア膜３０，３２を配置する構成によっても、第１の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００４４】
（第３の実施形態）
第１と第２の実施形態では、ソース配線１２及びドレイン配線１４の下面或いは上面の一方にバリア膜１８，１９（バリア膜３０，３２）を配置する構成について説明したが、これに限るものではない。第３の実施形態では、その他の構成について説明する。
【００４５】
図９は、第３の実施形態における半導体装置の構成を示す断面図である。図９において、ソース配線１２及びドレイン配線１４の下面に密着してバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面に密着してバリア膜３０，３２を配置する。その他の構成は図１と同様である。バリア膜３０，３２の材料は、第１の実施形態におけるバリア膜１８，１９と同様である。以下、特に説明していない内容は第１の実施形態と同様である。
【００４６】
図５の平坦化工程（Ｓ１１６）後に、電極・配線材料膜２６０上に第２のバリア材料膜を形成する。そして、パターニング工程（Ｓ１１８）として、金属配線形成領域のみ残存させるように、第２のバリア材料膜、電極・配線材料膜２６０、及びバリア材料膜２４０を図示しないリソグラフィおよびエッチング法によってパターニングすればよい。
【００４７】
図９に示すように、ソース配線１２及びドレイン配線１４の上面及び下面にバリア膜１８，１９、及びバリア膜３０，３２を配置する構成によっても、第１の実施形態或いは第２の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００４８】
（第４の実施形態）
第１と第２の実施形態では、ソース配線１２及びドレイン配線１４の下面或いは／及び上面にバリア膜１８，１９（バリア膜３０，３２）を配置する構成について説明したが、これに限るものではない。第４の実施形態では、その他の構成について説明する。
【００４９】
図１０は、第４の実施形態における半導体装置の構成を示す断面図である。図１０において、ソース配線１２及びドレイン配線１４の上面および側面に密着してバリア膜３０，３２を配置する。その他の構成は図１と同様である。バリア膜３０，３２の材料は、第１の実施形態におけるバリア膜１８，１９と同様である。以下、特に説明していない内容は第１の実施形態と同様である。
【００５０】
絶縁膜２３０を形成後、ソース用の開口部１５０（コンタクトホール）とドレイン用の開口部１５２（コンタクトホール）を形成する。そして、開口部１５０，１５２を完全に埋め込むように、絶縁膜２３０上に、電極・配線材料膜２６０を形成する。そして、金属配線形成領域のみ残存させるように、電極・配線材料膜２６０をパターニングする。そして、電極・配線材料膜２６０を覆うように第１の実施形態におけるバリア材料膜２４０と同様のバリア材料膜を形成し、電極・配線材料膜２６０の上面および側面にバリア材料膜が残るようにパターニングすればよい。残ったバリア材料膜による膜パターンがバリア膜３０，３２となる。
【００５１】
図１０に示すように、ソース配線１２及びドレイン配線１４の上面および側面にバリア膜３０，３２を配置する構成によっても、第１の実施形態或いは第２の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００５２】
（第５の実施形態）
第４の実施形態では、ソース配線１２及びドレイン配線１４の上面及び側面にバリア膜３０，３２を配置する構成について説明したが、これに限るものではない。第５の実施形態では、その他の構成について説明する。
【００５３】
図１１は、第５の実施形態における半導体装置の構成を示す断面図である。図１１において、ソース配線１２の上面、下面および側面に密着してバリア膜１８，３０を配置する。ドレイン配線１４の上面、下面および側面に密着してバリア膜１９，３２を配置する。その他の構成は図１と同様である。第５の実施形態では、酸化物半導体膜２２０上の領域において、ソース配線１２及びドレイン配線１４の全面をバリア膜１８，１９、及びバリア膜３０，３２で覆う。バリア膜３０，３２の材料は、第１の実施形態におけるバリア膜１８，１９と同様である。以下、特に説明していない内容は第１の実施形態と同様である。
【００５４】
バリア材料膜２４０を形成後、ソース用の開口部１５０（コンタクトホール）とドレイン用の開口部１５２（コンタクトホール）を形成する。そして、開口部１５０，１５２を完全に埋め込むように、バリア材料膜２４０上に、電極・配線材料膜２６０を形成する。そして、金属配線形成領域のみ残存させるように、電極・配線材料膜２６０及びバリア材料膜２４０をパターニングする。そして、電極・配線材料膜２６０を覆うようにバリア材料膜２４０と同様の第２のバリア材料膜を形成し、電極・配線材料膜２６０の上面および側面に第２のバリア材料膜が残るようにパターニングすればよい。残ったバリア材料膜２４０がバリア膜１８，１９となる。残った第２のバリア材料膜がバリア膜３０，３２となる。
【００５５】
図１１に示すように、ソース配線１２及びドレイン配線１４の上面、下面および側面にバリア膜１８，１９、及びバリア膜３０，３２を配置する構成によっても、第１の実施形態或いは第２の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００５６】
（第６の実施形態）
第１から第５の実施形態では、ソース配線１２及びドレイン配線１４の上面、下面或いは／及び側面にバリア膜１８，１９（バリア膜３０，３２）を配置する構成について説明したが、これに限るものではない。第６の実施形態では、その他の構成について説明する。
【００５７】
図１２は、第６の実施形態における半導体装置の構成を示す断面図である。図１２において、ソース配線１２及びドレイン配線１４の下面及びソース電極１３及びドレイン電極１５の側面に密着してバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面に密着してバリア膜３０，３２を配置する。その他の構成は図１と同様である。バリア膜３０，３２の材料は、第１の実施形態におけるバリア膜１８，１９と同様である。以下、特に説明していない内容は第１の実施形態と同様である。
【００５８】
バリア材料膜２４０を形成後、開口部１５０，１５２を形成する。そして、バリア材料膜２４０上面、開口部１５０，１５２の内壁および底面に再度、バリア材料膜２４０を形成する。そして、垂直方向に異方性のエッチバックを行うことにより、開口部１５０，１５２の底面のバリア材料膜２４０を除去する。そして、開口部１５０，１５２を完全に埋め込むように、バリア材料膜２４０上に、電極・配線材料膜２６０を形成する。そして、電極・配線材料膜２６０上に、さらに、第２のバリア材料膜を形成する。そして、ソース配線１２及びドレイン配線１４の領域を残すようにパターニングして、それ以外の第２のバリア材料膜、電極・配線材料膜２６０、及びバリア材料膜２４０を除去すればよい。残ったバリア材料膜２４０がバリア膜１８，１９となる。残った第２のバリア材料膜がバリア膜３０，３２となる。
【００５９】
図１２に示すように、ソース配線１２及びドレイン配線１４の下面及びソース電極１３及びドレイン電極１５の側面にバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面に密着してバリア膜３０，３２を配置する構成によっても、第１の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００６０】
（第７の実施形態）
第７の実施形態では、その他の構成について説明する。
【００６１】
図１３は、第７の実施形態における半導体装置の構成を示す断面図である。図１３において、ソース配線１２及びドレイン配線１４の下面及びソース電極１３及びドレイン電極１５の側面に密着してバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面及び側面に密着してバリア膜３０，３２を配置する。その他の構成は図１と同様である。バリア膜３０，３２の材料は、第１の実施形態におけるバリア膜１８，１９と同様である。以下、特に説明していない内容は第１の実施形態と同様である。
【００６２】
バリア材料膜２４０を形成後、開口部１５０，１５２を形成する。そして、バリア材料膜２４０上面、開口部１５０，１５２の内壁および底面に再度、バリア材料膜２４０を形成する。そして、垂直方向に異方性のエッチバックすることにより、開口部１５０，１５２の底面のバリア材料膜２４０を除去する。そして、開口部１５０，１５２を完全に埋め込むように、バリア材料膜２４０上に、電極・配線材料膜２６０を形成する。そして、ソース配線１２及びドレイン配線１４の領域を残すようにパターニングする。その後、電極・配線材料膜２６０の上面及び側面を覆うように第２のバリア材料膜を形成する。そして、電極・配線材料膜２６０の上面および側面に第２のバリア材料膜が残るようにパターニングすればよい。残ったバリア材料膜２４０がバリア膜１８，１９となる。残った第２のバリア材料膜がバリア膜３０，３２となる。
【００６３】
図１３に示すように、ソース配線１２及びドレイン配線１４の下面及びソース電極１３及びドレイン電極１５の側面にバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面及び側面にバリア膜３０，３２を配置する構成によっても、第１の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００６４】
（第８の実施形態）
第１から第７の実施形態では、酸化物半導体膜２２０と、ソース電極１３及びドレイン電極１５との間にバリア膜を形成していない構成について説明したが、これに限るものではない。第８の実施形態では、その他の構成について説明する。
【００６５】
図１４は、第８の実施形態における半導体装置の構成を示す断面図である。図１４において、ソース配線１２及びドレイン配線１４の下面、並びに、ソース電極１３及びドレイン電極１５の側面及び底面に密着してバリア膜１８，１９を配置する。その他の構成は図１と同様である。以下、特に説明していない内容は第１の実施形態と同様である。
【００６６】
絶縁膜２３０を形成後、開口部１５０，１５２を形成する。そして、絶縁膜２３０上面、開口部１５０，１５２の内壁および底面にバリア材料膜２４０を形成する。そして、開口部１５０，１５２を完全に埋め込むように、バリア材料膜２４０上に、電極・配線材料膜２６０を形成する。そして、ソース配線１２及びドレイン配線１４の領域を残すようにパターニングすればよい。残ったバリア材料膜２４０がバリア膜１８，１９となる。以上のように、第８の実施形態では、バリア膜１８（第１のバリア膜）は、ソース電極１３と酸化物半導体膜２２０との間に形成される。バリア膜１９（第２のバリア膜）は、ドレイン電極１５と酸化物半導体膜２２０との間に形成される。第８の実施形態では、バリア材料膜２４０として、半導体膜或いは導電膜を用いる。具体的には、半導体膜では、酸化物半導体層、例えばＩｎＧａＺｎＯ膜など、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）の少なくともいずれかを含む膜を用いると好適である。酸化物導電膜では、例えばＩＴＯ膜（Indium Tin Oxide）や酸化亜鉛（ＺｎＯ)のいずれか、或いはこれらの積層膜を用いると好適である。酸化物半導体膜２２０と、ソース電極１３及びドレイン電極１５との電気的接続が必要なので、バリア材料膜２４０として絶縁膜は使用しない。特に、バリア材料膜２４０として、酸化物半導体膜２２０と同種の材料を用いるとなお好適である。同種の材料を用いることで、バリア材料膜２４０と酸化物半導体膜２２０との間の抵抗の上昇を回避できる。また、ソース電極１３及びドレイン電極１５を構成する金属材料と酸化物半導体との反応に起因した酸素欠乏部が仮に酸化物半導体中に生成されても、ソース電極１３及びドレイン電極１５と酸化物半導体膜２２０との間にバリア材料膜２４０としての第２の酸化物半導体膜が介在していることで、生成した酸素欠乏部が酸化物半導体膜２２０のチャネル部へと拡散してトランジスタの閾値電圧変化を招いてしまうおそれを回避できる。
【００６７】
図１４に示すように、ソース配線１２及びドレイン配線１４の下面、並びに、ソース電極１３及びドレイン電極１５の側面及び底面にバリア膜１８，１９を配置する構成によっても、第１の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００６８】
（第９の実施形態）
第９の実施形態では、その他の構成について説明する。
【００６９】
図１５は、第９の実施形態における半導体装置の構成を示す断面図である。図１５において、ソース配線１２及びドレイン配線１４の下面、並びに、ソース電極１３及びドレイン電極１５の側面及び底面に密着してバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面にバリア膜３０，３２を配置する。その他の構成は図１と同様である。以下、特に説明していない内容は第８の実施形態と同様である。
【００７０】
電極・配線材料膜２６０を形成後、電極・配線材料膜２６０上に第２のバリア材料膜を形成する。そして、ソース配線１２及びドレイン配線１４の領域を残すようにパターニングすればよい。残った第２のバリア材料膜がバリア膜３０，３２となる。なお、半導体膜或いは導電膜を用い、絶縁膜を用いないバリア材料膜２４０（バリア膜１８，１９）と異なり、第２のバリア材料膜（バリア膜３０，３２）の材料は、バリア材料膜２４０と同様の半導体膜或いは導電膜の他、例えば、酸化アルミニウム（ＡｌｘＯｙ）、窒化シリコン（ＳｉＮｘ）、又はそれらの積層膜からなる絶縁膜を用いることができる。
【００７１】
図１５に示すように、ソース配線１２及びドレイン配線１４の下面、並びに、ソース電極１３及びドレイン電極１５の側面及び底面に密着してバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面にバリア膜３０，３２を配置する構成によっても、第１の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００７２】
（第１０の実施形態）
第１０の実施形態では、その他の構成について説明する。
【００７３】
図１６は、第１０の実施形態における半導体装置の構成を示す断面図である。図１６において、ソース配線１２及びドレイン配線１４の下面、並びに、ソース電極１３及びドレイン電極１５の側面及び底面に密着してバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面及び側面にバリア膜３０，３２を配置する。その他の構成は図１と同様である。以下、特に説明していない内容は第９の実施形態と同様である。
【００７４】
電極・配線材料膜２６０を形成後、ソース配線１２及びドレイン配線１４の領域を残すようにパターニングする。そして、電極・配線材料膜２６０を覆うように第２のバリア材料膜を形成する。そして、電極・配線材料膜２６０の上面及び側面の第２のバリア材料膜を残すようにパターニングすればよい。残った第２のバリア材料膜がバリア膜３０，３２となる。なお、半導体膜或いは導電膜を用い、絶縁膜を用いないバリア材料膜２４０（バリア膜１８，１９）と異なり、第２のバリア材料膜（バリア膜３０，３２）の材料は、バリア材料膜２４０と同様の半導体膜或いは導電膜の他、例えば、酸化アルミニウム（ＡｌｘＯｙ）、窒化シリコン（ＳｉＮｘ）、又はそれらの積層膜からなる絶縁膜を用いることができる。
【００７５】
図１６に示すように、ソース配線１２及びドレイン配線１４の下面、並びに、ソース電極１３及びドレイン電極１５の側面及び底面に密着してバリア膜１８，１９を配置すると共に、ソース配線１２及びドレイン配線１４の上面及び側面にバリア膜３０，３２を配置する構成によっても、第１の実施形態と同様、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動や低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００７６】
（第１１の実施形態）
上述した第１〜第１０の実施形態では、水素バリア膜をソース配線１２及びドレイン配線１４の下面或いは上面に配置することで水素の侵入を抑制する構成について説明した。酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑える手法はこれに限るものではない。第１１の実施形態では、異なる仕事関数の材料の組み合わせを選択することによって、酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑える構成について説明する。
【００７７】
図１７は、第１１の実施形態における半導体装置の構成を示す断面図である。図１７では、バリア膜１８，１９が配置されていない点、ソース配線１２及びドレイン配線１４に用いる材料と、ソース電極１３及びドレイン電極１５に用いる材料と、が異なる点、以外は、図１と同様である。
【００７８】
図１８は、第１１の実施形態の比較例（１）における水素濃度の分布の一例を示す図である。図１８（ａ）〜図１８（ｄ）は、ＩｎＧａＺｎＯ薄膜トランジスタに対して、水素が一価の水素イオン（Ｈ＋）として上面から降り、ドリフト拡散で伝播する状況を、ＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）を用いて解析した結果を示す。電極端子にバイアス電圧を印加しない状況においても、構成材料の固有の仕事関数、及び誘電率に起因して電位分布、電界分布が生ずる。図１８（ａ）〜図１８（ｄ）において、比較例（１）では、ソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線が、仕事関数４．０５の材料を用い、チャネル領域側に張り出したフリンジ部を有している場合を示している。また、比較例（１）では、図１７のようにバリア膜１８，１９を配置していない構成となっている。図１８（ａ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図１８（ｂ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図１８（ｃ）は、水素のドリフト拡散の定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図１８（ｄ）は、水素のドリフト拡散の定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図１８（ａ）〜図１８（ｄ）では、いずれにおいても、チャネル領域の水素濃度は一様な濃度ではなく濃度差が生じており、チャネル領域側に張り出したソース配線及びドレイン配線のフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、ソース配線及びドレイン配線のフリンジ部が上方に存在していない酸化物半導体膜２２０のチャネル領域中央部における水素濃度よりも高くなっていることを示している。
【００７９】
図１９は、第１１の実施形態の比較例（２）における水素濃度の分布の一例を示す図である。図１９（ａ）〜図１９（ｄ）において、比較例（２）では、ソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線が、仕事関数４．３３の材料を用いた場合を示している。その他の構成は、図１８の比較例（１）と同様である。図１９（ａ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図１９（ｂ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図１９（ｃ）は、水素のドリフト拡散が定常状態に至った時点におけるＩｎＧａＺｎＯトランジスタの断面での水素濃度の分布を示す。図１９（ｄ）は、水素のドリフト拡散が定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図１９（ａ）〜図１９（ｄ）では、いずれにおいても、チャネル領域の水素濃度は一様な濃度ではなく濃度差が生じており、チャネル領域側に張り出したソース配線及びドレイン配線のフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、ソース配線及びドレイン配線のフリンジ部が上方に存在していない酸化物半導体膜２２０のチャネル領域中央部における水素濃度よりも高くなっていることを示している。
【００８０】
図２０は、第１１の実施形態における水素濃度の分布の一例を示す図である。図２０（ａ）〜図２０（ｄ）において、第１１の実施形態では、ソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線が、仕事関数４．６０の材料を用いた場合を示している。その他の構成は、図１８の比較例（１）と同様である。図２０（ａ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図２０（ｂ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図２０（ｃ）は、水素のドリフト拡散の定常状態に至った時点おけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図２０（ｄ）は、水素のドリフト拡散の定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図２０（ａ）〜図２０（ｄ）では、いずれにおいても、チャネル領域の水素濃度は一様な濃度ではなく濃度差が生じており、チャネル領域側に張り出したソース配線及びドレイン配線のフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、ソース配線及びドレイン配線のフリンジ部が上方に存在していない酸化物半導体膜２２０のチャネル領域中央部での水素濃度よりも高くなっていないことを示している。
【００８１】
図２１は、第１１の実施形態におけるソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線に異なる仕事関数の材料を用いた場合における水素濃度の分布を示すグラフの一例である。図２１（ａ）は、縦軸に水素濃度、横軸にチャネル長方向での位置を示しており、図１８（ａ）（ｂ）、図１９（ａ）（ｂ）、及び図２０（ａ）（ｂ）に示した水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）の水素濃度を示す。図２１（ｂ）は、縦軸に水素濃度、横軸にチャネル長方向での位置を示しており、図１８（ｃ）（ｄ）、図１９（ｃ）（ｄ）、及び図２０（ｃ）（ｄ）に示した水素のドリフト拡散の定常状態におけるＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）の水素濃度を示す。グラフＡ’は、図１８（ａ）〜図１８（ｄ）に示した仕事関数が４．０５の金属配線での結果を示す。グラフＢ’は、図１９（ａ）〜図１９（ｄ）に示した仕事関数が４．３３の金属配線での結果を示す。グラフＣ’は、図２０（ａ）〜図２０（ｄ）に示した仕事関数が４．６０の金属配線での結果を示す。ソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線に用いる材料の仕事関数が４．０５及び４．３３の場合には、いずれにおいても、チャネル領域側に張り出したフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、酸化物半導体膜２２０のチャネル領域中央部での水素濃度よりも高くなっていることを示している。一方、金属配線に用いる材料の仕事関数が４．６０の場合には、チャネル領域側に張り出したフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、酸化物半導体膜２２０のチャネル領域中央部での水素濃度よりも低いことを示している。さらに、仕事関数が４．６０の場合には、仕事関数が４．０５及び４．３３の場合よりも全体的に酸化物半導体膜２２０のチャネル領域での水素濃度が低くなっていることがわかる。
【００８２】
図２２は、第１１の実施形態の比較例における温度を可変にした場合の各膜におけるポテンシャルエネルギーを示す図である。図２２の例では、仕事関数が４．３３の材料をソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線に用いた場合について、３００Ｋ〜７２０Ｋまでの各温度下でのポテンシャルエネルギーを示している。また、図２２では、金属配線のチャネル領域側に張り出したフリンジ部下のゲート電極、ゲート絶縁膜、ＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）、上層の絶縁膜、及び金属配線層のポテンシャルについて注目した結果を示す。図中、７２０Ｋにおけるソース・ドレイン電極の金属配線表面のポテンシャルとフリンジ部下のＩｎＧａＺｎＯ膜の表面側のポテンシャルの差を水素拡散に対するポテンシャルマージン量として示す。図２２に示すように、７２０Ｋの温度下では、金属配線表面に比べてＩｎＧａＺｎＯ膜の表面でのポテンシャルエネルギーが小さく（負のマージン量）なる。そのため、水素が一価の水素イオン（Ｈ＋）として上面から降り、ドリフト拡散で伝播する場合に、フリンジ部下において金属配線に比べてＩｎＧａＺｎＯ膜表面の方が水素を取込みやすくなっていることがわかる。
【００８３】
図２３は、第１１の実施形態における温度を可変にした場合の各膜におけるポテンシャルエネルギーを示す図である。図２３の例では、仕事関数が４．６０の材料をソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線に用いた場合について、３００Ｋ〜７２０Ｋまでの各温度下でのポテンシャルエネルギーを示している。また、図２３では、図２２と同様、金属配線のチャネル領域側に張り出したフリンジ部下のゲート電極、ゲート絶縁膜、ＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）、上層の絶縁膜、及び金属配線層のポテンシャルについて注目した結果を示す。図中、７２０Ｋにおけるソース・ドレイン電極の金属配線表面のポテンシャルとフリンジ部下のＩｎＧａＺｎＯ膜の表面側のポテンシャルの差を水素拡散に対するポテンシャルマージン量として示す。図２３に示すように、７２０Ｋの温度下では、金属配線表面に比べてＩｎＧａＺｎＯ膜の表面でのポテンシャルエネルギーが大きく（正のマージン量）なる。そのため、水素が一価の水素イオン（Ｈ＋）として上面から降り、ドリフト拡散で伝播する際、フリンジ部下において金属配線に比べてＩｎＧａＺｎＯ膜表面の方が水素を取込みにくくなっていることがわかる。よって、フリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）において水素濃度をの上昇を抑制できる。
【００８４】
図２４は、第１１の実施形態におけるポテンシャルマージン量と仕事関数との関係の一例を示す図である。図２４において、縦軸にポテンシャルマージン量を示し、横軸にフリンジ部の仕事関数の値を示す。図２４に示すように、仕事関数の値を大きくすることで、ポテンシャルマージン量を正の方向に大きくできる。よって、仕事関数の値を大きくすることで、フリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度の上昇を抑制できる。特に、ソース・ドレイン電極の金属配線に、仕事関数の値が４．５より大きい材料を用いることで、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動を抑制し、低抵抗化を抑制することが可能になる。
【００８５】
そこで、第１１の実施形態では、ソース配線１２とドレイン配線１４の材料として仕事関数が４．５よりも大きい材料を用いる。
【００８６】
ソース配線１２とドレイン配線１４用の仕事関数が４．５よりも大きい材料としては、例えば、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ２）、ニッケル（Ｎｉ）、窒化タングステン（ＷＮ）、イリジウム（Ｉｒ）、窒化モリブデン（Ｍｏ２Ｎ）、窒化タンタル（ＴａＮ）、及び白金（Ｐｔ）から選択すると好適であるが、これらに限定されるものではない。
【００８７】
一方、ＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）に接触するソース電極１３とドレイン電極１５については、良好なコンタクト特性を実現するために、酸化物半導体の仕事関数よりも小さい仕事関数を有する金属が望ましい。ＩｎＧａＺｎＯ膜の場合には、ソース電極１３とドレイン電極１５用の材料として例えば、モリブデン（Ｍｏ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）から選択すると好適であるが、これらに限定されるものではない。
【００８８】
このように、ソース配線１２とドレイン配線１４は、ソース電極１３とドレイン電極１５に用いられる材料より仕事関数が大きく、かつ、仕事関数が４．５よりも大きい材料を用いる。かかる構成により、第１の実施形態と同様、水素シンタリング工程を経ても、フリンジ部下の酸化物半導体膜２２０のチャネル部における水素濃度の上昇を抑えることができる。その結果、酸化物半導体膜２２０のチャネル部におけるキャリア数の変動と低抵抗化を抑制できる。よって、薄膜トランジスタの閾値電圧低下やトランジスタ動作不良を抑制できる。
【００８９】
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した第１〜第１０の実施形態において、バリア膜１８，１９，３０，３２に、上述した半導体膜や導電膜を用いる場合においては、膜の抵抗値を制御するために、主成分以外に適度の量の窒素やＡｌなど主成分と異なる元素を含めても良い。
【００９０】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法は、本発明の範囲に包含される。
【００９１】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【符号の説明】
【００９２】
１０  ゲート電極、１２  ソース配線、１３  ソース電極、１４  ドレイン配線、１５  ドレイン電極、１８，１９，３０，３２  バリア膜、２２，２４  フリンジ部、２１０  ゲート絶縁膜、２２０  酸化物半導体膜、２３０  絶縁膜
【図１】
2016072498.tif 000003
【図３】
2016072498.tif 000004
【図４】
2016072498.tif 000005
【図５】
2016072498.tif 000006
【図６】
2016072498.tif 000007
【図７】
2016072498.tif 000008
【図８】
2016072498.tif 000009
【図９】
2016072498.tif 000010
【図１０】
2016072498.tif 000011
【図１１】
2016072498.tif 000012
【図１２】
2016072498.tif 000013
【図１３】
2016072498.tif 000014
【図１４】
2016072498.tif 000015
【図１５】
2016072498.tif 000016
【図１６】
2016072498.tif 000017
【図１７】
2016072498.tif 000018
【図２１】
2016072498.tif 000019
【図２２】
2016072498.tif 000020
【図２３】
2016072498.tif 000021
【図２４】
2016072498.tif 000022
【図２】
2016072498.tif 000023
【図１８】
2016072498.tif 000024
【図１９】
2016072498.tif 000025
【図２０】
2016072498.tif 000026
【手続補正書】
【提出日】平成26年12月5日(2014.12.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
なお、酸化物半導体トランジスタのチャネル上方全域に水素バリア膜を有する構造では、製造過程で酸化物半導体膜２２０の膜中あるいは、層間絶縁膜２３０中に含有されている水素が、外方拡散することなく滞ることになる。かかる状況も酸化物半導体膜の低抵抗化や酸化物半導体薄膜トランジスタの閾値低下やトランジスタ動作不良を引き起こす要因となる。よって、第１の実施形態では、図１に示すように、チャネル領域１６上に、バリア膜１８，１９が形成されない領域２０を有する。かかる構成により、膜中の水素を外方拡散させ、酸化物半導体薄膜トランジスタの良好なトランジスタ動作を実現することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
そして、ＣＭＰ法により電極・配線材料膜２６０を平坦化する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
パターニング工程（Ｓ１１６）として、金属配線形成領域のみ残存させるように、電極・配線材料膜２６０及びバリア材料膜２４０を図示しないリソグラフィおよびエッチング法によりパターニングすることによって、図１に示すようなチャネル領域１６側にフリンジ部２２，２４を持った、ソース配線１２、バリア膜１８、ドレイン配線１４、及びバリア膜１９を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て電極・配線材料膜２６０上にレジストパターンが形成された基板２００に対し、露出した電極・配線材料膜２６０及びバリア材料膜２４０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直にソース配線１２、バリア膜１８、ドレイン配線１４、及びバリア膜１９を形成できる。例えば、一例として、ＲＩＥ法によりソース配線１２、バリア膜１８、ドレイン配線１４、及びバリア膜１９を形成すればよい。また、同時にソース電極１３及びドレイン電極１５が形成されることになる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
電極・配線材料膜２６０を平坦化した後に、電極・配線材料膜２６０上に第２のバリア材料膜を形成する。そして、パターニング工程（Ｓ１１６）として、金属配線形成領域のみ残存させるように、第２のバリア材料膜、電極・配線材料膜２６０、及びバリア材料膜２４０を図示しないリソグラフィおよびエッチング法によってパターニングすればよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
図２０は、第１１の実施形態における水素濃度の分布の一例を示す図である。図２０（ａ）〜図２０（ｄ）において、第１１の実施形態では、ソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線が、仕事関数４．６０の材料を用いた場合を示している。その他の構成は、図１８の比較例（１）と同様である。図２０（ａ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図２０（ｂ）は、水素のドリフト拡散の過渡状態におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図２０（ｃ）は、水素のドリフト拡散の定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタの断面での水素濃度の分布を示す。図２０（ｄ）は、水素のドリフト拡散の定常状態に至った時点におけるＩｎＧａＺｎＯ薄膜トランジスタのＩｎＧａＺｎＯ膜平面での水素濃度の分布を示す。図２０（ａ）〜図２０（ｄ）では、いずれにおいても、チャネル領域の水素濃度は一様な濃度ではなく濃度差が生じており、チャネル領域側に張り出したソース配線及びドレイン配線のフリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）における水素濃度が、ソース配線及びドレイン配線のフリンジ部が上方に存在していない酸化物半導体膜２２０のチャネル領域中央部での水素濃度よりも高くなっていないことを示している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
図２３は、第１１の実施形態における温度を可変にした場合の各膜におけるポテンシャルエネルギーを示す図である。図２３の例では、仕事関数が４．６０の材料をソース（Ｓ）・ドレイン（Ｄ）電極上の金属配線に用いた場合について、３００Ｋ〜７２０Ｋまでの各温度下でのポテンシャルエネルギーを示している。また、図２３では、図２２と同様、金属配線のチャネル領域側に張り出したフリンジ部下のゲート電極、ゲート絶縁膜、ＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）、上層の絶縁膜、及び金属配線層のポテンシャルについて注目した結果を示す。図中、７２０Ｋにおけるソース・ドレイン電極の金属配線表面のポテンシャルとフリンジ部下のＩｎＧａＺｎＯ膜の表面側のポテンシャルの差を水素拡散に対するポテンシャルマージン量として示す。図２３に示すように、７２０Ｋの温度下では、金属配線表面に比べてＩｎＧａＺｎＯ膜の表面でのポテンシャルエネルギーが大きく（正のマージン量）なる。そのため、水素が一価の水素イオン（Ｈ＋）として上面から降り、ドリフト拡散で伝播する際、フリンジ部下において金属配線に比べてＩｎＧａＺｎＯ膜表面の方が水素を取込みにくくなっていることがわかる。よって、フリンジ部下のＩｎＧａＺｎＯ膜（酸化物半導体膜２２０）において水素濃度の上昇を抑制できる。