(57)【要約】【課題】慣例及び伝統的なアプローチの更なる制限及び不利益がある。【解決手段】ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のための方法及びシステムが開示され、Ｎ型シリコン層、ゲルマニウム層、Ｐ型シリコン層、及び前記Ｎ型シリコン層と前記Ｐ型シリコン層それぞれ上の金属コンタクトを備える光検出器を有する半導体ダイにおいて、光信号を受け取り；前記ゲルマニウム層において光信号を吸収し；吸収した光信号から電気信号を生成し；及び前記Ｎ型シリコン層及びＰ型シリコン層を介して前記光検出器外に電気信号を伝送することを含む。光検出器は、水平又は垂直接合ダブルヘテロ構造を含み、ゲルマニウム層がＮ型及びＰ型シリコン層の上方に在り得る。ｉ型シリコン層が、Ｎ型シリコン層とＰ型シリコン層の間でゲルマニウム層の下方に在り得る。ゲルマニウム層の上部がｐ型ドープされ得る。【選択図】図４
2016111363.tif 000002
【特許請求の範囲】
【請求項１】
光通信のための方法であって、当該方法は、Ｎ型シリコン層、ゲルマニウム層、Ｐ型シリコン層、及び前記Ｎ型シリコン層と前記Ｐ型シリコン層それぞれ上の金属コンタクトを備える光検出器を有する半導体ダイにおいて、
光信号を受け取り；
前記ゲルマニウム層において光信号を吸収し；
吸収した光信号から電気信号を生成し；及び
前記Ｎ型シリコン層及びＰ型シリコン層を介して前記光検出器外に電気信号を伝送することを含む、方法。
【請求項２】
前記光検出器が水平接合ダブルヘテロ構造を備え、前記ゲルマニウム層が前記Ｎ型シリコン層及びＰ型シリコン層の上方にある、請求項１に記載の方法。
【請求項３】
ｉ型ドープシリコン層が、前記Ｎ型シリコン層と前記Ｐ型シリコン層の間で前記ゲルマニウム層の下方にある、請求項２に記載の方法。
【請求項４】
前記Ｐ型シリコン層に最も近い前記ゲルマニウム層の部分がＰ型ドープされる、請求項２に記載の方法。
【請求項５】
前記光検出器は、垂直接合ダブルヘテロ構造を備え、前記ゲルマニウム層が低濃度Ｎ型シリコン層の上方にある、請求項１に記載の方法。
【請求項６】
前記Ｎ型シリコン層及びＰ型シリコン層は、前記ゲルマニウム層の下方の低濃度シリコン層の両側にあり、前記Ｐ型シリコン層と前記低濃度Ｎ型シリコン層が前記ゲルマニウム層とコンタクトし、前記Ｎ型シリコン層がコンタクトしない、請求項５に記載の方法。
【請求項７】
前記ゲルマニウム層の上部がＰ型にドープされる、請求項５に記載の方法。
【請求項８】
前記光検出器は、表面照射型ダブルヘテロ構造光検出器を備える、請求項１に記載の方法。
【請求項９】
前記表面照射型ダブルヘテロ構造光検出器における前記Ｎ型シリコン層及び前記Ｐ型シリコン層は、交互に組まれた指部を備える、請求項８に記載の方法。
【請求項１０】
前記表面照射型ダブルヘテロ構造光検出器における前記Ｎ型シリコン層及び前記Ｐ型シリコン層が、前記表面照射型ダブルヘテロ構造光検出器の外端部でリング状構造を備える、請求項８に記載の方法。
【請求項１１】
通信のためのシステムであって、当該システムが、光検出器を有する半導体ダイを備え、前記光検出器は、Ｎ型シリコン層、ゲルマニウム層、Ｐ型シリコン層、及び前記Ｎ型シリコン層と前記Ｐ型シリコン層それぞれ上の金属コンタクトを備え、
前記光検出器は、
光信号を受け取り；
前記ゲルマニウム層において光信号を吸収し；
吸収した光信号から電気信号を生成し；及び
前記Ｎ型シリコン層及びＰ型シリコン層を介して前記光検出器外に電気信号を伝送するように動作可能である、システム。
【請求項１２】
前記光検出器が水平接合ダブルヘテロ構造を備え、前記ゲルマニウム層が前記Ｎ型シリコン層及びＰ型シリコン層の上方にある、請求項１１に記載のシステム。
【請求項１３】
ｉ型ドープシリコン層が、前記Ｎ型シリコン層と前記Ｐ型シリコン層の間で前記ゲルマニウム層の下方にある、請求項１２に記載のシステム。
【請求項１４】
前記Ｐ型シリコン層に最も近い前記ゲルマニウム層の部分がＰ型ドープされる、請求項１２に記載のシステム。
【請求項１５】
前記光検出器は、垂直接合ダブルヘテロ構造を備え、前記ゲルマニウム層が低濃度Ｎ型シリコン層の上方にある、請求項１１に記載のシステム。
【請求項１６】
前記Ｎ型シリコン層及びＰ型シリコン層は、前記ゲルマニウム層の下方の低濃度シリコン層の両側にあり、前記Ｐ型シリコン層と前記低濃度Ｎ型シリコン層が前記ゲルマニウム層とコンタクトし、前記Ｎ型シリコン層がコンタクトしない、請求項１５に記載のシステム。
【請求項１７】
前記ゲルマニウム層の上部がＰ型にドープされる、請求項１５に記載のシステム。
【請求項１８】
前記光検出器は、表面照射型ダブルヘテロ構造光検出器を備え、前記表面照射型ダブルヘテロ構造光検出器における前記Ｎ型シリコン層及び前記Ｐ型シリコン層は、交互に組まれた指部を備える、請求項１１に記載のシステム。
【請求項１９】
前記光検出器は、表面照射型ダブルヘテロ構造光検出器を備え、前記表面照射型ダブルヘテロ構造光検出器における前記Ｎ型シリコン層及び前記Ｐ型シリコン層は、前記表面照射型ダブルヘテロ構造光検出器の外端部でリング状構造を備える、請求項１８に記載のシステム。
【請求項２０】
通信のためのシステムであって、当該システムは、
ダブルヘテロ構造光検出器を有する半導体ダイを備え、
前記ダブルヘテロ構造光検出器は、Ｎ型シリコン層、ゲルマニウム層の一部にＰ型ドーピングされたゲルマニウム層、Ｐ型シリコン層、及び前記Ｎ型シリコン層と前記Ｐ型シリコン層それぞれ上の金属コンタクトを備え、
前記ダブルヘテロ構造光検出器は、
光信号を受け取り；
前記ゲルマニウム層において光信号を吸収し；
吸収した光信号から電気信号を生成し；及び
前記Ｎ型シリコン層及びＰ型シリコン層を介して前記光検出器外に電気信号を伝送するように動作可能である、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、２０１４年１２月１日に出願された米国仮出願62/086,137の優先権及び利益を請求し、その全体が参照により本明細書に組み込まれる。
【０００２】
開示の特定の実施形態が半導体フォトニクスに関連する。より詳細には、開示の特定の実施形態が、ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のための方法及びシステムに関する。
【背景技術】
【０００３】
データネットワークが、よりいっそう増加するバンド幅要求を満たすように高度化し、銅データチャネルの欠点が顕著になりつつある。放射される電磁エネルギーに起因する信号減衰及び混信が、そのようなシステム設計者が遭遇する主たる障害である。これらは、均等化、符号化、及び遮蔽により、いくらかまで低減できるが、これらの技術は、手に届く極ささいな、また非常に限られた拡張性の改善を提供するのに、相当な電力、複雑さ、及びケーブル体積の不利益を要求する。そのようなチャネル制限がない、光通信が、銅リンクの後継者として認識されている。
【０００４】
そのようなシステムと、図面を参照して本出願の余部にて述べられる本開示の比較を通じて、慣例及び伝統的なアプローチの更なる制限及び不利益が当業者に明白になる。
【発明の概要】
【課題を解決するための手段】
【０００５】
より完全に請求項において述べられる、図面の少なくとも一つに実質的に図示、及び／又はそれとの関係において記述される、ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のためのシステム及び／又は方法。
【０００６】
本開示、同様にその図示形態の詳細の様々な利益、側面及び新規の特徴が、次の記述及び図面からより十分に理解される。
【図面の簡単な説明】
【０００７】
【図１Ａ】図１Ａは、本開示の実施形態例に係る、ゲルマニウム層コンタクトが無いゲルマニウム検出器を有するフォトニクス有効化（photonically-enabled）集積回路のブロック図である。
【０００８】
【図１Ｂ】図１Ｂは、本開示の実施形態例に係る、例示のフォトニクス有効化集積回路を図示する図である。
【０００９】
【図１Ｃ】図１Ｃは、本開示の実施形態例に係る、光ファイバーケーブルに結合されたフォトニクス有効化集積回路を図示する図である。
【００１０】
【図２】図２は、本開示の実施形態例に係る、ゲルマニウム層上のコンタクトを有するゲルマニウム光検出器を図示する。
【００１１】
【図３Ａ】図３Ａは、本開示の実施形態例に係る、ゲルマニウム上のコンタクトが無いゲルマニウム光検出器を図示する。
【００１２】
【図３Ｂ】図３Ｂは、図３Ａに図示の光検出器構造に関するバンド図を図示する。
【００１３】
【図４】図４は、本開示の実施形態例に係る、水平ダブルヘテロ構造の断面を図示する。
【００１４】
【図５】図５は、本開示の実施形態例に係る、垂直ダブルヘテロ接合ゲルマニウム光検出器を図示する。
【００１５】
【図６】図６は、本開示の実施形態例に係る、表面照射型水平ダブルヘテロ構造ゲルマニウム光検出器を図示する。
【００１６】
【図７】図７は、本開示の実施形態例に係る、垂直接合の表面照射型フォトダイオードを図示する。
【００１７】
【図８】図８は、本開示の実施形態例に係る、Ｎ型トンネルコンタクトを評価するためのテスト構造を図示する。
【００１８】
【図９】図９は、本開示の実施形態例に係る、Ｐ型トンネルコンタクトを評価するためのテスト構造を図示する。
【００１９】
【図１０】図１０は、本開示の実施形態例に係る、４プローブヘテロ構造のテスト構造を図示する。
【発明を実施するための形態】
【００２０】
本開示のある側面は、ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のための方法及びシステムに見られる。本開示の例示の側面は、Ｎ型シリコン層、ゲルマニウム層、Ｐ型シリコン層、及びＮ型シリコン層とＰ型シリコン層それぞれ上の金属コンタクトを備える光検出器を有する半導体ダイにおいて、光信号を受け取り、ゲルマニウム層において光信号を吸収し、吸収した光信号から電気信号を生成し、Ｎ型シリコン層及びＰ型シリコン層を介して光検出器外に電気信号を伝送する。光検出器が水平接合ダブルヘテロ構造を有し得、ゲルマニウム層がＮ型シリコン層及びＰ型シリコン層の上方にある。ｉ型ドープシリコン層が、Ｎ型シリコン層とＰ型シリコン層の間でゲルマニウム層の下方にあり得る。Ｐ型ドープシリコン層に最も近いゲルマニウム層の部分がＰ型ドープされ得る。光検出器は、垂直接合ダブルヘテロ構造を有し得、ゲルマニウム層が低濃度Ｎ型シリコン層の上方にある。Ｎ型シリコン層及びＰ型シリコン層は、ゲルマニウム層の下方の低濃度シリコン層の両側にあり得、Ｐ型シリコン層と低濃度Ｎ型シリコン層がゲルマニウム層とコンタクトし、Ｎ型シリコン層がコンタクトしない。ゲルマニウム層の上部が、Ｐ型にドープされ得る。光検出器は、表面照射型ダブルヘテロ構造光検出器を備え得る。表面照射型ダブルヘテロ構造光検出器におけるＮ型シリコン層及びＰ型シリコン層は、交互に組まれた指部を備え得る。半導体ダイが、シリコン相補型金属酸化膜半導体（ＣＭＯＳ）ダイであり得る。
【００２１】
図１Ａは、本開示の実施形態例に係る、ゲルマニウム層コンタクトが無いゲルマニウム検出器を有するフォトニクス有効化集積回路のブロック図である。図１Ａを参照るすと、フォトニクス有効化集積回路１３０上の光電子装置が図示され、光変調器１０５Ａ−１０５Ｄ、フォトダイオード１１１Ａ−１１１Ｄ、モニターフォトダイオード１１３Ａ−１１３Ｈ、及び、カプラー１０３Ａ−１０３Ｋ、光終端１１５Ａ−１１５Ｄ、及びグレーティング・カプラー１１７Ａ−１１７Ｈを含む光学装置群を備える。また、アンプ１０７Ａ−１０７Ｄ、アナログ・デジタル制御回路１０９、及び制御部１１２Ａ−１１２Ｄを備える電気装置及び回路が図示される。アンプ１０７Ａ−１０７Ｄは、例えば、トランスインピーダンス及び制限アンプ（ＴＩＡ／ＬＡ）を備え得る。
【００２２】
シナリオ例においては、フォトニクス有効化集積回路１３０は、ＩＣ１３０の上面に結合されたレーザーアセンブリ１０１を有するＣＭＯＳフォトニクスダイを備える。レーザーアセンブリ１０１は、１以上のＣＷ光信号をカプラー１０３Ａに向けるためのアイソレーター、レンズ、及び／又は回転子を内部に有する１以上の半導体レーザーを備え得る。フォトニクス有効化集積回路１３０は、単一のチップを備え得、若しくは、１以上のエレクトロニクスダイと１以上のフォトニクスダイといった複数のダイ上に集積化され得る。
【００２３】
光信号は、フォトニクス有効化集積回路１３０に製作された光導波路１１０を介して光及び光電子装置間で伝送される。フォトニック集積回路においてシングルモード又はマルチモード導波路が用いられ得る。シングルモード動作が、光信号処理及び通信素子への直接的な接続を可能にする。用語「シングルモード」は、２つの偏光、ＴＥ（transverse-electric）及びＴＭ（transverse-magnetic）のそれぞれのシングルモードを支持する導波路、若しくは真にシングルモードであり、偏光が導波路の支持基板に平行な電界を有するＴＥである単一モードのみを支持する導波路について用いられ得る。用いられる２つの典型的な導波路の断面が、ストリップ導波路及びリブ導波路を含む。ストリップ導波路は、典型的には、長方形の断面を含み、リブ導波路は、導波路スラブの上部にリブ部を含む。もちろん、他の断面の導波路型も検討され、また本開示の範囲内にある。
【００２４】
光変調器１０５Ａ−１０５Ｄは、例えば、マッハツェンダー又はリング変調器を備え、連続波（ＣＷ）レーザー入力信号の変調を可能にする。光変調器１０５Ａ−１０５Ｄは、高速及び低速位相変調部を含み、制御部１１２Ａ−１１２Ｄにより制御される。光変調器１０５Ａ−１０５Ｄの高速位相変調部は、データ信号でＣＷ光源信号を変調し得る。光変調器１０５Ａ−１０５Ｄの低速位相変調部は、受動位相又はＭＺＩの受動バイアスと呼ばれ、導波路間の不適合、導波路温度、又は導波路ストレスにより誘起されるものといった緩慢に変化する位相因子を補償し得る。
【００２５】
光変調器１０５Ａ−１０５Ｄの出力は、導波路１１０を介してグレーティング・カプラー１１７Ｅ−１１７Ｈに光学的に結合され得る。カプラー１０３Ｄ−１０３Ｋは、例えば、４ポート光カプラーを含み、光変調器１０５Ａ−１０５Ｄにより生成された光信号をサンプリング又は分割するために用いられ得、サンプリングされた信号が、モニターフォトダイオード１１３Ａ−１１３Ｈにより測定される。方向性カプラー１０３Ｄ−１０３Ｋの未使用のブランチが、光終端１１５Ａ−１１５Ｄにより終端され得、不要な信号の反射戻りを回避する。
【００２６】
グレーティング・カプラー１１７Ａ−１１７Ｈは、フォトニクス有効化集積回路１３０の内外への光の結合を可能にする光グレーティングを備える。グレーティング・カプラー１１７Ａ−１１７Ｄは、光ファイバーから受け取った光をフォトニクス有効化集積回路１３０内に結合するために用いられ得、グレーティング・カプラー１１７Ｅ−１１７Ｈは、フォトニクス有効化集積回路１３０からの光を光ファイバー内に結合するために用いられ得る。グレーティング・カプラー１１７Ａ−１１７Ｈは、単一偏光グレーティング・カプラー（ＳＰＧＣ）及び／又は偏光分割グレーティング・カプラー（ＰＳＧＣ）を含み得る。ＰＳＧＣが用いられる場合、２つの入力又は出力導波路が用いられ得る。
【００２７】
光ファイバーは、例えば、ＣＭＯＳチップにエポキシ樹脂で接着され得、フォトニクス有効化集積回路１３０の表面に対して垂直からある角度で整列され得、結合効率を最適化する。実施形態例においては、光ファイバーは、シングルモードファイバー（ＳＭＦ）及び／又は偏光保持ファイバー（ＰＭＦ）を含み得る。
【００２８】
図１Ｂに図示の別の実施形態例においては、光信号は、光源インターフェイス１３５及び／又は光ファイバーインターフェイス１３９といったチップ内の光結合装置上に光源を向けることにより、光ファイバー無しでフォトニクス有効化集積回路１３０の表面内に直接的に伝送され得る。これは、フォトニクス有効化集積回路１３０にフリップチップボンディングされた別のチップ上の指向性レーザー光源及び／又は光源で達成され得る。
【００２９】
フォトダイオード１１１Ａ−１１１Ｄは、グレーティング・カプラー１１７Ａ−１１７Ｄから受け取った光信号を電気信号に変換し、これが、処理のためにアンプ１０７Ａ−１０７Ｄに伝送される。本開示の別の実施形態においては、フォトダイオード１１１Ａ−１１１Ｄは、例えば、高速ヘテロ接合フォトトランジスターを含み、１．３〜１．６μｍの光波長範囲での吸収のためコレクタ及びベース領域にゲルマニウム（Ｇｅ）を含み、ＣＭＯＳ・ＳＯＩ（silicon-on-insulator）ウェハ上に集積化され得る。
【００３０】
慣例の集積電子装置においては、金属プラグが、装置電極へのコンタクトを確立するために用いられる。例えば、タングステンプラグが、ＭＯＳトランジスタのドレイン、ソース、及びゲート端子への、若しくはダイオード及びフォトダイオードのアノード及びカソードへのコンタクトを確立するために共通に用いられる。この種のコンタクトは、小型、高信頼性、及び電圧を供給して装置内外に電流を流すのに低い接触抵抗の方法を提供する。しかしながら、特にＳｉ上ゲルマニウム集積光検出器が関係する場合、ゲルマニウム活性領域上にコンタクトが形成される時、次の問題が生じる：１）ゲルマニウム上のコンタクトの存在は、金属プラグが、吸収が起きる光検出器の活性領域内の光モードの近くに配置されることを意味し、散乱損失を生じさせ、従って、応答性が減じられる；２）ゲルマニウムへの効率的な電気コンタクトが、コンタクト領域における高濃度ドーピングを要求するが、光検出器においては、高濃度ドープ領域における低い電界が、これらの領域からの乏しい光キャリアの収集に帰結し、従って、装置の量子効率を劣化させる；及び３）コンタクト形成のプロセスは、活性洗浄液へのＧｅフィルムの露出を要求する。ゲルマニウムは、その酸化物が水溶性であるため、水に腐食し、これらの洗浄液は、装置に顕著な損傷を生じさせ得る。
【００３１】
既存のプロセス技術に適合可能であり、また上述の問題に完全な解決策を提供する、Ｇｅフィルムに直接的に接触する金属プラグの使用の代替のアプローチがこの開示に記述される。あるシナリオ例においては、ゲルマニウムフィルムに接触／周囲するシリコンが、接合固有電圧（junction built-in voltage）の上昇を生じさせる化学的な電位差と同様にして電圧の印加及び電流を流す手段を提供することにより能動的な電気的な役目を担う。これは、ただシリコン層のみがドーピングされる、高濃度ドープＰ及びＮ型Ｓｉ／Ｇｅヘテロ接合を介して、ゲルマニウム装置内に流れる電流が注入／引き抜かれる、ダブルヘテロ構造（ＤＨ）装置を実現することにより達成され得る。
【００３２】
アナログ及びデジタル制御回路１０９は、アンプ１０７Ａ−１０７Ｄの動作のゲインレベル又は他のパラメーターを制御し得、これは、次に、フォトニクス有効化集積回路１３０外へ電気信号を伝送し得る。制御部１１２Ａ−１１２Ｄは、スプリッタ１０３Ａ−１０３Ｃから受け取ったＣＷレーザー信号の変調を可能にする電子回路を備える。光変調器１０５Ａ−１０５Ｄは、例えば、マッハツェンダー干渉計（ＭＺＩ）の個別のブランチにおける屈折率を変調するため高速電気信号を要求し得る。ある実施形態例においては、制御部１１２Ａ−１１２Ｄは、単一のレーザーを利用する双方向リンクを可能にし得るシンク及び／又はソースドライバー電子装置を含み得る。
【００３３】
動作においては、フォトニクス有効化集積回路１３０は、光信号を送信及び／又は受信及び処理するように動作可能であり得る。光信号は、光ファイバーからグレーティング・カプラー１１７Ａ−１１７Ｄにより受け取られ、光検出器１１１Ａ−１１１Ｄにより電気信号に変換され得る。電気信号は、例えば、アンプ１０７Ａ−１０７Ｄのトランスインピーダンス・アンプにより増幅され、続いて、フォトニクス有効化集積回路１３０内の不図示の他の電子回路に伝送され得る。
【００３４】
集積化されたフォトニクスプラットフォームは、単一チップ上に集積化されるべき光トランシーバの全機能を許容する。光トランシーバチップは、ファイバーに及びから光信号を結合する光インターフェイスと同様、送信器（Ｔｘ）及び受信器（Ｒｘ）側で光／電気信号を生成及び処理する光電気回路を含む。信号処理機能は、光キャリアを変調し、光信号を検出し、データストリームを分割又は結合し、及び異なる波長でキャリア上のデータを多重化又は逆多重化することを含み得る。
【００３５】
図１Ｂは、本開示の実施形態例に係る、例示のフォトニクス有効化集積回路を図示する図である。図１Ｂを参照すると、フォトニクス有効化集積回路１３０が図示され、電子装置／回路１３１、光及び光電子装置１３３、光源インターフェイス１３５、チップ表面１３７、光ファイバーインターフェイス１３９、ＣＭＯＳガードリング１４１、及び表面照射型モニターフォトダイオード１４３を備える。
【００３６】
光源インターフェイス１３５及び光ファイバーインターフェイス１３９は、例えば、グレーティング・カプラーを備え、慣例の端部放射／入力装置のチップ端部とは異なり、ＣＭＯＳチップ面１３７を介した光信号の結合を可能とする。チップ面１３７を介した光信号の結合は、ＣＭＯＳガードリング１４１の使用を可能とし、チップを機械的に保護し、チップ端部を介した汚染物質の進入を阻止する。
【００３７】
電子装置／回路１３１は、例えば、図１Ａに関して記述のアンプ１０７Ａ−１０７Ｄ及びアナログ・デジタル制御回路１０９といった回路を備える。光及び光電子装置１３３は、カプラー１０３Ａ−１０３Ｋ、光終端１１５Ａ−１１５Ｄ、グレーティング・カプラー１１７Ａ−１１７Ｈ、光変調器１０５Ａ−１０５Ｄ、高速ヘテロ接合フォトダイオード１１１Ａ−１１１Ｄ、及びモニターフォトダイオード１１３Ａ−１１３Ｉといった装置を含む。
【００３８】
あるシナリオ例においては、高速ヘテロ接合フォトダイオード１１１Ａ−１１１Ｄは、ダブルヘテロ構造（ＤＨ）装置を含み、ゲルマニウム装置内に流れる電流が、ドーピングが単にシリコン層内である、高濃度ドープＰ及びＮ型Ｓｉ／Ｇｅヘテロ接合を介して注入／引き抜かれる。
【００３９】
図１Ｃは、本開示の実施形態例に係る、光ファイバーケーブルに結合したフォトニクス有効化集積回路を図示する図である。図１Ｃを参照すると、フォトニクス有効化集積回路１３０が図示され、チップ面１３７、及びＣＭＯＳガードリング１４１を含む。ファイバー・トゥ・チップカプラー１４５、光ファイバーケーブル１４９、及び光源アセンブリ１４７も図示される。
【００４０】
フォトニクス有効化集積回路１３０は、例えば、図１Ｂに関して記述のような、電子装置／回路１３１、光及び光電子装置１３３、光源インターフェイス１３５、チップ面１３７、及びＣＭＯＳガードリング１４１を備える。
【００４１】
ある実施形態例においては、光ファイバーケーブルは、例えば、エポキシ樹脂を介して、ＣＭＯＳチップ面１３７に固定され得る。ファイバーチップカプラー１４５は、フォトニクス有効化集積回路１３０への光ファイバーケーブル１４９の物理的な結合を可能にする。
【００４２】
図２は、本開示の実施形態例に係る、ゲルマニウム層上のコンタクトを有するゲルマニウム光検出器を図示する。図２を参照すると、光検出器２００が図示され、二酸化シリコン（ＳｉＯ2）層２０１、シリコン層２０３、ＳｉＯ2層２０５、ゲルマニウム層２０７、Ｎ型ドープゲルマニウム層２０９、Ｐ型ドープゲルマニウム層２１１、導波路層２１３、パッシベーションＳｉＯ2層２１５、及びプラグ２１７Ａ及び２１７Ｂを備える。
【００４３】
あるシナリオ例においては、光検出器２００が、ＳＯＩ（silicon-on-insulator）ウェハ上に形成され、シリコン層、例えば、シリコン層２０３が、酸化物層、ＳｉＯ2層２０３上にある。加えて、シリコン層２０３に形成されたトレンチが、電気及び／又は光学的な隔離のためにＳｉＯ2層２０５により充填され得る。
【００４４】
典型的なＧｅ基準の集積フォトダイオードは、装置本体に形成されたｐ−ｎ又はｐ−ｉ−ｎ接合に基づく。光検出器２００は、ｐ型ドープゲルマニウム層２１１、ゲルマニウム層２０７、及びｎ型ドープゲルマニウム層２０９により形成されるｐ−ｉ−ｎ構造を備える。
【００４５】
ほぼオーミックな導電性を有する金属コンタクトは、通常、高濃度ドープｐ及びｎ型領域に形成され、要求されるバイアスを付与し、また結果として生じる電流を注入及び引き抜く。従って、プラグ２１７Ａ及び２１７Ｂは、ｎ型ドープゲルマニウム層２０９及びｐ型ドープ層２１１に形成された金属コンタクトを備え、両方が高濃度にドープされて良好な電気的接触を提供するが、光モードに関して散乱損失を生じさせる。
【００４６】
整流及び光電流の収集機能を決定するのに重要な役割を果たす装置固有電位は、通常、ドープ領域の存在により確立される。これらの標準の装置では、Ｓｉ層の存在が、装置の電気的特性への影響を制限しており、Ｇｅフィルムを成長し、装置の光接続性を確立するために用いられる基板として働く。
【００４７】
図３Ａは、本開示の実施形態例に係る、ゲルマニウム上のコンタクトが無いゲルマニウム光検出器を図示する。図３Ａを参照すると、フォトダイオード３００が図示され、シリコン層３０１、ｎ＋シリコン層３０３、ｐ＋シリコン層３０５、ゲルマニウム層３０７、及びコンタクト３０９Ａ及び３０９Ｂを備える。ｎ＋及びｐ＋は、シリコンについて約１０19ｃｍ-3だけ、これらの層が高濃度にドープされることを意味する。
【００４８】
あるシナリオ例においては、ゲルマニウム層３０７に接触／周囲するｎ＋及びｐ＋シリコン層３０３及び３０５が、接合固有電圧の上昇を生じさせる化学的な電位差と同様にして電圧の印加及び電流を流す手段を提供することにより能動的な電気的な役目を担う。これは、ただｎ＋シリコン層３０３及びｐ＋シリコン層３０５のみがドーピングされる、高濃度ドープＰ及びＮ型Ｓｉ／Ｇｅヘテロ接合を介して、Ｇｅ装置内に流れる電流が注入／引き抜かれる、ダブルヘテロ構造（ＤＨ）装置を実現することにより達成される。
【００４９】
高濃度ドーピングは、Ｓｉ／Ｇｅ界面での欠陥により援助され、ヘテロ接合を通じたキャリアトンネリングを助け、従って、低降下、疑似オーミックコンタクトを実現する。２つの接合の反対のドーピングが、ｐ−ｉ−ｎ構造の固有電位を生成する。ダブルヘテロ構造装置から流出して外部回路に流入する電流は、今、ゲルマニウム層３０７に存在する光モードから離れた、高濃度ドープ（シリサイド）Ｓｉ領域に配された標準の金属プラグにより達成できる。
【００５０】
トンネリング接合を生成するため、約１０19ｃｍ-3以上のシリコンのドーピングが用いられる。ヘテロ接合のゲルマニウム側がアンドープのままにできる。なぜなら、Ｇｅ／Ｓｉ金属界面で不適合な転移の存在により誘起される高密度の欠陥が、フェルミ準位を価電子帯の近くに固定し、十分な電荷を提供して非常に小さい距離でポテンシャルを覆う（screen potential）。ヘテロ界面での高濃度状態は、また、キャリア・ホッピングのための伝導路を提供することによりトンネリングを助けることができる。バンドアライメントが図示される。
【００５１】
図３Ｂは、図３Ａに図示の光検出器構造についてのバンド図を図示する。図３Ｂを参照すると、ダブルヘテロ接合シリコン／ゲルマニウム／シリコンｐ−ｉ−ｎ構造のバンド図３２０が図示される。図示のように、ゲルマニウム層におけるフェルミ準位が、ヘテロ接合界面での欠陥に起因して価電子帯の直上に固定される。しかしながら、この準位は、欠陥密度の変化と共に変化し得る。ヘテロ界面及び関連の欠陥密度が、ゲルマニウム層への及びそこからの電荷のため準トンネル接合を提供し得る。
【００５２】
様々なダブルヘテロ構造設計が、コンタクト構造として用いられるシリコンと共に用いられ得る。例えば、垂直又は水平ダブルヘテロ構造が、図４及び５に図示のように用いられ得る。
【００５３】
図４は、本開示の実施形態例に係る、水平ダブルヘテロ構造の断面を図示する。図４を参照すると、光検出器４００が図示され、ＳｉＯ2層４０１、ｎ＋シリコン層４０３、真正シリコン層４０５、ｐ＋シリコン層４０７、トレンチ４０９、ゲルマニウム層４１１、ｐ＋ゲルマニウム層４１２、導波路層４１３、パッシベーション層４１５、及び金属コンタクト４１７Ａ及び４１７Ｂを備える。
【００５４】
導波路層４１３は、光検出器４００の光学的及び電気的な閉じ込めのために半導体及び絶縁層の積層体を備え、光検出器４００内に光波を案内するために用いられ得る。パッシベーション層４１５は、ＳｉＯ2といった絶縁材料を含み、また例えば、酸化からの下部構造の保護と同様、電気的な絶縁を提供する。
【００５５】
光検出器４００の接触計画は、標準のＰＩＮホモ接合ジオメトリーに基づき、感光Ｇｅ層における電界プロファイルが水平であるが、吸収層であるゲルマニウム層４１１においてコンタクトが要求されない。図示のように、光検出器４００は、ｐ＋シリコン層４０７、（高度に）アンドープのゲルマニウム層４１１、及びｎ＋シリコン層４０３により形成され、追加のｐ＋ゲルマニウム層４１２を有するｐ−ｉ−ｎ構造を備え得る。
【００５６】
装置のバンド幅を増加させるため、選択的ドーピング、例えば、ｐ＋ゲルマニウム層４１２をゲルマニウム層４１１に導入でき、より早い光キャリア収集を促進するため、効率的に電界を再分配する。一例としては、光検出器４００においては、ｐ＋Ｓｉ層４０７と重なるｐ＋埋め込みがゲルマニウム層４１１に用いられ、これが、残部の感光領域における電界を高め、応答性を妨害することなくバンド幅を向上する。
【００５７】
ゲルマニウムにおけるコンタクトの欠如は、そのような埋め込み最適化を可能にすることに留意すべきである。なぜなら、ゲルマニウムにおけるドーピング場所がコンタクトとは無関係になるためであり、埋め込みを配置できる場所の制約が顕著に低減される。ゲルマニウム層４１１の横側の光学的トレンチ４０９が光モードを閉じ込め、大半の導波路検出器設計において用いられ得る。
【００５８】
図５は、本開示の実施形態例に係る、垂直ダブルヘテロ接合ゲルマニウム光検出器を図示する。図５を参照すると、光検出器５００が図示され、ＳｉＯ2層５０１、ｎ＋シリコン層５０３、真正シリコン層５０５、ｐ＋シリコン層５０７、トレンチ５０９、ゲルマニウム層５１１、導波路層５１３、パッシベーション層５１５、及び金属コンタクト５１７Ａ及び５１７Ｂを備える。
【００５９】
あるシナリオ例においては、ダブルヘテロ接合接触技術ではなく、垂直ヘテロ構造ジオメトリーを利用する垂直ダブルヘテロ構造装置が図５に図示される。図示のように、光収集プロセスのために用いられる主な接合が、ｎ−Ｓｉ／Ｇｅ垂直ヘテロ接合であり得る。この構成は、Ｇｅ／Ｓｉ界面の特定のバンドアライメントに起因して有利である。また、図４の水平ダブルヘテロ構造装置のように、ゲルマニウム層５１１の上部をＰ型にドーピングすることにより、検出器の効率も改善できる。しかしながら、直接的にｐ−Ｇｅにコンタクトするアプローチの代わりに、アノードへのコンタクトが、ゲルマニウム層５１１に重なるｐ＋シリコン層５０７の狭い区域を介して為され得る。また、吸収するゲルマニウム層５１１の直下のｎ−シリコン層５０５におけるドーピングレベルを適度にすることにより、ゲルマニウム層５１１における十分な空乏を生成し、過剰な暗電流無しで効率的な光キャリア収集を促進しつつも、ｎ−Ｓｉ／ｐ＋Ｓｉ接合が低電圧で破壊しないことを確証する。
【００６０】
図６は、本開示の実施形態例に係る、表面照射型水平ダブルヘテロ構造ゲルマニウム光検出器を図示する。図６を参照すると、光検出器６００が図示され、真正シリコン層６０１、ｎ＋シリコン層６０３、ｐ＋シリコン層６０５、ゲルマニウム層６０７、コンタクト６０９、ｎ＋シリコン指部６１１、及びｐ＋シリコン指部６１３を備える。
【００６１】
先に図示の導波路検出器に加えて、ダブルヘテロ構造アーキテクチャーが、表面照射型光検出器にも適用され得る。図６は、水平接合表面照射型フォトダイオードの実例を図示する。ゲルマニウム層６０７上の金属指部及びコンタクトの代わりに、アノード及びカソードコンタクトの両方が、ゲルマニウム層６０７とのコンタクト−ヘテロ接合を生成する高濃度ドープシリコンの指部６１１、６１３を介して確立され得る。
【００６２】
真正シリコン層６０１は、意図的なドーパント無しのシリコンを備え、ｎ＋及びｐ＋シリコン層６０３及び６０５が、高濃度ドープシリコン層であり得、またｎ＋シリコン指部６１１及びｐ＋シリコン指部６１３において光検出器６００の中央感光領域上を延びる。
【００６３】
コンタクト６０９は、ｎ＋及びｐ＋シリコン層６０３及び６０５上に金属層を含み、また光検出器６００と他の装置の間の電気的な相互接続を提供し得る。光検出器６００におけるヘテロ接合は、光吸収層であるゲルマニウム層６０７上の高濃度ドープシリコン指部６１１及び６１３により形成され、金属コンタクトは、光吸収領域から空間的に離間され、散乱が減じられる。
【００６４】
図７は、本開示の実施形態例に係る、垂直接合表面照射型フォトダイオードを図示する。図７を参照すると、光検出器７００が図示され、ｎ−シリコン層７０１、ｎ＋シリコン層７０３、ｐ＋シリコン層７０５、ｐ−ゲルマニウム層７０７、及び金属アノード及びカソードコンタクト７０９Ａ及び７０９Ｂを各々備える。
【００６５】
図示例においては、ｐ−ゲルマニウム層７０７を介する、アノードコンタクトが、ｐ−ゲルマニウム層７０７及びｐ＋シリコン７０５の間の狭い重なりを介して形成され、これが、コンタクトするヘテロ構造を形成する。垂直ダブルヘテロ構造導波路検出器については、ゲルマニウム層７０７の下方の適切にドープされたＮ型シリコン７０１が垂直接合を形成し、これが光キャリア収集を達成する。カソードコンタクト７０９Ｂは、ｎ＋シリコン７０３の直上に形成され得る。上述の設計の両方においては、装置の量子効率を妨げないようにゲルマニウム層７０７への十分な電気的な接続性を提供しつつ、金属コンタクトがゲルマニウムから首尾良く除去される。
【００６６】
図８は、本開示の実施形態例に係る、Ｎ型トンネルコンタクトを評価するためのテスト構造を図示する。図８を参照すると、テスト構造８００が図示され、Ｐ型シリコン層８０１、ｎ＋シリコン層８０３Ａ及び８０３Ｂ、アンドープゲルマニウム層８０７、及び金属コンタクト８０９Ａ及び８０９Ｂを備える。
【００６７】
Ｎ型及びＰ型トンネルコンタクトの品質を独立して制御及び検証するため、適切なテスト構造がウェハに形成され得る。図８に図示のテスト構造８００は、アンドープゲルマニウムを周囲する２つのｎ＋層を備え、Ｎ型シリコン／ゲルマニウムヘテロ接合トンネルコンタクトの評価を許容する。異なるドーピングレベルを有する構造の電流−電圧及び構造の容量測定が、所望の光検出器動作のための適切なドーピングレベルを決定するために用いられ得る。構造が単一構造、若しくは欠陥検出のためのチェインにて試験され得る。
【００６８】
図９は、本開示の実施形態例に係る、Ｐ型トンネルコンタクトを評価するためのテスト構造を図示する。図９を参照すると、テスト構造９００が図示され、Ｎ型シリコン層８０１、ｐ＋シリコン層９０３Ａ及び９０３Ｂ、アンドープゲルマニウム層９０７、及び金属コンタクト９０９Ａ及び９０９Ｂを備える。テスト構造８００と同様、テスト構造９００は、ゲルマニウム層９０７の各側に同一のドーピングを備えるが、この場合、Ｐ型ドーピングである。
【００６９】
異なるドーピングレベルを有する構造の電流−電圧及び構造の容量測定が、所望の光検出器動作のための適切なドーピングレベルを決定するために用いられ得る。構造が単一構造、若しくは欠陥検出のためのチェインにて試験され得る。
【００７０】
図１０は、本開示の実施形態例に係る、４プローブヘテロ構造テスト構造を図示する。図１０を参照すると、ケルビンテスト構造１０００が図示され、Ｎ型シリコン１００１、ｐ＋シリコン層１００３、ゲルマニウム層１００７、及びプローブコンタクト１００９を備える。
【００７１】
あるシナリオ例においては、ケルビンにおいて、１以上のプローブコンタクト１００９がフォース（force）コンタクトとして機能し、１以上の他のプローブコンタクトがセンス（sense）コンタクトとして機能する。ケルビン（４プローブ）構造は、バルク半導体抵抗及び金属プラグ抵抗に起因する寄生が無い実際の接触抵抗を測定するために用いられ得る。反対のドーピングの同一構造がＮ型ヘテロ接合を試験するために用いることができる。
【００７２】
ある実施形態例においては、ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のための方法及びシステムが開示される。この点について、本開示の側面が、光検出器を有する半導体ダイを備え、光検出器が、Ｎ型シリコン層、ゲルマニウム層、Ｐ型シリコン層、及びＮ型シリコン層とＰ型シリコン層のそれぞれ上の金属コンタクトを備え、光検出器は、光信号を受け取り、ゲルマニウム層において光信号を吸収し、吸収した光信号から電気信号を生成し、Ｎ型シリコン層及びＰ型シリコン層を介して光検出器外に電気信号を伝送するように動作可能である。
【００７３】
光検出器が水平接合ダブルヘテロ構造を有し得、ゲルマニウム層がＮ型シリコン層及びＰ型シリコン層の上方にある。ｉ型ドープシリコン層が、Ｎ型シリコン層とＰ型シリコン層の間でゲルマニウム層の下方にあり得る。Ｐ型ドープシリコン層に最も近いゲルマニウム層の部分がＰ型ドープされ得る。光検出器は、垂直接合ダブルヘテロ構造を有し得、ゲルマニウム層が低濃度Ｎ型シリコン層の上方にある。
【００７４】
Ｎ型シリコン層及びＰ型シリコン層は、ゲルマニウム層の下方の低濃度シリコン層の両側にあり得、Ｐ型シリコン層と低濃度Ｎ型シリコン層がゲルマニウム層とコンタクトし、Ｎ型シリコン層がコンタクトしない。ゲルマニウム層の上部が、Ｐ型にドープされ得る。光検出器は、表面照射型ダブルヘテロ構造光検出器を備え得る。表面照射型ダブルヘテロ構造光検出器におけるＮ型シリコン層及びＰ型シリコン層は、交互に組まれた指部を備え得る。
【００７５】
別のシナリオ例においては、ゲルマニウム層コンタクトが無いシリコン上ゲルマニウム光検出器のための方法及びシステムが開示される。この点について、本開示の側面が、ダブルヘテロ構造光検出器を有する半導体ダイを備え、ダブルヘテロ構造光検出器が、Ｎ型シリコン層、ゲルマニウム層の一部のＰ型ドーピング領域を有するゲルマニウム層、Ｐ型シリコン層、及び、Ｎ型シリコン層及びＰ型シリコン層それぞれ上の金属コンタクトを備え、ダブルヘテロ構造光検出器が、光信号を受け取り、ゲルマニウム層で光信号を吸収し、吸収した光信号から電気信号を生成し、及びＮ型シリコン層及びＰ型シリコン層を介して光検出器外に電気信号を伝送するように動作可能である。
【００７６】
本明細書で用いられるように、「回路」及び「電気回路要素」は、物理的な電子部品（つまり、ハードウェア）、及びハードウェアを構成し、ハードウェアにより実行され、及び／又は別のようにハードウェアに連携され得る任意のソフトウェア及び／又はファームウェア（「コード」）を意味する。本明細書で用いられるように、例えば、特定のプロセッサー及びメモリーは、第１の１以上のコードラインを実行する時に第１「回路」を備え、第２の１以上のコードラインを実行する時に第２「回路」を備え得る。本明細書で用いられるように、「及び／又は」は、「及び／又は」により結合されたリストのいずれか一つ又はそれ以上のアイテムを意味する。一例としては、「ｘ及び／又はｙ」は、３つの要素のセット｛（ｘ），（ｙ），（ｘ，ｙ）｝のいずれかの要素を意味する。換言すれば、「ｘ及び／又はｙ」は、「ｘ及びｙの一つ又は両方」を意味する。別例としては、「ｘ，ｙ，及び／又はｚ」は、７つの要素のセット｛（ｘ），（ｙ），（ｚ），（ｘ，ｙ），（ｘ，ｚ），（ｙ，ｚ），（ｘ，ｙ，ｚ）｝のいずれかの要素を意味する。換言すれば、「ｘ，ｙ，及び／又はｚ」は、「ｘ，ｙ，及びｚの一つ以上」を意味する。本明細書で用いられるように、用語「例」は、非限定の例、場合、又は図として仕えることを意味する。本明細書で用いられるように、「例えば」との用語は、１以上の非限定の例、場合、又は図のリストの発端である。本明細書で用いられるように、電気回路要素又は装置がある機能を実行するために必要なハードウェア及びコード（もし何か必要であれば）を備えるならば、（例えば、ユーザー構成セッティング、工場トリム等により）その機能の動作が無効にされ、又は有効化されていないことの有無に拘わらず、電気回路要素又は装置は、常にある機能を「動作可能」である。
【００７７】
特定の実施形態を参照して開示内容が記述されたが、当業者は、本開示の範囲から逸脱することなく、様々な変更が為され、均等物が代替されるものと理解する。加えて、多くの修正が、その範囲から逸脱することなく、特定の状況又は物質を本開示の教示に適合させるために為され得る。従って、本開示は、開示された特定の実施形態に限定されず、本開示は、添付請求項の範囲内に含まれる全ての実施形態を含むことが意図される。
【図１Ｂ】
2016111363.tif 000003
【図１Ｃ】
2016111363.tif 000004
【図１Ａ】
2016111363.tif 000005
【図２】
2016111363.tif 000006
【図３Ａ】
2016111363.tif 000007
【図３Ｂ】
2016111363.tif 000008
【図４】
2016111363.tif 000009
【図５】
2016111363.tif 000010
【図６】
2016111363.tif 000011
【図７】
2016111363.tif 000012
【図８】
2016111363.tif 000013
【図９】
2016111363.tif 000014
【図１０】
2016111363.tif 000015
【外国語明細書】
2016111363000001.pdf