(57)【要約】      （修正有）【課題】電流狭窄層を設けた場合に電極構造による光量の低下および信頼性の低下を抑制する発光素子を提供する。【解決手段】発光素子は、電流狭窄層および発光領域が形成されたメサＭを含み、メサの頂部に形成される金属電極は、電流狭窄層の高抵抗領域と低抵抗領域との境界Ｋの少なくとも一部と重複し、かつ境界Ｋの少なくとも一部を遮蔽しない位置関係にある。例えば、カソード電極３２Ｌは、直線状に延在する矩形状部分２３０を有し、その端部が境界に重複する。【選択図】図７
2016163002.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された半導体層を含む柱状構造と、
前記柱状構造内に形成された発光領域と、
前記柱状構造内に形成され、前記柱状構造の側面に沿って形成された高抵抗領域と、当該高抵抗領域によって囲まれた低抵抗領域とを含む電流狭窄層と、
前記柱状構造の頂部の半導体層と電気的に接続された電極とを有し、
前記高抵抗領域の少なくとも一部が前記電極と重複し、前記高抵抗領域の少なくとも一部が前記電極と重複しない位置関係にあり、前記柱状構造の頂部から光が出射される、発光素子。
【請求項２】
前記電極は、直線状に延在する延在部分を含む、請求項１に記載の発光素子。
【請求項３】
前記延在部分の一方の端部と当該一方の端部に対向する他方の端部は、前記高抵抗領域と重複する位置関係にある、請求項２に記載の発光素子。
【請求項４】
前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の中央部に形成される、請求項２または３に記載の発光素子。
【請求項５】
前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の長手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項２または３に記載の発光素子。
【請求項６】
前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項２または３に記載の発光素子。
【請求項７】
前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成された第１の部分と、当該第１の部分の中央部から長手方向に延在する第２の部分とを有し、前記第１の部分が前記高抵抗領域と重複する位置関係にある、請求項２に記載の発光素子。
【請求項８】
前記第２の部分の端部は、前記高抵抗領域と重複する位置関係にある、請求項７に記載の発光素子。
【請求項９】
前記電流狭窄層は、前記発光領域と基板との間に形成される、請求項１ないし８いずれか１つに記載の発光素子。
【請求項１０】
前記高抵抗領域は、前記柱状構造の側面から選択的に酸化された領域である、請求項１ないし９いずれか１つに記載の発光素子。
【請求項１１】
前記基板は導電性を有し、前記基板の裏面に他方の電極が形成される、請求項１ないし１０いずれか１つに記載の発光素子。
【請求項１２】
請求項１ないし１１いずれか１つに記載の発光素子を複数含む発光素子アレイであって、
前記基板上に前記柱状構造が線形方向に複数形成され、
前記線形方向と平行に金属配線が形成され、
前記金属配線は、複数の柱状構造の各電極にそれぞれ共通に接続される、発光素子アレイ。
【請求項１３】
請求項１２に記載の発光素子アレイを用いた光書込みヘッド。
【請求項１４】
請求項１３に記載の光書込みヘッドを備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置の光源として用いられる発光素子アレイの発光ダイオードの光量アップを図る技術として、発光部を構成するメサの半導体層内に電流狭窄領域を設ける方式が取られている。例えば、発光層と電極の間の半導体層の一部を異なる導電性にしたり（特許文献１）、イオン注入や酸化狭窄によって発光層近傍に非電導領域を設けるものがある（特許文献２）。これらの構造では、光出射側に設けた上部電極に開口部が設けられ、開口部から効率的に光を取り出すため、開口部下部の発光層に電流が流れ込んで発光が促進されるよう、電流狭窄がなされている。また、メサの側面近傍では、エッチング時のダメージ等によって非発光中心が生成され、非発光再結合により無効電流が発生する。従って、メサの側面に電流狭窄領域（高抵抗領域）を設けることによって、非発光再結合が抑えられ、同じ注入電流に対して、電流狭窄領域が無し場合と比べて光量を増加させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−３４３７３６号公報
【特許文献２】特開２００１−２２３３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
メサ側面に電流狭窄領域（高抵抗領域）を設けることで、注入された電流は、中央部分に集められる。一方、上部電極は、中央部分で発光された光をできるだけ遮蔽しないようにするため、電流狭窄領域と重複する位置に形成されるのが一般的である。例えば、メサが矩形状であるとき、メサ側面に沿って枠状に電流狭窄領域が形成され、上部電極もまた電流狭窄領域に重複するように枠状に形成される。
【０００５】
しかしながら、上部電極を電流狭窄領域に重複するようにメサ側面に形成すると、電流狭窄領域を通過した電流が上部電極によってメサ側面の方向に引き付けられ、引き寄せられた電流が上部電極の下方の発光層に流れ込むことで、上部電極の直下でも発光し、この発光が上部電極によって遮蔽されることで光量の損失を招いている。
【０００６】
他方、電流狭窄領域を拡大し、上部電極の開口部に対する電流狭窄領域の開口部（低抵抗領域）を狭くすることで、上部電極による遮光を回避することが考えられる。つまり、上部電極の開口部によって、電流狭窄領域の開口部の境界部分が遮蔽されない位置（露出される位置）に移動される。電流狭窄領域の開口部の境界部分は、基板裏面全体から上部電極に流れ込む電流の密度が高くなり、電流密度が高い領域では、転位等の結晶欠陥の発生により非発光領域が増加し、これら非発光領域が経時的に拡大することで、光量低下を招き、信頼性が低下するという課題が発生する。
【０００７】
本発明は、電流狭窄層を設けた場合に電極構造による光量の低下および信頼性の低下を抑制する発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１は、基板上に形成された半導体層を含む柱状構造と、前記柱状構造内に形成された発光領域と、前記柱状構造内に形成され、前記柱状構造の側面に沿って形成された高抵抗領域と、当該高抵抗領域によって囲まれた低抵抗領域とを含む電流狭窄層と、前記柱状構造の頂部の半導体層と電気的に接続された電極とを有し、前記高抵抗領域の少なくとも一部が前記電極と重複し、前記高抵抗領域の少なくとも一部が前記電極と重複しない位置関係にあり、前記柱状構造の頂部から光が出射される、発光素子。
請求項２は、前記電極は、直線状に延在する延在部分を含む、請求項１に記載の発光素子。
請求項３は、前記延在部分の一方の端部と当該一方の端部に対向する他方の端部は、前記高抵抗領域と重複する位置関係にある、請求項２に記載の発光素子。
請求項４は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の中央部に形成される、請求項２または３に記載の発光素子。
請求項５は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の長手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項２または３に記載の発光素子。
請求項６は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成され、前記延在部分が前記高抵抗領域と重複する位置関係にある、請求項２または３に記載の発光素子。
請求項７は、前記柱状構造の平面形状が矩形状であるとき、前記延在部分は、前記矩形状の短手端部に形成された第１の部分と、当該第１の部分の中央部から長手方向に延在する第２の部分とを有し、前記第１の部分が前記高抵抗領域と重複する位置関係にある、請求項２に記載の発光素子。
請求項８は、前記第２の部分の端部は、前記高抵抗領域と重複する位置関係にある、請求項７に記載の発光素子。
請求項９は、前記電流狭窄層は、前記発光領域と基板との間に形成される、請求項１ないし８いずれか１つに記載の発光素子。
請求項１０は、前記高抵抗領域は、前記柱状構造の側面から選択的に酸化された領域である、請求項１ないし９いずれか１つに記載の発光素子。
請求項１１は、前記基板は導電性を有し、前記基板の裏面に他方の電極が形成される、請求項１ないし１０いずれか１つに記載の発光素子。
請求項１２は、請求項１ないし１１いずれか１つに記載の発光素子を複数含む発光素子アレイであって、前記基板上に前記柱状構造が線形方向に複数形成され、前記線形方向と平行に金属配線が形成され、前記金属配線は、複数の柱状構造の各電極にそれぞれ共通に接続される、発光素子アレイ。
請求項１３は、請求項１２に記載の発光素子アレイを用いた光書込みヘッド。
請求項１４は、請求項１３に記載の光書込みヘッドを備えた画像形成装置。
【発明の効果】
【０００９】
請求項１によれば、柱状構造の側面に沿って形成された高抵抗領域のすべてが電極と重複する位置関係にある場合と比較して、光量を増加することができる。
請求項２によれば、枠状の電極が高抵抗領域のすべてに重複する位置関係にある場合と比較して、光量を増加することができる。
請求項３によれば、延在部分の両端部が高抵抗領域と重複する位置関係にない場合と比較して、信頼性を向上させることができる。
請求項４によれば、矩形状の中央部から電流を均等に注入することができる。
請求項５、６、７、８によれば、枠状の電極が高抵抗領域のすべてに重複する位置関係にある場合と比較して、光量を増加することができる。
請求項９によれば、基板から発光領域への流れ込む電流密度を高めることができる。
請求項１０によれば、酸化工程により電流狭窄層を形成することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例に自己走査型発光サイリスタアレイの平面図である。
【図２】図１のＡ１−Ａ１線断面図、Ａ２−Ａ２線断面図、Ａ３−Ａ３線断面図である。
【図３】図３（Ａ）は、本発明の実施例に係る島Sn+1の酸化領域の形成を説明する概略平面図、図３（Ｂ）は、本実施例に係る島Sn+1のカソード電極と金属配線との接続関係を示す概略平面図、図３（Ｃ）は、図３（Ｂ）のＢ−Ｂ線断面図である。
【図４】本発明の第１の実施例に係る自己走査型発光サイリスタアレイの等価回路である。
【図５】シフト部サイリスタTnが点弧しているときのゲートの電位分布を示す図である。
【図６】外部から印加される信号の電圧波形を示す図である。
【図７】図７（Ａ）は、本発明の第１の実施例のカソード電極の構成を示す平面図、図７（Ｂ）は、比較例のカソード電極の構成を示す平面図である。
【図８】図８（Ａ）は、図７（Ａ）に示す第１の実施例のカソード電極を用いたときの電流密度分布を示すシミュレーション結果、図８（Ｂ）は、図７（Ｂ）に示す比較例のカソード電極を用いたときの電流密度分布を示すシミュレーション結果である。
【図９】図７（Ｂ）に示す比較例のカソード電極を用いたときの基板から電流狭窄層への電流の流れ込みを説明する図である。
【図１０】本発明の第１の実施例に係るカソード電極の構成例を示し、図１０（Ａ）ないし（Ｆ）は、それぞれ実施例１ないし実施例６のカソード電極の例である。
【図１１】図１０に示す実施例１ないし６と比較例の光量の測定結果および信頼性の評価結果を示すテーブルである。
【図１２】本発明の第１の実施例に係るカソード電極の他の変形例を示す図である。
【図１３】図１３（Ａ）は、本発明の第２の実施例に係る発光素子の断面図、図１３（Ｂ）は、本発明の第２の実施例に係る発光素子の断面図である。
【図１４】本実施例の自己走査型発光素子アレイを適用した光書込みヘッドの構造を示す例である。
【図１５】本実施例の自己走査型発光素子アレイを用いた光書込みヘッドを光プリンタに適用した例である。
【発明を実施するための形態】
【００１１】
多数の発光素子を同一基板上に集積した発光素子アレイは、その駆動用回路等と組み合わせてＬＥＤプリンタ用のプリントヘッドの光源に利用されている。発光素子としては、例えば発光ダイオード（ＬＥＤ）を１次元的に配列した発光素子アレイでは、外部駆動用回路から画像信号に対応した信号を、一つ一つのＬＥＤに供給しなければならないため、各ＬＥＤに給電するためのボンドパッドがＬＥＤと同数だけ基板上に必要となる。ところが、ボンドパッドは、通常、面積が大きいため、発光素子アレイチップの面積が必然的に大きくなってしまう。チップ面積が大きくなると、１つのウェハから取得できるチップ数は減少するため、コスト低減化に限界が生じてしまう。
【００１２】
例えば、Ａ３対応のプリンタの1200dpiプリントヘッドでは、１次元配列されたＬＥＤの数は14,000個以上となり、これと同数のワイヤーをボンドパッドにボンディングする必要がある。ワイヤーボンディングの数が増える程、発光素子アレイの作製にかかるコストが大きくなる。さらに、印刷画像の品質を高めるために、高解像度の発光素子アレイを作成する場合には、ボンドパッド数が増えることによりワイヤーボンディング数が増加し、チップ面積がさらに大きくなることによりコストが増加し、これに加え、チップ上のボンドパッドのレイアウト自体に限界が見えてくる。
【００１３】
発光サイリスタを順次点弧させる自己走査型発光素子アレイでは、基板をアノード、最上層のｎ層をカソードとし、カソード層の直下のｐ層をゲートとするとき、しきい値以上の電流がゲートに流れないと、アノード・カソード間に電流が流れない。自己走査型発光素子アレイ（以下、ＳＬＥＤ（Self-scanning Light Emitting Device）と呼ぶ）は、このような性質をもつサイリスタを１次元的にアレイ化し、外部からのクロック（転送信号）により順次オン状態が転送されるように構成したものである。例えば、点灯信号に基づき発光点として機能するサイリスタ（発光部サイリスタ）と、この発光部サイリスタを外部からのクロックに基づき順次点灯対象として指定するサイリスタ（シフト部サイリスタ）を備えることで、画像形成装置におけるプリントヘッドとして利用できるものである。
【００１４】
本発明の実施の形態におけるＳＬＥＤでは、１つ１つの発光サイリスタに対応したボンドパッドを設ける必要はなく、チップの片側もしくは両側に配置されたボンドパッドに、矩形電圧を給電することにより、発光部サイリスタを端から順次点弧（自己走査）させることができる。従って、本発明の実施の形態におけるＳＬＥＤにおいては、解像度を上げても、ボンドパッドをチップの端に寄せることができ、ボンドパッド数の増加とそれによるチップ面積の拡大、ワイヤーボンディング数の増加によるコストアップを回避することができる。
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。本実施の態様では、発光素子として、ｐｎｐｎ構造の発光サイリスタを有するＳＬＥＤや発光ダイオードを例示する。ｐｎｐｎを構成する半導体層は、ＩＩＩ−Ｖ族化合物半導体によって構成されるが、本実施の形態は、化合物半導体として、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡｓを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。
【実施例】
【００１６】
図１は、本発明の実施例に係るＳＬＥＤの一部の平面図、図２は、図１に示すＳＬＥＤの１つの積層構造である島（メサまたは柱状構造）のＡ１−Ａ１線、Ａ２−Ａ２線およびＡ３−Ａ３線断面図、図３（Ａ）は、島Sn+1の酸化領域の形成を説明する平面図、図３（Ｂ）は、島Sn+1のカソード電極と配線の接続関係を示す概略平面図、図３（Ｃ）は、図３（Ｂ）のＢ−Ｂ線断面図、図４は、図１に示すＳＬＥＤの等価回路である。
【００１７】
図４を参照すると、ここには、ＳＬＥＤ１０の一部として、４つの発光素子に関する等価回路が示されている。Ln-1、Ln、Ln+1、Ln+2は発光部サイリスタ、Tn-1、Tn、Tn+1、Tn+2はシフト部サイリスタ、Gn-1、Gn、Gn+1、Gn+2は発光部サイリスタおよびシフト部サイリスタの共通のゲート、RGはゲート負荷抵抗、Dn-2、Dn-1、Dn、Dn+1は結合ダイオード、PTn-1、PTn、PTn+1、PTn+2は結合ダイオードのカソード電極直下に形成される寄生サイリスタ、Φ１は奇数ビット転送ライン、Φ２は偶数ビット転送ライン、ΦＩは発光信号ライン、VGAはゲートラインである。ここで、nは、正の整数である。以下の説明において、発光部サイリスタ、シフト部サイリスタ、寄生サイリスタを総称するときは、発光部サイリスタLi、シフト部サイリスタTi、寄生サイリスタPTiと称する。
【００１８】
ＳＬＥＤの転送機能について説明する。今、ＶＧＡが−３．３Ｖで、シフト部サイリスタTnがオン状態にあるとする。このときのシフト部サイリスタTnのゲートGnの電位は、-0.2Ｖ程度まで引き上げられ、結合ダイオードDnの両端には、拡散電位分の約1.5Ｖの電位差が発生する。このため、Gn+1＝Gn−1.5Ｖ＝−1.7Ｖ、Gn+2＝Gn+1−1.5Ｖ＝−3.2Ｖとなる。
【００１９】
シフト部サイリスタTnが点弧しているときのゲートの電位分布を図５に示す。また、図６に、ゲートに供給されるゲートラインVGAの電圧波形と、奇数ビット転送ラインΦ１、偶数ビット転送ラインΦ２、および発光信号ラインΦＩに供給される周期Ｔの矩形電圧を示す。奇数ビット転送ラインΦ１と偶数ビット転送ラインΦ２がともにローレベルになっている時間を重なり時間と呼び、これをtaで表わしている。
【００２０】
ゲートラインVGAの電圧と、転送ラインΦ１、Φ２、ΦＩに供給される電圧を−3.3Ｖとすると、シフト部サイリスタTn+2のゲート・カソード間には、0.1Ｖ程度しか印加されない。サイリスタをオンさせるためには、少なくともゲート・カソード間に拡散電位以上の電圧が印加され、かつカソード・アノード間に保持電流以上の電流が流される必要がある。このため、シフト部サイリスタTn+2は点弧できない。一方、ゲートGnよりも左側にあるダイオードDn-1には、逆バイアスがかかるので、ゲートGn-1の電位はゲートラインVGAの電圧程度（約−3.3Ｖ）となり、シフト部サイリスタTn-1はオンすることはできない。こうして、奇数ビット転送ラインΦ１が−3.3Ｖで、シフト部サイリスタTnがオンしている際に、偶数ビット転送ラインΦ２を0Ｖから−3.3Ｖに下げると、隣のシフト部サイリスタTn+1のみが点弧する。その後、奇数ビット転送ラインΦ１を0Ｖに上昇させると、シフト部サイリスタTnはオフされ、シフト部サイリスタTnからTn+1へオン状態が転送される。
【００２１】
シフト部サイリスタTnがオンしているとき、ゲート電位Gnが最も高い電圧に引き上げられている。従って、奇数ビット転送ラインΦ１を0Ｖから−3.3Ｖに下げると、発光部サイリスタLnのみがオンして発光する。こうして、シフト部サイリスタの列が左から右側へ順次点弧状態が転送され、シフト部サイリスタがオン状態であるビットの発光部サイリスタのみ、外部からの発光信号ラインΦＩに入力された0、1データにしたがって、オンするか否かが決まる。これによって、0、1データが発光または非発光の情報に変換される。
【００２２】
図１には、図４に示す４ビットの素子に対応する素子アレイの平面図が示されている。ＳＬＥＤは、ｐ型のＧａＡｓ半導体基板上に、これと格子整合するようにエピタキシャル成長されたｐｎｐｎ構造の半導体層を含んで構成される。半導体基板上には、半導体層をエッチングすることで、各素子に対応する島すなわちメサが形成される。図１には、図４の回路に対応して、４つの島Sn-1、Sn、Sn+1、Sn+2が形成され、これらの島Sn-1、Sn、Sn+1、Sn+2が線形に配列されている。１つの島には、発光部サイリスタLi、シフト部サイリスタTi、および結合ダイオードDiが形成される。また、結合ダイオードDiの直下にはｐｎ層が存在するため、結合ダイオードDiを構成するｐｎ層とともにｐｎｐｎ構造が形成されることにより、ここに寄生サイリスタPTiが形成される。
【００２３】
奇数ビットの島Sn、Sn+2のシフト部サイリスタのカソード電極３２Ｔには、奇数ビット転送ラインΦ１が接続され、偶数ビットの島Sn-1、Sn+１のシフト部サイリスタのカソード電極３２Ｔには、偶数ビット転送ラインΦ２が接続される。発光部サイリスタのカソード電極３２Ｌには、発光信号ラインΦＩが接続される。また、基板上には、ゲートラインVGAに接続する島SRが形成される。ゲートラインVGAは、この島SRのｐ型のゲート層２６にコンタクト電極CTを介して電気的に接続され、ゲート負荷抵抗RGは、ｐ型のゲート層２６を利用して形成される。ゲート負荷抵抗RGの出力端は、コンタクトCT1を介して共通のゲート電極３４に接続されるとともに、隣接する結合ダイオードのカソード電極３２ＰＴに接続される。
【００２４】
図２（Ａ）、（Ｂ）、（Ｃ）は、島Sn+1に形成された発光部サイリスタLn+1、シフト部サイリスタTn+1、結合ダイオードDn+1直下の寄生サイリスタPTn+2の断面構造をそれぞれ示している。図２（Ａ）に示すように、所定のキャリア濃度（または不純物濃度）を有するｐ型のＧａＡｓ基板２０上には、所定の膜厚、所定のキャリア濃度を有するｐ型のＡｌＧａＡｓを含むアノード層２２、所定の膜厚、所定のキャリア濃度を有するｎ型のＡｌＧａＡｓからなるゲート層２４、所定の膜厚、所定のキャリア濃度を有するｐ型のＡｌＧａＡｓからなるゲート層２６、および所定の膜厚、所定のキャリア濃度を有するｎ型のＧａＡｓまたはＡｌＧａＡｓからなるカソード層２８（２８Ｌ、２８Ｔ、２８ＰＴ）が形成される。
【００２５】
なお、ここには図示しないが、ＧａＡｓ基板２０とアノード層２２との間にｐ型ＧａＡｓまたはＡｌＧａＡｓのバッファ層が形成されても良く、さらにｎ型のゲート層２４とｐ型のゲート層２６の間にアンドープのＡｌＧａＡｓ層が挿入されてもよい。さらにｎ型カソード層２８の上部には、不純物濃度が比較的高いｎ型のＧａＡｓコンタクト層が形成されてもよい。発光領域は、主に、ｎ型ゲート層２４およびｐ型ゲート層２６（両者の間にアンドープＡｌＧａＡｓ層が挿入された場合は、この層を含む）である。
【００２６】
島Sn+1、すなわちメサＭは、ｐ型のゲート層２６からアノード層２２の一部もしくは基板２０に至るまで半導体層をエッチングすることにより矩形状に加工され、島Sn+1の最上層であるカソード層は、発光部サイリスタLn+1、シフト部サイリスタTn+1、寄生サイリスタPTn+2においてそれぞれ個別に分離されている。発光部サイリスタLn+1のカソード層２８Ｌ上には、これと電気的に接続されるカソード電極３２Ｌが形成される。カソード電極３２Ｌは、例えば、ＡｕＧｅ合金から構成され、図１に示す例では、カソード電極２８Ｌは、カソード層２８Ｌのほぼ中央を直線状に延在する形状を有する。これにより、カソード電極３２Ｌの両側には、光出射口３３が形成される。なお、カソード電極２８Ｌの詳細な態様については後述する。また、基板２０の裏面には、グランド電位を供給する共通のアノード電極４０が形成され、アノード電極４０が基板２０に電気的に接続される。アノード電極２０は、例えば、ＡｕＺｎ合金から構成される。アノード電極４０は、基板２０の裏面全面、または少なくとも後述する非酸化領域（導電領域）３０Ｂの面積を包含する広さの電極として各メサに対応して設けられる。なお、それぞれの島は、基板上にエピタキシャル成長によって形成された半導体層にエッチング等の加工処理を施すことで形成される。
【００２７】
アノード層２２の一部には、電流狭窄層３０が挿入される。つまり、電流狭窄層３０は、第１のアノード層２２Ａと第２のアノード層２２Ｂによって挟まれている。電流狭窄層３０は、一例として、ｐ型のＡｌＡｓ、またはＡｌ組成比が例えば９８％以上のｐ型のＡｌＧａＡｓから構成されるが、サイリスタの動作上障害がなく、また所望の発光光量が確保できるのであればノンドープまたはｎ型の層であってもよい。電流狭窄層３０を構成するＡｌＡｓまたはＡｌＧａＡｓのＡｌ組成は、第１のアノード層２２Ａ、第２のアノード層２２Ｂ、ｎ型のゲート層２４、ｐ型のゲート層２６、カソード層２８のＡｌ組成よりも著しく大きい。こうすることで、メサＭの側面から電流狭窄層３０の一部を酸化したとき、電流狭窄層３０には、選択的に酸化された高抵抗の酸化領域３０Ａと低抵抗の非酸化領域（導電領域）３０Ｂとが形成される。電流狭窄層３０の酸化は、例えば水蒸気酸化アニールを用いて行われる。
【００２８】
島Sn+1は、少なくとも電流狭窄層３０に到達する深さの側面を有するメサＭに加工されるが、図２に示す例では、メサＭは、基板２０に到達する深さの側面を有している。エッチングは、電流狭窄層３０の側面が全て露出する深さでもよいし、電流狭窄層３０の側面の一部のみが露出する深さであってもよい。更には、電流狭窄層３０の上面に丁度到達する深さであってもよい。すなわち、電流狭窄層３０に到達する深さを有することにより、露出した電流狭窄層３０の一部から発光部サイリスタの中心部に向けて酸化が進行する構成であればよい。
【００２９】
シフト部サイリスタTn+1は、図２（Ｂ）に示すように、発光部サイリスタLn+1と半導体層２２、２４、２６を共通にし、最上層のカソード層２８Ｔが発光部サイリスタLn+1のカソード層２８Ｌから分離されている。ここでは、カソード層２８Ｔは、島Sn+1のほぼ中央に矩形状に形成され、カソード層２８Ｔ上には、矩形状のカソード電極３２Ｔが形成される。カソード層２８Ｌの直下には、電流狭窄層３０の非酸化領域３０Ｂが重複され、カソード層２８Ｔの直下には、酸化領域３０Ａが形成されない。カソード層２８Ｔの直下に酸化領域３０Ａが形成されると、アノード・カソード間の抵抗が高くなるため好ましくない。このため、非酸化領域３０Ｂと重複させるようにし、電流狭窄層３０による酸化領域３０Ａの影響がシフト部サイリスタTn+1に生じないようにする。
【００３０】
結合ダイオードDn+1は、島Sn+1の上部に形成される。図２（Ｃ）に示すように、結合ダイオードDn+1は、ゲート層２６とカソード層２８ＰＴとのＰＮ接合によって構成される。また、結合ダイオードDn+1のアノードは、発光部サイリスタLn+1とシフト部サイリスタTn+1に共通のゲートGn+1に接続される。結合ダイオードDn+1の直下には、さらにｎ型のゲート層２４とｐ型のアノード層２２が形成されるため、そこには、ｐｎｐｎ構造の寄生サイリスタPTn+2が形成される。寄生サイリスタPTｎ+2のカソード層２８ＰＴの直下には、酸化領域３０Ａが重複され、その直下において酸化領域３０Ａが完全に重複する。カソード層２８ＰＴの直下に電流経路が生じないようにすることで、寄生サイリスタPTn+2を高抵抗化し、寄生サイリスタPTn+2が容易に点弧できないようにする。
【００３１】
図３（Ａ）は、島Sn+1に含まれる電流狭窄層３０の酸化を説明する図である。同図に示すように、島Sn+1は、発光部サイリスタが形成される領域と、ゲート電極３４やシフト部サイリスタが形成される領域との間に、対向する側面６０、６２から内部に向けて、幅Ｗが制限された窪み部５０が形成される。窪み部５０は、島Sn+1を形成するときに同時にエッチングにより形成され、メサＭの側面と同一の深さを有する。
【００３２】
島Sn+1の酸化処理が行われるとき、電流狭窄層３０は、島Sn+1の側面から酸化長ｄで酸化されるため、電流狭窄層３０には、図３（Ａ）に示すように、島Sn+1の外形を反映するような枠状の酸化領域３０Ａが形成される。窪み部５０の幅Ｗを適宜調整することで、発光部サイリスタが形成される領域には、酸化領域３０Ａによって囲まれたほぼ矩形状の非酸化領域（導電領域）３０Ｌが形成され、シフト部サイリスタが形成される領域には、酸化領域３０Ａによって囲まれたほぼ矩形状の非酸化領域（導電領域）３０Ｔが形成される。
【００３３】
図３（Ｂ）は、発光部サイリスタのカソード電極３２Ｌと金属配線６４との関係を示す平面図、図３（Ｃ）は、そのＢ−Ｂ線断面図である。但し、シフト部サイリスタおよび結合ダイオードへの金属配線はここには示されていない。基板上には、複数の島が線形に形成され、その島の配列方向と平行に金属配線６４が形成される。金属配線６４は、例えば、アルミニウム（Ａｌ）から構成される。発光部サイリスタのカソード電極３２Ｌは、発光される光の波長に対して透明であるＳｉＯ２等の絶縁膜６６によって被覆される。絶縁膜６６には、カソード電極３２Ｌの端部を露出するコンタクトホールが形成され、金属配線器６４は、コンタクトホールを介してカソード電極３２Ｌに電気的に接続される。
【００３４】
次に、本実施例のカード電極の詳細について説明する。図７は、発光部サイリスタの頂部に形成されるカソード電極の平面図であり、図７（Ａ）は、本実施例によるカソード電極、図７（Ｂ）は、比較例のカソード電極を示している。ここでは、便宜上、島内の寄生サイリスタとシフト部サイリスタとを省略し、発光部サイリスタが１つの矩形状のメサＭに形成されるものとして説明する。
【００３５】
メサＭは、長手方向の側面２００および短手方向の側面２１０を有し、電流狭窄層３０には、側面２００、２１０に沿うように枠状の酸化領域３０Ａが形成され、酸化領域３０Ａによって矩形状の非酸化領域３０Ｌが形成されている。図中の破線Ｋは、酸化領域３０Ａと非酸化領域３０Ｌとの境界を表している。一方、メサＭの最上層には、メサＭの外形とほぼ等しい外形を有するカソード層２８Ｌが形成され、カソード層２８Ｌ上に１本の線形に延びるカソード電極３２Ｌが形成される。カソード電極３２Ｌは、カソード層２８Ｌの短手方向のほぼ中心において、長手方向の側面２００と平行になるように長手方向に延在する。カソード電極３２Ｌの一方の端部には、図３（Ｂ）に示す金属配線６４とのコンタクトのために幅広部分２２０が形成され、当該幅広部分２２０から、一様の幅の直線状の矩形状部分２３０が延在される。例えば、メサＭの短手方向が約２０μｍの幅であるとき、矩形状部分２３０の短手方向の幅は、約２μｍである。また、幅広部分２２０の少なくとも一部は、酸化領域３０Ａと重複し、幅広部分２２０と対向する矩形状部分２３０の端部は、境界Ｋを越えて酸化領域３０Ａと重複する位置関係にある。ここで、重複する位置関係とは、メサＭを基板の真上方向から投影して見たとき、カソード電極の少なくとも一部が酸化領域３０Ａと互いに重なり合う位置関係にあることを意味する。カソード電極３２Ｌによって露出されたカソード層２８Ｌの領域は、光が出射される光出射口３３である。カソード電極３２Ｌおよびカソード層２８Ｌは、発光される光の波長に対して透明である絶縁膜によって被覆され、当該絶縁膜の膜厚は、発光される光が減衰されないように適切に選択される。
【００３６】
これに対し、図７（Ｂ）に示す比較例では、メサの側面に沿って枠状の酸化領域３０Ａが形成され、メサ頂部のカソード電極ＣＥは、メサＭの全周囲にわたって酸化領域３０Ａと重複するように枠状に形成される。すなわち、カソード電極ＣＥの中央に矩形状の開口部が形成され、この開口部が光出射口３３となる。
【００３７】
図８は、電流狭窄層および発光層の電流密度分布のシミュレーションを示すグラフであり、図８（Ａ）は、図７（Ａ）の実施例に対応し、図８（Ｂ）は、図７（Ｂ）の比較例に対応する。グラフの横軸の位置は、メサＭの長手方向中央における短手方向の位置を表し、位置０が短手方向の中央に該当する。実線は、電流狭窄層の電流密度分布、点線は、発光層の電流密度部分である。ここでの発光層は、ｎ型ゲート層２４とｐ型ゲート層２６との間に形成されたアンドープのＡｌＧａＡｓ層である。
【００３８】
比較例のカソード電極ＣＥの場合、電流狭窄層の非酸化領域（導電領域）３０Ｂである開口部内へ電流が流れ込むことで、カソード電極ＣＥによる光の遮蔽を回避している。しかし、図８（Ｂ）の実線に示すように、発光層と基板の間にある電流狭窄層での電流密度分布は、電流狭窄する端部、すなわち酸化領域３０Ａと非酸化領域３０Ｂの境界Ｋの部分で最も高くなっている。これは、電流狭窄層の非酸化領域３０Ｂの開口に流れ込む電流が、基板全面から発光部に集中（もしくは基板全面に拡散）するためである。図９は、その様子を模式的に示した図であり、基板２０の全体からメサＭに流れ込む電流は、非酸化領域３０Ｂと酸化領域３０Ａの境界Ｋの近傍Ｑにおいて最も密度が高くなり、電流狭窄層を通過した電流は、カソード電極ＣＥによってメサ側面方向にも引き寄せされる。このため、図８（Ｂ）の点線で示すように、カソード電極ＣＥの遮蔽領域Ｐでも電流密度が高いままとなり、そのような電流によって、カソード層ＣＥの下方の発光層においても発光が生じる。さらに、カソード電極ＣＥが枠状であり、メサの全外周を囲んでいるため、カソード電極ＣＥによる光の全体の遮蔽面積が広い。これにより、光量が低下する。
【００３９】
これに対し、本実施例では、メサＭの短手方向の中央から長手方向に矩形状部分２３０が延在することで、電流がメサ中央に引き寄せられるため、図８（Ａ）の実線に示すように、電流狭窄層の境界Ｋの近傍での電流密度は高くなるが、比較例のときよりは小さい。また、発光層の電流密度分布は、メサ中央から短手方向に向けて広がる。図８（Ａ）の領域Ｐで示すように、発光層の電流密度の高い領域がカソード電極３２Ｌの下方に位置して遮蔽されるが、カソード電極３２Ｌが１本の幅の狭い矩形状部分２３０であるため、遮蔽面積を小さくすることができ、比較例の枠状のカソード電極ＣＥに比べて発光部全体に占める遮蔽面積も少なくなる。このため、比較例に比べて、光出力が増加される。
【００４０】
例えば、１２００ｄｐｉの解像度で光書き込みを行う発光素子アレイでは、通常、メサの短手方向は、解像度の制約から２０μｍ以下、長手方向は、発光スポット形状およびトータル光量の要請から２０〜５０μｍの矩形形状が用いられ、一般に、メサの面積が広いほど光量が増加される。さらに、メサ側面に酸化領域３０Ａを形成することで、メサ側面近傍に流れる電流が制限され、非発光再結合による漏れ電流を抑え、発光効率が向上される。
また、カソード電極３２Ｌから発光層までの距離が１〜２μｍの場合、発光層での電流の広がり（電流密度の最大ピークからピークの１／２の範囲）は、１０数ミクロン程度である。本実施例のように、発光部の短手方向の中央から長手方向に矩形状の細長いカソード電極３２Ｌを配置することにより、短手方向に十分に電流を広げ、発光スポット形状の偏りを抑えることができる。一方、長手方向は、電流の広がりよりも発光部が長くなるため、長手方向に電極を延ばすことが、発光部全体に電流を拡散させるのに有効となる。
通常、カソード電極直下の電流密度が高いため、本実施例でもカソード電極による光遮蔽は生じる。しかしながら、比較例のような枠状のカソード電極ＣＥに比べて、本実施例では、発光部の面積に対するカソード電極３２Ｌの面積の割合を小さくできることから、比較例に比べて出射光量が増大される。
【００４１】
次に、本実施例のカソード電極の他の構成例について説明する。図１０（Ａ）ないし（Ｆ）は、実施例１ないし実施例６のカソード電極を示す。図１１は、実施例１ないし６、及び比較例の光量（初期光量）の測定結果と信頼性の評価結果である。初期光量は、比較例の光量を基準として規格化した光量で示している。なお、測定に用いられた実施例１ないし６および比較例は、メサおよび電流狭窄層が同一構成であり、かつカソード電極（矩形状部分）の幅が等しい。また、信頼性は、後述する通り、初期光量に対し、予め定められた条件下で発光を行った後の光量低下が小さいほど、経時的に安定した発光ができるため信頼性がよいと判断した。
【００４２】
１０（Ａ）の実施例１は、図７（Ａ）に示すカソード電極と同一の構成であり、この構成では、比較例の光量を１００としたとき、光量は１１８である。光量が増加した理由は、上記したように、比較例と比べて、カソード電極３２Ｌによる電流密度が高い領域の遮蔽面積が小さくなったことによる。
【００４３】
図１０（Ｂ）の実施例２のカソード電極３２Ｌは、実施例１のカソード電極３２Ｌを、メサＭの長手方向の側面側に移動させたものである。つまり、矩形状、すなわち一の字状の電極部分２３０をメサの長手端部近傍に設ける。カソード電極３２Ｌが発光部の長手端部にあるため、電流分布が発光部のカソード電極側に偏るが、基板全体からカソード電極３２Ｌに向かって電流が流れ込むため、カソード電極３２Ｌから離れた領域の発光層でも光が発生する。カソード電極３２Ｌの下部領域以外では光遮蔽がなくなるため、光の取り出し効率が高まる。また、カソード電極３２Ｌの下部には酸化領域３０があるため、カソード電極３２Ｌの下部に電流が集中することは緩和される（図８（Ａ）参照）。従って、カソード電極３２Ｌによる光の遮蔽面積が減ることによって、カソード電極３２Ｌを発光部中央に配置したときと同様に光出力の増加が図られ、カソード電極３２Ｌの下部の電流集中が緩和されたことにより、カソード電極３２Ｌを実施例１のように発光部の中央に配置したものよりもさらに光量増とすることができる。
【００４４】
図１０（Ｃ）の実施例３のカソード電極３２Ｌは、実施例の２のカソード電極を、メサＭの短手端部近傍に移動させたものである。すなわち、発光部の短手端部に縦１の字状のカソード電極３２Ｌが設けられている。電流の広がりは小さいが、電流狭窄層の露出面積が最も広いことで光量が増加する。なお、この構造の場合、カソード電極３２Ｌの近傍に電流が集中するため、長手方向の発光部の長さへの光量依存が小さく、長手方向を短くし、発光部の小型化が可能になる。
【００４５】
図１０（Ｄ）の実施例４のカソード電極３２Ｌは、実施例３の構成に、実施例１のときよりも短い矩形状部分２３２を結合したものである。すなわち、縦１の字状の電極部分２４０から発光部中央に延伸した矩形状部分２３２が設けられている。実施例３に比べて、コンタクト面積を広げてコンタクト抵抗の低減が図れる他、発光部中央に伸びた矩形状部分２３２により、電流が拡散され、電流の集中を改善させることができる。
【００４６】
図１０（Ｅ）の実施例５のカソード電極３２Ｌは、メサＭの長手方向に延在する矩形状部分２３０と、メサＭの短手両端に延在する２つの矩形状部分２４０、２５０とを結合したものである。実施例２よりも発光部周囲のカソード電極の領域が広げられ、半導体層とのコンタクト領域が広がることから、コンタクト抵抗の低減を図ることができる。
【００４７】
図１０（Ｆ）の実施例６のカソード電極３２Ｌは、メサＭの片側半分に、メサＭの長手方向に延在する矩形状部分２３４、２３６と、短手端部に延在する部分２４０とを結合したものである。すなわち、縦１の字状の部分２４０から、発光部周囲に沿って延伸させた矩形状部分２３４、２３６が設けられている。実施例４の構成でさらにコンタクト面積を下げる場合、発光部中央に延伸した矩形状部分２３２の幅を広げる方法があるが、電極幅を広げると急激に光量が低下することから、プロセスの制約よる最小電極幅を維持したまま、コンタクト面積を広げてコンタクト抵抗を低減させることができる。実施例５、実施例６は、比較例よりも光量は大きくなるが、カソード電極の遮蔽面積およびカソード電極の配置等の理由により、実施例１ないし４よりも光量が小さくなる。
【００４８】
次に、本実施例のカソード電極の信頼性について説明する。電流狭窄層の境界Ｋの近傍は、電流密度が高くなるため、光量低下を抑制するには、カソード電極が境界Ｋの領域とできるだけ重複しないようにすることが望ましい。他方、電流密度が高い領域は、転位等の発生により非発光領域になり易く、経時的に劣化し易い。非発光領域が増加すると、光量が低下し、光量が一定でなくなり、信頼性が低下する。つまり、信頼性の観点からすれば、初期光量と、経時的劣化したときの光量との差ができるだけ小さいことが望ましい。
【００４９】
図１１に示す実施例１、２、３の信頼性の順位は、各電極形状の発光素子をそれぞれ同数で複数準備し、それらを高温６０℃で７０時間動作させたときの、初期光量に対する光量低下の割合が一定以上となった発光素子の数で決定され、初期光量に対する光量低下の割合が一定以上となった発光素子の数が少ないほど信頼性が高いと判断した結果である。実施例１は、その割合が一番少なく、信頼性が最も高い。実施例１は、カソード電極３２Ｌがメサ中央を遮蔽することで、実施例２よりも初期光量は若干小さいものの、その反面、信頼性は、逆転する。これは、実施例１のカソード電極が中央に位置することで、図８（Ａ）に示すように、境界Ｋの近傍での電流密度がそれほど大きくならならないため、初期光量に対する光量低下（経時的劣化）が小さいためと推測される。また、実施例３よりも実施例２の信頼性が高いのは、実施例２の方が電流密度の高い領域をより多く遮蔽しているためである。また、実施例１の矩形状部分２３０の一端を境界Ｋと重ねずに、そのの手前で終端させた場合、矩形状部分２３０と境界Ｋの近傍の電流密度の高い領域との重複がなくなり、その分、初期光量は高くなるものの、電流密度の高い領域の経時的劣化による影響が光出力に反映されてしまうので、信頼性が低下する。実施例１のように、矩形状部分２３０の両端を境界Ｋと重ねていれば、電流密度の高い領域が電極で隠れるため、経時的劣化による影響が光出力に反映されにくく、信頼性は向上する。なお、電極を中央部のみに設けた構造の場合、この一点に電流が集中することになるため、この電流の集中により信頼性が低下する。
【００５０】
次に、本実施例のカソード電極の更なる変形例を図１２に示す。図１２（Ａ）の実施例１Ａは、実施例１と実施例３とを結合したカソード電極である。すなわち、発光部中央に設けた一の字状の矩形状部分２３０の一方の端に、発光部の短手方向に沿って電極部分２４０を設ける。発光素子をアレイ状に配置する場合、アレイ全体を小型化するため、配線の一部が発光部を覆った設計になる場合がある。その際、配線を形成する際の位置ズレや横方向エッチングバラツキによって被覆面積が変わり、光量変動の要因となる。そこで、カソード電極３２Ｌにより金属配線が通る発光部領域を予めマスクしておくことにより、配線による光量バラツキを抑えることができる。
【００５１】
図１２（Ｂ）の実施例１Ｂは、実施例１Ａの構成にさらに短手側に縦１の字状の部分２４２を追加したものである。すなわち、発光部中央に設けた一の字状の矩形状部分２３０の両側に、発光部の短手方向に沿って電極部分２４０、２４２を設ける。発光素子をアレイ状に配置する場合、隣り合った発光部を互いに独立した信号で駆動する場合、金属配線とカソード電極３２Ｌの接合部が発光部の両端に互い違いに設けられる（図１２（Ｅ）を参照）。その場合、それぞれの配線による光量バラツキを抑えることができる。
【００５２】
図１２（Ｃ）の実施例５Ａは、実施例５のカソード電極のコーナー部分を、例えば４５度に面取りしたものである。すなわち、発光部周囲に沿って電流狭窄領域上にカソード電極３２Ｌを形成する際、カソード電極３２Ｌの曲がった近傍の非電流狭窄領域をカソード電極３２Ｌで遮蔽する遮蔽領域を設ける。通常、カソード電極３２Ｌのエッジと電流狭窄領域の境界Ｋのエッジが近接した領域の電流密度が高くなり、またカソード電極３２Ｌの凹凸部分近傍で電流密度が高くなる。そこで、カソード電極３２Ｌの凹凸形状を緩和させることと、カソード電極３２Ｌのエッジと電流狭窄層の境界Ｋのエッジが近接した領域を遮蔽することで、信頼性に影響する電流密度の高い領域を遮蔽する。
【００５３】
図１２（Ｄ）は、実施例１Ａのカソード電極を用いた場合の金属配線６４の接続を示している。金属配線６４は、線形方向に配列されるメサＭと平行に延在し、カソード電極３２Ｌの幅広部分とコンタクト領域ＣＴを介して電気的に接続される。図１２（Ｅ）は、実施例１Ｂのカソード電極を用いた場合の金属配線６４の接続を示している。実施例１Ｂのカソード電極は、両側に縦１の字状の部分２４０、２４２を含み、これとオーバーラップするように一対の金属配線６４Ａ、６４ＢがメサＭの両側に延在される。金属配線６４Ａ、６４Ｂのコンタクト領域ＣＴが千鳥状になるように交互に形成され、金属配線６４Ａは、電極部分２４０に電気的に接続され、金属配線６４Ｂは、電極部分２４２に電気的に接続される。
【００５４】
次に、本発明の他の実施例について説明する。図１３（Ａ）は、第２の実施例に係る発光素子の断面図であり、図２のＡ１−Ａ１線に対応する。第２の実施例では、アノード層２２と基板２０との間に、Ａｌ組成を異にするｐ型のＡｌＧａＡｓの対を複数対積層した分布ブラッグ型反射鏡（Distributed Bragg Reflector:以下、ＤＢＲという）３００が挿入される。各層の厚さは、λ／４ｎｒである（λは、発光する光のピーク波長、ｎｒは媒質の屈折率）。発光部で発光した光の一部は、基板方向に進行するが、その光はＤＢＲ３００によって反射され、メサ頂部から出射される。これにより光出力を増加させることができる。
【００５５】
図１３（Ｂ）は、第３の実施例に係る発光素子の断面図である。第１の実施例の発光素子は、基板上にｐｎｐｎ構造の半導体層が形成されたサイリスタから構成されたが、第３の実施例の発光素子は、基板上にｐｎ構造の半導体層が形成された発光ダイオードから構成される。同図に示すように、アノード電極４０が裏面に形成されたｐ型の半導体基板２０上に、電流狭窄層３０を含むｐ型のアノード層２２が形成され、アノード層２２上に活性層３１０が形成され、活性層３１０上にｎ型のカソード層３２０が形成され、カソード層３２０上にｎ型の不純物濃度が高いコンタクト層３３０が形成され、コンタクト層３３０上にカソード電極３２Ｌが電気的に接続される。
【００５６】
上記実施例では、電流狭窄方法として酸化狭窄を示したが、イオン注入やエッチング再成長を用いてもよい。
上記実施例では、発光素子の島またはメサの平面形状を矩形状としが、この形状は、円形状または楕円状であってもよい。複数の発光素子が一列に配列された発光素子アレイでは、発光素子の島またはメサが矩形状であるとき、発光素子の間隔を非常に狭くすることができ、発光素子アレイの小型化、高集積化が図られる。例えば、１２００ｄｐｉの解像度で光書き込みを行う発光素子アレイの場合、一列配置では発光素子が約２１μｍの間隔で並べられるため、矩形状の発光部（発光サイリスタ）の並び方向（主走査方向）１辺を１８μｍし、主走査方向と９０度をなす方向（副走査方向）の１辺は２４μｍとする。また、電流狭窄層は、主走査方向の開口幅（非酸化領域）が１２μｍとしている。一般に、同じ注入電流に対して、発光部の面積が広いほど光量が増大するが、素子サイズが大きくなる。また、開口が狭いほど光出力が増大するが、開口が狭くなると電流密度の上昇による信頼性の低下も伴う。従って、発光素子の大きさと必要光量により、発光部の形状を調整する。
上記実施例では、電流狭窄層とカソード電極との間に発光層または発光領域が形成される例を示したが、発光層は、電流狭窄層と基板との間に形成されるものであってもよい。
上記実施例では、電流狭窄層がアノード層内に形成される例を示したが、電流狭窄層を挿入する位置としては、カソード層内、カソード層とｐゲート層の境界面、ｐゲート層内、ｐゲート層とｎゲート層の境界面、ｎゲート層内、ｎゲート層とアノード層の境界面のいずれであってもよい。
上記実施例では、基板として半導体基板を用いて基板の裏面にアノード電極を設ける例を示したが、絶縁基板を用いて、アノード電極とカソード電極の両方を基板に対して光の出射面側に設けてもよい。また、アノードとカソードの位置を入れ替えてもよい。すなわち、基板側から、カソード層、ゲート電極を有するゲート層、及びアノード電極を有するアノード層の順で積層されたｐｎｐｎ積層構造に対して、電流狭窄層を設けてもよい。また、ゲート電極は、アノード層とカソード層の間の層であれば、ｐ層、ｎ層のいずれに設けてもよい。また、アノード層、ゲート層、カソード層が順に積層されたｐｎｐｎ積層構造であれば、各層の間や各層内に他の層やｉ層が挿入されていてもよい。
【００５７】
以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図１４に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板７０上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ７１が、主走査方向に実装され、発光素子アレイチップ７１の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ７２が、樹脂ハウジング７３により固定されている。ロッドレンズアレイ７２の光軸上には、感光ドラム７４が設けられる。また、チップ実装基板７０の下地には発光素子アレイチップ７１の熱を放出するためのヒートシンク７５が設けられ、ハウジング７３とヒートシンク７５は、チップ実装基板７０を間に挟んで止め金具７６により固定されている。
【００５８】
図１４に示す光書込みヘッドを用いた光プリンタを図１５に示す。光プリンタには、光書込みヘッド１００が設置される。円筒形の感光ドラム１０２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器１０４で一様に帯電させる。そして、光書込みヘッド１００で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器１０６で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器１０８でカセット１１０中から送られてきた用紙１１２上に、トナーを転写する。用紙は、定着器１１４にて熱等を加えられ定着され、スタッカ１１６に送られる。一方、転写の終了したドラムは、消去ランプ１１８で帯電が全面にわたって中和され、清掃器１２０で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ、複写機などの画像形成装置にも利用することができる。
【００５９】
以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、メサの形状は、実施の形態に開示した長方形である必要はなく、正方形や円形等、他の形状であってもよい。また、電極の形状は必ずしも矩形状の形状によって構成される必要はなく、本発明の要旨の範囲内において、曲線状や他の形状であってもよい。また、実施の形態においては発光素子の一例として発光サイリスタを用いて説明したが、発光ダイオードなど他の発光素子であってもよい。また、本実施例に開示した積層構造の発光サイリスタは、自己走査型発光素子アレイ以外の発光素子アレイに適用してもよく、更には、アレイではなく単体の発光素子として、画像形成装置以外の電子機器に適用してもよい。
【符号の説明】
【００６０】
１０：ＳＬＥＤ
２０：半導体基板
２２：ｐ型のアノード層
２４：ｎ型の半導体層（ゲート層）
２６：ｐ型の半導体層（ゲート層）
２８Ｌ、２８Ｔ、２８ＰＴ：カソード層
３０：電流狭窄層
３０Ａ：酸化領域
３０Ｂ：非酸化領域（導電領域）
３２Ｌ、３２Ｔ、３２ＰＴ：カソード電極
３４：光出射口
３６：ゲート電極
４０：アノード電極
Li：発光部サイリスタ
Ti：シフト部サイリスタ
PTi：寄生サイリスタ
Di：結合ダイオード
Ｋ：酸化領域と非酸化領域との境界
【図１】
2016163002.tif 000003
【図２】
2016163002.tif 000004
【図３】
2016163002.tif 000005
【図４】
2016163002.tif 000006
【図５】
2016163002.tif 000007
【図６】
2016163002.tif 000008
【図７】
2016163002.tif 000009
【図８】
2016163002.tif 000010
【図９】
2016163002.tif 000011
【図１０】
2016163002.tif 000012
【図１１】
2016163002.tif 000013
【図１２】
2016163002.tif 000014
【図１３】
2016163002.tif 000015
【図１４】
2016163002.tif 000016
【図１５】
2016163002.tif 000017