(57)【要約】【課題】暗電流の発生を抑制しつつ、転送効率を向上するための技術を提供する。【解決手段】固体撮像装置の製造方法は、画素アレイが形成される第１領域と周辺回路が形成される第２領域とを有する半導体基板に素子分離領域を形成する工程と、第１領域の上に開口を有するマスクを用いて半導体基板にイオンを注入することによって、第１領域に第２導電型の第１ウェル領域を形成する工程と、第２領域の上と、第１領域のうちの一部との上に開口を有するマスクを用いて半導体基板にイオンを注入することによって、第１領域における素子分離領域の下に第２導電型のガード領域を形成するとともに、第２領域に第２導電型の第２ウェル領域を形成する注入工程とを有する。【選択図】図１
2016018823.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像装置の製造方法であって、
画素アレイが形成される第１領域と周辺回路が形成される第２領域とを有する半導体基板に素子分離領域を形成する工程と、
前記第１領域の上に開口を有するマスクを用いて前記半導体基板にイオンを注入することによって、前記第１領域に第２導電型の第１ウェル領域を形成する工程と、
前記第２領域の上と、前記第１領域のうちの一部との上に開口を有するマスクを用いて前記半導体基板にイオンを注入することによって、前記第１領域における前記素子分離領域の下に第２導電型のガード領域を形成するとともに、前記第２領域に前記第２導電型の第２ウェル領域を形成する注入工程とを有することを特徴とする製造方法。
【請求項２】
前記注入工程において、注入条件が互いに異なる複数回のイオン注入を行うことによって、前記ガード領域及び前記第２ウェル領域を形成することを特徴とする請求項１に記載の製造方法。
【請求項３】
前記注入工程の後に、前記半導体基板にイオンを注入することによって、前記第１領域における前記ガード領域に接し、前記第２導電型とは異なる第１導電型の電荷蓄積領域を形成する工程を更に有することを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
前記素子分離領域を形成する工程の前に、前記素子分離領域が形成される領域に、前記第２導電型のチャネルストッパ領域を形成するためのイオンを注入する工程を更に有することを特徴とする請求項１乃至３の何れか１項に記載の製造方法。
【請求項５】
前記画素アレイは、光電変換素子と、前記光電変換素子で生成された電荷を転送するための転送トランジスタとを有し、
前記製造方法は、前記注入工程の後に、前記半導体基板にイオンを注入することによって、前記第１のウェル領域に、前記光電変換素子の一部を構成する第１導電型の電荷蓄積領域を形成する工程を更に有し、
前記転送トランジスタの近傍に位置し、前記転送トランジスタのチャネル幅方向に切断した前記半導体基板の第１断面において、前記電荷蓄積領域と前記ガード領域とは、前記第２導電型であり、前記ガード領域よりも不純物濃度が低い第１半導体領域によって隔てられており、
前記第１断面に平行であり、前記第１断面よりも前記転送トランジスタから遠い位置にある前記半導体基板の第２断面において、前記電荷蓄積領域の側面と前記ガード領域とが接していることを特徴とする請求項１または２に記載の製造方法。
【請求項６】
前記電荷蓄積領域は、前記半導体基板の表面に対する平面視において前記転送トランジスタのゲート電極に重なる部分を含み、当該重なる部分と、前記ガード領域とは、前記第１半導体領域によって分離されていることを特徴とする請求項５に記載の製造方法。
【請求項７】
前記転送トランジスタのチャネル長方向に切断した前記半導体基板の第３断面において、前記電荷蓄積領域の側面と前記ガード領域とが接していることを特徴とする請求項５又は６に記載の製造方法。
【請求項８】
前記ガード領域は、前記電荷蓄積領域の底面の一部に更に接していることを特徴とする請求項５乃至７の何れか１項に記載の製造方法。
【請求項９】
前記ガード領域に接している前記電荷蓄積領域の前記側面は、前記素子分離領域の下に位置することを特徴とする請求項５乃至８の何れか１項に記載の製造方法。
【請求項１０】
前記製造方法は、前記素子分離領域を形成する工程の前に、前記素子分離領域が形成される領域に、前記第２導電型のチャネルストッパ領域を形成するためのイオンを注入する工程を更に有し、
前記ガード領域は、前記チャネルストッパ領域と前記電荷蓄積領域との間に位置し、
前記ガード領域の不純物濃度は、前記チャネルストッパ領域の不純物濃度よりも高いことを特徴とする請求項５乃至９の何れか１項に記載の製造方法。
【請求項１１】
前記第１半導体領域の不純物濃度は、前記チャネルストッパ領域の不純物濃度よりも低いことを特徴とする請求項１０に記載の製造方法。
【請求項１２】
前記ガード領域は、前記電荷蓄積領域よりも前記半導体基板の表面から深い位置まで形成されることを特徴とする請求項５乃至１１の何れか１項に記載の製造方法。
【請求項１３】
前記第１断面において、前記電荷蓄積領域と前記ガード領域とは、０．０５μｍ以上離れていることを特徴とする請求項５乃至１２に記載の製造方法。
【請求項１４】
前記ガード領域の不純物濃度のピークは、前記第１のウェル領域の不純物濃度の１以上のピークのうち前記電荷蓄積領域の直下にあるピークよりも前記半導体基板の表面から浅い位置にあることを特徴とする請求項５乃至１３の何れか１項に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
固体撮像装置では一般に、電荷蓄積領域の周囲に素子分離領域が配される。電荷蓄積領域の空乏層が素子分離領域まで広がると、この空乏層が素子分離領域付近における結晶欠陥を取り込むことによって暗電流が発生する場合がある。特許文献１で提案される固体撮像装置では、電荷蓄積領域の空乏層の広がりを抑制するために、Ｎ型の電荷蓄積領域と素子分離領域とがＰ型の高濃度半導体領域で分離されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特願２０００−３５３８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１で提案される固体撮像装置では、転送トランジスタのゲート電極の付近において高濃度半導体領域が電荷蓄積領域に接している。そのため、電荷蓄積領域に形成される転送路が圧迫され、転送トランジスタの転送効率が低減する。本発明は、暗電流の発生を抑制しつつ、転送効率を向上するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、一部の実施形態によれば、固体撮像装置の製造方法であって、画素アレイが形成される第１領域と周辺回路が形成される第２領域とを有する半導体基板に素子分離領域を形成する工程と、前記第１領域の上に開口を有するマスクを用いて前記半導体基板にイオンを注入することによって、前記第１領域に第２導電型の第１ウェル領域を形成する工程と、前記第２領域の上と、前記第１領域のうちの一部との上に開口を有するマスクを用いて前記半導体基板にイオンを注入することによって、前記第１領域における前記素子分離領域の下に第２導電型のガード領域を形成するとともに、前記第２領域に前記第２導電型の第２ウェル領域を形成する注入工程とを有することを特徴とする製造方法が提供される。
【発明の効果】
【０００６】
上記手段により、暗電流の発生を抑制しつつ、転送効率を向上するための技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】一部の実施形態の固体撮像装置の構成例を説明する平面図。
【図２】図１の固体撮像装置の断面図。
【図３】図１の固体撮像装置の効果を説明する図。
【図４】一部の実施形態の固体撮像装置の構成例を説明する平面図。
【図５】図１の固体撮像装置の製造方法例を説明する図。
【図６】図１の固体撮像装置の製造方法例を説明する図。
【図７】図１の固体撮像装置の製造方法例を説明する図。
【図８】一部の実施形態の固体撮像装置の製造方法例を説明する図。
【発明を実施するための形態】
【０００８】
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付し、重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。以下の説明において、各半導体領域の導電型を入れ替えた構成も可能である。
【０００９】
図１及び図２を参照して、一部の実施形態に係る固体撮像装置１００の構造例を説明する。図１は、固体撮像装置１００に含まれる１つの画素のうち、光電変換素子及び転送トランジスタに着目した平面図である。図２（ａ）は、転送トランジスタのチャネル長方向に切断した図１のＡ−Ａ’線における断面図である。図２（ｂ）は、転送トランジスタのチャネル幅方向に切断した図１のＢ−Ｂ’線における断面図である。図２（ｃ）は、転送トランジスタのチャネル幅方向に平行であり、Ｂ−Ｂ’線よりもゲート電極１０８から遠い位置にある図１のＣ−Ｃ’線における断面図である。図１では、説明のために、一部の構成要素を省略し、ゲート電極１０８を透過的に示し、素子分離領域１０４の縁を破線で示す。
【００１０】
固体撮像装置１００は半導体基板１０１を有する。半導体基板１０１は例えばＮ型である。半導体基板１０１のうち活性領域の周囲に素子分離領域１０４が形成されている。半導体基板１０１の画素領域、すなわち画素アレイが配される領域に、Ｐ型の半導体領域であるウェル領域１０２が形成されている。ウェル領域１０２に、電荷蓄積領域１０３、フローティングディフュージョン（ＦＤ）領域１１０、チャネルストッパ領域１０５、ガード領域１０６及び表面領域１０７が形成されている。固体撮像装置１００は、半導体基板１０１の表面に、ゲート絶縁膜１０９及びゲート電極１０８を更に有する。ゲート絶縁膜１０９及びゲート電極１０８は、転送トランジスタの一部を構成する。
【００１１】
電荷蓄積領域１０３はＮ型の半導体領域であり、周囲のＰ型の半導体領域とともに光電変換素子を構成する。この光電変換素子で生成された信号電荷は電荷蓄積領域１０３に蓄積される。ＦＤ領域１１０はＮ型の半導体領域である。電荷蓄積領域１０３に蓄積された信号電荷は転送トランジスタがオンになるとＦＤ領域１１０に転送される。チャネルストッパ領域１０５はＰ型の半導体領域である。チャネルストッパ領域１０５の不純物濃度は、ウェル領域１０２の不純物濃度よりも高い。チャネルストッパ領域１０５は、素子分離領域１０４の下で発生するリーク電流の発生を抑制する。ガード領域１０６はＰ型の半導体領域である。ガード領域１０６の不純物濃度は、チャネルストッパ領域１０５の不純物濃度よりも高い。ガード領域１０６は、電荷蓄積領域１０３の空乏層の広がりを抑制する。表面領域１０７はＰ型の半導体領域である。表面領域１０７を半導体基板１０１の表面に配することによって光電変換素子は埋め込み型となり、半導体基板１０１の表面で生じる暗電流を低減できる。
【００１２】
続いて、ウェル領域１０２に形成された各半導体領域の位置関係を説明する。電荷蓄積領域１０３及びＦＤ領域１１０はウェル領域１０２内の活性領域に配される。電荷蓄積領域１０３とＦＤ領域１１０とは間隔をおいて配される。ウェル領域１０２のうち、電荷蓄積領域１０３とＦＤ領域１１０との間にある領域１０２ａは転送トランジスタのチャネル領域となる。領域１０２ａは、ゲート絶縁膜１０９及びゲート電極１０８によって覆われる。ゲート絶縁膜１０９及びゲート電極１０８は、電荷蓄積領域１０３の一部を更に覆ってもよい。
【００１３】
電荷蓄積領域１０３のうち、ゲート電極１０８の近傍に位置する部分を転送路領域１０３ａと呼ぶ。転送路領域１０３ａは、電荷蓄積領域１０３のうち半導体基板１０１の表面に対する平面視において所定の距離以内（例えば、０．０７μｍ以内）にある部分であってもよい。転送路領域１０３ａは、電荷蓄積領域１０３に蓄積された信号電荷がＦＤ領域１１０に転送される場合に当該信号電荷が通過する領域である。電荷蓄積領域１０３のうち、転送路領域１０３ａ以外の領域を領域１０３ｂと呼ぶ。領域１０３ｂは、電荷蓄積領域１０３のうち半導体基板１０１の表面に対する平面視において所定の距離以上（例えば、０．０７μｍ以上）にある部分であってもよい。領域１０３ｂは転送路領域１０３ａよりもゲート電極１０８から遠くに位置する。転送トランジスタのチャネル幅方向について、転送路領域１０３ａの幅は、領域１０３ｂの幅よりも狭い。領域１０３ｂは、半導体基板１０１の表面に対する平面視において、素子分離領域１０４に重なる部分を含む。一方、転送路領域１０３ａは、半導体基板１０１の表面に対する平面視において、素子分離領域１０４に重なる部分を含まない。
【００１４】
ガード領域１０６は、素子分離領域１０４の下に配される。図１に示すように、半導体基板１０１の表面に対する平面視において、ガード領域１０６は素子分離領域１０４からはみ出す部分を有してもよい。図２（ｂ）に示すように、転送路領域１０３ａとガード領域１０６とは、ウェル領域１０２の一部の領域１０２ｂによって隔てられている。これに対して、図２（ａ）及び（ｃ）に示すように、領域１０３ｂの側面は、ガード領域１０６に接している。ガード領域１０６に接するこの側面は、素子分離領域１０４の下に位置してもよい。また、ガード領域１０６は、電荷蓄積領域１０３よりも、半導体基板１０１の表面から深い位置まで形成されている。ガード領域１０６は、電荷蓄積領域１０３の側面から底面に回り込んで、電荷蓄積領域１０３の底面の一部とも接していてもよい。ガード領域１０６の不純物濃度のピークは、ウェル領域１０２の不純物濃度の１以上のピークのうち電荷蓄積領域１０３の直下にあるピークよりも半導体基板１０１の表面から浅い位置にあってもよい。電荷蓄積領域１０３の直下にあるウェル領域１０２のピークは、空乏層止めとして機能する。
【００１５】
図１に示すように、本実施形態では、ガード領域１０６は環状の領域である。しかし、ガード領域１０６は、電荷蓄積領域１０３に接する部分のみを有していてもよい。また、ガード領域１０６は、電荷蓄積領域１０３の側面のうち、転送トランジスタのチャネル長方向に平行な側面に対してのみ形成されてもよいし、ゲート電極１０８とは反対側にある側面に対してのみ形成されてもよい。
【００１６】
チャネルストッパ領域１０５は、素子分離領域１０４の下に配される。半導体基板１０１の表面に対する平面視において、チャネルストッパ領域１０５は素子分離領域１０４に覆われてもよい。ガード領域１０６は、チャネルストッパ領域１０５と電荷蓄積領域１０３との間に位置する。
【００１７】
本実施形態では、転送路領域１０３ａとガード領域１０６とを、ガード領域１０６よりも不純物濃度が低い領域１０２ｂによって隔てられているので、高濃度のガード領域１０６によって転送トランジスタの転送路が圧迫されることを抑制できる。従って、本実施形態では、転送路領域１０３ａとガード領域１０６とが接する場合と比較して、転送トランジスタの転送効率が向上する。また、電荷蓄積領域１０３の領域１０３ｂの側面にガード領域１０６が接しているので、電荷蓄積領域１０３の空乏層が素子分離領域１０４へ向かって広がることに起因する暗電流の発生を抑制できる。さらに、電荷蓄積領域１０３の領域１０３ｂの側面を素子分離領域１０４に重なる位置に配置することによって、この側面が素子分離領域１０４に重ならない場合と比較して、光電変換素子の飽和量を向上できる。
【００１８】
図３を参照して、固体撮像装置１００の奏する効果を説明する。図３（ａ）は、転送トランジスタのチャネル幅方向における転送路領域１０３ａとガード領域１０６との間の距離Ｘ（図１、図２（ｂ））を様々に変化させた場合の固体撮像装置１００の欠陥画素数を測定したグラフである。このグラフの横軸は距離Ｘを示し、縦軸はＸ＝−０．２μｍの場合が１となるように規格化された欠陥画素数を示す。この測定において、欠陥画素とは、固体撮像装置１００に光を照射しない状態（暗状態）における暗電流が所定の閾値を越えた画素のことである。また、ガード領域１０６の縁に沿って測定した電荷蓄積領域１０３と素子分離領域１０４との間の距離Ｙ（図１）を０．０５μｍに統一した。図３（ａ）のグラフから読み取れるように、距離Ｘを０．０５μｍ以上離すことによって、暗電流の影響を軽減できる。
【００１９】
図３（ｂ）は、電荷蓄積領域の形状を様々に変化させた場合の光電変換素子の飽和量を測定したグラフである。このグラフの横軸は電荷蓄積領域１０３の形状を示し、縦軸はオフセットがない場合が１となるように規格化された飽和量を示す。このグラフにおいて、オフセット位置「なし」は、電荷蓄積領域のゲート電極側以外の側面が素子分離領域１０４に重なる場合を示す。オフセット位置「全体」は、電荷蓄積領域のゲート電極側以外の側面が素子分離領域１０４から離れている場合を示し、オフセット量はその距離を示す。オフセット位置「一部」は、固体撮像装置１００のように、電荷蓄積領域の側面のうち転送路領域１０３ａのみが素子分離領域１０４から離れている場合を示し、オフセット量はその距離を示す。図３（ｂ）のグラフから読み取れるように、電荷蓄積領域の一部のみを素子分離領域１０４からオフセットすることによって、電荷蓄積領域全体をオフセットする場合よりも光電変換素子の飽和量が向上する。
【００２０】
続いて、図４を参照して一部の実施形態に係る固体撮像装置４００の構造例を説明する。図４は、固体撮像装置４００に含まれる１つの画素のうち、光電変換素子及び転送トランジスタに着目した平面図である。固体撮像装置４００は、電荷蓄積領域１０３の転送路領域４０３ａの形状が固体撮像装置１００とは異なり、他の点は固体撮像装置１００と同じであってもよい。固体撮像装置１００の転送路領域１０３ａは半導体基板１０１の表面に対する平面視において長方形の形状を有するが、固体撮像装置４００の転送路領域４０３ａは台形の形状を有する。素子分離領域１０４と転送路領域４０３ａとの間の距離Ｘは０．０５μｍ以上であってもよい。電荷蓄積領域１０３の転送路領域は上記以外の形状であってもよい。
【００２１】
続いて、図５〜図７を参照して、固体撮像装置１００の製造方法例を説明する。まず、Ｎ型の半導体基板１０１を準備する。図５（ａ）に示すように、半導体基板１０１は、画素アレイが形成される画素領域１０１ａと、周辺回路が形成される周辺回路領域１０１ｂとを含む。図５〜図７を通じて、画素領域１０１ａと周辺回路領域１０１ｂとが互いに隣接するように示しているが、これらの領域は半導体基板１０１における互いに離れた領域であってもよい。
【００２２】
続いて、半導体基板１０１の上に、窒化膜５０１を積層する。窒化膜５０１の上にフォトリソグラフィーによってレジストパターンを形成し、このレジストパターンを用いて窒化膜５０１をエッチングすることによって、窒化膜５０１に開口を形成する。窒化膜５０１の開口は、半導体基板１０１において素子分離領域を形成すべき領域の上に形成され、その他の領域の上には形成されない。
【００２３】
続いて、半導体基板１０１の画素領域１０１ａの上に開口を有し、周辺回路領域１０１ｂを覆うレジストパターン５０２を窒化膜５０１の上に形成する。レジストパターン５０２は例えばフォトリソグラフィーによって形成される。次に、図５（ａ）に示すように、窒化膜５０１及びレジストパターン５０２をマスクとして用いて、チャネルストッパ領域１０５を形成するためのＰ型のイオン（例えば、ボロン）を半導体基板１０１に注入する。このイオン注入は、例えば注入エネルギーを４０〜１００ＫｅＶとし、不純物濃度を１．０Ｅ１３〜２．０Ｅ１３／ｃｍ2として行われる。
【００２４】
続いて、レジストパターン５０２を除去した後に半導体基板１０１を熱処理することによって、窒化膜５０１の開口の下に素子分離領域１０４を形成するとともに、素子分離領域１０４の下にチャネルストッパ領域１０５を形成する。本実施形態では素子分離領域１０４としてＬＯＣＯＳを用いているが、ＳＴＩを用いてもよい。その後、窒化膜５０１を除去することによって、図５（ｂ）に示す構造体が得られる。
【００２５】
続いて、半導体基板１０１の画素領域１０１ａの上に開口を有し、周辺回路領域１０１ｂを覆うレジストパターン５０３を半導体基板１０１の上に形成する。レジストパターン５０３は例えばフォトリソグラフィーによって形成される。次に、図５（ｃ）に示すように、レジストパターン５０３をマスクとして用いて、Ｐ型のイオン（例えば、ボロン）を半導体基板１０１に注入することによって、ウェル領域１０２を形成する。このイオン注入は１回のイオン注入によって行われてもよいし、注入条件が互いに異なる複数回のイオン注入によって行われてもよい。例えば、以下の条件を用いて、ボロンを６回注入してもよい。１回目のイオン注入の条件では、注入エネルギーを２．０〜３．０ＭｅＶとし、不純物濃度を１．０Ｅ１３〜５．０Ｅ１３／ｃｍ2とする。２回目のイオン注入の条件では、注入エネルギーを１．５〜２．０ＭｅＶとし、不純物濃度を０．５Ｅ１２〜２．０Ｅ１２／ｃｍ2とする。３回目のイオン注入の条件では、注入エネルギーを０．８〜１．５ＭｅＶとし、不純物濃度を１．０Ｅ１１〜８．０Ｅ１１／ｃｍ2とする。４回目のイオン注入の条件では、注入エネルギーを４００〜８００ＫｅＶとし、不純物濃度を１．０Ｅ１１〜４．０Ｅ１１／ｃｍ2とする。５回目のイオン注入の条件では、注入エネルギーを２００〜４００ＫｅＶとし、不純物濃度を０．５Ｅ１２〜１．５Ｅ１２／ｃｍ2とする。６回目のイオン注入の条件では、注入エネルギーを１５〜４０ＫｅＶとし、不純物濃度を２．０Ｅ１１〜５．０Ｅ１１／ｃｍ2とする。複数回のイオン注入によってウェル領域１０２を形成する場合に、１回以上のイオン注入が光電変換素子の空乏層止めの層を形成するために行われてもよい。
【００２６】
続いて、レジストパターン５０３を除去し、図６（ａ）に示すように、半導体基板１０１の上にレジストパターン６０１を形成する。レジストパターン６０１は例えばフォトリソグラフィーによって形成される。レジストパターン６０１は、周辺回路領域１０１ｂの上に開口を有するとともに、画素領域１０１ａのうちガード領域１０６が形成される領域の上に開口を有し、それ以外の領域を覆う。ガード領域１０６の一部が素子分離領域１０４の下に位置し、他の一部が活性領域に形成されるように、レジストパターン６０１の開口は素子分離領域１０４の縁とその周辺とを露出する。
【００２７】
次に、図６（ａ）に示すように、レジストパターン６０１をマスクとして用いて、Ｐ型のイオン（例えば、ボロン）を半導体基板１０１に注入する。このイオン注入により、周辺回路領域１０１ｂにウェル領域６０２が形成されるとともに、画素領域１０１ａのウェル領域１０２内にガード領域１０６が形成される。このイオン注入は１回のイオン注入によって行われてもよいし、注入条件が互いに異なる複数回のイオン注入によって行われてもよい。例えば、以下の条件を用いて、ボロンを３回注入してもよい。１回目のイオン注入の条件では、注入エネルギーを１００〜３００ＫｅＶとし、不純物濃度を１．０Ｅ１２〜４．５Ｅ１２／ｃｍ2とする。２回目のイオン注入の条件では、注入エネルギーを１００〜１５０ＫｅＶとし、不純物濃度を１．０Ｅ１２〜７．０Ｅ１２／ｃｍ2とする。３回目のイオン注入の条件では、注入エネルギーを１５〜４０ＫｅＶとし、不純物濃度を１．０Ｅ１２〜４．０Ｅ１２／ｃｍ2とする。
【００２８】
本実施形態のように、ウェル領域６０２とガード領域１０６とを同時に形成することによって、工程数を削減できる。これらの領域を同時に形成することは必須ではなく、これらの領域は別個のレジストパターンを用いて別個の工程で形成されてもよい。また、素子分離領域１０４の形成後にイオンを注入してガード領域１０６を形成するので、ガード領域１０６は素子分離領域１０４を形成する際の熱処理の影響を受けず、チャネルストッパ領域１０５よりも高濃度になる。
【００２９】
続いて、図６（ｂ）に示すように、半導体基板１０１の上に、ゲート絶縁膜１０９、６０３及びゲート電極１０８、６０４を形成する。これらは例えば、半導体基板の表面に酸化膜などの絶縁膜を形成し、この絶縁膜の上にポリシリコン膜を形成し、このポリシリコン膜をパターニングすることによって形成される。ゲート絶縁膜１０９及びゲート電極１０８は転送トランジスタの一部を構成する。ゲート絶縁膜６０３及びゲート電極６０４は周辺回路に含まれるトランジスタの一部を構成する。
【００３０】
続いて、図６（ｃ）に示すように、半導体基板１０１及びゲート電極１０８、６０４の上にレジストパターン６０５を形成する。レジストパターン６０５は例えばフォトリソグラフィーによって形成される。レジストパターン６０５は、画素領域１０１ａのうち電荷蓄積領域１０３が形成される領域の上に開口を有し、それ以外の領域を覆う。レジストパターン６０５の開口は、ゲート電極１０８の上まで延びていてもよい。この場合に、電荷蓄積領域１０３がゲート電極１０８に対して自己整合的に形成される。また、レジストパターン６０５の開口は、素子分離領域１０４の端部の上まで延びていてもよい。電荷蓄積領域１０３の一部が素子分離領域１０４の下に形成されるように、レジストパターン６０５の開口は素子分離領域１０４の縁及びその周辺とを露出する。
【００３１】
次に、レジストパターン６０５をマスクとして用いて、Ｎ型のイオン（例えば、リンやヒ素）を半導体基板１０１に注入する。このイオン注入により、画素領域１０１ａのウェル領域１０２内に電荷蓄積領域１０３が形成される。このイオン注入は１回のイオン注入によって行われてもよいし、注入条件が互いに異なる複数回のイオン注入によって行われてもよい。また、イオンは半導体基板１０１の表面に直交する方向に注入されてもよいし、傾いた方向に注入されてもよい。例えば、以下の条件を用いて、ヒ素を２回注入してもよい。１回目のイオン注入の条件では、注入エネルギーを３００〜６００ＫｅＶとし、不純物濃度を１．０Ｅ１２〜５．０Ｅ１２／ｃｍ2とし、傾きを７度とする。２回目のイオン注入の条件では、注入エネルギーを１００〜４５０ＫｅＶとし、不純物濃度を０．５Ｅ１２〜２．０Ｅ１２／ｃｍ2とし、傾きを３０度する。ここで、傾きとは半導体基板１０１の表面の法線に対する角度であり、ゲート電極１０８の下にイオンが注入される方向に傾く。
【００３２】
続いて、レジストパターン６０５を除去し、図７（ａ）に示すように、半導体基板１０１及びゲート電極１０８、６０４の上にレジストパターン７０１を形成する。レジストパターン７０１は例えばフォトリソグラフィーによって形成される。レジストパターン７０１は、画素領域１０１ａのうち表面領域１０７が形成される領域の上に開口を有し、それ以外の領域を覆う。レジストパターン７０１の開口は、ゲート電極１０８の上まで延びていてもよい。この場合に、表面領域１０７がゲート電極１０８に対して自己整合的に形成される。また、レジストパターン６０５の開口は、素子分離領域１０４の端部の上まで延びていてもよい。
【００３３】
次に、レジストパターン７０１をマスクとして用いて、Ｐ型のイオン（例えば、ボロン）を半導体基板１０１に注入することによって、画素領域１０１ａのウェル領域１０２の表面に表面領域１０７を形成する。イオンは半導体基板１０１の表面に直交する方向に注入されてもよいし、傾いた方向に注入されてもよい。このイオン注入は、例えば注入エネルギーを１０〜３０ＫｅＶとし、不純物濃度を３．０Ｅ１３〜８．０Ｅ１３／ｃｍ2とし、傾きを２０〜３０度として行われる。ここで、傾きとは半導体基板１０１の表面の法線に対する角度であり、ゲート電極１０８の下にイオンが注入される方向に傾く。
【００３４】
続いて、レジストパターン７０１を除去し、図７（ｂ）に示すように、半導体基板１０１及びゲート電極１０８、６０４の上にレジストパターン７０２を形成する。レジストパターン７０２は例えばフォトリソグラフィーによって形成される。レジストパターン７０２は、画素領域１０１ａのうちＦＤ領域１１０が形成される領域の上に開口を有し、それ以外の領域を覆う。レジストパターン７０２の開口は、ゲート電極１０８の上まで延びていてもよい。この場合に、ＦＤ領域１１０ゲート電極１０８に対して自己整合的に形成される。
【００３５】
次に、レジストパターン７０２をマスクとして用いて、Ｎ型のイオン（例えば、リンやヒ素）を半導体基板１０１に注入することによって、画素領域１０１ａのウェル領域１０２内にＦＤ領域１１０を形成する。イオンは半導体基板１０１の表面に直交する方向に注入されてもよいし、傾いた方向に注入されてもよい。このイオン注入では、例えば注入エネルギーを３０〜８０ＫｅＶとし、不純物濃度を１．０Ｅ１３〜４．０Ｅ１３／ｃｍ2とし、傾きを４５度としてリンの注入が行われる。ここで、傾きとは半導体基板１０１の表面の法線に対する角度であり、８分割回転で注入される。このイオン注入によって、ＦＤ領域１１０の形成と同時に、ＮＭＯＳトランジスタの電界緩和層が形成されてもよい。
【００３６】
続いて、図７（ｃ）に示すように、レジストパターン７０２を除去した後、ゲート電極６０４の側壁を覆うサイドウォール７０４を形成し、周辺回路領域１０１ｂにおけるゲート電極６０４の周囲にスース又はドレインとなる不純物領域７０３を形成する。さらに、半導体基板１０１の上に、電荷蓄積領域１０３を覆う反射防止膜７０５を形成してもよい。その後、配線層やカラーフィルタ、マイクロレンズなどを形成することによって、固体撮像装置１００が完成する。
【００３７】
図８を参照して、他の一部の実施形態に係る固体撮像装置の製造方法例を説明する。図８（ｂ）に示すように、本実施形態の固体撮像装置は、固体撮像装置１００に、パンチスルーストッパ８０２を追加したものである。パンチスルーストッパ８０２とは、チャネル領域１０２ｂの下部に配され、チャネル領域１０２ｂと同じＰ型であり、チャネル領域１０２ｂよりも不純物が高い半導体領域のことである。
【００３８】
図８に説明される製造方法は、固体撮像装置１００の製造方法とは、図６（ａ）で説明した工程のみが異なり、他の工程は同一であってもよい。本実施形態の製造方法では、図６（ａ）の工程でレジストパターン６０１を形成する代わりに、レジストパターン８０１を形成する。レジストパターン８０１は、レジストパターン６０１の開口に加えて、パンチスルーストッパ８０２を形成すべき領域の上にも開口を有する。この開口を有することによって、ウェル領域６０２及びガード領域１０６を形成するためのイオン注入によって、パンチスルーストッパ８０２も形成される。これらの領域を同時に形成することによって、工程数を削減できる。イオン注入の条件は図６（ａ）で説明したものと同じであってもよい。
【００３９】
以下、上記の各実施形態に係る固体撮像装置の応用例として、この固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に有する装置（例えば、パーソナルコンピュータ、携帯端末等）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、この固体撮像装置から出力される信号を処理する信号処理部とを含む。この信号処理部は、例えば、固体撮像装置からで得られた信号に基づくデジタルデータを処理するプロセッサを含みうる。このデジタルデータを生成するためのＡ／Ｄ変換器を、固体撮像装置の半導体基板に設けてもよいし、別の半導体基板に設けてもよい。
【符号の説明】
【００４０】
１００  固体撮像装置、１０３  電荷蓄積領域、１０４  素子分離領域、１０６  ガード領域、１０８  ゲート電極、１１０  ＦＤ領域
【図１】
2016018823.tif 000003
【図２】
2016018823.tif 000004
【図３】
2016018823.tif 000005
【図４】
2016018823.tif 000006
【図５】
2016018823.tif 000007
【図６】
2016018823.tif 000008
【図７】
2016018823.tif 000009
【図８】
2016018823.tif 000010