(57)【要約】【課題】凹状のアライメントマークをＥＢ照射により高い精度で検出することにより、異なる工程で形成した複数の孔の位置ずれを小さくすることができる半導体装置の製造方法を提供する。【解決手段】アライメント領域Ａの半導体基板１の上方に電子高反射膜９ａを形成し、電子高反射膜９ａと素子領域Ｂ、Ｃ内の素子５の上方に絶縁膜１０〜１３を形成し、素子領域Ｂ、Ｃの絶縁膜１０〜１３に第１の孔１０ｂを形成し、アライメント領域Ａの絶縁膜１０〜１３及び電子高反射膜９ａを貫通する第２の孔１０ａを形成し、第２の孔１０ａ及び前記電子高反射膜９ａをアライメントマーク１５として用い、素子領域Ｂ、Ｃの絶縁膜１０〜１３に第３の孔１３ｂを形成する工程を含む。【選択図】図３
2016018807.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板のアライメント領域の上方に形成される電子高反射膜と、
前記電子高反射膜の少なくとも上に積層される絶縁膜と、
前記絶縁膜に形成され、前記電子高反射膜を貫通する孔と
を有するアライメントマークを備える半導体装置。
【請求項２】
前記電子高反射膜は、金属シリサイド層か金属膜のいずれかであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
アライメント領域と素子を有する素子領域とを含む半導体基板において、
前記アライメント領域の前記半導体基板の上方に電子高反射膜を形成する工程と、
前記電子高反射膜及び前記素子の上方に絶縁膜を形成する工程と、
前記素子領域の前記絶縁膜に第１の孔を形成するとともに、前記アライメント領域の前記絶縁膜及び前記電子高反射膜を貫通する第２の孔を形成する工程と、
前記第２の孔及び前記電子高反射膜を第１アライメントマークとして用い、前記素子領域の前記絶縁膜に第３の孔を形成する工程と、
を有する半導体装置の製造方法。
【請求項４】
前記第３の孔の少なくとも一部は、前記第１の孔と重ねて形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１の孔と前記第３の孔のうち一方は配線溝であり、他方はビアホールであることを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
【請求項６】
前記電子高反射膜として、前記半導体基板の表面にシリサイド層を形成する工程を有することを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記シリサイド層は、ＭＯＳトランジスタのソース領域とドレイン領域のそれぞれの表面に形成されるシリサイド層と同じ工程で形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置は、絶縁膜、半導体膜、金属膜等の膜をパターニングする工程を含んで形成される。それらの膜のパターンは、例えば膜の上に形成したレジストパターンをマスクに使用し、膜をエッチングすることにより形成される。
【０００３】
レジストパターンは、フォトレジストや電子ビーム（ＥＢ）レジストなどに露光、現像、ベーク等の処理を施すことにより形成される。露光は、基板や膜の上に塗布したレジストに潜像を形成する処理であり、現像は、現像液を用いて潜像を顕像化する処理である。露光マスクを使用する露光法では、波長３６５ｎｍ、３４８ｎｍなどの光を露光マスクに透過させて感光性レジストに照射する方法が採用される。また、電子ビームを使用する露光法では、ＥＢレジストに電子線を走行させて描画する方法が採用される。いずれの露光法においても、露光時には、パターンの位置合わせのために半導体基板の上方に形成されるアライメント（位置合わせ）マークが使用される。
【０００４】
電子ビーム用アライメントマークとして、例えば、絶縁膜を介してシリコン基板上にメタルシリサイドのマークが形成される構造が知られている。また、シリコン基板上でチタンタングステンシリサイド又はモリブデンシリサイドから形成されるマークを窒化アルミニウムにより覆う構造も知られている。
【０００５】
また、電子ビーム用のアライメントマークとして、半導体基板上の絶縁膜に形成した方形の位置合わせ用開孔内にタングステン等の高質量元素膜が埋められ、高質量元素膜の上面と絶縁膜の上面が平坦になっている構造が知られている。この構造のアライメントマークは、その周辺に段差が生じていないが、電子ビームを走行させて電子の反射量を測定することによりマーク周辺で得られる反射電子の微分波形の変化によりマークの位置を検出している。
【０００６】
その変形例として、位置合わせ用開孔内からその周囲の絶縁膜上にかけて高質量元素膜を延在させるとともに、高質量元素膜と半導体基板の間、及び高質量元素膜と絶縁膜の間にバッファ層を介在させる構造が知られている。この場合、高質量元素膜の内側の位置合わせ用開孔の段差に起因して微分波形のピークを発生させ、材質の違いによる反射率の相違に起因する微分波形を発生させず、その段差部での波形ピークによりマークの位置を検出するようにしている。
【０００７】
また、シリコン層上に金属膜を形成した後に、金属膜のうちマーク形成予定領域にレーザ光を照射することにより照射部分に金属シリコン化合物層を形成し、この金属シリコン化合物層を位置合わせマークとして使用することが知られている。この場合、金属シリコン化合物層の形成の後に、金属シリコン化合物層以外の金属膜が除去される。
【０００８】
また、埋込素子分離工程で形成される埋込絶縁材料及びその周辺の半導体領域から構成され、半導体領域或いは埋込絶縁材の一方を選択的に除去したものを位置合わせマークとして使用することが知られている。
【０００９】
また、シリコンウエハを凹凸状に加工して形成されたマーク、或いは、シリコンウエハの上に突出して形成された重金属のマーク、或いは、シリコンウエハの凹部に埋め込んだ重金属のマークが知られている。また、シリコンウエハの表面部分に高温加熱下で重金属との反応により形成された重金属シリサイドのマークが知られている。重金属は、例えば、モリブデン、タンタル、ハフニウム、ジルコニウム等である。それらのマークを電子線で走査し、反射電子検出器で反射電子を検出すると、反射電子量の変化によって、マークの位置が検出される。
【００１０】
絶縁膜にデュアルダマシンを形成する方法として次のような方法が知られている。
まず、レジストパターンをマスクに使用して絶縁膜をエッチングすることにより本回路部にビアホールが形成され、同時に位置合わせ部に第１ビア位置合わせマークが形成される。第１ビア位置合わせマークは、ビアホールと同じ深さで絶縁膜に凹状に形成される。次に、別のレジストパターンをマスクに使用して本回路部でビアホールに重なる配線溝が前記絶縁膜に形成され、同時に位置合わせ部で配線溝と同じ深さの凹状の第２ビア位置合わせマークが形成される。第１、第２ビア位置合わせマークは凹状に形成され、その底とその周囲はＳｉＮ膜又はＳｉＣ膜、即ち絶縁膜となっている。この後に、ビアホール、配線溝の中に銅を埋め込んでデュアルダマシン構造の配線及びビアが形成される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開昭５６−０９４７４１号公報
【特許文献２】特開昭５８−２１３４２５号公報
【特許文献３】特開平１１−５４６０７号公報
【特許文献４】特開２００５−３４０３２１号公報
【特許文献５】特開昭６０−１１１４２４号公報
【特許文献６】特開平１１−５４６０７号公報
【特許文献７】特開２００２−２９６７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、ＥＢ照射による位置合わせマークの位置検出は、位置合わせマーク及びその周辺からの反射電子量の分布に基づいて検出される。絶縁膜に凹状に形成される位置合わせマークでは反射電子分布の強度差が小さく、位置合わせマークの検出信号が弱くなり、検出不良になりやすい。
【００１３】
例えば、ビアホールと位置合わせマークを同時に絶縁膜内に凹状に形成した後に、ＥＢ照射により検出する位置合わせマークの位置に基づいて配線溝形成用のレジストパターンを形成する。このような位置合わせマークでは上記のように検出不良が生じ易いので、そのレジストパターンを用いて配線溝を絶縁膜内に形成すると、ビアホールに対する配線溝の相対的な位置ずれが大きくなるおそれがある。
【００１４】
これに対し、例えばビアホール形成前に形成された位置合わせマークの位置をＥＢ照射により検出し、その位置に基づいてビアホール形成用のレジストパターンと配線溝形成用のレジストパターンを順に形成することも可能である。しかし、位置合わせマークとビアホールは相対的にずれが生じ、さらに、位置合わせマークと配線溝にも相対的にずれが生じるため、ビアホールと配線溝の相対的な位置ずれが大きくなるおそれがある。
【００１５】
本発明の目的は、異なる工程で形成される複数の孔の露光の位置合わせ精度を高めることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本実施形態の１つの観点によれば、アライメント領域と素子を有する素子領域とを含む半導体基板において、前記アライメント領域の前記半導体基板の上方に電子高反射膜を形成する工程と、前記電子高反射膜及び前記素子の上方に絶縁膜を形成する工程と、前記素子領域の前記絶縁膜に第１の孔を形成するとともに、前記アライメント領域の前記絶縁膜及び前記電子高反射膜を貫通する第２の孔を形成する工程と、前記第２の孔及び前記電子高反射膜を第１アライメントマークとして用い、前記素子領域の前記絶縁膜に第３の孔を形成する工程と、を有する半導体装置の製造方法が提供される。
【００１７】
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
【発明の効果】
【００１８】
本実施形態によれば、異なる工程で形成される複数の孔の露光の位置合わせ精度を高めることができる。
【図面の簡単な説明】
【００１９】
【図１】図１（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２】図２（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図３】図３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図６】図６（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図８】図８（ａ）、（ｂ）は、第１実施形態に係る半導体装置の平面図と断面図である。
【図９】図９（ａ）は、第１実施形態に係る半導体装置のアライメントマークからの反射電子強度分布波形図、図９（ｂ）は、同図（ａ）の１回微分波形図、図９（ｃ）は、同図（ａ）の二回微分波形図である。
【図１０】図１０（ａ）、（ｂ）、（ｃ）は、第１実施形態に係る半導体装置におけるアライメントマークの比較例を示す平面図、断面図及び反射電子強度分布を示している。
【図１１】図１１（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１２】図１２（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１３】図１３（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１４】図１４（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１５】図１５（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１６】図１６（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１７】図１７（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１８】図１８（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図１９】図１９（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２０】図２０（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２１】図２１（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２２】図２２（ａ）、（ｂ）は、第５実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２３】図２３（ａ）、（ｂ）は、第５実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２４】図２４（ａ）、（ｂ）は、第５実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２５】図２５（ａ）、（ｂ）は、第５実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２６】図２６（ａ）、（ｂ）は、第６実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２７】図２７（ａ）、（ｂ）は、第６実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２８】図２８（ａ）、（ｂ）は、第６実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図２９】図２９（ａ）は、第６実施形態に係る半導体装置のアライメントマークを示す平面図、図２９（ｂ）は、第６実施形態に係る半導体装置のアライメントマークの反射電子強度分布波形図である。
【図３０】図３０（ａ）、（ｂ）は、第６実施形態に係る半導体装置の製造方法の第１の変形例を示す断面図である。
【図３１】図３１（ａ）、（ｂ）は、第６実施形態に係る半導体装置の製造方法の第２の変形例を示す断面図である。
【図３２】図３２（ａ）、（ｂ）は、第７実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図３３】図３３（ａ）、（ｂ）は、第７実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図３４】図３４（ａ）、（ｂ）は、第７実施形態に係る半導体装置の製造方法の一例を示す断面図である。
【図３５】図３５（ａ）〜（ｄ）は、比較例に係るアライメントマークの構造、及びその反射電子強度波形、一回微分波形、二回微分波形を示している。
【発明を実施するための形態】
【００２０】
以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００２１】
（第１の実施の形態）
図１〜図７は、第１実施形態に係る半導体装置の製造工程の一例を示す断面図である。
【００２２】
図１（ａ）に示す半導体基板であるシリコン基板１には、最後にチップ状に分離される複数の半導体装置形成領域が縦横方向に配置され、半導体装置形成領域の周囲のスクライブライン領域内にはアライメントマーク領域Ａが配置されている。また、半導体装置形成領域には、配線コンタクト領域Ｂ、トランジスタ・配線領域Ｃなどを含む素子領域が配置される。アライメントマーク領域Ａは、半導体装置形成領域内に配置されてもよい。なお、半導体基板として、シリコン基板１の他に、炭化シリコンや他の材料の半導体基板であってもよいし、ＳＯＩ基板であってもよい。
【００２３】
まず、シリコン基板１の上部に、素子分離絶縁膜２としてシャロートレンチアイソレーション（ＳＴＩ）を形成する。ＳＴＩは、シリコン基板１の主面に凹部を形成した後に、凹部内に絶縁膜、例えばシリコン酸化膜を埋め込むことにより形成される。シリコン基板１の主面の凹部は、主面上に酸化シリコン膜、窒化シリコン膜を形成し、それらの膜をパターニングしてハードマスクを形成し、ハードマスクを用いてシリコン基板１をエッチングすることにより形成される。なお、素子分離絶縁膜２としてシリコン基板１の表面にＬＯＣＯＳ（local oxidation of silicon）法などにより形成されたシリコン酸化膜のパターンを使用してもよい。
【００２４】
アライメントマーク領域Ａでは、シリコン基板１のうちＥＢアライメントマークが形成される部分が素子分離絶縁膜２から露出している。また、シリコン基板１において、配線コンタクト領域Ｂでは、後述するコンタクトプラグが接続される領域が素子分離絶縁膜２から露出し、さらに、トランジスタ・配線領域Ｃでは、能動素子として後述するＭＯＳトランジスタ５が形成される領域が素子分離絶縁膜２から露出している。
【００２５】
次に、シリコン基板１のアライメントマーク領域ＡのうちＥＢアライメントマークを形成しようとする領域に、ｎ型不純物、例えば砒素（Ａｓ）、リン（Ｐ）などをイオン注入し、第１のｎ型不純物拡散領域３ａを形成する。第１のｎ型不純物拡散領域３ａは素子分離絶縁膜２に囲まれ、その平面形状を例えば四角形とするが、円形、楕円形など、他の形状であってもよい。この場合、素子分離絶縁膜２は、イオン注入時のマスクとなる。なお、第１のｎ型不純物拡散領域３ａは、Ｎウェルであってもよい。
【００２６】
また、シリコン基板１の配線コンタクト領域Ｂのうち素子分離絶縁膜２に囲まれた複数の配線接続部分にｎ型不純物又はｐ型不純物をイオン注入し、不純物拡散領域６、７を形成する。この場合、素子分離絶縁膜２はイオン注入時のマスクとなる。ｐ型不純物として例えばホウ素が使用される。不純物拡領域６、７は、例えば、接地電圧、基準電圧などが印加される領域として使用される。
【００２７】
シリコン基板１のトランジスタ・配線領域Ｃの活性領域には、素子分離絶縁膜２に囲まれた不純物拡散領域、例えばＰウェル４が形成されている。Ｐウェル４は、例えば素子分離絶縁膜２をマスクにして不純物イオン注入により形成される。
【００２８】
次に、Ｐウェル４の上に、ゲート絶縁膜５１として酸化シリコン、酸化ハフニウム等の絶縁膜を形成した後に、その上にゲート電極５２を形成する。ゲート電極５２は、例えばゲート絶縁膜５１及び素子分離絶縁膜２の上にポリシリコン膜を形成した後に、フォトリソグラフィーによりレジストパターンをポリシリコン膜上に形成する。そしてレジストパターンをマスクとして使用し、ポリシリコン膜をエッチングすることによりゲート電極５２が形成される。
【００２９】
ゲート電極５２を形成する工程でフォトリソグラフィーの露光に使用されるアライメントマーク（不図示）として、例えばライン・アンド・スペース・パターンのように、パターンが一定のピッチで繰り返されて形成された繰返しパターンが使用される。そのアライメントマーク（不図示）は、素子分離絶縁膜２と同時に形成されるか、或いは素子分離絶縁膜２の形成前又は後に形成される。
【００３０】
さらに、ゲート電極５２及び素子分離絶縁膜２をマスクに使用し、Ｐウェル４のゲート電極５２の両側の領域にｎ型不純物をイオン注入し、ｎ型エクステンション領域５３ｓ、５３ｄを自己整合的に形成する。
【００３１】
次に、ゲート電極５２、素子分離絶縁膜２、Ｐウェル４等の上に絶縁膜、例えばシリコン酸化膜、シリコン窒化膜などを形成する。その後に、絶縁膜をエッチバックすることにより、ゲート電極５２の両側面にサイドウォール５４として残すとともに、Ｐウェル４の一部を露出させる。その後に、Ｐウェル４の表面と、アライメント形成領域Ａのｐ型不純物拡散領域３の表面と配線コンタクト領域Ｂの不純物拡散領域６、７の表面に酸化シリコン膜５５、８ａ、８ｂ、８ｃを形成する。酸化シリコン膜５５、８ａ、８ｂ、８ｃは、熱酸化法、ＣＶＤ法などにより形成される。
【００３２】
次に、トランジスタ・配線領域Ｃにおいて、ゲート電極５２及びサイドウォール５４をマスクに使用し、ｎ型不純物イオンをＰウェル４内に注入し、これによりｎ型高濃度不純物拡散領域５６ｓ、５６ｄを形成する。ｎ型高濃度不純物拡散領域５６ｓ、５６ｄは、ゲート電極５２の両側でｎ型エクステンション領域５３ｓ、５３ｄに重なって、ｎ型エクステンション領域５３ｓ、５３ｄとともにｎ型ソース／ドレイン領域５７ｓ、５７ｄとなる。
【００３３】
そのような方法により形成されたゲート電極５２、ｎ型ソース／ドレイン領域５７ｓ、５７ｄ等によりｎ型ＭＯＳトランジスタ５が形成される。なお、図示していないが、シリコン基板１には、Ｎウェル（不図示）が形成され、そこにｐ型ＭＯＳトランジスタ（不図示）のゲート電極等が形成される。
【００３４】
シリコン基板１のうち不純物をイオン注入しない領域は、レジストパターン（不図示）により覆われ、不純物の導入が防止される。そのようなレジストパターン（不図示）は、フォトレジストを塗布した後に、露光、現像等を施すことにより形成される。
【００３５】
次に、アライメントマーク領域Ａの第１のｐ型不純物拡散領域３ａとトランジスタ・配線領域Ｃのｎ型ソース／ドレイン領域５７ｓ、５７ｄとゲート電極５２の表面に形成されているシリコン酸化膜８ａ、５５等をシリサイド形成のために例えばフッ酸により除去する。この場合、シリサイドを形成しない領域、例えば、配線コンタクト領域Ｂの不純物拡散領域６、７の表面の酸化シリコン膜８ｂ、８ｃをレジストパターン（不図示）により覆う状態にする。
【００３６】
次に、図１（ｂ）に示すように、シリコン基板１、素子分離絶縁膜２、ゲート電極５２の上に、金属膜（不図示）を形成した後に、シリコンが露出した領域で加熱により金属とシリコンを化合物化し、複数の金属シリサイド層９ａ、９ｓ、９ｄ、９ｇを形成する。例えば、アライメントマーク領域Ａでは、素子分離絶縁膜２に囲まれた第１のｎ型不純物拡散領域３ａの表面にアライメントマーク用の金属シリサイド層９ａが形成される。また、トランジスタ・配線領域Ｃのソース／ドレイン領域５７ｓ、５７ｄの表面にソース／ドレイン用の金属シリサイド層９ｓ、９ｄが形成され、ゲート電極５２の上面にゲート用の金属シリサイド層９ｇが形成される。
【００３７】
アライメントマーク領域Ａ内の金属シリサイド層９ａは、絶縁膜より質量が大きい材料から形成され、電子の反射率が絶縁膜より高い電子高反射膜パターンとして使用され、後述するＥＢアライメントマークの一部となり、以下の説明でも同様である。
【００３８】
金属シリサイド層９ａ、９ｓ、９ｄ、９ｇを形成するための金属膜は、モリブテン（Mo）、タングステン(W)、チタン（Ti）、コバルト（Co）、ニッケル（Ni）等の膜から選択される。なお、配線コンタクト領域Ｂでは、不純物拡散領域６、７の表面は酸化シリコン膜８ｂ、８ｃに覆われているので金属シリサイド層は形成されないが、酸化シリコン膜８ｂ、８ｃを除去して金属シリサイド層を形成してもよい。なお、金属シリサイド層９ａ、９ｓ、９ｄ、９ｇを形成した後に、素子分離絶縁膜２、サイドウォール５４等の上に残された金属膜（不図示）を除去する。
【００３９】
次に、図２（ａ）に示す構造を形成するまでの工程を説明する。
まず、素子分離絶縁膜２、ＭＯＳトランジスタ５、金属シリサイド層９ａ、９ｓ、９ｄ、９ｇ等の上に第１層間絶縁膜１０として例えば酸化シリコン膜をＣＶＤ法により形成する。この後に、第１層間絶縁膜１０の上に第２層間絶縁膜１１を例えばＣＶＤ法により形成する。
【００４０】
なお、本実施形態及び以下の実施形態では、第１層間絶縁膜１０の上方に形成される層間絶縁膜として例えば酸化シリコン膜、ＰＳＧ(Phosphorus Silicon Glass)膜、炭素添加酸化シリコン（ＳｉＯＣ）膜、有機絶縁膜等がＣＶＤ法等により形成される。
【００４１】
さらに、フォトリソグラフィーとエッチング技術を用いて第１及び第２層間絶縁膜１０、１１をパターニングする。これにより、ゲート電極５２両側のソース／ドレイン領域５７ｓ、５７ｄ表面の金属シリサイド層９ｓ、９ｄ上に第１、第２のコンタクトホール１０ｓ、１０ｄを形成する。第１、第２のコンタクトホール１０ｓ、１０ｄを形成する際のフォトリソグラフィーに用いられるアライメントマークとして、例えば、アライメントマーク領域Ａに形成した金属シリサイド層９ａを使用してもよいし、第１及び第２層間絶縁膜１０、１１にアライメントマーク（不図示）を形成し、これを使用してもよい。
【００４２】
次に、第１、第２のコンタクトホール１０ｓ、１０ｄの中にコンタクトプラグ５９ｓ、５９ｄを形成する。コンタクトプラグ５９ｓ、５９ｄとして、例えば、第１、第２のコンタクトホール１０ｓ、１０ｄの内面にＴｉ／ＴｉＮ下地層を形成した後に、それらの残りの空間にタングステン（Ｗ）を充填して形成する。なお、第２層間絶縁膜１１上に形成された下地層とタングステンは例えば化学機械研磨（ＣＭＰ）法により除去される。
【００４３】
次に、図２（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第２層間絶縁膜１１とコンタクトプラグ５９ｓ、５９ｄの上に、第１バリア絶縁膜１２を形成し、さらに第１バリア絶縁膜１２の上に第３層間絶縁膜１３を形成する。なお、本実施形態及び以下の他の実施形態において、バリア絶縁膜は、金属の拡散や酸化を防止する機能や、層間絶縁膜のエッチングストップ膜としての機能を有し、例えば窒化シリコン膜がＣＶＤ法により形成される。
【００４４】
さらに、第３層間絶縁膜１３上にフォトレジスト又はＥＢレジストを塗布した後に、これに露光、現像等を施すことにより第１レジストパターン１４を形成する。第１レジストパターン１４を形成するための露光の際に用いられるアライメントマークとして、例えば、アライメントマーク領域Ａの金属シリサイド層９ａを使用してもよい。また、このアライメントマークとして第２層間絶縁膜１１に凹部を形成し、その中に上記のタングステン膜を埋め込んだ構造を使用してもよい。或いは、第３層間絶縁膜１３に凹部を形成してアライメントマーク（不図示）として使用してもよい。第１レジストパターン１４を形成する際の露光にはフォトマスク（レチクル）を使用してもよいし、ＥＢ露光してもよい。
【００４５】
第１レジストパターン１４は、上から見て、アライメントマーク領域Ａ内の第１のｎ型不純物拡散領域３ａの中央寄りの一部に重なる第１開口部１４ａと、配線コンタクト領域Ｂの不純物拡散領域６、７に重なる第２開口部１４ｂ、第３開口部１４ｃを有している。
【００４６】
次に、図３（ａ）に示すように、第１レジストパターン１４をマスクに使用し、第１開口部１４ａを通して第３層間絶縁膜１３から第１層間絶縁膜１０までの膜をエッチングする。これにより、アライメントマーク領域Ａ内の第１のｎ型不純物拡散領域３ａの上には、金属シリサイド層９ａの一部を露出する深さのマーク用ホール１０ａが形成される。これと同時に、第２開口部１４ｂと第３開口部１４ｃを通して第３層間絶縁膜１３から酸化シリコン膜８ａ、８ｂまでの絶縁膜をエッチングし、配線コンタクト領域Ｂの不純物拡散領域６、７に達する深さの第３、第４のコンタクトホール１０ｂ、１０ｃを形成する。
【００４７】
第１、第２及び第３層間絶縁膜１０、１１、１３と第１バリア絶縁膜１２のエッチングはドライエッチング法又はウエットエッチング法により行われる。ドライエッチング法を採用する場合には、例えばフッ素系ガスを使用する反応性イオンエッチング（ＲＩＥ）法を用いる。また、ウエットエッチング法を採用する場合には、酸化シリコンについては例えばフッ酸を、窒化シリコンについては例えばリン酸をエッチング液として用い、選択的にエッチングを行ってもよい。なお、本実施形態と以下の実施形態における層間絶縁膜とバリア絶縁膜のエッチングについても同様な方法でエッチングが行われる。
【００４８】
次に、パターニングされた第３層間絶縁膜１３をハードマスクとして使用し、アライメントマーク領域Ａ内でマーク用ホール１０ａを通して金属シリサイド層９ａをエッチングし、そこから第１のｎ型不純物拡散領域３ａを露出させる。金属シリサイド層９ａのエッチング法として、例えば塩素系ガスを使用するドライエッチング法を用いる。
【００４９】
以上のような金属シリサイド層９ａ、第１層間絶縁膜１０、第２層間絶縁膜１１、第１バリア絶縁膜１２及び第３層間絶縁膜１３とそれらを貫通するマーク用ホール１０ａにより第１のＥＢアライメントマーク１５が形成される。第１のＥＢアライメントマーク１５は、図８（ａ）の平面図と図８（ｂ）の断面図に示すように、マーク用ホール１０ａの周囲の環状の金属シリサイド層９ａとその上の絶縁膜（１０〜１３）の積層構造から形成される。マーク用ホール１０ａの段差は、シリコン基板１の上面に対する第３層間絶縁膜１３の上面の高さで示される。第１のＥＢアライメントマーク１５のマーク用ホール１０ａは、同一マスクの使用により、配線コンタクト領域Ｂの第３、第４のコンタクトホール１０ｂ、１０ｃと同時に形成されるので、それらのホールの位置合わせに相対的なズレは発生せず、ズレ量はゼロである。
【００５０】
第１レジストパターン１４を除去した後、図３（ｂ）に示すように、第３層間絶縁膜１３上に電子ビーム用（ＥＢ）レジストを塗布し、これに露光、現像等を施し、第２レジストパターン１６を形成する。第２レジストパターン１６は、アライメントマーク領域Ａで第１のＥＢアライメントマーク１５から離れた部分に第２マーク用開口部１６ａを有する。また、第２レジストパターン１６は、配線コンタクト領域Ｂで第３、第４のコンタクトホール１０ｂ、１０ｃに厚さ方向に重なる部分を含む第１、第２配線用開口部１６ｂ、１６ｃを有する。さらに、第２レジストパターン１６は、トランジスタ・配線領域Ｃでコンタクトプラグ５９ｓ、５９ｄに厚さ方向に重なる部分を含む第３、第４配線用開口部１６ｄ、１６ｅを有している。
【００５１】
ＥＢレジストを露光する際には、電子ビーム描画装置（不図示）のチャンバ内にシリコン基板１を入れ、第１のＥＢアライメントマーク１５を基点として描画の位置合わせを行う。電子ビーム描画装置では、特に図示しないが、電子銃から発せられた電子ビームをレンズ、アパーチャー、デフレクタ等を通し、ステージを移動制御しながらマスクブランクスへ照射して設計データから送られるパターンの潜像をＥＢフォトレジストに描画する。
【００５２】
電子ビーム描画装置では、図８（ｂ）に示すように、電子ビームＥＢをアライメントマーク領域Ａで走査させると、第３層間絶縁膜１３の上面とマーク用ホール１０ａの底のシリコン基板１から反射する電子の強度は、面の高低差により差が生じる。さらに、第３層間絶縁膜１３から第１層間絶縁膜１０までの層を透過した電子は、マーク用ホール１０ａの周囲の金属シリサイド層９ａで反射する。この場合、多数キャリアが電子である第１のｎ型不純物拡散領域３ａが金属シリサイド層９ａの下地となっているため、照射された電子のシリコン基板１内への吸収が防止され、絶縁膜に比べて反射率も高くなる。なお、シリコン基板１のうちマーク用ホール１０ａの底部にｐ型不純物拡散領域３ｐを形成して電子の反射性を低下させてもよい。
【００５３】
これにより、電子ビーム描画装置内の反射電子検出器（不図示）により検出される反射電子を分析すると、図９（ａ）の実線に示すように反射電子強度の面内分布に変化が生じ、マーク用ホール１０ａの底部で反射電子強度が局所的に低くなる。これは、マーク用ホール１０ａにより形成される凹凸の差による反射電子強度の分布に加えて、シリコン基板１及び素子分離絶縁膜２よりも質量の高い金属シリサイド層９ａからの反射電子が加わるからである。従って、第１のＥＢアライメントマーク１５により得られる反射電子強度分布は、図９（ａ）の波線で示す金属シリサイド層９ａが無い比較例に比べて強度差が大きくなる。しかも、第１のＥＢアライメントマーク１５では、金属シリサイド層９ａの中央の開口と絶縁膜（１０〜１３）の段差の位置が一致するので、それらから形成される電子反射パターンが互いにずれることはなく、検出精度が高くなる。
【００５４】
図９（ａ）に示した反射電子強度分布を１回微分すると図９（ｂ）のような波形が得られ、２回微分すると図９（ｃ）のような波形が得られる。これらの波形に基づいて第１のＥＢアライメントマーク１５の位置を高い精度で検出することが容易になる。しかも、第１のＥＢアライメントマーク１５のマーク用ホール１０ａは、第３、第４のコンタクトホール１０ｂ、１０ｃと同じエッチング処理で形成されている。このため、第３、第４のコンタクトホール１０ｂ、１０ｃと第２レジストパターン１６の第１〜第４配線用開口部１６ｂ〜１６ｅの位置合わせ精度は、金属シリサイド層の無い比較例のアライメントマークを使用する場合に比べ、高くなる。
【００５５】
次に、図４（ａ）に示すように、第２レジストパターン１６をマスクに使用し、第２マーク用開口部１６ａ、 第１〜第４配線用開口部１６ｂ〜１６ｅを通して第３層間絶縁膜１３、第１バリア絶縁膜１２をエッチングする。これにより、アライメントマーク領域Ａの第３層間絶縁膜１３と第１バリア絶縁膜１２内に、マーク用ホール１３ａを形成する。また、配線コンタクト領域Ｂの第３層間絶縁膜１３と第１バリア絶縁膜１２内に、第３、第４コンタクトホール１０ｂ、１０ｃの上部に重なる部分を含む第１、第２の一層目配線溝１３ｂ、１３ｃを形成する。同時に、トランジスタ・配線領域Ｃの第３層間絶縁膜１３と第１バリア絶縁膜１２内に、第３、第４の一層目配線溝１３ｄ、１３ｅを形成し、コンタクトプラグ５９ｓ、５９ｄの上端を露出させる。この後に、図４（ｂ）に示すように、第２のＥＢレジストパターン１６を除去する。
【００５６】
第２マーク用開口部１６ａと 第１〜第４配線用開口部１６ｂ〜１６ｅは、同じマスクを使用して同時に形成されるので互いの相対的なずれは発生しない。第２マーク用開口部１６ａと 第１〜第４配線用開口部１６ｂ〜１６ｅは、第１のＥＢアライメントマーク１５を基準にして高い位置精度で形成された第２レジストパターン１６をマスクにして形成されている。このため、第２マーク用開口部１６ａと 第１〜第４配線用開口部１６ｂ〜１６ｅは、第１のＥＢアライメントマーク１５及びこれと同時に形成された第１、第２コンタクトホール１０ｂ、１０ｃに対して相対的に高い位置精度で形成される。
【００５７】
次に、図５（ａ）に示す構造を形成するまでの工程を説明する。
まず、マーク用ホール１０ａ、１３ａ、第３、第４コンタクトホール１０ｂ、１０ｃ、第１〜第４の一層目配線溝１３ｂ〜１３ｅの内面と第３層間絶縁膜１３の上面の上に、バリアメタル層１７ａを形成する。本実施形態と以下の実施形態におけるバリアメタル層は、銅の拡散を防止することを目的の１つとして形成され、例えば、タンタル、窒化タンタル、チタン、窒化チタン、窒化タングステン等のうち少なくとも１層が形成される。
【００５８】
その後に、バリアメタル層１７ａの上に銅シード層（不図示）を形成した後に、バリアメタル層１７ａと銅シード層を電極として使用し、その上に銅（Ｃｕ）層１７ｂを電解めっきにより形成する。Ｃｕ層１７ｂは、最も深いマーク用ホール１０ａが完全に埋め込まれる厚さに形成される。この後に、例えばＣＭＰ法を用いて、Ｃｕ層１７ｂ、バリアメタル層１７ａを第３層間絶縁膜１３の上面上から除去する。
【００５９】
第１のＥＢアライメントマーク１５のマーク用ホール１０ａに残されたバリアメタル層１７ａ、Ｃｕ層１７ｂとその周囲の金属シリサイド層９ａ、第１〜第３層間絶縁膜１０、１１、１３等は第２のＥＢアライメントマーク１８ａとして使用される。第２のＥＢアライメントマーク１８ａは、第１のＥＢアライメントマーク１５に重なって同位置に形成される。また、第１のＥＢアライメントマーク１５から離れたマーク用ホール１３ａ内に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂとその周囲の第３層間絶縁膜１３は、第３のＥＢアライメントマーク１８ｂとして使用される。
【００６０】
トランジスタ・配線領域Ｃにおいて、第１コンタクトプラグ５９ｓ上の第３の一層目配線溝１３ｄの中に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂは、ダマシン構造の第１の一層目配線１８ｇとして使用される。さらに、第２コンタクトプラグ５９ｄ上の第４の配線溝１３ｅの中に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂは、ダマシン構造の第２の一層目配線１８ｈとして使用される。
【００６１】
配線コンタクト領域Ｂにおいて、第３コンタクトホール１０ｂとその上の第１の一層目配線溝１３ｂの中に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂは、デュアルダマシン構造の第３コンタクトプラグ１８ｃ及び第３の一層目配線１８ｄとして使用される。さらに、第４コンタクトホール１０ｄとその上の第２の配線溝１３ｃの中に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂは、デュアルダマシン構造の第４コンタクトプラグ１８ｅ及び第４の一層目配線１８ｆとして使用される。
【００６２】
第１〜第４の一層目配線１８ｄ、１８ｆ、１８ｇ、１８ｈは、それらを成形する配線溝１３ｂ〜１３ｅと同時にパターニングされる形成されるマーク用ホール１３ａを使用して形成される第３のＥＢアライメントマーク１８ｂに対して位置ずれが無い。
【００６３】
次に、アライメントマーク領域Ａに第４のＥＢアライメントマークを形成するとともに、配線コンタクト領域Ｂに一層目ビアと二層目配線を形成する方法について説明する。なお、トランジスタ・配線領域Ｃに形成される一層目ビア及び二層目配線は、配線コンタクト領域Ｂとパターン形状が異なるが同じ層構造を有するので、その説明は以下省略する。
【００６４】
まず、図５（ｂ）に示すように、第２のアライメントマーク１８ａ、第３のＥＢアライメントマーク１８ｂ、第３の一層目配線１８ｄ及び第４の一層目配線１８ｆ、第３層間絶縁膜１３などの上に第２バリア絶縁膜１９を形成する。次に、第２バリア絶縁膜１９の上に、第４層間絶縁膜２０、第３バリア絶縁膜２１及び第５層間絶縁膜２２を形成する。第２、第３バリア絶縁膜１９、２１は、第４、第５層間絶縁膜２０、２２の材料、例えばＰＳＧ膜に対してエッチストップ膜としても機能する材料、例えば窒化シリコン膜が形成される。さらに、第５層間絶縁膜２２の上に新たにＥＢレジストを塗布し、これに露光、現像等を施すことにより第３レジストパターン２３を形成する。
【００６５】
ＥＢレジストを露光する際には、上記と同様に、電子ビーム描画装置（不図示）のチャンバ内にシリコン基板１を入れ、第２のＥＢアライメントマーク１８ａと第３のＥＢアライメントマーク１８ｂのいずれかを検出し、それを基準にして描画位置を決める。この場合、第２アライメントマーク１８ａは、第１アライメントマーク１５に自己整合的に重ねて形成され、また、第３アライメントマーク１８ｂは、検出強度が大きな第１アライメントマーク１５に基づいて位置決めされている。従って、第１のＥＢアライメントマーク１５に対する第３のＥＢアライメントマーク１８ｂの位置精度が高くなる。
【００６６】
第３のＥＢアライメントマーク１８ｂの概略の平面構造、断面構造は図１０（ａ）、（ｂ）に示すようになる。そして、電子ビーム描画装置（不図示）内で、電子ビーム（ＥＢ）をアライメントマーク領域ＡのII−II線の中央の直線に沿って走査させると、電子ビーム描画装置内の反射電子検出器により検出される反射電子強度分布は、図１０（ｃ）に例示すようになる。即ち、第５層間絶縁膜２２から第２バリア絶縁膜１９までの膜を透過した電子が第２、第３のＥＢアライメントマーク１８ａ、１８ｂのＣｕ膜１７ｂ、バリアメタル膜１７ａで反射電子強度が高くなる。
【００６７】
さらに、図１０（ｃ）に示した反射電子強度分布を１回微分したり、２回微分したりすることにより、第３のＥＢアライメントマーク１８ｂの位置を確認することができる。この場合、第３のＥＢアライメントマーク１８ｂは、第１のアライメントマーク１５を基準にして位置決め、第３、第４の配線溝１３ｂ、１３ｃと同時に形成されている。従って、第３のＥＢアライメントマーク１８ｂの位置を基準にする第３レジストパターン２３は、第３、第４の一層目配線１８ｄ、１８ｆに対する相対的な位置精度が高くなる。
【００６８】
露光、現像等により形成された第３レジストパターン２３では、アライメントマーク領域Ａにおいて第２、第３アライメントマーク１８ａ、１８ｂから離れた部分に第３マーク用開口部２３ａが形成される。また、第３レジストパターン２３では、配線コンタクト領域Ｂにおいて第３、第４の一層目配線１８ｄ、１８ｆの一部に重なる第１、第２の一層目ビア用開口部２３ｂ、２３ｃが形成される。
【００６９】
次に、図６（ａ）に示すように、第３レジストパターン２３をマスクにして、第５層間絶縁膜２２から第２バリア絶縁膜１９までをエッチングする。これにより、アライメントマーク領域Ａでは第３マーク用開口部２３ａの下にマーク用ホール２０ａが形成される。マーク用ホール２０ａは、その周辺の絶縁膜（１９〜２２）とともに第４のＥＢアライメントマーク２４として使用されてもよい。さらに、配線コンタクト領域Ｂでは、第１、第２の一層目ビア用開口部２３ｂ、２３ｃのそれぞれの下に第１、第２の一層目ビアホール２０ｂ、２０ｃが形成される。この後に、第３レジストパターン２３を除去する。
【００７０】
次に、図６（ｂ）に示すように、第１、第２の一層目ビアホール２０ｂ、２０ｃ及びマーク用ホール２０ａの中と第５層間絶縁膜２２の上面に新たにＥＢレジスト（不図示）を塗布し、これに露光、現像等を施す。これにより、第４レジストパターン２５を形成する。ここで、第２のＥＢアライメントマーク１８ａを検出して露光時の基準位置としてよい。
【００７１】
第４レジストパターン２５に形成される開口部として、アライメントマーク領域Ａでは第２、第３、第４のＥＢアライメントマーク１８ａ、１８ｂ、２４から離れた領域に第４マーク用開口部２５ａが形成される。また、配線コンタクト領域Ｂには、第１の一層目ビアホール２０ｂに重なる領域を含む第１の二層目配線用開口部２５ｂが形成され、さらに第２の一層目ビアホール２０ｃに重なる領域を含む第２の二層目配線用開口部２５ｃが形成される。
【００７２】
ところで、電子ビーム描画装置内において描画の前に電子ビームをアライメントマーク領域Ａに走査させると、反射電子検出器により検出される第４のＥＢアライメントマーク２４の反射電子強度分布は、例えば図９（ａ）の波線で示したようになる。即ち、第１のＥＢアライメントマーク１５に比べて第４のＥＢアライメントマーク２４のマーク用ホール２０ａでの反射電子分布の強度差が小さくなる。そこで、直接合わせを使用しなくても第４のレジストパターン２５が第１、第２の一層目ビアホール２０ｂ、２０ｃに対して必要な位置精度を得られるのであれば、第４のＥＢアライメントマーク２４を使用せずに第３のＥＢアライメントマーク１８ｂに電子ビームを照射し、反射電子検出によりその位置を検出し、その位置を基準にしてＥＢ露光により第４のレジストパターン２５を形成してよい。
【００７３】
次に、図７（ａ）に示すよう構造を形成するまでの工程を説明する。
まず、第４レジストパターン２５をマスクにして、第５層間絶縁膜２２及び第３バリア絶縁膜２１を順にエッチングする。これにより、アライメントマーク領域Ａでは第４マーク用開口部２５ａの下にマーク用ホール２２ａが形成され、配線コンタクト領域Ｂでは第１、第２の二層目配線用開口部２５ｂ、２５ｃの下に第１、第２の二層目配線溝２２ｂ、２２ｃが形成される。第１、第２の二層目配線溝２２ｂ、２２ｃのそれぞれの底面から第１、第２の一層目ビアホール２０ｂ、２０ｃが露出する。その後、第４レジストパターン２５を除去する。
【００７４】
次に、図７（ｂ）に示す構造を形成するまでの工程を説明する。
まず、マーク用ホール２０ａ、２２ａと第１、第２の一層目ビアホール２０ｂ、２０ｃと第１、第２の二層目配線溝２２ｂ、２２ｃの内面と第５層間絶縁膜２２の上面の上に、バリアメタル層２６ａを形成する。その後に、バリアメタル層２２ａの上に銅シード層（不図示）を形成した後に、バリアメタル層２６ａと銅シード層（不図示）を電極として使用し、その上にＣｕ層２６ｂを電解めっきにより形成する。Ｃｕ層２６ｂは、第１、第２の二層目配線溝２２ｂ、２２ｃが完全に埋め込まれる厚さに形成される。この後に、例えばＣＭＰ法を用いて、Ｃｕ層２６ｂ、バリアメタル層２６ａを第５層間絶縁膜２２の上面上から除去する。
【００７５】
この段階で最上の２つのマーク用ホール２０ａ、２２ａ内に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂとその周囲の第５層間絶縁膜２２、２０等の絶縁膜は、第５、第６のＥＢアライメントマーク２７ａ、２７ｂとして使用される。第５のＥＢアライメントマーク２７ａは、第４のＥＢアライメントマーク２４と同じ位置であってマーク用ホール２０ａ内にバリアメタル層２６ａ、Ｃｕ層２６ｂを埋め込んだ構造を有している。第５のＥＢアライメントマーク２７ａに含まれるＣｕ膜２６ｂは、第６のＥＢアライメントマーク２７ｂに含まれるＣｕ膜２６ｂよりも厚くなる。また、第５、第６のＥＢアライメントマーク２７ａ、２７ｂは、厚さが異なるが第３のＥＢアライメントマーク１８ｂと同じように絶縁膜で囲まれた金属膜を有する構造に形成される。
【００７６】
第１の一層目ビアホール２０ｂと第１の二層目配線溝２２ｂの中に残されたバリアメタル層２６ａとＣｕ層２６ｂは、デュアルダマシン構造の第１の一層目ビア２７ｃと第１の二層目配線２７ｄが形成される。同様に、第２の一層目ビアホール２０ｃと第２の二層目配線溝２２ｃの中には、デュアルダマシン構造の第２の一層目ビア２７ｅと第２の二層目配線２７ｆが形成される。この後に、上記のデュアルダマシン構造と同様のビア、配線がさらに積層して形成され、電極等の形成により半導体装置が完成される。
【００７７】
以上のように本実施形態によれば、最初に形成される第１のＥＢアライメントマーク１５は、第３層間絶縁膜１３からその下方の金属シリサイド層９ａを貫通する深さのマーク用ホール１０ａを有している。第１のＥＢアライメントマーク１５に電子ビームを照射しその反射電子を検出すると、上記のように反射電子強度分布の高低差が大きくなるので、マーク位置の検出が容易になり、アライメントマークのデータに基づいて描画されるレジストパターンの形状が高い精度で形成される。
【００７８】
また、第３のＥＢアライメントマーク１８ｂは、第１のＥＢアライメントマーク１５に基づいて位置決めされるので、第１のＥＢアライメントマーク１５に対して高い位置精度で形成される。また、第５、第６のＥＢアライメントマーク２７ａ、２７ｂは、第３のＥＢアライメントマーク１８ｂに基づいてＥＢ描画されたレジストパターンを用いて形成されているので、高い位置精度を有している。従って、第１、３、５、第６のＥＢアライメントマーク１５、１８ｂ、２７ａ、２７ｂに基づくパターニング処理を経て形成されるビア１８ｃ、１８ｅ、２７ｃ、２７ｅ、配線１８ｄ、１８ｆ、２７ｄ、２７ｆ等は高い位置精度で形成され、スループットの向上に寄与することができる。
【００７９】
ところで、上記のようなデュアルダマシンを形成するための配線溝、ビアホール、コンタクトホールをデバイスパターンとする。そして、上記のようにＥＢアライメントマークの形成と同時にいずれかのデバイスパターンを形成すると、次のような理由により、異なるデバイスパターンの位置合わせ精度が高くなることがわかる。
【００８０】
まず、デュアルダマシンプロセスの一回目のデバイスパターンを形成するための露光工程をＤ1、二回目のデバイスパターンを形成するための露光工程をＤ２とする。ここで、Ｄ1工程にて同時に形成した位置合わせマークを使用し、Ｄ1工程にて形成したデバイスパターン上にＤ２工程で新たなデバイスパターンを重ねあわせることを、直接合わせ、とする。
【００８１】
また、デュアルダマシンプロセスの一回目のデバイスパターン形成以前に位置合わせマーク用段差を形成するための露光工程をＭとする。ここで、Ｍ工程にて形成した位置合わせマークを使用して、Ｄ1工程にて形成したデバイスパターン上にＤ２工程で新たなデバイスパターンを重ねあわせることを、間接合わせ、とする。
【００８２】
また、直接合わせでのＤ１工程にて形成したデバイスパターンに対するＤ２工程にて形成したデバイスパターンの重ね合わせ面内のズレ量の分散をＳ（ｃ１２）とする。さらに、Ｍ工程にて形成した位置合わせマークに対するＤ１工程にて形成したデバイスパターンの重ね合わせ面内のズレ量の分散をＳ（ｃＭ１）とする。また、Ｍ工程にて形成した位置合わせマークに対するＤ２工程にて形成したデバイスパターンの重ね合わせ面内のズレ量の分散をＳ（ｃＭ２）とする。さらに、Ｍ工程にて形成した位置合わせマークを介した間接合わせでのＤ１工程にて形成したデバイスパターンに対するＤ２工程にて形成したデバイスパターンの重ね合わせ面内のズレ量の分散をＳ（ｋ１２）とする。これにより、Ｓ（ｋ１２）＝Ｓ（ｃＭ１）＋Ｓ（ｃＭ２）となる。
【００８３】
従って、全ての直接合わせの重ね合わせ面内のズレ量の分散が理想的な状態であり、Ｓ（ｃ１２）＝Ｓ（ｃＭ１）＝Ｓ（ｃＭ２）＝ＣＲであるとすると、Ｓ（ｋ１２）＝２＊Ｓ（ｃ１２）＝２ＣＲである。このため、間接合わせを直接合わせに変更することで重ね合わせ面内のズレ量の分散を１/２にすることができ、偏差σであれば１/√２にすることができ、以下の実施形態でも同様である。
【００８４】
なお、上記の凹部、ホール、溝は、絶縁膜、電子高反射膜等に孔を形成することにより形成され、以下の実施形態でも同様である。
【００８５】
（第２の実施の形態）
図１１〜図１３は、第２実施形態に係る半導体装置の製造工程を示す断面図である。図１１〜図１３において、図１〜図８と同一符号は第１実施形態と同一要素を示している。
【００８６】
図１１（ａ）に示す構造は次のような方法で形成される。
まず、第１実施形態と同様に、シリコン基板１に素子分離絶縁膜２を形成する。素子分離絶縁膜２は、アライメントマーク領域Ａでは、シリコン基板１のうち少なくともＥＢアライメントマークが形成される領域が素子分離絶縁膜２により囲まれている。また、配線コンタクト領域Ｂでは、第１実施形態に示したコンタクトプラグが１８ｃ、１８ｅに接続される領域が素子分離絶縁膜２により囲まれている。さらに、トランジスタ・配線領域Ｃでは、第１実施形態に示したＰウェル４が素子分離絶縁膜２に囲まれている。
【００８７】
シリコン基板１のうちアライメント領域Ａで、第１実施形態に示した第１のｎ型不純物拡散領域３ａの形成と同時に、素子分離絶縁膜２をマスクにしてｎ型不純物イオン注入により第２のｎ型不純物拡散領域３ｂが形成される。また、シリコン基板１の配線コンタクト領域Ｂのうち素子分離絶縁膜２に囲まれた複数の配線接続部分に、第１実施形態と同様に、ｐ型又はｎ型の不純物拡散領域６、７が形成される。
【００８８】
その後に、第１実施形態と同様に、ＭＯＳトランジスタ５を形成する。ＭＯＳトランジスタ５を形成する工程では、ゲート電極５２、ソース／ドレイン領域５７ｓ、５７ｄの表面に金属シリサイド層９ｇ、９ｓ、９ｄが形成される。ＭＯＳトランジスタ５の金属シリサイド層９ｇ、９ｓ、９ｄを形成する際には、同時に、アライメントマーク領域Ａの第１、第２のｎ型不純物拡散領域３ａ、３ｂのそれぞれの表面に第１、第２の金属シリサイド層９ａ、９ｂを形成する。なお、配線コンタクト領域Ｂの不純物拡散領域６、７の表面には、第１実施形態と同様な方法により、酸化シリコン膜８ｂ、８ｃが形成される。
【００８９】
次に、図１１（ｂ）に示す構造を形成するまでの工程について説明する。
まず、シリコン基板１、素子分離絶縁膜２、ＭＯＳトランジスタ５、第１、第２の金属シリサイド層９ａ、９ｂ、酸化シリコン膜８ｂ、８ｃなどの上に、第１実施形態と同様に、第１層間絶縁膜１０、第２層間絶縁膜１１を形成する。その後、第１実施形態と同様に、ＭＯＳトランジスタ５の金属シリサイド層９ｓ、９ｄに接続されるコンタクトプラグ５９ｓ、５９ｄを形成する。
【００９０】
さらに、第２層間絶縁膜１１とコンタクトプラグ５９ｓ、５９ｄ上に、第１バリア絶縁膜１２、第３層間絶縁膜１３を形成した後、第１実施形態と同様に、第３層間絶縁膜１３上に第１レジストパターン１４を形成する。その後に、第１レジストパターン１４に形成された第１〜第３開口部１４ａ、１４ｂ、１４を通して第３層間絶縁膜１３から第１層間絶縁膜１０までの膜をエッチングするとともに、酸化シリコン膜８ｂ、８ｃもエッチングする。その後に、第１実施形態と同様に、第３層間絶縁膜１３をハードマスクに使用し、第１開口部１４ａを通して第１の金属シリサイド層９ａをエッチングし、シリコン基板１を露出させる。
【００９１】
これにより、アライメントマーク領域Ａ内の第１のｎ型不純物拡散領域３ａの上には、金属シリサイド層９ａを貫通する深さのマーク用ホール１０ａが形成される。これと同時に、配線コンタクト領域Ｂの不純物拡散領域６、７に達する深さの第３、第４のコンタクトホール１０ｂ、１０ｃが形成される。マーク用ホール１０ａは、第１実施形態と同様に、その周囲の第１層間絶縁膜１０から第３層間絶縁膜１３までの各絶縁膜とシリサイド層９ａとともに、第１のＥＢアライメントマーク１５として使用される。
【００９２】
次に、図１２（ａ）に示す構造を形成するまでの工程について説明する。なお、本実施形態におけるトランジスタ・配線領域Ｃの配線、ビアの形成については、第１実施形態と同様なので説明を省略する。
【００９３】
まず、第１実施形態の図３（ｂ）に示したと同様に、第１のＥＢアライメントマーク１５を使用してＥＢレジストをＥＢ描画し、第２レジストパターン１６を形成する。そして、第１実施形態と同様に、第２レジストパターン１６をマスクにして第１バリア絶縁膜１２と第３層間絶縁膜１３をエッチングし、マーク用ホール１３ａ、第１、第２の一層目配線溝１３ｂ、１３ｃを形成する。
【００９４】
第２レジストパターン１６を除去した後、第１実施形態と同様に、第１のＥＢアライメントマーク１５のマーク用ホール１０ａの中にバリアメタル層１７ａ、Ｃｕ層１７ｂを埋め込み、第２のＥＢアライメントマーク１８ａとする。また、第２のＥＢアライメントマーク１８ａから離れたマーク用ホール１３ａ内にバリアメタル層１７ａ、Ｃｕ層１７ｂを埋め込み、第１実施形態と同様に、第３のＥＢアライメントマーク１８ｂとして使用する。
【００９５】
また、配線コンタクト領域Ｂにおいて、第３コンタクトホール１０ｂとその上の第１の一層目配線溝１３ｂの中に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂは、デュアルダマシン構造の第３コンタクトプラグ１８ｃ及び第３の一層目配線１８ｄとして使用される。さらに、第４コンタクトホール１０ｄとその上の第２の配線溝１３ｃの中に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂは、デュアルダマシン構造の第４コンタクトプラグ１８ｅ及び第４の一層目配線１８ｆとして使用される。
【００９６】
次に、第３層間絶縁膜１３、第２、第３のＥＢアライメントマーク１８ａ、１８ｂなどの上に、第１実施形態と同様に、第２バリア絶縁膜１９、第４層間絶縁膜２０、第３バリア絶縁膜２１及び第５層間絶縁膜２２を形成する。
【００９７】
次に、第５層間絶縁膜２２の上にＥＢレジストを塗布し、これに露光、現像等を施すことにより第３レジストパターン２３を形成する。第３レジストパターン２３を形成するためのＥＢ描画の際には、第１実施形態と同様に、第３のＥＢアライメントマーク１８ｂをＥＢ照射と反射電子検出器によりその位置が検出され、ＥＢ描画用の基準位置として使用される。第３レジストパターン２３では、第１実施形態と同様に、第３マーク用開口部２３ａ、第１、第２の一層目ビア用開口部２３ｂ、２３ｃが形成される。なお、第３マーク用開口部２３ａは、第２のｎ型不純物拡散領域３ｂの中央部分の直上に形成される。
【００９８】
次に、図１２（ｂ）に示すように、第３マーク用開口部２３ａを通して第５層間絶縁膜２２から第１層間絶縁膜１０までの各絶縁膜をエッチングしてマーク用ホール２０ｄを形成する。同時に、第１、第２の一層目ビア用開口部２３ｂ、２３ｃを通して第５層間絶縁膜２２から第２バリア絶縁膜１９までの各絶縁膜をエッチングして第１、第２の一層目ビアホール２０ｂ、２０ｃを形成する。この後に、第５層間絶縁膜２２等の絶縁膜をハードマスクに使用し、マーク用ホール２０ｄを通して第２の金属シリサイド層９ｂをエッチングしてシリコン基板１の第２のｎ型不純物拡散領域３ｂを露出する。この後に、第３レジストパターン２３を除去する。
【００９９】
そのように、第５層間絶縁膜２２から第１層間絶縁膜１０までの各絶縁膜と、第２の金属シリサイド層９ｂと、それらを貫通するマーク用ホール２０ｄとにより第７のＥＢアライメントマーク２４ａが形成される。第７のＥＢアライメントマーク２４ａは、図８（ａ）の平面図と図８（ｂ）の断面図に示すと同様に、マーク用ホール２０ｄの周囲の環状の第２の金属シリサイド層９ｂとその上の絶縁膜（１０〜２２）から形成される。マーク用ホール２０ｄの段差は、シリコン基板１の上面に対する第５層間絶縁膜２２の上面の高さとなる。
【０１００】
次に、マーク用ホール２０ｄ、第１、第２の一層目ビアホール２０ｂ、２０ｃの中と第５層間絶縁膜２２の上に、新たにＥＢレジストを塗布し、これに露光、現像等を施すことにより、図１３（ａ）に示すような第４レジストパターン２５を形成する。第４レジストパターン２５に形成される開口部として、アライメントマーク領域Ａでは第２、第３、第７のＥＢアライメントマーク１８ａ、１８ｂ、２４ａから離れた領域に第４マーク用開口部２５ａが形成される。また、配線コンタクト領域Ｂには、第１の一層目ビアホール２０ｂに一部が重なる第１の二層目配線用開口部２５ｂが形成され、さらに第２の一層目ビアホール２０ｃに一部が重なる第２の二層目配線用開口部２５ｃが形成される。
【０１０１】
ところで、第４レジストパターン２５の形成のために電子ビーム描画装置内において描画前に電子ビームをアライメントマーク領域Ａに走査させる。これにより、反射電子検出器により検出される第７のＥＢアライメントマーク２４ａの反射電子強度分布は、例えば図９（ａ）の実線で示したようになり、反射電子検出器（不図示）を使用してその位置が検出される。
【０１０２】
ＥＢレジストを露光する際には、電子ビーム描画装置（不図示）のチャンバ内にシリコン基板１を入れ、第７のＥＢアライメントマーク２４ａの位置を基点として描画の位置合わせを行う。電子ビーム描画装置では、制御部から送られる設計データにより制御される電子ビームをＥＢフォトレジストに照射して潜像を形成する。
【０１０３】
電子ビーム描画装置では、図８（ｂ）のように電子ビームをアライメントマーク領域Ａで走査させると、第５層間絶縁膜２２の上面とマーク用ホール２０ｄの底のシリコン基板１から反射する電子の強度は差が生じる。さらに、第３層間絶縁膜１３から第１層間絶縁膜１０までの膜を透過した電子は、マーク用ホール２０ｄの周囲の第２の金属シリサイド層９ｂで強く反射する。この場合、多数キャリアが電子である第２のｎ型不純物拡散領域３ｂは第２の金属シリサイド層９ｂの下地となっているため、照射された電子の吸収が防止され、下地が絶縁膜に比べて電子反射率も高くなる。なお、シリコン基板１のうちマーク用ホール２０ｄの底部をｐ型不純物拡散領域３ｐとして電子の反射率を低下させてもよい。
【０１０４】
これにより、電子ビーム描画装置内の反射電子検出器（不図示）により検出される反射電子を分析すると、図９（ａ）の実線に示すように反射電子強度の面内分布に変化が生じ、マーク用ホール２０ｄの底部で反射電子強度が局所的に低くなる。また、第７のＥＢアライメントマーク２４ａにより得られる反射電子強度分布は、図９（ａ）の波線に示す金属シリサイド層９ａが無い構造の比較例の反射強度分布に比べて強弱の差が大きくなる。しかも、第７のＥＢアライメントマーク２４ａでは、第２の金属シリサイド層９ｂの中央の開口と絶縁膜（１０〜１５）の段差の位置が一致するので、それらの電子反射パターンがずれることはなく、検出精度が高くなる。
【０１０５】
図９（ａ）の実線で示した反射電子強度分布を１回微分すると、第１実施形態に説明したと同様に、図９（ｂ）のような波形が得られ、２回微分すると図９（ｃ）のような波形が得られる。これらの波形に基づいて第７のＥＢアライメントマーク２４ａの位置を高い精度で検出することが容易になる。しかも、第７のＥＢアライメントマーク２４ａのマーク用ホール２０ｄは、第３、第４のコンタクトホール１０ｂ、１０ｃと同じエッチング処理で形成されている。このため、第７のＥＢアライメントマーク２４ａを高い精度で検出し、第１、第２のビアホール２０ｂ、２０ｃと第４レジストパターン２５の第１、第２の二層目配線用開口部２５ｂ、２５ｃを高い精度で位置合わせすることができる。
【０１０６】
次に、図１３（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第１実施形態に係る図７（ａ）に示したと同様に、第４レジストパターン２５をマスクにして、第５層間絶縁膜２２及び第３バリア絶縁膜２１をエッチングする。これにより、アライメントマーク領域Ａでは第４マーク用開口部２５ａの下にマーク用ホール２２ａが形成され、配線コンタクト領域Ｂでは第１、第２の二層目配線用開口部２５ｂ、２５ｃの下に第１、第２の二層目配線溝２２ｂ、２２ｃが形成される。その後、第４レジストパターン２５を除去する。
【０１０７】
次に、マーク用ホール２０ｄ、２２ａ、第１、第２の一層目ビアホール２０ｂ、２０、第１及び第２の二層目配線溝２２ｂ、２２ｃの内面と第５層間絶縁膜２２の上面の上に、バリアメタル層２６ａとＣｕ層２６ｂを形成する。Ｃｕ層２６ｂは、最も深い第７のＥＢアライメントマーク２４ａのマーク用ホール２０ｄを完全に埋め込む厚さに形成される。その後に、ＣＭＰ法を用いて、Ｃｕ層２６ｂ、バリアメタル層２６ａを第５層間絶縁膜２２の上面上から除去する。
【０１０８】
これにより、最も高い位置にあるマーク用ホール２０ｄ、２２ａ内に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂとその周囲の第５層間絶縁膜２２等の絶縁膜は、第５、第６のＥＢアライメントマーク２７ａ、２７ｂとして使用される。第５のＥＢアライメントマーク２７ａは、第７のＥＢアライメントマーク２４ａのマーク用ホール２０ｄ内にバリアメタル層２６ａ、Ｃｕ層２６ｂを埋め込んだ構造を有している。第５のＥＢアライメントマーク２７ａに含まれるＣｕ膜２６ｂは、第６のＥＢアライメントマーク２７ｂに含まれるＣｕ膜２６ｂよりも厚くなる。また、第６のＥＢアライメントマーク２７ｂは、厚さが異なるが第３のＥＢアライメントマーク１８ｂと同じように金属膜を絶縁膜で囲んだ構造に形成される。
【０１０９】
また、第１の一層目ビアホール２０ｂと第１の二層目配線溝２２ｂの中に残されたバリアメタル層２６ａとＣｕ層２６ｂは、デュアルダマシン構造の第１の一層目ビア２７ｃと第１の二層目配線２７ｄが形成される。同様に、第２の一層目ビアホール２０ｃと第２の二層目配線溝２２ｃの中には、デュアルダマシン構造の第２の一層目ビア２７ｅと第２の二層目配線２７ｆが形成される。この後に、上記のデュアルダマシン構造と同様のビア、配線がさらに積層して形成され、電極等の形成により半導体装置が完成される。
【０１１０】
以上のように本実施形態によれば、第１のＥＢアライメントマーク１５は、配線コンタクト領域Ｂにコンタクトホール１０ｂ、１０ｃを形成すると同じ工程で形成されるマーク用ホール１０ａを有している。また、第７のＥＢアライメントマーク２４ａは、配線コンタクト領域Ｂにビアホール２０ｂ、２０ｃを形成すると同じ工程で形成されるマーク用ホール２０ａを有している。また、第１、第７のＥＢアライメントマーク１５、２４ａに含まれる第１、第２の金属シリサイド層９ａ、９ｂは、ＭＯＳトランジスタ５のシリサイド層９ｇ、９ｓ、９ｄを形成すると同じ工程で形成される。従って、新たに工程を追加することなく、第１、第７のＥＢアライメントマーク１５、２４ａを形成することができる。
【０１１１】
第１、第７のＥＢアライメントマーク１５、２４ａに電子ビームを照射しその反射電子を検出すると、上記のように反射電子強度の高低差が大きくなるので、マーク位置の検出が容易になる。この結果、ＥＢアライメントマークの位置検出データに基づいて描画されるレジストパターンの形状を高い精度で形成できる。
【０１１２】
また、第３のＥＢアライメントマーク１８ｂは、第１のＥＢアライメントマーク１５の位置検出に基づいて形成されるので、第１のＥＢアライメントマーク１５に対して高い位置精度で形成される。さらに、第６のＥＢアライメントマーク２７ｂは、第７のＥＢアライメントマーク２４ａの位置検出に基づいて形成されるので、第７のＥＢアライメントマーク２４ａに対して高い位置精度で形成される。
【０１１３】
従って、第１、第３、第６、第７のＥＢアライメントマーク１５、１８ｂ、２７ｂ、２４ａと同時に又はそれらの位置を検出して形成されるコンタクトプラグ１８ｃ、１８ｅ、ビア２７ｃ、２７ｅ、配線１８ｄ、１８ｆ、２７ｄ、２７ｆ等は第１実施形態と同様に高い精度で形成される。
【０１１４】
（第３の実施の形態）
図１４、図１５は、第３実施形態に係る半導体装置及びその製造方法を示す断面図であり、図１２（ａ）と同じ符号は同じ要素を示している。
【０１１５】
次に、図１４（ａ）に示す構造を形成するまでの工程を説明する。
まず、第２実施形態の図１２（ａ）に示すと同様に、シリコン基板１に素子分離絶縁膜２、ｎ型不純物拡散領域３ａ、３ｂ、不純物拡散領域６、７、金第１、第２の属シリサイド層９ａ、９ｂ、ＭＯＳトランジスタ５などを形成する。さらにそれらの上方に、第１〜第５層間絶縁膜１０、１１、１３、２０、２２、第１〜第３バリア絶縁膜１２、１９、２１、第１〜第３のＥＢアライメントマーク１５、１８ａ、１８ｂ、第３、第４コンタクトプラグ１８ｃ、１８ｅ、一層目配線１８ｄ、１８ｆ等を形成する。
【０１１６】
さらに、第５層間絶縁膜２２の上にＥＢレジストを塗布し、これに露光、現像等を施すことにより第５レジストパターン２８を形成する。この場合のＥＢ露光の際には、例えば第２のＢアライメントマーク１８ａ又は第３のＢアライメントマーク１８ｂを検出し、ＥＢ露光が行われる。第５レジストパターン２８は、第２のｎ型不純物拡散領域３ｂの直上に形成される開口部２８ａを有している。その後に、第５レジストパターン２８をマスクに使用し、開口部２８ａを通して第５層間絶縁膜２２から第２バリア絶縁膜１９までの絶縁膜をエッチングし、凹部２２ｆを形成した後に、第５レジストパターン２８を除去する。
【０１１７】
次に、図１４（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第５層間絶縁膜２２の上にＥＢレジストを塗布し、これに露光、現像等を施すことにより第６レジストパターン２９を形成する。この場合のＥＢ露光の際には、第１、第２の実施形態に示したと同様に、第２のＢアライメントマーク１８ａや第３のアライメントマーク１８ｂを検出し、ＥＢ露光が行われる。第６レジストパターン２９は、図１２（ａ）に示した第３レジストパターン２３と同様な位置に、マーク用開口部２９ａ、第１、第２の一層目ビア用開口部２９ｂ、２９ｃを有している。マーク用開口部２９ａは、第２のｎ型不純物拡散領域３ｂの直上で、凹部２２ｆの中央部を露出する大きさに形成されている。また、第１、第２の一層目ビア用開口部２９ｂ、２９ｃは、配線コンタクト領域Ｂの第３、第４の一層目配線１８ｄ、１８ｆの一部に重なる位置に形成されている。
【０１１８】
次に、図１５（ａ）に示すように、第６レジストパターン２９をマスクに使用し、マーク用開口部２９ａを通して第３層間絶縁膜１３から第１層間絶縁膜１０までの絶縁膜をエッチングし、マーク用ホール２０ｄを形成する。同時に、第１、第２の一層目ビア用開口部２９ｂ、２９ｃを通して、第５層間絶縁膜２２から第２バリア絶縁膜１９までの絶縁膜をエッチングして第１、第２の一層目ビアホール２０ｂ、２０ｃを形成する。さらに、第３層間絶縁膜１３等をマスクに使用し、マーク用ホール２０ｄを通して第２のｎ型不純物拡散領域３ｂ表面のシリサイド層３ｂをエッチングし、マーク用ホール２０ｄを深くする。
【０１１９】
この場合、第１、第２の一層目ビアホール２０ｂ、２０ｃの深さと、マーク用ホール２０ｄの深さの差は、第１、第２実施形態に比べて小さい。このため、第１、第２の一層目ビアホール２０ｂ、２０ｃ内への過剰なエッチャントの供給が抑制され、第１、第２の一層目ビアホール２０ｂ、２０ｃの幅の広がりが防止される。なお、銅から形成される第３、第４の一層目配線１８ｄ、１８ｆは、第４層間絶縁膜２０、第２バリア絶縁膜１９をエッチングするためのエッチャントに対するエッチング耐性が高い。
【０１２０】
これにより、アライメントマーク領域Ａにおいて、第３層間絶縁膜１３から第１層間絶縁膜１０までの絶縁膜と第２の金属シリサイド層３ｂとマーク用ホール２０ｄとによって第８のＥＢアライメントマーク２４ｂが形成される。第８のＥＢアライメントマーク２４ｂは、第１のｎ型不純物拡散領域３ａ上に形成された第１のＥＢアライメントマーク１５に比べ、マーク用ホール２０ｄの周囲の絶縁膜（１０〜１３）が薄いので段差は小さくなるが、金属シリサイド層９ｂに到達して反射する電子量が増えるので、反射電子検出器の測定による反射電子分布の強弱差が図９（ａ）に示したと同様に大きくなる。
【０１２１】
第６レジストパターン２９を除去した後、第５層間絶縁膜２２、凹部２２ｆ、第１、第２の一層目ビアホール２０ｂ、２０ｃ等の上に新たにＥＢレジストを塗布し、これに露光、現像等を施し、図１５（ｂ）に示す第７レジストパターン３１を形成する。露光時には、半導体基板１のアライメントマーク領域Ａで電子を走査させ、反射電子検出器により第８のＥＢアライメントマーク２４ｂの位置を検出し、電子ビームにより露光を行い、潜像を形成する。第８のＥＢアライメントマーク２４ｂの位置を基準にしてＥＢレジストを露光すると、第２のＥＢアライメントマーク１５を検出する場合と同様に、高い精度で第７レジストパターン３１を形成することができる。
【０１２２】
第７レジストパターン３１に形成される開口部として、アライメントマーク領域Ａでは第２、第３、第８のＥＢアライメントマーク１８ａ、１８ｂ、２４から離れた領域に第４マーク用開口部３１ａが形成される。また、配線コンタクト領域Ｂには、第１の一層目ビアホール２０ｂに重なる第１の二層目配線用開口部３１ｂが形成され、さらに第２の一層目ビアホール２０ｃに重なる第２の二層目配線用開口部３１ｃが形成される。また、第７レジストパターン３１は、それ以前にアライメントマーク領域Ａに形成されたマーク用ホール２０ｄ、凹部２２ｆを覆っている。
【０１２３】
次に、図１６（ａ）に示すように、第７レジストパターン３１をマスクに使用し、第５層間絶縁膜２２と第３バリア絶縁膜２１をエッチングする。これにより、第４マーク用開口部３１ａの下には第２実施形態と同様にマーク用ホール２２ａが形成される。また、第１の二層目配線用開口部３１ｂの下には第１の一層目ビアホール２０ｂに接続される第１の二層目配線溝２２ｂが形成される。さらに、第２の二層目配線用開口部３１ｃの下には第２の一層目ビアホール２０ｃに接続される第２の二層目配線溝２２ｃが形成される。その後に、第７レジストパターン３１を除去する。
【０１２４】
次に、図１６（ｂ）に示す構造を形成するまでの工程を説明する。
凹部２２ｆ、マーク用ホール２０ｄ、２２ａ、第１、第２の一層目ビアホール２０ｂ、２０ｃ、第１及び第２の二層目配線溝２２ｂ、２２ｃの内面と第５層間絶縁膜２２の上面の上に、バリアメタル層２６ａとＣｕ層２６ｂを形成する。Ｃｕ層２６ｂは、マーク用ホール２０ｄとその上の凹部２２ｆを完全に埋め込む厚さに形成される。その後に、ＣＭＰ法を用いて、Ｃｕ層２６ｂ、バリアメタル層２６ａを第５層間絶縁膜２２の上面上から除去する。
【０１２５】
これにより、凹部２２ｆとその下のマーク用ホール２０ｄの中に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂとその周囲の第５層間絶縁膜２２等の絶縁膜は、第９のＥＢアライメントマーク２７ｇとなる。また、第５層間絶縁膜２２に形成され、この段階で最も上のマーク用ホール２２ａ内に残されたバリアメタル層１７ａ、Ｃｕ層１７ｂとその周囲の第５層間絶縁膜２２等の絶縁膜は、第５のＥＢアライメントマーク２７ｂとして使用される。この後に、上記のデュアルダマシン構造と同様のビア、配線がさらに積層して形成され、電極等の形成により半導体装置が完成される。
【０１２６】
以上のように本実施形態によれば、第１のＥＢアライメントマーク１５は、配線コンタクト領域Ｂにコンタクトホール１０ｂ、１０ｃを形成すると同じ工程で形成されるマーク用ホール１０ａを有している。また、第８のＥＢアライメントマーク２４ｂは、配線コンタクト領域Ｂに一層目ビアホール２０ｂ、２０ｃを形成すると同じ工程で形成されるマーク用ホール２０ｄを有している。さらに、第１、第８のＥＢアライメントマーク１５、２４ｂに含まれる第１、第２の金属シリサイド層９ａ、９ｂは、ＭＯＳトランジスタ５のシリサイド層９ｇ、９ｓ、９ｄを形成すると同じ工程で形成される。従って、新たに工程を追加することなく第１、第８のＥＢアライメントマーク１５、２４ｂを形成することができる。
【０１２７】
また、第８のＥＢアライメントマーク２４ｂのマーク用ホール２０ｄの形成前には、その上と周辺における第２バリア絶縁膜１９から第５層間絶縁膜２２までの絶縁膜をエッチングして予め凹部２２ｆを形成している。従って、マーク用ホール２０ｄと一層目ビアホール２０ｂ、２０ｃを形成するためのエッチング時間には大きな差が無くなり、上記と同様に一層目ビアホール２０ｂ、２０ｃの形成に過剰な時間でエッチャントが供給されることを防止でき、幅の増加が防止できる。
【０１２８】
第８のＥＢアライメントマーク２４ｂに電子ビームを照射しその反射電子を検出すると、第１実施形態で説明した第１のＥＢアライメントマーク１５と同様に反射電子強度の強弱の差が大きくなるので、マーク位置の検出が容易になる。この結果、第８のＥＢアライメントマーク２４ｂの位置データに基づいてＥＢ描画される第７レジストパターン３１を高い精度で形成することができる。
【０１２９】
従って、第７レジストパターン３１をマスクにして形成されるマーク用ホール２２ａと第１、第２の二層目配線溝２２ｂ、２２ｃは正確な位置に形成される。これにより、第６のＥＢアライメントマーク２７ｂ、二層目配線２７ｄ、２７ｆを高い位置精度で形成することができる。
【０１３０】
（第４の実施の形態）
図１７〜図２１は第４実施形態に係る半導体装置及びその製造方法の一例を示す断面図である。図１７〜図２１において、図１〜図７と同じ符号は同じ要素を示している。
【０１３１】
まず、図１７（ａ）において、シリコン基板１に素子分離絶縁膜２を形成してから第３層間絶縁膜１３を形成するまでの工程は、第１実施形態に示したと同様な方法を採用する。さらに、第３層間絶縁膜１３上にフォトレジスト又はＥＢレジストを塗布し、これに露光、現像等を施すことにより、第８レジストパターン３２を形成する。第８レジストパターン３２は、アライメントマーク領域Ａにおける第１のｎ型不純物拡散領域３ａの上方に広い開口部３２ａを有している。
【０１３２】
次に、図１７（ｂ）に示すように、第８レジストパターン３２の開口部３２ａを通して第３層間絶縁膜１３、第１バリア絶縁膜１２をエッチングし、広い凹部１２ａを形成する。凹部１２ａは、例えば、第１金属シリサイド層９ａの上でそれより広く形成されてもよい。その後に、第８レジストパターン３２を除去する。
【０１３３】
次に、図１８（ａ）に示すように、第３層間絶縁膜１３上と凹部１２ａ内にフォトレジスト又はＥＢレジストを塗布し、これに露光、現像等を施すことにより、第９レジストパターン３３を形成する。第９レジストパターン３３は、凹部１２ａの中央部を露出するマーク用開口部３３ａと、配線コンタクト領域Ｂの２つの不純物拡散領域６、７の各々の上方で一部が重なる第１、第２の一層目配線用開口部３３ｂ、３３ｃを有している。
【０１３４】
次に、図１８（ｂ）に示すように、第９レジストパターン３３をマスクに使用し、マーク用開口部３３ａを通して第２層間絶縁膜１１、第１配線絶縁膜１０をエッチングし、マーク用ホール１０ａを形成する。これと同時に、第１、第２の一層目配線用開口部３３ｂ、３３ｃを通して第３層絶縁膜１３、第１バリア絶縁膜１２をエッチングし、第１の一層目配線溝１３ｂと第２の一層目配線溝１３ｃを形成する。
【０１３５】
さらに、第２層間絶縁膜１１等をハードマスクに使用し、マーク用開口部３３ａを通して第１のｎ型不純物拡散領域３ａ上の第１金属シリサイド９ａの中央領域をエッチングすることにより、マーク用ホール１０ａを深くし、第１のｎ型不純物拡散領域３ａの一部を露出する。マーク用ホール１０ａを形成する際にその上の第３層間絶縁膜１３、第１バリア絶縁膜１２は既にエッチングされているため、エッチング時間が短くなる。このため、同時に形成される第１、第２配線溝１３ｂ、１３ｃへのエッチャントの供給時間を短くし、それらの幅が広がることを抑制できる。その後、残った  第９レジストパターン３３を除去する。
【０１３６】
第１のｎ型不純物拡散領域３ａ上において、マーク用ホール１０ａとその周囲の金属シリサイド層９ａ、第１層間絶縁膜１０、第２層間絶縁膜１１により第１０のＥＢアライメントマーク１５ａが形成される。第１０のＥＢアライメントマーク１５ａは、第１実施形態に示した第１のＥＢアライメントマーク１５とほぼ同じ構造を有するが、マーク用ホール１０ａが形成される絶縁膜は、第１のＥＢアライメントマーク１５よりも薄くなっている。また、第１０のＥＢアライメントマーク１５ａは、第３層間絶縁膜１３、第１バリア絶縁膜１２に対して段差が形成され、マーク用ホール１０ａの周囲の絶縁膜が薄くなっている点で第１のＥＢアライメントマーク１５と異なる構造を有している。
【０１３７】
次に、図１９（ａ）に示すように、マーク用ホール１０ａ、凹部１２ａ、第３層間絶縁膜１３等の上に、ＥＢレジストを塗布した後に、これに露光、現像等を施すことにより第１０レジストパターン３４を形成する。ＥＢレジストの露光時には、第１実施形態において第１のＥＢアライメントマーク１５を使用したと同様に、第１０のＥＢアライメントマーク１５ａを検出し、その検出結果に基づいて電子ビームによる露光の位置合わせを行う。
【０１３８】
第１０のＥＢアライメントマーク１５ａは、第１実施形態で説明した第１のＥＢアライメントマーク１５に比べ、マーク用ホール１０ａの周囲の絶縁膜（１０，１１）が薄いのでその段差は小さくなって反射電子強度分布の強弱差が小さくなる。しかし、絶縁膜が薄くなるためにその下の金属シリサイド層９ａに到達して反射する電子量が増える。このため、アライメントマーク検出による反射電子分布の強弱差が図９（ａ）に示したと同様に、第１のＥＢアライメントマーク１５と同じ程度に大きくなる。
【０１３９】
第１０レジストパターン３４は、アライメントマーク領域Ａで第１０のＥＢアライメントマーク１５ａから離れた部分にマーク用開口部３４ａを有する。また、第１０レジストパターン３４は、配線コンタクト領域Ｂで第１、第２の配線溝１３ｂ、１３ｃの一部に入り込む第１、第２の一層目ビア用開口部３４ｂ、３４ｃを有し、また、マーク用ホール１０ａ及び凹部１２ａを覆う形状を有している。第１、第２の一層目ビア用開口部３４ｂ、３４ｃは、不純物拡散領域６、７の上方に形成される。
【０１４０】
次に、図１９（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第１０レジストパターン３４をマスクに使用し、マーク用開口部３４ａを通して第３層間絶縁膜１３と第１バリア絶縁膜１２をエッチングしてマーク用ホール１３ａを形成する。これと同時に、第１、第２の一層目ビア用開口部３４ｂ、３４ｃを通して第１、第２層間絶縁膜１０、１１、酸化シリコン膜８ｂ、８ｃをエッチングして第３、第４のコンタクトホール１０ｂ、１０ｃを形成する。第３、第４のコンタクトホール１０ｂ、１０ｃは、第１、第２の配線溝１３ｂ、１３ｃの底の一部から不純物拡散領域６、７に達する深さに形成される。その後に、第１０レジストパターン３４を除去する。
【０１４１】
この後に、第１実施形態に示したと同様な方法により、配線コンタクト領域Ｂにおいて、第３コンタクトホール１０ｂとその上の第１の配線溝１３ｂの中にデュアルダマシン構造の第３コンタクトプラグ１８ｃ及び第３の一層目配線１８ｄを形成する。さらに、第４コンタクトホール１０ｄとその上の第２の配線溝１３ｃの中にデュアルダマシン構造の第４コンタクトプラグ１８ｅ及び第４の一層目配線１８ｆを形成する。
【０１４２】
また、アライメントマーク領域Ａでは、第１実施形態の第２のＥＢアライメントマーク１８ａと同様な形成方法で、マーク用ホール１０ａ、凹部１２ａの中に、バリアメタル層１７ａとＣｕ層１７ｂを埋め込み、その周囲の第３層間絶縁膜１３とともに第１１のＥＢアライメントマーク３５を形成する。さらに、凹部１２ａから離れた  マーク用ホール１３ａ内に、第１実施形態と同様な方法によりバリアメタル層１７ａとＣｕ層１７ｂを埋め込み、その周囲の第３層間絶縁膜１３とともに第３のＥＢアライメントマーク１８ｂを形成する。
【０１４３】
次に、図２０（ａ）に示す構造を形成するまでの工程を説明する。
まず、第３層間絶縁膜１３、第３の一層目配線１８ｄ、第４の一層目配線１８ｆ、第３のＥＢアライメントマーク１８ｂ等の上に、第１実施形態と同様に、第２バリア絶縁膜１９、第４層間絶縁膜２０、第３バリア絶縁膜２１及び第５層間絶縁膜２２を順に形成する。さらに、第５層間絶縁膜２２上にＥＢレジストを塗布した後に、これに露光、現像等を施し、第１１レジストパターン３６を形成する。
【０１４４】
ＥＢレジストを露光する際には、第１実施形態と同様に、第３のＥＢアライメントマーク１８ｂを検出し、これを露光用描画の基準位置とする。第１１レジストパターン３６では、アライメントマーク領域Ａにおいて第１１のＥＢアライメントマーク３５、第３のＥＢアライメントマーク１８ｂから離れた部分にマーク用開口部３６ａが形成される。また、第１１レジストパターン３６では、配線コンタクト領域Ｂにおいて第３、第４の一層目配線１８ｄ、１８ｆの上方に重なる部分を有する第１、第２の二層目配線用開口部３６ｂ、３６ｃが形成される。
【０１４５】
次に、図２０（ｂ）に示すように、第１１レジストパターン３６をマスクに使用し、マーク用開口部３６ａ、第１、第２の二層目配線用開口部３６ｂ、３６ｃを通して第５層間絶縁膜２２、第３バリア絶縁膜２１をエッチングする。これにより、マーク用開口部３６ａの下にマーク用ホール２２ｄを形成し、第１、第２の二層目配線用開口部３６ｂ、３６ｃの各々の下に第１、第２の二層目配線溝２２ｂ、２２ｃを形成する。その後に、第１１レジストパターン３６を除去する。
【０１４６】
次に、図２１（ａ）に示すように、マーク用ホール２２ｄと第１、第２の二層目配線溝２２ｂ、２２ｃの中と第５層間絶縁膜２２の上にＥＢレジストを塗布した後、これに露光、現像等を施し、第１２レジストパターン３７を形成する。ＥＢレジストを露光する際には、広く形成された第１１のＥＢアライメントマーク３５を検出して直接位置合わせとしてもよい。或いは、ＥＢレジストを露光する際には、直接合わせを使用しなくても第１２レジストパターン３７が二層目配線溝２２ｂ、２２ｃに対して必要な位置精度を得られるのであれば、第３のＥＢアライメントマーク１８ｂを検出し、これをＥＢ描画の基準位置としてもよい。
【０１４７】
第１２レジストパターン３７では、アライメントマーク領域Ａにおいて第１１のＥＢアライメントマーク３５、第３のＥＢアライメントマーク１８ｂから離れた部分に別のマーク用開口部３７ａが形成される。また、第１２レジストパターン３７では、配線コンタクト領域Ｂにおいて第１の二層目配線溝２２ｂと第３の一層目配線１８ｄが上下で重なる部分に第１の一層目ビア用開口部３７ｂが形成される。また、第２の二層目配線溝２２ｃと第４の一層目配線１８ｆが上下で重なる部分に第２の一層目ビア用開口部３７ｃ形成される。
【０１４８】
次に、図２１（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第１２レジストパターン３７をマスクに使用し、マーク用開口部３７ａを通して第５層間絶縁膜２２と第３バリア絶縁膜２１をエッチングし、第１実施形態と同様に、マーク用ホール２２ａを形成する。これと同時に、第１、第２の一層目ビア用開口部３７ｂ、３７ｃを通して第４層間絶縁膜２０と第２バリア絶縁膜１９をエッチングし、第１、第２の一層目ビアホール２０ｂ、２０ｃを形成する。
【０１４９】
次に、第１実施形態と同様に、第１の一層目ビアホール２０ｂと第１の二層目配線溝２２ｂの中に、デュアルダマシン構造の第１の一層目ビア２７ｃと第１の二層目配線２７ｄを形成する。同様に、第２の一層目ビアホール２０ｃと第２の二層目配線溝２２ｃの中に、デュアルダマシン構造の第２の一層目ビア２７ｅと第２の二層目配線２７ｆを形成する。また、２つのマーク用ホール２２ａ、２２ｄのそれぞれにバリアメタル層２６ａ、Ｃｕ層２６ｂを埋め込むことにより、第６のＥＢアライメントマーク２７ｂと第１２のＥＢアライメントマーク２７ｈを形成する。この後に、上記のデュアルダマシン構造と同様のビア、配線がさらに積層して形成され、電極等の形成により半導体装置が完成される。
【０１５０】
以上の実施形態における第１０のＥＢアライメントマーク１５ａは、第１実施形態の第１のＥＢアライメントマーク１５と比べて、マーク用ホール１０ａの周囲の絶縁膜が薄く形成されている。このため、マーク用ホール１０ａの周囲において絶縁膜を透過して金属シリサイド層９ａから反射される電子の量が増える一方、マーク用ホール１０ａが浅くなるので周囲との反射量の差が小さくなる。従って、全体の反射電子量は第１のＥＢアライメントマーク１５を使用する場合と殆ど変わらず、反射電子量分布の強度差が大きくなり、検出エラーを少なくすることができる。
【０１５１】
また、第１０のＥＢアライメントマーク１５ａのマーク用ホール１０ａを形成するためのエッチングは、第１、第２の層間絶縁膜１０、１１の上の絶縁層が既に除去されているので、浅い第１、第２の一層目配線溝１３ｂ、１３ｃと同じかほぼ同一のエッチング量により形成される。従って、マーク用ホール１０ａと第１、第２の一層目配線溝１３ｂ、１３ｃを同じパターニング工程で形成することができ、それらの相対的な位置ズレをなくすことができる。また、エッチングストップとしても使用できる第３のバリア絶縁膜２１を省略しても第１、第２の一層目配線溝１３ｂ、１３ｃの深さを制御することができる。しかも、上記のように検出が容易な第１０のＥＢアライメントマーク１５ａを検出して第１０レジストパターン３４を形成するＥＢ露光を行い、マーク用開口部３４ａ、第１、第２の一層目ビア用開口部３４ｂ、３４ｃを高いパターニング精度で形成することができる。この結果、第１、第２の一層目ビア用開口部３４ｂ、３４ｃ内に、高い位置精度で配線１８ｄ、１８ｆを形成することができる。
【０１５２】
また、検出容易な第１０のＥＢアライメントマーク１５ａを基準位置とするＥＢレジストの露光を有するリソグラフィ法により形成される第３のＥＢアライメントマーク１８ｂを高い精度で形成することができる。さらに、第３、第１２、第６のＥＢアライメントマーク１８ｂ、２７ｈ、２７ｂを順に基準位置として使用するＥＢレジストの露光を有するリソグラフィ法により、コンタクトプラグ１８ｃ、１８ｅ、配線２７ｄ、２７ｆ、ビア２７ｃ、２７ｅを高い位置精度で形成することができる。
【０１５３】
（第５の実施の形態）
図２２〜図２５は、第５実施形態に係る半導体装置及びその製造方法を示す断面図である。図２２〜図２５において、図１１〜図１６、図１７〜図２１に示す符号と同じ符号は同じ要素を示している。
【０１５４】
次に、図２２（ａ）に示す構造を形成するまでの工程を説明する。
まず、第２実施形態に係る図１１（ａ）に示したと同様に、シリコン基板１の上面に素子分離絶縁膜２を形成する。その後に、アライメントマーク領域Ａにおいて素子分離絶縁膜２に囲まれる領域に第１のｎ型不純物拡散領域３ａと第２のｎ型不純物拡散領域３ｂを形成する。さらに、配線コンタクト領域Ｂにおいて素子分離絶縁膜２に囲まれる領域にｐ型又はｎ型の不純物拡散領域６、７を形成する。不純物拡散領域６、７の上には酸化シリコン膜８ｂ、８ｃが形成される。
【０１５５】
さらに、第２実施形成と同様に、第１のｎ型不純物拡散領域３ａと第２のｎ型不純物拡散領域３ｂのそれぞれの表面に金属シリサイド層９ａ、９ｂを形成する。金属シリサイド層９ａ、９ｂは、図１１（ａ）に示したと同様に、ＭＯＳトランジスタ５に形成される金属シリサイド層９ｇ、９ｄ、９ｓと同じ工程で形成される。
【０１５６】
その後、ＭＯＳトランジスタ５を覆う第１層間絶縁膜１０をシリコン基板１の上に形成し、その後から第３層間絶縁膜１３を形成するまでの工程は、第１実施形態と同様な方法を採用する。
【０１５７】
さらに、第３層間絶縁膜１３上にフォトレジスト又はＥＢレジストを塗布し、これに露光、現像等を施し、これにより、第４実施形態に係る図１７（ａ）に示したと同じ様に、第８レジストパターン３２を形成する。第８レジストパターン３２は、アライメントマーク領域Ａにおける第１のｎ型不純物拡散領域３ａ表面の金属シリサイド層９ａの例えば直上に同じ大きさの開口部３２ａを有している。さらに、第４実施形態と同様に、開口部３２ａを通して第３層間絶縁膜１３と第１バリア絶縁膜１２をエッチングし、凹部１２ａを形成する。
【０１５８】
次に、図２２（ｂ）に示す構造を形成するまでの工程を説明する。
凹部１２ａを形成した後に、第４実施形態に示した工程、例えば図１８、図１９に示す工程に従って第１１のＥＢアライメントマーク３５、第３のＥＢアライメントマーク１８ｂを形成する。さらに、配線コンタクト領域Ｂにデュアルダマシン構造の第３コンタクトプラグ１８ｃ及び第３配線１８ｄ、及び、デュアルダマシン構造の第４コンタクトプラグ１８ｅ及び第４配線１８ｆを形成する。
【０１５９】
その後に、第４実施形態と同様に、第３層間絶縁膜１３、第３配線１８ｄ、第４配線１８ｆ、第１１のＥＢアライメントマーク３５等の上に、第２バリア絶縁膜１９、第４層間絶縁膜２０、第３バリア絶縁膜２１及び第５層間絶縁膜２２を順に形成する。さらに、第５層間絶縁膜２２上にＥＢレジストを塗布した後に、これに露光、現像等を施し、第３実施形態で示した図１４（ａ）と同様に、第５レジストパターン２８を形成する。第５レジストパターン２８は、第２のｎ型不純物拡散領域３ｂの例えば直上に同じ大きさに形成される開口部２８ａを有している。
【０１６０】
次に、図２３（ａ）に示すように、第５レジストパターン２８をマスクに使用し、開口部２８ａを通して第５層間絶縁膜２２から第１バリア絶縁膜１２までの各絶縁膜をエッチングし、凹部１２ｂを形成する。その後に、第５レジストパターン２８を除去する。
【０１６１】
次に、図２３（ｂ）に示すように、第５層間絶縁膜２２の上と凹部１２ｂの中にＥＢレジストを塗布し、これにＥＢ露光、現像等を施し、第１３レジストパターン３８を形成する。ＥＢ露光時には、上記実施形態と同様に、第１１のＥＢアライメントマーク３５や第３のＥＢアライメントマーク１８ｂの位置を検出し、描画の位置合わせが行われる。
【０１６２】
第１３レジストパターン３８は、マーク用開口部３８ａ、第１、第２の二層目配線用開口部３８ｂ、３８ｃを有している。マーク用開口部３８ａは、アライメントマーク領域Ａ内の第２のｎ型不純物拡散領域３ｂ表面の金属シリサイド層９ｂの直上で、凹部１２ｂの中央部を露出する形状を有している。また、第１の二層目配線用開口部３８ｂは、配線コンタクト領域Ｂの一層目の第３配線１８ｄに一部が重なる領域に形成され、第２の二層目配線用開口部３８ｃは、配線コンタクト領域Ｂの一層目の第４配線１８ｆに一部が重なる領域に形成されている。
【０１６３】
次に、図２４（ａ）に示すように、第１３レジストパターン３８をマスクに使用し、マーク用開口部３８ａを通して第２層間絶縁膜１１、第１層間絶縁膜１０をエッチングし、第３実施形態と同様に、マーク用ホール２０ｄを形成する。同時に、第１、第２の二層目配線用開口部３８ｂ、３８ｃを通して、第５層間絶縁膜２２、第３バリア絶縁膜２１をエッチングして第１、第２の二層目配線溝２２ｂ、２２ｃを形成する。さらに、第１層間絶縁膜１０等をハードマスクに使用し、マーク用ホール２０ｄを通して金属シリサイド層９ｂをエッチングする。この後に、第１３レジストパターン３８を除去する。マーク用ホール２０ｄとその周囲の金属シリサイド層９ｂ、第１層間絶縁膜１０、第２層間絶縁膜１１によって第１３のＥＢアライメントマーク２４ｃが形成される。
【０１６４】
次に、図２４（ｂ）に示すように、凹部１２ｂ、マーク用ホール２０ｄ等の中と第５層間絶縁膜２２の上にＥＢレジストを塗布し、これにＥＢ露光、現像等を施し、図２１（ａ）に示したと同様に第１２レジストパターン３７を形成する。ＥＢ露光時には、上記と同様にして
第１３のＥＢアライメントマーク２４ｃの位置を検出し、描画の位置合わせが行われる。第１３のＥＢアライメントマーク２４ｃは、第８のＥＢアライメントマーク２４ｂと同様に、図９（ａ）のように反射電子分布の強弱差が大きくなり、検出がし易くなっている。
【０１６５】
第１２レジストパターン３７では、アライメントマーク領域Ａにおいて第３、第１１、第１３のＥＢアライメントマーク１８ｂ、３５、２４ｃから離れた部分にマーク用開口部３７ａが形成される。また、第１２レジストパターン３７では、配線コンタクト領域Ｂにおいて第１の二層目配線溝２２ｂと第３配線１８ｄが上下で重なる部分に第１の一層目ビア用開口部３７ｂが形成される。また、第２の二層目配線溝２２ｃと第４配線１８ｆが上下で重なる部分に第２の一層目ビア用開口部３７ｃ形成される。
【０１６６】
次に、図２５（ａ）に示す構造を形成するまでの工程を説明する。
まず、第１２レジストパターン３７をマスクに使用し、マーク用開口部３７ａを通して第５層間絶縁膜２２と第３バリア絶縁膜２１をエッチングし、マーク用凹部２２ａを形成する。これと同時に、第１、第２の一層目ビア用開口部３７ｂ、３７ｃを通して第４層間絶縁膜２０と第２バリア絶縁膜１９をエッチングし、第１、第２の一層目ビアホール２０ｂ、２０ｃを形成する。その後に、第１２レジストパターン３７を除去する。
【０１６７】
次に、図２５（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第１実施形態と同様に、第１の一層目ビアホール２０ｂと第１の二層目配線溝２２ｂの中に、デュアルダマシン構造の第１の一層目ビア２７ｃと第１の二層目配線２７ｄを形成する。同様に、第２の一層目ビアホール２０ｃと第２の二層目配線溝２２ｃの中に、デュアルダマシン構造の第２の一層目ビア２７ｅと第２の二層目配線２７ｆを形成する。また、２つのマーク用凹部２２ａ、２０ｄのそれぞれにバリアメタル層２６ａ、Ｃｕ層２６ｂを埋め込むことにより、第１実施形態と同様な第６のＥＢアライメントマーク２７ｂを形成し、第１４のＥＢアライメントマーク２７ｉを形成する。この後に、上記のデュアルダマシン構造と同様のビア、配線がさらに積層して形成され、電極等の形成により半導体装置が完成される。
【０１６８】
以上のように本実施形態によれば、上記の実施形態で説明した第３のＥＢアライメントマーク１８ｂの位置を検出して形成された第１３レジストパターン３８を使用して第１３のＥＢアライメントマーク２４ｃを形成している。第１３のＥＢアライメントマーク２４ｃは、第２層間絶縁膜１１からその下方の金属シリサイド層９ｂを貫通する深さのマーク用ホール２４ｃを有し、第４実施形態における第１０のＥＢアライメントマーク１５ａと類似の構造を有している。従って、第１３のＥＢアライメントマーク２４ｃに電子ビームを照射しその反射電子を検出すると、第４実施形態で形成される第１０のＥＢアライメントマーク１５ａと同様に反射電子強度の高低差が大きくなるので、マーク位置の検出が容易になる。この結果、位置検出された第１３のＥＢアライメントマーク２４ｃを基準位置として描画される第１２レジストパターン３７のマーク用開口部３７ａと第１、第２の一層目ビア用開口部３７ｂ、３７ｃを高い位置精度で形成できる。従って、第１３のＥＢアライメントマーク２４ｃにより形成される第１、第２の二層目配線溝２２ｂ、２２ｃは、第１３のＥＢアライメントマーク２４ｃのマーク用ホール２０ｄと同時に形成される第１、第２の一層目ビアホール２０ｂ、２０ｃに対して位置精度が高くなる。
【０１６９】
また、第１３のＥＢアライメントマーク２４ｃを形成する際に、マーク用ホール１０ａの上とその周囲の第５層間絶縁膜１５から第１バリア絶縁膜１２の各絶縁膜を予めエッチングしている。これにより、マーク用ホール１０ａの形成時のエッチング量を第１、第２の二層目配線溝２２ｂ、２２ｃを形成するためのエッチング量に近づけることができ、第１、第２の二層目配線溝２２ｂ、２２ｃの過剰エッチングを防止することができる。また、第３のバリア絶縁膜２１の形成を省略してもよくなる。
【０１７０】
（第６の実施の形態）
図２６〜図２８は、第６実施形態に係る半導体装置及びその製造工程を示す断面図である。
【０１７１】
次に、図２６（ａ）に示す構造を形成するまでの工程を説明する。
図２６（ａ）において、半導体基板（不図示）のうちアライメントマーク領域Ａと配線コンタクト領域Ｂを含む領域の上方に第ｎ層間絶縁膜６１が形成されている。また、第ｎ層間絶縁膜６１のうち配線コンタクト領域Ｂには、第１、第２のｍ層目の配線６０ａ、６０ｂが形成されている。なお、ｎは１以上の自然数であり、ｍは１以上の自然数である。
【０１７２】
まず、第ｎ層間絶縁膜６１と第ｍ層目の配線６０ａ、６０ｂの上に、第ｎバリア絶縁膜６２、第（ｎ＋１）層間絶縁膜６３、第（ｎ＋１）バリア絶縁膜６４、第（ｎ＋２）層間絶縁膜６５を順に例えばＣＶＤ法により形成する。その後に、第（ｎ＋２）層間絶縁膜６５の上に、第１電子高反射膜６６を形成する。
【０１７３】
本実施形態又は以下の実施形態において、電子高反射膜は、層間絶縁膜やバリア絶縁膜として使用される絶縁材料より質量が大きく、さらに絶縁膜より電子反射率が大きな材料から形成される。電子高反射膜として、例えばタングステン膜、チタン膜、アルミニウム膜などの金属、又は合金の膜がＣＶＤ法、スパッタ法などにより形成される。
【０１７４】
次に、第１電子高反射膜６６の上にＥＢレジスト又はフォトレジストを塗布し、これに露光、現像等を施すことにより第１４レジストパターン６７を形成する。第１４レジストパターン６７は、アライメントマーク領域Ａの一部を覆う形状、例えば円形、四角形などの平面形状で形成される。続いて、第１４レジストパターン６７をマスクに使用し、第１電子高反射膜６６をエッチングすることにより第１電子高反射膜パターン６６ａを形成する。第１電子高反射膜６６としてタングステン膜を形成する場合には、例えば六フッ化硫黄（ＳＦ６）を反応ガスに用いてドライエッチングによりエッチングを行う。その後に、第１レジストパターン６７を除去する。
【０１７５】
次に、図２６（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第１電子高反射膜パターン６６ａと第（ｎ＋２）層間絶縁膜６５の上に第１カバー絶縁膜６８をＣＶＤ法により形成した後に、第１カバー絶縁膜６８を例えばＣＭＰ法により平坦化する。第１カバー絶縁膜６８は、例えば第（ｎ＋２）間絶縁膜６５と同じ材料から形成する。
【０１７６】
その後に、第１カバー絶縁膜６８の上に、ＥＢレジスト又はフォトレジストを塗布し、これに露光、現像等を施すことにより、第１５レジストパターン６９を形成する。第１５レジストパターン６９は、アライメントマーク領域Ａのうち第１電子高反射膜パターン６６ａの中央部の上方にマーク用開口部６９ａを有し、さらに、配線コンタクト領域Ｂに第１、第２のｍ層目ビアホール形成用開口部６９ｂ、６９ｃを有している。第１、第２のｍ層目ビアホール形成用開口部６９ｂ、６９ｃは、第１、第２のｍ層目配線６０ａ、６０ｂの一部に対して上下に重なって形成されている。
【０１７７】
次に、図２６（ｃ）に示すように、第１５レジストパターン６９のマーク用開口部６９ａ、第１、第２のｍ層目ビアホール形成用開口部６９ｂ、６９ｃを通して第１カバー絶縁膜６８から第ｎバリア絶縁膜６２までの膜をエッチングする。なお、第１電子高反射膜パターン６６ａがタングステン膜の場合は、例えばＳＦ６を用いてドライエッチングされる。
【０１７８】
これにより、マーク用開口部６９ａの下にはマーク用ホール６２ａが形成され、また、第１、第２のｍ層目ビアホール形成用開口部６９ｂ、６９ｃの下には、第１、第２のｍ層目配線６０ａ、６０ｂに達する第１、第２のｍ層目のビアホール６２ｂ、６２ｃが形成される。この後に、第１５レジストパターン６９を除去する。マーク用ホール６２ａとその周囲の第１カバー絶縁膜６８から第ｎバリア絶縁膜６２までの絶縁膜及び第１電子高反射膜パターン６６ａによって第１５のＥＢアライメントマーク７０が形成される。
【０１７９】
次に、図２７（ａ）に示す構造を形成するまでの工程を説明する。
まず、第（ｎ＋２）層間絶縁膜６５、マーク用ホール６２ａ等の上にＥＢレジストを塗布し、これに露光、現像等を施し、第１６レジストパターン７１を形成する。第１６レジストパターン７１は、アライメントマーク領域Ａにおいて第１５のＥＢアライメントマーク７０から離れた部分にマーク用開口部７１ａを有する。また、第１６レジストパターン７１は、配線コンタクト領域Ｂで第１、第２のｍ層目のビアホール６２ｂ、６２ｃに上下に一部が重なる第１、第２の（ｍ＋１）層目の配線用開口部７１ｂ、７１ｃを有する。
【０１８０】
ＥＢレジストを露光する際には、第１実施形態と同様に、電子ビーム描画装置（不図示）のチャンバ内に半導体基板（不図示）を入れ、電子反射分布の測定による第１５のＥＢアライメントマーク７０の位置の検出結果に基づいて描画を行う。第１５のＥＢアライメントマーク７０は、図２９（ａ）に示すような平面形状を有し、II−II線に沿った反射電子分布は図２９（ｂ）のようになり、これを図９（ｂ）、（ｃ）と同様に、１回微分、２回微分することにより、その位置が検出装置により認識される。
【０１８１】
即ち、電子ビーム描画装置では、電子ビームをアライメントマーク領域Ａで走査させると、第１カバー絶縁膜６８の上面とマーク用ホール６２ａの底面から反射する電子の強度は、面の高低差により差が生じる。さらに、第１カバー絶縁膜６８を透過した電子は、マーク用ホール６２ａの周囲の第１電子高反射膜パターン６６ａにより絶縁膜より高い反射率で反射する。
【０１８２】
これにより、電子ビーム描画装置内の反射電子検出器（不図示）により検出される反射電子を分析すると、図２９（ｂ）の実線に示すように反射電子強度の面内分布に変化が生じ、マーク用ホール６２ａの底部で反射電子強度が局所的に低くなる。これは、マーク用ホール６２ａにより形成される凹凸の差による反射電子強度の分布に加えて、シリコン基板１及び素子分離絶縁膜２よりも質量の高い金属シリサイド層９ａからの反射電子か加わるからである。従って、第１５のＥＢアライメントマーク７０により得られる反射電子強度分布は、図２９（ａ）において波線で示すような金属シリサイド層９ａが無い比較例に比べて電子反射分布の強度差が大きくなる。しかも、第１５のＥＢアライメントマーク７０では、第１電子高反射膜パターン６６ａの中央の開口と絶縁膜（６２〜６５、６８）の段差の位置が一致するので、それらの電子反射パターンがずれることはなく、検出精度が高くなる。
【０１８３】
次に、図２７（ｂ）に示す構造を形成するまでの工程について説明する。
まず、第１６レジストパターン７１をマスクに使用し、マーク用開口部７１ａを通して第１カバー絶縁膜６８、第（ｎ＋２）層間絶縁膜６５をエッチングし、マーク用ホール６５ａを形成する。これと同時に、第１、第２の（ｍ＋１）層目の配線用開口部７１ｂ、７１ｃを通して第１カバー絶縁膜６８と第（ｎ＋２）層間絶縁膜６５をエッチングし、第１、第２の（ｍ＋１）層目の配線溝６５ｂ、６５ｃを形成する。
【０１８４】
さらに、第１実施形態と同様に、マーク用ホール６２ａ、６５ａと第（ｍ＋１）層目の配線溝６５ｂ、６５ｃと、第ｍ層目のビアホール６２ｂ、６２ｃの中にバリアメタル層７２ａとＣｕ層７２ｂを上記実施形態と同じ方法により埋める。なお、第１カバー絶縁膜６８上に形成されたバリアメタル層７２ａとＣｕ層７２ｂは例えばＣＭＰ法により除去される。
【０１８５】
これにより、第１のｍ層目のビアホール６２ｂと第１の（ｍ＋１）層目の配線溝６５ｂの中に、デュアルダマシン構造の第１のｍ層目のビア７３ｃと第１の（ｍ＋１）層目の配線７３ｄが形成される。また、第２の第ｍ層目のビアホール６２ｃと第２の（ｍ＋１）層目の配線溝６５ｃの中に、デュアルダマシン構造の第２のｍ層目のビア７３ｅと第２の（ｍ＋１）層目の配線７３ｆが形成される。また、２つのマーク用ホール６２ａ、６５ａのそれぞれにバリアメタル層７２ａ、Ｃｕ層７２ｂを埋め込む。これにより、第１電子高反射膜パターン６６ａに囲まれたマーク用ホール６２ａとその周囲の第１カバー絶縁膜６８、第（ｎ＋２）層間絶縁膜６５を合わせて第１６のＥＢアライメントマーク７３ａが形成される。さらに、第１電子高反射膜パターン６６ａに囲まれないマーク用ホール６５ａとその周囲の第１カバー絶縁膜６８、第（ｍ＋１）層間絶縁膜６５を合わせて第１７のＥＢアライメントマーク７３ｂが形成される。
【０１８６】
次に、図２７（ｃ）に示す構造を形成するまでの工程を説明する。
まず、第１６、第１７のＥＢアライメントマーク７３ａ、７３ｂ、第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆ及び第１カバー絶縁膜６８の上に、第（ｎ＋２）バリア絶縁膜７４、第（ｎ＋３）層間絶縁膜７５をＣＶＤ法などにより形成する。さらに、第（ｎ＋３）層間絶縁膜７５上に、第（ｎ＋３）バリア絶縁膜７６、第（ｎ＋４）層間絶縁膜７７をＣＶＤ法などにより形成する。
【０１８７】
次に、第（ｎ＋４）層間絶縁膜７７の上に第２電子高反射膜をスパッタ法などにより形成した後に、第１電子高反射膜パターン６６ａと同様な方法により第２電子高反射膜をパターニングする。これにより、アライメントマーク領域Ａのうち第１電子高反射膜パターン６６ａから斜め上方に離れた部分に第２電子高反射膜パターン７８ａを形成する。その後に、第２電子高反射膜パターン７８ａと第（ｎ＋４）層間絶縁膜７７の上に第２カバー絶縁膜７９を形成し、さらにその表面をＣＭＰ法などにより平坦化する。
【０１８８】
次に、第２カバー絶縁膜７９の上にＥＢレジストを塗布し、これにＥＢ露光、現像等を施すことにより、第１７レジストパターン８０を形成する。この場合、第１６のＥＢアライメントマーク７３ａや第１７のＥＢアライメントマーク７３ｂの位置を検出して露光時の基準位置とする。第１７レジストパターン８０は、アライメントマーク領域Ａのうち第２電子高反射膜パターン７８ａのほぼ中央部の上方にマーク用開口部８０ａを有し、さらに、配線コンタクト領域Ｂに第１、第２の（ｍ＋１）層目のビアホール形成用開口部８０ｂ、８０ｃを有している。第１、第２の（ｍ＋１）層目のビアホール形成用開口部８０ｂ、８０ｃは、第１、第２の第（ｍ＋１）層目の配線７３ｄ、７３ｆに対して上下に重なって形成されている。
【０１８９】
次に、図２８（ａ）に示すように、第１７レジストパターン８０のマーク用開口部８０ａ、第１、第２の（ｍ＋１）層目のビアホール形成用開口部８０ｂ、８０ｃを通して第２カバー絶縁膜７９から第（ｎ＋２）バリア絶縁膜７４までの膜をエッチングする。なお、第２電子高反射膜パターン７８ａは、タングステンから形成されている場合には、第２カバー絶縁膜７９をエッチングした後、例えばＳＦ６を用いてドライエッチングされる。
【０１９０】
これにより、マーク用開口部８０ａの下には深いマーク用ホール７４ａが形成され、また、第１、第２の（ｍ＋１）層目のビアホール形成用開口部８０ｂ、８０ｃの下には、第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆに達する第１、第２の（ｍ＋１）層目のビアホール７４ｂ、７４ｃが形成される。この後に、第１７レジストパターン８０を除去する。
【０１９１】
これにより、マーク用ホール７４ａとその周囲の第２カバー絶縁膜７９から第（ｎ＋２）バリア絶縁膜７４までの絶縁膜及び第２電子高反射膜パターン７８ａにより第１８のＥＢアライメントマーク８１が形成される。
【０１９２】
次に、図２８（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第２カバー絶縁膜７９、深いマーク用ホール７４ａ等にＥＢレジストを塗布し、これにＥＢ露光、現像等を施し、第１８レジストパターン８２を形成する。第１８レジストパターン８２は、アライメントマーク領域Ａにおいて第１８のＥＢアライメントマーク８１から離れた部分にマーク用開口部８２ａを有する。また、第１８レジストパターン８２は、配線コンタクト領域Ｂで第１、第２の（ｍ＋１）層目のビアホール７４ｂ、７４ｃに上下に一部が重なる第１、第２の（ｍ＋３）層目の配線用開口部８２ｂ、８２ｃを有する。
【０１９３】
ＥＢレジストを露光する際には、第１５のＥＢアライメントマーク７０と同様に、アライメントマーク領域Ａ内に電子ビームを照射し、電子反射分布の検出による第１８のＥＢアライメントマーク８１の位置を検出し、これに基づいてＥＢ描画が行われる。第１８のＥＢアライメントマーク８１は、図２９（ａ）に示すと同様な平面形状を有し、その反射電子分布は図２９（ｂ）と同様になり、これを１回微分、２回微分することにより、その位置が検出される。第１８のＥＢアライメントマーク８１は、上記した第１５のＥＢアライメントマーク７０と同様に、検出精度が高くなる。また、第１８のＥＢアライメントマーク８１のマーク用ホール７４ａと第１、第２の（ｍ＋１）層目のビアホール７４ｂ、７４ｃは同時に形成されてズレがない。従って、第１、第２の（ｍ＋１）層目のビアホール７４ｂ、７４ｃと第１、第２の（ｍ＋３）層目の配線用開口部８２ｂ、８２ｃの位置合わせ精度は高くなる。
【０１９４】
次に、図２８（ｃ）に示す構造を形成するまでの工程について説明する。
まず、第１８レジストパターン８２をマスクに使用し、マーク用開口部８２ａを通して第２カバー絶縁膜７９、第（ｎ＋４）層間絶縁膜７７をエッチングし、浅いマーク用ホール７７ａを形成する。これと同時に、第１、第２の（ｍ＋３）層目の配線用開口部８２ｂ、８２ｃを通して第２カバー絶縁膜７９と第（ｎ＋４。）層間絶縁膜７７をエッチングし、第１、第２の（ｍ＋２）層目の配線溝７７ｂ、７７ｃを形成する。
【０１９５】
次に、上記と同様な方法により、マーク用ホール７４ａ、７７ａ、（ｍ＋２）層目の配線溝７７ｂ、７７ｃ、（ｍ＋１）層目のビアホール７４ｂ、７４ｃの中にバリアメタル層８３ａとＣｕ層８３ｂを埋める。なお、第２カバー絶縁膜７９上に形成されたバリアメタル層８３ａとＣｕ層８３ｂは例えばＣＭＰ法により除去される。
【０１９６】
これにより、第１の（ｍ＋１）層目のビアホール７４ｂと第１の（ｍ＋２）層目の配線溝７７ｂの中に、デュアルダマシン構造の第１の（ｍ＋１）層目のビア８４ｃと第１の（ｍ＋２）層目の配線８４ｄが形成される。また、第２の第（ｍ＋１）層目のビアホール７４ｃと第２の（ｍ＋２）層目の配線溝８４ｃの中に、デュアルダマシン構造の第２の（ｍ＋１）層目のビア８４ｅと第２の（ｍ＋２）層目の配線８４ｆが形成される。また、深いマーク用ホール７４ａ内にバリアメタル層８３ａ、Ｃｕ層８３ｂを埋め込むことにより、その周囲の第２カバー絶縁膜７９から第（ｎ＋２）バリア絶縁膜７４までの膜と合わせて第１９のＥＢアライメントマーク８５ａが形成される。さらに、浅いマーク用ホール７７ａ内にバリアメタル層８３ａ、Ｃｕ層８３ｂを埋め込むことにより、その周囲の第２カバー絶縁膜７９、第（ｎ＋４）層間絶縁膜７７と合わせて第２０のＥＢアライメントマーク８５ｂを形成する。
【０１９７】
この後に、上記のデュアルダマシン構造と同様のビア、配線をさらに積層し、さらに電極等の形成により半導体装置が完成される。
【０１９８】
以上のように本実施形態によれば、第１電子高反射膜パターン６６ａを貫通させる深いマーク用ホール６２ａを、その下の絶縁膜（６２〜６５）からその上の第１カバー絶縁膜６８までの深さに形成して第１５のＥＢアライメントマーク７０を形成している。従って、第１５のＥＢアライメントマーク７０に電子を走査し、その電子の反射強度を測定して反射電子分布分析することにより、その位置が上記のように高い精度で検出できる。この場合、深いマーク用ホール６２ａの段差により生じる反射電子強度分布の強弱差と、第１電子高反射膜パターン６６ａ表面とマーク用ホール６２ａ内の反射電子強度分布の強弱差が加わる。これにより、第１５のＥＢアライメントマーク７０の位置検出のための反射電子分布の強度差が大きくなり、位置検出エラーが生じ難くなる。
【０１９９】
また、第１５のＥＢアライメントマーク７０に含まれるマーク用ホール６２ａは、ビアホール６２ｂ、６２ｃと同じ工程で形成されるので、第１電子高反射膜パターン６６ａの形成を追加するだけで、他に新たな追加の工程は不要になる。
【０２００】
さらに、アライメント領域Ａにおいて、第１５のＥＢアライメントマーク７０は、高い精度で位置検出されるので、その位置検出に基づくリソグラフィを経て形成されるマーク用ホール６５ａは高い位置精度で形成される。また、その中にバリアメタル層７２ａ、Ｃｕ層７２ｂが埋め込まれ、絶縁膜（６８、６５）に囲まれて形成される第１７のＥＢアライメントマーク７３ｂは、第１５のＥＢアライメントマーク７０に対して位置精度は高くなる。従って、第１７のＥＢアライメントマーク７３ｂのマーク用ホール６５ａと同時に形成される二層目配線溝６５４ｂ、６５ｃは、第１５のＥＢアライメントマーク７０のマーク用ホール６２ａと同時に形成される一層目ビアホール６２ｂ、２６ｃに対して位置精度が高くなる。これにより、第１、第２のｍ層目のビア７３ｃ、７３ｅと第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆを高い位置精度で接続することができる。
【０２０１】
このように位置精度が高く形成された第１７のＥＢアライメントマーク７３ｂの位置検出に基づいて形成される第１８のＥＢアライメントマーク８１のマーク用ホール７４ａは高い位置精度で形成され、同時に形成される第１、第２の二層目ビアホール８７４ｂ、７４ｃとは位置ずれがない。従って、高い精度で検出された第１８のＥＢアライメントマーク８１の位置に基づいて形成された（ｎ＋２）層目の配線溝７７ｂ、７７ｃは、第１、第２の二層目ビアホール８７４ｂ、７４ｃに対して高い位置精度で形成される。これにより、第１の（ｍ＋１）層目のビア８４ｃを介して第１の（ｍ＋１）層目の配線７３ｄと第１の（ｍ＋２）層目の配線８４ｄを高い位置精度で接続することができる。同様に、第２の（ｍ＋１）層目のビア８４ｅを介して第２の（ｍ＋１）層目の配線７３ｆと第２の（ｍ＋２）層目の配線８４ｄ、８４ｆを高い位置精度で接続することができる。
【０２０２】
ところで、上記した第１５のＥＢアライメントマーク７０のマーク用ホール６２ａは、図３０（ａ）に示すように、第１カバー絶縁膜６８から第（ｎ＋１）バリア絶縁膜６４までの絶縁膜をエッチングして浅く形成されてもよい。この場合、同じエッチング工程により形成される初期の第１、第２のｍ層目のビアホール６２ｂ、６２ｃはマーク用ホール６２ａよりも深く形成される必要があるので、絶縁膜の過剰エッチングを防止するために次のようなエッチングを行う。
【０２０３】
まず、第１５レジストパターン６９のマーク用開口部６９ａと第１、第２のｍ層目ビアホール形成用開口部６９ｂ、６９ｃを通して第１カバー絶縁膜６８をエッチングする。この後に、マーク用開口部６９ａの下の第１電子高反射膜パターン６６ａをエッチングストッパとして使用しながら、第１、第２のｍ層目ビアホール形成用開口部６９ｂ、６９ｃを通して第（ｎ＋２）層間絶縁膜６５、第（ｎ＋１）バリア絶縁膜６４をエッチングする。この後に、マーク用開口部６９ａを通して第１電子高反射膜パターン６６ａを選択的にエッチングし、浅いマーク用ホール６２ａの上部を形成する。
【０２０４】
次に、マーク用開口部６２ａを通して第（ｎ＋２）層間絶縁膜６５、第（ｎ＋１）バリア絶縁膜６４をエッチングして浅いマーク用ホール６２ａを形成する。これと同時に、第１、第２のｍ層目ビアホール形成用開口部６９ｂ、６９ｃを通して第（ｎ＋１）層間絶縁膜６３と第ｎバリア絶縁膜６２をエッチングして第１、第２の第ｍ層目のビアホール６２ｂ、６２ｃを形成する。これにより、アライメントマーク領域Ａにおいて、マーク用ホール６２ａとその周囲の第１電子高反射膜パターン６６ａと第１カバー絶縁膜６８、第（ｎ＋２）層間絶縁膜６５、第（ｎ＋１）バリア絶縁膜６４により浅い第１５のＥＢアライメントマーク７０が形成される。
【０２０５】
この後に、上記と同様な方法により、第１、第２の第ｍ層目のビアホール６２ｂ、６２ｃ内にバリアメタル層、Ｃｕ層を埋め込んで第１、第２の第ｍ層目のビア７３ｃ、７３ｅを形成する。同時に、周囲が第１電子高反射膜パターン６６ａに囲まれたマーク用ホール６２ａ内にバリアメタル層、Ｃｕ層を埋め込んで第１６のＥＢアライメントマーク７３ａとする。
【０２０６】
上記した第１８のＥＢアライメントマーク８１のマーク用ホール７４ａは、図３０（ｂ）に示すように、第２カバー絶縁膜７９から第（ｎ＋３）バリア絶縁膜７６までをエッチングして浅く形成されてもよい。この場合、同じエッチング工程により形成される初期の第１、第２の（ｍ＋１）層目のビアホール７４ｂ、７４ｃは浅いマーク用ホール７４ａよりも深く形成する必要があるので、絶縁膜の過剰エッチングを防止するために次のようなエッチングを行う。
【０２０７】
まず、第１７レジストパターン８０のホール形成用開口部８０ａと第１、第２のｍ層目ビアホール形成用開口部８０ｂ、８０ｃを通して第２カバー絶縁膜７９をエッチングする。この後に、ホール形成用開口部８０ａの下にある第２電子高反射膜パターン７８ａをエッチングストッパとして使用し、第１、第２の（ｍ＋１）層目ビアホール形成用開口部８０ｂ、８０ｃを通して第（ｎ＋４）層間絶縁膜７７、第（ｎ＋３）バリア絶縁膜７６をエッチングする。さらに、ホール形成用開口部８０ａを通して第１高反射電子パターン７８ａを選択的にエッチングし、浅いマーク用ホール７４ａの上部を形成する。
【０２０８】
次に、ホール形成用開口部８０ａを通して第（ｎ＋４）層間絶縁膜７７、第（ｎ＋３）バリア絶縁膜７６をエッチングして浅いマーク用ホール７４ａを形成する。これと同時に、第１、第２の（ｍ＋１）層目ビアホール形成用開口部８０ｂ、８０ｃを通して第（ｎ＋３）層間絶縁膜７５と第（ｎ＋２）バリア絶縁膜７４をエッチングして第１、第２の第（ｍ＋１）層目のビアホール７４ｂ、７４ｃを形成する。これにより、マーク用ホール７４ａとその周囲の第２電子高反射膜パターン７８ａ、第２カバー絶縁膜７９、第（ｎ＋４）層間絶縁膜７７、第（ｎ＋３）バリア絶縁膜７６により第１８のＥＢアライメントマーク８１が形成される。
【０２０９】
この後に、図３０（ｃ）に示すように、上記と同様な方法を採用し、マーク用ホール７４ａ内にバリアメタル層、Ｃｕ層を埋め込んで第１９のＥＢアライメントマーク８５ａを形成する。また、第１、第２の第（ｍ＋１）層目のビアホール７４ｂ、７４ｃ内にバリアメタル層、Ｃｕ層を埋め込んで第１、第２の第（ｍ＋１）層目のビア８４ｃ、８４ｅを形成する。
【０２１０】
以上のような図３０（ｃ）に示す第１６のＥＢアライメントマーク７３ａ、第１９のＥＢアライメントマーク８５ａは浅いマーク用ホール６２ａ、７４ａにバリアメタル層、Ｃｕ層が埋め込まれるので、不十分な埋め込みが生じにくくなる。なお、浅いマーク用ホール６２ａ、７４ａを配線溝７７ｂ、７７ｃ等ｂと同時に形成することによりエッチング制御が容易になるがその詳細は次の第７実施形態において説明する。
【０２１１】
ところで、上記の第１８のＥＢアライメントマーク８１では、マーク用ホール７４ａの周囲の上部に第２電子高反射膜パターン７８ａを形成している。しかし、電子高反射膜パターンは、第１実施形態の金属シリサイド層のようにマーク用ホール７４の底の周囲に形成してもよく、その変形例を次に説明する。
【０２１２】
図３１（ａ）は、図２６（ａ）に示す電子高反射膜６６のパターニングにより第１電子高反射膜パターン６６ａの側方に第３電子高反射膜パターン６６ｂが形成され、その後に上記と同じ工程を経て第（ｎ＋４）層間絶縁膜７７までを形成した構造を示している。また、第（ｎ＋４）層間絶縁膜７７の上には、図２７（ｃ）に示すと同様に、第１７レジストパターン８０が形成されている。第１７レジストパターン８０は、アライメントマーク領域Ａに形成されるホール形成用開口部８０ａが第３電子高反射膜パターン６６ｂの中央部の上方に形成されている他は上記と同じパターンを有している。
【０２１３】
その状態で、図３１（ｂ）に示すように、第１７レジストパターン８０のホール形成用開口部８０ａを通して第（ｎ＋４）層間絶縁膜７７から第１カバー絶縁膜６８までをエッチングして第３電子高反射膜パターン６６ｂの中央部に達するマーク用ホール７４ａを形成する。同時に、第１７レジストパターン８０の配線コンタクト領域Ｂにおける第１、第２の（ｍ＋１）層目のビアホール形成用開口部８０ｂ、８０ｃを通して第（ｎ＋４）層間絶縁膜７７から第（ｎ＋２）バリア絶縁膜７４までをエッチングする。これにより、第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆの上面に達する第１、第２の（ｍ＋１）層目のビアホール７４ｂ、７４ｃが形成される。
【０２１４】
この後に、マーク用ホール７４ａの底に現れる第３電子高反射膜パターン６６ｂの中央部をエッチングして第（ｎ＋２）層間絶縁膜６５を露出させる。このエッチングにより、第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆもエッチングされたとしても、第３電子高反射膜パターン６６ｂは第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆより薄く形成されているので、第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆは正常に機能する。
【０２１５】
これにより、マーク用ホール７４ａとその周囲の第３電子高反射膜パターン６６ｂ、第（ｎ＋４）層間絶縁膜７７、第１カバー絶縁膜６８などにより第２１のＥＢアライメントマーク８１ａが形成される。なお、図３１（ｃ）に示すように、デュアルダマシン構造の配線・ビアを形成する際に、第２１のＥＢアライメントマーク８１ａのマーク用ホール７４ａは、バリアメタル層８３ａ、Ｃｕ層８３ｂに埋め込まれる。
【０２１６】
このように、マーク用ホール７４ａの底の周囲に第３電子高反射膜パターン６６ｂが形成される構造は、第１実施形態に係る図８に示した構造とほぼ同じになり、図９に示すような位置検出結果が得ら、位置検出が容易になる。
【０２１７】
（第７の実施の形態）
図３２〜図３４は、第７実施形態に係る半導体装置及びその製造工程を示す断面図である。なお、図３２〜図３４において、図２６〜図２８と同じ符号は同じ要素を示している。
【０２１８】
次に、図３２（ａ）に示す構造を形成するまでの工程を説明する。
図３２（ａ）において、第６実施形態と同様に、半導体基板（不図示）のうちアライメントマーク領域Ａと配線コンタクト領域Ｂを含む領域の上方に第ｎ層間絶縁膜６１が形成されている。また、第ｎ層間絶縁膜６１のうち配線コンタクト領域Ｂには、第１、第２のｍ層目の配線６０ａ、６０ｂが形成されている。
【０２１９】
まず、層間絶縁膜６１と第ｍ層目の配線６０ａ、６０ｂの上に、第ｎバリア絶縁膜６２、第（ｎ＋１）層間絶縁膜６３、第（ｎ＋１）バリア絶縁膜６４、第（ｎ＋２）層間絶縁膜６５を順に形成する。その後に、アライメントマーク領域Ａの第（ｎ＋２）層間絶縁膜６５の上に、第６実施形態と同様に、第１電子高反射膜パターン６６ａを形成した後に、それらの上に第１カバー絶縁膜６８を形成する。
【０２２０】
次に、第１カバー絶縁膜６８の上に、ＥＢレジスト又はフォトレジストを塗布し、これに露光、現像等を施すことにより、第２０レジストパターン８６を形成する。第２０レジストパターン８６は、アライメントマーク領域Ａのうち第１電子高反射膜パターン６６ａの中央部の上方にマ−ク用開口部８６ａを有し、さらに、配線コンタクト領域Ｂに第１、第２の（ｍ＋１）層目の配線用開口部８６ｂ、８６ｃを有している。第１、第２の（ｍ＋１）層目の配線用開口部８６ｂ、８６ｃは、第１、第２のｍ層目の配線６０ａ、６０ｂの一部に対して上下に重なる部分を有する形状に形成されている。
【０２２１】
次に、図３２（ｂ）に示すように、第２０レジストパターン８６のマ−ク用開口部８６ａと第１、第２の（ｍ＋１）層目の配線用開口部８６ｂ、８６ｃを通して第１カバー絶縁膜６８から第（ｎ＋２）層間絶縁膜６５までをエッチングし、第（ｎ＋１）層目のバリア絶縁膜６４の一部を露出させる。
【０２２２】
これにより、マーク用開口部８６ａの下にはマーク用ホール６５ｄが形成され、また、第１、第２の（ｍ＋１）層目の配線用開口部８６ｂ、８６ｃの下には第１、第２の（ｍ＋１）層目の配線溝６５ｂ、６５ｃが形成される。この後に、第２０レジストパターン８６を除去する。マーク用ホール６２ｄとその周囲の第１カバー絶縁膜６８、第１電子高反射膜パターン６６ａ及び第（ｎ＋２）層間絶縁膜６５によって第２３のＥＢアライメントマーク７０ａが形成される。
【０２２３】
次に、図３２（ｃ）に示す構造を形成するまでの工程を説明する。
まず、第（ｎ＋２）層間絶縁膜６５、マーク用ホール６５ｄ等の上にＥＢレジストを塗布し、これに露光、現像等を施し、第２１レジストパターン８７を形成する。第２１レジストパターン８７は、アライメントマーク領域Ａにおいて第２３のＥＢアライメントマーク７０ａから離れた部分にマーク用開口部８７ａを有する。また、第２１レジストパターン８７は、配線コンタクト領域Ｂで、第１、第２の（ｍ＋１）層目の配線溝６５ｂ、６５ｃと第１、第２のｍ層目の配線６０ａ、６０ｂが上下に重なる部分に第１、第２のｍ層目のビアホール用開口部８７ｂ、８７ｃを有する。
【０２２４】
ＥＢレジストを露光する際には、上記実施形態と同様に、電子ビーム描画装置（不図示）のチャンバ内に半導体基板（不図示）を入れ、電子反射分布の測定による第２３のＥＢアライメントマーク７０ａの位置の検出結果に基づいてＥＢ描画を行う。第２３のＥＢアライメントマーク７０ａは、図２９（ａ）と同様な平面形状を有し、II−II線に沿った反射電子分布は、例えば図２９（ｂ）のようになり、これを１回微分、２回微分することにより、その位置が検出装置により認識される。
【０２２５】
次に、図３３（ａ）に示す構造を形成するまでの工程について説明する。
まず、第２１レジストパターン８７をマスクに使用し、マーク用開口部８７ａを通して第１カバー絶縁膜６８から第（ｎ＋１）バリア縁膜６４をエッチングし、マーク用ホール６５ｄを形成する。これと同時に、第１、第２のｍ層目のビアホール用開口部８７ｂ、８７ｃを通して第（ｎ＋１）層間絶縁膜６３と第ｎバリア絶縁膜６２をエッチングし、第１、第２のｍ層目のビアホール６２ｂ、６２ｃを形成する。
【０２２６】
次に、図３３（ｂ）に示す構造を形成するまでの工程を説明する。
まず、第２１レジストパターン８７を除去した後に、第６実施形態と同様に、マーク用ホール６２ｄ、６５ｄと第（ｍ＋１）層目の配線溝６５ｂ、６５ｃと、第ｍ層目のビアホール６２ｂ、６２ｃの中にバリアメタル層とＣｕ層を埋める。なお、第１カバー絶縁膜６８上に形成されたバリアメタル層とＣｕ層は例えばＣＭＰ法により除去される。
【０２２７】
これにより、最初に形成されたマーク用ホール６２ａ内にバリアメタル層、Ｃｕ層を埋め込むことにより、その周囲の第１カバー絶縁膜６８、第（ｎ＋２）層間絶縁膜６５とともに第２４のＥＢアライメントマーク７３ｇが形成される。さらに、第２４のＥＢアライメントマーク７３ｇから離れたマーク用ホール６５ｄ内にバリアメタル層、Ｃｕ層を埋め込むことにより、その周囲の第１カバー絶縁膜６８、第（ｎ＋２）層間絶縁膜６５とともに第１７のＥＢアライメントマーク７３ｂが形成される。
【０２２８】
また、第１のｍ層目のビアホール６２ｂと第１の（ｍ＋１）層目の配線溝６５ｂの中に、デュアルダマシン構造の第１のｍ層目のビア７３ｃと第１の（ｍ＋１）層目の配線７３ｄが形成される。また、第２の第ｍ層目のビアホール６２ｃと第２の（ｍ＋１）層目の配線溝６５ｃの中に、デュアルダマシン構造の第２のｍ層目のビア７３ｅと第２の（ｍ＋１）層目の配線７３ｆが形成される。
【０２２９】
次に、第６実施形態と同様に、第１７、第２４のＥＢアライメントマーク７３ｂ、７３ｇ、第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆ及び第１カバー絶縁膜６８の上に、第（ｎ＋２）バリア絶縁膜７４、第（ｎ＋３）層間絶縁膜７５を形成する。さらに、第（ｎ＋３）層間絶縁膜７５上に、第（ｎ＋３）バリア絶縁膜７６、第（ｎ＋４）層間絶縁膜７７を形成する。
【０２３０】
次に、アライメントマーク領域Ａにおいて、第６実施形態と同様に、第（ｎ＋４）層間絶縁膜７７の上に第１電子高反射膜パターン６６ａから離れた領域に第２電子高反射膜パターン７８ａを形成する。その後に、第２電子高反射膜パターン７８ａと第（ｎ＋４）層間絶縁膜７７の上に第２カバー絶縁膜７９を形成し、さらのその表面をＣＭＰ法などにより平坦化する。
【０２３１】
次に、第２カバー絶縁膜７９の上にＥＢレジストを塗布し、これにＥＢ露光、現像等を施すことにより、第２２レジストパターン８８を形成する。ＥＢ露光の際には、上記の実施形態と同様に、第１７のＥＢアライメントマーク７３ｂや第２４のＥＢアライメントマーク７３ｇの位置を電子反射強度分布により検出し、その位置を基準にしてＥＢ露光を行う。第２２レジストパターン８８は、アライメントマーク領域Ａのうち第２電子高反射膜パターン７８ａの中央部の上方にマーク用開口部８８ａを有し、さらに、配線コンタクト領域Ｂに第１、第２の（ｍ＋２）層目の配線用開口部８８ｂ、８８ｃを有している。第１、第２の（ｍ＋２）層目の配線用開口部８８ｂ、８８ｃの一部は、第１、第２の第（ｍ＋１）層目の配線７３ｄ、７３ｆに対して上下に重なって形成されている。
【０２３２】
次に、図３３（ｃ）に示すように、第２２レジストパターン８８のマーク用開口部８８ａ、第１、第２の（ｍ＋２）層目の配線用開口部８８ｂ、８８ｃを通して第２カバー絶縁膜７９から第（ｎ＋２）バリア絶縁膜７４までをエッチングする。
【０２３３】
これにより、マーク用開口部８８ａの下にはマーク用ホール７７ｄが形成され、また、第１、第２の（ｍ＋２）層目の配線用開口部８８ｂ、８８ｃの下には、第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆに一部が重なる第１、第２の（ｍ＋２）層目の配線溝７７ｂ、７７ｃが形成される。この後に、第２２レジストパターン８８を除去する。
【０２３４】
アライメントマーク領域Ａでは、マーク用ホール７７ｄとその周囲の第２カバー絶縁膜７９、第（ｎ＋４）バリア絶縁膜７７及び第２電子高反射膜パターン７８ａにより第２５のＥＢアライメントマーク８１ａが形成される。従って、第２５のＥＢアライメントマーク８１ａは、第１、第２の（ｍ＋２）層目の配線溝７７ｂ、７７ｃと同時に形成され、それらの間に実質的なズレはない。
【０２３５】
次に、図３４（ａ）に示す構造を形成するまでの工程を説明する。
まず、第２カバー絶縁膜７９、マーク用ホール７７ｄ等の上にＥＢレジストを塗布し、これにＥＢ露光、現像等を施し、第２３レジストパターン８９を形成する。第２３レジストパターン８９は、アライメントマーク領域Ａにおいて第２５のＥＢアライメントマーク８１ａから離れた部分にマーク用開口部８９ａを有する。また、第２３レジストパターン８９は、配線コンタクト領域Ｂにおいて、第１、第２の（ｍ＋２）層目の配線溝７７ｂ、７７ｃと第１、第２の（ｍ＋１）層目の配線７３ｄ、７３ｆに上下に接続される第１、第２の（ｍ＋１）層目のビア用開口部８９ｂ、８９ｃを有する。
【０２３６】
ＥＢレジストを露光する際には、アライメントマーク領域Ａ内に電子ビームを照射し、上記の実施形態と同様に電子反射分布の検出により第２５のＥＢアライメントマーク８１ａの位置を検出し、これに基づいてＥＢ描画が行われる。第２５のＥＢアライメントマーク８１ａは、図２９（ａ）に示すと同様な平面形状を有し、その反射電子分布は図２９（ｂ）と同様になり、これを１回微分、２回微分することにより、その位置が検出される。第２５のＥＢアライメントマーク８１ａは、上記した第２３のＥＢアライメントマーク７０ａと同様に、位置検出精度が高くなる。従って、第１、第２の（ｍ＋２）層目の配線溝７７ｂ、７７ｃ対する第１、第２の（ｍ＋１）層目のビア用開口部８９ｂ、８９ｃの位置合わせ精度は高くなる。
【０２３７】
次に、図３４（ｂ）に示す構造を形成するまでの工程について説明する。
まず、第２３レジストパターン８９をマスクに使用し、マーク用開口部８９ａを通して第２カバー絶縁膜７９、第（ｎ＋４）層間絶縁膜７７、第（ｎ＋３）層バリア絶縁膜７６をエッチングし、マーク用ホール７７ａを形成する。これと同時に、第１、第２の（ｍ＋１）層目のビア用開口部８９ｂ、８９ｃを通して第（ｎ＋３）層間絶縁膜７５、第（ｎ＋２）バリア絶縁膜７４をエッチングし、第１、第２の（ｍ＋１）層目のビアホール７４ｂ、７４ｃを形成する。その後に、第２３レジストパターン８９を除去する。
【０２３８】
次に、図３４（ｃ）に示す構造を形成するまでの工程について説明する。
まず、マーク用ホール７７ｄ、７７ａ、（ｍ＋２）層目の配線溝７７ｂ、７７ｃ、（ｍ＋１）層目のビアホール７４ｂ、７４ｃの中にバリアメタル層８３ａとＣｕ層８３ｂを埋める。なお、第２カバー絶縁膜７９上に形成されたバリアメタル層８３ａとＣｕ層８３ｂは例えばＣＭＰ法により除去される。
【０２３９】
これにより、第１の（ｍ＋１）層目のビアホール７４ｂと第１の（ｍ＋２）層目の配線溝７７ｂの中に、デュアルダマシン構造の第１の（ｍ＋１）層目のビア８４ｃと第１の（ｍ＋２）層目の配線８４ｄを形成する。また、第２の第（ｍ＋１）層目のビアホール７４ｃと第２の（ｍ＋２）層目の配線溝８４ｃの中に、デュアルダマシン構造の第２の（ｍ＋１）層目のビア８４ｅと第２の（ｍ＋２）層目の配線８４ｆを形成する。
【０２４０】
上記のように、第１、第２の（ｍ＋２）層目の配線溝７７ｂ、７７ｃ対する第１、第２の（ｍ＋１）層目のビア用開口部８９ｂ、８９ｃの位置合わせ精度は高い。従って、第１の（ｍ＋１）層目のビア８４ｃと第１の（ｍ＋２）層目の配線８４ｄの位置合わせ精度は高く、同様に、第２の（ｍ＋１）層目のビア８４ｅと第２の（ｍ＋２）層目の配線８４ｆの位置合わせ精度も高くなる。
【０２４１】
また、第２５のＥＢアライメントマーク８１ａのマーク用ホール７７ｄ内にバリアメタル層８３ａとＣｕ層８３ｂを埋め込むことにより、その周囲の第２カバー絶縁膜７９、第（ｎ＋４）バリア絶縁膜７７と合わせて第２６のＥＢアライメントマーク８５ｄとする。さらに、隣のマーク用ホール７７ａ内にバリアメタル層８３ａ、Ｃｕ層８３ｂを埋め込むことにより、その周囲の第２カバー絶縁膜７９、第（ｎ＋４）層間絶縁膜７７と合わせて第２０のＥＢアライメントマーク８５ｂとして使用する。
【０２４２】
この後に、上記のデュアルダマシン構造と同様のビア、配線をさらに積層し、さらに電極等の形成により半導体装置が完成される。
【０２４３】
以上のように本実施形態によれば、マーク用ホール６２ａ、７７ｄの周囲に絶縁膜（６５，６８、７７、７９）と電子高反射膜パターン６６ａ、７８ａが積層された形状を有するＥＢアライメントマーク７０ａ、８１ａを有しているので、第６実施形態と同様に、ＥＢアライメントマークの検出精度を高くすることができる。
【０２４４】
しかも、本実施形態では、配線コンタクト領域Ｂにおいて、配線溝６５ｂ、６５ｃ、７７ｂ、７７ｃを形成した後に、配線溝６５ｂ、６５ｃ、７７ｂ、７７ｃの底面の一部からビアホール６２ｂ、６２ｃ、７４ｂ、７４ｃを形成している。また、電子高反射膜パターン６６ａ、７８ａを有するＥＢアライメントマーク７０ａ、８１ａのマーク用ホール６５ｄ、７７ｄを形成する際に、配線溝６５ｂ、６５ｃ、７７ｂ、７７ｃと同じエッチング工程で形成している。
このため、ＥＢアライメントマーク７０ａ、８１ａのマーク用ホール６５ｄ、７７ｄを形成する工程は、電子高反射膜パターン６６ａ、７８ａを追加するだけであり、その他の新たな工程が不要である。しかも、ＥＢアライメントマーク７０ａ、８１ａのマーク用ホール６５ｄ、７７ｄを配線溝６５ｂ、６５ｃ、７７ｂ、７７ｃと同じ程度に浅く形成しているので、その中に埋め込まれる金属の充填不足が生じにくくなる。
【０２４５】
また、配線溝６５ｂ、６５ｃ、７７ｂ、７７ｃの底にビアホール６２ｂ、６２ｃ、７４ｂ、７４ｃを形成しているので、ビアホールの後に配線溝を形成する工程に比べ、ビアホール６２ｂ、６２ｃ、７４ｂ、７４ｃを浅く形成することができる。このため、ビアホール６２ｂ、６２ｃ、７４ｂ、７４ｃと同じ工程でマーク用ホール６５ｄ、７７ａを浅く形成することにより、マーク用ホール６５ｄ、７７ａに埋め込まれる金属に埋込不足を生じさせ難くすることができる。
【０２４６】
上記の第１〜第７実施形態に対し、図３５（ａ）〜（ｄ）は、比較例に係るアライメントマークの構造と、これに電子ビームを照射した場合の反射電子分布のシグナル波形とその一回微分波形、二回微分波形を示している。図３５（ａ）〜（ｄ）において、一点鎖線で示す波形は、上記のような金属シリサイド層９ａ、９ｂ又は電子高反射膜パターン６６ａ、６６ｂ、７８ａを貫通するマーク用ホールを有するＥＢアライメントマークの反射電子分布のシグナル波形を示している。なお、金属シリサイド層は、電子高反射膜パターンの一例である。
【０２４７】
図３５（ａ）は、シリコン基板９１に凹部９１ａを形成した構造を有するアライメントマーク９０Ａに関するシグナル波形、図３５（ｂ）は、シリコン基板９１上にＰＳＧ膜９２を形成し、ＰＳＧ膜９２にホール９２ａを形成した構造を有するアライメントマーク９０Ｂに関するシグナル波形を示している。図３５（ｃ）は、ＰＳＧ膜９２に凹部９２ｂを形成した構造のアライメントマーク９０Ｃに関するシグナル波形を示している。また、図３５（ｄ）は、シリコン基板９１に枠状の凹部９１ｂを形成し、その凹部９１ｂに電子高反射膜パターン９３を埋め込んだ構造を有するアライメントマーク９０Ｄに関するシグナル波形を示し、図３５（ａ）〜（ｃ）の波形より大きくなっている。
【０２４８】
それらの比較例に係る波形は、絶縁膜に積層された電子高反射膜パターンにマーク用ホールを貫通させた図８に例示する構造のアライメントマークの波形よりも小さいことがわかる。これは、マーク用ホールが電子高反射パターンを貫通する程度に深い方がホール内の電子反射を低くできるからと考えられる。なお、電子高反射膜パターンは、上記実施形態に記載のように、マーク用ホールの内周面での最下層に形成されてもよいし、途中の層に形成されてもよいし、最上層に形成されてもよい。
【０２４９】
上記実施形態では、ＥＢアライメントマークに含まれるマーク用ホールと素子領域で形成される第１孔、例えばビアホールと、そのＥＢアライメントマークの位置検出によるＥＢ露光を経て形成される第２孔、例えば配線溝とを重ねる構造について説明した。しかし、第１孔と第２孔が異なる位置に形成され、重ならなくてもよく、これにより第１孔と第２孔の相対的な位置ずれが防止される。
【０２５０】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
【０２５１】
次に、実施形態について付記する。
（付記１）半導体基板と、前記半導体基板のアライメント領域の上方に形成される電子高反射膜と、前記電子高反射膜の少なくとも上に積層される絶縁膜と、前記絶縁膜に形成され、前記電子高反射膜を貫通する第１の孔とを有するアライメントマークを備える半導体装置。
（付記２）前記電子高反射膜は、金属シリサイド層か金属膜のいずれかであることを特徴とする付記１に記載の半導体装置。
（付記３）前記電子高反射膜は前記半導体基板の表面で絶縁膜に囲まれていることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）前記電子高反射膜は、前記半導体基板内に形成されたｎ型不純物拡散領域の上方に形成されていることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。
（付記５）前記半導体基板のうち前記第１の孔の下方にはｐ型不純物拡散領域が形成されていることを特徴とする付記１乃至付記４のいずれか１つに記載の半導体装置。
（付記６）前記電子高反射膜は、前記絶縁膜の中に形成されていることを特徴とする付記１乃至付記５のいずれか１つに記載の半導体装置。
（付記７）前記半導体基板に形成される素子を含む素子領域において前記絶縁膜に形成される第２の孔と、前記第２の孔と前記第１の孔に埋め込まれる金属膜と、を有することを特徴とする付記１乃至付記６のいずれか１つに記載の半導体装置。
（付記８）アライメント領域と素子を有する素子領域とを含む半導体基板において、前記アライメント領域の前記半導体基板の上方に第１電子高反射膜を形成する工程と、前記第１電子高反射膜及び前記素子の上方に第１絶縁膜を形成する工程と、前記素子領域の前記第１絶縁膜に第１の孔を形成するとともに、前記アライメント領域の前記第１絶縁膜及び前記第１電子高反射膜を貫通する第２の孔を形成する工程と、前記第２の孔及び前記第１電子高反射膜を第１アライメントマークとして用い、前記素子領域の前記第１絶縁膜に第３の孔を形成する工程と、を有する半導体装置の製造方法。
（付記９）前記第３の孔の少なくとも一部は、前記第１の孔と重ねて形成されることを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０）前記第１の孔と前記第３の孔のうち一方は配線溝であり、他方はビアホールであることを特徴とする付記８又は付記９に記載の半導体装置の製造方法。
（付記１１）
前記第１電子高反射膜は、前記第１絶縁膜内に形成されることを特徴とする付記８乃至付記１０のいずれか１つに記載の半導体装置の製造方法。
（付記１２）前記第１電子高反射膜として、前記半導体基板の表面にシリサイド層を形成する工程を有することを特徴とする付記８乃至付記１０に記載の半導体装置の製造方法。
（付記１３）前記シリサイド層は、ＭＯＳトランジスタのソース領域とドレイン領域のそれぞれの表面に形成されるシリサイド層と同じ工程で形成されることを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）前記半導体基板において、前記第１電子高反射膜の下方にｎ型不純物拡散層を形成する工程を有することを特徴とする付記８乃至付記１３のいずれか１つに記載の半導体装置の製造方法。
（付記１５）前記半導体基板において、前記第１電子高反射膜を貫通する前記第２の孔の下方にｐ型不純物拡散領域を形成する工程を含むことを特徴とする付記８乃至付記１４のいずれか１つに記載の半導体装置の製造方法。
（付記１６）前記第１絶縁膜に前記第３の孔を形成すると同時に、前記アライメント領域に第４の孔を形成する工程と、前記第１の孔、前記第２の孔及び前記第３の孔に金属膜を埋め込むとともに、前記第４の孔に前記金属を埋め込んで第２アライメントマークを形成する工程と、を有することを特徴とする付記８乃至付記１５のいずれか１つに記載の半導体装置の製造方法。
（付記１７）前記アライメント領域と前記素子領域において前記第２アライメントマークと前記第３の孔の上方に、第２絶縁膜を形成する工程と、前記アライメント領域の前記第２絶縁膜の上に第２電子高反射膜を形成する工程と、前記素子領域の前記第２絶縁膜に第５の孔を形成するとともに、前記アライメント領域に前記第２絶縁膜及び前記第２電子高反射膜を貫通する第６の孔を形成する工程と、前記第６の孔及び前記第２電子高反射膜を第３アライメントマークとして用い、前記素子領域の前記第２絶縁膜に第７の孔を形成する工程と、を有する付記１６に記載の半導体装置の形成方法。
（付記１８）前記第２電子高反射膜パターンと前記第１電子高反射膜パターンは、同一の層か異なる層に形成されることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）前記第１の孔を形成する前に、前記絶縁膜のうち前記第１の孔が形成される領域を薄層化して凹部を形成する工程を有することを特徴とする付記８乃至付記１９のいずれか１つに記載の半導体装置の製造方法。
【符号の説明】
【０２５２】
１  シリコン基板
２  素子分離絶縁膜
３ａ、３ｂ  ｎ型不純物拡散領域
３ｐ  ｐ型不純物拡散領域
４  Ｐウェル
５  ＭＯＳトランジスタ
６、７  不純物拡散領域
８ａ、８ｂ、８ｃ  酸化シリコン膜
９ａ、９ｂ、９ｓ、９ｄ、９ｇ  金属シリサイド層
１０、１１、１３、２０、２２  層間絶縁膜
１０ａ、１３ａ、２０ａ、２０ｄ、２２ａ、２２ｄ  マーク用ホール
１０ｓ、１０ｄ、１０ｂ、１０ｃ  コンタクトホール
２０ｂ、２０ｃ  ビアホール
１２、１９、２１、２９  バリア絶縁膜
１３ｂ、１３ｃ、２２ｂ、２２ｃ  配線溝
１７ａ、２６ａ  バリアメタル層
１７ｂ、２６ｂ  Ｃｕ層
１８ｄ、１８ｆ、２７ｄ、２７ｆ  配線
２７ｃ、２７ｅ  ビア
１４、１６、２３、２５、２８、２９  レジストパターン
３１、３２、３３、３４、３６、３７、３８  レジストパターン
１５、１５ａ、１８ａ、１８ｂ、２４、２４ａ、２４ｂ、２４ｃ  ＥＢアライメントマーク
２７ａ、２７ｂ、２７ｇ、３５、２７ｈ、２７ｉ  ＥＢアライメントマーク
５９ｓ、５９ｄ  コンタクトプラグ
６１、６３、６５、７５、７７  層間絶縁膜
６２、６４、７４、７６  バリア絶縁膜
６２ｂ、６２ｃ、７４ｂ、７４ｃ  ビアホール
６５ｂ、６５ｃ、７７ｂ、７７ｃ  配線溝
７２ａ、８３ａ  バリアメタル層
７２ｂ、８３ｂ  Ｃｕ層
７３ｃ、７３ｅ、８４ｃ、８４ｅ  ビア
６０ａ、６０ｂ、７３ｄ、７３ｆ、８４ｄ、８４ｆ  配線
６６  電子高反射膜
６６ａ、６６ｂ、７８ａ  電子高反射膜パターン
６８、７９  カバー絶縁膜
６７、６９、７１、８０、８２、８６、８７、８９  レジストパターン
７０、７３ａ、７３ｂ、８１、８５ａ、８５ｂ  ＥＢアライメントマーク
８１ａ、８５ｃ、７０ａ、７３ｇ、８８、８１ａ、８５ｄ  ＥＢアライメントマーク６２ａ、６５ａ、７４ａ、７７ａ  マーク用ホール
【図１】
2016018807.tif 000003
【図２】
2016018807.tif 000004
【図３】
2016018807.tif 000005
【図４】
2016018807.tif 000006
【図５】
2016018807.tif 000007
【図６】
2016018807.tif 000008
【図７】
2016018807.tif 000009
【図８】
2016018807.tif 000010
【図９】
2016018807.tif 000011
【図１０】
2016018807.tif 000012
【図１１】
2016018807.tif 000013
【図１２】
2016018807.tif 000014
【図１３】
2016018807.tif 000015
【図１４】
2016018807.tif 000016
【図１５】
2016018807.tif 000017
【図１６】
2016018807.tif 000018
【図１７】
2016018807.tif 000019
【図１８】
2016018807.tif 000020
【図１９】
2016018807.tif 000021
【図２０】
2016018807.tif 000022
【図２１】
2016018807.tif 000023
【図２２】
2016018807.tif 000024
【図２３】
2016018807.tif 000025
【図２４】
2016018807.tif 000026
【図２５】
2016018807.tif 000027
【図２６】
2016018807.tif 000028
【図２７】
2016018807.tif 000029
【図２８】
2016018807.tif 000030
【図２９】
2016018807.tif 000031
【図３０】
2016018807.tif 000032
【図３１】
2016018807.tif 000033
【図３２】
2016018807.tif 000034
【図３３】
2016018807.tif 000035
【図３４】
2016018807.tif 000036
【図３５】
2016018807.tif 000037