(57)【要約】【課題】表示装置の制約を満たす制御信号を生成する映像処理装置を提供する。【解決手段】本実施形態の映像処理装置によれば、データイネーブル信号および同期信号をパケット化したデータパケット信号および同期パケット信号からなるパケット信号を出力する映像データ出力装置１００と、前記パケット信号を異なる遅延量で遅延して出力する伝送装置２００と、異なる遅延量で遅延された前記パケット信号に基づいて前記同期信号のパルスを前記データイネーブル信号のブランキング期間内に設定するように、前記データイネーブル信号および前記同期信号を生成して出力するタイミングコントローラ３００と、前記タイミングコントローラによって生成された前記データイネーブル信号および前記同期信号に基づいて映像を表示する表示装置４００と、を具備する。【選択図】      図１
2016072687.tif 000002
【特許請求の範囲】
【請求項１】
データイネーブル信号および同期信号をパケット化したデータパケット信号および同期パケット信号からなるパケット信号を出力する映像データ出力装置と、
前記パケット信号を異なる遅延量で遅延して出力する伝送装置と、
異なる遅延量で遅延された前記パケット信号に基づいて前記同期信号のパルスを前記データイネーブル信号のブランキング期間内に設定するように、前記データイネーブル信号および前記同期信号を生成して出力するタイミングコントローラと、
前記タイミングコントローラによって生成された前記データイネーブル信号および前記同期信号に基づいて映像を表示する表示装置と、
を具備する映像処理装置。
【請求項２】
前記タイミングコントローラは、
前記データイネーブル信号に基づいてカウントするカウンタと、
前記カウンタによるカウントから前記同期パケット信号のカウント値を測定し、前記カウント値と前記ブランキング期間のＭｉｎ値およびＭａｘ値とを比較する比較器と、
前記比較器による比較結果に応じて、前記同期信号のパルスを前記データイネーブル信号のブランキング期間内に設定するように、前記データイネーブル信号および前記同期信号を生成するタイミング信号生成回路と、
を備える請求項１に記載の映像処理装置。
【請求項３】
前記タイミング信号生成回路は、
前記カウント値がＭｉｎ値以上Ｍａｘ値以下の場合、前記同期パケット信号の受信タイミングで前記同期信号のパルスを設定し、
前記カウント値がＭｉｎ値より小さい場合、Ｍｉｎ値のタイミングで前記同期信号のパルスを設定し、
前記カウント値がＭａｘ値より大きい場合、Ｍａｘ値のタイミングで前記同期信号のパルスを設定する請求項２に記載の映像処理装置。
【請求項４】
前記同期信号は水平同期信号であり、前記ブランキング期間は水平ブランキング期間である請求項１に記載の映像処理装置。
【請求項５】
前記同期信号は垂直同期信号であり、前記ブランキング期間は垂直ブランキング期間である請求項１に記載の映像処理装置。
【請求項６】
前記タイミングコントローラは、前記映像データ出力装置からの前記データパケット信号を交互に格納し、交互に出力する第１ラインバッファおよび第２ラインバッファをさらに備える請求項１に記載の映像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、映像処理装置に関する。
【背景技術】
【０００２】
通常、映像データに基づくパケット信号は、映像データ出力装置から直接表示装置に送信される。これら映像データ出力装置と表示装置との間に、Ｉ／Ｆ形式変換装置または映像データ処理装置が配置される場合がある。いずれの場合であっても、表示装置への信号は、表示装置の制約に従った安定したタイミングで送信される。
【０００３】
一方、映像データ出力装置から表示装置への伝送だけではなく、それら以外の異なる複数の装置（ハードウェア）から異なる複数の装置へと種々のパケット信号が送信される場合がある。この場合、パケット信号は、共通の伝送装置を介して伝送される。伝送装置は、パケット信号を調停し、どの装置からどの装置に送信するかを決める。
【０００４】
このとき、パケット信号は、伝送装置によって一定ではない遅延量（異なる遅延量）で遅延される。このため、映像データ出力装置からの映像データに基づくパケット信号は、異なる遅延量で遅延されて表示装置に伝送される。これにより、映像データは、表示装置の制約を満たさない（表示装置が受け付けない）信号となる可能性がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−１４３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
表示装置の制約を満たす制御信号を生成する映像処理装置を提供する。
【課題を解決するための手段】
【０００７】
本実施形態による映像処理装置は、データイネーブル信号および同期信号をパケット化したデータパケット信号および同期パケット信号からなるパケット信号を出力する映像データ出力装置と、前記パケット信号を異なる遅延量で遅延して出力する伝送装置と、異なる遅延量で遅延された前記パケット信号に基づいて前記同期信号のパルスを前記データイネーブル信号のブランキング期間内に設定するように、前記データイネーブル信号および前記同期信号を生成して出力するタイミングコントローラと、前記タイミングコントローラによって生成された前記データイネーブル信号および前記同期信号に基づいて映像を表示する表示装置と、を具備する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る映像処理装置を示すブロック図。
【図２】第１の実施形態に係る映像データ出力装置からの出力信号およびタイミングコントローラでの再生成信号を示すタイミングチャート。
【図３】第１の実施形態に係るタイミングコントローラを示すブロック図。
【図４】第１の実施形態に係るタイミングコントローラでの再生成信号の詳細を示すタイミングチャート。
【図５】第１の実施形態に係るタイミングコントローラの動作を示すフローチャート。
【図６】第１の実施形態に係る映像処理装置の変形例を示すブロック図。
【図７】第２の実施形態に係るタイミングコントローラを示すブロック図。
【図８】第２の実施形態に係る映像データ出力装置からの出力信号およびタイミングコントローラでの再生成信号を示すタイミングチャート。
【図９】比較例に係る映像データ出力装置からの出力信号および伝送装置からの出力信号を示すタイミングチャート。
【発明を実施するための形態】
【０００９】
通常、映像データ出力装置からパケット信号が送信されると、そのパケット信号に基づいて映像データおよび同期信号が再生される。このとき、表示装置の制約を満たすために、同期信号のパルスが映像データのブランキング期間に設定される必要がある。
【００１０】
図９の比較例に示すように、映像データ出力装置からのパケット信号（Packet：同期パケット信号Ｓおよび映像データパケット信号Ｄ）が伝送装置によって異なる遅延量で遅延される場合がある。この場合、異なる遅延量で遅延されたパケット信号に基づいて、データイネーブル信号ＤＥおよび同期信号Ｈｓｙｎｃが再生される。このパケット信号は異なる遅延量を有するため、データイネーブル信号ＤＥおよび同期信号Ｈｓｙｎｃは元の信号とは異なるタイミングで生成される。
【００１１】
より具体的には、同期信号ＨｓｙｎｃのパルスＨｐ（Ｌレベル）のタイミングとデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋ（Ｌレベル）のタイミングとがずれてしまい、同期信号ＨｓｙｎｃのパルスＨｐがデータイネーブル信号ＤＥの有効期間（Ｈレベル）に位置することになる。これにより、同期信号Ｈｓｙｎｃとデータイネーブル信号ＤＥとの関係に不整合が生じ、これらは表示装置の制約を満たさない信号となる。
【００１２】
本実施形態では、同期信号ＨｓｙｎｃのパルスＨｐのタイミングおよびデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋの幅を制御することで、上記問題を解消するものである。
【００１３】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複した説明は、必要に応じて行う。
【００１４】
＜第１の実施形態＞
図１乃至図６を用いて、第１の実施形態に係る映像処理装置について説明する。第１の実施形態では、タイミングコントローラ（Ｔ−ＣＯＮ）３００が、同期信号ＨｓｙｎｃのパルスＨｐのタイミングおよびデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋの幅を制御する。これにより、タイミングコントローラ３００は、同期信号ＨｓｙｎｃのパルスＨｐをデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋ内に設定することができる。したがって、表示装置４００の制約を満たす同期信号Ｈｓｙｎｃおよびデータイネーブル信号ＤＥを生成することができる。以下に、第１の実施形態について詳説する。
【００１５】
［第１の実施形態における構成］
図１は、第１の実施形態に係る映像処理装置を示すブロック図である。図２は、第１の実施形態に係る映像データ出力装置からの出力信号およびタイミングコントローラでの再生成信号を示すタイミングチャートである。
【００１６】
以下の説明において、同期信号として水平同期信号を例に説明するが、垂直同期信号であってもよい。また、ブランキング期間として水平ブランキング期間を例に説明するが、垂直ブランキング期間であってもよい。
【００１７】
図１に示すように、映像処理装置は、映像データ出力装置１００、伝送装置２００、タイミングコントローラ３００、表示装置４００、第１乃至第３装置６００ａ−６００ｃ、および第４乃至第６装置７００ａ−７００ｃを備える。
【００１８】
映像データ出力装置１００は、例えばアプリケーションプロセッサである。映像データ出力装置１００は、映像データイネーブル信号ＤＥ（以下、単にデータイネーブル信号ＤＥと称す）および同期信号Ｈｓｙｎｃをパケット化したパケット信号を出力する。パケット信号は、タイミングが一定であっても、一定でなくてもよい。
【００１９】
図２に示すように、パケット信号は、同期パケット信号Ｓと、データパケット信号Ｄとからなる。同期パケット信号Ｓは、同期信号ＨｓｙｎｃのパルスＨｐがパケット化された信号である。データパケット信号Ｄは、データイネーブル信号ＤＥの有効期間（Ｈレベル期間）がパケット化された信号である。
【００２０】
なお、映像データ出力装置１００の後段に、図示せぬ変換装置が配置されてもよい。この変換装置によって、データイネーブル信号ＤＥおよび同期信号Ｈｓｙｎｃがパケット化されてもよい。
【００２１】
図１に示すように、伝送装置２００は、映像データ出力装置１００からのパケット信号を一定ではない遅延量（異なる遅延量）で遅延してタイミングコントローラ３００に出力する。
【００２２】
また、伝送装置２００は、複数の送信元（第１乃至第３装置６００ａ−６００ｃ）からの種々のパケット信号を調停してもよい。例えば、伝送装置２００は、複数の送信元（第１乃至第３装置６００ａ−６００ｃ）からのパケット信号を選択し、複数の送信先（第４乃至第６装置７００ａ−７００ｃ）のうちどの装置に送信するかを決めてもよい。このとき、種々のパケット信号は、伝送装置２００によって異なる遅延量で遅延されて出力される。
【００２３】
タイミングコントローラ３００は、伝送装置２００からの異なる遅延量で遅延されたパケット信号を受信し、表示装置４００が受信可能な形式に変換する。より具体的には、タイミングコントローラ３００は、異なる遅延量で遅延されたパケット信号に基づいて、データイネーブル信号ＤＥおよび同期信号Ｈｓｙｎｃを生成（再生成）して出力する。
【００２４】
図２に示すように、タイミングコントローラ３００によって生成されるデータイネーブル信号ＤＥおよび同期信号Ｈｓｙｎｃにおいて、同期信号ＨｓｙｎｃのパルスＨｐはデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋ内に設定される。タイミングコントローラ３００の詳細については、後述する。
【００２５】
図１に示すように、表示装置４００は、例えばＬＣＤ（Liquid Crystal Display）である。表示装置４００は、タイミングコントローラ３００によって生成されたデータイネーブル信号ＤＥおよび同期信号Ｈｓｙｎｃに基づいて、映像を表示する。表示装置４００は、入力される信号に対するブランキング期間に制約を有する。すなわち、表示装置４００では、映像を表示するためにデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋ内に同期信号ＨｓｙｎｃのパルスＨｐを収める必要がある。
【００２６】
図３は、第１の実施形態に係るタイミングコントローラを示すブロック図である。
【００２７】
図４は、第１の実施形態に係るタイミングコントローラでの再生成信号の詳細を示すタイミングチャートである。より具体的には、図４（ａ）は同期パケット信号ＳがＭｉｎ−Ｍａｘ値の間にある場合の再生成信号を示すタイミングチャートであり、図４（ｂ）は同期パケット信号ＳがＭｉｎ値より早い場合の再生成信号を示すタイミングチャートであり、図４（ｃ）は同期パケット信号ＳがＭａｘ値より遅い場合の再生成信号を示すタイミングチャートである。なお、Ｍｉｎ値およびＭａｘ値については、後述する。
【００２８】
第１の実施形態では、図４（ｂ）および図４（ｃ）に示すように、同期パケット信号ＳがＭｉｎ値より早い場合またはＭａｘ値より遅い場合において、同期信号ＨｓｙｎｃのパルスＨｐの立ち下がりのタイミングが適宜制御される。図４（ａ）乃至図４（ｃ）の詳細については、後述する。
【００２９】
図３に示すように、タイミングコントローラ３００は、パケット受信回路３１０、同期パケット認識回路３２０、タイミング信号生成回路３３０、カウンタ３４０、比較器３５０、ラインバッファ３６０、および映像データ処理回路３７０を備える。
【００３０】
パケット受信回路３１０は、伝送装置２００からのパケット信号を同期パケット信号Ｓとデータパケット信号Ｄとに分離する。パケット受信回路３１０は、同期パケット信号Ｓを同期パケット認識回路３２０に出力し、データパケット信号Ｄをラインバッファ３６０に出力する。
【００３１】
同期パケット認識回路３２０は、パケット受信回路３１０からの同期パケット信号Ｓが水平同期パケット信号であるか垂直同期パケット信号であるかを認識する。そして、同期パケット認識回路３２０は、同期パケット信号Ｓをタイミング信号生成回路３３０および比較器３５０に出力する。
【００３２】
タイミング信号生成回路３３０は、同期パケット認識回路３２０からの同期パケット信号Ｓに基づいて、データイネーブル信号ＤＥのタイミングを認識する。タイミング信号生成回路３３０は、データイネーブル信号ＤＥのタイミングに基づいて制御信号をカウンタ３４０に出力する。この制御信号は、データイネーブル信号ＤＥの立ち下がりのタイミングを通知する信号である。
【００３３】
また、タイミング信号生成回路３３０は、比較器３５０からの比較結果に基づく制御信号（トリガ）に従って、パルスＨｐのタイミングおよびブランキング期間Ｈｂｌａｎｋの幅（時間）を制御する。
【００３４】
ここで、図４（ａ）乃至図４（ｃ）に示すように、ブランキング期間Ｈｂｌａｎｋは、パルスＨｐ、フロントポーチＨｆｒｏｎｔ、およびバックポーチＨｂａｃｋを含む。フロントポーチＨｆｒｏｎｔとはデータイネーブル信号ＤＥの立ち下がりから同期信号Ｈｓｙｎｃの立ち下がりまでの期間を示し、バックポーチＨｂａｃｋとは同期信号Ｈｓｙｎｃの立ち上がりからデータイネーブル信号ＤＥの立ち上がりまでの期間を示す。バックポーチＨｂａｃｋは、一定であるが、データイネーブル信号ＤＥがある場合はこの限りではない。
【００３５】
タイミング信号生成回路３３０は、ブランキング期間ＨｂｌａｎｋのＭｉｎ値またはＭａｘ値を基準にしてパルスＨｐのタイミングを制御する。
【００３６】
ブランキングＨｂｌａｎｋ期間のＭｉｎ値とは、データイネーブル信号ＤＥの立ち下がりから同期信号Ｈｓｙｎｃの立ち下がりまでの期間（フロントポーチＨｆｒｏｎｔ）の最小時間における終端時点を示す。また、ブランキングＨｂｌａｎｋ期間のＭａｘ値とは、フロントポーチＨｆｒｏｎｔの最大時間における終端時点を示す。
【００３７】
ブランキングＨｂｌａｎｋ期間のＭｉｎ値およびＭａｘ値は、表示装置４００の仕様に基づいて、予め設定される。より具体的には、Ｍｉｎ値は、表示装置４００のブランキング期間Ｈｂｌａｎｋの制約に違反しないように設定される。すなわち、Ｍｉｎ値は、パルスＨｐが十分なマージンを持ってブランキング期間Ｈｂｌａｎｋ内に収められるように設定される。また、Ｍｉｎ値およびＭａｘ値は、同期信号Ｈｓｙｎｃの周期（一水平周期）のバラつきを抑制するように設定される。Ｍｉｎ値およびＭａｘ値は、例えばアプリケーションプロセッサ（映像データ出力装置）内の図示せぬ設定レジスタによって設定される。
【００３８】
同期パケット信号Ｓの入力タイミングがブランキングＨｂｌａｎｋ期間のＭｉｎ値より早い場合、パルスＨｐのタイミングが強制的にＭｉｎ値のタイミングに設定される。一方、同期パケット信号Ｓの入力タイミングがブランキングＨｂｌａｎｋ期間のＭａｘ値より遅い場合、パルスＨｐのタイミングが強制的にＭａｘ値のタイミングに設定される。
【００３９】
図４（ａ）乃至図４（ｃ）では、フロントポーチＨｆｒｏｎｔのＭｉｎ値は「５」であり、Ｍａｘ値は「１７」である場合におけるパルスＨｐのタイミング制御の例を示している。
【００４０】
図４（ａ）に示すように、比較器３５０は、同期パケット信号Ｓのカウント値（「９」）がＭｉｎ値以上Ｍａｘ値以下の場合、同期パケット信号Ｓの入力タイミングでトリガを出力する。すなわち、タイミング信号生成回路３３０は、同期パケット信号Ｓの入力タイミングで同期信号ＨｓｙｎｃのパルスＨｐを設定する。
【００４１】
図４（ｂ）に示すように、比較器３５０は、同期パケット信号Ｓのカウント値（「３」）がＭｉｎ値より小さい場合、Ｍｉｎ値のタイミングでトリガを出力する。すなわち、タイミング信号生成回路３３０は、Ｍｉｎ値のタイミングを待って同期信号ＨｓｙｎｃのパルスＨｐを設定する。
【００４２】
図４（ｃ）に示すように、比較器３５０は、同期パケット信号Ｓのカウント値（「１９」）がＭａｘ値より大きい場合、Ｍａｘ値のタイミングでトリガを出力する。すなわち、タイミング信号生成回路３３０は、同期パケット信号Ｓを待たずにＭａｘ値のタイミングで同期信号ＨｓｙｎｃのパルスＨｐを設定する。この場合、その後の１つ目の同期パケット信号Ｓは、破棄される。
【００４３】
このようにして、タイミング信号生成回路３３０は、ブランキング期間ＨｂｌａｎｋのＭｉｎ値またはＭａｘ値を基準にして、同期パケット信号Ｓがこれらを超えた場合に強制的にパルスＨｐのタイミングを制御する。このパルスＨｐのタイミングに伴って、ブランキング期間ＨｂｌａｎｋのフロントポーチＨｆｒｏｎｔの幅が決まる。また、パルスＨｐの幅、およびバックポーチＨｂａｃｋの幅は一定である。したがって、パルスＨｐのタイミングに伴って、ブランキング期間Ｈｂｌａｎｋの幅が決まる。このようにして、タイミング信号生成回路３３０は、パルスＨｐのタイミングが制御された同期信号Ｈｓｙｎｃおよびブランキング期間Ｈｂｌａｎｋの幅が制御されたデータイネーブル信号ＤＥを生成する。
【００４４】
図３に示すように、カウンタ３４０は、タイミング信号生成回路３３０からの制御信号に基づいて、カウントを開始する。より具体的には、図４（ａ）乃至図４（ｂ）に示すように、カウンタ３４０は、データイネーブル信号ＤＥの立ち下がりを基準にカウントする。カウンタ３４０は、カウントを比較器３５０に出力する。
【００４５】
図３に示すように、比較器３５０は、カウンタ３４０からのカウントと同期パケット認識回路３２０からの同期パケット信号Ｓの受信タイミングとを比較する。これにより、比較器３５０は、同期パケット信号Ｓの受信タイミングのカウント値を測定する。このカウント値は、データイネーブル信号ＤＥの立ち下がりを基準にした同期パケット信号Ｓの受信タイミングを示す。比較器３５０は、同期パケット信号Ｓの受信タイミングのカウント値と、ブランキング期間Ｈｂｌａｎｋ（フロントポーチＨｆｒｏｎｔ）のＭｉｎ値およびＭａｘ値とを比較する。そして、比較器３５０は、その比較結果に応じた制御信号（トリガ）をタイミング信号生成回路３３０に出力する。
【００４６】
図３に示すように、ラインバッファ３６０は、パケット受信回路３１０からのデータパケット信号Ｄを一時的に格納し、映像データ処理回路３７０に出力する。
【００４７】
映像データ処理回路３７０は、ラインバッファ３６０からのデータパケット信号Ｄを映像データとして処理する。そして、映像データ処理回路３７０は、タイミング信号生成回路３３０でタイミングが制御されたデータイネーブル信号ＤＥに基づいて、映像データを出力する。
【００４８】
［第１の実施形態における動作］
図５は、第１の実施形態に係るタイミングコントローラの動作を示すフローチャートである。
【００４９】
図５に示すように、まず、ステップＳ１において、パケット受信回路３１０により、パケット信号が受信される。
【００５０】
次に、ステップＳ２において、タイミング信号生成回路３３０により、同期パケット信号Ｓに基づいてデータイネーブル信号ＤＥのタイミングが認識される。
【００５１】
次に、ステップＳ３において、カウンタ３４０により、データイネーブル信号ＤＥのタイミングに基づいてカウントが開始される。より具体的には、データイネーブル信号ＤＥの立ち下がりのタイミングからカウントが開始される。
【００５２】
次に、ステップＳ４において、比較器３５０により、同期パケット信号Ｓの受信タイミングのカウント値が測定される。このカウント値は、カウンタ３４０によるカウントと同期パケット信号Ｓの受信タイミングとを比較することで得られる。
【００５３】
次に、ステップＳ５において、比較器３５０により、同期パケット信号Ｓの受信タイミングのカウント値と、ブランキング期間Ｈｂｌａｎｋ（フロントポーチＨｆｒｏｎｔ）のＭｉｎ値およびＭａｘ値とが比較される。
【００５４】
ステップＳ５でカウント値がＭｉｎ値より小さい場合、ステップＳ６においてタイミング信号生成回路３３０により、Ｍｉｎ値のタイミングにパルスＨｐが設定される。また、ステップＳ５でカウント値がＭｉｎ値以上Ｍａｘ以下の場合、ステップＳ７においてタイミング信号生成回路３３０により、同期パケット信号Ｓの入力タイミングにパルスＨｐが設定される。また、ステップＳ５でカウント値がＭａｘ値より大きい場合、ステップＳ７においてタイミング信号生成回路３３０により、Ｍａｘ値のタイミングにパルスＨｐが設定される。
【００５５】
［第１の実施形態における効果］
上記第１の実施形態によれば、タイミングコントローラ３００が、同期信号ＨｓｙｎｃのパルスＨｐのタイミングおよびデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋの幅を制御する。これにより、タイミングコントローラ３００は、同期信号ＨｓｙｎｃのパルスＨｐをデータイネーブル信号ＤＥのブランキング期間Ｈｂｌａｎｋ内に設定することができる。したがって、表示装置４００の制約を満たす同期信号Ｈｓｙｎｃおよびデータイネーブル信号ＤＥを生成することができる。
【００５６】
このとき、特にブランキング期間ＨｂｌａｎｋのＭｉｎ値を制御することにより、表示装置４００の制約を満たす同期信号Ｈｓｙｎｃおよびデータイネーブル信号ＤＥを生成することができる。また、ブランキング期間ＨｂｌａｎｋのＭａｘ値も制御することにより、同期信号Ｈｓｙｎｃの周期（一水平周期）のバラつきを抑制することができる。その結果、表示装置４００によって安定した表示を可能にする。
【００５７】
［第１の実施形態における変形例］
図６は、第１の実施形態に係る映像処理装置の変形例を示すブロック図である。変形例において、主に上記実施形態と異なる点について説明する。
【００５８】
図６に示すように、映像処理装置は、表示信号出力装置５００を備える。
【００５９】
表示信号出力装置５００は、タイミングコントローラ３００からの出力信号を種々の形式に変換して、表示装置４００に出力する。表示信号出力装置５００は、入力された信号を、例えば、ＤＳＩ（Display Serial Interface）、ＬＶＤＳ（Low Voltage Differential Signaling）、またはｅＤＰ（Embedded Display Port）等の形式に変換する。これにより、映像処理装置は、種々の信号の形式に対応することができる。
【００６０】
＜第２の実施形態＞
図７および図８を用いて、第２の実施形態に係る映像処理装置について説明する。第２の実施形態では、タイミングコントローラ３００が、第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１を備える。データパケット信号Ｄは、第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１に任意の単位で交互に格納され、交互に出力される。これにより、データ転送の際の受信データの枯渇を抑制することができる。以下に、第２の実施形態について詳説する。
【００６１】
なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００６２】
［第２の実施形態における構成］
図７は、第２の実施形態に係るタイミングコントローラを示すブロック図である。図８は、第２の実施形態に係る映像データ出力装置からの出力信号およびタイミングコントローラでの再生成信号を示すタイミングチャートである。
【００６３】
図７に示すように、タイミングコントローラ３００は、第１ラインバッファ３６０＿０、第２ラインバッファ３６０＿１、およびラインバッファデータ出力回路３８０を備える。
【００６４】
第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１は、パケット受信回路３１０からのデータパケット信号Ｄを一時的に格納し、ラインバッファデータ出力回路３８０に出力する。ラインバッファデータ出力回路３８０は、第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１からのデータを交互に出力する。データパケット信号Ｄは、第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１に任意の単位で交互に格納され、交互に出力される。
【００６５】
図８に示すように、第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１は、例えば一水平周期程度データを格納した後、出力する。また、第１ラインバッファ３６０＿０に格納されたデータ０が出力される間に、第２ラインバッファ３６０＿１にデータ１が格納される。そして、第２ラインバッファ３６０＿１に格納されたデータ０が出力される間に、第１ラインバッファ３６０＿０に新たなデータ０が格納される。
【００６６】
ここで、図８のＡでは、同期パケット信号Ｓ１のカウント値がＭａｘ値より大きく、同期パケット信号Ｓ１を待たずにＭａｘ値のタイミングで同期信号ＨｓｙｎｃのパルスＨｐが設定される場合を示している。すなわち、同期パケット信号Ｓ１による通常のタイミングであるパルスＨｐ´よりも早いタイミングでパルスＨｐが設定される。これに伴って、ブランキング期間Ｈｂｌａｎｋの終端（データイネーブル信号ＤＥの立ち上がり）が通常のブランキング期間Ｈｂｌａｎｋ´の終端よりも早いタイミングになる。
【００６７】
第２の実施形態では、その後、すでに格納された第１ラインバッファ３６０＿０のデータ０が、ブランキング期間Ｈｂｌａｎｋの立ち上がりのタイミングで出力される。すなわち、データ転送における受信データの枯渇を防ぐことができる。
【００６８】
なお、２つの第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１について示したが、３つ以上であってもよい。
【００６９】
［第２の実施形態における効果］
上記第１の実施形態において、同期パケット信号Ｓのカウント値がＭａｘ値より大きい場合、同期パケット信号Ｓを待たずにＭａｘ値のタイミングで同期信号ＨｓｙｎｃのパルスＨｐが設定される（図４（ｃ））。これに伴って、バックポーチＨｂａｃｋが一定の値で設定される。すなわち、パルスＨｐ以降の同期パケット信号Ｓおよびそれに続くデータパケット信号Ｄが受信される前に、データイネーブル信号ＤＥの立ち上がりタイミングとなる場合が生じる。このため、受信され得るデータがないため、データ転送に不具合（受信データの枯渇）が生じてしまう。
【００７０】
これに対し、第２の実施形態によれば、タイミングコントローラ３００が、第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１を備える。データパケット信号Ｄは、第１ラインバッファ３６０＿０および第２ラインバッファ３６０＿１に任意の単位で交互に格納され、交互に出力される。より具体的には、第１ラインバッファ３６０＿０に格納されたデータ０が出力される間に第２ラインバッファ３６０＿１にデータ１が格納される。その後、第２ラインバッファ３６０＿１に格納されたデータ０が出力される間に、第１ラインバッファ３６０＿０に新たなデータ０が格納される。すなわち、次のラインのデータが予めラインバッファに格納される。これにより、データ転送の際の受信データの枯渇を抑制することができる。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１００…映像データ出力装置、２００…伝送装置、３００…タイミングコントローラ、３３０…タイミング信号生成回路、３４０…カウンタ、３５０…比較器、３６０＿０…第１ラインバッファ、３６０＿１…第２ラインバッファ、４００…表示装置。
【図１】
2016072687.tif 000003
【図２】
2016072687.tif 000004
【図３】
2016072687.tif 000005
【図４】
2016072687.tif 000006
【図５】
2016072687.tif 000007
【図６】
2016072687.tif 000008
【図７】
2016072687.tif 000009
【図８】
2016072687.tif 000010
【図９】
2016072687.tif 000011