(57)【要約】【課題】効率よくキャリアスピンの注入や検出ができるようにする。【解決手段】基板１０１の上に形成された第１半導体層１０３と、第１半導体層１０３の上に形成された第２半導体層１０４と、第２半導体層１０４の上に形成された第３半導体層１０５とを備える。また、第２半導体層１０４は、第１半導体層１０３よりバンドギャップエネルギーが小さく、第３半導体層１０５は、第２半導体層１０４よりバンドギャップエネルギーが大きい。従って、第１半導体層１０３，第２半導体層１０４，第５半導体層１０５は、ダブルヘテロ構造とされている。また、基板１０１の平面方向に電界印加電極１０６を挟んで配置されて第２半導体層１０４に接続して形成され、ｐ型とされた希薄磁性半導体からなる第１電極１０７および第２電極１０８を備える。【選択図】  図１
2016018916.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１半導体層と、
前記第１半導体層の上に形成された前記第１半導体層よりバンドギャップエネルギーが小さい第２半導体層と、
前記第２半導体層の上に形成された前記第２半導体層よりバンドギャップエネルギーが大きい第３半導体層と、
前記第３半導体層の上に形成されて前記第２半導体層に電界を印加する電界印加電極と、
前記基板の平面方向に前記電界印加電極を挟んで配置されて前記第２半導体層に接続して形成され、ｐ型とされた希薄磁性半導体からなる第１電極および第２電極と、
前記基板と前記第１半導体層との間および前記第３半導体層と前記電界印加電極との間の少なくとも一方に形成され、前記第２半導体層に２次元正孔ガスを形成するための正孔供給層と
を備えることを特徴とするスピン素子。
【請求項２】
請求項１記載のスピン素子において、
前記第２半導体層を構成する材料および前記第２半導体層の層厚は、
前記第２半導体層に形成される２次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差の最小値Δminが最大となり、
前記第２半導体層に電界が印加されて無い状態におけるフェルミエネルギーが、Δminを超えない範囲で最大となる
状態に構成されていることを特徴とするスピン素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正孔のスピンを制御するスピン素子に関する。
【背景技術】
【０００２】
次世代の技術として、半導体中のキャリアスピンを用いた半導体スピントロニクスと呼ばれる分野が注目されている。例えば、従来型の半導体に新たにスピン自由度を付加したスピンメモリや量子演算素子など、次世代の素子の創出が期待されている。例えば、電子が電荷とともに備えているスピンを利用した素子（スピン素子）が、開発されている（特許文献１，特許文献２，特許文献３，特許文献４参照）。
【０００３】
このようなスピン素子の１つに、「Datt」と「Das」により提案されたスピンＦＥＴ（Field Effect Transistor）がある（非特許文献１，非特許文献２参照）。スピンＦＥＴでは、ソース・ドレインを金属の強磁性体から構成している。スピンＦＥＴでは、ゲート電圧を加えていない状態では、ソースから電子がスピンの向きを保ったままチャネルを通過し、ドレインへと移動する。このように電流が流れるのは、チャネル内の電子スピンの向きとソースの電子スピンの向きが一致しているためである。一方、ゲート電圧を加えた場合は、生じた電場によりチャネル内の電子スピンの向きがドレインとは逆になり、電子の移動を抑制する。
【０００４】
上述したスピン素子では、キャリアのスピンの向きを変えることでオンオフを実現しているので、動作に必要なエネルギーが抑制できる。また、上述した構成に加えて外部から磁場を印加できる構成とすれば、この磁場によりドレインのスピンの向きを変更することが可能であり、この状態では、上述とは逆の動作となる。また、外部からの磁場の印加を停止しても、ドレインなどの強磁性体のスピンの向きは保持されるので、不揮発性を有する記憶装置として機能させることが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１６５４２６号公報
【特許文献２】特開２００４−１６５４３８号公報
【特許文献３】特開２０１２−０２３２６５号公報
【特許文献４】特開２０１２−０４９２９３号公報
【非特許文献】
【０００６】
【非特許文献１】S. Datta and B. Das, "Electronic analog of the electrooptic modulator" ,Applied Physics Letters, vol.56, no.7, pp.665-667, 1990.
【非特許文献２】Hyun Cheol Koo et al. , "Control of Spin Precession in a Spin-Injected Field Effect Transistor", Science, vol.325, pp.1515-1518, 2009.
【非特許文献３】G. Schmidt et al. , "Fundamental obstacle for electrical spin injection from a ferromagnetic metal into a diffusive semiconductor", Physical Review B, vol.62, no.8, pp.R4790-R4793, 2000.
【非特許文献４】S. Faniel et al. , "Determination of spin-orbit coefficients in semiconductor quantum wells", Physical Review B, vol.83, 115309, 2011.
【非特許文献５】H. Munekata et al. , "Diluted Magnetic III-V Semiconductors", Physical Review Letters, vol.63, no.17, pp.1849-1852, 1989.
【非特許文献６】H. Ohno et al. , "(Ga,Mn)As: A new diluted magnetic semiconductor based on GaAs", Applied Physics Letters, vol.69, pp.363-365, 1996.
【非特許文献７】H. Ohno, "Making Nonmagnetic Semiconductors Ferromagnetic", Science, vol.281, pp.951-956, 1998.
【非特許文献８】H. Ohno et al. , "Electrical spin injection in a ferromagnetic semiconductor heterostructure", NATURE, vol.402, pp.790-792, 1999.
【非特許文献９】B. Habib et al. , "Negative differential Rashba effect in two-dimensional hole systems", Applied Physics Letters, vol.85, no.15, pp.3151-3153, 2004.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、現状では、スピン注入・検出のための良い強磁性体がないことが技術的障壁となっている。また、金属の強磁性体は、半導体とのコンダクティビティミスマッチの問題により、スピン注入や検出が困難となる（非特許文献３参照）。例えば、「Datt」と「Das」の提案したスピンＦＥＴでは、ソースからチャネルへ電子を注入するとき、接合面で電子が散乱されてしまい、電子の持っていたスピンなどの情報が失われてしまう。他にも、半導体内部ではスピンの向きを維持するのが難しいという問題がある。このように、従来では、効率よくキャリアスピンの注入や検出ができないという問題があった。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、効率よくキャリアスピンの注入や検出ができるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るスピン素子は、基板の上に形成された第１半導体層と、第１半導体層の上に形成された第１半導体層よりバンドギャップエネルギーが小さい第２半導体層と、第２半導体層の上に形成された第２半導体層よりバンドギャップエネルギーが大きい第３半導体層と、第３半導体層の上に形成されて第２半導体層に電界を印加する電界印加電極と、基板の平面方向に電界印加電極を挟んで配置されて第２半導体層に接続して形成され、ｐ型とされた希薄磁性半導体からなる第１電極および第２電極と、基板と第１半導体層との間および第３半導体層と電界印加電極との間の少なくとも一方に形成され、第２半導体層に２次元正孔ガスを形成するための正孔供給層とを備える。
【００１０】
上記スピン素子において、第２半導体層を構成する材料および第２半導体層の層厚は、
第２半導体層に形成される２次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差の最小値Δminが最大となり、第２半導体層に電界が印加されて無い状態におけるフェルミエネルギーが、Δminを超えない範囲で最大となる状態に構成されていればよい。
【発明の効果】
【００１１】
以上説明したことにより、本発明によれば、効率よくキャリアスピンの注入や検出ができるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態におけるスピン素子の一部構成を示す断面図である。
【図２】図２は、本発明の実施の形態におけるスピン素子を構成する第１半導体層１０３、第２半導体層１０４、第３半導体層１０５における、荷電子帯端のバンド構造を示すバンド図である。
【図３】図３は、Ｅoffset＝Δmin＝１０とし、また、式（４）におけるＡ＝１００，Ｂ＝１としてＥ⊥を−１から＋１の範囲で変化させた場合の式（４）の値（スピン回転角）の変化を示す特性図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるスピン素子の一部構成を示す断面図である。このスピン素子は、まず、基板１０１の上に形成された第１半導体層１０３と、第１半導体層１０３の上に形成された第２半導体層１０４と、第２半導体層１０４の上に形成された第３半導体層１０５とを備える。この実施の形態では、第１半導体層１０３の上に接して第２半導体層１０４が形成され、第２半導体層１０４の上に接して第３半導体層１０５が形成されている。
【００１４】
また、第２半導体層１０４は、第１半導体層１０３よりバンドギャップエネルギーが小さく、第３半導体層１０５は、第２半導体層１０４よりバンドギャップエネルギーが大きい。従って、第１半導体層１０３，第２半導体層１０４，第５半導体層１０５は、ダブルヘテロ構造とされている。
【００１５】
また、実施の形態におけるスピン素子は、第３半導体層１０５の上に形成されて第２半導体層１０４に電界を印加する電界印加電極１０６と、基板１０１の平面方向に電界印加電極１０６を挟んで配置されて第２半導体層１０４に接続して形成され、ｐ型とされた希薄磁性半導体からなる第１電極１０７および第２電極１０８とを備える。電界印加電極１０６は、いわゆるゲート電極であり、第１電極１０７はソース電極であり、第２電極１０８はドレイン電極である。
【００１６】
また、実施の形態におけるスピン素子は、基板１０１と第１半導体層１０３との間に形成され、第２半導体層１０４に２次元正孔ガスを形成するための正孔供給層１０２を備える。正孔供給層１０２は、第３半導体層１０５と電界印加電極１０６との間に配置しても良い。正孔供給層１０２は、ｐ型とされた化合物半導体から構成されている。
【００１７】
例えば、基板１０１は、Ｓｉ、Ｇｅ、ＧａＡｓ、ＩｎＧａＡｓなどから構成すればよい。また、正孔供給層１０２は、ｐ型としたＳｉ、Ｇｅ、ＧａＡｓ、ＩｎＧａＡｓなどから構成すればよい。また、第１半導体層１０３は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｌＡｓ、ＩｎＡｌＡｓから構成すればよい。また、第２半導体層１０４は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＧａＡｓから構成すればよく、層厚は５〜２０ｎｍ程度とすればよい。また、第３半導体層１０５は、第１半導体層１０３と同様であり、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｌＡｓ、ＩｎＡｌＡｓから構成すればよい。また、第１電極１０７および第２電極１０８は、ＭｎをドープしたＩｎＡｓ、ＭｎをドープしたＧａＡｓ、ＭｎをドープしたＩｎＧａＡｓなどから構成すれば良い。これらの各層は、例えば、有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）および分子線エピタキシー法（Molecular Beam Epitaxy：ＭＢＥ）などの、半導体の結晶成長技術により形成することができる。
【００１８】
また、電界印加電極１０６は、Ａｕから構成すればよく、例えば、真空蒸着法やスパッタ法などの堆積技術を用いたリフトオフ法により形成することができる。
【００１９】
実施の形態におけるスピン素子では、電界印加電極１０６に電圧（ゲート電圧）を加えていない状態では、第１電極１０７から正孔がスピンの向きを保ったまま第２半導体層１０４に形成されるチャネルを通過し、第２電極１０８へと移動する。このように正孔が流れるのは、チャネル内の正孔スピンの向きと第１電極１０７の正孔スピンの向きが一致しているためである。一方、電界印加電極１０６に電圧を加えた場合は、生じた電場（電界）によりチャネル内の正孔スピンの向きが第２電極１０８とは逆になり、正孔の移動を抑制する。
【００２０】
実施の形態によれば、第１電極１０７および第２電極１０８を、ｐ型とされた希薄磁性半導体から構成しているので、効率の良いスピン注入およびスピン検出が可能となる。
【００２１】
以下、本発明の原理について、より詳細に説明する。はじめに、電子スピンによるスピン素子について説明する。ｎ型半導体よりなるキャリア供給層を備える障壁層とチャネル層との界面での２次元電子ガス（２ＤＥＧ）における零磁場スピン分離効果は、ＨR＝α（ｋyσx−ｋxσy）で表せる線形ラシュバ（Rashba）効果であることが、理論／実験から確立している（非特許文献４参照）。なお、ＨRは、ラシュバハミルトニアン、αは、ラシュバスピン軌道相互作用係数、ｋは、電子もしくは正孔の波数ベクトル、σはパウリのスピンマトリクスである。
【００２２】
「Datt」と「Das」により提案されたスピンＦＥＴにおけるスピン回転角は、αの値とチャネル長の積で決定される。線形ラシュバ効果では、αの値は〈Ｅｚ〉に比例するため、スピン回転角は、〈Ｅｚ〉に比例して変化することを利用してゲート電圧によるスピン制御が可能である。〈Ｅｚ〉は、チャネルが形成される量子井戸内の電場（電界）の平均である。ただし、２次元電子ガスによるチャネルを用いてスピンＦＥＴを実現するには、金属の強磁性電極（ソース・ドレイン）によるスピン注入／検出が必要である。
【００２３】
ところが、前述したように、コンダクティビティミスマッチの問題により、金属の強磁性電極から半導体へのスピン注入／検出は難しい（非特許文献３参照）
【００２４】
これに対し、ｐ型半導体よりなるキャリア供給層を備える障壁層とチャネル層との界面での２次元正孔ガス（２ＤＨＧ）をチャネルとする構成では、スピン注入／検出に希薄磁性半導体電極を使用することができ、スピン注入／検出の効率を、２次元電子ガスの場合に比べ、大幅に改善できる可能性がある（非特許文献５〜８参照）。
【００２５】
ただし、２次元正孔ガスにおける零磁場スピン分離効果は、上で述べた線形ラシュバ型ではなく、３次ラシュバ型と呼ばれるものであるため、ゲート電圧（あるいは＜Ｅｚ＞）によりスピン回転角がどのように変化するかは、自明でない。
【００２６】
ここで、３次ラシュバ効果のハミルトニアンは、次のように与えられる。なお、Ｅ⊥＝〈Ｅｚ〉と考えて良い。Ｅ⊥は、チャネルに加わる垂直方向の電界である。
【００２７】
【数１】
2016018916.tif 000003
【００２８】
また、β1hは、以下の式（２）で示されるものである。
【００２９】
【数２】
2016018916.tif 000004
【００３０】
γ2、γ3はラッティンジャーパラメータである。また、Δnn'mm'＝εnm−εnm'で、εnh、εn1は、ｎ番目の重い正孔と軽い正孔とのサブバンドであり、Δnn'mm'は、２次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差を示している。また、ａ＝６４/９π2である。さらに、シングルへテロ界面に形成される三角形状の量子井戸に関しては、価電子帯の端からのサブバンドのエネルギーεnm∝Ｅ⊥2/3であり、εnh∝Ｅ⊥-4/2である（非特許文献９参照）。つまり、βnhＥ⊥∝Ｅ⊥-1/3であるが、スピン回転角に比例する量は、βnhＥ⊥∝Ｅ⊥-1/3にさらにフェルミ波数ｋＦの２乗を乗じたものである。
【００３１】
ところで、ｋＦ2は、２ＤＨＧでの正孔濃度に比例した量であり、正孔濃度が零の極限でフラットバンドが実現する（Ｅ⊥＝０）とすると、ｋＦ2∝Ｅ⊥である。従って、スピン回転角はＥ⊥2/3に比例することが分かる。
【００３２】
通常、ゲート電圧をＶgとして、ＶgとＥ⊥＝０となるゲート電圧との差をΔＶgとすると、ΔＶg∝Ｅ⊥の関係が成立する。つまり、線形ラシュバ効果の成立するｎ型半導体では、スピン回転角はＶgに対して線形に変化する（制御される）が、これに対し、２次元正孔ガスを用いる構成では、スピン回転角は、Ｖgに関してΔＶg2/3に比例して変化する。なお、この２次元正孔ガスを用いる構成については、シングルへテロを仮定した三角形状の量子井戸である。
【００３３】
言い換えると、スピン回転角がΔＶgに対して最も効率よく変化するのは、Ｅ⊥→０の極限であるが、この条件は同時にキャリア濃度がゼロになる極限とも言え、スピンＦＥＴの動作領域としては適切ではない。スピンＦＥＴは、通常のＦＥＴとは違い、フェルミ準位が縮退している状態（高キャリア濃度）でキャリアが弾道的な場合に、スピン回転を用いてデバイスのＯＮ−ＯＦＦを行うものである。ところが、スピン回転角が、ΔＶg2/3に比例すると、キャリア濃度が大きいほど、ΔＶgによるスピン回転制御は効率の低いものになってしまう。
【００３４】
以上のことに対して、本発明では、以下の２つの特徴により、スピン制御を最適化する。第１の特徴として、ダブルへテロ構造とし、量子井戸が矩形状となるようにした。この構成とすることで、正孔の波動関数の広がり（幅）がΔＶgにあまり関与しなくなる。また、この構成とすることで、重い正孔と軽い正孔とのサブバンドの差の、ΔＶgへの依存度を低くすることができる。
【００３５】
また、重い正孔と軽い正孔とのサブバンドの差の大きさは、正孔の波動関数の広がりのみならず、チャネル層となる第２半導体層における格子ひずみによっても変化する。この特性を第２の特徴とする。なお、正孔の波動関数の広がりは、ダブルへテロ構造では主に第２半導体層の層厚で決定される。格子ひずみには、「圧縮」もしくは「伸張」があり、重い正孔と軽い正孔とのサブバンドの差を負の値とすることも可能である。このため、格子ひずみによって負の重い正孔と軽い正孔とのサブバンドの差を、ダブルヘテロ構造とした量子閉じ込め効果で発生する正とした値より、格子ひずみによって発生する負の値に補正（コンペンセイト）することも可能である。
【００３６】
次に、実施の形態におけるダブルヘテロ構造とした第１半導体層１０３、第２半導体層１０４、第３半導体層１０５における、荷電子帯端のバンド構造のゲート電圧による変化について図２に示す。図２に示すように、実施の形態のダブルヘテロ構造によれば、ゲート電圧Ｖg＝０Ｖの状態では、第２半導体層１０４に形成される量子井戸が、矩形状となっていることが分かる。
【００３７】
このため、Ｅ⊥→０の極限でも、２次元正孔ガスの重い正孔と軽い正孔とのサブバンドにおけるエネルギー差Δnn'mm'が、０に向かわずにある最小点を取るようになる。この点について説明する。まず、Ｅ⊥は、Ｖg＝０Ｖの時に実現されるが、この状態では、Δnn'mm'が、がある最小値Δminを取るとする。また、Ｖg＞＞０Ｖまたは、Ｖg＜＜０Ｖでは、前述した３各形状の量子井戸の条件が成立するものとし、全ての電界印加電極１０６形成領域（ゲート領域）で、Δnn'mm'＝Δmin＋ａ｜Ｅ⊥｜2/3と表せるとする。
【００３８】
この場合、β1hは、以下の式（３）で示されるものとなる。
【００３９】
【数３】
2016018916.tif 000005
【００４０】
また、ｋＦ2に関しては、Ｅ⊥と直線の関係であり、この直線の切片（オフセット）は、第２半導体層１０４の層厚や材料などの設計により可変である。つまり、ｋF2∝（Ｅoffset＋Ｅ⊥） である。このように定義すると、スピン回転角は、以下の式（４）で示される関係に比例するものとなる。
【００４１】
【数４】
2016018916.tif 000006
【００４２】
電界印加電極１０６に対する電圧印加によるスピン制御を行うためには、第２半導体層１０４に形成されるチャネルは、１つのサブバンドのみが占有されている必要がある。この条件は、Δmin＞Ｅoffsetと書ける。このため、効率よいスピン制御を行うためには、第２半導体層１０４を構成する材料や層厚などの構造を最適化することによって、２ＤＥＧにおける零磁場スピン分離効果を表すＨR＝α（ｋyσx−ｋxσy）のαで表されている物性値をできるだけ大きくし、Δminを超えない範囲で、Ｅoffsetを最大にすればよい。なお、Ｅoffsetは、Ｅ⊥でのフェルミエネルギー（第２半導体層１０４に電界が印加されて無い状態におけるフェルミエネルギー）に相当する。
【００４３】
例えば、Ｅoffset＝Δmin＝１０とし、また、式（４）におけるＡ＝１００，Ｂ＝１とし、Ｅ⊥を−１から＋１の範囲で変化させた場合の式（４）の値（スピン回転角）の変化を図３に示す。図３に示すように、Ｅ⊥＝０近傍で、Ｅ⊥の変化に対してスピン回転角が急峻に変化していることが分かる。このように、上述したことにより、効率の良いスピン制御が可能となることが分かる。
【００４４】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【００４５】
１０１…基板、１０２…正孔供給層、１０３…第１半導体層、１０４…第２半導体層、１０５…第３半導体層、１０６…電界印加電極、１０７…第１電極、１０８…第２電極。
【図１】
2016018916.tif 000007
【図２】
2016018916.tif 000008
【図３】
2016018916.tif 000009