(57)【要約】【課題】トランジスタ素子の分離が実現可能な薄膜トランジスタアレイの製造方法及び高性能、高安定の薄膜トランジスタ及び画像表示装置を提供することを目的とする。【解決手段】薄膜トランジスタは、基板と、ゲート電極と、ゲート絶縁体層と、ソース電極及びドレイン電極と、第１の隔壁層と、第２の隔壁層と、ゲート絶縁体層、ソース電極及び前記ドレイン電極上であって、基板の平面視において第１の隔壁及び第２の隔壁の間形成された半導体層と、半導体層上にチャネル部を覆うようにストライプ状に形成された保護層とを有し、半導体層のチャネル部を流れる電流の方向と直交する方向の両端は、保護層の幅方向の両端と一致し、保護層のストライプ形状の延長方向は、チャネル部を流れる電流の方向と平行な方向である。【選択図】図１
2016163029.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極とにわたって、これらの上に形成されたゲート絶縁体層と、
前記ゲート絶縁体層上に形成されたソース電極及びドレイン電極と、
前記ゲート絶縁体層及び前記ソース電極上にストライプ状に形成された第１の隔壁層と、
前記ゲート絶縁体層及び前記ドレイン電極上に、前記第１の隔壁層とともにソース電極及びドレイン電極の間のチャネル部を挟むように、ストライプ状に形成された第２の隔壁層と、
前記ゲート絶縁体層、前記ソース電極及び前記ドレイン電極上であって、前記第１の隔壁及び前記第２の隔壁の間に形成された半導体層と、
前記半導体層上に前記チャネル部を覆うようにストライプ状に形成された保護層とを有し、
前記半導体層の前記チャネル部を流れる電流の方向と直交する方向の両端は、前記保護層の幅方向の両端と一致し、
前記保護層のストライプ形状の延長方向は、前記チャネル部を流れる電流の方向と平行な方向である、
薄膜トランジスタ。
【請求項２】
前記半導体層が金属酸化物を含む材料からなる、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層が有機物を含む材料からなる、請求項１に記載の薄膜トランジスタ。
【請求項４】
前記保護層が無機化合物を含む材料からなる、請求項１乃至請求項３のいずれかに記載の薄膜トランジスタ。
【請求項５】
前記保護層が有機物を含む材料からなる、請求項１乃至請求項３のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記保護層が無機化合物と有機物との混合物を含む材料からなる、請求項１乃至請求項３のいずれかに記載の薄膜トランジスタ。
【請求項７】
前記チャネル部を流れる電流の方向と直交する方向に形成され前記ソース電極に接続されたソース配線をさらに備え、
前記第１の隔壁層の一部が前記ソース配線と平行かつ前記ソース配線上に形成されている、請求項１乃至請求項６のいずれかに記載の薄膜トランジスタ。
【請求項８】
前記第１の隔壁層及び前記第２の隔壁層が撥インク性を有する、請求項１乃至請求項７のいずれかに記載の薄膜トランジスタ。
【請求項９】
前記第１の隔壁層及び前記第２の隔壁層の厚さが５０ｎｍ以上１μｍ以下である、請求項１乃至請求項８のいずれかに記載の薄膜トランジスタ。
【請求項１０】
複数の薄膜トランジスタが形成された薄膜トランジスタアレイの製造方法であって、
基板上に複数のゲート電極を形成する工程と、
前記基板と前記ゲート電極とにわたって、これらの上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上に複数のソース電極と複数のドレイン電極とを形成する工程と、
前記ゲート絶縁体層及び複数の前記ソース電極上にストライプ状の第１の隔壁層を形成する工程と、
前記ゲート絶縁体層及び複数の前記ドレイン電極上に、前記第１の隔壁層とともに、前記ソース電極と前記ドレイン電極との間のチャネル部形成予定箇所を挟むように、ストライプ状の第２の隔壁層を形成する工程と、
前記ゲート絶縁体層、複数の前記ソース電極、複数の前記ドレイン電極上であって、前記第１の隔壁及び前記第２の隔壁の間に半導体層を形成する工程と、
前記ゲート絶縁体層、複数の前記ソース電極、複数の前記ドレイン電極、複数の前記第１の隔壁層、複数の前記第２の隔壁層及び複数の前記半導体層上に複数の前記チャネル部形成予定箇所にわたって保護層を形成する工程と、
前記半導体層の前記保護層で被覆されていない箇所を除去してチャネル部を有する複数の薄膜トランジスタを形成する工程とを有し、
前記半導体層を形成する工程では、前記半導体層を前記複数の薄膜トランジスタにわたって前記チャネル部を流れる電流の方向と直交する方向に延長するストライプ状に形成し、
前記保護層を形成する工程では、前記保護層を前記複数の薄膜トランジスタにわたって前記ゲート電極の直上、かつ前記ゲート電極に平行な方向であって前記半導体層の延長方向に直交する方向に延長するストライプ状に形成する、
薄膜トランジスタアレイの製造方法。
【請求項１１】
前記半導体層を塗布法にて形成する、請求項１０に記載の薄膜トランジスタアレイの製造方法。
【請求項１２】
前記保護層を塗布法にて形成する、請求項１０または請求項１１に記載の薄膜トランジスタアレイの製造方法。
【請求項１３】
前記半導体層を有機系溶剤、無機系溶剤、及びこれらの混合溶液で洗い流すことで除去する、請求項１０乃至請求項１２のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１４】
前記半導体層を有機系溶剤、無機系溶剤、及びこれらの混合溶液の蒸気にさらすことで除去する、請求項１０乃至請求項１３のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１５】
前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかである請求項１１または請求項１２に記載の薄膜トランジスタアレイの製造方法。
【請求項１６】
請求項１乃至請求項９のいずれかに記載の薄膜トランジスタと、
前記ソース電極と前記ドレイン電極との上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された前記ドレイン電極に電気的に接続された画素電極と、
前記画素電極上に形成された、共通電極を含む表示媒体とを有する、画像表示装置。
【請求項１７】
前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかである、請求項１６に記載の画素表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
【０００３】
現在半導体材料の主流はシリコン系であり、製造方法としてはフォトリソグラフィを用いたものが一般的である。
【０００４】
一方で、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。印刷技術を用いることで、フォトリソグラフィよりも装置や製造コストが下がり、また真空や高温を必要としないことからプラスチック基板が利用できるなどのメリットが挙げられる。
【０００５】
またその応用分野は広く、薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けてプリンタブルエレクトロニクスの研究は必要不可欠である。
【０００６】
印刷技術を用いて溶液から半導体層を形成するには、スピンコート法、ディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（リーク電流）値が大きくなり、オンオフ比が低下してしまう問題がある。
【０００７】
このため、例えば特許文献１においてはインクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献２においてはソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。
【０００８】
図４、５には、従来技術に係る薄膜トランジスタアレイ４００の部分平面図及びＣ−Ｄ線で切断した部分断面図を示す。薄膜トランジスタアレイ４００は、複数の薄膜トランジスタ３００をマトリックス状に配置して形成される。薄膜トランジスタ３００は、基板１と、基板１上に形成されたゲート電極２及びキャパシタ電極３と、基板１、ゲート電極２及びキャパシタ電極３の上に形成されたゲート絶縁体層４と、ゲート絶縁体層４の上に形成されたソース配線１１、ソース配線１１に接続されたソース電極５及びドレイン電極６と、ゲート絶縁体層４、ソース電極５及びドレイン電極６上にストライプ状に形成された半導体層７と、半導体層７上にストライプ状に形成された保護層８とを有する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−８００２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１、２の方法において印刷法で半導体層を形成する場合、素子特性の向上、安定化には素子分離を図る必要がある為に位置精度の良い印刷方法が求められる。また、半導体層の線幅と膜厚とを厳密に制御することで更なる素子特性の向上が期待される。
【００１１】
本発明は、上述の課題を鑑みてなされたものであり、簡便な方法でトランジスタ素子の分離が実現可能な薄膜トランジスタアレイの製造方法及び高性能、高安定の薄膜トランジスタ及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための本発明の一局面は、基板と、基板上に形成されたゲート電極と、基板とゲート電極とにわたって、これらの上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極及びドレイン電極と、ゲート絶縁体層及びソース電極上にストライプ状に形成された第１の隔壁層と、ゲート絶縁体層及びドレイン電極上に、第１の隔壁層とともに、ソース電極及びドレイン電極の間のチャネル部を挟むように、ストライプ状に形成された第２の隔壁層と、ゲート絶縁体層、ソース電極及びドレイン電極上であって、第１の隔壁及び第２の隔壁の間に形成された半導体層と、半導体層上にチャネル部を覆うようにストライプ状に形成された保護層とを有し、半導体層のチャネル部を流れる電流の方向と直交する方向の両端は、保護層の幅方向の両端と一致し、保護層のストライプ形状の延長方向は、チャネル部を流れる電流の方向と平行な方向である薄膜トランジスタである。
【００１３】
また、半導体層が金属酸化物を含む材料からなってもよい。
【００１４】
また、半導体層が有機物を含む材料からなってもよい。
【００１５】
また、保護層が無機化合物を含む材料からなってもよい。
【００１６】
また、保護層が有機物を含む材料からなってもよい。
【００１７】
また、保護層が無機化合物と有機物の混合物とを主成分とする材料であってもよい。
【００１８】
また、チャネル部を流れる電流の方向と直交する方向に形成されソース電極に接続されたソース配線をさらに備え、第１の隔壁層の一部がソース配線と平行かつソース配線上に形成されていてもよい。
【００１９】
また、第１の隔壁層及び第２の隔壁層が撥インク性を有してもよい。
【００２０】
また、第１の隔壁層及び第２の隔壁層の厚さが５０ｎｍ以上１μｍ以下であってもよい。
【００２１】
本発明の他の局面は、複数の薄膜トランジスタが形成された薄膜トランジスタアレイの製造方法であって、基板上に複数のゲート電極を形成する工程と、基板とゲート電極とにわたって、これらの上にゲート絶縁体層を形成する工程と、ゲート絶縁体層上に複数のソース電極と複数のドレイン電極とを形成する工程と、ゲート絶縁体層及び複数のソース電極上にストライプ状の第１の隔壁層を形成する工程と、ゲート絶縁体層及び複数のドレイン電極上に、第１の隔壁層とともに、ソース電極とドレイン電極との間のチャネル部形成予定箇所を挟むように、ストライプ状の第２の隔壁層を形成する工程と、ゲート絶縁体層、複数のソース電極、複数のドレイン電極上であって、第１の隔壁及び第２の隔壁の間に半導体層を形成する工程と、ゲート絶縁体層、複数のソース電極、複数のドレイン電極、複数の第１の隔壁層、複数の第２の隔壁層及び複数の半導体層上に複数のチャネル部形成予定箇所にわたって保護層を形成する工程と、半導体層の保護層で被覆されていない箇所を除去してチャネル部を有する複数の薄膜トランジスタを形成する工程とを有し、半導体層を形成する工程では、半導体層を複数の薄膜トランジスタにわたってチャネル部を流れる電流の方向と直交する方向に延長するストライプ状に形成し、保護層を形成する工程では、保護層を複数の薄膜トランジスタにわたってゲート電極の直上、かつゲート電極に平行な方向であって、半導体層の延長方向に直交する方向に延長するストライプ状に形成する薄膜トランジスタアレイの製造方法である。
【００２２】
また、半導体層を塗布法にて形成してもよい。
【００２３】
また、保護層を塗布法にて形成してもよい。
【００２４】
また、半導体層を有機系溶剤、無機系溶剤、及びこれらの混合溶液で洗い流すことで除去してもよい。
【００２５】
また、半導体層を有機系溶剤、無機系溶剤、及びこれらの混合溶液の蒸気にさらすことで除去してもよい。
【００２６】
また、塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであってもよい。
【００２７】
本発明の他の局面は、上述の薄膜トランジスタと、ソース電極とドレイン電極との上に形成された層間絶縁膜と、層間絶縁膜上に形成されたドレイン電極に電気的に接続された画素電極と、画素電極上に形成された共通電極を含む表示媒体とを含む画像表示装置である。
【００２８】
また、表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかであってもよい。
【発明の効果】
【００２９】
本発明によれば、簡便な方法でトランジスタ素子の分離が実現可能な薄膜トランジスタアレイの製造方法及び高性能、高安定の薄膜トランジスタ及び画像表示装置を提供できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る薄膜トランジスタをマトリックス状に複数配置した薄膜トランジスタアレイの部分平面図
【図２】本発明の一実施形態に係る薄膜トランジスタの断面図
【図３】本発明の一実施形態に係る薄膜トランジスタアレイの製造工程における部分平面図
【図４】従来技術に係る薄膜トランジスタアレイの部分平面図
【図５】従来技術に係る薄膜トランジスタアレイの断面図
【発明を実施するための形態】
【００３１】
以下、本発明の一実施形態を、図面を参照しつつ説明する。なお、実施の形態において、対応する構成要素には同一符号を付け、重複する説明は省略する。
【００３２】
図１には、本実施形態に係る薄膜トランジスタ１００をマトリックス状に複数配置した薄膜トランジスタアレイ２００の平面図を示す。図２には、薄膜トランジスタ１００をＡ−Ｂ線で切断した部分断面図を示す。
【００３３】
薄膜トランジスタ１００は、基板１と、基板１上に形成されたゲート電極２及びキャパシタ電極３と、基板１、ゲート電極２及びキャパシタ電極３の上に形成されたゲート絶縁体層４と、ゲート絶縁体層４の上に形成されたソース配線１１、ソース配線１１に接続されたソース電極５、ドレイン電極６と、ゲート絶縁体層４、ソース電極５上にストライプ状に形成された第１の隔壁層９１と、ゲート絶縁体層４及びドレイン電極６上にストライプ状に、基板１の平面視において、第１の隔壁層９１とともに、ソース電極５及びドレイン電極６の間のチャネル部１２を挟むように形成された第２の隔壁層９２と、ゲート絶縁体層４、ソース電極５及びドレイン電極６上であって、基板１の平面視において第１の隔壁層９１及び第２の隔壁層９２の間に形成された半導体層７と、半導体層７上にチャネル部１２を覆うようにストライプ状に形成された保護層８とを有する。
【００３４】
半導体層７のチャネル部１２を流れる電流の方向と直交する方向の両端は、保護層８の幅方向（図１の紙面上下方向）の両端と一致する。保護層８のストライプ形状の延長方向は、チャネル部１２を流れる電流の方向と平行な方向である。チャネル部１２を流れる電流の方向とは、図１、２に矢印で示す、紙面左右方向である。ソース配線１１は、図１に示すように、チャネル部１２を流れる電流の方向と直交する方向にストライプ状に形成される。ソース配線１１は、チャネル部を流れる電流の方向と直交する方向にストライプ状に形成されソース電極５に接続される。第１の隔壁層９１の一部をソース配線１１と平行かつソース配線１１上に形成してもよい。
【００３５】
基板１は可撓性を有することが望ましい。基板１の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板１としては、特にＰＥＮやポリイミドなどを用いることが望ましい。
【００３６】
基板１が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタ１００を形成することができ、ひいては薄膜トランジスタ１００を用いたデバイスにおいてもこれらの利点を生かすことができる。
【００３７】
ゲート電極２、キャパシタ電極３の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
【００３８】
ゲート絶縁体層４の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁体層４の形成方法はスピンコート法やダイコート法などの方法を用いることができる。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁体層４として用いてもよい。また、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の各種絶縁材料を用い、スパッタリング法、プラズマＣＶＤ法、真空蒸着法等で形成することもできる。
【００３９】
ソース配線１１、ソース電極５、ドレイン電極６の材料としては特に限定されるものではないが、例えば金、白金、アルミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
【００４０】
半導体層７は有機物を主成分とする有機半導体材料や金属酸化物を主成分とする酸化物半導体材料であることが望ましい。有機半導体や酸化物半導体は一部の有機溶媒に可溶であるため、半導体層７を印刷法により形成することができる。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層７を形成してもよい。有機半導体材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。また、酸化物半導体材料として亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。
【００４１】
隔壁層９１、９２の材質としては、ポリビニルフェノール（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリイミド（ＰＩ）、エポキシ樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ブタジエンゴム等の有機高分子化合物、またはこれらの混合物、またはアルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物との混合物を用いることができ、更には、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物または酸化物混合物、酸窒化物などの絶縁性材料を用いることができる。また、隔壁層９１、９２は撥インク性を有してもよく、これらの絶縁材料に撥インク性を付与するために、アルキル鎖と反応性置換基を有する化合物やフッ素含有化合物を添加しても良い。これらの添加する化合物としては、例えば、オクチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリクロロシラン、トリデカフルオロ−１，１，２，２−テトラヒドロオクチルトリクロロシラン、ドデシルジメチルクロロシラン、ヘキサメチレンジシラザン、オクタデシルホスホン酸、オクタデセン、ヘキサン酸、ペンタフルオロチオフェノール、２−パーフルオロオクチルエタノールなどが挙げられる。更には、フッ素系高分子やポリシロキサン化合物等を用いても良い。
【００４２】
隔壁層９１、９２は、図１、２に示したように、平面視において、ソース電極５及びドレイン電極６に挟まれた半導体層７のチャネル部１２を挟み込むようなストライプ形状に形成される。ストライプの幅は特に限定されることはない。隔壁層９１、９２の膜厚は特に限定されることはないが、好ましくは５０ｎｍ以上１μｍ以下で形成すると良い。隔壁層９１、９２は、平面視において、チャネル部１２が開口部を有していればチャネル部１２を流れる電流の方向と平行な方向、直交する方向のいずれの方向にストライプ状を形成してもよいが、より好ましくはソース電極５及び／またはドレイン電極６の一部を覆う方向に形成するとよい。これは溶液状の半導体を塗布する際に、ソース電極５またはドレイン電極６の材料の表面エネルギーの大きさから半導体層７がソース電極５またはドレイン電極６の上に偏って形成されてしまうことを防ぐためである。
【００４３】
隔壁層９１、９２が、チャネル部１２を挟み込むストライプ状に形成されることによって、半導体を堆積させる際にはチャネル部１２の形成予定箇所に半導体層７を確実に形成することができる。このような効果は特に隔壁層９１、９２として表面エネルギーの低い材料、すなわちフッ素系の材料や、長鎖アルキル基を有する材料を用いた時に際立って得ることができる。半導体を溶液から形成する場合、溶液はチャネル部１２の形成予定箇所近傍にのみ塗布してもよいし、ストライプ状に隔壁層９１、９２間に形成しても良いが、隔壁層９１、９２間にストライプ状に形成したほうが、チャネル部１２に確実に半導体層７を形成することができるためより好ましい。また半導体層７は真空成膜法を用いて形成しても良い。このように隔壁層９１、９２がストライプ状であると、溶液状の半導体を塗布する際に、ストライプの長軸方向には厳密に位置合わせする必要がなく、容易に信頼性のある薄膜トランジスタ１００を製造することができる。
【００４４】
隔壁層９１、９２は、チャネル部１２を挟み込むようにストライプ状にレジストを形成した後、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート、フレキソ印刷等既存のウエットコーティング法、あるいは、蒸着法、スパッタリング法、イオンプレーティング、ＣＶＤなどの真空成膜法を用いて隔壁層９１、９２を形成し、その後レジストを剥離することによって形成することができる。また、オフセットグラビア印刷、反転オフセット印刷、スクリーンコート、フレキソ印刷等既存の印刷手法用いてダイレクトに図１に示したようにストライプ状に作製する方法を用いてもよい。
【００４５】
保護層８は有機物を主成分とする材料、無機化合物を主成分とする材料又は無機化合物と有機物との混合物を主成分とする材料で形成できる。
【００４６】
保護層８の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層８には必要に応じて遮光性を付与することも出来る。
【００４７】
保護層８は、平面視において、隔壁層９１、９２と直交する方向にストライプ形状に形成される。チャネル部１２は挟み込む隔壁層９１、９２内に形成される。更には、保護層８は印刷法で形成されることが望ましい。薄膜トランジスタを低コストで形成するためには、印刷法が有用であるからである。例えば、真空蒸着法やスパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。
【００４８】
図１に示すように、複数の薄膜トランジスタ１００をマトリックス状に配置して薄膜トランジスタアレイ２００として用いることができる。薄膜トランジスタアレイ２００において、図１の紙面上下方向に並ぶ薄膜トランジスタ１００のソース配線１１は互いに接続され、第１の隔壁層９１及び第２の隔壁層９２もそれぞれストライプ状に一体に形成することができる。また、図１の紙面左右方向に並んだ薄膜トランジスタ１００の保護層８もストライプ状に一体に形成することが出来る。薄膜トランジスタアレイ２００には、必要に応じて層間絶縁膜や上部画素電極、ガスバリア層、平坦化膜、遮光膜などを形成してもよい。
【００４９】
また、薄膜トランジスタ１００のソース電極５及びドレイン電極６上に層間絶縁膜を形成し、層間絶縁膜上にドレイン電極６に電気的に接続された画素電極を形成し、画素電極上に共通電極を形成した表示媒体を画像表示装置に用いてもよい。
【００５０】
上述の表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置等の画素表示装置に用いることができる。
【００５１】
次に、本実施形態に係る薄膜トランジスタアレイ２００の製造方法を説明する。
【００５２】
薄膜トランジスタアレイ２００の製造方法は、基板１上に複数のストライプ状のゲート電極２を形成する工程と、基板１とゲート電極２とにわたって、これらの上にゲート絶縁体層４を形成する工程と、ゲート絶縁体層４上に複数のソース電極５と複数のドレイン電極６とを形成する工程と、ゲート絶縁体層４及び複数のソース電極５上にストライプ状の第１の隔壁層９１を形成する工程と、ゲート絶縁体層４及び複数のドレイン電極６上に、基板１の平面視において、第１の隔壁層９１とともに、ソース電極５とドレイン電極６との間のチャネル部１２形成予定箇所を挟むようにストライプ状の第２の隔壁層を形成する工程と、ゲート絶縁体層４、複数のソース電極５及び複数のドレイン電極６上であって、基板１の平面視において第１の隔壁層９１及び第２の隔壁層９２の間に半導体層７を形成する工程と、ゲート絶縁体層４、複数のソース電極５、複数のドレイン電極６、複数の第１の隔壁層９１、複数の第２の隔壁層９２及び複数の半導体層７上に複数のチャネル部形成予定箇所にわたって保護層８を形成する工程と、半導体層７の保護層８で被覆されていない箇所を除去してチャネル部１２を有する複数の薄膜トランジスタ１００を形成する工程とを含む。
【００５３】
半導体層７を形成する工程では、半導体層７を複数の薄膜トランジスタ１００にわたってチャネル部１２を流れる電流の方向と直交する方向にストライプ状に形成する。保護層８を形成する工程では、保護層８を複数の薄膜トランジスタ１００にわたってゲート電極２の直上、かつゲート電極２に平行な方向であって、除去される前の半導体層７の延長方向と直交する方向に延長するストライプ状に形成する。
【００５４】
半導体層７及び保護層８の形成には塗布法を用いることができる。塗布法には、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができる。
【００５５】
半導体層７の除去方法としては、有機系溶剤、無機系溶剤、及びこれらの混合溶液で洗い流す方法、有機系溶剤、無機系溶剤、及びこれらの混合溶液の蒸気にさらす方法を用いることができる。
【実施例】
【００５６】
実施例１〜４、比較例１、２に係る薄膜トランジスタアレイを、以下の手順で作製して評価した。
【００５７】
（実施例１）
実施例１として、図１、２に示すボトムゲート・トップコンタクト型の薄膜トランジスタアレイ２００を製造した。まず、基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を準備した。
【００５８】
次に、ゲート電極２、キャパシタ電極３の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを準備して、転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２を形成した。
【００５９】
次に、ゲート絶縁体層４の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を準備して、溶液をダイコータ法により塗布し、１８０℃で１時間乾燥させてゲート絶縁体層４を形成した。
【００６０】
次に、ソース電極５及びドレイン電極６の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを準備して、ゲート絶縁体層４上に転写印刷法により印刷し、１８０℃で１時間乾燥させてソース電極５及びドレイン電極６を形成した。
【００６１】
次に、隔壁層９１、９２の材料として、サイトップ（旭硝子株式会社製）（登録商標）を準備して、フレキソ印刷により図１に示したようにストライプ状に塗工し、１２０℃で３０分間乾燥させた。
【００６２】
次に、半導体層７の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を準備して、感光性樹脂凸版及び１５０線のアニロックスロールを用いて、チャネル部を流れる電流の方向と直交する方向にストライプ状になるように印刷し、１００℃で６０分間乾燥させて半導体層７を形成した。
【００６３】
次に、ポリビニルアルコール（Ａｌｄｒｉｃｈ製）を純水に５重量％で溶解させたインキを用い、チャネル部を流れる電流の方向と平行な方向に保護層８をストライプ状に形成した。
【００６４】
次に、半導体層７の保護層８で被覆されていない半導体層１０をトルエンで洗い流し除去することで素子の分離を行った。この結果、薄膜トランジスタアレイ２００のオフ状態での電流（リーク電流）値を小さくすることができた。図３に、半導体層７の一部を除去する前の薄膜トランジスタアレイの部分平面図を示す。
【００６５】
（実施例２）
保護層８の除去工程以外は実施例１と全く同様な方法で薄膜トランジスタアレイを作成した。
【００６６】
半導体層７の保護層８で被覆されていない半導体層１０をトルエンの蒸気にさらすことで除去して素子の分離を行った。この結果、薄膜トランジスタアレイ２００のオフ状態での電流（リーク電流）値を小さくすることができた。
【００６７】
（実施例３）
半導体層７の形成工程および保護層８の除去工程以外は実施例１と全く同様な方法で薄膜トランジスタアレイを作成した。
【００６８】
半導体層７の形成工程では、半導体層７の材料としてＩｎ―Ｚｎ―Ｏ系酸化物溶液を用いた。半導体層７は、感光性樹脂凸版及び１５０線のアニロックスロールを用いて、半導体層７の溶液をチャネル部を流れる電流の方向と直交する方向にストライプ状になるように印刷した。その後、ホットプレートにて３５０℃の温度で３０分間アニール処理をした。
【００６９】
保護層８の除去工程では、半導体層７の保護層８で被覆されていない半導体層１０を塩酸で洗い流すことで素子の分離を行った。この結果、薄膜トランジスタアレイ２００のオフ状態での電流（リーク電流）値を小さくすることができた。
【００７０】
（実施例４）
保護層８の除去工程以外は実施例３と全く同様な方法で薄膜トランジスタを作成した。
【００７１】
保護層８の除去工程では、半導体層７の保護層８で被覆されていない半導体層１０を塩酸の蒸気にさらすことで除去して素子の分離を行った。この結果、薄膜トランジスタアレイ２００のオフ状態での電流（リーク電流）値を小さくすることができた。
【００７２】
（比較例１）
保護層８の除去工程以外は実施例１と全く同様な方法で薄膜トランジスタを作成した。
【００７３】
次に、半導体層７の保護層８で被覆されていない半導体層１０を除去せずに素子の分離を行わなかった。この結果、作成した薄膜トランジスタアレイのオフ状態での電流（リーク電流）値が高くなってしまった。
【００７４】
（比較例２）
保護層８の除去工程以外は実施例３と全く同様な方法で薄膜トランジスタを作成した。
【００７５】
次に、半導体層７の保護層８で被覆されていない半導体層１０を除去せずに素子の分離を行わなかった。この結果、作成した薄膜トランジスタアレイのオフ状態での電流（リーク電流）値が高くなってしまった。
【００７６】
塗布法にて半導体層７をストライプ形状に形成して、半導体層７と直交する方向に塗布法にて保護層８を形成後、有機系溶剤、無機系溶剤、及びそれらの混合溶液のいずれかで保護層８で被覆されていない箇所の半導体層１０を除去することで、アライメント精度良く半導体層７と保護層８とを形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタを作製することができた。
【００７７】
以上説明した薄膜トランジスタアレイの製造方法においては、位置精度の向上と、半導体層７の線幅と膜厚とを制御する為に、チャネル部の予定箇所が露呈したバンクを持つ隔壁層９１、９２を形成する。その後、半導体層７を塗布法でストライプ形状に形成、かつ半導体層７と直交する方向に塗布法で保護層８をストライプ形状に成膜する。その後、保護層８で被覆されていない箇所を有機溶剤、無機溶剤、もしくはそれらの混合溶液で除去することで、素子分離を図る。
【００７８】
したがって、本発明によれば、チャネル部を挟み込む隔壁層９１、９２を形成することで半導体層７の線幅と膜厚とを厳密に規定し、更に半導体層７と保護層８とをストライプ形状に印刷することでアライメント精度よく半導体層７と保護層８とを形成し、かつ保護層８で被覆されていない半導体層７を簡便な方法で除去することで素子分離を行うことができる為、トランジスタ素子分離が実現可能な薄膜トランジスタアレイの製造方法及び高性能、高安定の薄膜トランジスタアレイを提供できる。
【産業上の利用可能性】
【００７９】
本発明は、電子ペーパー、有機ＥＬ表示装置または液晶表示装置等の画像表示装置に用いることができる。
【符号の説明】
【００８０】
１    基板
２    ゲート電極
３    キャパシタ電極
４    ゲート絶縁体層
５    ソース電極
６    ドレイン電極
７    半導体層
８    保護層
９    隔壁層
１０    保護層で被覆されていない半導体層
１１    ソース配線
１２    チャネル部
１００、３００    薄膜トランジスタ
２００、４００    薄膜トランジスタアレイ
【図１】
2016163029.tif 000003
【図２】
2016163029.tif 000004
【図３】
2016163029.tif 000005
【図４】
2016163029.tif 000006
【図５】
2016163029.tif 000007