(57)【要約】【課題】鳴きを抑制しつつ安定した姿勢で電子部品を実装する。【解決手段】表面に２つの外部電極１２を有する電子素子１０と、電気絶縁性を有する基板本体２１、および、基板本体２１の一方の主面２１ａに設けられて２つの外部電極１２とそれぞれ電気的に接続された２つの実装電極２２を含み、電子素子１０が一方の主面２１ａ側に実装された基板型の端子２０とを備える。上記一方の主面２１ａ側から見て、２つの外部電極１２の一部は、基板型の端子２０の外縁より外側に位置している。上記一方の主面２１ａに直交する方向において、２つの外部電極１２における基板型の端子２０側とは反対側の端から、基板型の端子２０における電子素子１０側とは反対側の端までの厚さの寸法Ｔ0は、２つの外部電極１２同士を最短で結ぶ方向に直交する方向かつ上記一方の主面２１ａに沿う方向における、電子素子１０の幅の寸法および基板型の端子２０の幅の寸法のうちの大きい方の寸法以下である。【選択図】図１
2016072603.tif 000002
【特許請求の範囲】
【請求項１】
表面に２つの外部電極を有する電子素子と、
電気絶縁性を有する基板本体、および、該基板本体の一方の主面に設けられて前記２つの外部電極とそれぞれ電気的に接続された２つの実装電極を含み、前記電子素子が前記基板本体の一方の主面側に実装された基板型の端子とを備え、
前記一方の主面側から見て、前記２つの外部電極の一部は、前記基板型の端子の外縁より外側に位置し、
前記一方の主面に直交する方向において、前記２つの外部電極における基板型の端子側とは反対側の端から、前記基板型の端子における電子素子側とは反対側の端までの厚さの寸法は、前記２つの外部電極同士を最短で結ぶ方向に直交する方向かつ前記一方の主面に沿う方向における、前記電子素子の幅の寸法および前記基板型の端子の幅の寸法のうちの大きい方の寸法以下である、電子部品。
【請求項２】
前記電子素子は、複数の誘電体層および複数の導電体層が積層されて構成された積層体を含み、
前記２つの外部電極は、前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続され、
前記積層体は、前記少なくとも一部の導電体層において前記２つの外部電極のうちの異なる外部電極にそれぞれ接続された導電体層が誘電体層を互いの間に挟んで積層されて重なっている有効領域、および、該有効領域を囲む非有効領域からなり、
前記一方の主面に直交する方向において、前記基板本体の厚さの寸法は、前記積層体にて前記基板型の端子と対向している面と前記有効領域との間に位置する部分の前記非有効領域の厚さの寸法より大きい、請求項１に記載の電子部品。
【請求項３】
前記基板型の端子の幅の寸法が、前記電子素子の幅の寸法より小さい、請求項１または２に記載の電子部品。
【請求項４】
前記２つの外部電極同士を最短で結ぶ方向において、前記基板型の端子の長さの寸法が、前記電子素子の長さの寸法より小さい、請求項１から３のいずれか１項に記載の電子部品。
【請求項５】
前記一方の主面に直交する方向から見て、前記２つの実装電極の全体は、前記有効領域と重なっている、請求項２に記載の電子部品。
【請求項６】
前記２つの実装電極同士の最短距離は、前記２つの外部電極同士の最短距離以下である、請求項５に記載の電子部品。
【請求項７】
前記電子素子の厚さの寸法が、前記電子素子の幅の寸法より小さい、請求項１から６のいずれか１項に記載の電子部品。
【請求項８】
前記２つの実装電極の各々にて一対の側面の各々の少なくとも一部は、前記２つの外部電極と前記２つの実装電極とをそれぞれ接合する導電膜で覆われている、請求項１から７のいずれか１項に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に関し、特に、電歪性を有する電子素子を含む電子部品に関する。
【背景技術】
【０００２】
「鳴き(acoustic noise)」と呼ばれる騒音の低減を図った積層コンデンサの実装構造を開示した先行文献として、特開２０１３−６５８２０号公報(特許文献１)がある。特許文献１に記載された積層コンデンサの実装構造においては、ランドは、基板本体上に設けられ、外部電極のそれぞれと半田により接続されている。ランド電極から半田の頂上までの高さは、ランド電極から回路基板の最も近くに位置するコンデンサ導体が端面から露出している部分までの高さの１．２７倍以下である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−６５８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された積層コンデンサの実装構造においては、回路基板の最も近くに位置するコンデンサ導体(導電体層)の位置を回路基板から離間させることによって、積層コンデンサから半田フィレットを通じて回路基板に伝播する振動を低減し、ひいては鳴きを低減している。この構成において積層コンデンサの静電容量を維持する場合、積層コンデンサが厚くなる。積層コンデンサなどの電子部品の厚さの寸法が電子部品の幅の寸法より大きくなった場合、回路基板に実装される際に電子部品の姿勢が不安定になる。
【０００５】
本発明は上記の問題点に鑑みてなされたものであって、鳴きを抑制しつつ安定した姿勢で実装可能な電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に基づく電子部品は、表面に２つの外部電極を有する電子素子と、電気絶縁性を有する基板本体、および、基板本体の一方の主面に設けられて２つの外部電極とそれぞれ電気的に接続された２つの実装電極を含み、電子素子が一方の主面側に実装された基板型の端子とを備える。上記一方の主面側から見て、２つの外部電極の一部は、基板型の端子の外縁より外側に位置している。上記一方の主面に直交する方向において、２つの外部電極における基板型の端子側とは反対側の端から、基板型の端子における電子素子側とは反対側の端までの厚さの寸法は、２つの外部電極同士を最短で結ぶ方向に直交する方向かつ上記一方の主面に沿う方向における、電子素子の幅の寸法および基板型の端子の幅の寸法のうちの大きい方の寸法以下である。
【０００７】
本発明の一形態においては、電子素子は、複数の誘電体層および複数の導電体層が積層されて構成された積層体を含む。２つの外部電極は、複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続されている。積層体は、上記少なくとも一部の導電体層において２つの外部電極のうちの異なる外部電極にそれぞれ接続された導電体層が誘電体層を互いの間に挟んで積層されて重なっている有効領域、および、有効領域を囲む非有効領域からなる。上記一方の主面に直交する方向において、基板本体の厚さの寸法は、積層体にて基板型の端子と対向している面と有効領域との間に位置する部分の非有効領域の厚さの寸法より大きい。
【０００８】
本発明の一形態においては、基板型の端子の幅の寸法が、電子素子の幅の寸法より小さい。
【０００９】
本発明の一形態においては、２つの外部電極同士を最短で結ぶ方向において、基板型の端子の長さの寸法が、電子素子の長さの寸法より小さい。
【００１０】
本発明の一形態においては、上記一方の主面に直交する方向から見て、２つの実装電極の全体は、有効領域と重なっている。
【００１１】
本発明の一形態においては、２つの実装電極同士の最短距離は、２つの外部電極同士の最短距離以下である。
【００１２】
本発明の一形態においては、電子素子の厚さの寸法が、電子素子の幅の寸法より小さい。
【００１３】
本発明の一形態においては、２つの実装電極の各々にて一対の側面の各々の少なくとも一部は、２つの外部電極と２つの実装電極とをそれぞれ接合する導電膜で覆われている。
【発明の効果】
【００１４】
本発明によれば、鳴きを抑制しつつ安定した姿勢で電子部品を実装できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１に係る電子部品の構成を示す正面図である。
【図２】図１の電子部品を矢印ＩＩ方向から見た平面図である。
【図３】図１の電子部品を矢印ＩＩＩ方向から見た側面図である。
【図４】本発明の実施形態１に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。
【図５】図４のコンデンサ素子をＶ−Ｖ線矢印方向から見た断面図である。
【図６】図４のコンデンサ素子をＶＩ−ＶＩ線矢印方向から見た断面図である。
【図７】本発明の実施形態１に係る電子部品に含まれる基板型の端子を一方の主面側から見た斜視図である。
【図８】本発明の実施形態１に係る電子部品に含まれる基板型の端子を他方の主面側から見た斜視図である。
【図９】本発明の実施形態１の変形例に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。
【図１０】図９のコンデンサ素子をＸ−Ｘ線矢印方向から見た断面図である。
【図１１】図９のコンデンサ素子をＸＩ−ＸＩ線矢印方向から見た断面図である。
【図１２】本発明の実施形態２に係る電子部品の構成を示す正面図である。
【図１３】図１２の電子部品を矢印ＸＩＩＩ方向から見た平面図である。
【図１４】図１２の電子部品を矢印ＸＩＶ方向から見た側面図である。
【図１５】実験例における騒音の音圧の測定方法を示す概略図である。
【発明を実施するための形態】
【００１６】
以下、本発明の各実施形態に係る電子部品について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。また、以下の実施形態の説明においては、電子素子としてコンデンサ素子を含む電子部品について説明するが、電子素子は、コンデンサ素子に限られず、インダクタ素子、サーミスタ素子、圧電素子または半導体素子などでもよい。
【００１７】
(実施形態１)
図１は、本発明の実施形態１に係る電子部品の構成を示す正面図である。図２は、図１の電子部品を矢印ＩＩ方向から見た平面図である。図３は、図１の電子部品を矢印ＩＩＩ方向から見た側面図である。図４は、本発明の実施形態１に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。図５は、図４のコンデンサ素子をＶ−Ｖ線矢印方向から見た断面図である。図６は、図４のコンデンサ素子をＶＩ−ＶＩ線矢印方向から見た断面図である。図７は、本発明の実施形態１に係る電子部品に含まれる基板型の端子を一方の主面側から見た斜視図である。図８は、本発明の実施形態１に係る電子部品に含まれる基板型の端子を他方の主面側から見た斜視図である。
【００１８】
図１〜６においては、コンデンサ素子１０の長さ方向Ｌ、コンデンサ素子１０の幅方向Ｗ、コンデンサ素子１０の厚さ方向Ｔを図示している。図２においては、コンデンサ素子１０の幅方向Ｗにおけるコンデンサ素子１０の中心を通過してコンデンサ素子１０の長さ方向Ｌに延びる、コンデンサ素子１０の中心線Ｃを図示している。
【００１９】
図１〜８に示すように、本発明の実施形態１に係る電子部品１００は、表面に少なくとも２つの外部電極１２を有する電子素子であるコンデンサ素子１０と、コンデンサ素子１０が第１主面２１ａ側に実装された基板型の端子２０とを備える。本実施形態においては、コンデンサ素子１０は、２つの外部電極１２を有する。
【００２０】
図５，６に示すように、本発明の実施形態１に係る電子部品に含まれるコンデンサ素子１０は、複数の誘電体層１３と複数の平板状の導電体層１４とが交互に積層されて構成された積層体１１、および、積層体１１上に設けられてコンデンサ素子１０の長さ方向Ｌの両端部の表面に位置する２つの外部電極１２を含む。
【００２１】
互いに隣り合って対向する導電体層１４同士において、一方の導電体層１４は、コンデンサ素子１０ａの長さ方向Ｌの一端に位置する外部電極１２に電気的に接続され、他方の導電体層１４は、コンデンサ素子１０の長さ方向Ｌの他端に位置する外部電極１２に電気的に接続されている。
【００２２】
本実施形態においては、全ての導電体層１４は、２つの外部電極１２と電気的に接続されているが、これに限られず、複数の導電体層１４のうちの少なくとも一部の導電体層１４が、２つの外部電極１２と電気的に接続されていればよい。すなわち、複数の導電体層１４の中に、２つの外部電極１２に電気的に接続されない導電体層１４が含まれていてもよい。
【００２３】
本実施形態に係るコンデンサ素子１０においては、誘電体層１３と導電体層１４との積層方向が、コンデンサ素子１０の長さ方向Ｌおよびコンデンサ素子１０の幅方向Ｗに対して直交している。すなわち、誘電体層１３と導電体層１４との積層方向は、コンデンサ素子１０の厚さ方向Ｔと平行である。
【００２４】
積層体１１は、積層方向において互いに反対側に位置する第１主面１１１および第２主面１１２を有する。積層体１１は、第１主面１１１と第２主面１１２とを結び互いに積層体１１の反対側に位置する第１端面１１３および第２端面１１４、第１主面１１１と第２主面１１２とを結ぶとともに第１端面１１３と第２端面１１４とを結んで互いに積層体１１の反対側に位置する第１側面１１５および第２側面１１６をさらに有している。積層体１１は、直方体状の外形を有するが、角部および稜線部の少なくとも一方に丸みを有していてもよい。
【００２５】
図１，２に示すように、コンデンサ素子１０の幅方向Ｗにおける積層体１１の幅の寸法はＷ11であり、コンデンサ素子１０の厚さ方向Ｔにおける積層体１１の厚さの寸法はＴ11である。
【００２６】
図１〜３，５，６に示すように、積層体１１は、導電体層１４において２つの外部電極１２のうちの異なる外部電極１２にそれぞれ接続された導電体層１４が誘電体層１３を互いの間に挟んで積層されて重なっている有効領域１１ｅ、および、有効領域１１ｅを囲む非有効領域１１ｎからなる。
【００２７】
具体的には、積層体１１の有効領域１１ｅは、コンデンサ素子１０の長さ方向Ｌの一端に位置する外部電極１２に電気的に接続された導電体層１４と、コンデンサ素子１０の長さ方向Ｌの他端に位置する外部電極１２に電気的に接続された導電体層１４と、この２つの導電体層１４の間に挟まれた誘電体層１３とによって構成されるコンデンサとして機能する部分が積層されている領域である。
【００２８】
本実施形態においては、積層体１１の有効領域１１ｅは、複数の導電体層１４の中で最も第１主面１１１側に位置する第１導電体層１４ａから、複数の導電体層１４の中で最も第２主面１１２側に位置する第２導電体層１４ｂまでの範囲において、コンデンサ素子１０の厚さ方向Ｔに見て、全ての導電体層１４が互いに重なっている範囲である。
【００２９】
図１，２，５，６に示すように、コンデンサ素子１０の長さ方向Ｌにおける積層体１１の有効領域１１ｅの長さの寸法はＬ11eであり、コンデンサ素子１０の幅方向Ｗにおける積層体１１の有効領域１１ｅの幅の寸法はＷ11eであり、コンデンサ素子１０の厚さ方向Ｔにおける積層体１１の有効領域１１ｅの厚さの寸法はＴ11eである。
【００３０】
積層体１１の非有効領域１１ｎは、積層体１１において有効領域１１ｅの外側に位置する部分であり、コンデンサとして機能していない領域である。
【００３１】
図１，２，５，６に示すように、コンデンサ素子１０の長さ方向Ｌにおいて、非有効領域１１ｎの第１端面１１３側の長さの寸法はＬaであり、非有効領域１１ｎの第２端面１１４側の長さの寸法はＬbである。コンデンサ素子１０の幅方向Ｗにおいて、非有効領域１１ｎの第１側面１１５側の幅の寸法はＷaであり、非有効領域１１ｎの第２側面１１６側の幅の寸法はＷbである。コンデンサ素子１０の厚さ方向Ｔにおいて、非有効領域１１ｎの第１主面１１１側の厚さの寸法はＴbであり、非有効領域１１ｎの第２主面１１２側の厚さの寸法はＴaである。
【００３２】
２つの外部電極１２同士を最短で結ぶ方向は、コンデンサ素子１０の長さ方向Ｌと平行である。積層体１１にて基板型の端子２０と対向している面である第２主面１１２上に位置する部分の２つの外部電極１２同士の最短距離はＬ12である。
【００３３】
複数の誘電体層１３の各々を構成する材料としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3またはＣａＺｒＯ3などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物，Ｎｉ化合物または希土類化合物などが添加された誘電体セラミックスを、誘電体層１３を構成する材料として用いてもよい。
【００３４】
複数の導電体層１４の各々を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
【００３５】
２つの外部電極１２の各々は、積層体１１の両端部を覆うように設けられた下地層と、この下地層を覆うように設けられためっき層とを含む。下地層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
【００３６】
下地層の形成方法としては、焼成後の積層体１１の両端部に塗布した導電性ペーストを焼き付け、または、焼成前の積層体１１の両端部に塗布した導電性ペーストを導電体層１４と同時に焼成してもよい。それ以外にも、下地層の形成方法としては、積層体１１の両端部にめっきする、または、積層体１１の両端部に塗布した熱硬化性樹脂を含む導電性樹脂を硬化させてもよい。
【００３７】
めっき層を構成する材料としては、Ｓｎ、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
【００３８】
めっき層は、複数の層から構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、半田バリア層として機能する。Ｓｎめっき層は、半田との濡れ性が良好である。
【００３９】
図７，８に示すように、本実施形態に係る電子部品１００に含まれる基板型の端子２０は、電気絶縁性を有する基板本体２１を含む。本実施形態においては、基板本体２１は、平面視にて矩形状の外形を有する。ただし、基板本体２１の外形は、矩形状に限られず、たとえば、楕円形状などでもよい。基板本体２１においては、角部および稜線部が面取りされていてもよい。
【００４０】
基板本体２１は、コンデンサ素子１０が実装される側の第１主面２１ａ、および、第１主面２１ａとは反対側の第２主面２１ｂ、および、第１主面２１ａと第２主面２１ｂとを結ぶ周面を有する。基板本体２１の周面は、互いに反対側に位置する１対の側面２１ｃ、および、１対の側面２１ｃ同士をそれぞれ結んで互いに反対側に位置する１対の端面２１ｄを含む。
【００４１】
図１〜３，７に示すように、基板型の端子２０は、第１主面２１ａに設けられ、コンデンサ素子１０の２つの外部電極１２と電気的に接続される２つの実装電極２２を含む。具体的には、１対の端面２１ｄを最短で結ぶ基板本体２１の長さ方向において互いに間隔を置いて２つの実装電極２２が配置されている。２つの実装電極２２の各々は、平面視にて、矩形状の外形を有し、基板本体２１の周面に対して離間している。基板本体２１の長さ方向において、２つの実装電極２２同士の最短距離はＬ22である。
【００４２】
図１〜３，８に示すように、基板型の端子２０は、第２主面２１ｂに設けられ、図示しない回路基板のランドと電気的に接続される２つの接続電極２３を含む。具体的には、基板本体２１の長さ方向において互いに間隔を置いて２つの接続電極２３が配置されている。２つの接続電極２３の各々は、平面視にて、矩形状の外形を有し、基板本体２１の周面に対して離間している。なお、第２主面２１ｂに、２つの接続電極２３が設けられていなくてもよい。この場合、２つの接続電極２３に代えて、コンデンサ素子１０の２つの外部電極１２、基板型の端子２０の２つの実装電極２２、または、後述する基板型の端子２０の２つの貫通電極２４と、回路基板のランドとが、電気的に接続されてもよい。
【００４３】
基板型の端子２０は、２つの実装電極２２と２つの接続電極２３とをそれぞれ電気的に接続する２つの貫通電極２４を含む。２つの実装電極２２、２つの接続電極２３および２つの貫通電極２４の各々は、Ｃｕなどの導電材料から構成されている。
【００４４】
基板本体２１の材料としては、エポキシ樹脂などの樹脂材料、または、アルミナなどのセラミックス材料を用いることができる。また、基板本体２１の材料には、無機材料もしくは有機材料からなるフィラーまたは織布が添加されていてもよい。本実施形態においては、基板本体２１は、ガラスの織布が添加されたエポキシ樹脂から形成されている。
【００４５】
図１〜３に示すように、電子部品１００においては、コンデンサ素子１０の２つの外部電極１２と、基板型の端子２０の２つの実装電極２２とが、導電膜３０によってそれぞれ電気的に接続されている。本実施形態においては、導電膜３０は、半田からなる。ただし、導電膜３０は、半田に限られず、導電性接着剤でもよい。
【００４６】
図１に示すように、基板型の端子２０の第１主面２１ａに直交する方向において、基板本体２１の厚さの寸法はＴ21である。図２に示すように、コンデンサ素子１０の長さ方向Ｌにおける基板型の端子２０の長さの寸法は、基板本体２１の長さの寸法Ｌ21である。
【００４７】
図２，３に示すように、２つの外部電極１２同士を最短で結ぶ方向(コンデンサ素子１０の長さ方向Ｌと平行な方向)に直交する方向かつ基板型の端子２０の第１主面２１ａに沿う方向(コンデンサ素子１０の幅方向Ｗと平行な方向)における、基板型の端子２０の幅の寸法は、基板本体２１の幅の寸法Ｗ21である。コンデンサ素子１０の幅方向Ｗと平行な方向における、２つの実装電極２２の各々の幅の寸法はＷ22である。
【００４８】
図１〜３に示すように、コンデンサ素子１０の長さ方向Ｌにおけるコンデンサ素子１０の長さの寸法はＬ10である。２つの外部電極１２同士を最短で結ぶ方向(コンデンサ素子１０の長さ方向Ｌと平行な方向)に直交する方向かつ基板型の端子２０の第１主面２１ａに沿う方向(コンデンサ素子１０の幅方向Ｗと平行な方向)における、コンデンサ素子１０の幅の寸法はＷ10である。コンデンサ素子１０の厚さ方向Ｔにおけるコンデンサ素子１０の厚さの寸法はＴ10である。
【００４９】
コンデンサ素子１０の厚さの寸法Ｔ10は、コンデンサ素子１０の幅の寸法Ｗ10より小さい。後述するように、コンデンサ素子１０の厚さの寸法Ｔ10が、コンデンサ素子１０の幅の寸法Ｗ10の８０％以下であることが好ましい。
【００５０】
本実施形態においては、基板型の端子２０の幅の寸法Ｗ21は、コンデンサ素子１０の幅の寸法Ｗ10より小さい。基板型の端子２０の長さの寸法Ｌ21は、コンデンサ素子１０の長さの寸法Ｌ10より小さい。よって、図２に示すように、基板型の端子２０の第１主面２１ａ側から見て、２つの外部電極１２の一部は、基板型の端子２０の外縁より外側に位置している。
【００５１】
本実施形態においては、コンデンサ素子１０の長さ方向Ｌにおける基板型の端子２０の両端部、および、コンデンサ素子１０の幅方向Ｗにおける基板型の端子２０の両側部の各々において、２つの外部電極１２の一部が基板型の端子２０の外縁より外側に位置している。
【００５２】
基板型の端子２０の第１主面２１ａに直交する方向において、２つの外部電極１２における基板型の端子２０側とは反対側の端から、基板型の端子２０におけるコンデンサ素子１０側とは反対側の端までの厚さの寸法はＴ0である。本実施形態においては、２つの外部電極１２の上端から２つの接続電極２３の下端までの厚さの寸法Ｔ0が、電子部品１００の厚さの寸法である。
【００５３】
基板型の端子２０の第１主面２１ａに直交する方向において、２つの外部電極１２における基板型の端子２０側とは反対側の端から、基板型の端子２０におけるコンデンサ素子１０側とは反対側の端までの厚さの寸法(電子部品１００の厚さの寸法)Ｔ0は、２つの外部電極１２同士を最短で結ぶ方向(コンデンサ素子１０の長さ方向Ｌと平行な方向)に直交する方向かつ基板型の端子２０の第１主面２１ａに沿う方向(コンデンサ素子１０の幅方向Ｗと平行な方向)における、コンデンサ素子１０の幅の寸法Ｗ10および基板型の端子２０の幅の寸法Ｗ21のうちの大きい方の寸法(電子部品１００の幅の寸法)以下である。
【００５４】
本実施形態においては、上記のように、基板型の端子２０の幅の寸法Ｗ21は、コンデンサ素子１０の幅の寸法Ｗ10より小さいため、電子部品１００の厚さの寸法Ｔ0は、電子部品１００の幅の寸法Ｗ10以下である。実装密度の向上および実装姿勢の安定化を両立するためには、基板型の端子２０の幅の寸法Ｗ21が、コンデンサ素子１０の幅の寸法Ｗ10より、０．０３ｍｍ以上０．０６ｍｍ以下の範囲で小さいことが好ましい。
【００５５】
本実施形態においては、図２に示すように、基板型の端子２０の長さの寸法Ｌ21は、積層体１１の有効領域１１ｅの長さの寸法Ｌ11eより大きい。基板型の端子２０の幅の寸法Ｗ21は、積層体１１の有効領域１１ｅの幅の寸法Ｗ11eより大きい。実装密度の向上および実装姿勢の安定化を両立するためには、基板型の端子２０の長さの寸法Ｌ21が、積層体１１の有効領域１１ｅの長さの寸法Ｌ11eより、０．０４ｍｍ以上０．０８ｍｍ以下の範囲で大きいことが好ましく、基板型の端子２０の幅の寸法Ｗ21が、積層体１１の有効領域１１ｅの幅の寸法Ｗ11eより、０．０４ｍｍ以上０．０８ｍｍ以下の範囲で大きいことが好ましい。
【００５６】
基板型の端子２０の第１主面２１ａに直交する方向に見て、積層体１１の有効領域１１ｅの全体は、基板型の端子２０と重なっている。基板型の端子２０の第１主面２１ａに直交する方向に見て、２つの実装電極２２の全体は、積層体１１の有効領域１１ｅと重なっている。
【００５７】
図１，５，６に示すように、基板型の端子２０の第１主面２１ａに直交する方向において、基板本体２１の厚さの寸法Ｔ21は、積層体１１にて基板型の端子２０と対向している第２主面１１２と有効領域１１ｅとの間に位置する部分の非有効領域１１ｎの厚さの寸法Ｔaより大きい。
【００５８】
図２に示すように、２つの実装電極２２同士の最短距離Ｌ22は、２つの外部電極１２同士の最短距離Ｌ12より小さい。
【００５９】
上記のように、本実施形態に係る電子部品１００は、電子部品１００の厚さの寸法Ｔ0が、電子部品１００の幅の寸法Ｗ10以下である。これにより、電子部品１００を回路基板に実装する際に、電子部品１００の姿勢を安定させることができる。
【００６０】
電子部品１００を回路基板に実装する際に、基板型の端子２０の２つの接続電極２３と回路基板のランドとを接合する半田が濡れ上がってコンデンサ素子１０に達し、コンデンサ素子１０の周面に半田フィレットを形成することがある。この場合、コンデンサ素子１０から回路基板にフィレットを通じて振動が伝播するため好ましくない。
【００６１】
本実施形態に係る電子部品１００においては、基板型の端子２０の第１主面２１ａ側から見て、２つの外部電極１２の一部が、基板型の端子２０の外縁より外側に位置している。
【００６２】
これにより、電子部品１００を回路基板に実装する際、電子部品１００の２つの接続電極２３と回路基板のランドとを接合する半田が濡れ上がった場合に、半田が、コンデンサ素子１０の第２主面１１２側に位置する部分の外部電極１２と接触した後、コンデンサ素子１０の周面に位置する部分の外部電極１２を濡れ上がるようにすることができる。その結果、コンデンサ素子１０の周面に形成される半田フィレットの高さを低くすることができる。半田フィレットの高さを低くすることにより、コンデンサ素子１０から回路基板への振動の伝播経路を小さくすることができるため、鳴きを低減することができる。また、半田フィレットの膨れ上がりも抑制でき、ひいては電子部品１００の実装スペースが増大することを抑制でき、実装密度を向上できる。
【００６３】
よって、本実施形態に係る電子部品１００は、鳴きを抑制しつつ安定した姿勢で電子部品を実装できる。
【００６４】
後述する実験例によっても確認されているが、本発明者らは、積層体１１にて第２主面１１２と有効領域１１ｅとの間に位置する部分の非有効領域１１ｎによる鳴き低減の効果より、基板型の端子２０の基板本体２１による鳴き低減の効果の方が大きいことを見い出した。
【００６５】
本実施形態に係る電子部品１００においては、基板型の端子２０の第１主面２１ａに直交する方向において、基板本体２１の厚さの寸法Ｔ21が、積層体１１にて基板型の端子２０と対向している第２主面１１２と有効領域１１ｅとの間に位置する部分の非有効領域１１ｎの厚さの寸法Ｔaより大きい。これにより、鳴きを効果的に低減しつつ、電子部品１００が厚くなることを抑制できる。
【００６６】
本実施形態に係る電子部品１００においては、基板型の端子２０の第１主面２１ａに直交する方向に見て、２つの実装電極２２の全体は、積層体１１の有効領域１１ｅと重なっている。これにより、基板型の端子２０の２つの実装電極２２とコンデンサ素子１０の２つの外部電極１２とを接合する半田が、コンデンサ素子１０の周面に位置する部分の外部電極１２を濡れ上がることを抑制することができる。
【００６７】
また、コンデンサ素子１０から発生した振動は、基板型の端子２０を伝播する際に減衰するため、２つの実装電極２２の全体が、積層体１１の有効領域１１ｅと重なっていることにより、コンデンサ素子１０から発生した振動の多くを基板型の端子２０に伝播させて減衰させ、回路基板に振動が伝播して発生する可聴音(鳴き)を低減することができる。
【００６８】
本実施形態に係る電子部品１００においては、２つの実装電極２２同士の最短距離Ｌ22は、２つの外部電極１２同士の最短距離Ｌ12より小さい。これにより、基板型の端子２０の２つの実装電極２２とコンデンサ素子１０の２つの外部電極１２とを接合する半田が、図１に示すように基板型の端子２０の長さ方向の中央側に引き寄せられ、この半田が第１端面１１３上および第２端面１１４上に位置する部分の外部電極１２を濡れ上がることを抑制することができる。
【００６９】
本実施形態に係る電子部品１００においては、２つの実装電極２２の各々は、平面視にて基板本体２１の周面に対して離間している。これにより、基板型の端子２０の２つの実装電極２２とコンデンサ素子１０の２つの外部電極１２とを接合する半田と、基板型の端子２０の２つの接続電極２３と回路基板のランドとを接合する半田とが、結合することを抑制できる。その結果、コンデンサ素子１０から発生した振動を基板型の端子２０に伝播させて減衰させ、回路基板に振動が伝播して発生する可聴音(鳴き)を低減することができる。
【００７０】
本実施形態に係る電子部品１００においては、基板型の端子２０の長さの寸法Ｌ21は、積層体１１の有効領域１１ｅの長さの寸法Ｌ11eより大きい。基板型の端子２０の幅の寸法Ｗ21は、積層体１１の有効領域１１ｅの幅の寸法Ｗ11eより大きい。基板型の端子２０の第１主面２１ａに直交する方向に見て、積層体１１の有効領域１１ｅの全体は、基板型の端子２０と重なっている。
【００７１】
これにより、コンデンサ素子１０から発生した振動の多くを基板型の端子２０に伝播させて減衰させ、回路基板に振動が伝播して発生する可聴音(鳴き)を低減することができる。
【００７２】
本実施形態に係る電子部品１００においては、コンデンサ素子１０の厚さの寸法Ｔ10は、コンデンサ素子１０の幅の寸法Ｗ10より小さい。コンデンサ素子１０の厚さの寸法Ｔ10は、コンデンサ素子１０の幅の寸法Ｗ10の８０％以下であることが好ましい。
【００７３】
これにより、コンデンサ素子１０の主面と側面とをコンデンサ素子１０の外見から容易に判別することができる。その結果、コンデンサ素子１０を基板型の端子２０に実装する際に、コンデンサ素子１０の向きを容易に揃えることができる。本実施形態においては、第２主面１１２が基板型の端子２０の第１主面２１ａに対向するように、コンデンサ素子１０の向きを容易に揃えることができる。
【００７４】
図３に示すように、２つの実装電極２２の各々にて一対の側面２２ｃの各々の少なくとも一部は、導電膜３０で覆われている。基板型の端子２０にコンデンサ素子１０を実装する際に、２つの実装電極２２の各々にて一対の側面２２ｃの各々の少なくとも一部を導電膜３０で覆うことにより、セルフアライメント効果によって基板型の端子２０に対するコンデンサ素子１０の位置ずれを抑制できる。その結果、回路基板に実装される電子部品１００の実装位置のばらつきを抑制できる。実装電極２２の一対の側面２２ｃの各々の少なくとも一部を導電膜３０で覆うためには、実装電極２２への導電膜３０の塗布面積を実装電極２２の上面の面積より広くすればよい。
【００７５】
本実施形態においては、基板本体２１の幅の寸法Ｗ21がコンデンサ素子１０の幅の寸法Ｗ10より小さいが、回路基板に実装される電子部品１００と隣の電子部品との間で電気的に短絡しないようにするために、基板本体２１の幅の寸法Ｗ21をコンデンサ素子１０の幅の寸法Ｗ10よりより大きくしてもよい。換言すれば、基板本体２１の第１主面２１ａに直交する方向から見て、基板本体２１の一対の側面２１ｃの間に、コンデンサ素子１０が位置していてもよい。この構成によれば、仮に、回路基板に実装された電子部品１００の位置がずれて、隣の電子部品に電子部品１００が接触した場合において、電気絶縁性を有する基板本体２１が隣の電子部品に接触し、コンデンサ素子１０が隣の電子部品に接触することを阻害できるため、回路基板上にて互いに隣り合う電子部品同士が電気的に短絡することを抑制できる。
【００７６】
以下、本実施形態の変形例に係る電子部品について図を参照して説明する。本実施形態の変形例に係る電子部品においては、コンデンサ素子の導電体層の積層方向が主に本実施形態に係る電子部品と異なるため、他の構成については説明を繰り返さない。
【００７７】
図９は、本実施形態の変形例に係る電子部品に含まれるコンデンサ素子の外観を示す斜視図である。図１０は、図９のコンデンサ素子をＸ−Ｘ線矢印方向から見た断面図である。図１１は、図９のコンデンサ素子をＸＩ−ＸＩ線矢印方向から見た断面図である。
【００７８】
図９〜１１に示すように、本実施形態の変形例に係るコンデンサ素子１０ａにおいては、誘電体層１３と導電体層１４との積層方向が、コンデンサ素子１０ａの長さ方向Ｌおよびコンデンサ素子１０ａの厚さ方向Ｔに対して直交している。すなわち、誘電体層１３と導電体層１４との積層方向は、コンデンサ素子１０ａの幅方向Ｗと平行である。
【００７９】
本実施形態の変形例においては、積層体１１の有効領域１１ｅは、複数の導電体層１４の中で最も第１側面１１５側に位置する第１導電体層１４ａから、複数の導電体層１４の中で最も第２側面１１６側に位置する第２導電体層１４ｂまでの範囲において、コンデンサ素子１０の幅方向Ｗに見て、全ての導電体層１４が互いに重なっている範囲である。
【００８０】
本実施形態の変形例に係る電子部品においても、本実施形態に係る電子部品１００と同様に、鳴きを抑制しつつ安定した姿勢で電子部品を実装できる。
【００８１】
以下、本発明の実施形態２に係る電子部品について図を参照して説明する。本発明の実施形態２に係る電子部品１００ａは、基板型の端子２０の基板本体２１に切欠が設けられている点のみ実施形態１に係る電子部品１００と異なるため、他の構成については説明を繰り返さない。
【００８２】
(実施形態２)
図１２は、本発明の実施形態２に係る電子部品の構成を示す正面図である。図１３は、図１２の電子部品を矢印ＸＩＩＩ方向から見た平面図である。図１４は、図１２の電子部品を矢印ＸＩＶ方向から見た側面図である。
【００８３】
図１２〜１４に示すように、本発明の実施形態２に係る電子部品１００ａが備える基板型の端子２０においては、基板本体２１の長さ方向における両端に、平面視にて半楕円状の切欠２１ｓが設けられている。ただし、切欠２１ｓの平面視における形状は、半楕円状に限られず、多角形状などでもよい。本実施形態においては、貫通電極２４は、切欠２１ｓの壁面上に設けられている。
【００８４】
切欠２１ｓを設けることにより、電子部品１００ａと回路基板のランドとを接合する半田を切欠２１ｓによって形成された空間に溜めることが可能となる。
【００８５】
これにより、電子部品１００ａを回路基板に実装する際、電子部品１００ａの２つの接続電極２３と回路基板のランドとを接合する半田が濡れ上がった場合に、半田が、コンデンサ素子１０の第２主面１１２側に位置する部分の外部電極１２と接触した後、コンデンサ素子１０の周面に位置する部分の外部電極１２を濡れ上がるようにすることができる。その結果、コンデンサ素子１０の周面に形成される半田フィレットの高さを低くすることができる。半田フィレットの高さを低くすることにより、コンデンサ素子１０から回路基板への振動の伝播経路を小さくすることができるため、鳴きを低減することができる。また、半田フィレットの膨れ上がりも抑制でき、ひいては電子部品１００ａの実装スペースが増大することを抑制できる。
【００８６】
本実施形態に係る電子部品１００ａにおいても、鳴きを抑制しつつ安定した姿勢で電子部品１００ａを実装できる。なお、本実施形態に係る電子部品１００ａが、実施形態１の変形例に係るコンデンサ素子１０ａを備えていてもよい。
【００８７】
以下、コンデンサ素子の積層体にて第２主面と有効領域との間に位置する部分の非有効領域による鳴き低減の効果と、基板型の端子の基板本体による鳴き低減の効果とを比較した実験例について説明する。
【００８８】
(実験例)
まず、下記の実験例における電子部品が実装された回路基板から生じる騒音の音圧の測定方法について説明する。図１５は、実験例における騒音の音圧の測定方法を示す概略図である。
【００８９】
図１５に示すように、騒音の音圧を実測するに際しては、電子部品実装体１００βを無響箱９００内に設置し、この状態において、回路基板１に実装された電子部品１００αのコンデンサ素子に、３．７Ｖの直流電圧と、１．５ｋＨｚ〜２０ｋＨｚの周波数帯における１．０Ｖｐｐの交流電圧を印加し、その際に発生する騒音の総音圧レベルを計測することで行なった。
【００９０】
なお、騒音の総音圧レベルの計測は、無響箱９００内において集音マイク９１０を電子部品実装体１００βに含まれるコンデンサ素子の３ｍｍ上方の位置に対向配置し、集音マイク９１０および集音計９２０よって電子部品実装体１００βから発せられる音を集音し、集音した音をＦＦＴ(Fast Fourier Transform)アナライザ９３０(株式会社小野測器製ＣＦ−５２２０)を用いて解析することで行なった。
【００９１】
さらに、下記の比較例および実施例に係る電子部品実装体における騒音の音圧の解析値は、後述する比較例１の電子部品実装体における騒音の音圧の解析値を基準としてその差を示している。
【００９２】
本実験例においては、比較例１，２および実施例１の３種類の電子部品実装体を作製した。まず、３種類の電子部品実装体に共通の条件(設計値)について説明する。
【００９３】
コンデンサ素子の幅方向Ｗにおける積層体の幅の寸法を０．６３ｍｍとした。また、コンデンサ素子の長さ方向Ｌにおける積層体の長さの寸法、有効領域の外形寸法、および、導電体層の積層方向の各々は、比較例１，２および実施例１の３種類の電子部品実装体の各々において同一に設定した。導電体層の積層方向は、コンデンサ素子の厚さ方向に平行にした。
【００９４】
比較例１，２に係る電子部品実装体は、基板型の端子を含んでいない。すなわち、コンデンサ素子が回路基板１に直接実装されている。
【００９５】
比較例１に係る電子部品実装体と、実施例１に係る電子部品実装体とは、同一の構成を有するコンデンサ素子を含んでいる。比較例１および実施例１に係る電子部品実装体の各々のコンデンサ素子においては、コンデンサ素子の厚さ方向Ｔにおける積層体の厚さの寸法を０．３２７ｍｍとし、積層体にて回路基板側の主面と有効領域との間に位置する部分の非有効領域の厚さの寸法を０．０３２ｍｍとした。
【００９６】
比較例２に係る電子部品実装体のコンデンサ素子においては、コンデンサ素子の厚さ方向Ｔにおける積層体の厚さの寸法を０．６５３ｍｍとし、積層体にて回路基板側の主面と有効領域との間に位置する部分の非有効領域の厚さの寸法を０．３３４ｍｍとした。
【００９７】
実施例１に係る電子部品実装体の基板型の端子においては、基板本体の厚さの寸法を０．１５ｍｍ、実装電極の厚さの寸法を０．０３５ｍｍ、接続電極の厚さの寸法を０．０３５ｍｍとした。
【００９８】
電子部品実装体から生じる騒音の音圧は、比較例１に対して、比較例２は−１２ｄＢ、実施例１は−２９ｄＢであった。実施例１に係る電子部品実装体の電子部品の厚さの寸法が、比較例２に係る電子部品実装体の電子部品の厚さの寸法より小さいにも関わらず、電子部品実装体から生じる騒音の音圧は、実施例１に係る電子部品実装体の方が比較例２に係る電子部品実装体より小さかった。
【００９９】
この結果から、積層体にて第２主面と有効領域との間に位置する部分の非有効領域による鳴き低減の効果より、基板型の端子の基板本体による鳴き低減の効果の方が大きいことが確認できた。
【０１００】
各種の寸法の測定においては、電子部品の研磨断面を光学顕微鏡にて、たとえば１０倍に拡大して観察し、研磨断面の中央を通る直線上における寸法を測定する。光学顕微鏡では明瞭に寸法を測定することが困難な場合には、光学顕微鏡に代えて走査型電子顕微鏡にて研磨断面を観察してもよい。
【０１０１】
たとえば、積層体１１にて第２主面１１２と有効領域１１ｅとの間に位置する部分の非有効領域１１ｎの厚さの寸法Ｔaを測定する際には、コンデンサ素子１０の断面を光学顕微鏡で観察した拡大像において、積層体１１の積層方向に延びてかつ積層体１１の中心を通る直線Ｌcを引き、直線Ｌc上における非有効領域１１ｎの厚さの寸法Ｔaを測定する。続けて、基板型の端子２０の基板本体２１の厚さの寸法Ｔ21を測定する場合、直線Ｌc上における基板本体２１の厚さの寸法Ｔ21を測定する。
【０１０２】
積層体１１の有効領域１１ｅは、上記と同様に光学顕微鏡により研磨断面を観察することにより確認することができる。または、積層体１１の有効領域１１ｅは、第１主面１１１側または第２主面１１２側から電子部品１００にＸ線を照射して撮像した透過像を観察することにより確認することができる。積層体１１の有効領域１１ｅの幅は、積層体１１の幅方向の一方側にて最も外側に位置する導電体層１４の一端から、積層体１１の幅方向の他方側にて最も外側に位置する導電体層１４の他端までの幅とする。
【０１０３】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０４】
１  回路基板、１０，１０ａ  コンデンサ素子、１１  積層体、１１ｅ  有効領域、１１ｎ  非有効領域、１２  外部電極、１３  誘電体層、１４  導電体層、１４ａ  第１導電体層、１４ｂ  第２導電体層、２０  基板型の端子、２１  基板本体、２１ａ，１１１  第１主面、２１ｂ，１１２  第２主面、２１ｃ，２２ｃ  １対の側面、２１ｄ  １対の端面、２１ｓ  切欠、２２  実装電極、２３  接続電極、２４  貫通電極、３０  導電膜、１００，１００ａ，１００α  電子部品、１００β  電子部品実装体、１１３  第１端面、１１４  第２端面、１１５  第１側面、１１６  第２側面、９１０  集音マイク、９２０  集音計、９３０  ＦＦＴアナライザ。
【図１】
2016072603.tif 000003
【図２】
2016072603.tif 000004
【図３】
2016072603.tif 000005
【図４】
2016072603.tif 000006
【図５】
2016072603.tif 000007
【図６】
2016072603.tif 000008
【図７】
2016072603.tif 000009
【図８】
2016072603.tif 000010
【図９】
2016072603.tif 000011
【図１０】
2016072603.tif 000012
【図１１】
2016072603.tif 000013
【図１２】
2016072603.tif 000014
【図１３】
2016072603.tif 000015
【図１４】
2016072603.tif 000016
【図１５】
2016072603.tif 000017