(57)【要約】【課題】電流センシング機能を有する半導体装置において、メイン電極とセンス電極の間に接続されている保護装置の検査試験を正確に実施することを可能にする技術を提供する。【解決手段】保護装置４０は、エミッタ電極２４とセンスエミッタ電極２６の間に直列に接続されている複数の保護素子４２，４４，４６を有する。保護装置４０はさらに、保護素子４２，４４，４６の間に接続されている検査用パッド４３，４５を有する。【選択図】図１
2016111289.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板のメイン領域に形成されている機能セル群に接続するメイン電極と、
前記半導体基板のセンス領域に形成されている機能セル群に接続するセンス電極と、
前記メイン電極と前記センス電極の間に接続されており、前記メイン電極と前記センス電極の間に過電圧が印加されたときに、前記メイン電極と前記センス電極の間を導通する保護装置と、を備え、
前記保護装置は、
前記メイン電極と前記センス電極の間に直列に接続されている複数の保護素子と、
前記保護素子間に接続されている検査用パッドと、を有する半導体装置。
【請求項２】
前記保護素子は、所定のクランプ電圧を保持するクランプ素子である、請求項１に記載の半導体装置。
【請求項３】
前記複数の保護素子は、第１保護素子と第２保護素子と第３保護素子を有し、
前記第１保護素子が、前記第２保護素子と前記メイン電極の間に接続されており、
前記第３保護素子が、前記第２保護素子と前記センス電極の間に接続されており、
前記検査用パッドは、第１検査用パッドと第２検査用パッドを有し、
前記第１検査用パッドが、前記第１保護素子と前記第２保護素子の間に接続されており、
前記第２検査用パッドが、前記第２保護素子と前記第３保護素子の間に接続されている、請求項１又は２に記載の半導体装置。
【請求項４】
前記第１保護素子、前記第２保護素子及び前記第３保護素子の各々は、
第１導電型の中心半導体領域と、
前記中心半導体領域を取り囲むとともに前記中心半導体領域に接する第２導電型の中間半導体領域と、
前記中間半導体領域を取り囲むとともに前記中間半導体領域に接する第１導電型の外側半導体領域と、を含む、請求項３に記載の半導体装置。
【請求項５】
前記保護装置は、
第１導電型の第１半導体領域と、
前記第１半導体領域を取り囲むとともに前記第１半導体領域に接する第２導電型の第２半導体領域と、
前記第２半導体領域を取り囲むとともに前記第２半導体領域に接する第１導電型の第３半導体領域と、
前記第３半導体領域を取り囲むとともに前記第３半導体領域に接する第２導電型の第４半導体領域と、
前記第４半導体領域を取り囲むとともに前記第４半導体領域に接する第１導電型の第５半導体領域と、
前記第５半導体領域を取り囲むとともに前記第５半導体領域に接する第２導電型の第６半導体領域と、
前記第６半導体領域を取り囲むとともに前記第６半導体領域に接する第１導電型の第７半導体領域と、を含み、
前記第３，第４，第５半導体領域の組合せが、前記第２保護素子を構成し、
前記第１，第２，第３半導体領域の組合せと前記第５，第６，第７半導体領域の組合せうちの一方の組合せが前記第１保護素子を構成し、他方の組合せが前記第３保護素子を構成する、請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、電流センシング機能を有する半導体装置に関する。
【背景技術】
【０００２】
特許文献１は、電流センシング機能を有する半導体装置を開示する。この半導体装置は、メイン領域とセンス領域に区画されている半導体基板を備える。メイン領域には複数のスイッチングセルが形成されており、センス領域にも複数のスイッチングセルが形成されている。メイン領域のスイッチングセルとセンス領域のスイッチングセルは共通形状である。メイン領域は、センス領域よりも圧倒的に大きな面積を有するように構成されている。センス領域には電流計が接続されており、センス領域を流れる電流が検出される。これにより、この半導体装置では、メイン領域とセンス領域の面積比に基づいて、センス領域を流れる電流からメイン領域を流れる電流を換算することが可能となる。
【０００３】
電流センシング機能を有する半導体装置では、センス領域の面積が小さいことから、センス領域のゲート容量が小さく、センス領域のＥＳＤ耐量が低いという問題がある。このため、特許文献１は、メイン領域のスイッチングセル群に接続するメイン電極とセンス領域のスイッチングセル群に接続するセンス電極の間に保護装置を接続する技術を開示する。保護装置は、メイン電極とセンス電極の間に過電圧が印加されたときに、メイン電極とセンス電極の間を導通し、センス電極からメイン電極に向けて電荷を放電することでセンス領域を保護する。
【０００４】
このような半導体装置では、製造後に保護装置の開放（オープン）及び短絡（ショート）の不良を検査する試験が必要である。この検査試験では、メイン電極とセンス電極の間に定電流を流したときのメイン電極とセンス電極の間の電圧が測定される。測定電圧が基準範囲内のときは、保護装置が良であると判定され、測定電圧が基準範囲内にないときは、保護装置が不良であると判定される。測定電圧が基準範囲を上回るときは、保護装置が開放していることを示し、測定電圧が基準範囲を下回るときは、保護装置が短絡していることを示す。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２０１１−１０３４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記したように、電流センシング機能を有する半導体装置では、半導体基板がメイン領域とセンス領域に区画されている。このため、この半導体基板には、メイン領域のｐ型半導体領域、センス領域のｐ型半導体領域、メイン領域とセンス領域の間に存在しているｎ型半導体領域で構成される寄生ダイオードが存在する。ｎ型半導体領域は、所謂ドリフト領域と称される高抵抗領域であり、その不純物濃度が薄い。したがって、この寄生ダイオードは、メイン電極とセンス電極の間に印加される電圧が比較的に低いときでも、ｎ型半導体領域が空乏化されるリーチスルー現象によって導通する。
【０００７】
このように、電流センシング機能を有する半導体装置では、メイン電極とセンス電極の間に保護装置と寄生ダイオードの並列回路が等価的に存在することとなる。このため、保護装置の検査試験を実施すると、低耐圧の寄生ダイオードが優先的に導通し、保護装置の検査を行うことが難しいという問題がある。例えば、保護装置が良好に製造されていても、寄生ダイオードが導通することで、検査結果が不良であると判定されてしまう。なお、寄生ダイオードはリーチスルー型のダイオードであり、この寄生ダイオードだけでは、メイン電極とセンス電極の間に過電圧が印加されたときに、センス領域を保護することはできない。より大電流を流すことができる保護装置をメイン電極とセンス電極の間に接続する必要性がある。
【０００８】
本明細書では、電流センシング機能を有する半導体装置において、メイン電極とセンス電極の間に接続されている保護装置の検査試験を正確に実施することを可能にする技術を提供する。
【課題を解決するための手段】
【０００９】
本明細書で開示される半導体装置の一実施形態は、半導体基板、メイン電極、センス電極及び保護装置を備える。メイン電極は、半導体基板のメイン領域に形成されている機能セル群に接続する。センス電極は、半導体基板のセンス領域に形成されている機能セル群に接続する。保護装置は、メイン電極とセンス電極の間に接続されており、メイン電極とセンス電極の間に過電圧が印加されたときに、メイン電極とセンス電極の間を導通する。保護装置は、メイン電極とセンス電極の間に直列に接続されている複数の保護素子を有する。保護装置はさらに、保護素子間に接続されている検査用パッドを有する。
【００１０】
上記したように、従来の半導体装置では、メイン電極とセンス電極の間に定電流を流すことで、保護装置の全体を一括で検査する。一方、上記実施形態の半導体装置では、検査用パッドを利用することで、保護装置に含まれる保護素子を個別に検査することができる。これにより、上記実施形態の半導体装置では、寄生ダイオードが並列に接続された状態を回避しながら、保護装置に含まれる保護素子を個別に検査することができる。複数の保護素子の全てが良のときに、保護装置の全体が良であると判定することで、保護装置の検査を正確に行うことができる。
【図面の簡単な説明】
【００１１】
【図１】半導体基板の要部断面図を模式的に示すとともに、半導体装置の構成を示す。
【図２】層間絶縁膜及びパッシベーション膜を除いた状態で、保護装置に含まれる第１保護素子、第２保護素子及び第３保護素子の斜視図を模式的に示す。
【図３】層間絶縁膜及びパッシベーション膜を除いた状態で、保護装置に含まれる第１保護素子、第２保護素子及び第３保護素子の平面図を模式的に示す。
【図４】図３のIV-IV線に対応する保護装置の要部断面図を模式的に示す。
【図５】検査試験のフローチャートを示す。
【図６】保護装置に含まれる保護素子が２個の場合の等価回路図を示す。
【図７】層間絶縁膜及びパッシベーション膜を除いた状態で、変形例の保護装置に含まれる第１保護素子、第２保護素子及び第３保護素子の斜視図を模式的に示す。
【図８】層間絶縁膜及びパッシベーション膜を除いた状態で、変形例の保護装置に含まれる第１保護素子、第２保護素子及び第３保護素子の平面図を模式的に示す。
【図９】図８のIX-IX線に対応する保護装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【００１２】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１３】
本明細書で開示する半導体装置の一実施形態は、半導体基板、メイン電極、センス電極及び保護装置を備える。メイン電極は、半導体基板のメイン領域に形成されている機能セル群に接続する。センス電極は、半導体基板のセンス領域に形成されている機能セル群に接続する。機能セルは、特定機能を発揮するための基本構成を含む半導体構造である。例えば、機能セルは、電流の導通状態と非導通状態を切換えるための基本構成を含むスイッチングセルであってもよい。スイッチングセルの一例には、ＩＧＢＴセル、ＭＯＳＦＥＴセルが挙げられる。半導体基板の占有面積については、メイン領域がセンス領域よりも大きいのが望ましい。保護装置は、メイン電極とセンス電極の間に接続されており、メイン電極とセンス電極の間に過電圧が印加されたときに、メイン電極とセンス電極の間を導通する。保護装置は、半導体基板と一体で形成されていてもよく、半導体基板と別体で形成されていてもよい。例えば、保護装置が半導体基板と一体で形成されている場合、保護装置は、半導体基板を被覆する層間絶縁膜内に形成されていてもよい。保護装置は、メイン電極とセンス電極の間に直列に接続されている複数の保護素子を有する。保護装置はさらに、保護素子間に接続されている検査用パッドを有する。
【００１４】
保護素子が、所定のクランプ電圧を保持するクランプ素子であってもよい。例えば、保護素子は、少なくとも相互に逆方向に接続されている一対のダイオードを含んでいてもよい。保護素子は、このような一対のダイオードの複数個が直列に接続されていてもよい。
【００１５】
複数の保護素子が、少なくとも３個の保護素子、即ち、第１保護素子、第２保護素子及び第３保護素子を有していてもよい。第１保護素子は、第２保護素子とメイン電極の間に接続されている。第３保護素子は、第２保護素子とセンス電極の間に接続されている。この場合、検査用パッドは、第１検査用パッドと第２検査用パッドを有していてもよい。第１検査用パッドは、第１保護素子と第２保護素子の間に接続されている。第２検査用パッドは、第２保護素子と第３保護素子の間に接続されている。第１保護素子とメイン電極の間には、追加の保護素子が接続されていてもよい。第３保護素子とセンス電極の間には、追加の保護素子が接続されていてもよい。また、必要に応じて、これらの追加の保護素子を個別に検査するための追加の検査用パッドが設けられていてもよい。
【００１６】
少なくとも３個の保護素子を有する保護装置では、第１保護素子、第２保護素子及び第３保護素子の各々が、第１導電型の中心半導体領域、第２導電型の中間半導体領域及び第１導電型の外側半導体領域を含んでいてもよい。中間半導体領域は、中心半導体領域を取り囲むとともに中心半導体領域に接する。外側半導体領域は、中間半導体領域を取り囲むとともに中間半導体領域に接する。この場合、第１保護素子、第２保護素子及び第３保護素子の各々が、相互に逆方向に接続されている一対のダイオードを含む。なお、メイン電極は、第１保護素子の中心半導体領域又は外側半導体領域のいずれに接続されてもよい。センス電極は、第３保護素子の中心半導体領域又は外側半導体領域のいずれに接続されてもよい。
【００１７】
少なくとも３個の保護素子を有する保護装置は、第１導電型の第１半導体領域、第２導電型の第２半導体領域、第１導電型の第３半導体領域、第２導電型の第４半導体領域、第１導電型の第５半導体領域、第２導電型の第６半導体領域及び第１導電型の第７半導体領域を含んでいてもよい。第２半導体領域は、第１半導体領域を取り囲むとともに第１半導体領域に接する。第３半導体領域は、第２半導体領域を取り囲むとともに第２半導体領域に接する。第４半導体領域は、第３半導体領域を取り囲むとともに第３半導体領域に接する。第５半導体領域は、第４半導体領域を取り囲むとともに第４半導体領域に接する。第６半導体領域は、第５半導体領域を取り囲むとともに第５半導体領域に接する。第７半導体領域は、第６半導体領域を取り囲むとともに第６半導体領域に接する。この場合、第３，第４，第５半導体領域の組合せが第２保護素子を構成する。第１，第２，第３半導体領域の組合せが第１保護素子を構成し、第５，第６，第７半導体領域の組合せが第３保護素子を構成してもよい。あるいは、第１，第２，第３半導体領域の組合せが第３保護素子を構成し、第５，第６，第７半導体領域の組合せが第１保護素子を構成してもよい。
【実施例１】
【００１８】
図１に示されるように、半導体装置１は、シリコン単結晶の半導体基板１０、半導体基板１０の裏面を被覆するコレクタ電極２２、半導体基板１０の表面の一部を被覆するエミッタ電極２４、半導体基板１０の表面の他の一部を被覆するセンスエミッタ電極２６、及び、半導体基板１０の表層部に設けられている複数のトレンチゲート３０を備える。ここで、エミッタ電極２４は、特許請求の範囲に記載のメイン電極の一例である。センスエミッタ電極２６は、特許請求の範囲に記載のセンス電極の一例である。
【００１９】
半導体基板１０は、ｐ+型のコレクタ領域１１、ｎ＋型のバッファ領域１２、ｎ−型のドリフト領域１３、ｐ型のボディ領域１４、複数のｎ＋型のエミッタ領域１５及び複数のｐ＋型のボディコンタクト領域１６を有する。コレクタ領域１１は、半導体基板１０の裏層部に形成されており、コレクタ電極２２にオーミック接触する。バッファ領域１２は、半導体基板１０の裏層部に形成されており、コレクタ領域１１とドリフト領域１３の間に配置されている。ドリフト領域１３は、バッファ領域１２とボディ領域１４の間に配置されている。ボディ領域１４は、半導体基板１０の表層部に形成されており、ドリフト領域１３とエミッタ領域１５の間に配置されている。エミッタ領域１５は、半導体基板１０の表層部に形成されており、エミッタ電極２４又はセンスエミッタ電極２６にオーミック接触する。ボディコンタクト領域１６は、半導体基板１０の表層部に形成されており、エミッタ電極２４又はセンスエミッタ電極２６にオーミック接触する。
【００２０】
トレンチゲート３０は、半導体基板１０の表面からボディ領域１４を貫通してドリフト領域１３に達する。トレンチゲート３０は、ゲート電極３２とゲート絶縁膜３４を有する。ゲート絶縁膜３４は、ゲート電極３２を被覆する。ボディ領域１４及びエミッタ領域１５は、トレンチゲート３０の側面に接する。ゲート電極３２にオン電圧が印加されたときに、トレンチゲート３０の側面に接するボディ領域１４の一部にチャネルが形成され、エミッタ領域１５とドリフト領域１３がそのチャネルを介して接続される。
【００２１】
エミッタ電極２４とセンスエミッタ電極２６は、絶縁分離されている。これにより、半導体基板１０では、エミッタ電極２４が設けられている範囲がメイン領域２として区画され、センスエミッタ電極２６が設けられている範囲がセンス領域３として区画される。メイン領域２とセンス領域３の間が分離領域であり、その分離領域にはエミッタ領域１５及びボディコンタクト領域１６が形成されていない。半導体基板１０を平面視すると、メイン領域２がセンス領域３を囲むように配置されており、メイン領域２が半導体基板１０の大部分を占めるように構成される。
【００２２】
上記したように、半導体基板１０のメイン領域２とセンス領域３の各々は、基本構成が共通の半導体構造が形成されている。この半導体構造は、電流の導通状態と非導通状態を切換えるための基本構成であり、スイッチングセルと称される。この例では、メイン領域２とセンス領域の各々にＩＧＢＴセルが形成されている。エミッタ電極２４はメイン領域２に形成されているＩＧＢＴセル群に接続し、センスエミッタ電極２６はセンス領域３に形成されているＩＧＢＴセル群に接続する。半導体装置１を流れる電流は、メイン領域２とセンス領域３の面積比に基づいて分流して流れ、メイン領域２を流れる電流をメイン電流といい、センス領域３を流れる電流をセンス電流という。
【００２３】
エミッタ電極２４には、エミッタパッド２４ａが形成されている。エミッタパッド２４ａは、図示省略の負荷（例えば、モータ等）に接続されている。センスエミッタ電極２６には、センスパッド２６ａが形成されている。センスパッド２６ａは図示省略の電流計に接続されており、その電流計がセンス電流を測定する。半導体装置１では、メイン領域２とセンス領域３の面積比に基づいて、測定されたセンス電流からメイン電流が換算される。
【００２４】
半導体装置１はさらに、エミッタ電極２４とセンスエミッタ電極２６の間に接続されている保護装置４０を備える。保護装置４０は、エミッタ電極２４とセンスエミッタ電極２６の間に過電圧が印加されたときに、エミッタ電極２４とセンスエミッタ電極２６の間を導通し、センスエミッタ電極２６からエミッタ電極２４に向けて電荷を放電することでセンス領域３を保護する。
【００２５】
保護装置４０は、第１保護素子４２、第２保護素子４４及び第３保護素子４６を有する。第１保護素子４２、第２保護素子４４及び第３保護素子４６は、エミッタ電極２４とセンスエミッタ電極２６の間において、直列に接続されている。第１保護素子４２、第２保護素子４４及び第３保護素子４６の各々は、相互に逆向きに接続されている一対のダイオードを含む。この例では、第１保護素子４２、第２保護素子４４及び第３保護素子４６の各々は、バックトゥバックダイオードとして構成されており、エミッタ電極２４とセンスエミッタ電極２６の間に過電圧が印加されたときに、所定のクランプ電圧を保持する。この例では、保護装置４０が３つの保護素子４２，４４，４６を有するので、保護装置４０は、エミッタ電極２４とセンスエミッタ電極２６の間に過電圧が印加されたときに、保護素子４２，４４，４６の各々のクランプ電圧の合計を保持する。保護装置４０に含まれる保護素子の個数は、適宜設計される。
【００２６】
図２〜図４に示されるように、保護装置４０は、半導体基板１０の表面を被膜する層間絶縁膜９２内に形成されている。保護装置４０が形成される位置は、例えば、メイン領域２とセンス領域３の間の分離領域に対応する層間絶縁膜９２内に形成されてもよい。
【００２７】
第１保護素子４２、第２保護素子４４及び第３保護素子４６の各々は、共通形状で形成されている。第１保護素子４２、第２保護素子４４及び第３保護素子４６の各々は、ｎ型の中心半導体領域５２，６２，７２、ｐ型の中間半導体領域５４，６４，７４及びｎ型の外側半導体領域５６，６６，７６を有する。これらの半導体領域は、高濃度の不純物をポリシリコンにドープすることで形成されている。
【００２８】
中間半導体領域５４，６４，７４は、中心半導体領域５２，６２，７２を取り囲むとともに中心半導体領域５２，６２，７２に接する。外側半導体領域５６，６６，７６は、中間半導体領域５４，６４，７４を取り囲むとともに中間半導体領域５４，６４，７４に接する。中間半導体領域５４，６４，７４は、中心半導体領域５２，６２，７２と外側半導体領域５６，６６，７６を分離する。これにより、中心半導体領域５２，６２，７２と中間半導体領域５４，６４，７４のｐｎ接合で１つのツェナーダイオードが構成され、中間半導体領域５４，６４，７４と外側半導体領域５６，６６，７６のｐｎ接合で１つのツェナーダイオードが構成される。
【００２９】
第１保護素子４２の外側半導体領域５６は、層間絶縁膜９２内を伸びるアルミニウム配線を介してエミッタ電極２４に電気的に接続する。第１保護素子４２の中心半導体領域５２は、層間絶縁膜９２内を伸びるアルミニウム配線を介して第２保護素子４４の外側半導体領域６６に電気的に接続する。第２保護素子４４の中心半導体領域６２は、層間絶縁膜９２内を伸びるアルミニウム配線を介して第３保護素子４６の外側半導体領域７６に電気的に接続する。第３保護素子４６の中心半導体領域７２は、層間絶縁膜９２内を伸びるアルミニウム配線を介してセンスエミッタ電極２６に電気的に接続する。
【００３０】
図３及び図４に示されるように、第１保護素子４２の中心半導体領域５２と第２保護素子４４の外側半導体領域６６を接続するアルミニウム配線の一部が、パッシベーション膜９４に形成された開口を介して外部に露出し、第１検査用パッド４３となる。第２保護素子４４の中心半導体領域６２と第３保護素子４６の外側半導体領域７６を接続するアルミニウム配線の一部が、パッシベーション膜９４に形成された開口を介して外部に露出し、第２検査用パッド４５となる。
【００３１】
次に、半導体装置１を製造した後に行う保護装置４０の検査試験について説明する。この検査試験は、保護装置の開放（オープン）及び短絡（ショート）の不良を検査する。図５に示されるように、検査試験では、保護装置４０に含まれる保護素子４２，４４，４６を個別に検査する。
【００３２】
まず、ステップ１０１に示されるように、第１保護素子４２を検査する。ステップ１０１では、エミッタパッド２４ａと第１検査用パッド４３の間に定電流（例えば、１００μＡ）を流し、エミッタパッド２４ａと第１検査用パッド４３の間の電圧を測定する。測定電圧が基準範囲内にないときは、保護装置４０が不良であると判定される。例えば、第１保護素子４２のクランプ電圧は約１０Ｖである。このため、基準範囲は、７〜１３Ｖに設定される。測定電圧が基準範囲を上回るときは、第１保護素子４２が開放していることを示し、測定電圧が基準範囲を下回るときは、第１保護素子４２が短絡していることを示す。測定電圧が基準範囲内にあるときは、第１保護素子４２が良であると判定され、ステップ１０２に進む。
【００３３】
ステップ１０２は、第２保護素子４４を検査する。ステップ１０２では、第１検査用パッド４３と第２検査用パッド４５の間に定電流（例えば、１００μＡ）を流し、第１検査用パッド４３と第２検査用パッド４５の間の電圧を測定する。測定電圧が基準範囲内にないときは、保護装置４０が不良であると判定される。例えば、第２保護素子４４のクランプ電圧は約１０Ｖである。このため、基準範囲は、７〜１３Ｖに設定される。測定電圧が基準範囲を上回るときは、第２保護素子４４が開放していることを示し、測定電圧が基準範囲を下回るときは、第２保護素子４４が短絡していることを示す。測定電圧が基準範囲内にあるときは、第２保護素子４４が良であると判定され、ステップ１０３に進む。
【００３４】
ステップ１０３は、第３保護素子４６を検査する。ステップ１０３では、第２検査用パッド４５とセンスパッド２６ａの間に定電流（例えば、１００μＡ）を流し、第２検査用パッド４５とセンスパッド２６ａの間の電圧を測定する。測定電圧が基準範囲内にないときは、保護装置４０が不良であると判定される。例えば、第３保護素子４６のクランプ電圧は約１０Ｖである。このため、基準範囲は、７〜１３Ｖに設定される。測定電圧が基準範囲を上回るときは、第３保護素子４６が開放していることを示し、測定電圧が基準範囲を下回るときは、第３保護素子４６が短絡していることを示す。測定電圧が基準範囲内にあるときは、第３保護素子４６が良であると判定される。このように、第１保護素子４２、第２保護素子４４及び第３保護素子４６の全てが良であるとき、保護装置４０が良であると判定される。
【００３５】
図１に示されるように、半導体基板１０の分離領域には、メイン領域２のｐ型のボディ領域１４、センス領域３のｐ型のボディ領域１４、及び、ｎ型のドリフト領域１３で構成される寄生ダイオード２５が存在している。ｎ型のドリフト領域１３は、高抵抗領域であり、その不純物濃度が薄い。このため、この寄生ダイオード２５は、エミッタ電極２４とセンスエミッタ電極２６の間に印加される電圧が比較的に低いときでも、ｎ型のドリフト領域１３が空乏化されるリーチスルー現象によって導通する。
【００３６】
例えば、保護装置４０の全体を一括で検査するために、エミッタパッド２４ａとセンスパッド２６ａの間に定電流を流すと、保護装置４０に対して寄生ダイオード２５が並列に接続されているので、低耐圧の寄生ダイオード２５が優先的に導通する。例えば、保護装置４０が良好に製造されていても、寄生ダイオード２５が導通することで、検査結果が不良であると判定されてしまう。
【００３７】
一方、本実施例の検査試験では、検査用パッド４３，４５を利用することで、保護装置４０に含まれる保護素子４２，４４，４６を個別に検査することができる。これにより、本実施例の検査試験では、寄生ダイオード２５が並列に接続された状態を回避しながら、保護装置４０に含まれる保護素子４２，４４，４６を個別に検査することができる。これにより、本実施例の検査試験では、寄生ダイオード２５の影響を受けずに、保護装置４０を正確に検査することができる。
【００３８】
また、本実施例で開示される技術は、保護装置４０に含まれる保護素子が少なくとも３個以上であるときに特に有用である。図６に、保護装置４０が第１保護素子１４２と第２保護素子１４４の２個で構成される場合を例示する。第１保護素子１４２を検査するときに、第１保護素子１４２が正常であれば、測定電圧は第１保護素子１４２のクランプ電圧となる。第１保護素子１４２を検査するときに、第１保護素子１４２が開放していると、図６の矢印に示されるように、定電流が第２保護素子１４４と寄生ダイオード２５を介して流れることがある。このときの測定電圧は、第２保護素子１４４のクランプ電圧と寄生ダイオード２５の電圧降下の合計となる。即ち、第１保護素子１４２が正常な場合と開放不良の場合の測定電圧の差は、寄生ダイオード２５の電圧降下分である。寄生ダイオード２５の電圧降下は小さいので、この測定電圧差を識別するには、基準範囲に十分なマージンを設けることが難しい。
【００３９】
一方、本実施例のように、保護装置４０が３個以上の保護素子４２，４４，４６を有していると、そのうちの１つの保護素子を検査するときに、その保護素子が開放不良であると、定電流の迂回経路には２つの保護素子が存在するので、測定電圧は、２つの保護素子のクランプ電圧と寄生ダイオード２５の電圧降下分となる。このように、正常な場合と開放不良の場合の測定電圧の差が大きいので、基準範囲に十分なマージンを設けることができ、正確な判定を行うことができる。
【００４０】
（保護装置４０の変形例）
図７〜図９に示されるように、変形例の保護装置４０も、半導体基板１０の表面を被膜する層間絶縁膜９２内に形成されている。変形例の保護装置４０が形成される位置は、例えば、メイン領域２とセンス領域３の間の分離領域に対応する層間絶縁膜９２内に形成されてもよい。
【００４１】
変形例の保護装置４０は、ｎ型の第１半導体領域８１、ｐ型の第２半導体領域８２、ｎ型の第３半導体領域８３、ｐ型の第４半導体領域８４、ｎ型の第５半導体領域８５、ｐ型の第６半導体領域８６、ｎ型の第７半導体領域を有する。これらの半導体領域は、高濃度な不純物をポリシリコンにドープすることで形成されている。
【００４２】
第２半導体領域８２は、第１半導体領域８１を取り囲むとともに第１半導体領域８１に接する。第３半導体領域８３は、第２半導体領域８２を取り囲むとともに第２半導体領域８２に接する。第４半導体領域８４は、第３半導体領域８３を取り囲むとともに第３半導体領域８３に接する。第５半導体領域８５は、第４半導体領域８４を取り囲むとともに第４半導体領域８４に接する。第６半導体領域８６は、第５半導体領域８５を取り囲むとともに第５半導体領域８５に接する。第７半導体領域８７は、第６半導体領域８６を取り囲むとともに第６半導体領域８６に接する。
【００４３】
第１半導体領域８１、第２半導体領域８２及び第３半導体領域８３は、バックトゥバックダイオードである第１保護素子４２を構成する。第３半導体領域８３、第４半導体領域８４及び第５半導体領域８５は、バックトゥバックダイオードである第２保護素子４４を構成する。第５半導体領域８５、第６半導体領域８６及び第７半導体領域８７は、バックトゥバックダイオードである第３保護素子４６を構成する。
【００４４】
第１半導体領域８１は、層間絶縁膜９２内を伸びるアルミニウム配線を介してエミッタ電極２４に電気的に接続する。第３半導体領域８３は、層間絶縁膜９２内を伸びるアルミニウム配線に電気的に接続されており、そのアルミニウム配線の一部が、パッシベーション膜９４に形成された開口を介して外部に露出し、第１検査用パッド４３となる。第５半導体領域８５は、層間絶縁膜９２内を伸びるアルミニウム配線に電気的に接続されており、そのアルミニウム配線の一部が、パッシベーション膜９４に形成された開口を介して外部に露出し、第２検査用パッド４５となる。第７半導体領域８７は、層間絶縁膜９２内を伸びるアルミニウム配線を介してセンスエミッタ電極２６に電気的に接続する。
【００４５】
変形例の保護装置４０は、図２の例に比して、より少ない面積で形成することができる。このため、変形例の保護装置４０は、半導体装置１の小型化に有利な構造である。
【００４６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４７】
１：半導体装置
２：メイン領域
３：センス領域
１０：半導体基板
２２：コレクタ電極
２４：エミッタ電極
２４ａ：エミッタパッド
２５：寄生ダイオード
２６：センスエミッタ電極
２６ａ：センスパッド
４０：保護装置
４２：第１保護素子
４３：第１検査用パッド
４４：第２保護素子
４５：第２検査用パッド
４６：第３保護素子
【図１】
2016111289.tif 000003
【図２】
2016111289.tif 000004
【図４】
2016111289.tif 000005
【図５】
2016111289.tif 000006
【図６】
2016111289.tif 000007
【図７】
2016111289.tif 000008
【図９】
2016111289.tif 000009
【図３】
2016111289.tif 000010
【図８】
2016111289.tif 000011