(57)【要約】      （修正有）【課題】電力半導体スイッチのスイッチングの挙動を向上させるための制御回路の損失発生を低減する。【解決手段】電力半導体スイッチＱ１〜Ｑ４をオンに切り替える制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力と、電力半導体スイッチをスイッチオンするため、電力半導体スイッチの制御入力に可変レベルで電流を供給するように構成された可変電流源１０２、１０４とを備える。制御回路が、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に応答して、閉制御ループ内で可変電流源を制御するように構成されている。【選択図】図３
2016174354.tif 000002
【特許請求の範囲】
【請求項１】
電力半導体スイッチをオンに切り替える制御回路であって、
前記電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力、
前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号に基づいて、前記電力半導体スイッチのスイッチオン動作の過程で２つ以上の相を検出することと、前記電力半導体スイッチが前記２つ以上の相のいずれを現在通っているかを示す相検出信号を生成することとを行うように構成された相検出回路、及び
前記電力半導体スイッチをスイッチオンするため、前記相検出信号に応答して、前記電力半導体スイッチの制御入力に可変電流強度で電流を供給するように構成された可変電流源、
を備え、
前記制御回路が、前記電力半導体スイッチの前記スイッチオン挙動を特徴付ける前記信号に応答して、閉制御ループ内で前記可変電流源を制御するように構成されている、
電力半導体スイッチをオンに切り替える制御回路。
【請求項２】
前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号が、前記電力半導体スイッチの前記制御入力に現れる制御入力電圧である、
請求項１の制御回路。
【請求項３】
前記相検出回路が、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号の特徴に基づいて、スイッチオン動作の前記過程で前記２つ以上の相を識別する、
請求項１または請求項２の制御回路。
【請求項４】
前記相検出回路が、１つまたは複数の比較器を含み、
前記１つまたは前記複数の比較器の各々が、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号と１つ以上の基準信号の１つとを比較するように構成され、及び、
前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号がそれぞれの基準信号を上回ると、前記相検出回路が、前記電力半導体スイッチのスイッチオン動作の前記過程で、１つまたは複数の前記相の間の遷移を検出する、
請求項１から請求項３のいずれか一項の制御回路。
【請求項５】
前記相検出回路が、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号におけるピークの時点を識別するように構成されたピークタイミング検出回路を備え、及び、
前記相検出回路が、前記電力半導体スイッチの前記スイッチオン挙動を特徴付ける前記信号が前記ピークに達すると、２相間の遷移を検出するように構成されている、
請求項２から請求項４のいずれか一項の制御回路。
【請求項６】
前記相検出回路が、前記電力半導体スイッチの前記スイッチオン動作の前記過程で、少なくとも４つの相を検出するように構成されている、
請求項１から請求項４のいずれか一項の制御回路。
【請求項７】
前記可変電流源が、複数の並列駆動段を備える、
請求項１から請求項６のいずれか一項の制御回路。
【請求項８】
前記複数の駆動段の各々が、特定の倍数で所定の入力電流を増幅するように構成されている、
請求項７の制御回路。
【請求項９】
前記制御回路が、より高い電圧レベルをとる領域と、より低い電圧レベルをとる領域とを備え、及び、
前記入力電流が、前記より低い電圧レベルをとる領域における電流源により供給され、及び、
前記所定の入力電流が、前記より高い電圧レベルをとる領域内に、追加的なレベルシフタを使用せずに供給される、
請求項１から請求項８のいずれか一項の制御回路。
【請求項１０】
前記駆動段が、電流ミラー回路を備える、
請求項７から請求項９のいずれか一項の制御回路。
【請求項１１】
前記電力半導体スイッチの前記制御入力に供給される前記電流が、前記電力半導体スイッチの前記スイッチオン動作の前記過程における第１の相で、第１のレベルをもち、
前記電流が、前記電力半導体スイッチの前記スイッチオン動作の前記過程における第２の相の過程で、第２のレベルをもち、
前記電流が、前記電力半導体スイッチの前記スイッチオン動作の前記過程における第３の相において、第３のレベルをもち、
前記第３のレベルが、前記第１のレベルより小さく、かつ、前記第２のレベルよりより大きい、
請求項１から請求項１０のいずれか一項の制御回路。
【請求項１２】
前記相検出回路が、１つまたは複数の比較器により出力される内部信号を、前記制御回路内の高電圧レベルから前記制御回路内の低電圧レベルに変換するように構成されている、１つまたは複数のレベルシフタを備える、
請求項１から請求項１１のいずれか一項の制御回路。
【請求項１３】
前記電力半導体スイッチのスイッチオン動作の前記過程における前記２つ以上の相が、前記電力半導体スイッチの前記制御入力に現れる制御入力電圧に基づいて、及び、前記電力半導体スイッチの前記電力端子間に現れる電圧にさらに基づいて、検出される、
請求項１から請求項１２のいずれか一項の制御回路。
【請求項１４】
前記制御回路の相互コンダクタンスが、前記電力半導体スイッチの前記スイッチオン動作の前記過程で変更される、
請求項１から請求項１３のいずれか一項の制御回路。
【請求項１５】
電力半導体スイッチをスイッチオンする方法であって、
前記電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信することと、
前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号における２つ以上の相を検出することと、
前記電力半導体スイッチをスイッチオンするため、前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号に基づいて、閉制御ループ内で前記電力半導体スイッチの制御入力への電流を制御すること、
を含み、
前記電力半導体スイッチの前記制御入力への前記電流を制御することが、
前記電力半導体スイッチのスイッチオン挙動を特徴付ける前記信号における２つ以上の相を検出したことに応答して、前記電流を変化させること、を含む、
電力半導体スイッチをスイッチオンする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電力半導体スイッチ（例えば、ＩＧＢＴなど）のスイッチングの挙動を向上させるため、従来技術の制御回路は、外部抵抗を使用する。スイッチオン動作中、その外部抵抗が電力半導体スイッチの制御端子に接続され、その結果、電力半導体スイッチをスイッチオンするため、スイッチオン電流が制御入力に流れ込み得る。いくつかの例において、外部抵抗は、８Ω以上の抵抗値をもち得、このことが、特定の状況で特定の損失を発生させ得る。
【発明の概要】
【０００２】
第１の概括的な態様において、電力半導体スイッチをオンに切り替える制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力と、半導体スイッチをスイッチオンするため、電力半導体スイッチの制御入力に可変レベルで電流を供給するように構成された可変電流源とを備え、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に応答して、制御回路が、閉制御ループ内で可変電流源を制御するように構成されている。
【０００３】
第１の態様に従った第２の態様において、制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づいて電力半導体スイッチのスイッチオン動作の過程で２つ以上の相を検出することと、相信号を生成することとを行うように構成された相検出回路をさらに備え、相信号は、電力半導体スイッチが２つ以上の相のいずれを現在通っているか示し、可変電流源は、電力半導体スイッチをスイッチオンするため、相信号に応答して、電力半導体スイッチの制御入力に可変電流強度で電流を供給するように構成されている。
【０００４】
第３の概括的な態様において、電力半導体スイッチをオンに切り替える制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信するように構成された入力、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づいて電力半導体スイッチのスイッチオン動作の過程で２つ以上の相を検出することと、電力半導体スイッチが２つ以上の相のいずれを現在通っているか示す相信号を生成することとを行うように構成された相検出回路、及び、電力半導体スイッチをスイッチオンするため、相信号に応答して、電力半導体スイッチの制御入力に可変電流強度で電流を供給するように構成された可変電流源とを備える。
【０００５】
可変電流源の使用は、制御回路が可変相互コンダクタンスをもつことを可能にする。これは、（例えば、スイッチオン動作中の損失を減らすため）回路の様々なパラメータを最適化するのに役立ち得る。同じことが、閉制御ループ内の可変電流源の制御に当てはまる。さらに、いくつかの例において、可変電流源は、外部抵抗をもつ回路より、製造に起因した変動及び温度変動に関連する高い安定性をもち得る。電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づく相の検出は、（特に、制御入力電圧が使用される場合）比較的低い回路費用で実行され得る。これは、複雑さを減らし得、それにより、制御回路の価格を低減し得る。さらに、いくつかの例において、相検出回路を備える制御回路は、比較的簡単な方法で、様々な電力半導体スイッチに適応され得る。さらに、いくつかの例において、中程度または高いゲート電荷をもつ電力半導体スイッチの場合、応答時間は、短くなり得る。
【０００６】
第２または第３の態様に従った第４の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号は、電力半導体スイッチの制御入力に現れる制御入力電圧である。
【０００７】
第４の態様に従った第５の態様において、制御入力電圧は、ベース−エミッタ電圧またはゲート−ソース電圧である。
【０００８】
第２から第５の態様のいずれかに従った第６の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号の特徴に基づいて、スイッチオン動作の過程で２つ以上の相を識別する。
【０００９】
第２から第６の態様のいずれかに従った第７の態様において、相検出回路は、１つまたは複数の比較器を含み、１つまたは複数の比較器の各々は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を、１つ以上の基準信号の１つと比較するように構成されている。
【００１０】
第７の態様に従った第８の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がそれぞれの基準信号を上回ると、電力半導体スイッチのスイッチオン動作の過程で１つまたは複数の相の間の遷移を検出する。
【００１１】
第２から第８の態様のいずれかに従った第９の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号におけるピークの時点を識別するように構成されたピークタイミング検出回路を備える。
【００１２】
第９の態様に従った第１０の態様において、相検出回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がピークに達すると、第１の相と第２の相との間の遷移を検出するように構成されている。
【００１３】
第２から第１０の態様のいずれかに従った第１１の態様において、相検出回路は、電力半導体スイッチのスイッチオン動作の過程で、少なくとも４つの相を検出するように構成されている。
【００１４】
第１１の態様に従った第１２の態様において、電力半導体スイッチがスイッチオンされることが意図されることを、電力半導体スイッチの制御回路のスイッチオン信号が示すと、第１の相が始まり、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第１の閾値を上回ると、第１の相が終わる。
【００１５】
第１２の態様に従った第１３の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第１の閾値を上回ると、第２の相が始まり、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がピークに達すると、第２の相が終わる。
【００１６】
第１３の態様に従った第１４の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号がピークに達すると、第３の相が始まり、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第２の閾値を上回ると、第３の相が終わり、第２の閾値が、第１の閾値より大きい。
【００１７】
第１４の態様に従った第１５の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が第２の閾値を上回ると、第４の相が始まる。
【００１８】
第２から第１５の態様のいずれかに従った第１６の態様において、電力半導体スイッチがスイッチオンされることが意図されることを、電力半導体スイッチの制御回路のスイッチオン信号が示すと、第１の相が始まる。
【００１９】
第２から第１６の態様のいずれかに従った第１７の態様において、電力半導体スイッチが導通し始めると、第２の相が始まる。
【００２０】
第２から第１１、第１６または第１７の態様のいずれかに従った第１８の態様において、電力半導体スイッチを通る動作電流がピークに達すると、第３の相が始まる。
【００２１】
第２から第１１、第１６、第１７または第１８の態様のいずれかに従った第１９の態様において、電力半導体スイッチが活性領域に入ると、第４の相が始まる。
【００２２】
第２から第１９の態様のいずれかに従った第２０の態様において、可変電流源は、複数の離散レベルの電流強度を供給し得る。
【００２３】
第２から第２０の態様のいずれかに従った第２１の態様において、可変電流源は、複数の並列駆動段を備える。
【００２４】
第２１の態様に従った第２２の態様において、複数の駆動段の各々は、電力半導体スイッチの制御入力に所定の電流を供給するように構成されている。
【００２５】
第２２の態様に従った第２３の態様において、複数の駆動段の各々は、特定の倍数で所定の入力電流を増幅するように構成されている。
【００２６】
第２３の態様に従った第２４の態様において、制御回路は、より高い電圧レベルをとる領域と、より低い電圧レベルをとる領域とを備え、入力電流が、より低い電圧レベルをとる領域における電流源により供給され、所定の入力電流が、より高い電圧レベルをとる領域内に、追加的なレベルシフタを使用せずに供給される。
【００２７】
第２１から第２４の態様のいずれかに従った第２５の態様において、制御回路は、相検出信号に応答して、所定の入力電流を供給する１つまたは複数の駆動段を選択するように構成された選択回路をさらに備える。
【００２８】
第２１から第２５の態様のいずれかに従った第２６の態様において、駆動段が、電流ミラー回路を備える。
【００２９】
第２６の態様に従った第２７の態様において、各駆動段内の電流ミラー回路は、カスコード回路を備える。
【００３０】
第２から第２７の態様のいずれかに従った第２８の態様において、可変電流源は、少なくとも４つの異なるレベルの入力電流を使用して電流を生成し得る。
【００３１】
第２８の態様に従った第２９の態様において、電力半導体スイッチの制御入力に供給される電流は、電力半導体スイッチのスイッチオン動作の過程における第１の相での第１のレベルと、電力半導体スイッチのスイッチオン動作の過程における第２の相の過程での第２のレベルと、電力半導体スイッチのスイッチオン動作の過程における第３の相での第３のレベルとを含み、第３のレベルは、第１のレベルより小さく、第２のレベルよりより大きい。
【００３２】
第２９の態様に従った第３０の態様において、電流が、第１から第２のレベルに次第に減らされる。
【００３３】
第２９または第３０の態様に従った第３１の態様において、第４の相において、電流が、電力半導体スイッチをスイッチオン状態に維持するのにちょうど十分な所定の最小電流に設定される。
【００３４】
第２から第３１の態様のいずれかに従った第３２の態様において、相検出回路が、１つまたは複数の比較器により出力された内部信号を、制御回路内の高電圧レベルから制御回路内の低電圧レベルに変換するように構成された１つまたは複数のレベルシフタを備える。
【００３５】
第２または第３の態様に従った第３３の態様において、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が、電力半導体スイッチの電力端子間に現れる電圧である。
【００３６】
第３３の態様に従った第３４の態様において、電圧が、コレクタ−エミッタ電圧またはドレイン−ソース電圧である。
【００３７】
第２から第３３の態様のいずれかに従った第３５の態様において、制御回路は、チャージポンプ回路及びブートストラップ回路を備える。
【００３８】
上記の態様のいずれかに従った第３６の態様において、電力半導体スイッチは、ＩＧＢＴである。
【００３９】
上記の態様のいずれかに従った第３７の態様において、制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号が最大であると、スイッチオン動作の２相間の遷移を識別する。
【００４０】
第３７の態様に従った第３８の態様において、最大であることを検出する回路が、複数の遅延回路を備え、その遅延が、それぞれの電力半導体スイッチに適応される。
【００４１】
第２または第３の態様に従った第３９の態様において、電力半導体スイッチのスイッチオン動作の過程における２つ以上の相が、電力半導体スイッチの制御入力に現れる制御入力電圧に基づいて、及び、さらに、電力半導体スイッチの電力端子間に現れる電圧に基づいて検出される。
【００４２】
上記の態様のいずれかに従った第４０の態様において、制御回路は、電力半導体スイッチのスイッチオン動作の過程で、制御回路の相互コンダクタンスが変更され得るように構成されている。
【００４３】
上記の態様のいずれかに従った第４１の態様において、制御回路は、電力半導体スイッチをスイッチオンするのに外部抵抗が必要ないように構成されている。
【００４４】
第４２の態様において、電力半導体スイッチをスイッチオンする方法は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号を受信することと、電力半導体スイッチをスイッチオンするため、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に基づいて閉制御ループ内で電力半導体スイッチの制御入力への電流を制御することとを含む。
【００４５】
第４２の態様に従った第４３の態様において、方法は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号における２つ以上の相を検出することをさらに含み、電力半導体スイッチの制御入力への電流を制御することは、電力半導体スイッチのスイッチオン挙動を特徴付ける信号における２つ以上の相を検出したことに応答して、電流を変化させることを含む。
【００４６】
第３から第３９の態様及び第４２の態様のいずれかに従った第４４の態様において、制御回路は、電力半導体スイッチのスイッチオン挙動を特徴付ける信号に応答して、閉制御ループ内で可変電流源を制御するように構成されている。
【００４７】
本発明の非限定的かつ非網羅的で例示的な実施形態を、以下の図を参照しながら説明し、同一の参照符号は、別段の指定がない限り、異なる図で同一の構成要素を示す。
【図面の簡単な説明】
【００４８】
【図１】図１は、可変電流源と相検出回路とを備える例示的な制御回路を示す。
【図２】図２は、可変電流源と相検出回路とを備える制御回路を備えるＩＧＢＴドライバにおける例示的な信号の様相を示す。
【図３】図３は、例示的な可変電流源及び相検出回路を示す。
【図４】図４は、制御回路の例示的な状態遷移図を示す。
【図５】図５は、相検出に電力半導体スイッチのコレクタ−エミッタ電圧を使用する例示的な相検出回路を示す。
【発明を実施するための形態】
【００４９】
以下の説明は、本発明の十分な理解を可能にするための多くの詳細事項を提示する。しかし、本発明を実施するために具体的な詳細事項が必要なわけではないことが当業者には明らかである。別の場所で、よく知られた装置及び方法については、本発明の理解を不必要に妨げないように、詳細に説明しない。
【００５０】
本説明において、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一構成（ｏｎｅ  ｃｏｎｆｉｇｕｒａｔｉｏｎ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ｅｘａｍｐｌｅ）」という言及は、本実施形態に関連して説明されている特定の特徴、構造または性質が本発明の少なくとも１つの実施形態に含まれることを意味する。この点で、本説明中の様々な位置における「一実施形態における（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「一例において（ｉｎ  ｏｎｅ  ｅｘａｍｐｌｅ）」という語句は、必ずしも、すべてが同じ実施形態または同じ例に関するわけではない。さらに、１つ以上の実施形態または例において、特定の特徴、構造または性質が、任意の適切な組み合わせ、及び／または、部分的組み合せで組み合わされ得る。特異な特徴、構造または性質が、集積回路に、電子回路に、回路論理に、または説明されている機能を提供する他の適切な構成要素に、含まれ得る。さらに、図面が当業者に対する説明の目的を果たすこと、及び、図面が必ずしも正確な寸法で描かれていないことが指摘される。
【００５１】
まず、図１を参照して、例示的な制御回路の概略構造について説明する。次に、例示的な制御回路を備える回路における例示的な信号の様相について、図２を参照して説明する。以下、制御回路の例示的な構成と任意選択的な構成要素とについて説明する。図３及び図５は、このような例示的な構成を示す。
【００５２】
まず、図１を参照して、例示的な制御回路１００の要素の機能について説明する。図１は、電力半導体スイッチ１０８のための例示的な制御回路１００を示す。図１の制御回路１００は、半導体スイッチ１０８の制御入力に可変電流を供給することにより、電力半導体スイッチ１０８のスイッチオン動作を制御するように構成されている。以下、スイッチオン動作の制御のみを説明する。しかし、本明細書に開示される制御回路は、電力半導体スイッチのオフ切り替え動作を制御するためにも使用され得る（特に、可変電流源と相検出回路とを備える制御回路）。一般的に、オフ切り替え動作は、半導体スイッチをスイッチオン状態（「オン状態」）からスイッチオフ状態（オフ状態）に導く。この場合、オン切り替え状態では電流が流れるが、スイッチオフ状態では電流が流れない。
【００５３】
図１からわかるように、電力半導体スイッチ１０８は、制御入力Ｇと２つのさらなる入力Ｃ、Ｅとを有し、さらなる入力Ｃ、Ｅを通る電流、及び／または、さらなる入力Ｃ、Ｅ間の電圧は、制御入力Ｇにおける信号によって制御される。
【００５４】
以下、装置及び方法を、例示的なＩＧＢＴに基づいて説明する。しかし、制御回路及び制御方法は、ＩＧＢＴと組み合わせた使用に限定されない。むしろ、それらは、他の電力半導体スイッチと組み合わせても使用され得る。例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ；ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ＩＥＧＴ（「注入促進ゲートトランジスタ；ｉｎｊｅｃｔｉｏｎ  ｅｎｈａｎｃｅｍｅｎｔ  ｇａｔｅ  ｔｒａｎｓｉｓｔｏｒ」）及びＧＴＯ（「ゲートターンオフサイリスタ」；ｇａｔｅ  ｔｕｒｎ−ｏｆｆ  ｔｈｙｒｉｓｔｏｒ）を制御回路と共に使用することが可能である。さらに、電力半導体スイッチにかかる電圧の様相を検出する装置、制御回路及び電気エネルギーを提供する装置は、窒化ガリウム（ＧａＮ）半導体または炭化ケイ素（ＳｉＣ）半導体系の電力半導体スイッチと共に使用され得る。
【００５５】
スイッチオフ状態における電力半導体スイッチの最大公称コレクタ−エミッタ、アノード−カソードまたはドレイン−ソース電圧は、５００Ｖを上回り得、好ましくは、２ｋＶを上回り得る。
【００５６】
さらに、制御回路は、電力半導体スイッチに限定されない。この点で、他の半導体スイッチを制御回路と共に使用することもできる。本明細書で説明する効果及び利点は、少なくとも部分的に他の半導体スイッチを備えるシステムでも得られる。
【００５７】
以下、ＩＧＢＴについて説明するので、電力半導体スイッチの端子は、「コレクタ」、「ゲート」及び「エミッタ」と呼ばれる。しかし、以上で既に説明したように、装置及び方法は、ＩＧＢＴに限定されない。不必要に長い説明とならないように、本明細書における「エミッタ」という記載は、「ソース」または「カソード」と呼ばれるような、対応する電力半導体スイッチの端子も包含する。同様に、本明細書における「コレクタ」という用語は、「ドレイン」または「アノード」と呼ばれるような、対応する電力半導体スイッチの端子も包含し、「ゲート」という用語は、「ベース」と呼ばれるような、対応する電力半導体スイッチの端子を包含する。以下、「コレクタ−エミッタ電圧」という用語は、「ドレイン−ソース電圧」及び「カソード−アノード電圧」も包含し、「コレクタ電圧」及び「エミッタ電圧」という用語は、「ドレイン電圧」または「アノード電圧」、及び、それぞれ、「ソース電圧」または「カソード電圧」も包含する。
【００５８】
図１の制御回路は、可変電流源１０２、１０４及び相検出回路１１８を備える。可変電流源１０２、１０４は、電力半導体スイッチ１０８をスイッチオンするため、相信号（ＵＰＳ）１２０に応答して、電力半導体スイッチ１０８の制御入力Ｇに可変電流（ＩＧ）１０６を印加するように構成されている。この場合、可変電流（ＩＧ）１０６は、スイッチオン動作の過程で、２つ以上の（例えば、５つを上回る）離散値をとり得る（可変電流の例示的な様相が、図２の上から４番目の曲線に示されている）。他の例において、可変電流源１０２、１０４は、可変電流（ＩＧ）１０６を連続的に変化させる。
【００５９】
図１の例において、可変電流源１０２、１０４は、電流源回路１０２及び複数の半導体スイッチ（Ｑ１）１０４を備える。複数の半導体スイッチ（Ｑ１）１０４の電力端子が、第１の基準電圧（Ｖ１）１２４と半導体スイッチ１０８の制御端子Ｇとの間に並列接続されている。従って、複数の半導体スイッチ（Ｑ１）１０４が、電力半導体スイッチの制御端子Ｇに可変電流を伝導し得る。例えば、複数の半導体スイッチ１０４の一部のみがオン状態であり得、それにより、所定の電流を制御端子Ｇに伝導し得る。代替的または追加的に、半導体スイッチは、（例えば、半導体スイッチの可変な寸法決定によって）様々な大きさの電流を伝達するように選択され得る。図１の例において、複数の半導体スイッチ１０４は、ＭＯＳＦＥＴである。他の例において、他の半導体スイッチが選択され得る。
【００６０】
複数の半導体スイッチ１０４に加えて、図１の可変電流源は、電流源回路１０２を備える。電流源回路１０２は、相信号（ＵＰＳ）１２０を受信するように、及び、この信号に応答して、電力半導体スイッチのスイッチオン動作のそれぞれの相に応じて、特定のレベルをとる電流が制御端子Ｇに供給されるように、複数の半導体スイッチ１０４を切り替えるように構成されている。図３を参照して、例示的な可変電流源１０２、１０４について、さらに後述する。
【００６１】
相信号（ＵＰＳ）１２０は、相検出回路１１８により生成される。図１の例において、相検出回路１１８は、電力半導体スイッチ１０８の制御入力Ｇに現れる制御電圧（ＶＧ）１１４を受信する。電圧の様相に基づいて、相検出回路１１８は、電力半導体スイッチがスイッチオン動作のどの相に属するか判定し得、及び、対応する相信号（ＵＰＳ）１２０を生成し得る。スイッチオン動作の相を検出するための制御電圧（ＶＧ）１１４（すなわち、ＩＧＢＴの場合、ゲート−エミッタ電圧）の使用は、いくつかの回路に利点を与え得る。まず、制御電圧は、スイッチオン動作の相に関する情報を含有する。加えて、制御電圧は、制御回路で他の信号より簡単に検出され得る。この点で、例えば、高電圧（例えば、コレクタ−エミッタ電圧）は、特定の状況において、まず、より低い電圧レベルにされなければならない。それは、回路に関する特定の費用と関連付けられ得る。同じことが、電力半導体スイッチの動作電流（例えばコレクタ−エミッタ電流）に当てはまる。それにもかかわらず、他の例において、高電圧入力にかかる電圧（例えばコレクタ−エミッタ電圧）または動作電流（例えばコレクタ−エミッタ電流）を相検出のための検出信号として使用することもできる。これらの信号も、スイッチオン動作の相に関する必要な情報を含有する。
【００６２】
相検出回路１１８は、電力半導体スイッチのための制御信号（ＵＣＭＤ）１１６を受信し得る入力をさらに備え得る。制御信号（ＵＣＭＤ）１１６は、例えば、電力半導体スイッチがオンに切り替えられることが意図されている場合に、第１のレベルをもち得、電力半導体スイッチがスイッチオフされることが意図されている場合に、第２のレベルをもち得る。この理由により、制御信号（ＵＣＭＤ）１１６のエッジが、電力半導体スイッチが切り替えられることが意図されていることを伝達し得る。相検出回路１１８は、電力半導体スイッチのスイッチオン動作がいつ始まるか、制御信号（ＵＣＭＤ）１１６に基づいて検出し得る。この時点は、同時に、スイッチオン動作の第１の相の開始時（可変電流源が制御入力Ｇに第１のレベルの電流を供給するとき）であり得る。
【００６３】
図１の制御回路は、電力半導体スイッチ１０８のスイッチオン動作を制御するための閉制御ループを形成する。制御される変数は、制御入力Ｇに供給される電流である。図１の場合、測定変数は、制御入力（ＶＧ）における電圧である。スイッチオン動作の現在の相は、制御電圧から判定される。制御回路は、続いて、電力半導体スイッチが現在属する相に応じて、固定または可変電流を選択する。このそれぞれの電流が、（制御ループを「閉じる」）電力半導体スイッチの制御入力に供給される。従来技術の多くの制御回路が、フィードバックのない制御（すなわち、開制御ループ）を使用する。電力半導体スイッチの現在の状態が、スイッチオン動作に影響を与え得るので、図１の制御回路は、従来の回路と比べてより良好な結果を達成し得る。さらに、図１の制御は、外部の制御端子の抵抗を使用せずに実現し得る。
【００６４】
図１を参照して、例示的な制御回路が示されてきたが、以下、図２の曲線を参照して、制御回路が検出する（及び、検出に応答して電力半導体スイッチの制御入力への電流を変化させる）電力半導体スイッチのスイッチオン動作の相について説明する。
【００６５】
図２は、５つの理想的で例示的な曲線を示す。いちばん上の曲線２０２は、電力半導体スイッチのコレクタ−エミッタ電流（ＩＣＥ）を示し、第２の曲線２０４は、コレクタ−エミッタ電圧（ＶＣＥ）２０４を示す。第３の曲線２１４により、ゲート電圧（ＶＧ）（すなわち、ＩＧＢＴの制御端子の電圧）の様相が、概略的に描かれている。第４の曲線２０６は、可変電流源から電力半導体スイッチの制御入力に供給される電流（ＩＧ）の例示的な様相を示す。最後に、いちばん下の曲線２１６が、電力半導体スイッチの切り替えのための例示的な制御信号（ＵＣＭＤ）である。
【００６６】
図２に描かれているように、電力半導体スイッチのスイッチオン動作は、様々な相（Ａ０、Ａ、Ｂ及びＣ）に分割され得る。電力半導体スイッチは、特定の期間にわたって各場合において１つの相に属する。電力半導体スイッチは、相の各々において特定の状態をとる。相の長さ及び発現は、とりわけ、電力半導体スイッチのパラメータ、制御回路のパラメータ及び負荷に依存し、並びに、動作パラメータにも依存する。上で既に説明したように、本明細書に記載される制御回路は、スイッチオン動作の現在の相を識別するように、及び、この識別に基づいて可変制御電流を適応するように構成される。
【００６７】
図２に示す曲線は、ＩＧＢＴのスイッチオン挙動を示す。しかし、他の半導体スイッチも、少なくとも部分的に同様のスイッチオン挙動を示す。この点で、パワーＭＯＳＦＥＴの、または、電力バイポーラトランジスタのスイッチオン挙動においても、様々な相が識別され得る。すなわち、本明細書に記載される制御回路は、他の電力半導体スイッチにも使用され得る。
【００６８】
さらに、制御回路が、図２に示す４つの相Ａ０、Ａ、Ｂ、Ｃを検出すること、及び、検出に応答して電流を変化させることは必須ではない。むしろ、いくつかの例において、図２に示す、選ばれた相（例えば２または３）のみを検出することも可能である。さらなる例において、相の区切りは、図２に示す区切りとは異なり得る。この点で、いくつかの制御回路において、第１の相と第２の相との間の遷移が、図２に示すものとは異なる位置で発生し得る。しかし、この例でも、本明細書に記載される制御回路は、スイッチオン動作のそれぞれの現在の相に応答して、電力半導体スイッチの制御入力に導入される電流を変化させ得る。
【００６９】
以下、図２に示す制御回路の制御信号の例示的な様相について説明し、この制御回路が、電力半導体スイッチをスイッチオンするため、電力半導体スイッチのスイッチオン動作の検出された相に基づいて、閉制御ループ内で制御入力（ＩＧ）への電流を変化させる。
【００７０】
スイッチオン動作は、時点ｔ０に（図２の例における低電圧レベルから高電圧レベルへの）制御信号ＵＣＭＤの状態変化で始まる。それにより、電力半導体スイッチの制御装置は、電力半導体スイッチがスイッチオンされることを通知する。相検出回路は、制御信号（ＵＣＭＤ）における、この状態変化を検出し得る。スイッチオン動作の第１の相Ａ０は、この状態変化で始まる。図２の例では（曲線２０６からわかるように）、相Ａ０において、電力半導体スイッチの制御入力に定電流（ＩＧ）が導入される。
【００７１】
第１の相において、電力半導体スイッチは、まだ導通していない（コレクタ−エミッタ電流（ＩＣＥ）は、約ゼロである）。従って、コレクタ−エミッタ電圧（ＶＣＥ）は、電力半導体スイッチのスイッチオフ状態中にとる、その（高）レベルのまま残る。制御入力電圧（ＶＧ）（ゲート−エミッタ電圧）の様相は、電力半導体スイッチの様々な静電容量の充電過程により決定される。例えば、ＩＧＢＴの場合、ＭＯＳＦＥＴ制御ヘッドのゲートとソースとの間に様々な静電容量（例えば、酸化物の静電容量、空乏領域の静電容量、ゲート電極とエミッタ電極との間の静電容量など）が発生し得る。これらの静電容量は、相Ａ０において、制御入力に印加される電流により充電される。電力半導体スイッチの制御入力における電圧は、続いて、電力半導体スイッチの内部静電容量によって定まる時定数で立ち上がる。
【００７２】
電力半導体スイッチのスイッチオン動作の第２の相は、ＩＧＢＴが導通し始める時点ｔ１に始まる。これは、制御電圧ＶＧがＩＧＢＴのＭＯＳＦＥＴの閾値電圧に達すると起こる。次に、コレクタ−エミッタ電流（ＩＣＥ）が、大幅に立ち上がる（この相において、高いコレクタ−エミッタ電圧（ＶＣＥ）がＩＧＢＴに現れる。従って、コレクタ−エミッタ電流（ＩＣＥ）の立ち上がりは、ＩＧＢＴの飽和領域における電流勾配により決定される）。（例えば、ＩＧＢＴの還流ダイオードは、まだ、電圧を消費することができないので）コレクタ−エミッタ電圧（ＶＣＥ）は、まだ大幅に減少しない。制御入力電圧（ＶＧ）は、さらに、ＩＧＢＴの静電容量によって定まる速度で増加する。
【００７３】
相検出回路は、制御入力電圧（ＶＧ）に基づいて第２の相Ａの開始を検出し得る。例えば、相検出回路は、制御入力電圧（ＶＧ）が所定の閾値を上回ると、第２の相Ａの開始を検出するように構成され得る。この点で、いくつかの例が、以下でさらに示される。既に言及したように、相検出は、他の信号に基づいても実行され得る。この点で、図２からわかるように、コレクタ−エミッタ電圧（ＶＣＥ）の、及び、コレクタ−エミッタ電流（ＩＣＥ）の特性は、時点ｔ１において変化する。この理由により、他の例において、相検出回路は、コレクタ−エミッタ電圧（ＶＣＥ）またはコレクタ−エミッタ電流（ＩＣＥ）に基づいて第２の相Ａの開始を識別し得る。
【００７４】
第２の相Ａの開始の検出に応答して、制御回路の可変電流源が、電力半導体スイッチの制御入力に伝導される電流のレベルを変化させる。図２の例において、電力半導体スイッチの制御入力に伝導される電流は、第１の相Ａ０において段階的に（例えば、３または４つの段階で）その値から低減される。個々の段階の長さは、予め定められ得、及び、それぞれの電力半導体スイッチに適応され得る。この目的において、制御回路は、ユーザーにより選択され得る所定の組みの遅延を規定し得る。代替的に、個々の相の長さは、制御入力電圧（ＶＧ）による閾値電圧への到達に応答して、設定され得る。いくつかの例において、第２の相Ａの最後の副相における電流レベルは、電力半導体スイッチの公称エネルギーに対応するように選択される。図２において、電力半導体スイッチの制御入力に伝導される電流は、段階的に低減される。一例において、電力半導体スイッチを通る負荷電流が、スイッチオン動作のミラープラトー中の負荷電流のレベルに対応するレベルに達すると、通常動作中に第２の相Ａの最後の副相への遷移が発生するように、段階の長さが選択され得る。他の例において、電流は、連続的にも低減され得る。
【００７５】
電力半導体スイッチの制御入力に伝導される電流の、図２に示すような段階的な減少は、電力半導体スイッチのコレクタ−エミッタ電流（ＩＣＥ）の電流勾配の増加を引き起こし得る。その結果、段階的な制御入力電流の減少を使用しない回路の場合より早く、コレクタ−エミッタ電流（ＩＣＥ）の最大値に達する。このことが、スイッチオン動作中のエネルギー損を低減する効果をもたらし得る。
【００７６】
電力半導体スイッチのコレクタ−エミッタ電流（ＩＣＥ）が（図２の時点ｔ２において）その最大値に達すると、スイッチオン動作の第３の相Ｂが始まる。その後、ＩＧＢＴの還流ダイオードが電圧を消費し、それにより、コレクタ−エミッタ電圧（ＶＣＥ）が減少し、及び、コレクタ−エミッタ電流（ＩＣＥ）が、一定の負荷電流値に落ちる。図２からわかるように、第３の相の開始も、コレクタ−エミッタ電圧（ＶＣＥ）またはコレクタ−エミッタ電流（ＩＣＥ）に基づいて検出され得る。
【００７７】
制御回路の相検出回路は、制御入力電圧（ＶＧ）がピークに達することに応答して、第３の相の開始を検出し得る。第３の相Ｂの開始の識別に応答して、制御回路は、再度、制御入力に導入される電流（ＩＧ）のレベルを変化させる。一例において、制御回路は、電流（ＩＧ）のレベルを、第２の相Ａの最後の副相からの値と第１の相Ａ０の値（またはその値の最小値）との間の値まで増加させる。制御入力に流れ込む電流（ＩＧ）は、第３の相Ｂにおいて、電力半導体スイッチの内部静電容量を放電させる。コレクタ−エミッタ電圧（ＶＣＥ）の急落の結果として、及び、電力半導体スイッチの内部静電容量の増加の結果として、この相において、制御入力電圧（ＶＧ）が、実質的に平坦な様相を示す。
【００７８】
図２に示すように、制御回路は、さらに、第３の相Ｂにおける様々な副相で、制御入力に導入される電流（ＩＧ）を変化させ得る。この点で、図２の例において、まず、電流（ＩＧ）が一定値をとった後、時点ｔ３において、制御入力電圧（ＶＧ）の立ち上がりに伴って電流（ＩＧ）が低下する。
【００７９】
スイッチオン動作における第４の最後の相Ｃは、時点ｔ４で始まる。コレクタ−エミッタ電圧（ＶＣＥ）が非常に大きく低下したので、ＩＧＢＴが、その活性領域に達する。コレクタ−エミッタ電流（ＩＣＥ）は、スイッチオン状態において、その公称値に達している。制御入力電圧（ＶＧ）は、その定常状態値に向かう。第４の相Ｃの開始は、制御入力電圧（ＶＧ）がさらなる（第２の）所定の閾値を上回ると、相検出回路により識別され得る。
【００８０】
第４の相Ｃの開始の検出に応答して、制御回路は、再度、制御入力に伝導される電流（ＩＧ）のレベルを変化させ得る。図２の例において、制御回路は、電流（ＩＧ）を一定レベルに設定する。その一定レベルは、すべての先行する相Ａ０、Ａ、Ｂにおける可変電流（ＩＧ）のレベルより小さい。一例において、電流（ＩＧ）は、それが動作時にＩＧＢＴを維持するための最小電流に対応するように（適切な場合には、所定の安全裕度を考慮して）選択される。これらの回路は、ＩＧＢＴの全スイッチオン期間中に電力を消費するので、この選択は、いくつかの形態の可変電流源を使用すると有益であり得る。従って、電流（ＩＧ）のとりえる最も小さなレベルは、ＩＧＢＴのスイッチオン期間中の制御回路の電力損失を低減し得る。
【００８１】
直前のセクションでは、例示的な制御回路が、電力半導体スイッチのスイッチオン動作の過程で、制御入力に供給される電流をどのように変化させるかについて説明している。既に言及したように、制御回路は、図２における４つの相の一部のみも検出し得、これに対応して、電流（ＩＧ）を変化させ得る（例えば、第１、第２及び第３の相Ａ０、Ａ、Ｂのみ、第２、第３及び第４の相Ａ、Ｂ、Ｃのみ、または、第２及び第４の相Ａ、Ｃのみ）。
【００８２】
直前のセクションでは、図２を参照して、例示的な制御回路を機能的に説明した。次のセクションでは、図３〜５に関連した、制御回路を実装するための例示的な回路について説明する。
【００８３】
図１を参照して既に説明したように、制御回路は、可変電流源と相検出回路とを備え得る。これらの２つの構成要素の例示的な構成が、図３に示される。可変電流源１０２、１０４は、電流源回路１０２と複数の半導体スイッチ（Ｑ１）１０４とを備える。相検出回路１１８は、電力半導体スイッチが現在、スイッチオン動作のどの相に属するか検出するための様々な構成要素を備える。以下、両方の構成要素（可変電流源１０２、１０４及び相検出回路１１８）について、より正確かつ詳細に説明する。
【００８４】
まず、可変電流源１０２、１０４について、説明する。図３からわかるように、一例において、可変電流源１０２、１０４は、複数の並列な電流源ステージを有する。ステージの各々が、電力半導体スイッチの制御入力Ｇに電流を供給し得る電流増幅器１０２と半導体スイッチ１０４とを備える。スイッチオン及びオフの結果、制御回路により必要とされる様々な電流レベルが利用可能であるように、並列な電流源ステージの出力電流が選択され得る。この方法で、可変電流が、スイッチオン動作中、電力半導体スイッチの制御入力Ｇに印加され得る。
【００８５】
一例において、電流増幅器１０２は、相信号（ＵＰＳ）１２０と基準電流信号（ＵＣＳ）とを受信するように構成され得る。以下、基準電流信号（ＵＣＳ）は、基準電流であると仮定する。他の例において、基準電流信号（ＵＣＳ）は、基準電圧であり得る。可変電流源１０２、１０４は、相信号（ＵＰＳ）１２０に応答して、１つまたは複数の並列な電流源ステージを起動し得る。次に、（１つ以上の電流源ステージの出力電流に応じて決まる）所定の電流が、制御入力に伝達される。電流源ステージは、異なる、または同一の出力電流を供給し得る。図３に、４つの並列な電流源ステージが概略的に描かれている。しかし、他の例において、電流源ステージの数が異なり得る（例えば２つ（以上）、３つ、または４つを上回る）。可変電流源が、（１つまたは複数の電流源ステージの起動により）必要な出力電流の大部分を提供し得るように、電流源ステージの数と出力電流とが選択され得る。
【００８６】
この場合、相検出信号は、電力半導体スイッチが図２を参照して既に説明した相の１つ（相Ａ０、Ａ、ＢまたはＣ）に入った、という情報を含み得る。可変電流源１０２、１０４は、例えば、図２を参照して同様に説明した性質（レベル及び期間）をもつ出力電流を供給し得る。
【００８７】
それぞれの出力電流を提供するため、並列な電流源ステージの各々が、基準電流を所定の倍数で増幅し得る。一例において、基準電流は、より低い電圧レベル（例えば、４〜６Ｖ）をとる制御回路の領域から受信される。その一方で、可変電流源１０２、１０４の半導体スイッチ１０４は、電力半導体スイッチの制御入力Ｇと、より高い電圧レベルＶ１（例えば２４〜２６Ｖ）をとる制御回路の領域の基準電圧との間に接続されている。この理由により、半導体スイッチ１０４は、より高い電圧レベルＶ１をとる制御回路の領域から制御入力に、可変電流源１０２、１０４の可変出力電流を伝達する。一例において、可変電流源１０２、１０４は、レベルシフタを使用せずに、低電圧レベルをとる領域から、より高い電圧レベルをとる領域への上記の変換を達成する。
【００８８】
一例において、並列な電流源ステージの各々が、基準電流をそれぞれの出力電流まで増幅する電流ミラー回路を含む。一例において、各電流ミラー回路は、それぞれの出力電流を提供する規模をもつ複数のＭＯＳＦＥＴ半導体スイッチを備え得る。加えて、１つ以上の並列な電流源ステージの半導体スイッチは、カスコード方式で配設され得る。それにより、電流源ステージの出力抵抗を改善し得る。加えて、または代替的に、並列な電流源ステージの各々の半導体スイッチは、異なるように設計され得る。この点で、一例において、公称電圧の低い半導体スイッチと公称電圧のより高い半導体スイッチとを使用することが可能である。
【００８９】
可変電流源における出力電流を生成するための電流ミラー回路の使用は、様々な利点をもたらし得る。まず、回路の相互コンダクタンスが、所望の電流の入力により変化し得る。さらに、可変相互コンダクタンスが、電力半導体スイッチをスイッチオンするときに、閉制御ループを実現可能にし得る。さらに、電流ミラー回路で、工程及び温度の変動が（少なくとも部分的に）補償され得る。さらに、可変電流源の応答時間は、（例えば、インバーター回路をもつ回路と比べて）減少し得る。
【００９０】
既に言及したように、可変電流源１０２、１０４は、複数の半導体スイッチを備え得る。一例において、半導体スイッチは、離間したソースウェルと一体化され得る（ＭＯＳＦＥＴの場合）。これにより、温度に伴う出力電流の変動を低減することができる。
【００９１】
他の例において、（電流源ステージにおける）半導体スイッチの活性領域は、複数の基準半導体スイッチの整数倍として選択され得る。これにより、製造中の工程に起因した変動による出力電流の変動を低減することができる。
【００９２】
可変電流源が、相内で様々なレベルをとる出力電流を提供し得ることは、図２を参照して既に説明した（例えば、図２における第２の相Ａを参照）。一例において、出力電流の２つ以上のステージは、パルス生成回路の出力パルスに応答して生成され得る。パルス生成回路は、相信号（ＵＰＳ）が特定相の開始を通知する時点で始まる、所定の長さの１つ以上のパルスを生成し得る。可変電流源は、各々のパルスの状態変化から始まる所定の電流を生成し得る。この理由により、パルス生成回路は、発振器などを使用せずに、様々な副相の期間を達成し得る。可変電流の多ステージ構成を、図２における第２の相Ａについてのみ説明した。しかし、（パルス生成回路を使用した）この技術は、スイッチオン動作の他の相にも使用され得る。
【００９３】
これまでのセクションでは、可変電流源１０２、１０４の実施態様のいくつかの例について説明した。以下のセクションでは、図３及び５の例に基づいて、再度、相検出回路１１８の実施態様に関する種々の態様について説明する。相検出回路が検出し得る、電力半導体スイッチのスイッチオン動作の相については、図２を参照して既に説明した。
【００９４】
図３の相検出回路１１８は、状態回路３０２、ピークタイミング検出回路３０４、複数の比較器３１０、３１２、３１４、及び複数の任意選択的なレベルシフタ３１６、３１８、３２０を含む。これらの構成要素によって、相検出回路は、電力半導体スイッチが現在属するスイッチオン動作の相を判定し得る。
【００９５】
図３において、相検出回路１１８は、制御入力電圧（ＶＧ）と制御信号（ＵＣＭＤ）とを受信する。これらの信号に基づいて、相検出回路１１８は、スイッチオン動作のどの相を現在通っているか判定し得る。既に言及したように、制御入力電圧（ＶＧ）の代わりに、電力半導体スイッチのスイッチオン挙動を特徴付けるいくつかの他の信号（例えば、コレクタ−エミッタ電圧（ＶＣＥ）またはコレクタ−エミッタ電流（ＶＣＥ））を使用することもできる。図５を参照して後でさらに説明するように、制御入力電圧（ＶＧ）に加えて、電力半導体スイッチのスイッチオン挙動を特徴付ける１つまたは複数の、さらなる他の信号（例えばコレクタ−エミッタ電圧（ＶＣＥ）またはコレクタ−エミッタ電流（ＶＣＥ））をさらに使用することが可能である。
【００９６】
相検出回路は、それぞれの相（及び／または２相間の遷移）を示す相検出信号（ＵＰＳ）１２０を生成する。いくつかの例において、相信号（ＵＰＳ）１２０は、各々が１つの特定相の存在または２つの特定相間の遷移の時点を示す複数のチャンネルを含み得る。上でさらに説明したように、相信号（ＵＰＳ）１２０が可変電流源１０２、１０４により受信され、相信号（ＵＰＳ）１２０に応答して、可変電流源１０２、１０４が、対応する電流を出力する。
【００９７】
相検出回路１１８は、制御入力電圧（ＶＧ）の２つの異なる特性を検出するように構成されている。第１に、相検出回路１１８は、制御入力電圧（ＶＧ）が１つまたは複数の所定の閾値を上回った（または下回るように低下した）ときを検出し得る。第２に、相検出回路１１８は、制御入力電圧（ＶＧ）がピークをとるときを検出し得る。これらの２つの検出ステップは、半導体スイッチのスイッチオン動作中に複数の相遷移を識別するのに十分であり得ることについては、図２を参照して既に説明した。
【００９８】
以下、まず、複数の比較器３１０、３１２、３１４について説明しており、これらにより、相検出回路１１８は、制御入力電圧（ＶＧ）が特定の閾値を上回るときを把握し得る。図３の例において、比較回路は、フラッシュＡＤＣ方式で構成されている（すなわち複数の比較器３１０、３１２、３１４が並列に動作する）。制御入力電圧（ＶＧ）は、それぞれ、並列比較器３１０、３１２、３１４の基準電圧ＴＨ１、ＴＨ２、ＴＨＮと比較される。従って、相検出回路１１８は、特定の限界値ＴＨ１、ＴＨ２、ＴＨＮを上回るときを判定し得る。図２の例において、第１から第２の相への相遷移（Ａ０→Ａ）の識別に、及び、第３から第４の相への遷移（Ｂ→Ｃ）の識別には、制御入力電圧（ＶＧ）と閾値との比較が必要であり得る。これらの比較は、各場合において、複数の並列比較器３１０、３１２、３１４の１つにより実行される。
【００９９】
さらに、図３の例において、複数の並列比較器３１０、３１２、３１４は、制御入力電圧（ＶＧ）がピークに達する時点の検出にも使用される。従って、これらの比較値は、図２に従って、第２から第３の相への遷移（Ａ→Ｂ）の検出に使用され得る。以下、これについて、ピーク検出回路３０４との関係で、さらに詳細に説明する。
【０１００】
一例において、基準電圧ＴＨ１、ＴＨ２、ＴＨＮは、第１の基準電圧（Ｖ１）を基準として生成され得る。例えば、第１の基準電圧（Ｖ１）は、１つまたは複数の分圧器（例えば、比較器３１０、３１２、３１４ごとに１つの分圧器）により、所望の基準電圧ＴＨ１、ＴＨ２、ＴＨＮまで低く分圧され得る。
【０１０１】
図３におけるフラッシュＡＤＣ方式の比較回路は、高い入力インピーダンスをもち得るので、入力信号の相を検出するために制御入力電圧（ＶＧ）が使用される場合、図３におけるフラッシュＡＤＣ方式の比較回路が、有益であり得る。制御入力Ｇは、高い出力抵抗をもち得、それにより、低い入力抵抗をもつ検出回路を使用することをより困難にする（なぜなら、そうでなければ、制御入力から離れるように電荷が流れ得、それにより、測定される信号を乱し得るからである）。
【０１０２】
一例において、１つまたは複数の比較器３１０、３１２、３１４は、プッシュプル出力ステージをもつフォールデッド相互コンダクタンス増幅器として構成されている。さらなる例において、１つまたは複数の比較器３１０、３１２、３１４は、プッシュプル出力ステージをもつラッチ回路として構成されている。両方の代替例は、大きなコモンモード範囲をもち得、このことが、制御入力電圧（ＶＧ）がピークに達する時点を検出するために必要であり得る（制御入力電圧（ＶＧ）のピークにおける電圧は、例えば、第１の基準電圧Ｖ１の９６％であり得る）。この場合、プッシュプル出力ステージをもつラッチ回路を使用した解決策では、プッシュプル出力ステージをもつ相互コンダクタンス増幅器を使用した解決策と比べて、より小さな構造的寸法の出力ステージを使用し得、より急速な立ち上がりを示し得る。
【０１０３】
図３の例において、状態回路３０２は、より小さな電圧をとる領域に配設されており、比較器３１０、３１２、３１４の出力信号は、対応するレベルシフタ３１６、３１８、３２０により低減される。結果として得られる信号ＣＯ１、ＣＯ２、ＣＯＮは、状態回路３０２とピーク検出回路３０４とにより受信されて、さらに処理され得る。
【０１０４】
ここで、以下のセクションで、例示的なピークタイミング検出回路３０４について、さらに詳細に説明する。
【０１０５】
一例において、ピークタイミング検出回路３０４は、複数の比較器３１０、３１２、３１４から出力信号ＣＯＮ、ＣＯＮ−１…ＣＯ３を入力信号として受信し得る。ピークタイミング検出回路３０４は、制御入力電圧（ＶＧ）が、出力信号ＣＯＮ、ＣＯＮ−１…ＣＯ３を供給する比較器３１０、３１２、３１４の部分集合（例えば１つまたは２つの比較器）のすべての閾値電圧を上回り、再度、最も高い閾値電圧をとる部分集合の比較器の閾値電圧未満に低下すると、制御入力電圧（ＶＧ）のピークを識別するように構成され得る。この場合、ピークタイミング検出回路３０４は、制御入力電圧（ＶＧ）がピークに達したことを、検出信号（ＵＤＴ）３０６により、状態回路３０２に通知する。この例では、ピーク検出は、制御入力電圧（ＶＧ）の最大電圧の大きさとは無関係に実行される。
【０１０６】
場合によっては、制御入力電圧（ＶＧ）は、明確なピークをもたない。さらに、前述のピークタイミング検出回路は、第２の相Ａから第３の相Ｂへの遷移中、振動により乱され得る。従って、ピークタイミング検出回路３０４（前述のピークタイミング検出回路に加えて、または、代えて）は、さらなる回路を備え得る。以下、例示的なさらなる回路について、説明する。
【０１０７】
さらなる例示的なピークタイミング検出回路も、比較器３１０、３１２、３１４の部分集合の出力信号を入力信号とする。加えて、比較器３１０、３１２、３１４の部分集合の各々について、所定の遅延ぶん遅延したさらなる信号が生成される。各比較器３１０、３１２、３１４の遅延した、及び遅延していない出力信号が、ＯＲゲートに印加される。従って、各場合において、各閾値電圧について、最も早く発生する信号が決定される。ピークの時点は、ＯＲゲートの出力信号のＡＮＤ演算により判定される。この場合、それぞれの種類の電力半導体スイッチに対し、（例えば、スイッチオン動作の開始後の、制御入力電圧（ＶＧ）の立ち上がりの傾きを考慮して）個別の遅延を選択することが可能である。
【０１０８】
これまでのセクションでは、相検出回路が、制御入力電圧（ＶＧ）の様々な特徴をどのように検出し得るかについて説明した。以下のセクションでは、スイッチオン動作が現在通っている相が、比較器３１０、３１２、３１４の出力信号、制御信号（ＵＣＭＤ）１１６、及びピークタイミング検出回路３０４の出力信号から、どのように検出され得るかについて説明する。
【０１０９】
この機能は、状態回路３０２により実行され、状態回路３０２の機能について、図４を参照して説明する。図４からわかるように、状態回路３０２は、状態機械を備え得る。図４の例において、状態回路３０２は、スイッチオン動作の４つの相のいずれに、電力半導体スイッチが現在属するか、識別し得る。この４つの相は、図２を参照して説明される４つの相（すなわち、相Ａ０、Ａ、Ｂ、及びＣ）に対応する。
【０１１０】
既に言及したように、半導体スイッチのための制御信号（ＵＣＭＤ）１１６に基づいて、スイッチオン動作の開始が検出され得る。一例において、制御信号（ＵＣＭＤ）１１６が立ち上がり、または立ち下がりエッジにあると、電力半導体スイッチのスイッチオン動作の開始が検出され得る。制御信号（ＵＣＭＤ）１１６の状態変化に応答して、状態回路３０２は、電力半導体スイッチがスイッチオン動作の相４０２（Ａ０）に入ったことを識別し得る。
【０１１１】
さらに、状態回路３０２は、第１の比較器の出力信号（ＣＯ１）に基づいて、第１の相４０２（Ａ０）から第２の相４０４（Ａ）への遷移が起こったか、決定し得る。制御入力電圧（ＶＧ）が、第１の比較器の閾値電圧を上回ると、第１の比較器の出力信号ＣＯ１が、第１の状態（例えば、高レベル）をとる。制御入力電圧（ＶＧ）が、第１の比較器の閾値電圧未満に低下すると、第１の比較器の出力信号ＣＯ１が、第１の状態（例えば、低レベル:
2016174354.tif 000003
）
をとる。いくつかの例において、比較器は、相変化が検出される前、所定期間にわたって、特定の状態を維持しなければならない。
【０１１２】
いくつかの例において、それぞれの比較器（例えば、相Ａ０から相Ａへの遷移の場合は第１の比較器）は、相遷移が検出された所定期間（例えば２０ｎｓ〜８０ｎｓ）後、オフに切り替えられ得る。その結果、回路の電力消費が、減少し得る。
【０１１３】
既に説明したように、第３の相（Ｂ）４０８への遷移は、ピークタイミング検出回路の（検出信号（ＵＤＴ）３０６に対応する）出力信号４０６に基づいて識別され得る。制御入力電圧（ＶＧ）がピーク（または、最大値）に達したことを、出力信号４０６が通知すると、状態回路３０２が現在の相を第２の相（Ｂ）４０６に変える。既に言及したように、ピーク検出回路の出力信号４０６は、複数の比較器の出力信号に基づいて、制御入力電圧（ＶＧ）のピークの時点を判定し得る。複数の比較器も、第２から第３の相への相遷移（Ａ→Ｂ）の識別の所定期間（例えば２０ｎｓ〜８０ｎｓ）後、オフに切り替えられ得る。
【０１１４】
相Ｂ４０８（第３の相）から相Ｃ４１０（第４の相）への遷移は、第２の比較器の出力信号ＣＯ２に反応して起こり得る。従って、状態回路３０２は、第３の相（Ｂ）４０８から第４の相（Ｃ）４１０への遷移が起こったか、識別し得る。制御入力電圧（ＶＧ）が第２の比較器の閾値電圧を上回ると、第２の比較器の出力信号ＣＯ２が、第１の状態（例えば、高レベル）をとる。制御入力電圧（ＶＧ）が第２の比較器の閾値電圧未満に立ち下がると、第２の比較器の出力信号ＣＯ２が、第１の状態（例えば低レベル：
2016174354.tif 000004
）
をとる。
【０１１５】
第４の相（Ｃ）４１０に入ることが、状態回路３０２により識別される最後の相遷移である。他の例において、スイッチオン動作は、制御入力電圧（ＶＧ）の様相に基づいて検出され得る、さらに多くの相（例えば、５、６若しくは７、または、それより多くの相）に分割され得る。さらなる他の例において、スイッチオン動作は、より少ない（例えば、２つ、または３つの）相に分割され得る制御入力電圧（ＶＧ）の様相に基づいて検出され得る。すべての場合において、スイッチオン動作の４つの相の場合に関して上で詳しく説明したような種類の相検出回路及び可変電流源を使用することが可能である。
【０１１６】
特定相に入ったことが識別されるとすぐに、状態回路３０２は、対応する相信号（ＵＰＳ）１２０を生成する。次に、この相信号（ＵＰＳ）１２０は、前述のとおり、可変電流源により受信され得る。続いて、可変電流源は、電力半導体スイッチをスイッチオンするため、それぞれの相に対ついて予め決められた出力電流（一定または可変）を、電力半導体スイッチの制御入力に伝達し得る。
【０１１７】
これまでのセクションでは、図３及び図４を参照して、制御回路の例示的な可変電流源及び相検出回路について説明した。これらの回路の他の変形例について、以下、説明する。
【０１１８】
図５は、第２の相から第３の相への遷移（Ａ→Ｂ）（すなわち、コレクタ−エミッタ電流（ＩＣＥ）が最大値をとる時点）を識別するための、図３におけるピークタイミング検出回路の代替例を示す。図５における相回路１１８は、相遷移回路５０４を含み、相遷移回路５０４は、コレクタ−エミッタ電圧（ＶＣＥ）に基づく信号（ＶＣＥＦ）５３６を入力信号として受信し、この信号に基づいて相遷移を検出する。
【０１１９】
コレクタ−エミッタ電圧（ＶＣＥ）に基づく信号（ＶＣＥＦ）５３６は、静電容量Ｃ１及び抵抗素子Ｒ１を含むフィルタ５３０により生成され、静電容量Ｃ１及び抵抗素子Ｒ１は、電力半導体スイッチのコレクタ端子Ｃとエミッタ端子Ｅとの間に接続されている。
【０１２０】
一例において、ＩＧＢＴの制御回路は、並列接続された静電容量と抵抗素子との直列回路を備え得、この直列回路は、（例えば、アクティブクランプ機能を提供するため）電力半導体スイッチのコレクタ端子に接続されている。フィルタ５３０は、並列接続された静電容量と抵抗素子との直列回路の最後の静電容量と、基準電圧レベル１１２との間に接続され得る。
【０１２１】
フィルタ５３０は、コレクタ−エミッタ電流のピークが上回ると、電圧スパイクを生成するように構成され得る。この信号（ＶＣＥＦ）５３６は、相遷移回路５０４に転送される。一例において、相遷移回路５０４において、コレクタ−エミッタ電流（ＩＣＥ）のピークの時点は、信号（ＶＣＥＦ）５３６から判定され得る。この情報は、スイッチオン動作の第２の相（Ａ）から第３の相（Ｂ）への相遷移を検出するため、相遷移回路５０４により使用され得る。続いて、対応する検出信号（ＵＤＴ）５０６が、状態検出回路５０２に通信され得る。
【０１２２】
一例において、相遷移回路５０４は、信号（ＶＣＥＦ）５３６を増幅し得、増幅信号を差動増幅器に印加し得る。結果として得られる信号は、コレクタ−エミッタ電流（ＩＣＥ）のピークの時点において、立ち下がりエッジをもち得、その結果、第２から第３の相への相遷移（Ａ→Ｂ）を示す。例えば、この目的において、結果として得られる信号の立ち下がりエッジが検出され得る。
【０１２３】
一例において、相遷移回路５０４は、３つの増幅器ステージで信号（ＶＣＥＦ）５３６を増幅し得る。まず、バッファ増幅器は、ＶＣＥノードで検出されることになる信号の出力インピーダンスを低減することができる。その後、非反転増幅の後、信号の差動増幅が実行され得る。
【０１２４】
本発明の示されている例についての上記の説明は、網羅的であることも、例に限定することも意味しない。本発明の特定の実施形態及び例が、例示を目的として本明細書に記載されるが、本発明から逸脱することなく、様々な変形が可能である。具体的で例示的な電圧、電流、周波数、電力、範囲の値、時間などは、例示にすぎないので、本発明は、これらの変数に対する他の値を使用しても実現され得る。
【０１２５】
これらの変更は、上記の詳細な説明を考慮して、本発明の例に対して実行され得る。後述の請求項で使用される用語は、本発明が、説明及び請求項に開示されている特定の実施形態に限定されるように解釈されてはならない。本説明及び図は、例示とみなされなければならず、限定とみなされてはならない。
【図１】
2016174354.tif 000005
【図２】
2016174354.tif 000006
【図３】
2016174354.tif 000007
【図４】
2016174354.tif 000008
【図５】
2016174354.tif 000009
【手続補正書】
【提出日】平成28年3月30日(2016.3.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
相Ｂ４０８（第３の相）から相Ｃ４１０（第４の相）への遷移は、第２の比較器の出力信号ＣＯ２に反応して起こり得る。従って、状態回路３０２は、第３の相（Ｂ）４０８から第４の相（Ｃ）４１０への遷移が起こったか、識別し得る。制御入力電圧（ＶＧ）が第２の比較器の閾値電圧を上回ると、第２の比較器の出力信号ＣＯ２が、第１の状態（例えば、高レベル）をとる。制御入力電圧（ＶＧ）が第２の比較器の閾値電圧未満に立ち下がると、第２の比較器の出力信号ＣＯ２が、第１の状態（例えば低レベル：
2016174354.tif 000010
）
をとる。
【外国語明細書】
CONTROL CIRCUIT AND CONTROL METHOD FOR TURNING ON A POWER SEMICONDUCTOR SWITCH
TECHNICAL FIELD
In order to improve the switching behaviour of power semiconductor switches (such as IGBTs for example), control circuits in the prior art use external resistors. The latter are coupled to the control terminal of the power semiconductor switch during a switch-on process, such that a switch-on current can flow into the control input in order to switch on the power semiconductor switch. In some examples, the external resistors can have a resistance of 8 W or more, which can generate certain losses in specific situations.
SUMMARY OF THE INVENTION
In a first general aspect, a control circuit for turning on a power semiconductor switch comprises an input which is configured to receive a signal that characterizes the switch-on behaviour of the power semiconductor switch, a variable current source which is configured to supply a current with a variable level to a control input of the power semiconductor switch in order to switch on the power semiconductor switch, wherein the control circuit is configured to control the variable current source in a closed control loop in response to the signal that characterizes the switch-on behaviour of the power semiconductor switch. 
In a second aspect in accordance with the first aspect, the control circuit further comprises a phase detection circuit which is configured to detect two or more phases in the course of the switch-on process of the power semiconductor switch based on the signal that characterizes a switch-on behaviour of the power semiconductor switch, and to generate a phase signal, which indicates which of the two or more phases the power semiconductor switch is currently running through, wherein the variable current source is configured to supply the current with variable current strength to a control input of the power semiconductor switch in response to the phase signal in order to switch on the power semiconductor switch.
In a third general aspect, a control circuit for turning on a power semiconductor switch comprises an input which is configured to receive a signal that characterizes the switch-on behaviour of the power semiconductor switch, a phase detection circuit which is configured to detect two or more phases in the course of the switch-on process of the power semiconductor switch based on the signal that characterizes a switch-on behaviour of the power semiconductor switch, and to generate a phase signal, which indicates which of the two or more phases the power semiconductor switch is currently running through, and a variable current source which is configured to supply a current with variable current strength to a control input of the power semiconductor switch in response to the phase signal in order to switch on the power semiconductor switch.
The use of a variable current source enables the control circuit to have a variable transconductance. That can be helpful in order to optimize various parameters of the circuit (for example in order to reduce losses during the switch-on process). The same applies to the control of the variable current source in a closed control loop. Furthermore, in some examples, a variable current source can have a higher stability with respect to production-dictated fluctuations and temperature fluctuations than a circuit having external resistors. The detection of phases on the basis of a signal that characterizes the switch-on behaviour of the power semiconductor switch can be carried out with relatively low circuitry outlay (particularly if a control input voltage is used). That can reduce the complexity and thus the price of the control circuit. Furthermore, in some examples, the control circuits comprising a phase detection circuit can be adapted to different power semiconductor switches in a relatively simple manner. Moreover, in some examples in the case of power semiconductor switches having medium or high gate charge the response time can be shortened.
In a fourth aspect in accordance with the second or third aspect, the signal that characterizes a switch-on behaviour of the power semiconductor switch is a control input voltage which is present at the control input of the power semiconductor switch.
In a fifth aspect in accordance with the fourth aspect, the control input voltage is a base-emitter voltage or a gate-source voltage.
In a sixth aspect in accordance with any of the second to fifth aspects, the phase detection circuit identifies the two or more phases in the course of a switch-on process on the basis of characteristic features of the signal that characterizes a switch-on behaviour of the power semiconductor switch.
In a seventh aspect in accordance with any of the second to sixth aspects, the phase detection circuit contains one or a plurality of comparators, wherein each of the one or the plurality of comparators is configured to compare the signal that characterizes a switch-on behaviour of the power semiconductor switch with one of one or more reference signals.
In an eighth aspect in accordance with the seventh aspect, the phase detection circuit detects transitions between one or a plurality of the phases in the course of a switch-on process of the power semiconductor switch if the signal that characterizes a switch-on behaviour of the power semiconductor switch exceeds a respective reference signal.
In a ninth aspect in accordance with any of the second to eighth aspects, the phase detection circuit comprises a peak timing detection circuit which is configured to identify a point in time of a peak in the signal that characterizes a switch-on behaviour of the power semiconductor switch.
In a tenth aspect in accordance with the ninth aspect, the phase detection circuit is configured to detect a transition between a first and a second phase if the signal that characterizes the switch-on behaviour of the power semiconductor switch reaches the peak.
In an eleventh aspect in accordance with any of the second to tenth aspects, the phase detection circuit is configured to detect at least four phases in the course of the switch-on process of the power semiconductor switch.
In a twelfth aspect in accordance with the eleventh aspect, a first phase begins if a switch-on signal of a control circuit of the power semiconductor switch indicates that the power semiconductor switch is intended to be switched on, and wherein the first phase ends if the signal that characterizes the switch-on behaviour of the power semiconductor switch exceeds a first threshold value.
In a thirteenth aspect in accordance with the twelfth aspect, a second phase begins if the signal that characterizes the switch-on behaviour of the power semiconductor switch exceeds the first threshold value, and wherein the second phase ends if the signal that characterizes the switch-on behaviour of the power semiconductor switch reaches a peak.
In a fourteenth aspect in accordance with the thirteenth aspect, a third phase begins if the signal that characterizes the switch-on behaviour of the power semiconductor switch reaches the peak and wherein the third phase ends if the signal that characterizes the switch-on behaviour of the power semiconductor switch exceeds a second threshold value, wherein the second threshold value is higher than the first threshold value.
In a fifteenth aspect in accordance with the fourteenth aspect, a fourth phase begins if the signal that characterizes the switch-on behaviour of the power semiconductor switch exceeds the second threshold value.
In a sixteenth aspect in accordance with any of the second to fifteenth aspects, a first phase begins if a switch-on signal of a control circuit of the power semiconductor switch indicates that the power semiconductor switch is intended to be switched on.
In a seventeenth aspect in accordance with any of the second to sixteenth aspects, a second phase begins if the power semiconductor switch begins to conduct.
In an eighteenth aspect in accordance with any of the second to eleventh, sixteenth or seventeenth aspects, a third phase begins if an operating current through the power semiconductor switch reaches a peak.
In a nineteenth aspect in accordance with any of the second to eleventh, sixteenth, seventeenth or eighteenth aspects, a fourth phase begins if the power semiconductor switch enters the active region.
In a twentieth aspect in accordance with any of the second to nineteenth aspects, the variable current source can supply a plurality of discrete levels of current strengths.
In a twenty-first aspect in accordance with any of the second to twentieth aspects, the variable current source comprises a plurality of parallel driver stages.
In a twenty-second aspect in accordance with the twenty-first aspect, each of the plurality of driver stages is configured to supply a predetermined current to the control input of the power semiconductor switch.
In a twenty-third aspect in accordance with the twenty-second aspect, each of the plurality of driver stages is configured to amplify a predetermined input current by a specific factor.
In a twenty-fourth aspect in accordance with the twenty-third aspect, the control circuit comprises a region having a higher voltage level and a region having a lower voltage level, wherein the input current is supplied by a current source in the region having a lower voltage level, and wherein the predetermined input current is fed without additional level shifters into the region having a higher voltage level.
In a twenty-fifth aspect in accordance with any of the twenty-first to twenty-fourth aspects, the control circuit furthermore comprises a selection circuit which is configured to select one or a plurality of driver stages that supply the predetermined input current in response to the phase detection signal.
In a twenty-sixth aspect in accordance with any of the twenty-first to twenty-fifth aspects, the driver stages comprise current mirror circuits.
In a twenty-seventh aspect in accordance with the twenty-sixth aspect, the current mirror circuits in each driver stage comprise cascoded circuits.
In a twenty-eighth aspect in accordance with any of the second to twenty-seventh aspects, the variable current source can generate current with at least four different levels of the input current.
In a twenty-ninth aspect in accordance with the twenty-eighth aspect, the current which is supplied to the control input of the power semiconductor switch has a first level in a first phase in the course of the switch-on process of the power semiconductor switch, a second level in the course of a second phase in the course of the switch-on process of the power semiconductor switch, and a third level in a third phase in the course of the switch-on process of the power semiconductor switch, wherein the third level is lower than the first level and higher than the second level.
In a thirtieth aspect in accordance with the twenty-ninth aspect, the current is reduced in steps from the first to the second level.
In a thirty-first aspect in accordance with the twenty-ninth or thirtieth aspect, the current is set, in a fourth phase, to a predetermined minimum current that just suffices to keep the power semiconductor switch in a switched-on state.
In a thirty-second aspect in accordance with any of the second to thirty-first aspects, the phase detection circuit comprises one or a plurality of level shifters which are configured to convert an internal signal that is output by one or a plurality of comparators from a high voltage level in the control circuit to a low voltage level in the control circuit.
In a thirty-third aspect in accordance with the second or third aspect, the signal that characterizes a switch-on behaviour of the power semiconductor switch is a voltage that is present across the power terminals of the power semiconductor switch.
In a thirty-fourth aspect in accordance with the thirty-third aspect, the voltage is a collector-emitter voltage or a drain-source voltage.
In a thirty-fifth aspect in accordance with any of the second to thirty-third aspects, the control circuit comprises a charge pump circuit and a bootstrap circuit.
In a thirty-sixth aspect in accordance with any of the preceding aspects, the power semiconductor switch is an IGBT.
In a thirty-seventh aspect in accordance with any of the preceding aspects, the control circuit identifies a transition between two phases of the switch-on process if the signal that characterizes the switch-on behaviour of the power semiconductor switch assumes a maximum.
In a thirty-eighth aspect in accordance with the thirty-seventh aspect, the circuit for detecting the maximum comprises a plurality of delay circuits, the delays of which are adapted to a respective power semiconductor switch.
In a thirty-ninth aspect in accordance with the second or third aspect, the two or more phases in the course of a switch-on process of the power semiconductor switch are detected based on a control input voltage which is present at the control input of the power semiconductor switch, and additionally based on a voltage which is present across the power terminals of the power semiconductor switch.
In a fortieth aspect in accordance with any of the preceding aspects, the control circuit is configured to the effect that a transconductance of the control circuit can be altered in the course of the switch-on process of the power semiconductor switch.
In a forty-first aspect in accordance with any of the preceding aspects, the control circuit is configured such that no external resistors are required for switching on the power semiconductor switch.
In a forty-second aspect, a method for switching on a power semiconductor switch comprises receiving a signal that characterizes the switch-on behaviour of the power semiconductor switch, controlling a current to a control input of a power semiconductor switch in a closed control loop based on the signal that characterizes a switch-on behaviour of the power semiconductor switch in order to switch on the power semiconductor switch.
In a forty-third aspect in accordance with the forty-second aspect, the method furthermore comprises detecting two or more phases in the signal that characterizes a switch-on behaviour of the power semiconductor switch, wherein controlling a current to a control input of a power semiconductor switch comprises varying the current in response to detecting two or more phases in the signal that characterizes a switch-on behaviour of the power semiconductor switch.
In a forty-fourth aspect in accordance with any of the third to thirty-ninth aspects and the forty-second aspect, the control circuit is configured to control the variable current source in a closed control loop in response to the signal that characterizes the switch-on behaviour of the power semiconductor switch.
BRIEF DESCRIPTION OF THE FIGURES
Non-limiting and non-exhaustive exemplary embodiments of the invention are described with reference to the following figures, wherein identical reference signs refer to identical components in the different figures, unless specified otherwise.
Figure 1 shows an exemplary control circuit comprising a variable current source and a phase detection circuit.
Figure 2 shows exemplary signal profiles in an IGBT driver comprising a control circuit comprising a variable current source and a phase detection circuit.
Figure 3 shows an exemplary variable current source and a phase detection circuit.
Figure 4 shows a state diagram of an exemplary control circuit.
Figure 5 shows an exemplary phase detection circuit which uses a collector-emitter voltage of a power semiconductor switch for phase detection.
DETAILED DESCRIPTION
The following description presents numerous details for enabling a thorough understanding of the present invention. It is clear to the person skilled in the art, however, that the specific details are not necessary to implement the present invention. Elsewhere, known devices and methods are not set out in detail, in order not to unnecessarily hamper understanding of the present invention.
In the present description, a reference to "one embodiment", "one configuration", "one example" or "example" means that a specific feature, a structure or property, which is described in conjunction with this embodiment is included in at least one embodiment of the present invention. In this regard, the phases "in one embodiment", "one example" or "in one example" at different points in this description do not necessarily all relate to the same embodiment or the same example. Furthermore, the specific features, structures or properties can be combined in arbitrary suitable combinations and/or subcombinations in one or more embodiments or examples. Special features, structures or properties can be included in an integrated circuit, in an electronic circuit, in a circuit logic or in other suitable components which provide the described functionality. Furthermore, it is pointed out that the drawings serve the purpose of elucidation for the person skilled in the art and that the drawings are not necessarily drawn true to scale.
Firstly, a schematic construction of an exemplary control circuit is explained with reference to Figure 1. Exemplary signal profiles in a circuit comprising an exemplary control circuit are then discussed in association with Figure 2. Exemplary configurations and optional components of the control circuit are discussed hereinafter. Figure 3 and Figure 5 show such exemplary configurations.
Firstly, the functions of the elements of an exemplary control circuit 100 will be discussed with reference to Figure 1. Figure 1 shows an exemplary control circuit 100 for a power semiconductor switch 108. The control circuit 100 in Figure 1 is configured to control a switch-on process of the power semiconductor switch 108 by supplying a variable current to the control input of the semiconductor switch 108. Only control of the switch-on process is discussed hereinafter. However, the control circuits disclosed herein can also be used for controlling the turn-off process of a power semiconductor switch (particularly control circuits which comprise a variable current source and a phase detection circuit). In general, a turn-off process leads a semiconductor switch from a switched-on state (“ON state”) to a switched-off state (OFF state). In this case, a current flows in the turned-on state, while no current flows in the switched-off state.
As can be seen in Figure 1, the power semiconductor switch 108 has a control input G, and two further inputs C, E, wherein the current through and/or the voltage between the further inputs C, E is controlled by a signal at the control input G.
The devices and methods are elucidated below on the basis of the example of IGBTs. However, the control circuits and control methods are not restricted to use with IGBTs. Rather, they can also be used in combination with other power semiconductor switches. For example, it is possible to use metal oxide semiconductor field effect transistors (MOSFETs), bipolar transistors, IEGTs ("injection enhancement gate transistors") and GTOs ("gate turn-off thyristors") with the control circuits. Moreover, the devices for detecting a profile of a voltage across a power semiconductor switch, the control circuits and the devices for providing electrical energy can be used with power semiconductor switches based on gallium nitride (GaN) semiconductors or silicon carbide (SiC) semiconductors.
A maximum nominal collector-emitter, anode-cathode or drain-source voltage of a power semiconductor switch in the switched-off state can be more than 500 V, preferably more than 2 kV.
Moreover, the control circuits are not restricted to power semiconductor switches. In this regard, it is also possible to use other semiconductor switches with the control circuits. The effects and advantages which are discussed here also occur at least in part in systems comprising other semiconductor switches.
Since IGBTs are discussed below, the terminals of the power semiconductor switch are designated as "collector", "gate" and "emitter". As already explained above, however, the devices and methods are not restricted to IGBTs. In order to avoid being unnecessarily drawn-out, the designation "emitter" herein also encompasses the terminal of corresponding power semiconductor switches which is designated by "source" or "cathode". Equally, the term "collector" herein also encompasses the terminal of corresponding power semiconductor switches which is designated by "drain" or "anode", and the term "gate" encompasses the terminal of corresponding power semiconductor switches which is designated by "base". The term "collector-emitter voltage" below also encompasses a "drain-source voltage" and a "cathode-anode voltage", and the terms "collector voltage" and "emitter voltage" also encompass a "drain voltage" or "anode voltage" and respectively a "source voltage" or "cathode voltage".
The control circuit in Figure 1 comprises a variable current source 102, 104 and a phase detection circuit 118. The variable current source 102, 104 is configured to apply a variable current (IG) 106 to the control input G of the power semiconductor switch 108 in response to a phase signal (UPS) 120 in order to switch on the power semiconductor switch 108. In this case, the variable current (IG) 106 can assume two or more (for example more than five) discrete values in the course of the switch-on process (an exemplary profile of the variable current is shown in the fourth curve from the top in Figure 2). In other examples, the variable current source 102, 104 continuously varies the variable current (IG) 106.
In the example in Figure 1, the variable current source 102, 104 comprises a current source circuit 102 and a plurality of semiconductor switches (Q1) 104. The power terminals of the plurality of semiconductor switches (Q1) 104 are connected in parallel between a first reference voltage (V1) 124 and the control terminal G of the semiconductor switch 108. Consequently, the plurality of semiconductor switches (Q1) 104 can conduct a variable current into the control terminal G of the power semiconductor switch. By way of example, only a portion of the plurality of the semiconductor switches 104 can be in an ON state and thus conduct a predetermined current into the control terminal G. Alternatively or additionally, the semiconductor switches can be chosen to carry currents of different magnitudes (for example by means of a variable dimensioning of the semiconductor switches). In the example in Figure 1, the plurality of semiconductor switches 104 are MOSFETs. Other semiconductor switches can be chosen in other examples.
Besides the plurality of semiconductor switches 104, the variable current source in Figure 1 comprises the current source circuit 102. Said current source circuit 102 is configured to receive the phase signal (UPS) 120 and, in response to this signal, to switch the plurality of semiconductor switches 104 such that a current having a specific level is supplied to the control terminal G depending on the respective phase of the switch-on process of the power semiconductor switch. An exemplary variable current source 102, 104 will be discussed further below in association with Figure 3.
The phase signal (UPS) 120 is generated by the phase detection circuit 118. In the example in Figure 1, the phase detection circuit 118 receives the control voltage (VG) 114 present at the control input G of the power semiconductor switch 108. On the basis of the profile of said voltage, the phase detection circuit 118 can determine which phase of the switch-on process the power semiconductor switch is in and generate a corresponding phase signal (UPS) 120. The use of the control voltage (VG) 114 (that is to say the gate-emitter voltage in the case of an IGBT) for detecting the phase of the switch-on process can afford advantages in some circuits. Firstly, the control voltage contains information regarding the phase of the switch-on process. In addition, control voltage can be detected more easily than other signals in the control circuit. In this regard, for example, a high voltage (for example the collector-emitter voltage) would first have to be brought to a lower voltage level, under certain circumstances. That may be associated with a certain outlay in terms of circuitry. The same applies to an operating current (for example a collector-emitter current) of the power semiconductor switch. Nevertheless, in other examples, it is also possible to use a voltage across the high-voltage inputs (for example the collector-emitter voltage) or an operating current (for example a collector-emitter current) as detection signal for the phase detection. These signals also contain the required information regarding the phases of the switch-on process.
The phase detection circuit 118 can furthermore comprise an input which can receive a control signal (UCMD) 116 for the power semiconductor switch. Said control signal (UCMD) 116 can have for example a first level if the power semiconductor switch is intended to be turned on, and a second level if the power semiconductor switch is intended to be switched off. Consequently, an edge in the control signal (UCMD) 116 can signal that the power semiconductor switch is intended to be switched. The phase detection circuit 118 can detect, on the basis of the control signal (UCMD) 116, when a switch-on process of the power semiconductor switch begins. This instant may simultaneously be the beginning of a first phase of the switch-on process (where the variable current source supplies a current having a first level to the control input G).
The control circuit in Figure 1 forms a closed control loop for controlling the switch-on process of the power semiconductor switch 108. The controlled variable is the current supplied to the control input G. The measurement variable is the voltage at the control input (VG) in the case of Figure 1. A present phase of the switch-on process is determined from said control voltage. Depending on the phase which the power semiconductor switch is currently in, the control circuit in turn chooses a fixed or variable current. This respective current is supplied to the control input of the power semiconductor switch (which "closes" the control loop). Many control circuits in the prior art use control without feedback (i.e. an open control loop). The control circuit in Figure 1 can achieve better results in comparison with those circuits, since a present state of the power semiconductor switch can influence the switch-on process. Moreover, the control in Figure 1 can manage without external control terminal resistors.
Now that an exemplary control circuit has been presented in association with Figure 1, an explanation will be given below, with reference to the curves in Figure 2, concerning those phases of the switch-on process of the power semiconductor switch which the control circuit detects (and varies the current to the control input of the power semiconductor switch in response to the detection).
Figure 2 shows five idealized and exemplary curves. The topmost curve 202 shows a collector-emitter current (ICE) of a power semiconductor switch, and the second curve 204 shows a collector-emitter voltage (VCE) 204. The profile of a gate voltage (VG) (i.e. the voltage at the control terminal of the IGBT) is plotted schematically in the third curve 214. The fourth curve 206 illustrates an exemplary profile of a current (IG) which is fed from the variable current source into the control input of the power semiconductor switch. Finally, in the bottommost curve 216 there is an exemplary control signal (UCMD) for the switching of the power semiconductor switch.
As plotted in Figure 2, the switch-on process of the power semiconductor switch can be divided into different phases (A0, A, B and C). The power semiconductor switch is in a phase in each case for a specific time duration. The power semiconductor switch has a specific state in each of said phases. The length and manifestation of the phases depend, inter alia, on the parameters of the power semiconductor switch, the parameters of the control circuit and the load and also the operating parameters. As already described above, the control circuits described herein are configured to identify a present phase of the switch-on process and to adapt the variable control current on the basis of this identification.
The curves shown in Figure 2 illustrate the switch-on behaviour of an IGBT. However, other semiconductor switches also exhibit an at least partly similar switch-on behaviour. In this regard, different phases can also be identified in the switch-on behaviour of a power MOSFET or of a power bipolar transistor. Consequently, the control circuits described herein can also be used for other power semiconductor switches.
Furthermore, it is not mandatory for the control circuit to detect the four phases A0, A, B, C shown in Figure 2 and to vary the current in response to the detection. Rather, in some examples, it is also possible to detect only a selection (for example two or three) of the phases shown in Figure 2. In further examples, the division of the phases can deviate from the division shown in Figure 2. In this regard, in some control circuits, a transition between a first and a second phase can occur at a different point than that shown in Figure 2. In this example, too, however, a control circuit described herein can vary a current, induced into the control input of the power semiconductor switch, in response to the respectively present phase of the switch-on process.
The exemplary profile of the control signals of a control circuit as shown in Figure 2 will now be discussed, which control circuit varies the current to the control input (IG) in a closed control loop on the basis of the detected phases of the switch-on process of a power semiconductor switch, in order to switch on the power semiconductor switch.
The switch-on process begins at the instant t0 with a state change of the control signal UCMD (from a low to a high voltage level in the example in Figure 2). A control unit of the power semiconductor switch thereby signals that said power semiconductor switch is to be switched on. The phase detection circuit can detect this state change in the control signal (UCMD). A first phase A0 of the switch-on process begins with the state change. In the example in Figure 2, in the phase A0 a constant current (IG) is introduced into the control input of the power semiconductor switch (as can be seen in curve 206).
In the first phase, the power semiconductor switch does not yet conduct (the collector-emitter current (ICE) is approximately zero). Therefore, the collector-emitter voltage (VCE) remains at its (high) level which it has during the switched-off state of the power semiconductor switch. The profile of the control input voltage (VG) (gate-emitter voltage) is determined by a charging process of different capacitances in the power semiconductor switch. By way of example, in the case of an IGBT, different capacitances can occur between gate and source of the MOSFET control head (for example an oxide capacitance, a capacitance of the depletion zone, a capacitance between a gate electrode and the emitter electrode, and so on). These capacitances are charged by the current applied to the control input in the phase A0. The voltage at the control input of the power semiconductor switch subsequently rises with a time constant determined by the internal capacitances of the power semiconductor switch.
A second phase of the switch-on process of the power semiconductor switch begins at the instant t1 at which the IGBT begins to conduct. That occurs if the control voltage VG reaches a threshold voltage of the MOSFET of the IGBT. The collector-emitter current (ICE) then rises greatly (in this phase, a high collector-emitter voltage (VCE) is present at the IGBT; therefore, the rise in the collector-emitter current (ICE) is determined by the current gradient in the saturation region of the IGBT). The collector-emitter voltage (VCE) does not yet decrease greatly (e.g. since a freewheeling diode of the IGBT cannot yet take up voltage). The control input voltage (VG) furthermore increases at a rate determined by the capacitances of the IGBT.
The phase detection circuit can detect the beginning of the second phase A on the basis of the control input voltage (VG). For example, the phase detection circuit can be configured to detect the beginning of the second phase A if the control input voltage (VG) exceeds a predetermined threshold value. Some examples in this respect are presented further below. As already mentioned, the phase detection can also take place on the basis of other signals. In this regard, as can be seen in Figure 2, the characteristic of the collector-emitter voltage (VCE) and of the collector-emitter current (ICE) changes at the instant t1. Consequently, in other examples, a phase detection circuit can identify the beginning of the second phase A on the basis of the collector-emitter voltage (VCE) or the collector-emitter current (ICE).
In response to a detection of the beginning of the second phase A, the variable current source of the control circuit varies a level of the current which is conducted into the control input of the power semiconductor switch. In the example in Figure 2, the current which is conducted into the control input of the power semiconductor switch is reduced from its value in the first phase A0 in stages (for example in three or four stages). The length of the individual stages can be predetermined and adapted to the respective power semiconductor switch. For this purpose, the control circuit can define a predetermined set of delays that can be chosen by the user. Alternatively, a length of the individual phases can be set in response to the reaching of threshold voltages by the control input voltage (VG). In some examples, a current level in a last subphase of the second phase A is chosen to correspond to a nominal energy of the power semiconductor switch. In Figure 2, the current which is conducted into the control input of the power semiconductor switch is reduced in stages. In one example, the length of the stages can be chosen such that a transition to the last subphase of the second phase A takes place during normal operation if the load current through the power semiconductor switch reaches a level corresponding to a level of the load current during the Miller plateau of the switch-on process. In other examples, the current can also be reduced continuously.
The reduction in stages - as shown in Figure 2 - of the current which is conducted into the control input of the power semiconductor switch can bring about an increase in the current gradient of the collector-emitter current (ICE) of the power semiconductor switch. As a consequence thereof, a maximum value of the collector-emitter current (ICE) is reached earlier than in circuits which do not use the reduction of the control input current in stages. That can have the effect of reducing an energy loss during the switch-on process.
A third phase B of the switch-on process begins if the collector-emitter current (ICE) of the power semiconductor switch reaches its maximum value (at the instant t2 in Figure 2). Afterward, the freewheeling diode of the IGBT takes up voltage, the collector-emitter voltage (VCE) decreases accordingly and the collector-emitter current (ICE) falls to a constant load current value. As can be discerned in Figure 2, the beginning of the third phase can also be detected on the basis of the collector-emitter voltage (VCE) or the collector-emitter current (ICE).
The phase detection circuit of the control circuit can detect the beginning of the third phase in response to the control input voltage (VG) reaching the peak. In response to the identification of the beginning of the third phase B, the control circuit again varies the level of the current (IG) introduced into the control input. In one example, the control circuit increases the level of the current (IG) to a value between the value from the last subphase of the second phase A and the value (or the smallest of the values) of the first phase A0. The current (IG) that flows into the control input discharges an internal capacitance of the power semiconductor switch in the third phase B. Owing to the rapid fall in the collector-emitter voltage (VCE) and owing to the increase in the internal capacitances of the power semiconductor switch, the control input voltage (VG) has a substantially flat profile in this phase.
As shown in Figure 2, the control circuit can also vary the current (IG) introduced into the control input in different subphases in the third phase B. In this regard, in the example from Figure 2, the current (IG) firstly has a constant value before a rising control input voltage (VG) is accompanied by a falling current (IG) at the instant t3.
A fourth and last phase C of the switch-on process begins at the instant t4. The collector-emitter voltage (VCE) has fallen to such a great extent that the IGBT reaches its active range. The collector-emitter current (ICE) has reached its nominal value in the switched-on state. The control input voltage (VG) strives towards its steady-state value. The beginning of the fourth phase C can be identified by the phase detection circuit if the control input voltage (VG) exceeds a further (second) predetermined threshold value.
In response to the detection of the beginning of the fourth phase C, the control circuit can again vary a level of the current (IG) which is conducted into the control input. In the example from Figure 2, the control circuit sets the current (IG) to a constant level. The latter is lower than the levels of the variable current (IG) in all preceding phases A0, A, B. In one example, the current (IG) is chosen such that it corresponds to a minimum current (if appropriate taking account of a predetermined safety margin) to keep the IGBT in operation. This choice can be advantageous with the use of some topologies of the variable current source, since these circuits consume power during the entire switched-on duration of the IGBT. A lowest possible level of the current (IG) can thus reduce the power loss of the control circuit during the switched-on duration of the IGBT.
The last sections have explained how an exemplary control circuit varies a current supplied to the control input in the course of the switch-on process of a power semiconductor switch. As already mentioned, the control circuit can also detect only a portion of the four phases in Figure 2 and correspondingly vary the current (IG) (e.g. only the first, second and third phases A0, A, B, only the second, third and fourth phases A, B, C or only the second and fourth phases A, C).
In association with Figure 2, the last sections have functionally described an exemplary control circuit. The next sections will discuss exemplary circuits for implementing the control circuit in association with Figures 3 to 5. 
As already explained with reference to Figure 1, the control circuit can comprise a variable current source and a phase detection circuit. An exemplary configuration of these two components can be seen in Figure 3. The variable current source 102, 104 comprises a current source circuit 102 and a plurality of semiconductor switches (Q1) 104. The phase detection circuit 118 comprises various components for detecting which phase of the switch-on process the power semiconductor switch is currently in. Both components (the variable current source 102, 104 and the phase detection circuit 118) will be explained in more precise detail below.
The variable current source 102, 104 will be discussed first. As can be seen in Figure 3, the variable current source 102, 104 has a plurality of parallel current source stages in one example. Each of said stages comprises a current amplifier 102 and a semiconductor switch 104, which can supply a current to the control input G of the power semiconductor switch. The output currents of the parallel current source stages can be chosen such that different current levels required by the control circuit are available as a result of switching on and off. In this way, a variable current can be applied to the control input G of the power semiconductor switch during the switch-on process.
In one example, the current amplifiers 102 can be configured to receive a phase signal (UPS) 120 and a reference current signal (UCS). Hereinafter, it is assumed that the reference current signal (UCS) is a reference current. In other examples it may be a reference voltage. The variable current source 102, 104 can activate one or a plurality of parallel current source stages in response to the phase signal (UPS) 120. A predetermined current (depending on the output current of the one or more current source stages) is then conducted into the control input. The current source stages can supply different or identical output currents. Four parallel current source stages are depicted schematically in Figure 3. However, the number of current source stages can be different in other examples (e.g. two (or more), three or more than four). The number and the output currents of the current source stages can be chosen such that a variable current source can provide the majority of output currents required (by activation of one or a plurality of current source stages).
In this case, the phase detection signal can contain information that the power semiconductor switch has entered one of the phases discussed above in association with Figure 2 (phase A0, A, B or C). The variable current source 102, 104 can supply output currents having the properties (levels and time durations) such as were likewise explained in association with Figure 2.
In order to provide the respective output currents, each of the parallel current source stages can amplify the reference current with a predetermined factor. In one example, the reference current is received from a region of the control circuit with a lower voltage level (for example 4 to 6 V). On the other hand, the semiconductor switches 104 of the variable current source 102, 104 are connected between the control input G of the power semiconductor switch and a reference voltage of a region of the control circuit having a higher voltage level V1 (for example 24 to 26 V). Consequently, the semiconductor switches 104 conduct the variable output current of the variable current source 102, 104 from the region of the control circuit having a higher voltage level V1 into the control input. In one example, the variable current source 102, 104 achieves the above-described conversion from the region having a low voltage level into the region having a higher voltage level without using level shifters.
In one example, each of the parallel current source stages contains a current mirror circuit which amplifies the reference current to the respective output current. In one example, each current mirror circuit can comprise a plurality of MOSFET semiconductor switches dimensioned to provide the respective output current. In addition, the semiconductor switches of one or more of the parallel current source stages can be arranged in a cascoded manner. That can improve an output resistance of the current source stages. Additionally or alternatively, the semiconductor switches in each of the parallel current source stages can be of different design. In this regard, in one example, it is possible to use semiconductor switches having a low nominal voltage and semiconductor switches having a higher nominal voltage.
The use of current mirror circuits for generating the output current in the variable current source can afford various advantages. Firstly, a transconductance of the circuit can be varied by injection of a desired current. Moreover, the variable transconductance can make it possible to realize a closed control loop when switching on the power semiconductor switch. Furthermore, process and temperature fluctuations can be (at least partly) compensated for in the current mirror circuits. Moreover, a response time of the variable current source can be reduced (for example in comparison with a circuit having an inverter chain).
As already mentioned, the variable current source 102, 104 can comprise a plurality of semiconductor switches. In one example, the semiconductor switches can be integrated with a separate source well (in the case of MOSFETs). That can reduce a variation of the output current with the temperature.
In other examples, active regions of the semiconductor switches (in the current source stages) can be chosen as integer multiples of a reference semiconductor switch. That can reduce a fluctuation of the output current as a result of a process-dictated variation during production.
It has already been explained in association with Figure 2 that the variable current source can provide an output current having different levels within a phase (see, for example, the second phase A in Figure 2). In one example, the two or more stages of the output current can be generated in response to output pulses of a pulse generating circuit. The latter can generate one or more pulses of predetermined length beginning at the instant at which the phase signal (UPS) signals the beginning of a specific phase. The variable current source can generate a predetermined current starting from a state change of each of the pulses. Consequently, the pulse generating circuit can attain the time duration of the different subphases without using an oscillator or the like. A multi-stage configuration of the variable current was discussed only for the second phase A in Figure 2. However, this technique (using a pulse generating circuit) can also be used in other phases of the switch-on process.
The preceding sections discussed some examples of the implementation of the variable current source 102, 104. The following sections will discuss various aspects regarding the implementation of the phase detection circuit 118, once again on the basis of the example in Figures 3 and 5. The phases of the switch-on process of the power semiconductor switch which the phase detection circuit can detect have already been discussed in association with Figure 2.
The phase detection circuit 118 in Figure 3 contains a state circuit 302, a peak timing detection circuit 304, a plurality of comparators 310, 312, 314 and a plurality of optional level shifters 316, 318, 320. By means of these components, the phase detection circuit can determine the phase of the switch-on process which the power semiconductor switch is currently in. 
In Figure 3, the phase detection circuit 118 receives the control input voltage (VG) and the control signal (UCMD). On the basis of these signals, the phase detection circuit 118 can determine which phase of the switch-on process is currently being run through. As already mentioned, instead of the control input voltage (VG), it is also possible to use some other signal that characterizes the switch-on behaviour of the power semiconductor switch (for example the collector-emitter voltage (VCE) or the collector-emitter current (VCE)). As explained further below in association with Figure 5, in addition to the control input voltage (VG), it is possible, moreover, to use one or a plurality of further other signals characterizing the switch-on behaviour of the power semiconductor switch (for example the collector-emitter voltage (VCE) or the collector-emitter current (VCE)).
The phase detection circuit generates a phase detection signal (UPS) 120 which indicates the respective phase (and/or a transition between two phases). In some examples, the phase signal (UPS) 120 can include a plurality of channels each indicating the presence of one specific phase or the instant of a transition between two specific phases. As described further above, the phase signal (UPS) 120 is received by the variable current source 102, 104, which outputs a corresponding current in response to the phase signal (UPS) 120.
The phase detection circuit 118 is configured to detect two different characteristics of the control input voltage (VG): firstly, the phase detection circuit 118 can detect when the control input voltage (VG) exceeds (or falls below) one or a plurality of predetermined threshold values. Secondly, the phase detection circuit 118 can detect when the control input voltage (VG) has a peak. It has already been explained in association with Figure 2 that these two detection steps can suffice for identifying a plurality of phase transitions during the switch-on process of the semiconductor switch.
Firstly, the plurality of comparators 310, 312, 314 will now be discussed, with the aid of which the phase detection circuit 118 can ascertain when the control input voltage (VG) exceeds a specific threshold value. In the example from Figure 3, the comparison circuit is configured in the manner of a flash ADC (i.e. the plurality of comparators 310, 312, 314 operate in parallel). The control input voltage (VG) is compared respectively with a reference voltage TH1, TH2, THN in the parallel comparators 310, 312, 314. The phase detection circuit 118 can thus determine when a specific limit value TH1, TH2, THN is exceeded. In the example in Figure 2, a comparison of the control input voltage (VG) with a threshold value may be necessary for the identification of the phase transition from the first to the second phase (A0→A) and for the identification of a transition from the third to the fourth phase (B→C). These comparisons are carried out in each case by one of the plurality of parallel comparators 310, 312, 314.
In the example from Figure 3, moreover, a plurality of the parallel comparators 310, 312, 314 are also used for the detection of a point in time at which the control input voltage (VG) reaches the peak. These comparison values can therefore be used for detecting the transition from the second to the third phase (A→B) in accordance with Figure 2. That is explained in further detail further below in association with the peak detection circuit 304.
In one example, the reference voltages TH1, TH2, THN can be generated with reference to the first reference voltage (V1). For example, the first reference voltage (V1) can be divided down by one or a plurality of voltage dividers (e.g. one voltage divider per comparator 310, 312, 314) to the desired reference voltages TH1, TH2, THN.
The comparison circuit in the manner of a flash ADC in Figure 3 may be advantageous if the control input voltage (VG) is used for detecting the phases of the input signal, since the comparison circuit in the manner of a flash ADC in Figure 3 can have a high input impedance. The control input G can have a high output resistance, which makes it more difficult to use a detection circuit having a low input resistance (since otherwise charge could flow away from the control input, which could disturb the signal to be measured).
In one example, one or a plurality of the comparators 310, 312, 314 are configured as folded transconductance amplifier with push-pull output stage. In a further example, one or a plurality of the comparators 310, 312, 314 are configured as latched circuit with push-pull output stage. Both alternatives can have a large common-mode range, which may be necessary for detecting a point in time at which the control input voltage (VG) reaches the peak (the voltage at the peak of the control input voltage (VG) can be, for example, 96% of the first reference voltage V1). The solution with a latched circuit with push-pull output stage can in this case have a smaller structural size of the output stage and a higher rate of rise in comparison with the solution with a transconductance amplifier with push-pull output stage. 
Since the state circuit 302 is arranged in a region having a lower voltage in the example from Figure 3, the output signals of the comparators 310, 312, 314 are reduced by corresponding level shifters 316, 318, 320. The resulting signals CO1, CO2, CON can be received and processed further by the state circuit 302 and the peak detection circuit 304.
The following sections will now discuss an exemplary peak timing detection circuit 304 in greater detail.
In one example, the peak timing detection circuit 304 can receive the output signals CON, CON-1…CO3 from a plurality of the comparators 310, 312, 314 as input signal. The peak timing detection circuit 304 can be configured to identify a peak in the control input voltage (VG) if the control input voltage (VG) has exceeded all threshold voltages of a subset of the comparators 310, 312, 314 (for example one or two comparators) which supply the output signals CON, CON-1…CO3 and has again fallen below the threshold voltage of the comparator of the subset having the highest threshold voltage. In this case, the peak timing detection circuit 304 signals to the state circuit 302 by means of a detection signal (UDT) 306 that the control input voltage (VG) has reached a peak. In this example, the peak detection is carried out independently of a magnitude of the voltage maximum of the control input voltage (VG).
In some cases, the control input voltage (VG) does not have a pronounced peak. Moreover, the peak timing detection circuit presented above may be disturbed by oscillations during the transition from the second phase A to the third phase B. Therefore, a peak timing detection circuit 304 (in addition or as an alternative to the peak timing detection circuit discussed above) can comprise a further circuit. An exemplary further circuit is discussed below.
The further exemplary peak timing detection circuit also has the output signals of a subset of the comparators 310, 312, 314 as input signals. In addition, a further signal delayed by a predetermined delay is generated for each of the subset of the comparators 310, 312, 314. The delayed and the undelayed output signals of each comparator 310, 312, 314 are applied to an OR gate. In each case the earliest occurring signal for each threshold voltage is thus determined. The instant of the peak is determined by an ANDing of the output signals of the OR gate. In this case, it is possible to select the individual delays for the respective type of power semiconductor switch (e.g. taking account of a gradient of a rise in the control input voltage (VG) after the beginning of a switch-on process).
The preceding sections explained how the phase detection circuit can detect various features of the control input voltage (VG). The following sections will explain how the phase which the switch-on process is currently running through can be detected from the output signals of the comparators 310, 312, 314, the control signal (UCMD) 116 and the output signal of the peak timing detection circuit 304.
This function is performed by the state circuit 302, the function of which is explained in association with Figure 4. As can be seen in Figure 4, the state circuit 302 can comprise a state machine. In the example in Figure 4, the state circuit 302 can identify which of four phases of the switch-on process the power semiconductor switch is currently in. The four phases correspond to the four phases which were discussed in association with Figure 2 (i.e. phases A0, A, B and C).
As already mentioned, a beginning of the switch-on process can be detected on the basis of the control signal (UCMD) 116 for the semiconductor switch. In one example, the beginning of a switch-on process of the power semiconductor switch can be detected if the control signal (UCMD) 116 has a rising or falling edge. In response to the state change of the control signal (UCMD) 116, the state circuit 302 can identify that the power semiconductor switch has entered the phase 402 (A0) of the switch-on process.
Furthermore, the state circuit 302 can decide, on the basis of an output signal (CO1) of a first comparator, whether a transition from the first phase 402 (A0) to the second phase 404 (A) has taken place. If the control input voltage (VG) exceeds the threshold voltage of the first comparator, the output signal CO1 of the first comparator has a first state (e.g. a high level). If the control input voltage (VG) falls below the threshold voltage of the first comparator, the output signal CO1 of the first comparator has a first state (e.g. a low level
2016174354.tif 000011
In some examples, the comparator must maintain a specific state for a predetermined time duration before a phase change is detected.
In some examples, the respective comparator (for example the first comparator for the transition from phase A0 to phase A) can be turned off a predetermined time after the phase transition has been ascertained (e.g. 20 ns to 80 ns). A power consumption of the circuit can be reduced as a result.
As already discussed, a transition to a third phase (B) 408 can be identified on the basis of an output signal 406 (corresponding to the detection signal (UDT) 306) of a peak timing detection circuit. If said output signal 406 signals that the control input voltage (VG) has reached a peak (or a maximum), the state circuit 302 changes the present phase to the second phase (B) 406. As already mentioned, the output signal 406 of the peak detection circuit can determine a point in time of the peak of the control input voltage (VG) on the basis of the output signal of a plurality of comparators. The latter can also be turned off a predetermined time duration (e.g. 20 ns to 80 ns) after the identification of the phase transition from the second to the third phase (A→B).
The transition from phase B 408 (the third phase) to the phase C 410 (the fourth phase) can take place in reaction to the output signal CO2 of a second comparator. The state circuit 302 can thus identify whether a transition from the third phase (B) 408 to a fourth phase (C) 410 has taken place. If the control input voltage (VG) exceeds the threshold voltage of the second comparator, the output signal CO2 of the second comparator has a first state (e.g. a high level). If the control input voltage (VG) falls below the threshold voltage of the second comparator, the output signal CO2 of the second comparator has a first state (e.g. a low level 
2016174354.tif 000012
The entry into the fourth phase (C) 410 is the last phase transition identified by the state circuit 302. In other examples, the switch-on process can be divided into more phases (e.g. five, six or seven or more phases) which can be detected on the basis of the profile of the control input voltage (VG). In still other examples, the switch-on process can be divided into fewer phases (e.g. two or three) which can be detected on the basis of the profile of the control input voltage (VG). In all cases, it is possible to use phase detection circuits and variable current sources of the kind as discussed further above for the case of four phases of the switch-on process.
As soon as the entry into a specific phase has been identified, the state circuit 302 generates a corresponding phase signal (UPS) 120. This phase signal (UPS) 120 can then be received by a variable current source, as discussed above. The variable current source can in turn conduct an output current (constant or variable) predetermined for the respective phase to the control input of the power semiconductor switch, in order to switch on the power semiconductor switch.
The preceding sections discussed exemplary variable current sources and phase detection circuits of the control circuit with reference to Figure 3 and Figure 4. Another variant of these circuits will be discussed below.
Figure 5 shows an alternative to the peak timing detection circuit in Figure 3, for identifying the transition from the second phase to the third phase (A→B) (i.e. an instant at which a collector-emitter current (ICE) has a maximum). The phase circuit 118 in Figure 5 contains a phase transition circuit 504, which receives a signal (VCEF) 536 based on the collector-emitter voltage (VCE) as input signal and detects a phase transition on the basis of this signal.
The signal (VCEF) 536 based on the collector-emitter voltage (VCE) is generated by a filter 530 containing a capacitance C1 and a resistive element R1, which are coupled between a collector terminal C and an emitter terminal E of the power semiconductor switch.
In one example, a control circuit of an IGBT can comprise a series circuit of parallel-connected capacitances and resistive elements, which is coupled to the collector terminal of the power semiconductor switch (for example in order to provide an active clamping function). The filter 530 can be coupled between a last capacitance of the series circuit of parallel-connected capacitances and resistive elements and a reference voltage level 112.
The filter 530 can be configured to generate a voltage spike if the peak of the collector-emitter current has been exceeded. This signal (VCEF) 536 is forwarded to the phase transition circuit 504. In the phase transition circuit 504, in one example, an instant of the peak of the collector-emitter current (ICE) can be determined from the signal (VCEF) 536. This information can be used by the phase transition circuit 504 to detect a phase transition from the second phase (A) to the third phase (B) of the switch-on process. A corresponding detection signal (UDT) 506 can in turn be communicated to the state detection circuit 502.
In one example, the phase transition circuit 504 can amplify the signal (VCEF) 536 and apply the amplified signal to a differential amplifier. The resulting signal can have a falling edge at the instant of the peak of the collector-emitter current (ICE) and thus indicate the phase transition from the second to the third phase (A→B). By way of example, the falling edge of the resulting signal can be detected for this purpose.
In one example, the phase transition circuit 504 can amplify the signal (VCEF) 536 in three amplifier stages. Firstly, a buffer amplifier can reduce the output impedance of the signal to be detected at the VCE node. Afterwards a non-inverting amplification followed by a differential amplification of the signal can be carried out.
The above description of the illustrated examples of the present invention is not meant to be exhaustive or restricted to the examples. While specific embodiments and examples of the invention are described herein for illustration purposes, various modifications are possible, without departing from the present invention. The specific examples of voltage, current, frequency, power, values of ranges, times, etc. are merely illustrative, and so the present invention can also be implemented with other values for these variables.
These modifications can be carried out on examples of the invention in light of the detailed description above. The terms used in the following claims should not be interpreted such that the invention is restricted to the specific embodiments disclosed in the description and the claims. The present description and the figures should be regarded as illustrative and not as restrictive.
Claims
1.           Control circuit for turning on a power semiconductor switch, comprising:
an input which is configured to receive a signal that characterizes the switch-on behaviour of the power semiconductor switch;
a phase detection circuit which is configured to detect two or more phases in the course of the switch-on process of the power semiconductor switch based on the signal that characterizes a switch-on behaviour of the power semiconductor switch, and to generate a phase detection signal, which indicates which of the two or more phases the power semiconductor switch is currently running through; and
a variable current source which is configured to supply a current with variable current strength to a control input of the power semiconductor switch in response to the phase detection signal, in order to switch on the power semiconductor switch, 
wherein the control circuit is configured to control the variable current source in a closed control loop in response to the signal that characterizes the switch-on behaviour of the power semiconductor switch.
2.         Control circuit according to Claim 1, wherein the signal that characterizes a switch-on behaviour of the power semiconductor switch is a control input voltage which is present at the control input of the power semiconductor switch.
3.         Control circuit according to either of Claims 1 and 2, wherein the phase detection circuit identifies the two or more phases in the course of a switch-on process on the basis of characteristic features of the signal that characterizes a switch-on behaviour of the power semiconductor switch.
4.         Control circuit according to any of Claims 1 to 3, wherein the phase detection circuit contains one or a plurality of comparators, wherein each of the one or the plurality of comparators is configured to compare the signal that characterizes a switch-on behaviour of the power semiconductor switch with one of one or more reference signals, and wherein the phase detection circuit detects transitions between one or a plurality of the phases in the course of a switch-on process of the power semiconductor switch if the signal that characterizes a switch-on behaviour of the power semiconductor switch exceeds a respective reference signal.
5.         Control circuit according to any of Claims 2 to 4, wherein the phase detection circuit comprises a peak timing detection circuit which is configured to identify a point in time of a peak in the signal that characterizes a switch-on behaviour of the power semiconductor switch, and wherein the phase detection circuit is configured to detect a transition between two phases if the signal that characterizes the switch-on behaviour of the power semiconductor switch reaches the peak.
6.         Control circuit according to any of Claims 1 to 4, wherein the phase detection circuit is configured to detect at least four phases in the course of the switch-on process of the power semiconductor switch.
7.         Control circuit according to any of Claims 1 to 6, wherein the variable current source comprises a plurality of parallel driver stages.
8.         Control circuit according to Claim 7, wherein each of the plurality of driver stages is configured to amplify a predetermined input current by a specific factor.
9.         Control circuit according to any of Claims 1 to 8, wherein the control circuit comprises a region having a higher voltage level and a region having a lower voltage level, and wherein the input current is supplied by a current source in the region having a lower voltage level, and wherein the predetermined input current is fed without additional level shifters into the region having a higher voltage level.
10.       Control circuit according to any of Claims 7 to 9, wherein the driver stages comprise current mirror circuits.
11.       Control circuit according to any of Claims 1 to 10, wherein the current supplied to the control input of the power semiconductor switch has a first level in a first phase in the course of the switch-on process of the power semiconductor switch, wherein the current has a second level in the course of a second phase in the course of the switch-on process of the power semiconductor switch, and wherein the current has a third level in a third phase in the course of the switch-on process of the power semiconductor switch, wherein the third level is lower than the first level and higher than the second level.
12.       Control circuit according to any of Claims 1 to 11, wherein the phase detection circuit comprises one or a plurality of level shifters which are configured to convert an internal signal that is output by one or a plurality of comparators from a high voltage level in the control circuit to a low voltage level in the control circuit.
13.       Control circuit according to any of Claims 1 to 12, wherein the two or more phases in the course of a switch-on process of the power semiconductor switch are detected based on a control input voltage which is present at the control input of the power semiconductor switch, and additionally based on a voltage which is present across the power terminals of the power semiconductor switch.
14.       Control circuit according to any of Claims 1 to 13, wherein a transconductance of the control circuit is altered in the course of the switch-on process of the power semiconductor switch.
15.       Method for switching on a power semiconductor switch, comprising:
receiving a signal that characterizes the switch-on behaviour of the power semiconductor switch;
detecting two or more phases in the signal that characterizes a switch-on behaviour of the power semiconductor switch, wherein controlling a current to a control input of a power semiconductor switch comprises:
varying the current in response to detecting two or more phases in the signal that characterizes a switch-on behaviour of the power semiconductor switch; and
controlling a current to a control input of a power semiconductor switch in a closed control loop based on the signal that characterizes a switch-on behaviour of the power semiconductor switch in order to switch on the power semiconductor switch.
Abstract
A control circuit for turning on a power semiconductor switch comprises an input which is configured to receive a signal that characterizes the switch-on behaviour of the power semiconductor switch, a variable current source which is configured to supply a current with a variable level to a control input of the power semiconductor switch in order to switch on the power semiconductor switch, wherein the control circuit is configured to control the variable current source in a closed control loop in response to the signal that characterizes the switch-on behaviour of the power semiconductor switch.
2016174354.tif 000013
2016174354.tif 000014
2016174354.tif 000015
2016174354.tif 000016