(57)【要約】【課題】配線リソースを低減することが可能な電子回路のレイアウト作成装置を提供する。【解決手段】電子回路のレイアウト作成装置であって、他の信号線からのノイズを低減するためのシールドを必要とする被シールド信号を用いる回路ブロックが動作する期間に不活性となる信号を不活性信号として検出し、被シールド信号と不活性信号とを対応付ける不活性信号リストを作成して出力する不活性信号検出部と、不活性信号リスト及び電子回路の回路ブロックの配置情報に基づいて、不活性信号を最短距離で配線した場合の配線長と、各不活性信号を被シールド信号のシールドとして配線した場合の配線長の差分をそれぞれ計測し、差分が最小となるように不活性信号を選択して、選択された不活性信号と被シールド信号とを対応付けるシールドリストを作成して出力するシールド選択部と、シールドリストに基づいて、電子回路のレイアウトを作成して出力するレイアウト作成部とを備える。【選択図】図１
2016018542.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックを含む電子回路のレイアウト作成装置であって、
他の信号線からのノイズを低減するためのシールドを必要とする被シールド信号を用いる回路ブロックが動作する期間に不活性となる信号を不活性信号として検出し、上記被シールド信号と上記不活性信号とを対応付ける不活性信号リストを作成して出力する不活性信号検出部と、
上記不活性信号リスト及び上記電子回路の回路ブロックの配置情報に基づいて、上記不活性信号を最短距離で配線した場合の配線長と、上記各不活性信号を上記被シールド信号のシールドとして配線した場合の配線長の差分をそれぞれ計測し、当該計測された差分が最小となるように上記不活性信号を選択して、当該選択された不活性信号と上記被シールド信号とを対応付けるシールドリストを作成して出力するシールド選択部と、
上記シールドリストに基づいて、上記電子回路のレイアウトを作成して出力するレイアウト作成部とを備えたことを特徴とする電子回路のレイアウト作成装置。
【請求項２】
上記電子回路に関する電子回路データを格納する電子回路データメモリと、
上記電子回路データに基づいて上記電子回路のシミュレーションを実施しそのシミュレーション結果を記録するシミュレーション結果メモリとをさらに備え、
上記不活性信号検出部は、上記電子回路データ及び上記シミュレーション結果に基づいて上記不活性信号を検出することを特徴とする請求項１記載の電子回路のレイアウト作成装置。
【請求項３】
上記被シールド信号を入力する入力部をさらに備えたことを特徴とする請求項１または２記載の電子回路のレイアウト作成装置。
【請求項４】
上記電子回路のレイアウトを表示する表示部をさらに備えたことを特徴とする請求項１〜３のうちのいずれか１つに記載の電子回路のレイアウト作成装置。
【請求項５】
複数の回路ブロックを含む電子回路のレイアウト作成装置により実行されるレイアウト設計方法であって、
他の信号線からのノイズを低減するためのシールドを必要とする被シールド信号を用いる回路ブロックが動作する期間に不活性となる信号を不活性信号として検出し、上記被シールド信号と上記不活性信号とを対応付ける不活性信号リストを作成して出力することと、
上記不活性信号リスト及び上記電子回路の回路ブロックの配置情報に基づいて、上記不活性信号を最短距離で配線した場合の配線長と、上記各不活性信号を上記被シールド信号のシールドとして配線した場合の配線長の差分をそれぞれ計測し、当該計測された差分が最小となるように上記不活性信号を選択して、当該選択された不活性信号と上記被シールド信号とを対応付けるシールドリストを作成して出力することと、
上記シールドリストに基づいて、上記電子回路のレイアウトを作成して出力することとを含むことを特徴とする電子回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路のレイアウト作成装置及び方法に関する。
【背景技術】
【０００２】
アナログおよびアナログデジタル混載の電子回路や複数のアナログ回路ブロックが集積している大規模なアナログ回路では、アナログ回路の動作の基準となる電源や信号線に対してノイズが入力され、電気的特性が悪化し所望の性能が発揮されない。従って、レイアウト作成時に他の信号線からのノイズの影響を受けないように信号レベルが変化しない配線をシールド配線として使用して電子回路のレイアウトを作成する。このシールド配線には外部から入力する電源線（ＶＣＣ）及びグランド線（ＧＮＤ）を使用することが一般的である。
【０００３】
しかしながら、各アナログ回路ブロックに電位を供給するための電源線及びグランド線とは別にシールド用の電源線及びグランド線を必要とするので、使用する配線リソース（配線領域）が増加し、その結果チップサイズが増大しコストアップの原因となる。このような問題を解決するために、例えば特許文献１には、故障検出のために挿入されるスキャン信号をシールドに用いることで配線リソースの低減を図るレイアウト作成方法が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した引用文献１では、スキャン回路が挿入されるデジタル回路でのみ有効であり、アナログ回路を含む電子回路のレイアウト作成装置には適用できないという問題があった。
【０００５】
本発明の目的は上記の問題点を解決し、アナログ回路の信号線が他の信号線からのノイズの影響を受けないよう考慮しつつ、配線リソースを低減することでコストアップを防ぐ電子回路のレイアウト作成装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る電子回路のレイアウト作成装置は、
複数の回路ブロックを含む電子回路のレイアウト作成装置であって、
他の信号線からのノイズを低減するためのシールドを必要とする被シールド信号を用いる回路ブロックが動作する期間に不活性となる信号を不活性信号として検出し、上記被シールド信号と上記不活性信号とを対応付ける不活性信号リストを作成して出力する不活性信号検出部と、
上記不活性信号リスト及び上記電子回路の回路ブロックの配置情報に基づいて、上記不活性信号を最短距離で配線した場合の配線長と、上記各不活性信号を上記被シールド信号のシールドとして配線した場合の配線長の差分をそれぞれ計測し、当該計測された差分が最小となるように上記不活性信号を選択して、当該選択された不活性信号と上記被シールド信号とを対応付けるシールドリストを作成して出力するシールド選択部と、
上記シールドリストに基づいて、上記電子回路のレイアウトを作成して出力するレイアウト作成部とを備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、シールドを必要とする信号に対して、ノイズの影響がなく配線長を最小化して配線領域を最も小さくする被シールド信号をシールドに用いるので、チップサイズ及びチップコストの増大を防ぐことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態１に係る電子回路のレイアウト作成装置１００の構成を示すブロック図である。
【図２Ａ】図１のシールド選択部７の動作例を示す概念図である。
【図２Ｂ】図１のシールド選択部７の動作例を示す概念図である。
【図３】図１の不活性信号検出部４の動作状態を示す各信号のタイミングチャートである。
【図４Ａ】図１のシールド選択部７の動作例を示す概念図である。
【図４Ｂ】図１のシールド選択部７の動作例を示す概念図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１０】
実施形態１．
図１は、本発明の実施形態１に係る電子回路のレイアウト作成装置１００の構成（レイアウト設計工程を含む電子回路の設計方法）を示すブロック図である。図１のレイアウト作成装置１００は、入力部１と、電子回路データメモリ２と、シミュレーション結果メモリ３と、不活性信号検出部４と、不活性信号リストメモリ５とを備えて構成される。また、図１のレイアウト作成装置１００は、回路ブロック配置情報メモリ６と、シールド選択部７と、シールドリストメモリ８と、レイアウト作成部９と、表示部１０とを備えて構成される。
【００１１】
図１において、入力部１は、回路設計時において、他の信号線からのノイズを低減するためのシールドを必要とする被シールド信号Ｓ１を入力する。電子回路データメモリ２は、トランジスタなどの能動素子と抵抗、キャパシタなどの受動素子とそれらの接続関係を含む電子回路に関する電子回路データを格納する。シミュレーション結果メモリ３は、当該電子回路データに基づいて電子回路全体のシミュレーションを実施しそのシミュレーション結果を記録する。
【００１２】
図１において、不活性信号検出部４は、入力部１からシールドを必要とする被シールド信号Ｓ１と、シミュレーション結果とに基づいて、当該入力された被シールド信号Ｓ１のシールド候補である不活性信号を検出する。ここで、不活性信号検出部４は、当該被シールド信号Ｓ１が入力される回路が動作する期間に不活性となる不活性信号をすべて検出してそのリストを作成し、当該作成された不活性信号リストを不活性信号リストメモリ５に出力する。すなわち、不活性信号検出部４は、電子回路全体のシミュレーション実行時に被シールド信号Ｓ１を生成する回路ブロックと、当該被シールド信号Ｓ１を用いて動作する回路ブロックとが動作している期間に、不活性信号を検出する。ここで、不活性信号とは、どのようなノイズが付加されても電子回路の動作に影響を及ぼさない信号のことをいう。
【００１３】
不活性信号リストメモリ５は、当該検出された不活性信号と被シールド信号Ｓ１とを対応付ける不活性信号リストを格納する。回路ブロック配置情報メモリ６は、当該電子回路を構成するアナログ回路ブロックのフロアプランによる全回路ブロックの配置情報を格納する。
【００１４】
シールド選択部７は、不活性信号リスト及びあらかじめ入力されたフロアプランによる全回路ブロックの配置情報に基づいて、被シールド信号Ｓ１の経路を決定する。また、シールド選択部７は、不活性信号リスト及び上記全回路ブロックの配置情報に基づいて、不活性信号リストの各不活性信号を最短距離で配線した場合の配線長と各不活性信号を被シールド信号Ｓ１のシールドとして配線した場合の配線長との差分を計測する。また、シールド選択部７は、当該計測された差分が最小となるように不活性信号を選択し、当該選択された不活性信号と被シールド信号Ｓ１とを対応付けるシールドリストを作成し、当該作成されたシールドリストをシールドリストメモリ８に出力する。なお、当該不活性信号には、電源信号及び接地信号を含む。すなわち、シールド選択部７は、電源線（ＶＣＣ）もしくはグランド線（ＧＮＤ）を最短距離で配線した場合の配線長と電源線もしくはグランド線を被シールド信号Ｓ１のシールドとして配線した場合の配線長との差分も計測する。ここで、シールドリストメモリ８は、各被シールド信号と当該各被シールド信号をシールドするのに最適な不活性信号とを対応付けるシールドリストを格納する。
【００１５】
シールドリストメモリ８は、シールド選択部７から出力されたシールドリストを格納する。レイアウト作成部９は、シールドリストに基づいて、電子回路のレイアウトを作成し、当該作成されたレイアウトを表示部１０に表示させる。
【００１６】
以上のように構成された実施形態１に係る電子回路のレイアウト作成装置１００の動作について以下に説明する。なお、本実施形態では、４つの回路ブロックＡ〜Ｄからなる電子回路１１のレイアウトを作成する場合について説明する。ここで、回路ブロックＡ及び回路ブロックＢが動作している間は、全ての回路が動作しない回路ブロックＣへの入力信号が不活性信号となる。また、回路ブロックＡ及び回路ブロックＢが動作している間は、クロックが停止しているフリップフロップの入力信号が不活性信号となる。
【００１７】
図２Ａ及び図２Ｂは、図１のシールド選択部７の動作例を示す概念図である。図２Ａにおいて、シールド選択部７は、レイアウト上での回路ブロックＡ〜Ｄの配置情報から、被シールド信号Ｓ１の経路を決定する。さらに、シールド選択部７は、回路ブロックＣと回路ブロックＤとの間の不活性信号Ｓ２の経路が最短となるように当該不活性信号Ｓ２の経路を決定し、当該決定された経路の配線長Ｌ１を計測する。
【００１８】
また、シールド選択部７は、図２Ｂに図示するように、不活性信号Ｓ２を被シールド信号Ｓ１のシールドとして用いるために経路を変更して配線した場合の配線長Ｌ２を計測し、配線長Ｌ１と配線長Ｌ２との差分ΔＬを記録する。ここで、図２Ｂの破線の部分が配線長Ｌ１と配線長Ｌ２との差分ΔＬとなる。
【００１９】
図３は、図１の不活性信号検出部４の動作状態を示す各信号のタイミングチャートである。図３において、被シールド信号Ｓ１が入力される回路ブロックＡ及びＢの動作状態を示す動作状態信号ＳＡＢと、回路ブロックＣ及びＤの動作状態を示す動作状態信号ＳＣＤとが示される。すなわち、期間Ｔ（時間ｔ０〜時間ｔ１）では、回路ブロックＡ及びＢは動作状態であり、回路ブロックＡ及びＢに用いられる被シールド信号Ｓ１の信号レベルは変化する。図１の不活性信号検出部４は、回路ブロックＡ及びＢの動作期間Ｔにおいて、信号レベルが変化しない信号ＳＢ及びＳＣを不活性信号Ｓ２−１及びＳ２−２としてそれぞれ検出し、信号レベルが変化する信号ＳＡを不活性信号として検出しない。
【００２０】
図４Ａ及び図４Ｂは、図１のシールド選択部７の動作例を示す概念図である。図４Ａにおいて、シールド選択部７は、レイアウト上での回路ブロックＡ〜Ｄの配置情報から、被シールド信号Ｓ１の経路を決定する。さらに、シールド選択部７は、回路ブロックＡと回路ブロックＤとの間の不活性信号Ｓ２−１及び回路ブロックＡと回路ブロックＣとの間の不活性信号Ｓ２−２との経路がそれぞれ最短となるように当該不活性信号Ｓ２−１及びＳ２−２の経路をそれぞれ決定する。次に、シールド選択部７は、当該決定された経路の配線長Ｌ１−１及びＬ１−２をそれぞれ計測する。
【００２１】
図４Ｂにおいて、シールド選択部７は、不活性信号Ｓ２−１及びＳ２−２をそれぞれ被シールド信号Ｓ１のシールドとして用いるために経路を変更して配線した場合の配線長Ｌ２−１及びＬ２−２をそれぞれ計測する。次に、シールド選択部７は、配線長Ｌ１−１及びＬ１−２と配線長Ｌ２−１及びＬ２−２との差分ΔＬ−１及びΔＬ−２をそれぞれ算出する。次に、シールド選択部７は、当該算出された差分のなかで差分が最小となる不活性信号を選択して、当該選択された不活性信号を当該被シールド信号Ｓ１のシールドに使用する信号としてシールドリストメモリ８に出力する。すなわち、シールド選択部７は、シールド候補の不活性信号Ｓ２−１及びＳ２−２を最短経路で配線した場合と、被シールド信号Ｓ１のシールドとして配線した場合の配線長を計測し差分を取得する。不活性信号Ｓ２−１のほうが不活性信号Ｓ２−２よりもシールドとして配線する場合の配線長の差分が小さいので、不活性信号２−１を被シールド信号Ｓ１のシールド信号として選択する。
【００２２】
以上の実施形態に係る電子回路のレイアウト作成装置１００によれば、シールドを必要とする信号に対して、ノイズの影響がなく配線長を最小化して配線領域を最も小さくする信号をシールドに用いるので、チップサイズ及びチップコストの増大を防ぐことができる。
【００２３】
実施形態のまとめ
第１の態様に係る電子回路のレイアウト作成装置は、複数の回路ブロックを含む電子回路のレイアウト作成装置であって、他の信号線からのノイズを低減するためのシールドを必要とする被シールド信号を用いる回路ブロックが動作する期間に不活性となる信号を不活性信号として検出し、上記被シールド信号と上記不活性信号とを対応付ける不活性信号リストを作成して出力する不活性信号検出部と、上記不活性信号リスト及び上記電子回路の回路ブロックの配置情報に基づいて、上記不活性信号を最短距離で配線した場合の配線長と、上記各不活性信号を上記被シールド信号のシールドとして配線した場合の配線長の差分をそれぞれ計測し、当該計測された差分が最小となるように上記不活性信号を選択して、当該選択された不活性信号と上記被シールド信号とを対応付けるシールドリストを作成して出力するシールド選択部と、上記シールドリストに基づいて、上記電子回路のレイアウトを作成して出力するレイアウト作成部とを備えたことを特徴とする。
【００２４】
第２の態様に係る電子回路のレイアウト作成装置は、第１の態様に係る電子回路のレイアウト作成装置において、上記電子回路に関する電子回路データを格納する電子回路データメモリと、上記電子回路データに基づいて上記電子回路のシミュレーションを実施しそのシミュレーション結果を記録するシミュレーション結果メモリとをさらに備え、上記不活性信号検出部は、上記電子回路データ及び上記シミュレーション結果に基づいて上記不活性信号を検出することを特徴とする。
【００２５】
第３の態様に係る電子回路のレイアウト作成装置は、第１又は第２の態様に係る電子回路のレイアウト作成装置において、上記被シールド信号を入力する入力部をさらに備えたことを特徴とする。
【００２６】
第４の態様に係る電子回路のレイアウト作成装置は、第１〜第４の態様のうちのいずれか１つに記載の電子回路のレイアウト作成装置において、上記電子回路のレイアウトを表示する表示部をさらに備えたことを特徴とする。
【００２７】
第５の態様に係る電子回路の設計方法は、複数の回路ブロックを含む電子回路のレイアウト作成装置により実行される電子回路の設計方法であって、
他の信号線からのノイズを低減するためのシールドを必要とする被シールド信号を用いる回路ブロックが動作する期間に不活性となる信号を不活性信号として検出し、上記被シールド信号と上記不活性信号とを対応付ける不活性信号リストを作成して出力することと、
上記不活性信号リスト及び上記電子回路の回路ブロックの配置情報に基づいて、上記不活性信号を最短距離で配線した場合の配線長と、上記各不活性信号を上記被シールド信号のシールドとして配線した場合の配線長の差分をそれぞれ計測し、当該計測された差分が最小となるように上記不活性信号を選択して、当該選択された不活性信号と上記被シールド信号とを対応付けるシールドリストを作成して出力することと、
上記シールドリストに基づいて、上記電子回路のレイアウトを作成して出力することとを含むことを特徴とする。
【００２８】
また、上述した実施形態では、４つのアナログ回路からなる電子回路について説明したが、本発明はこれに限らない。例えば、アナログおよびアナログデジタル混載もしくは複数のアナログブロックが集積している電子回路についても本発明を広く適用することが可能である。
【符号の説明】
【００２９】
１…入力部、
２…電子回路データメモリ、
３…シミュレーション結果メモリ、
４…不活性信号検出部、
５…不活性信号リストメモリ、
６…回路ブロック配置情報メモリ、
７…シールド選択部、
８…シールドリストメモリ、
９…レイアウト作成部、
１０…表示部、
１００…レイアウト作成装置。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２０１０−０８７２４４号公報
【図１】
2016018542.tif 000003
【図２Ａ】
2016018542.tif 000004
【図２Ｂ】
2016018542.tif 000005
【図３】
2016018542.tif 000006
【図４Ａ】
2016018542.tif 000007
【図４Ｂ】
2016018542.tif 000008