(57)【要約】【課題】ＥＳＤ保護の機能を保ちつつ、通常動作時の低消費電力化を図ることができるようにする。【解決手段】本開示の半導体集積回路は、被保護回路に接続された第１および第２の電源線と、第１および第２の電源線に供給される電圧とは異なる電圧が供給される第３の電源線と、第１および第２の電源線間に接続され、第１の電源線に発生するサージを検出する検出回路と、互いに直列に接続された少なくとも１つのインバータを含み、第１および第２の電源線間に接続されたインバータ回路と、第１および第２の電源線間に接続され、検出回路の出力により制御されてサージを第２の電源線に流す保護用トランジスタと、少なくとも第３の電源線と保護用トランジスタとに接続された時定数回路とを備える。【選択図】図４
2016111186.tif 000002
【特許請求の範囲】
【請求項１】
被保護回路に接続された第１および第２の電源線と、
前記第１および第２の電源線に供給される電圧とは異なる電圧が供給される第３の電源線と、
前記第１および第２の電源線間に接続され、前記第１の電源線に発生するサージを検出する検出回路と、
互いに直列に接続された少なくとも１つのインバータを含み、前記第１および第２の電源線間に接続されたインバータ回路と、
前記第１および第２の電源線間に接続され、前記検出回路の出力により制御されて前記サージを前記第２の電源線に流す保護用トランジスタと、
少なくとも前記第３の電源線と前記保護用トランジスタとに接続された時定数回路と
を備えた半導体集積回路。
【請求項２】
前記時定数回路は、容量素子と抵抗素子とを含み、
前記抵抗素子の一端が、前記第３の電源線に接続されている
請求項１に記載の半導体集積回路。
【請求項３】
前記容量素子の一端が前記インバータ回路の出力端に接続され、前記容量素子の他端が前記保護用トランジスタのゲート端子と前記抵抗素子の他端とに接続され、
前記抵抗素子の他端が前記容量素子の他端と前記保護用トランジスタの前記ゲート端子とに接続されている
請求項２に記載の半導体集積回路。
【請求項４】
前記容量素子の一端が前記第１の電源線に接続され、前記容量素子の他端が前記保護用トランジスタのバックゲート端子と前記抵抗素子の他端とに接続され、
前記抵抗素子の他端が前記容量素子の他端と前記保護用トランジスタの前記バックゲート端子とに接続されている
請求項２に記載の半導体集積回路。
【請求項５】
前記保護用トランジスタはＮＭＯＳトランジスタであり、
前記第１の電源線に正電圧が供給され、
前記第２の電源線に接地電圧が供給され、
前記第３の電源線に負電圧が供給される
請求項１に記載の半導体集積回路。
【請求項６】
前記保護用トランジスタはＰＭＯＳトランジスタであり、
前記第１の電源線に第１の正電圧が供給され、
前記第２の電源線に接地電圧が供給され、
前記第３の電源線に前記第１の正電圧よりも高い第２の正電圧が供給される
請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電源線に発生したサージを除去する回路を備えた半導体集積回路に関する。
【背景技術】
【０００２】
一般に、ＬＳＩ（Large Scale Integrated Circuit）等の半導体集積回路は、その微細化および低電圧化に伴って、所定の機能をもつ内部回路（以下、被保護回路という）を電源線に発生するサージから保護することの重要性が増している。
【０００３】
電源線に発生するサージは、代表的なものとして、電源線の外部端子に対する静電気放電（Electrostatic Discharge：ＥＳＤ）によって電源線電圧が急上昇するＥＳＤサージが知られている。
【０００４】
ＥＳＤサージによって、外部端子に高電圧パルスが発生した場合、被保護回路が破壊されることを防ぐ目的で、ＥＳＤ保護のための素子または回路が被保護回路とともに半導体基板に集積化される。
【０００５】
ＥＳＤ保護のための素子または回路として、ＧＧＭＯＳ（Gate Grounded MOS）、サイリスタ、ＲＣＭＯＳなどが知られている。それぞれのＥＳＤ保護のための素子または回路は用途によって使い分けされているが、近年、設計が比較的簡単なＲＣＭＯＳ構成のＥＳＤ保護回路がよく使われる（例えば特許文献１および非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２５３２６６号公報
【非特許文献】
【０００７】
【非特許文献１】C. A. Torres et al; “Modular, Portable, and Easily Simulated ESD Protection Networks for Advanced CMOS Technologies”, Electrical Overstress/Electrostatic Discharge Symposium, September 11-13. Symposium Proceedings, P.81-94, Fig. 1.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＲＣＭＯＳ構成のＥＳＤ保護回路として、電源配線とグランド配線との間に、抵抗素子および容量素子を用いた検出回路と、ＣＭＯＳを用いたインバータ回路と、電源配線に発生するサージをグランド配線に逃がす保護用トランジスタとを配置した構成が知られている。保護用トランジスタとしてはＭＯＳトランジスタが用いられる。
【０００９】
上記ＲＣＭＯＳ構成のＥＳＤ保護回路では、サージが発生した場合に保護用トランジスタがオンし、サージを電源配線からグランド配線に逃がす。サージが発生していない場合には保護用トランジスタはオフとなり、スタンバイ状態となる。しかしながら、保護用トランジスタとして用いられるＭＯＳトランジスタは、オフ状態であってもオフリーク電流が発生し、これがスタンバイ状態における消費電力の増加を招く。このため、オフリーク電流を低減することが求められる。
【００１０】
特許文献１には、ＲＣＭＯＳ構成のＥＳＤ保護回路において、インバータ回路の最終段に設けられたインバータの一端を、電源配線およびグランド配線とは別の第３の電源線に接続することでオフリーク電流を低減することが提案されている。しかしながら、特許文献１に記載の回路では、サージが発生した場合に、第３の電源線に接続されたインバータに過電流が流れ、ＥＳＤ保護の機能が失われるおそれがある。
【００１１】
本開示の目的は、ＥＳＤ保護の機能を保ちつつ、通常動作時の低消費電力化を図ることができるようにした半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１２】
本開示による半導体集積回路は、被保護回路に接続された第１および第２の電源線と、第１および第２の電源線に供給される電圧とは異なる電圧が供給される第３の電源線と、第１および第２の電源線間に接続され、第１の電源線に発生するサージを検出する検出回路と、互いに直列に接続された少なくとも１つのインバータを含み、第１および第２の電源線間に接続されたインバータ回路と、第１および第２の電源線間に接続され、検出回路の出力により制御されてサージを第２の電源線に流す保護用トランジスタと、少なくとも第３の電源線と保護用トランジスタとに接続された時定数回路とを備えたものである。
【００１３】
本開示による半導体集積回路では、第３の電源線と保護用トランジスタとに時定数回路が接続されていることで、保護用トランジスタのオフリーク電流を減らすことが可能となる。
【発明の効果】
【００１４】
本開示の半導体集積回路によれば、第３の電源線と保護用トランジスタとに時定数回路を接続するようにしたので、保護用トランジスタのオフリーク電流を減らすことが可能となり、ＥＳＤ保護の機能を保ちつつ、通常動作時の低消費電力化を図ることができる。
【００１５】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１６】
【図１】一般的なＥＳＤ保護回路の構成例を示す回路図である。
【図２】ＮＭＯＳトランジスタに流れるオフリーク電流を示す説明図である。
【図３】オフリーク電流を低減したＥＳＤ保護回路の一例を示す回路図である。
【図４】本開示の第１の実施の形態に係る半導体集積回路の一例を示す回路図である。
【図５】図４に示した回路によってオフリーク電流が減ることを示す説明図である。
【図６】第１の実施の形態の第１の変形例に係る半導体集積回路の一例を示す回路図である。
【図７】第１の実施の形態の第２の変形例に係る半導体集積回路の一例を示す回路図である。
【図８】第１の実施の形態の第３の変形例に係る半導体集積回路の一例を示す回路図である。
【図９】第２の実施の形態に係る半導体集積回路の一例を示す回路図である。
【図１０】図９に示した回路によってオフリーク電流が減ることを示す説明図である。
【発明を実施するための形態】
【００１７】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
０．ＥＳＤ保護回路の説明（図１〜図３）
０．１  構成
０．１．１  第１の比較例の構成
０．１．２  第２の比較例の構成
０．２  課題
１．第１の実施の形態
１．１  構成および動作（図４、図５）
１．２  効果
１．３  変形例
１．３．１  第１および第２の変形例（インバータの段数を２段以上にした場合の構成例）（図６、図７）
１．３．２  第３の変形例（保護用トランジスタをＰＭＯＳトランジスタにした場合の構成例）（図８）
２．第２の実施の形態（図９、図１０）
３．その他の実施の形態
【００１８】
＜０．ＥＳＤ保護回路の説明＞
まず、本開示による半導体集積回路に対する比較例となるＥＳＤ保護回路の構成と、その課題を説明する。
【００１９】
［０．１  構成］
（０．１．１  第１の比較例の構成）
図１に、本開示の半導体集積回路に対する第１の比較例の回路を示す。図１に示した第１の比較例の回路は、上記非特許文献１の記載に基づく、一般的なＲＣＭＯＳ構成のＥＳＤ保護回路１００の構成例を示している。
【００２０】
図１に示すＥＳＤ保護回路１００は、外部端子（ＶＤＤ端子）２Ｔが接続された電源配線（第１の電源線）２と、外部端子（ＶＳＳ端子）３Ｔが接続された基準電圧配線（第２の電源線）３とを備えている。電源配線２と基準電圧配線３との間には電源電圧ＶＤＤが印加される。
【００２１】
ＥＳＤ保護回路１００はまた、電源配線２と基準電圧配線３との間に、インバータ回路４と、保護用トランジスタ５と、検出回路８とを備えている。
【００２２】
保護用トランジスタ５は、ＥＳＤに起因して電源配線２に発生する高電圧パルスを基準電圧配線３に逃がすものである。保護用トランジスタ５は例えばＮＭＯＳトランジスタからなり、ドレイン端子が電源配線２に、ソース端子が基準電圧配線３に接続されている。
【００２３】
検出回路８は、検出用抵抗素子Ｒａおよび検出用容量素子ＣａからなるＲＣ直列回路を構成している。
【００２４】
インバータ回路４は、少なくとも１つのＣＭＯＳ構成のインバータを含んでいる。図１では、第１、第２および第３のインバータＩｎｖ１，Ｉｎｖ２，Ｉｎｖ３を直列接続した３段構成の例を示している。インバータ回路４の入力端は、検出用抵抗素子Ｒａと検出用容量素子Ｃａとの間のノードに接続されている。インバータ回路４の出力端は、保護用トランジスタ５のゲート端子に接続されている。
【００２５】
このＥＳＤ保護回路１００は、検出用抵抗素子Ｒａと検出用容量素子Ｃａとによる時定数を利用して、通常の電源配線２の電位的な立ち上げや揺らぎ等には反応しないように設計される。通常の電源投入時のように電源配線２の電位を意図的に立ち上げる場合、そのパルスの立ち上がり速度がＥＳＤサージ発生時に比べて小さい。そのため、検出用抵抗素子Ｒａと検出用容量素子Ｃａとを接続するノードの電位ＶＲＣが、電源配線２の電位の上昇に余り遅れることなく立ち上がる。
【００２６】
一方、通常の動作で想定されるより高い周波数のパルス（例えばＥＳＤサージ）が電源配線２に印加されると、検出用抵抗素子Ｒａと検出用容量素子Ｃａとを接続するノードの電位ＶＲＣが、電源配線２の電位上昇に遅れて立ち上がる。ＥＳＤの代表的なモデルであるＨＢＭ（Human Body Model）における電位上昇は数百ナノ秒という極めて短い時間に生じ、そのような高い周波数の電位上昇で、上記電位ＶＲＣが電源配線２の電位上昇に遅れて立ち上がるように検出回路８の時定数が決められている。
【００２７】
電源配線２の電位の立ち上がりから遅れて電位ＶＲＣが立ち上がると、電位ＶＲＣがインバータ回路４のインバータの閾値に達するまでの期間だけ、インバータ回路４で発生した正のパルスが保護用トランジスタ５のゲートに印加される。よって、この正のパルスで規定される時間だけ保護用トランジスタ５がオンして、ＥＳＤサージを電源配線２から基準電圧配線３に逃がす。これにより、電源配線２と基準電圧配線３との間に接続される被保護回路としての内部回路はＥＳＤサージから保護される。
【００２８】
電位ＶＲＣがインバータ回路４のインバータの閾値に達すると、保護用トランジスタ５のゲートに印加される正のパルスが終了するため、速やかに保護用トランジスタ５がオフする。このようにして、ＥＳＤ保護回路１００は、ＲＣ直列回路からなる検出回路８によってＥＳＤサージを検出し、検出回路８の検出結果に応答してＥＳＤサージを速やかに電源配線２から除去する。
【００２９】
ここで、ＥＳＤ保護回路１００の動作は、以下の（１），（２）の状況での要求を満たすことが要求される。
【００３０】
（１）通常動作中（サージ印加なし）：
ここで「通常動作中（サージ印加なし）」とは、通常動作時に予定されている電源配線２の電位変動はあっても、保護用トランジスタ５をオンさせるほどの大きなサージが電源配線２に印加されない動作状態をいう。予定されている電源配線２の電位変動とは、電源立ち上げ時や立ち下げ時の電位変動、さらには、回路動作に起因して電源配線２が小さな振幅で揺れるような電位変動のことである。
【００３１】
電源配線２が電源電圧ＶＤＤで保持されているときは、検出用容量素子Ｃａは、高インピーダンス状態なので、検出用抵抗素子Ｒａと検出用容量素子Ｃａとを接続するノードの電位ＶＲＣは、ほぼＨ（ＶＤＤ）レベルをとる。このＨレベルは、３つのインバータのうちの初段の第１のインバータＩｎｖ１の入力に印加されるので、その出力がＬ（ＶＳＳ）レベルをとる。この第１のインバータＩｎｖ１の出力（Ｌレベル）は、第２および第３のインバータＩｎｖ２，Ｉｎｖ３の各出力を確定している。このとき、第２のインバータＩｎｖ２の出力はＨレベル、第３のインバータＩｎｖ３の出力はＬレベルとなる。
【００３２】
従って、このとき、保護用トランジスタ５のゲートはＬ（ＶＳＳ）レベルであるため、保護用トランジスタ５のチャネルは閉じている。したがって、電源電圧ＶＤＤが印加された電源配線２から、基準電圧ＶＳＳが印加された基準電圧配線３へ電流は流れない。
【００３３】
（２）組み立て作業中にＥＳＤサージが入ったとき：
一般にＥＳＤ試験はこの状況で行われる。組立作業中は、通常、静電対策のため基準電圧配線３のみ基準電位（例えば接地電圧）に接続されていることが多い。その一方、電源配線２がつながるＶＤＤ端子２Ｔには結線が行われていない。このとき、各インバータに電源が供給されていないため、保護用トランジスタ５のゲート電位は不確定（例えば、フローティング）となっている。
【００３４】
この状態で、ＶＤＤ端子２ＴにＥＳＤサージが急に入ると、このＥＳＤサージを電源電圧ＶＤＤの代わりとして、インバータ回路４および保護用トランジスタ５が短い時間だけ動作可能となる。その場合、組み立て時でも保護用トランジスタ５が短い時間だけオンして、ＥＳＤサージ除去が可能となる。
【００３５】
（０．１．２  第２の比較例の構成）
図３に、本開示の半導体集積回路に対する第２の比較例の回路を示す。図３に示した第２の比較例の回路は、上記特許文献１の記載に基づく、オフリーク電流を低減したＲＣＭＯＳ構成のＥＳＤ保護回路１０１の構成例を示している。
【００３６】
図３のＥＳＤ保護回路１０１では、図１のＥＳＤ保護回路１００におけるインバータ回路４を具体的なトランジスタ構成で示している。図３のＥＳＤ保護回路１０１においても、図１のＥＳＤ保護回路１００と同様に、外部端子としてＶＤＤ端子２ＴおよびＶＳＳ端子３Ｔが設けられているが、これらの外部端子は図示を省略している。また、図３の回路例では、電源配線２と基準電圧線３とに接続されて電源供給を受ける被保護回路６が設けられている。ＥＳＤ保護回路１０１と被保護回路６とが同一の半導体基板に集積化されることによって半導体集積回路が形成されている。
【００３７】
ＥＳＤ保護回路１０１では、インバータ回路４の第１、第２および第３のインバータＩｎｖ１，Ｉｎｖ２，Ｉｎｖ３がそれぞれ、電源配線２と基準電圧配線３との間に直列に接続されたＰＭＯＳトランジスタ４ＰとＮＭＯＳトランジスタ４Ｎとで構成されている。初段の第１のインバータＩｎｖ１におけるＰＭＯＳトランジスタ４ＰとＮＭＯＳトランジスタ４Ｎの共通ゲートが、検出用抵抗素子Ｒａと検出用容量素子Ｃａとの間に接続されている。また、第１のインバータＩｎｖ１におけるＰＭＯＳトランジスタ４ＰとＮＭＯＳトランジスタ４Ｎとの共通ドレインが、次段の第２のインバータＩｎｖ２の入力端に接続されている。第２および第３のインバータＩｎｖ２，Ｉｎｖ３も、第１のインバータＩｎｖ１とほぼ同様に構成されている。最終段の第３のインバータＩｎｖ３の出力端は、保護用トランジスタ５のゲート端子に接続されている。
【００３８】
ＥＳＤ保護回路１０１では、最終段の第３のインバータＩｎｖ３のみ、そのＮＭＯＳトランジスタ４Ｎのソース端子が基準電圧配線３とは別の第３の電源線７に接続されている。
【００３９】
第３の電源線７は、負電圧（−ＶＳ）を供給するための配線であり、図示しない外部端子（−ＶＳ端子）に接続させてもよい。なお、被保護回路６が同じ負電圧（−ＶＳ）を用いる回路であれば、ＥＳＤ保護回路１０１は、第３の電源線７を被保護回路６と共用することが望ましい。また、負電圧（−ＶＳ）を半導体集積回路内で電源電圧ＶＤＤ等から生成する場合は、その外部端子は不要である。
【００４０】
上記図１のＥＳＤ保護回路１００の構成で問題になるのは、上記（１）の通常動作中の保護用トランジスタ５のリーク電流である。図２に、典型的なＮＭＯＳトランジスタのゲート電圧Ｖｇ対ドレイン電流Ｉｄの特性グラフを示す。保護用トランジスタ５は、通常動作中、ゲート電圧Ｖｇ＝０Ｖでチャネルは閉じている。しかしながら、保護用トランジスタ５のソースとドレイン間にはオフリークといわれる、わずかな電流が流れる。例えば図２の例では、ゲート電圧Ｖｇ＝０Ｖのときに、単位ゲート幅（１μｍ）当たり、約０．１ｎＡ弱のオフリーク電流が発生している。一般に、保護用トランジスタ５は、大量の電流を流せるだけの大きさを持ち、そのゲート幅が大きく、通常１ｍｍ以上であるため、消費電力が大きい。
【００４１】
このオフリーク低減のため、図３のＥＳＤ保護回路１０１では、最終段の第３のインバータＩｎｖ３のみ、そのＮＭＯＳトランジスタ４Ｎのソース端子を、基準電圧ＶＳＳより低い負電圧（−ＶＳ）でバイアスしている。
【００４２】
このＥＳＤ保護回路１０１では、上記（１）の通常動作中（サージ印加なし）のときには、第３の電源線７が、基準電圧配線３とは独立に電圧を設定できることから、保護用トランジスタ５のオフリーク電流が低減される。例えば、負電圧（−ＶＳ）を第３の電源線７に供給する。この場合、最終段の第３のインバータＩｎｖ３が動作時に、そのＮＭＯＳトランジスタ４Ｎがオンして負電圧（−ＶＳ）を保護用トランジスタ５のゲートに与える。保護用トランジスタ５は、図１のＥＳＤ保護回路１００のように基準電圧ＶＳＳ（通常、０Ｖ）が印加されるよりも、負電圧（−ＶＳ）が印加された場合にオフリーク電流が低減される。
【００４３】
［０．２  課題］
上記したように、図３のＥＳＤ保護回路１０１では、保護用トランジスタ５の手前の第３のインバータＩｎｖ３のＮＭＯＳトランジスタ４Ｎのソース側およびバックゲートを、基準電圧ＶＳＳではなく、負電圧（−ＶＳ）にする。これにより、上記（１）の通常動作中（サージ印加なし）の期間で保護用トランジスタ５のゲート電圧を負にし、保護用トランジスタ５のオフリークを低減させる。
【００４４】
しかしながら、図３のＥＳＤ保護回路１０１において、インバータＩｎｖ３のＮＭＯＳトランジスタ４Ｎはソースだけでなくバックゲート（ＰＷｅｌｌ）をも負電圧にする必要がある。バックゲートを負電圧にするためには、インバータＩｎｖ３のＮＭＯＳトランジスタ４Ｎのｗｅｌｌだけを、他のＭＯＳトランジスタから分離する必要がある。図１のＥＳＤ保護回路１００と比較して、他のＭＯＳトランジスタとは別の電源を用いたｗｅｌｌを要するため、設計およびレイアウト上の困難を伴う。
【００４５】
＜１．第１の実施の形態＞
次に、本開示の第１の実施の形態について説明する。以下では、上記図１および図３に示した回路と同様の構成および動作を有する部分については、適宜説明を省略する。
【００４６】
［１．１  構成および動作］
図４は、本開示の第１の実施の形態に係る半導体集積回路の一構成例を示している。
図４の回路例では、ＥＳＤ保護回路１と、被保護回路６とが同一の半導体基板に集積化されることによって半導体集積回路が形成されている。図４の半導体集積回路は、図３の半導体集積回路と同様に、被保護回路６に接続され、被保護回路６に電源電圧ＶＤＤを供給する電源配線２および基準電圧配線３を備えている。また、電源配線２および基準電圧配線３に供給される電圧とは異なる電圧が供給される第３の電源線７を備えている。
【００４７】
図４のＥＳＤ保護回路１はまた、図１の回路例と同様に、電源配線２と基準電圧配線３との間に、インバータ回路４と、保護用トランジスタ５と、検出回路８とを備えている。
【００４８】
図４のＥＳＤ保護回路１では、図３の回路例と同様に、図１のＥＳＤ保護回路１００におけるインバータ回路４を具体的なトランジスタ構成で示している。図４のＥＳＤ保護回路１においても、図１のＥＳＤ保護回路１００と同様に、外部端子としてＶＤＤ端子２ＴおよびＶＳＳ端子３Ｔが設けられているが、これらの外部端子は図示を省略している。
【００４９】
図４のＥＳＤ保護回路１では、インバータ回路４を第１のインバータＩｎｖ１のみの１段の構成にした例を示しているが、後述する変形例のように、２つ以上のインバータを有する２段以上の構成であってもよい。第１のインバータＩｎｖ１は、電源配線２と基準電圧配線３との間に直列に接続されたＰＭＯＳトランジスタ４ＰとＮＭＯＳトランジスタ４Ｎとで構成されている。
【００５０】
図４のＥＳＤ保護回路１は、図１および図３の回路例とは異なる構成要素として、時定数回路９をさらに備えている。時定数回路９は、少なくとも第３の電源線７と保護用トランジスタ５とに接続されている。時定数回路９は、直列接続された容量素子Ｃｂと抵抗素子Ｒｂとを含んでいる。容量素子Ｃｂの一端はインバータ回路４の出力端に接続され、容量素子Ｃｂの他端は保護用トランジスタ５のゲート端子と抵抗素子Ｒｂの他端とに接続されている。抵抗素子Ｒｂの一端は第３の電源線７に接続され、抵抗素子Ｒｂの他端は容量素子Ｃｂの他端と保護用トランジスタ５のゲート端子とに接続されている。
【００５１】
このＥＳＤ保護回路１において、保護用トランジスタ５はＮＭＯＳトランジスタである。電源配線２には電源電圧ＶＤＤとして正電圧が供給され、基準電圧配線３には基準電圧ＶＳＳとして接地電圧が供給され、第３の電源線７には負電圧（−ＶＳ）が供給される。
【００５２】
この図４のＥＳＤ保護回路１では、図３のＥＳＤ保護回路１０１と同様に、上記（１）の通常動作中（サージ印加なし）のときには、保護用トランジスタ５のオフリーク電流が低減される。第３の電源線７には負電圧（−ＶＳ）が供給されているので、時定数回路９を介して保護用トランジスタ５のゲートの電位は負となる。保護用トランジスタ５のゲートに基準電圧ＶＳＳよりも低い負の電圧が印加されるので、図１のＥＳＤ保護回路１００のように基準電圧ＶＳＳが保護用トランジスタ５のゲートに印加される場合よりも、オフリーク電流が低減される。
【００５３】
図５に、典型的なＮＭＯＳトランジスタのゲート電圧Ｖｇ対ドレイン電流Ｉｄの特性グラフを示す。上述した図２に示したように、保護用トランジスタ５には、ゲート電圧Ｖｇ＝０Ｖであっても、単位ゲート幅（１μｍ）当たり、約０．１ｎＡ弱のオフリーク電流が発生している。例えば図５に示したように、ゲート電圧Ｖｇ＝−０．８Ｖとすれば、オフリーク電流はＶｇ＝０Ｖの場合より１桁以上、下がる。
【００５４】
この図４のＥＳＤ保護回路１において、上記（２）の組み立て作業中にＥＳＤサージが入ったときのような状況では、例えば電源配線２および第３の電源線７には、電源電圧ＶＤＤおよび負電圧（−ＶＳ）の供給はなされず、保護用トランジスタ５のゲート電位は不確定（例えば、フローティング）となる。この状態で、電源配線２にＥＳＤサージが急に入ると、このＥＳＤサージを電源電圧ＶＤＤの代わりとして、インバータ回路４および保護用トランジスタ５が短い時間だけ動作可能となる。容量素子ＣｂはＥＳＤサージのパルス入力に対して電流を通し、保護用トランジスタ５のゲートをオンさせることで、ＥＳＤサージ除去が可能となる。
【００５５】
［１．２  効果］
以上のように、本実施の形態によれば、保護用トランジスタ５のオフリーク電流を減らすことが可能となり、ＥＳＤ保護の機能を保ちつつ、通常動作時の低消費電力化を図ることができる。例えば、図１のＥＳＤ保護回路１００に比べて、消費電力を１／１０以下にすることが可能になる。
【００５６】
また、図３のＥＳＤ保護回路１０１ではインバータＩｎｖ３のＮＭＯＳトランジスタ４Ｎのｗｅｌｌだけを、他のＭＯＳトランジスタから分離する必要があるのに対して、本実施の形態では図１のＥＳＤ保護回路１００に対して単純に時定数回路９を追加する配線処理をすればよいため、設計上、レイアウト上の問題を伴わない。
【００５７】
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。以降の他の実施の形態および変形例についても同様である。
【００５８】
［１．３  変形例］
次に、第１の実施の形態の変形例について説明する。以下では、上記図４に示した回路と同様の構成および動作を有する部分については、適宜説明を省略する。
【００５９】
（１．３．１  第１および第２の変形例）
図４に示した半導体集積回路において、インバータ回路４を構成するインバータは２段以上の構成であってもよい。
【００６０】
図６は、第１の実施の形態の第１の変形例に係る半導体集積回路の一例を示している。
図６に示した半導体集積回路は、図４に示した半導体集積回路に対して、３段構成のインバータ回路４を有するＥＳＤ保護回路１Ａを備えている。すなわち、インバータ回路４が、第１、第２および第３のインバータＩｎｖ１，Ｉｎｖ２，Ｉｎｖ３を直列接続した構成とされている。この場合、インバータ回路４の出力端は最終段の第３のインバータＩｎｖ３の出力端となるので、時定数回路９における容量素子Ｃｂの一端は、第３のインバータＩｎｖ３の出力端に接続されている。
【００６１】
その他の構成および動作は図４に示した半導体集積回路と略同様であっても良い。また、その他、インバータ回路４を５段以上の奇数段の構成にする場合も、インバータ回路４以外は図４に示した半導体集積回路と略同様の構成にすることができる。
【００６２】
図７は、第１の実施の形態の第２の変形例に係る半導体集積回路の一例を示している。
図７に示した半導体集積回路は、図４に示した半導体集積回路に対して、２段構成のインバータ回路４を有するＥＳＤ保護回路１Ｂを備えている。すなわち、インバータ回路４が、第１および第２のインバータＩｎｖ１，Ｉｎｖ２を直列接続した構成とされている。この場合、インバータ回路４の出力端は最終段の第２のインバータＩｎｖ２の出力端となるので、時定数回路９における容量素子Ｃｂの一端は、第２のインバータＩｎｖ２の出力端に接続されている。
【００６３】
また、図７に示した半導体集積回路は、図４に示した半導体集積回路に対して、検出回路８を構成する検出用抵抗素子Ｒａと検出用容量素子Ｃａとの位置関係が逆となっている。すなわち、図４に示した半導体集積回路では、電源配線２に検出用抵抗素子Ｒａの一端が接続され、基準電圧配線３に検出用容量素子Ｃａの一端が接続されている。これに対して、図７に示した半導体集積回路では、電源配線２に検出用容量素子Ｃａの一端が接続され、基準電圧配線３に検出用抵抗素子Ｒａの一端が接続されている。
【００６４】
その他の構成および動作は図４に示した半導体集積回路と略同様であっても良い。また、その他、インバータ回路４を４段以上の偶数段の構成にする場合も、インバータ回路４と検出回路８以外は図４に示した半導体集積回路と略同様の構成にすることができる。
【００６５】
（１．３．２  第３の変形例）
図８は、第１の実施の形態の第３の変形例に係る半導体集積回路の一例を示している。
図８に示した半導体集積回路は、図４に示した半導体集積回路に対して、２段構成のインバータ回路４と、ＰＭＯＳトランジスタで構成された保護用トランジスタ５Ｐとを有するＥＳＤ保護回路１Ｃを備えている。
【００６６】
インバータ回路４は、第１および第２のインバータＩｎｖ１，Ｉｎｖ２を直列接続した構成とされている。この場合、インバータ回路４の出力端は最終段の第２のインバータＩｎｖ２の出力端となるので、時定数回路９における容量素子Ｃｂの一端は、第２のインバータＩｎｖ２の出力端に接続されている。
【００６７】
このＥＳＤ保護回路１Ｃでは、電源配線２に電源電圧ＶＤＤとして第１の正電圧を供給し、基準電圧配線３に基準電圧ＶＳＳとして接地電圧を供給し、第３の電源線７に第１の正電圧よりも高い第２の正電圧ＶＤを供給する。
【００６８】
その他の構成および動作は図４に示した半導体集積回路と略同様であっても良い。
【００６９】
＜２．第２の実施の形態＞
次に、本開示の第２の実施の形態について説明する。以下では、上記第１の実施の形態と同様の構成および動作を有する部分については、適宜説明を省略する。
【００７０】
図９は、第２の実施の形態に係る半導体集積回路の一例を示している。
図９に示した半導体集積回路は、図４に示した半導体集積回路に対して、時定数回路９の接続位置を変えたＥＳＤ保護回路１Ｄを備えている。
【００７１】
図４に示した半導体集積回路では、時定数回路９が、電源配線２と、第３の電源線７と、保護用トランジスタ５のバックゲート端子とに接続されている。より詳しくは、時定数回路９の容量素子Ｃｂの一端が電源配線２に接続され、容量素子Ｃｂの他端が保護用トランジスタのバックゲート端子と抵抗素子Ｒｂの他端とに接続されている。抵抗素子Ｒｂの一端は第３の電源線７に接続され、抵抗素子Ｒｂの他端は容量素子Ｃｂの他端と保護用トランジスタ５のバックゲート端子とに接続されている。
【００７２】
また、インバータ回路４の出力端は、保護用トランジスタ５のゲート端子に接続されている。ＥＳＤ保護回路１Ｄにおいて、保護用トランジスタ５はＮＭＯＳトランジスタである。電源配線２には電源電圧ＶＤＤとして正電圧が供給され、基準電圧配線３には基準電圧ＶＳＳとして接地電圧が供給され、第３の電源線７には負電圧（−ＶＳ）が供給される。その他の構成は図４に示した半導体集積回路と略同様であっても良い。
【００７３】
図１０に、典型的なＮＭＯＳトランジスタのゲート電圧Ｖｇ対ドレイン電流Ｉｄの特性グラフを示す。図１０のｒｅｆで示した特性グラフのように、保護用トランジスタ５にはゲート電圧Ｖｇ＝０Ｖであっても、単位ゲート幅（１μｍ）当たり、約０．１ｎＡ弱のオフリーク電流が発生している。
【００７４】
本実施の形態におけるＥＳＤ保護回路１Ｄにおいても、上記（１）の通常動作中（サージ印加なし）のときには、保護用トランジスタ５のオフリーク電流が低減される。第３の電源線７には負電圧（−ＶＳ）が供給されているので、保護用トランジスタ５のバックゲート端子には負電圧が印加される。これにより、保護用トランジスタ５のしきい値電圧Ｖｔｈが上がるので、図１０に示したように、ゲート電圧Ｖｇ対ドレイン電流Ｉｄの特性グラフが全体として下がり、オフリーク電流が低減される。
【００７５】
＜３．その他の実施の形態＞
本開示による技術は、上記各実施の形態の説明に限定されず種々の変形実施が可能である。
【００７６】
例えば、本技術は以下のような構成を取ることができる。
（１）
被保護回路に接続された第１および第２の電源線と、
前記第１および第２の電源線に供給される電圧とは異なる電圧が供給される第３の電源線と、
前記第１および第２の電源線間に接続され、前記第１の電源線に発生するサージを検出する検出回路と、
互いに直列に接続された少なくとも１つのインバータを含み、前記第１および第２の電源線間に接続されたインバータ回路と、
前記第１および第２の電源線間に接続され、前記検出回路の出力により制御されて前記サージを前記第２の電源線に流す保護用トランジスタと、
少なくとも前記第３の電源線と前記保護用トランジスタとに接続された時定数回路と
を備えた半導体集積回路。
（２）
前記時定数回路は、容量素子と抵抗素子とを含み、
前記抵抗素子の一端が、前記第３の電源線に接続されている
上記（１）に記載の半導体集積回路。
（３）
前記容量素子の一端が前記インバータ回路の出力端に接続され、前記容量素子の他端が前記保護用トランジスタのゲート端子と前記抵抗素子の他端とに接続され、
前記抵抗素子の他端が前記容量素子の他端と前記保護用トランジスタの前記ゲート端子とに接続されている
上記（２）に記載の半導体集積回路。
（４）
前記容量素子の一端が前記第１の電源線に接続され、前記容量素子の他端が前記保護用トランジスタのバックゲート端子と前記抵抗素子の他端とに接続され、
前記抵抗素子の他端が前記容量素子の他端と前記保護用トランジスタの前記バックゲート端子とに接続されている
上記（２）に記載の半導体集積回路。
（５）
前記保護用トランジスタはＮＭＯＳトランジスタであり、
前記第１の電源線に正電圧が供給され、
前記第２の電源線に接地電圧が供給され、
前記第３の電源線に負電圧が供給される
上記（１）ないし（４）のいずれか１つに記載の半導体集積回路。
（６）
前記保護用トランジスタはＰＭＯＳトランジスタであり、
前記第１の電源線に第１の正電圧が供給され、
前記第２の電源線に接地電圧が供給され、
前記第３の電源線に前記第１の正電圧よりも高い第２の正電圧が供給される
上記（１）ないし（４）のいずれか１つに記載の半導体集積回路。
【符号の説明】
【００７７】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ…ＥＳＤ保護回路、２…電源配線（第１の電源線）、２Ｔ…外部端子（ＶＤＤ端子）、３…基準電圧配線（第２の電源線）、３Ｔ…外部端子（ＶＳＳ端子）、４…インバータ回路、４Ｐ…ＰＭＯＳトランジスタ、４Ｎ…ＮＭＯＳトランジスタ、５，５Ｐ…保護用トランジスタ、６…被保護回路、７…第３の電源線、８…検出回路、９…時定数回路、１００，１０１…ＥＳＤ保護回路、Ｉｎｖ１…第１のインバータ、Ｉｎｖ２…第２のインバータ、Ｉｎｖ３…第３のインバータ、Ｒａ…検出用抵抗素子、Ｒｂ…抵抗素子、Ｃａ…検出用容量素子、Ｃｂ…容量素子、ＶＤＤ…電源電圧（正電圧）、ＶＳＳ…基準電圧（接地電圧）、−ＶＳ…負電圧、ＶＤ…正電圧。
【図１】
2016111186.tif 000003
【図２】
2016111186.tif 000004
【図３】
2016111186.tif 000005
【図４】
2016111186.tif 000006
【図５】
2016111186.tif 000007
【図６】
2016111186.tif 000008
【図７】
2016111186.tif 000009
【図８】
2016111186.tif 000010
【図９】
2016111186.tif 000011
【図１０】
2016111186.tif 000012