(57)【要約】      （修正有）【課題】高い製品歩留まり率を有するパッケージ構造及びその製造を提供するする。【解決手段】パッケージ構造１００の製造方法は、以下のステップを含む。すなわち、コア層１１２と、前記コア層の対向する２つの面にそれぞれ配置した第１パターン化金属層１１４および第２パターン化金属層１１６と、を含む基板１１０を提供する。基板を貫通する貫通空洞Ｃ１を形成する。基板をテープキャリア上へ配置する。半導体部品１３０を貫通空洞内へ配置する。貫通空洞の内壁および半導体部品の側面の両方により溝をｇ１画定する。溝上に充填化合物１４０を供給する。充填化合物に加熱プロセスを施して、充填化合物をテープキャリアの方へ流入させて溝を完全充填する。第１積層１５０および第２積層１６０を第１パターン化金属層および第２パターン化金属層に対して積層し、第１積層および第２積により半導体部品の少なくとも一部を被覆する。【選択図】図１Ｏ
2016111332.tif 000002
【特許請求の範囲】
【請求項１】
コア層と、前記コア層の対向する２つの面にそれぞれ配置した第１パターン化金属層および第２パターン化金属層と、を含む基板を提供するステップと、
前記基板を貫通する貫通空洞を形成するステップと、
前記基板をテープキャリア上へ配置するステップと、
前記貫通空洞内に半導体部品を配置し前記テープキャリア上に位置決めして、前記貫通空洞の内壁および前記半導体部品の側面の両方により溝を画定するステップと、
前記溝上に充填化合物を供給するステップと、
前記充填化合物に加熱プロセスを施して、前記充填化合物を前記テープキャリアの方へ流入させて前記溝を完全充填するステップと、
第１積層を前記基板上に前記第１パターン化金属層に対して積層するステップであって、該第１積層は前記半導体部品の少なくとも一部を被覆する、ステップと、
前記テープキャリアを取り外すステップと、
第２積層を前記基板上に前記第２パターン化金属層に対して積層するステップであって、該第２積層は前記半導体部品の少なくとも一部を被覆する、ステップと、
を含むパッケージ構造の製造方法。
【請求項２】
前記第１積層は第１誘電層および第１回路層を備え、前記第１誘電層は前記半導体部品の少なくとも一部を被覆し、前記第２積層は第２誘電層および第２回路層を備え、前記第２誘電層は前記半導体部品の少なくとも一部を被覆する、
請求項１に記載のパッケージ構造の製造方法。
【請求項３】
さらに、複数の第１導電性ビアを形成するステップを含み、
前記第１導電性ビアは、前記第１回路層または前記第２回路層に前記半導体部品を電気的に接続する、請求項２に記載のパッケージ構造の製造方法。
【請求項４】
さらに、前記第１回路層上および前記第２回路層上に、パターン化半田マスク層 をそれぞれ形成するステップを含み、
前記パターン化半田 マスク層は前記第１回路層の一部および前記第２回路層の一部を露出する、請求項２に記載のパッケージ構造の製造方法。
【請求項５】
さらに、前記パターン化半田マスク層により露出した前記第１回路層の前記一部および前記第２回路層の前記一部に表面仕上げ層をそれぞれ形成するステップを含む、請求項４に記載のパッケージ構造の製造方法。
【請求項６】
前記充填化合物の材料がエポキシを含む、請求項１に記載のパッケージ構造の製造方法。
【請求項７】
前記溝の幅が、実質的に、５０μｍ〜１００μｍの範囲内である、請求項１に記載のパッケージ構造の製造方法。
【請求項８】
前記溝の深さが、実質的に、１００μｍ〜３００μｍの範囲内である、請求項１に記載のパッケージ構造の製造方法。
【請求項９】
前記加熱プロセスの加熱温度が、実質的に、８０℃〜１００℃の範囲内である、請求項１に記載のパッケージ構造の製造方法。
【請求項１０】
前記基板を提供するステップは、さらに
前記コア層の対向する２つの面に、第１金属層および第２金属層をそれぞれ形成するステップと、
前記第１金属層上および前記第２金属層上にパターニングプロセスを施して、第１パターン化金属層および第２パターン化金属層を形成するステップと、を含む、
請求項１に記載のパッケージ構造の製造方法。
【請求項１１】
前記基板を提供するステップは、さらに、
前記コア層、前記第１金属層、および前記第２金属層を貫通する、複数のビアホールを形成するステップと、
前記ビアホールに導電層を充填して複数の導電性ピラーを形成するステップと、を含み、
前記導電性ピラーは、前記第１金属層と前記第２金属層とを電気的に接続する、
請求項１０に記載のパッケージ構造の製造方法。
【請求項１２】
さらに、前記導電性ピラーを第１回路層および第２回路層に電気的に接続する複数の第２導電性ビアを形成するステップを含む、請求項１１に記載のパッケージ構造の製造方法。
【請求項１３】
貫通空洞、コア層、第１パターン化金属層、および第２パターン化金属層を備える基板であって、前記第１パターン化金属層および前記第２パターン化金属層を前記コア層の対向する２つの面にそれぞれ配置し、前記貫通空洞は、前記コア層、前記第１パターン化金属層、および前記第２パターン化金属層を貫通する、基板と、
前記貫通空洞内に配置した半導体部品であって、前記貫通空洞の内壁および前記半導体部品の側面の両方により溝を画定し、該溝の幅が、実質的に、５０μｍ〜１００μｍの範囲内である、半導体部品と、
前記溝内に完全充填した充填化合物と、
前記第１パターン化金属層上に配置して、前記コア層および前記半導体部品の少なくとも一部を被覆する第１積層と、
前記第２パターン化金属層上に配置して、前記コア層および前記半導体部品の少なくとも一部を被覆する第２積層と、
を含むパッケージ構造。
【請求項１４】
前記第１積層は第１誘電層および第１回路層を備え、前記第１誘電層は前記半導体部品の少なくとも一部を被覆し、前記第２積層は第２誘電層および第２回路層を備え、前記第２誘電層は前記半導体部品の少なくとも一部を被覆する、
請求項１３に記載のパッケージ構造。
【請求項１５】
前記半導体部品を前記第１回路層または前記第２回路層に電気的に接続する複数の第１導電性ビアをさらに備える、請求項１４に記載のパッケージ構造。
【請求項１６】
前記第１積層および前記第２積層の上に配置して前記第１回路層の一部および前記第２回路層の一部を露出するパターン化半田マスク層 をさらに備える、請求項１４に記載のパッケージ構造。
【請求項１７】
前記パターン化半田マスク層によって露出した前記第１回路層の前記一部および前記第２回路層の前記一部を被覆する表面仕上げ層をさらに備える、請求項１６に記載のパッケージ構造。
【請求項１８】
前記充填化合物の材料がエポキシを含む、請求項１３に記載のパッケージ構造。
【請求項１９】
前記溝の深さが、実質的に、１００μｍ〜３００μｍの範囲内である、請求項１３に記載のパッケージ構造の製造方法。
【請求項２０】
前記基板を貫通し、前記第１パターン化金属層と前記第２パターン化金属層とを電気的に接続する複数の導電性ピラーをさらに備える、請求項１３に記載のパッケージ構造。
【請求項２１】
前記導電性ピラーを第１回路層および第２回路層に電気的に接続する複数の第２導電性ビアをさらに備える、請求項２０に記載のパッケージ構造。
【請求項２２】
前記半導体部品は能動部品または受動部品を含む、請求項１３に記載のパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体構造およびその製造方法に関し、特に、半導体パッケージ構造およびその製造方法に関するものである。
【背景技術】
【０００２】
一般に、回路基板は、主に、パターン化回路層および誘電層を交互に積層した複数の層を備える。ここで、パターン化回路層は、例えば、フォトリソグラフィおよびエッチング等の工程を経た銅箔によって形成することができ、その後、パターン化回路層の各層間に誘電層を配置して各パターン化回路層を互いに絶縁する。加えて、めっきスルーホール（ＰＴＨ）または誘電層を貫通する導電性ビアにより、積層したパターン化回路層を相互に電気的に接続する。最後に、様々な種類の電子部品（例えば、能動部品、受動部品等）を回路基板の表面に配置して、内部回路の回路設計による電気信号伝達の目的を実現する。
【０００３】
しかしながら、小型で持ち運びが便利な電気製品への市場の要求に伴い、従って現在の電気製品においては、回路基板に半田付け済みの電子部品を埋め込み部品として回路基板に埋め込む設計とすることで、基板表面のレイアウト面積を拡張し、電気製品の薄型化という目的を実現している。しかしながら、従来のチップ埋め込み技術においては、まず受溝部を基板上に形成して、チップを基板の受溝部内に配置する必要がある。そして絶縁化合物を充填するステップを施して、基板にチップを埋め込む。しかしながら、一般に、絶縁化合物は硬化状態にあり、高温硬化処理後は簡単には変形できず、従って埋め込み部品と絶縁化合物との間に多くの未充填空間が生じる場合が多い。その未充填空間は、積層中に基板と埋め込み部品との接合に影響を与えやすいだけでなく、接点を有する埋め込み部品を積層中に位置決めする際にも影響がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、本発明はより高い製品歩留まり率を有するパッケージ構造を対象とする。
【０００５】
本発明は、さらに、パッケージ構造を製造するためのパッケージ構造の製造方法を対象とする。
【課題を解決するための手段】
【０００６】
本発明は、パッケージ構造の製造方法を提供する。本方法は、以下のステップを含む。まず、基板を設ける。基板は、コア層、第１パターン化金属層、および第２パターン化金属層を含む。コア層の対向する２つの面に、第１パターン化金属層および第２パターン化金属層をそれぞれ配置する。そして、基板を貫通する貫通空洞を形成する。次に、テープキャリア上に基板を配置する。続いて、半導体部品を貫通空洞内に配置し、テープキャリア上に位置決めする。貫通空洞の内壁および半導体部品 の側面の両方により溝を画定する。溝上に充填化合物を供給する。充填化合物に加熱プロセスを施し、充填化合物がテープキャリアに向かって流れ、溝内に完全充填する。第１積層を基板上に第１パターン化金属層に対して積層する。第１積層は半導体部品の少なくとも一部を被覆する。テープキャリアを取り外す。第２積層を基板上に第２パターン化金属層に対して積層する。第２積層は半導体部品の少なくとも一部を被覆する。
【０００７】
本発明は、基板、半導体部品、充填化合物、第１積層、および第２積層を含むパッケージ構造を提供する。基板は、貫通空洞、コア層、第１パターン化金属層、および第２パターン化金属層を有する。コア層の対向する２つの面に、第１パターン化金属層および第２パターン化金属層をそれぞれ配置する。貫通空洞は、コア層、第１パターン化金属層、および第２パターン化金属層を貫通する。半導体部品を貫通空洞内に配置する。空洞の内壁および半導体部品の側面の両方により溝を画定し、その溝幅は実質的に５０μｍ〜１００μｍの範囲内とする。充填化合物を溝内に完全充填する。第１積層を第１パターン化金属層上に配置し、コア層および半導体部品の少なくとも一部を被覆する。第２積層を第２パターン化金属層上に配置し、コア層と半導体部品の少なくとも一部を被覆する。
【発明の効果】
【０００８】
本発明は、充填化合物の移動度が加熱後に増加するという特徴を利用して、半導体部品および貫通空洞によって画定した溝上に充填化合物を供給し、加熱プロセスを施した際に、溝上に供給した充填化合物が流下し、狭幅の溝内を均一に完全充填するようにしたものである。それによって、半導体部品と貫通空洞の間の溝に充填化合物を容易に充填できない、という既知の問題を回避することができ、基板と半導体部品との間の接合強度を向上し、さらにまた製品歩留まりを高めることができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｂ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｃ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｄ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｅ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｆ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｇ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｈ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｉ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｊ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｋ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｌ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｍ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｎ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【図１Ｏ】本発明の一実施形態によるパッケージ構造の製造方法における過程を示す断面模式図である。
【発明を実施するための形態】
【００１０】
本発明の以上の特徴および利点をより明白なものとし、その理解をより簡便なものとするため、図面を含む詳細な説明において実施形態を以下に検討する。
【００１１】
添付の図面は、本発明についてさらに理解するために提供したものであり、本明細書に組み込まれ、本明細書の一部を成すものである。添付図面は本発明の各実施形態を示し、発明の詳細な説明とともに、本発明の原理を説明するのに役立つものである。
【００１２】
本発明の好ましい実施形態について以下に詳述するが、その各実施例を添付の図面に示す。本発明に関する上記の特徴、効果、および他の技術的内容は、添付の図面とともに以下に示す実施形態の詳細な説明によって実装することができる。以下の実施形態において言及する上下、前後、左右の方向は、説明する目的に限られ、本発明を限定するものと解釈すべきではない。図面および明細書において、同一または同様の部分を示すために用いる参照番号は可能な限り同じものとする。
【００１３】
図１Ａ〜図１Ｏは、本発明の一実施形態によるパッケージ構造の製造方法における各過程の断面模式図である。本実施形態のパッケージ構造の製造方法は、以下のステップを含む。まず、基板を設ける。より詳細には、先に述べた基板の製造方法は以下のステップを含みうる。例えば、最初に、図１Ａに示すコア層１１２を設ける。そして、コア層１１２の対向する２つの面に、第１金属層１１４ａと第２金属層１１６ａをそれぞれ積層する。本実施形態では、第１金属層１１４ａおよび第２金属層１１６ａを銅箔とすることができるが、本発明はこれに限定されると解釈すべきではない。次に、図１Ｂに示すように、複数のビアホール１１８ａを形成するが、ここで、ビアホール１１８ａはコア層１１２、第１金属層１１４ａ、および第２金属層１１６ａを貫通する。続いて、ビアホール１１８ａに導電層１１８ｂを充填し、導電性を有する複数の導電性ピラー１１８を形成する。そうすることで、導電性ピラー１１８により、第１金属層１１４ａと第２金属層１１６ａとを電気的に接続する。その後、第１金属層１１４ａおよび第２金属層１１６ａ上にパターニングプロセスを施し、図１Ｄのように、第１パターン化金属層１１４および第２パターン化金属層１１６を形成する。このようにして、図１Ｄに示す基板１１０を形成する。
【００１４】
図１Ｅに示すように、基板１１０を貫通する貫通空洞Ｃ１を形成する。すなわち、貫通空洞Ｃ１は、コア層１１２、第１パターン化金属層１１４、および第２パターン化金属層１１６を貫通している。次に、図１Ｆに示すように、上記構造をテープキャリア１２０上に配置する。そして、図１Ｇに示すように、半導体部品 １３０を貫通空洞Ｃ１内へ配置し、また半導体部品１３０をテープキャリア１２０上に配置して、貫通空洞Ｃ１の内壁および半導体部品１３０の側面の両方により溝ｇ１を画定する。
【００１５】
本実施形態において、溝ｇ１の幅ｗ１は実質的に５０μｍ〜１００μｍの範囲内であり、溝ｇ１の深さｄ１は実質的に１００μｍ〜３００μｍの範囲内である。つまり、半導体部品１３０の側面と貫通空洞Ｃ１の内壁との間の距離が非常に近く、溝ｇ１は非常に狭く深い。本実施形態で開示した数値は例示としてのみ用いたものであることはもちろんであり、本発明を限定するものと解釈すべきではない。より詳細には、溝ｇ１の深さｄ１は、実際には基板の厚さとすることができ、基板の厚さとは第１パターン化金属層１１４、コア層１１２、および第２パターン化金属層１１６の厚さの合計である。
【００１６】
図１Ｈおよび図１Ｉに示すように、充填化合物１４０を溝ｇ１上に供給する。次に、充填化合物１４０に加熱プロセスを施し、充填化合物１４０は図１Ｈに示す矢印に沿ってテープキャリア１２０に向かって流れ、図１Ｉに示すように、充填化合物１４０が溝ｇ１内に完全充填される。本実施形態において、充填化合物１４０の材料としてはエポキシや充填材を挙げることができ、また充填材の材料としてＳｉＯ２や他の好適な材料を挙げることができる。このように、本実施形態では、充填化合物１４０は、充填化合物の移動度が加熱後に増加するという特徴を利用して、半導体部品および貫通空洞によって画定した溝上に充填化合物を供給し、加熱プロセスを施した際に、狭幅の溝ｇ１内に充填化合物１４０を均一に完全充填することができる。半導体部品と貫通空洞との間の溝に充填化合物を充填することが簡単ではないという既知の問題を回避することもでき、基板と半導体部品との間の接合強度を向上し、さらに製品歩留まりを高めることができる。本実施形態において、加熱プロセスの加熱温度は、実質的に、摂氏８０度〜１００度の範囲内である。
【００１７】
次に、図１Ｊおよび図１Ｋに示すように、第１積層１５０を基板１１０上に第１パターン化金属層１１４に対して積層する。第１積層１５０は、半導体部品１３０の少なくとも一部を被覆する。より詳細には、第１積層１５０は、第１誘電層１５２および第１回路層１５４を含み、第１積層１５０の第１誘電層１５２が半導体部品１３０の少なくとも一部を被覆するようにする。そして、図１Ｊ に示すテープキャリア１２０を取り外して、図１Ｋに示すように半導体部品１３０および基板１１０の底面を露出する。次に、図１Ｌに示すように、基板１１０上に第２積層１６０を第２パターン化金属層１１６に対して積層する。第２積層１６０は半導体部品１３０の少なくとも一部を被覆する。より詳細には、第２積層１６０は、第２誘電層１６２および第２回路層１６４を含み、第２積層１６０の第２誘電体層１６２が半導体部品１３０の少なくとも一部を被覆するようにする。
【００１８】
図１Ｍに示すように、複数の第１導電性ビア１７０を形成する。これらの第１導電性ビア１７０により、第１回路層１５４または第２回路層１６４に半導体部品１３０を電気的に接続する。半導体部品１３０は能動部品であっても受動部品であってもよく、半導体部品の種類によって本発明が限定されると解釈すべきではない。本実施形態において、半導体部品１３０を能動部品とした場合、その作用面を第２回路層１６４に向け、さらに、第１導電性ビア１７０により半導体部品１３０と第２回路層１６４とを電気的に接続する。本実施形態は一例を示すためのものに過ぎず、本発明を限定するものと解釈すべきではないことはもちろんである。本発明のその他の実施形態では、半導体部品１３０の作用面を第１回路層１５４に向けてもよく、その場合、第１導電性ビア１７０により半導体部品１３０と第１回路層１５４とを電気的に接続する。加えて、本実施形態において、さらに複数の第２導電性ビア１８０を形成して、導電性ピラー１１８を第１回路層１５４および第２回路層１６４に電気的に接続することができる。
【００１９】
次に、図１Ｎに示すように、第１回路層１５４および第２回路層１６４にパターニングプロセスを行う。そして、図１Ｏに示すように、パターン化半田マスク層１９２を第１積層１５０および第２積層１６０の上にそれぞれ形成し、この場合パターン化半田マスク層１９２により第１回路層１５４および第２回路層１６４の一部を露出する。加えて、本実施形態は、さらに、第１回路層１５４上の一部にそれぞれ形成した表面仕上げ層１９４、およびパターン化半田マスク層１９２によって露出した第２回路層１６４を有していてもよい。また、パターン化半田マスク層は、さらに、第１導電性ビア１７０および第２導電性ビア１８０を露出してもよく、その場合はパターン化半田マスク層１９２によって露出した第１導電性ビア１７０および第２導電性ビア１８０を表面仕上げ層１９４で被覆する。本実施形態において、表面仕上げ層１９４の材料としては、ニッケル、パラジウム、金、およびこれらの合金を挙げることができる、本発明がそれらに限定されると解釈すべきではないことはもちろんである。このような概略方法で、パッケージ構造１００の製造が完了する。
【００２０】
構造について見ると、上記の製造方法によって形成したパッケージ構造１００は、図１Ｏに示すように、基板１１０、半導体部品１３０、充填化合物１４０、第１積層１５０、および第２積層１６０で構成する。基板１１０は、貫通空洞Ｃ１、コア層１１２、第１パターン化金属層１１４、および第２パターン化金属層１１６を含む。第１パターン化金属層１１４と第２パターン化金属層１１６は、それぞれ、コア層１１２の対向する二つの面に配置する。貫通空洞Ｃ１は、コア層１１２、第１パターン化金属層１１４、および第２パターン化金属層１１６を貫通する。半導体部品１３０を貫通空洞Ｃ１内に配置し、ここで、貫通空洞Ｃ１の内壁および半導体部品１３０の側面の両方により溝ｇ１が画定され、また、溝ｇ１の幅は実質的に５０μｍ〜１００μｍの範囲内であり、溝ｇ１の深さｄ１は１００μｍ〜３００μｍの範囲内である。
【００２１】
さらに、充填化合物１４０を溝ｇ１内に完全充填する。本実施形態では、充填化合物１４０はエポキシを含む。第１積層１５０を第１パターン化金属層１１４上に配置し、コア層１１２および半導体層１３０の少なくとも一部を被覆する。続いて第２積層１６０を第２パターン化金属層１１６上に配置して、コア層１１２と半導体部品１３０の少なくとも一部を被覆する。半導体部品１３０は能動部品であっても受動部品であってもよく、半導体部品の種類によって本発明が限定されると解釈すべきではない。
【００２２】
より詳細には、第１積層１５０は、第１誘電層１５２および第１回路層１５４を含み、第１積層１５０が、それ自身の第１誘電層１５２で、半導体部品１３０の少なくとも一部を被覆するようにする。第２積層１６０は、第２誘電層１６２および第２回路層１６４を含み、第２積層１６０が、それ自身の第２誘電体層１６２で、半導体部品１３０の別の部分を被覆するようにする。また、パッケージ構造１００は、半導体部品１３０と第１回路層１５４または第２回路層１６４とを電気的に接続するように構成した、複数の第１導電性ビア１７０を含む。本実施形態において、半導体部品１３０は、作用面と、当該作用面上に配置した複数の半田パッドと、を有するチップとすることができ、第１導電性ビア１７０は、第１回路層１５４または第２回路層１６４上に半導体部品１３０の各半田パッドを電気的に接続するように構成する。
【００２３】
本実施形態において、パッケージ構造１００は、さらに、パターン化半田マスク層１９２および表面仕上げ層１９４を含み、パターン化半田マスク層１９２を第１積層１５０および第２積層１６０上に配置して、第１回路層１５４と第２回路層１６４の一部を露出する。そして、パターン化半田マスク層１９２によって露出した第１回路層１５４および第２回路層１６４ の一部を表面仕上げ層１９４により被覆する。また、パッケージ構造１００は、複数の導電柱ピラー１１８と複数の第２導電性ビア１８０をさらに備えてもよく、導電柱ピラー１１８は基板１１０を貫通し、第１パターン化金属層１１４と第２パターン化金属層１１６とを電気的に接続し、第２導電性 ビア１８０は、導電性ピラー１１８を第１回路層１５４および第２回路層１６４に電気的に接続するように構成する。
【産業上の利用可能性】
【００２４】
本発明は、充填化合物の移動度が加熱後に増加するという特徴を利用して、半導体部品および貫通空洞によって画定した溝の上に充填化合物を供給し、加熱プロセスを施した際に、溝上に供給した充填化合物が流下し、狭幅の溝内を均一に完全充填するようにしたものである。それによって、半導体部品と貫通空洞の間の溝に充填化合物を容易に充填できないという、既知の問題を回避することもでき、基板と半導体部品との間の接合強度を向上し、さらにまた製品歩留まりを高めることができる。
【００２５】
本発明の範囲および趣旨から逸脱することなく本発明の構造について様々な変更および変形が可能であることは、当業者にとって明らかであろう。以上の点から、本発明についての変更および変形は、それらが以下に示す特許請求の範囲およびその等価物の範囲内である限り、本発明に包含されることを意図したものである。
【符号の説明】
【００２６】
１００  パッケージ構造
１１０  基板
１１２  コア層
１１４  第１パターン化金属層
１１４ａ  第１金属層
１１６  第２パターン化金属層
１１６ａ  第１金属層
１１８  導電性ピラー
１１８ａ  ビアホール
１１８ｂ  導電層
１２０  テープキャリア
１３０  半導体部品
１４０  充填化合物
１５０  第１積層
１５２  第１誘電層
１５４  第１回路層
１６０  第２積層
１６２  第２誘電層
１６４  第２回路層
１７０  第１導電性ビア
１８０  第２導電性ビア
１９２  パターン化半田マスク層
１９４  表面仕上げ層
Ｃ １  貫通空洞
ｄ １  深さ
ｇ １  溝
ｗ １  幅
【図１Ａ】
2016111332.tif 000003
【図１Ｂ】
2016111332.tif 000004
【図１Ｃ】
2016111332.tif 000005
【図１Ｄ】
2016111332.tif 000006
【図１Ｅ】
2016111332.tif 000007
【図１Ｆ】
2016111332.tif 000008
【図１Ｇ】
2016111332.tif 000009
【図１Ｈ】
2016111332.tif 000010
【図１Ｉ】
2016111332.tif 000011
【図１Ｊ】
2016111332.tif 000012
【図１Ｋ】
2016111332.tif 000013
【図１Ｌ】
2016111332.tif 000014
【図１Ｍ】
2016111332.tif 000015
【図１Ｎ】
2016111332.tif 000016
【図１Ｏ】
2016111332.tif 000017
【外国語明細書】
2016111332000001.pdf