(57)【要約】【課題】ＰＷＭ変調を用いたＤ級増幅部での直線性の高い高精度な信号増幅を実現する。【解決手段】三角波発生回路は、正電源電圧または負電源電圧を交互に出力する第１の演算増幅器と、積分コンデンサを備えて前記第１の演算増幅器の出力に応じて前記正電源電圧と前記負電源電圧との間で電圧が変化する三角波信号を一定周期で生成する第２の演算増幅器とを含む。そして前記三角波信号の基準電位に対するバイアスレベルの正負をコンパレータにて判定し、この判定結果と前記第１の演算増幅器の出力とから前記三角波信号が前記正電源電圧から低下して前記基準電位を超えるまでのタイミング、および前記三角波信号が前記負電源電圧から上昇して前記基準電位を超えるまでのタイミングをゲートロジック回路によりそれぞれ検出する。これらのゲートロジック回路の各出力にて前記正電源電圧または前記三角波信号を選択して正側鋸歯波信号を生成すると共に、前記負電源電圧または前記三角波信号を選択して負側鋸歯波信号を生成する。【選択図】      図１
2016072705.tif 000002
【特許請求の範囲】
【請求項１】
一定周期の正側鋸歯波信号および負側鋸歯波信号を生成する信号発生部と、前記正側鋸歯波信号を用いて入力信号をＰＷＭ変調して該入力信号を増幅する正側Ｄ級増幅部と、前記負側鋸歯波信号を用いて前記入力信号をＰＷＭ変調して該入力信号を増幅する負側Ｄ級増幅部と、前記正側Ｄ級増幅部および前記負側Ｄ級増幅部の各出力を加算して前記入力信号を増幅した出力信号を得る加算器とを備えた信号増幅回路であって、
前記信号発生部は、基準電位と帰還信号とを比較して反転動作して正電源電圧または負電源電圧を出力する第１の演算増幅器と、帰還ループに介装された積分コンデンサを備えて前記第１の演算増幅器の出力に応じて前記正電源電圧と前記負電源電圧との間で電圧が変化する三角波信号を一定周期で生成する第２の演算増幅器とを含む三角波発生回路と、
この三角波発生回路が生成した前記三角波信号の前記基準電位に対するバイアスレベルの正負を判定するコンパレータと、
このコンパレータの判定結果と前記第１の演算増幅器の出力とから前記三角波信号が前記正電源電圧から低下して前記基準電位を超えて負電圧に変化するまでの第１のタイミングを検出する第１のゲートロジック回路と、
この第１のゲートロジック回路の出力を受けて切替制御されて前記正電源電圧または前記三角波信号を選択して前記正側鋸歯波信号を生成する第１のスイッチ回路と、
前記コンパレータの判定結果と前記第１の演算増幅器の出力とから前記三角波信号が前記負電源電圧から上昇して前記基準電位を超えて正電圧に変化するまでの第２のタイミングを検出する第２のゲートロジック回路と、
この第２のゲートロジック回路の出力を受けて切替制御されて前記負電源電圧または前記三角波信号を選択して前記負側鋸歯波信号を生成する第２のスイッチ回路と
を具備したことを特徴とする信号増幅回路。
【請求項２】
前記基準電位は接地電圧であって、
前記正電源電圧および前記負電源電圧は、前記接地電圧に対して電位差の等しい正負一対の電圧である請求項１に記載の信号増幅回路。
【請求項３】
前記第１の演算増幅器、前記第２の演算増幅器および前記コンパレータのそれぞれは、前記正電源電圧と前記負電源電圧とを動作電源として動作するものである請求項１に記載の信号増幅回路。
【請求項４】
前記第１のスイッチ回路は、常時は前記正電源電圧を選択し、前記第１のゲートロジック回路の出力を受けたときに前記三角波信号を選択するものであって、
前記第２のスイッチ回路は、常時は前記負電源電圧を選択し、前記第２のゲートロジック回路の出力を受けたときに前記三角波信号を選択するものである請求項１に記載の信号増幅回路。
【請求項５】
前記第１のゲートロジック回路は、前記コンパレータの判定結果と前記第１の演算増幅器の出力とを論理処理するANDゲート回路からなり、
前記第２のゲートロジック回路は、前記コンパレータの判定結果と前記第１の演算増幅器の出力とを論理処理するNORゲート回路からなる請求項４に記載の信号増幅回路。
【請求項６】
前記第１の演算増幅器は、反転入力端子に前記基準電位を入力し、非反転入力端子に該第１の演算増幅器の出力および前記第２の演算増幅器の出力をそれぞれ帰還抵抗を介して入力して反転動作して前記正電源電圧または負電源電圧を一定の周期で出力するものである請求項１に記載の信号増幅回路。
【請求項７】
前記第２の演算増幅器は、反転入力端子と出力端子との間に前記積分コンデンサを接続すると共に、前記非反転入力端子に前記基準電位を入力し、反転入力端子に前記第１の演算増幅器の出力を入力して積分動作するものである請求項１に記載の信号増幅回路。
【請求項８】
請求項１〜７のいずれかに記載の信号増幅回路であって、
更に前記コンパレータの出力を受けて反転動作して前記正側Ｄ級増幅部および前記負側Ｄ級増幅部の各プッシュプル動作を制御する動作制御信号を出力するフリップフロップを備えることを特徴とする信号増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Pulse Width Modulation(以下、ＰＷＭ)変調を用いたＤ級増幅部での直線性の高い高精度な信号増幅を実現する信号増幅回路に関する。
【背景技術】
【０００２】
入力信号をＰＷＭ変調した信号により半導体スイッチング素子をオン・オフ制御してトランスの一次側コイルを駆動し、該トランスの二次側コイルに生じた電圧を検波して前記入力信号を増幅した出力信号Ｓoutを得るＤ級増幅器として、例えば特許文献１に紹介される信号増幅回路がある。図４は、この種の信号増幅回路の全体的な概略構成を示している。
【０００３】
この信号増幅回路１は、入力信号ＳinのＰＷＭ変調に用いる正側鋸歯波信号Ｓ１と負側鋸歯波信号Ｓ２とを生成する信号発生部２を備える。また前記信号増幅回路１は、前記正側鋸歯波信号Ｓ１を用いて前記入力信号ＳinをＰＷＭ変調して増幅する正側Ｄ級増幅部４と、前記負側鋸歯波信号Ｓ２を用いて前記入力信号ＳinをＰＷＭ変調して増幅する負側Ｄ級増幅部５とを備える。更に前記信号増幅回路１は、前記正側Ｄ級増幅部４の出力と前記負側Ｄ級増幅部５の出力とを加算して前記入力信号Ｓinを増幅した出力信号Ｓoutを得る加算器６を備えて構成される。
【０００４】
ちなみに前記信号発生部２は、例えば図５に示すように前記正側鋸歯波信号Ｓ１を生成する第１の鋸歯波生成回路２ａと、前記負側鋸歯波信号Ｓ２を生成する第２の鋸歯波生成回路２ｂとを備える。これらの第１および第２の鋸歯波生成回路２ａ,２ｂは、第１および第２のスイッチ回路２１ａ,２１ｂをそれぞれ介して正電源電圧Ｖccまたは負電源電圧Ｖddが選択的に印加されて充放電制御されるコンデンサ２２ａ,２２ｂを備える。
【０００５】
尚、前記コンデンサ２２ａには前記第１のスイッチ回路２１ａを介して前記正電源電圧Ｖccが直接的に印加され、これに対して前記負電源電圧Ｖddは抵抗２３ａを介して前記コンデンサ２２ａに印加される。また前記コンデンサ２２ｂには前記第２のスイッチ回路２１ｂを介して前記負電源電圧Ｖddが直接的に印加され、これに対して前記正電源電圧Ｖccは抵抗２３ｂを介して前記コンデンサ２２ｂに印加される。また前記第１および第２のスイッチ回路２１ａ,２１ｂは、スイッチ駆動回路２４により相反的に切替制御される。
【０００６】
この結果、前記第１の鋸歯波生成回路２ａが生成する正側鋸歯波信号Ｓ１は、前記コンデンサ２２ａの充放電に伴って一定時間に亘って前記正電源電圧Ｖccに保たれた後、該コンデンサ２２ａの容量と前記抵抗２３ａの値とにより定まる時定数で前記正電源電圧Ｖccから前記負電源電圧Ｖddに向けて低下する電圧波形となる。また前記第２の鋸歯波生成回路２ｂが生成する負側鋸歯波信号Ｓ２は、前記コンデンサ２２ｂの充放電に伴って一定時間に亘って前記負電源電圧Ｖddに保たれた後、該コンデンサ２２ｂの容量と前記抵抗２３ｂの値とにより定まる時定数で前記負電源電圧Ｖddから前記正電源電圧Ｖccに向けて上昇する電圧波形となる。
【０００７】
ここで前記正側Ｄ級増幅部４は、概略的には図４に示すように第１のＰＷＭ回路４１と、この第１のＰＷＭ回路４１の出力Ｓ１１を受けてトランス４３の一次側コイルをスイッチング駆動する第１の駆動回路４２と、前記トランス４３の二次側コイルに昇圧して生起される出力Ｓ１２を検波する第１の検波回路４４とを備える。また同様に前記負側Ｄ級増幅部５は、第２のＰＷＭ回路５１と、この第２のＰＷＭ回路５１の出力Ｓ２１を受けてトランス５３の一次側コイルをスイッチング駆動する第２の駆動回路５２と、前記トランス５３の二次側コイルに昇圧して生起される出力Ｓ２２を検波する第２の検波回路５４とを備える。
【０００８】
具体的には前記正側Ｄ級増幅部４および前記負側Ｄ級増幅部５は、例えば図６に示すように構成される。即ち、前記正側Ｄ級増幅部４は、前記第１のＰＷＭ回路４１として前記入力信号Ｓinと前記正側鋸歯波信号Ｓ１とを比較し、前記入力信号Ｓinが前記正側鋸歯波信号Ｓ１を上回るときにＨレベルとなるＰＷＭ変調した出力Ｓ１１を生成するコンパレータを備える。例えば半導体スイッチング素子からなる前記第１の駆動回路４２は、前記ＰＷＭ変調した出力Ｓ１１を受けて前記トランス４３の一次側コイル４３ａに所定電圧を印加し、該トランス４３の二次側コイル４３ｂに前記所定電圧を昇圧した前記出力Ｓ１２を生起する。そして整流ダイオード４４ａとコンデンサ４４ｂとからなる前記第１の検波回路４４は、前記トランス４３の二次側コイル４３ｂに生起された電圧からなる出力Ｓ１２を整流・平滑化することで検波し、これによって前記入力信号Ｓinの正電圧成分を増幅した出力Ｓ１３を得る。
【０００９】
同様に前記負側Ｄ級増幅部５は、前記第２のＰＷＭ回路５１として前記入力信号Ｓinと前記負側鋸歯波信号Ｓ２とを比較し、前記入力信号Ｓinが前記負側鋸歯波信号Ｓ２を下回るときにＨレベルとなるＰＷＭ変調した出力Ｓ２１を生成するコンパレータを備える。例えば半導体スイッチング素子からなる前記第２の駆動回路５２は、前記ＰＷＭ変調した出力Ｓ２１を受けて前記トランス５３の一次側コイル５３ａに所定電圧を印加し、該トランス５３の二次側コイル５３ｂに前記所定電圧を昇圧した前記出力Ｓ２２を生起する。そして整流ダイオード５４ａとコンデンサ５４ｂとからなる前記第２の検波回路５４は、前記トランス５３の二次側コイル５３ｂに生起された電圧からなる出力Ｓ２２を整流・平滑化することで検波し、これによって前記入力信号Ｓinの負電圧成分を増幅した出力Ｓ２３を得る。
【００１０】
このようにして前記入力信号Ｓinを正電圧成分と負電圧成分とに分けてそれぞれスイッチングして増幅した前記正側Ｄ級増幅部４および前記負側Ｄ級増幅部５の各出力Ｓ１３,Ｓ２３を、前記加算器６において抵抗６１,６２を介して合成することで、前記入力信号Ｓinを増幅した出力信号Ｓoutが生成される。
【００１１】
上記構成の信号増幅回路１によれば、前記入力信号Ｓinを正電圧成分と負電圧成分とに分けて前記正側Ｄ級増幅部４および前記負側Ｄ級増幅部５にてそれぞれ増幅するので、前記ＰＷＭ変調した出力Ｓ１１,Ｓ２１のオン・デューティが１００％となることはない。換言すれば前記正側Ｄ級増幅部４および前記負側Ｄ級増幅部５をそれぞれ構成する前記半導体スイッチング素子からなる前記第１および第２の駆動回路４２,５２、並びに前記トランス４３,５３の各休止期間（デッドタイム）が零(０)となることがない。故に前記入力信号Ｓinを安定にスイッチングして増幅することが可能となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−２９０６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで上述した構成の信号増幅回路１においては、前記コンデンサ２２ａ,２２ｂの充放電を利用して前記正側鋸歯波信号Ｓ１と前記負側鋸歯波信号Ｓ２とをそれぞれ生成している。しかも前記コンデンサ２２ａ,２２ｂの充放電は、前記抵抗２３ａ,２３ｂを介して所定の時定数を以て指数関数的に行われる。これ故、前記正側鋸歯波信号Ｓ１および前記負側鋸歯波信号Ｓ２を用いた前記入力信号ＳinのＰＷＭ変調は、厳密には該入力信号Ｓinに対する直線性が十分に確保されているとは言い難い。換言すれば前記入力信号Ｓinを直線性良く高精度にスイッチングして増幅することができないと言う問題がある。
【００１４】
本発明はこのような事情を考慮してなされたもので、その目的は、ＰＷＭ変調を用いたＤ級増幅部における直線性の高い高精度な信号増幅を実現する信号増幅回路を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係る信号増幅回路は、基本的には一定周期の正側鋸歯波信号および負側鋸歯波信号を生成する信号発生部と、前記正側鋸歯波信号を用いて入力信号の正電圧成分をＰＷＭ変調して該入力信号をスイッチングして増幅する正側Ｄ級増幅部と、前記負側鋸歯波信号を用いて前記入力信号の負電圧成分をＰＷＭ変調して該入力信号をスイッチングして増幅する負側Ｄ級増幅部と、前記正側Ｄ級増幅部および前記負側Ｄ級増幅部の各出力を加算して前記入力信号を増幅した出力信号を得る加算器とを備えて構成される。
【００１６】
特に本発明に係る信号増幅回路は上述した目的を達成するべく前記信号発生部を次のように構成したことを特徴としている。即ち、本発明に係る信号増幅回路における前記信号発生部は、基準電位と帰還信号とを比較して反転動作して正電源電圧または負電源電圧を出力する第１の演算増幅器と、帰還ループに介装された積分コンデンサを備えて前記第１の演算増幅器の出力に応じて前記正電源電圧と前記負電源電圧との間で電圧が変化する三角波信号を一定周期で生成する第２の演算増幅器とを含む三角波発生回路と、
この三角波発生回路が生成した前記三角波信号の前記基準電位に対するバイアスレベルの正負を判定するコンパレータとを備える。
【００１７】
更に前記信号発生部は、前記コンパレータの判定結果と前記第１の演算増幅器の出力とから前記三角波信号が前記正電源電圧から低下して前記基準電位を超えて負電圧に変化するまでの第１のタイミングを検出する第１のゲートロジック回路と、
この第１のゲートロジック回路の出力を受けて切替制御されて前記正電源電圧または前記三角波信号を選択して前記正側鋸歯波信号を生成する第１のスイッチ回路と、
前記コンパレータの判定結果と前記第１の演算増幅器の出力とから前記三角波信号が前記負電源電圧から上昇して前記基準電位を超えて正電圧に変化するまでの第２のタイミングを検出する第２のゲートロジック回路と、
この第２のゲートロジック回路の出力を受けて切替制御されて前記負電源電圧または前記三角波信号を選択して前記負側鋸歯波信号を生成する第２のスイッチ回路と
を備えることを特徴としている。
【００１８】
具体的には前記基準電位は接地電圧であって、前記正電源電圧および前記負電源電圧は、前記接地電圧に対して電位差の等しい正負一対の電圧として与えられる。また前記第１の演算増幅器、前記第２の演算増幅器および前記コンパレータのそれぞれは、前記正電源電圧と前記負電源電圧とを動作電源として動作するものである。
【００１９】
好ましくは前記第１のスイッチ回路は、常時は前記正電源電圧を選択し、前記第１のゲートロジック回路の出力を受けたときに前記三角波信号を選択するように構成される。また前記第２のスイッチ回路は、常時は前記負電源電圧を選択し、前記第２のゲートロジック回路の出力を受けたときに前記三角波信号を選択するように構成される。ちなみに前記第１のゲートロジック回路は、例えば前記コンパレータの判定結果と前記第１の演算増幅器の出力とを論理処理するアンド(AND)ゲート回路からなり、また前記第２のゲートロジック回路は、例えば前記コンパレータの判定結果と前記第１の演算増幅器の出力とを論理処理するノア(NOR)ゲート回路からなる。
【００２０】
また前記第１の演算増幅器は、例えば反転入力端子に前記基準電位を入力し、非反転入力端子に該第１の演算増幅器の出力および前記第２の演算増幅器の出力をそれぞれ帰還抵抗を介して入力して反転動作して前記正電源電圧または負電源電圧を一定の周期で出力するように構成される。同様に前記第２の演算増幅器は、例えば反転入力端子と出力端子との間に前記積分コンデンサを接続すると共に、前記非反転入力端子に前記基準電位を入力し、反転入力端子に前記第１の演算増幅器の出力から抵抗を介して動作するように構成される。
【００２１】
尚、上述した構成の信号増幅回路において、更に前記コンパレータの出力を受けて反転動作して前記正側Ｄ級増幅部および前記負側Ｄ級増幅部の各プッシュプル動作を制御する動作制御信号を出力するフリップフロップを備えることも好ましい。
【発明の効果】
【００２２】
上記構成の信号増幅回路によれば、第１および第２の演算増幅器と、その帰還ループに介装された積分コンデンサとを備えた三角波発生回路により一定の周期で正電源電圧と負電源電圧との間で直線性良く電圧変化する三角波信号を生成することができる。そしてコンパレータを用いて前記三角波信号の基準電位に対するバイアスレベルの正負を判定し、この判定結果と前記第１の演算増幅器の出力とを第１のゲートロジック回路（ANDゲート回路）にて論理処理することで前記三角波信号が前記正電源電圧から低下して前記基準電位を超えて負電圧に変化するまでの第１のタイミングを検出することができる。また前記コンパレータの判定結果と前記第１の演算増幅器の出力とを第２のゲートロジック回路（NORゲート回路）にて論理処理することで前記三角波信号が前記負電源電圧から上昇して前記基準電位を超えて正電圧に変化するまでの第２のタイミングを検出することができる。
【００２３】
その上で前記第１のタイミングに従って前記正電源電圧または前記三角波信号を選択するので、従来のような指数関数的な変化を伴うことのない正側鋸歯波信号を直線性良く生成することができる。同様に前記第２のタイミングに従って前記負電源電圧または前記三角波信号を選択するので、指数関数的な変化を伴うことのない負側鋸歯波信号を直線性良く生成することができる。故に本発明に係る信号増幅回路によれば、上述した直線性の良い前記正側鋸歯波信号および前記負側鋸歯波信号を用いて入力信号をＰＷＭ変調してＤ級増幅することが可能となるので、直線性の高い高精度な信号増幅を行うことができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る信号増幅回路における信号発生部の概略構成を示す図。
【図２】図１に示す信号発生部の動作を説明する為の信号波形図。
【図３】図１に示す信号発生部を備えて構成される信号増幅回路の入力信号に対する増幅動作を説明する為の信号波形図。
【図４】ＰＷＭ変調を用いたＤ級増幅部を備えて構成される信号増幅回路の全体的な概略構成を示す図。
【図５】図４に示す信号増幅回路における従来の信号発生部の構成例を示す図。
【図６】図４に示す信号増幅回路におけるＰＷＭ変調を用いたＤ級増幅部の一般的な構成例を示す図。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の一実施形態に係る信号増幅回路について説明する。
【００２６】
本発明に係る信号増幅回路１は、基本的には図４を参照して説明したように、正側鋸歯波信号Ｓ１および負側鋸歯波信号Ｓ２を生成する信号発生部２と、前記正側鋸歯波信号Ｓ１を用いて入力信号Ｓinの正電圧成分をＰＷＭ変調して増幅する正側Ｄ級増幅部４と、前記負側鋸歯波信号Ｓ２を用いて前記入力信号Ｓinの負電圧成分をＰＷＭ変調して増幅する負側Ｄ級増幅部５と、これらの正側Ｄ級増幅部４および負側Ｄ級増幅部５の各出力Ｓ１３,Ｓ２３を加算して前記入力信号Ｓinを増幅した出力信号Ｓoutを得る加算器６を備えて構成される。
【００２７】
特に本発明に係る信号増幅回路１は、図１に概略構成を示すように構成された信号発生部２を備えることを特徴としている。尚、以下の説明においては前述した従来の信号増幅回路１と同一部分には同一符号を付し、徒に重複する説明を省略する。
【００２８】
本発明に係る信号増幅回路１が備える信号発生部２は、概略的には図１に示すように一定周期の三角波信号Ｓ０を生成する三角波発生回路３と、この三角波発生回路３が生成した三角波信号Ｓ０の基準電位に対するバイアスレベルの正負を判定するコンパレータ７とを備える。ちなみに前記三角波発生回路３は、基準電位と帰還信号とを比較して反転動作して正電源電圧Ｖccまたは負電源電圧Ｖddを出力する第１の演算増幅器３１と、帰還ループに介装された積分コンデンサ３２を備えて前記第１の演算増幅器３１の出力に応じて前記正電源電圧Ｖccと前記負電源電圧Ｖddとの間で電圧が変化する三角波信号Ｓ０を一定周期で生成する第２の演算増幅器３３とを備えて構成される。
【００２９】
ちなみに前記第１および第２の演算増幅器３１,３３は、それぞれ前記正電源電圧Ｖccおよび前記負電源電圧Ｖddを動作電源として印加されて動作する。そして前記第１の演算増幅器３１は、その反転入力端子に基準電位としての接地電圧ＧＮＤを入力し、非反転端子に該第１の演算増幅器３１の出力端子からの帰還信号と前記第２の演算増幅器３３からの帰還信号をそれぞれ入力することで反転動作して前記正電源電圧Ｖccまたは前記負電源電圧Ｖddを選択的に出力する。
【００３０】
また出力端子と反転入力端子との間に前記積分コンデンサ３２を備えた前記第２の演算増幅器３３は、非反転端子に前記基準電位としての接地電圧ＧＮＤを入力すると共に、反転端子に入力抵抗３４を介して前記第１の演算増幅器３１の出力Ｓ０１を入力する。そして前記第２の演算増幅器３３は、前記第１の演算増幅器３１の出力Ｓ０１に応じて前記積分コンデンサ３２を充放電することで、前記正電源電圧Ｖccまたは前記負電源電圧Ｖddに選択的に変化する前記出力Ｓ０１に対する積分動作を実行する。
【００３１】
尚、図１において３５は前記第１の演算増幅器３１の出力端子と非反転端子との間に介装されて該第１の演算増幅器３１の増幅利得を決定する帰還抵抗であり、３６は前記第２の演算増幅器３３の出力端子と前記第１の演算増幅器３１の非反転端子との間に介装されて前記第１の演算増幅器３１の出力を変化させる帰還抵抗である。
【００３２】
このように構成された三角波発生回路３における前記第１の演算増幅器３１は、前記接地電圧ＧＮＤを基準電位として前記第２の演算増幅器３３の出力である、前記三角波信号Ｓ０を判定することで前記正電源電圧Ｖccまたは前記負電源電圧Ｖddを選択的に出力する。そして前記第２の演算増幅器３３は、前記第１の演算増幅器３１の出力Ｓ０１に応じて前記負電源電圧Ｖddから前記正電源電圧Ｖccに向けて直線的に電圧が上昇するランプ電圧、または前記正電源電圧Ｖccから前記負電源電圧Ｖddに向けて直線的に電圧が低下するランプ電圧を生成する。従って前記第２の演算増幅器３３の出力端子から得られる信号は、前記正電源電圧Ｖccと前記負電源電圧Ｖddとの間で交互に直線的に電圧が変化する一定周期の三角波信号Ｓ０となる。
【００３３】
さて前記コンパレータ７は、前記基準電位である接地電圧ＧＮＤを反転入力端子に入力し、前記三角波信号Ｓ０を非反転入力端子に入力して該三角波信号Ｓ０の前記基準電位に対するバイアスレベルの正負を判定する。そして前記コンパレータ７は、その判定結果をＳ０２として前記三角波信号Ｓ０が正電圧であるときにＨレベル、例えば５Ｖの信号を出力し、前記三角波信号Ｓ０が負電圧であるときにＬレベル、例えば０Ｖの信号を出力する。
【００３４】
また前記信号発生部２は、更に前記コンパレータ７の判定結果Ｓ０２と前記第１の演算増幅器３１の出力Ｓ０１とから前記三角波信号Ｓ０が前記正電源電圧Ｖccから低下して前記基準電位を超えて負電圧に変化するまでの第１のタイミングを検出する第１のゲートロジック回路８ａを備える。この第１のゲートロジック回路８ａは、前記第１の演算増幅器３１の出力Ｓ０１を抵抗３７とダイオード３８とにより負電圧とならない信号と前記コンパレータ７の判定結果Ｓ０２とを論理処理するANDゲート回路からなる。
【００３５】
この第１のゲートロジック回路（ANDゲート回路）８ａの出力Ｓ０３により第１のスイッチ回路９ａが切替制御され、前記正電源電圧Ｖccまたは前記三角波信号Ｓ０が選択的に出力される。従って前記第１のスイッチ回路９ａを介して出力される信号は、常時は前記正電源電圧Ｖccに保たれ、前記第１のゲートロジック回路８ａの出力を受けたときに前記三角波信号Ｓ０が前記正電源電圧Ｖccから前記基準電位まで電圧低下する期間の信号、即ち、前述した正側鋸歯波信号Ｓ１となる。
【００３６】
また前記信号発生部２は、前記コンパレータ７の判定結果Ｓ０２と前記第１の演算増幅器３１の出力Ｓ０１とから前記三角波信号Ｓ０が前記負電源電圧Ｖddから上昇して前記基準電位を超えて正電圧に変化するまでの第２のタイミングを検出する第２のゲートロジック回路８ｂを備える。この第２のゲートロジック回路８ｂは、前記第１の演算増幅器３１の出力Ｓ０１を負電圧とならない信号と前記コンパレータ７の判定結果Ｓ０２とを論理処理するNORゲート回路からなる。
【００３７】
この第２のゲートロジック回路（NORゲート回路）８ｂの出力Ｓ０４により第２のスイッチ回路９ｂが切替制御され、前記負電源電圧Ｖddまたは前記三角波信号Ｓ０が選択的に出力される。従って前記第２のスイッチ回路９ｂを介して出力される信号は、常時は前記負電源電圧Ｖddに保たれ、前記第２のゲートロジック回路８ｂの出力を受けたときに前記三角波信号Ｓ０が前記負電源電圧Ｖddから前記基準電位まで電圧上昇する期間の信号、即ち、前述した負側鋸歯波信号Ｓ２となる。
【００３８】
図２は上述した如く構成された前記信号発生部２における各部の動作を示す信号波形図である。尚、図２(ａ)は前記三角波発生回路３により生成される三角波信号Ｓ０を示しており、図２(ｂ)は前記第１の演算増幅器３１の出力Ｓ０１を示している。そして図２(ｃ)は、前記三角波信号Ｓ０のバイアスレベルを判定して前記コンパレータ７が出力する判定結果Ｓ０２を示している。
【００３９】
前述した第１のゲートロジック回路８ａは、前記第１の演算増幅器３１の出力Ｓ０１と前記コンパレータ７の判定結果Ｓ０２とを論理処理（AND処理）することで、図２(ｄ)に示すように前記三角波信号Ｓ０が前記正電源電圧Ｖccから接地電圧ＧＮＤまで電圧低下する期間を示す第１のタイミングとして前記出力Ｓ０３を生成する。また第２のゲートロジック回路８ｂは、前記第１の演算増幅器３１の出力Ｓ０１と前記コンパレータ７の判定結果Ｓ０２とを論理処理（NOR処理）することで、図２(ｅ)に示すように前記三角波信号Ｓ０が前記負電源電圧Ｖddから接地電圧ＧＮＤまで電圧上昇する期間を示す第２のタイミングとして前記出力Ｓ０４を生成する。
【００４０】
この結果、前記第１および第２のスイッチ回路９ａ,９ｂは、図２(ｆ)に示すように前記正電源電圧Ｖccを基準として前記正側鋸歯波信号Ｓ１を生成し、また前記負電源電圧Ｖddを基準として前記負側鋸歯波信号Ｓ２を生成する。特に前記正側鋸歯波信号Ｓ１および前記負側鋸歯波信号Ｓ２は、それぞれ前記第１および第２のタイミングにおいてだけ生成される。従って前記正側鋸歯波信号Ｓ１は、前記三角波信号Ｓ０が正電圧領域において直線的に電圧低下する信号として、また前記負側鋸歯波信号Ｓ２は、前記三角波信号Ｓ０が負電圧領域において直線的に電圧上昇する信号としてそれぞれ生成される。
【００４１】
本発明に係る信号増幅回路１においては、上述した直線性の良い前記正側鋸歯波信号Ｓ１と前記負側鋸歯波信号Ｓ２とを用いて前記入力信号Ｓinを正電圧成分と負電圧成分とに分けてそれぞれＰＷＭ変調することになる。従って前記第１のＰＷＭ回路４１および前記第２のＰＷＭ回路５１の各出力Ｓ１１,Ｓ２１は、例えば図２(ｇ)(ｈ)にそれぞれ示すように前記入力信号Ｓinの電圧レベルに比例したパルス幅の信号となる。この結果、図３に信号増幅回路１の動作波形を示すように、該信号増幅回路１は入力信号Ｓinに対して直線性の良い高精度な信号増幅を行うことが可能となる。
【００４２】
即ち、前記正側Ｄ級増幅部４においては、前記正側鋸歯波信号Ｓ１を用いて入力信号Ｓinの正電圧成分をＰＷＭ変調する。そしてＰＷＭ変調した前記第１のＰＷＭ回路４１の出力Ｓ１１に従って前記トランス４３の一次側コイル４３ａに所定電圧を印加し、該トランス４３の二次側コイル４３ｂに前記所定電圧を昇圧した出力Ｓ１２を生起する。この結果、前記第１の検波回路４４の出力Ｓ１３は、図３に示すように前記入力信号Ｓinを増幅した交流成分Ｖacに正の直流成分Ｖdcが重畳した信号となる。
【００４３】
また前記負側Ｄ級増幅部５においては、前記負側鋸歯波信号Ｓ２を用いて入力信号Ｓinの負電圧成分をＰＷＭ変調する。そしてＰＷＭ変調した前記第２のＰＷＭ回路５１の出力Ｓ２１に従って前記トランス５３の一次側コイル５３ａに所定電圧を印加し、該トランス５３の二次側コイル５３ｂに前記所定電圧を昇圧した出力Ｓ２２を生起する。この結果、前記第２の検波回路５４の出力Ｓ２３は、図３に示すように前記入力信号Ｓinを増幅した交流成分Ｖacに負の直流成分Ｖdcが重畳した信号となる。
【００４４】
従って前記第１の検波回路４４の出力Ｓ１３と前記第２の検波回路５４の出力Ｓ２３とを前記加算器６を介して加算することにより前記各出力Ｓ１３,Ｓ２３の直流成分Ｖdcを相殺し、その交流成分Ｖacを合成した出力信号Ｓoutを得ることが可能となる。特に前記各交流成分Ｖacは、前述した直線性の良い正側鋸歯波信号Ｓ１および負側鋸歯波信号Ｓ２をそれぞれ用いて前記入力信号ＳinをＰＷＭ変調して増幅したものであるから、該入力信号Ｓinに対する前記出力信号Ｓoutの直線性を十分高いものとすることができる。
【００４５】
故に指数関数的に充放電される前記コンデンサ２２ａ,２２ｂの充電電圧を利用して生成した前記正側鋸歯波信号Ｓ１および前記負側鋸歯波信号Ｓ２を用いて入力信号ＳinをＰＷＭ変調する従来の信号増幅回路１に比較して、本発明に係る信号増幅回路１によれば高精度な信号増幅を行うことができる。特に前記コンパレータ７と前記ゲートロジック回路８ａ,８ｂとを用いて前記正側鋸歯波信号Ｓ１および前記負側鋸歯波信号Ｓ２の生成タイミングを精度良く規定しているので、この点でも前記入力信号Ｓinを高精度に直線性良くスイッチングして増幅することができる等の実用上、多大なる効果が奏せられる。
【００４６】
尚、本発明は上述した実施形態に限定されるものではない。例えばここでは前記トランス４３,５３の一次側コイル４３ａ,５３ａを駆動する前記第１および第２の駆動回路４２,５２としてそれぞれ１つのスイッチ回路９ａ,９ｂを備えたものとして前記正側Ｄ級増幅部４および前記負側Ｄ級増幅部５の動作原理を説明した。しかし実際的には前記トランス４３,５３の一次側コイル４３ａ,５３ａをプッシュプル駆動するように前記正側Ｄ級増幅部４および前記負側Ｄ級増幅部５の各駆動回路４２,５２として、それぞれ一対のスイッチ回路を設けることが多々ある。
【００４７】
このようなプッシュプル駆動型の前記正側Ｄ級増幅部４および前記負側Ｄ級増幅部５を構成する場合には、例えば図１に示すように前記コンパレータ７の出力を受けて反転動作するフリップフロップ１０を設けることが望ましい。そして前記トランス４３,５３をプッシュプル駆動する前記各駆動回路４２,５２をそれぞれ構成する一対のスイッチ回路に前記フリップフロップ１０のＱ出力と−Ｑ出力とを動作制御信号として加え、上記一対のスイッチ回路をそれぞれ相補的に駆動するようにすれば良い。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００４８】
１  信号増幅回路
２  信号発生部
２ａ  第１の鋸歯波生成回路
２ｂ  第２の鋸歯波生成回路
３  三角波発生回路
４  正側Ｄ級増幅部
５  負側Ｄ級増幅部
６  加算器
７  コンパレータ
８ａ  ゲートロジック回路（ANDゲート回路）
８ｂ  ゲートロジック回路（NORゲート回路）
９ａ  第１のスイッチ回路
９ｂ  第２のスイッチ回路
１０  フリップフロップ
３１  第１の演算増幅器
３２  積分コンデンサ
３３  第２の演算増幅器
３４  入力抵抗
３５,３６  帰還抵抗
３７  抵抗
３８  ダイオード
【図１】
2016072705.tif 000003
【図４】
2016072705.tif 000004
【図５】
2016072705.tif 000005
【図６】
2016072705.tif 000006
【図２】
2016072705.tif 000007
【図３】
2016072705.tif 000008