(57)【要約】【課題】狭ピッチ化された半導体素子等の電子部品の実装を可能とすること。【解決手段】半導体素子６０が実装される配線基板１０は、配線層２５ａと、その配線層２５ａの上に形成された金属ポスト２７を有している。配線層２５ａはソルダレジスト層４１により覆われ、金属ポスト２７の上端はソルダレジスト層４１の上面４１ａから突出している。金属ポスト２７には、フェースダウン実装される半導体素子６０の接続端子（パッド６０ｂ）がはんだ７１を介して接続される。【選択図】図１
2016018806.tif 000002
【特許請求の範囲】
【請求項１】
配線層と、
前記配線層の上に設けられた、電子部品実装用の金属ポストと、
前記配線層を被覆する保護層と、
を有し、
前記配線層は、シード層と、前記シード層の上に形成され、平面視において前記シード層と同じ大きさの金属めっき層と、を含み、
前記複数の金属ポストは、上端が前記保護層から突出しており、上端の幅が基部の幅以下であり、
前記保護層は、前記金属ポストの側面に対して、前記金属ポストの上面に向かうフィレット部を有すること、
を特徴とする配線基板。
【請求項２】
前記保護層から突出する前記金属ポストの表面を覆う表面処理層を有すること、を特徴とする請求項１に記載の配線基板。
【請求項３】
前記金属ポストの表面は粗化面であること、を特徴とする請求項１または２に記載の配線基板。
【請求項４】
絶縁層の上に形成された配線層は、前記金属ポストが設けられた第１の配線層と、前記金属ポストが設けられていない第２の配線層とを含み、
前記保護層には、前記第２の配線層の上面の少なくとも一部、または前記絶縁層の上面の一部を露出する開口部を有すること、
を特徴とする請求項１〜３のいずれか一項に記載の配線基板。
【請求項５】
電子部品用の金属ポストを有する配線基板の製造方法であって、
絶縁層の上にシード層を形成する工程と、
前記シード層を覆い、所定位置に開口部を有する第１のレジスト層を形成する工程と、
前記シード層を給電層として前記第１のレジスト層の開口部に金属めっき層を形成する工程と、
前記第１のレジスト層を除去する工程と、
前記シード層と前記金属めっき層を覆い、前記金属めっき層の上面の一部を露出する開口部を有する第２のレジスト層を形成する工程と、
前記シード層を給電層として前記第２のレジスト層の開口部に金属ポストを形成する工程と、
前記第２のレジスト層を除去する工程と、
前記金属めっき層をマスクとして前記シード層をエッチングする工程と、
前記金属ポストを覆う樹脂層を形成する工程と、
前記樹脂層を薄膜化して前記金属ポストの上端を露出する工程と、
前記樹脂層を硬化する工程と、
を有することを特徴とする配線基板の製造方法。
【請求項６】
前記樹脂層を薄膜化する工程の後、前記樹脂層に開口部を形成する工程を実施し、前記樹脂層を硬化する工程を実施すること、を特徴とする請求項５に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
配線基板、配線基板の製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子は、たとえばフリップチップ実装にて回路基板に実装される。回路基板には電極（パッド）とレジスト膜とが設けられ、半導体素子は、レジスト膜に形成した開口部から電極上に形成したはんだバンプにより接続される。また、別の回路基板には、レジスト膜の開口部からめっきなどにより電極に接続されたバンプが形成され、そのバンプにより半導体素子が接続される（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１０３８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年の半導体素子の高集積化に伴って、半導体素子の配線基板への接続端子の数が増大（多ピン化）し、さらに半導体素子の接続端子の狭ピッチ化が進んでいる。このような半導体素子に対応する配線基板が求められている。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、配線層と、前記配線層の上に設けられた、電子部品実装用の金属ポストと、前記配線層を被覆する保護層と、を有し、前記配線層は、シード層と、前記シード層の上に形成され、平面視において前記シード層と同じ大きさの金属めっき層と、を含み、前記複数の金属ポストは、上端が前記保護層から突出しており、上端の幅が基部の幅以下であり、前記保護層は、前記金属ポストの側面に対して、前記金属ポストの上面に向かうフィレット部を有する。
【発明の効果】
【０００６】
本発明の一観点によれば、狭ピッチ化された半導体素子等の電子部品を実装することができる。
【図面の簡単な説明】
【０００７】
【図１】（ａ）は半導体装置の概略を示す断面図、（ｂ）は配線基板の一部断面図、（ｃ）はポスト及びレジスト膜の一部断面図。
【図２】（ａ）〜（ｅ）は、配線基板（ポスト）の製造工程を示す断面図。
【図３】（ａ）〜（ｅ）は、配線基板（ポスト）の製造工程を示す断面図。
【図４】（ａ）（ｂ）は、別の配線基板の一部断面図。
【図５】別の半導体装置の概略を示す断面図。
【図６】（ａ）は別の配線基板の概略平面図、（ｂ）は別の配線基板の一部断面図。
【発明を実施するための形態】
【０００８】
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
【０００９】
図１（ａ）に示すように、半導体装置１は、配線基板１０と、配線基板１０の一方の面（図において上側の面）に実装された半導体素子６０を有している。この半導体装置１は、たとえばマザーボード等の基板に実装される。
【００１０】
本実施形態において、便宜上、配線基板１０において、半導体素子６０が実装される側を上側とする。また、配線基板１０に含まれる各部材において上側の面を上面とする。ただし、配線基板１０は、天地逆の状態で用いることができ、または任意の角度で配置することができる。また、平面視とは、対象物を半導体素子６０が実装される面の法線方向から視ることを指し、平面形状とは平面視における形状を指すものとする。
【００１１】
配線基板１０は、コア基板１１を有している。コア基板１１は、たとえば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板である。
【００１２】
コア基板１１には、所定位置に上面と下面との間を貫通する複数の貫通孔１１Ｘが形成されている。貫通孔１１Ｘ内には、コア基板１１の上面と下面との間を貫通する貫通電極１２が形成されている。貫通電極１２の材料として、たとえば銅（Ｃｕ）や銅合金を用いることができる。なお、貫通電極１２を、貫通孔１１Ｘの内面（壁面）にめっき膜を形成し、その貫通孔１１Ｘ内に絶縁樹脂を充填したものとしてもよい。
【００１３】
コア基板１１の上面には、配線層２１，絶縁層２２，配線層２３，絶縁層２４，配線層２５がこの順番で積層されている。コア基板１１の下面には、配線層３１，絶縁層３２，配線層３３，絶縁層３４，配線層３５がこの順番で積層されている。配線層２１，２３，２５及び配線層３１，３３，３５の材料として、たとえば銅や銅合金を用いることができる。絶縁層２２，２４及び絶縁層３２，３４の材料として、たとえばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
【００１４】
コア基板１１上面の配線層２１に含まれる配線と下面の配線層３１に含まれる配線は貫通電極１２により互いに電気的に接続されている。
コア基板１１の上方側において、配線層２３は、絶縁層２２のビアホールに形成されたビア２３Ｖにより配線層２１と電気的に接続されている。同様に、配線層２５はビア２５Ｖにより配線層２３と電気的に接続されている。
【００１５】
絶縁層２４上に形成された配線層２５は、所定の形状にパターニングされた複数の配線を含む。なお、個々の配線についても配線層２５として説明する。複数の配線層２５のうち、上記の半導体素子６０に対応する領域（実装領域）に含まれる配線層２５ａ（第１の配線層）上には金属ポスト２７が形成されている。金属ポスト２７は、たとえば円柱状に形成されている。この金属ポスト２７において、上端の幅（径）は、基端の幅（径）以下である。したがって、金属ポスト２７の上端近傍の側面は、金属ポスト２７の基部近傍（金属ポスト２７が配線層２５ａに接続する部分の近傍）の側面より側方に突出しない。なお、金属ポスト２７の形状を、四角柱状や六角柱状等の角柱状とすることができる。金属ポスト２７の材料は、たとえば銅（Ｃｕ）である。なお、金属ポスト２７の材料としては、ニッケル、スズ、銀、金、パラジウム、アルミニウム等、またはこれらの合金を用いることができる。なお、本実施形態において、金属ポスト２７が上に形成されていない配線層２５（第２の配線層）は、たとえば配線層２５ａを内部の配線層２３に接続するために利用される。なお、配線層２５，２５ａを区別しない場合には、配線層２５を用いて説明する場合がある。
【００１６】
最外層の絶縁層２４及び配線層２５，２５ａの表面は、ソルダレジスト層４１により被覆されている。上記の金属ポスト２７は、ソルダレジスト層４１の上面４１ａより突出している。なお、図では省略しているが、配線層２１，２３，２５，２５ａの表面（図において上面）、コア基板１１の上面、絶縁層２２，２４等の表面（図において上面）、金属ポスト２７の上面は粗面化されている。
【００１７】
コア基板１１の下方側において、配線層３３は、絶縁層３２のビアホールに形成されたビア３３Ｖにより配線層３１と電気的に接続されている。同様に、配線層３５は、ビア３５Ｖにより配線層３３と電気的に接続されている。最外層の絶縁層３４及び配線層３５の表面は、ソルダレジスト層４２により被覆されている。ソルダレジスト層４２には、所定位置に開口部４２Ｘが形成され、開口部４２Ｘから配線層３５がパッド３５ａとして露出される。なお、図では省略しているが、配線層３１，３３，３５の表面（図において下面）、コア基板１１の下面、絶縁層３２，２４の表面（図において下面）は粗面化されている。
【００１８】
上記のパッド３５ａの表面に、表面処理層を設けてもよい。表面処理層としては、めっき層やＯＳＰ膜等を用いることができる。めっき層としてはたとえば、ニッケル／金、ニッケル／パラジウム／金、をこの順で積層しためっき膜を用いることができる。ＯＳＰ膜としてはたとえば、イミダゾール化合物やアゾール化合物からなる膜を用いることができる。
【００１９】
配線基板１０の金属ポスト２７は、はんだ７１を介して半導体素子６０に接続されている。すなわち、半導体素子６０は、配線基板１０に対してフリップチップ実装されている。アンダーフィル樹脂７２は、配線基板１０と半導体素子６０との隙間を充填するように設けられている。アンダーフィル樹脂７２の材料としては、たとえばエポキシ樹脂などの絶縁性樹脂を用いることができる。
【００２０】
なお、図１（ａ）は配線基板の一例を示すものである。配線基板は、配線層２５と配線層３５とを相互に電気的に接続する構造を有していれば十分である。このため、配線層の層数が適宜変更されたもの、また配線層が形成されていないものでもよい。配線基板としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
【００２１】
図１（ｂ）に示すように、配線層２５ａは、絶縁層２４上のシード層２６ａと、そのシード層２６ａ上の金属めっき層２６ｂとを有している。シード層２６ａの材料としては、たとえば銅や銅合金を用いることができる。金属めっき層２６ｂの材料としては、たとえば銅や銅合金を用いることができる。シード層２６ａは、たとえばスパッタ法や無電解めっき法により形成することができる。金属めっき層２６ｂは、たとえばシード層２６ａを給電層とする電解めっき法により形成することができる。さらに、金属ポスト２７は、金属めっき層２６ｂと同様に、たとえばシード層２６ａを給電層とする電解めっき法により形成することができる。
【００２２】
金属ポスト２７の上面２７ａ及び上端部の側面２７ｂは、表面処理層２８により被覆されている。表面処理層２８は、たとえばめっき層である。表面処理層２８は、金属ポスト２７の表面の酸化等を防止する。なお、表面処理層２８として、ＯＳＰ（Organic Solderbility Preservative）処理を施して形成したＯＳＰ膜により金属ポスト２７を被覆してもよい。ＯＳＰ膜としてはたとえば、イミダゾール化合物やアゾール化合物からなる膜を用いることができる。
【００２３】
めっき層の材料としては、たとえば、ニッケル（Ｎｉ），金（Ａｕ），パラジウム（Ｐｄ），銀（Ａｇ），これらの金属を含む合金を用いることができる。めっき膜の層構造は、単層または複数層とすることができる。たとえば、Ｎｉ又はＮｉ合金膜／Ａｕ又はＡｕ合金膜をこの順番で積層形成しためっき膜を用いることができる。また、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｕ又はＡｕ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜／Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜、等を用いてもよい。
【００２４】
めっき層に含まれるＮｉ又はＮｉ合金膜の膜厚は、０．５μｍ以上とすることが好ましい。めっき膜に含まれるＡｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜の膜厚は、０．１μｍ以上とすることが好ましい。また、めっき膜に含まれるＰｄ又はＰｄ合金膜の膜厚は、０．００５μｍ以上とすることが好ましい。
【００２５】
半導体素子６０の回路形成面６０ａ（図では下面）にはパッド６０ｂが形成され、このパッド６０ｂがはんだ７１を介して配線基板１０の金属ポスト２７に接続される。このはんだ７１は、たとえば、半導体素子６０のパッドに形成されたはんだバンプである。はんだバンプは、たとえば半導体素子６０のパッドに対してマイクロボールやはんだペーストの塗布により形成することができる。なお、半導体素子６０と配線基板１０の少なくとも一方にバンプを形成すればよい。
【００２６】
上記の金属ポスト２７は、半導体素子６０のパッド６０ｂに応じて、たとえばマトリックス状に配置されている。このような金属ポスト２７の配列ピッチ（ポストピッチ）は、たとえば４０〜２００μｍ（たとえば、１５０μｍ）である。そして、金属ポスト２７の径（ポスト径）は、２０〜１５０μｍ（たとえば、９０μｍ）、金属ポスト２７の高さ（ソルダレジスト層４１の上面４１ａからの突出量、ポスト高さ）は１〜５０μｍ（たとえば、１０μｍ）である。なお、配線層２５ａの厚さは、５〜２０μｍ（たとえば、１５μｍ）である。ソルダレジスト層４１の厚さ（配線層２５ａからソルダレジスト層４１の上面４１ａまでの厚さ）は、５μｍ以上（たとえば、１０μｍ）である。
【００２７】
図１（ｃ）に示すように、ソルダレジスト層４１は、その上面４１ａと金属ポスト２７の側面２７ｂの間において、上面４１ａから金属ポスト２７の上端に向かうフィレット部４１ｂを有している。フィレット部４１ｂの断面形状はたとえば円弧状である。このフィレット部４１ｂは、ボイド（空隙）や残滓の発生を抑える。たとえば、ソルダレジスト層４１の開口部に金属ポストを形成した場合、ソルダレジスト層４１の上面４１ａと金属ポスト２７の側面２７ｂとの角度が直角となる。このような直角の角部は、アンダーフィル樹脂７２の充填の際に、空気が残存し、ボイドを形成する。また、このような角部には、配線基板１０の洗浄や表面処理における薬品による残滓が生じる。
【００２８】
次に、上記の配線基板１０において、配線層２５ａ及び金属ポスト２７の形成について説明する。
先ず、図１（ａ）に示す配線層２５ａをパターニングする。
【００２９】
図２（ａ）に示すように、絶縁層２４の表面（上面）全面を被覆するようにシード層２６ａを形成する。シード層２６ａの形成方法としては、たとえば無電解銅めっき法またはスパッタリング法を用いることができる。
【００３０】
次いで、図２（ｂ）に示すように、シード層２６ａの上に、所要の箇所に開口部１０１Ｘを有するめっきレジスト層１０１を形成する。開口部１０１Ｘは、図１（ａ）に示す配線層２５ａに対応する部分（領域）のシード層２６ａを露出するように形成される。めっきレジスト層１０１の材料としては、耐めっき性を有する材料を用いることができる。たとえば、めっきレジスト層１０１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、シード層２６ａの上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部１０１Ｘを有するめっきレジスト層１０１を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、めっきレジスト層１０１を形成することができる。
【００３１】
次に、図１（ａ）に示す金属ポスト２７を形成する。
図２（ｃ）に示すように、上記めっきレジスト層１０１をめっきマスクとして、シード層２６ａの上面に、そのシード層２６ａをめっき給電層とした電解めっき法により、めっきレジスト層１０１の開口部１０１Ｘに金属めっき層２６ｂを形成する。そして、めっきレジスト層１０１を、たとえば剥離法により除去する。
【００３２】
次いで、図２（ｄ）に示すように、シード層２６ａ及び金属めっき層２６ｂの上に、所要箇所に開口部１０２Ｘを有するめっきレジスト層１０２を形成する。開口部１０２Ｘは、図１（ａ）に示す金属ポスト２７に対応する部分（領域）の配線層２５ａ（金属めっき層２６ｂ）を露出するように形成される。めっきレジスト層１０２の材料としては、上記のめっきレジスト層１０１と同様に、耐めっき性を有する材料、たとえば、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。
【００３３】
そして、図２（ｅ）に示すように、めっきレジスト層１０２をめっきマスクとして、金属めっき層２６ｂの上面に、シード層２６ａをめっき給電層とした電解めっき法により、めっきレジスト層１０２の開口部１０２Ｘに金属ポスト２７を形成する。
【００３４】
次に、図３（ａ）に示すように、めっきレジスト層１０２をたとえば剥離法により除去する。そして、フラッシュエッチングを行い、シード層２６ａにおいて、金属めっき層２６ｂから露出する部分を除去する。これにより、シード層２６ａと金属めっき層２６ｂから形成される配線層２５ａと、その配線層２５ａの上の金属ポスト２７が得られる。
【００３５】
次に、図１（ａ）に示すソルダレジスト層４１を形成する。
図３（ａ）に示す構造体の表面（配線層２５ａ及び金属ポスト２７の表面）を粗化する。粗化処理としては、例えばエッチング処理、ＣＺ処理、黒化処理（酸化処理）やブラスト処理等を用いることができる。ＣＺ処理は、蟻酸系溶液によるエッチング処理を施すものである。黒化処理（酸化処理）は、亜塩素酸ナトリウム、水酸化ナトリウム、燐酸ナトリウムなどの溶液による酸化処理を施すものである。この粗化処理により、配線層２５ａ及び金属ポスト２７の表面が粗面化される。
【００３６】
配線層２５ａ及び金属ポスト２７の表面の粗度は、表面粗さＲａ値により表され、たとえば１００〜５００μｍの範囲（たとえば３５０μｍ）である。上記の粗化処理により、配線層２５ａの側面及び金属ポスト２７から露出した上面の粗度は、配線層２５ａと金属ポスト２７との接合面の粗度よりも大きい。
【００３７】
次に、図３（ｂ）に示すように、配線層２５ａと金属ポスト２７を覆う樹脂層１１０を形成する。この樹脂層１１０は、図１（ａ）に示すソルダレジスト層４１を形成するためのものである。樹脂層１１０の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。この樹脂層１１０は、半硬化状態の樹脂フィルムを構造体に積層して形成される。また、樹脂層１１０は、液状またはペースト状の絶縁性樹脂を用い、印刷法やスピンコート法などにより形成することができる。そして、樹脂層１１０の上面１１０ａを平坦化する。たとえば、プレス装置により樹脂層１１０を加圧し、上面１１０ａを平坦化する。
【００３８】
次いで、図３（ｃ）に示すように、樹脂層１１０を薄膜化処理する。薄膜化処理により、樹脂層１１０の表面が粗化される。薄膜化の方法としては、ドライブラスト、ウエットブラスト、アルカリ溶液による溶解、等の方法を用いることができる。この樹脂層１１０に対する薄膜化処理により、金属ポスト２７の上面２７ａを露出させる。また、この薄膜化処理における処理方法や処理時間により、金属ポスト２７の突出量を制御することができる。また、この薄膜化処理により、図１（ｃ）に示すフィレット部４１ｂが形成される。
【００３９】
次に、図３（ｄ）に示すように、ソルダレジスト層４１を形成する。このソルダレジスト層４１は、上記の樹脂層１１０を紫外線（ＵＶ）照射、熱処理によって硬化させることにより得られる。ソルダレジスト層４１の表面の粗度（つまり、硬化後の樹脂層１１０の表面の粗度）は、表面粗さＲａ値で、たとえば５０〜２００μｍの範囲（たとえば１００μｍ）である。
【００４０】
次に、表面処理を行う。
図３（ｅ）に示すように、金属ポスト２７表面の樹脂残滓の除去処理を行う。除去処理としては、たとえば、プラズマ処理、ブラスト処理、エッチング処理などを用いることができる。エッチング処理としては、過マンガン酸溶液によるエッチングを行うことができる。その後、金属ポスト２７の表面を覆う表面処理層２８を形成する。表面処理層２８の形成方法としては、たとえば無電解めっき法や電解めっき法を用いることができる。
【００４１】
次に、上記の配線基板１０の作用を説明する。
なお、ここで、従来方法による金属ポストの形成について説明する。
従来方法では、ソルダレジスト層を形成し、そのソルダレジスト層に、最外側の配線層の上面を露出する開口部を形成する。そして、ソルダレジスト層にシード層を形成しシード層を覆い所定位置に開口部を有するめっきレジスト層を形成し、シード層を給電層とした電解銅めっき法により、めっきレジスト層の開口部に金属ポストを形成する。このような方法では、ソルダレジスト層に対するめっきレジスト層の位置合せ精度に応じて、ソルダレジスト層の開口部の大きさよりも金属ポストの大きさが大きくなる。また、ソルダレジスト層とめっきレジスト層の位置合せ精度に応じて、金属ポストに位置ずれが生じるおそれがある。また、ソルダレジスト層の上面におけるシード層の残滓により、短絡等の不良が発生するおそれがある。
【００４２】
本実施形態の配線基板１０は、配線層２５ａの上に金属ポスト２７を形成した後、金属ポスト２７を覆う樹脂層１１０を薄膜化してソルダレジスト層４１を形成したため、ソルダレジスト層４１の位置精度にかかわらず、金属ポスト２７を精度良く形成することができる。また、金属ポスト２７を柱状に形成することができる。また、従来方法による金属ポストよりも上面が小さな金属ポスト２７を形成することができる。このため、狭ピッチ化された半導体素子に対応して小さな径の金属ポスト２７を形成することができる。
【００４３】
また、不要なシード層２６ａを除去した後にソルダレジスト層４１を形成するため、ソルダレジスト層４１の上面４１ａには残滓が生じない。このため、上記のような不良の発生を防止することができる。
【００４４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体素子６０が実装される配線基板１０は、配線層２５ａと、その配線層２５ａの上に形成された金属ポスト２７を有している。配線層２５ａはソルダレジスト層４１により覆われ、金属ポスト２７の上端はソルダレジスト層４１の上面４１ａから突出している。金属ポスト２７には、フェースダウン実装される半導体素子６０の接続端子（パッド６０ｂ）がはんだ７１を介して接続される。金属ポスト２７の上面がソルダレジスト層４１の上面４１ａより低いと、はんだ７１のためのバンプ等の高さを高くする必要がある。しかし、はんだ等のバンプを高くすると、隣接するバンプが接触などによって短絡するおそれがある。したがって、金属ポスト２７をソルダレジスト層４１の上面４１ａから突出させることで、半導体素子６０を接続するためのバンプを大きくすることなく、その半導体素子６０を実装することができる。このため、狭ピッチにてパッド６０ｂが形成された半導体素子６０を実装することができる。
【００４５】
（２）配線層２５ａは、絶縁層２４の上に形成されたシード層２６ａと、そのシード層２６ａの上に形成され、平面視においてシード層２６ａと同じ形状の金属めっき層２６ｂを含む。金属めっき層２６ｂは、シード層２６ａを給電層とする電解銅めっき法により形成される。さらに、配線層２５ａの上の金属ポスト２７は、シード層２６ａを給電層とする電解銅めっき法により形成される。そして、その金属めっき層２６ｂをマスクとして不要なシード層の部分が除去される。したがって、金属ポスト２７の形成後に不要なシード層の部分を除去することにより、他の配線層と接続されていない、つまり電気的に孤立した配線層２５ａ及び金属ポスト２７を形成することができる。このように電気的に孤立した配線層２５ａ及び金属ポスト２７は、たとえば、半導体素子６０の未接続端子（ＮＣ端子）に応じて設定される。このように電気的に孤立した配線層２５ａ及び金属ポスト２７を形成することで、配線基板１０と半導体素子６０との間の接続数を、電気的に接続される金属ポスト２７のみとした場合と比べて多くすることができ、半導体素子６０の実装状態を安定化することが可能となる。
【００４６】
（３）金属ポスト２７の上端は、ソルダレジスト層４１の上面４１ａから突出している。したがって、半導体素子６０を接続するためのバンプを大きくすることなく、スタンドオフを確保することができる。このように確保したスタンドオフにより、アンダーフィル樹脂７２を容易に充填することができ、半導体素子６０と配線基板１０の間の断線や半導体素子６０の脱落等の不良の発生を抑制することができる。
【００４７】
（４）配線基板１０の製造工程において、シード層２６ａと金属めっき層２６ｂを覆うめっきレジスト層１０２の開口部１０２Ｘに金属ポスト２７を形成する。そして、金属ポスト２７を覆う樹脂層１１０を薄膜化した後、樹脂層１１０を硬化してソルダレジスト層４１を形成した。従来方法では、ソルダレジスト層４１の上にシード層を形成し、そのシード層を覆うめっきレジスト層の開口部に金属ポストを形成することになる。この場合、ソルダレジスト層に対するめっきレジスト層の位置合せ精度に応じて、ソルダレジスト層の開口部の大きさよりも金属ポストの大きさが大きくなる。また、ソルダレジスト層とめっきレジスト層の位置合せ精度に応じて、金属ポストに位置ずれが生じるおそれがある。しかし、本実施形態では、配線層２５ａの上に金属ポスト２７を形成した後、金属ポスト２７を覆う樹脂層１１０を薄膜化してソルダレジスト層４１を形成したため、ソルダレジスト層４１の位置精度にかかわらず、金属ポスト２７を精度良く形成することができる。また、金属ポスト２７を柱状に形成することができる。また、従来方法による金属ポストよりも上面が小さな金属ポスト２７を形成することができる。このため、狭ピッチ化された半導体素子に対応して小さな径の金属ポスト２７を形成することができる。
【００４８】
（５）配線基板１０の製造工程において、シード層２６ａ，金属めっき層２６ｂ，金属ポスト２７を形成した後に、ソルダレジスト層４１を形成した。従来、最外側の配線層は、ソルダレジスト層の開口部に形成される。この方法では、ソルダレジスト層の上面におけるシード層の残滓により、短絡等の不良が発生するおそれがある。しかし、本実施形態では、不要なシード層２６ａを除去した後にソルダレジスト層４１を形成するため、ソルダレジスト層４１の上面４１ａには残滓が生じない。このため、上記のような不良の発生を防止することができる。
【００４９】
（６）金属ポスト２７を樹脂層１１０にて被覆し、その樹脂層１１０を薄膜化し、硬化してソルダレジスト層４１を形成した。このため、ソルダレジスト層４１は、上面４１ａから金属ポスト２７の側面２７ｂにかけて、金属ポスト２７の上端に向かうフィレット部４１ｂを有している。このようなフィレット部４１ｂは、たえば、アンダーフィル樹脂７２におけるボイド（空隙）の発生を抑制する。これにより、アンダーフィル樹脂７２の割れや剥離を抑制し、半導体素子６０を安定して固定することができる。また、フィレット部４１ｂは、配線基板１０の洗浄や表面処理における薬品による残滓の発生を抑制する。
【００５０】
（７）金属ポスト２７及び配線層２５ａの表面を粗化面とすることで、ソルダレジスト層４１と金属ポスト２７及び配線層２５ａとの密着性を向上することができる。これにより、たとえば、金属ポスト２７の側面からソルダレジスト層４１が剥離することを抑制することができる。ソルダレジスト層４１が金属ポスト２７の側面から剥離すると、金属ポスト２７の基部や配線層２５ａが腐食するおそれがある。したがって、剥離を抑制することにより、上記の腐食の発生を防止することが可能となる。これにより、電気的な信頼性を向上することができる。
【００５１】
（８）ソルダレジスト層４１の表面を粗化することで、半導体素子６０を実装する際に、アンダーフィル樹脂７２とソルダレジスト層４１との濡れ性や密着性を向上することができる。これにより、半導体素子６０の接続信頼性を向上することができる。
【００５２】
（９）ソルダレジスト層４１から露出する金属ポスト２７の上面２７ａ及び側面２７ｂを表面処理層２８にて被覆することで、金属ポスト２７の耐腐食性を向上することができる。これにより、半導体素子６０の接続信頼性を向上することができる。
【００５３】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では、電子部品として半導体素子６０を配線基板１０に実装したが、他の配線基板や半導体素子を含む半導体モジュール（半導体パッケージ）を実装するようにしてもよい。つまり、金属ポスト２７を、他の配線基板や半導体モジュール（半導体パッケージ）を搭載するために用いてもよい。
【００５４】
・上記実施形態に対し、形状の変更や部材を付加してもよい。
たとえば、図４（ａ）に示すように、ソルダレジスト層４１に開口部４１Ｘを形成してもよい。開口部４１Ｘは、図３（ｃ）に示す樹脂層１１０に対して、たとえばフォトリソグラフィ法により形成することができる。たとえば、感光性を有する樹脂層１１０を形成し、その樹脂層１１０を露光、現像により開口部４１Ｘを形成する。
【００５５】
この開口部４１Ｘは、絶縁層２４の上面２４ａを露出する。このような開口部４１Ｘは、たとえば、配線基板の切断のときに有効である。すなわち、複数の配線基板１０を面付けした配線基板において、個片化する配線基板１０の平面視形状に応じてたとえばコーナー部をすることで、破線にて示す切断箇所の確認や、切断に用いる工具に対するソルダレジスト層４１の付着を低減する、などの効果が得られる。
【００５６】
また、図４（ｂ）に示すように、配線層２５の上面を露出する開口部４１Ｙを形成してもよい。このような開口部４１Ｙにより露出された配線層２５の表面は、たとえば、位置合せのためのマーク（アライメントマーク）や、配線基板１０の品種や品番の表示に用いることができる。
【００５７】
また、開口部４１Ｙにより露出した配線層２５を接続用のパッドとして利用することができる。
すなわち、図５に示す半導体装置２００は、積層された複数（図５では２つ）の半導体パッケージ（半導体装置）２０１，２０２を有する。つまり、この半導体装置２００は、ＰｏＰ（Package on Package）製品である。
【００５８】
半導体パッケージ２０１は、配線基板２１０と半導体素子２２０を有している。配線基板２１０は、上記実施形態の配線基板１０と同様に形成されている。詳述すると、配線基板２１０は、基板本体２１１、配線層２１２，２１２ａ，２１６、金属ポスト２１３、表面処理層２１４、ソルダレジスト層２１５，２１７を有している。基板本体２１１は、上面の配線層２１２，２１２ａと下面の配線層２１６とを相互に電気的に接続する部材を有している。このため、基板本体２１１の内部に図１（ａ）に示す配線基板１０と同様の配線層が形成されていれもよく、配線層が形成されていなくてもよい。基板本体２１１としては、たとえば、コア基板を有するコア付きビルドアップ基板やコア基板を有していないコアレス基板等を用いることができる。
【００５９】
配線層２１２，２１２ａは、図１（ｂ）に示す配線層２５ａと同様に、シード層と金属めっき層とを有している。配線層２１２ａの上には金属ポスト２１３が形成されている。ソルダレジスト層２１５は基板本体２１１の上面を覆うように設けられ、金属ポスト２１３の上端はソルダレジスト層２１５から突出している。金属ポスト２１３の表面には、表面処理層として表面処理層２１４が形成されている。表面処理層２１４は、上記の表面処理層２８と同様に、たとえばめっき層、ＯＳＰ膜である。なお、表面処理層２１４が形成されていなくてもよい。
【００６０】
金属ポスト２１３は、はんだ２２１を介して半導体素子２２０のパッドに接続されている。配線基板２１０と半導体素子２２０の間にはアンダーフィル樹脂２２２が充填されている。
【００６１】
また、ソルダレジスト層２１５は、配線層２１２の一部をパッドＰ１１として露出する開口部２１５Ｘを有している。このパッドＰ１１は、半導体パッケージ２０２との接続に使用される。
【００６２】
ソルダレジスト層２１７は、基板本体２１１の下面を覆うように設けられている。ソルダレジスト層２１７は、配線層２１６の一部をパッドＰ１２として露出する開口部２１７Ｘを有している。パッドＰ１２は、半導体装置２００をマザーボード等の基板に実装する際に使用される。
【００６３】
半導体パッケージ２０２は、半導体パッケージ２０１と同様に、配線基板２３０と半導体素子２４０を有している。配線基板２３０は、配線基板２１０と同様に、基板本体２３１、配線層２３２，２３６、金属ポスト２３３、表面処理層２３４、ソルダレジスト層２３５，２３７を有している。基板本体２３１は、上面の配線層２３２と下面の配線層２３６とを相互に電気的に接続する部材を有している。このため、基板本体２３１の内部に図１（ａ）に示す配線基板１０と同様の配線層が形成されていれもよく、配線層が形成されていなくてもよい。基板本体２３1としては、たとえば、コア基板を有するコア付きビルドアップ基板やコア基板を有していないコアレス基板等を用いることができる。
【００６４】
配線層２３２は、図１（ｂ）に示す配線層２５ａと同様に、シード層と金属めっき層とを有している。配線層２３２の上には金属ポスト２３３が形成されている。ソルダレジスト層２３５は基板本体２３１の上面を覆うように設けられ、金属ポスト２３３の上端はソルダレジスト層２３５から突出している。金属ポスト２３３の表面には、表面処理層として表面処理層２３４が形成されている。表面処理層２３４は、上記の表面処理層２８と同様に、たとえばめっき層、ＯＳＰ膜等である。なお、表面処理層２３４が形成されていなくてもよい。
【００６５】
金属ポスト２３３は、はんだ２４１を介して半導体素子２４０のパッドに接続されている。配線基板２３０と半導体素子２４０の間にはアンダーフィル樹脂２４２が充填されている。
【００６６】
ソルダレジスト層２３７は、基板本体２３１の下面を覆うように設けられている。ソルダレジスト層２３７は、配線層２３６の一部をパッドＰ２２として露出する開口部２３７Ｘを有している。パッドＰ２２は、半導体パッケージ２０２を半導体パッケージ２０１に接続するために使用される。
【００６７】
配線基板２１０のパッドＰ１１は、はんだボール２５１を介して配線基板２３０のパッドＰ２２と電気的に接続されている。はんだボール２５１は、たとえば金属コアはんだボールである。この金属は例えば銅である。なお、はんだボール２５１を、樹脂コアを含むもの、または金属コアを含まないものとしてもよい。
【００６８】
配線基板２１０と配線基板２３０の間には、樹脂２５２が充填されている。この樹脂２５２は、配線基板２１０，２３０の接続部分を保護する。また、この樹脂２５２は、配線基板２１０と配線基板２３０の間の接続強度を向上させる。樹脂２５２の材料としては、たとえば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、絶縁性樹脂にシリカ（ＳｉＯ２）等のフィラーを混入した樹脂材を用いることができる。
【００６９】
このような配線基板２１０の場合、金属ポスト２１３の径は、５０〜３００μｍ（たとえば、７５μｍ）とすることができる。また、金属ポスト２１３の高さ（ソルダレジスト層２１５から突出する金属ポスト２１３の長さ）は、５０〜２００μｍ（たとえば、１００μｍ）とすることができる。
【００７０】
また、図１（ａ）に示す２つの配線層２５ａの間に配線を形成してもよい。
たとえば、図６（ａ）に示すように、配線基板３００の上面３００ａ（半導体素子が実装される面）には、半導体素子のパッドの配列形態に応じて、パッドと接続される金属ポスト３０１が平面視においてマトリックス状に配設されている。この金属ポスト３０１は、上記の金属ポスト２７と同様に形成される。
【００７１】
配線基板３００には、金属ポスト３０１から、それらの金属ポスト３０１が形成される領域よりも外側の領域に形成されたスルーホール３０２に引き出される配線３０３を有している。配線３０３は、マトリックス状に配列された金属ポスト３０１の間を通過するように形成されている。なお、スルーホール３０２及び配線３０３は、配線基板３００のソルダレジスト層３０５（図６（ｂ）参照）により被覆されているが、判りやすくするために図６（ａ）ではスルーホール３０２及び配線３０３を実線にて示している。
【００７２】
図６（ｂ）に示すように、配線３０３は、たとえば、金属ポスト３０１が接続された配線層３０４の間に形成されている。配線層３０４は、上記の配線層２５ａと同様に、シード層と金属めっき層を有している。そして、このような配線３０３は、配線層３０４（上記の配線層２５ａ）と同様に形成される。
【００７３】
上記実施形態と同様に形成される金属ポスト３０１は、その形状と形成位置において、精度が良い。したがって、金属ポスト３０１が上に形成された配線層３０４は、金属ポストを接続可能な大きさとすることができる。このため、上記のように、隣接する２つの配線層３０４の間に、配線３０３を形成することができる。このような配線３０３は、たとえば、配線基板３００において、積層する配線層及び絶縁層の数を、配線を有していない配線基板と比べて減少させる。これにより、配線基板３００の薄化、製造にかかる期間やコストの低減を図ることができる。
【符号の説明】
【００７４】
１０  配線基板
２４  絶縁層
２５ａ  配線層
２６ａ  シード層
２６ｂ  金属めっき層
２７  金属ポスト
２８  表面処理層
４１  ソルダレジスト層（保護層，樹脂層）
４１ａ  上面
４１ｂ  フィレット部
６０  半導体素子（電子部品）
１０１  レジスト層（第１のレジスト層）
１０２  レジスト層（第２のレジスト層）
１０１Ｘ，１０２Ｘ  開口部
１１０  樹脂層
【図１】
2016018806.tif 000003
【図２】
2016018806.tif 000004
【図３】
2016018806.tif 000005
【図４】
2016018806.tif 000006
【図５】
2016018806.tif 000007
【図６】
2016018806.tif 000008