(57)【要約】      （修正有）【課題】オン抵抗による損失が少ないペルチェ素子の温度を制御する温度制御装置を提供する。【解決手段】ペルチェドライバ４８はＤＣ／ＤＣコンバータ６４、ＮＦＥＴ１、ＤＣ／ＤＣコンバータ６５、ＮＦＥＴ２、温度センサ、ペルチェ素子３８及びＣＰＵ５１を備えている。ＣＰＵ５１は、温度センサにより検出された検出温度が目標温度に対して高温であると判断されることに応じて、ＤＣ／ＤＣコンバータ６４を駆動すると共にＮＦＥＴ２を導通し、ペルチェ素子３８の励起用半導体レーザ側の電極面を吸熱させる。また、ＣＰＵ５１は検出温度が目標温度に対して低温であると判断されることに応じて、ＤＤＣ６５を駆動すると共にＮＦＥＴ１を導通し、ペルチェ素子３８の励起用半導体レーザ側の電極面を発熱させる。【選択図】図４
2016072509.tif 000002
【特許請求の範囲】
【請求項１】
対象機器の温度を目標温度に制御する温度制御装置であって、
ペルチェ素子と、
第１ＤＣ／ＤＣコンバータと、
前記第１ＤＣ／ＤＣコンバータの第１出力端子と接地電位との間に電気的に接続される第１トランジスタと、
第２ＤＣ／ＤＣコンバータと、
前記第２ＤＣ／ＤＣコンバータの第２出力端子と接地電位との間に電気的に接続される第２トランジスタと、
前記対象機器の温度を検出する温度検出部と、
制御部とを備え、
前記ペルチェ素子は前記第１出力端子と前記第２出力端子との間に電気的に接続され、
前記制御部は、前記温度検出部により検出された検出温度が前記目標温度に対して高温であると判断されることに応じて、前記第１ＤＣ／ＤＣコンバータを駆動させると共に前記第２トランジスタを導通させて前記ペルチェ素子の前記対象機器側の電極面を吸熱させ、前記検出温度が前記目標温度に対して低温であると判断されることに応じて、前記第２ＤＣ／ＤＣコンバータを駆動させると共に前記第１トランジスタを導通させて前記ペルチェ素子の前記対象機器側の電極面を発熱させることを特徴とする温度制御装置。
【請求項２】
前記第１ＤＣ／ＤＣコンバータ及び前記第２ＤＣ／ＤＣコンバータのスイッチング素子のオン抵抗より、前記第１トランジスタ及び前記第２トランジスタのオン抵抗が小さいことを特徴とする請求項１に記載の温度制御装置。
【請求項３】
前記第１トランジスタ及び前記第２トランジスタの駆動電圧は、前記第１ＤＣ／ＤＣコンバータ及び前記第２ＤＣ／ＤＣコンバータのスイッチング素子の駆動電圧より大きいことを特徴とする請求項２に記載の温度制御装置。
【請求項４】
前記制御部は、所定周期ごとに、
前記検出温度と前記目標温度との温度の高低を判定する高低判定処理と、
前記検出温度の前記目標温度からの温度差を検出する温度差検出処理と、
前記高低判定処理により、前記検出温度が前記目標温度に対して高温であると判断されることに応じて、前記第１ＤＣ／ＤＣコンバータを駆動させると共に前記第２トランジスタを導通させて前記ペルチェ素子の前記対象機器側の電極面を吸熱させ、前記検出温度が前記目標温度に対して低温であると判断されることに応じて、前記第２ＤＣ／ＤＣコンバータを駆動させると共に前記第１トランジスタを導通させて前記ペルチェ素子の前記対象機器側の電極面を発熱させる通電制御処理と、
前記温度差検出処理により検出された前記温度差に応じて、前記第１ＤＣ／ＤＣコンバータの前記第１出力端子に出力される第１出力電圧および前記第２ＤＣ／ＤＣコンバータの前記第２出力端子に出力される第２出力電圧を制御する電圧制御処理とを実行することを特徴とする請求項１乃至３の何れか１項に記載の温度制御装置。
【請求項５】
前記制御部は、
前記高低判定処理により前記検出温度と前記目標温度との温度の高低関係が逆転したと判断されることに応じて、前記通電制御処理において、次の前記所定周期において行われる、前記第１あるいは第２ＤＣ／ＤＣコンバータの一方の駆動および前記第２あるいは第１トランジスタの一方の導通に先立って、前記第１あるいは第２ＤＣ／ＤＣコンバータの他方の停止および前記第２あるいは第１トランジスタの他方の非導通を行うことを特徴とする請求項４に記載の温度制御装置。
【請求項６】
前記制御部は、
前記高低判定処理により前記検出温度と前記目標温度との温度の高低関係が逆転したと判断することに応じて、前記通電制御処理において、前記第１ＤＣ／ＤＣコンバータの停止に遅れて前記第２トランジスタを非導通とし、前記第２ＤＣ／ＤＣコンバータの停止に遅れて前記第１トランジスタを非導通とすることを特徴とする請求項４または５に記載の温度制御装置。
【請求項７】
前記制御部は、
前記電圧制御処理において、前記温度差検出処理により検出された前記温度差に応じて、ＰＩＤ制御により、前記第１出力電圧および前記第２出力電圧を設定することを特徴とする請求項４乃至６の何れか１項に記載の温度制御装置。
【請求項８】
前記対象機器はレーザ発振器であることを特徴とする請求項１乃至７の何れか１項に記載の温度制御装置。
【請求項９】
レーザ光を出射するレーザ発振器を制御する半導体モジュールであって、
前記レーザ発振器の温度を制御するペルチェ素子と、
前記レーザ発振器の温度を検出する温度検出部と、
第１ＤＣ／ＤＣコンバータと、
前記第１ＤＣ／ＤＣコンバータの第１出力端子と接地電位との間に電気的に接続される第１トランジスタと、
第２ＤＣ／ＤＣコンバータと、
前記第２ＤＣ／ＤＣコンバータの第２出力端子と接地電位との間に電気的に接続される第２トランジスタと、
制御部とを備え、
前記ペルチェ素子は前記第１出力端子と前記第２出力端子との間に電気的に接続され、
前記制御部は、前記レーザ発振器を冷却する場合には、前記第１ＤＣ／ＤＣコンバータを駆動させると共に前記第２トランジスタを導通させ、前記ペルチェ素子の前記レーザ発振器側の電極面を吸熱させ、
前記レーザ発振器を加熱する場合には、前記第２ＤＣ／ＤＣコンバータを駆動させると共に前記第１トランジスタを導通させ、前記ペルチェ素子の前記レーザ発振器側の電極面を発熱させることを特徴とする半導体モジュール。
【請求項１０】
レーザ発振器から出射されるレーザ光により加工対象物に加工を行うレーザ加工装置であって、
前記レーザ発振器の温度を制御するペルチェ素子と、
前記レーザ発振器の温度を検出する温度検出部と、
第１ＤＣ／ＤＣコンバータと、
前記第１ＤＣ／ＤＣコンバータの第１出力端子と接地電位との間に電気的に接続される第１トランジスタと、
第２ＤＣ／ＤＣコンバータと、
前記第２ＤＣ／ＤＣコンバータの第２出力端子と接地電位との間に電気的に接続される第２トランジスタと、
制御部とを備え、
前記ペルチェ素子は前記第１出力端子と前記第２出力端子との間に電気的に接続され、
前記制御部は、前記レーザ発振器を冷却する場合には、前記第１ＤＣ／ＤＣコンバータを駆動させると共に前記第２トランジスタを導通させ、前記ペルチェ素子の前記レーザ発振器側の電極面を吸熱させ、
前記レーザ発振器を加熱する場合には、前記第２ＤＣ／ＤＣコンバータを駆動させると共に前記第１トランジスタを導通させ、前記ペルチェ素子の前記レーザ発振器側の電極面を発熱させることを特徴とするレーザ加工装置。
【請求項１１】
前記制御部は、所定周期ごとに、
前記温度検出部により検出された検出温度と前記目標温度との温度の高低を判定する高低判定処理と、
前記検出温度の前記目標温度からの温度差を検出する温度差検出処理と、
前記高低判定処理により、前記検出温度が前記目標温度に対して高温であると判断されることに応じて、前記第１ＤＣ／ＤＣコンバータを駆動させると共に前記第２トランジスタを導通させて前記ペルチェ素子の前記レーザ発振器側の電極面を吸熱させ、前記検出温度が前記目標温度に対して低温であると判断されることに応じて、前記第２ＤＣ／ＤＣコンバータを駆動させると共に前記第１トランジスタを導通させて前記ペルチェ素子の前記レーザ発振器側の電極面を発熱させる通電制御処理と、
前記温度差検出処理により検出された前記温度差に応じて、前記第１ＤＣ／ＤＣコンバータの前記第１出力端子に出力される第１出力電圧および前記第２ＤＣ／ＤＣコンバータの前記第２出力端子に出力される第２出力電圧を制御する電圧制御処理とを実行することを特徴とする請求項１０に記載のレーザ加工装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はペルチェ素子を用いて温度の制御を行う温度制御装置、半導体モジュール、およびレーザ加工装置に関するものである。
【背景技術】
【０００２】
従来より、ペルチェ素子を用いて制御対象の温度制御を行う場合、ペルチェ素子を駆動する駆動回路にＨブリッジ回路が用いられる。
【０００３】
Ｈブリッジ回路は、電源電圧と接地電圧との間に、ハイサイド側のＦＥＴトランジスタとローサイド側のＦＥＴトランジスタとを直列接続した構成を２組備える構成である。ハイサイド側のＦＥＴトランジスタとローサイド側のＦＥＴトランジスタとの各々の接続点から、コイルやコンデンサ等で構成される平滑用回路を介してペルチェ素子に接続される。一方の側のハイサイド側とローサイド側のＦＥＴトランジスタは同期整流方式のＤＣ／ＤＣコンバータと同じ動作をし、他方の側のローサイド側のＦＥＴトランジスタとをオンすることにより、正逆いずれかの極性の電圧をペルチェ素子に印加する（特許文献１）。Ｈブリッジ回路は、一般的に、ハイサイド側のＦＥＴトランジスタをブートストラップ回路が不要なＰチャネルトランジスタ（以下ＰＦＥＴと記載）で構成し、ローサイド側のＦＥＴトランジスタをＮチャネルトランジスタ（以下ＮＦＥＴと記載）で構成する。また、すべてのＦＥＴトランジスタをＮＦＥＴで構成することもできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１６６８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のＨブリッジ回路を用いた駆動回路では、ハイサイド側のＦＥＴトランジスタをＰＦＥＴとした場合、ＮＦＥＴと比較してオン抵抗が大きく、ペルチェ駆動のように大きな電流(数Ａ)を必要とする場合にその損失は無視できない。またハイサイド側にＮＦＥＴを用いた場合においても、特に平滑用回路のコイル及びコンデンサを小型化するためにスイッチング周波数を高くしたい場合(数百Ｈｚ〜数ＭＨｚ)、スイッチング損失の低減を図るためには、ＮＦＥＴトランジスタの入力容量（Ｃｉｓｓ）や出力容量（Ｃｏｓｓ）を小さくする必要(１０００ｐＦ以下)がある。しかしながら、オン抵抗とＣｉｓｓやＣｏｓｓとの間にはトレードオフの関係がある。そのため、スイッチング周波数を高くしたい場合、オン抵抗を小さくすることができないという問題点があった。
【０００６】
本発明は、上記の課題に鑑み提案されたものであって、オン抵抗による損失が少ないペルチェ素子の温度を制御できる制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る温度制御装置は、対象機器の温度を目標温度に制御する。ペルチェ素子、第１ＤＣ／ＤＣコンバータ、第１トランジスタ、第２ＤＣ／ＤＣコンバータ、第２トランジスタ、温度検出部、および制御部を備えている。第１トランジスタは第１ＤＣ／ＤＣコンバータの第１出力端子と接地電位との間に電気的に接続される。第２トランジスタは第２ＤＣ／ＤＣコンバータの第２出力端子と接地電位との間に電気的に接続される。温度検出部は対象機器の温度を検出する。ペルチェ素子は第１出力端子と第２出力端子との間に電気的に接続される。制御部は、温度検出部により検出された検出温度が目標温度に対して高温であると判断されることに応じて、第１ＤＣ／ＤＣコンバータを駆動させると共に第２トランジスタを導通させてペルチェ素子の対象機器側の電極面を吸熱させる。また、検出温度が目標温度に対して低温であると判断されることに応じて、第２ＤＣ／ＤＣコンバータを駆動させると共に第１トランジスタを導通させてペルチェ素子対象機器側の電極面を発熱させる。
【０００８】
これにより、第１ＤＣ／ＤＣコンバータの駆動と第２トランジスタの導通、および第２ＤＣ／ＤＣコンバータの駆動と第１トランジスタの導通により、直流の出力電圧を直接ペルチェ素子に印加することができる。高速スイッチングのための電圧生成用に第１、第２ＤＣ／ＤＣコンバータ、極性切換用に第１、第２トランジスタが設けられるため、Ｈブリッジとは異なり、極性切換用の第１、第２トランジスタは、高速スイッチングのために容量を小さくする必要がない。従って、第１、第２トランジスタのオン抵抗を小さくすることができる。その結果、温度制御装置のオン抵抗による損失を少なくすることができる。また、２つのＤＣ／ＤＣコンバータを備えることにより、正逆２方向の極性の電圧をペルチェ素子に印加することができる。
【０００９】
また、本発明に係る温度制御装置において、第１ＤＣ／ＤＣコンバータ及び第２ＤＣ／ＤＣコンバータのスイッチング素子のオン抵抗より、第１トランジスタ及び第２トランジスタのオン抵抗が小さい。これにより、温度制御装置のオン抵抗による損失を少なくすることができる。
【００１０】
また、本発明に係る温度制御装置において、第１トランジスタ及び第２トランジスタの駆動電圧は、第１ＤＣ／ＤＣコンバータ及び第２ＤＣ／ＤＣコンバータのスイッチング素子の駆動電圧より大きい。これにより、温度制御装置のオン抵抗による損失を少なくすることができる。
【００１１】
また、本発明に係る温度制御装置において、制御部は、所定周期ごとに、高低判定処理、温度差検出処理、通電制御処理、および電圧制御処理を実行する。高低判定処理において、制御部は、検出温度と目標温度との温度の高低を判定する。温度差検出処理において、制御部は、検出温度の目標温度からの温度差を検出する。通電制御処理において、制御部は、高低判定処理により、検出温度が目標温度に対して高温であると判断されることに応じて、第１ＤＣ／ＤＣコンバータを駆動させると共に第２トランジスタを導通させてペルチェ素子の対象機器側の電極面を吸熱させる。また、検出温度が目標温度に対して低温であると判断されることに応じて、第２ＤＣ／ＤＣコンバータを駆動させると共に第１トランジスタを導通させてペルチェ素子の対象機器側の電極面を発熱させる。電圧制御処理において、制御部は、温度差検出処理により検出された温度差に応じて、第１ＤＣ／ＤＣコンバータの第１出力端子に出力される第１出力電圧および第２ＤＣ／ＤＣコンバータの第２出力端子に出力される第２出力電圧を制御する。
【００１２】
これにより、第１ＤＣ／ＤＣコンバータおよび第２ＤＣ／ＤＣコンバータにより出力される直流の出力電圧を検出温度と目標温度との温度差に応じて可変に制御することができる。検出温度が目標温度に対して高温である場合、あるいは検出温度が目標温度に対して低温である場合の、検出温度と目標温度との何れの温度差に対しても温度差に応じた出力電圧をペルチェ素子に印加することができる。また、対象機器の加熱・冷却いずれの方向の温度制御についても、第１ＤＣ／ＤＣコンバータと第２トランジスタ、または第２ＤＣ／ＤＣコンバータと第１トランジスタ、の一方の組を選択して正逆いずれの極性の出力電圧も直接ペルチェ素子に印加することができる。これにより、検出温度の検出および検出温度に応じた出力電圧の供給、という温度制御の動作を、所定周期ごとに行うことができる。また、ペルチェ素子に直接に電圧を印加することができるため、所定周期を短くすることができ、きめ細かい制御を行うことができる。
【００１３】
また、本発明に係る温度制御装置において、制御部は、高低判定処理により検出温度と目標温度との温度の高低関係が逆転したと判断されることに応じて、通電制御処理において、次の所定周期において行われる、第１ＤＣ／ＤＣコンバータの駆動および第２トランジスタの導通に先立って、第２ＤＣ／ＤＣコンバータの停止および第１トランジスタの非導通を行う。また、第２ＤＣ／ＤＣコンバータの駆動および第１トランジスタの導通に先立って、第１ＤＣ／ＤＣコンバータの停止および第２トランジスタの非導通を行う。
【００１４】
これにより、ペルチェ素子に印加する電圧の極性の切り替えの際に、第１および第２ＤＣ／ＤＣコンバータの両者を停止し第２および第１トランジスタの両者を非導通とする期間を設けることができる。第１ＤＣ／ＤＣコンバータの駆動と第１トランジスタの導通が同時に発生し、あるいは第２ＤＣ／ＤＣコンバータの駆動と第２トランジスタの導通が同時に発生して、短絡電流が流れてしまうことを防止することができる。いわゆる、デッドタイム期間を確保することができる。
【００１５】
また、本発明に係る温度制御装置において、制御部は、高低判定処理により検出温度と目標温度との温度の高低関係が逆転したと判断することに応じて、通電制御処理において、第１ＤＣ／ＤＣコンバータの停止に遅れて前記第２トランジスタを非導通とし、第２ＤＣ／ＤＣコンバータの停止に遅れて第１トランジスタを非導通とする。
【００１６】
これにより、第１ＤＣ／ＤＣコンバータの駆動により第１ＤＣ／ＤＣコンバータに備えられる平滑用コンデンサに充電された電荷、および第２ＤＣ／ＤＣコンバータの駆動により第２ＤＣ／ＤＣコンバータに備えられる平滑用コンデンサに充電された電荷を、ペルチェ素子に印加される電圧の極性が切り替わる次の所定周期が開始される前に、ペルチェ素子と第２トランジスタ、およびペルチェ素子と第１トランジスタを介して放電することができる。次の所定周期で、第１トランジスタの導通により第１ＤＣ／ＤＣコンバータの平滑用コンデンサの端子間が短絡され、第２トランジスタの導通により第２ＤＣ／ＤＣコンバータの平滑用コンデンサの端子間が短絡されても、平滑用コンデンサには電荷は残留していないので、短絡電流が流れてトランジスタが破壊してしまうことはない。
【００１７】
また、本発明に係る温度制御装置において、制御部は、電圧制御処理において、温度差検出処理により検出された温度差に応じて、ＰＩＤ制御により、第１出力電圧および第２出力電圧を設定する。これにより、第１および第２出力電圧を温度差に対して線形に可変することができ、安定したフィードバック制御を行うことができる。
【００１８】
また、本発明に係る温度制御装置において、対象機器としてレーザ発振器に適用することができる。これにより、安定した出力で、一定の出力波長を出力するレーザ発振器を得ることができる。
【００１９】
本発明に係る半導体モジュールは、レーザ発振器からのレーザ光の出射を制御する。ペルチェ素子、温度検出部、第１ＤＣ／ＤＣコンバータ、第１トランジスタ、第２ＤＣ／ＤＣコンバータ、および第２トランジスタを備えている。ペルチェ素子は第１出力端子と第２出力端子との間に電気的に接続されレーザ発振器の温度を制御する。温度検出部はレーザ発振器の温度を検出する。第１トランジスタは第１ＤＣ／ＤＣコンバータの第１出力端子と接地電位との間に電気的に接続される。第２トランジスタは第２ＤＣ／ＤＣコンバータの第２出力端子と接地電位との間に電気的に接続される。レーザ発振器を冷却する場合には、制御部は、第１ＤＣ／ＤＣコンバータを駆動させると共に第２トランジスタを導通させ、ペルチェ素子のレーザ発振器側の電極面を吸熱させる。また、レーザ発振器を加熱する場合には、第２ＤＣ／ＤＣコンバータを駆動させると共に第１トランジスタを導通させ、ペルチェ素子のレーザ発振器側の電極面を発熱させる。
【００２０】
これにより、半導体モジュールにおけるレーザ発振器の温度を、ペルチェ素子を利用して制御する際、第１および第２ＤＣ／ＤＣコンバータの出力電圧を直接ペルチェ素子に印加することができる。
【００２１】
本発明に係るレーザ加工装置は、レーザ発振器から出射されるレーザ光により加工対象物に加工を行う。ペルチェ素子、温度検出部、第１ＤＣ／ＤＣコンバータ、第１トランジスタ、第２ＤＣ／ＤＣコンバータ、および第２トランジスタを備えている。ペルチェ素子は第１出力端子と前記第２出力端子との間に電気的に接続されレーザ発振器の温度を制御する。温度検出部はレーザ発振器の温度を検出する。第１トランジスタは第１ＤＣ／ＤＣコンバータの第１出力端子と接地電位との間に電気的に接続される。第２トランジスタは第２ＤＣ／ＤＣコンバータの第２出力端子と接地電位との間に電気的に接続される。レーザ発振器を冷却する場合には、制御部は、第１ＤＣ／ＤＣコンバータを駆動させると共に第２トランジスタを導通させ、ペルチェ素子のレーザ発振器側の電極面を吸熱させる。また、レーザ発振器を加熱する場合には、第２ＤＣ／ＤＣコンバータを駆動させると共に第１トランジスタを導通させ、ペルチェ素子のレーザ発振器側の電極面を発熱させる。
【００２２】
これにより、レーザ加工装置におけるレーザ発振器の温度を、ペルチェ素子を利用して制御する際、第１ＤＣ／ＤＣコンバータと第２トランジスタ、および第２ＤＣ／ＤＣコンバータと第１トランジスタとにより、直流の出力電圧が供給されるので、第１および第２ＤＣ／ＤＣコンバータの出力電圧を直接ペルチェ素子に印加することができる。また、２つのＤＣ／ＤＣコンバータを備えることにより、正逆２方向の極性の駆動電圧をペルチェ素子に印加することができる。また、第１、第２トランジスタのオン抵抗を小さくすることができる。
【００２３】
本発明に係るレーザ加工装置において、制御部は、所定周期ごとに、高低判定処理、温度差検出処理、通電制御処理、および電圧制御処理を実行する。高低判定処理において、制御部は、検出温度と目標温度との温度の高低を判定する。温度差検出処理において、制御部は、検出温度の目標温度からの温度差を検出する。通電制御処理において、制御部は、高低判定処理により、検出温度が目標温度に対して高温であると判断されることに応じて、第１ＤＣ／ＤＣコンバータを駆動させると共に第２トランジスタを導通させてペルチェ素子のレーザ発振器側の電極面を吸熱させる。また、検出温度が目標温度に対して低温であると判断されることに応じて、制御部は第２ＤＣ／ＤＣコンバータを駆動させると共に第１トランジスタを導通させてペルチェ素子のレーザ発振器側の電極面を発熱させる。電圧制御処理において、制御部は、温度差検出処理により検出された温度差に応じて、第１ＤＣ／ＤＣコンバータの第１出力端子に出力される第１出力電圧および第２ＤＣ／ＤＣコンバータの第２出力端子に出力される第２出力電圧を制御する。
【００２４】
これにより、レーザ加工装置におけるレーザ発振器の温度を、ペルチェ素子を利用して制御する際、第１および第２ＤＣ／ＤＣコンバータにより広い電圧範囲の直流の出力電圧を直接ペルチェ素子に印加することができる。簡単な回路構成で、広い電圧範囲の駆動電圧をペルチェ素子へ供給することができ、きめ細かい温度制御を行うことができる。レーザ発振器の温度を精度よく制御することができ、良好な印字品質を得ることができる。
【発明の効果】
【００２５】
本発明による温度制御装置、半導体モジュール、およびレーザ加工装置によれば、オン抵抗による損失を少なく、ペルチェ素子の温度を制御することができる。
【図面の簡単な説明】
【００２６】
【図１】実施形態のレーザ加工装置１の概略構成を示す図である。
【図２】実施形態のレーザ加工装置１の電気的構成を示すブロック図である。
【図３】実施形態の温度センサ３６、３７からの信号伝達を説明する図である。
【図４】実施形態のペルチェドライバ４８の回路図である。
【図５】実施形態の電圧制御部６６、６７の出力ドライバの構成を示す回路図である。
【図６】実施形態の温度制御処理を示すフローチャートである。
【図７】実施形態の温度制御処理を示すフローチャートである。
【図８】実施形態のペルチェドライバ４８の駆動を説明するタイミング図である。
【発明を実施するための形態】
【００２７】
本実施形態に係るレーザ加工装置１の概略構成について図１に基づいて説明する。レーザ加工装置１は、レーザ加工装置本体部２と、レーザコントローラ３と、電源部５とから構成されている。レーザ加工装置本体部２は、レーザ光Ｌを加工対象物６の加工面６Ａ上を２次元走査して文字、記号、図形等をマーキングする加工を行う。
【００２８】
レーザコントローラ３は、コンピュータで構成されて、パーソナルコンピュータ（以下、「ＰＣ」という。）７と双方向通信可能に電気的に接続されると共に、レーザ加工装置本体部２及び電源部５と電気的に接続されている。そして、レーザコントローラ３は、ＰＣ７から送信された印字情報、制御パラメータ、各種指示情報等に基づいてレーザ加工装置本体部２及び電源部５を制御する。つまり、レーザコントローラ３は、レーザ加工装置１の全体を制御する。
【００２９】
レーザ加工装置本体部２の概略構成について図１に基づいて説明する。尚、レーザ加工装置本体部２の説明において、加工用レーザ発振器１１からレーザ光Ｌを出射する方向が、レーザ加工装置本体部２の前方向である。その反対側が後方向であり、後方向に向かう方向をＸ方向とする。また、加工用レーザ発振器１１が取り付けられた本体ベース１２の取付面に対して垂直方向が、レーザ加工装置本体部２の上下方向である。そして、レーザ加工装置本体部２の上下方向及び前後方向に直交する方向が、レーザ加工装置本体部２の左右方向である。左右方向は前方向に向かって定義される。左方向に向かう方向がＹ方向であるとする。
【００３０】
図１に示すように、レーザ加工装置本体部２は、本体ベース１２と、レーザ光Ｌを出射するレーザ発振ユニット１３と、ガルバノスキャナ１８と、ｆθレンズ１９等から構成され、不図示の略直方体形状の筐体カバーで覆われている。
【００３１】
レーザ発振ユニット１３は、加工用レーザ発振器１１等から構成されている。
【００３２】
ガルバノスキャナ１８は、本体ベース１２の前側端部に形成された貫通孔（不図示）の上側に取り付けられ、レーザ発振ユニット１３から出射されたレーザ光Ｌを貫通孔を介して下方へ２次元走査するものである。ガルバノスキャナ１８は、ガルバノＸ軸モータ２２とガルバノＹ軸モータ２３とが、それぞれのモータ軸が互いに直交するように外側からそれぞれの取付孔に嵌入されてガルバノスキャナ１８の本体部２５に取り付けられ、各モータ軸の先端部に取り付けられた走査ミラーが内側で互いに対向している。そして、各モータ２２、２３の回転をそれぞれ制御して、各走査ミラーを回転させることによって、レーザ光Ｌを下方へ２次元走査する。この２次元走査方向は、前後方向（Ｘ方向）と左右方向（Ｙ方向）である。
【００３３】
ｆθレンズ１９は、ガルバノスキャナ１８によって２次元走査されたレーザ光Ｌを下方に配置された加工対象物６の加工面６Ａに集光する。従って、各モータ２２、２３の回転を制御することによって、レーザ光Ｌが、加工対象物６の加工面６Ａ上において、所望の印字パターンで前後方向（Ｘ方向）と左右方向（Ｙ方向）に２次元走査される。
【００３４】
次に、電源部５の概略構成について図１に基づいて説明する。電源部５は、ケーシング２７内に、励起用半導体レーザ２８と、レーザドライバ２９と、電源３１と、温度検出制御部３４ａとが配置されている。レーザドライバ２９を介して、電源３１は駆動電流を励起用半導体レーザ２８に供給する。レーザドライバ２９は、レーザコントローラ３から入力される駆動情報に基づいて、励起用半導体レーザ２８を直流駆動する。温度検出制御部３４ａは、後述するように、励起用半導体レーザ２８の温度検出および温度制御を行う。
【００３５】
加工用レーザ発振器１１は光ファイバ３３によって励起用半導体レーザ２８に光学的に接続されている。励起用半導体レーザ２８は、レーザドライバ２９から入力されるパルス状の駆動電流に対して励起用のレーザ光を光ファイバ３３内に出射する。従って、加工用レーザ発振器１１は、励起用半導体レーザ２８のレーザ光（以下、励起光と記載）が光ファイバ３３を介して入射される。励起用半導体レーザ２８は、例えば、ＧａＡｓを用いて構成されている。
【００３６】
加工用レーザ発振器１１は、ＹＡＧレーザ３５（図２参照）を有する。光ファイバ３３を介して、励起用半導体レーザ２８から出射された励起光がＹＡＧレーザ３５に入射される。ＹＡＧレーザ３５は、励起光によって励起されて加工用のレーザ光を発振する。また、ＹＡＧレーザ３５には温度検出制御部３４ｂが配設される。温度検出制御部３４ｂはＹＡＧレーザ３５の温度検出および温度制御を行う。詳細は後述する。
【００３７】
次に、レーザ加工装置１の回路構成について図２に基づいて説明する。レーザコントローラ３には、ガルバノコントローラ４５、レーザドライバ２９、ペルチェドライバ４８、Ａ／Ｄコンバータ４７等が電気的に接続されている。
【００３８】
また、レーザコントローラ３には、ＰＣ７が双方向通信可能に電気的に接続され、ＰＣ７から送信された印字情報、ユーザからの各種指示情報等を受信可能に構成されている。また、ＰＣ７には、不図示の入出力インターフェースを介してマウス７３、及びキーボード７４等から構成される入力操作部７１、及び各種指示情報等の表示用のＬＣＤ（液晶ディスプレイ）７２等が電気的に接続されている。
【００３９】
レーザコントローラ３は、ＣＰＵ５１、ＲＡＭ５２、ＲＯＭ５３、タイマ５４等を備えている。また、ＣＰＵ５１、ＲＡＭ５２、ＲＯＭ５３、タイマ５４は、不図示のバス線により電気的に接続されて、データのやり取りが相互に行われる。ＣＰＵ５１はＲＯＭ５３に記憶されている各種のプログラムを実行することによって、電気的に接続されているレーザ加工装置１の各部を制御する。ここで、各部とは、ガルバノコントローラ４５、レーザドライバ２９、ペルチェドライバ４８等である。ＲＡＭ８３はＣＰＵ５１が各種の処理を実行するための主記憶装置として用いられる。また、タイマ５４は後述する温度制御処理において所定時間を計測する。
【００４０】
ＣＰＵ５１は、ＰＣ７から入力された印字情報に基づいて算出した印字パターンのＸＹ座標データ、ガルバノ走査速度情報等をガルバノコントローラ４５に出力する。また、ＣＰＵ５１は、ＰＣ７から入力された印字情報に基づいて設定した励起用半導体レーザ２８の励起光出力、励起光の出力期間等の励起用半導体レーザ２８の駆動パターンをレーザドライバ２９に出力する。
【００４１】
ガルバノコントローラ４５は、レーザコントローラ３から入力された印字パターンのＸＹ座標データ、ガルバノ走査速度情報等に基づいて、ガルバノＸ軸モータ２２とガルバノＹ軸モータ２３の駆動角度、回転速度等を算出して、駆動角度、回転速度を表すモータ駆動情報をガルバノドライバ４６へ出力する。ガルバノドライバ４６は、ガルバノコントローラ４５から入力された駆動角度、回転速度を表すモータ駆動情報に基づいて、ガルバノＸ軸モータ２２とガルバノＹ軸モータ２３を駆動して、レーザ光Ｌを２次元走査する。
【００４２】
レーザドライバ２９は、レーザコントローラ３から入力された励起用半導体レーザ２８の励起光の出力強度、励起光の出力期間等のレーザ駆動情報等に基づいて、励起用半導体レーザ２８を駆動する。また、励起用半導体レーザ２８から出射された励起光は、ＹＡＧレーザ３５を駆動する。
【００４３】
例えば、ユーザにより入力操作部７１が操作され、印字情報等を含む加工命令がＰＣ７へ入力される。すると、ＣＰＵ５１はＰＣ７より加工命令を受付け、ガルバノコントローラ４５へ印字パターンのＸＹ座標データ、ガルバノ走査速度情報等を出力する。また、ＣＰＵ５１はレーザドライバ２９へ駆動パターンを出力する。そして、ガルバノドライバ４６およびレーザドライバ２９が駆動される。更に、レーザドライバ２９の励起光によりＹＡＧレーザ３５が駆動される。そして、ＹＡＧレーザ３５から出射されるレーザ光Ｌは加工対象物６の加工面６Ａ上を２次元走査され、加工対象物６が加工される。
【００４４】
また、温度検出制御部３４ａは温度センサ３６およびペルチェ素子３８を有する。温度センサ３６により、励起用半導体レーザ２８の温度が測定される。そして、ペルチェ素子３８により励起用半導体レーザ２８の加熱および冷却が行われる。また、温度検出制御部３４ｂは温度センサ３７およびペルチェ素子３９を有する。温度センサ３７により、ＹＡＧレーザ３５の温度が測定される。そして、ペルチェ素子３９によりＹＡＧレーザ３５の加熱および冷却が行われる。ＣＰＵ５１は、温度センサ３６、３７が測定した温度情報をＡ／Ｄコンバータ４７を介して取得する。そして、目標温度と検出温度とを比較し、ペルチェ駆動情報を算出する。ここで、ペルチェ駆動情報とはペルチェ素子３８、３９に印加する電圧の極性、および電圧値を決定する。なお、電圧値については、後述のデジタルポテンショメータ６２、６３による抵抗値を設定することにより決定される。そして、算出したペルチェ駆動情報をペルチェドライバ４８へ送信する。ペルチェドライバ４８はペルチェ駆動情報に基づき、ペルチェ素子３８、３９を駆動する。即ち、温度センサ３６、３７、およびペルチェ素子３８、３９を用いて、ＣＰＵ５１は励起用半導体レーザ２８およびＹＡＧレーザ３５の温度制御を行う。これにより、励起用半導体レーザ２８およびＹＡＧレーザ３５の発振波長が調整される。
【００４５】
ここで、励起用半導体レーザ２８およびＹＡＧレーザ３５の温度特性および加工精度に基づき、温度制御の目標温度は予め設定される。例えば、励起用半導体レーザ２８の目標温度は４０〜４５℃程度であり、要求精度は±０．３℃程度である。また、ＹＡＧレーザ３５の設定温度は２５℃程度であり、要求精度は±２℃程度である。
【００４６】
続いて、励起用半導体レーザ２８を例に、温度制御について詳細に説明する。尚、ＹＡＧレーザ３５の温度制御も同様であるので、以下での説明は省略する。まず、温度センサ３６からＣＰＵ５１への温度情報伝達について図３に基づいて説明する。温度センサ３６はサーミスタ３６ａと抵抗Ｒ１とを有する。そして、電源Ｖｃｃと接地電圧間に抵抗Ｒ１およびサーミスタ３６ａが電気的に直列接続される。抵抗分圧により、サーミスタ３６ａにかかる電圧がＡ／Ｄコンバータ４７へ入力される。サーミスタ３６ａは周辺温度により抵抗値が変化するため、周辺温度に応じた電圧値がＡ／Ｄコンバータ４７へ入力される。そして、Ａ／Ｄコンバータ４７でデジタル値に変換され、ＣＰＵ５１へ出力される。
【００４７】
次に、ペルチェドライバ４８によるペルチェ素子３８の駆動方法について説明する。図４はペルチェドライバ４８の回路図である。ペルチェドライバ４８は極性切替え制御部６１、デジタルポテンショメータ（以下ＤＰＭと記載）６２およびＤＰＭ６３、ＤＣ／ＤＣコンバータ（以下ＤＤＣと記載）６４およびＤＤＣ６５、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１およびＮＦＥＴ２を有する。ＣＰＵ５１から極性切替え制御部６１にペルチェ制御イネーブル信号ＳＥＮおよび極性信号ＳＰが出力される。そして、極性切替え制御部６１からＤＤＣ６４にイネーブル信号ＥＮ１が出力される。また、極性切替え制御部６１からＤＤＣ６５にイネーブル信号ＥＮ２が出力される。さらに、極性切替え制御部６１からＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１およびＮＦＥＴ２にゲート信号Ｓｇ１およびＳｇ２がそれぞれ出力される。ここで、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１およびＮＦＥＴ２はオン抵抗が小さいものを使用する。また、ゲート信号Ｓｇ１およびＳｇ２のハイレベルの電圧値を１０Ｖ以上として、更にオン抵抗の低減を図る。この結果、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１およびＮＦＥＴ２のオン抵抗は２〜３ｍΩ以下である。
【００４８】
ＤＰＭ６２は可変抵抗ＲＢを有している。そして、ＣＰＵ５１から入力される抵抗信号Ｓｒ１により、ＤＰＭ６２の可変抵抗ＲＢの抵抗値は可変に制御される。ＤＤＣ６４は同期整流型降圧チョッパ方式のＤＣ／ＤＣコンバータである。ＤＤＣ６４は、電圧制御部６６、平滑用コイルＬ１、および平滑用コンデンサＣ１を有する。電圧制御部６６は、Ｖｆｂ端子、ＥＮ端子、およびＯＵＴ端子を有する。電圧制御部６６のＯＵＴ端子とＤＤＣ６４の出力端子Ｏ１間に平滑用コイルＬ１が電気的に接続される。そして、ＤＤＣ６４の出力端子Ｏ１と接地電圧間に平滑用コンデンサＣ１が電気的に接続される。また、ＤＤＣ６４の出力端子Ｏ１と接地電圧間にＤＰＭ６２の可変抵抗ＲＢと抵抗ＲＡ１とが電気的に直列接続される。そして、可変抵抗ＲＢと抵抗ＲＡ１との接続点が電圧制御部６６のＶｆｂ端子に電気的に接続される。電圧制御部６６のＥＮ端子にイネーブル信号ＥＮ１が入力される。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１のゲート端子にゲート信号Ｓｇ１が入力される。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１のソース端子は接地電圧に、ドレイン端子はＤＤＣ６４の出力端子Ｏ１に電気的に接続される。ＤＤＣ６４の出力端子Ｏ１はペルチェ素子３８の第１端子Ｔ１に電気的に接続される。
【００４９】
ＤＰＭ６３はＤＰＭ６２と同一の構成である。また、ＤＤＣ６５はＤＤＣ６４と同一の構成である。ＤＰＭ６３は可変抵抗ＲＢを有している。そして、ＣＰＵ５１から入力される抵抗信号Ｓｒ２により、可変抵抗ＲＢの抵抗値は可変に制御される。ＤＤＣ６５は電圧制御部６７、平滑用コイルＬ２、および平滑用コンデンサＣ２を有する。電圧制御部６７のＯＵＴ端子とＤＤＣ６５の出力端子Ｏ２間に平滑用コイルＬ２が電気的に接続される。そして、ＤＤＣ６５の出力端子Ｏ２と接地電圧間に平滑用コンデンサＣ２が電気的に接続される。また、ＤＤＣ６５の出力端子Ｏ２と接地電圧間にＤＰＭ６３の可変抵抗ＲＢと抵抗ＲＡ２とが電気的に直列接続される。そして、可変抵抗ＲＢと抵抗ＲＡ２との接続点が電圧制御部６７のＶｆｂ端子に電気的に接続される。電圧制御部６７のＥＮ端子にイネーブル信号ＥＮ２が入力される。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２のゲート端子にゲート信号Ｓｇ２が入力される。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２のソース端子は接地電圧に、ドレイン端子はＤＤＣ６５の出力端子Ｏ２に電気的に接続される。ＤＤＣ６５の出力端子Ｏ２はペルチェ素子の第２端子Ｔ２に電気的に接続される。尚、ＣＰＵ５１からＤＰＭ６２および６３への抵抗信号Ｓｒ１およびＳｒ２の伝達にはＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）あるいはＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの通信方法が用いられる。ここで、ＤＤＣ６４および６５のスイッチング周波数は例えば数百Ｈｚ〜数ＭＨｚである。また、平滑用コイルＬ１およびＬ２のインダクタンスは例えば数μＨである。また、ＤＤＣ６４および６５の出力電圧のリプル電圧を低減させるため、平滑用コンデンサＣ１およびＣ２の容量値は例えば数百μＦ〜１０００μＦである。
【００５０】
電圧制御部６６は、ＥＮ端子にハイレベルのイネーブル信号ＥＮ１が入力されている期間、Ｖｆｂ端子に入力される電圧を不図示の基準電圧と略同電圧に制御し、出力端子Ｏ１より所定の出力電圧ＶＯ１を出力する。ここで、ＤＰＭ６２の可変抵抗ＲＢの抵抗値および抵抗ＲＡ１の抵抗値により、ＤＤＣ６４の出力電圧ＶＯ１は次式により決まる。
ＶＯ１＝Ｖｒｅｆ（１＋ＲＢ／ＲＡ１）・・・式（１）
【００５１】
また、ＤＤＣ６５はＤＤＣ６４と同様に動作する。すなわち、ＥＮ端子にハイレベルのイネーブル信号ＥＮ２が入力されている期間、Ｖｆｂ端子に入力される電圧を不図示の基準電圧と略同電圧に制御し、出力端子Ｏ２より所定の出力電圧ＶＯ２を出力する。ＤＰＭ６３の可変抵抗ＲＢの抵抗値および抵抗ＲＡ２の抵抗値により、ＤＤＣ６５の出力電圧ＶＯ２は次式により決まる。
ＶＯ２＝Ｖｒｅｆ（１＋ＲＢ／ＲＡ２）・・・式（２）
【００５２】
図５は電圧制御部６６および６７に備えられる出力ドライバの回路図である。入力電圧Ｖｉｎと接地電圧間にＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４が電気的に直列接続される。そして、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４の接続点はＯＵＴ端子と電気的に接続される。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３はハイサイド側のスイッチング素子である。また、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ４はローサイド側の同期整流用のスイッチング素子である。ところで、平滑用コイルＬ１およびＬ２、および平滑用コンデンサＣ１およびＣ２を小型化したい場合、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４のスイッチング周波数を高くする必要がある。そのため、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４の入力容量（Ｃｉｓｓ）や出力容量（Ｃｏｓｓ）を小さくする必要がある。しかしながら、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４のオン抵抗と入力容量（Ｃｉｓｓ）や出力容量（Ｃｏｓｓ）の間にはトレードオフの関係がある。このため、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４のスイッチング周波数と、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４のオン抵抗とを考慮し、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ３およびＮＦＥＴ４は選定する。
【００５３】
尚、式（１）および（２）において、ＲＢ、ＲＡ１、ＲＡ２はそれぞれ可変抵抗ＲＢ、抵抗ＲＡ１、抵抗ＲＡ２の抵抗値である。また、Ｖｒｅｆは、ＤＤＣ６４、６５に内蔵されている基準電圧の電圧値であり、例えば０．８である。また、出力電圧ＶＯ１およびＶＯ２の電圧範囲は、例えば０．８Ｖから２０Ｖであり、更に２０Ｖ以上も可能である。可変抵抗ＲＢの抵抗値を設定することで、出力電圧ＶＯ１およびＶＯ２を上記の電圧範囲でリニアに変化させることができる。
【００５４】
例えば、冷却の場合には、極性切替え制御部６１はハイレベルのイネーブル信号ＥＮ１を電圧制御部６６へ出力し、ローレベルのイネーブル信号ＥＮ２を電圧制御部６７へ出力する。これにより、電圧制御部６６は動作し、ＤＤＣ６４は抵抗信号Ｓｒ１に応じた出力電圧ＶＯ１を出力する。また、電圧制御部６７は動作を停止してＤＤＣ６５からの出力電圧ＶＯ１はオープン状態またはハイインピーダンス状態となる。極性切替え制御部６１はハイレベルのゲート信号Ｓｇ２をＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２へ出力し、ローレベルのゲート信号Ｓｇ１をＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１へ出力する。これにより、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２はオンし、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１はオフする。ＤＤＣ６４の出力端子Ｏ１、ペルチェ素子３８の第１端子Ｔ１、第２端子Ｔ２、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２のドレイン端子、ソース端子、接地電圧の経路で電流が流れる。即ち、ペルチェ素子３８の第１端子Ｔ１から第２端子Ｔ２に電流が流れペルチェ素子３８の励起用半導体レーザ２８側の電極面は吸熱する。これにより励起用半導体レーザ２８は冷却される。一方、励起用半導体レーザ２８を加熱する場合には、極性切替え制御部６１はハイレベルのイネーブル信号ＥＮ２を電圧制御部６７へ出力し、ローレベルのイネーブル信号ＥＮ１を電圧制御部６６へ出力する。また、ハイレベルのゲート信号Ｓｇ１をＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１へ出力し、ローレベルのゲート信号Ｓｇ２をＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２へ出力する。これにより、ＤＤＣ６５は出力電圧ＶＯ２を出力し、電圧制御部６６は停止する。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１はオンし、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２はオフする。これにより、ＤＤＣ６５の出力端子Ｏ２、ペルチェ素子３８の第２端子Ｔ２、第１端子Ｔ１、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１のドレイン端子、ソース端子、接地電圧の経路で電流が流れる。即ち、ペルチェ素子３８の第２端子Ｔ２から第１端子Ｔ１に電流が流れ、ペルチェ素子３８の励起用半導体レーザ２８側の電極面は加熱される。なお、ゲート信号Ｓｇ１およびＳｇ２のハイレベルの電圧値は例えば１０Ｖである。
【００５５】
温度制御処理について図５および図６を用いて説明する。レーザ加工装置１の電源が投入されると温度制御処理が開始され、励起用半導体レーザ２８とＹＡＧレーザ３５の両者の温度制御が開始される。以下の説明では、励起用半導体レーザ２８の温度制御について説明するが、ＹＡＧレーザ３５の温度制御についても同様に行われる。
【００５６】
まず、ＣＰＵ５１は温度制御を開始するかどうかを判断する（Ｓ２）。例えば、レーザドライバ２９により励起用半導体レーザ２８の駆動が開始されると、ＣＰＵ５１は温度制御開始の判断をする（Ｓ２：ＹＥＳ）。温度制御を開始すると判断することに応じて、ＣＰＵ５１は温度センサ３６からＡ／Ｄコンバータ４７を介して検出温度を取得する（Ｓ４）。ここで、検出温度とは、Ａ／Ｄコンバータ４７でデジタル値に変換された電圧値である。一方、ＣＰＵ５１は温度制御が開始されないと判断することに応じて（Ｓ２：ＮＯ）、ステップＳ２へ戻り、温度制御が開始されるまで待機する。
【００５７】
温度制御が開始されると、ＣＰＵ５１は、検出温度が目標温度より低いか否かを判断する（Ｓ６）。ＣＰＵ５１は、検出温度が目標温度より低いと判断することに応じて（Ｓ６：ＹＥＳ）、極性信号ＳＰを加熱に設定する（Ｓ８）。一方、検出温度が目標温度以上であると判断することに応じて（Ｓ６：ＮＯ）、ＣＰＵ５１は、極性信号ＳＰを冷却に設定する（Ｓ１０）。例えば、加熱であれば極性信号ＳＰはローレベルと設定され、冷却であればハイレベルに設定される。
【００５８】
次に、ＣＰＵ５１はＤＤＣ６４の出力電圧ＶＯ１、あるいはＤＤＣ６５の出力電圧ＶＯ２を最小値に設定する（Ｓ１２）。温度制御の開始時には、ＤＤＣ６４、６５は出力可能な最小電圧をペルチェ素子３８に印加するためである。尚、出力電圧ＶＯ１およびＶＯ２の最小値は例えば０．８Ｖである。これは、抵抗値ＲＢが０Ωである場合の出力電圧ＶＯ１およびＶＯ２であり、すなわち基準電圧Ｖｒｅｆである。これにより、制御開始時、ペルチェ素子３８に急激に大きな電圧が印加されることを防止することができ、ペルチェ素子３８の劣化を防ぐことができる。以下の説明では、検出温度が目標温度以上であり（Ｓ６：ＮＯ）、極性信号ＳＰがハイレベルに設定され冷却に設定された場合（Ｓ１０）について説明を行う。
【００５９】
ＣＰＵ５１はＤＰＭ６２に対して可変抵抗ＲＢの抵抗値を０Ωとする抵抗信号Ｓｒ１を送信する（Ｓ１４）。次に、ペルチェ制御イネーブル信号ＳＥＮをイネーブルに設定する（Ｓ１６）。これにより、極性切替え制御部６１は動作を開始する。この時、極性切替え制御部６１には冷却の設定であるハイレベルの極性信号ＳＰが入力される。これにより、ペルチェ素子３８の第１端子Ｔ１にはＤＤＣ６４から出力される出力電圧ＶＯ１の最小電圧が印加され、第２端子Ｔ２にはＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２が導通することに応じて接地電圧が印加される。これにより、ペルチェ素子３８の励起用半導体レーザ２８側の電極面を下限の吸熱量で吸熱する電流が流れる。
【００６０】
次に、所定時間毎に温度センサ３６による温度検出およびペルチェ素子３８への設定電圧印加を繰り返して吸熱あるいは発熱をさせることにより、励起用半導体レーザ２８を冷却あるいは加熱して、温度を目標温度に制御する処理に移行する。図６に示すように、タイマ５４は所定周期を計測しており、所定周期が経過すると（Ｓ１８）、ＣＰＵ５１は温度センサ３６からＡ／Ｄコンバータ４７を介して検出温度を取得する（Ｓ２０）。ここで、所定周期は後述する時間ＴＤ１（１０〜２０ｍｓｅｃ）より長時間であれば良く、例えば１００ｍｓｅｃである。次に、周知のＰＩＤ制御により、目標温度と検出温度との比較結果から、ペルチェ素子３８へ印加する電圧の極性および電圧値を算出する（Ｓ２２）。そして、算出された電圧値に応じて、冷却の場合は式（１）より加熱の場合は式（２）より、抵抗信号Ｓｒ１あるいはＳｒ２を出力してＤＰＭ６２あるいはＤＰＭ６３の可変抵抗ＲＢの抵抗値を設定する（Ｓ２４）。
【００６１】
目標温度と検出温度との温度差が大きい程、ペルチェ素子３８に印加される電圧値を大きくするため、設定される可変抵抗ＲＢの抵抗値は大きな値に設定される。尚、可変抵抗ＲＢの抵抗値は、例えば０〜１００ｋΩの範囲において、８ｂｉｔ諧調で２５６段階に可変される。また、取得された検出温度と目標温度との温度の高低を判定して、検出温度が目標温度より高温であるか低温であるかの極性を判断して極性信号ＳＰを設定する（Ｓ２６）。
【００６２】
例えば、検出温度が目標温度より高温であり、冷却の設定であるハイレベルの極性信号ＳＰが極性切替え制御部６１へ入力されると（Ｓ２６）、極性切替え制御部６１では、イネーブル信号ＥＮ１、およびゲート信号Ｓｇ２が選択され、ＤＤＣ６４が駆動しＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２が導通する。これにより、ペルチェ素子３８の第１端子Ｔ１にＤＤＣ６４の出力電圧ＶＯ１が印加され、第２端子Ｔ２は接地電圧とされる。ペルチェ素子３８の励起用半導体レーザ２８側の電極面は吸熱し励起用半導体レーザ２８が冷却される。
【００６３】
一方、検出温度が目標温度より低温であり、加熱の設定であるローレベルの極性信号ＳＰが極性切替え制御部６１へ入力されると（Ｓ２６）、極性切替え制御部６１では、イネーブル信号ＥＮ２、およびゲート信号Ｓｇ１が選択され、ＤＤＣ６５が駆動しＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１が導通する。これにより、ペルチェ素子３８の第２端子Ｔ２にＤＤＣ６５の出力電圧ＶＯ２が印加され、第１端子Ｔ１は接地電圧とされる。ペルチェ素子３８の励起用半導体レーザ２８側の電極面は発熱し励起用半導体レーザ２８は加熱される。
【００６４】
その後、ＣＰＵ５１は温度制御が終了したか否かを判断し（Ｓ２８）、温度制御が終了したと判断することに応じて（Ｓ２８：ＹＥＳ）、ペルチェ制御イネーブル信号ＳＥＮをディセーブルに設定する（Ｓ３０）。これにより、極性切替え制御部６１は停止し、ＣＰＵ５１は温度検出を停止して（Ｓ３２）、処理は終了する。尚、レーザ加工装置１の電源がオフされた場合、およびレーザ加工装置１がスリープ状態に移行した場合などに、ＣＰＵ５１は温度制御が終了したと判断する。一方、温度制御が終了しないと判断することに応じて（Ｓ３０：ＮＯ）、ステップＳ１８に戻り、所定周期が経過するまで待機する。なお、この間は、ペルチェ素子３８への電圧印加は継続される。
【００６５】
図７は極性信号ＳＰ、イネーブル信号ＥＮ１およびＥＮ２、ゲート信号Ｓｇ１およびＳｇ２のタイミング図である。期間ＴＣ１はフローチャート（図６）のステップＳ１８で計測する所定周期である。
【００６６】
先ず、時刻ｔ１の時点で極性信号ＳＰはハイレベルであり、時刻ｔ１の前後の所定周期（期間ＴＣ１）では冷却が設定されている（パターンＡ）場合について説明する。この場合、時刻ｔ１を挟んだ前後の所定周期（期間ＴＣ１）で極性信号ＳＰはハイレベルに維持されるため、時刻ｔ１において、極性信号ＳＰはハイレベルに維持され反転しないと判断される。ペルチェ素子３８は吸熱の状態に維持されるため、時刻ｔ１の前後でペルチェ素子３８に印加される電圧は同じ極性に維持されればよい。このため、イネーブル信号ＥＮ１およびゲート信号Ｓｇ２はハイレベルのまま出力が継続される。また、イネーブル信号ＥＮ２およびゲート信号Ｓｇ１はローレベルに維持される。抵抗信号Ｓｒ１により制御されるＤＰＭ６２の可変抵抗ＲＢの抵抗値に応じた出力電圧ＶＯ１がペルチェ素子３８の第１端子Ｔ１に印加される。時刻ｔ１における所定周期の境界において、ペルチェ素子３８には、同じ方向に電圧が印加され続ける。
【００６７】
なお、上記の説明では、冷却の設定が継続する場合について説明したが、加熱の設定が継続する場合も同様であることは言うまでもない。この場合には、イネーブル信号ＥＮ２およびゲート信号Ｓｇ１はハイレベルが継続され、イネーブル信号ＥＮ１およびゲート信号Ｓｇ２はローレベルが維持される。抵抗信号Ｓｒ２により制御されるＤＰＭ６３の可変抵抗ＲＢの抵抗値に応じた出力電圧ＶＯ２がペルチェ素子３８の第２端子Ｔ２に印加される。
【００６８】
次に、期間ＴＣ１の隣接する所定周期の間で冷却から加熱に切り替えられる場合について説明する（パターンＢ）。この場合、時刻ｔ２を挟んで隣接する所定周期で極性信号ＳＰがハイレベルからローレベルに切替えられる。このため、時刻ｔ２において、極性信号ＳＰは反転すると極性切替え制御部６１は判断する。この場合、ペルチェ素子３８は吸熱の状態から発熱の状態に切り替えられるため、ペルチェ素子３８に印加される電圧は印加電圧の方向を切替える必要がある。時刻ｔ２において、イネーブル信号ＥＮ１はハイレベルからローレベルに切替えられＤＤＣ６４が動作を停止する。時刻ｔ２から時間ＴＤ２が経過して時刻ｔ３に至るまでの間、極性切替え制御部６１はゲート信号Ｓｇ２をハイレベルに維持する。時間ＴＤ２において、それ以前に駆動していたＤＤＣ６４により平滑用コンデンサＣ１に充電されていた電荷を放電するためである。また、時刻ｔ３から時間ＴＤ１が経過して時刻ｔ４に至るまでの間、イネーブル信号ＥＮ１、ＥＮ２、およびゲート信号Ｓｇ１、Ｓｇ２は、共にローレベルに維持される。所定周期の切り替わり時に時間ＴＤ１のデッドタイムを設ける。
【００６９】
ここで、時間ＴＤ２および時間ＴＤ１を設定することによる効果について説明する。時間ＴＤ２を設定することにより、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１の破壊を防止することができる。比較として、時間ＴＤ２を設定せず、平滑用コンデンサＣ１に電荷が残留する場合について説明する。ゲート信号Ｓｇ１がハイレベルに切替えられると、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１はオンする。すると、平滑用コンデンサＣ１に残留する電荷がＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１を介して接地電圧に流れる。それ以前に駆動していたＤＤＣ６４により出力されていた出力電圧ＶＯ１の電圧値が大きい程、平滑用コンデンサＣ１に充電される電荷の電荷量は多くなる。また、平滑用コンデンサＣ１の容量値は例えば数１００μＦ程度と大きな容量値を有している。このため、平滑用コンデンサＣ１に残留する電荷量は多く、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１に流れる電流は大きくなる。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１が許容可能な電荷量を超過した場合には、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１は破壊されてしまう。時間ＴＤ２を設定することにより平滑用コンデンサＣ１に残留する電荷を放電して、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１の破壊を防止することができる。尚、時間ＴＤ２は、例えば３〜５ｍｓｅｃ程度である。時間ＴＤ２は、平滑用コンデンサＣ１とペルチェ素子３８の抵抗値の積、すなわち時定数により、７割程度の放電が完了する時間以上の時間であり、実験により決定される。ここで、励起用半導体レーザ２８の加熱および冷却を行うペルチェ素子３８の抵抗値は１〜２Ω、ＹＡＧレーザ３５の加熱および冷却を行うペルチェ素子３９の抵抗値は２個直列しており、２〜４Ωである。
【００７０】
また、時間ＴＤ１を設定することにより、出力電圧ＶＯ２と接地電圧とがＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２を介して短絡するのを防ぐことができる。比較として、時間ＴＤ１を設定しない場合について説明する。この場合、ゲート信号Ｓｇ２のローレベルへの切替え、イネーブル信号ＥＮ２およびゲート信号Ｓｇ１のハイレベルへの切替えが同時に行われる。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２がオフしないうちにＤＤＣ６５が動作してしまう虞がある。そこで、実施形態では、ＤＤＣ６４が停止しＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２がオフしてから、ＤＤＣ６５が駆動しＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１がオンするまでの時間ＴＤ１を設定する。いわゆるデットタイムの設定である。これにより、ＤＤＣ６５からＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２を介して接地電圧に短絡電流が流れるのを防止することができる。尚、時間ＴＤ１は、例えば１０〜２０ｍｓｅｃ程度である。
【００７１】
なお、上記の説明では、冷却から加熱に切替えられる場合について説明したが、加熱から冷却に切替えられる場合も同様であることは言うまでもない。この場合には、先ず、イネーブル信号ＥＮ２はハイレベルからローレベルに切替えられる。時間ＴＤ２経過後、ゲート信号Ｓｇ１がハイレベルからローレベルに切替えられる。更に、時間ＴＤ１において、イネーブル信号ＥＮ１、ＥＮ２、およびゲート信号Ｓｇ１、Ｓｇ２は、共にローレベルに維持される。その後、イネーブル信号ＥＮ１がローレベルからハイレベルに切替えられ、ゲート信号Ｓｇ２がローレベルからハイレベルに切替えられる。
【００７２】
尚、フローチャート（図６）のステップＳ２８において、温度制御が終了されるとＣＰＵ５１が判断した場合には、時間ＴＤ２経過後にゲート信号Ｓｇ１またはＳｇ２をローレベルに切替えて動作を終了する。例えば、温度制御の終了時点でイネーブル信号ＥＮ１がハイレベルであり、ＤＤＣ６４が動作している場合について説明する。この場合、ＤＤＣ６４を停止するために、まず、イネーブル信号ＥＮ１をローレベルに切替える。次に時間ＴＤ２経過後、ゲート信号Ｓｇ２をローレベルに切替える。これにより、平滑用コンデンサＣ１に充電された電荷が放電される。また、温度制御の終了時点でイネーブル信号ＥＮ２がハイレベルである場合も同様である。イネーブル信号ＥＮ２をローレベルに切替えた後、時間ＴＤ２経過後にゲート信号Ｓｇ１をローレベルに切替える。これにより、温度制御処理終了後に平滑用コンデンサＣ１、Ｃ２に電荷が残留していることがなくなり、再度、温度制御処理が開始された場合に、平滑用コンデンサＣ１、Ｃ２に残留する電荷によりＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２が破壊されるのを防止することができる。
【００７３】
ここで、励起用半導体レーザ２８およびＹＡＧレーザ３５は対象機器の一例である。レーザ加工装置１は温度制御装置の一例である。また、温度センサ３６、３７、ペルチェ素子３８、３９、Ａ／Ｄコンバータ４７、レーザコントローラ３、レーザドライバ２９、およびペルチェドライバ４８は半導体モジュールの一例である。また、ＤＤＣ６４は第１ＤＣ／ＤＣコンバータの一例であり、ＤＤＣ６５は第２ＤＣ／ＤＣコンバータの一例である。また、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１は第１トランジスタの一例であり、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２は第２トランジスタの一例である。温度センサ３６、３７は温度検出部の一例である。また、レーザコントローラ３は制御部の一例である。また、励起用半導体レーザ２８およびＹＡＧレーザ３５はレーザ発振器の一例である。
【００７４】
また、図６のフローチャートにおいて、ステップＳ２０およびＳ２２は高低判断処理および温度差検出処理の一例である。ステップＳ２６は通電制御処理の一例である。ステップＳ２４は電圧制御処理の一例である。
【００７５】
以上、上記した実施形態によれば、以下の効果を奏する。
レーザ加工装置１では、温度センサ３６、ペルチェ素子３８が励起用半導体レーザ２８の近傍に配設されている。また、温度センサ３７およびペルチェ素子３９がＹＡＧレーザ３５の近傍に配設されている。励起用半導体レーザ２８およびＹＡＧレーザ３５はペルチェ素子３８およびペルチェ素子３９により加熱あるいは冷却され、目標温度に制御される。また、ペルチェ素子３８およびペルチェ素子３９はペルチェドライバ４８により駆動される。ペルチェ素子３８、３９の第１端子Ｔ１にＤＤＣ６４の出力端子Ｏ１が電気的に接続され、第２端子Ｔ２にＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２を介して接地電圧が電気的に接続されて、ペルチェ素子３８の励起用半導体レーザ２８側の電極面、ペルチェ素子３９のＹＡＧレーザ３５側の電極面は冷却される。また、ペルチェ素子３８、３９第２端子Ｔ２にＤＤＣ６５の出力端子Ｏ２が電気的に接続され、第１端子Ｔ１にＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１を介して接地電圧が電気的に接続されて、ペルチェ素子３８の励起用半導体レーザ２８側の電極面、ペルチェ素子３９のＹＡＧレーザ３５側の電極面は加熱される。
【００７６】
これにより、ＤＤＣ６４およびＤＤＣ６５により、直流の出力電圧ＶＯ１およびＶＯ２を直接ペルチェ素子３８に印加することができる。高速スイッチングのための電圧生成用ＤＤＣ６４、６５、極性切換用にＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２が設けられるため、Ｈブリッジとは異なり、極性切換用のＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２は、高速スイッチングのために容量を小さくする必要がない。従って、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２のオン抵抗を小さくすることができる。その結果、温度制御装置のオン抵抗による損失を少なくすることができる。また、２つのＤＤＣを備えることにより、正逆２方向の極性の電圧をペルチェ素子３８、３９に印加することができる。また、ＤＤＣ６４およびＤＤＣ６５として、既存のＤＣ／ＤＣコンバータを用いることで、ペルチェドライバ４８を小型化することができる。また、ＤＤＣ６４およびＤＤＣ６５を備えることにより、正逆２方向の極性の駆動電圧をペルチェ素子３８、３９に印加することができる。
【００７７】
また、ＤＤＣ６４、６５のスイッチング素子のオン抵抗より、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２のオン抵抗が小さい。これにより、レーザ加工装置１のオン抵抗による損失を少なくすることができる。
【００７８】
また、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２の駆動電圧は、ＤＤＣ６４、６５のスイッチング素子の駆動電圧より大きい。これにより、レーザ加工装置１のオン抵抗による損失を少なくすることができる。
【００７９】
また、所定周期毎に、ＣＰＵ５１は、ステップＳ２２にて、検出温度と目標温度との高低を判定し、温度差を検出する。そして、検出温度が目標温度に対して高温であると判断すると、極性信号ＳＰを冷却に設定し（Ｓ２６）、極性切替え制御部６１へ出力する。極性切替え制御部６１はＤＤＣ６４へハイレベルのイネーブル信号ＥＮ１を出力し、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２へハイレベルのゲート信号Ｓｇ２を出力する。これにより、ＤＤＣ６４は動作しＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２はオンする。そして、ペルチェ素子３８の励起用半導体レーザ２８側の電極面、ペルチェ素子３９のＹＡＧレーザ３５側の電極面は吸熱する。また、極性信号ＳＰが加熱に設定されると（Ｓ２６）、ハイレベルのイネーブル信号ＥＮ２とゲート信号Ｓｇ１とを出力して、ＤＤＣ６５は動作しＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１はオンする。そして、ペルチェ素子３８の励起用半導体レーザ２８側の電極面、ペルチェ素子３９のＹＡＧレーザ３５側の電極面は発熱する。また、ステップＳ２４にて、ＣＰＵ５１は抵抗信号Ｓｒ１あるいはＳｒ２を出力し、出力電圧ＶＯ１、ＶＯ２をＤＤＣ６４、６５から出力する。
【００８０】
これにより、ＤＤＣ６４およびＤＤＣ６５により出力される直流の出力電圧ＶＯ１およびＶＯ２を、検出温度と目標温度との温度差に応じて、ＤＰＭ６２およびＤＰＭ６３の可変抵抗ＲＢの抵抗値を変更することにより可変に制御することができる。検出温度の目標温度からの高低何れの温度差に対しても温度差に応じた出力電圧ＶＯ１およびＶＯ２をペルチェ素子３８、３９に印加することができる。また、加熱・冷却いずれの方向の温度制御についても、ＤＤＣ６４およびＤＤＣ６５の一方を選択して正逆いずれの極性の出力電圧も直接ペルチェ素子３８、３９に印加することができる。これにより、検出温度の検出および検出温度に応じた出力電圧ＶＯ１およびＶＯ２の供給という温度制御の動作を、所定周期ごとに行うことができる。また、ペルチェ素子３８、３９に直接に電圧を印加することができるため、所定周期を短くすることができ、きめ細かい制御を行うことができる。
【００８１】
また、ＣＰＵ５１は、ステップＳ２２において、検出温度と目標温度との温度の高低関係が逆転したと判断されることに応じて、次の所定周期において行われる、ＤＤＣ６４の駆動およびＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２の導通に先立って、ＤＤＣ６５の停止およびＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１の非導通を行う。また、次の所定周期において行われる、ＤＤＣ６５の駆動およびＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１の導通に先立って、ＤＤＣ６４の停止およびＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２の非導通を行う。
【００８２】
これにより、ペルチェ素子３８、３９に印加する駆動電圧の極性の切替えの際に、ＤＤＣ６４およびＤＤＣ６５の両者を停止しＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１およびＮＦＥＴ２の両者を非導通とする期間を設けることができる。これにより、ＤＤＣ６４の駆動とＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１の導通が同時に発生し、あるいはＤＤＣ６５の駆動とＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２の導通が同時に発生して、短絡電流が流れてしまうことを防止することができる。いわゆる、デッドタイム期間を確保することができる。
【００８３】
また、ステップＳ２２において、検出温度と目標温度との温度の高低関係が逆転したと判断されることに応じて、ＤＤＣ６４の停止に遅れてＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２を非導通とし、ＤＤＣ６５の停止に遅れてＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１を非導通とする。
【００８４】
これにより、ＤＤＣ６４の駆動によりＤＤＣ６４に備えられる平滑用コンデンサＣ１に充電された電荷、およびＤＤＣ６５の駆動によりＤＤＣ６５に備えられる平滑用コンデンサＣ２に充電された電荷を、駆動電圧の極性が切り替わる次の所定周期が開始される時点で、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２、およびＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１を介して放電することができる。次の所定周期で、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１の導通によりＤＤＣ６４の平滑用コンデンサＣ１の端子間が短絡され、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２の導通によりＤＤＣ６５の平滑用コンデンサＣ２の端子間が短絡されても、平滑用コンデンサＣ１、Ｃ２には電荷は残留していないので、短絡電流が流れてＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１およびＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ２が破壊してしまうことはない。
【００８５】
また、ＣＰＵ５１は、ステップＳ２２において、検出温度と目標温度との差に応じて、ＰＩＤ制御により、出力電圧ＶＯ１およびＶＯ２を設定する。これにより、出力電圧ＶＯ１およびＶＯ２を温度差に対して線形に可変することができ、安定したフィードバック制御を行うことができる。
【００８６】
次にペルチェドライバ４８を実施形態の回路構成とする効果について、従来技術であるＨブリッジ回路と比較して説明する。Ｈブリッジ回路では、ローサイド側のＮチャネルＦＥＴトランジスタ（ＮＦＥＴ）はスイッチング損失とオン抵抗損失とをバランスする必要がある。ＮＦＥＴの入力容量（Ｃｉｓｓ）や出力容量（Ｃｏｓｓ）が小さい程、スイッチング損失は小さくなる。しかし、オン抵抗とＣｉｓｓやＣｏｓｓとの間にはトレードオフの関係がある。そのため、スイッチング損失の低減を目的として入力容量（Ｃｉｓｓ）や出力容量（Ｃｏｓｓ）を小さくする程、オン抵抗は大きくなってしまうからである。
【００８７】
一方、実施形態では、ＤＤＣ６４、６５とは別にＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２を備えている。ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２はＨブリッジ回路のローサイド側のＮＦＥＴよりもオン抵抗の小さいトランジスタを使用することができる。Ｈブリッジ回路ではスイッチング損失が増大しないことも考慮しなくてはならないが、実施形態では、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２には高速スイッチングは求められておらず、スイッチング損失を考慮する必要がないためである。さらに、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２のゲート端子に入力されるゲート信号Ｓｇ１、Ｓｇ２のハイレベルの電圧値を１０Ｖ以上とすることができる。これにより、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２のオン抵抗をさらに小さくすることができる。ペルチェ素子３８、３９の駆動電流は例えば数Ａ程度と大きいため、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２のオン抵抗を小さくすることによる損失を低減する効果は大きい。
【００８８】
ＤＤＣ６４、６５の出力ドライバに備えられる同期整流用トランジスタはスイッチング損失とオン抵抗損失とのバランスするトランジスタを使用する。そして、ＮチャネルＭＯＳＦＥＴトランジスタＮＦＥＴ１、ＮＦＥＴ２はオン抵抗の小さいトランジスタを使用する。これにより、ペルチェドライバ４８全体の損失を低減することができる。
【００８９】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、実施形態のペルチェドライバ４８は２つのＤＰＭを有する構成であると説明したが、ＤＰＭを１つだけ有する構成としてもよい。この場合、例えば、ＤＰＭの出力端子を２つのＤＤＣの入力端子の何れかに切替えるスイッチをＤＰＭの後段に備える構成とすればよい。また、追加したスイッチはＣＰＵ５１が出力する極性信号ＳＰに応じて、ＤＰＭとＤＤＣとの電気的に接続に切替え可能な構成とする。これにより、回路を簡略化することができる。
【００９０】
また、ＤＤＣ６４およびＤＤＣ６５は同期整流型降圧チョッパ方式のＤＣ／ＤＣコンバータであると説明したが、これに限定されるものではない。例えば、ダイオード整流型降圧チョッパ方式、あるいは絶縁型のＤＣ／ＤＣコンバータを用いることができる。
【００９１】
また、ペルチェ素子３８、３９に印加する電圧の極性が反転する場合に、切り替えられた電圧を印加するにあたって、先ず最小電圧を印加する処理を挿入しても良い。これにより、ペルチェ素子３８、３９に印加される電圧の極性が反転される場合には、最小電圧が印加された後に、設定された電圧が印加される。ペルチェ素子３８、３９の劣化を防止することができる。尚、この場合は、ＤＰＭ６２、６３において、可変抵抗ＲＢの抵抗変化を２段階で変化されるように制御すれば良い。具体的には、可変抵抗ＲＢの抵抗値を０とした後、抵抗信号Ｓｒ１、Ｓｒ２に応じた抵抗値に切替える。
【００９２】
また、実施形態では、レーザコントローラ３がＣＰＵ５１を備える場合を例に説明したが、これに限定されるものではない。複数のＣＰＵを備えてもよいし、ＣＰＬＤによって構成されてもよいし、ＡＳＩＣによって構成されてもよい。さらに、ＣＰＵ５１、ＣＰＬＤ、およびＡＳＩＣの種々の組み合わせによって構成されてもよい。
【符号の説明】
【００９３】
１    レーザ加工装置
２    レーザ加工装置本体部
３    レーザコントローラ
５    電源部
６    加工対象物
７    パーソナルコンピュータ
１１    レーザ発振器
１２    本体ベース
１３    レーザ発振ユニット
１８    ガルバノスキャナ
１９    ｆθレンズ
２７    筐体
２８    励起用半導体レーザ
２９    レーザドライバ
３１    電源
３３    光ファイバ
３４ａ、３４ｂ    温度検出制御部
３５    ＹＡＧレーザ
３６、３７    温度センサ
３８、３９    ペルチェ素子
４５    ガルバノコントローラ
４６    ガルバノドライバ
４８    ペルチェドライバ
５１    ＣＰＵ
５２    ＲＡＭ
５３    ＲＯＭ
５４    タイマ
６２、６３    デジタルポテンショメータ
６４、６５    ＤＣ／ＤＣコンバータ
６６，６７    電圧制御部
ＳＰ    極性信号
ＳＥＮ    ペルチェイネーブル信号
Ｓｒ１、Ｓｒ２    抵抗信号
ＥＮ１、ＥＮ２    イネーブル信号
Ｓｇ１、Ｓｇ２    ゲート信号
【図１】
2016072509.tif 000003
【図２】
2016072509.tif 000004
【図３】
2016072509.tif 000005
【図４】
2016072509.tif 000006
【図５】
2016072509.tif 000007
【図６】
2016072509.tif 000008
【図７】
2016072509.tif 000009
【図８】
2016072509.tif 000010