(57)【要約】【課題】貼り合わせ後の反りが小さく、且つ熱伝導性が良く、高周波領域での損失が小さい、高周波デバイスなどの用途に好適な、焼結体基板上に単結晶半導体基板を備えた貼り合わせ基板の製造方法を提供する。【解決手段】焼結体基板の全ての面にコーティング処理を施して、少なくとも１層のアモルファス膜を備える支持基板を得る工程と、前記アモルファス膜を介して前記支持基板と単結晶半導体基板を貼り合わせる工程とを少なくとも含み、前記単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ基板の製造方法。【選択図】なし【特許請求の範囲】
【請求項１】
焼結体基板の全ての面にコーティング処理を施して、少なくとも１層のアモルファス膜を備える支持基板を得る工程と、
前記アモルファス膜を介して前記支持基板と単結晶半導体基板を貼り合わせる工程とを少なくとも含み、
前記単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ基板の製造方法。
【請求項２】
前記アモルファス膜の種類と厚さが、前記アモルファス膜の厚さ方向の総括伝熱係数の逆数（１／総括伝熱係数）を、前記アモルファス膜を備える前の焼結体基板の厚さ方向の総括伝熱係数の逆数の５０〜９８％とするように選択される、請求項１に記載の貼り合わせ基板の製造方法。
【請求項３】
前記コーティング処理を施して、少なくとも１層のアモルファス膜を備える支持基板を得る工程の後で、前記貼り合わせる工程の前に、少なくとも前記単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面に、研磨を施す工程を含む、請求項１または２に記載の貼り合わせ基板の製造方法。
【請求項４】
前記焼結体基板が、５.０Ｗ／ｍ・Ｋ以上の熱伝導率、１.０×１０８Ω・ｃｍ以上の体積抵抗率、および５.０×１０−６／℃以下の線膨張係数を有する、請求項１〜３のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項５】
前記アモルファス膜が、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯｘＮｙ（式中、ｘおよびｙは、０＜ｘ＜２．０、０＜ｙ＜１．３を満たす数である。）、アモルファスシリコンおよびアモルファスポリシリコンから選ばれる、請求項１〜４のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項６】
前記アモルファス膜の厚さが、０．１μｍを超えて１０μｍ未満である、請求項１〜５のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項７】
前記アモルファス膜がＳｉ３Ｎ４であり、膜厚が０．１μｍを超えて１μｍ以下である、請求項１〜４のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項８】
前記焼結体基板が、窒化珪素、窒化アルミニウムまたはサイアロンである、請求項１〜７のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項９】
前記単結晶半導体基板が、単結晶シリコンである、請求項１〜８のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項１０】
焼結体基板と、前記焼結体基板の全ての面に備えられた少なくとも１層のアモルファス膜とを備えた貼り合わせ用支持基板であって、
前記アモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ用支持基板。
【請求項１１】
前記アモルファス膜の種類と厚さが、前記アモルファス膜の厚さ方向の総括伝熱係数の逆数（１／総括伝熱係数）を、前記アモルファス膜を備える前の焼結体基板の厚さ方向の総括伝熱係数の逆数の５０〜９８％とするように選択される、請求項１０に記載の貼り合わせ用支持基板。
【請求項１２】
前記焼結体基板が、５.０Ｗ／ｍ・Ｋ以上の熱伝導率、１.０×１０８Ω・ｃｍ以上の体積抵抗率、および５.０×１０−６／℃以下の線膨張係数を有する、請求項１０または１１に記載の貼り合わせ用支持基板。
【請求項１３】
前記アモルファス膜が、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯｘＮｙ（式中、ｘおよびｙは、０＜ｘ＜２．０、０＜ｙ＜１．３を満たす数である。）、アモルファスシリコンおよびアモルファスポリシリコンから選ばれる、請求項１０〜１２のいずれか１項に記載の貼り合わせ用支持基板。
【請求項１４】
前記アモルファス膜の厚さが、０．１μｍを超えて１０μｍ未満である、請求項１０〜１３のいずれか１項に記載の貼り合わせ用支持基板。
【請求項１５】
前記アモルファス膜がＳｉ３Ｎ４であり、膜厚が０．１μｍを超えて１μｍ以下である、請求項１０〜１２のいずれか１項に記載の貼り合わせ用支持基板。
【請求項１６】
前記焼結体基板が、窒化珪素、窒化アルミニウムまたはサイアロンである、請求項１０〜１５のいずれか１項に記載の貼り合わせ用支持基板。
【請求項１７】
焼結体基板と、前記焼結体基板の全ての面に備えられた少なくとも１層のアモルファス膜と、前記アモルファス膜の上に配置した単結晶半導体層とを備えた貼り合わせ基板であって、
前記単結晶半導体層を配置する前記アモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板上に単結晶半導体層を備えた貼り合わせ基板に関し、より詳しくは、熱伝導性の高い窒化珪素や窒化アルミニウムなどの絶縁性の焼結体基板上に、主に高周波用途に用いられる半導体デバイス層を有する単結晶シリコン層を備えた貼り合わせ基板に関する。
【背景技術】
【０００２】
近年、シリコン系半導体デバイスは、デザインルールの微細化に伴い、益々デバイス性能の向上がなされてきている。このデバイスに用いられる基板として、主にＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板が挙げられる。ＳＯＩ基板は、半導体素子において接合容量の低減やリーク電流の抑制、高周波特性などの観点からパワーデバイスや高周波デバイスなどの用途に適している。
【０００３】
ＳＯＩ基板の代表的な製造方法として、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔａｔｉｏｎ  ｏｆ  Ｏｘｙｇｅｎ）法や貼り合わせ法が挙げられる。ＳＩＭＯＸ法では、半導体であるシリコン基板に酸素イオンを高濃度で注入した後に高温で熱処理を行い、基板内に絶縁体となる酸化膜を形成することによってＳＯＩ基板とする。一方、貼り合わせ法では、半導体であるシリコン基板と絶縁体の支持基板とを貼り合わせた後に、シリコン基板を薄化することによってＳＯＩ基板とする。なお、ＳＯＩ基板の支持基板は、一般的には絶縁体基板のみであるが、用途によって、少なくとも支持基板のシリコン層を備える表面部分に絶縁体層を有した半導体または絶縁体からなる基板も含まれる。この場合、絶縁体層と絶縁体基板の材料は、同じものでも異なるものでもよい。
【０００４】
ＳＯＩ基板は、例えば、裏面照射型ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサ（特許文献１）や高周波半導体装置（特許文献２）などの作製に用いられる転写用基板としても応用されている。例えば、裏面照射型ＣＭＯＳセンサは、ＳＯＩ基板のシリコン層に半導体デバイス層を形成した後に、半導体デバイス層と別の支持用基板であるシリコン基板を接合し、シリコン基板と接合した半導体デバイス層の裏面側であるＳＯＩ基板の絶縁体基板部分若しくは絶縁体基板部分およびシリコン層の一部をバックグラインド等の手段または研磨、エッチングによって除去してシリコン層を表面とし、このシリコン層の上にカラーフィルタ、オンチップレンズを形成することで作製することができる。上述したＳＯＩ基板の絶縁体基板部分若しくは絶縁体基板部分およびシリコン層の一部の除去に用いられるバックグラインド等の手段は、裏面照射型固体撮像素子の製造で用いられる手段である。高周波半導体装置においても同様に、ＳＯＩ基板は、高周波半導体デバイス層を別の支持基板に転写するために用いられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５２８６８２０号
【特許文献２】国際公開２０１３／１１８６１８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
転写用基板は、ＳＯＩ基板以外には一般的に安価であるシリコンやガラスが挙げられる。しかしながら、シリコンは高周波領域での損失が大きいため、高周波デバイス用途ではロスが発生しやすい場合があり、ガラスは熱伝導率が低いため、放熱しにくい場合があった。ガラスより熱伝導率が高いサファイアを支持基板としたＳＯＳ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｓａｐｐｈｉｒｅ）基板も挙げられるが、サファイア基板はシリコンとの熱膨張率の差が大きいため、反りが発生しやすく反りが大きいので、転写用基板に不向きである場合があった。このため、貼り合わせ後の反りが小さく、安価で熱伝導性が良好となる、転写用基板として好適な基板が望まれている。
【０００７】
また、近年、デバイスの高パワー化や高集積化により、個々のトランジスタ、およびトランジスタ間を接続する金属配線からの発熱量が増加する傾向にあることから、ＳＯＩ基板の放熱性の改善が求められている。放熱性を改善するために、デバイスを形成したシリコン層を裏面側から百〜数百μｍ程度まで薄化して、さらに、巨大なファンをデバイス上に取り付けて放熱を促したり、水冷チューブをデバイスの周囲にめぐらせて冷却させたりすることが検討されている。しかしながら、薄化した場合であっても、シリコン層は百〜数百μｍ程度有しており、デバイスが形成される領域は表面から数μｍ程度しか有しておらず、残りの領域は、シリコンの誘電特性に基づいて高周波領域での損失が大きいため、熱溜まりとして作用し、放熱性が改善しない場合があった。また、高性能プロセッサーなどに用いられるＳＯＩ基板のように、シリコンの半導体デバイス層の直下にＳｉＯ２からなる絶縁層を介した構造とする場合、ＳｉＯ２の熱伝導率が１．３８Ｗ／ｍ・Ｋと低いため、より放熱しにくくなる場合があった。
【０００８】
一方、ＳＯＳ基板は、熱伝導性が良く、且つ高周波領域での損失が小さいという特性を有する。しかしながら、支持基板に用いるサファイア基板は、シリコンとの熱膨張率の差が大きいため、熱処理や成膜時に反りが発生しやすく反りが大きいので、大口径化しにくく、また、コストが高くなる場合があった。さらに、サファイア基板は可視光領域で透明であるため、デバイスの製造プロセスにおいて、支持基板の存在確認やウェハの位置決めに使用される光センサに反応しない場合があった。
【０００９】
可視光に不透明で熱伝導性が良く、且つ安価なＳＯＩ基板の支持基板の材料として、窒化珪素や窒化アルミニウムなどの無機焼結体（セラミックス）を挙げることができる。無機焼結体基板（以下、焼結体基板という）は、サファイア基板と比べてシリコンとの熱膨張率の差が小さいため、貼り合わせ基板とした際にＳＯＳ基板と比べて反りが発生しにくく、反りが生じた場合でも反りが小さいので、大口径化しやすい。
【００１０】
しかしながら、焼結体基板は、窒化珪素や窒化アルミニウムの粉体を焼結助剤で固めて作製されるため、サファイアやシリコンなどの単結晶基板、あるいはガラス基板と比べて表面粗さが大きく、そのままの状態ではシリコン基板と貼り合わせることが困難であり、貼り合わせ基板とすることができない場合があった。
【００１１】
また、焼結体基板の原料粉体には、鉄、カルシウム等の金属が不純物として含まれる場合があった。これらの金属不純物、または、原料粉体としてアルミニウムを用いたり、焼結助剤としてアルミナ等を用いたりすることで焼結体基板中に含有し得るアルミニウムが、デバイス製造中に、基板の表面から拡散してプロセスラインを汚染する場合があった。
【００１２】
以上のことから、本発明は、可視光に不透明で熱伝導性が良く、高周波領域での損失が小さく、反りが小さく、且つ安価となる、焼結体基板上に半導体デバイス層を形成するための単結晶半導体層を備えた、貼り合わせ基板の製造方法を提供することを目的とする。また、本発明は、デバイス製造中にプロセスラインを汚染する基板中に含まれる金属および金属不純物の拡散を減少させ、シリコン基板との貼り合わせに好適な平滑な表面を有する貼り合わせ用焼結体基板を提供することを目的とする。さらに、本発明は、転写用基板として好適な、すなわち、半導体デバイス層の裏面側からＳＯＩ基板の絶縁体基板部分若しくは絶縁体基板部分およびシリコン層の一部をバックグラインド等によって除去することが容易となる、貼り合わせ基板および貼り合わせ用支持基板を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記現状を鑑み、本発明者らは、ＳＯＩ基板の支持基板として焼結体基板を用いる場合に、焼結体基板の全ての表面にアモルファス膜を形成して表面の凹部を埋め、さらに、必要に応じてアモルファス膜の表面を研磨することによって、デバイス製造中にプロセスラインを汚染する基板中に含まれる金属および金属不純物の拡散を減少させ、シリコン基板との貼り合わせに適した表面粗さを有する貼り合わせ用支持基板が得られることを見出した。さらに、得られた貼り合わせ用支持基板に、単結晶半導体基板を貼り合わせることによって、反りが小さく、貼り合わせ界面のボイドを減少させた、貼り合わせ基板が得られることを見出した。
【００１４】
すなわち、本発明の一つの形態によれば、焼結体基板の全ての面にコーティング処理を施して、少なくとも１層のアモルファス膜を備える支持基板を得る工程と、前記アモルファス膜を介して前記支持基板と単結晶半導体基板を貼り合わせる工程とを少なくとも含み、前記単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ基板の製造方法を提供することができる。
また、本発明の他の形態によれば、焼結体基板と、前記焼結体基板の全ての面に備えられた少なくとも１層のアモルファス膜とを備えた貼り合わせ用支持基板であって、前記アモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ用支持基板を提供することができる。
さらに、本発明の他の形態によれば、焼結体基板と、前記焼結体基板の全ての面に備えられた少なくとも１層のアモルファス膜と、前記アモルファス膜の上に配置した単結晶半導体層とを備えた貼り合わせ基板であって、前記単結晶半導体層を配置する前記アモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ基板を提供することができる。
【発明の効果】
【００１５】
本発明によれば、焼結体基板の単結晶半導体基板と貼り合わせる面に少なくとも１層のアモルファス膜を形成することによって、支持基板に焼結体基板を用いた場合でも、表面の平滑性が良好となり、単結晶半導体基板との貼り合わせに好適な貼り合わせ用の支持基板が得られる。得られた貼り合わせ用支持基板は、基板の全ての面にアモルファス膜を備えているため、基板中に含まれる金属および金属不純物を基板の外に拡散させることが少なくまたはなく、デバイス製造中にプロセスラインを汚染する可能性が低い。また、貼り合わせ用支持基板に単結晶半導体基板を貼り合わせることによって、反りが小さく、貼り合わせ界面のボイドを減少させた、貼り合わせ基板が得られる。貼り合わせ基板は、焼結体基板の表面に形成されたアモルファス膜が薄いため、熱伝導性が良く、且つ高周波領域での損失が小さくなり、高周波デバイスなどの用途に好適となる。さらに、貼り合わせ基板および貼り合わせ用支持基板は、裏面照射型ＣＭＯＳセンサや高周波半導体装置などの製造工程で使用される転写用基板として用いることが可能であり、反りが小さいため、転写用基板として用いた場合にバックグラインド等による転写用基板の除去が容易となる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る貼り合わせ基板の製造工程の一態様を示す模式図である。
【発明を実施するための形態】
【００１７】
本発明は、一実施の形態によれば、支持基板上に膜を介して単結晶半導体層を備えた貼り合わせ基板の製造方法であって、焼結体基板の全ての面にコーティング処理を施して、少なくとも１層のアモルファス膜を備える支持基板を得る工程と、アモルファス膜を介して支持基板と単結晶半導体基板を貼り合わせる工程とを少なくとも含み、単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ基板の製造方法である。
また、本発明の別の実施形態によれば、支持基板の表面にアモルファス膜を備えた貼り合わせ用支持基板に関する。すなわち、本発明の別の一態様は、焼結体基板と、焼結体基板の全ての面に備えられた少なくとも１層のアモルファス膜とを備えた貼り合わせ用支持基板であって、アモルファス膜の表面が、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であり、表面粗さＲｍｓが０．２ｎｍ以下である、貼り合わせ用支持基板である。
【００１８】
単結晶半導体基板としては、好ましくは単結晶シリコン基板が挙げられる。
焼結体基板としては、好ましくは絶縁性の無機焼結体（セラミックス）の基板が挙げられる。焼結体は、無機物の粉体の集合体を、集合体を構成する無機物の融点よりも低い温度で加熱して固めたものである。例えば、平均粒径０．１〜５０μｍの原料粉体（例えば窒化珪素や窒化アルミニウム等）を、例えば金型成形、冷間静水圧成形、あるいはドクターブレード法等を用いてプレート形状に成形した後に、大気条件下または窒素雰囲気下で、例えば窒化珪素の場合は１４００〜２０００℃で加熱することで、焼結体基板を作製することができる。金型成形や冷間静水圧成形等の成形時に圧力を要する場合、その圧力は１００ＭＰａ以上が好ましい。場合によって、焼結の促進および形状の安定化のために、アルミナ、マグネシア、イットリア等の焼結助剤を添加してもよい。焼結体基板の寸法については、特に限定されるものではないが、外径１５０〜３００ｍｍ、厚さ５００〜１０００μｍとすることが好ましい。焼結体基板は、可視光に対して不透明であるため、デバイスの製造プロセスにおいて、支持基板の存在確認やウェハの位置決めに使用する光センサで認識することができる。また、焼結体基板は、熱伝導性が良く、サファイアと比べてシリコンとの熱膨張率の差は小さいため、貼り合わせ基板とした際に反りが発生しにくく、反りが生じた場合でも反りが小さいので、大口径化しやすい。絶縁性の焼結体基板としては、窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）またはサイアロン（ＳＩＡＬＯＮ、シリコン・アルミナ窒化物、Ｓｉ６−ｘＡｌｘＯｘＮ８−ｘ（Ｘは０を超え、４以下の数である。）等が挙げられる。サイアロンは、窒化珪素（Ｓｉ３Ｎ４）にアルミナ（Ａｌ２Ｏ３）を固溶させて作製する、Ｓｉ３Ｎ４系のエンジニアリング・セラミックスである。焼結体基板の材料は、デバイス製造プロセス中に使用される薬液への耐性が高く、また、コストが安いという点で、窒化珪素を主材としたものが最も好ましい。
【００１９】
焼結体基板の熱伝導率は、例えばＳｉＯ２の熱伝導率である１．５Ｗ／ｍ・Ｋより高いことが望ましく、好ましくは５．０Ｗ／ｍ・Ｋ以上、より好ましくは1０Ｗ／ｍ・Ｋ以上、さらに好ましくは１００Ｗ／ｍ・Ｋ以上である。熱伝導率が５．０Ｗ／ｍ・Ｋより低いと、放熱性が低く半導体デバイスに適さない場合がある。なお、熱伝導率は、例えばレーザーフラッシュ法、およびＡＳＴＭ５４７０に準拠した手法等により測定することができる。
【００２０】
焼結体基板の体積抵抗率は、好ましくは１.０×１０８Ω・ｃｍ以上、より好ましくは１.０×１０１０Ω・ｃｍ以上である。体積抵抗率が１.０×１０８Ω・ｃｍより低いと、貼り合わせ基板とした後にデバイスとして用いた場合に、誘電特性による電力ロスを抑えることが困難となる。なお、体積抵抗率は、例えば４端針法および２端針法により測定することができる。
【００２１】
焼結体基板の線膨張係数は、好ましくは５.０×１０−６／℃以下、より好ましくは２．０×１０−６〜４．０×１０−６／℃である。線膨張係数が５.０×１０−６／℃より大きいと、貼り合わせ基板とした際に２００℃以上の熱がかかる場合、シリコンとの熱膨張係数の差が大きいため、貼り合わせ基板が反ったり破損したりすることがある。なお、線膨張係数は、例えば熱機械分析法等により測定することができる。
【００２２】
焼結体基板は、例えば、原料の金属（例えば、珪素、アルミニウム等）または、アルミナ等の焼結助剤もしくはバインダー、または、鉄、カルシウム等の金属不純物を含んでいる。アルミニウムおよび、鉄、カルシウム等の金属不純物は、焼結体基板上に直接単結晶シリコン基板を貼り合わせた場合に、焼結体基板から単結晶シリコン層へ拡散する恐れがある。また、これらの金属および金属不純物は、貼り合わせ基板を作製する工程またはその後の半導体デバイスとしての製造工程における装置にも拡散して汚染する恐れがある。焼結体基板を半導体製造プロセスに用いるためには、基板の表面から金属および金属不純物を拡散させないまたは悪影響を及ぼさない程度となるようにすることが重要である。
焼結体基板表面の金属濃度は、一般的に、基板表面上の評価対象の成分を回収して、ＩＣＰ−ＭＳ法（誘導結合プラズマ質量分析、Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  -  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて評価する方法が用いられている。評価する金属成分の回収は、例えば、ＨＦ水溶液（５０質量％）を用いて、溶液中に焼結体基板を浸す、または、例えばミスト法を用いて焼結体基板表面全体に一定量の溶液をかけることで、基板表面の金属成分をＨＦ水溶液に溶解させて回収することができる。許容される金属濃度は，プロセスに依存するが、例えば、半導体デバイスを接合および転写するプロセスでは、５．０×１０１１ａｔｏｍｓ/ｃｍ２未満が好ましく、１．０×１０１１ａｔｏｍｓ/ｃｍ２未満がさらに好ましい。また、貼り合わせ基板とした後にデバイスを形成するプロセスでは、２．０×１０１０ａｔｏｍｓ/ｃｍ２未満が好ましく、１．０×１０１０ａｔｏｍｓ/ｃｍ２未満がさらに好ましい。窒化珪素焼結体基板の場合、使用する窒化珪素粉末種、バインダー種等に依存するが、主たる金属不純物はアルミニウム、鉄およびカルシウムであり、金属不純物の濃度は通常１．０×１０１３ａｔｏｍｓ/ｃｍ２以上である。
【００２３】
また、焼結体基板は、上述したように粉体を成形して焼結させたものであるので、基板表面に直径約０．０１〜２．０μｍ、深さ約０．０５〜１．０μｍの凹部が多数存在し、サファイアやシリコンなどの単結晶基板、あるいはガラス基板と比べて表面粗さが大きい。なお、基板表面の凹部の直径および深さは、例えば原子間力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ；ＡＦＭ）、白色光顕微鏡（ＺＹＧＯ）等によって評価することができる。
【００２４】
これらのことから、焼結体基板の全ての面にコーティング処理を施して、少なくとも１層のアモルファス膜を備える支持基板を得る。備える膜は、焼結体基板表面の凹部内を隙間なく凹部を埋めることができ、単結晶半導体基板との貼り合わせに好適な表面粗さが得られる点で、アモルファスとすることが望ましい。アモルファス膜は、一般的に半導体製造プロセスで用いられる種、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯｘＮｙ（式中、ｘとｙは、０＜ｘ＜２．０、０＜ｙ＜１．３を満たす数である。）、アモルファスシリコンおよびアモルファスポリシリコンから選ばれることが好ましい。特に、焼結体基板からの金属および金属不純物の拡散を生じさせにくく、膜自体の熱伝導率がより高い点から、Ｓｉ３Ｎ４を用いることが好ましい。アモルファス膜の形成手段は、特に限定されるものではなく、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）およびＰＶＤ（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）等の蒸着によるものの他に、アモルファス膜を形成する金属を有する有機金属前駆体の溶液中に基板を浸漬させたり、スピンコーティング等によって、基板の全ての面または少なくとも単結晶半導体基板との貼り合わせる面に有機金属前駆体をコーティングした後に、加熱等により有機物を除去してアモルファス膜とする手法等が挙げられる。ＣＶＤ法を用いる場合、例えば、大気圧下、８００〜１０００℃で、例えばＳｉＣｌ２Ｈ２とＮＨ３の混合ガス（体積比で、ＳｉＣｌ２Ｈ２：ＮＨ３＝１：０．１〜１：２００）を用いることでＳｉ３Ｎ４膜を形成することが可能である。また、例えば、温度を６００〜１０００℃、雰囲気ガスをＳｉＨ４とＯ２の混合ガス（体積比で、ＳｉＨ４：Ｏ２＝１：０．１〜１：１００）を用いることで、ＳｉＯ２膜を形成してもよいし、例えば、温度を５００〜１０００℃、雰囲気ガスをオルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ；ＴＥＯＳ、Ｓｉ（ＯＣ２Ｈ５）４）とＮＨ３とＯ２の混合ガス（体積比で、１：０．１：０．５〜１：１０：５）を用いることでＳｉＯｘＮｙ膜（０＜ｘ＜２．０、０＜ｙ＜１．３）を形成してもよい。所望の表面粗さを得るために、コーティング処理を施して、少なくとも１層のアモルファス膜を備える支持基板を得る工程の後に、少なくとも単結晶半導体基板と貼り合わせるアモルファス膜の表面にＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などによって研磨を施し、膜表面をより平滑なものとしてもよい。アモルファス膜は、焼結体基板の全ての面に備えられる。アモルファス膜は、焼結体基板の表面を平滑にするだけでなく、焼結体基板に含まれるＡｌや、金属不純物であるＦｅ、Ｃａ等が、半導体デバイス層または単結晶シリコン層へ拡散することを防止するのに有効である。このため、アモルファス膜を焼結体基板の全ての面に備えることで、単結晶半導体基板と貼り合わせる面だけでなく、側面および裏面側もコートされているので、貼り合わせ基板を作製する工程またはその後の半導体デバイスとしての製造工程における装置へのクロスコンタミネーションを防止することにも有効である。
【００２５】
焼結体基板の表面に備えるアモルファス膜は、単層であっても２以上の多層であってもよいが、少なくとも１つの層を備える。アモルファス膜が２以上の多層からなる場合、各層の膜種は上述した材料から選択され、層ごとに膜の種類を変えてもよいが同じとしてもよく、上述の手法により作製することができる。また、各層の厚さは同じとしても異なるものとしてもよい。例えば、焼結体基板の全ての面にコーティング処理を施して、ＳｉＯ２膜を備えた後に、さらに、ＳｉＯ２膜の上にコーティング処理を施して、Ｓｉ３Ｎ４膜を備えてもよい。このように、１層目と２層目のアモルファス膜の種類が異なることで、焼結体基板の表面がより緻密に覆われるため、基板中の金属成分の拡散をより妨げることが可能となる。
【００２６】
焼結体基板の表面に備えるアモルファス膜は、例えば、以下の手法によって、膜種および膜厚を選択してもよい。
焼結体基板のアモルファス膜を備えた表面に対して垂直方向、つまりアモルファス膜の厚さ方向の熱伝導性は、総括伝熱係数Ｕ（Ｗ／ｍ２・Ｋ）を用いて表すことができる。総括伝熱係数Ｕは、数値が大きいほど熱伝導性が良好となる。例えば、Ｍ層からなるアモルファス膜を備えた支持基板の厚さ方向の総括伝熱係数Ｕの逆数は、ｉ番目（ｉ＝１，…，Ｍ）の層の厚さをＬｉ（ｍ）、ｉ番目の層の熱伝導率をλi（Ｗ／ｍ・Ｋ）とすると、
１／Ｕ＝ΣＬｉ／λｉ    (ｉ＝１，…，Ｍ)      （Ｉ）
と表すことができる。上記の式（Ｉ）において、熱伝導は評価する表面に直接伝熱対を接触させて評価しているため、一般的な式に含まれる支持基板自体のＬ／λ、基板周辺の熱伝達係数および汚れ係数については、アモルファス膜の厚さ方向の伝達係数よりも２桁ほど小さくなることから含めないものとした。総括伝熱係数Ｕの逆数は、アモルファス膜が厚くなるほど大きくなるので、アモルファス膜の厚さ方向の総括伝達係数の逆数を、例えば、アモルファス膜を備える前の焼結体基板の厚さ方向の総括伝熱係数の逆数の５０〜９８％とするような、小さな変動とするためには、アモルファス膜をより薄くすることが望ましい。なお、アモルファス膜の熱伝導率は、例えば、指標とする基板（例えば単結晶ＳｉやＳｉＯ２等）に、焼結体基板上に形成した膜種および膜厚と同じアモルファス膜を同様に形成し、この指標基板を熱物性顕微鏡（例えば、ベテル社製  ＴＭ３）などで、アモルファス膜を備えた表面に対して垂直方向に測定することで評価することが可能である。また、アモルファス膜を備える前の焼結体基板の総括伝達係数は、例えばレーザーフラッシュ法、およびＡＳＴＭ５４７０に準拠した手法等により測定した熱伝導率と基板の厚みから算出することができる。
【００２７】
上述したように、焼結体基板の表面には、粒界による穴などの凹部が多数存在する。このため、焼結体基板の表面を所望の表面粗さとするには、基板上にアモルファス膜をより厚く形成することが考えられる。しかしながら、形成する膜は、アモルファス構造であるため熱伝導率が低く、膜を厚くするに従って、アモルファス膜を含む基板全体の熱伝導率はより低くなる。例えば、単結晶半導体基板と貼り合わせた貼り合わせ基板を高周波デバイスに用いる場合、単結晶半導体基板と貼り合わせる前の支持基板の熱伝導率は、高周波デバイスに一般的に用いられているＳＯＳ基板よりも優れた放熱性を得る観点からすれば、ＳＯＳ基板の支持基板であるサファイア（４２Ｗ/m・Ｋ）よりも高いことが望ましい。
【００２８】
本発明者らは、所望の特性となる支持基板を検討した結果、好ましくは、焼結体基板のアモルファス膜を備えた表面に対して垂直方向、つまりアモルファス膜の厚さ方向の総括伝熱係数の逆数（１／総括伝熱係数）を、アモルファス膜を備える前の焼結体基板の厚さ方向の総括伝熱係数の逆数の５０〜９８％とするように、アモルファス膜の種類と厚さを選択することによって、放熱性と表面平滑性を兼ね備えた、アモルファス膜を備えた焼結体基板を得ることが可能であることを見出した。この場合、アモルファス膜の厚さは、好ましくは、０．１μｍを超えて１０μｍ未満、より好ましくは０．１μｍを超えて１．０μｍ以下である。アモルファス膜が２以上の多層からなる場合、焼結体基板上に形成された全ての膜層の厚さの合計が、０．１μｍを超えて１０μｍ未満となることが好ましい。０．１μｍ未満では、焼結体基板表面の凹部の穴埋めが不十分となり、基板中の金属および金属不純物が基板の外へ拡散する場合がある。１０μｍを超えると、放熱性が悪くなるだけでなく、膜にクラックが入りやすくなり、基板表面に露出部分が発生して、基板中の金属および金属不純物の、基板外への拡散が生じる場合がある。特に、アモルファス膜がＳｉ３Ｎ４である場合、膜厚さは０．１μｍを超えて１μｍ以下であることが好ましい。アモルファス膜の厚さは、膜形成の際に上記の好ましい範囲となるように予め設計してもよいが、膜形成後に研磨やエッチング等によって上記の好ましい範囲となるように調整してもよい。なお、アモルファス膜の厚さは、例えば、指標とする基板（例えば単結晶ＳｉやＳｉＯ２等）に、焼結体基板上に形成した膜種および膜厚と同じアモルファス膜を同様の条件で形成し、光干渉法等による膜厚測定計を用いて測定することが可能である。また、アモルファス膜の表面をＣＭＰ等によって研磨を行う場合は、焼結体基板上に形成した膜と同じ膜種および膜厚のアモルファス膜を同様の条件で形成した指標基板（例えば単結晶ＳｉやＳｉＯ２等）を用いて、指標基板上のアモルファス膜を一定の研磨条件で研磨し、研磨の前後で光干渉法等による膜厚測定計を用いて測定することで、研磨レートを算出することが可能であり、これにより、研磨時間を制御することで膜厚を設定し得る。
本発明によれば、例えば、窒化珪素焼結体（熱伝導率 １００Ｗ／ｍ・Ｋ）の表面に、厚さ０．１μｍを超えて１０μｍ未満のＳｉ３Ｎ４のアモルファス膜を備えた場合、窒化珪素焼結体基板上のＳｉ３Ｎ４膜の厚さ方向の総括伝熱係数の逆数（１／総括伝熱係数）がＳｉ３Ｎ４膜を備える前の窒化珪素焼結体基板の厚さ方向の総括伝熱係数の逆数の５０〜９８％に抑えられ、サファイア基板よりも高い熱伝導性を得ることが可能となる。
【００２９】
少なくとも単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面は、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満である。金属濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２より高いと、半導体製造プロセスにおいて、基板表面から拡散したこれらの金属成分が、貼り合わせ基板とした後に単結晶シリコン層を汚染したり、貼り合わせ基板を作製する工程またはその後の半導体デバイスとしての製造工程における装置を汚染したりする恐れがある。このため、ＩＣＰ−ＭＳ法において、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２未満となる支持基板を選択する工程をさらに含んでいてもよい。金属濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２より高い場合には、再度、焼結体基板の全ての面にコーティング処理を施して、さらにアモルファス膜を備えてもよい。つまり、単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面をＩＣＰ−ＭＳ法を用いて評価した後に、Ａｌ、Ｆｅ、Ｃａの各濃度が５．０×１０１１ａｔｏｍｓ/ｃｍ２以上であった場合に、既に少なくとも１層のアモルファス膜を備えた支持基板の表面に対して、さらにコーティング処理を施して、少なくとも２層のアモルファス膜を備える支持基板を得てもよい。この場合も、全てのアモルファス膜厚の合計が、０．１μｍを超えて１０μｍ未満であることが好ましい。なお、アモルファス膜の表面の金属濃度は、アモルファス膜を備える前の焼結体基板の表面の金属濃度を評価する手法と同様にして評価することができる。
【００３０】
また、少なくとも単結晶半導体基板と貼り合わせる支持基板上のアモルファス膜の表面粗さＲｍｓは、０．２ｎｍ以下であることが好ましい。表面粗さＲｍｓを０．２ｎｍ以下とすることにより、所望の表面平滑性が得られ、単結晶半導体基板と貼り合わせる際に貼り合わせ界面においてボイド欠陥等の要因となる空隙を生じにくくすることができる。なお、表面粗さＲｍｓは、例えば原子間力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）、白色光顕微鏡（ＺＹＧＯ）等で測定することができる。
【００３１】
上記の手法によって、焼結体基板と焼結体基板の全ての面に備えられた少なくとも１層のアモルファス膜とを備えた支持基板が得られる。得られた支持基板は、貼り合わせ用支持基板として用いることができる他に、裏面照射型ＣＭＯＳセンサや高周波半導体装置等の作製時に用いられる転写用基板としても用いることができる。また、貼り合わせ用支持基板および転写用基板として用いる場合、上記の手法により得られたアモルファス膜を備えた焼結体基板の単結晶半導体基板を備える面とは反対側の面に、半導体基板または別の絶縁体基板を貼り合わせたものを用いてもよい。
【００３２】
次に、アモルファス膜を介して支持基板と単結晶半導体基板を貼り合わせる。貼り合わせにより単結晶半導体層を備えた貼り合わせ基板を得る手法としては、特に限定されるものではなく、例えば、貼り合わせ面側から内部に水素イオンを注入した単結晶半導体基板の表面と、支持基板上のアモルファス膜の表面を貼り合わせて貼り合わせ基板を得る工程と、前記貼り合わせ基板に、好ましくは１５０℃以上、より好ましくは２５０〜５００℃で熱処理を施して、イオン注入層に沿って熱剥離させ、アモルファス膜を介して支持基板上に単結晶半導体層を転写し、アモルファス膜の上に単結晶半導体層を備えた貼り合わせ基板を得る工程を少なくとも含む、ＳｍａｒｔＣｕｔ法を利用する方法が挙げられる。また、支持基板上のアモルファス膜の表面と、貼り合わせようとする表面から水素イオンを注入した単結晶半導体基板の表面との少なくとも一方または両方に、プラズマ処理等により表面活性化処理を施す工程と、少なくとも一方または両方に表面活性化処理を施した、支持基板上のアモルファス膜の表面と単結晶半導体基板の表面とを貼り合わせて貼り合わせ基板を得る工程と、低温（例えば、１００〜３５０℃）で熱処理を施して貼り合わせ界面の接合強度を高めて接合体を得る工程と、加熱や冷却しない常温条件下で前記接合体のイオン注入層に楔などにより機械的衝撃を与えてイオン注入層に沿って剥離させ、アモルファス膜を介して支持基板上に単結晶半導体層を転写し、アモルファス膜の上に単結晶半導体層を備えた貼り合わせ基板を得る工程を少なくとも含む、ＳｉＧｅｎ法を利用する方法等が挙げられる。上述したＳｍａｒｔＣｕｔ法とＳｉＧｅｎ法のいずれか一方の工程を、他方の工程と組み合わせるまたは置換する等の修正を加えた方法を用いてもよい。貼り合わせの際に、プラズマ処理等の表面活性化処理の代わりに接着剤を用いて、単結晶半導体基板の表面と、支持基板上のアモルファス膜の表面とを貼り合わせてもよい。また、貼り合わせ基板は、単結晶半導体基板をそのまま使用してもよいし、薄化してもよい。貼り合わせ基板を薄化する手法は、上記の手法の他に、研磨やエッチング等によって、所望の厚みの単結晶半導体層としてもよい。
【００３３】
図１に、本発明の貼り合わせ基板の製造方法の実施態様の一例を示す。図１（ａ）に示すように、焼結体基板１の全ての面にアモルファス膜２を形成し、アモルファス膜２を備えた貼り合わせ用支持基板３を得る。一方、単結晶半導体基板４は、図（ｂ）に示すように、貼り合わせ用支持基板３と貼り合わせる面側からイオン注入６を行い、単結晶半導体基板４内にイオン注入層５を形成する。単結晶半導体基板と貼り合わせる貼り合わせ用支持基板３のアモルファス膜の表面と、単結晶半導体基板４のイオン注入した面とに、図１（ｃ）と図１（ｄ）に示すように、プラズマ処理７を行い、表面を活性化する。表面活性化した貼り合わせ用支持基板３のアモルファス膜の表面と単結晶半導体基板４の表面を、図１（ｅ）に示すように、貼り合わせて接合体８を得る。接合体８のイオン注入層５に楔を用いて機械的衝撃を与え、図１（ｆ）に示すように、イオン注入層５に沿って単結晶半導体基板の一部４ｂを剥離させて、アモルファス膜２を介して焼結体基板１上に単結晶半導体層４ａを転写し、単結晶半導体層４ａを備えた貼り合わせ基板９を得る。このようにして、焼結体基板と、焼結体基板の全ての面に備えた少なくとも１層のアモルファス膜と、アモルファス膜の上に配置した単結晶半導体層とを備えた貼り合わせ基板を得ることができる。
【実施例】
【００３４】
以下に本発明を、実施例を用いてより詳細に説明する。以下の実施例は本発明を例示する目的であって、本発明を限定するものではない。
＜実施例１＞
焼結体基板として、外径２００ｍｍ、厚さ７２５μｍの窒化珪素（Ｓｉ３Ｎ４）焼結体基板を用いた。用いた焼結体基板の体積抵抗率は、２端針法で測定したところ、１．０×１０１４Ω・ｃｍであった。熱伝導率は、２５℃、大気圧下で、レーザーフラッシュ法を用いて測定したところ、１００Ｗ／ｍ・Ｋであった。焼結体基板表面の金属濃度は、焼結体基板に５０質量％のＨＦ水溶液のミストを基板表面に噴霧し、表面のＨＦ水溶液を回収後、ＩＣＰ−ＭＳ分析装置３３００ＤＶ（Ｐｅｒｋｉｎ  Ｅｌｍｅｒ社製）で測定したところ、Ａｌ、ＦｅおよびＣａの金属種が、１．０×１０１３ａｔｏｍｓ/ｃｍ２以上の濃度を呈しており、Ａｌ、ＦｅおよびＣａの濃度はそれぞれ、５．０×１０１３、２．０×１０１４、３．０×１０１４ａｔｏｍｓ/ｃｍ２であった。また、用いた焼結体基板の総括伝熱係数は、式（Ｉ）に熱伝導率の測定結果および厚みを導入して算出したところ、１．３８×１０５ｍ２・Ｋ／Ｗであった。
【００３５】
次に、ＣＶＤ法を用いて、大気圧下、８００℃、ＳｉＣｌ２Ｈ２とＮＨ３の混合ガス雰囲気中（体積比で、ＳｉＣｌ２Ｈ２：ＮＨ３＝１：２０）で、焼結体基板の全ての面、つまり、単結晶半導体基板と貼り合わせる面、その裏面、および側面にＳｉ３Ｎ４膜を形成した。Ｓｉ３Ｎ４膜を形成した表面に、研磨機を用いてＣＭＰを行い、Ｓｉ３Ｎ４膜の厚さを０．３μｍとした。Ｓｉ３Ｎ４膜の厚さは、モニターとしてＳｉウェハを用い、焼結体基板上にＳｉ３Ｎ４膜を成膜する際に同時に成膜し、このＳｉウェハ上のアモルファス膜の厚さを干渉式膜厚測定器（ナノメトリクス社製、ナノスペック  ６１００−ＫＲ）を用いて測定した。
このようにして得られた貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面粗さＲｍｓは、ＡＦＭ（ブルカー・エイエックスエス社製、型番：ＮａｎｏＳｃｏｐｅ  Ｖ/Ｄｉｍｅｎｓｉｏｎ  Ｉｃｏｎ）で測定したところ、０．１８ｎｍであり、また、表面状態は、凹部の穴埋めが不十分である欠陥部分（ピットなど）は見られず、平滑であった。貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面の金属濃度は、貼り合わせ用支持基板に５０質量％のＨＦ水溶液のミストを基板表面に噴霧し、表面のＨＦ水溶液を回収後、ＩＣＰ−ＭＳ分析装置３３００ＤＶ（Ｐｅｒｋｉｎ  Ｅｌｍｅｒ社製）で測定したところ、Ａｌ、Ｆｅ、Ｃａの濃度はそれぞれ、１．０×１０１０、２．０×１０１１、１．０×１０１０ａｔｏｍｓ/ｃｍ２であった。いずれの金属濃度も５．０×１０１１ａｔｏｍｓ/ｃｍ２未満であることから、半導体製造プロセスにおいて好適な基板を作製することができた。
Ｓｉ３Ｎ４膜の熱伝導率は、モニターとしてＳｉウェハを用い、焼結体基板上にＳｉ３Ｎ４膜を成膜する際に同時に成膜し、このＳｉウェハを熱物性顕微鏡（ベテル社製  ＴＭ３）で測定したところ、４．０Ｗ／ｍ・Ｋであった。焼結体基板のＳｉ３Ｎ４膜を形成した表面に対して垂直方向、つまり、Ｓｉ３Ｎ４膜の厚さ方向の総括伝熱係数は、Ｓｉ３Ｎ４膜の熱伝導率４．０Ｗ／ｍ・Ｋおよび膜の厚さ０．３μｍから算出したところ、１．３７×１０５ｍ２・Ｋ／Ｗとなった。このことから、貼り合わせ用支持基板のＳｉ３Ｎ４膜の厚さ方向の総括伝熱係数は、Ｓｉ３Ｎ４膜を形成する前の焼結体基板の厚さ方向の総括伝熱係数の９９．０％となった。
【００３６】
単結晶半導体基板には、焼結体基板と同サイズの単結晶シリコン基板を用いた。単結晶シリコン基板の表面から、Ｈ＋イオンをドーズ量７．０×１０１６ ａｔｏｍ／ｃｍ２、加速電圧７０ｋｅＶの条件でイオン注入した。単結晶シリコン基板と貼り合わせる貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面と、単結晶シリコン基板のイオン注入した面との両方に、プラズマによる表面活性化処理を行った。表面活性化処理した貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面と単結晶シリコン基板の表面とを貼り合わせた。貼り合わせた基板を、１０時間、３００℃で熱処理して接合体を得た。その後、接合体のイオン注入層に、ブレードを用いて機械的衝撃を与え、接合体の単結晶シリコン基板側をイオン注入層に沿って剥離し、貼り合わせ用支持基板上のＳｉ３Ｎ４膜の上に単結晶シリコン層を備えた貼り合わせ基板を得た。得られた貼り合わせ基板の単結晶シリコン層の厚さは、０．４μｍであった。
【００３７】
表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層の表面を超音波顕微鏡（日立建機ファインテック社製、Ｆｉｎｅ  ＳＡＴ  ＦＳ２００２）で観察したところ、ボイドは見られず、焼結体基板の表面の凹部がＳｉ３Ｎ４膜によって埋められ、貼り合わせ界面に空隙が生じていないことが確認できた。また、貼り合わせ基板の熱伝導率を、ＡＳＴＭ５４７０に準拠し、Ａｎａｔｅｃｈ社製ＴＩＭ  Ｔｅｓｔｅｒ(Ｍｏｄｅｌ  １４００)を用いて評価した。具体的には、貼り合わせ基板の単結晶シリコン層側の表面に熱電対を付した加熱プレートを接触させ８０℃とし、貼り合わせ用支持基板側の表面の温度を測定することによって、貼り合わせ基板の厚さ方向の熱伝導率を算出した。結果、貼り合わせ基板の熱伝導率は、４８．１Ｗ／ｍ・Ｋであった。
【００３８】
＜実施例２＞
Ｓｉ３Ｎ４膜の厚さを３μｍとした以外は、実施例１と同様にして貼り合わせ用支持基板および貼り合わせ基板を作製し、評価した。貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面粗さＲｍｓは、０．１３ｎｍであり、また、表面状態は、凹部の穴埋めが不十分である欠陥部分（ピットなど）は見られず、平滑であった。貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、本手法の検出下限である３．０×１０９ａｔｏｍｓ/ｃｍ２以下であったことから、半導体製造プロセスにおいて好適な基板を作製することができた。貼り合わせ用支持基板のＳｉ３Ｎ４膜の厚さ方向の総括伝熱係数は、１．１４×１０５ｍ２・Ｋ／Ｗであり、Ｓｉ３Ｎ４膜を形成する前の焼結体基板の総括伝熱係数の８２．６％となった。表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層には、ボイドは見られず、焼結体基板の表面の凹部がＳｉ３Ｎ４膜によって埋められ、貼り合わせ界面に空隙が生じていないことが確認できた。また、貼り合わせ基板の熱伝導率は、３９．８Ｗ／ｍ・Ｋであった。
【００３９】
＜実施例３＞
焼結体基板として、体積抵抗率１．０×１０１４Ω・ｃｍ、熱伝導率５０Ｗ／ｍ・Ｋの外径２００ｍｍ、厚さ７２５μｍの窒化珪素（Ｓｉ３Ｎ４）焼結体基板を用いた以外は、実施例１と同様にして貼り合わせ用支持基板および貼り合わせ基板を作製し、評価した。なお、窒化珪素焼結体基板の体積抵抗率、熱伝導率および金属濃度は、実施例１と同じ方法で測定した。用いた焼結体基板表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、５．０×１０１４、３．０×１０１２、１．０×１０１３ａｔｏｍｓ/ｃｍ２であった。得られた貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面粗さＲｍｓは、０．１５ｎｍであり、また、表面状態は、凹部の穴埋めが不十分である欠陥部分（ピットなど）は見られず、平滑であった。貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、２．０×１０１１、１．０×１０１０、３．０×１０９ａｔｏｍｓ/ｃｍ２以下であったことから、半導体製造プロセスにおいて好適な基板を作製することができた。貼り合わせ用支持基板のＳｉ３Ｎ４膜の厚さ方向の総括伝熱係数は、０．６９×１０５ｍ２・Ｋ／Ｗであり、Ｓｉ３Ｎ４膜を形成する前の焼結体基板の総括伝熱係数の９９．５％となった。表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層には、ボイドは見られず、焼結体基板の表面の凹部がＳｉ３Ｎ４膜によって埋められ、貼り合わせ界面に空隙が生じていないことが確認できた。また、貼り合わせ基板の熱伝導率は、２０．０Ｗ／ｍ・Ｋであった。
【００４０】
＜実施例４＞
ＣＶＤ法を用いて、大気圧下、６００℃、ＳｉＨ４とＯ２の混合ガス雰囲気中（体積比で、ＳｉＨ４：Ｏ２＝１：３）で、焼結体基板の全ての面、つまり、単結晶半導体基板と貼り合わせる面、その裏面、および側面にＳｉＯ２膜を形成し、研磨機を用いてＣＭＰを行い、ＳｉＯ２膜の厚さを０．３μｍとした以外は、実施例１と同様にして貼り合わせ用支持基板および貼り合わせ基板を作製し、評価した。得られたＳｉＯ２膜を形成した貼り合わせ用支持基板の表面粗さＲｍｓは、０．１５ｎｍであり、また、表面状態は、凹部の穴埋めが不十分である欠陥部分（ピットなど）は見られず、平滑であった。得られた貼り合わせ用支持基板上のＳｉＯ２膜の表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、１．０×１０１１、３．０×１０１１、６．０×１０１０ａｔｏｍｓ/ｃｍ２であったことから、半導体製造プロセスにおいて好適な基板を作製することができた。貼り合わせ用支持基板のＳｉＯ２膜の厚さ方向の総括伝熱係数は、１．３４×１０５ｍ２・Ｋ／Ｗであり、ＳｉＯ２膜を形成する前の焼結体基板の総括伝熱係数の９７．３％となった。表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層には、ボイドは見られず、焼結体基板の表面の凹部がＳｉＯ２膜によって埋められ、貼り合わせ界面に空隙が生じていないことが確認できた。また、貼り合わせ基板の熱伝導率は、３２．５Ｗ／ｍ・Ｋであった。
【００４１】
＜実施例５＞
ＣＶＤ法を用いて焼結体基板の全ての面にＳｉＯ２膜を実施例４と同様の手法を用いて３μｍ形成し、さらに、ＳｉＯ２膜上にＳｉ３Ｎ４膜を０．５μｍ形成し、研磨機を用いてＣＭＰを行い、Ｓｉ３Ｎ４膜の厚さを０．３μｍとした以外は、実施例１と同様にして貼り合わせ用支持基板および貼り合わせ基板を作製し、評価した。得られた貼り合わせ用支持基板上のアモルファス膜の表面粗さＲｍｓは、０．１４ｎｍであり、また、表面状態は、凹部の穴埋めが不十分である欠陥部分（ピットなど）は見られず、平滑であった。貼り合わせ用支持基板上のアモルファス膜の表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、本手法の検出下限である３．０×１０９ａｔｏｍｓ/ｃｍ２以下であったことから、半導体製造プロセスにおいて好適な基板を作製することができた。貼り合わせ用支持基板のＳｉＯ２膜およびＳｉ３Ｎ４膜の厚さ方向の総括伝熱係数は、０．８８×１０５ｍ２・Ｋ／Ｗであり、ＳｉＯ２膜およびＳｉ３Ｎ４膜を形成する前の焼結体基板の総括伝熱係数の６３．８％となった。表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層には、ボイドは見られず、焼結体基板の表面の凹部がＳｉＯ２膜およびＳｉ３Ｎ４膜によって埋められ、貼り合わせ界面に空隙が生じていないことが確認できた。また、貼り合わせ基板の熱伝導率は、３３．６Ｗ／ｍ・Ｋであった。
【００４２】
＜比較例１＞
ＣＶＤ法を用いて焼結体基板の全ての面にＳｉ３Ｎ４膜を０．１５μｍ形成し、研磨機を用いてＣＭＰを行い、Ｓｉ３Ｎ４膜の厚さを０．１０μｍとした以外は、実施例１と同様にして貼り合わせ用支持基板および貼り合わせ基板を作製し、評価した。得られたＳｉ３Ｎ４膜を形成した貼り合わせ用支持基板の表面粗さＲｍｓは、１．２０ｎｍであり、表面には凹部の欠陥部分（ピットなど）が多数観察された。得られた貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、４．０×１０１３、２．０×１０１４、２．０×１０１４ａｔｏｍｓ/ｃｍ２であった。貼り合わせ用支持基板の厚さ方向の総括伝熱係数は、１．３７×１０５ｍ２・Ｋ／Ｗであり、Ｓｉ３Ｎ４膜を形成する前の焼結体基板の総括伝熱係数の９９．３％となった。表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層には、ボイドが多数みられ、焼結体基板の表面の凹部がＳｉ３Ｎ４膜によって十分に埋められておらず、単結晶シリコン層との間に空隙が生じていることを確認した。また、貼り合わせ基板の熱伝導率は、５１．３Ｗ／ｍ・Ｋであった。
【００４３】
＜比較例２＞
ＣＶＤ法を用いて焼結体基板の全ての面にＳｉＯ２膜を０．１５μｍ形成し、研磨機を用いてＣＭＰを行い、ＳｉＯ２膜の厚さを０．１μｍとした以外は、実施例４と同様にして貼り合わせ用支持基板および貼り合わせ基板を作製し、評価した。得られた貼り合わせ用支持基板上のＳｉＯ２膜の表面粗さＲｍｓは、１．１０ｎｍであり、表面には凹部の欠陥（ピットなど）が多数観察された。得られた貼り合わせ用支持基板上のＳｉＯ２膜の表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、４．２×１０１３、２．１×１０１４、２．６×１０１４ａｔｏｍｓ/ｃｍ２であった。貼り合わせ用支持基板の厚さ方向の総括伝熱係数は、１．３５×１０５ｍ２・Ｋ／Ｗであり、ＳｉＯ２膜を形成する前の焼結体基板の総括伝熱係数の９７．８％となった。表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層には、ボイドが多数みられ、焼結体基板の表面の凹部がＳｉＯ２膜によって十分に埋められておらず、単結晶シリコン層との間に空隙が生じていることを確認した。また、貼り合わせ基板の熱伝導率は、５０．５Ｗ／ｍ・Ｋであった。
【００４４】
＜比較例３＞
ＣＶＤ法を用いて焼結体基板の全ての面にＳｉ３Ｎ４膜を０．１５μｍ形成し、研磨機を用いてＣＭＰを行い、Ｓｉ３Ｎ４膜の厚さを０．１０μｍとした以外は、実施例３と同様にして貼り合わせ用支持基板および貼り合わせ基板を作製し、評価した。得られた貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面粗さＲｍｓは、１．２０ｎｍであり、表面には凹部の欠陥部分（ピットなど）が多数観察された。得られた貼り合わせ用支持基板上のＳｉ３Ｎ４膜の表面のＡｌ、Ｆｅ、Ｃａの濃度はそれぞれ、４．０×１０１４、３．０×１０１２、７．５×１０１２ａｔｏｍｓ/ｃｍ２であった。貼り合わせ用支持基板の厚さ方向の総括伝熱係数は、１．３７×１０５ｍ２・Ｋ／Ｗであり、Ｓｉ３Ｎ４膜を形成する前の焼結体基板の総括伝熱係数の逆数の９９．７％となった。表１に貼り合わせ基板の評価結果を示す。貼り合わせ基板の単結晶シリコン層には、ボイドが多数みられ、焼結体基板の表面の凹部がＳｉ３Ｎ４膜によって十分に埋められておらず、単結晶シリコン層との間に空隙が生じていることを確認した。また、貼り合わせ基板の熱伝導率は、２８．１Ｗ／ｍ・Ｋであった。
【００４５】
【表１】
2016072450.tif 000002
【００４６】
本実施例では、単結晶シリコン層を備えた貼り合わせ基板で例示したが、単結晶シリコン基板にデバイス層を形成した基板との貼り合わせに応用したり、転写用基板として適用したりすることができる。本発明の貼り合わせ用支持基板を、デバイス層を形成したウェハとの接合に用いる場合、単結晶半導体基板と直接接合しても接着剤によって接合してもよい。接着剤を介して接合する場合、貼り合わせ用支持基板上のアモルファス膜の表面はピット等の欠陥が少ないので、接着層の厚さを薄くでき、放熱性を高めることが可能である。また、本実施例では、窒化珪素焼結体基板を用いて例示したが、他の窒化アルミニウムやサイアロンなど、熱膨張係数がシリコンと近い基板についても適用することが可能である。支持基板の熱膨張係数を５×１０−６／℃以下とすることで、単結晶半導体基板と直接接合する場合や接着剤によって接合する場合でも、貼り合わせた後の基板の反りを小さくすることができ、貼り合わせ基板の大口径化やデバイスウェハ接合後のバックグラインド加工も容易にすることができる。
【符号の説明】
【００４７】
１：  焼結体基板
２：  アモルファス膜
３：  貼り合わせ用支持基板
４：  単結晶半導体基板
４ａ：  単結晶半導体層
４ｂ：  剥離した単結晶半導体基板
５：  イオン注入層
６：  イオン注入
７：  プラズマ処理
８：  接合体
９：  単結晶半導体層を備えた貼り合わせ基板
【図１】
2016072450.tif 000003