(57)【要約】【課題】半導体発光素子および支持素子のスタック構造により小型化を図ることができ、さらに、半導体発光素子に対して電力を正常に供給できる発光素子ユニットおよび当該発光素子ユニットを備える発光素子パッケージを提供する。【解決手段】発光素子ユニット６１は、ＬＥＤチップ１４と、ダイオードチップ１５とを含む。ＬＥＤチップ１４は、表面１８を下方に向けた姿勢でダイオードチップ１５に支持されている。ダイオードチップ１５は、ダイオードアノード電極２８と、ビア４１とｐ型シリコン基板２３との間に形成された絶縁膜４０とを有している。ダイオードチップ１５のダイオードアノード電極２８は、配線３０と、バンプ３１とを含む。ＬＥＤチップ１４の表面１８とｐ型シリコン基板２３の表面２１との間の領域には、配線３０におけるビア４１の接続位置とバンプ３１との接続位置との間に介挿されるように抵抗素子６４が形成されている。【選択図】図１１
2016208056.tif 000002
【特許請求の範囲】
【請求項１】
表面および裏面を有し、前記表面に第１ｎ側電極および第１ｐ側電極を有する半導体発光素子と、
表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、
前記半導体発光素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けた姿勢で前記支持素子に支持されており、
前記支持素子は、
前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、
前記導電性基板を前記表面から前記裏面まで貫通し、前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する導電性のビアと、
前記ビアと前記導電性基板との間に形成された絶縁膜とを有し、
前記ビアに接続された前記第２ｎ側電極および前記第２ｐ側電極は、
前記導電性基板の前記表面に沿って敷設され、前記導電性基板および前記ビアそれぞれに接続された配線と、
前記配線上に形成され、前記第１ｎ側電極または前記第１ｐ側電極に接合されたバンプとを含み、
前記半導体発光素子の前記表面と前記導電性基板の前記表面との間の領域に形成され、かつ、前記配線における前記ビアの接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む、発光素子ユニット。
【請求項２】
前記導電性基板の前記表面を被覆する絶縁層をさらに含み、
前記配線は、前記絶縁層の表面に形成されており、
前記抵抗素子は、前記半導体発光素子の前記表面と前記導電性基板の前記表面との間の領域において前記絶縁層内に形成されている、請求項１に記載の発光素子ユニット。
【請求項３】
前記絶縁層内に形成され、かつ、前記抵抗素子および前記配線を電気的に接続させる接続電極をさらに含む、請求項２に記載の発光素子ユニット。
【請求項４】
前記配線は、前記絶縁層の前記表面から前記絶縁層を貫通して前記導電性基板に接続されている、請求項３に記載の発光素子ユニット。
【請求項５】
前記第１ｎ側電極または前記第１ｐ側電極が、前記バンプと同一の金属材料からなる、請求項１〜４のいずれか一項に記載の発光素子ユニット。
【請求項６】
前記バンプが、Ａｕからなる、請求項１〜５のいずれか一項に記載の発光素子ユニット。
【請求項７】
前記配線が、Ａｌからなる、請求項１〜６のいずれか一項に記載の発光素子ユニット。
【請求項８】
前記導電性基板が、前記第２ｎ側電極が接続されたｐ型領域と、前記第２ｐ側電極が接続されたｎ型領域とを有し、
前記支持素子が、前記ｎ型領域と前記ｐ型領域とのｐｎ接合を有するツェナーダイオードを含み、
前記ビアは、前記第２ｎ側電極および前記第２ｐ側電極それぞれに接続されたｎ側ビアおよびｐ側ビアを含む、請求項１〜７のいずれか一項に記載の発光素子ユニット。
【請求項９】
前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、
前記ｎ型領域が、前記ｐ型半導体基板の表層部にフローティングされた領域である、請求項８に記載の発光素子ユニット。
【請求項１０】
前記ｐ側ビアは、前記ｎ型領域から間隔を空けて前記ｐ型半導体基板を貫通している、請求項９に記載の発光素子ユニット。
【請求項１１】
前記ｐ型半導体基板は、その表層部において前記ｎ型領域に隣接して形成され、前記第２ｎ側電極が接続されたｐ＋型コンタクト領域を含み、
前記ｐ側ビアが、前記ｎ型領域に対して前記ｐ＋型コンタクト領域とは反対側に形成されており、
前記ｎ側ビアが、前記ｐ＋型コンタクト領域に対して前記ｎ型領域とは反対側に形成されている、請求項１０に記載の発光素子ユニット。
【請求項１２】
前記ｎ側ビア、前記ｎ型領域、前記ｐ＋型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されている、請求項１０または１１に記載の発光素子ユニット。
【請求項１３】
前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、
前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含み、
前記ビアが、前記第２ｎ側電極および前記第２ｐ側電極それぞれに電気的に接続されている、請求項１〜７のいずれか一項に記載の発光素子ユニット。
【請求項１４】
複数の前記半導体発光素子が、互いに発光波長が異なる発光素子である、請求項１３に記載の発光素子ユニット。
【請求項１５】
複数の前記半導体発光素子が、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含む、請求項１３または１４に記載の発光素子ユニット。
【請求項１６】
前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記第１ｎ側電極が、共通の前記第２ｎ側電極に接続されている、請求項１５に記載の発光素子ユニット。
【請求項１７】
請求項１〜１６のいずれか一項に記載の発光素子ユニットと、
前記発光素子ユニットを支持し、前記発光素子ユニットの前記ｎ側外部電極および前記ｐ側外部電極それぞれに電気的に接続されたカソード端子およびアノード端子を有するベース基板と、
前記ベース基板上に形成され、前記発光素子ユニットを取り囲む樹脂ケースとを含む、発光素子パッケージ。
【請求項１８】
表面および裏面を有し、前記表面に第１ｎ側電極および第１ｐ側電極を有する半導体素子と、
表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、
前記半導体素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けた姿勢で前記支持素子に支持されており、
前記支持素子は、
前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、
前記第２ｎ側電極と前記ｎ側外部電極との間を電気的に接続する配線と、
前記配線と前記導電性基板との間に形成された絶縁膜とを有し、
前記半導体発光素子の前記表面と前記導電性基板の前記表面との間の領域には、前記半導体素子の前記第１ｎ側電極と前記ｎ側外部電極とに直列接続された抵抗素子が形成されている、半導体装置。
【請求項１９】
前記配線は、前記導電性基板を前記表面から前記裏面まで貫通する導電性のビアを含む、請求項１８に記載の半導体装置。
【請求項２０】
前記導電性基板は、前記半導体素子を保護する素子を含む、請求項１８または１９に記載の半導体装置。
【請求項２１】
カソード端子およびアノード端子を有するベース基板と、
表面および裏面を有する導電性基板、前記導電性基板の前記表面に形成されたｎ側電極およびｐ側電極、および前記導電性基板の前記裏面に形成され、前記カソード端子および前記アノード端子にそれぞれ電気的に接続されるｎ側外部電極およびｐ側外部電極を有する支持素子と、
表面および裏面を有し、前記表面にカソード側電極およびアノード側電極を有しており、前記カソード側電極と前記ｎ側電極および前記アノード側電極と前記ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けた姿勢で前記支持素子に支持されて、前記支持素子と協働して保護回路を有する発光素子回路を構成する半導体発光素子と、
前記ベース基板の前記支持素子の搭載面側に形成され、前記支持素子および前記半導体発光素子を取り囲む樹脂ケースとを含み、
前記ｎ側電極および前記ｐ側電極は、
前記導電性基板の前記表面に沿って敷設され、前記導電性基板に接続された配線と、
前記配線上に形成され、前記カソード側電極または前記アノード側電極に接合されたバンプとを含み、
前記半導体発光素子の前記表面と前記導電性基板の前記表面との間に形成され、かつ、前記配線における前記導電性基板の接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む、表面実装型発光素子ユニット。
【請求項２２】
前記カソード側電極または前記アノード側電極が、前記バンプと同一の金属材料からなる、請求項２１に記載の表面実装型発光素子ユニット。
【請求項２３】
前記バンプが、Ａｕからなる、請求項２１または２２に記載の表面実装型発光素子ユニット。
【請求項２４】
前記配線が、Ａｌからなる、請求項２１〜２３のいずれか一項に記載の表面実装型発光素子ユニット。
【請求項２５】
前記導電性基板が、前記ｎ側電極が接続されたｐ型領域と、前記ｐ側電極が接続されたｎ型領域とを有し、
前記支持素子が、前記ｎ型領域と前記ｐ型領域とのｐｎ接合を有するツェナーダイオードを含む、請求項２１〜２４のいずれか一項に記載の表面実装型発光素子ユニット。
【請求項２６】
前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、
前記ｎ型領域が、前記ｐ型半導体基板の表層部にフローティングされた領域である、請求項２５に記載の表面実装型発光素子ユニット。
【請求項２７】
前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、
前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含む、請求項２１〜２６のいずれか一項に記載の表面実装型発光素子ユニット。
【請求項２８】
複数の前記半導体発光素子が、互いに発光波長が異なる発光素子である、請求項２７に記載の表面実装型発光素子ユニット。
【請求項２９】
複数の前記半導体発光素子が、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含む、請求項２７または２８に記載の表面実装型発光素子ユニット。
【請求項３０】
前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記カソード側電極が、共通の前記ｎ側電極に接続されている、請求項２９に記載の表面実装型発光素子ユニット。
【請求項３１】
前記導電性基板は、前記導電性基板の前記表面から前記裏面まで貫通し、前記ｎ側電極と前記ｎ側外部電極との間および前記ｐ側電極と前記ｐ側外部電極との間をそれぞれ電気的に接続する、ｎ側ビアおよびｐ側ビアを含む、請求項２１〜３０のいずれか一項に記載の表面実装型発光素子ユニット。
【請求項３２】
前記ｐ側ビアは、前記ｎ型領域から間隔を空けて前記ｐ型半導体基板を貫通している、請求項２６に係る請求項３１に記載の表面実装型発光素子ユニット。
【請求項３３】
前記ｐ型半導体基板は、その表層部において前記ｎ型領域に隣接して形成され、前記ｎ側電極が接続されたｐ＋型コンタクト領域を含み、
前記ｐ側ビアが、前記ｎ型領域に対して前記ｐ＋型コンタクト領域とは反対側に形成されており、
前記ｎ側ビアが、前記ｐ＋型コンタクト領域に対して前記ｎ型領域とは反対側に形成されている、請求項３２に記載の表面実装型発光素子ユニット。
【請求項３４】
前記ｎ側ビア、前記ｎ型領域、前記ｐ＋型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されている、請求項３３に記載の表面実装型発光素子ユニット。
【請求項３５】
前記半導体発光素子を露出させ、かつ、前記支持素子を被覆するように前記樹脂ケース内に形成された白色樹脂と、
前記白色樹脂から露出する前記半導体発光素子を被覆するように前記樹脂ケース内に形成された波長変換樹脂とさらに含む、請求項２１〜３４のいずれか一項に記載の表面実装型発光素子ユニット。
【請求項３６】
前記白色樹脂の厚さは、前記支持素子を覆う部分が相対的に薄く、前記樹脂ケースに接触する部分が相対的に厚い、請求項３５に記載の表面実装型発光素子ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子ユニットおよび発光素子パッケージに関する。
【背景技術】
【０００２】
特許文献１に開示された発光装置は、白色のアルミナセラミックス基板からなる絶縁基板と、当該絶縁基板上に互いに隣接して搭載された発光素子およびツェナーダイオードと、発光素子およびツェナーダイオードを封止する樹脂封止部とを備えている。ツェナーダイオードは、発光素子に並列に接続されており、たとえば、発光素子に対して過大な逆方向電流が流れることを防止する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−８５１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の発光装置では、発光素子およびツェナーダイオードが互いに隣接して搭載されているので、これら２つの素子を搭載できるスペースを有する絶縁基板が必要である。そのため、発光装置全体としての構造が大型化するという不具合がある。
一方、発光素子およびツェナーダイオードをスタック構造にできれば、絶縁基板上のスペースが素子１つ分で済むので、装置全体としての小型化（シュリンク化）を図ることができるかもしれない。
【０００５】
しかしながら、発光素子とツェナーダイオードとの接続構造、発光素子への電力の供給方法等の課題が残る。
本発明の目的は、半導体発光素子および支持素子のスタック構造により小型化を図ることができ、さらに、半導体発光素子に対して電力を正常に供給できる発光素子ユニットおよび当該発光素子ユニットを備える発光素子パッケージを提供することである。
【課題を解決するための手段】
【０００６】
本発明の発光素子ユニットは、表面および裏面を有し、前記表面に第１ｎ側電極および第１ｐ側電極を有する半導体発光素子と、表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、前記半導体発光素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けた姿勢で前記支持素子に支持されており、前記支持素子は、前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、前記導電性基板を前記表面から前記裏面まで貫通し、前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する導電性のビアと、前記ビアと前記導電性基板との間に形成された絶縁膜とを有し、前記ビアに接続された前記第２ｎ側電極および前記第２ｐ側電極は、前記導電性基板の前記表面に沿って敷設され、前記導電性基板および前記ビアそれぞれに接続された配線と、前記配線上に形成され、前記第１ｎ側電極または前記第１ｐ側電極に接合されたバンプとを含み、前記半導体発光素子の前記表面と前記導電性基板の前記表面との間の領域に形成され、かつ、前記配線における前記ビアの接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む。
【０００７】
この構成によれば、半導体発光素子は、電極の形成面（表面）を下方に向けた、いわゆるフェイスダウン姿勢で支持素子に接合されている。これにより、半導体発光素子および支持素子をスタック構造にできるので、構造の小型化（シュリンク化）を図ることができる。
さらに、半導体発光素子の第１ｎ側電極および第１ｐ側電極それぞれに接合された第２ｎ側電極および第２ｐ側電極のうち少なくとも一方は、支持素子の導電性基板を厚さ方向に貫通するビアによって外部電極（ｎ側外部電極、ｐ側外部電極）に電気的に接続されている。そして、第２ｎ側電極および／または第２ｐ側電極と外部電極とを導通させるビアは、当該ビアと導電性基板との間に形成された絶縁膜によって、導電性基板に対して絶縁されている。そのため、外部電極からビアを介して半導体発光素子に電力を供給する際、ビアと導電性基板とが短絡することを防止することができる。その結果、半導体発光素子に対して電力を正常に供給することができる。
【０００８】
また、本発明の発光素子ユニットでは、前記ビアに接続された前記第２ｎ側電極および前記第２ｐ側電極は、前記導電性基板の前記表面に沿って敷設され、前記導電性基板および前記ビアそれぞれに接続された配線と、当該配線上に形成され、前記第１ｎ側電極または前記第１ｐ側電極に接合されたバンプとを含む。
この構成によれば、導電性基板とビアとが配線によって接続されているので、配線のパターンを適宜変更することにより、ビアの形成位置の自由度を広げることができる。これにより、導電性基板において、ダイオード等が形成される素子形成領域と、ビアが形成されるビア形成領域とを分離することができる。その結果、小型化された発光素子ユニットにおいても、素子形成領域を阻害せずに、導電性基板を貫通するビアを形成することができる。
【０００９】
また、本発明の発光素子ユニットは、前記半導体発光素子の前記表面と前記導電性基板の前記表面との間の領域に形成され、かつ、前記配線における前記ビアの接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む。
この構成によれば、抵抗素子が半導体発光素子に対して直列に接続されているので、当該抵抗素子の抵抗値を適切に設定することにより、半導体発光素子に流れる電流を、当該発光素子の定格電流に良好に制御することができる。
【００１０】
また、本発明の発光素子ユニットは、前記導電性基板の前記表面を被覆する絶縁層をさらに含み、前記配線は、前記絶縁層の表面に形成されており、前記抵抗素子は、前記半導体発光素子の前記表面と前記導電性基板の前記表面との間の領域において前記絶縁層内に形成されていることが好ましい。
また、本発明の発光素子ユニットは、前記絶縁層内に形成され、かつ、前記抵抗素子および前記配線を電気的に接続させる接続電極をさらに含むことが好ましい。
【００１１】
また、本発明の発光素子ユニットでは、前記配線は、前記絶縁層の前記表面から前記絶縁層を貫通して前記導電性基板に接続されていることが好ましい。
また、本発明の発光素子ユニットでは、前記第１ｎ側電極または前記第１ｐ側電極が、前記バンプと同一の金属材料からなることが好ましい。その金属材料は、Ａｕであってもよい。
【００１２】
また、本発明の発光素子ユニットでは、前記配線は、Ａｌからなっていてもよい。
本発明の発光素子ユニットでは、前記導電性基板が、前記第２ｎ側電極が接続されたｐ型領域と、前記第２ｐ側電極が接続されたｎ型領域とを有し、前記支持素子が、当該ｎ型領域と当該ｐ型領域とのｐｎ接合を有するツェナーダイオードを含む場合、前記ビアは、前記第２ｎ側電極および前記第２ｐ側電極それぞれに接続されたｎ側ビアおよびｐ側ビアを含むことが好ましい。
【００１３】
この構成により、半導体発光素子に対してツェナーダイオードを並列に接続することができる。そのため、半導体発光素子に対して過大な逆方向電流が流れることを防止することができる。
たとえば、前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、前記ｎ型領域が、当該ｐ型半導体基板の表層部にフローティングされた領域である場合、前記ｐ側ビアは、前記ｎ型領域から間隔を空けて前記ｐ型半導体基板を貫通していることが好ましい。
【００１４】
これらの構成によれば、ツェナーダイオードのｐｎ接合を形成するｎ型領域（フローティング領域）が、ｎ側ビアによって阻害されていない。そのため、ツェナーダイオードは、半導体発光素子を過電流から保護する働きを十分に発揮することができる。
また、前記ｐ型半導体基板が、その表層部において前記ｎ型領域に隣接して形成され、前記第２ｎ側電極が接続されたｐ＋型コンタクト領域を含む場合、前記ｐ側ビアは、前記ｎ型領域に対して前記ｐ＋型コンタクト領域とは反対側に形成されており、前記ｎ側ビアは、前記ｐ＋型コンタクト領域に対して前記ｎ型領域とは反対側に形成されていることが好ましい。具体的には、前記ｎ側ビア、前記ｎ型領域、前記ｐ＋型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されていてもよい。
【００１５】
また、本発明の発光素子ユニットでは、前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含み、前記ビアが、前記第２ｎ側電極および前記第２ｐ側電極それぞれに電気的に接続されていることが好ましい。
この構成によれば、１つの駆動素子に対して複数の半導体発光素子をスタック構造できるので、構造の小型化（シュリンク化）を図ることができる。
【００１６】
また、複数の前記半導体発光素子は、互いに発光波長が異なる発光素子であってもよい。具体的には、複数の前記半導体発光素子は、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含んでいてもよい。その場合、前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記第１ｎ側電極が、共通の前記第２ｎ側電極に接続されていることが好ましい。
【００１７】
そして、本発明の発光素子ユニットを、カソード端子およびアノード端子を有するベース基板で支持し、その周囲を樹脂ケースで取り囲むことにより、本発明の発光素子パッケージを構成することができる。
【図面の簡単な説明】
【００１８】
【図１】参考例に係るＬＥＤパッケージの模式的な斜視図である。
【図２】図１に示すＬＥＤパッケージの断面図であって、図１のＡ−Ａ切断面における断面を示す。
【図３】図２に示すＬＥＤチップの底面図およびダイオードチップの平面図である。
【図４Ａ】図２に示すＬＥＤ素子ユニットの製造工程の一部を示す断面図であって、図２と同じ位置での切断面を示す。
【図４Ｂ】図４Ａの次の工程を示す図である。
【図４Ｃ】図４Ｂの次の工程を示す図である。
【図４Ｄ】図４Ｃの次の工程を示す図である。
【図４Ｅ】図４Ｄの次の工程を示す図である。
【図４Ｆ】図４Ｅの次の工程を示す図である。
【図４Ｇ】図４Ｆの次の工程を示す図である。
【図４Ｈ】図４Ｇの次の工程を示す図である。
【図４Ｉ】図４Ｈの次の工程を示す図である。
【図５】図２のダイオードチップの変形例を示す図である。
【図６】図２のカソード端子およびアノード端子の変形例を示す図である。
【図７】図３のｎ側ビアおよびｐ側ビアの変形例を示す図である。
【図８】図２のＬＥＤチップおよびダイオードチップの変形例を示す図であって、図８（ａ）がダイオードチップの平面図、図８（ｂ）がＬＥＤチップの底面図をそれぞれ示す。
【図９】図８のダイオードチップの底面図である。
【図１０】図２のＬＥＤチップおよびダイオードチップの変形例を示す図であって、図８（ａ）がダイオードチップの平面図、図８（ｂ）がＬＥＤチップの底面図をそれぞれ示す。
【図１１】本発明の第１実施形態に係るＬＥＤ素子ユニットの模式的な断面図である。
【図１２】本発明の第２実施形態に係るＬＥＤ素子ユニットの模式図であって、図１２（ａ）が全体の平面図、図１２（ｂ）がＬＥＤドライバの平面図、図１２（ｃ）がＬＥＤチップの底面図をそれぞれ示す。
【図１３】図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＢ−Ｂ切断面における断面を示す。
【図１４】図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＣ−Ｃ切断面における断面を示す。
【図１５】ＬＥＤパッケージを搭載したＬＥＤランプの概略構成図である。
【発明を実施するための形態】
【００１９】
以下では、参考例に係る形態および本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜参考例＞
図１は、参考例に係るＬＥＤパッケージの模式的な斜視図である。
ＬＥＤパッケージ１は、たとえば、信号機、電光掲示板、液晶ディスプレイのバックライト、自動車および自転車のランプ等の各種照明、電子写真式プリンタの感光用光源などに用いられる。
【００２０】
ＬＥＤパッケージ１は、ベース基板２と、ベース基板２上に取り付けられた樹脂ケース３とを備えている。
ベース基板２は、端部に凸条４を有する絶縁性基板５の凸条４に対して、凹条６，７を有する金属製のカソード端子８およびアノード端子９を嵌合させることにより、全体として長方形板状に形成したものである。カソード端子８およびアノード端子９はそれぞれ、ベース基板２の長手方向の各端部を形成している。
【００２１】
樹脂ケース３は、ベース基板２の中央部を取り囲むように、ベース基板２の周縁に沿う四角環を形成する壁状に形成されている。壁状の樹脂ケース３の４つの内面１０（ベース基板２の中央部側の面）は、互いに対向する一対の面がそれぞれ、ベース基板２の表面から頂部へ向かって広がるテーパー面とされている。内面１０は、リフレクタ（反射板）として機能する。
【００２２】
そして、樹脂ケース３に取り囲まれたベース基板２の中央部に、発光素子ユニットとしてのＬＥＤ素子ユニット１１が搭載されている。ＬＥＤ素子ユニット１１で発生した光は、樹脂パッケージの開放面１２（ベース基板２とは反対側の面）から放射される。樹脂ケース３で取り囲まれた部分には、図２に示すように、ＬＥＤ素子ユニット１１を覆うように、透光性樹脂６６が注入されていてもよい。
【００２３】
具体的には、樹脂ケース３の下部にダイオードチップ１５を覆うように白色樹脂６６Ａが注入され、樹脂ケース３の上部にＬＥＤチップ１４を覆うように波長変換樹脂６６Ｂが注入されていることが好ましい。ＬＥＤチップ１４の下方に白色樹脂６６Ａを設けることにより、光の吸収を抑え、発光高率を高めることができる。なお、波長変換樹脂６６Ｂは、レンズ形状を有していてもよく、白色樹脂６６Ａは、たとえば、図２に一点鎖線で示すように、その周囲の部分が中央の部分に比べて厚くなるように湾曲して形成されていてもよい。すなわち、白色樹脂６６Ａは、ダイオードチップ１５を覆う部分が相対的に薄く、樹脂ケース３との接触部分が相対的に厚くてもよい。
【００２４】
図２は、図１に示すＬＥＤパッケージの断面図であって、図１のＡ−Ａ切断面における断面を示す。また、図３は、図２に示すＬＥＤチップの底面図およびダイオードチップの平面図である。
ベース基板２の中央部には、ＬＥＤ素子ユニット１１が設けられている。ＬＥＤ素子ユニット１１は、半導体発光素子としてのＬＥＤチップ１４と、当該ＬＥＤチップ１４を支持する支持素子としてのダイオードチップ１５とを備えている。ＬＥＤチップ１４は、透明基板としてのサファイア基板１６の一主面にIII族窒化物半導体層からなる発光ダイオード構造（ＬＥＤ層１７）を形成したものである。
【００２５】
ＬＥＤ層１７の表面１８には、第１ｎ側電極としてのＬＥＤカソード電極１９および第１ｐ側電極としてのＬＥＤアノード電極２０が形成されている。ＬＥＤカソード電極１９およびＬＥＤアノード電極２０は、Ａｕからなるバンプ状に形成されており、互いに隣接して設けられている。なお、以下の説明において、「ｎ側」および「ｐ側」とは、ＬＥＤチップ１４のカソード側（ｎ側）およびアノード側（ｐ側）を基準としている。ＬＥＤ層１７から発生した光は、サファイア基板１６を透過して樹脂パッケージの開放面１２から放射される（図１参照）。
【００２６】
ダイオードチップ１５は、表面２１および裏面２２を有する導電性基板としてのｐ型シリコン基板２３（たとえば、ｐ型不純物濃度が１×１０１９ｃｍ−３程度）を備えている。ｐ型シリコン基板２３におけるＬＥＤチップ１４との対向面（表面２１）側の表層部には、ｎ＋型領域２４（たとえば、ｎ型不純物濃度が１×１０２０ｃｍ−３程度）が形成されている。ｎ＋型領域２４は、ｐ型シリコン基板２３において、たとえば、平面視四角状の島としてフローティングされた領域である。
【００２７】
これにより、ｐ型シリコン基板２３には、ｎ＋型領域２４と、当該ｎ＋型領域２４を除くｐ型領域２５とが形成され、これらｎ＋型領域２４とｐ型領域２５とのｐｎ接合を有するツェナーダイオードの構造が形成されている。このような構造を有するツェナーダイオードは、ｎ＋型領域２４とｐ型領域２５との濃度関係によって定まるツェナー電圧を有している。当該ツェナーダイオードに所定の逆方向電圧が加わると、ｎ＋型領域２４とｐ型領域２５との界面でツェナー降伏が起こる。すなわちダイオードチップ１５は、ＬＥＤチップ１４の保護素子として機能する。したがって、ＬＥＤチップ１４およびダイオードチップ１５は、互いに協働して保護回路を有する発光素子回路を構成している。
【００２８】
また、ｐ型シリコン基板２３の表層部には、ｐ型領域２５よりも高いｐ型不純物濃度を有するｐ＋型コンタクト領域２６（たとえば、ｐ型不純物濃度が１×１０２０ｃｍ−３程度）が形成されている。ｐ＋型コンタクト領域２６は、ｎ＋型領域２４と同様に、たとえば、平面視四角状の島としてフローティングされた領域であり、ｎ＋型領域２４に隣接して形成されている。
【００２９】
ｐ型シリコン基板２３の表面２１には、ＳｉＯ２からなる表面保護膜２７が形成されている。表面保護膜２７上には、第２ｎ側電極としてのダイオードアノード電極２８および第２ｐ側電極としてのダイオードカソード電極２９が形成されている。
ダイオードアノード電極２８は、Ａｌからなるｎ側配線３０と、Ａｕからなるｎ側バンプ３１とを備えている。
【００３０】
ｎ側配線３０は、ｐ＋型コンタクト領域２６の直上に位置し、表面保護膜２７を貫通してｐ＋型コンタクト領域２６に接続されたｎ側コンタクト部３２と、平面視において当該ｎ側コンタクト部３２からｎ＋型領域２４とは反対側に引き出されたｎ側引出し部３３とを一体的に有している。Ａｌからなるｎ側引出し部３３は、ｐ＋型コンタクト領域２６とｎ側ビア４１（後述）とを接続する中継配線として機能するとともに、ダイオードチップ１５の表面上において光の反射板として機能する。したがって、ｎ側引出し部３３の面積を大きくするほど光の反射面積が大きくなるので、光の反射率を向上させることができる。なお、ダイオードチップ１５の側面に、たとえば、絶縁膜を設けた上で、さらに反射膜を形成し、反射率をさらに向上させるようにしてもよい。
【００３１】
ｎ側バンプ３１は、ｎ側配線３０のｎ側コンタクト部３２上に接合されており、ｐ＋型コンタクト領域２６の直上に配置されている。
ダイオードカソード電極２９は、Ａｌからなるｐ側配線３４と、Ａｕからなるｐ側バンプ３５とを備えている。
ｐ側配線３４は、ｎ＋型領域２４の直上に位置し、表面保護膜２７を貫通してｎ＋型領域２４に接続されたｐ側コンタクト部３６と、平面視において当該ｐ側コンタクト部３６からｐ＋型コンタクト領域２６とは反対側に引き出されたｐ側引出し部３７とを一体的に有している。Ａｌからなるｐ側引出し部３７は、ｎ＋型領域２４とｐ側ビア４２（後述）とを接続する中継配線として機能するとともに、ダイオードチップ１５の表面上において光の反射板として機能する。したがって、ｐ側引出し部３７の面積を大きくするほど光の反射面積が大きくなるので、光の反射率を向上させることができる。
【００３２】
ｐ側バンプ３５は、ｐ側配線３４のｐ側コンタクト部３６上に接合されており、ｎ＋型領域２４の直上に配置されている。
ｐ型シリコン基板２３には、その裏面２２から表面保護膜２７を貫通し、ｎ側配線３０およびｐ側配線３４それぞれに達するｎ側ビアホール３８およびｐ側ビアホール３９が形成されている。ｎ側ビアホール３８およびｐ側ビアホール３９は、たとえば、平面視四角状に形成されている。
【００３３】
また、ｎ側ビアホール３８は、ｐ＋型コンタクト領域２６に接触しないように、ｐ＋型コンタクト領域２６から間隔を空けて当該ｐ＋型コンタクト領域２６の側方を通過し、平面視においてｎ側引出し部３３に重なる位置に配置されている。また、ｐ側ビアホール３９は、ｎ＋型領域２４に接触しないように、ｎ＋型領域２４から間隔を空けて当該ｎ＋型領域２４の側方を通過し、平面視においてｐ側引出し部３７に重なる位置に配置されている。具体的には、ｎ側ビアホール３８およびｐ側ビアホール３９は、ｎ＋型領域２４およびｐ＋型コンタクト領域２６とともに同一直線（図３の一点鎖線Ｌ）上に、平面視で重ならないように配置されている。
【００３４】
これにより、ｎ側ビアホール３８とｐ＋型コンタクト領域２６との間、およびｐ側ビアホール３９とｎ＋型領域２４との間には、それぞれ一定の間隔が設けられている。
ｎ側ビアホール３８およびｐ側ビアホール３９の内面ならびにｐ型シリコン基板２３の裏面２２には、ＳｉＯ２からなる絶縁膜４０が一体的に形成されている。
そして、ｎ側ビアホール３８およびｐ側ビアホール３９における絶縁膜４０の内側を埋め尽くすように、Ｃｕからなるｎ側ビア４１およびｐ側ビア４２が形成されている。ｎ側ビア４１はｎ側引出し部３３に接続され、ｐ側ビア４２はｐ側引出し部３７に接続されることとなる。また、ｎ側ビア４１およびｐ側ビア４２は、ｐ型シリコン基板２３の表面２１から裏面２２へ向かう方向に径が徐々に小さくなるテーパービアであってもよい。
【００３５】
また、絶縁膜４０におけるｐ型シリコン基板２３の裏面２２上の部分には、ｎ側ビア４１からｐ型シリコン基板２３の裏面２２に沿って引き出されたｎ側アイランド４３が、ｎ側ビア４１と一体的に形成されている。このｎ側アイランド４３には、ｎ側外部電極としての半田からなるｎ側外部バンプ４４が接合されている。
また、絶縁膜４０におけるｐ型シリコン基板２３の裏面２２上の部分には、ｐ側ビア４２からｐ型シリコン基板２３の裏面２２に沿って引き出されたｐ側アイランド４５が、ｐ側ビア４２と一体的に形成されている。このｐ側アイランド４５には、ｐ側外部電極としての半田からなるｐ側外部バンプ４６が接合されている。
【００３６】
そして、ＬＥＤチップ１４は、バンプ状のＬＥＤカソード電極１９とｎ側バンプ３１（ダイオードアノード電極２８）、およびバンプ状のＬＥＤアノード電極２０とｐ側バンプ３５（ダイオードカソード電極２９）がそれぞれ接合されることにより、ＬＥＤ層１７の表面１８を下方に向けたフェイスダウン姿勢でダイオードチップ１５に下方から支持されている。これにより、ＬＥＤチップ１４およびダイオードチップ１５のスタック構造からなるＬＥＤ素子ユニット１１が構成されている。このＬＥＤ素子ユニット１１では、ｎ側外部バンプ４４およびｐ側外部バンプ４６に対して、ＬＥＤ層１７のＬＥＤカソード電極１９およびＬＥＤアノード電極２０と、ツェナーダイオードのｎ＋型領域２４およびｐ型領域２５とが並列に接続されることとなる。
【００３７】
そして、ＬＥＤ素子ユニット１１は、ダイオードチップ１５のｎ側外部バンプ４４がカソード端子８における樹脂ケース３に対してベース基板２の中央部側にはみ出した部分に接続され、ｐ側外部バンプ４６がアノード端子９における樹脂ケース３に対してベース基板２の中央部側にはみ出した部分に接続されることにより、ベース基板２の中央部に配置されている。
【００３８】
ＬＥＤ素子ユニット１１のサファイア基板１６の天面５５と樹脂ケース３の開放面１２（頂部）との間には、ＬＥＤ素子ユニット１１がパッケージ化された状態において、適当なクリアランスＣが設けられている。
図４Ａ〜図４Ｉは、図２に示すＬＥＤ素子ユニットの製造工程の一部を工程順に示す断面図であって、図２と同じ位置での切断面を示す。
【００３９】
ＬＥＤ素子ユニット１１の製造は、ｐ型シリコン基板２３が個片に切り分けられる前のウエハ５６の状態で進められる。まず、図４Ａに示すように、公知のイオンインプランテーション技術により、ｐ型シリコン基板２３の表層部にｎ＋型領域２４およびｐ＋型コンタクト領域２６が形成される。次に、熱酸化により、ｐ型シリコン基板２３の表面２１に、ＳｉＯ２からなる表面保護膜２７が形成される。
【００４０】
次に、公知のパターニング技術により表面保護膜２７がパターニングされ、ｎ＋型領域２４およびｐ＋型コンタクト領域２６を露出させる開口が表面保護膜２７に形成される。次に、スパッタ法により、表面保護膜２７上の全域にＡｌ層が堆積される。次に、公知のパターニング技術により、当該堆積したＡｌ層をパターニングすることにより、所定パターンのｎ側配線３０およびｐ側配線３４が形成される。
【００４１】
次に、図４Ｂに示すように、ｎ側配線３０およびｐ側配線３４に、Ａｕからなるｎ側バンプ３１およびｐ側バンプ３５が形成される。次に、ｐ型シリコン基板２３が裏面２２側から研削され、薄くされる。たとえば、７００μｍ厚のｐ型シリコン基板２３が、１３０μｍ厚程度にまで薄くされる。次に、ｐ型シリコン基板２３の裏面２２からｐ型シリコン基板２３および表面保護膜２７をエッチングすることにより、ｎ側配線３０およびｐ側配線３４それぞれに達するｎ側ビアホール３８およびｐ側ビアホール３９が形成される。
【００４２】
次に、図４Ｃに示すように、ＣＶＤ（Chemical Vapor Deposition）法により、ｎ側ビアホール３８およびｐ側ビアホール３９の内面、ならびにｐ型シリコン基板２３の裏面２２に、ＳｉＯ２からなる絶縁膜４０が形成される。
次に、図４Ｄに示すように、エッチングにより、当該絶縁膜４０におけるｎ側配線３０およびｐ側配線３４上の部分が選択的に除去される。
【００４３】
次に、絶縁膜４０上にＴｉからなるバリア膜（図示せず）が形成され、当該バリア膜上に、スパッタ法により、Ｃｕからなるシード膜（図示せず）が形成される。次に、図４Ｅに示すように、当該Ｃｕシード膜およびＴｉバリア膜上に、ｎ側アイランド４３およびｐ側アイランド４５を形成すべき部分に開口を有するレジスト１３が形成される。その後、レジスト１３の開口から露出するＣｕシード膜から、ｎ側ビアホール３８およびｐ側ビアホール３９内およびｐ型シリコン基板２３の裏面２２にＣｕをめっき成長させる。これにより、図４Ｅに示すように、ｎ側ビア４１、ｐ側ビア４２、ｎ側アイランド４３およびｐ側アイランド４５が同時に形成される。
【００４４】
次に、図４Ｆに示すように、レジスト１３が剥離され、レジスト１３が形成されていた部分に露出する余分なＣｕシード膜が除去される。続いて、ｎ側アイランド４３およびｐ側アイランド４５に、半田からなるｎ側外部バンプ４４およびｐ側外部バンプ４６が形成される。
次に、図４Ｇに示すように、ウエハ５８の状態のサファイア基板１６上にＬＥＤ層１７が形成されたＬＥＤウエハ５９に対して、サファイア基板１６からダイシングブレード５７が進出されることにより、各ＬＥＤチップ１４の周縁に沿って設定されたダイシングライン上でＬＥＤチップ１４が切断される。これにより、ウエハ５８が各ＬＥＤチップ１４に個片化される。
【００４５】
次に、図４Ｈに示すように、個片化された各ＬＥＤチップ１４のＬＥＤカソード電極１９およびＬＥＤアノード電極２０が、ｎ側バンプ３１およびｐ側バンプ３５に対して１対１で接合される。
次に、ｐ型シリコン基板２３の裏面２２側からダイシングブレード６０が進出されることにより、図４Ｉに示すように、各ダイオードチップ１５の周縁に沿って設定されたダイシングライン上でｐ型シリコン基板２３が切断される。これにより、ＬＥＤチップ１４およびダイオードチップ１５のスタック構造を有するＬＥＤ素子ユニット１１が得られる。
【００４６】
以上のように、このＬＥＤパッケージ１によれば、ＬＥＤチップ１４は、ＬＥＤ層１７の電極の形成面（表面１８）を下方に向けた、いわゆるフェイスダウン姿勢でダイオードチップ１５に接合されている。これにより、ＬＥＤチップ１４およびダイオードチップ１５をスタック構造にできるので、ＬＥＤ素子ユニット１１の小型化（シュリンク化）を図ることができる。
【００４７】
さらに、ＬＥＤチップ１４のＬＥＤカソード電極１９およびＬＥＤアノード電極２０それぞれに接合されたダイオードアノード電極２８およびダイオードカソード電極２９が、ｐ型シリコン基板２３を厚さ方向に貫通するｎ側ビア４１およびｐ側ビア４２によって、ｎ側外部バンプ４４およびｐ側外部バンプ４６にそれぞれ接続されている。
そして、ｎ側ビア４１およびｐ側ビア４２は、その側面が絶縁膜４０で覆われることによって、ｐ型シリコン基板２３に対して絶縁されている。そのため、ｎ側外部バンプ４４およびｐ側外部バンプ４６からビア（ｎ側ビア４１およびｐ側ビア４２）を介してＬＥＤチップ１４に電力を供給する際、ビア（ｎ側ビア４１およびｐ側ビア４２）とｐ型シリコン基板２３とが短絡することを防止することができる。その結果、ＬＥＤチップ１４に対して電力を正常に供給することができる。
【００４８】
また、ｎ側配線３０およびｐ側配線３４が、それぞれ引出し部（ｎ側引出し部３３およびｐ側引出し部３７）を有しており、当該引出し部３３，３７にｎ側ビア４１およびｐ側ビア４２が接続されている。これにより、引出し部３３，３７のパターンを適宜変更することにより、ｎ側ビア４１およびｐ側ビア４２の形成位置の自由度を広げることができる。
【００４９】
すなわち、この参考例のように、ｎ側ビア４１およびｐ側ビア４２を、ｎ＋型領域２４およびｐ＋型コンタクト領域２６に接触しないように設けることができる。そのため、小型化されたＬＥＤ素子ユニット１１においても、ｎ＋型領域２４およびｐ＋型コンタクト領域２６が阻害されない。その結果、ｐ型シリコン基板２３に形成されたツェナーダイオードは、ＬＥＤチップ１４を過電流から保護する働きを十分に発揮することができる。
【００５０】
また、ＬＥＤチップ１４で発生した熱を、Ａｕ（熱伝導率が約３２０Ｗ／（ｍ・Ｋ））からなるｎ側バンプ３１およびｐ側バンプ３５、Ａｌ（熱伝導率が約２３６Ｗ／（ｍ・Ｋ））からなるｎ側配線３０およびｐ側配線３４、Ｃｕ（熱伝導率が約３９８Ｗ／（ｍ・Ｋ））からなり、ボンディングワイヤに比べて太いｎ側ビア４１およびｐ側ビア４２、ならびに半田（熱伝導率が約７０〜８０Ｗ／（ｍ・Ｋ））からなるｎ側外部バンプ４４およびｐ側外部バンプ４６を介して、ベース基板２に放散させることができるため、放熱性を向上させることができる。
【００５１】
また、図２において、ダイオードアノード電極２８およびダイオードカソード電極２９が、ベース基板２のカソード端子８およびアノード端子９それぞれに対してボンディングワイヤを利用して接続される構成であると、ダイオードチップ１５と当該ボンディングワイヤの熱膨張係数の違いによってボンディングワイヤが断線するおそれがある。これに対し、この参考例の構成では、図２に示すように、ダイオードアノード電極２８およびダイオードカソード電極２９が、ベース基板２のカソード端子８およびアノード端子９それぞれに対してｎ側外部バンプ４４およびｐ側外部バンプ４６を利用して接続されている。これにより、上記ボンディングワイヤの断線等による接続不良の発生を低減することができる。
【００５２】
また、ダイオードチップ１５は、図５に示すような薄型チップであってもよい。この場合、ダイオードチップ１５の厚さを、たとえば、５０μｍ〜１００μｍとして、厚さ方向のｎ側ビア４１およびｐ側ビア４２の長さを短くすることができるので、ダイオードチップ１５の表面から裏面へ向かう方向への熱伝導性を向上させることができる。
また、ＬＥＤパッケージ１において、カソード端子８およびアノード端子９は、図６に示すように、それ自体が長方形板状に形成されたリード端子であってもよい。この場合、ｎ側外部バンプ４４およびｐ側外部バンプ４６が直接リード端子に接続されることとなるので、ＬＥＤパッケージ１の熱伝導性を向上させることができる。
【００５３】
また、ダイオードチップ１５において、ｎ側ビア４１およびｐ側ビア４２は、できるだけ大きな径で形成されていることが好ましく、また、図７に示すように、ダイオードチップ１５に複数本形成されていてもよい。これにより、ダイオードチップ１５の表面から裏面へ向かう方向への熱伝導性を向上させることができる。
また、ＬＥＤ素子ユニット１１では、ダイオードチップ１５は、複数のＬＥＤチップ１４に接続されるように設けられていてもよい。この場合、ｎ側配線３０およびｐ側配線３４は、図８に示すように、各ＬＥＤチップ１４に対して１つずつ設けられていてもよい。
【００５４】
この場合、ｎ側アイランド４３およびｐ側アイランド４５は、図９に示すように、各ｎ側配線３０および各ｐ側配線３４に接続されたｎ側ビア４１およびｐ側ビア４２を一括して接続するように設けられていてもよいし、各ｎ側ビア４１および各ｐ側ビア４２に対して１つずつ設けられていてもよい。
また、ｎ側配線３０およびｐ側配線３４は、図１０に示すように、全てのＬＥＤチップ１４の共通の配線として設けられていてもよい。この場合、ｎ側バンプ３１およびｐ側バンプ３５は、各ＬＥＤチップ１４に対して１つずつ設けられていてもよい。また、より多くのＬＥＤチップ１４を用いる場合には、多層配線を用いるようにしてもよい。
＜第１実施形態＞
図１１は、本発明の第１実施形態に係るＬＥＤ素子ユニットの模式的な断面図である。なお、図１１において、前述の図２に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
【００５５】
第１実施形態のＬＥＤ素子ユニット６１では、表面保護膜２７の上に、ＳｉＯ２からなる第１層間絶縁膜６２および第２層間絶縁膜６３が順に積層されている。
ｎ側配線３０およびｐ側配線３４は、第２層間絶縁膜６３の表面から第２層間絶縁膜６３、第１層間絶縁膜６２および表面保護膜２７を貫通して、ｎ＋型領域２４およびｐ＋型コンタクト領域２６にそれぞれ接続されている。
【００５６】
ｎ側配線３０のｎ側引出し部３３は、その引出し方向を横切る方向に沿って分断されている。第１層間絶縁膜６２上には、当該分断されたｎ側引出し部３３の間に跨るように、ポリシリコンからなる抵抗素子６４が形成されている。抵抗素子６４は、ＬＥＤチップ１４の表面（ＬＥＤ層１７の表面１８）とｐ型シリコン基板２３の表面２１との間の領域に形成されている。
【００５７】
抵抗素子６４は、分断された各ｎ側引出し部３３に対して、プラグ６５により接続されている。プラグ６５は、抵抗素子６４および各ｎ側引出し部３３を電気的に接続させる接続電極である。これにより、抵抗素子６４は、ｎ側配線３０におけるｎ側ビア４１の接続位置とｎ側バンプ３１の接続位置（ｎ側コンタクト部３２の位置）との間に直列に接続されることになる。
【００５８】
第１実施形態のＬＥＤ素子ユニット６１によっても、参考例のＬＥＤ素子ユニット１１と同様の作用効果を発現することができる。
さらに、ＬＥＤ素子ユニット６１では、抵抗素子６４がｎ側配線３０に直列に接続されているので、当該抵抗素子６４の抵抗値を適切に設定することにより、ＬＥＤチップ１４に流れる電流を、当該ＬＥＤチップ１４の定格電流に良好に制御することができる。
【００５９】
なお、この第１実施形態では、第１層間絶縁膜６２を省略し、抵抗素子６４を表面保護膜２７上に形成してもよい。
＜第２実施形態＞
図１２は、本発明の第２実施形態に係るＬＥＤ素子ユニットの模式図であって、図１２（ａ）が全体の平面図、図１２（ｂ）がＬＥＤドライバの平面図、図１２（ｃ）がＬＥＤチップの底面図をそれぞれ示す。図１３は、図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＢ−Ｂ切断面における断面を示す。図１４は、図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＣ−Ｃ切断面における断面を示す。なお、図１２（ａ）〜（ｃ）、図１３および図１４において、前述の図２および図３に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
【００６０】
第２実施形態のＬＥＤ素子ユニット８１は、複数のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂと、これら複数のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂを一括して支持する駆動素子としてのＬＥＤドライバ８３とを備えている。
複数のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂは、互いに発光波長が異なる、赤色ＬＥＤチップ８２Ｒ（発光波長が６１５ｎｍ〜６６５ｎｍ）、緑色ＬＥＤチップ８２Ｇ（発光波長が５１５ｎｍ〜５４０ｎｍ）および青色ＬＥＤチップ８２Ｂ（発光波長が４４５ｎｍ〜４８０ｎｍ）である。なお、緑色ＬＥＤチップ８２Ｇは、サファイア基板１６に代えて、ＳｉＣ基板４７を有しており、このＳｉＣ基板４７の一主面にＬＥＤ層１７を形成したものである。また、赤色ＬＥＤチップ８２Ｒは、サファイア基板１６に代えて、ＧａＡｓ基板４８を有しており、このＧａＡｓ基板４８の一主面にＬＥＤ層１７を形成したものである。
【００６１】
ＬＥＤドライバ８３は、個々のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂを駆動させる駆動ＩＣ８４（駆動回路）が形成されたシリコン基板８５を有している。シリコン基板８５の表面８６には、ＳｉＯ２からなる表面保護膜９０が形成されている。
表面保護膜９０上には、第２ｎ側電極としてのカソード電極８８および第２ｐ側電極としてのアノード電極８９Ｒ，８９Ｇ，８９Ｂが互いに隣接して形成されている。カソード電極８８は、３つのＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して共通の電極となっている。一方、アノード電極８９Ｒ，８９Ｇ，８９Ｂは、各ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して一つずつ合計３対設けられている。
【００６２】
アノード電極８９Ｒ，８９Ｇ，８９Ｂは、それぞれ各ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して一つずつ設けられた、アノード配線９４Ｒ，９４Ｇ，９４Ｂとアノードバンプ９５Ｒ，９５Ｇ，９５Ｂとを備えている。
各アノード配線９４Ｒ，９４Ｇ，９４Ｂは、アノードバンプ９５Ｒ，９５Ｇ，９５Ｂがコンタクトされるアノードコンタクト部９６Ｒ，９６Ｇ，９６Ｂと、平面視において当該アノードコンタクト部９６Ｒ，９６Ｇ，９６Ｂからカソード電極８８とは反対側に引き出されたアノード引出し部９７Ｒ，９７Ｇ，９７Ｂとを一体的に有している。
【００６３】
シリコン基板８５には、その裏面８７から表面保護膜９０を貫通し、カソード電極８８およびアノード配線９４Ｒ，９４Ｇ，９４Ｂそれぞれに達するカソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂが形成されている。カソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂは、たとえば、平面視四角状に形成されている。また、カソードビアホール９８は、共通のカソード電極８８に対して一つ設けられている。一方、アノードビアホール９９Ｒ，９９Ｇ，９９Ｂは、各ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して一つずつ合計３つ設けられている。
【００６４】
また、アノードビアホール９９Ｒ，９９Ｇ，９９Ｂは、平面視においてアノード引出し部９７Ｒ，９７Ｇ，９７Ｂに重なる位置に配置されている。
カソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂの内面ならびにシリコン基板８５の裏面８７には、ＳｉＯ２からなる絶縁膜１００が一体的に形成されている。
【００６５】
そして、カソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂにおける絶縁膜１００の内側を埋め尽くすように、Ｃｕからなるカソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂが形成されている。カソードビア１０１はカソード電極８８に接続され、アノードビア１０２Ｒ，１０２Ｇ，１０２Ｂはアノード引出し部９７Ｒ，９７Ｇ，９７Ｂに接続されることとなる。
【００６６】
また、絶縁膜１００におけるシリコン基板８５の裏面８７上の部分には、カソードビア１０１からシリコン基板８５の裏面８７に沿って引き出されたカソードアイランド１０３が、カソードビア１０１と一体的に形成されている。このカソードアイランド１０３には、カソード外部電極としての半田からなるカソード外部バンプ１０４が接合されている。
また、絶縁膜１００におけるシリコン基板８５の裏面８７上の部分には、アノードビア１０２Ｒ，１０２Ｇ，１０２Ｂからシリコン基板８５の裏面８７に沿って引き出されたアノードアイランド１０５Ｒ，１０５Ｇ，１０５Ｂが、アノードビア１０２Ｒ，１０２Ｇ，１０２Ｂと一体的に形成されている。このアノードアイランド１０５Ｒ，１０５Ｇ，１０５Ｂには、アノード外部電極としての半田からなるアノード外部バンプ１０６Ｒ，１０６Ｇ，１０６Ｂが接合されている。
【００６７】
そして、赤色ＬＥＤチップ８２Ｒ、緑色ＬＥＤチップ８２Ｇおよび青色ＬＥＤチップ８２Ｂは、バンプ状のＬＥＤカソード電極１９とカソード電極８８、およびバンプ状のＬＥＤアノード電極２０とアノードバンプ９５Ｒ，９５Ｇ，９５Ｂがそれぞれ接合されることにより、ＬＥＤ層１７の表面１８を下方に向けたフェイスダウン姿勢でＬＥＤドライバ８３に下方から支持されている（図１２（ａ）および図１３）。
【００６８】
以上のように、このＬＥＤ素子ユニット８１によれば、複数のＬＥＤチップ（赤色ＬＥＤチップ８２Ｒ、緑色ＬＥＤチップ８２Ｇおよび青色ＬＥＤチップ８２Ｂ）は、ＬＥＤ層１７の電極の形成面（表面１８）を下方に向けた、いわゆるフェイスダウン姿勢でＬＥＤドライバ８３に接合されている。これにより、ＬＥＤチップ８２Ｒ，８２Ｇ，８２ＢおよびＬＥＤドライバ８３をスタック構造にできるので、ＬＥＤ素子ユニット８１の小型化（シュリンク化）を図ることができる。
【００６９】
さらに、各ＬＥＤチップ８２Ｒ，８２Ｇ，８２ＢのＬＥＤカソード電極１９およびＬＥＤアノード電極２０それぞれに接合されたカソード電極８８およびアノード電極８９Ｒ，８９Ｇ，８９Ｂが、シリコン基板８５を厚さ方向に貫通するカソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂによって、カソード外部バンプ１０４およびアノード外部バンプ１０６Ｒ，１０６Ｇ，１０６Ｂにそれぞれ接続されている。
【００７０】
そして、カソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂは、その側面が絶縁膜１００で覆われることによって、シリコン基板８５に対して絶縁されている。そのため、カソード外部バンプ１０４およびアノード外部バンプ１０６Ｒ，１０６Ｇ，１０６Ｂからビア（カソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂ）を介してＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに電力を供給する際、ビア（カソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂ）とシリコン基板８５とが短絡することを防止することができる。その結果、ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して電力を正常に供給することができる。
【００７１】
以上、参考例に係る形態および本発明の実施形態について説明したが、参考例に係る形態および本発明はさらに他の形態で実施することもできる。
たとえば、ＬＥＤチップとともにスタック構造される素子としては、前述の参考例に係る形態、ならびに、第２実施形態および３実施形態に例示した素子（ダイオードチップ１５、ＬＥＤドライバ８３）に限らず、可変抵抗素子などであってもよい。
【００７２】
また、各ビアの側面を被覆する絶縁膜４０，１００は、ＳｉＯ２に限らず、ＳｉＮなどであってもよい。
また、前述の参考例に係る形態、ならびに、第２実施形態および３実施形態では、カソード側（ｎ側）およびアノード側（ｐ側）の両方にｐ型シリコン基板２３を貫通するビア（ｎ側ビア４１およびｐ側ビア４２）を形成したが、一方を省略することもできる。
【００７３】
また、参考例に係る形態、ならびに、第２実施形態および３実施形態においては、各半導体領域の導電型を反転した構成が採用されてもよい。すなわち、ダイオードチップ１５において、ｎ型（第１導電型）の領域がｐ型（第２導電型）の領域であり、かつ、ｐ型の領域がｎ型の領域である構成が採用されてもよい。
また、ダイオードアノード電極２８とｎ側外部バンプ４４とを接続する配線、ダイオードカソード電極２９とｐ側外部バンプ４６とを接続する配線、カソード電極８８とカソード外部バンプ１０４とを接続する配線等は、それぞれシリコン基板２３，８５を貫通するビアでなくてもよい。たとえば、参考例のＬＥＤ素子ユニット１１のダイオードチップ１５において、シリコン基板２３の側面に沿って形成された配線等であってもよい。
【００７４】
また、参考例では、ＬＥＤ素子ユニット１１がベース基板２上に搭載された例を示したが、ＬＥＤ素子ユニット１１は、ｎ側外部バンプ４４およびｐ側外部バンプ４６をそれぞれリードフレームのリードに接続することにより、ベース基板２等を介さずにリードフレームに直接搭載されていてもよい。
また、参考例に係る形態、ならびに、第２実施形態および３実施形態で図示されたＬＥＤチップ１４，８２Ｒ，８２Ｇ，８２Ｂは模式的なものであり、これらのＬＥＤチップ１４，８２Ｒ，８２Ｇ，８２Ｂとしては、一般的な構造のＬＥＤ素子を用いることができる。
【００７５】
また、参考例に係る形態、ならびに、第２実施形態および３実施形態のＬＥＤパッケージ１またはＬＥＤ素子ユニット１１，６１，７１，８１単体の応用製品の一例としては、たとえば、ＬＥＤランプ、バックライト、７セグメント表示器、ドットマトリクス表示器等が挙げられる。ＬＥＤランプの構成の一例としては、図１５に示すように、基板６７上に、ＬＥＤパッケージ１が複数設置された構成（Ｒは抵抗であり、Ｃはキャパシタ）が挙げられる。図１５の構成では、ＬＥＤパッケージ１に代えてＬＥＤ素子ユニット１１，６１，７１，８１単体を設置してもよい。
【００７６】
参考例に係る形態および本発明の実施形態は、本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
また、参考例に係る形態および本発明の各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
【００７７】
この明細書および図面から抽出される特徴の一例を以下に示す。
項１：表面および裏面を有し、当該裏面から光が取り出され、当該表面に第１ｎ側電極および第１ｐ側電極を有する半導体発光素子と、表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、前記半導体発光素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されており、前記支持素子は、前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、前記導電性基板を前記表面から前記裏面まで貫通し、前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する導電性のビアと、前記ビアと前記導電性基板との間に前記ビアの側面を覆うように形成された絶縁膜とを有する、発光素子ユニット。
【００７８】
この構成によれば、半導体発光素子は、電極の形成面（表面）を下方に向けた、いわゆるフェイスダウン姿勢で支持素子に接合されている。これにより、半導体発光素子および支持素子をスタック構造にできるので、構造の小型化（シュリンク化）を図ることができる。
さらに、半導体発光素子の第１ｎ側電極および第１ｐ側電極それぞれに接合された第２ｎ側電極および第２ｐ側電極のうち少なくとも一方は、支持素子の導電性基板を厚さ方向に貫通するビアによって外部電極（ｎ側外部電極、ｐ側外部電極）に電気的に接続されている。そして、第２ｎ側電極および／または第２ｐ側電極と外部電極とを導通させるビアは、その側面が絶縁膜で覆われることによって、導電性基板に対して絶縁されている。そのため、外部電極からビアを介して半導体発光素子に電力を供給する際、ビアと導電性基板とが短絡することを防止することができる。その結果、半導体発光素子に対して電力を正常に供給することができる。
【００７９】
項２：前記ビアに接続された前記第２ｎ側電極および前記第２ｐ側電極は、前記導電性基板の前記表面に沿って敷設され、前記導電性基板および前記ビアそれぞれに接続された配線と、当該配線上に形成され、前記第１ｎ側電極または前記第１ｐ側電極に接合されたバンプとを含む、項１に記載の発光素子ユニット。
この構成によれば、導電性基板とビアとが配線によって接続されているので、配線のパターンを適宜変更することにより、ビアの形成位置の自由度を広げることができる。これにより、導電性基板において、ダイオード等が形成される素子形成領域と、ビアが形成されるビア形成領域とを分離することができる。その結果、小型化された発光素子ユニットにおいても、素子形成領域を阻害せずに、導電性基板を貫通するビアを形成することができる。
【００８０】
項３：前記配線における前記ビアの接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む、項２に記載の発光素子ユニット。
この構成によれば、抵抗素子が半導体発光素子に対して直列に接続されているので、当該抵抗素子の抵抗値を適切に設定することにより、半導体発光素子に流れる電流を、当該発光素子の定格電流に良好に制御することができる。
【００８１】
項４：前記バンプに接続された前記第１ｎ側電極および前記第１ｐ側電極が、前記バンプと同一の金属材料からなるバンプ状に形成されている、項２または３に記載の発光素子ユニット。
項５：前記バンプが、Ａｕからなる、項２〜４のいずれか一項に記載の発光素子ユニット。
【００８２】
項６：前記配線が、Ａｌからなる、項２〜５のいずれか一項に記載の発光素子ユニット。
項７：前記導電性基板が、前記第２ｎ側電極が接続されたｐ型領域と、前記第２ｐ側電極が接続されたｎ型領域とを有し、前記支持素子が、当該ｎ型領域と当該ｐ型領域とのｐｎ接合を有するツェナーダイオードを含み、前記ビアは、前記第２ｎ側電極および前記第２ｐ側電極それぞれに接続されたｎ側ビアおよびｐ側ビアを含む、項１〜６のいずれか一項に記載の発光素子ユニット。
【００８３】
この構成により、半導体発光素子に対してツェナーダイオードを並列に接続することができる。そのため、半導体発光素子に対して過大な逆方向電流が流れることを防止することができる。
項８：前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、前記ｎ型領域が、当該ｐ型半導体基板の表層部にフローティングされた領域である、項７に記載の発光素子ユニット。
【００８４】
項９：前記ｐ側ビアが、フローティングされた前記ｎ型領域に接触しないように前記ｐ型半導体基板を貫通している、項８に記載の発光素子ユニット。
これらの構成によれば、ツェナーダイオードのｐｎ接合を形成するｎ型領域（フローティング領域）が、ｎ側ビアによって阻害されていない。そのため、ツェナーダイオードは、半導体発光素子を過電流から保護する働きを十分に発揮することができる。
【００８５】
項１０：前記ｐ型半導体基板は、その表層部において前記ｎ型領域に隣接して形成され、前記第２ｎ側電極が接続されたｐ＋型コンタクト領域を含み、前記ｐ側ビアが、前記ｎ型領域に対して前記ｐ＋型コンタクト領域とは反対側に形成されており、前記ｎ側ビアが、前記ｐ＋型コンタクト領域に対して前記ｎ型領域とは反対側に形成されている、項９に記載の発光素子ユニット。
【００８６】
項１１：前記ｎ側ビア、前記ｎ型領域、前記ｐ＋型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されている、項９または１０に記載の発光素子ユニット。
項１２：前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含み、前記ビアが、前記第２ｎ側電極および前記第２ｐ側電極それぞれに電気的に接続されている、項１〜６のいずれか一項に記載の発光素子ユニット。
【００８７】
この構成によれば、１つの駆動素子に対して複数の半導体発光素子をスタック構造できるので、構造の小型化（シュリンク化）を図ることができる。
項１３：複数の前記半導体発光素子が、互いに発光波長が異なる発光素子である、項１２に記載の発光素子ユニット。
項１４：複数の前記半導体発光素子が、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含む、項１２または１３に記載の発光素子ユニット。
【００８８】
項１５：前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記第１ｎ側電極が、共通の前記第２ｎ側電極に接続されている、項１４に記載の発光素子ユニット。
項１６：項１〜１５のいずれか一項に記載の発光素子ユニットと、前記発光素子ユニットを支持し、前記発光素子ユニットの前記ｎ側外部電極および前記ｐ側外部電極それぞれに電気的に接続されたカソード端子およびアノード端子を有するベース基板と、前記ベース基板上に形成され、前記発光素子ユニットを取り囲む樹脂ケースとを含む、発光素子パッケージ。
【００８９】
項１７：表面および裏面を有し、当該表面に第１ｎ側電極および第１ｐ側電極を有する半導体素子と、表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、前記半導体素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されており、前記支持素子は、前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する配線と、前記配線と前記導電性基板との間に形成された絶縁膜とを有する、半導体装置。
【００９０】
項１８：前記配線は、前記導電性基板を前記表面から前記裏面まで貫通する導電性のビアを含む、項１７に記載の半導体装置。
項１９：前記導電性基板は、前記半導体素子を保護する素子を含む、項１７または１８に記載の半導体装置。
項２０：カソード端子およびアノード端子を有するベース基板と、表面および裏面を有する導電性基板、前記導電性基板の前記表面に形成されたｎ側電極およびｐ側電極、および前記導電性基板の前記裏面に形成され、前記カソード端子および前記アノード端子にそれぞれ電気的に接続されるｎ側外部電極およびｐ側外部電極を有する支持素子と、表面および裏面を有し、当該裏面から光が取り出され、当該表面にカソード側電極およびアノード側電極を有しており、前記カソード側電極と前記ｎ側電極および前記アノード側電極と前記ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されて、前記支持素子と協働して保護回路を有する発光素子回路を構成する半導体発光素子と、前記ベース基板の前記支持素子の搭載面側に形成され、前記支持素子および前記半導体発光素子を取り囲む樹脂ケースとを含む、表面実装型発光素子ユニット。
【００９１】
項２１：前記ｎ側電極および前記ｐ側電極は、前記導電性基板の前記表面に沿って敷設され、前記導電性基板に接続された配線と、当該配線上に形成され、前記カソード側電極または前記アノード側電極に接合されたバンプとを含む、項２０に記載の表面実装型発光素子ユニット。
項２２：前記配線における前記導電性基板の接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む、項２１に記載の表面実装型発光素子ユニット。
【００９２】
項２３：前記バンプに接続された前記カソード側電極および前記アノード側電極が、前記バンプと同一の金属材料からなるバンプ状に形成されている、項２２に記載の表面実装型発光素子ユニット。
項２４：前記バンプが、Ａｕからなる、項２２または２３に記載の表面実装型発光素子ユニット。
【００９３】
項２５：前記配線が、Ａｌからなる、項２１〜２４のいずれか一項に記載の表面実装型発光素子ユニット。
項２６：前記導電性基板が、前記ｎ側電極が接続されたｐ型領域と、前記ｐ側電極が接続されたｎ型領域とを有し、前記支持素子が、当該ｎ型領域と当該ｐ型領域とのｐｎ接合を有するツェナーダイオードを含む、項２０〜２５のいずれか一項に記載の表面実装型発光素子ユニット。
【００９４】
項２７：前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、前記ｎ型領域が、当該ｐ型半導体基板の表層部にフローティングされた領域である、項２６に記載の表面実装型発光素子ユニット。
項２８：前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含む、項２０〜２７のいずれか一項に記載の表面実装型発光素子ユニット。
【００９５】
項２９：複数の前記半導体発光素子が、互いに発光波長が異なる発光素子である、項２８に記載の表面実装型発光素子ユニット。
項３０：複数の前記半導体発光素子が、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含む、項２８または２９に記載の表面実装型発光素子ユニット。
項３１：前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記カソード側電極が、共通の前記ｎ側電極に接続されている、項３０に記載の表面実装型発光素子ユニット。
【００９６】
項３２：前記導電性基板は、前記導電性基板の前記表面から前記裏面まで貫通し、前記ｎ側電極と前記ｎ側外部電極との間および前記ｐ側電極と前記ｐ側外部電極との間をそれぞれ電気的に接続する、ｎ側ビアおよびｐ側ビアを含む、項２０〜３１のいずれか一項に記載の表面実装型発光素子ユニット。
項３３：前記ｐ側ビアが、フローティングされた前記ｎ型領域に接触しないように前記ｐ型半導体基板を貫通している、項２７に係る項３２に記載の表面実装型発光素子ユニット。
【００９７】
項３４：前記ｐ型半導体基板は、その表層部において前記ｎ型領域に隣接して形成され、前記ｎ側電極が接続されたｐ＋型コンタクト領域を含み、前記ｐ側ビアが、前記ｎ型領域に対して前記ｐ＋型コンタクト領域とは反対側に形成されており、前記ｎ側ビアが、前記ｐ＋型コンタクト領域に対して前記ｎ型領域とは反対側に形成されている、項３３に記載の表面実装型発光素子ユニット。
【００９８】
項３５：前記ｎ側ビア、前記ｎ型領域、前記ｐ＋型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されている、項３４に記載の表面実装型発光素子ユニット。
項３６：少なくとも前記支持素子の少なくとも一部を覆うように前記樹脂ケース内に注入された白色樹脂と、前記樹脂ケース内において前記半導体発光素子の周囲に注入された波長変換樹脂とさらに含む、項２０に記載の表面実装型発光素子ユニット。
【００９９】
項３７：前記白色樹脂の厚さは、前記支持素子を覆う部分が相対的に薄く、前記樹脂ケースに接触する部分が相対的に厚い、項３６に記載の表面実装型発光素子ユニット。
本出願は、２０１０年１２月２０日に日本国特許庁に提出された特願２０１０−２８３３６６号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
【符号の説明】
【０１００】
１…ＬＥＤパッケージ、２…ベース基板、３…樹脂ケース、８…カソード端子、９…アノード端子、１１…ＬＥＤ素子ユニット、１４…ＬＥＤチップ、１５…ダイオードチップ、１７…ＬＥＤ層、１８…（ＬＥＤ層の）表面、１９…ＬＥＤカソード電極、２０…ＬＥＤアノード電極、２１…（ｐ型シリコン基板の）表面、２２…（ｐ型シリコン基板の）裏面、２３…ｐ型シリコン基板、２４…ｎ＋型領域、２５…ｐ型領域、２６…ｐ＋型コンタクト領域、２８…ダイオードアノード電極、２９…ダイオードカソード電極、３０…ｎ側配線、３１…ｎ側バンプ、３４…ｐ側配線、３５…ｐ側バンプ、４０…絶縁膜、４１…ｎ側ビア、４２…ｐ側ビア、４４…ｎ側外部バンプ、４６…ｐ側外部バンプ、６１…ＬＥＤ素子ユニット、６４…抵抗素子、８１…ＬＥＤ素子ユニット、８２Ｒ…赤色ＬＥＤチップ、８２Ｇ…緑色ＬＥＤチップ、８２Ｂ…青色ＬＥＤチップ、８３…ＬＥＤドライバ、８４…駆動ＩＣ、８５…シリコン基板、８６…（シリコン基板の）表面、８７…（シリコン基板の）裏面、８８…カソード電極、８９Ｒ，８９Ｇ，８９Ｂ…アノード電極、９４Ｒ，９４Ｇ，９４Ｂ…アノード配線、９５Ｒ，９５Ｇ，９５Ｂ…アノードバンプ、１００…絶縁膜、１０１…カソードビア、１０２Ｒ，１０２Ｇ，１０２Ｂ…アノードビア、１０５…カソード外部バンプ、１０６Ｒ，１０６Ｇ，１０６Ｂ…アノード外部バンプ
【図１】
2016208056.tif 000003
【図２】
2016208056.tif 000004
【図３】
2016208056.tif 000005
【図４Ａ】
2016208056.tif 000006
【図４Ｂ】
2016208056.tif 000007
【図４Ｃ】
2016208056.tif 000008
【図４Ｄ】
2016208056.tif 000009
【図４Ｅ】
2016208056.tif 000010
【図４Ｆ】
2016208056.tif 000011
【図４Ｇ】
2016208056.tif 000012
【図４Ｈ】
2016208056.tif 000013
【図４Ｉ】
2016208056.tif 000014
【図５】
2016208056.tif 000015
【図６】
2016208056.tif 000016
【図７】
2016208056.tif 000017
【図８】
2016208056.tif 000018
【図９】
2016208056.tif 000019
【図１０】
2016208056.tif 000020
【図１１】
2016208056.tif 000021
【図１２】
2016208056.tif 000022
【図１３】
2016208056.tif 000023
【図１４】
2016208056.tif 000024
【図１５】
2016208056.tif 000025