(57)【要約】【課題】半導体スイッチのターンオン時間を短くすることが可能な半導体リレーを提供する。【解決手段】半導体リレー１０Ａは、半導体スイッチ１、スイッチ部２、制御回路３、電力発生装置４を備える。一対の入力端１５ａ，１５ｂは、電力発生装置４と接続されている。一対の出力端１６ａ，１６ｂの出力端１６ａは、スイッチ部２の制御端子と接続されている。出力端１６ｂは、半導体スイッチ１のソースと接続されている。スイッチ部２の第１端子は、ダイオード５を介して半導体スイッチ１のドレインと接続されている。スイッチ部２の第２端子は、半導体スイッチ１のゲートと接続されている。スイッチ部２の制御端子と第２端子の間には、ダイオード６が接続されている。半導体スイッチ１のドレインおよびソース間には、コンデンサ７が接続されている。【選択図】図１
2016072676.tif 000002
【特許請求の範囲】
【請求項１】
エンハンスメント型のＭＯＳＦＥＴからなる半導体スイッチと、前記半導体スイッチを駆動するノーマリオフ型のスイッチ部と、前記スイッチ部のオンオフを制御する制御回路と、電力を発生可能な電力発生装置とを備え、
前記スイッチ部は、第１端子、第２端子および制御端子を備え、前記スイッチ部は、前記制御端子の入力に応じて前記第１端子と前記第２端子との間の導通、非導通を切り替えるように構成され、
前記制御回路の一対の入力端は、前記電力発生装置と電気的に接続され、前記制御回路の一対の出力端のうち高電位側の出力端は、前記スイッチ部の前記制御端子と電気的に接続され、前記制御回路の一対の出力端のうち低電位側の出力端は、前記半導体スイッチのソースと電気的に接続され、
前記スイッチ部の前記第１端子は、第１ダイオードを介して前記半導体スイッチのドレインと電気的に接続され、前記スイッチ部の前記第２端子は、前記半導体スイッチのゲートと電気的に接続され、
前記第１ダイオードのアノードは、前記半導体スイッチのドレインと電気的に接続され、前記第１ダイオードのカソードは、前記スイッチ部の前記第１端子と電気的に接続され、
前記スイッチ部における前記制御端子と前記第２端子との間には、第２ダイオードが電気的に接続され、
前記第２ダイオードのアノードは、前記スイッチ部の前記第２端子と電気的に接続され、前記第２ダイオードのカソードは、前記スイッチ部の前記制御端子と電気的に接続され、
前記半導体スイッチのドレインおよびソース間には、コンデンサが電気的に接続されている
ことを特徴とする半導体リレー。
【請求項２】
前記半導体スイッチには、ツェナーダイオードが電気的に接続され、
前記ツェナーダイオードのアノードは、前記半導体スイッチのソースと電気的に接続され、前記ツェナーダイオードのカソードは、前記半導体スイッチのゲートと電気的に接続されている
ことを特徴とする請求項１記載の半導体リレー。
【請求項３】
前記コンデンサは、前記第１ダイオードのカソードと前記半導体スイッチのソースとの間に電気的に接続されている
ことを特徴とする請求項１または請求項２記載の半導体リレー。
【請求項４】
前記コンデンサは、前記第１ダイオードのアノードと前記半導体スイッチのソースとの間に電気的に接続されている
ことを特徴とする請求項１または請求項２記載の半導体リレー。
【請求項５】
前記スイッチ部における前記制御端子と前記第２端子との間には、抵抗が電気的に接続され、
前記抵抗は、前記第２ダイオードと並列接続されている
ことを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体リレー。
【請求項６】
前記スイッチ部は、ｎｐｎ型のバイポーラトランジスタである
ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体リレー。
【請求項７】
前記スイッチ部は、ｎｐｎ型のバイポーラトランジスタを複数備え、
複数の前記バイポーラトランジスタは、ダーリントン接続されている
ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体リレー。
【請求項８】
前記スイッチ部は、ＭＯＳＦＥＴである
ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の半導体リレー。
【請求項９】
前記スイッチ部には、ツェナーダイオードが電気的に接続され、
前記ツェナーダイオードのアノードは、前記半導体スイッチのソースと電気的に接続され、前記ツェナーダイオードのカソードは、前記スイッチ部のゲートと電気的に接続されている
ことを特徴とする請求項８記載の半導体リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体リレーに関し、より詳細には、入力端子と出力端子とが電気的に絶縁され、出力端子の前段に半導体スイッチを設けた半導体リレーに関する。
【背景技術】
【０００２】
従来、光結合方式を用いた半導体リレー回路が提案されている（特許文献１）。
【０００３】
特許文献１に記載された半導体リレー回路は、発光ダイオードと、発光ダイオードからの光を受光する光起電力ダイオードアレイと、光起電力ダイオードアレイと直列に接続された抵抗と、出力用ＦＥＴと、制御回路とを備えている。なお、特許文献１には、出力用ＦＥＴが、エンハンスメント型のｎチャネルＭＯＳＦＥＴである旨が記載されている。
【０００４】
出力用ＦＥＴは、光起電力ダイオードアレイの光起電力を、上記抵抗を介して自身のゲートおよびソース間に印加し、自身のドレインおよびソース間を非導通状態から導通状態へ切り替えるように構成されている。
【０００５】
制御回路は、出力用ＦＥＴのゲートおよびソース間に蓄積された電荷の放電経路を形成するように構成されている。
【０００６】
出力用ＦＥＴのドレインおよびゲート間には、逆流阻止用の整流素子を介してトランジスタが接続されている。
【０００７】
トランジスタは、出力用ＦＥＴのゲートおよびソース間の静電容量を充電する充電経路を形成するように構成されている。
【０００８】
特許文献１には、出力用ＦＥＴのドレインおよびソースが、一対のリレー出力端子と接続されている旨が記載されている。また、特許文献１には、一対のリレー出力端子間に、負荷と直流電源との直列回路が接続されている旨が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平５−７５４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、特許文献１に記載された半導体リレー回路では、出力用ＦＥＴのゲートおよびソース間の静電容量が大きい場合、出力用ＦＥＴがターンオンするのに時間がかかる可能性がある。
【００１１】
本発明の目的は、半導体スイッチのターンオン時間を短くすることが可能な半導体リレーを提供することである。
【課題を解決するための手段】
【００１２】
本発明の半導体リレーは、エンハンスメント型のＭＯＳＦＥＴからなる半導体スイッチと、前記半導体スイッチを駆動するノーマリオフ型のスイッチ部と、前記スイッチ部のオンオフを制御する制御回路と、電力を発生可能な電力発生装置とを備えている。前記スイッチ部は、第１端子、第２端子および制御端子を備えている。前記スイッチ部は、前記制御端子の入力に応じて前記第１端子と前記第２端子との間の導通、非導通を切り替えるように構成されている。前記制御回路の一対の入力端は、前記電力発生装置と電気的に接続されている。前記制御回路の一対の出力端のうち高電位側の出力端は、前記スイッチ部の前記制御端子と電気的に接続されている。前記制御回路の一対の出力端のうち低電位側の出力端は、前記半導体スイッチのソースと電気的に接続されている。前記スイッチ部の前記第１端子は、第１ダイオードを介して前記半導体スイッチのドレインと電気的に接続されている。前記スイッチ部の前記第２端子は、前記半導体スイッチのゲートと電気的に接続されている。前記第１ダイオードのアノードは、前記半導体スイッチのドレインと電気的に接続されている。前記第１ダイオードのカソードは、前記スイッチ部の前記第１端子と電気的に接続されている。前記スイッチ部における前記制御端子と前記第２端子との間には、第２ダイオードが電気的に接続されている。前記第２ダイオードのアノードは、前記スイッチ部の前記第２端子と電気的に接続されている。前記第２ダイオードのカソードは、前記スイッチ部の前記制御端子と電気的に接続されている。前記半導体スイッチのドレインおよびソース間には、コンデンサが電気的に接続されている。
【００１３】
この半導体リレーにおいて、前記半導体スイッチには、ツェナーダイオードが電気的に接続され、前記ツェナーダイオードのアノードは、前記半導体スイッチのソースと電気的に接続され、前記ツェナーダイオードのカソードは、前記半導体スイッチのゲートと電気的に接続されていることが好ましい。
【００１４】
この半導体リレーにおいて、前記コンデンサは、前記第１ダイオードのカソードと前記半導体スイッチのソースとの間に電気的に接続されていることが好ましい。
【００１５】
この半導体リレーにおいて、前記コンデンサは、前記第１ダイオードのアノードと前記半導体スイッチのソースとの間に電気的に接続されていることが好ましい。
【００１６】
この半導体リレーにおいて、前記スイッチ部における前記制御端子と前記第２端子との間には、抵抗が電気的に接続され、前記抵抗は、前記第２ダイオードと並列接続されていることが好ましい。
【００１７】
この半導体リレーにおいて、前記スイッチ部は、ｎｐｎ型のバイポーラトランジスタであることが好ましい。
【００１８】
この半導体リレーにおいて、前記スイッチ部は、ｎｐｎ型のバイポーラトランジスタを複数備え、複数の前記バイポーラトランジスタは、ダーリントン接続されていることが好ましい。
【００１９】
この半導体リレーにおいて、前記スイッチ部は、ＭＯＳＦＥＴであることが好ましい。
【００２０】
この半導体リレーにおいて、前記スイッチ部には、ツェナーダイオードが電気的に接続され、前記ツェナーダイオードのアノードは、前記半導体スイッチのソースと電気的に接続され、前記ツェナーダイオードのカソードは、前記スイッチ部のゲートと電気的に接続されていることが好ましい。
【発明の効果】
【００２１】
本発明の半導体リレーにおいて、前記半導体スイッチのドレインおよびソース間には、コンデンサが電気的に接続されている。これにより、本発明の半導体リレーでは、前記スイッチ部がオン状態になると、前記コンデンサに予め充電された電圧が前記半導体スイッチのゲートおよびソース間に印加される。よって、本発明の半導体リレーにおいては、前記半導体スイッチのターンオン時間を短くすることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】実施形態１の半導体リレーの回路図である。
【図２】実施形態１の半導体リレーにおける制御回路の回路図である。
【図３】実施形態２の半導体リレーの回路図である。
【図４】実施形態３の半導体リレーの回路図である。
【図５】実施形態４の半導体リレーの回路図である。
【図６】実施形態４の半導体リレーにおいて、他の構成例を示す回路図である。
【図７】実施形態５の半導体リレーの回路図である。
【図８】実施形態６の半導体リレーの回路図である。
【図９】実施形態６の半導体リレーにおいて、他の構成例を示す回路図である。
【図１０】実施形態７の半導体リレーの回路図である。
【発明を実施するための形態】
【００２３】
（実施形態１）
以下では、実施形態１の半導体リレー１０Ａについて、図１および図２を参照しながら説明する。
【００２４】
半導体リレー１０Ａは、半導体スイッチ１と、ノーマリオフ型のスイッチ部２と、制御回路３と、電力発生装置４と、一対の入力端子１１ａ，１１ｂと、一対の出力端子１２ａ，１２ｂとを備えている。
【００２５】
半導体スイッチ１は、例えば、エンハンスメント型のｎチャネルＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）である。なお、図１中の半導体スイッチ１の図記号のダイオードは、内蔵ダイオードを表している。
【００２６】
半導体スイッチ１のドレインは、出力端子１２ａと電気的に接続されている。半導体スイッチ１のゲートは、スイッチ部２と電気的に接続されている。半導体スイッチ１のソースは、制御回路３と電気的に接続されている。また、半導体スイッチ１のソースは、出力端子１２ｂと電気的に接続されている。
【００２７】
スイッチ部２は、半導体スイッチ１を駆動するように構成されている。スイッチ部２は、第１端子、第２端子および制御端子を備えている。スイッチ部２は、例えば、ｎｐｎ型のバイポーラトランジスタである。要するに、スイッチ部２は、制御端子の入力に応じて第１端子と第２端子との間の導通、非導通を切り替えるように構成されている。
【００２８】
スイッチ部２の第１端子（コレクタ）は、ダイオード５を介して、半導体スイッチ１のドレインと電気的に接続されている。スイッチ部２の第２端子（エミッタ）は、半導体スイッチ１のゲートと電気的に接続されている。スイッチ部２の制御端子（ベース）は、制御回路３と電気的に接続されている。
【００２９】
ダイオード５のアノードは、半導体スイッチ１のドレインと電気的に接続されている。ダイオード５のカソードは、スイッチ部２のコレクタと電気的に接続されている。
【００３０】
スイッチ部２におけるベースとエミッタとの間には、ダイオード６が電気的に接続されている。
【００３１】
ダイオード６のアノードは、スイッチ部２のエミッタと電気的に接続されている。ダイオード６のカソードは、スイッチ部２のベースと電気的に接続されている。
【００３２】
制御回路３は、スイッチ部２のオンオフを制御するように構成されている。制御回路３は、例えば、図２に示すように、デプレション型のＭＯＳＦＥＴ１３と、抵抗１４と、一対の入力端１５ａ，１５ｂと、一対の出力端１６ａ，１６ｂとを備えている。
【００３３】
ＭＯＳＦＥＴ１３は、例えば、ｎチャネルＭＯＳＦＥＴである。
【００３４】
ＭＯＳＦＥＴ１３のドレインは、一対の入力端１５ａ，１５ｂのうち高電位側の入力端１５ａと電気的に接続されている。また、ＭＯＳＦＥＴ１３のドレインは、一対の出力端１６ａ，１６ｂのうち高電位側の出力端１６ａと電気的に接続されている。
【００３５】
ＭＯＳＦＥＴ１３のゲートは、一対の入力端１５ａ，１５ｂのうち低電位側の入力端１５ｂと電気的に接続されている。また、ＭＯＳＦＥＴ１３のゲートは、抵抗１４を介してＭＯＳＦＥＴ１３のソースと電気的に接続されている。
【００３６】
ＭＯＳＦＥＴ１３のソースは、一対の出力端１６ａ，１６ｂのうち低電位側の出力端１６ｂと電気的に接続されている。
【００３７】
一対の入力端１５ａ，１５ｂは、電力発生装置４と電気的に接続されている。出力端１６ａは、スイッチ部２のベースと電気的に接続されている。出力端１６ｂは、半導体スイッチ１のソースと電気的に接続されている。
【００３８】
電力発生装置４は、電力を発生可能に構成されている。電力発生装置４は、例えば、発光素子１７と、複数の受光素子１８とを備えている。
【００３９】
発光素子１７は、例えば、発光ダイオードである。発光素子１７のアノードは、入力端子１１ａと電気的に接続されている。発光素子１７のカソードは、入力端子１１ｂと電気的に接続されている。なお、発光素子１７は、発光ダイオードであるが、これに限定されない。
【００４０】
複数の受光素子１８の各々は、例えば、フォトダイオードである。複数の受光素子１８は、例えば、直列接続されている。
【００４１】
直列接続された複数の受光素子１８のアノード側の接続端は、入力端１５ａと電気的に接続されている。直列接続された複数の受光素子１８のカソード側の接続端は、入力端１５ｂと電気的に接続されている。なお、以下では、説明の便宜上、直列接続された複数の受光素子１８を、「フォトダイオードアレイ１８Ａ」と称する。
【００４２】
フォトダイオードアレイ１８Ａは、発光素子１７と光結合されている。具体的に説明すると、フォトダイオードアレイ１８Ａは、発光素子１７と対向して配置されている。これにより、フォトダイオードアレイ１８Ａは、発光素子１７からの光を受光することが可能となる。よって、フォトダイオードアレイ１８Ａは、光起電力を発生することが可能となる。なお、複数の受光素子１８の各々は、フォトダイオードに限らず、例えば、フォトトランジスタなどであってもよい。
【００４３】
制御回路３は、電力発生装置４が電力を発生するときに、一対の入力端１５ａ，１５ｂ間が高インピーダンス状態となるように構成されている。また、制御回路３は、電力発生装置４が電力を消失するときに、一対の入力端１５ａ，１５ｂ間が低インピーダンス状態となるように構成されている。半導体リレー１０Ａでは、フォトダイオードアレイ１８Ａが光起電力を発生するとき、制御回路３の抵抗１４に電流が流れるので、ＭＯＳＦＥＴ１３が低インピーダンス状態から高インピーダンス状態となる。また、半導体リレー１０Ａでは、フォトダイオードアレイ１８Ａが光起電力を消失するとき、抵抗１４に電流が流れなくなるので、ＭＯＳＦＥＴ１３が高インピーダンス状態から低インピーダンス状態となる。
【００４４】
ところで、半導体リレー１０Ａでは、半導体スイッチ１のドレインおよびソース間に、コンデンサ７が電気的に接続されている。コンデンサ７は、ダイオード５のカソードと半導体スイッチ１のソースとの間に電気的に接続されている。
【００４５】
以下、半導体リレー１０Ａの動作について、説明する。なお、一対の入力端子１１ａ，１１ｂ間には、発光素子１７を点灯させる点灯装置が電気的に接続されている。また、一対の出力端子１２ａ，１２ｂ間には、負荷と直流電源との直列回路が電気的に接続されている。半導体リレー１０Ａは、上記負荷および上記直流電源を、構成要素として含まない。また、半導体リレー１０Ａは、上記点灯装置を、構成要素として含んでもよいし、構成要素として含まなくてもよい。
【００４６】
半導体リレー１０Ａでは、発光素子１７が消灯状態のとき、スイッチ部２がオフ状態であるため、上記直流電源から出力された直流電圧によりコンデンサ７が充電される。
【００４７】
半導体リレー１０Ａでは、発光素子１７が消灯状態から点灯状態になると、フォトダイオードアレイ１８Ａが光起電力を発生する。また、半導体リレー１０Ａでは、電力発生装置４が電力を発生すると、制御回路３が低インピーダンス状態から高インピーダンス状態となり、スイッチ部２がオフ状態からオン状態になる。そして、半導体リレー１０Ａでは、スイッチ部２がオン状態になると、コンデンサ７に予め充電された電圧が、半導体スイッチ１のゲートおよびソース間に印加される。よって、半導体リレー１０Ａでは、半導体スイッチ１のゲートおよびソース間の電圧（以下、「ゲート−ソース間電圧」）が半導体スイッチ１の閾値電圧に達したとき、半導体スイッチ１がオフ状態からオン状態になる。
【００４８】
一方、半導体リレー１０Ａでは、発光素子１７が点灯状態から消灯状態になると、フォトダイオードアレイ１８Ａが光起電力を消失する。また、半導体リレー１０Ａでは、電力発生装置４が電力を消失すると、制御回路３が高インピーダンス状態から低インピーダンス状態になる。そして、半導体リレー１０Ａでは、半導体スイッチ１のゲートおよびソース間の静電容量に蓄積された電荷が、ダイオード６と制御回路３のＭＯＳＦＥＴ１３とを介して放電される。よって、半導体リレー１０Ａでは、半導体スイッチ１のゲート−ソース間電圧が上記閾値電圧未満になったとき、半導体スイッチ１がオン状態からオフ状態になる。
【００４９】
したがって、半導体リレー１０Ａでは、半導体スイッチ１のゲートおよびソース間の静電容量が大きい場合でも、スイッチ部２がオン状態になったとき、コンデンサ７に予め充電された電圧を、半導体スイッチ１のゲートおよびソース間に印加することが可能となる。よって、半導体リレー１０Ａでは、特許文献１に記載された半導体リレー回路に比べて、半導体スイッチ１のターンオン時間を短くすることが可能となる。
【００５０】
また、コンデンサ７は、スイッチ部２がオン状態になったとき、スイッチ部２のコレクタおよびエミッタ間の電圧（以下、「コレクタ−エミッタ間電圧」）が、急に低下するのを防ぐように構成されている。具体的に説明すると、コンデンサ７のキャパシタンスは、スイッチ部２がオン状態になったとき、スイッチ部２のコレクタ−エミッタ間電圧が急に低下するのを防ぐように、適宜設定されている。これにより、半導体リレー１０Ａでは、電力発生装置４が電力を発生するとき、スイッチ部２のコレクタおよびエミッタ間に流れる電流を安定化させることが可能となる。言い換えれば、半導体リレー１０Ａでは、電力発生装置４が電力を発生するとき、半導体スイッチ１のゲートに流れる電流を安定化させることが可能となる。よって、半導体リレー１０Ａでは、電力発生装置４が電力を発生するとき、半導体スイッチ１のオン状態を安定化させることが可能となる。
【００５１】
なお、電力発生装置４は、発光素子１７と複数の受光素子１８とを備えた構成、いわゆる、光結合方式の構成であるが、この構成に限らない。電力発生装置４は、例えば、容量結合方式の構成、あるいは、磁気結合方式の構成であってもよい。
【００５２】
また、半導体リレー１０Ａでは、スイッチ部２におけるベースとエミッタとの間に、１つのダイオード６が電気的に接続されているが、複数のダイオード６が電気的に接続されていてもよい。この場合、複数のダイオード６は、並列接続されていることが好ましい。これにより、半導体リレー１０Ａでは、電力発生装置４が電力を消失するとき、半導体スイッチ１のゲートおよびソース間の静電容量に蓄積された電荷を、より早く放電することが可能となる。よって、半導体リレー１０Ａでは、半導体スイッチ１のターンオフ時間を短くすることが可能となる。
【００５３】
以上説明した実施形態１の半導体リレー１０Ａは、エンハンスメント型のＭＯＳＦＥＴからなる半導体スイッチ１と、半導体スイッチ１を駆動するノーマリオフ型のスイッチ部２とを備えている。また、半導体リレー１０Ａは、スイッチ部２のオンオフを制御する制御回路３と、電力を発生可能な電力発生装置４とを備えている。スイッチ部２は、第１端子、第２端子および制御端子を備えている。スイッチ部２は、前記制御端子の入力に応じて前記第１端子と前記第２端子との間の導通、非導通を切り替えるように構成されている。制御回路３の一対の入力端１５ａ，１５ｂは、電力発生装置４と電気的に接続されている。制御回路３の一対の出力端１６ａ，１６ｂのうち高電位側の出力端１６ａは、スイッチ部２の前記制御端子と電気的に接続されている。制御回路３の一対の出力端１６ａ，１６ｂのうち低電位側の出力端１６ｂは、半導体スイッチ１のソースと電気的に接続されている。スイッチ部２の前記第１端子は、ダイオード５を介して半導体スイッチ１のドレインと電気的に接続されている。スイッチ部２の前記第２端子は、半導体スイッチ１のゲートと電気的に接続されている。ダイオード５のアノードは、半導体スイッチ１のドレインと電気的に接続されている。ダイオード５のカソードは、スイッチ部２の前記第１端子と電気的に接続されている。スイッチ部２における前記制御端子と前記第２端子との間には、ダイオード６が電気的に接続されている。ダイオード６のアノードは、スイッチ部２の前記第２端子と電気的に接続されている。ダイオード６のカソードは、スイッチ部２の前記制御端子と電気的に接続されている。半導体スイッチ１のドレインおよびソース間には、コンデンサ７が電気的に接続されている。これにより、半導体リレー１０Ａでは、スイッチ部２がオフ状態からオン状態になったとき、コンデンサ７に予め充電された電圧を、半導体スイッチ１のゲートおよびソース間に印加することが可能となる。よって、半導体リレー１０Ａでは、特許文献１に記載された半導体リレー回路に比べて、半導体スイッチ１のターンオン時間を短くすることが可能となる。なお、半導体リレー１０Ａでは、ダイオード５が、第１ダイオードに相当する。また、半導体リレー１０Ａでは、ダイオード６が、第２ダイオードに相当する。
【００５４】
コンデンサ７は、上述の様に、ダイオード５のカソードと半導体スイッチ１のソースとの間に電気的に接続されていることが好ましい。これにより、半導体リレー１０Ａでは、例えば、コンデンサ７が、ダイオード５のアノードと半導体スイッチ１のソースとの間に電気的に接続された場合に比べて、半導体スイッチ１のターンオン時間を、より短くすることが可能となる。
【００５５】
スイッチ部２は、上述の様に、ｎｐｎ型のバイポーラトランジスタであることが好ましい。これにより、半導体リレー１０Ａでは、スイッチ部２としてｎチャネルＭＯＳＦＥＴを用いる場合に比べて、高耐圧化を図ることが可能となる。
【００５６】
（実施形態２）
実施形態２の半導体リレー１０Ｂの基本構成は、実施形態１の半導体リレー１０Ａと同じであり、図３に示すように、半導体スイッチ１を複数（図示例では、２つ）備えている点などが、半導体リレー１０Ａと相違する。なお、半導体リレー１０Ｂでは、半導体リレー１０Ａと同様の構成要素に同一の符号を付して説明を適宜省略する。また、以下では、説明の便宜上、２つの半導体スイッチ１のうち一方の半導体スイッチ１を「半導体スイッチ１Ａ」と称し、他方の半導体スイッチ１を「半導体スイッチ１Ｂ」と称する。図３中の半導体スイッチ１Ａの図記号のダイオードは、内蔵ダイオードを表している。また、図３中の半導体スイッチ１Ｂの図記号のダイオードは、内蔵ダイオードを表している。
【００５７】
半導体スイッチ１Ａのドレインは、出力端子１２ａと電気的に接続されている。また、半導体スイッチ１Ａのドレインは、ダイオード５のアノードと電気的に接続されている。半導体スイッチ１Ａのゲートは、ダイオード６のアノードと電気的に接続されている。また、半導体スイッチ１Ａのゲートは、スイッチ部２のエミッタと電気的に接続されている。半導体スイッチ１Ａのソースは、制御回路３の出力端１６ｂと電気的に接続されている。
【００５８】
半導体スイッチ１Ｂのドレインは、出力端子１２ｂと電気的に接続されている。また、半導体スイッチ１Ｂのドレインは、ダイオード１９を介して、スイッチ部２のコレクタと電気的に接続されている。
【００５９】
ダイオード１９のアノードは、半導体スイッチ１Ｂのドレインと電気的に接続されている。ダイオード１９のカソードは、スイッチ部２のコレクタと電気的に接続されている。
【００６０】
半導体スイッチ１Ｂのゲートは、半導体スイッチ１Ａのゲートと電気的に接続されている。また、半導体スイッチ１Ｂのゲートは、ダイオード６のアノードと電気的に接続されている。さらに、半導体スイッチ１Ｂのゲートは、スイッチ部２のエミッタと電気的に接続されている。半導体スイッチ１Ｂのソースは、半導体スイッチ１Ａのソースと電気的に接続されている。また、半導体スイッチ１Ｂのソースは、制御回路３の出力端１６ｂと電気的に接続されている。
【００６１】
スイッチ部２は、２つの半導体スイッチ１Ａ，１Ｂを駆動するように構成されている。
【００６２】
半導体リレー１０Ｂでは、半導体スイッチ１Ａのドレインおよびソース間に、コンデンサ７が電気的に接続されている。コンデンサ７は、ダイオード５のカソードと半導体スイッチ１Ａのソースとの間に電気的に接続されている。
【００６３】
また、半導体リレー１０Ｂでは、半導体スイッチ１Ｂのドレインおよびソース間に、コンデンサ２０が電気的に接続されている。コンデンサ２０は、ダイオード１９のアノードと半導体スイッチ１Ｂのソースとの間に電気的に接続されている。なお、半導体リレー１０Ｂでは、コンデンサ２０が、ダイオード１９のアノードと半導体スイッチ１Ｂのソースとの間に電気的に接続されているが、これに限らない。半導体リレー１０Ｂでは、コンデンサ２０が、例えば、ダイオード１９のカソードと半導体スイッチ１Ｂのソースとの間に電気的に接続されていてもよい。
【００６４】
半導体リレー１０Ｂは、２つの半導体スイッチ１Ａ，１Ｂを備えた構成である。よって、半導体リレー１０Ｂでは、半導体リレー１０Ａの動作と同様の動作を行うことが可能である。
【００６５】
ところで、半導体スイッチ１Ａには、ツェナーダイオード２１が電気的に接続されている。ツェナーダイオード２１のアノードは、半導体スイッチ１Ａのソースと電気的に接続されている。ツェナーダイオード２１のカソードは、半導体スイッチ１Ａのゲートと電気的に接続されている。
【００６６】
また、半導体スイッチ１Ｂには、ツェナーダイオード２２が電気的に接続されている。ツェナーダイオード２２のアノードは、半導体スイッチ１Ｂのソースと電気的に接続されている。ツェナーダイオード２２のカソードは、半導体スイッチ１Ｂのゲートと電気的に接続されている。
【００６７】
なお、ツェナーダイオードを半導体スイッチ１のゲートに電気的に接続する構成は、例えば、実施形態１の半導体リレー１０Ａに適用してもよい。
【００６８】
以上説明した実施形態２の半導体リレー１０Ｂは、２つの半導体スイッチ１Ａ，１Ｂを備えた構成である。半導体スイッチ１Ａのドレインおよびソース間には、コンデンサ７が電気的に接続されている。半導体スイッチ１Ｂのドレインおよびソース間には、コンデンサ２０が電気的に接続されている。これにより、半導体リレー１０Ｂでは、半導体リレー１０Ａと同様に、スイッチ部２がオフ状態からオン状態になったとき、コンデンサ７に予め充電された電圧を、半導体スイッチ１Ａのゲートおよびソース間に印加することが可能となる。また、半導体リレー１０Ｂでは、半導体リレー１０Ａと同様に、スイッチ部２がオフ状態からオン状態になったとき、コンデンサ２０に予め充電された電圧を、半導体スイッチ１Ｂのゲートおよびソース間に印加することが可能となる。よって、半導体リレー１０Ｂでは、特許文献１に記載された半導体リレー回路に比べて、２つの半導体スイッチ１Ａ，１Ｂのターンオン時間を短くすることが可能となる。また、半導体リレー１０Ｂでは、２つの半導体スイッチ１Ａ，１Ｂが逆直列接続されているので、双方向スイッチを実現することが可能となる。なお、半導体リレー１０Ｂでは、ダイオード５およびダイオード１９の各々が、第１ダイオードに相当する。また、半導体リレー１０Ｂでは、ダイオード６が、第２ダイオードに相当する。
【００６９】
半導体スイッチ１Ａには、上述の様に、ツェナーダイオード２１が電気的に接続されていることが好ましい。ツェナーダイオード２１のアノードは、半導体スイッチ１Ａのソースと電気的に接続されていることが好ましい。ツェナーダイオード２１のカソードは、半導体スイッチ１Ａのゲートと電気的に接続されていることが好ましい。これにより、半導体リレー１０Ｂでは、半導体スイッチ１Ａのゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【００７０】
半導体スイッチ１Ｂには、上述の様に、ツェナーダイオード２２が電気的に接続されていることが好ましい。ツェナーダイオード２２のアノードは、半導体スイッチ１Ｂのソースと電気的に接続されていることが好ましい。ツェナーダイオード２２のカソードは、半導体スイッチ１Ｂのゲートと電気的に接続されていることが好ましい。これにより、半導体リレー１０Ｂでは、半導体スイッチ１Ｂのゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【００７１】
（実施形態３）
実施形態３の半導体リレー１０Ｃの基本構成は、実施形態１の半導体リレー１０Ａと同じであり、図４に示すように、スイッチ部２が、バイポーラトランジスタ８を複数（図示例では、２つ）備えている点が、半導体リレー１０Ａと相違する。なお、半導体リレー１０Ｃでは、半導体リレー１０Ａと同様の構成要素に同一の符号を付して説明を適宜省略する。
【００７２】
２つのバイポーラトランジスタ８の各々は、例えば、ｎｐｎ型のバイポーラトランジスタである。なお、以下では、説明の便宜上、２つのバイポーラトランジスタ８のうち一方のバイポーラトランジスタ８を「バイポーラトランジスタ８Ａ」と称し、他方のバイポーラトランジスタ８を「バイポーラトランジスタ８Ｂ」と称する。
【００７３】
バイポーラトランジスタ８Ａとバイポーラトランジスタ８Ｂとは、ダーリントン接続されている。具体的に説明すると、バイポーラトランジスタ８Ａのコレクタは、バイポーラトランジスタ８Ｂのコレクタと電気的に接続されている。バイポーラトランジスタ８Ａのベースは、制御回路３の出力端１６ａと電気的に接続されている。バイポーラトランジスタ８Ａのエミッタは、バイポーラトランジスタ８Ｂのベースと電気的に接続されている。バイポーラトランジスタ８Ｂのコレクタは、ダイオード５のカソードと電気的に接続されている。バイポーラトランジスタ８Ｂのエミッタは、半導体スイッチ１のゲートと電気的に接続されている。
【００７４】
半導体リレー１０Ｃは、実施形態２の半導体リレー１０Ｂと同様に、半導体スイッチ１に、ツェナーダイオードが電気的に接続されていてもよい。この場合、半導体リレー１０Ｃでは、半導体リレー１０Ｂと同様に、半導体スイッチ１のゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【００７５】
また、半導体リレー１０Ｃは、実施形態２の半導体リレー１０Ｂと同様に、２つの半導体スイッチ１を備えた構成であってもよい。この場合、半導体リレー１０Ｃでは、半導体リレー１０Ｂと同様に、双方向スイッチを実現することが可能となる。
【００７６】
なお、バイポーラトランジスタ８の数は、２つに限らず、例えば、３つ以上であってもよい。
【００７７】
以上説明した実施形態３の半導体リレー１０Ｃでは、スイッチ部２が、ｎｐｎ型のバイポーラトランジスタ８を複数備えている。複数のバイポーラトランジスタ８は、ダーリントン接続されている。これにより、半導体リレー１０Ｃでは、半導体スイッチ１のゲートおよびソース間に印加される電圧を、実施形態１の半導体リレー１０Ａよりも大きくすることが可能となる。よって、半導体リレー１０Ｃでは、実施形態１の半導体リレー１０Ａに比べて、半導体スイッチ１のターンオン時間を、より短くすることが可能となる。
【００７８】
（実施形態４）
実施形態４の半導体リレー１０Ｄの基本構成は、実施形態１の半導体リレー１０Ａと同じであり、図５に示すように、コンデンサ７の配置が、半導体リレー１０Ａと相違する。なお、半導体リレー１０Ｄでは、半導体リレー１０Ａと同様の構成要素に同一の符号を付して説明を適宜省略する。
【００７９】
コンデンサ７は、ダイオード５のアノードと半導体スイッチ１のソースとの間に電気的に接続されている。
【００８０】
半導体リレー１０Ｄは、図６に示すように、実施形態２の半導体リレー１０Ｂと同様に、２つの半導体スイッチ１Ａ，１Ｂを備えた構成であってもよい。この場合、半導体リレー１０Ｄでは、半導体リレー１０Ｂと同様に、双方向スイッチを実現することが可能となる。
【００８１】
また、半導体リレー１０Ｄは、図６に示すように、実施形態２の半導体リレー１０Ｂと同様に、半導体スイッチ１Ａに、ツェナーダイオード２１が電気的に接続されていてもよい。この場合、半導体リレー１０Ｄでは、半導体リレー１０Ｂと同様に、半導体スイッチ１Ａのゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【００８２】
さらに、半導体リレー１０Ｄは、図６に示すように、実施形態２の半導体リレー１０Ｂと同様に、半導体スイッチ１Ｂに、ツェナーダイオード２２が電気的に接続されていてもよい。この場合、半導体リレー１０Ｄでは、半導体リレー１０Ｂと同様に、半導体スイッチ１Ｂのゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【００８３】
半導体リレー１０Ｄは、実施形態３の半導体リレー１０Ｃと同様に、スイッチ部２であるバイポーラトランジスタを、複数備えていてもよい。この場合、複数のバイポーラトランジスタは、ダーリントン接続されていることが好ましい。これにより、半導体リレー１０Ｄでは、半導体リレー１０Ｃと同様に、半導体スイッチ１のターンオン時間を、より短くすることが可能となる。
【００８４】
以上説明した実施形態４の半導体リレー１０Ｄでは、コンデンサ７が、ダイオード５のアノードと半導体スイッチ１のソースとの間に電気的に接続されている。これにより、半導体リレー１０Ｄでは、半導体リレー１０Ａと同様に、スイッチ部２がオフ状態からオン状態になったとき、コンデンサ７に予め充電された電圧を、半導体スイッチ１のゲートおよびソース間に印加することが可能となる。よって、半導体リレー１０Ｄでは、特許文献１に記載された半導体リレー回路に比べて、半導体スイッチ１のターンオン時間を短くすることが可能となる。なお、半導体リレー１０Ｄでは、ダイオード５が、第１ダイオードに相当する。
【００８５】
（実施形態５）
実施形態５の半導体リレー１０Ｅの基本構成は、実施形態１の半導体リレー１０Ａと同じであり、図７に示すように、スイッチ部２が、ＭＯＳＦＥＴである点が、半導体リレー１０Ａと相違する。なお、半導体リレー１０Ｅでは、半導体リレー１０Ａと同様の構成要素に同一の符号を付して説明を適宜省略する。
【００８６】
スイッチ部２は、例えば、ｎチャネルＭＯＳＦＥＴである。なお、図７中のスイッチ部２における図記号のダイオードは、内蔵ダイオードを表している。
【００８７】
スイッチ部２の第１端子（ドレイン）は、ダイオード５のカソードと電気的に接続されている。スイッチ部２の第２端子（ソース）は、ダイオード６のアノードと電気的に接続されている。また、スイッチ部２のソースは、半導体スイッチ１のゲートと電気的に接続されている。スイッチ部２の制御端子（ゲート）は、ダイオード６のカソードと電気的に接続されている。また、スイッチ部２のゲートは、制御回路３の出力端１６ａと電気的に接続されている。
【００８８】
スイッチ部２の閾値電圧（ゲート電圧）は、スイッチ部２のゲートおよびソース間の静電容量と、半導体スイッチ１のゲートおよびソース間の静電容量との比により設定されている。
【００８９】
半導体リレー１０Ｅは、実施形態２の半導体リレー１０Ｂと同様に、半導体スイッチ１に、ツェナーダイオードが電気的に接続されていてもよい。この場合、半導体リレー１０Ｅでは、半導体リレー１０Ｂと同様に、半導体スイッチ１のゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【００９０】
また、半導体リレー１０Ｅは、実施形態２の半導体リレー１０Ｂと同様に、２つの半導体スイッチ１を備えた構成であってもよい。この場合、半導体リレー１０Ｅでは、半導体リレー１０Ｂと同様に、双方向スイッチを実現することが可能となる。
【００９１】
また、半導体リレー１０Ｅは、実施形態４の半導体リレー１０Ｄと同様に、ダイオード５のアノードと半導体スイッチ１のソースとの間に、コンデンサ７が電気的に接続されていてもよい。
【００９２】
以上説明した実施形態５の半導体リレー１０Ｅでは、スイッチ部２が、ＭＯＳＦＥＴである。半導体リレー１０Ｅでは、半導体リレー１０Ａと同様に、スイッチ部２がオフ状態からオン状態になったとき、コンデンサ７に予め充電された電圧を、半導体スイッチ１のゲートおよびソース間に印加することが可能となる。よって、半導体リレー１０Ｅでは、特許文献１に記載された半導体リレー回路に比べて、半導体スイッチ１のターンオン時間を短くすることが可能となる。
【００９３】
（実施形態６）
実施形態６の半導体リレー１０Ｆの基本構成は、実施形態５の半導体リレー１０Ｅと同じであり、図８に示すように、スイッチ部２におけるゲートとソースとの間に、抵抗９が電気的に接続されている点などが、半導体リレー１０Ｅと相違する。なお、半導体リレー１０Ｆでは、半導体リレー１０Ｅと同様の構成要素に同一の符号を付して説明を適宜省略する。
【００９４】
抵抗９は、ダイオード６と並列接続されている。
【００９５】
スイッチ部２の閾値電圧（ゲート電圧）は、抵抗９の両端電圧により設定されている。
【００９６】
半導体リレー１０Ｆは、実施形態１の半導体リレー１０Ａと同様に、スイッチ部２が、ｎｐｎ型のバイポーラトランジスタであってもよい。この場合、抵抗９は、スイッチ部２における制御端子（ベース）と第２端子（エミッタ）との間に電気的に接続される。
【００９７】
また、半導体リレー１０Ｆは、スイッチ部２がｎｐｎ型のバイポーラトランジスタであるとき、実施形態３の半導体リレー１０Ｃと同様に、このバイポーラトランジスタを、複数備えていてもよい。この場合、複数のバイポーラトランジスタは、ダーリントン接続されていることが好ましい。これにより、半導体リレー１０Ｆでは、半導体リレー１０Ｃと同様に、半導体スイッチ１のターンオン時間を、より短くすることが可能となる。
【００９８】
半導体リレー１０Ｆは、図９に示すように、実施形態２の半導体リレー１０Ｂと同様に、２つの半導体スイッチ１Ａ，１Ｂを備えた構成であってもよい。この場合、半導体リレー１０Ｆでは、半導体リレー１０Ｂと同様に、双方向スイッチを実現することが可能となる。
【００９９】
また、半導体リレー１０Ｆは、図９に示すように、実施形態２の半導体リレー１０Ｂと同様に、半導体スイッチ１Ａに、ツェナーダイオード２１が電気的に接続されていてもよい。この場合、半導体リレー１０Ｆでは、半導体リレー１０Ｂと同様に、半導体スイッチ１Ａのゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【０１００】
さらに、半導体リレー１０Ｆは、図９に示すように、実施形態２の半導体リレー１０Ｂと同様に、半導体スイッチ１Ｂに、ツェナーダイオード２２が電気的に接続されていてもよい。この場合、半導体リレー１０Ｆでは、半導体リレー１０Ｂと同様に、半導体スイッチ１Ｂのゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【０１０１】
以上説明した実施形態６の半導体リレー１０Ｆでは、スイッチ部２における前記制御端子と前記第２端子との間には、抵抗９が電気的に接続されている。抵抗９は、ダイオード６と並列接続されている。これにより、半導体リレー１０Ｆでは、スイッチ部２の閾値電圧（ゲート電圧）を抵抗９の抵抗値により設定することが可能となる。よって、半導体リレー１０Ｆでは、実施形態５の半導体リレー１０Ｅに比べて、スイッチ部２の閾値電圧を設定するのが容易となる。なお、半導体リレー１０Ｆでは、ダイオード６が、第２ダイオードに相当する。
【０１０２】
（実施形態７）
実施形態７の半導体リレー１０Ｇの基本構成は、実施形態６の半導体リレー１０Ｆと同じであり、図１０に示すように、スイッチ部２にツェナーダイオード２３が電気的に接続されている点などが、半導体リレー１０Ｆと相違する。なお、半導体リレー１０Ｇでは、半導体リレー１０Ｆと同様の構成要素に同一の符号を付して説明を適宜省略する。
【０１０３】
ツェナーダイオード２３のアノードは、半導体スイッチ１のソースと電気的に接続されている。ツェナーダイオード２３のカソードは、スイッチ部２のゲートと電気的に接続されている。
【０１０４】
半導体スイッチ１には、ツェナーダイオード２４が電気的に接続されている。ツェナーダイオード２４のアノードは、半導体スイッチ１のソースと電気的に接続されている。ツェナーダイオード２４のカソードは、半導体スイッチ１のゲートと電気的に接続されている。
【０１０５】
以上説明した実施形態７の半導体リレー１０Ｇでは、スイッチ部２に、ツェナーダイオード２３が電気的に接続されている。ツェナーダイオード２３のアノードは、半導体スイッチ１のソースと電気的に接続されている。ツェナーダイオード２３のカソードは、スイッチ部２のゲートと電気的に接続されている。これにより、半導体リレー１０Ｇでは、スイッチ部２のゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【０１０６】
半導体スイッチ１には、上述の様に、ツェナーダイオード２４が電気的に接続されていることが好ましい。ツェナーダイオード２４のアノードは、半導体スイッチ１のソースと電気的に接続されていることが好ましい。ツェナーダイオード２４のカソードは、半導体スイッチ１のゲートと電気的に接続されていることが好ましい。これにより、半導体リレー１０Ｇでは、半導体スイッチ１のゲートおよびソース間に、過電圧が印加されるのを防ぐことが可能となる。
【符号の説明】
【０１０７】
１  半導体スイッチ
２  スイッチ部
３  制御回路
４  電力発生装置
５  ダイオード（第１ダイオード）
６  ダイオード（第２ダイオード）
７  コンデンサ
８  バイポーラトランジスタ
９  抵抗
１０Ａ〜１０Ｇ  半導体リレー
１５ａ，１５ｂ  一対の入力端
１６ａ，１６ｂ  一対の出力端
２１  ツェナーダイオード
２３  ツェナーダイオード
【図１】
2016072676.tif 000003
【図２】
2016072676.tif 000004
【図３】
2016072676.tif 000005
【図４】
2016072676.tif 000006
【図５】
2016072676.tif 000007
【図６】
2016072676.tif 000008
【図７】
2016072676.tif 000009
【図８】
2016072676.tif 000010
【図９】
2016072676.tif 000011
【図１０】
2016072676.tif 000012