(57)【要約】【課題】チャタリングを防止する光センサを提供する。【解決手段】光センサ（１）は、回路制御端子の電位に応じて、受光素子（１１）の第１・第２端子（Ｔ１、Ｔ２）間の端子間電流を制御する電流制御回路（ＣＣ）と、該電位を上昇させる第１電流を発生させる第１電流源（ＣＳ１）と、該電位を下降させる第２電流を発生させる第２電流源（ＣＳ２）とを備える。受光素子の光電流は該電位を上昇させ、端子間電圧の上昇に応じて第１電流が増加または第２電流が減少する。【選択図】図１
2016111623.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と第２端子とを有する受光素子を備え、第１端子と第２端子との間の端子間電圧を変動させて信号検出する光センサであって、
回路制御端子を有し、上記回路制御端子の電位に応じて、第１端子と第２端子との間を流れる端子間電流をスイッチング制御する電流制御回路と、
上記回路制御端子の電位を上昇させる第１電流を発生させる第１電流源と、
上記回路制御端子の電位を下降させる第２電流を発生させる第２電流源とを備え、
上記受光素子への光入力に応じて増加する光電流は、上記回路制御端子の電位を上昇させ、
上記端子間電圧の上昇に応じて、第１電流は増加する、または、第２電流は減少することを特徴とする光センサ。
【請求項２】
上記端子間電圧がハイレベルのときの第１電流の大きさと、上記端子間電圧がローレベルのときの第２電流の大きさとは等しい、請求項１に記載の光センサ。
【請求項３】
上記電流制御回路は、上記端子間電流の経路上に設けられる第１スイッチング素子を含み、
第２電流源は、第２電流を制御する第２スイッチング素子を含み、
第１スイッチング素子の第１制御端子は、第２スイッチング素子の第２制御端子に接続されている、請求項１または２に記載の光センサ。
【請求項４】
上記光電流と第２電流との差を増幅する電流増幅回路を備える、請求項１から３のいずれか一項に記載の光センサ。
【請求項５】
請求項１から４のいずれか一項に記載の光センサを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光センサに関する。
【背景技術】
【０００２】
デジタルカメラおよびインクジェットプリンタなど、モーターによって駆動される動作部品を有する電気製品では、当該動作部品の動作速度を検出するためにセンサが用いられる。このようなセンサは、一般に、電源端子、センサ出力端子およびＧＮＤ端子の３種類の端子を有している。このため、上記のような電気製品の小型化に適応するようにセンサを小型化することが難しい。また、センサの作製工程の削減や歩留まりの向上を図るためにも、省線化された光センサが求められる。このような要求に対して、端子を削減したセンサの開発が進められている。
【０００３】
特許文献１には、光入力時に回路電流を変動することにより、一方の端子の固定電位に対して他方の端子の電位を変動して信号検出する２端子の受光素子を用いた光センサが開示されている。また、外付け抵抗の抵抗値によりヒステリシス特性を持たせることで、外乱の影響によるチャタリング不具合を抑制する技術も開示されている。
【０００４】
特許文献２には、光センサに関して、１８０°位相が異なる２つの光入力による光電流の差を使用することで、両光電流に含まれる直流成分やノイズ成分を相殺する技術が開示されている。
【０００５】
特許文献３には、ヒステリシス制御回路を含むコンパレータが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−０８０８９２号公報（２０１３年５月２日公開）
【特許文献２】特開２０１３−２４７５３０号公報（２０１３年１２月９日公開）
【特許文献３】特開２００６−２２９９５４号公報（２００６年８月３１日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来の光センサでは、ヒステリシス特性が十分ではない。そのため、例えば、特許文献２に記載された技術を適用した光センサでは、位相の異なる２つの光電流の差分の絶対値が小さい場合にチャタリングが発生する虞がある。
【０００８】
また、特許文献３に記載された技術は、電源端子と出力端子とが共通である受光回路に適用することができない。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、チャタリングを防止する光センサを提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る光センサは、第１端子と第２端子とを有する受光素子を備え、第１端子と第２端子との間の端子間電圧を変動させて信号検出する光センサであって、回路制御端子を有し、上記回路制御端子の電位に応じて、第１端子と第２端子との間を流れる端子間電流をスイッチング制御する電流制御回路と、上記回路制御端子の電位を上昇させる第１電流を発生させる第１電流源と、上記回路制御端子の電位を下降させる第２電流を発生させる第２電流源とを備え、上記受光素子への光入力に応じて増加する光電流は、上記回路制御端子の電位を上昇させ、上記端子間電圧の上昇に応じて、第１電流は増加する、または、第２電流は減少する。
【発明の効果】
【００１１】
本発明の一態様によれば、光センサの検出におけるチャタリングを防止することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態１に係る光センサの構成を示す回路図である。
【図２】本発明の実施形態２に係る光センサの構成を示す回路図である。
【図３】本発明の実施形態３に係る光センサの構成を示す回路図である。
【図４】本発明の実施形態４に係る光センサの構成を示す回路図である。
【図５】駆動電圧が低いときのカレントミラー回路の入力電流に対する増幅率を示すグラフであって、（ａ）は入力側のトランジスタサイズと出力側のトランジスタサイズとが異なる場合、（ｂ）は入力側のトランジスタサイズと出力側のトランジスタサイズとが同じである場合のグラフである。
【図６】（ａ）は従来の光センサのヒステリシス特性を示すグラフであり、（ｂ）は本発明の一実施形態に係る光センサのヒステリシス特性を示すグラフである。
【図７】（ａ）は本発明の一実施形態に係る光センサを用いた光学式エンコーダの構成を示す正面図であり、（ｂ）は上記光学式エンコーダの構成を示す側面透視図である。
【図８】図１の光センサが図７の光学式エンコーダに用いられる場合のフォトダイオードの配置を示す図である。
【図９】（ａ）は、図１の光センサにおける２つのフォトダイオードの光電流の波形、（ｂ）は、（ａ）に示した２つの増幅された光電流の差によって得られる電流の波形を示す波形図である。
【図１０】本発明の実施形態２に係る光センサの電流および出力を示すグラフである。
【発明を実施するための形態】
【００１３】
〔実施形態１〕
本発明に係る実施形態１について、図１、図７、図８、および図９を参照して以下に説明する。
【００１４】
図１は、本実施形態に係る光センサ１の構成を示す回路図である。図７の（ａ）は、本実施形態に係る光センサ１を用いた光学式エンコーダ１０１の構成を示す正面図である。図７の（ｂ）は、光学式エンコーダ１０１の構成を示す側面図である。図８は、光センサ１が光学式エンコーダ１０１に用いられる場合のフォトダイオードの配置を示す図である。図９の（ａ）は、光センサ１における２つのフォトダイオードの光電流の波形を示す波形図である。図９の（ｂ）は、図９の（ａ）に示した２つの光電流のそれぞれが増幅された電流の差によって得られる電流の波形を示す波形図である。
【００１５】
＜光学式エンコーダの構成＞
図７の（ａ）に示すように、インクリメンタル型の光学式エンコーダ１０１は、移動体としての円盤状の回転体であるコードホイール１０２と、センサ体１０３とを備えている。
【００１６】
コードホイール１０２は、全体として略円盤形状をなしている。また、コードホイール１０２の中心には、回転軸１０４が取り付けられている。このコードホイール１０２は、回転軸１０４を中心に矢印Ｓの方向に回転する。
【００１７】
＜コードホイールの構成＞
コードホイール１０２には、周縁に沿って複数のスリット１０５が形成されている。このスリット１０５は、光が透過できるように、コードホイール１０２の両面を貫通して形成されている。また、周方向に隣り合う２つのスリット１０５の間には、光を遮断する遮光部１０６が形成されている。これにより、複数のスリット１０５は、遮光部１０６を間において周方向に一列に配置されている。したがって、スリット１０５と遮光部１０６とは、コードホイール１０２の移動方向（回転方向）に交互に連続して配列される。
【００１８】
また、各スリット１０５は、コードホイール１０２の移動方向（矢印Ｓの方向）の寸法（以降「幅寸法」と称する）が、等しくなるように形成されている。また、各遮光部１０６は、上記の幅寸法が等しくなるように形成されている。しかも、各スリット１０５と各遮光部１０６とは、幅寸法が等しくなるように形成されている。
【００１９】
コードホイール１０２の周縁部における予め定められた基準位置に、光を透過する１つのインデックスパターン１０７が形成されている。このインデックスパターン１０７は、スリット１０５の列の内側に配置されている。また、インデックスパターン１０７は、幅寸法がスリット１０５および遮光部１０６の幅寸法より小さくなるように形成されている。
【００２０】
＜センサ体の構成＞
図７の（ｂ）に示すように、センサ体１０３は、コードホイール１０２の外周部を間において対向するように形成された対向部１０３ａ，１０３ｂを有している。この対向部１０３ａ，１０３ｂの間にコードホイール通過空間が形成されている。
【００２１】
対向部１０３ｂ内には、発光部１０８が配置されている。対向部１０３ａ内には、受光部１０９が配置されている。発光部１０８は、発光素子と、当該発光素子を駆動する駆動回路とを含んでいる。そして、発光部１０８は、発光素子がコードホイール１０２に向けて光を出射するように配置されている。
【００２２】
受光部１０９は、光センサを備える。光センサは、発光素子からの光を受光して光電流を出力する光電変換素子を備え、当該光電変換素子からの出力電流に基づいて検出信号を出力する。また、受光部１０９は、光電変換素子が発光素子からの光を受けることができるように配置されている。ここでは、受光部１０９は、２つの光電変換素子を有している。
【００２３】
＜光学式エンコーダの動作＞
上記のように構成される光学式エンコーダ１０１は、コードホイール１０２が矢印Ｓの示す方向に回転すると、発光部１０８から発光された光が、スリット１０５およびインデックスパターン１０７を透過する。受光部１０９では、上記の光を受けると、光電変換素子を流れる光電流に基づいて、周期パルス信号や基準パルス信号が検出信号として生成される。
【００２４】
周期パルス信号は、光がスリット１０５を透過することによって生成される信号である。周期パルス信号のパルス幅をカウントすることにより、コードホイール１０２の回転角度や回転速度を得ることができる。一方、基準パルス信号は、光がインデックスパターン１０７を透過することによって生成される原点検出信号である。
【００２５】
＜光センサの構成＞
図１に示すように、光センサ１は、受光素子１１および外付け抵抗Ｒを備えている。この光センサ１は、図７の（ａ）および図７の（ｂ）で示した光学式エンコーダ１０１におけるセンサ体１０３の受光部１０９として用いられる。
【００２６】
外付け抵抗Ｒの一端は、後述する受光素子１１に設けられた端子Ｔ１に接続されている。外付け抵抗Ｒの他端は、電源電圧Ｖｃｃが印加される電源ラインに接続されている。
【００２７】
＜受光素子の構成＞
受光素子１１は、フォトダイオードＰＤＡ＋，ＰＤＡ−、抵抗Ｒ１，Ｒ２、トランジスタＴｒ１〜Ｔｒ４（ＭＯＳＦＥＴ：金属酸化膜電界効果トランジスタ）、第１のカレントミラー回路ＣＭ１、第２のカレントミラー回路ＣＭ２、第３のカレントミラー回路ＣＭ３、第１電流源ＣＳ１、および第２電流源ＣＳ２を有している。
【００２８】
受光素子１１は、端子Ｔ１（第１端子）および端子Ｔ２（第２端子）を有する２端子の受光素子である。端子Ｔ２は、ＧＮＤに接続されている。この受光素子１１は、光入力時に回路電流を変動することにより、端子Ｔ２の固定電位（ＧＮＤ電位）に対する端子Ｔ１の電位を変動して検出信号を出力する。光センサ１は、この検出信号を検出し、受光素子１１への光入力の有無を検出する。本実施形態では、検出信号は、端子Ｔ１の電位が閾値となる電位より高ければハイレベル、該電位より低ければローレベルと見なされる。
【００２９】
なお、端子Ｔ１の電位を固定電位として、端子Ｔ２の電位を変動させてもよい。この場合、外付け抵抗Ｒは端子Ｔ２とＧＮＤとの間に接続される。
【００３０】
フォトダイオードＰＤＡ＋は、入力される光を受けて光電流Ｉｐａ＋を流す光電変換素子である。フォトダイオードＰＤＡ−は、入力される光を受けて光電流Ｉｐａ−を流す光電変換素子である。これらのフォトダイオードＰＤＡ＋およびＰＤＡ−のアノードは接地されている。
【００３１】
図８に示すように、フォトダイオードＰＤＡ＋とフォトダイオードＰＤＡ−との配置ピッチは、複数のスリット１０５の配置ピッチの半分である。言い換えれば、発光部１０８の光がスリット１０５を通過して一方のフォトダイオードＰＤＡ＋に照射（入力）されるとき、発光部１０８の光は遮光部１０６に遮蔽され他方のフォトダイオードＰＤＡ−には照射されない。その逆も同様である。そのため、コードホイール１０２が回転しているとき、光電流Ｉｐａ＋および光電流Ｉｐａ−は、図９の（ａ）に示すように、位相が１８０°ずれる。
【００３２】
第１のカレントミラー回路ＣＭ１は、ｐ型の１組のトランジスタＴｒ１１，Ｔｒ１２（ＭＯＳＦＥＴ：金属酸化膜電界効果トランジスタ）を有している。トランジスタＴｒ１１のゲート端子は、トランジスタＴｒ１２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ１１は、ドレイン端子がフォトダイオードＰＤＡ＋のカソードおよびトランジスタＴｒ１１のゲート端子に接続され、ソース端子が端子Ｔ１に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ１２は、ドレイン端子が抵抗Ｒ１の一端、およびトランジスタＴｒ１のゲート端子（回路制御端子）に接続され、ソース端子が端子Ｔ１に接続されている。
【００３３】
第２のカレントミラー回路ＣＭ２は、ｐ型の１組のトランジスタＴｒ２１，Ｔｒ２２（ＭＯＳＦＥＴ）を有している。トランジスタＴｒ２１のゲート端子は、トランジスタＴｒ２２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ２１は、ドレイン端子がフォトダイオードＰＤＡ−のカソードおよびトランジスタＴｒ２１のゲート端子に接続され、ソース端子が端子Ｔ１に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ２２のソース端子は、端子Ｔ１に接続されている。
【００３４】
第３のカレントミラー回路ＣＭ３は、ｎ型の１組のトランジスタＴｒ３１，Ｔｒ３２（ＭＯＳＦＥＴ）を有している。トランジスタＴｒ３１のゲート端子は、トランジスタＴｒ３２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ３１は、ドレイン端子がトランジスタＴｒ２２のドレイン端子およびトランジスタＴｒ３１のゲート端子に接続され、ソース端子が端子Ｔ２に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ３２は、ドレイン端子がトランジスタＴｒ１２のドレイン端子に接続され、ソース端子が端子Ｔ２に接続されている。
【００３５】
抵抗Ｒ１の一端は、上記の内容から明らかな通り、トランジスタＴｒ１２のドレイン端子に接続されている。抵抗Ｒ１の他端およびｎ型のトランジスタＴｒ１のソース端子は、端子Ｔ２に接続されている。トランジスタＴｒ１のドレイン端子は、ｐ型のトランジスタＴｒ２のドレイン端子およびｎ型のトランジスタＴｒ３のゲート端子に接続されている。トランジスタＴｒ２は、ソース端子が端子Ｔ１に接続されるとともに、ゲート端子（回路制御端子）がトランジスタＴｒ１のゲート端子に接続されている。トランジスタＴｒ１，Ｔｒ２は、このように接続されることによりインバータを形成している。
【００３６】
トランジスタＴｒ３は、ソース端子が端子Ｔ２に接続され、ドレイン端子がｎ型のトランジスタＴｒ４のソース端子に接続されている。トランジスタＴｒ４は、ドレイン端子が端子Ｔ１に接続され、ゲート端子がトランジスタＴｒ３のゲート端子および抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、端子Ｔ１に接続されている。
【００３７】
トランジスタＴｒ１〜Ｔｒ４および抵抗Ｒ２は、電流制御回路ＣＣ（電流制御部）を構成している。トランジスタＴｒ１，Ｔｒ２のゲート端子（制御端子）は、電流制御回路ＣＣの制御端子（回路制御端子）として機能する。電流制御回路ＣＣは、制御端子の電位に応じて端子Ｔ１と端子Ｔ２との間（トランジスタＴｒ３，Ｔｒ４の電流経路）を流れる電流（端子間電流）をスイッチング制御する。
【００３８】
第１電流源ＣＳ１は、端子Ｔ１，Ｔ２間の端子間電圧の上昇に応じて（すなわち端子Ｔ１の電位の上昇に応じて）増加する第１電流Ｉ１を生じさせる。第１電流源ＣＳ１は、一端が端子Ｔ１に接続され、他端が抵抗Ｒ１の一端およびトランジスタＴｒ１のゲート端子に接続されている。第１電流Ｉ１は、端子Ｔ１から抵抗Ｒ１の一端に流れ込む。
【００３９】
第２電流源ＣＳ２は、端子Ｔ１，Ｔ２間の端子間電圧の上昇に応じて（すなわち端子Ｔ１の電位の上昇に応じて）減少する第２電流Ｉ２を生じさせる。第２電流源ＣＳ２は、一端が抵抗Ｒ１の一端およびトランジスタＴｒ１のゲート端子に接続され、他端が端子Ｔ２に接続されている。第２電流Ｉ２は、抵抗Ｒ１の一端から端子Ｔ２に流れ込む。
【００４０】
＜光センサの動作＞
フォトダイオードＰＤＡ＋が受光すると、フォトダイオードＰＤＡ＋に光電流Ｉｐａ＋が流れる。光電流Ｉｐａ＋は第１のカレントミラー回路ＣＭ１（電流増幅回路）によって増幅され、出力側のトランジスタＴｒ１２から電流ＩＡ＋として出力される。
【００４１】
一方、フォトダイオードＰＤＡ−が受光すると、フォトダイオードＰＤＡ−に光電流Ｉｐａ−が流れる。光電流Ｉｐａ−は第２のカレントミラー回路ＣＭ２（電流増幅回路）によって増幅され、第３のカレントミラー回路ＣＭ３（電流増幅回路）の入力側トランジスタＴｒ３１に流れる。その結果、第３のカレントミラー回路ＣＭ３の出力側トランジスタＴｒ３２から電流ＩＡ−が出力される。
【００４２】
このとき、電流ＩＡ＋の一部が、電流ＩＡ−として第３のカレントミラー回路ＣＭ３のトランジスタＴｒ３２に流れる。つまり、第１のカレントミラー回路ＣＭ１の出力電流ＩＡ＋から第３のカレントミラー回路ＣＭ３の出力電流ＩＡ−が減じられることになる。
【００４３】
第１のカレントミラー回路ＣＭ１の増幅率と、第２のカレントミラー回路ＣＭ２の増幅率とは等しく、例えば２０倍である。一方、第３のカレントミラー回路ＣＭ３の増幅率は１倍である。このように構成することで、電流ＩＡ＋の光電流Ｉｐａ＋に対する増幅率と、電流ＩＡ−の光電流Ｉｐａ−に対する増幅率とが等しくなる。また、第３のカレントミラー回路ＣＭ３を構成するトランジスタＴｒ３１，Ｔｒ３２が対称になるため、第３のカレントミラー回路ＣＭ３での増幅率の、入力電流によるばらつきを低減できる。なお、カレントミラー回路の、入力電流によるばらつきについては、後述の実施形態４も参照されたい。
【００４４】
図９の（ａ）に示すように、光電流Ｉｐａ＋，Ｉｐａ−は、光センサ１が光学式エンコーダ１０１に搭載されている状態では、光学式エンコーダ１０１における光の回り込みによる直流成分を含んでいる。
【００４５】
光センサ１（受光部１０９）が受光する光透過領域の像は、回転しているコードホイール１０２におけるスリット１０５およびインデックスパターン１０７と、発光部１０８との位置関係から、広がったり狭まったりして変動する。この変動が光の回り込み成分としてフォトダイオードＰＤＡ＋，ＰＤＡ−に受光されると、光電流Ｉｐａ＋，Ｉｐａ−に直流成分として現れる。
【００４６】
コードホイール１０２が回転しているとき、電流ＩＡ＋，ＩＡ−は、図９の（ａ）に示した光電流Ｉｐａ＋，Ｉｐａ−の波形と同様の波形を有する。電流ＩＡ＋，ＩＡ−は、それぞれ光電流Ｉｐａ＋，Ｉｐａ−に現れた直流成分に由来する直流成分を含んでいる。しかし、電流ＩＡ＋から電流ＩＡ−が減じられた電流は、図９の（ｂ）に示すように、各出力電流に含まれていた直流成分が相殺された電流ＩＡとなる。
【００４７】
また、第１電流Ｉ１は、電流ＩＡと合流して抵抗Ｒ１に流れ込む。一方、第２電流Ｉ２は、電流ＩＡから分岐して第２電流源ＣＳ２に流れる。つまり、電流ＩＡに第１電流Ｉ１を加算し、第２電流Ｉ２を減算した電流ＩＲ１が、抵抗Ｒ１を流れる。
【００４８】
電流ＩＲ１が抵抗Ｒ１を流れることにより、抵抗Ｒ１の両端に電位差が生じる。このため、ＧＮＤを基準としたトランジスタＴｒ１，Ｔｒ２のゲート電圧（インバータの入力電圧）が変動する。上記のゲート電圧は、抵抗Ｒ１を流れる電流ＩＲ１の大きさによって決まる。抵抗Ｒ１の抵抗値は、電流ＩＲ１が一定の値ＩＴＨ以上になると、上記のゲート電圧がインバータの閾値電圧を越えるように設定される。
【００４９】
電流ＩＲ１の電流値がＩＴＨを超えると（トランジスタＴｒ１のゲート電圧が閾値電圧を超えると）、トランジスタＴｒ１がオンする。これにより、トランジスタＴｒ３，Ｔｒ４がオフするので、電流制御回路ＣＣを介して端子Ｔ１，Ｔ２の間を流れる電流が減少する（なくなる）。それゆえ、外付け抵抗Ｒを流れる電流が小さくなるので、外付け抵抗Ｒによる電源電圧Ｖｃｃからの電圧降下が小さくなる。それゆえ、端子Ｔ１の電位が上昇し、端子Ｔ１，Ｔ２（２端子）の間の電圧が上昇する。
【００５０】
一方、電流ＩＲ１の電流値がＩＴＨを下回ると（トランジスタＴｒ１のゲート電圧が閾値電圧を下回ると）、トランジスタＴｒ１がオフする。これにより、トランジスタＴｒ３，Ｔｒ４がオンするので、電流制御回路ＣＣを介して端子Ｔ１，Ｔ２の間を流れる電流が増加する。それゆえ、外付け抵抗Ｒを流れる電流が大きくなるので、外付け抵抗Ｒによる電源電圧Ｖｃｃからの電圧降下が大きくなる。それゆえ、端子Ｔ１の電位が低下し、上記の２端子間の電圧が低下する。
【００５１】
なお、トランジスタＴｒ２は、トランジスタＴｒ１がオフし、トランジスタＴｒ３，Ｔｒ４がオンする速度を上げるために、この移行期間のみオンする。
【００５２】
このように、トランジスタＴｒ３，Ｔｒ４のオフ／オンに応じて２端子間の電圧が昇降する。したがって、フォトダイオードＰＤＡ＋に光入力があるとき（Ｉｐａ＋，ＩＡ＋が大きいとき）に端子Ｔ１に現れる出力電圧がハイレベル電圧となる。フォトダイオードＰＤＡ＋に光入力がないとき（Ｉｐａ＋，ＩＡ＋が小さいとき）に端子Ｔ１に現れる出力電圧がローレベル電圧（ただしＧＮＤより高い）となる。光センサ１は、端子Ｔ１の電圧を検出することにより、フォトダイオードＰＤＡ＋への光入力の有無を判定することができる。
【００５３】
例えば、第１電流源ＣＳ１は、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合に第１電流Ｉ１を生じさせ、ローレベル電圧である場合には第１電流Ｉ１を生じさせない。第１電流源ＣＳ１の第１電流Ｉ１は、端子Ｔ１，Ｔ２間の端子間電圧の上昇に応じて増加すると言える。
【００５４】
また、第２電流源ＣＳ２は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合に第２電流Ｉ２を生じさせ、ハイレベル電圧である場合に第２電流Ｉ２を生じさせない。第２電流源ＣＳ２の第２電流Ｉ２は、端子Ｔ１，Ｔ２間の端子間電圧の上昇に応じて減少すると言える。
【００５５】
このように構成することで、端子Ｔ１に現れる出力電圧がヒステリシス特性を持つ。
【００５６】
抵抗Ｒ１の一端（上側端）から流れ出す第２電流Ｉ２は、抵抗Ｒ１を流れる電流を減少させるよう働く。それゆえ、第２電流Ｉ２は、電流制御回路ＣＣの制御端子（トランジスタＴｒ１，Ｔｒ２のゲート端子）の電位を下降させるよう働く。つまり、端子Ｔ１に現れる出力電圧がローレベル電圧からハイレベル電圧に移行する際には、電流ＩＡが、ＩＴＨに第２電流Ｉ２の電流値を加算した値まで上昇する必要がある。
【００５７】
抵抗Ｒ１の一端（上側端）に流れ込む第１電流Ｉ１は、抵抗Ｒ１を流れる電流を増加させるよう働く。それゆえ、第１電流Ｉ１は、電流制御回路ＣＣの制御端子の電位を上昇させるよう働く。つまり、端子Ｔ１に現れる出力電圧がハイレベル電圧からローレベル電圧に移行する際には、電流ＩＡが、ＩＴＨから第１電流Ｉ１の電流値を減算した値まで低下する必要がある。
【００５８】
なお、抵抗Ｒ１の一端（上端側）に流れ込む電流ＩＡは、抵抗Ｒ１を流れる電流を増加させるよう働く。それゆえ、電流ＩＡは、電流制御回路ＣＣの制御端子の電位を上昇させるよう働く。また、電流ＩＡは、光電流Ｉｐａ＋の増加に応じて増加し、光電流Ｉｐａ＋は、受光素子１１のフォトダイオードＰＤＡ＋への光入力に応じて増加する。つまり、受光素子１１への光入力に応じて増加する光電流Ｉｐａ＋は、電流制御回路ＣＣの制御端子の電位を上昇させると言える。
【００５９】
なお、第１電流源ＣＳ１は、端子Ｔ１に現れる出力電圧がハイレベル電圧からローレベル電圧に移行した後には第１電流Ｉ１を生じさせない。端子Ｔ１に現れる出力電圧がハイレベル電圧からローレベル電圧に移行した後に第１電流Ｉ１を生じさせ続けると、出力電圧を再度ローレベル電圧からハイレベル電圧に移行させるために必要な電流ＩＡの電流値が第１電流Ｉ１の電流値の分だけ小さくなる。すなわち、端子Ｔ１に現れる出力電圧のヒステリシス特性が、減少または消滅し、チャタリングが発生しやすくなるからである。
【００６０】
同様に、第２電流源ＣＳ２は、端子Ｔ１に現れる出力電圧がローレベル電圧からハイレベル電圧に移行した後には第２電流Ｉ２を生じさせない。端子Ｔ１に現れる出力電圧がローレベル電圧からハイレベル電圧に移行した後に第２電流Ｉ２を生じさせ続けると、出力電圧を再度ハイレベル電圧からローレベル電圧に移行させるために必要な電流ＩＡの電流値が第２電流Ｉ２の電流値の分だけ大きくなるからである。
【００６１】
なお、これに限らず、第１電流源ＣＳ１は、上記の通り、端子Ｔ１に現れる出力電圧の増加に応じて第１電流Ｉ１を増加させてもよい。また、第２電流源ＣＳ２は、端子Ｔ１に現れる出力電圧の増加に応じて第２電流Ｉ２を減少させてもよい。端子Ｔ１に現れる出力電圧がハイレベル電圧である場合には、第１電流Ｉ１が、第２電流Ｉ２より大きくなるように構成する。一方、端子Ｔ１に現れる出力電圧がローレベル電圧である場合には、第２電流Ｉ２が、第１電流Ｉ１より大きくなるように構成する。
【００６２】
また、第１電流Ｉ１と第２電流Ｉ２のうち、いずれか一方の電流値は、端子間電圧によらず一定であっても構わない。例えば、第１電流Ｉ１の電流値は一定で、端子Ｔ１に現れる出力電圧がハイレベル電圧であるときには第２電流Ｉ２が第１電流Ｉ１より小さくなるように制御し、端子Ｔ１に現れる出力電圧がローレベル電圧であるときには第２電流Ｉ２が第１電流Ｉ１より大きくなるように制御してもよい。逆に、第２電流Ｉ２の電流値は一定で、端子Ｔ１に現れる出力電圧がハイレベル電圧であるときには第１電流Ｉ１が第２電流Ｉ２より大きくなるように制御し、端子Ｔ１に現れる出力電圧がローレベル電圧であるときには第１電流Ｉ１が第２電流Ｉ２より小さくなるように制御してもよい。Ｉ１およびＩ２≧０として、抵抗Ｒ１を流れる電流のうち、光電流に起因しない成分（Ｉ１−Ｉ２）が、端子Ｔ１に現れる出力電圧がローレベル電圧であるとき負に、端子Ｔ１に現れる出力電圧がハイレベル電圧であるとき正であればよい。
【００６３】
＜応答速度の低下防止＞
上記のように、トランジスタＴｒ１，Ｔｒ２がインバータを構成することにより、トランジスタＴｒ３が高速でスイッチング動作することができる。しかしながら、受光素子１１の２端子間の電位差が降下するとき、トランジスタＴｒ２のゲート−ドレイン間では、トランジスタＴｒ３がスイッチング動作してから徐々に電位差が減るので、電流が減少する。このため、受光素子１１の応答速度が徐々に低下していく。
【００６４】
そこで、このような不都合を回避することができるように、受光素子１１では、抵抗Ｒ２が設けられている。これにより、２端子間の電位差の降下が抵抗Ｒ２で補助されるので、応答速度の低下を防ぐことが可能となる。
【００６５】
ところで、受光素子１１の検出信号生成部における各トランジスタをＭＯＳＦＥＴで構成すれば、ドーズ量を調整することにより、トランジスタの動作スレッシュホールドレベルを変えることが可能である。例えば、２端子間の電位差を生じさせるために電流を発生させるトランジスタ（受光素子１１においてはトランジスタＴｒ３）の動作スレッシュホールドレベルを０．７Ｖより低く設定しておく。これは、通常、光センサ１の検出信号を受けるデバイスがダイオード電圧である０．７Ｖにスレッシュホールドレベルを設けるためである。
【００６６】
これにより、２端子間の電位差をより大きくすることができる。したがって、受光素子１１の動作範囲を広げることができる。
【００６７】
＜リーク電流の減少＞
受光素子１１において、スレッシュホールドレベルの低いトランジスタを用いた場合、高温におけるトランジスタＴｒ３のオフ時にリーク電流が生じることが懸念される。このようなリーク電流が生じると、本来、２端子間の電位差が上昇するときに、２端子間の電位差が低下してしまうという不都合が生じる。
【００６８】
そこで、このような不都合を回避することができるように、トランジスタＴｒ３と縦続接続されるトランジスタＴｒ４が設けられている。これにより、トランジスタＴｒ３のドレイン電圧を下げると、オフ時のリーク電流を１／１０以上に減少させることが可能となる。それゆえ、トランジスタＴｒ３のオフ時のリーク電流を大幅に減少させることができる。特に、スイッチング動作するトランジスタＴｒ３は、大電流を流すために、大きいサイズに形成される必要があるので、リーク電流がそれだけ大きくなりやすい。したがって、２端子間の電位差の上昇時に２端子間の電位差の低下を抑制することができる。
【００６９】
ところで、トランジスタＴｒ１は、スレッシュホールドレベルの温度特性の変動が大きいと、誤動作する可能性がある。これは、ＭＯＳＦＥＴのスレッシュホールドレベルが高温で低下することによる。一方、電流−電圧変化に用いる抵抗は、例えば拡散抵抗を用いると、抵抗値が高温で上昇するため、感度に大きな温度特性を生じてしまう。
【００７０】
そこで、受光素子１１は、このような不都合を回避することができるように、抵抗Ｒ１（バイアス抵抗）が負の温度特性を有する抵抗（例えばポリシリコン抵抗）で構成されている。これにより、ＭＯＳＦＥＴであるトランジスタＴｒ１の温度特性と抵抗Ｒ１の温度特性とを相殺することが可能となる。したがって、受光素子１１の温度特性の変動を抑制することができる。
【００７１】
＜回路構成の変形例＞
なお、上記の抵抗Ｒ２およびトランジスタＴｒ４のいずれかまたは両方を省略した受光素子を用いた光センサも、本発明の技術的範囲に含まれる。また、フォトダイオードＰＤＡ−、第２のカレントミラー回路ＣＭ２および第３のカレントミラー回路ＣＭ３を省略した受光素子を用いた光センサも、本発明の技術的範囲に含まれる。また、トランジスタＴｒ１を省略して代わりに抵抗を接続する、または単にトランジスタＴｒ２を省略することもできる。また、第１のカレントミラー回路ＣＭ１の代わりに、光電流Ｉｐａ＋を所定の増幅率で増幅させて、電流ＩＡ＋を出力する電流増幅回路を用いることもできる。同様に、第２のカレントミラー回路ＣＭ２および第３のカレントミラー回路ＣＭ３の代わりに、光電流Ｉｐａ−を所定の増幅率で増幅させて、電流ＩＡ−を出力する電流増幅回路を用いることもできる。また、抵抗Ｒ１（抵抗素子、インピーダンス素子）の代わりに、電流ＩＡに対して順方向に接続されたダイオード（インピーダンス素子）を用いることもできる。
【００７２】
〔実施形態２〕
本発明に係る実施形態２について、図２および図１０に基づいて説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００７３】
＜光センサの構成＞
図２は、本実施形態に係る光センサ２の構成を示す回路図である。図２に示すように、光センサ２は、受光素子１２および外付け抵抗Ｒを備えている。この光センサ２も、図１で示した光センサ１と同様、図７の（ａ）および図７の（ｂ）で示した光学式エンコーダ１０１における、センサ体１０３の受光部１０９として用いることができる。
【００７４】
＜受光素子の構成＞
受光素子１２は、前述の受光素子１１と同様、フォトダイオードＰＤＡ＋，ＰＤＡ−、抵抗Ｒ１，Ｒ２、トランジスタＴｒ１〜Ｔｒ４（ＭＯＳＦＥＴ）、第１のカレントミラー回路ＣＭ１、第２のカレントミラー回路ＣＭ２、第３のカレントミラー回路ＣＭ３、第１電流源ＣＳ１、および第２電流源ＣＳ２を有している。第１電流源ＣＳ１は、抵抗Ｒ４および第５のカレントミラー回路ＣＭ５を含む。第２電流源ＣＳ２は、抵抗Ｒ３、トランジスタＴｒ５、第４のカレントミラー回路ＣＭ４、および第６のカレントミラー回路ＣＭ６を含む。
【００７５】
第４のカレントミラー回路ＣＭ４は、１組のｐ型のトランジスタＴｒ４１，Ｔｒ４２（ＭＯＳＦＥＴ）を有している。トランジスタＴｒ４１のゲート端子は、トランジスタＴｒ４２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ４１は、ドレイン端子がトランジスタＴｒ４１のゲート端子に接続され、ソース端子が端子Ｔ１に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ４２は、ソース端子が端子Ｔ１に接続されている。トランジスタＴｒ４１，Ｔｒ４２の閾値電圧は、トランジスタＴｒ３の閾値電圧未満に設定されている。
【００７６】
第５のカレントミラー回路ＣＭ５は、１組のｐ型のトランジスタＴｒ５１，Ｔｒ５２（ＭＯＳＦＥＴ）を有している。トランジスタＴｒ５１のゲート端子は、トランジスタＴｒ５２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ５１は、ドレイン端子がトランジスタＴｒ５１のゲート端子に接続され、ソース端子が端子Ｔ１に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ５２は、ドレイン端子が抵抗Ｒ１の一端に接続され、ソース端子が端子Ｔ１に接続されている。トランジスタＴｒ５１，Ｔｒ５２の閾値電圧は、トランジスタＴｒ３の閾値電圧以上に設定されている。
【００７７】
第６のカレントミラー回路ＣＭ６は、１組のｎ型のトランジスタＴｒ６１，Ｔｒ６２（ＭＯＳＦＥＴ）を有している。トランジスタＴｒ６１のゲート端子は、トランジスタＴｒ６２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ６１は、ドレイン端子がトランジスタＴｒ６１のゲート端子およびトランジスタＴｒ４２のドレイン端子に接続され、ソース端子が端子Ｔ２に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ６２は、ドレイン端子が抵抗Ｒ１の一端に接続され、ソース端子が端子Ｔ２に接続されている。トランジスタＴｒ６１，Ｔｒ６２の閾値電圧は、トランジスタＴｒ３の閾値電圧未満に設定されている。
【００７８】
抵抗Ｒ３の一端は、トランジスタＴｒ４１のドレイン端子に接続されている。抵抗Ｒ３の他端は、端子Ｔ２に接続されている。抵抗Ｒ４の一端は、トランジスタＴｒ５１のドレイン端子に接続されている。抵抗Ｒ４の他端は、端子Ｔ２に接続されている。
【００７９】
ｎ型のトランジスタＴｒ５は、ドレイン端子がトランジスタＴｒ６２のゲート端子に接続され、ソース端子が端子Ｔ２に接続され、ゲート端子が抵抗Ｒ１の一端に接続されている。トランジスタＴｒ５がオンする閾値電圧は、トランジスタＴｒ１がオンする閾値電圧と同じである。
【００８０】
＜光センサの動作＞
光を検出する動作については、実施形態１と同様であるので省略する。以下に、本実施形態における第１電流源ＣＳ１および第２電流源ＣＳ２の動作を説明する。
【００８１】
まず、端子Ｔ１に現れる出力電圧がローレベル電圧である場合、第１電流源ＣＳ１は、第１電流Ｉ１を生じさせない。第５のカレントミラー回路ＣＭ５は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合オフするため、第１電流Ｉ１を出力しない。
【００８２】
一方、端子Ｔ１に現れる出力電圧がローレベル電圧である場合、第２電流源ＣＳ２は、第２電流Ｉ２を生じさせる。第４のカレントミラー回路ＣＭ４は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合でもオンし、電流を出力する。第４のカレントミラー回路ＣＭ４から出力された電流は、第６のカレントミラー回路ＣＭ６へ入力される。トランジスタＴｒ５は、端子Ｔ１に現れる出力電圧がローレベルの場合（電流ＩＲ１がＩＴＨ未満の場合）にはオフする。このため、第６のカレントミラー回路ＣＭ６は、オンし、抵抗Ｒ１の一端（上側端）から端子Ｔ２に流れ出す第２電流Ｉ２を出力する。
【００８３】
次に、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、第１電流源ＣＳ１は、第１電流Ｉ１を生じさせる。第５のカレントミラー回路ＣＭ５は、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、オンし、端子Ｔ１から抵抗Ｒ１の一端（上側端）に流れ込む第１電流Ｉ１を出力する。
【００８４】
一方、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、第２電流源ＣＳ２は、第２電流Ｉ２を生じさせない。第４のカレントミラー回路ＣＭ４のトランジスタＴｒ４１は、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、オンする。第４のカレントミラー回路ＣＭ４から出力された電流は、第６のカレントミラー回路ＣＭ６へ入力される。しかし、トランジスタＴｒ５は、端子Ｔ１に現れる出力電圧がハイレベル電圧の場合（電流ＩＲ１がＩＴＨより大きい場合）にはオンする。このため、トランジスタＴｒ６２は、オフする。したがって、第６のカレントミラー回路ＣＭ６は、第２電流Ｉ２を出力しない。
【００８５】
このように構成することで、端子Ｔ１に現れる出力電圧が、実施形態１で記載したものと同様のヒステリシス特性を持つ。抵抗Ｒ１の一端（上側端）から流れ出す第２電流Ｉ２は、抵抗Ｒ１を流れる電流を減少させるように、つまり、電流制御回路ＣＣの制御端子（トランジスタＴｒ１，Ｔｒ２のゲート端子）の電位を下降させるよう働く。また、抵抗Ｒ１の一端（上側端）に流れ込む第１電流Ｉ１は、抵抗Ｒ１を流れる電流を増加させるように、つまり、電流制御回路ＣＣの制御端子の電位を上昇させるよう働く。
【００８６】
第１電流Ｉ１および第２電流Ｉ２の電流値は、第４のカレントミラー回路ＣＭ４，第５のカレントミラー回路ＣＭ５，第６のカレントミラー回路ＣＭ６の増幅率、および抵抗Ｒ３，Ｒ４の抵抗値を設定することで、適宜変更できる。ただし、抵抗Ｒ１は端子Ｔ２に接続されていることで接地されており、負の電流は生じない。そのため、第１電流Ｉ１の電流値を第２電流Ｉ２の電流値より大きくすることが好ましい。
【００８７】
図１０は、光センサ２において、抵抗Ｒ１を流れる電流ＩＲ１と、端子Ｔ１に現れる出力電圧とを示す図である。横軸は時間を示す。電流ＩＲ１の電流値がＩＴＨを超えると、端子Ｔ１に現れる出力電圧がローレベル電圧（Ｌ）からハイレベル電圧（Ｈ）へ変化し、ＩＴＨを下回ると、端子Ｔ１に現れる出力電圧がハイレベル電圧（Ｈ）からローレベル電圧（Ｌ）へ変化する。図１０に示すように、端子Ｔ１に現れる出力電圧がハイレベル電圧（Ｈ）の場合、抵抗Ｒ１を流れる電流ＩＲ１は、電流ＩＡに第１電流Ｉ１の電流値を加えたものになる。一方、端子Ｔ１に現れる出力電圧がローレベル電圧（Ｌ）の場合、抵抗Ｒ１を流れる電流ＩＲ１は、電流ＩＡから第２電流Ｉ２の電流を減じたものになる。図における「ヒステリシス」はＩ１＋Ｉ２の値に一致する。ただし、上述した通り、抵抗Ｒ１には負の電流は生じないため、電流ＩＲ１が０未満になることはない。
【００８８】
また、端子Ｔ１に現れる出力電圧の、ハイレベルとローレベルとのパルスデューティ比は、第１電流Ｉ１、第２電流Ｉ２、およびＩＴＨの大きさによって決まる。例えば、以下の式が満たされる場合、上記パルスデューティ比は５０％になる。
ＩＴＨ＝（Ｉ１−Ｉ２）／２
なお、第４のカレントミラー回路ＣＭ４および第５のカレントミラー回路ＣＭ５は、同一構造のトランジスタで構成することが望ましい。ここで、同一構造とは、ゲート、ドレイン、およびソースの構造が同一であるということを意味する。このとき、第１電流源ＣＳ１と第２電流源ＣＳ２とは、同一構造のスイッチング素子を含むと言える。
【００８９】
このように構成すれば、これらの回路を構成する対応するトランジスタの特性が、プロセスばらつきまたは温度変化に対して、同様の変化をするようになる。
【００９０】
なお、上記の実施形態では、第１電流源ＣＳ１と第２電流源ＣＳ２とがそれぞれ同一構造のトランジスタ（ＭＯＳＦＥＴ）を含む例を示した。しかし、本発明の実施に当たっては、トランジスタに限らず、任意のスイッチング素子を利用することができる。
【００９１】
〔実施形態３〕
本発明に係る実施形態３について、図３に基づいて説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００９２】
＜光センサの構成＞
図３は、本実施形態に係る光センサ３の構成を示す回路図である。図３に示すように、光センサ３は、受光素子１３および外付け抵抗Ｒを備えている。この光センサ３も、図１で示した光センサ１と同様、図７の（ａ）および図７の（ｂ）で示した光学式エンコーダ１０１における、センサ体１０３の受光部１０９として用いることができる。
【００９３】
＜受光素子の構成＞
受光素子１３は、前述の受光素子１１と同様、フォトダイオードＰＤＡ＋，ＰＤＡ−、抵抗Ｒ１，Ｒ２、トランジスタＴｒ１〜Ｔｒ４（ＭＯＳＦＥＴ）、第１のカレントミラー回路ＣＭ１、第２のカレントミラー回路ＣＭ２、第３のカレントミラー回路ＣＭ３、第１電流源ＣＳ１、および第２電流源ＣＳ２を有している。第１電流源ＣＳ１は、抵抗Ｒ４および第５のカレントミラー回路ＣＭ５を含む。本実施形態では、第２電流源ＣＳ２は、トランジスタＴｒ６、第４のカレントミラー回路ＣＭ４、および第６のカレントミラー回路ＣＭ６を含む。
【００９４】
ｎ型のトランジスタＴｒ６は、ゲート端子がトランジスタＴｒ３のゲート端子に接続され、ドレイン端子が第４のカレントミラー回路ＣＭ４の入力側のトランジスタＴｒ４１のドレイン端子に接続され、ソース端子が端子Ｔ２に接続されている。また、トランジスタＴｒ６がオンする閾値電圧は、トランジスタＴｒ３がオンする閾値電圧と同じである。
【００９５】
電流制御回路ＣＣ（電流制御部）は、端子Ｔ１と端子Ｔ２との間を流れる端子間電流の経路上に設けられたトランジスタＴｒ３（第１スイッチング素子）を含む。第２電流源ＣＳ２は、第２電流Ｉ２を制御するトランジスタＴｒ６（第２スイッチング素子）を含む。トランジスタＴｒ３のゲート端子（第１制御端子）とトランジスタＴｒ６のゲート端子（第２制御端子）とが接続されていると言える。すなわち、トランジスタＴｒ３と、トランジスタＴｒ６とはミラー接続されている。
【００９６】
なお、トランジスタＴｒ４１のドレイン端子とトランジスタＴｒ６のドレイン端子との間に、抵抗が設けられていてもよい。
【００９７】
＜光センサの動作＞
光を検出する動作については、実施形態１と同様であるので省略する。以下に、本実施形態における第１電流源ＣＳ１および第２電流源ＣＳ２の動作を説明する。
【００９８】
まず、端子Ｔ１に現れる出力電圧がローレベル電圧である場合、第１電流源ＣＳ１は、第１電流Ｉ１を生じさせない。第５のカレントミラー回路ＣＭ５は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合オフするため、第１電流Ｉ１を出力しない。
【００９９】
一方、端子Ｔ１に現れる出力電圧がローレベル電圧である場合、第２電流源ＣＳ２は、第２電流Ｉ２を生じさせる。電流制御回路ＣＣのトランジスタＴｒ３は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合にはオンし、端子間電流を発生させる。このとき、同様にトランジスタＴｒ６は、オンする。そのため、第４のカレントミラー回路ＣＭ４および第６のカレントミラー回路ＣＭ６は、オンする。第４のカレントミラー回路ＣＭ４から出力された電流は、第６のカレントミラー回路ＣＭ６へ入力される。第４のカレントミラー回路ＣＭ４から電流を入力された第６のカレントミラー回路ＣＭ６は、抵抗Ｒ１の一端（上側端）から端子Ｔ２に流れ出す第２電流Ｉ２を出力する。
【０１００】
次に、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、第１電流源ＣＳ１は、第１電流Ｉ１を生じさせる。第５のカレントミラー回路ＣＭ５は、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、オンし、端子Ｔ１から抵抗Ｒ１の一端（上側端）に流れ込む第１電流Ｉ１を出力する。
【０１０１】
一方、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、第２電流源ＣＳ２は、第２電流Ｉ２を生じさせない。電流制御回路ＣＣのトランジスタＴｒ３は、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合にはオフする。このとき、同様にトランジスタＴｒ６は、オフする。そのため、第４のカレントミラー回路ＣＭ４はオフする。したがって、第６のカレントミラー回路ＣＭ６は、第２電流Ｉ２を出力しない。
【０１０２】
このように構成することで、端子Ｔ１に現れる出力電圧が、実施形態１で記載したものと同様のヒステリシス特性を持つ。抵抗Ｒ１の一端（上側端）から流れ出す第２電流Ｉ２は、抵抗Ｒ１を流れる電流を減少させるように、つまり、電流制御回路ＣＣの制御端子（トランジスタＴｒ１，Ｔｒ２のゲート端子）の電位を下降させるよう働く。また、抵抗Ｒ１の一端（上側端）に流れ込む第１電流Ｉ１は、抵抗Ｒ１を流れる電流を増加させるように、つまり、電流制御回路ＣＣの制御端子の電位を上昇させるよう働く。
【０１０３】
本実施形態における第２電流源ＣＳ２は、ゲート端子がトランジスタＴｒ３のゲート端子に接続され、ソース端子がトランジスタＴｒ３のソース端子と同様に端子Ｔ２に接続されているトランジスタＴｒ６を含む。端子Ｔ１（出力検出Ａ）のローレベル電圧は、トランジスタＴｒ３を流れる電流によって決定される。光センサ３では、トランジスタＴｒ３とミラー接続されたトランジスタＴｒ６によって第２電流Ｉ２を制御する。これにより、トランジスタＴｒ１，Ｔｒ２等の特性のプロセス（製造工程）ばらつきに影響されることなく、トランジスタＴｒ３のスイッチング制御と同期した第２電流Ｉ２の制御が可能となる。それゆえヒステリシス特性を安定させることができる。
【０１０４】
なお、第２電流Ｉ２をスイッチング制御する場合、電流制御回路ＣＣの端子間電流をスイッチング制御するスイッチング素子を用いて制御する構成が考えられる。例えば、図３に示した受光素子１３において、トランジスタＴｒ６を省略し、トランジスタＴｒ４１のドレイン端子をトランジスタＴｒ３のドレイン端子に接続したものが挙げられる。このように構成すれば、端子Ｔ１に現れる出力電圧がハイレベル電圧の場合、第２電流Ｉ２は、端子間電流と同様にオフ制御される。一方、端子Ｔ１に現れる出力電圧がローレベル電圧の場合、第２電流Ｉ２は、端子間電流と同様にオン制御される。
【０１０５】
なお、上記の実施形態では、電流制御回路ＣＣにおいて端子間電流の経路上に設けられたスイッチング素子と、第２電流源ＣＳ２において第２電流をスイッチング制御するスイッチング素子とが、それぞれトランジスタ（ＭＯＳＦＥＴ）である例を示した。しかし、本発明の実施に当たっては、トランジスタに限らず、任意のスイッチング素子を利用することができる。
【０１０６】
〔実施形態４〕
本発明に係る実施形態４について、図４，図５，および図６に基づいて説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１０７】
＜光センサの構成＞
図４は、本実施形態に係る光センサ４の構成を示す回路図である。図５の（ａ）は、カレントミラー回路の、入力側のトランジスタサイズと出力側のトランジスタサイズが異なる場合における、駆動電圧が低いときの、入力電流に対する増幅率を示すグラフである。図４に示すように、光センサ４は、受光素子１４および外付け抵抗Ｒを備えている。この光センサ４も、図１で示した光センサ１と同様、図７の（ａ）および図７の（ｂ）で示した光学式エンコーダ１０１における、センサ体１０３の受光部１０９として用いられる。
【０１０８】
＜受光素子の構成＞
受光素子１４は、前述の受光素子１１と同様、フォトダイオードＰＤＡ＋，ＰＤＡ−、抵抗Ｒ１，Ｒ２、トランジスタＴｒ１〜Ｔｒ４（ＭＯＳＦＥＴ）、第１のカレントミラー回路ＣＭ１、第２のカレントミラー回路ＣＭ２、第３のカレントミラー回路ＣＭ３、第１電流源ＣＳ１、および第２電流源ＣＳ２を有している。第１電流源ＣＳ１は、抵抗Ｒ４および第８のカレントミラー回路ＣＭ８を含む。第２電流源ＣＳ２は、トランジスタＴｒ６および第７のカレントミラー回路ＣＭ７を含む。
【０１０９】
第７のカレントミラー回路ＣＭ７は、１組のｐ型のトランジスタＴｒ７１，Ｔｒ７２（ＭＯＳＦＥＴ）を有している。トランジスタＴｒ７１のゲート端子は、トランジスタＴｒ７２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ７１は、ドレイン端子がトランジスタＴｒ７１のゲート端子に接続され、ソース端子が端子Ｔ１に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ７２は、ソース端子が端子Ｔ１に接続され、ドレイン端子がフォトダイオードＰＤＡ＋のカソードに接続されている。トランジスタＴｒ７１，Ｔｒ７２の閾値電圧は、トランジスタＴｒ３の閾値電圧未満に設定されている。
【０１１０】
第８のカレントミラー回路ＣＭ８は、１組のｎ型のトランジスタＴｒ８１，Ｔｒ８２（ＭＯＳＦＥＴ）を有している。トランジスタＴｒ８１のゲート端子は、トランジスタＴｒ８２のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタＴｒ８１は、ドレイン端子がトランジスタＴｒ８１のゲート端子に接続され、ソース端子が端子Ｔ２に接続されている。カレントミラー回路としての出力側のトランジスタＴｒ８２は、ソース端子が端子Ｔ２に接続され、ドレイン端子がフォトダイオードＰＤＡ＋のカソードに接続されている。トランジスタＴｒ８１，Ｔｒ８２の閾値電圧は、トランジスタＴｒ３の閾値電圧より高く設定されている。
【０１１１】
つまり、第２電流源ＣＳ２は、第１電流源ＣＳ１が第１電流Ｉ１を発生させる閾値電圧より低い端子Ｔ１，Ｔ２間の端子間電圧で第２電流Ｉ２を発生させる回路を含んでいると言える。
【０１１２】
なお、トランジスタＴｒ７１のドレイン端子とトランジスタＴｒ６のドレイン端子との間に、抵抗が設けられていてもよい。
【０１１３】
＜光センサの動作＞
光を検出する動作については、実施形態１と同様であるので省略する。以下に、本実施形態における第１電流源ＣＳ１および第２電流源ＣＳ２の動作を説明する。
【０１１４】
まず、端子Ｔ１に現れる出力電圧がローレベル電圧である場合、第１電流源ＣＳ１は、第１電流Ｉ１を生じさせない。第８のカレントミラー回路ＣＭ８は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合、オフするため、第１電流Ｉ１を出力しない。
【０１１５】
一方、端子Ｔ１に現れる出力電圧がローレベル電圧である場合、第２電流源ＣＳ２は、第２電流Ｉ２を生じさせる。トランジスタＴｒ３は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合にはオンし、端子間電流を発生させる。このとき、同様にトランジスタＴｒ６はオンする。そのため、第７のカレントミラー回路ＣＭ７は、オンし、フォトダイオードＰＤＡ＋のカソード側へ流れ込む第２電流Ｉ２を出力する。
【０１１６】
次に、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、第１電流源ＣＳ１は、第１電流Ｉ１を生じさせる。第８のカレントミラー回路ＣＭ８は、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、オンし、フォトダイオードＰＤＡ＋のカソード側から流れ出す第１電流Ｉ１を出力する。
【０１１７】
一方、端子Ｔ１に現れる出力電圧がハイレベル電圧である場合、第２電流源ＣＳ２は、第２電流Ｉ２を生じさせない。トランジスタＴｒ３は、端子Ｔ１に現れる出力電圧がローレベル電圧である場合にはオフする。このとき、同様にトランジスタＴｒ６はオフする。そのため、第７のカレントミラー回路ＣＭ７はオフする。したがって、第７のカレントミラー回路ＣＭ７は、第２電流Ｉ２を出力しない。
【０１１８】
このように構成することで、端子Ｔ１に現れる出力電圧が、実施形態１で記載したものと同様のヒステリシス特性を持つ。フォトダイオードＰＤＡ＋のカソード側に流れ込む第２電流Ｉ２は、トランジスタＴｒ１１を流れる電流を減少させる。そのため、第２電流Ｉ２は、トランジスタＴｒ１２および抵抗Ｒ１を流れる電流を減少させるように、つまり、電流制御回路ＣＣの制御端子（トランジスタＴｒ１，Ｔｒ２のゲート端子）の電位を下降させるよう働く。また、フォトダイオードＰＤＡ＋のカソード側から流れ出す第１電流Ｉ１は、トランジスタＴｒ１１を流れる電流を増加させる。そのため、第１電流Ｉ１は、トランジスタＴｒ１２および抵抗Ｒ１を流れる電流を増加させるように、つまり、電流制御回路ＣＣの制御端子の電位を上昇させるよう働く。
【０１１９】
なお、光センサを光学式エンコーダとして用いる場合、光のオン／オフによるパルスデューティ比は５０％で用いられることが多い。この場合、端子Ｔ１に現れる出力電圧の、電流ＩＡの変化に対するヒステリシス特性は、端子Ｔ１に現れる出力電圧がローレベル電圧からハイレベル電圧へ移行する場合とハイレベル電圧からローレベル電圧へ移行する場合とで同等であることが望ましい。つまり、端子Ｔ１に現れる出力電圧がハイレベル電圧であるときの第１電流Ｉ１の大きさと、ローレベル電圧であるときの第２電流Ｉ２の大きさとが等しいことが望ましい。
【０１２０】
カレントミラー回路は、駆動電圧（ドレイン−ソース電圧）が低いとき、増幅率が入力電流に依存して変動することがある。第１のカレントミラー回路ＣＭ１は、微小な光電流Ｉｐａ＋を増幅する必要があるため、１０倍以上の増幅率を有することが好ましい。しかしながら、増幅率が大きい場合、入力電流に依存する増幅率の変動による影響も大きくなる。
【０１２１】
図５の（ｂ）は、カレントミラー回路の、入力側のトランジスタサイズと出力側のトランジスタサイズが同じである場合における、駆動電圧が低いときの、入力電流に対する増幅率を示すグラフである。図５の（ｂ）に示すように、カレントミラー回路の入力側のトランジスタサイズと出力側のトランジスタサイズとが同じである場合、増幅率の変動は小さい。トランジスタサイズとは、（チャネル幅Ｗ）／（チャネル長Ｌ）を意味する。しかしながら、実使用上は、チップサイズを小さくするために、カレントミラー回路の２つのトランジスタは異なるトランジスタサイズにされる。図５の（ａ）に示すように、入力側のトランジスタサイズと出力側のトランジスタサイズとが異なる場合、増幅率の変動は大きくなる。
【０１２２】
端子Ｔ１に現れる出力電圧がローレベル電圧であるとき、第１のカレントミラー回路ＣＭ１は、低い駆動電圧で動作させられる。このとき、第１電流Ｉ１は生じず、第２電流Ｉ２が生じる。第２電流Ｉ２がフォトダイオードＰＤＡ＋のカソード側に流れ込むことにより、第１のカレントミラー回路ＣＭ１は、光電流Ｉｐａ＋と第２電流Ｉ２との差（（Ｉｐａ＋）−Ｉ２）を増幅率αで増幅する。すなわち、光電流Ｉｐａ＋と第２電流Ｉ２とを同じ増幅率αで増幅させることができる。これにより、増幅率の変動に起因する、電流制御回路ＣＣがスイッチングする閾値となる光電流Ｉｐａ＋の値のばらつきを、抑制することができる。それゆえ、端子Ｔ１に現れる出力電圧のヒステリシス特性のばらつきを抑制することができる。
【０１２３】
なお、端子Ｔ１に現れる出力電圧がハイレベル電圧であるときに生じる第１電流Ｉ１は、光電流Ｉｐａ＋と共に第１のカレントミラー回路ＣＭ１で増幅される。第１のカレントミラー回路ＣＭ１の増幅率をαとすると、第１のカレントミラー回路ＣＭ１の出力電流は、α（（Ｉｐａ＋）−Ｉ２＋Ｉ１）となる。これより、抵抗Ｒ１を流れる電流ＩＲ１は、以下のようになる。
ＩＲ１＝α（（Ｉｐａ＋）−Ｉ２＋Ｉ１）−（ＩＡ−）
なお、第２のカレントミラー回路ＣＭ２の増幅率と第３のカレントミラー回路ＣＭ３の増幅率との積もαになるよう設定される。（ＩＡ−）＝α（Ｉｐａ−）である。それゆえ、光電流Ｉｐａ＋および第１電流Ｉ１は、端子Ｔ１，Ｔ２間の端子間電圧を上昇させるよう働く。一方、光電流Ｉｐａ−および第２電流Ｉ２は、該端子間電圧を下降させるよう働く。
【０１２４】
図６の（ａ）は、従来の光センサの出力電圧のヒステリシス特性を示すグラフである。図６の（ｂ）は、本実施形態に係る光センサ４の出力電圧のヒステリシス特性を示すグラフである。左の縦軸は端子Ｔ１に現れる出力電圧を示し、右の縦軸（下向き）は増幅された２つの光電流を表す。横軸は増幅された光電流Ｉｐａ＋を示す。ここでは、簡単のため、増幅されたＩｐａ−を基準（一定）としてグラフを描いている。
【０１２５】
図６の（ａ）に示すように、従来の光センサは、増幅された光電流ＩＡ＋が増幅された光電流ＩＡ−より大きい領域（５．０ｍＡより右の領域）では、端子Ｔ１に現れる出力電圧がヒステリシス特性を持たない。
【０１２６】
一方、図６の（ｂ）に示すように、本実施形態に係る光センサ４は、増幅された光電流α・Ｉｐａ＋が増幅された光電流α・Ｉｐａ−より大きいか否かに関わらず、端子Ｔ１に現れる出力電圧がヒステリシス特性を持つ。そして、光電流の差（（Ｉｐａ＋）−（Ｉｐａ−））が正側のヒステリシスと、光電流の差が負側のヒステリシスとを、同程度にすることができる。
【０１２７】
〔変形例〕
上記した実施形態ではいずれも、１つの光センサが１つの受光素子を備える例を示したが、１つの光センサが２つの受光素子を備えていてもよい。例えば、１つ目の受光素子のフォトダイオードの光電流と、２つ目のフォトダイオードの光電流とで、位相が９０°ずれるようにフォトダイオードを配置する。受光素子Ａは、２つのフォトダイオードＰＤＡ＋、ＰＤＡ−を備え、受光素子Ｂは、２つのフォトダイオードＰＤＢ＋、ＰＤＢ−を備える。受光素子Ａと受光素子Ｂとは、それぞれの出力端子（端子Ｔ１に相当）を備える。受光素子Ａと受光素子Ｂとは、同じ構成とすることができる。コードホイールのスリットの移動方向に沿って、４つのフォトダイオードＰＤＡ＋、ＰＤＢ＋、ＰＤＡ−、ＰＤＢ−がこの順序で並べられる。これにより、光センサは、いずれの受光素子の光電流の位相が進んでいるか検知することで、コードホイールの回転方向を判別できる。また、１つの光センサが３つ以上の受光素子を備えていてもよい。なお、光センサは、受光素子それぞれに電力を供給し、各受光素子の出力を検出する複数の端子（端子Ｔ１に相当）と、各受光素子に基準電位（ＧＮＤ）を与える端子とを必要とする。つまり、光センサが必要とする端子数は、光センサが備える受光素子の数に１を加えたものとなる。
【０１２８】
なお、本発明の一態様に係る光センサは、ロータリエンコーダだけではなく、リニアエンコーダにも適用することができる。また、本発明の一態様に係る光センサは、煙センサ、近接センサ、測距センサ等のセンサとして使用することができる。
【０１２９】
また、本発明の一態様に係る光センサを有する光学式エンコーダは、例えば、回転または平行移動が可能な可動部品を備える電子機器に適用することができる。光学式エンコーダは、該可動部品の回転または移動を検出する。このような光学式エンコーダを備える電子機器として、例えば、デジタルカメラ、複合機、プリンタ、携帯機器、およびステッピングモーター等を挙げることができる。
【０１３０】
〔まとめ〕
本発明の態様１に係る光センサは、第１端子（端子Ｔ１）と第２端子（端子Ｔ２）とを有する受光素子（１１〜１４）を備え、第１端子と第２端子との間の端子間電圧を変動させて信号検出する光センサであって、回路制御端子（トランジスタＴｒ１、Ｔｒ２のゲート端子）を有し、上記回路制御端子の電位に応じて、第１端子と第２端子との間を流れる端子間電流をスイッチング制御する電流制御回路（ＣＣ）と、上記回路制御端子の電位を上昇させる第１電流（Ｉ１）を発生させる第１電流源（ＣＳ１）と、上記回路制御端子の電位を下降させる第２電流（Ｉ２）を発生させる第２電流源（ＣＳ２）とを備え、上記受光素子への光入力に応じて増加する光電流（Ｉｐａ＋）は、上記回路制御端子の電位を上昇させ、上記端子間電圧の上昇に応じて、第１電流は増加する、または、第２電流は減少する。
【０１３１】
上記の構成によれば、上記端子間電流の有無に応じて、上記端子間電圧がローレベルまたはハイレベルになる。上記端子間電圧がハイレベルのとき、第１電流によって上記回路制御端子の電位は上昇させられている。そのため、ローレベルに移行するために必要な上記光電流の閾値は低くなる。一方、上記端子間電圧がローレベルのとき、第２電流によって上記回路制御端子の電位は下降させられている。そのため、ハイレベルに移行するために必要な上記光電流の閾値は高くなる。これにより、光入力に対して、上記端子間電圧変化に大きなヒステリシス特性を持たせることができる。それゆえ、光センサの検出におけるチャタリングを防止することができる。
【０１３２】
本発明の態様２に係る光センサでは、上記態様１において、上記端子間電圧の上昇に応じて第１電流は増加し、上記端子間電圧の上昇に応じて第２電流は減少する構成であってもよい。
【０１３３】
第１電流は、上記端子間電圧をハイレベルまたはローレベルに移行するために必要な上記光電流の閾値を低くする。一方、第２電流は、上記端子間電圧をハイレベルまたはローレベルに移行するために必要な上記光電流の閾値を高くする。上記の構成によれば、いずれの状態への移行についても、光電流のヒステリシスの幅を大きくすることができる。
【０１３４】
なお、上記端子間電圧の上昇に応じて、第１電流および第２電流は段階的に変化してもよい。例えば、第１電流は、上記端子間電圧がハイレベルのときのみ発生してもよいし、第２電流は、上記端子間電圧がローレベルのときのみ発生してもよい。
【０１３５】
本発明の態様３に係る光センサでは、上記態様１または２において、第２電流源は、第１電流源が第１電流を発生させる閾値電圧より低い上記端子間電圧で第２電流を発生させる構成であってもよい。
【０１３６】
上記の構成によれば、第１電流源および第２電流源の閾値電圧が異なるので、例えば、上記端子間電圧がローレベルのときに、第１電流源は第１電流を発生せず、第２電流源は第２電流を発生することができる。
【０１３７】
本発明の態様４に係る光センサでは、上記態様１から３において、第１電流源と第２電流源とは、それぞれ、同一構造のトランジスタを含む構成であってもよい。
【０１３８】
上記の構成によれば、第１電流源および第２電流源の各トランジスタの特性は、例えば、製造工程による特性のばらつき、または温度変化に対して、同様に変動する。そのため、第１電流および第２電流の変動を、同程度にすることができる。それゆえ、上記端子間電圧をハイレベルまたはローレベルに移行する際のヒステリシスを同程度にすることができる。これにより、例えば、光入力がsin周期で変化するとき、光センサの出力のデューティ比を安定させる（例えば上記端子間電圧におけるハイレベルの割合を５０％にする）ことができる。
【０１３９】
本発明の態様５に係る光センサでは、上記態様２において、上記端子間電圧がハイレベルのときの第１電流の大きさと、上記端子間電圧がローレベルのときの第２電流の大きさとは等しい構成であってもよい。
【０１４０】
上記の構成によれば、上記端子間電圧をハイレベルまたはローレベルに移行する際のヒステリシスを同程度にすることができる。これにより、例えば、光入力がsin周期で変化するとき、上記端子間電圧におけるハイレベルの割合を５０％にすることができる。
【０１４１】
本発明の態様６に係る光センサでは、上記態様１から５において、上記電流制御回路は、上記端子間電流の経路上に設けられる第１スイッチング素子（トランジスタＴｒ３）を含み、第２電流源は、第２電流を制御する第２スイッチング素子（トランジスタＴｒ６）を含み、第１スイッチング素子の第１制御端子（トランジスタＴｒ３のゲート端子）は、第２スイッチング素子の第２制御端子（トランジスタＴｒ６のゲート端子）に接続されている構成であってもよい。
【０１４２】
上記の構成によれば、第１スイッチング素子と第２スイッチング素子とはミラー接続されていると言える。同じ電位によって第１スイッチング素子と第２スイッチング素子とをスイッチング制御することができるので、第１スイッチング素子による上記端子間電流のスイッチング制御と第２スイッチング素子による第２電流のスイッチング制御とを同期させることができる。そのため、製造工程に起因する制御端子（第１制御端子、第２制御端子）の電圧のばらつきに対して、ヒステリシス特性を安定させることができる。
【０１４３】
本発明の態様７に係る光センサは、上記態様１から６において、上記光電流と第２電流との差を増幅する電流増幅回路（第１のカレントミラー回路ＣＭ１）を備える構成であってもよい。
【０１４４】
上記の構成によれば、上記光電流と第２電流とは同じ増幅率によって増幅される。これにより、電流増幅回路の増幅率の変動に起因する、電流制御回路がスイッチングする閾値となる光電流の値のばらつきを、抑制することができる。なお、上記電流増幅回路の出力電流は、上記端子間電圧を上昇させるよう働く。
【０１４５】
本発明の態様８に係る光センサは、第１端子と第２端子とを有する受光素子を備え、第１端子と第２端子との間の端子間電圧を変動させて信号検出する光センサであって、回路制御端子（トランジスタＴｒ１、Ｔｒ２のゲート端子）を有し、上記回路制御端子の電位に応じて第１端子と第２端子との間を流れる端子間電流をスイッチング制御する電流制御回路（ＣＣ）と、第２端子と上記回路制御端子との間に接続され、上記受光素子への光入力に応じて増加する電流が流れ込むインピーダンス素子（抵抗Ｒ１）と、上記端子間電圧の上昇に応じて増加し、上記インピーダンス素子に流れる電流を増加させる第１電流（Ｉ１）を発生させる第１電流源（ＣＳ１）と、上記端子間電圧の上昇に応じて減少し、上記インピーダンス素子に流れる電流を減少させる第２電流（Ｉ２）を発生させる第２電流源（ＣＳ２）とを備える。
【０１４６】
なお、上記インピーダンス素子は、抵抗素子またはダイオードであってもよい。
【０１４７】
本発明の態様９に係る電子機器は、上記態様１から８のいずれかの光センサを備える。
【０１４８】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【０１４９】
本発明は、光センサ、または光センサを備える電子機器に利用することができる。
【符号の説明】
【０１５０】
１〜４  光センサ
１１〜１４  受光素子
１０１  光学式エンコーダ
１０２  コードホイール
１０３  センサ体
１０５  スリット
ＣＣ  電流制御回路
ＣＭ１〜ＣＭ８  第１〜第８のカレントミラー回路
ＣＳ１  第１電流源
ＣＳ２  第２電流源
【図１】
2016111623.tif 000003
【図２】
2016111623.tif 000004
【図３】
2016111623.tif 000005
【図４】
2016111623.tif 000006
【図５】
2016111623.tif 000007
【図６】
2016111623.tif 000008
【図７】
2016111623.tif 000009
【図８】
2016111623.tif 000010
【図９】
2016111623.tif 000011
【図１０】
2016111623.tif 000012