(57)【要約】【課題】表示品質を向上させることが可能な電気光学装置の製造方法を提供する。【解決手段】少なくとも一層の層間絶縁膜（第４層間絶縁膜１１ｅ）に平坦化のための研磨処理がされてなる第１大型基板上に、枠状の複数の第１シール材を形成し、第１大型基板を第２大型基板と貼り合わせ、貼り合わされた第１大型基板及び第２大型基板をそれぞれ複数の第１シール材に沿って切断することにより、複数の液晶装置を製造する液晶装置の製造方法であって、第１大型基板に、研磨処理された層間絶縁膜（１１ｅ２）よりも下層にバリア膜５０を形成する工程と、第１大型基板又は第２大型基板上に、バリア膜と重なるように、複数の第１シール材を囲む第２シール材を形成する工程と、を備える。【選択図】図９
2016018137.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一層の層間絶縁膜に平坦化のための研磨処理がされてなる第１大型基板上に、枠状の複数の第１シール材を形成し、該第１大型基板を第２大型基板と貼り合わせ、該貼り合わされた第１大型基板及び第２大型基板をそれぞれ前記複数の第１シール材に沿って切断することにより、複数の電気光学装置を製造する電気光学装置の製造方法であって、
前記第１大型基板に、前記研磨処理された層間絶縁膜よりも下層に透光性膜を形成する工程と、
前記第１大型基板又は前記第２大型基板上に、前記透光性膜と重なるように、前記複数の第１シール材を囲む第２シール材を形成する工程と、
を備えたことを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１に記載の電気光学装置の製造方法であって、
前記透光性膜は、前記第１大型基板の前記複数の電気光学装置を構成する領域の外側に形成されることを特徴とする電気光学装置の製造方法。
【請求項３】
請求項１に記載の電気光学装置の製造方法であって、
前記複数の第１シール材の各々の内側に、電気光学物質を滴下する工程を備えたことを特徴とする電気光学装置の製造方法。
【請求項４】
請求項１〜請求項３のいずれか一項に記載の電気光学装置の製造方法であって、
前記透光性膜は、窒化シリコンであることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法に関する。
【背景技術】
【０００２】
上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。
【０００３】
液晶装置の製造方法は、例えば、まず第１大型基板に枠状の複数のシール材を形成し、第１大型基板を第２大型基板と貼り合わせる。次に、貼り合わされた第１大型基板及び第２大型基板をそれぞれ複数のシール材に沿って切断することにより、複数の液晶装置を製造する。
【０００４】
第１大型基板には、例えば、ＴＦＴや配線などが形成されていることから、層間絶縁膜上に凹凸が生じている。よって、第１大型基板を製造する工程の一部で、ＣＭＰ（Chemical Mechanical Polishing）処理など層間絶縁膜に平坦化処理を施している。
【０００５】
しかし、積層された膜の密度が異なることから、平坦化処理を施しても、第１大型基板の中で段差が生じる。これにより、特許文献１、２に記載のように、段差が生じる部分にアルミニウムなどの金属膜を追加形成することにより、第１大型基板の全体に亘って均一に平坦化できるように形成する技術が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−４３２５７号公報
【特許文献２】特開平１１−７２８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、例えば、アルミニウムのような金属膜を形成した場合、金属膜と平面視で重なる部分にシール材を形成する際、紫外線などが金属膜を透過することができない。これにより、シール材に紫外線が照射されずに、シール材を硬化できないという課題がある。
【課題を解決するための手段】
【０００８】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］本適用例に係る電気光学装置の製造方法は、少なくとも一層の層間絶縁膜に平坦化のための研磨処理がされてなる第１大型基板上に、枠状の複数の第１シール材を形成し、該第１大型基板を第２大型基板と貼り合わせ、該貼り合わされた第１大型基板及び第２大型基板をそれぞれ前記複数の第１シール材に沿って切断することにより、複数の電気光学装置を製造する電気光学装置の製造方法であって、前記第１大型基板に、前記研磨処理された層間絶縁膜よりも下層に透光性膜を形成する工程と、前記第１大型基板又は前記第２大型基板上に、前記透光性膜と重なるように、前記複数の第１シール材を囲む第２シール材を形成する工程と、を備えたことを特徴とする。
【００１０】
本適用例によれば、層間絶縁膜に研磨レートを調整する透光性膜を形成し、平坦化の際に層間絶縁膜の表面に段差が生じないようにした場合でも、透光性膜が光透過性を有するので、透光性膜と平面視で重なるように第２シール材を形成するとき、第２シール材に光（紫外線）を照射させることができる。よって、第２シール材を硬化させることが可能となり、第１大型基板と第２大型基板とを貼り付けると共に、隙間（セルギャップ）を同じ間隔にすることができる。その結果、信頼性の高い電気光学装置を形成することができる。
【００１１】
［適用例２］上記適用例に係る電気光学装置の製造方法において、前記透光性膜は、前記第１大型基板の前記複数の電気光学装置を構成する領域の外側に形成されることが好ましい。
【００１２】
本適用例によれば、複数の電気光学装置が形成される大型基板の領域と、その外側の領域において、膜密度の差が生じた場合でも、外側の領域に透光性膜を形成するので、層間絶縁膜の上面全体に亘って平坦化させることができる。
【００１３】
［適用例３］上記適用例に係る電気光学装置の製造方法において、前記複数の第１シール材の各々の内側に、電気光学物質を滴下する工程を備えたことが好ましい。
【００１４】
本適用例によれば、第１シール材で囲まれた中に電気光学物質を滴下するので、電気光学物質が封入された電気光学装置を提供することができる。
【００１５】
［適用例４］上記適用例に係る電気光学装置の製造方法において、前記透光性膜は、窒化シリコンであることが好ましい。
【００１６】
本適用例によれば、透光性膜に窒化シリコンを用いるので、紫外線などの光を通すことが可能となり、シール材を硬化させることができる。
【図面の簡単な説明】
【００１７】
【図１】大型基板の構成を示す模式平面図。
【図２】図１に示す大型基板のＡ部を拡大して示す拡大平面図。
【図３】液晶装置の構成を示す模式平面図。
【図４】図３に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図５】液晶装置の電気的な構成を示す等価回路図。
【図６】液晶装置のうち主に画素の構造を示す模式断面図。
【図７】第１実施形態の第１大型基板の構造を示す模式図。
【図８】液晶装置の製造方法を工程順に示すフローチャート。
【図９】液晶装置の製造方法のうち一部の工程の製造方法を示す模式図。
【図１０】電子機器としてのプロジェクターの構成を示す概略図。
【図１１】第２実施形態の第１大型基板の構成を示す模式断面図。
【図１２】変形例の第１大型基板の構成を示す模式平面図。
【図１３】変形例のバリア膜を上方から見た模式平面図。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１９】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２０】
本実施形態では、電気光学装置の一例として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２１】
（第１実施形態）
＜電気光学装置を含む大型基板の構成＞
図１は、大型基板の構成を示す模式平面図である。図２は、図１に示す大型基板のＡ部を拡大して示す拡大平面図である。以下、大型基板の構成を、図１及び図２を参照しながら説明する。
【００２２】
図１に示すように、大型基板５００は、例えば、液晶装置１００を同時に複数製造することができる。大型基板５００には、液晶装置１００を構成する一対の基板が複数個分、マトリックス状に面付けされている。大型基板５００の大きさは、例えば、８インチである。大型基板５００のうち一方の基板（第１大型基板５１０）の厚みは、例えば、１．２ｍｍである。他方の基板（第２大型基板）の厚みは、例えば、０．７ｍｍである。大型基板５００の材質は、例えば、石英である。
【００２３】
大型基板５００は、液晶装置１００のうち製品となる領域の有効チップ領域５０１と、有効チップ領域５０１の周囲の領域である、液晶装置１００のうち製品とならない領域のダミーチップ領域５０２とを有する。
【００２４】
図２に示すように、各液晶装置１００には、表示領域Ｅの周辺に、周辺回路としてのデータ線駆動回路２２、走査線駆動回路２４、及び外部接続用端子部３５が形成されている。データ線駆動回路２２及び走査線駆動回路２４と外部接続用端子部３５とは、互いに配線２９によって、電気的に接続されている。
【００２５】
＜電気光学装置としての液晶装置の構成＞
図３は、液晶装置の構成を示す模式平面図である。図４は、図３に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図５は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図３〜図５を参照しながら説明する。
【００２６】
図３及び図４に示すように、本実施形態の液晶装置１００は、対向するように配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基材１０ａは、例えば、ガラス基板、石英基板などの透明基板、あるいはシリコン基板が用いられ、対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００２７】
素子基板１０は対向基板２０よりも大きく、両基板１０，２０は、対向基板２０の外周に沿って配置された第１シール材１４ａを介して接合されている。平面視で環状に設けられた第１シール材１４ａの内側で、素子基板１０は対向基板２０の間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。第１シール材１４ａは、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。第１シール材１４ａには、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２８】
第１シール材１４ａの内縁より内側には、複数の画素Ｐが配列した表示領域Ｅが設けられている。表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図３及び図４では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光膜（ブラックマトリックス：ＢＭ）が対向基板２０に設けられている。
【００２９】
素子基板１０の１辺部に沿った第１シール材１４ａと該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿った第１シール材１４ａと表示領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿った第１シール材１４ａと表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿った第１シール材１４ａと検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００３０】
対向基板２０における環状に配置された第１シール材１４ａと表示領域Ｅとの間には、遮光部材としての遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図３では図示を省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光膜が設けられている。
【００３１】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子部３５に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
【００３２】
図４に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。
【００３３】
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、配向膜２８を含むものである。
【００３４】
対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された絶縁膜３３と、絶縁膜３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも絶縁膜３３、対向電極３１、配向膜３２を含むものである。
【００３５】
遮光膜１８は、図３に示すように、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている（図示簡略）。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３６】
絶縁膜３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような絶縁膜３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００３７】
対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、絶縁膜３３を覆うと共に、図３に示すように対向基板２０の四隅に設けられた上下導通端子部２６により素子基板１０側の配線に電気的に接続している。
【００３８】
画素電極２７を覆う配向膜２８、および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。配向膜２８，３２としては、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００３９】
このような液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４０】
図５に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、共通電位配線としての容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４１】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４２】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。
【００４３】
データ線６ａは、データ線駆動回路２２（図３参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図３参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４４】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。
【００４５】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。
【００４６】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
【００４７】
＜液晶装置を構成する画素の構造＞
図６は、液晶装置のうち主に画素の構造を示す模式断面図である。以下、液晶装置の画素の構造を、図６を参照しながら説明する。なお、図６は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００４８】
図６に示すように、液晶装置１００は、素子基板１０と、これに対向配置される対向基板２０とを備えている。素子基板１０を構成する第１基材１０ａは、上記したように、例えば、石英基板等によって構成されている。
【００４９】
第１基材１０ａ上には、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）等の材料を含む下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素Ｐの開口領域を規定している。なお、下側遮光膜３ｃは、導電性を有し、走査線３ａの一部として機能するようにしてもよい。第１基材１０ａ及び下側遮光膜３ｃ上には、酸化シリコン等からなる下地絶縁膜１１ａが形成されている。
【００５０】
下地絶縁膜１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン（高純度の多結晶シリコン）等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜１１ｇと、ゲート絶縁膜１１ｇ上に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。走査線３ａは、ゲート電極３０ｇとしても機能する。また、下地絶縁膜１１ａ上には、ゲート電極３０ｇと同一膜として中継電極４１が形成されている。
【００５１】
半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。
【００５２】
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００５３】
ゲート電極３０ｇ及びゲート絶縁膜１１ｇ上には、酸化シリコン等からなる第１層間絶縁膜１１ｂが形成されている。第１層間絶縁膜１１ｂ上には、容量素子１６が設けられている。具体的には、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及び画素電極２７に電気的に接続された画素電位側容量電極としての第１容量電極１６ａと、固定電位側容量電極としての容量線３ｂ（第２容量電極１６ｂ）の一部とが、誘電体膜１６ｃを介して対向配置されることにより、容量素子１６が形成されている。
【００５４】
誘電体膜１６ｃは、例えば、シリコン窒化膜である。第２容量電極１６ｂ（容量線３ｂ）は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Ａｌ（アルミニウム）膜から形成することも可能である。
【００５５】
第１容量電極１６ａは、例えば、導電性のポリシリコン膜からなり容量素子１６の画素電位側容量電極として機能する。ただし、第１容量電極１６ａは、容量線３ｂと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第１容量電極１６ａは、画素電位側容量電極としての機能のほか、コンタクトホールＣＮＴ１を介して、画素電極２７とＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ（ドレイン領域）とを中継接続する機能を有する。
【００５６】
第２容量電極１６ｂは、固定電位とするために、固定電位とされた容量配線４０と電気的に接続されている。第２容量電極１６ｂは、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。
【００５７】
容量素子１６上には、第２層間絶縁膜１１ｃを介してデータ線６ａが形成されている。データ線６ａは、ゲート絶縁膜１１ｇ、第１層間絶縁膜１１ｂ、及び第２層間絶縁膜１１ｃに開孔されたコンタクトホールＣＮＴ２を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓ（ソース領域）に電気的に接続されている。
【００５８】
このデータ線６ａは、下層より順に、例えば、アルミニウム層、窒化チタン層、窒化シリコン層の三層構造を有する膜として形成されている。また、第２層間絶縁膜１１ｃ上には、データ線６ａと同一膜として、中継電極４２及び中継電極４３が形成されている。
【００５９】
データ線６ａの上層には、第３層間絶縁膜１１ｄを介して容量配線４０が形成されている。容量配線４０は、例えば、画素電極２７が配置された表示領域Ｅからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【００６０】
また、第３層間絶縁膜１１ｄ上には、容量配線４０と同一膜として、中継電極４４が形成されている。中継電極４４は、コンタクトホールＣＮＴ５を介して、中継電極４３と画素電極２７とを電気的に接続する機能を有する。
【００６１】
容量配線４０及び中継電極４４は、例えば、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００６２】
容量配線４０の上層には、酸化シリコン膜等からなる第４層間絶縁膜１１ｅが形成されている。第４層間絶縁膜１１ｅの上側表面は、ＴＦＴ３０等が設けられた領域を覆うことによって生じる表面の凸部を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）などが挙げられる。詳細は後述するが、第４層間絶縁膜１１ｅには、第４層間絶縁膜１１ｅの膜厚を均一に研磨するための透光性膜としてのバリア膜５０（図７参照）が配置されている。
【００６３】
第４層間絶縁膜１１ｅ上には、ＩＴＯ膜などの透明導電性膜からなる画素電極２７が、マトリックス状に形成されている。画素電極２７は、第４層間絶縁膜１１ｅに形成されたコンタクトホールＣＮＴ６を介して、中継電極４４と電気的に接続されている。つまり、画素電極２７は、コンタクトホールＣＮＴ１，３，４〜６、容量素子１６、及び中継電極４１，４３，４４を介して半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。
【００６４】
画素電極２７及び隣り合う画素電極２７間の第４層間絶縁膜１１ｅ上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜２８が設けられている。配向膜２８の上には、第１シール材１４ａ（図３及び図４参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。
【００６５】
対向基板２０の第２基材２０ａ上（液晶層１５側）には、例えば、ＰＳＧ膜（リンをドーピングした酸化シリコン）などからなる絶縁膜３３（図４参照）が設けられている。絶縁膜３３上には、その全面に渡って対向電極３１が設けられている。対向電極３１上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜３２が設けられている。対向電極３１は、上述の画素電極２７と同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００６６】
液晶層１５は、画素電極２７と対向電極３１との間で電界が生じていない状態で配向膜２８，３２によって所定の配向状態をとる。第１シール材１４ａは、素子基板１０及び対向基板２０を貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、素子基板１０と対向基板２０の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
【００６７】
＜大型基板（第１大型基板）の構造＞
図７は、第１大型基板の構造を示す模式図である。（ａ）は、第１大型基板を上方から見た模式平面図である。（ｂ）は、（ａ）の第１大型基板のＡ−Ａ’線に沿う模式断面図である。以下、第１大型基板の構造を、図７を参照しながら説明する。
【００６８】
図７に示すように、第１大型基板５１０は、複数の液晶装置１００が形成される有効チップ領域５０１と、製品とならない領域のダミーチップ領域５０２と、を有する。
【００６９】
ダミーチップ領域５０２の第４層間絶縁膜１１ｅ上には、バリア膜５０が形成されている。有効チップ領域５０１の第４層間絶縁膜１１ｅ上には、バリア膜５０が形成されていない。
【００７０】
バリア膜５０は、例えば、窒化シリコン（ＳｉＮ）である。また、窒化ホウ素（ＢＮ）を用いるようにしてもよい。
【００７１】
平坦化処理する前の第４層間絶縁膜１１ｅが上下２層で構成される場合、バリア膜５０は、ダミーチップ領域５０２における下側層間絶縁膜１１ｅ１の上に形成される。そして、バリア膜５０の上面まで平坦になるよう、上側層間絶縁膜１１ｅ２を研磨する。
【００７２】
言い換えれば、平坦化処理された上側層間絶縁膜１１ｅ２よりも下層に、バリア膜５０を形成する。そして、下側層間絶縁膜１１ｅ１の凹部を埋めるようにして、上側層間絶縁膜１１ｅ２が平坦化される。
【００７３】
また、形成されたバリア膜５０と平面視で重なるように、第２シール材１４ｂ（ダミーシール）を形成し、第１大型基板５１０と第２大型基板５２０とを貼り合せる。第２シール材１４ｂは、有効チップ領域５０１に形成された複数の第１シール材１４ａを囲むように配置される。
【００７４】
このように、表面が平坦化された一対の基板間に第１シール材１４ａ及び第２シール材１４ｂが配置されるので、大型基板５００の全体に亘ってセルギャップを均一にすることができる。また、バリア膜５０が透光性の材料で形成されているので、バリア膜５０が第２シール材１４ｂと平面視で重なったとしても、バリア膜５０を透過した光（紫外線）によって第２シール材１４ｂを硬化させることが可能となる。
【００７５】
＜液晶装置の製造方法＞
図８は、液晶装置の製造方法を工程順に示すフローチャートである。図９は、液晶装置の製造方法のうち一部の工程の製造方法を示す模式図である。以下、液晶装置の製造方法を、図８及び図９を参照しながら説明する。なお、ＣＭＰ処理を行う膜周辺を重点的に説明し、それ以外の部分は一部説明を省略する。
【００７６】
最初に、素子基板１０側の製造方法を説明する。まず、ステップＳ１１では、石英基板などからなる第１基材１０ａ上にＴＦＴ３０を形成する。具体的には、まず、第１基材１０ａ上に、アルミニウムなどからなる下側遮光膜３ｃ（走査線）を成膜する。その後、周知の成膜技術を用いて、酸化シリコンなどからなる下地絶縁膜１１ａを成膜する。
【００７７】
次に、下地絶縁膜１１ａ上に、ＴＦＴ３０を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、ＴＦＴ３０を形成する。
【００７８】
ステップＳ１２では、下側層間絶縁膜１１ｅ１を形成する。まず、ＴＦＴ３０の上に、図６に示すような配線や電極などを形成する。その後、第４層間絶縁膜１１ｅを、例えば、ＣＶＤ法を用いて形成する。具体的には、第４層間絶縁膜１１ｅのうち下側層間絶縁膜１１ｅ１を形成する。図９（ａ）に示すように、下側層間絶縁膜１１ｅ１の上面は、下層で形成したＴＦＴ３０などの凹凸に倣って、凹凸状になっている。
【００７９】
ステップＳ１３では、バリア膜５０を形成する。具体的には、図９（ｂ）に示すように、下側層間絶縁膜１１ｅ１上におけるダミーチップ領域５０２に、例えば、窒化シリコンからなるバリア膜５０を形成する。
【００８０】
ステップＳ１４では、上側層間絶縁膜１１ｅ２を形成する。具体的には、図９（ｃ）に示すように、下側層間絶縁膜１１ｅ１及びバリア膜５０を覆うように、ＣＶＤ法などを用いて上側層間絶縁膜１１ｅ２を形成する。上側層間絶縁膜１１ｅ２の上面は、下層の下側層間絶縁膜１１ｅ１の起伏に倣って、凹凸になっている。
【００８１】
ステップＳ１５では、上側層間絶縁膜１１ｅ２）及び下側層間絶縁膜１１ｅ１を含む第４層間絶縁膜１１ｅに、平坦化処理を施す。具体的には、図９（ｄ）に示すように、第４層間絶縁膜１１ｅの厚みが所望の厚みになるように、ＣＭＰ処理を行う。
【００８２】
ＣＭＰ処理のように、大型基板５００の外周に圧力が大きくかかる場合、層間絶縁膜（例えば、第４層間絶縁膜１１ｅ）の外周側が多く削れる。本実施形態のように、大型基板５００における下側層間絶縁膜１１ｅ１の外周領域に、薬液に対して、酸化シリコンより研磨レートの低い窒化シリコンを形成して、その上から上側層間絶縁膜１１ｅ２を研磨する。これにより、研磨レートの差から外周領域が削れ過ぎない。言い換えれば、削れにくい。
【００８３】
よって、研磨レートの差によって第４層間絶縁膜１１ｅの表面が平らに研磨される。具体的には、第１大型基板５１０及び第２大型基板５２０の外周に、選択比のある窒化シリコンや窒化ホウ素を形成することによって、大型基板５００の外周に、例えば、１．５倍の圧力がかかった場合でも、第４層間絶縁膜１１ｅの全体に亘って平坦にすることができる。
【００８４】
また、有効チップ領域５０１と比較してダミーチップ領域５０２は、パターン密度が小さいために凹みやすい。このような部分にバリア膜５０を形成することにより、大型基板５００の全体を平坦化することができる。よって、セルギャップを均一にすることができる。
【００８５】
ステップＳ１６では、画素電極２７を形成する。製造方法としては、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、第４層間絶縁膜１１ｅの上に画素電極２７を形成する。
【００８６】
ステップＳ１７では、配向膜２８を形成する。具体的には、画素電極２７などを覆うように配向膜２８を斜方蒸着法により形成する。これにより、素子基板１０の表面に、所定の角度に傾くように柱状に積み重ねられたカラム（図示省略）を有する配向膜２８が形成される。以上により、素子基板１０側が完成する。
【００８７】
次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、ガラス基板等の透光性材料からなる第２基材２０ａ上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、対向電極３１を形成する。
【００８８】
ステップＳ２２では、対向電極３１上に配向膜３２を形成する。配向膜３２の製造方法は、上記した配向膜２８の場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板２０側が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
【００８９】
ステップＳ３１では、素子基板１０上にシール材１４（第１シール材１４ａ及び第２シール材１４ｂ）を塗布する。具体的には、例えば、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。
【００９０】
シール材１４としては、例えば、紫外線硬化型エポキシ樹脂が挙げられる。なお、紫外線などの光硬化型樹脂に限定されず、熱硬化型樹脂などを用いるようにしてもよい。また、シール材１４には、例えば、素子基板１０と対向基板２０との間隔（ギャップ或いはセルギャップ）を所定値とするためのスペーサー等のギャップ材が含まれている。
【００９１】
ステップＳ３２では、シール材１４で囲まれた中に液晶を滴下する。詳しくは、シール材１４で囲まれた領域に液晶を滴下する（ＯＤＦ（One Drop Fill）方式）。滴下する方法としては、例えば、インクジェットヘッドなどを用いることができる。また、液晶は、シール材１４によって囲まれた領域（表示領域Ｅ）の中央部に滴下することが望ましい。
【００９２】
ステップＳ３３では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、図７に示すように、第１大型基板５１０に塗布されたシール材１４を介して第１大型基板５１０と第２大型基板５２０とを貼り合わせる。
【００９３】
ステップＳ３４では、大型基板５００を切断する。具体的には、ダイシング処理を行ってスクライブし、その後に応力を加えてブレイクして、複数の液晶装置１００を形成する。以上により、液晶装置１００が完成する。
【００９４】
＜電子機器の構成＞
次に、上記液晶装置を備えた電子機器としてのプロジェクターについて、図１０を参照しながら説明する。図１０は、プロジェクターの構成を示す概略図である。
【００９５】
図１０に示すように、本実施形態のプロジェクター１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００９６】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００９７】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００９８】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００９９】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【０１００】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１０１】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１０２】
このようなプロジェクター１０００に、液晶ライトバルブ１２１０，１２２０，１２３０を用いているので、高い信頼性を得ることができる。
【０１０３】
なお、液晶装置１００が搭載される電子機器としては、プロジェクター１０００の他、ヘッドアップディスプレイ（ＨＵＤ）、ヘッドマウントディスプレイ（ＨＭＤ）、スマートフォン、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、電子ブック、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
【０１０４】
以上詳述したように、第１実施形態の液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。
【０１０５】
（１）第１実施形態の液晶装置１００の製造方法によれば、第４層間絶縁膜１１ｅに研磨レートを調整するバリア膜５０を形成し、平坦化処理の際に第４層間絶縁膜１１ｅの表面に段差が生じないようにした場合でも、バリア膜５０が透光性の膜で形成されているので、バリア膜５０と平面視で重なるように第２シール材１４ｂを形成するとき、第２シール材１４ｂに光（紫外線）を照射させることができる。よって、第２シール材１４ｂを硬化させることができると共に、第１大型基板５１０と第２大型基板５２０との隙間（セルギャップ）を同じ間隔にすることができる。その結果、信頼性の高い液晶装置１００を形成することができる。
【０１０６】
（２）第１実施形態の液晶装置１００の製造方法によれば、バリア膜５０として窒化シリコン（ＳｉＮ）や窒化ホウ素（ＢＮ）を用いるので、バリア膜として金属材料を用いる場合と比較して、静電破壊する恐れがない。また、透過性を有する膜を用いるので、大型基板５００に形成されたアライメントマークを確認することが可能となり、第１大型基板５１０と第２大型基板５２０との位置合わせを行うことができる。
【０１０７】
（第２実施形態）
＜大型基板の構成＞
図１１は、第２実施形態の大型基板（第１大型基板）の構成を示す模式断面図である。以下、第２実施形態の第１大型基板の構成を、図１１を参照しながら説明する。
【０１０８】
第２実施形態の第１大型基板５１１は、上述の第１実施形態と比べて、液晶装置１００の領域にもバリア膜５０を配置している部分が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
【０１０９】
図１１に示すように、第１大型基板５１１は、ダミーチップ領域５０２にバリア膜５０を形成することに加えて、有効チップ領域５０１にもバリア膜５１が配置されている。有効チップ領域５０１の素子基板１０は、図６に示す画素の構造に加えて、図１１に示す外部接続用端子部３５、及び上下導通端子部２６などを有する。
【０１１０】
第２実施形態のバリア膜５１は、平面視で、ＴＦＴ３０や配線など金属膜が成膜された層のうち膜の少ない領域（膜密度が低い領域）の第４層間絶縁膜１１ｅに形成されている。具体的には、図１１に示すように、ＴＦＴ３０が形成された領域と上下導通端子部２６との間や、ＴＦＴ３０が形成された領域と外部接続用端子部３５との間の領域である。
【０１１１】
これによれば、液晶装置１００の中で膜の積層数の違いから膜密度に差が生じた場合、ＣＭＰ処理を行っても、液晶装置１００の中の第４層間絶縁膜１１ｅ上に凹凸が発生する場合がある。しかしながら、凹みやすい第４層間絶縁膜１１ｅの領域にバリア膜５１を形成するので、液晶装置１００の中の第４層間絶縁膜１１ｅ上に凹凸が生じることを抑えることができる。
【０１１２】
なお、画素電極２７の下の第４層間絶縁膜１１ｅにバリア膜５０を形成することに限定されず、ＣＭＰ処理などを行う層間絶縁膜（例えば、第３層間絶縁膜１１ｄ）などにもバリア膜５０を配置することが好ましい。
【０１１３】
以上詳述したように、第２実施形態の液晶装置１００の製造方法によれば、以下に示す効果が得られる。
【０１１４】
（３）第２実施形態の液晶装置１００の製造方法によれば、第１実施形態のように、大型基板５００での凹凸の発生を抑えることに加えて、液晶装置１００の中の局所的な部分での凹凸の発生を抑えることができる。これにより、素子基板１０と対向基板２０との隙間を同じ間隔にすることが可能となり、信頼性の高い液晶装置１００を形成することができる。
【０１１５】
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１１６】
（変形例１）
上記した第１実施形態のように、ダミーチップ領域５０２にベタ状にバリア膜５０を形成することに限定されず、例えば、図１２に示すようにしてもよい。図１２は、第１大型基板５１０の構成を示す模式平面図である。
【０１１７】
図１２に示すように、第１大型基板５１２には、例えば、４つの領域に区分けされたバリア膜５２ａ〜５２ｄが配置されている。これによれば、ベタ状ではないものの、膜の密度が小さい部分にバリア膜５２ａ〜５２ｄが配置されているので、第１大型基板５１２の全面に亘って段差が大きくなることを抑えることができる。また、用いる材料が少ないので、かかるコストを抑えることができる。
【０１１８】
（変形例２）
上記したように、バリア膜５０は、ダミーチップ領域５０２の全面にベタ状に形成したり、４つに区分けされた領域に形成したりすることに限定されず、図１３に示すようにしてもよい。図１３は、バリア膜５３を上方から見た模式平面図である。
【０１１９】
図１３に示すように、バリア膜５３は、ストライプ状に形成されている。なお、ライン（Ｗ１）アンドスペース（Ｗ２）が２ｍｍ以下であることが好ましい。これによれば、ライアンドスペースの寸法を変えることにより、任意の膜密度に設定することが可能となり、研磨レートを調整することができる。
【０１２０】
（変形例３）
上記したように、電気光学装置として液晶装置１００を適用することに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイ、電子ペーパー（ＥＰＤ）等に適用するようにしてもよい。
【符号の説明】
【０１２１】
３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜、ＣＮＴ１〜ＣＮＴ６…コンタクトホール、６ａ…データ線、１０…素子基板、１０ａ…第１基材、１１ａ…下地絶縁膜、１１ｂ…第１層間絶縁膜、１１ｃ…第２層間絶縁膜、１１ｄ…第３層間絶縁膜、１１ｅ１…下側層間絶縁膜、１１ｅ２…上側層間絶縁膜、１１ｇ…ゲート絶縁膜、１４…シール材、１４ａ…第１シール材、１４ｂ…第２シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第２容量電極、１６ｃ…誘電体膜、１８…遮光膜、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…対向電極、３３…絶縁膜、３５…外部接続用端子部、４０…容量配線、４１〜４４…中継電極、５０〜５１，５３…透光性膜としてのバリア膜、５２ａ〜５２ｄ…バリア膜、１００…液晶装置、５００…大型基板、５０１…有効チップ領域、５０２…ダミーチップ領域、５１０，５１１，５１２…第１大型基板、１０００…プロジェクター、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【図１】
2016018137.tif 000003
【図２】
2016018137.tif 000004
【図３】
2016018137.tif 000005
【図４】
2016018137.tif 000006
【図５】
2016018137.tif 000007
【図６】
2016018137.tif 000008
【図７】
2016018137.tif 000009
【図８】
2016018137.tif 000010
【図９】
2016018137.tif 000011
【図１０】
2016018137.tif 000012
【図１１】
2016018137.tif 000013
【図１２】
2016018137.tif 000014
【図１３】
2016018137.tif 000015