(57)【要約】【課題】半導体チップの位置ずれを抑制する。【解決手段】半導体装置は、第１の領域と第２の領域とを備え、第２の領域には、第１の領域の外周の少なくとも一部に沿って設けられた複数の第１の周辺部と、複数の第１の周辺部の少なくとも一つと複数の第１の周辺部の他の少なくとも一つとの間に設けられた第２の周辺部とを有する実装部材と、少なくとも第１の周辺部上に設けられた隔壁層と、第１の領域上にはんだ材を介して搭載された半導体チップと、を具備する。【選択図】図１
2016174053.tif 000002
【特許請求の範囲】
【請求項１】
第１の領域と第２の領域とを備え、前記第２の領域には、前記第１の領域の外周の少なくとも一部に沿って設けられた複数の第１の周辺部と、前記複数の第１の周辺部の少なくとも一つと前記複数の第１の周辺部の他の少なくとも一つとの間に設けられた第２の周辺部とを有する実装部材と、
少なくとも前記第１の周辺部上に設けられた隔壁層と、
前記第１の領域上にはんだ材を介して搭載された半導体チップと、を具備する、半導体装置。
【請求項２】
前記第２の領域は、少なくとも前記第２の周辺部の外周に沿って設けられた第３の周辺部をさらに有し、
前記隔壁層は、前記第３の周辺部上にも設けられる、請求項１記載の半導体装置。
【請求項３】
前記第１の周辺部は、前記第１の領域を囲むように延在し、
前記隔壁層は、前記第１の領域を囲むように延在し、延在方向に沿って互いに離間するように設けられた複数の凸部を含む内壁を有し、
前記第２の周辺部は、前記複数の凸部の間に重畳する、請求項１記載の半導体装置。
【請求項４】
前記実装部材は、銅が露出する面を有し、
前記隔壁層は、前記面に接する、請求項１ないし請求項３のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態の発明は、半導体装置に関する。
【背景技術】
【０００２】
リードフレーム等の実装部材上に半導体チップを実装するダイボンディング技術の一つとして、はんだペーストを用いて半導体チップとリードフレームとを接合する方法が知られている。
【０００３】
はんだペーストを用いて半導体チップとリードフレームとを接合する場合、半導体チップの接合面に垂直な軸に対して回転方向の半導体チップの位置ずれ（半導体チップの接合面の一方向をＸ方向、半導体チップの接合面内におけるＸ方向に直交方向をＹ方向、ＸＹ方向に直交する方向をＺ方向とした場合における、Ｚ方向を軸とした回転方向の位置ずれ）が起こりやすく、半導体チップの位置精度を高めることが困難である。
【０００４】
半導体チップの位置ずれを抑制する方法としては、例えばはんだペーストの量を減らすことや、リードフレームの実装面上に溝を設けて余分なはんだを溝に流れ込ませる方法が知られている。しかしながら、上記方法では、リードフレームと半導体チップとを接合するはんだ材が薄くなる場合がある。
【０００５】
また、半導体チップの位置ずれを抑制する方法としては、レーザにより実装領域よりもリードフレームに対する濡れ性が低い領域を形成してはんだの不要な広がりを抑制する方法が知られている。しかしながら、リードフレームに用いられる銅等の材料は、ＹＡＧレーザ等の高周波レーザの吸収率が低く、また、はんだペーストに含まれるフラックスにより還元される場合がある。よって、上記方法では、十分にはんだの不要な広がりを十分に抑制できない場合がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２１８２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態の発明が解決しようとする課題は、半導体チップの位置ずれを抑制することである。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置は、第１の領域と第２の領域とを備え、第２の領域には、第１の領域の外周の少なくとも一部に沿って設けられた複数の第１の周辺部と、複数の第１の周辺部の少なくとも一つと複数の第１の周辺部の他の少なくとも一つとの間に設けられた第２の周辺部とを有する実装部材と、少なくとも第１の周辺部上に設けられた隔壁層と、第１の領域上にはんだ材を介して搭載された半導体チップと、を具備する。
【図面の簡単な説明】
【０００９】
【図１】半導体装置の構造例を示す平面模式図である。
【図２】半導体装置の構造例を示す断面模式図である。
【図３】半導体装置の他の構造例を示す平面模式図である。
【図４】半導体装置の他の構造例を示す平面模式図である。
【図５】半導体装置の他の構造例を示す平面模式図である。
【図６】半導体装置の他の構造例を示す平面模式図である。
【図７】半導体装置の他の構造例を示す平面模式図である。
【図８】半導体装置の他の構造例を示す平面模式図である。
【図９】半導体装置の他の構造例を示す平面模式図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、各実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
【００１１】
図１および図２は、半導体装置の構造例を示す図であり、図１は平面模式図であり、図２は断面模式図である。図１及び図２に示す半導体装置１０は、実装部材１と、半導体チップ２と、隔壁層３と、はんだ材４と、ボンディングワイヤ５と、樹脂層６と、を具備する。なお、図１では、便宜のため樹脂層６を省略している。
【００１２】
実装部材１は、第１の面（実装部材１の上面）と、第１の面に対して反対側の第２の面（実装部材１の下面）とを有する。実装部材１としては、例えば銅、銅合金、または４２アロイ等の鉄およびニッケルの合金等を含むリードフレーム等の金属板を用いることができる。例えば、銅を用いた第１の面を有するリードフレームを用いることにより、半導体装置の放熱性を高めることができる。図１において、第１の面および第２の面のそれぞれは、チップ搭載部１ａ、リード部１ｂ、および吊りピン部１ｃの少なくとも３つの領域に分けられている。
【００１３】
チップ搭載部１ａは、半導体チップ２が搭載される領域である。チップ搭載部１ａの平面は四角形状を有しているがこれに限定されない。チップ搭載部１ａは、領域１１と、領域１１を囲む領域１２と、を有する。
【００１４】
領域１１はチップ搭載領域であり、領域１２はチップ搭載領域の周辺領域である。領域１２は、領域１１の外周の少なくとも一部に沿って設けられた複数の周辺部１２ａと、周辺部１２ａの少なくとも一つと、周辺部１２ａの他の少なくとも一つとの間に設けられた周辺部１２ｂと、を有する。周辺部１２ａははんだ材４を堰き止めることができる領域である。周辺部１２ｂははんだ材を逃がすことができる領域である。
【００１５】
複数の周辺部１２ａは、領域１１の外周に沿って互いに離間するように設けられた複数の第１の単位領域１２１を有する。図１に示す複数の周辺部１２ａは、半導体チップ２の一辺に対して１つずつ設けられた４つの第１の単位領域１２１を含む。このとき、１つの第１の単位領域１２１を１つの周辺部１２ａとみなしてもよい。
【００１６】
また、周辺部１２ｂは、複数の第１の単位領域１２１の間に設けられた複数の第２の単位領域１２２を含む。図１に示す周辺部１２ｂは、半導体チップ２の角部に対して１つずつ設けられた４つの第２の単位領域１２２を含む。周辺部１２ｂは、樹脂層６に接している、またははんだ材４に接している。
【００１７】
リード部１ｂは、半導体装置のリードとなる領域である。リード部１ｂは、チップ搭載部１ａの周辺部に設けられる。リード部１ｂは、チップ搭載部１ａと離間している。図１において、リード部１ｂはチップ搭載部１ａの上下左右に複数設けられているがこれに限定されない。
【００１８】
吊りピン部１ｃは、製造時においてチップ搭載部１ａを支持する機能を有する。図１において吊りピン部１ｃは、チップ搭載部１ａの角部から外側に延在しているが、これに限定されない。例えば、チップ搭載部１ａの周縁の一辺から外側に延在するように吊りピン部１ｃを設けてもよい。なお、製造時において吊りピン部１ｃの一部を除去してもよい。
【００１９】
半導体チップ２は、第１の面の上に搭載される。図１において、半導体チップ２は領域１１上に搭載されている。図１において、半導体チップ２の平面は、四角形状を有しているがこれに限定されない。
【００２０】
隔壁層３は、第１の面の上に設けられる。図１において、隔壁層３は、少なくとも周辺部１２ａ上に接して設けられている。隔壁層３は、複数の第１の単位領域１２１上に設けられた複数の単位層３０を有する。半導体チップ２と隔壁層３との間隔は、例えば０．０５ｍｍ以上０．４ｍｍ以下にすることができる。
【００２１】
隔壁層３の厚さは、はんだ材４の厚さよりも厚いことが好ましい。これにより、隔壁層３を超えてはんだ材４が流出することが抑制される。隔壁層３としては、例えばインクやソルダーレジスト等の熱硬化樹脂、または紫外線硬化樹脂等を用いることができる。例えば、隔壁層３としては、ポリイミド樹脂やエポキシ樹脂等を用いることができる。また、隔壁層３は、はんだをはじく機能を有していてもよい。例えば、隔壁層３の表面加工を行うことにより隔壁層３にはんだをはじく機能を付与することができる。
【００２２】
隔壁層３は、はんだ材４により実装部材１と半導体チップ２とを接合する前に形成される。例えば、ライティング、スタンプ、またはインクジェット等の手法を用いて塗布層を形成し、熱または紫外線により塗布層を硬化させることにより隔壁層３を形成してもよい。
【００２３】
はんだ材４は、実装部材１と半導体チップ２とを接合する。図１において、はんだ材４は領域１１と半導体チップ２との間に設けられ、領域１１および半導体チップ２に固着している。すなわち、半導体チップ２は、はんだ材４を介して領域１１上に搭載される。はんだ材４としては、例えば錫−銀系、錫−銀−銅系の鉛フリーはんだ等を用いることができる。
【００２４】
はんだ材４は、半導体チップ２の周囲に広がっていてもよい。図１において、はんだ材４は、隔壁層３に接しているが、必ずしもこれに限定されない。また、はんだ材４が周辺部１２ｂに接していてもよい。はんだ材４は、例えば隔壁層３の形成工程の後、ディスペンサ等によりはんだペーストを塗布し、半導体チップ２を載置した後にはんだペーストを溶融することにより形成される。
【００２５】
ボンディングワイヤ５は、実装部材１と半導体チップ２とを電気的に接続する。図１および図２では、ボンディングワイヤ５の一方がリード部１ｂに接合され、他方が半導体チップ２の接続パッドに接合される。ボンディングワイヤ５は、例えばはんだ材４により実装部材１と半導体チップ２とを接合した後に形成される。
【００２６】
樹脂層６は、半導体チップ２を封止するように第１の面および第２の面に設けられる。図１において樹脂層６は、半導体チップ２、隔壁層３、はんだ材４、およびボンディングワイヤ５を覆うように実装部材１の第１の面および第２の面に設けられている。このとき、リード部１ｂの一部は樹脂層６から露出している。樹脂層６は、ボンディングワイヤ５の形成工程の後に形成される。例えば半導体チップ２を封止するように第１の面に第１の樹脂層を形成し、第２の面に第２の樹脂層を形成することにより、樹脂層６を形成してもよい。
【００２７】
樹脂層６は、少なくともＳｉＯ２等の無機充填材を含む。例えば、無機充填材とエポキシ樹脂等の有機樹脂との混合物を用いて樹脂層６を構成することができる。無機充填材の含有量は、全体の８０％以上９５％以下であることが好ましい。このような樹脂層６は、実装部材１との密着性が高いため好適である。
【００２８】
本実施形態の半導体装置では、半導体チップの外周に沿って実装部材上に隔壁層を設けることにより、不要なはんだの広がりが抑制されるため、半導体チップの接合面に垂直な軸に対して回転方向の半導体チップの位置ずれ（半導体チップの接合面の一方向をＸ方向、半導体チップの接合面内におけるＸ方向に直交方向をＹ方向、ＸＹ方向に直交する方向をＺ方向とした場合における、Ｚ方向を軸とした回転方向の位置ずれ）を抑制しつつ、実装部材と半導体チップとの間のはんだ材の厚さを一定以上の値に制御することができる。
【００２９】
実装部材１上に隔壁層３を形成した後、はんだペーストを介して実装部材１上に半導体チップ２を載置し、熱処理を行い実装部材１と半導体チップ２とを接合させる。このとき、はんだペースト中のフラックスが半導体チップ側に偏在し、半導体チップ２がずれやすくなる。これに対し、隔壁層３を設けることにより、はんだペーストは領域１１から領域１２まで流れるが、隔壁層３によってはんだが堰き止められる。よって、はんだペーストの流量や流速が制御される。従って、不要なはんだの広がりが抑制される。
【００３０】
また、周辺部１２ｂを設けることにより、溶融時に一部のはんだペーストを逃がすことができる。よって、はんだを溶融する際、はんだ内のフラックスが突沸した場合であってもはんだの偏在によるはんだボールの発生を抑制することができる。上記はんだボールが他の電気回路等に付着すると、接続不良や誤動作等を生じる場合がある。
【００３１】
さらに、隔壁層を設けることによりはんだの広がりを抑制する方法は、レーザにより実装部材表面の一部を加工することによりはんだの広がりを抑制する方法と比較して使用可能な実装部材の種類が多い。
【００３２】
例えば、銅が露出する表面を有するリードフレームは、前述のとおりＹＡＧレーザ等の高周波レーザの吸収率が低く、はんだペーストに含まれるフラックスにより還元される場合があるため、上記レーザにより実装部材表面の一部を加工することによりはんだの広がりを抑制する方法には適していない。これに対し、隔壁層を設けることによりはんだの広がりを抑制する方法では、銅が露出する表面を有するリードフレームを実装部材１として用いる場合であっても不要なはんだの広がりを抑制するという効果を十分に得ることができる。
【００３３】
隔壁層３の形状は、図１および図２に示す形状に限定されない。図３ないし図９は、半導体装置１０の一部の他の構造例を示す平面模式図である。なお、図３ないし図９では、便宜のため、リード部１ｂ、吊りピン部１ｃ、およびボンディングワイヤ５を図示していない。
【００３４】
図３において、複数の周辺部１２ａは、半導体チップ２の角部に対して１箇所ずつ設けられた４箇所の第１の単位領域１２１を含む。周辺部１２ｂは、４箇所の第１の単位領域１２１の間に設けられた４箇所の第２の単位領域１２２を含む。隔壁層３は、４箇所の第１の単位領域１２１上に設けられ、Ｌ字状の平面形状を有する４個の単位層３０を有する。
【００３５】
図４において、複数の周辺部１２ａは、半導体チップ２の一辺および角部に対して１箇所ずつ設けられた８箇所の第１の単位領域１２１を含む。周辺部１２ｂは、８箇所の第１の単位領域１２１の間に設けられた８箇所の第２の単位領域１２２を含む。隔壁層３は、８箇所の第１の単位領域１２１上に設けられ、長方形状の平面形状を含む４個の単位層３０と、およびＬ字状の平面形状を含む４個の単位層３０とを有する。
【００３６】
図５において、複数の周辺部１２ａは、半導体チップ２の一辺に対して２箇所ずつ設けられた８箇所の第１の単位領域１２１を含む。周辺部１２ｂは、８箇所の第１の単位領域１２１の間に設けられた８箇所の第２の単位領域１２２を含む。隔壁層３は、８箇所の第１の単位領域１２１上に設けられ、長方形状の平面形状を含む８個の単位層３０を有する。
【００３７】
図６において、複数の周辺部１２ａは、半導体チップ２の一辺に対して４箇所ずつ設けられた１６箇所の第１の単位領域１２１を含む。周辺部１２ｂは、１６箇所の第１の単位領域１２１の間に設けられた１６箇所の第２の単位領域１２２を含む。隔壁層３は、１６箇所の第１の単位領域１２１上に設けられ、円状の平面形状を含む１６個の単位層３０を有する。
【００３８】
図３ないし図６に示すように、周辺部１２ｂの面積を増やすことによりはんだ材４を逃がしやすくすることができ、隔壁層３の割合を増やすことによりはんだ材４を堰き止めやすくすることができる。
【００３９】
図７において、領域１２は、少なくとも周辺部１２ｂの外周に沿って設けられた複数の周辺部１２ｃをさらに有する。複数の周辺部１２ａは、半導体チップ２の角部に対して１箇所ずつ設けられた４箇所の第１の単位領域１２１を含む。周辺部１２ｂは、４箇所の第１の単位領域１２１の間に設けられた４箇所の第２の単位領域１２２を含む。複数の周辺部１２ｃは、半導体チップ２の一辺に対して１箇所ずつ設けられた４箇所の第３の単位領域１２３を含む。このとき、１つの第３の単位領域１２３を１つの周辺部１２ｃとみなしてもよい。隔壁層３は、４箇所の第１の単位領域１２１上に設けられ、Ｌ字状の平面形状を含む４個の単位層３０ａを有する隔壁層３ａと、４箇所の第３の単位領域１２３上に設けられ、長方形状の平面形状を含む４個の単位層３０ｂを有する隔壁層３ｂと、を備える。隔壁層３ｂ（図７では単位層３０ｂのそれぞれ）は、周辺部１２ｂ（図７では単位領域１２２のそれぞれ）の外周に沿って延在する。
【００４０】
図８において、領域１２は、領域１１、周辺部１２ａおよび周辺部１２ｂを囲む周辺部１２ｃをさらに有する。複数の周辺部１２ａは、半導体チップ２の角部に対して１箇所ずつ設けられた４箇所の第１の単位領域１２１を含む。周辺部１２ｂは、４箇所の第１の単位領域１２１の間に設けられた４箇所の第２の単位領域１２２を含む。隔壁層３は、４箇所の第１の単位領域１２１上に設けられ、Ｌ字状の平面形状を含む４個の単位層３０を有する隔壁層３ａと、半導体チップ２を囲むように周辺部１２ｃ上に設けられ、環状の平面形状を含む隔壁層３ｂと、を備える。隔壁層３ｂは、隔壁層３ａと離間している。
【００４１】
図７および図８に示すように、周辺部１２ｃ上にも隔壁層３ｂを設けることにより、周辺部１２ｂを介してはんだ材４が外側に流動する場合であってもはんだの不要な広がりを抑制することができる。
【００４２】
図９において、周辺部１２ａは、領域１１を囲むように延在している。換言すると、複数の周辺部１２ａが領域１１を囲むように連続して延在している。隔壁層３は、環状の平面形状と、領域１１を囲むように延在し、延在方向に沿って互いに離間するように設けられた複数の凸部を含む内壁とを有する。凸部の形状は特に限定されない。周辺部１２ｂは、複数の凸部の間の隙間に位置する複数の第２の単位領域１２２を有する。すなわち、周辺部１２ｂは、複数の凸部の間の領域に重畳する。内壁に凸部を設けることにより、半導体チップ２の位置精度をさらに高めることができる。
【００４３】
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
１…実装部材、１ａ…チップ搭載部、１ｂ…リード部、１ｃ…吊りピン部、１１…領域、１２…領域、１２ａ…周辺部、１２ｂ…周辺部、１２ｃ…周辺部、２…半導体チップ、３…隔壁層、３ａ…隔壁層、３ｂ…隔壁層、４…はんだ材、５…ボンディングワイヤ、６…樹脂層、１０…半導体装置。
【図１】
2016174053.tif 000003
【図２】
2016174053.tif 000004
【図３】
2016174053.tif 000005
【図４】
2016174053.tif 000006
【図５】
2016174053.tif 000007
【図６】
2016174053.tif 000008
【図７】
2016174053.tif 000009
【図８】
2016174053.tif 000010
【図９】
2016174053.tif 000011