(57)【要約】      （修正有）【課題】リカバリー時間が短縮する半導体装置を提供する。【解決手段】第１電極（カソード）１０と、第２電極（アノード）１１と、第１電極１０と第２電極１１との間に設けられた第１導電形の第１半導体領域２０と、第１半導体領域２０と第２電極１１との間に設けられた第２導電形の第２半導体領域３０Ａと、第１電極１０から第２電極１１に向かう第１方向に対して交差する第２方向において第１半導体領域２０の一部が第２半導体領域３０Ａとの間において位置するように第１半導体領域２０と第２電極１１との間に設けられた第２導電形の第３半導体領域３０Ｂと、第１半導体領域２０の一部と第２電極１１との間に設けられ、不純物濃度が第２半導体領域３０Ａの不純物濃度及び第３半導体領域３０Ｂの不純物濃度と異なる第２導電形の第４半導体領域３１と、を備える。【選択図】図１
2016174041.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第２半導体領域と、
前記第１電極から前記第２電極に向かう第１方向に対して交差する第２方向において前記第１半導体領域の一部が前記第２半導体領域との間において位置するように前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第３半導体領域と、
前記第１半導体領域の前記一部と前記第２電極との間に設けられ、不純物濃度が前記第２半導体領域の不純物濃度および前記第３半導体領域の不純物濃度と異なる第２導電形の第４半導体領域と、
を備えた半導体装置。
【請求項２】
前記第４半導体領域の前記不純物濃度は、前記第２半導体領域の前記不純物濃度および前記第３半導体領域の前記不純物濃度よりも高い請求項１に記載の半導体装置。
【請求項３】
前記第４半導体領域は、前記第１半導体領域の前記一部、前記第２半導体領域、および前記第３半導体領域に接続されている請求項１または２に記載の半導体装置。
【請求項４】
前記第２半導体領域の前記不純物濃度および前記第３半導体領域の前記不純物濃度は、前記第１電極の側よりも前記第２電極の側のほうが低い請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記第１半導体領域の前記一部は、不純物濃度が相対的に高い領域を含み、
前記領域は、前記第４半導体領域に接続されている請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記第４半導体領域と前記第１半導体領域の前記一部との間に、第２導電形の第５半導体領域をさらに備え、
前記第５半導体領域は、前記第１半導体領域の前記一部、前記第２半導体領域、前記第３半導体領域、および前記第４半導体領域に接続されている請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第２電極に接続され、前記第１半導体領域、前記第２半導体領域、前記第３半導体領域、および前記第４半導体領域に、絶縁膜を介して対面し、前記第２方向に延在する接続領域をさらに備えた請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
第１電極と、
第１電極部と第２電極部とを有する第２電極と、
前記第１電極部と前記第２電極部との間に設けられた絶縁層と、
前記第１電極と前記第２電極との間および前記第１電極と前記絶縁層との間に設けられた第１導電形の第１半導体領域と、
前記第１電極と前記第１電極部との間および前記第１電極と前記絶縁層との間に設けられた第２導電形の第２半導体領域と、
前記第１電極から前記第２電極に向かう第１方向に対して交差する第２方向において前記第１半導体領域の一部が前記第２半導体領域との間において位置するように、前記第１電極と前記第２電極部との間および前記第１電極と前記絶縁層との間に設けられた第２導電形の第３半導体領域と、
前記第２半導体領域と前記第１電極部との間および前記第２半導体領域と前記絶縁層との間に設けられ、不純物濃度が前記第２半導体領域の不純物濃度よりも高い第２導電形の第６半導体領域と、
前記第３半導体領域と前記第２電極部との間および前記第３半導体領域と前記絶縁層との間に設けられ、不純物濃度が前記第３半導体領域の不純物濃度よりも高い第２導電形の第７半導体領域と、
を備えた半導体装置。
【請求項９】
前記第１半導体領域は、
前記第２半導体領域および前記第３半導体領域に接続された第１領域と、
前記第１領域と前記第１電極との間に設けられ、前記第１電極および前記第１領域に接続された第２領域と、
前記第１電極および前記第１領域に接続され、前記第２方向において前記第１領域の一部が前記第２領域との間に位置するように前記第１領域と前記第１電極との間に設けられた第３領域と、
前記第１領域の前記一部と前記第１電極との間に設けられ、前記第１電極に接続され、不純物濃度が前記第２領域の不純物濃度および前記第３領域の不純物濃度よりも高い第４領域と、
を有する請求項１〜８のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
インバータなどの電力変換装置に用いられる半導体装置として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオード等がある。ダイオードは、一般に還流用に用いられ、ＩＧＢＴと逆並列に接続される。このため、ダイオードは、ＦＷＤ（Free Wheeling Diode）と呼ばれている。
【０００３】
インバータなどの電力変換装置の特性改善には、ＩＧＢＴの特性改善と並行してＦＷＤの特性改善が重要になっている。改善される特性としては、オン電圧（導通状態での電圧降下）、リカバリー時間（リバースリカバリー時のリカバリー電流の消滅時間）、リカバリー時の安全動作領域（リバースリカバリー電流が流れている状態で電圧が印加されても破壊しない動作領域）、およびリカバリー時の電流・電圧振動等がある。なかでも、リカバリー時間を短縮することは重要である。また、以下では、リバースリカバリをリカバリーと呼ぶ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４４７８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、リカバリー時間が短縮する半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた第１導電形の第１半導体領域と、前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第２半導体領域と、前記第１電極から前記第２電極に向かう第１方向に対して交差する第２方向において前記第１半導体領域の一部が前記第２半導体領域との間において位置するように前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第３半導体領域と、前記第１半導体領域の前記一部と前記第２電極との間に設けられ、不純物濃度が前記第２半導体領域の不純物濃度および前記第３半導体領域の不純物濃度と異なる第２導電形の第４半導体領域と、を備える。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的平面図である。
【図２】図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。図２（ｃ）は、第１実施形態および参考例に係る半導体装置のオン状態におけるキャリア濃度分布を表す図である。
【図３】図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。
【図４】図４は、第１実施形態の変形例に係る半導体装置の要部を表す模式的斜視図である。
【図５】図５（ａ）および図５（ｂ）は、第１実施形態の変形例に係る半導体装置の要部を表す模式的断面図である。
【図６】図６（ａ）および図６（ｂ）は、第２実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。
【図７】図７は、第２実施形態の第１変形例に係る半導体装置の要部を表す模式的断面図である。
【図８】図８（ａ）は、第３実施形態に係る半導体装置の要部を表す模式的断面図である。図８（ｂ）は、第３実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。
【図９】図９は、参考例に係る半導体装置を表す模式的断面図である。
【図１０】図１０は、第３実施形態の変形例に係る半導体装置の要部を表す模式的斜視図である。
【図１１】図１１（ａ）は、第４実施形態に係る半導体装置の要部を表す模式的断面図である。図１１（ｂ）は、第４実施形態に係る半導体装置の要部を表す模式的平面図である。
【図１２】図１２は、第４実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。
【図１３】図１３（ａ）は、第５実施形態に係る半導体装置の要部を表す模式的断面図である。図１３（ｂ）は、第５実施形態に係る半導体装置の要部を表す模式的平面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。実施形態では、ｎ＋形、ｎ形、ｎ−形の順でｎ形（第１導電形）の不純物濃度が低くなることを表す。ｐ＋形、ｐ形、ｐ−形の順でｐ形（第２導電形）の不純物濃度が低くなることを表す。また、図には、三次元座標（Ｘ軸、Ｙ軸、Ｚ軸）が導入される場合がある。
【０００９】
（第１実施形態）  
図１（ａ）は、第１実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｂ）は、第１実施形態に係る半導体装置の要部を表す模式的平面図である。図１（ａ）には、図１（ｂ）のＡ１−Ａ２線に沿った位置での断面が表されている。図１（ｂ）には、図１（ａ）のＢ１−Ｂ２線に沿った位置での断面であり、半導体装置の平面が表されている。
【００１０】
半導体装置１Ａは、ｐｉｎ（p-intrinsic-n）ダイオードの一種である。半導体装置１Ａは、例えば、インバータ回路などの還流用ダイオードとして用いられる。
【００１１】
第１実施形態に係る半導体装置１Ａは、第１電極（以下、例えば、カソード電極１０）と、第２電極（以下、例えば、アノード電極１１）と、第１半導体領域（以下、例えば、半導体領域２０）と、第２半導体領域（以下、例えば、ｐ形半導体領域３０Ａ）と、第３半導体領域（以下、例えば、ｐ形半導体領域３０Ｂ）と、第４半導体領域（以下、例えば、ｐ＋形半導体領域３１）と、を備える。
【００１２】
実施形態では、カソード電極１０からアノード電極１１に向かう第１方向をＺ方向、Ｚ方向に対して交差する第２方向をＹ方向とする。Ｘ方向は、Ｚ方向およびＹ方向に交差している。
【００１３】
半導体領域２０は、カソード電極１０とアノード電極１１との間に設けられている。半導体領域２０は、ｎ形半導体領域２１と、ｎ＋形半導体領域２２と、を有する。実施形態では、ｎ形半導体領域２１とｎ＋形半導体領域２２とを総称して半導体領域２０とする場合がある。ｎ＋形半導体領域２２は、カソード電極１０に接続されている。例えば、ｎ＋形半導体領域２２は、カソード電極１０にオーミック接触をしている。ｎ＋形半導体領域２２は、ｎ形半導体領域２１に接続されている。ここで、「接続」とは、直接的な接続のほか、間接的な接続も含む。
【００１４】
また、ｎ形半導体領域２１とｎ＋形半導体領域２２との間に、ｎ形バッファ層を設けてもよい（不図示）。ｎ形バッファ層の不純物濃度は、例えば、ｎ形半導体領域２１の不純物濃度とｎ＋形半導体領域２２の不純物濃度との中間に設定される。
【００１５】
ここで、「不純物濃度」とは、半導体材料の導電性に寄与する不純物元素の実効的な濃度をいう。例えば、半導体材料にドナーとなる不純物元素とアクセプタとなる不純物元素とが含有されている場合には、活性化した不純物元素のうち、ドナーとアクセプタとの相殺分を除いた濃度を実効的な不純物濃度とする。また、実効的な不純物元素から電離した電子または正孔の濃度をキャリア濃度とする。
【００１６】
ここで、実施形態に係る不純物濃度の高低は、Ｚ方向における不純物濃度プロファイルの最大値または平均値によって比較される。
【００１７】
ｐ形半導体領域３０Ａは、ｎ形半導体領域２１とアノード電極１１との間に設けられている。ｐ形半導体領域３０Ａは、アノード電極１１およびｎ形半導体領域２１に接続されている。ｐ形半導体領域３０Ａは、アノード電極１１にショットキー接触またはオーミック接触をしている。
【００１８】
ｐ形半導体領域３０Ｂは、ｎ形半導体領域２１とアノード電極１１との間に設けられている。ｐ形半導体領域３０Ｂは、アノード電極１１およびｎ形半導体領域２１に接続されている。ｐ形半導体領域３０Ｂは、アノード電極１１にショットキー接触またはオーミック接触をしている。
【００１９】
ｐ形半導体領域３０Ｂは、Ｙ方向においてｎ形半導体領域２１の一部（以下、例えば、チャネル領域２１ｃ）をｐ形半導体領域３０Ａとによって挟んでいる。すなわち、チャネル領域２１ｃは、ｐ形半導体領域３０Ａとｐ形半導体領域３０Ｂとの間に位置している。ｎ形半導体領域２１のチャネル領域２１ｃは、Ｙ方向において、ｐ形半導体領域３０Ｂとｐ形半導体領域３０Ａとの間に設けられている。
【００２０】
ｐ＋形半導体領域３１は、ｎ形半導体領域２１のチャネル領域２１ｃとアノード電極１１との間に設けられている。ｐ＋形半導体領域３１は、アノード電極１１に接続されている。ｐ＋形半導体領域３１は、アノード電極１１にオーミック接触をしている。ｐ＋形半導体領域３１は、Ｘ方向に延在しているか、あるいはＸ方向において部分的に延在している。ｐ＋形半導体領域３１の不純物濃度は、ｐ形半導体領域３０Ａの不純物濃度およびｐ形半導体領域３０Ｂの不純物濃度と異なっている。
【００２１】
ｐ＋形半導体領域３１は、ｎ形半導体領域２１のチャネル領域２１ｃ、ｐ形半導体領域３０Ａ、およびｐ形半導体領域３０Ｂに接続されている。
【００２２】
Ｙ方向において、ｐ＋形半導体領域３１の幅は、ｐ形半導体領域３０Ａの幅およびｐ形半導体領域３０Ｂの幅よりも狭い。ｐ＋形半導体領域３１およびｐ形半導体領域３０Ａ、３０Ｂは、ｎ形半導体領域２１へのｐ形不純物の注入、およびｐ形不純物の注入後のアニール処理によって形成される。
【００２３】
半導体領域２０、ｐ形半導体領域３０Ａ、３０Ｂ、およびｐ＋形半導体領域３１の主成分は、例えば、ケイ素（Ｓｉ）である。半導体領域２０、ｐ形半導体領域３０Ａ、３０Ｂ、およびｐ＋形半導体領域３１の主成分は、シリコン炭化物（ＳｉＣ）、窒化ガリウム（ＧａＮ）等であってもよい。ｎ＋形、ｎ形等の導電形（第１導電形）の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が適用される。ｐ＋形、ｐ形等の導電形（第２導電形）の不純物元素としては、例えば、ホウ素（Ｂ）等が適用される。
【００２４】
ｎ＋形半導体領域２２の不純物濃度の最大値は、３×１０１７ｃｍ−３よりも大きく、例えば、１×１０１８ｃｍ−３以上である。ｎ＋形半導体領域２２の不純物濃度については、カソード電極１０に向かうにつれ、高く設定してもよい。ｎ形半導体領域２１の不純物濃度は、例えば、１×１０１５ｃｍ−３以下であり、素子の耐圧設計により任意の不純物濃度に設定できる。ｐ形半導体領域３０Ａ、３０Ｂの不純物濃度の最大値は、例えば、１×１０１８ｃｍ−３以下である。ｐ＋形半導体領域３１の不純物濃度の最大値は、３×１０１７ｃｍ−３よりも高く、例えば、１×１０１９ｃｍ−３以上である。これらのｐ形の不純物濃度については、アノード電極１１に向かうにつれて、高く設定してもよい。
【００２５】
カソード電極１０の材料およびアノード電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）等の群から選ばれる少なくとも１つを含む金属である。
【００２６】
半導体装置１Ａの動作および効果について説明する。  
図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。図２（ｃ）は、第１実施形態および参考例に係る半導体装置のオン状態におけるキャリア濃度分布を表す図である。
【００２７】
例えば、図２（ａ）を用いて、カソード側からアノード側に流れる電子電流について説明する。
【００２８】
オン状態においては、カソード・アノード間に順バイアスの電圧が印加される。すなわち、カソード電極１０の電位よりも、アノード電極１１の電位の方が高くなるようにカソード・アノード間に電圧が印加される。例えば、アノード電極１１は、正極で、カソード電極１０は、負極である。
【００２９】
ここで、ｎ＋形半導体領域２２はカソード電極１０にオーミック接触をしている。従って、電子（ｅ）の殆どは、ｎ＋形半導体領域２２からｎ形半導体領域２１を経由してｐ形半導体領域３０Ａ、３０Ｂの直下にまで到達する。
【００３０】
チャネル領域２１ｃは、ｎ形領域である。従って、図２（ａ）に示すように、電子は、ｎ形半導体領域２１とｐ形半導体領域３０Ａ、３０Ｂとの間のエネルギー障壁を超えるよりも、ポテンシャルが低いチャネル領域２１ｃを経由して、アノード電極１１の側に流れる。
【００３１】
ｐ形半導体領域３０Ａ、３０Ｂは、アノード電極１１に抵抗性接触あるいはショットキー接触をしている。すなわち、この接触は、ｐ形半導体と金属による抵抗性接触あるいはショットキー接触である。このため、ｐ形半導体領域３０Ａ、３０Ｂとアノード電極１１との間は、正孔（ｈ）にとってはエネルギー障壁となり、電子（ｅ）にとってはエネルギー障壁とはならない。これにより、電子は、ｐ形半導体領域３０Ａ、３０Ｂを経由してアノード電極１１に排出される。
【００３２】
このように、電子（ｅ）は、ｎ＋形半導体領域２２、ｎ形半導体領域２１、チャネル領域２１ｃ、およびｐ形半導体領域３０Ａ、３０Ｂを経由してアノード電極１１に流れ込む。これにより、カソード・アノード間には、電子電流１６が形成される。
【００３３】
上述したように、電子（ｅ）にとっては、ｐ形半導体領域３０Ａ、３０Ｂとアノード電極１１との間は、エネルギー障壁とはならないが、ｐ形高濃度領域であるｐ＋形半導体領域３１と、チャネル領域２１ｃとの間はエネルギー障壁となる。従って、ｐ＋形半導体領域３１の直下にまで到達した電子（ｅ）は、ｐ＋形半導体領域３１に流れ込み難くなる。電子（ｅ）はｐ＋形半導体領域３１の直下にまで到達した後、ｐ＋形半導体領域３１の下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動する。ここでのＹ方向とは、＋Ｙ方向と−Ｙ方向とを含む。
【００３４】
次に、順バイアス時におけるアノード側からカソード側に流れる正孔電流の様子を、図２（ｂ）に示す。
【００３５】
上述した電子（ｅ）の移動により、ｐ＋形半導体領域３１の下方では、電圧降下が生じる。これにより、アノード電極１１に接触したｐ＋形半導体領域３１は正極になり、例えば、ｐ＋形半導体領域３１の下方に位置するチャネル領域２１ｃの中央がｐ＋形半導体領域３１に対して負極になるようにバイアスされる。
【００３６】
このバイアスによって、チャネル領域２１ｃとｐ＋形半導体領域３１との間の正孔に対するエネルギー障壁が低くなる。これにより、ｐ＋形半導体領域３１からチャネル領域２１ｃに正孔（ｈ）が注入される。この注入された正孔（ｈ）により正孔電流１５が形成される。
【００３７】
正孔電流１５は、ｐ＋形半導体領域３１のＹ方向またはＸ方向における幅、もしくはｐ＋形半導体領域３１とアノード電極１１との接触面積が大きくなるほど増大する。換言すれば、その幅もしくはその接触面積によって、アノード側からの正孔の注入量が調整される。
【００３８】
半導体装置１Ａでは、電子がチャネル領域２１ｃを経由して、アノード電極１１に流れる。仮に、チャネル領域２１ｃを経由しないでｎ形半導体領域２１からｐ形半導体領域３０Ａ、３０Ｂに電子が注入された場合は、この電子注入によってｐ形半導体領域３０Ａ、３０Ｂからｎ形半導体領域２１への正孔注入が引き起こされる。半導体装置１Ａでは、電子を、チャネル領域２１ｃを経由して、アノード電極１１に流すことにより、この正孔注入が確実に抑制されている。
【００３９】
不純物濃度分布の様子を、図２（ｃ）に表す。参考例は、例えば、チャネル領域２１ｃがないｐｉｎダイオードである。つまり、このｐｉｎダイオードには、チャネル領域２１ｃがなく、ｐ＋形半導体領域３１の下端がｐ形半導体領域３０Ａ（または、ｐ形半導体領域３０Ｂ）によって覆われている。
【００４０】
アノード側でのキャリア濃度は、参考例に比べて、第１実施形態のほうが低減している。図２（ｃ）は、第１実施形態では、カソード側から注入された電子がｎ形チャネル領域２１ｃを経由してアノード電極１１に流れるので、ｐ形半導体領域３０Ａ、３０Ｂからの正孔注入が低減することを示している。
【００４１】
このように、オン状態では、アノード側からカソード側に正孔が流れ、カソード側からアノード側に電子が流れる。アノード側では、ｐ＋形半導体領域３１から正孔が注入するのに対して、ｐ形半導体領域３０Ａ、３０Ｂからは正孔の注入量が少なく、ｐ形半導体領域３０Ａ、３０Ｂは、電子の排出に主として寄与する。これにより、半導体装置１Ａでは、そのリカバリー速度が高速化する。
【００４２】
次に、半導体装置１Ａのリカバリー動作および効果を説明する。  
図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のリカバリー状態の動作を表す模式的断面図である。
【００４３】
図３（ａ）には、アノード・カソード間に順方向のバイアスを印加していた状態から、逆方向のバイアスを印加したリカバリー時の状態が表されている。ここでは、アノード電極１１が負極、カソード電極１０が正極となるように、カソード・アノード間に電圧が印加される。
【００４４】
アノード・カソード間に順方向のバイアスを印加していた状態から、アノード・カソード間に逆方向のバイアスを印加すると、ｎ形半導体領域２１に存在する正孔（ｈ）は、アノード電極１１の側に移動する。また、ｎ形半導体領域２１に存在する電子（ｅ）はカソード電極１０の側に移動する。
【００４５】
ここで、電子（ｅ）は、ｎ＋形半導体領域２２を経由してカソード電極１０に流れ込む。一方、正孔（ｈ）は、ｐ＋形半導体領域３１を経由してアノード電極１１に流れ込む。
【００４６】
リカバリー時には、電子がカソード電極１０に流れ、正孔がアノード電極１１に流れている状態で、ｐ形半導体領域３０Ａ、３０Ｂとｎ形半導体領域２１との接合部、またはｐ＋形半導体領域３１とｎ形半導体領域２１との接合部を起点にして、空乏層２８がｎ形半導体領域２１、ｐ形半導体領域３０Ａ、３０Ｂ、およびｐ＋形半導体領域３１に拡がる。これにより、半導体装置１Ａにおけるアノード電極１１とカソード電極１０との間の導通はしだいに遮断される。
【００４７】
ここで、Ｙ方向の幅が狭いチャネル領域２１ｃは、完全に空乏化される。従って、半導体装置１Ａでは、逆方向のバイアスを印加したときに逆方向電流（もれ電流）が確実に抑えられる。なお、チャネル領域２１ｃを完全に空乏化させるためには、ｐ＋形半導体領域３１直下のチャネル領域２１ｃの幅は、十分狭く、例えば、１０μｍ以下であることが望ましい。ここで、チャネル領域２１ｃの幅は、例えば、ｐ＋形半導体領域３１とｎ形半導体領域２１との接合部のＹ方向に沿った長さとする。
【００４８】
但し、ｐｉｎダイオードにおいては、一般的にリカバリー時にｐｎ接合部付近のいずれかで電界集中が起こり、アバランシェが引き起こされる場合がある。第１実施形態では、正孔（ｈ）がｐ＋形半導体領域３１を経由してアノード電極１１に流れ込むため、このアバランシェによって引き起こされる弊害を抑制して、リカバリー時の安全動作領域を拡大している。
【００４９】
図３（ｂ）に、半導体装置１Ａのリカバリー状態の動作を示す。  
例えば、ｐ形半導体領域３０Ａ、３０Ｂは、カソード電極１０の側に角部３０ｃを有している。この角部３０ｃにはリカバリー時に電界が集中し易くなる。これにより、角部３０ｃの付近でアバランシェが起き易くなる。アバランシェによって発生した正孔（ｈ）の流れをアバランシェ電流１７とする。そして、アバランシェ電流１７は、角部３０ｃ付近のｐ＋形半導体領域３１を経由してアノード電極１１に排出される。
【００５０】
また、角部３０ｃは、複数設けられている。半導体装置１Ａにおいては、複数の角部３０ｃのそれぞれでアバランシェが起き易くなるため、アバランシェが起きる箇所が分散される。従って、アバランシェ電流も、複数の角部３０ｃのそれぞれ付近で分散される。そして、アバランシェ電流は複数のｐ＋形半導体領域３１のそれぞれを経由してアノード電極１１に排出される。これにより、リカバリー時の半導体装置１Ａの破壊耐量は増加する。
【００５１】
また、半導体装置１Ａにおけるチャネル領域２０ｃは、ｎ形半導体領域２１に、ｐ形不純物を選択的に注入し、ｎ形半導体領域２１の導電形を反転させて、アノード側のｎ形半導体領域２１にｐ形半導体領域３０Ａ、３０Ｂ、およびｐ＋形半導体領域３１を形成することで簡便に形成される。
【００５２】
以上述べたように、第１実施形態に係る半導体装置１Ａによれば、リカバリー速度の高速化およびリカバリー時の破壊耐量の増加、すなわち、安全動作領域の拡大を両立させることができる。
【００５３】
（第１実施形態の変形例）  
図４は、第１実施形態の変形例に係る半導体装置の要部を表す模式的斜視図である。図５（ａ）および図５（ｂ）は、第１実施形態の変形例に係る半導体装置の要部を表す模式的断面図である。
【００５４】
図４には、カソード電極１０とアノード電極１１とが表示されていない。図５（ａ）には、図４のＣ１−Ｃ２線を含むＺ−Ｘ面での断面が表されている。図５（ｂ）には、図４のＤ１−Ｄ２線を含むＺ−Ｘ面での断面が表されている。図４のＡ１−Ａ２線を含むＺ−Ｙ面での断面は、例えば、図２（ａ）等に表されている。
【００５５】
半導体装置１Ｂは、アノード電極１１に接続された接続領域５０を備える。接続領域５０は、絶縁膜５１を介して、ｎ形半導体領域２１、ｐ形半導体領域３０Ａ、ｐ形半導体領域３０Ｂ、およびｐ＋形半導体領域３１に対面している。接続領域５０および絶縁膜５１は、Ｙ方向に延在する。接続領域５０および絶縁膜５１は、複数設けられ、Ｘ方向に並ぶ。接続領域５０は、例えば、ポリシリコン等を含む。絶縁膜５１は、例えば、シリコン酸化物、シリコン窒化物等を含む。
【００５６】
絶縁膜５１は、カソード電極１０の側に角部５１ｃを有している。角部５１ｃは、複数設けられている。この角部５１ｃにもリカバリー時に電界が集中し易くなる。これにより、角部５１ｃの付近でアバランシェが起き易くなる。
【００５７】
半導体装置１Ｂにおいては、複数の角部３０ｃのほか、複数の角部５１ｃのそれぞれでアバランシェが起き易くなるため、アバランシェが起きる箇所がさらに分散される。これにより、リカバリー時の半導体装置１Ｂの破壊耐量はさらに増加する。
【００５８】
また、半導体装置１Ｂが例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの素子と同じウェーハに形成される場合には、これらの素子のゲート電極およびゲート絶縁膜の形成過程において、接続領域５０と絶縁膜５１とを同時に形成することができる。
【００５９】
（第２実施形態）  
図６（ａ）および図６（ｂ）は、第２実施形態に係る半導体装置の要部の製造過程を表す模式的断面図である。
【００６０】
例えば、図６（ａ）に表すように、ｎ形半導体領域２１の表面に、ｐ＋形半導体領域３１を形成した後に、ｐ＋形半導体領域３１の上にマスク層９０を形成する。次に、マスク層９０から露出されたｎ形半導体領域２１の表面に、例えば、ホウ素（Ｂ）等のｐ形不純物をイオン注入する。
【００６１】
イオン注入は、複数回、行われる。例えば、１回毎に、イオンの加速エネルギーが変えられ、ｎ形半導体領域２１の表面にｐ形不純物がイオン注入される。イオンの加速エネルギーが高いほど、ｐ形不純物はｎ形半導体領域２１により深く注入される。イオン注入後、ｐ形不純物の活性化を行うための加熱処理を行う。加熱処理は、例えば、フラッシュアニールまたはＲＴＡ（Rapid Thermal Anneal）等である。加熱処理後に形成される半導体装置２Ａを、図６（ｂ）に表す。
【００６２】
第２実施形態では、加速エネルギーを変えた複数回のイオン注入と、ｐ形不純物の活性化を行うための加熱処理と、によって、ｐ形不純物の横方向拡散（Ｘ方向またはＹ方向における拡散）が抑制され、深いｐ形半導体領域３０Ａ、３０Ｂが形成される。換言すれば、深いｐ形半導体領域３０Ａ、３０Ｂの間に位置する狭いチャネル領域２１ｃが確実に形成される。
【００６３】
また、加速エネルギーを変えた複数回のイオン注入を採用することにより、Ｚ方向におけるｐ形不純物の濃度分布が任意の分布に設定できる。例えば、図６（ｂ）の右側には、位置Ｐと位置Ｑとの間におけるｐ形不純物濃度のプロファイルの一例が示されている。
【００６４】
このプロファイルにおいては、ｐ形半導体領域３０Ｂの不純物濃度は、カソード電極１０の側よりもアノード電極１１の側のほうが低くなっている。ｐ形半導体領域３０Ａの不純物濃度は、ｐ形半導体領域３０Ｂの不純物濃度と同じである。
【００６５】
これにより、さらに、オン状態では、電子（ｅ）は、ｐ＋形半導体領域３１付近のｐ形半導体領域３０Ａ、３０Ｂとチャネル領域２１ｃとの接合部を通過し易くなる。これは、アノード側ほど、ｐ形半導体領域３０Ａ、３０Ｂとチャネル領域２１ｃとの間のポテンシャル障壁がより低いためである。これにより、ｐ形半導体領域３０Ａ、３０Ｂからの正孔注入が抑制され、半導体装置２Ａのリカバリー速度はより速くなる。
【００６６】
（第２実施形態の第１変形例）  
図７は、第２実施形態の第１変形例に係る半導体装置の要部を表す模式的断面図である。
【００６７】
半導体装置２Ｂのチャネル領域２１ｃは、不純物濃度が相対的に高いｎ＋形半導体領域２５を含んでいる。ｎ＋形半導体領域２５は、ｐ＋形半導体領域３１に接続されている。ｎ＋形半導体領域２５の不純物濃度は、ｎ形半導体領域２１の不純物濃度よりも高い。
【００６８】
例えば、製造過程において、ｐ形半導体領域３０Ａとｐ形半導体領域３０Ｂとが不純物拡散によって繋がると、チャネル領域２１ｃが形成されなくなる。これに対し、半導体装置２Ｂには、ｐ形半導体領域３０Ａとｐ形半導体領域３０Ｂと間に、ｐ形半導体領域とは導電形が反対のｎ＋形半導体領域２５が設けられている。これにより、製造過程後、ｐ形半導体領域３０Ａとｐ形半導体領域３０Ｂとが繋がりがより起き難くなる。
【００６９】
また、ｎ＋形半導体領域２５の不純物濃度は、リカバリー時にｎ＋形半導体領域２５も完全に空乏化される程度に調整されている。これにより、半導体装置２Ｂでは、逆方向のバイアスを印加したときの逆方向電流が確実に抑えられる。
【００７０】
（第３実施形態）  
図８（ａ）は、第３実施形態に係る半導体装置の要部を表す模式的断面図である。図８（ｂ）は、第３実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。図９は、参考例に係る半導体装置の要部を表す模式的断面図である。
【００７１】
図８（ａ）に表す半導体装置３Ａは、ｐ＋形半導体領域３１とチャネル領域２１ｃとの間に、第５半導体領域（以下、例えば、ｐ−形半導体領域３５）をさらに備える。ｐ−形半導体領域３５は、チャネル領域２１ｃ、ｐ形半導体領域３０Ａ、ｐ形半導体領域３０Ｂ、およびｐ＋形半導体領域３１に接続されている。
【００７２】
半導体装置３Ａにおいても、図８（ｂ）に表すように、オン状態においては、カソード・アノード間に順バイアスの電圧が印加される。
【００７３】
電子（ｅ）の殆どは、ｎ＋形半導体領域２２からｎ形半導体領域２１を経由してｐ−形半導体領域３５の直下にまで到達する。つまり、電子は、ｎ形半導体領域２１とｐ形半導体領域３０Ａ、３０Ｂとの間のエネルギー障壁を超えるよりも、ポテンシャルが低いチャネル領域２１ｃを経由して、アノード電極１１の側に流れる。その後、電子は、ポテンシャルが低いｐ−形半導体領域３５を経由してアノード電極１１に排出される。つまり、カソード・アノード間に電子電流１６が形成される。
【００７４】
電子（ｅ）にとっては、ｐ形高濃度領域であるｐ＋形半導体領域３１と、ｐ−形半導体領域３５との間がエネルギー障壁となる。従って、ｐ＋形半導体領域３１の直下にまで到達した電子（ｅ）は、ｐ＋形半導体領域３１に流れ込み難くなる。電子（ｅ）はｐ＋形半導体領域３１の直下にまで到達した後、ｐ＋形半導体領域３１の下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動する。ここでのＹ方向とは、＋Ｙ方向と−Ｙ方向とを含む。
【００７５】
上述した電子（ｅ）の移動により、ｐ＋形半導体領域３１の下方では、電圧降下が生じる。これにより、アノード電極１１に接触したｐ＋形半導体領域３１は正極になり、ｐ＋形半導体領域３１の下方に位置するｐ−形半導体領域３５およびチャネル領域２１ｃは、ｐ＋形半導体領域３１に対して負極になるようにバイアスされる。
【００７６】
このバイアスによって、ｐ−形半導体領域３５とｐ＋形半導体領域３１との間の正孔に対するエネルギー障壁が低くなる。これにより、ｐ＋形半導体領域３１からｐ−形半導体領域３５およびチャネル領域２１ｃに正孔（ｈ）が注入される。この注入された正孔（ｈ）により正孔電流１５が形成される。
【００７７】
また、リカバリー時には、チャネル領域２１ｃが完全に空乏化されて、逆方向電流が流れ難くなる。また、ｐ形半導体領域３０Ａ、３０Ｂは、複数の角部３０ｃを有する。アバランシェは、複数の角部３０ｃの付近で分散され、リカバリー時の半導体装置３Ａの破壊耐量は高くなる。
【００７８】
図９は、参考例に係る半導体装置を表す模式的断面図である。
【００７９】
例えば、図９に示す半導体装置１００のように、製造過程において、ｐ形半導体領域３０Ａ、３０Ｂの位置合わせが不充分になり、ｐ形半導体領域３０Ａとｐ形半導体領域３０ＢとがＹ方向において、ｐ＋形半導体領域３１から離れたとする。このような場合、ｎ形半導体領域２１がアノード電極１１に接触してしまい、アノード電極１１とカソード電極１０とが短絡してしまう。
【００８０】
これに対して、半導体装置３Ａでは、ｐ＋形半導体領域３１の下にｐ−形半導体領域３５を備える。ｐ形半導体領域３０Ａとｐ形半導体領域３０Ｂとの間隔が例えば半導体装置１Ａに比べて離れたとしても、ｐ−形半導体領域３５の存在によって、ｎ形半導体領域２１がアノード電極１１に接触することが回避される。従って、アノード電極１１とカソード電極１０とが短絡が確実に抑制される。さらに、ｐ−形半導体領域３５の存在により、ｐ形半導体領域３０Ａ、３０Ｂの位置合わせの自由度が増加する。
【００８１】
（第３実施形態の変形例）  
図１０は、第３実施形態の変形例に係る半導体装置の要部を表す模式的斜視図である。
【００８２】
図１０には、カソード電極１０とアノード電極１１とが表示されていない。
【００８３】
半導体装置３Ｂにおいて、ｐ＋形半導体領域３１とチャネル領域２１ｃとの間に、ｐ−形半導体領域３５が設けられている。また、半導体装置３Ｂにおいては、接続領域５０および絶縁膜５１が設けられている。
【００８４】
半導体装置３Ｂにおいては、複数の角部３０ｃのほか、複数の角部５１ｃのそれぞれでアバランシェが起き易くなるため、アバランシェが起きる箇所がさらに分散される。これにより、リカバリー時の半導体装置３Ｂの破壊耐量はさらに増加する。
【００８５】
また、半導体装置３Ｂが例えば、ＭＯＳＦＥＴ、ＩＧＢＴなどの素子と同じウェーハに形成される場合には、これらの素子のゲート電極およびゲート絶縁膜の形成過程において、接続領域５０と絶縁膜５１とを同時に形成することができる。
【００８６】
（第４実施形態）  
図１１（ａ）は、第４実施形態に係る半導体装置の要部を表す模式的断面図である。図１１（ｂ）は、第４実施形態に係る半導体装置の要部を表す模式的平面図である。
【００８７】
図１１（ａ）には、図１１（ｂ）のＡ１−Ａ２線に沿った位置での断面が表されている。図１１（ｂ）には、図１１（ａ）のＢ１−Ｂ２線に沿った位置での断面であり、半導体装置の平面が表されている。
【００８８】
半導体装置４Ａは、アノード側において、第６半導体領域（以下、例えば、ｐ＋形半導体領域３２Ａ）、第７半導体領域（以下、例えば、ｐ＋形半導体領域３２Ｂ）、絶縁層４０とを備える。半導体装置４Ａのアノード電極１１は、第１電極部１１Ａと第２電極部１１Ｂとを有する。図示していないが、第１電極部１１Ａと第２電極部１１Ｂとは、絶縁層４０の上側で接続されてもよい。
【００８９】
絶縁層４０は、ｐ＋形半導体領域３２Ａ、３２Ｂの上およびｎ形半導体領域２１の上に設けられている。絶縁層４０は、第１電極部１１Ａと第２電極部１１Ｂとの間に設けられている。
【００９０】
半導体領域２０は、カソード電極１０とアノード電極１１との間およびカソード電極１０と絶縁層４０との間に設けられている。ｎ＋形半導体領域２２は、カソード電極１０に接続されている。
【００９１】
ｐ形半導体領域３０Ａは、カソード電極１０と第１電極部１１Ａとの間およびカソード電極１０と絶縁層４０との間に設けられている。ｐ形半導体領域３０Ａは、第１電極部１１Ａおよびｎ形半導体領域２１に接続されている。
【００９２】
ｐ形半導体領域３０Ｂは、カソード電極１０と第２電極部１１Ｂとの間およびカソード電極１０と絶縁層４０との間に設けられている。ｐ形半導体領域３０Ｂは、第２電極部１１Ｂおよびｎ形半導体領域２１に接続されている。Ｙ方向において、チャネル領域２１ｃは、ｐ形半導体領域３０Ａとｐ形半導体領域３０Ｂとの間に位置している。
【００９３】
ｐ＋形半導体領域３２Ａは、ｐ形半導体領域３０Ａと第１電極部１１Ａとの間およびｐ形半導体領域３０Ａと絶縁層４０との間に設けられている。ｐ＋形半導体領域３２Ａは、第１電極部１１Ａに接続されている。ｐ＋形半導体領域３２Ａの不純物濃度は、ｐ形半導体領域３０Ａの不純物濃度よりも高い。
【００９４】
ｐ＋形半導体領域３２Ｂは、ｐ形半導体領域３０Ｂと第２電極部１１Ｂとの間およびｐ形半導体領域３０Ｂと絶縁層４０との間に設けられている。ｐ＋形半導体領域３２Ｂは、第２電極部１１Ｂに接続されている。ｐ＋形半導体領域３２Ｂの不純物濃度は、ｐ形半導体領域３０Ｂの不純物濃度よりも高い。
【００９５】
図１２は、第４実施形態に係る半導体装置のオン状態の動作を表す模式的断面図である。
【００９６】
半導体装置４Ａにおいても、オン状態においては、カソード・アノード間に順バイアスの電圧が印加される。電子（ｅ）の殆どは、ｎ＋形半導体領域２２からｎ形半導体領域２１を経由して絶縁層４０の直下にまで到達する。つまり、電子は、ｎ形半導体領域２１とｐ形半導体領域３０Ａ、３０Ｂとの間のエネルギー障壁を超えるよりも、ポテンシャルが低いチャネル領域２１ｃを経由して、アノード電極１１の側に流れる。カソード・アノード間には、電子電流１６が形成される。
【００９７】
電子（ｅ）にとっては、ｐ形高濃度領域であるｐ＋形半導体領域３２Ａと、ｐ形半導体領域３０Ａとの間およびｐ＋形半導体領域３２Ｂと、ｐ形半導体領域３０Ｂとの間がエネルギー障壁となる。これにより、電子（ｅ）は、ｐ＋形半導体領域３２Ａ、３２Ｂに流れ込み難くなる。電子（ｅ）はｐ＋形半導体領域３２Ａ、３２Ｂの直下にまで到達した後、ｐ＋形半導体領域３２Ａ、３２Ｂの下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動する。ここでのＹ方向とは、＋Ｙ方向と−Ｙ方向とを含む。
【００９８】
この電子（ｅ）の移動により、ｐ＋形半導体領域３２Ａ、３２Ｂの下方では、電圧降下が生じる。これにより、アノード電極１１に接触したｐ＋形半導体領域３２Ａ、３２Ｂは正極になり、ｐ＋形半導体領域３２Ａ、３２Ｂの下方に位置するｐ形半導体領域３０Ａ、３０Ｂは、ｐ＋形半導体領域３１に対して負極になるようにバイアスされる。
【００９９】
これにより、ｐ＋形半導体領域３２Ａ、３２Ｂからｐ形半導体領域３０Ａ、３０Ｂ、および半導体領域２０に正孔（ｈ）が注入される。この注入された正孔（ｈ）により正孔電流１５が形成される。
【０１００】
また、リカバリー時には、チャネル領域２１ｃが完全に空乏化されて、逆方向電流が流れ難くなる。また、ｐ形半導体領域３０Ａ、３０Ｂは、複数の角部３０ｃを有する。アバランシェは、複数の角部３０ｃの付近で分散され、リカバリー時の半導体装置４Ａの破壊耐量は高くなる。
【０１０１】
（第５実施形態）  
図１３（ａ）は、第５実施形態に係る半導体装置の要部を表す模式的断面図である。図１３（ｂ）は、第５実施形態に係る半導体装置の要部を表す模式的平面図である。
【０１０２】
図１３（ａ）には、図１３（ｂ）のＡ１−Ａ２線に沿った位置での断面が表されている。図１３（ｂ）には、図１３（ａ）のＢ１−Ｂ２線に沿った位置での断面であり、半導体装置の平面が表されている。
【０１０３】
半導体装置５Ａにおいては、アノード側の構造は、例えば、半導体装置１Ａと同じ担っている。半導体装置５Ａのアノード側の構造は、上述した半導体装置のいずれかでよい。
【０１０４】
半導体装置５Ａにおいては、半導体領域２０が第１領域であるｎ−形半導体領域２４と、第２領域であるｎ形半導体領域２１Ａと、第３領域であるｎ形半導体領域２１Ｂ、および第４領域であるｎ＋形半導体領域２３と、を有する。
【０１０５】
ｎ−形半導体領域２４は、ｐ形半導体領域３０Ａおよびｐ形半導体領域３０Ｂに接続されている。ｎ形半導体領域２１Ａは、ｎ−形半導体領域２４とカソード電極１０との間に設けられている。ｎ形半導体領域２１Ａは、カソード電極１０およびｎ−形半導体領域２４に接続されている。
【０１０６】
ｎ形半導体領域２１Ｂは、ｎ−形半導体領域２４とカソード電極１０との間に設けられている。ｎ形半導体領域２１Ｂは、カソード電極１０およびｎ−形半導体領域２４に接続されている。ｎ形半導体領域２１Ｂは、Ｙ方向においてｎ−形半導体領域２４の一部２４ｐを、ｎ形半導体領域２１Ａとによって挟んでいる。すなわち、ｎ−形半導体領域２４の一部２４ｐは、ｎ形半導体領域２１Ａとｎ形半導体領域２１Ｂとの間に位置している。
【０１０７】
ｎ＋形半導体領域２３は、ｎ−形半導体領域２４の一部２４ｐとカソード電極１０との間に設けられている。ｎ＋形半導体領域２３は、カソード電極１０に接続されている。ｎ＋形半導体領域２３の不純物濃度は、ｎ形半導体領域２１Ａの不純物濃度およびｎ形半導体領域２１Ｂの不純物濃度よりも高い。
【０１０８】
半導体装置５Ａによれば、ｎ形高濃度領域であるｎ＋形半導体領域２３とｎ−形半導体領域２４との接合面積が、例えば、半導体装置１Ａのｎ＋形半導体領域２２とｎ形半導体領域２１との接合面積より小さくなっている。
【０１０９】
これにより、オン時には、カソード側からのキャリア（電子）の注入が抑制されて、リカバリー時間がさらに短縮する。
【０１１０】
接続領域５０および絶縁膜５１は、本明細書で開示された半導体装置に付加させることができる。
【０１１１】
上記の実施形態では、「ＡはＢの上に設けられている」と表現された場合の「の上に」とは、ＡがＢに接触して、ＡがＢの上に設けられている場合の他に、ＡがＢに接触せず、ＡがＢの上方に設けられている場合との意味で用いられる場合がある。また、「ＡはＢの上に設けられている」は、ＡとＢとを反転させてＡがＢの下に位置した場合や、ＡとＢとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
【０１１２】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【０１１３】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【０１１４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１５】
１Ａ、１Ｂ、２Ａ、３Ａ、３Ｂ、４Ａ、５Ａ、１００  半導体装置、  １０  カソード電極、  １１  アノード電極、  １１Ａ  第１電極部、  １１Ｂ  第２電極部、  ２０  半導体領域、  ２１、２１Ａ、２１Ｂ  ｎ形半導体領域、  ２１ｃ  チャネル領域、  ２１ｐ  一部、  ２３  ｎ＋形半導体領域、  ２２、２５  ｎ＋形半導体領域、  ２４  ｎ−形半導体領域、  ２８  空乏層、  ３０Ａ、３０Ｂ  ｐ形半導体領域、  ３０ｃ、５１ｃ  角部、  ３１、３２Ａ、３２Ｂ  ｐ＋形半導体領域、  ３５  ｐ−形半導体領域、  ４０  絶縁層、  ５０  接続領域、  ５１  絶縁膜、  ９０  マスク層
【図１】
2016174041.tif 000003
【図２】
2016174041.tif 000004
【図３】
2016174041.tif 000005
【図４】
2016174041.tif 000006
【図５】
2016174041.tif 000007
【図６】
2016174041.tif 000008
【図７】
2016174041.tif 000009
【図８】
2016174041.tif 000010
【図９】
2016174041.tif 000011
【図１０】
2016174041.tif 000012
【図１１】
2016174041.tif 000013
【図１２】
2016174041.tif 000014
【図１３】
2016174041.tif 000015