(57)【要約】【課題】  符号長が短い領域にて優れた訂正能力をもつ多元ＬＤＰＣ符号において符号化ビット毎の訂正能力に強弱をつけることができる。【解決手段】  符号化器１は、符号化の対象となる入力データから生成行列９を用いて多元ＬＤＰＣ符号による符号語を生成する符号化部１３を有する符号化器であって、生成行列９は復号器２で復号に用いられる検査行列１０から生成される行列であり、検査行列１０は、同一列ブロック１０２１に含まれる正則行列１０２、１０４内の列順序が、正則行列１０２、１０４と同一行に含まれる正則行列１０１から１０４を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番である。【選択図】      図１
2016149703.tif 000002
【特許請求の範囲】
【請求項１】
符号化の対象となる入力データから生成行列を用いて多元ＬＤＰＣ符号による符号語を生成する符号化部を有する符号化装置であって、前記生成行列は検査行列から生成されるものであり、前記検査行列は、同一列ブロックに含まれる正則行列内の列順序が、前記正則行列と同一行ブロックに含まれる正則行列を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番であることを特徴とする符号化装置。
【請求項２】
前記検査行列は、前記同一列ブロックに含まれる正則行列内の列順序が、前記最小行ハミング距離の符号語に含まれる回数が同一の複数列に対しては、より長いハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番であることを特徴とする請求項１に記載の符号化装置。
【請求項３】
前記検査行列は、前記同一列ブロックに含まれる正則行列内の列順序が、前記最小行ハミング距離の符号語に含まれる回数が多い順とすることを特徴とする請求項１又は２に記載の符号化装置。
【請求項４】
復号の対象となる多元ＬＤＰＣ符号による符号語から検査行列を用いて推定ビット列を生成する復号部を有する復号装置であって、前記検査行列は、同一列ブロックに含まれる正則行列内の列順序が、前記正則行列と同一行ブロックに含まれる正則行列を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番であることを特徴とする復号装置。
【請求項５】
符号化の対象となる入力データから、同一列ブロックに含まれる正則行列内の列順序が前記正則行列と同一行ブロックに含まれる正則行列を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番である検査行列から生成される生成行列を用いて多元ＬＤＰＣ符号による符号語を生成することを特徴とする符号化方法。
【請求項６】
復号の対象となる多元ＬＤＰＣ符号による符号語から、同一列ブロックに含まれる正則行列内の列順序が前記正則行列と同一行ブロックに含まれる正則行列を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番である検査行列を用いて推定ビット列を生成することを特徴とする復号方法。
【請求項７】
請求項１の符号化装置と、符号語のビット並び替えを行うビットインターリーバと、並び替えられたビットをコンスタレーション上の信号点への対応付けるコンスタレーションマッパと、信号点に合わせて変調信号を形成する変調器とを有する送信装置。
【請求項８】
前記ビットインターリーバは、訂正能力が高い符号化ビットをコンスタレーション上のノイズ耐性が弱いビットに、訂正能力が低い符号化ビットをコンスタレーション上のノイズ耐性が強いビットに、対応させるための符号語のビット並び替えを行うことを請求項７に記載の特徴とする送信装置。
【請求項９】
受信した変調信号を復調して信号点を出力する復調器と、信号点に対応するビットを順次出力するコンスタレーションデマッパと、送信装置のビット並び替えと逆の並び替えを行うデインターリーバと、請求項４の復号装置とを有する受信装置。
【請求項１０】
符号化装置のコンピュータに、符号化の対象となる入力データから、同一列ブロックに含まれる正則行列内の列順序が前記正則行列と同一行ブロックに含まれる正則行列を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番である検査行列から生成される生成行列を用いて多元ＬＤＰＣ符号による符号語を生成する処理を実行させる符号化プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、符号化装置、復号化装置、符号化方法、及び復号化方法に関し、特に、多元低密度パリティチェック符号（ＬＤＰＣ）符号化方式を用いる符号化装置、復号化装置、符号化方法、及び復号化方法に関する。
【背景技術】
【０００２】
近年、シャノン限界に近い強力な誤り訂正能力を有する符号クラスが注目を集めており、ＬＤＰＣ符号はその一つである。ＬＤＰＣ符号とは、検査行列内の非零が疎に分布した符号である。
【０００３】
通信の大容量化及び高速化の要望に応える通信システムとして、上記のような強力な誤り訂正符号と多値変調方式を備えた通信システムが広く利用されている。多値変調方式とは、１シンボルに複数ビットを割り当てる変調方式である。多値変調方式を備えた送信装置では、誤り訂正符号化によって入力データから符号語を生成し、符号語を複数ビット列毎に並び替えることでシンボルを生成し、各シンボルのビット列に従ってコンスタレーション上の信号点を選択し、選択された信号点に対応する変調信号を生成し、送信信号として送信する。
【０００４】
伝送路ノイズの影響によって、コンスタレーション上で受信される受信信号は、元の送信信号点と異なる位置で受信される。仮に、受信信号を誤った信号点として判定してしまう場合、ノイズの性質上、元の送信信号点からの距離が近い信号点として判定される確率が高い。
【０００５】
各シンボルのビット列とコンスタレーション上の信号点を対応させるマッピング方法は、上記ノイズの性質を考慮し、誤るビット数を最小にすることを目的とした、Ｇｒａｙマッピングが一般に利用される。Ｇｒａｙマッピングの特徴は、隣り合う信号点間のビット列が１ビット反転した関係にあることである。しかしながら、隣り合う信号点間でのビット反転頻度がシンボル内のビットの位置によって異なるため、シンボル内のビット誤り発生率は異なってしまう。反転頻度の高いビットはノイズ耐性が弱いビットであり、逆に、反転頻度の低いビットはノイズ耐性が高いビットである。上記は、不均一誤りと呼ばれる。
不均一誤りを考慮した符号化技術は、不均一誤り保護（ＵＥＰ）技術と呼ばれる。
【０００６】
例えば特許文献１には、ＬＤＰＣ符号における各ビットのうち分離距離の小さいビットを、変調における保護能力の強いビットにマッピングする変調装置を提案している。
【０００７】
これに対し符号長が短い領域（符号長一万ビット以下）にてＬＤＰＣ符号よりも優れた訂正能力をもつ多元ＬＤＰＣ符号が注目されている。多元ＬＤＰＣ符号は、検査行列内の非零がガロア体（２）上の１であるＬＤＰＣ符号に対し、非零をガロア体（２）上の｛０,１｝を成分とするＭ行Ｍ列の正則行列（Ｍは自然数）としたものである。
【０００８】
例えば非特許文献１に多元ＬＤＰＣ符号の設計方法が開示されている。非特許文献１には、最小行ハミング距離の長い正則行列の組を各行ブロックに配置することで、訂正能力の改善があることが開示されている。
【０００９】
ここで行ハミング距離とは、行ブロック内の正則行列ｄｃ個を連結したＭ×（Ｍ×ｄｃ）行列を新たな検査行列と見なした際のハミング距離である。また上記のＭ×（Ｍ×ｄｃ）行列に対する最小ハミング距離は、最小行ハミング距離という。また上記のＭ×（Ｍ×ｄｃ）行列に対するハミング距離の符号語は、行ハミング距離の符号語という。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開ＷＯ２００７／１０８４７１号公報
【非特許文献】
【００１１】
【非特許文献１】Ｃｈａｒｌｙ  Ｐｏｕｌｌｉａｔ，Ｍａｒｃ  Ｆｏｓｓｏｒｉｅｒ，ａｎｄ  ＤａｖｉｄＤｅｃｌｅｒｃｑ，“Ｄｅｓｉｇｎ  ｏｆ  Ｒｅｇｕｌａｒ（２，ｄｃ）−ＬＤＰＣ  Ｃｏｄｅｓ  ｏｖｅｒ  ＧＦ（ｑ）  Ｕｓｉｎｇ  Ｔｈｅｉｒ  Ｂｉｎａｒｙ  Ｉｍａｇｅｓ，”ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，ｖｏｌ．５６，ＮＯ．１０，ｐｐ．１６２６−１６３５，Ｏｃｔｏｂｅｒ  ２００８．
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら非特許文献１に開示される多元ＬＤＰＣ符号の技術は、単に最小行ハミング距離の長い正則行列の組を各行ブロックに配置するため、符号化ビット毎の訂正能力に強弱をつけることまではできなかった。
【００１３】
本発明は、符号長が短い領域にて優れた訂正能力をもつ多元ＬＤＰＣ符号において符号化ビット毎の訂正能力に強弱をつけることができる符号化装置、復号化装置、符号化方法、及び復号化方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の１つの側面によれば、符号化装置は、符号化の対象となる入力データから生成行列を用いて多元ＬＤＰＣ符号による符号語を生成する符号化部を有する符号化装置であって、前記生成行列は検査行列から生成されるものであり、前記検査行列は、同一列ブロックに含まれる正則行列内の列順序が、前記正則行列と同一行ブロックに含まれる正則行列を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいて共通の大小関係で並べた順番である。
【００１５】
本発明の他の１つの側面によれば、復号装置は、復号の対象となる多元ＬＤＰＣ符号による符号語から検査行列を用いて前記符号語推定ビット列を生成する復号部を有する復号装置であって、前記検査行列は、同一列ブロックに含まれる正則行列の列順序が、前記正則行列と同一行ブロックに含まれる正則行列を連結した行列についての最小行ハミング距離の符号語に含まれる回数に基づいた共通の大小関係で並べた順番である。
【発明の効果】
【００１６】
本発明によれば、符号長が短い領域にて優れた訂正能力をもつ多元ＬＤＰＣ符号において符号化ビット毎の訂正能力に強弱をつけることができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、一実施形態である符号化装置の構成を示すブロック図である。
【図２】図２は、図１に対応する復号装置の構成を示すブロック図である。
【図３】図３は、図１及び図２の検査行列の構成の一例を示す図である。
【図４】図４は、図３の正則行列の例を示す図である。
【図５】図５は、図３の列ブロック１０２１の正則行列１０２内の列順序を説明する図である。
【図６】図６は、図３の列ブロック１０２１の正則行列１０４内の列順序を説明する図である。
【図７】図７は、他の実施形態である送信装置の構成を示すブロック図である。
【図８】図８は、図７のビットインターリーバの動作を示す図である。
【図９】図９は、図７に対応する受信装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
発明を実施するための形態について図面を参照して詳細に説明する。図１は、一実施形態である符号化装置の構成を示すブロック図である。
【００１９】
本実施形態の符号化器１は、多元ＬＤＰＣ符号化方式を採用している。符号化器１は、図１に示すように、Ｎ−Ｐビット（Ｐ、Ｎは整数であり、ＰはＮより小さい。）の入力データ（ｘ）を入力する入力部１１と、生成行列９を記憶する記憶部１２と、入力部１１に入力された入力データ（ｘ）から生成行列９を用いてＰビットの冗長を生成することで、Ｎビットの符号語（ｃ）を生成する符号化部１３と、生成された符号語（ｃ）を出力する出力部１４を備えている。
符号語（ｃ）は、Ｐ×Ｎの検査行列（Ｈ）１０との間に、式（１）を満たすＮビット列である。
ＨｃＴ＝０・・・式（１）
符号語（ｃ）の生成では、式（２）のように、符号化部１３は入力データ（ｘ）と生成行列（Ｇ）９の行列積によって符号語（ｃ）を生成する。前記生成行列（Ｇ）９は（Ｎ−Ｐ）×Ｎの行列であり、検査行列（Ｈ）１０から式（３）を満たす行列として構築することができる。
ｃ＝ｘＧ・・・式（２）
ＨＧＴ＝０・・・式（３）
受信側である復号器において行われる復号処理は、式（４）を満たすような推定ビット列（ｕ）を元の送信信号の各ビットが０であったか、１であったを表す確率値Ｎ個から求めることである。復号に成功する場合、推定ビット列（ｕ）は送信側の符号化器１から出力され送信された符号語（ｃ）と一致する。一方で、復号に失敗する場合、推定ビット列（ｕ）は送信側の符号化器１から出力され送信された符号語（ｃ）とは異なる符号語に向けた推定の結果として、誤りが発生する。
ＨｕＴ＝０・・・式（４）
図２は、一実施形態である復号装置の構成を示すブロック図である。復号器２は、多元ＬＤＰＣ符号化方式を採用している。復号器２は、図２に示すように、確率値Ｎ個を入力する入力部２１と、本発明の特徴である検査行列１０を記憶する記憶部２２と、入力部２１に入力された確率値Ｎ個から検査行列１０を用いてＮ−Ｐビットの推定ビット列（ｕ）を生成する復号部２３と、生成された推定ビット列を出力する出力部２４を備えている。
【００２０】
次に本発明の特徴である検査行列１０の構成について説明する。図３は、図２の検査行列１０の構成の一例を示す図である。検査行列１０は、例えば、図３に示すように、Ｐ×Ｎサイズの行列である。検査行列１０は、多元ＬＤＰＣ符号化方式を採用しており、Ｍ×Ｍサイズ（ＭはＰ、Ｎより小さい自然数）の１又は０を要素とする正則行列と、要素がすべて０であるＯ行列を、行方向、列方向に並べた行列である。列方向の位置が同一の正則行列１０１から１０４を含むＭ行を行ブロックという。また行方向の位置が同一の正則行列１０２、１０４を含むＭ列を列ブロックという。
【００２１】
検査行列１０は、例えば、図３に示すように、行ブロック１０１１のＭビット行内と、他の行ブロック１０１２のＭビット行内に正則行列１０１から１０４が含まれている。また列ブロック１０２１のＭビット列内に複数の正則行列１０２、１０４が含まれているものとする。
【００２２】
図４は図３の正則行列の例を示す図である。また図５は、図３の列ブロック１０２１の正則行列１０２内の列順序、図６は、図３の列ブロック１０２１の正則行列１０４内の列順序、を説明する図である。最小行ハミング距離とは、上述したように行ブロック内の正則行列ｄｃ個（ｄｃは自然数、図３の行ブロック１０１１、１０１２については４個）を連結したＭ行（Ｍ×ｄｃ）列の行列を新たな検査行列と見なした際のハミング距離である。またこの行ブロック１０１１、１０１２内の正則行列を連結した行列を新たな検査行列と見なした際の最小ハミング距離を、行ブロック１０１１、１０１２の最小行ハミング距離という。また行ブロック１０１１、１０１２内の正則行列を連結した行列を新たな検査行列と見なした際のハミング距離ｋの符号語は、行ハミング距離ｋの符号語という。
【００２３】
行ブロック１０１１、１０１２内の６×６サイズ正則行列を連結した行列の最小行ハミング距離は３であり、列ブロック１０２１の正則行列１０２及び１０４内の列順序の各列は、図５、図６に示すようにすべて行ハミング距離３の符号語に含まれる回数に基づいて例えば、回数が多い順、など、共通の大小関係で並べた順番である。また上記回数が同一の複数列に対しては、より長いハミング距離である行ハミング距離４の符号語に含まれる回数に基づいて同様に規定され、例えば、回数が多い順、など、共通の大小関係で並べた順番である。行ハミング距離が長さｋであるとは、図４の正則行列１０１から１０４の４つを連結した６×２４の行列からｋ個の列の組み合わせを選択した時に、列のビット毎のＸＯＲが零となることをいう。上記の列の組み合わせは行ハミング距離ｋの符号語に対応する。
【００２４】
ここで各列が行ハミング距離ｋの符号語に含まれる回数について説明する。行ハミング距離ｋの符号語の探索は、行ブロック内の正則行列４個を連結したＭ行（Ｍ×４）列の行列を新たな検査行列と見なし、ｋ個の１を含む符号語を探索することで実現できる。そして、上記と式（１）の関係から、行ハミング距離ｋの符号語の探索は、Ｍ行（Ｍ×４）列の行列内の列のうちｋ個の列を選択するときこの列ベクトルのＸＯＲが全零となる列の組み合わせ探索することで実現できる。
【００２５】
例えば、簡単な例を示す。検査行列Ｈが
2016149703.tif 000003
【００２６】
の場合、符号語ｃ＝（１，１，１，０）は式（１）のＨｃＴ＝０を満たす。
一方、符号語の最初からａビット目が検査行列の左からａ列目に対応するので、上記の符号語ｃ＝（１，１，１，０）に対応する、検査行列の左から１，２，３列目の列ベクトル、
2016149703.tif 000004
【００２７】
のＸＯＲは零ベクトルとなる。このように行ハミング距離ｋの符号語の探索は、行ブロック１０１１、１０１２の検査行列内の列のうちｋ個の列を選択するときの列ベクトルのＸＯＲが全零となる列の組み合わせを探索することで探索することができる。このことから探索された組み合わせに含まれる列は、行ハミング距離ｋの符号語に含まれるという。
【００２８】
最小行ハミング距離の符号語の探索は、最小行ハミング距離、例えば図４、５の行ブロック１０１１、１０１２では３であることをあらかじめ求めておき、検査行列内の列のうち３個の列を選択するときの列ベクトルのＸＯＲが全零となる列の組み合わせを探索することで実現できる。そして列ベクトルのＸＯＲが全零となる列の組み合わせから、対応する符号語を求めることができる。
【００２９】
図５、図６に示すように正則行列１０２、１０４の行列内部の列順序を、最小行ハミング距離の符号語に含まれる回数等が多い順とした検査行列による多元ＬＤＰＣ符号を用いた符号化によって、符号語Ｍビット毎のビット訂正能力は、左から順に訂正能力が低いビットから高いビットの順に並ぶことになる。
【００３０】
なぜなら例えば、送信した符号語をｃ０、それ以外の符号語の一つをｃ１とすると、ｃ０とｃ１のＸＯＲパターンは、両符号語の異なるビット列であり、したがって通信路ノイズによって、上記で探索した最小行ハミング距離の符号語と同一のエラーパターンが加わると、ｃ０はｃ１に間違われるからである。すなわち最小行ハミング距離の符号語に含まれる回数が多いということは、エラーパターンに含まれる確率が高いことになるからである。なお、本実施形態の検査行列の同一列ブロック内に含まれる複数の正則行列の各行列内部の列順序は、図５、図６のように最小行ハミング距離の符号語に含まれる回数が多い順とするものに限らず、複数の正則行列で共通した列順序とすればよい。
【００３１】
このように本実施形態によれば、検査行列の同一列ブロック内に含まれる複数の正則行列の各行列内部の列順序が、それぞれの行ブロックの最小行ハミング距離の符号語に含まれる回数等に基づいた共通の列順序となっている。正則行列の列の順序を列ブロック内で共通とすることにより、最小行ハミング距離及びそれに準ずる行ハミング距離の符号語に含まれる回数が少ない正則行列の列と含まれる回数が多い正則行列の列を検査行列全体として列方向に統一して並べることで、訂正能力の高低の差異を大きくすることができる。この構成により符号長が短い領域にて優れた訂正能力をもつ多元ＬＤＰＣ符号の符号化装置１及び復号装置２において符号化ビット毎の訂正能力に強弱をつけることができる。
【００３２】
次に、上記の多元ＬＤＰＣ符号の符号化装置１を送信装置に用いた実施形態について説明する。図７は本実施形態の送信装置の構成図である。図７に示すように、送信装置３は、符号化器１、ビットインターリーバ３１、コンスタレーションマッパ３２、変調器３３を備える。
【００３３】
符号化器１では、図１、３から５、６に示したように、各列ブロック内の正則行列の列順序が、最小行ハミング距離及びそれに準ずる行ハミング距離の符号語に含まれる回数において共通の大小関係に従うことを特徴とした検査行列１０から式（３）を満たす行列として生成された生成行列９と入力データから符号語を生成する。
【００３４】
検査行列１０内の正則行列は、Ｍ×Ｍサイズの正則行列であり、図５、図６に示したように上記正則行列の列は、最小行ハミング距離、及びそれに準ずる行ハミング距離の符号語に含まれる回数が多い順に左から並ぶとする。
【００３５】
上記の多元ＬＤＰＣ符号を用いた符号化によって、符号語Ｍビット毎のビット訂正能力は、左から順に訂正能力が低いビットから高いビットの順に並ぶ。
【００３６】
次に、ビットインターリーバ３１に関して説明する。ビットインターリーバ３１は、訂正能力が高い符号化ビットをコンスタレーション上のノイズ耐性が弱いビットに、訂正能力が低い符号化ビットをコンスタレーション上のノイズ耐性が強いビットに、対応させるための符号語の並び替えを行う。コンスタレーション上の信号点がＫビット表記のＧｒａｙマッピングに従い、Ｋビットがノイズ耐性の強いビットから弱いビットの順に左から並ぶ場合を考える。前述のように、符号語はＭビット毎に訂正能力の低いビットから高いビットの順に並ぶとする。
【００３７】
上記の場合のビットインターリーバの構成の一例を図８に示す。ビットインターリーバ３１は、読み書き用メモリ３１１と読み書き用メモリ３１２を備える。読み書き用メモリ３１１のサイズは、ｒ×Ｍビット、読み書き用メモリ３１２のサイズは、Ｋ×ｓビット、とする。各メモリサイズは、インターリーバの入出力ビット数が同じとなるようにするため、式（５）を満たすとする。Ｋはコンスタレーション上の信号点に割り当てられたビット数である。
ｒ×Ｍ＝Ｋ×ｓ・・・式（５）
ビットインターリーバ３１への入力は、Ｍ×ｒビットの符号語であり、Ｍビット単位で訂正能力の低いビットから高いビットの順に左から並ぶとする。
【００３８】
読み書き用メモリ３１１への書き込みについて説明する。図５のように、左から右に向けた書き込みを上の行から下の行へと進めることで、訂正能力の高いビットから低いビットの順に左から並ぶ。
【００３９】
次に、読み書き用メモリ３１１の読み込み動作について説明する。図８のように、上から下に向けた読み込みを左の列から右の列へと進めることで、訂正能力の高いビットｒ個から低いビットｒ個を順に読み込みことができる。
【００４０】
次に、読み書き用メモリ３１２の書き込み動作について説明する。図８のように、左から右に向けた書き込みを上の行から下の行へと進めることで、訂正能力の高いビットｓ個から低いビットｓ個を順に書き込むことができる。
【００４１】
次に、読み書き用メモリ３１２の読み込み動作について説明する。図８のように、上から下に向けた読み込みを左の列から右の列へと進めることで、訂正能力の高いビットから低いビットの順に並んだＫビットｓ個を順に読み込むことができる。
【００４２】
したがって、ビットインターリーバ３１の出力は、訂正能力の低いビットから高いビットの順に並んだＫビットｓ個となる。
【００４３】
次に、コンスタレーションマッパ３２について詳細に説明する。具体例として、コンスタレーション上の各信号点はＫビットで表され、上位ビットほどノイズ耐性が強く、下位ビットほどノイズ耐性が弱いとする。前述のビットインターリーバ３１に関する説明から、コンスタレーションマッパ３２への入力は、訂正能力の低いビットから高いビットの順に並んだＫビットｓ個となる。コンスタレーションマッパ３２は、ｓ個のＫビットをコンスタレーション上の信号点へ対応付けを行い、ｓ個の信号点の座標を出力する。
【００４４】
次に、変調器３３について詳細に説明する。変調器３３への入力は、前述のコンスタレーションマッパ３２から出力された、ｓ個の信号点の座標である。変調器３３は、信号点の座標に合わせて変調信号を形成する。変調器３３はｓ個の変調信号を出力する。
【００４５】
次に、上記の多元ＬＤＰＣ符号の復号装置２に対応する受信装置の実施形態について説明する。図９は本実施形態の受信装置の構成図である。図９に示すように、受信装置４は、復調器４１、コンスタレーションデマッパ４２、デインターリーバ４３、復号器２を備える。
【００４６】
復調器４１について詳細に説明する。受信したｓ個の変調信号が入力される。復調器４１は、受信した変調信号の信号点の座標を特定し、ｓ個の信号点の座標を出力する。
【００４７】
次に、コンスタレーションデマッパ４２について詳細に説明する。コンスタレーションデマッパ４２は、入力されたコンスタレーション上のｓ個の信号点の座標から、元の送信信号Ｋビットの各ビットが送信側で０であったか、１であったかを確率値として出力する。
【００４８】
次に、デインターリーバ４３に関して説明する。デインターリーバ４３には、コンスタレーションデマッパ４２からＮ個の確率値が順次入力される。デインターリーバ４３は、送信装置３のビットインターリーバ３１による並び替えと逆の並び替えを行って、Ｎ個の確率値の並びを符号語のビット列の並びに対応させる。
【００４９】
次に、復号器２に関して説明する。復号器２の復号部２３で使用される検査行列１０内の正則行列は、Ｍ×Ｍサイズの正則行列であり、例えば、図５に示したように上記正則行列の列は、最小行ハミング距離、及びそれに準ずる行ハミング距離の符号語に含まれる回数が多い順に左から並ぶ。復号器２の復号部２３は、デインターリーバ４３によって並び替えられた符号語の各ビットが０であるか、１であるかに関する確率値Ｎ個と検査行列１０を入力とし、式（４）を満たす条件の下で、送信側で生成された確率の高い推定ビット列を求める。
【００５０】
上述の実施形態では、符号化装置、復号装置は不揮発性メモリ（不図示）に記憶されているプログラムを実行することで符号化及び復号等の機能を実現することができる。この場合、符号化装置、復号装置が実行するプログラムはコンピュータ読取り可能な記録媒体に記憶してもよく、通信回線を介してサーバからダウンロードするようにしてもよい。また、符号化装置、復号装置は内部にコンピュータシステムを有しており、その処理手順はプログラム形式でコンピュータ読取り可能な記録媒体によって記憶されており、コンピュータシステムが当該プログラムを読み出して実行することにより符号化及び復号等を実現することができる。尚、「コンピュータシステム」とはＣＰＵ、メモリ、周辺機器などのハードウェア、オペレーティングシステム（ＯＳ）などのソフトウェアを包含する。
【００５１】
また、上述のフローチャートに表された符号化及び復号を実現するプログラムをコンピュータ読取り可能な記録媒体に記録して、当該プログラムをコンピュータシステムに読み込ませて実行するようにしてもよい。「コンピュータ読取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、フラッシュメモリなどの書込可能な不揮発性メモリ、ＣＤ−ＲＯＭなどの可搬記録媒体、コンピュータシステムに内蔵されるハードディスクなどの記憶装置を意味する。
【００５２】
また、上述のプログラムは本発明に係る符号化及び復号等の一部を実現するものであってもよい。或いは、上述のプログラムはコンピュータシステムに既に記録されているプログラムとの組合せで本発明の機能を実現するような差分プログラム（又は、差分ファイル）としてもよい。
【００５３】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【００５４】
例えば、上記実施形態において、符号語（ｃ）の生成では、符号化器１の符号化部１３が、入力データ（ｘ）と生成行列（Ｇ）９から符号語（ｃ）を生成するものとして説明したが、検査行列（Ｈ）１０から式（１）を満たす符号語（ｃ）を求めてもよい。
【００５５】
また例えば、上記実施形態において行ブロックに含まれる正則行列を同じ４つの正則行列として説明したが、すべての行ブロックに同じ正則行列が含まれるものに限られず、また列ブロック及び行ブロックに含まれる正則行列の数も同数に限られない。
【産業上の利用可能性】
【００５６】
本発明によれば、多値変調方式を備えた通信システム、といった用途に適用できる。
【符号の説明】
【００５７】
１  符号化器
９    生成行列
１０  検査行列
１１  入力部
１２  記憶部
１３  符号化部
１４  出力部
２  復号器
２１  入力部
２２  記憶部
２３  復号部
２４  出力部
３  送信装置
３１  ビットインターリーバ
３２  コンスタレーションマッパ
３３  変調器
３１１、３１２  読み書き用メモリ
４  受信装置
４１  復調器
４２  コンスタレーションデマッパ
４３  デインターリーバ
【図１】
2016149703.tif 000005
【図２】
2016149703.tif 000006
【図３】
2016149703.tif 000007
【図４】
2016149703.tif 000008
【図５】
2016149703.tif 000009
【図６】
2016149703.tif 000010
【図７】
2016149703.tif 000011
【図８】
2016149703.tif 000012
【図９】
2016149703.tif 000013