(57)【要約】【課題】外乱磁界の影響を低減することが可能な磁気抵抗素子回路、及びこれを用いたブリッジ回路を提供する。【解決手段】磁気抵抗素子回路６Ａは、第１中点端子Ｔ２ａと低電源端子Ｔ１ｂとの間に直列に接続された４個のＡＭＲ素子１５〜１８を備える。４個のＡＭＲ素子１５〜１８は、例えばＡＭＲ素子１５に流れる電流Ｉの方向を基準としたとき、ＡＭＲ素子１６に流れる電流Ｉの方向、ＡＭＲ素子１７に流れる電流Ｉの方向、及びＡＭＲ素子１８に流れる電流Ｉの方向が略９０度ずつずれるように配置される。また、磁気抵抗素子回路６Ａは、ＡＭＲ素子１５と磁気結合するコイル３５と、ＡＭＲ素子１６と磁気結合するコイル３６と、ＡＭＲ素子１７と磁気結合するコイル３７と、ＡＭＲ素子１８と磁気結合するコイル３８とを備える。【選択図】図１
2016121943.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と第２端子との間に直列に接続された４個のＡＭＲ素子を備え、
前記４個のＡＭＲ素子を、第１のＡＭＲ素子、第２のＡＭＲ素子、第３のＡＭＲ素子、及び第４のＡＭＲ素子としたとき、前記第１のＡＭＲ素子に流れる電流の方向を基準として、前記第２のＡＭＲ素子に流れる電流の方向、前記第３のＡＭＲ素子に流れる電流の方向、及び前記第４のＡＭＲ素子に流れる電流の方向が略９０度ずつずれるように、前記第１乃至第４のＡＭＲ素子が配置され、
前記第１のＡＭＲ素子と磁気結合する第１のコイルと、
前記第２のＡＭＲ素子と磁気結合する第２のコイルと、
前記第３のＡＭＲ素子と磁気結合する第３のコイルと、
前記第４のＡＭＲ素子と磁気結合する第４のコイルとを備える、
ことを特徴とする磁気抵抗素子回路。
【請求項２】
前記第１のＡＭＲ素子に流れる電流の方向と前記第１のコイルから発生する磁界の方向とのなす角度、前記第２のＡＭＲ素子に流れる電流の方向と前記第２のコイルから発生する磁界の方向とのなす角度、前記第３のＡＭＲ素子に流れる電流の方向と前記第３のコイルから発生する磁界の方向とのなす角度、及び前記第４のＡＭＲ素子に流れる電流の方向と前記第４のコイルから発生する磁界の方向とのなす角度が略９０度になるように、前記第１乃至第４のコイルが配置される、
ことを特徴とする請求項１に記載の磁気抵抗素子回路。
【請求項３】
第１電源電位が供給される第１電源端子と、
第２電源電位が供給される第２電源端子と、
中点端子と、
前記第１電源端子と前記中点端子との間に設けられた第１の磁気抵抗素子回路と、
前記中点端子と前記第２電源端子との間に設けられた第２の磁気抵抗素子回路とを備え、
前記第１の磁気抵抗素子回路は、直列に接続された４個のＡＭＲ素子を備え、
前記４個のＡＭＲ素子を、第１のＡＭＲ素子、第２のＡＭＲ素子、第３のＡＭＲ素子、及び第４のＡＭＲ素子としたとき、前記第１のＡＭＲ素子に流れる電流の方向を基準として、前記第２のＡＭＲ素子に流れる電流の方向、前記第３のＡＭＲ素子に流れる電流の方向、及び前記第４のＡＭＲ素子に流れる電流の方向が略９０度ずつずれるように、前記第１乃至第４のＡＭＲ素子が配置され、
前記第２の磁気抵抗素子回路は、請求項１又は２に記載の磁気抵抗素子回路である、
ことを特徴とするブリッジ回路。
【請求項４】
高電源電位が供給される高電源端子と、
低電源電位が供給される低電源端子と、
第１中点端子と、
第２中点端子と、
前記高電源端子と前記第１中点端子との間に設けられた第１の磁気抵抗素子回路と、
前記第１中点端子と前記低電源端子との間に設けられた第２の磁気抵抗素子回路と、
前記高電源端子と前記第２中点端子との間に設けられた前記第２の磁気抵抗素子回路と、
前記第２中点端子と前記低電源端子との間に設けられた前記第１の磁気抵抗素子回路とを備え、
前記第１の磁気抵抗素子回路は、直列に接続された４個のＡＭＲ素子を備え、
前記４個のＡＭＲ素子を、第１のＡＭＲ素子、第２のＡＭＲ素子、第３のＡＭＲ素子、及び第４のＡＭＲ素子としたとき、前記第１のＡＭＲ素子に流れる電流の方向を基準として、前記第２のＡＭＲ素子に流れる電流の方向、前記第３のＡＭＲ素子に流れる電流の方向、及び前記第４のＡＭＲ素子に流れる電流の方向が略９０度ずつずれるように、前記第１乃至第４のＡＭＲ素子が配置され、
前記第２の磁気抵抗素子回路は、請求項１又は２に記載の磁気抵抗素子回路である、
ことを特徴とするブリッジ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗素子回路及びこれを用いたブリッジ回路に関する。
【背景技術】
【０００２】
例えば特許文献１には、磁気結合型のアイソレータが開示されている。このアイソレータは、コイルを備えた入力回路と、４個の磁気抵抗素子を用いたブリッジ回路とを備え、入力回路とブリッジ回路とが電気的に絶縁されている。入力回路では、入力信号に応じた電流をコイルに給電し、ブリッジ回路では、コイルから発生する磁界の変化を磁気抵抗素子を用いて検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００１−５２１１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１をはじめとする従来技術では、磁気抵抗素子が外乱磁界の影響を受けるとブリッジ回路の出力が変動してしまう。本発明は、このような事情に鑑みてなされたものであり、外乱磁界の影響を低減することが可能な磁気抵抗素子回路、及びこれを用いたブリッジ回路を提供することを解決課題の一つとする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため本発明の一態様に係る磁気抵抗素子回路は、第１端子と第２端子との間に直列に接続された４個のＡＭＲ素子を備え、前記４個のＡＭＲ素子を、第１のＡＭＲ素子、第２のＡＭＲ素子、第３のＡＭＲ素子、及び第４のＡＭＲ素子としたとき、前記第１のＡＭＲ素子に流れる電流の方向を基準として、前記第２のＡＭＲ素子に流れる電流の方向、前記第３のＡＭＲ素子に流れる電流の方向、及び前記第４のＡＭＲ素子に流れる電流の方向が略９０度ずつずれるように、前記第１乃至第４のＡＭＲ素子が配置され、前記第１のＡＭＲ素子と磁気結合する第１のコイルと、前記第２のＡＭＲ素子と磁気結合する第２のコイルと、前記第３のＡＭＲ素子と磁気結合する第３のコイルと、前記第４のＡＭＲ素子と磁気結合する第４のコイルとを備える、ことを特徴とする（第１の態様）。
【０００６】
この態様によれば、直列に接続された４個のＡＭＲ素子は、電流の流れる方向が略９０度ずつずれるように配置される。したがって、外乱磁界があり、かつ入力信号に応じた電流を各コイルに給電していない場合は、４個のＡＭＲ素子の合成抵抗値が４Ｒ０−２ΔＲｎ（Ｒ０：無磁界中のＡＭＲ素子の抵抗値、ΔＲｎ：外乱磁界による抵抗値変化量）になる。また、外乱磁界があり、かつ入力信号に応じた電流を各コイルに給電している場合は、４個のＡＭＲ素子の合成抵抗値が４Ｒ０−２ΔＲｘ（ΔＲｘ：外乱磁界及び各コイルから発生した磁界による抵抗値変化量）になる。したがって、両者を用いてコイルから発生した磁界を検出することで、外乱磁界による抵抗値の変化分をキャンセルすることができるから、外乱磁界の影響を抑えられる。
【０００７】
上述した磁気抵抗素子回路の態様において、前記第１のＡＭＲ素子に流れる電流の方向と前記第１のコイルから発生する磁界の方向とのなす角度、前記第２のＡＭＲ素子に流れる電流の方向と前記第２のコイルから発生する磁界の方向とのなす角度、前記第３のＡＭＲ素子に流れる電流の方向と前記第３のコイルから発生する磁界の方向とのなす角度、及び前記第４のＡＭＲ素子に流れる電流の方向と前記第４のコイルから発生する磁界の方向とのなす角度が略９０度になるように、前記第１乃至第４のコイルが配置されることが好ましい（第２の態様）。
【０００８】
この態様によれば、４個のＡＭＲ素子の各々において、ＡＭＲ素子に流れる電流の方向と、磁気結合しているコイルから発生する磁界の方向とのなす角度が略９０度になる。したがって、磁気抵抗素子回路の検出感度を高めることができる。
【０００９】
また、本発明の一態様に係るブリッジ回路は、第１電源電位が供給される第１電源端子と、第２電源電位が供給される第２電源端子と、中点端子と、前記第１電源端子と前記中点端子との間に設けられた第１の磁気抵抗素子回路と、前記中点端子と前記第２電源端子との間に設けられた第２の磁気抵抗素子回路とを備え、前記第１の磁気抵抗素子回路は、直列に接続された４個のＡＭＲ素子を備え、前記４個のＡＭＲ素子を、第１のＡＭＲ素子、第２のＡＭＲ素子、第３のＡＭＲ素子、及び第４のＡＭＲ素子としたとき、前記第１のＡＭＲ素子に流れる電流の方向を基準として、前記第２のＡＭＲ素子に流れる電流の方向、前記第３のＡＭＲ素子に流れる電流の方向、及び前記第４のＡＭＲ素子に流れる電流の方向が略９０度ずつずれるように、前記第１乃至第４のＡＭＲ素子が配置され、前記第２の磁気抵抗素子回路は、上述した第１の態様又は第２の態様として記載した磁気抵抗素子回路である、ことを特徴とする。
【００１０】
この態様においても、第１乃至第２の磁気抵抗素子回路において、直列に接続された４個のＡＭＲ素子は、電流の流れる方向が略９０度ずつずれるように配置される。したがって、外乱磁界があり、かつ入力信号に応じた電流を各コイルに給電していない場合は、第１の磁気抵抗素子回路における４個のＡＭＲ素子の合成抵抗値と、第２の磁気抵抗素子回路における４個のＡＭＲ素子の合成抵抗値が、両方とも４Ｒ０−２ΔＲｎ（ΔＲｎ：外乱磁界による抵抗値変化量）になる。したがって、中点端子の電位は（第１電源電位−第２電源電位）／２となる。一方、外乱磁界があり、かつ入力信号に応じた電流を各コイルに給電している場合は、第１の磁気抵抗素子回路における４個のＡＭＲ素子の合成抵抗値は４Ｒ０−２ΔＲｎになるが、第２の磁気抵抗素子回路における４個のＡＭＲ素子の合成抵抗値は、４Ｒ０−２ΔＲｘ（ΔＲｘ：外乱磁界及び各コイルから発生した磁界による抵抗値変化量）になるから、中点端子の電位が変化する。したがって、例えば、各コイルに電流を給電している場合と給電していない場合の中点端子の電位の差分を用いて、コイルから発生した磁界を検出することが可能である。この場合も外乱磁界による抵抗値の変化分をキャンセルすることができるから、外乱磁界の影響を抑えられる。
【００１１】
また、本発明の一態様に係るブリッジ回路は、高電源電位が供給される高電源端子と、低電源電位が供給される低電源端子と、第１中点端子と、第２中点端子と、前記高電源端子と前記第１中点端子との間に設けられた第１の磁気抵抗素子回路と、前記第１中点端子と前記低電源端子との間に設けられた第２の磁気抵抗素子回路と、前記高電源端子と前記第２中点端子との間に設けられた前記第２の磁気抵抗素子回路と、前記第２中点端子と前記低電源端子との間に設けられた前記第１の磁気抵抗素子回路とを備え、前記第１の磁気抵抗素子回路は、直列に接続された４個のＡＭＲ素子を備え、前記４個のＡＭＲ素子を、第１のＡＭＲ素子、第２のＡＭＲ素子、第３のＡＭＲ素子、及び第４のＡＭＲ素子としたとき、前記第１のＡＭＲ素子に流れる電流の方向を基準として、前記第２のＡＭＲ素子に流れる電流の方向、前記第３のＡＭＲ素子に流れる電流の方向、及び前記第４のＡＭＲ素子に流れる電流の方向が略９０度ずつずれるように、前記第１乃至第４のＡＭＲ素子が配置され、前記第２の磁気抵抗素子回路は、上述した第１の態様又は第２の態様として記載した磁気抵抗素子回路である、ことを特徴とする。
【００１２】
この態様においても、第１乃至第２の磁気抵抗素子回路において、直列に接続された４個のＡＭＲ素子は、電流の流れる方向が略９０度ずつずれるように配置される。したがって、外乱磁界があり、かつ入力信号に応じた電流を各コイルに給電している場合は、第１の磁気抵抗素子回路における４個のＡＭＲ素子の合成抵抗値が４Ｒ０−２ΔＲｎになるが、第２の磁気抵抗素子回路における４個のＡＭＲ素子の合成抵抗値は、４Ｒ０−２ΔＲｘ（ΔＲｘ：外乱磁界及び各コイルから発生した磁界による抵抗値変化量）になる。このためブリッジ回路において外乱磁界による抵抗値の変化分が相殺され、第１中点端子の電位と第２中点電位の電位との差分は、コイルから発生した磁界による抵抗値の変化分に応じた値となる。したがって、外乱磁界の影響を抑えることができる。さらに、この態様の場合、コイルから発生した磁界を検出するための測定は、入力信号に応じた電流を各コイルに給電している場合だけに行えばよく、各コイルに電流を給電していない場合に測定を行ったり、その場合に得られた測定値を保持しておく必要もない。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るブリッジ回路を示す回路図である。
【図２】基板上に形成されたブリッジ回路の回路レイアウトを示す平面図である。
【図３】ブリッジ回路の等価回路を示す回路図である。
【図４】外乱磁界が１個のＡＭＲ素子に及ぼす影響を説明するための図である。
【図５】入力信号磁界と外乱磁界との合成磁界を示す図である。
【図６】外乱磁界が磁気抵抗素子回路に及ぼす影響を説明するための図である。
【図７】強磁性薄膜金属の磁化方向を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明に係る実施の形態を説明する。
＜１．実施形態＞
図１は、本発明の実施形態に係るブリッジ回路１を示す回路図である。
ブリッジ回路１は、高電源電位ＶＤＤが供給される高電源端子Ｔ１ａと、低電源電位ＶＳＳが供給される低電源端子Ｔ１ｂと、第１中点電位Ｖ１を取り出す第１中点端子Ｔ２ａと、第２中点電位Ｖ２を取り出す第２中点端子Ｔ２ｂとを備える。高電源端子Ｔ１ａと第１中点端子Ｔ２ａとの間には磁気抵抗素子回路５Ａが設けられ、第１中点端子Ｔ２ａと低電源端子Ｔ１ｂとの間には磁気抵抗素子回路６Ａが設けられている。また、高電源端子Ｔ１ａと第２中点端子Ｔ２ｂとの間には磁気抵抗素子回路６Ｂが設けられ、第２中点端子Ｔ２ｂと低電源端子Ｔ１ｂとの間には磁気抵抗素子回路５Ｂが設けられている。
【００１５】
磁気抵抗素子回路５Ａ及び６Ａは、第１中点端子Ｔ２ａを挟んで直列に接続され、ハーフブリッジ回路を構成している。また、磁気抵抗素子回路６Ｂ及び５Ｂは、第２中点端子Ｔ２ｂを挟んで直列に接続され、ハーフブリッジ回路を構成している。そして、両ハーフブリッジ回路が並列に接続されてフルブリッジ回路（ブリッジ回路１）を構成している。
【００１６】
磁気抵抗素子回路５Ａは、高電源端子Ｔ１ａと第１中点端子Ｔ２ａとの間に直列に接続された４個のＡＭＲ（Anisotropic Magneto Resistance）素子１１〜１４で構成されている。ＡＭＲ素子は、異方向性磁気抵抗効果を利用したデバイスであり、例えば、Ｓｉ又はガラス基板と、その上に形成されたＮｉ，Ｆｅ等の強磁性金属を主成分とする合金の薄膜（強磁性薄膜金属）とを備える。強磁性薄膜金属は、長手方向に磁壁が揃えられており、特定方向の磁界の強度に応じて抵抗値が変化する。例えば、強磁性薄膜金属に電流を流し、電流の流れる方向に対して垂直方向に磁界を印加すると、磁界の強さに応じてＡＭＲ素子の抵抗値が下がる。
【００１７】
磁気抵抗素子回路５ＡにおいてＡＭＲ素子１１〜１４の各々に流れる電流Ｉの方向は、図１に矢印で示す通りである。直列に接続された４個のＡＭＲ素子１１〜１４は、例えば、ＡＭＲ素子１１に流れる電流Ｉの方向を基準としたとき、ＡＭＲ素子１２に流れる電流Ｉの方向、ＡＭＲ素子１３に流れる電流Ｉの方向、及びＡＭＲ素子１４に流れる電流Ｉの方向が９０度ずつずれている。このように４個のＡＭＲ素子１１〜１４は、電流Ｉの流れる方向が９０度ずつずれるように配置され、ＡＭＲ素子１１とＡＭＲ素子１３とが向かい合い、ＡＭＲ素子１２とＡＭＲ素子１４とが向かい合っている。換言すると、４個のＡＭＲ素子１１〜１４は、強磁性薄膜金属の長手方向が９０度ずつずれるように各々配置されている。
【００１８】
磁気抵抗素子回路５Ｂは、磁気抵抗素子回路５Ａと同様の構成を有する。すなわち、磁気抵抗素子回路５Ｂは、第２中点端子Ｔ２ｂと低電源端子Ｔ１ｂとの間に直列に接続された４個のＡＭＲ素子２５〜２８で構成されており、４個のＡＭＲ素子２５〜２８は、電流Ｉの流れる方向が９０度ずつずれるように配置されている。
【００１９】
磁気抵抗素子回路６Ａは、第１中点端子Ｔ２ａと低電源端子Ｔ１ｂとの間に直列に接続された４個のＡＭＲ素子１５〜１８と、入力信号に応じた電流を給電することで磁界（以下、入力信号磁界Ｈｉ）を発生する４個のコイル３５〜３８とで構成されている。コイル３５は、ＡＭＲ素子１５と磁気結合しており、ＡＭＲ素子１５に印加する入力信号磁界Ｈｉを発生し、コイル３６は、ＡＭＲ素子１６と磁気結合しており、ＡＭＲ素子１６に印加する入力信号磁界Ｈｉを発生する。また、コイル３７は、ＡＭＲ素子１７と磁気結合しており、ＡＭＲ素子１７に印加する入力信号磁界Ｈｉを発生し、コイル３８は、ＡＭＲ素子１８と磁気結合しており、ＡＭＲ素子１８に印加する入力信号磁界Ｈｉを発生する。
【００２０】
磁気抵抗素子回路６ＡにおいてＡＭＲ素子１５〜１８の各々に流れる電流Ｉの方向は、図１に黒塗りの矢印で示す通りである。磁気抵抗素子回路６Ａにおいても４個のＡＭＲ素子１５〜１８は、電流Ｉの流れる方向が９０度ずつずれるように配置され、ＡＭＲ素子１５とＡＭＲ素子１７とが向かい合い、ＡＭＲ素子１６とＡＭＲ素子１８とが向かい合っている。
【００２１】
また、磁気抵抗素子回路６Ａにおいてコイル３５〜３８の各々から発生する入力信号磁界Ｈｉの方向は、図１に白抜きの矢印で示す通りである。同図からも明らかとなるように、ＡＭＲ素子１５に流れる電流Ｉの方向と、コイル３５から発生する入力信号磁界Ｈｉの方向とは直交している。同様に、ＡＭＲ素子１６に流れる電流Ｉの方向とコイル３６から発生する入力信号磁界Ｈｉの方向、ＡＭＲ素子１７に流れる電流Ｉの方向とコイル３７から発生する入力信号磁界Ｈｉの方向、及びＡＭＲ素子１８に流れる電流Ｉの方向とコイル３８から発生する入力信号磁界Ｈｉの方向についても直交している。このように４個のコイル３５〜３８の各々は、入力信号磁界Ｈｉの方向が、磁気結合しているＡＭＲ素子に流れる電流Ｉの方向と直交するように配置されている。
【００２２】
磁気抵抗素子回路６Ｂは、磁気抵抗素子回路６Ａと同様の構成を有する。すなわち、磁気抵抗素子回路６Ｂは、高電源端子Ｔ１ａと第２中点端子Ｔ２ｂとの間に直列に接続された４個のＡＭＲ素子２１〜２４と、入力信号磁界Ｈｉを発生する４個のコイル３１〜３４とで構成されている。また、４個のＡＭＲ素子２１〜２４は、電流Ｉの流れる方向が９０度ずつずれるように配置されており、４個のコイル３１〜３４の各々は、入力信号磁界Ｈｉの方向が、磁気結合しているＡＭＲ素子に流れる電流Ｉの方向と直交するように配置されている。
【００２３】
なお、ブリッジ回路１における全てのＡＭＲ素子１１〜１８及び２１〜２８は、電気的特性が同じであることが好ましい。また、ブリッジ回路１における全てのコイル３１〜３８についても電気的特性が同じであることが好ましい。また、図示を省略しているが、各ＡＭＲ素子の初期の磁化方向を電流Ｉの方向と一致させる必要があるため、ブリッジ回路１には、入力信号磁界Ｈｉを発生させる各コイルとは別に、電流Ｉの方向に磁界を発生させる初期化コイルを設けてもよい。
【００２４】
図２は、基板上に形成されたブリッジ回路１の回路レイアウトを示す平面図である。
配線パターン４０（黒色）は、ＡＭＲ素子１１〜１８，２１〜２８を接続するための配線である。また、配線パターン４１（灰色）は、渦巻き型に形成されたコイルパターンであり、図１におけるコイル３１〜３８に相当する。なお、配線パターン４１は、連続する１本の配線であるから、図１におけるコイル３１〜３８は直列に接続されていることになる。また、コイル３１〜３８の各々には同一の電流が給電されることになり、コイル３１〜３８の各々から発生する入力信号磁界Ｈｉの強さは同じになる。
【００２５】
図２において、図中左側の部分が磁気抵抗素子回路６Ａ及び６Ｂに相当し、図中右側の部分が磁気抵抗素子回路５Ａ及び５Ｂに相当する。また、同図から明らかとなるように、図１におけるＡＭＲ素子１１〜１８，２１〜２８の各々は、実際には３個のＡＭＲ素子を直列に接続したものである。すなわち、図１のＡＭＲ素子１１は、図２における３個のＡＭＲ素子１１Ａ，１１Ｂ，１１Ｃに相当し、図１のＡＭＲ素子１２は、図２における３個のＡＭＲ素子１２Ａ，１２Ｂ，１２Ｃに相当し、……図１のＡＭＲ素子２８は、図２における３個のＡＭＲ素子２８Ａ，２８Ｂ，２８Ｃに相当する。なお、基板上においてブリッジ回路１を形成する位置は任意に定めることができる。
【００２６】
図３は、ブリッジ回路１の等価回路を示す回路図である。
同図では、磁気抵抗素子回路５Ａの抵抗値（ＡＭＲ素子１１〜１４の合成抵抗値）をＲａと表し、磁気抵抗素子回路６Ａの抵抗値（ＡＭＲ素子１５〜１８の合成抵抗値）をＲｂと表している。また、磁気抵抗素子回路６Ｂの抵抗値（ＡＭＲ素子２１〜２４の合成抵抗値）をＲｃと表し、磁気抵抗素子回路５Ｂの抵抗値（ＡＭＲ素子２５〜２８の合成抵抗値）をＲｄと表している。
【００２７】
図３に示すようにブリッジ回路１の後段にはコンパレータ５０が設けられ、ブリッジ回路１の第１中点端子Ｔ２ａは、コンパレータ５０の第１入力端子（−）に接続され、ブリッジ回路１の第２中点端子Ｔ２ｂは、コンパレータ５０の第２入力端子（＋）に接続されている。これによりブリッジ回路１の出力電圧がコンパレータ５０によって所定の増幅率（利得）で増幅され、コンパレータ５０から出力信号Ｖｏｕｔとして出力される。なお、前述したようにブリッジ回路１はフルブリッジ回路であるから、ハーフブリッジ回路の場合と比較して出力信号Ｖｏｕｔの信号レベルを２倍にすることができ、検出感度を高められる。
【００２８】
図４には、磁気抵抗素子回路６Ｂを構成する１組のＡＭＲ素子２２とコイル３２とを示している。ＡＭＲ素子２２には＋ｙ方向に電流Ｉが流れる。また、コイル３２から発生する入力信号磁界Ｈｉの方向は＋ｘ方向である。したがって、外乱磁界Ｈｎがない場合、ＡＭＲ素子２２には、電流Ｉの流れる方向と直交するように入力信号磁界Ｈｉが印加される。一方、図４に示すような方向の外乱磁界Ｈｎが発生している場合、ＡＭＲ素子２２には、図５に示すように入力信号磁界Ｈｉと外乱磁界Ｈｎとの合成磁界Ｈｍが印加される。このようにＡＭＲ素子２２に印加される印加磁界の方向や強さは、外乱磁界Ｈｎの有無によって変動する。また、発生している外乱磁界Ｈｎの方向や強さによっても変動する。外乱磁界Ｈｎの方向が以下の４方向である場合、外乱磁界Ｈｎが１個のＡＭＲ素子２２に及ぼす影響は以下の通りである。
【００２９】
［１］外乱磁界Ｈｎの方向が＋ｘ方向の場合
外乱磁界Ｈｎが正のオフセットとして加わった状態で入力信号磁界Ｈｉが印加されるため、外乱磁界Ｈｎがない状態に比べＡＭＲ素子２２の抵抗値の変化量が大きくなる（抵抗値が下がる）。
［２］外乱磁界Ｈｎの方向が−ｘ方向の場合
外乱磁界Ｈｎが負のオフセットとして加わった状態で入力信号磁界Ｈｉが印加されるため、外乱磁界Ｈｎがない状態に比べＡＭＲ素子２２の抵抗値の変化量が小さくなる（抵抗値が上がる）。
【００３０】
［３］外乱磁界Ｈｎの方向が＋ｙ方向の場合
異方性磁界Ｈｋが強まるため、入力信号磁界Ｈｉによる磁化方向の変動が抑えられ、外乱磁界Ｈｎがない状態に比べＡＭＲ素子２２の抵抗値の変化量が小さくなる（抵抗値が上がる）。
［４］外乱磁界Ｈｎの方向が−ｙ方向の場合
異方性磁界Ｈｋが弱まるため、入力信号磁界Ｈｉによる磁化方向の変動が増え、外乱磁界Ｈｎがない状態に比べＡＭＲ素子２２の抵抗値の変化量が大きくなる（抵抗値が下がる）。
【００３１】
次に、図６に示すように＋ｘ方向の外乱磁界Ｈｎが発生している場合に、外乱磁界Ｈｎが磁気抵抗素子回路６Ｂの４個のＡＭＲ素子２１〜２４に及ぼす影響を考える。この場合、ＡＭＲ素子２１は、外乱磁界Ｈｎによって上記［４］に相当する影響を受け、ＡＭＲ素子２２は、外乱磁界Ｈｎによって上記［１］に相当する影響を受け、ＡＭＲ素子２３は、外乱磁界Ｈｎによって上記［３］に相当する影響を受け、ＡＭＲ素子２４は、外乱磁界Ｈｎによって上記［２］に相当する影響を受ける。したがって、ＡＭＲ素子２１に対する外乱磁界Ｈｎの影響と、ＡＭＲ素子２３に対する外乱磁界Ｈｎの影響とが相殺される。また、ＡＭＲ素子２２に対する外乱磁界Ｈｎの影響と、ＡＭＲ素子２４に対する外乱磁界Ｈｎの影響も相殺される。このような外乱磁界の影響の相殺は、磁気抵抗素子回路６Ｂだけでなく、他の磁気抵抗素子回路５Ａ、５Ｂ及び６Ａでも行われる。
【００３２】
また、図７に示すように、ＡＭＲ素子２１に印加磁界Ｈｘが印加されたときの強磁性薄膜金属の磁化方向Ｍと、ＡＭＲ素子２１に流れる電流Ｉとのなす角度をθとしたとき、ＡＭＲ素子２１の抵抗値Ｒ１は［式１］で表される。
Ｒ１＝Ｒ０−ΔＲ×ＳＩＮ２θ…［式１］
Ｒ０：無磁界中のＡＭＲ素子２１（強磁性薄膜金属）の抵抗値
ΔＲ：磁界印加による抵抗値変化量
【００３３】
さらに、印加磁界Ｈｘが磁気抵抗素子回路６Ｂを構成する他の３個のＡＭＲ素子２２〜２４にもチップ外部から一様に印加される場合、４個のＡＭＲ素子２１〜２４は、電流Ｉの流れる方向が９０度ずつずれるように配置された同じＡＭＲ素子であるので、ＡＭＲ素子２２の抵抗値Ｒ２は［式２］で表され、ＡＭＲ素子２３の抵抗値Ｒ３は［式３］で表され、ＡＭＲ素子２４の抵抗値Ｒ４は［式４］で表される。
Ｒ２＝Ｒ０−ΔＲ×ＳＩＮ２（θ＋９０°）  …［式２］
Ｒ３＝Ｒ０−ΔＲ×ＳＩＮ２（θ＋１８０°）…［式３］
Ｒ４＝Ｒ０−ΔＲ×ＳＩＮ２（θ＋２７０°）…［式４］
【００３４】
また、ＳＩＮ２（θ＋９０°）＝｛ＳＩＮθＣＯＳ９０°＋ＣＯＳθＳＩＮ９０°｝２＝ＣＯＳ２θであり、ＳＩＮ２（θ＋１８０°）＝ＳＩＮ２θであり、ＳＩＮ２（θ＋２７０°）＝ＣＯＳ２θである。このため［式２］〜［式４］は、以下のように置き換えることができる。
Ｒ２＝Ｒ０−ΔＲ×ＣＯＳ２θ
Ｒ３＝Ｒ０−ΔＲ×ＳＩＮ２θ
Ｒ４＝Ｒ０−ΔＲ×ＣＯＳ２θ
【００３５】
したがって、磁気抵抗素子回路６Ｂの抵抗値Ｒｃ（４個のＡＭＲ素子２１〜２４の合成抵抗値）は、［式５］で表される。
Ｒｃ＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４
＝４Ｒ０−２ΔＲ（ＳＩＮ２θ+ＣＯＳ２θ）＝４Ｒ０−２ΔＲ…［式５］
この［式５］によれば、磁気抵抗素子回路６Ｂの抵抗値Ｒｃは、印加磁界Ｈｘの角度θに依存しないことが理解できる。また、磁気抵抗素子回路５Ａの抵抗値Ｒａと、磁気抵抗素子回路６Ａの抵抗値Ｒｂと、磁気抵抗素子回路５Ｂの抵抗値Ｒｄについても同様のことが言える。
【００３６】
したがって、図１のブリッジ回路１を考えた場合、４個の磁気抵抗素子回路５Ａ，５Ｂ，６Ａ，６Ｂは、いずれも印加磁界Ｈｘの方向に依存しないことが明らかになる。また、入力信号に応じた電流をコイル３１〜３８に給電していない場合は、外乱磁界Ｈｎがある場合とない場合の両方で、Ｒａ＝Ｒｂ＝Ｒｃ＝Ｒｄとなるのでブリッジ回路１の出力電圧（Ｖ１−Ｖ２）は０になる。なお、Ｒａ，Ｒｂ，Ｒｃ，Ｒｄの値自体は、外乱磁界Ｈｎの有無や外乱磁界Ｈｎの強さ等によって変動している。
【００３７】
一方、ブリッジ回路１に対して一様な外乱磁界Ｈｎが印加され、かつ入力信号に応じた電流をコイル３１〜３８に給電している場合は、Ｒａ＝Ｒｄ＝４Ｒ０−２ΔＲｎ（ΔＲｎ：外乱磁界Ｈｎによる抵抗値変化量）、Ｒｂ＝Ｒｃ＝４Ｒ０−２ΔＲｘ（ΔＲｘ：外乱磁界Ｈｎ＋各入力信号磁界Ｈｉによる抵抗値変化量）となる。したがって、ブリッジ回路１において外乱磁界Ｈｎによる抵抗値の変化分が相殺され、ブリッジ回路１の出力電圧（Ｖ１−Ｖ２）は、入力信号磁界Ｈｉによる抵抗値の変化分に応じた値になる。よって、どのような方向の外乱磁界Ｈｎに対しても、外乱磁界Ｈｎの影響を抑えることができる。
【００３８】
＜２．変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば以下の変形が可能である。また、以下に示す２以上の変形を適宜組み合わせてもよい。
【００３９】
（１）図１の構成から、磁気抵抗素子回路６Ｂ及び５Ｂと第２中点端子Ｔ２ｂとを除いたハーフブリッジ回路としてもよい。また、図１の構成から、磁気抵抗素子回路５Ａ及び６Ａと第１中点端子Ｔ２ａとを除いたハーフブリッジ回路としてもよい。例えば、前者の構成であると、外乱磁界Ｈｎがあり、かつ入力信号に応じた電流をコイル３５〜３８に給電していない場合は、Ｒａ=Ｒｂ=４Ｒ０−２ΔＲｎ（ΔＲｎ：外乱磁界Ｈｎによる抵抗値変化量）となるので、Ｖ１=（ＶＤＤ−ＶＳＳ）／２となる。一方、外乱磁界Ｈｎがあり、かつ入力信号に応じた電流をコイル３５〜３８に給電している場合は、Ｒａ=４Ｒ０−２ΔＲｎ、Ｒｂ＝４Ｒ０−２ΔＲｘ（ΔＲｘ：外乱磁界Ｈｎ＋各入力信号磁界Ｈｉによる抵抗値変化量）となるので、Ｖ１が変化する。したがって、例えば、コイル３５〜３８に電流を給電している場合と給電していない場合のＶ１の差分を用いて入力信号磁界Ｈｉを検出することが可能である。この場合も外乱磁界Ｈｎによる抵抗値の変化分をキャンセルすることができるから、外乱磁界Ｈｎの影響を抑えられる。
【００４０】
なお、図１のブリッジ回路１の場合、入力信号磁界Ｈｉを検出するための測定は、入力信号に応じた電流をコイル３１〜３８に給電している場合だけに行えばよく、コイル３１〜３８に電流を給電していない場合に測定を行ったり、その場合に得られた測定値を保持しておく必要もない。
【００４１】
（２）例えば磁気抵抗素子回路６Ａに着目すると、外乱磁界Ｈｎがあり、かつ入力信号に応じた電流をコイル３５〜３８に給電していない場合は、Ｒｂ＝４Ｒ０−２ΔＲｎ（ΔＲｎ：外乱磁界Ｈｎによる抵抗値変化量）となる。一方、外乱磁界Ｈｎがあり、かつ入力信号に応じた電流をコイル３５〜３８に給電している場合は、Ｒｂ＝４Ｒ０−２ΔＲｘ（ΔＲｘ：外乱磁界Ｈｎ＋各入力信号磁界Ｈｉによる抵抗値変化量）となる。したがって、両者を用いて入力信号磁界Ｈｉを検出することも可能であるから、磁気抵抗素子回路６Ａ又は６Ｂを単独で用いてもよい。
【００４２】
（３）上述した実施形態では、直列に接続された４個のＡＭＲ素子を電流Ｉの流れる方向が９０度ずつずれるように配置したが、必ずしも９０度に限らずそれ以外の角度で配置してもよい。但し、外乱磁界Ｈｎの影響をできるだけ抑えるためには、略９０度ずつずれるように配置することが好ましい。
【００４３】
（４）上述した実施形態では、入力信号磁界Ｈｉの方向と、ＡＭＲ素子に流れる電流Ｉの方向とが直交するように各コイルを配置したが、この角度についても必ずしも９０度に限定されない。但し、９０度の場合が検出感度を最も高くすることができるので、両者の角度が略９０度になるように各コイルを配置することが好ましい。また、入力信号磁界Ｈｉの方向と電流Ｉの流れる方向とのなす角度を全てのコイルについて同じ角度にすることが好ましい。
【００４４】
（５）本発明に係る磁気抵抗素子回路やブリッジ回路は、例えば、アイソレータ、電流センサ、ＡＣアダプタ等に用いられ、各種の電子機器に搭載される。
【符号の説明】
【００４５】
１…ブリッジ回路、５Ａ，５Ｂ，６Ａ，６Ｂ…磁気抵抗素子回路、１１〜１８，２１〜２８（１１Ａ〜１８Ｃ，２１Ａ〜２８Ｃ）…ＡＭＲ素子、３１〜３８…コイル、４０，４１…配線パターン、５０…コンパレータ、Ｔ１ａ…高電源端子（第１電源端子）、Ｔ１ｂ…低電源端子（第２電源端子）、Ｔ２ａ…第１中点端子、Ｔ２ｂ…第２中点端子、ＶＤＤ…高電源電位（第１電源電位）、ＶＳＳ…低電源電位（第２電源電位）、Ｖ１…第１中点電位、Ｖ２…第２中点電位、Ｒａ…磁気抵抗素子回路５Ａの抵抗値、Ｒｂ…磁気抵抗素子回路６Ａの抵抗値、Ｒｃ…磁気抵抗素子回路６Ｂの抵抗値、Ｒｄ…磁気抵抗素子回路５Ｂの抵抗値、Ｖｏｕｔ…出力信号、Ｉ…電流、Ｈｋ…異方性磁界、Ｈｉ…入力信号磁界、Ｈｎ…外乱磁界、Ｈｍ…合成磁界、Ｍ…強磁性薄膜金属の磁化方向、θ…角度。
【図１】
2016121943.tif 000003
【図２】
2016121943.tif 000004
【図３】
2016121943.tif 000005
【図４】
2016121943.tif 000006
【図５】
2016121943.tif 000007
【図６】
2016121943.tif 000008
【図７】
2016121943.tif 000009