(57)【要約】【課題】クランプ回路を構成するための専用のモジュールが不要な電力変換装置を提供する。【解決手段】電力変換装置１は、変換回路２と、クランプ回路３とを備える。変換回路２及びクランプ回路３は、複数のモジュール１１，１２を組み合わせることで構成される。複数のモジュール１１，１２は、第１スイッチ部Ｓ１１（Ｓ２１）及び第２スイッチ部Ｓ１２（Ｓ２２）の直列回路１１１（１２１）と、双方向スイッチ回路１１２（１２２）とをそれぞれ備える。双方向スイッチ回路１１２（１２２）は、第１スイッチ部Ｓ１１（Ｓ２１）及び第２スイッチ部Ｓ１２（Ｓ２２）の接続点に電気的に接続される。【選択図】図１
2016149888.tif 000002
【特許請求の範囲】
【請求項１】
一対の入力端と、
一対の出力端と、
前記一対の入力端を介して入力される直流電圧を交流電圧に変換するフルブリッジ型の変換回路と、
前記変換回路に電気的に接続されて前記一対の出力端を開閉するクランプ回路とを備え、
前記変換回路及び前記クランプ回路は、複数のモジュールを組み合わせることで構成され、
前記複数のモジュールは、第１スイッチ部及び第２スイッチ部の直列回路と、前記第１スイッチ部及び前記第２スイッチ部の接続点に電気的に接続される双方向スイッチ回路とをそれぞれ備えることを特徴とする電力変換装置。
【請求項２】
前記双方向スイッチ回路は、第３スイッチ部及び第４スイッチ部の直列回路であり、
前記第１スイッチ部、前記第２スイッチ部、前記第３スイッチ部、前記第４スイッチ部は、それぞれスイッチング素子と、整流素子とで構成されることを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記クランプ回路の前記スイッチング素子は、前記変換回路の前記スイッチング素子よりも導通損失が小さい素子であることを特徴とする請求項２記載の電力変換装置。
【請求項４】
前記変換回路の前記スイッチング素子は、前記クランプ回路の前記スイッチング素子よりもスイッチング速度が速い素子であることを特徴とする請求項２又は３記載の電力変換装置。
【請求項５】
前記クランプ回路の前記整流素子は、前記変換回路の前記整流素子よりも導通損失の小さい素子であることを特徴とする請求項２乃至４の何れか１項に記載の電力変換装置。
【請求項６】
前記クランプ回路の前記整流素子は、前記変換回路の前記整流素子よりもスイッチング速度が速い素子であることを特徴とする請求項２乃至５の何れか１項に記載の電力変換装置。
【請求項７】
前記スイッチング素子はトランジスタであり、
前記クランプ回路の何れかの前記スイッチング素子のエミッタは、前記変換回路の何れかの前記スイッチング素子のエミッタに電気的に接続されることを特徴とする請求項２乃至６の何れか１項に記載の電力変換装置。
【請求項８】
前記スイッチング素子はトランジスタであり、
前記クランプ回路は、一対のレグを並列に電気的に接続して構成され、
前記一対のレグは、それぞれ前記スイッチング素子を２つ直列に電気的に接続して構成され、
前記一対のレグの各々の前記スイッチング素子のエミッタは、互いに電気的に接続されることを特徴とする請求項２乃至６の何れか１項に記載の電力変換装置。
【請求項９】
前記スイッチング素子はトランジスタであり、
前記クランプ回路は、前記スイッチング素子を４つ直列に電気的に接続して構成され、
前記クランプ回路の前記４つのスイッチング素子のうち２つのスイッチング素子はバイパスされ、かつ、前記４つのスイッチング素子のうち他の２つのスイッチング素子のエミッタは互いに電気的に接続されることを特徴とする請求項２乃至６の何れか１項に記載の電力変換装置。
【請求項１０】
前記一対の入力端に入力される直流電圧を昇圧して前記変換回路に出力する昇圧回路をさらに備え、
前記複数のモジュールは２つであり、
前記クランプ回路は、前記２つのモジュールのうち一方のモジュールの前記双方向スイッチ回路により構成され、
前記昇圧回路の一部は、前記２つのモジュールのうち他方のモジュールの前記双方向スイッチ回路と、１つの能動素子とを組み合わせることで構成されることを特徴とする請求項２乃至９の何れか１項に記載の電力変換装置。
【請求項１１】
前記一対の入力端に入力される直流電圧を昇圧して前記変換回路に出力するインターリーブ方式の昇圧回路をさらに備え、
前記複数のモジュールは２つであり、
前記昇圧回路の一部及び前記変換回路、並びに前記クランプ回路は、前記２つのモジュールと、２つの能動素子とを組み合わせることで構成されることを特徴とする請求項２乃至９の何れか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に電力変換装置、より詳細には、フルブリッジ型の変換回路を備えた電力変換装置に関する。
【背景技術】
【０００２】
従来、直流電圧をフルブリッジインバータ（変換回路）で交流電圧に変換して系統電源に出力するインバータ装置（電力変換装置）が知られており、たとえば特許文献１に開示されている。特許文献１に記載の従来例は、変換回路と、一対のリアクタと、電源ライン短絡回路（クランプ回路）とを備えている。
【０００３】
変換回路は、直流電源回路の出力電圧を単相交流電圧に変換して出力する。一対のリアクタは、単相三線式の系統電源と変換回路との間の一対の電源ラインの各々に設けられている。クランプ回路は、変換回路に対する駆動パルス信号がオフ期間であって変換回路の出力電流が低下するときに動作し、一対の電源ラインを短絡する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０８９５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のようなクランプ回路を構成するための専用のモジュールは、汎用品として流通していない。したがって、従来では、クランプ回路を構成するためには専用のモジュールを製造しなければならず、製造コストが高くなるという問題があった。
【０００６】
本発明は、上記の点に鑑みてなされており、クランプ回路を構成するための専用のモジュールが不要な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電力変換装置は、一対の入力端と、一対の出力端と、前記一対の入力端を介して入力される直流電圧を交流電圧に変換するフルブリッジ型の変換回路と、前記変換回路に電気的に接続されて前記一対の出力端を開閉するクランプ回路とを備え、前記変換回路及び前記クランプ回路は、複数のモジュールを組み合わせることで構成され、前記複数のモジュールは、第１スイッチ部及び第２スイッチ部の直列回路と、前記第１スイッチ部及び前記第２スイッチ部の接続点に電気的に接続される双方向スイッチ回路とをそれぞれ備えることを特徴とする。
【発明の効果】
【０００８】
本発明は、クランプ回路を構成するための専用のモジュールが不要である。
【図面の簡単な説明】
【０００９】
【図１】図１Ａは、実施形態１に係る電力変換装置を示す概略回路図で、図１Ｂ，図１Ｃは、それぞれ実施形態１に係る電力変換装置のモジュールを示す概略回路図である。
【図２】図２Ａ〜図２Ｃは、それぞれ実施形態１に係る電力変換装置の動作説明図である。
【図３】図３Ａ〜図３Ｃは、それぞれ実施形態１に係る電力変換装置の動作説明図である。
【図４】実施形態１に係る電力変換装置の動作波形を示す図である。
【図５】第１変形例に係る電力変換装置を示す概略回路図である。
【図６】第２変形例に係る電力変換装置を示す概略回路図である。
【図７】第３変形例に係る電力変換装置を示す概略回路図である。
【図８】図８Ａは、実施形態２に係る電力変換装置のディスクリート半導体を示す概略図で、図８Ｂは、実施形態２に係る電力変換装置を示す概略回路図である。
【図９】図９Ａは、実施形態３に係る電力変換装置のディスクリート半導体を示す概略図で、図９Ｂは、実施形態３に係る電力変換装置を示す概略回路図である。
【発明を実施するための形態】
【００１０】
（実施形態１）
本発明の実施形態１に係る電力変換装置１は、図１Ａ〜図１Ｃに示すように、一対の入力端Ｔ１１，Ｔ１２と、一対の出力端Ｔ２１，Ｔ２２と、変換回路２と、クランプ回路３とを備える。変換回路２は、一対の入力端Ｔ１１，Ｔ１２を介して入力される直流電圧を交流電圧に変換するフルブリッジ型の回路である。クランプ回路３は、変換回路２に電気的に接続されて一対の出力端Ｔ２１，Ｔ２２を開閉する。変換回路２及びクランプ回路３は、複数のモジュール１１，１２を組み合わせることで構成される。複数のモジュール１１，１２は、第１スイッチ部Ｓ１１（Ｓ２１）及び第２スイッチ部Ｓ１２（Ｓ２２）の直列回路１１１（１２１）と、双方向スイッチ回路１１２（１２２）とをそれぞれ備える。双方向スイッチ回路１１２（１２２）は、第１スイッチ部Ｓ１１（Ｓ２１）及び第２スイッチ部Ｓ１２（Ｓ２２）の接続点に電気的に接続される。
【００１１】
以下、本実施形態の電力変換装置１について詳細に説明する。本実施形態の電力変換装置１は、図１Ｂ，図１Ｃに示す２つのモジュール１１，１２を組み合わせて構成されている。モジュール１１，１２は、互いに同一の汎用品のモジュールである。なお、モジュール１１の構成要素と、対応するモジュール１２の構成要素とは、本実施形態の電力変換装置１では互いに同じ特性を有することとするが、互いに同じ特性を有していなくてもよい。
【００１２】
モジュール１１は、図１Ｂに示すように、第１スイッチ部Ｓ１１、第２スイッチ部Ｓ１２、第３スイッチ部Ｓ１３、第４スイッチ部Ｓ１４と、９つの端子Ａ１〜Ａ９とを備える。第１スイッチ部Ｓ１１は、スイッチング素子Ｑ２１と、ダイオード（整流素子）Ｄ２１とを備える。第２スイッチ部Ｓ１２は、スイッチング素子Ｑ２２と、ダイオード（整流素子）Ｄ２２とを備える。第３スイッチ部Ｓ１３は、スイッチング素子Ｑ３１と、ダイオード（整流素子）Ｄ３１とを備える。第４スイッチ部Ｓ１４は、スイッチング素子Ｑ３２と、ダイオード（整流素子）Ｄ３２とを備える。
【００１３】
スイッチング素子Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２は、それぞれＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。なお、スイッチング素子Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２は、それぞれバイポーラトランジスタやＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の他の半導体スイッチング素子で構成されていてもよい。
【００１４】
ダイオードＤ２１，Ｄ２２，Ｄ３１，Ｄ３２は、ＩＧＢＴに内蔵されたリカバリダイオードである。なお、ダイオードＤ２１，Ｄ２２，Ｄ３１，Ｄ３２は、ＩＧＢＴに内蔵されていなくてもよい。ダイオードＤ２１，Ｄ２２，Ｄ３１，Ｄ３２は、それぞれスイッチング素子Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２のコレクタ−エミッタ間に電気的に接続されている。すなわち、ダイオードＤ２１，Ｄ２２，Ｄ３１，Ｄ３２のアノードは、それぞれスイッチング素子Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２のエミッタに電気的に接続されている。また、ダイオードＤ２１，Ｄ２２，Ｄ３１，Ｄ３２のカソードは、それぞれスイッチング素子Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２のコレクタに電気的に接続されている。
【００１５】
端子Ａ１と端子Ａ２との間には、直列回路１１１が電気的に接続されている。直列回路１１１は、第１スイッチ部Ｓ１１及び第２スイッチ部Ｓ１２の直列回路である。スイッチング素子Ｑ２１のコレクタは、端子Ａ１に電気的に接続されている。スイッチング素子Ｑ２１のゲートは、端子Ａ５に電気的に接続されている。また、スイッチング素子Ｑ２２のエミッタは、端子Ａ２に電気的に接続されている。スイッチング素子Ｑ２２のゲートは、端子Ａ６に電気的に接続されている。そして、スイッチング素子Ｑ２１のエミッタ及びスイッチング素子Ｑ２２のコレクタの接続点は、端子Ａ４に電気的に接続されている。
【００１６】
端子Ａ３と端子Ａ４との間には、双方向スイッチ回路１１２が電気的に接続されている。双方向スイッチ回路１１２は、第３スイッチ部Ｓ１３及び第４スイッチ部Ｓ１４の直列回路である。スイッチング素子Ｑ３１のコレクタは、端子Ａ４に電気的に接続されている。スイッチング素子Ｑ３１のゲートは、端子Ａ７に電気的に接続されている。また、スイッチング素子Ｑ３２のコレクタは、端子Ａ３に電気的に接続されている。スイッチング素子Ｑ３２のゲートは、端子Ａ８に電気的に接続されている。そして、スイッチング素子Ｑ３１のエミッタ及びスイッチング素子Ｑ３２のエミッタの接続点は、端子Ａ９に電気的に接続されている。
【００１７】
モジュール１２は、図１Ｃに示すように、第１スイッチ部Ｓ２１、第２スイッチ部Ｓ２２、第３スイッチ部Ｓ２３、第４スイッチ部Ｓ２４と、９つの端子Ｂ１〜Ｂ９とを備える。第１スイッチ部Ｓ２１は、スイッチング素子Ｑ２３と、ダイオード（整流素子）Ｄ２３とを備える。第２スイッチ部Ｓ２２は、スイッチング素子Ｑ２４と、ダイオード（整流素子）Ｄ２４とを備える。第３スイッチ部Ｓ２３は、スイッチング素子Ｑ３３と、ダイオード（整流素子）Ｄ３３とを備える。第４スイッチ部Ｓ２４は、スイッチング素子Ｑ３４と、ダイオード（整流素子）Ｄ３４とを備える。
【００１８】
スイッチング素子Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４は、それぞれＩＧＢＴである。なお、スイッチング素子Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４は、それぞれバイポーラトランジスタやＭＯＳＦＥＴ等の他の半導体スイッチング素子で構成されていてもよい。
【００１９】
ダイオードＤ２３，Ｄ２４，Ｄ３３，Ｄ３４は、ＩＧＢＴに内蔵されたリカバリダイオードである。なお、ダイオードＤ２３，Ｄ２４，Ｄ３３，Ｄ３４は、ＩＧＢＴに内蔵されていなくてもよい。ダイオードＤ２３，Ｄ２４，Ｄ３３，Ｄ３４は、それぞれスイッチング素子Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４のコレクタ−エミッタ間に電気的に接続されている。すなわち、ダイオードＤ２３，Ｄ２４，Ｄ３３，Ｄ３４のアノードは、それぞれスイッチング素子Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４のエミッタに電気的に接続されている。また、ダイオードＤ２３，Ｄ２４，Ｄ３３，Ｄ３４のカソードは、それぞれスイッチング素子Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４のコレクタに電気的に接続されている。
【００２０】
端子Ｂ１と端子Ｂ２との間には、直列回路１２１が電気的に接続されている。直列回路１２１は、第１スイッチ部Ｓ２１及び第２スイッチ部Ｓ２２の直列回路である。スイッチング素子Ｑ２３のコレクタは、端子Ｂ１に電気的に接続されている。スイッチング素子Ｑ２３のゲートは、端子Ｂ５に電気的に接続されている。また、スイッチング素子Ｑ２４のエミッタは、端子Ｂ２に電気的に接続されている。スイッチング素子Ｑ２４のゲートは、端子Ｂ６に電気的に接続されている。そして、スイッチング素子Ｑ２３のエミッタ及びスイッチング素子Ｑ２４のコレクタの接続点は、端子Ｂ４に電気的に接続されている。
【００２１】
端子Ｂ３と端子Ｂ４との間には、双方向スイッチ回路１２２が電気的に接続されている。双方向スイッチ回路１２２は、第３スイッチ部Ｓ２３及び第４スイッチ部Ｓ２４の直列回路である。スイッチング素子Ｑ３３のコレクタは、端子Ｂ３に電気的に接続されている。スイッチング素子Ｑ３３のゲートは、端子Ｂ７に電気的に接続されている。また、スイッチング素子Ｑ３４のコレクタは、端子Ｂ４に電気的に接続されている。スイッチング素子Ｑ３４のゲートは、端子Ｂ８に電気的に接続されている。そして、スイッチング素子Ｑ３３のエミッタ及びスイッチング素子Ｑ３４のエミッタの接続点は、端子Ｂ９に電気的に接続されている。
【００２２】
ここで、双方向スイッチ回路１１２（１２２）は、４つの状態を切り替えるように構成されている。４つの状態とは、第１方向に導通する状態と、第１方向とは逆の第２方向に導通する状態と、第１方向及び第２方向の両方向に導通する状態と、第１方向及び第２方向の何れにも導通しない状態とを指す。なお、双方向スイッチ回路１１２（１２２）は、第３スイッチ部Ｓ１３（Ｓ２３）及び第４スイッチ部Ｓ１４（Ｓ２４）の直列回路に限定されない。たとえば、双方向スイッチ回路１１２（１２２）は、２つのゲート端子を有するダブルゲート構造の半導体素子で構成されていてもよい。
【００２３】
本実施形態の電力変換装置１は、図１Ａに示すように、一対の入力端Ｔ１１，Ｔ１２と、一対の出力端Ｔ２１，Ｔ２２と、変換回路２と、クランプ回路３とを備える。変換回路２は、一対の入力端Ｔ１１，Ｔ１２を介して入力される直流電圧を交流電圧に変換する。クランプ回路３は、変換回路２と一対の出力端Ｔ２１，Ｔ２２との間に設けられている。言い換えれば、クランプ回路３は、変換回路２に電気的に接続されている。クランプ回路３は、上記の４つの状態を切り替えるように構成されている。つまり、クランプ回路３は、一対の出力端Ｔ２１，Ｔ２２を開閉する。
【００２４】
なお、第１入力端Ｔ１１及び第２入力端Ｔ１２は、それぞれ端子であってもよいし、基板上に配線として形成された導電体の一部であってもよい。同様に、第１出力端Ｔ２１及び第２出力端Ｔ２２は、それぞれ端子であってもよいし、基板上に配線として形成された導電体の一部であってもよい。
【００２５】
変換回路２及びクランプ回路３は、モジュール１１，１２を組み合わせることで構成される。具体的には、モジュール１１の端子Ａ１が第１入力端Ｔ１１に、端子Ａ２が第２入力端Ｔ１２に、端子Ａ３が第２出力端Ｔ２２に、端子Ａ４が第１出力端Ｔ２１にそれぞれ電気的に接続される。また、モジュール１２の端子Ｂ１が第１入力端Ｔ１１に、端子Ｂ３が第１出力端Ｔ２１に、端子Ｂ４が第２出力端Ｔ２２にそれぞれ電気的に接続される。なお、本実施形態の電力変換装置１では、モジュール１１の端子Ａ９及びモジュール１２の端子Ｂ９は使用されない。
【００２６】
モジュール１１，１２を組み合わせることで、変換回路２は、スイッチング素子Ｑ２１と、スイッチング素子Ｑ２２と、スイッチング素子Ｑ２３と、スイッチング素子Ｑ２４とで構成されるフルブリッジ型のインバータとなる。スイッチング素子Ｑ２１〜Ｑ２４は、それぞれ後述する制御回路５から駆動信号を与えられることで、オン／オフが切り替えられる。
【００２７】
また、モジュール１１，１２を組み合わせることで、クランプ回路３は、スイッチング素子Ｑ３１及びスイッチング素子Ｑ３２の直列回路と、スイッチング素子Ｑ３３及びスイッチング素子Ｑ３４の直列回路との並列回路となる。スイッチング素子Ｑ３１〜Ｑ３４は、それぞれ制御回路５から駆動信号を与えられることで、オン／オフが切り替えられる。本実施形態の電力変換装置１では、制御回路５は、クランプ回路３の２つの直列回路のうち、スイッチング素子Ｑ３１及びスイッチング素子Ｑ３２の直列回路を制御する。勿論、制御回路５は、クランプ回路３の２つの直列回路のうち、スイッチング素子Ｑ３３及びスイッチング素子Ｑ３４の直列回路を制御してもよい。
【００２８】
本実施形態の電力変換装置１は、たとえば図２Ａに示すように、直流電源ＤＣ１と、フィルタ回路４と、制御回路５と共に使用される。直流電源ＤＣ１は、第１入力端Ｔ１１及び第２入力端Ｔ１２に電気的に接続される。直流電源ＤＣ１は、第１入力端Ｔ１１及び第２入力端Ｔ１２の間に直流電圧を印加する。
【００２９】
フィルタ回路４は、ローパスフィルタであり、２つのインダクタＬ１，Ｌ２と、キャパシタＣ１とで構成されている。インダクタＬ１は、その両端のうち第１端が第１出力端Ｔ２１に電気的に接続され、第２端がキャパシタＣ１の両電極のうち第１電極に電気的に接続されている。インダクタＬ２は、その両端のうち第１端が第２出力端Ｔ２２に電気的に接続され、第２端がキャパシタＣ１の第２電極に電気的に接続されている。なお、フィルタ回路４は、本実施形態の電力変換装置１に組み込まれていてもよいし、外部の回路であってもよい。
【００３０】
制御回路５は、たとえばマイコン（マイクロコンピュータ）を主構成としており、メモリに記憶されているプログラムを実行することにより各種処理を実行する。プログラムは、電気通信回線を通して提供されてもよく、記憶媒体に記憶されて提供されてもよい。制御回路５は、変換回路２のスイッチング素子Ｑ２１〜Ｑ２４にそれぞれ駆動信号を与える。各駆動信号は、ＰＷＭ（Pulse Width Modulation）信号である。なお、駆動信号はＰＷＭ信号に限定されず、例えばＰＦＭ（Pulse Frequency Modulation）信号やＰＡＭ（Pulse Amplitude Modulation）信号であってもよい。また、制御回路５は、クランプ回路３のスイッチＱ３１，Ｑ３２にそれぞれ駆動信号を与える。なお、制御回路５は、本実施形態の電力変換装置１に組み込まれていてもよいし、外部の回路であってもよい。
【００３１】
以下、本実施形態の電力変換装置１の動作について説明する。以下の説明では、第１出力端Ｔ２１及び第２出力端Ｔ２２の間に印加される電圧を「中間電圧Ｖ１」、フィルタ回路４の出力電圧を「出力電圧Ｖｏｕｔ」と称する。また、以下の説明では、直流電源ＤＣ１から第１入力端Ｔ１１及び第２入力端Ｔ１２の間に印加される直流電圧を‘Ｅ１’〔Ｖ〕と仮定する。さらに、以下の説明では、本実施形態の電力変換装置１の出力電圧Ｖｏｕｔの１周期分における動作について説明する。なお、負荷が商用電力系統に接続されている場合、出力電圧Ｖｏｕｔは、位相および振幅を系統電圧に同期させて出力される。
【００３２】
制御回路５は、以下の表１に示す第１期間〜第４期間を順に繰り返す第１制御と、以下の表２に示す第５期間〜第８期間を順に繰り返す第２制御とを交互に実行することで、変換回路２及びクランプ回路３を制御する。表１及び表２は、それぞれ各期間におけるスイッチング素子Ｑ２１〜Ｑ２４，Ｑ３１，Ｑ３２の状態を表している。
【００３３】
【表１】
2016149888.tif 000003
【００３４】
【表２】
2016149888.tif 000004
【００３５】
制御回路５は、第１制御において、第１期間、第２期間、第３期間、第４期間の組み合わせを１周期として、１周期ごとにスイッチング素子Ｑ２１，Ｑ２４，Ｑ３１に与える駆動信号のデューティ比を変化させる。なお、第１制御では、変換回路２のスイッチング素子Ｑ２２，Ｑ２３は常にオフ状態である。また、第１制御では、クランプ回路３のスイッチング素子Ｑ３２は常にオン状態である。また、第２期間は、第１期間から第３期間へと移行するときに経る期間であり、第４期間は、第３期間から第１期間へと移行するときに経る期間である。ここで、第１期間から第３期間への移行、及び第３期間から第１期間への移行を瞬時に行うと、スイッチング素子Ｑ２１〜Ｑ２４の全てがオンとなる期間が発生する可能性がある。そこで、第１期間から第３期間、および第３期間から第１期間へ移行する際に、スイッチング素子Ｑ２１，Ｑ２４がオフに切り替わるまでの時間を確保するために、第２期間および第４期間が設けられている。第２期間および第４期間は、何れも第１期間および第３期間と比較して短い期間である。
【００３６】
制御回路５は、第２制御において、第５期間、第６期間、第７期間、第８期間の組み合わせを１周期として、１周期ごとにスイッチング素子Ｑ２２，Ｑ２３，Ｑ３２に与える駆動信号のデューティ比を変化させる。なお、第２制御では、変換回路２のスイッチング素子Ｑ２１，Ｑ２４は常にオフ状態である。また、第２制御では、クランプ回路３のスイッチング素子Ｑ３１は常にオフ状態である。また、第６期間は、第５期間から第７期間へと移行するときに経る期間であり、第８期間は、第７期間から第５期間へと移行するときに経る期間である。ここで、第５期間から第７期間への移行、および第７期間から第５期間への移行を瞬時に行うと、スイッチング素子Ｑ２１〜Ｑ２４の全てがオンとなる期間が発生する可能性がある。そこで、第５期間から第７期間、および第７期間から第５期間へ移行する際に、スイッチング素子Ｑ２２，Ｑ２３がオフに切り替わるまでの時間を確保するために、第６期間および第８期間が設けられている。第６期間および第８期間は、何れも第５期間および第７期間と比較して短い期間である。
【００３７】
以下、各期間について図２Ａ〜図２Ｃ，図３Ａ〜図３Ｃを用いて具体的に説明する。図２Ａ〜図２Ｃ，図３Ａ〜図３Ｃにおいて、丸印で囲っているスイッチング素子はオン状態のスイッチング素子を示し、丸印で囲っていないスイッチング素子はオフ状態のスイッチング素子を示す。また、図２Ａ〜図２Ｃ，図３Ａ〜図３Ｃにおいて、太線の矢印は電流経路を示す。なお、図２Ｂ，図２Ｃ、図３Ｂ，図３Ｃでは、第１入力端Ｔ１１及び第２入力端Ｔ１２、第１出力端Ｔ２１及び第２出力端Ｔ２２、制御回路５の図示を省略している。
【００３８】
まず、第１制御における第１期間〜第４期間について説明する。第１期間では、図２Ａに示すように、スイッチング素子Ｑ２１，Ｑ２４，Ｑ３２がオン状態にあり、スイッチング素子Ｑ２２，Ｑ２３，Ｑ３１はオフ状態にある。第１期間では、直流電源ＤＣ１の正極、スイッチング素子Ｑ２１、インダクタＬ１、キャパシタＣ１、インダクタＬ２、スイッチング素子Ｑ２４、直流電源ＤＣ１の負極を順に通る経路で電流Ｉ１が流れる。第１期間では、中間電圧Ｖ１はＥ１〔Ｖ〕である。また、第１期間では、直流電源ＤＣ１の電源電圧が印加されることで、インダクタＬ１及びインダクタＬ２にエネルギが蓄積される。
【００３９】
第１期間から第２期間に移行すると、図２Ｂに示すように、スイッチング素子Ｑ２１，Ｑ２４がオフに切り替わる。このとき、スイッチング素子Ｑ２１，Ｑ２４のコレクタ−エミッタ間電圧は、０〔Ｖ〕からＥ１／２〔Ｖ〕に変化する。また、スイッチング素子Ｑ２１，Ｑ２４には電流Ｉ１が流れなくなる。第２期間では、インダクタＬ１及びインダクタＬ２にエネルギが蓄積されているので、インダクタＬ１、キャパシタＣ１、インダクタＬ２、スイッチング素子Ｑ３２、ダイオードＤ３１、インダクタＬ１を順に通る経路で電流Ｉ１が流れる。
【００４０】
第２期間から第３期間に移行すると、図２Ｃに示すように、スイッチング素子Ｑ３１がオンに切り替わる。第３期間では、インダクタＬ１、キャパシタＣ１、インダクタＬ２、スイッチング素子Ｑ３２、スイッチング素子Ｑ３１、インダクタＬ１を順に通る経路で電流Ｉ１が流れる。第３期間では、中間電圧Ｖ１は０〔Ｖ〕である。
【００４１】
第３期間から第４期間に移行すると、図２Ｂに示すように、スイッチング素子Ｑ３１が再びオフに切り替わる。第４期間では、第２期間と同様に、インダクタＬ１、キャパシタＣ１、インダクタＬ２、スイッチング素子Ｑ３２、ダイオードＤ３１、インダクタＬ１を順に通る経路で電流Ｉ１が流れる。
【００４２】
第４期間から第１期間に移行すると、図２Ａに示すように、スイッチング素子Ｑ２１，Ｑ２４が再びオンに切り替わる。このとき、スイッチング素子Ｑ２１，Ｑ２４のコレクタ−エミッタ間電圧は、Ｅ１／２〔Ｖ〕から０〔Ｖ〕に変化する。また、スイッチング素子Ｑ２１，Ｑ２４には電流Ｉ１が流れる。以下、制御回路５は、第１制御において、第１期間〜第４期間の制御を繰り返し実行する。
【００４３】
次に、第２制御における第５期間〜第８期間について説明する。第５期間では、図３Ａに示すように、スイッチング素子Ｑ２２，Ｑ２３，Ｑ３１がオン状態にあり、スイッチング素子Ｑ２１，Ｑ２４，Ｑ３２がオフ状態にある。第５期間では、直流電源ＤＣ１の正極、スイッチング素子Ｑ２３、インダクタＬ２、キャパシタＣ１、インダクタＬ１、スイッチング素子Ｑ２２、直流電源ＤＣ１の負極を順に通る経路で電流Ｉ１が流れる。第５期間では、中間電圧Ｖ１は−Ｅ１〔Ｖ〕である。また、第５期間では、直流電源ＤＣ１の電源電圧が印加されることで、インダクタＬ１及びインダクタＬ２にエネルギが蓄積される。
【００４４】
第５期間から第６期間に移行すると、図３Ｂに示すように、スイッチング素子Ｑ２２，Ｑ２３がオフに切り替わる。このとき、スイッチング素子Ｑ２２，Ｑ２３のコレクタ−エミッタ間電圧は、０〔Ｖ〕からＥ１／２〔Ｖ〕に変化する。また、スイッチング素子Ｑ２２，Ｑ２３には電流Ｉ１が流れなくなる。第６期間では、インダクタＬ１及びインダクタＬ２にエネルギが蓄積されているので、インダクタＬ１、スイッチング素子Ｑ３１、ダイオードＤ３２、インダクタＬ２、キャパシタＣ１、インダクタＬ１を順に通る経路で電流Ｉ１が流れる。
【００４５】
第６期間から第７期間に移行すると、図３Ｃに示すように、スイッチング素子Ｑ３２がオンに切り替わる。第７期間では、インダクタＬ１、スイッチング素子Ｑ３１、スイッチング素子Ｑ３２、インダクタＬ２、キャパシタＣ１、インダクタＬ１を順に通る経路で電流Ｉ１が流れる。第７期間では、中間電圧Ｖ１は０〔Ｖ〕である。
【００４６】
第７期間から第８期間に移行すると、図３Ｂに示すように、スイッチング素子Ｑ３２が再びオフに切り替わる。第８期間では、第６期間と同様に、インダクタＬ１、スイッチング素子Ｑ３１、ダイオードＤ３２、インダクタＬ２、キャパシタＣ１、インダクタＬ１を順に通る経路で電流Ｉ１が流れる。
【００４７】
第８期間から第５期間に移行すると、図３Ａに示すように、スイッチング素子Ｑ２２，Ｑ２３が再びオンに切り替わる。このとき、スイッチング素子Ｑ２２，Ｑ２３のコレクタ−エミッタ間電圧はＥ１／２〔Ｖ〕から０〔Ｖ〕に変化する。また、スイッチング素子Ｑ２２，Ｑ２３には電流Ｉ１が流れる。以下、制御回路５は、第２制御において、第５期間〜第８期間の制御を繰り返し実行する。
【００４８】
上記のように制御回路５が第１制御及び第２制御を交互に繰り返し実行することで、出力電圧Ｖｏｕｔは、図４に示すように正弦波状の交流電圧となる。図４は、スイッチング素子Ｑ２１〜Ｑ２４，Ｑ３１，Ｑ３２のオン／オフのタイミング、中間電圧Ｖ１の波形、及び出力電圧Ｖｏｕｔの波形を示す。具体的には、制御回路５は、第１制御において、スイッチング素子Ｑ２１，Ｑ２４，Ｑ３１のオン／オフを繰り返すＰＷＭ制御と、スイッチング素子Ｑ３２をオン状態、スイッチング素子Ｑ２２，Ｑ２３をオフ状態に維持する制御とを実行する。これにより、出力電圧Ｖｏｕｔは、図４に示すように正の半周期の波形となる。また、制御回路５は、第２制御において、スイッチング素子Ｑ２２，Ｑ２３，Ｑ３２のオン／オフを繰り返すＰＷＭ制御と、スイッチング素子Ｑ３１をオン状態、スイッチング素子Ｑ２１，Ｑ２４をオフ状態に維持する制御とを実行する。これにより、出力電圧Ｖｏｕｔは、図４に示すように負の半周期の波形となる。
【００４９】
そして、本実施形態の電力変換装置１では、第１出力端Ｔ２１及び第２出力端Ｔ２２の間に印加される中間電圧Ｖ１は、上記の制御により、Ｅ１〔Ｖ〕，０〔Ｖ〕，−Ｅ１〔Ｖ〕の３つの電圧値をとり得る。一方、一般的なインバータ回路では、中間電圧Ｖ１は、Ｅ１〔Ｖ〕，−Ｅ１〔Ｖ〕の２つの電圧値をとり得る。つまり、本実施形態の電力変換装置１は、同じ出力であれば、一般的なインバータ回路と比較して中間電圧Ｖ１の振幅（絶対値）を小さくすることができる。したがって、本実施形態の電力変換装置１は、変換回路２のスイッチング素子Ｑ２１〜Ｑ２４のスイッチング損失や、フィルタ回路４のインダクタＬ１，Ｌ２の鉄損を低減することができ、回路効率を向上させることができる。
【００５０】
上述のように、本実施形態の電力変換装置１では、複数（ここでは２つ）のモジュール１１，１２を組み合わせることで変換回路２及びクランプ回路３が構成されている。また、モジュール１１は、図１Ｂに示すように、直列回路１１１と、直列回路１１１の第１スイッチ部Ｓ１１及び第２スイッチ部Ｓ１２の接続点に電気的に接続される双方向スイッチ回路１１２とを備えている。同様に、モジュール１２は、図１Ｃに示すように、直列回路１２１と、直列回路１２１の第１スイッチ部Ｓ２１及び第２スイッチ部Ｓ２２の接続点に電気的に接続される双方向スイッチ回路１２２とを備えている。そして、モジュール１１，１２は、汎用品として流通しているモジュールである。
【００５１】
つまり、本実施形態の電力変換装置１の変換回路２及びクランプ回路３は、汎用品を組み合わせることで構成可能である。したがって、本実施形態の電力変換装置１では、クランプ回路３を構成するための専用のモジュールが不要である。このため、本実施形態の電力変換装置１では、クランプ回路３を構成するために専用のモジュールを製造する必要がなく、製造コスト（検査コストを含む）を抑えることができる。
【００５２】
なお、たとえばダイオードやトランジスタといった単機能半導体（ディスクリート半導体）を組み合わせてクランプ回路３を構成することも考えられるが、この場合、以下のような問題が生じ得る。すなわち、この場合、複数のディスクリート半導体を配線により電気的に接続することでクランプ回路３が構成されるため、配線における損失やノイズを無視することができないという問題がある。また、この場合、複数のディスクリート半導体の間で温度差が生じ、特性が劣化し易いという問題もある。これに対して、本実施形態の電力変換装置１では、汎用品として流通しているモジュール１１，１２を用いてクランプ回路３を構成しているため、上記の問題が発生し難い。
【００５３】
また、本実施形態の電力変換装置１では、双方向スイッチ回路１１２は、第３スイッチ部Ｓ１３及び第４スイッチ部Ｓ１４の直列回路である。同様に、双方向スイッチ回路１２２は、第３スイッチ部Ｓ２３及び第４スイッチ部Ｓ２４の直列回路である。そして、第１スイッチ部Ｓ１１、第２スイッチ部Ｓ１２、第３スイッチ部Ｓ１３、第４スイッチ部Ｓ１４は、それぞれスイッチング素子（Ｑ２１〜Ｑ２４）と、整流素子（Ｄ２１〜Ｄ２４）とで構成されている。同様に、第１スイッチ部Ｓ２１、第２スイッチ部Ｓ２２、第３スイッチ部Ｓ２３、第４スイッチ部Ｓ２４は、それぞれスイッチング素子（Ｑ３１〜Ｑ３４）と、整流素子（Ｄ３１〜Ｄ３４）とで構成されている。この構成では、汎用品として流通しているモジュール１１，１２を組み合わせることで、直流電源ＤＣ１の充電及び放電の双方が可能である双方向インバータ回路を構成することが可能である。そして、この構成では、実装基板やスイッチング素子（Ｑ２１〜Ｑ２４，Ｑ３１〜Ｑ３４）の駆動回路の共通化を図ることができるので、双方向インバータ回路の製造コストを低減することができる。なお、当該構成を採用するか否かは任意である。
【００５４】
ところで、変換回路２では、スイッチング素子Ｑ２１〜Ｑ２４のオン／オフを切り替える際にスイッチング損失が生じる。また、変換回路２では、スイッチング素子Ｑ２１〜Ｑ２４に電流Ｉ１が流れる際に導通損失が生じる。そして、変換回路２では、スイッチング素子Ｑ２１〜Ｑ２４のオン／オフを切り替える頻度が高いため、損失全体に占める割合は、スイッチング損失が導通損失よりも大きい。
【００５５】
クランプ回路３では、スイッチング素子Ｑ３１〜Ｑ３４のオン／オフを切り替える際にスイッチング損失が生じる。また、クランプ回路３では、スイッチング素子Ｑ３１〜Ｑ３４に電流Ｉ１が流れる際に導通損失が生じる。そして、クランプ回路３では、スイッチング素子Ｑ３１〜Ｑ３４のオン／オフを切り替える頻度が低いため、損失全体に占める割合は、導通損失がスイッチング損失よりも大きい。
【００５６】
そこで、クランプ回路３のスイッチング素子Ｑ３１〜Ｑ３４は、変換回路２のスイッチング素子Ｑ２１〜Ｑ２４よりも導通損失の小さい素子であることが好ましい。この場合、クランプ回路３のスイッチング素子Ｑ３１〜Ｑ３４の導通損失を抑えることができるので、損失全体のうち支配的な損失を抑えることで高効率化を図ることができる。
【００５７】
また、変換回路２のスイッチング素子Ｑ２１〜Ｑ２４は、クランプ回路３のスイッチング素子Ｑ３１〜Ｑ３４よりもスイッチング速度の速い素子であることが好ましい。この場合、変換回路２のスイッチング素子Ｑ２１〜Ｑ２４のスイッチング損失を抑えることができるので、損失全体のうち支配的な損失を抑えることで高効率化を図ることができる。
【００５８】
ここで、クランプ回路３では、第２期間や第６期間においてダイオードＤ３１〜Ｄ３４に電流Ｉ１が流れる際に導通損失が生じる。これに対して、変換回路２では、主にスイッチング素子Ｑ２１〜Ｑ２４に電流Ｉ１が流れるため、ダイオードＤ２１〜Ｄ２４の導通損失は生じ難い。
【００５９】
そこで、クランプ回路３のダイオード（整流素子）Ｄ３１〜Ｄ３４は、変換回路２のダイオード（整流素子）Ｄ２１〜Ｄ２４よりも導通損失の小さい素子であることが好ましい。この場合、クランプ回路３のダイオード（整流素子）Ｄ３１〜Ｄ３４の導通損失を抑えることができるので、高効率化を図ることができる。
【００６０】
また、クランプ回路３では、第３期間から第４期間に移行する場合や、第７期間から第８期間に移行する場合に、ダイオードＤ３１〜Ｄ３４が順方向バイアスの状態から逆方向バイアスの状態に変化することで、リカバリ損失が生じる。これに対して、変換回路２のダイオードＤ２１〜Ｄ２４ではリカバリ損失が生じ難い。
【００６１】
そこで、クランプ回路３のダイオード（整流素子）Ｄ３１〜Ｄ３４は、変換回路２のダイオード（整流素子）Ｄ２１〜Ｄ２４よりもスイッチング速度の速い素子であることが好ましい。この場合、クランプ回路３のダイオード（整流素子）Ｄ３１〜Ｄ３４のリカバリ損失を抑えることができるので、高効率化を図ることができる。
【００６２】
以下、本実施形態の電力変換装置の第１変形例〜第３変形例についてそれぞれ説明する。
【００６３】
＜第１変形例＞
以下、第１変形例の電力変換装置１について図５を用いて説明する。本変形例の電力変換装置１では、変換回路２のスイッチング素子Ｑ２１のエミッタは、クランプ回路３のスイッチング素子Ｑ３１，Ｑ３３のエミッタに電気的に接続されている。また、変換回路２のスイッチング素子Ｑ２３のエミッタは、クランプ回路３のスイッチング素子Ｑ３２，Ｑ３４のエミッタに電気的に接続されている。つまり、本変形例の電力変換装置１では、変換回路２の何れかのスイッチング素子Ｑ２１〜Ｑ２４のエミッタは、クランプ回路３の何れかのスイッチング素子Ｑ３１〜Ｑ３４のエミッタに電気的に接続されている。
【００６４】
この構成では、変換回路２のスイッチング素子Ｑ２１及びクランプ回路３のスイッチング素子Ｑ３１，Ｑ３３の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Ｑ２１のドライバ回路及びスイッチング素子Ｑ３１（Ｑ３３）のドライバ回路を駆動することができる。また、変換回路２のスイッチング素子Ｑ２３及びクランプ回路３のスイッチング素子Ｑ３２，Ｑ３４の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Ｑ２３のドライバ回路及びスイッチング素子Ｑ３２（Ｑ３４）のドライバ回路を駆動することができる。つまり、この構成では、スイッチング素子Ｑ２１〜Ｑ２４，Ｑ３１〜Ｑ３４の各々のドライバ回路を駆動するために必要な駆動電源の数を低減して回路の小型化を図ることができる。また、この構成では、駆動電源の数を低減できることから、製造コストの低減も図ることができる。
【００６５】
＜第２変形例＞
以下、第２変形例の電力変換装置１について図６を用いて説明する。本変形例の電力変換装置１では、クランプ回路３は、一対のレグ（leg）を並列に電気的に接続して構成されている。一対のレグのうち第１レグは、スイッチング素子Ｑ３１及びスイッチング素子Ｑ３２の直列回路である。また、一対のレグのうち第２レグは、スイッチング素子Ｑ３３及びスイッチング素子Ｑ３４の直列回路である。つまり、一対のレグは、それぞれスイッチング素子Ｑ３１〜Ｑ３４を２つ直列に電気的に接続して構成されている。そして、一対のレグの各々のスイッチング素子Ｑ３１〜Ｑ３４のエミッタは、互いに電気的に接続されている。
【００６６】
この構成は、モジュール１１の端子Ａ９と、モジュール１２の端子Ｂ９とを電気的に接続することで実現される。また、この構成では、制御回路５は、スイッチング素子Ｑ３２の代わりにスイッチング素子Ｑ３４に駆動信号を与え、スイッチング素子Ｑ３２，Ｑ３３は常にオフ状態となるように制御することで、クランプ回路３を制御する。勿論、制御回路５は、スイッチング素子Ｑ３１，Ｑ３４の代わりにスイッチング素子Ｑ３２，Ｑ３３に駆動信号を与え、スイッチング素子Ｑ３１，Ｑ３４を常にオフ状態となるように制御することで、クランプ回路３を制御してもよい。
【００６７】
この構成では、クランプ回路３のスイッチング素子Ｑ３１〜Ｑ３４の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Ｑ３１〜Ｑ３４の各々のドライバ回路を駆動することができる。つまり、この構成では、スイッチング素子Ｑ３１〜Ｑ３４の各々のドライバ回路を駆動するために必要な駆動電源の数を低減して回路の小型化を図ることができる。また、この構成では、駆動電源の数を低減できることから、製造コストの低減も図ることができる。
【００６８】
＜第３変形例＞
以下、第３変形例の電力変換装置１について図７を用いて説明する。本変形例の電力変換装置１では、クランプ回路３は、スイッチング素子Ｑ３１〜Ｑ３４を４つ直列に電気的に接続して構成されている。また、スイッチング素子Ｑ３２のコレクタ及びエミッタはバイパス経路により短絡され、かつ、スイッチング素子Ｑ３３のコレクタ及びエミッタはバイパス経路により短絡されている。つまり、クランプ回路３の４つのスイッチング素子Ｑ３１〜Ｑ３４のうち２つのスイッチング素子Ｑ３２，Ｑ３３はバイパスされている。そして、スイッチング素子Ｑ３１，Ｑ３３の各々のエミッタは電気的に接続されている。つまり、４つのスイッチング素子Ｑ３１〜Ｑ３４のうち他の２つのスイッチング素子Ｑ３１，Ｑ３４のエミッタは互いに電気的に接続されている。
【００６９】
この構成は、端子Ａ４が第２出力端Ｔ２１に、端子Ａ９が端子Ａ３に、端子Ａ３が端子Ｂ３に、端子Ｂ３が端子Ｂ９に、端子Ｂ４が第２出力端Ｔ２２にそれぞれ電気的に接続されることで実現される。また、この構成では、制御回路５は、スイッチング素子Ｑ３２の代わりにスイッチング素子Ｑ３４に駆動信号を与えることで、クランプ回路３を制御する。
【００７０】
この構成では、クランプ回路３のスイッチング素子Ｑ３１，Ｑ３４の各々のエミッタ電位は、共通する電位となる。このため、当該電位を基準電位とする駆動電源により、スイッチング素子Ｑ３１，Ｑ３４の各々のドライバ回路を駆動することができる。つまり、この構成では、スイッチング素子Ｑ３１，Ｑ３４の各々のドライバ回路を駆動するために必要な駆動電源の数を低減して回路の小型化を図ることができる。また、この構成では、駆動電源の数を低減できることから、製造コストの低減も図ることができる。
【００７１】
（実施形態２）
以下、本発明の実施形態２に係る電力変換装置１について詳細に説明する。ただし、本実施形態の電力変換装置１において、実施形態１の電力変換装置１と共通する構成要素については適宜説明を省略する。本実施形態の電力変換装置１は、図８Ｂに示すように、昇圧回路６をさらに備えている。
【００７２】
昇圧回路６は、インダクタＬ３と、スイッチング素子Ｑ３１，Ｑ３２と、ダイオードＤ６１とで構成される昇圧チョッパ回路である。昇圧回路６は、直流電源ＤＣ１から一対の入力端Ｔ１１，Ｔ１２の間に入力される直流電圧を昇圧して変換回路２に出力する。
【００７３】
本実施形態の電力変換装置１では、クランプ回路３は、モジュール１２の双方向スイッチ回路１２２により構成されている。つまり、クランプ回路３は、２つのモジュール１１，１２のうち一方のモジュール１２の双方向スイッチ回路１２２により構成されている。
【００７４】
そして、昇圧回路６の一部は、モジュール１１の双方向スイッチ回路１１２と、ディスクリート半導体１３とで構成されている。ディスクリート半導体１３は、図８Ａに示すように、ダイオード（能動素子）Ｄ６１と、端子１３１と、端子１３２とを備えている。端子１３１には、ダイオードＤ６１のアノードが電気的に接続されている。また、端子１３２には、ダイオードＤ６１のカソードが電気的に接続されている。つまり、昇圧回路６の一部は、２つのモジュール１１，１２のうち他方のモジュール１１の双方向スイッチ回路１１２と、ダイオード（能動素子）Ｄ６１とを組み合わせることで構成されている。
【００７５】
具体的には、端子Ａ１が端子Ｂ１及び端子１３２に、端子Ａ２が端子Ｂ２及び端子Ａ９に、端子Ａ３が端子１３１に、端子Ａ４が端子Ｂ３に、端子Ａ９が第１入力端Ｔ１２にそれぞれ電気的に接続される。また、端子Ｂ３が第１出力端Ｔ２１に、端子Ｂ４が第２出力端Ｔ２２にそれぞれ電気的に接続される。そして、端子１３１がインダクタＬ３を介して第１入力端Ｔ１１に電気的に接続される。なお、端子Ｂ９は使用されない。
【００７６】
本実施形態の電力変換装置１では、制御回路５は、スイッチング素子Ｑ３１，Ｑ３２の代わりにスイッチング素子Ｑ３３，Ｑ３４に駆動信号を与えることで、クランプ回路３を制御する。また、制御回路５は、スイッチング素子Ｑ３２に駆動信号（たとえば、ＰＷＭ信号）を与えてオン／オフを切り替えることで、昇圧回路６の出力電圧を制御する。なお、スイッチング素子Ｑ３１は、常にオフ状態である。
【００７７】
上述のように、本実施形態の電力変換装置１では、２つのモジュール１１，１２と、ダイオード（能動素子）Ｄ６１とを組み合わせることで、変換回路２及びクランプ回路３、並びに昇圧回路６の一部が構成されている。そして、ダイオードＤ６１を有するディスクリート半導体１３は、汎用品として流通している。
【００７８】
つまり、インダクタＬ３を用意さえすれば、本実施形態の電力変換装置１の変換回路２及びクランプ回路３、並びに昇圧回路６は、汎用品を組み合わせることで構成可能である。したがって、本実施形態の電力変換装置１では、昇圧回路６を構成するハードウェアを別途用意する場合と比較して、製造コストを抑えることができる。
【００７９】
（実施形態３）
以下、本発明の実施形態３に係る電力変換装置１について詳細に説明する。ただし、本実施形態の電力変換装置１において、実施形態１，２の電力変換装置１と共通する構成要素については適宜説明を省略する。本実施形態の電力変換装置１は、図９Ｂに示すように、昇圧回路７をさらに備えている。
【００８０】
昇圧回路７は、インダクタＬ４，Ｌ５と、スイッチング素子Ｑ３２，Ｑ３３と、ダイオードＤ６１，Ｄ７１とで構成されている。昇圧回路７は、直流電源ＤＣ１から一対の入力端Ｔ１１，Ｔ１２の間に入力される直流電圧を昇圧して変換回路２に出力するインターリーブ（interleave）方式の昇圧回路である。
【００８１】
本実施形態の電力変換装置１では、変換回路２は、スイッチング素子Ｑ２１及びスイッチング素子Ｑ３１の直列回路と、スイッチング素子Ｑ２３及びスイッチング素子Ｑ３４の直列回路とを並列に電気的に接続して構成されている。また、クランプ回路３は、スイッチング素子Ｑ２２及びスイッチング素子Ｑ２４により構成されている。
【００８２】
そして、昇圧回路７の一部は、スイッチング素子Ｑ３２，Ｑ３３と、２つのディスクリート半導体１３，１４とで構成されている。ディスクリート半導体１４は、図９Ａに示すように、ダイオード（能動素子）Ｄ７１と、端子１４１と、端子１４２とを備えている。端子１４１には、ダイオードＤ７１のアノードが電気的に接続されている。また、端子１４２には、ダイオードＤ７１のカソードが電気的に接続されている。
【００８３】
つまり、昇圧回路７の一部及び変換回路２、並びにクランプ回路３は、２つのモジュール１１，１２と、２つのダイオード（能動素子）Ｄ６１，Ｄ７１とを組み合わせることで構成されている。
【００８４】
具体的には、端子Ａ１が端子Ｂ１及び端子１３２に、端子Ａ２が端子Ｂ２に、端子Ａ３が端子１３１に、端子Ａ４が第１出力端Ｔ２１に、端子Ａ９が端子Ｂ９及び第１入力端Ｔ１２にそれぞれ電気的に接続される。また、端子Ｂ３が端子１４１に、端子Ｂ４が第２出力端Ｔ２２にそれぞれ電気的に接続される。また、端子１３１が端子１４２に電気的に接続される。そして、端子１３１がインダクタＬ４を介して第１入力端Ｔ１１に、端子Ｂ３がインダクタＬ５を介して第１入力端Ｔ１１にそれぞれ電気的に接続される。
【００８５】
本実施形態の電力変換装置１では、制御回路５は、スイッチング素子Ｑ２１〜Ｑ２４の代わりに、スイッチング素子Ｑ２１，Ｑ３１，Ｑ２３，Ｑ３４に駆動信号を与えることで、変換回路２を制御する。また、制御回路５は、スイッチング素子Ｑ３１，Ｑ３２の代わりにスイッチング素子Ｑ２２，Ｑ２４に駆動信号を与えることで、クランプ回路３を制御する。
【００８６】
さらに、制御回路５は、スイッチング素子Ｑ３２，Ｑ３３に駆動信号（たとえば、ＰＷＭ信号）を与えてオン／オフを切り替えることで、昇圧回路７の出力電圧を制御する。ここで、スイッチング素子Ｑ３３に与える駆動信号と、スイッチング素子Ｑ３２に与える駆動信号との位相差が１８０度となる信号である。このため、インダクタＬ４及びダイオードＤ６１を流れる電流と、インダクタＬ５及びダイオードＤ７１を流れる電流との位相差が１８０度となる。したがって、昇圧回路７は、リプルが相殺された電流を出力する。
【００８７】
上述のように、本実施形態の電力変換装置１では、２つのモジュール１１，１２と、２つのダイオード（能動素子）Ｄ６１，Ｄ７１とを組み合わされている。そして、本実施形態の電力変換装置１では、これらの組み合わせにより、昇圧回路７の一部、並びに変換回路２及びクランプ回路３が構成されている。そして、ダイオードＤ７１を有するディスクリート半導体１４は、ディスクリート半導体１３と同様に、汎用品として流通している。
【００８８】
つまり、インダクタＬ４，Ｌ５を用意さえすれば、本実施形態の電力変換装置１の変換回路２及びクランプ回路３、並びにインターリーブ方式の昇圧回路７は、汎用品を組み合わせることで構成可能である。したがって、本実施形態の電力変換装置１では、インターリーブ方式の昇圧回路７を構成するハードウェアを別途用意する場合と比較して、製造コストを抑えることができる。
【００８９】
以上、本発明の各実施形態の電力変換装置１について詳細に説明した。ただし、以上に説明した構成は、本発明の一例に過ぎず、本発明は上記の各実施形態に限定されることはなく、これら実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【符号の説明】
【００９０】
１  電力変換装置
１１，１２  モジュール
１１１，１２１  直列回路
１１２，１２２  双方向スイッチ回路
２  変換回路
３  クランプ回路
６，７  昇圧回路
Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３４  ダイオード（整流素子）
Ｄ６１，Ｄ７１  ダイオード（能動素子）
Ｑ２１〜Ｑ２４，Ｑ３１〜Ｑ３４  スイッチング素子
Ｓ１１，Ｓ２１  第１スイッチ部
Ｓ１２，Ｓ２２  第２スイッチ部
Ｓ１３，Ｓ２３  第３スイッチ部
Ｓ１４，Ｓ２４  第４スイッチ部
Ｔ１１，Ｔ１２  一対の入力端
Ｔ２１，Ｔ２２  一対の出力端
【図１】
2016149888.tif 000005
【図２】
2016149888.tif 000006
【図３】
2016149888.tif 000007
【図４】
2016149888.tif 000008
【図５】
2016149888.tif 000009
【図６】
2016149888.tif 000010
【図７】
2016149888.tif 000011
【図８】
2016149888.tif 000012
【図９】
2016149888.tif 000013