(57)【要約】【課題】部品点数を削減し、装置の小型化を図ることができる絶縁型のＡＣ−ＤＣコンバータを提供する。【解決手段】ＡＣ−ＤＣコンバータ１は、該整流回路４の出力端子対に並列接続された絶縁型の第１及び第２ＤＣ−ＤＣコンバータ５，６と、ＤＣ／ＤＣ変換された直流電圧を平滑する出力コンデンサＣ２と、制御回路７とを備える。各ＤＣ−ＤＣコンバータは、リアクトルＬ１と、フルブリッジ回路と、該フルブリッジ回路の出力端子対に一次コイル５２ａ，６２ａが接続されたトランス５２，６２と、該トランス５２，６２の二次コイル５２ｂ，６２ｂに入力端子対が接続され、出力端子対が出力コンデンサＣ２の両端子に接続されたダイオードブリッジとを備える。制御回路７は、フルブリッジ回路のいずれか一つが交流電圧を出力している間に、他のフルブリッジ回路のレグを短絡させて、交流電圧の正負を切り替える制御を行う。【選択図】図１
2016149896.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流する整流回路と、該整流回路の出力端子対に並列接続されており、該整流回路から出力された電圧をＤＣ／ＤＣ変換する絶縁型の第１ＤＣ−ＤＣコンバータ及び第２ＤＣ−ＤＣコンバータと、前記第１及び第２ＤＣ−ＤＣコンバータにて変換された直流電圧を平滑するコンデンサと、前記第１及び第２ＤＣ−ＤＣコンバータの動作を制御する制御回路とを備えるＡＣ−ＤＣコンバータであって、
各ＤＣ−ＤＣコンバータは、
前記整流回路の出力端子対の一端子に一端が接続されたコイルと、
該コイルの他端及び前記整流回路の出力端子対の他端子に、入力端子対が接続されたフルブリッジ回路と、
該フルブリッジ回路の出力端子対に一次コイルが接続されたトランスと、
該トランスの二次コイルに入力端子対が接続され、出力端子対が前記コンデンサの両端子に接続されたダイオードブリッジと
を備え、
前記制御回路は、
前記フルブリッジ回路のレグが短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、
該短絡制御部が前記フルブリッジ回路のレグを短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部と
を備え、前記短絡制御部は、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させ、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させるＡＣ−ＤＣコンバータ。
【請求項２】
前記制御回路は、
前記第１及び第２ＤＣ−ＤＣコンバータのフルブリッジ回路を同周期でスイッチング制御しており、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路のスイッチングタイミングは、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路のスイッチングタイミングに対して４分の１周期遅延又は進行している
請求項１に記載のＡＣ−ＤＣコンバータ。
【請求項３】
交流電圧を整流する整流回路と、該整流回路の出力端子対に並列接続されており、該整流回路から出力された電圧をＤＣ／ＤＣ変換する絶縁型の第１ＤＣ−ＤＣコンバータ及び第２ＤＣ−ＤＣコンバータと、前記第１及び第２ＤＣ−ＤＣコンバータにて変換された直流電圧を平滑するコンデンサとを備え、各ＤＣ−ＤＣコンバータは、前記整流回路の出力端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記整流回路の出力端子対の他端子に、入力端子対が接続されたフルブリッジ回路と、該フルブリッジ回路の出力端子対に一次コイルが接続されたトランスと、該トランスの二次コイルに入力端子対が接続され、出力端子対が前記コンデンサの両端子に接続されたダイオードブリッジとを備えるＡＣ−ＤＣコンバータの動作を制御する制御回路であって、
前記フルブリッジ回路のレグが短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、
該短絡制御部が前記フルブリッジ回路のレグを短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部と
を備え、前記短絡制御部は、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させ、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させる制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された複数の絶縁型ＤＣ−ＤＣコンバータを備えるＡＣ−ＤＣコンバータ及び制御回路に関する。
【背景技術】
【０００２】
家庭用の商用電源から供給された交流電圧を直流電圧に変換する絶縁型のＡＣ−ＤＣコンバータを搭載し、該ＡＣ−ＤＣコンバータにて変換された直流電圧でバッテリを充電するプラグインハイブリッド車（PHEV:Plug-in Hybrid Electric Vehicle）及び電気自動車（EV:electric vehicle）が普及している。
【０００３】
特許文献１には、交流電圧を直流電圧に変換する絶縁型のＡＣ−ＤＣコンバータが開示されている。該ＡＣ−ＤＣコンバータは、ＰＦＣ（Power Factor Correction）回路付きＡＣ−ＤＣコンバータ及び絶縁型のＤＣ−ＤＣコンバータを備える。ＰＦＣ回路付きＡＣ−ＤＣコンバータは、整流及び昇圧のためのリアクトル及びブリッジ回路を備える。またＰＦＣ回路付きＡＣ−ＤＣコンバータと、ＤＣ−ＤＣコンバータとの間には、リップル電圧を低減させるためのコンデンサが介装されている。ＤＣ−ＤＣコンバータは絶縁トランスと、絶縁トランスの前段に設けられたフルブリッジ回路と、後段に設けられたダイオードブリッジとを有する。ＰＦＣ回路付きＡＣ−ＤＣコンバータは、商用電源の交流電圧を昇圧及び整流する。ＰＦＣ回路付きＡＣ−ＤＣコンバータにて整流された電圧は、フルブリッジ回路によりを高周波の交流電圧に変換される。変換された交流電圧は絶縁トランスを経て、整流回路によりバッテリ電圧の直流電圧に変換される。
また、ＡＣ−ＤＣコンバータに求められる高出力化に伴い、ＰＦＣ回路付きＡＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータを構成するスイッチング素子及びダイオードを２列、３列と並列的に接続することが行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２１３２０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に記載のＡＣ−ＤＣコンバータは、ＰＦＣ回路付きＡＣ−ＤＣコンバータにてＡＣ／ＤＣ変換を行い、更にＤＣ−ＤＣコンバータにてＤＣ／ＤＣ変換を行う構成であるため、スイッチング制御による変換回数が多くなり効率が悪化するという問題があった。
また、部品点数が多く、ＡＣ−ＤＣコンバータが大型化するという問題があった。
更に、高出力化に伴い、リップル電圧を低減させるためのコンデンサが大型化するという問題があった。
【０００６】
本願の目的は、ＰＦＣ回路付きＡＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータを接続する構成に比べて、部品点数を削減し、装置の小型化を図ることができる絶縁型のＡＣ−ＤＣコンバータ及び制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るＡＣ−ＤＣコンバータは、交流電圧を整流する整流回路と、該整流回路の出力端子対に並列接続されており、該整流回路から出力された電圧をＤＣ／ＤＣ変換する絶縁型の第１ＤＣ−ＤＣコンバータ及び第２ＤＣ−ＤＣコンバータと、前記第１及び第２ＤＣ−ＤＣコンバータにて変換された直流電圧を平滑するコンデンサと、前記第１及び第２ＤＣ−ＤＣコンバータの動作を制御する制御回路とを備えるＡＣ−ＤＣコンバータであって、各ＤＣ−ＤＣコンバータは、前記整流回路の出力端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記整流回路の出力端子対の他端子に、入力端子対が接続されたフルブリッジ回路と、該フルブリッジ回路の出力端子対に一次コイルが接続されたトランスと、該トランスの二次コイルに入力端子対が接続され、出力端子対が前記コンデンサの両端子に接続されたダイオードブリッジとを備え、前記制御回路は、前記フルブリッジ回路のレグが短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、該短絡制御部が前記フルブリッジ回路のレグを短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部とを備え、前記短絡制御部は、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させ、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させる。
【０００８】
本発明の一態様に係る制御回路は、交流電圧を整流する整流回路と、該整流回路の出力端子対に並列接続されており、該整流回路から出力された電圧をＤＣ／ＤＣ変換する絶縁型の第１ＤＣ−ＤＣコンバータ及び第２ＤＣ−ＤＣコンバータと、前記第１及び第２ＤＣ−ＤＣコンバータにて変換された直流電圧を平滑するコンデンサとを備え、各ＤＣ−ＤＣコンバータは、前記整流回路の出力端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記整流回路の出力端子対の他端子に、入力端子対が接続されたフルブリッジ回路と、該フルブリッジ回路の出力端子対に一次コイルが接続されたトランスと、該トランスの二次コイルに入力端子対が接続され、出力端子対が前記コンデンサの両端子に接続されたダイオードブリッジとを備えるＡＣ−ＤＣコンバータの動作を制御する制御回路であって、前記フルブリッジ回路のレグが短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、該短絡制御部が前記フルブリッジ回路のレグを短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部とを備え、前記短絡制御部は、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させ、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させる。
【０００９】
なお、本願は、このような特徴的な処理部を備えるコンバータ及び制御回路として実現することができるだけでなく、かかる特徴的な処理をステップとする制御方法として実現したり、かかるステップをコンピュータに実行させるためのプログラムとして実現したりすることができる。また、コンバータ及び制御回路の一部又は全部を実現する半導体集積回路として実現したり、コンバータ及び制御回路を含むその他のシステムとして実現したりすることができる。
【発明の効果】
【００１０】
上記によれば、ＰＦＣ回路付きＡＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータを接続する構成に比べて、部品点数を削減し、装置の小型化を図ることができる絶縁型のＡＣ−ＤＣコンバータ及び制御回路を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係るＡＣ−ＤＣコンバータの一構成例を示す回路図である。
【図２】本発明の実施形態に係る制御回路の一構成例を示すブロック図である。
【図３】第１及び第２ＤＣ−ＤＣコンバータの一動作例を示した説明図である。
【図４】スイッチング制御の方法を示すタイミングチャートである。
【図５】本実施形態における力率改善及びリップル電流の低減効果を示すグラフである。
【図６】従来手法における力率改善及びリップル電流を示すグラフである。
【発明を実施するための形態】
【００１２】
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１３】
（１）本発明の一態様に係るＡＣ−ＤＣコンバータは、交流電圧を整流する整流回路と、該整流回路の出力端子対に並列接続されており、該整流回路から出力された電圧をＤＣ／ＤＣ変換する絶縁型の第１ＤＣ−ＤＣコンバータ及び第２ＤＣ−ＤＣコンバータと、前記第１及び第２ＤＣ−ＤＣコンバータにて変換された直流電圧を平滑するコンデンサと、前記第１及び第２ＤＣ−ＤＣコンバータの動作を制御する制御回路とを備えるＡＣ−ＤＣコンバータであって、各ＤＣ−ＤＣコンバータは、前記整流回路の出力端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記整流回路の出力端子対の他端子に、入力端子対が接続されたフルブリッジ回路と、該フルブリッジ回路の出力端子対に一次コイルが接続されたトランスと、該トランスの二次コイルに入力端子対が接続され、出力端子対が前記コンデンサの両端子に接続されたダイオードブリッジとを備え、前記制御回路は、前記フルブリッジ回路のレグが短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、該短絡制御部が前記フルブリッジ回路のレグを短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部とを備え、前記短絡制御部は、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させ、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させる。
【００１４】
本願にあっては、入力された交流電圧は整流回路で整流され、第１及び第２ＤＣ−ＤＣコンバータにそれぞれ入力される。第１及び第２ＤＣ−ＤＣコンバータのフルブリッジ回路は、整流回路で整流された電圧をスイッチング制御によって交流電圧に変換する。変換された交流電圧はトランスを経て、ダイオードブリッジにより所望の電圧の直流電圧に変換される。また、第１及び第２ＤＣ−ＤＣコンバータはリアクトル、即ちコイルを備えており、スイッチング制御によって昇圧された交流電圧をトランスに与えることができる。本願によれば、スイッチング制御によってＡＣ／ＤＣ変換を行うＡＣ−ＤＣコンバータを備えないため、該ＡＣ−ＤＣコンバータ用スイッチング素子の部品点数を削減することができる。
第１及び第２ＤＣ−ＤＣコンバータは同様の構成であり、同様にしてＤＣ／ＤＣ変換を行うが、制御回路は、異なるタイミングで第１及び第２ＤＣ−ＤＣコンバータをスイッチング制御している。具体的には、制御回路は、交流電圧の正負を逆転させる際、第１ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、第２ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させる。同様にして、制御回路は、第２ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、第１ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させる。従って、コンデンサには、少なくとも第１ＤＣ−ＤＣコンバータ又は第２ＤＣ−ＤＣコンバータのいずれか一方から出力された交流電圧が与えられる。
仮に、第１及び第２ＤＣ−ＤＣコンバータを同一タイミングでスイッチング制御した場合、同じタイミングで第１及び第２ＤＣ−ＤＣコンバータのフルブリッジ回路のレグが短絡するため、コンデンサに流出入するリップル電流が大きくなる。
従って、本願によればコンデンサに流出入するリップル電流を低減させることができ、コンデンサを小型化することができる。
なお、本態様は、２つのＤＣ−ＤＣコンバータを並列接続させる例に限定されるものでは無く、３つ以上のＤＣ−ＤＣコンバータを前記整流回路の出力端子対に並列接続させた構成も、本態様に含まれる。
【００１５】
（２）前記制御回路は、前記第１及び第２ＤＣ−ＤＣコンバータのフルブリッジ回路を同周期でスイッチング制御しており、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路のスイッチングタイミングは、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路のスイッチングタイミングに対して４分の１周期遅延又は進行している構成が好ましい。
【００１６】
本願にあっては、第１ＤＣ−ＤＣコンバータのフルブリッジ回路のスイッチングタイミングを、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路のスイッチングタイミングに対して４分の１周期遅延又は進行させる。従って、態様（１）と同様の理由で、コンデンサに流出入するリップル電流を低減させることができる。各フルブリッジ回路のスイッチングタイミングを４分の１周期ずらすことによって、コンデンサに流出入する電流の変動を最小にすることができ、コンデンサをより小型化することができる。
【００１７】
（３）本発明の一態様に係る制御回路は、交流電圧を整流する整流回路と、該整流回路の出力端子対に並列接続されており、該整流回路から出力された電圧をＤＣ／ＤＣ変換する絶縁型の第１ＤＣ−ＤＣコンバータ及び第２ＤＣ−ＤＣコンバータと、前記第１及び第２ＤＣ−ＤＣコンバータにて変換された直流電圧を平滑するコンデンサとを備え、各ＤＣ−ＤＣコンバータは、前記整流回路の出力端子対の一端子に一端が接続されたコイルと、該コイルの他端及び前記整流回路の出力端子対の他端子に、入力端子対が接続されたフルブリッジ回路と、該フルブリッジ回路の出力端子対に一次コイルが接続されたトランスと、該トランスの二次コイルに入力端子対が接続され、出力端子対が前記コンデンサの両端子に接続されたダイオードブリッジとを備えるＡＣ−ＤＣコンバータの動作を制御する制御回路であって、前記フルブリッジ回路のレグが短絡するように該フルブリッジ回路のスイッチングを制御する短絡制御部と、該短絡制御部が前記フルブリッジ回路のレグを短絡させた後、前記フルブリッジ回路から出力する交流電圧の位相が反転するように該フルブリッジ回路のスイッチングを制御する位相反転制御部とを備え、前記短絡制御部は、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させ、前記第２ＤＣ−ＤＣコンバータのフルブリッジ回路が交流電圧を出力している間に、前記第１ＤＣ−ＤＣコンバータのフルブリッジ回路を短絡させる。
【００１８】
本願にあっては、態様（１）と同様、スイッチング制御によってＡＣ／ＤＣ変換を行うＡＣ−ＤＣコンバータを備えないため、該ＡＣ−ＤＣコンバータ用スイッチング素子の部品点数を削減することができる。また、本願によればコンデンサに流出入するリップル電流を低減させることができ、コンデンサを小型化することができる。
【００１９】
［本発明の実施形態の詳細］
本発明の実施形態に係るＡＣ−ＤＣコンバータの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００２０】
図１は本発明の実施形態に係るＡＣ−ＤＣコンバータ１の一構成例を示す回路図である。本実施の形態に係るＡＣ−ＤＣコンバータ１は、絶縁型であり、例えば、プラグインハイブリッド車及び電気自動車に搭載される。ＡＣ−ＤＣコンバータ１は、ノイズフィルタ（Ｎ／Ｆ）３と、整流回路４と、該整流回路４の出力端子対に並列接続された絶縁型の第１ＤＣ−ＤＣコンバータ５及び第２ＤＣ−ＤＣコンバータ６と、第１及び第２ＤＣ−ＤＣコンバータ５，６にて変換された直流電圧を平滑する出力コンデンサＣ２と、各コンバータのスイッチング制御を行う制御回路７とを備える。
【００２１】
ノイズフィルタ３は入力端子Ｔ１，Ｔ２を備え、第１及び第２ＤＣ−ＤＣコンバータ５，６には共通の出力端子Ｔ３，Ｔ４が設けられている。入力端子Ｔ１，Ｔ２には交流電源が接続される。入力端子Ｔ１，Ｔ２に交流電圧が印加された場合、交流電圧は整流回路４によって整流される。第１ＤＣ−ＤＣコンバータ５は、整流された電圧を高周波の交流電圧に変換して変圧し、変圧後の交流電圧を直流電圧に整流して出力端子Ｔ３，Ｔ４から出力する。第２ＤＣ−ＤＣコンバータ６も同様にしてＤＣ／ＤＣ変換された直流電圧を出力端子Ｔ３，Ｔ４から出力する。出力端子Ｔ３，Ｔ４にはバッテリ２が接続されており、出力端子Ｔ３，Ｔ４から出力された直流電圧によって該バッテリ２は充電される。
【００２２】
ノイズフィルタ３は入力端子Ｔ１，Ｔ２に印加された交流電圧に含まれる高周波ノイズを除去し、ノイズが除去された交流電圧を整流回路４に印加する回路である。ノイズフィルタ３の出力端子対には入力コンデンサＣ１の各端が接続されている。
【００２３】
整流回路４は例えばダイオードブリッジ回路である。ダイオードブリッジは２つの順接続されたダイオードからなる直列回路を２組並列させた回路構成である。整流回路４の入力端子対は、ノイズフィルタ３の出力端子対に接続されている。整流回路４の出力端子対には、第１ＤＣ−ＤＣコンバータ５と、第２ＤＣ−ＤＣコンバータ６とが並列接続されている。
【００２４】
第１ＤＣ−ＤＣコンバータ５は、整流回路４から出力された電圧を所望の電圧にＤＣ／ＤＣ変換すると共に、スイッチングＰＷＭ制御によって、力率の改善を図る回路である。第１ＤＣ−ＤＣコンバータ５は、リアクトルＬ１、第１フルブリッジ回路５１、トランス５２及び第１ダイオードブリッジ５３を備える。リアクトルＬ１はコイルである。第１フルブリッジ回路５１は４つのスイッチング素子Ｚ１１，Ｚ１２，Ｚ１３，Ｚ１４で構成される。スイッチング素子Ｚ１１，Ｚ１２，Ｚ１３，Ｚ１４は例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等のパワーデバイスである。以下、本実施の形態ではスイッチング素子Ｚ１１，Ｚ１２，Ｚ１３，Ｚ１４をＩＧＢＴとして説明する。
【００２５】
整流回路４の正出力端子にはリアクトルＬ１の一端が接続されている。リアクトルＬ１の他端はスイッチング素子Ｚ１１，Ｚ１２のコレクタに接続している。スイッチング素子Ｚ１１，Ｚ１２のエミッタはそれぞれスイッチング素子Ｚ１３，Ｚ１４のコレクタに接続している。整流回路４の負出力端子はスイッチング素子Ｚ１３，Ｚ１４のエミッタに接続している。
【００２６】
トランス５２は、磁気結合した複数のコイル、例えば１次コイル５２ａ及び２次コイル５２ｂを備える。１次コイル５２ａの一端はスイッチング素子Ｚ１１のエミッタ及びスイッチング素子Ｚ１３のコレクタに接続され、１次コイル５２ａの他端はスイッチング素子Ｚ１２のエミッタ及びスイッチング素子Ｚ１４のコレクタに接続されている。第１フルブリッジ回路５１から出力された交流電圧が１次コイル５２ａに印加されると、該１次コイル５２ａにて交番磁束が発生し、該交番磁束によって２次コイル５２ｂに変圧された交流電圧が生ずる。
【００２７】
第１ダイオードブリッジ５３は、トランス５２の２次コイル５２ｂに誘起された交流電圧を直流電圧に変換する回路である。第１ダイオードブリッジ５３はダイオードＤ１５，Ｄ１６，Ｄ１７，Ｄ１８を備える。トランス５２を構成する２次コイル５２ｂの一端はダイオードＤ１５のアノードと、ダイオードＤ１７のカソードとに接続し、２次コイル５２ｂの他端はダイオードＤ１６のアノードと、ダイオードＤ１８のカソードとに接続している。
ダイオードＤ１５，Ｄ１６のカソードは出力端子Ｔ３に接続している。ダイオードＤ１５，Ｄ１６のアノードはそれぞれダイオードＤ１７，Ｄ１８のカソードに接続している。ダイオードＤ１７，Ｄ１８のアノードは出力端子Ｔ４に接続している。また、ダイオードＤ１５，Ｄ１６のカソードには出力コンデンサＣ２の一端が接続され、該出力コンデンサＣ２の他端はダイオードＤ１７，Ｄ１８のアノードが接続されている。
出力コンデンサＣ２は、第１ダイオードブリッジ５３から出力される直流電圧を平滑化するための素子である。
【００２８】
第２ＤＣ−ＤＣコンバータ６は、第１ＤＣ−ＤＣコンバータと同様の構成であり、リアクトルＬ２、第２フルブリッジ回路６１、トランス６２、及び第２ダイオードブリッジ６３を備える。第２フルブリッジ回路６１は４つのスイッチング素子Ｚ２１，Ｚ２２，Ｚ２３，Ｚ２４で構成され、第２ダイオードブリッジ６３は４つのダイオードＤ２５，Ｄ２６，Ｄ２７，Ｄ２８で構成されている。リアクトルＬ２はコイルである。
【００２９】
整流回路４の正出力端子にはリアクトルＬ２の一端が接続されている。リアクトルＬ２の他端はスイッチング素子Ｚ２１，Ｚ２２のコレクタに接続している。スイッチング素子Ｚ２１，Ｚ２２のエミッタはそれぞれスイッチング素子Ｚ２３，Ｚ２４のコレクタに接続している。整流回路４の負出力端子はスイッチング素子Ｚ２３，Ｚ２４のエミッタに接続している。
【００３０】
トランス６２は、磁気結合した複数のコイル、例えば１次コイル６２ａ及び２次コイル６２ｂを備える。１次コイル６２ａの一端はスイッチング素子Ｚ２１のエミッタ及びスイッチング素子Ｚ２３のコレクタに接続され、１次コイル６２ａの他端はスイッチング素子Ｚ２２のエミッタ及びスイッチング素子Ｚ２４のコレクタに接続されている。
【００３１】
トランス６２を構成する２次コイル６２ｂの一端はダイオードＤ２５のアノードと、ダイオードＤ２７のカソードとに接続し、２次コイル６２ｂの他端はダイオードＤ２６のアノードと、ダイオードＤ２８のカソードとに接続している。
ダイオードＤ２５，Ｄ２６のカソードは出力端子Ｔ３に接続している。ダイオードＤ２５，Ｄ２６のアノードはそれぞれダイオードＤ２７，Ｄ２８のカソードに接続している。ダイオードＤ２７，Ｄ２８のアノードは出力端子Ｔ４に接続している。また、ダイオードＤ２５，Ｄ２６のカソードには、出力コンデンサＣ２の一端が接続され、該出力コンデンサＣ２の他端はダイオードＤ２７，Ｄ２８のアノードが接続されている。
【００３２】
また、ＡＣ−ＤＣコンバータ１は、整流回路４に入出力する交流電圧を検出するＡＣ電圧検出部７０ａを備える。ＡＣ電圧検出部７０ａは、入力端子Ｔ２と、ノイズフィルタ３が有する入力端子対の一端子とを接続する導線に設けられており、該導線の電圧、つまり整流回路４に印加される交流電圧に相当する信号を制御回路７へ出力するものである。例えば、ＡＣ電圧検出部７０ａは前記導線の電圧を分圧する分圧抵抗を含み、分圧された電圧を制御回路７へ出力する回路である。なお、分圧された電圧を増幅器で増幅して制御回路７へ出力しても良いし、電圧をＡＤ変換し、ＡＤ変換された電圧値を制御回路７に出力するように構成しても良い。
またＡＣ−ＤＣコンバータ１は、整流回路４に入出力する電流を検出するＡＣ電流検出部７０ｂを備える。ＡＣ電流検出部７０ｂはノイズフィルタ３と、整流回路４とを接続する導線に設けられており、整流回路４に入出力する電流に相当する信号を制御回路７に出力するものである。ＡＣ電流検出部７０ｂは例えばカレントトランスを含み、該カレントトランスによって変換された電流を電圧に変換して制御回路７へ出力する回路である。
更に、ＡＣ−ＤＣコンバータ１は、バッテリ２に入出力する電流を検出するＤＣ電流検出部７０ｃを備える。ＤＣ電流検出部７０ｃは第１ダイオードブリッジ５３の一端子と、出力端子Ｔ４とを接続する導線に設けられており、バッテリ２に入出力する電流に相当する信号を制御回路７に出力するものである。
【００３３】
図２は本発明の実施形態に係る制御回路７の一構成例を示すブロック図である。制御回路７は、該制御回路７の各構成部の動作を制御するＣＰＵ（Central Processing Unit）等の制御部７１を備える。制御部７１には、バスを介して、ＲＡＭ７２、記憶部７３、通信部７４、インタフェース７５、及びスイッチング制御のタイミングを計時するための計時部７６が接続されている。
【００３４】
記憶部７３は、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等の不揮発性メモリであり、本実施の形態に係るスイッチング制御を行うための制御プログラムを記憶している。
また、制御プログラムは、コンピュータ読み取り可能に記録された可搬式メディアであるＣＤ（Compact Disc）−ＲＯＭ、ＤＶＤ（Digital Versatile Disc）−ＲＯＭ、ＢＤ（Blu-ray（登録商標）Disc）、ハードディスクドライブ又はソリッドステートドライブ等の記録媒体に記録されており、制御部７１が記録媒体から、制御プログラムを読み出し、記憶部７３に記憶させても良い。
更に、通信網に接続されている図示しない外部コンピュータから本発明に係る制御プログラムを、通信部７４を介して取得し、記憶部７３に記憶させても良い。
【００３５】
ＲＡＭ７２は、ＤＲＡＭ（Dynamic RAM）、ＳＲＡＭ（Static RAM）等のメモリであり、制御部７１の演算処理を実行する際に記憶部７３から読み出された制御プログラム、制御部７１の演算処理によって生ずる各種データを一時記憶する。
【００３６】
通信部７４は、交流電圧から直流電圧への変換を指示する充電指示、終了指示等を受信する回路である。
【００３７】
インタフェース７５には、第１及び第２フルブリッジ回路５１，６１を構成するスイッチング素子Ｚ１１，Ｚ１２，…，Ｚ２３，Ｚ２４のゲートが接続されており、該ゲートに電圧を与えることにより、各回路のスイッチング制御を行う。
また、インタフェース７５には、ＡＣ電圧検出部７０ａ、ＡＣ電流検出部７０ｂ及びＤＣ電流検出部７０ｃが接続されており、各検出部で検出された電流及び電圧が入力する。
【００３８】
制御部７１は通信部７４にて充電指示を受信した場合、スイッチング制御によって、第１及び第２ＤＣ−ＤＣコンバータ５，６を、コンバータ及び昇圧回路として動作させる。
【００３９】
図３は第１及び第２ＤＣ−ＤＣコンバータ５，６の一動作例を示した説明図である。第１及び第２ＤＣ−ＤＣコンバータ５，６のスイッチング周波数は例えば５０ｋＨｚである。第１及び第２ＤＣ−ＤＣコンバータ５，６の基本的な動作は同じであるため、以下では第１ＤＣ−ＤＣコンバータ５の動作について説明する。
【００４０】
制御部７１は、図３Ａに示すように、計時部７６にて計時した特定のタイミングにおいてスイッチング素子Ｚ１１，Ｚ１３をオン状態、スイッチング素子Ｚ１２，Ｚ１４をオフ状態にさせることによって、第１フルブリッジ回路５１のレグを一時的に短絡させる。この際、リアクトルＬ１にはエネルギーが蓄積される。制御部７１は、短絡時間は、交流電圧の電圧に応じて、増減させる。
次いで、制御部７１は、図３Ｂに示すように、スイッチング素子Ｚ１１，Ｚ１４をオン状態、スイッチング素子Ｚ１２，１３をオフ状態にする。この場合、電流は、整流回路４からリアクトルＬ１、スイッチング素子Ｚ１１，第１コイルの１次コイル５２ａ、スイッチング素子Ｚ１４を流れる。一次コイルには所定方向に電流が流れ、２次コイル５２ｂ側に電圧が誘起される。図３Ａに示す状態から図３Ｂに示す状態にスイッチング制御することにより、リアクトルＬ１に蓄えられたエネルギーによって昇圧された交流電圧が１次コイル５２ａに印加される。２次コイル５２ｂ側においては、電流は、ダイオードＤ１８、第１コイルの２次コイル５２ｂ、ダイオードＤ１５を流れる。
【００４１】
次いで制御部７１は、図３Ｃに示すように、計時部７６にて計時した特定のタイミングにおいてスイッチング素子Ｚ１１，Ｚ１３をオフ状態、スイッチング素子Ｚ１２，Ｚ１４をオン状態にさせることによって、第１フルブリッジ回路５１のレグを一時的に短絡させる。次いで、制御部７１は、図３Ｄに示すように、スイッチング素子Ｚ１１，Ｚ１４をオフ状態、スイッチング素子Ｚ１２，１３をオン状態にする。この場合、電流は、整流回路４からリアクトルＬ１、スイッチング素子Ｚ１２，第１コイルの１次コイル５２ａ、スイッチング素子Ｚ１３を流れる。一次コイルには所定方向と逆向きに電流が流れ、２次コイル５２ｂ側に電圧が誘起される。２次コイル５２ｂ側においては、電流は、ダイオードＤ１７、第１コイルの２次コイル５２ｂ、ダイオードＤ１６を流れる。
【００４２】
なお、制御部７１は、ＡＣ電圧検出部７０ａにて検出した電圧と、ＡＣ電流検出部７０ｂで検出した電流の波形が略一致するように、スイッチング素子Ｚ１１，Ｚ１２，Ｚ１３，Ｚ１４のオンオフをＰＷＭ制御する。かかるＰＷＭ制御によって、力率を改善させることができる。
また、図３Ａ及び図３Ｃに示すスイッチング制御を行う制御部７１は、短絡制御部として機能する。また、図３Ｂ及び図３Ｄに示すスイッチング制御を行う制御部７１は、位相反転制御部として機能する。
【００４３】
図４はスイッチング制御の方法を示すタイミングチャートである。横軸は時間、縦軸は、スイッチング素子Ｚ１１，Ｚ１２，…，Ｚ２３，Ｚ２４のゲートに電圧が印加されるタイミング、つまり、各スイッチング素子Ｚ１１，Ｚ１２，…，Ｚ２３，Ｚ２４がオン状態になるタイミングを示している。図４に示すように、制御回路７は、５０ｋＨｚのスイッチング周波数で、第１ＤＣ−ＤＣコンバータ５のスイッチング制御を行っている。同様にして、制御回路７は、第１ＤＣ−ＤＣコンバータ５と同一のスイッチング周波数５０ｋＨｚにて、第２ＤＣ−ＤＣコンバータ６のスイッチング制御を行っている。ただし、制御回路７は、第２ＤＣ−ＤＣコンバータ６のフルブリッジ回路のスイッチングタイミングが、第１ＤＣ−ＤＣコンバータ５のフルブリッジ回路のスイッチングタイミングに対して４分の１周期遅延するようにスイッチング制御を行う。
具体的には、制御回路７は、図３Ａに示すように第１ＤＣ−ＤＣコンバータ５のスイッチング素子Ｚ１１，Ｚ１３を短絡させた場合、該短絡させた時から４分の１周期に相当する５μｓが経過した時に、第２ＤＣ−ＤＣコンバータ６のスイッチング素子Ｚ２２，２３を短絡させる。以下同様にして、図３Ｂ〜図３Ｄにて説明した第１ＤＣ−ＤＣコンバータ５のスイッチング制御を行った場合、該スイッチング制御を行った時から４分の１周期に相当する期間が経過した時に、第１ＤＣ−ＤＣコンバータ５に対して行ったスイッチング制御と同じスイッチング制御を、第２ＤＣ−ＤＣコンバータ６についても行う。
【００４４】
なお、ここでは、制御回路７は、第２ＤＣ−ＤＣコンバータ６のフルブリッジ回路のスイッチングタイミングが、第１ＤＣ−ＤＣコンバータ５のフルブリッジ回路のスイッチングタイミングに対して４分の１周期遅延するようにスイッチング制御を行う例を説明したが、逆に４分の１周期進行するようにスイッチング制御を行っても良い。技術的作用は同じである。
【００４５】
図５は本実施形態における力率改善及びリップル電流の低減効果を示すグラフ、図６は従来手法における力率改善及びリップル電流を示すグラフである。図５Ａ及び６Ａは、第１ＤＣ−ＤＣコンバータ５又は第２ＤＣ−ＤＣコンバータ６に印加される電圧Ｖｉｎ及び電流ＩＬｉｎを示すグラフである。横軸は時間、左側の縦軸は電圧Ｖｉｎ、右側の縦軸は電流ＩＬｉｎを示している。図５Ｂ及び図６Ｂは、出力コンデンサＣ２に流入する電流ＩＣｏｕｔの時間変化を示すグラフである。横軸は時間、縦軸は出力コンデンサＣ２に流入する電流ＩＣｏｕｔを示している。
【００４６】
図５に示すように、電圧波形と、電流波形は略一致しており、力率改善が良好に行われている。一方、出力コンデンサＣ２に流入する電流ＩＣｏｕｔの変動幅は、本願発明のスイッチング制御を行った方が、従来制御に比べて小さい。つまり、本願のスイッチング制御によれば、出力コンデンサＣ２を大容量のコンデンサに交換しなくても、リップル電流を効果的に低減させることができる。
【００４７】
実施形態によれば、ＰＦＣ回路付きＡＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータを接続する従来の構成に比べて、スイッチング素子等の部品点数を削減し、装置の小型化を図ることができる。
【００４８】
また、第１及び第２ＤＣ−ＤＣコンバータ５，６を構成するフルブリッジ回路のスイッチングタイミング周期は約４分の１周期ずれているため、出力コンデンサＣ２に流出入するリップル電流を効果的に抑えることができる。従って、出力コンデンサＣ２の容量を小さく構成することができ、装置を小型化することができる。
【００４９】
更に、整流回路４をダイオードブリッジによって構成することにより、スイッチングによって整流を行う場合に比べて、損失効率を低減させることができる。
【００５０】
なお、本実施形態では、第１及び第２ＤＣ−ＤＣコンバータ５，６を構成するフルブリッジ回路のスイッチングタイミング周期は約４分の１周期ずらす構成を説明したが、４分の１周期は、スイッチング制御の遅延量及び進行量の一例である。各フルブリッジ回路が同タイミングで短絡しないようにスイッチング制御するように構成すれば、前記遅延量及び進行量は特に限定されるものでは無い。
【００５１】
また、本実施形態では、整流をダイオードブリッジで行う例を説明したが、必要に応じて部分的に部にスイッチング素子を用いて整流を行うように構成しても良い。
【００５２】
更に、本実施形態では、２つのＤＣ−ＤＣコンバータを並列的に接続する例を説明したが、整流回路４の出力端子対に３つ以上のＤＣ−ＤＣコンバータを並列接続させても良い。Ｎ個のＤＣ−ＤＣコンバータを整流回路４の並列接続させる場合、各ＤＣ−ＤＣコンバータのスイッチングタイミングを、例えば２×Ｎ分の１ずつ遅延又は進行させるように構成すると良い。出力コンデンサＣ２に流出入するリップル電流を効果的に低減させることができる。
【符号の説明】
【００５３】
１  ＡＣ−ＤＣコンバータ
２  バッテリ
３  ノイズフィルタ
４  整流回路
５  第１ＤＣ−ＤＣコンバータ
６  第２ＤＣ−ＤＣコンバータ
７  制御回路
５１  第１フルブリッジ回路
５２  トランス
５３  第１ダイオードブリッジ
６１  第２フルブリッジ回路
６２  トランス
６３  第２ダイオードブリッジ
５２ａ，６２ａ  １次コイル
５２ｂ、５２ｂ  ２次コイル
７０ａ  ＡＣ電圧検出部
７０ｂ  ＡＣ電流検出部
７０ｃ  ＤＣ電流検出部
７１  制御部
７１  制御部
７２  ＲＡＭ
７３  記憶部
７４  通信部
７５  インタフェース
７６  計時部
Ｃ１  入力コンデンサ
Ｃ２  出力コンデンサ
Ｌ１，Ｌ２  リアクトル
Ｚ１１，Ｚ１２，Ｚ１３，Ｚ１４，Ｚ２１，Ｚ２２，Ｚ２３，Ｚ２４  スイッチング素子
Ｄ１５，Ｄ１６，Ｄ１７，Ｄ１８，Ｄ２５，Ｄ２６，Ｄ２７，Ｄ２８  ダイオード
Ｔ１，Ｔ２  入力端子
Ｔ３，Ｔ４  出力端子
【図１】
2016149896.tif 000003
【図２】
2016149896.tif 000004
【図３】
2016149896.tif 000005
【図４】
2016149896.tif 000006
【図５】
2016149896.tif 000007
【図６】
2016149896.tif 000008