(57)【要約】【課題】ボディー領域に導入される不純物イオンによって閾値電圧が不安定になるのを抑制した半導体装置を提供する。【解決手段】Ｎ型ウェル１３の表面側のＰ型の第１のボディー領域２２と、Ｎ型ウェルに位置し、かつ第１のボディー領域の下のＰ型の第２のボディー領域１８と、Ｎ型ウェルの表面側に位置し、かつ前記第１のボディー領域に隣接するＰ型の第３のボディー領域１９と、Ｎ型ウェル上かつ前記第１のボディー領域及び前記第３のボディー領域上に位置するゲート絶縁膜２３及びゲート電極１６と、Ｎ型ウェルに位置するソース拡散層２４及びドレイン拡散層２５を含み、前記第１のボディー領域の不純物濃度は、前記第２のボディー領域の不純物濃度以下である半導体装置である。【選択図】図２
2016174090.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面側に位置する第１のボディー領域と、
前記半導体層に位置し、かつ前記第１のボディー領域の下に位置する第２のボディー領域と、
前記半導体層の表面側に位置し、かつ前記第１のボディー領域に隣接する第３のボディー領域と、
前記半導体層上かつ前記第１のボディー領域及び前記第３のボディー領域上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極と、
前記半導体層に位置するソース拡散層及びドレイン拡散層と、
を含み、
前記第１のボディー領域の不純物濃度は、前記第２のボディー領域の不純物濃度以下であることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１のボディー領域及び前記第３のボディー領域の表面側がチャネル領域であり、前記チャネル領域における前記第３のボディー領域は前記第１のボディー領域より不純物濃度または不純物濃度ピーク値が低いことを特徴とする半導体装置。
【請求項３】
半導体層上にレジストパターンを形成する工程（ａ）と、
前記レジストパターンをマスクとして前記半導体層に第１の不純物イオンを注入することで、前記半導体層に第２のボディー領域を形成するとともに前記レジストパターンの端部下かつ前記半導体層の表層側に第３のボディー領域を形成する工程（ｂ）と、
前記レジストパターンをマスクとして前記半導体層に第２の不純物イオンを注入することで、前記半導体層の表層側に第１のボディー領域を形成する工程（ｃ）と、
前記レジストパターンを除去する工程（ｄ）と、
前記半導体層上かつ前記第１のボディー領域及び前記第３のボディー領域上にゲート絶縁膜を形成する工程（ｅ）と、
前記ゲート絶縁膜上にゲート電極を形成する工程（ｆ）と、
前記半導体層に位置するソース拡散層及びドレイン拡散層を形成する工程（ｇ）と、
を含み、
前記工程（ｂ）で形成する前記第２のボディー領域は前記第１のボディー領域の下に位置し、
前記工程（ｂ）で形成する前記第３のボディー領域は前記第１のボディー領域に隣接し、
前記第１のボディー領域の不純物濃度は、前記第２のボディー領域の不純物濃度以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３において、
前記工程（ｂ）で前記第１の不純物イオンを注入する方向は前記半導体層の表面と垂直方向に対して傾斜する方向であり、
前記工程（ｃ）で前記第２の不純物イオンを注入する方向は、前記第１の不純物イオンを注入する方向より前記垂直方向に近づけた方向であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項３において、
前記工程（ａ）で形成する前記レジストパターンの端部はテーパー形状を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項３乃至５のいずれか一項において、
前記工程（ｂ）のイオン注入は、前記工程（ｃ）のイオン注入に比べて加速電圧及びドーズ量が共に大きいことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来のＮチャネルＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｉｆｆｕｓｅｄ ＭＯＳ）のＰ型ボディー不純物領域は、１回のイオン注入によって形成される。このイオン注入は、ソース拡散層（Ｎ＋）とドレイン拡散層間でパンチスルーをしないために、ソース拡散層と比較して十分に深い注入条件を選ぶ必要があると同時に、ＤＭOＳの閾値Ｖｔｈを調整する必要がある。
【０００３】
一般的なＮＬＤＭＯＳでスイッチングデバイスとして必要な閾値電圧（例えばＶｔｈ＝１Ｖ）を得るには、十分に濃いチャネル濃度（例えば２×１０１７ｃｍ−３）にする必要がある。レジストパターンをマスクとして１回のイオン注入で深く濃い注入を行うと、レジストパターンの開口領域に対して表面側は不純物が残りにくいため、表面濃度が安定しにくいことが問題であった。また、レジストパターンの端部を突き抜ける不純物イオンによって閾値電圧が不安定になることがあった。なお、従来のＮＬＤＭＯＳと関連する技術は特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３２４９３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の幾つかの態様は、ボディー領域に導入される不純物イオンによって閾値電圧が不安定になるのを抑制した半導体装置またはその製造方法に関連している。
【課題を解決するための手段】
【０００６】
本発明の一態様は、半導体層の表面側に位置する第１のボディー領域と、前記半導体層に位置し、かつ前記第１のボディー領域の下に位置する第２のボディー領域と、前記半導体層の表面側に位置し、かつ前記第１のボディー領域に隣接する第３のボディー領域と、前記半導体層上かつ前記第１のボディー領域及び前記第３のボディー領域上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記半導体層に位置するソース拡散層及びドレイン拡散層と、を含み、前記第１のボディー領域の不純物濃度は、前記第２のボディー領域の不純物濃度以下であることを特徴とする半導体装置である。
【０００７】
上記本発明の一態様によれば、第３のボディー領域及び第１のボディー領域を半導体層の表層側に位置させ、第１のボディー領域の不純物濃度を第２のボディー領域の不純物濃度以下とする。このため、ゲート電極下のチャネル領域における第３のボディー領域の不純物濃度ピーク値を第１のボディー領域の不純物濃度または不純物濃度ピーク値より低くできる。これにより、ボディー領域に導入される不純物イオンによって閾値電圧が不安定になるのを抑制できる。
【０００８】
なお、前記の半導体層とは、種々の半導体基板及びエピタキシャル層を含み、半導体基板またはエピタキシャル層に形成されたウェルまたは不純物拡散層も含む意味である。
【０００９】
また、本発明の一態様は、上記本発明の一態様において、前記第１のボディー領域及び前記第３のボディー領域の表面側がチャネル領域であり、前記チャネル領域における前記第３のボディー領域は前記第１のボディー領域より不純物濃度または不純物濃度ピーク値が低いことを特徴とする半導体装置である。これにより、ボディー領域に導入される不純物イオンによって閾値電圧が不安定になるのを抑制できる。
【００１０】
本発明の一態様は、半導体層上にレジストパターンを形成する工程（ａ）と、前記レジストパターンをマスクとして前記半導体層に第１の不純物イオンを注入することで、前記半導体層に第２のボディー領域を形成するとともに前記レジストパターンの端部下かつ前記半導体層の表層側に第３のボディー領域を形成する工程（ｂ）と、前記レジストパターンをマスクとして前記半導体層に第２の不純物イオンを注入することで、前記半導体層の表層側に第１のボディー領域を形成する工程（ｃ）と、前記レジストパターンを除去する工程（ｄ）と、前記半導体層上かつ前記第１のボディー領域及び前記第３のボディー領域上にゲート絶縁膜を形成する工程（ｅ）と、前記ゲート絶縁膜上にゲート電極を形成する工程（ｆ）と、
前記半導体層に位置するソース拡散層及びドレイン拡散層を形成する工程（ｇ）と、を含み、前記工程（ｂ）で形成する前記第２のボディー領域は前記第１のボディー領域の下に位置し、前記工程（ｂ）で形成する前記第３のボディー領域は前記第１のボディー領域に隣接し、前記第１のボディー領域の不純物濃度は、前記第２のボディー領域の不純物濃度以下であることを特徴とする半導体装置の製造方法である。
【００１１】
上記本発明の一態様によれば、レジストパターンをマスクとして自己整合的に第１の不純物イオン及び第２の不純物イオンを注入すること、即ち異なる２回のイオン注入を行うことで、第３のボディー領域及び第１のボディー領域を半導体層に形成する。そして、第１のボディー領域の不純物濃度は第２のボディー領域の不純物濃度以下である。このため、ゲート電極下のチャネル領域における第３のボディー領域の不純物濃度ピーク値を第１のボディー領域の不純物濃度または不純物濃度ピーク値より低くできる。これにより、ボディー領域に導入される不純物イオンによって閾値電圧が不安定になるのを抑制できる。
【００１２】
また、本発明の一態様は、上記本発明の一態様において、前記工程（ｂ）で前記第１の不純物イオンを注入する方向は前記半導体層の表面と垂直方向に対して傾斜する方向であり、前記工程（ｃ）で前記第２の不純物イオンを注入する方向は、前記第１の不純物イオンを注入する方向より前記垂直方向に近づけた方向であることを特徴とする半導体装置の製造方法である。
【００１３】
また、本発明の一態様は、上記本発明の一態様において、前記工程（ａ）で形成する前記レジストパターンの端部はテーパー形状を有することを特徴とする半導体装置の製造方法である。
【００１４】
また、本発明の一態様は、上記本発明の一態様において、前記工程（ｂ）のイオン注入は、前記工程（ｃ）のイオン注入に比べて加速電圧及びドーズ量が共に大きいことを特徴とする半導体装置の製造方法である。これにより、第１のボディー領域の不純物濃度を第２のボディー領域の不純物濃度以下とできる。
【図面の簡単な説明】
【００１５】
【図１】（Ａ）〜（Ｃ）は本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図２】（Ａ）〜（Ｃ）は本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図３】（Ａ），（Ｂ）は本発明の一態様に係る半導体装置の製造方法を説明するための断面図。
【図４】（Ａ），（Ｂ）は比較例による半導体装置の製造方法を説明するための断面図。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１７】
［実施の形態１］
図１及び図２は、本発明の一態様に係る半導体装置の製造方法を説明するための断面図である。この半導体装置はＮチャネルＬＤＭＯＳである。
【００１８】
図１（Ａ）に示すように、Ｐ型シリコン基板１１上にエピタキシャル層を形成する。なお、本実施の形態では、Ｐ型エピタキシャル層を形成するが、Ｎ型エピタキシャル層を形成してもよい。次いで、Ｐ型エピタキシャル層にＮ型不純物イオンを導入し、熱処理を施すことで、Ｐ型エピタキシャル層にＮ型ウェル（半導体層ともいう）１３を形成する。
【００１９】
次に、図１（Ｂ）に示すように、Ｎ型ウェル１３上にはオフセット絶縁膜としてのフィールド絶縁膜１４を形成する。フィールド絶縁膜１４は、ＬＯＣＯＳ法によって形成されたＳｉＯ２からなり、厚さが例えば４００ｎｍである。次いで、不純物イオンを透過させるＳｉＯ２膜１２を形成する。このＳｉＯ２膜１２の厚さは例えば３０ｎｍである。
【００２０】
この後、図１（Ｃ）に示すように、フィールド絶縁膜１４を含む全面上にフォトレジスト膜を塗布し、露光及び現像することで、フィールド絶縁膜１４及びＳｉＯ２膜１２上にレジストパターン１５を形成する。このレジストパターン１５は、後の工程で形成されるゲート電極１６の一部を覆うように形成される。
【００２１】
次いで、レジストパターン１５をマスクとしてＮ型ウェル１３にＰ型不純物イオン１７を注入する。これにより、Ｎ型ウェル１３にＰ型の第２のボディー領域１８を形成するとともに、レジストパターン１５の端部下かつＮ型ウェル１３の表層側にＰ型の第３のボディー領域１９を形成する。Ｐ型不純物イオン１７は高加速電圧且つ高ドーズ量で注入されるため、第２のボディー領域１８はＮ型ウェル１３の深い位置に形成される。しかし、Ｐ型不純物イオン１７を注入する方向はＮ型ウェル１３の表面と垂直方向に対して傾斜する方向であるため、第３のボディー領域１９はレジストパターン１５の端部下かつＮ型ウェル１３の表層側に形成される。但し、Ｐ型不純物イオン１７を図１（Ｃ）のように斜めに注入せずにＮ型ウェル１３の表面と垂直方向に注入しても、レジストパターン１５の端部下かつＮ型ウェル１３の表層側に第３のボディー領域１９が形成される。
【００２２】
次に、図２（Ａ）に示すように、レジストパターン１５をマスクとしてＮ型ウェル１３にＰ型不純物イオン２１を注入することで、Ｎ型ウェル１３の表層側にＰ型の第１のボディー領域２２を形成する。Ｐ型不純物イオン２１を注入する方向は、Ｐ型不純物イオン１７を注入する方向より前記垂直方向に近づけた方向である。Ｐ型不純物イオン２１はＰ型不純物イオン１７に比べて低加速電圧及び低ドーズ量で注入されるため、第１のボディー領域２２はＮ型ウェル１３の表層側に形成される。第２のボディー領域１８は第１のボディー領域２２の下に位置し、第３のボディー領域１９は第１のボディー領域２２に隣接する。
【００２３】
図１（Ｃ）のＰ型不純物イオン１７の注入条件と図２（Ａ）のＰ型不純物イオン２１の注入条件は、第１のボディー領域２２の不純物濃度が第２のボディー領域１８の不純物濃度以下となるような条件とする。例えば、Ｐ型不純物イオン１７の注入条件を３５０ＫｅＶの加速電圧で２×１０１３ｃｍ−３のドーズ量、不純物イオンをボロンとし、Ｐ型不純物イオン２１の注入条件を６０ＫｅＶの加速電圧で２×１０１２ｃｍ−３のドーズ量、不純物イオンをボロンとする。このようにＰ型不純物イオン１７をＰ型不純物イオン２１に比べて高加速電圧及び高ドーズ量で注入することで、第１のボディー領域２２の不純物濃度が第２のボディー領域１８の不純物濃度以下となる。その場合、第１のボディー領域２２及び第３のボディー領域１９の表面側がチャネル領域であり、このチャネル領域における第３のボディー領域１９は第１のボディー領域２１より不純物濃度または不純物濃度ピーク値が低くなる。
【００２４】
Ｐ型不純物イオン１７の注入によって形成される第２のボディー領域１８の不純物濃度によってパンチスルーに対する制御が行われる。また、Ｐ型不純物イオン２１の注入によって形成される第１のボディー領域２２の表層側、及びＰ型不純物イオン１７の注入によって形成される第３のボディー領域１９の表層側それぞれの不純物濃度によって閾値電圧が決められる。
【００２５】
この後、図２（Ｂ）に示すように、レジストパターン１５を除去する。次いで、フィールド絶縁膜１４が形成されていないＮ型ウェル１３の表面かつ第１のボディー領域２２及び第３のボディー領域１９上に熱酸化法によりゲート絶縁膜２３を形成する。次いで、フィールド絶縁膜１４及びゲート絶縁膜２３を含む全面上にポリシリコン膜を形成し、このポリシリコン膜を加工することで、フィールド絶縁膜１４及びゲート絶縁膜２３上にゲート電極１７を形成する。
【００２６】
次に、図２（Ｃ）に示すように、Ｎ型ウェル１３にＮ＋型ドレイン領域拡散層２５をフィールド絶縁膜１４に対して自己整合的に形成し、且つ第１のボディー領域２２にＮ＋型ソース領域拡散層２４をゲート電極１６に対して自己整合的に形成する。
【００２７】
図２（Ｃ）に示すＸ''−Ｘ'''線の不純物濃度（即ちゲート電極１６下のチャネル領域の不純物濃度）は、図２（Ｃ）の下のグラフが示している。このグラフの縦軸は不純物濃度、横軸はチャネル領域の位置を示す。このグラフに示すように、第１のボディー領域２２の表層側（チャネル領域）をグラフ中のＢの線が示し、第３のボディー領域１９の表層側（チャネル領域）をグラフ中のＡの線が示す。このようにチャネル領域における第３のボディー領域１９は第１のボディー領域２１より不純物濃度または不純物濃度ピーク値が低くなっている。
【００２８】
本実施の形態によれば、レジストパターン１５をマスクとして自己整合的にＰ型不純物イオン１７，２１を注入すること、即ち深さが異なる２回のイオン注入を行うことで、第３のボディー領域１９及び第１のボディー領域２１をＮ型ウェル１３に形成する。そして、図２（Ｃ）のグラフに示すように、チャネル領域（水平面内）における第３のボディー領域１９の不純物濃度ピーク値Ａを第１のボディー領域２１の不純物濃度または不純物濃度ピーク値Ｂより低くする。これにより、ボディー領域に導入される不純物イオンによって閾値電圧が不安定になるのを抑制することができ、閾値電圧を安定させることができる。
【００２９】
図４は、比較例による半導体装置の製造方法を説明するための断面図であり、図１〜図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００３０】
図４（ａ）に示すように、レジストパターン１５をマスクとしてＮ型ウェル１３にＰ型不純物イオン１７ｂを１回注入する。これにより、Ｎ型ウェル１３にＰ型の第１〜第３のボディー領域２２ａ，１８ａ，１９ａを形成する。第１のボディー領域２２ａの下に第２のボディー領域１８ａが形成され、レジストパターン１５の端部下かつＮ型ウェル１３の表層側に第３のボディー領域１９が形成される。第３のボディー領域１９は第１のボディー領域２２ａと隣接する。
【００３１】
本比較例では、図４（Ａ）のＰ型不純物イオン１７ｂの１回の注入により形成される第１のボディー領域２２ａの表層側で閾値電圧を制御し、かつ第２のボディー領域１８ａでパンチスルーの防止を制御する。このように１回のイオン注入で閾値電圧とパンチスルーの両者を制御するには、図４（Ａ）のＰ型不純物イオン１７ｂの注入時の加速電圧を、図１（Ｃ）のＰ型不純物イオン１７の注入時の加速電圧より低くし、かつ図２（Ａ）のＰ型不純物イオン２１の注入時の加速電圧より高くすることになる。図４（Ａ）のＰ型不純物イオン１７ｂの注入時の加速電圧を例えば１４０ＫｅＶとし、不純物イオンをボロンとする。
【００３２】
図４（Ｂ）に示すＸ−Ｘ'線の不純物濃度（即ちゲート電極１６下のチャネル領域の不純物濃度）は、図４（Ｂ）の下のグラフが示している。このグラフの縦軸は不純物濃度、横軸はチャネル領域の位置を示す。このグラフに示すように、第１のボディー領域２２ａの表層側（チャネル領域）をグラフ中のＢの線が示し、第３のボディー領域１９の表層側（チャネル領域）をグラフ中のＡの線が示す。
【００３３】
上記のように１回のイオン注入で第１のボディー領域２２ａ及び第２のボディー領域１８ａを形成すると、レジストパターン１５の端部で中途半端にＰ型不純物イオン１７ｂがマスクされる。これにより、レジストパターン１５の端部下かつＮ型ウェル１３の表層側に第３のボディー領域１９ａが形成される。その結果、第３のボディー領域１９ａの表層側（チャネル領域）の不純物濃度ピーク値Ａが、第１のボディー領域２２ａの表層側（チャネル領域）の不純物濃度Ｂに比べて高くなってしまう。従って、図４（Ｂ）に示す比較例による半導体装置では、閾値電圧が不安定になってしまう。つまり、レジストパターン１５の開口領域Ｂより外側（レジストパターン１５形成領域）に濃度が不安定な不純物濃度ピーク値Ａが出現し、その不純物濃度ピーク値Ａで閾値電圧が決まってしまう。
【００３４】
これに対し、図２（Ｃ）に示す半導体装置では、前述したようにチャネル領域における第３のボディー領域１９の不純物濃度ピーク値Ａを第１のボディー領域２１の不純物濃度または不純物濃度ピーク値Ｂより低くできる。従って、図２（Ｃ）に示す半導体装置では、図４（Ｂ）に示す半導体装置に比べて、ボディー領域に導入される不純物イオンによって閾値電圧が不安定になるのを抑制することができ、閾値電圧を安定させることができる。
【００３５】
なお、本実施の形態では、ＮチャネルＬＤＭＯＳについて説明したが、Ｎチャネルに限定されるものではなく、導電型の配置を逆にすることで、ＰチャネルＬＤＭＯＳについても実施することも可能である。
【００３６】
また、本実施の形態では、Ｎ型ウェル１３に第１〜第３のボディー領域２２，１８．１９を形成した後に、ゲート絶縁膜２３及びゲート電極１６を形成する。しかし、これに限定されるものではなく、Ｎ型ウェル１３上にゲート絶縁膜２３及びゲート電極１６を形成した後に、Ｎ型ウェル１３に第１〜第３のボディー領域２２，１８．１９を形成してもよい。
【００３７】
［実施の形態２］
図３は、本発明の一態様に係る半導体装置の製造方法を説明するための断面図であり、図１及び図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００３８】
図３（Ａ）に示すように、フィールド絶縁膜１４及びＳｉＯ２膜１２上にレジストパターン１５ａを形成する。このレジストパターン１５の端部はテーパー形状を有する。
【００３９】
次いで、レジストパターン１５ａをマスクとしてＮ型ウェル１３にＰ型不純物イオン１７ａを注入する。これにより、Ｎ型ウェル１３にＰ型の第２のボディー領域１８を形成するとともに、レジストパターン１５ａの端部下かつＮ型ウェル１３の表層側にＰ型の第３のボディー領域１９を形成する。Ｐ型不純物イオン１７は高加速電圧且つ高ドーズ量で注入されるため、第２のボディー領域１８はＮ型ウェル１３の深い位置に形成される。しかし、レジストパターン１５ａの端部がテーパー形状であるため、第３のボディー領域１９はレジストパターン１５ａの端部下かつＮ型ウェル１３の表層側に形成される。但し、レジストパターン１５ａの端部が図３（Ａ）のようにテーパー形状でなくても、レジストパターン１５ａの端部下かつＮ型ウェル１３の表層側に第３のボディー領域１９が形成される。
【００４０】
次に、図３（Ｂ）に示すように、レジストパターン１５ａをマスクとしてＮ型ウェル１３にＰ型不純物イオン２１ａを注入することで、Ｎ型ウェル１３の表層側にＰ型の第１のボディー領域２２を形成する。Ｐ型不純物イオン２１ａはＰ型不純物イオン１７ａに比べて低加速電圧及び低ドーズ量で注入されるため、第１のボディー領域２２はＮ型ウェル１３の表層側に形成される。第２のボディー領域１８は第１のボディー領域２２の下に位置し、第３のボディー領域１９は第１のボディー領域２２に隣接する。
【００４１】
図３（Ａ）のＰ型不純物イオン１７ａの注入条件と図３（Ｂ）のＰ型不純物イオン２１ａの注入条件は、第１のボディー領域２２の不純物濃度が第２のボディー領域１８の不純物濃度以下となるような条件とする。例えば、Ｐ型不純物イオン１７ａの注入条件を３５０ＫｅＶの加速電圧で２×１０１３ｃｍ−３のドーズ量、不純物イオンをボロンとし、Ｐ型不純物イオン２１ａの注入条件を６０ＫｅＶの加速電圧で２×１０１２ｃｍ−３のドーズ量、不純物イオンをボロンとする。このようにＰ型不純物イオン１７ａをＰ型不純物イオン２１ａに比べて高加速電圧及び高ドーズ量で注入することで、第１のボディー領域２２の不純物濃度が第２のボディー領域１８の不純物濃度以下となる。その場合、第１のボディー領域２２及び第３のボディー領域１９の表面側がチャネル領域であり、このチャネル領域における第３のボディー領域１９は第１のボディー領域２１より不純物濃度または不純物濃度ピーク値が低くなる。
【００４２】
Ｐ型不純物イオン１７ａの注入によって形成される第２のボディー領域１８の不純物濃度によってパンチスルーに対する制御が行われる。また、Ｐ型不純物イオン２１ａの注入によって形成される第１のボディー領域２２の表層側、及びＰ型不純物イオン１７ａの注入によって形成される第３のボディー領域１９の表層側それぞれの不純物濃度によって閾値電圧が決められる。
【００４３】
本実施の形態においても実施の形態１と同様の効果を得ることができる。
また、レジストパターン１５ａの端部がテーパー形状を有していても、第３のボディー領域１９の表面側の不純物濃度にトランジスターの閾値電圧が影響されないため、デバイスの特性バラツキを小さくできる。
【００４４】
なお、本発明において、特定のＡ（以下「Ａ」という）の上（または下）に特定のＢ（以下「Ｂ」という）を形成する（Ｂが形成される）というとき、Ａの上（または下）に直接Ｂを形成する（Ｂが形成される）場合に限定されない。Ａの上（または下）に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが形成される）場合も含む。
また上（または下）との表現による構成は、必ずしも一方向に限定されるものではなく、例えばＡの上（または下）にＢを形成する（Ｂが形成される）というとき、半導体装置が天地逆転して使用される際には、Ａの下（または上）にＢを形成する（Ｂが形成される）という場合を含む。
【００４５】
また、上記の実施の形態１と実施の形態２を適宜組み合わせて実施してもよい。
【符号の説明】
【００４６】
１１…Ｐ型シリコン基板、１２…ＳｉＯ２膜、１３…Ｎ型ウェル、１４…フィールド絶縁膜、１５，１５ａ…レジストパターン、１６…ゲート電極、１７，１７ａ，１７ｂ…Ｐ型不純物イオン、１８，１８ａ…Ｐ型の第２のボディー領域、１９，１９ａ…Ｐ型の第３のボディー領域、２１，２１ａ…Ｐ型不純物イオン、２２，２２ａ…Ｐ型の第１のボディー領域、２３…ゲート絶縁膜、２４…Ｎ＋型ソース領域拡散層、２５…Ｎ＋型ドレイン領域拡散層。
【図１】
2016174090.tif 000003
【図２】
2016174090.tif 000004
【図３】
2016174090.tif 000005
【図４】
2016174090.tif 000006