(57)【要約】      （修正有）【課題】面積を小さくすることができる温度センサ回路及び集積回路を提供する温度センサ回路及び集積回路を提供する。【解決手段】温度センサ回路３００は、閾値電圧の２倍の電圧がゲートに印加された場合に温度に比例する電流を出力する第１の電界効果トランジスタＭ１を含む出力回路３０２と、複数の電界効果トランジスタによって閾値電圧の２倍の電圧を生成し、生成した閾値電圧の２倍の電圧を第１の電界効果トランジスタＭ１のゲートに供給する電圧生成回路３０１とを有する。【選択図】図３
2016121907.tif 000002
【特許請求の範囲】
【請求項１】
閾値電圧の２倍の電圧がゲートに印加された場合に温度に比例する電流を出力する第１の電界効果トランジスタを含む出力回路と、
複数の電界効果トランジスタによって前記閾値電圧の２倍の電圧を生成し、前記生成した閾値電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する電圧生成回路と
を有することを特徴とする温度センサ回路。
【請求項２】
前記電圧生成回路内のトランジスタは、すべて電界効果トランジスタであることを特徴とする請求項１記載の温度センサ回路。
【請求項３】
前記電圧生成回路は、
ソースが第１の電位ノードに接続され、ゲート及びドレインが相互に接続される第２の電界効果トランジスタと、
ソースが前記第１の電位ノードに接続され、ゲートが前記第２の電界効果トランジスタのゲートに接続され、ドレインが前記第１の電界効果トランジスタのゲートに接続される第３の電界効果トランジスタと、
ソースが前記第２の電界効果トランジスタのドレインに接続され、ゲート及びドレインが相互に接続される第４の電界効果トランジスタと、
ソースが前記第４の電界効果トランジスタのドレインに接続され、ゲート及びドレインが第２の電位ノードに接続される第５の電界効果トランジスタと、
ソースが前記第３の電界効果トランジスタのドレインに接続され、ゲートが前記第５の電界効果トランジスタのゲートに接続され、ドレインが第３の電位ノードに接続される第６の電界効果トランジスタとを有することを特徴とする請求項１記載の温度センサ回路。
【請求項４】
前記電圧生成回路は、
ドレイン及びゲートが電流源に接続され、ソースが第４の電位ノードに接続される第７の電界効果トランジスタと、
ドレインが前記第５の電界効果トランジスタのドレインに接続され、ゲートが前記第７の電界効果トランジスタのゲートに接続され、ソースが前記第４の電位ノードに接続される第８の電界効果トランジスタと、
ドレイン及びゲートが前記第６の電界効果トランジスタのドレインに接続され、ソースが前記第４の電位ノードに接続される第９の電界効果トランジスタとを有することを特徴とする請求項３記載の温度センサ回路。
【請求項５】
前記第６の電界効果トランジスタのゲート幅は、制御信号に応じて変更可能であることを特徴とする請求項３又は４記載の温度センサ回路。
【請求項６】
前記電圧生成回路は、
ソースが第１の電位ノードに接続され、ゲート及びドレインが相互に接続される第２の電界効果トランジスタと、
ソースが前記第１の電位ノードに接続され、ゲートが前記第２の電界効果トランジスタのゲートに接続される第３の電界効果トランジスタと、
ソースが前記第２の電界効果トランジスタのドレインに接続され、ゲート及びドレインが第２の電位ノードに接続される第４の電界効果トランジスタと、
ソースが前記第３の電界効果トランジスタのドレインに接続され、ゲートが前記第４の電界効果トランジスタのゲートに接続され、ドレインが第３の電位ノードに接続される第５の電界効果トランジスタと、
前記第５の電界効果トランジスタのソース電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する増幅回路とを有することを特徴とする請求項１記載の温度センサ回路。
【請求項７】
前記電圧生成回路は、
ドレイン及びゲートが電流源に接続され、ソースが第４の電位ノードに接続される第６の電界効果トランジスタと、
ドレインが前記第４の電界効果トランジスタのドレインに接続され、ゲートが前記第６の電界効果トランジスタのゲートに接続され、ソースが前記第４の電位ノードに接続される第７の電界効果トランジスタと、
ドレイン及びゲートが前記第５の電界効果トランジスタのドレインに接続され、ソースが前記第４の電位ノードに接続される第８の電界効果トランジスタとを有することを特徴とする請求項６記載の温度センサ回路。
【請求項８】
前記第５の電界効果トランジスタのゲート幅は、制御信号に応じて変更可能であることを特徴とする請求項６又は７記載の温度センサ回路。
【請求項９】
温度に比例する電流を出力する温度センサ回路と、
前記温度に比例する電流に応じて処理する処理回路とを有し、
前記温度センサ回路は、
閾値電圧の２倍の電圧がゲートに印加された場合に温度に比例する電流を出力する第１の電界効果トランジスタを含む出力回路と、
複数の電界効果トランジスタによって前記閾値電圧の２倍の電圧を生成し、前記生成した閾値電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する電圧生成回路と、
を有することを特徴とする集積回路。
【請求項１０】
前記電圧生成回路内のトランジスタは、すべて電界効果トランジスタであることを特徴とする請求項９記載の集積回路。
【請求項１１】
前記処理回路は、パラレル信号をシリアル信号に変換するパラレルシリアル変換器又はシリアル信号をパラレル信号に変換するシリアルパラレル変換器であることを特徴とする請求項９又は１０記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度センサ回路及び集積回路に関する。
【背景技術】
【０００２】
図１は、温度センサ回路の構成例を示す回路図である。温度センサ回路は、エミッタサイズの異なる２個のｎｐｎバイポーラトランジスタ１０１及び１０２のコレクタに発生する電位差を用いて、温度に比例する電流Ｉを発生させる。ところが、トリプルウェルプロセスが使用できないＣＭＯＳプロセスでは、ｎｐｎバイポーラトランジスタ１０１及び１０２を使用できない。そのため、ＣＭＯＳプロセスを用いた場合には、図１の温度センサ回路を製造することができない。また、トリプルウェルプロセスを用いる場合には、ウェルを分離する必要があるが、その場合、温度センサ回路の面積が大きくなってしまう課題がある。
【０００３】
図２は、他の温度センサ回路の構成例を示す回路図である。温度センサ回路は、ＭＯＳ電界効果トランジスタ２０３〜２０５及びｐｎｐバイポーラトランジスタ２０１，２０２を有し、２個のｐｎｐバイポーラトランジスタ２０１及び２０２のエミッタに発生する電位差を用いて、温度に比例する電流Ｉを発生させる。ＣＭＯＳプロセスを用いた場合でも、ｐｎｐバイポーラトランジスタ２０１及び２０２を使用することができる。しかし、ｐｎｐバイポーラトランジスタ２０１及び２０２は、面積が大きくなってしまう課題がある。
【０００４】
また、第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを有する温度検出装置が知られている（特許文献１参照）。ポテンシャル制御回路は、第１のＭＯＳトランジスタのゲート下の空乏時のポテンシャルを検出し、この検出したポテンシャルに基づいて第１のＭＯＳトランジスタのゲート電圧を制御する。第２のＭＯＳトランジスタは、ポテンシャル制御回路によってゲート電圧が制御されかつその出力を温度出力とする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１３３５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１の温度センサ回路は、ｎｐｎバイポーラトランジスタ１０１及び１０２を用いるため、ＣＭＯＳプロセスを用いる場合には、ウェルを分離する必要があり、面積が大きくなってしまう課題がある。また、図２の温度センサ回路は、ｐｎｐバイポーラトランジスタ２０１及び２０２を用いるため、面積が大きくなってしまう課題がある。
【０００７】
本発明の目的は、面積を小さくすることができる温度センサ回路及び集積回路を提供することである。
【課題を解決するための手段】
【０００８】
温度センサ回路は、閾値電圧の２倍の電圧がゲートに印加された場合に温度に比例する電流を出力する第１の電界効果トランジスタを含む出力回路と、複数の電界効果トランジスタによって前記閾値電圧の２倍の電圧を生成し、前記生成した閾値電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する電圧生成回路とを有する。
【発明の効果】
【０００９】
複数の電界効果トランジスタによって閾値電圧の２倍の電圧を生成するので、温度センサ回路の面積を小さくすることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、温度センサ回路の構成例を示す回路図である。
【図２】図２は、他の温度センサ回路の構成例を示す回路図である。
【図３】図３は、第１の実施形態による温度センサ回路の構成例を示す回路図である。
【図４】図４は、第２の実施形態による温度センサ回路の構成例を示す回路図である。
【図５】図５は、第３の実施形態による温度センサ回路の構成例を示す回路図である。
【図６】図６は、第４の実施形態による温度センサ回路の構成例を示す回路図である。
【図７】図７は、第５の実施形態による集積回路の構成例を示す図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図３は、第１の実施形態による温度センサ回路３００の構成例を示す回路図である。温度センサ回路３００は、電圧生成回路３０１及び出力回路３０２を有する。出力回路３０２は、第１の電界効果トランジスタＭ１及び抵抗３０４を有する。電圧生成回路３０１は、第２の電界効果トランジスタＭ２、第３の電界効果トランジスタＭ３、第４の電界効果トランジスタＭ４、第５の電界効果トランジスタＭ５、第６の電界効果トランジスタＭ６、第７の電界効果トランジスタＭ７、第８の電界効果トランジスタＭ８、第９の電界効果トランジスタＭ９及び電流源３０３を有する。第１〜第６の電界効果トランジスタＭ１〜Ｍ６は、ｎチャネル電界効果トランジスタである。第７〜第９の電界効果トランジスタＭ７〜Ｍ９は、ｐチャネル電界効果トランジスタである。第１〜第９の電界効果トランジスタＭ１〜Ｍ９は、ＭＯＳ電界効果トランジスタである。温度センサ回路３００内のトランジスタは、すべてＭＯＳ電界効果トランジスタであるので、温度センサ回路３００はバイポーラトランジスタを含まない。そのため、温度センサ回路３００は、図１のｎｐｎバイポーラトランジスタ１０１及び１０２を用いた温度センサ回路、及び図２のｐｎｐバイポーラトランジスタ２０１及び２０２を用いた温度センサ回路に比べて、面積を小さくすることができる。
【００１２】
出力回路３０２は、閾値電圧Ｖｔｈの２倍の電圧がゲートに印加された場合に温度に比例する電流Ｉｏｕｔを出力する第１の電界効果トランジスタＭ１を含む。電圧生成回路３０１は、閾値電圧Ｖｔｈの２倍の電圧を生成し、その生成した閾値電圧Ｖｔｈの２倍の電圧を第１の電界効果トランジスタＭ１のゲートに供給する。電圧生成回路３０１内のトランジスタは、すべて電界効果トランジスタである。
【００１３】
まず、電圧生成回路３０１の構成を説明する。第２の電界効果トランジスタＭ２は、ソース及びバックゲートが第１の電位ノード（グランド電位ノード）に接続され、ゲート及びドレインが相互に接続される。第３の電界効果トランジスタＭ３は、ソース及びバックゲートが第１の電位ノード（グランド電位ノード）に接続され、ゲートが第２の電界効果トランジスタＭ２のゲートに接続され、ドレインが第１の電界効果トランジスタＭ１のゲートに接続される。第４の電界効果トランジスタＭ４は、ソース及びバックゲートが第２の電界効果トランジスタＭ２のドレインに接続され、ゲート及びドレインが相互に接続される。第５の電界効果トランジスタＭ５は、ソース及びバックゲートが第４の電界効果トランジスタＭ４のドレインに接続され、ゲート及びドレインが第８の電界効果トランジスタＭ８のドレイン（第２の電位ノード）に接続される。第６の電界効果トランジスタＭ６は、ソース及びバックゲートが第３の電界効果トランジスタＭ３のドレインに接続され、ゲートが第５の電界効果トランジスタＭ５のゲートに接続され、ドレインが第９の電界効果トランジスタＭ９のドレイン（第３の電位ノード）に接続される。第７の電界効果トランジスタＭ７は、ドレイン及びゲートが電流源３０３を介して第１の電位ノード（グランド電位ノード）に接続され、ソース及びバックゲートが第４の電位ノードＡＶＤに接続される。第８の電界効果トランジスタＭ８は、ドレインが第５の電界効果トランジスタＭ５のドレインに接続され、ゲートが第７の電界効果トランジスタＭ７のゲートに接続され、ソース及びバックゲートが第４の電位ノードＡＶＤに接続される。第９の電界効果トランジスタＭ９は、ドレイン及びゲートが第６の電界効果トランジスタＭ６のドレインに接続され、ソース及びバックゲートが第４の電位ノードＡＶＤに接続される。
【００１４】
第４の電位ノードＡＶＤは、正電位ノード（電源電位ノード）である。第８の電界効果トランジスタＭ８のドレインも正電位ノード（第２の電位ノード）であり、第９の電界効果トランジスタＭ９のドレインも正電位ノード（第３の電位ノード）である。ここで、グランド電位は例えば０Ｖの電位であり、正電位はグランド電位より高い電位である。
【００１５】
次に、出力回路３０２の構成を説明する。第１の電界効果トランジスタＭ１は、ソース及びバックゲートが第１の電位ノード（グランド電位ノード）に接続され、ゲートが第３の電界効果トランジスタＭ３のドレインに接続され、ドレインが出力電圧ノードＶｏｕｔに接続される。抵抗３０４は、第４の電位ノードＡＶＤ及び出力電圧ノードＶｏｕｔ間に接続される。電流Ｉｏｕｔは、第１の電界効果トランジスタＭ１のドレイン電流であり、後述するように温度に比例する電流となる。出力電圧ノードＶｏｕｔの電圧は、温度に比例する電流Ｉｏｕｔに応じた電圧であり、温度に比例する電圧である。
【００１６】
次に、電流Ｉｏｕｔが温度に比例する値になる理由を説明する。閾値電圧Ｖｔｈは、第１〜第６の電界効果トランジスタＭ１〜Ｍ６の閾値電圧である。温度Ｔの変化量をΔＴとし、閾値電圧Ｖｔｈの変化量をΔＶｔｈとすると、ΔＶｔｈ／ΔＴは一定値である。
【００１７】
また、第１の電界効果トランジスタＭ１のパラメータβは、次式（１）で表される。ここで、μは、移動度である。Ｃｏｘは、第１の電界効果トランジスタＭ１のゲート酸化膜の容量である。Ｗｇは、第１の電界効果トランジスタＭ１のゲート幅である。Ｌｇは、第１の電界効果トランジスタＭ１のゲート長である。
β＝μ×Ｃｏｘ×Ｗｇ／Ｌｇ      ・・・（１）
【００１８】
温度Ｔの変化量ΔＴに対し、パラメータβの変化量をΔβとすると、（１／β）×（Δβ／ΔＴ）は一定値になる。
【００１９】
また、第１の電界効果トランジスタＭ１のドレイン電流Ｉｄｓは、次式（２）で表される。ここで、Ｖｇｓは、第１の電界効果トランジスタＭ１のゲート及びソース間電圧である。
Ｉｄｓ＝β×（Ｖｇｓ−Ｖｔｈ）2／２      ・・・（２）
【００２０】
ここで、次式（３）のように、ゲート及びソース間電圧Ｖｇｓとして、閾値電圧Ｖｔｈの２倍の電圧２×Ｖｔｈを印加する。
Ｖｇｓ＝２×Ｖｔｈ      ・・・（３）
【００２１】
式（３）を式（２）に代入すると、次式（４）が成立する。
Ｉｄｓ＝β×（２×Ｖｔｈ−Ｖｔｈ）2／２
＝β×（Ｖｔｈ）2／２      ・・・（４）
【００２２】
式（４）のドレイン電流Ｉｄｓを温度Ｔで偏微分すると、次式（５）が成立する。
∂Ｉｄｓ／∂Ｔ＝｛（Ｖｔｈ）2／２｝×（∂β／∂Ｔ）
＋β×Ｖｔｈ×（∂Ｖｔｈ／∂Ｔ）      ・・・（５）
【００２３】
式（５）を式（４）で割ると、次式（６）が成立する。
∂Ｉｄｓ／Ｉｄｓ＝｛（１／β）×（∂β／∂Ｔ）
＋（２／Ｖｔｈ）×（∂Ｖｔｈ／∂Ｔ）｝∂Ｔ  ・・・（６）
【００２４】
上記のように、ΔＶｔｈ／ΔＴが一定値であり、（１／β）×（Δβ／ΔＴ）が一定値である。したがって、式（６）において、｛｝内の項は定数であるので、ドレイン電流Ｉｄｓは、温度Ｔに比例することが分かる。第１の電界効果トランジスタＭ１のドレイン電流Ｉｄｓは、図３の電流Ｉｏｕｔである。したがって、上式（３）のように、第１の電界効果トランジスタＭ１のゲート及びソース間電圧Ｖｇｓとして、閾値電圧Ｖｔｈの２倍の電圧２×Ｖｔｈを印加することにより、電流Ｉｏｕｔは、温度Ｔに比例する電流になることが分かる。
【００２５】
次に、電圧生成回路３０１が閾値電圧Ｖｔｈの２倍の電圧２×Ｖｔｈを第１の電界効果トランジスタＭ１のゲートに供給する方法を説明する。第１の電界効果トランジスタＭ１のゲート長をＬｇ１とし、第１の電界効果トランジスタＭ１のゲート幅をＷｇ１とする。第２の電界効果トランジスタＭ２のゲート長をＬｇ２とし、第２の電界効果トランジスタＭ２のゲート幅をＷｇ２とする。第３の電界効果トランジスタＭ３のゲート長をＬｇ３とし、第３の電界効果トランジスタＭ３のゲート幅をＷｇ３とする。第４の電界効果トランジスタＭ４のゲート長をＬｇ４とし、第４の電界効果トランジスタＭ４のゲート幅をＷｇ４とする。第５の電界効果トランジスタＭ５のゲート長をＬｇ５とし、第５の電界効果トランジスタＭ５のゲート幅をＷｇ５とする。第６の電界効果トランジスタＭ６のゲート長をＬｇ６とし、第６の電界効果トランジスタＭ６のゲート幅をＷｇ６とする。
【００２６】
ゲート長Ｌｇ１〜Ｌｇ６は、次式（７）のように、すべて同じである。また、ゲート幅Ｗｇ２〜Ｗｇ６は、次式（８）の関係を有する。
Ｌｇ１＝Ｌｇ２＝Ｌｇ３＝Ｌｇ４＝Ｌｇ５＝Ｌｇ６      ・・・（７）
Ｗｇ２×ｍ＝Ｗｇ４×ｍ＝Ｗｇ５×ｍ＝Ｗｇ３＝Ｗｇ６／９      ・・・（８）
【００２７】
また、第７の電界効果トランジスタＭ７のゲート長をＬｇ７とし、第７の電界効果トランジスタＭ７のゲート幅をＷｇ７とする。第８の電界効果トランジスタＭ８のゲート長をＬｇ８とし、第８の電界効果トランジスタＭ８のゲート幅をＷｇ８とする。第９の電界効果トランジスタＭ９のゲート長をＬｇ９とし、第９の電界効果トランジスタＭ９のゲート幅をＷｇ９とする。
【００２８】
ゲート長Ｌｇ７〜Ｌｇ９は、次式（９）の関係を有する。また、ゲート幅Ｗｇ７〜Ｗｇ９は、次式（１０）の関係を有する。
Ｌｇ２＜Ｌｇ７＝Ｌｇ８＝Ｌｇ９      ・・・（９）
Ｗｇ７＝Ｗｇ８×ｎ＝Ｗｇ９×ｍ×ｎ      ・・・（１０）
【００２９】
ここで、Ｖｏｄ＝（Ｖｇｓ−Ｖｔｈ）として、電圧Ｖｏｄを定義する。Ｖｇｓは、ゲート及びソース間電圧である。第２の電界効果トランジスタＭ２のゲート及びソース間電圧Ｖｇｓ２は、次式（１１）で表される。
Ｖｇｓ２＝Ｖｔｈ＋Ｖｏｄ      ・・・（１１）
【００３０】
同様に、第４の電界効果トランジスタＭ４のゲート及びソース間電圧Ｖｇｓ４は、次式（１２）で表される。
Ｖｇｓ４＝Ｖｔｈ＋Ｖｏｄ      ・・・（１２）
【００３１】
同様に、第５の電界効果トランジスタＭ５のゲート及びソース間電圧Ｖｇｓ５は、次式（１３）で表される。
Ｖｇｓ５＝Ｖｔｈ＋Ｖｏｄ      ・・・（１３）
【００３２】
第５の電界効果トランジスタＭ５のドレイン電流Ｉｄｓ５は、式（２）と同様に、次式（１４）が成立する。ここで、パラメータβ５は、第５の電界効果トランジスタＭ５のパラメータβである。
Ｉｄｓ５＝β５×（Ｖｇｓ５−Ｖｔｈ）2／２      ・・・（１４）
【００３３】
同様に、第６の電界効果トランジスタＭ６のドレイン電流Ｉｄｓ６は、次式（１５）が成立する。ここで、パラメータβ６は、第６の電界効果トランジスタＭ６のパラメータβである。
Ｉｄｓ６＝β６×（Ｖｇｓ６−Ｖｔｈ）2／２      ・・・（１５）
【００３４】
上式（８）より、Ｗｇ２×ｍ＝Ｗｇ３であるので、次式（１６）のように、ドレイン電流Ｉｄｓ６は、ドレイン電流Ｉｄｓ５のｍ倍になる。ここで、ドレイン電流Ｉｄｓ２は、第２の電界効果トランジスタＭ２のドレイン電流であり、ドレイン電流Ｉｄｓ３は、第３の電界効果トランジスタＭ３のドレイン電流である。
Ｉｄｓ２×ｍ＝Ｉｄｓ３
Ｉｄｓ２＝Ｉｄｓ５
Ｉｄｓ３＝Ｉｄｓ６
Ｉｄｓ６＝Ｉｄｓ５×ｍ      ・・・（１６）
【００３５】
上式（８）より、Ｗｇ５×ｍ＝Ｗｇ６／９であるので、上式（１４）〜（１６）より、次式（１７）が成立する。
β６＝９×β５
＝３2×β５      ・・・（１７）
【００３６】
上式（１４）〜（１７）より、第６の電界効果トランジスタＭ６のゲート及びソース間電圧Ｖｇｓ６は、次式（１８）が成立する。
Ｖｇｓ６＝Ｖｔｈ＋３×Ｖｏｄ      ・・・（１８）
【００３７】
ゲート電圧Ｖｇ５は、第５の電界効果トランジスタＭ５のゲート及びグランド電位ノード間の電圧であり、次式（１９）で表される。
Ｖｇ５＝Ｖｇｓ５＋Ｖｇｓ４＋Ｖｇｓ２
＝（Ｖｔｈ＋Ｖｏｄ）＋（Ｖｔｈ＋Ｖｏｄ）＋（Ｖｔｈ＋Ｖｏｄ）
＝３×（Ｖｔｈ＋Ｖｏｄ）      ・・・（１９）
【００３８】
したがって、第１の電界効果トランジスタＭ１のゲート電圧Ｖｇ１は、次式（２０）になる。
Ｖｇ１＝Ｖｇ５−Ｖｇｓ６
＝３×（Ｖｔｈ＋Ｖｏｄ）−（Ｖｔｈ＋３×Ｖｏｄ）
＝２×Ｖｔｈ      ・・・（２０）
【００３９】
以上より、電圧生成回路３０１は、第１の電界効果トランジスタＭ１のゲートに対して、閾値電圧Ｖｔｈの２倍の電圧２×Ｖｔｈを供給することができる。第１の電界効果トランジスタＭ１のゲート電圧Ｖｇ１が電圧２×Ｖｔｈになると、上記のように、第１の電界効果トランジスタＭ１に流れる電流Ｉｏｕｔは、温度に比例する電流になる。本実施形態によれば、温度センサ回路３００内のトランジスタがすべて電界効果トランジスタであるので、温度センサ回路３００の面積を小さくすることができる。
【００４０】
（第２の実施形態）
図４は、第２の実施形態による温度センサ回路３００の構成例を示す回路図である。図４の温度センサ回路３００は、図３の温度センサ回路３００に対し、第４の電界効果トランジスタＭ４を削除し、増幅回路４０２を追加したものである。以下、本実施形態（図４）が第１の実施形態（図３）と異なる点を説明する。
【００４１】
第２の電界効果トランジスタＭ２のドレイン及びゲートは、第５の電界効果トランジスタＭ５のソース及びバックゲートに接続される。第６の電界効果トランジスタＭ６のソースは、増幅回路４０２の入力ノードに接続される。増幅回路４０２の出力ノードは、第１の電界効果トランジスタＭ１のゲートに接続される。増幅回路４０２は、オペアンプ４０１及び抵抗Ｒ１，Ｒ２を有する。オペアンプ４０１の非反転入力端子は、第６の電界効果トランジスタＭ６のソースに接続される。抵抗Ｒ１は、オペアンプ４０１の反転入力端子及び第１の電位ノード（グランド電位ノード）間に接続される。抵抗Ｒ２は、オペアンプ４０１の出力端子及び反転入力端子間に接続される。オペアンプ４０１の出力端子は、第１の電界効果トランジスタＭ１のゲートに接続される。
【００４２】
ゲート長Ｌｇ１〜Ｌｇ３，Ｌｇ５，Ｌｇ６は、次式（２１）のように、すべて同じである。また、ゲート幅Ｗｇ２，Ｗｇ３，Ｗｇ５，Ｗｇ６は、次式（２２）の関係を有する。
Ｌｇ１＝Ｌｇ２＝Ｌｇ３＝Ｌｇ５＝Ｌｇ６      ・・・（２１）
Ｗｇ２×ｍ＝Ｗｇ５×ｍ＝Ｗｇ３＝Ｗｇ６／４      ・・・（２２）
【００４３】
上式（２２）より、Ｗｇ５×ｍ＝Ｗｇ６／４であるので、上式（１４）〜（１６）より、次式（２３）が成立する。
β６＝４×β５
＝２2×β５      ・・・（２３）
【００４４】
上式（１４）〜（１６）、（２３）より、第６の電界効果トランジスタＭ６のゲート及びソース間電圧Ｖｇｓ６は、次式（２４）が成立する。
Ｖｇｓ６＝Ｖｔｈ＋２×Ｖｏｄ      ・・・（２４）
【００４５】
ゲート電圧Ｖｇ５は、第５の電界効果トランジスタＭ５のゲート及びグランド電位ノード間の電圧であり、次式（２５）で表される。
Ｖｇ５＝Ｖｇｓ５＋Ｖｇｓ２
＝（Ｖｔｈ＋Ｖｏｄ）＋（Ｖｔｈ＋Ｖｏｄ）
＝２×（Ｖｔｈ＋Ｖｏｄ）      ・・・（２５）
【００４６】
したがって、第６の電界効果トランジスタＭ６のソース電圧Ｖｓ６は、次式（２６）になる。
Ｖｓ６＝Ｖｇ５−Ｖｇｓ６
＝２×（Ｖｔｈ＋Ｖｏｄ）−（Ｖｔｈ＋２×Ｖｏｄ）
＝Ｖｔｈ      ・・・（２６）
【００４７】
抵抗Ｒ１及びＲ２は、Ｒ２＝２×Ｒ１の関係を有する。増幅回路４０２は、ソース電圧Ｖｓ６（＝Ｖｔｈ）に対して、Ｒ２／Ｒ１（＝２）の増幅率で増幅し、電圧２×Ｖｔｈを第１の電界効果トランジスタＭ１のゲートに出力する。すなわち、増幅回路４０２は、第６の電界効果トランジスタＭ６のソース電圧Ｖｓ６（＝Ｖｔｈ）の２倍の電圧２×Ｖｔｈを第１の電界効果トランジスタＭ１のゲートに供給する。
【００４８】
以上より、電圧生成回路３０１は、第１の電界効果トランジスタＭ１のゲートに対して、閾値電圧Ｖｔｈの２倍の電圧２×Ｖｔｈを供給することができる。第１の電界効果トランジスタＭ１のゲート電圧Ｖｇ１が電圧２×Ｖｔｈになると、上記のように、第１の電界効果トランジスタＭ１に流れる電流Ｉｏｕｔは、温度に比例する電流になる。本実施形態によれば、温度センサ回路３００内のトランジスタがすべて電界効果トランジスタであるので、温度センサ回路３００の面積を小さくすることができる。
【００４９】
また、第１の実施形態（図３）では、第１の電位ノード（グランド電位ノード）及び第４の電位ノードＡＶＤ間には、４個の電界効果トランジスタＭ２、Ｍ４、Ｍ５、Ｍ８が直列に接続されている。これに対し、本実施形態（図４）では、第１の電位ノード（グランド電位ノード）及び第４の電位ノードＡＶＤ間には、３個の電界効果トランジスタＭ２、Ｍ５、Ｍ８が直列に接続されている。したがって、本実施形態は、第１の実施形態に比べ、第４の電位ノードＡＶＤに印加する電源電圧を低くすることができる。すなわち、本実施形態の温度センサ回路３００は、第１の実施形態の温度センサ回路３００に比べ、低電源電圧で動作可能である。
【００５０】
（第３の実施形態）
図５は、第３の実施形態による温度センサ回路３００の構成例を示す回路図である。図５の温度センサ回路３００は、図４の温度センサ回路３００に対し、第６の電界効果トランジスタＭ６の代わりに、ｎ個の回路Ａ１〜Ａｎ及びレジスタ５０４を設けたものである。以下、本実施形態（図５）が第２の実施形態（図４）と異なる点を説明する。
【００５１】
ｎ個の回路Ａ１〜Ａｎは、図４の第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６を調整するための回路であり、第３の電界効果トランジスタＭ３のドレイン及び第９の電界効果トランジスタＭ９のドレイン間に並列に接続される。レジスタ５０４は、ｎビットの制御信号Ｓ１〜Ｓｎをｎ個の回路Ａ１〜Ａｎにそれぞれ出力する。
【００５２】
回路Ａｎは、第６の電界効果トランジスタＭ６の構成要素となる要素トランジスタＭ６ｎの他、インバータ５０１ｎ及びｎチャネル電界効果トランジスタ５０２ｎ，５０３ｎを有する。要素トランジスタＭ６ｎは電界効果トランジスタである。インバータ５０１ｎは、制御信号Ｓｎの論理反転信号を出力する。ｎチャネル電界効果トランジスタ５０２ｎは、ゲートが制御信号Ｓｎの線に接続され、ドレインが第５の電界効果トランジスタＭ５のゲートに接続される。ｎチャネル電界効果トランジスタ５０３ｎは、ゲートがインバータ５０１ｎの出力端子に接続され、ソースが第１の電位ノード（グランド電位ノード）に接続され、ドレインが第６の電界効果トランジスタの要素トランジスタＭ６ｎのゲートに接続される。第６の電界効果トランジスタの要素トランジスタＭ６ｎは、図４の第６の電界効果トランジスタＭ６に対応し、ソース及びバックゲートが第３の電界効果トランジスタＭ３のドレインに接続され、ゲートがｎチャネル電界効果トランジスタ５０２ｎのソースに接続され、ドレインが第９の電界効果トランジスタＭ９のソース及びゲートに接続される。
【００５３】
制御信号Ｓｎがハイレベルである場合、ｎチャネル電界効果トランジスタ５０２ｎがオンし、ｎチャネル電界効果トランジスタ５０３ｎがオフする。その結果、第６の電界効果トランジスタの要素トランジスタＭ６ｎは、図４の第６の電界効果トランジスタＭ６と同様に、ソース及びバックゲートが第３の電界効果トランジスタＭ３のドレインに接続され、ゲートが第５の電界効果トランジスタＭ５のゲート及びドレインに接続され、ドレインが第９の電界効果トランジスタＭ９のソース及びゲートに接続される。
【００５４】
これに対し、制御信号Ｓｎがローレベルである場合、ｎチャネル電界効果トランジスタ５０２ｎがオフし、ｎチャネル電界効果トランジスタ５０３ｎがオンする。その結果、第６の電界効果トランジスタの要素トランジスタＭ６ｎは、オフし、第３の電界効果トランジスタＭ３及び第９の電界効果トランジスタＭ９に対して非接続の状態になる。
【００５５】
回路Ａ１は、回路Ａｎと同様に、制御信号Ｓ１を入力し、第６の電界効果トランジスタの要素トランジスタＭ６１の他、インバータ５０１１及びｎチャネル電界効果トランジスタ５０２１，５０３１を有する。要素トランジスタＭ６１は電界効果トランジスタである。制御信号Ｓ１がハイレベルである場合、第６の電界効果トランジスタの要素トランジスタＭ６１は、図４の第６の電界効果トランジスタＭ６と同様に、ソース及びバックゲートが第３の電界効果トランジスタＭ３のドレインに接続され、ゲートが第５の電界効果トランジスタＭ５のゲート及びドレインに接続され、ドレインが第９の電界効果トランジスタＭ９のソース及びゲートに接続される。これに対し、制御信号Ｓ１がローレベルである場合、第６の電界効果トランジスタの要素トランジスタＭ６１は、オフし、第３の電界効果トランジスタＭ３及び第９の電界効果トランジスタＭ９に対して非接続の状態になる。
【００５６】
ｎ個の回路Ａ１〜Ａｎは、相互に同様の構成であり、それぞれ、制御信号Ｓ１〜Ｓｎを入力し、第６の電界効果トランジスタの要素トランジスタＭ６１〜Ｍ６ｎの他、インバータ５０１１〜５０１ｎ及びｎチャネル電界効果トランジスタ５０２１〜５０２ｎ，５０３１〜５０３ｎを有する。
【００５７】
ｎビットの制御信号Ｓ１〜Ｓｎに応じて、第６の電界効果トランジスタのｎ個の要素トランジスタＭ６１〜Ｍ６ｎの接続／非接続が制御され、第６の電界効果トランジスタの要素トランジスタＭ６１〜Ｍ６ｎの並列接続数が制御される。ｎ個の要素トランジスタ（電界効果トランジスタ）Ｍ６１〜Ｍ６ｎのゲート幅は、例えば２のべき乗の異なる値に設定される。第６の電界効果トランジスタの要素トランジスタＭ６１〜Ｍ６ｎのうちの接続状態であるものが図４の第６の電界効果トランジスタＭ６に対応する。したがって、温度センサ回路３００は、制御信号Ｓ１〜Ｓｎに応じて、第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６を変更可能である。
【００５８】
第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６は、上式（２２）のように、Ｗｇ２×ｍ＝Ｗｇ５×ｍ＝Ｗｇ３＝Ｗｇ６／４に設定されることにより、第１の電界効果トランジスタＭ１のゲート電圧が２×Ｖｔｈになる。しかし、プロセスばらつき又は環境変化等により、第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６の値はずれることがある。その場合、レジスタ５０４に記憶される制御信号Ｓ１〜Ｓｎの値を変更することにより、上式（２２）の関係を満たすように、第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６を調整することができる。これにより、第１の電界効果トランジスタＭ１のゲート電圧が２×Ｖｔｈになり、電流Ｉｏｕｔは温度に比例する電流となる。
【００５９】
（第４の実施形態）
図６は、第４の実施形態による温度センサ回路３００の構成例を示す回路図である。図６の温度センサ回路３００は、図３の温度センサ回路３００に対し、第６の電界効果トランジスタＭ６の代わりに、ｎ個の回路Ａ１〜Ａｎ及びレジスタ５０４を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。ｎ個の回路Ａ１〜Ａｎ及びレジスタ５０４は、図５のものと同じである。本実施形態の温度センサ回路３００は、第３の実施形態と同様に、制御信号Ｓ１〜Ｓｎに応じて、第１の実施形態の第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６を変更可能である。
【００６０】
第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６は、上式（８）のように、Ｗｇ２×ｍ＝Ｗｇ４×ｍ＝Ｗｇ５×ｍ＝Ｗｇ３＝Ｗｇ６／９に設定されることにより、第１の電界効果トランジスタＭ１のゲート電圧が２×Ｖｔｈになる。レジスタ５０４に記憶される制御信号Ｓ１〜Ｓｎの値を変更することにより、上式（８）の関係を満たすように、第６の電界効果トランジスタＭ６のゲート幅Ｗｇ６を調整することができる。これにより、第１の電界効果トランジスタＭ１のゲート電圧が２×Ｖｔｈになり、電流Ｉｏｕｔは温度に比例する電流となる。
【００６１】
（第５の実施形態）
図７は、第５の実施形態による集積回路の構成例を示す図である。集積回路７００は、ｎ個のレーンに対応し、ｎ個の受信回路７０１及びｎ個の送信回路７１１を有する。デジタル回路７２０は、ｎ個の受信回路７０１及びｎ個の送信回路７１１間に接続される。
【００６２】
各受信回路７０１は、温度センサ回路３００、イコライザ７０２及びデマルチプレクサ７０３を有する。イコライザ７０２は、入力端子ＩＮを介して受信したシリアル信号に対して等化処理を行う。デマルチプレクサ７０３は、シリアルパラレル変換器であり、イコライザ７０２が出力するシリアル信号をパラレル信号に変換する。デジタル回路７２０は、デマルチプレクサ７０３が出力するパラレル信号に対してデジタル処理を行う。温度センサ回路３００は、第１〜第４の実施形態の温度センサ回路３００のうちのいずれかであり、温度に比例する電流Ｉｏｕｔに基づく電圧を、イコライザ７０２及びデマルチプレクサ７０３に出力する。イコライザ７０２及びデマルチプレクサ７０３は、処理回路であり、温度センサ回路３００が出力する電流Ｉｏｕｔに基づく電圧に応じて処理する。具体的には、イコライザ７０２及びデマルチプレクサ７０３は、電流Ｉｏｕｔに基づく電圧に応じて、バイアス点を制御する。
【００６３】
各送信回路７１１は、温度センサ回路３００、アンプ７１２及びマルチプレクサ７１３を有する。マルチプレクサ７１３は、パラレルシリアル変換器であり、デジタル回路７２０が出力するパラレル信号をシリアル信号に変換する。アンプ７１２は、マルチプレクサ７１３が出力するシリアル信号を増幅し、その増幅したシリアル信号を、出力端子ＯＵＴを介して送信する。温度センサ回路３００は、第１〜第４の実施形態の温度センサ回路３００のうちのいずれかであり、温度に比例する電流Ｉｏｕｔに基づく電圧を、アンプ７１２及びマルチプレクサ７１３に出力する。アンプ７１２及びマルチプレクサ７１３は、処理回路であり、温度センサ回路３００が出力する電流Ｉｏｕｔに基づく電圧に応じて処理する。具体的には、アンプ７１２及びマルチプレクサ７１３は、電流Ｉｏｕｔに基づく電圧に応じて、バイアス点を制御する。
【００６４】
集積回路７００は、消費電力に応じて、温度勾配が生じる。ｎ個の受信回路７０１及びｎ個の送信回路７１１のそれぞれに、小面積及び低消費電力の温度センサ回路３００を設ける。ｎ個の受信回路７０１は、それぞれ、温度センサ回路３００により局所的な温度を検出し、イコライザ７０２及びデマルチプレクサ７０３の特性を補償し、低消費電力化に貢献することができる。同様に、ｎ個の送信回路７１１は、それぞれ、温度センサ回路３００により局所的な温度を検出し、アンプ７１２及びマルチプレクサ７１３の特性を補償し、低消費電力化に貢献することができる。
【００６５】
集積回路７００は、消費電力が大きく、温度変化が回路特性に影響を与えるため、局所的な温度を計測するために、小面積の温度センサ回路３００を多数配置する必要がある。温度センサ回路３００は、第１〜第４の実施形態で説明したように、ＣＭＯＳプロセスにより、小面積及び低コストにすることができる。
【００６６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００６７】
以上の実施形態に関し、さらに以下の付記を開示する。
【００６８】
（付記１）
閾値電圧の２倍の電圧がゲートに印加された場合に温度に比例する電流を出力する第１の電界効果トランジスタを含む出力回路と、
複数の電界効果トランジスタによって前記閾値電圧の２倍の電圧を生成し、前記生成した閾値電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する電圧生成回路と
を有することを特徴とする温度センサ回路。
（付記２）
前記電圧生成回路内のトランジスタは、すべて電界効果トランジスタであることを特徴とする付記１記載の温度センサ回路。
（付記３）
前記電圧生成回路は、
ソースが第１の電位ノードに接続され、ゲート及びドレインが相互に接続される第２の電界効果トランジスタと、
ソースが前記第１の電位ノードに接続され、ゲートが前記第２の電界効果トランジスタのゲートに接続され、ドレインが前記第１の電界効果トランジスタのゲートに接続される第３の電界効果トランジスタと、
ソースが前記第２の電界効果トランジスタのドレインに接続され、ゲート及びドレインが相互に接続される第４の電界効果トランジスタと、
ソースが前記第４の電界効果トランジスタのドレインに接続され、ゲート及びドレインが第２の電位ノードに接続される第５の電界効果トランジスタと、
ソースが前記第３の電界効果トランジスタのドレインに接続され、ゲートが前記第５の電界効果トランジスタのゲートに接続され、ドレインが第３の電位ノードに接続される第６の電界効果トランジスタとを有することを特徴とする付記１記載の温度センサ回路。
（付記４）
前記電圧生成回路は、
ドレイン及びゲートが電流源に接続され、ソースが第４の電位ノードに接続される第７の電界効果トランジスタと、
ドレインが前記第５の電界効果トランジスタのドレインに接続され、ゲートが前記第７の電界効果トランジスタのゲートに接続され、ソースが前記第４の電位ノードに接続される第８の電界効果トランジスタと、
ドレイン及びゲートが前記第６の電界効果トランジスタのドレインに接続され、ソースが前記第４の電位ノードに接続される第９の電界効果トランジスタとを有することを特徴とする付記３記載の温度センサ回路。
（付記５）
前記第６の電界効果トランジスタのゲート幅は、制御信号に応じて変更可能であることを特徴とする付記３又は４記載の温度センサ回路。
（付記６）
前記第６の電界効果トランジスタは、前記第３の電界効果トランジスタのドレインと、前記第３の電位ノードの間に並列に設けられた複数の要素トランジスタを含み、
前記第５の電界効果トランジスタのゲートにゲートが接続される前記複数の要素トランジスタの数を前記制御信号に応じて変更することにより、前記第６の電界効果トランジスタのゲート幅を変更することを特徴とする付記５記載の温度センサ回路。
（付記７）
前記電圧生成回路は、
ソースが第１の電位ノードに接続され、ゲート及びドレインが相互に接続される第２の電界効果トランジスタと、
ソースが前記第１の電位ノードに接続され、ゲートが前記第２の電界効果トランジスタのゲートに接続される第３の電界効果トランジスタと、
ソースが前記第２の電界効果トランジスタのドレインに接続され、ゲート及びドレインが第２の電位ノードに接続される第４の電界効果トランジスタと、
ソースが前記第３の電界効果トランジスタのドレインに接続され、ゲートが前記第４の電界効果トランジスタのゲートに接続され、ドレインが第３の電位ノードに接続される第５の電界効果トランジスタと、
前記第５の電界効果トランジスタのソース電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する増幅回路とを有することを特徴とする付記１記載の温度センサ回路。
（付記８）
前記電圧生成回路は、
ドレイン及びゲートが電流源に接続され、ソースが第４の電位ノードに接続される第６の電界効果トランジスタと、
ドレインが前記第４の電界効果トランジスタのドレインに接続され、ゲートが前記第６の電界効果トランジスタのゲートに接続され、ソースが前記第４の電位ノードに接続される第７の電界効果トランジスタと、
ドレイン及びゲートが前記第５の電界効果トランジスタのドレインに接続され、ソースが前記第４の電位ノードに接続される第８の電界効果トランジスタとを有することを特徴とする付記７記載の温度センサ回路。
（付記９）
前記第５の電界効果トランジスタのゲート幅は、制御信号に応じて変更可能であることを特徴とする付記７又は８記載の温度センサ回路。
（付記１０）
前記第５の電界効果トランジスタは、前記第３の電界効果トランジスタのドレインと、前記第３の電位ノードの間に並列に設けられた複数の要素トランジスタを含み、
前記第４の電界効果トランジスタのゲートにゲートが接続される前記複数の要素トランジスタの数を前記制御信号に応じて変更することにより、前記第５の電界効果トランジスタのゲート幅を変更する
ことを特徴とする付記９記載の温度センサ回路。
（付記１１）
温度に比例する電流を出力する温度センサ回路と、
前記温度に比例する電流に応じて処理する処理回路とを有し、
前記温度センサ回路は、
閾値電圧の２倍の電圧がゲートに印加された場合に温度に比例する電流を出力する第１の電界効果トランジスタを含む出力回路と、
複数の電界効果トランジスタによって前記閾値電圧の２倍の電圧を生成し、前記生成した閾値電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する電圧生成回路と、
を有することを特徴とする集積回路。
（付記１２）
前記電圧生成回路内のトランジスタは、すべて電界効果トランジスタであることを特徴とする付記１１記載の集積回路。
（付記１３）
前記電圧生成回路は、
ソースが第１の電位ノードに接続され、ゲート及びドレインが相互に接続される第２の電界効果トランジスタと、
ソースが前記第１の電位ノードに接続され、ゲートが前記第２の電界効果トランジスタのゲートに接続され、ドレインが前記第１の電界効果トランジスタのゲートに接続される第３の電界効果トランジスタと、
ソースが前記第２の電界効果トランジスタのドレインに接続され、ゲート及びドレインが相互に接続される第４の電界効果トランジスタと、
ソースが前記第４の電界効果トランジスタのドレインに接続され、ゲート及びドレインが第２の電位ノードに接続される第５の電界効果トランジスタと、
ソースが前記第３の電界効果トランジスタのドレインに接続され、ゲートが前記第５の電界効果トランジスタのゲートに接続され、ドレインが第３の電位ノードに接続される第６の電界効果トランジスタとを有することを特徴とする付記１１記載の集積回路。
（付記１４）
前記電圧生成回路は、
ドレイン及びゲートが電流源に接続され、ソースが第４の電位ノードに接続される第７の電界効果トランジスタと、
ドレインが前記第５の電界効果トランジスタのドレインに接続され、ゲートが前記第７の電界効果トランジスタのゲートに接続され、ソースが前記第４の電位ノードに接続される第８の電界効果トランジスタと、
ドレイン及びゲートが前記第６の電界効果トランジスタのドレインに接続され、ソースが前記第４の電位ノードに接続される第９の電界効果トランジスタとを有することを特徴とする付記１３記載の集積回路。
（付記１５）
前記第６の電界効果トランジスタのゲート幅は、制御信号に応じて変更可能であることを特徴とする付記１３又は１４記載の集積回路。
（付記１６）
前記第６の電界効果トランジスタは、前記第３の電界効果トランジスタのドレインと、前記第３の電位ノードの間に並列に設けられた複数の要素トランジスタを含み、
前記第５の電界効果トランジスタのゲートにゲートが接続される前記複数の要素トランジスタの数を前記制御信号に応じて変更することにより、前記第６の電界効果トランジスタのゲート幅を変更する
ことを特徴とする付記１５記載の集積回路。
（付記１７）
前記電圧生成回路は、
ソースが第１の電位ノードに接続され、ゲート及びドレインが相互に接続される第２の電界効果トランジスタと、
ソースが前記第１の電位ノードに接続され、ゲートが前記第２の電界効果トランジスタのゲートに接続される第３の電界効果トランジスタと、
ソースが前記第２の電界効果トランジスタのドレインに接続され、ゲート及びドレインが第２の電位ノードに接続される第４の電界効果トランジスタと、
ソースが前記第３の電界効果トランジスタのドレインに接続され、ゲートが前記第４の電界効果トランジスタのゲートに接続され、ドレインが第３の電位ノードに接続される第５の電界効果トランジスタと、
前記第５の電界効果トランジスタのソース電圧の２倍の電圧を前記第１の電界効果トランジスタのゲートに供給する増幅回路とを有することを特徴とする付記１１記載の集積回路。
（付記１８）
前記電圧生成回路は、
ドレイン及びゲートが電流源に接続され、ソースが第４の電位ノードに接続される第６の電界効果トランジスタと、
ドレインが前記第４の電界効果トランジスタのドレインに接続され、ゲートが前記第６の電界効果トランジスタのゲートに接続され、ソースが前記第４の電位ノードに接続される第７の電界効果トランジスタと、
ドレイン及びゲートが前記第５の電界効果トランジスタのドレインに接続され、ソースが前記第４の電位ノードに接続される第８の電界効果トランジスタとを有することを特徴とする付記１７記載の集積回路。
（付記１９）
前記第５の電界効果トランジスタのゲート幅は、制御信号に応じて変更可能であることを特徴とする付記１７又は１８記載の集積回路。
（付記２０）
前記第５の電界効果トランジスタは、前記第３の電界効果トランジスタのドレインと、前記第３の電位ノードの間に並列に設けられた複数の要素トランジスタを含み、
前記第４の電界効果トランジスタのゲートにゲートが接続される前記複数の要素トランジスタの数を前記制御信号に応じて変更することにより、前記第５の電界効果トランジスタのゲート幅を変更する
ことを特徴とする付記１９記載の集積回路。
（付記２１）
前記処理回路は、パラレル信号をシリアル信号に変換するパラレルシリアル変換器又はシリアル信号をパラレル信号に変換するシリアルパラレル変換器であることを特徴とする付記１１〜２０のいずれか１項に記載の集積回路。
【符号の説明】
【００６９】
３００  温度センサ回路
３０１  電圧生成回路
３０２  出力回路
３０３  電流源
３０４  抵抗
Ｍ１〜Ｍ９  電界効果トランジスタ
【図１】
2016121907.tif 000003
【図２】
2016121907.tif 000004
【図３】
2016121907.tif 000005
【図４】
2016121907.tif 000006
【図５】
2016121907.tif 000007
【図６】
2016121907.tif 000008
【図７】
2016121907.tif 000009