(57)【要約】【課題】低電圧異常の原因を判別できる電源装置を提供する。【解決手段】スイッチング素子Ｑ１，Ｑ２、インダクタＬ１及びキャパシタＣ１により形成されるコンバータ部分と、直流電源Ｖ２が接続される外部接続端子１３との間にスイッチング素子Ｓ１が接続されている。スイッチング素子Ｓ１をオンし、スイッチング素子Ｑ１，Ｑ２をオンオフする制御状態で、インダクタＬ１とスイッチング素子Ｓ１との接続点の電圧値Ｖｓを検出する。Ｖｓ≦Ｖth1である場合、インダクタＬ１に流れる電流値Ｉｓを検出し、電流値Ｉｓが正の場合、直流電源Ｖ２の異常と判定し、電流値Ｉｓが負の場合、スイッチング素子Ｑ２の異常と判定する。【選択図】図１
2016140119.tif 000002
【特許請求の範囲】
【請求項１】
第１直流電源が接続される第１接続部と、
第２直流電源が接続される第２接続部と、
前記第１接続部からグランドの間に順次直列に接続された第１スイッチング素子及び第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子の接続点からグランドの間に、順次直列に接続されたインダクタ及びキャパシタと、
前記第１スイッチング素子をオンオフする制御部と、
前記インダクタ及び前記キャパシタの接続点と前記第２接続部との間の電圧を検出する電圧検出部と、
前記インダクタに流れる電流の方向を検出する電流方向検出部と、
前記電圧検出部が検出した電圧が所定値以下の場合、低電圧異常と判定する判定部と、
を備え、
前記判定部は、
前記電流方向検出部が検出した電流の方向が、前記第１接続部側から前記第２接続部の方向である場合、前記第２接続部側の異常と判定し、前記第２接続部側から前記第１接続部の方向である場合、前記第２スイッチング素子の異常と判定する、
電源装置。
【請求項２】
前記インダクタ及び前記キャパシタの接続点と、前記第２接続部との間に接続された第３スイッチング素子、
を備え、
前記制御部は、
前記判定部が前記第２スイッチング素子の異常と判定とした場合、前記第３スイッチング素子をオフにする、
請求項１に記載の電源装置。
【請求項３】
前記第３スイッチング素子は、ボディーダイオードの方向が互いに逆方向となるよう接続された２つのＭＯＳ−ＦＥＴから構成された双方向スイッチング素子である、
請求項２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を降圧する電源装置に関する。
【背景技術】
【０００２】
特許文献１には、直流電源に接続されたＤＣ−ＤＣコンバータ等の電源装置に異常が生じた際の異常判定方法が開示されている。特許文献１に記載の判定方法では、所定位置で検出した電圧が所定値未満の場合、コンバータの還流用半導体素子がショート状態である、又は、コンバータのスイッチング素子がオープン状態であると異常判定する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５６１１３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電源装置（ＤＣ−ＤＣコンバータ）では、素子のショート異常又はオープン異常が電圧異常の原因になるとは限らず、例えば、電源装置に接続された直流電源が電圧異常の原因となる場合もある。しかしながら、特許文献１に記載の判定方法では、直流電源に電圧異常の原因があることを特定できず、電圧異常検出後の対応を適切に行えない場合がある。
【０００５】
そこで、本発明の目的は、低電圧異常の原因を判別できる電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る電源装置は、第１直流電源が接続される第１接続部と、第２直流電源が接続される第２接続部と、前記第１接続部からグランドの間に順次直列に接続された第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子の接続点からグランドの間に、順次直列に接続されたインダクタ及びキャパシタと、前記第１スイッチング素子をオンオフする制御部と、前記インダクタ及び前記キャパシタの接続点と前記第２接続部との間の電圧を検出する電圧検出部と、前記インダクタに流れる電流の方向を検出する電流方向検出部と、前記電圧検出部が検出した電圧が所定値以下の場合、低電圧異常と判定する判定部と、を備え、前記判定部は、前記電流方向検出部が検出した電流の方向が、前記第１接続部側から前記第２接続部の方向である場合、前記第２接続部側の異常と判定し、前記第２接続部側から前記第１接続部の方向である場合、前記第２スイッチング素子の異常と判定することを特徴とする。
【０００７】
この構成では、低電圧異常の原因が、第２スイッチング素子であるか、第２接続部に接続された第２直流電源であるかを判別できるため、異常検出後の対応を適切に行える。
【０００８】
本発明に係る電源装置は、前記インダクタ及び前記キャパシタの接続点と、前記第２接続部との間に接続された第３スイッチング素子を備え、前記制御部は、前記判定部が前記第２スイッチング素子の異常と判定とした場合、前記第３スイッチング素子をオフにすることが好ましい。
【０００９】
この構成では、第２スイッチング素子の異常、例えばショート破壊（オフしているにもかかわらず導通状態となる）である場合、第２スイッチング素子側へ電流が流れ込むことを防止できる。
【００１０】
本発明に係る電源装置では、前記第３スイッチング素子は、ボディーダイオードの方向が互いに逆方向となるよう接続された２つのＭＯＳ−ＦＥＴから構成された双方向スイッチング素子であることが好ましい。
【００１１】
この構成では、ＭＯＳ−ＦＥＴがオフのときであっても、２つのＭＯＳ−ＦＥＴのボディーダイオードが互いに逆方向であるため、電流を阻止できる。
【発明の効果】
【００１２】
本発明によれば、低電圧異常の原因を判別できるため、異常検出後の対応を適切に行える。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る電源装置の回路図
【図２】電源装置の低電圧異常を判定する処理のフローチャート
【図３】実施形態２に係る電源装置の回路図
【発明を実施するための形態】
【００１４】
（実施形態１）
図１は、実施形態１に係る電源装置１の回路図である。
【００１５】
電源装置１は外部接続端子１１，１２，１３，１４を備えている。外部接続端子１１，１２には直流電源Ｖ１が接続される。外部接続端子１３，１４には直流電源Ｖ２が接続される。外部接続端子１２，１４の接続ラインはグランドに接続されている。本実施形態では、電源装置１は、外部接続端子１１，１２から入力された直流電圧を降圧して、外部接続端子１３，１４から出力する降圧コンバータとして説明する。
【００１６】
直流電源Ｖ１は、本発明に係る「第１直流電源」に相当する。直流電源Ｖ２は、本発明に係る「第２直流電源」に相当する。また、外部接続端子１１は、本発明に係る「第１接続部」に相当し、外部接続端子１３は、本発明に係る「第２接続部」に相当する。
【００１７】
外部接続端子１１，１２には、スイッチング素子Ｑ１，Ｑ２が順次直列に接続されている。スイッチング素子Ｑ１，Ｑ２はＭＯＳ−ＦＥＴである。スイッチング素子Ｑ１は、本発明に係る「第１スイッチング素子」に相当する。スイッチング素子Ｑ２は、本発明に係る「第２スイッチング素子」に相当する。なお、スイッチング素子Ｑ２はダイオードであってもよい。この場合、ダイオードのカソードがスイッチング素子Ｑ１に接続される。
【００１８】
スイッチング素子Ｑ１，Ｑ２の接続点Ｐには、順次インダクタＬ１とキャパシタＣ１とが直列に接続されている。インダクタＬ１とキャパシタＣ１との接続点は、スイッチング素子Ｓ１を介して外部接続端子１３に接続されている。スイッチング素子Ｓ１は、ボディーダイオードＤ１を有するＭＯＳ−ＦＥＴであり、本発明に係る「第３スイッチング素子」に相当する。スイッチング素子Ｓ１は、そのドレインが外部接続端子１３側となるように接続される。
【００１９】
電源装置１はコントローラ１５を備えている。コントローラ１５は、コンバータ制御部１５１、電圧検出部１５２、電流検出部１５３及び異常判定部１５４を有している。
【００２０】
コンバータ制御部１５１は、スイッチング素子Ｑ１，Ｑ２をスイッチング制御し、外部接続端子１１，１２から入力された直流電圧を降圧する。なお、スイッチング素子Ｑ２に代えてダイオードを用いた場合、コンバータ制御部１５１は、スイッチング素子Ｑ１のみをスイッチング制御する。
【００２１】
電圧検出部１５２は、インダクタＬ１とスイッチング素子Ｓ１の接続点における電圧、すなわち、コンバータ動作により降圧された直流電圧の電圧値Ｖｓを検出する。直列接続された分圧抵抗Ｒ１，Ｒ２が、キャパシタＣ１に対して並列に接続されている。電圧検出部１５２は、分圧抵抗Ｒ１，Ｒ２により検出される電圧を基に電圧値Ｖｓを検出する。
【００２２】
電流検出部１５３は、インダクタＬ１に流れる電流の電流値Ｉｓを検出する。インダクタＬ１には、電流検出用の抵抗Ｒ３が直列に接続されている。電流検出部１５３は、その抵抗Ｒ３の両端の電圧降下を測定することで、電流値Ｉｓを検出する。検出された電流値Ｉｓから、インダクタＬ１に流れる電流の方向が判定できる。電流値Ｉｓが正の場合、電流の方向は、接続点Ｐから外部接続端子１３への方向である。電流値Ｉｓが負の場合、電流の方向は、外部接続端子１３から接続点Ｐへの方向である。
【００２３】
異常判定部１５４は、電源装置１の低電圧異常の有無、低電圧異常の原因の判定、及びスイッチング素子Ｓ１のスイッチング制御を行う。異常判定部１５４は、平時は、スイッチング素子Ｓ１をオンにする。スイッチング素子Ｓ１がオンの状態で、コンバータ制御部１５１は、スイッチング素子Ｑ１，Ｑ２をスイッチング制御する。これにより、外部接続端子１１，１２から入力された直流電圧は降圧され、外部接続端子１３，１４から出力される。この制御状態では、電源装置１は通常の降圧動作を行う。
【００２４】
通常の降圧動作において、異常判定部１５４は、電圧検出部１５２が検出した電圧値Ｖｓがしきい値Ｖth1以下であるか否かを判定する。しきい値Ｖth1は、例えば、電源装置１が正常動作した場合に出力されるべき電圧の電圧値に基づいて設定される。電圧値Ｖｓがしきい値Ｖth1以下である場合、異常判定部１５４は、低電圧異常が発生したと判定する。そして、異常判定部１５４は、電流検出部１５３が検出した電流値Ｉｓから、インダクタＬ１に流れる電流の方向を判定する。電流値Ｉｓが正の場合、異常判定部１５４は、直流電源Ｖ２が低電圧異常の原因であると判定する。電流値Ｉｓが負の場合、異常判定部１５４は、スイッチング素子Ｑ２のショート破壊（正のゲート電圧が印加されているにもかかわらずドレイン・ソース間が導通状態となる）が低電圧異常の原因であると判定する。
【００２５】
スイッチング素子Ｑ２のショート破壊が低電圧異常の原因であると判定した場合、異常判定部１５４は、スイッチング素子Ｓ１をオフにする。スイッチング素子Ｑ２がショート破壊している場合、スイッチング素子Ｑ２側が低電位となり、直流電源Ｖ２からスイッチング素子Ｑ２へと電流が流れる。そこで、スイッチング素子Ｓ１をオフにすることで、直流電源Ｖ２からスイッチング素子Ｑ２へと流れる電流を防止できる。
【００２６】
以上のように、直流電源Ｖ２及びスイッチング素子Ｑ２の何れかに低電圧異常の原因があると判別できるため、低電圧異常検出後、適切な対応を行うことができる。例えば、スイッチング素子Ｑ２がショート破壊している場合に、スイッチング素子Ｑ２に電流が流れ込むことを防止できる。その結果、スイッチング素子Ｑ２及び周辺部品に対して、異常時電流によるストレスを抑制できる。また、流れる電流を抑制することで、異常検出後の対応を安全に行える。
【００２７】
図２は、電源装置１の低電圧異常を判定する処理のフローチャートである。図２に示す処理は、コントローラ１５により実行される。
【００２８】
コントローラ１５は通常の降圧動作を実行する（Ｓ１）。すなわち、スイッチング素子Ｓ１をオンした状態で、コンバータ制御部１５１は、スイッチング素子Ｑ１，Ｑ２をスイッチング制御する。これにより、外部接続端子１１，１２から入力された直流電圧は降圧され、外部接続端子１３，１４から出力される。次に、コントローラ１５は、所定時間（例えば１０ms）待機する（Ｓ２）。その後、電圧検出部１５２は電圧値Ｖｓを検出する（Ｓ３）。
【００２９】
異常判定部１５４は、電圧値Ｖｓがしきい値Ｖth1以下（Ｖｓ≦Ｖth1）であるか否かを判定する（Ｓ４）。Ｖｓ≦Ｖth1でない場合（Ｓ４：ＮＯ）、コントローラ１５は、Ｓ２の処理を再実行する。Ｖｓ≦Ｖth1の場合（Ｓ４：ＹＥＳ）、電流検出部１５３は、電流値Ｉｓを検出し（Ｓ５）、電流値Ｉｓが正であるか否かを判定する（Ｓ６）。
【００３０】
電流値Ｉｓが正である場合（Ｓ６：ＹＥＳ）、すなわち、接続点Ｐから外部接続端子１３へ電流が流れている場合、異常判定部１５４は、直流電源Ｖ２が低電圧異常の原因であると判定する（Ｓ７）。一方、電流値Ｉｓが正でない場合（Ｓ６：ＮＯ）、すなわち、外部接続端子１３から接続点Ｐへ電流が流れている場合、異常判定部１５４は、スイッチング素子Ｑ２のショート破壊が低電圧異常の原因であると判定する（Ｓ８）。その後、異常判定部１５４は、スイッチング素子Ｓ１をオフにする（Ｓ９）。これにより、スイッチング素子Ｑ２側へ電流が流れ込むことを防止できる。
【００３１】
その後、コントローラ１５は、例えば、ステータス異常等により警告し（Ｓ１０）、本処理を終了する。
【００３２】
（実施形態２）
図３は、実施形態２に係る電源装置２の回路図である。
【００３３】
この例では、インダクタＬ１と外部接続端子１３との間に接続されたスイッチング素子Ｓ２は、双方向スイッチング素子である。スイッチング素子Ｓ２は、２つのＭＯＳ−ＦＥＴ２１，２２で構成されている。ＭＯＳ−ＦＥＴ２１，２２は、それぞれのボディーダイオードＤ１，Ｄ２の方向が互いに逆となるように接続されている。
【００３４】
コントローラ１５は、直流電源Ｖ２が低電圧異常の原因であると判定した場合、ＭＯＳ−ＦＥＴ２１，２２をオフにすることで、直流電源Ｖ１から直流電源Ｖ２へ電流が流れることを防止できる。直流電源Ｖ２への電流を阻止することで、電源装置２内の部品故障、周辺回路故障の波及を抑制できる。
【００３５】
なお、スイッチング素子Ｓ２は、ボディーダイオードが形成されないＩＧＢＴ（InsulatedGate Bipolar Transistor）、又はＧａＮ−ＦＥＴであってもよい。この場合、スイッチング素子Ｓ２は一つの部品で構成できるため、省スペース化が図れる。
【符号の説明】
【００３６】
１，２…電源装置
１１…外部接続端子（第１接続部）
１２，１４…外部接続端子
１３…外部接続端子（第２接続部）
１５…コントローラ（制御部）
２１，２２…ＭＯＳ−ＦＥＴ
１５１…コンバータ制御部
１５２…電圧検出部
１５３…電流検出部
１５４…異常判定部
Ｃ１…キャパシタ
Ｄ１，Ｄ２…ボディーダイオード
Ｌ１…インダクタ
Ｐ…接続点
Ｑ１…スイッチング素子（第１スイッチング素子）
Ｑ２…スイッチング素子（第２スイッチング素子）
Ｒ１，Ｒ２…分圧抵抗
Ｒ３…抵抗
Ｓ１，Ｓ２…スイッチング素子（第３スイッチング素子）
Ｖ１…直流電源（第１直流電源）
Ｖ２…直流電源（第２直流電源）
【図１】
2016140119.tif 000003
【図２】
2016140119.tif 000004
【図３】
2016140119.tif 000005