(57)【要約】【課題】生産性の高い半導体発光素子を提供する。【解決手段】実施形態によれば、基板、第１〜第３半導体層、第１、第２電極、を含む半導体発光素子が提供される。第１半導体層は、第１導電形である。第１半導体層は、基板と第１方向に離間する。第１半導体層は、第１半導体領域と、第２方向において第１半導体領域と並ぶ第２半導体領域と、を含む。第２半導体層は、第２導電形である。第２半導体層は、第２半導体領域と基板との間に設けられる。第３半導体層は、第２半導体領域と第２半導体層との間に設けられる。第１電極は、第１半導体領域と基板との間に設けられ、第１半導体領域と電気的に接続される。第２電極は、第２半導体層と基板との間に設けられ、第２半導体層と電気的に接続される。基板は、第１領域と、第２領域と、を含む。第２領域は、第１方向において第１領域と第１電極との間に設けられる。【選択図】図１
2016174018.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板と第１方向に離間し、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、を含む第１導電形の第１半導体層と、
前記第２半導体領域と前記基板との間に設けられた第２導電形の第２半導体層と、
前記第２半導体領域と前記第２半導体層との間に設けられた第３半導体層と、
前記第１半導体領域と前記基板との間に設けられ前記第１半導体領域と電気的に接続された第１電極と、
前記第２半導体層と前記基板との間に設けられ前記第２半導体層と電気的に接続された第２電極と、
を備え、
前記基板は、第１領域と、前記第１方向において前記第１領域の一部と前記１電極との間に設けられた第２領域と、を含む、半導体発光素子。
【請求項２】
前記第１電極と前記第２領域との間、及び、前記第２電極と前記第１領域との間に設けられた金属層をさらに備え、
前記第２領域は、前記第１方向において前記第１半導体領域と重なり、前記第２方向において前記金属層と重なる、請求項１記載の半導体発光素子。
【請求項３】
前記基板の材料は、前記金属層の材料と異なる、請求項２記載の半導体発光素子。
【請求項４】
前記第２領域の前記第１方向に沿う厚さは、前記第１半導体領域と前記第１領域との間の前記第１方向に沿う第１距離の０．２倍以上０．８倍以下である、請求項１〜３のいずれか１つに記載の半導体発光素子。
【請求項５】
前記第１距離は、４マイクロメートル以上７マイクロメートル以下である、請求項４記載の半導体発光素子。
【請求項６】
前記第２領域の前記第１方向に沿う厚さは、前記第１半導体領域と前記第１領域との間の前記第１方向に沿う第１距離と、前記第２半導体層と前記第１領域との間の前記第１方向に沿う第２距離との差の１倍以上１．６倍以下である、請求項１〜３のいずれか１つに記載の半導体発光素子。
【請求項７】
前記差は、０．５マイクロメートル以上３．５マイクロメートル以下である、請求項６記載の半導体発光素子。
【請求項８】
前記第２領域の前記第２方向に沿う長さは、前記基板から前記第１電極に向かう方向に沿って減少する、請求項１〜７のいずれか１つに記載の半導体発光素子。
【請求項９】
前記第２領域の材料は、前記第１領域の材料と異なる、請求項１〜８のいずれか１つに記載の半導体発光素子。
【請求項１０】
前記金属層は、前記第１電極と電気的に接続されている、請求項２記載の半導体発光素子。
【請求項１１】
前記第２電極と前記金属層との間、及び、前記第１電極と前記第２電極との間に設けられた絶縁層をさらに備えた、請求項１０記載の半導体発光素子。
【請求項１２】
前記金属層は、前記第２電極と電気的に接続されている、請求項２記載の半導体発光素子。
【請求項１３】
前記第１電極と前記金属層との間、及び、前記第１電極と前記第２電極との間に設けられた絶縁層をさらに備えた、請求項１２記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Light Emitting Diode）などの半導体発光素子において、生産性の向上が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１７１３４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、生産性の高い半導体発光素子を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、基板と、第１半導体層と、第２半導体層と、第３半導体層と、第１電極と、第２電極と、を含む半導体発光素子が提供される。前記第１半導体層は、第１導電形である。前記第１半導体層は、前記基板と第１方向に離間する。前記第１半導体層は、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、を含む。前記第２半導体層は、第２導電形である。前記第２半導体層は、前記第２半導体領域と前記基板との間に設けられる。前記第３半導体層は、前記第２半導体領域と前記第２半導体層との間に設けられる。前記第１電極は、前記第１半導体領域と前記基板との間に設けられ、前記第１半導体領域と電気的に接続される。前記第２電極は、前記第２半導体層と前記基板との間に設けられ、前記第２半導体層と電気的に接続される。前記基板は、第１領域と、第２領域と、を含む。前記第２領域は、前記第１方向において前記第１領域の一部と前記１電極との間に設けられる。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
【図２】図２（ａ）〜図２（ｄ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
【図３】図３（ａ）〜図３（ｃ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
【図４】図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
【図５】参考例に係る半導体発光素子を例示する模式的断面図である。
【図６】第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。  
図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。
図１（ｂ）は、図１（ａ）の矢印ＡＡから見た平面図である。
【０００９】
図１（ａ）に示すように、本実施形態に係る半導体発光素子１１０は、第１半導体層１１と、第２半導体層１２と、第３半導体層１３と、基板７０と、金属層７５と、絶縁層６０と、第１電極４１と、第２電極５１と、を含む。
【００１０】
基板７０として、シリコン（Ｓｉ）またはサファイアなどの半導体基板が用いられる。基板７０は、例えば、導電性である。
【００１１】
第１半導体層１１は、第１導電形である。第１半導体層１１は、第１方向において基板７０と離間する。基板７０から第１半導体層１１に向かう方向が第１方向である。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。第２方向は、例えば、Ｘ軸方向である。Ｚ軸方向とＸ軸方向とに対して垂直な１つの方向をＹ軸方向とする。
第１半導体層１１は、第１半導体領域１１ａと、第１方向と交差する第２方向において第１半導体領域１１ａと並ぶ第２半導体領域１１ｂと、を含む。さらに、第１半導体層１１は、第３半導体領域１１ｃを含む。第３半導体領域１１ｃは、第１半導体領域１１ａと第２半導体領域１１ｂとの間に設けられる。
【００１２】
第２半導体層１２は、第２導電形である。第２半導体層１２は、第２半導体領域１１ｂと基板７０との間に設けられる。Ｚ軸方向は、第２半導体層１２と第１半導体層１１とが積層される方向に対応する。
【００１３】
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下の例では、第１導電形がｎ形、第２導電形がｐ形とする。
【００１４】
第３半導体層１３は、第２半導体領域１１ｂと第２半導体層１２との間に設けられる。第３半導体層１３は、例えば、活性層を含む。第３半導体層１３は、例えば、発光部である。
【００１５】
第１半導体層１１、第２半導体層１２及び第３半導体層１３は、積層体１０に含まれる。積層体１０は、Ｘ−Ｙ平面に広がっている。積層体１０は、メサ形状の半導体凸状部１０ｐを含む。半導体凸状部１０ｐは、第２半導体領域１１ｂの一部、第３半導体層１３及び第２半導体層１２を含む。積層体１０には、Ｘ軸方向において半導体凸状部１０ｐと並ぶ半導体凹状部１０ｄが設けられている。これらの半導体凸状部１０ｐ及び半導体凹状部１０ｄは、メサの段差となる。
【００１６】
第１半導体層１１、第２半導体層１２及び第３半導体層１３は、例えば、窒化物半導体を含む。第１半導体層１１は、例えば、ｎ形不純物を含むＧａＮ層を含む。ｎ形不純物には、Ｓｉ、Ｏ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかが用いられる。第１半導体層１１は、例えば、ｎ側コンタクト層を含む。第２半導体層１２は、例えば、ｐ形不純物を含むＧａＮ層を含む。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかが用いられる。第２半導体層１２は、例えば、ｐ側コンタクト層を含む。
【００１７】
第１電極４１は、基板７０と第１半導体領域１１ａとの間に設けられる。第１電極４１は、第１半導体領域１１ａ及び基板７０と電気的に接続される。第１電極４１は、例えば、ｎ電極である。第１電極４１は、例えば、アルミニウム（Ａｌ）またはアルミニウム系合金を含む。第１電極４１は、例えば、光反射性である。この例において、第１電極４１は、基板７０と第３半導体領域１１ｃとの間、及び、基板７０と第２半導体領域１１ｂとの間に延在して設けられる。
【００１８】
第２電極５１は、基板７０と第２半導体層１２との間に設けられる。第２電極５１は、第２半導体層１２と電気的に接続される。第２電極５１は、例えば、ｐ電極である。第２電極５１は、例えば、銀（Ａｇ）または銀系合金を含む。第２電極５１は、例えば、光反射性である。
【００１９】
本明細書において、電気的に接続されている状態は、第１導体と第２導体とが直接接している状態を含む。さらに、電気的に接続されている状態は、第１導体と第２導体との間に第３導体が挿入されて、第３導体を介して第１導体と第２導体の間に電流が流れる状態を含む。重なる状態は、Ｚ軸方向と直交する平面（Ｘ−Ｙ平面）上に投影したときに、少なくとも一部が重なる状態を含む。
【００２０】
絶縁層６０は、基板７０と第２電極５１との間、及び、第１電極４１と第２電極５１との間に設けられる。絶縁層６０は、第２電極５１と基板７０とを電気的に絶縁する。絶縁層６０は、第１電極４１と第２電極５１とを絶縁する。絶縁層６０は、Ｘ軸方向において、第１電極４１と半導体凸状部１０ｐとの間に設けられる。絶縁層６０は、第２電極５１及び第２半導体層１２の一部を覆う。絶縁層６０は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンなどを含む。
【００２１】
金属層７５は、基板７０と第１電極４１との間、及び、基板７０と第２電極５１との間に設けられる。金属層７５は、例えば、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、錫と金を含む合金、または、錫とニッケルを含む合金、いずれかを含む。金属層７５は、基板７０及び第１電極４１と電気的に接続される。
【００２２】
半導体発光素子１１０は、第１パッド４２と、第２パッド５２と、を含む。金属層７５の一部の上に、上記の第１電極４１、第２電極５１、絶縁層６０及び積層体１０が設けられる。金属層７５の別の一部の上に第１パッド４２が設けられる。第１パッド４２は、第１電極４１と繋がっている。第１パッド４２は、例えば、ｎ側パッドである。第１パッド４２は、第１電極４１を介して、第１半導体層１１と電気的に接続される。
【００２３】
一方、第２電極５１の一部の上に第２パッド５２が設けられる。第２パッド５２は、第２電極５１と繋がっている。第２パッド５２は、例えば、ｐ側パッドである。第２パッド５２は、第２電極５１を介して、第２半導体層１２と電気的に接続される。
【００２４】
第１パッド４２と基板７０との間に電圧を印加することにより、第３半導体層１３に電流が供給され、第３半導体層１３から光が放出される。放出された光（発光光）は、半導体発光素子１１０の外部に出射する。発光光は、第２電極５１及び第１電極４１で反射される。第１半導体層１１の表面（図１（ａ）における上面）が、光出射面となる。半導体発光素子１１０は、例えば、ＬＥＤである。
【００２５】
本実施形態においては、基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む。第２領域７０ｂは、Ｚ軸方向において、第１領域７０ａの一部と、第１電極４１と、の間に設けられる。第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。すなわち、第２領域７０ｂは、第１領域７０ａに対して凸であり、金属層７５の側に突き出ている。金属層７５には、第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが設けられている。
【００２６】
すなわち、基板７０は、凸部７０ｐと、凹部７０ｄと、を含む。凸部７０ｐは、凹部７０ｄ比べて、相対的に突出した部分である。第１電極４１は、凸部７０ｐの上に設けられる。第２電極５１は、凹部７０ｄの上に設けられる。第２半導体層１２は、第２電極５１の上に設けられ、第２電極５１と電気的に接続される。第３半導体層１３は、第２半導体層１２の上に設けられる。第１半導体層１１は、第１電極４１の上及び第３半導体層１３の上に設けられ、第１電極４１と電気的に接続される。
【００２７】
基板７０の材料は、金属層７５の材料とは異なることが好ましい。基板７０の材料には、例えば、シリコンが用いられる。金属層７５の材料には、例えば、ニッケルと錫を含む合金が用いられる。製造コストの観点から、金属層７５は、比較的高価な金を用いないことが好ましい。
【００２８】
第２領域７０ｂのＺ軸方向に沿う厚さｔ１は、例えば、第１距離ｄ１の０．２倍以上０．８倍以下である。第１距離ｄ１は、第１半導体領域１１ａと第１領域７０ａとの間のＺ軸方向に沿う距離である。第１距離ｄ１は、例えば、４マイクロメートル（μｍ）以上７μｍ以下である。
【００２９】
厚さｔ１は、例えば、差Δｄの１倍以上１．６倍以下である。差Δｄは、第１距離ｄ１と、第２距離ｄ２との差である。第２距離ｄ２は、第２半導体層１２と第１領域７０ａとの間のＺ軸方向に沿う距離である。すなわち、差Δｄは、半導体凸状部１０ｐのＺ軸方向における厚さに対応する。差Δｄは、例えば、０．５μｍ以上３．５μｍ以下である。
【００３０】
第２領域７０ｂのＸ軸方向に沿う長さＬ１は、基板７０から第１電極４１に向かう方向に沿って減少する。長さＬ１の変化は、例えば、連続的である。すなわち、第２領域７０ｂの側面は、テーパ形状である。
【００３１】
例えば、第２領域７０ｂの材料は、第１領域７０ａの材料と同じである。第１領域７０ａ及び第２領域７０ｂの材料には、例えば、シリコンが用いられる。第１領域７０ａと第２領域７０ｂとは、エッチングなどにより、一体的に形成される。
【００３２】
第２領域７０ｂの材料は、第１領域７０ａの材料と異なっていてもよい。第１領域７０ａの材料には、例えば、シリコンが用いられる。第２領域７０ｂの材料には、例えば、酸化シリコン、窒化シリコン、または、窒化アルミニウムなどが用いられる。
【００３３】
以下、半導体発光素子１１０の製造方法の例について説明する。  
図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｃ）、図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
【００３４】
図２（ａ）に示すように、成長用基板９０の上に、バッファ層（図示せず）を形成し、バッファ層の上に、第１半導体層１１となる第１半導体膜１１ｆを形成する。第１半導体膜１１ｆの上に、第３半導体層１３となる第３半導体膜１３ｆを形成する。第３半導体膜１３ｆの上に、第２半導体層１２となる第２半導体膜１２ｆを形成する。これにより、積層体１０となる積層膜１０ｆが得られる。これらの半導体膜の形成においては、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）などが用いられる。成長用基板９０には、例えば、Ｓｉ、ＳｉＯ２、ＡｌＯ２、石英、サファイア、ＧａＮ、ＳｉＣ及びＧａＡsのいずれかの基板が用いられる。
【００３５】
図２（ｂ）に示すように、第２半導体膜１２ｆの一部と、第３半導体膜１３ｆの一部と、第１半導体膜１１ｆの一部と、を除去して、積層体１０を形成する。なお、図２（ｂ）以降において成長用基板９０の図示は省略する。この除去においては、例えば、ＲＩＥ（Reactive Ion Etching）などが用いられる。積層体１０に、メサ形状（半導体凸状部１０ｐ及び半導体凹状部１０ｄ）が形成される。
【００３６】
図２（ｃ）に示すように、積層体１０の上に、第１絶縁層６０ａとなる第１絶縁膜６０ａｆを形成する。第１絶縁膜６０ａｆは、例えば、酸化シリコンを含む。例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または、ＳＯＧ（Spin On Glass）法などが用いられる。
【００３７】
図２（ｄ）に示すように、第１絶縁膜６０ａｆの一部を除去し、除去により露出した第２半導体層１２の上に、ｐ側の第２電極５１を形成する。
【００３８】
図３（ａ）に示すように、第１絶縁膜６０ａｆ及び第２電極５１の上に、第２絶縁層６０ｂとなる第２絶縁膜６０ｂｆを形成する。第２絶縁膜６０ｂｆは、例えば、酸化シリコンを含む。
【００３９】
図３（ｂ）に示すように、第１絶縁膜６０ａｆ及び第２絶縁膜６０ｂｆの一部を除去して第１絶縁層６０ａ及び第２絶縁層６０ｂを形成する。これらの除去により露出した第１半導体層１１の上に、ｎ側の第１電極４１を形成する。第１絶縁層６０ａ及び第２絶縁層６０ｂが、絶縁層６０となる。
【００４０】
図３（ｃ）に示すように、第１電極４１及び絶縁層６０の上（図３（ｃ）では下）に、金属層７５を形成する。金属層７５には、基板７０の第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが形成されている。なお、金属層７５の膜は、例えば、スパッタ法または蒸着法を用いて、メサの段差部分に形成される。このため、金属層７５のメサ段差部分に応じた部分が金属層凹部７５ｄとなる。
【００４１】
図４（ａ）に示すように、金属層７５の上（図４（ａ）では下）に、基板７０を形成する。基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む、第２領域７０ｂは、金属層凹部７５ｄと嵌め合わされる。第２領域７０ｂと金属層凹部７５ｄとの位置合わせは、例えば、アライメントマークの位置を基準として用いることで実現できる。
さらに、成長用基板９０（図示せず）を除去する。除去には、研削、ドライエッチング（例えばＲＩＥ）、または、ＬＬＯ（Laser Lift Off）などが用いられる。
【００４２】
図４（ｂ）に示すように、積層体１０及び絶縁層６０の一部を除去し、露出した金属層７５の一部の上に、第１パッド４２を形成する。第１パッド４２は、第１電極４１と電気的に接続される。積層体１０の別の一部を除去し、露出した第２電極５１の上に、第２パッド５２を形成する。第２パッド５２は、第２電極５１と電気的に接続される。なお、第１半導体層１１の上面に凹凸を形成しても良い。積層体１０の側面に保護膜（絶縁層）を形成しても良い。基板７０の厚さを薄くする処理を行うようにしてもよい。上記の製造工程において、技術的に可能な範囲で、処理の順序を入れ替えても良い。適宜、アニール処理を行っても良い。
以上により、半導体発光素子１１０が得られる。
【００４３】
既に説明したように、半導体発光素子１１０においては、基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む。第２領域７０ｂは、Ｚ軸方向において第１領域７０ａと第１電極４１との間に設けられる。例えば、第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。これにより、ボイドの発生を抑制し、生産性を高めることができる。
【００４４】
図５は、参考例に係る半導体発光素子を例示する模式的断面図である。  
参考例に係る半導体発光素子１９９は、メサの段差部分を有する。金属層７９の基板７８との接合面は、平面である。基板７８の金属層７９との接合面も平面である。これらの基板７８と金属層７９とを接合したときに、隙間が発生する。この隙間は、金属層７９においてボイドＢｄを発生させる。ボイドＢｄの発生は、例えば、金属層７９における接合剥がれなどを発生させ、歩留まりを低下させる。すなわち、生産性を悪化させる原因となる。
【００４５】
さらに、上記の基板７８と金属層７９とを接合するときに、例えば、ボイドを低減しようと過剰に圧力をかけるなどすることにより、メサの段差部分に応力が集中し、積層体に対して大きなストレスがかかる。
【００４６】
これに対して、本実施形態においては、基板７０の第２領域７０ｂは、Ｚ軸方向において第１領域７０ａと第１電極４１との間に設けられる。例えば、第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。すなわち、第２領域７０ｂは、第１領域７０ａに対して凸であり、金属層７５の側に突き出ている。金属層７５には、第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが設けられている。これにより、基板７０と金属層７５とを接合したときに、隙間の発生を抑制することができる。
【００４７】
すなわち、金属層７５においてボイドの発生を抑制することができる。金属層７５における接合剥がれなどの発生を抑制し、歩留まりを高めることができる。これにより、生産性を高めることができる。
【００４８】
また、基板７０に凸状の第２領域７０ｂを設けることで、メサの段差部分にかかる応力を分散させることができる。これにより、積層体１０に対するストレスを緩和することができる。
【００４９】
（第２の実施形態）  
図６は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。  
【００５０】
図６に示すように、本実施形態に係る半導体発光素子１１１は、第１半導体層１１と、第２半導体層１２と、第３半導体層１３と、基板７０と、金属層７５と、絶縁層６０と、第１電極４１と、第２電極５１と、を含む。
【００５１】
基板７０は、第１領域７０ａと、第２領域７０ｂと、を含む、第２領域７０ｂは、Ｚ軸方向において、第１領域７０ａの一部と、第１電極４１と、の間に設けられる。第２領域７０ｂは、Ｚ軸方向において第１半導体領域１１ａと重なり、Ｘ軸方向において金属層７５と重なる。すなわち、第２領域７０ｂは、凸部であり、金属層７５の側に突き出ている。金属層７５には、第２領域７０ｂと嵌め合わされる金属層凹部７５ｄが設けられている。
【００５２】
すなわち、基板７０は、凸部７０ｐと、凹部７０ｄと、を含む。第１電極４１は、凹部７０ｄの上に設けられる。第２電極５１は、凸部７０ｐの上に設けられる。第２半導体層１２は、第２電極５１の上に設けられ、第２電極５１と電気的に接続される。第３半導体層１３は、第２半導体層１２の上に設けられる。第１半導体層１１は、第１電極４１の上及び第３半導体層１３の上に設けられ、第１電極４１と電気的に接続される。
【００５３】
金属層７５は、第１電極４１と第２領域７０ｂとの間、及び、第２電極５１と第１領域７０ａとの間に設けられる。金属層７５は、例えば、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、錫と金を含む合金、または、錫とニッケルを含む合金、いずれかを含む。金属層７５は、基板７０及び第２電極５１と電気的に接続される。
【００５４】
絶縁層６０は、基板７０と第１電極４１との間、及び、第１電極４１と第２電極５１との間に設けられる。絶縁層６０は、第１電極４１と基板７０とを電気的に絶縁する。絶縁層６０は、第１電極４１と第２電極５１とを絶縁する。絶縁層６０は、Ｘ軸方向において、第１電極４１と半導体凸状部１０ｐとの間に設けられる。絶縁層６０は、第１電極４１及び第１半導体領域１１ａの一部を覆う。絶縁層６０は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンなどを含む。
【００５５】
半導体発光素子１１１は、第１パッド４２と、第２パッド５２と、を含む。金属層７５の一部の上に、上記の第１電極４１、第２電極５１、絶縁層６０及び積層体１０が設けられる。金属層７５の別の一部の上に第２パッド５２が設けられる。第２パッド５２は、第２電極５１と繋がっている。第２パッド５２は、例えば、ｐ側パッドである。第２パッド５２は、第２電極５１を介して、第２半導体層１２と電気的に接続される。
【００５６】
一方、第１電極４１の一部の上に第１パッド４２が設けられる。第１パッド４２は、第１電極４１と繋がっている。第１パッド４２は、例えば、ｎ側パッドである。第１パッド４２は、第１電極４１を介して、第１半導体層１１と電気的に接続される。
【００５７】
基板７０の材料は、金属層７５の材料と異なることが好ましい。基板７０の材料には、例えば、シリコンが用いられる。金属層７５の材料には、例えば、ニッケルと錫を含む合金が用いられる。製造コストの観点から、金属層７５の材料には、比較的高価な金を用いないことが好ましい。
【００５８】
第２領域７０ｂのＺ軸方向に沿う厚さｔ１は、第１距離ｄ１の０．２倍以上０．８倍以下である。第１距離ｄ１は、第１半導体領域１１ａと第１領域７０ａとの間のＸ軸方向に沿う距離である。第１距離ｄ１は、例えば、４μｍ以上７μｍ以下である。
【００５９】
厚さｔ１は、例えば、差Δｄの１倍以上１．６倍以下である。差Δｄは、第１距離ｄ１と、第２距離ｄ２との差である。第２距離ｄ２は、第２半導体層１２と第１領域７０ａとの間のＺ軸方向に沿う距離である。すなわち、差Δｄは、半導体凸状部１０ｐのＺ軸方向における厚さに対応する。差Δｄは、例えば、０．５μｍ以上３．５μｍ以下である。
【００６０】
第２領域７０ｂのＸ軸方向に沿う長さＬ１は、基板７０から第１電極４１に向かう方向に沿って減少する。長さＬ１の変化は、例えば、連続的である。すなわち、第２領域７０ｂの側面は、テーパ形状である。
【００６１】
例えば、第２領域７０ｂの材料は、第１領域７０ａの材料と同じである。第１領域７０ａ及び第２領域７０ｂの材料には、例えば、シリコンが用いられる。第１領域７０ａと第２領域７０ｂとは、エッチングなどにより、一体的に形成される。
【００６２】
第２領域７０ｂの材料は、第１領域７０ａの材料と異なっていてもよい。第１領域７０ａの材料には、例えば、シリコンが用いられる。第２領域７０ｂの材料には、例えば、酸化シリコン、窒化シリコン、または、窒化アルミニウムなどが用いられる。
【００６３】
実施形態によれば、生産性の高い半導体発光素子が提供できる。
【００６４】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、基板、第１半導体層、第２半導体層、第３半導体層、第１電極及び第２電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【００６５】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００６６】
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００６７】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００６８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６９】
１０…積層体、  １０ｄ…半導体凹状部、  １０ｆ…積層膜、  １０ｐ…半導体凸状部、  １１…第１半導体層、  １１ａ…第１半導体領域、  １１ｂ…第２半導体領域、  １１ｃ…第３半導体領域、  １１ｆ…第１半導体膜、  １２…第２半導体層、  １２ｆ…第２半導体膜、  １３…第３半導体層、  １３ｆ…第３半導体膜、  ４１…第１電極、  ４２…第１パッド、  ５１…第２電極、  ５２…第２パッド、  ６０…絶縁層、  ６０ａ第１絶縁層、  ６０ａｆ…第１絶縁膜、  ６０ｂ…第２絶縁層、  ６０ｂｆ…第２絶縁膜、  ７０、７８…基板、  ７０ａ…第１領域、  ７０ｂ…第２領域、  ７０ｐ…凸部、  ７０ｄ…凹部、  ７５、７９…金属層、  ７５ｄ…金属層凹部、  ９０…成長用基板、  １１０〜１１２、１９９…半導体発光素子、  ｄ１、ｄ２…第１、第２距離、  ｔ１…厚さ、  Ｌ１…長さ
【図１】
2016174018.tif 000003
【図２】
2016174018.tif 000004
【図３】
2016174018.tif 000005
【図４】
2016174018.tif 000006
【図５】
2016174018.tif 000007
【図６】
2016174018.tif 000008