(57)【要約】【課題】部品コストの増大及び回路構成の大規模化を抑制しつつ、ＦＭＣＷレーダ装置として機能しない時間を最小限にする周波数変調回路を得ること。【解決手段】ＶＣＯ１のデフォルト変調チャープの電圧‐周波数特性が記録された第１のルックアップテーブルであるＬＵＴ９と、ＶＣＯ１とＲＥＦ６との位相差検出信号が入力されて、ＶＣＯ１とＲＥＦ６の位相同期時間が記録される第２のルックアップテーブルであるＬＵＴ１０と、ＬＵＴ９に記録された電圧‐周波数特性及びＬＵＴ１０に記録されたＶＣＯ１とＲＥＦ６の位相同期時間から、時間間隔ごとのアナログ電圧の変化量及び発振周波数の変化量を記録する第３のルックアップテーブルとを有するマイコン１２を備える周波数変調回路が、電圧制御発振器の周波数変調動作と注入同期動作を同時に実行し、参照信号源と電圧制御発振器の位相同期時間からＦＭＣＷレーダ装置上でルックアップテーブルの修正を行う。【選択図】図１
2016161499.tif 000002
【特許請求の範囲】
【請求項１】
周波数制御電圧が入力されて信号を出力する電圧制御発振器と、
前記電圧制御発振器の電圧‐周波数特性が入力されてアナログ電圧を出力するデジタル‐アナログ変換器と、
前記アナログ電圧が入力されて前記周波数制御電圧を出力する低域通過フィルタと、
前記電圧制御発振器が出力する信号の電力を分配して発振周波数を出力する方向性結合器と、
前記電圧制御発振器に位相同期するための注入信号を出力する参照信号源と、
前記電圧制御発振器と前記参照信号源の位相状態を検出して位相差検出信号を出力する位相検出器及びインバータと、
前記位相差検出信号が入力されるマイコンとを備え、
前記マイコンは、
時間に対して線形な周波数制御電圧を前記電圧制御発振器に印加した時のチャープモードにおける前記電圧‐周波数特性が記録された第１のルックアップテーブルと、
前記位相差検出信号が入力されて計測された前記電圧制御発振器と前記参照信号源の位相同期時間が記録される第２のルックアップテーブルと、
前記第１のルックアップテーブルに記録された前記電圧‐周波数特性及び前記第２のルックアップテーブルに記録された前記電圧制御発振器及び前記参照信号源の位相同期時間から、時間間隔ごとの前記アナログ電圧の変化量及び前記発振周波数の変化量を記録する第３のルックアップテーブルとを有することを特徴とするＦＭＣＷレーダ装置の周波数変調回路。
【請求項２】
前記方向性結合器によって分配された前記電圧制御発振器の出力信号を周波数分周して位相検出器に出力する周波数分周器を備えることを特徴とする請求項１に記載のＦＭＣＷレーダ装置の周波数変調回路。
【請求項３】
前記参照信号源の出力信号の高調波成分を増幅する増幅器を備えることを特徴とする請求項１に記載のＦＭＣＷレーダ装置の周波数変調回路。
【請求項４】
前記参照信号源が、前記参照信号源の発振周波数を可変とし、前記第１から第３のルックアップテーブルの周波数分解能を制御可能とする制御端子を備えることを特徴とする請求項１に記載のＦＭＣＷレーダ装置の周波数変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＭＣＷレーダ装置の周波数変調回路に関する。
【背景技術】
【０００２】
車載用ミリ波レーダには、回路構成が比較的簡素であるＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｅｄ  Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅｓ）方式が広く採用されている。ＦＭＣＷ方式では、周波数変調した送信信号と被測定物から反射した受信信号とのビート信号の周波数を計測し、被測定物との相対距離及び相対速度を算出する。このようなＦＭＣＷレーダ装置には電圧制御発振器が設けられており、電圧制御発振器は、ルックアップテーブルに記録されたＶ‐Ｆ（Ｖｏｌｔａｇｅ‐Ｆｒｅｑｕｅｎｃｙ）特性に従って発振する。この電圧制御発振器とルックアップテーブルの間にはＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）及びＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）が設けられており、ＤＡＣはルックアップテーブルのデータが入力されて周波数制御電圧を出力するが、この周波数制御電圧はデジタル的に変動するため、ＬＰＦが高周波成分を除去して波形を整形し、整形された波形の周波数制御電圧が電圧制御発振器に入力される。このようなＦＭＣＷレーダ装置の信号源は、電圧制御発振器の発振周波数を線形的に制御し、ルックアップテーブルを作成することで、周波数が時間的に増加するアップチャープと、周波数が時間的に減少するダウンチャープとを繰り返すことが可能である。このような電圧制御発振器の発振周波数は周波数制御電圧により制御するが、発振周波数は周波数制御電圧に対して線形的に変化しない。ＦＭＣＷレーダ装置で電圧制御発振器を線形的に変調させるためには、電圧制御発振器の周波数特性に対応した周波数制御電圧を生成するようにルックアップテーブルの修正を要する。
【０００３】
従来、このようなルックアップテーブルの修正は製品出荷前の検査で行われており、検査コストを増大させる一因となっていた。また、電圧制御発振器は温度特性を有するため、使用環境の温度変化によって発振周波数特性が変動し、経年劣化によっても発振周波数特性が変動するため、製品出荷前の検査で修正したルックアップテーブルでは使用環境の温度変化及び経年劣化に対応できず、周波数変調の線形性が低下し、被測定物との相対距離及び相対速度の検出精度の低下を引き起こし、ＦＭＣＷレーダ装置のレーダ精度を低下させる一因となっていた。
【０００４】
そこで、このようなレーダ精度の低下を抑制すべく技術開発が進められている。一例である特許文献１には、ＦＭＣＷレーダ装置にルックアップテーブルを自動修正する回路を実装し、製品出荷後にルックアップテーブルを自動生成可能に構成することで、電圧制御発振器の温度特性及び経年劣化に起因する周波数変調の線形性の低下を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２９８３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術では、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）による部品コストの増大及び回路構成の大規模化を招き、また、ルックアップテーブル修正時にはレーダ装置として機能しないにも関わらず、使用環境下における温度変動が大きい場合にはルックアップテーブルの修正を頻繁に行わなければならない。そのため、部品コストが増大し、回路構成が大規模化し、温度変動が大きい場合にはレーダ装置としての稼働時間が著しく低下する、という問題があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、部品コストの増大及び回路構成の大規模化を抑制しつつ、ＦＭＣＷレーダ装置として機能しない時間を最小限にしてレーダの稼働時間を改善する周波数変調回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、周波数制御電圧が入力されて信号を出力する電圧制御発振器と、前記電圧制御発振器の電圧‐周波数特性が入力されてアナログ電圧を出力するデジタル‐アナログ変換器と、前記アナログ電圧が入力されて前記周波数制御電圧を出力する低域通過フィルタと、前記電圧制御発振器が出力する信号の電力を分配して発振周波数を出力する方向性結合器と、前記電圧制御発振器に位相同期するための注入信号を出力する参照信号源と、前記電圧制御発振器と前記参照信号源の位相状態を検出して位相差検出信号を出力する位相検出器及びインバータと、前記位相差検出信号が入力されるマイコンとを備え、前記マイコンは、前記電圧‐周波数特性が記録された第１のルックアップテーブルと、前記位相差検出信号が入力されて計測された前記電圧制御発振器と前記参照信号源の位相同期時間が記録される第２のルックアップテーブルと、前記第１のルックアップテーブルに記録された前記電圧‐周波数特性及び前記第２のルックアップテーブルに記録された前記電圧制御発振器及び前記参照信号源の位相同期時間から、時間間隔ごとの前記アナログ電圧の変化量及び前記発振周波数の変化量を記録する第３のルックアップテーブルとを有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、部品コストの増大及び回路構成の大規模化を抑制しつつ、ＦＭＣＷレーダ装置として機能しない時間を最小限にしてレーダの稼働時間を改善する周波数変調回路を得ることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図
【図２】電圧制御発振器をデフォルト変調チャープモードで動作させるために、横軸を時間ｔとし、縦軸にデジタル‐アナログ変換器が出力するＤＡＣ出力電圧ＶＤＡＣを示す図
【図３】第１のルックアップテーブルを示す図
【図４】横軸を周波数制御電圧ＶＣｔｒｌとし、縦軸を発振周波数ｆＶＣＯとし、ＦＭＣＷレーダ動作モード時であるＶＣＯ自走発振時とＬＵＴ修正モード時であるＶＣＯ注入同期時における電圧制御発振器の電圧‐周波数特性であるＶ‐Ｆ特性を示す図
【図５】横軸を時間ｔとし、縦軸を位相差検出信号ＶＬＤとし、電圧制御発振器と参照信号源との位相差検出信号を示す図
【図６】第２のルックアップテーブルを示す図
【図７】第３のルックアップテーブルを示す図
【図８】横軸を時間ｔとし、縦軸を周波数制御電圧ＶＣｔｒｌとし、ＦＭＣＷレーダ動作モードにおける第２のルックアップテーブルであるＬＵＴ１０の使用時と、第３のルックアップテーブルであるＬＵＴ１１の使用時における周波数制御電圧ＶＣｔｒｌを示す図
【図９】横軸を時間ｔとし、縦軸を発振周波数ｆＶＣＯとし、ＦＭＣＷレーダ動作モードにおける第２のルックアップテーブルであるＬＵＴ１０の使用時と、第３のルックアップテーブルであるＬＵＴ１１の使用時における発振周波数ｆＶＣＯを示す図
【図１０】実施の形態２に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図
【図１１】実施の形態３に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図
【図１２】実施の形態４に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態に係る周波数変調回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１２】
実施の形態１．
図１は、本実施の形態１に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図である。図１に示すＦＭＣＷレーダ装置の周波数変調回路は、周波数制御電圧が入力されて信号を出力する電圧制御発振器であるＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１と、ＶＣＯ１が出力する信号の電力を分配して発振周波数を出力する方向性結合器であるＣＰＬ２と、周波数分周器であるＤＩＶ（Ｄｉｖｉｄｅｒ）３と、ＶＣＯ１とＲＥＦ６の位相状態を検出して位相差検出信号を出力する位相検出器であるＬＤ４及びインバータであるＩＮＶ５と、ＶＣＯ１に位相同期するための注入信号を出力する参照信号源であるＲＥＦ６と、スイッチであるＳＷ７と、位相差検出信号が入力されるマイクロコンピュータであるマイコン１２と、ＶＣＯ１の電圧‐周波数特性が入力されてアナログ電圧であるＤＡＣ出力電圧ＶＤＡＣを出力するデジタル‐アナログ変換器であるＤＡＣ１３と、ＤＡＣ出力電圧ＶＤＡＣが入力されて周波数制御電圧を出力する低域通過フィルタであるＬＰＦ１４と、を備える。マイコン１２は、ＶＣＯ１とＲＥＦ６の位相同期時間を計測するＣａｐｔｕｒｅ部８と、デフォルト変調チャープのＶ‐Ｆ特性を記録している第１のルックアップテーブルであるＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）９と、ＶＣＯ１及びＲＥＦ６の位相同期時間が記録される第２のルックアップテーブルであるＬＵＴ１０と、周波数変調動作をするために拡張され、ＬＵＴ９に記録された電圧‐周波数特性及びＬＵＴ１０に記録されたＶＣＯ１及びＲＥＦ６の位相同期時間から、時間間隔ごとのＤＡＣ出力電圧ＶＤＡＣの変化量及び発振周波数の変化量を記録する第３のルックアップテーブルであるＬＵＴ１１とを備える。
【００１３】
なお、図１に示す発振周波数ｆＶＣＯは、ＶＣＯ１がＣＰＬ２を介して出力する信号の発振周波数であり、発振周波数ｆＲＥＦは、ＲＥＦ６が出力する注入信号の発振周波数である。
【００１４】
図２は、電圧制御発振器をデフォルト変調チャープモードで動作させるために、横軸を時間ｔとし、縦軸にデジタル‐アナログ変換器が出力するＤＡＣ出力電圧ＶＤＡＣを示す図である。なお、デフォルト変調チャープモードは、時間に対して線形な周波数制御電圧を電圧制御発振器であるＶＣＯ１に印加した時のチャープモードである。図２に示すＤＡＣ出力電圧ＶＤＡＣが入力されると、ＶＣＯ１の発振周波数を決定する可変容量の非線形性に起因して、ＶＣＯ１の発振周波数は時間ｔに対して非線形となる。なお、ｔｍｉｎは最小電圧Ｖｍｉｎ時の時間であり、ｔｍａｘは最大電圧Ｖｍａｘ時の時間であり、Ｖｃｅｎｔｅｒは最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘの中間の電圧である。
【００１５】
図３は、第１のルックアップテーブルであるＬＵＴ９を示す図である。図１に示すＬＵＴ９には、図３のように時間‐電圧特性であるｔ‐Ｖ特性が記録されており、マイコン１２は、一定の時間ステップΔｔで、ＤＡＣ出力電圧ＶＤＡＣの一定の電圧ステップΔＶをデジタル‐アナログ変換器であるＤＡＣ１３に出力し、ＤＡＣ１３は、図２に示すように時間に対して階段状に変化するＤＡＣ出力電圧ＶＤＡＣを出力する。ＤＡＣ１３が出力したＤＡＣ出力電圧ＶＤＡＣは、ＬＰＦ１４で波形整形された後に周波数制御電圧ＶＣｔｒｌとして出力され、電圧制御発振器であるＶＣＯ１の周波数制御電圧端子に入力される。なお、ルックアップテーブルであるＬＵＴ９は、時間ｔ及びＤＡＣ出力電圧ＶＤＡＣについてＮｄｃ個のデータを有する。なお、Ｎｄｃはデフォルト変調チャープモード時のデータ数である。
【００１６】
図４は、横軸を周波数制御電圧ＶＣｔｒｌとし、縦軸を発振周波数ｆＶＣＯとし、ＦＭＣＷレーダ動作モード時であるＶＣＯ自走発振時とＬＵＴ修正モード時であるＶＣＯ注入同期時における電圧制御発振器の電圧‐周波数特性であるＶ‐Ｆ特性を示す図である。ＬＵＴ９を用いて自走発振時のＶＣＯ１において、ＤＡＣ出力電圧ＶＤＡＣを変化させて周波数制御電圧ＶＣｔｒｌを最小電圧Ｖｍｉｎから最大電圧Ｖｍａｘまで掃引すると、ＶＣＯ１の発信周波数が変調し、方向性結合器であるＣＰＬ２から出力される発振周波数ｆＶＣＯは図４に示すように変調する。
【００１７】
マイコン１２は、変調動作の開始と同時にモード切替用信号をＳＷ７に入力してＳＷ７をオン状態とすると、参照信号源であるＲＥＦ６からの注入信号が電圧制御発振器であるＶＣＯ１へと注入される。注入信号が入力されている状態では、電圧制御発振器であるＶＣＯ１の発振周波数はステップΔｆで非線形に変化する。ＶＣＯ１が一定周波数を出力している時、すなわち発振周波数ｆＶＣＯが一定であるときには、ＶＣＯ１とＲＥＦ６は位相同期し、周波数制御電圧ＶＣｔｒｌを変化させても位相同期を維持し、ＶＣＯ１は一定周波数を出力する。このような注入同期型の電圧制御発振器の性質により、注入同期中に周波数変調すると、周波数ステップΔｆは、参照信号源であるＲＥＦ６が出力する発振周波数とルックアップテーブル補正モード時のデータ数Ｎの逆数との積となり、Δｆ＝ｆｒｅｆ／Ｎである。
【００１８】
図５は、横軸を時間ｔとし、縦軸を位相差検出信号ＶＬＤとし、電圧制御発振器であるＶＣＯ１と、参照信号源であるＲＥＦ６との位相差検出信号を示す図である。ＶＣＯ１の周波数変調時に、ＲＥＦ６からの注入信号をＶＣＯ１に入力すると、発振周波数が変動するタイミングでＶＣＯ１とＲＥＦ６の位相同期が解除する。周波数変調と注入同期を同時に組み合わせて実行すると、位相検出器であるＬＤ４は、位相同期時にはＨｉｇｈの信号を出力し、位相非同期時にはＬｏｗの信号を出力する。そして、ＬＤ４の出力信号が反転されたＩＮＶ５の出力信号は、図５に示すような位相差検出信号ＶＬＤで表される。すなわち、図５においては、位相非同期時にはＨｉｇｈの信号であり、位相同期時にはＬｏｗの信号である。
【００１９】
位相差検出信号ＶＬＤは、マイコン１２に入力される。マイコン１２のＣａｐｔｕｒｅ部８は、位相差検出信号ＶＬＤの立ち上がりの時間間隔Δｔｉを取得してＬＵＴ１０に記録する。なお、ｉは１からＮまでの自然数であり、以下同様である。
【００２０】
図６は、第２のルックアップテーブルであるＬＵＴ１０を示す図である。マイコン１２は、ＬＵＴ１０に記録した時間間隔ΔｔｉとＬＵＴ９の関係より、周波数ステップΔｆに対応したＤＡＣ出力電圧ＶＤＡＣの電圧ステップΔＶｉを算出し、時間間隔Δｔｉと対応付けてＬＵＴ１０に記録する。ＬＵＴ１０に記録されたＶ‐Ｆ特性によれば、電圧制御発振器であるＶＣＯ１の発振周波数は、周波数ステップΔｆで変化させることが可能であるが、ＦＭＣＷレーダ装置として周波数変調動作をするためには、ＬＵＴを拡張することを要する。ここでは一例として、変調帯域Ｂ、変調傾きα、変調時間Ｔのパラメータで変調するＬＵＴ１１について説明する。
【００２１】
図７は、第３のルックアップテーブルであるＬＵＴ１１を示す図である。ＬＵＴ１１の時間ｔ、ＤＡＣ出力電圧ＶＤＡＣ及び発振周波数ｆＶＣＯのルックアップテーブル補正後のデータ数ＮＣＣは、参照信号源であるＲＥＦ６の発振周波数ｆＲＥＦと変調帯域ＢによりＮＣＣ＝Ｂ／ｆＲＥＦで表され、この式よりＬＵＴ１１の時間ステップΔｔ’は、変調時間を表すＴ＝ΣΔｔを用いると、Δｔ’＝Ｔ／ＮＣＣとなり、データ数ＮＣＣ及び時間ステップΔｔ’が決定される。ＤＡＣ出力電圧ＶＤＡＣは、ｉ＝ＮＣＣ／２番目に対応する周波数制御電圧ＶＣｔｒｌがＶｃｅｎｔｅｒとなるように決定される。このように作成したＬＵＴ１１のｔ‐Ｖ特性により、ＦＭＣＷレーダ装置は、線形チャープ動作を行うことができる。
【００２２】
図８は、横軸を時間ｔとし、縦軸を周波数制御電圧ＶＣｔｒｌとし、ＦＭＣＷレーダ動作モードにおけるＬＵＴ１０の使用時と、ＬＵＴ１１の使用時における周波数制御電圧ＶＣｔｒｌを示す図である。図９は、横軸を時間ｔとし、縦軸を発振周波数ｆＶＣＯとし、ＦＭＣＷレーダ動作モードにおけるＬＵＴ１０の使用時と、ＬＵＴ１１の使用時におけるＶＣＯ１の発振周波数ｆＶＣＯを示す図である。ＬＵＴ修正モードで作成したＬＵＴ１１を使用すると、発振周波数ｆＶＣＯは線形に周波数変調する。
【００２３】
以上説明したように、本実施の形態１に係るＦＭＣＷレーダ装置の周波数変調回路によれば、ＰＬＬを用いることなく、使用環境の温度変化及び経年劣化による特性変動に対応しつつ、ＦＭＣＷレーダ装置として機能しない時間を最小限にしてレーダの稼働時間を改善することができる。なお、ＰＬＬに設けられる周波数分周器は、参照信号源と同じ周波数まで電圧制御発振器の発振周波数を分周する必要があるため、本実施の形態のＤＩＶ３よりも大規模である。また、ＰＬＬに設けられる位相比較器、チャージポンプ及びループフィルタは、本実施の形態１のＬＤ４及びＩＮＶ５よりも大規模である。本実施の形態１に係るＦＭＣＷレーダ装置の周波数変調回路ではＰＬＬを用いないため、ＰＬＬを用いた構成よりも小規模化することが可能となる。
【００２４】
実施の形態２．
図１０は、本実施の形態２に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図である。図１０に示すＦＭＣＷレーダ装置の周波数変調回路は、実施の形態１における図１の構成からＤＩＶ３を除外した構成である。その他の基本的な構成及び動作は実施の形態１と同様である。電圧制御発振器であるＶＣＯ１の発振周波数が位相検出器であるＬＤ４の動作周波数帯であれば、図１０に示すようにＶＣＯ１及び参照信号源であるＲＥＦ６の出力をＬＤ４に直接入力して、位相同期時間を観測することが可能である。図１０に示すようにＤＩＶ３を除外することで、部品が削減され、更なる低コストが可能である。
【００２５】
実施の形態３．
図１１は、本実施の形態３に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図である。図１１に示すＦＭＣＷレーダ装置の周波数変調回路は、実施の形態１における図１の構成に対して、ＲＥＦ６の信号を増幅する増幅器であるＡＭＰ１５が追加された構成である。図１１に示すように、ＡＭＰ１５を追加することでＶＣＯ１の動作電力に対してＲＥＦ６の注入信号電力を増加させると、ＶＣＯ１の注入同期の動作をより安定化することができる。周波数変調回路のその他の基本的な動作は実施の形態１と同様である。
なお、本実施の形態において、ＡＭＰ１５の電力利得の一例は−２０ｄＢ以上−３０ｄＢ以下である。
【００２６】
実施の形態４．
図１２は、本実施の形態４に係るＦＭＣＷレーダ装置の周波数変調回路の一構成例を示す図である。図１２に示すＦＭＣＷレーダ装置の周波数変調回路は、実施の形態１における図１の構成に対して、ＲＥＦ６が出力する発振周波数ｆＲＥＦを可変とする制御端子１６をＲＥＦ６に追加した点が異なる。マイコン１２は、ＲＥＦ６の制御端子を介して周波数制御信号をＲＥＦ６に出力する。周波数変調回路のその他の基本的な動作は実施の形態１と同様である。
【００２７】
実施の形態１に係る周波数変調回路では、周波数ステップΔｆがΔｆ＝ｆｒｅｆ／Ｎであるため、データ数ＮはＲＥＦ６の発振周波数ｆＲＥＦによって決定される。しかしながら、本実施の形態４に係る周波数変調回路では、ＲＥＦ６の発振周波数ｆＲＥＦをマイコン１２によって制御可能であるためデータ数Ｎを制御可能であり、データ数Ｎを増加させることでルックアップテーブルの周波数分解能を向上させることができる。
【００２８】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００２９】
１  ＶＣＯ、２  ＣＰＬ、３  ＤＩＶ、４  ＬＤ、５  ＩＮＶ、６  ＲＥＦ、７  ＳＷ、８  Ｃａｐｔｕｒｅ部、９，１０，１１  ＬＵＴ、１２  マイコン、１３  ＤＡＣ、１４  ＬＰＦ、１５  ＡＭＰ、１６  制御端子。
【図１】
2016161499.tif 000003
【図２】
2016161499.tif 000004
【図３】
2016161499.tif 000005
【図４】
2016161499.tif 000006
【図５】
2016161499.tif 000007
【図６】
2016161499.tif 000008
【図７】
2016161499.tif 000009
【図８】
2016161499.tif 000010
【図９】
2016161499.tif 000011
【図１０】
2016161499.tif 000012
【図１１】
2016161499.tif 000013
【図１２】
2016161499.tif 000014