(57)【要約】【課題】試料内に複数の電極を設置して半導体デバイスの測定を行う場合に、裏面電極以外の電極とプローブ電極との接触による短絡が発生しても、裏面電極への大きな電流の流入から保護することが可能な半導体デバイス測定装置を提供する。【解決手段】測定対象試料に電圧を印加可能な少なくとも１つの第１電極と、前記測定対象試料に電圧を印加して該測定対象資料を通じて該測定対象試料に接触される探針へ電流を流す第２電極と、前記第１電極から前記測定対象試料に電圧を印加している際に該第１電極から前記探針へ流れる電流を制限する電流制限回路と、を備える、半導体デバイスの測定装置が提供される。【選択図】図１
2016161337.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧源からの電圧を測定対象試料に印加可能な少なくとも１つの第１電極と、
第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される探針へ電流を流す第２電極と、
前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流を制限する電流制限回路と、
を備える、半導体デバイスの測定装置。
【請求項２】
前記電流制限回路は、
前記第１電極から前記探針へ流れる電流が所定値を超えるとオンとなる第１トランジスタと、
前記第１電圧源と前記第１電極との間に設けられ、前記第１トランジスタがオンになることでオフになる第２トランジスタと、
を含む、請求項１に記載の半導体デバイスの測定装置。
【請求項３】
前記第１トランジスタはバイポーラトランジスタである、請求項２に記載の半導体デバイスの測定装置。
【請求項４】
前記第１電圧源は正の電圧を印加する電圧源である、請求項３に記載の半導体デバイスの測定装置。
【請求項５】
前記第１トランジスタのベースとエミッタとの間に抵抗が接続された、請求項４に記載の半導体デバイスの測定装置。
【請求項６】
前記第１電圧源は負の電圧を印加する電圧源である、請求項３に記載の半導体デバイスの測定装置。
【請求項７】
前記第１トランジスタのベースとエミッタとの間に抵抗が接続された、請求項６に記載の半導体デバイスの測定装置。
【請求項８】
前記第１トランジスタはＭＯＳトランジスタである、請求項２に記載の半導体デバイスの測定装置。
【請求項９】
前記第１電圧源は正の電圧を印加する電圧源である、請求項８に記載の半導体デバイスの測定装置。
【請求項１０】
前記第１トランジスタのゲートとソースとの間に抵抗が接続された、請求項９に記載の半導体デバイスの測定装置。
【請求項１１】
前記第１電圧源は負の電圧を印加する電圧源である、請求項８に記載の半導体デバイスの測定装置。
【請求項１２】
前記第１トランジスタのゲートとソースとの間に抵抗が接続された、請求項１１に記載の半導体デバイスの測定装置。
【請求項１３】
前記電流制限回路は、前記探針から前記第２電圧源へ流れる電流が所定値を超えるといずれか一方がオンとなる第１トランジスタ及び第２トランジスタを備える、請求項１に記載の半導体デバイスの測定装置。
【請求項１４】
前記探針を前記測定対象試料上で移動させながら、前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流の値を測定する第１段階と、測定点を前記第１段階より細かくして前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流の値を測定する第２段階と、で前記測定対象試料を測定する測定部をさらに備え、
前記測定部は、前記第１段階において電流の値が所定値を超えた測定点では前記第２段階での測定を省略する、請求項１に記載の半導体デバイスの測定装置。
【請求項１５】
第１電圧源からの電圧を測定対象試料に印加可能な少なくとも１つの第１電極と、
第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される探針へ電流を流す第２電極と、
前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流を制限する電流制限回路と、
を備える、半導体デバイスの測定装置を用いて、前記第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される前記探針へ電流を流して、該測定対象試料の抵抗値を測定することを含む、半導体デバイスの測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体デバイス測定装置及び半導体デバイス測定方法に関する。
【背景技術】
【０００２】
半導体デバイス内の不純物分布（キャリア分布）をデバイス断面から観察する方法として、走査型プローブ顕微鏡を利用して断面の各点の電気抵抗を測定するＳＳＲＭ法（Ｓｃａｎｎｉｎｇ  Ｓｐｒｅａｄｉｎｇ  Ｒｅｓｉｓｔａｎｃｅ  Ｍｉｃｒｏｓｃｏｐｙ；走査型拡がり抵抗法）が用いられている。ＳＳＲＭ法とは、試料断面と反対側に裏面電極を設置して裏面電極に電圧を印加し、裏面電極と、試料に接触させるプローブ電極の間に電位差から試料の抵抗値を求め、試料の不純物濃度またはキャリア濃度を観察する方法である。
【０００３】
ＳＳＲＭ法を用いた技術は多数提案されており、例えば特許文献１には、裏面電極以外の電極を設置して、電子デバイス材料のマイグレーションの発生箇所を検出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５７８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
試料内に複数の電極を設置して半導体デバイスの測定を行う場合、裏面電極以外の電極とプローブ電極との接触による短絡で、裏面電極への電流の流入が発生しうる。短絡の際に大きな短絡電流が流れると、試料の抵抗値の測定に影響を及ぼし、場合によっては測定装置の破壊に繋がるおそれがある。
【０００６】
そこで本開示では、試料内に複数の電極を設置して半導体デバイスの測定を行う場合に、裏面電極以外の電極とプローブ電極との接触による短絡が発生しても、裏面電極への大きな電流の流入から保護することが可能な、新規かつ改良された半導体デバイス測定装置及び半導体デバイス測定方法を提案する。
【課題を解決するための手段】
【０００７】
本開示によれば、第１電圧源からの電圧を測定対象試料に印加可能な少なくとも１つの第１電極と、第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される探針へ電流を流す第２電極と、前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流を制限する電流制限回路と、を備える、半導体デバイスの測定装置が提供される。
【０００８】
また本開示によれば、第１電圧源からの電圧を測定対象試料に印加可能な少なくとも１つの第１電極と、第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される探針へ電流を流す第２電極と、前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流を制限する電流制限回路と、を備える、半導体デバイスの測定装置を用いて、前記第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される探針へ電流を流して、該測定対象試料の抵抗値を測定することを含む、半導体デバイスの測定方法が提供される。
【発明の効果】
【０００９】
以上説明したように本開示によれば、試料内に複数の電極を設置して半導体デバイスの測定を行う場合に、裏面電極以外の電極とプローブ電極との接触による短絡が発生しても、裏面電極への大きな電流の流入から保護することが可能な、新規かつ改良された半導体デバイス測定装置及び半導体デバイス測定方法を提供することが出来る。
【００１０】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１１】
【図１】本開示の一実施形態に係る半導体デバイスの測定装置１００の機能構成例を示す説明図である。
【図２】本開示の一実施形態に係る半導体デバイスの測定装置１００の第１の構成例を示す説明図である。
【図３】本開示の一実施形態に係る半導体デバイスの測定装置１００の第２の構成例を示す説明図である。
【図４】図３に示した抵抗ＲＬｏａｄに流れる電流の例を示す説明図である。
【図５】本開示の一実施形態に係る半導体デバイスの測定装置１００の第３の構成例を示す説明図である。
【図６】本開示の一実施形態に係る半導体デバイスの測定装置１００の第４の構成例を示す説明図である。
【図７】本開示の一実施形態に係る半導体デバイスの測定装置１００の第５の構成例を示す説明図である。
【図８】本開示の一実施形態に係る半導体デバイスの測定装置１００の第６の構成例を示す説明図である。
【図９】本開示の一実施形態に係る半導体デバイスの測定装置１００の第７の構成例を示す説明図である。
【図１０】本開示の一実施形態に係る半導体デバイスの測定装置１００の第８の構成例を示す説明図である。
【図１１】本開示の一実施形態に係る半導体デバイスの測定装置１００の第９の構成例を示す説明図である。
【図１２】本開示の一実施形態に係る半導体デバイスの測定装置１００の第１０の構成例を示す説明図である。
【図１３】本開示の一実施形態に係る半導体デバイスの測定装置１００の第１１の構成例を示す説明図である。
【図１４】本開示の一実施形態に係る半導体デバイスの測定装置１００の第１２の構成例を示す説明図である。
【図１５】観察対象の半導体デバイス２００のプレスキャンの際に制限回路１３０に流れた電流量をマッピングしたものの例を示す説明図である。
【図１６】観察対象の半導体デバイス２００の本測定の際に制限回路１３０に流れた電流量をマッピングしたものの例を示す説明図である。
【図１７】ＳＳＲＭ法によって半導体デバイスのキャリア濃度を観察する半導体デバイスの測定装置の例を示す説明図である。
【図１８】図１７に示した半導体デバイスの測定装置によって半導体デバイス２０のキャリア濃度を観察した結果の例を示す説明図である。
【図１９】ＳＳＲＭ法によって半導体デバイスのキャリア濃度を観察する半導体デバイスの測定装置の例を示す説明図である。
【図２０】図１９に示した半導体デバイスの測定装置によって半導体デバイス２０のキャリア濃度を観察した結果の例を示す説明図である。
【発明を実施するための形態】
【００１２】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１３】
なお、説明は以下の順序で行うものとする。
１．本開示の一実施形態
１．１．背景
１．２．構成例
２．まとめ
【００１４】
＜１．本開示の一実施形態＞
［１．１．背景］
まず、本開示の一実施形態について説明する前に、本開示の一実施形態の背景について説明する。
【００１５】
半導体デバイス内の不純物分布（キャリア分布）をデバイス断面から観察する方法として、走査型プローブ顕微鏡を利用して断面の各点の電気抵抗を測定するＳＳＲＭ法（走査型拡がり抵抗法）が用いられている。
【００１６】
従来のＳＳＲＭ法では試料断面と反対側に裏面電極を設置し、その裏面電極に電圧を印加し、プローブ電極は接地して０［Ｖ］とすることで、裏面電極とプローブ電極との間に電位差を生じさせる。裏面電極とプローブ電極との間に電位差が生じた結果、試料に電流が流れることより、抵抗値を算出することができる。また、得られた抵抗値をマッピングすることで、不純物濃度またはキャリア濃度を観察することができる。
【００１７】
図１７は、ＳＳＲＭ法によって半導体デバイスのキャリア濃度を観察する半導体デバイスの測定装置の例を示す説明図である。図１７には、観察対象の半導体デバイス２０の断面と反対側に裏面電極１１を設置し、裏面電極１１に電源１０から電圧を印加する半導体デバイスの測定装置が示されている。プローブ電極１２の電位は接地して０［Ｖ］として、また、電源１０とプローブ電極１２との間には抵抗１４を設けて、裏面電極１１とプローブ電極１２との間に電位差を生じさせる。
【００１８】
そして、プローブ電極１２を半導体デバイス２０の上で移動させつつ、プローブ電極１２を半導体デバイス２０の表面に接触させた状態で電源１０から半導体デバイス２０に電流を流して、電流測定器１３によって電流値を測定することで、半導体デバイス２０の抵抗値を算出することができる。また、得られた半導体デバイス２０の抵抗値をマッピングすることで、半導体デバイス２０の不純物濃度またはキャリア濃度を観察することができる。図１８は、図１７に示した測定装置によって半導体デバイス２０のキャリア濃度を観察した結果の例を示す説明図である。
【００１９】
従来のＳＳＲＭ法は、このような測定によって電界効果トランジスタのソース部、チャネル部、ドレイン部の断面を観察することで、これまでシミュレーションなどで擬似的に想定していた不純物分布（キャリア濃度分布）を実測データとして観察することができ、非常に有用な測定結果が得られる（参考文献・ＩＥＤＭ  ２００８，  Ｎｏｄａ  ｅｔ  ａｌ．）。
【００２０】
このＳＳＲＭ法のような技術を用いれば、トランジスタの各電極に電位を印加した場合のＳＳＲＭ測定データを観察することができると、より有用なデータが得られると考えられる。例えば、Ｎ型トランジスタのゲート電極とドレイン電極に正の電位を印加すると、ＳＳＲＭ法により、チャネルが開いた状態のトランジスタ断面のキャリア濃度分布を観察できるのではないかと想像できる。
【００２１】
トランジスタの各電極に電位を印加することを実現するためには、従来の測定手法で設置してきた裏面電極以外の独立した電極をトランジスタの各電極に設置することになる。例えば上述したように、特許文献１には、裏面電極以外の電極を設置して、電子デバイス材料のマイグレーションの発生箇所を検出する技術が開示されている。
【００２２】
図１９は、ＳＳＲＭ法によって半導体デバイスのキャリア濃度を観察する半導体デバイスの測定装置の例を示す説明図である。図１９には、観察対象の半導体デバイス２０の断面と反対側に裏面電極１１を設置するとともに、裏面電極１１以外の電極３１を設置し、裏面電極１１に電源１０から、電極３１に電源３０から、それぞれ電圧を印加する、半導体デバイスの測定装置が示されている。プローブ電極１２の電位は接地して０［Ｖ］として、また、電源１０とプローブ電極１２との間には抵抗１４を設けて、裏面電極１１とプローブ電極１２との間に電位差を生じさせる。
【００２３】
このように裏面電極１１以外の電極３１を設置し、電源３０から電圧を電極３１に印加することで、例えばチャネルが開いた状態のトランジスタ断面のキャリア濃度分布を観察することが可能になる。図２０は、図１９に示した半導体デバイスの測定装置によって半導体デバイス２０のキャリア濃度を観察した結果の例を示す説明図である。
【００２４】
しかし、試料内に複数の電極を設置して半導体デバイス２０の測定を行う場合、裏面電極以外の電極３１とプローブ電極１２との接触による短絡で、裏面電極への短絡電流の流入が発生しうる。電極３１とプローブ電極１２との接触による短絡の際に大きな短絡電流が流れると、半導体デバイス２０の抵抗値の測定に影響を及ぼし、場合によっては測定装置の破壊に繋がるおそれがある。従って、裏面電極１１以外の電極３１とプローブ電極１２とが接触したとしても、大きな短絡電流が裏面電極１１へ流れることを防ぐことが求められる。
【００２５】
そこで本件開示者は、試料内に複数の電極を設置して半導体デバイスの測定を行う場合において、裏面電極以外の電極とプローブ電極との接触による短絡が生じても、大きな短絡電流が裏面電極へ流れることを防ぐことが出来る技術について、鋭意検討を行った。その結果、本件開示者は、以下で説明するように、裏面電極以外の電極に電流を制限するための構成を設けることで、裏面電極以外の電極とプローブ電極との接触による短絡が生じても、大きな短絡電流が裏面電極へ流れることを防ぐことが出来る技術を考案するに至った。
【００２６】
以上、本開示の一実施形態の背景について説明した。続いて、本開示の一実施形態に係る半導体デバイスの測定装置の構成例について説明する。
【００２７】
［１．２．構成例］
図１は、本開示の一実施形態に係る半導体デバイスの測定装置１００の機能構成例を示す説明図である。図１に示したように、本開示の一実施形態に係る半導体デバイスの測定装置１００は、測定器１１０と、制御部１２０と、制限回路１３０と、を含んで構成される。
【００２８】
測定器１１０は、測定対象の半導体デバイスに流れる電流を測定する。測定器１１０の詳細な構成については後述するが、測定器１１０には、測定対象の半導体デバイスの裏面に設けられ、測定対象の半導体デバイスに電流を流すための裏面電極と、裏面電極とは異なる電極であって、測定対象の半導体デバイスに電圧を印加するための電極と、測定対象の半導体デバイスの表面に接触させて、裏面電極との間の電位差によって測定対象の半導体デバイスに電流を流すためのプローブ電極と、が設けられる。
【００２９】
制御部１２０は、測定器１１０の制御、特に、測定器１１０に設けられるプローブ電極の動作を制御する。本実施形態では、制御部１２０は、制限回路１３０の所定の点を流れる電流値を取得し、その電流値に応じて測定器１１０の制御、特に、測定器１１０に設けられるプローブ電極の動作を制御する。
【００３０】
制限回路１３０は、測定対象の半導体デバイスに電圧を印加するための電極とプローブ電極とが接触した場合に、プローブ電極へ大きな短絡電流が流れることを制限する回路である。制限回路１３０の詳細な構成については後述するが、制限回路１３０は、バイポーラトランジスタまたはＣＭＯＳトランジスタを含んで構成される。制限回路１３０は、半導体デバイスの観察時に、観察対象の半導体デバイスに電圧を印加するための電極とプローブ電極とが接触した場合に、これらトランジスタのスイッチングによってプローブ電極へ大きな短絡電流が流れることを制限する。
【００３１】
以上、本開示の一実施形態に係る半導体デバイスの測定装置１００の機能構成例について説明した。続いて、本開示の一実施形態に係る半導体デバイスの測定装置１００の詳細な構成例について説明する。
【００３２】
（１）構成例１
図２は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第１の構成例を示す説明図である。
【００３３】
図２に示したように、本開示の一実施形態に係る半導体デバイスの測定装置１００の測定器１１０は、裏面電極１１１と、プローブ電極１１２と、抵抗１１３と、電流測定器１１４と、電極１１５と、を含んで構成される。
【００３４】
裏面電極１１１は、本開示の第２電極の一例である。裏面電極１１１は、観察対象の半導体デバイス２００の断面と反対側に設けられる電極である。裏面電極１１１には電源１１６から電圧が印加され、電源１１６からの電圧の印加によって裏面電極１１１から半導体デバイス２００を通じてプローブ電極１１２へ流れる電流は電流測定器１１４で測定される。
【００３５】
プローブ電極１１２は、本開示の探針の一例である。プローブ電極１１２は、観察対象の半導体デバイス２００の表面の所望の位置に接触させて、半導体デバイス２００に電流を流すための電極である。プローブ電極１１２の位置は、制御部１２０によって制御される。なお、プローブ電極１１２の電位は接地して０［Ｖ］となっている。
【００３６】
電流測定器１１４は、電源１１６からの電圧の印加によって裏面電極１１１から半導体デバイス２００を通じてプローブ電極１１２へ流れる電流を測定する。
【００３７】
電極１１５は、本開示の第１電極の一例である。電極１１５は、正の電圧を印加する電源１３１から、制限回路１３０を通じて正の電圧が印加される電極である。電源１３１から電極１１５に電圧を印加した状態で、裏面電極１１１から半導体デバイス２００を通じてプローブ電極１１２へ電流を流すことで、測定器１１０は、例えばチャネルが開いた状態の半導体デバイス２００の電流値を測定することが出来る。
【００３８】
図２に示したように、本開示の一実施形態に係る半導体デバイスの測定装置１００の制限回路１３０は、バイポーラトランジスタＴｒ１１、Ｔｒ１２と、抵抗Ｒ１、Ｒ２、ＲＳと、を含んで構成される。
【００３９】
バイポーラトランジスタＴｒ１１、Ｔｒ１２は、いずれもＮＰＮ接合されたバイポーラトランジスタである。バイポーラトランジスタＴｒ１１は、電源１３１と抵抗ＲＳとの間に設けられる。バイポーラトランジスタＴｒ１２は、コレクタ端子がバイポーラトランジスタＴｒ１１のベース端子と、ベース端子が抵抗Ｒ２を挟んでバイポーラトランジスタＴｒ１１のエミッタ端子と、エミッタ端子が抵抗Ｒ２を挟んでバイポーラトランジスタＴｒ１１のエミッタ端子と、それぞれ接続される。
【００４０】
図２に示した構成例では、測定器１１０と、制限回路１３０とは、抵抗ＲＬｏａｄを介して接続されている。抵抗ＲＬｏａｄは、抵抗値が変化する可変抵抗であってもよい。
【００４１】
制限回路１３０の動作について説明する。バイポーラトランジスタＴｒ１１は、入力ＩＮから電流が抵抗Ｒ１に流れることで発生する電圧によって、オンの状態にされている。電源１３１から、オンの状態のバイポーラトランジスタＴｒ１１を通じて抵抗ＲＳに電流が流れることで発生する電圧が、バイポーラトランジスタＴｒ１２のベース電圧を超えていなければ、バイポーラトランジスタＴｒ１２はオフの状態である。
【００４２】
一方、電源１３１からバイポーラトランジスタＴｒ１１を通じて抵抗ＲＳに電流が流れることで発生する電圧が、バイポーラトランジスタＴｒ１２のベース電圧を超えると、バイポーラトランジスタＴｒ１２がオンになる。バイポーラトランジスタＴｒ１２がオンになると、バイポーラトランジスタＴｒ１１のベース電流が減少する。バイポーラトランジスタＴｒ１１のベース電流が減少すると、バイポーラトランジスタＴｒ１１のコレクタ電流が減り、抵抗ＲＳに流れる電流を制限することができる。
【００４３】
従って、半導体デバイス２００の観察時にプローブ電極１１２が電極１１５に接触してしまい、電源１３１から電流が電極１１５を通じてプローブ電極１１２に流れ込むと、バイポーラトランジスタＴｒ１２がオンになり、上述したようにバイポーラトランジスタＴｒ１１が減少し、抵抗ＲＳに流れる電流を制限することができる。
【００４４】
従って、図２に示した制限回路１３０は、半導体デバイス２００の観察時にプローブ電極１１２が電極１１５に接触してしまっても、電源１３１からプローブ電極１１２に流れ込む電流を制限することが出来る。
【００４５】
（２）構成例２
図３は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第２の構成例を示す説明図である。
【００４６】
図３に示した第２の構成例が、図２に示した第１の構成例と異なる点は、制限回路１３０がフォールドバック型電流制限回路となっている点である。すなわち、図３の制限回路１３０では、バイポーラトランジスタＴｒ１２のベース端子が、抵抗Ｒ３を通じて接地されている。
【００４７】
このようにバイポーラトランジスタＴｒ１２のベース端子が、抵抗Ｒ３を通じて接地されていることで、プローブ電極１１２が電極１１５に接触してしまった場合に、電源１３１からプローブ電極１１２に流れ込む電流を、第１の構成例と比較してより制限することが出来る。
【００４８】
図３に示した制限回路１３０における、制限される電流（制限電流Ｉｏ）は以下の式で表すことができる。
Ｉｏ＝（Ｒ３＋Ｒ２／Ｒ２×ＲＳ）×ＶＢＥ１＋（Ｒ３／Ｒ２＋Ｒ３）×Ｖｏｕｔ
なお、ＶＢＥ１はバイポーラトランジスタＴｒ１２のベース−エミッタ間電圧である。またＶｏｕｔは抵抗ＲＳと抵抗ＲＬｏａｄの間の点の電圧である。
【００４９】
また、図３に示した制限回路１３０における、短絡時の電流（短絡電流Ｉｓｃ）は、以下の式で表すことができる。
Ｉｓｃ＝（Ｒ３＋Ｒ２／Ｒ２×ＲＳ）×ＶＢＥ１
【００５０】
従って図３に示した制限回路１３０は、抵抗ＲＳの値を大きくすることで、短絡電流Ｉｓｃを小さくすることが出来る。
【００５１】
図４は、図３に示した抵抗ＲＬｏａｄに流れる電流を、図３に示した制限回路１３０を設けた場合と設けない場合とで比較した例を示す説明図である。図４に示したグラフの破線は、図３に示した制限回路１３０を設けない場合の抵抗値と電流との関係を示したものであり、グラフの実線は、図３に示した制限回路１３０を設けた場合の抵抗値と電流との関係を示したものである。
【００５２】
図４に示したように、図３に示した制限回路１３０を設けた場合は、抵抗ＲＬｏａｄが０Ωに近づいても、流れる電流は１μＡ程度である。従って、図３に示したフォールドバック型の制限回路１３０は、半導体デバイス２００の観察時にプローブ電極１１２が電極１１５に接触してしまっても、電源１３１からプローブ電極１１２に流れ込む電流を、第１の構成例と比較してより制限することが出来る。
【００５３】
（３）構成例３
構成例１、構成例２では、電源１３１は正の電圧を印加する電源であったが、電源１３１は負の電圧を印加するものであってもよい。その場合、制限回路１３０のトランジスタをＮＰＮ接合のトランジスタからＰＮＰ接合のトランジスタに置き換えることで、電源１３１が正の電圧を印加する電源である場合と同等の効果を得ることが出来る。
【００５４】
図５は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第３の構成例を示す説明図である。以下、図５を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第３の構成例について説明する。
【００５５】
図５に示した第３の構成例が、図２に示した第１の構成例と異なる点は、電源１３１が負の電圧を印加するものである点と、制限回路１３０のトランジスタがＮＰＮ接合のバイポーラトランジスタからＰＮＰ接合のバイポーラトランジスタＴｒ２１、Ｔｒ２２に置き換わっている点である。
【００５６】
電源１３１が負の電圧を印加するものである場合は、制限回路１３０のトランジスタを図５に示したようにＰＮＰ接合のバイポーラトランジスタＴｒ２１、Ｔｒ２２とすることで、制限回路１３０は、電源１３１が正の電圧を印加する電源である場合と同等の効果を得ることが出来る。
【００５７】
（４）構成例４
図６は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第４の構成例を示す説明図である。以下、図６を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第４の構成例について説明する。
【００５８】
図６に示した第４の構成例は、図３に示した第２の構成例と同様に、制限回路１３０がフォールドバック型の電流制限回路を構成している。しかし、図６に示した第４の構成例が、図３に示した第２の構成例と異なる点は、電源１３１が負の電圧を印加するものである点と、制限回路１３０のトランジスタがＮＰＮ接合のバイポーラトランジスタからＰＮＰ接合のバイポーラトランジスタＴｒ２１、Ｔｒ２２に置き換わっている点である。
【００５９】
電源１３１が負の電圧を印加するものである場合は、制限回路１３０のトランジスタを図６に示したようにＰＮＰ接合のバイポーラトランジスタＴｒ２１、Ｔｒ２２として、さらに制限回路１３０をフォールドバック型の電流制限回路とすることで、制限回路１３０は、電源１３１が正の電圧を印加する電源である場合と同等の効果を得ることが出来る。
【００６０】
（５）構成例５
構成例１〜構成例４では、制限回路１３０のトランジスタをバイポーラトランジスタとしていたが、制限回路１３０のトランジスタはＭＯＳ電界効果トランジスタであってもよい。
【００６１】
図７は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第５の構成例を示す説明図である。以下、図７を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第５の構成例について説明する。
【００６２】
図７に示した第５の構成例が、図２に示した第１の構成例と異なる点は、制限回路１３０のトランジスタがＮＰＮ接合のバイポーラトランジスタからＮＭＯＳの電界効果トランジスタＴｒ３１、Ｔｒ３２に置き換わっている点である。
【００６３】
制限回路１３０のトランジスタを、ＮＰＮ接合のバイポーラトランジスタから、図７に示したようにＮＭＯＳの電界効果トランジスタＴｒ３１、Ｔｒ３２とすることで、制限回路１３０は、バイポーラトランジスタを用いた場合と同等の効果を得ることが出来る。
【００６４】
（６）構成例６
図８は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第６の構成例を示す説明図である。以下、図８を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第６の構成例について説明する。
【００６５】
図８に示した第６の構成例は、図３に示した第２の構成例や、図６に示した第４の構成例と同様に、制限回路１３０がフォールドバック型の電流制限回路を構成している。しかし、図８に示した第６の構成例が、図３に示した第２の構成例と異なる点は、制限回路１３０のトランジスタがＮＰＮ接合のバイポーラトランジスタからＮＭＯＳの電界効果トランジスタＴｒ３１、Ｔｒ３２に置き換わっている点である。
【００６６】
制限回路１３０のトランジスタを、ＮＰＮ接合のバイポーラトランジスタから、図８に示したようにＮＭＯＳの電界効果トランジスタＴｒ３１、Ｔｒ３２とすることで、制限回路１３０は、バイポーラトランジスタを用いた場合と同等の効果を得ることが出来る。
【００６７】
（７）構成例７
図９は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第７の構成例を示す説明図である。以下、図９を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第７の構成例について説明する。
【００６８】
図９に示した第７の構成例が、図５に示した第３の構成例と異なる点は、制限回路１３０のトランジスタがＰＮＰ接合のバイポーラトランジスタからＰＭＯＳの電界効果トランジスタＴｒ４１、Ｔｒ４２に置き換わっている点である。
【００６９】
制限回路１３０のトランジスタを、ＰＮＰ接合のバイポーラトランジスタから、図９に示したようにＰＭＯＳの電界効果トランジスタＴｒ４１、Ｔｒ４２とすることで、制限回路１３０は、バイポーラトランジスタを用いた場合と同等の効果を得ることが出来る。
【００７０】
（８）構成例８
図１０は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第８の構成例を示す説明図である。以下、図１０を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第８の構成例について説明する。
【００７１】
図１０に示した第８の構成例は、図３に示した第２の構成例、図６に示した第４の構成例、図８に示した第６の構成例と同様に、制限回路１３０がフォールドバック型の電流制限回路を構成している。図１０に示した第６の構成例が、図６に示した第４の構成例と異なる点は、制限回路１３０のトランジスタがＰＮＰ接合のバイポーラトランジスタからＰＭＯＳの電界効果トランジスタＴｒ４１、Ｔｒ４２に置き換わっている点である。
【００７２】
制限回路１３０のトランジスタを、ＰＮＰ接合のバイポーラトランジスタから、図１０に示したようにＰＭＯＳの電界効果トランジスタＴｒ４１、Ｔｒ４２とすることで、制限回路１３０は、ＰＮＰ接合のバイポーラトランジスタを用いた場合と同等の効果を得ることが出来る。
【００７３】
（９）構成例９
構成例１〜構成例８では、電源１３１からの電流によって生じる電圧が所定のベース電圧やゲート電圧を超えると、バイポーラトランジスタやＭＯＳ電界効果トランジスタをオンにすることで、測定器１１０に流れ込む電流を制限する制限回路１３０の構成例を示した。以下の構成例では、半導体デバイス２００の観察時に測定器１１０の電圧をモニタし、プローブ電極１１２が電極１１５に接触して測定器１１０に電流が流れ込んだ場合に動作する制限回路１３０の構成例を示す。
【００７４】
図１１は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第９の構成例を示す説明図である。以下、図１１を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第９の構成例について説明する。
【００７５】
図１１に示した構成例において、制限回路１３０は、ＮＰＮ接合のバイポーラトランジスタＴｒ５１と、ＰＮＰ接合のバイポーラトランジスタＴｒ５２と、抵抗Ｒ１１と、を含んで構成される。
【００７６】
ＮＰＮ接合のバイポーラトランジスタＴｒ５１は、コレクタ端子が抵抗Ｒ１１に接続され、ベース端子が測定器１１０の接地電位側に接続され、エミッタ端子が接地されている。同様に、ＰＮＰ接合のバイポーラトランジスタＴｒ５２は、コレクタ端子が抵抗Ｒ１１に接続され、ベース端子が測定器１１０の接地電位側に接続され、エミッタ端子が接地されている。
【００７７】
このようにバイポーラトランジスタＴｒ５１、Ｔｒ５２を設けることで、半導体デバイス２００の観察時にプローブ電極１１２が電極１１５に接触し、電流が測定器１１０に流れ込んできても、バイポーラトランジスタＴｒ５１、Ｔｒ５２のいずれかがオンとなって、電源１３１からの電流を制限回路１３０に流しこむことが出来る。従って、図１１に示した半導体デバイスの測定装置１００の第９の構成例は、半導体デバイス２００の観察時にプローブ電極１１２が電極１１５に接触した場合に測定器１１０への電流の流入を制限することが出来る。
【００７８】
（１０）構成例１０
図１２は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第１０の構成例を示す説明図である。以下、図１２を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第１０の構成例について説明する。
【００７９】
図１２に示した構成例において、制限回路１３０は、ＰＭＯＳの電界効果トランジスタＴｒ６１と、ＮＭＯＳの電界効果トランジスタＴｒ６２と、抵抗Ｒ１１と、を含んで構成される。
【００８０】
ＰＭＯＳの電界効果トランジスタＴｒ６１は、ドレイン端子が抵抗Ｒ１１に接続され、ゲート端子が測定器１１０の接地電位側に接続され、ソース端子が接地されている。同様に、ＮＭＯＳの電界効果トランジスタＴｒ６２は、ドレイン端子が抵抗Ｒ１１に接続され、ゲート端子が測定器１１０の接地電位側に接続され、ソース端子が接地されている。
【００８１】
このように電界効果トランジスタＴｒ６１、Ｔｒ６２を設けることで、プローブ電極１１２が電極１１５に接触し、電流が測定器１１０に流れ込んできても、電界効果トランジスタＴｒ６１、Ｔｒ６２のいずれかがオンとなって、電源１３１からの電流を制限回路１３０に流しこむことが出来る。従って、図１２に示した半導体デバイスの測定装置１００の第１０の構成例は、半導体デバイス２００の観察時にプローブ電極１１２が電極１１５に接触した場合に測定器１１０への電流の流入を制限することが出来る。
【００８２】
（１１）構成例１１
図１３は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第１１の構成例を示す説明図である。以下、図１３を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第１１の構成例について説明する。
【００８３】
図１３に示した第１１の構成例が、図１１に示した第９の構成例と異なる点は、電源１３１と電極１１５との間に抵抗ＲＬｏａｄが挿入されている点である。電源１３１と電極１１５との間に抵抗ＲＬｏａｄが挿入されていることで、制限回路１３０に含まれる抵抗Ｒ１１の設計を柔軟にすることが可能になる。
【００８４】
（１２）構成例１２
図１４は、本開示の一実施形態に係る半導体デバイスの測定装置１００の第１２の構成例を示す説明図である。以下、図１４を用いて本開示の一実施形態に係る半導体デバイスの測定装置１００の第１２の構成例について説明する。
【００８５】
図１４に示した第１２の構成例が、図１２に示した第１０の構成例と異なる点は、電源１３１と電極１１５との間に抵抗ＲＬｏａｄが挿入されている点である。電源１３１と電極１１５との間に抵抗ＲＬｏａｄが挿入されていることで、制限回路１３０に含まれる抵抗Ｒ１１の設計を柔軟にすることが可能になる。
【００８６】
（１３）構成例１３
ここまでの構成例１〜構成例１２では、プローブ電極１１２が電極１１５に接触した場合に測定器１１０への電流の流入を制限することが出来る制限回路１３０の構成例を示してきた。
【００８７】
このような制限回路１３０を備えた半導体デバイスの測定装置１００は、観察対象の半導体デバイス２００の本測定の前に粗い解像度（測定点の間隔が本測定時よりも広いことを意味する）で高速に観察するプレスキャンの際に、制限回路１３０が動作した場所を制御部１２０で記憶しておくことで、測定時に制限回路１３０が動作した場所を本測定から除外するようにしてもよい。なお、プレスキャンは本開示の第１段階の一例であり、本測定は本開示の第２段階の一例である。
【００８８】
半導体デバイスの測定装置１００は、プレスキャンの際に制限回路１３０が動作した測定点を本測定から除外することで、本測定の時間を短縮することができるとともに、短絡による過電流が測定器１１０を破壊する可能性を低減させることができる。
【００８９】
図１５は、観察対象の半導体デバイス２００のプレスキャンの際に制限回路１３０に流れた電流量をマッピングしたものの例を示す説明図である。この図１５に示したマップは、プローブ電極１１２が半導体デバイス２００の表面と接触した際に制限回路１３０に流れた電流量を、制御部１２０が取得することで生成する。
【００９０】
図１５の符号１５１で示したのは、観察対象の半導体デバイス２００のプレスキャンの際に制限回路１３０に流れた電流量が極めて多かった測定点を示している。この符号１５１で示した測定点は、プローブ電極１１２が電極１１５に接触したことで短絡による過電流が流れた測定点であることを意味している。
【００９１】
従って、半導体デバイス２００の本測定時には、制御部１２０は、符号１５１で示した測定点を除外してプローブ電極１１２を移動させる。制御部１２０は、半導体デバイス２００の本測定時に符号１５１で示した測定点を除外することで、本測定の時間を短縮させることが出来る。また制御部１２０は、半導体デバイス２００の本測定時に符号１５１で示した測定点を除外することで、短絡による過電流が測定器１１０を破壊する可能性を低減させる
【００９２】
図１６は、観察対象の半導体デバイス２００の本測定の際に制限回路１３０に流れた電流量をマッピングしたものの例を示す説明図である。この図１６に示したマップは、プローブ電極１１２が半導体デバイス２００の表面と接触した際に制限回路１３０に流れた電流量を、制御部１２０が取得することで生成する。
【００９３】
図１６の符号１５２で示したのは、プレスキャンの際に制限回路１３０に流れた電流量が極めて多く、プローブ電極１１２と電極１１５とが短絡していると思われるために、本測定がスキップされた測定点である。
【００９４】
このように半導体デバイスの測定装置１００は、図１６の符号１５２で示した測定点のように、プレスキャン時にプローブ電極１１２と電極１１５とが短絡していると思われる測定点を本測定から除外することで、本測定の時間を短縮することができるとともに、短絡による過電流が測定器１１０を破壊する可能性を低減させることができる。
【００９５】
＜２．まとめ＞
以上説明したように本開示の一実施形態によれば、複数の電極を用いて観察対象の半導体デバイスのキャリア濃度を観察する半導体デバイスの測定装置１００において、裏面電極１１１とは異なる、電圧を印加するための電極１１５の側に、短絡による過電流を制限する制限回路１３０を備える、半導体デバイスの測定装置１００が提供される。
【００９６】
本開示の一実施形態に係る半導体デバイスの測定装置１００は、裏面電極とは異なる、電圧を印加するための電極１１５の側に、短絡による過電流を制限する制限回路１３０を備えることで、プローブ電極１１２と電極１１５とが短絡してしまった場合でも、測定器１１０への過大な電流の流入を制限回路１３０で制限することが可能となり、測定器１１０を保護することが出来る。
【００９７】
また本開示の一実施形態に係る半導体デバイスの測定装置１００は、プレスキャンの際に測定点毎に制限回路１３０に流れた電流量を保持し、制限回路１３０に流れた電流量が極めて多く、プローブ電極１１２と電極１１５とが短絡していると思われる場所は本測定をスキップすることが出来る。
【００９８】
本開示の一実施形態に係る半導体デバイスの測定装置１００は、プレスキャンの際に制限回路１３０が動作した場所を本測定から除外することで、本測定の時間を短縮することができるとともに、短絡による過電流が測定器１１０を破壊する可能性を低減させることができる。
【００９９】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１００】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【０１０１】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
第１電圧源からの電圧を測定対象試料に印加可能な少なくとも１つの第１電極と、
第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される探針へ電流を流す第２電極と、
前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流を制限する電流制限回路と、
を備える、半導体デバイスの測定装置。
（２）
前記電流制限回路は、
前記第１電極から前記探針へ流れる電流が所定値を超えるとオンとなる第１トランジスタと、
前記第１電圧源と前記第１電極との間に設けられ、前記第１トランジスタがオンになることでオフになる第２トランジスタと、
を含む、前記（１）に記載の半導体デバイスの測定装置。
（３）
前記第１トランジスタはバイポーラトランジスタである、前記（２）に記載の半導体デバイスの測定装置。
（４）
前記第１電圧源は正の電圧を印加する電圧源である、前記（３）に記載の半導体デバイスの測定装置。
（５）
前記第１トランジスタのベースとエミッタとの間に抵抗が接続された、前記（４）に記載の半導体デバイスの測定装置。
（６）
前記第１電圧源は負の電圧を印加する電圧源である、前記（３）に記載の半導体デバイスの測定装置。
（７）
前記第１トランジスタのベースとエミッタとの間に抵抗が接続された、前記（６）に記載の半導体デバイスの測定装置。
（８）
前記第１トランジスタはＭＯＳトランジスタである、前記（２）に記載の半導体デバイスの測定装置。
（９）
前記第１電圧源は正の電圧を印加する電圧源である、前記（８）に記載の半導体デバイスの測定装置。
（１０）
前記第１トランジスタのゲートとソースとの間に抵抗が接続された、前記（９）に記載の半導体デバイスの測定装置。
（１１）
前記第１電圧源は負の電圧を印加する電圧源である、前記（８）に記載の半導体デバイスの測定装置。
（１２）
前記第１トランジスタのゲートとソースとの間に抵抗が接続された、前記（１１）に記載の半導体デバイスの測定装置。
（１３）
前記電流制限回路は、前記探針から前記第２電圧源へ流れる電流が所定値を超えるといずれか一方がオンとなる第１トランジスタ及び第２トランジスタを備える、前記（１）〜（１２）のいずれかに記載の半導体デバイスの測定装置。
（１４）
前記探針を前記測定対象試料上で移動させながら、前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流の値を測定する第１段階と、測定点を前記第１段階より細かくして前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流の値を測定する第２段階と、で前記測定対象試料を測定する測定部をさらに備え、
前記測定部は、前記第１段階において電流の値が所定値を超えた測定点では前記第２段階での測定を省略する、前記（１）〜（１３）のいずれかに記載の半導体デバイスの測定装置。
（１５）
第１電圧源からの電圧を測定対象試料に印加可能な少なくとも１つの第１電極と、
第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される探針へ電流を流す第２電極と、
前記第１電極から前記測定対象試料に電圧を印加している間に該第１電極から前記探針へ流れる電流を制限する電流制限回路と、
を備える、半導体デバイスの測定装置を用いて、前記第２電圧源からの電圧を前記測定対象試料に印加して該測定対象試料を通じて該測定対象試料に接触される前記探針へ電流を流して、該測定対象試料の抵抗値を測定することを含む、半導体デバイスの測定方法。
【符号の説明】
【０１０２】
１０        ：電源
１１        ：裏面電極
１２        ：プローブ電極
１３        ：電流測定器
１４        ：抵抗
２０        ：半導体デバイス
３０        ：電源
３１        ：電極
１００      ：測定装置
１１０      ：測定器
１１１      ：裏面電極
１１２      ：プローブ電極
１１３      ：抵抗
１１４      ：電流測定器
１１５      ：電極
１１６      ：電源
１２０      ：制御部
１３０      ：制限回路
１３１      ：電源
２００      ：半導体デバイス
Ｒ１        ：抵抗
Ｒ２        ：抵抗
Ｒ３        ：抵抗
Ｒ１１      ：抵抗
ＲＬｏａｄ  ：抵抗
ＲＳ        ：抵抗
Ｔｒ１１    ：バイポーラトランジスタ
Ｔｒ１２    ：バイポーラトランジスタ
Ｔｒ２１    ：バイポーラトランジスタ
Ｔｒ２２    ：バイポーラトランジスタ
Ｔｒ３１    ：電界効果トランジスタ
Ｔｒ３２    ：電界効果トランジスタ
Ｔｒ４１    ：電界効果トランジスタ
Ｔｒ４２    ：電界効果トランジスタ
Ｔｒ５１    ：バイポーラトランジスタ
Ｔｒ５２    ：バイポーラトランジスタ
Ｔｒ６１    ：電界効果トランジスタ
Ｔｒ６２    ：電界効果トランジスタ
【図１】
2016161337.tif 000003
【図２】
2016161337.tif 000004
【図３】
2016161337.tif 000005
【図４】
2016161337.tif 000006
【図５】
2016161337.tif 000007
【図６】
2016161337.tif 000008
【図７】
2016161337.tif 000009
【図８】
2016161337.tif 000010
【図９】
2016161337.tif 000011
【図１０】
2016161337.tif 000012
【図１１】
2016161337.tif 000013
【図１２】
2016161337.tif 000014
【図１３】
2016161337.tif 000015
【図１４】
2016161337.tif 000016
【図１５】
2016161337.tif 000017
【図１６】
2016161337.tif 000018
【図１７】
2016161337.tif 000019
【図１８】
2016161337.tif 000020
【図１９】
2016161337.tif 000021
【図２０】
2016161337.tif 000022