(57)【要約】【課題】リカバリー損失の低減を可能とする半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面を有する半導体基板の第１の面に設けられた第１導電型のアノード領域と、第２の面に設けられた第２導電型のカソード領域と、アノード領域とカソード領域との間に設けられ、カソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、を有するダイオード部と、第１の面に設けられ、ダイオード部に向かって第１の面における面密度が低下する第２導電型の複数のエミッタ領域と、第２の面に設けられた第１導電型のコレクタ領域と、エミッタ領域とコレクタ領域との間に設けられた第１導電型のベース領域と、ベース領域とコレクタ領域との間に設けられたドリフト領域と、を有するＩＧＢＴ部と、を備える。【選択図】図１
2016174029.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と、前記第１の面に対向する第２の面を有する半導体基板の前記第１の面に設けられた第１導電型のアノード領域と、
前記第２の面に設けられた第２導電型のカソード領域と、
前記アノード領域と前記カソード領域との間に設けられ、前記カソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、を有するダイオード部と、
前記第１の面に設けられ、前記ダイオード部に向かって前記第１の面における面密度が低下する第２導電型の複数のエミッタ領域と、
前記第２の面に設けられた第１導電型のコレクタ領域と、
前記エミッタ領域と前記コレクタ領域との間に設けられた第１導電型のベース領域と、
前記ベース領域と前記コレクタ領域との間に設けられた前記ドリフト領域と、を有するＩＧＢＴ部と、
を備える半導体装置。
【請求項２】
前記ＩＧＢＴ部の前記第１の面に設けられ、前記アノード領域よりも第１導電型の不純物濃度の高い第１導電型のベースコンタクト領域を、更に有する請求項１記載の半導体装置。
【請求項３】
前記面密度が連続的に低下する半導体装置。
【請求項４】
前記ＩＧＢＴ部に前記面密度が第１の値である第１の領域と、前記第１の領域と前記ダイオード部との間に設けられ、前記面密度が前記第１の値より小さい第２の値である第２の領域を有する半導体装置。
【請求項５】
前記ベース領域内に設けられたゲート絶縁膜と、前記ベース領域との間に前記ゲート絶縁膜を挟むゲート電極とを、更に備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ＲＣ（Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ）−ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、ＩＧＢＴが形成されたＩＧＢＴ部と、ＩＧＢＴ部に隣接しダイオードが形成されたダイオード部とが、同一の半導体基板上に形成される。ＲＣ−ＩＧＢＴでは、ダイオードが順方向動作する際に、隣接するＩＧＢＴ部からもキャリアがダイオード部に向けて広がる。このため、ＩＧＢＴ部とダイオード部との境界部でキャリア蓄積量が増大し、リカバリー損失（スイッチング損失）が増大するという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２１５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、リカバリー損失の低減を可能とする半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１の面と、前記第１の面に対向する第２の面を有する半導体基板の前記第１の面に設けられた第１導電型のアノード領域と、前記第２の面に設けられた第２導電型のカソード領域と、前記アノード領域と前記カソード領域との間に設けられ、前記カソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、を有するダイオード部と、前記第１の面に設けられ、前記ダイオード部に向かって前記第１の面における面密度が低下する第２導電型の複数のエミッタ領域と、前記第２の面に設けられた第１導電型のコレクタ領域と、前記エミッタ領域と前記コレクタ領域との間に設けられた第１導電型のベース領域と、前記ベース領域と前記コレクタ領域との間に設けられた前記ドリフト領域と、を有するＩＧＢＴ部と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の半導体装置の模式断面図。
【図２】第１の実施形態のダイオード部の模式断面図。
【図３】第１の実施形態のＩＧＢＴ部の模式断面図。
【図４】比較形態の半導体装置の模式断面図。
【図５】第２の実施形態の半導体装置の模式断面図。。
【図６】第３の実施形態の半導体装置の模式断面図。
【図７】第３の実施形態のダイオード部の模式断面図。
【図８】第３の実施形態のＩＧＢＴ部の模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００８】
本明細書中、ｎ＋型、ｎ型、ｎ−型との表記は、ｎ＋型、ｎ型、ｎ−型の順でｎ型の不純物濃度が低くなっていることを意味する。また、ｐ＋型、ｐ型、ｐ−型の表記は、ｐ＋型、ｐ型、ｐ−型の順で、ｐ型の不純物濃度が低くなっていることを意味する。
【０００９】
（第１の実施形態）
本実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面を有する半導体基板の第１の面に設けられた第１導電型のアノード領域と、第２の面に設けられた第２導電型のカソード領域と、アノード領域とカソード領域との間に設けられ、カソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、を有するダイオード部と、第１の面に設けられ、ダイオード部に向かって第１の面における面密度が低下する第２導電型の複数のエミッタ領域と、第２の面に設けられた第１導電型のコレクタ領域と、エミッタ領域と前記コレクタ領域との間に設けられた第１導電型のベース領域と、ベース領域とコレクタ領域との間に設けられたドリフト領域と、を有するＩＧＢＴ部と、を備える。
【００１０】
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
【００１１】
ＲＣ−ＩＧＢＴ１００は、ＩＧＢＴセル（図中“Ｉ”）とダミーセル（図中“Ｄ”）が配置されるＩＧＢＴ部と、ダイオードが配置されるダイオード部を備える。
【００１２】
図２は、本実施形態のダイオード部の模式断面図である。ダイオード部は、半導体基板１０、ｐ型の第１のアノード領域（アノード領域）１２、ｐ＋型の第２のアノード領域（アノード領域）１４、ｎ＋型のカソード領域１６、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ２４、ゲート絶縁膜２６、ダミーゲート電極２８を備える。
【００１３】
半導体基板１０は、第１の面（以後、表面とも称する）と、第１の面に対向する第２の面（以後、裏面とも称する）を備える。半導体基板１０は、例えば、単結晶のシリコン基板である。
【００１４】
ｐ型の第１のアノード領域（アノード領域）１２、ｐ＋型の第２のアノード領域（アノード領域）１４は、半導体基板１０の表面に設けられる。第１のアノード領域１２及び第２のアノード領域１４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。
【００１５】
第２のアノード領域１４のｐ型不純物濃度は、第１のアノード領域１２のｐ型不純物濃度より高い。したがって、第２のアノード領域１４は、第１の共通電極２０のコンタクト抵抗を低減する機能を備える。
【００１６】
ｎ＋型のカソード領域１６は、半導体基板１０の裏面に設けられる。カソード領域１６は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）である。カソード領域１６は、第２の共通電極２２のコンタクト抵抗を低減する機能を備える。
【００１７】
ｎ−型のドリフト領域１８は、第１のアノード領域１２とカソード領域１６との間に設けられる。ドリフト領域１８は、ｎ型不純物を含有する。ｎ型不純物は、例えば、リン（Ｐ）である。
【００１８】
第１の共通電極２０は、半導体基板１０の表面に設けられる。第１の共通電極２０は、金属電極である。第１の共通電極２０は、ダイオード部では、アノード電極として機能する。第１の共通電極２０と第１のアノード領域１２との間のコンタクトは、ショットキーコンタクトである。第１の共通電極２０と第２のアノード領域１４との間のコンタクトは、オーミックコンタクトである。
【００１９】
第２の共通電極２２は、半導体基板１０の裏面に設けられる。第２の共通電極２２は、金属電極である。第２の共通電極２２は、ダイオード部では、カソード電極として機能する。第２の共通電極２２とカソード領域１６との間のコンタクトは、オーミックコンタクトである。
【００２０】
トレンチ２４は、半導体基板１０の第１の面側に設けられる。ゲート絶縁膜２６は、トレンチ２４の内面に設けられる。ゲート絶縁膜２６は、第１のアノード領域１２内に設けられる。ゲート絶縁膜２６は、例えば、シリコン酸化膜である。
【００２１】
ダミーゲート電極２８は、トレンチ２４内に設けられる。ダミーゲート電極２８は、第１のアノード領域１２との間に、ゲート絶縁膜２６を挟む。
【００２２】
ダミーゲート電極２８と第１の共通電極２０は、絶縁膜２７で分離される。
【００２３】
図３は、本実施形態のＩＧＢＴ部の模式断面図である。ＩＧＢＴ部は、半導体基板１０、ｎ＋型のエミッタ領域３０、ｐ＋型のコレクタ領域３２、ｐ型のベース領域３４、ｎ−型のドリフト領域１８、ｐ＋＋型のベースコンタクト領域３６、ｐ＋型領域３８、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ２４、ゲート絶縁膜２６、絶縁膜２７、ダミーゲート電極２８、ゲート電極４０を備える。
【００２４】
ｎ＋型のエミッタ領域３０は、半導体基板１０の表面に複数設けられる。エミッタ領域３０は、ｎ型不純物を含有する。ｎ型不純物は、例えば、ヒ素（Ａｓ）である。
【００２５】
ｐ＋型のコレクタ領域３２は、半導体基板１０の裏面に設けられる。コレクタ領域３２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。
【００２６】
ｐ型のベース領域３４は、エミッタ領域３０とコレクタ領域３２との間に設けられる。ｐ型のベース領域３４は、ＩＧＢＴセル（図中“Ｉ”）のオン動作時に、反転層が形成され、チャネル領域として機能する。
【００２７】
ｐ型のベース領域３４は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。
【００２８】
ｐ型のベース領域３４は、例えば、ダイオード部の第１のアノード領域１２と同時に形成される。ベース領域３４は、例えば、ダイオード部の第１のアノード領域１２と略同一の不純物濃度、略同一の深さである。
【００２９】
ｎ−型のドリフト領域１８は、ベース領域３４とコレクタ領域３２との間に設けられる。
【００３０】
ｐ＋＋型のベースコンタクト領域３６は、半導体基板１０の表面に設けられる。ベースコンタクト領域３６は、ベース領域３４内にエミッタ領域３０に隣接して設けられる。ベースコンタクト領域３６は、第１の共通電極２０のコンタクト抵抗を低減する機能を備える。また、ベースコンタクト領域３６は、ドリフト領域１８に注入され蓄積された正孔を掃き出す機能を備える。
【００３１】
ベースコンタクト領域３６は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。
【００３２】
ベースコンタクト領域３６のｐ型不純物濃度は、ダイオード部の第２のアノード領域１４のｐ型不純物濃度よりも高い。また、ベースコンタクト領域３６の幅は、第２のアノード領域１４のよりも広い。また、ベースコンタクト領域３６の深さは、第２のアノード領域１４の深さよりも深い。
【００３３】
ｐ＋型領域３８は、半導体基板１０の表面に設けられる。ｐ＋型領域３８は、ダミーセル（図中“Ｄ”）の間のベース領域３４内に設けられる。
【００３４】
ｐ＋型領域３８は、ｐ型不純物を含有する。ｐ型不純物は、例えば、ボロン（Ｂ）である。ｐ＋型領域３８のｐ型不純物濃度は、ベースコンタクト領域３６のｐ型不純物濃度よりも低い。
【００３５】
ｐ＋型領域３８は、例えば、ダイオード部の第２のアノード領域１４と、同時に形成される。ｐ＋型領域３８は、例えば、ダイオード部の第２のアノード領域１４と略同一の不純物濃度、略同一の深さである。
【００３６】
第１の共通電極２０は、半導体基板１０の表面に設けられる。第１の共通電極２０は、金属電極である。第１の共通電極２０は、ＩＧＢＴ部では、エミッタ電極として機能する。第１の共通電極２０とエミッタ領域３０との間のコンタクトは、オーミックコンタクトである。第１の共通電極２０とベースコンタクト領域３６との間のコンタクトは、オーミックコンタクトである。第１の共通電極２０とｐ＋型領域３８との間のコンタクトは、オーミックコンタクトである。第１の共通電極２０とベース領域３４との間のコンタクトは、ショットキーコンタクトである。
【００３７】
第２の共通電極２２は、半導体基板１０の裏面に設けられる。第２の共通電極２２は、金属電極である。第２の共通電極２２は、ＩＧＢＴ部では、コレクタ電極として機能する。第２の共通電極２２とコレクタ領域３２との間のコンタクトは、オーミックコンタクトである。
【００３８】
トレンチ２４は、半導体基板１０の第１の面側に設けられる。ゲート絶縁膜２６は、トレンチ２４の内面に設けられる。ゲート絶縁膜２６は、ベース領域３４内に設けられる。ゲート絶縁膜２６は、例えば、シリコン酸化膜である。
【００３９】
ダミーゲート電極２８は、ダミーセル（図中“Ｄ”）のトレンチ２４内に設けられる。ダミーゲート電極２８は、ベース領域３４との間に、ゲート絶縁膜２６を挟む。
【００４０】
ダミーゲート電極２８と第１の共通電極２０は、絶縁膜２７で分離される。
【００４１】
ゲート電極４０は、ＩＧＢＴセル（図中“Ｉ”）のトレンチ２４内に設けられる。ダミーゲート電極２８は、ベース領域３４との間に、ゲート絶縁膜２６を挟む。
【００４２】
ゲート電極２８と第１の共通電極２０は、絶縁膜２７で分離される。
【００４３】
図１に示すように、ＩＧＢＴ部の半導体基板１０の表面に設けられる複数のエミッタ領域３０は、ダイオード部に向かって、表面における面密度が低下する。言い換えれば、ＩＧＢＴ部のＩＧＢＴセル（図中“Ｉ”）の密度が、ダイオード部に向かって低下する。言い換えれば、ＩＧＢＴ部のダミーセル（図中“Ｄ”）の密度が、ダイオード部に向かって増加する。
【００４４】
図１に示すように、ＲＣ−ＩＧＢＴ１００では、エミッタ領域３０の半導体基板１０の表面における面密度が、ダイオード部に向かって連続的に低下する。すなわち、ＩＧＢＴセル間のダミーセルの数が１個→２個→３個→４個と連続して増加することにより、ＩＧＢＴセルの数が連続的に減少し、結果的にエミッタ領域３０の表面における面密度が、連続的に低下する。
【００４５】
次に、本実施形態の作用及び効果について説明する。
【００４６】
図４は、比較形態の半導体装置の模式断面図である。比較形態の半導体装置も、トレンチ構造を備えるＲＣ−ＩＧＢＴである。
【００４７】
ＲＣ−ＩＧＢＴ９００は、ＩＧＢＴ部のエミッタ領域３０の半導体基板１０の表面における面密度が、一定である点で、本実施形態のＲＣ−ＩＧＢＴ１００と異なっている。ＲＣ−ＩＧＢＴ９００は、ＩＧＢＴ部のＩＧＢＴセル（図中“Ｉ”）の密度が、一定である。
【００４８】
図４に、ダイオード部のダイオードが順方向動作する際の正孔の流れを実線矢印、電子の流れを点線矢印で示す。図４に示すように、ダイオード部のダイオードが順方向動作する際に、隣接するＩＧＢＴ部からキャリアがダイオード部に向けて広がる。このため、ＩＧＢＴ部とダイオード部との境界部でキャリア蓄積量が増大する。
【００４９】
ダイオードがオフする際には、ＩＧＢＴ部とダイオード部との境界部の過剰なキャリアを掃き出す必要が生じる。このため、スイッチング時間が長くなり、リカバリー損失（スイッチング損失）が増大する。
【００５０】
ダイオードが順方向動作する際のＩＧＢＴ部での正孔の注入は、ＩＧＢＴセルのベースコンタクト領域３６（図３）と、ダミーセルのｐ＋型領域３８（図３）から生じる。特に、ｐ＋型領域３８よりも、ｐ型不純物濃度が高く、幅が広く、且つ、深さも深いベースコンタクト領域３６の寄与が大きい。
【００５１】
本実施形態のＲＣ−ＩＧＢＴ１００は、エミッタ領域３０の半導体基板１０の表面における面密度が、ダイオード部に向かって低下する。すなわち、ＩＧＢＴ部のＩＧＢＴセルの密度が、ダイオード部に向かって低下する。このため、ＩＧＢＴセルのベースコンタクト領域３６の半導体基板１０の表面における面密度も低下する。したがって、ダイオードが順方向動作する際のＩＧＢＴ部からの正孔の注入が、ＩＧＢＴ部とダイオード部との境界部で抑制される。よって、ＩＧＢＴ部とダイオード部との境界部で正孔の蓄積量が減少し、リカバリー損失が低減される。
【００５２】
本実施形態によれば、リカバリー損失の低減を可能とするＲＣ−ＩＧＢＴ１００が実現される。
【００５３】
（第２の実施形態）
本実施形態の半導体装置は、ＩＧＢＴ部に、エミッタ領域の面密度が第１の値である第１の領域と、第１の領域とダイオード部との間に設けられ、面密度が第１の値より小さい第２の値である第２の領域を有する点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については、一部記述を省略する。
【００５４】
図５は、本実施形態の半導体装置の模式断面図である。ＲＣ−ＩＧＢＴ２００のＩＧＢＴ部は、第１の領域と第２の領域とを備える。
【００５５】
第１の領域は、ＩＧＢＴセルとダミーセルが１対１の割合で配置される。第２の領域は、ＩＧＢＴセルとダミーセルが１対３の割合で配置される。
【００５６】
第１の領域のエミッタ領域３０の半導体基板１０表面における面密度は第１の値である。第２の領域のエミッタ領域３０の半導体基板１０表面における面密度は第２の値である。第２の値は、第１の値より小さい。すなわち、第２の領域のエミッタ領域３０の半導体基板１０表面における面密度は、第１の領域のエミッタ領域３０の半導体基板１０表面における面密度よりも小さい。
【００５７】
エミッタ領域３０の面密度が一定の第１の領域と、エミッタ領域３０の面密度が一定の第２の領域との配置により、ダイオードが順方向動作する際のＩＧＢＴ部からの正孔の注入量を最適化する。したがって、エミッタ領域３０の面密度を連続的に変化させる第１の実施形態と比較して、デバイス設計が容易となる。
【００５８】
本実施形態によれば、第１の実施形態同様、リカバリー損失の低減を可能とするＲＣ−ＩＧＢＴ２００が実現される。また、リカバリー損失の低減のためのデバイス設計が容易となるＲＣ−ＩＧＢＴ２００が実現される。
【００５９】
（第３の実施形態）
本実施形態の半導体装置は、ＩＧＢＴ部とダイオード部の構造が異なる点で、第２の実施形態と異なっている。第２の実施形態と重複する内容については、一部記述を省略する。
【００６０】
図６は、本実施形態の半導体装置の模式断面図である。ＲＣ−ＩＧＢＴ３００のＩＧＢＴ部は、第１の領域と第２の領域とを備える。第２の領域のエミッタ領域３０の半導体基板１０表面における面密度は、第１の領域のエミッタ領域３０の半導体基板１０表面における面密度よりも小さい。
【００６１】
図７は、本実施形態のダイオード部の模式断面図である。ダイオード部は、半導体基板１０、ｐ型の第１のアノード領域（アノード領域）１２、ｐ＋型の第２のアノード領域（アノード領域）１４、ｎ＋型のカソード領域１６、ｎ−型のドリフト領域１８、第１の共通電極２０、第２の共通電極２２を備える。トレンチ、ゲート絶縁膜、ダミーゲート電極を備えない以外は、第１の実施形態のダイオード部と同様である。
【００６２】
図８は、本実施形態のＩＧＢＴ部の模式断面図である。ＩＧＢＴ部は、半導体基板１０、ｎ＋型のエミッタ領域３０、ｐ＋型のコレクタ領域３２、ｐ型のベース領域３４、ｎ−型のドリフト領域１８、ｐ＋＋型のベースコンタクト領域３６、ｐ型のフローティング層４２、第１の共通電極２０、第２の共通電極２２を備える。また、トレンチ２４、ゲート絶縁膜２６、絶縁膜２７、ダミーゲート電極２８、ゲート電極４０を備える。また、層間絶縁膜４４を備える。
【００６３】
ｐ型のフローティング層４２は、ダミーセルのトレンチ２４と、ダミーセルのトレンチ２４との間の、半導体基板１０の表面に設けられる。フローティング層４２は、例えば、ベース領域３４と同時に形成される。フローティング層４２は、例えば、ベース領域３４と略同一の不純物濃度、略同一の深さである。
【００６４】
フローティング層４２は、層間絶縁膜４４により、第１の共通電極２０と、物理的、電気的に分離される。
【００６５】
ＲＣ−ＩＧＢＴ３００では、フローティング層４２の幅を変えることより、第１の領域と第２の領域との、エミッタ領域３０の半導体基板１０表面における面密度を変化させている。
【００６６】
なお、本実施形態では、フローティング層４２からの正孔の注入は生じないため、ダイオードが順方向動作する際のＩＧＢＴ部での正孔の注入には、ベースコンタクト領域３６のみが寄与する点で、第２の実施形態と異なる。ベースコンタクト領域３６以外の正孔の注入源がＩＧＢＴ部に存在しないため、更に、ＩＧＢＴ部とダイオード部との境界部で正孔の蓄積量が減少し、リカバリー損失が低減される。
【００６７】
本実施形態によれば、更に、リカバリー損失の低減を可能とするＲＣ−ＩＧＢＴ３００が実現される。また、リカバリー損失の低減のためのデバイス設計が容易となるＲＣ−ＩＧＢＴ３００が実現される。
【００６８】
第１乃至第３の実施形態においては、半導体装置としてトレンチ構造のＩＧＢＴを有するＲＣ−ＩＧＢＴを例に説明したが、プレーナ構造のＩＧＢＴを有するＲＣ−ＩＧＢＴにも本発明は適用可能である。
【００６９】
また、第１乃至第３の実施形態では、半導体基板の材料として単結晶シリコンを例に説明したが、その他の半導体材料、例えば、炭化珪素、窒化ガリウム等を本発明に適用することが可能である。
【００７０】
また、第１乃至第３の実施形態においては、第１導電型がｐ型、第２導電型がｎ型の場合を例に説明したが、第１導電型をｐ型、第２導電型をｎ型とすることも可能である。
【００７１】
また、第１乃至第３の実施形態においては、ダイオード部のアノード電極とＩＧＢＴ部のエミッタ電極とが共通である場合を、例に説明したが、物理的に分離した電極とすることも可能である。
【００７２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７３】
１０      半導体基板
１２      ｐ型の第１のアノード領域（アノード領域）
１４      ｐ＋型の第２のアノード領域（アノード領域）
１６      ｎ＋型のカソード領域
１８      ｎ−型のドリフト領域
２０      第１の共通電極
２２      第２の共通電極
２６      ゲート絶縁膜
３０      ｎ＋型のエミッタ領域
３２      ｐ＋型のコレクタ領域
３４      ｐ型のベース領域
３６      ｐ＋＋型のベースコンタクト領域
４０      ゲート電極
１００    ＲＣ−ＩＧＢＴ（半導体装置）
２００    ＲＣ−ＩＧＢＴ（半導体装置）
３００    ＲＣ−ＩＧＢＴ（半導体装置）
【図１】
2016174029.tif 000003
【図２】
2016174029.tif 000004
【図３】
2016174029.tif 000005
【図４】
2016174029.tif 000006
【図５】
2016174029.tif 000007
【図６】
2016174029.tif 000008
【図７】
2016174029.tif 000009
【図８】
2016174029.tif 000010
【手続補正書】
【提出日】平成27年6月3日(2015.6.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の面と、前記第１の面に対向する第２の面を有する半導体基板の前記第１の面に設けられた第１導電型のアノード領域と、
前記第２の面に設けられた第２導電型のカソード領域と、
前記アノード領域と前記カソード領域との間に設けられ、前記カソード領域よりも第２導電型の不純物濃度の低い第２導電型のドリフト領域と、を有するダイオード部と、
前記第１の面に設けられ、前記ダイオード部に向かって前記第１の面における面密度が低下する第２導電型の複数のエミッタ領域と、
前記第２の面に設けられた第１導電型のコレクタ領域と、
前記エミッタ領域と前記コレクタ領域との間に設けられた第１導電型のベース領域と、
前記ベース領域と前記コレクタ領域との間に設けられた前記ドリフト領域と、を有するＩＧＢＴ部と、
を備える半導体装置。
【請求項２】
前記ＩＧＢＴ部の前記第１の面に設けられ、前記アノード領域よりも第１導電型の不純物濃度の高い第１導電型のベースコンタクト領域を、更に有する請求項１記載の半導体装置。
【請求項３】
前記面密度が連続的に低下する請求項１又は請求項２記載の半導体装置。
【請求項４】
前記ＩＧＢＴ部に前記面密度が第１の値である第１の領域と、前記第１の領域と前記ダイオード部との間に設けられ、前記面密度が前記第１の値より小さい第２の値である第２の領域を有する請求項１又は請求項２記載の半導体装置。
【請求項５】
前記ベース領域内に設けられたゲート絶縁膜と、前記ベース領域との間に前記ゲート絶縁膜を挟むゲート電極とを、更に備える請求項１乃至請求項３いずれか一項記載の半導体装置。