(57)【要約】【課題】  複数の光電変換部を有する画素において、１つの光電変換部の電荷を排出する電荷排出部を設けた際のその他の光電変換部の飽和電荷量の低下を抑制することを目的とする。【解決手段】  各々が、第１光電変換部と第２光電変換部とを有する複数の画素と、前記第２光電変換部の電荷を排出する電荷排出部とを有する撮像装置であって、第２光電変換部と電荷排出部との間の領域のポテンシャルの高さが、第２光電変換部および電荷排出部のポテンシャルの高さよりも高く、第２光電変換部と電荷排出部との間の領域のポテンシャルの高さが、第１光電変換部と第２光電変換部の間の領域のポテンシャルの高さよりも低く、第１光電変換部と第２光電変換部の間の領域のポテンシャルの高さが、第１光電変換部が隣り合う領域のうち第１光電変換部と第２光電変換部の間とは異なる領域の第１導電型の電荷に対するポテンシャルの高さ以下である。【選択図】  図４
2016174109.tif 000002
【特許請求の範囲】
【請求項１】
各々が、光電変換により電荷対を生成し前記電荷対のうち第１導電型の電荷を蓄積する、第１光電変換部と第２光電変換部とを有する複数の画素と、
前記第２光電変換部で生成された前記第１導電型の電荷を排出する電荷排出部と、を有する撮像装置であって、
前記電荷排出部に前記第１導電型の電荷を排出するための所定の電圧が供給されている状態において、
前記第２光電変換部と前記電荷排出部との間の領域の前記第１導電型の電荷に対するポテンシャルの高さが、前記第２光電変換部および前記電荷排出部の前記第１導電型の電荷に対するポテンシャルの高さよりも高く、
前記第２光電変換部と前記電荷排出部との間の領域の前記第１導電型の電荷に対するポテンシャルの高さが、前記第１光電変換部と前記第２光電変換部の間の領域の前記第１導電型の電荷に対するポテンシャルの高さよりも低く、
前記第１光電変換部と前記第２光電変換部の間の領域の前記第１導電型の電荷に対するポテンシャルの高さが、前記第１光電変換部が隣り合う領域のうち前記第１光電変換部と前記第２光電変換部の間とは異なる領域の前記第１導電型の電荷に対するポテンシャルの高さ以下であることを特徴とする撮像装置。
【請求項２】
前記第２光電変換部の前記第１導電型の電荷に対するポテンシャルの高さが、前記電荷排出部の前記第１導電型の電荷に対するポテンシャルの高さよりも高いことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第２光電変換部の飽和電荷量は、前記第１光電変換部の飽和電荷量よりも小さいことを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記第１光電変換部の前記第１導電型の電荷に対するポテンシャルの高さと、前記第２光電変換部の前記第１導電型の電荷に対するポテンシャルの高さとが同じ高さであることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記第１光電変換部と前記第２光電変換部との間には拡散分離部が配され、前記第１光電変換部および前記第２光電変換部は前記拡散分離部に隣り合って配され、
前記第２光電変換部と前記電荷排出部との間には絶縁体分離部が配され、前記第２光電変換部と前記電荷排出部とは当該絶縁体分離部に隣り合って配されていることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
各々が、入射光に応じて電荷対を生成し前記電荷対のうち第１導電型の電荷を蓄積する第１導電型の第１半導体領域を有する第１光電変換部と、前記第１導電型の電荷を蓄積する前記第１導電型の第２半導体領域を有する第２光電変換部とを有する複数の画素と、
前記第２光電変換部で蓄積された前記第１導電型の電荷を排出する電荷排出部と、を有する撮像装置であって、
前記電荷排出部は、前記第１導電型の第３半導体領域を有し、
前記第１半導体領域と前記第２半導体領域との間には、前記第１導電型と逆導電型の第２導電型の第４半導体領域が配され、前記第１半導体領域と前記第２半導体領域は、前記第４半導体領域と隣り合って配され、
前記第２半導体領域と前記第３半導体領域との間には絶縁体分離部が配され、前記絶縁体分離部の下部には、少なくとも、前記絶縁体分離部の底と同じ深さから前記第２半導体領域の下面と同じ深さまで前記第２導電型の第５半導体領域が配されており、
前記第１半導体領域と隣り合って前記絶縁体分離部が配され、前記絶縁体分離部の下部には少なくとも前記絶縁体分離部の底と同じ深さから、前記第１半導体領域の下面と同じ深さまで前記第２導電型の第６半導体領域が配されており、
前記第５半導体領域の不純物濃度が、前記第４半導体領域および前記第６半導体領域の不純物濃度よりも低いことを特徴とする撮像装置。
【請求項７】
前記第３半導体領域の下部に前記第３半導体領域に重なるように、前記第１導電型の第７半導体領域が配され、
前記第２半導体領域と前記第７半導体領域の間には、前記絶縁体分離部および前記第５半導体領域が配されており、前記第２半導体領域および前記第７半導体領域は、前記絶縁体分離部および前記第５半導体領域と隣り合っていることを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記第３半導体領域の下部に、前記第３半導体領域に重なるように前記第５半導体領域が配されていることを特徴とする請求項６に記載の撮像装置。
【請求項９】
前記第１半導体領域の不純物濃度と前記第２半導体領域の不純物濃度が等しいことを特徴とする請求項６乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記第１半導体領域、前記第２半導体領域および前記第４半導体領域の下部に配され、前記第１半導体領域および前記第２半導体領域とＰＮ接合を構成する前記第２導電型の第８半導体領域を有し、
前記第４半導体領域と前記第８半導体領域とが同一の工程で形成された領域であることを特徴とする請求項６乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記第１光電変換部と前記第２光電変換部が同一の活性領域に配されていることを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記複数の画素は隣り合って配された第１画素と第２画素を有し、
前記第１画素の第１光電変換部、前記第１画素の第２光電変換部、前記電荷排出部、前記第２画素の第２光電変換部、前記第２画素の第１光電変換部とが、この順に配されていることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
【請求項１３】
前記画素は、
前記第１光電変換部の電荷を転送する転送ゲート電極を有し、
前記第２光電変換部の電荷を転送する転送ゲート電極を有さないことを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記画素は、
前記第１光電変換部の電荷を転送する第１転送ゲート電極と、
前記第２光電変換部の電荷を転送する第２転送ゲート電極とを有し、
前記第２光電変換部と前記第２転送ゲート電極との間の距離は、前記第１光電変換部と前記第１転送ゲート電極との間の距離よりも長いことを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
【請求項１５】
前記第１光電変換部から生じた電荷を焦点検出用に用いることを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置。
【請求項１６】
更に、光電変換により電荷対を生成し前記第１導電型の電荷を蓄積する、第３光電変換部と第４光電変換部とを有する画素を有し、
前記第３光電変換部および前記第４光電変換部で生じた前記第１導電型の電荷を撮像に用いることを特徴とする請求項１乃至１５のいずれか１項に記載の撮像装置。
【請求項１７】
更に、光電変換により電荷対を生成し前記第１導電型の電荷を蓄積する１つの光電変換部を有する画素を有し、
前記１つの光電変換部で生じた前記第１導電型の電荷により撮像用の信号を生成することを特徴とする請求項１乃至１５のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置に関し、さらに詳細には光電変換部と電荷排出部の間の分離構造に関する。
【背景技術】
【０００２】
従来から撮像装置で撮像機能と焦点検出機能を実現するために、撮像用画素と焦点検出用画素とを設けた撮像装置が提案されている。
【０００３】
特許文献１では、位相差情報の生成に用いる第１範囲に対応する受光面上の位置に配された光電変換部と、第１範囲と重複しない第２範囲に対応する受光面上の位置に、電荷を排出する排出領域とを有する焦点検出用画素が記載されている。当該光電変換部と電荷排出部は絶縁体分離部を挟んで隣り合って配されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−６０８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
焦点検出用画素に光電変換部と電荷排出部を有する場合に、当該光電変換部と電荷排出部が隣り合って配されたとき、当該光電変換部と電荷排出部の間における電荷に対するポテンシャルが下がる。これにより、当該光電変換部の飽和電荷量が下がる恐れがある。
【課題を解決するための手段】
【０００６】
本発明の撮像装置は、各々が、光電変換により電荷対を生成し前記電荷対のうち第１導電型の電荷を蓄積する、第１光電変換部と第２光電変換部とを有する複数の画素と、前記第２光電変換部で生成された前記第１導電型の電荷を排出する電荷排出部と、を有する撮像装置であって、前記電荷排出部に前記第１導電型の電荷を排出するための所定の電圧が供給されている状態において、前記第２光電変換部と前記電荷排出部との間の領域の前記第１導電型の電荷に対するポテンシャルの高さが、前記第２光電変換部および前記電荷排出部の前記第１導電型の電荷に対するポテンシャルの高さよりも高く、前記第２光電変換部と前記電荷排出部との間の領域の前記第１導電型の電荷に対するポテンシャルの高さが、前記第１光電変換部と前記第２光電変換部の間の領域の前記第１導電型の電荷に対するポテンシャルの高さよりも低く、前記第１光電変換部と前記第２光電変換部の間の領域の前記第１導電型の電荷に対するポテンシャルの高さが、前記第１光電変換部が隣り合う領域のうち前記第１光電変換部と前記第２光電変換部の間とは異なる領域の前記第１導電型の電荷に対するポテンシャルの高さ以下であることを特徴とする。
【発明の効果】
【０００７】
画素に複数の光電変換部を設け、少なくとも１つの光電変換部の電荷を排出する電荷排出部を設けた際の、その他の光電変換部の飽和電荷量の低下を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】撮像装置のブロック図
【図２】画素の回路図
【図３】画素の平面模式図
【図４】画素の断面模式図およびポテンシャル構造図
【図５】画素のポテンシャル構造図
【図６】画素の断面模式図
【図７】画素の平面模式図
【図８】画素の平面模式図
【図９】画素の平面模式図
【発明を実施するための形態】
【０００９】
（実施例１）
図１〜図５を用いて本実施例の撮像装置１０１を説明する。
【００１０】
図１に本発明の一実施形態の撮像装置のブロック図を示す。撮像装置１０１は、画素部１０２、駆動パルス生成部１０３、垂直走査回路１０４、信号処理部１０５、出力部１０６を有している。
【００１１】
画素部１０２は、光を電気信号へ変換し、変換した電気信号を出力する画素を、行列状に複数有している。駆動パルス生成部１０３は駆動パルスを生成し、垂直走査回路１０４は駆動パルス生成部１０３からの駆動パルスを受け、各画素に制御パルスを供給する。信号処理部１０５は、少なくとも、複数の画素列から並列に出力された信号をシリアライズして出力部１０６に伝達する。更に信号処理部１０５は、各画素列に対応し、信号の増幅、ＡＤ変換等を行なう列回路を有していてもよい。
【００１２】
図２に１画素の等価回路の一例を示す。本実施例では、光電変換部で生じる電荷対のうち信号電荷として用いられる電荷の極性を第１導電型とする。ここでは第１導電型の電荷を電子とし、各トランジスタはＮ型のトランジスタとして説明する。ただし、第１導電型の電荷として正孔を用い、画素のトランジスタとしてＰ型のトランジスタを用いてもよい。本実施例は第１導電型の半導体領域をＮ型とし、第１導電型と逆導電型の第２導電型の半導体領域をＰ型とする。また、等価回路はこれに限られるものではなく、一部の構成を複数の画素で共有してもよい。図２ではフローティングディフュージョン（以下、ＦＤ）を共有する画素を示している。各光電変換部を識別するために添え字ａ、ｂを用いているが、同様の機能を有する部分においては添え字を付さずに説明する。両者を区別しての説明が必要な場合には添え字を付して説明する。
【００１３】
光電変換部２０１は、入射光に応じて電荷対を生成し、Ｎ型の半導体領域に電子を蓄積可能である。光電変換部２０１には、例えばフォトダイオードが用いられる。
【００１４】
転送トランジスタ２０２ａは光電変換部２０１ａで蓄積された電子をＦＤ２０３へ転送し、転送トランジスタ２０２ｂは光電変換部２０１ｂで蓄積された電子をＦＤ２０３へ転送する。転送トランジスタ２０２ａ、２０２ｂのゲートにはそれぞれ制御パルスｐＴＸ１、ｐＴＸ２が供給され、オン状態、オフ状態が切り替えられる。ＦＤ２０３は、光電変換部２０１ａ、２０１ｂにより共有され、転送トランジスタ２０２ａ、２０２ｂにより転送された電子を保持する。なお、ここではＦＤ２０３は光電変換部２０１ａ、光電変換部２０１ｂで共有している構成としているが、平面模式図においてはそれぞれ別々にＦＤ２０３を構成する半導体領域を有していてもよい。
【００１５】
増幅トランジスタ２０５は、そのゲートがＦＤ２０３に接続されており、転送トランジスタ２０２ａ、２０２ｂによってＦＤ２０３に転送された電子に基づく信号を増幅して出力する。より具体的には、ＦＤ２０３に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号が増幅トランジスタ２０５を介して信号線２０７へ出力される。増幅トランジスタ２０５は、不図示の電流源とともにソースフォロア回路を構成している。
【００１６】
リセットトランジスタ２０４は、増幅トランジスタ２０５の入力ノードの電位をリセットする。また、リセットトランジスタ２０４と転送トランジスタ２０２ａ、２０２ｂとのそれぞれのオン期間を重ねることにより、光電変換部２０１ａ、２０１ｂの電位をリセットすることができる。リセットトランジスタ２０４のゲートには駆動パルスｐＲＥＳが供給され、オン状態、オフ状態が切り替えられる。ただし、ここでは光電変換部２０１ａ、２０１ｂをリセットするために転送トランジスタ２０２ａ、２０２ｂを介する構成としたが、直接、光電変換部２０１ａ、２０１ｂをリセットする構成としてもよい。
【００１７】
選択トランジスタ２０６は、１つの信号線２０７に対して複数設けられている画素の信号を、１画素ずつもしくは複数画素ずつ出力させる。選択トランジスタ２０６のドレインは、増幅トランジスタ２０５のソースに接続され、選択トランジスタ２０６のソースは信号線２０７に接続されている。
【００１８】
本実施例の構成に代えて、選択トランジスタ２０６を増幅トランジスタ２０５のドレインと、電源電圧ＶＤＤが供給されている電源配線との間に設けてもよい。いずれの場合も、選択トランジスタ２０６は、増幅トランジスタ２０５と信号線２０７との電気的導通を制御する。選択トランジスタ２０６のゲートには、駆動パルスｐＳＥＬが供給され、選択トランジスタ２０６のオン状態、オフ状態が切り替えられる。
【００１９】
なお、選択トランジスタ２０６を設けずに、増幅トランジスタ２０５のソースと信号線２０７を接続してもよい。その場合には、増幅トランジスタ２０５のドレインもしくは増幅トランジスタ２０５のゲートの電位を切り替えることにより、オン状態、オフ状態を切り替えてもよい。
【００２０】
図３から図５に本実施例の撮像装置の特徴を説明するための画素部の少なくとも一部の平面模式図、断面模式図、ポテンシャル構造図を示す。
【００２１】
図３は本実施例の画素部１０２の平面模式図である。図３には、２行、２列に配された４つの画素２００を示している。画素部１０２には、画像形成用の撮像用画素が配された第１画素行が配されている。さらに、焦点検出などの撮像以外の機能用の機能用画素が配された第２画素行が配されている。機能用画素は撮像以外の機能と共に撮像機能を有していてもよい。画素部１０２のすべての画素が機能用画素で構成されていてもよい。以下では撮像以外の機能として焦点検出機能を例に説明する。
【００２２】
図３（ａ）は、絶縁体分離部４０７で区画された活性領域を示している。本図では活性領域の説明を容易にするためにゲート電極等は図示していない。図３（ｂ）は図３（ａ）に加えて、ゲート電極およびマイクロレンズを示している。図３では配線層などマイクロレンズとゲート電極との間に配される層は図示していない。
【００２３】
図３（ｂ）では、図３（ａ）で付した符号である３１３Ａ、３１３Ｂ、３１４Ａ、３１４Ｂを省略する。図示する４画素は同じ構成であるため、図３（ａ）では右下の領域のみに符号を付す。本実施例において絶縁体分離部４０７は、１つの領域として記載されているが、各々が分離された島状の複数の絶縁体分離部から構成されていてもよい。
【００２４】
第１活性領域３１３Ａおよび第２活性領域３１３Ｂは第１方向に沿って配されている。第１活性領域３１３Ａは第１領域３１４Ａと第２領域３１４Ｂの二つの領域を有し、第１領域３１４Ａと第２領域３１４Ｂは、第１方向に沿って配されている。なお、第１領域３１４Ａと第２領域３１４Ｂは拡散分離部３０１によって分離されている。拡散分離部３０１は第１領域３１４Ａに配されるＮ型の半導体領域と第２領域３１４Ｂに配されるＮ型の半導体領域とを電気的に分離するようにＰ型の半導体領域により構成される。
【００２５】
次に図３（ｂ）を用いて、ゲート電極、半導体領域が配された後の各画素の構成を説明する。第１活性領域３１３Ａ、第２活性領域３１３ＢにはＮ型の半導体領域が配される。さらに第１活性領域３１３Ａ、第２活性領域３１３Ｂの上には、第１活性領域３１３Ａ、第２活性領域３１３Ｂの一部と重なるようにゲート電極が配される。
【００２６】
第１画素行の一列目に配された画素２００ａの説明をする。第１領域３１４Ａには、第２方向に沿って光電変換部２０１ａ（第３光電変換部）、ゲート電極３０２ａ、ＦＤ２０３ａが配される。これらは図２の転送トランジスタ２０２ａを構成する。第２領域３１４Ｂには、第２方向に沿って光電変換部２０１ｂ（第４光電変換部）、ゲート電極３０２ｂ、ＦＤ２０３ｂが配されている。これらは図２の転送トランジスタ２０２ｂを構成する。
【００２７】
第２活性領域３１３Ｂには、第２方向に沿って、選択トランジスタ２０６、増幅トランジスタ２０５、リセットトランジスタ２０４のそれぞれのソース領域、ドレイン領域が配される。図２で示すように、増幅トランジスタ２０５およびリセットトランジスタ２０４のドレイン領域となるＮ型半導体領域４１１（第３半導体領域）には電源電圧ＶＤＤが供給される。本実施例においてはＮ型半導体領域４１１が後述する電荷排出部２０８を構成する。
【００２８】
更に第１画素行の二列目の画素２００ｂは、光電変換部２０１ｃ（第３光電変換部）、光電変換部２０１ｄ（第４光電変換部）を有している。これらの光電変換部で生成した電子は、各光電変換部に対応した転送トランジスタ２０２を介してＦＤ２０３ａ、ＦＤ２０３ｂ、ＦＤ２０３ｃ、ＦＤ２０３ｄに転送され撮像用の信号として用いられる。
【００２９】
そして、第２画素行の一列目に配された画素２００ｃは、光電変換部２０１ｅ（第１光電変換部）、光電変換部２０１ｆ（第２光電変換部）を有している。第２画素行の二列目の画素２００ｄは、光電変換部２０１ｇ（第１光電変換部）、光電変換部２０１ｈ（第２光電変換部）を有している。
【００３０】
光電変換部２０１ｅで生成された電子は、ゲート電極３０２ｅを有する転送トランジスタ（第１転送トランジスタ）を介してＦＤ２０３ｅ（第１ＦＤ）に転送される。そして、光電変換部２０１ｆで生成された電子は電荷排出部２０８に移動する。つまり光電変換部２０１ｅで生じた電子はＦＤ２０３ｅへ転送され焦点検出用の信号となる。光電変換部２０１ｆで生成された電子は電荷排出部２０８に排出され信号として用いられない。
【００３１】
本実施例では、ゲート電極３０２ｆを含んで構成される転送トランジスタ（第２転送トランジスタ）はオフ状態が維持されている方がよい。この転送トランジスタがオン状態であると、光電変換部２０１ｆとＦＤ２０３ｆの間の領域のポテンシャルが下がり、電荷排出部２０８に電子が移動しにくくなる。ＦＤ２０３ｆ（第２ＦＤ）に電子が転送されると、光電変換部２０１ｅで生じた電子に基づく信号に混合されてしまうためである。これは画素２００ｄにおいても同様である。
【００３２】
さらに、画素内の二つの光電変換部がＦＤ２０３を共有していてもよいし、複数の画素で第２活性領域３１３Ｂに配されたトランジスタを共有してもよい。さらに、選択トランジスタ２０６、増幅トランジスタ２０５、リセットトランジスタ２０４を同一活性領域に配したが、異なる活性領域に配されていてもよい。
【００３３】
図４（ａ）は、図３（ｂ）の線分Ｃ−Ｄに沿った断面模式図である。各半導体領域は半導体基板４００に配される。以下の説明で各半導体領域の位置関係を説明する場合には、半導体基板の多層配線構造が配された１主面と層間絶縁膜との境界を基準に、半導体基板４００の深部へ向かう方向を下方向とする。
【００３４】
本実施例の構成の特徴の一つは、光電変換部２０１ｅと光電変換部２０１ｆとの間の領域のポテンシャルと、光電変換部２０１ｅと隣り合う領域のうち、光電変換部２０１ｅと光電変換部２０１ｆとの間の領域とは異なる領域のポテンシャルの関係である。以下の説明では、この異なる領域の例として線分Ｃ−Ｄにおいて光電変換部２０１ｅの左側に隣り合う絶縁体分離部４０７およびその下部の半導体領域（Ｐ型半導体領域４０６）を例に説明する。ただし、その他の隣り合う領域においても、以下の不純物濃度の関係、もしくはポテンシャルの関係が満たされている必要がある。
【００３５】
光電変換部２０１ｅはＮ型半導体領域４０２ａ（第１半導体領域）とＰ型半導体領域４０１（第８半導体領域）を含んで構成される。そして、光電変換部２０１ｆはＮ型半導体領域４０２ｂ（第２半導体領域）とＰ型半導体領域４０１を含んで構成される。同様に、光電変換部２０１ｇは、Ｎ型半導体領域４０２ｃとＰ型半導体領域４０１とを含んで構成され、光電変換部２０１ｈは、Ｎ型半導体領域４０２ｄとＰ型半導体領域４０１とを含んで構成される。
【００３６】
さらに、Ｎ型半導体領域４０２ａ、４０２ｂ、４０２ｃ、４０２ｄの光の入射側にＰ型半導体領域４０３ａ、４０３ｂ、４０３ｃ、４０３ｄを配して埋め込み型のフォトダイオードとしてもよい。Ｎ型半導体領域４０２ａ、４０２ｂ、４０２ｃ、４０２ｄは、電子に対するポテンシャルが周囲の領域に対して低くなっているため電子を蓄積することができる。
【００３７】
光電変換部２０１ｅ、光電変換部２０１ｆには、１つのマイクロレンズ４１０ｅにより集光された光がそれぞれ入射する。また、光電変換部２０１ｇ、光電変換部２０１ｈには、１つのマイクロレンズ４１０ｇにより集光された光がそれぞれ入射する。更に、マイクロレンズ４１０ｅ、４１０ｇの下部にはそれぞれカラーフィルタ４０９ｅ、４０９ｆが配されておりその下部には多層配線構造４０８が配されている。
【００３８】
Ｎ型半導体領域４１１は電荷排出部２０８であり、電源電圧ＶＤＤが供給されている。Ｎ型半導体領域４１１の下部には、Ｎ型半導体領域４１１に接続されたＮ型半導体領域４１２（第７半導体領域）が配されている。
【００３９】
電荷排出部２０８と光電変換部２０１ｆとの間には絶縁体分離部４０７が配されている。電荷排出部２０８および光電変換部２０１ｆは、絶縁体分離部４０７に隣り合って配されている。そして電荷排出部２０８と光電変換部２０１ｆとの間の絶縁体分離部４０７の下部には、Ｐ型半導体領域４１３（第５半導体領域）、Ｐ型半導体領域４０１がこの順に配されている。Ｐ型半導体領域４１３は、絶縁体分離部４０７の底と同じ深さからＮ型半導体領域４０２ｂの下面と同じ深さまで配されている。Ｐ型半導体領域４１３は、絶縁体分離部４０７の周囲に配されるチャネルストップ領域の一部を含んで構成されていてもよい。ここでＮ型半導体領域４０２の下面は、Ｎ型半導体領域４０２とＰ型半導体領域４０１のＰＮ接合界面である。
【００４０】
そしてＮ型半導体領域４１２は、絶縁体分離部４０７とＰ型半導体領域４１３と隣り合って配される。またＮ型半導体領域４０２ｂも同様に絶縁体分離部４０７とＰ型半導体領域４１３と隣り合って配される。Ｐ型半導体領域４１３により光電変換部２０１ｆと電荷排出部２０８との間の領域に電子に対するポテンシャルが形成される。このポテンシャルは、光電変換部２０１ｆの第１導電型の電荷に対するポテンシャルおよび電荷排出部２０８の電子に対するポテンシャルよりも高い。
【００４１】
光電変換部２０１ｅに含まれるＮ型半導体領域４０２ａは、絶縁体分離部４０７とその下部に配されたＰ型半導体領域４０６（第６半導体領域）と隣り合って配されている。このＰ型半導体領域４０６には電子に対するポテンシャルが形成される。Ｐ型半導体領域４０６は、絶縁体分離部４０７の底と同じ深さからＮ型半導体領域４０２ａの下面と同じ深さまで配されている。Ｐ型半導体領域４０６は、絶縁体分離部４０７の周囲に配されるチャネルストップ領域の一部を含んで構成されていてもよい。ここでＮ型半導体領域４０２ａの下面は、Ｎ型半導体領域４０２ａとＰ型半導体領域４０１のＰＮ接合界面である。
【００４２】
そしてＮ型半導体領域４０２ａ、４０２ｂの間には、Ｐ型半導体領域４０４（第４半導体領域）が配されている。Ｐ型半導体領域４０４は、Ｎ型半導体領域４０２ａ、４０２ｂの間の領域において電子に対するポテンシャルとして機能し、拡散分離部３０１となる。
【００４３】
なお、Ｐ型半導体領域４０１はＰ型のウェル領域であってもよい。また、Ｐ型半導体領域４０４とＰ型半導体領域４０１を同一の工程で形成された半導体領域により構成してもよい。ここで同一の工程とは単一の工程と形成される場合と、同一のマスクを用いて、イオン注入エネルギー、ドーズ量を異ならせて行なう複数の工程で形成される場合の両者を含む。
【００４４】
また、電荷排出部２０８と光電変換部２０１ｇとの間には絶縁体分離部４０７が配されており、電荷排出部２０８と光電変換部２０１ｇとは絶縁体分離部４０７と隣り合って配されている。そして電荷排出部２０８と光電変換部２０１ｇの間の絶縁体分離部４０７の下部には、Ｐ型半導体領域４０６、Ｐ型半導体領域４０１がこの順に配されている。
【００４５】
さらにＮ型半導体領域４０２ｃは絶縁体分離部４０７とＰ型半導体領域４０６を挟んでＮ型半導体領域４１２と隣り合って配されている。Ｐ型半導体領域４０６は、絶縁体分離部４０７の底と同じ深さからＮ型半導体領域４０２ｃの下面と同じ深さまで配されている。Ｐ型半導体領域４０６は、絶縁体分離部４０７の周囲に配されるチャネルストップ領域の一部を含んで構成されていてもよい。ここでＮ型半導体領域４０２ｃの下面は、Ｎ型半導体領域４０２ｃとＰ型半導体領域４０１のＰＮ接合界面である。
【００４６】
ここでＰ型半導体領域４１３の不純物濃度は、Ｐ型半導体領域４０４の不純物濃度およびＰ型半導体領域４０６の不純物濃度より低い。このような不純物濃度の関係とすることで、電荷排出部２０８を設けても、光電変換部２０１ｅの飽和電荷量を低下させることなく、光電変換部２０１ｆの電子を排出することが可能となる。
【００４７】
またこのような構造によれば、例えば光電変換部２０１ｅで過剰に生じた電子が光電変換部２０１ｆを介して電荷排出部２０８に移動させることが可能になるという副次的な効果を奏する。
【００４８】
ここまでは各領域の不純物濃度の関係を用いて本実施例の説明を行なったが、次にポテンシャル構造を用いて本実施例の構成の説明を行なう。図４（ｂ）は図４（ａ）の線分Ａ−Ｂにおけるポテンシャルである。縦軸は電子に対するポテンシャルを示し、図面上方向に行くほど電子に対するポテンシャルが高いことを示す。横軸は図４（ａ）における位置を示す。
【００４９】
図４（ｂ）に示すように、光電変換部２０１ｆと電荷排出部２０８との間の領域であるＰ型半導体領域４１３のポテンシャルの高さｈ１が、光電変換部２０１ｆと電荷排出部２０８のポテンシャルの高さよりも高い。そして、光電変換部２０１ｆと電荷排出部２０８との間の領域であるＰ型半導体領域４１３のポテンシャルの高さｈ１が、光電変換部２０１ｅと光電変換部２０１ｆとの間の領域であるＰ型半導体領域４０４のポテンシャルの高さｈ２よりも低い。
【００５０】
更に、Ｐ型半導体領域４０４のポテンシャルの高さｈ２が、光電変換部２０１ｅが隣り合う領域のうちＰ型半導体領域４０４とは異なる領域であるＰ型半導体領域４０６のポテンシャルの高さｈ３以下となっている。このＰ型半導体領域４０６は図示で光電変換部２０１ｅの左側に隣り合っている領域である。したがって光電変換部２０１ｆの飽和電荷量は光電変換部２０１ｅの飽和電荷量よりも小さい。
【００５１】
このようなポテンシャル構造によれば、電荷排出部２０８を設けても、光電変換部２０１ｅの飽和電荷量を低下させることなく、光電変換部２０１ｆの電子を排出することが可能となる。
【００５２】
また更に好適には、光電変換部２０１ｅのポテンシャルと光電変換部２０１ｆのポテンシャルは同じ高さであり、電荷排出部２０８のポテンシャルの高さは光電変換部２０１ｆのポテンシャルの高さよりも低い。
【００５３】
次に図５を用いて、本実施例のポテンシャル構造において電荷排出部２０８を設けても飽和電荷量が低下しない理由を説明する。
【００５４】
図５（ａ）は図４（ｂ）において説明したポテンシャル構造において、電荷排出部２０８に電圧ＶＤＤを印加する前後のポテンシャルの変化を模式的に示したものである。点線が電源電圧印加前、実線が電源電圧印加後のポテンシャルを示す。
【００５５】
図５（ｂ）には本実施例の構造とは異なり、図４（ａ）において光電変換部２０１ｆに電荷排出部２０８が連続して配された構造を示す。例えばこのようなポテンシャル構造は、上述の特許文献１の構造により実現され得る構造である。
【００５６】
図５（ａ）において、電荷排出部２０８に電源電圧が印加されることによって、電荷排出部２０８のポテンシャルが下がり、光電変換部２０１ｆと電荷排出部２０８の間のポテンシャルの高さｈ１がｈ１´に下がる。しかし、ｈ２＜ｈ１´であるため、光電変換部２０１ｅの飽和電荷量はｈ２の高さによって決まる飽和電荷量を保つことができる。
【００５７】
更に、本実施例のように画素２００ｄの光電変換部２０１ｇにおいても同様に、光電変換部２０１ｇと電荷排出部２０８の間の領域のポテンシャルの高さｈ３がｈ３´に下がる。しかし、ｈ２＜ｈ３´であるため、光電変換部２０１ｇの飽和電荷量はｈ２の高さによって決まる飽和電荷量を保つことができる。
【００５８】
次に図５（ｂ）を用いて比較例について説明する。図５（ｂ）は光電変換部２０１ｆおよび光電変換部２０１ｈが配されていた領域まで電荷排出部２０８が配された構成における例である。このような構成においては、電荷排出部２０８に電源電圧が供給されると焦点検出用の信号を生成する光電変換部２０１ｅと電荷排出部２０８との間の領域のポテンシャルの高さｈ２がｈ２´に下がる。ポテンシャルの高さｈ２が下がることで光電変換部２０１ｅの飽和電荷量が下がってしまう。
【００５９】
したがって図５（ａ）のようなポテンシャル構造とすることにより、光電変換部２０１ｅの飽和電荷量を低下させることなく、電荷排出部２０８により光電変換部２０１ｆの電子を排出することが可能となる。
【００６０】
また、電荷排出部２０８は、リセットトランジスタ２０４や、増幅トランジスタ２０５のソース、ドレイン領域のうち電源電圧が供給された半導体領域を用いることができる。更には電荷排出専用の半導体領域により構成されていてもよい。
【００６１】
本実施例において電荷排出部２０８に供給される電源電圧は、特定の値に限定されることなく所定の電圧値を有する電圧でよく、様々な電圧値から選ぶことができる。たとえば、撮像装置における電源電圧でなくても、電源電圧からレベルシフトさせた電圧でもよい。電荷排出部２０８がＮ型半導体領域の場合には、０Ｖよりも高い電圧が供給されていればよい。またはＰ型半導体領域４０１に電圧が供給されている場合には、この電圧よりも高い電圧であればよい。
【００６２】
（実施例２）
本実施例と実施例１との違いは、画素２００における光電変換部２０１ｆと電荷排出部２０８の間の領域の構成である。
【００６３】
本実施例における断面模式図を図６に示す。本実施例では、電荷排出部２０８を構成するＮ型半導体領域４１１とＮ型半導体領域４０２ｂの間の領域がすべてＰ型半導体領域４１３である。このような構成においても実施例１と同様の効果を得ることができる。
【００６４】
（実施例３）
本実施例の実施例１、実施例２との違いは、１つの電荷排出部２０８に複数の光電変換部の電荷が排出される構成となっている点である。
【００６５】
図７に本実施例の撮像装置を示す。図７は、実施例１の図４もしくは実施例２の構成に対し、画素２００ｄの光電変換部２０１ｇ、２０１ｈが入れ替わっている。第１方向に沿って光電変換部２０１ｅ、光電変換部２０１ｆ、電荷排出部２０８、光電変換部２０１ｈ、光電変換部２０１ｇがこの順に配されている。そして光電変換部２０１ｈと電荷排出部２０８との間の領域にＰ型半導体領域４１３が配されている。
【００６６】
このような構成によれば、光電変換部２０１ｅから得られた信号と、光電変換部２０１ｇから得られた信号とは光学系の異なる瞳領域から出射された光束により生じるため、これらの信号を用いて焦点検出を行なうことができる。
【００６７】
このような構成によれば、実施例１、２で得られる効果に加えて、二次元状に配列される画素において、同一行若しくは列において異なる相補的な瞳領域の電荷を得ることができるため、焦点検出用の画素に必要な行数もしくは列数を減らすことができる。
【００６８】
（実施例４）
本実施例のその他の実施例との違いは、光電変換部２０１ｆがゲート電極３０２ｆから図面上方向にオフセットしており、光電変換部２０１ｈがゲート電極３０２ｈから図面上方向にオフセットしている点である。
【００６９】
図８を用いて本実施例の撮像装置を説明する。光電変換部２０１ｆとゲート電極３０２ｆの間にオフセット領域８０１ｆを設けている。このオフセット領域８０１ｆには、光電変換部２０１ｅと光電変換部２０１ｆの間に配されたＰ型半導体領域４０４が配される。
【００７０】
このオフセット領域８０１ｆ、ｈを設けることは、光電変換部２０１ｆとゲート電極３０２ｆ（第２転送ゲート電極）との間の距離が光電変換部２０１ｅとゲート電極３０２ｅ（第１転送ゲート電極）の間の距離よりも長いと言い換えることができる。
【００７１】
このような構成によれば光電変換部２０１ｆとゲート電極３０２ｆの下部の半導体領域との間に電子に対するポテンシャルが形成される。このポテンシャルは、光電変換部２０１ｆと電荷排出部２０８との間のポテンシャルよりも高い。このような構成によれば、光電変換部２０１ｆで生成した電子がＦＤ２０３ｂよりも、電荷排出部２０８に移動しやすくすることが可能である。
【００７２】
（実施例５）
本実施例のその他の実施例との違いは、図９に示すように撮像用の画素の光電変換部が一つである点である。さらに、機能用の画素は第１光電変換部２０１ｅ、２０１ｇに対応して転送ゲート電極が配されるが、第２光電変換部２０１ｆ、２０１ｈに対応する転送ゲート電極およびＦＤが設けられていない。
【００７３】
本実施例の構成によれば、光電変換部２０１ｆで生じた電子はＦＤ２０３ｅに転送されない。また、また、画素毎のＦＤ２０３の総面積が小さくなるため、ＦＤ２０３の容量Ｃを小さくすることができる。これにより、増幅トランジスタの入力ノードにおける電荷電圧変換効率を高めることができる。
【００７４】
（焦点検出の例）
上述の実施例１〜５の撮像装置を用いて焦点検出を行なう例について説明する。
【００７５】
位相差検出型の焦点検出は光学系の異なる瞳領域から出射された光束をそれぞれ分けて検出することで焦点検出を行なうことが可能となる。
【００７６】
例えば図７に示した画素２００ｃ、画素２００ｄを用いることで、画素２００ｃからは図面左側に配された光電変換部２０１ｅの信号を用い、画素２００ｄからは図面右側に配された光電変換部２０１ｇの信号を用いることができる。これらの信号は光学系の異なる瞳領域から出射された光束による信号であるため焦点検出を行なうことができる。
【００７７】
上述の実施例では焦点検出用の画素は二つの光電変換部を有する構成であるが、更に多数の光電変換部を有していてもよい。また本例は各画素の光電変換部が左右方向に分かれて配された構成であるが、このような画素に加えて、上下方向に分かれて配された画素を用いることもできる。
【００７８】
なお、実施例１〜４において第１画素行の画素を撮像用画素、第２画素行の画素を機能用の画素としたが、必ずしもこれに限る必要はない。撮像装置の仕様に応じて適宜組み合わせてもよい。
【００７９】
以上、本発明を具体的な実施例を挙げて説明したがこれら実施例に限定されるものではなく、本発明の思想を超えない限りにおいて適宜組み合わせ変更できる。たとえば機能用画素として焦点検出を例に説明したが、他にも、距離測定や３Ｄ撮影用の構成にも適用することができる。また電荷排出部は第２光電変換部の電荷を排出するために用いられているため、第２光電変換部の数と同数以上設けるのが好ましい。ただし実施例３等に示したように、隣り合う画素の複数の第２光電変換部の電荷を一つの電荷排出部により排出する場合には、第２光電変換部の数よりも少なくてもよい。
【符号の説明】
【００８０】
２０１ｅ  第１光電変換部
２０１ｆ  第２光電変換部
２０８  電荷排出部
４０１  第８半導体領域
４０２ａ  第１半導体領域
４０２ｂ  第２半導体領域
４０４  第４半導体領域
４０６  第６半導体領域
４０７  絶縁体分離部
４１１  第３半導体領域
４１３  第５半導体領域
【図１】
2016174109.tif 000003
【図２】
2016174109.tif 000004
【図３】
2016174109.tif 000005
【図４】
2016174109.tif 000006
【図５】
2016174109.tif 000007
【図６】
2016174109.tif 000008
【図７】
2016174109.tif 000009
【図８】
2016174109.tif 000010
【図９】
2016174109.tif 000011