(57)【要約】      （修正有）【課題】バッファ層内における２次元電子ガスの発生を抑制又は阻止する半導体装置を提供する。【解決手段】半導体装置ＨＥＭＴ１００においては、基板１と、基板１上に３族窒化物から成る第1の層２０と、第1の層上に配置され、３族窒化物から成る第２の層３０と、が交互に配置されたバッファ層４０とを含み、第２の層３０における歪格子間距離が第２の層３０を構成する材料が緩和した状態の格子間距離よりも小さいものとする。【選択図】図１
2016149511.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に３族窒化物から成る第1の層と、前記第1の層上に配置され、３族窒化物から成る第２の層と、が交互に配置されたバッファ層とを含み、前記第２の層における歪格子間距離が前記第２の層を構成する材料が緩和した状態の格子間距離よりも小さいことを特徴とする半導体装置。
【請求項２】
前記第２の層は、前記第1の層より格子定数の大きく、前記第1の層よりも薄い厚みを有することを特徴とする請求項１の半導体装置。
【請求項３】
基板と、前記基板上に３族窒化物から成る第1の層と、前記第1の層上に配置され、前記第1の層より格子定数の大きく、前記第1の層よりも薄い厚みを有する３族窒化物から成る第２の層と、が交互に配置されたバッファ層と、を有する半導体装置。
【請求項４】
前記第１の層が臨界膜厚以上であって、前記第２の層が臨界膜厚以下であることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に窒化物半導体層を有する半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体層は安価なシリコン基板上やサファイア基板上に形成されることが一般的である。しかし、これらの基板の格子定数と３族窒化物半導体層の格子定数は大きく異なり、また、基板と３族窒化物半導体層の熱膨張係数も異なる。このため、基板上にエピタキシャル成長によって形成された３族窒化物半導体層に、大きな歪みエネルギーが発生する。その結果、３族窒化物半導体層にクラックの発生や結晶品質の低下が生じ易い。上記問題を解決するために、シリコン基板と３族窒化物半導体から成る能動層との間に３族窒化物半導体層を積層したバッファ層を配置する方法が提案されている（例えば、特許文献１参照）。特許文献１のバッファ層を有する半導体装置を図４に示す。図４において、バッファ層２は、シリコン基板１と能動層３との間に配置されており、バッファ層２は、ＡｌＮからなる第１の層８とＧａＮからなる第２の層９とを備える。第２の層９の厚みを第１の層８の厚みより大きくすれば、第１の層８と第２の層９との格子不整差及び第１の層８と基板１との熱膨張係数差に起因して第１の層８に発生する歪の大きさを第１の層９にクラックが発生しない程度に抑えること、及びチャネル層１０の電子濃度を高濃度に保つことにおいて有利になることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−０５９９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、先行文献では、ＡｌＮからなる第１の層８とＧａＮからなる第２の層９との界面近傍の第２の層９内に生じる２次元電子ガスの発生を抑制又は阻止することができなかった。その結果、半導体装置における厚み方向の耐圧が所望する程度まで得られず、また基板と電極間の容量が増大し、高速動作を実現することができなかった。
【０００５】
本発明は上記問題点を解決し、２次元電子ガスの発生を抑制又は阻止することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決し、上記目的を達成するための本発明は、基板と、基板上に３族窒化物から成る第1の層と、第1の層上に配置され、３族窒化物から成る第２の層と、が交互に配置されたバッファ層とを含み、第２の層における歪格子間距離が前記第２の層を構成する材料が緩和した状態の格子間距離よりも小さいことを特徴とする半導体装置に係るものである。
【発明の効果】
【０００７】
本発明によれば、２次元電子ガスの発生を抑制又は阻止することができる半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１に関する構造である。
【図２】従来構造に関する構造である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態となる構造について説明する。以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる
【実施例１】
【００１０】
（第１の実施例）  図１に示す本発明の実施例１に係るＨＥＭＴ１００は、シリコン（Ｓｉ）から構成される基板１と、基板１上に形成され、ＡｌＸＧａ１−ＸＮから構成される第１の３族窒化物半導体層２０とＡｌＹＧａ１−ＹＮから構成される第２の３族窒化物半導体層３０とを交互に積層して形成されるバッファ層４０（多層バッファ層）と、バッファ層４０上に形成され、たとえばＧａＮ等の３族窒化物半導体層から構成されるチャネル層１０と、チャネル層１０上に形成され、ＡｌＧａＮ等の３族窒化物半導体層から構成されるバリア層１２と、バリア層１２上に形成され、所定の開口を有するシリコン酸化膜またはシリコン窒化膜等の絶縁膜７と、絶縁膜７の開口を介してバリア層１２上に形成されるゲート電極６、ソース電極４及びドレイン電極５と、を備える。チャネル層１０とバリア層１２とはヘテロ接合され、チャネル層１０におけるバリア層１２に近い領域は、ヘテロ接合に基づき２次元電子ガス（２ＤＥＧ）を生じている。本実施例において、チャネル層１０とバリア層１２とを併せて、主半導体領域３と換言できる。但し、ＡｌＧａＮから構成されるスペーサ層１１が、チャネル層１０とバリア層１２との間に形成されても良い。その場合はスペーサ層１１を含めて主半導体領域３と換言できる。
【００１１】
本実施例に係るＨＥＭＴ１００において、ＡｌＸＧａ１−ＸＮから構成される第１の３族窒化物半導体層２０とＡｌＹＧａ１−ＹＮから構成される第２の３族窒化物半導体層３０は０≦Ｙ＜Ｘ≦１の関係にある。第１の３族窒化物半導体層２０は例えばＡｌＮから構成され、結晶軸ａ及びｃの格子定数はシリコンから成る基板１の格子定数よりも小さい値（例えばａ軸で０．３１１ｎｍ、ｃ軸で０．４９８ｎｍ）である。第１の３族窒化物半導体層２０の厚みは３ｎｍ〜１０ｎｍであり、例えば５ｎｍである。また、第２の３族窒化物半導体層３０はバンドキャップエネルギーが第１の３族窒化物半導体層２０よりも小さい例えばＧａＮから構成され、第２の３族窒化物半導体層３０の厚みは第１の半導体層２０よりも薄く形成されており、１ｎｍ〜５ｎｍであり、例えば３ｎｍである。第２の３族窒化物半導体層３０の厚みを第１の３族窒化物半導体層２０よりも薄く形成することで、第１の３族窒化物半導体層２０に引っ張り歪みを抑制し、逆に第２の３族窒化物半導体層３０に圧縮歪みを生じさせる。第２の３族窒化物半導体層３０の結晶軸ａ及びｃの格子定数は、第１の３族窒化物半導体層２０の格子定数よりも大きく且つ基板２の格子定数よりも小さい値であるが、第２の３族窒化物半導体層３０の格子が緩和した状態（緩和した状態において例えばａ軸で０．３１８ｎｍ、ｃ軸で０．５１８ｎｍ）よりも小さい歪格子間距離を有している。
【００１２】
これにより、ＡｌＮから構成される第１の３族窒化物半導体層２０が受ける引っ張り歪が、第１の３族窒化物半導体層２０と第２の３族窒化物半導体層３０との界面近傍に生じる２次元電子ガス層を形成しない程度に緩和される。一方、ＧａＮから構成される第２の３族窒化物半導体層３０において圧縮歪が生じることによって、ピエゾ電界は第２の３族窒化物半導体層３０の自発分極と逆方向に生じる。従って、ＡｌＮから構成される第１の３族窒化物半導体層２０とＧａＮから構成される第２の３族窒化物半導体層３０との界面近傍の第２の３族窒化物半導体層３０内に２次元電子ガス層が形成されることを抑制又は阻止することができる。
【００１３】
なお、第２の３族窒化物半導体層３０はＧａＮ層である例を示したが、ＡｌＹＧａ１−ＹＮ（ただし０≦Ｙ＜Ｘ≦１）であっても良い。この場合、第２の３族窒化物半導体層３０がＧａＮである場合に比べて第２の３族窒化物半導体層３０に生じる歪は小さくなるが、本実施例の効果を得ることができる。  また、第１の３族窒化物半導体層２０は臨界膜厚以上であることが望ましい。更に、第２の３族窒化物半導体層３０は臨界膜厚以下であることが望ましい。
【００１４】
また、基板１上に初期層５０を設けて、その上にバッファ層４０を設けても良い。初期層５０がＡｌＮから構成される場合、バッファ層における格子定数はＡｌＮに近くなるので、ＧａＮから構成される第２の３族窒化物半導体層３０は大きい歪が形成される。従って、第２の３族窒化物半導体層３０の厚みを第１の３族窒化物半導体層２０よりも薄く形成されることによって、第１の３族窒化物半導体層２０と第２の３族窒化物半導体層３０との界面近傍の第２の３族窒化物半導体層３０内に２次元電子ガス層が形成されることを抑制又は阻止することができる。バッファ層４０として第１の３族窒化物半導体層２０と第２の３族窒化物半導体層３０とが交互に積層して形成される多層バッファを例に説明したが、基板１上に複数の多層バッファを有し、上側多層バッファと下側多層バッファとの間にＧａＮ等の厚い単層を挟んだ周知の間欠バッファにおける多層バッファとして、本発明に適応しても良い。
【符号の説明】
【００１５】
１      基板３      主半導体領域４      ソース電極５      ドレイン電極６      ゲート電極７      絶縁膜１０    チャネル層１１    スペーサ層１２    バリア層２０    第１の３族窒化物半導体層３０    第２の３族窒化物半導体層４０    バッファ層 
【図１】
2016149511.tif 000003
【図２】
2016149511.tif 000004