(57)【要約】【課題】発振周波数の誤差を低減しつつ、回路面積の縮小を図ることが可能な位相同期回路を提供する。【解決手段】位相同期回路は、電流を第１出力ノードから出力する第１電流源を備える。位相同期回路は、供給される電流に応じた電圧になる第１電圧ノードを有し、前記第１電圧ノードに供給される電流に応じた駆動電流を駆動電流ノードから出力する駆動電流回路を備える。位相同期回路は、供給される電流に応じた電圧になる第２電圧ノードを有する電流電圧変換回路を備える。位相同期回路は、前記第１出力ノードと前記第１電圧ノードとの間、又は、前記第１出力ノードと前記第２電圧ノードとの間、の何れか一方を導通させる第１電流スイッチ回路を備える。位相同期回路は、前記駆動電流が供給され、前記駆動電流の大きさに応じて発振周波数が変化する発振器を備える。  【選択図】図１
2016174199.tif 000002
【特許請求の範囲】
【請求項１】
電流を第１出力ノードから出力する第１電流源と、
電流を第２出力ノードから出力する第２電流源と、
供給される電流に応じた電圧になる第１電圧ノードを有し、前記第１電圧ノードに供給される電流に応じた駆動電流を駆動電流ノードから出力する駆動電流回路と、
供給される電流に応じた電圧になる第２電圧ノードを有する電流電圧変換回路と、
前記第１出力ノードと前記第１電圧ノードとの間、又は、前記第１出力ノードと前記第２電圧ノードとの間、の何れか一方を導通させる第１電流スイッチ回路と、
前記第２出力ノードと前記第１電圧ノードとの間、又は、前記第２出力ノードと前記第２電圧ノードとの間、の何れか一方を導通させる第２電流スイッチ回路と、
前記駆動電流が供給され、前記駆動電流の大きさに応じて発振周波数が変化する発振器と、
前記第１及び第２電流スイッチ回路を制御する制御回路と、
を備える位相同期回路。
【請求項２】
前記駆動電流回路は、
一端が第１電位線に接続され、他端が前記第１電圧ノードに接続された第１駆動ＭＯＳトランジスタと、
一端が前記第１電位線に接続され、他端が前記駆動電流ノードに接続され、前記第１駆動ＭＯＳトランジスタに流れる電流をカレントミラーした電流を前記駆動電流として流す第２駆動ＭＯＳトランジスタと、を備える
請求項１に記載の位相同期回路。
【請求項３】
前記第１駆動ＭＯＳトランジスタは、ダイオード接続され、
前記第２駆動ＭＯＳトランジスタは、ゲートが前記第１駆動ＭＯＳトランジスタのゲートに接続されている
請求項２に記載の位相同期回路。
【請求項４】
前記電流電圧変換回路は、
一端が前記第１電位線に接続され、他端が前記第２電圧ノードに接続され、ダイオード接続された変換ＭＯＳトランジスタを備える
請求項２又は３に記載の位相同期回路。
【請求項５】
前記電流電圧変換回路は、
一端が前記第１電位線に接続され、ダイオード接続された第１変換ＭＯＳトランジスタと、
一端が前記第１変換ＭＯＳトランジスタの他端に接続され、他端が前記第２電圧ノードに接続された第１変換スイッチ回路と、
一端が前記第１電位線に接続され、ダイオード接続された第２変換ＭＯＳトランジスタと、
一端が前記第２変換ＭＯＳトランジスタの他端に接続され、他端が前記第２電圧ノードに接続された第２変換スイッチ回路と、を備え、
前記制御回路は、前記第１変換スイッチ回路と前記第２変換スイッチ回路を制御する
請求項２又は３に記載の位相同期回路。
【請求項６】
前記電流電圧変換回路は、
一端が前記第１電位線に接続され、他端が前記第２電圧ノードに接続された変換ＭＯＳトランジスタと、
前記第１電圧ノードの電圧と前記第２電圧ノードの電圧とが等しくなるように、前記変換ＭＯＳトランジスタを制御するコンパレータと、を備える
請求項２又は３に記載の位相同期回路。
【請求項７】
前記第１電流スイッチ回路は、前記第１出力ノードと前記第１電圧ノードとの間、及び、前記第１出力ノードと前記第２電圧ノードとの間を同時に遮断可能であり、
前記第２電流スイッチ回路は、前記第２出力ノードと前記第１電圧ノードとの間、及び、前記第２出力ノードと前記第２電圧ノードとの間を同時に遮断可能である
請求項１ないし６のいずれか一項に記載の位相同期回路。
【請求項８】
前記第１電流は、前記第２電流よりも大きく設定されており、
前記制御回路は、デジタルコードに基づいて、前記第１電流スイッチ回路及び第２電流スイッチ回路を制御するものであり、
前記制御回路は、前記デジタルコードの変化量に応じて、
前記第１電流スイッチ回路を制御することで、前記第１出力ノードと前記第１電圧ノードとの間、及び、前記第１出力ノードと前記第２電圧ノードとの間を同時に遮断させつつ、前記第２電流スイッチ回路を制御することで、前記第２出力ノードと前記第１電圧ノードとの間を導通させた状態と前記第２出力ノードと前記第２電圧ノードとの間を導通させた状態とを切り換える
請求項７に記載の位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、位相同期回路に関する。
【背景技術】
【０００２】
従来、デジタルコードをD/A変換器(Ditigal-to-Analog Converter: ＤＡＣ)を用いて電流などのアナログ値に変換し、そのアナログ値で発振周波数をコントロールする位相同期回路（ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路）がある。
【０００３】
この従来の位相同期回路は、ＤＡＣのデジタルコードを切り替えた瞬間に、過渡的な過電流(グリッジ)が発生し、一時的に発振周波数の誤差が大きくなる場合がある。この場合、発振周波数誤差の仕様が厳しいシステムでは使用することができなくなる。
【０００４】
そして、従来の位相同期回路では、既述のグリッジを抑制するため、例えば、ＤＡＣの電流パスにフィルタを挿入していた。しかし、位相同期回路の回路面積が増大する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２５５０７２
【非特許文献】
【０００６】
【非特許文献１】Mike Shuo-Wei Chen, David Su, Srenik Mehta, “A Calibration-Free 8００ MHz Fractional-N Digital PLL With Embedded TDC“IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 45, NO. １2, DECEMBER 2０１０
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発振周波数の誤差を低減しつつ、回路面積の縮小を図ることが可能な位相同期回路を提供する。
【課題を解決するための手段】
【０００８】
実施形態に従った位相同期回路は、電流を第１出力ノードから出力する第１電流源を備える。位相同期回路は、供給される電流に応じた電圧になる第１電圧ノードを有し、前記第１電圧ノードに供給される電流に応じた駆動電流を駆動電流ノードから出力する駆動電流回路を備える。位相同期回路は、供給される電流に応じた電圧になる第２電圧ノードを有する電流電圧変換回路を備える。位相同期回路は、前記第１出力ノードと前記第１電圧ノードとの間、又は、前記第１出力ノードと前記第２電圧ノードとの間、の何れか一方を導通させる第１電流スイッチ回路を備える。位相同期回路は、前記駆動電流が供給され、前記駆動電流の大きさに応じて発振周波数が変化する発振器を備える。位相同期回路は、前記第１電流スイッチ回路を制御する制御回路を備える。    
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態に係る位相同期回路１００の構成の一例を示す回路図である。
【図２】図２は、図１に示す位相同期回路１００の発振周波数のシミュレーション結果の一例を示す図である。
【図３】図３は、第２の実施形態に係る位相同期回路２００の構成の一例を示す回路図である。
【図４】図４は、図３に示す位相同期回路２００の第１から第３のスイッチ回路ＳＷ１〜ＳＷ３のスイッチ状態を切り換えた回路図である。
【図５】図５は、第３の実施形態に係る位相同期回路３００の構成の一例を示す回路図である。
【図６】図６は、第４の実施形態に係る位相同期回路４００の構成の一例を示す回路図である。
【図７】図７は、位相同期回路に入力されるデジタルコードの一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、各実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１１】
図１は、第１の実施形態に係る位相同期回路１００の構成の一例を示す回路図である。なお、図１の例では、電流源と電流スイッチ回路が３個の例を示しているが、電流源と電流スイッチ回路が２個又は４個以上であってもよい。
【００１２】
図１に示すように、位相同期回路１００は、第１電流源ＩＳ１と、第２電流源ＩＳ２と、第３電流源ＩＳ３と、駆動電流回路ＤＩＣと、電流電圧変換回路Ｙと、第１電流スイッチ回路ＳＷ１と、第２電流スイッチ回路ＳＷ２と、第３電流スイッチ回路ＳＷ３と、発振器ＯＳＣと、制御回路ＣＯＮと、基準ＭＯＳトランジスタＸと、基準電流源ＩＳＢと、を備える。
【００１３】
なお、第１から第３電流源ＩＳ１〜ＩＳ３と第１から第３電流スイッチ回路ＳＷ１〜ＳＷ３は、D/A変換器を構成する。
【００１４】
第１電位線Ｌ１は、電源電圧が供給される。また、第２電位線Ｌ２は、接地電圧が供給される。
【００１５】
基準電流源ＩＳＢは、一端が第１電位線Ｌ１に接続され、一定の基準電流を出力する。
【００１６】
基準ＭＯＳトランジスタＸは、一端（ドレイン）が基準電流源ＩＳＢの他端に接続され、他端（ソース）が第２電位線Ｌ２に接続され、ダイオード接続されている。この基準ＭＯＳトランジスタＸは、図１の例では、ｎＭＯＳトランジスタである。
【００１７】
第１電流源ＩＳ１は、電流を第１出力ノードＮＯ１から出力する。
【００１８】
この第１電流源ＩＳ１は、例えば、図１に示すように、一端（ドレイン）が第１出力ノードＮＯ１に接続され、他端（ソース）が第２電位線Ｌ２に接続され、ゲートが基準ＭＯＳトランジスタＸのゲートに接続された第１電流ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）である。
【００１９】
したがって、第１電流源ＩＳ１は、基準ＭＯＳトランジスタＸに流れる電流（基準電流）をミラーした電流を出力する。
【００２０】
第２電流源ＩＳ２は、電流を第２出力ノードＮＯ２から出力する。
【００２１】
この第２電流源ＩＳ２は、例えば、図１に示すように、一端（ドレイン）が第２出力ノードＮＯ２に接続され、他端（ソース）が第２電位線Ｌ２に接続され、ゲートが基準ＭＯＳトランジスタＸのゲートに接続された第２電流ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）である。
【００２２】
したがって、第２電流源ＩＳ２は、基準ＭＯＳトランジスタＸに流れる電流（基準電流）をミラーした電流を出力する。
【００２３】
第３電流源ＩＳ３は、電流を第３出力ノードＮＯ３から出力する。
【００２４】
この第３電流源ＩＳ３は、例えば、図１に示すように、一端（ドレイン）が第３出力ノードＮＯ３に接続され、他端（ソース）が第２電位線Ｌ２に接続され、ゲートが基準ＭＯＳトランジスタＸのゲートに接続された第３電流ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）である。
【００２５】
したがって、第３電流源ＩＳ３は、基準ＭＯＳトランジスタＸに流れる電流（基準電流）をミラーした電流（すなわち、基準電流に比例する電流）を出力する。
【００２６】
なお、第１電流源ＩＳ１が出力する電流は、例えば、第２電流源ＩＳ２が出力する電流よりも大きく設定されている。すなわち、第１電流ＭＯＳトランジスタの駆動能力（サイズ、ゲート幅）は、第２電流ＭＯＳトランジスタの駆動能力（サイズ、ゲート幅）よりも大きく設定されている。
【００２７】
また、第２電流源ＩＳ２が出力する電流は、例えば、第３電流源ＩＳ３が出力する電流よりも大きく設定されている。すなわち、第２電流ＭＯＳトランジスタの駆動能力（サイズ、ゲート幅）は、第３電流ＭＯＳトランジスタの駆動能力（サイズ、ゲート幅）よりも大きく設定されている。
【００２８】
なお、第１から第３電流源ＩＳ１〜ＩＳ３が出力する電流を同じにしてもよい。
【００２９】
また、第１〜第３出力ノードＮＯ１〜ＮＯ３の電圧は、第１から第３電流源が電流を出力していない場合は、接地電圧になる。
【００３０】
また、駆動電流回路ＤＩＣは、供給される電流に応じた電圧になる第１電圧ノードＮＶ１を有する。この駆動電流回路ＤＩＣは、第１電圧ノードＮＶ１に供給される電流に応じた駆動電流を駆動電流ノードＮＤから出力する。
【００３１】
この駆動電流回路ＤＩＣは、例えば、図１に示すように、第１駆動ＭＯＳトランジスタＭＤ１と、第２駆動ＭＯＳトランジスタ（図１の例ではｐＭＯＳトランジスタ）ＭＤ２と、を備える。
【００３２】
第１駆動ＭＯＳトランジスタＭＤ１は、一端（ソース）が第１電位線Ｌ１に接続され、他端（ドレイン）が第１電圧ノードＮＶ１に接続されている。この第１駆動ＭＯＳトランジスタＭＤ１は、図１の例では、ｐＭＯＳトランジスタである。
【００３３】
第２駆動ＭＯＳトランジスタＭＤ２は、一端が第１電位線Ｌ１に接続され、他端が駆動電流ノードＮＤに接続されている。この第２駆動ＭＯＳトランジスタＭＤ２は、図１の例では、ｐＭＯＳトランジスタである。
【００３４】
ここで、図１に示すように、第１駆動ＭＯＳトランジスタＭＤ１は、ダイオード接続されている。さらに、第２駆動ＭＯＳトランジスタＭＤ２は、ゲートが第１駆動ＭＯＳトランジスタＭＤ１のゲートに接続されている。
【００３５】
このように、第１駆動ＭＯＳトランジスタＭＤ１と第２駆動ＭＯＳトランジスタＭＤ２とは、カレントミラー回路を構成する。
【００３６】
すなわち、第２駆動ＭＯＳトランジスタＭＤ２は、第１駆動ＭＯＳトランジスタＭＤ１に流れる電流をカレントミラーした電流を駆動電流として流す（駆動電流ノードＮＤに駆動電流を出力する）。
【００３７】
また、電流電圧変換回路Ｙは、供給される電流に応じた電圧になる第２電圧ノードＮＶ２を有する。
【００３８】
この電流電圧変換回路Ｙは、例えば、図１に示すように、変換ＭＯＳトランジスタＭＣを備える。
【００３９】
変換ＭＯＳトランジスタＭＣは、一端（ソース）が第１電位線Ｌ１に接続され、他端が（ドレイン）第２電圧ノードＮＶ２に接続され、ダイオード接続されている。この変換ＭＯＳトランジスタＭＣは、図１の例では、ｐＭＯＳトランジスタである。
【００４０】
また、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第１電圧ノードＮＶ１との間、又は、第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間、の何れか一方を導通させる。
【００４１】
第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間、又は、第２出力ノードＮＯ２と第２電圧ノードＮＶ２との間、の何れか一方を導通させる。
【００４２】
第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間、又は、第３出力ノードＮＯ３と第２電圧ノードＮＶ２との間、の何れか一方を導通させる。
【００４３】
また、発振器ＯＳＣは、駆動電流回路ＤＩＣから駆動電流が供給され、発振信号を出力する。この発振器ＯＳＣは、駆動電流の大きさに応じて発振周波数が変化する。例えば、発振器ＯＳＣは、駆動電流が大きくなると、発振信号の発振周波数が大きくなり、一方、駆動電流が小さくなると、発振信号の発振周波数が小さくなる。
【００４４】
また、制御回路ＣＯＮは、例えば、デジタルコードに基づいて、第１から第３電流スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３を制御する。
【００４５】
例えば、図１は、デジタルコードが、“０１１”の場合を示している。この図１の場合は、デジタルコード“０１１”に基づいて、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間を導通させ、第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間を導通させ、第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間を導通させている。
【００４６】
この場合、第２、第３電流源ＩＳ２、ＩＳ３に流れる電流を総和した電流と同じ電流が第１駆動ＭＯＳトランジスタＭＤ１に流れる。
【００４７】
そして、第２駆動ＭＯＳトランジスタＭＤ２は、第１駆動ＭＯＳトランジスタＭＤ１に流れる電流をカレントミラーした電流を駆動電流として流す。
【００４８】
これにより、第２、第３電流源ＩＳ２、ＩＳ３に流れる電流に応じた駆動電流が発振器ＯＳＣに供給され、発振信号の発振周波数が、この駆動電流に応じた値に設定される。
【００４９】
ここで、第１電圧ノードＮＶ１は、第２、第３電流源ＩＳ２、ＩＳ３に流れる電流に応じた電圧になる。さらに、第１電流源ＩＳ１に流れる電流と同じ電流が変換ＭＯＳトランジスタＭＣに流れるので、第２電圧ノードＮＶ２は、第１電流源ＩＳ１に流れる電流に応じた電圧になる。
【００５０】
すなわち、第１電圧ノードＮＶ１の電圧と第２電圧ノードＮＶ２の電圧とが近づくように（より好ましくは略等しくなるように）設定される。
【００５１】
一方、例えば、デジタルコードが“１００”の場合は、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第１電圧ノードＮＶ１との間を導通させ、第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第２電圧ノードＮＶ２との間を導通させ、第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第２電圧ノードＮＶ２との間を導通させる。      
この場合、第１電流源ＩＳ１に流れる電流と同じ電流が第１駆動ＭＯＳトランジスタＭＤ１に流れる。
【００５２】
そして、第２駆動ＭＯＳトランジスタＭＤ２は、第１駆動ＭＯＳトランジスタＭＤ１に流れる電流をカレントミラーした電流を駆動電流として流す。
【００５３】
これにより、第１電流源ＩＳ１に流れる電流に応じた駆動電流が発振器ＯＳＣに供給され、発振信号の発振周波数が、この駆動電流に応じた値に設定される。
【００５４】
このように、デジタルコードに応じて駆動電流が調整されることで、発振器ＯＳＣの発振周波数が調整されることとなる。
【００５５】
次に、以上のような構成を有する位相同期回路１００の動作特性について説明する。
【００５６】
既述のように、例えば、デジタルコードが“０１１”に応じて、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間を導通させ、第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間を導通させ、第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間を導通させる。
【００５７】
ここで、第１電流スイッチ回路ＳＷ１が第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間を導通させた状態の第１電流源ＩＳ１の第１出力ノードＮＯ１の電圧と、第２電流スイッチ回路ＳＷ２が第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間を導通させ且つ第３電流スイッチ回路ＳＷ３が第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間を導通させた状態の第２、３出力ノードＮＯ２、ＮＯ３の電圧と、が略等しくなるように第１から第３電流源ＩＳ１〜ＩＳ３の駆動能力が設定されている。すなわち、この状態では、第１出力ノードＮＯ１の電圧と、第２出力ノードＮＯ２の電圧と、第３出力ノードＮＯ３の電圧とが略等しくなる。
【００５８】
これより、第１から第３電流スイッ回路ＳＷ１〜ＳＷ３の第１から第３出力ノードＮＯ１〜ＮＯ３の電位（すなわち、第１電圧ノードＮＶ１と第２電圧ノードＮＶ２との間の電位）の乖離を小さくすることができる。
【００５９】
その後、デジタルコードが“１００”になると、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第１電圧ノードＮＶ１との間を導通させ、第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第２電圧ノードＮＶ２との間を導通させ、第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第２電圧ノードＮＶ２との間を導通させる。
【００６０】
このデジタルコードの変化の際、第１から第３電流スイッ回路ＳＷ１〜ＳＷ３の第１から第３出力ノードＮＯ１〜ＮＯ３の電位（すなわち、第１電圧ノードＮＶ１と第２電圧ノードＮＶ２との間の電位）の乖離が小さくなっているため、過渡的な過電流(グリッジ)の発生が抑制される。
【００６１】
ここで、図２は、図１に示す位相同期回路１００の発振周波数のシミュレーション結果の一例を示す図である。
【００６２】
図２に示すように、位相同期回路１００において、デジタルコードを“０１１”から“１００”に変化させた時の発振周波数の変化において、グリッジの影響が低減されている（実施例）。既述のように、位相同期回路１００においては、デジタルコードを“０１１”から“１００”に変化させた時、第１から第３電流スイッ回路ＳＷ１〜ＳＷ３の第１から第３出力ノードＮＯ１〜ＮＯの電位（すなわち、第１電圧ノードＮＶ１と第２電圧ノードＮＶ２との間の電位）が略等しくなる。これにより、駆動電流回路ＤＩＣに過渡的な過電流が流れるのが抑制されて、発振器ＯＳＣの発振周波数の急変が抑制される。
【００６３】
一方、従来例では、デジタルコードを“０１１”から“１００”に変化させた時の発振周波数の変化において、グリッジの影響が出ている。
【００６４】
このように、本実施形態に係る位相同期回路１００は、グリッジを抑制できるため、発振周波数の誤差の仕様が厳しいシステムでも使用できるようになる。さらに、D/A変換器の電流パスに挿入するフィルタの大きさを小さくし、又はフォルタを省略することができる。これにより、従来よりも回路面積の縮小を図ることができる。    
以上のように、本第１の実施形態に係る位相同期回路によれば、発振周波数の誤差を低減しつつ、回路面積の縮小を図ることができる。
【第２の実施形態】
【００６５】
図３は、第２の実施形態に係る位相同期回路２００の構成の一例を示す回路図である。また、図４は、図３に示す位相同期回路２００の第１から第３のスイッチ回路ＳＷ１〜ＳＷ３のスイッチ状態を切り換えた回路図である。なお、この図３、図４において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【００６６】
図３に示すように、位相同期回路２００は、第１の実施形態と同様に、第１電流源ＩＳ１と、第２電流源ＩＳ２と、第３電流源ＩＳ３と、駆動電流回路ＤＩＣと、電流電圧変換回路Ｙと、第１電流スイッチ回路ＳＷ１と、第２電流スイッチ回路ＳＷ２と、第３電流スイッチ回路ＳＷ３と、発振器ＯＳＣと、制御回路ＣＯＮと、基準ＭＯＳトランジスタＸと、基準電流源ＩＳＢと、を備える。
【００６７】
そして、電流電圧変換回路Ｙは、供給される電流に応じた電圧になる第２電圧ノードＮＶ２を有する。
【００６８】
ここで、本実施形態においては、電流電圧変換回路Ｙの回路構成が、第１の実施形態と異なる。
【００６９】
本実施形態においては、電流電圧変換回路Ｙは、例えば、図３に示すように、第１変換ＭＯＳトランジスタＭＣ１と、第２変換ＭＯＳトランジスタＭＣ２と、第３変換ＭＯＳトランジスタＭＣ３と、第１変換スイッチ回路ＳＣ１と、第２変換スイッチ回路ＳＣ２と、第３変換スイッチ回路ＳＣ３と、を備える。  
第１変換ＭＯＳトランジスタＭＣ１は、一端（ソース）が第１電位線Ｌ１に接続され、ダイオード接続されている。この第１変換ＭＯＳトランジスタＭＣ１は、図３の例では、ｐＭＯＳトランジスタである。
【００７０】
また、第１変換スイッチ回路ＳＣ１は、一端が第１変換ＭＯＳトランジスタＭＣ１の他端（ドレイン）に接続され、他端が第２電圧ノードＮＶ２に接続されている。この第１変換スイッチ回路ＳＣ１は、制御回路ＣＯＮによりオン／オフが制御される。
【００７１】
この第１変換スイッチ回路ＳＣ１は、オンすることで、第１変換ＭＯＳトランジスタＭＣ１の他端（ドレイン）と第２電圧ノードＮＶ２との間を導通し、一方、オフすることで、第１変換ＭＯＳトランジスタＭＣ１の他端（ドレイン）と第２電圧ノードＮＶ２との間を遮断する。
【００７２】
また、第２変換ＭＯＳトランジスタＭＣ２は、一端（ソース）が第１電位線Ｌ１に接続され、ダイオード接続されている。この第２変換ＭＯＳトランジスタＭＣ２は、図３の例では、ｐＭＯＳトランジスタである。
【００７３】
また、第２変換スイッチ回路ＳＣ２は、一端が第２変換ＭＯＳトランジスタＭＣ２の他端（ドレイン）に接続され、他端が第２電圧ノードＮＶ２に接続されている。この第２変換スイッチ回路ＳＣ２は、制御回路ＣＯＮによりオン／オフが制御される。
【００７４】
この第２変換スイッチ回路ＳＣ２は、オンすることで、第２変換ＭＯＳトランジスタＭＣ２の他端（ドレイン）と第２電圧ノードＮＶ２との間を導通し、一方、オフすることで、第２変換ＭＯＳトランジスタＭＣ２の他端（ドレイン）と第２電圧ノードＮＶ２との間を遮断する。
【００７５】
また、第３変換ＭＯＳトランジスタＭＣ３は、一端（ソース）が第１電位線Ｌ１に接続され、ダイオード接続されている。この第３変換ＭＯＳトランジスタＭＣ３は、図３の例では、ｐＭＯＳトランジスタである。
【００７６】
第３変換スイッチ回路ＳＣ３は、一端が第３変換ＭＯＳトランジスタＭＣ３の他端（ドレイン）に接続され、他端が第２電圧ノードＮＶ２に接続されている。この第３変換スイッチ回路ＳＣ３は、制御回路ＣＯＮによりオン／オフが制御される。
【００７７】
この第３変換スイッチ回路ＳＣ３は、オンすることで、第３変換ＭＯＳトランジスタＭＣ３の他端（ドレイン）と第２電圧ノードＮＶ２との間を導通し、一方、オフすることで、第３変換ＭＯＳトランジスタＭＣ３の他端（ドレイン）と第２電圧ノードＮＶ２との間を遮断する。
【００７８】
なお、第１変換ＭＯＳトランジスタＭＣ１の駆動能力（サイズ、ゲート幅）は、第２変換ＭＯＳトランジスタＭＣ２の駆動能力（サイズ、ゲート幅）よりも大きく設定されている。
【００７９】
また、第２変換ＭＯＳトランジスタＭＣ２の駆動能力（サイズ、ゲート幅）は、第３変換ＭＯＳトランジスタＭＣ３の駆動能力（サイズ、ゲート幅）よりも大きく設定されている。
【００８０】
また、既述のように、制御回路ＣＯＮは、デジタルコードに基づいて、第１から第３変換スイッチ回路ＳＣ１〜ＳＣ３のオン／オフを制御する。
【００８１】
この位相同期回路２００のその他の構成は、図１に示す位相同期回路１００と同様である。
【００８２】
ここで、以上のような構成を有する位相同期回路２００の動作特性について説明する。
【００８３】
第１電圧ノードＮＶ１の電圧は、第１駆動ＭＯＳトランジスタＭＤ１に流れる電流に応じて変化する。同様に、第２電圧ノードＮＶ２の電圧は、電流電圧変換回路Ｙに流れる電流に応じて変化する。
【００８４】
そこで、電流電圧変換回路Ｙの変換トランジスタの駆動能力（サイズ、ゲート幅）を、デジタルコードに基づいて（すなわち供給される電流の大きさに合わせて）調整することで、第２電圧ノードＮＶ２の電圧を調整することを考える。
【００８５】
例えば、デジタルコードが“０１１”（真ん中の値）に応じて、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間を導通させ、第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間を導通させ、第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間を導通させる（図３）。
【００８６】
このとき、制御回路ＣＯＮは、第１、第３変換スイッチ回路ＳＣ１、３をオフし、第２変換スイッチ回路ＳＣ２をオンする。これにより、第１電流源ＩＳ１に流れる電流と同じ電流（真ん中の電流）が、真ん中の駆動能力（サイズ、ゲート幅）を有する第２変換ＭＯＳトランジスタＭＣ２に流れることとなる。
【００８７】
また、デジタルコードが“００１”（小さい値）に応じて、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間を導通させ、第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第２電圧ノードＮＶ２との間を導通させ、第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間を導通させる（図４）。
【００８８】
このとき、制御回路ＣＯＮは、第２、第３変換スイッチ回路ＳＣ２、３をオフし、第１変換スイッチ回路ＳＣ１をオンする。これにより、第１、第２電流源ＩＳ１、ＩＳ２に流れる電流と同じ電流（大きい電流）が、大きい駆動能力（サイズ、ゲート幅）を有する第２変換ＭＯＳトランジスタＭＣ２に流れることとなる。
【００８９】
このように、電流電圧変換回路Ｙの電流を流す変換ＭＯＳトランジスタの駆動能力（サイズ、ゲート幅）を、デジタルコードに基づいて（すなわち供給される電流の大きさに合わせて）、変化させる。
【００９０】
これにより、供給される電流の大きさに合わせて第２電圧ノードＮＶ２の電圧が調整される。すなわち、各電流源ＩＳ１〜ＩＳ３の出力ノードＮＯ１〜ＮＯ３の電圧を第１電圧ノードＮＶ１の電圧に近づけることができる。
【００９１】
そして、以上のような構成を有する位相同期回路２００のその他の動作特性は、第１の実施形態と同様である。
【００９２】
すなわち、本第２の実施形態に係る位相同期回路２００によれば、第１の実施形態と同様に、発振周波数の誤差を低減しつつ、回路面積の縮小を図ることができる。
【第３の実施形態】
【００９３】
図５は、第３の実施形態に係る位相同期回路３００の構成の一例を示す回路図である。なお、この図５において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【００９４】
図５に示すように、位相同期回路３００は、第１の実施形態と同様に、第１電流源ＩＳ１と、第２電流源ＩＳ２と、第３電流源ＩＳ３と、駆動電流回路ＤＩＣと、電流電圧変換回路Ｙと、第１電流スイッチ回路ＳＷ１と、第２電流スイッチ回路ＳＷ２と、第３電流スイッチ回路ＳＷ３と、発振器ＯＳＣと、制御回路ＣＯＮと、基準ＭＯＳトランジスタＸと、基準電流源ＩＳＢと、を備える。
【００９５】
そして、電流電圧変換回路Ｙは、供給される電流に応じた電圧になる第２電圧ノードＮＶ２を有する。
【００９６】
ここで、本実施形態においては、電流電圧変換回路Ｙの回路構成が、第１の実施形態と異なる。
【００９７】
本実施形態においては、電流電圧変換回路Ｙは、例えば、図５に示すように、変換ＭＯＳトランジスタＭＣと、コンパレータＣＯＭＰと、を備える。
【００９８】
変換ＭＯＳトランジスタＭＣは、一端（ソース）が第１電位線Ｌ１に接続され、他端（ドレイン）が第２電圧ノードＮＶ２に接続されている。この変換ＭＯＳトランジスタＭＣは、図５の例では、ｐＭＯＳトランジスタである。
【００９９】
また、コンパレータＣＯＭＰは、反転入力端子が第１電圧ノードＮＶ１に接続され、非反転入力端子が第２電圧ノードＮＶ２に接続され、出力が変換ＭＯＳトランジスタＭＣのゲートに接続されている。
【０１００】
このコンパレータＣＯＭＰは、第１電圧ノードＮＶ１の電圧と第２電圧ノードＮＶ２の電圧とが等しくなるように、変換ＭＯＳトランジスタＭＣを制御する（変換ＭＯＳトランジスタＭＣのゲート電圧を制御する）。
【０１０１】
例えば、コンパレータＣＯＭＰは、第１電圧ノードＮＶ１の電圧が第２電圧ノードＮＶ２の電圧より高い場合には、変換ＭＯＳトランジスタＭＣのオン抵抗が小さくなるように制御する。一方、コンパレータＣＯＭＰは、第１電圧ノードＮＶ１の電圧が第２電圧ノードＮＶ２の電圧より低い場合には、変換ＭＯＳトランジスタＭＣのオン抵抗が大きくなるように制御する。
【０１０２】
これにより、各電流源ＩＳ１〜ＩＳ３の出力ノードＮＯ１〜ＮＯ３の電圧を第１電圧ノードＮＶ１の電圧に近づけることができる。
【０１０３】
この位相同期回路３００のその他の構成は、図１に示す位相同期回路１００と同様である。
【０１０４】
そして、以上のような構成を有する位相同期回路３００のその他の動作特性は、第１の実施形態と同様である。
【０１０５】
すなわち、本第３の実施形態に係る位相同期回路３００によれば、第１の実施形態と同様に、発振周波数の誤差を低減しつつ、回路面積の縮小を図ることができる。
【第４の実施形態】
【０１０６】
図６は、第４の実施形態に係る位相同期回路４００の構成の一例を示す回路図である。なお、この図６において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【０１０７】
図６に示すように、位相同期回路４００は、第１の実施形態と同様に、第１電流源ＩＳ１と、第２電流源ＩＳ２と、第３電流源ＩＳ３と、駆動電流回路ＤＩＣと、電流電圧変換回路Ｙと、第１電流スイッチ回路ＳＷ１と、第２電流スイッチ回路ＳＷ２と、第３電流スイッチ回路ＳＷ３と、発振器ＯＳＣと、制御回路ＣＯＮと、基準ＭＯＳトランジスタＸと、基準電流源ＩＳＢと、を備える。
【０１０８】
そして、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第１電圧ノードＮＶ１との間、又は、第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間、の何れか一方を導通させる。
【０１０９】
第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間、又は、第２出力ノードＮＯ２と第２電圧ノードＮＶ２との間、の何れか一方を導通させる。
【０１１０】
第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間、又は、第３出力ノードＮＯ３と第２電圧ノードＮＶ２との間、の何れか一方を導通させる。
【０１１１】
ここで、本実施形態においては、第１電流スイッチ回路ＳＷ１は、第１出力ノードＮＯ１と第１電圧ノードＮＶ１との間、及び、第１出力ノードＮＯ１と前記第２電圧ノードＮＶ２との間を同時に遮断可能になっている。
【０１１２】
同様に、第２電流スイッチ回路ＳＷ２は、第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間、及び、第２出力ノードＮＯ２と第２電圧ノードＮＶ２との間を同時に遮断可能になっている。
【０１１３】
同様に、第３電流スイッチ回路ＳＷ３は、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間、及び、第３出力ノードＮＯ３と第２電圧ノードＮＶ２との間を同時に遮断可能になっている。
【０１１４】
そして、制御回路ＣＯＮは、デジタルコードに基づいて、第１から第３電流スイッチ回路ＳＷ１〜ＳＷ３を制御する。
【０１１５】
ここで、図７は、位相同期回路に入力されるデジタルコードの一例を示す図である。図７に示すように、一般的に、位相同期回路（ＰＬＬ回路）に用いられるＤＡＣのデジタルコードは１回分の変化では大きく変化しない。
【０１１６】
デジタルコードが±１しか変化しない場合、現在のコードが”００１”だとすると、次のコードは”０１０”か”０００”しかないため、最上位bit（第１電流源ＩＳ１）の電流は、電流電圧変換回路Ｙに流さなくてもよい。この場合、第１電流スイッチ回路ＳＷ１により、第１出力ノードＮＯ１と第１電圧ノードＮＶ１との間、及び、第１出力ノードＮＯ１と前記第２電圧ノードＮＶ２との間を同時に遮断させておく。
【０１１７】
すなわち、制御回路ＣＯＮは、デジタルコードの変化量に応じて、第１電流スイッチ回路ＳＷ１を制御することで、第１出力ノードＮＯ１と第１電圧ノードＮＶ１との間、及び、第１出力ノードＮＯ１と第２電圧ノードＮＶ２との間を同時に遮断させる。
【０１１８】
この状態で、さらに、制御回路ＣＯＮは、第２電流スイッチ回路ＳＷ２を制御することで、第２出力ノードＮＯ２と第１電圧ノードＮＶ１との間を導通させた状態と前記第２出力ノードＮＯ２と前記第２電圧ノードＮＶ２との間を導通させた状態とを切り換え（デジタルコード“００１”から“０１０”に変化）、又は、第３電流スイッチ回路ＳＷ３を制御することで、第３出力ノードＮＯ３と第１電圧ノードＮＶ１との間を導通させた状態と第３出力ノードＮＯ３と第２電圧ノードＮＶ２との間を導通させた状態とを切り換える（デジタルコード“００１”から“０００”に変化）。
【０１１９】
このように、ＰＬＬに用いられるＤＡＣのデジタルコードの傾向を利用して、デジタルコードの変化を予想し、電流電圧変換回路Ｙに電流を流す量を制御する。これにより、さらに低消費電力を実現できる。
【０１２０】
この位相同期回路４００のその他の構成は、図１に示す位相同期回路１００と同様である。
【０１２１】
そして、以上のような構成を有する位相同期回路４００のその他の動作特性は、第１の実施形態と同様である。
【０１２２】
すなわち、本第４の実施形態に係る位相同期回路４００によれば、第１の実施形態と同様に、発振周波数の誤差を低減しつつ、回路面積の縮小を図ることができる。
【０１２３】
なお、本第４の実施形態の構成は、第１の実施形態に適用した場合について説明したが、第２、第３の実施形態についても、同様に適用が可能である。
【０１２４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【０１２５】
１００、２００、３００、４００  位相同期回路
ＩＳ１  第１電流源
ＩＳ２  第２電流源
ＩＳ３  第３電流源
ＤＩＣ  駆動電流回路
Ｙ  電流電圧変換回路
ＳＷ１  第１電流スイッチ回路
ＳＷ２  第２電流スイッチ回路
ＳＷ３  第３電流スイッチ回路
ＯＳＣ  発振器
ＣＯＮ  制御回路
Ｘ  基準ＭＯＳトランジスタ
ＩＳＢ  基準電流源
【図１】
2016174199.tif 000003
【図２】
2016174199.tif 000004
【図３】
2016174199.tif 000005
【図４】
2016174199.tif 000006
【図５】
2016174199.tif 000007
【図６】
2016174199.tif 000008
【図７】
2016174199.tif 000009