(57)【要約】      （修正有）【課題】同期信号が正常に伝達されないときにもマイクロコンピュータ間での所定の処理の同期をとる。【解決手段】マスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２とを備える車輌制御装置１０において、スレーブ・マイクロコンピュータは、これらのマイクロコンピュータの間で同期信号２１が正常に伝達されているときに、同期信号の周期Ｔ１及び代用信号２２と同期信号との位相差Δｔを予め記憶しておく。同期信号が正常に伝達されないとき、同期信号に基づくこと無く所定の処理を起床する。このとき所定の処理の起床は正常時よりも遅れているので、この後は同期信号の周期よりも短い周期Ｔ２にて所定の処理を起床して遅れを低減する。これにより遅れが解消された後は代用信号と上記位相差とを利用して所定の処理を起床する。【選択図】図１
2016149092.tif 000002
【特許請求の範囲】
【請求項１】
マスタ・マイクロコンピュータと、
少なくとも１つのスレーブ・マイクロコンピュータと、
前記マスタ・マイクロコンピュータから前記スレーブ・マイクロコンピュータへ、周期信号である第１信号を伝達する第１信号系統と、
前記マスタ・マイクロコンピュータから前記スレーブ・マイクロコンピュータへ、前記第１信号とは異なる周期又は位相を有する周期信号である第２信号を伝達する第２信号系統と、
を備え、
前記スレーブ・マイクロコンピュータは、
前記第１信号の強度の変化である第１変化に基づき、所定の第１処理を起床する、
車輌制御装置であって、
前記スレーブ・マイクロコンピュータは、
前記第１信号が正常に伝達されている場合に、前記第１変化が生ずる周期である第１周期と、前記第２信号の強度の変化である第２変化が生じた時点から次の前記第２変化が生ずる時点までの期間内において先の前記第２変化が生じた時点と前記第１変化が生じた時点との時間差である第１位相差と、を計測して記憶する、学習ステップを実行し、
前回の前記第１変化が生じてから前記記憶された第１周期に所定の第１期間を加えた時間が経過しても次の前記第１変化が検出されない時点において、前記第１変化に基づくこと無く前記第１処理を起床する、緊急起床ステップを実行し、
前記緊急起床ステップを実行した後、前記第１周期よりも短い第２周期にて前記第１処理を起床する、周期調整ステップを実行し、
前記周期調整ステップの実行により、前記第１処理を起床した時点と、当該第１処理の起床直前の前記第２変化が生じてから前記記憶された第１位相差が経過した時点と、の差が所定の第２期間以下となった後は、前記周期調整ステップの実行を停止し、前記第２変化に基づき、前記第２変化が生じてから前記記憶された第１位相差が経過した時点において前記第１処理を起床する、代用起床ステップを実行する、
ように構成された、
車輌制御装置。
【請求項２】
請求項１に記載の車輌制御装置であって、
前記スレーブ・マイクロコンピュータは、前記周期調整ステップにおいて、前記スレーブ・マイクロコンピュータが備える内部クロックに基づき、前記記憶された第１周期よりも所定の第３期間だけ短い期間として、前記第２周期を設定するように構成された、
車輌制御装置。
【請求項３】
請求項１に記載の車輌制御装置であって、
前記スレーブ・マイクロコンピュータは、前記周期調整ステップにおいて、前記第２変化が生じてから、前記記憶された第１位相差に所定の第１期間を加え且つ前記周期調整ステップにおける前記第１処理の起床回数を所定の第３期間に乗じた期間を減じた時間が経過する時点において前記第１処理を起床するように構成された、
車輌制御装置。
【請求項４】
請求項１乃至３の何れか１項に記載の車輌制御装置であって、
前記スレーブ・マイクロコンピュータは、
前記周期調整ステップにおいて、前記第１処理を起床した時点を計測し、当該第１処理の起床直前の前記第２変化が生じてから前記記憶された第１位相差が経過した時点を計測し、これらの時点の差を算出し、
前記算出された差が前記第２期間以下となった後は、前記周期調整ステップの実行を停止し、前記代用起床ステップを実行する、
ように構成された、
車輌制御装置。
【請求項５】
請求項２又は３に記載の車輌制御装置であって、
前記スレーブ・マイクロコンピュータは、
前記第１期間を前記第３期間によって除算した場合における剰余が前記第２期間以下となるように設定された前記第３期間を用いて、前記周期調整ステップを実行し、
前記除算の商に該当する回数だけ前記第１処理を起床した後は、前記周期調整ステップの実行を停止し、前記代用起床ステップを実行する、
ように構成された、
車輌制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のマイクロコンピュータ間で同期をとりつつ分散処理を行う車輌制御装置に関する。
【背景技術】
【０００２】
昨今の車輌制御装置には、マイクロコンピュータが電子制御ユニット（ＥＣＵ：Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）として搭載されている。更に、車輌制御装置におけるＥＣＵによる制御は、益々広範に及ぶようになっており且つ複雑化の一途を辿っている。その結果、ＥＣＵが備えるマイクロコンピュータが実行すべき処理が益々増大している。
【０００３】
しかしながら、マイクロコンピュータの処理能力には限界があり、且つ、処理に伴うマイクロコンピュータからの発熱の放熱効率にも限界がある。結果として、１つのマイクロコンピュータによって総ての処理を実行することが困難となる場合がある。そこで、ＥＣＵに複数のマイクロコンピュータを組み込み、これら複数のマイクロコンピュータの間で処理を分散させることが知られている。加えて、高い信頼性が求められる用途においては、例えば一部のマイクロコンピュータに異常が発生した場合等に備えて、マイクロコンピュータによる制御の多重化による冗長化が図られる場合がある。
【０００４】
上記のような複数のマイクロコンピュータの間での分散処理の対象となる制御の具体例としては、例えば、内燃機関における燃料の噴射量の算出及び混合気の点火時期の算出等を挙げることができる。この場合、例えば、１つのマイクロコンピュータにおいて、当該内燃機関を搭載する車輌のアクセル開度に基づいて内燃機関に求められるトルクを特定し、特定されたトルクに対応する吸気量を算出する。そして、別のマイクロコンピュータにおいて、上記トルク及び吸気量に応じた燃料の噴射量及び混合気の点火時期を算出する。
【０００５】
上記のように複数のマイクロコンピュータの間で処理を分散させる場合、個々のマイクロコンピュータにおいて実行される処理は相互に無関係に実行されるのではなく、それぞれの処理が実行される順序及びタイミングが定められる。即ち、これら複数のマイクロコンピュータの間では、個々のマイクロコンピュータにおいて実行される処理が同期される必要がある。そこで、当該技術分野においては、複数のマイクロコンピュータの間に同期用の信号線を設け、当該信号線を介して送受信される同期用の信号に基づいて、これら複数のマイクロコンピュータの間での処理の同期をとることが知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６２−３１４４１号公報
【発明の概要】
【０００７】
しかしながら、例えば、同期用の信号線が断線して、同期用の信号を正常に送受信することができなくなると、上述したように複数のマイクロコンピュータの間での処理の同期をとることが困難となる。
【０００８】
本発明は、上記のような課題に対処すべく為されたものである。即ち、本発明は、複数のマイクロコンピュータの間で処理を分散させる車輌制御装置において、複数のマイクロコンピュータの間での処理の同期をとるための同期信号が同期用の信号系統を介して正常に伝達されないときにも、別の信号系統を介して伝達される代用信号を利用して、これらのマイクロコンピュータの間での処理の同期をとることを１つの目的とする。
【０００９】
本発明者は、鋭意検討の結果、マスタ・マイクロコンピュータと少なくとも１つのスレーブ・マイクロコンピュータとを備える車輌制御装置において、以下のようにすれば、上記目的を達成することができることを見出した。先ず、同期信号が正常に伝達されているとき、同期信号の周期及び同期信号と代用信号との位相差を予め記憶しておく。そして、同期信号が伝達されるべき時点から所定の時間が経過しても同期信号が伝達されないとき、同期信号に基づくこと無く所定の処理を起床する。
【００１０】
このとき、所定の処理の起床は、正常時よりも上記「所定の時間」だけ遅れている。そこで、この後は、スレーブ・マイクロコンピュータが備える内部クロックに基づき、同期信号の周期よりも短い所定の周期にて所定の処理を起床する。これにより、所定の処理の起床の遅れが上記所定の時間よりも小さくなる。所定の処理の起床の遅れが解消されたら、代用信号と予め記憶された上記位相差とを利用して所定の処理を起床する。
【００１１】
より具体的には、本発明に係る車輌制御装置（以降、「本発明装置」と称される場合がある。）は、
マスタ・マイクロコンピュータと、
少なくとも１つのスレーブ・マイクロコンピュータと、
前記マスタ・マイクロコンピュータから前記スレーブ・マイクロコンピュータへ、周期信号である第１信号を伝達する第１信号系統と、
前記マスタ・マイクロコンピュータから前記スレーブ・マイクロコンピュータへ、前記第１信号とは異なる周期又は位相を有する周期信号である第２信号を伝達する第２信号系統と、
を備える。
【００１２】
前記スレーブ・マイクロコンピュータは、
前記第１信号の強度の変化である第１変化に基づき、所定の第１処理を起床する。
【００１３】
本発明装置において、前記スレーブ・マイクロコンピュータは、
前記第１信号が正常に伝達されている場合に、前記第１変化が生ずる周期である第１周期と、前記第１信号と前記第２信号との位相差である第１位相差と、を計測して記憶する、学習ステップを実行するように構成されている。詳しくは、第１位相差は、前記第１信号の強度の変化である第１変化と前記第２信号の強度の変化である第２変化との位相差である。より詳しくは、第１位相差は、前記第２信号の強度の変化である第２変化が生じた時点から次の前記第２変化が生ずる時点までの期間内において先の前記第２変化が生じた時点と前記第１変化が生じた時点との時間差である。
【００１４】
更に、前記スレーブ・マイクロコンピュータは、
前回の前記第１変化が生じてから前記記憶された第１周期に所定の第１期間を加えた時間が経過しても次の前記第１変化が検出されない時点において、前記第１変化に基づくこと無く前記第１処理を起床する、緊急起床ステップを実行するように構成されている。
【００１５】
加えて、前記スレーブ・マイクロコンピュータは、
前記緊急起床ステップを実行した後、前記第１周期よりも短い第２周期にて前記第１処理を起床する、周期調整ステップを実行するように構成されている。
【００１６】
前記周期調整ステップの実行により、前記第１処理を起床した時点と、当該第１処理の起床直前の前記第２変化が生じてから前記記憶された第１位相差が経過した時点と、の差が小さくなり、所定の第２期間以下となる。前記スレーブ・マイクロコンピュータは、上記「差」が第２期間以下となった後は、前記周期調整ステップの実行を停止し、前記第２変化に基づき、前記第２変化が生じてから前記記憶された第１位相差が経過した時点において前記第１処理を起床する、代用起床ステップを実行するように構成されている。
【００１７】
上記により、本発明装置は、複数のマイクロコンピュータの間での処理の同期をとるための同期信号（第１信号）が同期用の信号系統（第１信号系統）を介して正常に伝達されないときであっても、別の信号系統（第２信号系統）を介して伝達される代用信号（第２信号）を利用して、これらのマイクロコンピュータの間での処理の同期をとることができる。
【００１８】
本発明の他の目的、他の特徴及び付随する利点は、以下の図面を参照しつつ記述される本発明の各実施形態についての説明から容易に理解されるであろう。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る車輌制御装置（第１装置）の構成を示す模式図である。
【図２】第１装置において、第１信号が正常に伝達されなくなったときに、第２信号を利用して複数のマイクロコンピュータの間での処理の同期をとる様子を表す模式的なタイムチャートである。
【図３】スレーブ・マイクロコンピュータによって実行される学習ステップ及び緊急起床ステップを説明するフローチャートである。
【図４】スレーブ・マイクロコンピュータが第２信号２２の強度の変化である第２変化が生じた時刻を計測するルーチンを説明するフローチャートである。
【図５】スレーブ・マイクロコンピュータによって実行される周期調整ステップを説明するフローチャートである。
【図６】スレーブ・マイクロコンピュータによって実行される代用起床ステップを説明するフローチャートである。
【図７】本発明の第２実施形態に係る車輌制御装置（第２装置）において、第１信号が正常に伝達されなくなったときに、第２信号を利用して複数のマイクロコンピュータの間での処理の同期をとる様子を表す模式的なタイムチャートである。
【発明を実施するための形態】
【００２０】
＜第１実施形態＞
以下、本発明の第１実施形態に係る車輌制御装置（以下、「第１装置」と称される場合がある。）について、図１及び図２を参照しながら詳しく説明する。
【００２１】
（構成）
第１装置１０は、マスタ・マイクロコンピュータ１１と、スレーブ・マイクロコンピュータ１２と、マスタ・マイクロコンピュータ１１からスレーブ・マイクロコンピュータ１２へ、周期信号である第１信号２１を伝達する第１信号系統３１と、マスタ・マイクロコンピュータ１１からスレーブ・マイクロコンピュータ１２へ、第１信号２１とは異なる位相を有する周期信号である第２信号２２を伝達する第２信号系統３２と、を備える。第１信号２１及び第２信号２２は、何れも矩形波パルス信号である。第１信号系統３１及び第２信号系統３２は、何れも有線接続による信号伝達系統（信号線）である。
【００２２】
マスタ・マイクロコンピュータ１１及びスレーブ・マイクロコンピュータ１２は、それぞれ、ＣＰＵと、ＣＰＵが実行するプログラム及びデータマップ等を記憶するＲＯＭ並びにデータを一時的に記憶するＲＡＭ等のデータ記憶装置と、入出力ポートと、を含むマイクロコンピュータである（何れも図示せず。）。更に、マスタ・マイクロコンピュータ１１及びスレーブ・マイクロコンピュータ１２は、内部クロック４１及び４２をそれぞれ備える。加えて、マスタ・マイクロコンピュータ１１は、第１信号２１を生成する第１信号生成部５１と、第２信号２２を生成する第２信号生成部５２と、を備える。
【００２３】
（具体的作動）
スレーブ・マイクロコンピュータ１２は、第１信号２１の強度の変化である第１変化に基づき、所定の第１処理を起床する。即ち、マスタ・マイクロコンピュータ１１からスレーブ・マイクロコンピュータ１２へと第１信号系統３１を介して第１信号２１が伝達されている場合は、スレーブ・マイクロコンピュータ１２が、マスタ・マイクロコンピュータ１１と同期をとりつつ、第１処理を起床することができる（図１中の破線の矢印を参照。）。
【００２４】
しかしながら、例えば、第１信号系統３１が断線して、第１信号２１が正常に伝達されなくなる場合がある（図１中の白抜きの×印を参照。）。この場合、上述したようにスレーブ・マイクロコンピュータ１２が第１信号２１に基づいてマスタ・マイクロコンピュータ１１と同期をとりつつ第１処理を起床する（第１処理の同期をとる）ことは困難となる（図１中の黒塗りの×印を参照。）。
【００２５】
そこで、前述したように、第２信号系統３２を介して伝達される第２信号２２を代用してマスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２との間で第１処理の同期をとることが考えられる。しかしながら、前述したように、第２信号２２（代用信号）は、必ずしも第１信号２１（同期信号）と同じ周期及び位相を有するとは限らない。第１装置１０においては、上述したように、第２信号２２の位相が第１信号２１の位相と異なる。従って、第２信号２２をそのまま利用してマスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２との間で第１処理の同期をとることは困難である（図１中の斜線の×印を参照。）。
【００２６】
しかしながら、第１装置１０においては、スレーブ・マイクロコンピュータ１２が、第１信号２１が正常に伝達されている場合に、第１変化が生ずる周期である第１周期Ｔ１と、第２信号２２の強度の変化である第２変化が生じた時点から次の第２変化が生ずる時点までの期間内において先の第２変化が生じた時点と第１変化が生じた時点との時間差である第１位相差Δｔと、を計測し、スレーブ・マイクロコンピュータ１２が備えるデータ記憶装置に記憶する（学習ステップ）。
【００２７】
更に、スレーブ・マイクロコンピュータ１２は、前回の第１変化が生じてから上記のように記憶された第１周期Ｔ１に所定の第１期間αを加えた時間が経過しても次の第１変化が検出されない時点において、第１変化に基づくこと無く第１処理を起床する（緊急起床ステップ）。
【００２８】
そして、スレーブ・マイクロコンピュータ１２が備える内部クロック４２に基づき、「予め記憶された第１変化が生ずる周期である第１周期Ｔ１」よりも所定の第３期間γだけ短い第２周期Ｔ２にて第１処理を起床する（周期調整ステップ）。やがて第１処理の起床の遅れが解消されたら、その後は、「予め記憶された第２変化が生じた時期と第１変化が生じた時期との時間差である第１位相差Δｔ」と第２信号２２とを利用して第１処理を起床する。
【００２９】
具体的には、スレーブ・マイクロコンピュータ１２は、周期調整ステップの実行により、第１処理を起床した時点と、当該第１処理の起床直前の第２変化が生じてから予め記憶された第１位相差Δｔが経過した時点と、の差が所定の第２期間β以下となったら、周期調整ステップの実行を停止する。その後、スレーブ・マイクロコンピュータ１２は、「第２変化が生じてから予め記憶された第１位相差Δｔが経過した時点」において第１処理を起床する（代用起床ステップ）。
【００３０】
上記により、第１装置１０においては、第１信号２１が伝達されないときには第２信号２２を代用して、マスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２との間で第１処理の同期をとることができる。ここで、第１装置１０における上記作動につき、図２を参照しながら詳しく説明する。
【００３１】
第１装置１０において、第１信号２１は、所定の第１周期Ｔ１にて、その信号強度（例えば、電圧及び電流）が周期的に変化（増減）する矩形波パルス信号である。即ち、第１変化は第１信号２１の信号強度の変化（高強度から低強度への変化及び低強度から高強度への変化）である。スレーブ・マイクロコンピュータ１２は、第１信号系統３１を介して伝達される第１信号２１の信号強度の増大及び減少（第１変化）の少なくとも一方が生じたときを基点として、所定の第１処理を起床する（図２中の黒い三角印を参照。）。
【００３２】
第１装置１０において、第２信号２２は、第１信号２１と同じ第１周期Ｔ１にて、その信号強度（例えば、電圧及び電流）が周期的に変化（増減）する矩形波パルス信号である。即ち、第２変化は第２信号２２の信号強度の変化（高強度から低強度への変化及び低強度から高強度への変化）である。但し、第２変化が生ずる時期は、第１変化が生ずる時期からΔｔだけ遅れている。即ち、第１装置１０において、第１位相差はΔｔである。
【００３３】
図２における時刻ｔ０よりも前の期間においては、第１信号２１が正常に伝達されている。この期間に、スレーブ・マイクロコンピュータ１２は学習ステップを実行する。具体的には、スレーブ・マイクロコンピュータ１２は、第１変化が生ずる周期である第１周期Ｔ１と、第１変化が生じた時期と第２変化が生じた時期との時間差である第１位相差Δｔと、を計測して記憶する。
【００３４】
第１装置１０において、第１周期Ｔ１は、第１信号２１の強度の変化である第１変化が生じた時点（時刻ｔ１２）から次の第１変化が生じた時点（時刻ｔ１３）までの期間の時間的長さである。更に、第１位相差Δｔは、第２信号２２の強度の変化である第２変化が生じた時点（時刻ｔ２１）から次の第２変化が生ずる時点（時刻ｔ２２）までの期間内において、先の第２変化が生じた時点（時刻ｔ２１）と第１変化が生じた時点（時刻ｔ１２）との時間差である。
【００３５】
ところが、図２に示した例においては、時刻ｔ０において、マスタ・マイクロコンピュータ１１からスレーブ・マイクロコンピュータ１２へと第１信号系統３１を介して第１信号２１が伝達されなくなる（第１信号２１が途絶する。）（図２中の白抜きの×印を参照。）。従って、その次の第１変化が生ずる筈の時刻ｔ１４になっても、スレーブ・マイクロコンピュータ１２は第１変化を検出することができない。そこで、スレーブ・マイクロコンピュータ１２は、（前回の第１変化が生じてから予め記憶された第１周期Ｔ１が経過した時点である）時刻ｔ１４から所定の第１期間αが更に経過しても次の第１変化が検出されない時点（時刻ｔ１）において、第１変化に基づくこと無く第１処理を起床する、緊急起床ステップを実行する（図２中の白抜きの丸印を参照。）。このとき、第１処理の起床は、本来第１処理が起床されるべき時刻ｔ１４（正常時）よりも上記「第１期間α」だけ遅れている。
【００３６】
そこで、スレーブ・マイクロコンピュータ１２は、緊急起床ステップを実行した後、スレーブ・マイクロコンピュータ１２が備える内部クロック４２に基づき、予め記憶された第１周期Ｔ１よりも所定の第３期間γだけ短い第２周期Ｔ２にて第１処理を起床する、周期調整ステップを実行する（図２中の黒い丸印を参照。）。第１装置１０において、第３期間γは、第１期間αの三分の一の時間である。即ち、スレーブ・マイクロコンピュータ１２は、内部クロック４２に基づき、予め記憶された第１周期Ｔ１よりも第３期間γ（第１期間αの三分の一）だけ短い期間として第２周期Ｔ２を設定する。従って、スレーブ・マイクロコンピュータ１２は、この第２周期Ｔ２にて第１処理を３回にわたって起床することにより、上記遅れを徐々に解消する。
【００３７】
より詳しくは、スレーブ・マイクロコンピュータ１２は、上述したように時刻ｔ１において第１変化に基づくこと無く第１処理を起床した後、第１周期Ｔ１よりも第１期間αの三分の一だけ短い第２周期Ｔ２が経過した時刻ｔ２において第１処理を起床する。このとき、本来第１処理が起床されるべき時刻ｔ１５からの第１処理の起床の遅れは、第１期間αの三分の二に減少している。その後、スレーブ・マイクロコンピュータ１２は、第２周期Ｔ２が更に経過した時刻ｔ３において第１処理を起床する。このとき、本来第１処理が起床されるべき時刻ｔ１６からの第１処理の起床の遅れは、第１期間αの三分の一に減少している。
【００３８】
その後、スレーブ・マイクロコンピュータ１２は、第２周期Ｔ２が更に経過した時刻ｔ４において第１処理を起床する。このとき、本来第１処理が起床されるべき時刻ｔ１７からの第１処理の起床の遅れは既に解消している（時刻ｔ４と時刻ｔ１７とが一致している。）。即ち、周期調整ステップの実行により、第１処理を起床した時点（ｔ４）と、その直前の第２変化が生じた時点（ｔ２６）から第１位相差（Δｔ）が経過した時点（ｔ１７）と、の差が所定の第２期間β以下となっている。
【００３９】
第１装置１０においては、スレーブ・マイクロコンピュータ１２が、周期調整ステップにおいて、第１処理を起床した時点（ｔ２，ｔ３，ｔ４）を計測し、当該第１処理を起床した時点の直前の第２変化が生じた時点（ｔ２４，ｔ２５，ｔ２６）から「予め記憶された第１位相差Δｔ」が経過した時点（ｔ１５，ｔ１６，ｔ１７）を計測する。そして、スレーブ・マイクロコンピュータ１２は、これらの時点の差（ｔ１５−ｔ２，ｔ１６−ｔ３，ｔ１７−ｔ４…）を算出する。これらの算出結果に基づき、スレーブ・マイクロコンピュータ１２は、第１処理を起床した時点と、その直前の第２変化が生じた時点から第１位相差（Δｔ）が経過した時点と、の差が所定の第２期間β以下となった時刻（即ち、第１処理の起床の遅れが解消した時刻）を特定する。
【００４０】
上記のように、スレーブ・マイクロコンピュータ１２は、内部クロック４２に基づき、第１周期Ｔ１よりも短い第２周期Ｔ２にて第１処理を起床することにより上記遅れを解消することができる。その後も内部クロック４２に基づいて第１周期Ｔ１にて第１処理を起床することにより、マスタ・マイクロコンピュータ１１と同期をとりつつ、スレーブ・マイクロコンピュータ１２に第１処理を起床させることも想定される。
【００４１】
しかしながら、前述したように、個々のマイクロコンピュータが備える内部クロックはそれぞれ個体差を有する。従って、個々のマイクロコンピュータが備える内部クロックを使用して複数のマイクロコンピュータの間で正確に処理の同期をとることは困難である。例えば、スレーブ・マイクロコンピュータ１２は内部クロック４２に基づいて第１周期Ｔ１にて第１処理を起床し、マスタ・マイクロコンピュータ１１は内部クロック４１に基づいて第１処理と同期されるべき処理を起床する場合を想定する。この場合、例えば、内部クロック４２と内部クロック４１との間の個体差に起因する誤差が累積されて、マスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２との間で同期をとりつつ起床されるべき各処理の起床時刻のずれが大きくなる虞がある。
【００４２】
そこで、スレーブ・マイクロコンピュータ１２は、周期調整ステップの実行により第１処理の起床の遅れが解消された（所定の第２期間β以下となった）ら、周期調整ステップの実行を停止する。そして、スレーブ・マイクロコンピュータ１２は、時刻ｔ１７よりも後の期間においては、第２信号２２の強度の変化である第２変化に基づいて、第１処理を起床する、代用起床ステップを実行する。具体的には、スレーブ・マイクロコンピュータ１２は、第２変化が生じた時点（ｔ２７）から第１位相差（Δｔ）が経過した時点（ｔ１８）において第１処理を起床し、それ以降は、その後の第２変化が生じた時点から第１位相差（Δｔ）が経過する毎に第１処理を起床する（図２中の黒い逆三角印を参照。）。即ち、スレーブ・マイクロコンピュータ１２は、時刻ｔ１７以降は、本来第１処理が起床されるべき時点において、第１処理を起床することができる。
【００４３】
（具体的処理）
（１）学習ステップ及び緊急起床ステップ
ここで、スレーブ・マイクロコンピュータ１２によって実行される上述した各ステップにつき、より具体的に説明する。図３は、スレーブ・マイクロコンピュータ１２によって実行される学習ステップ及び緊急起床ステップを説明するフローチャートである。スレーブ・マイクロコンピュータ１２のＣＰＵは、ＲＯＭに記憶されたプログラムに従って、当該フローチャートによって示される所定のルーチンを所定の間隔にて繰り返し実行する。
【００４４】
先ず、ＣＰＵは、ステップＳ３１１において、フラグＦ１及びＦ２が何れも降ろされている（０（ゼロ）に設定されている）か否かを判断する。ここで、フラグＦ１は、周期調整ステップを実行すべき状態にある場合に立てられ（１に設定され）、周期調整ステップを実行すべき状態にない場合に降ろされる（０（ゼロ）に設定される）フラグである。一方、フラグＦ２は、周期調整ステップの実行が完了し、代用起床ステップを実行すべき状態にある場合に立てられ（１に設定され）、周期調整ステップの実行が未完了であり、代用起床ステップを実行すべき状態にない場合に降ろされる（０（ゼロ）に設定される）フラグである。
【００４５】
上記ステップＳ３１１においてフラグＦ１及びＦ２が何れも降ろされている（０（ゼロ）に設定されている）と判断された場合（Ｓ３１１：Ｙｅｓ）、ＣＰＵは、次のステップＳ３１２に進み、前回の第１変化が生じてから予め記憶された第１周期Ｔ１に所定の第１期間αを加えた時間が未だ経過していないか否かを判断する。換言すれば、ＣＰＵは、ステップＳ３１２において、前回の第１変化が生じた時刻（ｔ１ｏｌｄ）から現在時刻（ｔｎｏｗ）までの期間の長さが、予め記憶された第１周期Ｔ１に所定の第１期間αを加えた時間未満である（ｔｎｏｗ−ｔ１ｏｌｄ＜Ｔ１＋α）か否かを判断する。
【００４６】
上記ステップＳ３１２において「ｔｎｏｗ−ｔ１ｏｌｄ＜Ｔ１＋α」が成立すると判断された場合（Ｓ３１２：Ｙｅｓ）、ＣＰＵは、次のステップＳ３１３ａ及びＳ３１３ｂに進む。ここで、ステップＳ３１３ａは、第１信号２１（Ｓ１）が低強度（Ｌｏ）から高強度（Ｈｉ）へと変化したか否かを判定するステップである。一方、ステップＳ３１３ｂは、第１信号２１（Ｓ１）が高強度（Ｈｉ）から低強度（Ｌｏ）へと変化したか否かを判定するステップである。即ち、ステップＳ３１３ａ及びＳ３１３ｂは、第１信号２１（Ｓ１）の強度の変化である第１変化が生じたか否かを判断するステップに相当する。
【００４７】
上記ステップＳ３１３ａ及びＳ３１３ｂの少なくとも何れか一方における判断の結果が肯定的である場合（Ｓ３１３ａ：Ｙｅｓ又はＳ３１３ｂ：Ｙｅｓ）、ＣＰＵは、次のステップＳ３１４に進み、前回の第１変化が生じた時刻（ｔ１ｏｌｄ）から現在時刻（ｔｎｏｗ）までの期間の長さ（ｔｎｏｗ−ｔ１ｏｌｄ）を最新の第１周期（Ｔ１´）として学習する。そして、ＣＰＵは次のステップＳ３１５に進み、上記最新の第１周期（Ｔ１´）に基づいて、第１周期（Ｔ１）を更新する（データ記憶装置に格納する）。
【００４８】
具体的には、ＣＰＵは、上記最新の第１周期（Ｔ１´）と、その時点において学習済みの第１周期（Ｔ１）と、の重み付け平均値（ｐ＊Ｔ１＋（１−ｐ）＊Ｔ１´）を算出し、その算出結果によって第１周期（Ｔ１）を更新する。ここで、ｐは、その時点において学習済みの第１周期（Ｔ１）の重み付け係数である。尚、この重み付け係数ｐの具体的な値は、例えば第１周期（Ｔ１）の変動幅及び計測精度等に応じて、適宜設定することができる。例えば、この重み付け係数ｐを０．５に設定して、上記最新の第１周期（Ｔ１´）と、その時点において学習済みの第１周期（Ｔ１）と、の単純な平均値を算出するようにしてもよい。
【００４９】
次に、ＣＰＵは、次のステップＳ３１６に進み、前回の第２変化が生じた時刻（ｔ２ｏｌｄ）から現在時刻（ｔｎｏｗ）までの期間の長さ（ｔｎｏｗ−ｔ２ｏｌｄ）を最新の第１位相差（Δｔ´）として学習する。そして、ＣＰＵは次のステップＳ３１７に進み、上記最新の第１位相差（Δｔ´）に基づいて、第１位相差（Δｔ）を更新する（データ記憶装置に格納する）。
【００５０】
具体的には、ＣＰＵは、上記最新の第１位相差（Δｔ´）と、その時点において学習済みの第１位相差（Δｔ）と、の重み付け平均値（ｑ＊Δｔ＋（１−ｑ）＊Δｔ´）を算出し、その算出結果によって第１位相差（Δｔ）を更新する。ここで、ｑは、その時点において学習済みの第１位相差（Δｔ）の重み付け係数である。尚、この重み付け係数ｑの具体的な値は、例えば第１位相差（Δｔ）の変動幅及び計測精度等に応じて、適宜設定することができる。例えば、この重み付け係数ｑを０．５に設定して、上記最新の第１位相差（Δｔ´）と、その時点において学習済みの第１位相差（Δｔ）と、の単純な平均値を算出するようにしてもよい。
【００５１】
次に、ＣＰＵは、次のステップＳ３１８に進み、第１変化が生じた時刻（ｔ１ｏｌｄ）を現在時刻（ｔｎｏｗ）によって更新する。そして、ＣＰＵは、次のステップＳ３１９に進み、第１処理を起床する。即ち、ステップＳ３１９における第１処理の起床は、第１信号系統３１を介して伝達された第１信号２１の強度の変化である第１変化の発生に基づく、正常な起床である。その後、ＣＰＵは当該ルーチンを一旦終了する。
【００５２】
一方、上記ステップＳ３１１においてフラグＦ１及びＦ２の少なくとも一方がたてられている（１に設定されている）と判断された場合（Ｓ３１１：Ｎｏ）は、上述したように、第１装置１０は、周期調整ステップを実行すべき状態又は代用起床ステップを実行すべき状態にある。従って、ＣＰＵは当該ルーチンを一旦終了する。
【００５３】
更に、上記ステップＳ３１２において「ｔｎｏｗ−ｔ１ｏｌｄ＜Ｔ１＋α」が成立しないと判断された場合（Ｓ３１２：Ｎｏ）は、上述したように、第１装置１０は、前回の第１変化が生じてから第１周期Ｔ１が既に経過し、更に所定の第１期間αが経過しても、次の第１変化が検出されない状態にある。つまり、この状態において、第１信号２１は第１信号系統３１を介して正常に伝達されていないので、緊急起床ステップを実行して、第１処理を起床する必要がある。従って、ＣＰＵは、次のステップＳ３２１に進み、フラグＦ１を立てる（１に設定する）と共に、フラグＦ２を降ろす（０（ゼロ）に設定する）。このことは、第１装置１０が、周期調整ステップを実行すべき状態にあり、且つ、代用起床ステップを実行すべき状態にないことを意味する。
【００５４】
次に、ＣＰＵは、ステップＳ３２２に進み、第１処理を起床する。ステップＳ３２２における第１処理の起床は、第１信号系統３１を介して伝達された第１信号２１の強度の変化である第１変化の発生に基づかない緊急措置的な起床である。即ち、上述したステップＳ３１２からＳ３２２までのフローは緊急起床ステップに相当する。尚、ステップＳ３２２における第１処理の起床は、本来第１処理が起床されるべき時刻（前回の第１変化が生じてから第１周期Ｔ１が既に経過した時点）よりも第１期間αだけ遅れている。
【００５５】
加えて、上記ステップＳ３１３ａ及びＳ３１３ｂにおいて第１変化が生じていないと判断された場合（Ｓ３１３ａ：Ｎｏ且つＳ３１３ｂ：Ｎｏ）は、第１信号系統３１を介する第１信号２１の伝達が途絶しているのか、或いは、単に次の第１変化が未だ生じていないだけなのか、を判断することはできない。何れにしても、第１処理を起床すべきタイミングではないので、ＣＰＵは当該ルーチンを一旦終了する。
【００５６】
（２）第２変化の発生時刻の計測
ところで、ＣＰＵは、ＲＯＭに記憶されたプログラムに従って、図４のフローチャートによって示される所定のルーチンを所定の間隔にて繰り返し実行することにより、第２信号２２の強度の変化である第２変化が生じた時刻をも計測する。先ず、ステップＳ４０１ａにおいて、ＣＰＵは、第２信号２２（Ｓ２）が低強度（Ｌｏ）から高強度（Ｈｉ）へと変化したか否かを判定する。一方、ステップＳ４０１ｂにおいて、ＣＰＵは、第２信号２２（Ｓ２）が高強度（Ｈｉ）から低強度（Ｌｏ）へと変化したか否かを判定する。即ち、ステップＳ４０１ａ及びＳ４０１ｂは、第２信号２２（Ｓ２）の強度の変化である第２変化が生じたか否かを判断するステップに相当する。
【００５７】
上記ステップＳ４０１ａ及びＳ４０１ｂの少なくとも何れか一方における判断の結果が肯定的である場合（Ｓ４０１ａ：Ｙｅｓ又はＳ４０１ｂ：Ｙｅｓ）、ＣＰＵは、次のステップＳ４０２に進み、第２変化が生じた時刻（ｔ２ｏｌｄ）を現在時刻（ｔｎｏｗ）によって更新し、当該ルーチンを一旦終了する。一方、上記ステップＳ４０１ａ及びＳ４０１ｂにおいて第２変化が生じていないと判断された場合（Ｓ４０１ａ：Ｎｏ且つＳ４０１ｂ：Ｎｏ）は、ＣＰＵは、第２変化が生じた時刻（ｔ２ｏｌｄ）を更新すること無く、当該ルーチンを一旦終了する。
【００５８】
（３）周期調整ステップ
スレーブ・マイクロコンピュータ１２は、緊急起床ステップを実行した後、周期調整ステップを実行する。具体的には、ＣＰＵは、ＲＯＭに記憶されたプログラムに従って、図５のフローチャートによって示される所定のルーチンを所定の間隔にて繰り返し実行することにより、第１周期Ｔ１よりも短い第２周期Ｔ２にて第１処理を起床する。
【００５９】
先ず、ＣＰＵは、ステップＳ５０１において、フラグＦ１が立っている（１に設定されている）か否かを判断する。ステップＳ５０１においてフラグＦ１が立っていると判断された場合（Ｓ５０１：Ｙｅｓ）、第１装置１０は、周期調整ステップを実行すべき状態にある。従って、ＣＰＵは、次のステップＳ５０２に進み、前回の第１変化が生じた時刻（ｔ１ｏｌｄ）から現在時刻（ｔｎｏｗ）までの期間の長さが、予め記憶された第１周期Ｔ１から所定の第３期間γを減じた時間（即ち、第１周期Ｔ１よりも短い第２周期Ｔ２）に等しい（ｔｎｏｗ−ｔ１ｏｌｄ＝Ｔ１−γ）か否かを判断する。
【００６０】
上記ステップＳ５０２において「ｔｎｏｗ−ｔ１ｏｌｄ＝Ｔ１−γ」が成立すると判断された場合（Ｓ５０２：Ｙｅｓ）、ＣＰＵは、次のステップＳ５０３に進み、第１変化が生じた時刻（ｔ１ｏｌｄ）を現在時刻（ｔｎｏｗ）によって更新する。そして、ＣＰＵは、次のステップＳ５０４に進み、第１処理を起床する。上述したステップＳ５０２からＳ５０４までのフローは周期調整ステップに相当する。即ち、当該ルーチンにおいて、ＣＰＵは、第１周期Ｔ１よりも短い第２周期Ｔ２にて第１処理を起床する。これにより、緊急起床ステップにおいて生じた第１処理の起床の遅れ（第１期間α）が小さくなる。
【００６１】
次に、ＣＰＵは、ステップＳ５０５に進み、緊急起床ステップにおいて生じた第１処理の起床の遅れ（第１期間α）が十分に解消されたか否かを判断する。具体的には、ＣＰＵは、第１処理を起床した時点である現在時刻（ｔｎｏｗ）と、その直前の第２変化が生じた時刻（ｔ２ｏｌｄ）から予め記憶された第１位相差（Δｔ）経過した時点と、の差が所定の第２期間β以下であるか否かを判断する。即ち、ＣＰＵは、「ｔ２ｏｌｄ＋Δｔ−β≦ｔｎｏｗ≦ｔ２ｏｌｄ＋Δｔ＋β」が成立するか否かを判断する。
【００６２】
上記ステップＳ５０５において「ｔ２ｏｌｄ＋Δｔ−β≦ｔｎｏｗ≦ｔ２ｏｌｄ＋Δｔ＋β」が成立すると判断された場合（Ｓ５０５：Ｙｅｓ）、ＣＰＵは、次のステップＳ５０６に進み、フラグＦ２を立てる（１に設定する）と共に、フラグＦ１を降ろす（０（ゼロ）に設定する）。このことは、第１装置１０が、周期調整ステップの実行が完了していて代用起床ステップを実行すべき状態にあり、且つ、周期調整ステップを実行すべき状態にないことを意味する。その後、ＣＰＵは当該ルーチンを一旦終了する。
【００６３】
一方、上記ステップＳ５０１においてフラグＦ１が立っていないと判断された場合（Ｓ５０１：Ｎｏ）、第１装置１０は、周期調整ステップを実行すべき状態にない。従って、ＣＰＵは当該ルーチンを一旦終了する。更に、上記ステップＳ５０２において「ｔｎｏｗ−ｔ１ｏｌｄ＝Ｔ１−γ」が成立しないと判断された場合（Ｓ５０２：Ｎｏ）、周期調整ステップにおいて第１処理を起床すべきタイミングではない。従って、ＣＰＵは当該ルーチンを一旦終了する。
【００６４】
加えて、上記ステップＳ５０５において「ｔ２ｏｌｄ＋Δｔ−β≦ｔｎｏｗ≦ｔ２ｏｌｄ＋Δｔ＋β」が成立しないと判断された場合（Ｓ５０５：Ｎｏ）、緊急起床ステップにおいて生じた第１処理の起床の遅れ（第１期間α）が十分に解消されていない。換言すれば、周期調整ステップにおいて第１処理が起床されるタイミングと、本来第１処理が起床されるべきタイミングと、の差（ずれ）が未だ大きい。従って、ＣＰＵは、ステップＳ５０６をスキップし、フラグＦ１及びＦ２を変更しないまま当該ルーチンを一旦終了する。その結果、上記ステップＳ５０５における判断の結果が肯定的となり上記ステップＳ５０６が実行されるまで、当該ルーチンが繰り返し実行される。
【００６５】
（４）代用起床ステップ
スレーブ・マイクロコンピュータ１２は、緊急起床ステップにおいて生じた第１処理の起床の遅れ（第１期間α）が周期調整ステップの実行によって十分に解消されたら、周期調整ステップの実行を停止し、代用起床ステップを実行する。具体的には、ＣＰＵは、ＲＯＭに記憶されたプログラムに従って、図６のフローチャートによって示される所定のルーチンを所定の間隔にて繰り返し実行することにより、第２変化が生じた時点（ｔ２ｏｌｄ）から予め記憶された第１位相差（Δｔ）が経過した時点において第１処理を起床する。これにより、スレーブ・マイクロコンピュータ１２は、第１変化に基づくこと無く、マスタ・マイクロコンピュータ１１と同期をとりつつ、第１処理を起床することができる。
【００６６】
先ず、ＣＰＵは、ステップＳ６０１において、フラグＦ２が立っている（１に設定されている）か否かを判断する。ステップＳ６０１においてフラグＦ２が立っていると判断された場合（Ｓ６０１：Ｙｅｓ）、第１装置１０は、代用起床ステップを実行すべき状態にある。従って、ＣＰＵは、次のステップＳ６０２に進み、現在時刻（ｔｎｏｗ）が、第２変化が生じた時点（ｔ２ｏｌｄ）から予め記憶された第１位相差（Δｔ）が経過した時点に等しいか否かを判断する。即ち、ＣＰＵは、「ｔｎｏｗ＝ｔ２ｏｌｄ＋Δｔ」が成立するか否かを判断する。
【００６７】
上記ステップＳ６０２において「ｔｎｏｗ＝ｔ２ｏｌｄ＋Δｔ」が成立すると判断された場合（Ｓ６０２：Ｙｅｓ）、ＣＰＵは、次のステップＳ６０３に進み、第１処理を起床する。その後、ＣＰＵは当該ルーチンを一旦終了する。
【００６８】
一方、上記ステップＳ６０１においてフラグＦ２が立っていないと判断された場合（Ｓ６０１：Ｎｏ）、第１装置１０は、代用起床ステップを実行すべき状態にない。従って、ＣＰＵは当該ルーチンを一旦終了する。更に、上記ステップＳ６０２において「ｔｎｏｗ＝ｔ２ｏｌｄ＋Δｔ」が成立しないと判断された場合（Ｓ６０２：Ｎｏ）、代用起床ステップにおいて第１処理を起床すべきタイミングではない。従って、ＣＰＵは当該ルーチンを一旦終了する。
【００６９】
上記のようにして、第１装置１０は、第１信号２１（同期信号）が正常に伝達されないときにも、マスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２との間での第１処理の同期をとることができる。
【００７０】
（第１装置の変形例１）
ところで、上述したように、第１装置１０は、１つのマスタ・マイクロコンピュータ１１と、１つのスレーブ・マイクロコンピュータ１２と、を備える。しかしながら、本発明の別の実施形態に係る車輌制御装置は、１つのマスタ・マイクロコンピュータ１１と、２つ以上のスレーブ・マイクロコンピュータ１２と、を備えるようにも構成され得る。
【００７１】
（第１装置の変形例２）
第１信号系統３１及び第２信号系統３２は、それぞれが第１信号２１及び第２信号２２をマスタ・マイクロコンピュータ１１からスレーブ・マイクロコンピュータ１２へと伝達することが可能である限り、特定の構成に限定されない。例えば、第１信号系統３１及び第２信号系統３２は、これらの両方又は一方が有線接続による信号伝達系統であってもよく、或いは、これらの両方又は一方が無線接続による信号伝達系統であってもよい。第１信号系統３１と第２信号系統３２とは、同じタイプの信号伝達系統であってもよく、或いは異なるタイプの信号伝達系統であってもよい。
【００７２】
（第１装置の変形例３）
第１信号２１及び第２信号２２は、矩形波パルス信号に限定されない。即ち、第１信号２１及び第２信号２２は、それぞれの強度が周期的に変化する周期信号である限り、特定の様式の信号に限定されない。
【００７３】
（第１装置の変形例４）
第２信号２２は、第１信号系統３１を介して伝達される第１信号２１とは異なる周期又は位相を有し且つ第２信号系統３２を介して伝達される周期信号である限り、如何なる周期信号であってもよい。第２変化の周期又は位相が第１変化の周期又は位相と同じであっても、或いは異なっていてもよい。第１信号２１の強度の変化である第１変化の周期と第２信号２２の強度の変化である第２変化の周期とが異なる場合、例えば、第１変化の周期と第２変化の周期との最小公倍数に該当する期間を１つの周期とみなし、この１つの周期において生ずる第１変化の数に応じた数の第１位相差Δｔｉ（ｉ＝１，２，３…）を学習ステップにおいて計測し、記憶するようにしてもよい。
【００７４】
第２信号２２の具体例としては、例えば、ウォッチドッグ・カウンタ（ＷＤＣ：Ｗａｔｃｈｄｏｇ  Ｃｏｕｎｔｅｒ）及びマイクロコンピュータ間の何等かの通信信号等を挙げることができる。後者の場合、第２信号２２は、第１処理とは別の処理をマスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２との間で同期させるための同期信号であってもよい。
【００７５】
（第１装置の変形例５）
ところで、第１装置１０においては、上述したように、スレーブ・マイクロコンピュータ１２が、周期調整ステップにおいて、内部クロック４２に基づき、予め記憶された第１周期Ｔ１よりも所定の第３期間γだけ短い期間として第２周期Ｔ２を設定した。しかしながら、スレーブ・マイクロコンピュータ１２は、周期調整ステップにおいて、第２変化が生じてから、予め記憶された第１位相差Δｔに所定の第１期間αを加え且つ周期調整ステップにおける第１処理の起床回数ｎを所定の第３期間γに乗じた期間を減じた時間（Δｔ＋α−ｎ×γ）が経過する時点において第１処理を起床するように構成され得る。
【００７６】
上記「周期調整ステップにおける第１処理の起床回数ｎ」は、その時点において起床しようとする第１処理が、その周期調整ステップにおいて何回目の第１処理であるかを示す自然数である。この場合もまた、スレーブ・マイクロコンピュータ１２は、予め記憶された第１周期Ｔ１よりも所定の第３期間γだけ短い期間として第２周期Ｔ２を設定することができる。
【００７７】
（第１装置の変形例６）
ところで、第１装置１０においては、上述したように、第３期間γを第１期間αの三分の一の時間とした。即ち、スレーブ・マイクロコンピュータ１２は、周期調整ステップにおいて、第２周期Ｔ２を第１周期Ｔ１よりも第１期間αの三分の一だけ短い周期とし、この第２周期Ｔ２にて第１処理を３回にわたって起床することにより、第１処理の起床の遅れを徐々に解消した。しかしながら、第１周期Ｔ１と第２周期Ｔ２との差に相当する第３期間γは、第１期間αの三分の一に限定されない。例えば、第３期間γを第１期間αと同じ長さの時間として、第２周期Ｔ２を第１周期Ｔ１よりも第１期間αだけ短い周期とすることもできる。この場合、周期調整ステップにおいて第２周期Ｔ２にて第１処理を１回だけ起床することにより、本来第１処理が起床されるべき時刻ｔ１５において次の第１処理が起床され、上記遅れが解消される。
【００７８】
（第１装置の変形例７）
しかしながら、第１処理の実行に要する期間の長さによっては、上記のように第３期間γを第１期間αと同じ長さの時間として、第２周期Ｔ２を第１周期Ｔ１よりも十分に短い周期とすることができない可能性がある。具体的には、例えば、第１周期Ｔ１において第１処理の実行が完了した残りの期間（アイドル時間）が上記遅れ（第１期間α）よりも短い場合がある。
【００７９】
上記のような場合において第３期間γを第１期間αと同じ長さの時間として第２周期Ｔ２を第１周期Ｔ１よりも第１期間αだけ短い周期とすると、第１処理の実行が完了する前に次の第１処理が起床され、第１処理を正常に実行することができなくなる虞がある。このような場合は、第１周期Ｔ１と第２周期Ｔ２との差に相当する第３期間γを上記アイドル時間以下に抑えると共に、周期調整ステップにおいて第２周期Ｔ２にて第１処理を複数回にわたって起床することにより、上記遅れを徐々に解消することができる。
【００８０】
（第１装置の変形例８）
ところで、第１装置１０においては、上述したように、周期調整ステップの実行により、第１処理を起床した時点（ｔ４）と、その直前の第２変化が生じた時点（ｔ２６）から第１位相差（Δｔ）が経過した時点（ｔ１７）と、の差が所定の第２期間β以下となったら、周期調整ステップの実行を停止し、代用起床ステップを実行する。代用起床ステップにおいては、スレーブ・マイクロコンピュータ１２が、第２変化に基づき、第２変化が生じてから第１位相差Δｔが経過した時点において第１処理を起床する、代用起床ステップを実行する。この第２期間βは、理想的には、上述したように０（ゼロ）である（時刻ｔ４と時刻ｔ１７とが一致している。）。しかしながら、第２期間βは、例えば、スレーブ・マイクロコンピュータ１２が第１処理を実行するタイミングのずれとして許容可能な期間に基づいて、適宜定めることができる。
【００８１】
（第１装置の変形例９）
ところで、第１装置１０においては、上述したように、スレーブ・マイクロコンピュータ１２が、周期調整ステップにおいて、第１処理を起床した時点を計測し、当該第１処理の起床直前の第２変化が生じた時点から「予め記憶された第１位相差Δｔ」が経過した時点を計測した。そして、スレーブ・マイクロコンピュータ１２は、これらの時点の差の算出結果に基づき、第１処理を起床した時点と、その直前の第２変化が生じた時点から第１位相差（Δｔ）が経過した時点と、の差が所定の第２期間β以下となった時刻を特定した。
【００８２】
しかしながら、スレーブ・マイクロコンピュータ１２は、周期調整ステップにおいて、所定の第３期間γによって上記「差」（遅れ）が所定の第２期間β以下となることが見込まれる回数だけ第１処理を起床したら周期調整ステップの実行を停止し、代用起床ステップを実行するように構成され得る。この場合、スレーブ・マイクロコンピュータ１２は、第１期間αを第３期間γによって除算した（割った）場合における剰余（余り）が第２期間β以下となるように第３期間γを設定し、周期調整ステップを実行する。そして、スレーブ・マイクロコンピュータ１２は、上記除算の商に該当する回数だけ第１処理を起床する。これにより、上記「差」は第２期間β以下となるので、スレーブ・マイクロコンピュータ１２は周期調整ステップの実行を停止し、代用起床ステップを実行する。
【００８３】
＜第２実施形態＞
上述したように、第１装置１０において、第２信号２２は、第１信号２１と同じ第１周期Ｔ１にて、その信号強度が周期的に変化（増減）する矩形波パルス信号であり、第２変化が生ずるタイミングは、第１変化が生ずるタイミングからΔｔだけ遅れていた。即ち、第１装置１０において、第１位相差はΔｔであった。しかしながら、上述したように、第２信号２２の周期又は位相は、第１信号２１の周期又は位相と同じであっても、或いは異なっていてもよい。
【００８４】
以下、本発明の第２実施形態に係る車輌制御装置（以下、「第２装置」と称される場合がある。）について、図７を参照しながら詳しく説明する。特に断らない限り、第２装置は、第１装置１０と同様の構成を有し、第１装置１０と同様の作動をする。
【００８５】
第２装置においても、第１信号２１は、所定の第１周期Ｔ１にて、その信号強度が周期的に変化（増減）する矩形波パルス信号である。スレーブ・マイクロコンピュータ１２は、第１信号系統３１を介して伝達される第１信号２１の信号強度の増大及び減少（第１変化）の少なくとも一方が生じたときを基点として、所定の第１処理を起床する（図７中の黒い三角印を参照。）。
【００８６】
但し、図７に示したように、第２装置においては、第２信号２２は、第１信号２１の２倍（即ち、第１周期Ｔ１×２）の周期にて、その信号強度（例えば、電圧及び電流）が周期的に変化（増減）する矩形波パルス信号である。従って、第２変化が１回生ずる期間内に第１変化が２回生ずる。具体的には、第１変化は、第２変化が生ずるタイミングからΔｔ１及びΔｔ２だけ遅れて生ずる。従って、第２装置においては、スレーブ・マイクロコンピュータ１２が２つの第１位相差（Δｔ１及びΔｔ２）を計測し、記憶する。
【００８７】
図７における時刻ｔ０よりも前の期間においては、第１信号２１が正常に伝達されている。この期間に、スレーブ・マイクロコンピュータ１２は、学習ステップを実行する。具体的には、スレーブ・マイクロコンピュータ１２は、第１変化が生ずる周期である第１周期Ｔ１と、第２変化が生じた時期と第１変化が生じた時期との時間差である第１位相差Δｔ１及びΔｔ２と、を計測し、スレーブ・マイクロコンピュータ１２が備えるデータ記憶装置に記憶する。
【００８８】
第２装置においても、第１装置１０と同様に、第１周期Ｔ１は、第１信号２１の強度の変化である第１変化が生じた時点（時刻ｔ１２）から次の第１変化が生じた時点（時刻ｔ１３）までの期間の時間的長さである。更に、１つ目の第１位相差Δｔ１は、第２信号２２の強度の変化である第２変化が生じた時点（時刻ｔ２１）から次の第２変化が生ずる時点（時刻ｔ２３）までの期間内において、先の第２変化が生じた時点（時刻ｔ２１）と１回目の第１変化が生じた時点（時刻ｔ１２）との時間差である。加えて、２つ目の第１位相差Δｔ２は、上記期間内において、先の第２変化が生じた時点（時刻ｔ２１）と２回目の第１変化が生じた時点（時刻ｔ１３）との時間差である。
【００８９】
ところが、図７に示した例においては、時刻ｔ０において、マスタ・マイクロコンピュータ１１からスレーブ・マイクロコンピュータ１２へと第１信号系統３１を介して第１信号２１が伝達されなくなる（第１信号２１が途絶する）（図７中の白抜きの×印を参照。）。従って、その次の第１変化が生ずる筈の時刻ｔ１４になっても、スレーブ・マイクロコンピュータ１２は第１変化を検出することができない。そこで、スレーブ・マイクロコンピュータ１２は、（前回の第１変化が生じてから予め記憶された第１周期Ｔ１が経過した時点である）時刻ｔ１４から所定の第１期間αが更に経過しても次の第１変化が検出されない時点（時刻ｔ１）において、第１変化に基づくこと無く第１処理を起床する、緊急起床ステップを実行する（図７中の白抜きの丸印を参照。）。このとき、第１処理の起床は、本来第１処理が起床されるべき時刻ｔ１４（正常時）よりも上記「第１期間α」だけ遅れている。
【００９０】
そこで、スレーブ・マイクロコンピュータ１２は、緊急起床ステップを実行した後、スレーブ・マイクロコンピュータ１２が備える内部クロック４２に基づき、予め記憶された第１周期Ｔ１よりも所定の第３期間γだけ短い第２周期Ｔ２にて第１処理を起床する、周期調整ステップを実行する（図７中の黒い丸印を参照。）。第２装置において、第３期間γは、第１期間αの三分の一の時間である。即ち、スレーブ・マイクロコンピュータ１２は、内部クロック４２に基づき、予め記憶された第１周期Ｔ１よりも第３期間γ（第１期間αの三分の一）だけ短い期間として第２周期Ｔ２を設定する。従って、スレーブ・マイクロコンピュータ１２は、この第２周期Ｔ２にて第１処理を３回にわたって起床することにより、上記遅れを徐々に解消する。
【００９１】
より詳しくは、スレーブ・マイクロコンピュータ１２は、上述したように時刻ｔ１において第１変化に基づくこと無く第１処理を起床した後、第１周期Ｔ１よりも第１期間αの三分の一だけ短い第２周期Ｔ２が経過した時刻ｔ２において第１処理を起床する。このとき、本来第１処理が起床されるべき時刻ｔ１５からの第１処理の起床の遅れは、第１期間αの三分の二に減少している。その後、スレーブ・マイクロコンピュータ１２は、第２周期Ｔ２が更に経過した時刻ｔ３において第１処理を起床する。このとき、本来第１処理が起床されるべき時刻ｔ１６からの第１処理の起床の遅れは、第１期間αの三分の一に減少している。
【００９２】
その後、スレーブ・マイクロコンピュータ１２は、第２周期Ｔ２が更に経過した時刻ｔ４において第１処理を起床する。このとき、本来第１処理が起床されるべき時刻ｔ１７からの第１処理の起床の遅れは既に解消している（時刻ｔ４と時刻ｔ１７とが一致している。）。即ち、周期調整ステップの実行により、第１処理を起床した時点（ｔ４）と、その直前の第２変化が生じた時点（ｔ２５）から２つ目の第１位相差（Δｔ２）が経過した時点（ｔ１７）と、の差が所定の第２期間β以下となっている。
【００９３】
そこで、スレーブ・マイクロコンピュータ１２は、周期調整ステップの実行により第１処理の起床の遅れが解消された（所定の第２期間β以下となった）ら、周期調整ステップの実行を停止する。そして、スレーブ・マイクロコンピュータ１２は、時刻ｔ１７よりも後の期間においては、第２信号２２の強度の変化である第２変化に基づいて、第１処理を起床する、代用起床ステップを実行する。具体的には、スレーブ・マイクロコンピュータ１２は、第２変化が生じた時点（ｔ２７）から２つの第１位相差（Δｔ１及びΔｔ２）が経過した２つの時点（ｔ１８及びｔ１９）において第１処理をそれぞれ起床し、それ以降は、その後の第２変化が生じた時点から２つの第１位相差（Δｔ１及びΔｔ２）が経過する毎に第１処理を起床する（図２中の黒い逆三角印を参照。）。即ち、スレーブ・マイクロコンピュータ１２は、時刻ｔ１７以降は、本来第１処理が起床されるべき時点において、第１処理を起床することができる。
【００９４】
上記のようにして、第２装置もまた、第１信号２１（同期信号）が正常に伝達されないときにも、マスタ・マイクロコンピュータ１１とスレーブ・マイクロコンピュータ１２との間での第１処理の同期をとることができる。尚、第２装置において実行される上述した各ステップに対応する各種処理については、第１装置１０と同様であるので、詳細な説明は割愛する。
【００９５】
（変形例）
第２装置についても、上述した第１装置の各種変形例と同様に、種々の変形例が存在する。更に、第２装置のように第１変化の周期と第２変化の周期とが異なる場合においては、以下のような変形例も存在する。
【００９６】
（第２装置の変形例１）
第２装置についての上記説明においては、第２信号２２が第１信号２１の２倍の周期を有し、第１変化と第２変化との第１位相差（Δｔ１及びΔｔ２）が２つ存在した。このように、第１変化と第２変化との周期の違いによっては、複数の第１位相差が存在する場合がある。このような場合は、第１信号２１と第２信号２２との周期の違いに応じて、必要な数の第１位相差Δｔｉ（ｉ＝１，２，３…）を学習ステップにおいて計測し、記憶するようにすればよい。
【００９７】
例えば、マスタ・マイクロコンピュータ１１が備える内部クロック４１に基づいて第１信号２１及び第２信号２２の両方が生成される場合は、これらの信号の周期（即ち、第１変化及び第２変化の周期）のうちの何れか一方が他方の整数倍となることが一般的である。このような場合、これらの信号の周期の違いに応じた数の第１位相差Δｔｉ（ｉ＝１，２，３…）を学習ステップにおいて計測し、記憶するようにすればよい。
【００９８】
（第２装置の変形例２）
一方、第１変化及び第２変化の周期のうちの何れか一方が他方の整数倍とはならない場合は、例えば、第１変化の周期と第２変化の周期との最小公倍数に該当する期間を１つの周期とみなす。そして、この１つの周期において生ずる第１変化の数に応じた数の第１位相差Δｔｉ（ｉ＝１，２，３…）を学習ステップにおいて計測し、記憶するようにすればよい。
【００９９】
以上、本発明を説明することを目的として、特定の構成を有する幾つかの実施形態及び変形例につき、時に添付図面を参照しながら説明してきたが、本発明の範囲は、これらの例示的な実施形態及び変形例に限定されると解釈されるべきではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることが可能であることは言うまでも無い。
【符号の説明】
【０１００】
１０…第１装置（車輌制御装置）、１１…マスタ・マイクロコンピュータ、１２…スレーブ・マイクロコンピュータ、２１…第１信号（同期信号）、２２…第２信号（代用信号）、３１…第１信号系統、３２…第２信号系統、４１及び４２…内部クロック、５１…第１信号生成部、及び５２…第２信号生成部。
【図１】
2016149092.tif 000003
【図２】
2016149092.tif 000004
【図３】
2016149092.tif 000005
【図４】
2016149092.tif 000006
【図５】
2016149092.tif 000007
【図６】
2016149092.tif 000008
【図７】
2016149092.tif 000009