(57)【要約】      （修正有）【課題】過剰な書き込みによる表示用半導体集積回路に与えるストレスや誤認による不良品扱いの歩留り悪化を防止することが出来る表示用半導体集積回路を提供する。【解決手段】画素データや同期信号を処理する信号処理回路６と、液晶表示装置の表示設定情報を記録するレジスタ９と、このレジスタの一部または全ての表示設定情報を記録する不揮発性メモリ１４と、この不揮発性メモリの書き込みシーケンスを制御するコントロール回路１３と、書き込みシーケンスはホストシステム５から供給されるコマンドによって実行され、そのコマンド毎に正しく実行されたか否かを解析する解析回路１２とをみ、レジスタ内にはコマンドを受けるコマンドレジスタ１１と、不揮発性メモリの書き込み回数を保持するカウントレジスタ１０とを含む。また、解析回路は、解析結果によって、正しく処理させたならば不揮発性メモリへ設定情報を書き込むと同時に、書き込み回数を計数する。【選択図】図２
2016161729.tif 000002
【特許請求の範囲】
【請求項１】
表示に必要な画素データや同期信号を処理する信号処理回路と、表示装置の表示設定情報を記録するレジスタと、該レジスタの一部または全ての表示設定情報を記憶する不揮発性メモリと、ホストシステムから供給されるコマンドによって実行される前記不揮発性メモリの書き込みシーケンスを制御するコントロール回路と、前記コマンド毎に正しく実行されたか否かを解析する解析回路とを有し、
前記レジスタ内には前記ホストシステムから供給される前記コマンドを受けるコマンドレジスタと、前記不揮発性メモリの書き込み回数を保持するカウントレジスタとを含み、前記解析回路は、その解析結果によって、前記不揮発性メモリへ設定情報を書き込むと同時に、書き込み回数を計数する機能を有することを特徴とする表示用半導体集積回路。
【請求項２】
前記解析回路は、前記ホストシステムからの指示により前記カウントレジスタの値が読み出され、前記不揮発性メモリに書き込める書き込み回数をユーザーに認識可能とすることを特徴する請求項1に記載の表示用半導体集積回路。
【請求項３】
前記解析回路は前記コマンドの動作チェックを行うことを特徴する請求項１に記載の表示用半導体集積回路。
【請求項４】
前記解析回路は、前記コマンドの動作チェックを行った結果によって、正しいコマンド処理を行ったか否かを判定することを特徴とする請求項３に記載の表示用半導体集積回路。
【請求項５】
前記解析回路は、前記正しいコマンド処理を行った場合は、前記不揮発性メモリに設定情報を書き込むと同時に書き込み回数の計数動作を行うことを特徴する請求項４に記載の表示用半導体集積回路。
【請求項６】
前記解析回路は、前記設定情報を書き込む際に、既に前記不揮発性メモリに保持されている設定情報が前記書き込む設定情報と同値であった場合は、書き込み動作を行わないことを特徴する請求項１に記載の表示用半導体集積回路。
【請求項７】
前記比較回路は、前記ホストシステムから入力されるコマンド内の前記不揮発性メモリを選択する選択ビットと、参照値と、を入力信号とするＮＡＮＤ回路を含むことを特徴する請求項１に記載の表示用半導体集積回路。
【請求項８】
比較回路は、前記不揮発生メモリが書き込み動作で必要な待機時間と、内部タイマーの参照値と、を入力信号とするフリップフロップ回路を含むことを特徴する請求項１に記載の表示用半導体集積回路。
【請求項９】
表示パネルと請求項１乃至８の何れか一に記載の表示用半導体集積回路とを有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は所定の書き込みシーケンスを持ち合わせた不揮発性メモリを有する表示用半導体集積回路に関する。
【背景技術】
【０００２】
近年、携帯電話やＰＤＡ等の携帯電子機器の表示装置としては、一般に複数の表示画素が、例えばマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられている。そして、機器内部には、この液晶パネルの表示制御を行う半導体集積回路化された表示制御装置や液晶パネルを駆動するドイラバ回路もしくはそのようなドライバ回路を内蔵した液晶表示装置が搭載されている。ところで、液晶表示装置は、使用する液晶の種類や駆動方式によって、ガンマ特性や駆動電圧、動作クロックの周波数等仕様が異なっているとともに、製造ばらつきによる特性の変動もある。そこで、表示用駆動装置を提供するメーカは、仕様の異なる液晶表示装置や製造ばらつきのある液晶表示装置に対しても適用できるように表示用駆動装置を構成して、装置の汎用性を高め、製造コストを下げるような工夫をしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許文献1  特開２００４-１８４９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、仕様が異なる液晶表示装置であっても駆動できるようにする為の対策として、表示用半導体集積回路の内部にレジスタが設けられている。この内部レジスタとともに、表示用半導体集積回路の外部にＥＰＲＯＭのような不揮発性メモリを設けておいて、電源投入時の初期設定等で不揮発性メモリから内部のレジスタに駆動条件等の設定情報を転送する方式が実用化されている。
【０００５】
表示用半導体集積回路を用いて表示装置を製造する場合、製造ばらつきによる特性の変動がある為、製造過程上で、表示用半導体集積回路に内蔵された不揮発性メモリに設定情報を予め書き込んでおく。例えば、フリッカ等はパネルの製造ばらつきによって、変動する１つの要素であって、個々の固有の値が不揮発性メモリに書き込まれる。その際、不揮発性メモリへの設定情報の書き込み方法として、各半導体メーカによって定められた書き込みシーケンスプログラムが用いられている。書き込むプログラムで不揮発性メモリへ書き込むようにした発明としては、例えば、特許文献１に記載のものがある。特許文献１によると、書き込み回数を使用する側が管理する必要がない為、もしプログラム実行中に不具合が発生したとしても、使用する側は把握することができずに使用されていた。これでは、書き込み回数に限度があるにも関わらず、どのような過程の上で書き込み回数が変化しているのか、使用する側は全く把握することができず、書き込み回数について不安を残していた。また、誤って所定の書き込み回数を超過して書き込みを行う恐れもあった。
【０００６】
また、逆に限度回数を超えていなかった場合でも、超えたものと誤認して不良品として扱われ、歩留りを悪化させていた。
【０００７】
更に、各種設定情報はホストシステムからの書き込みシーケンスによって、不揮発性メモリへ書き込まれる。しかし、その書き込みシーケンスの過程で、一部のコマンドが実行されていない、または間違ったコマンドが実行されても、ホストシステムへその結果が知らされていない場合がある。このような場合に書き込みが未了かどうか分からず、また、書き込み回数も書き込み限度回数を超えたかどうかも知ることが出来なかった為、限度回数を超えると、不揮発性メモリに不要なストレスを与えていた。
【０００８】
この発明は、前述の課題を解決する為になされたものであり、書き込みシーケンス(プログラム)に基づくコマンドが正しく実行されていることを確認し、書き込み回数や不揮発性メモリの書き込みを管理し、過剰な書き込みによる表示用半導体集積回路に与えるストレスや誤認による不良品扱いの歩留り悪化を防止することを目的としている。
【課題を解決するための手段】
【０００９】
前記課題を解決する為に、本発明の表示用半導体集積回路は、表示に必要な画素データや同期信号を処理する信号処理回路と、表示装置の表示設定情報を記録するレジスタと、レジスタの一部または全ての表示設定情報を記録する不揮発性メモリと、ホストシステムから供給されるコマンドによって実行される前記不揮発性メモリの書き込みシーケンスを制御するコントロール回路と、前記コマンド毎に正しく実行されたかどうかを解析する解析回路とを有し、前記レジスタ内には前記ホストシステムから供給される前記コマンドを受けるコマンドレジスタと、前記不揮発性メモリの書き込み回数を保持するカウントレジスタとを含み、前記解析回路は、その解析結果によって、不揮発性メモリへ設定情報を書き込むと同時に、書き込み回数を計数する機能、を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、不揮発性メモリへの書き込みは製造工程上で行われる。従って、本発明によれば、解析回路により書き込みシーケンスに基づくコマンドが正しく実行されていることを確認することで、書き込み回数や不揮発性メモリの書き込みを管理でき、過剰な書き込みによる半導体集積回路に与えるストレスや誤認による不良品扱いの歩留り悪化を防止することが出来る。
【００１１】
また、本発明によれば、解析回路によりコマンドの動作確認を行った上で、不揮発性メモリへの書き込み動作を実行するため、効率よく正しい書き込みが可能となる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の半導体集積回路を用いた液晶表示装置を示す平面図である。
【図１Ｂ】本発明の半導体集積回路を用いた液晶表示装置を示す断面図である。
【図２】本発明の半導体集積回路を用いた液晶表示装置の全体構成を表すブロック図である。
【図３】本発明の半導体集積回路を用いた液晶表示装置の不揮発性メモリの書き込みシーケンスを示すフローチャート図である。
【図４】本発明の半導体集積回路を用いた液晶表示装置の書き込みシーケンスに基づくコマンドを解析する解析回路のブロック図である。
【図５Ａ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路１のブロック図である。
【図５Ｂ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路１の動作波形の説明図である。
【図６Ａ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路２のブロック図である。
【図６Ｂ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路２の動作波形の説明図である。
【図７Ａ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路３のブロック図である。
【図７Ｂ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路３の動作波形の説明図である。
【図７Ｃ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路３における、1bit時の比較器の真理値表である。
【図７Ｄ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路３の８ｂｉｔ回路の詳細回路図である。
【図８Ａ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路４のブロック図である。
【図８Ｂ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路４の動作波形の説明図である。
【図８Ｃ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路４の８ｂｉｔ回路の詳細回路図である。
【図９Ａ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路５のブロック図である。
【図９Ｂ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路５の待機時間が短かった場合の動作波形の説明図である。
【図９Ｃ】本発明の半導体集積回路を用いた液晶表示装置の解析回路内の比較回路５の待機時間が長かった場合の動作波形の説明図である。
【発明を実施するための形態】
【００１３】
［実施例の構成］
以下、本発明の一実施例を説明する。
【００１４】
図１は本発明の半導体集積回路を用いた液晶表示装置を示し、図１Ａが平面図であり、図１Ｂが断面図である。
【００１５】
液晶表示装置１は、液晶表示パネル３と、前記液晶表示パネル３上にある半導体集積回路２と、前記液晶パネル３に取り付けられたフレキシブル基板４と、本件には図示していないが、前記液晶表示パネル３と対向して配置されたバックライトとで構成されている。
【００１６】
図２は液晶表示装置とホストシステムとの構成を示すブロック図である。
【００１７】
ホストシステム５は、表示データ及び同期信号、各種設定情報を出力し、図１に示すフレキシブル基板４の先端部と接続される。液晶表示装置１は、前記ホストシステム５から出力された情報を受信し、処理する半導体集積回路２と、前記半導体集積回路２から出力される液晶表示用駆動信号を受信する液晶表示パネル３とで構成されている。
【００１８】
前記半導体集積回路２は、前記液晶表示パネル３を駆動する為の信号処理回路６と、各種設定情報(例えばノーマリーホワイト/ブラックのような駆動方法等)を記憶させておくレジスタ９と、前記レジスタ９内容の一部または全てを書き込んでおく為の不揮発性メモリ１４と、書き込みを制御するコントロール回路１３と、前記ホストシステム５から出力される所定の書き込みシーケンスに従ったコマンドが、正しく実行されたかどうかを解析し、その解析結果を基に、前記コントロール回路１３へ書き込みを実行するかどうかを指示する信号や書き込み回数を計数するかどうかを指示する信号を出力する解析回路１２とを含む。
【００１９】
また、前記レジスタ９は、前記ホストシステム５から出力される書き込みシーケンスに従ったコマンドを保存するコマンドレジスタ１１と、前記不揮発性メモリ１４の書き込み回数を保存するカウントレジスタ１０とを含む。
【００２０】
前記の構成において、２はアクティブマトリックス方式で液晶表示パネルを駆動して表示を行う半導体集積回路、３はこの半導体集積回路２により駆動する液晶表示パネルである。
【００２１】
そして、前記半導体集積回路２に内蔵された信号処理回路６は、前記液晶表示パネル３と別に制御装置としてのホストシステム５と接続され、更に、ホストシステム５は半導体集積回路２に内蔵された設定情報を記録するレジスタ９と接続されている。
【００２２】
尚、半導体集積回路２は不揮発性メモリ１４に書き込みを行うのに必要な書き込み電圧が印加される外部端子と、半導体集積回路２を初期化するリセット信号端子が設けられている。なお、ここで、書き込み電圧の印加は、ホストシステムで行う場合と記載されない他の入力手段で行ってもよいことは言うまでもない。
【００２３】
更に、この実施例の半導体集積回路２はホストシステム５から供給されるコマンドにより設定情報を不揮発性メモリ１４へ書き込んだり、読み込んだりするコントロール回路１３と、以下に説明する書き込みシーケンスにおいて、各コマンド毎の事象に対し、正しく実行されたかどうかを解析する解析回路１２と、を備える。
【００２４】
また、この実施例のレジスタ９は書き込み回数を示すカウントレジスタ１０と、書き込みシーケンスの内容に基づいて実行するコマンドを示すコマンドレジスタ１１と、を含んでおり、不揮発性メモリ１４に書き込める書き込み回数をユーザーが認識することが可能である。即ち、ホストシステム５からの指示があるとホストシステム５へレジスタ９内のカウントレジスタ１０の値が読み出され、ユーザーがこの書き込み回数を認識する。
【００２５】
（実施例の動作の説明）
図３は不揮発性メモリ１４の書き込みシーケンスを示したフローチャートである。この書き込み動作の説明は特に制限されるものでないが、本実施例の半導体集積回路２ではコマンドコードに対応した書き込みシーケンスで書き込み動作を実行させる。更に解析回路１２で各コマンド毎に動作チェックを行われ、この動作チェックの結果に基づいて、正しいコマンド処理を行ったか否かを判定される。また、正しいコマンド処理を行った場合は、不揮発性メモリ１４に設定情報を書き込むと同時に書き込み回数の計数が行われる。
【００２６】
次に書き込みシーケンスを示す図３を参照しながら、解析回路１２の動作を説明する。
【００２７】
図３の書き込みシーケンスと解析回路１２との関係は、書き込みシーケンスに従って、１コマンド毎に解析回路が付随していることにある。
【００２８】
まず、ホストシステム５から供給されるコマンドにより、データ書き込みが指示されると（ステップ１）、外部から書き込み電圧が供給される(ステップ２)。
【００２９】
供給された書き込み電圧は解析回路１２を介して不揮発性メモリ１４に供給され、当該解析回路１２内で参照電圧と比較が行われる(ステップ３)。
【００３０】
この比較の結果、供給された電圧が参照電圧より低い場合(ＮＧ)、書き込み電圧に達していない状態である為、以後書き込みシーケンスが実行されたとしても不揮発性メモリ１４には書き込みが行われない(ステップ１５)。
【００３１】
また、レジスタ９内の書き込み回数の計数は行われない(ステップ１４)。
一方、基準電圧に等しいかまたは高い場合(ＯＫ)には、次のコマンドレジスタからのコマンドが供給されるのを待つ。
【００３２】
続いて、不揮発性メモリ１４を選択するコマンドが供給される(ステップ４)。
【００３３】
このコマンド中に不揮発性メモリ１４を選択するビットが設けられている為、この選択ビットと参照値との比較が行われる(ステップ５)。
【００３４】
この比較の結果、選択ビットの値が参照値と異なる場合(ＮＧ)、不揮発性メモリ１４を選択していない状態である為、以後の書き込みシーケンスを実行されたとしても不揮発性メモリ１４には書き込みが行われない(ステップ１５)。
【００３５】
また、レジスタ９内の書き込み回数の計数は行われない(ステップ１４)。
【００３６】
一方、参照値と等しい場合(ＯＫ)、次のコマンドが供給されるのを待つ。
【００３７】
続いて、書き込む値がホストシステム５より供給される(ステップ６)。この書き込む値が過去の値との比較が行われる(ステップ７)。
【００３８】
この比較の結果、書き込む値が過去の値と等しい場合(ＯＫ)、既に書き込まれている値の為、以後の書き込みシーケンスを実行されたとしても不揮発性メモリ１４には書き込みが行われない(ステップ１５)。
【００３９】
また、レジスタ９内の書き込み回数の計数は行われない(ステップ１４)。
【００４０】
一方、書き込む値が過去の値と異なる場合(ＮＧ)、新しい値の為、次のコマンドが供給されるのを待つ。
【００４１】
続いて、書き込み指示のコマンドがホストシステム５から供給される(ステップ８)。この書き込み指示のコマンドと参照値とを比較する(ステップ９)。
【００４２】
この比較の結果、コマンドと参照値が異なる場合(ＮＧ)、書き込み指示を受けていない為、以後の書き込みシーケンスを実行されたとしても、不揮発性メモリ１４には書き込みが行われない(ステップ１５)。
【００４３】
また、レジスタ９内の書き込み回数の計数は行われない(ステップ１４)。
【００４４】
一方、コマンドと参照値とが等しい場合(ＯＫ)、書き込み指示を受けた為、次のコマンドが供給されるのを待つ。
【００４５】
続いて、書き込み待機時間の経過を待つ。前述の書き込み指示を受けてから、ホストシステム５から供給されるリセット信号が供給されるまでの時間を確認する(ステップ１０)。この実施例では２０ｍｓを待機時間とするが、この限りではない。この２０ｍｓとリセット信号が供給されるまでの時間を比較する(ステップ１１)。
【００４６】
この比較の結果、２０ｍｓより短かった場合（ＮＧ）、待機時間に達していない為、以後の書き込みシーケンスを実行されたとしても不揮発性メモリ１４には書き込みは行われない(ステップ１５)。
【００４７】
また、レジスタ９内の書き込み回数の計数は行われない(ステップ１４)。
一方、２０ｍｓより長かった場合（ＯＫ）、待機時間を満足している為、不揮発性メモリ１４への書き込みを終了する(ステップ１３)。また、書き込み回数の値を計数させる(ステップ１３)。
【００４８】
以下同様にして、ホストシステム５から供給されるコマンドにより、参照値と比較しながら、順次コマンドの動作チェックを行う。
【００４９】
図４は図３に示す書き込みシーケンスに基づくコマンドを解析する解析回路１２のブロック図である。解析回路１２は各コマンドの比較回路の結果をＯＲ回路に入力し、不揮発性メモリ１４の書き込みやカウントレジスタ１０を計数させるか否かを指示する信号をコントロール回路１３に出力する。
【００５０】
尚、本発明の場合、不揮発性メモリ１４の書き込みやカウントレジスタ１０を計数させる許可を論理値“０”とした為、前記各比較回路の出力が全て”０”になるように設定した。
【００５１】
図５から図９は書き込みシーケンスで実行される各コマンド毎の比較回路２１〜２５を示すブロック図及び説明図である。
【００５２】
図５Ａに示す比較回路２１は、外部から入力される書き込み電圧と、参照電圧Ｖｒｅｆと、を比較するコンパレータ回路で構成されている。このコンパレータ回路の出力信号に基づいて、書き込み電圧の設定範囲内にあるか否かを判定する。
【００５３】
また、前記コンパレータ回路から出力される信号は解析回路１２内のＯＲ回路に入力される。ＯＲ回路から出力される信号はコントロール回路１３を介し、書き込み許可信号、及びカウントレジスタ１０の計数信号となる。
【００５４】
尚、ＯＲ回路の出力が“０”の場合、書き込み及び計数を行うことを意味する。また、逆に“１”の場合、書き込み及び計数を行われないことを意味する。
【００５５】
また、図５Ｂの動作波形は、書き込み電圧が参照電圧Ｖｒｅｆを下回った場合にＶｏｕｔ出力は“０”から“１”に変化し、これ以降書き込み電圧が十分な電圧にないことを示している。
【００５６】
図６Ａに示す比較回路２２は、ホストシステム５から入力されるコマンド内の不揮発性メモリ１４を選択する選択ビットと、参照値と、を入力信号とするＮＡＮＤ回路で構成されている。ここで、選択ビットは、ホストシステムあるいはレジスタからの８ｂｉｔのコマンド内に信号として予め含まれた形で送信されるか、あるいは、回路設計時に固定データとして決定し、比較回路内で予め設定されることで決定される。
【００５７】
尚、本発明の場合、選択ビットを“１”とした為、参照値は”１”になるような回路構成とした。
【００５８】
このＮＡＮＤ回路の出力信号に基づいて、不揮発性メモリ１４が選択したか否かを判定する。
【００５９】
また、前記ＮＡＮＤ回路から出力される信号は解析回路１２内のＯＲ回路に入力される。ＯＲ回路から出力される信号はコントロール回路１３を介し、書き込み許可信号、及びカウントレジスタ１０の計数許可信号となる。
【００６０】
また、図６Ｂの動作波形は、選択ビットが“０”から“１”に変化した以降、ＮＡＮＤ回路の出力Ｖｏｕｔは、“０”となり、不揮発性メモリ１４を選択することを示している。
【００６１】
図７Ａに示す比較回路２３は、ホストシステム５から入力される不揮発性メモリ１４へ書き込むデータ（設定情報）（Ｘ０−７）と、不揮発性メモリ１４へ過去書き込まれたデータ（設定情報）（Ｙ０−７）と、を入力信号とする排他的論理和回路で構成されている。
【００６２】
尚、本発明の場合、データ幅は８ｂｉｔｓとした為、８ｂｉｔｓをｂｉｔ毎に比較する回路構成とした。また、各比較回路の出力はＡＮＤ回路に入力される。このＡＮＤ回路の出力信号に基づいて、書き込むデータが過去書き込まれたデータと同値か否かを判定する。異値であれば書き込み動作を行う。同値であれば書き込み動作は行わず、不揮発性メモリ１４に対し、無要な負担を減らす。
【００６３】
また、前記ＡＮＤ回路から出力される信号は解析回路１２内のＯＲ回路に入力される。ＯＲ回路から出力される信号はコントロール回路１３を介し、書き込み許可信号、及びカウントレジスタ１０の計数許可信号となる。
【００６４】
図７Ｃの真理値表によると、１ｂｉｔ時の比較器を表している。２入力Ｘ０、Ｙ０が同値だった場合、出力Ｚ０は“１”を出力し、異値だった場合、出力Ｚ０は“０”を出力する。この論理和は一般的に否定排他的論理和と呼ばれ、論理回路に表すと図７Ｄの回路図となる。同様に８ｂｉｔの出力Ｚ０-７をＡＮＤ回路の８入力端子に接続し、出力Ｖｏｕｔを解析回路１２内のＯＲ回路に入力する。
【００６５】
また、図７Ｂの動作波形は、過去の値Ｘ０-７（８ｂｉｔ）と新しい値Ｙ０-７（８ｂｉｔ）とを前記の排他的論理和に入力することにより、同値だった場合、出力Ｖｏｕｔは”１”を出力し、異値だった場合、出力Ｖｏｕｔは”０“を出力することを示している。
【００６６】
図８Ａに示す比較回路２４は、ホストシステム５から入力される書き込み指示コマンドと、参照値と、を入力信号とする排他的論理和回路で構成されている。ここで、参照値は、ホストシステムあるいはレジスタからの８ｂｉｔのコマンド内に信号として予め含まれた形で送信されるか、あるいは、回路設計時に固定データとして決定し、比較回路内で予め設定されることで決定される。
【００６７】
尚、本発明の場合、コマンドのデータ幅は８ｂｉｔとした為、８ｂｉｔを比較する回路構成とした。
【００６８】
また、コマンドのデータ幅を８ｂｉｔとした為、前記比較回路２４は、図７Ｄで説明した否定排他的論理和回路の否定回路を除いた排他的論理和回路８個を含む。各排他的論理回路の出力は、図８Ｃで示すように、ＯＲ回路の入力端子に接され、前記ＯＲ回路の出力Ｖｏｕｔは解析回路１２内のＯＲ回路に接続されている。解析回路１２内のＯＲ回路から出力される信号はコントロール回路１３を介し、書き込み許可信号、及びカウントレジスタ１０の計数許可信号となる。
【００６９】
例えば、書き込み指示コマンドを”ＥＥ”ｈ(ｈは１６進数を表す)とすると、参照値は、“ＥＥ”ｈを設定する。これにより、各排他的論理和回路の入力端子Ｙ０〜Ｙ７には、Ｙ０=“０”,Ｙ１=“１”,Ｙ２=“１”,Ｙ３=“１”,Ｙ４=“０”,Ｙ５=“１”,Ｙ６=“１”,Ｙ7=”１”のような論理値を設定する。図８Ｂの動作波形は、各入力端子の値が同値であれば、排他的論理和回路の出力は全て“０”を出力する為、ＯＲ回路の出力は“０”となり、解析回路１２内のＯＲ回路の出力は“０”が出力されることを示している。
【００７０】
また、異値であれば、排他的論理和回路の出力は全て“１”を出力する為、ＯＲ回路の出力は“１”となり、解析回路１２内のＯＲ回路の出力は“１”が出力される。
【００７１】
前記比較回路２４内のＯＲ回路の出力信号に基づいて、書き込み指示コマンドか否かを判定する。出力が０の場合は書き込み動作を行い、出力が１の場合は書き込み動作を行わない。
【００７２】
図９Ａに示す比較回路２５は不揮発生メモリが書き込み動作で必要な待機時間と、参照値と、を入力信号とするフリップフロップ回路で構成されている。
尚、本発明の場合、待機時間は書き込み指示コマンドが入力され、次にリセット信号が入力されるまでの時間として、その時間は２０ｍｓとした。比較回路２５は２０ｍｓを計数するタイマー出力信号と、書き込み指示コマンドの入力からリセット信号が入力されるまでを計数した出力信号と、を入力信号とするフリップフロップ回路とで構成されている。
【００７３】
前記比較回路２５は、図８で説明した書き込み指示コマンドを受信すると同時に、内部のタイマー動作を開始する。タイマーは、２０ｍｓが経過すると論理値の“１”から“０”を出力する。前記出力された信号はフリップフロップのデータ入力端子とＯＲ回路に入力される。
【００７４】
また、前記比較回路２５は、書き込み指示コマンドを受信した後、ホストシステム５からリセット信号を受信するまでの時間を計数し、前記リセット信号の受信した直後、“０”から“１”を出力する。前記出力信号は前記フリップフロップのクロック入力端子に入力され、“０”から“１”の変化時にデータ入力に入力された値を出力する。
【００７５】
例えば、図９Ｂの動作波形は、リセット信号を受信した時間が２０ｍｓより短かった場合、タイマー出力は“１”を出力している為、フリップフロップ回路のデータ入力が“１”となり、フリップフロップ回路の出力端子は“１”が出力されることを示している。また、図９Ｃの動作波形は、リセット信号を受信した時間が２０ｍｓより長かった場合、タイマー出力は“０”を出力している為、フリップフロップ回路のデータ入力が“０”となり、フリップフロップ回路の出力端子は“０”が出力されることを示している。
【００７６】
このフリップフロップ回路から出力信号に基づいて、所定の待機時間を満たされたか否かを判定する。待機時間を満たしていれば（出力が０）、書き込み動作を行い、満たしていなければ（出力が１）、書き込み動作は行わない。
【００７７】
また、前記フリップフロップ回路から出力される信号は解析回路１２内のＯＲ回路に入力される。ＯＲ回路から出力される信号はコントロール回路１３を介し、書き込み許可信号、及びカウントレジスタ１０の計数許可信号となる。
実施例では、表示装置が液晶表示装置の場合について述べたが、他の表示装置、例えば、プラズマディスプレイ、ＥＬディスプレイにも適用可能である。更に、不揮発性メモリとしてはＥＰＲＯＭを想定するが、ＥＥＰＲＯＭ，フラッシュメモリ、ＭＲＡＭ，強誘電体メモリに適用することも可能である。
【産業上の利用可能性】
【００７８】
液晶やプラズマ等の表示装置の表示用駆動回路に用いられる不揮発性メモリを内蔵した半導体集積回路に利用されることが可能となる。
【符号の説明】
【００７９】
１  液晶表示装置     ２  半導体集積回路
３  液晶表示パネル   ４  フレキシブル基板
５  ホストシステム   ６  信号処理回路
７  Ｉ/Ｆ回路 ８  ＬＣＤ駆動回路
９  レジスタ  １０  カウントレジスタ
１１  コマンドレジスタ      １２  解析回路
１３  コントロール回路      １４  不揮発性メモリ
２１  比較回路１     ２２  比較回路２
２３  比較回路３     ２４  比較回路４
２５  比較回路５
【図１Ａ】
2016161729.tif 000003
【図１Ｂ】
2016161729.tif 000004
【図２】
2016161729.tif 000005
【図３】
2016161729.tif 000006
【図４】
2016161729.tif 000007
【図５Ａ】
2016161729.tif 000008
【図５Ｂ】
2016161729.tif 000009
【図６Ａ】
2016161729.tif 000010
【図６Ｂ】
2016161729.tif 000011
【図７Ａ】
2016161729.tif 000012
【図７Ｂ】
2016161729.tif 000013
【図７Ｃ】
2016161729.tif 000014
【図７Ｄ】
2016161729.tif 000015
【図８Ａ】
2016161729.tif 000016
【図８Ｂ】
2016161729.tif 000017
【図８Ｃ】
2016161729.tif 000018
【図９Ａ】
2016161729.tif 000019
【図９Ｂ】
2016161729.tif 000020
【図９Ｃ】
2016161729.tif 000021