(57)【要約】【課題】十分な同調範囲を実現させつつ、従来技術よりも回路素子を減少させて構造を簡単にしたインピーダンス整合回路を提供する。【解決手段】本発明は、平面アンテナのインピーダンスを整合するため、信号経路における入力端と出力端との間に接続された第１可変容量素子を含む回路を提案する。信号経路と大地との間には第２可変容量素子が接続され、さらに、信号経路入力端及び信号経路出力端は、それぞれ誘導素子を介して大地に接続される。【選択図】図１
2016048937.tif 000002
【特許請求の範囲】
【請求項１】
平面アンテナ用のインピーダンス整合回路（ＩＡＳ）であって、
信号経路入力端（ＳＰＥ）及び信号経路出力端（ＳＰＡ）を有する信号経路（ＳＰ）、
前記信号経路入力端（ＳＰＥ）と前記信号経路出力端（ＳＰＡ）との間に接続された第１可変容量素子（Ｃ１）、及び前記信号経路（ＳＰ）と大地（Ｍ）との間に接続された第２可変容量素子（Ｃ２）、
前記信号経路入力端（ＳＰＥ）と大地（Ｍ）との間に接続された第１誘導素子（Ｌ１）、及び前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に接続された第２誘導素子（Ｌ２）、並びに
前記信号経路出力端（ＳＰＡ）に接続され、且つインピーダンスが３０〜６０Ωであるアンテナ給電線（ＡＬ）、を含む、インピーダンス整合回路。
【請求項２】
請求項１記載のインピーダンス整合回路において、前記第２容量素子（Ｃ２）が、前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に接続された、インピーダンス整合回路。
【請求項３】
請求項１記載のインピーダンス整合回路において、前記第２容量素子（Ｃ２）が、前記信号経路入力端（ＳＰＥ）と大地（Ｍ）との間に接続された、インピーダンス整合回路。
【請求項４】
請求項１〜３の何れか一項に記載のインピーダンス整合回路において、前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に、可変抵抗素子（Ｖａ）が接続された、インピーダンス整合回路。
【請求項５】
請求項１〜４の何れか一項に記載のインピーダンス整合回路において、
前記第１誘導素子（Ｌ１）及び前記第２誘導素子（Ｌ２）はＱ値が１５以上、インダクタンスが１〜３０ｎＨであり、
前記第１容量素子（Ｃ１）はＱ値が１０以上であり、且つ容量が０．５〜１３ｐＦの間隔で調整可能であり、さらに、
前記第２容量素子（Ｃ２）はＱ値が１０以上であり、且つ容量が０．５〜８．０ｐＦの間隔で調整可能である、インピーダンス整合回路。
【請求項６】
請求項１〜５の何れか一項に記載のインピーダンス整合回路において、該回路が、送信経路（ＳｅＰ）と、受信経路（ＥＰ）と、ＰＩＦＡ型平面アンテナ（ＰＩＦＡ）とを含むモバイル通信機器において使用され、その際に、
前記信号経路入力端（ＳＰＥ）が前記信号経路（ＳＰ）及び前記受信経路（ＥＰ）に接続され、さらに、
前記アンテナ給電線（ＡＬ）が、前記信号経路出力端（ＳＰＡ）及び前記平面アンテナ（ＰＩＦＡ）の間に接続された、インピーダンス整合回路。
【請求項７】
請求項６記載のインピーダンス整合回路において、該回路は、前記送信経路（ＳｅＰ）を、電圧定在波比が３:１よりも小さい送信帯域幅で前記平面アンテナ（ＰＩＦＡ）に整合させ、且つ前記受信経路（ＥＰ）を、電圧定在波比が４:１よりも小さい受信帯域幅で前記平面アンテナ（ＰＩＦＡ）に整合させる、インピーダンス整合回路。
【請求項８】
請求項１〜７の何れか一項に記載のインピーダンス整合回路において、該回路が、５００〜４５００ＭＨｚの帯域幅を有するＷ−ＣＤＭＡにおいて使用される、インピーダンス整合回路。
【請求項９】
請求項１〜８の何れか一項に記載のインピーダンス整合回路において、前記可変容量素子（Ｃ１,Ｃ２）の同調範囲が少なくとも２．５:１である、インピーダンス整合回路。
【請求項１０】
請求項１〜９の何れか一項に記載のインピーダンス整合回路において、前記可変容量素子（Ｃ１,Ｃ２）が、バリウム・ストロンチウム・チタンの誘電体層を有する同調可能なコンデンサ、ＣＭＯＳ技術で製造された容量素子、ＭＥＭＳコンデンサ回路、半導体バラクタダイオード、ＮＭＯＳ技術で製造された容量素子、５ビットアレイ及びガリウムヒ素を有する容量素子よりなる群から選択された１種である、インピーダンス整合回路。
【請求項１１】
請求項１〜９の何れか一項に記載のインピーダンス整合回路において、前記２個の可変容量素子（Ｃ１,Ｃ２）の何れも、バリウム・ストロンチウム・チタンの誘電体層を有する同調可能なコンデンサ、ＣＭＯＳ技術で製造された容量素子、ＭＥＭＳコンデンサ回路、半導体バラクタダイオード、ＮＭＯＳ技術で製造された容量素子、５ビットアレイ及びガリウムヒ素を有する容量素子よりなる群から選択された１種である、インピーダンス整合回路。
【請求項１２】
請求項１〜１１の何れか一項に記載のインピーダンス整合回路において、前記誘導素子（Ｌ１,Ｌ２）が、ＨＴＣＣ,ＬＴＣＣ,ＦＲ４及び積層板から選択した多層基板にメタライズ成膜されている、インピーダンス整合回路。
【請求項１３】
請求項１〜１２の何れか一項に記載のインピーダンス整合回路において、該回路における前記可変容量素子（Ｃ１,Ｃ２）が、同一構成を有し、且つ同一ハウジング内に配置された容量素子である、インピーダンス整合回路。
【請求項１４】
請求項１〜１３の何れか一項に記載のインピーダンス整合回路において、該回路が、容量を変化させるための、２個の前記可変容量素子（Ｃ１,Ｃ２）に共用される制御ケーブル（ＡＳＬ）を含む、インピーダンス整合回路。
【請求項１５】
請求項１〜１４の何れか一項に記載のインピーダンス整合回路において、該回路が、０．５ＧＨｚ≦f≦１．７ＧＨｚ、１．７ＧＨｚ≦f≦２．５ＧＨｚ及びf≧２．５ＧＨｚの範囲から選択された帯域幅で使用される、インピーダンス整合回路。
【請求項１６】
請求項１〜１５の何れか一項に記載のインピーダンス整合回路において、前記第１又は第２可変容量素子（Ｃ１,Ｃ２）が、前記Ｑ値を向上させるために付加的に設けた固定容量素子（ＷＣＥ）に並列接続された、インピーダンス整合回路。
【請求項１７】
請求項１〜１６の何れか一項に記載のインピーダンス整合回路において、該回路が、前記信号経路（ＳＰ）に接続された方向性結合器（ＲＫ）を含む、インピーダンス整合回路。
【請求項１８】
各々が請求項１〜１７の何れか一項に記載されている２個のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）と、デュアルバンド方向性結合器（ＤＢＲＫ）とを含むマルチバンド整合回路（ＭＢＡＳ）であって、
前記２個のインピーダンス整合回路が異なる帯域幅で使用するために設けられ、
前記デュアルバンド方向性結合器（ＤＢＲＫ）が、前記２個のインピーダンス整合回路における前記信号経路（ＳＰ）に接続された、マルチバンド整合回路。
【請求項１９】
各々が請求項１〜１７の何れか一項に記載されている２個以上のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）と、該インピーダンス整合回路毎に設けられた方向性結合器（ＲＫ）とを含むマルチバンド整合回路であって、
前記２個以上のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）が、異なる帯域幅で使用するために設けられ、
各インピーダンス整合回路に設けられる前記方向性結合器（ＲＫ）が、前記インピーダンス整合回路の信号経路に接続された、マルチバンド整合回路。
【請求項２０】
各々が請求項１〜１７の何れか一項に記載されている第１、第２及び第３のインピーダンス整合回路と、デュアルバンド方向性結合器（ＤＢＲＫ）とを含むマルチバンド整合回路であって、
前記第２及び第３インピーダンス整合回路における信号経路が、同一の前記デュアルバンド方向性結合器（ＤＢＲＫ）により接続された、マルチバンド整合回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩＦＡ型平面アンテナ（平面逆Ｆアンテナ）用のインピーダンス整合回路に関するものである。
【背景技術】
【０００２】
平面アンテナは、特定のインピーダンスに整合しておらず、最大出力を伝達するためにマッチング回路を必要とする。インピーダンス整合されていないアンテナへの信号の伝送に際して生じるエネルギー損失を減少させる場合、インピーダンス整合が必要になる。モバイル通信機器にも使用される平面アンテナは、そのインピーダンスの変化によって外的状況の変化、例えばユーザーの手又は他の身体部分や、金属表面等の近傍対象物との距離の変化に反応する。
【０００３】
インピーダンス整合回路を設けた平面アンテナの接続に関しては、例えば特許文献１（国際公開２００６／１２９２３９号パンフレット）に記載されている。このインピーダンス整合回路は、複数個の誘導素子の他に、容量素子として複数個のＭＥＭＳ回路を含んでいる。それぞれ２つの離散値を有することができる複数個のＭＥＭＳ回路を接続することにより、インピーダンス整合を行う上で十分な同調範囲を得ることが可能になる。
【０００４】
既知の平面アンテナ用のインピーダンス整合回路における問題点として、同調範囲が狭すぎることや、インピーダンス整合回路が多数の回路素子を含むために構造が極めて複雑である点を挙げることができる。そして、多数の回路素子を含む場合に故障が生じやすくなることは自明のことである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開２００６／１２９２３９号パンフレット
【発明の概要】
【０００６】
そこで本発明の課題は、十分な同調範囲を実現させつつ、従来技術よりも回路素子を減少させて構造を簡単にしたインピーダンス整合回路を得ることにある。
【０００７】
上記の課題は、本発明によれば、請求項１に記載のインピーダンス整合回路により解決することができる。本発明の好適な実施形態は、従属請求項に記載したとおりである。
【０００８】
本発明に係るインピーダンス整合回路は、信号経路入力端及び信号経路出力端を有する信号経路、並びに信号経路入力端と信号経路出力端との間に接続される第１可変容量素子を含んでいる。さらに、インピーダンス整合回路は、信号経路と大地との間に接続される第２可変容量素子を含んでいる。また、信号経路入力端と大地との間に第１誘導素子が、信号経路出力端と大地との間に第２誘導素子がそれぞれ接続される。信号経路出力端には、３０〜６０Ωのインピーダンスを有するアンテナ給電線が接続される。
【０００９】
例えば、信号経路入力端をモバイル機器用の送信経路又は受信経路を含むフロントエンド回路に接続させ、かつアンテナ給電線をＰＩＦＡ型平面アンテナに接続させるために設けられている回路においては、アンテナをインピーダンスに応じてフロントエンド回路に整合させるための単純な回路構成とすることができる。このようなインピーダンス整合回路により、例えば５０Ωを有するＰＩＦＡアンテナに対する整合が可能になる。これにより、特にＰＩＦＡのインピーダンス整合にとって不利に作用する外的要因（例えば、アンテナにおける異なる向き、手又はテーブルの表面といったアンテナ近傍に位置する対象物）による影響を受けにくくすることができる。さらに、上述したインピーダンス整合回路によって、送受信帯域を同時に整合することができるようになる。２個の誘導素子は、周波数特性を規定するだけでなく、静電放電保護素子としても作用し、例えば後から接続したフロントエンド回路、又はその個々の回路素子を、アンテナを介して流入するサージ電流から保護することができる。この場合、サージ電流は、無害な状態で大地に流導される。
【００１０】
第２容量素子は、好適な一実施形態では信号経路出力端と大地との間に接続され、代替的な実施形態では信号経路入力端と大地との間に接続される。
【００１１】
別の好適な一実施形態では、信号経路出力端と大地との間に可変抵抗素子が接続される。このような抵抗素子として、特にバリスタを用いることができる。
【００１２】
２個の誘導素子は、好適には１５以上のＱ値と、１〜３０ｎＨのインダクタンスを有する。第１容量素子は、好適には１０以上のＱ値と、０．５〜１３ｐＦの間隔で調整可能な容量を有する。第２容量素子も、好適には１０以上のＱ値と、０．５〜８．０ｐＦの間隔で調整可能な容量を有する。
【００１３】
好適な一実施形態では、インピーダンス整合回路が、送信経路、受信経路及びＰＩＦＡ型平面アンテナを含むモバイル通信機器に使用される。信号経路入力端は、送受信経路に接続され、アンテナ給電線はＰＩＦＡに接続される。一方の送受信経路と他方の信号経路との間に送受切り替え器を接続することができ、これによりＦＤＤ（周波数分割複信）モードによるデータ通信が可能になる。代替的又は付加的な実施形態では、一方の送受信経路を、開閉器によって他方の信号経路入力端に接続することもでき、これによりＴＤＤ（時分割複信）モードによるデータ通信が可能になる。
【００１４】
いずれの実施形態においても、送信経路が、３：１より小さい電圧定在波比を有する送信帯域幅に整合され、かつ受信経路が、４：１より小さい電圧定在波比を有する受信経路帯域幅に整合されることが好ましい。
【００１５】
本発明に係るインピーダンス整合回路は、特に５００〜４５００ＭＨｚの周波数帯域幅を有するＷ−ＣＤＭＡにおける使用に適している。
【００１６】
第１及び第２可変容量素子のうち、少なくとも一方の容量素子の同調範囲は、好適には少なくとも２．５：１であり、同調範囲がいずれの容量素子においても少なくとも２．５：１とすることも可能である。第１又は第２可変容量素子は、バリウム・ストロンチウム・チタンの誘電体層を有する同調可能なコンデンサとして形成することができる。代案として、ＣＭＯＳ技術で製造された容量素子、相互接続したＭＥＭＳ・コンデンサ、半導体バラクタダイオード、ＮＭＯＳ技術で製造された容量素子又はガリウムヒ素を有する容量素子として形成することもできる。第１又は第２容量素子は、相互に並列接続可能な容量コンポーネント（いわゆるアレイ）として形成することができ、この場合、容量コンポーネントを開閉器によって接続又は遮断することができる。このようなアレイにおいて、各容量コンポーネントは相互に異なる容量、好適には２のべき乗で増大する容量を有する。各アレイにおいて生じる最小の容量値は、それぞれの容量コンポーネントの数をｎ（ｎ＝１,２,３,…）としたときに２ｎに対応している。これにより、総容量を等間隔で離散的に調整することが可能になる。例えば、いわゆる５ビットアレイにより最大で２５＝３２通りの調整が可能になるが、回路構造を単純にすることにより容量値を１６通り（４ビットアレイの場合）に調整可能とすることができ、また、６４通り（６ビットアレイの場合）、又は１２８通り（７ビットアレイの場合）又は２５６通り（８ビットアレイの場合）に調整可能とすることもできる。コンポーネントの数と，これに対応する制御ケーブルの数が増大するほど回路構造が複雑化するが、同時に所望の容量をより良好に調整することが可能となる。さらに、容量素子を全て同一仕様とすることができる。
【００１７】
誘導素子は、好適には、多層基板にメタライズ成膜した素子として形成される。この多層基板は、ＨＴＣＣ（高温焼成セラミックス）、ＬＴＣＣ（低温焼成セラミックス）、ＦＲ４又は積層板を含むことができる。
【００１８】
可変容量素子は同様の構成とすることができ、好適には、両方の容量素子を共用のハウジング内に配置するか、又は少なくとも共用のカバーを有する構成とする。
【００１９】
好適には、両方の可変容量素子が、制御ケーブルにおける同一部分を共用し、これら部分によって容量素子の容量を変化させることができる構成とする。
【００２０】
インピーダンス整合回路がアンテナのインピーダンスを整合する周波数帯域幅としては、０．５ＧＨｚ〜１．７ＧＨｚ、又は１．７ＧＨｚ〜２．５ＧＨｚが好適である。ただし、インピーダンス整合は、本発明においては２．５ＧＨｚ以上の周波数においても可能である。複数の帯域幅に対応するため、本発明に係るインピーダンス整合回路を対応すべき各帯域幅に設けるものとし、これらインピーダンス整合回路が、各帯域幅においてアクティブ化され、接続される。
【００２１】
第１容量素子又は第２容量素子のＱ値を向上させるため、これら可変容量素子を、付加的に設ける固定容量素子に並列接続するのが有利である。
【００２２】
さらに、好適には、方向性結合器を信号経路に接続する。異なる帯域幅用に複数のインピーダンス整合回路が設けられている場合、各インピーダンス整合回路の信号経路に方向性結合器を接続することができる。代案として、デュアルバンド方向性結合器を、２個の異なるインピーダンス整合回路における信号経路に共通して接続することもできる。
【００２３】
これに加えて、２個以上のインピーダンス整合回路をマルチバンド整合回路に接続することができる。この場合、各インピーダンス整合回路はそれぞれの整合回路に設けられ、且つ、対応する信号経路に接続される方向性結合器を含むことができる。マルチバンド整合回路は、複数個のインピーダンス整合回路を有することもでき、この場合、インピーダンス整合回路における２つ以上の信号経路が、マルチバンド整合回路に設けた同一の方向性結合器に接続される。マルチバンド整合回路とは、インピーダンス整合を複数の帯域幅において可能にする回路を意味する。異なるインピーダンス整合回路において複数の信号経路を有する携帯電話のフロントエンド回路は、各インピーダンス整合回路によって異なる帯域幅に対応させることができる。すなわち、このような相互接続は、複数の帯域幅における使用に際して行われる。
【００２４】
可変容量素子を含む１つのインピーダンス整合回路により、異なる帯域幅のインピーダンスを整合させることもできる。
【００２５】
以下、本発明に係るインピーダンス整合回路を、添付図面に示した実施形態についてさらに詳述する。添付図面において：
【図面の簡単な説明】
【００２６】
【図１】２個の可変容量素子と、２個の誘導素子及びアンテナ給電線とを含むインピーダンス整合回路ＩＡＳの回路図である。
【図２】２個の可変容量素子と、２個の誘導素子及びアンテナ給電線とを含むアンテナ整合回路ＩＡＳの回路図である。
【図３】ＰＩＦＡに接続されたアンテナ給電線の回路図である。
【図４】付加的に並列接続された容量素子と、信号経路に接続された方向性結合器とを含むインピーダンス整合回路ＩＡＳの回路図である。
【図５】付加的に並列接続された容量素子と、信号経路に直列接続された方向性結合器とを含む回路図である。
【図６】共用のデュアルバンド方向性結合器が接続され、異なる帯域幅用に設けられた２個のインピーダンス整合回路の回路図である。
【図７】共用のデュアルバンド方向性結合器が接続され、異なる帯域幅で使用するために設けられた２個のインピーダンス整合回路の回路図である。
【００２７】
図１は、構成が簡単で、しかも十分な同調範囲を達成可能とする平面アンテナ用のインピーダンス整合回路ＩＡＳを示す。信号経路入力端ＳＰＥ及び信号経路出力端ＳＰＡを含む信号経路ＳＰには、可変容量素子Ｃ１が接続されている。さらに、信号経路入力端ＳＰＥと大地Ｍとの間には誘導素子Ｌ１が、信号経路出力端ＳＰＡと大地Ｍとの間には可変容量素子Ｃ２及び誘導素子Ｌ２がそれぞれ接続されている。これに加えて、信号経路出力端ＳＰＡはアンテナ給電線ＡＬに接続されている。
【００２８】
図２は、インピーダンス整合回路ＩＡＳにおける代案としての一実施形態を示すものであり、図１に示す実施形態と異なり、第２可変容量素子Ｃ２が信号経路入力端ＳＰＥと大地Ｍとの間に接続されている。さらに、信号経路出力端ＳＰＡと大地Ｍとの間に、可変抵抗素子ＶＡが接続されている。
【００２９】
第１誘導素子Ｌ１及び第２誘導素子Ｌ２は、高周波インピーダンス素子としての機能の他、静電放電保護素子としての機能も有しており、給電線ＡＬを介してインピーダンス整合回路に流入するサージ電流を大地に流導する。これにより、インピーダンス整合回路が、付加的に設ける保護素子によって複雑化することを回避しつつ、信号経路入力端に後から接続される回路を保護することが可能になる。
【００３０】
図３は、アンテナ給電線を介した信号経路出力端とＰＩＦＡとの接続を概略的に示す。
【００３１】
図４は、インピーダンス整合回路ＩＡＳの好適な一実施形態であって、可変容量素子Ｃ１及びＣ２が、付加的に設けられる固定容量素子ＷＣＥに並列接続されていることを示している。通常、固定容量素子はより高いＱ値を有するため、可変容量素子Ｃ１,Ｃ２と固定容量素子ＷＣＥとで構成される並列接続回路のほうが、可変容量素子のみによる構成よりも高いＱ値を有する。並列接続された容量素子の容量は加算されるため、容量値の決定に際しては、この点を考慮する必要がある。さらに、インピーダンス整合回路ＩＡＳの信号経路入力端ＳＰＥがフロントエンド回路の一部と接続されており、このフロントエンド回路は、図示の回路図では、方向性結合器ＲＫ、送受切り替え器ＤＰＸ、受信用低雑音増幅器ＬＮＡ及び送信用増幅器ＰＡの各記号により示される。送受切り替え器ＤＰＸは、送受信経路を信号経路ＳＰに接続し、方向性結合器ＲＫは、送受切り替え器ＤＰＸと信号経路入力端ＳＰＥとの間に接続される。
【００３２】
図５は、図４に示すインピーダンス整合回路に対する代替的な実施形態を示す。この実施形態において、方向性結合器ＲＫは、送受切り替え器ＤＰＸと信号経路入力端との間ではなく、送信経路に接続される。送信増幅器ＰＡは、方向性結合器と送受切り替え器との間に接続される。
【００３３】
図６に示す実施形態では、異なる帯域幅用に設けられた２個のインピーダンス整合回路ＩＡＳが、デュアルバンド方向性結合器ＤＢＲＫを共用している。デュアルバンド方向性結合器ＤＢＲＫは、信号経路ＳＰにおけるそれぞれ１つの部位に接続されており、これら部位はそれぞれの信号経路ＳＰにおいて、送受切り替え器ＤＰＸと信号経路入力端ＳＰＥとの間に接続されている。
【００３４】
これとは対照的に、図７に示す実施形態では、デュアルバンド方向性結合器ＤＢＲＫが、２個のそれぞれ異なる帯域幅用に設けられたインピーダンス整合回路における２つの信号経路に接続されている。デュアルバンド方向性結合器ＤＢＲＫに接続されている信号経路におけるそれぞれの部位は、送信増幅器ＰＡと送受信切り替え器ＤＰＸとの間における信号経路ＳｅＰに位置している。デュアルバンド方向性結合器に接続された検波器Ｄｅｔがインピーダンス整合の質を記録し、この質が容量素子Ｃ１,Ｃ２における調整可能な容量の同調時における起点を定める。
【００３５】
本発明に係るフィルタ回路は、上述した実施形態の１つに限定されるものではなく、記載した特徴の組み合わせや代案に関して、例えば付加的に設ける誘導又は容量素子も、本発明の技術的範囲に含まれるものとする。
【符号の説明】
【００３６】
ＡＬ                              アンテナ給電線
ＡＳＬ                            制御ケーブル
Ｃ１、Ｃ２                        可変容量素子
ＤＢＲＫ                          デュアルバンド方向性結合器
ＥＰ                              受信経路
ＩＡＳ、ＩＡＳ１、ＩＡＳ２        インピーダンス整合回路
Ｌ１、Ｌ２                        誘導素子
Ｍ                                大地
ＭＢＡＳ                          マルチバンド整合回路
ＰＩＦＡ                          平面逆Ｆアンテナ
ＲＫ                              方向性結合器
ＳｅＰ                            送信経路
ＳＰ                              信号経路
ＳＰＡ                            信号経路出力端
ＳＰＥ                            信号経路入力端
Ｖａ                              電圧依存の可変抵抗素子
ＷＣＥ                            固定容量素子
【図１】
2016048937.tif 000003
【図２】
2016048937.tif 000004
【図３】
2016048937.tif 000005
【図４】
2016048937.tif 000006
【図５】
2016048937.tif 000007
【図６】
2016048937.tif 000008
【図７】
2016048937.tif 000009
【手続補正書】
【提出日】平成27年12月1日(2015.12.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平面アンテナを整合するためのインピーダンス整合回路（ＩＡＳ）であって、
信号経路入力端（ＳＰＥ）及び信号経路出力端（ＳＰＡ）を有する信号経路（ＳＰ）と、
可変容量を有し、且つ前記信号経路入力端（ＳＰＥ）と前記信号経路出力端（ＳＰＡ）との間に接続された第１容量素子（Ｃ１）、及び可変容量を有し、且つ前記信号経路（ＳＰ）と大地（Ｍ）との間に接続された第２容量素子（Ｃ２）と、ここにおいて、前記第２容量素子（Ｃ２）は１個の素子のみから構成され、
前記信号経路入力端（ＳＰＥ）と大地（Ｍ）との間に接続された第１誘導素子（Ｌ１）、及び前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に接続された第２誘導素子（Ｌ２）と、
前記信号経路出力端（ＳＰＡ）に接続され、且つインピーダンスが３０〜６０Ωであるアンテナ給電線（ＡＬ）と、
を含む、インピーダンス整合回路。
【請求項２】
請求項１記載のインピーダンス整合回路において、前記第２容量素子（Ｃ２）が、前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に接続された、インピーダンス整合回路。
【請求項３】
請求項１記載のインピーダンス整合回路において、前記第２容量素子（Ｃ２）が、前記信号経路入力端（ＳＰＥ）と大地（Ｍ）との間に接続された、インピーダンス整合回路。
【請求項４】
請求項１〜３の何れか一項に記載のインピーダンス整合回路において、前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に、可変抵抗素子（Ｖａ）が接続された、インピーダンス整合回路。
【請求項５】
請求項１〜４の何れか一項に記載のインピーダンス整合回路において、
前記第１誘導素子（Ｌ１）及び前記第２誘導素子（Ｌ２）は、１５以上のＱ値と、１〜３０ｎＨのインダクタンスとを有し、
前記第１容量素子（Ｃ１）は１０以上のＱ値と、０．５〜１３ｐＦの間隔で調整可能な容量とを有し、さらに、
前記第２容量素子（Ｃ２）は１０以上のＱ値と、０．５〜８．０ｐＦの間隔で調整可能な容量とを有する、インピーダンス整合回路。
【請求項６】
請求項１〜５の何れか一項に記載のインピーダンス整合回路において、該回路が、Ｗ−ＣＤＭＡにおける５００〜４５００ＭＨｚの周波数帯域において使用される、インピーダンス整合回路。
【請求項７】
請求項１〜６の何れか一項に記載のインピーダンス整合回路において、前記第１容量素子（Ｃ１）及び前記第２容量素子（Ｃ２）のいずれかは、バリウム・ストロンチウム・チタンの誘電体層を有する同調可能なコンデンサ、ＣＭＯＳ技術で製造された容量素子、ＭＥＭＳコンデンサ回路、半導体バラクタダイオード、ＮＭＯＳ技術で製造された容量素子、５ビットアレイ、及びガリウムヒ素を有する容量素子からなる群から選択された１つを含む、インピーダンス整合回路。
【請求項８】
請求項１〜６の何れか一項に記載のインピーダンス整合回路において、前記第１容量素子（Ｃ１）及び前記第２容量素子（Ｃ２）はいずれも、バリウム・ストロンチウム・チタンの誘電体層を有する同調可能なコンデンサ、ＣＭＯＳ技術で製造された容量素子、ＭＥＭＳコンデンサ回路、半導体バラクタダイオード、ＮＭＯＳ技術で製造された容量素子、５ビットアレイ、及びガリウムヒ素を有する容量素子からなる群から選択された１つを含む、インピーダンス整合回路。
【請求項９】
請求項１〜８の何れか一項に記載のインピーダンス整合回路において、前記第１誘導素子（Ｌ１）及び前記第２誘導素子（Ｌ２）はそれぞれ、ＨＴＣＣ、ＬＴＣＣ、ＦＲ４、及び積層板から選択した多層基板にメタライズ成膜されている、インピーダンス整合回路。
【請求項１０】
請求項１〜９の何れか一項に記載のインピーダンス整合回路において、前記第１容量素子（Ｃ１）及び前記第２容量素子（Ｃ２）は、同一構成を有し、且つ同一ハウジング内に配置される、インピーダンス整合回路。
【請求項１１】
請求項１〜１０の何れか一項に記載のインピーダンス整合回路において、該回路が、前記第１容量素子（Ｃ１）及び前記第２容量素子（Ｃ２）によって容量を変化させるために使用される制御ケーブル（ＡＳＬ）を含む、インピーダンス整合回路。
【請求項１２】
請求項１〜１１の何れか一項に記載のインピーダンス整合回路において、該回路が、０．５ＧＨｚ≦f≦１．７ＧＨｚ、１．７ＧＨｚ≦f≦２．５ＧＨｚ、及びf≧２．５ＧＨｚの範囲から選択された周波数帯域で使用される、インピーダンス整合回路。
【請求項１３】
請求項１〜１２の何れか一項に記載のインピーダンス整合回路において、前記第１容量素子（Ｃ１）又は前記第２容量素子（Ｃ２）が、前記Ｑ値を向上させるために付加的に設けた容量素子（ＷＣＥ）に並列接続された、インピーダンス整合回路。
【請求項１４】
請求項１〜１３の何れか一項に記載のインピーダンス整合回路において、該回路が、前記信号経路（ＳＰ）に接続された方向性結合器（ＲＫ）を含む、インピーダンス整合回路。
【請求項１５】
マルチバンド整合回路（ＭＢＡＳ）であって、
２個のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）と、デュアルバンド方向性結合器（ＤＢＲＫ）とを含み、
前記２個のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）は、請求項１〜１４の何れか一項に記載のインピーダンス整合回路によってそれぞれ構成され、
前記２個のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）が異なる周波数帯域で使用され、
前記デュアルバンド方向性結合器（ＤＢＲＫ）が、前記２個のインピーダンス整合回路の両方の前記信号経路（ＳＰ）に接続された、マルチバンド整合回路。
【請求項１６】
マルチバンド整合回路であって、
２個以上のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）と、各インピーダンス整合回路に設けられた１つの方向性結合器（ＲＫ）とを含み、
前記２個以上のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）は、請求項１〜１４の何れか一項に記載のインピーダンス整合回路によってそれぞれ構成され、
前記２個以上のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）が、異なる周波数帯域で使用され、
前記設けられた方向性結合器（ＲＫ）の各々が、前記インピーダンス整合回路の信号経路に接続された、マルチバンド整合回路。
【請求項１７】
マルチバンド整合回路であって、
第１、第２及び第３のインピーダンス整合回路と、デュアルバンド方向性結合器（ＤＢＲＫ）とを含み、
前記第１、第２及び第３のインピーダンス整合回路は、請求項１〜１４の何れか一項に記載のインピーダンス整合回路によってそれぞれ構成され、
前記第２及び第３のインピーダンス整合回路の信号経路が、同一の前記デュアルバンド方向性結合器により接続された、マルチバンド整合回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本発明に係るフィルタ回路は、上述した実施形態の１つに限定されるものではなく、記載した特徴の組み合わせや代案に関して、例えば付加的に設ける誘導又は容量素子も、本発明の技術的範囲に含まれるものとする。
以下に本願出願当初の特許請求の範囲を付記する。
[Ｃ１]  平面アンテナ用のインピーダンス整合回路（ＩＡＳ）であって、
信号経路入力端（ＳＰＥ）及び信号経路出力端（ＳＰＡ）を有する信号経路（ＳＰ）、
前記信号経路入力端（ＳＰＥ）と前記信号経路出力端（ＳＰＡ）との間に接続された第１可変容量素子（Ｃ１）、及び前記信号経路（ＳＰ）と大地（Ｍ）との間に接続された第２可変容量素子（Ｃ２）、
前記信号経路入力端（ＳＰＥ）と大地（Ｍ）との間に接続された第１誘導素子（Ｌ１）、及び前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に接続された第２誘導素子（Ｌ２）、並びに
前記信号経路出力端（ＳＰＡ）に接続され、且つインピーダンスが３０〜６０Ωであるアンテナ給電線（ＡＬ）、を含む、インピーダンス整合回路。
[Ｃ２]  Ｃ１記載のインピーダンス整合回路において、前記第２容量素子（Ｃ２）が、前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に接続された、インピーダンス整合回路。
[Ｃ３]  Ｃ１記載のインピーダンス整合回路において、前記第２容量素子（Ｃ２）が、前記信号経路入力端（ＳＰＥ）と大地（Ｍ）との間に接続された、インピーダンス整合回路。
[Ｃ４]  Ｃ１〜３の何れか一項に記載のインピーダンス整合回路において、前記信号経路出力端（ＳＰＡ）と大地（Ｍ）との間に、可変抵抗素子（Ｖａ）が接続された、インピーダンス整合回路。
[Ｃ５]  Ｃ１〜４の何れか一項に記載のインピーダンス整合回路において、
前記第１誘導素子（Ｌ１）及び前記第２誘導素子（Ｌ２）はＱ値が１５以上、インダクタンスが１〜３０ｎＨであり、
前記第１容量素子（Ｃ１）はＱ値が１０以上であり、且つ容量が０．５〜１３ｐＦの間隔で調整可能であり、さらに、
前記第２容量素子（Ｃ２）はＱ値が１０以上であり、且つ容量が０．５〜８．０ｐＦの間隔で調整可能である、インピーダンス整合回路。
[Ｃ６]  Ｃ１〜５の何れか一項に記載のインピーダンス整合回路において、該回路が、送信経路（ＳｅＰ）と、受信経路（ＥＰ）と、ＰＩＦＡ型平面アンテナ（ＰＩＦＡ）とを含むモバイル通信機器において使用され、その際に、
前記信号経路入力端（ＳＰＥ）が前記信号経路（ＳＰ）及び前記受信経路（ＥＰ）に接続され、さらに、
前記アンテナ給電線（ＡＬ）が、前記信号経路出力端（ＳＰＡ）及び前記平面アンテナ（ＰＩＦＡ）の間に接続された、インピーダンス整合回路。
[Ｃ７]  Ｃ６記載のインピーダンス整合回路において、該回路は、前記送信経路（ＳｅＰ）を、電圧定在波比が３:１よりも小さい送信帯域幅で前記平面アンテナ（ＰＩＦＡ）に整合させ、且つ前記受信経路（ＥＰ）を、電圧定在波比が４:１よりも小さい受信帯域幅で前記平面アンテナ（ＰＩＦＡ）に整合させる、インピーダンス整合回路。
[Ｃ８]  Ｃ１〜７の何れか一項に記載のインピーダンス整合回路において、該回路が、５００〜４５００ＭＨｚの帯域幅を有するＷ−ＣＤＭＡにおいて使用される、インピーダンス整合回路。
[Ｃ９]  Ｃ１〜８の何れか一項に記載のインピーダンス整合回路において、前記可変容量素子（Ｃ１,Ｃ２）の同調範囲が少なくとも２．５:１である、インピーダンス整合回路。
[Ｃ１０]  Ｃ１〜９の何れか一項に記載のインピーダンス整合回路において、前記可変容量素子（Ｃ１,Ｃ２）が、バリウム・ストロンチウム・チタンの誘電体層を有する同調可能なコンデンサ、ＣＭＯＳ技術で製造された容量素子、ＭＥＭＳコンデンサ回路、半導体バラクタダイオード、ＮＭＯＳ技術で製造された容量素子、５ビットアレイ及びガリウムヒ素を有する容量素子よりなる群から選択された１種である、インピーダンス整合回路。
[Ｃ１１]  Ｃ１〜９の何れか一項に記載のインピーダンス整合回路において、前記２個の可変容量素子（Ｃ１,Ｃ２）の何れも、バリウム・ストロンチウム・チタンの誘電体層を有する同調可能なコンデンサ、ＣＭＯＳ技術で製造された容量素子、ＭＥＭＳコンデンサ回路、半導体バラクタダイオード、ＮＭＯＳ技術で製造された容量素子、５ビットアレイ及びガリウムヒ素を有する容量素子よりなる群から選択された１種である、インピーダンス整合回路。
[Ｃ１２]  Ｃ１〜１１の何れか一項に記載のインピーダンス整合回路において、前記誘導素子（Ｌ１,Ｌ２）が、ＨＴＣＣ,ＬＴＣＣ,ＦＲ４及び積層板から選択した多層基板にメタライズ成膜されている、インピーダンス整合回路。
[Ｃ１３]  Ｃ１〜１２の何れか一項に記載のインピーダンス整合回路において、該回路における前記可変容量素子（Ｃ１,Ｃ２）が、同一構成を有し、且つ同一ハウジング内に配置された容量素子である、インピーダンス整合回路。
[Ｃ１４]  Ｃ１〜１３の何れか一項に記載のインピーダンス整合回路において、該回路が、容量を変化させるための、２個の前記可変容量素子（Ｃ１,Ｃ２）に共用される制御ケーブル（ＡＳＬ）を含む、インピーダンス整合回路。
[Ｃ１５]  Ｃ１〜１４の何れか一項に記載のインピーダンス整合回路において、該回路が、０．５ＧＨｚ≦f≦１．７ＧＨｚ、１．７ＧＨｚ≦f≦２．５ＧＨｚ及びf≧２．５ＧＨｚの範囲から選択された帯域幅で使用される、インピーダンス整合回路。
[Ｃ１６]  Ｃ１〜１５の何れか一項に記載のインピーダンス整合回路において、前記第１又は第２可変容量素子（Ｃ１,Ｃ２）が、前記Ｑ値を向上させるために付加的に設けた固定容量素子（ＷＣＥ）に並列接続された、インピーダンス整合回路。
[Ｃ１７]  Ｃ１〜１６の何れか一項に記載のインピーダンス整合回路において、該回路が、前記信号経路（ＳＰ）に接続された方向性結合器（ＲＫ）を含む、インピーダンス整合回路。
[Ｃ１８]  各々がＣ１〜１７の何れか一項に記載されている２個のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）と、デュアルバンド方向性結合器（ＤＢＲＫ）とを含むマルチバンド整合回路（ＭＢＡＳ）であって、
前記２個のインピーダンス整合回路が異なる帯域幅で使用するために設けられ、
前記デュアルバンド方向性結合器（ＤＢＲＫ）が、前記２個のインピーダンス整合回路における前記信号経路（ＳＰ）に接続された、マルチバンド整合回路。
[Ｃ１９]  各々がＣ１〜１７の何れか一項に記載されている２個以上のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）と、該インピーダンス整合回路毎に設けられた方向性結合器（ＲＫ）とを含むマルチバンド整合回路であって、
前記２個以上のインピーダンス整合回路（ＩＡＳ１,ＩＡＳ２）が、異なる帯域幅で使用するために設けられ、
各インピーダンス整合回路に設けられる前記方向性結合器（ＲＫ）が、前記インピーダンス整合回路の信号経路に接続された、マルチバンド整合回路。
[Ｃ２０]  各々がＣ１〜１７の何れか一項に記載されている第１、第２及び第３のインピーダンス整合回路と、デュアルバンド方向性結合器（ＤＢＲＫ）とを含むマルチバンド整合回路であって、
前記第２及び第３インピーダンス整合回路における信号経路が、同一の前記デュアルバンド方向性結合器（ＤＢＲＫ）により接続された、マルチバンド整合回路。