(57)【要約】【課題】半導体装置の組み込み先製品である電子機器の薄型化を実現する。【解決手段】実施形態の電子機器は、第一固定部と第二固定部とが設けられた筐体と、前記筐体に収容された表示装置と、前記筐体内に位置した記憶装置と、前記記憶装置を制御する制御装置と、前記表示装置と重なる前記筐体内の第一位置で前記第一固定部に固定され、第一導電層を含む複数の導電層を有し、該第一導電層と電気的に接続された第一露出部が設けられた第一基板と、前記第一基板と並んで前記表示装置と重なるとともに、前記第一位置とは異なる前記筐体内の第二位置で前記第二固定部に固定され、該第二固定部での固定に伴い前記第一露出部と当接し、該第一露出部と電気的に接続された第二露出部が設けられた第二基板と、を有する。【選択図】図１
2016119425.tif 000002
【特許請求の範囲】
【請求項１】
第一固定部と第二固定部とが設けられた筐体と、
前記筐体に収容された表示装置と、
前記筐体内に位置した記憶装置と、
前記記憶装置を制御する制御装置と、 
前記表示装置と重なる前記筐体内の第一位置で前記第一固定部に固定され、第一導電層
を含む複数の導電層を有し、該第一導電層と電気的に接続された第一露出部が設けられた
第一基板と、
前記第一基板と並んで前記表示装置と重なるとともに、前記第一位置とは異なる前記筐
体内の第二位置で前記第二固定部に固定され、該第二固定部での固定に伴い前記第一露出
部と当接し、該第一露出部と電気的に接続された第二露出部が設けられた第二基板と、
を有する電子機器。
【請求項２】
前記第二基板は、第二導電層を含む複数の導電層を有し、
前記第二露出部は、前記第二導電層の少なくとも一部を覆った金属部を含み、
前記第二位置での前記第二基板の固定に伴い、該金属部と該第一露出部とが当接される
ことで、前記第一基板と前記第二基板とが電気的に接続されることを特徴とする請求項１
に記載の電子機器。
【請求項３】
前記筐体内に、前記第二基板を第二位置に位置決めする位置決め部が設けられた請求項
１又は請求項２に記載の電子機器。
【請求項４】
前記位置決め部は、
前記第二基板に設けられ、前記第二露出部と電気的に接続された第一接続部を有する第
一部品であり、
前記第二基板の固定に伴い、該第一接続部の少なくとも一部が前記第一露出部の少なく
とも一部と当接し、電気的に接続されることを特徴とする請求項３に記載の電子機器。
【請求項５】
前記第一露出部は前記第一基板の第一側面に位置し、
前記第二露出部は前記第二基板の第二側面に位置したことを特徴とする請求項１乃至請
求項４のいずれか一項に記載の電子機器。
【請求項６】
前記位置決め部は、前記金属部と前記第二基板との間に介在した第一弾性部であり、
前記第一露出部は、前記第二位置での前記第二基板の固定に伴い、該第一弾性部によっ
て押圧を受けるとともに前記金属部と当接され、前記金属部と前記第一露出部とが電気的
に接続されることを特徴とする請求項５に記載の電子機器。
【請求項７】
前記位置決め部は、前記第一基板の少なくとも一部に設けられ、前記第二位置での前記
第二基板の固定に伴い、前記第二露出部を前記第一露出部に向かって押圧する第一弾性部
であることを特徴とする請求項５に記載の電子機器。
【請求項８】
前記第二基板は、少なくとも１つの突出部を前記第二側面に有し、
前記位置決め部によって、該突出部を構成する少なくとも一部の前記第二側面が前記第
一側面の少なくとも一部に向かって押圧されることを特徴とする請求項６又は請求項７に
記載の電子機器。
【請求項９】
前記第二側面は、前記第一側面と少なくとも一部が対向したことを特徴とする請求項５
乃至請求項８に記載の電子機器。
【請求項１０】
第一固定部と第二固定部とが設けられた筐体と、
第一導電部が設けられ、前記第一固定部に固定された第一基板と、
前記第二固定部との固定に伴い、前記第一導電部と電気的に接続された第二導電部が設
けられた第二基板と、
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に関する。
【背景技術】
【０００２】
コントローラと半導体メモリとを有した半導体装置が実装された電子機器が提供されて
いる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−５４１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、電子機器の薄型化を実現する。
【課題を解決するための手段】
【０００５】
実施形態の電子機器は、第一固定部と第二固定部とが設けられた筐体と、前記筐体に収
容された表示装置と、前記筐体内に位置した記憶装置と、前記記憶装置を制御する制御装
置と、前記表示装置と重なる前記筐体内の第一位置で前記第一固定部に固定され、第一導
電層を含む複数の導電層を有し、該第一導電層と電気的に接続された第一露出部が設けら
れた第一基板と、前記第一基板と並んで前記表示装置と重なるとともに、前記第一位置と
は異なる前記筐体内の第二位置で前記第二固定部に固定され、該第二固定部での固定に伴
い前記第一露出部と当接し、該第一露出部と電気的に接続された第二露出部が設けられた
第二基板と、を有する。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る半導体装置のシステム構成を示した図。
【図２】半導体装置がホスト装置に搭載された場合を例示した透視図。
【図３】タブレット型ポータブルコンピュータを示した一部断面側面図。
【図４】第１実施形態に係る半導体装置を例示した図。
【図５】ＮＡＮＤメモリおよびコントローラを示した断面図。
【図６】コントローラのシステム構成を例示したブロック図。
【図７】コネクタ部を示した斜視図。
【図８】コネクタ部を示した斜視図。
【図９】コネクタ部を示した上面断面図。
【図１０】メインボードを例示した図。
【図１１】コネクタ部を示した斜視図。
【図１２】第２実施形態に係る半導体装置を例示した図。
【図１３】第２実施形態に係る半導体装置及びメインボードの側面断面図。
【図１４】第３実施形態に係る半導体装置及びメインボードの側面断面図。
【図１５】第３実施形態に係るコネクタ部、インターフェース部、及びカバーの一例を示した断面図。
【図１６】第３実施形態に係るコネクタ部、インターフェース部、及びカバーの他の一例を示した断面図。
【図１７】第４実施形態に係るコネクタ部及びインターフェース部の一例を示した斜視図。
【図１８】第５実施形態に係るタブレット型ポータブルコンピュータを示した一部断面側面図。
【図１９】第６実施形態に係るメインボードを例示した図。
【図２０】第６実施形態に係る半導体装置及びメインボードを例示した図。
【発明を実施するための形態】
【０００７】
以下、実施の形態について、図面を参照して説明する。
【０００８】
本明細書では、いくつかの要素に複数の表現の例を付している。なおこれら表現の例は
あくまで例示であり、上記要素が他の表現で表現されることを否定するものではない。ま
た、複数の表現が付されていない要素についても、別の表現で表現されてもよい。
【０００９】
また、図面は模式的なものであり、厚みと平面寸法との関係や各層の厚みの比率などは
現実のものと異なることがある。また、図面相互間において互いの寸法の関係や比率が異
なる部分が含まれることもある。
【００１０】
（第１実施形態）
図１は、第１実施形態に係る半導体装置１のシステム構成を示す。半導体装置１は、「
半導体モジュール」及び「半導体記憶装置」の其々一例である。本実施形態に係る半導体
装置１は、例えばＳＳＤ（Solid State Drive）であるが、これに限られるものではない
。
【００１１】
図１に示すように、本実施形態に係る半導体装置１は、ＳＡＴＡ（Serial Advanced Te
chnology Attachment）やＰＣＩｅ（Peripheral Component Interconnect Express）等の
規格に沿ったインターフェースなどのメモリ接続インターフェースを介して、電子機器の
一例であるポータブルコンピュータあるいはＣＰＵコアなどのホスト装置（以下、ホスト
と略す）２０１と接続され、ホスト２０１の外部メモリとして機能する。尚インターフェ
ース２は、他の規格に則したものでもよい。
【００１２】
半導体装置１は、インターフェースを介してホスト装置２０１から電源の供給を受ける
。ホスト装置２０１としては、パーソナルコンピュータのＣＰＵ、スチルカメラ、ビデオ
カメラなどの撮像装置のＣＰＵなどがあげられる。また、半導体装置１は、ＲＳ２３２Ｃ
インタフェース（ＲＳ２３２Ｃ  Ｉ／Ｆ）などの通信インターフェースを介して、デバッ
グ用機器との間でデータを送受信することができる。尚半導体装置１は、例えばノートブ
ック型ポータブルコンピュータやタブレット端末、その他デタッチャブルノートＰＣ（Pe
rsonal Computer）のような電子機器のストレージデバイスとして使用されるものでもよ
い。
【００１３】
図２は、半導体装置１をデタッチャブルノートＰＣに実装した場合の図である。また、
図３は図２に示したデタッチャブルノートＰＣの表示装置側、すなわちタブレット型ポー
タブルコンピュータ２０１の開示断面図である。尚デタッチャブルノートＰＣは、タブレ
ット型ポータブルコンピュータ２０１と入力装置２１８とが、接続部２１９によって接続
された構成を有する。図２に示すように、半導体装置１はデタッチャブルノートＰＣのタ
ブレット型ポータブルコンピュータ２０１に実装される。このためデタッチャブルノート
ＰＣにおいて入力装置２１８と表示装置側が別々に分離した場合においても、表示装置側
のみをタブレット型ポータブルコンピュータ２０１として機能させることが可能となる。
尚タブレット型ポータブルコンピュータ２０１は、電子機器の一例であり、例えばユーザ
が手で持って使用できる大きさを有している。この場合、タブレット型ポータブルコンピ
ュータ２０１は半導体装置１のホスト装置となる。
【００１４】
タブレット型ポータブルコンピュータ２０１は、筐体２０２、表示モジュール２０３、
半導体装置１およびメインボード２０５を備えている。筐体２０２は、保護板２０６、ベ
ース２０７およびフレーム２０８を有している。保護板２０６は、ガラスあるいはプラス
チック製の四角い板であり、筐体２０２の表面を構成している。ベース２０７は、例えば
アルミニウム合金又はマグネシウム合金のような金属製であり、筐体２０２の底を構成し
ている。
【００１５】
フレーム２０８は、保護板２０６とベース２０７との間に設けられている。フレーム２
０８は、例えばアルミニウム合金又はマグネシウム合金のような金属製であり、実装部２
１０とバンパー部２１１とを一体に有している。実装部２１０は、保護板２０６とベース
２０７との間に介在されている。本実施形態によると、実装部２１０は、保護板２０６と
の間に第１の実装スペース２１２を規定するとともに、ベース２０７との間に第２の実装
スペース２１３を規定している。
【００１６】
バンパー部２１１は、実装部２１０の外周縁部に一体に形成されて、第１の実装スペー
ス２１２および第２の実装スペース２１３を周方向に連続して取り囲んでいる。さらに、
バンパー部２１１は、保護板２０６の外周縁部とベース２０７の外周縁部との間に跨るよ
うに筐体２０２の厚み方向に延びて、筐体２０２の外周面を構成している。
【００１７】
表示モジュール２０３は、筐体２０２の第１の実装スペース２１２に収容されている。
表示モジュール２０３は、保護板２０６で覆われているとともに、保護板２０６と表示モ
ジュール２０３との間に手書き入力機能を有するタッチパネル２１４が介在されている。
タッチパネル２１４は、保護板２０６の裏面に接着されている。
【００１８】
また、図３に示すように、筐体２０２内の第２の実装スペースには複数の第１固定部２
３０及び複数の第２固定部２３１が設けられている。第１固定部２３０及び第２固定部２
３１は、例えばネジ穴を有した突出部であり、メインボード２０５は複数の第１固定部２
３０に、半導体装置１は複数の第２固定部２３１にそれぞれネジによって固定される。
【００１９】
尚、第１固定部２３０及び第２固定部２３１の突出部の高さ寸法を揃えることで、半導
体装置１の基板１１及びメインボード２０５の基板２１５が略同一平面上に位置すること
になる。
【００２０】
半導体装置１は、筐体２０２の第２の実装スペース２１３にメインボード２０５と一緒
に収容されている。半導体装置１は、基板１１、ＮＡＮＤメモリ１２、コントローラ１３
、及びその他ＤＲＡＭ１４等の電子部品を備えている。
【００２１】
基板１１は、例えばプリント配線板であり、導体パターン（図示せず）が形成された第
１面１１ａ（実装面）を有している。回路部品は、基板１１の実装面１１ａに実装されて
、導体パターンに半田付けされている。
【００２２】
メインボード２０５は、基板２１５および半導体パッケージのような複数の回路部品２
１６を備えており、ネジ穴２１７に通したネジによって筐体２０２の第１固定部２３０に
固定されている。
【００２３】
基板２１５は、複数の導体パターン（図示せず）が形成された第１面２１５ａ（実装面
）を有している。回路部品２１６は、基板２１５の実装面２１５ａに実装されて、導体パ
ターンに半田付けされている。
【００２４】
本実施形態に係る半導体装置１は、実装面１１ａのみにＮＡＮＤメモリ１２等の回路部
品が実装される片面実装の装置である。したがって、第１面１１ａとは反対側に位置する
第２面１１ｂには、外面から突出した回路部品は実装されない。このため図３に示すよう
な、薄型化が望まれているタブレット型ポータブルコンピュータ２０１に半導体装置１を
実装することが可能である。
【００２５】
図４は、半導体装置１の具体的な一例を示す。図４において、（ａ）は平面図、（ｂ）
は下面図、（ｃ）は側面図である。半導体装置１は、基板１１と不揮発性半導体記憶素子
としてのＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤメモリと略す）１２、コントロー
ラ１３、ＮＡＮＤメモリ１２よりも高速記憶動作が可能な揮発性半導体記憶素子であるＤ
ＲＡＭ(Dynamic Random Access Memory)１４、オシレータ１５(ＯＳＣ)、ＥＥＰＲＯＭ１
６(Electrically Erasable and Programmable ROM)、電源回路１７、温度センサ１８、及
び抵抗、コンデンサ等のその他の電子部品１９を有する。
【００２６】
尚、本実施形態のＮＡＮＤメモリ１２やコントローラ１３は、電子部品である半導体パ
ッケージとして実装される。例えばＮＡＮＤメモリ１２の半導体パッケージは、ＳｉＰ(S
ystem in Package)タイプのモジュールであり、複数の半導体チップが１つのパッケージ
内に封止されている。コントローラ１３は、ＮＡＮＤメモリ１２の動作を制御する。
【００２７】
基板１１は、例えばガラスエポキシ樹脂等の材料で構成された略矩形状の回路基板であ
り、半導体装置１の外形寸法を規定する。基板１１は、第１面１１ａと、該第１面１１ａ
とは反対側に位置した第２面１１ｂとを有する。なお、本明細書において、基板１１を構
成する面の内、第１面１１ａ及び第２面１１ｂ以外の面を「側面」と定義する。第１面１
１ａは、ＮＡＮＤメモリ１２、コントローラ１３、ＤＲＡＭ１４、オシレータ１５、ＥＥ
ＰＲＯＭ１６、電源部品１７、温度センサ１８、及び抵抗、コンデンサ等のその他の電子
部品１９等が実装される部品実装面である。
【００２８】
本実施形態に係る基板１１は、例えば片面実装基板であり、半導体装置１を構成する全
ての部品が第１面１１ａに実装される。一方で、第２面１１ｂは、部品が実装されない非
部品実装面である。これにより、前述したように表面から突出した基板搭載部品が基板１
１の両面に実装された場合と比較して、本実施形態の半導体装置１では薄型化を図ること
ができる。
【００２９】
尚ここでは片面実装をした例を示しているが、本実施形態の基板１１の第２面１１ｂに
他の部品や機能を追加しても良い。例えば、製品の性能確認の容易化を図るために、第２
面にテスト用のパッドを設けることもできる。この場合、第１面１１ａの狭い領域にパッ
ドを設けるための高密度設計のための制約や、第１面１１ａ上に実装された他の部品への
実装位置の調整等が必要なく、パッド実装の設計自由度が向上する。そして、第１面１１
ａに実装された各部品の裏にあたる第２面１１ｂ上にテスト用のパッド電極を設けること
が実現するため、引き回しのための配線長を短くすることができ、電気的損失を回避する
ことができる。
【００３０】
基板１１は、前述の通り略矩形形状を成しており、その短手方向に沿って位置する第１
縁部１１ｃと、該第１縁部１１ｃとは反対側に位置した第２縁部１１ｄとを有する。第１
縁部１１ｃは、コネクタ部２１（基板インターフェース部、端子部、接続部）を有する。
コネクタ部２１は、例えば接続端子としての複数の凹部２１ａ（金属端子）を有する。コ
ネクタ部２１は、ホスト装置２０１と電気的に接続される。コネクタ部２１は、該コネク
タ部２１とホスト装置２０１との間で信号（制御信号及びデータ信号）をやり取りする。
【００３１】
本実施形態に係るコネクタ部２１は、例えばPCI Express（以下、PCIe）の規格に則し
たインターフェースである。すなわち、コネクタ部２１とホスト装置２０１との間には、
PCIeの規格に則した高速信号（高速差動信号）が流れる。なお、コネクタ部２１は、例え
ば他の規格に則したものでもよい。半導体装置１は、コネクタ部２１を介してホスト装置
２０１から電源の供給を受ける。
【００３２】
電源回路１７は、例えばＤＣ−ＤＣコンバータであり、ホスト装置２０１から供給され
る電源から半導体パッケージ１２などに必要な所定電圧を生成する。尚、電源回路１７は
、ホスト装置２０１から供給される電源の損失を抑えるために、コネクタ部２１の近傍に
設置されることが望ましい。
【００３３】
コントローラ１３は、ＮＡＮＤメモリ１２の動作を制御する。すなわち、コントローラ
１３は、ＮＡＮＤメモリ１２に対するデータの書き込み、読み出し、及び消去を制御する
。
【００３４】
ＤＲＡＭ１４は、揮発性メモリの一例であり、半導体メモリ３２の管理情報の保管やデ
ータのキャッシュなどに用いられる。
【００３５】
オシレータ１５は、所定周波数の動作信号をコントローラ１３に供給する。ＥＥＰＲＯ
Ｍ１６は、制御プログラム等を固定情報として格納している。温度センサ１８は、半導体
装置１の温度を検出し、コントローラ１３に通知する。
【００３６】
図５は、本実施形態におけるＮＡＮＤメモリ１２としての半導体パッケージ、及びコン
トローラ１３としての半導体パッケージを開示した断面を示す。コントローラ１３は、パ
ッケージ基板４１、コントローラチップ４２、ボンディングワイヤ４３、封止部（モール
ド材）４４、及び複数の半田ボール４５を有する。ＮＡＮＤメモリ１２は、パッケージ基
板３１、複数の半導体メモリ３２、ボンディングワイヤ３３、封止部（モールド材）３４
、及び複数の半田ボール３５を有する。
【００３７】
基板１１は、上述した通り例えば多層の配線基板であり、図示しない電源層、グランド
層、及び内部配線を含み、ボンディングワイヤ３３，４３及び複数の半田ボール３５，４
５等を介してコントローラチップ４２と複数の半導体メモリ３２とを電気的に接続する。
【００３８】
図５に示すように、パッケージ基板３１，４１には、複数の半田ボール３５，４５が設
けられている。複数の半田ボール３５，４５は、例えばパッケージ基板３１の第２面３１
ｂに格子状に配置されている。なお、複数の半田ボール３５は、パッケージ基板３１の第
２面３１ｂの全体にフルで配置される必要はなく、部分的に配置されてもよい。
【００３９】
また、パッケージ基板３１、４１とコントローラチップ３２、及び半導体メモリ４２と
の固定や、複数の半導体メモリ４２同士の固定は、マウントフィルム３８、４８によって
行われる。
【００４０】
また、図４に示すように、本実施形態におけるコントローラ１３は略矩形状であり、短
手方向の第１縁部１３ａと、該第１縁部１３ａの反対側に位置する第２縁部１３ｂと、長
手方向の第３縁部１３ｃと、該第３縁部１３ｃの反対側に位置する第４縁部１３ｄとを有
する。なお、前記第２縁部１３ｂは、コントローラ１３と隣り合って基板１１上に搭載さ
れたＮＡＮＤメモリ１２側に位置し、前記第１縁部１３ａは、基板１１が有するコネクタ
部２１側に位置する。
【００４１】
尚、前述した半田ボール４５は、コントローラ１３の第１縁部１３ａ側に存在する半田
ボール４５ａと、第２縁部１３ｂ側に存在する半田ボール４５ｂを含む。また、半田ボー
ル３５は、コントローラ１３側に位置する半田ボール３５ａと、該半田ボール３５ａの反
対側に位置する半田ボール３５ｂを含む。
【００４２】
図６は、コントローラ１３のシステム構成の一例を示す。図６に示すように、コントロ
ーラ１３は、バッファ１３１、ＣＰＵ１３２(Central Processing Unit)、ホストインタ
ーフェース部１３３、及びメモリインターフェース部１３４を有する。
【００４３】
バッファ１３１は、ホスト装置２０１から送られてくるデータをＮＡＮＤメモリ１２に
書き込む際に、一定量のデータを一時的に記憶したり、ＮＡＮＤメモリ１２から読み出さ
れるデータをホスト装置２０１へ送り出す際に、一定量のデータを一時的に記憶したりす
る。
【００４４】
ＣＰＵ１３２は、半導体装置１の全体の制御を司る。ＣＰＵ１３２は、例えばホスト装
置２０１から書込コマンド、読出コマンド、消去コマンドを受けてＮＡＮＤメモリ１２の
該当領域に対するアクセスを実行したり、バッファ１３１を通じたデータ転送処理を制御
したりする。
【００４５】
ホストインターフェース部１３３は、基板１１のコネクタ部２１と、ＣＰＵ１３２及び
バッファ１３１との間に位置する。ホストインターフェース部１３３は、コントローラ１
３とホスト装置２０１との間のインターフェース処理を行う。ホストインターフェース部
１３３とホスト装置２０１との間には例えばＰＣＩｅ高速信号が流れる。
【００４６】
尚、ホストインターフェース部１３３は、コントローラ１３内において、基板１１のコ
ネクタ部２１の方向、すなわち第１縁部１３ａ側に寄せて配置されている。この場合、ホ
ストインターフェース部１３３と基板１１のコネクタ部２１との配線を、短くすることが
可能になる。
【００４７】
例えば前記ホストインターフェース部１３３が、コントローラ１３内において、コネク
タ部２１の反対方向、すなわち第２縁部１３ｂ側に寄せて配置されると、図４からも分か
るように、コントローラチップの長手方向の長さ分だけ配線距離も伸びてしまう。配線が
長くなることで、寄生容量、寄生抵抗、及び寄生インダクタンス等が増え、信号配線の特
性インピーダンスの維持が困難になる。また、信号遅延の原因にもなり得る。
【００４８】
以上の観点から、本実施形態において、ホストインターフェース部１３３は、コントロ
ーラ１３内において第１縁部３１ａに寄せて配置されることが望ましく、例えばホスト装
置から命令が送られた場合、コネクタ２１はホスト装置２０１から信号を受け取り、基板
１１の配線パターンから半田ボール４５ａを介してホストインターフェース部１３３と信
号のやり取りを行う。これによって半導体装置１の動作安定性の向上が図られる。
【００４９】
また、ホストインターフェース部１３３と、基板１１のコネクタ部２１との間には、電
子部品が実装されないことが望ましい。
【００５０】
前述の通り、ホストインターフェース部１３３とコネクタ部２１との間の配線距離が長
い場合、信号配線のインピーダンス維持が困難になる、また、信号遅延の原因になる、な
どの問題が生じる。よって、ホストインターフェース部１３３とコネクタ部２１とを接続
する配線を最短距離で、すなわち直線的に行うために、ホストインターフェース部１３３
とコネクタ部２１との間に電子部品が実装されることは望ましくない。
【００５１】
また、電源回路１７やＤＲＡＭ１４等の電子部品は、動作時にノイズを伴う可能性があ
る。これらの電子部品がホストインターフェース部１３３とコネクタ部２１との間に実装
されないことで、ホストインターフェース部１３３とコネクタ部２１との間で交換される
信号がノイズを拾う可能性を低くし、半導体装置１の動作安定性の向上を図ることができ
る。
【００５２】
メモリインターフェース部１３４は、ＮＡＮＤメモリ１２と、ＣＰＵ１３２及びバッフ
ァ１３１との間に位置する。メモリインターフェース部１３４は、コントローラ１３とＮ
ＡＮＤメモリ１２との間のインターフェース処理を行う。
【００５３】
本実施形態では、メモリインターフェース部１３４はコントローラ１３内において、基
板１１のコネクタ部２１とは反対側の方向、すなわち第２縁部１３ｂ側に寄せて配置され
ている。この場合、メモリインターフェース部１３４とＮＡＮＤメモリ１２との配線距離
を短くすることが可能になる。
【００５４】
コントローラ１３から送られる信号は、半田ボール４５ｂを介して基板１１の配線パタ
ーンへと伝わり、半田ボール３５ａから半導体メモリ３２へと伝えられる。これにより、
配線距離が短くなり、半導体装置１の動作安定性の向上が図られる。
【００５５】
尚、コントローラ１３のメモリインターフェース部１３４と、基板１１上のＮＡＮＤメ
モリ１２との間にも、電源回路１７やＤＲＡＭ１４等が実装されないことが望ましい。こ
れは、メモリインターフェース部１３４とコネクタ部２１との間で交換される信号がノイ
ズを拾う可能性を低くし、半導体装置１の動作安定性の向上を図るためである。
【００５６】
図７及び図８は、本実施形態に係る半導体装置１におけるコネクタ部２１の斜視図であ
る。図７に示すように本実施形態においてコネクタ部２１は、例えば複数の第１凹部２１
ａを有する。また、コネクタ部２１は、基板１１の導電層２０が表面上に一部露出した構
造を有しており、第１凹部２１ａの側面において、露出した導電層２０の表面に図８のよ
うに複数の第１メッキ２１ｂが設けられる。なお、第１メッキ２１ｂは例えば金メッキで
あるが、これに限られない。また金メッキは必ずしも必要ではなく、導電層２０が露出さ
れた状態のままでも良い。さらに、第１凹部２１ａの側面において露出される導電層２０
は必ずしも層状である必要もなく、例えば信号線のような状態で、導電層２０と導通した
一部が側面から露出されていても良い。
【００５７】
またコネクタ部２１は、第１メッキ（第１金属部）２１ｂと基板１１の側面との間に、
導電層２０との導通を保った状態で、弾性材料３１０が備えられた構造を有していても良
い。尚、弾性材料３１０は例えばゴムやウレタン、シリコンエラストマなどが挙げられる
。
【００５８】
図９に、第１金属部２１ｂと基板１１との間に弾性材量を介在させた場合のコネクタ部
２１の上面断面図を示す。尚、図９では第１金属部２１ｂを第１凹部２１ａにおいて、基
板１１の短手方向に沿った位置にのみ設けたが、これに限られない。
【００５９】
また、前述のように第１金属部２１ｂは導電層２０と電気的に導通される必要があるが
、例えば信号線を弾性材料３１０の中を通して導通させても良いし、弾性材料３１０で覆
われていない部分において露出した導電層２０と第１金属部２１ｂとを当接させても良い
。
【００６０】
この場合、弾性材料３１０の弾性力によってインターフェース部２２１はコネクタ部２
１によって押圧されることになり、電気的接続の安定性が向上する。
【００６１】
図１０は、半導体装置１が接続されるホスト装置２０１に搭載されるメインボード２０
５を示す図である。メインボード２０５は基板２１５を有し、基板２１５は、第１面２１
５ａと、該第１面２１５ａとは反対側に位置した第２面２１５ｂとを有する。また、基板
２１５は多層配線板であり、基板１１と同様に導電層２２５を有する。なお、本明細書に
おいて、基板２１５を構成する面の内、第１面２１５ａ及び第２面２１５ｂ以外の面を「
側面」と定義する。
【００６２】
メインボード２０５には、例えば基板２１５の第１面２１５ａから第２面２１５ｂへと
刳り貫かれた貫通部２２０が設けられ、半導体装置１と電気的に接続されるインターフェ
ース部２２１を有する。なお、基板２１５において貫通部２２０を構成する面は、前述の
定義より「側面」であると言える。
【００６３】
貫通部２２０は、図１０に示すように例えば半導体装置１の外形と同形を成す。すなわ
ちメインボード２０５は、貫通部２２０が基板１１と同形になるように、コネクタ部２１
の複数の第１凹部と其々噛合する複数第１凸部２２１ａ、及び複数の第２凹部２２と其々
噛合する複数の第２凸部２２２を有する。
【００６４】
インターフェース部２２１は、前述の通り複数の第１凸部２２１ａを有する。また、イ
ンターフェース部２２１は、基板２１５の導電層２２５が表面上に一部露出した構造を有
しており、該第１凸部２２１ａの側面において、基板１１の場合と同様に、露出した導電
層２２５の表面に複数の第２メッキ２２１ｂが施される。なお、第２メッキ２２１ｂも第
１メッキ２１ｂと同様に例えば金メッキであるが、これに限られない。メッキの施された
第１凹部２１ａと、同じくメッキの施された第１凸部２２１ａとが噛合し接触することで
、半導体装置１とホスト装置２０１とが電気的に接続される。また金メッキは必ずしも必
要ではなく、導電層２２５が露出された状態のまま、コネクタ部２１と接触しても良い。
【００６５】
またインターフェース部２２１は前述したコネクタ部２１と同様に、第２メッキ（第２
金属部）２２１ｂと基板２１５の側面との間に、導電層２２５との導通を保った状態で、
ゴムやウレタン等の弾性材料３１０が備えられた構造を有していても良い。
【００６６】
この場合、弾性材料３１０の弾性力によってコネクタ部２１はインターフェース部２２
１によって押圧されることになり、電気的接続の安定性が向上する。
【００６７】
尚本実施形態において、一つの第１凹部２１ａに対して２つの第１メッキ２１ｂが設け
られることになるが、この時、向かい合う２つの第１メッキ２１ｂは同じ種類の信号を扱
う、すなわち、１つの凹部において扱う信号は１種類にする方が望ましい。この場合、向
かい合う２つの第１メッキ２１ｂの一方が、メインボード２０５の基板２１５に設けられ
た第１凸部２２１ａの第２メッキ２２１ｂと接触していればよく、電気的接続の安定性の
向上を図ることができる。
【００６８】
また第１メッキ２１ｂは、必ずしも第１凹部２１ａの側面に設けられる必要は無く、例
えば図１１のように基板１１の短手方向に沿って第１凹部２１ａに配置されていても良い
。この場合、基板２１５の貫通部２２０において、インターフェース部２２１の反対側に
押圧部３０１を設けることで、基板１１とメインボード２０５との電気的接続の安定性を
向上させることができる。また、第１メッキ２１ｂは、第１凹部全体を覆うように設けら
れていてもよく、この場合第１凹部２１ａを形成する３つの面に其々第１メッキ２１ｂが
設けられており、いずれか一面が、第１凸部２２１ａの第２メッキ２２１ｂと接触してい
ればよく、電気的接続の安定性がさらに向上することになる。いずれの場合も第１凸部２
２１ａには、第１凹部２１ａに設けられた第１メッキ２１ｂと接触するように第２メッキ
２２１ｂが設けられる。
【００６９】
ここで押圧部３０１は、例えばゴムのような弾性材が挙げられる。該弾性材を基板２１
５の厚さ方向に沿って設けることで、メインボード２０５に嵌め込まれた基板１１（半導
体装置１）は、常にインターフェース部２２１側へ押される状態となり、より安定した電
気的接触が可能となる。なお、押圧部３０１はゴムを用いた弾性材に限られず、例えばバ
ネを用いた機構としても良い。また押圧部３０１は必ずしも基板２１５に設けられる必要
は無く、基板１１の第２縁部１１ｄ側に設けられても良い。
【００７０】
また図４に示すように、基板１１は複数のネジ穴１１ｅを有している。メインボード２
０５と同様に、基板１１も筐体２０２の第２固定部２３１に対してネジ止めすることで、
基板１１の厚さ方向に対する半導体装置１の固定が可能になる。さらに、メインボード２
０５の複数の第１凸部２２１ａ及び複数の第２凸部２２１ｂが、基板１１の複数の第１凹
部２１ａ及び複数の第２凹部２２と其々噛合することで、半導体装置１は基板１１の面方
向に対しても固定され、第２固定部２３１に半導体装置１を固定する際、より安定した作
業が可能になる。
【００７１】
本実施形態では、第１固定部２３０にメインボード２０５が固定された状態で半導体装
置１を第２固定部２３１に固定すると同時に、コネクタ部２１とインターフェース部２２
１が電気的に接続される。
【００７２】
尚、本実施形態において半導体装置１及びメインボード２０５の固定は、必ずしもネジ
を用いて行われる必要は無く、例えばピン止めによって行われても良いし、接着剤のよう
なものを用いても良い。固定方法と合わせて、第１固定部２３０及び第２固定部２３１の
有する機構や形状は変更される。
【００７３】
いずれの場合においても、第１固定部２３０及び第２固定部２３１の突出部の高さ寸法
がそろっていることで、半導体装置１の固定に伴いコネクタ部２１とインターフェース部
２２１が当接され、電気的に接続される。  尚本実施形態において、第１凹部２１ａ及び
第１凸部２２１ａは必ずしも設けられる必要は無く、コネクタ部２１及びインターフェー
ス部２２１は、単に基板１１、基板２１５の側面に複数の第１メッキ２１ｂ及び複数の第
２メッキ２２１ｂが其々設けられる構成でも良い。
【００７４】
また本実施形態において、第２凹部２２及び第２凸部２２２は必ずしも設けられる必要
は無いが、第２凹部２２及び第２凸部２２２が存在する場合、上述した半導体装置１のネ
ジ止めの際により安定した作業が可能になる。
【００７５】
さらに、本実施形態において、基板１１に凸部が設けられ、基板２１５に凹部が設けら
れても良いし、凹部と凸部が基板１１及び基板２１５に混在していても良い。
【００７６】
ここで、半導体装置をメインボードに嵌め込まず、メインボードの表面上に設けられた
スロットに半導体装置を挿し込む場合を考える。この場合、メインボードに設けられたス
ロットに半導体装置を挿し込むことで、半導体装置とホスト装置が電気的に接続される。
このような場合では、スロットに挿し込まれた半導体装置とメインボードとが略平行に並
んで配置されることになる。ホスト装置に実装する場合、例えば図５に示したように、半
導体装置に実装される半導体パッケージの実装分の高さも踏まえた実装スペースを要する
。
【００７７】
また、ＮＡＮＤメモリとコントローラが一つのパッケージに纏められたeMMC（Embedded
Multi Media Card）をメインボードに実装して使用することも可能である。この場合、
ホスト装置の薄型化は可能になるが、一般にeMMCは動作速度がSSDほど速くはなく、また
、部品の交換が非常に困難である。
【００７８】
そこで本実施形態では、半導体装置１はメインボード２０５の貫通部２２０に嵌め込ま
れる構造を成す。このような構成によれば、メインボード２０５、及び基板１１は略同一
平面上に存在することになる。よって、ホスト装置２０１の厚さ方向に関して、メインボ
ード２０５を実装するために要するスペース内に半導体装置１が収まることになり、ホス
ト装置２０１の薄型化が可能になる。
【００７９】
さらに本実施形態において、半導体装置１とメインボード２０５は互いに重なり合わな
い。このため、半導体装置１に搭載された部品（例えばコントローラ１３）から発生した
熱が、空気中を伝わりメインボード２０５に及ぼす影響を緩和できる。
【００８０】
また、基板１１に実装されたＮＡＮＤメモリ１２、コントローラ１３等の半導体パッケ
ージの高さも、メインボード２０５に実装された複数の回路部品２１６と同程度であるこ
とから、基板１１に実装された部品の突出分を考慮して実装スペースを増やす必要はなく
、メインボード２０５、及び半導体装置１を実装するスペースの省スペース化が可能であ
り、ホスト装置２０１の薄型化が可能である。
【００８１】
さらに、本実施形態の半導体装置１は片面実装の装置である。よって裏面に突出した電
子部品を有していないという点においても、半導体装置１が実装されるホスト装置２０１
の実装スペースを小さくし、ひいてはホスト装置２０１の薄型化が可能になる。
【００８２】
また、前述の通り半導体装置１に実装された電子部品を、直接メインボード２０５を成
す基板２１５に実装する場合でもホスト装置２０１の薄型化は可能である。しかし、本実
施形態においては、半導体装置１は取り外しが容易である。したがって、部品の不具合時
の性能検査や、チップ交換の容易性という観点からも、基板２１５に直接ＮＡＮＤメモリ
１２、コントローラ１３等の部品を実装する場合よりも優れていると言える。
【００８３】
また、本実施形態において半導体装置１は、スロット等に挿し込まれる構造ではない。
したがって、メインボード２０５と半導体装置１との接続部は、基板１１の第１縁部１１
ａのみに沿って構成される必要はなく、例えば隣り合う二つの縁部に設けられても良い。
この場合、コネクタ部２１の周辺における配線の集中を抑制することが可能になり、半導
体装置１において配線の引き回し等の自由度が高くなる。このため、ＮＡＮＤメモリ１２
、コントローラ１３、及びＤＲＡＭ１４等の電子部品をよりコンパクトに配置することも
可能になるため、半導体装置１の小型化も可能になる。
【００８４】
さらにメインボード２０５においても同様に、半導体装置１とホスト装置２０１とがデ
ータのやり取りを行うための配線を一つのインターフェース部２２１に集束させる必要が
なく、メインボード２０５においても配線の引き回しや部品実装の自由度が高くなる。
【００８５】
また、本実施形態においてコネクタ部２１及びインターフェース部２２１は、互いを接
続するための部品を実装せずに基板１１及び基板２１５の側面に設けられる。このような
構成においては、ホスト装置２０１を実現するために用いられる部品点数を減らすことが
できるだけでなく、部品実装用のスペース及びそれに伴う配線を考慮する必要がなく、半
導体装置１及びメインボード２０５の小型化や、設計自由度の向上に繋がる。
【００８６】
さらに、本実施形態において半導体装置１を筐体２０２に固定すると同時に電気的な接
続が行われる。したがって、電気的接続を行うための、例えば挿抜を行うためのスペース
を設計時に考慮する必要がなく、ホスト装置２０１の小型化にも繋がる。
【００８７】
以上、第１実施形態について説明したが、半導体装置１の実施形態はこれに限られない
。次に、第２実施形態に係る半導体装置について説明する。なお、第１実施形態の構成と
同一または類似の機能を有する構成は、同一の符号を付してその説明を省略する。また、
下記に説明する以外の構成は、第１実施形態と同一である。
【００８８】
（第２実施形態）
本実施形態に係る半導体装置１を図１２に示す。図１２において、（ａ）は平面図、（
ｂ）は下面図、（ｃ）は側面図である。また、図１３は本実施形態に係る半導体装置１及
びメインボード２０５の側面断面図である。
【００８９】
本実施形態におけるコネクタ部５１は、図１２及び図１３に示すように段５１ａを有す
る。基板１１は多層基板であるため、コネクタ部５１を成す領域の層の数を他の領域より
少なく、すなわちコネクタ部５１を薄く加工することで、図１３に示すような段５１ａが
実現可能である。
【００９０】
また、基板１１の段５１ａにおいて、基板１１の第１面１１ａと略平行の面に第１メッ
キ（第１金属部）５１ｂが設けられ、第１メッキ５１ｂは第一実施形態と同様に基板１１
の導電層２０と電気的に接続されている。
【００９１】
また、メインボード２０５はインターフェース部２５１を有する。インターフェース部
２５１は、図１３に示すように段２５１ａを有する。基板１１と同様に、メインボード２
０５を成す基板２１５も多層基板である。したがって、本実施形態における基板１１と同
様に一部を薄くすることで段２５１ａを設けることが可能である。
【００９２】
さらに、段２５１ａにおいて、半導体装置１を貫通部２２０に嵌め込んだ時に第１メッ
キ５１ｂと接する面に、第２メッキ（第２金属部）２５１ｂが設けられる。このメッキ同
士が接触することで、半導体装置１とホスト装置２０１とが電気的に接続される。
【００９３】
メインボード２０５と同様に、基板１１も筐体２０２に対してネジ止めすることで、基
板１１の厚さ方向に対する半導体装置１の固定が可能になる。さらに、メインボード２０
５の段２５１ａ及び複数の第２凸部２２１ｂが、基板１１の段５１ａ及び複数の第２凹部
２２と其々噛合することで、半導体装置１は基板１１の面方向に対しても固定される。
【００９４】
尚、段５１ｂ、２５１ｂにネジ穴を設けて筐体２０２に対してネジ止めを行っても良い
。この場合、ネジによって第１メッキ５１ｂが第２メッキ２５１ｂ側へ押圧されることに
なるため、電気的接続の安定化を図ることができる。この場合に用いられるネジは、プラ
スチックなどの絶縁材料製のものが望ましい。
【００９５】
尚、本実施形態において基板１１及びメインボード２０５には、第１実施形態と同様に
第２凹部２２、及び第２凸部２２２が設けられている。しかし、半導体装置１の固定方法
はこれに限られず、例えばコネクタ部５１、及びインターフェース部２５１に設けられた
段と同様の構造を有しても良い。
【００９６】
また本実施形態でも第一実施形態と同様に、第１金属部５１ｂと基板１１との間に弾性
材料を介在させても良い。本実施形態の場合、ネジ止め方向と弾性材料の押圧方向が略一
致するため、より安定した電気的接続が可能になる。
【００９７】
本実施形態においても、半導体装置１はメインボード２０５と略同一平面上に位置する
構成を成しており、半導体装置１、及びメインボード２０５を実装するスペースを小さく
することが可能であり、ホスト装置２０１の薄型化に繋がる。
【００９８】
また、本実施形態においても基板２１５の貫通部２２０に半導体装置１を嵌め込む例を
示したが、これに限られない。また、本実施形態においても第２固定部２３１に半導体装
置１を固定するに伴い、半導体装置１とメインボード２０５は電気的に接続される。
【００９９】
（第３実施形態）
本実施形態に係る半導体装置１及びメインボード２０５の側面断面図を図１４に示す。
コネクタ部は、前述した第１及び第２実施形態のように必ずしも基板１１の側面に設けら
れている必要はなく、コネクタ部品として基板１１の第１面１１ａに実装されていても良
い。同様に、メインボード２０５に設けられるインターフェース部も、基板２１５の実装
面２１５ａに実装されていても良い。
【０１００】
本実施形態では、コネクタ部６１及びインターフェース部２６１は共に、実装面２１５
ａにコネクタ部品として実装されている。コネクタ部６１及びインターフェース部２６１
は部品上面（実装面２１５ａの反対側の面）に金属部６１ａ、金属部２６１ａを其々有す
る。また、図１４に示すようにコネクタ部６１及びインターフェース部２６１は、カバー
３０２によって覆われる。
【０１０１】
コネクタ部６１、インターフェース部２６１、及びカバー３０２の断面図を図１５に示
す。図１５に示すようにカバー３０２は、内側に導電部３０２ａが設けられており、コネ
クタ部６１に設けられた金属部６１ａとインターフェース部２６１に設けられた金属部２
６１ａとが、カバー３０２に設けられた導電部３０２ａを介して電気的に接続される。
【０１０２】
本実施形態において、金属部６１ａ及び金属部２６１ａは例えば複数設けられ、互いを
接続するために設けられた複数の導電部３０２ａによって其々接続されるような構成でも
良いし、図１６に示すように、カバー３０２でコネクタ部６１及びインターフェース部２
６１を覆う際に、雄端子状の金属部６１ａ及び２６１ａが、雌端子状の導電部３０２ａに
挿し込まれ、カバー３０２の内部に設けられた導電層（図示せず）によって其々電気的に
接続されるような構成でも良い。
【０１０３】
また、本実施形態におけるコネクタ部６１及びインターフェース部２６１のメッキは、
互いが直接接触する様に側面に設けられていても良く、この場合、半導体装置１を第２固
定部２３１に固定するに伴いコネクタ部６１及びインターフェース部２６１が当接され、
電気的に接続されることになる。尚、カバー３０２によってコネクタ部６１及びインター
フェース部２６１は互いに押圧された状態で固定され、電気的接触の安定性が保たれる。
【０１０４】
尚本実施形態の場合、第１及び第２実施形態におけるコネクタ部、インターフェース部
とは異なり、接続部が基板１１及び基板２１５に対して其々の実装面側に突出した構成と
なる。しかし、図１４に示すように、基板１１及び基板２１５には、ＮＡＮＤメモリ１２
をはじめとした様々な電子部品が実装されているため、これらが突出した高さの範囲内で
コネクタ部６１、及びインターフェース部２６１を設ければ、実装スペースの広さを変更
する必要もなく、第１及び第２実施形態と同様に、ホスト装置２０１の薄型化が可能であ
る。
【０１０５】
（第４実施形態）
本実施形態に係る半導体装置１のコネクタ部７１、及びメインボード２０５のインター
フェース部２７１を図１７に示す。
【０１０６】
図１７に示すように半導体装置１に設けたコネクタ部７１は、複数の雄端子７１ａを有し
ている。また、基板２１５の実装面２１５ａに設けたインターフェース部２７１は、前述
した雄端子７１ａと同数の複数の雌端子２７１ａを有しており、雄端子７１ａが雌端子２
７１ａに挿し込まれることによって電気的接続が成される。
【０１０７】
本実施形態における電気的接続は、ピン状の端子を挿し込むことによって成されるため
、導電性物質（例えばメッキ）同士を単に接触させた構造よりも電気的に安定な構造とな
る。
【０１０８】
さらに、本実施形態においてコネクタ部７１及びインターフェース部２７１は其々基板
１１及び基板２１５の実装面側に突出した構造となっているが、前述したように、基板１
１及び基板２１５には、ＮＡＮＤメモリ１２をはじめとした様々な電子部品が実装されて
いるため、これらが突出した高さの範囲内でコネクタ部７１、及びインターフェース部２
７１を設ければ、実装スペースの広さを変更する必要もなく、結果的にホスト装置２０１
の薄型化を可能にするという効果を奏する。
【０１０９】
（第５実施形態）
本実施形態において、半導体装置１をタブレット型ポータブルコンピュータ２０１に実
装した図を図１８に示す。本実施形態において基板１１の実装面１１ａは、メインボード
２０５の基板２１５の実装面２１５ａとは反対側に位置する。したがって本実施形態の半
導体装置１は、突出した部品が表示モジュールの反対側を向くことになる。
【０１１０】
以上の構成において、半導体装置１は表示モジュールにおける発熱の影響を回避するこ
とができ、半導体装置１の動作安定性を向上させることが可能になる。また、コントロー
ラ１３とタブレット型ポータブルコンピュータ２０１の筐体２０２とが離間されているこ
とで、コントローラ１３から放熱された該熱のタブレット型ポータブルコンピュータ２０
１の表面への拡散が抑制され、タブレット型ポータブルコンピュータ２０１の表面温度の
上昇を防ぐことができる。このため、タブレット型ポータブルコンピュータ２０１の利用
者の安全性が保たれ、利便性を向上させることができる。
【０１１１】
また、本実施形態においても基板１１と基板２１５は略同一平面上に位置する。したが
って、タブレット型ポータブルコンピュータ２０１の厚さ方向に関して、メインボード２
０５を実装するために要するスペース内に半導体装置１が収まることになり、タブレット
型ポータブルコンピュータ２０１の薄型化が可能になる。
【０１１２】
尚、本実施形態におけるコネクタ部とインターフェース部との接続部は、第１乃至第５
実施形態に示したいずれの構成を有していても良い。
【０１１３】
（第６実施形態）
本実施形態におけるメインボード２０５を図１９に示す。図１９に示すように、本実施
形態では略矩形形状の基板２１６に切欠き部２９０を設けている。この切欠き部２９０の
位置に半導体装置１が図２０のように実装される。
【０１１４】
尚、本実施形態におけるコネクタ部とインターフェース部との接続部は、第１乃至第５
実施形態に示したいずれの構成を有していても良い。図１９及び図２０においては、第１
実施形態で示したコネクタ部２１とインターフェース部２２１を用いた例を示している。
【０１１５】
このような構成において、基板１１及び基板２１５が略同一平面上に並んだ構造となる
ため、ホスト装置２０１の厚さ方向に関して、メインボード２０５を実装するために要す
るスペース内に半導体装置１が収まることになり、ホスト装置２０１の薄型化が可能にな
る。
【０１１６】
また、本実施形態においては切欠き部２９０を設けたが、この構成も必ずしも必要でな
く、部品が実装された基板１１及び基板２１５を並べて、第１固定部２３０及び第２固定
部２３１に其々固定するだけでも良い。この場合も、第１固定部２３０及び第２固定部２
３１の突出部の高さ寸法をそろえることでホスト装置２０１の薄型化を可能にする。また
、半導体装置１の固定に伴い、半導体装置１とメインボード２０５が電気的に接続される
。
【０１１７】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示し
たものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、
その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種
々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範
囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含ま
れる。
【符号の説明】
【０１１８】
１  半導体装置、１１  基板、１２  ＮＡＮＤメモリ、１３  コントローラ、１４  ＤＲ
ＡＭ、１５  オシレータ、１６  ＥＥＰＲＯＭ、１７  電源回路、１８  温度センサ、１
９  その他の電子部品、２０  導電層、２１  コネクタ部、２１ａ  第１凹部、２１ｂ  
第１メッキ（第１金属部）、２２  第２凹部、３１  パッケージ基板、３２  半導体メモ
リ、３３  ボンディングワイヤ、３４  封止部、３５  半田ボール、３８  マウントフィ
ルム、４１  パッケージ基板、４２  コントローラチップ、４３  ボンディングワイヤ、
４４  封止部、４５  半田ボール、４８  マウントフィルム、５１  コネクタ部、５１ａ
段、５１ｂ  第１メッキ（第１金属部）、６１  コネクタ部、６１ａ  金属部、７１  
コネクタ部、２０１  ホスト装置（タブレット型ポータブルコンピュータ）、２０２  筐
体、２０３  表示モジュール、２０４  半導体装置、２０５  メインボード、２０６  保
護板、２０７  ベース、２０８  フレーム、２１０  実装部、２１１  バンパー部、２１
２  第１の実装スペース、２１３  第２の実装スペース、２１４  パネル、２１５  基板
、２１６  回路部品、２１７  ネジ穴、２１８  入力装置、２１９  接続部、２２０  貫
通部、２２１  インターフェース部、２２１ａ  第１凸部、２２１ｂ  第２メッキ、２２
２  第２凸部、２２５  導電層、２３０  第１固定部、２３１  第２固定部、２５１  イ
ンターフェース部、２５１ａ  段、２５１ｂ  第２メッキ（第２金属部）、２５１ｃ  ネ
ジ穴、２６１  インターフェース部、２６１ａ  金属部、２７１  インターフェース部、
２９０  切欠き部、３０１  押圧部、３０２  カバー、３０２ａ  導電部、３１０  弾性
材料。
【図１】
2016119425.tif 000003
【図２】
2016119425.tif 000004
【図３】
2016119425.tif 000005
【図４】
2016119425.tif 000006
【図５】
2016119425.tif 000007
【図６】
2016119425.tif 000008
【図７】
2016119425.tif 000009
【図８】
2016119425.tif 000010
【図９】
2016119425.tif 000011
【図１０】
2016119425.tif 000012
【図１１】
2016119425.tif 000013
【図１２】
2016119425.tif 000014
【図１３】
2016119425.tif 000015
【図１４】
2016119425.tif 000016
【図１５】
2016119425.tif 000017
【図１６】
2016119425.tif 000018
【図１７】
2016119425.tif 000019
【図１８】
2016119425.tif 000020
【図１９】
2016119425.tif 000021
【図２０】
2016119425.tif 000022