(57)【要約】【課題】半導体装置基板における素子層側の面と、支持基板との間の距離が均一になる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、第１の面を有し、第１の面から突出する電極部１４を有する半導体装置基板１０と、支持基板２０とを対向させる工程であって、電極部１４とは異なる位置に電極部よりも高さの高いスペーサ２１を配置した状態で、半導体装置基板１０の第１の面と、支持基板２０とを対向させる工程と、半導体装置基板１０の第１の面と支持基板２０との間に配置された接着層１６を用いて、半導体装置基板１０と支持基板２０とを接着する工程と、を備える。【選択図】図８
2016048765.tif 000002
【特許請求の範囲】
【請求項１】
第１の面を有し、前記第１の面から突出する電極部を有する半導体装置基板と、支持基板とを対向させる工程であって、前記電極部とは異なる位置に前記電極部よりも高さの高いスペーサを配置した状態で、前記半導体装置基板の前記第１の面と、前記支持基板とを対向させる工程と、
前記半導体装置基板の前記第１の面と前記支持基板との間に配置された接着層を用いて、前記半導体装置基板と前記支持基板とを接着する工程と、
を備える半導体装置の製造方法。
【請求項２】
前記対向させる工程では、
前記電極部とは異なる位置と対向する前記支持基板の部分に前記スペーサが配置された前記支持基板と、前記半導体装置基板とを対向させる請求項１に記載の半導体装置の製造方法。
【請求項３】
複数の前記スペーサを均一に配置する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体装置基板の前記第１の面は、前記電極部が配置される第１の領域と、前記第１の領域より密に前記電極部が配置される第２の領域とを有し、
前記対向させる工程では、
前記第１の領域には、前記第２の領域よりも、前記スペーサの密度が高くなるように、前記スペーサを配置する請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記半導体装置基板と、前記支持基板とを、前記スペーサを配置せずに、前記接着層を用いて接着して形成された基板複合体の前記接着層の厚さを測定したデータに基づいて、前記接着層の厚さが相対的に薄い領域を求め、
前記接着層の厚さが相対的に薄い領域には、前記接着層の厚さが相対的に厚い領域よりも、前記スペーサの密度が高くなるように追加の前記スペーサを配置する請求項３に記載の半導体装置の製造方法。
【請求項６】
前記スペーサのヤング率は、１〜２０ＧＰａである請求項１〜５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記接着する工程では、
一対のプレート間に、前記半導体装置基板と前記支持基板とを挟んで、前記半導体装置基板及び前記支持基板を押圧し、前記半導体装置基板と前記支持基板とを接着する請求項１〜６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記スペーサの形状は異方性を有する請求項１〜７の何れか一項に記載の半導体装置の製造方法。
【請求項９】
前記スペーサは、前記半導体装置基板又は前記支持基板の中心側から外方に向かって延びる形状を有する請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
電子装置の高性能化及び低消費電力化に伴って、半導体装置の製造技術が改良されている。
【０００３】
例えば、トランジスタ等の素子を有する素子層が半導体基板に形成された複数の半導体装置基板を積層して、３次元的な構造を有する半導体装置を形成することが提案されている。
【０００４】
複数の半導体装置基板を積層することにより、より多くの素子を一つの半導体装置に含めることが可能となり、半導体装置の性能の向上できる。
【０００５】
また、別な半導体装置に配置されていた半導体装置基板を、一つの半導体装置に含めることにより、配線の長さを短くして、消費電力を低減することが可能となる。
【０００６】
一の半導体装置基板を、他の半導体装置基板に積層する前の工程では、半導体基板の裏面に対して研削等の加工を行って、半導体基板を貫通する貫通電極を露出させることが行われる。
【０００７】
半導体基板の裏面を研削する工程では、半導体装置基板の素子層側の面が支持基板に接着され、半導体装置基板の機械的強度が補強されて半導体基板の裏面の加工が行われる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１９７２２８号公報
【特許文献２】特開２００４−１５３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
半導体基板が歪んでいる場合、半導体装置基板と支持基板との間の距離が不均一となることがある。
【００１０】
本明細書では、上述した問題を解決し得る半導体装置の製造方法を提案することを課題とする。
【課題を解決するための手段】
【００１１】
本明細書に開示する半導体装置の製造方法の一形態によれば、第１の面を有し、上記第１の面から突出する電極部を有する半導体装置基板と、支持基板とを対向させる工程であって、上記電極部とは異なる位置に上記電極部よりも高さの高いスペーサを配置した状態で、上記半導体装置基板の上記第１の面と、上記支持基板とを対向させる工程と、上記半導体装置基板の上記第１の面と上記支持基板との間に配置された接着層を用いて、上記半導体装置基板と上記支持基板とを接着する工程と、を備える。
【発明の効果】
【００１２】
上述した本明細書に開示する半導体装置の製造方法の一形態によれば、半導体装置基板における素子層側の面と、支持基板との間の距離の均一性が向上される。
【００１３】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００１４】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００１５】
【図１】（Ａ）〜（Ｃ）は、従来例の半導体装置の製造方法の工程（その１）を説明する図である。
【図２】（Ｄ）〜（Ｆ）は、従来例の半導体装置の製造方法の工程（その２）を説明する図である。
【図３】本明細書に開示する半導体装置の製造方法の工程（その１）を説明する図である。
【図４】本明細書に開示する半導体装置の製造方法の工程（その２）を説明する図である。
【図５】本明細書に開示する半導体装置の製造方法の工程（その３）を説明する図である。
【図６】本明細書に開示する半導体装置の製造方法の工程（その４）を説明する図である。
【図７】本明細書に開示する半導体装置の製造方法の工程（その５）を説明する図である。
【図８】本明細書に開示する半導体装置の製造方法の工程（その６）を説明する図である。
【図９】本明細書に開示する半導体装置の製造方法の工程（その７）を説明する図である。
【図１０】本明細書に開示する半導体装置の製造方法の工程（その８）を説明する図である。
【図１１】本明細書に開示する半導体装置の製造方法の工程（その９）を説明する図である。
【図１２】本明細書に開示する半導体装置の製造方法の工程（その１０）を説明する図である。
【図１３】本明細書に開示する半導体装置の製造方法の工程（その１１）を説明する図である。
【図１４】本明細書に開示する半導体装置の製造方法の工程（その１１）を説明する図である。
【図１５】本明細書に開示するスペーサパターンを生成する設計装置を説明する図である。
【図１６】スペーサパターンの設計方法を説明するフローチャートである。
【図１７】スペーサを配置せずに形成された基板複合体の厚さを測定した結果を示す図である。
【図１８】支持基板上に配置されるスペーサパターンを説明する図である。
【図１９】（Ａ）は、半導体装置基板のスクライブ領域の平面図を示しており、（Ｂ）は、Ｘ７−Ｘ７線断面図である。
【図２０】スペーサの形状の他の例を示す図である。
【発明を実施するための形態】
【００１６】
最初に、従来例の３次元的な構造を有する半導体装置を形成する工程を説明する。
【００１７】
まず、図１（Ａ）に示すように、第１面１１０ａ及び第２面１１０ｂを有する半導体装置基板１１０が形成される。半導体装置基板１１０は、第１面１１０ａ側に素子層（図示せず）が形成された半導体基板１１１と、素子層と電気的に接続し、外方に向かって突出する複数の電極部１１５を備える。
【００１８】
次に、図１（Ｂ）に示すように、半導体装置基板１１０の第１面１１０ａと、支持基板１２０とを、接着層１１６を介在して対向させ、加熱しながら圧力を加えて、半導体装置基板１１０と支持基板１２０とを接着する。半導体装置基板１１０及び支持基板１２０は、図示しない一対のプレートに挟まれて圧力が加えられる。
【００１９】
半導体基板１１１は、不均一な圧力、又は半導体基板１１１の平坦度、又は半導体装置基板１１０及び支持基板１２０に圧力を加えるプレートの平坦度等の影響により歪んで、接着層１１６の厚さが均一ではなくなる場合がある。図１（Ｂ）に示す例では、半導体基板１１１は、その中央部が支持基板１２０側に向かって凸に湾曲しており、基板の中央部の接着層１１６の厚さは、基板の周辺部よりも薄い。
【００２０】
次に、図１（Ｃ）に示すように、支持基板１２０に支持された半導体装置基板１１０の第２面１１０ｂが研削されて、半導体基板１１１の厚さが薄く加工される。半導体基板１１１は、周辺部の厚さが、中央部よりも薄くなる。
【００２１】
次に、図２（Ｄ）に示すように、半導体装置基板１１０の第２面１１０ｂがエッチングされて、電極部１１５の端部が、第２面１１０ｂから突出する。電極部１１５が第２面１１０ｂから突出する長さは、基板の中央部では周辺部よりも短い。
【００２２】
次に、図２（Ｅ）に示すように、支持基板１２０が、接着層１１６から取り除かれ、接着層１１６が、半導体装置基板１１０から取り除かれる。そして、半導体装置基板１１０が積層される他の半導体装置基板１３１が用意される。他の半導体装置基板１３１は、半導体装置基板１１０の各電極１１５と対応する電極１３５と、各電極１３５上に配置されたバンプ１３６を備える。半導体装置基板１１０は、その第１面１１０ａを他の半導体装置基板１３１と対向するように配置される。
【００２３】
次に、図２（Ｆ）に示すように、各電極１１５をバンプ１３６を介して対応する電極１３５と電気的に接続させて、半導体装置基板１１０を他の半導体装置基板１３１と接合することにより、半導体装置が形成される。
【００２４】
しかし、基板の中央部の電極１１５は、第１面１１０ａから突出する長さが短いので、対応する電極１３５と電気的に接合しない場合がある。
【００２５】
これは、図１（Ｂ）に示す工程において、半導体基板１１１が歪んでおり、半導体装置基板１１０の第１面１１０ａと、支持基板１２０との間の距離が不均一となっていることに起因する。
【００２６】
次に、以下、本明細書で開示する半導体装置の製造方法の好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２７】
本実施形態の半導体装置の製造方法は、素子層が形成された半導体基板と、素子層から突出するように形成された電極部とを有する半導体装置基板を、支持基板と接着する工程を有する。まず、半導体装置基板を準備する工程を説明し、次に、支持基板を準備する工程を説明した後、両基板を接着する工程を説明する。
【００２８】
まず、図３（Ａ）及び図３（Ｂ）に示す半導体装置基板１０が形成される。
【００２９】
図３（Ａ）は、半導体装置基板１０の断面図を示し、図３（Ｂ）は、半導体装置基板１０の平面図を示す。図３（Ａ）は、図３（Ｂ）のＸ１−Ｘ１線断面図である。
【００３０】
半導体装置基板１０は、素子層１２が形成された半導体基板１１と、素子層１２と電気的に接続する配線層１３と、配線層１３を介して素子層１２と電気的に接続し、外方に向かって突出する複数の電極部１４を有する。
【００３１】
素子層１２は、例えば、トランジスタ等の能動素子又は抵抗等の受動素子を有する。配線層１３は、絶縁体層及び絶縁体層内に配置された導電体層を有し、素子層１２内の素子同士を電気的に接続し、また、素子層１２内の素子と電極部１４とを電気的に接続する。
【００３２】
半導体装置基板１０は、第１面１０ａ及び第２面１０ｂを有する。第１面１０ａは、素子層１２側の面である。第２面１０ｂは、素子層１２とは反対側の面であり、後の工程において研削等の加工がなされる。
【００３３】
複数の電極部１４は、第１面１０ａから外方に向かって延びるように形成される。複数の電極部１４は、同じ高さを有する。電極部１４は、例えば、半導体装置基板１０が、他の半導体装置基板と積層された時に、他の半導体装置基板の対応する電極部と電気的に接続するために使用される。電極部１４としては、例えば、Ｃｕピラー又はバンプを用いることができる。素子の集積度を高める観点からは、寸法の小さいＣｕピラーを用いることが好ましい。
【００３４】
図３（Ｂ）に示すように、電極部１４は、半導体装置基板１０の第１面１０ａ上に設計レイアウトに従って配置される。図３（Ｂ）に示す例では、半導体装置基板１０は、第１面１０ａにおける電極部１４の密度が相対的に低い電極部の疎な領域Ｒ１と、電極部１４の密度が相対的に高い電極部の密な領域Ｒ２を有する。
【００３５】
また、半導体装置基板１０は、配線層１３から、素子層１２を貫通して、半導体基板１１の内部まで延びる複数の貫通電極１５を有する。貫通電極１５は、素子層１２内の素子、又は配線層１３を介して電極部１４と電気的に接続する。
【００３６】
次に、図４（Ａ）及び図４（Ｂ）に示すように、半導体装置基板１０の第１面１０ａ上に、接着材が塗布されて接着層１６が形成される。接着層１６は、例えば、スピンコート法を用いて、半導体装置基板１０上に形成される。接着層１６の厚さは、電極部１４を覆うような厚さにすることが、支持基板２０との接着性を高める観点から好ましい。図４（Ａ）は、図４（Ｂ）のＸ２−Ｘ２線断面図である。
【００３７】
接着層１６は、例えば、熱硬化性樹脂、光硬化性樹脂又は熱及び光により硬化する樹脂等の接着材を用いることができる。また、接着層１６は、接着時に加熱により流動性を生じさせて接着性を高める観点から熱可塑性を有することが好ましい。また、接着層１６は、後の工程において半導体装置基板１０から取り除かれるので、熱又は光等のエネルギーの注入により除去可能であることが好ましい。
【００３８】
次に、図５（Ａ）及び図５（Ｂ）に示す支持基板２０が用意される。支持基板２０は、半導体装置基板１０の第２面１０ｂが加工される時に、接着層１６を介して接着された半導体装置基板１０を支持する。支持基板２０は、半導体装置基板１０と対応する形状を有することが好ましい。支持基板２０は、光硬化性の接着層１６に光を照射する観点から、光透過性の材料を用いて形成されることが好ましい。図５（Ａ）は、図５（Ｂ）のＸ３−Ｘ３線断面図である。
【００３９】
次に、図６（Ａ）及び図６（Ｂ）に示すように、感光性のレジスト材料により形成されるレジスト層２１ａを支持基板２０上に形成する。レジスト層２１ａは、例えば、スピンコート法を用いて、支持基板２０上に形成される。図６（Ａ）は、図６（Ｂ）のＸ４−Ｘ４線断面図である。
【００４０】
次に、図７（Ａ）及び図７（Ｂ）に示すように、リソグラフィー技術を用いて、レジスト層２１ａをパターニングして、複数のスペーサ２１が支持基板２０上に形成される。感光性材料を用いてスペーサ２１を形成すると、リソグラフィー技術を用いて、パターニング法を使用できる観点から好ましい。図７（Ａ）は、図７（Ｂ）のＸ５−Ｘ５線断面図である。
【００４１】
スペーサ２１は、支持基板２０が半導体装置基板１０の第１面１０ａと対向した時に、電極部１４と対向しない支持基板２０の部分に配置される。また、スペーサ２１の高さは、電極部１４の高さよりも高いので、半導体装置基板１０と支持基板２０とを接着する時に、電極部１４が支持基板２０と接触しないようになされている。
【００４２】
感光性のレジスト材料を用いて、スピンコート法により形成されたレジスト層２１ａをパターニングして、１０μｍ〜３ｍｍの範囲の高さのスペーサ２１を形成した場合、スペーサ２１の高さのばらつきを０．５％以下にすることが可能である。
【００４３】
半導体装置基板１０と支持基板２０とを接着する時には、スペーサ２１が、半導体装置基板１０と支持基板２０との間に挟まれる。スペーサ２１は、半導体装置基板１０及び支持基板２０の両基板が押圧された状態で、両基板間を所定の距離に保つことができる機械的強度を有することが好ましい。
【００４４】
また、複数のスペーサ２１を支持基板２０上に均一に配置して、各スペーサ２１が均等に力を受けるようにすることが好ましい。複数のスペーサ２１を、支持基板２０上に均一に配置するとは、例えば、単位面積あたりに配置されるスペーサの数が等しいことをいう。
【００４５】
また、詳しくは後述するが、半導体装置基板１０の第１面１０ａにおける電極部の疎な領域Ｒ１と対向する支持基板２０の領域には、電極部の密な領域と対向する支持基板２０の領域よりもスペーサの密度が高くなるように追加のスペーサ２１が配置されることが好ましい。図７（Ｂ）には、追加のスペーサ２１を、斜線を付けて示す。
【００４６】
スペーサ２１の形成材料としては、上述した感光性材料の他に、例えば、熱硬化性樹脂、光硬化性樹脂又は熱及び光により硬化する樹脂を用いることができる。具体的には、スペーサ２１の形成材料として、エポキシ樹脂又はポリイミド樹脂を用いることができる。このような感光性材料以外の樹脂を用いる場合には、レジスト層２１ａに対応する樹脂の層を形成し、この樹脂の層上に、レジスト層を形成し、レジスト層をパターニングしてマスクを形成し、マスクを用いて、樹脂の層をパターニングして、スペーサ２１が形成される。樹脂の層として、フィルムを用いても良い。
【００４７】
スペーサ２１の形成材料として、ステンレス、アルミニウム又はセラミックス等の樹脂以外の材料を用いても良い。
【００４８】
また、詳しくは後述するが、スペーサ２１は、一対のプレート間に挟まれた半導体装置基板１０と支持基板２０とにより圧力を受けた状態において、半導体基板１１又はプレートが有する平坦度よりも大きく変形可能であることが好ましい。スペーサ２１がこのように変形可能であることにより、半導体基板１１又はプレートが有する平坦度に起因する局所的な凸凹の影響を吸収し、半導体装置基板１０と支持基板２０との間を所定の距離に保って、接着層１６の厚さの均一性を向上することができる。
【００４９】
このような観点から、スペーサ２１のヤング率は、１〜２０ＧＰａ、特に３〜７ＧＰａ、更に４〜６ＧＰａの範囲にあることが好ましい。
【００５０】
スペーサ２１の形状は異方性を有することが好ましい。半導体装置基板１０と支持基板２０とを接着するため両基板を押圧しながら接着する時には、接着層１６は加熱されて流動性を有する場合がある。スペーサ２１の形状が異方性を有することにより、接着材がスペーサ２１の形状に沿って流動するので、半導体装置基板１０と支持基板２０とを接着する時に、スペーサ２１が接着層１６内に埋め込まれていくことが容易になる。
【００５１】
図７（Ｂ）に示す例では、スペーサ２１は、縦長の形状を有している。各スペーサ２１は、その長手方向を揃えて、支持基板２０上に配置される。半導体装置基板１０の第１面１０ａにおける電極部の疎な領域Ｒ１と対向する支持基板２０の領域において、スペーサ２１の長手方向が、支持基板２０の中央側から外方に向かって延びる向きと一致するように、各スペーサ２１が配置される。
【００５２】
次に、図８（Ａ）及び図８（Ｂ）に示すように、一対のプレート３０ａ、３０ｂ間に、半導体装置基板１０と支持基板２０とを挟んで、半導体装置基板１０の第１面１０ａと支持基板２０とを接着層１６を介在させて対向させる。図８（Ａ）は、半導体装置基板１０の第１面１０ａと支持基板２０との間を、接着層１６の厚さに相等する距離だけ離間して対向させた状態を示す。図８（Ａ）は、図８（Ｂ）のＸ６−Ｘ６線断面図である。
【００５３】
図８（Ｂ）に示すように、電極部の疎な領域Ｒ１には、電極部の密な領域よりもスペーサ２１の密度が高く配置される。また、追加のスペーサを除いたスペーサ２１（斜線が付されていないスペーサ）は、電極部１４の間に均一に所定の密度で配置される。
【００５４】
次に、図９に示すように、一対のプレート３０ａ、３０ｂ間に、半導体装置基板１０と支持基板２０とを挟んで、半導体装置基板１０及び支持基板２０を押圧する。半導体基板１１が有する平坦度又はプレート３０ａ、３０ｂが有する平坦度よりも大きく複数のスペーサ２１を変形させて、半導体装置基板１０の第１面１０ａと支持基板２０とを接着する。ここで、平坦度は、例えば、基板又はプレートの厚さの最大値と最小値との差を意味する。
【００５５】
半導体基板１１は、例えば、シリコンウエハを用いることができる。シリコンウエハは、局所的には厚さが一定ではなく、凹凸を有している。また、プレート３０ａ、３０ｂの表面も、局所的には厚さが一定ではなく、凹凸を有している。従って、一対のプレート３０ａ、３０ｂ間に挟まれた半導体装置基板１０と支持基板２０との間の距離も、局所的には一定でないので、各スペーサ２１の圧力も一定ではない。そこで、上述したように、半導体基板１１が有する平坦度又はプレート３０ａ、３０ｂが有する平坦度よりも大きく複数のスペーサ２１を変形させるように、半導体装置基板１０及び支持基板２０を押圧する。このようにして、半導体装置基板１０の第１面１０ａと支持基板２０との間の距離をマクロ的にもミクロ的にも出来るだけ一定にすることができる。
【００５６】
スペーサ２１の高さと電極部１４の高さとの差は、一対のプレート３０ａ、３０ｂ間に挟まれたスペーサ２１が変形する変形量よりも大きいことが、電極部１４と支持基板２０との接触を防止する観点から好ましい。
【００５７】
また、図９に示す工程では、一対のプレート３０ａ、３０ｂを加熱して、熱可塑性を有する接着材に流動性を持たせることが、両基板の接着性を向上する観点から好ましい。
【００５８】
本実施形態で使用する支持基板２０では、均一に配置されるスペーサに加えて追加のスペーサが配置される。この追加のスペーサは、流動する接着材の動きを抑制して、接着層１６が局所的に薄くなることを防止する。以下、図１０を参照して、追加のスペーサの働きを説明する。
【００５９】
図１０は、図８（Ｂ）に対応する図であるが、追加のスペーサが配置されていない。ここで、加熱しながら、一対のプレート３０ａ、３０ｂ間に、半導体装置基板１０と支持基板２０とを挟んで、半導体装置基板１０及び支持基板２０を押圧すると、電極が疎な領域Ｒ１では、接着材が流動し易いので、大きく移動する結果、接着層が局所的に薄くなるおそれがある。そして、接着層が薄い領域では、半導体装置基板１０と支持基板２０との接着力が十分でなくなる場合がある。また、支持基板２０と接着された半導体装置基板１０の第２面１０ｂが研削等の加工を受ける時にも、接着層１６の温度が上昇して、接着材が流動する場合がある。このような時にも、追加のスペーサは、接着材の流動を抑制する。
【００６０】
そこで、本実施形態では、電極が疎な領域Ｒ１に追加のスペーサを配置することにより、接着層が局所的に薄くなることを防止する。接着層が薄くなることが防止される結果、半導体装置基板１０と支持基板２０との接着力が低下することが防止される。
【００６１】
次に、図１１に示すように、半導体装置基板１０と支持基板２０とが接着された基板複合体が、一対のプレート３０ａ、３０ｂ間から取り外される。そして、基板複合体の支持基板２０側を支持して、半導体装置基板１０の第２面１０ｂが研削され、半導体基板１１の厚さが薄くなるように加工される。半導体装置基板１０の第１面１０ａと、支持基板２０との間の距離が均一性が向上するので、薄く研削された半導体基板１１の厚さの均一性が向上する。
【００６２】
次に、図１２に示すように、半導体装置基板１０の第２面１０ｂがエッチングされて、各貫通電極１５が、第２面１０ｂから露出して外方に延びるように加工される。半導体装置基板１０の半導体基板１１の厚さは一定であり、第２面１０ｂから外方に延びる各貫通電極１５の長さも均一である。
【００６３】
次に、図１３に示すように、支持基板２０が接着層１６から取り除かれた後、接着層１６が、半導体装置基板１０から取り除かれる。
【００６４】
次に、図１４に示すように、各貫通電極１５を、バンプ２７を介して対応する電極部２６と電気的に接続させて、半導体装置基板１０を、他の半導体装置基板２５と接合することにより、半導体装置１が形成される。
【００６５】
上述した本実施形態の半導体装置の製造方法によれば、半導体装置基板１０の第１面１０ａと、支持基板２０との間の距離がより均一になるように接着されるので、裏面が研削された半導体基板１１の厚さの均一性が向上される。そのため、半導体装置基板１０の第２面１０ｂがエッチングされると、第２面１０ｂから外方に延びる各貫通電極１５の長さの均一性が向上するので、半導体装置基板１０の各貫通電極１５と、他の半導体装置基板２５の電極部２６との接合不良が抑制される。
【００６６】
次に、上述した半導体装置の製造方法において、スペーサパターンを設計する設計方法について、図１５〜図１９を参照しながら、以下に説明する。
【００６７】
本実施形態の設計方法では、まず、スペーサを配置せずに、半導体装置基板１０の第１面１０ａと支持基板２０とを接着して形成された基板複合体の接着層１６の厚さを測定したデータに基づいて、接着層１６の厚さが相対的に薄い領域を求める。次に、接着層１６の厚さが相対的に薄い領域には、接着層１６の厚さが相対的に厚い領域よりも、スペーサ２１の密度が高くなるように追加のスペーサ２１が配置されるように、スペーサの位置を示すスペーサパターンを生成する。
【００６８】
以下に、本実施形態の設計方法を詳細に説明する。
【００６９】
図１５は、本明細書に開示するスペーサパターンを生成する設計装置を説明する図である。図１６は、スペーサパターンの設計方法を説明するフローチャートである。
【００７０】
図１５に示すように、設計装置４０は、演算部４１と、記憶部４２と、入力部４３と、表示部４４と、通信部４５を備える。
【００７１】
演算部４１は、記憶部４２に予め記憶されている所定のプログラムに従い、設計装置４０の各要素の制御及び各種処理を行い、処理中に生じるデータを一時的に保存するために記憶部４２を利用する。
【００７２】
記憶部４２は、所定のプログラムと共に、半導体装置基板１０の素子層１２、配線層１３、電極部１４及び貫通電極１５等の配置情報を有する設計レイアウトデータを記憶する。また、記憶部４２は、電極部１４が位置しない部分に複数のスペーサ２１を均一に配置する配置情報を有するスペーサレイアウトデータを有する。また、記憶部４２は、所定のプログラムを記憶する記憶媒体４２ａを読み出し可能なドライブを有していてもよい。
【００７３】
入力部４３は、設計装置４０のユーザによって操作されて、各種の情報を入力する。入力部４３としては、例えば、キーボード、マウス、又はタッチパネル等を用いることができる。演算部４１は、入力部４３から入力された各種の情報を用いて、各種処理を行う。
【００７４】
表示部４４は、演算部４１の制御によって、各種の情報を表示する。表示部４４としては、例えば、液晶パネルを用いることができる。
【００７５】
通信部４５は、外部のネットワーク等（図示せず）を介して、データの送受信を行うことができる。
【００７６】
次に、本実施形態の設計方法を、図１６に示すフローチャートを参照しながら、以下に説明する。
【００７７】
まず、ステップＳ１０において、半導体装置基板１０の第１面１０ａと、支持基板２０とを、スペーサを配置せずに、接着層１６を介在して対向させて接着して形成された基板複合体の接着層１６の厚さが測定される。この基板複合体は、図９に示す構造からスペーサを取り除いたものに相等する。
【００７８】
図１７は、スペーサを配置せずに形成された基板複合体の厚さを測定した結果を示す図である。
【００７９】
プロファイルＡは、半導体基板１１と、接着層１６と、支持基板２０を含む基板複合体の厚さを示す。プロファイルＢは、半導体装置基板１０の第２面１０ｂが研削された後における、基板複合体の半導体基板１１の厚さを示す。
【００８０】
既知である支持基板２０の厚さと、プロファイルＡ及びプロファイルＢのデータの差とに基づいて、接着層１６の厚さを求めることができる。即ち、プロファイルＡ及びプロファイルＢを測定することは、接着層１６の厚さを測定することに相等する。
【００８１】
設計装置４０は、プロファイルＡ及びプロファイルＢの測定データを入力して、記憶部４２に記憶する。また、設計装置４０は、支持基板２０の厚さを入力して、記憶部４２に記憶する。設計装置４０は、プロファイルＡ及びプロファイルＢのデータ及び支持基板２０の厚さに基づいて、接着層１６の厚さのデータを求める。
【００８２】
次に、ステップＳ１２において、設計装置４０は、記憶部４２に記憶した接着層１６の厚さを測定したデータに基づいて、接着層１６の厚さが相対的に薄い領域Ｑを求める。
【００８３】
図１７に示すように、プロファイルＡにおいて厚さが薄く且つプロファイルＢにおいて厚さが厚い領域が、接着層１６の厚さが相対的に薄い領域Ｑである。接着層１６の厚さが相対的に薄い領域Ｑでは、プロファイルＡにおける基板複合体の厚さが薄くなる。また、接着層１６の厚さが相対的に薄い領域Ｑでは、基板複合体における半導体装置基板１０の第２面１０ｂが研削される研削量が少ないので、プロファイルＢにおける半導体基板の厚さが厚くなる。
【００８４】
接着層１６の厚さが相対的に薄い領域Ｑは、基板の接着工程又は第２面の加工工程において、接着材が流動して接着層１６の厚さが薄くなったものと考えられる。そこで、接着層１６の厚さが相対的に薄い領域Ｑには、接着層１６の厚さが相対的に厚い領域よりも、スペーサの密度が高くなるように追加のスペーサを配置することが好ましい。
【００８５】
図１８は、支持基板上に配置されるスペーサパターンを説明する図である。
【００８６】
図１８では、支持基板の位置を示す支持基板パターン５０において、接着層１６の厚さが相対的に薄い領域５１が、斜線で示されている。領域５１は、支持基板パターン５０の中心Ｏに対して２つの同心円で囲まれた形状を有する。
【００８７】
次に、ステップＳ１４において、設計装置４０は、半導体装置基板１０の設計レイアウトデータに基づいて、スクライブ領域５３を求める。スクライブ領域５３は、素子層又は配線層又は電極部等の露光パターンが露光される露光領域５２と、その隣接する露光領域５２との間の領域である。スクライブ領域５３は、素子層又は配線層又は電極部等が配置されない領域なので、露光領域よりも電極部が疎な領域といえる。図１８では、露光領域５２及びスクライブ領域５３は、半導体装置基板１０に露光された時に対向する支持基板パターン５０上の位置に示されている。
【００８８】
次に、ステップＳ１６において、設計装置４０は、接着層１６の厚さが相対的に薄い領域５１と、スクライブ領域５３との重複する重複領域を求める。スクライブ領域５３は、矩形の露光領域５２の周囲を囲む形状を有する。
【００８９】
設計装置４０は、複数のスペーサパターン５４を、支持基板パターン５０に対して、以下のように配置する。
【００９０】
設計装置４０は、まず、電極部が位置しない部分である各スクライブ領域５３にスペーサパターン５４を配置して、複数のスペーサパターン５４を支持基板パターン５０上に均一に配置する。例えば、設計装置４０は、スクライブ領域５３を形成する４辺の各１辺に１つのスペーサパターン５４を配置することができる。
【００９１】
次に、ステップＳ１８において、設計装置４０は、領域５１と、スクライブ領域５３とが重複する重複領域に追加のスペーサが配置されるように、スペーサパターンを生成する。例えば、設計装置４０は、領域５１と重複するスクライブ領域５３を形成する１辺には、すでに配置されたスペーサパターン５４に加えて、追加のスペーサパターン５４を配置することができる。このようにして生成されたスペーサパターン５４を用いて、支持基板２０上に配置されるスペーサの位置を示すスペーサパターンが生成される。
【００９２】
図１９（Ａ）及び図１９（Ｂ）は、上述したようにスペーサパターン５４が生成された露光パターンを用いてスペーサが形成された支持基板２０と、半導体装置基板１０とが接着層１６を介して接着された状態を示す。図１９（Ａ）は、図１８の領域５５に対応する平面図を示しており、図１９（Ｂ）は、図１９（Ａ）のＸ７−Ｘ７線断面図を示す。
【００９３】
半導体装置基板１０は、素子層１２が形成された半導体基板１１と、素子層１２と電気的に接続する配線層１３と、配線層１３を介して素子層１２と電気的に接続し、外方に向かって突出する複数の電極部１４を有する。
【００９４】
配線層１３は、絶縁体層１３ａと、絶縁体層１３ａ内に配置される導電体層１３ｂを有する。配線層１３上には保護層１９が配置される。
【００９５】
電極部１４は、パッド１８を介して、導電体層１３ｂと電気的に接続する。
【００９６】
露光領域５２の周囲に沿ってガードリング１７が形成される。
【００９７】
スクライブ領域Ｓは、配線層１３内に形成されたガードリング１７に挟まれた領域である。スクライブ領域Ｓは、将来、半導体装置基板１０が個々の半導体装置に切断される切断領域である。スクライブ領域Ｓに位置する素子層１２には、素子は形成されていない。
【００９８】
スペーサ２１は、半導体装置基板１０のスクライブ領域Ｓと対向する支持基板２０上に配置される。
【００９９】
上述した設計方法を用いて、スペーサパターンを設計することにより、半導体装置基板１０の第１面１０ａにおける電極部の疎な領域にスペーサを配置することができる。また、上述した設計方法を用いて、スペーサパターンを設計することにより、基板の接着工程又は第２面の加工工程において、接着材が流動して接着層１６の厚さが薄くなることを防止するように、電極部の疎な領域に追加のスペーサを配置することができる。
【０１００】
本発明では、上述した実施形態の半導体装置の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１０１】
例えば、上述した設計方法では、電極部の疎な領域としてスクライブ領域を用いていたが、電極部の疎な領域は、スクライブ領域でなくてもよい。
【０１０２】
また、上述した説明では、スペーサは、支持基板上に形成されていたが、スペーサを、半導体装置基板上に形成してもよい。この場合、接着層を支持基板上に形成した上で、半導体装置基板と支持基板とを接着することが好ましい。
【０１０３】
また、スペーサの形状は、上述したように、異方性を有することが好ましいが、図２０に示すような形状を有していてもよい。図２０に示す例では、スペーサ２１は、支持基板２０の中心Ｏ側から外方に向かって延びる形状を有している。同様に、スペーサを、半導体装置基板上に形成する場合には、スペーサは、半導体装置基板の中心側から外方に向かって延びる形状を有するように形成される。
【０１０４】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【０１０５】
以上の上述した各実施形態に関し、更に以下の付記を開示する。
【０１０６】
（付記１）
第１の面を有し、前記第１の面から突出する電極部を有する半導体装置基板と、支持基板とを対向させる工程であって、前記電極部とは異なる位置に前記電極部よりも高さの高いスペーサを配置した状態で、前記半導体装置基板の前記第１の面と、前記支持基板とを対向させる工程と、
前記半導体装置基板の前記第１の面と前記支持基板との間に配置された接着層を用いて、前記半導体装置基板と前記支持基板とを接着する工程と、
を備える半導体装置の製造方法。
【０１０７】
（付記２）
前記対向させる工程では、
前記電極部とは異なる位置と対向する前記支持基板の部分に前記スペーサが配置された前記支持基板と、前記半導体装置基板とを対向させる付記１に記載の半導体装置の製造方法。
【０１０８】
（付記３）
複数の前記スペーサを均一に配置する付記１又は２に記載の半導体装置の製造方法。
【０１０９】
（付記４）
前記半導体装置基板の前記第１の面は、前記電極部が配置される第１の領域と、前記第１の領域より密に前記電極部が配置される第２の領域とを有し、
前記対向させる工程では、
前記第１の領域には、前記第２の領域よりも、前記スペーサの密度が高くなるように、前記スペーサを配置する付記１又は２に記載の半導体装置の製造方法。
【０１１０】
（付記５）
前記半導体装置基板と、前記支持基板とを、前記スペーサを配置せずに、前記接着層を用いて接着して形成された基板複合体の前記接着層の厚さを測定したデータに基づいて、前記接着層の厚さが相対的に薄い領域を求め、
前記接着層の厚さが相対的に薄い領域には、前記接着層の厚さが相対的に厚い領域よりも、前記スペーサの密度が高くなるように追加の前記スペーサを配置する付記３に記載の半導体装置の製造方法。
【０１１１】
（付記６）
前記スペーサのヤング率は、１〜２０ＧＰａである付記１〜５の何れか一項に記載の半導体装置の製造方法。
【０１１２】
（付記７）
前記接着する工程では、
一対のプレート間に、前記半導体装置基板と前記支持基板とを挟んで、前記半導体装置基板及び前記支持基板を押圧し、前記半導体装置基板と前記支持基板とを接着する付記１〜６の何れか一項に記載の半導体装置の製造方法。
【０１１３】
（付記８）
前記スペーサの形状は異方性を有する付記１〜７の何れか一項に記載の半導体装置の製造方法。
【０１１４】
（付記９）
前記スペーサは、前記半導体装置基板又は前記支持基板の中心側から外方に向かって延びる形状を有する付記８に記載の半導体装置の製造方法。
【０１１５】
（付記１０）
前記接着する工程では、
前記半導体装置基板及び前記支持基板を押圧して、前記スペーサを変形させる付記７に記載の半導体装置の製造方法。
【０１１６】
（付記１１）
前記対向させる工程の前に、前記支持基板上に前記スペーサを形成するためのスペーサ形成層を形成する工程と、前記スペーサ形成層をパターニングして前記スペーサを形成する工程と、
を有する付記１〜１０の何れか一項に記載の半導体装置の製造方法。
【０１１７】
（付記１２）
前記半導体装置基板は、前記電極部と電気的に接続する素子層が形成された半導体基板と、前記素子層と電気的に接続し、前記素子層を貫通して前記半導体基板内に延びる貫通電極とを有し、
前記接着する工程の後に、前記半導体装置基板の前記第１の面とは反対側の前記半導体基板の面を加工して、前記貫通電極を露出させる工程を有する付記１〜１１の何れか一項に記載の半導体装置の製造方法。
【０１１８】
（付記１３）
前記露出させる工程の後に、露出された前記貫通電極と、他の半導体装置基板の電極とを接合する工程を有する付記１２に記載の半導体装置の製造方法。
【０１１９】
（付記１４）
前記半導体装置基板はスクライブ領域を有し、
前記スペーサは、前記スクライブ領域に配置する付記１〜１３の何れか一項に記載の半導体装置の製造方法。
【符号の説明】
【０１２０】
１    半導体装置
１０    半導体装置基板
１０ａ    第１面
１０ｂ    第２面
１１    半導体基板
１２    素子層
１３    配線層
１３ａ    絶縁体層
１３ｂ    導電体層
１４    電極部
１５    貫通電極
１６    接着層
１７    ガードリング
１８    パッド
１９    保護層
２０    支持基板
２１    スペーサ
２１ａ    レジスト層
２２    基板複合体
２５    他の半導体装置基板
２６    電極部
２７    バンプ
３０ａ    プレート
３０ｂ    プレート
４０    設計装置
４１    演算部
４２    記憶部
４３    入力部
４４    表示部
４５    通信部
５０    支持基板パターン
５１    接着層の厚さが相対的に薄い領域
５２    露光領域
５３    スクライブ領域
５４    スペーサパターン
５５    領域
Ｒ１    電極部の疎な領域
Ｒ２    電極部の密な領域
Ｑ    接着層の厚さが相対的に薄い領域
Ｓ    スクライブ領域
【図１】
2016048765.tif 000003
【図２】
2016048765.tif 000004
【図３】
2016048765.tif 000005
【図４】
2016048765.tif 000006
【図５】
2016048765.tif 000007
【図６】
2016048765.tif 000008
【図７】
2016048765.tif 000009
【図８】
2016048765.tif 000010
【図９】
2016048765.tif 000011
【図１０】
2016048765.tif 000012
【図１１】
2016048765.tif 000013
【図１２】
2016048765.tif 000014
【図１３】
2016048765.tif 000015
【図１４】
2016048765.tif 000016
【図１５】
2016048765.tif 000017
【図１６】
2016048765.tif 000018
【図１７】
2016048765.tif 000019
【図１８】
2016048765.tif 000020
【図１９】
2016048765.tif 000021
【図２０】
2016048765.tif 000022