(57)【要約】【課題】測定効率の低下を抑制しつつインピーダンス測定の精度を向上させることができる半導体集積回路およびインピーダンス測定方法の提供を図る。【解決手段】第１端子ＢＯ１に第１信号を出力する第１バッファ１１と、第２端子ＢＯ２に第２信号を出力する第２バッファ１２と、前記第１端子と前記第２端子の間に設けられ、前記第１バッファまたは前記第２バッファの出力インピーダンスを測定するときはオン状態となって前記第１端と前記第２端子を短絡するスイッチ素子７と、を有する。【選択図】図５
2016017948.tif 000002
【特許請求の範囲】
【請求項１】
第１端子に第１信号を出力する第１バッファと、
第２端子に第２信号を出力する第２バッファと、
前記第１端子と前記第２端子の間に設けられ、前記第１バッファまたは前記第２バッファの出力インピーダンスを測定するときはオン状態となって前記第１端子と前記第２端子を短絡するスイッチ素子と、を有する、
ことを特徴とする半導体集積回路。
【請求項２】
前記第２バッファは、前記第１バッファの出力インピーダンスを測定するときは高出力インピーダンス状態となり、
前記第１バッファは、前記第２バッファの出力インピーダンスを測定するときは高出力インピーダンス状態となる、
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１バッファおよび前記第２バッファは、隣接する位置に配置された１組のバッファペアである、
ことを特徴とする請求項１または請求項２に記載の半導体集積回路。
【請求項４】
前記バッファペアは、複数組設けられ、
複数組の前記バッファペアにおいて、それぞれの前記第１バッファの出力インピーダンス測定を同時に行い、また、それぞれの前記第２バッファの出力インピーダンス測定を同時に行うようになっている、
ことを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
第１端子に第１信号を出力する第１バッファ、および、第２端子に第２信号を出力する第２バッファを含む半導体集積回路におけるインピーダンス測定方法であって、
前記第１バッファの出力インピーダンスを測定するとき、
前記第２バッファを高出力インピーダンス状態とし、
前記第１端子と前記第２端子を短絡し、
前記第１端子を介して前記第１バッファを流れる電流を測定し、
前記第２端子を介して前記第１バッファの出力における電圧を測定する、
ことを特徴とするインピーダンス測定方法。
【請求項６】
前記第１バッファの出力インピーダンスの測定は、
前記第１バッファの出力信号を高レベル『Ｈ』に設定して、前記第１端子を介して前記第１バッファを流れる第１高レベル電流および前記第２端子を介して前記第１バッファの出力における第１高レベル電圧を測定し、さらに、
前記第１バッファの出力信号を低レベル『Ｌ』に設定して、前記第１端子を介して前記第１バッファを流れる第１低レベル電流および前記第２端子を介して前記第１バッファの出力における第１低レベル電圧を測定する、
ことを特徴とする請求項５に記載のインピーダンス測定方法。
【請求項７】
前記第２バッファの出力インピーダンスを測定するとき、
前記第１バッファを高出力インピーダンス状態とし、
前記第１端子と前記第２端子を短絡し、
前記第２端子を介して前記第２バッファを流れる電流を測定し、
前記第１端子を介して前記第２バッファの出力における電圧を測定する、
ことを特徴とする請求項５または請求項６に記載のインピーダンス測定方法。
【請求項８】
前記第２バッファの出力インピーダンスの測定は、
前記第２バッファの出力信号を高レベル『Ｈ』に設定して、前記第２端子を介して前記第２バッファを流れる第２高レベル電流および前記第１端子を介して前記第２バッファの出力における第２高レベル電圧を測定し、さらに、
前記第２バッファの出力信号を低レベル『Ｌ』に設定して、前記第２端子を介して前記第２バッファを流れる第２低レベル電流および前記第１端子を介して前記第２バッファの出力における第２低レベル電圧を測定する、
ことを特徴とする請求項７に記載のインピーダンス測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で言及する実施例は、半導体集積回路およびインピーダンス測定方法に関する。
【背景技術】
【０００２】
半導体集積回路(ＬＳＩ)の試験は様々なものが行われており、例えば、入出力バッファの出力インピーダンス(出力バッファのインピーダンス)の測定が行われている。
【０００３】
このような出力バッファのインピーダンス測定は、例えば、インピーダンスおよび出力電流特性が重要な高速入出力回路(Ｉ／Ｏ)を搭載するＳｏＣ(System-on-a-Chip)やＡＳＩＣ(Application Specific Integrated Circuit)等において行われている。
【０００４】
ところで、従来、半導体集積回路の測定技術としては、様々な提案がなされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０５−０２１５５６号公報
【特許文献２】特開平０５−２８３４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、例えば、ＳｏＣやＡＳＩＣ等のＬＳＩにおいて、出力バッファのインピーダンス測定が行われている。このＬＳＩの出力バッファのインピーダンス測定方法としては、例えば、出力バッファに電圧を印加し、流れる電流からインピーダンスを算出している。
【０００７】
しかしながら、このような手法では、例えば、ＬＳＩと測定治具間に接触抵抗が発生するため、測定値には、出力バッファのインピーダンスだけでなく、ＬＳＩと測定治具間の接触抵抗値も含まれることになる。
【０００８】
このような接触抵抗値を補正(補償)するために、例えば、測定値から予想される接触抵抗値を減じて出力バッファのインピーダンスを算出するといったことが行われている。ただし、正確な接触抵抗値は不明であるため、算出されるインピーダンスは不正確なものになってしまう。
【０００９】
また、接触抵抗の影響を少なくするために、接触抵抗発生の要因となる測定治具の汚れをクリーニングするなどの対策も取られている。しかしながら、頻繁にクリーニングを行うと、その都度、実際の測定を中断するため、測定の効率が低下することになる。
【課題を解決するための手段】
【００１０】
一実施形態によれば、第１端子に第１信号を出力する第１バッファと、第２端子に第２信号を出力する第２バッファと、スイッチ素子と、を有する半導体集積回路が提供される。
【００１１】
前記スイッチ素子は、前記第１端子と前記第２端子の間に設けられ、前記第１バッファまたは前記第２バッファの出力インピーダンスを測定するときはオン状態となって前記第１端子と前記第２端子を短絡する。
【発明の効果】
【００１２】
開示の半導体集積回路およびインピーダンス測定方法は、測定効率の低下を抑制しつつインピーダンス測定の精度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、半導体集積回路を測定治具に取り付ける様子を示す図である。
【図２】図２は、半導体集積回路における出力バッファのインピーダンス測定を説明するための図である。
【図３】図３は、本実施例に係る半導体集積回路における出力バッファのインピーダンス測定を行うときの等化回路を示す図である。
【図４】図４は、半導体集積回路の第１実施例の要部を示す回路図である。
【図５】図５は、本実施例に係るインピーダンス測定方法を説明するための図である。
【図６】図６は、図４に示す第１実施例の半導体集積回路におけるインピーダンス測定の様子を示す図である。
【図７】図７は、図６に示す半導体集積回路におけるインピーダンス測定の処理の一例を説明するためのフローチャートである。
【図８】図８は、半導体集積回路の第２実施例を示す回路図である。
【発明を実施するための形態】
【００１４】
まず、本実施例の半導体集積回路およびインピーダンス測定方法を詳述する前に、図１および図２を参照して、半導体集積回路およびインピーダンス測定方法の例およびその問題点を説明する。
【００１５】
図１は、半導体集積回路を測定治具に取り付ける様子を示す図である。図１において、参照符号１００は、半導体集積回路(ＬＳＩ)、２００は、テスタ(図示しない)の測定治具(ソケット)を示す。
【００１６】
図１に示されるように、ＬＳＩ１００は、複数の半田ボール(バンプ：端子)１０１が設けられ、このＬＳＩ１００の半田ボール１０１は、測定治具２００のコンタクタ２０１に接触して、テスタによる試験(例えば、ＤＣ試験)が行われる。
【００１７】
なお、測定治具２００のコンタクタ２０１は、ＬＳＩ１００の端子がリード(ピン)の場合にはＬＳＩのリードに対応した形状とされる。或いは、測定治具２００(コンタクタ２０１)としては、半導体チップ(ダイ)の端子に直接接触して試験を行うプローブピンであってもよい。
【００１８】
図２は、半導体集積回路における出力(入出力：Ｉ／Ｏ)バッファのインピーダンス測定を説明するための図である。ここで、図２(a)は理想的な出力バッファのインピーダンス測定を説明するためのものであり、図２(b)は実際の出力バッファのインピーダンス測定を説明するためのものである。
【００１９】
図２(a)に示されるように、理想的な出力バッファ１のインピーダンス測定を行う場合、例えば、電流計２および電圧源３を使用し、出力バッファ１に電圧を印加して流れる電流からインピーダンスを算出する。
【００２０】
しかしながら、図２(b)に示されるように、実際の出力バッファ１のインピーダンス測定は、例えば、ＬＳＩ１００の半田ボール１０１と測定治具２００のコンタクタ２０１間に接触抵抗４が存在する。そのため、電流計により測定された電流値には、出力バッファ１のインピーダンスだけでなく、接触抵抗４の抵抗値が加わることになる。
【００２１】
このような接触抵抗４による影響を補償するために、例えば、測定値から予想される接触抵抗４の抵抗値を減じて出力バッファ１のインピーダンスを算出するといったことが行われている。ただし、接触抵抗４の抵抗値は不明であるため、算出されるインピーダンスは不正確なものになる。
【００２２】
また、接触抵抗４の影響を少なくするために、接触抵抗４の要因となる測定治具２００(コンタクタ２０１)の汚れをクリーニングするなどの対策も考えられるが、クリーニングの度に測定を中断することになるため、測定効率の低下を来たす。
【００２３】
以下、半導体集積回路およびインピーダンス測定方法の実施例を、添付図面を参照して詳述する。図３は、本実施例に係る半導体集積回路における出力バッファのインピーダンス測定を行うときの等化回路を示す図である。
【００２４】
図３において、参照符号１は、出力バッファ(Ｉ／Ｏバッファ)、２は電流計、３は電圧源、４は接触抵抗、そして、５は電圧計を示す。なお、電圧源３の電圧をＶddとし、電流計２を流れる電流をＩとし、接触抵抗４の抵抗値をＲ１とし、接触抵抗４による降下電圧をΔＶとする。
【００２５】
ここで、図１および図２(b)を参照して説明したように、バッファ１の出力ノード(ＬＳＩ１００の端子(半田ボール１０１))と電流計２(測定治具２００のコンタクタ２０１)の間には、接触抵抗４が存在することになる。
【００２６】
図３に示されるように、例えば、バッファ１のインピーダンス測定を行う場合、接触抵抗４の抵抗値Ｒ１を測定するために、バッファ１の出力ノードに対して、直列接続された電流計２および電圧源３を接続して流れる電流Ｉを測定する。
【００２７】
さらに、バッファ１の出力ノードにおける電圧Ｖ０を電圧計５により測定する。なお、電圧計５は、後に詳述するように、例えば、バッファ１の出力ノードに短絡された別のバッファ(２)の出力端子(別の半田ボール１０１)に接続される。ここで、バッファ１の出力ノードの電圧を測定するときも、接触抵抗が存在することになるが、電圧測定であるため、この接触抵抗が問題となることはない。
【００２８】
すなわち、接触抵抗４による降下電圧ΔＶは、ΔＶ＝Ｖ０−Ｖddとなり、接触抵抗４の抵抗値Ｒ１は、Ｒ１＝ΔＶ／Ｉ＝(Ｖ０−Ｖdd)／Ｉとして算出される。そして、バッファ１の出力インピーダンスの測定は、電圧Ｖと電流Ｉの関係から求めることができる。
【００２９】
まず、バッファ１が低レベル『Ｌ』を出力するときに測定されるインピーダンスＲLは、バッファ１に流れる(バッファ１に流れ込む)電流をＩLとしたとき、ＲL＝Ｖ０／ＩLとなる。
【００３０】
また、バッファ１が高レベル『Ｈ』の電圧ＶHを出力するときに測定されるインピーダンスＲHは、バッファ１に流れる(バッファ１から流れ出す)電流をＩHとしたとき、ＲH＝(Ｖ０−Ｖdd)／ＩHとなる。
【００３１】
従って、バッファ１が低レベル『Ｌ』を出力するときのバッファ１のインピーダンスＢＲLは、ＢＲL＝(Ｖ０／ＩL)−Ｒ１、また、バッファ１が高レベル『Ｈ』を出力するときのバッファ１のインピーダンスＢＲHは、ＢＲH＝｛(Ｖ０−Ｖdd)／ＩH｝−Ｒ１となる。このように、本実施例の半導体集積回路によれば、測定効率の低下を抑制しつつインピーダンス測定の精度を向上させることができる。
【００３２】
図４は、半導体集積回路の第１実施例の要部を示す回路図である。図４において、参照符号１００は半導体集積回路(ＬＳＩ)、１１は第１出力バッファ(第１バッファ)、１２は第２出力バッファ(第２バッファ)、６はオアゲート、そして、７はスイッチ素子を示す。
【００３３】
図４に示されるように、第１実施例の半導体集積回路は、第１および第２の２つの出力バッファ１１，１２をペアとして、それぞれの出力バッファのインピーダンス測定を行うようになっている。
【００３４】
ここで、ペアとなる２つの出力バッファ１１，１２は、オアゲート６およびスイッチ素子７による配線等を考慮すると隣接する位置に配置された１組のバッファペアであるのが好ましいが、隣接しない２つの出力バッファであってもよいのはいうまでもない。
【００３５】
第１および第２出力バッファ１１，１２は、同様の回路構成を有し、ナンドゲート１１１，１２１、ノアゲート１１２，１２２、インバータ１１３，１２３、ｐＭＯＳトランジスタ１１４，１２４およびｎＭＯＳトランジスタ１１５，１２５を含む。
【００３６】
ここで、第１出力バッファ１１には、第１論理制御信号ＬＯ１および第１テストイネーブル信号ＴＥ１が入力され、また、第２出力バッファ１２には、第２論理制御信号ＬＯ２および第２テストイネーブル信号ＴＥ２が入力されている。
【００３７】
すなわち、出力バッファ１１において、ＬＯ１は、ナンドゲート１１１の一方の入力およびノアゲート１１２の一方の入力に入力され、ＴＥ１は、ノアゲート１１２の他方の入力およびインバータ１１３を介してナンドゲート１１１の他方の入力に入力されている。
【００３８】
また、トランジスタ１１４のゲートには、ナンドゲート１１１の出力信号が入力され、トランジスタ１１５のゲートには、ノアゲート１１２の出力信号が入力されている。そして、第１出力端子ＢＯ１は、トランジスタ１１４および１１５の接続ノードに接続されている。
【００３９】
同様に、出力バッファ１２において、ＬＯ２は、ナンドゲート１２１の一方の入力およびノアゲート１２２の一方の入力に入力され、ＴＥ２は、ノアゲート１２２の他方の入力およびインバータ１２３を介してナンドゲート１２１の他方の入力に入力されている。
【００４０】
また、トランジスタ１２４のゲートには、ナンドゲート１２１の出力信号が入力され、トランジスタ１２５のゲートには、ノアゲート１２２の出力信号が入力されている。そして、第２出力端子ＢＯ２は、トランジスタ１２４および１２５の接続ノードに接続されている。
【００４１】
第１出力端子ＢＯ１と第２出力端子ＢＯ２の間、すなわち、第１出力バッファ１１の出力ノードと第２出力バッファ１２の出力ノードの間には、スイッチ素子(ｎＭＯＳトランジスタ)７が設けられている。このトランジスタ７のゲートには、第１および第２テストイネーブル信号ＴＥ１，ＴＥ２を受け取るオアゲート６の出力信号が入力されている。
【００４２】
なお、スイッチ素子７は、ｎＭＯＳトランジスタとされているが、ｎＭＯＳトランジスタに限定されるものではなく、さらに、オアゲート６も、回路の論理レベルに応じて様々な論理回路とすることもできる。
【００４３】
図４に示す第１実施例の半導体集積回路において、例えば、第１出力バッファ１１のインピーダンスを測定する場合、ＴＥ１を『Ｌ』，ＴＥ２を『Ｈ』とする。そして、ＬＯ１を『Ｈ』とすると、ナンドゲート１１１の出力信号は『Ｌ』となってトランジスタ１１４がオンし、また、ノアゲート１１２の出力信号は『Ｌ』となってトランジスタ１１５がオフし、第１出力バッファ１１は『Ｈ』を出力する。すなわち、第１出力端子ＢＯ１は、高レベル『Ｈ』となる。
【００４４】
また、この状態で、ＬＯ１を『Ｌ』とすると、ナンドゲート１１１の出力信号は『Ｈ』となってトランジスタ１１４がオフし、また、ノアゲート１１２の出力信号は『Ｈ』となってトランジスタ１１５がオンし、第１出力バッファ１１は『Ｌ』を出力する。すなわち、第１出力端子ＢＯ１は、低レベル『Ｌ』となる。
【００４５】
このとき、第２出力バッファ１２では、ＴＥ２が『Ｈ』となっているので、ナンドゲート１２１の出力信号は『Ｈ』となってトランジスタ１２４がオフし、また、ノアゲート１２２の出力信号は『Ｌ』となってトランジスタ１２５もオフする。
【００４６】
すなわち、第２出力バッファ１２の出力は、高インピーダンス状態となり、第１出力バッファ１１のインピーダンス測定に影響を与えないようになっている。なお、この第２出力バッファ１２の高インピーダンス出力状態は、ＬＯ２のレベルに関わらず、保持される。
【００４７】
逆に、例えば、第２出力バッファ１２のインピーダンスを測定する場合、ＴＥ１を『Ｈ』，ＴＥ２を『Ｌ』とする。そして、ＬＯ２を『Ｈ』とすると、ナンドゲート１２１の出力信号は『Ｌ』となってトランジスタ１２４がオンし、また、ノアゲート１２２の出力信号は『Ｌ』となってトランジスタ１２５がオフし、第２出力バッファ１２は『Ｈ』を出力する。すなわち、第２出力端子ＢＯ２は、高レベル『Ｈ』となる。
【００４８】
また、この状態で、ＬＯ２を『Ｌ』とすると、ナンドゲート１２１の出力信号は『Ｈ』となってトランジスタ１２４がオフし、また、ノアゲート１２２の出力信号は『Ｈ』となってトランジスタ１２５がオンし、第２出力バッファ１２は『Ｌ』を出力する。すなわち、第２出力端子ＢＯ２は、低レベル『Ｌ』となる。
【００４９】
このとき、第１出力バッファ１１では、ＴＥ１が『Ｈ』となっているので、ナンドゲート１１１の出力信号は『Ｈ』となってトランジスタ１１４がオフし、また、ノアゲート１１２の出力信号は『Ｌ』となってトランジスタ１１５もオフする。
【００５０】
すなわち、第１出力バッファ１１の出力は、高インピーダンス状態となり、第２出力バッファ１２のインピーダンス測定に影響を与えないようになっている。なお、この第１出力バッファ１１の高インピーダンス出力状態は、ＬＯ１のレベルに関わらず、保持される。
【００５１】
ここで、トランジスタ(スイッチ素子)７は、そのゲートに、ＴＥ１，ＴＥ２を受け取るオアゲート６の出力信号が入力されているため、第１または第２出力バッファ１１，１２のインピーダンス測定を行う場合は、オンすることになる。
【００５２】
図５は、本実施例に係るインピーダンス測定方法を説明するための図であり、第１出力バッファ１１のインピーダンスを測定する場合、すなわち、ＴＥ１を『Ｌ』，ＴＥ２を『Ｈ』とした場合を説明するためのものである。
【００５３】
図５に示されるように、第１出力バッファ１１のインピーダンスを測定する場合、ＴＥ２が『Ｈ』となるため、第２出力バッファ１２出力は高インピーダンス状態となり、また、スイッチ素子７はオン状態となる。
【００５４】
この状態において、第１出力端子ＢＯ１に対して電流計２を接続し、第２出力端子ＢＯ２に対して電圧計５を接続する。ここで、第１出力バッファ１１のインピーダンスを測定するために第１出力端子ＢＯ１に電流計２を接続すると、例えば、ＬＳＩ１００の半田ボール１０１と測定治具２００のコンタクタ２０１間に接触抵抗４が存在することになる。
【００５５】
すなわち、図２(b)を参照して説明したように、電流計２による電流測定だけでは、接触抵抗４の抵抗値により、第１出力バッファ１１のインピーダンス測定を正しく行うことが困難となる。
【００５６】
しかしながら、本実施例のインピーダンス測定方法によれば、第２出力端子ＢＯ２を介した電圧計５により、第１出力バッファ１１の出力ノード(第１出力端子ＢＯ１)における電圧を測定することができる。
【００５７】
なお、第２出力端子ＢＯ２と電圧計５の間にも、ＬＳＩ１００の半田ボール１０１と測定治具２００のコンタクタ２０１間の接触抵抗(４)が存在することになるが、電圧測定であるため、この接触抵抗の存在が問題となることはない。
【００５８】
すなわち、電圧計５は高インピーダンスであり、電流は電圧計５に流れ込まないため、接触抵抗による電圧降下は発生せず、第２出力端子ＢＯ２と電圧計５間の接触抵抗(４)の存在に関わらず、第２出力端子ＢＯ２における電圧を正しく測定することができる。
【００５９】
そして、図３を参照して詳述したように、電流計２の電流測定および電圧計５の電圧測定により、接触抵抗４の抵抗値(Ｒ１)を算出して、第１出力バッファ１１の出力インピーダンスの測定を正確に行うことが可能になる。
【００６０】
図６は、図４に示す第１実施例の半導体集積回路におけるインピーダンス測定の様子を示す図であり、図７は、図６に示す半導体集積回路におけるインピーダンス測定の処理の一例を説明するためのフローチャートである。
【００６１】
ここで、図７(a)は、第１出力バッファ１１のインピーダンス測定処理の一例を説明するためのものであり、図７(b)は、第２出力バッファ１２のインピーダンス測定処理の一例を説明するためのものである。図６において、参照符号２１，２２は電流計、３１，３２は電圧源、５１，５２は電圧計、そして、８１，８２はスイッチを示している。
【００６２】
なお、電流計２１，２２、電圧源３１，３２、電圧計５１，５２およびスイッチ８１，８２は、例えば、出力バッファ１１，１２を含むＬＳＩ１００を試験するテスタに設けられている。また、電流計２１，２２、電圧源３１，３２および電圧計５１，５２は、各出力端子Ｂ０１，ＢＯ２に対して専用のものをそれぞれ設けてもよいが、同じものを切り替えて兼用することもできる。
【００６３】
まず、図６および図７(a)に示されるように、図５を参照して説明した第１出力バッファ１１のインピーダンス測定をする場合(ステップＳＴ１０〜ＳＴ１９)、スイッチ８１，８２を図６のように接続する。
【００６４】
すなわち、スイッチ８１を制御して、第１出力端子Ｂ０１(第１出力バッファ１１の出力ノード)に電流計２１，電圧源３１を接続する(ステップＳＴ１０)。また、スイッチ８２を制御して、第２出力端子Ｂ０２(第２出力バッファ１２の出力ノード)に電圧計５２を接続する(ステップＳＴ１１)。さらに、ＬＳＩ(半導体集積回路)１００に対して電源電圧Ｖddを供給する(ステップＳＴ１２)。
【００６５】
そして、第１テストイネーブル信号ＴＥ１を低レベル『Ｌ』に設定し、第２テストイネーブル信号ＴＥ２を高レベル『Ｈ』に設定し(ステップＳＴ１３)、さらに、電圧源３１を０Ｖに設定する(ステップＳＴ１４)。
【００６６】
これにより、スイッチ素子７はオン状態となって、第１出力端子Ｂ０１および第２出力端子Ｂ０２は短絡され、また、第２出力バッファ１２の出力は高インピーダンス状態となって、第１出力バッファ１１のインピーダンス測定に影響を与えないようになる。
【００６７】
そして、図３〜図５を参照して説明したように、第１論理制御信号ＬＯ１を『Ｈ』および『Ｌ』とすることで、第１出力バッファ１１の出力レベルが『Ｈ』および『Ｌ』のときのインピーダンスを測定する。なお、ＬＯ１のレベルと第１出力バッファ１１の出力レベルの関係、並びに、各出力レベルにおけるインピーダンスの計算は、図３〜図５を参照して詳述したので、その説明は省略する。
【００６８】
すなわち、第１出力バッファ１１の出力レベル(第１出力端子ＢＯ１のデータ)を『Ｈ』に設定(ステップＳＴ１５)し、第１出力バッファ１１の出力レベルが『Ｈ』のときのインピーダンスを測定する。
【００６９】
具体的に、「(Ｖdd−電圧計５２の電圧)／電流計２１の電流」から、第１出力バッファ１１の出力レベルが『Ｈ』のときのインピーダンスを求める(ステップＳＴ１６)。ここで、第１出力バッファ１１の出力レベルが『Ｈ』のとき、電圧計５２による測定電圧が第１高レベル電圧に相当し、電流計２１による測定電流が第１高レベル電流に相当する。
【００７０】
さらに、電圧源３１をＶddに設定し(ステップＳＴ１７)、第１出力端子ＢＯ１のデータを『Ｌ』に設定(ステップＳＴ１８)し、第１出力バッファ１１の出力レベルが『Ｌ』のときのインピーダンスを測定する。具体的に、「電圧計５２の電圧／電流計２１の電流」から、第１出力バッファ１１の出力レベルが『Ｌ』のときのインピーダンスを求める(ステップＳＴ１９)。
【００７１】
ここで、第１出力バッファ１１の出力レベルが『Ｌ』のとき、電圧計５２による測定電圧が第１低レベル電圧に相当し、電流計２１による測定電流が第１低レベル電流に相当する。
【００７２】
このようにして、第１出力バッファ１１のインピーダンス測定が終了すると、次に、第２出力バッファ１２のインピーダンス測定を行う。ここで、第２出力バッファ１２のインピーダンス測定をする場合(ステップＳＴ２０〜ＳＴ２９)、スイッチ８１，８２の接続を図６とは逆に制御する。
【００７３】
すなわち、スイッチ８２を制御して、第２出力端子Ｂ０２に電流計２２，電圧源３２を接続する(ステップＳＴ２０)。また、スイッチ８１を制御して、第１出力端子Ｂ０１に電圧計５１を接続する(ステップＳＴ２１)。さらに、ＬＳＩ１００に対して電源電圧Ｖddを供給する(ステップＳＴ２２)。
【００７４】
さらに、ＴＥ１を『Ｈ』に設定し、ＴＥ２を『ＬＨ』に設定し(ステップＳＴ２３)、さらに、電圧源３２を０Ｖに設定する(ステップＳＴ２４)。これにより、スイッチ素子７はオン状態となって、第１出力端子Ｂ０１および第２出力端子Ｂ０２は短絡され、また、第１出力バッファ１１の出力は高インピーダンス状態となって、第２出力バッファ１２のインピーダンス測定に影響を与えないようになる。
【００７５】
そして、第２論理制御信号ＬＯ２を『Ｈ』および『Ｌ』とすることで、第２出力バッファ１２の出力レベルが『Ｈ』および『Ｌ』のときのインピーダンスを測定する。すなわち、第２出力バッファ１２の出力レベル(第２出力端子ＢＯ１のデータ)を『Ｈ』に設定(ステップＳＴ２５)し、第２出力バッファ１２の出力レベルが『Ｈ』のときのインピーダンスを測定する。
【００７６】
具体的に、「(Ｖdd−電圧計５１の電圧)／電流計２２の電流」から、第２出力バッファ１２の出力レベルが『Ｈ』のときのインピーダンスを求める(ステップＳＴ２６)。ここで、第２出力バッファ１２の出力レベルが『Ｈ』のとき、電圧計５１による測定電圧が第２高レベル電圧に相当し、電流計２２による測定電流が第２高レベル電流に相当する。
【００７７】
さらに、電圧源３２をＶddに設定し(ステップＳＴ２７)、第２出力端子ＢＯ２のデータを『Ｌ』に設定(ステップＳＴ２８)し、第２出力バッファ１２の出力レベルが『Ｌ』のときのインピーダンスを測定する。具体的に、「電圧計５１の電圧／電流計２２の電流」から、第２出力バッファ１２の出力レベルが『Ｌ』のときのインピーダンスを求める(ステップＳＴ２９)。
【００７８】
ここで、第２出力バッファ１２の出力レベルが『Ｌ』のとき、電圧計５１による測定電圧が第２低レベル電圧に相当し、電流計２２による測定電流が第２低レベル電流に相当する。
【００７９】
このように、本実施例は、２つの出力バッファ１１，１２を１組のバッファペアとし、そのバッファペアにより、それぞれの出力バッファ１１，１２のインピーダンス測定を行うようになっている。
【００８０】
図８は、半導体集積回路の第２実施例を示す回路図である。図８に示されるように、第２実施例の半導体集積回路１００は、８つのユーザ回路９１〜９８、テスト回路４００、８つの出力バッファ１１〜１８を含む。
【００８１】
ここで、８つの出力バッファ１１〜１８は、４組のバッファペア３０１〜３０４に分けられ、各バッファペアの出力端子にスイッチ素子７１〜７４およびスイッチ素子を制御するオアゲート６１〜６４が設けられている。
【００８２】
すなわち、４組のバッファペア３０１，３０２，３０３および〜３０４は、それぞれ、出力バッファ１１，１２、１３，１４、１５，１６および１７，１８で形成されている。そして、出力端子ＢＯ１とＢＯ２の間に、スイッチ素子(ｎＭＯＳトランジスタ)７１が設けられ、出力端子ＢＯ３とＢＯ４の間に、スイッチ素子７２が設けられている。さらに、出力端子ＢＯ５とＢＯ６の間に、スイッチ素子７３が設けられ、出力端子ＢＯ７とＢＯ８の間にスイッチ素子７４が設けられている。
【００８３】
スイッチ素子７１〜７４は、それぞれノアゲート６１〜６４の出力信号によりスイッチング制御されるようになっている。なお、図８では、出力バッファ１３〜１６，スイッチ素子７２，７３およびノアゲート６２，６３は省略されている。
【００８４】
図８に示されるように、ＬＳＩ１００には、信号入力端子ＳＩ１、ＳＩ２およびＳＩ３を介して、出力バッファ１１〜１８のインピーダンス測定を行うための信号ＬＯ，ＴＥおよびＴＭが入力されている。
【００８５】
テスト回路４００は、複数(１６個)のセレクタ４０１〜４１６およびインバータ４２０を含み、端子ＳＩ３から入力されるテストモード信号ＴＭを『Ｈ』に設定することにより、セレクタ４０１〜４１６がテスト用の信号を選択して出力する。
【００８６】
なお、テストモード信号ＴＭを『Ｌ』に設定すると、出力バッファ１１〜１８は、セレクタ４０１，４０４，…，４１３，４１６を介して、対応するユーザ回路９１〜９８の出力信号を受け取って処理し、出力端子ＢＯ1〜ＢＯ８に出力する。すなわち、テストモード信号ＴＭは、通常動作時には『Ｌ』に固定され、出力バッファ１１〜１８のインピーダンス測定を行う場合に『Ｈ』とされる。
【００８７】
ここで、４組のバッファペア３０１〜３０４における２つの出力バッファは、それぞれ図４〜図６を参照して説明した第１出力バッファ１１および第２出力バッファ１２に対応する。
【００８８】
そして、端子ＳＩ２から入力される測定対象バッファ選択信号(テストイネーブル信号)ＴＥを『Ｈ』とすることで、各バッファペアにおける第１出力バッファ(奇数バッファ)１１，１３，１５，１７が選択される。また、ＴＥを『Ｌ』とすることで、各バッファペアにおける第２出力バッファ(偶数バッファ)１２，１４，１６，１８が選択される。
【００８９】
さらに、インピーダンス測定を行う奇数バッファまたは偶数バッファを選択した後、端子ＳＩ１から入力される出力レベル選択信号(論理制御信号)ＬＯを『Ｈ』とすることで、選択された出力バッファの出力レベルを『Ｈ』としたインピーダンス測定が行われる。また、ＬＯを『Ｌ』とすることで、選択された出力バッファの出力レベルを『Ｌ』としたインピーダンス測定が行われる。
【００９０】
すなわち、４組のバッファペア３０１〜３０４において、例えば、奇数バッファ１１，１３，１５，１７は、図４〜図６を参照して説明した第１出力バッファ１１に対応し、偶数バッファ１２，１４，１６，１８は、第２出力バッファ１２に対応する。
【００９１】
従って、例えば、テスタに４組の電流計２および電圧計５等を設けることにより、４つの第１出力バッファ(奇数バッファ１１，１３，１５，１７)のインピーダンス測定を同時に(並列的に)行うことができる。同様に、４つの第２出力バッファ(偶数バッファ１２，１４，１６，１８)のインピーダンス測定も同時に行うことができる。
【００９２】
なお、図８は単なる例であり、例えば、さらに多くの出力バッファ(例えば、１６個または３２個)のインピーダンス測定も、複数組(例えば、８組または１６組)に分けることにより、同様に行うことができる。
【００９３】
また、ペアとなる２つの出力バッファ１１，１２、１３，１４、１５，１６および１７，１８は、隣接する位置に配置されたものを適用するのが好ましいが、それに限定されないのは前述した通りである。
【００９４】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【００９５】
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
第１端子に第１信号を出力する第１バッファと、
第２端子に第２信号を出力する第２バッファと、
前記第１端子と前記第２端子の間に設けられ、前記第１バッファまたは前記第２バッファの出力インピーダンスを測定するときはオン状態となって前記第１端子と前記第２端子を短絡するスイッチ素子と、を有する、
ことを特徴とする半導体集積回路。
【００９６】
（付記２）
前記第２バッファは、前記第１バッファの出力インピーダンスを測定するときは高出力インピーダンス状態となり、
前記第１バッファは、前記第２バッファの出力インピーダンスを測定するときは高出力インピーダンス状態となる、
ことを特徴とする付記１に記載の半導体集積回路。
【００９７】
（付記３）
前記第１バッファおよび前記第２バッファは、隣接する位置に配置された１組のバッファペアである、
ことを特徴とする付記１または付記２に記載の半導体集積回路。
【００９８】
（付記４）
前記バッファペアは、複数組設けられ、
複数組の前記バッファペアにおいて、それぞれの前記第１バッファの出力インピーダンス測定を同時に行い、また、それぞれの前記第２バッファの出力インピーダンス測定を同時に行うようになっている、
ことを特徴とする付記３に記載の半導体集積回路。
【００９９】
（付記５）
第１端子に第１信号を出力する第１バッファ、および、第２端子に第２信号を出力する第２バッファを含む半導体集積回路におけるインピーダンス測定方法であって、
前記第１バッファの出力インピーダンスを測定するとき、
前記第２バッファを高出力インピーダンス状態とし、
前記第１端子と前記第２端子を短絡し、
前記第１端子を介して前記第１バッファを流れる電流を測定し、
前記第２端子を介して前記第１バッファの出力における電圧を測定する、
ことを特徴とするインピーダンス測定方法。
【０１００】
（付記６）
前記第１バッファの出力インピーダンスの測定は、
前記第１バッファの出力信号を高レベル『Ｈ』に設定して、前記第１端子を介して前記第１バッファを流れる第１高レベル電流および前記第２端子を介して前記第１バッファの出力における第１高レベル電圧を測定し、さらに、
前記第１バッファの出力信号を低レベル『Ｌ』に設定して、前記第１端子を介して前記第１バッファを流れる第１低レベル電流および前記第２端子を介して前記第１バッファの出力における第１低レベル電圧を測定する、
ことを特徴とする付記５に記載のインピーダンス測定方法。
【０１０１】
（付記７）
前記第２バッファの出力インピーダンスを測定するとき、
前記第１バッファを高出力インピーダンス状態とし、
前記第１端子と前記第２端子を短絡し、
前記第２端子を介して前記第２バッファを流れる電流を測定し、
前記第１端子を介して前記第２バッファの出力における電圧を測定する、
ことを特徴とする付記５または付記６に記載のインピーダンス測定方法。
【０１０２】
（付記８）
前記第２バッファの出力インピーダンスの測定は、
前記第２バッファの出力信号を高レベル『Ｈ』に設定して、前記第２端子を介して前記第２バッファを流れる第２高レベル電流および前記第１端子を介して前記第２バッファの出力における第２高レベル電圧を測定し、さらに、
前記第２バッファの出力信号を低レベル『Ｌ』に設定して、前記第２端子を介して前記第２バッファを流れる第２低レベル電流および前記第１端子を介して前記第２バッファの出力における第２低レベル電圧を測定する、
ことを特徴とする付記７に記載のインピーダンス測定方法。
【０１０３】
（付記９）
前記第１バッファおよび前記第２バッファは、隣接する位置に配置された１組のバッファペアである、
ことを特徴とする付記５乃至付記８のいずれか１項に記載のインピーダンス測定方法。
【０１０４】
（付記１０）
前記バッファペアは、複数組設けられ、
複数組の前記バッファペアにおいて、それぞれの前記第１バッファの出力インピーダンス測定を同時に行い、また、それぞれの前記第２バッファの出力インピーダンス測定を同時に行う、
ことを特徴とする付記９に記載のインピーダンス測定方法。
【符号の説明】
【０１０５】
１    出力バッファ(Ｉ／Ｏバッファ)
２，２１，２２    電流計
３，３１，３２    電圧源
４    接触抵抗
６，６１〜６４    オアゲート
７，７１〜７４    スイッチ素子
１１，１３，１５，１７    第１出力バッファ(第１バッファ)
１２，１４，１６，１８    第２出力バッファ(第２バッファ)
９１〜９８    ユーザ回路
１００    半導体集積回路(ＬＳＩ)
１０１    半田ボール(バンプ：端子)
２００    測定治具(ソケット)
２０１    コンタクタ
３０１〜３０４    バッファペア
４００    テスト回路
【図１】
2016017948.tif 000003
【図２】
2016017948.tif 000004
【図３】
2016017948.tif 000005
【図４】
2016017948.tif 000006
【図５】
2016017948.tif 000007
【図６】
2016017948.tif 000008
【図７】
2016017948.tif 000009
【図８】
2016017948.tif 000010