(57)【要約】【課題】簡素な構成で半導体装置の導通を確認できるようにする。【解決手段】固体撮像素子や周辺ＩＣなどの半導体装置の接続面となる裏面部に設けられた複数のはんだボールのうち、はんだ付けの際の膨張に応じて変形することで断線しやすい最外周および最内周のいずれか、または、その両方に配置されるものを電気的に接続するように導通確認配線を形成する。そして、導通確認配線の一方の端部から他方の端部に電流を流し、導通した電流を計測することで、断線の有無を検出する。本技術は、半導体装置に適用することができる。【選択図】図４
2016048814.tif 000002
【特許請求の範囲】
【請求項１】
はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む半導体装置。
【請求項２】
前記導通確認配線は、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最外周部となる接続端子群を電気的に接続し、導通を確認する
請求項１に記載の半導体装置。
【請求項３】
前記導通確認配線は、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最内周部となる接続端子群を電気的に接続し、導通を確認する
請求項１に記載の半導体装置。
【請求項４】
前記導通確認配線は、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最外周部、および略最内周部の両方、または、そのいずれかの接続端子群を電気的に接続し、導通を確認する
請求項１に記載の半導体装置。
【請求項５】
前記接続端子は、はんだボールである
請求項１に記載の半導体装置。
【請求項６】
全体構成がウェハレベルCSP（Chip Size Package）化されている
請求項１に記載の半導体装置。
【請求項７】
はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む固体撮像素子。
【請求項８】
はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む周辺ＩＣ（Integrated Circuit）装置。
【請求項９】
はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む撮像装置。
【請求項１０】
はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置、固体撮像素子、周辺ＩＣ装置、撮像装置、並びに電子機器に関し、特に、簡易な構成により、半導体装置のはんだ付けによる電気的接続不良をはんだ付け後に確認できるようにした半導体装置、固体撮像素子、周辺ＩＣ装置、撮像装置、並びに電子機器に関する。
【背景技術】
【０００２】
固体撮像素子等を含む半導体部品は、近年、ボンディングワイヤによる内部配線を行なわず、半導体の一部が露出したままで、ほぼ最小となるような、ウェハレベルCSP（Chip Size Package）化されたものが普及している。
【０００３】
このウェハレベルCPS化された半導体部品は、プリント基板上に単体の高集積度半導体を表面実装する時の占有面積を、より小さくすることが可能となる。
【０００４】
ところで、ウェハレベルCSP化された半導体装置においては、その接続先となる基板において、熱線膨張係数の違いに起因するはんだの接続不良によるトラブルが起こることがある。
【０００５】
より詳細には、はんだ接続時にCSP化された半導体装置、および、その接続先には、はんだ溶融する程度の熱を加える必要があり、CSP化された半導体装置とその接続先とが熱線膨張係数に応じて長さや体積が変形する。通常、はんだの熱容量はCSP化された半導体装置とその接続先よりも少ないため、はんだが先に常温に戻る。つまり、はんだ合金が、常温に戻った後も、熱によりCSP化された半導体装置と接続先が変形されたままの状態とされている。
【０００６】
さらに、CSP化された半導体装置と接続先の熱線膨張係数が異なる場合が多数であるため、熱をもった状態から常温に戻るにつれて、CSP化された半導体装置と接続先の変形が不均一に戻る。これらによってCSP化された半導体装置と、その接続先との接続に不良が発生することがあった。
【０００７】
特に、基板が方形状であるような場合、最外周の対角上に存在する４端子または最内周の対角上に存在する４端子のはんだに応力が強くかかるため、この４箇所において接続不良が多く発生する。そこで、この４箇所の端子面積を大きくし、強化用の端子として使用することもある。
【０００８】
このため、この接続不良を視覚ではなく、電気的に検査することは、ウェハレベルCSP化された固体撮像素子を基板にはんだ付けした後のタイミングや、固体撮像素子とウェハレベルCSP化された周辺ＩＣとをモジュールやパッケージにはんだ付けした後のタイミングでは困難となる。
【０００９】
これははんだ付け後にCSP化された装置の端子が外部から直接電気検査用の端子を接続することができないためである。
【００１０】
そこで、これを対策する技術として、ウェハレベルCSP化さらた装置が実装される側の基板、モジュール、またはパッケージ等において、電気的接続不良を検査できるように専用外部端子を設ける技術が提案されている（特許文献１参照）。
【００１１】
また、ウェハレベルCSP化される固体撮像素子や周辺ＩＣ自身に電気的実装状態を検出するテスト回路を機能として持たせる、または電気的実装状態を検出するテスト回路を新たに追加することにより、はんだ付け後に電気的接続不良を検査する技術が提案されている（特許文献２参照）。
【００１２】
さらに、電気的接続不良を、X線等を用いた画像検査によって検出する手法が提案されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１０−２１３６３３号公報
【特許文献２】特開２０００−１１１６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１の技術においては、基板、モジュール、またはパッケージのサイズ、配線数、および端子数等が増えてしまう恐れがあった。
【００１５】
また、特許文献２の技術においては、CSP化される固体撮像素子に電気的接続不良を検査するための機能を設けることになるため、固体撮像素子が出力する画像のノイズや固定パターンによる検査が必要となり、検査にかかるコストが増大する恐れがあった。
【００１６】
さらに、電気的実装状態を検出するテスト回路を新たに追加する場合、テスト回路により、チップサイズが増大する恐れがあった。
【００１７】
また、電気的接続不良を、X線等を用いた画像検査によって検出する場合、X線による固体撮像素子の画素欠陥が発生してしまう恐れがあった。
【００１８】
本技術は、このような状況に鑑みてなされたものであり、特に、簡易な構成により、半導体装置のはんだ付けによる電気的接続不良をはんだ付け後に確認できるようにするものである。
【課題を解決するための手段】
【００１９】
本技術の一側面の半導体装置は、はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む。
【００２０】
前記導通確認配線には、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最外周部となる接続端子群を電気的に接続させ、導通を確認させるようにすることができる。
【００２１】
前記導通確認配線には、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最内周部となる接続端子群を電気的に接続させ、導通を確認させるようにすることができる。
【００２２】
前記導通確認配線には、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最外周部、および略最内周部の両方、または、そのいずれかの接続端子群を電気的に接続させ、導通を確認させるようにすることができる。
【００２３】
前記接続端子は、はんだボールとすることができる。
【００２４】
全体構成がウェハレベルCSP（Chip Size Package）化されているようにすることができる。
【００２５】
本技術の一側面の固体撮像素子は、はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む。
【００２６】
本技術の一側面の周辺ＩＣ（Integrated Circuit）装置は、はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む。
【００２７】
本技術の一側面の撮像装置は、はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む。
【００２８】
本技術の一側面の電子機器は、はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む。
【００２９】
本技術の一側面においては、はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群が電気的に接続された導通確認配線により、導通が確認される。
【発明の効果】
【００３０】
本技術の一側面によれば、簡易な構成で半導体装置のはんだ付けによる電気的な接続不良の有無をはんだ付け後に確認することが可能となる。
【図面の簡単な説明】
【００３１】
【図１】本技術を適用した固体撮像素子の第１の実施の形態の構成例を説明する図である。
【図２】本技術を適用した半導体装置の第１の変形例を示す図である。
【図３】はんだ付けする際の変形による影響を説明する図である。
【図４】本技術を適用した固体撮像素子の第２の変形例を示す図である。
【図５】本技術を適用した半導体装置の第２の実施の形態の構成例を説明する図である。
【図６】図５の半導体装置における導通確認配線を台座に設けられた端子に接続する例を示す図である。
【図７】本技術を適用した固体撮像素子の第３の変形例を示す図である。
【図８】本技術を適用した固体撮像素子の第４の変形例を示す図である。
【図９】本技術を適用した固体撮像素子を適用したパッケージを搭載する電子機器の構成例を示す図である。
【発明を実施するための最良の形態】
【００３２】
＜第１の実施の形態＞
図１は、本技術を適用した半導体装置の第１の実施の形態の構成例を示している。
【００３３】
図１においては、映像を撮像する固体撮像素子を半導体装置として適用した第１の実施の形態の構成である。
【００３４】
図１の左上部は、CMOS（Complementary Metal Oxide Semiconductor）などから形成される固体撮像素子１の撮像面１ａを示しており、図１の中央上部は、固体撮像素子１の裏面を示しており、図１の右上部は、固体撮像素子１の側面部を示している。
【００３５】
固体撮像素子１の裏面部には、中心部分を囲むように、図示せぬ基板との接続に使用される、複数のはんだボール１ｂが設けられており、このはんだボール１ｂが加熱溶融された後、図示せぬ基板と接触して温度が低下することで凝固することにより接続される。図１においては、丸印で示されたはんだボール１ｂが最外周部に水平方向×垂直方向にそれぞれ１０個×１０個設けられている。
【００３６】
さらに、最外周部のはんだボール１ｂを電気的に接続するように導通確認配線１ｃが設けられている。
【００３７】
このような構成により、例えば、図１の下部で示されるように、導通確認配線１ｃの一方の端部を接地して電流計Ａを設け、他方の端部に抵抗Ｒを介して電源Ｖを設けるようにし、電流計Ａで所定電流値が計測されるか否かにより、導通確認配線１ｃの断線の有無を確認することができる。
【００３８】
すなわち、断線がなければ、導通確認配線１ｃには、電源Ｖより供給される電力により、電流計Ａでは、所定の電流値が計測されることになるので、電気的にはんだボールが接続された状態であることを確認することができる。逆に、断線があれば、導通確認配線１ｃには、電源Ｖより供給される電力が流れないことにより、電流計Ａでは、電流値が計測されないことになるので、電気的にはんだボールが接続されていない、断線状態であることを確認することができる。
【００３９】
この結果、固体撮像素子１の最外周部にはんだ付けの際に発生する歪み等に応じた、電気的な接続の不良の発生の有無を確認することが可能となる。
【００４０】
また、特に、固体撮像素子１に新たな構成を付加するわけではないので、サイズが大きくなるといったこともなく、さらに、配線数や端子数が増えるといったこともなく、電気的な接続の不良の有無を確認するにあたって、簡易な構成により、固体撮像素子１の歪み等に応じた、電気的な接続の不良の有無をはんだ付け後に確認することが可能となる。
【００４１】
＜第１の変形例＞
以上においては、固体撮像素子１の裏面部における最外周部に導通確認配線１ｃを設ける例について説明してきたが、はんだの凝固に伴って発生する応力は、最外周部ではなく、最内周部となることがあるので、導通確認配線を最内周部に構成するようにしても良い。
【００４２】
すなわち、図２は、固体撮像素子１の裏面部におけるはんだボールの最内周部に、導通確認配線１ｄを設けるようにした例を示している。
【００４３】
すなわち、図３で示されるように、パッケージ部（ＰＫＧ）２１に固体撮像素子１をはんだ付けする際には、例えば、図３で示されるように、溶融されたはんだボール１ｂの熱により、パッケージ部２１および固体撮像素子１が、それぞれ異なる熱線膨張係数で膨張した状態となる。その後、はんだボール１ｂは、徐々に溶融状態から熱が冷めていくに従って凝固することになるが、この仮定で固体撮像素子１およびパッケージ部２１は、不均一に収縮が発生する。
【００４４】
この結果、例えば、図３の左下部で示されるように、固体撮像素子１’の最外周部がパッケージ部２１から離れるように反り返るような変形が発生すると、その変形に伴った応力が発生する。このとき、固体撮像素子１’の最外周部のはんだボール１ｂ’は、固体撮像素子１’の変形を抑え込もうとするため、固体撮像素子１’の最外周部にひび割れなどが発生し、電気的にも断線が生じてしまうことがある。特に、図１，図２で示されるように固体撮像素子１の形状が方形であるような場合、最外周部の、特に、対角位置付近に大きな応力が発生する。
【００４５】
また、例えば、図３の右下部で示されるように、固体撮像素子１”の最内周部がパッケージ部２から離れるように反り返るような変形が発生すると、その変形にともなった応力が発生する。このとき、固体撮像素子１”の最内周部のはんだボール１ｂ”は、固体撮像素子１”の変形を抑え込もうとするため、固体撮像素子１”の最内周部にひび割れなどが発生し、電気的にも断線が生じてしまうことがある。図１，図２で示されるように固体撮像素子１の形状が方形であるような場合、最内周部の、特に、対角位置付近に大きな応力が発生する。
【００４６】
そこで、図１，図２で示されるように、固体撮像素子１の裏面部の最外周部であって、特に、対角上のはんだボール１ｂを含む範囲に導通確認配線１ｃを配線するか、または、最内周部であって、特に対角上のはんだボール１ｂを含む範囲に導通確認配線１ｄを配設する。そして、いずれにおいても、例えば、図１の下部または図２の下部で示されるように、導通確認配線１ｃまたは１ｄの一方の端部を接地して電流計Ａを設け、他方の端部に抵抗Ｒを介して電源Ｖを設けるようにすることで、電流計Ａにより計測される電流値の有無に応じて、導通確認配線１ｃまたは１ｄに断線の有無を判定することができる。このような構成により、特に、固体撮像素子１の最外周部または最内周部といった、大きな応力に伴って歪が発生し易い対角付近の部位の歪みに伴った、電気的な接続の不良の有無をはんだ付け後に確認することが可能となる。
【００４７】
また、この例においても、特に、固体撮像素子１に新たな構成を付加するわけではないので、サイズが大きくなるといったこともなく、さらに、配線数や端子数が増えるといったこともなく、簡易な構成により、固体撮像素子１の歪み等に応じた、電気的な接続の不良の有無をはんだ付け後に確認することが可能となる。
【００４８】
＜第２の変形例＞
以上においては、固体撮像素子１の裏面部における最外周部、または、最内周部において、導通確認配線１ｃ，１ｄを設ける例について説明してきたが、その両方を設けるようにしてもよい。
【００４９】
すなわち、図４で示されるように、固体撮像素子１の裏面部における最外周部、および、最内周部において、導通確認配線１ｃ，１ｄを設けるようにすることで、最外周部、および最内周部のいずれか、または、その両方で大きな歪に伴った電気的な接続の不良が発生しても、確認することが可能となり、上述した図１および図２の例のいずれの効果も奏することが可能となる。
【００５０】
＜第２の実施の形態＞
以上においては、固体撮像素子１の裏面の最外周部、および最内周部の両方、または、そのいずれかに導通確認配線１ｃ，１ｄを設けて、電流を流すことにより、はんだ付けに伴う熱に伴った歪による電気的な接続の不良の有無を確認する例について説明してきた。しかしながら、固体撮像素子に関わらず、半導体装置であれば、最外周部または最内周部のはんだボールを接続するように導通確認配線を配設することで、同様の効果を奏することが可能となる。
【００５１】
例えば、固体撮像素子のパッケージにおける周辺回路を含む周辺ＩＣ（Integrated Circuit）に対しても導通確認配線を配設するようにして、はんだ付けに伴う電気的な接続の不良の有無を確認するようにしてもよい。
【００５２】
図５は、周辺ＩＣを含む固体撮像素子のパッケージの構成例を示している。より詳細には、図５の左上部は、固体撮像素子のパッケージ３１の撮像面３１ａを示しており、図５の右上部は、固体撮像素子のパッケージ３１の裏面を示している。また、図５の左下部は、固体撮像素子のパッケージ３１の側面断面を示しており、図５の右下部は、後述する台座４２に対向する周辺ＩＣ４１の裏面部を示している。
【００５３】
すなわち、固体撮像素子のパッケージ３１は、撮像面における被写体の光の入社方向から順に、ガラス４３、固体撮像素子１、台座４２、および周辺ＩＣ４１の順に、台座４２に張り合わされた構成とされている。
【００５４】
尚、固体撮像素子１は、図１乃至図４を参照して説明した固体撮像素子１のいずれかと同一のものでもよい。したがって、上述した導通確認配線１ｃ，１ｄの両方、およびそのいずれかが構成されているものであってもよい。
【００５５】
周辺ＩＣ４１の台座４２に対向する裏面部には、台座４２に接続されるための、はんだボール４１ｂが設けられている。周辺ＩＣ４１においては、はんだ付けされる際に、固体撮像素子１と同様に、熱による膨張と収縮により、歪が発生する。そこで、このような歪に伴った電気的接続の断線の有無をはんだ付け後に確認するために、例えば、図６の中部で示されるように、最外周部のはんだボール４１ｂに沿って導通確認配線４１ｃが配設されている。さらに、図６の上部で示されるように、導通確認配線４１ｃの一方の端部が、台座４２上に配設される導通確認配線４２ａを介して、台座４２の外周部に設けられた端子のうちの、例えば、端子４２ｂに接続されている。また、導通確認配線４１ｃの他方の端部は、台座４２上に配設される導通確認配線４２ｃを介して、台座４２の外周部に設けられた端子のうちの、例えば、端子４２ｄに接続されている。
【００５６】
これにより、例えば、図６の下部で示されるように、導通確認配線４１ｃの一方の端部と電気的に接続されている端子４２ｂを接地して電流計Ａを設け、他方の端部と電気的に接続されている端子４２ｄに抵抗Ｒを介して電源Ｖを設けるようにすることで、電流計Ａに所定電流値が計測されるか否かで、導通確認配線４１ｃの断線の有無を確認することができる。結果として、周辺ＩＣ４１の最外周部の歪み等に応じた、電気的な接続の不良の有無をはんだ付け後に確認することが可能となる。
【００５７】
この際、特に、固体撮像素子１のパッケージ３１に新たな構成を付加するわけではないので、サイズを大きくすることなく、さらに、配線数や端子数を増やすこともなく、はんだ付けに伴う周辺ＩＣ４１の歪み等に応じた、電気的な接続の不良の有無を、簡易な構成によりはんだ付け後に確認することが可能となる。
【００５８】
＜第３の変形例＞
以上においては、周辺ＩＣ４１の最外周部に導通確認配線４１ｃを設ける例について説明してきたが、歪による応力が発生しやすい最内周部に導通確認配線を設けるようにしてもよい。
【００５９】
すなわち、図７は、周辺ＩＣ４１の裏面部におけるはんだボール４１ｂの最内周部に、導通確認配線４１ｄを設けるようにした例を示している。
【００６０】
図７においては、歪に伴った電気的な接続を確認するために、例えば、図７の中部で示されるように、最内周部のはんだボール４１ｂに沿って導通確認配線４１ｄが配設されている。さらに、図７の上部で示されるように、導通確認配線４１ｄの一方の端部が、台座４２上に配設される導通確認配線４２ｅを介して、台座４２の外周部に設けられた端子のうちの、例えば、端子４２ｆに接続されている。また、導通確認配線４１ｄの他方の端部は、台座４２上に配設される導通確認配線４２ｇを介して、台座４２の外周部に設けられた端子のうちの、例えば、端子４２ｈに接続されている。
【００６１】
これにより、例えば、図７の下部で示されるように、導通確認配線４１ｄの一方の端部と電気的に接続されている端子４２ｆを接地して電流計Ａを設け、他方の端部と電気的に接続されている端子４２ｈに抵抗Ｒを介して電源Ｖを設けるようにすることで、電流計Ａで電流値が計測されるか否かにより、導通確認配線４１ｄの断線の有無を確認することができる。結果として、はんだ付けに伴う周辺ＩＣ４１の最内周部の歪み等に応じた、電気的な接続の不良の有無をはんだ付け後に確認することが可能となる。
【００６２】
＜第４の変形例＞
以上においては、周辺ＩＣ４１の裏面部における最外周部、または、最内周部において、導通確認配線４１ｃ，４１ｄのいずれかを設ける例について説明してきたが、その両方を設けるようにしてもよい。
【００６３】
すなわち、図８で示されるように、周辺ＩＣ４１の裏面部における最外周部、または、最内周部において、導通確認配線４１ｃ，４１ｄを設けるようにすることで、最外周部、および最内周部のいずれでも、はんだ付けに伴った歪による電気的な接続の不良が発生しても、はんだ付け後に確認することが可能となり、上述した図６および図７の例のいずれの効果も奏することが可能となる。
【００６４】
尚、上述したように、図６乃至図８において、固体撮像素子１として、図１乃至図４を参照して説明した固体撮像素子１のいずれかと同一のものを採用された場合、上述した導通確認配線１ｃ，１ｄの両方、または、そのいずれかと接続される導通確認配線と端子とを台座４２に設けるようにすることで、固体撮像素子１を台座４２にはんだ付けする際の歪による断線の有無を確認することも可能となる。
【００６５】
すなわち、導通確認配線１ｃ，１ｄの両方、または、そのいずれかの、それぞれの端部に接続される導通確認配線を台座４２上に配設し、さらに、導通確認配線を接続する単子を、例えば、端子４２ｂ，４２ｄのように設けるようにする。このようにすることで、台座上の端子を利用することで、図４を参照して説明した方法と同様の手法で、固体撮像素子１のはんだ付けする際の歪による断線の有無をはんだ付け後に確認することも可能となる。
【００６６】
尚、以上においては、固体撮像素子１および周辺ＩＣ４１のいずれにおいても、はんだボール１ｂ，４１ｂのうち、特に、対角上の位置を含む最外周部および最内周部のものを電気的に接続するように導通確認配線を形成する例について説明してきた。これは、固体撮像素子１および周辺ＩＣ４１が、方形状のものであることを前提とした場合に、最も歪が大きくなる可能性の高いはんだボール１ｂまたは４１ｂが存在する位置に導通確認配線を形成するためのものである。このため、固体撮像素子１および周辺ＩＣ４１に代表される半導体装置の形状等の条件によって、歪が最も大きな範囲が異なる場合については、歪が大きな範囲に沿って導通確認配線が配設されることが望ましい。したがって、半導体装置の配設される位置は、最外周部および最内周部には限られず、はんだ付けに伴う歪の発生状態を確認した上で、最も大きな歪が発生されることが予想される範囲または位置に導通確認配線の配設位置が特定されることが望ましい。
【００６７】
＜電子機器への適用例＞
上述した固体撮像素子、または、固体撮像素子を含むパッケージは、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００６８】
図９は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【００６９】
図９に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
【００７０】
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
【００７１】
シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路２０５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
【００７２】
固体撮像素子２０４は、上述した固体撮像素子１、または、固体撮像素子１により構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。固体撮像素子２０４は、それ単体でワンチップとして構成されてもよいし、上述したパッケージ３１のように、光学系２０２ないし信号処理回路２０６などと一緒にパッケージングされたカメラモジュールの一部として構成されてもよい。
【００７３】
駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
【００７４】
信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
【００７５】
このように構成されている撮像装置２０１では、固体撮像素子２０４として、上述した電気的な断線の有無を容易に確認できるようにした固体撮像素子１、またはパッケージ３１を適用することにより、電気的な接触不良を低減させることができる。
【００７６】
尚、本技術は、以下のような構成も取ることができる。
（１）  はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む半導体装置。
（２）  前記導通確認配線は、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最外周部となる接続端子群を電気的に接続し、導通を確認する
（１）に記載の半導体装置。
（３）  前記導通確認配線は、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最内周部となる接続端子群を電気的に接続し、導通を確認する
（１）または（２）に記載の半導体装置。
（４）  前記導通確認配線は、前記はんだ付けに伴う大きな歪が発生する範囲の接続端子群として、前記はんだによる接続面における接続端子群の略最外周部、および略最内周部の両方、または、そのいずれかの接続端子群を電気的に接続し、導通を確認する
（１）に記載の半導体装置。
（５）  前記接続端子は、はんだボールである
（１）乃至（４）のいずれかに記載の半導体装置。
（６）  全体構成がウェハレベルCSP（Chip Size Package）化されている
（１）乃至（５）のいずれかに記載の半導体装置。
（７）  はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む固体撮像素子。
（８）  はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む周辺ＩＣ（Integrated Circuit）装置。
（９）  はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む撮像装置。
（１０）  はんだによる接続面における接続端子群のうち、はんだ付けに伴う大きな歪が発生する範囲の接続端子群を電気的に接続し、導通を確認する導通確認配線を含む電子機器。
【符号の説明】
【００７７】
１，１’，１”  固体撮像素子，  １ａ  撮像面，  １ｂ，１ｂ’，１ｂ”  はんだボール，  １ｃ，１ｄ  導電確認配線，  ２１  パッケージ部（ＰＫＧ），  ３１  パッケージ，  ４１  周辺ＩＣ，  ４１ｃ，４１ｄ  導通確認配線，  ４２  台座，  ４２ａ  導通確認配線，  ４２ｂ  端子，  ４２ｃ  導通確認配線，  ４２ｄ  端子，  ４２ｅ  導通確認配線，  ４２ｆ  端子，  ４２ｇ  導通確認配線，  ４２ｈ  端子，  ４３  ガラス
【図１】
2016048814.tif 000003
【図２】
2016048814.tif 000004
【図３】
2016048814.tif 000005
【図４】
2016048814.tif 000006
【図５】
2016048814.tif 000007
【図６】
2016048814.tif 000008
【図７】
2016048814.tif 000009
【図８】
2016048814.tif 000010
【図９】
2016048814.tif 000011