(57)【要約】【課題】電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことの可能な放射線検出器、ならびにそのような放射線検出器を備えた撮像装置および撮像システムを提供する。【解決手段】本技術の放射線検出器は、複数の画素およびシンチレータ層を備えている。各画素は、光電変換素子と、光電変換素子に電気的に接続された電界効果型のトランジスタとを含んでいる。光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている。【選択図】図１
2016048168.tif 000002
【特許請求の範囲】
【請求項１】
各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
を備え、
前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
放射線検出器。
【請求項２】
前記第１導電型半導体層は、ポリシリコン、マイクロシリコン、または酸化物半導体により構成されている
請求項１に記載の放射線検出器。
【請求項３】
前記第１導電型半導体層は、前記トランジスタのソースおよびドレインとともに、共通の絶縁膜の上面に接して形成されている
請求項２に記載の放射線検出器。
【請求項４】
前記絶縁膜の下面のうち、前記第１導電型半導体層と前記ｉ型半導体層とが互いに接する部分と対向する領域内だけに設けられた金属膜をさらに備えた
請求項３に記載の放射線検出器。
【請求項５】
前記光電変換素子の下面に向けて光を照射する光源をさらに備えた
請求項２に記載の放射線検出器。
【請求項６】
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
を有し、
前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
撮像装置。
【請求項７】
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
を有し、
前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、α線、β線、γ線またはＸ線などの放射線を検出する放射線検出器に関する。また、本技術は、上記放射線検出器を備えた撮像装置および撮像システムに関する。
【背景技術】
【０００２】
近年、放射線写真フィルムを介さずに、放射線に基づく画像を電気信号として得る撮像装置が開発されている。このような撮像装置では、各画素に、光電変換素子と、電界効果型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が配置されている。画素内に蓄積された信号電荷が、トランジスタを含む画素回路を用いて読み出されることにより、放射線量に基づく電気信号が得られる。
【０００３】
ところで、上記撮像装置の光電変換素子やＴＦＴに使われるアモルファスシリコンでは、界面準位や欠陥準位に電荷がトラップされやすく、トラップされた電荷が時間をかけてアモルファスシリコン内を移動することが知られている。この現象は、動画撮像やＣＴ（Computed Tomography）などの用途で、撮像装置を連続して使用した場合に、画像に残像を発生させる。この残像を抑制する方策として、リセットライトを光電変換素子の裏面側から照射して、トラップされた電荷を素早く排出する技術が提案されている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１０７８８６号公報
【特許文献２】特開２００２−４０１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１，２に記載の方策では、光電変換素子には、金属材料からなる下部電極が形成されているので、リセットライトが下部電極によって遮られてしまう。そのため、リセットライトが下部電極を大きく迂回する形で、アモルファスシリコンに入射するように、リセットライトの光強度を大きくすることが必要となる。その結果、消費電力が増大してしまうという問題があった。
【０００６】
本技術はかかる問題点に鑑みてなされたもので、その目的は、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことの可能な放射線検出器、ならびにそのような放射線検出器を備えた撮像装置および撮像システムを提供することにある。
【課題を解決するための手段】
【０００７】
本技術の放射線検出器は、複数の画素およびシンチレータ層を備えている。各画素は、光電変換素子と、光電変換素子に電気的に接続された電界効果型のトランジスタとを含んでいる。光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている。
【０００８】
本技術の撮像装置は、上記の放射線検出器と、上記の放射線検出器を駆動する駆動部とを備えている。本技術の撮像表示システムは、上記の撮像装置と、上記の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えている。
【０００９】
本技術の放射線検出器、撮像装置および撮像システムでは、光電変換素子の下部電極が第１導電型半導体層で構成されている。このように、本技術では、金属材料からなる下部電極が存在しないので、光源からの光を光電変換素子の下面に向けて照射することにより、光源からの光を直接、ｉ型半導体層に入射させることができる。
【００１０】
また、本技術の放射線検出器、撮像装置および撮像システムにおいて、金属膜が、光電変換素子の下面側であって、かつ、第１導電型半導体層とｉ型半導体層とが互いに接する部分と対向する領域（以下、「対向領域」と称する。）内だけに設けられていてもよい。従来の下部電極は、ｉ型半導体層の形成面も兼ねていることから、ｉ型半導体層よりも大面積で構成されている。そのため、従来の下部電極が光電変換素子に設けられている場合には、光源からの光を大きく迂回させることでしか、ｉ型半導体層に入射させることができなかった。一方、本技術において、金属膜が光電変換素子の下面側であって、かつ上記対向領域内だけに設けられている場合には、光源からの光を少しだけ迂回させるだけで、ｉ型半導体層に入射させることができる。
【発明の効果】
【００１１】
本技術の放射線検出器、撮像装置および撮像システムによれば、光電変換素子の下部電極を第１導電型半導体層で構成するようにしたので、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
【００１２】
また、本技術の放射線検出器、撮像装置および撮像システムにおいて、金属膜が、光電変換素子の下面側であって、かつ、上記対向領域内だけに設けられている場合であっても、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
【００１３】
なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１４】
【図１】本技術の第１の実施形態に係る放射線検出器の概略構成の一例を表す図である。
【図２】図１の放射線検出器の一部の断面構成の一例を表す図である。
【図３】図１の放射線検出器の回路構成の一例を表す図である。
【図４Ａ】図２の放射線検出器の製造過程の一例を表す図である。
【図４Ｂ】図４Ａに続く製造過程の一例を表す図である。
【図４Ｃ】図４Ｂに続く製造過程の一例を表す図である。
【図４Ｄ】図４Ｃに続く製造過程の一例を表す図である。
【図４Ｅ】図４Ｄに続く製造過程の一例を表す図である。
【図４Ｆ】図４Ｅに続く製造過程の一例を表す図である。
【図５】本技術の第２の実施形態に係る放射線検出器の概略構成の一例を表す図である。
【図６】図５の放射線検出器の一部の断面構成の一例を表す図である。
【図７】図２の放射線検出器の断面構成の一変形例を表す図である。
【図８】図６の放射線検出器の断面構成の一変形例を表す図である。
【図９Ａ】図７の放射線検出器の製造過程の一例を表す図である。
【図９Ｂ】図９Ａに続く製造過程の一例を表す図である。
【図９Ｃ】図９Ｂに続く製造過程の一例を表す図である。
【図１０】本技術の第３の実施形態に係る放射線検出器の概略構成の一例を表す図である。
【図１１】本技術の第４の実施形態に係る放射線検出器の概略構成の一例を表す図である。
【図１２】図２の放射線検出器の断面構成の一変形例を表す図である。
【図１３】図６の放射線検出器の断面構成の一変形例を表す図である。
【図１４】本技術の第３の実施形態に係る撮像装置の概略構成の一例を表す図である。
【図１５】本技術の第４の実施形態に係る撮像システムの概略構成の一例を表す図である。
【発明を実施するための形態】
【００１５】
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（放射線検出器）
光電変換素子のノードを上面に向けた例
光電変換素子の下部電極を低温ポリシリコン等で構成した例
２．第２の実施の形態（放射線検出器）
光電変換素子のノードを上面に向けた例
光電変換素子の下部電極を酸化物半導体で構成した例
３．上記第１および第２の実施の形態に共通する変形例（放射線検出器）
光電変換素子の下に反射膜を設けた例
４．第３の実施の形態（放射線検出器）
光電変換素子のノードを下面に向けた例
光電変換素子の下部電極を低温ポリシリコン等で構成した例
５．第４の実施の形態（放射線検出器）
光電変換素子のノードを下面に向けた例
光電変換素子の下部電極を酸化物半導体で構成した例
６．上記第３および第４の実施の形態に共通する変形例（放射線検出器）
光電変換素子の下に反射膜を設けた例
７．第５の実施の形態（撮像装置）
上記各実施の形態に係る放射線検出器を撮像装置の撮像部として用いた例
８．第６の実施の形態（撮像システム）
上記撮像装置を撮像システムに組み込んだ例
９．第６の実施の形態の変形例（撮像システム）
成型装置をさらに設けた例
【００１６】
＜１．第１の実施の形態＞
[構成]
まず、本技術の第１の実施の形態に係る放射線検出器１について説明する。図１は、本実施の形態の放射線検出器１の概略構成の一例を表したものである。図２は、放射線検出器１の一部の断面構成の一例を表したものである。放射線検出器１は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。間接変換方式とは、放射線を光信号に変換した後に電気信号に変換する方式を指す。放射線検出器１は、例えば、回路基板１０、シンチレータ層２０、反射板３０および光源４０を備えている。なお、反射板３０は、必要に応じて省略することが可能である。また、光源４０は、放射線検出器１に対して着脱可能に構成されていてもよい。
【００１７】
（回路基板１０）
図３は、放射線検出器１において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板１０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ１を備えている。撮像画素Ｐｘ１は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ１は、ノードＮを上面に向けて配置された光電変換素子１３と、ノードＮに電気的に接続されたトランジスタ１２とを含んでいる。
【００１８】
支持基板１１は、例えば、半導体基板、ガラス基板、または、石英基板で構成されている。光電変換素子１３は、シンチレータ層２０側から光電変換素子１３の上面（受光面１０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子１３は、例えば、ＰＩＮ(Positive Intrinsic Negative)フォトダイオードで構成されている。トランジスタ１２は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子１３で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。トランジスタ１２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【００１９】
光電変換素子１３は、例えば、下部電極としてのｐ型半導体層１３Ａ、ｉ型半導体層１３Ｂ、ｎ型半導体層１３Ｃ、および上部電極としての光透過電極１３Ｄをこの順に積層して構成されている。ｐ型半導体層１３Ａは、後述のトランジスタ１２のソース・ドレイン１２Ｄ，１２Ｅと同一の面（後述のゲート酸化膜１２Ｂの上面）に接して形成されている。ｐ型半導体層１３Ａは、例えば、低温ポリシリコンで構成されている。ｐ型半導体層１３Ａが低温ポリシリコンで構成されている場合、ｐ型半導体層１３Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｐ型半導体層１３Ａそのものが下部電極として機能する。なお、ｐ型半導体層１３Ａは、低抵抗率の半導体により構成されていればよく、例えば、低温ポリシリコン以外のポリシリコン（例えば、高温ポリシリコン）や、微結晶シリコン（マイクロシリコン）などで構成されていてもよい。
【００２０】
ｉ型半導体層１３Ｂは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。ｉ型半導体層１３Ｂの厚みは、例えば、４００ｎｍ〜２０００ｎｍとなっている。ｎ型半導体層１３Ｃは、例えば、アモルファスシリコンで構成されている。ｎ型半導体層１３Ｃは、光電変換素子１３に蓄積された電荷が引き出されるノードＮ側の電極として機能する。光透過電極１３Ｄは、例えば、ＩＴＯ(Indium Tin Oxide)等の透明導電膜により構成されている。
【００２１】
トランジスタ１２は、例えば、支持基板１１上に、ゲート１２Ａと、ゲート１２Ａを覆うように形成されたゲート絶縁膜１２Ｂとを有している。トランジスタ１２は、さらに、例えば、ゲート絶縁膜１２Ｂ上に、チャネル（活性層）１２Ｃと、チャネル１２Ｃの両脇に形成された一対のＬＤＤ(light Doped Drain)（図示せず）と、チャネル１２ＣおよびＬＤＤを挟んで形成された一対のソース・ドレイン１２Ｄ，１２Ｅとを有している。チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅは、ｐ型半導体層１３Ａと同一の面（ゲート酸化膜１２Ｂの上面）に接して形成されている。
【００２２】
トランジスタ１２は、さらに、例えば、チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅを覆うように形成されたゲート絶縁膜１２Ｇを有しており、ゲート絶縁膜１２Ｇ上であって、かつゲート１２Ａと対向する領域にゲート１２Ｆを有している。トランジスタ１２は、図２に示したようなダブルゲート型のトランジスタであってもよいし、ゲート１２Ａまたはゲート１２Ｆが省略されたシングルゲート型のトランジスタであってもよい。
【００２３】
ゲート１２Ａ，１２Ｆは、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等のいずれかよりなる単層膜、または、これらのうちの２つ以上を積層した積層膜で構成されている。ゲート絶縁膜１２Ｂ，１２Ｇは、例えば、酸化シリコン（ＳｉＯ2）膜、窒化シリコン（ＳｉＮ）膜もしくは酸窒化シリコン（ＳｉＯＮ）膜等の単層膜で構成されている。ゲート絶縁膜１２Ｂ，１２Ｇは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅは、例えば、低温ポリシリコンで構成されている。ｐ型半導体層１３Ａが低温ポリシリコンで構成されている場合、製造プロセスの簡略化の観点からは、チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅも、低温ポリシリコンで構成されていることが好ましい。
【００２４】
回路基板１０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板１０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ１は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
【００２５】
信号線ＤＴＬは、光電変換素子１３から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１２をオンオフ制御する制御信号をトランジスタ１２のゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換素子１３のアノード電位を決めるための配線である。トランジスタ１２のゲートがゲート線ＧＴＬに接続され、トランジスタ１２のソースまたはドレインが光電変換素子１３のノードＮに接続され、トランジスタ１２のソースおよびドレインのうちノードＮに未接続の電極が信号線ＤＴＬに接続されている。光電変換素子１３のノードＮがトランジスタ１２のソースまたはドレインに接続され、光電変換素子１３のアノードがバイアス線ＢＳＬに接続されている。
【００２６】
回路基板１０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。
【００２７】
層間絶縁膜１４Ａは、トランジスタ１２を保護するとともに、信号線ＤＴＬやバイアス線ＢＳＬ等の形成面を設けるためのものである。層間絶縁膜１４Ａは、トランジスタ１２を覆うように形成されている。層間絶縁膜１４Ａは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ａは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａは、ソース・ドレイン１２Ｄ，１２Ｅ上にコンタクトホールをそれぞれ有している。ソース・ドレイン１２Ｄ，１２Ｅのうち、光電変換素子１３寄りに形成されたソース・ドレイン１２Ｄは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成された導電性のコンタクトＣＮＴと接続されている。ソース・ドレイン１２Ｄ，１２Ｅのうち、光電変換素子１３から離れて形成されたソース・ドレイン１２Ｅは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成された信号線ＤＴＬと接続されている。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａは、ｐ型半導体層１３Ａの上面のうちｉ型半導体層１３Ｂの形成されていない露出面上にコンタクトホールをそれぞれ有している。ｐ型半導体層１３Ａは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
【００２８】
層間絶縁膜１４Ｂは、信号線ＤＴＬ、バイアス線ＢＳＬおよびコンタクトＣＮＴ等を保護するためのものである。層間絶縁膜１４Ｂは、各信号線ＤＴＬ、各コンタクトＣＮＴおよび各バイアス線ＢＳＬを覆うように形成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。層間絶縁膜１４Ｂは、各コンタクトＣＮＴ上にコンタクトホールを有している。各コンタクトＣＮＴは、層間絶縁膜１４Ｂのコンタクトホールを介して光透過電極１３Ｄと接続されている。つまり、光透過電極１３Ｄは、各コンタクトＣＮＴや各信号線ＤＴＬとは別層で形成されている。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａ，１４Ｂは、光電変換素子１３が形成される箇所にコンタクトホールを有している。光電変換素子１３のうちｉ型半導体層１３Ｂが、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａ，１４Ｂに形成されたコンタクトホール内に形成されている。
【００２９】
平坦化膜１４Ｃは、トランジスタ１２や光電変換素子１３等によって生じる表面の凹凸を緩和するためのものである。平坦化膜１４Ｃは、例えば、ポリイミド系樹脂等により構成されている。平坦化膜１４Ｃの厚さは、例えば、２．４μｍ以上となっている。平坦化膜１４Ｃは、信号線ＤＴＬと、光透過電極１３Ｄとの間に形成されており、層間絶縁膜１４Ｂ、ｉ型半導体層１３Ｂおよびｎ型半導体層１３Ｃを覆うように形成されている。平坦化膜１４Ｃは、コンタクトＣＮＴ上と、ｎ型半導体層１３Ｃ上とに、コンタクトホールをそれぞれ有している。コンタクトＣＮＴおよびｎ型半導体層１３Ｃは、平坦化膜１４Ｃのコンタクトホールを介して、光透過電極１３Ｄと接続されている。
【００３０】
保護膜１５は、トランジスタ１２や光電変換素子１３等を外部から保護するものである。保護膜１５の上面は、シンチレータ層２０の形成面、またはシンチレータ層２０と回路基板１０とを互いに貼り合わせる面としての役割を有している。保護膜１５は、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。保護膜１５は、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。保護膜１５は、例えば、ポリイミド系樹脂等により構成されていてもよい。
【００３１】
（シンチレータ層２０）
シンチレータ層２０は、入射した放射線を光電変換素子１３の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、例えば、α線、β線、γ線またはＸ線などの放射線を可視光に変換する蛍光体で構成されている。このような蛍光体としては、例えば、ヨウ化セシウム（ＣｓＩ）にタリウム（Ｔｌ）またはナトリウム（Ｎａ）を添加したもの、ヨウ化ナトリウム（ＮａＩ）にタリウム（Ｔｌ）を添加したものが挙げられる。また、上記蛍光体としては、例えば、臭化セシウム（ＣｓＢｒ）にユウロピウム（Ｅｕ）を添加したもの、弗化臭化セシウム（ＣｓＢｒＦ）にユウロピウム（Ｅｕ）を添加したものが挙げられる。
【００３２】
シンチレータ層２０は、光電変換素子１３の上方に配置されている。シンチレータ層２０は、例えば、回路基板１０の上面（例えば、保護膜１５の上面）を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層２０は、例えば、接着剤もしくは粘着剤を介して、回路基板１０の上面（例えば、保護膜１５の上面）に貼り合わされたものであってもよい。
【００３３】
（反射板３０）
反射板３０は、シンチレータ層２０の上面に配置されている。反射板３０は、シンチレータ層２０から光電変換素子１３とは反対方向へ発光した光を光電変換素子１３側に返す役割を持つ。反射板３０は、実質的に水分を透過しない水分不透過材料によって構成されていてもよい。このようにした場合には、反射板３０によって、シンチレータ層２０への水分の介入を防ぐことができる。反射板３０は、例えば、薄板ガラスからなる。反射板３０は省略されていてもよい。シンチレータ層２０上に設ける反射構造は、上記のような反射板３０以外の構成となっていてもよく、例えば、Ａｌの蒸着膜によって構成されていてもよい。
【００３４】
（光源４０）
光源４０は、光電変換素子１３の下面（下部電極）に向けて光を照射するものである。光源４０は、例えば、直下型の光源であってもよいし、サイドエッジ型の光源であってもよい。
【００３５】
[製造方法]
次に、放射線検出器１の製造方法について説明する。図４Ａ〜図４Ｆは、放射線検出器１の製造過程の一例を表したものである。以下では、ｐ型半導体層１３Ａ、チャネル１２Ｃ、ＬＤＤ１３０（後述）およびソース・ドレイン１２Ｄ，１２Ｅを、ポリシリコンで形成したときの製造方法の一例について説明する。
【００３６】
まず、支持基板１１上にゲート１２Ａを形成したのち、ゲート１２Ａを含む表面全体にゲート絶縁膜１２Ｂを形成する（図４Ａ）。次に、ゲート絶縁膜１２Ｂ上に、ポリシリコン層１１０を形成したのち、ポリシリコン層１１０の上面のうち、ゲート１２Ａと対向する位置にレジスト１２０を形成する（図４Ｂ）。次に、レジスト１２０をマスクとして、イオンインプランテーションを行うことにより、ポリシリコン層１１０のうちレジスト１２０で被覆されていない部分にＬＤＤ１３０を形成する（図４Ｃ）。このとき、ポリシリコン層１１０のうちレジスト１２０で被覆されている部分がチャネル１２Ｃとなる。
【００３７】
次に、所定の位置に開口１４０Ａを有するレジスト１４０を形成したのち、ＬＤＤ１３０のうち、開口１４０Ａ内に露出している部分に、ｐ型不純物（例えばＢ）をドーズして、ｐ型半導体層１３Ａを形成する（図４Ｄ）。次に、レジスト１４０を除去し、所定の位置に開口１５０Ａを有するレジスト１５０を形成したのち、ＬＤＤ１３０のうち、開口１５０Ａ内に露出している部分に、ｎ型不純物（例えばＰ）をドーズして、ソース・ドレイン１２Ｄ，１２Ｅを形成する（図４Ｅ）。次に、レジスト１４０，１２０を除去し、活性化アニールを行ったのち、ＬＤＤ１３０のうち、不要な部分を除去する（図４Ｆ）。
【００３８】
次に、ゲート絶縁膜１２Ｇ等を形成することにより、回路基板１０を形成する。次に、例えば、回路基板１０の上面（例えば、保護膜１５の上面）を結晶成長面として、シンチレータ層２０を形成したのち、シンチレータ層２０上に反射板３０を形成する。最後に、回路基板１０の裏面に光源４０を設ける。このようにして、放射線検出器１を製造することができる。
【００３９】
［効果］
次に、放射線検出器１の効果について説明する。放射線検出器１では、光電変換素子１３の下部電極が低抵抗率のｐ型半導体層１３Ａで構成されている。このように、放射線検出器１では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子１３の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層１３Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
【００４０】
＜２．第２の実施の形態＞
[構成] 
次に、本技術の第２の実施の形態に係る放射線検出器２について説明する。図５は、放射線検出器２の概略構成の一例を表したものである。図６は、放射線検出器２の断面構成の一例を表したものである。放射線検出器２は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器２は、例えば、回路基板５０、シンチレータ層２０、反射板３０および光源４０を備えている。なお、反射板３０は、必要に応じて省略することが可能である。また、光源４０は、放射線検出器２に対して着脱可能に構成されていてもよい。つまり、放射線検出器２は、放射線検出器１において、回路基板１０の代わりに回路基板５０を備えたものに相当する。そこで、以下では、上記の実施の形態と相違する構成について主に説明し、上記の実施の形態と共通する構成についての説明は適宜、省略するものとする。上記の実施の形態と共通する構成要素に対しては、同一の符号が付されている。
【００４１】
（回路基板５０）
回路基板５０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ２を備えている。撮像画素Ｐｘ２は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ２は、ノードＮを上面に向けて配置された光電変換素子１７と、ノードＮに電気的に接続されたトランジスタ１６とを含んでいる。
【００４２】
光電変換素子１７は、シンチレータ層２０側から光電変換素子１７の上面（受光面５０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子１７は、例えば、ＰＩＮフォトダイオードで構成されている。トランジスタ１６は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子１７で生成された信号電荷を信号線ＤＴＬに出力するものである。
【００４３】
光電変換素子１７は、例えば、下部電極としてのｐ型半導体層１７Ａ、ｉ型半導体層１７Ｂ、ｎ型半導体層１７Ｃ、および上部電極としての光透過電極１７Ｄをこの順に積層して構成されている。ｐ型半導体層１７Ａは、酸化物半導体で構成されている。酸化物半導体は、例えば、Ｉｎ、Ｇａ、ＺｎおよびＯを構成原子として含んで構成されたものである。ｐ型半導体層１７Ａが酸化物半導体で構成されている場合、ｐ型半導体層１７Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｐ型半導体層１７Ａそのものが下部電極として機能する。ｐ型半導体層１７Ａは、後述のトランジスタ１６のソース・ドレイン１６Ｃ，１６Ｄと同一の面（後述の絶縁膜１６Ａの上面）に接して形成されている。ｉ型半導体層１７Ｂは、ノンドープの真性半導体層であり、例えば、酸化物半導体で構成されている。ｉ型半導体層１７Ｂの厚みは、例えば、４００ｎｍ〜２０００ｎｍとなっている。ｎ型半導体層１７Ｃは、例えば、酸化物半導体で構成されている。ｎ型半導体層１７Ｃは、光電変換素子１７に蓄積された電荷が引き出されるノードＮ側の電極として機能する。光透過電極１７Ｄは、例えば、ＩＴＯ等の透明導電膜により構成されている。
【００４４】
トランジスタ１６は、例えば、支持基板１１の表面に形成された絶縁膜１６Ａ上に、チャネル（活性層）１６Ｂと、チャネル１６Ｂの両脇に形成された一対のソース・ドレイン１６Ｃ，１６Ｄとを有している。チャネル１６Ｂおよび一対のソース・ドレイン１６Ｃ，１６Ｄは、ｐ型半導体層１７Ａと同一の面（絶縁膜１６Ａの上面）に接して形成されている。
【００４５】
トランジスタ１６は、さらに、例えば、チャネル１６Ｂおよび一対のソース・ドレイン１６Ｃ，１６Ｄを覆うように形成されたゲート絶縁膜１６Ｅを有しており、ゲート絶縁膜１６Ｅ上であって、かつチャネル１６Ｂと対向する領域にゲート１６Ｆを有している。
【００４６】
絶縁膜１６Ａは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。絶縁膜１６Ａは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。ゲート絶縁膜１６Ｅは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。ゲート絶縁膜１６Ｅは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。ゲート１６Ｆは、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等のいずれかよりなる単層膜、または、これらのうちの２つ以上を積層した積層膜で構成されている。ｐ型半導体層１７Ａが酸化物半導体で構成されている場合、製造プロセスの簡略化の観点からは、チャネル１６Ｂおよび一対のソース・ドレイン１６Ｃ，１６Ｄも、酸化物半導体で構成されていることが好ましい。
【００４７】
回路基板５０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板５０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ１は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
【００４８】
信号線ＤＴＬは、光電変換素子１７から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１６をオンオフ制御する制御信号をトランジスタ１６のゲート１６Ｆに入力するための配線である。バイアス線ＢＳＬは、光電変換素子１７のアノード電位を決めるための配線である。トランジスタ１６のゲート１６Ｆがゲート線ＧＴＬに接続され、トランジスタ１６のソースまたはドレインが光電変換素子１７のノードＮに接続され、トランジスタ１６のソースおよびドレインのうちノードＮに未接続の電極が信号線ＤＴＬに接続されている。光電変換素子１７のノードＮがトランジスタ１６のソースまたはドレインに接続され、光電変換素子１７のアノードがバイアス線ＢＳＬに接続されている。
【００４９】
回路基板５０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。
【００５０】
層間絶縁膜１４Ａは、トランジスタ１６を保護するとともに、信号線ＤＴＬやバイアス線ＢＳＬ等の形成面を設けるためのものである。層間絶縁膜１４Ａは、トランジスタ１６を覆うように形成されている。ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａは、ソース・ドレイン１６Ｃ，１６Ｄ上にコンタクトホールをそれぞれ有している。ソース・ドレイン１６Ｃ，１６Ｄのうち、光電変換素子１７寄りに形成されたソース・ドレイン１６Ｃは、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのコンタクトホールに形成された導電性のコンタクトＣＮＴと接続されている。ソース・ドレイン１６Ｃ，１６Ｄのうち、光電変換素子１７から離れて形成されたソース・ドレイン１６Ｄは、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのコンタクトホールに形成された信号線ＤＴＬと接続されている。ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａは、ｐ型半導体層１７Ａの上面のうちｉ型半導体層１７Ｂの形成されていない露出面上にコンタクトホールをそれぞれ有している。ｐ型半導体層１７Ａは、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
【００５１】
層間絶縁膜１４Ｂは、信号線ＤＴＬ、バイアス線ＢＳＬおよびコンタクトＣＮＴ等を保護するためのものである。層間絶縁膜１４Ｂは、各信号線ＤＴＬ、各コンタクトＣＮＴおよび各バイアス線ＢＳＬを覆うように形成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。層間絶縁膜１４Ｂは、各コンタクトＣＮＴ上にコンタクトホールを有している。各コンタクトＣＮＴは、層間絶縁膜１４Ｂのコンタクトホールを介して光透過電極１７Ｄと接続されている。つまり、光透過電極１７Ｄは、各コンタクトＣＮＴや各信号線ＤＴＬとは別層で形成されている。ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａ，１４Ｂは、光電変換素子１７が形成される箇所にコンタクトホールを有している。光電変換素子１７のうちｉ型半導体層１７Ｂが、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａ，１４Ｂに形成されたコンタクトホール内に形成されている。
【００５２】
平坦化膜１４Ｃは、トランジスタ１６や光電変換素子１７等によって生じる表面の凹凸を緩和するためのものである。平坦化膜１４Ｃは、例えば、ポリイミド系樹脂等により構成されている。平坦化膜１４Ｃの厚さは、例えば、２．４μｍ以上となっている。平坦化膜１４Ｃは、信号線ＤＴＬと、光透過電極１７Ｄとの間に形成されており、層間絶縁膜１４Ｂ、ｉ型半導体層１７Ｂおよびｎ型半導体層１７Ｃを覆うように形成されている。平坦化膜１４Ｃは、コンタクトＣＮＴ上と、ｎ型半導体層１７Ｃ上とに、コンタクトホールをそれぞれ有している。コンタクトＣＮＴおよびｎ型半導体層１７Ｃは、平坦化膜１４Ｃのコンタクトホールを介して、光透過電極１７Ｄと接続されている。
【００５３】
保護膜１５は、トランジスタ１６や光電変換素子１７等を外部から保護するものである。保護膜１５の上面は、シンチレータ層２０の形成面、またはシンチレータ層２０と回路基板５０とを互いに貼り合わせる面としての役割を有している。保護膜１５は、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。保護膜１５は、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。
【００５４】
（シンチレータ層２０）
シンチレータ層２０は、光電変換素子１７の上方に配置されている。シンチレータ層２０は、入射した放射線を光電変換素子１７の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、例えば、回路基板５０の上面（例えば、保護膜１５の上面）を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層２０は、例えば、接着剤もしくは粘着剤を介して、回路基板５０の上面（例えば、保護膜１５の上面）に貼り合わされたものであってもよい。
【００５５】
（反射板３０、光源４０）
反射板３０は、シンチレータ層２０から光電変換素子１７とは反対方向へ発光した光を光電変換素子１７側に返す役割を持つ。光源４０は、光電変換素子１７の下面（下部電極）に向けて光を照射するものである。
【００５６】
［効果］
次に、放射線検出器２の効果について説明する。放射線検出器２では、光電変換素子１７の下部電極が低抵抗率のｐ型半導体層１７Ａで構成されている。このように、放射線検出器２では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子１７の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層１７Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
【００５７】
＜３．上記第１および第２の実施の形態に共通する変形例＞
[構成]
図７は、上記第１の実施の形態の放射線検出器１の断面構成の一変形例を表したものである。図８は、上記第２の実施の形態の放射線検出器２の断面構成の一変形例を表したものである。本変形例において、放射線検出器１は、ゲート絶縁膜１２Ｂの下面のうち、ｐ型半導体層１３Ａとｉ型半導体層１３Ｂとが互いに接する部分と対向する領域（以下、「第１対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１８をさらに備えている。本変形例において、放射線検出器２は、絶縁膜１６Ａの下面のうち、ｐ型半導体層１７Ａとｉ型半導体層１７Ｂとが互いに接する部分と対向する領域（以下、「第２対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１９をさらに備えている。反射膜１８，１９は、光電変換素子１３，１７を透過してきた光を光電変換素子１３，１７側に反射するものである。反射膜１８，１９は、例えば、Ｍｏにより構成されている。
【００５８】
[製造方法]
本変形例に係る放射線検出器１，２の製造方法について説明する。以下では、代表して、本変形例に係る放射線検出器１の製造方法について説明する。図９Ａ〜図９Ｂは、本変形例に係る放射線検出器１の製造過程の一例を表したものである。以下では、ｐ型半導体層１３Ａ、チャネル１２Ｃ、ＬＤＤ１３０およびソース・ドレイン１２Ｄ，１２Ｅを、ポリシリコンで形成したときの製造方法の一例について説明する。
【００５９】
まず、支持基板１１上にゲート１２Ａおよび反射膜１８を形成したのち、ゲート１２Ａ、反射膜１８を含む表面全体に絶縁膜１２Ｂを形成する（図９Ａ）。次に、絶縁膜１２Ｂ上に、ポリシリコン層１１０およびレジスト１２０をこの順に形成したのち、例えば、レジスト１２０に対して、支持基板１１側から露光を行う。その後、現像を行うことにより、ポリシリコン層１１０の上面のうち、ゲート１２Ａおよび反射膜１８と対向する位置にレジスト１２０を残す（図９Ｂ）。続いて、反射膜１８上のレジスト１２０に対して、支持基板１１とは反対側から露光を行う。その後、現像を行うことにより、反射膜１８上のレジスト１２０を除去する。このようにして、ゲート１２Ａと対向する位置にだけレジスト１２０を残す（図９Ｃ）。その後は、上記実施の形態と同様の手順を実施することにより、本変形例に係る放射線検出器１が製造される。
【００６０】
[効果]
光電変換素子では、従来の下部電極は、ｉ型半導体層の形成面も兼ねていることから、ｉ型半導体層よりも大面積で構成されている。そのため、従来の下部電極が光電変換素子に設けられている場合には、光源からの光を大きく迂回させることでしか、ｉ型半導体層に入射させることができなかった。一方、本変形例において、反射膜１８が光電変換素子１３の下面側であって、かつ上記第１対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層１３Ｂに入射させることができる。また、本変形例において、反射膜１９が光電変換素子１７の下面側であって、かつ上記第２対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層１７Ｂに入射させることができる。従って、本変形例においても、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
【００６１】
＜４．第３の実施の形態＞
次に、第３の実施の形態に係る放射線検出器３について説明する。図１０は、放射線検出器３の一部の断面構成の一例を表したものである。放射線検出器３は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器３は、第１の実施の形態の放射線検出器１において、回路基板１０の代わりに回路基板６０を備えたものである。そこで、以下では、回路基板６０について主に説明し、第１の実施の形態の放射線検出器１と共通する内容については、適宜、省略するものとする。
【００６２】
回路基板６０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ３を備えている。撮像画素Ｐｘ３は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ３は、ノードＮを下面に向けて配置された光電変換素子２１と、ノードＮに電気的に接続されたトランジスタ１２とを含んでいる。
【００６３】
光電変換素子２１は、シンチレータ層２０側から光電変換素子２１の上面（受光面６０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子２１は、例えば、ＰＩＮフォトダイオードで構成されている。トランジスタ１２は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子２１で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。
【００６４】
光電変換素子２１は、例えば、下部電極としてのｎ型半導体層２１Ａ、ｉ型半導体層２１Ｂ、ｐ型半導体層２１Ｃ、および上部電極としての光透過電極２１Ｄをこの順に積層して構成されている。ｎ型半導体層２１Ａは、トランジスタ１２のソース・ドレイン１２Ｄ，１２Ｅと同一の面（ゲート酸化膜１２Ｂの上面）に接して形成されている。ｎ型半導体層２１Ａは、例えば、低温ポリシリコンで構成されている。ｎ型半導体層２１Ａが低温ポリシリコンで構成されている場合、ｎ型半導体層２１Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｎ型半導体層２１Ａそのものが下部電極として機能する。なお、ｎ型半導体層２１Ａは、低温ポリシリコン以外のポリシリコン（例えば、高温ポリシリコン）や、微結晶シリコン（マイクロシリコン）などで構成されていてもよい。ｎ型半導体層２１Ａは、光電変換素子２１に蓄積された電荷が引き出されるノードＮ側の電極として機能する。
【００６５】
ｉ型半導体層２１Ｂは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。ｉ型半導体層２１Ｂの厚みは、例えば、４００ｎｍ〜２０００ｎｍとなっている。ｐ型半導体層２１Ｃは、例えば、アモルファスシリコンで構成されている。光透過電極２１Ｄは、例えば、ＩＴＯ等の透明導電膜により構成されている。
【００６６】
回路基板６０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板６０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ３は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
【００６７】
信号線ＤＴＬは、光電変換素子２１から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１２をオンオフ制御する制御信号をトランジスタ１２のゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換素子２１のアノード電位を決めるための配線である。トランジスタ１２のゲートがゲート線ＧＴＬに接続され、トランジスタ１２のソース・ドレイン１２Ｄが光電変換素子２１のノードＮに接続され、トランジスタ１２のソース・ドレイン１２Ｅが信号線ＤＴＬに接続されている。光電変換素子２１のノードＮがソース・ドレイン１２Ｄに接続され、光電変換素子２１のアノードがバイアス線ＢＳＬに接続されている。
【００６８】
回路基板６０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。光電変換素子２１のノードＮがトランジスタ１２のソース・ドレイン１２Ｄと、同一面内で接続されている。そのため、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのうち、光電変換素子２１寄りのソース・ドレイン１２Ｄ上や、ｎ型半導体層２１Ａ上には、コンタクトホールは形成されていない。層間絶縁膜１４Ｃは、光透過電極２１Ｄ上にコンタクトホールを有している。光透過電極２１Ｄは、層間絶縁膜１４Ｃのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
【００６９】
シンチレータ層２０は、入射した放射線を光電変換素子２１の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、光電変換素子２１の上方に配置されている。反射板３０は、シンチレータ層２０から光電変換素子２１とは反対方向へ発光した光を光電変換素子２１側に返す役割を持つ。光源４０は、光電変換素子２１の下面（下部電極）に向けて光を照射するものである。
【００７０】
放射線検出器３では、光電変換素子２１の下部電極が低抵抗率のｎ型半導体層２１Ａで構成されている。このように、放射線検出器３では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子２１の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層２１Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
【００７１】
＜５．第４の実施の形態＞
次に、第４の実施の形態に係る放射線検出器４について説明する。図１１は、放射線検出器４の一部の断面構成の一例を表したものである。放射線検出器４は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器４は、第２の実施の形態の放射線検出器２において、回路基板５０の代わりに回路基板７０を備えたものである。そこで、以下では、回路基板７０について主に説明し、第２の実施の形態の放射線検出器２と共通する内容については、適宜、省略するものとする。
【００７２】
回路基板７０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ４を備えている。撮像画素Ｐｘ４は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ４は、ノードＮを下面に向けて配置された光電変換素子２２と、ノードＮに電気的に接続されたトランジスタ１６とを含んでいる。
【００７３】
光電変換素子２２は、シンチレータ層２０側から光電変換素子２２の上面（受光面７０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子２２は、例えば、ＰＩＮフォトダイオードで構成されている。トランジスタ１２は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子２２で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。
【００７４】
光電変換素子２２は、例えば、下部電極としてのｎ型半導体層２２Ａ、ｉ型半導体層２２Ｂ、ｐ型半導体層２２Ｃ、および上部電極としての光透過電極２２Ｄをこの順に積層して構成されている。ｎ型半導体層２２Ａは、トランジスタ１２のソース・ドレイン１６Ｃ，１６Ｄと同一の面（絶縁膜１６Ａの上面）に接して形成されている。ｎ型半導体層２２Ａは、例えば、低温ポリシリコンで構成されている。ｎ型半導体層２２Ａが低温ポリシリコンで構成されている場合、ｎ型半導体層２２Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｎ型半導体層２２Ａそのものが下部電極として機能する。なお、ｎ型半導体層２２Ａは、低温ポリシリコン以外のポリシリコン（例えば、高温ポリシリコン）や、微結晶シリコン（マイクロシリコン）などで構成されていてもよい。ｎ型半導体層２２Ａは、光電変換素子２２に蓄積された電荷が引き出されるノードＮ側の電極として機能する。
【００７５】
ｉ型半導体層２２Ｂは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。ｉ型半導体層２２Ｂの厚みは、例えば、４００ｎｍ〜２０００ｎｍとなっている。ｐ型半導体層２２Ｃは、例えば、アモルファスシリコンで構成されている。光透過電極２２Ｄは、例えば、ＩＴＯ等の透明導電膜により構成されている。
【００７６】
回路基板７０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板７０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ４は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
【００７７】
信号線ＤＴＬは、光電変換素子２２から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１６をオンオフ制御する制御信号をトランジスタ１６のゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換素子２２のアノード電位を決めるための配線である。トランジスタ１６のゲートがゲート線ＧＴＬに接続され、トランジスタ１６のソース・ドレイン１６Ｃが光電変換素子２２のノードＮに接続され、トランジスタ１６のソース・ドレイン１６Ｄが信号線ＤＴＬに接続されている。光電変換素子２２のノードＮがソース・ドレイン１６Ｃに接続され、光電変換素子２２のアノードがバイアス線ＢＳＬに接続されている。
【００７８】
回路基板７０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。光電変換素子２２のノードＮがトランジスタ１６のソース・ドレイン１６Ｃと、同一面内で接続されている。そのため、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのうち、光電変換素子２２寄りのソース・ドレイン１６Ｃ上や、ｎ型半導体層２２Ａ上には、コンタクトホールは形成されていない。層間絶縁膜１４Ｃは、光透過電極２２Ｄ上にコンタクトホールを有している。光透過電極２２Ｄは、層間絶縁膜１４Ｃのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
【００７９】
シンチレータ層２０は、入射した放射線を光電変換素子２２の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、光電変換素子２２の上方に配置されている。反射板３０は、シンチレータ層２０から光電変換素子２２とは反対方向へ発光した光を光電変換素子２２側に返す役割を持つ。光源４０は、光電変換素子２２の下面（下部電極）に向けて光を照射するものである。
【００８０】
放射線検出器４では、光電変換素子２２の下部電極が低抵抗率のｎ型半導体層２２Ａで構成されている。このように、放射線検出器４では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子２２の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層２２Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
【００８１】
＜６．上記第３および第４の実施の形態に共通する変形例＞
図１２は、上記第３の実施の形態の放射線検出器３の断面構成の一変形例を表したものである。図１３は、上記第４の実施の形態の放射線検出器４の断面構成の一変形例を表したものである。本変形例において、放射線検出器３は、ゲート絶縁膜１２Ｂの下面のうち、ｎ型半導体層２１Ａとｉ型半導体層２１Ｂとが互いに接する部分と対向する領域（以下、「第１対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１８をさらに備えている。本変形例において、放射線検出器４は、絶縁膜１６Ａの下面のうち、ｎ型半導体層２２Ａとｉ型半導体層２２Ｂとが互いに接する部分と対向する領域（以下、「第２対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１９をさらに備えている。反射膜１８，１９は、光電変換素子２１，２２を透過してきた光を光電変換素子２１，２２側に反射するものである。反射膜１８，１９は、例えば、Ｍｏにより構成されている。
【００８２】
光電変換素子では、従来の下部電極は、ｉ型半導体層の形成面も兼ねていることから、ｉ型半導体層よりも大面積で構成されている。そのため、従来の下部電極が光電変換素子に設けられている場合には、光源からの光を大きく迂回させることでしか、ｉ型半導体層に入射させることができなかった。一方、本変形例において、反射膜１８が光電変換素子２１の下面側であって、かつ上記第１対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層２１Ｂに入射させることができる。また、本変形例において、反射膜１９が光電変換素子２２の下面側であって、かつ上記第２対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層２２Ｂに入射させることができる。従って、本変形例においても、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
【００８３】
＜６．第５の実施の形態＞
次に、第５の実施の形態に係る撮像装置５について説明する。図１４は、撮像装置５の概略構成の一例を表したものである。撮像装置５は、上述の放射線検出器１〜４を撮像部５１に用いたものであり、医療用をはじめ、手荷物検査等のその他の非破壊検査用の撮像装置として好適に用いられるものである。撮像装置５は、例えば、基板上に撮像部５１を備え、この撮像部５１の周辺領域に、撮像部５１を駆動する駆動部を備えている。駆動部は、例えば、行走査部５２、Ａ／Ｄ変換部５３、列走査部５４およびシステム制御部５５を有している。
【００８４】
撮像部５１は、撮像装置５における撮像エリアとなるものである。撮像部５１は、放射線検出器１、放射線検出器２、放射線検出器３または放射線検出器４によって構成されている。撮像部５１は、行列状に配置された複数の撮像画素Ｐｘ１、撮像画素Ｐｘ２、撮像画素Ｐｘ３または撮像画素Ｐｘ４を有している。
【００８５】
撮像部５１では、複数のゲート線ＧＴＬが行方向に延在しており、複数の信号線ＤＴＬおよび複数のバイアス線ＢＳＬが列方向に延在している。各ゲート線ＧＴＬが行走査部５２に接続され、各信号線ＤＴＬがＡ／Ｄ変換部５３に接続され、各バイアス線ＢＳＬが列走査部５４に接続されている。
【００８６】
行走査部５２は、シフトレジスタやアドレスデコーダ等によって構成され、各撮像画素Ｐｘ１、各撮像画素Ｐｘ２、各撮像画素Ｐｘ３または各撮像画素Ｐｘ４を、例えば行単位で駆動するようになっている。行走査部５２によって選択走査された画素行の各画素から出力された信号電荷は、各信号線ＤＴＬを介してＡ／Ｄ変換部５３に供給される。Ａ／Ｄ変換部５３は、各信号線ＤＴＬを介して入力された信号電荷に基づいてＡ／Ｄ変換を行うものであり、例えば、信号線ＤＴＬごとに設けられたアンプや水平選択スイッチ等によって構成されている。
【００８７】
列走査部５４は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、Ａ／Ｄ変換部５３の各水平選択スイッチを走査しつつ順番に駆動するものである。列走査部５４による選択走査により、行走査部５２で選択された画素行の各画素から出力された信号電荷に対応する撮像信号Ｄｏｕｔがシリアルで外部へ出力される。
【００８８】
行走査部５２、Ａ／Ｄ変換部５３および列走査部５４からなる回路部分は、撮像部５１と共に共通の基板上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されていてもよい。また、当該回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
【００８９】
システム制御部５５は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像装置５の内部情報などのデータを出力するものである。システム制御部５５は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部５２、Ａ／Ｄ変換部５３および列走査部５４などの周辺回路の駆動制御を行うようになっている。
【００９０】
本実施の形態では、上述の放射線検出器１〜４が撮像部５１に用いられている。従って、例えば、撮像部５１を連続して使用した場合であっても、残像の少ない高画質な画像を得ることができる。
【００９１】
＜７．第６の実施の形態＞
次に、第６の実施の形態に係る撮像システム６について説明する。図１５は、撮像システム６の概略構成の一例を表したものである。撮像システム６は、上述の放射線検出器１〜４が撮像部５１に用いられた撮像装置５を備えている。撮像システム６は、例えば、撮像装置５と、画像処理部７と、表示装置８とを備えている。なお、必要に応じて表示装置８が省略されてもよい。
【００９２】
画像処理部７は、撮像装置５により得られた撮像信号Ｄｏｕｔに対して所定の画像処理を施すものであり、具体的には、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、表示信号Ｄ１を生成する。表示装置８は、撮像装置４により得られた撮像信号Ｄｏｕｔに基づく画像表示を行うものであり、具体的には、画像処理部７で処理された後の撮像信号（表示信号Ｄ１）に基づいて、映像を表示するものである。
【００９３】
本実施の形態では、放射線源１００から被写体２００に向けて照射された放射線のうち、被写体２００を透過した成分が撮像装置５によって検出される。撮像装置５で検出されることにより得られた撮像信号Ｄｏｕｔには、画像処理部７によって所定の処理がなされる。所定の処理がなされた後の撮像信号（表示信号Ｄ１）は、表示装置８に出力され、表示信号Ｄ１に応じた映像が、表示装置８のモニタ画面に表示される。
【００９４】
このように、本実施の形態では、撮像装置５において上述の放射線検出器１〜４が用いられている。従って、例えば、撮像装置５を連続して使用した場合であっても、ノイズの少ない高画質化な画像を得ることができる。
【００９５】
＜８．第６の実施の形態の変形例＞
上記第６の実施の形態において、撮像システム６が、画像処理部７で処理された後の撮像信号（３ＤＣＡＤ（computer-aided design）信号）に基づいて立体物を成型する成型装置（図示せず）をさらに備えていてもよい。成型装置は、例えば、３Ｄプリンタである。画像処理部７は、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、３ＤＣＡＤ信号を生成するものである。
【００９６】
本変形例では、撮像装置５において上述の放射線検出器１〜４が用いられている。従って、高精度な立体物を形成することができる。
【００９７】
以上、実施の形態およびその変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００９８】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
を備え、
前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
放射線検出器。
（２）
前記第１導電型半導体層は、ポリシリコン、マイクロシリコン、または酸化物半導体により構成されている
（１）に記載の放射線検出器。
（３）
前記第１導電型半導体層は、前記トランジスタのソースおよびドレインとともに、共通の絶縁膜の上面に接して形成されている
（１）または（２）に記載の放射線検出器。
（４）
前記絶縁膜の下面のうち、前記第１導電型半導体層と前記ｉ型半導体層とが互いに接する部分と対向する領域内だけに設けられた金属膜をさらに備えた
（３）に記載の放射線検出器。
（５）
前記光電変換素子の下面に向けて光を照射する光源をさらに備えた
（１）ないし（４）のいずれか１つに記載の放射線検出器。
（６）
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を備え、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
を有し、
前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
撮像装置。
（７）
撮像装置と、
前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
を備え、
前記撮像装置は、
放射線検出器と、
前記放射線検出器を駆動する駆動部と
を有し、
前記放射線検出器は、
各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
を有し、
前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
撮像システム。
【符号の説明】
【００９９】
１，２，３，４…放射線検出器、５…撮像装置、６…撮像システム、７…画像処理部、８…表示装置、１０，５０，６０，７０…回路基板、１０Ａ，５０Ａ，６０Ａ，７０Ａ…受光面、１１…支持基板、１２，１６…トランジスタ、１２Ａ，１２Ｆ，１６Ｆ…ゲート、１２Ｂ，１２Ｇ，１６Ｅ…ゲート絶縁膜、１２Ｃ，１６Ｂ…チャネル、１２Ｄ，１２Ｅ，１６Ｃ，１６Ｄ…ソース・ドレイン、１３，１７，２１，２２…光電変換素子、１３Ａ，１７Ａ，２１Ｃ，２２Ｃ…ｐ型半導体層、１３Ｂ，１７Ｂ，２１Ｂ，２２Ｂ…ｉ型半導体層、１３Ｃ，１７Ｃ，２１Ａ，２２Ａ…ｎ型半導体層、１３Ｄ，１７Ｄ，２１Ｄ，２２Ｄ…光透過電極、１４Ａ，１４Ｂ，１４Ｃ…相間絶縁膜、１５…保護膜、１６Ａ…絶縁膜、１８，１９…反射膜、２０…シンチレータ層、３０…反射板、３１…撮像部，３２…行走査線、３３…Ａ／Ｄ変換部、３４…列走査線、３５…システム制御部、１００…放射線源、２００…被写体、ＢＳＬ…バイアス線、ＣＮＴ…コンタクト、Ｄｏｕｔ…出力信号、ＤＴＬ…信号線、ＧＴＬ…ゲート線、Ｐｘ１，Ｐｘ２，Ｐｘ３，Ｐｘ４…撮像画素。
【図１】
2016048168.tif 000003
【図２】
2016048168.tif 000004
【図３】
2016048168.tif 000005
【図４Ａ】
2016048168.tif 000006
【図４Ｂ】
2016048168.tif 000007
【図４Ｃ】
2016048168.tif 000008
【図４Ｄ】
2016048168.tif 000009
【図４Ｅ】
2016048168.tif 000010
【図４Ｆ】
2016048168.tif 000011
【図５】
2016048168.tif 000012
【図６】
2016048168.tif 000013
【図７】
2016048168.tif 000014
【図８】
2016048168.tif 000015
【図９Ａ】
2016048168.tif 000016
【図９Ｂ】
2016048168.tif 000017
【図９Ｃ】
2016048168.tif 000018
【図１０】
2016048168.tif 000019
【図１１】
2016048168.tif 000020
【図１２】
2016048168.tif 000021
【図１３】
2016048168.tif 000022
【図１４】
2016048168.tif 000023
【図１５】
2016048168.tif 000024