(57)【要約】【課題】結晶性を有する酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる。または、消費電力が低減された半導体装置を提供する。【解決手段】イットリア安定化ジルコニア基板上に酸化物を形成し、不活性雰囲気において、酸化物を第１の温度まで昇温し、酸化物を第１の温度に保持したままで、酸化性雰囲気に切り替え、酸化性雰囲気において、酸化物を第２の温度まで降温することにより、酸化物半導体膜を形成する。【選択図】図１
2016119465.tif 000002
【特許請求の範囲】
【請求項１】
イットリア安定化ジルコニア基板上に酸化物を形成し、
不活性雰囲気において、前記酸化物を第１の温度まで昇温し、
前記酸化物を前記第１の温度に保持したままで、酸化性雰囲気に切り替え、
酸化性雰囲気において、前記酸化物を第２の温度まで降温することを特徴とする酸化物半導体の作製方法。
【請求項２】
イットリア安定化ジルコニア基板上に酸化物を形成し、
不活性雰囲気において、前記酸化物を第１の温度まで昇温し、
前記酸化物を前記第１の温度に保持したままで、酸化性雰囲気に切り替え、
酸化性雰囲気において、前記酸化物を第２の温度まで降温し、
前記酸化物を前記第２の温度に保持したままで、不活性雰囲気に切り替え、
不活性雰囲気において、前記酸化物を第３の温度まで昇温し、
前記酸化物を前記第３の温度に保持したままで、酸化性雰囲気に切り替え、
酸化性雰囲気において、前記酸化物を第４の温度まで降温することを特徴とする酸化物半導体の作製方法。
【請求項３】
請求項１または請求項２において、
前記酸化物は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することを特徴とする酸化物半導体の作製方法。
【請求項４】
イットリア安定化ジルコニア基板上に、ゲート電極、ゲート絶縁体、及び酸化物を有するトランジスタにおいて、
前記酸化物は昇温脱離分析装置により水分子として観測される脱離ガスが１．０個／ｎｍ３以下であることを特徴とするトランジスタ。
【請求項５】
請求項４において、
前記酸化物中には、水分子は存在しないことを特徴とするトランジスタ。
【請求項６】
請求項４または請求項５において、
前記酸化物は、単結晶であることを特徴とするトランジスタ。
【請求項７】
請求項４乃至請求項６のいずれか一において、
前記酸化物は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有することを特徴とするトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、酸化物、トランジスタおよび半導体装置、ならびにそれらの製造方法に関する。または、本発明は、例えば、酸化物、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。または、酸化物、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。
【０００５】
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００６】
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの開発が活発化している。
【０００７】
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子へ利用することが開示されている（特許文献１参照。）。また、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示されている（特許文献２参照。）。
【０００８】
また、非晶質酸化物半導体を用いたトランジスタが開示されている（特許文献３参照。）。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【０００９】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献４参照。）。また、酸化物半導体からなる活性層で井戸型ポテンシャルを構成することにより、高い電界効果移動度を有するトランジスタが得られることが開示されている（特許文献５参照。）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開昭６３−２３９１１７
【特許文献２】特表平１１−５０５３７７
【特許文献３】特許５２１５５８９号
【特許文献４】特開２０１２−２５７１８７号公報
【特許文献５】特開２０１２−５９８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
安定した特性を有する素子を提供することを課題の一とする。または、複数種の素子を有し、それぞれの素子が安定した特性を有する装置を提供することを課題の一とする。または、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とする。または、サブスレッショルドスイング値の小さいトランジスタを提供することを課題の一とする。または、短チャネル効果の小さいトランジスタを提供することを課題の一とする。または、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、電気特性の優れたトランジスタを提供することを課題の一とする。または、信頼性の高いトランジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジスタを提供することを課題の一とする。
【００１２】
または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、新規なモジュールを提供することを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
本発明の一態様は、イットリア安定化ジルコニア基板上に酸化物を形成し、不活性雰囲気において、酸化物を第１の温度まで昇温し、酸化物を第１の温度に保持したままで、酸化性雰囲気に切り替え、酸化性雰囲気において、酸化物を第２の温度まで降温することにより、酸化物半導体を形成する。
【００１５】
本発明の一態様は、イットリア安定化ジルコニア基板上に酸化物を形成し、不活性雰囲気において、酸化物を第１の温度まで昇温し、酸化物を第１の温度に保持したままで、酸化性雰囲気に切り替え、酸化性雰囲気において、酸化物を第２の温度まで降温し、酸化物を第２の温度に保持したままで、不活性雰囲気に切り替え、不活性雰囲気において、酸化物を第３の温度まで昇温し、酸化物を第３の温度に保持したままで、酸化性雰囲気に切り替え、酸化性雰囲気において、酸化物を第４の温度まで降温することにより、酸化物半導体を形成する。
【００１６】
上記発明において、酸化物は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有する。
【００１７】
本発明の一態様は、イットリア安定化ジルコニア基板上に、ゲート電極、ゲート絶縁体、及び酸化物を有するトランジスタにおいて、酸化物は昇温脱離分析装置により水分子として観測される脱離ガスが１．０個／ｎｍ３以下である。
【００１８】
上記発明において、酸化物中には、水分子は存在しないものとする。
【００１９】
上記発明において、酸化物は、単結晶である。
【００２０】
上記発明において、酸化物は、インジウム、亜鉛および元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）から選ばれた一種以上を有する。
【発明の効果】
【００２１】
本発明の一態様により、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。
【００２２】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様に係る結晶性酸化物半導体膜の作製過程を説明する図。
【図２】本発明の一態様に係る酸化物半導体膜の原子数比を説明する図。
【図３】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図４】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図５】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図６】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図７】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図８】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図９】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図１０】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図１１】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図１２】ＩｎＭＺｎＯ４の結晶を説明する図。
【図１３】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図１４】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図１５】ｎｃ−ＯＳの成膜方法を説明する図。
【図１６】計算モデルを説明する図。
【図１７】Ｈ２Ｏ添加モデルの初期配置の構造及び最適化後の構造を説明する図。
【図１８】ＩｎＧａＺｎＯ４結晶中の領域区分を説明する模式図。
【図１９】ＩｎＯ２層と（Ｇａ，Ｚｎ）Ｏ層の間の領域における水素移動経路と、その経路上での活性化障壁を説明する図。
【図２０】（Ｇａ，Ｚｎ）Ｏ領域における水素移動経路と、その経路上での活性化障壁を説明する図。
【図２１】ＩｎＯ２領域における水素移動経路と、その経路上での活性化障壁を説明する図。
【図２２】ｃ軸方向に沿った水素移動経路と、その経路上での活性化障壁を説明する図。
【図２３】計算モデルを説明する図。
【図２４】酸素欠損モデルの全エネルギーの相対値を説明する図。
【図２５】計算モデルを説明する図。
【図２６】初期状態のモデルと最終状態のモデルを説明する図。
【図２７】活性化障壁を説明する図。
【図２８】初期状態のモデルと最終状態のモデルを説明する図。
【図２９】活性化障壁を説明する図。
【図３０】ＨＯの遷移レベルを説明する図。
【図３１】計算モデルを説明する図。
【図３２】反応過程におけるモデルの構造を説明する図。
【図３３】反応過程におけるエネルギー変化を説明する図。
【図３４】計算モデルを説明する図。
【図３５】反応過程におけるモデルの構造を説明する図。
【図３６】反応過程におけるエネルギー変化を説明する図。
【図３７】半導体装置の一態様を示す断面図及び回路図。
【図３８】半導体装置の一態様を示す断面図。
【図３９】半導体装置の一態様を示す断面図。
【図４０】半導体装置の一態様を示す断面図及び回路図。
【図４１】実施の形態に係る、ＲＦデバイスタグの構成例。
【図４２】実施の形態に係る、ＣＰＵの構成例。
【図４３】実施の形態に係る、記憶素子の回路図。
【図４４】実施の形態に係る、表示装置の上面図、断面図及び回路図。
【図４５】実施の形態に係る、表示装置の断面図及び回路図。
【図４６】実施の形態に係る、電子機器。
【図４７】実施の形態に係る、ＲＦデバイスの使用例。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２５】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００２６】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。
【００２７】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００２８】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２９】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３０】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【００３１】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３２】
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における深さ方向全体が濃度Ｂである場合、Ａのある領域における深さ方向の平均値が濃度Ｂである場合、Ａのある領域における深さ方向の中央値が濃度Ｂである場合、Ａのある領域における深さ方向の最大値が濃度Ｂである場合、Ａのある領域における深さ方向の最小値が濃度Ｂである場合、Ａのある領域における深さ方向の収束値が濃度Ｂである場合、測定上Ａそのものの確からしい値の得られる領域が濃度Ｂである場合などを含む。
【００３３】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３４】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３５】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３６】
なお、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００３７】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００３８】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００３９】
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
【００４０】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４１】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４２】
（実施の形態１）
本実施の形態では、本発明の一態様の結晶性酸化物半導体膜の形成方法について説明する。
【００４３】
本発明の一態様は、被形成面上に酸化物半導体膜（酸化物）を形成し、当該酸化物半導体膜を加熱処理することにより、不純物を低減させ、かつ、結晶性を高め結晶性酸化物半導体膜（酸化物半導体）を形成するものである。
【００４４】
［形成方法例］
以下では、より具体的な結晶性酸化物半導体膜の形成方法の例について、図１（Ａ）および図１（Ｂ）を用いて説明する。
【００４５】
はじめに、基板１１０を準備する。基板１１０は、少なくとも後の加熱工程にかかる熱に対して耐熱性を有する材料を用いる。例えば、イットリア安定化ジルコニア（ＹＳＺ）基板、サファイア基板、石英基板、シリコン基板、炭化シリコン基板、窒化ガリウム基板、酸化ガリウム基板などを用いることができる。
【００４６】
また、基板１１０として単結晶基板を用い、被形成面が特定の結晶面である基板を用いることが好ましい。基板１１０として単結晶基板を用いると、後に形成される酸化物半導体膜１２０中の結晶部のａ−ｂ面方向の配向性を高めることができるため、良好な結晶性酸化物半導体膜を形成することが可能となる。
【００４７】
次に、図１（Ａ）のステップＳ０１に示すように、基板１１０上に酸化物半導体膜１２０を成膜する。酸化物半導体膜１２０はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。
【００４８】
また、適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【００４９】
ここで、酸化物半導体膜が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。ここで、元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。酸化物半導体膜が有するインジウム、元素Ｍ及び亜鉛の原子数の比、ｘ：ｙ：ｚの好ましい範囲について、図２（Ａ）および図２（Ｂ）を用いて説明する。
【００５０】
図２（Ａ）および図２（Ｂ）は、酸化物半導体膜が有するインジウム、元素Ｍ及び亜鉛の原子数の比の範囲について示している。ここで図２（Ａ）および図２（Ｂ）では、元素ＭがＧａの例を示している。なお、酸素の原子数比については図２（Ａ）および図２（Ｂ）には記載しない。
【００５１】
例えば、インジウム、元素Ｍ及び亜鉛を有する酸化物では、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス相（ホモロガスシリーズ）が存在することが知られている。ここで、例として元素ＭがＧａである場合を考える。図２に太い直線で示した領域は、例えばＩｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を混合し、１３５０℃で焼成した場合に、単一相の固溶域をとり得ることが知られている組成である。また、図２に四角のシンボルで示す座標は、スピネル型の結晶構造が混在しやすいことが知られている組成である。
【００５２】
例えば、スピネル型の結晶構造を有する化合物として、ＺｎＧａ２Ｏ４などのＺｎＭ２Ｏ４で表される化合物が知られている。また、図２（Ａ）および図２（Ｂ）に示すようにＺｎＧａ２Ｏ４の近傍の組成、つまりｘ，ｙ及びｚが（ｘ：ｙ：ｚ）＝（０：１：２）に近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすい。
【００５３】
ここで、酸化物半導体膜はＣＡＡＣ−ＯＳ膜であることが好ましい。また、ＣＡＡＣ−ＯＳ膜は、特にスピネル型の結晶構造が含まれないことが好ましい。また、キャリア移動度を高めるためにはＩｎの含有率を高めることが好ましい。インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【００５４】
よって、酸化物半導体膜の有するインジウム、元素Ｍ及び亜鉛の原子数の比、ｘ：ｙ：ｚは、例えば図２（Ｂ）に示す領域１１の範囲であることが好ましい。ここで、領域１１は、第１の座標Ｋ（ｘ：ｙ：ｚ＝８：１４：７）と、第２の座標Ｌ（ｘ：ｙ：ｚ＝２：５：７）と、第３の座標Ｍ（ｘ：ｙ：ｚ＝５１：１４９：３００）と、第４の座標Ｎ（ｘ：ｙ：ｚ＝４６：２８８：８３３）と、第５の座標Ｏ（ｘ：ｙ：ｚ＝０：２：１１）と、第６の座標Ｐ（ｘ：ｙ：ｚ＝０：０：１）と、第７の座標Ｑ（ｘ：ｙ：ｚ＝１：０：０）とを、順番に線分で結んだ範囲内の原子数の比を有する領域である。なお、領域１１には、直線上の座標も含む。
【００５５】
ｘ：ｙ：ｚを図２（Ｂ）に示す領域１１とすることにより、ナノビーム電子回析においてスピネル型の結晶構造が観測される割合をなくすことができる、または極めて低くすることができる。よって、優れたＣＡＡＣ−ＯＳ膜を得ることができる。また、ＣＡＡＣ構造とスピネル型の結晶構造の境界におけるキャリア散乱等を減少させることができるため、酸化物半導体膜をトランジスタに用いた場合に、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【００５６】
また、酸化物半導体膜をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。ここで、用いるターゲットは多結晶であることが好ましい。
【００５７】
また、酸化物半導体膜１２０は単一層でなくｎ層（ｎは２以上）からなる積層構造によって形成されていてもよい。なお、複数の膜のそれぞれのＣＡＡＣ比率が異なってもよい。また、積層された複数の膜のうち、少なくとも一層の膜は例えばＣＡＡＣ比率が９０％より高いことが好ましく、９５％以上であることがより好ましく、９７％以上１００％以下であることがさらに好ましい。
【００５８】
例えば、不純物を低減した第１の半導体上に、第２の半導体を形成することで、第２の半導体は、第１の半導体よりもさらに不純物が少なく形成され、かつ、下層からの不純物の拡散を防止ことができる。また、後の工程で、結晶性酸化物半導体膜１３０上にさらに積層を行う場合、第２の半導体上に第３の半導体を薄く形成しておくことで、結晶性酸化物半導体膜１３０の上層から、第２の半導体への不純物拡散も抑制することができる。不純物が低減された第２の半導体をチャネル領域となるようにトランジスタを形成することで、信頼性の高い半導体装置を提供することができる。
【００５９】
また、酸化物半導体膜１２０の厚さは、例えば１ｎｍ以上５００ｎｍ以下、好ましくは１ｎｍ以上、３００ｎｍ以下とするとよい。
【００６０】
次に、図１（Ａ）のステップＳ０２およびステップＳ０３に示すように、不活性雰囲気でＴ１まで昇温し、一定時間、温度Ｔ１に保ったまま、酸化物半導体膜１２０を加熱する。維持される温度Ｔ１は、１０００℃以上１５００℃以下、好ましくは１１００℃以上１３００℃以下とする。また、温度Ｔ１の維持時間は１秒以上２４時間以下、好ましくは６分以上４時間以下とする。
【００６１】
なお、不活性雰囲気とは、温度Ｔ１において、半導体ウエハに酸化膜を成長させない雰囲気とする。例えば、窒素、水素、または希ガス、あるいはこれらの混合雰囲気のことである。また、酸化性雰囲気とは、温度Ｔ１において、積極的に酸化を行わすために酸化性のあるガスを多く含有させた雰囲気のことをいう。つまり、酸素、亜酸化窒素、あるいは二酸化窒素等、酸化性のあるガスを多量に含む雰囲気、あるいはこれらの混合雰囲気のことである。なお、酸化性雰囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００６２】
ここで、加熱処理を量産性高く行う装置として、例えばチューブやボートなどの内装部材に石英などの材料を用いた炉が知られている。しかしながら、１３００℃を超えるような温度では、これらの材料の耐熱性を考慮すると処理が困難である。このような材料の内装部材を備える炉を用いる場合には、装置保守の観点から１３００℃以下、好ましくは１２００℃以下の温度で使用することが望ましい。また１３００℃を超える温度を用いる場合には、例えばセラミック製の隔壁を備えるマッフル炉などを用いる必要があるが、このような炉は大型化が困難であるため生産性を高められないことや、炉内を清浄に保つことが困難であり被処理基板への汚染が懸念されるなどの問題点がある。
【００６３】
また、酸化物半導体膜に対し、例えば１０００℃以上１５００℃以下の温度で加熱処理を行うことで、十分に結晶化された結晶性酸化物半導体膜を形成することが可能である。一方、処理温度が高温であるほど結晶化に要する時間を短くすることが可能であるが、例えば１５００℃を超える温度だと酸化物半導体膜の一部が昇華し、酸化物半導体膜の膜厚の減少が顕著になる場合があるため、加熱処理の温度は１５００℃以下、好ましくは１３００℃以下とすることが好ましい。
【００６４】
したがって、加熱処理の温度は、例えば１０００℃以上１５００℃以下、好ましくは１１００℃以上１３００℃以下、より好ましくは１１５０℃以上１２５０℃以下の範囲に設定することができる。
【００６５】
また、不活性雰囲気で昇温及び温度Ｔ１の維持を行う代わりに、１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で昇温及び温度Ｔ１の維持を行ってもよい。減圧下では、Ｔ１が１０００℃以下の低温であっても、酸化物半導体膜の水素などの不純物濃度を低減することができる。例えば１０００Ｐａ以下で昇温及び温度Ｔ１の維持を行う場合、７００℃以上で加熱処理をおこなえばよい。
【００６６】
次に、図１（Ａ）のステップＳ０４およびステップＳ０５に示すように、炉内を不活性雰囲気において、温度Ｔ１で一定時間維持した後、温度をＴ１に保った状態で、炉内の雰囲気を酸化性雰囲気に切り替える。その後、温度をＴ１に保持した状態で、一定期間維持する。なお、酸化性雰囲気において、温度Ｔ１の維持時間は、１秒以上２４時間以下、好ましくは６分以上４時間以下とする。なお、酸化性雰囲気における温度Ｔ１の維持時間は、不活性雰囲気における加熱処理の時間と、必ずしも同じである必要はない。
【００６７】
また、不活性雰囲気で昇温及び温度Ｔ１の維持を行う代わりに減圧下で昇温及び温度Ｔ１の維持を行った場合、温度Ｔ１を保ったまま、温度を下げることなく、酸化性雰囲気とするとよい。
【００６８】
次に、図１（Ａ）のステップＳ０６に示すように、酸化性雰囲気のままＴ２まで降温する。Ｔ２は室温（代表的には２５℃）以上６００℃以下、好ましくは４００℃以上５００℃以下とする。
【００６９】
不活性雰囲気での昇温及び温度Ｔ１の維持をすること、または減圧下での昇温及び温度Ｔ１の維持をすることにより、酸化物半導体膜の水素などの不純物濃度を短時間で低減することができる。一方、不純物である水素は、酸化物半導体膜１２０の膜表面において、膜中の酸素と結合し、水分子となって脱離する場合がある為、酸化物半導体膜１２０の表面には酸素欠損が形成される。つまり、不活性雰囲気、または減圧下での昇温及び温度Ｔ１の維持することにより酸化物半導体膜に酸素欠損（ＶＯ）が生成され、膜に凹凸が形成されることがある。
【００７０】
そこで、温度Ｔ１に保ったまま、酸化物半導体膜１２０を不活性雰囲気、または減圧下から、酸化性雰囲気におくことで、酸化物半導体膜１２０中の酸素欠損を修復することができる。つまり、酸化性雰囲気で酸化物半導体膜１２０を加熱することにより、酸素が膜に入り込むことで酸素欠損（ＶＯ）が修復し、結晶性を高め、かつ膜の平坦性を向上させることができる。さらに、酸素が脱離することに伴い、酸化物半導体の組成が化学量論的組成からずれてしまうことを抑制し、平坦で、良質な結晶性酸化物半導体膜１３０を形成することができる。
【００７１】
したがって、ステップＳ０１乃至０６で示される加熱処理を行うことで、不純物が低減された結晶性酸化物半導体膜１３０を形成することができる。
【００７２】
また、ステップＳ０１乃至０６で示される加熱処理を１回だけでなく、複数回繰り返すことにより、加熱処理による効果を高めることができる。不純物の低減が不十分、また、酸素欠損の修復が不十分である場合、図１（Ａ）のステップＳ０７に示すように、Ｔ２に温度保持した状態で、不活性雰囲気に切り替える。なお、減圧下において昇温を行う場合は、炉内を排気すればよい。また、Ｔ２は室温（ＲＴ２７℃）以上６００℃以下、好ましくは４００℃以上５００℃以下とすればよい。
【００７３】
続いて、ステップＳ０２に戻り、再度、不活性雰囲気においてＴ１まで昇温する。なお、再度加熱する場合において、設定する温度はＴ１よりも高温または低温にしてもよい。Ｔ１よりも高温にすることにより、より効果的に不純物が除去でき、かつ結晶性を高くすることができる。つまり、不活性雰囲気で昇温後、炉の温度を保持したまま、酸化性雰囲気へ切り替え、酸化性雰囲気で降温することを、酸化物半導体膜１２０の結晶化を行う工程の１サイクルとし、必要に応じて、繰り返し行うとよい。
【００７４】
例えば、図１（Ｂ）に示すように、不活性雰囲気でＴ１になるまで昇温し、炉内の温度をＴ１に保持したまま、酸化性雰囲気に切り替え、続けて酸化性雰囲気でＴ２に降温する。次に、炉内の温度をＴ２に保持したまま、不活性雰囲気に切り替える。再び、不活性雰囲気でＴ１になるまで昇温し、炉内の温度をＴ１に保持したまま、酸化性雰囲気に切り替え、続けて酸化性雰囲気において、Ｔ２に降温する。このように、加熱処理を、適宜繰り返すことで、膜中の不純物を徹底的に低減させながら、結晶性及び平坦度の高い酸化物半導体膜を形成することができる。
【００７５】
以上のようにして、基板１１０上に、不純物が低減された結晶性酸化物半導体膜１３０を形成することができる。
【００７６】
ここで、形成する結晶性酸化物半導体膜１３０について説明する。
【００７７】
結晶性酸化物半導体膜１３０を構成する酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。
【００７８】
以下では、結晶性酸化物半導体膜１３０中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、結晶性酸化物半導体膜１３０中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、結晶性酸化物半導体膜１３０のキャリア密度は、１×１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３未満とする。また、結晶性酸化物半導体膜１３０中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
【００７９】
また、結晶性酸化物半導体膜１３０中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。結晶性酸化物半導体膜１３０の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００８０】
また、結晶性酸化物半導体膜１３０中に水素が含まれると、キャリア密度を増大させてしまう場合がある。さらに、結晶性酸化物半導体膜１３０おいて、不純物として含まれる水素は、半導体表面に移動すると、表面近くの酸素と結合し、水分子となって脱離することがある。その際、水分子として脱離したＯの位置に酸素欠損ＶＯが形成される。そのため、結晶性酸化物半導体膜１３０の水素濃度は十分に低減されていることが望ましい。したがって、結晶性酸化物半導体膜１３０は、ＴＤＳ分析（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：昇温脱離ガス分光法）の水分子数換算にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、１．０×１０２１個／ｃｍ３（１．０個／ｎｍ３）以下、好ましくは１．０×１０２０個／ｃｍ３（０．１個／ｎｍ３）以下の水分子として観測できるものとする。
【００８１】
ここで、ＴＤＳ分析を用いた水の放出量の測定方法について、以下に説明する。
【００８２】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【００８３】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の水分子の放出量（ＮＨ２Ｏ）は、下に示す式で求めることができる。ここでは、ＴＤＳ分析で得られる質量電荷比１８で検出されるガスの全てが水分子由来と仮定する。ＣＨ４の質量電荷比は１８であるが、存在する可能性が低いものとしてここでは考慮しない。また、水素の同位体である質量数２および質量数３の水素分子を含む水分子と、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む水分子とについても、自然界における存在比率が極微量であるため考慮しない。
【００８４】
【数１】
2016119465.tif 000003
【００８５】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＨ２Ｏは、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上記式の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定した。
【００８６】
なお、ＮＨ２Ｏは水分子の放出量である。水素原子に換算したときの放出量は、水分子の放出量の２倍となる。
【００８７】
なお、半導体中の不純物としての水素は、水素原子、水素イオン、水素分子、ヒドロキシ基、水酸化物イオンなどの状態となっており、水分子として存在することは難しい。
【００８８】
水素濃度が十分に低減された結晶を有する酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。つまり、電気特性の変動を抑制すると共に、信頼性を向上させることができる。また、消費電力が低減された半導体装置を提供することができる。
【００８９】
（実施の形態２）
本実施の形態では、実施の形態１で形成した酸化物半導体膜を用いた半導体装置について、図３、図４、および図５を用いて説明する。本実施の形態では、導電性を有する酸化物半導体膜と、該酸化物半導体膜に接する導電膜の構造及びその作製方法について説明する。なお、ここでは、導電性を有する酸化物半導体膜は、電極または配線として機能する。
【００９０】
＜トランジスタ構造１の構成要素＞
以下では、図３に示すトランジスタの構成要素の一例について説明する。
【００９１】
基板１１０としては、後の加熱処理に耐えられるものを用いる。例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）などがある。特に、イットリア安定化ジルコニア基板は後に形成する酸化物半導体と格子定数が近いため、加熱処理を経て形成される結晶性酸化物半導体膜が、基板の法線方向または酸化物半導体膜の表面の法線方向に対して、平行な方向にｃ軸が配向した結晶となるため、好ましい。
【００９２】
また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムを材料とした化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【００９３】
また、基板１１０として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１１０に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１１０として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板１１０が伸縮性を有してもよい。また、基板１１０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板１１０の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板１１０を薄くすると、半導体装置を軽量化することができる。また、基板１１０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１１０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【００９４】
可とう性基板である基板１１０としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板１１０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１１０としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１１０として好適である。
【００９５】
なお、基板上に、絶縁体を形成したあとに酸化物半導体を形成してもよい。絶縁体を有することで、基板１１０からの不純物の拡散を抑制することができる。絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【００９６】
また、結晶性酸化物半導体膜１３０が酸化物であるため、絶縁体は、結晶性酸化物半導体膜１３０に酸素を供給する役割を担うことができる。したがって、絶縁体は過剰酸素を含む絶縁体であると好ましい。
【００９７】
例えば、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁体である。例えば、過剰酸素を含む酸化シリコン層は、加熱処理などによって酸素を放出することができる酸化シリコン層である。したがって、絶縁体は膜中を酸素が移動可能な絶縁体である。即ち、絶縁体は酸素透過性を有する絶縁体とすればよい。例えば、絶縁体は、半導体よりも酸素透過性の高い絶縁体とすればよい。
【００９８】
過剰酸素を含む絶縁体は、結晶性酸化物半導体膜１３０中の酸素欠損を低減させる機能を有する場合がある。結晶性酸化物半導体膜１３０中で酸素欠損は、深い準位を形成し、正孔捕獲中心などとなる。また、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがある。したがって、結晶性酸化物半導体膜１３０中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
【００９９】
ここで、加熱処理によって酸素を放出する絶縁体は、ＴＤＳ分析にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
【０１００】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、上記した水分子と同様に求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【０１０１】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【０１０２】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【０１０３】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【０１０４】
または、過剰酸素を含む絶縁体は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
【０１０５】
結晶性酸化物半導体膜１３０としては、結晶を有する酸化物半導体を用いる。図３には、結晶性酸化物半導体膜１３０が、第１の結晶性酸化物半導体膜１３０ａ、第２の結晶性酸化物半導体膜１３０ｂおよび第３の結晶性酸化物半導体膜１３０ｃが、この順に積層した積層膜である場合を示す。結晶性酸化物半導体膜１３０に適用可能な半導体について説明する。
【０１０６】
結晶性酸化物半導体膜１３０は、例えば、インジウムを含む酸化物半導体である。結晶性酸化物半導体膜１３０は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、結晶性酸化物半導体膜１３０は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、結晶性酸化物半導体膜１３０は、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
【０１０７】
ただし、結晶性酸化物半導体膜１３０は、インジウムを含む酸化物半導体に限定されない。結晶性酸化物半導体膜１３０は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【０１０８】
第１の結晶性酸化物半導体膜１３０ａ、第２の結晶性酸化物半導体膜１３０ｂおよび第３の結晶性酸化物半導体膜１３０ｃが、インジウムを含む場合について説明する。なお、第１の結晶性酸化物半導体膜１３０ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、第２の結晶性酸化物半導体膜１３０ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、第３の結晶性酸化物半導体膜１３０ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、第３の結晶性酸化物半導体膜１３０ｃは、第１の結晶性酸化物半導体膜１３０ａと同種の酸化物を用いても構わない。
【０１０９】
第２の結晶性酸化物半導体膜１３０ｂは、第１の結晶性酸化物半導体膜１３０ａおよび第３の結晶性酸化物半導体膜１３０ｃよりも電子親和力の大きい酸化物を用いることが好ましい。例えば、第２の結晶性酸化物半導体膜１３０ｂとして、第１の結晶性酸化物半導体膜１３０ａおよび第３の結晶性酸化物半導体膜１３０ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１１０】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、第３の結晶性酸化物半導体膜１３０ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０１１１】
ただし、第１の結晶性酸化物半導体膜１３０ａまたは／および第３の結晶性酸化物半導体膜１３０ｃが、酸化ガリウムであっても構わない。例えば、第３の結晶性酸化物半導体膜１３０ｃとして、酸化ガリウムを用いると導電体１４０または導電体１５０と導電体１７０との間に生じるリーク電流を低減することができる。即ち、トランジスタのオフ電流を小さくすることができる。
【０１１２】
このとき、ゲート電圧を印加すると、第１の結晶性酸化物半導体膜１３０ａ、第２の結晶性酸化物半導体膜１３０ｂ、第３の結晶性酸化物半導体膜１３０ｃのうち、電子親和力の大きい第２の結晶性酸化物半導体膜１３０ｂにチャネルが形成される。第１の結晶性酸化物半導体膜１３０ａ、第２の結晶性酸化物半導体膜１３０ｂおよび第３の結晶性酸化物半導体膜１３０ｃから選ばれた２層または３層にチャネルが形成されても構わない。
【０１１３】
なお、トランジスタのオン電流を高くするためには、第３の結晶性酸化物半導体膜１３０ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する第３の結晶性酸化物半導体膜１３０ｃとすればよい。一方、第３の結晶性酸化物半導体膜１３０ｃは、チャネルの形成される第２の結晶性酸化物半導体膜１３０ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、第３の結晶性酸化物半導体膜１３０ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する第３の結晶性酸化物半導体膜１３０ｃとすればよい。また、第３の結晶性酸化物半導体膜１３０ｃは、基板１１０、または基板１１０と結晶性酸化物半導体膜１３０との間に介在する絶縁体などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０１１４】
また、信頼性を高くするためには、第１の結晶性酸化物半導体膜１３０ａは厚く、第３の結晶性酸化物半導体膜１３０ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する第１の結晶性酸化物半導体膜１３０ａとすればよい。第１の結晶性酸化物半導体膜１３０ａの厚さを、厚くすることで、隣接する絶縁体と第１の結晶性酸化物半導体膜１３０ａとの界面からチャネルの形成される第２の結晶性酸化物半導体膜１３０ｂまでの距離を離すことができる。ただし、トランジスタを有する半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する第１の結晶性酸化物半導体膜１３０ａとすればよい。
【０１１５】
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。したがって、第２の結晶性酸化物半導体膜１３０ｂのシリコン濃度は低いほど好ましい。例えば、第２の結晶性酸化物半導体膜１３０ｂと第１の結晶性酸化物半導体膜１３０ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、第２の結晶性酸化物半導体膜１３０ｂと第３の結晶性酸化物半導体膜１３０ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
【０１１６】
第２の結晶性酸化物半導体膜１３０ｂにおいて、不純物として含まれる水素は、半導体表面に移動すると、表面近くの酸素と結合し、水分子となって脱離することがある。その際、水分子として脱離したＯの位置に酸素欠損ＶＯが形成される。そのため、第２の結晶性酸化物半導体膜１３０ｂの水素濃度は十分に低減されていることが望ましい。したがって、第２の結晶性酸化物半導体膜１３０ｂは、ＴＤＳ分析（水分子数換算）にて検出される分子が、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、１．０×１０２１個／ｃｍ３（１．０個／ｎｍ３）以下、好ましくは１．０×１０２０個／ｃｍ３（０．１個／ｎｍ３）以下であるものを用いる。
【０１１７】
なお、半導体中の不純物としての水素は、水素原子、水素イオン、水素分子、ヒドロキシ基、水酸化物イオンなどの状態となっており、水分子として存在することは難しい。
【０１１８】
また、第２の結晶性酸化物半導体膜１３０ｂの水素濃度を低減するために、第１の結晶性酸化物半導体膜１３０ａおよび第３の結晶性酸化物半導体膜１３０ｃの水素濃度も低減すると好ましい。第１の結晶性酸化物半導体膜１３０ａおよび第３の結晶性酸化物半導体膜１３０ｃは、ＴＤＳ分析（水分子数換算）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、１．０×１０２１個／ｃｍ３（１．０個／ｎｍ３）以下、好ましくは１．０×１０２０個／ｃｍ３（０．１個／ｎｍ３）以下の水分子を放出することもある。
【０１１９】
水素濃度が十分に低減された結晶を有する酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。つまり、電気特性の変動を抑制すると共に、信頼性を向上させることができる。また、消費電力が低減された半導体装置を提供することができる。
【０１２０】
また、第２の結晶性酸化物半導体膜１３０ｂの窒素濃度を低減するために、第１の結晶性酸化物半導体膜１３０ａおよび第３の結晶性酸化物半導体膜１３０ｃの窒素濃度を低減すると好ましい。第１の結晶性酸化物半導体膜１３０ａおよび第３の結晶性酸化物半導体膜１３０ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【０１２１】
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧をプラス方向へ変動させる場合がある。したがって、第２の結晶性酸化物半導体膜１３０ｂの表面または内部における銅濃度は低いほど好ましい。例えば、第２の結晶性酸化物半導体膜１３０ｂにおいて、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
【０１２２】
なお、上述の３層構造は一例である。例えば、図４（Ａ）に示すように、積層構造ではなく単層で用いてもよい。または、第１の半導体または第３の半導体のない２層構造としても構わない。または、第１の半導体の上もしくは下、または第３の半導体上もしくは下に、第１の半導体、第２の半導体および第３の半導体として例示した半導体のいずれか一を有する４層構造としても構わない。または、第１の半導体の上、第１の半導体の下、第３の半導体の上、第３の半導体の下のいずれか二箇所以上に、第１の半導体、第２の半導体および第３の半導体として例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
【０１２３】
導電体１４０および導電体１５０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１２４】
絶縁体１６０としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体１６０としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１２５】
導電体１７０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。なお、図では導電体１７１および導電体１７２の積層構造としたが、必要に応じて適宜設計すればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１２６】
また、絶縁体１６０は、図４（Ａ）に示すように、導電体１７０をマスクとして形成してもよい。また、導電体１７０と絶縁体１６０は、同一マスクを用いて形成してもよい。導電体１７０と同時に形成することで、マスク枚数を減らし、製造コストを削減することができる。
【０１２７】
＜トランジスタ構造１の変形例＞
または、本発明の一態様に係るトランジスタは、図４（Ｂ）に示すように、基板１１０と絶縁体１８０との間に導電体１７５を有しても構わない。導電体１７５は、トランジスタの第２のゲート電極（バックゲート電極ともいう。）としての機能を有する。
【０１２８】
導電体１７５には、例えば、導電体１７０と同じ電圧を印加することができる。こうすることで、結晶性酸化物半導体膜１３０の上下から電界を印加することが可能となるため、トランジスタのオン電流を大きくすることができる。また、トランジスタのオフ電流を小さくすることができる。または、導電体１７５には、例えば、ソース電極よりも低い電圧または高い電圧を印加し、トランジスタのしきい値電圧をプラス方向またはマイナス方向へ変動させてもよい。例えば、トランジスタのしきい値電圧をプラス方向に変動させることで、ゲート電圧が０Ｖであってもトランジスタが非導通状態（オフ状態）となる、ノーマリーオフが実現できる場合がある。なお、導電体１７５に印加する電圧は、可変であってもよいし、固定であってもよい。導電体１７５に印加する電圧を可変にする場合、電圧を制御する回路を導電体１７５と電気的に接続してもよい。
【０１２９】
導電体１７５としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１３０】
＜トランジスタ構造２＞
図５（Ａ）および図５（Ｂ）は、本発明の一態様に係るトランジスタ２００の上面図および断面図である。図５（Ａ）は上面図であり、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｂ１−Ｂ２、および一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１３１】
図５（Ａ）および図５（Ｂ）に示すトランジスタ２００は、基板２１０と、基板２１０上の導電体２７５と、導電体２７５上の絶縁体２６０と、絶縁体２６０上の半導体２３０と、半導体２３０の上面と接し、間隔を開けて配置された導電体２４０および導電体２５０と、を有する。なお、導電体２７５は、絶縁体２６０を介して半導体２３０と重なる領域を有する。なお、基板２１０と導電体２７５の間に絶縁体を介していてもよい。
【０１３２】
また、半導体２３０は、トランジスタ２００のチャネル形成領域としての機能を有する。また、導電体２７５は、トランジスタ２００の第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、絶縁体２６０は、トランジスタ２００のゲート絶縁体としての機能を有する。また、導電体２４０および導電体２５０は、トランジスタのソース電極およびドレイン電極としての機能を有する。
【０１３３】
なお、絶縁体２６０は過剰酸素を含む絶縁体であると好ましい。
【０１３４】
なお、基板２１０は、基板１１０についての記載を参照する。また、導電体２７５は、導電体１７０についての記載を参照する。また、絶縁体２６０は、絶縁体１６０についての記載を参照する。また、また、半導体２３０は、結晶性酸化物半導体膜１３０についての記載を参照する。また、導電体２４０および導電体２５０は、導電体１４０および導電体１５０ついての記載を参照する。
【０１３５】
また、本実施の形態において、様々なタイプのトランジスタに適用することができる。場合によっては、または、状況に応じて、例えば、プレーナ型、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。また、ゲート電極が、ゲート絶縁膜を介して、半導体のチャネル幅方向を電気的に取り囲む構造（ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造）有するトランジスタにも適用することができる。ｓ−ｃｈａｎｎｅｌ構造を有することで、オン電流が高いトランジスタを得ることができる。
【０１３６】
（実施の形態３）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０１３７】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０１３８】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０１３９】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０１４０】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
【０１４１】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１４２】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
【０１４３】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１４４】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図６（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
【０１４５】
図６（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図６（Ｂ）に示す。図６（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０１４６】
図６（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図６（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図６（Ｂ）および図６（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１４７】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図６（Ｄ）参照。）。図６（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図６（Ｄ）に示す領域５１６１に相当する。
【０１４８】
また、図７（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図７（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図７（Ｂ）、図７（Ｃ）および図７（Ｄ）に示す。図７（Ｂ）、図７（Ｃ）および図７（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０１４９】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図８（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１５０】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０１５１】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図８（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図８（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０１５２】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図９（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図９（Ｂ）に示す。図９（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図９（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図９（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
【０１５３】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０１５４】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０１５５】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０１５６】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０１５７】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０１５８】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０１５９】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
【０１６０】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１６１】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１６２】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０１６３】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
【０１６４】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０１６５】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１６６】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
【０１６７】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１６８】
図１０は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図１０より、ａ−ｌｉｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図１０中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図１０中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
【０１６９】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０１７０】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０１７１】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０１７２】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０１７３】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１７４】
＜成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
【０１７５】
図１１（Ａ）は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
【０１７６】
図１１（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【０１７７】
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【０１７８】
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図１２に、ターゲット５２３０に含まれるＩｎＭＺｎＯ４（元素Ｍは、例えばアルミニウム、ガリウム、イットリウムまたはスズ）の結晶構造を示す。なお、図１２は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
【０１７９】
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５２００が剥離する（図１１（Ａ）参照。）。ペレット５２００は、図１２に示す二つの劈開面に挟まれた部分である。よって、ペレット５２００のみ抜き出すと、その断面は図１１（Ｂ）のようになり、上面は図１１（Ｃ）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ  ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
【０１８０】
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
【０１８１】
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ  ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
【０１８２】
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
【０１８３】
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
【０１８４】
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について図１３を用いて説明する。
【０１８５】
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状であるため、平面側を基板５２２０の表面に向けて堆積する（図１３（Ａ）参照。）。このとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
【０１８６】
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、一つ目のペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互いに反発し合う力が生じる（図１３（Ｂ）参照。）。
【０１８７】
その結果、二つ目のペレット５２００は、一つ目のペレット５２００上を避け、基板５２２０の表面の少し離れた場所に堆積する（図１３（Ｃ）参照。）。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００と別のペレット５２００との間には、ペレット５２００の堆積していない領域が生じる。
【０１８８】
次に、粒子５２０３が基板５２２０の表面に達する（図１３（Ｄ）参照。）。
【０１８９】
粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない。そのため、ペレット５２００の堆積していない領域を埋めるように堆積する。そして、ペレット５２００間で粒子５２０３が横方向に成長（ラテラル成長ともいう。）することで、ペレット５２００間を連結させる。このように、ペレット５２００の堆積していない領域を埋めるまで粒子５２０３が堆積する。このメカニズムは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類似する。
【０１９０】
なお、ペレット５２００間で粒子５２０３がラテラル成長するメカニズムは複数の可能性がある。例えば、図１３（Ｅ）に示すように、一層目のＭ−Ｚｎ−Ｏ層の側面から連結するメカニズムがある。この場合、一層目のＭ−Ｚｎ−Ｏ層が形成された後で、Ｉｎ−Ｏ層、二層目のＭ−Ｚｎ−Ｏ層の順に、一層ずつ連結していく（第１のメカニズム）。
【０１９１】
または、例えば、図１４（Ａ）に示すように、まず一層目のＭ−Ｚｎ−Ｏ層の一側面につき粒子５２０３の一つが結合する。次に、図１４（Ｂ）に示すようにＩｎ−Ｏ層の一側面につき一つの粒子５２０３が結合する。次に、図１４（Ｃ）に示すように二層目のＭ−Ｚｎ−Ｏ層の一側面につき一つの粒子５２０３が結合することで連結する場合もある（第２のメカニズム）。なお、図１４（Ａ）、図１４（Ｂ）および図１４（Ｃ）が同時に起こることで連結する場合もある（第３のメカニズム）。
【０１９２】
以上に示したように、ペレット５２００間における粒子５２０３のラテラル成長のメカニズムとしては、上記３種類が考えられる。ただし、そのほかのメカニズムによってペレット５２００間で粒子５２０３がラテラル成長する可能性もある。
【０１９３】
したがって、複数のペレット５２００がそれぞれ異なる方向を向いている場合でも、複数のペレット５２００間を粒子５２０３がラテラル成長しながら埋めることにより、結晶粒界の形成が抑制される。また、複数のペレット５２００間を、粒子５２０３が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
【０１９４】
粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程度の厚さを有する第１の層が形成される。第１の層の上には新たな一つ目のペレット５２００が堆積する。そして、第２の層が形成される。さらに、これが繰り返されることで、積層体を有する薄膜構造が形成される（図１１（Ｄ）参照。）。
【０１９５】
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００とが、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも、反りなどはほとんど生じないことがわかる。
【０１９６】
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで配向性の低いｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などとなる（図１５参照。）。ｎｃ−ＯＳでは、ペレット５２００が負に帯電していることにより、ペレット５２００は一定間隔を空けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
【０１９７】
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
【０１９８】
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
【０１９９】
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペレット５２００が配列することがわかる。
【０２００】
（実施の形態４）
本実施の形態では、酸化物半導体として代表的なＩｎＧａＺｎＯ４中に水（以下、Ｈ２Ｏと示す。）が入り、Ｈ２ＯがＨとＯＨに分解した場合における、ＨとＯＨの挙動について説明する。
【０２０１】
＜１．ＩｎＧａＺｎＯ４中のＨ２Ｏ＞
はじめに、ＩｎＧａＺｎＯ４中のＨ２Ｏの影響を調べるために、ＩｎＧａＺｎＯ４にＨ２Ｏが添加されたモデルの計算を行った。具体的な計算内容を以下に示す。
【０２０２】
ＩｎＧａＺｎＯ４結晶モデル（１１２原子）に対してＨ２Ｏ分子を配置し、構造最適化計算を行った。計算モデルを図１６に示す。図１６中の１、２、３はＨ２Ｏの初期配置を示す。
【０２０３】
計算条件を表１に示す。Ｈ２Ｏが添加されたモデルの最適化後の構造を図１７に示す。
【０２０４】
【表１】
2016119465.tif 000004
【０２０５】
いずれのモデルにおいても、ＩｎＧａＺｎＯ４中ではＨ２Ｏ分子としては安定に存在し難く、ＩｎＧａＺｎＯ４中のＨ２ＯはＨとＯＨに分解した。
【０２０６】
つまり、結晶性が高く緻密なＩｎＧａＺｎＯ４中には、Ｈ２Ｏは存在しえない、または、存在したとしても分解してしまうことがわかる。なお、Ｈ２Ｏが存在する場合は、密度が低い酸化物半導体（例えば、ａ−ｌｉｋｅ  ＯＳ、または非晶質酸化物半導体など）である可能性がある。
【０２０７】
次にＩｎＧａＺｎＯ４中のＨとＯＨについて説明する。
【０２０８】
＜２．ＩｎＧａＺｎＯ４中のＨ＞
＜２−（１）  Ｈの拡散＞
ここでは、ＩｎＧａＺｎＯ４結晶における水素移動の起こりやすさを、水素移動経路上の活性化障壁の観点から評価した。なお、水素の移動様式には、１つの酸素から他の酸素へのホッピング、および一つの酸素上における移動を想定した。
【０２０９】
水素の拡散経路を検討した単結晶ＩｎＧａＺｎＯ４（ｃ−ＩｎＧａＺｎＯ４）中の領域区分の模式図を図１８に示す。ここでは、図１８に示す、ＩｎＯ２領域、（Ｇａ，Ｚｎ）Ｏ領域、及びＩｎＯ２−（Ｇａ，Ｚｎ）Ｏ領域内それぞれにおける経路（ａｂ面内方向）、および各領域を横切る経路（ｃ軸方向）について検討した。
【０２１０】
活性化障壁の評価には、第一原理電子状態・分子動力学計算パッケージＶＡＳＰ（Ｖｉｅｎｎａ  ａｂ  ｉｎｉｔｉｏ  ｓｉｍｕｌａｔｉｏｎ  ｐａｃｋａｇｅ）を用いて行い、化学反応経路探索手法であるＮＥＢ（Ｎｕｄｇｅｄ  Ｅｌａｓｔｉｃ  Ｂａｎｄ）法を援用した。ＮＥＢ法とは初期状態と最終状態からその２つの状態を結ぶ状態の中で必要なエネルギーが最も低くなる状態を探しだす手法である。
【０２１１】
＜＜ＩｎＯ２層と（Ｇａ，Ｚｎ）Ｏ層の中間領域＞＞
図１９に、ＩｎＯ２層と（Ｇａ，Ｚｎ）Ｏ層の間の領域の水素移動経路と、その経路上での活性化障壁を示す。ただし、経路上で最も安定な構造を基準とし、該構造のエネルギーをエネルギーの原点とした。図１９（Ａ）及び図１９（Ｃ）は、水素の移動の様子を示し、それぞれ経路Ａ、経路Ｂとする。なお、図１９（Ａ）乃至図１９（Ｄ）において、数字は水素の移動の順番を示す。経路Ａでは、水素が３から４に向かう経路について、直線的な経路である。一方、経路Ｂでは、水素が３から４に向かう経路について、５を経由した経路である。
【０２１２】
また、図１９（Ｂ）は、経路Ａにおいて、水素が１から４迄移動する経路における活性化障壁の計算結果を示し、図１９（Ｄ）は、経路Ｂにおいて、水素が１から４迄、５を経由して移動する経路における活性化障壁の計算結果を示す。
【０２１３】
図１９（Ｂ）と比較して、図１９（Ｄ）に示す活性化障壁の方が小さいため、水素が３から４に向かう場合、経路上の障壁が低い経路Ｂが起こりやすいと考えられる。すなわち、水素がＩｎＯ２層と（Ｇａ，Ｚｎ）Ｏ層の間領域を移動する際には、経路上の障壁が低い経路Ｂが起こりやすいことが期待される。
【０２１４】
＜＜（Ｇａ，Ｚｎ）Ｏ領域＞＞
次に、（Ｇａ，Ｚｎ）Ｏ領域における水素移動経路と、その経路上での活性化障壁を、図２０に示す。ただし、経路上で最も安定な構造を基準とし、該構造をエネルギー原点とした。図２０（Ａ）は、（Ｇａ，Ｚｎ）Ｏ領域における水素移動経路における水素の移動の様子を示す。図２０（Ａ）において、数字は水素の移動の順番を示す。図２０（Ｂ）は、図２０（Ａ）において、水素が１から４迄移動する経路における、活性化障壁の計算結果を示す。
【０２１５】
図２０（Ｂ）から、（Ｇａ，Ｚｎ）Ｏ領域における水素移動では、活性化障壁は０．１６ｅＶ程度と低いことが分かる。障壁の高さのみを考えたとき、水素が（Ｇａ，Ｚｎ）Ｏ領域に存在する場合は、ＩｎＯ２層と（Ｇａ，Ｚｎ）Ｏ層の間の領域に存在する場合と比較して、水素移動の頻度は高くなると予想される。
【０２１６】
＜＜ＩｎＯ２領域＞＞
次に、ＩｎＯ２領域における水素移動経路と、その経路上での活性化障壁を図２１に示す。ただし、経路上で最も安定な構造を基準とし、該構造をエネルギー原点とした。図２１（Ａ）は、ＩｎＯ２領域における水素移動経路における水素の移動の様子を示す。図２１（Ａ）において、数字は水素の移動の順番を示す。図２１（Ｂ）は、図２１（Ａ）において、水素が１から４迄移動する経路における、活性化障壁の計算結果を示す。
【０２１７】
図２１から、他の領域における経路と比較して、活性化障壁が非常に大きくなっていることが分かる。したがって、他の領域に比べてＩｎＯ２領域では、水素移動は起こりにくいと考えられる。
【０２１８】
次に、ｃ軸方向に沿った水素移動経路とその経路上での活性化障壁を、図２２に示す。ただし、経路上で最も安定な構造を基準とし、該構造をエネルギー原点とした。図２２（Ａ）は、ｃ軸方向に沿った水素移動経路における水素の移動の様子を示す。図２２（Ａ）において、数字は水素の移動の順番を示す。図２２（Ｂ）は、図２２（Ａ）において、水素が１から８迄移動する経路における、活性化障壁の計算結果を示す。
【０２１９】
図２２から、（Ｇａ，Ｚｎ）Ｏ領域へ入る、あるいは出る際に大きな活性化障壁が存在することが分かる。これは水素移動の経路がＭ（金属）−Ｏ結合を遮るためと考えられる。また、ＩｎＯ２領域の拡散でも大きな障壁の存在が確認される。このため、ｃ軸方向への連続した水素の移動は、その頻度が少ないと予想される。なお、活性化障壁が大きい原因として、Ｉｎのイオン半径が大きいことが一因と考えられる。
【０２２０】
ここで、計算により得られた活性化障壁と以下の数式２より、反応頻度（Γ）を算出した。
【０２２１】
【数２】
2016119465.tif 000005
【０２２２】
ここで、Ｅａは経路最大活性化障壁、ｋＢはボルツマン定数、Ｔは絶対温度、νは頻度因子を示す。
【０２２３】
最後に、各経路上の最大障壁高さを用いて見積もった移動頻度を表２に示す。
【０２２４】
【表２】
2016119465.tif 000006
【０２２５】
２７℃、４５０℃共に、ＩｎＯ２層と（Ｇａ，Ｚｎ）Ｏ層の間の領域、および（Ｇａ，Ｚｎ）Ｏ領域における移動頻度が最も高く、一方、ＩｎＯ２層（ｃ軸方向）では高い活性化障壁のため、移動頻度が低い傾向にあることが分かった。すなわち、ＩｎＯ２層を有する層状構造で、水素はａｂ面に沿って拡散する割合が大きいことを示唆している。しかし、４５０℃の加熱処理においては、水素はＩｎＧａＺｎＯ４中を十分拡散することが分かった。
【０２２６】
＜２−（２）．酸素欠損ＶＯのできやすいサイト＞
金属−酸素間結合の強さは金属の種類や価数によって異なるため、ＩｎＧａＺｎＯ４中の酸素欠損ＶＯのできやすさは、結合相手の金属の種類、数、距離等で差が生じると考えられる。そこで、ＩｎＧａＺｎＯ４結晶モデルに対して酸素欠損のできやすさを計算した。
【０２２７】
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。このモデルを図２３に示す。（Ｇａ，Ｚｎ）Ｏ領域内のＧａおよびＺｎは、エネルギー的に安定となるような配置をとった。この時、結合相手と数より、酸素サイトの種類は４つとなる（図２３中に示す１から４）。各酸素サイトについて表３に示す。
【０２２８】
【表３】
2016119465.tif 000007
【０２２９】
上記モデルから酸素サイトの酸素を一個引き抜くことで、酸素欠損モデルを作成し、構造最適化後の全エネルギーの比較を行った。計算条件を表４に示す。
【０２３０】
【表４】
2016119465.tif 000008
【０２３１】
最適化された構造に対する全エネルギーの比較を行った。酸素サイト４の酸素欠損モデルの全エネルギーを基準（０ｅＶ）として、全エネルギーの相対値を図２４に示す。図２４より、酸素欠損が形成されやすいのは酸素サイト４であり、酸素サイト２も比較的形成されやすいと考えられる。一方、酸素サイト１及び酸素サイト３については、酸素サイト２や酸素サイト４と比べると形成されにくいと考えられる。
【０２３２】
＜２−（３）．  ＨＯの形成しやすさ及び安定性＞
ＩｎＧａＺｎＯ４中では、特に加熱処理時にはＨは拡散するという計算結果を、＜２−（１）  Ｈの拡散＞において説明した。そこで、ここでは、酸素欠損ＶＯが存在する場合、Ｈは酸素欠損ＶＯに入りやすいか否かについて計算を行った。ここで、酸素欠損ＶＯにＨがある状態をＨＯ（ＶＯＨと表記する場合もある。）と表記する。
【０２３３】
図２５に示すように、計算にはＩｎＧａＺｎＯ４結晶モデルを用いた。ここで、ＨＯ中のＨが出ていき、酸素と結合する反応経路の活性化障壁（Ｅａ）をＮＥＢ法を用いて計算した。計算条件を表５に示す。
【０２３４】
【表５】
2016119465.tif 000009
【０２３５】
はじめに、＜２−（２）．酸素欠損（ＶＯ）のできやすいサイト＞の計算結果をもとに、酸素欠損ＶＯを形成しやすい酸素サイトが２つある。はじめに、酸素欠損ＶＯを形成しやすい酸素サイトとして、３個のＩｎと１個のＺｎと結合した酸素サイト（図２５に示す１）について計算を行った。
【０２３６】
初期状態のモデルを図２６（Ａ）に示し、最終状態のモデルを図２６（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図２７に示す。なお、ここでの初期状態とは、酸素欠損ＶＯ中にＨがある状態（ＨＯ）であり、最終状態とは、酸素欠損ＶＯと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
【０２３７】
計算の結果、酸素欠損ＶＯ中のＨが他のＯと結合するには約１．５２ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損ＶＯ中に入るには約０．４６ｅＶのエネルギーが必要であった。
【０２３８】
ここで、計算により得られた活性化障壁（Ｅａ）と上記の数式２より、反応頻度（Γ）を算出した。なお、数式２において、ｋＢはボルツマン定数であり、Ｔは絶対温度である。
【０２３９】
頻度因子ν＝１０１３ｓ−１と仮定して３５０℃における反応頻度を算出した。図２６（Ａ）に示すモデルから図２６（Ｂ）に示すモデルへＨが移動する頻度は５．５２×１００ｓ−１であった。また、図２６（Ｂ）に示すモデルから図２６（Ａ）に示すモデルへＨが移動する頻度は１．８２×１０９ｓ−１であった。このことから、ＩｎＧａＺｎＯ４中を拡散するＨは、近くに酸素欠損ＶＯがあるとＨＯを形成しやすく、一旦ＨＯを形成すると放出されにくいと考えられる。
【０２４０】
次に、＜２−（２）．酸素欠損ＶＯのできやすいサイト＞の計算結果をもとに、酸素欠損ＶＯを形成しやすい酸素サイトとして、１個のＧａと２個のＺｎと結合した酸素サイト（図２５に示す２）について計算を行った。
【０２４１】
初期状態のモデルを図２８（Ａ）に示し、最終状態のモデルを図２８（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図２９に示す。なお、ここでの初期状態とは、酸素欠損ＶＯ中にＨがある状態（ＨＯ）であり、最終状態とは、酸素欠損ＶＯと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
【０２４２】
計算の結果、酸素欠損ＶＯ中のＨが他のＯと結合するには約１．７５ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損ＶＯ中に入るには約０．３５ｅＶのエネルギーが必要であった。
【０２４３】
また、計算により得られた活性化障壁（Ｅａ）と上記の数式２より、反応頻度（Γ）を算出した。
【０２４４】
頻度因子ν＝１０１３ｓ−１と仮定して３５０℃における反応頻度を算出した。図２８（Ａ）に示すモデルから図２８（Ｂ）に示すモデルへＨが移動する頻度は７．５３×１０−２ｓ−１であった。また、図２８（Ｂ）に示すモデルから図２８（Ａ）に示すモデルへＨが移動する頻度は１．４４×１０１０ｓ−１であった。このことから、一旦ＨＯを形成するとＨは放出されにくいと考えられる。
【０２４５】
以上のことから、加熱処理時にＩｎＧａＺｎＯ４中のＨは拡散し易く、酸素欠損ＶＯがある場合は酸素欠損ＶＯの中に入ってＨｏとなりやすいことが分かった。
【０２４６】
＜２−（４）．  ＨＯの遷移レベル＞
ＩｎＧａＺｎＯ４中において酸素欠損ＶＯとＨが存在する場合、＜２−（３）．  ＨＯの形成しやすさ及び安定性＞で示した、ＮＥＢ法を用いた計算より、酸素欠損ＶＯとＨはＨＯを形成しやすく、さらにＨＯは安定であると考えられる。そこで、ＨＯがキャリアトラップに関与するかを調べるため、ＨＯの遷移レベルの算出を行った。
【０２４７】
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。モデルを図２５に示す。酸素欠損ＶＯのできやすい酸素サイトは、３個のＩｎと１個のＺｎと結合した酸素（図２５に示す１）、あるいは１個のＧａと２個のＺｎと結合した酸素（図２５に示す２）であったので、酸素サイト１および酸素サイト２に対してＨＯモデルを作成し、遷移レベルの算出を行った。計算条件を表６に示す。
【０２４８】
【表６】
2016119465.tif 000010
【０２４９】
実験値に近いバンドギャップが出るよう、交換項の混合比を調整したことで、欠陥のないＩｎＧａＺｎＯ４結晶モデルのバンドギャップは３．０８ｅＶとなり、実験値の３．１５ｅＶと近い結果となった。
【０２５０】
欠陥Ｄをもつモデルの遷移レベル（ε（ｑ／ｑ’））は、以下の数式３により算出される。なお、ΔＥ（Ｄｑ）は欠陥Ｄの電荷ｑにおける形成エネルギーであり、数式４より算出される。
【０２５１】
【数３】
2016119465.tif 000011
【０２５２】
【数４】
2016119465.tif 000012
【０２５３】
数式３及び数式４において、Ｅｔｏｔ（Ｄｑ）は欠陥Ｄを含むモデルの電荷ｑにおける全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデル（完全結晶）の全エネルギー、Δｎｉは欠陥に関する原子ｉの増減数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する補正項、ＥＦはフェルミエネルギーである。
【０２５４】
算出したＨＯの遷移レベルを図３０に示す。図３０中の数値は伝導帯下端からの深さである。図３０より、酸素サイト１に対するＨＯの遷移レベルは伝導帯下端の下０．０５ｅＶに存在し、酸素サイト２に対するＨＯの遷移レベルは伝導帯下端の下０．１１ｅＶに存在するため、それぞれのＨＯは、電子トラップに関与すると考えられる。すなわち、ＨＯはドナーとして振る舞うことが明らかになった。また、ＨＯを有するＩｎＧａＺｎＯ４は導電性を有することが明らかになった。
【０２５５】
＜２−（５）．上面でのＨ２Ｏ脱離＞
次に、加熱処理により、ＩｎＧａＺｎＯ４中のＨが、上面からＨ２Ｏとして脱離する過程について計算を行った。
【０２５６】
ＩｎＧａＺｎＯ４結晶モデルの劈開面を上面と仮定した。すなわち、（Ｇａ，Ｚｎ）Ｏ面を最上面としたモデル（原子数：１１２個）を用いた。計算モデルを図３１に、計算条件を表７に示す。
【０２５７】
【表７】
2016119465.tif 000013
【０２５８】
２個の水素がＩｎＯ２層のＯと結合したＩｎＧａＺｎＯ４上面モデルを反応経路の初期構造とし、Ｈ２Ｏ脱離過程に関して、以下のステップの計算を行った。
【０２５９】
（１）から（２）    １個目のＨが上面のＯの内側に結合するステップ
（２）から（３）    １個目のＨが上面のＯの外側に出るステップ
（３）から（４）    ２個目のＨが近づくステップ
（４）から（５）    ２個目のＨが上面のＯＨの内側に結合するステップ
（５）から（６）    ２個目のＨが上面上に出るステップ
（６）から（７）    Ｈ２Ｏが脱離するステップ
【０２６０】
上記ステップの反応過程におけるモデルの構造を図３２に示し、初期構造をエネルギーの基準（０．００ｅＶ）とした時のエネルギー変化を図３３に示す。なお、図３３において、上側は、図３２の（１）から（７）、それぞれにおけるエネルギー変化を示し、下側は、（１）から（７）それぞれにおいてＩｎＧａＺｎＯ４とその上面におけるＯとＨの反応の模式図を示した。
【０２６１】
計算の結果、上面のＯの１つに２個のＨが結合した状態から、Ｈ２Ｏが脱離し酸素欠損ＶＯが形成される反応過程（（６）から（７）のステップ）において、１．０４ｅＶと最もエネルギーが高いことが分かった。そこで、（６）から（７）のステップの反応頻度（Γ）を、数式２より算出した。
【０２６２】
頻度因子ν＝１×１０１３ｓ−１と仮定して反応頻度を算出したところ、３５０℃では、反応頻度Γ＝３．６６×１０４ｓ−１であった。このことから、ＨがＨ２Ｏとして脱離し、酸素欠損ＶＯが形成される反応は実際のプロセス内で起こりうると考えられる。
【０２６３】
＜２−（６）．側面でのＨ２Ｏ脱離＞
次に、加熱処理により、ＩｎＧａＺｎＯ４中のＨが、側面からＨ２Ｏとして脱離する過程について計算を行った。
【０２６４】
ＩｎＧａＺｎＯ４結晶モデルにおいて、（１１０）面を側面と仮定したモデル（原子数：１１２個）を用いた。計算モデルを図３４に、計算条件を表８に示す。
【０２６５】
【表８】
2016119465.tif 000014
【０２６６】
２個の水素がＩｎＯ２層のＯと結合したＩｎＧａＺｎＯ４側面モデルを反応経路の初期構造とし、Ｈ２Ｏ脱離過程に関して、以下のステップの計算を行った。
【０２６７】
（１）から（２）    １個目のＨが側面のＯの内側に結合するステップ
（２）から（３）    １個目のＨが側面のＯの外側に出るステップ
（３）から（４）    ２個目のＨが近づくステップ
（４）から（５）    ２個目のＨが側面上に出るステップ
（５）から（６）    Ｈ２Ｏが脱離するステップ
【０２６８】
上記ステップの反応過程におけるモデルの構造を図３５に示し、初期構造をエネルギーの基準（０．００ｅＶ）とした時のエネルギー変化を図３６に示す。なお、図３６において、上側は、（１）から（６）、それぞれにおけるエネルギー変化を示し、下側は、（１）から（６）それぞれにおいてＩｎＧａＺｎＯ４とその側面におけるＯとＨの反応の模式図を示した。
【０２６９】
計算の結果、側面のＯの１つに２個のＨが結合した状態から、Ｈ２Ｏが脱離し酸素欠損Ｖｏが形成される反応過程（（５）から（６）のステップ）において、０．８７ｅＶと最もエネルギーが高いことが分かった。そこで、（５）から（６）のステップの反応頻度（Γ）を、数式２より算出した。
【０２７０】
頻度因子ν＝１×１０１３ｓ−１と仮定して反応頻度を算出したところ、３５０℃では、反応頻度Γ＝９．１３×１０５ｓ−１であった。このことから、ＨがＨ２Ｏとして脱離し、酸素欠損Ｖｏが形成される反応は実際のプロセス内で起こりうると考えられる。
【０２７１】
（実施の形態５）
本実施の形態では、本発明の一態様のトランジスタを利用した半導体装置の構成の一例について図面を参照して説明する。
【０２７２】
［断面構造］
図３７（Ａ）に本発明の一態様の半導体装置の断面図を示す。図３７（Ａ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。なお、一点鎖線より左側がトランジスタのチャネル長方向の断面、右側がチャネル幅方向の断面である。
【０２７３】
なお、トランジスタ２１００にバックゲートを設けた構成であってもよい。
【０２７４】
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
【０２７５】
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０２７６】
図３７（Ａ）に示す構成では、トランジスタ２２００の上部に、絶縁膜２２０１、絶縁膜２２０７を介してトランジスタ２１００が設けられている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶縁膜に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ２１００を覆う層間絶縁膜２２０４が設けられている。
【０２７７】
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。
【０２７８】
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、トランジスタ２２００の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１００の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜２２０７を設けることは特に効果的である。絶縁膜２２０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の信頼性も同時に向上させることができる。
【０２７９】
絶縁膜２２０７としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０２８０】
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トランジスタ２１００上に水素の混入を防止する機能を有するブロック膜を形成してもよい。ブロック膜としては、絶縁膜２２０７と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆うブロック膜として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
【０２８１】
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図３７（Ｄ）に示す。半導体基板２２１１の上に、絶縁膜２２１２が設けられている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基板２２１１がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁膜２２１４が設けられ、その上には、ゲート電極２２１３が設けられている。なお、本実施の形態では、ゲート電極２２１３は１層構造であるがこれに限られず、２層以上の積層でもよい。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
【０２８２】
［回路構成例］
上記構成において、トランジスタ２１００やトランジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
【０２８３】
図３７（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。
【０２８４】
また、図３７（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。
【０２８５】
また、第１の半導体材料をチャネルにもつトランジスタ２２００およびトランジスタ２３００で、ＣＭＯＳ回路を構成した場合の半導体装置の断面図を図３８に示す。
【０２８６】
トランジスタ２３００は、ソース領域またはドレイン領域として機能する不純物領域２３０１と、ゲート電極２３０３と、ゲート絶縁膜２３０４と、側壁絶縁膜２３０５と、を有している。また、トランジスタ２３００は、側壁絶縁膜２３０５の下に、ＬＤＤ領域として機能する不純物領域２３０２を設けてもよい。図３８のその他の構成要素については、図３７（Ａ）の説明を援用すればよい。
【０２８７】
トランジスタ２２００と、トランジスタ２３００とは、互いに異なる極性のトランジスタであることが好ましい。例えば、トランジスタ２２００がｐチャネル型のトランジスタの場合、トランジスタ２３００は、ｎチャネル型のトランジスタであることが好ましい。
【０２８８】
また、図３７（Ａ）および図３８に示す半導体装置に、例えばフォトダイオードなどの光電変換素子を設けてもよい。
【０２８９】
フォトダイオードは、単結晶半導体や多結晶半導体を用いて形成してもよい。単結晶半導体や多結晶半導体を用いたフォトダイオードは、光の検出感度が高いため好ましい。
【０２９０】
図３９（Ａ）は、基板２００１にフォトダイオード２４００を設けた場合の断面図を示している。フォトダイオード２４００は、アノードおよびカソードの一方としての機能を有する導電膜２４０１と、アノードおよびカソードの他方としての機能を有する導電膜２４０２と、導電膜２４０２とプラグ２００４とを電気的に接続させる導電膜２４０３と、を有する。導電膜２４０１乃至導電膜２４０３は、基板２００１に不純物を注入することで作製してもよい。
【０２９１】
図３９（Ａ）は、基板２００１に対して縦方向に電流が流れるようにフォトダイオード２４００を設けているが、基板２００１に対して横方向に電流が流れるようにフォトダイオード２４００を設けてもよい。
【０２９２】
図３９（Ｂ）は、トランジスタ２１００の上層にフォトダイオード２５００を設けた場合の半導体装置の断面図である。フォトダイオード２５００は、アノードおよびカソードの一方としての機能を有する導電膜２５０１と、アノードおよびカソードの他方としての機能を有する導電膜２５０２と、半導体２５０３と、を有している。また、フォトダイオード２５００は、プラグ２５０４を介して、トランジスタ２１００と電気的に接続されている。
【０２９３】
図３９（Ｂ）において、フォトダイオード２５００をトランジスタ２１００と同じ階層に設けてもよい。また、フォトダイオード２５００をトランジスタ２２００とトランジスタ２１００の間の階層に設けてもよい。
【０２９４】
図３９（Ａ）および図３９（Ｂ）のその他の構成要素に関する詳細は、図３７（Ａ）および図３８の記載を援用すればよい。
【０２９５】
また、フォトダイオード２４００またはフォトダイオード２５００は、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、セレン、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎ等がある。
【０２９６】
例えば、フォトダイオード２４００またはフォトダイオード２５００にセレンを用いると、可視光や、紫外光に加えて、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子を実現できる。
【０２９７】
＜記憶装置＞
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図４０に示す。なお、図４０（Ｂ）は図４０（Ａ）を回路図で表したものである。
【０２９８】
図４０（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、実施の形態１で説明したトランジスタを用いることができる。
【０２９９】
トランジスタ３３００は、酸化物半導体を有する半導体にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０３００】
図４０（Ｂ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソースおよびドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソースおよびドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【０３０１】
図４０（Ａ）に示す半導体装置では、トランジスタ３２００のゲートの電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０３０２】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が保持される（保持）。
【０３０３】
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの電荷は長時間にわたって保持される。
【０３０４】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
【０３０５】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲートの状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えればよい。
【０３０６】
図４０（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図４０（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。
【０３０７】
次に、図４０（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の第１の端子の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【０３０８】
例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０３０９】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０３１０】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
【０３１１】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０３１２】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０３１３】
本実施の形態に示す記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩにも応用可能である。
【０３１４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０３１５】
（実施の形態６）
本実施の形態では、上記実施の形態で例示したトランジスタ、または記憶装置を含むＲＦデバイスタグについて、図４１を用いて説明する。
【０３１６】
本実施の形態におけるＲＦデバイスタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦデバイスタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
【０３１７】
ＲＦデバイスタグの構成について図４１を用いて説明する。図４１は、ＲＦデバイスタグの構成例を示すブロック図である。
【０３１８】
図４１に示すようにＲＦデバイスタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。また、ＲＦデバイスタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦデバイスタグ８００は、そのいずれの方式に用いることも可能である。
【０３１９】
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
【０３２０】
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
【０３２１】
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
【０３２２】
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
【０３２３】
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
【０３２４】
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、ＲＦデバイスタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
【０３２５】
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦデバイスタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
【０３２６】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３２７】
（実施の形態７）
本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
【０３２８】
図４２は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０３２９】
図４２に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図４２に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図４２に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０３３０】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０３３１】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０３３２】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０３３３】
図４２に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。
【０３３４】
図４２に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０３３５】
図４３は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。
【０３３６】
ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
【０３３７】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。
【０３３８】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
【０３３９】
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
【０３４０】
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
【０３４１】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図４３では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
【０３４２】
なお、図４３では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
【０３４３】
また、図４３において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板にチャネルが形成されるトランジスタとすることもできる。
【０３４４】
図４３における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
【０３４５】
本発明の一態様のける半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
【０３４６】
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
【０３４７】
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
【０３４８】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
【０３４９】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
【０３５０】
本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩにも応用可能である。
【０３５１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３５２】
（実施の形態８）
本実施の形態では、本発明の一態様に係る表示装置について、図４４および図４５を用いて説明する。
【０３５３】
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
【０３５４】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０３５５】
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０３５６】
図４４は、本発明の一態様に係るＥＬ表示装置の一例である。図４４（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図４４（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図４４（Ｃ）は、図４４（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
【０３５７】
図４４（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
【０３５８】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０３５９】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０３６０】
図４４（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
【０３６１】
なお、図４４（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図４４（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
【０３６２】
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０３６３】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用することができる。
【０３６４】
図４４（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
【０３６５】
図４４（Ｃ）は、図４４（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
【０３６６】
図４４（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７０４ａと、導電体７０４ａ上の絶縁体７１２ａと、絶縁体７１２ａ上の絶縁体７１２ｂと、絶縁体７１２ｂ上にあり導電体７０４ａと重なる半導体７０６ａおよび半導体７０６ｂと、半導体７０６ａおよび半導体７０６ｂと接する導電体７１６ａおよび導電体７１６ｂと、半導体７０６ｂ上、導電体７１６ａ上および導電体７１６ｂ上の絶縁体７１８ａと、絶縁体７１８ａ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１８ｃ上にあり半導体７０６ｂと重なる導電体７１４ａと、を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図４４（Ｃ）に示す構造と異なる構造であっても構わない。
【０３６７】
したがって、図４４（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲートとしての機能を有し、絶縁体７１２ａおよび絶縁体７１２ｂはゲート絶縁体としての機能を有し、導電体７１６ａはソースとしての機能を有し、導電体７１６ｂはドレインとしての機能を有し、絶縁体７１８ａ、絶縁体７１８ｂおよび絶縁体７１８ｃはゲート絶縁体としての機能を有し、導電体７１４ａはゲートとしての機能を有する。なお、半導体７０６ａおよび半導体７０６ｂは、光が当たることで電気特性が変動する場合がある。したがって、導電体７０４ａ、導電体７１６ａ、導電体７１６ｂ、導電体７１４ａのいずれか一以上が遮光性を有すると好ましい。
【０３６８】
なお、絶縁体７１８ａおよび絶縁体７１８ｂの界面を破線で表したが、これは両者の境界が明確でない場合があることを示す。例えば、絶縁体７１８ａおよび絶縁体７１８ｂとして、同種の絶縁体を用いた場合、観察手法によっては両者の区別が付かない場合がある。
【０３６９】
図４４（Ｃ）には、容量素子７４２として、基板上の導電体７０４ｂと、導電体７０４ｂ上の絶縁体７１２ａと、絶縁体７１２ａ上の絶縁体７１２ｂと、絶縁体７１２ｂ上にあり導電体７０４ｂと重なる導電体７１６ａと、導電体７１６ａ上の絶縁体７１８ａと、絶縁体７１８ａ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１８ｃ上にあり導電体７１６ａと重なる導電体７１４ｂと、を有し、導電体７１６ａおよび導電体７１４ｂの重なる領域で、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去されている構造を示す。
【０３７０】
容量素子７４２において、導電体７０４ｂおよび導電体７１４ｂは一方の電極として機能し、導電体７１６ａは他方の電極として機能する。
【０３７１】
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。また、導電体７０４ａおよび導電体７０４ｂを同種の導電体とすると好ましい。その場合、導電体７０４ａおよび導電体７０４ｂは、同一工程を経て形成することができる。また、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。
【０３７２】
図４４（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図４４（Ｃ）は表示品位の高いＥＬ表示装置である。なお、図４４（Ｃ）に示す容量素子７４２は、導電体７１６ａおよび導電体７１４ｂの重なる領域を薄くするため、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電体７１６ａおよび導電体７１４ｂの重なる領域を薄くするため、絶縁体７１８ｃの一部が除去された構造を有しても構わない。
【０３７３】
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで、絶縁体７２０は、トランジスタ７４１のソースとして機能する導電体７１６ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
【０３７４】
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。
【０３７５】
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
【０３７６】
図４５（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図４５に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
【０３７７】
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
【０３７８】
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０３７９】
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
【０３８０】
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４４（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図４５（Ｂ）に示す。図４５（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
【０３８１】
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図４５（Ｂ）には、図４４（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されない。
【０３８２】
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
【０３８３】
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ７５１と電気的に接続する。
【０３８４】
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
【０３８５】
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
【０３８６】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。
【０３８７】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０３８８】
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
【０３８９】
（実施の形態９）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４６に示す。
【０３９０】
図４６（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図４６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３９１】
図４６（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３及び第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０３９２】
図４６（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
【０３９３】
図４６（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
【０３９４】
図４６（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４及びレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。
【０３９５】
図４６（Ｆ）は乗用車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
【０３９６】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３９７】
（実施の形態１０）
本実施の形態では、本発明の一態様に係るＲＦデバイスの使用例について図４７を用いながら説明する。ＲＦデバイスの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図４７（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等、図４７（Ｂ）参照）、包装用容器類（包装紙やボトル等、図４７（Ｃ）参照）、乗り物類（自転車等、図４７（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図４７（Ｅ）、図４７（Ｆ）参照）等に設けて使用することができる。
【０３９８】
本発明の一態様に係るＲＦデバイス４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦデバイス４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦデバイス４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦデバイスを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦデバイスを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０３９９】
以上のように、本発明の一態様に係わるＲＦデバイスを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
【０４００】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０４０１】
１１０    基板
１２０    酸化物半導体膜
１３０    結晶性酸化物半導体膜
１３０ａ    結晶性酸化物半導体膜
１３０ｂ    結晶性酸化物半導体膜
１３０ｃ    結晶性酸化物半導体膜
１４０    導電体
１５０    導電体
１６０    絶縁体
１７０    導電体
１７１    導電体
１７２    導電体
１７５    導電体
１８０    絶縁体
２００    トランジスタ
２１０    基板
２３０    半導体
２４０    導電体
２５０    導電体
２６０    絶縁体
２７５    導電体
７００    基板
７０４ａ    導電体
７０４ｂ    導電体
７０６ａ    半導体
７０６ｂ    半導体
７１２ａ    絶縁体
７１２ｂ    絶縁体
７１４ａ    導電体
７１４ｂ    導電体
７１６ａ    導電体
７１６ｂ    導電体
７１８ａ    絶縁体
７１８ｂ    絶縁体
７１８ｃ    絶縁体
７１９    発光素子
７２０    絶縁体
７２１    絶縁体
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    容量素子
７４３    スイッチ素子
７４４    信号線
７５０    基板
７５１    トランジスタ
７５２    容量素子
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    導電体
７８２    発光層
７８３    導電体
７８４    隔壁
７９１    導電体
７９２    絶縁体
７９３    液晶層
７９４    絶縁体
７９５    スペーサ
７９６    導電体
７９７    基板
８００    ＲＦデバイスタグ
８０１    通信器
８０２    アンテナ
８０３    無線信号
８０４    アンテナ
８０５    整流回路
８０６    定電圧回路
８０７    復調回路
８０８    変調回路
８０９    論理回路
８１０    記憶回路
８１１    ＲＯＭ
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
２００１    基板
２００４    プラグ
２１００    トランジスタ
２２００    トランジスタ
２２０１    絶縁膜
２２０２    配線
２２０３    プラグ
２２０４    層間絶縁膜
２２０７    絶縁膜
２２１１    半導体基板
２２１２    絶縁膜
２２１３    ゲート電極
２２１４    ゲート絶縁膜
２２１５    ソース領域およびドレイン領域
２３００    トランジスタ
２３０１    不純物領域
２３０２    不純物領域
２３０３    ゲート電極
２３０４    ゲート絶縁膜
２３０５    側壁絶縁膜
２４００    フォトダイオード
２４０１    導電膜
２４０２    導電膜
２４０３    導電膜
２５００    フォトダイオード
２５０１    導電膜
２５０２    導電膜
２５０３    半導体
２５０４    プラグ
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
４０００    ＲＦデバイス
５１００    ペレット
５１２０    基板
５１６１    領域
５２００    ペレット
５２０１    イオン
５２０３    粒子
５２２０    基板
５２３０    ターゲット
５２４０    プラズマ
５２６０    加熱機構
【図１】
2016119465.tif 000015
【図２】
2016119465.tif 000016
【図３】
2016119465.tif 000017
【図４】
2016119465.tif 000018
【図５】
2016119465.tif 000019
【図１０】
2016119465.tif 000020
【図１２】
2016119465.tif 000021
【図１３】
2016119465.tif 000022
【図１４】
2016119465.tif 000023
【図１５】
2016119465.tif 000024
【図２４】
2016119465.tif 000025
【図２７】
2016119465.tif 000026
【図２９】
2016119465.tif 000027
【図３０】
2016119465.tif 000028
【図３７】
2016119465.tif 000029
【図３８】
2016119465.tif 000030
【図３９】
2016119465.tif 000031
【図４０】
2016119465.tif 000032
【図４１】
2016119465.tif 000033
【図４２】
2016119465.tif 000034
【図４３】
2016119465.tif 000035
【図４４】
2016119465.tif 000036
【図４５】
2016119465.tif 000037
【図４６】
2016119465.tif 000038
【図４７】
2016119465.tif 000039
【図６】
2016119465.tif 000040
【図７】
2016119465.tif 000041
【図８】
2016119465.tif 000042
【図９】
2016119465.tif 000043
【図１１】
2016119465.tif 000044
【図１６】
2016119465.tif 000045
【図１７】
2016119465.tif 000046
【図１８】
2016119465.tif 000047
【図１９】
2016119465.tif 000048
【図２０】
2016119465.tif 000049
【図２１】
2016119465.tif 000050
【図２２】
2016119465.tif 000051
【図２３】
2016119465.tif 000052
【図２５】
2016119465.tif 000053
【図２６】
2016119465.tif 000054
【図２８】
2016119465.tif 000055
【図３１】
2016119465.tif 000056
【図３２】
2016119465.tif 000057
【図３３】
2016119465.tif 000058
【図３４】
2016119465.tif 000059
【図３５】
2016119465.tif 000060
【図３６】
2016119465.tif 000061