(57)【要約】【課題】支持基板の限定が少なく製造効率が高く製造コストが低減できる半導体デバイスの製造方法を提供する。【解決手段】半導体デバイスの製造方法は、支持基板１１と、中間膜１２と、ＩＩＩ族窒化物膜１３と、を含み、中間膜１２の一部とＩＩＩ族窒化物膜１３とが露出している複合基板を準備し、複合基板の露出している中間膜１２の一部上およびＩＩＩ族窒化物膜１３上に、ｃ面である第１主面２０ｍを有する第１ｃ面主面層部２０ａと第１主面２０ｍより高い位置にあるｃ面である第２主面を有する第２ｃ面主面層部２０ｂとを含むＩＩＩ族窒化物体２０を成長させ、第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する。【選択図】図８
2016048712.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板上に配置された中間膜と、前記中間膜の一部上に配置されたＩＩＩ族窒化物膜と、を含み、前記中間膜の一部と前記ＩＩＩ族窒化物膜とが露出している複合基板を準備する工程と、
前記複合基板の露出している前記中間膜の一部上および前記ＩＩＩ族窒化物膜上に、ｃ面である第１主面を有する第１主面層部と前記第１主面より高い位置にあるｃ面である第２主面を有する第２ｃ面主面層部とを含むＩＩＩ族窒化物体を成長させる工程と、
前記第１主面が前記ＩＩＩ族窒化物体における最高位置面となるように前記ＩＩＩ族窒化物体を処理する工程と、を備える半導体デバイスの製造方法。
【請求項２】
前記ＩＩＩ族窒化物体は、前記第２主面より高い位置にある先端を有する突起部をさらに含み、
前記第１主面が前記ＩＩＩ族窒化物体における最高位置面となるように前記ＩＩＩ族窒化物体を処理する工程は、
前記ＩＩＩ族窒化物体を保護する保護膜を形成するサブ工程と、
前記突起部が露出する第１の位置面が現れるまで、前記保護膜の一部および前記ＩＩＩ族窒化物体の一部を除去するサブ工程と、
露出した前記突起部を除去するサブ工程と、
前記第２主面が露出する第２の位置面が現れるまで、前記保護膜の一部および前記ＩＩＩ族窒化物体の一部をさらに除去するサブ工程と、
前記保護膜に比べて前記ＩＩＩ族窒化物体の除去速度が高い条件で、前記第１ｃ面主面層の前記第１主面が前記第２ｃ面主面層の主面より高い位置になるように、前記保護膜の一部および前記ＩＩＩ族窒化物体の一部をさらに除去するサブ工程と、を含む請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記第１ｃ面主面層の前記第１主面が前記第２ｃ面主面層部の主面より高い位置になるように、前記保護膜の一部および前記ＩＩＩ族窒化物体の一部をさらに除去するサブ工程は、
前記保護膜および前記ＩＩＩ族窒化物体の除去速度を調節することにより、前記第１ｃ面主面層上に前記保護膜が残存しかつ前記第１ｃ面主面層の第１主面が前記第２ｃ面主面層部の主面より高い位置にある第３の位置面が現れるまで、前記保護膜の一部および前記ＩＩＩ族窒化物体の一部をさらに除去する副サブ工程と、
前記第１ｃ面主面層上に残存する前記保護膜を除去する副サブ工程と、を含む請求項２に記載の半導体デバイスの製造方法。
【請求項４】
前記ＩＩＩ族窒化物体は、露出している前記中間膜上に形成された前記第２主面より高い位置にある先端を有する突起部をさらに含み、
前記第１主面が前記ＩＩＩ族窒化物体における最高位置面となるように前記ＩＩＩ族窒化物体を処理する工程は、
露出している前記中間膜を除去することにより前記突起部を除去するサブ工程と、
除去した前記中間膜部分から前記第２ｃ面主面層部を除去するサブ工程と、を含む請求項１に記載の半導体デバイスの製造方法。
【請求項５】
前記第１主面が前記ＩＩＩ族窒化物体における最高位置面となるように前記ＩＩＩ族窒化物体を処理する工程は、
前記中間膜を除去することにより前記突起部を除去するサブ工程の後、除去した前記中間膜部分から前記第２ｃ面主面層部を除去するサブ工程の前に、前記ＩＩＩ族窒化物体を保護する保護膜を形成するサブ工程をさらに含み、
除去した前記中間膜部分から前記第２ｃ面主面層部を除去するサブ工程の後に、前記保護膜を除去するサブ工程をさらに含む請求項４に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板に中間膜を介在させてＩＩＩ族窒化物膜が配置された複合基板を用いた半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物の半導体を用いた半導体デバイスは、種々の方法で形成されている。一つの方法は、ＩＩＩ族窒化物基板上に少なくとも１層のＩＩＩ族窒化物層をエピタキシャル成長させる方法である。しかし、かかる方法は、ＩＩＩ族窒化物基板が非常に高価であるため、得られる半導体デバイスも非常に高価となる。
【０００３】
このため、ＩＩＩ族窒化物とは化学組成が異なる支持基板上にＩＩＩ族窒化物膜を配置した複合基板を用いて、かかる複合基板のＩＩＩ族窒化物膜上に少なくとも１層のＩＩＩ族窒化物層をエピタキシャル成長させる方法が好適に用いられている。
【０００４】
たとえば、特開２００８−０１０７６６号公報（特許文献１）は、ＧａＮと化学組成の異なる異種基板と、異種基板に貼り合わせられているＧａＮ薄膜とを含むＧａＮ薄膜貼り合わせ基板を用いて、ＧａＮ薄膜貼り合わせ基板のＧａＮ薄膜上に少なくとも１層のＧａＮ系半導体層を成長させる工程を含むＧａＮ系半導体デバイスの製造方法を開示する。
【０００５】
また、特開２０１０−１８２９３６号公報（特許文献２）は、支持基板と、窒化物半導体層と、支持基板と窒化物半導体層との間に形成された接合層とを含むと複合基板と、複合基板の窒化物半導体層上に設けられたエピタキシャル層と、を備えるエピタキシャル基板を開示する。
【０００６】
さらに、特開２０１２−１４２３６６号公報（特許文献３）は、少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させることができる下地基板と、下地基板上に全面的に配置された中間層と、中間層上に部分的に配置されたＧａＮ層とを含み、ＧａＮ層と中間層の一部とが露出している支持基板を形成する工程と、支持基板の中間層が露出している部分を選択的に除去することにより、下地基板の一部を露出させる工程と、ＧａＮ層上および下地基板を露出させた部分上に、ＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、を備える半導体デバイスの製造方法を開示する。
【０００７】
また、特開２０１３−１１５１１２号公報（特許文献４）は、支持基板と、支持基板の主面の少なくとも一部上に配置された中間層と、中間層の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層と、を含み、ＩＩＩ族窒化物層の主面と、中間層の主面の一部および支持基板の主面の一部の少なくともいずれかと、が露出している第１の複合基板を準備する工程と、第１の複合基板の中間層の主面が露出している部分を選択的にエッチングにより除去することにより第２の複合基板を得る工程と、第２の複合基板の支持基板の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第３の複合基板を得る工程と、第３の複合基板のＩＩＩ族窒化物層の主面上に少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、を含む半導体デバイスの製造方法を開示する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０１０７６６号公報
【特許文献２】特開２０１０−１８２９３６号公報
【特許文献３】特開２０１２−１４２３６６号公報
【特許文献４】特開２０１３−１１５１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特開２００８−０１０７６６号公報（特許公報１）および特開２０１０−１８２９３６号公報（特許公報２）に開示されたＧａＮ薄膜貼り合わせ基板および複合基板は、それぞれ、異種基板とＧａＮ薄膜とが、支持基板と窒化物半導体層とが、直接貼り合わされているため、異種基板または支持基板の種類によっては、それらの接合強度が必ずしも十分でない場合があった。
【００１０】
それらに対して、特開２０１２−１４２３６６号公報（特許文献３）に開示されたエピタキシャル成長用の支持基板は、下地基板とＧａＮ層とを接合する中間層を有していることから、下地基板とＧａＮ層との接合強度は十分に高く、また、露出しているＧａＮ層上に少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる際に、中間層の露出している部分にＩＩＩ族窒化物半導体が成長し、かかるＩＩＩ族窒化物多結晶がＩＩＩ族窒化物半導体層に比べて成長速度が高く突出部を形成してその後の半導体デバイスの製造の障害となるのを防止するため、中間層の露出している部分が除去されている。しかしながら、かかるエピタキシャル成長用の支持基板においては、下地基板の露出している部分上にも露出しているＧａＮ層上と同様にＩＩＩ族窒化物半導体層をエピタキシャル成長させる必要があることから、適用可能な下地基板が限定されるという問題点があった。
【００１１】
また、特開２０１３−１１５１１２号公報（特許文献４）に開示された複合基板は、支持基板とＩＩＩ族窒化物層とを接合する中間層を有していることから、支持基板とＩＩＩ族窒化物層との接合強度は十分に高く、また、露出しているＩＩＩ族窒化物層上に少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる際に、中間層の露出している部分にＩＩＩ族窒化物体が成長し、かかるＩＩＩ族窒化物体がＩＩＩ族窒化物半導体層に比べて成長速度が高く突出部を形成してその後の半導体デバイスの製造の障害となるのを防止するため、中間層の露出している部分が所定の深さまで選択的に除去されている。しかしながら、かかる複合基板においては、支持基板の露出している部分を所定の深さまで除去する工程が必要となり、製造効率が低下するとともに製造コストが増大するという問題点があった。
【００１２】
そこで、上記の問題点を解決し、支持基板の限定が少なく歩留が高く製造効率が高い半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
半導体デバイスの製造方法は、支持基板と、支持基板上に配置された中間膜と、中間膜の一部上に配置されたＩＩＩ族窒化物膜と、を含み、中間膜の一部とＩＩＩ族窒化物膜とが露出している複合基板を準備する工程と、複合基板の露出している中間膜の一部上およびＩＩＩ族窒化物膜上に、ｃ面である第１主面を有する第１ｃ面主面層部と第１主面より高い位置にあるｃ面である第２主面を有する第２ｃ面主面層部とを含むＩＩＩ族窒化物体を成長させる工程と、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程と、を備える。
【発明の効果】
【００１４】
上記によれば、支持基板の限定が少なく歩留が高く製造効率が高い半導体デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明のある態様にかかる半導体デバイスの製造方法における複合基板を準備する工程のある例を示す概略断面図である。
【図２】本発明のある態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を成長させる工程のある例を示す概略断面図である。
【図３】本発明のある態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の保護膜を形成するサブ工程のある例を示す概略断面図である。
【図４】本発明のある態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の第１の位置面が現れるまで保護膜の一部およびＩＩＩ族窒化物体の一部を除去するサブ工程のある例を示す概略断面図である。
【図５】本発明のある態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の露出した突起部を除去するサブ工程のある例を示す概略断面図である。
【図６】本発明のある態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の第２の位置面が現れるまで保護膜の一部およびＩＩＩ族窒化物体の一部を除去するサブ工程のある例を示す概略断面図である。
【図７】本発明のある態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の第１ｃ面主面層の第１主面が第２ｃ面主面層の主面より高い位置になるように保護膜の一部およびＩＩＩ族窒化物体の一部を除去するサブ工程の第３の位置面が現れるまで保護膜の一部およびＩＩＩ族窒化物体の一部を除去する副サブ工程のある例を示す概略断面図である。
【図８】本発明のある態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の第１ｃ面主面層の第１主面が第２ｃ主面層の主面より高い位置になるように保護膜の一部およびＩＩＩ族窒化物体の一部を除去するサブ工程の第１ｃ面主面層上に残存する保護膜を除去する副サブ工程のある例を示す概略断面図である。
【図９】本発明の別の態様にかかる半導体デバイスの製造方法における複合基板を準備する工程のある例を示す概略断面図である。
【図１０】本発明の別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を成長させる工程のある例を示す概略断面図である。
【図１１】本発明の別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の露出している中間膜を除去することによりその中間膜上に形成された突起部を除去するサブ工程のある例を示す概略断面図である。
【図１２】本発明の別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の除去した中間膜部分から第２ｃ面主面層部を除去するサブ工程のある例を示す概略断面図である。
【図１３】本発明の別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程のＩＩＩ族窒化物体を保護する保護膜を形成するサブ工程のある例を示す概略断面図である。
【図１４】本発明の別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の除去した中間膜部分から第２ｃ面主面層部を除去するサブ工程の別の例を示す概略断面図である。
【図１５】本発明の別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を処理する工程の保護膜を除去するサブ工程のある例を示す概略断面図である。
【図１６】本発明のある態様にかかる半導体デバイスの製造方法における複合基板を準備する工程の各サブ工程のある例を示す概略断面図である。
【図１７】本発明のまた別の態様にかかる半導体デバイスの製造方法における複合基板を準備する工程のある例の一部分を示す概略断面図である。
【図１８】本発明のまた別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を成長させる工程のある例の一部分を示す概略断面図である。
【図１９】本発明のまた別の態様にかかる半導体デバイスの製造方法における第１電極を形成する工程のある例の一部分を示す概略断面図である。
【図２０】本発明のまた別の態様にかかる半導体デバイスの製造方法におけるデバイス支持基板を貼り合わせる工程のある例の一部分を示す概略断面図である。
【図２１】本発明のまた別の態様にかかる半導体デバイスの製造方法における支持基板を除去する工程のある例の一部分を示す概略断面図である。
【図２２】本発明のまた別の態様にかかる半導体デバイスの製造方法における第２電極を形成する工程のある例の一部分を示す概略断面図である。
【図２３】本発明のまた別の態様にかかる半導体デバイスの製造方法におけるチップ化工程のある例を示す概略断面図である。
【図２４】本発明のさらに別の態様にかかる半導体デバイスの製造方法における複合基板を準備する工程のある例の一部分を示す概略断面図である。
【図２５】本発明のさらに別の態様にかかる半導体デバイスの製造方法におけるＩＩＩ族窒化物体を成長させる工程のある例の一部分を示す概略断面図である。
【図２６】本発明のさらに別の態様にかかる半導体デバイスの製造方法におけるフィールドプレートを形成する工程のある例の一部分を示す概略断面図である。
【図２７】本発明のさらに別の態様にかかる半導体デバイスの製造方法における第１電極を形成する工程のある例の一部分を示す概略断面図である。
【図２８】本発明のさらに別の態様にかかる半導体デバイスの製造方法におけるデバイス支持基板を貼り合わせる工程のある例の一部分を示す概略断面図である。
【図２９】本発明のさらに別の態様にかかる半導体デバイスの製造方法における支持基板を除去する工程のある例の一部分を示す概略断面図である。
【図３０】本発明のさらに別の態様にかかる半導体デバイスの製造方法における第２電極を形成する工程のある例の一部分を示す概略断面図である。
【図３１】本発明のさらに別の態様にかかる半導体デバイスの製造方法におけるチップ化工程のある例を示す概略断面図である。
【発明を実施するための形態】
【００１６】
［本発明の実施形態の説明］
本発明のある実施形態にかかる半導体デバイスの製造方法は、支持基板と、支持基板上に配置された中間膜と、中間膜の一部上に配置されたＩＩＩ族窒化物膜と、を含み、中間膜の一部とＩＩＩ族窒化物膜とが露出している複合基板を準備する工程と、複合基板の露出している中間膜の一部上およびＩＩＩ族窒化物膜上に、ｃ面である第１主面を有する第１ｃ面主面層部と第１主面より高い位置にあるｃ面である第２主面を有する第２ｃ面主面層部とを含むＩＩＩ族窒化物体を成長させる工程と、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程と、を備える。
【００１７】
本実施形態の半導体デバイスの製造方法は、第１ｃ面主面層部の第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理することにより、ＩＩＩ族窒化物体の結晶品質の高い第１ｃ面主面層部を用いて歩留よく効率よく半導体デバイスを製造することができる。
【００１８】
本実施形態の半導体デバイスの製造方法において、ＩＩＩ族窒化物体は、第２主面より高い位置にある先端を有する突起部をさらに含み、第１ｃ面主面層部の第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程は、ＩＩＩ族窒化物体を保護する保護膜を形成するサブ工程と、突起部が露出する第１の位置面が現れるまで、保護膜の一部およびＩＩＩ族窒化物体の一部を除去するサブ工程と、露出した突起部を除去するサブ工程と、第２主面が露出する第２の位置面が現れるまで、保護膜の一部およびＩＩＩ族窒化物体の一部をさらに除去するサブ工程と、保護膜に比べてＩＩＩ族窒化物体の除去速度が高い条件で、第１ｃ面主面層の第１主面が第２ｃ面主面層部の主面より高い位置になるように、保護膜の一部およびＩＩＩ族窒化物体の一部をさらに除去するサブ工程と、を含むことができる。これにより、第１ｃ面主面層部の第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を効率よく処理することができる。
【００１９】
本実施形態の半導体デバイスの製造方法において、第１ｃ面主面層の第１主面が第２ｃ面主面層部の主面より高い位置になるように、保護膜の一部およびＩＩＩ族窒化物体の一部をさらに除去するサブ工程は、保護膜およびＩＩＩ族窒化物体の除去速度を調節することにより、第１ｃ面主面層上に保護膜が残存しかつ第１ｃ面主面層の第１主面が第２ｃ面主面層部の主面より高い位置にある第３の位置面が現れるまで、保護膜の一部およびＩＩＩ族窒化物体の一部をさらに除去する副サブ工程と、第１ｃ面主面層上に残存する保護膜を除去する副サブ工程と、を含むことができる。これにより、第１ｃ面主面層上に残存する保護膜により第１ｃ面主面層が保護された平坦化ＩＩＩ族窒化物体付複合基板が得られるとともに、これから効率よく保護膜を除去して第１ｃ面主面層の第１主面を露出させることにより平坦化ＩＩＩ族窒化物体付複合基板が得られ、歩留よく効率よく半導体デバイスを製造することができる。
【００２０】
本実施形態の半導体デバイスの製造方法において、ＩＩＩ族窒化物体は、露出している中間膜上に配置された第２の主面より高位置にある先端を有する突起部をさらに含み、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程は、露出している中間膜を除去することによりその中間膜上に形成された突起部を除去するサブ工程と、除去した中間膜部分から第２ｃ面主面層部を除去するサブ工程と、を含むことができる。これにより、第１ｃ面主面層部の第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を効率よく処理することができる。
【００２１】
本実施形態の半導体デバイスの製造方法において、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程は、中間膜を除去することにより突起部を除去するサブ工程の後、除去した中間膜部分から第２ｃ面主面層部を除去するサブ工程の前に、ＩＩＩ族窒化物体を保護する保護膜を形成するサブ工程をさらに含み、除去した中間膜部分から第２ｃ面主面層部を除去するサブ工程の後に、保護膜を除去するサブ工程をさらに含むことができる。これにより、第１ｃ面主面層上に残存する保護膜により第１ｃ面主面層が保護された平坦化ＩＩＩ族窒化物体付複合基板が得られるとともに、これから効率よく保護膜を除去して第１ｃ面主面層の第１主面を露出させることにより平坦化ＩＩＩ族窒化物体付複合基板が得られ、歩留よく効率よく半導体デバイスを製造することができる。
【００２２】
［本発明の実施形態の詳細］
図１〜図１５を参照して、本実施形態の半導体デバイスの製造方法は、支持基板１１と、支持基板１１上に配置された中間膜１２と、中間膜１２の一部上に配置されたＩＩＩ族窒化物膜１３と、を含み、中間膜１２の一部とＩＩＩ族窒化物膜１３とが露出している複合基板１を準備する工程（図１ならびに図９）と、複合基板１の露出している中間膜１２の一部上およびＩＩＩ族窒化物膜１３上に、ｃ面（この面はＧａ原子面である。）である第１主面２０ｍを有する第１ｃ面主面層部２０ａと第１主面２０ｍより高い位置にあるｃ面である第２主面２０ｎを有する第２ｃ面主面層部２０ｂとを含むＩＩＩ族窒化物体２０を成長させる工程（図２ならびに図１０）と、第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する工程（図３〜図８、図１１〜図１２、ならびに図１１および図１３〜図１５）と、を備える。
【００２３】
本実施形態の半導体デバイスの製造方法は、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体を処理することにより、ＩＩＩ族窒化物体２０の第１ｃ面主面層部２０ａを用いて歩留よく効率よく半導体デバイスを製造することができる。
【００２４】
＜複合基板を準備する工程＞
図１、図９ならびに図１６を参照して、本実施形態の半導体デバイスの製造方法は、まず、支持基板１１と、支持基板１１上に配置された中間膜１２と、中間膜１２の一部上に配置されたＩＩＩ族窒化物膜１３と、を含み、中間膜１２の一部とＩＩＩ族窒化物膜１３とが露出している複合基板１を準備する工程を備える。
【００２５】
図１６を参照して、複合基板１を準備する工程は、特に制限はないが、品質の高いＩＩＩ族窒化物膜１３を含む複合基板１を効率よく製造する観点から、支持基板１１の主面１１ｍ上に中間膜１２ａを形成するサブ工程（図１６（Ａ））と、ＩＩＩ族窒化物膜ドナー基板１３Ｄの主面１３ｍａ上に中間膜１２ｂを形成するとともにＩＩＩ族窒化物膜ドナー基板１３Ｄの主面１３ｍａから所定の深さの位置にイオン注入領域１３ｉを形成するサブ工程（図１６（Ｂ））と、支持基板１１に形成された中間膜１２ａとＩＩＩ族窒化物膜ドナー基板１３Ｄに形成された中間膜１２ｂとを貼り合わせるサブ工程（図１６（Ｃ））と、ＩＩＩ族窒化物膜ドナー基板１３Ｄをイオン注入領域１３ｉで分離することにより、支持基板１１と、支持基板１１上に配置された中間膜１２と、中間膜１２の一部上に配置されたＩＩＩ族窒化物膜１３と、を含み、中間膜１２の一部とＩＩＩ族窒化物膜１３とが露出している複合基板１を形成するサブ工程（図１６（Ｄ））と、を含むイオン注入法による工程が好ましい。
【００２６】
図１６（Ａ）を参照して、複合基板１の支持基板１１は、特に制限はないが、ＩＩＩ族窒化物膜１３上に品質の高いＩＩＩ族窒化物層を成長させる観点から、支持基板１１の線膨張係数はＩＩＩ族窒化物膜１３の線膨脹係数に対して０．８倍以上１．２倍以下であることが好ましく、０．９倍以上１．１倍以下であることがより好ましく、たとえば、ムライト基板（３Ａｌ2Ｏ3・２ＳｉＯ2〜２Ａｌ2Ｏ3・ＳｉＯ2）、イットリア安定化ジルコニア−ムライト基板、モリブデン基板などが好ましい。
【００２７】
図１６（Ｂ）を参照して、ＩＩＩ族窒化物膜ドナー基板１３Ｄは、ＩＩＩ族窒化物膜１３を供給するための基板である。ＩＩＩ族窒化物膜ドナー基板１３Ｄを形成する方法は、特に制限はないが、品質の高いＩＩＩ族窒化物膜ドナー基板１３Ｄを得る観点から、サファイア基板、ＧａＡｓ基板、ＧａＮ基板などの下地基板上に、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法、昇華法などの気相法、高窒素圧溶液法、フラックス法などの液相法などが好ましい。なお、ＩＩＩ族窒化物膜ドナー基板１３Ｄには、正常領域１３ｖの他に、局所的かつ面内の無作為な箇所に本来意図しない異常領域１３ｗが発生することがある。異常領域１３ｗの例としては、極性異常領域の場合が挙げられる。たとえば、正常領域１３ｖでは通常Ｇａ原子面が露出しているのに対して、異常領域１３ｗではＮ原子面や結晶方位が傾斜した中間的な面が露出している場合が挙げられる。
【００２８】
図１６（Ａ）および（Ｂ）を参照して、中間膜１２ａ，１２ｂ，１２は、支持基板１１とＩＩＩ族窒化物膜１３との接合強度を高めるために介在される膜であり、かかる接合強度を高める観点から、ＳｉＯ2膜、ＳｉＮx膜などが好ましい。中間膜１２ａ，１２ｂを形成する方法は、品質の高い中間膜１２ａ，１２ｂを得る観点から、プラズマＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法などが好ましい。
【００２９】
図１６（Ｂ）を参照して、ＩＩＩ族窒化物膜ドナー基板１３Ｄの主面１３ｍａから所定の深さの位置にイオン注入領域１３ｉを形成するのは、ＩＩＩ族窒化物膜ドナー基板１３Ｄの中間膜１２ｂが形成された主面１３ｍａ側からイオンＩを注入することにより行なう。注入するイオンＩは、ＩＩＩ族窒化物膜ドナー基板１３Ｄのイオン注入される部分の品質の低下を抑制する観点から、質量の小さいイオンが好ましく、たとえば水素イオン、ヘリウムイオンなどが好ましい。また、イオンＩが注入される所定の深さは、１０ｎｍ以上１０μｍ未満が好ましい。
【００３０】
図１６（Ｃ）を参照して、支持基板１１に形成された中間膜１２ａとＩＩＩ族窒化物膜ドナー基板１３Ｄに形成された中間膜１２ｂとを貼り合わせる方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性させた後に室温（たとえば２５℃）〜４００℃程度の低温で接合する表面活性化法などが好適である。かかる貼り合わせにより、中間膜１２ａと中間膜１２ｂとが接合により一体化して中間膜１２が形成され、支持基板１１とＩＩＩ族窒化物膜ドナー基板１３Ｄとが中間膜１２を介在させて接合される。
【００３１】
図１６（Ｄ）を参照して、ＩＩＩ族窒化物膜ドナー基板１３Ｄをイオン注入領域１３ｉで分離する方法は、ＩＩＩ族窒化物膜ドナー基板１３Ｄのイオン注入領域１３ｉに何らかのエネルギーを与える方法であれば特に制限はなく、イオン注入領域１３ｉに、応力を加える方法、熱を加える方法、光を照射する方法、および超音波を印加する方法の少なくともいずれかの方法が可能である。
イオン注入領域１３ｉは、注入されたイオンにより脆化しているため、上記エネルギーを受けることにより、ＩＩＩ族窒化物膜ドナー基板１３Ｄは、支持基板１１上の中間膜１２上に貼り合わされたＩＩＩ族窒化物膜１３と、残りのＩＩＩ族窒化物膜ドナー基板１３Ｄｒと、に分離される。ここで、ＩＩＩ族窒化物膜１３は、非常に薄いことから、イオン注入が不均一であったり、支持基板１１の主面１１ｍおよび／またはＩＩＩ族窒化物膜１３の主面１３ｍａの粗さおよび／または研磨傷、上記サブ工程中のパーティクル（小片）混入などにより、中間膜１２ａと中間膜１２ｂとの接合に未接合部が生じるため、イオン注入領域１３ｉで分離せずに、中間膜１２内の中間膜１２ａの主面１２ａｍと中間膜１２ｂの主面１２ｂｍａとの間で分離する部分が発生するため、支持基板１１と、支持基板１１上に配置された中間膜１２と、中間膜１２の一部上に配置されたＩＩＩ族窒化物膜１３と、を含み、中間膜１２の一部とＩＩＩ族窒化物膜１３とが露出している複合基板１が形成される。
【００３２】
＜ＩＩＩ族窒化物体を成長させる工程＞
図２ならびに図１０を参照して、本実施形態の半導体デバイスの製造方法は、次に、複合基板１の露出している中間膜１２の一部上およびＩＩＩ族窒化物膜１３上に、ｃ面である第１主面２０ｍを有する第１ｃ面主面層部２０ａと第１主面２０ｍより高い位置にあるｃ面である第２主面２０ｎを有する第２ｃ面主面層部２０ｂとを含むＩＩＩ族窒化物体２０を成長させる工程を備える。
【００３３】
ＩＩＩ族窒化物体２０を成長させる方法は、品質の高い第１ｃ面主面層部２０ａを成長させる観点から、ＨＶＰＥ法、ＭＯＣＶＤ法、ＭＢＥ法、昇華法などの気相法、高窒素圧溶液法、フラックス法などの液相法などが好ましい。
【００３４】
複合基板１の露出している中間膜１２の一部上および主面がｃ面であるＩＩＩ族窒化物膜１３上にＩＩＩ族窒化物体２０を成長させると、ＩＩＩ族窒化物膜１３の外縁部（たとえば、外縁から５０μｍまでの距離の部分）以外の内側部であって正常領域１３ｖ上にｃ面である第１主面２０ｍを有する第１ｃ面主面層部２０ａが形成され、ＩＩＩ族窒化物膜１３の外縁部であって正常領域１３ｖ上および中間膜１２の露出している部分の外縁部（たとえば、外縁から５０μｍまでの距離の部分）上に第１主面２０ｍより高い位置にある第２主面２０ｎを有する第２ｃ面主面層部２０ｂが形成され、露出している中間膜１２の一部上およびＩＩＩ族窒化物膜１３の異常領域１３ｗ上に第２主面２０ｎより高い位置にある先端を有する突起部２０ｃが形成される。
ここで、突起部２０ｃは、主面がｃ面以外の面を含みかつ１以上の先端部を含むという点で、主面がｃ面であり平坦な第１ｃ面主面層部２０ａおよび第２ｃ面主面層部２０ｂと異なる。また、露出している中間膜１２の一部上に形成される突起部２０ｃ（以下、第１の突起部ともいう）は単一の先端部を有する六角錐形状または単一の六角形上底面を有する六角錐台形状を呈し、その下底部にエピ成長の起点となるＩＩＩ族窒化物膜１３を有さない点で、複数の先端部を有する複合錐形状を呈し、その下底部にエピ成長の起点となるＩＩＩ族窒化物膜１３を有するＩＩＩ族窒化物膜１３の異常領域１３ｗ上に形成される突起部２０ｃ（以下、第２の突起部ともいう）と異なる。
【００３５】
また、「より高い位置にある」とは、複合基板１のＩＩＩ族窒化物膜１３の露出している主面１３ｍを基準にして、その主面１３ｍの法線方向により高い位置にあることを意味する。たとえば、第１主面２０ｍより高い位置にある第２主面２０ｎは、第２主面２０ｎが主面１３ｍの法線方向に第１主面２０ｍより高い位置にあることを意味する。
【００３６】
第２ｃ面主面層部２０ｂの第２主面２０ｎが第１ｃ面主面層部２０ａの第１主面２０ｍより高い位置にあるのは、ＩＩＩ族窒化物膜１３の外縁部上および中間膜１２の露出している部分の外縁部上では、露出している中間膜１２上で消費されなかった原料ガスが拡散してくることから、第１ｃ面主面層部２０ａに比べて第２ｃ面主面層部２０ｂが成長速度が高くなり厚さが大きくなったためと考えられる。また、突起部２０ｃの先端が第２ｃ面主面層部２０ｂの第２主面２０ｎより高い位置にあるのは、突起部２０ｃの主面がｃ面以外の面を含むことから、ｃ面以外の面がｃ面に比べて成長速度が高く、また、同一体積であっても錐形の突起部２０ｃは略柱形または錐台形の第２ｃ面主面層部２０ｂよりも高いことから、突起部２０ｃの高さが第２ｃ面主面層部２０ｂの厚さより大きくなったためと考えられる。
【００３７】
このようにして形成される第２ｃ面主面層部２０ｂおよび突起部２０ｃは、それぞれ、第１ｃ面主面層部２０ａに比べて品質が低く、第１ｃ面主面層部２０ａの第１主面２０ｍより高い位置にある第２主面２０ｎおよび先端を有しているため、半導体デバイスを製造する際の障害となり、半導体デバイスの歩留が低下し製造効率が低下する問題がある。かかる問題を解決するため、以下のように、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する。
【００３８】
＜ＩＩＩ族窒化物体を処理する工程＞
図３〜図８、図１１〜図１２、ならびに図１１および図１３〜図１５を参照して、本実施形態の半導体デバイスの製造方法は、次に、第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する工程を備える。ここで、第１主面２０ｍとは、第１ｃ面主面層部２０ａの第１主面２０ｍである。ＩＩＩ族窒化物体２０における最高位置面２０ｓとは、ＩＩＩ族窒化物体２０における第１ｃ面主面層部２０ａ、第２ｃ面主面層部２０ｂおよび突起部２０ｃの中で、複合基板１のＩＩＩ族窒化物膜１３の露出している主面１３ｍの主面１３ｍの法線方向に最も高い位置にある面をいう。ＩＩＩ族窒化物体２０を処理するとは、ＩＩＩ族窒化物体２０の少なくとも一部を選択的にまたは非選択的に除去または加工することを意味する。詳しくは、以下のとおりである。かかる工程により、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるように、ＩＩＩ族窒化物体２０が平坦化された平坦化ＩＩＩ族窒化物体付複合基板３Ｂ，３が得られる。
【００３９】
（第１形態）
図３〜図８を参照して、第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する工程の第１形態は、ＩＩＩ族窒化物体２０を保護する保護膜３０を形成するサブ工程（図３）と、突起部２０ｃが露出する第１の位置面２０ｐが現れるまで、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部を除去するサブ工程（図４）と、露出した突起部２０ｃを除去するサブ工程（図５）と、第２主面２０ｎが露出する第２の位置面２０ｑが現れるまで、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去するサブ工程（図６）と、保護膜３０に比べてＩＩＩ族窒化物体２０の除去速度が高い条件で、第１ｃ面主面層部２０ａの第１主面２０ｍが第２ｃ面主面層部２０ｂの主面より高い位置になるように、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去するサブ工程（図７および図８）と、を含むことが好ましい。かかる第１形態は、上記のサブ工程を含むことにより、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を効率よく処理することができる。
【００４０】
図３を参照して、ＩＩＩ族窒化物体２０を保護する保護膜３０は、ＩＩＩ族窒化物体２０を保護する観点から、ＳｉＯ2膜、ＳｉＮx膜が好ましい。保護膜３０を形成する方法は、特に制限はないが、品質のよい保護膜３０を得る観点から、プラズマＣＶＤ法、スパッタ法、真空蒸着法などが好ましい。
【００４１】
図４を参照して、突起部２０ｃが露出する第１の位置面２０ｐが現れるまで、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部を除去する方法は、特に制限はないが、突起部２０ｃを露出させるために保護膜３０とＩＩＩ族窒化物体２０を同じ高さの第１の位置面２０ｐを露出させる観点から、研磨などが好ましい。さらに、精密な位置調整ができる観点から、ＣＭＰ（化学機械的研磨）などがより好ましい。
【００４２】
図５を参照して、露出した突起部２０ｃを除去する方法は、露出した突起部２０ｃを選択的に除去する観点から、ウェットエッチングなどが好ましい。
【００４３】
図６を参照して、第２主面２０ｎが露出する第２の位置面２０ｑが現れるまで、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去する方法は、特に制限はないが、突起部２０ｃが露出する第２の位置面２０ｑが現れるように、保護膜３０とＩＩＩ族窒化物体２０とを同じ除去速度で除去する観点から、研磨などが好ましい。さらに、精密な位置調整ができる観点から、ＣＭＰ（化学機械的研磨）などがより好ましい。
【００４４】
図７および図８を参照して、保護膜３０に比べてＩＩＩ族窒化物体２０の除去速度が高い条件で、第１ｃ面主面層部２０ａの第１主面２０ｍが第２ｃ面主面層部２０ｂの主面より高い位置になるように、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去する方法は、特に制限はないが、保護膜３０に比べてＩＩＩ族窒化物体２０の除去速度が高い条件を調整しやすい観点から、ドライエッチングが好ましい。さらに、精密な条件設定ができる観点から、ＲＩＥ（反応性イオンエッチング）などがより好ましい。
【００４５】
保護膜３０に比べてＩＩＩ族窒化物体２０の除去速度が高い条件で、第１ｃ面主面層部２０ａの第１主面２０ｍが第２ｃ面主面層部２０ｂの主面より高い位置になるように、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去するサブ工程は、保護膜３０およびＩＩＩ族窒化物体２０の除去速度を調節することにより、第１ｃ面主面層部２０ａ上に保護膜３０が残存しかつ第１ｃ面主面層部２０ａの第１主面２０ｍが第２ｃ面主面層部２０ｂの主面より高い位置にある第３の位置面２０ｒが現れるまで、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去する副サブ工程（図７）と、第１ｃ面主面層部２０ａ上に残存する保護膜３０を除去する副サブ工程（図８）と、を含むことが好ましい。これらの副サブ工程を含むことにより、第１ｃ面主面層部２０ａ上に残存する保護膜３０により第１ｃ面主面層部２０ａが保護された平坦化ＩＩＩ族窒化物体付複合基板３Ｂが得られるとともに、これから効率よく保護膜３０を除去して第１ｃ面主面層部２０ａの第１主面２０ｍを露出させることにより平坦化ＩＩＩ族窒化物体付複合基板３が得られ、歩留よく半導体デバイスを製造することができる。
【００４６】
図７を参照して、第１ｃ面主面層部２０ａ上に保護膜３０が残存しかつ第１ｃ面主面層部２０ａの第１主面２０ｍが第２ｃ面主面層部２０ｂの主面より高い位置にある第３の位置面２０ｒが現れるまで、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去する方法は、保護膜３０およびＩＩＩ族窒化物体２０の除去速度を精密に調節する観点から、ＲＩＥが好ましい。
【００４７】
図８を参照して、第１ｃ面主面層部２０ａ上に残存する保護膜３０を除去する方法は、第１ｃ面主面層部２０ａ上に残存する保護膜３０を選択的に除去する観点から、ウェットエッチングなどが好ましい。
【００４８】
（第２形態）
図１１〜図１２を参照して、第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する工程の第２形態は、露出している中間膜１２を除去することによりその中間膜１２上に形成された突起部２０ｃを除去するサブ工程（図１１）と、除去した中間膜１２部分から第２ｃ面主面層部２０ｂを除去するサブ工程（図１２）と、を含むことが好ましい。かかる第２形態は、上記のサブ工程を含むことにより、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を効率よく処理することができる。
【００４９】
図１１を参照して、露出している中間膜１２を除去することによりその中間膜１２上に形成された突起部２０ｃを除去する方法は、特に制限はないが、露出している中間膜１２を選択的に除去する観点から、ウェットエッチングが好ましい。ウェットエッチングにより、露出して中間膜１２が除去されてその上に形成されていた突起部２０ｃが除去されるとともに、第２ｃ面主面層部２０ｂおよびＩＩＩ族窒化物膜１３の一部の直下部分まで除去され、第２ｃ面主面層部２０ｂおよびＩＩＩ族窒化物膜１３の一部の−ｃ面（この面はＮ原子面である）である主面が露出する。
【００５０】
図１２を参照して、除去した中間膜１２部分から第２ｃ面主面層部を除去する方法は、特に制限はないが、除去した中間膜１２部分から第２ｃ面主面層部２０ｂを選択的に除去する観点から、ウェットエッチングが好ましい。ウェットエッチングにより、第２ｃ面主面層部２０ｂおよびＩＩＩ族窒化物膜１３の一部の−ｃ面である主面から第２ｃ面主面層部２０ｂおよびＩＩＩ族窒化物膜１３の一部が除去される。このように突起部２０ｃおよび第２ｃ面主面層部２０ｂが除去されるため、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０の最高位置面２０ｓとなる。
【００５１】
図１１〜図１５を参照して、第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する工程の第２形態において、露出している中間膜１２を除去することによりその中間膜１２上に形成された突起部２０ｃを除去するサブ工程（図１１）の後、除去した中間膜１２部分から第２ｃ面主面層部２０ｂを除去するサブ工程（図１２）の前に、ＩＩＩ族窒化物体２０を保護する保護膜３０を形成するサブ工程（図１３）をさらに含み、除去した中間膜１２部分から第２ｃ面主面層部２０ｂを除去するサブ工程（図１４）の後に、保護膜３０を除去するサブ工程（図１５）をさらに含むことができる。かかるサブ工程を含むことにより、第１ｃ面主面層部２０ａ上に残存する保護膜３０により第１ｃ面主面層部２０ａが保護された平坦化ＩＩＩ族窒化物体付複合基板３Ｂが得られるとともに、これから効率よく保護膜３０を除去して第１ｃ面主面層部２０ａの第１主面２０ｍを露出させることにより平坦化ＩＩＩ族窒化物体付複合基板３が得られ、歩留よく効率よく半導体デバイスを製造することができる。
【００５２】
図１３を参照して、ＩＩＩ族窒化物体２０を保護する保護膜３０は、ＩＩＩ族窒化物体２０を保護する観点から、ＳｉＯ2膜、ＳｉＮx膜が好ましい。保護膜３０を形成する方法は、特に制限はないが、品質のよい保護膜３０を得る観点から、プラズマＣＶＤ法、スパッタ法、真空蒸着法などが好ましい。
【００５３】
図１４を参照して、除去した中間膜１２部分から第２ｃ面主面層部２０ｂを除去する方法は、特に制限はないが、除去した中間膜１２部分から第２ｃ面主面層部を選択的に除去する観点から、ウェットエッチングが好ましい。ウェットエッチングにより、第２ｃ面主面層部２０ｂおよびＩＩＩ族窒化物膜１３の一部の−ｃ面である主面から第２ｃ面主面層部２０ｂ、ＩＩＩ族窒化物膜１３の一部ならびに第２ｃ面主面層部２０ｂおよびＩＩＩ族窒化物膜１３の一部上に形成された保護膜３０が除去される。このようにして、突起部２０ｃおよび第２ｃ面主面層部２０ｂが除去されるため、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０の最高位置面２０ｓとなる。
【００５４】
図１５を参照して、保護膜３０を除去する方法は、第１ｃ面主面層部２０ａ上に残存する保護膜３０を選択的に除去する観点から、ウェットエッチングなどが好ましい。
【００５５】
なお、上記の第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとなるようにＩＩＩ族窒化物体２０を処理する工程について、第２形態は、上記第１の形態に比べて、工程数がより少ないため、効率的である。しかしながら、第１形態が、突起部２０ｃとして、第１の突起部（図２において、露出している中間膜１２の一部上に形成される突起部２０ｃ）および第２の突起部（図２において、ＩＩＩ族窒化物膜１３の異常領域１３ｗ上に形成される突起部２０ｃ）のいずれかが存在する場合でもまたは両方が存在する場合でも適用できるのに対し、第２形態は、突起部２０ｃとして、第１の突起部（図１０において、露出している中間膜１２の一部上に形成される突起部２０ｃ）のみが存在してる場合でのみ適用でき、第２の突起部（図示せず、ＩＩＩ族窒化物膜１３の異常領域上に形成される突起部）が存在する場合では、第２の突起部を除去できないため、適用できない。
【実施例】
【００５６】
（実施例１）
１．複合基板の準備
まず、図１、図１６および図１７を参照して、図１６に示すようなイオン注入法により、支持基板１１と、支持基板１１上に配置された中間膜１２と、中間膜１２の一部上に配置されたＩＩＩ族窒化物膜１３と、を含み、中間膜１２の一部とＩＩＩ族窒化物膜１３とが露出している直径１００ｍｍ（約４インチ）の複合基板１を１０枚準備した。支持基板１１は厚さ４５０μｍのムライト基板（化学組成は６４モル％のＡｌ2Ｏ3と３６モル％のＳｉＯ2）であり、中間膜１２は厚さが４００ｎｍのＳｉＯ2膜であり、ＩＩＩ族窒化物膜１３は厚さが１５０ｎｍのＧａＮ膜であった。ＧａＮ膜の主面は、Ｘ線回折法により測定したところ、（０００１）面（ｃ面）であるＧａ原子面であった。ＧａＮ膜の正常領域の転位密度は、カソードルミネッセンス法により測定したところ、１×１０16ｃｍ-2未満であった。
【００５７】
準備された複合基板１は、外縁部および外縁部以外の内側部にＩＩＩ族窒化物膜１３が存在せず中間膜１２が露出している領域が存在した。中間膜１２が露出している部分は、光学顕微鏡により観察したところ、発生場所および形状はまちまちであり、大きさは３００μｍ2〜１ｍｍ2程度であり、個数は数十個〜数千個であった。中間膜１２が露出している部分は、複合基板１のＩＩＩ族窒化物膜１３の表面形状（外縁部のロールオフ（基板を研磨する際に外縁部における研磨荷重が高くなるために外縁部が余計に研磨されて丸みがつく現象をいう。以下同じ。））、欠け、研磨傷、中間膜１２ａ，１２ｂの主面１２ａｍ，１２ｂｍａ上に付着したゴミなどにより発生したものと考えられた。
【００５８】
２．ＩＩＩ族窒化物体の成長
次に、図２および図１８を参照して、複合基板１の露出しているＩＩＩ族窒化物膜１３の外縁部（外縁から５０μｍまでの距離の部分）を除く内側部であって正常領域１３ｖ上に、ＭＯＣＶＤ法により、ＩＩＩ族窒化物体２０の第１ｃ面主面層部２０ａとして、厚さ５μｍのｎ−ＧａＮ層２１、厚さ５０ｎｍのｎ−Ｉｎ0.05Ｇａ0.95Ｎ層２２、厚さ３ｎｍのＩｎ0.14Ｇａ0.86Ｎ層と厚さ１５ｎｍのＧａＮ層との１ペアを３ペア有する発光層２３、厚さ２０ｎｍのｐ−Ａｌ0.08Ｇａ0.92Ｎ層２４、厚さ５０ｎｍのｐ+−ＧａＮ層２５を成長させた。このようにして、ＩＩＩ族窒化物体付複合基板２が得られた。第１ｃ面主面層部２０ａにはクラックの発生がなかった。また、第１ｃ面主面層部２０ａの発光中心波長は、ＰＬ（フォトルミネッセンス）マッパーを用いて評価したところ、４６０ｎｍであった。
【００５９】
このとき、複合基板１の露出しているＩＩＩ族窒化物膜１３の外縁部であって正常領域１３ｖ上および露出している中間膜１２の外縁部（外縁から５０μｍまでの距離の部分）上に、第２ｃ面主面層部２０ｂが形成された。第２ｃ面主面層部２０ｂは第１ｃ面主面層部２０ａと同様の層構造を有していたが、第２ｃ面主面層部２０ｂの第２主面２０ｎは第１ｃ面主面層部２０ａの第１主面２０ｍに比べて、２μｍ〜５μｍ程度高い位置にあった。
【００６０】
また、複合基板１の露出している中間膜１２の一部（露出部分の大きさが直径２００μｍ以上の部分）上および露出しているＩＩＩ族窒化物膜１３の異常領域１３ｗ上に突起部２０ｃが形成された。複合基板１の露出している中間膜１２の一部上に形成された突起部２０ｃ（第１の突起部）の先端の最大高さは中間膜１２の露出面（これは、中間膜１２ａの主面１２ａｍに相当する。以下、同じ。）から３０μｍであった。複合基板１の露出しているＩＩＩ族窒化物膜１３の異常領域１３ｗ上に形成された突起部２０ｃ（第２の突起部）の先端の最大高さは中間膜１２の露出面から４５μｍであった。
【００６１】
３．保護膜の形成
次に、図３を参照して、ＩＩＩ族窒化物体２０を保護する保護膜３０として、プラズマＣＶＤ法により、厚さ２μｍのＳｉＯ2膜を形成し、ＲＴＡ（高速アニール）装置を用いて窒素雰囲気中８００℃で３分間アニールした。これにより、ＳｉＯ2膜の焼き締めとｐ+−ＧａＮ層２５の活性化を行なった。
【００６２】
４．突起部が露出する第１の位置面の露出
次に、図４を参照して、突起部２０ｃが露出する第１の位置面２０ｐが現れるまで、ＣＭＰにより、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部を除去した。
【００６３】
５．突起部の除去
次に、図５を参照して、６０℃の２４質量％ＫＯＨ水溶液を用いたウェットエッチングにより、突起部２０ｃを除去した。
【００６４】
６．第２ｃ面主面層部が露出する第２の位置面の露出
次に、図６を参照して、第２ｃ面主面層部２０ｂの第２主面２０ｎが露出する第２の位置面２０ｑが現れるまで、ＣＭＰにより、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部を除去した。
【００６５】
７．第３の位置面の露出
次に、図７を参照して、第１ｃ面主面層部２０ａ上に保護膜３０が残存しかつ第１ｃ面主面層部２０ａの第１主面２０ｍが第２ｃ面主面層部２０ｂの主面より高い位置にある第３の位置面２０ｒが現れるまで、Ｃｌ2およびＢＣｌ3をエッチングガスとして用いたＩＣＰ−ＲＩＥ（誘導結合型反応性イオンエッチング）法により、保護膜３０の一部およびＩＩＩ族窒化物体２０の一部をさらに除去した。第１ｃ面主面層部２０ａ上には厚さ２００ｎｍの保護膜３０が残存しており、第１ｃ面主面層部２０ａの第１主面２０ｍは第２ｃ面主面層部２０ｂの主面より５００ｎｍ高い位置にあった。
【００６６】
８．残存保護膜の除去
次に、図８および図１８を参照して、バッファードフッ酸（ダイキン社製ＢＨＦ１１０）を用いたウェットエッチングにより、第１ｃ面主面層部２０ａ上に残存する保護膜３０を除去した。このようにして、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとして露出している平坦化ＩＩＩ族窒化物体付複合基板３が得られた。
【００６７】
９．第１電極の形成
次に、図１９を参照して、平坦化ＩＩＩ族窒化物体付複合基板３の第１ｃ面主面層部２０ａのｐ+−ＧａＮ層２５上に、フォトリソグラフィー法、ＥＢ（電子線）蒸着法、およびリフトオフ法により、パターン化された直径３６５μｍで厚さ７ｎｍのＮｉ層および厚さ９３ｎｍのＡｕ層を形成し、ＲＴＡ装置を用いて窒素雰囲気中５００℃で１分間アニールすることにより合金化して、第１電極４０を形成した。さらに、第１電極４０上および露出しているｐ+−ＧａＮ層２５上に、ＥＢ蒸着法により、厚さ１００ｎｍのＴｉ層、厚さ２００ｎｍのＰｔ層、および厚さ５０ｎｍのＡｕ層を形成することにより、パッド電極４１を形成した。
【００６８】
１０．デバイス支持基板の貼り合わせ
次に、図２０を参照して、デバイス支持基板５０として厚さ５００μｍのＳｉ基板を準備した。Ｓｉ基板は、主面の面方位が（１００）であり、ｐ型の導電型を有し、抵抗率は０．００１Ωｃｍ以下であった。このデバイス支持基板５０の一方の主面に、厚さ１００ｎｍのＴｉ層、厚さ２００ｎｍのＰｔ層、厚さ５０ｎｍのＡｕ層および厚さ５μｍのＡｕＳｎ層（化学組成は７０原子％のＡｕと３０原子％のＳｎ）を形成することにより接合金属膜５１を形成し、デバイス支持基板５０の他方の主面に、厚さ１０ｎｍのＴｉ膜、厚さ８０ｎｍのＰｔ膜、および厚さ３００ｎｍのＡｕ層を形成することによりデバイス支持基板電極５２を形成した。ここで、Ｔｉ層およびＰｔ層の形成にはＥＢ蒸着法を用い、Ａｕ層およびＡｕＳｎ層の形成には抵抗加熱蒸着法を用いた。
【００６９】
次いで、デバイス支持基板５０に形成された接合金属膜５１と平坦化ＩＩＩ族窒化物体付複合基板３の第１ｃ面主面層部２０ａのｐ+−ＧａＮ層２５側に形成されたパッド電極４１とを重ね合わせて、ウエハボンダを用いて貼り合わせることにより接合した。接合は１Ｐａ未満の真空雰囲気中３ＭＰａの圧力をかけて３００℃で１分間加熱することによりおこなった。接合後、超音波顕微鏡を用いて接合面内の接合不良(空隙など)を確認した。
【００７０】
１１．支持基板の除去
次に、図２１を参照して、支持基板１１を平面研削機を用いて厚さが４０μｍになるまで研削した。次いで、直径５インチの厚さ５００μｍのサファイア基板（図示せず）を用意した。このサファイア基板にワックス（図示せず）を介してデバイス支持基板５０のデバイス支持基板電極５２を貼り付け、外周側面もワックスで保護した。次いで、５０質量％フッ化水素酸水溶液を用いて３０分間ウェットエッチングすることにより、支持基板１１および中間膜１２を除去した。こうして、ＩＩＩ族窒化物膜１３の正常領域１３ｖが露出した。
【００７１】
１２．第２電極の形成
次に、図２２を参照して、上記サファイア基板およびワックスを除去した後、露出したＩＩＩ族窒化物膜１３の正常領域１３ｖ上に、フォトリソグラフィー法、ＥＢ蒸着法、およびリフトオフ法により、第１電極４０に対応してパターン化された直径１００μｍで厚さ２０ｎｍのＴｉ層、厚さ２００ｎｍのＡｌ層、厚さ２０ｎｍのＴｉ層、および厚さ３００ｎｍのＡｕ層を形成し、ＲＴＡ装置を用いて窒素雰囲気中２５０℃で３分間アニールすることにより、第２電極６０を形成した。これにより、半導体デバイス４であるＬＥＤ（発光ダイオード）が得られた。
【００７２】
１３．チップ化および実装
次に、図２３を参照して、得られた半導体デバイス４であるＬＥＤをダイシングによりチップ化した。チップ化された半導体デバイス４ｃであるＬＥＤチップのデバイス支持基板電極５２をステムにダイボンディングし、第２電極６０をステムにワイヤボンディングすることにより、ＬＥＤチップをステムに実装した。このようにして得られた実施例１のＬＥＤチップの歩留率は４１％であった。ここで、歩留率は、得られた各ＬＥＤチップに２０ｍＡの電流を通電したときの発光強度を測定し、各ウエハからチップ化したＬＥＤチップの全チップ数に対して、最高の発光強度の５０％以上の発光強度を示した合格チップの百分率を、１０枚のウエハで平均することにより算出した。
【００７３】
なお、比較例１として、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程を行なわなかったこと以外は実施例１と同様にしてＬＥＤチップを作製しステムに実装した。比較例１のＬＥＤチップの歩留率は１．６２％であった。
【００７４】
このように、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程を行なうことにより、半導体デバイスであるＬＥＤの歩留率は極めて高くなった。
【００７５】
（実施例２）
１．複合基板の準備
まず、図９、図１６および図２４を参照して、実施例１と同様の、支持基板１１と、支持基板１１上に配置された中間膜１２と、中間膜１２の一部上に配置されたＩＩＩ族窒化物膜１３と、を含み、中間膜１２の一部とＩＩＩ族窒化物膜１３とが露出している直径１００ｍｍ（約４インチ）の複合基板１を１０枚準備した。
【００７６】
２．ＩＩＩ族窒化物体の成長
次に、図１０および図２５を参照して、複合基板１の露出しているＩＩＩ族窒化物膜１３の外縁部（外縁から５０μｍまでの距離の部分）を除く内側部であって正常領域１３ｖ上に、ＭＯＣＶＤ法により、ＩＩＩ族窒化物体２０の第１ｃ面主面層部２０ａとして、ドナー濃度１．５×１０18ｃｍ-3で厚さ１μｍのｎ+−ＧａＮ層２６およびドナー濃度５．５×１０15ｃｍ-3で厚さ７μｍのｎ-−ＧａＮ層２７を成長させた。このようにして、ＩＩＩ族窒化物体付複合基板２が得られた。第１ｃ面主面層部２０ａにはクラックの発生がなかった。
【００７７】
このとき、複合基板１の露出しているＩＩＩ族窒化物膜１３の外縁部であって正常領域１３ｖ上および露出している中間膜１２の外縁部（外縁から５０μｍまでの距離の部分）上に、第２ｃ面主面層部２０ｂが形成された。第２ｃ面主面層部２０ｂは第１ｃ面主面層部２０ａと同様の層構造を有していたが、第２ｃ面主面層部２０ｂの第２主面２０ｎは第１ｃ面主面層部２０ａの第１主面２０ｍに比べて、２μｍ〜５μｍ程度高い位置にあった。
【００７８】
また、複合基板１の露出している中間膜１２の一部（露出部分の大きさが直径２００μｍ以上の部分）上および露出しているＩＩＩ族窒化物膜１３の異常領域１３ｗ上に突起部２０ｃが形成された。複合基板１の露出している中間膜１２の一部上に形成された突起部２０ｃ（第１の突起部）の先端の最大高さは中間膜１２の露出面から３０μｍであった。複合基板１の露出しているＩＩＩ族窒化物膜１３の異常領域１３ｗ上に形成された突起部２０ｃ（第２の突起部）の先端の最大高さは中間膜１２の露出面から４５μｍであった。
【００７９】
３．露出している中間膜の除去
次に、図１１を参照して、得られたＩＩＩ族窒化物体付複合基板２をＩＩＩ族窒化物体２０が形成されている側を下に向けてバッファードフッ酸中に浸漬して、１２時間ウェットエッチングすることにより、露出している中間膜１２を除去した。このとき、露出している中間膜１２のみならず第２ｃ面主面層部２０ｂ、第１ｃ面主面層部２０ａの一部および突起部２０ｃの直下の中間膜１２も５０μｍ〜１００μｍ程度までサイドエッチングされて除去された。これにより、第２ｃ面主面層部２０ｂおよび第１ｃ面主面層部２０ａの一部のＮ原子面が露出するとともに、露出している中間膜１２上に配置された突起部２０ｃがリフトオフされて除去された。
【００８０】
４．保護膜の形成
次に、図１３を参照して、ＩＩＩ族窒化物体２０を保護する保護膜３０として、プラズマＣＶＤ法により、厚さ１００ｎｍのＳｉＯ2膜を形成した。
【００８１】
５．第２ｃ面主面層部の除去
次に、図１４を参照して、８０℃の２４質量％のＴＭＡＨ（テトラメチルアンモニウムハイドライド）水溶液に浸漬して２時間ウェットエッチングすることにより、第２ｃ面主面層部２０ｂおよび第１ｃ面主面層部２０ａの一部が、それらの露出したＮ原子面からＴＭＡＨによりウェットエッチングされて除去された。このとき、第２ｃ面主面層部２０ｂおよび第１ｃ面主面層部２０ａの一部上に形成されている保護膜３０もリフトオフされて除去された。
【００８２】
６．保護膜の除去
次に、図１５および図２５を参照して、バッファードフッ酸を用いたウェットエッチングにより、第１ｃ面主面層部２０ａ上に残存する保護膜３０を除去した。このようにして、第１ｃ面主面層部２０ａの第１主面２０ｍがＩＩＩ族窒化物体２０における最高位置面２０ｓとして露出している平坦化ＩＩＩ族窒化物体付複合基板３が得られた。
【００８３】
７．フィールドプレートの形成
次に、図２６を参照して、平坦化ＩＩＩ族窒化物体付複合基板３の第１ｃ面主面層部２０ａのｎ-−ＧａＮ層２７上に、ＳｉＨ4（シラン）およびＮＨ3（アンモニア）を原料ガスとして用いたプラズマＣＶＤ法により絶縁膜８０として厚さ５００ｎｍのＳｉＮx膜を形成し、ＲＴＡ装置を用いて窒素雰囲気中６００℃で３分間アニールした。次いで、フォトリソグラフィー法、バッファードフッ酸を用いた１５分間のウェットエッチング、およびリフトオフ法により、絶縁膜８０にパターン化された直径３６５μｍの開口部を形成することにより、フィールドプレートを形成した。
【００８４】
８．第１電極の形成
次に、図２７を参照して、絶縁膜８０のパターン化された直径３６５μｍの開口部のｎ-−ＧａＮ層２７上に、フォトリソグラフィー法、ＥＢ蒸着法、およびリフトオフ法により、厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層を形成し、窒素雰囲気中４００℃で３分間アニールすることにより、第１電極４０であるショットキー電極を形成した。次いで、第１電極４０上および絶縁膜８０上に、ＥＢ蒸着法により、厚さ５０ｎｍのＮｉ層、厚さ４００ｎｍのＰｔ層、厚さ５０ｎｍのＡｕ層を形成することにより、パッド電極４１を形成した。次いで、フォトリソグラフィー法、ＥＢ蒸着法、およびリフトオフ法により、第１電極４０の直上のパッド電極４１上に、パターン化された厚さ１００ｎｍのＮｉ層および厚さ５０ｎｍのＡｕ層を形成することにより、パッド電極４２を形成した。
【００８５】
９．デバイス支持基板の貼り合わせ
次に、図２８を参照して、実施例１と同様のデバイス支持基板５０を準備し、実施例１と同様にして、デバイス支持基板５０の一方の主面に接合金属膜５１を形成し、デバイス支持基板５０の他方の主面にデバイス支持基板電極５２を形成した。次いで、実施例１と同様にして、デバイス支持基板５０に形成された接合金属膜５１と平坦化ＩＩＩ族窒化物体付複合基板３の第１ｃ面主面層部２０ａのｐ+−ＧａＮ層２５上に形成されたパッド電極４１とを重ね合わせて貼り合わせることにより接合した。接合後、超音波顕微鏡を用いて接合面内の接合不良(空隙など)を確認した。
【００８６】
１０．支持基板の除去
次に、図２９を参照して、実施例１と同様にして、支持基板１１および中間膜１２を除去した。こうして、ＩＩＩ族窒化物膜１３の正常領域１３ｖが露出した。次いで、上記サファイア基板およびワックスを除去した後、露出したＩＩＩ族窒化物膜１３の正常領域１３ｖを、Ｃｌ2をエッチングガスとして用いたＩＣＰ−ＲＩＥ法により、除去した。これにより、ｎ+−ＧａＮ層２６が露出した。
【００８７】
１１．第２電極の形成
次に、図３０を参照して、露出したｎ+−ＧａＮ層２６上に、フォトリソグラフィー法、ＥＢ蒸着法、およびリフトオフ法により、第１電極４０に対応してパターン化された直径５００μｍで厚さ２０ｎｍのＴｉ層、厚さ５０ｎｍのＡｌ層、厚さ３００ｎｍのＰｔ層、および厚さ６００ｎｍのＡｕ層を形成し、ＲＴＡ装置を用いて窒素雰囲気中２５０℃で３分間アニールすることにより、第２電極６０であるオーミック電極を形成した。これにより、半導体デバイス４であるＳＢＤ（ショットキーバリアダイオード）が得られた。
【００８８】
１２．チップ化および実装
次に、図３１を参照して、得られた半導体デバイス４であるＳＢＤをダイシングによりチップ化した。チップ化された半導体デバイス４ｃであるＳＢＤチップのデバイス支持基板電極５２をステムにダイボンディングし、第２電極６０をステムにワイヤボンディングすることにより、ＳＢＤチップをステムに実装した。このようにして得られた実施例２のＳＢＤチップの歩留率は５８％であった。ここで、歩留率は、得られた各ＳＢＤチップに逆方向バイアス印加時にリーク電流密度が０．０１Ａ／ｃｍ2となる電圧（逆方向耐電圧）および順方向バイアス印加時に電流密度が４００Ａ／ｃｍ2となる電圧（順方向電圧）を測定し、各ウエハからチップ化したＳＢＤチップの全チップ数に対して、逆方向耐電圧が５００Ｖ以上かつ順方向電圧が１．５Ｖ未満であった合格チップの百分率を、１０枚のウエハで平均することにより算出した。
【００８９】
なお、比較例２として、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程を行なわなかったこと以外は実施例２と同様にしてＳＢＤチップを作製しステムに実装した。比較例２のＳＢＤチップの歩留率は０．１３％であった。
【００９０】
このように、第１主面がＩＩＩ族窒化物体における最高位置面となるようにＩＩＩ族窒化物体を処理する工程を行なうことにより、半導体デバイスであるＳＢＤの歩留率は極めて高くなった。
【００９１】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９２】
１  複合基板
２  ＩＩＩ族窒化物体付複合基板
３，３Ｂ  平坦化ＩＩＩ族窒化物体付複合基板
４，４ｃ  半導体デバイス
１１  支持基板
１１ｍ，１２ａｍ，１２ｂｍａ，１３ｍ，１３ｍａ  主面
１２  中間膜
１３  ＩＩＩ族窒化物膜
１３ｉ  イオン注入領域
１３ｖ  正常領域
１３ｗ  異常領域
１３Ｄ，１３Ｄｒ  ＩＩＩ族窒化物膜ドナー基板
２０  ＩＩＩ族窒化物体
２０ａ  第１ｃ面主面層部
２０ｂ  第２ｃ面主面層部
２０ｃ  突起部
２０ｍ  第１主面
２０ｎ  第２主面
２０ｐ  第１の位置面
２０ｑ  第２の位置面
２０ｒ  第３の位置面
２０ｓ  最高位置面
２１  ｎ−ＧａＮ層
２２  ｎ−Ｉｎ0.05Ｇａ0.95Ｎ層
２３  発光層
２４  ｐ−Ａｌ0.08Ｇａ0.92Ｎ層
２５  ｐ+−ＧａＮ層
２６  ｎ+−ＧａＮ層
２７  ｎ-−ＧａＮ層
３０  保護膜
４０  第１電極
４１，４２  パッド電極
５０  デバイス支持基板
５１  接合金属膜
５２  デバイス支持基板電極
６０  第２電極
８０  絶縁膜。
【図１】
2016048712.tif 000003
【図２】
2016048712.tif 000004
【図３】
2016048712.tif 000005
【図４】
2016048712.tif 000006
【図５】
2016048712.tif 000007
【図６】
2016048712.tif 000008
【図７】
2016048712.tif 000009
【図８】
2016048712.tif 000010
【図９】
2016048712.tif 000011
【図１０】
2016048712.tif 000012
【図１１】
2016048712.tif 000013
【図１２】
2016048712.tif 000014
【図１３】
2016048712.tif 000015
【図１４】
2016048712.tif 000016
【図１５】
2016048712.tif 000017
【図１６】
2016048712.tif 000018
【図１７】
2016048712.tif 000019
【図１８】
2016048712.tif 000020
【図１９】
2016048712.tif 000021
【図２０】
2016048712.tif 000022
【図２１】
2016048712.tif 000023
【図２２】
2016048712.tif 000024
【図２３】
2016048712.tif 000025
【図２４】
2016048712.tif 000026
【図２５】
2016048712.tif 000027
【図２６】
2016048712.tif 000028
【図２７】
2016048712.tif 000029
【図２８】
2016048712.tif 000030
【図２９】
2016048712.tif 000031
【図３０】
2016048712.tif 000032
【図３１】
2016048712.tif 000033