(57)【要約】      （修正有）【課題】より低い駆動電圧を用いることを可能にするソリッドステートリレー回路装置を提供し、負荷における信号の歪みを最小化する。【解決手段】第１のＭＯＳＦＥＴ（Ｍ１）および第２のＭＯＳＦＥＴ（Ｍ２）の各々は、ソース電極Ｓ１、Ｓ２とゲート電極Ｇ１、Ｇ２との間に配列され、入力信号Ｖｓ１の動作周波数範囲でソース電極からゲート電極Ｇ１、Ｇ２への入力信号（Ｖｓ１（Ｖ１、Ｖ２））のバイパス経路を決定するキャパシタンス値を有する各々のバイパスコンデンサ２３、２５を含む。【選択図】図３
2016119667.tif 000002
【特許請求の範囲】
【請求項１】
背面型の構成の第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴを備え、
前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの複数のゲート電極に印加される駆動電圧により、前記第１のＭＯＳＦＥＴのソース電極上で入力信号を受信し、前記第２のＭＯＳＦＥＴのソース電極上で出力信号を受信し、値に基づいて、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの動作状態を適切に変更し、
前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各々は、ソース電極とゲート電極との間に配列され、前記入力信号の動作周波数範囲でソース電極からゲート電極への前記入力信号のバイパス経路を決定するキャパシタンス値を有する各々のバイパスコンデンサを含むタイプの、複数のオーディオ信号のためのソリッドステートリレー回路装置。
【請求項２】
駆動電圧生成器と前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの前記複数のゲートとの間に挿入されたＲＣネットワークを備え、
前記ＲＣネットワークの成分の値は、前記各々のバイパスコンデンサの複数のキャパシタンス値と協働して前記回路装置の動作の低減遮断周波数を規定する、請求項１に記載の回路装置。
【請求項３】
端部の一方において前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの前記各々のゲートに接続された複数の抵抗器と、前記複数の抵抗器の他の端部と接地との間に接続されたコンデンサとを備える、請求項２に記載の回路装置。
【請求項４】
前記遮断周波数は、前記入力信号に関連するオーディオスペクトルの最少周波数よりも低い、請求項２または３に記載の回路装置。
【請求項５】
出力負荷、具体的にはスピーカに対する２もしくはそれより多い入力信号を切り替え、
各々の駆動信号の制御下で経路を選択的にインタラプトすることができる前記２もしくは複数の入力信号の前記経路上に複数のソリッドステートリレー回路装置を備えるシステムであって、
請求項１〜４のいずれか１項に記載の複数のソリッドステートリレー回路装置を備える、システム。
【請求項６】
前記２もしくはそれより多い入力信号を受信し、２もしくはそれより多い入力信号のタイプの関数として、異なる駆動信号を前記複数のソリッドステートリレー回路装置に供給する感知・駆動回路を備える、請求項５に記載のシステム。
【請求項７】
前記感知・駆動回路は、前記２もしくはそれより多い入力信号がオフセット電圧を含む場合に第１の駆動電圧値を、前記２もしくはそれより多い入力信号がゼロ平均信号である場合に第２の駆動電圧値を供給する、請求項６に記載のシステム。
【請求項８】
前記感知・駆動回路は、
前記２もしくはそれより多い入力信号がオフセット電圧を含む場合に、第１の駆動電圧値を供給し、
入力信号がゼロ平均である場合に、出力ノード上に電圧を生成しない第１の回路部分と、
供給電圧、具体的にはバッテリ電圧と前記出力ノードとの間に接続され、
前記２もしくはそれより多い入力信号がオフセット電圧を含む場合に、前記第１の回路部分により、前記出力ノードに基づいて判断された電圧により実行することを阻止され、
前記第１の回路部分が前記出力ノード上に電圧を生成しない場合に実行される、第２の回路部分とを備える、請求項６に記載のシステム。
【請求項９】
感知・駆動回路は、ロジックコマンド信号を受信し、前記ロジックコマンド信号により受け取られた値の関数として前記駆動電圧を発することをアクティブ化および非アクティブ化する、請求項５〜８のいずれか１項に記載のシステム。
【請求項１０】
前記２もしくはそれより多い入力信号は、ＴＣＵ（テレマティック制御ユニット）デバイスの無線モジュールおよび増幅モジュールにより生成され、
前記システムは、
前記駆動電圧を、前記無線モジュールに対するオーディオ信号をインタラプトする前記複数のソリッドステートリレー回路装置に供給する感知・駆動回路と、
第２のロジックコマンド信号の関数として、バッテリ電圧の値を有する第２の駆動電圧を、前記増幅モジュールに対する前記オーディオ信号をインタラプトする前記複数のソリッドステートリレー回路装置に供給する簡略化された駆動信号とを備え、
前記第２のロジックコマンド信号は、第１のロジックコマンド信号の複数のロジック状態に対応する時間の関数としての複数のロジック状態を受け取り、具体的には、前記第１のロジックコマンド信号の複数の移行に対する不感時間を導入する、請求項５〜９のいずれか１項に記載のシステム。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、背面型の構成による第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴを備え、第１のＭＯＳＦＥＴのソース電極において入力信号を受信し、第２のＭＯＳＦＥＴのソース電極において出力信号を受信するように構成され、駆動電圧が当該第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴのゲート電極に印加され、その値に基づいて当該第１のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴの動作状態を適切に変更するタイプの、オーディオ信号のためのソリッドステートリレー回路装置に関する。
【０００２】
多くの場合、オーディオシステムにおいては、スピーカ等、出力部に向かう入力オーディオ信号間で切り替えを操作する必要がある。例えば、自動車部門において、テレマティック制御ユニット（ＴＣＵ）が知られ、この場合には外部オーディオモジュールから内部オーディオ増幅器へとオーディオ経路を切り替える必要があり、これにより内部オーディオ増幅器は、ｅ−Ｃａｌｌタイプの音声通信中にアクティブになる。
【０００３】
オーディオスイッチを実装する通常の解決策は、オーディオ経路を切り替えるリレーを用いることである。電気機械的形態のこのコンポーネントは、信頼性、接点の酸化、最少電流の問題（防食電流）、低振幅信号の存在下での接点の抵抗およびコストの観点におけるいくつかの欠点を示す。
【０００４】
ソリッドステートリレー（ＳＳＲ）は、電気機械的リレーと比較して、上記で概観された難点に影響されないので、切り替えに頻繁に用いられるコンポーネントである。
【０００５】
類似の複数の電力スイッチにおいて用いられる既知のタイプのソリッドステートリレー装置は、図１に示されるものであり、ソリッドステートリレー装置１０は、１対のＭＯＳＦＥＴトランジスタを備え、第１のＭＯＳＦＥＴトランジスタＭ１および第２のＭＯＳＦＥＴトランジスタＭ２は、「背面型」として既知の構成で、より正確には各ドレイン電極Ｄ１、Ｄ２を介して接続される。第１のＭＯＳＦＥＴ、Ｍ１のソース電極Ｓ１は、入力信号Ｖｓ１、例えばオーディオ信号を入力信号生成器２１から受信する。この第１のＭＯＳＦＥＴ、Ｍ１は、ソース電極Ｓ１とそのゲート電極Ｇ１との間で接続された第１のツェナー型ダイオード２４を示し、ゲートをＥＳＤ（静電放電）から保護する。
【０００６】
同様に、第２のＭＯＳＦＥＴ、Ｍ１は、ソース電極Ｓ２を有し、その上に電圧信号Ｖｓ２が形成され、これは出力部、より正確にはスピーカ２２に接続される。この第２のＭＯＳＦＥＴ、Ｍ２は、ソース電極Ｓ２とゲート電極Ｇ２との間に接続された第２のゼーナーダイオード２６を示す。
【０００７】
ＭＯＳＦＥＴ、Ｍ１およびＭ２のゲートＧ１およびＧ２は、駆動電圧生成器３０、または駆動直列インピーダンス２９を備える分極電圧に接続され、これにより、直列インピーダンス２９の下流の駆動ノードＰにおいて駆動電圧Ｖｂｉａｓを生成する。以下で更に検討されるように、駆動ノードＰにおける電圧は、特にオン状態、オフ状態およびオーミック領域の間でＭＯＳＦＥＴ、Ｍ１、Ｍ２の動作状態を制御するべく用いられる。図１の符号３５は、接地基準を示す。
【０００８】
この場合、ＭＯＳＦＥＴのＭ１をオンにする、つまりオン状態にするには、駆動電圧Ｖｂｉａｓが次式のようになる必要がある。
【数１】
2016119667.tif 000003
式中、Ｖｓ１＿ｍａｘはソースＳ１における最大電圧を示し、ＶｇＳ１＿ｔｈは、第１のＭＯＳＦＥＴ、Ｍ１の閾値ゲートソース電圧を示す。次に、第１のＭＯＳＦＥＴ、Ｍ１は、次式の場合に特性関数のオーミック領域に入る。
【数２】
2016119667.tif 000004
【０００９】
類似の考慮は、第２のＭＯＳＦＥＴ、Ｍ２にも有効であり、次式の場合にのみオーミック領域に到達する。
【数３】
2016119667.tif 000005
式中、Ｖｄｓ＿Ｍ２はドレインソース電圧であるが、Ｖｇｓ２  Ｖｇｓ２＿ｔｈはゲートソース電圧を示し、Ｖｇｓ２＿ｔｈは閾値電圧である。この状態は、次式の場合に第２のＭＯＳＦＥＴ、Ｍ２のみがオーミック領域に入ることを示唆する。
【数４】
2016119667.tif 000006
【００１０】
図２において、入力信号の波形、例えば、時間ｔの関数として正弦曲線を有し、振幅Ａおよびオフセット電圧Ｖｏｆｆを有するオーディオ信号Ｖｓ１が示される。
【００１１】
図２に示される信号等の入力信号Ｖｓ１については、図２の入力波形の全期間中、ＭＯＳＦＥＴのＭ１およびＭ２をオーミック領域に駆動することが可能な最少駆動電圧Ｖｂｉａｓは、次式の通りである。
【数５】
2016119667.tif 000007
【００１２】
図１に示されるソリッドステートリレートポロジ１０については、駆動電圧は、ＭＯＳＦＥＴのＭ１およびＭ２の良好な状態を保証することを目的として、入力信号Ｖｓ１の最大ピーク電圧Ｖｐｅａｋ＿ｍａｘよりも大きくなるはずである。実際、最大ピーク電圧Ｖｐｅａｋ＿ｍａｘについては次式の通りである。
【数６】
2016119667.tif 000008
これは、実際には次式のようになる。
【数７】
2016119667.tif 000009
式中、Ｖｇｓ１，２＿ｔｈは、第１または第２のＭＯＳＦＥＴのゲートソース閾値電圧を示し、これは等しいものと仮定される。
【００１３】
更に、図１の回路装置１０において、ＭＯＳＦＥＴのＭ１およびＭ２のゲートとソースＶｇｓ１，２の間の電圧は、信号の振幅Ａにおいて異なるが、信号の形態を維持し、従って入力信号Ｖｓ１が正弦である場合、ゲートソース電圧Ｖｇｓ１，２も正弦である。この状態は、オン状態にある、つまりオンにされる場合に回路装置１０の非線形特性を生じさせ、入力信号Ｖｓ１は高いダイナミックレンジ、より正確には最大振幅と最少振幅との間の高い比率を有する。ゲートソース電圧Ｖｇｓ１，２の複数の変動ゆえにＭＯＳＦＥＴにおいてチャネル変調を適切なものとするからである。
【００１４】
ゲートソース電圧Ｖｇｓ１，２の変動に起因するオン状態ＲＤＳ＿ＯＮにおけるドレインソース抵抗は、非線形の変動を受ける。これにより、切り替え回路、例えば、スピーカの負荷に信号の歪みを生じさせる。
【００１５】
本発明は、より低い駆動電圧を用いることを可能にするソリッドステートリレー回路装置を得て、更に負荷における信号の歪みを最小化することを目的とする。
【００１６】
本発明によれば、この目的は、具体的には以下の特許請求の範囲において言及される複数の特性を有するソリッドステートリレー回路装置により実現される。本発明は、複数のオーディオ信号を切り替えるためのシステムにも関する。
【図面の簡単な説明】
【００１７】
本発明は、専ら非限定的な例により提供される添付の図面を参照して説明される。
【図１】従来技術によるソリッドステートリレー回路装置のブロック回路図を示す。
【図２】図１の装置により管理される入力信号の図を示す。
【図３】本発明によるソリッドステートリレー回路装置の回路図を示す。
【図４】本発明によるソリッドステートリレー回路装置において動作する複数の信号の図を示す。
【図５】本発明によるソリッドステートリレー回路装置において動作する複数の信号の図を示す。
【図６】本発明によるソリッドステートリレー回路装置において動作する複数の信号の図を示す。
【図７】本発明によるスイッチングシステムのブロック図を示す。
【図８】図７のシステムのモジュールの回路図を示す。
【図９】図８のモジュールの複数の動作状態を示す。
【図１０】図８のモジュールの複数の動作状態を示す。
【図１１】図８のモジュールの複数の動作状態を示す。
【図１２】図７のシステムの回路図を示す。
【図１３】図１２の回路において動作する複数の信号の図を示す。
【発明を実施するための形態】
【００１８】
要するに、ソリッドステートリレー回路装置は、背面型ＭＯＳＦＥＴリレートポロジにおいて、特に入力信号の周波数よりも小さいか、またはこれに等しい周波数値から開始する入力信号の周波数範囲で、複数のＭＯＳＦＥＴのソースとゲートとの間のバイパスを動作させ、バイパスコンデンサと協働して回路装置の動作の低域遮断周波数を規定するＲＣネットワークの介在により複数のＭＯＳＦＥＴのゲートから駆動電圧生成器を分離するべく、複数のＭＯＳＦＥＴのゲートのソース電極間に複数のバイパスコンデンサを挿入することを含む。
【００１９】
複数のオーディオソースからのオーディオ信号を負荷、特にスピーカに切り替えるためのシステムは、切り替えられる複数のオーディオ信号においてこれらのソリッドステートリレー回路装置を用い、具体的には複数の入力信号がオフセットと共に提供され、またはゼロ平均を有しない場合に、複数の入力オーディオ信号の特性の関数として、異なる駆動電圧を、具体的にはシングルエンドの場合に、差動もしくはゼロ平均を複数のソリッドステートリレー回路装置に印加するように構成された「駆動」および「感知」する、より正確には検出する回路を更に備える。
【００２０】
言及されたように、複数の入力信号は例えば、２つまたはそれよりも多いオーディオソース（例えば、無線の出力モジュール）に対するものであり、複数の出力部は１または複数のスピーカにより表され得る。複数のオーディオ信号のスイッチングシステムは、オーディオソースを複数の一般的スピーカに切り替えることを可能にするのが好ましい。
【００２１】
入力オーディオソースは、オフセットを用い、または用いずにシングルエンド型の信号を生成することができ、より正確にはオフセットの電圧は、任意の型のオーディオ増幅器（ブリッジタイドロード、オフセットによる差分信号、ゼロ平均による差分信号、オフセットもしくはゼロ平均によるシングルエンド）をサポートするべく、接地または差動に対して測定される。
【００２２】
簡略化すれば、本発明による解決策を例示するべく、図３に示されるシングルエンド構成（信号がゼロ平均であるか、またはオフセットを有する）がここで最初に検討される。同一の参照番号は、図１の回路装置１０のものと類似の構成要素を示す。
【００２３】
従って、図１は、１対のＭＯＳＦＥＴ、Ｍ１、Ｍ２が背面型の構成で切り替えられる入力信号の経路上に挿入され、複数のドレイン電極を介して接合され、入力信号は第１のＭＯＳＦＥＴ、Ｍ１のソースＳ１に適用されるが、出力信号は、第２のＭＯＳＦＥＴのソースＳ２で受信される点で図１の回路１０に類似するトポロジを有する、ソリッドステートリレー回路装置２０を示す。ゲートＧ１、Ｇ２上の駆動電圧Ｖｂｉａｓは、たとえ直接ではないにしても印加される。
【００２４】
しかし、ソリッドステートリレー回路装置２０において第１のＭＯＳＦＥＴ、Ｍ１はダイオード２４と平行に、ソースＳ１とゲート電極Ｇ１との間でキャパシタンスＣ１と接続されたコンデンサ２３も備える。同様に、第２のＭＯＳＦＥＴ、Ｍ２はダイオード２６と平行に、ソース電極Ｓ２とゲート電極Ｇ２との間でキャパシタンスＣ２と接続されたコンデンサ２５を示す。
【００２５】
インピーダンス２９の下流の駆動生成器３０は、駆動ノードＰを識別し、この場合に駆動ノードＰは、カットオフコンデンサ３１であり、キャパシタンス値Ｃ３を有する接地に接続されている。ＭＯＳＦＥＴ、Ｍ１およびＭ２のゲートＧ１およびＧ２は、抵抗値Ｒ１およびＲ２を有する各抵抗器２７および２８を介して、駆動電圧生成器３０の駆動ノードＰ、具体的には駆動電圧Ｖｂｉａｓを生成する駆動直列インピーダンス２９に接続される。コンデンサ２３のリアクタンスＸＣ１は、次式の値である。
【数８】
2016119667.tif 000010
式中、Ｃ１はコンデンサ２３のキャパシタンスの値であり、ｆｓ１は入力信号Ｖｓ１の周波数である。
【００２６】
リアクタンスＸＣ１が低い場合、より正確にはリアクタンスＸＣ１が入力信号Ｖｓ１の搬送を、特に信号を損失することなく（より正確には規定された信号損失値未満で）可能にし得る値である場合、入力信号Ｖｓ１の交流成分は、第１のＭＯＳＦＥＴ、Ｍ１のソースＳ１のノードによりゲートＧ１のノードの方へとバイパスされ、第１のＭＯＳＦＥＴ、Ｍ１のゲートソース電圧Ｖｇｓ１は、低い変動の振幅を有し、具体的には入力信号Ｖｓ１の移動により影響されない。バイパスコンデンサ２３および２５は、入力オーディオ信号により想定可能な周波数ｆｓ１のより下限から開始する、複数の低いリアクタンス値を提供するような大きさとなっている。バイパスコンデンサ２３および２５は、本発明によるデバイスの動作周波数範囲を識別する。所与の周波数の下で、このデバイスは、Ｖｂｉａｓの値および歪みに対して上記のようには動作しない。
【００２７】
以下は、回路が設計されるオーディオ信号の大きさおよび範囲に関する表示の例である。
【００２８】
従って、バイパスコンデンサ２３および２５を動作可能にするこの動作周波数範囲において、駆動電圧Ｖｂｉａｓがオフセット電圧Ｖｏｆｆおよびその閾値電圧Ｖｇｓ＿ｔｈ１よりも大きい場合、第１のＭＯＳＦＥＴ、Ｍ１は伝導し、たとえ入力信号Ｖｓ１の振幅が変更されても、ゲートソース電圧Ｖｇｓ１は依然として一定である。
【００２９】
入力信号Ｖｓ１がゼロ平均信号（シングルエンドまたは差動）である場合、デバイスは、次式に等しい駆動電圧Ｖｂｉａｓで駆動され得る。
【数９】
2016119667.tif 000011
駆動電圧Ｖｂｉａｓは、特にセンシング回路を用いる場合、図８の分岐６９により供給される。
【００３０】
第１のＭＯＳＦＥＴ、Ｍ１が伝導する場合、具体的にはオン状態では、ドレインＤ１の電圧は、ソースＳ１における電圧にほぼ等しい。第２のＭＯＳＦＥＴ、Ｍ２は、駆動電圧Ｖｂｉａｓが次式のようになると伝導する。
【数１０】
2016119667.tif 000012
【００３１】
より正確には、閾値電圧および可能なオフセット電圧Ｖｏｆｆよりも大きい場合に伝導する。しかし、オフセット電圧Ｖｏｆｆは、入力信号がゼロ平均である場合にのみ存在する。
【００３２】
入力信号Ｖｓ１の電圧の増大は、第２のソースのＳ２ノードにおける電圧の増大に対応し、２つのコンデンサ２３および２５のリアクタンスＸＣ２およびＸＣ１がほぼ等しく、より正確には次式の場合に、入力信号の交流成分は、キャパシタンス値Ｃ２を有する第２のコンデンサ２５によりバイパスされる。
【数１１】
2016119667.tif 000013
この状態において、第２のＭＯＳＦＥＴ、Ｍ２のゲートソース電圧Ｖｇｓ２は、依然として一定であり、入力信号Ｖｓ１の交流成分により変動を受けない。実際、コンデンサ２３および２５は、入力信号Ｖｓ１の交流成分をバイパスすることに用いられ、スイッチング回路をオンおよびオフに切り替えることに用いられる駆動電圧Ｖｂｉａｓの値は、入力信号Ｖｓ１の振幅に依存しない。
【００３３】
スイッチの帯域の低減遮断周波数ｆＬは、バイパスコンデンサ２３、２５のキャパシタンス値により制御され、これは抵抗器２７、２８のＣ１＝Ｃ２＝Ｃに等しいのが好ましく、Ｒ＝Ｒ１＝Ｒ２およびコンデンサ３１のキャパシタンスＣ３、より正確には次式に等しいのが好ましい。
【数１２】
2016119667.tif 000014
【００３４】
従って、成分２７、２８、３１は、駆動電圧生成器３０とＭＯＳＦＥＴ、Ｍ１、Ｍ２のゲートＧ１、Ｇ２との間に挿入されたＲＣネットワークを検出し、バイパスコンデンサ２３、２５のキャパシタンス値と協働する当該ＲＣネットワークの複数の成分の値は、回路２０の動作の低域遮断周波数を規定する。報告された等式から、例えば、ＲＣネットワークの時間定数は、抵抗Ｒの積との関数であり、この場合、抵抗器２７、２８の抵抗Ｒに等しく、この場合にバイパスコンデンサ２３または２５に等しいキャパシタンスＣとカットオフコンデンサ３０のキャパシタンスＣ３との間で平行であるとの結論になる。
【００３５】
値Ｒ１、Ｃ１、Ｃ３の大きさの値を規定するには、例えば、オーディオ帯域における平坦な応答を得るべく、オーディオアプリケーションの周波数ｆＬが決定された周波数値、例えば、およそ１０Ｈｚ未満か、またはこれに等しく、より正確にはオーディオスペクトル（２０Ｈｚ）の最少周波数未満である条件が示され得る。
【数１３】
2016119667.tif 000015
【００３６】
勿論、この条件は、低減遮断周波数ｆＬについての条件を決定するＲＣ定数を実装するべく、プロジェクトの必要性に応じて複数の値の選択を可能にする。信号損失の規定値未満の入力信号Ｖｓ１の搬送を可能にするべく一般に、リアクタンスＸＣ１の条件、より正確にはキャパシタンス値Ｃ１＝Ｃ２＝Ｃがまず選択されるので、抵抗器の対２７の値、カットオフキャパシタンス３０、次に得られる所与の遮断周波数値が続くことに留意されたい。
【００３７】
図４、図５および図６は、波形のスイッチング回路２０を示し、スイッチング回路２０がオン状態にある場合、入力信号Ｖｓ１はＡ＝６Ｖの振幅、Ｖｏｆｆ＝６Ｖのオフセット電圧およびＶｂｉａｓ＝１２Ｖの駆動電圧を有するものと仮定する。スイッチング回路２０がオフにされる（オフ状態）と、駆動電圧Ｖｂｉａｓは、０Ｖに等しくなる。これらの図に示される複数の波形において、ゲートソース電圧Ｖｇｓ１およびＶｇｓ２が伝導動作中に依然として一定であり、入力信号Ｖｓ１の交流成分に対して変動を示さないことに注目することができる。従って、複数のＭＯＳＦＥＴのチャネル変調効果が存在せず、よって第２のソースＳ２の出力部に存在する信号の歪みが防止される。
【００３８】
従って、スイッチング回路２０において最終的に、駆動電圧は、ＭＯＳＦＥＴの閾値電圧Ｖｇｓ１，２＿ｔｈおよび入力信号Ｖｓ１の可能なオフセット電圧Ｖｏｆｆよりも大きくなるはずである。
【数１４】
2016119667.tif 000016
【００３９】
図３を参照して説明され、以下において簡略化にするべく、ソリッドステートリレーとして示されるソリッドステートリレー回路装置は、図７およびそれに続く複数の図を参照して説明されるソリッドステートスイッチングシステムにおいて用いられ得、あらゆるタイプの入力ソースとの互換性という特性を示す。例えば、複数のオーディオソースを考慮して、このシステムは、各タイプのオーディオ信号、より正確には複数のゼロ平均信号およびオフセットを伴う複数の信号（例えば、オフセットもしくはシングルエンドを伴う差分信号であるＢＴＬ）を切り替えることができる。
【００４０】
これを保証することを目的として、ソリッドステートリレー２０は、図７において６０により示されるセンシング・駆動回路を介して駆動される。センシング・駆動回路は、入力においてオーディオ入力信号（シングルエンドソースの場合）または複数の入力信号（差動ソースの場合）を受信し、オフセットもしくはゼロ平均のいずれかを伴うタイプの入力信号の関数としての駆動電圧を、ソリッドステートリレー回路装置２０に供給する。
【００４１】
従って、図７は、参照番号５０により全体として示され、センシング・駆動回路６０およびソリッドステートリレー２０の関連性を含む、オーディオスイッチングシステムのブロック図を示す。このセンシング・駆動回路６０は、具体的には、入力信号がオフセット、特に差動、特にＢＴＬを伴うタイプの場合に第１の値の駆動電圧をリレー２０に、ゼロ平均入力信号が存在する場合に第２の値の駆動電圧をリレー２０に提供するように構成される。
【００４２】
このオーディオスイッチングシステム５０において、第１の入力信号Ｖ１は、例において差動タイプ、具体的にはＢＴＬの入力部に存在し、従って正の信号Ｖ１ｐおよび負の信号Ｖ１ｎを有し、これらは、リレーブロック８０の１対の各ソリッドステートリレー２０の入力部にもたらされ、これにより各出力信号Ｖｏ１およびＶｏ２をスピーカ２２の２つの差動入力部に提供する。同様に、第２の差動入力信号Ｖ２が存在し、正の信号Ｖ２ｐおよび負の信号Ｖ２ｎを有し、これらはリレーブロック８０の１対の各ソリッドステートリレー２０の入力部にもたらされ、これにより各出力信号Ｖｏ１およびＶｏ２をスピーカ２２の２つの差動入力部に提供する。
【００４３】
図９、１０および１１を参照して詳細に示されるものに従って、センシング・駆動回路６０は、例において具体的には入力信号Ｖ１および／またはＶ２を受信し、第１の入力信号Ｖ１の正および負の信号Ｖ１ｐおよびＶ１ｎを受信し、供給電圧、具体的には自動車のバッテリ電圧Ｖｂａｔｔを受信し、切り替えを駆動するのに必要なソリッドステートリレー２０に、出力部の駆動電圧Ｖｂｉａｓを供給する。
【００４４】
図８を参照することでより良く説明されるこのセンシング・駆動回路６０は、従来型でない切り替え済みのキャパシタンス回路であり、図８のスイッチ６２はローサイドスイッチとして動作し、切り替え周波数ｆｓｗで動作するが、スイッチ７１は、具体的には駆動信号Ｖｂｉａｓを接地に接続することにより、ソリッドステートリレー２０を非アクティブ化するべく用いられる。
【００４５】
具体的には、センシング・駆動回路６０において、複数の差動ソースブロック６１からの差分信号Ｖ１ｐおよびＶ１ｎは、ダイオード抵抗の対６３ｎおよび６３ｐを備える各分岐により、スイッチ６２を介して接地に選択的に接続されるスイッチングノードＭに流れるようにされる。コンデンサ６５の１つの端末は、スイッチングノードＭに接続されるが、他のものは、ノードＮを識別し、ノードＮも、これらの信号に対して直接伝導してダイオード６６ｎおよび６６ｐにより電圧Ｖ１ｐおよびＶ１ｎの入力ノードに接続される。ノードＮは、ダイオード抵抗対６７を介して、Ｖｂｉａｓが形成される駆動電圧出力ノードＯに接続される。コンデンサ６８は、出力ノードＯと接地との間に接続される。このコンデンサ６８はリレーに共通であり、より正確にはコンデンサ３１は（図１２を参照して以下に示される実装のように）分割されるのが好ましい。また、出力ノードＯは、各ダイオード抵抗器の対６９を介してバッテリ電圧Ｖｂａｔｔに接続される。
【００４６】
更に、出力ノードＯは、バイアス電圧ＤＳ１の非アクティブ化信号により制御される非アクティブ化スイッチ７１により選択的に設置され、バイアス電圧ＤＳ１の非アクティブ化信号は、本質的に、リレー２０の開閉するための制御信号に対応する。非アクティブ化信号ＤＳ１がスイッチ７１を閉じる電圧ロジック値を有する場合、分極電圧Ｖｂｉａｓはゼロであり、リレー２０は依然として開いているが、非アクティブ化信号ＤＳ１がスイッチ７１を開く電圧ロジック値を有する場合、分極電圧Ｖｂｉａｓは、感知・駆動回路６０により設定された値を有し、従ってリレー２０は閉じられる。図１２に示されるように、この非アクティブ化信号ＤＳ１は、スイッチ６２を非アクティブ化するようにも用いられるのが好ましい。従って、感知・駆動回路６０は、制御ロジック信号ＤＳ１を受信して、当該制御ロジック信号ＤＳ１により仮定された値の関数として当該分極電圧Ｖｂｉａｓの放出をアクティブ化および非アクティブ化するようにも構成され、これにより実際にはオンまたはオフスイッチを管理する。
【００４７】
述べられたように、この感知・駆動回路６０は、入力信号の特性、より正確にはオーディオソースの信号により駆動電圧を適合させるべく、駆動電圧Ｖｂｉａｓを生成する。
【００４８】
感知回路は、入力信号Ｖｓ１または差動入力信号Ｖ１ｎおよびＶ１ｐの特性に基づいた駆動電圧の規定を保証する。信号がゼロ平均（差動またはシングルエンドであり得る信号）をもたらす場合、感知回路は、分岐、具体的にはダイオード抵抗器分岐６９によるバイアス電圧の生成を保証する。
【００４９】
入力信号Ｖｓ１がオフセットを有する場合、つまりオフセットを用いるシングルエンドの場合および差動ＢＴＬ、より正確にはオフセットを用いる差分信号の双方において生じ得る状態であるが、駆動電圧Ｖｂｉａｓは、ソース６１とノードＯとの間に含まれる回路部分Ｂにより生成される。
【００５０】
シングルエンドの場合、上記で説明されたように、信号がオフセットを有するか否かについて区別されなければならない。
【００５１】
オフセットＶｏｆｆを有するＢＴＬ（ブリッジタイドロード）入力ソースが適用される場合、駆動電圧Ｖｂｉａｓは、ＭＯＳＦＥＴ、Ｍ１およびＭ２の伝導を可能にするべく、
【数１５】
2016119667.tif 000017
よりも大きくなければならない。  図９に示されるように、スイッチ６２が閉じられると、コンデンサ６５に負荷が加えられる。
【００５２】
矢印ＢＰは、スイッチ６２が時間ｎ−１において閉じられ、正の入力信号Ｖ１ｐが平均電圧値を超える（同時に、負の電圧Ｖ１ｎは平均値未満である）場合の、コンデンサ６５の負荷電流の経路を示す。
【００５３】
矢印ＲＰは、第２の入力信号Ｖ２ｐが平均値を超える（同時に、負の入力信号Ｖ１ｎは、平均値未満である）場合の、コンデンサ６５の負荷電流の経路を示す。コンデンサ６５には、電圧
【数１６】
2016119667.tif 000018
までの負荷が加えられる。  すなわち
【数１７】
2016119667.tif 000019
であり、  より正確には、入力信号のピーク値
【数１８】
2016119667.tif 000020
から電圧ＶＤＮを引いたものであり、より正確には、入力ノードとノードＮとの間のダイオード６６ｐ、６６ｎの駆動電圧である。
【００５４】
スイッチ６２が開かれるとき（時間ｎ）のコンデンサ６５の電流の経路は、図１０に表されている。コンデンサ６８、より正確にはＶＣ２（ｎ）を通る出力ノードＯの電圧は、次式の値である。
【数１９】
2016119667.tif 000021
より正確には、時間ｎ−１におけるコンデンサ６５の電圧ＶＣ１に時間ｎにおけるピーク電圧を足して、入力ノードとノードＭとの間のダイオード６３ｐ、６３ｎにおける分極電圧ＶＤＭを引き、ノードＮと出力ノードＯとの間のダイオード６７の分極電圧ＶＤＮＯを引いたものである。この場合、標準的駆動電圧Ｖｂｉａｓは、次式の値である。
【数２０】
2016119667.tif 000022
【００５５】
たとえ複数の差動入力電圧Ｖ１，２の交流成分が複数の低い値を想定しても、駆動電圧Ｖｂｉａｓは、ＭＯＳＦＥＴ
【数２１】
2016119667.tif 000023
のオフセット電圧および閾値電圧（閾値Ｖｇｓ）の和よりも常に大きい。最悪の場合は、入力電圧Ｖ１，２の交流成分がゼロに等しいときである。この場合、駆動電圧Ｖｂｉａｓは、次式のようになる。
【数２２】
2016119667.tif 000024
【００５６】
考慮される複数の条件は、供給電圧Ｖｂａｔｔよりも大きいオフセット電圧Ｖｏｆｆの値に対して有効である。具体的には、図８における回路部分Ｂは、入力信号Ｖｓ１，２のオフセット電圧が次式の場合に複数のＭＯＳＦＥＴを送信して伝導させるのに必要とされる正しい駆動電圧Ｖｂｉａｓを生成するべく用いられる。
【数２３】
2016119667.tif 000025
式中、Ｖｂａｔｔは供給電圧であり、例えば、自動車のメインバッテリの供給電圧である。複数のＭＯＳＦＥＴをオーミック領域に送信し、従って良好な状態を保証するには、オフセット電圧が供給電圧よりもはるかに大きくなければならず、より正確には次式の通りであることに留意されたい。
【数２４】
2016119667.tif 000026
【００５７】
そうでなければ、オフセット電圧が
【数２５】
2016119667.tif 000027
である場合、または複数の入力ソースがゼロ平均型の信号である場合、十分な振幅の駆動電圧Ｖｂｉａｓを印可することによるＭＯＳＦＥＴ、Ｍ１、Ｍ２の伝導は、図１１に示されるように、ダイオードおよびダイオード抵抗対６９の抵抗により可能にされるが、ゼロ平均信号の場合には、バッテリ電圧
【数２６】
2016119667.tif 000028
は、ＭＯＳＦＥＴの閾値電圧
【数２７】
2016119667.tif 000029
よりも大きくなければならない。この場合、駆動電圧Ｖｂｉａｓは本質的に、バッテリ電圧
【数２８】
2016119667.tif 000030
に等しく、具体的には
【数２９】
2016119667.tif 000031
からダイオード上での電圧を引いたものとなる。
【００５８】
図９、１０、１１におけるダイアグラムにおいて、非アクティブ化信号ＤＳ１は、常にスイッチ７１が開くようにし、より正確には駆動電圧Ｖｂｉａｓが複数のリレー２０に供給されてオン状態にする。
【００５９】
これらの図は、図１２において報告される回路と共に動作するように構成された回路６０を指し、これは例えば、ＧＰＳ（登録商標）追跡および複数のモバイル通信機能、例えばGSM（登録商標）によるＴＣＵ（テレマティック制御ユニット）デバイスにおいて用いられることを意図し、例えば、「ｅ−Ｃａｌｌ」と呼ばれる緊急呼び出し中に、この音声呼び出しを複数のスピーカに伝えることができるようにするべく、外部無線モジュール（オーディオヘッドユニット、ＡＨＵ）から発せられる信号をインタラプトするオーディオスイッチが、必要とされることに留意されたい。既定では、スイッチ７１は、外部無線モジュールから発せられる信号を複数のスピーカへと伝えることができるように構成されていなければならない。  従って、感知・駆動回路６０は、  入力部において差分信号、具体的にはオフセットを伴うＢＴＬを有する場合、入力信号Ｖ１、Ｖ２のピーク電圧Ｖ１，２ｐｅａｋを２倍したものから３つのダイオードの分極電圧ＶＤＮの値を３倍して引いたものにほぼ等しい、第１の駆動電圧値Ｖｂｉａｓを複数のリレー２０に提供する。
【数３０】
2016119667.tif 000032
述べられたように、ソリッドステートリレー２０は、オフセット電圧にゲートソース電圧Ｖｇｓを足したものよりも大きな駆動電圧Ｖｂｉａｓで動作する。
【数３１】
2016119667.tif 000033
オフセットを伴うＢＴＬ信号の場合、回路６０は、リレー２０をオン状態にするのに十分以上の駆動電圧Ｖｂｉａｓを保証する。  複数の入力ソースがゼロ平均型の信号である場合、回路６０は、第２の駆動電圧値Ｖｂｉａｓを複数のリレー２０に供給する。駆動電圧Ｖｂｉａｓは、バッテリ電圧Ｖｂａｔｔ、具体的には分岐６９ＶＤｉｏｄｏのダイオードにおける電圧を引いたものに等しい。
【数３２】
2016119667.tif 000034
【００６０】
回路６０は、複数の信号オフセットまたはゼロ平均を伴う（差動またはシングルエンド）と共に用いられる。複数の信号がオフセットと共に提供されると、回路Ｂは動作して駆動電圧Ｖｂｉａｓを生成する。複数の信号がゼロ平均である場合、回路６０は、分岐６９に対する回路の一部が動作するようにする。
【００６１】
駆動回路６０は、信号の特性に応じて、すなわち、信号がオフセットまたはゼロ平均を有しているか否かにより自動的に適合される。信号がゼロ平均である場合、回路ＢはノードＮにおいて電圧を生成しないからである。この場合、駆動電圧は、分岐６９を通して生成される。
【００６２】
複数の入力信号がオフセットと共に提供されると、回路Ｂは、駆動電圧Ｖｂｉａｓを生成し、分岐６９のダイオードは、遮断される。
【００６３】
言及されたように、ここで説明される回路装置および対応するスイッチングシステムの主な用途は、テレマティック制御ユニット（ＴＣＵ）にオーディオスピーカ用のスイッチを有し、この場合にはオーディオ経路を外部オーディオモジュールから内部オーディオ増幅器へと切り替えることが必要とされ、これにより内部オーディオ増幅器は、ｅ−Ｃａｌｌ型の音声通信中にアクティブになる。
【００６４】
ソリッドステートリレー回路装置２０および対応するシステムは、電気機械的リレーに代えてソリッドステートデバイスを用いることを可能にし、オーディオ用途の激しい信号の変動にも拘わらず低い駆動電圧を用いることで、このタイプのリレーに関連する複数の問題を回避し、歪み問題を最小化する。
【００６５】
この点で、図１２は、説明されるスイッチ、具体的にはテレマティック制御ユニットにおけるオーディオスピーカ用のスイッチの完全な回路用途を示す。
【００６６】
第１の信号Ｖ１ｐ、Ｖ１ｎの生成器６１ａと、例えば、ＴＣＵデバイスの外部オーディオモジュールおよびオーディオ増幅器に対する第２の信号Ｖ２ｐ、Ｖ２ｎの生成器６１ｂとは各々、各リレー２０へと向かうスイッチングブロック８０の入力部に送信される。
【００６７】
第１の信号Ｖ１ｐ、Ｖ１ｎのリレー２０は、第１の分極信号Ｖｂｉａｓ１により制御されるが、第２の信号Ｖ２ｐ、Ｖ２ｎのリレー２０は、第２の分極信号Ｖｂｉａｓ２により制御され、これらの信号は、感知・駆動回路６０により提供される。この回路６０は、図８の回路に類似の態様で表されるが、スイッチ６２の動作を非アクティブ化するように、入力部で非アクティブ化信号ＤＳ１を、また切り替えられたコンデンサ６５を駆動する周波数の方形波ｆｓｗを受信する、ＡＮＤゲート７２の使用も詳述される。
【００６８】
符号７５は、第１のバイポーラトランジスタ７７を通る対応する非アクティブ化信号の制御下で第２の駆動信号Ｖｂｉａｓ２を生成する回路を示す。第１のバイポーラトランジスタ７７は、非アクティブ化信号ＤＳ２により制御され、同様に非アクティブ化信号ＤＳ２は、電圧Ｖｂｉａｓ２を生成する出力トランジスタ７７の動作を制御する。図１３に示されるように、非アクティブ化信号ＤＳ２は、ＤＳ１に対して等しいロジック値を有するが、複数のソリッドステートリレーの２つの分岐の間におけるクロス伝導現象を回避するべく、信号ＤＳ１およびＤＳ２の複数の切り替えサイクルの間に不感時間が導入されなければならない。
【００６９】
図１２は、回路６０のレプリカに代えて、第２の簡略化された駆動回路７５を示す。実際には、この簡略化された駆動回路７５は、ｅ−Ｃａｌｌ中にオーディオ増幅器であるソース６１ｂに対してスイッチを駆動するように用いられる。内部増幅器のＴＣＵに対する信号のエネルギーは第２の信号Ｖ２ｐ、Ｖ２ｎを生じさせ、実際にはバッテリ電圧Ｖｂａｔｔに等しい駆動電圧Ｖｂｉａｓ２を伴う対応するスイッチ２０を駆動することができる。非アクティブ化信号ＤＳ１およびＤＳ２の波形は、図１３に示される。
【００７０】
述べられたように、第２の非アクティブ化信号ＤＳ２は、不感時間Ｔ２およびＴ４を導入するのでより短いオン期間を有する。具体的には、期間Ｔ１において、信号ＤＳ１およびＤＳ２は双方とも低いレベルであり、従って複数のスイッチ８０は、全体として、第１の入力信号の外部無線モジュールを複数のスピーカ２２に接続するように構成される。次の期間Ｔ２において、第１の非アクティブ化信号ＤＳ１は高いが、第２の非アクティブ化信号ＤＳ２は低く維持され、クロス伝導現象を回避するべく、スイッチを非アクティブになおも維持する不感時間を識別する。次に、次の期間Ｔ３において、第２の非アクティブ化信号ＤＳ２は、高いレベルにも到達し、従ってスイッチ８０は、全体として、増幅器ＴＣＵに対する第２の入力信号をスピーカ２２に接続するように構成される。対称的に、それに続く期間Ｔ４、つまり高いところから低いところへの移行に対する不感時間において、第２の非アクティブ化信号ＤＳ２のみが低いレベルにされ、スイッチングを非アクティブ化された状態に維持し、クロス伝導を回避する。最後に、期間Ｔ５において、第１の非アクティブ化信号ＤＳ１も低いレベルにされ、従って複数のスイッチ８０も同様に、全体として、第１の入力信号の外部無線モジュールを複数のスピーカ２２に接続するように構成される。従って、上記から、提案された解決策に明確な利点が存在する。
【００７１】
説明されるソリッドステートリレー回路装置は、オーディオソースの場合のように、振幅における高いダイナミックレンジを伴う入力信号において、ＭＯＳＦＥＴの簡単な駆動を可能にする。実際には、入力信号の最大ピーク電圧よりも大きい駆動電圧を用いることなくＭＯＳＦＥＴを駆動することは可能である。実際には、次式の通りである。
【数３３】
2016119667.tif 000035
【００７２】
ここで説明されるソリッドステートリレー回路装置は、従来技術に対する更なる利点を示す。つまりオンにされると、信号の歪みを最小化するべく、スイッチの線形の特性が得られる。実際、有利なことに、この回路装置は、高い入力ダイナミックレンジを伴う複数の信号についても一定のゲートソース電圧の存在を可能にし、従ってスイッチング回路の負荷上に歪みはない。
【００７３】
有利なことに、説明されたソリッドステートリレー回路装置を用い、このソリッドステートリレー回路装置を制御する感知・駆動回路を使用することにより異なる複数の信号のタイプの切り替えを更に可能にするスイッチングシステムが、得られ得る。
【図１】
2016119667.tif 000036
【図２】
2016119667.tif 000037
【図３】
2016119667.tif 000038
【図４】
2016119667.tif 000039
【図５】
2016119667.tif 000040
【図６】
2016119667.tif 000041
【図７】
2016119667.tif 000042
【図８】
2016119667.tif 000043
【図９】
2016119667.tif 000044
【図１０】
2016119667.tif 000045
【図１１】
2016119667.tif 000046
【図１２】
2016119667.tif 000047
【図１３】
2016119667.tif 000048
【外国語明細書】
2016119667000001.pdf