(57)【要約】【課題】炭化珪素エピタキシャル基板における炭化珪素エピタキシャル膜の表面欠陥密度を低減し、かつ、不純物濃度の面内均一性を向上させる。【解決手段】  炭化珪素エピタキシャル基板の製造方法は、ＣＶＤ装置内に設置された半導体基板の主面に、第１の原料ガスと第１のキャリアガスとを供給することにより、第１の成長圧力で第１の炭化珪素エピタキシャル層を堆積する工程と、第１の炭化珪素エピタキシャル層の表面に、第２の原料ガスと第２のキャリアガスとを供給することにより、第２の成長圧力で第２の炭化珪素エピタキシャル層を堆積する工程とを有し、第２の原料ガスのＣ/Ｓｉ比は第１の原料ガスのＣ/Ｓｉ比よりも小さい、第２の成長圧力は第１の成長圧力よりも低い、または第２のキャリアガスの流量は第１のキャリアガスの流量よりも大きく、第２の炭化珪素エピタキシャル層の堆積工程より後には炭化珪素エピタキシャル層の堆積工程を含まない。【選択図】図１１
2016183087.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面を表面として、ＣＶＤ装置内に前記半導体基板を設置する工程と、
前記半導体基板の主面に、炭素原子および珪素原子を含む第１の原料ガスと第１のキャリアガスとを供給することにより、第１の成長圧力において、不純物を含む第１の炭化珪素エピタキシャル層を堆積する工程と、
前記第１の炭化珪素エピタキシャル層の表面に、炭素原子および珪素原子を含む第２の原料ガスと第２のキャリアガスとを供給することにより、第２の成長圧力において、不純物を含む第２の炭化珪素エピタキシャル層を堆積する工程と
を有し、
前記第２の原料ガスに含まれる珪素原子数に対する炭素原子数の比であるＣ/Ｓｉ比は、前記第１の原料ガスに含まれる珪素原子数に対する炭素原子数の比であるＣ/Ｓｉ比よりも小さい、前記第２の成長圧力は、前記第１の成長圧力よりも低い、または前記第２のキャリアガスの流量は、前記第１のキャリアガスの流量よりも大きく、
前記第１の炭化珪素エピタキシャル層を堆積する工程と前記第２の炭化珪素エピタキシャル層を堆積する工程との間に、前記第１の炭化珪素エピタキシャル層に対してイオン注入を行う工程、前記第１の炭化珪素エピタキシャル層の表面を酸化する工程、及び前記第１の炭化珪素エピタキシャル層を有する前記半導体基板を９００℃以上の温度で熱処理する工程をいずれも含まず、
前記第２の炭化珪素エピタキシャル層を堆積する工程より後には炭化珪素エピタキシャル層を堆積する工程を含まない、炭化珪素エピタキシャル基板の製造方法。
【請求項２】
前記第２の炭化珪素エピタキシャル層では、前記第１の炭化珪素エピタキシャル層よりも、前記半導体基板の前記主面に平行な面内における不純物濃度のばらつきが大きく、
前記第２の炭化珪素エピタキシャル層の表面のピット密度は１．０ｃｍ-2以下である、請求項１に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項３】
前記第１の炭化珪素エピタキシャル層の前記面内における不純物濃度の平均値に対する標準偏差の割合は５％以下であり、前記第２の炭化珪素エピタキシャル層の前記面内における不純物濃度の平均値に対する標準偏差の割合は１０％以上である、請求項１または２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項４】
前記第２の炭化珪素エピタキシャル層の不純物濃度の平均値は、前記第１の炭化珪素エピタキシャル層の不純物濃度の平均値以下である、請求項１から３のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
【請求項５】
前記第２の炭化珪素エピタキシャル層の厚さは０．５μｍ以上である、請求項１から４のいずれかに記載の炭化珪素エピタキシャル基板の製造方法。
【請求項６】
請求項１から５のいずれかに記載の方法により製造された炭化珪素エピタキシャル基板と、
前記炭化珪素エピタキシャル基板上に配置された電極と
を備える、炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、炭化珪素エピタキシャル基板の製造方法に関する。
【背景技術】
【０００２】
ワイドバンドギャップ半導体は、パワー素子（パワーデバイスともいう）、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。なかでも、スイッチング素子または整流素子などのパワーデバイスへの応用が注目されている。
【０００３】
ワイドバンドギャップ半導体のなかでも炭化珪素（シリコンカーバイド：ＳｉＣ）は、基板の製造が比較的容易であり、また、良質のゲート絶縁膜である酸化珪素（ＳｉＯ2）膜を熱酸化により形成することが可能な半導体材料である。このことから、ＳｉＣを用いたパワーデバイスの開発が盛んに行われている（例えば、特許文献１参照）。
【０００４】
ＳｉＣを用いたパワーデバイスの代表的なスイッチング素子として、ショットキーバリアダイオード（ＳＢＤ）および金属−絶縁体−半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor、以下「ＭＩＳＦＥＴ」）などがある。
【０００５】
ＳｉＣは、Ｓｉよりも高い絶縁破壊電界および熱伝導度を有するので、ＳｉＣを用いたパワーデバイス（ＳｉＣパワーデバイス）では、Ｓｉパワーデバイスよりも高耐圧化、低損失化が容易である。このため、Ｓｉパワーデバイスと同一性能を実現させる場合、Ｓｉパワーデバイスよりも面積および厚さを大幅に縮小することが可能となる。
【０００６】
ＳｉＣパワーデバイスは、一般に、炭化珪素エピタキシャル基板（以下、「ＳｉＣエピタキシャル基板」）を用いて形成される。ＳｉＣエピタキシャル基板は、半導体基板の表面にＳｉＣエピタキシャル膜を有する基板である。ＳｉＣエピタキシャル膜は、半導体基板表面に、例えば化学気相堆積法（ＣＶＤ）でＳｉＣを結晶成長（エピタキシャル成長）させることによって形成される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１５１４００号公報
【特許文献２】特許第４９５４６５４号公報
【特許文献３】特開２００９−２５６１３８号公報
【特許文献４】特開２０１３−１２１８９８号公報
【特許文献５】特開２０１３−１０２１０６号公報
【非特許文献】
【０００８】
【非特許文献１】IEEE Transactions on Electron Devices, Vol.46, No.3, (1999) pp.471-477
【非特許文献２】Appl. Phys. Lett. 100 (2012), 242102
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＳｉＣエピタキシャル膜の表面に形成される種々の表面欠陥が、デバイスの特性を劣化させる要因となり得ることが知られている。例えば、非特許文献２には、ＳｉＣエピタキシャル膜表面に形成されたピットと呼ばれる表面欠陥によって、ＳＢＤのリーク電流が増加することが記載されている。このため、ＳｉＣエピタキシャル膜における表面欠陥の密度を低減することが求められている。
【００１０】
一方、ＳｉＣエピタキシャル膜において、基板面内で、不純物のドーピング密度（以下、「不純物濃度」）の均一性をさらに高めることが求められている。なお、本明細書では、基板の表面にＳｉＣエピタキシャル膜を形成する際に、ＳｉＣエピタキシャル膜が基板の表面に平行な面内で均一性を有することを「基板面内で均一」または単に「面内で均一」であるという。
【００１１】
本開示の一態様は、炭化珪素エピタキシャル層の表面欠陥密度を低減し、かつ、不純物濃度の面内均一性を向上し得る炭化珪素エピタキシャル基板の製造方法を提供する。
【課題を解決するための手段】
【００１２】
本開示の一態様は、半導体基板の主面を表面として、ＣＶＤ装置内に前記半導体基板を設置する工程と、前記半導体基板の主面に、炭素原子および珪素原子を含む第１の原料ガスと第１のキャリアガスとを供給することにより、第１の成長圧力において、不純物を含む第１の炭化珪素エピタキシャル層を堆積する工程と、前記第１の炭化珪素エピタキシャル層の表面に、炭素原子および珪素原子を含む第２の原料ガスと第２のキャリアガスとを供給することにより、第２の成長圧力において、不純物を含む第２の炭化珪素エピタキシャル層を堆積する工程とを有し、前記第２の原料ガスに含まれる珪素原子数に対する炭素原子数の比であるＣ/Ｓｉ比は、前記第１の原料ガスに含まれる珪素原子数に対する炭素原子数の比であるＣ/Ｓｉ比よりも小さい、前記第２の成長圧力は、前記第１の成長圧力よりも低い、または前記第２のキャリアガスの流量は、前記第１のキャリアガスの流量よりも大きく、前記第１の炭化珪素エピタキシャル層を堆積する工程と前記第２の炭化珪素エピタキシャル層を堆積する工程との間に、前記第１の炭化珪素エピタキシャル層に対してイオン注入を行う工程、前記第１の炭化珪素エピタキシャル層の表面を酸化する工程、及び前記第１の炭化珪素エピタキシャル層を有する前記半導体基板を９００℃以上の温度で熱処理する工程をいずれも含まず、前記第２の炭化珪素エピタキシャル層を堆積する工程より後には炭化珪素エピタキシャル層を堆積する工程を含まない、炭化珪素エピタキシャル基板の製造方法を含む。
【発明の効果】
【００１３】
本開示の一態様に係る炭化珪素エピタキシャル基板の製造方法によれば、炭化珪素エピタキシャル層の表面欠陥密度を低減でき、かつ、不純物濃度の面内均一性を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】従来の光学式表面検査装置を用いたウェハ表面検査結果の一例である。
【図１Ｂ】共焦点微分干渉式表面検査を用いたウェハ表面検査結果の一例である。
【図２Ａ】実施形態で使用した横型ＣＶＤ装置の概略図である。
【図２Ｂ】横型ＣＶＤ装置におけるウェハの配置を例示する概略図である。
【図３】サンプル基板におけるＳｉＣエピタキシャル膜の不純物濃度分布を示す図ある。
【図４】ＳｉＣエピタキシャル膜のピット密度および不純物濃度ばらつきのＣ／Ｓｉ比依存性を示す図である。
【図５】ＳｉＣエピタキシャル膜のピット密度および不純物濃度ばらつきの成長圧力依存性を示す図である。
【図６】ＳｉＣエピタキシャル膜のピット密度および不純物濃度ばらつきの水素流量依存性を示す図である。
【図７】実施例および比較例の試料の作成方法を示すフロー図である。
【図８】ＳｉＣエピタキシャル膜のピット密度の成長条件依存性を示す図である。
【図９】ＳｉＣエピタキシャル膜のピット密度の表面層の厚さ依存性を示す図である。
【図１０】ＭＩＳＦＥＴ構造の断面模式図である。
【図１１】一実施形態の炭化珪素エピタキシャル方法の一例を示すフロー図である。
【図１２】一実施形態の炭化珪素エピタキシャル基板を例示する模式的な断面図である。
【発明を実施するための形態】
【００１５】
本開示の基礎となった知見は以下の通りである。
【００１６】
従来、ＳｉＣエピタキシャル膜の表面には種々の表面欠陥が形成されることが知られている。表面欠陥としては、例えば、マイクロパイプ、キャロット欠陥および三角欠陥等がある。マイクロパイプは、半導体基板のマイクロパイプを受けついだ欠陥である。マイクロパイプによる問題は、結晶技術の進歩によりマイクロパイプレス基板が供給されるようになった結果、低減されつつある。キャロット欠陥および三角欠陥は、デバイスの耐圧劣化等の特性劣化を起こすことが知られており（非特許文献１）、これらの欠陥を低減するための取り組みが行われている（特許文献２）。
【００１７】
さらに、ＳｉＣエピタキシャル膜の表面には、ピットと呼ばれる小さく浅い凹みが形成されることが知られている。ピットの深さは例えば１０ｎｍ〜１００ｎｍ程度、ピット径は例えば７μｍ〜１０μｍ程度である。非特許文献２には、ピットがＳＢＤのリーク電流増加の原因になり得ることが報告されている。しかしながら、従来の検査装置では、ピットの数を正確に求めることが困難である。このため、ピットの形成を抑制する取り組みは十分なされていなかった。
【００１８】
一方、ＳｉＣエピタキシャル膜を用いてデバイスを形成する場合、設計通りの特性を有するデバイスを安定して製造するためには、ＳｉＣエピタキシャル膜の不純物濃度を面内でより均一にすることが求められている。特に、近年、ウェハの大口径化が進むとともに、デバイスの面積も大きくなっており、デバイス歩留まり向上のためには、不純物濃度の面内均一性をさらに向上することが求められている。
【００１９】
したがって、良好な特性のデバイスを歩留まり良く生産するためには、ＳｉＣエピタキシャル膜の表面欠陥密度を小さくし、かつ、ＳｉＣエピタキシャル膜の不純物濃度の面内ばらつきを小さくすることが求められている。しかしながら、本発明者が検討したところ、表面欠陥密度および不純物濃度の面内ばらつきのＳｉＣエピタキシャル成長条件に対する感度は互いに異なっている。このため、ＳｉＣエピタキシャル膜の表面欠陥密度の低減と、不純物濃度の面内均一性の向上との両立は困難である。
【００２０】
そこで、本発明者は、表面欠陥密度および不純物濃度均一性とエピタキシャル成長条件との関係について鋭意検討した。検討方法および結果を以下に説明する。
【００２１】
＜ＳｉＣエピタキシャル膜の表面欠陥の測定方法の検討＞
本発明者は、ＳｉＣエピタキシャル膜の表面欠陥、特にピットを低減し得る方法を検討するため、まず、ピット密度の測定方法を検討した。
【００２２】
従来、表面欠陥の測定には、例えば光学式表面検査装置が用いられる。しかしながら、光学式表面検査装置を用いて、ＳｉＣエピタキシャル膜の表面を検査すると、ＳｉＣエピタキシャル基板が半透明基板のため、検査に用いる光がＳｉＣエピタキシャル基板表面と裏面との両方で反射する。基板裏面の情報も感知する結果、ＳｉＣエピタキシャル膜表面の検査感度を十分にあげることができず、深さの浅いピットを感度良く検出することは困難である。
【００２３】
そこで、本発明者は、共焦点微分干渉計を用いた光学式顕微鏡を用いて、ＳｉＣエピタキシャル膜の表面の検査を実施した。光学式顕微鏡として、レーザーテック社製のＳＩＣＡを用いた。また、同じサンプルを光学式表面検査装置を用いて検査し、光学式顕微鏡を用いた検査結果と比較した。光学式表面検査装置として、ＫＬＡ−Ｔｅｎｃｏｒ社製のＣａｎｄｅｌａを用いた。なお、ここでは、表面検査の対象とするサンプルとして、後述する方法で形成された「サンプル基板Ａ」を用いた。
【００２４】
図１Ａは、Ｃａｎｄｅｌａを用いてサンプル基板の表面を検査した結果、図１ＢはＳＩＣＡを用いて同じサンプル基板の表面を検査した結果を示す図である。Ｃａｎｄｅｌａでは、８２個のピットが検出されたのに対し、ＳＩＣＡを用いると２５２３個のピットが検出された。このことから、ＳＩＣＡは、Ｃａｎｄｅｌａの約３０倍の感度を有しており、ＳＩＣＡを用いることにより、より詳細にピットの数を検出することができることが確認された。
【００２５】
＜不純物濃度分布の測定＞
次いで、ＳｉＣエピタキシャル膜の不純物濃度の面内ばらつきを調べた。
【００２６】
まず、本検討に用いたサンプル基板の作製方法を説明する。
【００２７】
サンプル基板の作製には、ＣＶＤ装置１として、横型ＣＶＤ装置である東京エレクトロン社製Ｐｒｏｂｕｓ−ＳｉＣを用いた。図２ＡはＣＶＤ装置１の反応室の断面概略図であり、図２Ｂは、ＣＶＤ装置１におけるホルダー上のウェハ（半導体基板）の配置例を示す平面図である。
【００２８】
ＣＶＤ装置１では、加熱コイル７に高周波電力を印加することにより、グラファイトで作成された固定サセプタ２を誘導加熱し、ホルダー５を１６５０℃程度に加熱する。固定サセプタ２は断熱材３で覆われている。ウェハ６はホルダー５の上に配置され、ホルダー５は回転サセプタ４の上に配置される。回転サセプタ４を６０ｒｐｍで回転することにより、ホルダー５を回転させる。これにより、ホルダー５の上部に配置されたウェハ６の表面の温度の均一性を向上させる。原料ガスは、図２Ａに示す断面図の左側から、図２Ａに示す矢印の方向に沿ってホルダー５上に導入され、右側から排出される。
【００２９】
本検討では１５０ｍｍ径のＳｉＣウェハを用いた。図２Ｂに示すように、ホルダー５の中心と周縁との間に３枚のウェハ６を均等に配置した。これにより、１５０ｍｍ径の３枚のウェハ６上に同時にエピタキシャル層を形成できる。このようにして、ウェハ６上にＳｉＣエピタキシャル膜を形成し、サンプル基板Ａを作製した。
【００３０】
サンプル基板Ａのエピタキシャル条件は以下の通りである。
成長温度：１７００℃
成長圧力：７ｋＰａ
キャリアガスである水素の流量：１５６リットル／分
原料ガスであるシランおよびプロパンの流量：それぞれ７５ｃｃ／分および２５ｃｃ／分
ＣＶＤ装置１に供給される原料ガスの流量から計算されるＣ／Ｓｉ比：１．０
Ｃ／Ｓｉ比は、原料ガスに含まれる珪素原子数に対する炭素原子数の比である。
【００３１】
また、原料ガスにおけるＣ／Ｓｉ比を異ならせて、サンプル基板Ｂ、Ｃを作製した。サンプル基板Ｂでは、原料ガスであるシランおよびプロパンの流量を、それぞれ５０ｃｃ／分および１３ｃｃ／分とし、Ｃ／Ｓｉ比を０．８とした。サンプル基板Ｃでは、原料ガスであるシランおよびプロパンの流量を、それぞれ５０ｃｃ／分および２０ｃｃ／分とし、Ｃ／Ｓｉ比を１．２とした。その他のエピタキシャル条件は、サンプル基板Ａの条件と同じとした。
【００３２】
続いて、サンプル基板Ａ〜ＣのＳｉＣエピタキシャル膜の不純物濃度の面内分布を調べた。
【００３３】
図３は、各サンプル基板における、ホルダー５の中心からの距離に対する不純物濃度の分布を示す図である。縦軸の不純物濃度は、ＳｉＣエピタキシャル膜の、ホルダー５の中心に最も近接した端部の不純物濃度を１として規格化した値である。
【００３４】
図３に示す結果から、ＳｉＣエピタキシャル膜の不純物濃度は、ホルダー５の中心から周縁に向かって高くなる場合と、低くなる場合とがあることが分かる。
【００３５】
不純物濃度の面内均一性の指標として、例えば、平均値に対する標準偏差の割合σ／ｍｅａｎの形式で表現され、不純物濃度の面内ばらつきの大きさを示す値が用いられる。σ／ｍｅａｎの値は、一般的に正の値のみを持つ。しかしながら、本検討において、不純物濃度の面内ばらつき（以下、「不純物濃度ばらつき」）を正の値のみで表現すると、上述した不純物濃度の傾向を表現することができない。このため、本明細書では、ホルダー５の中心側よりも周縁側の不純物濃度が高い場合の不純物濃度ばらつきを「正」の値、逆に低い場合の不純物濃度ばらつきを「負」の値で示す。なお、正負にかかわらず、不純物濃度ばらつきの絶対値が小さいほど、不純物濃度の面内均一性が高いことを意味する。
【００３６】
＜ピット密度と不純物濃度均一性との関係＞
次いで、本発明者は、ＳｉＣエピタキシャル膜のピット密度と不純物濃度均一性との関係を検討した。「ピット密度」は、ピット数／ウェハ面積である。ここでは、サンプルをＳＩＣＡで測定し、得られたピット数に基づいて、ピット密度を算出した。
【００３７】
まず、Ｃ／Ｓｉ比を異ならせてＳｉＣエピタキシャル基板を作製し、ピット密度および不純物濃度均一性のＣ／Ｓｉ比依存性を調べた。Ｃ／Ｓｉ比以外の成長条件は、サンプル基板Ａと同様とした。
【００３８】
図４は、ピット密度および不純物濃度ばらつきと、ＣＶＤ装置１に投入されたガスから計算されるＣ／Ｓｉ比との関係を示す図である。
【００３９】
図４から分かるように、ピット密度は、Ｃ／Ｓｉ比が１．０近傍で大きく変化している。具体的には、Ｃ／Ｓｉ比が１．０未満で小さく、１．０を超えると大きくなる。一方、不純物濃度ばらつきは、直線的に変化している。ピット密度を小さく抑えるためにはＣ／Ｓｉ比を１．０より小さくすればよい。これに対し、不純物濃度ばらつきの絶対値が最も小さくなるＣ／Ｓｉ比は１．０６程度である。この結果から、不純物濃度均一性の向上を優先した場合にはピット密度が大きくなり、ピット密度の低減を優先した場合には不純物濃度ばらつきが大きくなってしまうことが分かる。
【００４０】
続いて、成長圧力を異ならせてＳｉＣエピタキシャル基板を作製し、ピット密度および不純物濃度均一性の成長圧力依存性を調べた。「成長圧力」は、例えばＣＶＤ装置のチャンバー内でＳｉＣのエピタキシャル成長を行う場合、エピタキシャル成長中のチャンバー内の圧力をいう。成長圧力以外のエピタキシャル成長条件は、上述したサンプル基板Ａと同様とした。
【００４１】
さらに、キャリアガスである水素の流量を異ならせてＳｉＣエピタキシャル基板を作製し、ピット密度および不純物濃度均一性の水素流量依存性を調べた。水素流量以外のエピタキシャル成長条件は、上述したサンプル基板Ａと同様とした。
【００４２】
図５は、ピット密度および不純物濃度ばらつきと、エピタキシャル成長時の成長圧力との関係を示す図である。図６は、ピット密度および不純物濃度ばらつきと、エピタキシャル成長時の水素流量との関係を示す図である。図６の横軸では、右側に向かって水素流量が減少している。
【００４３】
図５に示す結果から、成長圧力が所定の値を超えると、ピット密度が増加すること、および、不純物濃度ばらつきは、成長圧力の増加に伴って略直線的に変化すること等が分かる。図６に示す結果から、水素流量が所定の値をより小さくなると、ピット密度が増加すること、および、不純物濃度ばらつきは、水素流量の減少に伴って略直線的に変化すること等が分かる。このように、ピット密度および不純物濃度均一性は、Ｃ／Ｓｉ比だけでなく、成長圧力およびキャリアガス流量にも大きく依存することが分かる。また、いずれの結果でも、ピット密度を低減する条件と、不純物濃度ばらつきの絶対値を小さくする条件とは一致しないことが確認される。
【００４４】
図４〜図６に示す検討結果から、ピット密度を小さくすることと不純物濃度均一性を高めることとを、１回のエピタキシャル成長工程で実現することが困難であることが分かる。なお、ここでいう「１回のエピタキシャル成長工程」とは、同一の成長条件に設定して行われる工程を意味し、例えば、同じ成長条件で、間隔をあけて２度のエピタキシャル成長を行った場合も含む。
【００４５】
本発明者は、上記結果を踏まえてさらに検討を重ね、成長条件の異なる複数回のエピタキシャル成長工程を行うことにより、ピット密度の低減と不純物濃度均一性の向上とを両立し得ることを見出し、本明細書に開示される技術を実現させるに至った。
【００４６】
本開示の一態様の概要は以下のとおりである。
【００４７】
本開示の一態様である炭化珪素エピタキシャル基板の製造方法は、半導体基板の主面を表面として、ＣＶＤ装置内に前記半導体基板を設置する工程と、前記半導体基板の主面に、炭素原子および珪素原子を含む第１の原料ガスと第１のキャリアガスとを供給することにより、第１の成長圧力において、不純物を含む第１の炭化珪素エピタキシャル層を堆積する工程と、前記第１の炭化珪素エピタキシャル層の表面に、炭素原子および珪素原子を含む第２の原料ガスと第２のキャリアガスとを供給することにより、第２の成長圧力において、不純物を含む第２の炭化珪素エピタキシャル層を堆積する工程とを有し、前記第２の原料ガスに含まれる珪素原子数に対する炭素原子数の比であるＣ/Ｓｉ比は、前記第１の原料ガスに含まれる珪素原子数に対する炭素原子数の比であるＣ/Ｓｉ比よりも小さい、前記第２の成長圧力は、前記第１の成長圧力よりも低い、または前記第２のキャリアガスの流量は、前記第１のキャリアガスの流量よりも大きく、前記第１の炭化珪素エピタキシャル層を堆積する工程と前記第２の炭化珪素エピタキシャル層を堆積する工程との間に、前記第１の炭化珪素エピタキシャル層に対してイオン注入を行う工程、前記第１の炭化珪素エピタキシャル層の表面を酸化する工程、及び前記第１の炭化珪素エピタキシャル層を有する前記半導体基板を９００℃以上の温度で熱処理する工程をいずれも含まず、前記第２の炭化珪素エピタキシャル層を堆積する工程より後には炭化珪素エピタキシャル層を堆積する工程を含まない。
【００４８】
前記第２の炭化珪素エピタキシャル層では、例えば、前記第１の炭化珪素エピタキシャル層よりも、前記半導体基板の前記主面に平行な面内における不純物濃度のばらつきが大きくてもよく、前記第２の炭化珪素エピタキシャル層の表面のピット密度は、例えば１．０ｃｍ-2以下であってもよい。
【００４９】
前記第１の炭化珪素エピタキシャル層の前記面内における不純物濃度の平均値に対する標準偏差の割合は、例えば、５％以下であり、前記第２の炭化珪素エピタキシャル層の前記面内における不純物濃度の平均値に対する標準偏差の割合は、例えば、１０％以上であってもよい。
【００５０】
前記第２の炭化珪素エピタキシャル層の不純物濃度の平均値は、例えば、前記第１の炭化珪素エピタキシャル層の不純物濃度の平均値以下であってもよい。
【００５１】
前記第２の炭化珪素エピタキシャル層の厚さは、例えば、０．５μｍ以上であってもよい。
【００５２】
本開示の一態様である炭化珪素半導体装置は、上記方法により製造された炭化珪素エピタキシャル基板と、前記炭化珪素エピタキシャル基板上に配置された電極とを備える。
【００５３】
（実施形態）
本実施形態では、成長条件の異なる複数回のエピタキシャル成長工程を行う。これにより、成長条件の異なる複数のエピタキシャル層を積み重ねた構造を有するＳｉＣエピタキシャル膜を得る。このとき、例えば、ＳｉＣエピタキシャル膜の最上層（表面層）となるエピタキシャル層を、他のエピタキシャル層よりも、ピット密度を低減し得る条件で成長させる。具体的には、表面層を、他のエピタキシャル層よりも、Ｃ/Ｓｉ比が小さい、成長圧力が低い、または水素ガスなどのキャリアガスの流量が大きい条件で形成する。表面層の成長条件が、これらの条件のうち、少なくとも１つを満たすように設定されればよい。これにより、ＳｉＣエピタキシャル膜の不純物濃度の面内均一性を確保しつつ、ピット密度を低減させることが可能になる。
【００５４】
例えば、半導体基板上に、まず、第１の条件で形成した第１の炭化珪素エピタキシャル層を形成した後、第２の条件で形成した第２の炭化珪素エピタキシャル層と積層することにより、ＳｉＣエピタキシャル膜を形成してもよい。ここでは、半導体基板の主面に、炭素原子および珪素原子を含む第１の原料ガスと第１のキャリアガスとを供給することにより、第１の成長圧力で第１の炭化珪素エピタキシャル層を堆積した後、第１の炭化珪素エピタキシャル層の表面に、炭素原子および珪素原子を含む第２の原料ガスと第２のキャリアガスとを供給することにより、第２の成長圧力で第２の炭化珪素エピタキシャル層を堆積する。第２の炭化珪素エピタキシャル層を堆積する工程の後には、他の炭化珪素エピタキシャル層を堆積する工程を含まない。従って、第２の炭化珪素エピタキシャル層がＳｉＣエピタキシャル膜の表面層となる。この場合、第１の炭化珪素エピタキシャル層を堆積する条件は、第２の炭化珪素エピタキシャル層を堆積する条件よりも、不純物濃度ばらつきの絶対値を低減し得る条件であり、第２の炭化珪素エピタキシャル層を堆積する条件は、第１の炭化珪素エピタキシャル層を堆積する条件よりもピット密度を低減し得る条件であってもよい。例えば、第２の炭化珪素エピタキシャル層を堆積する際の第２の原料ガスにおけるＣ／Ｓｉ比は、第１の炭化珪素エピタキシャル層を堆積する際の第１の原料ガスにおけるＣ／Ｓｉ比よりも小さくなるように設定されてもよい。なお、第２の炭化珪素エピタキシャル層を形成する際に用いる第２の原料ガスおよび第２のキャリアガスの種類は、第１の炭化珪素エピタキシャル層を形成する際に用いる第１の原料ガスおよび第１のキャリアガスの種類と同じであってもよいし、異なっていてもよい。
【００５５】
＜効果の検討＞
本発明者は、本実施形態の効果を確認するために、ＳｉＣエピタキシャル基板の試料１〜４を作製し、その表面特性を比較した。試料３は実施例、他の試料は比較例である。
【００５６】
図７は、試料１〜４の製造方法を説明するための図である。条件ａでは、不純物濃度ばらつきの絶対値を小さくするためにＣ／Ｓｉ比を１．０６とし、条件ｂでは、ピット密度を小さくするためにＣ／Ｓｉ比を０．８とした。
【００５７】
図７に示すように、試料１および２を作製する際には、一定の条件でエピタキシャル成長を行った。具体的には、条件ａのエピタキシャル成長のみを行うことによって、ウェハ上に、試料１のＳｉＣエピタキシャル膜を形成した。同様に、条件ｂのエピタキシャル成長のみを行うことによって、ウェハ上に、試料２のＳｉＣエピタキシャル膜を形成した。試料１および２のＳｉＣエピタキシャル膜の厚さは５μｍとした。
【００５８】
また、試料３および４を作製する際には、成長条件の異なる複数回のエピタキシャル成長を行い、成長条件の異なる複数のエピタキシャル層を含むＳｉＣエピタキシャルを形成した。試料３のＳｉＣエピタキシャル膜は、ウェハ上に、条件ａでＳｉＣをエピタキシャル成長させた後、条件ｂでさらにエピタキシャル成長させることによって形成した。試料４のＳｉＣエピタキシャル膜は、ウェハ上に、条件ｂでＳｉＣをエピタキシャル成長させた後、条件ａでエピタキシャル成長させることによって形成した。試料３のＳｉＣエピタキシャル膜の表面は、条件ｂで形成したエピタキシャル層の表面であり、試料４のＳｉＣエピタキシャル膜の表面は、条件ａで形成したエピタキシャル層の表面である。いずれの試料でも、条件ａおよび条件ｂで形成したエピタキシャル層の厚さを、それぞれ５μｍとした。また、試料３の製造工程では、条件ａのエピタキシャル成長と、条件ｂのエピタキシャル成長とを連続して行った。同様に、試料４の製造工程では、条件ｂのエピタキシャル成長と、条件ａのエピタキシャル成長とを連続して行った。
【００５９】
図８は、試料１〜４のＳｉＣエピタキシャル膜表面のピット密度を示す図である。図４を参照して前述した検討結果と同様に、Ｃ／Ｓｉ比が１．０６となる条件ａで形成した試料１は、Ｃ／Ｓｉ比が０．８となる条件ｂで形成した試料２よりもピット密度が大きくなった。一方、試料３のピット密度が試料２のピット密度と略一致し、試料４のピット密度は試料１のピット密度と略一致した。このことから、本発明者は、ＳｉＣエピタキシャル膜表面のピット密度は、ＳｉＣエピタキシャル成長層の形成途中の成長条件には依存せず、ＳｉＣエピタキシャル膜表面近傍を堆積するときの成長条件で決まることを見出した。従って、ＳｉＣエピタキシャル膜の表面層がピット密度を低減し得る条件で形成されていれば、ＳｉＣエピタキシャル膜のピット密度を低減できることが分かった。なお、本明細書では、試料３、４のように、ＳｉＣエピタキシャル膜が異なる条件で形成された複数のエピタキシャル層を含む積層構造を有する場合、ＳｉＣエピタキシャル膜の表面を含むエピタキシャル層を「表面層」、表面層よりも基板側に位置するエピタキシャル層を「下層」と呼ぶ。下層は、複数のエピタキシャル層を含んでいてもよい。
【００６０】
本発明者は、さらに実験を繰り返した結果、条件ａのエピタキシャル成長と条件ｂのエピタキシャル成長とを連続的に行わなくても、例えば、一旦原料ガスの供給を停止したり、条件ａでエピタキシャル成長させた基板を一旦装置の外に搬出した後、他の工程を行う前に、条件ｂでエピタキシャル成長した場合でも、同様の効果が得られることも分かった。
【００６１】
次に、ウェハ上に、下層となる条件ａで形成したエピタキシャル層と、表面層となる条件ｂで形成したエピタキシャル層とを有するＳｉＣエピタキシャル膜において、表面層の厚さとＳｉＣエピタキシャル膜のピット密度との関係を調べた。
【００６２】
図９は、表面層である条件ｂで形成したエピタキシャル層の厚さとピット密度の関係を示す図である。ここでは、下層である条件ａで形成したエピタキシャル層の厚さを５μｍとした。
【００６３】
図９に示す結果から、表面層の厚さが例えば０．５μｍ以上であれば、ピット密度をより効果的に低減できることがわかる。また、表面層の厚さが１．５μｍ以上であれば、ピット密度をさらに低減できることが分かる。ここでは、下層の厚さを一定として検討したが、下層の厚さにかかわらず、表面層の厚さが上記範囲であれば、同様のピット密度低減効果が得られる。
【００６４】
一方、本発明者が検討したところ、ＳｉＣデバイスの特性は、表面層よりも下層の不純物濃度の面内ばらつきの影響を大きく受ける。
【００６５】
上記試料３では、条件ｂで形成された表面層の不純物濃度ばらつきは、条件ａで形成された条件ａの不純物濃度ばらつきよりも大きい。しかしながら、ＳｉＣデバイスを形成する場合、ＳｉＣエピタキシャル膜のうち、その不純物濃度がデバイス特性に影響を与える領域は限られている。例えば、ＳｉＣエピタキシャル膜の表面近傍には、イオン注入法によって、高い不純物濃度を有する領域が形成される。この領域は、ＣＶＤドーピング法で形成されたＳｉＣエピタキシャル膜よりも十分高い不純物濃度を有する。この領域の不純物濃度およびその分布は、イオン注入法およびその後の不純物活性化によって決定されるので、ＳｉＣエピタキシャル膜堆積時の不純物濃度分布にほとんど影響されない。以下、図面を参照しながら説明する。
【００６６】
図１０は、ＭＩＳＦＥＴ１０の一般的な構成を例示する断面図である。ＭＩＳＦＥＴ１０は、基板１１と、基板１１の主面に配置された、深さＤの複数のボディ領域１２と、ボディ領域１２上に配置されたゲート絶縁膜１４と、ゲート絶縁膜１４上に配置されたゲート電極１５と、基板１１の主面と反対側の表面に配置されたドレイン電極１７とを有する。各ボディ領域１２の内部には、ソース領域１３が形成されている。複数のボディ領域１２は離間して配置されており、離間したボディ領域１２の間の領域はＪＦＥＴ領域１６として機能する。ゲート絶縁膜１４は、離間したボディ領域１２とソース領域１３とを跨ぐように配置されている。
【００６７】
ＭＩＳＦＥＴ１０は、ＳｉＣエピタキシャル基板を用いて形成される。一般に、ＳｉＣエピタキシャル基板のＳｉＣエピタキシャル膜に、イオン注入法と活性化アニールにより、ボディ領域１２およびソース領域１３が形成される。ＪＦＥＴ領域１６においても、高い耐圧と低いオン抵抗とを両立させるために、イオン注入法および活性化アニールにより不純物濃度が調整される。ＭＩＳＦＥＴ１０は、オン時には、ソース領域１３とドレイン電極１７との間に電圧を印加し、ゲート電極１５に電圧を印加することにより、矢印で示されるように、ソース領域１３からドレイン電極１７へ電流が流れる。
【００６８】
図１０に示すようなＭＩＳＦＥＴ１０では、基板１１の表面に形成されるボディ領域１２、ソース領域１３、およびＪＦＥＴ領域１６の不純物濃度は、イオン注入法によって決まる。また、製造工程途中の酸化等により、ＳｉＣエピタキシャル膜の表面部分が消失する。したがって、ボディ領域１２の底面よりも浅い部分におけるエピタキシャル層の不純物濃度は、デバイス特性にほとんど影響しないと考えられる。
【００６９】
一般的なＭＩＳＦＥＴの製造プロセスでは、ボディ領域１２等を形成する前に、ＳｉＣエピタキシャル膜の表面の酸化等により、ＳｉＣエピタキシャル膜の表面部分は、０．１μｍ程度減少する。また、一般的には、ソース領域１３の厚さは例えば１．５μｍ程度である。したがって、ＳｉＣエピタキシャル基板において、例えば、ＳｉＣエピタキシャル膜の表面からの深さが、少なくとも２．０μｍ、あるいは１．５μｍ以内である領域では、不純物濃度均一性が低くてもデバイス特性に大きく影響しないと考えられる。一方、ＳｉＣエピタキシャル膜の下層が高い不純物濃度均一性を有していると、不純物濃度均一性の低下によるデバイス特性の劣化を抑制できる。従って、表面層となるエピタキシャル層の厚さを、イオン注入領域の深さ以下、例えば２．０μｍ以下に抑えれば、表面層における不純物濃度不均一性に起因するデバイス特性の低下を抑制しつつ、ピット密度をさらに低減できる。
【００７０】
現在の主流である３インチウェハおよび４インチウェハ上に形成されたＳｉＣエピタキシャル膜の不純物濃度の面内均一性は、標準偏差/平均値（σ/mean）で表すと、５〜１０％程度である。デバイスの歩留まりを向上するためには、不純物濃度の面内ばらつきをさらに抑えることが求められる。本実施形態によると、ＳｉＣエピタキシャル膜におけるイオン注入されなかった部分の不純物濃度の面内均一性を、例えば５％未満に抑えることができるので、デバイスの歩留まりをさらに向上できる。
【００７１】
なお、特許文献３及び４には、Ｃ／Ｓｉ比の大きさを変えて、ＳｉＣのエピタキシャル成長を繰り返し行うことが開示されている。しかし、いずれの文献においても、最も上にあるエピタキシャル層は、下層よりもＣ／Ｓｉ比が大きい条件で形成されている点で本開示の技術と異なる。
【００７２】
特許文献５には、Ｃ／Ｓｉ比１．３でｎ-型エピタキシャル層を形成後、Ｃ／Ｓｉ比０．６でチャネル領域としてｐ-型エピタキシャル層を形成することが開示されている。しかし、特許文献５では、ｎ-型エピタキシャル層を形成後、ｐ-型エピタキシャル層を形成する前に、Ａｌをイオン注入する工程を含んでいるので、ピット密度を低減することはできないと考えられる。例えば、下層となるエピタキシャル層が形成された基板に対してイオン注入工程を行うと、下層表面にあるピットの形状が大きくなるので、所定の条件で表面層を形成してもピット密度を十分に低減できない。同様に、下層となるエピタキシャル層が形成された後、下層表面を酸化する工程を行うと、エピタキシャル層の表面状態が変化する。また、下層となるエピタキシャル層が形成された基板に対して９００℃以上の熱処理工程を行うと、エピタキシャル層表面のＳｉの脱離が起こる。このため、下層となるエピタキシャル層が形成された基板に対してイオン注入工程、酸化工程または９００℃以上の熱処理工程を行うと、その後にさらにエピタキシャル成長を行っても、界面転位を低減することができず、ピット密度の低いＳｉＣエピタキシャル膜が得られない。
【００７３】
以下、図１１および図１２を参照しながら、本開示の一実施形態の炭化珪素エピタキシャル基板の製造方法を、より具体的に説明する。なお、本開示の実施形態は、以下に説明する方法およびこの方法で製造されるＳｉＣエピタキシャル基板に限定されない。以下の実施形態は、本開示の技術を容易に理解するために、使用可能な一例を挙げたにすぎないことに留意されたい。
【００７４】
図１１は、本開示のＳｉＣエピタキシャル基板の製造方法の一例を示すフロー図である。図１２は、図１１に示す方法で製造されたＳｉＣエピタキシャル基板１００を例示する模式的な断面図である。
【００７５】
この例では、半導体基板として、例えばＳｉＣウェハを用いる。まず、工程１において、ＣＶＤ装置に、ウェハ６を配置する。この後、工程２において、第１の条件でエピタキシャル成長を行い、第１の炭化珪素エピタキシャル層３１を形成する。次いで、工程３において、第１の炭化珪素エピタキシャル層３１上に、第２の条件でエピタキシャル成長を行い、第２の炭化珪素エピタキシャル層３２を形成する。このようにして、第１および第２の炭化珪素エピタキシャル層３１、３２を含むＳｉＣエピタキシャル膜３０を得る。第２の炭化珪素エピタキシャル層３２は、ＳｉＣエピタキシャル膜３０の表面層となる。その後、工程４として、ＣＶＤ装置からＳｉＣエピタキシャル膜３０が形成されたウェハ６を取り出す。
【００７６】
工程２と工程３との間には、第１の炭化珪素エピタキシャル層に対してイオン注入を行う工程、第１の炭化珪素エピタキシャル層の表面を酸化する工程、及び第１の炭化珪素エピタキシャル層を有する炭化珪素基板を９００℃以上の温度で熱処理する工程のいずれも行わない。また、第２の炭化珪素エピタキシャル層を堆積する工程より後には、炭化珪素エピタキシャル層を堆積する工程を行わない。
【００７７】
ここで、第１および第２の条件をより具体的に説明する。これらの条件では、（ａ）Ｃ／Ｓｉ比、（ｂ）成長圧力および（ｃ）水素流量の少なくとも１つを変化させる。例えば、第２の条件のＣ／Ｓｉ比を、第１の条件より小さくなるように設定してもよい。また、第２の条件の成長圧力を第１の条件よりも低くなるように選択してもよい。さらに、第２の条件のキャリアガスの流量を、第１の条件よりも大きくなるように設定してもよい。第１の条件で形成される第１の炭化珪素エピタキシャル層３１の不純物濃度および厚さは、目的とするデバイスの耐圧、オン抵抗等に応じて決定される。
【００７８】
第２の条件で形成される第２の炭化珪素エピタキシャル層３２の厚さは、第１の炭化珪素エピタキシャル層３１の厚さよりも小さくてもよい。第１の炭化珪素エピタキシャル層３１および第２の炭化珪素エピタキシャル層３２は、同一の導電型を有していてもよい。また、第１の炭化珪素エピタキシャル層３１および第２の炭化珪素エピタキシャル層３２は、同一の不純物を含み得る。第２の炭化珪素エピタキシャル層３２の不純物濃度の平均値は、第１の炭化珪素エピタキシャル層３１の不純物濃度の平均値と略一致していてもよい。または、デバイスを作成する工程においてイオン注入法により形成する不純物層への影響が小さくなるように、第２の炭化珪素エピタキシャル層３２の不純物濃度は、第１の炭化珪素エピタキシャル層３１の不純物濃度よりも小さくてもよい。また、工程２の第１の炭化珪素エピタキシャル層形成工程と、工程３の第２の炭化珪素エピタキシャル層形成工程とは、ＣＶＤ装置内で連続して行ってもよい。これにより、処理時間を短縮できる。なお、工程２と工程３との間に、ウェハを一旦ＣＶＤ装置から取り出してもよい。
【００７９】
第１の炭化珪素エピタキシャル層３１の不純物濃度ばらつきは、例えば、σ／ｍｅａｎで５％以下であってもよい。一方、第２の炭化珪素エピタキシャル層３２の不純物濃度ばらつきは、第１の炭化珪素エピタキシャル層３１の不純物濃度ばらつきよりも大きくてもよい。第２の炭化珪素エピタキシャル層３２の不純物濃度ばらつきは、例えば、σ／ｍｅａｎで１０％以上であってもよい。さらに、第２の炭化珪素エピタキシャル層３２の不純物濃度の平均値は、第１の炭化珪素エピタキシャル層３１の不純物濃度の平均値と略同一またはそれよりも小さな値であってもよい。第２の炭化珪素エピタキシャル層３２の表面を共焦点微分干渉計で検査したときに検出されるピット密度は、例えば１ｃｍ-2以下であってもよい。第２の炭化珪素エピタキシャル層３２の厚さは、０．５μｍ以上であってもよい。これにより、ピット密度の低減効果が得られる。第２の炭化珪素エピタキシャル層３２の厚さは、１．５μｍ以上であってもよい。一方、第２の炭化珪素エピタキシャル層３２の厚さは、例えば３μｍ以下であってもよい。これにより、デバイスにおける不純物濃度の面内均一性を十分に確保することができる。
【００８０】
ここでは、２層構造を有するＳｉＣエピタキシャル膜３０の例を示したが、ＳｉＣエピタキシャル膜３０は、成長条件の異なる３以上のエピタキシャル層の積層構造を有していてもよい。この場合には、表面層となるエピタキシャル層が第２の条件で形成され、他の層のうち少なくとも１つが第１の条件で形成されていればよい。
【００８１】
本願で開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８２】
本開示は、炭化珪素エピタキシャル基板、およびこれを用いたＭＩＳＦＥＴなどの炭化珪素半導体装置、種々の制御装置および駆動装置などに広く用いられ得る。
【符号の説明】
【００８３】
１  ＣＶＤ装置
２  固定サセプタ
３  断熱材
４  回転サセプタ
５  ホルダー
６  ウェハ
７  加熱コイル
１０  ＭＩＳＦＥＴ
１１  基板
１２  ボディ領域
１３  ソース領域
１４  ゲート絶縁膜
１５  ゲート電極
１６  ＪＥＦＴ領域
１７  ドレイン電極
３０  ＳｉＣエピタキシャル膜
３１  第１の炭化珪素エピタキシャル層
３２  第２の炭化珪素エピタキシャル層
１００  ＳｉＣエピタキシャル基板
【図１Ａ】
2016183087.tif 000003
【図１Ｂ】
2016183087.tif 000004
【図２Ａ】
2016183087.tif 000005
【図２Ｂ】
2016183087.tif 000006
【図３】
2016183087.tif 000007
【図４】
2016183087.tif 000008
【図５】
2016183087.tif 000009
【図６】
2016183087.tif 000010
【図７】
2016183087.tif 000011
【図８】
2016183087.tif 000012
【図９】
2016183087.tif 000013
【図１０】
2016183087.tif 000014
【図１１】
2016183087.tif 000015
【図１２】
2016183087.tif 000016