(57)【要約】      （修正有）【課題】制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供する。【解決手段】自回路を強制的にリセットするリセット手段２２を内蔵する制御回路１０と、前記制御回路の有する複数の出力端子２３，２４のうちＬレベルに設定されたＬ出力端子２３と、前記Ｌ出力端子と直流電源との間に介設されたプルアップ抵抗器３２と、を具え、前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを特徴とするバックアップ回路により解決する。【選択図】図１
2016159642.tif 000002
【特許請求の範囲】
【請求項１】
自回路を強制的にリセットするリセット手段を内蔵する制御回路と、
前記制御回路の有する複数の出力端子のうちＬレベルに設定されたＬ出力端子と、
前記Ｌ出力端子と直流電源との間に介設されたプルアップ抵抗器と、を具え、
前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを特徴とするバックアップ回路。
【請求項２】
前記プルアップ抵抗器の下流側はさらに、コンデンサを介して接地されていることを特徴とする請求項１に記載のバックアップ回路。
【請求項３】
前記プルアップ抵抗器は、前記コンデンサの放電電流から前記Ｌ出力端子を保護する保護抵抗器を介して前記Ｌ出力端子と接続されていることを特徴とする請求項２に記載のバックアップ回路。
【請求項４】
前記他の回路の入力端子にはさらに、前記制御回路の他の出力端子が接続され、
前記プルアップ抵抗器の下流側は、ダイオードを介して前記他の回路の入力端子に接続されていることを特徴とする請求項１から請求項３のいずれか一項に記載のバックアップ回路。
【請求項５】
前記リセット手段はウォッチドッグタイマーであることを特徴とする請求項１から請求項４のいずれか一項に記載のバックアップ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバックアップ回路に関し、特に、制御回路の処理に異常が発生した際に、負荷を安全側の動作状態に制御するフェールセーフ技術に関する。
【背景技術】
【０００２】
近年における車両制御システムの高機能化および多機能化に伴い、車両に搭載される電装品の多くは、その制御を機械的制御から電気的制御に移しつつある。車両内の各種電装品や、アクチュエータ、センサなどの電子機器は、それぞれに対応する駆動回路によりその動作が定められる。これら駆動回路はさらに上位の制御回路に接続されており、かかる制御回路が各駆動回路の連携や同期を管理し、全体としての動作を統率することにより、種々の目的に応じた車両機能が実現されている。
【０００３】
機器によっては、制御回路の故障が車両の走行や安全性に甚大な影響を与えることがあり、電気的制御への依存度が高まるにつれ、制御回路に要求される信頼性も高くなってきている。このような背景から、制御回路には、制御回路の処理に異常が発生した場合に、車両を安全な状態へと制御するフェールセーフ機能やフォールトトレラント機能を備えることが望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−３４２７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１には、自動車用パワーウィンドウの制御方法と制御装置の発明が開示されている。かかる発明は、制御装置であるマイコンの状態を、マイコンの外部に配置されたウォッチドッグタイマーで監視し、マイコンのプログラム処理から異常が検出されたときは、かかる外部ウォッチドッグタイマーがマイコンをリセットするとともにバックアップ回路を起動し、パワーウィンドウの開閉処理を継続させる。
【０００６】
上記発明は、マイコンの状態監視だけでなく、バックアップ回路の操作もウォッチドッグタイマーで行っていることから、マイコンに内蔵されたウォッチドッグタイマーを使用することができず、別途外部ウォッチドッグタイマーを用意しなければならない。外部ウォッチドッグタイマーを用いる構成では、内蔵のウォッチドッグタイマーを使用する場合に比べて、マイコンのリセット時おけるメモリダンプや、その他リセット原因の調査に必要な情報であるリセットログを取得することが難しいという問題がある。さらに、外部ウォッチドッグタイマーを配置する回路面積が余分に必要となるとともに、回路構造が複雑化するという問題もある。
【０００７】
上記問題に鑑み、本発明の解決しようとする課題は、制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係るバックアップ回路は、自回路を強制的にリセットするリセット手段を内蔵する制御回路と、前記制御回路の有する複数の出力端子のうちＬレベルに設定されたＬ出力端子と、前記Ｌ出力端子と直流電源との間に介設されたプルアップ抵抗器と、を具え、前記プルアップ抵抗器の下流側には、他の回路の入力端子が接続されていることを要旨とする。
【０００９】
制御回路の出力端子をＬレベル出力に設定し、シンク電流を生じさせることにより、直流電源の電流をＬ出力端子に吸い込ませることができる。Ｌ出力端子に電流が流入することで、直流電源の電源電圧はプルアップ抵抗器により降下されることから、他の回路の入力端子に対してはＬレベルが出力される。制御回路のプログラム処理から何らかの異常が検出され、リセット手段により制御回路が強制的にリセットされると、制御回路の初期化処理が実行されている間、Ｌ出力端子はハイインピーダンス（Ｈｉ−Ｚ）状態となり、直流電源からＬ出力端子への通電が遮断される。電流シンクが作用しないときのプルアップ抵抗器における電圧降下はごく僅かであることから、接続された他の回路の入力端子には電源電圧とほぼ同じ、Ｈレベルの信号（フェールセーフ信号）が印加される。
【００１０】
上記構成を備えることにより、制御回路のＬ出力端子の状態に応じて自動的にフェールセーフ信号を送信することが可能となり、制御回路の状態監視やフェールセーフ信号の送信を行う回路を制御装置の外部に別途設ける必要がなくなる。これにより回路面積を抑えられるとともに、内蔵のリセット手段により制御回路の状態監視およびリセットを行うことができ、リセット時におけるリセットログの取得が容易となる。
【００１１】
また、上記バックアップ回路は、前記プルアップ抵抗器の下流側がさらに、コンデンサを介して接地されていることが望ましい。
【００１２】
接地されたコンデンサが直流電源に接続されている場合、未充電のコンデンサは抵抗値がゼロの導線のように作用するため、直流電源の電流はコンデンサの方へ優先的に流れる。コンデンサは、そのキャパシタンスおよび直流電源の電源電圧に応じて一定時間電荷を蓄積する。コンデンサが飽和し、充電終止状態になると、その抵抗値は無限大となり、コンデンサへの通電は遮断される。
【００１３】
制御回路の始動時におけるＬ出力端子は、制御回路の初期化処理が完了するまで間、一時的にハイインピーダンス状態となっている。かかる状態は制御回路の正常動作の範疇であり、他の回路の入力端子に対してフェールセーフ信号を送信する必要はない。直流電源（プルアップ抵抗器の下流）がコンデンサを介して接地されていることにより、制御回路の始動からＬ出力端子のＬレベル出力が開始されるまでの間、直流電源の電流を一時的にコンデンサに流入させることができる。これにより電源電圧がプルアップ抵抗器で降下され、不必要なフェールセーフ信号の漏出が防止される。
【００１４】
また、上記バックアップ回路は、前記プルアップ抵抗器が、前記コンデンサの放電電流から前記Ｌ出力端子を保護する保護抵抗器を介して前記Ｌ出力端子と接続されていることが望ましい。
【００１５】
上記構成とすることにより、コンデンサの放電電流が保護抵抗器により制限されるため、Ｌ出力端子の定格を超えるシンク電流が生じることによる制御回路の故障を防止することができる。
【００１６】
また、上記バックアップ回路は、前記入力端子にさらに、前記制御回路の他の出力端子が接続され、前記プルアップ抵抗器の下流側は、ダイオードを介して前記他の回路の入力端子に接続されている構成としても良い。
【００１７】
また、上記バックアップ回路は、前記リセット手段がウォッチドッグタイマーである構成としても良い。
【発明の効果】
【００１８】
本発明に係るバックアップ回路によれば、制御回路の処理に異常が発生したときに、自動的かつ迅速に負荷を安全な状態に制御するとともに、詳細なリセットログを取得可能なバックアップ回路を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】バックアップ回路を備える制御機構の構成を示すブロック図である。
【図２】制御機構のフェールセーフ動作の説明図である。
【図３】制御回路始動時の動作の説明図である。
【発明を実施するための形態】
【００２０】
（構成概要）
以下、図面を用いて本発明の実施形態について説明する。図１は本発明にかかるバックアップ回路１０の全体構成を示すブロック図である。バックアップ回路１０は図示しない車両に搭載され、制御回路２０のプログラム処理に異常が発生したときに、他の回路である駆動回路５０の入力端子へ直流電源３１の電源電圧Ｖｃｃ（以下「フェールセーフ信号」ともいう。）を印加する回路である。ここで、駆動回路５０とは、電力装置の給電路を開閉するスイッチや、ヘッドライドの点灯・消灯を切り替えるスイッチなどを操作する回路を意味している。
【００２１】
本実施形態における制御回路２０は、ＣＰＵ２１と、制御プログラムや各種データを記憶するためのＲＯＭと、一時的にデータを記憶するためのＲＡＭと、各種デバイスの入出力を制御するためのＩ／Ｏと、プログラム処理の異常を検知して制御回路２０を強制的にリセットするリセット手段であるウォッチドッグタイマー２２と、がパッケージに内蔵されたマイクロコントローラである。尚、説明の便のため、図１の制御回路２０にはこれらのうち、ＣＰＵ２１、ウォッチドッグタイマー２２、および、Ｉ／Ｏである他の出力端子２３、２４のみが示されている。
【００２２】
Ｌ出力端子２４は、Ｌレベル出力に設定されたスリーステート端子である。直列に接続された直流電源３１、プルアップ抵抗器３２、およびＬ出力端子２４はプルアップ回路３０を構成し、プルアップ回路３０の出力線３０１は、プルアップ抵抗器３２とＬ出力端子２４との間の配線から分岐している。プルアップ回路３０の出力線３０１は駆動回路５０の入力端子に接続されている。直流電源３１にはさらに、接地されたコンデンサ４０がプルアップ抵抗器３２の下流側に接続されている。尚、本発明における「上流」および「下流」とは、直流電源２０を起点とした電流および電圧の印加方向を意味している。
【００２３】
他の出力端子２３は駆動回路５０の入力端子に接続されている。制御回路２０のプログラム処理が正常に実行されているときは、他の出力端子２３から送信されたＬレベルまたはＨレベルの信号により駆動回路５０の動作が制御される。尚、本実施形態の駆動回路５０により制御される電装品は、駆動回路５０の入力端子にＨレベルが印加されているときが異常時における安全側の動作状態（例えばヘッドライトであれば点灯状態）である。
【００２４】
本実施形態においては、プルアップ回路３０の出力線３０１は、他の出力端子２３の出力線２３１に合流して駆動回路５０の共通の入力端子に接続されている。そのため、プルアップ回路３０の出力線３０１にはダイオード６０が配置され、他の出力端子２３の信号がＬ出力端子２４側へ流入することが防止されている。尚、制御回路２０と駆動回路５０との接続方法は上記方法に限定されず、他の出力端子２３の出力線２３１とプルアップ回路３０の出力線３０１を駆動回路５０の異なる入力端子に接続しても良く、また、ＯＲ回路を介して駆動回路５０の共通の入力端子にこれら出力線２３１、３０１を接続しても良い。
【００２５】
（フェールセーフ動作）
次に、制御回路２０のプログラム処理に異常が生じたときのフェールセーフ動作について、図２を用いて説明する。制御回路２０のＬ出力端子２４はＬレベル出力に設定されていることから、制御回路２０のプログラム処理が正常に実行されている間、直流電源３１の電流はＬ出力端子２４に吸い込まれる。直流電源３１とＬ出力端子２４との間にはプルアップ抵抗器３２が介設されていることから、上記シンク電流により直流電源３１の電源電圧Ｖｃｃはプルアップ抵抗器３２（および後述する保護抵抗器４１）により略０[Ｖ］まで降下される。これにより、プルアップ回路３０の出力はＬレベルとなる（図２（ａ））。
【００２６】
制御回路２０のプログラム処理に異常が発生し、ウォッチドッグタイマー２２のタイマカウンタがオーバフローしたときは、ウォッチドッグタイマー２２は、リセットログを保存しつつ制御回路２０を強制的にリセットする。制御回路２０がリセットされると、制御回路２０の初期化処理が完了するまでの間、Ｌ出力端子２４はハイインピーダンス状態となり、直流電源３１からＬ出力端子２４への通電は遮断されることとなる。
【００２７】
駆動回路５０の入力端子に印加される電流は極めて小さいことから、Ｌ出力端子２４のシンク電流が発生しないときのプルアップ抵抗器３２における電圧降下量はごく僅かである。よって、プルアップ回路３０からは電源電圧Ｖｃｃとほぼ同じ、Ｈレベルが出力され、駆動回路５０は安全側の動作状態となる（図２（ｂ））。
【００２８】
バックアップ回路１０は、プルアップ回路３０を備えることにより、Ｌ出力端子２４の状態変化を利用して、自動的かつ迅速に駆動回路５０に対してフェールセーフ信号を送信する。これにより、制御回路２０の状態監視およびリセットを内蔵のウォッチドッグタイマー２２で行うことができ、リセットログの取得が容易になるとともに、部品点数や回路面積が抑えられている。
【００２９】
（制御回路始動時の動作）
次に、制御回路２０の始動時における動作について図３を用いて説明する。制御回路２０の図示しない電源端子に直流電源３１の電力が供給され、制御回路２０が起動を開始すると、制御回路２０の初期化処理が完了するまでの間、Ｌ出力端子２４は一時的にハイインピーダンス状態となる。かかる状態は制御回路２０の正常動作の範疇であり、駆動回路５０の入力端子に対してフェールセーフ信号を送信する必要はない。
【００３０】
本実施形態におけるバックアップ回路１０は、接地されたコンデンサ４０がプルアップ抵抗器３２を介して直流電源３１に接続されている。未充電のコンデンサ４０は抵抗値がゼロの導線のように作用することから、直流電源３１の電流はコンデンサ４０の方へ優先的に流れる。直流電源３１とコンデンサ４０との間にはプルアップ抵抗器３２が介設されていることから、直流電源３１の電源電圧Ｖｃｃはプルアップ抵抗器３２により略０［Ｖ］まで降下され、その結果、プルアップ回路３０の出力はＬレベルとなる（図３（ａ））。
【００３１】
コンデンサ４０は、そのキャパシタンスおよび直流電源３１の電源電圧Ｖｃｃに応じて一定時間電荷を蓄積する。コンデンサ４０が飽和し、充電終止状態になると、その抵抗値は無限大となり、コンデンサ４０への通電は遮断される。このように、バックアップ回路１０のプルアップ回路３０は、制御回路２０の始動時においてＬ出力端子２４が一時的にハイインピーダンス状態となっている間、直流電源３１の電流をコンデンサ４０に流入させることにより、不必要なフェールセーフ信号の漏出を防止している（図３（ｂ））。
【００３２】
また、Ｌ出力端子２４とコンデンサ４０との間には、Ｌ出力端子２４をコンデンサ４０の放電電流から保護する保護抵抗器４１が介設されていることにより、コンデンサ４０の放電電流は保護抵抗器４１により制限され、シンク電流がＬ出力端子２４の定格を超えることによる制御回路２０の故障が防止されている。
【００３３】
以上、本発明の実施形態について詳細に説明したが、本発明は、上記実施形態等に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々の改変が可能である。
【００３４】
尚、本発明においては、バックアップ回路を構成する各要素の作用や関係についての理解を促すべく、「プルアップ抵抗器」および「プルアップ回路」という用語を使用している。本発明でいう「プルアップ抵抗器」とはつまり、Ｌレベル出力の出力端子やコンデンサに電流が吸い込まれることにより、直流電源の電源電圧を降下させ、駆動回路側に電圧がかからないようにするための抵抗器である。また、本発明でいう「プルアップ回路」とは、上記プルアップ抵抗器の作用とともに、一般的なプルアップ回路が備えるスイッチとグランドの役割を、Ｌレベル出力の出力端子が担うことで（正常時：ＯＮ状態のスイッチとグランド、ハイインピーダンス時：ＯＦＦ状態のスイッチ）、Ｌレベル（０［Ｖ］）またはＨレベル（電源電圧）を出力する回路を意味している。
【符号の説明】
【００３５】
１０  バックアップ回路
２０  制御回路
２２  ウォッチドッグタイマー
２４  Ｌ出力端子
３０  プルアップ回路
３０１  出力線
３１  直流電源
３２  プルアップ抵抗器
４０  コンデンサ
４１  保護抵抗器
５０  駆動回路
【図１】
2016159642.tif 000003
【図２】
2016159642.tif 000004
【図３】
2016159642.tif 000005