(57)【要約】【課題】より高速化を図る。【解決手段】固体撮像素子は、画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、画素信号の電位と前記ランプ波の電位とを比較し、ランプ波の電位と画素信号の電位とが交差するタイミングを求める比較器とを備える。そして、ランプ波生成部は、データ相が開始されるタイミングで、ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う。本技術は、例えば、シングルスロープＤＡコンバータを有するＣＭＯＳイメージセンサに適用できる。【選択図】図４
2016048813.tif 000002
【特許請求の範囲】
【請求項１】
画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、
前記画素信号の電位と前記ランプ波の電位とを比較する比較器と
を備え、
前記ランプ波生成部は、前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う
固体撮像素子。
【請求項２】
前記比較器により求められる前記画素信号の電位と前記ランプ波の電位とが交差するタイミングに応じた期間をカウントするカウント部
をさらに備える請求項１に記載の固体撮像素子。
【請求項３】
前記ランプ波生成部がデータ相オフセットを行う際のオフセット電位は、プリデータ相の出力値に基づいて決定される
請求項１に記載の固体撮像素子。
【請求項４】
前記ランプ波生成部は、前記プリデータ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う
請求項１に記載の固体撮像素子。
【請求項５】
複数の前記画素がアレイ状に配置された画素アレイ部と、
前記画素アレイ部に前記画素が配置される垂直方向の上側に配置される第１のカラム信号処理回路と、
前記画素アレイ部に前記画素が配置される垂直方向の下側に配置される第２のカラム信号処理回路と
をさらに備え、
前記第１のカラム信号処理回路に前記ランプ波を供給する第１のランプ波生成部、および、前記第２のカラム信号処理回路に前記ランプ波を供給する第２のランプ波生成部の少なくとも一方が、前記データ相オフセットを行う
請求項１に記載の固体撮像素子。
【請求項６】
画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、前記画素信号の電位と前記ランプ波の電位とを比較する比較器とを備える固体撮像素子の撮像方法において、
前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットが行われる
撮像方法。
【請求項７】
画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、
前記画素信号の電位と前記ランプ波の電位とを比較する比較器と
を有し、
前記ランプ波生成部は、前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う
固体撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子、撮像方法、および電子機器に関し、特に、より高速化を図ることができるようにした固体撮像素子、撮像方法、および電子機器に関する。
【背景技術】
【０００２】
従来、電子機器においては、デジタル信号をアナログ信号に変換するＤＡ（Digital to Analog）変換装置が種々使用されている。例えば、光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素（例えば、画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。
【０００３】
例えば、映像機器の分野では、物理量のうちの光（電磁波の一例）を検知するＣＣＤ（Charge Coupled Device）型あるいはＭＯＳ（Metal Oxide Semiconductor）やＣＭＯＳ（Complementary Metal-oxide Semiconductor）型の固体撮像装置が使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。ここで”固体”とは半導体製であることを意味している。
【０００４】
また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。例えば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。
【０００５】
例えば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子）を前記能動素子で増幅し、画像情報として読み出す。
【０００６】
この種のＸ−Ｙアドレス型固体撮像素子では、例えば、画素トランジスタが２次元行列状に多数配列されて画素部が構成され、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される。ここで、ＭＯＳ（ＣＭＯＳを含む）型においては、アドレス制御の一例として、１行分を同時にアクセスして行単位で画素信号を画素部から読み出して外部に出力する方式が多く用いられている。
【０００７】
また、画素部から読み出されたアナログの画素信号を、アナログ−デジタル変換装置（ＡＤ変換装置；Analog Digital Converter）にてデジタル信号に変換してから外部に出力する方式が採られることもある（特許文献１または２を参照）。
【０００８】
ところで、特許文献１または２に記載のように、ＡＤ変換の方式には回路規模や処理速度、分解能などの観点から様々なものがある。その中には、アナログの単位信号とデジタル信号に変換するための単調に変化する参照信号とを比較するとともに、この比較処理と並行してカウント処理を行ない、比較処理が完了した時点のカウント値に基づいて単位信号のデジタル信号を取得する、いわゆるシングルスロープ積分型あるいはランプ信号比較型といわれるＡＤ変換方式がある。この単調に変化する参照信号の生成に、ＤＡ変換装置を使用することがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１５２０８２号公報
【特許文献２】特開２００２−２３２２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、CMOSイメージセンサの高速化に伴い、センサ全体のうちのシングルスロープＤＡコンバータにおけるＡＤ期間が占める割合が大きくなっている。そのため、このＡＤ期間を短縮することでDAコンバータの高速化を図り、これにより、CMOSイメージセンサの高速化を実現することが求められている。
【００１１】
本開示は、このような状況に鑑みてなされたものであり、より高速化を図ることができるようにするものである。
【課題を解決するための手段】
【００１２】
本開示の一側面の固体撮像素子は、画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、前記画素信号の電位と前記ランプ波の電位とを比較する比較器とを備え、前記ランプ波生成部は、前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う。
【００１３】
本開示の一側面の撮像方法は、画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、前記画素信号の電位と前記ランプ波の電位とを比較する比較器とを備える固体撮像素子の撮像方法において、前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットが行われる。
【００１４】
本開示の一側面の電子機器は、画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、前記画素信号の電位と前記ランプ波の電位とを比較する比較器とを有し、前記ランプ波生成部は、前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う固体撮像素子を備える。
【００１５】
本開示の一側面においては、データ相が開始されるタイミングで、ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットが行われる。
【発明の効果】
【００１６】
本開示の一側面によれば、より高速化を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本技術を適用したイメージセンサの第１の実施の形態の構成例を示すブロック図である。
【図２】画素を駆動する駆動パルスを示す図である。
【図３】従来のＡＤ変換部の駆動を説明する図である。
【図４】Ｄ相オフセットを行うＡＤ変換部の駆動を説明する図である。
【図５】カウンタの消費電流の抑制について説明する図である。
【図６】Ｄ相オフセットを行うイメージセンサのタイミングチャートを示す図である。
【図７】DAコンバータの構成例を示す回路図である。
【図８】ランプ波生成回路の構成例を示す回路図である。
【図９】ランプ波生成回路により生成されるランプ波を示す図である。
【図１０】ランプ波のＰ相オフセットの深さについて説明する図である。
【図１１】ランプ波の鈍りの改善について説明する図である。
【図１２】先カウント方式および後カウント方式について説明する図である。
【図１３】ゲイン連動について説明する図である。
【図１４】画素信号の補正方法について説明する図である。
【図１５】イメージセンサの固体調整について説明するフローチャートである。
【図１６】Ｄ相オフセットおよびＰ相オフセットを行うＡＤ変換部の駆動を説明する図である。
【図１７】Ｄ相オフセットおよびＰ相オフセットを行うイメージセンサのタイミングチャートを示す図である。
【図１８】本技術を適用したイメージセンサの第２の実施の形態の構成例を示すブロック図である。
【図１９】電子機器に搭載される撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１９】
図１は、本技術を適用したイメージセンサの第１の実施の形態の構成例を示すブロック図である。
【００２０】
図１において、イメージセンサ１１は、画素アレイ部１２、アドレスレコーダ１３、画素タイミング駆動回路１４、カラム信号処理回路１５、およびセンサコントローラ１６を備えて構成される。
【００２１】
画素アレイ部１２には、複数の画素２１がアレイ状に配置されており、それぞれの画素２１は、水平信号線を介して画素タイミング駆動回路１４に接続されるとともに、垂直信号線VSLを介してカラム信号処理回路１５に接続される。複数の画素２１は、図示しない光学系を介して照射される光の光量に応じた画素信号をそれぞれ出力し、それらの画素信号から、画素アレイ部１２に結像する被写体の画像が構築される。
【００２２】
画素２１は、光電変換を行うＰＤ（Photodiode）２２、ＰＤ２２の電荷をＦＤ（Floating Diffusion）２４に転送する転送トランジスタ２３、浮遊拡散領域であるＦＤ２４、ソースフォロワ回路を介して信号を伝搬する増幅トランジスタ２５、電子シャッタ行および読み出し行を選択する選択トランジスタ２６、および、ＦＤ２４をリセットするリセットトランジスタ２７を備えて構成される。なお、画素２１の駆動については、図２を参照して後述する。
【００２３】
アドレスレコーダ１３は、画素アレイ部１２の垂直方向のアクセスを制御し、画素タイミング駆動回路１４は、アドレスレコーダ１３からの制御信号と画素駆動パルスとの論理和に従って画素２１を駆動する。
【００２４】
カラム信号処理回路１５は、複数の画素２１から垂直信号線VSLを介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことで、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。例えば、カラム信号処理回路１５は、画素２１の列数に応じた複数のＡＤ変換器３３を有して構成され、画素２１の列ごとに並列的にCDS処理を行うことができる。また、カラム信号処理回路１５は、ソースフォロワ回路の負荷MOS部を形成する定電流回路３１、垂直信号線VSLの電位をアナログデジタル変換するためのシングルスロープ型のＤＡコンバータ３２を備える。
【００２５】
また、ＡＤ変換器３３は、キャパシタ３４および３５、コンパレータ３６、カウンタ３７を備えて構成される。キャパシタ３４には、垂直信号線VSLを介して画素信号の電位が印加され、キャパシタ３５には、ＤＡコンバータ３２から出力されるランプ波の電位が印加される。そして、コンパレータ３６は、垂直信号線VSLを介して供給される画素信号の電位と、ＤＡコンバータ３２から供給されるランプ波の電位とを比較して、それらの電位が交差するタイミングにおいて反転する反転パルスを出力する。カウンタ３７は、アナログ値をデジタル値に変換するために、画素信号の電位とランプ波の電位とが交差するタイミングに応じたＡＤ期間をカウントする。
【００２６】
センサコントローラ１６は、イメージセンサ１１の全体の駆動を制御する。例えば、制御回路１８は、イメージセンサ１１を構成する各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
【００２７】
次に、図２に示す信号を参照して、図１に示すように構成される画素２１の駆動について説明する。
【００２８】
図２には、１水平同期期間を示す水平同期信号、転送トランジスタ２３を駆動するTRG駆動パルス（読み出し時転送パルスおよび電子シャッタ時転送パルス）、リセットトランジスタ２７を駆動するRST駆動パルス（電子シャッタ時リセットパルスおよび読み出し時リセットパルス）、および、選択トランジスタ２６を駆動するSEL駆動パルス（読み出し時選択パルス）が示されている。
【００２９】
電子シャッタ時には、電子シャッタ時転送パルスおよび電子シャッタ時リセットパルスをオンすることでＰＤ２２の電位をリセット状態にする。その後、蓄積時間中にＰＤ２２に電荷を蓄積し、センサコントローラ１６から読み出しパルスが発行される。
【００３０】
読み出し時には、読み出し時リセットパルスをオンすることでＦＤ２４の電位をリセットさせた後、プリデータ相（Ｐ相）の電位をＡＤ変換する。その後、読み出し時転送パルスにてＰＤ２２の電荷をＦＤ２４へ転送させデータ相（Ｄ相）をＡＤ変換する。なお、読み出し時には読み出し時選択パルスはオン状態になっている。
【００３１】
次に、図３に示す信号を参照して、図１に示すように構成されるＡＤ変換器３３の一般的な駆動について説明する。
【００３２】
図３には、１水平同期期間を示す水平同期信号、ＤＡコンバータ３２から出力されるランプ信号の電位（実線）、垂直信号線VSLから出力される画素信号の電位（破線）、コンパレータ３６から出力される反転パルス、およびカウンタ３７の動作イメージが示されている。
【００３３】
一般的に、ＤＡコンバータ３２は、画素信号のリセットレベルを読み出すためのＰ相において一定の勾配で電位が順次降下する第１の傾斜を有し、画素信号のデータレベルを読み出すためのＤ相において一定の勾配で電位が順次降下する第２の傾斜を有するランプ波を生成する。また、コンパレータ３６は、画素信号の電位とランプ波の電位とを比較して、画素信号の電位とランプ波の電位とが交差するタイミングにおいて反転する反転パルスを出力する。そして、カウンタ３７は、Ｐ相においてランプ波が降下し始めたタイミングから、ランプ波の電位が画素信号の電位以下になったタイミングまでをカウント（Ｐ相カウント値）した後、Ｄ相においてランプ波が降下し始めたタイミングから、ランプ波の電位が画素信号の電位以下になったタイミングまでをカウント（Ｄ相カウント値）する。これにより、Ｐ相カウント値とＤ相カウント値との差分が、リセットノイズが除去された画素信号として取得される。
【００３４】
このように、従来、図３に示すようなランプ波を利用して画素信号のＡＤ変換が行われていた。
【００３５】
これに対し、本実施の形態のイメージセンサ１１では、Ｄ相が開始されるタイミングで、ランプ波の電位を、所定のオフセット電位だけ一括して降下させるオフセット（以下適宜、Ｄ相オフセットと称する）を行うことで、Ｄ相期間の短縮が図られている。
【００３６】
図４を参照して、Ｄ相オフセットを行うことによりＤ相期間の短縮を実現したＡＤ変換器３３の駆動について説明する。
【００３７】
図４の上側には、Ｄ相オフセットを行ったランプ波が示されており、図４の下側には、図３に示したような従来のランプ波が示されている。
【００３８】
図４に示すように、Ｄ相オフセットを行ったランプ波では、Ｄ相が開始されるタイミングで、ランプ波の電位を、所定のオフセット電位だけ一括して降下させるＤ相オフセットが行われる。このＤ相オフセットにおけるオフセット電位は、Ｐ相の出力値に基づいて決定される。
【００３９】
このように、Ｄ相オフセットを行ったランプ波は、従来のランプ波と比較して、Ｄ相オフセットの分だけ、電位を降下させるのに要する時間が短縮されるので、Ｄ相期間を短縮することができる。これにより、Ｄ相オフセットを行ったランプ波を採用することで、ＤＡコンバータ３２の高速化を図ることができる。
【００４０】
具体的には、ＡＤ変換器３３が9bitおよび27dB（カウンタ３７：576MHz，ＤＡコンバータ３２：288MHｚ）である場合、P相出力はワースト条件（最小条件）でも300LSBであることが確認された。このように、Ｄ相オフセットを行ったランプ波を用いて300LSBの削減を行った場合、Ｄ相期間を262ｎｓ短縮することができるため、イメージセンサ１１のフレームレートを7.3％向上させることができる。つまり、従来のフレームレートが30fpsであった場合、イメージセンサ１１では、フレームレートを37.3 fpsにすることができる。
【００４１】
さらに、Ｄ相オフセットを行ったランプ波を採用することで、カウンタ３７の消費電流を抑制することができる。
【００４２】
図５を参照して、カウンタ３７の消費電流の抑制について説明する。
【００４３】
図５の上側には、Ｄ相オフセットを行ったランプ波およびカウンタ消費電流が示されており、図４の下側には、図３に示したような従来のランプ波およびカウンタ消費電流が示されている。
【００４４】
図５に示すように、Ｄ相オフセットを行ったランプ波を採用することでＤ相期間が短縮され、Ｄ相においてカウンタ３７がカウントを行う期間も短縮される結果、カウンタ３７により消費される電流を削減することができる。従って、Ｄ相オフセットを行ったランプ波を採用したイメージセンサ１１では、上述したような高速化に加えて低消費化を同時に実現することができる。
【００４５】
次に、図６は、イメージセンサ１１のタイミングチャートを示す図である。
【００４６】
図６には、１水平同期期間を示す水平同期信号、Ｐ相オフセットイネーブル、Ｄ相オフセットイネーブル、ランプイネーブル、ランプリセット、ランプ波、読み出し時転送パルス、読み出し時リセットパルス、読み出し時選択パルス、電子シャッタ時転送パルス、および、電子シャッタ時リセットパルスが示されている。
【００４７】
イメージセンサ１１では、Ｐ相オフセットイネーブル、Ｄ相オフセットイネーブル、ランプイネーブル、ランプリセットの入力信号に基づいて、ランプ波を生成する制御が実施される。Ｐ相オフセットイネーブルがローレベルの期間中、ランプ波の出力を一定電位だけ上げることができ、Ｄ相オフセットイネーブルがハイレベルの期間中、ランプ波の出力を一定電位だけ下げる（Ｄ相オフセットを実行する）ことができる。また、ランプイネーブルがハイレベルの期間中、ランプ波が一定の勾配で電位が降下し、ランプリセットがオンになるとランプ波がリセットされる。
【００４８】
電子シャッタ時には、電子シャッタ時転送パルスおよび電子シャッタ時リセットパルスをオンすることでＰＤ２２の電位をリセット状態にする。その後、蓄積時間中にＰＤ２２に電荷を蓄積し、センサコントローラ１６から読み出しパルスが発行される。
【００４９】
読み出し時には、読み出し時リセットパルスをオンすることでＦＤ２４の電位をリセットさせた後、プリデータ相（Ｐ相）の電位をＡＤ変換する。その後、読み出し時転送パルスにてＰＤ２２の電荷をＦＤ２４へ転送させデータ相（Ｄ相）をＡＤ変換する。なお、読み出し時には読み出し時選択パルスはオン状態になっている。
【００５０】
このように、イメージセンサ１１では、Ｄ相オフセットイネーブルを導入し、ランプ波におけるＤ相オフセットを行うことにより、上述したようにＤＡコンバータ３２の高速化を実現するとともに、カウンタ３７の低消費化を実現することができる。
【００５１】
次に、図７は、ＤＡコンバータ３２の構成例を示す回路図である。
【００５２】
図７に示すように、ＤＡコンバータ３２は、基準電流生成回路（IREF）４１、クランプ量制御回路（CLP DAC）４２、ゲイン制御回路（PGC DAC）４３、ランプ波生成回路（RAMP DAC）４４、および終端抵抗４５を備えて構成される。また、ＤＡコンバータ３２は、電源電圧VSSおよびVDDに接続されるとともに、バンドギャップ基準電圧VBGRが入力され、ランプ波（RAMP）を出力する。そして、ＤＡコンバータ３２では、それぞれ回路中に矢印を示したMOSトランジスタを可変させることでランプスロープを出力するなどの制御が行われる。
【００５３】
基準電流生成回路４１は、バンドギャップ基準電圧VBGRに従った基準電流を生成して、クランプ量制御回路４２に供給する。
【００５４】
クランプ量制御回路４２は、２種類のクランプ回路を有しており、第１のクランプ回路（COARSE CLP）では大きなレンジのクランプを行い、第２のクランプ回路（FINE CLP）では精度の高いクランプを行う。例えば、クランプ量制御回路４２は、撮像しているフレームのたびに黒レベル量によって２種類のクランプ回路を併用してクランプを実現する。
【００５５】
ゲイン制御回路４３は、ＤＡコンバータ３２から出力されるランプ波のゲインを制御する。
【００５６】
ランプ波生成回路４４は、一定の勾配で電位が降下する傾斜（ランプスロープ）を生成する。さらに、ランプ波生成回路４４は、図６に示したＤ相オフセットイネーブルに従って、Ｄ相オフセット期間中は内部の一部の電流をオフすることで、最終段の終端抵抗４５に流れる電流を低減することによって出力電圧を低下させ、Ｄ相オフセットを実行する。
【００５７】
次に、図８および図９を参照して、図７のランプ波生成回路４４によるＤ相オフセットを行ったランプ波の生成について説明する。
【００５８】
図８には、ランプ波生成回路４４の構成例を示す回路図が示されており、図９には、ランプ波生成回路４４から出力されるランプ波が示されている。
【００５９】
図８に示すように、ランプ波生成回路４４は、Ｎ＋１個のトランジスタによって電流を制御することができ、ランプ波は、Ｎ＋１個のトランジスタのトータルの電流と終端抵抗４５の抵抗値Ｒとの積に従った値となる。
【００６０】
従来のランプ波は、図９の左側に示すように、０番目のトランジスタからN番目のトランジスタまで順次、一定の間隔（クロック）でトランジスタをオフにする制御が行われることで、一定の勾配で電位が低下することによって生成される。
【００６１】
一方、Ｄ相オフセットを行ったランプ波では、図９の右側に示すように、Ｄ相が開始されるタイミングで、オフセット電位に従った個数のトランジスタが同時に一括してオフされることによりＤ相オフセットが実行される。その後、一定の間隔（クロック）で順次、トランジスタをオフにする制御が行われる。このように、ランプ波生成回路４４ではＤ相オフセットを行ったランプ波が生成される。
【００６２】
以上のように、イメージセンサ１１は、Ｄ相オフセットを行ったランプ波を生成し、これにより、上述したような高速化および低消費電力化を図ることができる。
【００６３】
ところで、例えば、Ｐ相オフセットが浅いランプ波を採用した場合に、高速化および低消費電力化を図ることができると想定されるが、その場合には、適正な画像を得ることができない恐れがある。
【００６４】
図１０を参照して、ランプ波のＰ相オフセットの深さについて説明する。図１０Ａには、Ｐ相オフセットが深いランプ波が示されており、図１０Ｂには、Ｐ相オフセットが浅いランプ波が示されている。
【００６５】
例えば、一般的に、イメージセンサ１１に太陽光が入射した場合には、ＰＤ２２から電荷が溢れ出るため、図示するように、垂直信号線VSLを介して出力される信号は傾斜することになる。この場合、図１０Ａで破線により囲って示すように、Ｐ相オフセットが深いランプ波では、垂直信号線VSLを介して出力される信号がＰ相ランプ波と交差せずに、その画素データはフルコード（白飛び）となる。そのため、画像としては真っ白になり、太陽光が入射した画像として妥当なものを得ることができる。
【００６６】
これに対し、図１０Ｂで破線により囲って示すように、Ｐ相オフセットが浅いランプ波では、太陽光が入射しても、垂直信号線VSLを介して出力される信号がＰ相ランプ波と交差してしまうことが有り、その画素データはフルコードとならないことがある。そのため、太陽光が入射しているにも関わらず、画像としては灰色となり、太陽光が入射した画像として妥当なものを得ることができない。
【００６７】
このように、Ｐ相オフセットの深さを浅くした場合には、適正な画像を得ることができず、Ｐ相オフセットが浅いランプ波を、イメージセンサ１１に採用することは好ましくない。
【００６８】
ところで、イメージセンサ１１において、Ｄ相オフセットを行ったランプ波を採用することで、ランプ波の鈍りを改善することができる。
【００６９】
図１１を参照して、ランプ波の鈍りの改善について説明する。
【００７０】
図１１Ａには、カラム信号処理回路１５の構成が示されており、図１１Ｂには、図３に示したような従来のランプ波が示されており、図１１Ｃには、図４に示したようなＤ相オフセットを行ったランプ波が示されている。
【００７１】
一般的に、ＤＡコンバータ３２からランプ波を出力する信号線には、図１１Ａに示すように、寄生抵抗Ｒおよび寄生容量Ｃが発生して、ローパスフィルタとして働くことになる。そのため、従来のランプ波は、図１１Ｂにおいて破線で示すように、寄生抵抗Ｒおよび寄生容量Ｃの影響によって、特に傾斜し始めるあたりで波形が鈍ることがあった。
【００７２】
これに対し、Ｄ相オフセットを行ったランプ波は、図１１Ｃに示すように、傾斜し始めるタイミングで急激に電位が降下するため、寄生抵抗Ｒおよび寄生容量Ｃの影響による鈍りの発生を低減することができる。これにより、より正確に画素信号をＡＤ変換することができる。
【００７３】
ところで、カウンタ３７のカウント方式として、先カウント方式および後カウント方式があり、イメージセンサ１１では、どちらの方式も採用することができる。
【００７４】
図１２を参照して、カウンタ３７のカウント方式について説明する。図１２Ａには、先カウント方式が示されており、図１２Ｂには、後カウント方式が示されている。また、図１２では、Ｄ相オフセットを行ったランプ波が実線で示され、通常のランプ波が二点鎖線で示されている。
【００７５】
図１２Ａに示すように、先カウント方式は、ランプ波の傾斜が開始したタイミングから、ランプ波が画素信号と交差するタイミングまでをカウントする。また、図１２Ｂに示すように、後カウント方式は、ランプ波が画素信号と交差したタイミングからランプ波の傾斜が終了するタイミングまでをカウントする。そして、図１２に示すように、先カウント方式および後カウント方式のどちらにおいても、Ｄ相オフセットを行ったランプ波では、Ｄ相において画素信号の電位とランプ波の電位とが交差するまでのタイミングが短縮される結果、カウンタ消費電流を低消費化することができる。
【００７６】
次に、図１３を参照して、ゲイン連動について説明する。
【００７７】
図１３において、縦軸は画素値の頻度を示し、横軸はＰ相出力値（LSB：Least Significant Bit）を示している。
【００７８】
図１３に示すように、Ｐ相出力値の分布はゲインによって異なるものとなり、例えば、高ゲインであれば頻度が低くなるとともに分布が広くなり、低ゲインであれば頻度が高くなるとともに分布が狭くなる。従って、Ｄ相オフセットを行う際のオフセット電位はゲインに連動して、ゲインごとに最適な値となるように変更することができる。
【００７９】
例えば、高ゲイン時のオフセット電位は、高ゲイン時におけるＰ相出力値の最小値に設定し、低ゲイン時のオフセット電位は、低ゲイン時におけるＰ相出力値の最小値に設定することができる。従って、低ゲイン時には、オフセット電位を大きな値に設定することができ、より高速化および低消費化を図ることができる。
【００８０】
次に、図１４を参照して、画素信号の補正方法について説明する。
【００８１】
Ｄ相オフセットを行ったランプ波を採用した場合には、オフセット電位に応じてＤ相が短縮された分だけ画素信号が本来の値とは異なるものとなるため、オフセット電位に従って画素信号を補正する必要がある。
【００８２】
例えば、イメージセンサ１１では、カウンタ３７において、Ｄ相が短縮された分のオフセットを発生させることで、ＡＤ変換を行う際に、画素信号を補正することができる。また、例えば、イメージセンサ１１のロジック部におけるセンサデータユニット１０１において、ＡＤ変換が行われた後の画素信号に対してＤ相が短縮された分のオフセットを発生させることで、画素信号を補正することができる。さらに、例えば、イメージセンサ１１の外部で、イメージセンサ１１の後段のデジタルシグナルプロセッサ１０２において、Ｄ相が短縮された分のオフセットを発生させることで、画素信号を補正することができる。
【００８３】
図１５は、イメージセンサ１１の固体調整について説明するフローチャートである。
【００８４】
例えば、イメージセンサ１１の出荷前の選別（測定）時において個体ごとに調整が行われ、ステップＳ１１において、オフセットなしの通常状態のランプ波（図３に示したような従来のランプ波）で、Ｐ相カウント値の最小値を測定する。
【００８５】
ステップＳ１２において、ステップＳ１１で測定した最小値をイメージセンサ１１の内部にあるメモリ（図示せず）に格納する。そして、ＤＡコンバータ３２がＤ相オフセットを行う際のオフセット電位の設定値として、このメモリに格納した値を参照するように設定を行う。
【００８６】
ステップＳ１３において、ステップＳ１２での設定に従って、図４に示したようなＤ相オフセットを行ったランプ波を生成し、その他の測定実験を実施する。
【００８７】
このように、イメージセンサ１１の固体調整を行って、個体ごとに適切なオフセット電位でＤ相オフセットを行うように設定が行われる。
【００８８】
次に、図１６を参照して、Ｄ相オフセットおよびＰ相オフセットを行うＡＤ変換部の駆動について説明する。
【００８９】
図１６の上側には、Ｄ相オフセットおよびＰ相オフセットを行ったランプ波およびカウンタ消費電流が示されており、図４の下側には、図３に示したような従来のランプ波およびカウンタ消費電流が示されている。
【００９０】
例えば、上述したようなＤ相オフセットを行うのと同様に、選別時や固体調整時にチューニングすることができるのであれば、図１６に示すようにＰ相オフセットを行うことで、Ｐ相期間の短縮を図ることができる。即ち、Ｐ相出力値が事前に測定できていれば、Ｐ相およびＤ相ともに、ＤＡスロープ期間とカウンタ期間を短縮することができる。
【００９１】
つまり、ＤＡコンバータ３２は、P相が開始されるタイミングで、ランプ波の電位を、所定のオフセット電位だけ一括して降下させるＰ相オフセットを行ったランプ波を生成する。このように、Ｐ相オフセットを加えることによって、Ｄ相オフセットだけを行った場合と比較して、約２倍の高速化および低消費化を実現することができる。
【００９２】
図１７には、Ｐ相オフセットおよびＤ相オフセットを行ったランプ波を採用したときのタイミングチャートが示されている。
【００９３】
図１７には、図６と同様に、水平同期信号、Ｐ相オフセットイネーブル信号、Ｄ相オフセットイネーブル信号、ランプイネーブル信号、ランプリセット信号、ランプ波、読み出し時転送パルス、読み出し時リセットパルス、読み出し時選択パルス、電子シャッタ時転送パルス、および電子シャッタ時リセットパルスが示されている。
【００９４】
図１７において、Ｄ相オフセットイネーブルにおける破線で囲った部分でパルスを２トグルさせることでＰ相オフセットおよびＤ相オフセットを行うことができ、Ｐ相期間およびＤ相期間の両方を短縮することができる。なお、Ｐ相オフセットのみ、または、Ｄ相オフセットのみの場合には、それぞれ片方のパルスを用いればよい。ここで、図１７を参照して説明したＰ相オフセットとは、Ｄ相オフセットイネーブルによりランプ波の出力を一定電位だけ下げることにより実現されるＰ相期間におけるオフセットであり、Ｐ相オフセットイネーブルによりランプ波の出力を一定電位だけ上げるオフセットとは異なるものである。
【００９５】
次に、図１８は、本技術を適用したイメージセンサの第２の実施の形態の構成例を示すブロック図である。
【００９６】
図１８に示すイメージセンサ１１Ａにおいて、図１のイメージセンサ１１と共通する構成については同一の符号を付し、その詳細な説明は省略する。
【００９７】
図１８に示すように、イメージセンサ１１Ａは、アドレスレコーダ１３、画素タイミング駆動回路１４、およびセンサコントローラ１６を備える点で、図１のイメージセンサ１１と共通の構成とされる。但し、イメージセンサ１１Ａは、画素アレイ部１２Ａが画素信号を垂直方向の上側および下側の両方に出力することができ、画素アレイ部１２Ａの垂直方向の下側にカラム信号処理回路１５ａが配置され、画素アレイ部１２Ａの垂直方向の上側にカラム信号処理回路１５ｂが配置されて構成される。
【００９８】
このように構成されるイメージセンサ１１Ａにおいて、図１のイメージセンサ１１と同様に、カラム信号処理回路１５ａおよび１５ｂにおいてＤ相オフセットを行ったランプ波を採用することで、高速化および低消費化を図ることができる。
【００９９】
また、イメージセンサ１１Ａでは、例えば、ＤＡコンバータ３２ａではＤ相オフセットを行ったランプ波を生成する一方、ＤＡコンバータ３２ｂでは通常のランプ波を生成するようにしてもよい。この場合、本願出願人が出願済みの特願２０１４−０４４０３６に開示されているようなオフセットずらしを（ＡＤ変換器３３ごとにＤ相オフセットの有無を交互に）実現することができるため、ノイズ低減効果を得ることができる。即ち、カラム信号処理回路１５ａとカラム信号処理回路１５ｂとの少なくとも一方がＤ相オフセットを行えばよい。
【０１００】
以上のように、本実施の形態のイメージセンサ１１では、ＤＡコンバータ３２の高速化を実現することにより、近年要求されているCMOSイメージセンサの高速化を実現することができる。また、一般的なシングルスロープ型のDAコンバータでは高速化に不向きであったのに対し、イメージセンサ１１では、シングルスロープ型のＤＡコンバータ３２であっても、他の構造のDAコンバータに匹敵するスピードを実現することができる。さらに、イメージセンサ１１では、高速化に加えてカウンタの消費電流を低消費化することができる。よって、CMOSイメージセンサで望まれている高速化および低消費化の両方を満たすことができる。
【０１０１】
なお、上述したような各実施の形態のイメージセンサ１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１０２】
図１９は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【０１０３】
図１９に示すように、撮像装置２０１は、光学系２０２、撮像素子２０３、信号処理回路２０４、モニタ２０５、およびメモリ２０６を備えて構成され、静止画像および動画像を撮像可能である。
【０１０４】
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子２０３に導き、撮像素子２０３の受光面（センサ部）に結像させる。
【０１０５】
撮像素子２０３としては、上述した実施の形態のイメージセンサ１１が適用される。撮像素子２０３には、光学系２０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子２０３に蓄積された電子に応じた信号が信号処理回路２０４に供給される。
【０１０６】
信号処理回路２０４は、撮像素子２０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路２０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０５に供給されて表示されたり、メモリ２０６に供給されて記憶（記録）されたりする。
【０１０７】
このように構成されている撮像装置２０１では、上述した実施の形態のイメージセンサ１１を適用することによって、例えば、より高フレームレートで画像を撮像することができる。
【０１０８】
なお、本技術は以下のような構成も取ることができる。
（１）
画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、
前記画素信号の電位と前記ランプ波の電位とを比較する比較器と
を備え、
前記ランプ波生成部は、前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う
固体撮像素子。
（２）
前記比較器により求められる前記画素信号の電位と前記ランプ波の電位とが交差するタイミングに応じた期間をカウントするカウント部
をさらに備える上記（１）に記載の固体撮像素子。
（３）
前記ランプ波生成部がデータ相オフセットを行う際のオフセット電位は、プリデータ相の出力値に基づいて決定される
上記（１）または（２）に記載の固体撮像素子。
（４）
前記ランプ波生成部は、前記プリデータ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う
上記（１）から（３）までのいずれかに記載の固体撮像素子。
（５）
複数の前記画素がアレイ状に配置された画素アレイ部と、
前記画素アレイ部に前記画素が配置される垂直方向の上側に配置される第１のカラム信号処理回路と、
前記画素アレイ部に前記画素が配置される垂直方向の下側に配置される第２のカラム信号処理回路と
をさらに備え、
前記第１のカラム信号処理回路に前記ランプ波を供給する第１のランプ波生成部、および、前記第２のカラム信号処理回路に前記ランプ波を供給する第２のランプ波生成部の少なくとも一方が、前記データ相オフセットを行う
上記（１）から（４）までのいずれかに記載の固体撮像素子。
（６）
画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、前記画素信号の電位と前記ランプ波の電位とを比較する比較器とを備える固体撮像素子の撮像方法において、
前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットが行われる
撮像方法。
（７）
画素から出力される画素信号のリセットレベルを読み出すためのプリデータ相において一定の勾配で電位が順次降下する傾斜を有し、前記画素信号のデータレベルを読み出すためのデータ相において一定の勾配で電位が順次降下する傾斜を有するランプ波を生成するランプ波生成部と、
前記画素信号の電位と前記ランプ波の電位とを比較する比較器と
を有し、
前記ランプ波生成部は、前記データ相が開始されるタイミングで、前記ランプ波の電位を、所定のオフセット電位だけ一括して降下させるデータ相オフセットを行う
固体撮像素子を備える電子機器。
【０１０９】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１１０】
１１  イメージセンサ，  １２  画素アレイ部，  １３  アドレスレコーダ，  １４  画素タイミング駆動回路，  １５  カラム信号処理回路，  １６  センサコントローラ，  ２１  画素，  ２２  ＰＤ，  ２３  転送トランジスタ，  ２４  ＦＤ，  ２５  増幅トランジスタ，  ２６  選択トランジスタ，  ２７  リセットトランジスタ，  ３１  定電流回路，  ３２  DAコンバータ，  ３３  ＡＤ変換器，  ３４および３５  キャパシタ，  ３６  コンパレータ，  ３７  カウンタ，  ４１  基準電流生成回路，  ４２  クランプ量制御回路，  ４３  ゲイン制御回路，  ４４  ランプ波生成回路，  ４５  終端抵抗
【図１】
2016048813.tif 000003
【図２】
2016048813.tif 000004
【図３】
2016048813.tif 000005
【図４】
2016048813.tif 000006
【図５】
2016048813.tif 000007
【図６】
2016048813.tif 000008
【図７】
2016048813.tif 000009
【図８】
2016048813.tif 000010
【図９】
2016048813.tif 000011
【図１０】
2016048813.tif 000012
【図１１】
2016048813.tif 000013
【図１２】
2016048813.tif 000014
【図１３】
2016048813.tif 000015
【図１４】
2016048813.tif 000016
【図１５】
2016048813.tif 000017
【図１６】
2016048813.tif 000018
【図１７】
2016048813.tif 000019
【図１８】
2016048813.tif 000020
【図１９】
2016048813.tif 000021