(57)【要約】【課題】電波ノイズによって表示部の輝度変化が生じることを低減又は解消する。【解決手段】列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、データ線と走査線の各交差点に対応して画素が形成されている表示部と、走査線のそれぞれに対して走査線駆動信号を与える走査線駆動部と、データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ定電流とされるデータ線駆動信号を出力するデータ線駆動部とを備える。さらにデータ線駆動部が出力する定電流値を規定する基準電流を、基準電圧に応じた定電流として生成する第１電流調整部と、基準電流の電流経路に接続され、能動素子を用いた定電流回路とされた第２電流調整部とを有するようにして電波ノイズによるデータ線駆動信号の電流値変動を防止する。【選択図】図４
2016095357.tif 000002
【特許請求の範囲】
【請求項１】
列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、
前記走査線のそれぞれに対して走査線駆動信号を与える走査線駆動部と、
前記データ線のそれぞれに対するデータ線駆動信号として、表示データで規定される画素の階調値に応じた時間長だけ定電流を出力するデータ線駆動部と、
を備え、
前記データ線駆動信号の電流値を規定する基準電流を、基準電圧に応じた定電流として生成する第１電流調整部と、
前記基準電流の電流経路に接続され、能動素子を用いた定電流回路とされた第２電流調整部と、を有する
表示装置。
【請求項２】
前記第１電流調整部は、少なくとも前記データ線駆動部を含む集積回路内に設けられ、
前記第２電流調整部は、前記集積回路外に設けられる
請求項１に記載の表示装置。
【請求項３】
前記第１電流調整部は、オペアンプが前記基準電圧を基準として負帰還をかけて、前記第２電流調整部との接続点の電圧が前記基準電圧と同等の電圧となるように、前記基準電流の電流値を決定する構成とされ、
前記第２電流調整部は、前記第１電流調整部との接続点とグランド間にトランジスタ素子と抵抗が直列接続され、前記トランジスタ素子の制御端子は、固定電圧を分圧した電圧ノードに接続されている構成である
請求項１又は請求項２に記載の表示装置。
【請求項４】
前記第１電流調整部は、前記基準電圧が制御信号に応じて可変されることに応じて前記基準電流の電流値を可変する構成である
請求項１乃至請求項４のいずれかに記載の表示装置。
【請求項５】
列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、
前記走査線のそれぞれに対して走査線駆動信号を与える走査線駆動部と、
前記データ線のそれぞれに対するデータ線駆動信号として、表示データで規定される画素の階調値に応じた時間長だけ定電流を出力するデータ線駆動部と、
を備えた表示装置の表示駆動方法として、
基準電圧値に応じた定電流として生成される基準電流が、その電流経路に接続された能動素子を用いた定電流回路で調整されるようにし、
前記基準電流によって前記データ線駆動信号の電流値が規定されるようにした、
表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置、表示駆動方法に関し、特にデータ線と走査線が複数配設され、データ線と走査線の各交差点に対応して画素が形成されている表示パネルの駆動技術に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２０００−２９３２４５号公報
【背景技術】
【０００３】
画像を表示する表示パネルとして、ＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を用いる表示装置、ＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）を用いる表示装置等が知られている。多くの表示装置では、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがそれぞれ複数配設され、データ線と走査線の各交差点に対応して画素が形成されている表示部を有する。
そしていわゆる線順次走査の場合、走査線ドライバが順次走査線を選択していきながら、データ線ドライバが、各データ線に１ライン分のデータ線駆動信号を出力することで画素としての各ドットの表示が制御される。
【０００４】
上記特許文献１には、データ線ドライバが定電流ドライバとされ、各データ線に出力する定電流を生成するための基準電流を、ＩＣの外付けの基準抵抗を用いた基準電流生成回路で生成する構成が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで例えばパッシブマトリクス駆動ＯＬＥＤ表示装置としてデータ線に対し定電流駆動を行い、階調を定電流のデータ線駆動信号の幅（オン期間）で制御する駆動方式を考える。データ線駆動信号としての定電流値は、基準電流生成回路で生成される基準電流値に応じたものとなるが、このため基準電流値が変動すると、データ線駆動信号の定電流値が変動する。このデータ線駆動信号の変動は、表示パネル上での輝度変化として視認される。
【０００６】
基準電流が変動する大きな要因のひとつとして電波ノイズがある。表示装置近傍に電波ノイズ源があると、電波ノイズの印加によって基準電流を決める基準抵抗にかかる電圧が変動し、これによって基準電流値が変動してしまう。つまり電波ノイズによって表示パネル上での輝度変化が引き起こされてしまうという問題が生ずる。
本発明では、このような電波ノイズによる輝度変化を低減し、表示性能のよい表示装置を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る表示装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、前記走査線のそれぞれに対して走査線駆動信号を与える走査線駆動部と、前記データ線のそれぞれに対するデータ線駆動信号として、表示データで規定される画素の階調値に応じた時間長だけ定電流を出力するデータ線駆動部とを備える。また前記データ線駆動信号の電流値を規定する基準電流を、基準電圧に応じた定電流として生成する第１電流調整部と、前記基準電流の電流経路に接続され、能動素子を用いた定電流回路とされた第２電流調整部とを有する。
定電流回路としての第１電流調整部により定電流の基準電流が生成されるが、この基準電流が電波ノイズによる変動を低減させるように第２電流調整部により安定化させる。
【０００８】
上記した表示駆動装置においては、前記第１電流調整部は、少なくとも前記データ線駆動部を含む集積回路内に設けられ、前記第２電流調整部は、前記集積回路外に設けられることが考えられる。
第２電流調整部は基準電流の電流経路に接続されるため、これを集積回路外に配置して、基準電流値を設定する外付けの基準抵抗としての機能を持たせる。特にこの場合に、集積回路外の配線により電波ノイズの影響が大きくなるため、第２電流調整部で基準電流を安定化させることが好適となる。
【０００９】
上記した表示駆動装置においては、前記第１電流調整部は、オペアンプが前記基準電圧を基準として負帰還をかけて、前記第２電流調整部との接続点の電圧が前記基準電圧と同等の電圧となるように、前記基準電流の電流値を決定する構成とされ、
前記第２電流調整部は、前記第１電流調整部との接続点とグランド間にトランジスタ素子と抵抗が直列接続され、前記トランジスタ素子の制御端子は、固定電圧を分圧した電圧ノードに接続されている構成である。
この回路構成により、第１電流調整部と第２電流調整部の接続点の抵抗値と電圧値が、電波ノイズがあっても安定するようにする。
【００１０】
本発明に係る表示駆動方法は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、前記走査線のそれぞれに対して走査線駆動信号を与える走査線駆動部と、前記データ線のそれぞれに対するデータ線駆動信号として、表示データで規定される画素の階調値に応じた時間長だけ定電流を出力するデータ線駆動部とを備えた表示装置の表示駆動方法として、基準電圧値に応じた定電流として生成される基準電流が、その電流経路に接続された能動素子を用いた定電流回路で調整されるようにし、前記基準電流によって前記データ線駆動信号の電流値が規定されるようにしたものである。
即ちデータ線駆動信号の定電流値を規定する基準電流が、電波ノイズにより変動することを低減させる表示駆動方法である。
【発明の効果】
【００１１】
本発明によれば、外部からの電波ノイズによって生ずる表示輝度の変動を軽減することができ、良好な表示品質の表示装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態の表示装置及びＭＰＵのブロック図である。
【図２】実施の形態のコントローラＩＣ内のブロック図である。
【図３】実施の形態の表示装置におけるアノードドライバ、カソードドライバ、画素を等価的に示した説明図である。
【図４】実施の形態のアノードドライバからの定電流出力に関する回路構成の説明図である。
【図５】比較例及び実施の形態の基準電流の生成のための回路の説明図である。
【図６】実施の形態の第２電流調整部の変形例の説明図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を説明する。
図１は実施の形態の表示装置１と、表示装置１の表示動作制御を行うＭＰＵ（Micro Processing Unit：演算装置）２を示している。
表示装置１は、表示画面を構成する表示部１０と、コントローラＩＣ（Integrated Circuit）２０と、カソードドライバ２１を有する。
【００１４】
表示部１０は、データ線ＤＬと、走査線ＳＬとが、それぞれ複数配設され、データ線ＤＬと走査線ＳＬの各交差点に対応して画素が形成されている。例えば２５６本のデータ線ＤＬ１〜ＤＬ２５６と、１２８本の走査線ＳＬ１〜ＳＬ１２８とが配設され、これに応じて２５６個の画素が水平方向に配置され、１２８個の画素が垂直方向に配置される。
従って表示部１０は、表示画像を構成する画素として２５６×１２８＝３２７６８個の画素を有する。本実施の形態の場合、各画素はＯＬＥＤを用いた自発光素子として形成される。もちろん画素数、データ線数、走査線数は一例に過ぎない。
２５６本のデータ線ＤＬ１〜ＤＬ２５６のそれぞれは、表示部１０の列方向（垂直方向）に並ぶ１２８個の画素に共通に接続されている。また１２８本の走査線ＳＬ１〜ＳＬ１２８のそれぞれは、行方向（水平方向）に並ぶ２５６個の画素に共通に接続されている。
走査線ＳＬで選択されたラインの２５６個の画素に、データ線ＤＬから表示データ（階調値）に基づくデータ線駆動信号が与えられることで、当該ラインの各画素が、表示データに応じた輝度（階調）で発光駆動される。
なお「ライン」とは１つの走査線や、１つの走査線に接続された２５６個の画素の単位を意味するものとして用いている。
【００１５】
この表示部１０の表示駆動のためにコントローラＩＣ２０、カソードドライバ２１が設けられる。
コントローラＩＣ２０は、駆動制御部３１、表示データ記憶部３２、アノードドライバ３３を有する。アノードドライバ３３は、データ線ＤＬ１〜ＤＬ２５６を駆動する。このアノードドライバ３３が請求項にいうデータ線駆動部の例となる。
本例の場合、アノードドライバ３３は、駆動制御部３１から階調に応じた時間長のパルス信号（駆動制御信号ＡＤＳ）が与えられることに応じて、その駆動制御信号ＡＤＳで規定される期間にデータ線ＤＬに対して定電流出力を行う。データ線ＤＬに与えられる定電流信号を「データ線駆動信号」と呼ぶ。
即ち本例の表示装置１は、パッシブマトリクス駆動ＯＬＥＤ表示装置であり、またデータ線ＤＬに対し定電流駆動を行い、階調を定電流のデータ線駆動信号の幅（オン期間）で制御する駆動方式を採用する。
【００１６】
アノードドライバ３３がデータ線ＤＬに出力する定電流を生成するために第１電流調整部３３ａ、第２電流調整部５０が設けられている。
実施の形態の例としては、第１電流調整部３３ａはアノードドライバ３３の内部（この例ではコントローラＩＣ２０としての集積回路の内部）に搭載される回路部としており、第２電流調整部５０は、コントローラＩＣ２０に対して外付けされる素子で構成される回路としている。但し、第１電流調整部３３ａは必ずしもコントローラＩＣ２０の内部でなくてもよい。またアノードドライバ３３が、駆動制御部３１を有するコントローラＩＣ２０とは別体のチップ（集積回路）で構成される場合もある。その場合、第１電流調整部３３ａはアノードドライバ３３としての集積回路内に設けられることも想定される。
【００１７】
駆動制御部３１は、ＭＰＵ２との間でコマンドや表示データの通信を行い、コマンドに応じた表示動作を制御する。例えば駆動制御部３１は、表示開始のコマンドを受信すると、それに応じてタイミング設定を行って、カソードドライバ制御信号ＣＡをカソードドライバ２１に与え、走査線ＳＬの走査を開始させる。またカソードドライバ２１による走査に同期させてアノードドライバ３３から２５６本のデータ線ＤＬの駆動を実行させる。
アノードドライバ３３によるデータ線ＤＬの駆動に関しては、駆動制御部３１は、ＭＰＵ２から受信した表示データを表示データ記憶部３２に記憶させると共に、上記の走査タイミングに合わせて、表示データに基づく駆動制御信号ＡＤＳをアノードドライバ３３に供給する。これに応じてアノードドライバ３３が階調に応じたデータ線駆動信号をデータ線ＤＬに出力する。
このような制御により、選択されているライン、つまりカソードドライバ２１から選択レベルの走査信号が与えられている１つの走査線ＳＬ上の各画素が発光駆動される。順次各ラインが発光駆動されていくことで、フレーム画像表示が実現される。
【００１８】
カソードドライバ２１は、走査線ＳＬの一端から走査信号を与える走査線駆動部として機能する。
カソードドライバ２１は、そのＱ１出力端子〜Ｑ１２８出力端子が、それぞれ走査線ＳＬ１〜ＳＬ１２８に接続された状態で配置されている。そして走査方向ＳＤとして示すように、Ｑ１出力端子からＱ１２８出力端子に向かって選択レベルの走査信号を順次出力することで、走査線ＳＬ１〜ＳＬ１２８を順次選択状態とする走査を行う。
【００１９】
図１の表示装置１の各部を詳細に説明する。
まず図２は、コントローラＩＣ２０の内部を示しているが、特に駆動制御部３１内を詳細に示したものである。
駆動制御部３１内には、ＭＰＵインターフェース４１、コマンドデコーダ４２、発振回路４３、タイミングコントローラ４４が設けられる。
【００２０】
ＭＰＵインターフェース４１は、上述したＭＰＵ２との間の各種通信を行うインターフェース回路部である。具体的には表示データやコマンド信号、輝度設定値の送受信がＭＰＵインターフェース４１とＭＰＵ２の間で行われる。
コマンドデコーダ４２は、ＭＰＵ２から送信されてきたコマンド信号を図示しない内部レジスタに取り込むと共に、コマンド信号のデコードを行う。そしてコマンドデコーダ４２は、取り込んだコマンド信号の内容に応じた動作を実行させるべく、タイミングコントローラ４４に必要な通知を行う。またコマンドデコーダ４２は取り込んだ表示データを表示データ記憶部３２に記憶させる。
【００２１】
発振回路４３は、表示駆動制御のためのクロック信号ＣＫを発生させる。
クロック信号ＣＫは表示データ記憶部３２に供給されてデータの書込／読出動作のクロックとして用いられる。またクロック信号ＣＫはタイミングコントローラ４４の処理に使用される。
【００２２】
タイミングコントローラ４４は、表示部１０の走査線ＳＬ、データ線ＤＬの駆動タイミングを設定する。そしてタイミングコントローラ４４はカソードドライバ制御信号ＣＡを出力して、カソードドライバ２１によるライン走査を実行させる。
またタイミングコントローラ４４はアノードドライバ３３に駆動制御信号ＡＤＳを出力してデータ線ＤＬの駆動（データ線駆動信号としての定電流出力）を実行させる。またこの動作のために、表示データを表示データ記憶部３２から読み出し、表示データに基づいて駆動制御信号ＡＤＳを生成する。これにより、アノードドライバ３３が、各走査線ＳＬの走査タイミングにあわせて、該当ラインの各画素に駆動制御信号に応じた定電流（データ線駆動信号）の出力を行うことになる。
【００２３】
次に図３は、表示部１０、アノードドライバ３３、カソードドライバ２１の構成を等価回路として示したものである。
図３に示すように表示部１０においては走査線ＳＬとデータ線ＤＬの交点毎に画素Ｇが配置され、マトリクス状に配置された画素Ｇによって表示画像が形成される。この図３では画素Ｇを、有機ＥＬ素子を表すダイオード記号と寄生容量を表す容量記号で示している。
【００２４】
カソードドライバ２１には、各走査線ＳＬ１〜ＳＬ１２８を、それぞれ電圧ＶＨＣに接続するか、グランドに接続するかを選択するスイッチＳＷＣ１〜ＳＷＣ１２８が設けられている。非選択状態の走査線ＳＬは電圧ＶＨＣに接続されており、選択されている走査対象の走査線ＳＬはグランドに接続される。つまりこの場合、選択レベルの走査信号とはグランド電位状態となる。走査線ＳＬ１〜ＳＬ１２８が順次グランド接続されることで、順次選択状態となる。
【００２５】
アノードドライバ３３においては、各データ線ＤＬ１〜ＤＬ２５６に対応して定電流源Ｉ１〜Ｉ２５６と、スイッチＳＷＡ１〜ＳＷＡ２５６が設けられている。
各データ線ＤＬ１〜ＤＬ２５６に対しては、選択状態の走査線ＳＬの２５６個の画素Ｇに対し、各表示データ（階調値）に応じた期間長だけ、定電流源Ｉ１〜Ｉ２５６からの定電流（データ線駆動信号）が与えられるように、スイッチＳＷＡ１〜ＳＷＡ２５６が駆動制御信号ＡＤＳによって制御される。
【００２６】
アノードドライバ３３が設定された電流値による定電流のデータ線駆動信号を、各画素の階調に応じた期間だけデータ線ＤＬ１〜ＤＬ２５６に供給するための、より具体的な構成例を図４に示す。
アノードドライバ３３には、実際にデータ線ＤＬ１〜ＤＬ２５６に定電流を供給する電流出力部３３ｂと、上述した第１電流調整部３３ａが設けられている。
【００２７】
第１電流調整部３３ａは、オペアンプ８１、ＰチャネルのＦＥＴ（Field Effect Transistor）８２を有する。
オペアンプ８１の反転入力にはある固定の基準電圧ＶＲ（例えば１．２Ｖ）が印加される。オペアンプ８１の非反転入力は、アノードドライバ３３を含むコントローラＩＣ２０の端子２０Ｔから外部の配線６０を介して第２電流調整部５０（端子５２）に接続されている。
オペアンプ８１の出力端はＦＥＴ８２のゲートに接続され、ＦＥＴ８２のソースは電圧ＶＨＡに接続され、ドレインがオペアンプ８１の非反転入力に接続されている。
【００２８】
即ちこの第１電流調整部３３ａは、オペアンプ８１を使用した定電流回路であり、基準電圧ＶＲを基準として負帰還をかけ、端子２０Ｔに接続される外部抵抗成分に対して基準電圧ＶＲと同等の電圧がかかるように動作する回路となる。そしてＦＥＴ８２のソース−ドレイン間には基準電圧ＶＲに応じた基準電流ＩＲが流れるが、基準電流ＩＲの電流値は端子２０Ｔから外部に接続された抵抗の値と、当該抵抗にかかる電圧（即ち端子２０Ｔ−グランド間の電圧≒基準電圧ＶＲ）の値で決定されることになる。
【００２９】
端子２０Ｔからの配線６０は第２電流調整部５０の端子５２に接続されている。そして端子５２とグランド間にはバイポーラトランジスタ５１のコレクタ・エミッタと抵抗Ｒ１が直列接続されている。具体的には、端子５２がバイポーラトランジスタ５１のコレクタに接続され、バイポーラトランジスタ５１のエミッタが抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端がグランドに接続されている。
バイポーラトランジスタ５１のベース（制御端子）は、固定の電圧ＶＨＢとグランド間を抵抗Ｒ２と、抵抗Ｒ３及びダイオードＤ１により分圧した電圧ノードに接続されている。
即ちこの第２電流調整部５０は、基準電流ＩＲの電流経路に接続された、能動素子を用いた定電流回路となる。この第２電流調整部５０の機能は後述する。
【００３０】
アノードドライバ３３の電流出力部３３ｂには、各データ線ＤＬ１〜ＤＬ２５６に対応して、データ線ＤＬを電流源に接続する状態とグランドに接続する状態を切り替えるためのスイッチ素子として機能するＰチャネルのＦＥＴ８６、ＮチャネルのＦＥＴ８７と、データ線駆動信号Ｉｄｒとしての定電流を流すためのＰチャネルのＦＥＴ８５が設けられている。
【００３１】
各ＦＥＴ８５はソースが電圧ＶＨＡに接続され、ドレインがＦＥＴ８６に接続される。また各ＦＥＴ８５のゲートはＦＥＴ８２のゲートとともにオペアンプ８１の出力端に接続されている。
【００３２】
スイッチ素子としてのＦＥＴ８６がオン、ＦＥＴ８７がオフとされることで、各データ線ＤＬ１〜ＤＬ２５６は、各ＦＥＴ８５のドレインと接続される。またＦＥＴ８６がオフ、ＦＥＴ８７がオンとされることで、各データ線ＤＬ１〜ＤＬ２５６はグランドに接続される。
そしてこの場合、ＦＥＴ８２と各ＦＥＴ８５がカレントミラー構成を採る。従って、ＦＥＴ８６がオン、ＦＥＴ８７がオフのとき、データ線ＤＬには、基準電流ＩＲの電流値の定電流信号とされたデータ線駆動信号Ｉｄｒが与えられる。
ＦＥＴ８６、８７は駆動制御部３１からの駆動制御信号ＡＤＳによりオン／オフされる。この場合、駆動制御信号ＡＤＳがＬ（Ｌｏｗ）レベルのときにデータ線ＤＬに定電流供給が行われ、駆動制御信号ＡＤＳがＨ（Ｈｉｇｈ）レベルのときにデータ線ＤＬが接地される。
【００３３】
以上の構成から理解されるように、まずデータ線ＤＬに与えられるデータ線駆動信号Ｉｄｒとしての定電流値は、第１電流調整部３３ａで得られる基準電流ＩＲによって規定される。またデータ線ＤＬにデータ線駆動信号が与えられる期間は、駆動制御信号ＡＤＳによって制御される。従って駆動制御信号ＡＤＳが階調値に応じた期間長のパルス信号とされることで、データ線ＤＬへの定電流（データ線駆動信号Ｉｄｒ）供給期間が、階調値に応じて制御され、これによって画素Ｇが階調に応じた輝度の発光を行うものとなる。
【００３４】
なお図４に示されるアノードドライバ３３と図３に示されるアノードドライバ３３との対応でいえば、図４のＦＥＴ８６，８７の組が図３のスイッチＳＷＡ１〜ＳＷＡ２５６に相当し、図４の他の各部が、図３の定電流源Ｉ１〜Ｉ２５６に相当するといえる。
【００３５】
ここで図５Ａにより、比較例としての基準電流ＩＲの生成方式を説明する。
図５Ａでは第１電流調整部３３ａに外付けで基準抵抗Ｒ１００を接続した例を示している。このような構成でも定電流としての基準電流ＩＲが得られる。即ち基準電流ＩＲの電流値は基準抵抗Ｒ１００の値と、基準抵抗Ｒ１００にかかる電圧（≒基準電圧ＶＲ）の値で決定され、
（基準電流ＩＲの電流値）＝（基準電圧ＶＲの値）÷（基準抵抗Ｒ１００の値）
の式で求められる。
【００３６】
ところが外付けの基準抵抗Ｒ１００を含む配線に外部からの電波ノイズが印加されると、その影響で基準抵抗Ｒ１００にかかる電圧が変動してしまい、これにより基準電流ＩＲが変動する。これによってデータ線駆動信号Ｉｄｒとしての定電流値が変化し、結果として表示部１０の画面輝度が変動することになる。つまり表示装置１の近傍に電波ノイズ源があると表示画面の輝度変動が発生して、表示品質が低下してしまう。
【００３７】
そこで本実施の形態では、外付けの基準抵抗Ｒ１００に代えて、図４に示したように第２電流調整部５０を設けるようにしている。第２電流調整部５０は定電流回路である。従って図４の構成は、定電流回路（第１電流調整部３３ａ）で生成した基準電流ＩＲの電流経路に接続された能動素子（バイポーラトランジスタ５１）を用いた定電流回路とされた第２電流調整部５０を備える構成となる。
この第２電流調整部５０は、電波ノイズの影響で端子電圧が変動しても一定の電流を流すように動作する。このため、基準電流ＩＲが電波ノイズの影響によって変動することが抑制され、ひいてはデータ線駆動信号Ｉｄｒの電流値変動が抑制され、表示上の輝度変化が低減される。従って本実施の形態の表示装置１は、外部からの電波ノイズによって生ずる表示輝度の変動を軽減することができ、良好な表示品質を得ることができる。
【００３８】
また実施の形態では、第１電流調整部３３ａは、コントローラＩＣ２０内に設けられ、第２電流調整部５０はコントローラＩＣ２０に対して配線６０を介して外付けされる回路とされている。換言すれば、外付けの抵抗成分における抵抗値と電圧により基準電流ＩＲを設定する構成であるが、この場合、集積回路外の配線６０により電波ノイズの影響が大きくなる。そのため図５Ａのような基準抵抗Ｒ１００を第２電流調整部５０に代える構成を採って基準電流ＩＳを安定化させることが非常に好適となる。
【００３９】
また実施の形態では、第１電流調整部３３ａは、オペアンプ８１が基準電圧ＶＲを基準として負帰還をかけて、第２電流調整部５０との接続点の電圧が基準電圧ＶＲと同等の電圧となるように、基準電流ＩＲの電流値を決定する構成とされ、第２電流調整部５０は、第１電流調整部３３ａとの接続点（端子５２）とグランド間にトランジスタ素子（バイポーラトランジスタ５１）と抵抗Ｒ１が直列接続され、トランジスタ素子の制御端子（バイポーラトランジスタ５１のベース）は、固定電圧ＶＨＢを分圧した電圧ノードに接続されている構成である。この回路構成により、第１電流調整部３３ａと第２電流調整部５０の接続点の抵抗値と電圧値が、電波ノイズがあっても安定する。
【００４０】
ここで図５Ｂに、図４に示した第２電流調整部５０のより具体的な構成例を示す。
図５Ｂでは図４の抵抗Ｒ２に相当する抵抗を、抵抗Ｒ２１，Ｒ２２の直列接続で形成している。また図４の抵抗Ｒ３に相当する抵抗を、抵抗Ｒ３１，Ｒ３２の並列接続で形成している。また基準電圧ＶＲ＝１．２Ｖ、電圧ＶＨＡ＝ＶＨＢ＝３．３Ｖとする。この場合の各素子の一例を挙げる。
抵抗Ｒ１：２２ｋΩ
抵抗Ｒ２１：２７ｋΩ
抵抗Ｒ２２：１８０ｋΩ
抵抗Ｒ３１：３３ｋΩ
抵抗Ｒ３２：２２ｋΩ
ダイオードＤ１：１ＳＳ１８７
バイポーラトランジスタ５１：２ＳＣ２７１２
【００４１】
第１電流調整部３３ａとの接続点として基準電流ＩＲが流れる端子５２に１．２Ｖとなるようにフィードバックがかかる。基準電流ＩＲ＝１２μＡとなる。
バイポーラトランジスタ５１のベース側の回路（ＶＨＢ＝３．３Ｖ電源）についても電流が１２μＡとなるように設定している。これは、ダイオードＤ１で温度補償を行うが、その精度を上げるためである。
バイポーラトランジスタ５１のエミッタ−ベース電圧（０．５Ｖ）に簡易フィードバックをかけるため、抵抗Ｒ１を付加している。抵抗Ｒ１の抵抗値が大きいとフィードバック効果が得られやすいが、その分、電圧が必要となるためバイポーラトランジスタ５１の動作電圧が不足する。バイポーラトランジスタ５１の動作電圧とフィードバック効果の兼ね合いから、抵抗Ｒ１＝２２ｋΩが選択される。抵抗Ｒ１にかかる電圧は０．２６４Ｖとなる。
バイポーラトランジスタ５１に１２μＡを流すように設定する。ベース電圧は０．７６４Ｖ程度をターゲットとする。ベース電流はｈＦＥ＝１００程度となるため、０．１２μＡとなり、ほぼ無視できるので考慮しない。
ダイオードＤ１の両端電圧は０．６Ｖとなる。従って、抵抗Ｒ３１，Ｒ３２の合成抵抗は（０．７６４Ｖ−０．６Ｖ）÷１２μＡ＝１３．７ｋΩをターゲットに調整する。
抵抗Ｒ２１，Ｒ２２の合成抵抗は（３．３Ｖ−０．７６４Ｖ）÷１２μＡ＝２１１ｋΩをターゲットに調整する。
【００４２】
このような観点で設計することで上述の定数を選定することが考えられる。
そしてこの第２電流調整部５０の回路構成及び定数は、基準電圧ＶＲが１．２Ｖなどの低い電圧の場合に好適に対応できる例である。
【００４３】
以上、実施の形態について説明したが、本発明の表示装置は実施の形態に限定されず多様な変形例が考えられる。
【００４４】
第２電流調整部５０としての構成例は他にも多様に考えられる。特に基準電圧ＶＲが高い場合は回路設計の自由度も増す。例えば第２電流調整部５０として採用できる回路例を図６Ａ、図６Ｂ、図６Ｃ、図６Ｄに例示する。
図６Ａの例は、端子５２とグランド間にバイポーラトランジスタ５２のコレクタ・エミッタと抵抗Ｒ１１を直列接続し、バイポーラトランジスタ５２のベースを抵抗Ｒ１２とバイポーラトランジスタ５３のコレクタの接続点に接続している。またバイポーラトランジスタ５３のベースを抵抗Ｒ１１とバイポーラトランジスタ５２のエミッタの接続点に接続している。即ちフィードバック式の定電流回路である。
図６Ｂの例は、端子５２とグランド間にバイポーラトランジスタ５４のコレクタ・エミッタと抵抗Ｒ２１を直列接続し、バイポーラトランジスタ５４のベースを抵抗Ｒ２２とツェナーダイオードＺＤのカソードの接続点に接続している。
図６Ｃの例は、端子５２とグランド間にバイポーラトランジスタ５５のコレクタ・エミッタと抵抗Ｒ３１を直列接続し、バイポーラトランジスタ５５のベースを抵抗Ｒ３２とダイオードＺＤ３１の接続点に接続し、さらにダイオードＤ３１，Ｄ３２を直列接続している。
図６Ｄの例は、端子５２とグランド間にＦＥＴ５６のドレイン・ソースと抵抗Ｒ４１を直列接続し、ＦＥＴ５６のゲートに抵抗Ｒ４２，Ｒ４３による分圧点に接続している。
これらいずれの回路も定電流回路として機能するため、第２電流調整部５０として用いることで、基準電流ＩＲを安定化することができる。
【００４５】
図１に示したコントローラＩＣ２０は、アノードドライバ３３を内蔵するものとしたが、アノードドライバ３３は別体であってもよい。またコントローラＩＣ２０に、アノードドライバ３３とカソードドライバ２１の両方が内蔵されていてもよい。
また本発明はＯＬＥＤを用いる表示装置だけでなく、他の種の表示装置でも適用可能である。特に電流駆動による自発光素子を用いた表示装置に好適である。
【符号の説明】
【００４６】
１…表示装置
２…ＭＰＵ
１０…表示部
２０…コントローラＩＣ
３１…駆動制御部
３２…表示データ記憶部
３３…アノードドライバ
３３ａ…第１電流調整部
５０…第２電流調整部
【図１】
2016095357.tif 000003
【図２】
2016095357.tif 000004
【図３】
2016095357.tif 000005
【図４】
2016095357.tif 000006
【図５】
2016095357.tif 000007
【図６】
2016095357.tif 000008