(57)【要約】【課題】回路シミュレーションを適切に行うことができるようにした回路シミュレーション方法、回路シミュレーション装置及び記憶媒体を提供する。【解決手段】制御部は、回路シミュレーションを実施するときに、解析精度及び／または解析種類に応じてシミュレータ及び解析モデルを選定し、その後のシミュレーション動作中も動的にシミュレータ及び解析モデルを変更し（Ｔ５）、シミュレーションを実施する（Ｔ１、Ｔ４）。【選択図】図９
2016095689.tif 000002
【特許請求の範囲】
【請求項１】
解析対象となる解析対象回路（１２、１６）について予め用意された複数種類の異なる解析モデル（７〜９）のうち第１解析モデルを当該第１解析モデルに対応した第１シミュレータにより解析し（Ｔ１）、
前記第１シミュレータによる単位時間あたりのシミュレーションの処理動作回数が所定範囲を跨ぐか判定し（Ｔ３）跨ぐ場合に前記第１解析モデルとは異なる他の第２解析モデルに差換え（Ｔ５）、
前記差換えられた第２解析モデルを用いて当該第２解析モデルに対応した第２シミュレータにより解析する（Ｔ８）ことを特徴とする回路シミュレーション方法。
【請求項２】
前記第１又は第２シミュレータにより前記解析対象回路を過渡解析処理するときには、電圧（ｖ）、電流（ｉ）、電圧の時間微分値（ｄｖ／ｄｔ）、電流の時間微分値（ｄｉ／ｄｔ）を解析タイミング毎に出力する（Ｔ２）ことを特徴とする請求項１記載の回路シミュレーション方法。
【請求項３】
複数種類の異なる解析モデルの中で、前記解析対象回路が高周波領域で動作する解析モデルを示すＲＦモデル（７）を適用し、
前記ＲＦモデルは、前記解析対象回路がトランジスタ（Ｍ１）を含む場合、当該トランジスタの寄生要素（Ｃgs、Ｃgd）を含んで構成されていることを特徴とする請求項１または２記載の回路シミュレーション方法。
【請求項４】
前記第１シミュレータと前記第２シミュレータとは、互いに異なるシミュレータであることを特徴とする請求項１〜３の何れか一項に記載の回路シミュレーション方法。
【請求項５】
解析対象となる解析対象回路（１２、１６）について予め用意された複数種類の異なる解析モデル（７〜９）のうち第１解析モデルを当該第１解析モデルに対応した第１シミュレータにより解析する第１手段（Ｔ１）と、
前記第１シミュレータによる単位時間当たりのシミュレーションの処理動作回数が所定範囲を跨ぐか判定し跨ぐ場合に前記第１解析モデルとは異なる他の第２解析モデルに差換える第２手段（Ｔ５）と、
前記差換えられた第２解析モデルを用いて当該第２解析モデルに対応した第２シミュレータにより解析する第３手段（Ｔ８）と、を備えることを特徴とする回路シミュレーション装置。
【請求項６】
前記第１手段又は第３手段により前記解析対象回路を過渡解析処理するときには、電圧（ｖ）、電流（ｉ）、電圧の時間微分値（ｄｖ／ｄｉ）、電流の時間微分値（ｄｉ／ｄｔ）を解析タイミング毎に出力することを特徴とする請求項５記載の回路シミュレーション装置。
【請求項７】
複数種類の異なる解析モデルの中で、前記解析対象回路が高周波領域で動作する解析モデルを示すＲＦモデル（７）を適用し、
前記ＲＦモデルは、前記解析対象回路がトランジスタ（Ｍ１）を含む場合、当該トランジスタの寄生要素（Ｃgs、Ｃgd）を含んで構成されていることを特徴とする請求項５または６記載の回路シミュレーション装置。
【請求項８】
前記第１シミュレータと前記第２シミュレータとは、互いに異なるシミュレータであることを特徴とする請求項５〜７の何れか一項に記載の回路シミュレーション装置。
【請求項９】
回路シミュレーション装置に、
解析対象となる解析対象回路（１２、１６）について予め用意された複数種類の異なる解析モデル（７〜９）のうち第１解析モデルを当該第１解析モデルに対応した第１シミュレータにより解析する手順（Ｔ１）と、
前記第１シミュレータによる単位時間あたりのシミュレーションの処理動作回数が所定範囲を跨ぐか判定し（Ｔ３）跨ぐ場合に前記第１解析モデルとは異なる他の第２解析モデルに差換える手順（Ｔ５）と、
前記差換えられた第２解析モデルを用いて当該第２解析モデルに対応した第２シミュレータにより解析する手順（Ｔ８）と、を実行させるプログラムを記憶することを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路動作のシミュレーションを行う方法、回路シミュレーション装置及び記憶媒体に関する。
【背景技術】
【０００２】
従来、例えば半導体集積回路などの電子回路の過渡応答解析処理においては、コンピュータなどを用いた回路シミュレーション手法が用いられている（例えば、特許文献１参照）。この特許文献１記載の技術では、解析レベル記憶手段が解析レベル毎に異なるパラメータを記憶し、解析レベル切り替え手段が電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを選択して解析計算を行っている。このとき、特許文献１記載の技術では、回路シミュレーションのある解析時刻において回路モデルＡを回路モデルＢに変更し、またその後、環境要因の切換時間が経過した解析時刻において回路モデルＢを回路モデルＡに戻している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３０２２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の技術では、解析モデルを切り替える時刻を予め設定する必要があり、回路動作に応じた適切な時刻を設定することが困難である。すなわち、回路動作が予め明確に把握されている場合にはある程度の時刻を設定可能となるものの、回路動作が予め明確に把握されていないと適切な時刻を予め設定することが困難であり、回路シミュレーション処理を適切に行うことが困難である。
【０００５】
本発明の目的は、回路シミュレーションを適切に行うことができるようにした回路シミュレーション方法、回路シミュレーション装置、及び、記憶媒体を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明によれば、解析対象となる解析対象回路について予め用意された複数種類の異なる第１及び第２解析モデルのうち第１解析モデルを当該第１解析モデルに対応した第１シミュレータにより解析し、第１シミュレータによる単位時間あたりのシミュレーションの処理動作回数が所定範囲を逸脱するか判定し逸脱する場合に第１解析モデルとは異なる他の第２解析モデルに切り替え、切り替えられた第２解析モデルを用いて当該第２解析モデルに対応した第２シミュレータにより解析する。当該請求項１記載の発明によれば、解析対象回路の第１解析モデルを第１シミュレータにより解析し、第１シミュレータによる単位時間あたりのシミュレーションの処理動作回数が所定範囲を逸脱する場合に、解析対象回路の第２解析モデルを第２シミュレータにより解析しているため、回路シミュレーションを適切に行うことができる。
【図面の簡単な説明】
【０００７】
【図１】一実施形態について回路シミュレーション装置の構成例を概略的に示す機能ブロック図
【図２】解析モデル例
【図３】解析モデルの精度と解析モデルの種類とを解析種類に応じて対応させたテーブル
【図４】解析モデルと当該解析モデルに対応するシミュレータとを解析種類に応じて対応させたテーブル
【図５】解析モデルを回路記述言語で示す説明図
【図６】処理の流れを概略的に示すフローチャート（その１）
【図７】解析対象回路を概略的に示す図（その１）
【図８】解析対象回路を概略的に示す図（その２）
【図９】処理の流れを概略的に示すフローチャート（その２）
【図１０】処理の流れを概略的に示すフローチャート（その３）
【図１１】ノード電圧の変化に応じた収束誤差を示す相関関係図
【図１２】処理の流れを概略的に示すフローチャート（その４）
【図１３】処理の流れを概略的に示すタイミングチャート
【発明を実施するための形態】
【０００８】
以下、回路シミュレーション方法、回路シミュレーション装置及び記憶媒体の一実施形態について図面を参照しながら説明する。図１に示すように、回路シミュレーション装置１は、通常のコンピュータなどを用いて構成され、回路情報部２、回路モデル格納部３、解析条件入力部４、制御部５、及び結果出力部６などを有している。回路シミュレーション装置１は、例えば集積回路の設計を行うＣＡＤ装置に組み込まれるものである。
【０００９】
回路情報部２は、例えばメモリなどの記憶媒体を用いて構成され、ネットリストなどを用いた各種回路記述言語により回路情報が記憶されている。回路シミュレーション装置１は、この回路情報に記憶された解析対象回路１２、１６（例えば後述の図７、図８参照）を解析モデル７〜９（例えば後述の図２参照）により記述、解析し、解析対象回路１２、１６内の各ノードの挙動（電圧／電流の時間変化（電圧／電流の時間微分値）、ＦＦＴ処理等）の解析処理を行う。解析対象となる回路は、１つのブロックで記述されることも、複数のブロックに分割された状態で記述されることもあるが、ここでは、複数ブロックに分割された状態で記述された解析対象回路１２、１６について説明を行う。
【００１０】
回路モデル格納部３は、例えばメモリ又はハードディスクドライブ（ＨＤＤ）などの記憶媒体に構成されるものであり、複数種類の解析モデル７〜９が格納されている。図２（ａ）〜図２（ｃ）は、回路モデル格納部３に格納される解析モデル７〜９の種類の例を模式的に示す。
【００１１】
これらの解析モデル７〜９は、例えば、単一素子（例えばＭＯＳトランジスタ）の場合には、例えば、「ＲＦ（Radio Frequency）モデル」、「回路モデルＡ」、「回路モデルＢ」、「熱モデル」等により分類可能となっている。「熱モデル」は、各素子に印加される電圧、電流に応じて発生するジュール熱を定義可能なモデルとなっている。
【００１２】
また、これらの単一素子を１又は複数組み合わせたブロックモデルの場合には、例えば機能モデル、伝達関数モデル等により分類可能となっている。ここで、各解析モデルは、例えば、シミュレータの種類、及び／又は、シミュレータの設定に基づくシミュレータ精度の高低、に応じて、ユーザによって使い分けがなされる。
【００１３】
図２（ａ）〜図２（ｃ）に等価回路を示す解析モデル７〜９は、同一素子（例えばＭＯＳトランジスタによる３端子素子）を表しており、例えば、ＲＦモデル７（図２（ａ））、低周波モデル８（図２（ｂ）：「回路モデルＡ」相当）、低周波モデル９（図２（ｃ）：「回路モデルＢ」相当）などに分けて示すことができる。ＲＦモデル７は、ＭＯＳトランジスタＭ１のモデルの他、ＲＦ帯においてインピーダンスが有効となる寄生容量Ｃgd、Ｃgsが寄生要素として考慮されており、さらにゲート抵抗Ｒｇ、ドレイン抵抗Ｒｄ、ソース抵抗Ｒｓなどのモデル要素も備えている。低周波モデル８は、ＭＯＳトランジスタＭ１だけで定義されている。低周波モデル９は、ＭＯＳトランジスタＭ１のモデルの他、寄生容量Ｃgd、Ｃgsなどが寄生要素として考慮され、ＭＯＳトランジスタＭ１のゲートに接続されるゲート抵抗Ｒｇもモデル要素として備えているが、ドレイン抵抗Ｒｄ、ソース抵抗Ｒｓはモデルには含まれていない。
【００１４】
これらの解析モデル７〜９は、半導体素子を構成する例えば各種要素（サイズ、プロセス情報等）等に応じてパラメータが変化する場合もある。また、これらの解析モデル７〜９は、所定の周波数帯（例えば、低周波帯／高周波帯）で使用可能な解析モデルであっても、モデル構築設計思想／解析アルゴリズム構築設計思想（例えば回路シミュレーションソフトウェア／解析アルゴリズム毎）に応じて、互いに異なるパラメータを有するモデルとなる場合もある。したがって、このような各素子を示すパラメータもまた、例えば同一素子であっても、解析モデル毎／シミュレータ毎（回路シミュレーションソフトウェア／解析アルゴリズム毎）にその値が予め定められる。この場合、これらの解析モデル７〜９のシミュレータ精度の高低を別途定めて使い分けすることが望ましいものとなる。
【００１５】
解析条件入力部４は、例えばキーボード、ＨＤＤ、外部メモリなどの入力装置又は記憶媒体などを用いて構成されるものであり、回路シミュレーション条件などの指示情報を入力するために設けられる。この回路シミュレーション条件としては、解析種類（例えば、過渡解析、ＡＣ解析、ＲＦ解析、発熱解析など）、波形のスケール及び解像度の設定、精度設定（分解能）などが挙げられる。
【００１６】
制御部５は、回路シミュレーション装置１を統括的に全体制御するもので、コンピュータなどにより構成され、メモリなどの記憶媒体に記憶されたプログラムに応じて回路動作のシミュレーションを実行する。結果出力部６は、例えばディスプレイ、スピーカ、または、プリンタなどにより構成され、シミュレーション結果を報知（表示）又は外部出力する。
【００１７】
図３は解析モデルと精度とを解析種類に応じて対応させたテーブルＴａ１の一例を示しており、図４は使用する解析モデルと当該解析モデルに対応するシミュレータ（又は設定値）とを解析種類に応じて対応させたテーブルＴａ２の一例を示す。また、図３に示すように、解析モデルは、その精度が高い順にその詳細内容が設定されている。
【００１８】
例えば、図３に示すＲＦ解析処理では、「ＲＦモデル」、「回路モデルＡ」、「機能モデル」、を用いることが可能であることを示している。ここで、例えば図２（ａ）にＭＯＳトランジスタのＲＦモデル７を示すように、ＲＦモデル７は、より詳細に寄生容量Ｃgd、Ｃgs、抵抗Ｒg、Ｒd、Ｒsまで記載されているモデルであるのに対し、機能モデル７ａは、例えば図５にアナログアンプのモデルを記述言語により示すように、入力端子ＩＮと出力端子ＯＵＴに現れる信号の関係を記述するモデルであり、内部の詳細動作まで記述されているものではない。このように、図３には様々な解析モデルを精度毎に整列したテーブルＴａ１の一例を示している。
【００１９】
また、図４に示すテーブルＴａ２は、例えば、「ＲＦ解析」の「ＲＦモデル」を解析するときに、シミュレータ（Ｓｉｍ−Ａ）の（設定１）を用いると正常に動作することを対応づけて示すテーブルである。これらのテーブルＴａ１、Ｔａ２は、コンピュータに内蔵されるメモリなどの記憶媒体（図示せず）に予め記憶されている。
【００２０】
上記構成の作用について説明する。図６に基本的な流れを示す。回路シミュレーション装置１は、解析条件入力部４から解析コマンドが入力されると動作を開始する。解析コマンドが入力されると、解析条件入力部４が各種ファイルやテーブルＴａ１、Ｔａ２を記憶装置から読込み（図６のＳ１）、この後、制御部５が初期設定を行う。このとき、制御部５は、読み込まれたファイル、テーブルＴａ１、Ｔａ２に応じて、解析種類（例えば、過渡解析、ＡＣ解析、ＲＦ解析、発熱解析など）、波形のスケール及び解像度の設定、精度設定（分解能）の初期設定を行うが、解析条件入力部４により入力されたユーザ設定データ又はファイルに誤りがある場合などには精度と解析モデル、又は、解析種類と解析モデルが対応していない場合があり（図６のＳ２でＮＯ）、この場合、制御部５は、読み込まれたテーブルＴａ１、Ｔａ２（図３、図４参照）に沿って解析モデル７〜９を差換える（図６のＳ３）ことで自動的に訂正する。そして、制御部５は、読み込まれたテーブルＴａ２に沿ってシミュレータを選択し（図６のＳ４）、解析種類に応じた解析処理を行う（図６のＳ５（過渡解析）、Ｓ６（ＲＦ解析）、Ｓ７（混合解析）、等）。
【００２１】
図７、図８に解析対象回路１２、１６の構成例を示す。本実施形態の解析対象回路１２、１６は、例えば図７に示すように、デジタル回路ブロック１０及びＤ／Ａ変換ブロック１１を備えた回路１２、例えば図８に示すように、デジタル回路ブロック１３、Ａ／Ｄ変換ブロック１４、ＰＬＬ（Phase Locked Loop）回路ブロック１５、を混在した回路１６を対象としている。
【００２２】
デジタル回路ブロック１０、１３は、種々のデジタルゲート（ＮＡＮＤゲート、ＮＯＲゲート等）を組み合わせたデジタル回路によって構成される電気的ブロックである。Ｄ／Ａ変換ブロック１１は、デジタル信号をアナログ信号に変換する電気的ブロックである。Ａ／Ｄ変換ブロック１４はアナログ信号をデジタル信号に変換する電気的ブロックであり、ＰＬＬ回路ブロック１５はＰＬＬ周波数シンセサイザによる電気的ブロックである。
【００２３】
図７に示す解析対象回路１２を過渡解析する場合には図９に示すように過渡解析処理が行われる。制御部５は解析対象回路１２を過渡解析処理する（図９のＴ１：第１手段相当）ときには、過渡解析タイミング毎に各ノードの電圧ｖ、ｉ、ｄｖ／ｄｔ、ｄｉ／ｄｔを出力することで出力結果を引渡す（図９のＴ２）。このとき、制御部５は、単位時間当たりの処理動作回数についてタイマ（図示せず）を用いて計測し、処理動作回数が大きく標準値より外れていないか、すなわち所定範囲を逸脱しているか否かを判定する（図９のＴ３）。
【００２４】
ここで、制御部５は単位時間当たりの処理動作回数が所定範囲内に入っていれば、次の解析タイミングＴ‘に移って過渡解析処理を継続して解析する（図９のＴ３でＮＯ→Ｔ４→Ｔ２）が、所定範囲を逸脱していれば解析モデルを差換える（図９のＴ５：第２手段相当）。この場合、処理動作回数が上限を上回っている場合には高精度モデルに差換えると良い。これは単位時間当たりの処理動作回数が多すぎれば収束不能な状態に陥っていることが想定されるためであり、より詳細な解析モデル（例えばＲＦモデル７）を使用することで解析処理の収束性を良好にするためである。逆に、処理動作回数が下限を下回っている場合には低精度モデル（例えば低周波モデル９）に差換えると良い。これは単位時間当たりの処理動作回数が少なすぎる場合には簡易な低精度な解析モデルでも十分に解析可能となることが想定されるためであり、この場合シミュレーション処理回数を少なくでき、短時間で解析処理を終了できる。したがって、このように単位時間当たりの処理動作回数を計測し標準値を中心とした所定範囲に収まっているか否かを判定することで解析モデルが適切で正常動作しているか否かを判定すると良い。
【００２５】
制御部５は、解析モデル７〜９を差換えた後、再度過渡解析処理を行い、各ノードのｖ，ｉ，ｄｖ／ｄｔ，ｄｉ／ｄｔを引き渡し、引き渡された値で再計算する（Ｔ６）。ステップＴ６において、再度収束計算処理する理由は、例えば低精度の解析モデルを用いた解析処理結果は、動作点の収束性が低く動作点が精度良く決定されていない場合があり、再度収束計算処理することで、より高精度に動作点を決定できることが多いためである。
【００２６】
そして、制御部５は、過渡解析処理の結果が収束するか否かを判定し（Ｔ７）、収束すれば（Ｔ７：ＹＥＳ）、そのまま次の解析タイミングＴ‘に移って過渡解析処理を継続する（Ｔ８：第３手段相当）。逆に、ステップＴ７において収束しなければ（Ｔ７：ＮＯ）、未収束時における処理に移行する（図１０参照）。
【００２７】
図１０は未収束時における処理内容についてフローチャートを用いて概略的に示す。図１０に示すように、未収束時において、制御部５は、各ノードの電圧ｖ、電流ｉ、電圧変化ｄｖ／ｄｔ、電流変化ｄｉ／ｄｔをメモリに格納することで引き渡し（Ｕ１）、未収束発生ブロックの解析モデルを別の解析モデルに差換え（Ｕ２）、別のシミュレータに切換えて（Ｕ３）から再計算する（Ｕ４）。制御部５は、この再計算後に再度収束したか否かを判定し（Ｕ５）、収束していれば（Ｕ５：ＹＥＳ）、図９に示すメインフローチャートの動作処理に復帰し（Ｕ６）、収束していなければ（Ｕ５：ＮＯ）、全ての組合せ可能なシミュレータ／解析モデルを用いて処理が行われるまでステップＵ１〜Ｕ７の処理を繰り返し、全ての組み合わせを実施しても収束しなければ（Ｕ７：ＹＥＳ）、結果出力部６が未収束として外部出力する（Ｕ８）。
【００２８】
すなわち、解析処理時に未収束したとき、制御部５は、他の解析モデルを当該解析モデルに対応したシミュレータにより実行し、収束するまで解析モデルとシミュレータ（又はその設定）の組合せを総当たりする。例えば、解析モデルを変更することなくシミュレータ（又はその設定）を変更することもある。それでも未収束であるときには、結果出力部６がこの旨を外部出力する。そして、制御部５は、仮に収束すればメインフローチャートの動作処理に復帰することで、元の解析モデルに戻して処理（例えば過渡解析）を再開する。
【００２９】
この未収束処理のステップＴ１では、各ノードの電圧ｖ、電流ｉ、電圧変化ｄｖ／ｄｔ、電流変化ｄｉ／ｄｔを引き渡している。ここでは、図１１（ａ）に示すように、ノードの電圧ｖのシミュレーション変化に伴い、収束誤差が極小点に到達していない動作点Ｄ１に存在するものと仮定する。
【００３０】
ここで、収束誤差の極小動作点Ｄ２、Ｄ３が複数存在することが想定されるとき、制御部５がノードの電圧ｖ、電流ｉだけを引き渡している場合、収束誤差が極小となる動作点Ｄ２、Ｄ３のうちどちらの動作点に収束するか不明となる。この場合、制御部５は、電圧変化（電圧の時間微分値相当）ｄｖ／ｄｔ、電流変化（電流の時間微分値相当）ｄｉ／ｄｔを電圧ｖ、電流ｉと共に引き渡すことで、各ノードの電圧ｖ、電流ｉは、その時間変化の方向性に沿って変化することになり、図１１（ｂ）に示すように、極小動作点Ｄ２よりも収束誤差の小さな目標動作点Ｄ３に到達しやすくなる。例えば、各ノードの電圧ｖ及び電流ｉは、所定の時定数に基づいて緩やかに時間変化することが多く、電圧ｖ、電流ｉの変化に従って、収束誤差が極小となる電圧ｖ、電流ｉの動作点Ｄ３に安定すれば、この値の確からしさは高いものとなる。
【００３１】
他方、図８に示す解析対象回路１６を解析する場合、制御部５はこの解析対象回路１６を図６のステップＳ６又はＳ７に示すＲＦ解析又は混合回路として解析処理を行う。図８に示す解析対象回路１６のうち、デジタル回路ブロック１３及びＡ／Ｄ変換ブロック１４は過渡解析処理することでシミュレーションすると良いブロックであり、ＰＬＬ回路ブロック１５は、発振周波数を安定化するまでの間、過渡解析処理を行った後、高周波領域の周波数ドメインにおいて例えば１周期分ＲＦ解析処理すると良いブロックを示している。このＰＬＬ回路ブロック１５は、適切なタイミングで解析処理を変更することが望まれる。デジタル回路ブロック１３及びＡ／Ｄ変換ブロック１４には、過渡解析用の解析モデルが用意されており、ＰＬＬ回路ブロック１５には過渡解析用の解析モデルおよびＲＦ解析用の解析モデルが用意されている。
【００３２】
制御部５は図１２に示す解析処理を実行する。図１２に示すように、制御部５は、各回路ブロック１３〜１５に低周波回路が存在するか否かを判定し（図１２のＶ１）、存在する場合には、過渡解析用の解析モデル（例えば８，９）を参照し過渡解析処理を実行する（図１２のＶ２→Ｖ３）。これにより、図８に示すデジタル回路ブロック１３、Ａ／Ｄ変換ブロック１４及びＰＬＬ回路ブロック１５は過渡解析処理が行われる。このとき、過渡解析処理の内容は図９を参照して説明したように、各ブロック１３〜１５の中のノードの電圧ｖ、電流ｉ、電圧変化ｄｖ／ｄｔ、電流変化ｄｉ／ｄｔを引き渡しながら、収束誤差が最小値から所定範囲内に収まるように過渡解析処理が行われる。そして、収束誤差が所定範囲に収まったことを条件として、制御部５は、ＲＦ解析処理に移行すべきタイミングと判断し（図１２のＶ２：ＹＥＳ）、次の段階に移行する（図１２のＶ４：図１３のＴａまで）。
【００３３】
制御部５は、該当ブロック（ここではＰＬＬ回路ブロック１５）の解析モデルをＲＦ解析用の解析モデルに差換えてＲＦ解析処理を行う（図１２のＶ４）。このステップＶ４の処理では、ＰＬＬ回路ブロック１５の解析モデルとしてＲＦ解析用の解析モデルが用いられる。また、このステップＶ４の処理と同時並行し、制御部５は、過渡解析用の解析モデルを用いて全体のブロックを過渡解析処理する（図１２のＶ５）。
【００３４】
このステップＶ５の処理において、ＰＬＬ回路ブロック１５は過渡解析用の解析モデルが用いられる。制御部５は、互いに異なる解析モデルを用いて同時並行してステップＶ４、Ｖ５を実行する（図１２のＶ４、Ｖ５：図１３のＴａ→Ｔｂ）。制御部５は、これらの処理ステップＶ４、Ｖ５を同時並行して実行した後、所定時間Ｔｂのタイミングにて、制御部５は、過渡解析用の解析モデルを用いたときと、ＲＦ解析用の解析モデルを用いたときの各解析結果を照合する（図１２のＶ６）。具体的に、制御部５は、過渡解析処理における各ノードの電圧ｖ、電流ｉ、電圧変化ｄｖ／ｄｔ、電流変化ｄｉ／ｄｔと、ＲＦ解析処理における各ノードの電圧ｖ、電流ｉ、電圧変化ｄｖ／ｄｔ、電流変化ｄｉ／ｄｔを比較し、これらがタイミングＴｂにおいて所定の誤差範囲内に収まっているか否か、すなわち収束誤差範囲内に収まっているか否かを判定する（図１２のＶ７）。制御部５は、収束誤差範囲内に収まっていなければ（図１２のＶ７：ＮＯ）、未収束時処理（Ｖ８：図１０参照）を行う。ステップＶ７において収束誤差範囲内に収まっていると判定すれば（図１２のＶ７：ＹＥＳ）、精度の良いＲＦ解析用のモデルを用いたときの解析結果を採用し、結果出力部６が出力する。
【００３５】
このようにして、時間Ｔｂまでの解析処理を終了し、必要に応じて時間Ｔｂ以降の解析処理を行う（図１３のＴｂ以降）。この後、過渡解析処理を終了すれば全体の回路解析処理が終了し、全ての時間領域の解析結果をマージして出力する（図１２のＶ８）ことで解析処理を終了する。このようにして、図８に示す回路が解析処理される。
【００３６】
＜まとめ＞
前述したように、解析モデルはＭＯＳトランジスタのような同一素子を表す場合であっても様々な構築設計思想があり、これらの解析モデルを使用するシミュレータもまた、その解析アルゴリズムの構築設計思想がある。したがって、同じ過渡解析処理を行う場合であっても別の解析アルゴリズムを使用する場合には、収束エラーが起こらない場合や解析速度が速くなる場合がある。これらは解析対象回路１２、１６の内容に応じて収束エラーを無とする解析アルゴリズムを用いたり、解析速度の速いアルゴリズムを用いたりすることが望ましい。なお、過渡解析処理に限らず、他の解析種類（シミュレーション（例えばＲＦ解析）であっても同様である。
【００３７】
本実施形態によれば、制御部５は、第１解析モデルを第１シミュレータにより解析し（図９のＴ１）、第１シミュレータによる単位時間あたりのシミュレーションの処理動作回数が所定範囲を跨ぐか判定し跨ぐ場合に第１解析モデルとは異なる他の第２解析モデルに差換え（図９のＴ５）、差換えられた第２モデルを用いて第２解析モデルに対応した第２シミュレータにより解析する（図９のＴ８）ため、解析精度及び／又は解析種類に応じて、解析モデル及び解析モデルに対応したシミュレータを自動的に変更できる。
【００３８】
具体的に、制御部５は、回路シミュレーションを実施するときに（図６のＳ１〜Ｓ７…、図９のＴ１〜Ｔ９、図１０のＵ１〜Ｕ８、図１２のＶ１〜Ｖ１０）、解析精度及び／または解析種類に応じてシミュレータ及び解析モデルを選定し（Ｓ１〜Ｓ４）、その後のシミュレーション動作中も動的にシミュレータ及び解析モデルを差換えて変更し（Ｔ５、Ｖ４、Ｖ５、Ｕ２、Ｕ３）、シミュレーションを実施している（Ｔ１、Ｔ４、Ｔ８、Ｖ３〜Ｖ５、Ｖ９）。この結果、解析精度、収束性に優れた回路シミュレーションを行うことができる。
【００３９】
また、制御部５は、ノードの電圧ｖ及び電流ｉと共に、電圧変化ｄｖ／ｄｔ及び電流変化ｄｉ／ｄｔを引き渡しているため、たとえ複数の極小点となる動作点Ｄ２、Ｄ３が存在したとしても、所望の動作点Ｄ３に収束させることができる。電圧変化ｄｖ／ｄｉ、電流変化ｄｉ／ｄｔは何れか一方だけ引き渡すようにしても良い。なお、シミュレータごとに得意な解析を実行できるため、ライセンスの有効利用が可能となる。
【００４０】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
ＭＯＳトランジスタＭ１を解析モデル７〜９に包含する例を挙げたが、各種トランジスタ（例えばバイポーラジャンクショントランジスタ）を用いたものであっても良い。
「第１シミュレータと第２シミュレータが互いに異なる場合」とは、互いに同一シミュレーションソフトウェア（シミュレーションプログラム）で異なる設定値を採用した場合であっても、互いに異なるシミュレーションソフトウェア（シミュレーションプログラム）を採用した場合であっても良い。逆に言えば、第１シミュレータと第２シミュレータとが同一であっても本発明は適用できる。
【００４１】
前述した図７、図８に示す回路は一例を示すものであるが、他の回路を適用しても良いことは言うまでもなく、解析モデル７〜９は、解析種類（過渡解析、ＲＦ解析、等）に応じて何度も変更できる。これにより解析精度を向上できる。
【符号の説明】
【００４２】
図面中、１は回路シミュレーション装置、２は回路情報部、３は回路モデル格納部、４は解析条件入力部、５は制御部、６は結果出力部、７はＲＦモデル（７〜９は解析モデル）、１２、１６は解析対象回路、Ｃgd、Ｃgsは寄生容量（寄生要素）、Ｍ１はＭＯＳトランジスタ（トランジスタ）、を示す。
【図１】
2016095689.tif 000003
【図２】
2016095689.tif 000004
【図３】
2016095689.tif 000005
【図４】
2016095689.tif 000006
【図５】
2016095689.tif 000007
【図６】
2016095689.tif 000008
【図７】
2016095689.tif 000009
【図８】
2016095689.tif 000010
【図９】
2016095689.tif 000011
【図１０】
2016095689.tif 000012
【図１１】
2016095689.tif 000013
【図１２】
2016095689.tif 000014
【図１３】
2016095689.tif 000015