(57)【要約】【課題】パネルとドライバとの組み合わせによらずに、光学特性を最適に設定することが可能な液晶表示装置を提供する。【解決手段】液晶表示装置１は、複数の画素がマトリクス状に配置された表示領域１１を含む液晶表示パネル１０を有し、液晶表示パネル１０は、表示領域１１の複数の画素の配置に沿って配置され、液晶表示パネル１０の光学特性を調整するための情報を記憶するＲＯＭ領域１２を含む。液晶表示パネル１０の光学特性を調整するための情報は、液晶表示パネル１０の固有情報であり、液晶表示パネル１０の固有情報に基づいて、液晶表示パネル１０の光学特性が調整される。または、液晶表示パネル１０の光学特性を調整するための情報は、液晶表示パネル１０の共通情報を除く差分情報であり、共通情報と差分情報との演算結果に基づいて、液晶表示パネル１０の光学特性が調整される。【選択図】図１
2016151713.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置された表示部を含むパネルを有し、
前記パネルは、前記表示部の複数の画素の配置に沿って配置され、前記パネルの光学特性を調整するための情報を記憶する記憶部を含む、液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
前記パネルの光学特性を調整するための情報は、前記パネルの固有情報であり、
前記パネルの固有情報に基づいて、前記パネルの光学特性が調整される、液晶表示装置。
【請求項３】
請求項１に記載の液晶表示装置において、
前記パネルの光学特性を調整するための情報は、前記パネルの共通情報を除く差分情報であり、
前記共通情報と前記差分情報との演算結果に基づいて、前記パネルの光学特性が調整される、液晶表示装置。
【請求項４】
請求項１に記載の液晶表示装置において、
前記記憶部は、ワード線とビット線との交差部分に設けられたトランジスタおよびヒューズを含むメモリセルを有し、
前記ヒューズは、前記パネルの光学特性を調整するための情報に対応してオープン状態またはショート状態となる、液晶表示装置。
【請求項５】
請求項４に記載の液晶表示装置において、
前記記憶部は、
１本の前記ワード線と、複数の前記ビット線と、前記１本のワード線と前記複数のビット線との交差部分にそれぞれ設けられた前記トランジスタおよび前記ヒューズを含む複数の前記メモリセルと、を有するＲＯＭと、
前記ＲＯＭと前記表示部との間に接続されたスイッチ回路と、
を含み、
前記表示部は、複数のゲート線と、複数のソース線と、前記複数のゲート線と前記複数のソース線との交差部分にそれぞれ設けられたトランジスタおよび液晶素子を含む前記複数の画素と、を有し、
前記ＲＯＭへの書き込み動作は、前記パネルに検査回路を接続して行われ、
前記検査回路から、前記表示部の前記ソース線、および、前記スイッチ回路を介して、前記ＲＯＭに、前記パネルの光学特性を調整するための情報を書き込む、液晶表示装置。
【請求項６】
請求項５に記載の液晶表示装置において、
前記記憶部は、前記ＲＯＭと前記ＲＯＭを制御する制御信号線との間に接続されたシフトレジスタを含み、
前記ＲＯＭからの読み出し動作は、前記パネルに前記表示部を駆動する駆動部を搭載して行われ、
前記ＲＯＭから、前記シフトレジスタ、および、前記制御信号線を介して、前記駆動部へ、前記パネルの光学特性を調整するための情報を読み出す、液晶表示装置。
【請求項７】
請求項６に記載の液晶表示装置において、
前記ＲＯＭからの読み出し動作では、前記ＲＯＭから前記パネルの光学特性を調整するための情報を読み出す際に、前記ビット線をプリチャージする、液晶表示装置。
【請求項８】
請求項７に記載の液晶表示装置において、
前記ＲＯＭの前記ワード線は、前記ワード線を駆動する第１制御線により制御され、
前記スイッチ回路は、前記スイッチ回路を切り替える第２制御線により制御され、
前記シフトレジスタは、前記シフトレジスタの信号選択のための第３制御線、および、前記シフトレジスタを同期シフトさせる制御クロック線により制御される、液晶表示装置。
【請求項９】
請求項４に記載の液晶表示装置において、
前記記憶部は、
１本の前記ワード線と、複数の前記ビット線と、前記１本のワード線と前記複数のビット線との交差部分にそれぞれ設けられた前記トランジスタおよび前記ヒューズを含む複数の前記メモリセルと、を有するＲＯＭと、
前記ＲＯＭと前記ＲＯＭを制御する制御信号線との間に接続されたシフトレジスタと、
を含み、
前記表示部は、複数のゲート線と、複数のソース線と、前記複数のゲート線と前記複数のソース線との交差部分にそれぞれ設けられたトランジスタおよび液晶素子を含む前記複数の画素と、を有し、
前記ＲＯＭへの書き込み動作は、前記パネルに検査回路を接続して行われ、
前記検査回路から、前記制御信号線、および、前記シフトレジスタを介して、前記ＲＯＭに、前記パネルの光学特性を調整するための情報を書き込む、液晶表示装置。
【請求項１０】
請求項９に記載の液晶表示装置において、
前記ＲＯＭからの読み出し動作は、前記パネルに前記表示部を駆動する駆動部を搭載して行われ、
前記ＲＯＭから、前記シフトレジスタ、および、前記制御信号線を介して、前記駆動部へ、前記パネルの光学特性を調整するための情報を読み出す、液晶表示装置。
【請求項１１】
請求項１０に記載の液晶表示装置において、
前記ＲＯＭからの読み出し動作では、前記ＲＯＭから前記パネルの光学特性を調整するための情報を読み出す際に、前記ビット線をプリチャージする、液晶表示装置。
【請求項１２】
請求項１１に記載の液晶表示装置において、
前記ＲＯＭの前記ワード線、および、前記シフトレジスタは、前記ワード線を駆動し、前記シフトレジスタの信号選択のための第４制御線により制御され、
前記シフトレジスタは、前記シフトレジスタを同期シフトさせる制御クロック線により制御される、液晶表示装置。
【請求項１３】
請求項１に記載の液晶表示装置において、
前記記憶部は、前記表示部の周辺領域において、前記表示部を駆動する駆動部が配置された位置から遠い方の位置に配置されている、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に光学特性を設定する場合に好適な液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、表示領域を有するパネルと、このパネルを駆動するためのドライバとを含んで構成される。この液晶表示装置においては、パネルとドライバとを組み合わせたモジュールでの販売の他、パネル単体、ドライバ単体で販売される場合がある。例えば、モジュールでの販売の場合であれば、パネルとドライバとの組み合わせによって、光学特性が最適化されるように各々調整して出荷される。光学特性の調整に関する技術としては、例えば特許文献１がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２６３１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述したパネル単体、ドライバ単体で販売される場合、組み立てが外部で行われ、かつパネル、ドライバがマルチソースで提供されることがあるため、設定が最適化されずに、光学特性が十分に発揮されない状態で出荷されることがあり、望ましくない。前述した特許文献１では、パネルとドライバとの組み合わせによらずに、光学特性を設定することは考慮されていない。
【０００５】
本発明の目的は、パネルとドライバとの組み合わせによらずに、光学特性を最適に設定することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係わる液晶表示装置は、複数の画素がマトリクス状に配置された表示部を含むパネルを有し、前記パネルは、前記表示部の複数の画素の配置に沿って配置され、前記パネルの光学特性を調整するための情報を記憶する記憶部を含むものである。
【０００７】
また、他の一態様として、前記パネルの光学特性を調整するための情報は、前記パネルの固有情報であり、前記パネルの固有情報に基づいて、前記パネルの光学特性が調整されるようにしてもよい。
【０００８】
また、他の一態様として、前記パネルの光学特性を調整するための情報は、前記パネルの共通情報を除く差分情報であり、前記共通情報と前記差分情報との演算結果に基づいて、前記パネルの光学特性が調整されるようにしてもよい。
【０００９】
また、他の一態様として、前記記憶部は、ワード線とビット線との交差部分に設けられたトランジスタおよびヒューズを含むメモリセルを有し、前記ヒューズは、前記パネルの光学特性を調整するための情報に対応してオープン状態またはショート状態となるようにしてもよい。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係わる液晶表示装置の構成の一例を示すブロック図である。
【図２】図１に示す液晶表示装置において、液晶表示パネルにおける表示領域およびＲＯＭ領域の断面構造の一例を示す断面図である。
【図３】図１に示す液晶表示装置において、液晶表示パネルにおける表示領域の回路構成の一例を示す回路図である。
【図４】図１に示す液晶表示装置において、液晶ドライバＩＣの構成の一例を示すブロック図である。
【図５】図１に示す液晶表示装置において、液晶表示パネルのＲＯＭ領域に対するライト動作およびリード動作の一例を示す説明図である。
【図６】図１に示す液晶表示装置において、ＲＯＭ領域からのリード方法の一例を示す説明図である。
【図７】図１に示す液晶表示装置において、ＲＯＭ領域からのリード方法の別の一例を示す説明図である。
【図８】図１に示す液晶表示装置において、ＲＯＭ領域へのライトシーケンスの一例を示すタイミングチャートである。
【図９】図８に示すタイミングチャートの各タイミングにおける動作の一例を示す説明図である。
【図１０】図９に続く、各タイミングにおける動作の一例を示す説明図である。
【図１１】図１に示す液晶表示装置において、ＲＯＭ領域からのリードシーケンスの一例を示すタイミングチャートである。
【図１２】図１１に示すタイミングチャートの各タイミングにおける動作の一例を示す説明図である。
【図１３】図１２に続く、各タイミングにおける動作の一例を示す説明図である。
【図１４】図１３に続く、各タイミングにおける動作の一例を示す説明図である。
【図１５】図１４に続く、各タイミングにおける動作の一例を示す説明図である。
【図１６】実施の形態２に係わる液晶表示装置において、液晶表示パネルのＲＯＭ領域に対するライト動作およびリード動作の一例を示す説明図である。
【図１７】実施の形態２に係わる液晶表示装置において、ＲＯＭ領域へのライトシーケンスの一例を示すタイミングチャートである。
【図１８】図１７に示すタイミングチャートの各タイミングにおける動作の一例を示す説明図である。
【図１９】図１８に続く、各タイミングにおける動作の一例を示す説明図である。
【図２０】図１９に続く、各タイミングにおける動作の一例を示す説明図である。
【図２１】実施の形態２に係わる液晶表示装置において、ＲＯＭ領域からのリードシーケンスの一例を示すタイミングチャートである。
【図２２】図２１に示すタイミングチャートの各タイミングにおける動作の一例を示す説明図である。
【図２３】図２２に続く、各タイミングにおける動作の一例を示す説明図である。
【図２４】図２３に続く、各タイミングにおける動作の一例を示す説明図である。
【発明を実施するための形態】
【００１１】
以下、本発明の各実施の形態について、図面を参照にしつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１２】
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１３】
（実施の形態１）
本実施の形態１に係わる液晶表示装置について、図１〜図１５を用いて説明する。
【００１４】
＜液晶表示装置＞
まず、本実施の形態１に係わる液晶表示装置の構成を、図１を用いて説明する。図１は、本実施の形態１に係わる液晶表示装置の構成の一例を示すブロック図である。
【００１５】
液晶表示装置１は、液晶表示パネル（パネル）１０と、この液晶表示パネル１０を駆動する液晶ドライバＩＣ（駆動部）２０とを備えている。液晶表示パネル１０には、映像を表示する表示領域（表示部）１１と、光学特性情報を記憶するＲＯＭ領域（記億部）１２と、表示領域１１のゲート線ＧＬを駆動するゲート駆動回路１３と、表示領域１１の共通線ＣＬを駆動する共通電極駆動回路１５と、表示領域１１のソース線ＳＬを選択するＲＧＢ選択スイッチ１４とを備えている。
【００１６】
液晶表示パネル１０は、後で図２を用いて説明するように、素子基板５０と、対向基板６０とを備えている。素子基板５０と対向基板６０との間には、液晶分子が封入された液晶層７０が挟まれており、これらは液晶表示パネル１０を構成している。
【００１７】
素子基板５０は、対向基板６０と比べて液晶表示パネル１０の図１において下方向に大きく形成されており、対向基板６０と対向しない下側の領域を備える。この素子基板５０のうち対向基板６０と対向しない下側の領域には、液晶ドライバＩＣ２０が搭載されている。
【００１８】
素子基板５０と対向基板６０とが重なる領域において、素子基板５０の中央部には表示領域１１およびＲＯＭ領域１２が設けられている。表示領域１１の周辺領域において、図１において左右方向の左側端部には共通電極駆動回路１５が設けられ、右側端部にはゲート駆動回路１３が設けられ、また、図１において下方向の下側端部にはＲＧＢ選択スイッチ１４が設けられている。
【００１９】
ＲＯＭ領域１２は、図１において表示領域１１の上方向、すなわち液晶ドライバＩＣ２０が配置された位置から遠い方の位置に配置されている。ＲＯＭ領域１２の周辺領域において、図１において左方向の左側端部にはＲＯＭ制御クロック線ＳＣＫ、ＲＯＭ制御信号線ＳＤＡおよびＲＯＭ制御線ＮＶＭが設けられている。ＲＯＭ制御線ＮＶＭには、後で図５などに示すように、イネーブル線ＮＶＭ−ＥＮ、チャージ線ＮＶＭ−ＣＨＧ、ライト制御線ＮＶＭ−ＷＤ、リード制御線ＮＶＭ−ＲＤが含まれる。
【００２０】
また、素子基板５０は、後で図２を用いて説明するように、ガラス基板を有しており、ガラス基板の液晶層７０に面する側に、共通電極ＣＥおよびゲート線ＧＬが形成された共通電極層を有している。さらに、素子基板５０は、共通電極層の上に絶縁層を介して、画素Ｐのピッチに相当する間隔で、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電材料からなる画素電極ＰＥが形成された画素電極層を有している。
【００２１】
素子基板５０の画素電極層には、各画素Ｐの画素電極ＰＥをスイッチングするための薄膜トランジスタＴＦＴ（Thin Film Transistor）が形成されている。薄膜トランジスタＴＦＴは、後で図３を用いて説明するように、ゲート駆動回路１３から延びるゲート線ＧＬ１〜ＧＬＮがゲートに接続され、共通電極駆動回路１５から延びる共通線ＣＬ１〜ＣＬＮが共通電極ＣＥに接続され、ＲＧＢ選択スイッチ１４から延びるソース線ＳＬ１〜ＳＬＭがソースに接続され、液晶素子ＬＣの画素電極ＰＥがドレインに接続されている。
【００２２】
対向基板６０は、後で図２を用いて説明するように、ガラス基板を有しており、ガラス基板の液晶層７０に面する側において、画素電極ＰＥに対向する領域には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層が形成されている。また、カラーフィルタ層が形成されている領域以外の領域には、ブラックマトリクスとしての遮光膜が形成されている。
【００２３】
液晶ドライバＩＣ２０は、液晶表示装置１の全体を制御するホストプロセッサからの指示信号に基づいて、ゲート駆動回路１３によってゲート線ＧＬに電圧を印加すると共に、ＲＧＢ選択スイッチ１４によってソース線ＳＬに電圧を印加する。また、液晶ドライバＩＣ２０は、ゲート線ＧＬおよびソース線ＳＬに電圧を印加して画素Ｐの駆動を行う際に、共通電極駆動回路１５によって共通線ＣＬ１〜ＣＬＮに接続される共通電極ＣＥに共通電圧を印加する。
【００２４】
＜液晶表示パネルにおける表示領域およびＲＯＭ領域の断面構造＞
図２は、液晶表示パネル１０における表示領域１１およびＲＯＭ領域１２の断面構造の一例を示す断面図である。図２において、（ａ）は表示領域１１の断面構造を示し、（ｂ）はＲＯＭ領域１２の断面構造を示している。
【００２５】
まず、図２（ａ）に示す表示領域１１の断面構造について説明する。図２（ａ）では、一例として、ＦＦＳ（Fringe-Field Switching）モードの液晶表示パネル１０に適用した例を示している。ＦＦＳモードの液晶表示パネル１０は、液晶層７０を挟む一対の素子基板５０および対向基板６０のうち、一方の素子基板５０に絶縁膜を挟んで共通電極ＣＥと画素電極ＰＥとを形成し、共通電極ＣＥと画素電極ＰＥとの間に印加される横方向の電界で液晶を駆動するものである。
【００２６】
なお、液晶表示パネル１０としては、横電界モードのＩＰＳ（In-Place-Switching）モードを採用することができ、さらには、共通電極を対向基板側に設けた縦電界モードのＴＮ（Twisted Nematic）モード、ＶＡ（Virtical Alignment）モードなどの各種モードの液晶表示パネルを採用することが可能である。
【００２７】
液晶表示パネル１０は、素子基板５０と、この素子基板５０と対向配置された対向基板６０と、素子基板５０と対向基板６０との間に挟持された液晶層７０とを備えている。素子基板５０の外面側（液晶層７０と反対側）には偏光板５１が設けられ、対向基板６０の外面側には偏光板６１が設けられている。そして、液晶表示パネル１０は、素子基板５０の外面側からバックライト光などの照明光が照射される構成となっている。
【００２８】
素子基板５０は、例えばガラスや石英、プラスチックなどの透光性材料からなる基板本体５２と、基板本体５２の内側（液晶層７０側）の表面に順に積層されたゲート絶縁膜５３、層間絶縁膜５４および配向膜５５とを備えている。
【００２９】
また、素子基板５０は、基板本体５２の内側の表面に配置されたゲート線ＧＬ、各画素領域に対応して設けられた共通電極ＣＥ（ＶＣＯＭ電位）および各共通電極ＣＥを接続する共通線ＣＬと、ゲート絶縁膜５３の内側の表面に配置されたソース線ＳＬ、半導体層５６、ソース５７およびドレイン５８と、層間絶縁膜５４の内側の表面に配置された画素電極ＰＥとを備えている。なお、半導体層５６、ソース５７およびドレイン５８は、画素電極ＰＥをスイッチングするための薄膜トランジスタＴＦＴを構成している。
【００３０】
ゲート絶縁膜５３は、窒化シリコンや酸化シリコンなどのような絶縁性を有する透光性材料で構成されており、基板本体５２上に形成されたゲート線ＧＬ、共通線ＣＬおよび共通電極ＣＥを覆うように設けられている。
【００３１】
層間絶縁膜５４は、ゲート絶縁膜５３と同様に、窒化シリコンや酸化シリコンなどの絶縁性を有する透光性材料で構成されており、ゲート絶縁膜５３上に形成された半導体層５６、ソース５７およびドレイン５８を覆うように設けられている。そして、層間絶縁膜５４には、画素電極ＰＥと薄膜トランジスタＴＦＴとの導通を図るための貫通孔であるコンタクトホール５９が形成されている。
【００３２】
配向膜５５は、例えばポリイミドなどの有機材料で構成されており、層間絶縁膜５４上に形成された画素電極ＰＥを覆うように設けられている。そして、配向膜５５の上面には、液晶層７０を構成する液晶分子を配向規制するための配向処理が施されている。この配向膜５５の配向方向は、対向基板６０に備えられる偏光板６１の透過軸と同方向となっている。
【００３３】
対向基板６０は、例えばガラスや石英、プラスチックなどの透光性材料で構成された基板本体６２と、基板本体６２の内側（液晶層７０側）の表面に順に積層されたカラーフィルタ層６３および配向膜６４とを備えている。
【００３４】
カラーフィルタ層６３は、各画素領域に対応して配置されており、例えばアクリルなどで構成されて各画素領域で表示するＲ（赤）・Ｇ（緑）・Ｂ（青）の各色に対応する色材を含有している。
【００３５】
配向膜６４は、例えばポリイミドなどの有機材料やシリコン酸化物などの無機材料で構成されており、その配向方向が素子基板５０の配向膜５５の配向方向と１８０°異なる向きとなっている。
【００３６】
偏光板５１，６１は、それぞれの透過軸が互いに直交するように設けられている。すなわち、偏光板５１の透過軸は、偏光板６１の透過軸および配向膜５５，６４の配向方向と直交する方向となっている。
【００３７】
以上が表示領域１１の断面構造の説明であり、続いて、図２（ｂ）に示すＲＯＭ領域１２の断面構造について説明する。ＲＯＭ領域１２には、後で図５などを用いて説明するように、ＲＯＭ１２１を備えている。このＲＯＭ１２１は、ワード線ＷＬと、ビット線ＢＬと、薄膜トランジスタＴＦＴおよびヒューズＦとを備えている。
【００３８】
このＲＯＭ１２１と表示領域１１の画素との関係において、ワード線ＷＬはゲート線ＧＬに対応し、ビット線ＢＬはソース線ＳＬに対応し、薄膜トランジスタＴＦＴは薄膜トランジスタＴＦＴに対応し、ヒューズＦは液晶素子ＬＣに対応する。
【００３９】
図２（ｂ）では、素子基板５０に形成された薄膜トランジスタＴＦＴ、ヒューズＦおよび接地電位配線ＧＮＤなどを図示している。薄膜トランジスタＴＦＴは、半導体層５６、ソース５７およびドレイン５８を含んで構成され、ヒューズＦの一端が接続された画素電極ＰＥをスイッチングするためのトランジスタである。ヒューズＦの他端は、接地電位配線ＧＮＤに接続されている。
【００４０】
このＲＯＭ１２１のヒューズＦ、およびこのヒューズＦの他端が接続された接地電位配線ＧＮＤは、表示領域１１のソース線ＳＬと同じ金属材料（例えばアルミニウムなど）を使用して作られる。また、このＲＯＭ１２１の薄膜トランジスタＴＦＴおよび画素電極ＰＥは、表示領域１１の薄膜トランジスタＴＦＴおよび画素電極ＰＥと同時に作られる。上記の対応関係から、ＲＯＭ１２１の各構成は、表示領域１１の画素の各構成を作るのと同時に作られることで、素子基板５０の製造工程で表示領域１１の画素と共にＲＯＭ１２１を作り込むことが可能である。
【００４１】
また、ＲＯＭ領域１２を構成しているシフトレジスタ１２２のフリップフロップＦＦおよびセレクタＳＥＬ、スイッチ回路１２３のスイッチＳは、基板本体５２上であって画素領域の周囲となる領域（額縁領域）に共通電極駆動回路１５やゲート駆動回路１３、ＲＧＢ選択スイッチ１４を形成する製造工程で、これらのスイッチや駆動回路と共に基板本体５２上に作り込まれる。さらに、ＲＯＭ領域１２に接続されるＲＯＭ制御クロック線ＳＣＫ、ＲＯＭ制御信号線ＳＤＡおよびＲＯＭ制御線ＮＶＭなども、素子基板５０の製造工程で作り込むことができる。
【００４２】
＜液晶表示パネルにおける表示領域の回路構成＞
図３は、液晶表示パネル１０における表示領域１１の回路構成の一例を示す回路図である。
【００４３】
液晶表示パネル１０は、所定間隔おきに設けられたゲート線ＧＬ１〜ＧＬＮと、このゲート線ＧＬ１〜ＧＬＮに交差するように設けられたソース線ＳＬ１〜ＳＬＭとを備えている。ゲート線ＧＬ１〜ＧＬＮは、走査線とも呼ばれる。ソース線ＳＬ１〜ＳＬＭは、信号線、データ線とも呼ばれる。例えば、ＦＨＤ（Full High Definition）方式のＦＨＤ＝１０８０ＲＧＢ×１９２０に対応するためには、ゲート線ＧＬ１〜ＧＬＮはＮ＝１９２０本、ソース線ＳＬ１〜ＳＬＭはＭ＝１０８０本となる。ソース線ＳＬ１〜ＳＬＭは、それぞれ、Ｒ（赤）・Ｇ（緑）・Ｂ（青）の各色に対応するために、ソース線ＳＬ１Ｒ，ＳＬ１Ｇ，ＳＬ１Ｂ〜ＳＬＭＲ，ＳＬＭＧ，ＳＬＭＢの３本からなる。
【００４４】
各ゲート線ＧＬ１〜ＧＬＮと各ソース線ＳＬ１〜ＳＬＭとの交差部分には、画素Ｐが設けられている。各画素Ｐは、液晶表示パネル１０の表示領域１１にマトリクス状に配置され、薄膜トランジスタＴＦＴと、液晶素子ＬＣと、保持容量Ｃとで構成される。液晶素子ＬＣに接続された画素電極ＰＥと、この画素電極ＰＥに対向して設けられた共通電極ＣＥとの間で、電気光学材料としての誘電体である液晶層７０を挟んで画素容量を構成する。また、各画素Ｐは、Ｒ（赤）のサブ画素ＰＲ、Ｇ（緑）のサブ画素ＰＧ、Ｂ（青）のサブ画素ＰＢで構成される。
【００４５】
薄膜トランジスタＴＦＴのゲートにはゲート線ＧＬ１〜ＧＬＮが接続され、ソースにはソース線ＳＬ１〜ＳＬＮが接続され、ドレインには、液晶素子ＬＣの画素電極ＰＥがそれぞれ接続されている。液晶素子ＬＣの共通電極ＣＥは、それぞれ共通線ＣＬ１〜ＣＬＮに接続されている。したがって、この薄膜トランジスタＴＦＴは、ゲート線ＧＬ１〜ＧＬＮから電圧が印加されるとオン状態となり、ソース線ＳＬ１〜ＳＬＭと画素電極ＰＥとを導通した状態となる。また、画素電極ＰＥと共通電極ＣＥとの間には、保持容量Ｃが接続されている。なお、図５以降においては、保持容量Ｃの図示を省略している。
【００４６】
ゲート駆動回路１３は、薄膜トランジスタＴＦＴをオン状態にするための電圧を複数のゲート線ＧＬ１〜ＧＬＮに順次印加する。例えば、あるゲート線ＧＬ１に選択電圧を供給すると、このゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴが全てオン状態となり、このゲート線ＧＬ１に接続される画素Ｐが全て選択される。
【００４７】
ＲＧＢ選択スイッチ１４は、映像信号をソース線ＳＬ１〜ＳＬＭに出力し、オン状態の薄膜トランジスタＴＦＴを介して、この映像信号に基づく映像電圧を画素電極ＰＥに印加する。この場合に、ＲＧＢ選択スイッチ１４は、Ｒ（赤）・Ｇ（緑）・Ｂ（青）のソース線ＳＬ１Ｒ，ＳＬ１Ｇ，ＳＬ１Ｂ〜ＳＬＭＲ，ＳＬＭＧ，ＳＬＭＢをマルチプレクサＭＵＸで順に切り替える。例えば、上述の例において、あるゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴが全てオン状態となり、このゲート線ＧＬ１に係る画素Ｐが全て選択されると、オン状態の薄膜トランジスタＴＦＴを介して、映像信号に基づく映像電圧が画素電極ＰＥに印加される。
【００４８】
このような構成により、液晶表示装置１は、画素Ｐの駆動に関して、以下のように動作する。すなわち、ゲート駆動回路１３からゲート線ＧＬ１〜ＧＬＮに電圧を順次供給することで、各ゲート線ＧＬ１〜ＧＬＮに係る全ての薄膜トランジスタＴＦＴを順次オン状態にして、各ゲート線ＧＬ１〜ＧＬＮに係る全ての画素Ｐを順次選択する。
【００４９】
そして、これら画素Ｐの選択に同期して、ＲＧＢ選択スイッチ１４からソース線ＳＬ１〜ＳＬＭに映像信号を供給する。すると、ゲート駆動回路１３で選択した全ての画素Ｐに、ＲＧＢ選択スイッチ１４からソース線ＳＬ１〜ＳＬＭおよびオン状態の薄膜トランジスタＴＦＴを介して映像信号が供給され、この映像信号に基づく映像電圧が画素電極ＰＥに印加される。
【００５０】
これにより、画素電極ＰＥと共通電極ＣＥとの間に電位差が生じて、駆動電圧が液晶素子ＬＣに印加される。液晶素子ＬＣに駆動電圧が印加されると、液晶層７０にフリンジ電界が発生することとなり、これによって液晶分子がツイストしてその配向状態が変化する。この結果、液晶層７０の透過率が変化することとなり、当該液晶層７０の透過する光が変調される。
【００５１】
その後、当該ゲート線ＧＬ１〜ＧＬＮに接続される薄膜トランジスタＴＦＴはオフ状態となるが、当該映像電圧は、画素電極ＰＥと共通電極ＣＥとの間の保持容量Ｃで保持される。当該保持容量Ｃが形成されていることにより、次に対応する当該画素行が選択される１フレームの間の液晶分子の配向状態は維持されるものとなる。
【００５２】
これによって、液晶層７０を透過する光は画素Ｐごとに変化するものとなり、表示画面全体として画像が表示されるものとなる。この結果、映像信号に基づく映像を液晶表示パネル１０に表示することができる。
【００５３】
＜液晶ドライバＩＣの構成＞
図４は、液晶ドライバＩＣ２０の構成の一例を示すブロック図である。
【００５４】
液晶ドライバＩＣ２０は、インターフェースレシーバ２１、映像メモリ２２、ラインラッチ回路２３、ソースアンプ２４、コマンドレジスタ２５、パラメータレジスタ２６、不揮発性メモリ２７、光学特性制御回路２８、発振器２９、タイミングコントローラ３０、ゲートドライバ３２、および、ＶＣＯＭドライバ３３などを備えている。映像メモリ２２は、ＦＩＦＯ（First-In First-Out）などのバッファ回路に代えることも可能である。
【００５５】
インターフェースレシーバ２１は、ホストプロセッサとの間のインターフェースを構成し、ホストプロセッサからの映像データ、コマンド、パラメータなどを受信するレシーバである。ホストプロセッサとインターフェースレシーバ２１との間のインターフェースは、同期または非同期で行われる。例えば、インターフェースレシーバ２１のインターフェースとして、ＭＩＰＩ（Mobile Industry Processor Interface）−ＤＳＩ（Display Serial Interface）などが用いられる。
【００５６】
映像メモリ２２は、ホストプロセッサからインターフェースレシーバ２１を介して受信した映像データ３１を保存するメモリである。ラインラッチ回路２３は、映像メモリ２２に保存した映像データ３１を１ライン毎にラッチしてソースアンプ２４に出力するラッチ回路である。ソースアンプ２４は、ラインラッチ回路２３から１ライン毎の映像データを受け取り、光学特性制御回路２８からのガンマ設定値をリファレンスとして増幅して液晶表示パネル１０に供給するアンプである。
【００５７】
コマンドレジスタ２５は、ホストプロセッサからインターフェースレシーバ２１を介して受信したコマンドを保存するレジスタである。パラメータレジスタ２６は、光学特性（例えば、フリッカー値やホワイトバランスなど）を調整するためのパラメータなどを保存するレジスタである。不揮発性メモリ２７は、光学特性を調整するためのパラメータなどを記憶するメモリである。
【００５８】
光学特性制御回路２８は、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載してモジュールを組み立てた後に、液晶表示パネル１０のＲＯＭ領域１２に記憶された光学特性情報を読み込み、光学特性を調整するための制御回路である。光学特性制御回路２８と液晶表示パネル１０のＲＯＭ領域１２との間には、ＲＯＭ制御クロック線ＳＣＫ、ＲＯＭ制御信号線ＳＤＡおよびＲＯＭ制御線ＮＶＭが設けられている。ＲＯＭ制御線ＮＶＭには、後で図５などに示すように、イネーブル線ＮＶＭ−ＥＮ、チャージ線ＮＶＭ−ＣＨＧ、ライト制御線ＮＶＭ−ＷＤ、リード制御線ＮＶＭ−ＲＤが含まれる。
【００５９】
光学特性情報としては、例えば、液晶表示パネル１０の共通電極ＣＥに印加する共通電圧であるＶＣＯＭ値の他、映像データの階調を補正する電圧であるガンマ設定値などがある。ＶＣＯＭ値は、光学特性制御回路２８からＶＣＯＭドライバ３３を介して共通電極駆動回路１５に供給され、共通線ＣＬ１〜ＣＬＮを通じて共通電極ＣＥに印加される。ガンマ設定値は、光学特性制御回路２８からソースアンプ２４に供給され、映像データの階調を補正するために用いられる。
【００６０】
発振器２９は、液晶表示装置１を駆動するためのクロック信号を発振する発振器である。タイミングコントローラ３０は、発振器２９から発振されたクロック信号に同期して、コマンドレジスタ２５に保存したコマンドに基づいて、映像メモリ２２、ラインラッチ回路２３、ソースアンプ２４、光学特性制御回路２８などのタイミングを制御するコントローラである。タイミングコントローラ３０は、液晶表示パネル１０のゲート駆動回路１３を駆動するゲートドライバ３２、および、共通電極駆動回路１５を駆動するＶＣＯＭドライバ３３のタイミングを制御するコントローラでもある。
【００６１】
このような構成により、液晶ドライバＩＣ２０は、以下のように動作する。インターフェースレシーバ２１は、ホストプロセッサから映像データ、コマンドを受信する。ホストプロセッサからインターフェースレシーバ２１を介して受信したコマンドは、コマンドレジスタ２５に保存される。タイミングコントローラ３０により、発振器２９から発振されたクロック信号に同期して、コマンドレジスタ２５に保存したコマンドに基づいて、映像メモリ２２、ラインラッチ回路２３、ソースアンプ２４、光学特性制御回路２８、ゲートドライバ３２、ＶＣＯＭドライバ３３などのタイミングが制御される。
【００６２】
ホストプロセッサからインターフェースレシーバ２１を介して受信した映像データ３１は、映像メモリ２２に保存される。ラインラッチ回路２３は、映像メモリ２２に保存した映像データ３１を１ライン毎にラッチしてソースアンプ２４に出力する。光学特性制御回路２８は、液晶表示パネル１０のＲＯＭ領域１２から読み込んだガンマ設定値に基づいて、各階調の電圧を生成してソースアンプ２４に出力する。
【００６３】
ソースアンプ２４は、ラインラッチ回路２３から１ライン毎の映像データを受け取り、また、光学特性制御回路２８から各階調の電圧を受け取り、各階調の電圧をリファレンスとして、１ライン毎の映像データを増幅して液晶表示パネル１０に供給する。
【００６４】
また、光学特性制御回路２８は、液晶表示パネル１０のＲＯＭ領域１２から読み込んだＶＣＯＭ値を、後で図６，図７に示すＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納する。このＶＣＯＭ値は、光学特性制御回路２８からＶＣＯＭドライバ３３を介して共通電極駆動回路１５に供給し、共通線ＣＬ１〜ＣＬＮを通じて共通電極ＣＥに印加する。
【００６５】
＜液晶表示パネルのＲＯＭ領域に対するライト動作およびリード動作＞
図５は、液晶表示パネル１０のＲＯＭ領域１２に対するライト動作（書き込み動作）およびリード動作（読み出し動作）の一例を示す説明図である。
【００６６】
図５は、液晶表示パネル１０のＲＯＭ領域１２に対するライト動作を、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載していない状態で、パネル検査回路２を接続してパネル検査回路２で行い、ＲＯＭ領域１２からのリード動作を、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載して液晶ドライバＩＣ２０で行う例である。
【００６７】
例えば、ライト動作は、パネル検査回路２が、液晶表示パネル１０の検査時に、ＲＯＭ領域１２にパネル毎の情報を記録する。また、リード動作は、液晶ドライバＩＣ２０が、起動前の液晶ドライバＩＣ２０が初期化されるタイミングにＲＯＭ領域１２の情報を読み取り、自動的に最適値に設定する。
【００６８】
液晶表示パネル１０のＲＯＭ領域（記億部）１２は、ＲＯＭ１２１と、シフトレジスタ１２２と、スイッチ回路１２３とを備えている。このＲＯＭ領域１２には、液晶表示パネル１０の光学特性を調整するための情報が記憶される。
【００６９】
ＲＯＭ１２１は、表示領域（表示部）１１の画素の配置に沿って、１本のワード線ＷＬと、このワード線ＷＬに交差するように設けられた複数のビット線ＢＬとを備えている。ビット線ＢＬは、表示領域１１の画素に対応してＭ本あるが、図５では、６本のビット線ＢＬ１〜ＢＬ６までを図示している。以下では、６本のビット線ＢＬ１〜ＢＬ６に対応する薄膜トランジスタＴＦＴおよびヒューズＦなども６個までとして説明する。例えば、上述したＦＨＤ方式のＦＨＤ＝１０８０ＲＧＢ×１９２０に対応する例では、Ｍ＝１０８０×３となる。
【００７０】
ワード線ＷＬは、図５において、表示領域１１のゲート線ＧＬ１と同様に左右方向に延在して配置されている。ビット線ＢＬ１〜ＢＬ６は、図５において、表示領域１１のソース線ＳＬ１〜ＳＬ６と同様に上下方向に延在して配置されている。
【００７１】
ワード線ＷＬと各ビット線ＢＬ１〜ＢＬ６との交差部分には、薄膜トランジスタＴＦＴ１〜ＴＦＴ６とヒューズＦ１〜Ｆ６とで構成されるメモリセルが設けられている。薄膜トランジスタＴＦＴ１〜ＴＦＴ６のゲートにはワード線ＷＬが接続され、ソースにはビット線ＢＬ１〜ＢＬ６が接続され、ドレインにはヒューズＦ１〜Ｆ６の一端が接続されている。ヒューズＦ１〜Ｆ６の他端は接地電位ＧＮＤに接続されている。したがって、この薄膜トランジスタＴＦＴ１〜ＴＦＴ６は、ワード線ＷＬから電圧が印加されるとオン状態となり、ビット線ＢＬ１〜ＢＬ６とヒューズＦ１〜Ｆ６とを導通した状態となる。
【００７２】
ワード線ＷＬには、パネル検査回路２／液晶ドライバＩＣ２０からＲＯＭ制御のライト制御線ＮＶＭ−ＷＤを通じて、薄膜トランジスタＴＦＴ１〜ＴＦＴ６をオン状態にするためのライト制御信号が供給される。例えば、ワード線ＷＬに選択電圧が供給されると、このワード線ＷＬに接続された薄膜トランジスタＴＦＴ１〜ＴＦＴ６が全てオン状態となり、このワード線ＷＬに係るメモリセルが全て選択される。
【００７３】
ビット線ＢＬ１〜ＢＬ６には、パネル検査回路２／液晶ドライバＩＣ２０から表示領域１１のソース線ＳＬ１〜ＳＬ６を通じて、オン状態の薄膜トランジスタＴＦＴ１〜ＴＦＴ６を介して、光学特性を調整するためのデータに基づいてヒューズＦ１〜Ｆ６をショート状態（短絡状態）またはオープン状態（切断状態）にするための電圧が印加される。
【００７４】
シフトレジスタ１２２は、直列に接続された複数のフリップフロップＦＦと、各フリップフロップ間に接続された複数のセレクタＳＥＬとを備えている。図５では、６本のビット線ＢＬ１〜ＢＬ６に対応するフリップフロップＦＦ１〜ＦＦ６およびセレクタＳＥＬ１〜ＳＥＬ６の６個までを図示している。フリップフロップＦＦ１〜ＦＦ６は、ＲＯＭ制御クロック線ＳＣＫのクロック信号に同期して動作し、保持しているデータをクロック信号に同期して出力する。最前段のフリップフロップＦＦ１は、ＲＯＭ制御信号線ＳＤＡに接続されている。セレクタＳＥＬ１〜ＳＥＬ６は、後段のフリップフロップからのデータと、ビット線ＢＬ１〜ＢＬ６からのデータとを入力として、イネーブル線ＮＶＭ−ＥＮのイネーブル信号に基づいて、一方を選択して前段のフリップフロップに出力する。例えば、イネーブル信号が、１（電圧がハイレベル）の時はビット線ＢＬ１〜ＢＬ６からの信号を選択する。
【００７５】
スイッチ回路１２３は、ＲＯＭ領域１２のビット線ＢＬと表示領域１１のソース線ＳＬとの間を接続または非接続にする複数のスイッチＳを備えている。図５では、６本のビット線ＢＬ１〜ＢＬ６に対応するスイッチＳ１〜Ｓ６の６個までを図示している。スイッチＳ１〜Ｓ６は、チャージ線ＮＶＭ−ＣＨＧのチャージ信号に基づいてオンまたはオフに切り替えられ、オンの場合にビット線ＢＬ１〜ＢＬ６とソース線ＳＬ１〜ＳＬ６との間を接続し、オフの場合にビット線ＢＬ１〜ＢＬ６とソース線ＳＬ１〜ＳＬ６との間を非接続にする。例えば、チャージ信号が、１（電圧がハイレベル）の時はスイッチＳ１〜Ｓ６がオンする。
【００７６】
液晶表示パネル１０のＲＯＭ領域１２に対するライト動作は、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載していない状態で、パネル検査回路２を接続してパネル検査回路２で行う。パネル検査回路２は、表示領域１１のソース線ＳＬ１〜ＳＬ６を介して、ＲＯＭ領域１２のスイッチ回路１２３を経てＲＯＭ１２１にデータを書き込む。詳細は、後で図８〜図１０を用いて説明する。
【００７７】
液晶表示パネル１０のＲＯＭ領域１２からのリード動作は、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載して液晶ドライバＩＣ２０で行う。液晶ドライバＩＣ２０は、ＲＯＭ領域１２のＲＯＭ１２１に書き込まれたデータを、シフトレジスタ１２２を経て、ＲＯＭ制御信号線ＳＤＡを介して液晶ドライバＩＣ２０に読み込む。詳細は、後で図１１〜図１５を用いて説明する。
【００７８】
＜ＲＯＭ領域からのリード方法＞
図６および図７は、ＲＯＭ領域１２からのリード方法の一例を示す説明図である。図６および図７では、光学特性を調整するための情報として、ＶＣＯＭ値を例に示している。ＶＣＯＭ値とは、液晶表示パネル１０の共通電極ＣＥに印加する共通電圧の値である。なお、光学特性を調整するための情報は、ＶＣＯＭ値に限らず、映像データの階調を補正する電圧であるガンマ設定値でもよい。この場合には、ガンマ設定値がソースアンプ２４に供給され、映像データの階調を補正するために用いられる。この光学特性を調整するための情報は、パネル特性毎に調整する設定情報であればよい。
【００７９】
図６は、ＲＯＭ領域１２のＲＯＭ１２１に書き込まれている光学特性を調整するための情報を、液晶ドライバＩＣ２０が読み込む第１のリード方法を実現する構成である。第１のリード方法では、液晶表示パネル１０の固有情報である最適なＶＣＯＭ値が、モジュール組み立て前の液晶表示パネル１０に対して、パネル検査回路２からＲＯＭ領域１２のＲＯＭ１２１に書き込まれている例である。液晶表示パネル１０の固有情報は、製品となる液晶表示パネル１０のそれぞれに固有の情報である。
【００８０】
図６に示す第１のリード方法は、ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭと、アンプＡＭＰとを備えて実現される。このＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭおよびアンプＡＭＰは、前に図４に示した液晶ドライバＩＣ２０内の光学特性制御回路２８に備えられている。ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭは、液晶表示パネル１０のＲＯＭ領域１２から読み込まれた最適なＶＣＯＭ値を格納するレジスタである。アンプＡＭＰは、ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納されている最適なＶＣＯＭ値を増幅して出力するアンプである。
【００８１】
この図６に示す第１のリード方法では、モジュールの組み立て後に、液晶ドライバＩＣ２０が、ＲＯＭ領域１２のＲＯＭ１２１に書き込まれている最適なＶＣＯＭ値を読み込み、ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納する。そして、このＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納されている最適なＶＣＯＭ値は、アンプＡＭＰを通じて、ＶＣＯＭドライバ３３を介して共通電極駆動回路１５へ供給される。これにより、常に最適なＶＣＯＭ設定値で液晶表示パネル１０を駆動することができる。
【００８２】
なお、ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納されている最適なＶＣＯＭ値を、液晶ドライバＩＣ２０に内蔵の不揮発性メモリ２７に格納してもよい。この場合には、不揮発性メモリ２７に格納されている最適なＶＣＯＭ値を読み出して、アンプＡＭＰを通じて出力することも可能となる。
【００８３】
図７は、ＲＯＭ領域１２のＲＯＭ１２１に書き込まれている光学特性を調整するための情報を、液晶ドライバＩＣ２０が読み込む第２のリード方法を実現する構成である。第２のリード方法では、液晶表示パネル１０の共通情報を除く差分情報が、モジュール組み立て前の液晶表示パネル１０に対して、パネル検査回路２からＲＯＭ領域１２のＲＯＭ１２１に書き込まれている例である。液晶表示パネル１０の共通情報は、製品となる液晶表示パネル１０のそれぞれに共通の情報である。液晶表示パネル１０の差分情報は、製品となる液晶表示パネル１０のそれぞれの、共通の情報を除く差分の情報である。
【００８４】
図７に示す第２のリード方法は、推奨設定値レジスタＲＥＧ１と、差分情報レジスタＲＥＧ２と、演算器ＡＵと、ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭと、アンプＡＭＰとを備えて実現される。この推奨設定値レジスタＲＥＧ１、差分情報レジスタＲＥＧ２、演算器ＡＵ、ＶＣＯＭレジスタＲＥＧ−ＶＣＯＭおよびアンプＡＭＰは、前に図４に示した液晶ドライバＩＣ２０内の光学特性制御回路２８に備えられている。
【００８５】
推奨設定値レジスタＲＥＧ１は、外部のホストプロセッサから送信されてきた液晶表示パネル１０の共通情報である推奨設定値を格納するレジスタである。差分情報レジスタＲＥＧ２は、液晶表示パネル１０のＲＯＭ領域１２から読み込まれた液晶表示パネル１０の差分情報を格納するレジスタである。演算器ＡＵは、推奨設定値レジスタＲＥＧ１に格納されている推奨設定値と、差分情報レジスタＲＥＧ２に格納されている差分情報とを演算して、最適なＶＣＯＭ値を求める演算器である。ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭは、演算器ＡＵで求めた最適なＶＣＯＭ値を格納するレジスタである。アンプＡＭＰは、ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納されている最適なＶＣＯＭ値を増幅して出力するアンプである。
【００８６】
この図７に示す第２のリード方法では、モジュールの組み立て後に、液晶ドライバＩＣ２０が、ＲＯＭ領域１２のＲＯＭ１２１に書き込まれている液晶表示パネル１０の差分情報を読み込み、差分情報レジスタＲＥＧ２に格納する。また、液晶ドライバＩＣ２０が、外部のホストプロセッサから送信されてきた液晶表示パネル１０の推奨設定値を読み込み、推奨設定値レジスタＲＥＧ１に格納する。さらに、演算器ＡＵにおいて、推奨設定値レジスタＲＥＧ１に格納されている推奨設定値と、差分情報レジスタＲＥＧ２に格納されている差分情報とを演算して、最適なＶＣＯＭ値を求める。この求められた最適なＶＣＯＭ値を、ＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納する。そして、このＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭに格納されている最適なＶＣＯＭ値は、アンプＡＭＰを通じて、ＶＣＯＭドライバ３３を介して共通電極駆動回路１５へ供給される。これにより、常に最適なＶＣＯＭ設定値で液晶表示パネル１０を駆動することができる。
【００８７】
＜ＲＯＭ領域へのライトシーケンス＞
図８〜図１０は、ＲＯＭ領域１２へのライトシーケンスの一例を示す説明図である。図８はライトシーケンスの一例を示すタイミングチャートであり、図９〜図１０は各タイミングにおける動作の一例を示す説明図である。ＲＯＭ領域１２へのライトシーケンスは、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載していない状態で、パネル検査回路２を接続してパネル検査回路２で行う。
【００８８】
図８〜図１０において、ＳＬ（ＳＬ１〜ＳＬ６）はソース線、ＳＣＫはＲＯＭ制御クロック線、ＳＤＡはＲＯＭ制御信号線、ＮＶＭ−ＥＮはイネーブル線、ＮＶＭ−ＣＨＧはチャージ線、ＮＶＭ−ＷＤはライト制御線、ＷＬはワード線、ＢＬ（ＢＬ１〜ＢＬ６）はビット線、ＲＯＭはＲＯＭ１２１をそれぞれ示す。また、各線の電圧レベルにおいて、ハイレベルは“１”、ロウレベルは“０”とする。また、このハイレベルとロウレベルとの間の１／２の電圧レベルを、Ｖｈａｌｆ電位とする。
【００８９】
ＲＯＭ制御クロック線ＳＣＫは、シフトレジスタ１２２を同期シフトさせるためのクロック信号を供給するクロック線である。このＲＯＭ制御クロック線ＳＣＫによるクロック信号に代えて、例えば、表示領域１１の制御に用いるクロック信号を共用することも可能である。ＲＯＭ制御信号線ＳＤＡは、ＲＯＭ１２１からの読み出しデータのための信号線である。イネーブル線ＮＶＭ−ＥＮは、シフトレジスタ１２２の信号選択のための制御線である。チャージ線ＮＶＭ−ＣＨＧは、スイッチ回路１２３を切り替えるための制御線である。ライト制御線ＮＶＭ−ＷＤは、ワード線ＷＬを駆動するための制御線である。
【００９０】
（１）図９（図８：イネーブル線ＮＶＭ−ＥＮ＝０、チャージ線ＮＶＭ−ＣＨＧ＝１、ライト制御線ＮＶＭ−ＷＤ＝０）
パネル検査回路２から、書き込みデータＤａｔａを送信して、表示領域１１のソース線ＳＬ１〜ＳＬ６を介し、ＲＯＭ領域１２のビット線ＢＬ１〜ＢＬ６を通じて、ＲＯＭ１２１に書き込む。この時、チャージ線ＮＶＭ−ＣＨＧ＝１であり、スイッチ回路１２３はスイッチＳ１〜Ｓ６がオンして、ソース線ＳＬ１〜ＳＬ６とビット線ＢＬ１〜ＢＬ６とがそれぞれ接続され、ＲＯＭ１２１のビット線ＢＬ１〜ＢＬ６に書き込み電位がチャージされる。
【００９１】
図９の例では、書き込みデータＤａｔａとして、「００１００１」のデータが、ソース線ＳＬ１〜ＳＬ６に供給され、この「００１００１」のデータに対応する書き込み電位が、ビット線ＢＬ１〜ＢＬ６にチャージされる。ビット線ＢＬ１には０、ビット線ＢＬ２には０、ビット線ＢＬ３には１、ビット線ＢＬ４には０、ビット線ＢＬ５には０、ビット線ＢＬ６には１に対応する電位がそれぞれチャージされる。
【００９２】
（２）図１０（図８：イネーブル線ＮＶＭ−ＥＮ＝０、チャージ線ＮＶＭ−ＣＨＧ＝０、ライト制御線ＮＶＭ−ＷＤ＝１）
ライト制御線ＮＶＭ−ＷＤ＝１とし、ＲＯＭ１２１のワード線ＷＬをオンして、ＲＯＭ１２１にデータを書き込む。ＲＯＭ１２１に書き込まれるデータは、送信データの反転データｘＤａｔａとなる。すなわち、送信データ＝０ではヒューズがオープン状態（切断状態、○で図示）となり、送信データ＝１ではヒューズがショート状態（短絡状態、×で図示）となる。図１０の例では、ヒューズＦ１がオープン状態、ヒューズＦ２がオープン状態、ヒューズＦ３がショート状態、ヒューズＦ４がオープン状態、ヒューズＦ５がオープン状態、ヒューズＦ６がショート状態となる。
【００９３】
このようにして、ＲＯＭ領域１２へのライトシーケンスにおいて、パネル検査回路２は、ＲＯＭ領域１２のＲＯＭ１２１に、書き込みデータＤａｔａとして、ＶＣＯＭ値、あるいはＶＣＯＭ値の演算に用いる差分情報を書き込むことができる。
【００９４】
＜ＲＯＭ領域からのリードシーケンス＞
図１１〜図１５は、ＲＯＭ領域１２からのリードシーケンスの一例を示す説明図である。図１１はリードシーケンスの一例を示すタイミングチャートであり、図１２〜図１５は各タイミングにおける動作の一例を示す説明図である。ＲＯＭ領域１２からのリードシーケンスは、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載して液晶ドライバＩＣ２０で行う。
【００９５】
（１）図１２（図１１：イネーブル線ＮＶＭ−ＥＮ＝０、チャージ線ＮＶＭ−ＣＨＧ＝１、ライト制御線ＮＶＭ−ＷＤ＝０）
液晶ドライバＩＣ２０から、ビット線ＢＬ１〜ＢＬ６に電位をプリチャージする。この時、チャージ線ＮＶＭ−ＣＨＧ＝１であり、スイッチ回路１２３はスイッチＳ１〜Ｓ６がオンして、ソース線ＳＬ１〜ＳＬ６とビット線ＢＬ１〜ＢＬ６とがそれぞれ接続され、ＲＯＭ１２１のビット線ＢＬ１〜ＢＬ６をＶｈａｌｆ電位でプリチャージする。このＶｈａｌｆ電位は、Ｇｒａｙ階調データに対応する電位であり、ハイレベルとロウレベルとの間の１／２の電圧レベルである。
【００９６】
（２）図１３（図１１：イネーブル線ＮＶＭ−ＥＮ＝０、チャージ線ＮＶＭ−ＣＨＧ＝０、ライト制御線ＮＶＭ−ＷＤ＝１）
ライト制御線ＮＶＭ−ＷＤ＝１とし、ＲＯＭ１２１のワード線ＷＬをオンして、ＲＯＭ１２１のデータをビット線ＢＬ１〜ＢＬ６に読み出す。ビット線ＢＬ１〜ＢＬ６に読み出されるデータは、反転データｘＤａｔａである。すなわち、ヒューズがオープン状態ではビット線が１となり、ヒューズがショート状態ではビット線が０となる。図１３の例では、ビット線ＢＬ１が１、ビット線ＢＬ２が１、ビット線ＢＬ３が０、ビット線ＢＬ４が１、ビット線ＢＬ５が１、ビット線ＢＬ６が０となる。
【００９７】
（３）図１４（図１１：イネーブル線ＮＶＭ−ＥＮ＝１、チャージ線ＮＶＭ−ＣＨＧ＝０、ライト制御線ＮＶＭ−ＷＤ＝１）
イネーブル線ＮＶＭ−ＥＮ＝１とし、ビット線ＢＬ１〜ＢＬ６に読み出したデータをデータ転送用のシフトレジスタ１２２に格納する。シフトレジスタ１２２では、セレクタＳＥＬ１〜ＳＥＬ６が、イネーブル線ＮＶＭ−ＥＮのイネーブル信号に基づいて、ビット線ＢＬ１〜ＢＬ６に読み出したデータを選択して、フリップフロップＦＦ１〜ＦＦ６に格納する。図１４の例では、フリップフロップＦＦ１に１、フリップフロップＦＦ２に１、フリップフロップＦＦ３に０、フリップフロップＦＦ４に１、フリップフロップＦＦ５に１、フリップフロップＦＦ６に０が格納される。
【００９８】
（４）図１５（図１１：イネーブル線ＮＶＭ−ＥＮ＝０、チャージ線ＮＶＭ−ＣＨＧ＝０、ライト制御線ＮＶＭ−ＷＤ＝０）
ＲＯＭ制御クロック線ＳＣＫ、ＲＯＭ制御信号線ＳＤＡを用いて、シフトレジスタ１２２のデータを液晶ドライバＩＣ２０側に転送する。シフトレジスタ１２２では、フリップフロップＦＦ１〜ＦＦ６が、ＲＯＭ制御クロック線ＳＣＫのクロック信号に同期して、フリップフロップＦＦ１〜ＦＦ６に格納しているデータを順次シフトして、ＲＯＭ制御信号線ＳＤＡを通じて液晶ドライバＩＣ２０側に転送する。図１５の例では、ＲＯＭ制御信号線ＳＤＡを通じて、「１１０１１０」のデータが液晶ドライバＩＣ２０側に転送される。液晶ドライバＩＣ２０側では、ＲＯＭ１２１からのリードデータを反転し、前に図６に示したＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭにＶＣＯＭ値として格納し、あるいは図７に示した差分情報レジスタＲＥＧ２に差分情報として格納する。
【００９９】
このようにして、ＲＯＭ領域１２からのリードシーケンスにおいて、液晶ドライバＩＣ２０は、ＲＯＭ領域１２のＲＯＭ１２１から読み出したＶＣＯＭ値、あるいは差分情報を用いて演算したＶＣＯＭ値で、液晶表示パネル１０の光学特性を最適に調整して駆動することができる。
【０１００】
＜実施の形態１の効果＞
以上説明した本実施の形態１に係わる液晶表示装置１によれば、液晶表示パネル１０と液晶ドライバＩＣ２０との組み合わせによらずに、光学特性を最適に設定することができる。これにより、十分な光学特性を得ることができる。より詳細には、以下の通りである。
【０１０１】
（１）液晶表示パネル１０は、この液晶表示パネル１０の光学特性を調整するための情報を記憶するＲＯＭ領域１２を含むことで、液晶表示パネル１０の固有情報を例えば個々のパネルの検査の段階で液晶表示パネル１０自体に記憶させておくことができる。これにより、液晶ドライバＩＣ２０を搭載していない液晶表示パネル１０単体で、この液晶表示パネル１０の固有情報を記憶しておくことが可能となる。
【０１０２】
また、ＲＯＭ領域１２は、表示領域１１の複数の画素の配置に沿って配置されており、当該素子基板５０上に画素の構成を形成していく過程で同時に形成することができる。これにより、液晶表示パネル１０の回路構成を極力用いた回路構成で実現することができる。この結果、ＲＯＭ領域１２の搭載による液晶表示パネル１０の額縁へのインパクトを軽減することができる。
【０１０３】
具体的には、ＲＯＭ領域１２におけるＲＯＭ１２１などの回路自体を表示領域１１内の画素構成を形成していくプロセス工程で同時に形成することができ、当該ＲＯＭ１２１などを素子基板５０上に構築するために新たなプロセスを構築する必要がほとんどない。さらに、ソース線ＳＬの数と同じ数だけヒューズＦを設けることができ、当該ヒューズＦを利用して情報を記憶することができる。例えば、本実施の形態でいえば、１０８０×３個のヒューズＦを有しているので、フリッカー値やホワイトバランス値といったパネルごとの固有情報を記憶するための記憶容量としては十分な大きさである。
【０１０４】
（２）液晶表示パネル１０の光学特性を調整するための情報が、この液晶表示パネル１０の固有情報である場合には、この固有情報に基づいて光学特性を調整することができる。
【０１０５】
（３）液晶表示パネル１０の光学特性を調整するための情報が、この液晶表示パネル１０の共通情報を除く差分情報である場合には、この共通情報と差分情報との演算結果に基づいて光学特性を調整することができる。
【０１０６】
（４）液晶表示パネル１０のＲＯＭ領域１２は、ワード線ＷＬとビット線ＢＬとの交差部分に設けられた薄膜トランジスタＴＦＴおよびヒューズＦを含むメモリセルで構成することができる。このヒューズＦは、オープン状態またはショート状態を液晶表示パネル１０の光学特性を調整するための情報に対応させることができる。
【０１０７】
（５）液晶表示パネル１０のＲＯＭ領域１２は、ＲＯＭ１２１と、このＲＯＭ１２１と表示領域１１との間に接続されたスイッチ回路１２３とを含むことで、ＲＯＭ１２１への書き込み動作は、液晶表示パネル１０にパネル検査回路２を接続して行うことができる。この場合に、パネル検査回路２から、表示領域１１のソース線ＳＬ、および、スイッチ回路１２３を介して、ＲＯＭ１２１に、液晶表示パネル１０の光学特性を調整するための情報を書き込むことができる。これにより、液晶表示パネル１０の検査時に、液晶表示パネル１０毎に光学特性を調整するための情報を記憶することができる。
【０１０８】
（６）液晶表示パネル１０のＲＯＭ領域１２は、さらに、ＲＯＭ１２１とＲＯＭ制御信号線ＳＤＡとの間に接続されたシフトレジスタ１２２を含むことで、ＲＯＭ１２１からの読み出し動作は、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載して行うことができる。この場合に、ＲＯＭ１２１から、シフトレジスタ１２２、および、ＲＯＭ制御信号線ＳＤＡを介して、液晶ドライバＩＣ２０へ、液晶表示パネル１０の光学特性を調整するための情報を読み出すことができる。これにより、液晶ドライバＩＣ２０は、起動前に光学特性を調整するための情報を読み出して、自動的に最適値に設定することができる。
【０１０９】
（７）ＲＯＭ１２１からの読み出し動作では、ＲＯＭ１２１から液晶表示パネル１０の光学特性を調整するための情報を読み出す際に、ビット線ＢＬをプリチャージすることで、ＲＯＭ１２１への書き込みデータに対応させて、ビット線ＢＬに読み出されるデータを反転データにすることができる。
【０１１０】
（８）液晶表示パネル１０のＲＯＭ領域１２において、ＲＯＭ１２１のワード線ＷＬはライト制御線ＮＶＭ−ＷＤにより制御し、スイッチ回路１２３はチャージ線ＮＶＭ−ＣＨＧにより制御し、シフトレジスタ１２２はイネーブル線ＮＶＭ−ＥＮおよびＲＯＭ制御クロック線ＳＣＫにより制御することができる。
【０１１１】
（９）液晶表示パネル１０のＲＯＭ領域１２は、表示領域１１の周辺領域において、液晶ドライバＩＣ２０が配置された位置から遠い方の位置に配置されていることで、液晶ドライバＩＣ２０が表示領域１１に映像を表示する際に、ＲＯＭ領域１２が表示駆動の妨げとなることがない。
【０１１２】
（１０）上記（１）〜（９）により、液晶表示パネル１０と液晶ドライバＩＣ２０との組み合わせによらずに、液晶表示パネル１０単体、液晶ドライバＩＣ２０単体で販売される場合でも、パネル固有情報を液晶表示パネル１０側に記憶しておき、液晶ドライバＩＣ２０の搭載後に、液晶ドライバＩＣ２０がパネル固有情報を読み出して、光学特性を自動的に最適値に設定することができる。
【０１１３】
（実施の形態２）
本実施の形態２に係わる液晶表示装置について、図１６〜図２４を用いて説明する。本実施の形態２は、前記実施の形態１ではソース線ＳＬを介してＲＯＭ領域１２にデータの書き込みを行うのに対して、ＲＯＭ制御信号線ＳＤＡを介してＲＯＭ領域１２にデータの書き込みを行う点が異なっている。本実施の形態２においては、前記実施の形態１と異なる点を主に説明する。
【０１１４】
＜液晶表示パネルのＲＯＭ領域に対するライト動作およびリード動作＞
図１６は、液晶表示パネル１０のＲＯＭ領域１２に対するライト動作およびリード動作の一例を示す説明図である。
【０１１５】
液晶表示パネル１０のＲＯＭ領域（記億部）１２は、ＲＯＭ１２１と、シフトレジスタ１２２と、スイッチ回路１２３とを備えている。
【０１１６】
ＲＯＭ１２１は、表示領域（表示部）１１の画素の配置に沿って、１本のワード線ＷＬと、このワード線ＷＬに交差するように設けられた複数のビット線ＢＬ１〜ＢＬ６とを備えている。ワード線ＷＬと各ビット線ＢＬ１〜ＢＬ６との交差部分には、薄膜トランジスタＴＦＴ１〜ＴＦＴ６とヒューズＦ１〜Ｆ６とで構成されるメモリセルが設けられている。薄膜トランジスタＴＦＴ１〜ＴＦＴ６のゲートにはワード線ＷＬが接続され、ソースにはビット線ＢＬ１〜ＢＬ６が接続され、ドレインにはヒューズＦ１〜Ｆ６の一端が接続されている。ヒューズＦ１〜Ｆ６の他端は接地電位ＧＮＤに接続されている。
【０１１７】
ワード線ＷＬには、前記実施の形態１と異なり、パネル検査回路２／液晶ドライバＩＣ２０からＲＯＭ制御のイネーブル線ＮＶＭ−ＥＮを通じて、薄膜トランジスタＴＦＴ１〜ＴＦＴ６をオン状態にするためのイネーブル信号が供給される。例えば、イネーブル信号によりワード線ＷＬに選択電圧が供給されると、このワード線ＷＬに接続された薄膜トランジスタＴＦＴ１〜ＴＦＴ６が全てオン状態となり、このワード線ＷＬに係るメモリセルが全て選択される。
【０１１８】
ビット線ＢＬ１〜ＢＬ６には、前記実施の形態１と異なり、スイッチ回路１２３のスイッチＳ１〜Ｓ６を通じて、ヒューズＦ１〜Ｆ６をショート状態（短絡状態）またはオープン状態（切断状態）にするためのＶｈａｌｆ電位が印加される。
【０１１９】
シフトレジスタ１２２は、直列に接続された複数のフリップフロップＦＦ１〜ＦＦ６と、各フリップフロップ間に接続された複数のセレクタＳＥＬ１〜ＳＥＬ６とを備えている。このシフトレジスタ１２２は、前記実施の形態１と異なり、リード動作とライト動作との両方で用いられる。フリップフロップＦＦ１〜ＦＦ６は、ＲＯＭ制御クロック線ＳＣＫのクロック信号に同期して動作し、保持しているデータをクロック信号に同期して出力する。
【０１２０】
セレクタＳＥＬ１〜ＳＥＬ６は、リード動作では、後段のフリップフロップからのデータと、ビット線ＢＬ１〜ＢＬ６からのデータとを入力として、イネーブル線ＮＶＭ−ＥＮのイネーブル信号に基づいて、一方を選択して前段のフリップフロップに出力する。例えば、イネーブル信号が、１（電圧がハイレベル）の時はビット線ＢＬ１〜ＢＬ６からの信号を選択する。また、セレクタＳＥＬ１〜ＳＥＬ６は、ライト動作では、リード動作とは逆の経路で、後段のフリップフロップからのデータを入力として、イネーブル線ＮＶＭ−ＥＮのイネーブル信号に基づいて、前段のフリップフロップに出力する。例えば、イネーブル信号が、０（電圧がロウレベル）の時は後段のフリップフロップからのデータを出力する。
【０１２１】
スイッチ回路１２３は、前記実施の形態１と異なり、ＲＯＭ領域１２のビット線ＢＬ１〜ＢＬ６とＶｈａｌｆ電位との間を接続または非接続にする複数のスイッチＳ１〜Ｓ６を備えている。スイッチＳ１〜Ｓ６は、リード制御線ＮＶＭ−ＲＤのリード制御信号に基づいてオンまたはオフして、オンの場合にビット線ＢＬ１〜ＢＬ６にＶｈａｌｆ電位を供給し、オフの場合にビット線ＢＬ１〜ＢＬ６はオープン状態となる。例えば、リード制御信号が、１（電圧がハイレベル）の時はスイッチＳ１〜Ｓ６がオンする。
【０１２２】
液晶表示パネル１０のＲＯＭ領域１２に対するライト動作は、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載していない状態で、パネル検査回路２を接続してパネル検査回路２で行う。パネル検査回路２は、ＲＯＭ制御信号線ＳＤＡを介して、ＲＯＭ領域１２のシフトレジスタ１２２を経てＲＯＭ１２１にデータを書き込む。詳細は、後で図１７〜図２０を用いて説明する。
【０１２３】
液晶表示パネル１０のＲＯＭ領域１２からのリード動作は、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載して液晶ドライバＩＣ２０で行う。液晶ドライバＩＣ２０は、ＲＯＭ領域１２のＲＯＭ１２１に書き込まれたデータを、シフトレジスタ１２２を経て、ＲＯＭ制御信号線ＳＤＡを介して液晶ドライバＩＣ２０に読み込む。詳細は、後で図２１〜図２４を用いて説明する。
【０１２４】
＜ＲＯＭ領域へのライトシーケンス＞
図１７〜図２０は、ＲＯＭ領域１２へのライトシーケンスの一例を示す説明図である。図１７はライトシーケンスの一例を示すタイミングチャートであり、図１８〜図２０は各タイミングにおける動作の一例を示す説明図である。ＲＯＭ領域１２へのライトシーケンスは、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載していない状態で、パネル検査回路２を接続してパネル検査回路２で行う。
【０１２５】
図１７〜図２０において、ＳＣＫはＲＯＭ制御クロック線、ＳＤＡはＲＯＭ制御信号線、ＮＶＭ−ＥＮはイネーブル線、ＮＶＭ−ＲＤはリード制御線、ＷＬはワード線、ＢＬ（ＢＬ１〜ＢＬ６）はビット線、ＲＯＭはＲＯＭ１２１をそれぞれ示す。また、各線の電圧レベルにおいて、ハイレベルは“１”、ロウレベルは“０”とする。また、このハイレベルとロウレベルとの間の１／２の電圧レベルを、Ｖｈａｌｆ電位とする。
【０１２６】
ＲＯＭ制御クロック線ＳＣＫは、シフトレジスタ１２２を同期シフトさせるためのクロック信号を供給するクロック線である。このＲＯＭ制御クロック線ＳＣＫによるクロック信号に代えて、例えば、表示領域１１の制御に用いるクロック信号を共用することも可能である。ＲＯＭ制御信号線ＳＤＡは、ＲＯＭ１２１への書き込みデータ、ＲＯＭ１２１からの読み出しデータのための信号線である。イネーブル線ＮＶＭ−ＥＮは、シフトレジスタ１２２の信号選択のための制御線である。このイネーブル線ＮＶＭ−ＥＮは、ワード線ＷＬを駆動するための制御線でもある。リード制御線ＮＶＭ−ＲＤは、スイッチ回路１２３を切り替えるための制御線である。
【０１２７】
（１）図１８（図１７：イネーブル線ＮＶＭ−ＥＮ＝０、リード制御線ＮＶＭ−ＲＤ＝０）
ＲＯＭ制御クロック線ＳＣＫ、ＲＯＭ制御信号線ＳＤＡを用いて、ＲＯＭ制御信号線ＳＤＡを通じての書き込みデータＤａｔａを、ＲＯＭ領域１２のシフトレジスタ１２２で順次送っていく。この時、イネーブル線ＮＶＭ−ＥＮ＝０とし、ＲＯＭ１２１へはデータが書き込まれないようにする。シフトレジスタ１２２では、フリップフロップＦＦ１〜ＦＦ６が、ＲＯＭ制御クロック線ＳＣＫのクロック信号に同期して、フリップフロップＦＦ１〜ＦＦ６にデータを格納し、順次シフトして、セレクタＳＥＬ１〜ＳＥＬ６に出力する。図１８の例では、ＲＯＭ制御信号線ＳＤＡを通じて「１００１００」のデータが書き込まれ、フリップフロップＦＦ１に０、フリップフロップＦＦ２に０、フリップフロップＦＦ３に１、フリップフロップＦＦ４に０、フリップフロップＦＦ５に０、フリップフロップＦＦ６に１が格納される。
【０１２８】
（２）図１９（図１７：イネーブル線ＮＶＭ−ＥＮ＝１、リード制御線ＮＶＭ−ＲＤ＝０）
イネーブル線ＮＶＭ−ＥＮ＝１とし、フリップフロップＦＦ１〜ＦＦ６に格納されているデータを、ビット線ＢＬ１〜ＢＬ６を通じてＲＯＭ１２１へ送る。この時、ＲＯＭ１２１の薄膜トランジスタＴＦＴ１〜ＴＦＴ６もオンするため、ＲＯＭ１２１への書き込みが行われる。図１９の例では、ヒューズＦ１に０、ヒューズＦ２に０、ヒューズＦ３に１、ヒューズＦ４に０、ヒューズＦ５に０、ヒューズＦ６に１が送られる。
【０１２９】
（３）図２０（図１７：イネーブル線ＮＶＭ−ＥＮ＝０、リード制御線ＮＶＭ−ＲＤ＝０）
ＲＯＭ１２１に書き込まれるデータは、送信データの反転データｘＤａｔａとなる。すなわち、送信データ＝０ではヒューズがオープン状態（切断状態、○で図示）となり、送信データ＝１ではヒューズがショート状態（短絡状態、×で図示）となる。図２０の例では、ヒューズＦ１がオープン状態、ヒューズＦ２がオープン状態、ヒューズＦ３がショート状態、ヒューズＦ４がオープン状態、ヒューズＦ５がオープン状態、ヒューズＦ６がショート状態となる。
【０１３０】
このようにして、ＲＯＭ領域１２へのライトシーケンスにおいて、パネル検査回路２は、ＲＯＭ領域１２のＲＯＭ１２１に、書き込みデータＤａｔａとして、ＶＣＯＭ値、あるいはＶＣＯＭ値の演算に用いる差分情報を書き込むことができる。
【０１３１】
＜ＲＯＭ領域からのリードシーケンス＞
図２１〜図２４は、ＲＯＭ領域１２からのリードシーケンスの一例を示す説明図である。図２１はリードシーケンスの一例を示すタイミングチャートであり、図２２〜図２４は各タイミングにおける動作の一例を示す説明図である。ＲＯＭ領域１２からのリードシーケンスは、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載して液晶ドライバＩＣ２０で行う。
【０１３２】
（１）図２２（図２１：イネーブル線ＮＶＭ−ＥＮ＝０、リード制御線ＮＶＭ−ＲＤ＝１）
液晶ドライバＩＣ２０から、ビット線ＢＬ１〜ＢＬ６をＶｈａｌｆ電位にプリチャージする。この時、リード制御線ＮＶＭ−ＲＤ＝１であり、スイッチ回路１２３はスイッチＳ１〜Ｓ６がオンして、ビット線ＢＬ１〜ＢＬ６をＶｈａｌｆ電位でプリチャージする。この場合に、ヒューズＦ１〜Ｆ６がオープン状態でハイインピーダンスのものは、データが１になるようにチャージする。そのため、ＲＯＭ１２１の値は書き込み値の反転データとなる。図２２の例では、ビット線ＢＬ１が１、ビット線ＢＬ２が１、ビット線ＢＬ３が０、ビット線ＢＬ４が１、ビット線ＢＬ５が１、ビット線ＢＬ６が０となる。
【０１３３】
（２）図２３（図２１：イネーブル線ＮＶＭ−ＥＮ＝１、リード制御線ＮＶＭ−ＲＤ＝０）
イネーブル線ＮＶＭ−ＥＮ＝１とし、ビット線ＢＬ１〜ＢＬ６に読み出したデータをデータ転送用のシフトレジスタ１２２に格納する。シフトレジスタ１２２では、セレクタＳＥＬ１〜ＳＥＬ６が、イネーブル線ＮＶＭ−ＥＮのイネーブル信号に基づいて、ビット線ＢＬ１〜ＢＬ６に読み出したデータを選択して、フリップフロップＦＦ１〜ＦＦ６に格納する。図２３の例では、フリップフロップＦＦ１に１、フリップフロップＦＦ２に１、フリップフロップＦＦ３に０、フリップフロップＦＦ４に１、フリップフロップＦＦ５に１、フリップフロップＦＦ６に０が格納される。
【０１３４】
（３）図２４（図２１：イネーブル線ＮＶＭ−ＥＮ＝０、リード制御線ＮＶＭ−ＲＤ＝０）
ＲＯＭ制御クロック線ＳＣＫ、ＲＯＭ制御信号線ＳＤＡを用いて、シフトレジスタ１２２のデータを液晶ドライバＩＣ２０側に転送する。シフトレジスタ１２２では、フリップフロップＦＦ１〜ＦＦ６が、ＲＯＭ制御クロック線ＳＣＫのクロック信号に同期して、フリップフロップＦＦ１〜ＦＦ６に格納しているデータを順次シフトして、ＲＯＭ制御信号線ＳＤＡを通じて液晶ドライバＩＣ２０側に転送する。図２４の例では、ＲＯＭ制御信号線ＳＤＡを通じて、「１１０１１０」のデータが液晶ドライバＩＣ２０側に転送される。液晶ドライバＩＣ２０側では、ＲＯＭ１２１からのリードデータを反転し、前に図６に示したＶＣＯＭ値レジスタＲＥＧ−ＶＣＯＭにＶＣＯＭ値として格納し、あるいは図７に示した差分情報レジスタＲＥＧ２に差分情報として格納する。
【０１３５】
このようにして、ＲＯＭ領域１２からのリードシーケンスにおいて、液晶ドライバＩＣ２０は、ＲＯＭ領域１２のＲＯＭ１２１から読み出したＶＣＯＭ値、あるいは差分情報を用いて演算したＶＣＯＭ値で、液晶表示パネル１０の光学特性を最適に調整して駆動することができる。
【０１３６】
＜実施の形態２の効果＞
以上説明した本実施の形態２に係わる液晶表示装置１によれば、前記実施の形態１と同様に、液晶表示パネル１０と液晶ドライバＩＣ２０との組み合わせによらずに、光学特性を最適に設定することができる。これにより、十分な光学特性を得ることができる。より詳細には、以下の通りである。
【０１３７】
（１１）液晶表示パネル１０のＲＯＭ領域１２は、ＲＯＭ１２１と、ＲＯＭ１２１とＲＯＭ制御信号線ＳＤＡとの間に接続されたシフトレジスタ１２２とを含むことで、ＲＯＭ１２１への書き込み動作は、液晶表示パネル１０にパネル検査回路２を接続して行うことができる。この場合に、パネル検査回路２から、ＲＯＭ制御信号線ＳＤＡ、および、シフトレジスタ１２２を介して、ＲＯＭ１２１に、液晶表示パネル１０の光学特性を調整するための情報を書き込むことができる。これにより、液晶表示パネル１０の検査時に、液晶表示パネル１０毎に光学特性を調整するための情報を記憶することができる。
【０１３８】
（１２）ＲＯＭ１２１からの読み出し動作は、液晶表示パネル１０に液晶ドライバＩＣ２０を搭載して行うことができる。この場合に、ＲＯＭ１２１から、シフトレジスタ１２２、および、ＲＯＭ制御信号線ＳＤＡを介して、液晶ドライバＩＣ２０へ、液晶表示パネル１０の光学特性を調整するための情報を読み出すことができる。これにより、液晶ドライバＩＣ２０は、起動前に光学特性を調整するための情報を読み出して、自動的に最適値に設定することができる。
【０１３９】
（１３）液晶表示パネル１０のＲＯＭ領域１２において、ＲＯＭ１２１のワード線ＷＬ、および、シフトレジスタ１２２は、イネーブル線ＮＶＭ−ＥＮにより制御し、シフトレジスタ１２２は、ＲＯＭ制御クロック線ＳＣＫにより制御することができる。
【０１４０】
（１４）他の効果は、前記実施の形態１の効果（１）〜（４）（７）（９）（１０）と同様である。
【０１４１】
本発明の思想の範疇において、当業者であれば、各種の変形例および修正例に想到し得るものであり、それら変形例および修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【０１４２】
また、前述の各実施の形態において述べた態様によりもたらされる他の作用効果について本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【０１４３】
１  液晶表示装置
２  パネル検査回路
１０  液晶表示パネル
１１  表示領域
１２  ＲＯＭ領域
１３  ゲート駆動回路
１４  ＲＧＢ選択スイッチ
１５  共通電極駆動回路
２０  液晶ドライバＩＣ
２８  光学特性制御回路
１２１  ＲＯＭ
１２２  シフトレジスタ
１２３  スイッチ回路
【図１】
2016151713.tif 000003
【図２】
2016151713.tif 000004
【図３】
2016151713.tif 000005
【図４】
2016151713.tif 000006
【図５】
2016151713.tif 000007
【図６】
2016151713.tif 000008
【図７】
2016151713.tif 000009
【図８】
2016151713.tif 000010
【図９】
2016151713.tif 000011
【図１０】
2016151713.tif 000012
【図１１】
2016151713.tif 000013
【図１２】
2016151713.tif 000014
【図１３】
2016151713.tif 000015
【図１４】
2016151713.tif 000016
【図１５】
2016151713.tif 000017
【図１６】
2016151713.tif 000018
【図１７】
2016151713.tif 000019
【図１８】
2016151713.tif 000020
【図１９】
2016151713.tif 000021
【図２０】
2016151713.tif 000022
【図２１】
2016151713.tif 000023
【図２２】
2016151713.tif 000024
【図２３】
2016151713.tif 000025
【図２４】
2016151713.tif 000026