(57)【要約】【課題】発振信号の急峻な変動を抑制できるようにした発振回路を提供する。【解決手段】第１及び第２時間計測部（２７、２８；１２７、１２８；２２７、２２８）の何れが時間計測していないか判別する判別部（１６；１１６；２１６）を備え、第１及び第２時間計測部のうち判別部により時間計測していないと判別された対象時間計測部（２７又は２８；１２７又は１２８；２２７又は２２８）は、その特性が当該非時間計測中に調整部（４又は１６；１０４又は１１６；２０４又は２１６）により調整可能に構成されている。【選択図】図１
2016100748.tif 000002
【特許請求の範囲】
【請求項１】
電流出力部（２５、２６；１２５、１２６；２２５、２２６）、前記電流出力部により出力された電流を充電する充電部（１０、１１；１１０、１１１；２１０、２１１）、及び、前記充電部の充電電圧を第１電圧（ＶＢＧＲ；Ｖ１、Ｖ２）と比較する比較部（１２、１３；１１２、１１３；２１２、２１３）、をそれぞれ備え、前記比較部により前記充電部の充電電圧が第１電圧に至る時間をそれぞれ計測し、時間計測動作を交互に行う第１及び第２時間計測部（２７、２８；１２７、１２８；２２７、２２８）と、
前記第１及び第２時間計測部の時間計測結果に応じて発振信号を出力する出力部（１５；１１５；２１５）と、
前記第１及び第２時間計測部の何れが時間計測していないか判別する判別部（１６；１１６；２１６）と、を備え、
前記第１及び第２時間計測部のうち前記判別部により時間計測していないと判別された対象時間計測部（２７又は２８；１２７又は１２８；２２７又は２２８）は、その特性が当該非時間計測中に調整部（４又は１６；１０４又は１１６；２０４又は２１６）により調整可能に構成されていることを特徴とする発振回路。
【請求項２】
前記充電部は、前記電流出力部により出力される電流を充電するコンデンサ（１０；１１０；２１０）を備え、
前記調整部は、前記対象時間計測部の特性を調整するときに、前記コンデンサの容量値を調整することを特徴とする請求項１記載の発振回路。
【請求項３】
前記電流出力部は、基準電流を入力する入力トランジスタ（２４；１２４；２２４）、及び、前記入力トランジスタに入力された電流をカレントミラーした電流を出力する出力トランジスタ（２５、２６；１２５、１２６；２２５、２２６）を備え、
前記調整部は、前記対象時間計測部の特性を調整するときに、前記入力トランジスタ及び前記出力トランジスタ間のミラー比を調整することを特徴とする請求項１または２記載の発振回路。
【請求項４】
前記調整部（２０４又は２１６）は、前記対象時間計測部（２２７又は２２８）の特性を調整するときに、前記比較部が比較対象とする前記第１電圧（Ｖ１又はＶ２）を調整することを特徴とする請求項１から３の何れか一項に記載の発振回路。
【請求項５】
前記調整部は、前記第１及び第２時間計測部の特性を個別に調整可能に構成されていることを特徴とする請求項１から４の何れか一項に記載の発振回路。
【請求項６】
前記調整部は、外部から供給されるシンクパルス信号に基づいて前記発振信号の周波数を変更制御するものであり、前記対象時間計測部の特性を非時間計測中に周波数を調整してＯＳＣトレーニングすることを特徴とする請求項１から５の何れか一項に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路に関する。
【背景技術】
【０００２】
この種の発振回路は例えばクロック信号を生成するために用いられる（例えば、特許文献１参照）。この特許文献１記載の技術によれば、コンデンサの充放電の切換を２つのコンパレータとフリップフロップ回路を含む論理回路を用いて行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１０１３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の回路を用い、発振回路の周波数／デューティ比を動的に調整する場合、例えば基準電圧又はコンデンサの充電電流を調整する方法があるが、調整時に基準電圧がオーバーシュート／アンダーシュートすると、発振信号にグリッチを生じたりデューティ比が急峻に変動したりすることで、発振信号が急峻に変動してしまう虞があり、当該発振信号を入力する回路が誤動作してしまう虞がある。
本発明の目的は、発振信号の急峻な変動を抑制できるようにした発振回路を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の発明によれば、充電部は電流出力部の出力電流を充電し、比較部は充電部の充電電圧を所定電圧と比較する。第１の時間計測部は、比較部により充電部の充電電圧が所定電圧に至る時間を計測する。また、第２の時間計測部は、第１の時間計測部により時間計測動作が行われていないときに、比較部により充電部の充電電圧が所定電圧に至る時間を計測する。出力部は、第１及び第２時間計測部の時間計測結果に応じて発振信号を出力する。判別回路は、第１及び第２時間計測部の何れが時間計測していないか判別する。そして、調整部は、判別回路により時間計測していないと判別された対象時間計測部の特性を当該非時間計測中に調整する。
【０００６】
例えば、第１の時間計測部が時間計測動作している間に、調整部が第２の時間計測部の特性を調整するため、発振信号の出力に影響しない期間中に第２の時間計測部の特性を調整できる。これにより、発振信号の急峻な変動を抑制できる。逆に、第２の時間計測部が時間計測動作している間に、調整部が第１の時間計測部の特性を調整するため、発振信号の出力に影響しない期間中に第１の時間計測部の特性を調整できる。これにより、発振信号の急峻な変動を抑制できる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態のシステムの一例を概略的に示す電気的構成図
【図２】発振回路の内部構成例を概略的に示す電気的構成図
【図３】第１、第２コンデンサの構成例を概略的に示す電気的構成図
【図４】シンクパルス信号と発振回路の発振信号との関係を概略的に示すタイミングチャート
【図５】周波数／デューティ比の調整例を概略的に示すタイミングチャート
【図６】第２実施形態において発振回路の内部構成例を概略的に示す電気的構成図
【図７】入出力トランジスタ間のミラー比を調整するための構成を概略的に示す回路図
【図８】周波数／デューティ比の調整例を概略的に示すタイミングチャート
【図９】第３実施形態において発振回路の内部構成例を概略的に示す電気的構成図
【図１０】比較部が比較対象とする所定電圧を調整するための構成を概略的に示す回路図
【図１１】周波数／デューティ比の調整例を概略的に示すタイミングチャート
【図１２】第４実施形態において周波数／デューティ比の調整例を概略的に示すタイミングチャート
【発明を実施するための形態】
【０００８】
以下、発振回路の幾つかの実施形態について図面を参照しながら説明する。各実施形態間で同一又は類似の構成については同一又は類似の符号を付し、第２実施形態以降については必要に応じて説明を省略する。
【０００９】
（第１実施形態）
以下で説明する各実施形態では、図１に示すように、車両用のマスタＥＣＵ（Electronic Control Unit）１に接続されたスレーブ２内の発振回路３に適用した形態について説明する。スレーブ２は、発振回路３、ＣＰＵ４、レシーバ５、及び、トランスミッタ６を備え、その一部又は全部が集積回路化されており、ＣＰＵ４は、外部のＥＣＵ１から供給されるシンクパルス信号に基づいて、発振回路３が出力するクロック信号（発振信号相当）の周波数を変更制御可能になっている。
【００１０】
図２に示すように、発振回路３は、基準電圧出力部７、電圧電流変換部８、カレントミラー回路９、第１及び第２可変容量コンデンサ（第１及び第２コンデンサ相当）１０及び１１、第１及び第２コンパレータ１２及び１３、第１及び第２有効／無効切換回路１４、出力部としてのフリップフロップ回路１５、及び、判別回路（調整部、判別部相当）１６、を備える。基準電圧出力部７は、電源端子１７及びグランド（第１電源線相当）１８間に複数の抵抗１９及び２０を直列接続して構成され、例えばバンドギャップリファレンス回路（図示せず）により出力される高精度なバンドギャップリファレンス電圧を複数の抵抗１９及び２０により分圧し、基準電圧として出力する。
【００１１】
電圧電流変換部８は、例えばオペアンプ２１、Ｎチャネル型のＭＯＳトランジスタ２２、抵抗２３、を図示形態に組み合わせて構成されている。電圧電流変換部８は、基準電圧出力部７の出力基準電圧をオペアンプ２１の非反転入力端子に入力し、オペアンプ２１の出力にＭＯＳトランジスタ２２のゲートを接続すると共に、ＭＯＳトランジスタ２２のソースから抵抗２３を介してグランド１８に通電し、さらに抵抗２３の端子間電圧をオペアンプ２１の反転入力端子にフィードバックするように接続して構成される。これにより、電圧電流変換部８は、基準電圧出力部７の基準電圧に応じた電流を出力できる。
【００１２】
電圧電流変換部８の出力はカレントミラー回路９に入力されている。カレントミラー回路９は、例えば、入力トランジスタ２４と、入力トランジスタ２４にカレントミラー接続された電流出力部としての第１及び第２出力トランジスタ２５及び２６とを備えて構成される。入力トランジスタ２４と第１出力トランジスタ２５のミラー比は所定の第１値に設定されており、入力トランジスタ２４と第２出力トランジスタ２６のミラー比は所定の第２値に設定されている。これらの第１値及び第２値は、互いに同一値に設定されていても異なる値に設定されていても良い。
【００１３】
第１出力トランジスタ２５の出力電流は、充電部としての第１可変容量コンデンサ１０に入力される。第１可変容量コンデンサ１０は、判別回路１６から与えられる制御信号に応じて容量値を変更可能に構成され、第１出力トランジスタ２５の出力電流を充電する。第１コンパレータ１２は、バンドギャップリファレンス電圧ＶＢＧＲ（第１電圧相当）と第１可変容量コンデンサ１０の充電電圧とを比較し、この比較結果をフリップフロップ回路１５の第１入力端子に出力する。
【００１４】
第２出力トランジスタ２６の出力電流は、充電部としての第２可変容量コンデンサ１１に入力される。第２可変容量コンデンサ１１は、判別回路１６から与えられる制御信号に応じて容量値を変更可能に構成され、第２出力トランジスタ２６の出力電流を充電する。第２コンパレータ１３は、バンドギャップリファレンス電圧ＶＢＧＲ（第１電圧相当）と第２可変容量コンデンサ１１の充電電圧とを比較し、この比較結果をフリップフロップ回路１５の第２入力端子に出力する。
【００１５】
フリップフロップ回路１５は、例えば反転入力型のＲＳフリップフロップにより構成され、第１入力端子（セット端子）に「Ｌ」パルスが入力されると第１レベル「Ｈ」を出力端子ＯＵＴに出力し続け、第２入力端子（リセット端子）に「Ｌ」パルスが入力されると第２レベル「Ｌ」を出力端子ＯＵＴに出力し続ける。この結果、フリップフロップ回路１５は、第１時間計測部２７及び第２時間計測部２８の時間計測結果に応じたクロック信号を出力する出力部として機能する。
第１出力トランジスタ２５、第１可変容量コンデンサ１０、及び、第１コンパレータ１２は、第１時間計測部２７として動作する。第２出力トランジスタ２６、第２可変容量コンデンサ１１、及び、第２コンパレータ１３は、第２時間計測部２８として動作する。
【００１６】
有効／無効切換回路１４は、例えばＮチャネル型のＭＯＳトランジスタ２９及び３０、ＮＯＴゲート３１などを組み合わせて構成され、出力端子ＯＵＴの出力レベルに応じて、第１、第２可変容量コンデンサ１０、１１の端子を開放／短絡する。これにより、第１、第２コンパレータ１２、１３の反転入力端子が開放／短絡されることになり、第１、第２時間計測部２７、２８は、その動作の有効／無効が切換えられる。例えば、出力端子ＯＵＴの出力レベルが第１レベル「Ｈ」のときには、ＭＯＳトランジスタ２９がオンすることで、第１可変容量コンデンサ１０の充電電圧が放電され、第１コンパレータ１２の反転入力端子の電圧が０Ｖで固定される。これにより第１時間計測部２７の動作が無効化される。また同時に、ＭＯＳトランジスタ３０がオフすることで、第２可変容量コンデンサ１１の端子間が開放されることにより第２コンパレータ１３の反転入力端子が開放され、第２時間計測部２８の動作が有効化される。
【００１７】
逆に、出力端子ＯＵＴの出力レベルが第２レベル「Ｌ」のときには、ＭＯＳトランジスタ３０がオンすることで、第２可変容量コンデンサ１１の充電電圧が放電され、第２時間計測部２８の動作が無効化される。また同時に、ＭＯＳトランジスタ２９がオフすることで、第１可変容量コンデンサ１０の端子間が開放され、第１時間計測部２７の動作が有効化される。
【００１８】
判別回路１６は、例えばフリップフロップ回路１５の出力結果に応じて第１時間計測部２７が動作しているか第２時間計測部２８が動作しているかを判別する。
また、出力端子ＯＵＴにはＣＰＵ４が接続されている。このＣＰＵ４はカウンタを内蔵しており、発振回路３が出力するクロック信号のパルスをカウント可能になっている。ＣＰＵ４は、出力端子ＯＵＴからの出力クロック信号のレベル「Ｈ」又は「Ｌ」の出力期間に応じて、発振回路３が出力するクロック信号の周波数／デューティ比が所定範囲内に収まっているか否かを判定し、所定範囲内に収まっていなければ、判別回路１６に調整信号を出力する。
【００１９】
判別回路１６は、ＣＰＵ４から調整信号が入力されると、第１、第２時間計測部２７、２８の動作判別結果に応じて、第１時間計測部２７、第２時間計測部２８の特性調整タイミングを決定し、当該対象時間計測部（２７又は２８）の特性を調整する。
【００２０】
判別回路１６は、これらの第１時間計測部２７、第２時間計測部２８の特性について個別に調整可能になっている。例えば、第１実施形態では、第１時間計測部２７、第２時間計測部２８の特性として、第１可変容量コンデンサ１０の容量値、第２可変容量コンデンサ１１の容量値を変更する形態を示す。
【００２１】
図３（ａ）に示すように、第１、第２可変容量コンデンサ１０、１１は、単位スイッチ２９ａ、２９ｂ…２９ｃと単位コンデンサ３０ａ、３０ｂ…３０ｃとの直列回路を並列接続して構成しても良いし、図３（ｂ）に示すように、第１、第２可変容量コンデンサ１０、１１は、単位スイッチ３１ａ、３１ｂ…３１ｃと単位コンデンサ３２ａ、３２ｂ…３２ｃとの並列回路を直列接続して構成しても良い。判別回路１６は、これらの単位スイッチ２９ａ〜２９ｃのうち一部又は全部をオン／オフすることにより第１、第２可変容量コンデンサ１０、１１の容量値を変更できる。
【００２２】
上記構成の作用について説明する。図４はマスタＥＣＵ１からスレーブ２に送信されるシンクパルス信号と、発振回路３の出力クロック信号の関係をタイミングチャートで概略的に示している。マスタＥＣＵ１は、スレーブ２に各種コマンドを送信することで、スレーブ２は、このコマンドに応じた処理を実行するが、ＥＣＵ１はこのコマンドを送信するときに、図４に示すシンクパルス信号を所定周期（例えば５００［μｓ］）の間隔で送信する。
【００２３】
ＣＰＵ４は、その内蔵カウンタによりクロック信号のパルスをカウントしながらシンクパルス信号を所定回数（例えば８回）受信すると、この次のシンクパルスを受信するまでの間、マスタＥＣＵ１から入力されるコマンドをブロックし、次回のシンクパルスを受信する前まで、ＯＳＣトレーニング期間Ｔ２とする。
【００２４】
ＯＳＣトレーニング期間Ｔ２は、発振回路３のクロック信号が所望の周波数で発生しているか確認するために設けられる期間となっている。ＣＰＵ４は、ＥＣＵ１から入力されるシンクパルスの間隔、及び、クロック信号のパルスのカウント数を用い、シンクパルス間隔に基づくカウント理論値と実際のカウント数とを比較することで、クロック信号が所望の周波数範囲で発生しているか否かを判定する（図４の期間Ｔ３）。
【００２５】
このとき、ＣＰＵ４は、算出される周波数が所定範囲内であれば、そのまま次のマスタＥＣＵ１−スレーブ２間の通信処理に移行するが、算出される周波数が所定範囲外となっていれば、次のマスタＥＣＵ１−スレーブ２間の通信処理に移行する前に、発振回路３の発振周波数を調整することで、クロック信号の周波数をより高い精度に調整する。例えば、ＯＳＣトレーニング前において、クロック信号が目標周波数に対し例えば±５［％］程度の周波数誤差であれば、ＯＳＣトレーニング後には目標周波数に対し例えば±１［％］程度の周波数誤差に調整できる。
【００２６】
以下、発振回路３の通常状態の動作とＯＳＣトレーニング処理の具体例について、図５を参照しながら説明する。通常状態では、出力端子ＯＵＴのレベルが第１レベル「Ｈ」又は第２レベル「Ｌ」の何れかとなっている。このため、有効／無効切換回路１４は、ＭＯＳトランジスタ２９、３０のうち何れか一方をオンし他方をオフする。ここでは、ある時刻ｔ０において、出力端子ＯＵＴが第２レベル「Ｌ」レベルとされており、有効／無効切換回路１４内のＭＯＳトランジスタ３０がオンしていると共にＭＯＳトランジスタ２９がオフしていることを想定して説明する。このとき、第１時間計測部２７は有効化されており、第２時間計測部２８は無効化されている。
【００２７】
図２に示す基準電圧出力部７は基準電圧を出力するが、この基準電圧は電圧電流変換部８に入力される。電圧電流変換部８は、この入力された基準電圧を電圧電流変換し電流信号をカレントミラー回路９に出力する。カレントミラー回路９は、入出力トランジスタ２４及び２５間のミラー比に応じた定電流について、第１出力トランジスタ２５を通じて第１可変容量コンデンサ１０に出力する。ＭＯＳトランジスタ２９がオフしているため、第１可変容量コンデンサ１０は定電流を充電する。この第１出力トランジスタ２５の出力電流は一定であるため、第１可変容量コンデンサ１０の充電電圧は時間経過に伴い例えば概ね第１勾配Ａ１で線形的に上昇する（図５のＴＡ１期間参照）。
【００２８】
また、カレントミラー回路９は、入出力トランジスタ２４及び２６間のミラー比に応じた電流について、第２出力トランジスタ２６を通じて第２可変容量コンデンサ１１に出力するが、ＭＯＳトランジスタ３０がオンしているため、この電流はＭＯＳトランジスタ３０を通じて流れ、第２可変容量コンデンサ１１には充電されない。
【００２９】
この期間ＴＡ１中では、第１可変容量コンデンサ１０の充電電圧が上昇するが、この充電電圧がバンドギャップリファレンス電圧ＶＢＧＲに達すると、第１コンパレータ１２の出力が反転する。フリップフロップ回路１５は、この第１コンパレータ１２の反転出力レベル「Ｌ」を入力すると、出力を反転することで出力端子ＯＵＴのレベルを反転する。ここでは、出力端子ＯＵＴが第２レベル「Ｌ」から第１レベル「Ｈ」に遷移する（図５のｔ１参照）。
【００３０】
出力端子ＯＵＴのレベルが第１レベル「Ｈ」に遷移すると、ＭＯＳトランジスタ２９がオンしＭＯＳトランジスタ３０がオフする。すると、第１可変容量コンデンサ１０の充電電圧がＭＯＳトランジスタ２９を通じて放電され、第１コンパレータ１２の出力は再度「Ｈ」に変化する。第１可変容量コンデンサ１０の充電電圧が急峻に低下し０Ｖに固定されるため、第１時間計測部２７の動作が無効化される。これと同時に、第２可変容量コンデンサ１１の端子間が開放されるため、第２可変容量コンデンサ１１はカレントミラー回路９の第２出力トランジスタ２６を通じて充電開始する。第２出力トランジスタ２６の出力電流は一定であるため、第２可変容量コンデンサ１１の充電電圧は時間経過に伴い例えば線形的に上昇する（図５のＴＡ２期間参照）。
【００３１】
この期間ＴＡ２中では第２可変容量コンデンサ１１の充電電圧が上昇するが、この充電電圧がバンドギャップリファレンス電圧ＶＢＧＲに達すると、第２コンパレータ１３の出力が反転する。フリップフロップ回路１５は、この第２コンパレータ１３の反転出力レベル「Ｌ」を入力すると、出力を反転することで出力端子ＯＵＴのレベルを反転する。ここでは、出力端子ＯＵＴが第１レベル「Ｈ」から第２レベル「Ｌ」に遷移する（図５のｔ２参照）。
【００３２】
出力端子ＯＵＴのレベルが第２レベル「Ｌ」に遷移すると、ＭＯＳトランジスタ２９がオフしＭＯＳトランジスタ３０がオンする。すると、第２可変容量コンデンサ１１の充電電圧がＭＯＳトランジスタ３０を通じて放電され、第２コンパレータ１３の出力は再度「Ｈ」に変化する。第２可変容量コンデンサ１１の充電電圧が急峻に低下し０Ｖに固定されるため、第２時間計測部２８の動作が無効化される。これと同時に、第１可変容量コンデンサ１０の端子間が開放されるため、第１可変容量コンデンサ１０はカレントミラー回路９の第１出力トランジスタ２５を通じて充電開始する。この動作は前述の期間ＴＡ１中の動作と同様であり、この後、第１時間計測部２７、２８は、期間ＴＡ１、ＴＡ２中の時間計測動作を交互に繰り返す。定常状態においては、このように動作する。
【００３３】
次に、ＯＳＣトレーニング処理動を説明する。発振回路３は、定常状態において出力端子ＯＵＴからクロック信号を出力すると共に、判別回路１６にもクロック信号を出力しているが、図４及び図５に示すように、スレーブ２のＣＰＵ４は、ＯＳＣトレーニング期間Ｔ２に差しかかると、シンクパルス間隔に基づくカウント理論値と実際のカウント数とを比較することでクロック信号が所定の周波数範囲で発生しているか否かを判定し（図４及び図５の期間Ｔ３）、所定の周波数範囲で発生していなければ、クロック信号の周波数／デューティ比を調整するための調整信号を判別回路１６に出力する（図５のタイミングｔ３）。
【００３４】
なお、クロック信号の周波数／デューティ比を調整するときには、クロック信号の周波数だけを調整しても良いし、デューティ比だけを調整しても良いが、図５に示す例では、周波数及びデューティ比の双方を変更する例を示している。なお、図５の最右欄に示すクロック信号の出力波形は模式的なものであり、本実施形態の特徴を理解しやすくするため、波形（周波数及びデューティ比）を大きく変化して示しているものであり、実際の出力波形とは異なることに留意する。
【００３５】
例えば、ＣＰＵ４は、クロック信号の周波数が所定周波数範囲を外れており、周波数が低いと判定した場合、ＣＰＵ４は調整信号を判別回路１６に出力し、判別回路１６は、この調整信号を受け付けると、第１及び第２時間計測部２７及び２８の何れの時間計測部が動作しているかを判別し、第１及び第２時間計測部２７及び２８のうち動作していないと判別された時間計測部を対象時間計測部（２７又は２８）として非時間計測中に特性を調整する。
【００３６】
すなわち、ＭＯＳトランジスタ２９、３０の何れかがオンすることにより、第１又は第２可変容量コンデンサ１０、１１の充電電圧の何れかは放電されるが、ＣＰＵ４は、この放電期間中を非時間計測中であると見做し、この非時間計測中に第１又は第２時間計測部２７又は２８の特性を調整する。
【００３７】
判別回路１６が、第１又は第２時間計測部２７又は２８の特性を調整するときには、対象となる時間計測部の中の第１又は第２可変容量コンデンサ１０又は１１の容量値を調整する。このとき、判別回路１６は、図３（ａ）又は図３（ｂ）に示す単位スイッチ２９ａ〜２９ｃ又は３１ａ〜３１ｃのうちの一部又は全部をオンオフすることにより、単位コンデンサ３０ａ〜３０ｃ又は３２ａ〜３２ｃの合成容量値を調整する。
【００３８】
例えば、図５に示す期間Ｔ３内の期間ＴＡ２中においては、第２時間計測部２８が動作しており、この動作中には第１時間計測部２７が時間計測動作を停止する。このため、判別回路１６は、この期間ＴＡ２中に第１時間計測部２７を構成する第１可変容量コンデンサ１０の容量値を調整する。この結果、その後の期間ＴＡ３において第１可変容量コンデンサ１０の充電電圧の上昇勾配Ａ３を変更できる。
【００３９】
判別回路１６が、期間ＴＡ２中に第１可変容量コンデンサ１０の容量値を変更制御したとしても、ＭＯＳトランジスタ２９がオンしているため、この第１可変容量コンデンサ１０の端子電圧が変動しない。したがって、出力端子ＯＵＴから出力されているクロック信号（発振信号）に悪影響が及ぶ虞を抑制できる。
【００４０】
また、その後の期間ＴＡ３中においては、第１時間計測部２７が動作しており、この動作中には第２時間計測部２８が時間計測動作を停止する。このため、判別回路１６は、この期間ＴＡ３中に第２時間計測部２８を構成する第２可変容量コンデンサ１１の容量値を調整する。この結果、その後の期間ＴＡ４において、第２可変容量コンデンサ１１の充電電圧の上昇勾配Ａ４を変更できる。
【００４１】
判別回路１６が、期間ＴＡ３中に第２可変容量コンデンサ１１の容量値を変更制御したとしても、ＭＯＳトランジスタ３０がオンしているため、この第２可変容量コンデンサ１１の端子電圧が変動しない。したがって、出力端子ＯＵＴから出力されているクロック信号（発振信号）に悪影響が及ぼされる虞を極力少なくできる。
【００４２】
以上、説明したように本実施形態によれば、第１時間計測部２７が時間計測動作している間に、判別回路１６が、第２時間計測部２８の第２可変容量コンデンサ１１の容量値を調整するため、クロック信号の出力に影響しない期間中に第２時間計測部２８の特性を調整できる。第２時間計測部２８が時間計測動作している間に、判別回路１６が第１時間計測部２７の第１可変容量コンデンサ１０の容量値を調整するため、クロック信号の出力に影響しない期間中に第１時間計測部２７の特性を調整できる。これにより、クロック信号の急峻な変動を抑制できる。
【００４３】
判別回路１６は、勾配比Ａ１：Ａ２と勾配比Ａ３：Ａ４を一定とするように第１及び第２可変容量コンデンサ１０及び１１の容量値を共に変更することで、クロック信号の周波数を変更できる。また、判別回路１６は、勾配比Ａ１：Ａ２と勾配比Ａ３：Ａ４を異なるように第１及び第２可変容量コンデンサ１０及び１１の容量値の少なくとも何れか一方を変更することで、クロック信号のデューティ比を変更できる。
【００４４】
（第２実施形態）
図６から図８は第２実施形態の追加説明図を示す。第２実施形態では、対象時間計測部の特性を調整するときに、入力トランジスタ及び出力トランジスタ間のミラー比を調整する形態を示す。
【００４５】
第２実施形態を説明する図６には、第１実施形態にて説明された構成要素４〜３１に対応して同一又は類似の機能を有する構成要素に１００を加入した符号１０４〜１３１をそれぞれ付して必要に応じて説明を省略する。
【００４６】
図６に示すように、発振回路１０３は、第１可変容量コンデンサ１０に代えて第１固定容量コンデンサ１１０が構成され、第２可変容量コンデンサ１１に代えて第２固定容量コンデンサ１１１が構成されている。そして、カレントミラー回路１０９は、第１、第２出力トランジスタ１２５、１２６の出力電流が、それぞれ判別回路１１６により調整可能に構成されている。
【００４７】
図７に示すように、第１出力トランジスタ１２５は、例えば複数のＰチャネル型のセルＭＯＳトランジスタ１３３ａ…１３３ｂを並列接続すると共に、これらのセルＭＯＳトランジスタ１３３ａ…１３３ｂのゲートにスイッチ１３４ａ、１３５ａ…１３４ｂ、１３５ｂを接続することで構成されている。したがって、判別回路１１６が、スイッチ１３４ａ、１３５ａ…１３４ｂ、１３５ｂをオンオフ制御することで、第１出力トランジスタ１２５の出力電流量を調整可能になっている。第２出力トランジスタ１２６の構成も第１出力トランジスタ１２５の構成と同一であるため、その説明を省略するが、判別回路１１６は第２出力トランジスタ１２６の出力電流量を調整可能になっている。
【００４８】
例えば、図８に示す期間Ｔ３内の期間ＴＡ２中においては、第２時間計測部１２８が動作しており、この動作中には第１時間計測部１２７が時間計測動作を停止する。このため判別回路１１６は、ＣＰＵ１０４から調整信号を受け付けた場合、この期間ＴＡ２中に第１時間計測部１２７を構成する第１出力トランジスタ１２５の出力電流量を調整する。この結果、その後の期間ＴＡ３において、第１可変容量コンデンサ１１０の充電電圧の上昇勾配Ａ３を変更できる。
【００４９】
判別回路１１６が、期間ＴＡ２中に第１出力トランジスタ１２５の出力電流量を変更しても、ＭＯＳトランジスタ１２９がオンしているため、この第１可変容量コンデンサ１１０の端子電圧が変動しない。したがって、出力端子ＯＵＴから出力されているクロック信号（発振信号）に悪影響が及ぶことがない。
【００５０】
また、その後の期間ＴＡ３中においては第１時間計測部１２７が動作しており、この動作中には第２時間計測部１２８が時間計測動作を停止する。このため判別回路１１６は、ＣＰＵ１０４から調整信号を受け付けた場合、この期間ＴＡ３中に第２時間計測部１２８を構成する第２出力トランジスタ１２６の出力電流量を調整する。この結果、その後の期間ＴＡ４において、第２固定容量コンデンサ１１１の充電電圧の上昇勾配Ａ４を変更できる。
【００５１】
判別回路１１６が、期間ＴＡ３中に第２出力トランジスタ１２６の出力電流量を変更しても、ＭＯＳトランジスタ１３０がオンしているため、この第２固定容量コンデンサ１１１の端子電圧が変動しない。したがって、出力端子ＯＵＴから出力されているクロック信号（発振信号）に悪影響が及ぶことがない。このように、第２実施形態においても同様の作用効果を奏する。
【００５２】
（第３実施形態）
図９から図１１は第３実施形態の追加説明図を示す。第３実施形態では、対象時間計測部の特性を調整するときに、比較部が比較対象とする所定電圧を調整する形態を示す。
図９には、第１実施形態にて説明された構成要素４〜３１に対応して同一又は類似の機能を有する構成要素に２００を加入した符号２０４〜２３１をそれぞれ付して必要に応じて説明を省略する。
【００５３】
この第３実施形態では、図９に示すように、第１コンパレータ２１２は、その非反転入力端子に入力される電圧がバンドギャップリファレンス電圧ＶＢＧＲに代えて可変電圧Ｖ１（第１電圧相当）になっており、電圧Ｖ１が判別回路２１６により可変制御可能になっている。第２コンパレータ２１３は、その非反転入力端子に入力される電圧がバンドギャップリファレンス電圧ＶＢＧＲに代えて可変電圧Ｖ２（第１電圧相当）になっており、電圧Ｖ２が判別回路２１６により可変制御可能になっている。
【００５４】
図９に示す例では、固定電圧源Ｖ３の供給ノードと第１コンパレータ２１２の非反転入力端子との間に抵抗２３２が直列接続されており、第１コンパレータ２１２の非反転入力端子とグランド２１８との間に第１可変電流源２１８が接続されている。また、固定電圧源Ｖ３の供給ノードと第２コンパレータ２１３の非反転入力端子との間に抵抗２３４が直列接続されており、第２コンパレータ２１３の非反転入力端子とグランド２１８との間に第２可変電流源２３５が接続されている。
【００５５】
これらの第１可変電流源２３３及び第２可変電流源２３５は、判別回路２１６からその直流電流量を調整可能になっている。図１０に示す第１可変電流源２３３は、例えば、電流源２３６から基準電流を入力する入力トランジスタ２３７と、入力トランジスタ２３７にカレントミラー接続された複数の出力トランジスタ２３８ａ、２３８ｂ…２３８ｃと、を備える。そして、スイッチ２３９ａ、２３９ｂ…２３９ｃが、出力トランジスタ２３８ａ、２３８ｂ…２３９ｃの電流出力経路に介在してそれぞれ接続されている。判別回路２１６が、スイッチ２３９ａ、２３９ｂ…２３９ｃをオンオフ切換えすることにより複数の出力トランジスタ２３８ａ、２３８ｂ…２３９ｃを通電／非通電切換えし、これにより出力電流量を調整できる。第２可変電流源２３５も第１可変電流源２３３と同一構成であるため、その説明を省略する。
【００５６】
これにより、図９に示すように、判別回路１１６は、固定電圧源Ｖ３から抵抗２３２に流れる電流量を調整でき、抵抗２３２の電圧降下に応じて、第１コンパレータ２１２の非反転入力端子への入力電圧Ｖ１を調整できる。判別回路１１６は、固定電圧源Ｖ３から抵抗２３４に流れる電流量を調整でき、抵抗２３４の電圧降下に応じて、第２コンパレータ２１３の非反転入力端子への入力電圧Ｖ２を調整できる。
【００５７】
さて、図１１に示す期間Ｔ３内の期間ＴＡ２中においては、第２時間計測部２２８が動作しており、この動作中には第１時間計測部２２７が時間計測動作を停止する。このため判別回路２１６は、この期間ＴＡ２中に第１時間計測部２２７の第１コンパレータ２１２の比較対象電圧となる電圧Ｖ１を調整する。この結果、その後の期間ＴＡ３において、第１コンパレータ２１２の閾値電圧を変更できる。なお、この場合、第１固定容量コンデンサ２１０の充電電圧の第１勾配（上昇勾配）Ａ１は変化しない。
【００５８】
判別回路２１６が、期間ＴＡ２中に電圧Ｖ１を変更制御しても、ＭＯＳトランジスタ２２９がオンしているため、この第１固定容量コンデンサ２１０の端子電圧が変動しない。したがって、出力端子ＯＵＴから出力されているクロック信号（発振信号）に悪影響が及ぶ虞を極力抑制できる。
【００５９】
また、その後の期間ＴＡ３中においては、第１時間計測部２２７が動作しており、この動作中には第２時間計測部２２８が時間計測動作を停止する。このため判別回路２１６は、この期間ＴＡ３中に第２時間計測部２２８の第２コンパレータ２１３の比較対象電圧となる電圧Ｖ２を調整する。この結果、その後の期間ＴＡ４において、第２コンパレータ２１３の閾値電圧を変更できる。なお、この場合、第２固定容量コンデンサ２１１の充電電圧の第２勾配（上昇勾配）Ａ２は変化しない。
【００６０】
判別回路２１６が、期間ＴＡ３中に電圧Ｖ２を変更したとしても、ＭＯＳトランジスタ２３０がオンしているため、この第２固定容量コンデンサ２１１の端子電圧は変動しない。したがって、出力端子ＯＵＴから出力されているクロック信号（発振信号）に悪影響が及ぶ虞を極力抑制できる。このように、第３実施形態においても同様の作用効果を奏する。
【００６１】
（第４実施形態）
図１２は第４実施形態の追加説明図を示す。第３実施形態では、判別回路２１６が比較対象の電圧Ｖ１、Ｖ２をそれぞれ変更した形態を示したが、何れか一方の比較対象の電圧Ｖ１又はＶ２だけを変更しても良い。図１２には電圧Ｖ２を変更しない例を示している。この場合、デューティ比を調整できる。
【００６２】
（他の実施形態）
例えば、以下のように変形または拡張が可能である。第１実施形態においては、調整部は判別回路１６又はＣＰＵ４の何れかが主体となって可変容量コンデンサ１０、１１の容量値を調整すれば良い。第２実施形態においては、調整部は判別回路１１６又はＣＰＵ１０４の何れかが主体となって出力トランジスタ１２５、１２６の出力電流量を調整すれば良い。第３実施形態においては、調整部はＣＰＵ２０４又は判別回路２１６の何れかが主体となって可変電流源２３３、２３５の出力電流量を調整すれば良い。
【００６３】
充電部はコンデンサ１０、１１、１１０、１１１、２１０、２１１に限られない。電流出力部は出力トランジスタ２５、２６、１２５、１２６、２２５、２２６に限られない。比較部はコンパレータ１２、１３、１１２、１１３、２１２、２１３に限られない。発振信号はクロック信号に限られず様々な矩形信号を適用できる。
【００６４】
各実施形態の構成要素（例えば調整部、判別回路（判別部））は、機能的に実現できればハードウェアで構成しても良いし、ソフトウェア（プログラム）で構成しても良い。また各実施形態の構成は、適宜組み合わせて適用できるものである。
特許請求の範囲に記載した構成要素に符号を対応して付しているが、これは特許請求の範囲内の構成要素と明細書中に記載した構成例との対応関係を理解しやすくするために記載したものであり、請求項に係る発明はこの構成要素に限られるものではない。
【符号の説明】
【００６５】
図面中、３、１０３、２０３は発振回路、４、１０４、２０４はＣＰＵ（調整部）、２５、２６、１２５、１２６、２２５、２２６は出力トランジスタ（電流出力部）、１０、１１、１１０、１１１、２１０、２１１はコンデンサ（充電部）、１６、１１６、２１６は判別回路（判別部、調整部）、を示す。
【図１】
2016100748.tif 000003
【図２】
2016100748.tif 000004
【図３】
2016100748.tif 000005
【図４】
2016100748.tif 000006
【図５】
2016100748.tif 000007
【図６】
2016100748.tif 000008
【図７】
2016100748.tif 000009
【図８】
2016100748.tif 000010
【図９】
2016100748.tif 000011
【図１０】
2016100748.tif 000012
【図１１】
2016100748.tif 000013
【図１２】
2016100748.tif 000014