(57)【要約】【課題】製造プロセスにおける外部接続端子の第２の電極層の消失を抑制できるとともに、外部接続端子の第１の電極層を確実に保護できる反射型液晶表示装置を提供する。【解決手段】外部接続端子は、第１の電極層59と、第２の電極層60と、保護層61とを備える。第２の電極層60は、導通層を構成する材料により設けられる。第２の電極層60は、第１の電極層59の少なくとも一部の表面を覆って第１の電極層59と電気的に接続される。第２の電極層60は、表面に段差部71，71を有する。保護層61は、容量形成層を構成する材料により設けられる。保護層61は、段差部71を含む第２の電極層60の一部の表面を覆う。【選択図】図１
2016085376.tif 000002
【特許請求の範囲】
【請求項１】
画素を備えた表示部と、
この表示部の画素を駆動させる信号が外部から入力される外部接続端子を備えた接続部とを具備し、
前記表示部は、
光を反射する反射層及びこの反射層を覆って光を透過させる透過層を有し前記画素を構成する画素電極と、
この画素電極を駆動するスイッチング素子と、
これら画素電極とスイッチング素子とを電気的に接続する導通層と、
この導通層の一部と前記反射層との間に介在されて容量を形成する絶縁性の容量形成層とを備え、
前記外部接続端子は、
第１の電極層と、
前記導通層を構成する材料により設けられ、前記第１の電極層の少なくとも一部の表面を覆ってこの第１の電極層と電気的に接続されるとともに、表面に段差部を有する第２の電極層と、
前記容量形成層を構成する材料により設けられ、前記段差部を含む前記第２の電極層の一部の表面を覆う保護層とを備えた
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示部の画素を駆動させる信号が外部から入力される外部接続端子を備えた表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置(ＬＣＤ)は、２枚の基板の間に液晶層を介在させてシール部材により貼り合わせ、液晶層に電界をかけることで画像を表示する。このような液晶表示装置として、バックライトを装着せずに表示側からの外光を、液晶層を介して反射層により反射させることにより画像を表示する反射型のものがある。反射型の液晶表示装置は、透過型と比較してバックライトが不要であり、低消費電力化できる利点がある。
【０００３】
このような反射型の液晶表示装置においては、各画素を駆動させる薄膜トランジスタなどのスイッチング素子を動作させる信号を外部から入力させるための外部接続端子(ＯＬＢ)が備えられている。この外部接続端子には、例えば回路などを実装したフレキシブルプリント基板(ＦＰＣ)が、異方性導電フィルム(ＡＣＦ)などを介して接続される。
【０００４】
このような外部接続端子は、例えばアルミニウム(Ａｌ)などの金属により設けられる主体が露出したままでは経時的に水分などの影響で腐食してコンタクト不良が生じるおそれがあるために、画像を表示する表示部にて反射層を覆うＩＴＯなどの導電膜によって主体を保護する構造とするのが一般的である。
【０００５】
反射型の液晶表示装置の製造工程では、上記の導電膜を設けた後に反射層の加工工程があるため、反射層のパターニングのエッチング液(混酸系：例えばリン酸、硝酸及び酢酸を所定の割合で混合したものなど)、及び、レジスト除去の剥離液(アミン系など)処理時に、導電膜がエッチングされ、特に下地の段差がある部分のマイクロクラック、あるいは被覆性の悪い部分などで導電膜が消失しないようにすることが求められる。
【０００６】
また、反射型の液晶表示装置では、反射層での反射率が高いほど、輝度が高い液晶表示装置が得られるため、反射層を覆うＩＴＯなどの透明な導電膜は、反射率向上のため２０ｎｍ以下と薄くする必要があり、この導電膜を用いるだけでは外部接続端子の主体の保護が充分とはいえない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１０５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、製造プロセスにおける外部接続端子の第２の電極層の消失を抑制できるとともに、外部接続端子の第１の電極層を確実に保護できる表示装置を提供することである。
【課題を解決するための手段】
【０００９】
実施形態の表示装置は、画素を備えた表示部と、この表示部の画素を駆動させる信号が外部から入力される外部接続端子を備えた接続部とを有する。表示部は、画素電極と、スイッチング素子と、導通層と、絶縁性の容量形成層とを備える。画素電極は、光を反射する反射層及びこの反射層を覆って光を透過させる透過層を有し画素を構成する。スイッチング素子は、画素電極を駆動する。導通層は、画素電極とスイッチング素子とを電気的に接続する。容量形成層は、導通層の一部と反射層との間に介在されて容量を形成する。また、外部接続端子は、第１の電極層と、第２の電極層と、保護層とを備える。第２の電極層は、導通層を構成する材料により設けられる。また、この第２の電極層は、第１の電極層の少なくとも一部の表面を覆ってこの第１の電極層と電気的に接続される。さらに、この第２の電極層は、表面に段差部を有する。保護層は、容量形成層を構成する材料により設けられる。そして、この保護層は、段差部を含む第２の電極層の一部の表面を覆う。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態の表示装置の外部接続端子を示す断面図である。
【図２】同上表示装置の表示部の一部を拡大して模式的に示す断面図である。
【図３】同上表示装置の表示部の一部を模式的に示す断面図である。
【図４】同上表示装置を模式的に示す斜視図である。
【図５】第２の実施形態の表示装置の外部接続端子を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、第１の実施形態の構成を図１ないし図４を参照して説明する。
【００１２】
図３及び図４において、11は(反射型)表示装置であるアクティブマトリクス型の反射型液晶表示装置を示し、この反射型液晶表示装置11は、概略として、反表示側基板としての第１の基板であるアレイ基板13と、表示側基板としての第２の基板である対向基板14と、これら基板13，14間に介在された光変調層である液晶層15とを備えている。また、この反射型液晶表示装置11は、基板13，14間に間隙を保持する間隙保持部材(スペーサ)16が介在されているとともに、液晶層15の周囲が例えば紫外線硬化性樹脂、あるいは熱硬化性樹脂などにより設けられた図示しないシール部材により囲まれて封止されている。そして、このシール部材により囲まれた部分が、複数の画素Ｇにより画像を表示する表示部18となっており、このシール部材よりも外方の位置にてアレイ基板13上に、この表示部18から引き出された外部接続端子19を複数備えた接続部20が設けられている。なお、以下、反射型液晶表示装置11を単に表示装置11と略記する。
【００１３】
アレイ基板13は、図２及び図３に示すように、透光性及び絶縁性を有する反表示側基板本体(第１の基板本体)としてのガラス基板21を備え、このガラス基板21上にて表示部18に対応する位置に、スイッチング素子としての薄膜トランジスタ22と、この薄膜トランジスタ22を覆うゲート絶縁膜23、層間絶縁膜24及び平坦化層である平坦化膜25と、この平坦化膜25上に設けられ画素Ｇを構成する複数の画素電極26とが設けられているとともに、走査線27及び補助容量線28と信号線29とが互いに絶縁された状態で格子状に配置されている。また、このアレイ基板13には、画素電極26全体を覆って、配向膜30が設けられている。
【００１４】
なお、ガラス基板21上には、例えば平坦化用のアンダーコート層などが設けられていてもよい。なお、アレイ基板13は、このガラス基板21に代えて、合成樹脂製の基板などの、透光性及び絶縁性を有する任意の基板を用いることができる。
【００１５】
薄膜トランジスタ22は、画素電極26を駆動するもので、例えばトップゲート型(スタガ型)、あるいはボトムゲート型(逆スタガ型)のいずれでもよいが、本実施形態では例えばトップゲート型のものとする。この薄膜トランジスタ22は、ガラス基板21上に設けられた半導体層31、この半導体層31のチャネル領域31pにゲート絶縁膜23を介して対向するゲート電極32、半導体層31の図示しないソース領域に電気的に接続される図示しないソース電極、及び、半導体層31の図示しないドレイン領域及び補助容量線28に対向する容量形成領域31cに電気的に接続されるドレイン電極34を備え、走査線27と信号線29とが交差する位置にて走査線27と補助容量線28との間にそれぞれ配置されている。したがって、薄膜トランジスタ22は、マトリクス状に配置されている。また、各薄膜トランジスタ22は、ゲート電極32が走査線27と電気的に接続され、ソース電極が信号線29と電気的に接続され、かつ、ドレイン電極34がゲート絶縁膜23及び層間絶縁膜24に設けられたコンタクトホール36を介して半導体層31の容量形成領域31cと電気的に接続され、平坦化膜25に設けられたコンタクトホール37、及びこのコンタクトホール37に設けられた接続層38、及び導通層39を介して画素電極26と電気的に接続されている。
【００１６】
ソース電極及びドレイン電極34は、例えばチタン(Ｔｉ)、アルミニウム(Ａｌ)、チタンを積層して所定の膜厚に設けられている。これらソース電極及びドレイン電極34は、同一の材料により、同一の工程で設けられる。
【００１７】
接続層38は、コンタクトホール37内に、例えばモリブデン(Ｍｏ)などの導電性の材料により設けられている。
【００１８】
導通層39は、接続層38を覆ってコンタクトホール37を含む平坦化膜25上に、例えばＩＴＯなどの透明な導電性の材料により設けられている。また、この導通層39は、絶縁性を有する容量形成層41により一部が覆われている。この容量形成層41は、導通層39を保護するとともに、導通層39と画素電極26との間に補助容量を形成するもので、例えばシリコン窒化膜により、導通層39の画素電極26とのコンタクト部を除く位置を覆って平坦化膜25上に、例えば１００ｎｍ−２００ｎｍ程度の厚みに設けられている。
【００１９】
ゲート絶縁膜23は、半導体層31とゲート絶縁膜23とを絶縁するとともに、補助容量線28と容量形成領域31cとの間に補助容量(ＭＩＭ容量)を形成するもので、例えばＴＥＯＳを用いて成膜されたシリコン酸化膜により半導体層31を覆って設けられている。
【００２０】
層間絶縁膜24は、ゲート電極(走査線27)及び補助容量線28と、ソース電極及びドレイン電極34とを絶縁するもので、例えばシリコン酸化膜、シリコン窒化膜、あるいは合成樹脂などにより設けられている。
【００２１】
平坦化膜25は、例えば有機絶縁膜であり、上方に位置する画素電極26を平坦状とするために下側の層の段差を吸収して平坦化するものである。
【００２２】
画素電極26は、各薄膜トランジスタ22に対応して、薄膜トランジスタ22の上方にマトリクス状に配置されている。これら画素電極26は、光を反射する反射層43と、この反射層43上に積層され光を透過する透過層としての仕事関数調整層44とにより構成され、外光を反射する反射画素電極である。
【００２３】
反射層43は、例えばアルミニウムや銀、あるいは、これらを一成分とする化合物や合金などにより、例えば１００ｎｍ以上の厚みに設けられている。
【００２４】
仕事関数調整層44は、後述する対向基板14の対向電極46と反射層43との仕事関数を調整するために設けられ、例えば対向電極と同じ材質、例えばＩＴＯあるいはＩＺＯなどの透明な導電性の材質により、例えば５ｎｍ−４０ｎｍなどの、反射層43より小さい厚みに設けられている。
【００２５】
走査線27は、例えばガラス基板21上に設けられた図示しないドライバと電気的に接続される。
【００２６】
補助容量線28は、走査線27と同数、これら走査線27とそれぞれ略平行に設けられており、導通層39と画素電極26との間に形成された補助容量及び補助容量線28と容量形成領域31cとの間に形成された補助容量と、図示しない電圧印加部とに電気的に接続されて、所定の電圧が印加されるようになっている。なお、図４においては、これら補助容量を纏めて補助容量Ｃとして図示している。
【００２７】
信号線29は、ソース電極及びドレイン電極34と同一の材料により、同一の工程で走査線27及び補助容量線28と略直交するように設けられており、外部接続端子19と電気的に接続されていることにより、この外部接続端子19を介して図示しない外部回路と電気的に接続されている。
【００２８】
配向膜30は、例えばポリイミドなどの合成樹脂により設けられている。
【００２９】
また、図３及び図４に示す対向基板14は、透光性及び絶縁性を有する表示側基板本体(第２の基板本体)としてのガラス基板47を備えているとともに、ガラス基板47の液晶層15側に、カラーフィルタ(ＣＦ)層48、このカラーフィルタ層48上に設けられた共通電極である対向電極(透明電極)46、及び、この対向電極46を覆って液晶層15と接する配向膜49などを備えている。なお、この対向基板14は、ガラス基板に代えて、例えば合成樹脂製の基板などの、透光性及び絶縁性を有する任意の基板を用いることができる。
【００３０】
カラーフィルタ層48は、例えば赤(Ｒ)、緑(Ｇ)、青(Ｂ)のそれぞれに対応するストライプ状、あるいはそれぞれ四角形状のフィルタ部48r，48g，48bと、これらフィルタ部48r，48g，48b間を区画し不要光を遮断する図示しない遮光部(ブラックマトリクス)とを有し、各フィルタ部48r，48g，48bが各画素電極26に対応してそれぞれ設けられている。なお、本実施形態では、フィルタ部として赤、緑、青を用いたが、その他の色、例えば白(透明)のフィルタ部などを備えるようにしてもよい。
【００３１】
対向電極46は、複数の画素電極26、本実施形態では例えば全ての画素電極26に共通な共通電極であり、全ての画素電極26に対応する領域に例えばＩＴＯあるいはＩＺＯなどの透明な導電性の材質にて、例えば５０ｎｍ−１００ｎｍ程度の厚みに設けられている。
【００３２】
配向膜49は、例えばポリイミドなどの合成樹脂により設けられており、アレイ基板13側の配向膜30との間で、液晶層15の液晶分子を整列させている。
【００３３】
液晶層15は、例えばＴＮモードなどの各種モードを用いることができる。
【００３４】
そして、表示部18は、画素Ｇがマトリクス状に配置された、例えば四角形状などの表示領域(アクティブエリア)51と、この表示領域51の外縁部を囲みドライバなどが配置された枠状の額縁領域52とを備えている。
【００３５】
また、接続部20は、外部接続端子19を隣接して複数備え、アレイ基板13のガラス基板21上にて、対向基板14に対して突出する(対向しない)位置に構成されている。これら外部接続端子19は、図１に示すように、ガラス基板21上に設けられている保護半導体層55と、この保護半導体層55の一部を露出させた状態で覆う第１の絶縁層56と、この第１の絶縁層56上に設けられている第２の絶縁層57と、これら第１及び第２の絶縁層56，57に亘って設けられた開口部58内に設けられた第１の電極層59と、この第１の電極層59を覆って設けられた第２の電極層60と、この第２の電極層60の一部を覆って設けられた保護層61と、この保護層61を覆って設けられた第３の電極層62とを備えている。
【００３６】
保護半導体層55は、ガラス基板21、あるいはこのガラス基板21上に設けられるアンダーコート層などが製造工程中の薬液の染み込みによって損傷しないように保護するものである。この保護半導体層55は、必須の構成ではない。
【００３７】
第１の絶縁層56は、例えば表示部18のゲート絶縁膜23と同一の材料により、同一の工程で設けられる。すなわち、この第１の絶縁層56は、例えばＴＥＯＳを用いて成膜されたシリコン酸化膜により設けられている。また、この第１の絶縁層56は、保護半導体層55の両側のエッジ部を除く所定位置を露出させる開口部58を除き、この保護半導体層55の両縁部を覆ってガラス基板21上に設けられている。さらに、この第１の絶縁層56は、開口部58の内縁部を構成する端部(エッジ部)が、それぞれガラス基板21側(保護半導体層55)側に向けて拡開状に傾斜する第１の傾斜部56a，56aとなっている。
【００３８】
第２の絶縁層57は、例えば表示部18の層間絶縁膜24と同一の材料により、同一の工程で設けられる。すなわち、この第２の絶縁層57は、例えばシリコン酸化膜、シリコン窒化膜、あるいは合成樹脂などにより設けられている。また、この第２の絶縁層57は、保護半導体層55の両側のエッジ部を除く所定位置を露出させる開口部58を除き、第１の絶縁層56上を覆って設けられている。さらに、この第２の絶縁層57は、開口部58の内縁部を構成する端部(エッジ部)が、それぞれガラス基板21側(保護半導体層55)側に向けて拡開状に傾斜する第２の傾斜部57a，57aとなっている。
【００３９】
第１の電極層59は、表示部18のドレイン電極34及び信号線29(ソース電極)と同一の材料により、同一の工程で設けられる。すなわち、この第１の電極層59は、例えばチタン(Ｔｉ)、アルミニウム(Ａｌ)、チタンを積層して設けられている。この第１の電極層59は、ガラス基板21側から上側へと徐々に幅狭となる、断面台形状となっている。すなわち、この第１の電極層59の両側は、ガラス基板21側へと拡開状に傾斜するテーパ部59a，59aとなっている。また、この第１の電極層59は、開口部58の内縁部に対して、両側のテーパ部59a，59aが離間された状態でこの開口部58内に配置されている。したがって、この第１の電極層59の両側(テーパ部59a，59a)と、第１及び第２の絶縁層56，57の開口部58の内縁部との間には、ガラス基板21(保護半導体層55)の表面に対して高さが変化する段差となる離間部64，64が、第１の電極層59の側部に沿って溝状に設けられている。
【００４０】
第２の電極層60は、第１の電極層59を保護するものであり、例えば表示部18の導通層39と同一の材料により、同一の工程で設けられる。すなわち、この第２の電極層60は、例えばＩＴＯなどの透明な導電性の材料により、保護半導体層55(保護半導体層がない場合にはガラス基板21)の表面の一部と、第２の絶縁層57(及び第１の絶縁層56)の表面の一部と、第１の電極層59の全体の表面とを覆って設けられ、この第１の電極層59と電気的に接続されている。したがって、この第２の電極層60は、第２の絶縁層57上から一方の離間部64、第１の電極層59、他方の離間部64、及び第２の絶縁層57に跨って設けられている。このため、この第２の電極層60は、第２の絶縁層57の表面を覆い第２の電極層60の両側部を構成する側部被覆部66，66と、これら側部被覆部66，66にそれぞれ連続し離間部64，64の内縁部を構成する第２及び第１の絶縁層57，56，57，56の第２及び第１の傾斜部57a，56a，57a，56aの表面を覆って傾斜する第１の連続被覆部である第１の傾斜被覆部67，67と、これら第１の傾斜被覆部67，67にそれぞれ連続し保護半導体層55(ガラス基板21)の表面を覆う中間被覆部68，68と、これら中間被覆部68，68にそれぞれ連続し第１の電極層59のテーパ部59a，59aを覆って傾斜する第２の連続被覆部である第２の傾斜被覆部69，69と、これら第２の傾斜被覆部69，69間に連続し第１の電極層59の表面を覆う電極被覆部70とを一体に備えている。すなわち、この第２の電極層60は、下地となる第２の絶縁層57と第１の電極層59とに生じる段差となる離間部64，64を覆う位置が、第１の傾斜被覆部67，67、中間被覆部68，68及び第２の傾斜被覆部69，69によって区画されて凹溝状に窪んだ段差部71，71となっている。
【００４１】
保護層61は、第２の電極層60を保護するものであり、例えば表示部18の容量形成層41と同一の材料により、同一の工程で設けられる。すなわち、この保護層61は、例えばシリコン窒化膜により設けられている。また、この保護層61は、段差部71，71を含む第２の電極層60の表面の一部(両側部の表面)及び第２の絶縁層57の表面の一部を覆って設けられている。したがって、この保護層61は、第２の絶縁層57及び第２の電極層60の側部被覆部66，66の表面を覆う第１の側部保護部73，73と、これら第１の側部保護部73，73にそれぞれ連続し第２の電極層60の第１の傾斜被覆部67，67の表面を覆って傾斜する第１の連続保護部である第１の傾斜保護部74，74と、これら第１の傾斜保護部74，74にそれぞれ連続し第２の電極層60の中間被覆部68，68の表面を覆う中間保護部75，75と、これら中間保護部75，75にそれぞれ連続し第２の電極層60の第２の傾斜被覆部69，69の表面を覆って傾斜する第２の連続保護部である第２の傾斜保護部76，76と、これら第２の傾斜保護部76，76にそれぞれ連続し第２の電極層60の電極被覆部70の両側部の表面を覆う第２の側部保護部77，77とを一体に備えている。このため、この保護層61は、第２の電極層60の表面のうち、屈曲する角部を全て覆っているとともに、第２の側部保護部77，77間の位置が、第２の電極層60(電極被覆部70)の表面の一部を露出させる露出開口79となっている。
【００４２】
第３の電極層62は、例えば表示部18の仕事関数調整層44と同一の材料により、同一の工程で設けられる。すなわち、この第３の電極層62は、例えばＩＴＯあるいはＩＺＯなどの透明な導電性の材質により設けられている。また、この第３の電極層62は、保護層61及び露出開口79から露出する第２の電極層60(電極被覆部70)の表面を連続的に覆って設けられている。したがって、この第３の電極層62は、保護層61から露出した第２の電極層60と電気的に接続される。
【００４３】
外部接続端子19には、例えば異方性導電フィルム(ＡＣＦ)などを介して外部回路を実装した図示しないフレキシブルプリント基板(ＦＰＣ)などが熱圧着されて電気的に接続される。
【００４４】
次に、上記第１の実施形態の製造方法を説明する。
【００４５】
表示装置11は、概略として、ガラス基板21上に半導体層31及び保護半導体層55を同一の材料により同一の工程で成膜及びパターニングし、これら半導体層31及び保護半導体層55を覆って、ゲート絶縁膜23及び第１の絶縁層56を同一の材料により同一の工程で成膜及びパターニングし、ゲート絶縁膜23上にゲート電極32を含む走査線27及び補助容量線28を同一の材料により同一の工程で成膜及びパターニングし、これら走査線27(ゲート電極32)、補助容量線28と、第１の絶縁層56とを覆って層間絶縁膜24及び第２の絶縁層57を同一の材料により同一の工程で成膜及びパターニングする。次いで、層間絶縁膜24上と、第２の絶縁層57の開口部58とに、ソース電極を含む信号線29及びドレイン電極34と、第１の電極層59とを同一の材料により同一の工程で成膜及びパターニングし、ソース電極及びドレイン電極34を覆って層間絶縁膜24上に平坦化膜25を成膜及びパターニングし、平坦化膜25のコンタクトホール37に接続層38を成膜及びパターニングする。そして、接続層38上を含む平坦化膜25上と、第２の絶縁層57、保護半導体層55及び第１の電極層59上とに、導通層39と第２の電極層60とを、同一の材料により同一の工程で成膜及びパターニングし、これら導通層39と第２の電極層60とが形成された状態で、導通層39を含む平坦化膜25上と、第２の電極層60の段差部71，71を含む第２の絶縁層57上とを覆って、容量形成層41と保護層61とを、同一の材料により同一の工程で成膜及びパターニングするとともに、容量形成層41及び導通層39を含む平坦化膜25上に画素電極26の反射層43を成膜及びパターニングし、かつ、反射層43を含む容量形成層41上と、露出開口79(第２の電極層60)を含む保護層61上とに、画素電極26の仕事関数調整層44と、第３の電極層62とを、同一の材料により同一の工程で成膜及びパターニングする。
【００４６】
ここで、画素電極26の反射層43を成膜した後、パターニングする際には、所定のエッチング液、例えば混酸系(例えばリン酸、硝酸及び酢酸を所定の割合で混合したものなど)を用いたウェットエッチングが行われ、このウェットエッチングの後、レジストを除去するための所定の剥離液(例えばアミン系など)を用いた剥離処理が行われる。接続部20の第２の電極層60は、この反射層43の成膜前に成膜及びパターニングされる導通層39を構成する材料により同工程で設けられるため、反射層43のパターニングに用いられるエッチング液や剥離液が第２の電極層60に、特に下地の段差(第２の絶縁層57の開口部58と第１の電極層59との離間部64，64)を覆うことで形成される段差部71，71から染み込むおそれがある。そこで、本実施形態では、第２の電極層60の少なくとも段差部71，71を含む部分を、容量形成層41を構成する材料により設けた絶縁性の保護層61により覆うことで、製造プロセスの反射層43の形成時に用いられるエッチング液や剥離液により第２の電極層60の一部がエッチングされて消失することを防止(抑制)できる。この結果、第２の電極層60によって、第１の電極層59の経時的な水分などの影響による腐食を防止(抑制)して第１の電極層59を確実に保護でき、第１の電極層59の腐食に起因する外部回路とのコンタクト不良を防止(抑制)できる。
【００４７】
次に、第２の実施形態を、図５を参照して説明する。なお、上記第１の実施形態と同様の構成及び作用については、同一符号を付してその説明を省略する。
【００４８】
この第２の実施形態は、上記第１の実施形態の外部接続端子19の第１の電極層59が、開口部58から第２の絶縁層57上に亘って設けられているものである。
【００４９】
すなわち、第１の電極層59は、第２の絶縁層57の表面を覆い第１の電極層59の両側部を構成する側部電極部81，81と、これら側部電極部81，81にそれぞれ連続し第２及び第１の絶縁層57，56，57，56の第２及び第１の傾斜部57a，56a，57a，56aの表面を覆って傾斜する第１の連続電極部である傾斜電極部82，82と、これら傾斜電極部82，82間に連続し保護半導体層55(ガラス基板21)の表面を覆う中間電極部83とを一体に備えている。また、側部電極部81，81の傾斜電極部82，82と反対側の側部は、ガラス基板21側(第２の絶縁層57側)へと拡開状に傾斜する電極テーパ部81a，81aとなっている。
【００５０】
また、第２の電極層60は、第２の絶縁層57の表面を覆い第２の電極層60の両側部を構成する側部被覆部86，86と、これら側部被覆部86，86にそれぞれ連続し第１の電極層59の電極テーパ部81a，81aの表面を覆って傾斜する第１の連続被覆部である第１の傾斜被覆部87，87と、これら第１の傾斜被覆部87，87にそれぞれ連続し第１の電極層59の側部電極部81，81の表面を覆う中間被覆部88，88と、これら中間被覆部88，88にそれぞれ連続し第１の電極層59の傾斜電極部82，82を覆って傾斜する第２の連続被覆部である第２の傾斜被覆部89，89と、これら第２の傾斜被覆部89，89間に連続し第１の電極層59の中間電極部83の表面を覆う電極被覆部90とを一体に備えている。すなわち、この第２の電極層60は、下地となる第２の絶縁層57と第１の電極層59とに生じる段差となる、電極テーパ部81a，81aを含む側部電極部81，81、及び、第１の電極層59自身の段差となる傾斜電極部82，82と中間電極部83とを覆う位置が、凸状に突出した段差部91及び凹溝状に窪んだ段差部92となっている。
【００５１】
さらに、保護層61は、第２の絶縁層57及び第２の電極層60の側部被覆部86，86の表面を覆う第１の側部保護部93，93と、これら第１の側部保護部93，93にそれぞれ連続し第２の電極層60の第１の傾斜被覆部87，87の表面を覆って傾斜する第１の連続保護部である第１の傾斜保護部94，94と、これら第１の傾斜保護部94，94にそれぞれ連続し第２の電極層60の中間被覆部88，88の表面を覆う中間保護部95，95と、これら中間保護部95，95にそれぞれ連続し第２の電極層60の第２の傾斜被覆部89，89の表面を覆って傾斜する第２の連続保護部である第２の傾斜保護部96，96と、これら第２の傾斜保護部96，96にそれぞれ連続し第２の電極層60の電極被覆部90の両側部の表面を覆う第２の側部保護部97，97とを一体に備えている。このため、この保護層61は、第２の電極層60の表面のうち、屈曲する角部を全て覆っているとともに、第２の側部保護部97，97間の位置が、第２の電極層60(電極被覆部70)の表面の一部を露出させる露出開口79となっている。
【００５２】
第３の電極層62は、保護層61及び露出開口79から露出する第２の電極層60(電極被覆部90)の表面を連続的に覆って設けられ、保護層61から露出した第２の電極層60と電気的に接続される。
【００５３】
そして、表示装置11の製造の際には、概略として、上記第１の実施形態と同様に半導体層31及び保護半導体層55と、ゲート絶縁膜23及び第１の絶縁層56と、ゲート電極32を含む走査線27及び補助容量線28と、層間絶縁膜24及び第２の絶縁層57とを順次成膜及びパターニングするとともに、層間絶縁膜24上と、開口部58を含む第２の絶縁層57の表面とに、ソース電極を含む信号線29及びドレイン電極34と、第１の電極層59とを同一の材料により同一の工程で成膜及びパターニングする。次いで、上記第１の実施形態と同様に平坦化膜25と接続層38とを成膜及びパターニングした後、接続層38上を含む平坦化膜25上と、第２の絶縁層57及び第１の電極層59上とに、導通層39と第２の電極層60とを、同一の材料により同一の工程で成膜及びパターニングし、これら導通層39と第２の電極層60とが形成された状態で、導通層39を含む平坦化膜25上と、第２の電極層60の段差部91，92を含む第２の絶縁層57上を覆って、容量形成層41と保護層61とを、同一の材料により同一の工程で成膜及びパターニングするとともに、容量形成層41及び導通層39を含む平坦化膜25上に画素電極26の反射層43を成膜及びパターニングする。この後、上記第１の実施形態と同様に、反射層43を含む容量形成層41上と、露出開口79(第２の電極層60)を含む保護層61上とに、画素電極26の仕事関数調整層44と、第３の電極層62とを、同一の材料により同一の工程で成膜及びパターニングする。
【００５４】
ここで、接続部20の第２の電極層60は、この反射層43の成膜前に成膜及びパターニングされる導通層39を構成する材料により同工程で設けられるため、反射層43のパターニングに用いられるエッチング液や剥離液が第２の電極層60に、特に下地の段差(第２の絶縁層57と第１の電極層59との段差、及び、第１の電極層59自身の段差)を覆うことで形成される段差部91，91，92から染み込むおそれがある。そこで、本実施形態では、第２の電極層60の少なくとも段差部91，91，92を含む部分を、容量形成層41を構成する材料により設けた絶縁性の保護層61により覆うことで、製造プロセスの反射層43の形成時に用いられるエッチング液や剥離液により第２の電極層60の一部がエッチングされて消失することを防止(抑制)できる。この結果、第２の電極層60によって、第１の電極層59の経時的な水分などの影響による腐食を防止(抑制)して第１の電極層59を確実に保護でき、第１の電極層59の腐食に起因する外部回路とのコンタクト不良を防止(抑制)できる。
【００５５】
なお、上記各実施形態において、表示装置11は反射型としたが、画素電極26の少なくとも一部に反射層43を備える反射画素電極を備える半透過型などでも、同様に対応できる。
【００５６】
そして、以上説明した少なくとも一つの実施形態によれば、外部接続端子19と外部回路との第１の電極層59の腐食に起因するコンタクト不良を防止(抑制)でき、信頼性を向上できる。
【００５７】
また、保護層61の表面を覆って第２の電極層60と電気的に接続される第３の電極層62を設けることで、第１の電極層59の表面を、少なくとも第２及び第３の電極層60，62によって２層以上で覆うので、第１の電極層59を腐食などに対して、より確実に保護できる。
【００５８】
さらに、第３の電極層62を形成することにより、第３の電極層62がない場合に比べ、外部接続端子19と外部回路との接触面積を増加させることができる。
【００５９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６０】
11    表示装置である反射型液晶表示装置
18    表示部
19    外部接続端子
20    接続部
22    スイッチング素子としての薄膜トランジスタ
26    画素電極
39    導通層
41    容量形成層
43    反射層
44    透過層としての仕事関数調整層
59    第１の電極層
60    第２の電極層
61    保護層
71，91，92    段差部
Ｇ    画素
【図１】
2016085376.tif 000003
【図２】
2016085376.tif 000004
【図３】
2016085376.tif 000005
【図４】
2016085376.tif 000006
【図５】
2016085376.tif 000007