(57)【要約】      （修正有）【課題】短時間で走査する操作子の操作検出装置を提供する。【解決手段】電子鍵盤楽器は、複数の白鍵３１ｗ及び黒鍵３１ｂの押離鍵操作に連動する第１グループに属する第１及び第２鍵スイッチ群４１、４２と、第２グループに属する第３及び第４鍵スイッチ群４３、４４を備えている。鍵検出回路は、第１及び第２鍵スイッチ群４１、４２と第３及び第４鍵スイッチ群４３、４４とをブロックごとに時分割でそれぞれ独立に走査して、第１〜第４鍵スイッチ群４１〜４４の動作状態を取得する。鍵検出回路による第３及び第４鍵スイッチ群４３、４４の走査は、第１及び第２鍵スイッチ群４１、４２の動作状態に応じて実行される。【選択図】図２
2016057374.tif 000002
【特許請求の範囲】
【請求項１】
複数の操作子に対してそれぞれ設けられ、前記複数の操作子の操作による前記複数の操作子又は前記複数の操作子にそれぞれ連動する複数の連動部材のストローク動作中に動作する第１グループに属する複数の検出器と、
前記複数の操作子に対してそれぞれ設けられ、前記複数の操作子又は前記複数の連動部材のストローク動作中に前記第１グループに属する複数の検出器よりも後に動作する第２グループに属する複数の検出器と、
前記第１グループに属する複数の検出器と前記第２グループに属する複数の検出器を時分割でそれぞれ独立に走査して、前記第１グループに属する複数の検出器の動作状態と前記第２グループに属する複数の検出器の動作状態を取得する走査回路とを備え、前記複数の操作子の操作状態を検出する操作子の操作検出装置であって、
前記走査回路は、前記取得した前記第１グループに属する複数の検出器の動作状態に応じて、前記第２グループに属する複数の検出器のうちで走査対象となる検出器を決定するようにしたことを特徴とする操作子の操作検出装置。
【請求項２】
前記第２グループに属する複数の検出器は複数のブロックに分けられ、
前記走査回路は、前記第２グループに属する複数の検出器のうちで走査対象となる検出器を前記ブロックごとに決定する請求項１に記載の操作子の操作検出装置。
【請求項３】
前記走査回路は、前記第１グループに属する検出器の動作状態を取得してから所定のマスク時間の経過後に、動作状態が取得された前記第１グループに属する検出器と同じ操作子に対して設けられた前記第２グループに属する検出器を含むブロック内の検出器を走査する請求項２に記載の操作子の操作検出装置。
【請求項４】
前記走査回路は、動作状態が取得された前記第１グループに属する検出器と同じ操作子に対して設けられた前記第２グループに属する検出器を含むブロックであって、所定数以下のブロックを、所定の優先条件に従って走査序列ブロックとして決定する走査序列ブロック決定手段を有し、前記決定された走査序列ブロック内の検出器を走査する請求項２に記載の操作子の操作検出装置。
【請求項５】
前記複数の操作子は電子楽器の複数の鍵であり、
前記第１グループに属する複数の検出器及び前記第２グループに属する複数の検出器は、それぞれ複数のスイッチである請求項１乃至４のうちのいずれか一つに記載の操作子の操作検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、操作者による操作子の操作を検出する操作子の操作検出装置、例えば演奏者による鍵の押離鍵操作を検出する鍵の操作検出装置に関する。
【背景技術】
【０００２】
従来から、電子オルガン、電子ピアノ等の電子鍵盤楽器において、鍵の押離鍵操作と連動してオン・オフする鍵スイッチを走査することにより、各鍵の押鍵及び離鍵を検出することはよく知られている。そして、下記特許文献１，２には、各鍵に対して、押鍵操作の浅い位置でオンする第１鍵スイッチと、押鍵の深い位置でオンする第２鍵スイッチとを備え、前記鍵スイッチの走査に基づいて、第1鍵スイッチがオンしてから第２鍵スイッチがオンするまでの時間を計測し、鍵タッチ強さ（押鍵速度）を検出することが示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６１−２７３５９１号公報
【特許文献２】特開昭６１−１９６２９６号公報
【発明の概要】
【０００４】
前記鍵タッチ強さの検出においては、発生される楽音信号の音色、音量などの楽音要素を的確に制御するとともに、鍵の押鍵操作に対して前記楽音信号を的確に発生させるためには、第１及び第２鍵スイッチの走査速度を速くする必要がある。しかし、鍵スイッチを走査する走査回路には浮遊容量及び抵抗が含まれており、鍵スイッチの走査速度を上げることには限界がある。また、電子鍵盤楽器、特に大型の電子鍵盤楽器には、多数の鍵が含まれており、この多数の鍵に関する全ての鍵スイッチを走査するにはある程度の時間が係り、楽音信号を的確に発生できない場合もある。
【０００５】
本発明は、前記問題に対処するためになされたもので、その目的は、操作子の操作によって動作する検出器（例えば、電子鍵盤楽器のスイッチ）を短時間で走査することが可能な操作子の操作検出装置を提供することにある。なお、下記本発明の各構成要件の記載においては、本発明の理解を容易にするために、実施形態の対応箇所の符号を括弧内に記載しているが、本発明の構成要件は、実施形態の符号によって示された対応箇所の構成に限定解釈されるべきものではない。
【０００６】
前述した目的を達成するため、本発明の特徴は、複数の操作子（３１ｗ，３１ｂ）に対してそれぞれ設けられ、複数の操作子の操作による複数の操作子又は複数の操作子にそれぞれ連動する複数の連動部材のストローク動作中に動作する第１グループに属する複数の検出器（４１，４２）と、複数の操作子に対してそれぞれ設けられ、複数の操作子又は複数の連動部材のストローク動作中に第１グループに属する複数の検出器よりも後に動作する第２グループに属する複数の検出器（４３，４４）と、第１グループに属する複数の検出器と第２グループに属する複数の検出器を時分割でそれぞれ独立に走査して、第１グループに属する複数の検出器の動作状態と第２グループに属する複数の検出器の動作状態を取得する走査回路（ＤＩＣ）とを備え、複数の操作子の操作状態を検出する操作子の操作検出装置であって、走査回路は、前記取得した第１グループに属する複数の検出器の動作状態に応じて、第２グループに属する複数の検出器のうちで走査対象となる検出器を決定するようにした（Ｓ１１０，Ｓ１１４〜Ｓ１２２）ことを特徴とする。
【０００７】
この場合、例えば、第２グループに属する複数の検出器は複数のブロック（ＢＬ１〜ＢＬ１５）に分けられ、走査回路は、第２グループに属する複数の検出器のうちで走査対象となる検出器をブロックごとに決定する。また、この場合、第１グループに属する複数の検出器及び第２グループに属する複数の検出器を、操作子を共通にして複数の検出器を含む複数のブロック（ＢＬ１〜ＢＬ１５）にそれぞれ分けておくとよい。また、第１グループに属する複数の検出器及び第２グループに属する複数の検出器は、例えば、それぞれ複数のスイッチである。さらに、複数の操作子は、例えば、電子鍵盤楽器の複数の鍵である。そして、第１グループに属する複数のスイッチ及び第２グループに属する複数のスイッチは、複数の鍵の押鍵深さに応じて順に動作する。
【０００８】
前記のように構成した本発明の特徴においては、多数の操作子及び検出器がある場合でも、走査回路が、第２グループに属する複数の検出器のうちで走査対象となる検出器を、第１グループに属する複数の検出器の動作状態に応じて決定する。したがって、本発明の特徴によれば、第２グループに属する全ての検出器を常に走査する必要がなくなり、第２グループに属する複数の検出器の走査時間を短縮することができる。
【０００９】
また、本発明の他の特徴は、前記複数の操作子は電子鍵盤楽器の複数の鍵であり、前記第１グループに属する複数の検出器及び第２グループに属する複数の検出器は、それぞれ複数の鍵の押鍵深さに応じて順にオンする複数のスイッチであり、第１グループに属する複数のスイッチは、オフ時に楽音信号の生成停止の制御に利用され、第２グループに属する複数のスイッチは、オン時に楽音信号の生成開始の制御に利用され、走査回路は、第１グループに属するスイッチのオン状態の検出に応じて、第２グループに属する複数のスイッチのうちで走査対象とするスイッチを決定するようにしたことにある（Ｓ１１０，Ｓ１１４〜Ｓ１２２，Ｓ２０２，Ｓ２０４）。第２グループに属するスイッチは、第１グループに属するスイッチがオンした後にオンする。この場合も、例えば、第２グループに属する複数のスイッチは複数のブロック（ＢＬ１〜ＢＬ１５）に分けられ、走査回路は、第２グループに属する複数のスイッチのうちで走査対象となるスイッチをブロックごとに決定するとよい。また、第１グループに属する複数のスイッチ及び第２グループに属する複数のスイッチを、鍵を共通にして複数のスイッチを含む複数のブロック（ＢＬ１〜ＢＬ１５）にそれぞれ分けておくとよい。この本発明の他の特徴によれば、第２グループに属するスイッチを不必要に走査することがなくなり、第２グループに属するスイッチを効率的かつ短時間で走査することができる。
【００１０】
また、本発明の他の特徴は、前記第２グループに属する複数のスイッチは、発生される楽音信号を制御するための鍵タッチ強さを、複数の鍵の押鍵時に順次オンする時間差に応じて検出するための一対のスイッチからそれぞれなることにある。この本発明の他の特徴によれば、鍵タッチ強さの検出のための前記一対のスイッチがオンする時間間隔が短くても、前記一対のスイッチの走査頻度を上げることができ、鍵タッチ強さを正確に検出できる。さらに、鍵タッチ強さに応じた楽音信号の制御も可能となる。
【００１１】
また、本発明の他の特徴は、第２グループに属する複数の検出器は複数のブロック（ＢＬ１〜ＢＬ１５）に分けられ、走査回路は、第１グループに属する検出器の動作状態を取得してから所定のマスク時間の経過後に、動作状態が取得された第１グループに属する検出器と同じ操作子に対して設けられた第２グループに属する検出器を含むブロック内の検出器を走査するようにした（Ｓ１１４，Ｓ１１６，Ｓ３０４）ことにある。この場合も、検出器がスイッチであれば、走査回路は、第１グループに属するスイッチのオン状態が検出されてから所定のマスク時間の経過後に、第１グループに属するスイッチのオン状態が検出されたブロックに含まれる第２グループに属するスイッチを走査することになる。そして、この場合には、第２グループに属する検出器は第１グループに属する検出器が動作した後に動作する。したがって、この本発明の他の特徴によれば、第１グループに属する検出器が動作してから第２グループに属する検出器が動作するまでの時間が考慮され、第２グループに属する複数の検出器がより効率的かつ短時間で走査されることになる。
【００１２】
また、本発明の他の特徴は、第1グループに属する複数の検出器を、操作子の操作時に順次オンする一対のスイッチでそれぞれ構成し、前記所定のマスク時間を、前記一対のスイッチがオンする時間差が短くなるに従って短くなるようにした（Ｓ１０６，Ｓ１０８，Ｓ１１４，Ｓ３０２）ことにある。第１グループに属する一対のスイッチがオンする時間差は操作子の操作速度が速くなるに従って短くなる。したがって、この本発明の他の特徴によれば、前記所定のマスク時間は操作子の操作速度に応じて決定されるので、第２グループに属する操作子の動作状態が的確に検出されるようになる。
【００１３】
また、本発明の他の特徴は、第２グループに属する複数の検出器は複数のブロック（ＢＬ１〜ＢＬ１５）に分けられ、走査回路は、動作状態が取得された第１グループに属する検出器と同じ操作子に対して設けられた第２グループに属する検出器を含むブロックであって、所定数以下のブロックを、所定の優先条件に従って走査序列ブロックとして決定する走査序列ブロック決定手段（Ｓ１５２〜Ｓ１５８，Ｓ３０８，Ｓ４０６〜Ｓ４２２）を有し、前記決定された走査序列ブロック内の検出器を走査するようにしたことにある。この本発明の他の特徴によれば、第２グループに属する検出器の走査の重要度が考慮されて、走査される第２グループに属する検出器のブロックが決定されるので、第２グループに属する検出器がより的確かつ短時間で走査されることになる。
【００１４】
前記走査序列ブロック決定手段を設けた操作子の操作検出装置においては、次のような条件で走査序列ブロックを決定するとよい。第１条件例としては、走査序列ブロック決定手段は、第１グループに属する検出器の動作状態が取得された時点からの経過時間が長いほど高い優先順位で、第１グループに属する検出器の動作状態を取得したブロックを走査序列ブロックとして決定する（Ｓ１５８，Ｓ３０８、Ｓ４０６，Ｓ４１０，Ｓ４１８）。これによれば、第１グループに属する検出器の動作状態が取得されてからの経過時間が長いほど第２グループに属する検出器が優先して走査されることになるので、第２グループに属する検出器がより的確かつ短時間で走査されることになる。
【００１５】
第２条件例としては、走査序列ブロック決定手段は、前回の走査序列ブロックの決定で除外されたブロックほど高い優先順位で、第１グループに属する検出器の動作状態を取得したブロックを走査序列ブロックとして決定する（Ｓ４１４，Ｓ４１６，Ｓ４２０，Ｓ４２２）。これによれば、第１グループに属する検出器の動作状態が検出された場合には、第２グループに属する検出器がいつまでも走査されないことを防止できて、第２グループに属する検出器がより的確に走査されることになる。
【００１６】
第３条件例としては、走査序列ブロック決定手段は、第１グループに属する検出器の動作状態が取得された複数の検出器であって、同一ブロック内にある検出器の数が多いほど高い優先順位で、第１グループに属する検出器の動作状態を取得したブロックを走査序列ブロックとして決定する（Ｓ４１２，Ｓ４１８）。これによれば、同一のブロック内において第１グループに属する複数の検出器の動作状態が検出されている場合には、同一ブロック内における第２グループに属する複数の検出器が優先して走査されるので、第２グループに属する検出器がより効率的に短時間で走査されることになる。
【００１７】
第４条件例としては、第１グループに属する複数の検出器は、複数の操作子の操作時に順次オンする一対のスイッチからそれぞれなり、走査序列ブロック決定手段は、前記一対のスイッチがオンする時間差が短くなるほど高い優先順位で、第１グループに属するスイッチのオン状態を検出したブロックを走査序列ブロックとして決定する（Ｓ１５２，Ｓ１５４，Ｓ４１０，Ｓ４１８）。これによれば、操作子の操作速度が速くなるほど、第２グループの検出器が優先して走査されることになるので、第２グループに属する検出器がより的確かつ短時間で走査されることになる。
【００１８】
さらに、第５及び第６条件例について説明するが、これらの第５及び第６条件例は、複数の操作子が電子鍵盤楽器の複数の鍵である場合に適用される。第５条件例としては、走査序列ブロック決定手段は、複数の鍵の音高に関係した優先順位で、第１グループに属する複数の検出器うちで動作状態が取得された検出器を含むブロックを走査序列ブロックとして決定する（Ｓ１５６，Ｓ４１０，Ｓ４１８）。これによれば、演奏にとって重要である音高の鍵に関する第２グループに属する検出器が優先して走査されることになるので、第２グループに属する検出器がより適切かつ短時間で走査されることになる。
【００１９】
第６条件例としては、第２グループに属する複数の検出器は、発生される楽音信号を制御するための鍵タッチ強さを、複数の鍵の押鍵時に順次オンする時間差に応じて検出するための一対のスイッチからそれぞれなり、走査序列ブロック決定手段は、前記一対のスイッチの両方がオフしている場合に比べて一方がオンしているほど高い優先順位で、第１グループに属する検出器の動作状態を取得したブロックを走査序列ブロックとして決定する（Ｓ４０８，Ｓ４１０，Ｓ４１８）。前記一対のスイッチの一方がオンしてから他方のスイッチがオンするまでの時間は短く、鍵タッチ強さを検出するためには、他方のスイッチのオフからオンへの変化を的確に検出する必要がある。したがって、これによれば、この他方のスイッチの検出頻度が高くなり、鍵タッチ強さがより適切に検出されるようになる。
【００２０】
また、本発明の他の特徴は、複数の操作子が電子鍵盤楽器の複数の鍵であり、第１グループに属する複数の検出器は、減衰時の楽音信号の制御するための鍵の離鍵速度を、前記複数の鍵の離鍵時に順次オフする時間差に応じて検出するための一対のスイッチからそれぞれなるようにしたことにある。この本発明の他の特徴によれば、減衰時の楽音信号の音色、減衰速度などの楽音要素を制御できるようにもなる。
【００２１】
また、本発明の他の特徴は、複数の操作子が電子鍵盤楽器の複数の鍵であり、第１グループに属する複数の検出器及び第２グループに属する複数の検出器は、それぞれ複数の鍵の押鍵深さに応じて順次オンする複数のスイッチであり、第１グループに属する複数のスイッチ及び第２グループに属する複数のスイッチはオンする時間差に応じた鍵タッチ強さを検出するために利用され、第２グループに属する複数のスイッチはさらに楽音信号の生成開始のために利用され、走査回路は、第１グループに属するスイッチのオン状態を検出したブロックに含まれる第２グループに属するスイッチを走査するようにしたことにある。この場合も、第２グループに属するスイッチは、第１グループに属するスイッチがオンした後にオンする。したがって、この本発明の他の特徴によっても、第２グループに属するスイッチを不必要に走査することがなくなり、第２グループに属するスイッチを効率的かつ短時間で走査することができる。また、鍵タッチ強さに応じた楽音信号の制御も可能となる。
【００２２】
また、本発明の他の特徴は、複数の操作子が電子鍵盤楽器の複数の鍵であり、第１グループに属する複数の検出器は押鍵によりオンし、離鍵によるオフ時に楽音信号の生成停止の制御に利用される複数のスイッチであり、第２グループに属する複数の検出器は押鍵時の鍵タッチ強さを検出する複数のセンサであり、走査回路は、第１グループに属するスイッチのオン状態が検出されたブロックに含まれる第２グループに属するセンサを走査するようにしたことにある。この本発明の他の特徴によっても、第２グループに属するセンサを不必要に走査することがなくなり、第２グループに属するセンサを効率的かつ短時間で走査することができる。また、鍵タッチ強さに応じた楽音信号の制御も可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１及び第２実施形態に係る電子鍵盤楽器の概略構成図である。
【図２】図１の鍵盤の概略側面図である。
【図３】図１の鍵検出回路の電気回路図である。
【図４Ａ】鍵検出回路内のマイクロコンピュータにより実行される第１実施形態に係る第１検出プログラムの前部分を示すフローチャートである。
【図４Ｂ】前記第１検出プログラムの中間部分を示すフローチャートである。
【図４Ｃ】前記第１検出プログラムの後部分を示すフローチャートである。
【図５Ａ】鍵検出回路内のマイクロコンピュータにより実行される第１実施形態に係る第２検出プログラムの前半部分を示すフローチャートである。
【図５Ｂ】前記第２検出プログラムの後半部分を示すフローチャートである。
【図６】鍵検出回路内のマイクロコンピュータにより実行される第１実施形態に係る時間カウントプログラムを示すフローチャートである。
【図７】鍵スイッチ走査データ及び鍵スイッチ状態データの一例を示す図である。
【図８】第１鍵スイッチのオン時刻データ、マスク時間データ、ノミネート候補データ、走査序列データ、第３鍵スイッチのオン時刻データ及び第２鍵スイッチのオフ時刻データの一例を示す図である。
【図９】マスク時間テーブル、鍵タッチ強さテーブル及びダンプ時間テーブルの一例を示す図である。
【図１０Ａ】鍵検出回路内のマイクロコンピュータにより実行される第２実施形態に係る第１検出プログラムの前部分を示すフローチャートである。
【図１０Ｂ】前記第１検出プログラムの中間部分を示すフローチャートである。
【図１０Ｃ】前記第１検出プログラムの後部分を示すフローチャートである。
【図１１Ａ】前記第１検出プログラム内の走査序列データ生成ルーチンの前半部分を示すフローチャートである。
【図１１Ｂ】前記走査序列データ生成ルーチンの後半部分を示すフローチャートである。
【図１２Ａ】鍵検出回路内のマイクロコンピュータにより実行される第２実施形態に係る第２検出プログラムの前半部分を示すフローチャートである。
【図１２Ｂ】前記第２検出プログラムの後半部分を示すフローチャートである。
【図１３】鍵検出回路内のマイクロコンピュータにより実行される第２実施形態に係る時間カウントプログラムを示すフローチャートである。
【図１４】鍵初動速度データ、ノミネート候補データ及び走査序列データの一例を示す図である。
【図１５】鍵初動速度テーブルの一例を示す図である。
【図１６】各種ポイントテーブルの一例を示す図である。
【発明を実施するための形態】
【００２４】
ａ．第１実施形態
【００２５】
以下、本発明の第１実施形態について図面を用いて説明する。図１は、本発明の第１実施形態に係る電子鍵盤楽器の概略構成図である。この電子鍵盤楽器は、鍵盤ＫＢ、操作パネル１１及び表示器１２を備えている。
【００２６】
鍵盤ＫＢは、詳しくは後述する複数の白鍵３１ｗ及び黒鍵３１ｂからなり、演奏者により押離鍵操作される。この鍵盤ＫＢの複数の白鍵３１ｗ及び黒鍵３１ｂの押離鍵操作は、詳しくは後述する鍵検出回路ＫＤによって検出される。操作パネル１１は、演奏者によって操作される、スイッチ、テンキー、ダイヤル、タッチパネルなどの複数の操作子を有する。操作パネル１１の複数の操作子の操作は、操作子検出回路１３によって検出される。表示器１２は、ディスプレイを有し、各種情報を表示する。表示器１２には、表示器１２の表示を制御するための表示制御回路１４が接続されている。これらの鍵検出回路ＫＤ、操作子検出回路１３及び表示制御回路１４は、バス１５に接続されている。
【００２７】
バス１５には、音源回路１６、ディジタル信号処理回路１７（以下、単にＤＳＰ１７という）、及びコンピュータ装置１８も接続されている。音源回路１６は、演奏者による鍵盤ＫＢの演奏に従って、操作パネル１１の複数の操作子の操作により指定された音色の楽音信号を生成してＤＳＰ１７に出力する。ＤＳＰ１７は、音源回路１６からの楽音信号に、操作パネル１１の複数の操作子の操作により指定されたビブラート、リバーブなどの効果を付与して、サウンドシステム１９に出力する。サウンドシステム１９は、Ｄ／Ａ変換器、アンプ、スピーカなどを含み、ＤＳＰ１７からの楽音信号に対応した楽音を外部に放音する。コンピュータ装置１８は、ＣＰＵ１８ａ、ＲＯＭ１８ｂ及びＲＡＭ１８ｃを有し、電子鍵盤楽器の全体動作を制御する。
【００２８】
また、バス１５には、記憶装置２１及び通信インターフェース回路２２も接続されている。記憶装置２１は、フラッシュメモリ、ＣＤ（コンパクトディスク）などの記録媒体と、前記記録媒体をドライブするドライブ回路とを有し、種々のプログラム及びデータを記憶している。通信インターフェース回路２２は、ＭＩＤＩインターフェース回路、インターネット接続回路などからなり、外部装置との通信を行う。
【００２９】
次に、鍵盤ＫＢについて図面を用いて説明する。図２は、鍵盤ＫＢを右から見た概略側面図である。なお、図２においては、鍵盤ＫＢの前後方向を左右方向とし、鍵盤ＫＢの上下方向を上下方向とする。
【００３０】
鍵盤ＫＢは、演奏者によって押離鍵操作される複数の白鍵３１ｗ及び複数の黒鍵３１ｂを備えている。なお、本実施形態においては、白鍵３１ｗ及び黒鍵３１ｂの合計数は、Ａ０音〜Ｃ８音に渡る「８８」である。白鍵３１ｗは、前後方向に長尺状に形成されるとともに下方を開放させた断面コ字状に形成されて、鍵フレーム３２の平板状の上板部３２ａ上に配置されている。鍵フレーム３２は、上板部３２ａの前端及び後端から下方に延設された平板上の脚部３２ｂ，３２ｃを有し、脚部３２ｂ，３２ｃの下端部分にて楽器内に設けたフレームＦＲ上に固定されている。鍵フレーム３２の上板部３２ａの後端部の上面上には、白鍵３１ｗの内側にて対向する一対の板状の鍵支持部３３が立設固定されている。白鍵３１ｗは、この鍵支持部３３により揺動可能に支持され、前端部を上下方向に変位させる。黒鍵３１ｂは、前部上面が高くなっている形状こそ異なるが、他の構成は白鍵３１ｗと同様である。そして、黒鍵３１ｂも、鍵支持部３３により揺動可能に支持されて、揺動により前端部を上下方向に変位させる。
【００３１】
鍵フレーム３２の上板部３２ａの上面には、白鍵３１ｗの前端部の下方位置にて鍵ガイド３４ｗが立設しており、黒鍵３１ｂの前端部の下方位置にて鍵ガイド３４ｂが立設している。鍵ガイド３４ｗ，３４ｂは白鍵３１ｗ及び黒鍵３１ｂ内にそれぞれ摺動可能に侵入しており、白鍵３１ｗ及び黒鍵３１ｂは、それらの上下方向の揺動時に左右方向に変位しないようになっている。
【００３２】
白鍵３１ｗ及び黒鍵３１ｂの後部の下方には、鍵フレーム３２の上板部３２ａとの間にそれぞれ組み込まれたスプリング３５が設けられている。このスプリング３５は、白鍵３１ｗ及び黒鍵３１ｂの押鍵操作に対して反力を付与する。
【００３３】
白鍵３１ｗは、その前端部から下方に延設させた延設部３１ｗ１を備え、延設部３１ｗ１の下端には前方に突出させた係合部が設けられている。係合部は、鍵フレーム３２の上板部３２ａに設けた貫通孔を介して、上板部３２ａの下方に上方から侵入している。また、鍵フレーム３２の上板部３２ａの前端部下面には上限ストッパ部材３６ｗが設けられている。上限ストッパ部材３６ｗは、フェルトのような緩衝部材により構成されており、白鍵３１ｗの延設部３１ｗ１の係合部との当接により、白鍵３１ｗの前端部の上方への変位を規制する。また、鍵フレーム３２の上板部３２ａの前端部上面には下限ストッパ部材３７ｗが設けられている。下限ストッパ部材３７ｗも、フェルトのような緩衝部材により構成されており、白鍵３１ｗの前端部下面との当接により、白鍵３１ｗの前端部の下方への変位を規制する。
【００３４】
黒鍵３１ｂは、その前端部から下方に延設させた延設部３１ｂ１を備え、延設部３１ｂ１の下端には後方に突出させた係合部が設けられている。係合部は、鍵フレーム３２の上板部３２ａに設けた貫通孔を介して、上板部３２ａの下方に上方から侵入している。また、鍵フレーム３２の上板部３２ａの中間部下面には上限ストッパ部材３６ｂが設けられている。上限ストッパ部材３６ｂも、フェルトのような緩衝部材により構成されており、黒鍵３１ｂの延設部３１ｂ１の係合部との当接により、黒鍵３１ｂの前端部の上方への変位を規制する。また、鍵フレーム３２の上板部３２ａの中間部上面には下限ストッパ部材３７ｂが設けられている。下限ストッパ部材３７ｂも、フェルトのような緩衝部材により構成されており、黒鍵３１ｂの前端部下面との当接により、黒鍵３１ｂの前端部の下方への変位を規制する。
【００３５】
また、鍵フレーム３２の上板部３２ａの下面には、電気回路基板３８が上板部３２ａと平行になるように固定されている。電気回路基板３８の上面には、白鍵３１ｗ及び黒鍵３１ｂのための第１乃至第４鍵スイッチ群４１〜４４がそれぞれ設けられている。第1乃至第４鍵スイッチ群４１〜４４は、弾性部材によってドーム状に形成されたドーム部と、電気回路基板３８上に設けた固定接点とからそれぞれなる。ドーム部内には下方に突出した突出部が設けられ、突出部の下面には前記固定接点をオン・オフする導体が設けられている。白鍵３１ｗ及び黒鍵３１ｂには、それらの下面から突出した第１乃至第４押圧部３１ｗ２〜３１ｗ５，３１ｂ２〜３１ｂ５がそれぞれ設けられている。なお、本実施形態では、第１及び第２鍵スイッチ群４１，４２のドーム部が一体形成されるとともに、第３及び第４鍵スイッチ群４３，４４のドーム部が一体形成されているが、第１乃至第４鍵スイッチ群４１〜４４のドーム部を一体形成してもよいし、それぞれ別体形成してもよい。
【００３６】
そして、第１乃至第４押圧部３１ｗ２〜３１ｗ５，３１ｂ２〜３１ｂ５は、白鍵３１ｗ及び黒鍵３１ｂの押鍵時に、それぞれ下方に変位して第１乃至第４鍵スイッチ群４１〜４４のドーム部を押圧変形させて第１乃至第４鍵スイッチ群４１〜４４をそれぞれこの順にオンさせる。すなわち、押鍵時には、第１鍵スイッチ群４１が最初にオンし、次に第２鍵スイッチ群４２がオンし、次に第３鍵スイッチ群４３がオンし、最後に第４鍵スイッチ群４４がオンする。また、白鍵３１ｗ及び黒鍵３１ｂの離鍵時には、第１乃至第４鍵スイッチ群４１〜４４のドーム部が押圧解除により原型に復帰して、第１乃至第４鍵スイッチ群４１〜４４は前記オンとは逆順でオフする。すなわち、離鍵時には、第４鍵スイッチ群４４が最初にオフし、次に第３鍵スイッチ群４３がオフし、次に第２鍵スイッチ群４２がオフし、最後に第１鍵スイッチ群４１がオフする。
【００３７】
第１及び第２鍵スイッチ群４１，４２は、後述する第３及び第４鍵スイッチ群４３，４４の走査制御のために用いられるともに、第３及び第４鍵スイッチ群４３，４４は鍵タッチ速度の検出のために用いられる。また、第１鍵スイッチ群４１は、楽音の消音開始（ピアノにおけるダンパによる消音に対応）の制御にも用いられる。第４鍵スイッチ群４４は、楽音の発音開始（ピアノにおけるハンマーによる打弦に対応）の制御に用いられる。そして、白鍵３１ｗ及び黒鍵３１ｂの通常の押離鍵動作においては、第１及び第２鍵スイッチ群４１，４２のオンタイミングの間隔(及びオフタイミングの間隔)は比較的長く、第３及び第４鍵スイッチ群４１，４２のオンタイミングの間隔(及びオフタイミングの間隔)は短い。
【００３８】
次に、図１の鍵検出回路ＫＤについて、図３の電気回路図を用いて説明する。なお、この鍵検出回路ＫＤは、図２の電気回路基板３８上に設けられている。鍵検出回路ＫＤは、複数の白鍵３１ｗ及び黒鍵３１ｂにそれぞれ対応した数（本実施形態では８８個）の第１乃至第４鍵スイッチ群４１〜４４を備えている。第１乃至第４鍵スイッチ群４１〜４４は、６個ずつの第１乃至第１５ブロックBL1〜BL15に分割されてマトリクス状に接続されている。具体的には、本実施形態の８８個の白鍵３１ｗ及び黒鍵３１ｂはＡ０音〜Ｃ８音に対応しているので、各１オクターブ内の６音（Ａ音〜Ｄ音）を奇数番号のブロックとし、各オクターブ内の残りの６音（Ｄ＃音〜Ｇ＃音）を偶数番号のブロックとしている。そして、本実施形態では、各ブロック内の前記６音（Ａ音〜Ｄ音、Ｄ＃音〜Ｇ＃音）を第１乃至第６ノートとする。ただし、第１５ブロックBL15は、４音（Ａ音〜Ｃ音）である。なお、第１及び第２鍵スイッチ群４１，４２が本発明の第１グループに属する検出器に相当し、第３及び第４鍵スイッチ群４３，４４が本発明の第２グループに属する検出器に相当する。
【００３９】
第１乃至第１５ブロックBL1〜BL15にそれぞれ含まれる第１乃至第６ノートに対応した６個の第１鍵スイッチ群４１は、各ブロック毎に共通にブロック線BL1-１〜BL1-15にそれぞれ接続されている。各ブロック内の第１乃至第６ノートに対応した６個の第１鍵スイッチ群４１は、ダイオード群５１を介してノート線NT11〜NT16にそれぞれ接続されている。ノート線NT11〜NT16は、それぞれ抵抗群５２を介して正電圧源＋Ｖに接続されている。また、第１乃至第１５ブロックBL1〜BL15にそれぞれ含まれる第１乃至第６ノートに対応した６個の第２鍵スイッチ群４２も、各ブロック毎に共通にブロック線BL1-1〜BL1-15にそれぞれ接続されている。各ブロック内の第１乃至第６ノートに対応した６個の第２鍵スイッチ群４２は、ダイオード群５３を介してノート線NT21〜NT26にそれぞれ接続されている。ノート線NT21〜NT26は、それぞれ抵抗５４を介して正電圧源＋Ｖに接続されている。
【００４０】
第１乃至第１５ブロックBL1〜BL15にそれぞれ含まれる第１乃至第６ノートに対応した６個の第３鍵スイッチ群４３は、各ブロック毎に共通にブロック線BL2-1〜BL2-15にそれぞれ接続されている。各ブロック内の第１乃至第６ノートに対応した６個の第３鍵スイッチ群４３は、ダイオード群５５を介してノート線NT31〜NT36にそれぞれ接続されている。ノート線NT31〜NT36は、それぞれ抵抗群５６を介して正電圧源＋Ｖに接続されている。また、第１乃至第１５ブロックBL1〜BL15にそれぞれ含まれる第１乃至第６ノートに対応した６個の第４鍵スイッチ群４４も、各ブロック毎に共通にブロック線BL2-1〜BL2-15にそれぞれ接続されている。各ブロック内の第１乃至第６ノートに対応した６個の第４鍵スイッチ群４４は、ダイオード群５７を介してノート線NT41〜NT46にそれぞれ接続されている。ノート線NT41〜NT46は、それぞれ抵抗群５８を介して正電圧源＋Ｖに接続されている。
【００４１】
これらのブロック線BL1-1〜BL1-15，BL2-1〜BL2-15及びノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46は、電気回路基板３８上に設けた検出集積回路ＤＩＣに接続されている。検出集積回路ＤＩＣは、マイクロコンピュータ６０、出力インターフェース回路７０及び入力インターフェース回路８０を備えている。なお、この検出集積回路ＤＩＣが本発明の走査回路に対応する。
【００４２】
マイクロコンピュータ６０は、ＣＰＵ６１、タイマ６２、ＲＯＭ６３及びＲＡＭ６４を備えている。ＣＰＵ６１は、図４Ａ乃至図４Ｃの第１検出プログラム、図５Ａ及び図５Ｂの第２検出プログラム、図６の時間カウントプログラムなどの各種プログラムを実行する。第１及び第２検出プログラムは第１所定時間ごとに並列に実行され、時間カウントプログラムは前記第１所定時間よりも短い第２所定時間ごとに第１及び第２検出プログラムと並列に実行される。これらの全てのプログラムは並列に実行されるが、１つのＣＰＵ６１で並列に処理できない場合には、２つ以上のＣＰＵ６１で並列に処理するようにする。タイマ６２は、時間を計測して、前記第１所定時間ごとにＣＰＵ６１に前記第１及び第２検出プログラムの実行開始をそれぞれ指示し、かつ前記第２所定時間ごとにＣＰＵ６１に前記時間カウントプログラムの実行開始を指示する。ＲＯＭ６３は、前記各種プログラム及び後述する各種テーブルデータ（図９参照）を記憶している。ＲＡＭ６４は、後述する各種データ（図７及び図８参照）を一時的に記憶する。なお、ＲＯＭ６３及びＲＡＭ６４に代え又は加えて、フラッシュメモリなどの各種メモリを用いてよい。
【００４３】
出力インターフェース回路７０は、デコーダ７１，７２を備えている。デコーダ７１は、第１及び第２鍵スイッチ群４１，４２を走査するために、ＣＰＵ６１から出力されて、第１乃至第１５ブロックBL1〜BL15を表す２値信号であるブロックナンバＢＮをデコードして、１５個のデコーダ信号を出力する。この１５個のデコーダ信号は、第１及び第２鍵スイッチ群４１，４２の第１乃至第１５ブロックBL1〜BL15にそれぞれ対応した電解効果トランジスタ（ＦＥＴ）で構成された１５個のスイッチング回路７３にスイッチング信号として供給される。１５個のスイッチング回路７３は、スイッチング信号の入力時に、ブロック線BL1-1〜BL1-15をそれぞれ接地する。デコーダ７２は、第３及び第４鍵スイッチ群４３，４４を走査するために、ＣＰＵ６１から出力されて、第１乃至第１５ブロックBL1〜BL15を表す２値信号であるブロックナンバＢＮをデコードして、１５個のデコーダ信号を出力する。この１５個のデコーダ信号は、第３及び第４鍵スイッチ群４３，４４の第１乃至第１５ブロックBL1〜BL15にそれぞれ対応したＦＥＴで構成された１５個のスイッチング回路７４にスイッチング信号として供給される。１５個のスイッチング回路７４は、スイッチング信号の入力時に、ブロック線BL2-1〜BL2-15をそれぞれ接地する。
【００４４】
入力インターフェース回路８０は、第１乃至第４鍵スイッチ群４１〜４４のノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46の電圧をそれぞれ入力して、第１乃至第４鍵スイッチ群４１〜４４のオン・オフ状態を表す信号をマイクロコンピュータ６０に出力する。この場合、ブロック線BL1-1〜BL1-15，BL2-1〜BL2-15がデコーダ７１，７２及びスイッチング回路７３，７４によりそれぞれ接地されると、第１乃至第４鍵スイッチ群４１〜４４のうちのオンした鍵スイッチに対応したノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46がブロックごとに接地され（ローレベルとなり）、それ以外のノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46は正電圧＋Ｖ（ハイレベル）に保たれる。
【００４５】
次に、上記のように構成した電子鍵盤楽器の動作について説明する。図示しない電源スイッチが投入されると、ＣＰＵ６１は、初期設定処理を実行して、図７及び図８に示す各種データを初期値に設定する。各種データの初期値に関しては、動作説明中にて詳細に説明する。また、タイマ６２は、ＣＰＵ６１に対して、図４Ａ乃至図４Ｃの第1検出プログラムと、図５Ａ及び図５Ｂの第２検出プログラムの実行開始を第１所定時間ごとにそれぞれ指示するとともに、図６の時間カウントプログラムの実行開始を第２所定時間ごとに指示する。
【００４６】
前記タイマ６２の指示により、ＣＰＵ６１は、図４Ａの第１検出プログラムの実行をステップＳ１００にて開始し、ステップＳ１０２にてブロックナンバＢＮに「１」を加算する。このブロックナンバＢＮは、初期には「０」に設定されており、この場合、前記ステップＳ１０２の処理により「１」に変更される。次に、ＣＰＵ６１は、ステップＳ１０４にて、ブロックナンバＢＮにより指定される第１及び第２鍵スイッチ群４１，４２のオン・オフ状態を取込む。具体的には、ブロックナンバＢＮにより指定されるスイッチング回路７３をデコーダ７１を介してオンし、ブロックナンバＢＮに対応したブロック線を接地する。この場合、接地されるブロック線はBL1-1である。そして、入力インターフェース回路８０を介して、第１及び第２鍵スイッチ群４１，４２のうちのブロックナンバＢＮにより指定される第１及び第２鍵スイッチ群４１，４２のオン・オフ状態をそれぞれ表す信号を入力して、ノートナンバＮＮ（「１」〜「６」）に対応させて鍵スイッチ走査データとしてＲＡＭ６４内に一時的に記憶する（図７（Ａ）参照）。なお、ノートナンバＮＮは、「１」〜「６」により、前述した第１乃至第６ノート（（Ａ音〜Ｄ音、Ｄ＃音〜Ｇ＃音）をそれぞれ表す。
【００４７】
前記ステップＳ１０４の処理後、ＣＰＵ６１は、ステップＳ１０６にて、前記オン・オフ状態を取込んだ第１鍵スイッチ群４１の中にオフからオンに変化した第１鍵スイッチがあるかを、鍵スイッチ状態データを参照することにより判定する。鍵スイッチ状態データは、図７（Ｃ）に示すように、第１乃至第４鍵スイッチ群４１〜４４にそれぞれ対応して設けられ、ブロックナンバＢＮ（＝１〜１５）とノートナンバＮＮ（＝１〜６）により指定されて、各鍵スイッチ群のオン・オフ状態を表すマトリクス状の２次元データである。この２次元データは、第１乃至第４鍵スイッチ群４１〜４４のオン・オフ状態を取込む直前のデータであり、初期には、前記初期設定により全てオフ状態を表す値に設定される。そして、前記ステップＳ１０６の判定においては、各ノートナンバＮＮごとに、図７（Ａ）の第１鍵スイッチ群４１に関する鍵スイッチ走査データ内のオン・オフ状態と、図７（Ｃ）の第１鍵スイッチ群４１に関する鍵スイッチ状態データ内のブロックナンバＢＮにより指定されるオン・オフ状態とを比較する。そして、鍵スイッチ状態データがオフ状態を示し、かつ鍵スイッチ走査データがオン状態を示す第１鍵スイッチ４１のみが、オフからオンに変化したと判定される。全ての白鍵３１ｗ及び黒鍵３１ｂが押離鍵操作される前の初期の状態では、全ての白鍵３１ｗ及び黒鍵３１ｂは離鍵状態にあり、全ての第１鍵スイッチ群４１はオフ状態にあるので、ステップＳ１０６においては「Ｎｏ」と判定され、ＣＰＵ６１はステップＳ１１０に進む。
【００４８】
ステップＳ１１０においては、ＣＰＵ６１は、前記ステップＳ１０４の処理によりオン・オフ状態を取込んだ第２鍵スイッチ群４２の中にオフからオンに変化した第２鍵スイッチがあるかを、鍵スイッチ状態データを参照することにより判定する。具体的には、前記ステップＳ１０６の処理と同様に、各ノートナンバＮＮごとに、図７（Ａ）の第２鍵スイッチ群４２に関する鍵スイッチ走査データ内のオン・オフ状態と、図７（Ｃ）の第２鍵スイッチ群４２に関する鍵スイッチ状態データ内のブロックナンバＢＮにより指定されるオン・オフ状態とを比較する。そして、鍵スイッチ状態データがオフ状態を示し、かつ鍵スイッチ走査データがオン状態を示す第２鍵スイッチ４２のみが、オフからオンに変化したと判定される。前述のような初期の状態では、全ての白鍵３１ｗ及び黒鍵３１ｂは離鍵状態にあり、全ての第２鍵スイッチ群４２もオフ状態にあるので、ステップＳ１１０においても「Ｎｏ」と判定され、ＣＰＵ６１は図４ＢのステップＳ１１６に進む。
【００４９】
ステップＳ１１６においては、ＣＰＵ６１は、マスク時間ＭＴＭが初めて「０」となったマスク時間データがあるかを判定する。このマスク時間ＭＴＭは、詳しくは後述するように、第２鍵スイッチ群４２のいずれかの鍵スイッチがオンした後に設定されるものであるので、ステップＳ１１６においては「Ｎｏ」と判定され、ＣＰＵ６１はステップＳ１２４に進む。
【００５０】
ステップＳ１２４においては、ＣＰＵ６１は、前記ステップＳ１０４の処理によりオン・オフ状態を取込んだ第２鍵スイッチ群４２の中にオンからオフに変化した第２鍵スイッチがあるかを、鍵スイッチ状態データを参照することにより判定する。具体的には、前記ステップＳ１０６の処理と同様に、各ノートナンバＮＮごとに、図７（Ａ）の第２鍵スイッチ群４２に関する鍵スイッチ走査データ内のオン・オフ状態と、図７（Ｃ）の第２鍵スイッチ群４２に関する鍵スイッチ状態データ内のブロックナンバＢＮにより指定されるオン・オフ状態とを比較する。そして、鍵スイッチ状態データがオン状態を示し、かつ鍵スイッチ走査データがオフ状態を示す第２鍵スイッチのみが、オンからオフに変化したと判定される。前述のような初期の状態では、全ての白鍵３１ｗ及び黒鍵３１ｂは離鍵状態に保たれ続けて、全ての鍵スイッチ状態データは第２鍵スイッチ群４２のオフ状態を表しているので、ステップＳ１２４においても「Ｎｏ」と判定され、ＣＰＵ６１は図４ＣのステップＳ１３４に進む。
【００５１】
ステップＳ１３４においては、ＣＰＵ６１は、前記ステップＳ１０４の処理によりオン・オフ状態を取込んだ第１鍵スイッチ群４１の中にオンからオフに変化した第１鍵スイッチがあるかを、鍵スイッチ状態データを参照することにより判定する。具体的には、前記ステップＳ１０６の処理と同様に、各ノートナンバＮＮごとに、図７（Ａ）の第１鍵スイッチ群４１に関する鍵スイッチ走査データ内のオン・オフ状態と、図７（Ｃ）の第１鍵スイッチ群４１に関する鍵スイッチ状態データ内のブロックナンバＢＮにより指定されるオン・オフ状態とを比較する。そして、鍵スイッチ状態データがオン状態を示し、かつ鍵スイッチ走査データがオフ状態を示す第１鍵スイッチのみが、オンからオフに変化したと判定される。前述のような初期の状態では、全ての白鍵３１ｗ及び黒鍵３１ｂは離鍵状態に保たれ続けて、全ての鍵スイッチ状態データは第１鍵スイッチ群４２のオフ状態を表しているので、ステップＳ１３４においても「Ｎｏ」と判定され、ＣＰＵ６１はステップＳ１４０に進む。
【００５２】
ステップＳ１４０においては、ＣＰＵ６１は、前記ステップＳ１０４の処理によりオン・オフ状態を取込んで記憶した鍵スイッチ走査データで、該当する第１及び第２鍵スイッチ群４１，４２の鍵スイッチ状態データを更新する。次に、ＣＰＵ６１は、ステップＳ１４２にてブロックナンバＢＮが「１５」であるか否かを判定する。ブロックナンバＢＮが「１５」であれば、ステップＳ１４２にて「Ｙｅｓ」と判定され、ＣＰＵ６１は、ステップＳ１４４にてブロックナンバＢＮを「０」に初期設定して、ステップＳ１４６にて第１検出プログラムの実行を終了する。一方、ブロックナンバＢＮが「１５」でなければ、ステップＳ１４２にて「Ｎｏ」と判定され、ＣＰＵ６１は、ステップＳ１４６にて第１検出プログラムの実行を終了する。
【００５３】
そして、タイマ６２によりＣＰＵ６１に第１検出プログラムの実行開始が再び指示されると、ＣＰＵ６１は再び図４ＡのステップＳ１００にて第１検出プログラムを実行し始める。そして、ＣＰＵ６１は、前述した場合と同様に、ステップＳ１０２にてブロックナンバＢＮに「１」を加算して、ステップＳ１０４にて加算されたブロックナンバＢＮにより指定される第１及び第２鍵スイッチ群４１，４２のオン・オフ状態を取込んで、鍵スイッチ走査データを更新する。このステップＳ１０２，Ｓ１０４の処理後、白鍵３１ｗ及び黒鍵３１ｂが押離鍵操作されてない初期の状態では、ＣＰＵ６１は、前述の場合と同様に、ステップＳ１０６，Ｓ１１０，Ｓ１１６，Ｓ１２４，Ｓ１３４にてそれぞれ「Ｎｏ」と判定して、ステップＳ１４０〜Ｓ１４４の処理を実行して、ステップＳ１４６にて第１検出プログラムの実行を終了する。このような処理により、ブロックナンバＢＮは「１」〜「１５」に渡って順次変更され、第１及び第２鍵スイッチ群４１，４２の全ての鍵スイッチ状態データ（図７（Ｃ））が更新され続ける。なお、ブロックナンバＢＮが「１」〜「１４」である場合には、鍵スイッチ走査データ及び鍵スイッチ状態データは６音分のオン・オフ状態を表すデータを記憶することになるが、ブロックナンバＢＮが「１５」である場合には、鍵スイッチ走査データ及び鍵スイッチ状態データは４音分（（Ｄ＃音、Ｅ音、Ｆ音及びＦ＃音）のオン・オフ状態を表すデータを記憶することになる。
【００５４】
一方、タイマ６２からＣＰＵ６１に対して第２検出プログラムの実行開始が指示されると、ＣＰＵ６１は図５ＡのステップＳ２００にて第２検出プログラムを実行し始める。ステップＳ２００の実行開始後、ＣＰＵ６１は、ステップＳ２０２にて、ＲＡＭ６４内に走査序列データがあるか否かを判定する。走査序列データは、第２鍵スイッチ群４２のいずれかの鍵スイッチがオンした後に、その鍵スイッチが属するブロックであって第３及び第４鍵スイッチ群４３，４４の走査すべきブロックを表すブロックナンバＢＮを表すデータである（図８（Ｄ）参照）。そして、この走査序列データは、白鍵３１ｗ及び黒鍵３１ｂのいずれも押離鍵操作されていない初期の状態では記憶されていない。したがって、この場合、ＣＰＵ６１は、ステップＳ２０２にて「Ｎｏ」と判定して、図５ＢのステップＳ２２２にて第２検出プログラムの実行を終了する。そして、タイマ６２からＣＰＵ６１に対して第２検出プログラムの実行開始の指示が再びあっても、走査序列データが存在しない限り、ＣＰＵ６１は、前記ステップＳ２０２にて「Ｎｏ」と判定して、第２検出プログラムのステップＳ２０４〜Ｓ２２０の処理を実行することなく、ステップＳ２２２にて第２検出プログラムの実行を終了し続ける。
【００５５】
また、タイマ６２からＣＰＵ６１に対して時間カウントプログラムの実行開始が指示されると、ＣＰＵ６１は図６のステップＳ３００にて時間カウントプログラムを実行し始める。ステップＳ３００の実行開始後、ＣＰＵ６１は、ステップＳ３０２にて、ＲＡＭ６４内に記憶した現在時刻ＣＴＭをカウントアップする。この現在時刻ＣＴＭは初期には「０」にリセットされ、その後に、時間カウントプログラムの実行毎に「１」ずつカウントアップする。この現在時刻ＣＴＭは、白鍵３１ｗ及び黒鍵３１ｂのいずれかの鍵が押離鍵操作された際、前記押離鍵操作された鍵に関し、第１鍵スイッチ４１がオンしてから第２鍵スイッチ４２がオンするまでの経過時間、第３鍵スイッチ４３がオンしてから第４鍵スイッチ４４がオンするまでの経過時間、及び第２鍵スイッチ４２がオフしてから第１鍵スイッチ４１がオフするまでの経過時間をそれぞれ計算するために用いられるものであり、実際の時刻でなく、単に所定のクロックタイミングごとにカウントアップするものであればよい。
【００５６】
前記ステップＳ３０２の処理後、ＣＰＵ６１は、ステップＳ３０４にて後述するマスク時間データ中の「０」でないマスク時間ＭＴＭを「１」ずつカウントダウンし、ステップＳ３０６にて時間カウントプログラムの実行を終了する。そして、タイマ６２からＣＰＵ６１に対して実行開始の指示があるごとに、すなわち第２所定時間ごとに、ＣＰＵ６１は、ステップＳ３００〜Ｓ３０６の処理からなる時間カウントプログラムを実行する。
【００５７】
次に、白鍵３１ｗ及び黒鍵３１ｂのいずれかの鍵が押鍵された場合について説明する。いずれかの鍵が押鍵された場合には、通常、押鍵された鍵に対応した第１乃至第４鍵スイッチ４１〜４４がこの順にオンする。押鍵された鍵に対応した第１鍵スイッチ４１がオンすると、前述した第１及び第２鍵スイッチ群４１，４２のブロックごとの走査処理中に、ＣＰＵ６１は、図４ＡのステップＳ１０６にて、「Ｙｅｓ」すなわち前記ステップＳ１０４の処理により取込んだ第１鍵スイッチ群４１の中に、オフからオンに変化した第１鍵スイッチがあると判定して、ステップＳ１０８に進む。ステップＳ１０８においては、ＣＰＵ６１は、図６の時間カウントプログラムの実行によって計時されている現在時刻ＣＴＭをオフからオンに変化した第１鍵スイッチ４１のオン時刻TM1onとし、この第１鍵スイッチ４１のブロックナンバＢＮ及びノートナンバＮＮを付加してオン時刻データ（図８（Ａ）参照）としてＲＡＭ６４に記憶する。なお、同じブロック内で、オフからオンに変化した複数の第１鍵スイッチ４１がある場合には、このステップＳ１０８の処理により、前記複数の第１鍵スイッチ４１に対して、オン時刻TM1on、ブロックナンバＢＮ及びノートナンバＮＮがそれぞれ記憶される。
【００５８】
そして、前記第１鍵スイッチ４１をオンさせた鍵がさらに押されて、前記鍵に関する第２鍵スイッチ４２がオンすると、ＣＰＵ６１は、ステップＳ１１０にて、「Ｙｅｓ」すなわち前記ステップＳ１０４の処理により取込んだ第２鍵スイッチ群４２の中に、オフからオンに変化した第２鍵スイッチ４２があると判定して、ステップＳ１１２に進む。ステップＳ１１２においては、ＣＰＵ６１は、後述する第２鍵スイッチ４２に係る鍵のオフ時刻データ（TM2off）があれば、それをクリアする。前記ステップＳ１１２の処理後、ＣＰＵ６１は、ステップＳ１１４にて、オフからオンに変化した第２鍵スイッチ４２に関し、図６の時間カウントプログラムの実行により計時されている現在時刻ＣＴＭから前記第２鍵スイッチ４２と同一鍵のオン時刻TM1onを減算することにより、第１鍵スイッチ４１がオンしてから第２鍵スイッチ４２がオンするまでの経過時間を計算する。その後、図９（Ａ）に示すＲＯＭ６３内に記憶されているマスク時間テーブルを参照することにより、前記計算した経過時間の増加に従って増加するマスク時間ＭＴＭを導出する。そして、この導出したマスク時間ＭＴＭに、前記オフからオンに変化した第２鍵スイッチ４２のブロックナンバＢＮ及びノートナンバＮＮを付加して、マスク時間データ（図８（Ｂ）参照）としてＲＡＭ６４に記憶する。このマスク時間ＭＴＭは、前記オフからオンに変化した第２鍵スイッチ４２と同一鍵に関する第３及び第４鍵スイッチ群４３，４４の走査検出処理を実行するまでの時間を決定するもので、前述した図６のステップＳ３０４の処理により「０」になるまで順次カウントダウンされる。
【００５９】
次に、図４ＢのステップＳ１１６にて、マスク時間ＭＴＭが初めて「０」になったマスク時間データがあるかが判定される。この場合、該当するマスク時間データがなければ、前述のように、ＣＰＵ６１は、ステップＳ１１６に「Ｎｏ」と判定して、ステップＳ１２２に進む。一方、前記のように、マスク時間ＭＴＭが時間経過に従ってカウントダウンされて「０」になると、ＣＰＵ６１は、ステップＳ１１６にて、「Ｙｅｓ」すなわちマスク時間ＭＴＭが初めて「０」になったマスク時間データがあると判定して、ステップＳ１１８に進む。ステップＳ１１８においては、ＣＰＵ６１は、マスク時間ＭＴＭが初めて「０」になったマスク時間データ中のブロックナンバＢＮ及びノートナンバＮＮをノミネート候補データ（図８（Ｃ）参照）としてＲＡＭ６４に記憶する。
【００６０】
次に、ＣＰＵ６１は、ステップＳ１２０にて、新たにノミネート候補データとなったブロックナンバＢＮ及びノートナンバＮＮに関し、走査序列データ中に同一ブロックのブロックナンバＢＮが既に登録済みかを判定する。走査序列データは、第３及び第４鍵スイッチ群４３，４４のオン・オフを検出するための走査処理を実行するブロックを指定するブロックナンバＢＮ（図８（Ｄ）参照）を表すもので、ＲＡＭ６４に記憶されるものである。すなわち、ステップＳ１２０の判定処理は、前記新たにノミネート候補データとなった鍵と同一ブロック内の他の鍵に関するブロックナンバＢＮが走査序列データ内に存在するか否かを判定するものである。走査序列データ中に同一ブロックのブロックナンバＢＮが既に登録済みであれば、ＣＰＵ６１は、ステップＳ１２０にて「Ｙｅｓ」と判定して、ステップＳ１２４に進む。これは、同一のブロックナンバＢＮの重複登録を禁止して、第３及び第４鍵スイッチ群４３，４４の重複走査を避けるためである。一方、走査序列データ中に同一ブロックのブロックナンバＢＮが登録されていなければ、ＣＰＵ６１は、ステップＳ１２０にて「Ｎｏ」と判定し、ステップＳ１２２にて新たにノミネート候補データとなったブロックナンバＢＮ及びノートナンバＮＮ中のブロックナンバＢＮを走査序列データ中の最後尾に記憶する。
【００６１】
このようにして走査序列データがＲＡＭ６４内に記憶されると、ＣＰＵ６１は、図５ＡのステップＳ２０２にて「Ｙｅｓ」と判定して、ステップＳ２０４に進む。ステップＳ２０４にて、走査序列データ中の先頭のブロックナンバＢＮにより指定される第３及び第４鍵スイッチ群４１，４２のオン・オフ状態を取込む。具体的には、前記先頭のブロックナンバＢＮにより指定されるスイッチング回路７４をデコーダ７２を介してオンし、ブロックナンバＢＮに対応したブロック線を接地する。そして、入力インターフェース回路８０を介して、第３及び第４鍵スイッチ群４３，４４のうちのブロックナンバＢＮにより指定される第３及び第３鍵スイッチ群４３，４４のオン・オフ状態をそれぞれ表す信号を入力して、ノートナンバＮＮ（「１」〜「６」）に対応させて鍵スイッチ走査データとしてＲＡＭ６４内に一時的に記憶する（図７（Ｂ）参照）。
【００６２】
前記ステップＳ２０４の処理後、ＣＰＵ６１は、ステップＳ２０６にて、前記ステップＳ２０４の処理によりオン・オフ状態を取込んだ第３鍵スイッチ群４３の中にオフからオンに変化した第３鍵スイッチがあるかを、鍵スイッチ状態データを参照することにより判定する。具体的には、前記ステップＳ１０６の処理と同様に、各ノートナンバＮＮごとに、図７（Ｂ）の第３鍵スイッチ群４３に関する鍵スイッチ走査データ内のオン・オフ状態と、図７（Ｃ）の第３鍵スイッチ群４３に関する鍵スイッチ状態データ内のブロックナンバＢＮにより指定されるオン・オフ状態とを比較する。そして、鍵スイッチ状態データがオフ状態を示し、かつ鍵スイッチ走査データがオン状態を示す第３鍵スイッチ４３のみが、オフからオンに変化したと判定される。この場合、該当する第３鍵スイッチ４３がなければ、ＣＰＵ２１は、ステップＳ２０６にて「Ｎｏ」と判定して、ステップＳ２１０に進む。
【００６３】
ステップＳ２１０においては、前記ステップＳ２０４の処理によりオン・オフ状態を取込んだ第４鍵スイッチ群４４の中にオフからオンに変化した第４鍵スイッチ４４があるかを、鍵スイッチ状態データを参照することにより判定する。具体的には、前記ステップＳ１０６の処理と同様に、各ノートナンバＮＮごとに、図７（Ｂ）の第４鍵スイッチ群４４に関する鍵スイッチ走査データ内のオン・オフ状態と、図７（Ｃ）の第４鍵スイッチ群４４に関する鍵スイッチ状態データ内のブロックナンバＢＮにより指定されるオン・オフ状態とを比較する。そして、鍵スイッチ状態データがオフ状態を示し、かつ鍵スイッチ走査データがオン状態を示す第４鍵スイッチ４４のみが、オフからオンに変化したと判定される。この場合、該当する第４鍵スイッチ４４がなければ、ＣＰＵ２１は、ステップＳ２１０にて「Ｎｏ」と判定して、図５ＢのステップＳ２１４に進む。
【００６４】
ステップＳ２１４においては、前記ステップＳ２０４の処理によりオン・オフ状態を取込んだ第３鍵スイッチ群４３の中にオンからオフに変化した第３鍵スイッチ４３があるかを、鍵スイッチ状態データを参照することにより判定する。具体的には、前記ステップＳ１０６の処理と同様に、各ノートナンバＮＮごとに、図７（Ｂ）の第３鍵スイッチ群４３に関する鍵スイッチ走査データ内のオン・オフ状態と、図７（Ｃ）の第３鍵スイッチ群４３に関する鍵スイッチ状態データ内のブロックナンバＢＮにより指定されるオン・オフ状態とを比較する。そして、鍵スイッチ状態データがオン状態を示し、かつ鍵スイッチ走査データがオフ状態を示す第３鍵スイッチ４３のみが、オンからオフに変化したと判定される。この場合、該当する第３鍵スイッチ４４がなければ、ＣＰＵ２１は、ステップＳ２１４にて「Ｎｏ」と判定して、ステップＳ２１８に進む。
【００６５】
ステップＳ２１８においては、ＣＰＵ６１は、走査序列データ中の先頭のブロックナンバＢＮ（すなわち走査処理を終えたブロックナンバＢＮ）を最後尾に移動し、他のブロックナンバＢＮを順次繰り上げる。これは、オン状態にあった第２鍵スイッチ４２がオフされるまで、オン状態にある第２鍵スイッチ４２に対応した第３及び第４鍵スイッチ４３，４４を繰返し走査するためである。次に、ＣＰＵ６１は、ステップＳ２２０にて、前記ステップＳ２０４の処理によりオン・オフ状態を取込んで記憶した鍵スイッチ走査データで、該当する第３及び第４鍵スイッチ群４３，４４の鍵スイッチ状態データを更新し、ステップＳ２２２にて第２検出プログラムの実行を終了する。
【００６６】
そして、タイマ６２によりＣＰＵ６１に第２検出プログラムの実行開始が再び指示されると、ＣＰＵ６１は再び図５ＡのステップＳ２００にて第２検出プログラムを実行し始める。そして、ＣＰＵ６１は、ステップＳ２０２にて「Ｙｅｓ」と判定し、ステップＳ２０４にて、前記ステップＳ２１８の処理により順次繰上げられた走査序列データの先頭のブロックナンバＢＮにより指定される第３及び第４鍵スイッチ群４３，４４のオン・オフ状態を取込んで、鍵スイッチ走査データを更新する。このステップＳ２０２，Ｓ２０４の処理後、いずれの第３及び第４鍵スイッチ４３，４４のオン・オフ状態にも変化がない場合には、ＣＰＵ６１は、前述の場合と同様に、ステップＳ２０６，Ｓ２１０，Ｓ２１４にてそれぞれ「Ｎｏ」と判定して、ステップＳ２１８，Ｓ２２０の処理を実行して、ステップＳ２２２にて第２検出プログラムの実行を終了する。このような処理により、走査序列データ内のブロックナンバＢＮの順番が順次変更され、第３及び第４鍵スイッチ群４３，４４の鍵スイッチ状態データ（図７（Ｃ））が更新され続ける。なお、この場合も、ブロックナンバＢＮが「１」〜「１４」である場合には、鍵スイッチ走査データ及び鍵スイッチ状態データは６音分のオン・オフ状態を表すデータを記憶することになるが、ブロックナンバＢＮが「１５」である場合には、鍵スイッチ走査データ及び鍵スイッチ状態データは４音分（（Ｄ＃音、Ｅ音、Ｆ音及びＦ＃音）のオン・オフ状態を表すデータを記憶することになる。
【００６７】
このような図５Ａ及び図５Ｂの第２検出プログラムの繰り返し実行中に、前記ステップＳ２０４の処理によりオン・オフ状態を取込んだ第３鍵スイッチ群４３の中にオフからオンに変化した第３鍵スイッチ４３が現れると、ＣＰＵ６１は、ステップＳ２０６にて「Ｙｅｓ」と判定して、ステップＳ２０８に進む。ステップＳ２０８においては、ＣＰＵ６１は、図６の時間カウントプログラムの実行によって計時されている現在時刻ＣＴＭをオフからオンに変化した第３鍵スイッチ４３のオン時刻TM3onとし、この第３鍵スイッチ４３のブロックナンバＢＮ及びノートナンバＮＮを付加してオン時刻データ（図８（Ｅ）参照）としてＲＡＭ６４に記憶する。なお、同じブロック内で、オフからオンに変化した複数の第３鍵スイッチ４３がある場合には、このステップＳ２０８の処理により、前記複数の第３鍵スイッチ４３に対してオン時刻TM3on、ブロックナンバＢＮ及びノートナンバＮＮがそれぞれ記憶される。
【００６８】
また、前記ステップＳ２０４の処理によりオン・オフ状態を取込んだ第４鍵スイッチ群４３の中にオフからオンに変化した第４鍵スイッチ４４が現れると、ＣＰＵ６１は、ステップＳ２１０にて「Ｙｅｓ」と判定して、ステップＳ２１２に進む。ステップＳ２１２においては、ＣＰＵ６１は、オフからオンに変化した第４鍵スイッチ４４に関し、図６の時間カウントプログラムの実行により計時されている現在時刻ＣＴＭから前記第４鍵スイッチ４４と同一鍵のオン時刻TM3onを減算することにより、第３鍵スイッチ４３がオンしてから第４鍵スイッチ４４がオンするまでの経過時間を計算する。その後、図９（Ｂ）に示すＲＯＭ６３内に記憶されている鍵タッチ強さテーブルを参照することにより、前記計算した経過時間の増加に従って減少する鍵タッチ強さＫＴを導出する。そして、この導出した鍵タッチ強さＫＴに、前記オフからオンに変化した第４鍵スイッチ４４のブロックナンバＢＮ及びノートナンバＮＮを付加して、発音指示信号として図１のコンピュータ装置１８に出力する。
【００６９】
コンピュータ装置１８は、前記出力された鍵タッチ強さＫＴ，ブロックナンバＢＮ及びノートナンバＮＮを用いて、音源回路１６による楽音信号の生成を制御する。この場合、生成される楽音信号の音高はブロックナンバＢＮ及びノートナンバＮＮにより指定され、楽音信号の振幅、音色などは鍵タッチ強さＫＴにより制御される。音源回路１６にて生成された楽音信号は、ＤＳＰ１７及びサウンドシステム１９を介して楽音として放音される。なお、この場合、生成されかつ放音される楽音は、例えばピアノ音のような減衰音である。
【００７０】
前述のように、押鍵された鍵（白鍵３１ｗ及び黒鍵３１ｂ）は、その後離鍵される。この離鍵によれば、通常、前述した順にオンした第１乃至第４鍵スイッチ４１〜４４は、オン時とは逆の順番で順次オフする。この鍵の離鍵時の動作について次に説明する。この場合、離鍵された鍵に関する第３鍵スイッチ４３がオンからオフに変化すると、すなわち前記ステップＳ２０４の処理によりオン・オフ状態を取込んだ第３鍵スイッチ群４３の中にオンからオフに変化した第３鍵スイッチ４３が現れると、ＣＰＵ６１は、ステップＳ２１４にて「Ｙｅｓ」と判定して、ステップＳ２１６に進む。ステップＳ２１６においては、ＣＰＵ６１は、オンからオフに変化した第３鍵スイッチ４３のオン時刻データ（TM3on）をクリアする。これにより、前記ステップＳ２０８の処理により第３鍵スイッチ４３がオフからオンに変化した時点で記憶された第３鍵スイッチ４３のオン時刻データ（TM3on）がクリアされて初期状態に戻る。
【００７１】
また、離鍵された鍵に関する第２鍵スイッチ４２がオンからオフに変化すると、すなわち前記図４ＡのステップＳ１０４の処理によりオン・オフ状態を取込んだ第２鍵スイッチ群４２の中にオンからオフに変化した第２鍵スイッチ４２が現れると、ＣＰＵ６１は、図４ＢのステップＳ１２４にて「Ｙｅｓ」と判定して、ステップＳ１２６に進む。ステップＳ１２６においては、ＣＰＵ６１は、図６の時間カウントプログラムの実行によって計時されている現在時刻ＣＴＭをオンからオフに変化した第２鍵スイッチ４２のオフ時刻TM2offとし、この第２鍵スイッチ４２のブロックナンバＢＮ及びノートナンバＮＮを付加してオフ時刻データ（図８（Ｆ）参照）としてＲＡＭ６４に記憶する。なお、同じブロック内で、オンからオフに変化した複数の第２鍵スイッチ４２がある場合には、このステップＳ１２６の処理により、前記複数の第２鍵スイッチ４２に対して、オフ時刻TM2off、ブロックナンバＢＮ及びノートナンバＮＮがそれぞれ記憶される。
【００７２】
次に、ＣＰＵ６１は、ステップＳ１２８にて、オンからオフに変化した第２鍵スイッチ４２に係る鍵のマスク時間データ及びノミネート候補データをクリアする。これにより、前記ステップＳ１１４，Ｓ１１８の処理により第２鍵スイッチ４２がオフからオンに変化した時点で記憶された第２鍵スイッチ４２に係る鍵のマスク時間データ及びノミネート候補データがクリアされて初期状態に戻る。
【００７３】
前記ステップＳ１２８の処理後、ＣＰＵ６１は、ステップＳ１３０にて、オンからオフに変化した第２鍵スイッチ４２に係る鍵と同一ブロックの他のノミネート候補データがあるかを判定する。他のノミネート候補データがなければ、ＣＰＵ６１は、ステップＳ１３０にて「Ｎｏ」と判定して、ステップＳ１３２にてオンからオフに変化した第２鍵スイッチ４２に係る鍵の走査序列データをクリアする。これにより、前記ステップＳ１２２の処理により第２鍵スイッチ４２がオフからオンに変化した時点で記憶された第２鍵スイッチ４２に係る鍵の走査序列データがクリアされて初期状態に戻る。他のノミネート候補データがあれば、ＣＰＵ６１はステップＳ１３０にて「Ｙｅｓ」と判定して、ステップＳ１３４に進む。したがって、この場合には、他のノミネート候補データに関する走査序列データは残される。
【００７４】
さらに、離鍵された鍵に関する第１鍵スイッチ４１がオンからオフに変化すると、すなわち前記図４ＡのステップＳ１０４の処理によりオン・オフ状態を取込んだ第１鍵スイッチ群４１の中にオンからオフに変化した第１鍵スイッチ４１が現れると、ＣＰＵ６１は、図４ＣのステップＳ１３４にて「Ｙｅｓ」と判定して、ステップＳ１３６に進む。
【００７５】
ステップＳ１３６においては、ＣＰＵ６１は、オンからオフに変化した第１鍵スイッチ４４に関し、図６の時間カウントプログラムの実行により計時されている現在時刻ＣＴＭから前記第１鍵スイッチ４１と同一鍵のオフ時刻TM2offを減算することにより、第２鍵スイッチ４２がオフしてから第１鍵スイッチ４１がオフするまでの経過時間を計算する。その後、図９（Ｃ）に示すＲＯＭ６３内に記憶されているダンプ時間テーブルを参照することにより、前記計算した経過時間の増加に従って増加するダンプ時間ＤＰＴを導出する。そして、この導出したダンプ時間ＤＰＴに、前記オンからオフに変化した第１鍵スイッチ４１のブロックナンバＢＮ及びノートナンバＮＮを付加して、消音指示信号として図１のコンピュータ装置１８に出力する。
【００７６】
コンピュータ装置１８は、前記出力されたダンプ時間ＤＰＴ，ブロックナンバＢＮ及びノートナンバＮＮを用いて、音源回路１６と共働して、生成中の楽音信号を減衰制御して楽音信号の発生を終了させる。この場合、生成が終了される楽音信号の音高はブロックナンバＢＮ及びノートナンバＮＮにより指定され、楽音信号の減衰時間、減衰時の音色などはダンプ時間ＤＰＴにより制御される。これにより、サウンドシステム１９からの楽音の放音が終了する。
【００７７】
前記ステップＳ１３６の処理後、ＣＰＵ６１は、ステップＳ１３８にて、オンからオフに変化した第１鍵スイッチ４１に係る鍵のオン時刻データ（TM1on）をクリアする。これにより、前記ステップＳ１０８の処理により第１鍵スイッチ４１がオフからオンに変化した時点で記憶された第１鍵スイッチ４１のオン時刻データ（TM1on）がクリアされて初期状態に戻る。さらに、同ステップＳ１３８にて、オフからオンに変化した第１鍵スイッチ４１と同一鍵に係る第２鍵スイッチ４２のオフ時刻データ（TM2off）もクリアする。これにより、前記ステップＳ１２６の処理により第２鍵スイッチ４２がオンからオフに変化した時点で記憶された第２鍵スイッチ４２のオフ時刻データ（TM2off）もクリアされて初期状態に戻る。
【００７８】
上記のように動作する第１実施形態に係る電子鍵盤楽器においては、ステップＳ１０２〜Ｓ１２２，Ｓ１４０〜Ｓ１４６の処理により、第１及び第２鍵スイッチ群４１，４２が走査されて、いずれかの第２鍵スイッチ４２がオンするまでは、第３及び第４鍵スイッチ４３，４４を走査処理するための走査序列データが作成されない。そして、いずれかの第２鍵スイッチ４２がオンすると、走査序列データが作成される。その後、第３及び第４鍵スイッチ４３，４４は、ステップＳ２０２〜Ｓ２１２，Ｓ２１８，Ｓ２２０の処理により、この走査序列データを用いて、第２鍵スイッチ４２がオンされたブロックについてのみ走査処理される。これにより、走査処理される第３及び第４鍵スイッチ４３，４４の数を減らすことができ、鍵スイッチの数が多くても高速で的確に鍵スイッチの走査処理を行うことができる。特に、第３鍵スイッチ４３がオンしてから第４鍵スイッチ４４がオンするまでの時間は短く、この時間が発生される楽音信号の制御に利用されるので、この時間が的確に検出されて、発生される楽音信号が的確に制御されるようになる。
【００７９】
また、この場合、第２鍵スイッチ４２のオンから第３及び第４鍵スイッチ４３，４４がオンするまでの時間はある程度長く、この時間をマスク時間ＭＴＭとして第３及び第４鍵スイッチの走査処理の開始を遅らせるので、走査処理される第３及び第４鍵スイッチ４３，４４の数をより減らすことができる。また、このマスク時間ＭＴＭは、第１鍵スイッチ４１がオンしてから第２鍵スイッチ４２がオンするまでの時間が長くなるに従って大きくし、言い換えれば、鍵の押鍵速度が速くなるに従って短くするようにしたので、走査処理される第３及び第４鍵スイッチ４３，４４の数をより的確に減らすことができる。特に、第３鍵スイッチ４３と第４鍵スイッチ４４とのオンタイミングの時間間隔は、鍵タッチ強さＫＴを検出するために必要であり、前記走査処理される第３及び第４鍵スイッチ４３，４４の数を減らすことにより、鍵タッチ強さＫＴを精度よく検出できるようになる。
【００８０】
ｂ．第２実施形態
次に、本発明の第２実施形態について説明する。この第２実施形態に係る電子鍵盤楽器の全体構成及び鍵盤ＫＢの構成、並びに鍵検出回路ＫＤの電気回路構成は上記第１実施形態と同じであるので、その説明を省略する（図１乃至図３参照）。ただし、この第２実施形態においては、検出集積回路ＤＩＣ内のマイクロコンピュータ６０（ＣＰＵ６１）は、上記第１実施形態の図４Ａ乃至図４Ｃの第１検出プログラムに代えて図１０Ａ乃至図１０Ｃに示す第１検出プログラムを実行し、上記第１実施形態の図５Ａ及び図５Ｂの第２検出プログラムに代えて図１２Ａ及び図１２Ｂに示す第２検出プログラムを実行し、かつ上記第１実施形態の図６の時間カウントプログラムに代えて図１３に示す時間カウントプログラムを実行する。
【００８１】
次に、前記構成の第２実施形態に係る電子鍵盤楽器の動作について、前記第１検出プログラム、第２検出プログラム及び時間カウントプログラムを用いて説明する。この動作においても、多くの部分は上記第１実施形態の場合と同じであり、フローチャートにおいて、同一部分には同一符号を付して、その説明を簡略化する。そして、異なる部分についてのみ詳細に説明する。
【００８２】
この第２実施形態においても、タイマ６２からの指示により、図１０Ａ乃至図１０Ｃの第１検出プログラムが、第１所定時間ごとに実行される。そして、ステップＳ１０２，Ｓ１０４，Ｓ１４０〜Ｓ１４４の処理により、上記第1実施形態の場合と同様に、第１及び第２鍵スイッチ群４１，４２が走査されて、押鍵操作に伴う第１及び第２鍵スイッチ４１，４２のオフからオンへの変化が検出される。そして、第１鍵スイッチ群４１のいずれかの第１鍵スイッチ４１がオフからオンに変化した際には、ステップＳ１０６にて「Ｙｅｓ」と判定されて、ステップＳ１０８の処理により、前記第１鍵スイッチ４１に関するオン時刻データ（TM1on）（図８（Ａ）参照）がＲＡＭ６４に記憶される。また、第２鍵スイッチ群４２のいずれかの第２鍵スイッチ４２がオフからオンに変化した際には、ステップＳ１１０にて「Ｙｅｓ」と判定されて、ステップＳ１１２，Ｓ１１４の処理により、第２鍵スイッチ４２に係る鍵のオフ時刻データ（TM2off）（図８（Ｆ）参照）がクリアされるとともに、前記第２鍵スイッチ４２に関するマスク時間データ（ＭＴＭ）（図８（Ｂ）参照）がＲＡＭ６４に記憶される。なお、図７（Ａ）の鍵スイッチ走査データ及び図７（Ｃ）の鍵スイッチ状態データの利用に関しても、上記第1実施形態の場合と同じである。
【００８３】
しかし、この第２実施形態の場合、第２鍵スイッチ群４２のいずれかの第２鍵スイッチ４２がオフからオンに変化した際には、前記ステップＳ１１４の処理後、ＣＰＵ６１は、ステップＳ１５２の処理を実行する。このステップＳ１５２においては、ＣＰＵ６１は、前記ステップＳ１１４にて計算した経過時間（第１鍵スイッチ４１がオンしてから第２鍵スイッチ４２がオンするまでの時間）を用いて、図１５に示すＲＯＭ６３内に記憶されている鍵初動速度テーブルを参照することにより、前記計算した経過時間の増加に従って減少する鍵初動速度ＩＮＳＰ（０〜１２７）を導出する。そして、この導出した鍵初動速度ＩＮＳＰに、前記オフからオンに変化した第２鍵スイッチ４２のブロックナンバＢＮ及びノートナンバＮＮを付加して、鍵初動速度データ（図１４（Ａ）参照）としてＲＡＭ６４に記憶する。
【００８４】
そして、前記第２鍵スイッチ４２のオフからオンへの変化から前記設定したマスク時間ＭＴＭが経過すると、上記第１実施形態の場合と同様に、ＣＰＵ６１は、ステップＳ１１６にて「Ｙｅｓ」すなわちマスク時間ＭＴＭが初めて「０」になったマスク時間データがありと判定して、ステップＳ１１８にてマスク時間ＭＴＭが初めて「０」になったマスク時間データ中のブロックナンバＢＮ及びノートナンバＮＮをノミネート候補データとしてＲＡＭ６４に記憶する。ただし、この場合のノミネート候補データは、上記第１実施形態のノミネート候補データ（図８（Ｃ）参照）とは異なり、図１４（Ｂ）に示すように、ブロックナンバＢＮ及びノートナンバＮＮに加えて、後述する経過時間ＰＴＭ及び各種ポイントＰＴ１〜ＰＴ５，ＴＰＴ１（ＴＰＴ２）も含む。なお、各種ポイントＰＴ１〜ＰＴ５，ＴＰＴ１（ＴＰＴ２）は、第３及び第４鍵スイッチ群４３，４４の走査処理を行うための走査序列データへの鍵（ＢＮ，ＮＮ）の登録順の決定に利用されるものである。
【００８５】
前記ステップＳ１１８の処理後、ＣＰＵ６１は、ステップＳ１５４にて、新たにノミネート候補データとして記憶した鍵（ＢＮ，ＮＮ）に関し、鍵初動速度ポイントテーブルを参照することにより、前記ステップＳ１５２の処理で記憶した鍵初動速度ＩＮＳＰの増加に従って大きくなるポイントＰＴ１を計算し、各ノミネート候補データに追加する。鍵初動速度ポイントテーブルは、ＲＯＭ６３に記憶されており、図１６（Ａ）に示すように、例えば「０」〜「１２７」の鍵初動速度を複数領域に分けて、各領域ごとに鍵初動速度ＩＮＳＰの増加に従って大きくなるポイント値を規定している。これは、鍵初動速度ＩＮＳＰが速い鍵（ＢＮ，ＮＮ）ほど、走査序列データに早く登録されるようにするためである。
【００８６】
次に、ＣＰＵ６１は、ステップＳ１５６にて、新たにノミネート候補データとして記憶した鍵（ＢＮ，ＮＮ）に関し、優先音高ポイントテーブルを参照することにより、ブロックナンバＢＮ及びノートナンバＮＮを用いて、優先される音高ほど大きくなるポイントＰＴ２を計算し、ノミネート候補データに追加する。優先音高ポイントテーブルは、ＲＯＭ６３に記憶されており、図１６（Ｂ）に示すように、例えばＡ０〜Ｃ７までの音域を複数の音域に分けて、発音される頻度の高い音域ほど大きくなるポイント値ＰＴ２を規定している。これは、優先音高の鍵（ＢＮ，ＮＮ）が、走査序列データに早く登録されるようにするためである。
【００８７】
次に、ＣＰＵ６１は、ステップＳ１５８にて、新たにノミネート候補データとして記憶した鍵（ＢＮ，ＮＮ）に関し、ノミネート候補データ中の経過時間ＰＴＭを「０」に初期設定する。この経過時間ＰＴＭは、ノミネート候補データとして登録開始からの時間を計測するための変数である。そして、この経過時間ＰＴＭは、第２所定時間ごとに実行される図１３の時間カウントプログラムのステップＳ３０８にて、第２所定時間ごとにカウントアップされる。
【００８８】
前記ステップＳ１５８の処理後、ＣＰＵ６１は、ステップＳ１６０にて走査序列データ生成ルーチンを実行する。この走査序列データ生成ルーチンは図１１Ａ及び図１１Ｂに詳細に示されており、その実行がステップＳ４００にて開始される。この走査序列データ生成ルーチンの実行開始後、ＣＰＵ６１は、ステップＳ４０２にて走査序列データがあるかを判定する。この走査序列データは、上記第１実施形態の走査序列データ（図８（Ｄ）参照）のようにブロックナンバＢＮからなるデータであるが、この第２実施形態においては、ＲＡＭ６４内に記憶されるブロックナンバＢＮの最大数は所定数に制限されている（図１４（Ｃ）参照）。このブロックナンバＢＮの最大数は、例えば「５」である。
【００８９】
走査序列データがあれば、ＣＰＵ６１は、ステップＳ４０２にて「Ｙｅｓ」と判定して、ステップＳ４２４にてこの走査序列データ生成ルーチンの実行を終了する。また、走査序列データがなければ、ＣＰＵ６１は、ステップＳ４０２にて「Ｎｏ」と判定して、ステップＳ４０４に進む。ステップＳ４０４においては、ＣＰＵ６１は、ノミネート候補データがあるかを判定する。ノミネート候補データがなければ、ＣＰＵ６１は、ステップＳ４０４にて「Ｎｏ」と判定して、ステップＳ４２４にてこの走査序列データ生成ルーチンの実行を終了する。一方、前述した図１０ＢのステップＳ１１８の処理によってノミネート候補データがＲＡＭ６４に記憶されていれば、ＣＰＵ６１は、ステップＳ４０４にて「Ｙｅｓ」と判定して、ステップＳ４０６以降の処理を実行する。
【００９０】
ステップＳ４０６においては、ＣＰＵ６１は、経過時間ポイントテーブルを参照することにより、各ノミネート候補データ中の経過時間ＰＴＭが大きくなるに従って大きくなるポイントＰＴ３を計算し、各ノミネート候補データに追加する。経過時間ポイントテーブルは、ＲＯＭ６３に記憶されており、図１６（Ｃ）に示すように、経過時間ＰＴＭを複数の領域に分けて、経過時間ＰＴＭが大きくなるほど大きくなるポイント値ＰＴ３を規定している。これは、経過時間ＰＴＭが大きな鍵（ＢＮ，ＮＮ）ほど、走査序列データに早く登録されるようにするためである。ただし、経過時間ＰＴＭが極めて大きな場合（例えば、経過時間ＰＴＭが２５６μｓｅｃを越える場合）には、ポイント値ＰＴ３は「０」である。これは、経過時間ＰＴＭが実際にはあり得ないほど大きい場合には、経過時間ＰＴＭの計測に異常が発生している可能性があるためである。なお、前述のように、経過時間ＰＴＭは、ノミネート候補データが登録された時点で「０」に初期設定され、その後に図１３のステップＳ３０８の処理によりカウントアップされる値を示す。
【００９１】
次に、ＣＰＵ６１は、ステップＳ４０８にて、オンポイントテーブルを参照することにより、各ノミネート候補データ中の鍵（ＢＮ，ＮＮ）に係る第３鍵スイッチ４３のオン・オフ状態に応じてポイントＰＴ４を決定し、各ノミネート候補データに追加する。この場合、第３鍵スイッチ４３のオン・オフ状態は、鍵スイッチ状態データ（図７（Ｃ）参照）から分かる。オンポイントテーブルは、ＲＯＭ６３に記憶されており、図１６（Ｄ）に示すように、第３鍵スイッチ４３のオフ状態に対しては小さなポイント値（例えば、「０」）を規定し、第３鍵スイッチ４３のオン状態に対しては大きなポイント値（例えば、「１２８」）を規定している。これは、第３鍵スイッチ４３がオンしている鍵（ＢＮ，ＮＮ）が、第３鍵スイッチ４３がオフしている鍵（ＢＮ，ＮＮ）よりも、走査序列データに早く登録されるようにするためである。
【００９２】
次に、ＣＰＵ６１は、ステップＳ４１０にて、各ノミネート候補データ中のポイントＰＴ１、ＰＴ２，ＰＴ３，ＰＴ４を合算したポイント合算値ＴＰＴ１を計算し、各ノミネート候補データに追加する。また、ＣＰＵ６１は、ステップＳ４１２にて、ノミネート候補データ中の同一のブロックナンバＢＮがある場合には、同一のブロックナンバＢＮのポイント合算値ＴＰＴ１の重複合算値ＴＰＴ２を計算し、該当するノミネート候補データに重複合算値ＴＰＴ２を追加する。これは、同一ブロック内に複数のノミネート候補データが存在する場合には、第３及び第４鍵スイッチ群４３，４４の走査処理を早めに行うことが効率的であるからである。
【００９３】
前記ステップＳ４１２の処理後、ＣＰＵ６１は、ステップＳ４１４にて、ノミネート候補データ中に持ち越しポイントＰＴ５が所定値（例えば、「１００」）以上であるノミネート候補データがあるかを判定する。この持ち越しポイントＰＴ５は、ノミネート候補データとしては存在するが、走査序列データに登録されなかった場合に、登録されなかったノミネート候補データの優先順位を上げるためのポイントである。前記所定値以上の持ち越しポイントＰＴ５を有するノミネート候補データがあれば、ＣＰＵ６１は、ステップＳ４１４にて「Ｙｅｓ」と判定して、ステップＳ４１６にて、該当するノミネート候補データ中のブロックナンバＢＮを走査序列データとして先頭から順に記憶する。前記所定値以上の持ち越しポイントＰＴ５を有するノミネート候補データがなければ、ＣＰＵ６１は、ステップＳ４１４にて「Ｎｏ」と判定し、図１１ＢのステップＳ４１８に進む。
【００９４】
ステップＳ４１８においては、ＣＰＵ６１は、ポイント合算値ＴＰＴ１が大きい方から順に所定数だけノミネート候補データ中のブロックナンバＢＮを走査序列データとしてＲＡＭ６４に記憶する。なお、重複合算値ＴＰＴ２が存在する場合には、重複合算値ＴＰＴ２に合算されたポイント合算値ＴＰＴ１は除外され、除外されなかったポイント合算値ＴＰＴ１に重複合算値ＴＰＴ２も含めて、大きい順に所定数だけのノミネート候補データ中のブロックナンバＢＮが走査序列データとして記憶される。ただし、重複合算値ＴＰＴ２に関する走査序列データの記憶においては、合算されたポイント合算値ＴＰＴ１を有する２つ以上のノミネート候補データの同一のブロックナンバＢＮが重複して走査序列データとして登録されることはなく、１つのブロックナンバＢＮのみが走査序列データとして登録される。
【００９５】
また、前記ステップＳ４１６の処理により、持ち越しポイントＰＴ５が所定値以上であるノミネート候補データ中のブロックナンバＢＮが走査序列データとして先頭から順に記憶された場合には、前記ステップＳ４１８の処理においては、前記ステップＳ４１６で記憶された走査序列データの次から該当するノミネート候補データ中のブロックナンバＢＮが記憶される。なお、この場合に走査序列データとして記憶されるブロックナンバＢＮの前記所定数は、前記ステップＳ４１６，Ｓ４１８の両処理により記憶されるブロックナンバＢＮの合計数である。また、ノミネート候補データの数が所定数未満の場合には、全てのノミネート候補データ中のブロックナンバＢＮが走査序列データとして登録される。
【００９６】
前記ステップＳ４１８の処理後、ＣＰＵ６１は、ステップＳ４１８にて、走査序列データとして記憶されなかったブロックナンバＢＮを有するノミネート候補データの持ち越しポイントＰＴ５に所定値（例えば、「２０」）を加算して、前記ノミネート候補データの持ち越しポイントＰＴ５を変更する。次に、ＣＰＵ６１は、ステップＳ４２２にて、走査序列データとして記憶されたブロックナンバＢＮを有するノミネート候補データの持ち越しポイントＰＴ５を「０」にクリアして、ステップＳ４２４にてこの走査序列データ生成ルーチンの実行を終了する。
【００９７】
このようにして走査序列データがＲＡＭ６４内に記憶されると、タイマ６２から指示により図１２ＡのステップＳ２００にて第２検出プログラムが実行開始された際には、ＣＰＵ６１は、ステップＳ２０２にて「Ｙｅｓ」と判定して、ステップＳ２０４〜Ｓ２２０の処理を実行する。なお、走査序列データがＲＡＭ６４内に記憶されていない状態では、ＣＰＵ６１は、ステップＳ２０２にて「Ｎｏ」と判定して、実質的の処理を実行することなく、ステップＳ２２２にて第２検出プログラムの実行を終了する。
【００９８】
そして、この第２実施形態においても、タイマ６２からの指示により、図１２Ａ及び図１２Ｂの第２検出プログラムが、第１所定時間ごとに実行される。そして、ステップＳ２０４，Ｓ２２０の処理により、上記第1実施形態の場合と同様に、第３及び第４鍵スイッチ群４３，４４が走査されて、押鍵操作に伴う第３及び第４鍵スイッチ群４３，４４のオフからオンへの変化及び離鍵操作に伴う第３鍵スイッチ群のオンからオフへの変化が検出される。第３鍵スイッチ群４３のいずれかの第３鍵スイッチ４３がオフからオンに変化した際には、ステップＳ２０６にて「Ｙｅｓ」と判定されて、ステップＳ２０８の処理により、前記第３鍵スイッチ４３に関するオン時刻データ（TM３on）（図８（Ｅ）参照）がＲＡＭ６４に記憶される。また、第４鍵スイッチ群４４のいずれかの第４鍵スイッチ４４がオフからオンに変化した際には、ステップＳ２１０にて「Ｙｅｓ」と判定されて、ステップＳ２１２の処理により、オンに変化した第４鍵スイッチ４４に対応した音高であって、鍵タッチ強さＫＴに応じた楽音信号の発生が制御される。また、第３鍵スイッチ４３がオンからオフに変化した際には、ステップＳ２１４にて「Ｙｅｓ」と判定されて、ステップＳ２１６の処理により、前記第３鍵スイッチ４３に関するオン時刻データ（TM３on）がクリアされる。
【００９９】
しかし、前記ステップＳ２１４又はステップＳ２１６の処理後のステップＳ２１８’においては、ＣＰＵ６１は、走査序列データ中の先頭のブロックナンバＢＮをクリアし、他のブロックナンバＢＮを順次繰り上げる。これにより、上記第１実施形態の場合と異なり、走査序列データの数が各ブロックナンバＢＮの走査処理毎に１つずつ減少していき、最終的には「０」になる。前述したように、図１１Ａ及び図１１Ｂの走査序列データ生成ルーチンにおいては、走査序列データがある場合には、ステップＳ４０２の判定処理により、ステップＳ４０４以降の走査序列データの生成処理が実行されない。したがって、この第２実施形態では、ノミネート候補データに優先順位が付けられて所定数以下の走査序列データが生成されると、生成された走査序列データがなくなるまでは、新たな走査序列データは生成されない。そして、生成された走査序列データがなくなると、ふたたび所定数以下の新たな走査序列データが生成され、この新たな走査序列データを用いて第３及び第４鍵スイッチ群４３，４４の走査処理が優先順位に従って順次なされる。この点で、第２実施形態は上記第１実施形態とは大きく異なる。
【０１００】
また、この第２実施形態においても、ステップＳ１０２，Ｓ１４０〜Ｓ１４４の処理により、上記第1実施形態の場合と同様に、第１及び第２鍵スイッチ群４１，４２が走査されて、離鍵操作に伴う第１及び第２鍵スイッチ４１，４２のオンからオフへの変化が検出される。第２鍵スイッチ群４２のいずれかの第２鍵スイッチ４２がオンからオフに変化した際には、ステップＳ１２４にて「Ｙｅｓ」と判定されて、ステップＳ１２６の処理により、前記第２鍵スイッチ４２に関するオフ時刻データ（TM2off）（図８（Ｆ）参照）がＲＡＭ６４に記憶される。また、ステップＳ１２８’の処理により、前記オフした第２鍵スイッチ４２に係る鍵のマスク時間データ（ＭＴＭ）（図８（Ｂ）参照）及びノミネート候補データ（図１４（Ｂ）参照）がクリアされるとともに、前記第２鍵スイッチ４２に係る鍵の鍵初動速度データ（ＩＮＳＰ）（図１４（Ａ）参照）もクリアされる。
【０１０１】
また、第１鍵スイッチ群４１のいずれかの第１鍵スイッチ４１がオンからオフに変化した際には、ステップＳ１３４にて「Ｙｅｓ」と判定されて、ステップＳ１３６の処理により、オフした第１鍵スイッチ４１に対応した楽音信号の発生が停止制御される。そして、ステップＳ１３６の処理後、ステップＳ１３８の処理により、前記オフした第１鍵スイッチ４１のオン時刻データ（TM1on）（図８（Ａ）参照）と、前記オフした第１鍵スイッチ４１と同一鍵に係る第２鍵スイッチ４２のオフ時刻データ（TM2off）（図８（Ｆ）参照）とがクリアされる。
【０１０２】
上記のように動作する第２実施形態に係る電子鍵盤楽器においても、上記第１実施形態の場合と同様に、第２鍵スイッチ４２がオンするまでは、第３及び第４鍵スイッチ４３，４４を走査処理するための走査序列データが作成されないようにするとともに、押鍵速度に応じたマスク時間ＭＴＭを設けるようにしたので、上記第１実施形態による効果はこの第２実施形態に係る電子鍵盤楽器においても期待される。
【０１０３】
また、この第２実施形態に係る電子鍵盤楽器においては、走査序列データを生成する際には、ステップＳ１５２〜Ｓ１６０（Ｓ４０６〜Ｓ４２２）の処理により、ノミネート候補データに優先順位を付けて、走査序列データの登録数を所定数以下に制限するようにして、第３及び第４鍵スイッチ４３，４４の走査処理を実行するようにした。したがって、走査処理される第３及び第４鍵スイッチ４３，４４の数をより減少させることができ、第３及び第４鍵スイッチ４３，４４の走査をより的確に行えるようになる。この場合、優先ポイントとして、鍵初動速度ＩＮＳＰ、優先音高、ノミネート候補データの経過時間ＰＴＭ及び第３鍵スイッチ４３のオン・オフ状態を採用し、各優先ポイントを合算したポイント合算値ＴＰＴ１を計算して、ポイント合算値ＴＰＴ１を基づいて走査序列データの登録順を決定したので、重要な第３及び第４鍵スイッチ４３，４４に関する走査処理を優先させることができ、第３及び第４鍵スイッチ４３，４４はより的確に走査されることになる。
【０１０４】
また、同一ブロック内に走査すべき複数の第３及び第４鍵スイッチ４３，４４が存在する場合には、複数のノミネート候補データに関するポイント合算値ＴＰＴ１を合算して、この重複合算値ＴＰＴ２を他のポイント合算値ＴＰＴ１と比較して、ノミネート候補データの走査序列データへの登録順を決定するようにしたので、同一ブロック内の第３及び第４鍵スイッチ４３，４４が効率的に走査処理される。さらに、ノミネート候補データが走査序列データに登録されなかった場合には、ノミネート候補データに持ち越しポイントＰＴ５を付与し、この持ち越しポイントＰＴ５も考慮してノミネート候補データの走査序列データへの登録順を決定するようにしたので、一つのノミネート候補データがいつまでも走査処理されないことを避けることができる。
【０１０５】
ｃ．その他の変形例
なお、本発明に係る操作子の操作検出装置は、上記第１及び第２実施形態に限定されるものではなく、適宜変更して実施することが可能である。
【０１０６】
上記第１及び第２実施形態においては、マスク時間ＭＴＭ、鍵初動速度ＩＮＳＰ及びダンプ時間ＤＰＴを設定（又は検出）するために、第１及び第２鍵スイッチ群４１，４２を設けるようにした。しかし、マスク時間ＭＴＭ、鍵初動速度ＩＮＳＰ及びダンプ時間ＤＰＴを設定（又は検出）する必要がなければ、第１鍵スイッチ群４１及び第２鍵スイッチ群４２の一方を省略して、第１及び第２鍵スイッチ群４１，４２に代えて一組の鍵スイッチ群を設けるようにしてもよい。この場合、前記一組の鍵スイッチ群がオフからオンに変化した時点でノミネート候補データを作成し、前記時点から所定時間（すなわち、一定のマスク時間ＭＴＭ）後にノミネート候補データに基づく走査序列データを作成し、また鍵初動速度ＩＮＳＰに対応したポイントＰＴ１を省略するようにすればよい。また、前記一組の鍵スイッチ群がオンからオフに変化した時点で、楽音を一定のダンプ時間で減衰させるようにすればよい。そして、この場合には、前記一組の鍵スイッチ群だけが、本発明の第１グループに属する検出器に相当する。
【０１０７】
また、上記第１及び第２実施形態においては、鍵タッチ強さＫＴを検出するために、第３及び第４鍵スイッチ群４３，４４を設けるようにした。しかし、鍵タッチ強さＫＴを検出する必要がなければ、第３鍵スイッチ群４３及び第４鍵スイッチ群４４の一方を省略して、第３及び第４鍵スイッチ群４３，４４に代えて、一組の鍵スイッチ群を設けるようにしてもよい。この場合、前記一組の鍵スイッチ群がオフからオンに変化した時点で、楽音を所定の音色、音量で発生させ始めるようにすればよい。そして、この場合には、前記一組の鍵スイッチ群だけが、本発明の第２グループに属する検出器に相当する。さらに、この変形例と、前記第１及び第２鍵スイッチ群４１，４２に代えて一組の鍵スイッチ群を設ける前述した変形例とを組み合わせれば、二組の鍵スイッチ群が、本発明の第１及び第２グループに属する検出器にそれぞれ相当することになる。
【０１０８】
また、上記第１及び第２実施形態における第１及び第２鍵スイッチ群４１，４２を省略して、第３及び第４鍵スイッチ群４３，４４のみを設けるようにしてもよい。この場合、第３鍵スイッチ群４３がオフからオンに変化した時点でノミネート候補データを作成し、前記時点から所定時間（すなわち、一定のマスク時間ＭＴＭ）後にノミネート候補データに基づく走査序列データを作成するようにすればよい。なお、この場合には、第３鍵スイッチ群４３がオンしてから第４鍵スイッチ群４４がオンするまでの時間は短いので、前記所定時間（すなわちマスク時間ＭＴＭ）を「０」に設定するとよい。また、この場合には、第３鍵スイッチ群４３がオンからオフに変化した時点又は前記時点から所定時間後に、楽音を一定のダンプ時間で減衰させるようにする。そして、この場合には、第３鍵スイッチ群４３が本発明の第１グループに属する検出器に相当し、第４鍵スイッチ群４４が本発明の第２グループに属する検出器に相当する。
【０１０９】
また、上記第１及び第２実施形態においては、白鍵３１ｗ及び黒鍵３１ｂにより直接的に第１乃至第４鍵スイッチ群４１〜４４をオン・オフ動作させるようにした。しかし、これに代えて、ハンマー、搖動レバーなどのように白鍵３１ｗ及び黒鍵３１ｂに連動する連動部材を設けて、第１乃至第４鍵スイッチ群４１〜４４に対応した第１乃至第４スイッチ群を前記連動部材に対向させて配置し、白鍵３１ｗ及び黒鍵３１ｂの押離鍵操作時に、前記第１乃至第４スイッチ群が前記連動部材により駆動されてオン・オフ動作するようにしてもよい。
【０１１０】
また、上記第１及び第２実施形態においては、第１乃至第４鍵スイッチ群４１〜４４は弾性部材により形成されたドーム部を有するようにした。しかし、第１乃至第４鍵スイッチ群４１〜４４は白鍵３１ｗ及び黒鍵３１ｂの押離鍵操作時に時間間隔をもってオン・オフ動作すればよく、第１乃至第４鍵スイッチ群４１〜４４を、上記第１及び第２実施形態とは異なる形状及び材料を採用したスイッチで構成してもよい。また、第１乃至第４鍵スイッチ群４１〜４４の全部又は一部に代えて、白鍵３１ｗ及び黒鍵３１ｂの押離鍵操作に関連した物理量を検出できるものであれば、種々のセンサを本発明の検出器として用いることもできる。例えば、押離鍵操作に関係して白鍵３１ｗ（及び黒鍵３１ｂ）又は前記連動部材の位置を検出する位置センサ、白鍵３１ｗ（及び黒鍵３１ｂ）又は前記連動部材の押圧力を検出する圧力センサなどの各種検出器を用いることもできる。
【０１１１】
例えば、具体的には、第１グループに属する複数の検出器として白鍵３１ｗ（及び黒鍵３１ｂ）の押離鍵によりオン・オフする鍵スイッチを用いるとともに、第２グループに属する複数の検出器として前記鍵スイッチのオン後に白鍵３１ｗ（黒鍵３１ｂ）による押鍵圧力である鍵タッチ強さを検出する圧力センサを用いる。そして、この場合には、白鍵３１ｗ（及び黒鍵３１ｂ）の押離鍵時に、圧力センサによる鍵タッチ強さに応じて楽音信号の音色、音量等の楽音要素を制御し、鍵スイッチのオフの検出により楽音信号の生成停止を制御するようにする。
【０１１２】
また、上記第１及び第２実施形態においては、１オクターブ内のＡ音〜Ｄ音及びＤ＃音〜Ｇ＃音からなる６音をそれぞれ１ブロックとするようにした。しかし、このブロック分けに関しては、種々の変更が可能である。たとえば、音名に関係なく、低音側から所定数ずつ（例えば、１０音ずつ）の鍵スイッチ４１〜４４を第１グループ、第２グループなどにグループ分けするようにしてもよい。また、異なるオクターブに属し、同一音名に対応する第１乃至第４鍵スイッチ４１〜４４ごとにグループ分けするようにしてもよい。すなわち、Ａ音、Ｄ音・・Ｇ＃音ごとに複数のオクターブに渡ってグループ分けしてもよい。  
【０１１３】
また、上記第１及び第２実施形態においては、鍵スイッチ群４１〜４４をブロックBL1〜BL15ごとにブロック線BL1-1〜BL1-15，BL2-1〜BL2-15にそれぞれ接続し、各ブロックBL1〜BL14内の６つ（又は４つ）の鍵スイッチ４１〜４４を、それぞれノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46に接続するとともに、抵抗群５２，５４，５６，５８を介して正電圧源＋Ｖに接続した。そして、ブロック線BL1-1〜BL1-15，BL2-1〜BL2-15をブロックBL1〜BL15ごとにデコーダ７１，７２及びスイッチング回路７３，７４により順次接地して、鍵スイッチ４１〜４４がオンした時点でノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46が接地電位となることにより、鍵スイッチ群４１〜４４のオン・オフ動作を検出するようにした。しかし、これに代えて、各ブロックBL1〜BL14内の６つ（又は４つ）の鍵スイッチ４１〜４４及びノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46を抵抗群５２，５４，５６，５８を介して接地し、かつブロック線BL1-1〜BL1-15，BL2-1〜BL2-15に対してブロックBL1〜BL15ごとにデコーダ７１，７２及びスイッチング回路７３，７４により順次正電圧を印加するようにしてもよい。なお、この場合には、ダイオード群５１，５３，５５，５７の向きを上記第1及び第2実施形態の場合の逆向きに接続する必要がある。これによれば、鍵スイッチ４１〜４４がオンすると、ノート線NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46が接地電位から正電圧に変化し、これにより鍵スイッチ群４１〜４４のオン・オフ動作が検出される。また、鍵スイッチ群４１〜４４とダイオード群５１，５３，５５，５７との直列接続の順番を逆にしてもよい。
【０１１４】
さらに、上記第１及び第２実施形態においては、本発明に係る操作子の操作検出装置を８８個の白鍵３１ｗ及び黒鍵３１ｂを有する電子鍵盤楽器における押離鍵操作の検出に適用した例を示した。しかし、本発明に係る操作子の操作検出装置は、８８個以外の鍵数を有する電子鍵盤楽器に適用することも可能であり、また鍵盤を有さない他の電子楽器における操作子の操作の検出にも適用され得る。さらには、電子楽器以外の他の装置の操作子の動作を検出する場合にも適用できる。この場合も、操作子の数が多数であって、１つの操作子の操作状態を複数の箇所で検出するものであれば、本発明の係る操作子の操作検出装置は有効に作用する。
【符号の説明】
【０１１５】
ＫＢ…鍵盤、ＫＤ…鍵検出回路、１６…音源回路、１８…コンピュータ装置、３１ｗ…白鍵、３１ｂ…黒鍵、３２…鍵フレーム、３５…スプリング、３８…電気回路基板、ＤＩＣ…検出集積回路、４１-４４…鍵スイッチ群、５１，５３，５５，５７…ダイオード群、５２，５４，５６，５８…抵抗群、６０…マイクロコンピュータ、６１…ＣＰＵ、６２…タイマ、７０…出力インターフェース回路、７１，７２…デコーダ、７３，７４…スイッチング回路、８０…入力インターフェース回路、BL1-1〜BL1-15，BL2-1〜BL2-15…ブロック線、NT11〜NT16，NT21〜NT26，NT31〜NT36，NT41〜NT46…ノート線、BL1-BL15…ブロック、ＢＮ…ブロックナンバ、ＮＮ…ノートナンバ、ＣＴＭ…現在時刻、ＤＰＴ…ダンプ時間、ＩＮＳＰ…鍵初動速度、ＭＴＭ…マスク時間、ＰＴＭ…経過時間、ＴＰ１〜ＴＰ５…ポイント、ＴＰＴ１…ポイント合算値、ＴＰＴ２…重複ポイント
【図１】
2016057374.tif 000003
【図２】
2016057374.tif 000004
【図３】
2016057374.tif 000005
【図４Ａ】
2016057374.tif 000006
【図４Ｂ】
2016057374.tif 000007
【図４Ｃ】
2016057374.tif 000008
【図５Ａ】
2016057374.tif 000009
【図５Ｂ】
2016057374.tif 000010
【図６】
2016057374.tif 000011
【図７】
2016057374.tif 000012
【図８】
2016057374.tif 000013
【図９】
2016057374.tif 000014
【図１０Ａ】
2016057374.tif 000015
【図１０Ｂ】
2016057374.tif 000016
【図１０Ｃ】
2016057374.tif 000017
【図１１Ａ】
2016057374.tif 000018
【図１１Ｂ】
2016057374.tif 000019
【図１２Ａ】
2016057374.tif 000020
【図１２Ｂ】
2016057374.tif 000021
【図１３】
2016057374.tif 000022
【図１４】
2016057374.tif 000023
【図１５】
2016057374.tif 000024
【図１６】
2016057374.tif 000025