(57)【要約】      （修正有）【課題】暗電流を抑制しつつ、固定電荷膜が剥がれるのを抑制することができる固体撮像装置を提供する。【解決手段】複数のフォトダイオード１２２が形成された半導体基板１２１と、半導体基板１２１において、隣接する光電変換素子の間に素子分離部１２７を形成するために、光入射側から深さ方向に形成された溝部１２１Ａと、半導体基板の光入射側の平面部の表面を被覆するように形成された第１固定電荷膜１２３Ａと、半導体基板１２１に形成された溝部１２１Ａの内壁面を被覆するように形成された第２固定電荷膜１２３Ｂとを備える。【選択図】図２
2016100347.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子が形成された半導体基板と、
前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成された溝部と、
前記半導体基板の光入射側の平面部の表面を被覆するように形成された第１の固定電荷膜と、
前記半導体基板に形成された前記溝部の内壁面を被覆するように形成された第２の固定電荷膜と
を備える固体撮像装置。
【請求項２】
前記第１の固定電荷膜は、第１の負の固定電荷膜であり、
前記第２の固定電荷膜は、前記第１の負の固定電荷膜と異なる第２の負の固定電荷膜である
請求項１に記載の固体撮像装置。
【請求項３】
前記半導体基板に形成された前記溝部の内壁面において、その内周面の大部分は前記第２の負の固定電荷膜により被覆され、その内周面の残りの部分は前記第１の負の固定電荷膜により被覆されている
請求項２に記載の固体撮像装置。
【請求項４】
前記半導体基板の光入射側の平面部において、その平面部の表面の大部分は前記第１の負の固定電荷膜により被覆され、その平面部の表面の残りの部分は前記第２の負の固定電荷膜により被覆されている
請求項２に記載の固体撮像装置。
【請求項５】
前記第１の負の固定電荷膜は、前記半導体基板に前記溝部を形成するためのエッチングにより受ける前記平面部のダメージ量に応じた負の固定電荷膜であり、
前記第２の負の固定電荷膜は、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた負の固定電荷膜である
請求項２に記載の固体撮像装置。
【請求項６】
前記半導体基板に形成された前記溝部には、遮光膜が形成されている
請求項１に記載の固体撮像装置。
【請求項７】
前記遮光膜は、アルミニウム（Al）又はタングステン（W）により構成される
請求項６に記載の固体撮像装置。
【請求項８】
前記固体撮像装置は、裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサであって、
前記半導体基板の裏面側には、集光層が形成され、
前記半導体基板の表面側には、配線層が形成される
請求項１に記載の固体撮像装置。
【請求項９】
複数の光電変換素子が形成される半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に溝部を、エッチングにより形成し、
前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜を形成し、
前記半導体基板の光入射側の平面部の表面を被覆するように、前記エッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜を形成する
ステップを含む製造方法。
【請求項１０】
複数の光電変換素子が形成される半導体基板の光入射側の平面部の表面を被覆するように、前記半導体基板に溝部を形成するためのエッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜を形成し、
前記第１の固定電荷膜が被覆された前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に前記溝部を、前記エッチングにより形成し、
前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜を形成する
ステップを含む製造方法。
【請求項１１】
複数の光電変換素子が形成された半導体基板と、
前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成された溝部と、
前記半導体基板の光入射側の平面部の表面を被覆するように形成された第１の固定電荷膜と、
前記半導体基板に形成された前記溝部の内壁面を被覆するように形成された第２の固定電荷膜と
を有する固体撮像装置を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置及びその製造方法、並びに電子機器に関し、特に、暗電流を抑制しつつ、固定電荷膜が剥がれるのを抑制することができるようにした固体撮像装置及びその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、半導体基板上の配線層が形成される側とは反対側から光を照射する、裏面照射型の固体撮像装置が提案されている（例えば、特許文献１参照）。特許文献１に開示されている固体撮像装置では、半導体基板に形成された隣接する画素の境界に、それらの画素を電気的に分離するための素子分離部が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９１００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、固体撮像装置において、素子分離部を形成するための溝部は、一般的にドライエッチングによって形成されるが、ドライエッチングによって処理された半導体基板の表面（特に溝部の内周面及び底面）には、結晶欠陥やダングリングボンド等による界面準位が増加し、暗電流が発生しやすくなる。
【０００５】
そのため、この暗電流の悪化や発生を抑制するために、半導体基板の平面部の表面と、溝部の内周面及び底面に、負の固定電荷膜を形成する手法が知られているが、半導体基板上で、固定電荷膜が剥がれてしまうという現象が発生していた。
【０００６】
本技術はこのような状況に鑑みてなされたものであり、固体撮像装置において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の第１の側面の固体撮像装置は、複数の光電変換素子が形成された半導体基板と、前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成された溝部と、前記半導体基板の光入射側の平面部の表面を被覆するように形成された第１の固定電荷膜と、前記半導体基板に形成された前記溝部の内壁面を被覆するように形成された第２の固定電荷膜とを備える固体撮像装置である。
【０００８】
本技術の第１の側面の固体撮像装置においては、複数の光電変換素子が、半導体基板に形成され、溝部が、前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成され、第１の固定電荷膜が、前記半導体基板の光入射側の平面部の表面を被覆するように形成され、第２の固定電荷膜が、前記半導体基板に形成された前記溝部の内壁面を被覆するように形成される。
【０００９】
本技術の第２の側面の製造方法は、複数の光電変換素子が形成される半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に溝部を、エッチングにより形成し、前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜を形成し、前記半導体基板の光入射側の平面部の表面を被覆するように、前記エッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜を形成するステップを含む製造方法である。
【００１０】
本技術の第２の側面の製造方法においては、複数の光電変換素子が形成される半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に溝部が、エッチングにより形成され、前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜が形成され、前記半導体基板の光入射側の平面部の表面を被覆するように、前記エッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜が形成される。
【００１１】
本技術の第３の側面の製造方法は、複数の光電変換素子が形成される半導体基板の光入射側の平面部の表面を被覆するように、前記半導体基板に溝部を形成するためのエッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜を形成し、前記第１の固定電荷膜が被覆された前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に前記溝部を、前記エッチングにより形成し、前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜を形成するステップを含む製造方法である。
【００１２】
本技術の第３の側面の製造方法においては、複数の光電変換素子が形成される半導体基板の光入射側の平面部の表面を被覆するように、前記半導体基板に溝部を形成するためのエッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜が形成され、前記第１の固定電荷膜が被覆された前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に前記溝部が、前記エッチングにより形成され、前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜が形成される。
【００１３】
本技術の第４の側面の電子機器は、複数の光電変換素子が形成された半導体基板と、前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成された溝部と、前記半導体基板の光入射側の平面部の表面を被覆するように形成された第１の固定電荷膜と、前記半導体基板に形成された前記溝部の内壁面を被覆するように形成された第２の固定電荷膜とを有する固体撮像装置を備える電子機器。
【００１４】
本技術の第４の側面の電子機器が備える固体撮像装置においては、複数の光電変換素子が、半導体基板に形成され、溝部が、前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成され、第１の固定電荷膜が、前記半導体基板の光入射側の平面部の表面を被覆するように形成され、第２の固定電荷膜が、前記半導体基板に形成された前記溝部の内壁面を被覆するように形成される。
【発明の効果】
【００１５】
本技術の第１の側面乃至第４の側面によれば、暗電流を抑制しつつ、固定電荷膜が剥がれるのを抑制することができる
【００１６】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１７】
【図１】固体撮像装置の構成例を示す図である。
【図２】固体撮像装置の一部分を拡大して示した断面図である。
【図３】第１素子分離部の周辺の断面構造を示す図である。
【図４】第２素子分離部の周辺の断面構造を示す図である。
【図５】第１の製造工程の流れを示す図である。
【図６】第１の製造工程における各工程を模式的に示した図である。
【図７】第３素子分離部の周辺の断面構造を示す図である。
【図８】第４素子分離部の周辺の断面構造を示す図である。
【図９】第５素子分離部の周辺の断面構造を示す図である。
【図１０】第２の製造工程の流れを示す図である。
【図１１】第２の製造工程における各工程を模式的に示した図である。
【図１２】第６素子分離部の周辺の断面構造を示す図である。
【図１３】第７素子分離部の周辺の断面構造を示す図である。
【図１４】第８素子分離部の周辺の断面構造を示す図である。
【図１５】固体撮像装置を有する電子機器の構成例を示す図である。
【図１６】固体撮像装置の使用例を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
【００１９】
１．第１の実施の形態（固体撮像装置）
２．第２の実施の形態（固体撮像装置）
３．変形例
４．電子機器の構成
５．固体撮像装置の使用例
【００２０】
＜１．第１の実施の形態＞
【００２１】
（固体撮像装置の構成）
図１は、固体撮像装置の構成例を示す図である。
【００２２】
図１の固体撮像装置１０は、例えば、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等のイメージセンサである。固体撮像装置１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【００２３】
図１において、固体撮像装置１０は、画素アレイ部２１、垂直駆動回路２２、カラム信号処理回路２３、水平駆動回路２４、出力回路２５、制御回路２６、及び、入出力端子２７を含んで構成される。
【００２４】
画素アレイ部２１には、単位画素３１が２次元アレイ状に配列される。単位画素３１は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して構成される。
【００２５】
垂直駆動回路２２は、例えばシフトレジスタによって構成され、所定の画素駆動配線４１を選択して、選択された画素駆動配線４１に単位画素３１を駆動するためのパルスを供給し、行単位で単位画素３１を駆動する。すなわち、垂直駆動回路２２は、画素アレイ部２１の各単位画素３１を行単位で順次垂直方向に選択走査し、各単位画素３１の光電変換素子において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線４２を通してカラム信号処理回路２３に供給する。
【００２６】
カラム信号処理回路２３は、単位画素３１の列ごとに配置されており、１行分の単位画素３１から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路２３は、画素固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling：相関２重サンプリング）及びAD（Analog Digital）変換等の信号処理を行う。
【００２７】
水平駆動回路２４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路２３の各々を順番に選択し、カラム信号処理回路２３の各々から画素信号を水平信号線４３に出力させる。
【００２８】
出力回路２５は、カラム信号処理回路２３の各々から水平信号線４３を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路２５は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。
【００２９】
制御回路２６は、入力クロック信号と、動作モードなどを指令するデータを受け取り、また、固体撮像装置１０の内部情報などのデータを出力する。すなわち、制御回路２６は、垂直同期信号、水平同期信号、及び、マスタクロック信号に基づいて、垂直駆動回路２２、カラム信号処理回路２３、及び、水平駆動回路２４などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路２６は、生成したクロック信号や制御信号を、垂直駆動回路２２、カラム信号処理回路２３、及び、水平駆動回路２４等に出力する。
【００３０】
入出力端子２７は、外部と信号のやりとりを行う。
【００３１】
以上のように構成される、図１の固体撮像装置１０は、CDS処理とAD変換処理を行うカラム信号処理回路２３が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサとされる。
【００３２】
（固体撮像装置の詳細構造）
次に、図１の固体撮像装置１０の詳細構造について説明する。図２は、固体撮像装置１０の一部分を拡大して示した断面図である。図２においては、固体撮像装置１０として、裏面照射型のCMOSイメージセンサを図示している。
【００３３】
図２において、単位画素３１は、固体撮像装置１０における画素アレイ部２１に２次元アレイ状に配列された１つの画素を構成するものである。また、図２において、受光層１２０を構成する半導体基板１２１の表面側（図中の面Ｓ２側）には、配線層１３０と支持基板１１０が形成され、半導体基板１２１の裏面側（図中の面Ｓ１側）には、集光層１４０が形成されている。なお、半導体基板１２１の表面側には、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び、選択トランジスタ等の画素トランジスタが形成されている。
【００３４】
受光層１２０において、半導体基板１２１は、例えばｐ型のシリコン（Si）により構成され、光電変換素子としてのフォトダイオード１２２が埋設されている。また、受光層１２０において、半導体基板１２１の裏面側（図中の面Ｓ１側）の各単位画素間には、半導体基板１２１の深さ方向（Ｚ方向）に伸びる溝部１２１Ａが形成されている。
【００３５】
半導体基板１２１（の裏面側（光入射側））の平面部１２１Ｂと、半導体基板１２１に形成された溝部１２１Ａは、第１固定電荷膜１２３Ａ又は第２固定電荷膜１２３Ｂ等の負の固定電荷膜により被覆されている。そして、負の固定電荷膜により被覆された溝部１２１Ａにおいては、絶縁膜１２４、反射防止膜１２５、絶縁膜１２６、及び、遮光膜１４２が順に埋め込まれることで、素子分離部１２７を形成することになる。すなわち、素子分離部１２７は、単位画素３１を取り囲むように格子状に形成されており、これらの素子分離部１２７によって、各フォトダイオード１２２が電気的に分離されている。
【００３６】
ここで、半導体基板１２１において、第１固定電荷膜１２３Ａは、平面部１２１Ｂの表面の全部又はその大部分を被覆するように形成され、第２固定電荷膜１２３Ｂは、溝部１２１Ａの底面及び内周面の全部又はその大部分を被覆するように形成されている。なお、以下の説明では、溝部１２１Ａの底面及び内周面を合わせて、「内壁面」と称するものとする。
【００３７】
第１固定電荷膜１２３Ａには、半導体基板１２１に、溝部１２１Ａを形成するためのエッチングにより受ける平面部１２１Ｂのダメージ量に応じた負の固定電荷膜が用いられる。例えば、第１固定電荷膜１２３Ａとしては、酸化ハフニウム（HfO2）膜などの半導体基板１２１の平面部１２１Ｂ上に堆積することにより、ブリスターの発生が抑制されて、平面部１２１Ｂから剥がれない材料を用いることが好ましい。
【００３８】
第２固定電荷膜１２３Ｂには、半導体基板１２１に、溝部１２１Ａを形成するためのエッチングにより受ける溝部１２１Ａの内壁面のダメージ量に応じた負の固定電荷膜が用いられる。例えば、第２固定電荷膜１２３Ｂとしては、酸化アルミニウム（Al2O3）膜などの半導体基板１２１上に堆積することにより固定電荷を発生させて、溝部１２１Ａのピニングを強化させることが可能な材料を用いることが好ましい。
【００３９】
なお、第２固定電荷膜１２３Ｂには、負の電荷を有する高屈折率材料膜又は高誘電体膜、すなわち、例えば、ハフニウム（Hf）、アルミニウム（Al）、ジルコニウム（Zr）、タンタル（Ta）、及び、チタン（Ti）のうち少なくとも１つの元素を含む酸化物又は窒化物を適用することができる。
【００４０】
絶縁膜１２４は、第２固定電荷膜１２３Ｂにより被覆された溝部１２１Ａ内に埋め込まれるように形成される。絶縁膜１２４の材料としては、例えば、酸化膜などの、第２固定電荷膜１２３Ｂとは異なる屈折率を有する材料で形成することが好ましい。なお、絶縁膜１２４の材料としては、例えば、酸化シリコン（SiO2）、窒化シリコン（Si3N4）、酸窒化シリコン（SiON）、又は樹脂などを用いることができる。
【００４１】
反射防止膜１２５は、第１固定電荷膜１２３Ａ上に形成され、その一部が溝部１２１Ａ内に埋め込まれている。反射防止膜１２５の材料としては、例えば、窒化シリコン膜（Si3N4）等の光学的機能を有する絶縁膜（低反射膜）を用いることができる。絶縁膜１２６は、反射防止膜１２５上に形成され、その一部が溝部１２１Ａ内に埋め込まれている。絶縁膜１２６の材料としては、例えば、酸化膜などを用いることができる。
【００４２】
遮光膜１４２は、溝部１２１Ａに埋め込まれた絶縁膜１２６上の所定の領域に形成されており、画素領域では、フォトダイオード１２２を開口するように格子状に形成されている。遮光膜１４２を構成する材料としては、光を遮光する材料であればよく、例えば、アルミニウム（Al）、タングステン（W）、又は銅（Cu）などを用いることができる。
【００４３】
平坦化膜１４３は、遮光膜１４２を含む絶縁膜１２６上の全面に形成される。これにより、半導体基板１２１の裏面側の面が平坦とされる。平坦化膜１４３の材料としては、例えば、樹脂などの有機材料を用いることができる。
【００４４】
カラーフィルタ層１４４は、平坦化膜１４３上に形成されている。カラーフィルタ層１４４は、単位画素３１ごとに、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応して形成されている。カラーフィルタ層１４４では、所望の波長の光が透過され、透過された光が、半導体基板１２１内に形成されたフォトダイオード１２２に入射される。
【００４５】
オンチップレンズ１４１は、カラーフィルタ層１４４上に形成されている。オンチップレンズ１４１では照射された光が集光され、その集光された光は、カラーフィルタ層１４４を介してフォトダイオード１２２に効率よく入射される。
【００４６】
オンチップレンズ１４１、カラーフィルタ層１４４、平坦化膜１４３、及び、遮光膜１４２によって、半導体基板１２１の裏面側（図中の面Ｓ１側）に、集光層１４０が形成されている。また、半導体基板１２１の表面側（図中の面Ｓ２側）に形成される配線層１３０は、層間絶縁膜１３１を介して複数層（図２では３層）に積層された配線１３２Ａ乃至１３２Ｃを有して構成される。この配線層１３０に形成される配線１３２を介して、単位画素３１の画素トランジスタが駆動される。
【００４７】
支持基板１１０は、配線層１３０の半導体基板１２１に面する側とは反対側に形成されている。この支持基板１１０は、製造段階で半導体基板１２１の強度を確保するために構成されているものであり、例えばシリコン基板により構成される。
【００４８】
以上の構成を有する固体撮像装置１０では、半導体基板１２１の裏面側から光が照射され、オンチップレンズ１４１及びカラーフィルタ層１４４を透過した光がフォトダイオード１２２により光電変換されることで、信号電荷が生成される。そしてフォトダイオード１２２により生成された信号電荷は、半導体基板１２１の表面側に形成された画素トランジスタを介して、配線層１３０の所定の配線１３２で形成された信号線により画素信号として出力される。
【００４９】
（素子分離部の詳細構造）
次に、図２の素子分離部１２７の詳細構造について説明する。ここでは、図２の素子分離部１２７に対応した第１素子分離部１２７−１の詳細構造と、その変形例としての第２素子分離部１２７−２の詳細構造について説明する。
【００５０】
（第１素子分離部の断面構造）
図３は、第１素子分離部１２７−１の周辺の断面構造を示す図である。
【００５１】
図３の第１素子分離部１２７−１において、溝部１２１Ａは、半導体基板１２１の裏面側から深さ方向に形成されており、その内壁面が、第１固定電荷膜１２３Ａと第２固定電荷膜１２３Ｂにより被覆されている。
【００５２】
具体的には、第１素子分離部１２７−１において、溝部１２１Ａの底面は、第２固定電荷膜１２３Ｂにより覆われる。一方、溝部１２１Ａの内周面は、その大部分が第２固定電荷膜１２３Ｂにより覆われているが、半導体基板１２１の平面部１２１Ｂに近い側の一部の部分は、第１固定電荷膜１２３Ａにより覆われている。また、半導体基板１２１の平面部１２１Ｂの表面は、第１固定電荷膜１２３Ａにより覆われている。すなわち、半導体基板１２１において、その表面（シリコン面）では、溝部１２１Ａ内のある部分で、負の固定電荷膜が、第１固定電荷膜１２３Ａから第２固定電荷膜１２３Ｂに切り替わっている。
【００５３】
第１素子分離部１２７−１において、第１固定電荷膜１２３Ａと第２固定電荷膜１２３Ｂにより被覆された溝部１２１Ａには、絶縁膜１２４が形成されている。絶縁膜１２４の上方（上面）は、第１固定電荷膜１２３Ａにより覆われている。また、この第１固定電荷膜１２３Ａ上には、反射防止膜１２５及び絶縁膜１２６が、溝部１２１Ａの掘り込み部分に応じた凹状の形状を有して形成されている。そして、その凹状の形状の部分に埋設されるように、遮光膜１４２が形成されている。
【００５４】
以上のように、第１素子分離部１２７−１が形成された半導体基板１２１においては、溝部１２１Ａの内壁面と、平面部１２１Ｂの表面とが、特性の異なる２種類の負の固定電荷膜１２３のいずれかにより覆われている。例えば、半導体基板１２１に形成された溝部１２１Ａの内壁面を被覆する第２固定電荷膜１２３Ｂとして、酸化アルミニウム（Al2O3）膜を用いることで、ピニングが強化され、暗電流の発生を抑制することができる。また、例えば、半導体基板１２１の平面部１２１Ｂの表面を被覆する第１固定電荷膜１２３Ａとして、酸化ハフニウム（HfO2）膜を用いることで、ブリスターの発生が抑制され、負の固定電荷膜が平面部１２１Ｂから剥がれるのを抑制することができる。その結果、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【００５５】
このような効果が得られる理由を詳細に述べると、次のようになる。すなわち、単位画素３１を取り囲むように格子状に形成される素子分離部１２７−１の溝部１２１Ａは、一般的にドライエッチングにより形成されるが、ドライエッチングによって処理された半導体基板１２１の表面（特に、溝部１２１Ａの底面及び内周面）には、結晶欠陥やダングリングボンド等による界面準位が増加し、暗電流が発生しやすいことが知られている。また、単位画素３１のサイズを縮小するためには、溝部１２１Ａの幅をより細く、混色を抑制するためには、溝部１２１Ａの深さをより深く形成することが求められるが、どちらの要件も満たす場合、一般的にはドライエッチングのダメージは増加し、結晶欠陥やダングリングボンドの増加で、暗電流は悪化する傾向がある。
【００５６】
この暗電流の悪化や発生を抑制するために、半導体基板１２１に形成された溝部１２１Ａの内壁面と、半導体基板１２１の平面部１２１Ｂの表面を、同一の負の固定電荷膜（例えば酸化アルミニウム（Al2O3）膜）により被覆した場合、シリコンの終端基や上層構造積層時などの水素が、この固定電荷膜とシリコンの界面に蓄積されて、半導体基板１２１の平面部１２１Ｂでは固定電荷膜が剥がれることとなる。この固定電荷膜の剥がれは、シリコンの面方向によって発生率が変化し、溝部１２１Ａ等の加工面では発生しにくい一方、平面部１２１Ｂでは発生しやすい傾向がある。
【００５７】
そして、本技術では、半導体基板１２１に形成された溝部１２１Ａの内壁面と、半導体基板１２１の平面部１２１Ｂの表面とでは、半導体基板１２１に溝部１２１Ａを形成するためのドライエッチングにより受けるダメージ量の違いにより、結晶欠陥やダングリングボンドの量に差があることに着目して、溝部１２１Ａの内壁面と平面部１２１Ｂの表面を被覆する負の固定電荷膜を、そのダメージ量に応じて使い分けるようにしている。
【００５８】
すなわち、溝部１２１Ａの内壁面を被覆する第２固定電荷膜１２３Ｂには、ドライエッチングにより受ける溝部１２１Ａの内壁面のダメージ量に応じた負の固定電荷膜（例えば酸化アルミニウム（Al2O3）膜等）を用いるとともに、平面部１２１Ｂの表面を被覆する第１固定電荷膜１２３Ａには、ドライエッチングにより受ける平面部１２１Ｂのダメージ量に応じた負の固定電荷膜（例えば酸化ハフニウム（HfO2）膜等）を用いるようにする。これにより、溝部１２１Ａの内壁面に被覆された第２固定電荷膜１２３Ｂによって、暗電流の発生が抑制され、平面部１２１Ｂの表面に被覆された第１固定電荷膜１２３Ａによって、固定電荷膜が剥がれるのを抑制することができるようになる。
【００５９】
因みに、第１素子分離部１２７−１において、溝部１２１Ａの内壁面と平面部１２１Ｂの表面を、第１固定電荷膜１２３Ａ（例えば酸化ハフニウム（HfO2）膜等）のみで覆った場合、固定電荷膜が剥がれるのを抑制することはできるが、暗電流の発生を抑制することはできない。一方、第１素子分離部１２７−１において、溝部１２１Ａの内壁面と平面部１２１Ｂの表面を、第２固定電荷膜１２３Ｂ（例えば酸化アルミニウム（Al2O3）膜等）のみで覆った場合、暗電流の発生を抑制することはできるが、固定電荷膜が剥がれるのを抑制することはできない。
【００６０】
このように、半導体基板１２１に形成される溝部１２１Ａのピニング強化と、半導体基板１２１の平面部１２１Ｂにおけるブリスターの発生の抑制は、トレードオフの関係にあるが、図３の第１素子分離部１２７−１の構造を採用すれば、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【００６１】
なお、図３において、溝部１２１Ａの形状は、半導体基板１２１の裏面側から深さ方向に進むにつれて狭まっている台形状の形状として図示しているが、当該形状は、台形状に限らず、例えば、矩形状であってもよい。このことは、後述する他の図においても同様とされる。
【００６２】
（第２素子分離部の断面構造）
図４は、第２素子分離部１２７−２の周辺の断面構造を示す図である。
【００６３】
図４において、第２素子分離部１２７−２は、図３の第１素子分離部１２７−１と比べて、半導体基板１２１に形成された溝部１２１Ａにおける、第１固定電荷膜１２３Ａにより被覆された内周面と、第２固定電荷膜１２３Ｂにより被覆された内周面とでは、その幅が異なっている。
【００６４】
具体的には、第２素子分離部１２７−２において、溝部１２１Ａの底面は、第２固定電荷膜１２３Ｂにより覆われる。一方、溝部１２１Ａの内周面は、その大部分が第２固定電荷膜１２３Ｂにより覆われているが、半導体基板１２１の平面部１２１Ｂに近い側の幅が広い部分は、第１固定電荷膜１２３Ａにより覆われている。また、半導体基板１２１の平面部１２１Ｂの表面は、第１固定電荷膜１２３Ａにより覆われている。すなわち、半導体基板１２１において、その表面（シリコン面）では、溝部１２１Ａ内の幅が狭まる部分で、負の固定電荷膜が、第１固定電荷膜１２３Ａから第２固定電荷膜１２３Ｂに切り替わっている。
【００６５】
以上の構造を有する第２素子分離部１２７−２が形成された半導体基板１２１においては、例えば酸化ハフニウム（HfO2）膜等が用いられる第１固定電荷膜１２３Ａによって、平面部１２１Ｂで発生するブリスターが抑制される一方、例えば酸化アルミニウム（Al2O3）膜等が用いられる第２固定電荷膜１２３Ｂによって、溝部１２１Ａのピニングが強化される。その結果、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【００６６】
（第１の製造工程）
次に、図３の第１素子分離部１２７−１を形成するための第１の製造工程について説明する。
【００６７】
図５は、第１の製造工程の流れを示す図である。なお、図６には、図５の各工程に対応した模式図が示されており、適宜それらの模式図を参照しながら説明するものとする。
【００６８】
ステップＳ１１においては、反射防止膜形成工程が行われる。この反射防止膜形成工程では、図６Ａに示すように、半導体基板１２１上に、低反射防止膜１５１が形成される。
【００６９】
ステップＳ１２においては、フォトレジスト開口工程が行われる。このフォトレジスト開口工程では、図６Ｂに示すように、ステップＳ１１の工程で形成された低反射防止膜１５１上に、フォトレジスト１５２を形成して開口する。この開口は、単位画素３１の間に、溝部１２１Ａを形成するためのものであって、その幅は、単位画素３１のサイズにもよるが、例えば、0.1μm〜0.3μm程度とすることができる。
【００７０】
ステップＳ１３においては、シリコン溝形成工程が行われる。このシリコン溝形成工程では、図６Ｃに示すように、ステップＳ１２の工程で開口されたフォトレジスト１５２に対して、ドライエッチングを行うことで、低反射防止膜１５１を開口し、さらに、シリコン（Si）からなる半導体基板１２１に溝部１２１Ａを形成する。
【００７１】
なお、この溝部１２１Ａの深さは、クロストークを制御し得る深さであればよく、例えば0.25μm以上、5μm以下である。また、溝部１２１Ａの幅は、クロストークを制御し得る幅となっていればよく、例えば100nm以上、1000nm以下である。
【００７２】
ステップＳ１４においては、第２固定電荷膜等形成工程が行われる。この第２固定電荷膜等形成工程では、図６Ｄに示すように、ステップＳ１３の工程で形成された溝部１２１Ａの内壁面と、半導体基板１２１の平面部１２１Ｂの表面を、第２固定電荷膜１２３Ｂで覆い、さらに原子層蒸着法（ALD：Atomic Layer Deposition）により成膜した絶縁膜１２４で閉塞する。
【００７３】
なお、このとき、ステップＳ１３の工程で形成された溝部１２１Ａの内壁面は、ドライエッチングでのダメージが大きいため、第２固定電荷膜１２３Ｂとしては、そのダメージ量に応じたよりピニングの強い負の固定電荷膜（例えば酸化アルミニウム（Al2O3）膜等）が用いられる。
【００７４】
ステップＳ１５においては、エッチング工程が行われる。このエッチング工程では、図６Ｅに示すように、ステップＳ１４の工程で形成された、半導体基板１２１の平面部１２１Ｂ等における第２固定電荷膜１２３Ｂと絶縁膜１２４を、ドライエッチング又はウェットエッチングで除去して、半導体基板１２１を露出させる。
【００７５】
ステップＳ１６においては、第１固定電荷膜等形成工程が行われる。この第１固定電荷膜等形成工程では、図６Ｆに示すように、ステップＳ１５の工程で形成された溝部１２１Ａの窪みに、原子層蒸着法（ALD）を含む化学気相成長法（CVD：Chemical Vapor Deposition）又は物理気相成長法（PVD：Physical Vapor Deposition）により第１固定電荷膜１２３Ａを形成する。
【００７６】
なお、半導体基板１２１の平面部１２１Ｂでは、ブリスターが発生する可能性があるため、第１固定電荷膜１２３Ａとしては、ステップＳ１３の工程のドライエッチングのダメージ量に応じて、ブリスターの発生の抑制可能な負の固定電荷膜（例えば酸化ハフニウム（HfO2）膜等）が用いられる。また、第１固定電荷膜等形成工程では、図６Ｆに示すように、第１固定電荷膜１２３Ａ上にさらに、反射防止膜１２５と絶縁膜１２６が形成される。
【００７７】
ステップＳ１７においては、遮光膜形成工程が行われる。この遮光膜形成工程では、図６Ｇに示すように、ステップＳ１６の工程で形成された絶縁膜１２６上に、遮光膜１４２が形成される。
【００７８】
ステップＳ１８においては、遮光膜加工工程が行われる。この遮光膜加工工程では、ステップＳ１７の工程で形成された遮光膜１４２をエッチングによって除去し、溝部１２１Ａに対応した所定の領域の部分のみが残るようにする。これにより、遮光膜１４２を有する第１素子分離部１２７−１は、画素領域において、フォトダイオード１２２を開口するように格子状に形成される。
【００７９】
以上、第１の製造工程について説明した。
【００８０】
なお、上述した第１の製造工程では、図３の第１素子分離部１２７−１を形成する場合について説明したが、図４の第２素子分離部１２７−２についても同様に形成することができる。すなわち、第２素子分離部１２７−２を形成する場合には、例えば、図５のステップＳ１３のシリコン溝形成工程において、第１固定電荷膜１２３Ａにより被覆される内周面の幅と、第２固定電荷膜１２３Ｂにより被覆される内周面の幅が異なるように、半導体基板１２１に溝部１２１Ａを形成すればよい。
【００８１】
また、上述した第１の製造工程を流用することで、半導体基板１２１に形成される溝部１２１Ａの内周面で、２種以上の多膜種の固定電荷膜の作り分け構造の形成も可能となる。また、ステップＳ１１の工程を省いて、半導体基板１２１上に低反射防止膜１５１を形成せずに、半導体基板１２１上に、直接フォトレジスト１５２を形成するようにしてもよい。
【００８２】
＜２．第２の実施の形態＞
【００８３】
（素子分離部の詳細構造）
ところで、上述した第１の実施の形態においては、半導体基板１２１に形成される溝部１２１Ａの内周面の一部が第１固定電荷膜１２３Ａにより被覆されている場合を説明したが、溝部１２１Ａの内周面は、第２固定電荷膜１２３Ｂのみにより被覆されるようにしてもよい。そこで、次に、第２の実施の形態として、半導体基板１２１に形成される溝部１２１Ａの内壁面が、第２固定電荷膜１２３Ｂのみにより被覆され、半導体基板１２１の平面部１２１Ｂの表面が、第１固定電荷膜１２３Ａにより被覆される場合について説明する。
【００８４】
ここでは、第２の実施の形態としての第３素子分離部１２７−３の詳細構造と、その変形例としての第４素子分離部１２７−４、及び、第５素子分離部１２７−５の詳細構造について説明する。
【００８５】
（第３素子分離部の断面構造）
図７は、第３素子分離部１２７−３の周辺の断面構造を示す図である。
【００８６】
図７の第３素子分離部１２７−３において、溝部１２１Ａは、半導体基板１２１の裏面側から深さ方向に形成されており、その内壁面が、第２固定電荷膜１２３Ｂにより被覆されている。また、溝部１２１Ａにおいて、第２固定電荷膜１２３Ｂにより被覆された内壁面には、絶縁膜１２４が形成され、さらに遮光膜１４２が埋設されている。
【００８７】
また、図７において、半導体基板１２１の平面部１２１Ｂの表面は、第１固定電荷膜１２３Ａにより被覆されている。さらに、この第１固定電荷膜１２３Ａ上には、反射防止膜１２５と、絶縁膜１２６が形成されている。
【００８８】
以上の構造を有する第３素子分離部１２７−３が形成された半導体基板１２１においては、例えば酸化ハフニウム（HfO2）膜等が用いられる第１固定電荷膜１２３Ａによって、平面部１２１Ｂで発生するブリスターが抑制される一方、例えば酸化アルミニウム（Al2O3）膜等が用いられる第２固定電荷膜１２３Ｂによって、溝部１２１Ａのピニングが強化される。その結果、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【００８９】
（第４素子分離部の断面構造）
図８は、第４素子分離部１２７−４の周辺の断面構造を示す図である。
【００９０】
図８において、第４素子分離部１２７−４は、図７の第３素子分離部１２７−３と比べて、第２固定電荷膜１２３Ｂにより被覆された溝部１２１Ａの内壁面に、絶縁膜１２４のみが埋設されている点が異なっている。この溝部１２１Ａに埋設された絶縁膜１２４上には、遮光膜１４２が形成されている。
【００９１】
また、図８において、半導体基板１２１の平面部１２１Ｂの表面は、第１固定電荷膜１２３Ａにより被覆されている。さらに、第１固定電荷膜１２３Ａ上には、反射防止膜１２５と、絶縁膜１２６が形成されている。
【００９２】
以上の構造を有する第４素子分離部１２７−４が形成された半導体基板１２１においては、例えば酸化ハフニウム（HfO2）膜等が用いられる第１固定電荷膜１２３Ａによって、平面部１２１Ｂで発生するブリスターが抑制される一方、例えば酸化アルミニウム（Al2O3）膜等が用いられる第２固定電荷膜１２３Ｂによって、溝部１２１Ａのピニングが強化される。その結果、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【００９３】
（第５素子分離部の断面構造）
図９は、第５素子分離部１２７−５の周辺の断面構造を示す図である。
【００９４】
図９において、第５素子分離部１２７−５は、図７の第３素子分離部１２７−３と比べて、半導体基板１２１の平面部１２１Ｂの表面に被覆された第１固定電荷膜１２３Ａ上に形成された反射防止膜１２５及び絶縁膜１２６の上面に、さらに、溝部１２１Ａの内壁面に形成された第２固定電荷膜１２３Ｂと絶縁膜１２４が堆積されている点が異なっている。
【００９５】
また、図９において、半導体基板１２１に形成された溝部１２１Ａでは、図８の第４素子分離部１２７−４と同様に、第２固定電荷膜１２３Ｂにより被覆された内壁面に、絶縁膜１２４のみが埋設されている。
【００９６】
以上の構造を有する第５素子分離部１２７−５が形成された半導体基板１２１においては、例えば酸化ハフニウム（HfO2）膜等が用いられる第１固定電荷膜１２３Ａによって、平面部１２１Ｂで発生するブリスターが抑制される一方、例えば酸化アルミニウム（Al2O3）膜等が用いられる第２固定電荷膜１２３Ｂによって、溝部１２１Ａのピニングが強化される。その結果、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【００９７】
（第２の製造工程）
次に、図７の第３素子分離部１２７−３を形成するための第２の製造工程について説明する。
【００９８】
図１０は、第２の製造工程の流れを示す図である。なお、図１１には、図１０の各工程に対応した模式図が示されており、適宜それらの模式図を参照しながら説明するものとする。
【００９９】
ステップＳ３１においては、第１固定電荷膜等形成工程が行われる。この第１固定電荷膜等形成工程では、図１１Ａに示すように、半導体基板１２１の平面部１２１Ｂの表面に、第１固定電荷膜１２３Ａが形成される。なお、半導体基板１２１の平面部１２１Ｂでは、ブリスターが発生する可能性があるため、第１固定電荷膜１２３Ａとしては、例えば酸化ハフニウム（HfO2）膜等の、ブリスターを抑制可能な膜が用いられる。
【０１００】
また、第１固定電荷膜等形成工程では、第１固定電荷膜１２３Ａ上にさらに、反射防止膜１２５と絶縁膜１２６が形成される。なお、ここで、絶縁膜１２６は、加工残膜として必要になる膜厚と、半導体基板１２１に溝部１２１Ａを形成する際に失われる膜厚を足した分だけ成膜されることになる。
【０１０１】
ステップＳ３２においては、フォトレジスト開口工程が行われる。このフォトレジスト開口工程では、図１１Ｂに示すように、ステップＳ３１の工程で形成された絶縁膜１２６上に、フォトレジスト１５２を形成して開口する。この開口は、単位画素３１の間の溝を形成するためのものであって、その幅は、単位画素３１のサイズにもよるが、例えば、0.1μm〜0.3μm程度とすることができる。
【０１０２】
ステップＳ３３においては、シリコン溝形成工程が行われる。このシリコン溝形成工程では、図１１Ｃに示すように、ステップＳ３２の工程で開口されたフォトレジスト１５２に対して、例えばドライエッチングを行うことで、絶縁膜１２６、反射防止膜１２５、及び、第１固定電荷膜１２３Ａを開口し、さらに、シリコン（Si）からなる半導体基板１２１に溝部１２１Ａを形成する。
【０１０３】
なお、この溝の深さは、クロストーク抑制に必要な深さと幅とされる。また、シリコン溝形成工程においては、第１固定電荷膜１２３Ａとその上層膜、シリコン（Si）をそれぞれ別々に開口してもよい。ステップＳ３３の工程が終了すると、洗浄工程が行われ、その後、ステップＳ３４の工程が行われる。
【０１０４】
ステップＳ３４においては、第２固定電荷膜形成工程が行われる。この第２固定電荷膜形成工程では、図１１Ｄに示すように、ステップＳ３３の工程で形成された溝部１２１Ａの内壁面と、半導体基板１２１の平面部１２１Ｂ上に形成された絶縁膜１２６の上面に、化学気相成長法（CVD）により第２固定電荷膜１２３Ｂを形成する。
【０１０５】
なお、このとき、ステップＳ３３の工程で形成された溝部１２１Ａは、ドライエッチングでのダメージが大きいため、その内壁面を被覆する第２固定電荷膜１２３Ｂとしては、例えば酸化アルミニウム（Al2O3）膜等の、よりピニングの強い膜が用いられる。
【０１０６】
ステップＳ３５においては、絶縁膜形成工程が行われる。この絶縁膜形成工程では、図１１Ｅに示すように、原子層蒸着法によって、ステップＳ３４の工程で形成された第２固定電荷膜１２３Ｂ上に、絶縁膜１２４を形成する。
【０１０７】
ステップＳ３６においては、遮光膜形成工程が行われる。この遮光膜形成工程では、図１１Ｆに示すように、ステップＳ３５の工程で形成された絶縁膜１２４上に、遮光膜１４２が形成される。
【０１０８】
ステップＳ３７においては、膜加工工程が行われる。この膜加工工程では、図１１Ｇに示すように、ステップＳ３４の工程で形成された第２固定電荷膜１２３Ｂと、ステップＳ３５の工程で形成された絶縁膜１２４と、ステップＳ３６の工程で形成された遮光膜１４２の一部をエッチングによって除去し、溝部１２１Ａに対応した所定の領域の部分のみが残るようにする。
【０１０９】
以上、第２の製造工程について説明した。
【０１１０】
なお、上述した第２の製造工程では、図７の第３素子分離部１２７−３を形成する場合について説明したが、図８の第４素子分離部１２７−４と、図９の第５素子分離部１２７−５についても同様に形成することができる。すなわち、第４素子分離部１２７−４を形成する場合には、例えば、図１０のステップＳ３５の絶縁膜形成工程において、第２固定電荷膜１２３Ｂにより被覆された溝部１２１Ａが、絶縁膜１２４のみで埋設（閉塞）されるようにすればよい。
【０１１１】
また、第５素子分離部１２７−５を形成する場合には、例えば、図１０のステップＳ３７の膜加工工程において、半導体基板１２１の平面部１２１Ｂ上に、第２固定電荷膜１２３Ｂと絶縁膜１２４の一部が残されるようにエッチングが行われるようにすればよい。
【０１１２】
このように、最終的に単位画素３１を分離する遮光膜１４２を、半導体基板１２１の平面部１２１Ｂ上で加工して、画素間遮光を形成することになるが、遮光膜１４２を加工した後に、下地となる絶縁膜１２４の下にはさらに第２固定電荷膜１２３Ｂが存在している。この第２固定電荷膜１２３Ｂは、そのまま残してもよいが、絶縁膜１２４との屈折率との差から感度低下の可能性がある場合などには、遮光膜１４２による画素間遮光を形成するための膜加工工程時（図１０のＳ３７）に、同時に除去すればよいことになる。
【０１１３】
＜３．変形例＞
【０１１４】
（素子分離部の詳細構造）
ところで、上述した第２の実施の形態においては、第３素子分離部１２７−３乃至第５素子分離部１２７−５の詳細構造を説明したが、ここでは、第２の実施の形態のさらなる変形例として、第６素子分離部１２７−６、第７素子分離部１２７−７、及び、第８素子分離部１２７−８の詳細構造について説明する。
【０１１５】
（第６素子分離部の断面構造）
図１２は、第６素子分離部１２７−６の周辺の断面構造を示す図である。
【０１１６】
図１２において、第６素子分離部１２７−６は、図８の第４素子分離部１２７−４と比べて、半導体基板１２１の平面部１２１Ｂにおいて、第１固定電荷膜１２３Ａ及び反射防止膜１２５上に形成された絶縁膜１２６が、エッチングによって、第２固定電荷膜１２３Ｂ、絶縁膜１２４、及び、遮光膜１４２に対応した所定の領域の部分のみを残して除去されている。
【０１１７】
また、図１２において、半導体基板１２１に形成された溝部１２１Ａでは、図８の第４素子分離部１２７−４と同様に、第２固定電荷膜１２３Ｂにより被覆された内壁面に、絶縁膜１２４のみが埋設され、さらに絶縁膜１２４上には、遮光膜１４２が形成されている。
【０１１８】
以上の構造を有する第６素子分離部１２７−６が形成された半導体基板１２１においては、例えば酸化ハフニウム（HfO2）膜等が用いられる第１固定電荷膜１２３Ａによって、平面部１２１Ｂで発生するブリスターが抑制される一方、例えば酸化アルミニウム（Al2O3）膜等が用いられる第２固定電荷膜１２３Ｂによって、溝部１２１Ａのピニングが強化される。その結果、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【０１１９】
（第７，第８素子分離部の断面構造）
図１３は、第７素子分離部１２７−７の周辺の断面構造を示す図である。また、図１４は、第８素子分離部１２７−８の周辺の断面構造を示す図である。
【０１２０】
図１３において、第７素子分離部１２７−７は、図８の第４素子分離部１２７−４と比べて、半導体基板１２１の平面部１２１Ｂの表面は、その大部分が第１固定電荷膜１２３Ａにより覆われているが、溝部１２１Ａに近い側の一部の部分は、溝部１２１Ａの内壁面と同様に、第２固定電荷膜１２３Ｂにより覆われている。
【０１２１】
なお、ブリスターの発生を抑制するためには、半導体基板１２１の平面部１２１Ｂの表面の大部分を第１固定電荷膜１２３Ａにより覆う必要があるが、ブリスターの発生が抑制可能であれば、図１４に示すように、平面部１２１Ｂの表面において、第２固定電荷膜１２３Ｂにより覆われる部分を広げてもよい。
【０１２２】
また、図１３において、半導体基板１２１に形成された溝部１２１Ａでは、図８の第４素子分離部１２７−４と同様に、第２固定電荷膜１２３Ｂにより被覆された内壁面に、絶縁膜１２４のみが埋設され、さらに絶縁膜１２４上には、遮光膜１４２が形成されている。
【０１２３】
以上の構造を有する第７素子分離部１２７−７又は第８素子分離部１２７−８が形成された半導体基板１２１においては、例えば酸化ハフニウム（HfO2）膜等が用いられる第１固定電荷膜１２３Ａによって、平面部１２１Ｂで発生するブリスターが抑制される一方、例えば酸化アルミニウム（Al2O3）膜等が用いられる第２固定電荷膜１２３Ｂによって、溝部１２１Ａのピニングが強化される。その結果、固体撮像装置１０において、暗電流を抑制することと、固定電荷膜が剥がれるのを抑制することを両立させることができる。
【０１２４】
＜４．電子機器の構成＞
【０１２５】
本技術は、固体撮像装置への適用に限られるものではない。すなわち、本技術は、固体撮像装置のほかに光学レンズ系等を有するカメラモジュール、デジタルスチルカメラやビデオカメラ等の撮像装置、撮像機能を有する携帯端末装置（例えばスマートフォンやタブレット型端末）、又は画像読取部に固体撮像装置を用いる複写機など、固体撮像装置を有する電子機器全般に対して適用可能である。
【０１２６】
図１５は、固体撮像装置を有する電子機器の構成例を示すブロック図である。
【０１２７】
図１５の電子機器３００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
【０１２８】
図１５において、電子機器３００は、固体撮像装置３０１、DSP回路３０２、フレームメモリ３０３、表示部３０４、記録部３０５、操作部３０６、及び、電源部３０７から構成される。また、電子機器３００において、DSP回路３０２、フレームメモリ３０３、表示部３０４、記録部３０５、操作部３０６、及び、電源部３０７は、バスライン３０８を介して相互に接続されている。
【０１２９】
固体撮像装置３０１は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【０１３０】
また、固体撮像装置３０１は、図１の固体撮像装置１０に対応しており、その構造として、例えば、図２の断面構造が採用されている。すなわち、固体撮像装置３０１において、半導体基板１２１の平面部１２１Ｂの表面は、例えば酸化ハフニウム（HfO2）膜等の第１固定電荷膜１２３Ａにより被覆され、半導体基板１２１に形成された溝部１２１Ａの内壁面は、例えば酸化アルミニウム（Al2O3）膜等の第２固定電荷膜により被覆されている。
【０１３１】
DSP回路３０２は、固体撮像装置３０１から供給される信号を処理するカメラ信号処理回路である。フレームメモリ３０３は、DSP回路３０２により処理された画像データを、フレーム単位で一時的に保持する。
【０１３２】
表示部３０４は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等のパネル型表示装置からなり、固体撮像装置３０１で撮像された動画又は静止画を表示する。記録部３０５は、固体撮像装置３０１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
【０１３３】
操作部３０６は、ユーザによる操作に従い、電子機器３００が有する各種の機能についての操作指令を発する。電源部３０７は、DSP回路３０２、フレームメモリ３０３、表示部３０４、記録部３０５、及び、操作部３０６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１３４】
電子機器３００は、以上のように構成される。電子機器３００の固体撮像装置３０１においては、半導体基板１２１の平面部１２１Ｂの表面に被覆する負の固定電荷膜と、半導体基板１２１に形成された溝部１２１Ａの内壁面に被覆する負の固定電荷膜とを、溝部１２１Ａを形成するためのドライエッチングにより受けるダメージ量に応じて使い分けているため、暗電流を抑制しつつ、固定電荷膜が剥がれるのを抑制することができる。
【０１３５】
＜５．固体撮像装置の使用例＞
【０１３６】
図１６は、イメージセンサとしての固体撮像装置１０の使用例を示す図である。
【０１３７】
上述した固体撮像装置１０は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図１６に示すように、上述した、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療やヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野において用いられる装置でも、固体撮像装置１０を使用することができる。
【０１３８】
具体的には、上述したように、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば図１５の電子機器３００）で、固体撮像装置１０を使用することができる。
【０１３９】
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、固体撮像装置１０を使用することができる。
【０１４０】
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、固体撮像装置１０を使用することができる。また、医療やヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、固体撮像装置１０を使用することができる。
【０１４１】
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、固体撮像装置１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、固体撮像装置１０を使用することができる。
【０１４２】
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、固体撮像装置１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、固体撮像装置１０を使用することができる。
【０１４３】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上述した複数の実施の形態の全て又は一部を組み合わせた形態を採用することができる。
【０１４４】
また、本技術は、以下のような構成をとることができる。
【０１４５】
（１）
複数の光電変換素子が形成された半導体基板と、
前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成された溝部と、
前記半導体基板の光入射側の平面部の表面を被覆するように形成された第１の固定電荷膜と、
前記半導体基板に形成された前記溝部の内壁面を被覆するように形成された第２の固定電荷膜と
を備える固体撮像装置。
（２）
前記第１の固定電荷膜は、第１の負の固定電荷膜であり、
前記第２の固定電荷膜は、前記第１の負の固定電荷膜と異なる第２の負の固定電荷膜である
（１）に記載の固体撮像装置。
（３）
前記半導体基板に形成された前記溝部の内壁面において、その内周面の大部分は前記第２の負の固定電荷膜により被覆され、その内周面の残りの部分は前記第１の負の固定電荷膜により被覆されている
（２）に記載の固体撮像装置。
（４）
前記半導体基板の光入射側の平面部において、その平面部の表面の大部分は前記第１の負の固定電荷膜により被覆され、その平面部の表面の残りの部分は前記第２の負の固定電荷膜により被覆されている
（２）に記載の固体撮像装置。
（５）
前記第１の負の固定電荷膜は、前記半導体基板に前記溝部を形成するためのエッチングにより受ける前記平面部のダメージ量に応じた負の固定電荷膜であり、
前記第２の負の固定電荷膜は、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた負の固定電荷膜である
（２）乃至（４）のいずれか一項に記載の固体撮像装置。
（６）
前記半導体基板に形成された前記溝部には、遮光膜が形成されている
（１）乃至（５）のいずれか一項に記載の固体撮像装置。
（７）
前記遮光膜は、アルミニウム（Al）又はタングステン（W）により構成される
（６）に記載の固体撮像装置。
（８）
前記固体撮像装置は、裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサであって、
前記半導体基板の裏面側には、集光層が形成され、
前記半導体基板の表面側には、配線層が形成される
（１）乃至（７）のいずれか一項に記載の固体撮像装置。
（９）
複数の光電変換素子が形成される半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に溝部を、エッチングにより形成し、
前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜を形成し、
前記半導体基板の光入射側の平面部の表面を被覆するように、前記エッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜を形成する
ステップを含む製造方法。
（１０）
複数の光電変換素子が形成される半導体基板の光入射側の平面部の表面を被覆するように、前記半導体基板に溝部を形成するためのエッチングにより受ける前記平面部のダメージ量に応じた第１の固定電荷膜を形成し、
前記第１の固定電荷膜が被覆された前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に前記溝部を、前記エッチングにより形成し、
前記半導体基板に形成された前記溝部の内壁面を被覆するように、前記エッチングにより受ける前記溝部の内壁面のダメージ量に応じた第２の固定電荷膜を形成する
ステップを含む製造方法。
（１１）
複数の光電変換素子が形成された半導体基板と、
前記半導体基板において、隣接する前記光電変換素子の間に素子分離部を形成するために、光入射側から深さ方向に形成された溝部と、
前記半導体基板の光入射側の平面部の表面を被覆するように形成された第１の固定電荷膜と、
前記半導体基板に形成された前記溝部の内壁面を被覆するように形成された第２の固定電荷膜と
を有する固体撮像装置を備える
電子機器。
【符号の説明】
【０１４６】
１０  固体撮像装置，  ２１  画素アレイ部，  ３１  単位画素，  １１０  支持基板，  １２０  受光層，  １２１  半導体基板，  １２１Ａ  溝部，  １２１Ｂ  平面部，  １２２  フォトダイオード，  １２３Ａ  第１固定電荷膜，  １２３Ｂ  第２固定電荷膜，  １２４  絶縁膜，  １２５  反射防止膜，  １２６  絶縁膜，  １２７  素子分離部，  １３０  配線層，  １３１  層間絶縁膜，  １３２  配線，  １４０  集光層，  １４１  オンチップレンズ，  １４２  遮光膜，  １４３  平坦化膜，  １４４  カラーフィルタ層，  ３００  電子機器，  ３０１  固体撮像装置
【図１】
2016100347.tif 000003
【図２】
2016100347.tif 000004
【図３】
2016100347.tif 000005
【図４】
2016100347.tif 000006
【図５】
2016100347.tif 000007
【図６】
2016100347.tif 000008
【図７】
2016100347.tif 000009
【図８】
2016100347.tif 000010
【図９】
2016100347.tif 000011
【図１０】
2016100347.tif 000012
【図１１】
2016100347.tif 000013
【図１２】
2016100347.tif 000014
【図１３】
2016100347.tif 000015
【図１４】
2016100347.tif 000016
【図１５】
2016100347.tif 000017
【図１６】
2016100347.tif 000018