(57)【要約】【課題】残像及び光シェーディングが低減された撮像装置を提供する。【解決手段】入射された光量に応じた電荷を生成する光電変換部と、浮遊拡散領域と、光電変換部と浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタとを有し、第１の期間の開始から終了にわたって、転送トランジスタをオンに制御し、第１の期間の終了の後の第２の期間の開始から終了にわたって、転送トランジスタをオフに制御し、第２の期間の終了の後の第３の期間の開始から終了にわたって転送トランジスタをオンに制御し、第１の期間の開始から第３の期間の終了までの期間にわたって、リセットトランジスタをオンに制御する。【選択図】図２
2016100819.tif 000002
【特許請求の範囲】
【請求項１】
入射された光量に応じた電荷を生成する光電変換部と、
浮遊拡散領域と、
前記光電変換部と前記浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、
前記浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタと、
前記転送トランジスタ及び前記リセットトランジスタをオン又はオフに制御する制御部と
を有し、
前記制御部は、
第１の期間の開始から終了にわたって、前記転送トランジスタをオンとする第１の電圧を、前記転送トランジスタの制御電極に出力し、
前記第１の期間の終了の後の第２の期間の開始から終了にわたって、前記転送トランジスタをオフとする第２の電圧を前記転送トランジスタの制御電極に出力し、
前記第２の期間の終了の後の第３の期間の開始から終了にわたって、前記第１の電圧を前記転送トランジスタの制御電極に出力し、
前記第１の期間の開始から前記第３の期間の終了までの期間にわたって、前記リセットトランジスタをオンとする第３の電圧を、前記リセットトランジスタの制御電極に出力する
ことを特徴とする撮像装置。
【請求項２】
前記制御部は、前記第１の期間の直前の第４の期間において、前記リセットトランジスタの制御電極に前記第３の電圧を出力することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第３の期間における前記浮遊拡散領域の電位は、前記第１の期間における前記浮遊拡散領域の電位よりも高いことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記第１の期間の開始から前記第３の期間の終了までの期間は、前記光電変換部に蓄積された電荷をリセットするための期間であり、
前記制御部は、
前記第３の期間の後の第５の期間において、前記転送トランジスタの制御電極に、前記第２の電圧を出力することにより、前記光電変換部に電荷の蓄積を行わせ、
前記第５の期間の後の第６の期間において、前記転送トランジスタの制御電極に、前記第１の電圧を出力することにより、前記光電変換部に蓄積された電荷を前記浮遊拡散領域に転送させる、
ことを特徴とする、請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記第１の期間から前記第２の期間に移行する際に前記第１の電圧が前記第２の電圧に変化する時間は、前記第２の電圧が前記第１の電圧に変化する時間よりも長いことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記第３の期間から前記第５の期間に移行する際に前記第１の電圧が前記第２の電圧に変化する時間は、前記第２の電圧が前記第１の電圧に変化する時間よりも長いことを特徴とする請求項４に記載の撮像装置。
【請求項７】
前記制御部は、前記第６の期間の後の第７の期間において、前記転送トランジスタの制御電極に、前記第２の電圧を出力し、
前記第６の期間から前記第７の期間に移行する際に前記第１の電圧が前記第２の電圧に変化する時間は、前記第２の電圧が前記第１の電圧に変化する時間よりも長いことを特徴とする請求項４乃至６のいずれか１項に記載の撮像装置。
【請求項８】
前記光電変換部に蓄積された電荷をリセットする期間に前記転送トランジスタがオンになる回数と、前記光電変換部に蓄積された電荷を前記浮遊拡散領域に転送させる期間に前記転送トランジスタがオンになる回数とが同一であることを特徴とする請求項４乃至７のいずれか１項に記載の撮像装置。
【請求項９】
前記撮像装置は、１つの前記浮遊拡散領域に対して接続される複数の転送トランジスタ及び複数の光電変換部を有し、
前記第１の期間の開始から前記第３の期間の終了までの期間において、第１の転送トランジスタがオンになる際に、並行して第２の転送トランジスタもオンになることを特徴とする請求項４乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記第２の期間の長さは、０．０１μｓ以上、１μｓ以下であることを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
入射された光量に応じた電荷を生成する光電変換部と、
浮遊拡散領域と、
前記光電変換部と前記浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、
前記浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタと、
を有する撮像装置の制御方法であって、
第１の期間の開始から終了にわたって、前記転送トランジスタをオンに制御し、
前記第１の期間の終了の後の第２の期間の開始から終了にわたって、前記転送トランジスタをオフに制御し、
前記第２の期間の終了の後の第３の期間の開始から終了にわたって前記転送トランジスタをオンに制御し、
前記第１の期間の開始から前記第３の期間の終了までの期間にわたって、前記リセットトランジスタをオンに制御する
ことを特徴とする撮像装置の制御方法。
【請求項１２】
請求項１乃至１０のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された出力信号を処理する出力信号処理部と
を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、その制御方法及び撮像システムに関する。
【背景技術】
【０００２】
特許文献１には、画素の光電変換部２のリセット時に、光電変換部２から読み出し部５への転送を２回行うことにより、光電変換部２への電荷の残留による残像を低減した撮像装置が開示されている。この撮像装置の読み出し方法では、１回目の転送の走査が終了する前に２回目の転送の走査を開始することで、リセット動作の間隔が短縮され、残像が低減する旨が特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−３００６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電荷の残留により生じ得る残像は被写体が高輝度の場合により顕著である。このような場合、残像の低減が不十分となる場合がある。そのため、残像をさらに低減することが望まれる。また、同様の原因により生じうる光シェーディングの低減も望まれる。
【０００５】
そこで本発明は、フォトダイオードから浮遊拡散領域への電荷の転送効率を向上させることにより、残像及び光シェーディングをさらに低減することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面によれば、入射された光量に応じた電荷を生成する光電変換部と、浮遊拡散領域と、光電変換部と浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタと、転送トランジスタ及びリセットトランジスタをオン又はオフに制御する制御部とを有し、制御部は、第１の期間の開始から終了にわたって、転送トランジスタをオンとする第１の電圧を、転送トランジスタの制御電極に出力し、第１の期間の終了の後の第２の期間の開始から終了にわたって、転送トランジスタをオフとする第２の電圧を転送トランジスタの制御電極に出力し、第２の期間の終了の後の第３の期間の開始から終了にわたって、第１の電圧を転送トランジスタの制御電極に出力し、第１の期間の開始から第３の期間の終了までの期間にわたって、リセットトランジスタをオンとする第３の電圧を、リセットトランジスタの制御電極に出力することを特徴とする撮像装置が提供される。
【発明の効果】
【０００７】
フォトダイオードから浮遊拡散領域への電荷の転送効率を向上させることにより、残像及び光シェーディングが低減された撮像装置を提供する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る撮像装置の回路図である。
【図２】画素のフォトダイオード及び転送トランジスタの構造を示す断面図（ａ）及び画素の静電ポテンシャル分布図（ｂ）、（ｃ）、（ｄ）である。
【図３】第１の実施形態に係る撮像装置のタイミングチャートである。
【図４】第１の実施形態（ａ）、比較例（ｂ）、（ｃ）及び変形例（ｄ）に係る撮像装置のタイミングチャート及び浮遊拡散領域の電位を示すグラフである。
【図５】第２の実施形態に係る撮像装置のタイミングチャートである。
【図６】第３の実施形態に係る撮像装置のタイミングチャートである。
【図７】第４の実施形態に係る撮像装置のタイミングチャートである。
【図８】第５の実施形態に係る撮像装置のタイミングチャートである。
【図９】第６の実施形態に係る撮像システムのブロック図である。
【発明を実施するための形態】
【０００９】
以下に本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置の回路図である。本実施形態の撮像装置は、画素部１、垂直走査回路２及び周辺回路部５を有するＣＭＯＳ(Complementary Metal Oxide Semiconductor)エリアセンサである。画素部１、垂直走査回路２及び周辺回路部５は典型的にはシリコンなどの半導体基板上に形成される。画素部１は、行列状に配置された単位画素３を有する。各列の単位画素３から出力される信号は列信号線６を介して周辺回路部５に列ごとに入力される。周辺回路部５は、リセット電位用水平信号線７、輝度電位用水平信号線８、列読み出し回路９、輝度電位出力回路ＢＶ、リセット電位出力回路ＢＲを有する。
【００１１】
垂直走査回路２は、画素部１の行ごとに設けられた信号線を介して各単位画素３に制御信号を送信する制御部である。単位画素３は、複数のフォトダイオードＤ１、Ｄ２、複数の転送トランジスタＭ１１、Ｍ１２、リセットトランジスタＭ２１、増幅トランジスタＭ３１、選択トランジスタＭ４１及び増幅トランジスタＭ３１のゲートと接続された浮遊拡散領域ＦＤを有する。なお、以下の説明では各トランジスタはｎ型のＭＯＳトランジスタであるものとするが、これに限定されない。例えばＭＯＳトランジスタはｐ型であってもよい。
【００１２】
フォトダイオードＤ１、Ｄ２は、光電変換により、入射された光量に応じた電荷を生成して蓄積する光電変換部である。単位画素３に含まれる２行分のフォトダイオードＤ１、Ｄ２は、リセットトランジスタＭ２１、増幅トランジスタＭ３１及び選択トランジスタＭ４１を共有している。換言すると、単位画素３は２つの画素を共有している（以下、この構成を２画素共有と呼ぶ）。第１行のフォトダイオードＤ１は、転送トランジスタＭ１１のソースと接続され、第２行のフォトダイオードＤ２は、転送トランジスタＭ１２のソースと接続される。
【００１３】
なお、図１には、画素部１として２行２列分の画素のみ（すなわち、２つの単位画素３のみ）が示されている。しかしながら、これは多数の画素のうちの一部を例示したものであり、画素部１は、例えば数千行×数千列の画素を含みうる。ここで、画素部１の行数をＭ、列数をＮとすれば、２画素共有された単位画素３の行及び列の数はＭ／２、Ｎとなる。
【００１４】
浮遊拡散領域ＦＤには、転送トランジスタＭ１１、Ｍ１２のドレイン、リセットトランジスタＭ２１のソースがさらに接続されている。リセットトランジスタＭ２１のドレイン及び増幅トランジスタＭ３１のドレインには、基準電圧となる電源電圧ＶＤＤが電源から供給される。すなわち、リセットトランジスタＭ２１は、電源電圧ＶＤＤを供給する電源と浮遊拡散領域ＦＤとの電気的接続を制御するトランジスタである。増幅トランジスタＭ３１のソースは選択トランジスタＭ４１のドレインに接続され、選択トランジスタＭ４１のソースは列信号線６に接続される。
【００１５】
転送トランジスタＭ１１、Ｍ１２のゲートにはそれぞれ制御信号φＴＸ１、φＴＸ２が入力される。リセットトランジスタＭ２１、選択トランジスタＭ４１のゲートにはそれぞれ制御信号φＲＥＳ１、φＳＥＬ１が入力される。垂直走査回路２は、これらの制御信号を画素部１の行ごとに設けられた信号線を介して各トランジスタに入力させる。なお、これらの制御信号は、ハイレベル又はローレベルの電圧を有する電圧信号である。
【００１６】
列読み出し回路９は、画素からの出力信号を読み出すための回路であり、増幅、信号保持等の機能を有する。列読み出し回路９は画素部１の列ごとに設けられている。以下の列読み出し回路９の説明では特記した場合を除き、１列目（図中の左側）の列読み出し回路９に着目するものとする。
【００１７】
列読み出し回路９は、列電流源Ｉｂ、ゲインアンプＧＡ、入力容量素子Ｃｉ、フィードバック容量素子Ｃｆ及びスイッチＳＧを有する。列電流源Ｉｂは列信号線６に画素部１からの信号読み出しのための電流を供給する。列信号線６は入力容量素子Ｃｉを介してゲインアンプＧＡの反転入力端子に接続される。ゲインアンプＧＡの反転入力端子と出力端子の間にはフィードバック容量素子Ｃｆ及びスイッチＳＧが接続される。フィードバック容量素子ＣｆとスイッチＳＧは並列接続の関係となっている。ゲインアンプＧＡの非反転入力端子には基準電位Ｖｒｅｆが入力される。スイッチＳＧは制御信号φＳＧによりオン又はオフに制御される。
【００１８】
なお、列読み出し回路９に含まれるスイッチは、例えばＭＯＳトランジスタにより構成され得る。以下の説明では制御信号の電圧がハイレベルのときにスイッチはオン（接続）になり、制御信号の電圧がローレベルのときにスイッチはオフ（非接続）になるものとする。
【００１９】
列読み出し回路９は、さらに、リセット電位入力容量素子ＣＮ１、リセット電位保持容量素子ＣＮ２、リセット電位アンプＡＮ及びスイッチＳＮ１、ＳＢＮ、ＳＳＮ、ＳＮ２、ＳＮ３１を有する。ゲインアンプＧＡの出力端子はスイッチＳＮ１の一端に接続される。スイッチＳＮ１の他端はリセット電位入力容量素子ＣＮ１の一端及びスイッチＳＢＮの一端に接続される。リセット電位入力容量素子ＣＮ１の他端はスイッチＳＳＮの一端及びリセット電位アンプＡＮの反転入力端子に接続される。スイッチＳＢＮ、ＳＳＮの他端はいずれもリセット電位アンプＡＮの出力端子に接続される。リセット電位アンプＡＮの非反転入力端子にはクランプ電位ＶＣＡＭＰが入力される。
【００２０】
スイッチＳＮ２の一端はリセット電位アンプＡＮに接続され、他端はリセット電位保持容量素子ＣＮ２の一端及びスイッチＳＮ３１の一端と接続される。リセット電位保持容量素子ＣＮ２の他端は接地される。スイッチＳ３１の他端はリセット電位用水平信号線７を介してリセット電位出力回路ＢＲの入力端子に接続される。リセット電位出力回路ＢＲの出力端子はリセット信号の出力端子ＯＵＴＮを構成する。スイッチＳＮ１、ＳＢＮ、ＳＳＮ、ＳＮ２、ＳＮ３１は、それぞれ制御信号φＳＮ１、φＳＢＮ、φＳＳＮ、φＳＮ２、φＳＮ３１によりオン又はオフに制御される。
【００２１】
列読み出し回路９は、さらに、輝度電位入力容量素子ＣＰ１、輝度電位保持容量素子ＣＰ２、輝度電位アンプＡＰ及びスイッチＳＰ１、ＳＢＰ、ＳＳＰ、ＳＰ２、ＳＰ３１を有する。これらの素子は上述の回路と同様の接続関係となっており、出力端子は輝度電位用水平信号線８を介して輝度電位出力回路ＢＶの入力端子に接続されている。輝度電位出力回路ＢＶの出力端子は輝度信号の出力端子ＯＵＴＰを構成する。スイッチＳＰ１、ＳＢＰ、ＳＳＰ、ＳＰ２、ＳＰ３１は、それぞれ制御信号φＳＰ１、φＳＢＰ、φＳＳＰ、φＳＰ２、φＳＰ３１によりオン又はオフに制御される。回路構成の詳細な説明は省略する。
【００２２】
列読み出し回路９のスイッチＳＮ３１、ＳＰ３１は、列ごとに異なる制御信号により制御される。これにより、各列からの出力信号は、順次リセット電位用水平信号線７及び輝度電位用水平信号線８に出力される。スイッチＳＮ３１、ＳＰ３１の２番目の引数「１」は列番号を示している。例えば、２列目においては、スイッチＳＮ３２、ＳＰ３２と表記するものとする。スイッチＳＮ３２、ＳＰ３２の制御信号はφＳＮ３２、φＳＰ３２である。
【００２３】
図２（ａ）は、単位画素３内の１行目のフォトダイオードＤ１と転送トランジスタＭ１１の構造を模式的に表した断面図である。図２（ａ）には、半導体基板１１及び半導体基板１１上に不図示のゲート絶縁膜を介して形成された、転送トランジスタＭ１１のゲート電極１４が図示されている。半導体基板１１のｐ型領域内には、ｎ＋型領域である浮遊拡散領域ＦＤと、ｎ型領域であるカソード領域１３とが形成される。カソード領域１３は半導体基板１１のｐ型領域内に埋め込まれて形成されており、周囲のｐ型領域をアノードとするフォトダイオードＤ１を構成する。
【００２４】
転送トランジスタＭ１１の制御電極となるゲート電極１４は、カソード領域１３と浮遊拡散領域ＦＤとの間のチャンネル領域１５の上部に形成される。カソード領域１３は転送トランジスタＭ１１のソースであり、浮遊拡散領域ＦＤは転送トランジスタＭ１１のドレインである。浮遊拡散領域ＦＤは、リセットトランジスタＭ２１のソース及び増幅トランジスタＭ３１のゲートに接続される。
【００２５】
図２（ｂ）、図２（ｃ）及び図２（ｄ）は、図２（ａ）のＡ−Ａ’線上の静電ポテンシャルφの分布を表す静電ポテンシャル分布図である。静電ポテンシャルφは下方向に向かって大きくなるものとする。図２（ｂ）、図２（ｃ）及び図２（ｄ）は、それぞれ、後述のタイミングチャートの時刻ｔ１、時刻ｔ３の直前、時刻ｔ５の直前の静電ポテンシャルφの分布を表している。カソード領域１３とチャンネル領域１５の境界近傍には、局所的に静電ポテンシャルφが高い領域である、ポテンシャルポケット１６が生じる。図中の符号「−」が付された丸印はフォトダイオードＤ１で生成された電荷（電子）を示している。
【００２６】
図３は第１の実施形態に係る撮像装置のタイミングチャートである。以下、図３のタイミングチャートを参照して第１の実施形態の撮像装置の駆動方法を説明する。なお、第１の実施形態において、光蓄積期間は２０μｓ（マイクロ秒）、１フレーム期間が１００００μｓとする。なお、撮像装置には、１０００ｌｘ（ルクス）以上の高照度の光が照射されているものとする。
【００２７】
本実施形態の撮像装置は、電子シャッタ機能を有する。一般的に、撮像装置が搭載されるデジタルカメラには電子シャッタ機能に加えてメカニカルシャッタが設けられることもある。しかしながら、本タイミングチャートの駆動方法では、カメラにメカニカルシャッタが設けられていないか、又はメカニカルシャッタが設けられていても動作させないものとする。フォトダイオードの蓄積電荷のリセット（電子先幕シャッタ）が終了する時刻ｔ５が光蓄積の開始時刻であり、蓄積電荷の浮遊拡散領域ＦＤへの転送（電子後幕シャッタ）が開始する時刻ｔ１５が光蓄積の終了時刻である。すなわち、時刻ｔ５〜ｔ１５までの期間が光蓄積期間（２０μｓ）である。
【００２８】
時刻ｔ１は、光蓄積期間に入る直前の時刻である。図２（ｂ）の時刻ｔ１の静電ポテンシャル分布図は、カソード領域１３が光電変換により生じた電荷で満たされた状態を表している。前述のように、１フレーム期間が１００００μｓであり、光蓄積期間が２０μｓである。また、上述のように、メカニカルシャッタは用いられていない。したがって、フォトダイオードＤ１には９９８０（＝１００００−２０）μｓの時間、光が照射される。この時間はカソード領域１３が電荷で満たされるのに十分な長さである。
【００２９】
また、時刻ｔ１において、制御信号φＲＥＳ１はハイレベルであり、リセットトランジスタＭ２１はオン状態である。そのため、電源電圧ＶＤＤを供給する電源からリセットトランジスタＭ２１を介して浮遊拡散領域ＦＤにサブスレッショルド電流が流れる。リセットトランジスタＭ２１のオン状態は９９００μｓ以上の長い時間継続するので、時刻ｔ１において、浮遊拡散領域ＦＤはＶＤＤ近傍の高い電位になっている。ここで、電源電圧ＶＤＤは５Ｖであり、制御信号φＲＥＳ１、φＲＥＳ２のハイレベルの電圧は５Ｖ、ローレベルの電圧は０Ｖである。
【００３０】
時刻ｔ２〜ｔ３の期間において、フォトダイオードＤ１の１回目のリセットが行われる。時刻ｔ２において、制御信号φＴＸ１がハイレベルになり、転送トランジスタＭ１１がオンになる。これにより、画素部１の１行目のフォトダイオードＤ１に蓄積された電荷が浮遊拡散領域ＦＤに転送される。ここで、制御信号φＴＸ１、φＴＸ２のハイレベルの電圧は５Ｖであり、ローレベルの電圧は−１Ｖである。
【００３１】
時刻ｔ３の直前における静電ポテンシャル分布が図２（ｃ）に表されている。ゲート電極１４にハイレベルの電圧が入力されているため、チャンネル領域１５の電位は高くなっている。この場合でもまた、カソード領域１３から浮遊拡散領域ＦＤに転送された電荷により、浮遊拡散領域ＦＤの電位は低くなっている。このとき、カソード領域１３とチャンネル領域１５の境界近傍にポテンシャルポケット１６が存在する。ポテンシャルポケット１６は、局所的に電位が高くなっている領域である。そのため、電荷の転送時に、転送される電荷の一部がポテンシャルポケット１６に捕獲される場合がある。
【００３２】
時刻ｔ３において、制御信号φＴＸ１がローレベルになり、転送トランジスタＭ１１がオフになる。これにより、フォトダイオードＤ１の１回目のリセットが終了する。
【００３３】
その後、時刻ｔ４〜ｔ５の期間において、フォトダイオードＤ１の２回目のリセットが行われる。時刻ｔ４において、制御信号φＴＸ１が再びハイレベルになり、転送トランジスタＭ１１がオンになる。
【００３４】
時刻ｔ５の直前における静電ポテンシャル分布が図２（ｄ）に示されている。転送トランジスタＭ１１をオフからオンにする際の電位の変動により、浮遊拡散領域ＦＤの電位は図２（ｃ）に示された時刻ｔ３直前より高くなる。フォトダイオードＤ１の１回目のリセットにより、カソード領域１３に蓄積された電荷の大部分が既に浮遊拡散領域ＦＤに転送済みであり、２回目のリセットで転送される電荷は少ないためである。浮遊拡散領域ＦＤの電位が高くなることにより、ポテンシャルポケット１６の浮遊拡散領域ＦＤ側（図中の右側）の障壁が下がり、捕獲された電荷は浮遊拡散領域ＦＤに移動する。したがって、２回のリセットによりカソード領域１３の電荷を浮遊拡散領域ＦＤに高い効率で転送することができる。
【００３５】
時刻ｔ５において、制御信号φＴＸ１がローレベルになり、転送トランジスタＭ１１がオフになる。これにより、フォトダイオードＤ１の２回目のリセットが終了する。これらの２回のフォトダイオードＤ１のリセット動作により電子先幕シャッタの機能が実現される。
【００３６】
上述のように２回目のフォトダイオードＤ１のリセット時に転送される電荷は十分に少なくすることが好ましい。フォトダイオードＤ１の１回目のリセットとフォトダイオードＤ１の２回目のリセットの間に蓄積される電荷を少なくするため、時刻ｔ２〜ｔ３の期間、時刻ｔ３〜ｔ４の期間及び時刻ｔ５〜ｔ６の期間はいずれも１μｓ以下とすることが好ましい。これにより、転送効率が向上する。また、これらの期間は０．５μｓ以下とすることがより好ましい。これにより、転送効率がさらに向上する。
【００３７】
また、フォトダイオードＤ１の１回目のリセットとフォトダイオードＤ１の２回目のリセットの間の、転送トランジスタのゲート電位がローレベルとなる時刻ｔ３〜ｔ４の期間は、０．０１μｓ以上とすることが好ましい。その理由は以下のとおりである。時刻ｔ３において、転送トランジスタＭ１１のゲート電極に入力される制御信号ＴＸ１がハイレベルからローレベルに変化する。そのため、時刻ｔ３の直後は、制御信号ＴＸ１の電位変化の影響により浮遊拡散領域ＦＤの電位が一時的に低下する。浮遊拡散領域ＦＤの電位が時刻ｔ３直前の電位に戻るまでの待機時間を確保するため、時刻ｔ３〜ｔ４の期間は、０．０１μｓ以上とすることが好ましい。以上により、時刻ｔ３〜ｔ４の期間は、０．０１μｓ以上、１μｓ以下とすることが好ましく、０．０１μｓ以上、０．５μｓ以下とすることがさらに好ましい。
【００３８】
次に、時刻ｔ６〜ｔ９の期間において、フォトダイオードＤ２のリセットが行われる。フォトダイオードＤ１の場合と同様に、２回のリセットが行われる。フォトダイオードＤ２及び転送トランジスタＭ１２の構造は図２（ａ）と同様であり、静電ポテンシャルの分布は、図２（ｂ）、図２（ｃ）及び図２（ｄ）と同様である。よって、これらについては詳細な説明を省略する。
【００３９】
時刻ｔ６において、制御信号φＴＸ２がハイレベルになり、転送トランジスタＭ１２がオンになる。これにより、画素部１の２行目のフォトダイオードＤ２に蓄積された電荷が浮遊拡散領域ＦＤに転送される。時刻ｔ７において、制御信号φＴＸ２がローレベルになり、転送トランジスタＭ１２がオフになる。これにより、１回目のリセットが終了する。
【００４０】
時刻ｔ８において、制御信号φＴＸ２が再びハイレベルになり、転送トランジスタＭ１２がオンになる。時刻ｔ９において、制御信号φＴＸ２がローレベルになり、転送トランジスタＭ１２がオフになる。これにより、２回目のリセットが終了する。
【００４１】
時刻ｔ１０において、制御信号φＳＥＬ１がハイレベルになり、選択トランジスタＭ４１がオンになる。これにより、画素部１の１行目と２行目が選択され、浮遊拡散領域ＦＤに転送された電荷に応じた電圧信号が列信号線６に出力される状態となる。また、同時刻において、制御信号φＳＧがハイレベルになり、スイッチＳＧがオンになる。ゲインアンプＧＡの反転入力端子と出力端子が接続され、ゲインアンプＧＡは、基準電位Ｖｒｅｆに対するボルテージフォロア状態になる。
【００４２】
さらに、時刻ｔ１０において、制御信号φＳＳＮ、φＳＳＰはハイレベルになり、スイッチＳＳＮ、ＳＳＰはオンとなる。また、同時刻において制御信号φＳＢＮ、φＳＢＰはローレベルであるため、スイッチＳＢＮ、ＳＢＰはオフである。したがって、時刻ｔ１０において、リセット電位入力容量素子ＣＮ１と輝度電位入力容量素子ＣＰ１に信号を書き込むことができる状態（サンプリングモード）になる。
【００４３】
時刻ｔ１０において、制御信号φＳＮ１、φＳＰ１がハイレベルになり、スイッチＳＮ１、ＳＰ１はオンになる。これにより、基準電位ＶｒｅｆがゲインアンプＧＡを介して、リセット電位入力容量素子ＣＮ１と輝度電位入力容量素子ＣＰ１に書き込まれる。
【００４４】
なお、制御信号φＳＧ、φＳＮ１、φＳＰ１、φＳＢＮ、φＳＢＰ、φＳＳＮ、φＳＳＰ、φＳＮ２、φＳＰ２、φＳＮ３１、φＳＰ３１、φＳＮ３２、φＳＰ３２のハイレベルの電圧は５Ｖであり、ローレベルの電圧は０Ｖである。
【００４５】
時刻ｔ１１において、制御信号φＲＥＳ１がローレベルになり、リセットトランジスタＭ２１がオフになる。これにより、浮遊拡散領域ＦＤは電気的に浮遊状態となる。また、制御信号φＳＮ１、φＳＰ１がローレベルになり、スイッチＳＮ１、ＳＰ１がオフになる。これにより、リセット電位入力容量素子ＣＮ１と輝度電位入力容量素子ＣＰ１への基準電位Ｖｒｅｆの書き込みが終了する。
【００４６】
時刻ｔ１２において、制御信号φＳＧがローレベルになり、スイッチＳＧがオフになる。これにより、ゲインアンプＧＡの反転入力端子と出力端子の間にフィードバック容量素子Ｃｆが接続された状態となるため、ゲインアンプＧＡのゲインは（Ｃｉ／Ｃｆ）となる。
【００４７】
時刻ｔ１３において、制御信号φＳＮ１がハイレベルになり、スイッチＳＮ１がオンになる。これにより、浮遊拡散領域ＦＤのリセット電位が、リセット電位入力容量素子ＣＮ１に書き込まれ始める。なお、このリセット電位とは、フォトダイオードＤ１、Ｄ２の電荷が浮遊拡散領域ＦＤに転送される前の電位である。時刻ｔ１４において、制御信号φＳＮ１がローレベルになり、スイッチＳＮ１がオフになる。これにより、リセット電位入力容量素子ＣＮ１への浮遊拡散領域ＦＤのリセット電位の書き込みが終了する。
【００４８】
時刻ｔ１５において、制御信号φＴＸ１がハイレベルになり、転送トランジスタＭ１１がオンになる。これにより、時刻ｔ１５までの期間にフォトダイオードＤ１への光照射によって蓄積された電荷が浮遊拡散領域ＦＤに転送される。すなわち、この転送は電子後幕シャッタに相当する。浮遊拡散領域ＦＤの電位は、フォトダイオードＤ１から転送された電荷量に応じて低下する。また、同時刻において、制御信号φＳＰ１がハイレベルになり、スイッチＳＰ１がオンになる。浮遊拡散領域ＦＤに転送された電荷に応じて低下した電位が、増幅トランジスタＭ３１を介して、輝度電位入力容量素子ＣＰ１に書き込まれ始める。
【００４９】
ここで、フォトダイオードＤ１から浮遊拡散領域ＦＤに転送される電荷は、時刻ｔ５〜ｔ１５までの期間に光電効果により生成された電荷である。したがって、時刻ｔ５〜ｔ１５の時間がフォトダイオードＤ１の光蓄積期間（２０μｓ）である。
【００５０】
時刻ｔ１６において、制御信号φＴＸ１がローレベルとなり、転送トランジスタＭ１１がオフになる。これにより、フォトダイオードＤ１への光照射で蓄積された電荷の浮遊拡散領域ＦＤへの転送が終了する。すなわち、時刻ｔ１５〜ｔ１６が、フォトダイオードＤ１への光照射によって蓄積された電荷がフォトダイオードＤ１から浮遊拡散領域ＦＤへ転送される期間である。
【００５１】
時刻ｔ１７において、制御信号φＳＰ１がローレベルとなり、スイッチＳＰ１がオフになる。これにより、輝度電位入力容量素子ＣＰ１への輝度電位の書き込みが終了する。時刻ｔ１８において、制御信号φＳＢＮ、φＳＢＰがハイレベルとなり、スイッチＳＢＮ、ＳＢＰがオンになる。また、制御信号φＳＳＮ、φＳＳＰはローレベルとなり、スイッチＳＳＮ、ＳＳＰはオフになる。これらのスイッチの切り替えにより、リセット電位アンプＡＮ及び輝度電位アンプＡＰは信号読み出しモードになる。すなわち、リセット電位入力容量素子ＣＮ１及び輝度電位入力容量素子ＣＰ１に書き込まれた電位が、リセット電位アンプＡＮ及び輝度電位アンプＡＰからそれぞれ出力される。
【００５２】
時刻ｔ１９において、制御信号φＳＮ２がハイレベルとなり、スイッチＳＮ２がオンになる。これにより、リセット電位入力容量素子ＣＮ１に書き込まれたリセット電位が、リセット電位アンプＡＮによりリセット電位保持容量素子ＣＮ２に書き込まれ始める。同様に、制御信号φＳＰ２がハイレベルとなり、スイッチＳＰ２がオンになる。これにより、輝度電位入力容量素子ＣＰ１に書き込まれたフォトダイオードＤ１の輝度電位が輝度電位アンプＡＰにより輝度電位保持容量素子ＣＰ２に書き込まれ始める。
【００５３】
時刻ｔ２０において、制御信号φＳＮ２、φＳＰ２がローレベルになり、リセット電位保持容量素子ＣＮ２と輝度電位保持容量素子ＣＰ２へのリセット電位と輝度電位の書き込みが終了する。
【００５４】
時刻ｔ２１以降、単位画素３では２行目のフォトダイオードＤ２からの信号読み出しのため、再び浮遊拡散領域ＦＤのリセットが行われる。２行目のフォトダイオードＤ２からの信号読み出しと１行目の信号出力は並行して行われる。
【００５５】
時刻ｔ２１において、制御信号φＲＥＳ１がハイレベルとなり、リセットトランジスタＭ２１がオンになる。すると、浮遊拡散領域ＦＤは、（ＶＤＤ−リセットトランジスタＭ２１の閾値電位）の電位にリセットされる。また、制御信号φＳＢＰがローレベルとなり、スイッチＳＢＰがオフになる。これとともに、制御信号φＳＳＰがハイレベルとなり、スイッチＳＳＰがオンになる。これにより、輝度電位アンプＡＰがサンプリングモードとなり、輝度電位入力容量素子ＣＰ１に信号を書き込むことができる状態になる。
【００５６】
これと並行して、時刻ｔ２１において、制御信号φＳＮ３１、φＳＰ３１がハイレベルとなり、スイッチＳＮ３１、ＳＰ３１がオンになる。リセット電位保持容量素子ＣＮ２と輝度電位保持容量素子ＣＰ２に蓄積された１行１列目のリセット電位と輝度電位が、それぞれリセット電位用水平信号線７と輝度電位用水平信号線８に読み出される。この読み出しの際の電圧ゲインは、輝度電位保持容量素子ＣＰ２の容量値をＣ１、リセット電位用水平信号線７と輝度電位用水平信号線８の有する容量値をＣ２とした場合に、（Ｃ１／（Ｃ１＋Ｃ２））で表される。
【００５７】
リセット電位出力回路ＢＲ及び輝度電位出力回路ＢＶは、リセット電位用水平信号線７と輝度電位用水平信号線８を介して入力された１行１列目のリセット電位と輝度電位を、撮像装置の出力端子ＯＵＴＮ、ＯＵＴＰからそれぞれ出力する。リセット電位と輝度電位は、不図示の出力信号処理部に入力される。出力信号処理部では、輝度電位とリセット電位の差分を取得してリセットノイズ等を除去する相関２重サンプリングが行われる。
【００５８】
以上により、時刻ｔ１０〜ｔ２１の期間に、１行分の輝度電位とリセット電位の読み出しが行われる。すなわち、この期間が１水平走査期間であり、同様の読み出しが画素の行数分繰り返される。
【００５９】
時刻ｔ２２において、制御信号φＳＮ３２、φＳＰ３２がハイレベルになり、１行２列目のスイッチＳＮ３２、ＳＰ３２がオンになる。これにより、リセット電位保持容量素子ＣＮ２と輝度電位保持容量素子ＣＰ２に蓄積された１行２列目のリセット電位と輝度電位が、それぞれリセット電位用水平信号線７と輝度電位用水平信号線８に読み出される。１行１列目と同様に、１行２列目のリセット電位と輝度電位が、撮像装置の出力端子ＯＵＴＮ、ＯＵＴＰから出力される。
【００６０】
時刻ｔ２３において、輝度電位とリセット電位の出力が１行目の最終列まで終了する。すなわち、時刻ｔ２１〜ｔ２３までの期間が、画素部１の１行目の輝度電位とリセット電位の出力期間となる。以下、同様の処理が画素部１内の画素の行数分繰り返される。
【００６１】
上述のようにフォトダイオードＤ１、Ｄ２から浮遊拡散領域ＦＤへの電荷の転送効率が不十分な場合、光蓄積期間以外の期間にフォトダイオードＤ１、Ｄ２に蓄積された電荷がフォトダイオードのリセットにおいて完全に排出されないことがある。このような場合、光蓄積期間に蓄積される電荷に対し光蓄積期間以外の期間に蓄積された電荷が混入するため、残像及び光シェーディングの原因になり得る。図２（ａ）〜図２（ｄ）を参照して説明した理由により、フォトダイオードＤ１、Ｄ２のリセット時に、浮遊拡散領域ＦＤの電位（ＶＦＤ: Voltage of Floating Diffusion）を高くするほど転送効率が向上する。したがって、ＶＦＤを高くすることにより、残像及び光シェーディングが低減され得る。
【００６２】
時刻ｔ１〜ｔ５の期間において、制御信号φＴＸ１、φＲＥＳ１の動作タイミングを４通りに変化させた場合のＶＦＤの時間変化が図４（ａ）〜図４（ｄ）に示されている。図４（ａ）〜図４（ｄ）における時刻ｔ１〜ｔ５は図２及び図３の時刻ｔ１〜ｔ５に対応するものである。すなわち、時刻ｔ１において、フォトダイオードＤ１のカソード領域１３は電荷で満たされており、時刻ｔ１〜ｔ５の期間にこの電荷を浮遊拡散領域ＦＤに転送するリセットが行われる。なお、これらのＶＦＤの時間変化は、回路シミュレーションにより算出することができる。
【００６３】
図４（ａ）は、図３の一部を抜き出したタイミングチャートと浮遊拡散領域ＦＤの電位のグラフである。すなわち、制御信号φＴＸ１は時刻ｔ２〜ｔ３の期間及び時刻ｔ４〜ｔ５の期間においてハイレベルであり、その他の期間はローレベルである。また、制御信号φＲＥＳ１は時刻ｔ１〜ｔ５の間は常にハイレベルである。
【００６４】
時刻ｔ１において、電源電圧ＶＤＤを供給する電源からリセットトランジスタＭ２１を介して浮遊拡散領域ＦＤにサブスレッショルド電流が流れている。したがって、時刻ｔ２以前の期間においては、時間の経過とともに少しずつＶＦＤが上昇する。
【００６５】
時刻ｔ２において、制御信号φＴＸ１がハイレベルになり、転送トランジスタＭ１１がオフからオンになる。この際の電位の変動によって一時的にＶＦＤが高くなる。しかしながら、転送トランジスタＭ１１がオンになるとフォトダイオードＤ１のカソード領域１３から電荷が浮遊拡散領域ＦＤに転送されるため、時刻ｔ２の直後にＶＦＤは低下する。リセットトランジスタＭ２１はオンであるため、浮遊拡散領域ＦＤに転送された電荷の多くはリセットトランジスタＭ２１を介してＶＤＤに流れ、排出される。これにより、ＶＦＤ、すなわちリセットトランジスタＭ２１のソース電位が再び上昇する。ＶＦＤが高くなり、リセットトランジスタＭ２１のゲート・ソース間電圧（Ｖｇｓ）が閾値電圧よりも低くなると、リセットトランジスタＭ２１を流れる電流は非常に少なくなる。つまり、リセットトランジスタＭ２１は実質的にオフしている。そのときの電位をＶａ（＝ＶＤＤ−リセットトランジスタＭ２１の閾値電位）とする。
【００６６】
時刻ｔ３において、制御信号φＴＸ１がローレベルになり、転送トランジスタＭ１１がオンからオフになる。この際の電位の変動によって一時的にＶＦＤが低下する。しかしながら、ＶＦＤが低くなるとＶｇｓが高くなり、再びリセットトランジスタＭ２１に多くの電流が流れるようになるため、ＶＦＤは再びＶａ付近まで上昇する。
【００６７】
時刻ｔ４において、制御信号φＴＸ１がハイレベルになり、転送トランジスタＭ１１がオフからオンになる。２回目のリセットで転送される電荷は少なくいリセットトランジスタＭ２１が実質的にオフしているため、転送トランジスタＭ１１が再びオンになる際の電位変動によりＶＦＤは大きく上昇する。これにより、１回目のリセットでポテンシャルポケット１６に捕獲された電荷が浮遊拡散領域ＦＤに転送されるため、転送効率が向上する。
【００６８】
図４（ｂ）及び図４（ｃ）は、本実施形態の比較例に係るタイミングチャート及び浮遊拡散領域ＦＤの電位のグラフである。図４（ｂ）及び図４（ｃ）に示される２つの比較例は本実施形態と動作タイミングの一部が異なる。
【００６９】
図４（ｂ）のタイミングチャートは、時刻ｔ３〜ｔ４の期間の制御信号φＴＸ１がハイレベルである点が図４（ａ）のタイミングチャートと異なる。これは、フォトダイオードのリセットが１回しか行われないのと同じであるため、時刻ｔ４〜ｔ５の期間にＶＦＤが高くなることはない。したがって、残像及び光シェーディングの低減効果は十分に得られない。
【００７０】
図４（ｃ）のタイミングチャートは、時刻ｔ３〜ｔ４の期間の制御信号φＲＥＳ１がローレベルである点が図４（ａ）のタイミングチャートと異なる。この場合、リセットトランジスタＭ２１が時刻ｔ３〜ｔ４の期間オフになるため、ＶＦＤは大幅に低下する。その後、時刻ｔ４において、転送トランジスタＭ１１がオンになる。これにより、ＶＦＤは上昇するが、時刻ｔ３〜ｔ４の期間にＶＦＤが低下した影響により、ＶＦＤの上昇量は不十分となり、残像及び光シェーディングの低減効果は十分に得られない。
【００７１】
図４（ｄ）は、本実施形態の変形例に係るタイミングチャート及び浮遊拡散領域ＦＤの電位のグラフである。図４（ｄ）に示す変形例は本実施形態と動作タイミングの一部が異なる。
【００７２】
図４（ｄ）のタイミングチャートは、時刻ｔ２以前及び時刻ｔ５以降の期間の制御信号φＲＥＳ１がローレベルである点が図４（ａ）のタイミングチャートと異なる。この場合、時刻ｔ１でのＶＦＤが、図４（ａ）の実施形態よりも低い。そのため、フォトダイオードの１回目（時刻ｔ２〜ｔ３の時間）のリセットにおいて、カソード領域１３から浮遊拡散領域ＦＤに転送される電荷の数が、図４（ａ）より少なくなる。しかしながら、時刻ｔ３〜ｔ４の期間のＶＦＤは図４（ｂ）及び図４（ｃ）に示された比較例よりも大幅に向上する。したがって、図４（ｄ）の変形例においても転送効率向上の効果は十分に得られる。
【００７３】
以上により、図４（ａ）又は図４（ｄ）に示した本実施形態の構成によれば、図４（ｂ）及び図４（ｃ）に示した比較例と比べ、フォトダイオードで生成された電荷の浮遊拡散領域への転送効率が大幅に向上する。これにより、残像及び光シェーディングを改善した固体撮像装置を提供することができる。また、図４（ａ）に示した構成の方が、図４（ｄ）の構成と比べて２回目の転送期間におけるＶＦＤが高いため、より残像及び光シェーディングを改善することができる。
【００７４】
本実施形態の撮像装置は、メカニカルシャッタを用いない場合により好適に用いることができる。メカニカルシャッタを用いない場合、光蓄積期間以外の期間にはフォトダイオードに電荷が蓄積され続けるため、フォトダイオードのリセット時に転送すべき電荷の量が多くなる。したがって、ポテンシャルポケット１６への電荷の捕獲が生じやすく、効果がより顕著に現れるためである。
【００７５】
なお、本実施形態の説明において、画素部１に含まれるトランジスタはｎ型のＭＯＳトランジスタであり、カソード領域１３及び浮遊拡散領域ＦＤもｎ型領域であるため、生成及び転送される電荷は電子であるとしたが、これに限定されない。上述の説明における導電型を逆にすることで、生成及び転送される電荷を正孔に変えた場合であっても、本発明の効果が得られる。
【００７６】
（第２の実施形態）
図５は、第２の実施形態に係る撮像装置のタイミングチャートである。第１の実施形態の図３のタイミングチャートとの違いは、時刻ｔ３とｔ５において、制御信号φＴＸ１がローレベルとなるときのパルスの立ち下りが緩やかになっている点である。同様に、時刻ｔ７とｔ９において、制御信号φＴＸ２がローレベルになるときのパルスの立ち下りも緩やかになっている。すなわち、制御信号φＴＸ１、φＴＸ２がハイレベルからローレベルに変化する時間がローレベルからハイレベルに変化する時間よりも長い。換言すると、転送トランジスタＭ１１、Ｍ１２のオンからオフへの移行が緩やかになっている。これにより、ポテンシャルポケット１６に捕獲された電子が、カソード領域１３に戻りにくく、かつ浮遊拡散領域ＦＤに流れ込みやすくなる。したがって、残像及び光シェーディングの低減効果がより向上する。
【００７７】
なお、図５では、１回目のリセットと２回目のリセットの両方において制御信号φＴＸ１、ＴＸ２がローレベルとなるときのパルスの立ち下りが緩やかになっている。両方のパルスの立下りを緩やかにすることは必須ではなく、いずれか一方であっても効果が得られる。しかしながら、両方のパルスの立ち下りを緩やかにすることがより好ましい。
【００７８】
（第３の実施形態）
図６は、第３の実施形態に係る撮像装置のタイミングチャートである。第２の実施形態の図５のタイミングチャートとの違いは、時刻ｔ１６において、制御信号φＴＸ１がローレベルとなるときのパルスの立ち下りも緩やかになっている点である。すなわち、時刻ｔ１６においても制御信号φＴＸ１がハイレベルからローレベルに変化する時間がローレベルからハイレベルに変化する時間よりも長くなっている。これにより、光蓄積期間にカソード領域１３に蓄積された電荷の浮遊拡散領域１２への転送効率が向上する。したがって、低輝度リニアリティ及びダークシェーディング特性が向上する。
【００７９】
（第４の実施形態）
図７は、第４の実施形態に係る撮像装置のタイミングチャートである。第２の実施形態の図５のタイミングチャートとの違いは、時刻ｔ１５ａ〜ｔ１６ｂの期間において、制御信号φＴＸ１が２回ハイレベルになる点である。より具体的には、制御信号φＴＸ１は、時刻ｔ１５ａにハイレベルになり、時刻ｔ１６ａにローレベルになる。これに続いて、制御信号φＴＸ１は、時刻ｔ１５ｂにハイレベルになり、時刻ｔ１６ｂにローレベルになる。これにより、フォトダイオードのリセット時及び光蓄積期間後の読み出し時のいずれも制御信号φＴＸ１が２回ハイレベルになる。換言すると、フォトダイオードのリセット時にφＴＸ１がハイレベルになる回数と光蓄積期間後の読み出し時にφＴＸ１がハイレベルになる回数が同一である。このようにすることで、制御信号φＴＸ１の動作が統一化され、パルス設計が容易になる。よって、タイミングジェネレータの設計が容易になり、コストが削減される。
【００８０】
（第５の実施形態）
図８は、第５の実施形態に係る撮像装置のタイミングチャートである。第１の実施形態の図３のタイミングチャートとの違いは、時刻ｔ２〜ｔ５の１行目のフォトダイオードＤ１のリセットのときに、並行して２行目のフォトダイオードＤ２のリセットも行われる点である。また、画素部１内の他の行のフォトダイオードのリセットを行ってもよく、画素部１に含まれるすべての行のフォトダイオードのリセットを行ってもよい。このように、光蓄積期間以外の期間にも、フォトダイオードのリセットを行うことにより、光蓄積期間以外の期間にフォトダイオードに蓄積されていく電荷を定期的に減少させることができる。これにより、残像及び光シェーディングの低減効果がより向上する。
【００８１】
（第６の実施形態）
上述の第１の実施形態〜第５の実施形態として述べた撮像装置は種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図９に、撮像システムの一例としてデジタルスチルカメラに本発明の第１の実施形態〜第５の実施形態のいずれかの撮像装置を適用した撮像システムの模式図を示す。
【００８２】
図９に例示した撮像システムは、撮像装置１５４、レンズの保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は撮像装置１５４に光を集光する光学系である。また、図９に例示した撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。
【００８３】
出力信号処理部１５５は、撮像装置１５４が出力するアナログ信号をデジタル信号に変換するＡＤ変換、輝度電位とリセット電位の差分を取得する相関２重サンプリングなどを行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。図７に例示した撮像システムはさらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに撮像システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は撮像システムに内蔵されていてもよく、着脱可能であってもよい。
【００８４】
さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは撮像システムの外部から入力されてもよい。すなわち、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。以上のように、本実施形態の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。
【符号の説明】
【００８５】
２      垂直走査回路（制御部）
Ｄ１    フォトダイオード（光電変換部）
ＦＤ    浮遊拡散領域
Ｍ１１  転送トランジスタ
Ｍ２１  リセットトランジスタ
【図１】
2016100819.tif 000003
【図２】
2016100819.tif 000004
【図３】
2016100819.tif 000005
【図４】
2016100819.tif 000006
【図５】
2016100819.tif 000007
【図６】
2016100819.tif 000008
【図７】
2016100819.tif 000009
【図８】
2016100819.tif 000010
【図９】
2016100819.tif 000011