(57)【要約】【課題】ホールドエラーにおけるタイミング故障のずれを生む要因を特定する。【解決手段】実施形態のタイミング故障解析方法は、コンピュータが、チップの設計情報と、チップのディレイテストの結果とに基づいて、ディレイテストでフェイルしたチップ内の要素ごとに、要素を受信側とし、送信側の要素から信号伝播するデータパスにおいて予め設計されたホールドマージンを抽出する処理を実行し、受信側の要素のクロックパスの特徴に基づいた特徴ベクトルと、送信側の要素のクロックパスの特徴に基づいた特徴ベクトルとを抽出する処理を実行し、受信側の要素のクロックパスの特徴ベクトルおよび送信側の要素のクロックパスの特徴ベクトルの差分と、ホールドマージンとをもとに、各要素の特徴に対して遅延ずれを見積もるモデルを作成する処理を実行し、作成されたモデルをもとにフェイルの要因となる特徴を分析する処理を実行する。【選択図】図２
2016151564.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータが、
チップの設計情報と、前記チップのディレイテストの結果とに基づいて、前記ディレイテストでフェイルしたチップ内の要素ごとに、当該要素を受信側とし、送信側の要素から信号伝播するデータパスにおいて予め設計されたホールドマージンと、前記受信側の要素のクロックパスの特徴に基づいた特徴ベクトルと、前記送信側の要素のクロックパスの特徴に基づいた特徴ベクトルとを抽出し、
前記受信側の要素のクロックパスの特徴ベクトルおよび前記送信側の要素のクロックパスの特徴ベクトルの差分と、前記ホールドマージンとをもとに、各要素の特徴に対して遅延ずれを見積もるモデルを作成し、
前記作成されたモデルをもとにフェイルの要因となる特徴を分析する
処理を実行することを特徴とするタイミング故障解析方法。
【請求項２】
前記抽出する処理は、前記データパスの特徴に基づいた特徴ベクトルを抽出し、
前記モデルを作成する処理は、前記データパスの特徴に基づいた特徴ベクトルを含めて遅延ずれを見積もるモデルを作成する
ことを特徴とする請求項１に記載にタイミング故障解析方法。
【請求項３】
前記抽出する処理は、前記ディレイテストでフェイルまたはパスしたチップ内の要素ごとに、前記ホールドマージンと、前記受信側の要素のクロックパスの特徴ベクトルと、前記送信側の要素のクロックパスの特徴ベクトルとを抽出し、
前記モデルを作成する処理は、前記フェイルまたはパスしたチップ内の要素ごとの、前記受信側の要素のクロックパスの特徴ベクトルおよび前記送信側の要素のクロックパスの特徴ベクトルの差分と、前記ホールドマージンとを教師データとし、フェイルまたはパスを識別する識別モデルを作成し、
前記分析する処理は、作成された識別モデルをもとにフェイルの要因となる特徴を分析する
ことを特徴とする請求項１又は２に記載のタイミング故障解析方法。
【請求項４】
チップの設計情報と、前記チップのディレイテストの結果とに基づいて、前記ディレイテストでフェイルしたチップ内の要素ごとに、当該要素を受信側とし、送信側の要素から信号伝播するデータパスにおいて予め設計されたホールドマージンと、前記受信側の要素のクロックパスの特徴に基づいた特徴ベクトルと、前記送信側の要素のクロックパスの特徴に基づいた特徴ベクトルとを抽出する抽出部と、
前記受信側の要素のクロックパスの特徴ベクトルおよび前記送信側の要素のクロックパスの特徴ベクトルの差分と、前記ホールドマージンとをもとに、各要素の特徴に対して遅延ずれを見積もるモデルを作成する作成部と、
前記作成されたモデルをもとにフェイルの要因となる特徴を分析する分析部と
を有することを特徴とするタイミング故障解析装置。
【請求項５】
コンピュータに、
チップの設計情報と、前記チップのディレイテストの結果とに基づいて、前記ディレイテストでフェイルしたチップ内の要素ごとに、当該要素を受信側とし、送信側の要素から信号伝播するデータパスにおいて予め設計されたホールドマージンと、前記受信側の要素のクロックパスの特徴に基づいた特徴ベクトルと、前記送信側の要素のクロックパスの特徴に基づいた特徴ベクトルとを抽出し、
前記受信側の要素のクロックパスの特徴ベクトルおよび前記送信側の要素のクロックパスの特徴ベクトルの差分と、前記ホールドマージンとをもとに、各要素の特徴に対して遅延ずれを見積もるモデルを作成し、
前記作成されたモデルをもとにフェイルの要因となる特徴を分析する
処理を実行させることを特徴とするタイミング故障解析プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、タイミング故障解析方法、タイミング故障解析装置およびタイミング故障解析プログラムに関する。
【背景技術】
【０００２】
従来、ＬＳＩ（Large  Scale  Integration）等の集積回路（以下、チップと呼ぶ）を設計する際には、プロセスの微細化に伴って、実際に製造された実チップが、設計段階での基準性能値つまりスペックを満たせない場合がある。一例として、設計段階でシミュレーションツール等によって算出された、設計対象のチップ中のパス遅延の予測値と、実チップにおいて実際に得られるパス遅延値（真値）とにずれ（タイミング故障）が生じ、実チップが設計段階でのスペックを満たせなくなる場合がある。
【０００３】
したがって、チップの設計時には、量産や歩留まり向上までの期間・工数を削減するために、タイミング故障の解析を行い、タイミング故障を引き起こす要因を特定する。このタイミング故障の解析に用いられる技術として、スピードパス解析がある。スピードパス解析は、フリップフロップ（以下、ＦＦと略す）等のチップ内の要素間で信号伝播経路となるパスにおいて発生する遅延の、遅延試験（ディレイテスト）での測定値と設計時における予測値との間のずれの要因を特定する技術である。スピードパス解析では、上記ずれと、ずれを生む要因の候補である特徴集合を入力として、スピードパス解析対象の各パスに対する線形の回帰式を用いて各特徴の重み値が算出され、ずれを生む要因が特定される。ずれを生む要因の候補である特徴の例としては、セルの種類（Ｈｉｇｈ−Ｖｔｈ等）、配線層での配線長、その他レイアウト情報（隣接密配線長等）がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１６３３５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の従来技術では、ホールドエラーにおけるタイミング故障について、ずれを生む要因を特定することが困難である。
【０００６】
例えば、送信ＦＦからデータパスを介して送信されるデータを受信ＦＦで受信する場合にホールドエラーを引き起こすケースとしては、データパスを設計値より早くデータが通過してしまう第１のケースがある。また、受信ＦＦのクロックパス（ＣＬＫパス）に遅延故障が生じる第２のケースがある。しかしながら、ＣＬＫパスの遅延はディレイテストでは得られない。よって、スピードパス解析を用いてＣＬＫパスに含まれるタイミング故障、例えば第２のケースの要因を推定することは困難である。
【０００７】
１つの側面では、ホールドエラーにおけるタイミング故障のずれを生む要因を特定可能とするタイミング故障解析方法、タイミング故障解析装置およびタイミング故障解析プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１の案では、タイミング故障解析方法は、コンピュータが、チップの設計情報と、チップのディレイテストの結果とに基づいて、ディレイテストでフェイルしたチップ内の要素ごとに、要素を受信側とし、送信側の要素から信号伝播するデータパスにおいて予め設計されたホールドマージンを抽出する処理を実行する。また、タイミング故障解析方法は、コンピュータが、受信側の要素のクロックパスの特徴に基づいた特徴ベクトルと、送信側の要素のクロックパスの特徴に基づいた特徴ベクトルとを抽出する処理を実行する。また、タイミング故障解析方法は、コンピュータが、受信側の要素のクロックパスの特徴ベクトルおよび送信側の要素のクロックパスの特徴ベクトルの差分と、ホールドマージンとをもとに、各要素の特徴に対して遅延ずれを見積もるモデルを作成する処理を実行する。また、タイミング故障解析方法は、コンピュータが、作成されたモデルをもとにフェイルの要因となる特徴を分析する処理を実行する。
【発明の効果】
【０００９】
本発明の１実施態様によれば、ホールドエラーにおけるタイミング故障のずれを生む要因を特定できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態にかかるタイミング故障解析装置の構成を例示するブロック図である。
【図２】図２は、実施形態にかかるタイミング故障解析装置の機能構成を例示するブロック図である。
【図３】図３は、データパスおよびＣＬＫパスを説明する説明図である。
【図４】図４は、実施形態にかかるタイミング故障解析装置の動作を例示するフローチャートである。
【図５】図５は、抽出処理を例示するフローチャートである。
【図６】図６は、特徴量を説明する説明図である。
【図７】図７は、特徴ベクトルを説明する説明図である。
【図８】図８は、ホールドエラーの要因の出力例を説明する説明図である。
【図９】図９は、実施形態にかかるタイミング故障解析装置の動作の変形例を示すフローチャートである。
【図１０】図１０は、識別モデルの作成処理を例示するフローチャートである。
【図１１】図１１は、実施形態にかかるタイミング故障解析装置のハードウェア構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施形態にかかるタイミング故障解析方法、タイミング故障解析装置およびタイミング故障解析プログラムを説明する。実施形態において同一の機能を有する構成には同一の符号を付し、重複する説明は省略する。なお、以下の実施形態で説明するタイミング故障解析方法、タイミング故障解析装置およびタイミング故障解析プログラムは、一例を示すに過ぎず、実施形態を限定するものではない。また、以下の各実施形態は、矛盾しない範囲内で適宜組みあわせてもよい。
【００１２】
図１は、実施形態にかかるタイミング故障解析装置１の構成を例示するブロック図である。図１に示すタイミング故障解析装置１は、実チップに対するディレイテストの結果に基づき、タイミング故障の要因を推定するタイミング故障解析を行うものである。タイミング故障解析では、実チップに対するディレイテストの結果に基づき、実チップで遅延ずれ（タイミング故障）が発生した複数の要素（ＦＦ）について、タイミング故障の要因を推定する。
【００１３】
具体的には、タイミング故障解析装置１は、チップの設計情報およびこのチップに対するディレイテストの結果をもとに、チップ内の要素の各特徴が遅延ずれに寄与する重みの関係を示す関数（モデル）を回帰分析によって得る。そして、タイミング故障解析装置１は、回帰分析によって得られたモデルにおいて、遅延ずれに対する寄与度が大きくなる重みの大きな特徴をタイミング故障の要因と推定する。
【００１４】
タイミング故障解析装置１は、ＰＣ（Personal  Computer）等であり、入力部１０、出力部２０、処理部３０および記憶部４０を有する。
【００１５】
入力部１０は、各種情報を処理部３０に入力する。例えば、入力部１０は、ユーザの指示を受け付けて、受け付けた指示に従って、通信により外部装置から各種情報を取得し、取得した各種情報を処理部３０に入力する。入力部１０は、マウスやキーボードなどの操作受付デバイスであってもよい。具体例を挙げて説明すると、入力部１０は、タイミング故障解析を行うチップの設計情報およびチップのディレイテストにかかる情報を処理部３０に入力する。
【００１６】
出力部２０は、各種の情報を出力する。例えば、出力部２０は、処理部３０によるタイミング故障解析の結果を表示装置に表示する。なお、出力部２０は、タイミング故障解析の結果を音声で出力してもよい。出力部２０のデバイスの一例としては、ＬＣＤ（Liquid  Crystal  Display）やＣＲＴ（Cathode  Ray  Tube）などの表示デバイスや、音声を出力する音声出力デバイスが挙げられる。
【００１７】
処理部３０は、ＣＰＵ（Central  Processing  Unit）等であり、タイミング故障解析プログラムを実行することにより、作成部３１および解析部３２としての機能を果たす。
【００１８】
記憶部４０は、各種情報を記憶する。例えば、記憶部４０は、処理部３０で実行されるタイミング故障解析プログラムを記憶する。また、記憶部４０は、入力部１０より入力されたタイミング故障解析を行うチップの設計情報およびチップのディレイテストにかかる情報を記憶する。
【００１９】
図２は、実施形態にかかるタイミング故障解析装置の機能構成を例示するブロック図である。
【００２０】
図２に示すように、作成部３１は、入力部１０より入力されたタイミング故障解析を行うチップの設計情報およびチップのディレイテストにかかる情報をもとに、解析部３２がタイミング故障解析に用いる中間データを作成する。具体的には、作成部３１は、抽出部３１１、特徴ベクトル化部３１２およびタイミング解析部３１３を有し、ネットリスト５１、配置配線データ５２、テストパターン５３および遅延情報ファイル５４の入力を受けて特徴ベクトル６１およびホールドマージン６２を作成する。
【００２１】
ネットリスト５１は、チップ上における各要素に関する情報や、各要素の接続関係を含む、端子間の接続情報を保持している。配置配線データ５２は、チップ上において各要素を接続する配線の配置情報を保持している。
【００２２】
テストパターン５３は、ディレイテストに用いられる情報である。例えば、テストパターン５３は、ディレイテストの際に、回路動作の基準となるテストクロックの周期やタイミング、テストクロックの名称が定義された情報を含む。また、テストパターン５３は、ディレイテスト対象の回路網に対して外部から動作変化させる外部入力端子の名称、外部入力端子に入力される信号のパターン、外部入力端子にパターンを入力するタイミングが定義された情報を含む。また、テストパターン５３は、ディレイテスト対象の回路網内の各回路によって加工された情報を出力する外部出力端子の名称、および上記のパターンを外部入力端子に入力した場合に、外部出力端子から出力されると期待された値である期待値が定義された情報を含む。また、テストパターン５３は、外部出力端子から出力された信号の値と、期待値とが、相違があるか否かを判定するタイミングが定義された情報を含む。
【００２３】
遅延情報ファイル５４は、ＳＤＦ（Standard  Delay  Format）のファイルであり、信号がチップの要素に入力してから当該要素から出力されるまでの時間の予測値や他所広範囲を、要素の種類（セルタイプ）ごとに遅延情報として保持している。この遅延情報は、各要素の設計情報に基づいて予め算出される。
【００２４】
特徴ベクトル６１は、チップ内の要素ごとに、当該要素のデータパスおよびＣＬＫパスの特徴をベクトル化したデータである。特徴ベクトル６１としてベクトル化される特徴は、チップの設計値と実測値との間でずれを生じさせそうな要素としてユーザが事前に定義したものであってよい。例えば、ベクトル化される特徴としては、セルタイプの数（ＣＬＫパスに含まれるＨｉｇｈ  Ｖｔｈセルの数）、配線長（Ｘ層目の配線長）などがある。ホールドマージン６２は、チップ内の要素ごとに、当該要素がデータをホールドする際のマージンとして予め設計されている設計値である。
【００２５】
解析部３２は、回帰式作成部３２１、回帰分析部３２２および分析結果出力部３２３を有し、作成部３１が作成した中間データの特徴ベクトル６１およびホールドマージン６２を参照して、タイミング故障解析を行う。ここで、解析部３２におけるタイミング故障解析の概要について説明する。
【００２６】
図３は、データパスＰ１およびＣＬＫパスＰ２を説明する説明図である。図３に示すように、チップ内の要素（ＦＦ）ａ、ｂ間にはデータ信号が伝播するデータパスＰ１と、ＣＬＫ信号が伝搬するＣＬＫパスＰ２とが接続される。要素ａは、ＣＬＫパスＰ２からのＣＬＫ信号に応じて、データをデータパスＰ１を介して要素ｂへ送信する。要素ｂは、ＣＬＫパスＰ２からのＣＬＫ信号に応じて、データパスＰ１を介して送信されたデータをホールドする。
【００２７】
ここで、要素ｘ→要素ｙのデータパスＰ１におけるデータ伝送時の遅延量をｄｘｙと定義し、要素ａ、ｂ間のデータパスＰ１におけるデータ伝送時の遅延量をｄａｂとする。また、要素ｘにおけるクロックスケジュールをｃｌｋ（ｘ）と定義し、要素ａ、ｂにおけるクロックスケジュールをそれぞれｃｌｋ（ａ）、ｃｌｋ（ｂ）とする。また、要素ｘのホールド時間をｈｏｌｄ（ｘ）と定義し、要素ｂのホールド時間をｈｏｌｄ（ｂ）とする。また、要素ｘ→要素ｙのデータ伝送時における要素ｙのホールドマージンをｈｍｘｙと定義し、要素ａが送信したデータが要素ｂでホールドされる場合のホールドマージンをｈｍａｂとする。
【００２８】
実チップにおいて、要素ａが送信したデータが要素ｂでホールドされるホールド条件は、次の式（１）となる。
【００２９】
【数１】
2016151564.tif 000003
【００３０】
また、設計時のホールドマージンｈｍａｂは次の式（２）となる。
【００３１】
【数２】
2016151564.tif 000004
【００３２】
ここで、実チップのディレイテストにおいて要素ｂがホールドエラーによりフェイルしたものとする。また、要素ａ、ｂへのＣＬＫパスＰ２におけるクロックスケジュールの実測値および設計値の差分をｘ（ａ）、ｘ（ｂ）と定義する。この場合、ホールド条件を満たせなかったので次の式（３）のようになる。
【００３３】
【数３】
2016151564.tif 000005
【００３４】
式（３）において、ｘ（ａ）、ｘ（ｂ）はディレイテストでは測定できない未知の値である。また、ｘ（ａ）、ｘ（ｂ）以外の値は、設計値やディレイテストで測定できる値であり、ホールドマージン６２より得られる値である。
【００３５】
解析部３２は、式（３）におけるｘ（ａ）、ｘ（ｂ）とｈｍａｂとの関係から、要素ａのＣＬＫパスＰ２と要素ｂのＣＬＫパスＰ２の特徴ベクトルの差分と、設計時のｈｍａｂとによる次の式（４）のモデルを用いて、スピードパス解析の回帰式を作成する。式（４）において、ｖの２つベクトル表記は、要素ａのＣＬＫパスＰ２の特徴（ｃｌｋａ）と、要素ｂのＣＬＫパスＰ２の特徴（ｃｌｋｂ）をベクトル化したものである。また、Ｗのベクトル表記は、各特徴が遅延ずれに寄与する重み（Ｗ）をベクトル化したものである。また、Ｃは定数項である。なお、式（４）では、ｈｍａｂには厳密にはｘ（ｂ）−ｘ（ａ）の値が入るが、近似している。また、フェイルした要素がｎ個ある場合、上記の式（４）がｎ個作成できる。
【００３６】
【数４】
2016151564.tif 000006
【００３７】
解析部３２は、上述した式（４）のモデルにおける回帰式の回帰分析を行う。そして、解析部３２は、回帰分析によって得られたモデルにおいて、遅延ずれに対する寄与度が大きくなる重みの大きな特徴をタイミング故障の要因と推定する。したがって、解析部３２は、ＣＬＫパスＰ２に含まれるタイミング故障の要因を推定することが可能である。
【００３８】
ここで、作成部３１および解析部３２の詳細を説明する。図４は、実施形態にかかるタイミング故障解析装置の動作を例示するフローチャートである。
【００３９】
図４に示すように、処理が開始されると、抽出部３１１は、ネットリスト５１、テストパターン５３および遅延情報ファイル５４の入力を受けて、フェイルした各ＦＦ（要素）を受信ＦＦとするデータパスＰ１、送信ＦＦ、ホールドマージンの抽出を行う（Ｓ１）。次いで、抽出部３１１は、受信ＦＦおよび送信ＦＦのＣＬＫパスＰ２の抽出を行う（Ｓ２）。
【００４０】
図５は、抽出処理（Ｓ１，Ｓ２）を例示するフローチャートである。図５に示すように、処理が開始されると、抽出部３１１は、ネットリスト５１およびテストパターン５３を参照して、ディレイテストのシミュレーションを行い（Ｓ１１）、信号が伝播した要素のピン、ネットを取得する（Ｓ１２）。次いで、抽出部３１１は、Ｓ１２で取得した情報と、遅延情報ファイル５４とを参照して、ディレイテストでフェイルした要素についてのパスをトレースする（Ｓ１３）。このパスのトレースにより、フェイルしたＦＦを受信ＦＦとした場合の送信ＦＦ、この送受信ＦＦ間のホールドマージン６２、データパスＰ１およびＣＬＫパスＰ２が抽出される。
【００４１】
Ｓ２に次いで、特徴ベクトル化部３１２は、抽出部３１１により抽出された各パス（データパスＰ１およびＣＬＫパスＰ２）を特徴によりベクトル化する（Ｓ３）。
【００４２】
図６は、特徴量を説明する説明図である。図６に示すように、各ＦＦにおけるデータパスＰ１およびＣＬＫパスＰ２は、総配線長、１層目配線長、…の特徴において、固有の特徴量を有する。特徴ベクトル化部３１２は、抽出部３１１により抽出された各パスにおいて、各特徴の特徴量を成分とした特徴ベクトル６１を作成する。
【００４３】
図７は、特徴ベクトル６１を説明する説明図である。図７において、要素ａ、ｂはディレイテストでフェイルした要素（ＦＦ）とする。また、要素ａを受信ＦＦとした場合の送信ＦＦは要素ｘ、ｙとする。また、要素ｂを受信ＦＦとした場合の送信ＦＦは要素ｚとする。
【００４４】
特徴ベクトル化部３１２は、ディレイテストでフェイルした要素ａ、ｂにおけるデータパスＰ１およびＣＬＫパスＰ２の特徴ベクトル６１を作成する。具体的には、要素ａについては、要素ｘ→要素ａにおけるデータパスＰ１（ｄａｘ）の特徴ベクトルと、要素ａ、ｘのＣＬＫパスＰ２（ｃｌｋａ、ｃｌｋｘ）の特徴ベクトルとが作成される。
【００４５】
図４に戻り、回帰式作成部３２１は、特徴ベクトル６１およびホールドマージン６２を参照して、前述した回帰式を作成する。次いで、回帰分析部３２２は、作成された回帰式について、回帰分析によるモデリングを行う（Ｓ４）。
【００４６】
例えば、フェイルした要素（ＦＦ）を受信ＦＦとし、その受信ＦＦにデータを送信する送信ＦＦとする場合の送受信ＦＦの組み合わせをａｂ…ｑｐとした場合、回帰式作成部３２１は、次の式（５）のような回帰式を作成する。ここで、ａｂ…ｐｑは、要素ｂ、ｑがフェイルした受信ＦＦ、要素ａ、ｐが送信ＦＦであることを示す。また、ｉは、特徴のインデックスを示す。
【００４７】
【数５】
2016151564.tif 000007
【００４８】
式（５）に示すように、フェイルしたＦＦ（ｂ…ｑ）の数だけ回帰式が作成される。回帰分析部３２２は、作成された回帰式について、最小二乗法、ε−ＳＶＲ（Support  Vector  Regression）等の手法を用いた回帰分析を行うことで、重み（Ｗ）と定数項（Ｃ）とを求める。これにより、チップ内の要素の各特徴が遅延ずれに寄与する重みの関係を示すモデルが得られる。
【００４９】
なお、回帰式作成部３２１が作成する回帰式には、データパスＰ１の特徴を含めてもよい。具体的には、式（３）におけるｘ（ａ）、ｘ（ｂ）とｈｍａｂとの関係から、要素ａのＣＬＫパスＰ２と要素ｂのＣＬＫパスＰ２の特徴ベクトルの差分にデータパスの特徴ベクトルを含めたモデルの回帰式を作成する。一例として、式（５）におけるａｂ…ｑｐ間のデータパスの特徴をｘ…ｙとした場合、次の式（６）の回帰式を作成する。
【００５０】
【数６】
2016151564.tif 000008
【００５１】
ホールドエラーを引き起こすケースとしては、データパスＰ１を設計値より早くデータが通過してしまう場合がある。式（６）の回帰式のモデルでは、データパスＰ１の特徴を含むことから、データパスＰ１の特徴も要因として考慮することができる。なお、データパスＰ１に含まれる特徴がホールドエラーを引き起こす要因となる場合は、その特徴の重み（Ｗ）は、絶対値の大きい負の値となることに注意する。例えば、各特徴の重みの大きさから要因を推定する場合には、重みの絶対値を取るようにする。
【００５２】
次いで、分析結果出力部３２３は、回帰分析部３２２により得られたモデルをもとに、特徴のランク付けを行う（Ｓ５）。具体的には、分析結果出力部３２３は、得られたモデルにおける重み（Ｗｉ）の絶対値が大きい順にランク付けを行う。次いで、分析結果出力部３２３は、ランク付けを行った特徴をホールドエラーの要因と推定される特徴として出力部２０より出力する（Ｓ６）。
【００５３】
図８は、ホールドエラーの要因の出力例を説明する説明図である。図８に示すように、ネット配線長（ｆ１）、Ｈｉｇｈ−Ｖｔｈセル（ｆ２）、Ｌｏｗ−Ｖｔｈセル（ｆ３）…ＣＬＫパス用バッファ（ｆｍ）などの特徴ごとの重み（Ｗ）を出力する。これにより、ユーザは、遅延ずれに対する寄与度が大きくなる重みの大きな特徴をタイミング故障の要因と推定できる。例えば、図示例ではｆ２の重みが大きいことから、ユーザは、ｆ２に対応するＨｉｇｈ−Ｖｔｈセルが遅延ずれの要因と推定できる。また、重みについては絶対値が大きいものの順にランク付けしていることから、例えば、データパスＰ１に含まれる特徴がホールドエラーを引き起こす要因となる場合など、重みが負の値となる要因についても推定できる。
【００５４】
（変形例）
変形例では、ディレイテストにおいてチップ内の各要素におけるテストのパス／フェイルの情報が得られることから、この情報を教師データとして識別モデル（例えば、Ｃ−ＳＶＣ（Support  Vector  classification））を作る。そして、得られた識別モデルをもとに、タイミング故障解析を行う。
【００５５】
図９は、実施形態にかかるタイミング故障解析装置の動作の変形例を示すフローチャートである。
【００５６】
図９に示すように、処理が開始されると、抽出部３１１は、テストをパスした要素（受信ＦＦ）を抽出する（Ｓ１ａ）。次いで、抽出部３１１は、パスした受信ＦＦとフェイルした受信ＦＦに対し、各ＦＦへのデータパスＰ１、送信ＦＦ、ホールドマージンの抽出を行う（Ｓ１ｂ）。具体的には、前述したＳ１の処理に対し、パスした受信ＦＦを加えた抽出処理を行う。
【００５７】
次いで、抽出部３１１は、受信ＦＦおよび送信ＦＦのＣＬＫパスＰ２の抽出を行う（Ｓ２）。次いで、特徴ベクトル化部３１２は、抽出部３１１により抽出された各パス（データパスＰ１およびＣＬＫパスＰ２）を特徴によりベクトル化する（Ｓ３）。
【００５８】
次いで、解析部３２は、各要素のパス／フェイルの情報、特徴ベクトル６１およびホールドマージン６２を参照して識別モデルを作成する（Ｓ４ａ）。
【００５９】
図１０は、識別モデルの作成処理を例示するフローチャートである。図１０に示すように、処理が開始されると、解析部３２は、パス／フェイルを示す情報をもとに、各受信ＦＦに対してパス／フェイルを示すラベルを与える（Ｓ４１）。例えば、パスした受信ＦＦには「ラベル１」、フェイルした受信ＦＦには「ラベル−１」などを与える。
【００６０】
次いで、解析部３２は、各受信ＦＦに対し、データパスＰ１、ＣＬＫパスＰ２の特徴ベクトル６１を用いて、受信ＦＦの特徴ベクトルを作成する（Ｓ４２）。次いで、解析部３２は、Ｓ４１によりラベルが付与された特徴ベクトルを教師データとしてＣ−ＳＶＣを利用することで、作成した受信ＦＦの特徴ベクトルからラベルを求める識別モデルを作成する（Ｓ４３）。
【００６１】
これにより、タイミング故障解析装置１は、フェイルした要素（受信ＦＦ）の特徴ベクトル（データパスＰ１およびＣＬＫパスＰ２）をもとに、Ｓ４３により作成した識別モデルを参照することで、フェイルの要因を特定（識別）できる。
【００６２】
タイミング故障解析装置１で行われる各種処理機能は、ＣＰＵ（またはＭＰＵ、ＭＣＵ（Micro  Controller  Unit）等のマイクロ・コンピュータ）上で、その全部または任意の一部を実行するようにしてもよい。また、各種処理機能は、ＣＰＵ（またはＭＰＵ、ＭＣＵ等のマイクロ・コンピュータ）で解析実行されるプログラム上、またはワイヤードロジックによるハードウェア上で、その全部または任意の一部を実行するようにしてもよいことは言うまでもない。
【００６３】
ところで、上記の実施形態で説明した各種の処理は、予め用意されたプログラムをコンピュータで実行することで実現できる。そこで、以下では、上記の実施例と同様の機能を有するプログラムを実行するコンピュータ（ハードウェア）の一例を説明する。図１１は、実施形態にかかるタイミング故障解析装置１のハードウェア構成を例示するブロック図である。
【００６４】
図１１が示すように、タイミング故障解析装置１は、各種演算処理を実行するＣＰＵ１０１と、データ入力を受け付ける入力装置１０２と、モニタ１０３と、スピーカ１０４とを有する。また、タイミング故障解析装置１は、記憶媒体からプログラム等を読み取る媒体読取装置１０５と、各種装置と接続するためのインタフェース装置１０６と、有線または無線により外部機器と通信接続するための通信装置１０７とを有する。また、タイミング故障解析装置１は、各種情報を一時記憶するＲＡＭ１０８と、ハードディスク装置１０９とを有する。また、タイミング故障解析装置１内の各部（１０１〜１０９）は、バス１１０に接続される。
【００６５】
ハードディスク装置１０９には、上記の実施形態で説明した各種の処理を実行するためのプログラム１１１が記憶される。また、ハードディスク装置１０９には、プログラム１１１が参照する各種データ１１２（ネットリスト５１、配置配線データ５２、テストパターン５３または遅延情報ファイル５４など）が記憶される。入力装置１０２は、例えば、タイミング故障解析装置１の操作者から操作情報の入力を受け付ける。モニタ１０３は、例えば、操作者が操作する各種画面を表示する。インタフェース装置１０６は、例えば印刷装置等が接続される。通信装置１０７は、ＬＡＮ（Local  Area  Network）等の通信ネットワークと接続され、通信ネットワークを介した外部機器との間で各種情報をやりとりする。
【００６６】
ＣＰＵ１０１は、ハードディスク装置１０９に記憶されたプログラム１１１を読み出して、ＲＡＭ１０８に展開して実行することで、各種の処理を行う。なお、プログラム１１１は、ハードディスク装置１０９に記憶されていなくてもよい。例えば、タイミング故障解析装置１が読み取り可能な記憶媒体に記憶されたプログラム１１１を、タイミング故障解析装置１が読み出して実行するようにしてもよい。タイミング故障解析装置１が読み取り可能な記憶媒体は、例えば、ＣＤ−ＲＯＭやＤＶＤディスク、ＵＳＢ（Universal  Serial  Bus）メモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリ、ハードディスクドライブ等が対応する。また、公衆回線、インターネット、ＬＡＮ等に接続された装置にこのプログラムを記憶させておき、タイミング故障解析装置１がこれらからプログラムを読み出して実行するようにしてもよい。
【符号の説明】
【００６７】
１…タイミング故障解析装置
１０…入力部
２０…出力部
３０…処理部
３１…作成部
３２…解析部
４０…記憶部
５１…ネットリスト
５２…配置配線データ
５３…テストパターン
５４…遅延情報ファイル
６１…特徴ベクトル
６２…ホールドマージン
３１１…抽出部
３１２…特徴ベクトル化部
３１３…タイミング解析部
３２１…回帰式作成部
３２２…回帰分析部
３２３…分析結果出力部
Ｐ１…データパス
Ｐ２…ＣＬＫパス
【図１】
2016151564.tif 000009
【図２】
2016151564.tif 000010
【図３】
2016151564.tif 000011
【図４】
2016151564.tif 000012
【図５】
2016151564.tif 000013
【図６】
2016151564.tif 000014
【図７】
2016151564.tif 000015
【図８】
2016151564.tif 000016
【図９】
2016151564.tif 000017
【図１０】
2016151564.tif 000018
【図１１】
2016151564.tif 000019