(57)【要約】【課題】基板上に空間を形成する第１の膜と、第１の膜の貫通孔を塞ぐことにより空間を封止する第２の膜と、を有する半導体装置の製造方法に関し、第２の膜を薄膜化することができる半導体装置の製造方法を提供すること。【解決手段】実施形態に係る半導体装置の製造方法は、基板上に形成された犠牲層を覆うように第１の膜を形成し、前記第１の膜に前記犠牲層に通じる貫通孔を形成し、この貫通孔を介して前記犠牲層を除去することにより、前記基板と前記第１の膜との間に空間を形成し、前記第１の膜の表面上に、前記貫通孔を覆うように、前記第１の膜より低密度の低密度膜を形成し、前記低密度膜の表面上に、前記低密度膜より高密度の第２の膜を形成することによって、前記空間を封止する方法である。【選択図】図６
2016080358.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された犠牲層を覆うように第１の膜を形成し、
前記第１の膜に、前記犠牲層に通じる貫通孔を形成し、
前記貫通孔を介して前記犠牲層を除去することにより、前記基板と前記第１の膜との間に空間を形成し、
前記第１の膜の表面上に、前記貫通孔を覆うように、前記第１の膜より低密度の低密度膜を形成し、
前記低密度膜の表面上に、前記低密度膜より高密度の第２の膜を形成することによって、前記空間を封止することを特徴とする半導体装置の製造方法。
【請求項２】
前記犠牲層は、前記基板上に設けられた第１の電極およびこの第１の電極の上方に配置された第２の電極を含むように、前記基板上に形成され、
前記第１の膜は、前記第２の電極の表面に接触するように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記空間内の雰囲気は、真空であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記低密度膜は、前記第１の膜の表面上に、前記貫通孔を覆うようにポリシリコン樹脂膜を塗布し、
前記ポリシリコン樹脂膜をイミド化し、
イミド化された前記ポリシリコン樹脂膜をＯ２単体でアッシングすることにより形成されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
基板上に空間を形成し、かつ前記空間に連通する貫通孔を有する第１の膜と、
前記第１の膜の表面上に、前記貫通孔を覆うように設けられた、前記第１の膜より低密度の低密度膜と、
この低密度膜の表面上に設けられた、前記低密度膜より高い密度であり、かつ前記空間を封止する第２の膜と、
を具備し、
前記第２の膜は、前記第２の膜が形成されたときの雰囲気を前記空間内に留めた状態で、前記空間を封止することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
例えばＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）構造を有する圧力センサ等の半導体装置は、シリコン等によって構成される基板の表面上に、空間を形成する第１の絶縁膜、および第１の絶縁膜の貫通孔を塞ぎ、空間を封止する第２の絶縁膜、を有する。
【０００３】
このような半導体装置は、以下のように製造される。まず、基板の表面上に犠牲層を形成し、この犠牲層を覆うように基板上に第１の絶縁膜を形成する。続いて、第１の絶縁膜に貫通孔を形成し、この貫通孔を介して犠牲層を除去することにより、基板の表面上に、第１の絶縁膜によって囲まれる空間を形成する。次に、第１の絶縁膜の表面上に、貫通孔を塞ぐように第２の絶縁膜を形成し、第２の絶縁膜によって空間を封止する。このようにして半導体装置が製造される。
【０００４】
しかし、例えばＣＶＤ法により形成される第２の絶縁膜は、貫通孔の側面上には形成され難いため、第２の絶縁膜が貫通孔を塞ぐまで第２の絶縁膜を形成し続けると、最終的に形成される第２の絶縁膜は非常に厚くなる、という問題がある。例えば直径が３μｍ程度の貫通孔を、第２の絶縁膜の一例であるＳｉＮ膜でＣＶＤ法により塞ぐ場合、最終的に形成されるＳｉＮの膜厚は８μｍ程度となる。
【０００５】
このように製造される半導体装置を例えば圧力センサに応用する場合、第２の絶縁膜の膜厚は圧力センサの感度に寄与し、第２の絶縁膜の膜厚が厚いほど、圧力センサは低感度となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−１０３２８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態は、基板上に空間を形成する第１の膜と、第１の膜の貫通孔を塞ぐことにより空間を封止する第２の膜と、を有する半導体装置およびこの半導体装置の製造方法に関し、第２の膜を薄膜化することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態に係る半導体装置の製造方法は、基板上に形成された犠牲層を覆うように第１の膜を形成し、前記第１の膜に前記犠牲層に通じる貫通孔を形成し、この貫通孔を介して前記犠牲層を除去することにより、前記基板と前記第１の膜との間に空間を形成し、前記第１の膜の表面上に、前記貫通孔を覆うように、前記第１の膜より低密度の低密度膜を形成し、前記低密度膜の表面上に、前記低密度膜より高密度の第２の膜を形成することによって、前記空間を封止する方法である。
【０００９】
また、実施形態に係る半導体装置は、基板上に空間を形成し、かつ前記空間に連通する貫通孔を有する第１の膜と、この第１の膜の表面上に、前記貫通孔を覆うように設けられた、前記第１の膜より低密度の低密度膜と、この低密度膜の表面上に設けられ、かつ、前記低密度膜より高い密度を有し、前記空間を封止する第２の膜と、を具備する。前記第２の膜は、前記第２の膜を形成したときの雰囲気と同等の雰囲気を前記空間内に留めた状態で、前記空間を封止する。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係る半導体装置の製造方法によって製造される半導体装置を模式的に示す要部断面図である。
【図２】実施形態に係る半導体装置の製造工程を示す、図１に対応する断面図である。
【図３】実施形態に係る半導体装置の製造工程を示す、図１に対応する断面図である。
【図４】実施形態に係る半導体装置の製造工程を示す、図１に対応する断面図である。
【図５】実施形態に係る半導体装置の製造工程を示す、図１に対応する断面図である。
【図６】実施形態に係る半導体装置の製造工程を示す、図１に対応する断面図である。
【図７】実施形態に係る半導体装置の製造工程を示す、図１に対応する断面図である。
【図８】実施形態の応用例に係るＭＥＭＳ装置の製造方法によって製造されたＭＥＭＳ装置を模式的に示す上面図である。
【図９】図８の一点鎖線Ｘ−Ｘ´に沿って示すＭＥＭＳ装置の断面図である。
【図１０】実施形態の応用例に係るＭＥＭＳ装置の製造工程を示す、図９に対応する断面図である。
【図１１】実施形態の応用例に係るＭＥＭＳ装置の製造工程を示す、図９に対応する断面図である。
【図１２】実施形態の応用例に係るＭＥＭＳ装置の製造工程を示す、図９に対応する断面図である。
【図１３】実施形態の応用例に係るＭＥＭＳ装置の製造工程を示す、図９に対応する断面図である。
【図１４】実施形態の応用例に係るＭＥＭＳ装置の製造工程を示す、図９に対応する断面図である。
【図１５】実施形態の応用例に係るＭＥＭＳ装置の製造工程を示す、図９に対応する断面図である。
【図１６】実施形態の応用例に係るＭＥＭＳ装置の製造工程を示す、図９に対応する断面図である。
【図１７】実施形態の応用例に係るＭＥＭＳ装置の動作を説明するための図であって、図９に対応する断面図である。
【発明を実施するための形態】
【００１１】
以下に、本実施形態に係る半導体装置の製造方法および半導体装置について、図面を参照して詳細に説明する。
【００１２】
図１は、本実施形態に係る半導体装置の製造方法によって製造される半導体装置を模式的に示す要部断面図である。図１に示す半導体装置１０は、例えばシリコン基板等の基板１１、およびこの基板１１の表面上にドーム状に設けられた薄膜１２、を有する。
【００１３】
ドーム状の薄膜１２は、基板１１の表面上にドーム状に設けられた第１の膜１３、第１の膜１３の表面上に設けられた低密度膜１４、および低密度膜１４の表面上に設けられた第２の膜１５、によって構成される。
【００１４】
第１の膜１３は、一部が基板１１の表面から上方に離間するように基板１１の表面上に設けられることによって、基板１１の表面上にドーム状に設けられている。このように設けられる第１の膜１３は、基板１１の表面上に所望の空間１６を形成する。この第１の膜１３は、例えば５μｍ程度の厚さを有するＳｉＯ等によって構成される絶縁膜である。
【００１５】
第１の膜１３には、この膜１３を貫通し、空間１６と連通する貫通孔１７が設けられている。後述の半導体装置１０の製造方法において詳述するが、この貫通孔１７は、基板１１と第１の膜１３との間に形成される犠牲層を除去するための孔である。なお、図１において、貫通孔１７は一つであるが、第１の膜１３に対して複数の貫通孔が設けられていてもよい。
【００１６】
第１の膜１３の表面上には、低密度膜１４が設けられている。低密度膜１４は、第１の膜１３の貫通孔１７を介して空間１６内に第２の膜１５の構成成分が堆積されることを抑制するための膜であり、貫通孔１７を覆うように第１の膜１３の表面全面に設けられている。この低密度膜１４は、第１の膜１３より低密度であるとともに、第２の膜１５の形成前において、第１の膜１３によって形成される空間１６内と外部との間で気体の出入りを容易に可能にする程度の密度を有する。低密度膜１４は、例えばポリイミド樹脂膜をイミド化させ、その後Ｏ２単体でアッシングすることにより形成される、Ｓｉを主成分とした絶縁膜であり、その厚さは、例えば５μｍ以下程度である。
【００１７】
なお、低密度膜１４は、少なくとも貫通孔１７を覆うように設けられていればよく、必ずしも第１の膜１３の表面全面に設けられなくてもよい。
【００１８】
また、低密度膜１４は、上記以外に、例えば下記の一般式（１）で記述されるアルコキシシランの部分加水分解縮合物からなる塗布型低誘電率絶縁膜形成組成物を用いて形成することができる。
【００１９】
Ｒ１ｌＲ２ｍＲ３ｎＳｉ（ＯＲ４）４−ｌ−ｍ−ｎ・・・（１）
Ｒ１、Ｒ２、Ｒ３：Ｈ或いはＣＨ３基
（ただし、Ｒ１、Ｒ２、Ｒ３は異なっていてもよい。）
Ｏ：酸素原子
ＯＲ４：アルキル基
ｌ、ｍ、ｎ：０≦ｌ＋ｍ＋ｎ≦３を満たす０〜３の整数
アルコキシシランは、加水分解縮重合できるものであれば良く、特に限定されることはないが、例えば、テトラアルコキシシラン、トリアルコキシシラン、ジアルコキシシラン、メチルトリアルコキシシラン、ジメチルアルコキシシラン、メチルジアルコキシシランなどを用いて良い。
【００２０】
絶縁膜形成組成物を多孔質化して低密度絶縁膜とするには、絶縁膜形成組成物中に所定量の脱離剤樹脂を添加しておけば良く、例えば、ノボラック系樹脂、エポキシ系樹脂、アクリル系樹脂、ポリエステル系樹脂、ポリプロピレン系樹脂、フェノール化合物、脂環式化合物、或いは、これ等の化合物の高分子量体を用いることができる。脱離剤樹脂の添加量は、低密度絶縁膜が所要の密度になるように選択すれば良い。
【００２１】
低密度膜１４の表面上には、第２の膜１５が設けられている。第２の膜１５は、第１の膜１３によって形成される空間１６を封止し、この空間１６を外部から遮断するための膜である。第２の膜１５は、少なくとも低密度膜１４より高密度の膜である。第２の膜１５は、第１の膜１３に設けられた貫通孔１７を、低密度膜１４を介して覆うように、低密度膜１４の表面上に設けられている。この第２の膜１５は、例えば５μｍ以下程度の厚さを有するＳｉＮ等によって構成される絶縁膜である。
【００２２】
このような構成の薄膜１２と基板１１との間に形成される空間１６は、例えば１辺が５０μｍ未満程度の長さの四角形の底面を有し、５μｍ程度の高さを有する略直方体形状となっている。この空間１６内には、本実施形態に係る半導体装置１０が応用される製品に応じて種々の部品が配置可能であるが、図１においては省略している。
【００２３】
次に、本実施形態に係る半導体装置１０の製造方法について、図２〜図７を参照して説明する。図２〜図７はそれぞれ、本実施形態に係る半導体装置１０の製造工程を示す、図１に対応する断面図である。
【００２４】
まず図２に示すように、基板１１の表面上の所定領域に犠牲層１８を形成する。続いて、基板１１の表面上に、犠牲層１８を覆うように第１の膜１３を形成する。基板１１は、例えばシリコンによって構成される基板である。犠牲層１８は、樹脂系の材料で構成された、５μｍ程度の厚さの樹脂層であり、例えばパターニングによって形成される。また、第１の膜１３は、例えばＳｉＯによって構成された、一辺が５０μｍ程度の四角形状でありかつ５μｍ程度の厚さを有する絶縁膜であり、例えばＣＶＤ法により形成される。
【００２５】
次に、図３に示すように、犠牲層１８上の第１の膜１３の一部に、パターニングによって、第１の膜１３を貫通して犠牲層１８に通じる貫通孔１７を形成する。貫通孔１７は、例えば直径（開口径）が３μｍ程度の略円形の孔である。なお、図３には貫通孔１７を一つだけ形成した例を記載しているが、第１の膜１３に対して複数の貫通孔１７を形成してもよい。また、貫通孔１７の開口径は、第１の膜１３によって形成される空間１６内に低密度膜１４が形成されることなく、貫通孔１７の直上に低密度膜１４が形成される程度であればよい。
【００２６】
次に、例えばアッシングによって、貫通孔１７を介して犠牲層１８を除去する。これによって、図４に示すように、基板１１と第１の膜１３との間に、所望の空間１６が形成される。
【００２７】
次に、図５に示すように、例えば塗布法により、第１の膜１３の表面全面に、貫通孔１７を覆うようにポリイミド樹脂膜１４´を、例えば５μｍ程度の厚さで形成する。ポリイミド樹脂膜１４´は、例えば比較的高い粘性を有するため、貫通孔１７を覆うように形成しても、ポリイミド樹脂膜１４´の構成成分が、貫通孔１７を介して空間１６内に堆積されることが抑制される。さらに、ポリイミド樹脂膜１４´は高い粘性を有するため、第１の膜１３に形成することができる貫通孔１７の開口径や貫通孔１７の数の制限を緩和することができる。例えば貫通孔１７の開口径を大きくし、貫通孔１７の数を増やすこともでき、これにより、図４に示す工程における犠牲層１８の除去の信頼性を向上させ、かつ犠牲層１８の除去を、短時間で実行することができる。
【００２８】
なお、ポリイミド樹脂膜１４´は、少なくとも貫通孔１７を覆うように形成されればよく、必ずしも第１の膜１３の表面全面に形成されなくてもよい。
【００２９】
次に、図６に示すように、ポリイミド樹脂膜１４´を低密度化することにより、第１の膜１３の表面上に、貫通孔１７を覆うように低密度膜１４を形成する。すなわち、ポリイミド樹脂膜１４´をイミド化し、アッシング装置を用いてＯ２単体で、イミド化したポリイミド樹脂膜１４´をアッシングする。このようにしてポリイミド樹脂膜１４´を低密度化することにより、Ｓｉを主成分とする低密度膜１４を形成する。形成される低密度膜１４の密度は、第１の膜１３の密度よりより低い密度であるとともに、第２の膜１５の形成前において、第１の膜１３によって形成される空間１６内と外部との間で気体の出入りを容易に可能にする程度の密度となっている。
【００３０】
低密度膜１４を形成した後、成膜装置として例えばＣＶＤ装置を用い、図７に示すように、ＣＶＤ法により、低密度膜１４の表面上に、例えばＳｉＮによって構成される第２の膜１５を、例えば５μｍ程度の厚さで形成する。第２の膜１５は、少なくとも低密度膜１４より高密度の膜であり、このような第２の膜１５の形成により、基板１１と第１の膜１３との間の空間１６は封止される。
【００３１】
ここで、第２の膜１５の形成前において、図６に示されるように、第１の膜１３の貫通孔１７は、低密度膜１４のみによって覆われている。従って、第２の膜１５の形成前において、空間１６内部と外部との間で気体の出入りは容易である。このため、第２の膜１５を形成中、基板１１と第１の膜１３との間の空間１６内の雰囲気は、ＣＶＤ装置のチャンバ内の雰囲気と同等の雰囲気になる。そして、第２の膜１５の形成時におけるＣＶＤ装置のチャンバ内の雰囲気と同等の雰囲気が、基板１１と第１の膜１３との間の空間１６内に留められた状態で、第２の膜１５は、空間１６を封止する。
【００３２】
以上に説明した各工程を経て、図１に示される半導体装置１０は製造される。
【００３３】
以上に説明した本実施形態に係る半導体装置１０の製造方法および半導体装置１０によれば、第１の膜１３の表面上に、貫通孔１７を覆うように低密度膜１４を形成した後、低密度膜１４の表面上に第２の膜１５を形成することにより、基板１１と第１の膜１３との間の空間１６を封止している。このように、第２の膜１５によって第１の膜１３の貫通孔１７を塞ぐ必要がないため、従来のように第２の膜１５を厚く形成する必要がなくなる。したがって、第２の膜１５を薄膜化することができる。この結果、例えばこのような半導体装置１０の構造が適用された圧力センサにおいては、圧力の検出感度を向上させることができる。
【００３４】
また、本実施形態に係る半導体装置１０の製造方法および半導体装置１０によれば、第１の膜１３の表面上に、貫通孔１７を覆うように低密度膜１４を形成した後、低密度膜１４の表面上に第２の膜１５を形成するため、第２の膜１５の構成成分が空間１６内に堆積されることを抑制することもできる。この結果、例えばこのような半導体装置１０の構造が適用された圧力センサにおいては、圧力の検出感度の劣化を抑制することができる。
【００３５】
なお、第２の膜を薄膜化し、かつ、第２の膜の構成成分が空間内に堆積されることを抑制することができる可能性がある他の手法として、第１の膜に形成する貫通孔の開口径を縮小することが考えられる。しかしながら、貫通孔の開口径を縮小すると、基板と第１の膜との間に空間を形成するための犠牲層の除去の信頼性が低下する。この結果、例えばこのような半導体装置１０の構造が適用された圧力センサにおいては、圧力の検出感度を低下させる。したがって、第１の膜に形成する貫通孔の開口径を縮小する手法は、現実的な解決手段とはならない。
【００３６】
また、第２の膜を薄膜化し、かつ、第２の膜の構成成分が空間内に堆積されることを抑制することができる可能性がある、さらに他の手法として、第２の膜としてポリイミド樹脂膜を適用する手法も考えられる。しかしながら、ポリイミド樹脂膜は、比較的高い密度を有する高密度膜である。したがって、ポリイミド樹脂膜の形成後の基板と第１の膜との間の空間内の雰囲気は、第２の膜であるポリイミド樹脂膜の形成時に使用される成膜装置の雰囲気と同等とはならない。このように、第２の膜としてポリイミド樹脂膜を適用する手法においては、基板と第１の膜との間の空間内の雰囲気を高精度に制御することは困難である。
【００３７】
これに対して本実施形態に係る半導体装置１０の製造方法および半導体装置１０によれば、第１の膜１３の表面上に、貫通孔１７を覆うように低密度膜１４を形成した後、低密度膜１４の表面上に第２の膜１５を形成するため、第２の膜１５の形成時におけるＣＶＤ装置のチャンバ内の雰囲気と同等の雰囲気を、基板１１と第１の膜１３との間の空間１６内に留めることができる。このように、基板１１と第１の膜１３との間の空間１６内の雰囲気を、第２の膜１５の形成時に用いられる成膜装置の雰囲気によって、容易かつ高精度に制御することができる。この結果、真空のもとで第２の膜１５を形成するだけで、基板１１と第１の膜１３との間の空間１６内の雰囲気を容易かつ高精度に真空にすることもできる。この結果、例えばこのような半導体装置の構造が適用された圧力センサにおいては、圧力の検出感度の温度依存を抑制することができる。
【００３８】
以上に、本実施形態に係る半導体装置１０の製造方法および半導体装置１０について説明した。次に、本実施形態に係る半導体装置の製造方法および半導体装置の応用例として、ＭＥＭＳ装置の製造方法およびＭＥＭＳ装置を、以下に説明する。
【００３９】
＜応用例＞
図８は、本実施形態の応用例に係るＭＥＭＳ装置の製造方法によって製造されたＭＥＭＳ装置を模式的に示す上面図である。また、図９は、図８の一点鎖線Ｘ−Ｘ´に沿って示すＭＥＭＳ装置の断面図である。
【００４０】
図８および図９に示すＭＥＭＳ装置１１０は、基板１１１上に形成された第１の電極１１９、第１の電極１１９の上方に配置された第２の電極１２０、および基板１１１の表面上にドーム状に設けられた薄膜１１２、を有する圧力センサである。
【００４１】
基板１１１は、例えば層間絶縁膜を含むシリコン基板である。すなわち、シリコン基板の表面にはＣＭＯＳ回路等の各種回路が設けられており、ＣＭＯＳ回路等を覆うように、シリコン基板上に層間絶縁膜が設けられている。基板１１１は、このような層間絶縁膜を含むシリコン基板以外に、ガラスなどの絶縁性基板であってもよい。
【００４２】
このような基板１１１の表面上には、第１の電極１１９が形成されている。第１の電極１１９は、例えば四角形状の平面部材で構成される。第１の電極１１９を構成する平面部材としては、例えばアルミニウム（Ａｌ）、アルミニウムを主成分とする合金、銅（Ｃｕ）、金（Ａｕ）、または白金（Ｐｔ）等の金属、または不純物がドープされたシリコン、等を適用することができる。
【００４３】
このような第１の電極１１９は、基板１１１の表面上に固定されており、この電極１１９と同一材料で構成された第１の配線１２１（図８）に電気的に接続されている。
【００４４】
第１の電極１１９の上方に配置される第２の電極１２０は、第１の電極１１９と同様に、例えば四角形状の平面部材で構成されており、第１の電極１１９に対して略平行に配置されている。基板１１１の表面に平行な面（以下、水平面と称する。）における第２の電極１２０の面積は、例えば水平面における第１の電極１１９の面積より小さくなっている。このような第２の電極１２０を構成する平面部材としては、例えばＡｌ、Ａｌを主成分とする合金、Ｃｕ、Ａｕ、またはＰｔ等の金属、または不純物がドープされたシリコン、等を適用することができる。
【００４５】
このような第２の電極１２０は、基板１１１の表面に垂直な方向（上下方向）に移動することができるように、第１の電極１１９の上方に配置されている。
【００４６】
第２の電極１２０の端部には、弾性部材１２２が接続されている。弾性部材１２２は、例えば帯状の導電材料によって構成されており、所定のばね定数を有する。弾性部材１２２を構成する導電材料は、第２の電極１２０と同じ導電材料であってもよいし、異なる導電材料であってもよい。
【００４７】
弾性部材１２２は、電極支持部１２３に支持されている。すなわち、第２の電極１２０は、弾性部材１２２を介して電極支持部１２３に支持されている。電極支持部１２３は、例えば柱状の導電材料によって構成されている。電極支持部１２３を構成する導電材料は、弾性部材１２２と同じ導電材料であってもよいし、異なる導電材料であってもよい。
【００４８】
電極支持部１２３は、基板１１１の表面上に形成され、第１の配線１２１と同一材料で構成された第２の配線１２４上に形成されている。したがって、第２の電極１２０は、弾性部材１２２および電極支持部１２３を介して第２の配線１２４に電気的に接続されている。
【００４９】
ドーム状の薄膜１１２は、第１の電極１１９および第２の電極１２０を内部に収納する空間１１６を基板１１１の表面上に形成する。空間１１６は、例えば真空となっている。
【００５０】
この薄膜１１２は、第１の膜１１３と、第１の膜１１３の表面上に形成された低密度膜１１４、および低密度膜１１４の表面上に形成された第２の膜１１５、によって構成される。
【００５１】
第１の膜１１３は、その一部が基板１１１の表面から上方に離間することによって、基板１１１上に空間１１６を形成するように、基板１１１の表面上に形成されている。第１の膜１１３は、例えば酸化シリコン（ＳｉＯ、ＳｉＯ２）または窒化シリコン（ＳｉＮ）によって構成される絶縁膜である。
【００５２】
第１の膜１１３のうち、基板１１１の表面から上方に離間した一部領域には、この膜１１３を貫通し、空間１１６と連通する複数の貫通孔１１７が形成されている。後述する製造工程において説明するが、これらの貫通孔１１７は、第１の膜１１３を上記形状とするために用いられる第１、第２の犠牲層１１８ａ、１１８ｂを除去するための孔である。
【００５３】
このような第１の膜１１３の表面上には、低密度膜１１４が設けられている。低密度膜１１４は、第１の膜１１３の貫通孔１１７から空間１１６内に第２の膜１１５の構成成分が堆積することを抑制するための膜であり、第１の膜１１３に設けられた貫通孔１１７を覆うように第１の膜１１３の表面全面に設けられている。この低密度膜１１４は、第１の膜１１３より低密度であるとともに、第２の膜１１５の形成前において、第１の膜１１３によって形成される空間１１６内と外部との間で気体の出入りを容易に可能にする程度の密度を有する。このような低密度膜１１４は、例えばポリイミド樹脂膜をイミド化させ、その後Ｏ２単体でアッシングすることにより形成される、Ｓｉを主成分とした絶縁膜である。低密度膜１１４は、上述程度の密度を有する膜であれば、上記以外の材料によって構成されてもよい。
【００５４】
なお、低密度膜１１４は、少なくとも貫通孔１１７を覆うように設けられていればよく、必ずしも第１の膜１１３の表面全面に設けられなくてもよい。
【００５５】
このような低密度膜１１４の表面上には、第２の膜１１５が設けられている。第２の膜１１５は、第１の膜１１３によって基板１１１との間に形成される空間１１６を封止し、この空間１１６を外部から遮断する膜であり、少なくとも低密度膜１１４より高密度の膜である。第２の膜１１５は、第１の膜１１３に設けられた貫通孔１１７を、低密度膜１１４を介して覆うように、低密度膜１１４の表面上に設けられている。この第２の膜１１５は、第１の膜１１３と同様に、例えば酸化シリコン（ＳｉＯ、ＳｉＯ２）または窒化シリコン（ＳｉＮ）によって構成される絶縁膜である。
【００５６】
以上のように構成される薄膜１１２は、その内面の一部に、凸状に突出した突出部１２５を有する。そして、薄膜１１２の突出部１２５は、薄膜１１２と基板１１１との間の空間１１６内に配置された第２の電極１２０の上面の一部に接触している。すなわち、第２の電極１２０は、上述のように弾性部材１２２を介して電極支持部１２３に支持されている他、さらに薄膜１１２の突出部１２５によっても支持されている。
【００５７】
上述のように空間１１６を形成し、かつ第２の電極１２０を支持する薄膜１１２は、弾性変形することができるように構成されているとともに、第２の電極１２０を支持する弾性部材１２２より十分に大きいばね定数を有するように構成される。これにより、第２の電極１２０は、ＭＥＭＳ装置１１０の外部から薄膜１１２に加わる圧力による薄膜１１２の上下方向への変動に連動する。
【００５８】
ここで、薄膜１１２を構成する低密度膜１１４は、同じく薄膜１１２を構成する第１、第２の膜１１３、１１５と比較して、極めて柔軟である。したがって、薄膜１１２のばね定数は、実質的には第１、第２の膜１１３、１１５の材料および膜厚に依存する。すなわち、薄膜１１２を構成する第１、第２の膜１１３、１１５は、薄膜１１２が弾性変形することができるとともに、第２の電極１２０を支持する弾性部材１２２より十分に大きいばね定数となるように材料および膜厚を選定して形成されている。
【００５９】
次に、本実施形態の応用例に係るＭＥＭＳ装置１１０の製造方法について、図１０〜図１６を参照して説明する。図１０〜図１６はそれぞれ、本実施形態の応用例に係るＭＥＭＳ装置１１０の製造工程を示す、図９に対応する断面図である。
【００６０】
まず、図１０に示すように、基板１１１の表面上に、第１の電極１１９および第２の配線１２４を、例えばパターニング法によって形成する。なお、図示は省略するが、第１の電極１１９および第２の配線１２４と同時に、第１の配線１２１も形成される。基板１１１は、例えばシリコン基板上に設けられた層間絶縁膜であり、第１の電極１１９、第１、第２の配線１２１、１２４はそれぞれ、例えばアルミニウム（Ａｌ）、アルミニウムを主成分とする合金、銅（Ｃｕ）、金（Ａｕ）、または白金（Ｐｔ）等の金属によって構成される。
【００６１】
次に、第１の電極１１９および第２の配線１２４の一部を覆うように、樹脂系の材料で構成される第１の犠牲層１１８ａを、例えば塗布法を用いて形成する。なお、第１の犠牲層１１８ａの膜厚は、第１の電極１１９と第２の電極１２０との間の距離を決定する。
【００６２】
次に、第１の犠牲層１１８ａの表面上に第２の電極１２０を、例えばパターニング法により形成する。また、第２の電極１２０と同時に、この電極１２０を支持する弾性部材１２２および電極支持部１２３も形成する。第２の電極１２０、弾性部材１２２、および電極支持部１２３はそれぞれ、例えばアルミニウム（Ａｌ）、アルミニウムを主成分とする合金、銅（Ｃｕ）、金（Ａｕ）、または白金（Ｐｔ）等の金属によって構成される。
【００６３】
次に、図１１に示すように、第１の犠牲層１１８ａの表面上に、第２の電極１２０、弾性部材１２２、および電極支持部１２３を覆うように、樹脂系の材料で構成される第２の犠牲層１１８ｂを、例えば塗布法を用いて形成する。
【００６４】
そして、第２の犠牲層１１８ｂを形成した後、この犠牲層１１８ｂを例えばパターニングすることにより、第２の犠牲層１１８ｂに、第２の電極１２０の表面の一部が露出する貫通孔１２６を形成する。
【００６５】
次に、図１２に示すように、例えばＳｉＯにより構成される第１の膜１１３を、基板１１１の表面上に、第１、第２の犠牲層１１８ａ、１１８ｂを覆うように、例えばＣＶＤ法により形成する。第１の膜１１３は、第２の犠牲層１１８ｂに形成された貫通孔１２６の内面上にも形成され、さらに、貫通孔１２６から露出する第２の電極１２０の表面上にも形成される。第１の膜１１３は、図示するように、第２の犠牲層１１８ｂの貫通孔１２６内を埋めなくてもよいが、貫通孔１２６内を埋める程度に形成されてもよい。
【００６６】
このように第１の膜１１３を形成した後、パターニングによって第１の膜１１３に、この膜１１３を貫通して第２の犠牲層１１８ｂに通じる複数の貫通孔１１７を形成する。
【００６７】
次に、例えばアッシングによって、複数の貫通孔１１７を介して第１、第２の犠牲層１１８ａ、１１８ｂを除去する。これによって、図１３に示すように、基板１１１と第１の膜１１３との間に、第１の電極１１９および第２の電極１２０を内部に含む所望の空間１１６が形成される。
【００６８】
次に、図１４に示すように、例えば塗布法により、第１の膜１１３の表面上の全面に、複数の貫通孔１１７を覆うように、ポリイミド樹脂膜１１４´を形成する。
【００６９】
なお、ポリイミド樹脂膜１１４´は、少なくとも複数の貫通孔１１７を覆うように形成されればよく、必ずしも第１の膜１１３の表面上の全面に形成されなくてもよい。
【００７０】
次に、図１５に示すように、ポリイミド樹脂膜１１４´を低密度化することにより、第１の膜１１３の表面上に、貫通孔１１７を覆うように低密度膜１１４を形成する。すなわち、ポリイミド樹脂膜１１４´をイミド化し、アッシング装置を用いてＯ２単体で、イミド化したポリイミド樹脂膜１１４´をアッシングする。このようにしてポリイミド樹脂膜１１４´を低密度化することにより、Ｓｉを主成分とする低密度膜１１４を形成する。形成される低密度膜１１４の密度は、第１の膜１１３より低密度であるとともに、第２の膜１１５の形成前において、第１の膜１１３によって形成される空間１１６内と外部との間で気体の出入りを容易に可能にする程度の密度となっている。
【００７１】
このように低密度膜１１４を形成した後、成膜装置として例えばＣＶＤ装置を用い、図１６に示すように、ＣＶＤ法により、低密度膜１１４の表面上に、例えばＳｉＮによって構成される第２の膜１１５を形成する。第２の膜１１５は、少なくとも低密度膜１１４より高密度の膜であり、このような第２の膜１１５の形成により、基板１１１と第１の膜１１３との間の空間１１６は封止される。封止された空間１１６内は、第２の膜１１５の形成時におけるＣＶＤ装置のチャンバ内の雰囲気と同等の雰囲気を留めている。ＣＶＤ装置のチャンバ内の雰囲気が真空である場合、封止された空間１１６内も真空となっている。
【００７２】
以上に説明した各工程を経て、図８および図９に示されるＭＥＭＳ装置１１０が製造される。
【００７３】
このように製造されたＭＥＭＳ装置１１０は、以下のようにして圧力を検出することができる。以下に、図１７を参照して、ＭＥＭＳ装置１１０の動作を説明する。図１７は、ＭＥＭＳ装置１１０の動作を説明するための図であって、図９に対応する断面図である。
【００７４】
図１７に示すように、ＭＥＭＳ装置１１０を圧力センサとして用いる場合、第１の電極１１９は第１の配線１２１（図８）を介して、第２の電極１２０は第２の配線１２４を介して、例えば基板１１１に設けられた容量検出回路１２７に接続される。
【００７５】
ここで、図示するように薄膜１１２に外部方向から圧力Ｐが加わると、圧力Ｐの大きさに応じて、薄膜１１２が、基板１１１の表面に近づく方向（下方向）に弾性変形する。
【００７６】
すると、このような薄膜１１２の変動に連動して、第２の電極１２０が、基板１１１に固定された第１の電極１１９に近づく方向に変動する。従って、第２の電極１２０と第１の電極１１９との間の容量値が大きくなる。
【００７７】
このときの容量値を、容量検出回路１２７によって検出することにより、薄膜１１２に加わる圧力Ｐの大きさを検出することができる。
【００７８】
以上に説明したＭＥＭＳ装置１１０の製造方法およびＭＥＭＳ装置１１０においても、第１の膜１１３の表面上に、貫通孔１１７を覆うように低密度膜１１４を形成した後、低密度膜１１４の表面上に第２の膜１１５を形成することによって、基板１１１と第１の膜１１３との間の空間１１６を封止している。このように、第２の膜１１５によって第１の膜１１３の貫通孔１１７を塞ぐ必要がないため、従来のように第２の膜１１５を厚く形成する必要がなくなる。したがって、第２の膜１１５を薄膜化することができる。この結果、圧力の検出感度を向上させることができる。
【００７９】
また、以上に説明したＭＥＭＳ装置１１０の製造方法およびＭＥＭＳ装置１１０においても、第１の膜１１３の表面上に、貫通孔１１７を覆うように低密度膜１１４を形成した後、低密度膜１１４の表面上に第２の膜１１５を形成するため、第２の膜１１５の構成成分が空間１１６内に堆積されることを抑制することもできる。この結果、圧力の検出感度の低下を抑制することができる。
【００８０】
さらに、以上に説明したＭＥＭＳ装置１１０の製造方法およびＭＥＭＳ装置１１０においても、第１の膜１１３の表面上に、貫通孔１１７を覆うように低密度膜１１４を形成した後、低密度膜１１４の表面上に第２の膜１１５を形成するため、第２の膜１１５の形成時におけるＣＶＤ装置のチャンバ内の雰囲気と同等の雰囲気を、基板１１１と第１の膜１１３との間の空間１１６内に留めることができる。このように、基板１１１と第１の膜１１３との間の空間１１６内の雰囲気を、第２の膜１１５の形成時に用いられるＣＶＤ装置の雰囲気によって容易かつ高精度に制御することができる。この結果、真空のもとで第２の膜１１５を形成するだけで、基板１１１と第１の膜１１３との間の空間１１６内の雰囲気を容易かつ高精度に真空にすることもでき、圧力の検出感度の温度依存を抑制することができる。
【００８１】
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００８２】
例えば、ＭＥＭＳ装置の第２の電極は、薄膜のみによって支持されていてもよい。また、第２の電極は、複数個所において薄膜に支持されていてもよい。また、第１の電極および第２の電極は、複数枚によって構成されていてもよい。また、基板と薄膜との間に形成される空間内には、第１、第２の電極以外の他の部品が含まれていてもよい。
【符号の説明】
【００８３】
１０・・・半導体装置
１１・・・基板
１２・・・薄膜
１３・・・第１の膜
１４・・・低密度膜
１４´・・・ポリイミド樹脂膜
１５・・・第２の膜
１６・・・空間
１７・・・貫通孔
１８・・・犠牲層
１１０・・・ＭＥＭＳ装置
１１１・・・基板
１１２・・・薄膜
１１３・・・第１の膜
１１４・・・低密度膜
１１４´・・・ポリイミド樹脂膜
１１５・・・第２の膜
１１６・・・空間
１１７・・・貫通孔
１１８ａ・・・第１の犠牲層
１１８ｂ・・・第２の犠牲層
１１９・・・第１の電極
１２０・・・第２の電極
１２１・・・第１の配線
１２２・・・弾性部材
１２３・・・電極支持部
１２４・・・第２の配線
１２５・・・突出部
１２６・・・貫通孔
１２７・・・容量検出回路
【図１】
2016080358.tif 000003
【図２】
2016080358.tif 000004
【図３】
2016080358.tif 000005
【図４】
2016080358.tif 000006
【図５】
2016080358.tif 000007
【図６】
2016080358.tif 000008
【図７】
2016080358.tif 000009
【図８】
2016080358.tif 000010
【図９】
2016080358.tif 000011
【図１０】
2016080358.tif 000012
【図１１】
2016080358.tif 000013
【図１２】
2016080358.tif 000014
【図１３】
2016080358.tif 000015
【図１４】
2016080358.tif 000016
【図１５】
2016080358.tif 000017
【図１６】
2016080358.tif 000018
【図１７】
2016080358.tif 000019