(57)【要約】【課題】半導体ウエハの電気的試験の信頼性を向上させる。【解決手段】半導体装置の製造方法は、プローブカード（第１カード）ＰＲＣに保持されたフォース端子（接触端子）２Ｆおよびセンス端子（接触端子）２Ｓのコンタクト部（先端）２ｃを半導体ウエハの電極端子１１に接触させて半導体素子の電気的試験を行う工程を有している。また、電気的試験を行う工程では、フォース接触２Ｆのコンタクト部２ｃおよびセンス端子２Ｓのコンタクト部２ｃは、電極端子１１と接触した後、互いに離れる方向に移動する。【選択図】図１１
2016151573.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）複数のチップ領域に区画された第１面、前記複数のチップ領域のそれぞれに形成された半導体素子、および前記半導体素子と電気的に接続され、前記第１面において露出する複数の電極端子を有する半導体ウエハを、ウエハ保持台上に固定させる工程、
（ｂ）複数の第１配線が形成された配線基板、前記複数の電極端子に接触させるための複数の接触端子、前記複数の接触端子が保持された接触端子配置面、および前記接触端子配置面の反対側に位置する裏面を有している第１カードを、前記接触端子配置面が前記半導体ウエハの前記第１面と対向するように配置する工程、
（ｃ）前記第１カードの前記複数の接触端子の先端を前記半導体ウエハの前記複数の電極端子に接触させて前記半導体素子の電気的試験を行う工程、
を含み、
前記複数の接触端子は、前記（ｃ）工程で前記複数の電極端子のうちの第１電極端子に接触する第１接触端子、および前記第１接触端子と交差し、前記（ｃ）工程で前記第１電極端子に接触する第２接触端子を有し、
前記第１接触端子および前記第２接触端子のそれぞれは、
前記第１カードの前記接触端子配置面に保持される被保持部と、
前記（ｃ）工程で前記第１電極端子に接触するコンタクト部と、
前記被保持部および前記コンタクト部の間に設けられ、前記第１カードの前記接触端子配置面に沿って延びる延在部と、
を有し、
前記第１接触端子および前記第２接触端子のそれぞれが有する延在部は、平面視において交差する、半導体装置の製造方法。
【請求項２】
請求項１において、
前記（ｃ）工程では、前記半導体素子のインピーダンス特性の試験をする、半導体装置の製造方法。
【請求項３】
請求項１において、
前記（ｃ）工程は、
（ｃ１）前記第１接触端子の先端部および前記第２接触端子の先端部が互いに接触した状態で、前記第１接触端子の先端部および前記第２接触端子の先端部をそれぞれ前記第１電極端子に接触させる工程、
（ｃ２）前記（ｃ１）工程の後、前記第１接触端子および前記第２接触端子のそれぞれが前記第１電極端子に接触した状態で、前記第１接触端子の先端部と前記第２接触端子の先端部を互いに離れる方向に移動させる工程、
（ｃ３）前記（ｃ２）工程の後、前記第１接触端子の先端部と前記第２接触端子の先端部が離間した状態で前記半導体素子の電気的試験を行う工程、
を有する、半導体装置の製造方法。
【請求項４】
請求項３において、
前記（ｃ）工程には、
前記（ｃ１）工程の前、または、前記（ｃ３）工程の後、前記第１接触端子の先端部および前記第２接触端子の先端部が互いに接触した状態で、前記第１接触端子および前記第２接触端子に形成される浮遊容量を測定する工程が含まれる、半導体装置の製造方法。
【請求項５】
請求項４において、
前記半導体素子はバリキャップダイオード素子であって、
前記（ｃ３）工程には、
前記半導体素子の容量特性を試験する工程が含まれる、半導体装置の製造方法。
【請求項６】
請求項５において、
前記（ｃ３）工程には、
前記半導体素子のインピーダンス特性を試験する工程が更に含まれる、半導体装置の製造方法。
【請求項７】
請求項１において、
前記第１接触端子および前記第２接触端子の前記延在部が互いに交差する交差部は、前記延在部のうち、前記被保持部よりも前記コンタクト部に近い位置に設けられている、半導体装置の製造方法。
【請求項８】
請求項１において、
前記（ｃ）工程では、
前記半導体ウエハの前記複数の電極端子のそれぞれに、前記複数の接触端子を接触させて、複数の半導体素子に対して一括して電気的試験を行う、半導体装置の製造方法。
【請求項９】
（ａ）複数のチップ領域に区画された第１面、前記複数のチップ領域のそれぞれに形成された半導体素子、および前記半導体素子と電気的に接続され、前記第１面において露出する複数の電極端子を有する半導体ウエハを、ウエハ保持台上に固定させる工程、
（ｂ）複数の第１配線が形成された配線基板、前記複数の電極端子に接触させるための複数の接触端子、前記複数の接触端子が保持された接触端子配置面、および前記接触端子配置面の反対側に位置する裏面を有している第１カードを、前記接触端子配置面が前記半導体ウエハの前記第１面と対向するように配置する工程、
（ｃ）前記第１カードの前記複数の接触端子の先端を前記半導体ウエハの前記複数の電極端子に接触させて前記半導体素子の電気的試験を行う工程、
を含み、
前記複数の接触端子は、前記（ｃ）工程で前記複数の電極端子のうちの第１電極端子に接触する第１接触端子、および前記第１接触端子と交差し、前記（ｃ）工程で前記第１電極端子に接触する第２接触端子を有し、
前記（ｃ）工程は、
（ｃ１）前記第１接触端子の先端部および前記第２接触端子の先端部をそれぞれ前記第１電極端子に接触させる工程、
（ｃ２）前記（ｃ１）工程の後、前記第１接触端子および前記第２接触端子が前記第１電極端子に接触した状態で、前記第１接触端子の先端部と前記第２接触端子の先端部を互いに離れる方向に移動させる工程、
（ｃ３）前記（ｃ２）工程の後、前記第１接触端子の先端部と前記第２接触端子の先端部が離間した状態で前記半導体素子の電気的試験を行う工程、
を有する、半導体装置の製造方法。
【請求項１０】
請求項９において、
前記（ｃ１）工程では、
前記第１接触端子の先端部および前記第２接触端子の先端部が互いに接触した状態で、前記第１接触端子の先端部および前記第２接触端子の先端部をそれぞれ前記第１電極端子に接触させる、半導体装置の製造方法。
【請求項１１】
請求項１０において、
前記（ｃ）工程には、
前記（ｃ１）工程の前、または、前記（ｃ３）工程の後、前記第１接触端子の先端部および前記第２接触端子の先端部が互いに接触した状態で、前記第１接触端子および前記第２接触端子に形成される浮遊容量を測定する工程が含まれる、半導体装置の製造方法。
【請求項１２】
請求項１１において、
前記半導体素子はバリキャップダイオード素子であって、
前記（ｃ３）工程には、
前記半導体素子の容量特性を試験する工程が含まれる、半導体装置の製造方法。
【請求項１３】
請求項１２において、
前記（ｃ３）工程には、
前記半導体素子のインピーダンス特性を試験する工程が更に含まれる、半導体装置の製造方法。
【請求項１４】
複数の第１配線が形成された配線基板と、
半導体ウエハが有する複数の電極端子に接触させるための複数の接触端子と、
前記複数の接触端子が保持された接触端子配置面と、
前記接触端子配置面の反対側に位置する裏面と、を有し、
前記複数の接触端子は、前記複数の電極端子のうちの第１電極端子に接触する第１接触端子、および前記第１接触端子と交差し、前記第１電極端子に接触する第２接触端子を有し、
前記第１接触端子および前記第２接触端子のそれぞれは、
前記接触端子配置面に保持される被保持部と、
前記第１電極端子に接触するコンタクト部と、
前記被保持部および前記コンタクト部の間に設けられ、前記接触端子配置面に沿って延びる延在部と、
を有し、
前記第１接触端子および前記第２接触端子のそれぞれが有する延在部は、平面視において交差する、プローブカード。
【請求項１５】
請求項１４において、
前記第１接触端子および前記第２接触端子の前記延在部が互いに交差する交差部は、前記延在部のうち、前記被保持部よりも前記コンタクト部に近い位置に設けられている、プローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、例えば、半導体ウエハに形成された半導体素子の電気的特性を確認する電気的試験を行う工程を含む半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
特開平３-１４４８９５号公報（特許文献１）には、半導体素子のボンディングパッドに接触させる探針が記載されている。特許文献１に記載された探針は、一体に形成された先端部分から二股に分岐した構造になっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３-１４４８９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体チップの電気的特性を確認する電気的試験を行う方法として、電流供給用と電圧測定用の二種類の接触端子を、半導体チップの一つの電極端子に接触させる試験方法がある。しかし、半導体チップの小型化や、電極端子の増加に伴って一つの電極端子の平面寸法は小さくなり、一つの電極端子に二本の接触端子を同時に接触させる技術が要求される。一方、二本の接触端子の先端部分を一体化させた構造の接触端子を電極端子に接触させる場合、互いに独立した二本の接触端子をそれぞれ電極端子に接触させる場合のように、接触端子と電極端子との接触抵抗の影響を測定結果から排除することができない。したがって、互いに独立した二本の接触端子を小さい電極端子に接触させる技術が要求される。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態による半導体装置の製造方法は、第１カードに保持された第１接触端子および第２接触端子の先端部を半導体ウエハの第１電極端子に接触させて半導体素子の電気的試験を行う工程を有している。また、電気的試験を行う工程では、前記第１接触端子の先端部および前記第２接触端子の先端部は、前記第１電極端子と接触した後、互いに離れる方向に移動するものである。
【発明の効果】
【０００７】
上記一実施の形態によれば、電気的試験の信頼性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】一実施の形態である半導体装置の製造フローの概要を示す説明図である。
【図２】図１に示すウエハ準備工程で準備する半導体ウエハの上面側を示す平面図である。
【図３】図２に示す半導体ウエハの一部の拡大断面図である。
【図４】図１に示す個片化工程で取得する複数の半導体チップのうちの一つの上面側を示す平面図である。
【図５】図４に対する変形例である半導体チップの上面側を示す平面図である。
【図６】図１に示すプローブ検査工程で使用する検査装置の概要構成を模式的に示す説明図である。
【図７】図６に示すプローブカードの構造を模式的に示す断面図である。
【図８】図６に示すプローブカードのウエハとの対向面（下面）側を模式的に示す平面図である。
【図９】ケルビン接続を利用してインピーダンス特性を試験する回路を示す回路図である。
【図１０】図９に示す回路を用いて図２に示す半導体ウエハに形成された半導体素子のインピーダンス特性の試験を行っている状態を模式的に示す説明図である。
【図１１】図８に示す複数のプローブ針のうち、一対のフォース端子とセンス端子を拡大して示す拡大平面図である。
【図１２】図１１に示すプローブ針の側面図である。
【図１３】図１１に示すプローブ針を先端のコンタクト部側から視た斜視図である。
【図１４】図１１に示すプローブ針と電極端子を接触させた後、プローブ針と電極端子とが近づく方向にさらに外力を印加した後の状態を示す拡大平面図である。
【図１５】図１４に示すプローブ針を先端のコンタクト部側から視た斜視図である。
【図１６】電気的試験が終わった後の電極端子の表面の例を示す平面図である。
【図１７】二本のプローブ針の交差部の位置と、電極端子に形成される溝の形状の関係を模式的に示す説明図である。
【図１８】図１１に示すプローブ針の対を複数セット準備して、複数の電極端子に対して一括して電気的試験を行う状態を示す拡大平面図である。
【図１９】図２に示す半導体ウエハに形成された半導体素子の容量特性の試験を行う回路を模式的に示す説明図である。
【図２０】図１９に示す回路を用いた電気的試験において、形成される浮遊容量を模式的に示す説明図である。
【図２１】図１１に対する検討例であるプローブ針の配置方法を示す拡大平面図である。
【図２２】図２１に示すプローブ針を用いて電気的試験を行った後の電極端子の表面の例を示す平面図である。
【発明を実施するための形態】
【０００９】
（本願における記載形式の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。
【００１０】
また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１１】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１２】
本実施の形態では、半導体装置の一例として、バリキャップダイオードと呼ばれる半導体素子が形成された半導体装置の製造方法について説明する。バリキャップダイオードは、ダイオードの一種で、端子に加える電圧によって静電容量が変化する半導体素子である。バリキャップダイオードは、例えば可変容量式のコンデンサとして利用される。
【００１３】
＜半導体装置の製造方法＞
まず、図１〜図５を用いて本実施の形態の半導体装置の製造方法の全体の流れを説明する。図１は、本実施の形態の半導体装置の製造フローの概要を示す説明図である。また、図２は、図１に示すウエハ準備工程で準備する半導体ウエハの上面側を示す平面図、図３は、図２に示す半導体ウエハの一部の拡大断面図、図４は図１に示す個片化工程で取得する複数の半導体チップのうちの一つの上面側を示す平面図である。また、図５は、図４に対する変形例である半導体チップの上面側を示す平面図である。
【００１４】
まず、図１に示すウエハ準備工程として、図２に示すように、複数のチップ領域１０ｃに区画されたウエハ（半導体ウエハ）ＷＨを準備する。ウエハＷＨは平面形状が略円形（詳しくは、周縁部に結晶方位を認識するため、ノッチやオリエンタルフラットなどの切り欠き部が形成されている）を成す。
【００１５】
また、ウエハＷＨの主面上には、各々が半導体チップ一個分に相当する、チップ領域１０ｃを備えている。図２では、見易さのためチップ領域１０ｃの平面サイズを大きく示しているので、３９２個のチップ領域１０ｃが設けられているが、図２に示すよりもチップ領域１０ｃの数が多い場合にも適用できる。一枚のウエハＷＨが備えるチップ領域１０ｃの数は、チップ領域１０ｃの平面サイズに応じて変化するが、例えば、数万個〜数十万個程度のチップ領域１０ｃを備えている場合が多い。ウエハＷＨの複数のチップ領域１０ｃの各々には半導体集積回路が形成され、主面上において半導体集積回路と電気的に接続する電極端子（電極、チップ電極、パッド）１１が形成されている。
【００１６】
図２に示すウエハＷＨの形成方法の一例について図３を用いて簡単に説明すると、例えば、以下のように形成される。まず、半導体基板準備工程（図１参照）で、主面（デバイス形成面）１２ｔを有する半導体基板１２を準備する。その後、半導体素子形成工程（図１参照）で、半導体基板１２の主面１２ｔ上に半導体素子を形成する。図３に示す例では、バリキャップダイオード素子を形成する。
【００１７】
バリキャップダイオード素子は、例えば以下のように形成される。図３に示す半導体基板１２は、例えばＳｉ（シリコン、珪素）からなる基板に第１導電型（例えばｎ型）の不純物（例えばＳｂ（アンチモン））が高濃度でドープされている。このｎ型高濃度基板である半導体１２にドープされた不純物の濃度は、例えば、１×１０１９個／ｃｍ３〜１×１０２０個／ｃｍ３程度である。
【００１８】
続いて、半導体基板１２の主面１２ｔ上に半導体層１３を堆積させる。半導体層１３は、半導体基板１２と同じ導電型の不純物が半導体基板１２よりも低い濃度でドープされている。例えば、ｎ型の導電型を有する不純物（例えばＰ（リン））がドープされたｎ型のシリコン層をエピタキシャル成長させることにより、半導体層１３は形成されている。この半導体層１３は、抵抗率が約１００Ωｃｍ以上であり、ドープされた不純物の濃度は、例えば、１×１０１６個／ｃｍ３〜１×１０１９個／ｃｍ３程度である。
【００１９】
次に、半導体層１３のうち、半導体基板１２の主面１２ｔとの対向面の反対側の面（表面１３ｔ）に、半導体層１３とは反対導電型（例えばｐ型）の半導体領域１４を形成する。半導体領域１４は、例えば以下のように形成される。まず、半導体層１３が形成された半導体基板１２に熱酸化処理を施し、半導体層１３の表面１３ｔに酸化シリコン膜（図示は省略）を形成する。続いて、上記酸化シリコン膜上にフォトレジスト膜（図示は省略）を成膜し、このフォトレジスト膜をフォトリソグラフィ技術によってパターニングして、開口部を形成する。続いて、残ったフォトレジスト膜をマスクとして酸化シリコン膜をエッチングし、半導体層１３の表面の酸化シリコン膜に開口部を選択的に形成する。次に、上記した開口部を含む半導体層１３上に、たとえばＰＢＦ（Poly Boron Film）などのドーピング材料を塗布する。続いて、約９００℃程度の雰囲気中にて半導体基板１２をアニールすることにより、その半導体層１３にｐ型不純物であるＢ（ホウ素）をドーピングし、ｐ型不純物元素が熱拡散した半導体領域１４を形成する。続いて、Ｎ２（窒素）雰囲気中において、半導体基板１２に約１０００℃程度の熱処理を施すことにより、ｐ型の半導体領域１４とｎ型の半導体層１３とによるＰＮ接合を形成し、ダイオード素子を形成することができる。
【００２０】
次に、図１に示す保護膜形成工程では、ダイオード素子が形成された半導体基板１２上に、保護膜である絶縁膜を堆積する。図３に示す例では、半導体層１３の表面１３ｔ上に、酸化シリコン膜（絶縁膜）１５を堆積し、続いて、例えばＣＶＤ法により保護膜であるＰＳＧ（Phospho Silicate Glass）膜１６を堆積する。
【００２１】
次に、図１に示す電極端子形成工程では、図３に示すように、ダイオード素子に接続される電極端子１１を形成する。電極端子１１は、例えば以下のように形成される。まず、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとしてＰＳＧ膜１６および酸化シリコン膜１５をドライエッチングし、半導体領域１４に達する開口部１７を形成する。次に、開口部１７の内部を含む半導体基板１２上に金属膜を蒸着する。本実施の形態では、例えば、Ａｌ（アルミニウム）およびＳｉ（シリコン）からなる合金膜を蒸着する。続いて、フォトレジスト膜をマスクにして、そのＡｌおよびＳｉからなる合金膜をエッチングすることにより、電極端子１１を形成する。
【００２２】
一方、図３に示す例では、半導体基板１２の主面１２ｔの反対側の裏面１２ｂには、裏面電極１８が形成されている。裏面電極１８は、半導体基板１２の裏面１２ｂに、金属膜を堆積することにより形成される。裏面１２ｂに堆積する金属膜は、例えば、Ａｕ（金）、Ｓｂ（アンチモン）、Ａｕを順に堆積させた多層金属膜にすることができる。
【００２３】
以上の各工程により、図２に示すウエハＷＨの複数のチップ領域１０ｃのそれぞれには、半導体素子および電極端子１１が形成される。なお、上記では、図１に示すウエハ準備工程の概要について簡単に説明したので、ウエハ準備工程には種々の変形例があることはいうまでもない。例えば、半導体ウエハＷＨの厚さを薄くする必要がある場合には、上記した裏面電極１８を形成する前に、半導体基板１２の裏面を研削する、裏面研削工程を実施しても良い。
【００２４】
なお、図４に示す例では、半導体チップ１０は、上面１０ｔの中央部に一つの電極端子１１を有している。ただし、電極端子１１の配列には、種々の変形例を適用できる。例えば、図５に示す半導体チップ１０Ａのように、四角形を成す上面１０ｔの各辺に沿って、それぞれ複数の電極端子１１が配列されていても良い。また、図３に示す例では、電極端子１１が半導体素子に直接的に接続された実施態様を示している。しかし、変形例として、例えば、半導体チップ１０の上面１０ｔにおいて露出する電極端子１１と半導体素子とが、半導体基板１２上に形成された一層または複数層の配線層（図示は省略）を介して電気的に接続されていても良い。
【００２５】
次に、図１に示すプローブ検査工程として、図２に示すウエハＷＨの電気的試験を行う。プローブ検査工程には、図１に示すように、プローブカード準備工程と、電気的試験工程が含まれる。なお、図１では、説明の便宜上、ウエハ準備工程と、プローブ検査工程を分けて、ウエハ準備工程の後でプローブ検査工程を行う実施態様を示している。しかし、プローブ検査工程をウエハ準備工程中に行うこともできる。例えば半導体素子形成工程の後であれば、半導体素子の電気的な特性試験を行うことができる。
【００２６】
次に、図１に示す個片化工程として、図２に示すウエハＷＨをチップ領域１０ｃ毎に分割し、図４に示す半導体チップ（半導体装置）１０を複数個取得する。本工程では、例えば、図２に示す複数のチップ領域１０ｃそれぞれの間に配置されたスクライブ領域１０ｄに沿ってウエハＷＨを切断し、チップ領域１０ｃ毎に個片化する。以上の工程により、本実施の形態の半導体装置である半導体チップ１０が得られる。なお、上記は、半導体チップを製造する工程のうち、主要工程の概要を説明したものであり、種々の変形例を適用することができる。
【００２７】
＜検査装置＞
次に、図１に示すプローブ検査工程で使用する検査装置の概要を説明する。図６は、図１に示すプローブ検査工程で使用する検査装置の概要構成を模式的に示す説明図、図７は、図６に示すプローブカードの構造を模式的に示す断面図である。また、図８は、図６に示すプローブカードのウエハとの対向面（下面）側を模式的に示す平面図である。なお、図７および図８に示す例では、見易さのため、複数のプローブ針２の数を減らして示している。しかし、プローブ針２は、図１に示す電気的試験工程において、一括して検査する電極端子１１の数に対応して設けられているので、図７や図８に示す数よりも多い。
【００２８】
図６に示すように、本実施の形態１のプローバ（検査装置）ＰＲは、プローブカードＰＲＣ、テスタヘッドＴＨＤ、インタフェースリングＩＦＲ、カードホルダＣＨＤ、ウエハステージＷＳＴ、およびウエハチャック（ウエハ保持台）ＷＣＨなどから形成されている。テスタヘッドＴＨＤとインタフェースリングＩＦＲとの間、およびインタフェースリングＩＦＲとプローブカードＰＲＣとの間は、それぞれ複数の配線ＩＦｗを介して電気的に接続され、それによりテスタヘッドＴＨＤとプローブカードＰＲＣとの間が電気的に接続されている。複数の配線ＩＦｗとしては、例えばポゴピン（ＰＯＧＯ ｐｉｎ）またはスプリングプローブと呼ばれる導電性部材を用いることができる。ポゴピンやスプリングプローブは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針であって、たとえば金属製の管（保持部材）内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。また、テスタヘッドＴＨＤは、テスタＴに電気的に接続され、テスタＴからプローブ検査に必要な電圧や信号電流が供給される。
【００２９】
カードホルダＣＨＤは、プローブカードＰＲＣをプローバＰＲに機械的に接続するもので、かつ、電気的試験時の圧力によってプローブカードＰＲＣに反りが生じてしまうことを防ぐ機械的強度を持つ。また、プローバＰＲの筐体内には、ウエハステージＷＳＴが配置され、ウエハステージＷＳＴ上には、ウエハ保持台であるウエハチャックＷＣＨが配置され、固定されている。
【００３０】
被検査対象であるウエハＷＨは、複数の電極端子１１（図２参照）が形成された上面１０ｔ（図２参照）側をプローブカードＰＲＣと対向させた状態でウエハチャックＷＣＨに保持される。ウエハチャックＷＣＨは、例えば、吸着方式により、ウエハＷＨを保持することができる。
【００３１】
また、図６に示す例では、ウエハチャックＷＣＨのウエハ保持面（上面）には、裏面電極１８（図３参照）と導通させる裏面電極１８用の検査用端子である、検査用面電極（裏面電極、検査用端子）ＢＰＬが設けられている。図１に示す電気的試験工程では、検査用面電極ＢＰＬと図３に示す半導体基板１２の裏面１２ｂに形成された裏面電極１８とを電気的に接続させる。また、テスタヘッドＴＨＤと検査用面電極ＢＰＬの間は電気的に接続されている。なお、変形例として、図３に示す裏面電極１８が形成されていない半導体ウエハの試験を行う場合には、図６に示す検査用面電極ＢＰＬは無くても良い。
【００３２】
また、ウエハＷＨには、上記したように、多くのチップ領域１０ｃ（図２参照）が形成されているので、全てのチップ領域１０ｃについて一括して検査することは難しい。したがって、図１に示す電気的試験工程では、ウエハＷＨの主面を、複数の検査範囲に区画して、プローブカードＰＲＣとウエハＷＨの相対位置を移動させながら複数の検査範囲のそれぞれについて電気的試験を実施する。
【００３３】
プローブカードＰＲＣとウエハＷＨの相対位置を移動させる方法としては、プローブカードＰＲＣとウエハＷＨのいずれか一方、あるいは両方を動かす方法がある。本実施の形態の例では、ウエハステージＷＳＴに取り付けられた駆動部（図示は省略）を動作させることにより、ウエハＷＨを固定するウエハチャックＷＣＨが、ウエハステージＷＳＴとともに、平面方向（図６に示すＸ−Ｙ平面方向）に動作する構造になっている。プローブカードＰＲＣを動かすことにより、ずれが生じることを抑制する観点からは、本実施の形態のように、ウエハチャックＷＣＨを動かす構造が好ましい。
【００３４】
なお、上記した検査範囲は、必ずしもチップ領域１０ｃ一個分でなくても良く、例えば、一つの検査範囲内に複数のチップ領域１０ｃが含まれていても良い。また、上記ではウエハチャックＷＣＨとともに、ウエハステージＷＳＴが移動する実施態様について説明したが、変形例としては、ウエハステージＷＳＴは移動せず、ウエハチャックＷＣＨがウエハステージＷＳＴからは独立して移動する構造にすることもできる。
【００３５】
次に、図６に示すプローブカードＰＲＣの構造について説明する。図７に示すようにプローブカードＰＲＣは、上面１ｔ、上面１ｔの反対側に位置する下面１ｂ、および上面１ｔと下面１ｂとを電気的に接続するように形成された複数の配線１ｗを有する配線基板１を有している。配線基板１の下面１ｂは、プローブカードＰＲＣの接触端子配置面になっており、下面１ｂの中央部には、複数の電極端子１１（図４参照）のそれぞれに接触させるための接触端子である、複数のプローブ針（接触端子、コンタクタ）２が形成されている。また、配線基板１の上面１ｔは、プローブカードＰＲＣの接触端子配置面とは反対側に位置する裏面になっている。
【００３６】
また、配線基板１に形成された複数の配線１ｗは、配線基板１の下面１ｂ側において、複数のプローブ針２と電気的に接続されている。一方、配線基板１の上面１ｔには、図６に示す複数の配線ＩＦｗと電気的に接続される端子である、複数の端子１ｄが形成され、複数の配線１ｗと電気的に接続されている。この端子１ｄは、テスタヘッドＴＨＤ（図６参照）とプローブカードＰＲＣとの間で、信号を入力、あるいは出力する配線ＩＦｗ（図６参照）と接続される端子となっている。つまり、端子１ｄはプローブカードＰＲＣの外部端子となっており、図７に示す複数のプローブ針２のそれぞれは、配線基板１に形成された複数の配線１ｗを介して、図６に示すテスタヘッドＴＨＤに形成された電気的試験用の回路（図示は省略）と電気的に接続されている。
【００３７】
また、図８に示すように、配線基板１の下面１ｂの中央部には、複数のプローブ針２の根元部分を固定する、針押さえ部（接触端子固定部）３が設けられている。針押さえ部３は、例えば樹脂からなる部材であって、図７に示すように、プローブ針２の一部分が針押さえ部３により、封止されている。詳しくは、プローブ針２の一方の端部に設けられた配線接続部２ａは、配線１ｗと接続され、他方の端部に設けられたコンタクト部（接触部、先端部）２ｃは、針押さえ部３から露出している。また、プローブ針２は、配線接続部２ａとコンタクト部２ｃの間に折れ曲がり部２ｂを有し、コンタクト部２ｃの延在方向が、図６に示すウエハＷＨを向くように曲げ加工が施されている。折れ曲がり部２ｂは、針押さえ部３から露出している。図１に示す電気的試験工程では、このプローブ針２の先端部分であるコンタクト部２ｃを図４に示す電極端子１１と接触させることで、プローブ針２と電極端子１１とを電気的に接続する。
【００３８】
また、詳細は後述するが、図１に示す電気的試験工程では、電流供給用と電圧測定用の二種類のプローブ針を、半導体チップの一つの電極端子に接触させる接続方式（以下、ケルビン接続方式と呼ぶ）によって、半導体素子の特性試験を行う。このため、複数のプローブ針２は、互いに隣り合って設けられた、センス端子（電圧測定用接触端子）２Ｓとフォース端子（電流供給用接触端子）２Ｆとを有している。
【００３９】
＜電気的試験工程＞
次に、図６に示すプローバＰＲを用いて行う、図１に示す電気的試験工程について説明する。図１に示す電気的試験工程では、図６に示すように、図２〜図４を用いて説明したウエハＷＨをウエハチャックＷＣＨ上に固定させる。ウエハチャックＷＣＨは、吸着機能を備えており、ウエハＷＨの上面１０ｔの反対側に位置する裏面１２ｂと、ウエハチャックＷＣＨのウエハ保持面ＷＣＨｔと、を対向させた状態でウエハＷＨを吸着保持する。
【００４０】
また、図１に示す電気的試験工程では、プローブカードＰＲＣの下面１ｂがウエハＷＨの上面１０ｔと対向するように配置する。プローバＰＲが有するカードホルダＣＨＤと、プローブカードＰＲＣとは、例えばネジ止め固定され、これによりプローブカードＰＲＣは下面１ｂがウエハＷＨと対向した状態で保持される。
【００４１】
なお、ウエハＷＨをウエハチャックＷＣＨ上に固定させる工程と、プローブカードＰＲＣをカードホルダＣＨＤに保持させる工程との順序は、特に限定されない。例えば、ウエハＷＨを順次交換して連続的に電気的試験を行う場合には、プローブカードＰＲＣは、カードホルダＣＨＤに保持された状態でウエハＷＨを交換する。
【００４２】
次に、プローブカードＰＲＣの接触端子配置面である下面１ｂと、被検査対象物であるウエハＷＨの上面１０ｔ側とが対向配置された状態で、複数のプローブ針２と、複数の電極端子１１（図７参照）とを接触させることで、ウエハＷＨに形成された半導体素子の電気的特性を試験する。なお、上記した半導体素子の電気的特性の試験には、半導体素子自体の電気的特性の試験の他、半導体素子に接続される回路の電気的試験も含まれる。
【００４３】
なお、電気的試験工程に要する時間を短縮する観点からは、ウエハＷＨの上面１０ｔ側に形成された複数のチップ領域１０ｃ（図２参照）について、一括して検査することが好ましい。しかし、複数のプローブ針２と電気的に接続される配線１ｗの引き回しスペースを考慮すると、一枚のウエハＷＨに形成された、全てのチップ領域１０ｃを一括して検査することは難しい。このため、電気的試験工程では、図２に示すウエハＷＨの上面１０ｔ上を複数の検査範囲に区画して、図６に示すプローブカードＰＲＣとウエハＷＨの相対位置を移動させながら、複数の検査範囲のそれぞれについて電気的試験が順番に実施されることが好ましい。
【００４４】
また、半導体素子の電気的特性を検査するためには、図７に示すように、プローブカードＰＲＣの複数のプローブ針２と複数の電極端子１１とを電気的に接続して、ウエハＷＨ（図６参照）に形成された半導体素子に試験用の信号電流を流す。
【００４５】
複数のプローブ針２と複数の電極端子１１とを電気的に接続する方法は、以下の通りである。図１に示す電気的試験工程では、まず、図６に示すプローブカードＰＲＣとウエハＷＨとの距離を近づけて図７に示す複数のプローブ針２と複数の電極端子１１とをそれぞれ接触させる。
【００４６】
プローブカードＰＲＣとウエハＷＨとの距離を近づける方法は、特に限定されず、例えば、図６に示すウエハチャックＷＣＨを高さ方向（図６に示すＺ方向）に上昇させる方法、プローブカードＰＲＣを高さ方向に下降させる方法、および上記２種類の方法を組み合わせる方法がある。本実施の形態では、例えば、図６に示すウエハチャックＷＣＨを高さ方向（図６に示すＺ方向）に上昇させて、プローブカードＰＲＣとウエハＷＨとの距離を近づける。
【００４７】
次に、複数のプローブ針２と複数の電極端子１１とをそれぞれ接触させた後、プローブカードＰＲＣとウエハＷＨとの距離をさらに近づける。言い換えれば、複数のプローブ針２と複数の電極端子１１とをそれぞれ接触させた後、プローブ針２のコンタクト部２ｃと電極端子１１とが互いに近づく方向に更に外力を印加する。電気的試験工程では、電極端子１１の表面に、酸化金属膜などの絶縁膜が薄く形成されている場合がある。この場合、上記したように外力を更に印加することで、コンタクト部２ｃと電極端子１１とが互いに押し合うので、酸化金属膜の一部が除去され、コンタクト部２ｃと電極端子１１の金属層とを、確実に接触させることができる。詳細は後述するが、この工程を行うと、プローブ針２のコンタクト部２ｃの先端が電極端子１１に食い込む。そして、コンタクト部２ｃと電極端子１１とが接触した状態を維持しながらコンタクト部２ｃの先端の位置が移動する。これにより、電極端子１１には、プローブ針２によって電極端子１１の表面の一部が削られ、溝が形成される。
【００４８】
次に、コンタクト部２ｃと電極端子１１とが確実に接触した状態で、半導体素子の電気的特性を試験する。本工程では、プローブ針２を介して、半導体素子に試験用の信号を供給し、半導体素子を流れる電流や半導体素子に印加された電圧などを測定する。なお、図６に示す例では、半導体ウエハＷＨの裏面１２ｂは、検査用面電極ＢＰＬを介してテスタヘッドＴＨＤと電気的に接続されている。この場合、例えば、プローブ針２に加え、検査用面電極ＢＰＬも、半導体素子に試験用の信号を供給する経路、あるいは半導体素子を流れる電流や半導体素子に印加された電圧などを測定する経路として利用できる。
【００４９】
次に、半導体素子の電気的特性の試験が終わったら、プローブカードＰＲＣとウエハＷＨとの距離を引き離す。次に、上記したように、図２に示すウエハＷＨの上面１０ｔ上が複数の検査範囲に区画される場合には、図６に示すプローブカードＰＲＣとウエハＷＨの相対位置を移動させながら、複数の検査範囲のそれぞれについて電気的試験が順番に実施される。
【００５０】
そして、全ての検査範囲について電気的試験が終わった後、半導体ウエハＷＨをウエハチャックＷＣＨから取り外し、次の工程（例えば図１に示す例では個片化工程）に半導体ウエハＷＨを搬送する。
【００５１】
＜ケルビン接続について＞
ここで、本実施の形態の電気試験工程において実施するケルビン接続を用いた電気的試験について説明する。図９は、ケルビン接続を利用してインピーダンス特性を試験する回路を示す回路図である。また、図１０は、図９に示す回路を用いて図２に示す半導体ウエハＷＨに形成された半導体素子のインピーダンス特性の試験を行っている状態を模式的に示す説明図である。
【００５２】
ケルビン接続は、測定対象物ＤＵＴに対して、電流線ＴＬＦと電圧検出線ＴＬＳとをそれぞれ独立して接続する接続方法である。図９に示す例では、電流線ＴＬＦの先端にはフォース端子２Ｆが接続され、電圧検出線ＴＬＳの先端にはセンス端子２Ｓが接続されている。そして、フォース端子２Ｆおよびセンス端子２Ｓが、それぞれ測定対象物ＤＵＴの電極端子に接触すると、測定対象物ＤＵＴに対して、電流線ＴＬＦと電圧検出線ＴＬＳとがそれぞれ独立して接続される。測定対象物ＤＵＴには四つの端子が接続されるので、ケルビン接続法（ケルビンダブルブリッジ接続法とも呼ぶ）は、４端子接続法とも呼ばれる。
【００５３】
図９に示すケルビン接続の回路でインピーダンス特性の試験をする場合、測定対象物ＤＵＴに印加される電圧を電圧計ＶＭで測定し、測定対象物ＤＵＴに流れる電流を電流計ＡＭで測定し、電圧と電流の測定結果から測定対象物ＤＵＴのインピーダンス（例えば抵抗値）を算出する。
【００５４】
ここで、測定対象物ＤＵＴのインピーダンスが十分に大きい場合、フォース端子２Ｆやセンス端子２Ｓと測定対象物ＤＵＴとの接触抵抗は無視することができる。しかし、測定対象物ＤＵＴのインピーダンスが、例えば、１０Ω以下の低い値である場合、フォース端子２Ｆやセンス端子２Ｓと測定対象物ＤＵＴとの接触抵抗の影響を排除する必要がある。
【００５５】
図９に示すケルビン接続の回路では、電圧計ＶＭの内部抵抗が測定対象物ＤＵＴの抵抗と比較して十分に大きければ、電圧検出線ＴＬＳには殆ど電流が流れない。このため、測定対象物ＤＵＴに印加される電圧および測定対象物ＤＵＴに流れる電流を測定する際に、接触端子（フォース端子２Ｆおよびセンス端子２Ｓ）と測定対象物ＤＵＴとの接触抵抗の影響を受けずに正確に測定することができる。また、ケルビン接続の回路は、上記したように、電圧計ＶＭの内部抵抗を調整することで、電圧検出線ＴＬＳには殆ど電流が流れないようにできるので、測定対象物ＤＵＴに大電流を流す特性試験を行う場合にも有利である。
【００５６】
ところが、測定対象物ＤＵＴの平面サイズが小さくなると、フォース端子２Ｆおよびセンス端子２Ｓの両方を互いに独立して一つの測定対象物ＤＵＴに接触させることが難しくなる。図１０に示す電極端子１１の露出面積が小さい場合、図８に示すフォース端子２Ｆおよびセンス端子２Ｓのコンタクト部２ｃの先端の離間距離を小さくする必要がある。一方、フォース端子２Ｆおよびセンス端子２Ｓのコンタクト部２ｃの先端の離間距離を小さくすると、フォース端子２Ｆとセンス端子２Ｓとが直接接触し易くなる。図９に示すケルビン接続の回路で電流および電圧を測定している時に、フォース端子２Ｆとセンス端子２Ｓとが直接接触している場合、２端子接続の状態と同様の回路になるので、接触端子（フォース端子２Ｆおよびセンス端子２Ｓ）と測定対象物ＤＵＴとの接触抵抗の影響を排除することができなくなる。
【００５７】
つまり、図４に示す電極端子１１に対して図８に示すフォース端子２Ｆおよびセンス端子２Ｓを接触させて、半導体チップ１０のインピーダンスの特性試験を行う場合、以下の２点を両立させることで、インピーダンスの測定精度を向上させることができる。すなわち、上記２点のうちの１点目は、フォース端子２Ｆおよびセンス端子２Ｓを一つの電極端子１１に確実に接触させることである。また、上記２点のうちの２点目は、電流および電圧の測定中は、フォース端子２Ｆとセンス端子２Ｓとが互いに離間し、電極端子１１を介して電気的に接続されていることである。
【００５８】
そこで、本実施の形態では、上記２点を両立させる技術を検討し、本実施の形態の構成を見出した。以下、図面を参照して詳細に説明する。
【００５９】
＜プローブ針の詳細構造および動作＞
図１１は、図８に示す複数のプローブ針のうち、一対のフォース端子とセンス端子を拡大して示す拡大平面図である。また、図１２は、図１１に示すプローブ針の側面図である。また、図１３は、図１１に示すプローブ針を先端のコンタクト部側から視た斜視図である。また、図１４は、図１１に示すプローブ針と電極端子を接触させた後、プローブ針と電極端子とが近づく方向にさらに外力を印加した後の状態を示す拡大平面図である。また、図１５は、図１４に示すプローブ針を、先端のコンタクト部側から視た斜視図である。また、図１６は、電気的試験が終わった後の電極端子の表面の例を示す平面図である。
【００６０】
図１１〜図１３に示すように、本実施の形態のプローブカードＰＲＣが有するフォース端子２Ｆおよびセンス端子２Ｓのそれぞれは、プローブカードＰＲＣの下面（接触端子配置面）１ｂ（図１２参照）に保持される被保持部２ｄを有している。図１１〜図１３に示す例では、被保持部２ｄは、例えば樹脂材料から成る針押さえ部３に封止され、固定（保持）されている。図７に示すように、配線接続部２ａとは異なる位置で複数のプローブ針２を固定することで、プローブ針２を測定対象物に接触させた時に発生する外力が、配線接続部２ａに伝達されることを抑制できる。ただし、被保持部２ｄの固定方法は図１１に示す態様以外にも種々の変形例がある。例えば、図７に示す針押さえ部３を有していない構造のプローブカード（図示は省略）の場合、図７に示す複数のプローブ針２のそれぞれは、配線接続部２ａにおいてプローブカードＰＲＣの下面１ｂに固定（保持）される。したがって、この場合、配線接続部２ａが被保持部２ｄ（図１１参照）としての機能を兼ねる。
【００６１】
また、図１１〜図１３に示すように、本実施の形態のプローブカードＰＲＣが有するフォース端子２Ｆおよびセンス端子２Ｓのそれぞれは、電気的試験工程において、測定対象物である電極端子１１に接触するコンタクト部２ｃを有している。図１２に示す例では、複数のコンタクト部２ｃのそれぞれは、折れ曲がり部２ｂを起点として配線基板１の下面１ｂから離れる方向に向かって延びる。言い換えれば、複数のコンタクト部２ｃのそれぞれは、折れ曲がり部２ｂを起点として下方に向かって延びる。このように複数のプローブ針２のそれぞれが折れ曲がり部２ｂから下方に向かって延びるコンタクト部２ｃを有していることで、コンタクト部２ｃと電極端子１１とを接触させる際の位置精度を向上させることができる。
【００６２】
また、図１１〜図１３に示すように、本実施の形態のプローブカードＰＲＣが有するフォース端子２Ｆおよびセンス端子２Ｓのそれぞれは、被保持部２ｄとコンタクト部２ｃとの間に設けられ、プローブカードＰＲＣの（詳しくは配線基板１の）下面１ｂ（図１２参照）に沿って延びる延在部２ｅを有している。このように、下面１ｂに沿って延びる延在部２ｅを有するプローブ針２は、電気的試験工程において、コンタクト部２ｃと電極端子１１とが接触した後、更にコンタクト部２ｃと電極端子１１とが互いに近づく方向に外力を印加すると、以下のように動作する。すなわち、図１１〜図１３に矢印を付して模式的に示すように、コンタクト部２ｃと電極端子１１とが接触した状態を維持しながら延在部２ｅの延在方向に沿ってコンタクト部２ｃの先端の位置が移動する。
【００６３】
なお、上記した「プローブカードＰＲＣの下面１ｂに沿って延びる延在部２ｅ」とは、延在部２ｅと下面１ｂとが平行である場合の他、延在部２ｅが下面１ｂに対して傾いている場合も含む。例えば図１２に示す例では、延在部２ｅと下面１ｂとの離間距離は、被保持部２ｄに近づく程小さくなっており、コンタクト部２ｃに近づく程大きくなっている。ただし、上記したように延在部２ｅの延在方向に沿ってコンタクト部２ｃの先端の位置を移動させ易くする観点からは、延在部２ｅの下面１ｂに対する傾斜角度は小さい方が好ましい。例えば、図１２に示す例では、コンタクト部２ｃおよび延在部２ｅはそれぞれプローブカードＰＲＣの下面１ｂに対して傾斜している。しかし、延在部２ｅと下面１ｂとが成す角度は、コンタクト部２ｃと下面１ｂとが成す角度よりも小さい。
【００６４】
また、図１１および図１３に示すように、フォース端子２Ｆおよびセンス端子２Ｓのそれぞれが有する延在部２ｅは、平面視において交差する。言い換えれば、フォース端子２Ｆおよびセンス端子２Ｓのそれぞれは、平面視において、互いの延在部２ｅが交差する交差部２ｆを有している。
【００６５】
このように、フォース端子２Ｆおよびセンス端子２Ｓのそれぞれが有する延在部２ｅを互いに交差させた場合、電気的試験工程において、コンタクト部２ｃと電極端子１１とが接触した後、更にコンタクト部２ｃと電極端子１１とが互いに近づく方向に外力を印加すると、以下のように動作する。すなわち、図１１〜図１３に矢印を付して模式的に示すように、コンタクト部２ｃと電極端子１１とが接触した状態を維持しながらフォース端子２Ｆの先端部（コンタクト部２ｃ）とセンス端子２Ｓの先端部（コンタクト部２ｃ）とが互いに離れる方向に移動する。
【００６６】
この結果、図１４および図１５に示すように、フォース端子２Ｆとセンス端子２Ｓとが互いに離間し、電極端子１１を介して電気的に接続されている状態が得られる。図１１〜図１３に示すように電極端子１１とプローブ針２とが接触する前には、フォース端子２Ｆのコンタクト部２ｃとセンス端子２Ｓのコンタクト部２ｃとが接触している。しかし、コンタクト部２ｃ以外の部分はフォース端子２Ｆとセンス端子２Ｓとが互いに離間している。例えば、フォース端子２Ｆおよびセンス端子２Ｓの延在部２ｅは、図１２に示すようにそれぞれ異なる高さに設けられており、互いに離間している。また、フォース端子２Ｆおよびセンス端子２Ｓの被保持部２ｄは、それぞれ針押さえ部３を介して隣り合って設けられており、互いに離間している。したがって、図１４および図１５に示すように、フォース端子２Ｆのコンタクト部２ｃとセンス端子２Ｓのコンタクト部２ｃとが互いに離間するように移動すると、フォース端子２Ｆとセンス端子２Ｓとを非接触にすることができる。
【００６７】
そして、図１４および図１５に示すように、フォース端子２Ｆとセンス端子２Ｓとが互いに離間し、電極端子１１を介して電気的に接続された状態で、半導体素子の電気的特性を試験する工程を行えば、上記したインピーダンスの測定精度を向上させるための２つの条件を両立させることができる。すなわち、フォース端子２Ｆおよびセンス端子２Ｓを一つの電極端子１１に確実に接触させることができる。また、電流および電圧の測定中は、フォース端子２Ｆとセンス端子２Ｓとが互いに離間し、かつ、電極端子１１を介して電気的に接続された状態が得られる。
【００６８】
上記の通り、本実施の形態によれば、互いに独立した二本のプローブ針２を一つの電極端子１１に確実に接触させることができる。つまり、ケルビン接続の回路を実現できるので、例えば、インピーダンスを測定する際、あるいは、大きな電流を流す電気的試験を行う際に、測定精度を向上させることができる。
【００６９】
上記した方法で電気的試験を行った場合、電極端子１１には、例えば図１６に示すような溝（プローブ痕、接触端子痕）１１ａ、１１ｂが形成される。溝１１ａおよび溝１１ｂのそれぞれは、一方の端部１１ｅ１、および延在部を介して端部１１ｅ１の反対側に位置する他方の端部１１ｅ２を有する。そして、溝１１ａおよび溝１１ｂのそれぞれが有する一方の端部１１ｅ１の離間距離は、溝１１ａおよび溝１１ｂのそれぞれが有する他方の端部１１ｅ２の離間距離よりも大きい。図１６に示す例では、溝１１ａの一部と溝１１ｂの一部とが接触している。ただし、溝１１ａと溝１１ｂとが接触しない場合もある。
【００７０】
図１１に示すフォース端子２Ｆおよびセンス端子２Ｓは、図１６に示す端部１１ｅ２において電極端子１１に接触する。そして、図１１に示すプローブ針２のコンタクト部２ｃと電極端子１１とが互いに近づく方向に更に外力を印加すると、図１６に示す端部１１ｅ１に向かって移動する。そして、端部１１ｅ１にコンタクト部２ｃ（図１４および図１５）が接触している時に半導体素子の電気的特性を試験する。
【００７１】
なお、上記したように、電気的試験工程を行う際には、電極端子１１の表面は、酸化金属膜などの絶縁膜に覆われている場合がある。この場合、図１６に示す溝１１ａおよび溝１１ｂの大部分は、酸化金属膜に形成される。したがって、図１に示す個片化工程の後、半導体チップ１０（図４参照）の電極端子１１にワイヤなどの導電性部材を接続する前に、酸化金属膜を除去する処理を施せば、溝１１ａおよび溝１１ｂの大部分を除去することができる。
【００７２】
また、本実施の形態に対する検討例として、一つの電極端子１１に二本のプローブ針２を接触させ、かつ二本のプローブ針２を接触させない方法には、以下の方法が考えられる。図２１は図１１に対する検討例であるプローブ針の配置方法を示す拡大平面図である。また、図２２は、図２１に示すプローブ針を用いて電気的試験を行った後の電極端子の表面の例を示す平面図である。図２１に示す検討例では、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとが、コンタクト部２ｃに対して反対方向に向かって延びるように構成されている。この検討例の方法であっても、フォース端子２Ｆとセンス端子２Ｓとの離間距離を十分に引き離すことができれば、お互いに接触することを抑制できる。しかし、図２１に示す検討例の場合、フォース端子２Ｆとセンス端子２Ｓとが互いに接触しないようにするためには、広いマージンを設ける必要がある。
【００７３】
すなわち、図２１に示す例では、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとは、互いに対向する位置からそれぞれコンタクト部２ｃに向かって延びる。この場合、フォース端子２Ｆとセンス端子２Ｓとのそれぞれに対して位置精度のマージンを設けなければ、フォース端子２Ｆとセンス端子２Ｓとが接触する可能性がある。例えば、図２２に示す例において、溝１１ａおよび溝１１ｂの幅がそれぞれ１０μｍ、溝１１ａおよび溝１１ｂのそれぞれのＹ方向のマージンを±５μｍ、溝１１ａと溝１１ｂの設計上の離間距離を５μｍとする。この場合、電極端子１１のＹ方向の長さＬＹ１は、少なくとも４５μｍ以上なければ、図２１に示すフォース端子２Ｆとセンス端子２Ｓとが接触する可能性がある。
【００７４】
一方、本実施の形態では、図１１〜図１５に示すように、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとが、コンタクト部２ｃに対して同じ方向に向かって延びる。また、電極端子１１に接触した直後には、フォース端子２Ｆとセンス端子２Ｓとが互いに接触していても、互いに離れる方向に移動する。この結果、本実施の形態によれば、フォース端子２Ｆとセンス端子２Ｓとが互いに接触しないようにするためのマージンを図２１に示す検討例と比較して小さくできる。
【００７５】
例えば、図１６に示す溝１１ａおよび溝１１ｂの幅がそれぞれ１０μｍ、溝１１ａと溝１１ｂの端部１１ｅ１における設計上の離間距離を５μｍとする。また、図１６に示すように溝１１ａと溝１１ｂの端部１１ｅ２は接触していても良いので、溝１１ａおよび溝１１ｂのＹ方向のマージンは、溝１１ａおよび溝１１ｂを一体物と見做して±５μｍ確保すれば良い。この結果、図１６に示す電極端子１１のＹ方向の長さＬＹ２は、３０μｍ以上確保すれば、図１１に示すフォース端子２Ｆとセンス端子２Ｓとが接触することを防止できる。つまり、本実施の形態によれば、電極端子１１の面積が小さくなっても、二本のプローブ針２を確実に電極端子１１に接触させることができる。
【００７６】
また、図１６に示す溝１１ａと溝１１ｂとの離間距離は、溝１１ａと溝１１ｂとが成す角度θ１により制御できる。また、図１６に示す角度θ１は、図１１に示す平面視における、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとが、成す角度θ２とほぼ一致する。図１６に示す角度θ１および図１１に示す角度θ２は、図１６に示すＹ方向の長さＬＹ２を短くする観点からは、小さい方が好ましい。例えば、角度θ１および角度θ２は、１０度以下、かつ、３度以上が特に好ましい。また、図１１に示すフォース端子２Ｆとセンス端子２Ｓとを、電気的試験の際に確実に離間させる観点からは、図１６に示す角度θ１および図１１に示す角度θ２は、大きい方が好ましい。例えば、角度θ１および角度θ２は、３度以上、かつ、４５度以下が特に好ましい。
【００７７】
また、図１６に示すＹ方向の長さＬＹ２は、図１６に示す角度θ１を一定にした場合でも、図１１に示す交差部２ｆの位置によって変化する。図１７は、二本のプローブ針２の交差部の位置と、電極端子に形成される溝の形状の関係を模式的に示す説明図である。図１７に示す例では、交差部２ｆの位置が異なる三種類の例を示している。最上段の例では、交差部２ｆは、延在部２ｅのうち、被保持部２ｄよりもコンタクト部２ｃに近い位置に設けられている。また、中段の例では、交差部２ｆは、延在部２ｅのうち、被保持部２ｄとコンタクト部２ｃとの中間付近に設けられている。また、最下段の例では、交差部２ｆは、延在部２ｅのうち、コンタクト部２ｃよりも被保持部２ｄに近い位置に設けられている。
【００７８】
そして、それぞれの例でのＹ方向の長さＬＹ２を比較すると、交差部２ｆの位置がコンタクト部２ｃに近づく程、長さＬＹ２が小さくなっていることが判る。図１７より、電極端子１１の面積が小さくなっても、二本のプローブ針２を確実に電極端子１１に接触させる観点からは、交差部２ｆの位置は、被保持部２ｄよりもコンタクト部２ｃ側に寄せることが好ましい。
【００７９】
また、本実施の形態のように、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとが、コンタクト部２ｃに対して同じ方向に向かって延びる場合、複数の電極端子１１に対して一括して試験を行う場合に有利である。図１８は、図１１に示すプローブ針の対を複数セット準備して、複数の電極端子に対して一括して電気的試験を行う状態を示す拡大平面図である。
【００８０】
図１８に示すように、複数の電極端子１１に対して一括して電気的試験を行う場合、複数列で配列される電極端子１１にそれぞれプローブ針２を接触させることができれば、一括して試験する電極端子１１の数を増やすことができる。例えば図１８に示す例では、２列にそれぞれ８個の電極端子１１が配列され、合計１６個の電極端子１１に対して一括して電気的試験を行うことができる。
【００８１】
ここで、図２１に示すようなプローブ針２のレイアウトの場合、プローブ針２が干渉するので、複数列の電極端子１１に対して一括して電気的試験を行うことは難しい。一方、本実施の形態の場合、図１１に示すように、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとが、コンタクト部２ｃに対して同じ方向に向かって延びる。このため、図１８に示すように、複数のプローブ針２が互いに干渉することを防止して、複数列の電極端子１１に対して一括して電気的試験を行うことができる。本実施の形態の電気的試験工程では、半導体ウエハＷＨ（図２参照）の複数の電極端子１１のそれぞれに、複数の接触端子であるプローブ針２を接触させて、複数の半導体素子に対して一括して電気的試験を行う。
【００８２】
ところで、本実施の形態の半導体チップ１０は、上記したようにバリキャップダイオード素子を有している。バリキャップダイオードは、端子に加える電圧によって静電容量が変化する電気的特性を有しており、電気的試験工程では、半導体チップ１０の静電容量を高精度で測定する必要がある。
【００８３】
図１９は、図２に示す半導体ウエハＷＨに形成された半導体素子の容量特性の試験を行う回路を模式的に示す説明図である。また、図２０は、図１９に示す回路を用いた電気的試験において、形成される浮遊容量を模式的に示す説明図である。
【００８４】
測定対象物である半導体素子の容量は、例えば図１９に示すような自動平衡ブリッジ回路を用いて測定することができる。ここで、平行版の容量値（静電容量）は、静電容量：Ｃ（Ｆ）、真空の誘電率：ε０（Ｆ／ｍ）、極板の面積：Ｓ（ｍ２）、極板間の間隔：ｄ（ｍ）としたとき、
Ｃ＝ε０×Ｓ／ｄ
の式で求められる。上式より、平行版の極板での容量は極板の面積に比例し極板間の距離に反比例する。このため、半導体ウエハＷＨの厚さが薄い場合には、図２０に示すように、検査用面電極ＢＰＬと二本のプローブ針２との間に生じる浮遊容量が形成される。特に、容量特性を高精度で試験するためには、測定系の浮遊容量の影響を考慮して補正する必要がある。
【００８５】
浮遊容量の影響を考慮した補正は、例えば図２０に示す半導体ウエハＷＨを取り除いた状態で、プローブ針２を実際の測定時と同じ高さに配置して、プローブ針２と検査用面電極ＢＰＬとの間に形成される浮遊容量を測定する。しかし、半導体ウエハＷＨを取り除いた状態での浮遊容量を測定するためには、センス端子２Ｓとフォース端子２Ｆとを接触させて、浮遊容量測定用の回路（図１９に示す自動平衡ブリッジ回路）を構成する必要がある。
【００８６】
ここで、本実施の形態のプローブカードＰＲＣ（図１１参照）は、上記したようにプローブ針２と電極端子１１とが接触した後、二本のプローブ針２のコンタクト部２ｃが互いに離れる方向に移動する構造になっている。このため、プローブ針２と電極端子１１とが接触する前には、図１１に示すようにセンス端子２Ｓとフォース端子２Ｆとが接触していても良い。
【００８７】
このように、プローブ針２と電極端子１１とが接触する前にセンス端子２Ｓとフォース端子２Ｆとが接触していれば、図１９に示すフォース端子２Ｆとセンス端子２Ｓとを短絡させることができるので、図２０に示すウエハＷＨを除いた状態で浮遊容量を測定することができる。このため、実際に半導体素子の容量を測定する際には、浮遊容量の影響を考慮して容量特性を高精度で試験することができる。
【００８８】
なお、本実施の形態のように、半導体素子の容量特性を測定する場合には、浮遊容量の影響を考慮することが特に好ましいが、容量特性以外の電気的特性を試験する場合にも、図２０に示す浮遊容量は生じる。したがって、浮遊容量の影響を考慮して浮遊容量の測定を行う場合には、図１１に示すように、電極端子１１と接触する前のセンス端子２Ｓとフォース端子２Ｆとが接触する構造を有している方が有利である。ただし、浮遊容量の測定を行わない場合には、図１１に示すフォース端子２Ｆとセンス端子２Ｓとが接触していなくても良い。
【００８９】
また、図１２に示す例では、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとは互いに異なる高さに設けられており、これにより、フォース端子２Ｆの延在部２ｅとセンス端子２Ｓの延在部２ｅとを交差させても互いに接触しないようになっている。図１２に示す例では、フォース端子２Ｆの延在部２ｅの方がセンス端子２Ｓの延在部２ｅよりも高い位置（下面１ｂに近い位置）に設けられているが、フォース端子２Ｆおよびセンス端子２Ｓのうちの、どちらを高い位置に設けても良い。
【００９０】
また、本実施の形態によれば、浮遊容量の測定が可能であり、かつ、二本のプローブ針２が離間した状態で電極端子１１に接触させて電気的試験を行うことができる。したがって、一つのプローブカードＰＲＣを用いて、異なる種類の電気特性の試験を行うことができる。言い換えれば、複数種類の電気的特性の試験を行う場合であっても、プローブカードＰＲＣの交換をしなくて良い。このため、図１に示す電気的試験工程を効率的に行うことができる。
【００９１】
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９２】
（変形例１）
例えば、上記実施の形態では、半導体素子の例としてバリキャップダイオード素子を有する半導体ウエハＷＨの電気的試験を行う実施態様について説明した。しかし、上記した技術は、バリキャップダイオード素子を有する半導体ウエハの電気的試験にのみ適用される訳ではなく、例えばトランジスタ素子などの種々の半導体素子の電気的特性の試験に利用可能である。
【００９３】
（変形例２）
また例えば、上記実施の形態では、プローブ針２と電極端子１１とが接触した後、フォース端子２Ｆとセンス端子２Ｓとが互いに離れる方向に移動するような構造の例として、図１１〜図１３に示すプローブ針２のレイアウトについて説明した。ただし、図１１〜図１３に示すレイアウト以外の構造であっても、プローブ針２と電極端子１１とが接触した後、フォース端子２Ｆとセンス端子２Ｓとが互いに離れる方向に移動するような構造であれば、上記実施の形態で説明した、インピーダンスの測定精度を向上させるための２つの条件を両立させることができる。
【００９４】
（変形例３）
また例えば、上記実施の形態では、図１に示すように電極端子形成工程の後で、半導体素子の電気的特性を試験する実施態様について説明した。しかし、半導体素子の電気的特性の試験であれば、少なくとも半導体素子を形成した後であれば、試験を実施できる。例えば、図３に示す電極端子１１を形成する前に、電気的試験を行う場合には、図３に示す半導体領域１４を電極端子１１と見做して試験を行うことができる。
【００９５】
また、上記実施の形態でも説明したように、上記した半導体素子の電気的特性の試験には、半導体素子自体の電気的特性の試験の他、半導体素子に接続される回路の電気的試験も含まれていても良い。例えば、半導体素子に接続される配線経路の電気的特性を試験する場合が、これに相当する。
【００９６】
（変形例４）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
【符号の説明】
【００９７】
１  配線基板
１ｂ  下面（接触端子配置面）
１ｄ  端子
１ｔ  上面
１ｗ  配線
２  プローブ針（接触端子、コンタクタ）
２ａ  配線接続部
２ｂ  折れ曲がり部
２ｃ  コンタクト部（接触部、先端部）
２ｄ  被保持部
２ｅ  延在部
２ｆ  交差部
２Ｆ  フォース端子（電流供給用接触端子）
２Ｓ  センス端子（電圧測定用接触端子）
３  針押さえ部（接触端子固定部）
１０、１０Ａ  半導体チップ（半導体装置）
１０ｃ  チップ領域
１０ｄ  スクライブ領域
１０ｔ  上面
１１  電極端子（電極、チップ電極、パッド）
１１ａ、１１ｂ  溝（プローブ痕、接触端子痕）
１１ｅ１、１１ｅ２  端部
１２  半導体基板
１２ｂ  裏面
１２ｔ  主面（デバイス形成面）
１３  半導体層
１３ｔ  表面
１４  半導体領域
１５  酸化シリコン膜（絶縁膜）
１６  ＰＳＧ膜
１７  開口部
１８  裏面電極
ＡＭ  電流計
ＢＰＬ  検査用面電極（裏面電極、検査用端子）
ＣＨＤ  カードホルダ
ＤＵＴ  測定対象物
ＩＦＲ  インタフェースリング
ＩＦｗ  配線
ＰＲ  プローバ（検査装置）
ＰＲＣ  プローブカード
Ｔ  テスタ
ＴＨＤ  テスタヘッド
ＴＬＦ  電流線
ＴＬＳ  電圧検出線
ＶＭ  電圧計
ＷＣＨ  ウエハチャック（ウエハ保持台）
ＷＣＨｔ  ウエハ保持面
ＷＨ  ウエハ（半導体ウエハ）
ＷＳＴ  ウエハステージ
θ１、θ２  角度
【図１】
2016151573.tif 000003
【図２】
2016151573.tif 000004
【図３】
2016151573.tif 000005
【図４】
2016151573.tif 000006
【図５】
2016151573.tif 000007
【図６】
2016151573.tif 000008
【図７】
2016151573.tif 000009
【図８】
2016151573.tif 000010
【図９】
2016151573.tif 000011
【図１０】
2016151573.tif 000012
【図１１】
2016151573.tif 000013
【図１２】
2016151573.tif 000014
【図１３】
2016151573.tif 000015
【図１４】
2016151573.tif 000016
【図１５】
2016151573.tif 000017
【図１６】
2016151573.tif 000018
【図１７】
2016151573.tif 000019
【図１８】
2016151573.tif 000020
【図１９】
2016151573.tif 000021
【図２０】
2016151573.tif 000022
【図２１】
2016151573.tif 000023
【図２２】
2016151573.tif 000024