(57)【要約】【課題】バンドギャップ電圧発生部を用いるが、オペアンプを用いることなく所定レベルの基準電圧を生成可能な基準電圧回路を提供する。【解決手段】バンドギャップ基準電圧ＶＢＧに基づいて生成される基準電流ＩＲ２に対し、所定の電流比となる出力電流を電流源Ｉ１及びＩ３により生成し、ＮＰＮトランジスタＴ７並びに抵抗素子Ｒ６及びＲ７からなる回路を前記出力電流が流れる経路に配置し、電圧ＶＢＥをＮ倍した電圧を発生させ、前記回路と直列に抵抗素子Ｒ５を接続する。【選択図】図１
2016057962.tif 000002
【特許請求の範囲】
【請求項１】
バンドギャップ基準電圧を発生させるバンドギャップ電圧発生部（２、６）と、
電流源（Ｉ１，Ｉ３）を有し、前記バンドギャップ基準電圧に基づいて生成される基準電流に対し、所定の電流比となる出力電流を生成する電流生成手段と、
前記出力電流が流れる経路に配置され、ｐｎ接合の順方向電圧ＶｆをＮ（Ｎ＞１）倍した電圧を発生させる電圧発生手段（Ｒ６、Ｒ７、Ｔ７、Ｄ２、Ｄ３）と、
この電圧発生手段と直列に接続される電圧発生用抵抗素子（Ｒ５）を備えることを特徴とする基準電圧回路。
【請求項２】
前記電流生成手段が有する電流源と前記基準電流を生成する構成部分とが、前記バンドギャップ電圧発生部（６）を構成する要素と共通化されていることを特徴とする請求項１記載の基準電圧回路。
【請求項３】
前記電圧発生手段は、前記経路に直列に接続されるＮＰＮトランジスタ（Ｔ７）と、
前記ＮＰＮトランジスタのコレクタ−ベース間に接続される第１抵抗素子（Ｒ６）と、
前記ＮＰＮトランジスタのベース−エミッタ間に接続される第２抵抗素子（Ｒ７）とで構成されることを特徴とする請求項１又は２記載の基準電圧回路。
【請求項４】
前記電圧発生手段は、前記経路に直列に接続されるＰＮＰトランジスタ（Ｔ９）と、
前記ＮＰＮトランジスタのエミッタ−ベース間に接続される第１抵抗素子と、
前記ＮＰＮトランジスタのベース−コレクタ間に接続される第２抵抗素子とで構成されることを特徴とする請求項１又は２記載の基準電圧回路。
【請求項５】
前記電圧発生手段は、２個以上のダイオード（Ｄ２、Ｄ３）で構成されることを特徴とする請求項１又は２記載の基準電圧回路。
【請求項６】
前記電圧発生手段は、前記トランジスタと直列に接続される複数のダイオード（Ｄ２、Ｄ３、Ｄ４）を備えることを特徴とする請求項３又は４記載の基準電圧回路。
【請求項７】
前記電流源と、前記電圧発生手段と、前記電圧発生用抵抗素子との直列回路を複数組並列に備えることを特徴とする請求項１から６の何れか一項に記載の基準電圧回路。
【請求項８】
１つの電流源に対し、前記電圧発生手段と前記電圧発生用抵抗素子との直列回路を、複数直列に接続したことを特徴とする請求項１から６の何れか一項に記載の基準電圧回路。
【請求項９】
請求項１から８の何れか一項に記載の基準電圧回路と、
前記電圧発生手段と前記電圧発生用抵抗素子との直列回路の端子電圧を、出力インピーダンスをより低い状態に変換して外部に出力するための電圧出力部（４、１６）とを備えることを特徴とする電源回路。
【請求項１０】
前記電圧出力部（４）は、前記電流源と前記電圧発生手段との間に接続され、両端電圧が前記順方向電圧Ｖｆとなる順方向電圧発生素子（Ｔ６）と、
コレクタが電源に接続され、ベースが前記電流源と前記順方向電圧発生素子との共通接続点に接続され、エミッタが電圧出力端子となるＮＰＮトランジスタ（Ｔ８）とを備えることを特徴とする請求項９記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンドギャップ電圧発生部を有してなる基準電圧回路、及びその基準電圧回路を用いて構成される電源回路に関する。
【背景技術】
【０００２】
従来、バンドギャップ基準電圧を用いて所定レベルの基準電圧を生成する回路は、オペアンプを用いて、バンドギャップ基準電圧を所定電圧に増幅する構成が一般的である。しかし、オペアンプを用いると回路規模が大きくなってしまうという問題がある。特許文献１には、バンドギャップ基準電圧とオペアンプとの組み合わせを回避するため、オペアンプを用いることなく、各素子の定数を調整することで温度特性をキャンセルして基準電圧を生成する回路の一例が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１９９２４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、バンドギャップ電圧発生部を用いるが、オペアンプを用いることなく所定レベルの基準電圧を生成可能な基準電圧回路、及びその基準電圧回路を用いて構成される電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１記載の基準電圧回路によれば、電流生成手段は、電流源を有し、バンドギャップ基準電圧に基づいて生成される基準電流に対し、所定の電流比となる出力電流を生成する。電圧発生手段は、前記出力電流が流れる経路に配置され、ｐｎ接合の順方向電圧ＶｆをＮ倍した電圧を発生させ、その電圧発生手段と直列に電圧発生用抵抗素子を接続する。
【０００６】
このように構成すれば、出力電圧は、基準電流に対する電流比と、電圧発生用抵抗素子の抵抗値と、電圧Ｎ・Ｖｆとで決まるので、バンドギャップ基準電圧に基づいて所定のレベルに調整した基準電圧を生成出力できる。また、電流生成手段により生成される出力電流は電圧電流変換されることで正の温度特性を有し、電圧発生手段はｐｎ接合による負の温度特性を有し、電圧発生用抵抗素子は正の温度特性を有する。したがって、これらの組み合わせにより出力電圧を生成することで、温度特性をキャンセルできる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の基準電圧発生回路を示す図
【図２】第２実施形態の基準電源回路を示す図
【図３】第３実施形態の基準電源回路を示す図
【図４】第４実施形態の基準電源回路を示す図
【図５】第５実施形態の基準電源回路を示す図
【図６】第６実施形態の基準電源回路を示す図
【図７】第７実施形態の基準電源回路を示す図
【図８】第８実施形態の基準電源回路を示す図
【図９】第９実施形態の基準電源回路を示す図
【図１０】第１０実施形態の基準電源回路を示す図
【図１１】第１１実施形態の基準電源回路を示す図
【図１２】第１２実施形態の基準電源回路を示す図
【図１３】第１３実施形態の基準電源回路を示す図
【図１４】第１４実施形態の基準電圧発生回路を示す図
【図１５】第１５実施形態の基準電圧発生回路を示す図
【発明を実施するための形態】
【０００８】
（第１実施形態）
図１に示す本実施形態の基準電圧発生回路１において、バンドギャップ電圧発生部２の出力端子（出力電圧ＶＢＧ）は、抵抗素子Ｒ２（電流生成手段）及びＮＰＮトランジスタＴ２の直列回路を介してグランドに接続されている。ＮＰＮトランジスタＴ２は、ＮＰＮトランジスタＴ１とミラー対を構成しており、両者のベースはＮＰＮトランジスタＴ２のコレクタに接続されている。ＮＰＮトランジスタＴ１のコレクタは、電流源Ｉ１（電流生成手段）を介して電源に接続されている。
【０００９】
電源とグランドとの間には、電流源Ｉ３（電流生成手段）、抵抗素子Ｒ５（電圧発生用抵抗素子）、ＮＰＮトランジスタＴ７の直列回路が接続されている。電流源Ｉ３は、電流源Ｉ１と連動して同じ定電流を供給する（Ｉ１＝Ｉ３）。ＮＰＮトランジスタＴ７のコレクタ、ベース間には抵抗素子Ｒ６（第１抵抗素子）が接続され、ベース、エミッタ間には抵抗素子Ｒ７（第２抵抗素子）が接続されている。そして、電流源Ｉ３と抵抗素子Ｒ５との共通接続点が、基準電圧発生回路１の出力端子ＯＵＴとなっている。
【００１０】
次に、本実施形態の作用について説明する。基準電圧発生回路１の出力電圧ＶＯＵＴは、（１）式で表される。
【数１】
2016057962.tif 000003
但し、ＶＢＥ７はＮＰＮトランジスタＴ７のベース−エミッタ（ｐｎ接合）間電圧である。
【００１１】
抵抗素子Ｒ２に流れる電流をＩＲ２，ＮＰＮトランジスタＴ１、Ｔ２のミラー比をＴ１／Ｔ２とすると、（１）式は（２）式のようになる。
【数２】
2016057962.tif 000004
また、ＮＰＮトランジスタＴ２のベース−エミッタ間電圧ＶＢＥ２をとすると、
ＩＲ２＝（ＶＢＧ−ＶＢＥ２）／Ｒ２であるから、（２）式は（３）式のようになる。
【数３】
2016057962.tif 000005
ここで、（３）式右辺第１項の係数（Ｉ３／Ｉ１）（Ｔ１／Ｔ２）（Ｒ５／Ｒ２）と、第２項の係数（１＋Ｒ６／Ｒ７）とは、何れも回路定数からなり調整可能であるから、両者の値が等しくＮとなるように調整する。また、ＮＰＮトランジスタＴ２及びＴ７を同一特性の素子にすれば、両者のベース−エミッタ間電圧が等しくなるから、
ＶＢＥ２＝ＶＢＥ７＝ＶＢＥ
とすると、
ＶＯＵＴ＝Ｎ・（ＶＢＧ−ＶＢＥ）＋Ｎ・ＶＢＥ
＝Ｎ・ＶＢＧ                                            …（４）
となる。例えば、ＶＢＧ＝１．２Ｖであり、Ｎ＝２．５とすれば、ＶＯＵＴ＝３Ｖになる。
【００１２】
以上のように本実施形態によれば、バンドギャップ基準電圧ＶＢＧに基づいて生成される基準電流ＩＲ２に対し、所定の電流比となる出力電流を電流源Ｉ１及びＩ３により生成し、ＮＰＮトランジスタＴ７並びに抵抗素子Ｒ６及びＲ７からなる回路を前記出力電流が流れる経路に配置し、電圧ＶＢＥをＮ倍した電圧を発生させ、前記回路と直列に抵抗素子Ｒ５を接続した。このように構成すれば、出力電圧ＶＯＵＴは、基準電流ＩＲ２に対する電流比と、抵抗素子Ｒ６及びＲ７の抵抗値と、電圧Ｎ・ＶＢＥとで決まる。したがって、バンドギャップ基準電圧ＶＢＧに基づいて所定のレベルに調整した基準電圧ＶＯＵＴを生成出力できる。
【００１３】
また、基準電流ＩＲ２は、抵抗素子Ｒ２により電流に変換されるので正の温度特性を有し、ベース−エミッタ間電圧ＶＢＥは負の温度特性を有し、抵抗素子Ｒ５は正の温度特性を有しているから、これらの組み合わせにより出力電圧ＶＯＵＴを生成することで、温度特性をキャンセルできる。
【００１４】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図２に示す第２実施形態の基準電源回路３は、基準電圧発生回路１の出力段にＮＰＮトランジスタＴ６及びＴ８からなる電圧出力部４を追加した構成である。ＮＰＮトランジスタＴ６のコレクタは電源に接続されており、ベースはＮＰＮトランジスタＴ８のコレクタに接続されている。ＮＰＮトランジスタＴ８のベースは自身のコレクタに接続されており、エミッタは抵抗素子Ｒ５に接続されている。そして、ＮＰＮトランジスタＴ６のエミッタが、基準電源回路３の出力端子ＯＵＴとなっている。
【００１５】
次に、第２実施形態の作用について説明する。ＮＰＮトランジスタＴ８はダイオード接続されているので、そのコレクタ電位は、エミッタ電位よりも順方向電圧Ｖｆだけ高い。そして、出力端子ＯＵＴの電位は、前記コレクタ電位より、ＮＰＮトランジスタＴ６のベース−エミッタ間電圧ＶＢＥ６だけ低下した電位である。したがって、Ｖｆ＝ＶＢＥ６であれば、出力端子ＯＵＴの電位はＮＰＮトランジスタＴ８のエミッタ電位に等しい。
【００１６】
以上のように第２実施形態によれば、基準電圧発生回路１に、ＮＰＮトランジスタＴ６及びＴ８からなる電圧出力部４を加えて基準電源回路３を構成した。したがって、電圧出力部４により、出力インピーダンスをより低い状態に変換して基準電圧ＶＯＵＴを外部に出力して負荷に供給できる。
【００１７】
（第３実施形態）
図３に示す第３実施形態の基準電源回路５は、バンドギャップ電圧発生部６を備えており、バンドギャップ電圧発生部６は、基準電源回路３の構成の一部を共有した構成となっている。電流源Ｉ１、ＮＰＮトランジスタＴ１及びＴ２、抵抗素子Ｒ２については基準電源回路３と同様の構成であるが、抵抗素子Ｒ２の上端は、抵抗素子Ｒ１を介して電源に接続されている。
【００１８】
また、ＮＰＮトランジスタＴ３は、ＮＰＮトランジスタＴ２とミラー対を構成しており、コレクタは抵抗素子Ｒ３を介して抵抗素子Ｒ１及びＲ２の共通接続点に接続され、エミッタは抵抗素子Ｒ４を介してグランドに接続されている。電源とグランドとの間には、電流源Ｉ２、ＮＰＮトランジスタＴ４の直列回路が接続されている。電流源Ｉ２は、電流源Ｉ１と連動して同じ定電流を供給する（Ｉ１＝Ｉ２）。そして、ＮＰＮトランジスタＴ４のベースは、ＮＰＮトランジスタＴ３のコレクタに接続されている。ＮＰＮトランジスタＴ５のコレクタは電源に接続され、ベースはＮＰＮトランジスタＴ４のコレクタに接続され、エミッタは抵抗素子Ｒ１及びＲ３の共通接続点に接続されている。以上がバンドギャップ電圧発生部６を構成しており、電流源Ｉ３以降の構成は基準電源回路３と同じである。
【００１９】
次に、第３実施形態の作用について説明する。バンドギャップ電圧発生部６を構成するＮＰＮトランジスタＴ１、Ｔ４に同じ特性の素子を用い、Ｉ１＝Ｉ２とすることで、ＮＰＮトランジスタＴ２及びＴ３のコレクタ電位が等しくなる。そして、ＮＰＮトランジスタＴ５のエミッタ電位がバンドギャップ電圧ＶＢＧとなる。また、出力電圧ＶＯＵＴの調整作用については、第１実施形態と同様である。
【００２０】
以上のように第３実施形態によれば、基準電源回路５は、電流源Ｉ１、ＮＰＮトランジスタＴ１及びＴ２、並びにバンドギャップ電圧ＶＢＧに基づき基準電圧ＩＲ２を生成する抵抗素子Ｒ２をバンドギャップ電圧発生部６と共通化して構成したので、少ない素子数でより小型に構成できる。
【００２１】
（第４実施形態）
図４に示す第４実施形態の基準電源回路７は、第２実施形態の基準電源回路３における抵抗素子Ｒ５を、ＮＰＮトランジスタＴ７のエミッタとグランドとの間に配置したものである。
【００２２】
（第５実施形態）
図５に示す第５実施形態の基準電源回路８は、第１実施形態の基準電源回路１における電流源Ｉ３に接続される各素子の接続順を、抵抗素子Ｒ５、ＮＰＮトランジスタＴ７並びに抵抗素子Ｒ６及びＲ７、ＮＰＮトランジスタＴ８に置き換えたものである。
【００２３】
（第６、第７実施形態）
図６に示す第６実施形態の基準電源回路９は、第２実施形態の基準電源回路３におけるＮＰＮトランジスタＴ８を、ダイオードＤ１に置き換えたものである。
また、図７に示す第７実施形態の基準電源回路１０は、基準電源回路３におけるＮＰＮトランジスタＴ８を、ツェナーダイオードＺＤ１に置き換えたものである。
【００２４】
（第８実施形態）
図８に示す第８実施形態の基準電源回路１１は、基準電源回路３におけるＮＰＮトランジスタＴ７を、ＰＮＰトランジスタＴ９に置き換えたものである。すなわち、ＰＮＰトランジスタ９のエミッタは抵抗素子Ｒ５に接続され、コレクタはグランドに接続されている。
【００２５】
（第９実施形態）
図９に示す第８実施形態の基準電源回路１２は、基準電源回路３におけるＮＰＮトランジスタＴ８（電圧発生手段）のコレクタ、ベース間に抵抗素子Ｒ８（電圧発生手段）を接続し、ベース、エミッタ間に抵抗素子Ｒ９（電圧発生手段）を接続したものである。このように構成すれば、ＮＰＮトランジスタＴ８のベース、エミッタ間電圧ＶＢＥ８を、抵抗素子Ｒ８及びＲ９の抵抗比に応じた倍率で増幅することができる。
【００２６】
（第１０実施形態）
図１０に示す第１０実施形態の基準電源回路１３は、基準電源回路９におけるＮＰＮトランジスタＴ７並びに抵抗素子Ｒ６及びＲ７に替えて、ダイオードＤ２及びＤ３（電圧発生手段）の直列回路を配置したものである、このように構成すれば、前記直列回路を構成するダイオードの直列接続数を変更することで、出力電圧ＶＯＵＴを、順方向電圧Ｖｆを単位として調整できる。
【００２７】
（第１１実施形態）
図１１に示す第１０実施形態の基準電源回路１４は、基準電源回路３における抵抗素子Ｒ５とＮＰＮトランジスタＴ７との間にダイオードＤ２〜Ｄ４の直列回路（電圧発生手段）を配置した構成である。このように構成すると、以下の効果が得られる。例えば、Ｎ＝４．５に設定する場合、基準電源回路３であれば、例えば
Ｒ６／Ｒ７＝３．５＝３５０ｋΩ／１００ｋΩ
と抵抗値を設定するのに対し、基準電源回路１４ではダイオードＤ２〜Ｄ４の直列回路を挿入したことで
Ｒ６／Ｒ７＝３．５−３＝０．５＝５０ｋΩ／１００ｋΩ
といったように、抵抗値をより小さい値に設定できる。
【００２８】
（第１２実施形態）
図１２に示す第１２実施形態の基準電源回路１５は、第１実施形態の基準電圧発生回路１における電流源Ｉ３と抵抗素子Ｒ５との共通接続点に電圧バッファ１６（電圧出力部）を接続し、電圧バッファ１６の出力端子を基準電源回路１５の出力端子ＯＵＴとしたものである。このように電圧バッファ１６を備えることで、出力インピーダンスをより低くすると共に、電源回路としての負荷駆動能力を向上させることができる。
【００２９】
（第１３実施形態）
図１３に示す第１３実施形態の基準電源回路１７は、基準電源回路３における電流源Ｉ３、ＮＰＮトランジスタＴ６〜Ｔ８、抵抗素子Ｒ５〜Ｒ７に対応する構成として、電流源Ｉ４（電流生成手段）、ＮＰＮトランジスタＴ１０及びＴ１２（電圧出力部）並びにＴ１１（電圧発生手段）、抵抗素子Ｒ１０（電圧発生用抵抗素子）並びにＲ１１及びＲ１２（電圧発生手段）からなる構成を並列に備えたものである。
【００３０】
そして、ＮＰＮトランジスタＴ６、Ｔ１０のエミッタが、それぞれ出力端子ＯＵＴ１、ＯＵＴ２となっている。このように構成すれば、出力端子ＯＵＴ２側を構成する各素子の定数を適宜設定することで、出力電圧ＶＯＵＴ１、ＶＯＵＴ２を、それぞれ異なる電圧に設定することが可能になる。
【００３１】
（第１４実施形態）
図１４に示す第１４実施形態の基準電圧発生回路１８は、基準電源回路１６よりＮＰＮトランジスタＴ６、Ｔ８、Ｔ１０、Ｔ１２を削除したもので、電流源Ｉ３と抵抗素子Ｒ５との共通接続点を出力端子ＯＵＴ１とし、電流源Ｉ４と抵抗素子Ｒ１０との共通接続点を出力端子ＯＵＴ２としている。このように構成すれば、基準電源回路１６のような負荷駆動能力はないが、出力電圧ＶＯＵＴ１、ＶＯＵＴ２よりそれぞれ異なる基準電圧を出力できる。
【００３２】
（第１５実施形態）
図１５に示す第１５実施形態の基準電圧発生回路１９は、基準電圧発生回路１８より電流源Ｉ４を削除し、抵抗素子Ｒ１０〜Ｒ１２及びＮＰＮトランジスタＴ１１からなる構成部分を、ＮＰＮトランジスタＴ７とグランドとの間に直列に配置したものである。そして、ＮＰＮトランジスタＴ７のエミッタが出力端子ＯＵＴ２となっている。このように構成した場合も、出力電圧ＶＯＵＴ１、ＶＯＵＴ２よりそれぞれ異なる基準電圧を出力できる。
【００３３】
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張可能である。
第２実施形態の基準電源回路の構成を、基準電圧発生回路に適用しても良い。また、その他の実施形態の基準電源回路に適用しても良い。
第１２実施形態の電圧バッファを、第２〜第１１、第１３実施形態の基準電源回路に適用しても良い。
第１５実施形態の基準電圧発生回路の構成を、基準電源回路に適用しても良い。
第１４、第１５実施形態における出力段の並列接続数、直列接続数は、それぞれ「３」以上でも良い。
【符号の説明】
【００３４】
図面中、１は基準電圧発生回路、２はバンドギャップ電圧発生部、Ｉ１，Ｉ３は電流源（電流生成手段）、Ｒ２は抵抗素子（電流生成手段）、Ｒ５は抵抗素子（電圧発生用抵抗素子）、Ｒ６は抵抗素子（第１抵抗素子、電圧発生手段）、Ｒ７は抵抗素子（第２抵抗素子、電圧発生手段）、Ｔ７はＮＰＮトランジスタ（電圧発生手段）を示す。
【図１】
2016057962.tif 000006
【図２】
2016057962.tif 000007
【図３】
2016057962.tif 000008
【図４】
2016057962.tif 000009
【図５】
2016057962.tif 000010
【図６】
2016057962.tif 000011
【図７】
2016057962.tif 000012
【図８】
2016057962.tif 000013
【図９】
2016057962.tif 000014
【図１０】
2016057962.tif 000015
【図１１】
2016057962.tif 000016
【図１２】
2016057962.tif 000017
【図１３】
2016057962.tif 000018
【図１４】
2016057962.tif 000019
【図１５】
2016057962.tif 000020