(57)【要約】      （修正有）【課題】厚さを低減させた薄い素子内蔵型印刷回路基板及びその製造方法を提供する。【解決手段】係る素子内蔵型印刷回路基板１００は、絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む基板と、電極部を有し、上記基板の絶縁層４０に埋め込まれた素子９０とを含み、上記素子９０の電極部は第１回路層２０と接触する。【選択図】図１
2016100603.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層の一面に形成された第１回路層及び他面に形成された第２回路層を含む基板と、
電極部を有し、前記基板の絶縁層に埋め込まれた素子と、を含み、
前記素子の電極部は、前記第１回路層と接触する素子内蔵型印刷回路基板。
【請求項２】
前記第１回路層は、前記絶縁層の内側に形成された埋め込みパターンと前記絶縁層の外側に形成された突出パターンとを含む請求項１に記載の素子内蔵型印刷回路基板。
【請求項３】
前記素子の電極部と前記突出パターンとの間に介在された伝導性接着剤層をさらに含む請求項２に記載の素子内蔵型印刷回路基板。
【請求項４】
前記素子は、前記第１回路層が形成されている外側表面に形成された非伝導性接着剤層をさらに含む請求項１から３のいずれか一項に記載の素子内蔵型印刷回路基板。
【請求項５】
前記埋め込みパターンは、前記素子の外周に形成された回路パターンを含む請求項２に記載の素子内蔵型印刷回路基板。
【請求項６】
前記素子の電極部と第２回路層との間には、電気的接続のためにマイクロビアが形成される請求項１から５のいずれか一項に記載の素子内蔵型印刷回路基板。
【請求項７】
前記第１回路層と第２回路層との間には、電気的接続のために貫通ビアが形成される請求項１から６のいずれか一項に記載の素子内蔵型印刷回路基板。
【請求項８】
前記素子は、受動素子である請求項１から７のいずれか一項に記載の素子内蔵型印刷回路基板。
【請求項９】
一面または両面に素子実装部と回路部とを有するキャリア部材を準備するステップと、
前記キャリア部材の回路部に第１回路パターンを形成するステップと、
前記キャリア部材の素子実装部に電極部を有する素子を実装するステップと、
前記素子が実装されたキャリア部材上に絶縁層を積層して積層体を形成するステップと、
前記キャリア部材から積層体を分離するステップと、
前記積層体の一面に、前記素子の電極部と接触する第２回路パターンを含む第１回路層を形成し、他面に第２回路層を形成するステップと、
を含む素子内蔵型印刷回路基板の製造方法。
【請求項１０】
前記素子を実装するステップは、前記素子を実装する前に、前記キャリア部材上に前記素子の電極部が接触する領域に伝導性接着剤層を形成するステップをさらに含む請求項９に記載の素子内蔵型印刷回路基板の製造方法。
【請求項１１】
前記素子を実装するステップは、前記素子を実装する前に、前記キャリア部材上に前記素子が実装されて接触する領域に非伝導性接着剤層を形成するステップをさらに含む請求項９に記載の素子内蔵型印刷回路基板の製造方法。
【請求項１２】
前記素子が実装されたキャリア部材上に積層される絶縁層には、前記素子を収容するためのキャビティが形成されている請求項９から１１のいずれか一項に記載の素子内蔵型印刷回路基板の製造方法。
【請求項１３】
前記第１回路パターンは、前記素子の外周に形成された回路パターンを含む請求項９から１２のいずれか一項に記載の素子内蔵型印刷回路基板の製造方法。
【請求項１４】
前記第１回路層及び第２回路層を形成するステップは、前記素子の電極部と第２回路層との間に電気的接続のための複数のマイクロビアと、前記第１回路層と第２回路層との間に電気的接続のための複数の貫通ビアとを形成するステップをさらに含む請求項９から１３のいずれか一項に記載の素子内蔵型印刷回路基板の製造方法。
【請求項１５】
前記素子は、受動素子である請求項９から１４のいずれか一項に記載の素子内蔵型印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子内蔵型印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
携帯電話を始めとしたＩＴ分野の電子機器に対して多機能化が要求されるとともに軽薄短小化が要求され、これに対する技術的な要求に応えるために、ＩＣ、半導体チップ、能動素子または受動素子などの電子部品が基板内に挿入される技術が要求されており、近年には様々な方式により基板内に部品を内蔵する技術が開発されている。
【０００３】
上記要求を満たすためには、回路の高密度化の技術と素子を埋め込む（Ｅｍｂｅｄｄｅｄ）技術が重要とされており、現在、一般的な工法として採用しているセミアディティブプロセス（Ｓｅｍｉ  Ａｄｄｉｃｔｉｖｅ  Ｐｒｏｃｅｓｓ、ＳＡＰ）では微細回路を実現するには限界があった。
【０００４】
現在は、銅箔積層板（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ、ＣＣＬ）をコアとして用いて、上記コアにキャビティを形成した後に、上記キャビティに素子を埋め込んでいる。しかし、コアに形成されたキャビティと素子との厚さがそれぞれ一致せず、上記素子と電気的に接続させるための別の層が要求されるのが実情である。
【０００５】
一般的な部品内蔵基板は、通常基板の絶縁層にキャビティを形成し、キャビティ内に各種素子やＩＣ及び半導体チップなどの電子部品を挿入する。その後にキャビティ内部と、電子部品が挿入された絶縁層上とにプリプレグなどの接着性樹脂を塗布する。このように接着性樹脂を塗布して、電子部品を固定するとともに絶縁層を形成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７，８８６，４３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一側面では、不要な回路層を省略し、厚さを低減させた薄い素子内蔵型印刷回路基板及びその製造方法を提供する。
【０００８】
本発明の他の側面では、素子と電極回路との電気的接続のための別途のビアを形成せず、素子と回路層との直接接続が可能な素子内蔵型印刷回路基板及びその製造方法を提供する。
【０００９】
本発明のまた他の側面では、平坦な金属層上に接着性物質を形成するに当たって、回路層の厚さよりも薄く形成することができる素子内蔵型印刷回路基板及びその製造方法を提供する。
【００１０】
本発明のまた他の側面では、素子の表面に形成された接着剤の拡散を防止するために、回路パターンが上記素子の周りを囲むように形成された素子内蔵型印刷回路基板及びその製造方法を提供する。
【課題を解決するための手段】
【００１１】
本発明の一実施形態に係る素子内蔵型印刷回路基板は、絶縁層の一面に形成された第１回路層及び他面に形成された第２回路層を含む基板と、電極部を有し、上記基板の絶縁層に埋め込まれた素子と、を含み、上記素子の電極部は、上記第１回路層と接触する。
【００１２】
また、上記印刷回路基板において上記第１回路層は、上記絶縁層の内側に形成された埋め込みパターンと上記絶縁層の外側に形成された突出パターンとを含み、上記埋め込みパターンは、上記素子の外周に形成された回路パターンを含む。
【００１３】
また、上記印刷回路基板は、上記素子の電極部と上記突出パターンとの間に介在された伝導性接着剤層をさらに含む。
【００１４】
本発明の他の実施形態に係る素子内蔵型印刷回路基板において、上記素子は、上記第１回路層が形成されている外側表面に形成された非伝導性接着剤層をさらに含む。
【００１５】
また、上記素子の電極部と第２回路層との間には、電気的接続のためにマイクロビアが形成され、上記第１回路層と第２回路層との間には電気的接続のために貫通ビアが形成される。
【００１６】
本発明の一実施形態に係る素子内蔵型印刷回路基板の製造方法は、一面または両面に素子実装部と回路部とを有するキャリア部材を準備するステップと、上記キャリア部材の回路部に第１回路パターンを形成するステップと、上記キャリア部材の素子実装部に電極部を有する素子を実装するステップと、上記素子が実装されたキャリア部材上に絶縁層を積層して積層体を形成するステップと、上記キャリア部材から積層体を分離するステップと、上記積層体の一面に上記素子の電極部と接触する第２回路パターンを含む第１回路層を形成し、他面に第２回路層を形成するステップと、を含む。
【００１７】
上記製造方法の上記素子を実装するステップにおいて、上記素子を実装する前に上記キャリア部材上に上記素子の電極部が接触される領域に伝導性接着剤層を形成するステップをさらに含む。
【００１８】
本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法の上記素子を実装するステップにおいては、上記素子を実装する前に、上記キャリア部材上に上記素子が実装されて接触することになる領域に非伝導性接着剤層を形成するステップをさらに含む。
【００１９】
上記製造方法において、上記素子の実装されたキャリア部材上に積層される絶縁層には、上記素子を収容するためのキャビティが形成される。
【００２０】
上記製造方法において、上記第１回路パターンは、上記素子の外周に形成された回路パターンを含む。
【００２１】
上記製造方法において、上記第１回路層及び第２回路層を形成するステップは、上記素子の電極部と第２回路層との間に電気的接続のための複数のマイクロビアと、上記第１回路層と第２回路層との間に電気的接続のための貫通ビアとを形成するステップをさらに含む。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
【図２】本発明の他の実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
【図３】本発明の一実施形態に係る印刷回路基板における素子の外周に形成された埋め込みパターンの様々な形態を示す平面図である。
【図４】本発明の一実施形態に係る印刷回路基板の素子電極部に伝導性接着物質が塗布された様々な形態を示す平面図である。
【図５】本発明の一実施形態に係る素子内蔵型印刷回路基板の製造方法を説明するための一工程を示す図である。
【図６】図５に示す工程に続く工程を示す図である。
【図７】図６に示す工程に続く工程を示す図である。
【図８】図７に示す工程に続く工程を示す図である。
【図９】図８に示す工程に続く工程を示す図である。
【図１０】図９に示す工程に続く工程を示す図である。
【図１１】図１０に示す工程に続く工程を示す図である。
【図１２】図１１に示す工程に続く工程を示す図である。
【図１３】図１２に示す工程に続く工程を示す図である。
【図１４】図１３に示す工程に続く工程を示す図である。
【図１５】図１４に示す工程に続く工程を示す図である。
【図１６】図１５に示す工程に続く工程を示す図である。
【図１７】図１６に示す工程に続く工程を示す図である。
【図１８】図１７に示す工程に続く工程を示す図である。
【図１９】図１８に示す工程に続く工程を示す図である。
【図２０】図１９に示す工程に続く工程を示す図である。
【図２１】図２０に示す工程に続く工程を示す図である。
【図２２】本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法を説明するための一工程を示す図である。
【図２３】図２２に示す工程に続く工程を示す図である。
【図２４】図２３に示す工程に続く工程を示す図である。
【図２５】図２４に示す工程に続く工程を示す図である。
【図２６】図２５に示す工程に続く工程を示す図である。
【図２７】図２６に示す工程に続く工程を示す図である。
【図２８】図２７に示す工程に続く工程を示す図である。
【図２９】図２８に示す工程に続く工程を示す図である。
【図３０】図２９に示す工程に続く工程を示す図である。
【図３１】図３０に示す工程に続く工程を示す図である。
【図３２】図３１に示す工程に続く工程を示す図である。
【発明を実施するための形態】
【００２３】
本発明の目的、特定の利点及び新規な特徴は、添付の図面に基づいて以下の詳細な説明や好ましい実施形態により明らかになる。本明細書における各図面の構成要素に参照番号を付するに当たって、同一の構成要素に対しては、たとえ他の図面上に表示されていても、できるだけ同一の番号を有するようにした事に留意しなければならない。
【００２４】
また、「第１」、「第２」、「一面」、「他面」などの用語は、一つの構成要素を他の構成要素から区別するために用いられたことに過ぎず、構成要素が上記用語により制限されることはない。
【００２５】
以下に本発明を説明するに当たって、本発明の要旨をかえって不要にする、関連のある公知技術に対する詳細な説明は省略する。
【００２６】
以下、添付された図面に基づいて本発明の好ましい実施形態を詳細に説明する。
【００２７】
＜素子内蔵型印刷回路基板＞
図１は、本発明の一実施形態に係る素子内蔵型印刷回路基板を示す断面図であり、図２は、本発明の他の実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
【００２８】
図１を参照すると、上記印刷回路基板１００は、絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む基板と、電極部を有し、上記基板の絶縁層４０に埋め込まれた素子９０とを含む。
【００２９】
ここで、上記素子９０の電極部は、上記第１回路層２０と接触する。これにより、上記印刷回路基板１００は、上記素子９０と第１回路層２０とを接続させる別途の回路層を形成せずに、直接的に接続されて厚さを薄板化することができる。
【００３０】
また、上記素子９０の電極部と第１回路層２０とが直接的に接続すると、上記別途の回路層、例えばビア２６のような回路層を介して上記素子９０の電極部と第１回路層２０とを接続させる場合よりも接触面積が広く、信頼性を向上することができる。
【００３１】
上記絶縁層４０としては、通常、印刷回路基板において絶縁素材として用いられる絶縁樹脂であれば、特に限定されず、エポキシ樹脂のような熱硬化性樹脂、ポリイミド（ＰＩ）のような熱可塑性樹脂、またはこれらにガラス繊維または無機充電材のような補強材が含浸された樹脂、例えばプリプレグ（Ｐｒｅｐｒｅｇ）を使用することができ、また光により硬化可能な光硬化性樹脂などを用いることができる。例えば、上記絶縁層４０としては、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）、またはＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）などの樹脂を用いることができる。
【００３２】
上記素子９０は、特に限定されないが、受動素子９０であってもよく、具体的に積層セラミックコンデンサ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）を適用することができる。
【００３３】
上記印刷回路基板１００の絶縁層４０の一面に形成された第１回路層２０は、上記絶縁層４０の内側に形成された埋め込みパターン１９及び上記絶縁層４０の外側に形成された突出パターン１８を含む。また、上記突出パターン１８は、上記素子９０の電極部と直接的に接続しており、上記埋め込みパターン１９と上記素子９０とを電気的に接続させることができる。
【００３４】
上記素子９０は、通常の接着物質により上記印刷回路基板１００内に装着されることができる。上記接着物質としては、伝導性樹脂または非伝導性樹脂を用いることができ、本発明の一実施形態に係る印刷回路基板１００においては、伝導性樹脂を含む伝導性接着剤層５が上記素子９０の電極部と上記突出パターン１８との間に介在されることができる。
【００３５】
また、図２を参照すると、本発明の他の実施形態に係る印刷回路基板１００においては、非伝導性樹脂を含む非伝導性接着剤層７が、上記素子９０の外側表面、つまり第１回路層２０が形成されている水平方向の外表面に形成されることができる。
【００３６】
また、図面には示されていないが、本発明のまた他の実施形態に係る印刷回路基板１００においての上記素子９０は、通常の接着物質を備えなく、印刷回路基板１００内に装着されることができる。上記素子９０の電極部の外表面には、低い融点の金属物質がコーティングされている。このため、上記素子９０を基板内に実装した後に、熱工程により上記素子９０の電極部の外表面にコーティングされた低い融点の金属物質が溶けながら、上記電極部と上記電極部上に形成された上記突出パターン１８との間で接着剤の役割をすことができる。したがって、上記素子９０は、通常の接着物質を備えなくても印刷回路基板１００内に装着されることができる。
【００３７】
図３及び図４は、本発明の一実施形態に係る印刷回路基板１００において、素子９０の外周に形成された埋め込みパターン１９の様々な形態を示す平面図、及び素子９０の電極部に伝導性接着剤層７が塗布された様々な形態を示す平面図である。
【００３８】
図３を参照すると、上記印刷回路基板１００の絶縁層４０の内側に形成された埋め込みパターン１９は、上記素子９０の外周に形成可能であり、上記埋め込みパターン１９は、図３の（ａ）から（ｌ）に示すように、様々な形態に形成されることができ、特にこれらに限定されるものではない。また、図３の（ｆ）から（ｌ）は、上記埋め込みパターン１９が素子９０と接続すると同時に上記延長された埋め込みパターン１９により他の回路部と接続できることを示した図である。
【００３９】
したがって、図４に示すように、伝導性接着剤を上記素子９０の電極部に塗布した場合、熱工程により上記伝導性接着剤の流れ性が高くなり、このとき、上記素子９０の電極部の外周に形成された埋め込みパターン１９が一種のダムの役割をして、上記伝導性接着剤の拡散を防止することができる。
【００４０】
上記素子９０の電極部と第２回路層３０との間には、電気的接続のためにマイクロビア２６を形成することができ、上記第１回路層２０と第２回路層３０との間には、電気的接続のための貫通ビア２６を形成することができる。
【００４１】
上記ビア２６を含む回路層は、通常銅（Ｃｕ）により形成されるが、印刷回路基板分野において回路用伝導性物質として適用するものであれば、制限なく適用することができる。
【００４２】
上記絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む基板上には、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層７０を形成することができる。また、上記ソルダレジスト層７０の開口部から露出された接続パッド上には、表面処理層を選択的に形成することができる。
【００４３】
上記表面処理層は、当業界に公知されたものであれば、特に限定されなく、例えば、電解金めっき（Ｅｌｅｃｔｒｏ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ  ｓｏｌｄｅｒａｂｉｌｉｔｙ  ｐｒｅｓｅｒｖａｔｉｖｅ）、無電解錫めっき（Ｉｍｍｅｒｓｉｏｎ  Ｔｉｎ  Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ  Ｓｉｌｖｅｒ  Ｐｌａｔｉｎｇ）、ＤＩＧめっき（Ｄｉｒｅｃｔ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ  Ａｉｒ  Ｓｏｌｄｅｒ  Ｌｅｖｅｌｌｉｎｇ）などを用いて形成することができる。このような過程により形成された接続パッドは、適用目的に合わせてワイヤボンディング用パッドまたはバンプ用パッドとして使用されたり、またはソルダボールのような外部接続端子を装着するためのソルダボール用パッドとして使用されたりすることができる。
【００４４】
したがって、本発明の多様な実施形態に係る印刷回路基板１００は、素子９０と第１回路層２０との間の電気的接続のための別途の回路層を備えなく、直接的に接続可能であり、これにより、厚さを薄板化することができる。また、上記素子９０の電極部と上記第１回路層２０とが直接的に接続される接触面積が広いので、電気的信頼性を向上することができる。
【００４５】
＜素子内蔵型印刷回路基板の製造方法＞
図５から図２１は、本発明の一実施形態に係る素子内蔵型印刷回路基板１００の製造方法を説明するための工程図であり、重複する構成についての説明は省略する。
【００４６】
図５を参照すると、一面または両面に、回路部（ａ）と素子実装部（ｂ）とを有するキャリア部材６０を準備する。
【００４７】
上記キャリア部材６０は、一対の金属層５６と、上記一対の金属層５６間に形成されたコア層５４とを含む。上記金属層５６は、銅で形成することができ、特にこれに限定されるものではない。上記コア層５４は、絶縁層、回路層などを形成する際に、これを支持するためのものであって、絶縁材質または金属材質で形成することができる。例えば、上記キャリア部材６０としては、銅箔積層板を用いることができる。
【００４８】
また、上記キャリア部材６０は、コア層５４のみで構成されてもよく、または一面にのみ金属層５６を有するように構成されてもよい。上記キャリア部材６０としては、回路基板分野において支持基板として用いられ、その後デタッチ（Ｄｅｔａｃｈ）または除去できれば、特に制限せず、使用することができる。
【００４９】
図６から図８を参照すると、上記キャリア部材６０の両面において、回路部（ａ）のみに開口部を有するめっきレジスト層９１を形成し、上記開口部を金属物質で充填した後、最終的に上記めっきレジスト層９１を剥離して上記キャリア部材６０の回路部（ａ）上に第１回路パターン１９を形成する。
【００５０】
上記第１回路パターン１９は、特に限定されず、回路基板分野に公知された通常の工法により形成することができ、上記第１回路パターン１９の形成過程は、最終目的の構造に応じて省略可能である。
【００５１】
また、上記第１回路パターン１９は、上記キャリア部材６０の一面のみに形成することも可能であり、最終構造においては絶縁層４０の内側に形成された埋め込みパターン１９の役割をすることができるが、特にこれに限定されない。
【００５２】
図９を参照すると、上記キャリア部材６０の素子実装部（ｂ）に、電極部を有する素子９０を実装する。上記素子９０は、接着物質を用いてキャリア部材６０上に固定することができる。
【００５３】
ここで、上記素子９０をキャリア部材６０上に実装する前に、上記キャリア部材６０上の上記素子９０の電極部が接触する領域に伝導性接着剤層５を形成して上記素子９０をキャリア部材６０上に固定することができる。
【００５４】
上記素子９０としては、特に限定されないが、受動素子９０であってもよく、具体的に積層セラミックコンデンサを適用することができる。
【００５５】
図１０から図１２を参照すると、上記素子９０の実装されたキャリア部材６０上に絶縁層４０を積層して積層体５０を形成する。
【００５６】
ここで、図１０に示した絶縁層４０は、半硬化フィルム形態の構造を有することができ、図１１に示した絶縁層４０は、上記素子９０を収容するためのキャビティが形成された構造を有することができ、特にこれらに限定されるものではない。
【００５７】
図１３を参照すると、上記キャリア部材６０から積層体５０を分離する。上記キャリア部材６０を除去することにより、上記キャリア部材６０の両面に形成された積層体５０が、互いに分離して一対の積層体５０を得ることができる。また、上記キャリア部材６０の一面のみに積層体５０を形成し、分離して一つの積層体５０のみを得ることも可能である。
【００５８】
一方、図１４を参照すると、上記キャリア部材６０を除去することにより得られた積層体５０は、上記キャリア部材６０のコア層５４のみを除去して得られたものであるが、場合によって、上記コア層５４の両面に形成された金属層５６を含んだキャリア部材６０の全体が除去された積層体５０を得ることもできる。
【００５９】
上記キャリア部材６０を除去する方法は、キャリア部材６０の構造及び材質により変更可能であり、上述した方法に特に限定されるものではない。
【００６０】
図１５を参照すると、上記分離された積層体５０に、電気的な層間接続などのためにビアホールを形成する。上記ビアホールの形成は、通常レーザ加工により行われるが、特にこれに限定されない。
【００６１】
図１６及び図１７を参照すると、上記ビアホールの形成された積層体５０上にめっきレジスト層９２を形成し、上記ビアホールの内部を含んで上記積層体５０の両面にパターン化された金属めっき層を形成するために、上記めっきレジスト層９２に露光及び現像工程を行う。
【００６２】
図１８を参照すると、上記ビアホールの内部を含んで積層体５０の両面にパターン化された金属めっき層を形成する。すなわち、上記積層体５０の一面に上記素子９０の電極部と接触する突出パターン（第２回路パターンとも呼ぶ）１８を含む第１回路層２０を形成し、他面に第２回路層３０を形成する。
【００６３】
上記第１回路層２０は、上記絶縁層４０の内側に形成された埋め込みパターン１９及び上記絶縁層４０の外側に形成された突出パターン１８を含むことができ、上記埋め込みパターン１９は、上記素子９０の外周に形成された回路パターンを含む。
【００６４】
伝導性接着剤を上記素子９０の電極部に塗布した場合は、熱工程により上記伝導性接着剤の流れ性が高くなるが、このとき、上記素子９０の電極部の外周に形成された埋め込みパターン１９が一種のダムの役割をして、上記伝導性接着剤の拡散を防止することができる。
【００６５】
その後、図１９及び図２０を参照すると、上記露光及び現像工程によりパターン化されためっきレジスト層９２を剥離し、キャリア部材６０の金属層５６及び第２回路層３０の不要な部分の金属層をフラッシュエッチングのような通常の工程により除去する。
【００６６】
上述の過程を介して上記第１回路層２０及び第２回路層３０を形成するステップは、上記素子９０の電極部と第２回路層３０との間に電気的接続のための複数のマイクロビア２６と、上記第１回路層２０と第２回路層３０との間に層間の電気的接続のための複数の貫通ビア２６と、を形成するステップを含む。
【００６７】
上述した本発明の一実施形態に係る素子内蔵型印刷回路基板の製造方法は、素子と第１回路層との間に電気的接続のための別途の回路層を備えず、直接的に接続することが可能であり、これにより、厚さを薄板化することができる。また、上記素子の電極部と上記第１回路層とが直接的に接続される接触面積が広いので、電気的信頼性の向上を得ることができる。また、上記第１回路層の埋め込みパターンが上記素子の外周に形成されることにより、上記埋め込みパターンが一種のダムの役割をして接着剤の拡散を防止することができる。
【００６８】
図２１を参照すると、上記絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む本発明の一実施形態に係る印刷回路基板１００では、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層７０をさらに形成することができる。また、上記ソルダレジスト層７０の開口部を介して露出された接続パッド上には、表面処理層を選択的に形成することができる。上記接続パッド及び表面処理層に関する説明は、上述した内容と重複するので省略する。
【００６９】
図２２から図３２は、本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法を説明するための工程図であり、重複する構成についての説明は省略する。
【００７０】
図２２を参照すると、一面または両面に、回路部（ａ）と素子実装部（ｂ）とを有するキャリア部材６０においては、上記回路部（ａ）上には、第１回路パターン１９を形成し、上記素子実装部（ｂ）上には、素子９０を実装する前に上記キャリア部材６０上に上記素子９０が実装されて接触する領域に非伝導性接着剤層７を形成する。
【００７１】
上記第１回路パターン１９は、特に限定されず、回路基板分野で公知された通常の工法により形成することができ、上記第１回路パターン１９の形成過程は、最終目的の構造に応じて省略可能である。
【００７２】
また、上記第１回路パターン１９は、上記キャリア部材６０の一面のみに形成することも可能であり、最終構造では絶縁層４０の内側に形成された埋め込みパターン１９の役割をすることができるが、特にこれに限定されない。
【００７３】
図２３を参照すると、上記非伝導性接着剤層７を含んで形成されたキャリア部材６０の素子実装部（ｂ）上に、電極部を有する素子９０を実装する。上記素子９０は、上記非伝導性接着剤層７を用いてキャリア部材６０上に固定されることができる。
【００７４】
上記素子９０は、特に限定されないが、受動素子９０であってもよく、具体的に積層セラミックコンデンサを適用することができる。
【００７５】
図２４を参照すると、上記素子９０が実装されたキャリア部材６０上に絶縁層４０を積層して積層体５０を形成する。上記絶縁層４０は、半硬化状態のフィルム状の構造を有することができ、上記素子９０を収容するためのキャビティが形成された構造を有することができるが、特にこれらに限定されることはない。
【００７６】
図２５を参照すると、上記キャリア部材６０から積層体５０を分離する。上記キャリア部材６０が除去されることにより、上記キャリア部材６０の両面に形成された積層体５０が互いに分離して、一対の積層体５０を得ることができる。また、上記キャリア部材６０の一面にのみ積層体５０を形成し、分離することにより１つの積層体５０のみを得ることも可能である。
【００７７】
図２６を参照すると、上記キャリア部材６０を除去することにより得られた積層体５０は、上記キャリア部材６０のコア層５４のみを除去して得られたものであるが、場合によって、上記コア層５４の両面に形成された金属層５６を含んだキャリア部材６０の全体が除去された積層体５０を得ることもできる。
【００７８】
上記キャリア部材６０を除去する方法は、キャリア部材６０の構造及び材質により変更可能であり、上述した方法のみに特に限定されることはない。
【００７９】
図２７を参照すると、上記分離された積層体５０に電気的な層間接続などのためにビアホールを形成する。上記ビアホールを形成するために、通常レーザ加工を用いることができるが、特にこれに限定されるものではない。また、上記積層体５０は、別のレーザ加工をさらに行うことにより、上記素子９０の電極部上に形成された非伝導性接着剤層７を除去する。これは、後述する上記素子９０の電極部と回路との電気的な接続のために絶縁物質を除去するためである。
【００８０】
図２８を参照すると、上記ビアホールが形成された積層体５０上に、パターン化された金属めっき層を形成するために、上記めっきレジスト層９２に露光及び現像工程を行う。
【００８１】
図２９を参照すると、上記ビアホールの内部を含んで積層体５０の両面にパターン化された金属めっき層を形成する。すなわち、上記積層体５０の一面に上記素子９０の電極部と接触する突出パターン（第２回路パターンとも呼ぶ）１８を含む第１回路層２０を形成し、他面に第２回路層３０を形成する。
【００８２】
上記第１回路層２０は、上記絶縁層４０の内側に形成された埋め込みパターン１９と上記絶縁層４０の外側に形成された突出パターン１８とを含むことができ、上記埋め込みパターン１９は、上記素子９０の外周に形成された回路パターンを含む。
【００８３】
その後、図３０及び図３１を参照すると、上記露光及び現像工程によりパターン化されためっきレジスト層９２を剥離し、キャリア部材６０の金属層５６及び第２回路層３０の不要な部分の金属層をフラッシュエッチングのような通常の工程を用いて除去する。
【００８４】
上述の過程を介して上記第１回路層２０及び第２回路層３０を形成するステップは、上記素子９０の電極部と第２回路層３０との間に電気的接続のための複数のマイクロビア２６と、上記第１回路層２０と第２回路層３０との間に層間電気的接続のための複数の貫通ビア２６を形成するステップをさらに含む。
【００８５】
図３２を参照すると、上記絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む印刷回路基板１００上には、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層７０を形成することができる。また、上記ソルダレジスト層７０の開口部を介して露出された接続パッド上には、選択的に表面処理層を形成することができる。上記接続パッド及び表面処理層に関する説明は上述した内容と重複するので省略する。
【００８６】
上述した本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法は、接着剤層を伝導性ではなく非伝導性物質で形成することであって、素子と第１回路層との間の電気的接続のための別途の回路層を備えなくても直接的に接続可能となり、これにより厚さを薄板化することができる。また、上記素子の電極部と上記第１回路層とが直接的に接続される接触面積が広いので、電気的信頼性を向上することができる。
【００８７】
また、図面には示されていないが、本発明のまた他の実施形態に係る印刷回路基板の製造方法では、上記素子を基板内に固定させるための別途の接着剤を使用せず、印刷回路基板を製造することができる。
【００８８】
これは、上記素子の電極部の外表面に低い融点の金属物質がコーティングされており、上記素子を基板内に実装した後に、熱工程により上記素子の電極部の外表面にコーティングされた低い融点の金属物質が溶けながら、上記電極部と上記電極部上に形成された上記突出パターンとの間で接着剤の役割をすることができるからである。したがって、上記素子は通常の接着物質がなくても、印刷回路基板内に装着することが可能となり、これにより、接着剤の形成工程が不要となってリードタイム（Ｌｅａｄ  Ｔｉｍｅ）が減少し、費用が低減する効果がある。
【００８９】
以上、本発明を具体的な実施形態を参照して詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明がこれに限定されるものではなく、本発明の技術的思想内で当分野の通常の知識を有する者により、その変形や改良が可能であることが明らかである。
【００９０】
本発明の単純な変形及び変更は、すべて本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付された特許請求範囲により明確になるであろう。
【符号の説明】
【００９１】
５          伝導性接着剤層
７          非伝導性接着剤層
１８        突出パターン（第２回路パターン）
１９        埋め込みパターン（第１回路パターン）
２０        第１回路層
２６          ビア
３０          第２回路層
４０          絶縁層
５０          積層体
５４          コア層
５６          金属層
６０          キャリア部材
７０          ソルダレジスト層
９０          素子
９１、９２    めっきレジスト層
１００        印刷回路基板
（ａ）          回路部
（ｂ）          素子実装部
【図１】
2016100603.tif 000003
【図２】
2016100603.tif 000004
【図３】
2016100603.tif 000005
【図４】
2016100603.tif 000006
【図５】
2016100603.tif 000007
【図６】
2016100603.tif 000008
【図７】
2016100603.tif 000009
【図８】
2016100603.tif 000010
【図９】
2016100603.tif 000011
【図１０】
2016100603.tif 000012
【図１１】
2016100603.tif 000013
【図１２】
2016100603.tif 000014
【図１３】
2016100603.tif 000015
【図１４】
2016100603.tif 000016
【図１５】
2016100603.tif 000017
【図１６】
2016100603.tif 000018
【図１７】
2016100603.tif 000019
【図１８】
2016100603.tif 000020
【図１９】
2016100603.tif 000021
【図２０】
2016100603.tif 000022
【図２１】
2016100603.tif 000023
【図２２】
2016100603.tif 000024
【図２３】
2016100603.tif 000025
【図２４】
2016100603.tif 000026
【図２５】
2016100603.tif 000027
【図２６】
2016100603.tif 000028
【図２７】
2016100603.tif 000029
【図２８】
2016100603.tif 000030
【図２９】
2016100603.tif 000031
【図３０】
2016100603.tif 000032
【図３１】
2016100603.tif 000033
【図３２】
2016100603.tif 000034