(57)【要約】【課題】チャネルがＡＯＳであるＴＦＴを備えた有機ＥＬ表示パネルのデータ線のオープンショート検査を実施する。【解決手段】アモルファス酸化物半導体からなるチャネル１１４を有する選択トランジスタ１２１を備える有機ＥＬ表示パネル１００の製造方法であって、ゲート電極１２５を形成し、スキャン線１２２を形成し、ゲート共通配線１２３を形成し、ソース電極１２６を形成し、ドレイン電極１２７を形成し、ソース電極１２６に接続されるデータ線１２４を複数本形成し、基板１１０が載置されたステージ２００に対し、負の電位をゲート共通配線１２３に印加し、データ線１２４についてオープンショート検査を実施する有機ＥＬ表示パネルの製造方法。【選択図】図１４
2016080822.tif 000002
【特許請求の範囲】
【請求項１】
アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備える有機ＥＬ表示パネルの製造方法であって、
絶縁体の基板に、
前記選択トランジスタのゲート電極を形成し、
複数の前記ゲート電極に接続されるスキャン線を形成し、
複数の前記スキャン線に接続されるゲート共通配線を形成し、
前記選択トランジスタのソース電極を形成し、
前記選択トランジスタのドレイン電極を形成し、
複数の前記ソース電極に接続されるデータ線を形成し、
前記基板が載置されたステージに対し、前記選択トランジスタのチャネルを閉ざす負の電位を前記ゲート共通配線に印加しながら、
前記データ線についてオープンショート検査を実施する
有機ＥＬ表示パネルの製造方法。
【請求項２】
前記ゲート共通配線とそれぞれの前記スキャン線との間にダイオードを形成し、
前記オープンショート検査を実施後に前記ダイオードを高抵抗化する
請求項１に記載の有機ＥＬ表示パネルの製造方法。
【請求項３】
前記オープンショート検査を実施後に前記ゲート共通配線とそれぞれの前記スキャン線とを割断する
請求項１に記載の有機ＥＬ表示パネルの製造方法。
【請求項４】
アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備える有機ＥＬ表示パネルの製造方法であって、
絶縁体の基板に、
前記選択トランジスタのゲート電極を形成し、
複数の前記ゲート電極に接続されるスキャン線を形成し、
前記選択トランジスタのソース電極を形成し、
前記選択トランジスタのドレイン電極を形成し、
複数の前記ソース電極に接続されるデータ線を形成し、
任意の前記データ線に共通に接続される複数の前記選択トランジスタの並びに沿って配置される電位ヘッドを用い、前記基板が載置されたステージに対し前記電位ヘッドに負の電位を付与し、前記選択トランジスタのチャネルを閉ざす電界を発生させながら前記データ線についてオープンショート検査を実施する
有機ＥＬ表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、基板上にマトリクス状に形成されたトランジスタ等により有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）を発光させて画像を表示する有機ＥＬ表示パネルの製造方法に関する。
【背景技術】
【０００２】
従来、有機ＥＬを用いた表示パネルは、マトリクス状に配置される有機ＥＬ（画素）のそれぞれに電流を流して発光させるものであり、画素の発光色や輝度を制御することによりカラー画像（動画）を表示する。この画素を構成する赤色を発光する有機ＥＬ、緑色を発光する有機ＥＬ、青色を発光する有機ＥＬは、副画素と称され、当該副画素は、複数の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などに基づき駆動が制御される。
【０００３】
このように、各副画素を駆動するためには多数のＴＦＴがマトリクス状に配置されており（ＴＦＴアレイと称される）、ＴＦＴアレイは、基板上に複数層にわたって例えば低温ポリシリコンやａ−Ｓｉ（アモルファスシリコン）からなる半導体や配線用の材料や各層を分離する絶縁体が形成されている。
【０００４】
ＴＦＴアレイを製造するにあたっては、各層を積層し、また、エッチングなどを行なうが、製造工程の途中で検査装置などを用いてＴＦＴアレイの不具合を検出する場合がある。例えば特許文献１には、有機ＥＬ形成工程の前にＴＦＴアレイの機能検査を行う方法が記載されている。具体的に特許文献１には、有機ＥＬを実装する前のＴＦＴアレイに対し、駆動ＴＦＴのオープンショート欠陥を検出する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３４７７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
昨今では、表示パネルの高精細化が進んでおり、表示パネル全体に縞状に張り渡された配線用の材料も細く高密度に形成されるため、ＴＦＴ自体の不具合ばかりでなく、配線の断線や隣り合う配線同士の短絡などの不具合も検出することが好ましい。
【０００７】
そこで従来は、ステージ上にＴＦＴアレイを載置し、ステージ全体に所定の電圧を印加（接地も含む）することで、配線のオープンショート検査を行っていた。
【０００８】
ところが、ＴＦＴを構成する半導体として、例えばＴＡＯＳ（Transparent Amorphous Oxide Semiconductor：透明アモルファス酸化物半導体）を用い、所望の性能のＴＦＴを形成した場合、従来の方法、すなわち、ＴＦＴアレイを所定の電圧のステージに載置した状態では各ＴＦＴがオン（ソース、ドレイン間に電流が流れる状態）となり、他の配線と導通した状態となって、配線のオープンショート検査を有効に行うことができないことを、発明者は見出した。
【０００９】
本開示は、上記発明者の知見に基づくものであり、アモルファス酸化物半導体を用いたＴＦＴからなる表示パネルであっても、配線の有効なオープンショート検査を行って有機ＥＬ表示パネルを製造することができる方法の提供を目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本開示にかかる有機ＥＬ表示パネルの製造方法は、アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備える有機ＥＬ表示パネルの製造方法であって、絶縁体の基板に、前記選択トランジスタのゲート電極を形成し、複数の前記ゲート電極に接続されるスキャン線を形成し、複数の前記スキャン線に接続されるゲート共通配線を形成し、前記選択トランジスタのソース電極を形成し、前記選択トランジスタのドレイン電極を形成し、複数の前記ソース電極に接続されるデータ線を形成し、前記基板が載置されたステージに対し、前記選択トランジスタのチャネルを閉ざす負の電位を前記ゲート共通配線に印加しながら、前記データ線についてオープンショート検査を実施することを特徴とする。
【００１１】
また上記目的を達成するために、本開示にかかる有機ＥＬ表示パネルの製造方法は、アモルファス酸化物半導体からなるチャネルを有する選択トランジスタを備える有機ＥＬ表示パネルの製造方法であって、絶縁体の基板に、前記選択トランジスタのゲート電極を形成し、複数の前記ゲート電極に接続されるスキャン線を形成し、前記選択トランジスタのソース電極を形成し、前記選択トランジスタのドレイン電極を形成し、複数の前記ソース電極に接続されるデータ線を形成し、任意の前記データ線に共通に接続される複数の前記選択トランジスタの並びに沿って配置される電位ヘッドを用い、前記基板が載置されたステージに対し前記電位ヘッドに負の電位を付与し、前記選択トランジスタのチャネルを閉ざす電界を発生させながら前記データ線についてオープンショート検査を実施することを特徴とする。
【発明の効果】
【００１２】
本開示によれば、有機ＥＬ表示パネルの製造工程において、データー線のオープンショート検査を有効に実施することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施の形態に係るＴＦＴアレイの一部を示す回路図である。
【図２】図２は、選択トランジスタの構造を示す断面図である。
【図３】図３は、ＧＭ工程により得られるパターンを示す平面図である。
【図４】図４は、実施の形態１のＧＭ工程に含まれる一工程を示す断面図である。
【図５】図５は、実施の形態１のＧＭ工程に含まれる次の工程を示す断面図である。
【図６】図６は、実施の形態１のＧＭ工程に含まれる次の工程を示す断面図である。
【図７】図７は、ＳＣ工程により得られるパターンを示す平面図である。
【図８】図８は、実施の形態１のＳＣ工程に含まれる一工程を示す断面図である。
【図９】図９は、実施の形態１のＳＣ工程に含まれる次の工程を示す断面図である。
【図１０】図１０は、ＥＳ工程により得られる開口部のパターンを示す平面図である。
【図１１】図１１は、実施の形態１のＥＳ工程終了後の選択トランジスタを示す断面図である。
【図１２】図１２は、ＳＤ工程により得られる開口部のパターンを示す平面図である。
【図１３】図１３は、実施の形態１のＳＤ工程終了後の選択トランジスタを示す断面図である。
【図１４】図１４は、実施の形態１に係るデータ線のオープンショート検査の状態を示す斜視図である。
【図１５】図１５は、実施の形態２に係るＴＦＴアレイの一部を示す回路図である。
【図１６】図１６は、実施の形態３に係るデータ線のオープンショート検査の状態を示す斜視図である。
【発明を実施するための形態】
【００１４】
次に、本開示に係る有機ＥＬ表示パネルの製造方法の実施の形態について、図面を参照しつつ説明する。なお、以下の実施の形態は、本開示に係る有機ＥＬ表示パネルの製造方法の一例を示したものに過ぎない。従って本開示は、以下の実施の形態を参考に請求の範囲の文言によって範囲が画定されるものであり、以下の実施の形態のみに限定されるものではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００１５】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。
【００１６】
（実施の形態１）
以下、実施の形態に係る有機ＥＬ表示パネルの製造方法について、図面を用いて説明する。
【００１７】
［ＴＦＴアレイの構成］
まず、実施の形態に係る製造方法により製造される有機ＥＬ表示パネル１００の一部であるＴＦＴアレイ１０１の構成を説明する。
【００１８】
図１は、実施の形態に係るＴＦＴアレイの一部を示す回路図である。
【００１９】
図２は、選択トランジスタの構造を示す断面図である。なお、他のトランジスタも同様の構造を備えていてもよい。
【００２０】
図１に示すように、ＴＦＴアレイ１０１は、薄膜トランジスタがマトリクス状に設けられたものである。
【００２１】
ＴＦＴアレイ１０１は、一つの副画素１０２につき一つの選択トランジスタ１２１を備え、さらに、複数の副画素１０２にまたがって配線されるスキャン線１２２と、ゲート共通配線１２３と、データ線１２４とを備えている。また、図２に示すように、選択トランジスタ１２１は、基板１１０上に薄膜状に形成されるトランジスタであり、ゲート電極１２５とソース電極１２６とドレイン電極１２７とゲート絶縁膜１１３、チャネル１１４、チャネル保護膜１１５とを備えている。
【００２２】
選択トランジスタ１２１は、ゲート電極１２５がスキャン線１２２に接続され、ソース電極１２６がデータ線１２４に接続される薄膜トランジスタであり、データ線１２４に伝送される画像信号を容量素子に供給するか否かをスキャン線１２２に伝送される走査信号に基づき選択するためのトランジスタである。本実施の形態の場合、選択トランジスタ１２１はボトムゲート型が採用されている。
【００２３】
基板１１０の材料は、絶縁性を備えるものであれば特に限定されるものではなく、例えば、石英ガラス、無アルカリガラス又は高耐熱性ガラス等のガラス材料で構成される場合や、ポリエチレン、ポリプロピレン、ポリイミド等の樹脂材料からなる樹脂材料で構成される場合もある。また、基板１１０は、比較的剛性の高いリジッド基板ばかりでなく、可撓性を有するフレキシブル基板であってもよい。
【００２４】
ゲート電極１２５は、導電性材料からなる導電膜の単層構造又は多層構造の電極であり、基板１１０の上方に所定形状で形成される。ゲート電極１２５の材料は具体的に限定されるものではないが、例えば、金属、又は、複数種類の金属などからなる合金（例えばモリブデンタングステン等）、酸化インジウムスズ（ＩＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等の導電性金属酸化物、又は、ポリチオフェンやポリアセチレン等の導電性高分子材料等を例示することができる。
【００２５】
ゲート絶縁膜１１３は、ゲート電極１２５とチャネル１１４との間に配置され、ゲート電極１２５とチャネル１１４とを絶縁する部材である。ゲート絶縁膜１１３は、電気絶縁性を有する材料から構成されるものであれば特に限定されるものではないが、例えば、シリコン酸化膜、窒化シリコン膜、シリコン酸窒化膜、酸化アルミニウム膜、酸化タンタル膜又は酸化ハフニウム膜等の単層膜、あるいは、これらの膜を複数積層した積層膜を例示することができる。
【００２６】
チャネル１１４は、アモルファス酸化物半導体からなる部分であり、ゲート電極１２５の上方において、ゲート絶縁膜１１３上に所定形状で形成される。本実施の形態において、チャネル１１４の材料には、透明アモルファス酸化物半導体（ＴＡＯＳ）が用いられており、チャネル１１４を構成する金属元素は、インジウム（Ｉｎ）、タングステン（Ｗ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）などである。
【００２７】
チャネル保護膜１１５は、チャネル１１４を覆うようにチャネル１１４上に配置され、チャネル１１４を保護する膜である。本実施の形態において、チャネル保護膜１１５は、基板１１０上の全面に形成された層間絶縁層となっている。
【００２８】
チャネル保護膜１１５は、電気絶縁性を有する材料であれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜又は酸化アルミニウム膜等の単層膜、あるいは、これらの積層膜などを例示することができる。
【００２９】
また、チャネル保護膜１１５には、当該チャネル保護膜１１５の一部を貫通するように開口部（コンタクトホール）が形成されている。このチャネル保護膜１１５の開口部を介して、チャネル１１４とソース電極１２６及びドレイン電極１２７とが接続されている。
【００３０】
ソース電極１２６及びドレイン電極１２７は、チャネル保護膜１１５の上方に形成される電極である。具体的には、ソース電極１２６及びドレイン電極１２７は、チャネル保護膜１１５上において基板１１０に平行な方向（基板水平方向）に離間して互いに対向して配置されており、かつ、チャネル保護膜１１５に形成された開口部を介してチャネル１１４に接続されている。
【００３１】
ソース電極１２６及びドレイン電極１２７は、導電性材料であれば特に限定されるものではないが、例えば、アルミニウム、タンタル、モリブデン、タングステン、銀、銅、チタン又はクロム等が用いられる。また、ソース電極１２６及びドレイン電極１２７は、単層構造ばかりでなく、多層構造の電極でもよい。
【００３２】
スキャン線１２２は、選択トランジスタ１２１のゲート電極１２５と接続される配線であり、画像を表示するための走査信号が伝送される配線である。スキャン線１２２に走査信号が与えられることによって、選択トランジスタ１２１のソース電極１２６とドレイン電極１２７が導通する、つまり、選択トランジスタ１２１がオンの状態となる。スキャン線１２２は、選択トランジスタ１２１のゲート電極１２５と接続されている。スキャン線１２２は、データ線１２４と交差するように複数本並んで配線されている。
【００３３】
ゲート共通配線１２３は、複数のスキャン線１２２の端部に接続される配線である。ゲート共通配線１２３は、ＴＦＴアレイ１０１を製造する工程において静電気などから選択トランジスタ１２１などを保護するために設けられるショートバー（ＥＳＣ素子）などと称される配線であり、ＴＦＴアレイ１０１の外周部に配線されている。画像を表示する際にはスキャン線１２２のそれぞれに独立して走査信号を伝送する必要があるため、有機ＥＬ表示パネル１００の完成時にはゲート共通配線１２３と各スキャン線１２２との電気的な接続は遮断される。本実施の形態の場合、ゲート共通配線１２３とスキャン線１２２とは、コンタクトホールを介して直接接続されているため、データ線１２４のオープンショート検査を実施した後に、ゲート共通配線１２３とスキャン線１２２との電気的接続は、配線を基板１１０とともに割断することにより遮断される。
【００３４】
本実施の形態の場合、電位を印加するためのコンタクトピン１３２（図１４参照）を接触させる部分である接触パッド１３１がゲート共通配線１２３の端部に設けられている。なお、接触パッド１３１は、有機ＥＬ表示パネル１００の製造工程において、他の用途、例えば静電気を逃がすためにゲート共通配線１２３を接地するためなどに用いられる場合がある。
【００３５】
データ線１２４は、一列に並ぶ複数の選択トランジスタ１２１のソース電極１２６それぞれに接続される配線であり、画像信号が伝送される配線である。データ線１２４は、スキャン線１２２と交差するように複数本並び、ＴＦＴアレイ１０１の一端から他端に延びて配線されている。なお、本開示のオープンショート検査は、データ線１２４が他の配線（例えば隣り合う副画素に用いられる配線）などと短絡しているか、または、断線しているかを検査する。
【００３６】
［ＴＦＴアレイの製造工程］
次に、ＴＦＴアレイ１０１の製造工程について、図を用いて説明する。
【００３７】
まずＧＭ工程を説明する。ＧＭ工程とは、選択トランジスタ１２１、および、その他のトランジスタのゲート電極１２５、および、ゲート電極に接続される配線、その他の配線などを形成する工程である。
【００３８】
図３は、ＧＭ工程により得られるパターンを示す平面図である。
【００３９】
図４〜図６は、実施の形態のＧＭ工程に含まれる各工程を示す断面図である。
【００４０】
まず、図４に示すように、基板１１０の上面の全体にスパッタ法などを用いて金属膜１１１を成膜する。金属膜は銅とモリブデンの複層構造などでもよい。
【００４１】
次に、フォトリソグラフィなどを用いて、金属膜１１１の表面にフォトレジスト１１２のパターンを形成する。フォトレジスト１１２のパターンは、次工程のエッチングにおいて残存させたい金属膜１１１のパターンと同じである。
【００４２】
次に、金属膜１１１のフォトレジスト１１２が形成されていない部分を、ウェットエッチング法などを用いてエッチングする。
【００４３】
これにより、選択トランジスタ１２１のゲート電極１２５、および、ゲート電極１２５に接続されるスキャン線１２２を含む、図３に示すようなパターンが形成される。本実施の形態の場合、ゲート電極１２５とスキャン線１２２とは一体に形成されている。
【００４４】
次に、ＳＣ工程を説明する。ＳＣ工程とはチャネル１１４を形成する工程である。
【００４５】
図７は、ＳＣ工程により得られるパターンを示す平面図である。
【００４６】
図８、図９は、実施の形態のＳＣ工程に含まれる各工程を示す断面図である。
【００４７】
まず、図８に示すように、ＧＭ工程で形成されたゲート電極１２５などのパターンの上にゲート絶縁膜１１３を形成する。次に、ゲート絶縁膜１１３の上方にチャネル形成層であるアモルファス酸化物半導体膜１１９を成膜する。本実施の形態の場合、スパッタリング法などを用いてＴＡＯＳをアモルファス酸化物半導体膜１１９として成膜する。
【００４８】
次に、ゲート電極１２５などのパターンを形成した場合と同様に、フォトリソグラフィなどを用いて、アモルファス酸化物半導体膜１１９の表面にフォトレジストのパターンを形成し、ウェットエッチング法などを用いて不要な部分をエッチングする。
【００４９】
これにより、図９に示すように、ゲート絶縁膜１１３を挟んでゲート電極１２５と対向する位置にチャネル１１４が形成される。
【００５０】
次に、ＥＳ工程を説明する。ＥＳ工程とはチャネル保護膜１１５を形成し、チャネル１１４やゲート電極１２５に到達する開口部を形成する工程である。
【００５１】
図１０は、ＥＳ工程により得られる開口部のパターンを示す平面図である。
【００５２】
図１１は、実施の形態のＥＳ工程終了後の選択トランジスタを示す断面図である。
【００５３】
まず、ゲート絶縁膜１１３を成膜する場合と同様に、ゲート絶縁膜１１３の上にチャネル１１４を覆うようにチャネル保護膜１１５を形成する。
【００５４】
次に、ゲート電極１２５などのパターンを形成した場合と同様に、フォトリソグラフィなどを用いて、チャネル保護膜１１５の表面にフォトレジストのパターンを形成し、ドライエッチング法などを用いて開口部１１８を形成する。
【００５５】
これにより、図１１に示すように、チャネル保護膜１１５と開口部１１８とが形成される。
【００５６】
次に、ＳＤ工程を説明する。ＳＤ工程とは、選択トランジスタ１２１、および、その他のトランジスタのソース電極１２６、ドレイン電極１２７、および、その他の配線などを形成する工程である。
【００５７】
図１２は、ＳＤ工程により得られる配線のパターンを示す平面図である。
【００５８】
図１３は、実施の形態のＳＤ工程終了後の選択トランジスタを示す断面図である。
【００５９】
ゲート電極１２５などを形成する場合と同様に、チャネル保護膜１１５の表面の全体にスパッタ法などを用いて金属膜を成膜する。これにより開口部１１８の内周面にも金属膜が成膜される。次に、フォトリソグラフィなどを用いて、金属膜の表面にフォトレジストのパターンを形成する。次に、金属膜の不要な部分を、ウェットエッチング法などを用いてエッチングする。
【００６０】
これにより、選択トランジスタ１２１のソース電極１２６、ドレイン電極１２７、および、ソース電極１２６に接続されるデータ線１２４を含む、図１２に示すような配線パターンが形成される。
【００６１】
本実施の形態の場合、ＳＤ工程において、ゲート共通配線１２３も形成されている。なお、ゲート共通配線１２３とスキャン線１２２とは開口部１１８を介して接続されている。
【００６２】
以上の工程を経ることにより、オープンショート検査の対象であるデータ線１２４が形成され、また、ＴＦＴアレイ１０１の全ての選択トランジスタ１２１のゲート電極１２５と接続されるゲート共通配線１２３が形成される。さらに、データ線１２４、および、ゲート共通配線１２３が形成された直後、または、それ以降に、データ線１２４のオープンショート検査を行う。
【００６３】
［オープンショート検査］
次に、データ線１２４のオープンショート検査を説明する。
【００６４】
図１４は、データ線のオープンショート検査の状態を示す斜視図である。
【００６５】
同図に示すように、ＳＤ工程を経て基板１１０にデータ線１２４、および、ゲート共通配線１２３が形成され、選択トランジスタ１２１やその他のトランジスタ、配線などが形成されたＴＦＴアレイ１０１を基板１１０を下にしてステージ２００上に載置する。
【００６６】
ＴＦＴアレイ１０１が載置されたステージ２００に対し、選択トランジスタ１２１のチャネル１１４を閉ざす負の電位をゲート共通配線１２３に印加する。
【００６７】
ここで、選択トランジスタ１２１のチャネル１１４を閉ざした状態とは、選択トランジスタ１２１をオフにした状態、すなわち、選択トランジスタ１２１のソース電極１２６とドレイン電極１２７との間に電流が流れない状態を示している。
【００６８】
また、チャネル１１４を閉ざす負の電位とは、具体的に限定されるものではないが、選択トランジスタ１２１の閾値電圧以下の電位である。例えば、接地されたステージ２００上にＴＦＴアレイ１０１を載置した場合、ゲート共通配線１２３、および、スキャン線１２２を介してゲート電極１２５に印加する電圧は、接地電位（０電位）よりも低く（負の）閾値電圧以下の電位を印加する。これは、アモルファス酸化物半導体で形成されるチャネル１１４が所望の特性（例えば移動度が高いなど）となるように製造した場合、選択トランジスタ１２１の閾値電圧が負になる場合があり、接地されたステージ２００にＴＦＴアレイ１０１を載置しただけでは、チャネル１１４が開いた状態、すなわち選択トランジスタ１２１がオンの状態で維持されるという知見に基づくものである。
【００６９】
次に、上述の通り検査対象のデータ線１２４に直接接続される選択トランジスタ１２１をオフにした状態（本実施の形態の場合は全ての選択トランジスタ１２１がオフの状態）で、データ線１２４のオープンショート検査を実施する。
【００７０】
オープンショート検査の方法は特に制限されるものではなく、オープンのみの検査やショートのみの検査もオープンショート検査に含まれる。本実施の形態の場合、オープンショート検査を実施するための検査装置は、所定周波数の交流電圧を接触により印加することのできる給電端子１３３と、配線の電位の変化を非接触で（容量結合で）測定することができる受電センサ１３４と備えている。
【００７１】
当該検査装置を用いたオープンショート検査は、次の通りである。データ線１２４の一端部に給電端子１３３を接触させ、データ線１２４の他端部の近傍（容量結合できる程度の距離）に受電センサ１３４を配置する。給電端子１３３を介してデータ線１２４の一端に所定周波数の交流電圧を印加する。データ線１２４が断線、または、短絡していない良好な場合は、印加した交流電圧に対応する電圧の変化を受電センサ１３４に基づき取得することができる。一方、断線、または、短絡している場合には受電センサ１３４が取得する電圧の変化状態は、良好な場合とは異なる電圧の変化状態となる。以上のように電圧の変化状態を観察することによりデータ線１２４のオープンショート検査をすることができる。
【００７２】
以上のオープンショート検査を各データ線１２４に対して実施する。例えば、ステージ２００とこれに載置されたＴＦＴアレイ１０１を固定しておき、ステージ２００に対して相対的に給電端子１３３と受電センサ１３４を移動（図１４中矢印で示す方向）させることで、縞状に並んだデータ線１２４に対して順にオープンショート検査を行えばよい。
【００７３】
なお、給電端子１３３がデータ線１２４と接触するか非接触かは特に限定されず、また、受電センサ１３４がデータ線１２４と接触するか非接触かも特に限定されない。また、これらの組み合わせも任意である。
【００７４】
以上のオープンショート検査により、不具合が発見されたＴＦＴアレイ１０１は、可能な物はリペアされる。
【００７５】
不具合が発見されなかったＴＦＴアレイ１０１やリペアされたＴＦＴアレイ１０１に対して、さらに、その他成膜工程やエッチング工程などを実施し、スキャン線１２２とゲート共通配線１２３との電気的接続を切断する割断工程を実施して有機ＥＬ表示パネル１００が製造される。
【００７６】
以上のような製造方法によれば、チャネル１１４に閾値電圧が負となるようなアモルファス酸化物半導体を用いた場合であっても、個々のデータ線１２４を他から電気的に切り離してオープンショート検査を行うことができる。従って、断線や短絡のないデータ線１２４を備えたＴＦＴアレイ１０１を用いて有機ＥＬ表示パネル１００を製造することができ、有機ＥＬ表示パネル１００の歩留まりを向上させることが可能となる。
【００７７】
（実施の形態２）
続いて、本開示の実施の形態２について説明する。なお、実施の形態１と対応する部分には同じ符号を付して説明を省略する場合があり、実施の形態１と異なる点を中心に説明する。
【００７８】
図１５は、実施の形態２に係るＴＦＴアレイの一部を示す回路図である。
【００７９】
同図に示すように、ゲート共通配線１２３とそれぞれのスキャン線１２２との間にダイオード１０３が接続されている。
【００８０】
ダイオード１０３に用いられる半導体は、チャネル１１４を構成するアモルファス酸化物半導体膜と同じであることが好ましい。また、本実施の形態の場合、ダイオード１０３は双方向ダイオードである。
【００８１】
また、ダイオード１０３は、データ線１２４のオープンショート検査を終了するまでは低抵抗である、すなわち、ダイオード１０３を低抵抗となるように製造する。ここで、低抵抗とは、ゲート共通配線１２３に印加した負の直流電圧により選択トランジスタ１２１をオフにすることができる程度の抵抗である。
【００８２】
ダイオード１０３は、データ線１２４のオープンショート検査後に高抵抗化される。ダイオード１０３を低抵抗から高抵抗にする方法は特に限定されるものではないが、例えばＴＦＴアレイ１０１全体をアニールする際に、ダイオード１０３は高抵抗となる。ここで、高抵抗とは、一のスキャン線１２２に走査信号を伝送した際に、ゲート共通配線１２３を介して他のスキャン線１２２に前記走査信号が伝送されない程度の抵抗である。
【００８３】
本実施の形態によれば、実施の形態１と同様に、チャネル１１４にアモルファス酸化物半導体を用いた場合であっても、個々のデータ線１２４を他から電気的に切り離してオープンショート検査を行うことができる。従って、断線や短絡のないデータ線１２４を備えたＴＦＴアレイ１０１を用いて有機ＥＬ表示パネル１００を製造することができ、有機ＥＬ表示パネル１００の歩留まりを向上させることが可能となる。
【００８４】
さらに、ダイオード１０３を高抵抗化（例えばＴＦＴアレイ１０１のアニール）するだけで、スキャン線１２２とゲート共通配線１２３とを断線状態にすることができるため、スキャン線１２２のそれぞれとゲート共通配線１２３とを物理的に分断する割断工程を行うことなく有機ＥＬ表示パネル１００を製造することが可能となる。
【００８５】
（実施の形態３）
続いて、本開示の実施の形態３について説明する。なお、実施の形態１、２と対応する部分には同じ符号を付して説明を省略する場合があり、実施の形態１と異なる点を中心に説明する。
【００８６】
図１６は、実施の形態３にかかるデータ線のオープンショート検査の状態を示す斜視図である。
【００８７】
同図に示すように、ステージ２００の上に載置されるＴＦＴアレイ１０１は、実施の形態１で説明したＴＦＴアレイ１０１と同様である。なお、本実施の形態の場合、ゲート共通配線１２３は、なくてもよい。また、ゲート共通配線１２３と各スキャン線１２２との間にダイオード１０３が介在配置されていてもよく、ダイオード１０３が高抵抗の状態でも低抵抗の状態でもいずれでもかまわない。
【００８８】
本実施の形態の場合、オープンショート検査を実施するための検査装置は、給電端子１３３と受電センサ１３４とを備え、さらに、電位ヘッド１３５を備えている。
【００８９】
電位ヘッド１３５は、オープンショート検査の対象であるデータ線１２４に共通に接続される複数の選択トランジスタ１２１の並びに沿って配置される導電性の部材である。電位ヘッド１３５は、ステージ２００に載置されたＴＦＴアレイ１０１からわずかに離れた状態で検査対象のデータ線１２４に沿って配置されている。電位ヘッド１３５は、ＴＦＴアレイ１０１の基板１１０が載置されたステージ２００に対し負の電位が付与されることにより、ステージ２００と電位ヘッド１３５との間で発生する電界により選択トランジスタ１２１のチャネル１１４を閉ざすことができる。
【００９０】
以上の検査装置を用いることで、検査対象のデータ線１２４に直接接続される選択トランジスタ１２１のみをオフの状態にしたうえで、データ線１２４のオープンショート検査を実施することができる。
【００９１】
当該検査装置を用いたオープンショート検査は、次の通りである。電位ヘッド１３５に電位（負の電位）を印加し、データ線１２４に直接接続される選択トランジスタ１２１をオフにする。次に、実施の形態１と同様に、データ線１２４の一端部に給電端子１３３を接触させ、データ線１２４の他端部に受電センサ１３４を配置して、給電端子１３３から供給される交流電圧を受電センサ１３４で読み取り、データ線１２４の断線や短絡を検出する。
【００９２】
次のデータ線１２４に対してオープンショート検査する場合は、例えば、ステージ２００に載置されるＴＦＴアレイ１０１を固定しておき、これらに対して相対的に給電端子１３３と受電センサ１３４、および、電位ヘッド１３５を移動させればよい。
【００９３】
本実施の形態によれば、実施の形態１、２と同様に、チャネル１１４にアモルファス酸化物半導体を用いた場合であっても、ゲート共通配線１２３の有無にかかわらず所望のデータ線１２４に接続される選択トランジスタのみをオフにすることができ、データ線１２４を他から電気的に切り離してオープンショート検査を行うことができる。従って、断線や短絡のないデータ線１２４を備えたＴＦＴアレイ１０１を用いて有機ＥＬ表示パネル１００を製造することができ、有機ＥＬ表示パネル１００の歩留まりを向上させることが可能となる。
【００９４】
さらに、全てのスキャン線１２２に所定の電位を与えるためにコンタクトピン１３２を接触させる必要がなく、また、ゲート共通配線１２３が形成されているか否かにかかわらず、簡便にデータ線１２４のオープンショート検査を実施することが可能となる。
【００９５】
なお、本開示は、上記実施の形態に限定されるものではない。例えば、本明細書において記載した構成要素を任意に組み合わせて、また、構成要素のいくつかを除外して実現される別の実施の形態を本開示の実施の形態としてもよい。また、上記実施の形態に対して本開示の主旨、すなわち、請求の範囲に記載される文言が示す意味を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本開示に含まれる。
【００９６】
例えば、本実施の形態の場合、電位ヘッド１３５は、データ線１２４に沿って延びる形状として説明したが、形状などは特に限定されるものではない。例えば、電位ヘッド１３５は、選択トランジスタ１２１が配置される位置に対応して複数のピン状の電極を並べたものでもかまわない。また、電位ヘッド１３５は、一本、または、複数本のピンを備え、個々の薄膜トランジスタを個別にオンオフできるものでもかまわない。
【産業上の利用可能性】
【００９７】
ここに開示された技術は、アモルファス酸化物半導体を用いた薄膜トランジスタを備える有機ＥＬ表示パネルの製造において広く利用することができる。
【符号の説明】
【００９８】
１００  有機ＥＬ表示パネル
１０１  ＴＦＴアレイ
１０２  副画素
１０３  ダイオード
１１０  基板
１１１  金属膜
１１２  フォトレジスト
１１３  ゲート絶縁膜
１１４  チャネル
１１５  チャネル保護膜
１１８  開口部
１１９  アモルファス酸化物半導体膜
１２１  選択トランジスタ
１２２  スキャン線
１２３  ゲート共通配線
１２４  データ線
１２５  ゲート電極
１２６  ソース電極
１２７  ドレイン電極
１３１  接触パッド
１３２  コンタクトピン
１３３  給電端子
１３４  受電センサ
１３５  電位ヘッド
２００  ステージ
【図１】
2016080822.tif 000003
【図２】
2016080822.tif 000004
【図３】
2016080822.tif 000005
【図４】
2016080822.tif 000006
【図５】
2016080822.tif 000007
【図６】
2016080822.tif 000008
【図７】
2016080822.tif 000009
【図８】
2016080822.tif 000010
【図９】
2016080822.tif 000011
【図１０】
2016080822.tif 000012
【図１１】
2016080822.tif 000013
【図１２】
2016080822.tif 000014
【図１３】
2016080822.tif 000015
【図１４】
2016080822.tif 000016
【図１５】
2016080822.tif 000017
【図１６】
2016080822.tif 000018