(57)【要約】【課題】ホールド応答型表示装置において黒画面の挿入時に横スジの発生を防止する。【解決手段】表示部３８はＯＬＥＤ９０と、ソースをＯＬＥＤ９０に接続されドレインを駆動電源に接続され、発光期間に記憶電圧に応じた駆動電流を流す駆動ＴＦＴ９２と、駆動電源と前記ドレインとの継断を切り替える点灯スイッチ９４と、前記ドレインに接続され、書き込み期間における記憶電圧のリセット動作に用いるリセット電位をリセット電源から印加されるリセット線７８と、リセット線７８へのリセット電位の印加の有無を切り換えるリセットスイッチ６４と、を有する。発光期間の一部にて、点灯スイッチ９４を制御して駆動電源と駆動ＴＦＴ９２との間を遮断し、駆動電流を強制的に停止する非発光期間を設ける一方、リセットスイッチ６４を制御して非発光期間を通じてリセット線７８をリセット電位に設定する。【選択図】図３
2016057359.tif 000002
【特許請求の範囲】
【請求項１】
画像信号に応じた記憶電圧を書き込み期間にて設定され、前記記憶電圧に応じて発光期間にて発光する画素を有した表示装置を駆動する駆動方法であって、前記表示装置は、
供給される駆動電流に応じて発光する発光素子と、
第１端子が前記発光素子と電気的に接続され第２端子が駆動電源と電気的に接続され、前記発光期間に前記記憶電圧に応じた前記駆動電流を流す駆動トランジスタと、
前記駆動電源と前記第２端子との継断を切り替える第１スイッチング素子と、
前記第２端子と電気的に接続され、前記書き込み期間における前記記憶電圧のリセット動作に用いるリセット電位がリセット電源から印加されるリセット線と、
前記リセット線への前記リセット電位の印加の有無を切り換える第２スイッチング素子と、を有し、
当該駆動方法は、前記発光期間の一部にて、前記第１スイッチング素子を制御して前記駆動電源と前記駆動トランジスタとの間を遮断し、前記駆動電流を強制的に停止する非発光期間を設ける一方、前記第２スイッチング素子を制御して前記非発光期間を通じて前記リセット線を前記リセット電位に設定すること、
を特徴とする表示装置の駆動方法。
【請求項２】
請求項１に記載の駆動方法において、
前記駆動トランジスタはｎチャネル型トランジスタであり、
前記発光素子は、前記駆動トランジスタに接続される端子とは反対側の端子に基準電位を印加され、
前記駆動電源の電位は前記基準電位に対して高い電位であり、
前記リセット電位は、前記基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置の駆動方法。
【請求項３】
請求項１に記載の駆動方法において、
前記駆動トランジスタはｐチャネル型トランジスタであり、
前記発光素子は、前記駆動トランジスタに接続される端子とは反対側の端子に基準電位を印加され、
前記駆動電源の電位は前記基準電位に対して低い電位であり、
前記リセット電位は、前記基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置の駆動方法。
【請求項４】
請求項１に記載の駆動方法において、
前記第１スイッチング素子と前記第２スイッチング素子とは、互いに排他的にオンすること、を特徴とする表示装置の駆動方法。
【請求項５】
画像信号に応じた記憶電圧を書き込み期間にて設定され、前記記憶電圧に応じて発光期間にて発光する画素を有した表示装置であって、
供給される駆動電流に応じて発光する発光素子と、
第１端子が前記発光素子と電気的に接続され第２端子が駆動電源と電気的に接続され、前記発光期間に前記記憶電圧に応じた前記駆動電流を流す駆動トランジスタと、
前記駆動電源と前記第２端子との継断を切り替える第１スイッチング素子と、
前記第２端子と電気的に接続され、前記書き込み期間における前記記憶電圧のリセット動作に用いるリセット電位がリセット電源から印加されるリセット線と、
前記リセット線への前記リセット電位の印加の有無を切り換える第２スイッチング素子と、
前記発光期間の一部にて、前記第１スイッチング素子を制御して前記駆動電源と前記駆動トランジスタとの間を遮断し、前記駆動電流を強制的に停止する非発光期間を設ける一方、前記第２スイッチング素子を制御して前記非発光期間を通じて前記リセット線を前記リセット電位に設定する制御部と、
を有することを特徴とする表示装置。
【請求項６】
画像信号に応じた記憶電圧を書き込み期間にて設定され、前記記憶電圧に応じて発光期間にて発光する複数の画素が複数行に亘り配列された表示装置であって、
前記画素ごとに設けられ、供給される駆動電流に応じて発光する発光素子と、
前記画素ごとに設けられ、第１端子が前記発光素子と電気的に接続され第２端子が駆動電源と電気的に接続され、前記発光期間に前記記憶電圧に応じた前記駆動電流を流す駆動トランジスタと、
前記駆動電源と、各画素行に配置された複数の前記駆動トランジスタの前記第２端子との継断を切り替える少なくとも１つの第１スイッチング素子と、
前記各画素行に配置された複数の前記駆動トランジスタの前記第２端子と電気的に接続され、前記書き込み期間における前記記憶電圧のリセット動作に用いるリセット電位がリセット電源から印加される少なくとも１本のリセット線と、
前記各リセット線への前記リセット電位の印加の有無を切り換える第２スイッチング素子と、
前記発光期間の一部にて、前記各第１スイッチング素子を制御して前記駆動電源と前記駆動トランジスタとの間を遮断し、前記駆動電流を強制的に停止する非発光期間を設ける一方、前記第２スイッチング素子を制御して前記非発光期間を通じて前記各リセット線を前記リセット電位に設定する制御部と、
を有することを特徴とする表示装置。
【請求項７】
請求項５又は請求項６に記載の表示装置において、
前記駆動トランジスタはｎチャネル型トランジスタであり、
前記発光素子は、前記駆動トランジスタに接続される端子とは反対側の端子に基準電位を印加され、
前記駆動電源の電位は前記基準電位に対して高い電位であり、
前記リセット電位は、前記基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置。
【請求項８】
請求項５又は請求項６に記載の表示装置において、
前記駆動トランジスタはｐチャネル型トランジスタであり、
前記発光素子は、前記駆動トランジスタに接続される端子とは反対側の端子に基準電位を印加され、
前記駆動電源の電位は前記基準電位に対して低い電位であり、
前記リセット電位は、前記基準電位に対して、前記発光素子の発光開始電圧よりも小さい電位差を与えられること、
を特徴とする表示装置。
【請求項９】
請求項７又は請求項８に記載の表示装置において、
前記第１スイッチング素子及び前記第２スイッチング素子は前記駆動トランジスタと同極性のトランジスタで構成されることを特徴とする表示装置。
【請求項１０】
請求項６に記載の表示装置において、
前記複数行の画素が共通の前記リセット線に接続されていること、を特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に関に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、従来のＣＲＴ（cathode ray tube）に代わり、液晶表示装置に代表される平面表示装置が普及している。特に、アクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。このようなアクティブマトリクス型表示装置は自発光素子を用いても構成でき、自発光型表示装置に用いられる電気光学素子として、有機エレクトロルミネッセンス（electroluminescence：ＥＬ）素子が知られている。有機エレクトロルミネッセンス素子は、一般に、ＯＬＥＤ（organic light emitting diode）と称され、発光ダイオードの一種である。
【０００３】
表示ディスプレイを特に動画表示の観点で分類した場合、インパルス応答型ディスプレイとホールド応答型ディスプレイに大別される。インパルス応答型ディスプレイとは、ＣＲＴの残光特性のように、輝度応答が走査直後から低下するタイプであり、ホールド応答型ディスプレイとは、液晶ディスプレイや有機ＥＬ表示装置のように、表示データに基づく輝度を次の走査まで保持し続けるタイプである。
【０００４】
ホールド応答型ディスプレイの特徴としては、静止画の場合はちらつきのない良好な表示品質を得ることができるが、動画の場合には移動する物体の周囲がぼやけて見える、いわゆる動画ぼやけが発生し表示品質が低下するという課題がある。この動画ぼやけの発生要因は、物体の移動に伴い視線を移動する際、輝度のホールドされた表示画像に対して移動前後の表示イメージを観測者が補間する、いわゆる網膜残像に起因するため、表示ディスプレイの応答速度をどれだけ向上させても動画ぼやけは完全に解消しない。これを解決するためには、より短い周波数で表示画像を更新するか、黒画面などの挿入によって一旦網膜残像をキャンセルすることで、インパルス応答型ディスプレイに近づける方法が有効である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３４３７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図７は有機ＥＬ表示パネルの表示部に配列される画素回路２の概略の回路図であり、或る画素行における第ｋ列、第（ｋ＋１）列の画素列の画素が示されている。各画素回路２は、発光素子であるＯＬＥＤ４、薄膜トランジスタ（thin film transistor：ＴＦＴ）及びキャパシタなどからなる。駆動トランジスタである駆動ＴＦＴ６、点灯スイッチ８、リセットスイッチ１０及び書き込みスイッチ１２はｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）で構成できる。ＯＬＥＤ４のカソード電極は基準電源ＰＶＳＳに接続され、アノード電極は駆動ＴＦＴ６のソースに接続される。駆動ＴＦＴ６のドレインは、点灯スイッチ８を介して駆動電源ＰＶＤＤに接続され、またリセットスイッチ１０及びリセット線１４を介してリセット電源ＰＶＲＳに接続される。駆動ＴＦＴ６のゲート端子とソース端子との間には保持容量であるキャパシタ１６が接続される。
【０００７】
図８は、図７に示す画素回路２を有した有機ＥＬ表示パネルにおける従来の黒画面挿入の駆動方法を説明する概略のタイミング図である。リセット動作（期間ＰＲＳ）、オフセットキャンセル動作（期間ＰＯＣ）の後、映像信号セット動作（期間ＰＷＴ）にて、キャパシタ１６は映像信号線１８及び書き込みスイッチ１２を介して映像電圧信号ＶＳＩＧに応じた電圧を書き込まれて保持する。書き込んだ電圧に応じて駆動ＴＦＴ６は導通状態となり、制御信号ＢＧが所定の高電位であるＨｉｇｈレベル（以下、Ｈレベル）である期間、点灯スイッチ８がオンしてＯＬＥＤ４が発光する。
【０００８】
ここで、ＶＳＩＧの書き込み後、次の書き込み動作の開始までの発光可能期間の一部に非発光期間ＰＢＬを設けることで黒画面挿入が行われる。非発光期間ＰＢＬでは制御信号ＢＧが所定の低電位であるＬｏｗレベル（以下、Ｌレベル）にされ、駆動電源ＰＶＤＤからＯＬＥＤ４への駆動電流が停止される。
【０００９】
なお、キャパシタ１６の保持電圧は、各映像信号線１８に初期化電圧ＶＩＮＩを供給し、かつ駆動ＴＦＴ６及びリセットスイッチ１０をオン状態とすることで、所定電圧にリセットされる。図７に示す画素回路２では、素子数を削減し高精細化に図るために、リセットスイッチ１０が画素外に設けられ、リセット線１４が１行分の画素すべてに共通に接続されている。
【００１０】
リセット線１４のように、複数の画素に亘って設けられている配線は、他の配線との交差部や近接部を多数有するため、他配線との間で高抵抗ショート等を生じ得る。特に、高抵抗ショートを生じた配線がある期間でフローティングとなるような期間を有する場合、特にその配線は高抵抗ショートによる電位変動が大きくなる。そのような欠陥が存在しても、発光期間においては駆動ＴＦＴ６のドレインは駆動電源ＰＶＤＤに接続されるのでＶＤＤに応じた電位となり、リセット線１４における電位変動の影響は目立たないことが多い。しかし、黒画面挿入を行う場合には、点灯スイッチ８がオフされるため、駆動ＴＦＴ６のドレイン電位に対するリセット線１４の電位変動の影響が大きくなる。具体的には、駆動ＴＦＴ６は導通状態に保持されているので、リセット線の電位変動によりＯＬＥＤ４が発光し得る。特にリセット線を画素行ごとに共通としている場合、画素行間でリセット線の電位が異なり得る結果、黒画面上にて他の部分より暗い画素行（横線欠け）や明るい画素行（横スジ）などを生じるという問題があった。
【００１１】
本発明は上記問題点を解決するためになされたものであり、黒画面の挿入時に画素の発光が抑制され、特に画素回路の素子数を低減し高精細化を図る構成にて黒画面の挿入時に横線欠けや横スジなどの発生が抑制された、表示品位の優れた表示装置と、その駆動方法を提供する。
【課題を解決するための手段】
【００１２】
（１）本発明に係る表示装置の駆動方法は、画像信号に応じた記憶電圧を書き込み期間にて設定され、前記記憶電圧に応じて発光期間にて発光する画素を有した表示装置を駆動する駆動方法であって、前記表示装置は、供給される駆動電流に応じて発光する発光素子と、第１端子が前記発光素子と電気的に接続され第２端子が駆動電源と電気的に接続され、前記発光期間に前記記憶電圧に応じた前記駆動電流を流す駆動トランジスタと、前記駆動電源と前記第２端子との継断を切り替える第１スイッチング素子と、前記第２端子と電気的に接続され、前記書き込み期間における前記記憶電圧のリセット動作に用いるリセット電位がリセット電源から印加されるリセット線と、前記リセット線への前記リセット電位の印加の有無を切り換える第２スイッチング素子と、を有し、当該駆動方法は、前記発光期間の一部にて、前記第１スイッチング素子を制御して前記駆動電源と前記駆動トランジスタとの間を遮断し、前記駆動電流を強制的に停止する非発光期間を設ける一方、前記第２スイッチング素子を制御して前記非発光期間を通じて前記リセット線を前記リセット電位に設定する。
【００１３】
（２）本発明に係る表示装置は、画像信号に応じた記憶電圧を書き込み期間にて設定され、前記記憶電圧に応じて発光期間にて発光する画素を有した表示装置であって、供給される駆動電流に応じて発光する発光素子と、第１端子が前記発光素子と電気的に接続され第２端子が駆動電源と電気的に接続され、前記発光期間に前記記憶電圧に応じた前記駆動電流を流す駆動トランジスタと、前記駆動電源と前記第２端子との継断を切り替える第１スイッチング素子と、前記第２端子と電気的に接続され、前記書き込み期間における前記記憶電圧のリセット動作に用いるリセット電位がリセット電源から印加されるリセット線と、前記リセット線への前記リセット電位の印加の有無を切り換える第２スイッチング素子と、前記発光期間の一部にて、前記第１スイッチング素子を制御して前記駆動電源と前記駆動トランジスタとの間を遮断し、前記駆動電流を強制的に停止する非発光期間を設ける一方、前記第２スイッチング素子を制御して前記非発光期間を通じて前記リセット線を前記リセット電位に設定する制御部と、を有する。
【００１４】
（３）他の本発明に係る表示装置は、画像信号に応じた記憶電圧を書き込み期間にて設定され、前記記憶電圧に応じて発光期間にて発光する複数の画素が複数行に亘り配列された表示装置であって、前記画素ごとに設けられ、供給される駆動電流に応じて発光する発光素子と、前記画素ごとに設けられ、第１端子が前記発光素子と電気的に接続され第２端子が駆動電源と電気的に接続され、前記発光期間に前記記憶電圧に応じた前記駆動電流を流す駆動トランジスタと、前記駆動電源と、各画素行に配置された複数の前記駆動トランジスタの前記第２端子との継断を切り替える少なくとも１つの第１スイッチング素子と、前記各画素行に配置された複数の前記駆動トランジスタの前記第２端子と電気的に接続され、前記書き込み期間における前記記憶電圧のリセット動作に用いるリセット電位がリセット電源から印加される少なくとも１本のリセット線と、前記各リセット線への前記リセット電位の印加の有無を切り換える第２スイッチング素子と、前記発光期間の一部にて、前記各第１スイッチング素子を制御して前記駆動電源と前記駆動トランジスタとの間を遮断し、前記駆動電流を強制的に停止する非発光期間を設ける一方、前記第２スイッチング素子を制御して前記非発光期間を通じて前記各リセット線を前記リセット電位に設定する制御部と、を有する。
【図面の簡単な説明】
【００１５】
【図１】本発明の各実施形態に係る有機ＥＬ表示装置の概略の構成を示す模式図である。
【図２】本発明の第１の実施形態に係る有機ＥＬ表示装置の主に表示部及び制御部の概略の構成を示す模式的な回路図である。
【図３】本発明の第１の実施形態における画素の概略の等価回路図である。
【図４】本発明の第１の実施形態に係る有機ＥＬ表示装置の駆動方法を説明する概略のタイミング図である。
【図５】本発明の第２の実施形態における画素の概略の等価回路図である。
【図６】本発明の第２の実施形態に係る有機ＥＬ表示装置の駆動方法を説明する概略のタイミング図である。
【図７】従来技術を説明するための画素回路の概略の回路図である。
【図８】有機ＥＬ表示パネルの従来の黒画面挿入の駆動方法を説明する概略のタイミング図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態（以下実施形態という）である画像表示装置について、図面に基づいて説明する。この画像表示装置は、ＯＬＥＤを発光素子として備えたアクティブマトリクス方式の有機ＥＬ表示装置である。
【００１７】
［第１の実施形態］
図１は、実施形態に係る有機ＥＬ表示装置３０の概略の構成を示す模式図である。有機ＥＬ表示装置３０は、本体回路３２、表示基板３４及び接続基板３６を有する。表示基板３４には、表示画像の画素に対応するＯＬＥＤ及び画素回路が配列された表示部３８が形成される。表示部３８の動作を制御する制御部として、画素回路に各種信号を供給する駆動回路、及び駆動回路に供給するタイミング信号等を生成するコントローラが設けられる。制御部は本体回路３２又は表示基板３４上に配置される。
【００１８】
例えば、表示基板３４上には表示部３８の走査信号線や映像信号線に信号を供給する駆動回路４０を配置することができる。駆動回路４０は、その主要部を一又は複数の半導体チップに集積し、当該チップを表示基板３４上に搭載することにより形成される。また、駆動回路４０として、低温ポリシリコンからなる半導体層を用いたＴＦＴ等で構成された回路を表示基板３４上に直接形成することもできる。有機ＥＬ表示装置では、表示基板３４はガラス基板や、樹脂フィルムなどを用いたフレキシブルな材料で構成することができる。
【００１９】
本体回路３２には制御部の他、例えば、各種の基準電位を発生する電源回路、映像信号を処理する信号処理回路及びフレームメモリなどを配置することができる。本体回路３２は例えば、ガラスエポキシ基板等のリジッド基板を用いて形成できる。
【００２０】
接続基板３６は、本体回路３２と表示基板３４とを接続する。接続基板３６は、フレキシブル配線基板で構成することができる。なお、駆動回路４０の一部又は全部を、接続基板３６上に配置することもできる。
【００２１】
図２は有機ＥＬ表示装置３０の主に表示部３８及び制御部の概略の構成を示す模式的な回路図である。表示部３８には画素５０がマトリクス状に配置される。また、図２には制御部として走査線駆動回路５２、映像線駆動回路５４、コントローラ５６が示され、電源回路として基準電位ＶＳＳを出力する基準電源ＰＶＳＳである電源回路５８、電位ＶＤＤを出力する駆動電源ＰＶＤＤである電源回路６０、及びリセット電位ＶＲＳを出力するリセット電源ＰＶＲＳである電源回路６２が示されている。
【００２２】
走査線駆動回路５２は表示部３８の画素５０の水平方向の並び（画素行）ごとに制御信号を出力する。具体的には、本実施形態では、表示部３８は各画素５０の画素回路に２つのスイッチ（点灯スイッチ及び書き込みスイッチ）を備え、各画素行にリセットスイッチ６４を備える。これに対応して、画素５０の行それぞれに３本の制御信号線（点灯制御線６６、書き込み制御線６８及びリセット制御線７０）が設けられ、走査線駆動回路５２は、各行の制御線６６，６８，７０にスイッチのオン／オフを切り替える制御信号を供給する。走査線駆動回路５２はシフトレジスタを備え、表示部３８にて動作対象となる画素行を列方向（例えば、画面上側から下側への向き）に順番に選択し、当該選択した行に対する制御信号を生成し、制御線６６，６８，７０へ出力する。また走査線駆動回路５２は各画素行に同じ制御信号を一斉に出力し得る。
【００２３】
映像線駆動回路５４は選択された行の各画素の映像信号を表すデータ（画素値）を入力され、当該データをＤ／Ａ変換器でアナログ電圧に変換して画素値に応じた電圧信号を生成する。映像線駆動回路５４は当該電圧信号を表示部３８の画素５０の垂直方向の並び（画素列）ごとに生成する。画素５０の列それぞれには映像信号線７２が設けられ、映像線駆動回路５４は各画素５０へのデータの書き込み動作時に、選択された行の各画素の画素値を表す電圧信号（映像電圧信号）ＶＳＩＧを各列の映像信号線７２へ並列して出力する。また、映像線駆動回路５４は各画素５０のデータ初期化時に初期化電圧信号ＶＩＮＩを生成し、映像信号線７２へ並列して出力する。
【００２４】
電源回路５８は上述したように基準電位ＶＳＳを生成し、基準電位ＶＳＳは各列に設けられた電源線７４を介して各画素５０に供給される。電源回路６０は上述したように駆動電位ＶＤＤを生成し、駆動電位ＶＤＤは各列に設けられた電源線７６を介して各画素５０に供給される。電源回路６２は上述したようにリセット電位ＶＲＳを生成し、リセット電位ＶＲＳは各行に設けられたリセットスイッチ６４及びリセット線７８を介して各画素５０に供給される。
【００２５】
図３は図２に示す表示部３８に配列される画素５０の概略の等価回路図の一例である。各画素５０は発光素子としてＯＬＥＤ９０を有する。本実施形態ではＯＬＥＤ９０は画素ごとに分離した画素電極をアノード電極とし、また基本的に表示部３８の全画素に亘り一体に形成できる共通電極をカソード電極とし、それらの間に発光層等の有機材料層を有する。ＯＬＥＤ９０のカソード電極は電源線７４に接続される。また、ＯＬＥＤ９０のアノード電極は、駆動トランジスタである駆動ＴＦＴ９２と第１スイッチング素子である点灯スイッチ９４とを介して電源線７６に接続される。電源線７６は駆動電源ＰＶＤＤ（電源回路６０）から電位ＶＤＤとして所定の高電位を印加され、電源線７４は基準電源ＰＶＳＳ（電源回路５８）から電位ＶＳＳとして所定の低電位を印加され、これら電位ＶＤＤ，ＶＳＳによりＯＬＥＤ９０は順方向電流を供給され発光する。つまり、駆動電位ＶＤＤは基準電位ＶＳＳに対しＯＬＥＤ９０を発光させる電位差を有した電位であり、例えば、ＶＳＳは−４Ｖ、ＶＤＤは＋１０Ｖとすることができる。
【００２６】
駆動ＴＦＴ９２及び点灯スイッチ９４は本実施形態ではそれぞれｎ型ＴＦＴで構成される。駆動ＴＦＴ９２の２つの電流端子の一方（第１端子）であるソース電極は、ＯＬＥＤ９０のアノード電極に接続され、他方（第２端子）であるドレイン電極は点灯スイッチ９４であるＴＦＴのソース電極に接続され、点灯スイッチ９４のドレイン電極は電源線７６に接続される。
【００２７】
また、駆動ＴＦＴ９２のドレイン電極は第２スイッチング素子であるリセットスイッチ６４を介してリセット電源ＰＶＲＳ（電源回路６２）にも接続される。既に述べたように本実施形態では、画素行ごとにリセット線７８とリセットスイッチ６４とが設けられる。各リセット線７８は画素行に沿って延在され、当該画素行の駆動ＴＦＴ９２のドレイン電極に共通に接続される。リセットスイッチ６４は例えば、画素行の端部に配置され、リセット線７８とリセット電源ＰＶＲＳとの間の継断、つまりそれらの間を接続するか遮断するかを切り替える。リセットスイッチ６４は本実施形態では駆動ＴＦＴ９２及び点灯スイッチ９４と同じくｎ型ＴＦＴで構成される。
【００２８】
駆動ＴＦＴ９２の制御端子であるゲート電極は、書き込みスイッチ９６を介して映像信号線７２に接続され、駆動ＴＦＴ９２のゲート電極とソース電極との間には保持容量であるキャパシタ９８が接続される。書き込みスイッチ９６は本実施形態ではｎ型ＴＦＴで構成される。
【００２９】
既に述べたように、点灯スイッチ９４、書き込みスイッチ９６、リセットスイッチ６４は画素行ごとに設けられた点灯制御線６６、書き込み制御線６８、リセット制御線７０を用いてオン／オフを制御される。ここで、点灯制御線６６及び書き込み制御線６８は画素行に沿って延在され、それぞれ当該画素行の点灯スイッチ９４、書き込みスイッチ９６のゲート電極に共通に接続される。
【００３０】
図４は、有機ＥＬ表示装置３０の駆動方法を説明する概略のタイミング図であり、或る画素行での画素値の書き込み動作及び発光動作での各種信号の変化が示されている。図４において横軸が時間軸であり、右向きが時間の経過方向である。各種信号として、映像線駆動回路５４から映像信号線７２に供給される映像線信号ＶＰＸ、及び書き込みスイッチ９６、点灯スイッチ９４、リセットスイッチ６４それぞれに対する制御信号ＳＧ，ＢＧ，ＲＧが示されている。走査線駆動回路５２は各制御信号をＬレベルとＨレベルとのいずれかに設定する。ここでｎ型ＴＦＴからなる書き込みスイッチ９６、点灯スイッチ９４、リセットスイッチ６４はＨレベルにてオンし、Ｌレベルにてオフする。
【００３１】
有機ＥＬ表示装置３０の表示動作はラスタースキャンにより行われる。本実施形態では、表示部３８を構成する複数の画素行を先頭行から順番に選択し、選択した行の画素に映像電圧信号ＶＳＩＧを書き込み、ＯＬＥＤ９０を発光させる動作が１フレームの画像ごとに繰り返される。本実施形態における書き込み動作は詳細にはリセット動作、オフセットキャンセル動作、映像信号セット動作に分けられる。
【００３２】
図４におけるリセット期間ＰＲＳ、オフセットキャンセル期間ＰＯＣ、映像信号セット期間ＰＷＴがリセット動作、オフセットキャンセル動作、映像信号セット動作に対応する期間である。
【００３３】
リセット動作は、キャパシタ９８に保持された電圧をリセットする動作であり、これにより、前フレームにて映像信号に応じて画素５０に書き込まれたデータが初期化される。具体的には、リセット動作では、制御信号ＢＧをＬレベルとして点灯スイッチ９４をオフとし、制御信号ＲＧをＨレベルとしてリセットスイッチ６４をオンとし、さらに各映像信号線７２に初期化電圧信号ＶＩＮＩを印加した状態で、制御信号ＳＧをＨレベルとして書き込みスイッチ９６をオンする。これにより、駆動ＴＦＴ９２のゲート電位はＶＩＮＩに対応する電位にリセットされ、また駆動ＴＦＴ９２が導通状態とされることにより駆動ＴＦＴ９２のソース電位はＶＲＳに対応する電位にリセットされ、各画素５０のキャパシタ９８の端子間電圧は（ＶＩＮＩ−ＶＲＳ）に応じた電圧に設定される。ＯＬＥＤ９０に印加される電圧は（ＶＲＳ−ＶＳＳ）に応じた電圧となり、当該電圧がＯＬＥＤ９０の発光しきい値電圧（発光開始電圧）以下となるようにリセット電位ＶＲＳは設定される。ちなみに、発光しきい値電圧はＯＬＥＤ９０に電流が流れ始める電圧、つまり順方向電圧降下ＶＦである。初期化電圧信号ＶＩＮＩは、例えば、１Ｖに設定することができる。また、基準電位ＶＳＳを上述のように−４Ｖとして、リセット電位ＶＲＳは例えば、−３Ｖに設定することができる。
【００３４】
オフセットキャンセル動作は、駆動ＴＦＴ９２のしきい値電圧Ｖｔｈのばらつきを補償する動作である。具体的には、オフセットキャンセル動作では、制御信号ＲＧをＬレベルとしてリセットスイッチ６４をオフとし、制御信号ＳＧ，ＢＧをＨレベルとして書き込みスイッチ９６及び点灯スイッチ９４をオンとし、また各映像信号線７２には初期化電圧信号ＶＩＮＩを印加する。駆動ＴＦＴ９２のゲート電位はＶＩＮＩに対応する電位に固定される。また、点灯スイッチ９４がオン状態であるので、駆動電源ＰＶＤＤから駆動ＴＦＴ９２に電流が流れ込み、駆動ＴＦＴ９２のソース電位はリセット期間ＰＲＳに書き込まれた電位ＶＲＳから上昇する。そして、ソース電位がゲート電位よりＶｔｈだけ低い電位（ＶＩＮＩ−Ｖｔｈ）に達すると駆動ＴＦＴ９２は非導通状態となり、ソース電位は（ＶＩＮＩ−Ｖｔｈ）に固定され、キャパシタ９８の端子間電圧はＶｔｈに応じた電圧に設定される。この状態を基準として、映像信号セット動作にてキャパシタ９８にＶＳＩＧに応じた電圧を書き込むことで、発光動作にて駆動ＴＦＴ９２に流れる電流から画素間におけるＶｔｈのばらつきによる影響がキャンセルされる。
【００３５】
映像信号セット動作は映像電圧信号ＶＳＩＧを画素に書き込む。具体的には、キャパシタ９８をＶＳＩＧに応じて充電する。映像信号セット期間ＰＷＴでは、オフセットキャンセル期間ＰＯＣから引き続いて制御信号ＲＧはＬレベル、制御信号ＢＧはＨレベルに維持されている。オフセットキャンセル動作の終了後、書き込みスイッチ９６を一旦オフし、各映像信号線７２に電圧信号ＶＳＩＧを供給する。この状態にて、制御信号ＳＧをＨレベルとして書き込みスイッチ９６をオンとすることで、駆動ＴＦＴ９２のゲート電位がＶＩＮＩに応じた電位からＶＳＩＧに応じた電位に上昇する。
【００３６】
書き込みスイッチ９６をオフして映像信号セット動作が終了すると、発光期間ＰＥＭを開始することが可能となり、当該発光期間ＰＥＭではＯＬＥＤ９０はＶＳＩＧに応じた強度で発光する。すなわち、映像信号セット動作にて導通状態となった駆動ＴＦＴ９２は、書き込みスイッチ９６がオフしてもキャパシタ９８に保持された電圧により導通状態に保たれ、電圧信号ＶＳＩＧに応じた駆動電流をＯＬＥＤ９０に供給し、ＯＬＥＤ９０はＶＳＩＧに応じた輝度で発光する。
【００３７】
各画素行は上述の書き込み動作（リセット動作、オフセットキャンセル動作、映像信号セット動作）、及び発光動作を１フレーム周期で繰り返す。
【００３８】
書き込み動作及び発光動作は画素行ごとに順次行われ、画素行は例えば、映像信号の１水平走査期間（１Ｈ）を周期として順次選択される。図４に示す動作では、映像線駆動回路５４は水平走査期間ごとに映像信号線７２にＶＩＮＩを印加する期間（ＶＩＮＩ期間）とＶＳＩＧを印加する期間（ＶＳＩＧ期間）とを設け、例えば、ｍ番目の水平走査期間におけるＶＳＩＧ期間では第ｍ行に対応したＶＳＩＧを出力する。そして、第ｍ行の映像信号セット期間ＰＷＴはｍ番目の水平走査期間内のＶＳＩＧ期間に設定され、オフセットキャンセル期間ＰＯＣは直前のＶＩＮＩ期間に、また、リセット期間ＰＲＳは１Ｈ前のＶＩＮＩ期間に設けることができる。
【００３９】
さて、各画素行のＯＬＥＤ９０の発光期間ＰＥＭは、上述した映像信号セット動作の終了から次のフレームの画像の当該画素行の書き込み動作の開始までの期間内に設定され、ここでは当該期間を発光可能期間ＰＥＭ０と呼ぶ。本実施形態の有機ＥＬ表示装置３０は黒画面挿入動作として、通常、発光期間とされる発光可能期間ＰＥＭ０の一部にて点灯スイッチ９４を制御して、駆動電源ＰＶＤＤと、導通状態に保持されている駆動ＴＦＴ９２との間を遮断することで、ＯＬＥＤ９０に供給される駆動電流を強制的に停止する非発光期間ＰＢＬを設ける。これにより、上述した動画ぼやけによる表示品質の低下を抑制する。
【００４０】
よって、発光期間ＰＥＭは発光可能期間ＰＥＭ０のうち非発光期間ＰＢＬを除いた期間とすることができる。なお、黒画面挿入による動画表示品質の低下抑制の効果は、或るフレームの画像で生じた網膜残像をキャンセルすることによるものであることから、非発光期間ＰＢＬは発光可能期間ＰＥＭ０の先頭又はその近傍、若しくは末尾又はその近傍に設定することが好適である。例えば、図４に示す例では、通常、少なくとも数１００以上の水平走査期間からなる１フレーム期間のうちの大半を占める発光可能期間ＰＥＭ０内のほぼ先頭である３番目と４番目の水平走査期間を非発光期間ＰＢＬとして設定している。なお、ＰＢＬの長さは基本的には発光可能期間ＰＥＭ０に比べて極めて短く設定できるので、黒画面挿入が画像の明るさへ与える影響は少ない。
【００４１】
上述のように非発光期間ＰＢＬでは点灯スイッチ９４が駆動電源ＰＶＤＤとＯＬＥＤ９０との間を遮断する。具体的には、走査線駆動回路５２は制御信号ＢＧをＬレベルとし、点灯スイッチ９４をオフする。さらに、この非発光期間ＰＢＬにて走査線駆動回路５２はリセットスイッチ６４を制御して非発光期間ＰＢＬを通じてリセット線７８をリセット電位ＶＲＳに設定する。すなわち、本実施形態では、リセットスイッチ６４と点灯スイッチ９４とが排他的にオンし、点灯スイッチ９４がオフする非発光期間ＰＢＬにて制御信号ＲＧがＨレベルとされ、リセットスイッチ６４がオンし、リセット電源ＰＶＲＳをリセット線７８に接続する。これにより、リセット線７８と他の配線との間に高抵抗ショート等があった場合でも、駆動ＴＦＴ９２のドレインはリセット電位ＶＲＳに応じた電位に維持される。換言すれば、ショートによる電流はリセット線７８からリセットスイッチ６４を介してリセット電源ＰＶＲＳ側に流れ、ＯＬＥＤ９０には流れないので、リセット線７８に共通に接続された画素が当該電流で発光して表示画面上に横線欠け、横スジなどを生じる現象が防止される。
【００４２】
［第２の実施形態］
以下、上述した第１の実施形態と同一の機能を有する構成には同一の符号を付して説明を省略し、第２の実施形態の有機ＥＬ表示装置について第１の実施形態との相違点を中心に説明する。
【００４３】
第１の実施形態に基づいて説明した本発明は、図３に示した構成以外の画素回路にも適用でき、第２の実施形態は図３とは異なる画素回路を用いた有機ＥＬ表示装置３０である。図５が第２の実施形態における画素５０の概略の等価回路図である。
【００４４】
図５に示す画素回路は、映像電圧信号ＶＳＩＧと初期化電圧信号ＶＩＮＩとを別系統で供給する点が図３に示す画素回路と異なる。具体的には、各画素５０には初期化信号線１１０が配線され、また初期化スイッチ１１２が設けられる。初期化信号線１１０の電位はＶＩＮＩに固定され、映像信号線７２にはＶＳＩＧのみを１Ｈごとに切り替えて供給することができる。初期化スイッチ１１２は他のスイッチと同様、ｎ型ＴＦＴで構成できる。
【００４５】
初期化スイッチ１１２の一方の電流端子は駆動ＴＦＴ９２のゲートに接続され、他方電流端子は初期化信号線１１０に接続される。初期化スイッチ１１２はゲート電極に走査線駆動回路５２から制御信号ＩＧを印加され、駆動ＴＦＴ９２のゲート電極と初期化信号線１１０との間の接続／切断を切り替える。なお、制御信号ＩＧを供給する初期化制御線１１４は画素行ごとに設けられ、各画素行の初期化スイッチ１１２を共通に制御する。
【００４６】
本実施形態は有機ＥＬ表示装置３０は第１の実施形態の図２とほぼ同様の構成であるが、さらに走査線駆動回路５２から各画素行に初期化制御線１１４が延びる。走査線駆動回路５２は初期化制御線１１４に制御信号ＩＧを供給する。
【００４７】
図６は本実施形態の有機ＥＬ表示装置３０の駆動方法を説明する概略のタイミング図である。図６には図４と同様、或る画素行での画素値の書き込み動作及び発光動作での各種信号の変化が示されている。各種信号として、図４に示したもの以外に制御信号ＩＧが示されている。
【００４８】
第１の実施形態と同様、各画素５０は書き込み動作で映像電圧信号ＶＳＩＧを書き込まれ、その後、当該ＶＳＩＧに応じた強度でＯＬＥＤ９０を発光させる発光動作が行われる。
【００４９】
書き込み動作のうちリセット動作、オフセットキャンセル動作では第１の実施形態と同様、画素５０にＶＩＮＩが印加される。具体的にはリセット期間ＰＲＳ及びオフセットキャンセル期間ＰＯＣには書き込みスイッチ９６をオフし、かつ初期化スイッチ１１２をオンする。一方、映像信号セット動作（期間ＰＷＴ）では、初期化スイッチ１１２をオフし、かつ書き込みスイッチ９６をオンし、これにより画素５０にＶＳＩＧが書き込まれる。
【００５０】
書き込みスイッチ９６をオフして映像信号セット動作が終了すると、発光可能期間ＰＥＭ０となる。有機ＥＬ表示装置３０は発光可能期間ＰＥＭ０に発光期間ＰＥＭの他、非発光期間ＰＢＬを設け、これにより黒画面挿入を行う。第１の実施形態と同様、発光期間ＰＥＭには点灯スイッチ９４がオンされ、リセットスイッチ６４がオフされ、また非発光期間ＰＢＬには点灯スイッチ９４がオフされ、リセットスイッチ６４がオンされる。なお、映像信号セット期間ＰＷＴにてＬレベルとされた制御信号ＩＧは、発光可能期間ＰＥＭ０に入っても当該状態に維持される。
【００５１】
本実施形態も第１の実施形態と同様、非発光期間ＰＢＬにて制御信号ＲＧがＨレベルとされ、リセットスイッチ６４がオンし、リセット電源ＰＶＲＳをリセット線７８に接続する。これにより、リセット線７８と他の配線との間に高抵抗ショート等があった場合でも、駆動ＴＦＴ９２のドレインはリセット電位ＶＲＳに応じた電位に維持され、ＯＬＥＤ９０の発光が防止される。よって、リセット線７８に共通に接続された画素がショートに起因して発光して表示画面上に横線欠け、横スジなどを生じる現象が防止される。
【００５２】
上記各実施形態では、画素行ごとにリセット線７８とリセットスイッチ６４とが設けられる構成を説明した。すなわち、当該画素行を構成する複数の画素がリセット線７８とリセットスイッチ６４を共有する。ここで、各画素行を複数区間に区切り、区間ごとにリセット線７８とリセットスイッチ６４を共有する構成とすることもできる。
【００５３】
また、複数の画素行でリセットスイッチ６４を共有する構成とすることもできる。当該構成では複数の画素行それぞれにリセット線７８が設けられ、それら複数本のリセット線７８とリセット電源ＰＶＲＳとの接続を共通のリセットスイッチ６４で切り替える。
【００５４】
また、例えば、隣接する２つの画素行など、比較的少数の画素行であれば、１本のリセット線７８を共用するレイアウトも可能である。具体的には、リセット線７８を１本の行方向に延在する幹線部分と、当該幹線部分から各列位置にて列方向に延びる支線部分とで構成する。
【００５５】
上述の各実施形態では、駆動ＴＦＴ９２はｎチャネル型トランジスタとしたが、ｐチャネル型トランジスタとすることもできる。また、点灯スイッチ９４、リセットスイッチ６４、書き込みスイッチ９６、初期化スイッチ１１２もｎチャネル型トランジスタに代えてｐチャネル型トランジスタとすることができる。
【００５６】
また、ＯＬＥＤ９０のダイオード極性を図３、図５に示す向きとは逆にすることもできる。この場合、発光動作時にＯＬＥＤ９０に順方向電流が供給されるように、電源線７６に駆動電源から供給する駆動電位は、電源線７４に基準電源ＰＶＳＳから供給する基準電位ＶＳＳよりも低い電位とされる。リセット電位ＶＲＳは、リセット動作によりＯＬＥＤ９０に印加される電圧（ＶＳＳ−ＶＲＳ）がＯＬＥＤ９０の発光しきい値電圧（順方向電圧降下ＶＦ）以下となるように設定される。
【００５７】
例えば、画素５０を、ＯＬＥＤ９０の向きを図３、図５とは逆にし、電源線７６に駆動電源から供給する駆動電位を基準電位ＶＳＳに対して低い電位とし、さらに駆動ＴＦＴ９２をｐ型ＴＦＴとした構成とすることができる。
【００５８】
以上実施形態を用いて説明した本発明によれば、画素回路の素子数を低減し、高精細化を図ると共に、黒画面の挿入時に横線欠けや横スジなどが発生しない、表示品位の優れた動画表示が可能となる。
【００５９】
上記実施形態においては、表示装置の開示例として有機ＥＬ表示装置の場合を例示したが、ホールド応答型ディスプレイであって、図７の画素回路について述べた問題と同様の問題を有する画素回路を備えた他の種類の表示装置にも本発明を適用可能である。
【００６０】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、動作の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００６１】
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００６２】
３０  有機ＥＬ表示装置、３２  本体回路、３４  表示基板、３６  接続基板、３８  表示部、４０  駆動回路、５０  画素、５２  走査線駆動回路、５４  映像線駆動回路、５６  コントローラ、５８，６０，６２  電源回路、６４  リセットスイッチ、６６  点灯制御線、６８  書き込み制御線、７０  リセット制御線、７２  映像信号線、７４，７６  電源線、７８  リセット線、９０  ＯＬＥＤ、９２  駆動ＴＦＴ、９４  点灯スイッチ、９６  書き込みスイッチ、９８  キャパシタ、１１０  初期化信号線、１１２  初期化スイッチ、１１４  初期化制御線。
【図１】
2016057359.tif 000003
【図２】
2016057359.tif 000004
【図３】
2016057359.tif 000005
【図４】
2016057359.tif 000006
【図５】
2016057359.tif 000007
【図６】
2016057359.tif 000008
【図７】
2016057359.tif 000009
【図８】
2016057359.tif 000010