(57)【要約】【課題】  電子素子を適切に保護することが可能な電子装置を提供すること。【解決手段】  厚さ方向において互いに反対側を向く主面１１１および裏面１１２を有し、半導体材料よりなる基板１と、基板１に配置された電子素子７１と、電子素子１７に導通する導電層３と、少なくとも一部が基板１と導電層２との間に介在する絶縁層２と、を備えた電子装置Ａ１であって、基板１には、厚さ方向において主面１１１側を向く素子配置用凹部底面１４２を有し且つ主面１１１から凹む素子配置用凹部１４が形成されており、素子配置用凹部底面１４２には、電子素子７１が配置されており、基板１には、素子配置用凹部１４から裏面１１２に貫通し、且つ通気用貫通孔内面１８１を有する通気用貫通孔１８が形成されており、絶縁層２は、裏面１１２に形成された裏面側絶縁部２４を含んでおり、裏面１１２から通気用貫通孔１８を通じて電子素子７１に到達する空隙部１４５を備える。【選択図】  図２
2016151427.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、
前記基板に配置された電子素子と、
前記電子素子に導通する導電層と、
少なくとも一部が前記基板と前記導電層との間に介在する絶縁層と、を備えた電子装置であって、
前記基板には、前記厚さ方向において前記主面側を向く素子配置用凹部底面を有し且つ前記主面から凹む素子配置用凹部が形成されており、
前記素子配置用凹部底面には、前記電子素子が配置されており、
前記基板には、前記素子配置用凹部から前記裏面に貫通し、且つ通気用貫通孔内面を有する通気用貫通孔が形成されており、
前記絶縁層は、前記裏面に形成された裏面側絶縁部を含んでおり、
前記裏面から前記通気用貫通孔を通じて前記電子素子に到達する空隙部を備えることを特徴とする、電子装置。
【請求項２】
前記電子素子は、圧力センサ素子である、請求項１に記載の電子装置。
【請求項３】
前記導電層は、前記素子配置用凹部底面に形成され、且つ前記厚さ方向視において前記通気用貫通孔を囲む環状パッドを有する、請求項１または２に記載の電子装置。
【請求項４】
前記電子素子と前記環状パッドとは、環状パッド用接合材によって接合されている、請求項３に記載の電子装置。
【請求項５】
前記環状パッド用接合材は、ハンダである、請求項４に記載の電子装置。
【請求項６】
前記環状パッドは、前記導電層の他の部位に対して絶縁されている、請求項４または５に記載の電子装置。
【請求項７】
前記環状パッドおよび前記環状パッド用接合材は、前記空隙部の境界をなす、請求項４ないし６のいずれかに記載の電子装置。
【請求項８】
前記絶縁層は、前記通気用貫通孔内面に形成された通気用貫通孔内面絶縁部を含む、請求項４ないし７のいずれかに記載の電子装置。
【請求項９】
前記通気用貫通孔は、前記主面側から前記裏面側に向かうほど断面寸法が小である、請求項４ないし８のいずれかに記載の電子装置。
【請求項１０】
前記裏面側絶縁部は、厚さ方向視において前記通気用貫通孔の前記裏面側開口と一致する通気用開口を有する、請求項４ないし９のいずれかに記載の電子装置。
【請求項１１】
前記素子配置用凹部のうち前記環状パッドおよび前記環状パッド用接合材を挟んで前記空隙部とは反対側にある領域の少なくとも一部を埋める封止樹脂部を備える、請求項４ないし１０のいずれかに記載の電子装置。
【請求項１２】
前記封止樹脂部は、前記環状パッドおよび前記環状パッド用接合材の前記厚さ方向視における外縁のすべてに接している、請求項１１に記載の電子装置。
【請求項１３】
前記封止樹脂部は、前記電子素子の少なくとも一部に接している、請求項１２に記載の電子装置。
【請求項１４】
前記封止樹脂部は、前記電子素子のち前記空隙部および前記環状パッド用接合材に面する部位以外のすべてを覆っている、請求項１３に記載の電子装置。
【請求項１５】
前記基板には、前記素子配置用凹部から前記裏面に貫通する配線用貫通孔が形成されており、
前記配線用貫通孔は、配線用貫通孔内面を有し、
前記導電層は、前記配線用貫通孔内面に形成され、且つ前記配線用貫通孔を通じて前記裏面に至る配線用貫通孔内面導電部を含む、請求項１ないし１４のいずれかに記載の電子装置。
【請求項１６】
前記絶縁層は、前記配線用貫通孔内面に形成された配線用貫通孔内面絶縁部を含む、請求項１５に記載の電子装置。
【請求項１７】
前記配線用貫通孔内面絶縁部は、前記配線用貫通孔内面導電部と前記配線用貫通孔内面との間に介在する、請求項１６に記載の電子装置。
【請求項１８】
前記配線用貫通孔は、前記主面側から前記裏面側に向かうほど断面寸法が小である、請求項１７に記載の電子装置。
【請求項１９】
前記導電層は、前記配線用貫通孔を塞ぐ配線用貫通孔封鎖部を含む、請求項１８に記載の電子装置。
【請求項２０】
前記配線用貫通孔封鎖部は、前記配線用貫通孔内において前記裏面側に位置する、請求項１９に記載の電子装置。
【請求項２１】
前記裏面側絶縁部は、厚さ方向視において前記配線用貫通孔の前記裏面側開口と一致する配線用開口を有する、請求項２０に記載の電子装置。
【請求項２２】
前記導電層は、前記裏面側絶縁部上に形成され、且つ前記配線用貫通孔封鎖部に繋がる裏面側連絡配部を含む、請求項２１に記載の電子装置。
【請求項２３】
前記裏面側連絡配線に繋がる裏面電極パッドを備える、請求項２２に記載の電子装置。
【請求項２４】
前記素子配置用凹部は、前記素子配置用凹部底面から起立する素子配置用凹部第１側面を有する、請求項１５ないし２３のいずれかに記載の電子装置。
【請求項２５】
前記素子配置用凹部第１側面は、前記素子配置用凹部底面に繋がっている、請求項２４に記載の電子装置。
【請求項２６】
前記素子配置用凹部は、前記素子配置用凹部第１側面に前記主面側から繋がる素子配置用凹部中間面を有している、請求項２５に記載の電子装置。
【請求項２７】
前記素子配置用凹部中間面に配置された追加の電子素子を備える、請求項２６に記載の電子装置。
【請求項２８】
前記素子配置用凹部中間面は、前記主面と同じ側を向いている、請求項２７に記載の電子装置。
【請求項２９】
前記素子配置用凹部中間面は、前記厚さ方向視において前記素子配置用凹部底面および前記素子配置用凹部第１側面を囲む環状である、請求項２８に記載の電子装置。
【請求項３０】
前記厚さ方向において前記素子配置用凹部とは反対側を向くシールチップ主面と、該シールチップ主面とは反対側を向くシールチップ裏面とを有するとともに、前記主面側において前記素子配置用凹部の少なくとも一部を覆うシールチップを備える、請求項１ないし１４のいずれかに記載の電子装置。
【請求項３１】
前記シールチップは、前記主面に接合されている、請求項３０に記載の電子装置。
【請求項３２】
前記シールチップは、Ｓｉからなる、請求項３１に記載の電子装置。
【請求項３３】
前記シールチップには、集積回路が作りこまれている、請求項３２に記載の電子装置。
【請求項３４】
前記シールチップ主面に形成され、且つ前記導電層に導通するシールチップ電極パッドを備える、請求項３０ないし３３のいずれかに記載の電子装置。
【請求項３５】
前記シールチップは、前記シールチップ裏面から前記シールチップ主面に向かうほど前記厚さ方向視において内方に位置するように傾いたシールチップ側面を有しており、
前記導電層は、前記シールチップ側面に形成されたシールチップ側面連絡部を含む、請求項３４に記載の電子装置。
【請求項３６】
前記シールチップは、前記素子配置用凹部を密閉している、請求項３０ないし３５のいずれかに記載の電子装置。
【請求項３７】
前記素子配置用凹部全体が、前記空隙部とされている、請求項３６に記載の電子装置。
【請求項３８】
前記基板は、半導体材料の単結晶よりなる、請求項１ないし３７のいずれかに記載の電子装置。
【請求項３９】
前記半導体材料は、Ｓｉである、請求項３８に記載の電子装置。
【請求項４０】
前記主面および前記裏面は、前記基板の厚さ方向に直交し、且つ、平坦である、請求項３９に記載の電子装置。
【請求項４１】
前記主面は、（１００）面である、請求項４０に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
外部からの電流の入出力に対して特定の機能を果たす電子装置は、様々な形態のものが提案されている。一般的には、この電子装置の機能を果たすために、各々が電気回路の一部を構成する複数の電子素子が内蔵されている。これらの電子素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の電子素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の電子素子は、封止樹脂によって覆われる。封止樹脂は、これらの電子素子や上記リードの一部を保護するためのものである。このような電子装置は、たとえば電子機器の回路基板などに実装されて用いられる。当該電子装置においては、前記電子素子を適切に保護することが重要である。なお、電子装置に関する文献としては、特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−９９６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記した事情のもとで考え出されたものであって、電子素子を適切に保護しつつ外部との通気を確保することが可能な電子装置を提供することをその課題とする。
【課題を解決するための手段】
【０００５】
本発明によって提供される電子装置は、厚さ方向において互いに反対側を向く主面および裏面を有し、半導体材料よりなる基板と、前記基板に配置された電子素子と、前記電子素子に導通する導電層と、少なくとも一部が前記基板と前記導電層との間に介在する絶縁層と、を備えた電子装置であって、前記基板には、前記厚さ方向において前記主面側を向く素子配置用凹部底面を有し且つ前記主面から凹む素子配置用凹部が形成されており、前記素子配置用凹部底面には、前記電子素子が配置されており、前記基板には、前記素子配置用凹部から前記裏面に貫通し、且つ通気用貫通孔内面を有する通気用貫通孔が形成されており、前記絶縁層は、前記裏面に形成された裏面側絶縁部を含んでおり、前記裏面から前記通気用貫通孔を通じて前記電子素子に到達する空隙部を備えることを特徴としている。
【０００６】
本発明の好ましい実施の形態においては、前記電子素子は、圧力センサ素子である。
【０００７】
本発明の好ましい実施の形態においては、前記導電層は、前記素子配置用凹部底面に形成され、且つ前記厚さ方向視において前記通気用貫通孔を囲む環状パッドを有する。
【０００８】
本発明の好ましい実施の形態においては、前記電子素子と前記環状パッドとは、環状パッド用接合材によって接合されている。
【０００９】
本発明の好ましい実施の形態においては、前記環状パッド用接合材は、ハンダである。
【００１０】
本発明の好ましい実施の形態においては、前記環状パッドは、前記導電層の他の部位に対して絶縁されている。
【００１１】
本発明の好ましい実施の形態においては、前記環状パッドおよび前記環状パッド用接合材は、前記空隙部の境界をなす。
【００１２】
本発明の好ましい実施の形態においては、前記絶縁層は、前記通気用貫通孔内面に形成された通気用貫通孔内面絶縁部を含む。
【００１３】
本発明の好ましい実施の形態においては、前記通気用貫通孔は、前記主面側から前記裏面側に向かうほど断面寸法が小である。
【００１４】
本発明の好ましい実施の形態においては、前記裏面側絶縁部は、厚さ方向視において前記通気用貫通孔の前記裏面側開口と一致する通気用開口を有する。
【００１５】
本発明の好ましい実施の形態においては、前記素子配置用凹部のうち前記環状パッドおよび前記環状パッド用接合材を挟んで前記空隙部とは反対側にある領域の少なくとも一部を埋める封止樹脂部を備える。
【００１６】
本発明の好ましい実施の形態においては、前記封止樹脂部は、前記環状パッドおよび前記環状パッド用接合材の前記厚さ方向視における外縁のすべてに接している。
【００１７】
本発明の好ましい実施の形態においては、前記封止樹脂部は、前記電子素子の少なくとも一部に接している。
【００１８】
本発明の好ましい実施の形態においては、前記封止樹脂部は、前記電子素子のち前記空隙部および前記環状パッド用接合材に面する部位以外のすべてを覆っている。
【００１９】
本発明の好ましい実施の形態においては、前記基板には、前記素子配置用凹部から前記裏面に貫通する配線用貫通孔が形成されており、前記配線用貫通孔は、配線用貫通孔内面を有し、前記導電層は、前記配線用貫通孔内面に形成され、且つ前記配線用貫通孔を通じて前記裏面に至る配線用貫通孔内面導電部を含む。
【００２０】
本発明の好ましい実施の形態においては、前記絶縁層は、前記配線用貫通孔内面に形成された配線用貫通孔内面絶縁部を含む。
【００２１】
本発明の好ましい実施の形態においては、前記配線用貫通孔内面絶縁部は、前記配線用貫通孔内面導電部と前記配線用貫通孔内面との間に介在する。
【００２２】
本発明の好ましい実施の形態においては、前記配線用貫通孔は、前記主面側から前記裏面側に向かうほど断面寸法が小である。
【００２３】
本発明の好ましい実施の形態においては、前記導電層は、前記配線用貫通孔を塞ぐ配線用貫通孔封鎖部を含む。
【００２４】
本発明の好ましい実施の形態においては、前記配線用貫通孔封鎖部は、前記配線用貫通孔内において前記裏面側に位置する。
【００２５】
本発明の好ましい実施の形態においては、前記裏面側絶縁部は、厚さ方向視において前記配線用貫通孔の前記裏面側開口と一致する配線用開口を有する。
【００２６】
本発明の好ましい実施の形態においては、前記導電層は、前記裏面側絶縁部上に形成され、且つ前記配線用貫通孔封鎖部に繋がる裏面側連絡配部を含む。
【００２７】
本発明の好ましい実施の形態においては、前記裏面側連絡配線に繋がる裏面電極パッドを備える。
【００２８】
本発明の好ましい実施の形態においては、前記素子配置用凹部は、前記素子配置用凹部底面から起立する素子配置用凹部第１側面を有する。
【００２９】
本発明の好ましい実施の形態においては、前記素子配置用凹部第１側面は、前記素子配置用凹部底面に繋がっている。
【００３０】
本発明の好ましい実施の形態においては、前記素子配置用凹部は、前記素子配置用凹部第１側面に前記主面側から繋がる素子配置用凹部中間面を有している。
【００３１】
本発明の好ましい実施の形態においては、前記素子配置用凹部中間面に配置された追加の電子素子を備える。
【００３２】
本発明の好ましい実施の形態においては、前記素子配置用凹部中間面は、前記主面と同じ側を向いている。
【００３３】
本発明の好ましい実施の形態においては、前記素子配置用凹部中間面は、前記厚さ方向視において前記素子配置用凹部底面および前記素子配置用凹部第１側面を囲む環状である。
【００３４】
本発明の好ましい実施の形態においては、前記厚さ方向において前記素子配置用凹部とは反対側を向くシールチップ主面と、該シールチップ主面とは反対側を向くシールチップ裏面とを有するとともに、前記主面側において前記素子配置用凹部の少なくとも一部を覆うシールチップを備える。
【００３５】
本発明の好ましい実施の形態においては、前記シールチップは、前記主面に接合されている。
【００３６】
本発明の好ましい実施の形態においては、前記シールチップは、Ｓｉからなる。
【００３７】
本発明の好ましい実施の形態においては、前記シールチップには、集積回路が作りこまれている。
【００３８】
本発明の好ましい実施の形態においては、前記シールチップ主面に形成され、且つ前記導電層に導通するシールチップ電極パッドを備える。
【００３９】
本発明の好ましい実施の形態においては、前記シールチップは、前記シールチップ裏面から前記シールチップ主面に向かうほど前記厚さ方向視において内方に位置するように傾いたシールチップ側面を有しており、前記導電層は、前記シールチップ側面に形成されたシールチップ側面連絡部を含む。
【００４０】
本発明の好ましい実施の形態においては、前記シールチップは、前記素子配置用凹部を密閉している。
【００４１】
本発明の好ましい実施の形態においては、前記素子配置用凹部全体が、前記空隙部とされている。
【００４２】
本発明の好ましい実施の形態においては、前記基板は、半導体材料の単結晶よりなる。
【００４３】
本発明の好ましい実施の形態においては、前記半導体材料は、Ｓｉである。
【００４４】
本発明の好ましい実施の形態においては、前記主面および前記裏面は、前記基板の厚さ方向に直交し、且つ、平坦である。
【００４５】
本発明の好ましい実施の形態においては、前記主面は、（１００）面である。
【発明の効果】
【００４６】
本実施形態によれば、前記通気用貫通孔を通じて外部の状態が前記電子素子へと伝達される。前記電子素子は、前記素子配置用凹部に配置されており、その全体が外部には露出しない。したがって、前記電子素子を適切に保護しつつ外部との通気を確保することにより、外部の情報を取得することが可能である。
【００４７】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態に基づく電子装置を示す要部平面図である。
【図２】図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】図１の電子装置を示す要部拡大断面図である。
【図４】図１の電子装置を示す要部拡大断面図である。
【図５】図１の電子装置の製造方法の一例を示す断面図である。
【図６】図１の電子装置の製造方法の一例を示す断面図である。
【図７】図１の電子装置の製造方法の一例を示す断面図である。
【図８】図１の電子装置の製造方法の一例を示す断面図である。
【図９】図１の電子装置の製造方法の一例を示す断面図である。
【図１０】図１の電子装置の製造方法の一例を示す断面図である。
【図１１】図１の電子装置の製造方法の一例を示す断面図である。
【図１２】図１の電子装置の製造方法の一例を示す断面図である。
【図１３】図１の電子装置の製造方法の一例を示す断面図である。
【図１４】図１の電子装置の製造方法の一例を示す断面図である。
【図１５】図１の電子装置の製造方法の一例を示す断面図である。
【図１６】図１の電子装置の製造方法の一例を示す断面図である。
【図１７】図１の電子装置の製造方法の一例を示す断面図である。
【図１８】本発明の第２実施形態に基づく電子装置を示す断面図である。
【図１９】本発明の第３実施形態に基づく電子装置を示す断面図である。
【発明を実施するための形態】
【００４９】
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００５０】
図１〜図４は、本発明の第１実施形態に基づく電子装置を示している。本実施形態の電子装置Ａ１は、基板１、絶縁層２、導電層３、裏面電極パッド５１、封止樹脂部６、電子素子７１および電子素子７２を備えている。図１は、電子装置Ａ１を示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３および図４は、電子装置Ａ１を示す要部拡大断面図である。なお、図１においては、理解の便宜上、封止樹脂部６を省略している。
【００５１】
基板１は、半導体材料の単結晶よりなる。本実施形態においては、基板１は、Ｓｉ単結晶からなる。基板１の材質は、Ｓｉに限定されず、たとえば、ＳｉＣであってもよい。基板１の厚さは、たとえば、２００〜５５０μｍである。基板１には、電子素子７１が配置されている。
【００５２】
基板１は、主面１１１と、裏面１１２と、を有する。
【００５３】
主面１１１は、厚さ方向の一方を向く。主面１１１は平坦である。主面１１１は厚さ方向に直交する。主面１１１は、（１００）面、あるいは、（１１０）面である。本実施形態では、主面１１１は、（１００）面である。
【００５４】
裏面１１２は、厚さ方向の他方を向く。すなわち、裏面１１２および主面１１１は互いに反対側を向く。裏面１１２は平坦である。裏面１１２は厚さ方向に直交する。
【００５５】
基板１には、素子配置用凹部１４、４つの配線用貫通孔１７および通気用貫通孔１８が形成されている。
【００５６】
素子配置用凹部１４は、主面１１１から凹んでいる。素子配置用凹部１４には、電子素子７１および電子素子７２が配置されている。素子配置用凹部１４の深さ（主面１１１と後述の素子配置用凹部底面１４２との、厚さ方向における離間寸法）は、たとえば、１００〜３００μｍである。素子配置用凹部１４は、厚さ方向視において矩形状である。素子配置用凹部１４の形状は、主面１１１として（１００）面を採用したことに依存している。
【００５７】
素子配置用凹部１４は、素子配置用凹部第１側面１４１、素子配置用凹部底面１４２、素子配置用凹部中間面１４３および素子配置用凹部第２側面１４４を有している。
【００５８】
素子配置用凹部底面１４２は、基板１の厚さ方向において主面１１１と同じ側を向く。素子配置用凹部底面１４２は、厚さ方向視において矩形状である。素子配置用凹部底面１４２には、電子素子７１が配置されている。素子配置用凹部底面１４２は、厚さ方向に直交する面である。
【００５９】
素子配置用凹部第１側面１４１は、素子配置用凹部底面１４２から起立する。素子配置用凹部第１側面１４１は、素子配置用凹部底面１４２につながっている。素子配置用凹部第１側面１４１は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部第１側面１４１の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。素子配置用凹部第１側面１４１は、４つの平坦面を有している。
【００６０】
素子配置用凹部中間面１４３は、素子配置用凹部第１側面１４１につながっている。素子配置用凹部中間面１４３は、厚さ方向において主面１１１と同じ側を向いている。素子配置用凹部中間面１４３は、厚さ方向視矩形環状であり、平坦面である。
【００６１】
素子配置用凹部第２側面１４４は、素子配置用凹部中間面１４３から起立する。素子配置用凹部第２側面１４４は、主面１１１につながっている。素子配置用凹部第２側面１４４は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部第２側面１４４の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。素子配置用凹部第２側面１４４は、４つの平坦面を有している。
【００６２】
配線用貫通孔１７は、基板１における一部分を素子配置用凹部底面１４２から裏面１１２へと貫通する。本実施形態では、配線用貫通孔１７の個数は、複数（４つ）である。配線用貫通孔１７の深さは、たとえば、１０〜５０μｍである。基板１の厚さ方向視における配線用貫通孔１７の最大開口寸法は、たとえば、１０〜５０μｍである。基板１の厚さ方向視における配線用貫通孔１７の最大開口寸法に対する、配線用貫通孔１７の深さの比は、０．２〜５である。本実施形態では、配線用貫通孔１７は、厚さ方向視において、矩形状である。また、本実施形態においては、配線用貫通孔１７は、厚さ方向において主面１１１側から裏面１１２側に向かうほど断面寸法が小である。
【００６３】
配線用貫通孔１７は、配線用貫通孔内面１７１を有する。
【００６４】
配線用貫通孔内面１７１は、基板１の厚さ方向に対して傾斜している。配線用貫通孔内面１７１は、４つの平坦面を有している。本実施形態では、配線用貫通孔内面１７１は、素子配置用凹部底面１４２および裏面１１２につながっている。厚さ方向に直交する平面に対する配線用貫通孔内面１７１の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。
【００６５】
通気用貫通孔１８は、基板１における一部分を素子配置用凹部底面１４２から裏面１１２へと貫通する。本実施形態では、通気用貫通孔１８の個数は、１つである。また、通気用貫通孔１８は、基板１の略中央に配置されており、４つの配線用貫通孔１７に囲まれている。なお、これらの配線用貫通孔１７および通気用貫通孔１８の配置は一例であり、様々に設定できる。通気用貫通孔１８の深さは、たとえば、１０〜５０μｍである。基板１の厚さ方向視における通気用貫通孔１８の最大開口寸法は、たとえば、１０〜５０μｍである。基板１の厚さ方向視における通気用貫通孔１８の最大開口寸法に対する、通気用貫通孔１８の深さの比は、０．２〜５である。本実施形態では、通気用貫通孔１８は、厚さ方向視において、矩形状である。また、本実施形態においては、通気用貫通孔１８は、厚さ方向において主面１１１側から裏面１１２側に向かうほど断面寸法が小である。
【００６６】
通気用貫通孔１８は、通気用貫通孔内面１８１を有する。
【００６７】
通気用貫通孔内面１８１は、基板１の厚さ方向に対して傾斜している。通気用貫通孔内面１８１は、４つの平坦面を有している。本実施形態では、通気用貫通孔内面１８１は、素子配置用凹部底面１４２および裏面１１２につながっている。厚さ方向に直交する平面に対する通気用貫通孔内面１８１の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。なお、材質および主面１１１の選定によっては、通気用貫通孔１８の厚さ方向視形状は、たとえば円形など様々な形状に設定しうる。
【００６８】
絶縁層２は、導電層３と基板１との間に介在している。絶縁層２の厚さは、たとえば０．１〜１．０μｍ程度である。絶縁層２は、たとえば、ＳｉＯ2あるいはＳｉＮよりなる。
【００６９】
絶縁層２は、凹部内面絶縁部２１、配線用貫通孔内面絶縁部２２、通気用貫通孔内面絶縁部２３および裏面側絶縁部２４を有する。
【００７０】
凹部内面絶縁部２１は、基板１の素子配置用凹部１４に形成されている。本実施形態では、凹部内面絶縁部２１は、素子配置用凹部第１側面１４１、素子配置用凹部底面１４２、素子配置用凹部中間面１４３および素子配置用凹部第２側面１４４のすべてに形成されている。凹部内面絶縁部２１は、たとえば熱酸化によって形成されている。凹部内面絶縁部２１は、たとえば、ＳｉＯ2よりなる。
【００７１】
凹部内面絶縁部２１には、配線用開口２１１および通気用開口２１２が形成されている。配線用開口２１１は、凹部内面絶縁部２１を厚さ方向に貫通している。配線用開口２１１は、厚さ方向視において、配線用貫通孔１７の主面１１１側開口端と一致している。通気用開口２１２は、凹部内面絶縁部２１を厚さ方向に貫通している。通気用開口２１２は、厚さ方向視において通気用貫通孔１８の主面１１１側開口端と一致している。
【００７２】
配線用貫通孔内面絶縁部２２は、配線用貫通孔１７の配線用貫通孔内面１７１に形成されている。配線用貫通孔内面絶縁部２２は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成されている。配線用貫通孔内面絶縁部２２は、たとえば、ＳｉＯ2またはＳｉＮよりなる。
【００７３】
通気用貫通孔内面絶縁部２３は、通気用貫通孔１８の通気用貫通孔内面１８１に形成されている。通気用貫通孔内面絶縁部２３は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成されている。通気用貫通孔内面絶縁部２３は、たとえば、ＳｉＯ2またはＳｉＮよりなる。
【００７４】
裏面側絶縁部２４の少なくとも一部は、基板１の裏面１１２に形成されている。裏面側絶縁部２４は、熱酸化によって形成されている。裏面側絶縁部２４は、たとえば、ＳｉＯ2よりなる。本実施形態においては、裏面側絶縁部２４は、裏面１１２のすべてを覆っている。
【００７５】
裏面側絶縁部２４は、配線用開口２４１および通気用開口２４２を有している。配線用開口２４１は、裏面側絶縁部２４を厚さ方向に貫通している。配線用開口２４１は、厚さ方向視において、配線用貫通孔１７の裏面１１２側開口端と一致している。通気用開口２４２は、裏面側絶縁部２４を厚さ方向に貫通している。通気用開口２４２は、厚さ方向視において、通気用貫通孔１８の裏面１１２側開口端と一致している。
【００７６】
裏面側絶縁膜２５の少なくとも一部は、裏面１１２に形成されている。裏面側絶縁膜２５と基板１との間に導電層３が介在している。裏面側絶縁膜２５は、たとえばＳｉＮよりなる。裏面側絶縁膜２５は、たとえば、ＣＶＤによって形成されている。また、裏面側絶縁膜２５は、通気用開口２５１を有する。通気用開口２５１は、通気用貫通孔１８の裏面１１２側開口および裏面側絶縁部２４の裏面側絶縁部２４１と厚さ方向視において一致する。
【００７７】
導電層３は、電子素子７１および電子素子７２に導通する。導電層３は、電子素子７１および電子素子７２に入出力する電流経路を構成するためのものである。導電層３は、素子配置用凹部第１側面１４１、素子配置用凹部底面１４２、素子配置用凹部中間面１４３、配線用貫通孔内面１７１および裏面１１２に形成されている。より具体的には、導電層３は、配線用貫通孔内面１７１を介して素子配置用凹部１４から裏面１１２にわたって、形成されている。
【００７８】
導電層３は、シード層３１およびメッキ層３２を含む。
【００７９】
シード層３１は、所望のメッキ層３２を形成するためのいわゆる下地層である。シード層３１は、基板１とメッキ層３２との間に介在している。シード層３１は、たとえばＣｕよりなる。シード層３１は、たとえばスパッタリングによって形成される。シード層３１の厚さは、たとえば、１μｍ以下である。
【００８０】
メッキ層３２は、シード層３１を利用した電解めっきによって形成される。メッキ層３２は、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層よりなる。メッキ層３２の厚さは、たとえば３〜１０μｍ程度である。メッキ層３２の厚さは、シード層３１の厚さよりも厚い。
【００８１】
導電層３は、素子配置用凹部パッド３３、環状パッド３４、配線用貫通孔内面導電部３５、配線用貫通孔封鎖部３６および裏面側連絡部３８３を含む。
【００８２】
素子配置用凹部パッド３３は、素子配置用凹部１４に形成されており、特に素子配置用凹部底面１４２に形成されたものを含む。素子配置用凹部底面１４２に形成された素子配置用凹部パッド３３は、電子素子７１を素子配置用凹部底面１４２に搭載するために用いられる。また、本実施形態においては、素子配置用凹部中間面１４３に素子配置用凹部パッド３３が形成されており、電子素子７２の搭載に用いられる。
【００８３】
環状パッド３４は、素子配置用凹部底面１４２に形成されており、厚さ方向視において通気用貫通孔１８を囲む環状である。環状パッド３４は、導電層３の他の部位に対して絶縁されている。本実施形態においては、環状パッド３４は、矩形環状である。
【００８４】
配線用貫通孔内面導電部３５は、配線用貫通孔１７の配線用貫通孔内面１７１に形成された部分を含む。本実施形態においては、図４に示すように、配線用貫通孔内面導電部３５は、配線用貫通孔１７の配線用貫通孔内面１７１において絶縁層２の配線用貫通孔内面絶縁部２２に積層されている。
【００８５】
配線用貫通孔封鎖部３６は、配線用貫通孔内面導電部３５に繋がっており、配線用貫通孔１７の裏面１１２側開口を塞いでいる。
【００８６】
裏面側連絡部３８３は、裏面１１２に支持されており、絶縁層２の裏面側絶縁部２４上に積層された部分を含む。裏面側連絡部３８３は、配線用貫通孔封鎖部３６に裏面１１２側から接している。
【００８７】
裏面電極パッド５１は、裏面１１２に形成されている。裏面電極パッド５１は、導電層３の裏面側連絡部３８３に接しており、且つ、電子素子７１および電子素子７２に導通している。裏面電極パッド５１は、たとえば基板１に近い順に、Ｎｉ層、Ｐｄ層、およびＡｕ層が積層された構造となっている。本実施形態では、裏面電極パッド５１は矩形状である。
【００８８】
電子素子７１は、素子配置用凹部底面１４２に搭載されている。電子素子７１の一例としては、たとえば圧力センサ素子が挙げられる。あるいは、電子素子７１の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。図３および図４に示すように電子素子７１は、圧力検出部７１１、環状金属層７１２および電極７１３を有する。
【００８９】
圧力検出部７１１は、外部に露出するように形成されており、圧力を電気的な出力に変換する部位である。圧力検出部７１１は、電子素子７１の裏面１１２側部分に設けられている。
【００９０】
環状金属層７１２は、電子素子７１に形成された金属からなる環状の層である。金属の種類は特に限定されないが、環状金属層７１２の表層は、たとえばＣｕ、ＮｉまたはＡｕなどからなる。環状金属層７１２は、平面視において導電層３の環状パッド３４と重なる。本実施形態においては、環状金属層７１２は、厚さ方向視において環状パッド３４と一致する。環状金属層７１２と環状パッド３４とは、環状パッド用接合材３４１によって接合されている。環状パッド用接合材３４１は、電子素子７１と環状パッド３４とを適切に接合しうるものであればよく、導電性材料および絶縁性材料のいずれであってもよい。金属からなる環状金属層７１２と環状パッド３４とを接合する場合、環状パッド用接合材３４１は、ハンダであることが好ましい。
【００９１】
図３に示すように、環状パッド３４および環状パッド用接合材３４１と通気用貫通孔１８と電子素子７１とによって囲まれた空間は、空隙部１４５とされている。空隙部１４５は、電子素子７１に接している。本実施形態においては、電子素子７１の圧力検出部７１１が空隙部１４５に露出している。環状パッド３４および環状パッド用接合材３４１は、空隙部１４５の境界をなしている。
【００９２】
図４に示すように、電極７１３は、電子素子７１の裏面１１２側部分に形成されている。電極７１３は、ハンダ３３１を介して素子配置用凹部パッド３３に接合されている。
【００９３】
電子素子７２は、素子配置用凹部中間面１４３に搭載されている。電子素子７２の一例としては、たとえば集積回路素子が挙げられ、具体的には、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）素子である。あるいは、電子素子７２の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。
【００９４】
封止樹脂部６は、素子配置用凹部１４に充填され、電子素子７１および電子素子７２を覆っている。封止樹脂部６は、第１封止樹脂部６１および第２封止樹脂部６２を含む。第１封止樹脂部６１は、電子素子７１を覆っており、素子配置用凹部底面１４２および素子配置用凹部第１側面１４１によって囲まれた空間に充填されている。ただし、第１封止樹脂部６１は、環状パッド３４および環状パッド用接合材３４１の内側、すなわち空隙部１４５には存在しない。第２封止樹脂部６２は、電子素子７２を覆っており、素子配置用凹部中間面１４３および素子配置用凹部第２側面１４４によって囲まれた空間に充填されている。封止樹脂部６の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、および、シリコーン樹脂が挙げられる。封止樹脂部６は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
【００９５】
次に、電子装置Ａ１の製造方法の一例について、図５〜図１７を参照しつつ、以下に説明する。
【００９６】
まず、図５に示すように基板１を用意する。基板１は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板１の厚さは、たとえば２００〜５５０μｍ程度である。基板１は、上述した電子装置Ａ１の基板１を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の電子装置Ａ１を一括して製造する手法を前提としている。１つの電子装置Ａ１を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の電子装置Ａ１を一括して製造する手法が現実的である。なお、図４に示す基板１は、電子装置Ａ１における基板１とは厳密には異なるが、理解の便宜上、いずれの基板についても、基板１として表すものとする。
【００９７】
基板１は、互いに反対側を向く主面１１１および裏面１１２を有している。本実施形態においては、主面１１１として結晶方位が（１００）である面、すなわち（１００）面を採用する。
【００９８】
次いで、主面１１１をたとえば酸化させることによりＳｉＯ2からなるマスク層を形成する。このマスク層の厚さは、たとえば０．７〜１．０μｍ程度である。
【００９９】
次いで、前記マスク層に対してたとえばエッチングによるパターニングを行う。これにより、前記マスク層にたとえば矩形状の開口を形成する。この開口の形状および大きさは、最終的に得ようとする素子配置用凹部１４の形状および大きさに応じて設定する。
【０１００】
次いで、基板１に対して、たとえばＫＯＨを用いた異方性エッチングによって行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。これにより、基板１には、凹部が形成される。この凹部は、底面および側面を有する。前記底面は、厚さ方向に対して直角である。前記側面が厚さ方向に直交する平面に対してなす角度は、５５°程度となる。
【０１０１】
次いで、前記マスク層の開口を拡大する。続いて、上述したＫＯＨを用いた異方性エッチングによって行う。そして、前記マスク層を除去する。この２段階のエッチングを行うことにより、図６に示す素子配置用凹部１４が形成される。素子配置用凹部１４は、素子配置用凹部第１側面１４１、素子配置用凹部底面１４２、素子配置用凹部中間面１４３および素子配置用凹部第２側面１４４を有しており、主面１１１から凹んでいる。素子配置用凹部１４は、厚さ方向視矩形状である。
【０１０２】
次いで、図７に示すように、熱酸化させることにより、素子配置用凹部第１側面１４１、素子配置用凹部底面１４２、素子配置用凹部中間面１４３、素子配置用凹部第２側面１４４および裏面１１２に、絶縁層２を形成する。この絶縁層２は、上述した凹部内面絶縁部２１および裏面側絶縁部２４となる。
【０１０３】
次いで、図８に示すように凹部内面絶縁部２１に配線用開口２１１と通気用開口２１２とを形成する。配線用開口２１１は、配線用貫通孔１７を形成するためのものである。通気用開口２１２は、通気用貫通孔１８を形成するためのものである。
【０１０４】
次いで、配線用開口２１１および通気用開口２１２から露出する基板１の部分に対して、たとえばＫＯＨを用いた異方性エッチングを施す。これにより、図９に示すように、基板１には、配線用貫通孔内面１７１を有する配線用貫通孔１７と通気用貫通孔内面１８１を有する通気用貫通孔１８とが形成される。
【０１０５】
次いで、図１０に示すように、配線用貫通孔内面絶縁部２２および通気用貫通孔内面絶縁部２３を形成する。配線用貫通孔内面絶縁部２２および通気用貫通孔内面絶縁部２３の形成は、たとえば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって、たとえば、ＳｉＯ2またはＳｉＮを成膜することによって行う。
【０１０６】
次いで、図１１に示すように、シード層３１およびメッキ層３２からなる導電層３を形成する。シード層３１は、たとえばＣｕを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。メッキ層３２の形成は、たとえばシード層３１を利用した電解メッキによって行う。この結果、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層からなるメッキ層３２が得られる。シード層３１およびメッキ層３２は、積層されることにより導電層３をなす。この際、導電層３は、たとえば素子配置用凹部パッド３３、環状パッド３４、配線用貫通孔内面導電部３５および配線用貫通孔封鎖部３６を含む形状とされている。
【０１０７】
次いで、図１２に示すように、電子素子７１を素子配置用凹部１４に配置する。より具体的には、電子素子７１を素子配置用凹部底面１４２に搭載する。電子素子７１には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、電子素子７１を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、電子素子７１の配置が完了する。はんだボールを形成する手法の他に、導電層３の素子配置用凹部パッド３３にはんだペーストを塗布しておく手法を採用してもよい。
【０１０８】
次いで、図１３に示すように、第１封止樹脂部６１を形成する。第１封止樹脂部６１の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を素子配置用凹部底面１４２および素子配置用凹部第１側面１４１に囲まれた空間に電子素子７１を覆うように充填し、これを硬化させることによって行う。この際、環状パッド３４および環状パッド用接合材３４１の内側にある空隙部１４５には、前記樹脂材料が進入しないように配慮する。
【０１０９】
次いで、図１４に示すように、電子素子７２を素子配置用凹部１４に配置する。より具体的には、電子素子７２を素子配置用凹部中間面１４３に搭載する。電子素子７２には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、電子素子７２を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、電子素子７２の配置が完了する。はんだボールを形成する手法の他に、導電層３の素子配置用凹部パッド３３にはんだペーストを塗布しておく手法を採用してもよい。
【０１１０】
次いで、図１５に示すように、第２封止樹脂部６２を形成する。第２封止樹脂部６２の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を素子配置用凹部中間面１４３および素子配置用凹部第２側面１４４に囲まれた空間に電子素子７２を覆うように充填し、これを硬化させることによって行う。また、裏面側絶縁部２４に配線用開口２４１および通気用開口２４２を形成する。配線用開口２４１および通気用開口２４２の形成は、たとえば裏面側絶縁部２４のうち配線用貫通孔１７の裏面１１２側開口および通気用貫通孔１８の裏面１１２側開口に一致する部位を、エッチングなどによって除去することにより行う。
【０１１１】
次いで、図１６に示すように裏面側連絡部３８３を形成する。裏面側連絡部３８３の形成は、上述した素子配置用凹部パッド３３、環状パッド３４、配線用貫通孔内面導電部３５および配線用貫通孔封鎖部３６の形成と同様である。裏面側連絡部３８３は、裏面１１２において裏面側絶縁部２４に積層された部分と、配線用貫通孔封鎖部３６に接する部分とを含む。
【０１１２】
次いで、図１７に示すように、裏面側絶縁膜２５を形成する。裏面側絶縁膜２５は、たとえばＳｉＮを用いたＣＶＤを行った後にパターニングを施すことにより、形成される。この後は、裏面電極パッド５１を形成する。裏面電極パッド５１は、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることにより形成される。
【０１１３】
そして、基板１をたとえばダイサーによって切断するこれにより、図１〜図４に示した電子装置Ａ１が得られる。
【０１１４】
次に、電子装置Ａ１の作用について説明する。
【０１１５】
本実施形態によれば、通気用貫通孔１８を通じて外部の状態が電子素子７１へと伝達される。この電子素子７１は、素子配置用凹部１４に配置されており、その全体が外部には露出しない。したがって、電子素子７１を適切に保護しつつ外部との通気を確保することにより、外部の情報を取得することが可能である。
【０１１６】
電子素子７１が圧力センサ素子であることにより、外部の圧力を電子素子７１によって検出することができる。なお、電子素子７１は、圧力センサ素子に限定されず、たとえば温度センサ素子であってもよい。このような構成の場合、電子装置Ａ１は、外気温を計測することができる。
【０１１７】
環状パッド３４および環状パッド用接合材３４１を有することにより、空隙部１４５を第１封止樹脂部６１に対して密閉することができる。
【０１１８】
環状パッド用接合材３４１としてハンダを用いれば、環状パッド３４に電子素子７１をより確実に密閉状態で接合することができる。
【０１１９】
環状パッド３４が、導電層３の他の部位に対して絶縁されていることにより、環状パッド３４に意図しない電流が流れることを防止することができる。
【０１２０】
第１封止樹脂部６１を備えることにより、電子素子７１を空隙部１４５から外部に通じさせる一方、電子素子７１のうち空隙部１４５に面する部位以外のほとんどを第１封止樹脂部６１によって保護することができる。
【０１２１】
本実施形態によれば、基板１には、素子配置用凹部１４から裏面１１２に貫通する配線用貫通孔１７が形成されている。導電層３は、配線用貫通孔内面１７１を介して素子配置用凹部１４から裏面１１２にわたって、形成されている。このような構成によると、素子配置用凹部１４側から裏面１１２側への電流経路を形成することができる。これにより、電子素子７１を動作させるために必要となる導通経路を、たとえば厚さ方向視において電子素子７１と重ならせる構成が実現される。したがって、電子装置Ａ１の厚さ方向視におけるサイズの小型化を図るのに適する。
【０１２２】
本実施形態においては、素子配置用凹部第１側面１４１は、厚さ方向に対し傾斜している。このような構成によると、素子配置用凹部第１側面１４１を比較的に平坦に形成することができる。そのため、シード層３１（すなわち導電層３）を形成しやすくなるといった利点を享受できる。
【０１２３】
本実施形態においては、配線用貫通孔内面１７１は、厚さ方向に対し傾斜している。このような構成によると、配線用貫通孔内面１７１を比較的に平坦に形成することができる。そのため、シード層３１（すなわち導電層３）を形成しやすくなるといった利点を享受できる。
【０１２４】
裏面１１２と配線用貫通孔１７との境界部分においては、配線用貫通孔封鎖部３６と裏面側連絡部３８３とが接している。この接触は、配線用貫通孔１７の底部の面積に相当する面積においてなされる。したがって、配線用貫通孔封鎖部３６と裏面側連絡部３８３との導通、すなわち導電層３のうち裏面１１２側に形成された部分と、導電層３のうち素子配置用凹部１４側に形成された部分とをより確実に導通させることができる。
【０１２５】
図１８は、本発明の第１実施形態に基づく電子装置を示している。本実施形態の電子装置Ａ２は、基板１、絶縁層２、導電層３、シールチップ４、シールチップ電極パッド５２、封止樹脂部６および電子素子７１を備えている。
【０１２６】
基板１は、半導体材料の単結晶よりなる。本実施形態においては、基板１は、Ｓｉ単結晶からなる。基板１の材質は、Ｓｉに限定されず、たとえば、ＳｉＣであってもよい。基板１の厚さは、たとえば、２００〜５５０μｍである。基板１には、電子素子７１が配置されている。
【０１２７】
基板１は、主面１１１と、裏面１１２と、を有する。
【０１２８】
主面１１１は、厚さ方向の一方を向く。主面１１１は平坦である。主面１１１は厚さ方向に直交する。主面１１１は、（１００）面、あるいは、（１１０）面である。本実施形態では、主面１１１は、（１００）面である。
【０１２９】
裏面１１２は、厚さ方向の他方を向く。すなわち、裏面１１２および主面１１１は互いに反対側を向く。裏面１１２は平坦である。裏面１１２は厚さ方向に直交する。
【０１３０】
基板１には、素子配置用凹部１４および通気用貫通孔１８が形成されている。
【０１３１】
素子配置用凹部１４は、主面１１１から凹んでいる。素子配置用凹部１４には、電子素子７１および電子素子７２が配置されている。素子配置用凹部１４の深さ（主面１１１と後述の素子配置用凹部底面１４２との、厚さ方向における離間寸法）は、たとえば、１００〜３００μｍである。素子配置用凹部１４は、厚さ方向視において矩形状である。素子配置用凹部１４の形状は、主面１１１として（１００）面を採用したことに依存している。
【０１３２】
素子配置用凹部１４は、素子配置用凹部第１側面１４１および素子配置用凹部底面１４２を有している。
【０１３３】
素子配置用凹部底面１４２は、基板１の厚さ方向において主面１１１と同じ側を向く。素子配置用凹部底面１４２は、厚さ方向視において矩形状である。素子配置用凹部底面１４２には、電子素子７１が配置されている。素子配置用凹部底面１４２は、厚さ方向に直交する面である。
【０１３４】
素子配置用凹部第１側面１４１は、素子配置用凹部底面１４２から起立する。素子配置用凹部第１側面１４１は、素子配置用凹部底面１４２につながっている。素子配置用凹部第１側面１４１は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部第１側面１４１の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。素子配置用凹部第１側面１４１は、４つの平坦面を有している。
【０１３５】
通気用貫通孔１８は、基板１における一部分を素子配置用凹部底面１４２から裏面１１２へと貫通する。本実施形態では、通気用貫通孔１８の個数は、１つである。また、通気用貫通孔１８は、基板１の略中央に配置されており、４つの配線用貫通孔１７に囲まれている。なお、これらの配線用貫通孔１７および通気用貫通孔１８の配置は一例であり、様々に設定できる。通気用貫通孔１８の深さは、たとえば、１０〜５０μｍである。基板１の厚さ方向視における通気用貫通孔１８の最大開口寸法は、たとえば、１０〜５０μｍである。基板１の厚さ方向視における通気用貫通孔１８の最大開口寸法に対する、通気用貫通孔１８の深さの比は、０．２〜５である。本実施形態では、通気用貫通孔１８は、厚さ方向視において、矩形状である。また、本実施形態においては、通気用貫通孔１８は、厚さ方向において主面１１１側から裏面１１２側に向かうほど断面寸法が小である。
【０１３６】
通気用貫通孔１８は、通気用貫通孔内面１８１を有する。
【０１３７】
通気用貫通孔内面１８１は、基板１の厚さ方向に対して傾斜している。通気用貫通孔内面１８１は、４つの平坦面を有している。本実施形態では、通気用貫通孔内面１８１は、素子配置用凹部底面１４２および裏面１１２につながっている。厚さ方向に直交する平面に対する通気用貫通孔内面１８１の角度は、５５度である。これは、主面１１１として（１００）面を採用したことに由来している。なお、材質および主面１１１の選定によっては、通気用貫通孔１８の厚さ方向視形状は、たとえば円形など様々な形状に設定しうる。
【０１３８】
絶縁層２は、導電層３と基板１との間に介在している。絶縁層２の厚さは、たとえば０．１〜１．０μｍ程度である。絶縁層２は、たとえば、ＳｉＯ2あるいはＳｉＮよりなる。
【０１３９】
絶縁層２は、凹部内面絶縁部２１、通気用貫通孔内面絶縁部２３および裏面側絶縁部２４を有する。
【０１４０】
凹部内面絶縁部２１は、基板１の素子配置用凹部１４に形成されている。本実施形態では、凹部内面絶縁部２１は、素子配置用凹部第１側面１４１および素子配置用凹部底面１４２のすべてに形成されている。凹部内面絶縁部２１は、たとえば熱酸化によって形成されている。凹部内面絶縁部２１は、たとえば、ＳｉＯ2よりなる。
【０１４１】
凹部内面絶縁部２１には、通気用開口２１２が形成されている。通気用開口２１２は、凹部内面絶縁部２１を厚さ方向に貫通している。通気用開口２１２は、厚さ方向視において通気用貫通孔１８の主面１１１側開口端と一致している。
【０１４２】
通気用貫通孔内面絶縁部２３は、通気用貫通孔１８の通気用貫通孔内面１８１に形成されている。通気用貫通孔内面絶縁部２３は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成されている。通気用貫通孔内面絶縁部２３は、たとえば、ＳｉＯ2またはＳｉＮよりなる。
【０１４３】
裏面側絶縁部２４の少なくとも一部は、基板１の裏面１１２に形成されている。裏面側絶縁部２４は、熱酸化によって形成されている。裏面側絶縁部２４は、たとえば、ＳｉＯ2よりなる。本実施形態においては、裏面側絶縁部２４は、裏面１１２のすべてを覆っている。
【０１４４】
裏面側絶縁部２４は、通気用開口２４２を有している。通気用開口２４２は、裏面側絶縁部２４を厚さ方向に貫通している。通気用開口２４２は、厚さ方向視において、通気用貫通孔１８の裏面１１２側開口端と一致している。
【０１４５】
裏面側絶縁膜２５の少なくとも一部は、裏面１１２に形成されている。裏面側絶縁膜２５と基板１との間に導電層３が介在している。裏面側絶縁膜２５は、たとえばＳｉＮよりなる。裏面側絶縁膜２５は、たとえば、ＣＶＤによって形成されている。また、裏面側絶縁膜２５は、通気用開口２５１を有する。通気用開口２５１は、通気用貫通孔１８の裏面１１２側開口および裏面側絶縁部２４の裏面側絶縁部２４１と厚さ方向視において一致する。
【０１４６】
導電層３は、電子素子７１および電子素子７２に導通する。導電層３は、電子素子７１および電子素子７２に入出力する電流経路を構成するためのものである。導電層３は、素子配置用凹部第１側面１４１および素子配置用凹部底面１４２、素子配置用凹部中間面１４３、配線用貫通孔内面１７１および裏面１１２に形成されている。より具体的には、導電層３は、配線用貫通孔内面１７１を介して素子配置用凹部１４から裏面１１２にわたって、形成されている。
【０１４７】
シールチップ４は、厚さ方向において主面１１１と同じ側を向くシールチップ主面４１およびシールチップ主面４１とは反対側を向くシールチップ裏面４２を有している。シールチップ４は、主面１１１側において素子配置用凹部１４の少なくとも一部を覆っている。本実施形態においては、シールチップ４は、素子配置用凹部１４のすべてを覆っている。シールチップ４は、たとえばＳｉからなる。また、シールチップ４には、電子装置Ａ２の機能の一部を果たす集積回路が作りこまれており、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）素子である。
【０１４８】
シールチップ４は、シールチップ側面４３を有する。シールチップ側面４３は、シールチップ裏面４２からシールチップ主面４１に向かうほど厚さ方向視において内方に位置するように傾いている。シールチップ主面４１およびシールチップ裏面４２が（１００）面である場合シールチップ側面４３がシールチップ主面４１またはシールチップ裏面４２となす角度は、５５度である。シールチップ４は、主面１１１に接合層４５によって接合されている。接合層４５は、導電性材料でも絶縁性材料であってもよい。
【０１４９】
本実施形態においては、素子配置用凹部１４は、シールチップ４によって密閉状態とされている。
【０１５０】
シールチップ４の厚さは、電子素子７１を適切に保護しうる厚さであればよい。また、シールチップ４の厚さは、基板１の厚さが固定されている場合に、電子装置Ａ２全体の厚さを調整することを目的として設定されてもよい。
【０１５１】
導電層３は、電子素子７１およびシールチップ４に導通する。導電層３は、電子素子７１に入出力する電流経路を構成するためのものである。導電層３は、素子配置用凹部第１側面１４１、素子配置用凹部底面１４２およびシールチップ４に形成されている。
【０１５２】
導電層３は、シード層３１およびメッキ層３２を含む。
【０１５３】
シード層３１は、所望のメッキ層３２を形成するためのいわゆる下地層である。シード層３１は、基板１とメッキ層３２との間に介在している。シード層３１は、たとえばＣｕよりなる。シード層３１は、たとえばスパッタリングによって形成される。シード層３１の厚さは、たとえば、１μｍ以下である。
【０１５４】
メッキ層３２は、シード層３１を利用した電解めっきによって形成される。メッキ層３２は、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層よりなる。メッキ層３２の厚さは、たとえば３〜１０μｍ程度である。メッキ層３２の厚さは、シード層３１の厚さよりも厚い。
【０１５５】
導電層３は、素子配置用凹部パッド３３、環状パッド３４、シールチップ側面連絡部３７、主面側連絡部３８１および凹部側面連絡部３８２を含む。
【０１５６】
素子配置用凹部パッド３３は、素子配置用凹部１４に形成されており、特に素子配置用凹部底面１４２に形成されたものを含む。素子配置用凹部底面１４２に形成された素子配置用凹部パッド３３は、電子素子７１を素子配置用凹部底面１４２に搭載するために用いられる。また、本実施形態においては、素子配置用凹部中間面１４３に素子配置用凹部パッド３３が形成されており、電子素子７２の搭載に用いられる。
【０１５７】
環状パッド３４は、素子配置用凹部底面１４２に形成されており、厚さ方向視において通気用貫通孔１８を囲む環状である。環状パッド３４は、導電層３の他の部位に対して絶縁されている。本実施形態においては、環状パッド３４は、矩形環状である。
【０１５８】
主面側連絡部３８１は、主面１１１に形成されており、凹部側面連絡部３８２に繋がっている。凹部側面連絡部３８２は、素子配置用凹部第１側面１４１に形成されており、主面側連絡部３８１と素子配置用凹部パッド３３などを繋いでいる。
【０１５９】
シールチップ側面連絡部３７は、シールチップ４のシールチップ側面４３に形成されており、導電層３のうちシールチップ４のシールチップ主面４１に形成された部分とシールチップ裏面４２側に位置する部分とを連絡している。また、本実施形態においては、シールチップ側面連絡部３７は、主面１１１の端縁に到達している。シールチップ側面連絡部３７は、シード層３１およびメッキ層３２によって構成されているが、これ以外の層構造であってもよい。
【０１６０】
シールチップ電極パッド５２は、シールチップ４のシールチップ主面４１に形成されている。シールチップ電極パッド５２は、導電層３に接しており、且つ、電子素子７１およびシールチップ４に導通している。シールチップ電極パッド５２は、たとえばシールチップ４のシールチップ主面４１に近い順に、Ｎｉ層、Ｐｄ層、およびＡｕ層が積層された構造となっている。本実施形態では、シールチップ電極パッド５２は矩形状である。
【０１６１】
電子素子７１は、素子配置用凹部底面１４２に搭載されている。電子素子７１の一例としては、たとえば圧力センサ素子が挙げられる。あるいは、電子素子７１の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。図３および図４に示すように電子素子７１は、圧力検出部７１１、環状金属層７１２および電極７１３を有する。
【０１６２】
圧力検出部７１１は、外部に露出するように形成されており、圧力を電気的な出力に変換する部位である。圧力検出部７１１は、電子素子７１の裏面１１２側部分に設けられている。
【０１６３】
環状金属層７１２は、電子素子７１に形成された金属からなる環状の層である。金属の種類は特に限定されないが、環状金属層７１２の表層は、たとえばＣｕ、ＮｉまたはＡｕなどからなる。環状金属層７１２は、平面視において導電層３の環状パッド３４と重なる。本実施形態においては、環状金属層７１２は、厚さ方向視において環状パッド３４と一致する。環状金属層７１２と環状パッド３４とは、環状パッド用接合材３４１によって接合されている。環状パッド用接合材３４１は、電子素子７１と環状パッド３４とを適切に接合しうるものであればよく、導電性材料および絶縁性材料のいずれであってもよい。金属からなる環状金属層７１２と環状パッド３４とを接合する場合、環状パッド用接合材３４１は、ハンダであることが好ましい。
【０１６４】
電子装置Ａ２の詳細構造は、図３に示す構成と同様であり、環状パッド３４および環状パッド用接合材３４１と通気用貫通孔１８と電子素子７１とによって囲まれた空間は、空隙部１４５とされている。空隙部１４５は、電子素子７１に接している。本実施形態においては、電子素子７１の圧力検出部７１１が空隙部１４５に露出している。環状パッド３４および環状パッド用接合材３４１は、空隙部１４５の境界をなしている。
【０１６５】
封止樹脂部６は、素子配置用凹部１４に充填され、電子素子７１および電子素子７２を覆っている。封止樹脂部６は、第１封止樹脂部６１および第２封止樹脂部６２を含む。第１封止樹脂部６１は、電子素子７１を覆っており、素子配置用凹部底面１４２および素子配置用凹部第１側面１４１によって囲まれた空間に充填されている。ただし、第１封止樹脂部６１は、環状パッド３４および環状パッド用接合材３４１の内側、すなわち空隙部１４５には存在しない。第２封止樹脂部６２は、電子素子７２を覆っており、素子配置用凹部中間面１４３および素子配置用凹部第２側面１４４によって囲まれた空間に充填されている。封止樹脂部６の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、および、シリコーン樹脂が挙げられる。封止樹脂部６は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
【０１６６】
このような実施形態によっても、電子素子７１を適切に保護しつつ外部との通気を確保することにより、外部の情報を取得することが可能である。
【０１６７】
また、素子配置用凹部１４に収容された電子素子７１をシールチップ４によってより適切に保護することができる。
【０１６８】
また、素子配置用凹部１４は、シールチップ４によって覆われている。これにより、素子配置用凹部１４に収容された電子素子７１をシールチップ４によってより適切に保護することができる。
【０１６９】
シールチップ４には、シールチップ側面４３が設けられている。シールチップ側面４３は、シールチップ裏面４２からシールチップ主面４１に向かうほど厚さ方向視において内方に位置するように傾いている。このため、めっきなどの手法によってシールチップ側面連絡部３７を容易に形成することが可能である。これにより、シールチップ４のシールチップ主面４１に設けたシールチップ電極パッド５２と電子素子７１とを適切に導通させることができる。シールチップ４がいわゆるＡＳＩＣとして構成されていることにより、シールチップ４は、単に素子配置用凹部１４を保護する機能だけでなく、たとえば電子素子７１の制御機能を果たすことができる。
【０１７０】
シールチップ電極パッド５２は、平面視において主面１１１や素子配置用凹部１４と重なる位置に設けることができる。これにより、電子装置Ａ１の平面視寸法を小型化することができる。
【０１７１】
図１９は、本発明の第３実施形態に基づく電子装置を示している。本実施形態の電子装置Ａ３は、主に封止樹脂部６を備えない点が、上述した電子装置Ａ２と異なっている。
【０１７２】
本実施形態においては、素子配置用凹部１４には、上述した封止樹脂部６等が充填されていない。このため、本実施形態においては、環状パッド３４、環状パッド用接合材３４１、通気用貫通孔１８および電子素子７１に囲まれた空間からなる空隙部１４５以外に、素子配置用凹部１４の内部が空隙領域とされている。また、このような実施形態の場合、環状パッド３４および環状パッド用接合材３４１が、完全な密閉を達成する構成でなくてもよい。さらに、環状パッド３４および環状パッド用接合材３４１を備えない構成としてもよい。
【０１７３】
このような実施形態によっても、電子素子７１を適切に保護しつつ外部との通気を確保することにより、外部の情報を取得することが可能である。
【０１７４】
本発明に係る電子装置は、上述した実施形態に限定されるものではない。本発明に係る電子装置の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【０１７５】
Ａ１〜Ａ３      電子装置
１      基板
１１１      主面
１１２      裏面
１４      素子配置用凹部
１４２      素子配置用凹部底面
１４１      素子配置用凹部第１側面
１４３      素子配置用凹部中間面
１４４      素子配置用凹部第２側面
１４５      空隙部
１７      配線用貫通孔
１７１      配線用貫通孔内面
１８      通気用貫通孔
１８１      通気用貫通孔内面
２      絶縁層
２１      凹部内面絶縁部
２１１      配線用開口
２１２      通気用開口
２２      配線用貫通孔内面絶縁部
２３      通気用貫通孔内面絶縁部
２４      裏面側絶縁部
２４１      配線用開口
２４２      通気用開口
２５      裏面側絶縁膜
２５１      通気用開口
３      導電層
３１      シード層
３２      メッキ層
３３      素子配置用凹部パッド
３４      環状パッド
３４１      環状パッド用接合材
３５      配線用貫通孔内面導電部
３６      配線用貫通孔封鎖部
３７      シールチップ側面連絡部
３８１      主面側連絡部
３８２      凹部側面連絡部
３８３      裏面側連絡部
４      シールチップ
４１      シールチップ主面
４２      シールチップ裏面
４３      シールチップ側面
４５      接合層
５１      裏面電極パッド
５２      シールチップ電極パッド
６      封止樹脂部
６１      第１封止樹脂部
６２      第２封止樹脂部
７１      電子素子
７１１      圧力検出部
７１２      環状金属層
７１３      電極
７２      電子素子
【図１】
2016151427.tif 000003
【図２】
2016151427.tif 000004
【図３】
2016151427.tif 000005
【図４】
2016151427.tif 000006
【図５】
2016151427.tif 000007
【図６】
2016151427.tif 000008
【図７】
2016151427.tif 000009
【図８】
2016151427.tif 000010
【図９】
2016151427.tif 000011
【図１０】
2016151427.tif 000012
【図１１】
2016151427.tif 000013
【図１２】
2016151427.tif 000014
【図１３】
2016151427.tif 000015
【図１４】
2016151427.tif 000016
【図１５】
2016151427.tif 000017
【図１６】
2016151427.tif 000018
【図１７】
2016151427.tif 000019
【図１８】
2016151427.tif 000020
【図１９】
2016151427.tif 000021