(57)【要約】【課題】半導体チップの構造によらず、正確に信号波形を測定可能な構造の半導体装置を提供する【解決手段】半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面上に搭載され、第１の電極パッド１０３ａ、１０３ｂを有する半導体チップ２０３と、半導体チップ２０３の上方に設けられた評価用基板２０５と、評価用基板２０５に設けられ、第１の電極パッド１０３ａ、１０３ｂと電気的に接続され、半導体チップ２０３の入出力信号波形を検査する装置と接続可能な評価用パッド１０７ａ、１０７ｂと、半導体チップ２０３、評価用基板２０５を覆うように配線基板２０１上に形成された封止体２２０を有している。【選択図】図１
2016057116.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板の一方の面上に搭載され、第１の電極パッドを有する半導体チップと、
前記半導体チップの上方に設けられた評価用基板と、
前記評価用基板に設けられ、前記第１の電極パッドと電気的に接続され、前記半導体チップの入出力信号波形を検査する装置と接続可能な評価用パッドと、
前記半導体チップ、および前記評価用基板を覆うように前記配線基板上に形成された封止体と、
を有する半導体装置。
【請求項２】
前記第１の電極パッドと前記配線基板を接続する第１のワイヤと、
前記第１の電極パッドと前記評価用パッドを接続する第２のワイヤと、
を有し、
前記評価用基板は前記半導体チップ上に設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第１の電極パッドと前記配線基板を接続する第１のワイヤと、
前記第１の電極パッドと前記評価用パッドを接続する第２のワイヤと、
を有し、
前記評価用基板と前記半導体チップの間には接着層が設けられ、
前記第１のワイヤは前記評価用基板と前記半導体チップの間に設けられる、請求項１に記載の半導体装置。
【請求項４】
前記評価用パッドは少なくとも一部が外部に露出しており、
前記評価用パッドの露出した部分は保護部材で覆われている、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記評価用パッドは前記封止体に覆われ、
前記封止体は、前記評価用パッドと平面上の位置が重なる面に、前記評価用パッドの位置を示すマーキング部を有する、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項６】
配線基板と、
前記配線基板の一方の面上に搭載され、第１の電極パッドを有する半導体チップと、
前記第１の電極パッドと電気的に接続され、前記半導体チップの波形を検査する装置と接続可能な配線と、
前記半導体チップ、および前記配線を覆うように、前記配線基板上に形成された封止体と、
を有する半導体装置。
【請求項７】
前記配線基板上に設けられ、前記第１の電極パッドと電気的に接続された接続パッドを有し、
前記配線は、前記接続パッドから引き出されたスタブ配線であり、
前記スタブ配線は前記半導体チップの入出力信号波形を検査する装置と接続可能な評価用パッドを有する、請求項６に記載の半導体装置。
【請求項８】
前記評価用パッドの周囲に設けられた保護部材を有する、請求項７に記載の半導体装置。
【請求項９】
前記封止体は、前記評価用パッドと平面上の位置が重なる部分が、他の部分と異なる材料で形成されている、請求項７に記載の半導体装置。
【請求項１０】
前記配線は、前記第１の電極パッドに接続され、かつ前記封止体の外側に向けて引き出されるように前記封止体の内部に設けられている、請求項６に記載の半導体装置。
【請求項１１】
配線基板と、
前記配線基板の一方の面上に搭載され、第１の電極パッドを有する半導体チップと、
前記半導体チップを覆うように前記配線基板上に形成された封止体と、
前記第１の電極パッドの入出力信号波形をアナログ−デジタル変換により、標本化して出力する標本化部と、
を有する半導体装置。
【請求項１２】
前記標本化部は、
前記第１の電極パッドの入出力信号波形をアナログ−デジタル変換する変換部と、
標本化した前記信号波形を記憶する波形記憶部と
前記波形記憶部に記憶された前記信号波形を出力する出力バッファと
を有する請求項１１に記載の半導体装置。
【請求項１３】
前記出力バッファに接続された出力端子を有する、請求項１２に記載の半導体装置。
【請求項１４】
前記出力端子は、前記第１の電極パッドであり、前記出力バッファは、前記半導体チップのＩ／Ｏ回路である、請求項１３に記載の半導体装置。
【請求項１５】
前記半導体チップは記憶部を有するメモリチップであり、前記標本化部の前記波形記憶部は前記メモリチップの前記記憶部である、請求項１２〜１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記出力端子の数は、標本化した前記信号波形のビット数に対応した数である、請求項１３に記載の半導体装置。
【請求項１７】
前記出力端子の数は、標本化した前記信号波形の１ビット分のデジタルデータを送信可能な数であり、
前記標本化部は、
標本化した前記信号波形をパラレル―シリアル変換してデータ転送を行う転送部を前記出力端子に対応した数だけ有する、請求項１３に記載の半導体装置。
【請求項１８】
前記出力端子の数は、標本化した前記信号波形のＮビット分のデジタルデータを送信可能な数であり（１＜Ｎ＜標本化した前記信号波形のビット数）、
前記標本化部は、
標本化した前記信号波形をパラレル―シリアル変換してデータ転送を行う転送部を前記出力端子に対応した数だけ有する、請求項１３に記載の半導体装置。
【請求項１９】
前記標本化部は、前記変換部の入力部分に接続された減衰器および増幅器を有する、請求項１２〜１８のいずれか一項に記載の半導体装置。
【請求項２０】
前記半導体チップ上に設けられ、前記標本化部を有する評価用チップを有する、請求項１１〜１４のいずれか一項、または請求項１６〜１９のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
配線基板上に半導体チップを実装した半導体装置の入出力信号波形の品質検査を行う場合、波形測定用基板に半導体装置を電気的に接続し、波形測定用基板のパッドにオシロスコープ等を接続して信号波形を観測する方法がある。
【０００３】
一方で、近年は半導体装置の動作周波数の高速化が進み、それに伴い信号切り替え時の遷移時間も早くなっている。
【０００４】
そのため、波形測定用基板を用いて信号波形の品質検査を行った場合、波形測定用基板での信号の反射等の影響により、波形測定用基板のパッドで観測される信号波形と、半導体チップの実際の入出力信号波形とが異なってしまい、正確な検査ができない場合がある。
【０００５】
そこで、半導体装置から貫通電極を露出させ、貫通電極に直接測定用パッドを設けた構造も知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２４６１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１記載の構造は、波形測定用基板を用いる場合と比較して、より正確な信号波形の品質検査が可能であるという点で有用である。
【０００８】
一方で、特許文献１は貫通電極を用いて複数の半導体チップを積層した構造において、貫通電極を利用して測定用パッドを設けるものであり、貫通電極のない構造には適用できない。
【０００９】
そのため、半導体チップの構造によらず、正確に信号波形を測定可能な構造の半導体装置が望まれていた。
【課題を解決するための手段】
【００１０】
本発明の第１の態様は、配線基板と、前記配線基板の一方の面上に搭載され、第１の電極パッドを有する半導体チップと、前記半導体チップの上方に設けられた評価用基板と、前記評価用基板に設けられ、前記第１の電極パッドと電気的に接続され、前記半導体チップの入出力信号波形を検査する装置と接続可能な評価用パッドと、前記半導体チップ、および前記評価用基板を覆うように前記配線基板上に形成された封止体と、を有する半導体装置である。
【００１１】
本発明の第２の態様は、配線基板と、前記配線基板の一方の面上に搭載され、第１の電極パッドを有する半導体チップと、前記第１の電極パッドと電気的に接続され、前記半導体チップの波形を検査する装置と接続可能な配線と、前記半導体チップ、および前記配線を覆うように、前記配線基板上に形成された封止体と、を有する半導体装置である。
【００１２】
本発明の第３の態様は、配線基板と、前記配線基板の一方の面上に搭載され、第１の電極パッドを有する半導体チップと、前記半導体チップを覆うように前記配線基板上に形成された封止体と、前記第１の電極パッドの入出力信号波形をアナログ−デジタル変換により、標本化して出力する標本化部と、を有する半導体装置である。
【発明の効果】
【００１３】
本発明によれば、半導体チップの構造によらず、正確に信号波形を測定可能な構造の半導体装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体装置２００を示す断面図である。
【図２】図１の平面図であって、封止体２２０は一部のみを図示している。
【図３】半導体装置２００の信号波形の品質検査を行う方法を説明するための断面図である。
【図４】第２の実施形態に係る半導体装置２００ａを示す断面図である。
【図５】第３の実施形態に係る半導体装置２００ｂを示す断面図である。
【図６】第４の実施形態に係る半導体装置２００ｃを示す断面図である。
【図７】第５の実施形態に係る半導体装置２００ｄを示す断面図である。
【図８】図７の平面図である。
【図９】第６の実施形態に係る半導体装置２００ｅを示す断面図である。
【図１０】図９の平面図である。
【図１１】第７の実施形態に係る半導体装置２００ｆを示す断面図である。
【図１２】図１１の平面図であって、封止体２２０は一部のみを図示している。
【図１３】第８の実施形態に係る半導体装置２００ｇを示す断面図である。
【図１４】第９の実施形態に係る半導体装置２００ｈを示す断面図である。
【図１５】第１０の実施形態に係る半導体装置２００ｉを示す断面図である。
【図１６】図１５の平面図である。
【図１７】第１１の実施形態に係る半導体装置２００ｊを示すブロック図である。
【図１８】信号波形の標本化を説明するための図である。
【図１９】信号波形の標本化を説明するための図である。
【図２０】第１２の実施形態に係る半導体装置２００ｋを示すブロック図である。
【図２１】第１３の実施形態に係る半導体装置２００ｌを示すブロック図である。
【図２２】第１４の実施形態に係る半導体装置２００ｍを示すブロック図である。
【図２３】第１５の実施形態に係る半導体装置２００ｎを示すブロック図である。
【図２４】第１６の実施形態に係る半導体装置２００ｏを示すブロック図である。
【図２５】第１７の実施形態に係る半導体装置２００ｐを示すブロック図である。
【図２６】第１８の実施形態に係る半導体装置２００ｑを示す断面図である。
【図２７】図２６の平面図であって、封止体２２０は一部のみを図示している。
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
【００１６】
まず、図１を参照して、本発明の第１の実施形態に係る半導体装置２００の概略構造について説明する。
【００１７】
ここでは半導体装置２００として、メモリチップを搭載した半導体メモリが例示されている。
【００１８】
図１に示すように、半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面上に搭載され、第１の電極パッド１０３ａ、１０３ｂを有する半導体チップ２０３と、半導体チップ２０３の上方に設けられた評価用基板２０５を有する。
【００１９】
半導体装置２００は、また、評価用基板２０５に設けられ、第１の電極パッド１０３ａ、１０３ｂと電気的に接続され、半導体チップ２０３の入出力信号波形を検査する装置と接続可能な評価用パッド１０７ａ、１０７ｂと、半導体チップ２０３および評価用基板２０５を覆うように配線基板２０１上に形成された封止体２２０を有している。
【００２０】
より具体的には、半導体装置２００は、一面に複数の接続パッド２２３ａ、２２３ｂを有する配線基板２０１と、配線基板２０１の一面上に搭載され、第１の電極パッド１０３ａ、１０３ｂを有する半導体チップ２０３を有する。
【００２１】
半導体装置２００は、また、半導体チップ２０３上に積層され、評価用パッド１０７ａ、１０７ｂを有する評価用基板２０５と、複数の接続パッド２２３ａ、２２３ｂと第１の電極パッド１０３ａ、１０３ｂとを電気的に接続する複数のワイヤ２１５（第１のワイヤ）と、第１の電極パッド１０３ａ、１０３ｂと評価用パッド１０７ａ、１０７ｂを電気的に接続する複数のワイヤ２１７（第２のワイヤ）を有する。
【００２２】
半導体装置２００は、さらに、半導体チップ２０３、評価用基板２０５、およびワイヤ２１５、２１７を覆うように、配線基板２０１の一面上に形成された封止体２２０を有する。
【００２３】
半導体装置２００は、また、半導体チップ２０３を外部の装置と接続するための外部端子としての半田ボール２１６を有する。
【００２４】
次に、図１および図２を参照して、本発明の第１の実施形態に係る半導体装置２００を構成する部材の詳細について説明する。
【００２５】
配線基板２０１は、例えば、略四角形の板状のガラスエポキシ等で構成された絶縁基材２１９と、その両面にパターン形成された配線層（図示せず）と、配線層を覆うように形成された絶縁膜２２１とを有している。配線基板２０１の一面側の配線層には複数の接続パッド２２３ａ、２２３ｂが接続されている。また、配線基板２０１の他面側の配線層には複数のランド部２２５が接続されている。複数の接続パッド２２３ａ、２２３ｂは、図２に示すように、配線基板２０１の一面の四角形を構成する辺のうち、対向する辺の周縁部近傍にそれぞれ配列されている。また、複数のランド部２２５は、配線基板２０１の他面に格子状に配置されている。
【００２６】
一方、複数の接続パッド２２３ａ、２２３ｂと複数のランド部２２５とは、それらに連続する配線と絶縁基材２１９を貫く図示しないビア等により互いに接続されている。
【００２７】
接続パッド２２３ａ、２２３ｂにはワイヤ２１５が接続され、ランド部２２５には半田ボール２１６が搭載される。
【００２８】
絶縁膜２２１は、例えばソルダーレジスト（ＳＲ）である。絶縁膜２２１は、予め定められた所定の領域を除いて配線基板２０１の両面全面に形成される。換言すると、絶縁膜２２１は、その一部が所定の領域に関して除去されており、一つ以上の開口部を有している。例えば、配線基板２０１の一面側には、開口部２３５ａ、２３５ｂが形成される。開口部２３５ａ、２３５ｂは、複数の接続パッド２２３ａ、２２３ｂが形成された領域およびその周辺領域を露出させる。
【００２９】
配線基板２０１の他面側においても、複数のランド部２２５をそれぞれ露出させる開口部が形成される。
【００３０】
半導体チップ２０３は、略四角形（ここでは長方形）の板状のメモリチップで、一面側に所定の回路２０３ａおよび第１の電極パッド１０３ａ、１０３ｂが形成されている。第１の電極パッド１０３ａ、１０３ｂは、半導体チップ２０３の対向する辺２１２ａ、２１２ｂに沿って半導体チップ２０３の外周に配列されている。半導体チップ２０３の他面は、ＤＡＦ（Die Attached Film）等の接着部材１０５により配線基板２０１の絶縁膜２２１が形成されている領域に接着固定される。
【００３１】
評価用基板２０５は、半導体チップ２０３の上方、ここでは半導体チップ２０３上にＤＡＦ等の接着部材１０５により固定されている。評価用基板２０５は一面に評価用パッド１０７ａ、１０７ｂが形成されている。複数の評価用パッド１０７ａ、１０７ｂは、評価用基板２０５の対向する辺に沿って配列されている。
【００３２】
一方、ワイヤ２１５、２１７は、例えばＡｕ、Ｃｕ等の導電性金属で構成される。ワイヤ２１５は、第１の電極パッド１０３ａ、１０３ｂと接続パッド２２３ａ、２２３ｂの間を接続し、ワイヤ２１７は第１の電極パッド１０３ａ、１０３ｂと評価用パッド１０７ａ、１０７ｂの間を電気的に接続する。
【００３３】
封止体２２０は、絶縁性樹脂、例えば熱硬化性のエポキシ樹脂であり、配線基板２０１の一方の面側を覆うように、半導体チップ２０３、評価用基板２０５、およびワイヤ２１５、２１７を封止する。ただし、封止体２２０は評価用パッド１０７ａ、１０７ｂ（および評価用基板２０５）の一部が露出するように設けられている。これにより、露出部分が露出部２３０を形成している。
【００３４】
以上が半導体装置２００を構成する部材の詳細である。
【００３５】
次に、図３を参照して半導体装置２００の信号波形の品質検査を行う手順の一例について簡単に説明する。
【００３６】
まず、半導体装置２００をシステム基板やコントローラ等の他の半導体装置３００上に搭載する。
【００３７】
ここでは他の半導体装置３００として、制御部１０５ａを備えたコントローラを例示している。
【００３８】
半導体装置３００は半導体装置２００と同様の配線基板２０１を有しているが、配線基板２０１の上面側にもランド部２２５が設けられる。
【００３９】
半導体装置２００の信号波形の品質検査を行う場合は、まず、半導体装置２００を半導体装置３００に搭載する。具体的には、半導体装置２００の半田ボール２１６を半導体装置３００の上面のランド部２２５と電気的に接続する。
【００４０】
次に、半導体装置２００から半導体装置３００に向けて（あるいはその逆に向けて）信号を送信する。
【００４１】
この状態で、半導体装置２００の評価用パッド１０７ａ、１０７ｂにオシロスコープ等の波形測定装置の図示しないプローブを電気的に接触させ、半導体チップ２０３の第１の電極パッド１０３ａ、１０３ｂの入出力信号波形を観測する。
【００４２】
ここで、半導体装置２００の評価用パッド１０７ａ、１０７ｂはワイヤ２１７を介して半導体チップ２０３の第１の電極パッド１０３ａ、１０３ｂに接続されている。
【００４３】
そのため、波形測定用基板を用いる場合と比較して第１の電極パッド１０３ａ、１０３ｂから極めて近い位置で信号波形を測定することができる。
【００４４】
これにより、評価用パッド１０７ａ、１０７ｂで観測される信号波形を第１の電極パッド１０３ａ、１０３ｂで観測される信号波形（半導体チップ２０３の入出力信号波形）に極力近づけることができる。
【００４５】
また、上記構造は半導体チップ上にパッドを有する構造であれば、貫通電極を有する構造でなくても適用できるため、半導体チップの構造によらず、正確に信号波形を測定できる。
【００４６】
さらに、上記構造は信号波形の品質検査の際に波形測定用基板を取り付ける必要がないため、検査時間を短縮することができ、また、波形測定用基板の取り付けの際のリフロー等による半導体チップ２０３へのダメージも生じない。
【００４７】
次に、第２の実施形態について、図４を参照して説明する。
【００４８】
第２の実施形態は、第１の実施形態において、評価用基板２０５と半導体チップ２０３の間にワイヤ２１５を設けたものである。
【００４９】
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００５０】
図４に示すように、第２の実施形態に係る半導体装置２００ａは、半導体チップ２０３の上方に２つの評価用基板２０５ａ、２０５ｂが設けられている。
【００５１】
評価用基板２０５ａ、２０５ｂにはそれぞれ、評価用パッド１０７ａ、１０７ｂが設けられている。
【００５２】
一方で、評価用基板２０５ａ、２０５ｂと半導体チップ２０３の間には接着層２１８が設けられている。即ち、評価用基板２０５ａ、２０５ｂは半導体チップ２０３上に接着層２１８を介して設けられる。なお、封止体２２０は評価用パッド１０７ａ、１０７ｂ（および評価用基板２０５ａ、２０５ｂ）の一部が露出するように設けられている。これにより、露出部分が露出部２３０ａ、２３０ｂを形成している。
【００５３】
また、半導体チップ２０３は平面上の位置で評価用基板２０５ａと評価用基板２０５ｂの間に第１の電極パッド１０３ａ、１０３ｂが設けられている。即ち、第１の実施形態と比較して、第１の電極パッド１０３ａ、１０３ｂが半導体チップ２０３の中心寄りの位置に設けられている。
【００５４】
さらに、ワイヤ２１５は、評価用基板２０５ａ、２０５ｂと半導体チップ２０３の間を通って第１の電極パッド１０３ａ、１０３ｂと配線基板２０１の接続パッド２２３ａ、２２３ｂを接続している。即ち、ワイヤ２１５は評価用基板２０５ａ、２０５ｂと半導体チップ２０３の間に設けられている。
【００５５】
接着層２１８は絶縁物質であり、接着層２１８の中をワイヤ２１５が通過する。このような接着層２１８は例えばＦＯＷ（film on wire）が使用される。
【００５６】
このような構造とすることにより、第１の電極パッド１０３ａ、１０３ｂが半導体チップ２０３の外周側ではなく、中心側寄りの位置にある場合であっても評価用パッド１０７ａ、１０７ｂを設けることができる。
【００５７】
次に、第３の実施形態について、図５を参照して説明する。
【００５８】
第３の実施形態は、第１の実施形態において、評価用パッド１０７ａ、１０７ｂの露出部２３０に保護部材２３１を設けたものである。
【００５９】
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００６０】
図５に示すように、第３の実施形態に係る半導体装置２００ｂは、露出部２３０を覆う耐熱性のテープや樹脂、または非導電性の板である保護部材２３１を有している。
【００６１】
なお、保護部材２３１は、半導体装置２００ｂの製造の際に露出部２３０に取り付けられ、信号波形の品質検査を行う際に取り外される。
【００６２】
このように、露出部２３０を信号波形の品質検査前に保護部材２３１で覆ってもよい。
【００６３】
このような構造とすることにより、信号波形の品質検査前に評価用パッド１０７ａ、１０７ｂを保護することができる。
【００６４】
次に、第４の実施形態について、図６を参照して説明する。
【００６５】
第４の実施形態は、第２の実施形態において、評価用パッド１０７ａ、１０７ｂの露出部２３０ａ、２３０ｂに保護部材２３１ａ、２３１ｂを設けたものである。
【００６６】
なお、第４の実施形態において、第２の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第２の実施形態と異なる部分について説明する。
【００６７】
図６に示すように、第４の実施形態に係る半導体装置２００ｃは、露出部２３０ａ、２３０ｂを覆う耐熱性のテープや樹脂、または非導電性の板である保護部材２３１ａ、２３１ｂを有している。
【００６８】
このように、露出部を保護部材で覆う構造は、第１の実施形態のみならず、第２の実施形態にも適用できる。
【００６９】
このような構造とすることにより、第４の実施形態と同様に、信号波形の品質検査前に評価用パッド１０７ａ、１０７ｂを保護することができる。
【００７０】
次に、第５の実施形態について、図７および図８を参照して説明する。
【００７１】
第５の実施形態は、第１の実施形態において、露出部２３０を設けずに、評価用パッド１０７ａ、１０７ｂ（および評価用基板２０５）を封止体２２０で覆ったものである。
【００７２】
なお、第５の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００７３】
図７および図８に示すように、第５の実施形態に係る半導体装置２００ｄは露出部２３０を設けずに、評価用パッド１０７ａ、１０７ｂ（および評価用基板２０５）を封止体２２０で覆っている。
【００７４】
また、封止体２２０の上面２５１のうち、評価用パッド１０７ａ、１０７ｂと平面上の位置が重なる部分は、評価用パッド１０７ａ、１０７ｂの位置を示すマーキング部２３３ａ、２３３ｂを有している。
【００７５】
半導体装置２００ｄの信号波形の品質検査を行う場合は、まず、検査装置や検査員がマーキング部２３３ａ、２３３ｂを目印にしてドリル等で封止体２２０に上面２５１側から孔を開け、評価用パッド１０７ａ、１０７ｂを外部に露出させる。
【００７６】
次に、検査装置や検査員が、露出した評価用パッド１０７ａ、１０７ｂに検査装置の図示しないプローブを接触させて信号波形の品質検査を行う。
【００７７】
このように、評価用パッド１０７ａ、１０７ｂは必ずしも製造時から露出している必要はなく、信号波形の品質検査前は封止体２２０で覆っていてもよい。
【００７８】
このような構造とすることにより、露出部や保護部材を設ける必要がなくなるため、第１の実施形態と比較して、より半導体装置２００ｄの生産性を向上させることができる。
【００７９】
次に、第６の実施形態について、図９および図１０を参照して説明する。
【００８０】
第６の実施形態は、第２の実施形態において、露出部２３０ａ、２３０ｂを設けずに、評価用パッド１０７ａ、１０７ｂ（および評価用基板２０５ａ、２０５ｂ）を封止体２２０で覆ったものである。
【００８１】
なお、第６の実施形態において、第２の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第２の実施形態と異なる部分について説明する。
【００８２】
図９および図１０に示すように、第６の実施形態に係る半導体装置２００ｅは露出部２３０ａ、２３０ｂを設けずに、評価用パッド１０７ａ、１０７ｂ（および評価用基板２０５ａ、２０５ｂ）を封止体２２０で覆っている。
【００８３】
また、封止体２２０の上面２５１のうち、評価用パッド１０７ａ、１０７ｂと平面上の位置が重なる部分は、評価用パッド１０７ａ、１０７ｂの位置を示すマーキング部２３３ｃ、２３３ｄを有している。
【００８４】
半導体装置２００ｅの信号波形の品質検査を行う場合は、まず、検査装置や検査員がマーキング部２３３ｃ、２３３ｄを目印にしてドリル等で封止体２２０に孔を開け、評価用パッド１０７ａ、１０７ｂを外部に露出させる。
【００８５】
次に、検査装置や検査員が、露出した評価用パッド１０７ａ、１０７ｂに検査装置の図示しないプローブを接触させて信号波形の品質検査を行う。
【００８６】
このような構造とすることにより、露出部や保護部材を設ける必要がなくなるため、第２の実施形態と比較して、より半導体装置２００ｅの生産性を向上させることができる。
【００８７】
次に、第７の実施形態について、図１１および図１２を参照して説明する。
【００８８】
第７の実施形態は、第１〜第６の実施形態とは異なり、評価用パッド１０７ａ、１０７ｂを有する評価用基板２０５を設けるのではなく、波形検査装置と接続可能な配線（スタブ配線１２１ａ、１２１ｂ）を配線基板２０１に設けたものである。
【００８９】
なお、第７の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【００９０】
図１１及び図１２に示すように、第７の実施形態に係る半導体装置２００ｆは、配線基板２０１にスタブ配線１２１ａ、１２１ｂが設けられている。
【００９１】
より詳細には、配線基板２０１は接続パッド２２３ａ、２２３ｂから配線基板２０１の外周側に引き出されたスタブ配線１２１ａ、１２１ｂを有しており、スタブ配線１２１ａ、１２１ｂの外周端には評価用パッド１０７ａ、１０７ｂが設けられている。
【００９２】
評価用パッド１０７ａ、１０７ｂは封止体２２０で覆われている。
【００９３】
半導体装置２００ｆの信号波形の品質検査を行う場合は、まず、検査装置や検査員が封止体２２０をドリル等で切削することにより評価用パッド１０７ａ、１０７ｂを外部に露出させる。
【００９４】
次に、検査装置や検査員が、露出した評価用パッド１０７ａ、１０７ｂに検査装置の図示しないプローブを接触させて信号波形の品質検査を行う。
【００９５】
このように、評価用パッド１０７ａ、１０７ｂは必ずしも評価用基板に設ける必要はなく、スタブ配線がある場合は当該スタブ配線を利用してもよい。
【００９６】
次に、第８の実施形態について、図１３を参照して説明する。
【００９７】
第８の実施形態は、第７の実施形態において、封止体２２０のうち、評価用パッド１０７ａ、１０７ｂと平面上の位置が重なる重複部２２０ａが、非重複部２２０ｂと異なる材料で形成されているものである。
【００９８】
なお、第８の実施形態において、第７の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第７の実施形態と異なる部分について説明する。
【００９９】
図１３に示すように、第８の実施形態に係る半導体装置２００ｇは、封止体２２０のうち、評価用パッド１０７ａ、１０７ｂと平面上の位置が重なる重複部２２０ａが、平面上の位置が重ならない非重複部２２０ｂ（他の部分）と異なる材料で形成されている。
【０１００】
具体的には、重複部２２０ａは、例えば特定の溶剤で溶解する材料で構成されており、非重複部２２０ｂは当該溶剤で溶解しない材料で構成されている。
【０１０１】
半導体装置２００ｇの信号波形の品質検査を行う場合は、まず、検査装置や検査員が封止体２２０に溶剤を接触させ、重複部２２０ａを選択的に溶解させることにより、評価用パッド１０７ａ、１０７ｂを外部に露出させる。
【０１０２】
次に、検査装置や検査員が、露出した評価用パッド１０７ａ、１０７ｂに検査装置の図示しないプローブを接触させて信号波形の品質検査を行う。
【０１０３】
このような構成とすることにより、第７の実施形態と比較して信号波形の品質検査時に容易に、かつ確実に評価用パッド１０７ａ、１０７ｂを露出させることができる。
【０１０４】
次に、第９の実施形態について、図１４を参照して説明する。
【０１０５】
第９の実施形態は、第７の実施形態において、評価用パッド１０７ａ、１０７ｂの周囲に保護部材２４１を設けたものである。
【０１０６】
なお、第９の実施形態において、第７の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第７の実施形態と異なる部分について説明する。
【０１０７】
図１４に示すように、第９の実施形態に係る半導体装置２００ｈは、評価用パッド１０７ａ、１０７ｂの周囲に金属板や導電板等の保護部材２４１が設けられている。
【０１０８】
半導体装置２００ｈの信号波形の品質検査を行う場合は、まず、検査装置や検査員が封止体２２０をドリルで切削することにより評価用パッド１０７ａ、１０７ｂを外部に露出させる。
【０１０９】
次に、検査装置や検査員が、露出した評価用パッド１０７ａ、１０７ｂに検査装置の図示しないプローブを接触させて信号波形の品質検査を行う。
【０１１０】
ここで、半導体装置２００ｈは、評価用パッド１０７ａ、１０７ｂの周囲に保護部材２４１が設けられているため、評価用パッド１０７ａ、１０７ｂよりも保護部材２４１が先に露出する。これにより、検査装置や検査員はこれ以上削ると評価用パッド１０７ａ、１０７が露出することを視覚的に認識できる。
【０１１１】
そのため、第７の実施形態と比較して、封止体２２０をドリル等で切削する際に、削り過ぎにより、評価用パッド１０７ａ、１０７ｂが傷つくのを防止できる。
【０１１２】
次に、第１０の実施形態について、図１５および図１６を参照して説明する。
【０１１３】
第１０の実施形態は、第７の実施形態において、評価用パッドをスタブ配線に設けるのではなく、第１の電極パッド１０３ａ、１０３ｂから引き出した配線１２５ａ、１２５ｂを評価用パッドの代わりとしたものである。
【０１１４】
なお、第１０の実施形態において、第７の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第７の実施形態と異なる部分について説明する。
【０１１５】
図１５に示すように、第１０の実施形態に係る半導体装置２００ｉは、評価用パッドから配線１２５ａ、１２５ｂが封止体２２０の上面２５１に向けて立ち上がるように（封止体２２０の外側に向けて引き出されるように）封止体２２０の内部に設けられている。
【０１１６】
配線１２５ａ、１２５ｂの材料は導電性を有するものであれば特に限定されるものではないが、例えばワイヤ２１５、２１７と同じ材料（Ａｕ）が挙げられる。
【０１１７】
また、図１６に示すように、封止体２２０の上面２５１において、平面上の位置が配線１２５ａ、１２５ｂと重なる部分には、配線１２５ａ、１２５ｂの位置を示すマーキング部１２７ａ、１２７ｂが設けられている。
【０１１８】
半導体装置２００ｉの信号波形の品質検査を行う場合は、まず、検査装置や検査員がマーキング部１２７ａ、１２７ｂを目印にして封止体２２０をドリル等で切削することにより配線１２５ａ、１２５ｂを外部に露出させる。
【０１１９】
次に、検査装置や検査員が、露出した配線１２５ａ、１２５ｂに検査装置の図示しないプローブを接触させて信号波形の品質検査を行う。
【０１２０】
このように、検査装置と接触させる部分は必ずしもパッドである必要はなく、線状であってもよい。
【０１２１】
次に、第１１の実施形態について、図１７〜図１９を参照して説明する。
【０１２２】
第１１の実施形態は、第１の電極パッド１０３ａ、１０３ｂの入出力信号波形をアナログ−デジタル変換により、標本化して出力する標本化部３０１を設けたものである。
【０１２３】
なお、ここでは半導体装置２００ｊの構造として、第１の実施形態を例示しているが、半導体装置２００ｊの構造は第１の実施形態には限定されない。
【０１２４】
また、第１１の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
【０１２５】
図１７に示すように、第１１の実施形態に係る半導体装置２００ｊは、半導体チップ２０３の第１の電極パッド１０３ａ、１０３ｂの入出力信号波形をアナログ−デジタル変換により、標本化して出力する標本化部３０１を有している。
【０１２６】
具体的には、標本化部３０１は、第１の電極パッド１０３ａ、１０３ｂの入出力信号波形をアナログ−デジタル変換する（標本化する）Ａ−Ｄ変換部３０３、Ａ−Ｄ変換部３０３が変換した信号波形を記憶する波形記憶部３０５、および波形記憶部３０５に記憶している信号波形を出力する出力バッファ３０７を有する。
【０１２７】
出力バッファ３０７には検査装置の図示しないプローブ等を接続するデジタルデータ出力端子３１７が接続される。
【０１２８】
標本化部３０１はさらに、信号波形の変換を制御するサンプリングＣＬＫ生成部３０９およびトリガ回路３１１を有している。
【０１２９】
標本化部３０１は例えば半導体チップ２０３の回路２０３ａ（図１参照）に形成されている。この場合、標本化部３０１は回路２０３ａのＩ／Ｏ回路３１３付近に形成されている。Ｉ／Ｏ回路３１３は内部回路３１５（メモリ等）に接続されている。
【０１３０】
ここで、標本化の例について、簡単に説明する。
【０１３１】
図１８および図１９に示すように、Ａ−Ｄ変換部３０３は、第１の電極パッド１０３ａ、１０３ｂの入出力信号波形５０１を、所定のタイミング５０３でデジタルデータ５０４に変換し、変換したデジタルデータ５０４を波形記憶部３０５に記憶する。
【０１３２】
このように、信号波形をアナログ−デジタル変換により標本化することで、評価用のパッドと測定対象のパッドの間の距離によらず、一定の信号波形を得ることができる。
【０１３３】
また、上記構造では、波形測定の際にオシロスコープ等の測定装置の容量成分や、評価用パッド１０７ａ、１０７ｂと測定装置のプローブ等の接触抵抗やインダクタンス成分の影響を受けないため、測定装置の制約を受けにくいという点も有利である。
【０１３４】
なお、上記構造では、測定装置がデジタルデータを利用するため、必ずしも第１の実施形態のような評価用パッドを用いる必要はない。また、測定装置もオシロスコープに限定されない。そのため、例えば標本化されたデータをシステム基板に設けられた伝送路等から読み取り、波形表示部分の演算機能を有するソフトウェアを用いてＰＣ上で信号波形の品質検査を行ってもよい。
【０１３５】
次に、第１２の実施形態について、図２０を参照して説明する。
【０１３６】
第１２の実施形態は、第１１の実施形態において、標本化した信号波形を、デジタルデータ出力端子３１７を介して外部に出力するのではなく、半導体チップ２０３の信号パッド（第１の電極パッド１０３ａ、１０３ｂ）から出力する構成としたものである。
【０１３７】
なお、第１２の実施形態において、第１１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１１の実施形態と異なる部分について説明する。
【０１３８】
図２０に示すように、第１２の実施形態に係る半導体装置２００ｋは、標本化した信号波形を、デジタルデータ出力端子３１７を介して外部に出力するのではなく、半導体チップ２０３の信号パッド（第１の電極パッド１０３ａ、１０３ｂ）から出力する構成としている。
【０１３９】
より具体的には、標本化部３０１の波形記憶部３０５はＩ／Ｏ回路３１３に接続されており、Ｉ／Ｏ回路３１３を出力バッファ３０７として、標本化した信号波形を第１の電極パッド１０３ａ、１０３ｂから出力する構成としている。
【０１４０】
このように、標本化した信号波形は、必ずしも専用の出力端子から出力する必要はなく、半導体チップ２０３の出力端子と共用してもよい。また、出力バッファも必ずしも専用の回路を設ける必要はなく、Ｉ／Ｏ回路３１３を用いてもよい。
【０１４１】
このような構成とすることにより、新たに出力端子や出力バッファを設ける必要がなくなるため、第１１の実施形態と比較して、標本化部３０１の回路規模をより小さくできる。
【０１４２】
次に、第１３の実施形態について、図２１を参照して説明する。
【０１４３】
第１３の実施形態は、第１１の実施形態において、標本化部３０１の波形記憶部３０５として、メモリチップである半導体チップ２０３の記憶部３２１を用いたものである。
【０１４４】
なお、第１３の実施形態において、第１１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１１の実施形態と異なる部分について説明する。
【０１４５】
図２１に示すように、第１３の実施形態に係る半導体装置２００ｌは、標本化部３０１の波形記憶部３０５として、メモリチップである半導体チップ２０３の内部回路３１５の記憶部３２１を用いている。
【０１４６】
このように、半導体チップ２０３がメモリチップである場合は、標本化部３０１の波形記憶部３０５は必ずしも別途設ける必要はなく、半導体チップ２０３の記憶部３２１を用いてもよい。
【０１４７】
次に、第１４の実施形態について、図２２を参照して説明する。
【０１４８】
第１４の実施形態は、第１１の実施形態において、デジタルデータ出力端子３１７を、標本化した信号波形のデジタルデータのビット数に対応した数だけ設けたものである。
【０１４９】
なお、第１４の実施形態において、第１１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１１の実施形態と異なる部分について説明する。
【０１５０】
図２２に示すように、第１４の実施形態に係る半導体装置２００ｍは、デジタルデータ出力端子３１７を、標本化した信号波形のデジタルデータのビット数に対応した数だけ設けている。
【０１５１】
このような構成とすることにより、標本化した信号波形を加工することなく、そのまま出力することができる。
【０１５２】
次に、第１５の実施形態について、図２３を参照して説明する。
【０１５３】
第１５の実施形態は、第１１の実施形態において、デジタルデータ出力端子３１７を１ビットのデータを送信可能な数だけ設けたものである。
【０１５４】
なお、第１５の実施形態において、第１１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１１の実施形態と異なる部分について説明する。
【０１５５】
図２３に示すように、第１５の実施形態に係る半導体装置２００ｎは、デジタルデータ出力端子３１７の端子数が１ビットのデータを送信可能な数だけである。
【０１５６】
また、半導体装置２００ｋの標本化部３０１は、標本化した信号波形のデジタルデータをパラレル―シリアル変換する変換部３１９を出力バッファ３０７とデジタルデータ出力端子３１７の間に有している。
【０１５７】
このような構成とすることにより、第１４の実施形態と比較して、デジタルデータ出力端子３１７の数を削減することができる。
【０１５８】
次に、第１６の実施形態について、図２４を参照して説明する。
【０１５９】
第１６の実施形態は、第１１の実施形態において、デジタルデータ出力端子３１７をＮビットのデータを送信可能な数だけ設けたものである。
【０１６０】
なお、第１６の実施形態において、第１１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１１の実施形態と異なる部分について説明する。
【０１６１】
図２４に示すように、第１６の実施形態に係る半導体装置２００ｏは、デジタルデータ出力端子３１７の端子数が、Ｎビットのデータを送信可能な端子数である。
【０１６２】
ここでいうＮとは「１＜Ｎ＜デジタルデータのビット数」という関係を満たす数である。
【０１６３】
また、半導体装置２００ｋの標本化部３０１は、標本化した信号波形のデジタルデータをパラレル―シリアル変換する変換部３１９をデジタルデータ出力端子３１７の端子数に対応した数だけ、出力バッファ３０７とデジタルデータ出力端子３１７の間に有している。
【０１６４】
このような構成とすることにより、第１４の実施形態と比較してデジタルデータ出力端子３１７の数を削減することができ、かつ、第１５の実施形態よりもデジタルデータの送信速度を速くすることができる。
【０１６５】
次に、第１７の実施形態について、図２５を参照して説明する。
【０１６６】
第１７の実施形態は、第１１の実施形態において、Ａ−Ｄ変換部３０３の感度を切り替えるために、減衰器３２３および増幅器３２５を標本化部３０１に設けたものである。
【０１６７】
なお、第１７の実施形態において、第１１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１１の実施形態と異なる部分について説明する。
【０１６８】
図２５に示すように、第１７の実施形態に係る半導体装置２００ｐは、Ａ−Ｄ変換部３０３の入力に減衰器３２３および増幅器３２５を組み合わせた構成を有している。
【０１６９】
具体的には、半導体装置２００ｐの標本化部３０１は、第１の電極パッド１０３ａ、１０３ｂとＡ−Ｄ変換部３０３（およびトリガ回路３１１）の間に減衰器３２３および増幅器３２５が接続されている。
【０１７０】
このように、標本化部３０１に減衰器３２３および増幅器３２５を設けてもよい。
【０１７１】
このような構成とすることにより、Ａ−Ｄ変換部３０３の感度を切り替えることができる。
【０１７２】
次に、第１８の実施形態について、図２６および図２７を参照して説明する。
【０１７３】
第１８の実施形態は、第１１の実施形態において、標本化部３０１を半導体チップの回路２０３ａに設けるのではなく、評価用チップ４００に設けたものである。
【０１７４】
なお、第１８の実施形態において、第１１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１１の実施形態と異なる部分について説明する。
【０１７５】
図２６および図２７に示すように、第１８の実施形態に係る半導体装置２００ｑは、半導体チップ２０３上に接着部材１０５を介して積層された評価用チップ４００を有している。
【０１７６】
評価用チップ４００は上面に回路部４０１を有している。
【０１７７】
回路部４０１には標本化部３０１が設けられている。
【０１７８】
評価用チップ４００はさらに、上面に第２の電極パッド１１１ａ、１１１ｂを有している。
【０１７９】
半導体装置２００ｑは、また、ワイヤ２２４を有しており、ワイヤ２２４が第２の電極パッド１１１ａ、１１１ｂと第１の電極パッド１０３ａ、１０３ｂを接続している。
【０１８０】
このように、標本化部３０１は必ずしも半導体チップ２０３に設ける必要はなく、評価用チップ４００を別途用意し、標本化部３０１を評価用チップ４００に設けてもよい。
【０１８１】
このような構成とすることにより、半導体チップ２０３の回路２０３ａに、標本化部３０１を設けるスペースがない場合であっても、半導体装置２００ｑに標本化部３０１を設けることができる。
【０１８２】
また、半導体チップ２０３が標本化部３０１を有していない場合でも、半導体チップ２０３の設計変更をすることなく、半導体装置２００ｑに標本化部３０１を設けることができる。
【産業上の利用可能性】
【０１８３】
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１８４】
例えば、上記した実施形態では半導体チップとしてメモリチップを例示したが、ロジックチップであっても良い。
【符号の説明】
【０１８５】
１０３ａ、１０３ｂ  ：第１の電極パッド
１０５    ：接着部材
１０５ａ  ：制御部
１０７ａ、１０７ｂ  ：評価用パッド
１１１ａ、１１１ｂ  ：第２の電極パッド
１２１ａ、１２１ｂ  ：スタブ配線
１２５ａ、１２５ｂ  ：配線
１２７ａ、１２７ｂ  ：マーキング部
２００    ：半導体装置
２００ａ  ：半導体装置
２００ｂ  ：半導体装置
２００ｃ  ：半導体装置
２００ｄ  ：半導体装置
２００ｅ  ：半導体装置
２００ｆ  ：半導体装置
２００ｇ  ：半導体装置
２００ｈ  ：半導体装置
２００ｉ  ：半導体装置
２００ｊ  ：半導体装置
２００ｋ  ：半導体装置
２００ｌ  ：半導体装置
２００ｍ  ：半導体装置
２００ｎ  ：半導体装置
２００ｏ  ：半導体装置
２００ｐ  ：半導体装置
２００ｑ  ：半導体装置
２０１    ：配線基板
２０３    ：半導体チップ
２０３ａ  ：回路
２０５    ：評価用基板
２０５ａ  ：評価用基板
２０５ｂ  ：評価用基板
２１２ａ、２１２ｂ  ：辺
２１５    ：ワイヤ
２１６    ：半田ボール
２１７    ：ワイヤ
２１８    ：接着層
２１９    ：絶縁基材
２２０    ：封止体
２２０ａ  ：重複部
２２０ｂ  ：非重複部
２２１    ：絶縁膜
２２３ａ、２２３ｂ  ：接続パッド
２２４    ：ワイヤ
２２５    ：ランド部
２３０    ：露出部
２３０ａ、２３０ｂ  ：露出部
２３１    ：保護部材
２３１ａ、２３１ｂ  ：保護部材
２３３ａ、２３３ｂ  ：マーキング部
２３３ｃ、２３３ｄ  ：マーキング部
２３５ａ、２３５ｂ  ：開口部
２４１    ：保護部材
２５１    ：上面
３００    ：半導体装置
３０１    ：標本化部
３０３    ：Ａ−Ｄ変換部
３０５    ：波形記憶部
３０７    ：出力バッファ
３０９    ：サンプリングＣＬＫ生成部
３１１    ：トリガ回路
３１３    ：Ｉ／Ｏ回路
３１５    ：内部回路
３１７    ：デジタルデータ出力端子
３１９    ：変換部
３２１    ：記憶部
３２３    ：減衰器
３２５    ：増幅器
４００    ：評価用チップ
４０１    ：回路部
５０１    ：信号波形
５０３    ：タイミング
５０４    ：デジタルデータ
【図１】
2016057116.tif 000003
【図２】
2016057116.tif 000004
【図３】
2016057116.tif 000005
【図４】
2016057116.tif 000006
【図５】
2016057116.tif 000007
【図６】
2016057116.tif 000008
【図７】
2016057116.tif 000009
【図８】
2016057116.tif 000010
【図９】
2016057116.tif 000011
【図１０】
2016057116.tif 000012
【図１１】
2016057116.tif 000013
【図１２】
2016057116.tif 000014
【図１３】
2016057116.tif 000015
【図１４】
2016057116.tif 000016
【図１５】
2016057116.tif 000017
【図１６】
2016057116.tif 000018
【図１７】
2016057116.tif 000019
【図１８】
2016057116.tif 000020
【図１９】
2016057116.tif 000021
【図２０】
2016057116.tif 000022
【図２１】
2016057116.tif 000023
【図２２】
2016057116.tif 000024
【図２３】
2016057116.tif 000025
【図２４】
2016057116.tif 000026
【図２５】
2016057116.tif 000027
【図２６】
2016057116.tif 000028
【図２７】
2016057116.tif 000029