(57)【要約】      （修正有）【課題】密な間隔の遷移及び長いシーケンスの非遷移に対して書き込み電流パルスを最適化する。【解決手段】ディスクドライブ動的波形整形器（ＤＷＳ）書き込みドライバは、書き込み電流パルス用のベースライン出力電流を生成する書き込み電流ジェネレータ、及び異なる値を有するオーバーシュート電流を生成するオーバーシュート電流ジェネレータを含む。オーバーシュート電流は、ベースライン電流に追加され、オーバーシュート振幅（ＯＳＡ）の値は、書き込みデータ信号における遷移の周波数に応じて選択される。書き込みドライバは、遷移のパターンを検出する論理回路を含む。遷移が直接続く遷移は、公称より大きいＯＳＡを受信し、遷移が直接続かず且つ長いシーケンスの非遷移が先行しない遷移は、公称ＯＳＡを受信し、より長いシーケンスの非遷移の後の遷移は、公称より小さいＯＳＡを受信する。【選択図】図５
2016085781.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号及びデジタル書き込みデータ入力信号を受信して、前記デジタル書き込みデータ入力信号における遷移に対応するアナログ書き込み電流パルスを生成する書き込みドライバを含み、
前記書き込みドライバは、
前記書き込み電流パルス用のベースライン出力電流を生成する書き込み電流ジェネレータと、
前記ベースライン電流に追加されるオーバーシュート電流を生成するオーバーシュート電流ジェネレータであって、直接逐次遷移が無い遷移に応じた第１のオーバーシュート信号、及び連続遷移に応じた前記第１のオーバーシュート信号よりも大きい第２のオーバーシュート信号を前記デジタル書き込みデータ入力信号から生成する論理回路を含むオーバーシュート電流ジェネレータと
を含むディスクドライブ前置増幅器。
【請求項２】
前記論理回路は、前記デジタル書き込みデータ入力信号に対して、値Ｄ１を有する１クロックサイクル遅延レジスタ及び値Ｄ２を有する２クロックサイクル遅延レジスタを含む、請求項１に記載の前置増幅器。
【請求項３】
前記論理回路は、値Ｄを有する入力データビットを前記デジタル書き込みデータ入力信号から受信して、論理式（Ｄ  ＸＯＲ  Ｄ２）’に従って連続遷移を検出する、請求項２に記載の前置増幅器。
【請求項４】
前記論理回路は、所定数の非遷移に応じた前記第１のオーバーシュート信号よりも小さい第３のオーバーシュート信号を生成する、請求項１に記載の前置増幅器。
【請求項５】
前記論理回路は、遷移によって開始されるクロックサイクルカウンタ、及び所定のカウント値を有するクロックカウントレジスタを含み、前記論理回路は、前記クロックサイクルカウンタが前記レジスタ内の前記クロックカウントに等しい場合、前記第３のオーバーシュート信号を生成する、請求項４に記載の前置増幅器。
【請求項６】
前記論理回路は、前記デジタル書き込みデータ入力信号に対して、値Ｄ１を有する１クロックサイクル遅延レジスタ及び値Ｄ２を有する２クロックサイクル遅延レジスタを含み、前記クロックサイクルカウンタを論理式（Ｄ１  ＸＯＲ  Ｄ２）から開始する、請求項５に記載の前置増幅器。
【請求項７】
クロック信号及びデジタル書き込みデータ入力信号を供給するシステムエレクトロニクスと、
クロック信号及び前記デジタル書き込みデータ入力信号を受信して、前記デジタル書き込みデータ入力信号における遷移に対応するアナログ書き込み電流パルスを生成する書き込みドライバであって、
前記書き込みドライバは、
前記書き込み電流パルス用のベースライン出力電流を生成する書き込み電流ジェネレータと、
前記ベースライン電流に追加されるオーバーシュート電流を生成するオーバーシュート電流ジェネレータであって、直接逐次遷移が無い遷移に応じた第１のオーバーシュート信号、連続遷移に応じた前記第１のオーバーシュート信号よりも大きい第２のオーバーシュート信号、及び所定数の連続非遷移に応じた前記第１のオーバーシュート信号よりも小さい第３のオーバーシュート信号を前記デジタル書き込みデータ入力信号から生成する論理回路を含むオーバーシュート電流ジェネレータとを含む、書き込みドライバと、
前記書き込みドライバから前記書き込み電流パルスを受信する誘導コイルを含む書き込みヘッドと
を含む磁気記録ディスクドライブ。
【請求項８】
前記論理回路は、前記デジタル書き込みデータ入力信号に対して、値Ｄ１を有する１クロックサイクル遅延レジスタ及び値Ｄ２を有する２クロックサイクル遅延レジスタを含む、請求項７に記載のディスクドライブ。
【請求項９】
前記論理回路は、値Ｄを有する入力データビットを前記デジタル書き込みデータ入力信号から受信して、論理式（Ｄ  ＸＯＲ  Ｄ２）’に従って連続遷移を検出する、請求項８に記載のディスクドライブ。
【請求項１０】
前記論理回路は、遷移によって開始されるクロックサイクルカウンタ、及び所定のカウント値を有するクロックカウントレジスタを含み、前記論理回路は、前記クロックサイクルカウンタが前記レジスタ内の前記クロックカウントに等しい場合、前記第３のオーバーシュート信号を生成し、前記クロックサイクルカウンタを論理式（Ｄ１  ＸＯＲ  Ｄ２）から開始する、請求項８に記載のディスクドライブ。
【請求項１１】
前記システムエレクトロニクスは前記書き込みドライバにシリアルデータを供給し、前記クロックカウントレジスタ内の前記所定のカウント値は、前記システムエレクトロニクスから前記レジスタにプログラム化されている、請求項１０に記載のディスクドライブ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に、磁気記録ハードディスクドライブ（ＨＤＤ）に関し、より詳細には、ディスクに書き込まれるべきデータにおける遷移の周波数に応じてアナログ書き込み電流パルスを最適化するＨＤＤに関する。
【背景技術】
【０００２】
ＨＤＤは典型的に、ＨＤＤ用の多くのエレクトロニクス及びファームウェアを含む典型的にシステムオンチップ（ＳＯＣ）である主集積回路を含む。ＳＯＣは、ディスクに書き込まれるべきデジタルデータを受信して、そのデータを読み取り前置増幅器／書き込みドライバ集積回路（前置増幅器ＩＣ）に転送する。前置増幅器ＩＣは典型的に、ディスク上の選択データトラックに読み書きヘッドを移動させるアクチュエータのアーム上に設置される。書き込みヘッドによって書き込まれるべきデータを、ＳＯＣから前置増幅器ＩＣに送信し、書き込みドライバは、ディスク上の記録層の磁気媒体を選択的に磁化することによってデータを書き込む書き込みヘッドにおける誘導コイルに加えられるアナログ書き込み電流パルスを生成する。前置増幅器ＩＣ内のレジスタを設定して、書き込みパルスのオーバーシュート振幅（ＯＳＡ）及びベースライン書き込み電流の大きさ（Ｉｗ）を調整することができる。
【０００３】
ある特定のデータビットパターンは、適切な書き込み電流パルスの生成に困難を引き起こす。連続クロックサイクルにおける遷移などの密な間隔の遷移では、媒体を飽和させるのに十分な磁束を生成する、公称より大きいＯＳＡを必要とする。長いシーケンスの非遷移（連続データ０又は連続データ１）を有するデータパターンでは、遠トラック消去（ＦＴＥ）を防止又は最小化する、公称より小さいＯＳＡを必要とする。書き込まれるトラック以外のトラックに書き込み磁場（フリンジ磁場と呼ばれる）の外側部分が重なる、トラックに書き込みヘッドが書き込んでいる場合、書き込みヘッドからの書き込み磁場はデータトラックよりも広いので、ＦＴＥが生じる。フリンジ磁場に起因するデータ劣化は、書き込まれるトラックから比較的遠いトラックの範囲にわたって及ぶ場合がある。ＦＴＥは、磁気シールドで発生して書き込みヘッドの磁極を返す磁壁に起因する可能性が最も高い。長いシーケンスの非遷移に対してＯＳＡが大きすぎる場合、ＦＴＥが生じることが分かっている。図１は、ＦＴＥを示す略図である。
【０００４】
必要なものは、密な間隔の遷移及び長いシーケンスの非遷移に対して書き込み電流パルスを最適化するのに様々なレベルのＯＳＡを生成することができる書き込みドライバを有するＨＤＤである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、書き込み電流パルス用のベースライン出力電流を生成する書き込み電流ジェネレータ、及び異なる値を有するオーバーシュート電流を生成するオーバーシュート電流ジェネレータを含むディスクドライブ動的波形整形器（ＤＷＳ）書き込みドライバに関する。オーバーシュート電流は、ベースライン電流に追加され、オーバーシュート振幅（ＯＳＡ）の値は、書き込みデータ信号における遷移の周波数に応じて選択される。書き込みドライバは、遷移のパターンを検出する論理回路を含む。遷移が直接続く遷移は、公称より大きいＯＳＡ１を受信し、遷移が直接続かず且つ長いシーケンスの非遷移が先行しない遷移は、公称ＯＳＡ２を受信し、より長いシーケンスの非遷移の後の遷移は、公称より小さいＯＳＡ３を受信する。これにより、大きいＯＳＡ値は、密な間隔の遷移に対して媒体を飽和させるのに十分な磁束を生成することができ、小さいＯＳＡ値は、長いシーケンスの非遷移に対してＦＴＥを防止又は最小化することができる。
【０００６】
本発明の特性及び利点を更によく理解するために、添付図面と照合して次の詳細な説明を参照すべきである。
【図面の簡単な説明】
【０００７】
【図１】遠トラック消去（ＦＴＥ）の問題を示す略図である。
【図２】磁気記録ハードディスクドライブのヘッド／ディスク組立体（ＨＤＡ）の上面図である。
【図３】本発明の実施形態による動的波形整形（ＤＷＳ）書き込みドライバを含む読み書き（Ｒ／Ｗ）前置増幅器ＩＣを有するディスクドライブの選択部品を示すブロック図である。
【図４】本発明の実施形態によるＤＷＳ書き込みドライバの選択部品を示すブロック図である。
【図５】本発明の実施形態によるオーバーシュート電流ジェネレータの論理を示す書き込みドライバのブロック図である。
【図６】本発明の実施形態によるオーバーシュート電流ジェネレータの論理を示すタイミング図である。
【発明を実施するための形態】
【０００８】
図２は、本発明の実施形態を含むことができるハードディスクドライブ１０のヘッド／ディスク組立体（ＨＤＡ）の上面図である。ディスクドライブ１０は、上部ディスク１６を含む大量のディスクを支持するスピンドル１４を支持する硬質ベース１２を含む。曲線矢印１７で示す方向にディスクを回転させるスピンドルモータ（図示せず）によって、スピンドル１４を回転させる。ディスクドライブ１０は、回転軸４１でベース１２に回転可能に装着された回転アクチュエータ組立体４０も含む。アクチュエータ組立体４０は、ベース１２に固定された磁石組立体４２とボイスコイル４３とを含むボイスコイルモータ（ＶＣＭ）アクチュエータである。制御回路（図示せず）によって通電されると、ボイスコイル４３は、移動して、取り付けアーム２２及びロードビーム組立体２０を有するＥブロック２４を回転させ、ディスク上のデータトラックにヘッド２９を位置決めする。各ロードビーム組立体２０は、読み書きヘッド２９に接続する多数の導電線又は配線３２を有する集積リードサスペンション（ＩＬＳ）３０を有する。配線３２は、一端で、読み書きヘッド２９に接続し、短い可撓ケーブルを介して他端で、Ｅブロック２４の側に固定された読み取り前置増幅器／書き込みドライバ集積回路（前置増幅器ＩＣ）５０に接続する。前置増幅器ＩＣ５０は、ベース１２の裏側に典型的に設置されるディスクドライブのシステムオンチップ（ＳＯＣ）（図示せず）から書き込みデータ入力信号を受信する。可撓ケーブル５２によって、ＳＯＣを前置増幅器ＩＣ５０に接続する。
【０００９】
図３は、本発明の実施形態による動的波形整形（ＤＷＳ）書き込みドライバ６０を含む読み書き（Ｒ／Ｗ）前置増幅器ＩＣ５０を有するディスクドライブ１０の選択部品を示すブロック図である。前置増幅器ＩＣ５０は典型的に、プログラム化アクティブポートを選択する回路マルチプレクサに多数の読み書きポートを接続する、ディスクドライブに含まれる各ヘッドに対する１つの前置増幅器ポートを有する。前置増幅器ＩＣ５０は、ディスクドライブで使用される標準的な通信技法を用いてシステムオンチップ（ＳＯＣ）７０にデータ信号を送受信する。ＳＯＣ７０は、デジタル書き込みデータを前置増幅器ＩＣ５０に送信する。ＳＯＣ７０は、前置増幅器ＩＣ５０にクロック（ｃｌｋ）信号も送信し、この図では、読み取りデータ経路上で多重化されるように示されている。ＳＯＣ７０は、前置増幅器ＩＣ５０の機能を制御するパラメータ用の値を有するレジスタ（図示せず）を設定するのに使用される前置増幅器ＩＣ５０にシリアルデータを送信してもよい。ＤＷＳ書き込みドライバ６０は、デジタル書き込みデータ信号を受信して、書き込みヘッドにアナログ書き込み電流パルスを生成する。
【００１０】
図４は、本発明の実施形態によるＤＷＳ書き込みドライバ６０の選択部品を示すブロック図である。ＤＷＳ書き込みドライバ６０は、書き込み電流ジェネレータ６２及びオーバーシュート電流ジェネレータ６４を含む。ＳＯＣ７０からのシリアルデータを用いて設定されるＤＷＳ書き込みドライバ６０内のレジスタ（図示せず）は、電流ジェネレータ６２、６４の機能に影響を及ぼす。書き込み電流ジェネレータ６２は、先行技術で既知の方法で、デジタル書き込みデータ信号を受信して、レジスタ（図示せず）に設定されたパラメータに応じた振幅を用いて線６２ａ上のアナログベースライン電流Ｉｗを生成する。オーバーシュート電流ジェネレータ６４は、後述の方法で、デジタル書き込みデータ信号及びクロック信号を受信して、入力デジタル書き込みデータにおけるシーケンスの遷移に依存する振幅を用いて線６４ａ上のアナログオーバーシュート電流を生成する。波形整形器６６は、ベースライン電流をオーバーシュート電流に追加して、書き込みヘッドの誘導コイルに、適当な符号付きの完全な書き込みドライバアナログ出力パルスを生成する。
【００１１】
本発明の実施形態では、デジタル入力書き込みデータストリームにおける遷移の周波数に応じて多数のオーバーシュート振幅（ＯＳＡ）レベルのうちの１つを選択するオーバーシュート電流ジェネレータを使用する。図５の論理図及び図６のタイミング図を用いて、オーバーシュート電流ジェネレータの動作を説明する。
【００１２】
ＳＯＣは、前置増幅器ＩＣ５０に送信されるクロック（ｃｌｋ）信号を生成し、図６のタイミング図の上部で示すように、周波数を２倍にして、各ビット周期内で１つの正遷移および１つの負遷移を得ることができる。より低い周波数をＳＯＣから前置増幅器ＩＣに伝送できることにより、帯域幅伝送要件を下げるのに役立つ。図３に示すように、読み取り経路を介して、このクロック信号を多重化することができる。論理は、書き込み電流オーバーシュート要件の過去の測定値で決めることができ、この実施形態では、１）１Ｔルックアヘッド（１ＴＬＡ）、又は２）ルックバックの２つのクラスのうち１つであることができ、１Ｔは最短ビットの継続時間である。ルックバックを、２ａ）短いルックバック（Ｎ１ＴＬＢ）及び２ｂ）長いルックバック（Ｎ２ＴＬＢ）のサブクラスに更に分割することができる。従って、２つのクラス及び２つのルックバックサブクラスに対して、単純化した論理を生成することができる。
【００１３】
図５は、ＤＷＳアーキテクチャ及び論理実装形態用のブロック図を示す。図６は、ＤＷＳアーキテクチャの異なる部分用の関連信号を示し、アナログ書き込みドライバ出力パルスを下部に示し、書き込み電流ジェネレータは、ベースライン電流±Ｉｗを生成し、オーバーシュート電流ジェネレータは、３つの異なるレベルのＯＳＡを生成する。ディスクドライブシステムにおいて典型的であるように、データ信号記録処理では、非ゼロ復帰（ＮＲＺ）を使用しており、図６の１番目（Ｃｌｋ）及び３番目の線（Ｄａｔａ、Ｄ）に示すように、クロック信号と同期して、１は遷移を表現し、０は非遷移を表現する。このタイミング図では、値Ｄは、バッファ型入力データであり、値Ｄ１、Ｄ２は、データの遅延高低値を再生するクロックトリガ入力によって時間で順序付けされたデータ値であり、これらの遅延信号を使用して最小ビット間隔（１Ｔ）用のＯＳＡ１レベルを設定する。信号（Ｄ  １０１、Ｄ１  １０２及びＤ２  １０４）と関連して、クロックカウンタ２００を使用して、比較器２０３でクロックカウントレジスタ１（ＣＣＲ１）２０２と比較し、比較器２０５でクロックカウントレジスタ２（ＣＣＲ２）２０４と比較して、追加のＯＳＡレベルを設定する。３つのＯＳＡレベルを論理の異なる部分で定義し、ＯＳＡ１を１ＴＬＡ論理で定義し、ＯＳＡ２及びＯＳＡ３をＣＣＲ１及びＮ１ＴＬＢ論理で定義し、ＯＳＡ２を公称デフォルト値とみなす。ＯＳＡ１の場合、１ＴＬＡ遅延ゲートルックアヘッドブロック１１０の入力は、論理式ＯＳＡ１＝（Ｄ  ＸＯＲ  Ｄ２）’で決まり、Ｄ及びＤ２の状態が両方とも等しい（低い又は高い）場合、値は１である。ＤとＤ２との間の時間に決められた一致間隙データ遷移１は、１ＴＬＡ１１０の出力を利用して、公称値ＯＳＡ２よりも非常に大きい適当なＯＳＡ１レベルを設定することができる。ＯＳＡ２の場合、ＣＣＲ１  ２０２用の事前プログラム化値よりも小さい遷移カウントは、Ｎ１カウントルックバック（Ｎ１ＴＬＢ）ブロック２０６を利用し、一旦ＣＣＲ１の値がカウンタ２００に等しくなると、Ｎ１ＴＬＢ２０６は、カウンタ２００の値が現在ＣＣＲ１  ２０２の値以上であることを示す高い値をラッチする。ＣＣＲ１  ２０２の値は、常時１Ｔ以上である。ＯＳＡ３の場合、ＣＣＲ１  ２０２用の値以上の遷移カウントは、公称ＯＳＡ２値よりも低い値であるＯＳＡ３の適用を決める。従って、ＯＳＡ３値は、遷移間で最長時間のＯＳＡレベルである。この実装形態の場合、図６のタイミング図の１番下の線（書き込みドライバ出力）で示すように、１ＴＬＡ論理「真」は、ＯＳＡ２及びＯＳＡ３よりも高い優先順位を有する。同様に、Ｎ２カウントルックバック（Ｎ２ＴＬＢ）ブロック２０８を利用することによって、追加のＯＳＡレベルを適用することもでき、一旦ＣＣＲ２  ２０４の値がカウンタ２００に等しくなると、Ｎ２ＴＬＢ２０８は、カウンタ２００の値が現在ＣＣＲ２  ２０４の値以上であることを示す高い値をラッチする。この実施形態の説明のために、ＣＣＲ２  ２０４を使用しないが、追加のＯＳＡレベルのために利用することができる。
【００１４】
両方のＮ１ＴＬＢ及びＮ２ＴＬＢの場合、ＣＣＲ１  ２０２及びＣＣＲ２  ２０４用のカウント値を、シリアル経路を介してＳＯＣ（図３）から論理にプログラム化することができる。書き込み遷移は、カウンタをリセット（ＲＳＴ）して、論理式ＲＳＴ＝Ｄ１  ＸＯＲ  Ｄ２で、クロックサイクルの計数を開始する。従って、遷移無しの事前選択数のクロックサイクルに今度の遷移が続く、即ち、事前選択数の非遷移（連続データ０又は連続データ１）の場合、ルックバック論理は、ＯＳＡ２及びＯＳＡ３用の条件を決める。図６は、正のＯＳＡ１  １２０及び負のＯＳＡ１  １２１の両方の遷移に対する最小１Ｔ間隔に遷移時間が等しい場合、公称より大きいオーバーシュートをＯＳＡ１で示す。公称オーバーシュートの場合、３未満の連続非遷移に対して、負のＯＳＡ２  １２２が生じ、正の場合は示していない。これは、例えば、値３に対してＣＣＲ１  ２０２が設定された場合に生じる。公称より小さいオーバーシュートの場合、２を超える連続非遷移に対して、正のＯＳＡ３  １２５及び１２６が生じ、負の遷移に対して、１２９として示してある。これは、例えば、３以上の値に対して設定されたＣＣＲ１  ２０２をＯＳＡ３論理が利用する場合に生じる。別の例（図示せず）では、ＣＣＲ２  ２０４を利用することによって第４のレベルのオーバーシュートを定義することができる。２つのルックバックレジスタを図５に示してあるが、わずか１つのレジスタ又は２つを超えるレジスタを有することは、本発明の範囲内であり、何れの場合でも、異なる時間の長さの遷移に対して、追加レベルのＯＳＡ値を使用することができる。ＯＳＡ論理／デジタル・アナログ変換器（ＤＡＣ）２１０は、適当なＯＳＡを選択して、書き込み電流ジェネレータ６２からアナログベースライン電流に追加されるアナログオーバーシュート電流を生成する。
【００１５】
従って、上述のように、遷移が直接続く遷移は、公称より大きいＯＳＡ１を受信し、遷移が直接続かず且つ長いシーケンスの非遷移が先行しない遷移は、公称ＯＳＡ２を受信し、より長いシーケンスの非遷移の後の遷移は、公称より小さいＯＳＡ３を受信する。これにより、大きいＯＳＡ値は、密な間隔の遷移に対して媒体を飽和させるのに十分な磁束を生成することができ、小さいＯＳＡ値は、長いシーケンスの非遷移に対してＦＴＥを防止又は最小化することができる。図６のタイミング図で示され、図５に描かれた前置増幅器ＩＣにおける論理は、デジタル入力書き込みデータストリームにおける遅延ブロックを使用して多数のＯＳＡのうちの１つを選択することができる多くの可能な実装形態のうちの１つである。
【００１６】
本発明は、好適な実施形態を参照して特に示され説明されているけれども、本発明の精神と範囲から逸脱することなく形態及び詳細の様々な変更を行うことができることは当業者に明らかになるであろう。従って、開示発明は、単に例示であり、添付の特許請求の範囲に規定されるような範囲のみに限定されるものと考えられるべきである。
【符号の説明】
【００１７】
１０  ハードディスクドライブ
１２  ベース
１４  スピンドル
１６  上部ディスク
１７  矢印
２０  ロードビーム組立体
２２  アーム
２４  Ｅブロック
２９  ヘッド
３０  リードサスペンション
３２  配線
４０  回転アクチュエータ組立体
４１  回転軸
４２  磁石組立体
４３  ボイスコイル
５０  前置増幅器ＩＣ
５２  可撓ケーブル
６０  ＤＷＳ書き込みドライバ
６２  書き込み電流ジェネレータ
６２ａ、６４ａ  線
６４  オーバーシュート電流ジェネレータ
６６  波形整形器
７０  システムオンチップ（ＳＯＣ）
１１０  １ＴＬＡ遅延ゲートルックアヘッドブロック
２００  クロックカウンタ
２０２  クロックカウントレジスタ１
２０３、２０５  比較器
２０４  クロックカウントレジスタ２
２０６  Ｎ１カウントルックバック（Ｎ１ＴＬＢ）ブロック
２０８  Ｎ２カウントルックバック（Ｎ２ＴＬＢ）ブロック
２１０  ＯＳＡ論理／デジタル・アナログ変換器（ＤＡＣ）
【図１】
2016085781.tif 000003
【図２】
2016085781.tif 000004
【図３】
2016085781.tif 000005
【図４】
2016085781.tif 000006
【図５】
2016085781.tif 000007
【図６】
2016085781.tif 000008
【外国語明細書】
2016085781000001.pdf