(57)【要約】【課題】高周波回路などの特定の機能を有する基板設計においても、既存の回路基板のブロックを流用した基板設計を可能とする。【解決手段】本発明の基板流用装置は、基板情報をライブラリ化するライブラリ化部と、ライブラリ化した前記基板情報を基板設計に流用する流用部とを有し、前記ライブラリ化部は、基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して、前記基板情報をライブラリ化し、前記流用部は、流用先の前記基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して、前記基板情報を流用する。【選択図】      図２
2016095774.tif 000002
【特許請求の範囲】
【請求項１】
基板情報をライブラリ化するライブラリ化部と、ライブラリ化した前記基板情報を基板設計に流用する流用部とを有し、
前記ライブラリ化部は、基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して、前記基板情報をライブラリ化し、
前記流用部は、流用先の前記基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して、前記基板情報を流用する、基板流用装置。
【請求項２】
前記特定領域は、ＲＦ領域または電源領域またはＧＮＤ領域を含む、請求項１記載の基板流用装置。
【請求項３】
前記基板図は、基板パタン図もしくは基板回路図を含む、請求項１または２記載の基板流用装置。
【請求項４】
前記基板情報は、前記基板パタン図の基板設計情報と前記基板回路図の回路設計情報を含む、請求項３記載の基板流用装置。
【請求項５】
前記基板設計情報は、前記基板パタン図に実装する電子部品の特性や配置や接続や、配線の幅や引き回しや接続や、接地や、周波数情報を含む、請求項４記載の基板流用装置。
【請求項６】
前記周波数情報は、動作周波数や周波数帯を含む、請求項５記載の基板流用装置。
【請求項７】
前記回路設計情報は、前記基板設計情報の元となる、電子素子の特性や配置や接続を含む、請求項４から６の内の１項記載の基板流用装置。
【請求項８】
前記基板パラメータは、基板の層情報である層構成やビア構成や層厚や材質を含む、請求項１から７の内の１項記載の基板流用装置。
【請求項９】
基板情報をライブラリ化し、ライブラリ化した前記基板情報を基板設計に流用する基板流用方法において、
基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して前記基板情報をライブラリ化し、
流用先の前記基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して前記基板情報を流用する、基板流用方法。
【請求項１０】
前記特定領域は、ＲＦ領域または電源領域またはＧＮＤ領域を含む、請求項９記載の基板流用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、既存の回路基板のブロックを流用して基板設計を行う技術に関する。
【背景技術】
【０００２】
昨今の電子機器の目覚ましい進歩に伴い、アナログ・デジタルの混合基板の増加による回路・基板設計の複雑化や基板の多層化が増々進んでいる。さらに、製品サイクルの短縮化により、設計期間の短縮化が求められている。
【０００３】
また、信号の高速化、大容量化に伴い、デジタル回路に使用されるデジタルＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の益々の高集積化、高機能化、高速化により、多くの入出力ピンを持つＩＣが使用されるようになっている。そして、これらのＩＣの引き出し配線は、微細化、複雑化、高速化している。
【０００４】
使用される信号の周波数が高くなることで、単純にＩＣを実装し配線を接続しただけでは、回路を安定に動作させることが難しくなっている。そのため、配線長の長いクロック信号ラインで起きる反射、電源やグラウンド・プレーンが引き起こすノイズ、バイパスコンデンサの実装位置による共振特性の変化など、高速化に伴う多くの問題に対処するためには、アナログ的な回路の知識が必要となっている。
【０００５】
さらに、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）回路や電源回路等のアナログ技術を用いる回路基板設計では、安定的に電気特性を満たす回路基板を作り上げるまでには多くの工数が必要である。このため、既に実績のある回路基板のブロックを流用して設計することは、効率的な手段である。既存の回路基板のブロックを流用して基板設計を行う方法が、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２５６２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された基板設計の方法には、以下の課題があった。
【０００８】
既存の回路基板のブロックの各層の基板情報を参照しながら基板設計を行なう場合、パタン形状、配線引き出し、ビア（以下、ＶＩＡと称す）位置等に微秒なズレが生じると、所望の回路特性が得られなくなる。特に、分布定数で高周波特性が決定付けられるＲＦ基板設計においては、前記のズレが生じてしまうと伝送線路の周波数特性が変わり、特定の周波数で調整された特性を再現することができなくなる。
【０００９】
例えば、バイパスコンデンサの位置や実装方向や定数、多ピンＩＣのパッドからの配線の引き出し方、ＲＦ回路のストリップラインの引き方、ストリップラインの引き方によるマッチング定数の変化、接地（以下、ＧＮＤと称す）の取り方としてのＶＩＡ数やＶＩＡ位置やＧＮＤ層の設定などは、微妙なズレがギガヘルツ（以下、ＧＨｚと称す）帯以上のＲＦ特性に影響を及ぼす。特許文献１に開示された基板設計の方法は、上記の課題に対処することができなかった。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、高周波回路などの特定の機能を有する基板設計においても、既存の回路基板のブロックを流用した基板設計を可能とすることにある。
【課題を解決するための手段】
【００１１】
本発明による基板流用装置は、基板情報をライブラリ化するライブラリ化部と、ライブラリ化した前記基板情報を基板設計に流用する流用部とを有し、前記ライブラリ化部は、基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して、前記基板情報をライブラリ化し、前記流用部は、流用先の前記基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して、前記基板情報を流用する。
【００１２】
本発明による基板流用方法は、基板情報をライブラリ化し、ライブラリ化した前記基板情報を基板設計に流用する基板流用方法において、基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して前記基板情報をライブラリ化し、流用先の前記基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して前記基板情報を流用する。
【発明の効果】
【００１３】
本発明によれば、高周波回路などの特定の機能を有する基板設計においても、既存の回路基板のブロックを流用した基板設計が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態の基板流用装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態の基板流用方法の手順を示すフローチャートである。
【図３】本発明の第２の実施形態の基板流用装置の構成を示すブロック図である。
【図４】本発明の第２の実施形態の基板流用装置のライブラリ化部の構成を示すブロック図である。
【図５】本発明の第２の実施形態の基板流用装置の流用部の構成を示すブロック図である。
【図６】本発明の第２の実施形態の基板流用方法のライブラリ化の手順を示すフローチャートである。
【図７】基板パタン図上でライブラリ化したいブロックを設定した例を示す。
【図８】基板パタン図上でライブラリ化したいブロックを設定した例を示す。
【図９】本発明の第２の実施形態の基板流用方法のライブラリ化の手順を示すフローチャートである。
【図１０】基板回路図上でライブラリ化したいブロックを設定した例を示す。
【図１１】本発明の第２の実施形態の基板流用方法のライブラリ化した基板情報を流用する手順を示すフローチャートである。
【図１２】本発明の第２の実施形態でライブラリ化した基板情報を流用して基板設計する手順を示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態の基板流用装置の構成を示すブロック図である。本実施形態の基板流用装置１は、基板情報をライブラリ化するライブラリ化部２と、ライブラリ化した前記基板情報を基板設計に流用する流用部３とを有する。
【００１６】
さらに、ライブラリ化部２は、基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して、前記基板情報をライブラリ化する。さらに、流用部３は、流用先の前記基板パラメータと流用元のライブラリ化した前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して、前記基板情報を流用する。
【００１７】
図２は、本実施形態の基板流用装置１による基板流用方法の手順を示すフローチャートである。本実施形態の基板流用方法は、基板情報をライブラリ化し、ライブラリ化した前記基板情報を基板設計に流用する基板流用方法である。
【００１８】
さらに、基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し（ステップＳ０１）、前記基板情報の特定の機能に対応する特定領域を指定し（ステップＳ０２）、基板パラメータを付与して（ステップＳ０３）、前記基板情報をライブラリ化する（ステップＳ０４）。さらに、流用先の基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し（ステップＳ０５）、比較結果に応じて前記特定領域を修正して（ステップＳ０６）、前記基板情報を流用する（ステップＳ０７）。
【００１９】
本実施形態によれば、高周波回路などの特定の機能を有する基板設計においても、既存の回路基板のブロックを流用した基板設計が可能となる。
（第２の実施形態）
図３は、本発明の第２の実施形態の基板流用装置の構成を示すブロック図である。本実施形態の基板流用装置１０は、入力部４０とライブラリ化部２０と流用部３０とを有する。
【００２０】
入力部は、ライブラリ化したいブロックを予め設定した基板図や、基板図に対応した基板情報や、基板の層情報を有する基板パラメータを入力する。
【００２１】
ライブラリ化部２０は、基板情報をライブラリ化する。すなわち、基板図上で予め設定されたライブラリ化したいブロックに応じた基板情報を抽出し、基板情報のＲＦに対応するＲＦ領域を指定し、基板パラメータを付与して、基板情報をライブラリ化する。
【００２２】
流用部３０は、ライブラリ化した基板情報を基板設計に流用する。すなわち、流用先の基板パラメータや基板情報と、流用元のライブラリ化した基板パラメータや基板情報とを比較し、比較結果に応じて前記ＲＦ領域を修正して、基板情報を流用する。
【００２３】
基板図は、基板パタン図や基板回路図を含む。基板情報は、基板パタン図に対応した基板設計情報と、基板回路図に対応した回路設計情報を含む。
【００２４】
基板設計情報とは、実装する電子部品の特性や配置や接続や、配線の幅や引き回しや接続や、接地、および周波数情報の、基板パタン図に対応したデータである。周波数情報とは、動作周波数や周波数帯などの情報を含む。よって、基板設計情報から基板パタン図を作製することができる。
【００２５】
回路設計情報とは、基板設計情報の元となる、電子素子の特性や配置や接続や接地などの、基板回路図に対応したデータである。よって、回路設計情報から基板回路図を作製することができる。
【００２６】
基板パラメータは、基板の層情報を含む。層情報とは、層構成やビア構成や層厚や材質などの情報を含む。基板パラメータにより、基板がＲＦ用基板か否かを判定することができる。
【００２７】
本実施形態の基板流用装置１０をさらに詳しく説明する。
【００２８】
入力部４０には、ライブラリ化したいブロックを予め設定した基板図や、基板図に対応した基板情報のデータや、基板の層情報を有する基板パラメータが入力される。
【００２９】
図４は、ライブラリ化部２０の構成を示すブロック図である。ライブラリ化部２０は、基板情報抽出部２１と高周波領域指定部２２とライブラリ化処理部２３とを有する。
【００３０】
基板情報抽出部２１は、入力部４０で入力された基板図に予め設定されたライブラリ化したいブロックから、このブロックに対応したライブラリ化する基板情報を抽出する。このために基板情報抽部２１は、設定したブロック中に不要な配線パタンや配線層などの不要部分があるか否かを判定する。不要な配線パタンや配線層とは、配線の両端が基板上の部品と非接続の配線や、ブロックの機能に必要ない配線層等である。不要部分がある場合、不要部分を削除する。これにより、ライブラリ化に必要な基板情報を抽出することができる。
【００３１】
高周波領域指定部２２は、基板がＲＦに対応した基板であるか否かを判定する。すなわち、入力部４０に入力された基板情報に基づいて、当該基板の動作周波数がＧＨｚ帯以上で、分布定数により特性が決まる場合は「ＲＦ基板」と判定する。高周波領域指定部２２は、さらに基板情報に基づいて、設定されたブロック内でＲＦに対応する範囲を指定する。ＲＦ領域は、ＲＦのストリップラインやマイクロストリップライン等の配線が含まれる領域である。この領域は、流用時に基板の周波数や層構成などが異なる場合には変更が必要な部分であるため、ライブラリ化時に予め指定するものである。
【００３２】
さらに、高周波領域指定部２２は、指定したＲＦ領域ごとの基板情報に、周波数情報（例えば、動作周波数１９５０ＭＨｚ等）を流用元情報として付与する。
【００３３】
ライブラリ化処理部２３は、ＲＦに対応する範囲を指定した抽出した基板情報に基板パラメータを流用元の情報として付与し、ライブラリとして保存する。
【００３４】
図５は、流用部３０の構成を示すブロック図である。流用部３０は、高周波判定部３１と比較部３２と修正部３３と流用処理部３４とを有する。
【００３５】
高周波判定部３１は、ライブラリ化されたブロックの基板情報を流用しようとする流用先の基板パラメータを入力部４０から得て、基板パラメータに基づいて、流用先の基板がＲＦ用基板か否かを判定する。ＲＦ回路でないデジタル回路基板の場合、動作周波数が低いので、そのままライブラリ化されたブロックの基板情報を流用することができるため、流用処理部３４にて流用に移行する。
【００３６】
比較部３２は、高周波判定部３１で流用先の基板がＲＦ用基板と判定された場合、基板パラメータに基づいて、流用先の基板の層構成と流用元の層構成が同じであるか否かを判定する。さらに、基板情報に基づいて、流用先の周波数帯と流用元の周波数帯とが同じであるか否かを判定する。層構成や周波数帯が同じである場合、ライブラリ化されたブロックの基板情報をそのまま流用することができるため、流用処理部３４にて流用に移行する。
【００３７】
修正部３３は、層構成もしくは周波数帯が異なる場合、ライブラリ化されたブロック内のＲＦ領域の配線を見直す。すなわち、ＲＦ領域内のストリップラインやマイクロストリップラインの寸法などを、流用先の仕様に合うように計算して修正する。
【００３８】
流用処理部３４は、流用先の層構成や周波数帯が同じである流用元ライブラリのブロックの基板情報、もしくは、流用元ライブラリのＲＦ領域の配線を修正した基板情報を、基板設計に流用する。
【００３９】
本実施形態の基板流用装置１０は、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）やサーバなどの情報機器とすることができる。情報機器は、演算資源であるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、記憶資源であるメモリやＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、入力資源であるキーボードやマウスやタッチパネル、表示資源であるディスプレイ、などを有する。ＣＰＵでプログラムを動作させ、これらを用いることにより、基板流用装置１０を構成する各部を実現することができる。
【００４０】
本実施形態の基板流用装置１０のライブラリ化の手順は、基板図上で予め設定されたライブラリ化したいブロックに応じた基板情報を抽出し、基板情報のＲＦに対応するＲＦ領域を指定し、基板パラメータを付与して、基板情報をライブラリ化する。また、本実施形態の基板流用方法の流用の手順は、流用先の基板パラメータおよび基板情報と、流用元のライブラリ化された基板パラメータと基板情報と、を比較し、比較結果に応じてＲＦ領域を修正して、基板情報を流用する。
【００４１】
本実施形態の基板流用方法の、基板情報のライブラリ化の手順と、基板情報の流用の手順とを、フローチャートを用いて、さらに詳しく説明する。
【００４２】
図６は、本実施形態の基板流用装置のライブラリ化の手順を示すフローチャートである。図６では、基板図として基板パタン図上で予め設定されたブロックに該当する基板情報をライブラリ化する。
【００４３】
図６のフローチャートは、ライブラリ化したいブロックが予め設定された基板パタン図とこれに対応した基板設計情報と基板パラメータとが入力部４０に入力されて、開始となる。
【００４４】
図７と図８とは、入力部４０に入力される基板図の例として、ライブラリ化したいブロックが予め設定された基板パタン図の例を示す。図７と図８とは、４層の多層基板を例としている。また、図８は、基板に実装する部品を表示する参照層を含む場合を示す。図７や図８の白実線で示した設定ブロックのように、多層基板の表層および表層以下の層においてライブラリ化したいブロックの領域が設定されている。
【００４５】
ステップＳ１１では、基板情報抽出部２１は、ライブラリ化したいブロックが予め設定された基板パタン図や、基板パタン図に対応した基板設計情報のデータや、基板の層情報を有する基板パラメータを、入力部４０より取得する。
【００４６】
ステップＳ１２では、基板情報抽出部２１は、設定されたブロック中に不要な配線パタンや配線層などの不要部分があるか否かを判定する。不要な配線パタンや配線層とは、配線の両端が基板上の部品と非接続の配線や、ブロックの機能に必要ない配線層等である。ステップＳ１２がＹＥＳの場合、ステップＳ１３に進む。ステップＳ１２がＮＯの場合、ステップＳ１４に進む。
【００４７】
ステップＳ１３では、基板情報抽出部２１は、設定したブロック中の不要な配線パタンや配線層などの不要部分を削除する。これにより、ライブラリ化に必要な基板設計情報を、設定したブロックより抽出する。なお、基板パタン図のＧＮＤ層は、ＲＦ信号ラインでのインピーダンス管理で用いられるＧＮＤ抜きやＶＩＡ強化等が実施されている為、削除せずにライブラリ化の対象とする。
【００４８】
ステップＳ１４では、高周波領域指定部２２は、基板がＲＦに対応した基板であるか否かを判定する。すなわち、基板設計情報に基づいて、当該基板の動作周波数がＧＨｚ帯以上で、分布定数により特性が決まる場合は「ＲＦ基板」と判定する。ステップＳ１４がＹＥＳの場合、ステップＳ１５に進む。ステップＳ１４がＮＯの場合、ステップＳ１７に進む。
【００４９】
ステップＳ１５では、高周波領域指定部２２は、基板設計情報に基づいて、設定したブロック内でＲＦに対応する範囲を指定する。ＲＦに対応する範囲とは、図７や図８の白破線で囲まれたＲＦ領域に対応し、ＲＦのストリップラインやマイクロストリップライン等の配線が含まれる領域である。この領域は、流用時に基板の周波数や層構成などが異なる場合には変更が必要な部分であるため、ライブラリ化時に予め指定するものである。また、この配線層の直下の層はインピーダンス管理のために抜き層となっているため、同様のＲＦ領域を指定する。
【００５０】
ステップＳ１６では、高周波領域指定部２２は、指定したＲＦ領域ごとに、周波数情報（例えば、動作周波数１９５０ＭＨｚ等）を流用元情報として付与する。
【００５１】
ステップＳ１７では、基板情報抽出部２１は、設定したブロックのライブラリの対象となる回路設計情報を抽出する。すなわち、基板パタン図に対応する基板回路図の回路設計情報を入力部４０から入手し、基板パタン図に設定されたブロック内の部品やネット（配線の接続）に該当する基板回路図の回路設計情報を参照して回路設計情報を抽出し、基板設計情報と共に回路設計情報をライブラリ化の対象とする。
【００５２】
ステップＳ１８では、ライブラリ化処理部２３は、ライブラリ化の対象である基板設計情報と回路設計情報に基板パラメータを流用元の情報として付与する。基板パラメータとは、層構成やビア構成や層厚や材質などの層情報である。
【００５３】
ステップＳ１９では、ライブラリ化処理部２３は、基板パラメータを付与した基板設計情報と回路設計情報をライブラリとして保存し終了する。
【００５４】
図９は、本実施形態の基板流用装置１０の、図６とは別の、基板情報のライブラリ化の手順を示すフローチャートである。図９では、基板図として基板回路図上で予め設定した領域に該当する基板情報をライブラリ化する。図９のフローチャートは、ライブラリ化したい領域が予め設定された基板回路図とこれに対応した回路設計情報と基板パラメータとが入力部４０に入力されて、開始となる。
【００５５】
図１０は、入力部４０に入力される基板図の例として、ライブラリ化したいブロックが予め設定された基板回路図の例を示す。図１０は、図７の基板パタン図で設定されたライブラリ化したいブロックに対応した基板回路図である。
【００５６】
ステップＳ２１では、基板情報抽出部２１は、ライブラリ化したい領域が予め設定された基板回路図や、基板回路図に対応した回路設計情報のデータや、基板の層情報を有する基板パラメータを、入力部４０より取得する。
【００５７】
ステップＳ２２では、基板情報抽出部２１は、設定した領域中に、基板回路図上の部品と非接続の不要な配線や部品などの不要部分があるかを判定する。ステップＳ２２がＹＥＳの場合、ステップＳ２３に進む。ステップＳ２２がＮＯの場合、ステップＳ２４に進む。
【００５８】
ステップＳ２３では、基板情報抽出部２１は、設定した領域中の不要な配線や部品などの不要部分を削除する。また、パタンの両端が未接続のネットは削除する。これにより、ライブラリ化に必要な回路設計情報を、指定した領域より抽出する。
【００５９】
ステップＳ２４では、基板情報抽出部２１は、基板設計情報を抽出する。すなわち、基板回路図に対応する基板パタン図の基板設計情報を入力部４０から入手し、ライブラリ化するために設定された基板回路図の領域中の部品やネットが該当する基板パタン図を参照し、基板設計情報を抽出して、回路設計情報と共に基板設計情報をライブラリ化の対象とする。ここで例えば、配線層の中で、ネットが引かれていない層がある場合はこれに含めず、ライブラリ化はしない。ただし、ＶＩＡは配線層に含める。また、ＧＮＤ層はＲＦでのインピーダンス管理で用いられるＧＮＤ抜きが実施されている為、削除せずにライブラリ化する。
【００６０】
ステップＳ２５では、高周波領域指定部２２は、基板がＲＦに対応した基板であるか否かを判定する。すなわち、基板設計情報に基づいて、当該基板の動作周波数がＧＨｚ帯で、分布定数により特性が決まる場合は「ＲＦ基板」と判定する。ステップＳ２５がＹＥＳの場合、ステップＳ２６に進む。ステップＳ２５がＮＯの場合、ステップＳ２８に進む。
【００６１】
ステップＳ２６では、高周波領域指定部２２は、ライブラリ対象範囲とした領域の中で、ＲＦのストリップラインやマイクロストリップライン等の配線が含まれる領域を指定する。これは、流用時に周波数や層構成が異なる場合に変更が必要な部分であるため、ライブラリ化時に指定するものである。また、この配線層の直下の層はインピーダンス管理のために抜き層となっているため、ＲＦ配線領域として同様に指定する。
【００６２】
ステップＳ２７では、高周波領域指定部２２は、指定したＲＦ配線領域ごとに周波数情報（例えば、動作周波数１９５０ＭＨｚ等）を、流用元情報として付与する。
【００６３】
ステップＳ２８では、ライブラリ化処理部２３は、ライブラリ化の対象である基板設計情報と回路設計情報に基板パラメータを流用元の情報として付与する。基板パラメータとは、層構成やビア構成や層厚や材質などの層情報である。
【００６４】
ステップＳ２９では、ライブラリ化処理部２３は、基板パラメータを付与した基板設計情報と回路設計情報をライブラリとして保存し終了する。
【００６５】
次に、以上のようにしてライブラリ化された基板図上のブロックの基板情報の流用の手順について、フローチャートを用いてさらに詳細に説明する。
【００６６】
ライブラリ化されたブロックの基板情報を流用する際に、流用元と流用先の諸条件がすべて同じであれば、ライブラリ化された基板情報をそのまま流用して所望の回路特性を実現することができる。しかしながら、流用元と流用先の条件が異なる場合、特に、ＲＦ信号を扱う基板においては回路特性を再現することができないため、既存の基板情報をそのまま流用することはできない。ライブラリ化されたブロックの基板情報を流用する際には、流用先の基板が、ＲＦ回路であるか、層構成が同一であるか、周波数帯が同様であるか、などを確認し、ＲＦ回路の場合には配線を見直すなどの対策を行う。
【００６７】
図１１は、本実施形態の基板流用装置１０の基板情報を流用する手順を示すフローチャートである。図１１のフローチャートは、基板図上のブロックの基板情報がライブラリ化され、流用元であるライブラリ化されたブロックの基板情報が予め選定された後、開始となる。
【００６８】
ステップＳ３１では、高周波判定部３１は、ライブラリ化されたブロックの基板情報を流用する流用先の基板パラメータおよび基板情報を、入力部４０から取得する。
【００６９】
ステップＳ３２では、高周波判定部３１は、流用先の基板パラメータに基づいて、流用先の基板がＲＦ用基板か否かを判定する。ステップＳ３２がＹＥＳの場合、ステップＳ３３に進む。ステップＳ３２がＮＯの場合、ステップＳ３６に進む。ＲＦ回路でないデジタル回路基板の場合（ステップＳ３２がＮＯ）、動作周波数が低いので、ライブラリのブロックの基板情報をそのまま流用処理部３４にて流用、すなわちデータ出力することができる。
【００７０】
ステップＳ３３では、比較部３２は、基板パラメータに基づいて、流用先の基板の層構成と流用元の層構成が同じであるか否かを判定する。ステップＳ３３がＹＥＳの場合、ステップＳ３４に進む。ステップＳ３３がＮＯの場合、ステップＳ３５に進む。
【００７１】
ステップＳ３４では、比較部３２は、基板情報に基づいて、流用先の周波数帯と流用元の周波数帯とが同じであるか否かを判定する。ステップＳ３４がＹＥＳの場合、ステップＳ３６に進む。ステップＳ３４がＮＯの場合、ステップＳ３５に進む。周波数帯が同様である場合（ステップＳ３４がＹＥＳ）、ライブラリ化したブロックの基板情報をそのまま流用処理部３４にて流用することができる。
【００７２】
ステップＳ３５では、修正部３３は、ライブラリ化されたブロック内のＲＦ領域の配線を見直す。層構成と周波数帯のどちらか一方でも流用元と異なるＲＦ回路の場合、ＲＦ領域の配線をそのまま流用することができない。よって、ＲＦ領域内のストリップラインやマイクロストリップラインの流用を禁止とし、ストリップラインの寸法や直上と下層のＧＮＤ抜き、マイクロストリップラインの寸法や直下層のＧＮＤ抜きなどを、流用先の仕様に合うように計算し修正する。電源ラインやデジタル系ラインはそのまま流用可能である。
【００７３】
ステップＳ３６では、流用処理部３４は、流用先の層構成や周波数帯が同じである流用元ライブラリのブロックの基板情報、もしくは、流用元ライブラリのＲＦ領域の配線を修正した基板情報を、基板設計に流用し、終了する。
【００７４】
次に、以上のようにしてライブラリ化されたブロックの基板情報を流用して基板設計する手順について、フローチャートを用いて説明する。図１２は、ライブラリ化したブロックの基板情報を流用して基板設計する手順を示すフローチャートである。図１２は、本実施形態の基板流用装置１０にて既存の基板のブロックの基板情報をライブラリとして保存し、流用先の基板設計に流用できるようにした後、開始となる。
【００７５】
ステップＳ４１では、基板回路図の設計を行う。この時、基板流用装置１０にライブラリとして保存されている回路設計情報５１を流用して基板回路図を設計することができる。
【００７６】
ステップＳ４２では、回路の仕様を満足しているか否かを判定する。ステップＳ４２がＹＥＳの場合、ステップＳ４３に進む。ステップＳ４２がＮＯの場合、ステップＳ４１を繰り返す。
【００７７】
ステップＳ４３では、作成した基板回路図を元に、部品のレイアウトや配線などを含む基板パタン図設計をする。この時、基板流用装置１０にライブラリとして保存されている基板設計情報５２を流用して基板パタン図を設計することができる。
【００７８】
ステップＳ４４では、基板パタン図が回路の仕様特性を満足しているか否かを、パタンチェックレビューにより判定する。ステップＳ４４がＹＥＳの場合、ステップＳ４５に進む。ステップＳ４４がＮＯの場合、ステップＳ４３を繰り返す。
【００７９】
ステップＳ４５では、実際に基板を作製する。
【００８０】
ステップＳ４６では、作製した基板に部品を搭載する。
【００８１】
ステップＳ４７では、電源のデカップリングコンデンサ定数の設定、ＲＦ基板であればＲＦのマッチング定数の設定等の回路定数の設定、などを行う。この時、ライブラリ化された基板情報５０（基板設計情報や回路設計情報）にて、実績のある回路の部品搭載時の各種定数を流用することができる。
【００８２】
ステップＳ４８では、回路定数の設定などにより所望の電気特性が実現したか否かを判定する。ステップＳ４８がＹＥＳの場合、基板設計を終了する。ステップＳ４８がＮＯの場合、ステップＳ４９に進む。
【００８３】
ステップＳ４９では、所望の電気特性を回路定数の再設定などで実現することができず、基板自体の修正が必要か否かを判定する。ステップＳ４９がＹＥＳの場合、ステップＳ４１を繰り返す。ステップＳ４９がＮＯの場合、ステップＳ４８を繰り返す。
【００８４】
以上のフローチャートの実施により、ライブラリ化されたブロックの基板情報を流用しての基板設計が実施される。
【００８５】
以上のように、ライブラリ化された既存の基板図のブロックの基板設計情報を流用して基板設計することで、特に配線の複雑な多ピン化ＩＣなどの基板設計の工数が削減できる。また、アナログ回路であるＲＦ高周波回路においても、安定な高周波特性を容易に実現することが可能となる。また、流用先の基板の層構成や周波数帯が異なる場合でも、修正すべきＲＦ領域が指定されて示されるので、基板パタン図の一部分を修正するだけで柔軟な流用設計が可能となる。
【００８６】
以上のように、基板情報の特定の機能に対応する特定領域をＲＦ領域とし、ＲＦ領域を指定してライブラリ化する場合を説明したが、本実施形態はＲＦ領域には限定されず、電源領域やＧＮＤ領域を指定することもできる。
【００８７】
電源領域の場合、流用の際には流す電流量によって配線パタン幅を修正する必要があるため、予め電源領域を指定してライブラリ化することで、電源領域を修正しての流用が可能となる。
【００８８】
また、ＧＮＤ領域の場合、流用の際にＧＮＤを強化するなどの必要が生じる場合があるため、予めＧＮＤ領域を指定してライブラリ化することで、ＧＮＤ領域を修正しての流用が可能となる。ＧＮＤ領域の修正としては、ＶＩＡの数量を調整してＧＮＤ電位を安定化させる等が挙げられる。ＧＮＤの強化はノイズ対策として実施され、ＲＦ基板では高周波によるノイズ対策としてＶＩＡの数量を増やす等を行うことができる。
【００８９】
以上のように、本実施形態によれば、高周波回路などの特定の機能を有する基板設計においても、既存の回路基板のブロックを流用した基板設計が可能となる。
【００９０】
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
【００９１】
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
【００９２】
付記
（付記１）
基板情報をライブラリ化するライブラリ化部と、ライブラリ化した前記基板情報を基板設計に流用する流用部とを有し、
前記ライブラリ化部は、基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して、前記基板情報をライブラリ化し、
前記流用部は、流用先の前記基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して、前記基板情報を流用する、基板流用装置。
（付記２）
前記特定領域は、ＲＦ領域または電源領域またはＧＮＤ領域を含む、付記１記載の基板流用装置。
（付記３）
前記基板図は、基板パタン図もしくは基板回路図を含む、付記１または２記載の基板流用装置。
（付記４）
前記基板情報は、前記基板パタン図の基板設計情報と前記基板回路図の回路設計情報を含む、付記３記載の基板流用装置。
（付記５）
前記基板設計情報は、前記基板パタン図に実装する電子部品の特性や配置や接続や、配線の幅や引き回しや接続や、接地や、周波数情報を含む、付記４記載の基板流用装置。
（付記６）
前記周波数情報は、動作周波数や周波数帯を含む、付記５記載の基板流用装置。
（付記７）
前記回路設計情報は、前記基板設計情報の元となる、電子素子の特性や配置や接続を含む、付記４から６の内の１項記載の基板流用装置。
（付記８）
前記基板パラメータは、基板の層情報である層構成やビア構成や層厚や材質を含む、付記１から７の内の１項記載の基板流用装置。
（付記９）
前記ＲＦ領域は、ストリップラインもしくはマイクロストリップラインを含む、付記２から８の内の１項記載の基板流用装置。
（付記１０）
前記流用先の前記基板パラメータと前記流用元の前記基板パラメータとが相違する場合、前記特定領域を修正する、付記１から９の内の１項記載の基板流用装置。
（付記１１）
基板情報をライブラリ化し、ライブラリ化した前記基板情報を基板設計に流用する基板流用方法において、
基板図上で予め設定されたライブラリ化したいブロックに応じた前記基板情報を抽出し、前記基板情報の特定の機能に対応する特定領域を指定し、基板パラメータを付与して前記基板情報をライブラリ化し、
流用先の前記基板パラメータと流用元のライブラリ化された前記基板情報の前記基板パラメータとを比較し、比較結果に応じて前記特定領域を修正して前記基板情報を流用する、基板流用方法。
（付記１２）
前記特定領域は、ＲＦ領域または電源領域またはＧＮＤ領域を含む、付記１１記載の基板流用方法。
（付記１３）
前記基板図は、基板パタン図もしくは基板回路図を含む、付記１１または１２記載の基板流用方法。
（付記１４）
前記基板情報は、前記基板パタン図の基板設計情報と前記基板回路図の回路設計情報を含む、付記１３記載の基板流用方法。
（付記１５）
前記基板設計情報は、前記基板パタン図に実装する電子部品の特性や配置や接続や、配線の幅や引き回しや接続や、接地や、周波数情報を含む、付記１４記載の基板流用方法。
（付記１６）
前記周波数情報は、動作周波数や周波数帯を含む、付記１５記載の基板流用方法。
（付記１７）
前記回路設計情報は、前記基板設計情報の元となる、電子素子の特性や配置や接続を含む、付記１４から１６の内の1項記載の基板流用方法。
（付記１８）
前記基板パラメータは、基板の層情報である層構成やビア構成や層厚や材質を含む、付記１１から１７の内の1項記載の基板流用方法。
（付記１９）
前記ＲＦ領域は、ストリップラインもしくはマイクロストリップラインを含む、付記１２から１８の内の1項記載の基板流用方法。
（付記２０）
前記流用先の前記基板パラメータと前記流用元の前記基板パラメータとが相違する場合、前記特定領域を修正する、付記１１から１９の内の1項記載の基板流用方法。
【符号の説明】
【００９３】
１    基板流用装置
２    ライブラリ化部
３    流用部
１０    基板流用装置
２０    ライブラリ化部
２１    基板情報抽出部
２２    高周波領域指定部
２３    ライブラリ化処理部
３０    流用部
３１    高周波判定部
３２    比較部
３３    修正部
３４    流用処理部
５０    基板情報
５１    回路設計情報
５２    基板設計情報
【図１】
2016095774.tif 000003
【図２】
2016095774.tif 000004
【図３】
2016095774.tif 000005
【図４】
2016095774.tif 000006
【図５】
2016095774.tif 000007
【図６】
2016095774.tif 000008
【図７】
2016095774.tif 000009
【図８】
2016095774.tif 000010
【図９】
2016095774.tif 000011
【図１０】
2016095774.tif 000012
【図１１】
2016095774.tif 000013
【図１２】
2016095774.tif 000014