(57)【要約】【課題】閾値電圧補償能力の向上を図ることが可能な、表示装置、および制御方法を提供する。【解決手段】発光素子と駆動トランジスタとを含む画素回路をマトリクス状に有する表示部を備え、画素回路は、表示データ保持容量を有する表示データ更新回路と、閾値電圧保持容量を有する閾値電圧補償回路と、２つの保持容量と接続されるスイッチトランジスタとを備え、表示データ更新が行われる場合および閾値電圧補償が行われる場合には、２つの保持容量は電気的に切断され、発光素子が発光する場合には、２つの保持容量は電気的に接続され、表示データ更新回路は、閾値電圧保持容量に閾値電圧が保持されている状態で表示データを更新し、閾値電圧補償回路は、表示データ保持容量に表示データが保持されている状態で駆動トランジスタの閾値電圧を補償し、閾値電圧補償は複数の画素回路で同時に行われ、表示データ更新は線順次に行われる、表示装置が提供される。【選択図】図１
2016085297.tif 000002
【特許請求の範囲】
【請求項１】
電流が流れることにより発光する発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、
前記画素回路は、
前記表示データを保持する表示データ保持容量を有し、前記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、
前記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、前記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、
前記表示データ保持容量および前記閾値電圧保持容量と接続される第１スイッチトランジスタと、
を備え、
前記表示データの更新が行われる場合、および前記駆動トランジスタの閾値電圧の補償が行われる場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に切断され、
前記発光素子が発光する場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に接続され、
前記表示データ更新回路は、前記閾値電圧保持容量に前記閾値電圧が保持されている状態で、前記表示データを更新し、
前記閾値電圧補償回路は、前記表示データ保持容量に前記表示データが保持されている状態で、前記駆動トランジスタの閾値電圧を補償し、
前記駆動トランジスタの閾値電圧の補償は、複数の画素回路で同時に行われ、前記表示データの更新は、線順次に行われることを特徴とする、表示装置。
【請求項２】
前記閾値電圧補償回路における前記駆動トランジスタの閾値電圧の補償は、１垂直期間に複数回行われる、請求項１に記載の表示装置。
【請求項３】
前記閾値電圧補償回路には、前記駆動トランジスタの閾値電圧を検出し補償するための制御信号が複数回供給され、
前記閾値電圧補償回路では、前記制御信号に応じて前記駆動トランジスタの閾値電圧が検出され補償される、請求項２に記載の表示装置。
【請求項４】
奇数番目のラインの前記画素回路には、前記表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するための制御信号が、第１のサブフレームに対応する第１のドライバから供給され、
偶数番目のラインの前記画素回路には、前記表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するための制御信号が、第２のサブフレームに対応する第２のドライバから供給される、請求項３に記載の表示装置。
【請求項５】
奇数番目のラインの前記画素回路と偶数番目のラインの前記画素回路には、前記表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するための制御信号が、第１のサブフレームに対応する第１のドライバと第２のサブフレームに対応する第２のドライバとから市松状に供給される、請求項３に記載の表示装置。
【請求項６】
前記表示データ更新回路は、
前記表示データ保持容量と、
表示データの更新タイミングを制御する第２スイッチトランジスタと、
を有し、
前記表示データ更新回路では、表示データの更新を行うための制御信号に応じて、前記第２スイッチトランジスタが、前記表示データ保持容量の一方の電極と前記表示データが供給されるデータ線とを接続することにより、表示データが更新されることを特徴とする、請求項１〜５のいずれか１項に記載の表示装置。
【請求項７】
前記閾値電圧補償回路は、
前記閾値電圧保持容量と、
前記閾値電圧保持容量の一方の電極に接続され、前記駆動トランジスタの閾値電圧を検出するために、前記駆動トランジスタにダイオード接続されるダイオードトランジスタと、
前記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、
前記駆動トランジスタの閾値電圧の検出が行われるときに、前記閾値電圧保持容量の他方の電極を、前記駆動トランジスタにおける前記発光素子と接続される側の電極とは反対側の電極と接続させる第３スイッチトランジスタと、
を備え、
前記閾値電圧補償回路では、前記駆動トランジスタの閾値電圧を検出し補償するための制御信号に応じて、前記駆動トランジスタの閾値電圧が検出され補償されることを特徴とする、請求項１〜６のいずれか１項に記載の表示装置。
【請求項８】
前記画素回路における表示データの更新と前記駆動トランジスタの閾値電圧の補償とを制御する制御部をさらに備えることを特徴とする、請求項１〜７のいずれか１項に記載の表示装置。
【請求項９】
電流が流れることにより発光する発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、
前記画素回路は、
前記表示データを保持する表示データ保持容量を有し、前記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、
前記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、前記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、
前記表示データ保持容量および前記閾値電圧保持容量と接続されるスイッチトランジスタと、
を備える表示装置における、制御方法であって、
前記画素回路における表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するステップを有し、
前記制御するステップでは、
前記表示データの更新を行わせる場合、および前記駆動トランジスタの閾値電圧の補償を行わせる場合には、前記表示データ保持容量と前記閾値電圧保持容量とを電気的に切断させ、
前記発光素子を発光させる場合には、前記表示データ保持容量と前記閾値電圧保持容量とを電気的に接続させ、
前記表示データの更新を行わせる場合には、前記閾値電圧保持容量に前記閾値電圧が保持されている状態で、前記表示データを更新させ、
前記駆動トランジスタの閾値電圧の補償を行わせる場合には、前記表示データ保持容量に前記表示データが保持されている状態で、前記駆動トランジスタの閾値電圧を補償させ、
前記駆動トランジスタの閾値電圧の補償を、複数の画素回路で同時に行わせ、
前記表示データの更新を、線順次に行わせることを特徴とする、制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、および制御方法に関する。
【背景技術】
【０００２】
有機ＥＬ素子（organic  Electro  Luminescence  element）などの電流が流れることにより発光する発光素子と、発光素子に流れる電流を制御する駆動トランジスタ（transistor）とを含む画素回路を有するアクティブマトリクス型（active  matrix）の表示装置では、画素回路にそれぞれ含まれる駆動トランジスタの特性のばらつきによって発光素子に流れる電流が異なることが生じうる。ここで、上記特性のばらつきの主要因は、駆動トランジスタの閾値電圧（以下、「ＶＴＨ」や単に「閾値電圧」と示す場合がある。）のばらつきである。上記のような発光素子に流れる電流が異なることが生じた場合には、輝度ムラとなって画質劣化の要因となる。
【０００３】
このような中、上記のような特性のばらつきを画素回路の内部で補償する技術、すなわち画素回路の内部でＶＴＨ補償を行う技術が開発されている。１水平期間（１Ｈ）でＶＴＨ補償と表示データ（data）の更新とを行う技術としては、例えば、下記の特許文献１に記載の技術や特許文献２に記載の技術が挙げられる。また、ＶＴＨ補償を複数ライン（line）で同時に行うことによってＶＴＨ補償時間を長くする技術としては、例えば、下記の特許文献３に記載の技術が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１４５５７９号公報
【特許文献２】特開２０１０−１９１４５４号公報
【特許文献３】特開２０１１−１１８０８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば特許文献１に記載の技術や特許文献２に記載の技術、特許文献３に記載の技術が用いられる場合、画素回路では、第１容量と第２容量を使用して閾値電圧が検出され、その後に第１容量と第２容量に容量結合により表示データの更新が行われる。
【０００６】
ここで、例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられる場合には、１水平期間（１Ｈ）においてＶＴＨ補償と表示データ更新とが行われる。
【０００７】
しかしながら、解像度が上がると水平期間は短くなるため、解像度が上がる程、ＶＴＨ補償にかけられる時間は短くなる。そのため、例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられる場合には、解像度が上がる程、ＶＴＨ補償能力が低下する。また、ＶＴＨ補償能力が低下した場合には、閾値電圧を十分に補償することができないことから、各画素回路の発光素子に流れる電流のばらつきが発生し、その結果、輝度ムラによる画質劣化が発生する。
【０００８】
また、例えば特許文献３に記載の技術が用いられる場合には、ＶＴＨ補償が複数ラインで同時に行われ、また、画素回路ごとに備えられる容量の容量値が変えられる。よって、例えば特許文献３に記載の技術が用いられる場合には、ＶＴＨ補償時間を長くすることができ、また、ＶＴＨ補償の終了タイミングから画像信号電圧の入力開始までの待ち時間によるリーク電流に起因してトランジスタのソース電圧に変化が生じることによる、画質劣化を抑制することができる可能性はある。
【０００９】
しかしながら、例えば特許文献３に記載の技術が用いられる場合には、画素回路ごとに容量値を変更する画素レイアウト変更による、容量値のばらつきが発生する。また、リーク電流のばらつきと画素レイアウト変更による容量値のばらつきは連動していないため、例えば特許文献３に記載の技術が用いられる場合には、２つの特性ばらつきにより画質劣化が増大する恐れがある。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることが可能な、新規かつ改良された表示装置、および制御方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、上記画素回路は、上記表示データを保持する表示データ保持容量を有し、上記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、上記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、上記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、上記表示データ保持容量および上記閾値電圧保持容量と接続される第１スイッチトランジスタと、を備え、上記表示データの更新が行われる場合、および上記駆動トランジスタの閾値電圧の補償が行われる場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に切断され、上記発光素子が発光する場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に接続され、上記表示データ更新回路は、上記閾値電圧保持容量に上記閾値電圧が保持されている状態で、上記表示データを更新し、上記閾値電圧補償回路は、上記表示データ保持容量に上記表示データが保持されている状態で、上記駆動トランジスタの閾値電圧を補償し、上記駆動トランジスタの閾値電圧の補償は、複数の画素回路で同時に行われ、上記表示データの更新は、線順次に行われる、表示装置が提供される。
【００１２】
かかる構成によって、表示データ更新回路における表示データの更新と、閾値電圧補償回路における駆動トランジスタの閾値電圧の補償とを、個別に行うことが可能となるので、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。
【００１３】
また、上記閾値電圧補償回路における上記駆動トランジスタの閾値電圧の補償は、１垂直期間に複数回行われてもよい。
【００１４】
また、上記閾値電圧補償回路には、上記駆動トランジスタの閾値電圧を検出し補償するための制御信号が複数回供給され、上記閾値電圧補償回路では、上記制御信号に応じて上記駆動トランジスタの閾値電圧が検出され補償されてもよい。
【００１５】
また、奇数番目のラインの上記画素回路には、上記表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するための制御信号が、第１のサブフレームに対応する第１のドライバから供給され、偶数番目のラインの上記画素回路には、上記表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するための制御信号が、第２のサブフレームに対応する第２のドライバから供給されてもよい。
【００１６】
また、奇数番目のラインの上記画素回路と偶数番目のラインの上記画素回路には、上記表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するための制御信号が、第１のサブフレームに対応する第１のドライバと第２のサブフレームに対応する第２のドライバとから市松状に供給されるてもよい。
【００１７】
また、上記表示データ更新回路は、上記表示データ保持容量と、表示データの更新タイミングを制御する第２スイッチトランジスタと、を有し、上記表示データ更新回路では、表示データの更新を行うための制御信号に応じて、上記第２スイッチトランジスタが、上記表示データ保持容量の一方の電極と上記表示データが供給されるデータ線とを接続することにより、表示データが更新されてもよい。
【００１８】
また、上記閾値電圧補償回路は、上記閾値電圧保持容量と、上記閾値電圧保持容量の一方の電極に接続され、上記駆動トランジスタの閾値電圧を検出するために、上記駆動トランジスタにダイオード接続されるダイオードトランジスタと、上記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、上記駆動トランジスタの閾値電圧の検出が行われるときに、上記閾値電圧保持容量の他方の電極を、上記駆動トランジスタにおける上記発光素子と接続される側の電極とは反対側の電極と接続させる第３スイッチトランジスタと、を備え、上記閾値電圧補償回路では、上記駆動トランジスタの閾値電圧を検出し補償するための制御信号に応じて、上記駆動トランジスタの閾値電圧が検出され補償されてもよい。
【００１９】
また、上記画素回路における表示データの更新と上記駆動トランジスタの閾値電圧の補償とを制御する制御部をさらに備えていてもよい。
【００２０】
また、上記目的を達成するために、本発明の他の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、上記画素回路は、上記表示データを保持する表示データ保持容量を有し、上記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、上記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、上記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、上記表示データ保持容量および上記閾値電圧保持容量と接続されるスイッチトランジスタと、を備える表示装置における、制御方法であって、上記画素回路における表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するステップを有し、上記制御するステップでは、上記表示データの更新を行わせる場合、および上記駆動トランジスタの閾値電圧の補償を行わせる場合には、上記表示データ保持容量と上記閾値電圧保持容量とを電気的に切断させ、上記発光素子を発光させる場合には、上記表示データ保持容量と上記閾値電圧保持容量とを電気的に接続させ、上記表示データの更新を行わせる場合には、上記閾値電圧保持容量に上記閾値電圧が保持されている状態で、上記表示データを更新させ、上記駆動トランジスタの閾値電圧の補償を行わせる場合には、上記表示データ保持容量に上記表示データが保持されている状態で、上記駆動トランジスタの閾値電圧を補償させ、上記駆動トランジスタの閾値電圧の補償を、複数の画素回路で同時に行わせ、上記表示データの更新を、線順次に行わせる、制御方法が提供される。
【００２１】
かかる方法が用いられることによって、表示データ更新回路における表示データの更新と、閾値電圧補償回路における駆動トランジスタの閾値電圧の補償とを、個別に行わせることが可能となるので、表示装置における閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。
【発明の効果】
【００２２】
本発明によれば、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る表示装置が備える本発明の実施形態に係る画素回路の構成の一例を示す説明図である。
【図２】本発明の実施形態に係る表示装置における動作のタイミングチャート（timing  chart）の一例を示す説明図である。
【図３】第１の実施形態に係る表示装置の構成の一例を説明するための説明図である。
【図４】第１の実施形態に係る表示装置における１垂直期間のタイミングチャートの一例を示す説明図である。
【図５】第１の実施形態に係る画素回路の回路構成の一例を示す説明図である。
【図６】第１の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図である。
【図７】第１の実施形態に係る画素回路の基本動作の一例を示す説明図である。
【図８】本発明の実施形態に係る表示装置における動作のタイミングチャートの他の例を示す説明図である。
【図９】第２の実施形態に係る表示装置の構成の一例を説明するための説明図である。
【図１０】第２の実施形態に係る表示装置における１垂直期間のタイミングチャートの一例を示す説明図である。
【図１１】第３の実施形態に係る表示装置の構成の一例を説明するための説明図である。
【発明を実施するための形態】
【００２４】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２５】
（本発明の実施形態に係る表示装置、および制御方法の概要）
本発明の実施形態に係る表示装置は、例えば、発光素子と駆動トランジスタとを含む画素回路を、マトリクス状に複数有するアクティブマトリクス型の表示装置である。
【００２６】
ここで、本発明の実施形態に係る発光素子としては、例えば、有機ＥＬ素子や、無機ＥＬ素子（Inorganic  Electro  Luminescence  element）など、電流が流れることにより発光する任意の発光素子が挙げられる。以下では、本発明の実施形態に係る発光素子が、有機ＥＬ素子である場合を例に挙げる。
【００２７】
上述したように、高解像度化に伴い水平期間は短くなるため、既存の技術を用いる場合には、解像度が上がる程、ＶＴＨ補償時間が短くなりＶＴＨ補償能力が低下する。
【００２８】
そこで、本発明の実施形態に係る表示装置では、各画素回路に表示データ更新回路と閾値電圧補償回路（以下、「ＶＴＨ補償回路」と示す場合がある。）が配置され、表示データ更新回路とＶＴＨ補償回路とは、これら２つの回路を選択的に接続、切断する回路切断スイッチに接続される。そして、本発明の実施形態に係る表示装置では、回路切断スイッチによって、表示データ更新回路とＶＴＨ補償回路との接続、切断が制御されることによって、表示データの更新とＶＴＨ補償とが個別に制御される。
【００２９】
ここで、本発明の実施形態に係る表示装置の画素回路における表示データの更新、ＶＴＨ補償、および発光素子の発光の制御（本実施形態に係る制御方法に係る制御）は、例えば、本発明の実施形態に係る表示装置が備える制御部（後述する）、または、制御部（後述する）と同様の機能を有する外部の制御装置（または外部の制御回路）によって行われる。制御部（後述する）などは、各種制御信号を画素回路に接続されている各種制御線に印加することによって、画素回路における表示データの更新、ＶＴＨ補償、および発光素子の発光をそれぞれ制御する。
【００３０】
上記のように、表示データ更新回路とＶＴＨ補償回路とにおいて表示データの更新とＶＴＨ補償とが個別に行われることによって、本発明の実施形態に係る表示装置は、ＶＴＨ補償時間を延ばすことができる。本発明の実施形態に係る表示装置では、例えば、ＶＴＨ補償が複数の水平期間で行われることによって、ＶＴＨ補償時間を延ばすことが実現される。よって、本発明の実施形態に係る表示装置は、ＶＴＨ補償能力を向上させることができる。
【００３１】
図１は、本発明の実施形態に係る表示装置が備える本発明の実施形態に係る画素回路の構成の一例を示す説明図である。
【００３２】
本発明の実施形態に係る画素回路は、図１に示すように、発光素子Ｄと、駆動トランジスタと、表示データ更新回路と、ＶＴＨ補償回路（閾値電圧補償回路）と、回路切断スイッチとを備える。
【００３３】
駆動トランジスタは、発光素子Ｄに流れる電流を制御する。駆動トランジスタは、例えば発光素子Ｄのアノード（anode）電極に接続され、表示データに対応する信号に応じて発光素子Ｄのアノード電極への電圧供給をオン（on）・オフ（off）することによって、発光素子Ｄに流れる電流を制御する。なお、画素回路の構成によっては、駆動トランジスタは、発光素子Ｄのカソード（cathode）電極に接続されていてもよい。
【００３４】
駆動トランジスタとしては、例えば、ＴＦＴ（Thin  Film  Transistor）などのＦＥＴ（Field-Effect  Transistor）が挙げられる。図１では、駆動トランジスタがＰチャネル（channel）型のＴＦＴである例を示しているが、本発明の実施形態に係るトランジスタは、上記に示す例に限られない。例えば、駆動トランジスタは、Ｎチャネル型のＴＦＴであってもよい。
【００３５】
以下では、駆動トランジスタに限らず、本発明の実施形態に係る画素回路を構成するトランジスタが、Ｐチャネル型のＴＦＴである場合を例に挙げる。なお、本発明の実施形態に係る画素回路は、例えば、Ｎチャネル型のＴＦＴや、Ｐチャネル型のＴＦＴおよびＮチャネル型のＴＦＴで構成されていてもよい。
【００３６】
図１に示す例では、駆動トランジスタは、発光素子Ｄのアノード電極に接続される第１電極と、発光素子Ｄと接続される側の電極とは反対側の電極である第２電極と、ゲート（gate）電極とを有する。駆動トランジスタは、ゲート電極に印加される電圧に基づいて、第２電極と接続されている第１電源ＥＬＶＤＤと、第１電極と接続されている発光素子Ｄのアノード電極とを接続して、発光素子Ｄを選択的に発光状態とする。図１に示す例では、第１電極がドレイン（drain）電極であり、第２電極がソース（source）電極である例を示している。なお、画素回路の構成によっては、第１電極がソース電極であり、第２電極がドレイン電極であってもよい。
【００３７】
表示データ更新回路は、表示データを保持する表示データ保持容量ＣＤＡＴＡを有し、表示データ保持容量ＣＤＡＴＡに保持される表示データを更新する。表示データ保持容量ＣＤＡＴＡとしては、例えば、所定の静電容量を有するキャパシタ（capacitor）が挙げられる。また、表示データ保持容量ＣＤＡＴＡは、例えば、寄生容量であってもよい。表示データ更新回路の構成の一例については、後述する。
【００３８】
ＶＴＨ補償回路は、駆動トランジスタの閾値電圧を保持する閾値電圧保持容量ＣＶＴＨを有し、駆動トランジスタの閾値電圧を検出して補償する。閾値電圧保持容量ＣＶＴＨとしては、例えば、所定の静電容量を有するキャパシタが挙げられる。また、閾値電圧保持容量ＣＶＴＨは、例えば、寄生容量であってもよい。ＶＴＨ補償回路の構成の一例については、後述する。
【００３９】
回路切断スイッチは、例えばスイッチトランジスタ（switch  transistor）（第１スイッチトランジスタ）で構成される。回路切断スイッチを構成するスイッチトランジスタは、表示データ保持容量ＣＤＡＴＡおよび閾値電圧保持容量ＣＶＴＨと接続される。
【００４０】
回路切断スイッチを構成するスイッチトランジスタは、制御線ＣＤＩＳを介してゲート電極に印加される制御信号に応じてオン・オフすることによって、表示データ更新回路とＶＴＨ補償回路とを、電気的に接続または切断する。
【００４１】
より具体的には、本発明の実施形態に係る画素回路では、表示データの更新が行われる場合、および駆動トランジスタの閾値電圧の補償が行われる場合には、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとは電気的に切断される。また、本発明の実施形態に係る画素回路では、発光素子Ｄが発光する場合（発光素子Ｄの発光時）には、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとは電気的に接続される。
【００４２】
上記のように、本発明の実施形態に係る画素回路において表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとが電気的に切断されることによって、本発明の実施形態に係る表示装置では、“閾値電圧保持容量ＣＶＴＨに閾値電圧を保持した状態で表示データの更新を行うこと”と“表示データ保持容量ＣＤＡＴＡに表示データを保持した状態でＶＴＨ補償を行うこと”とを実現することが可能となる。
【００４３】
よって、本発明の実施形態に係る表示装置では、例えば別タイミングなど個別のタイミングで表示データの更新とＶＴＨ補償とを制御することが可能であるので、水平期間に関係なくＶＴＨ補償時間を長くすることができる。また、水平期間に関係なくＶＴＨ補償時間を長くすることができるので、本発明の実施形態に係る表示装置では、高解像度化により水平期間が短くなったとしても、ＶＴＨ補償時間不足により画質劣化が生じることを防止することが可能となる。
【００４４】
また、本発明の実施形態に係る表示装置では、表示データの更新とＶＴＨ補償とを個別に制御することが可能であるので、例えば、ＶＴＨ補償を１垂直期間に複数回実施することが可能である。ＶＴＨ補償が１垂直期間に複数回実施されることによって、各画素回路のＶＴＨ補償回路に配置される閾値電圧保持容量ＣＶＴＨをより小さくすることができるので、本発明の実施形態に係る表示装置のより高精細化を図ることが可能となる。
【００４５】
図２は、本発明の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。ここで、図２は、後述する第１の実施形態に係る表示装置における動作のタイミングチャートの一例を示している。
【００４６】
図２に示すように、１垂直期間には、例えば、ＶＴＨ補償を行うＶＴＨ補償期間と、表示データの更新を行う表示データ更新期間とが設けられる。
【００４７】
本発明の実施形態に係る表示装置は、ＶＴＨ補償期間では複数の画素回路において同時にＶＴＨ補償を実施し、表示データ更新期間では、表示データ更新を線順次で実施する。
【００４８】
本発明の実施形態に係る表示装置は、表示データの更新が行われる場合、および駆動トランジスタの閾値電圧の補償が行われる場合には、表示データ更新回路とＶＴＨ補償回路とを電気的に切断して、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとを電気的に切断する。よって、本発明の実施形態に係る表示装置では、表示データの更新とＶＴＨ補償とを個別のタイミングで実施することができる。
【００４９】
また、本発明の実施形態に係る表示装置は、ＶＴＨ補償および表示データの更新が完了した後に、発光素子Ｄを発光させる場合には、表示データ更新回路とＶＴＨ補償回路とを電気的に接続して、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとを電気的に接続した上で、駆動トランジスタの発光電流を制御する。
【００５０】
また、本発明の実施形態に係る表示装置では、図２に示すように、ＶＴＨ補償が１垂直期間に複数回実施される。ＶＴＨ補償が１垂直期間に複数回実施されることによって、各画素回路のＶＴＨ補償回路に配置される閾値電圧保持容量ＣＶＴＨをより小さくすることができるので、本発明の実施形態に係る表示装置のより高精細化を図ることが可能となる。
【００５１】
なお、本実施形態に係る表示装置における動作のタイミングチャートは、図２に示す例に限られない。例えば、図２では、１垂直期間にＶＴＨ補償期間が２回設けられ、ＶＴＨ補償が２回行われる例を示しているが、本実施形態に係る表示装置では、ＶＴＨ補償が１垂直期間に３回以上行われてもよい。
【００５２】
以下、本発明の実施形態に係る表示装置について、より具体的に説明する。
【００５３】
（第１の実施形態に係る表示装置）
［１］第１の実施形態に係る表示装置の構成例
図３は、第１の実施形態に係る表示装置１００の構成の一例を説明するための説明図である。
【００５４】
表示装置１００は、例えば、表示部１０２と、スキャンドライバ１０４（scan  driver）と、データドライバ１０６（data   driver）とを備える。
【００５５】
表示部１０２は、複数の画素回路１１０を有し、供給される表示データに基づく画像を表示画面に表示させる。画素回路１１０それぞれは、行状に配された制御線（図３に示すＳＣＡＮ、ＣＤＩＳ、ＩＮＴ、ＶＴＯＮ、ＤＩＯＮ、ＥＭ）と列状に配された信号線（図３に示すＤＴ）との交差部分に、マトリクス状に配置される。図３では、表示部１０２が、（ｎ）×（ｍ）個（ｎは、整数。ｍは、整数）の画素回路１１０を有している例を示している。表示部１０２が有する画素回路１１０の数や、制御線や信号線の数としては、例えば、表示装置１００が対応する解像度などに対応する数が挙げられる。
【００５６】
ここで、図３に示す表示装置１００では、スキャンドライバ１０４、およびデータドライバ１０６が、本発明の実施形態に係る制御方法に係る処理を主導的に行う制御部の役目を果たす。
【００５７】
より具体的には、図３に示す表示装置１００では、例えば、スキャンドライバ１０４、およびデータドライバ１０６が、画素回路１１０における表示データの更新、駆動トランジスタの閾値電圧の補償、および発光素子Ｄの発光をそれぞれ制御する。
【００５８】
ここで、制御部の役目を果たすスキャンドライバ１０４、およびデータドライバ１０６における制御としては、例えば下記の制御が挙げられる。
・表示データの更新を行わせる場合、および駆動トランジスタの閾値電圧の補償を行わせる場合に、画素回路が有する表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとを電気的に切断させる。
・画素回路が有する発光素子Ｄを発光させる場合に、表示データ保持容量ＣＤＡＴＡと閾値電圧保持容量ＣＶＴＨとを電気的に接続させる。
・各画素回路において表示データの更新を行わせる場合には、閾値電圧保持容量ＣＶＴＨに閾値電圧が保持されている状態で、表示データを更新させる。
・各画素回路において駆動トランジスタの閾値電圧の補償を行わせる場合には、表示データ保持容量ＣＤＡＴＡに表示データが保持されている状態で、駆動トランジスタの閾値電圧を補償させる。
・画素回路における駆動トランジスタの閾値電圧の補償を、複数の画素回路で同時に行わせる。
・画素回路における表示データの更新を、線順次に行わせる。
【００５９】
なお、本発明の実施形態に係る制御部は、例えば、スキャンドライバ１０４、およびデータドライバ１０６における処理タイミングを制御するタイミングコントローラ（timing  controller）（図示せず）を含んでいてもよい。また、本発明の実施形態に係る制御部は、例えば、図３に示すスキャンドライバ１０４、およびデータドライバ１０６のうちの、本発明の実施形態に係る制御方法に係る処理に係る一部のドライバであってもよい。また、本発明の実施形態に係る制御部は、例えば、１または２以上のＩＣ（Integrated  Circuit）で実現することも可能である。
【００６０】
また、上述したように、本発明の実施形態に係る画素回路における表示データの更新、ＶＴＨ補償、および発光素子の発光の制御は、制御部（後述する）と同様の機能を有する外部の制御装置（または外部の制御回路）によって行われてもよい。上記外部の制御装置などにより表示データの更新、ＶＴＨ補償、および発光素子の発光の制御が行われる場合には、第１の実施形態に係る表示装置は、例えば、制御部の役目を果たすスキャンドライバ１０４やデータドライバ１０６を備えない構成をとることも可能である。
【００６１】
また、図３では示していないが、例えば、画素回路１１０それぞれとデータドライバ１０６とには、電圧ＥＬＶＤＤと電圧ＥＬＶＳＳとが供給される。
【００６２】
ここで、電圧ＥＬＶＤＤは、例えば、第１の共通電源から供給され、画素回路１１０が含む発光素子Ｄの第１の電極（例えば、アノード電極）に選択的に印加される。また、電圧ＥＬＶＳＳは、例えば、第２の共通電源から供給され、画素回路１１０が含む発光素子Ｄの第２の電極（例えば、カソード電極）に印加される。
【００６３】
本発明の実施形態に係る第１の共通電源と、第２の共通電源とは、第１の実施形態に係る表示装置が備えていてもよいし、第１の実施形態に係る表示装置の外部電源であってもよい。また、本発明の実施形態に係る第１の共通電源と第２の共通電源とは、１つの電源回路（または電源装置）であってもよいし、異なる電源回路（または電源装置）であってもよい。
【００６４】
スキャンドライバ１０４は、制御線ＳＣＡＮ、ＣＤＩＳ、ＥＭそれぞれと接続され、各制御線に、対応する制御信号を選択的に供給する。
【００６５】
データドライバ１０６は、信号線ＤＴと接続され、表示データＶＤＡＴＡを、信号線ＤＴに選択的に供給する。また、データドライバ１０６は、制御線ＶＴＯＮ、ＩＮＴ、ＤＩＯＮそれぞれと接続され、各制御線に、対応する制御信号を選択的に供給する。
【００６６】
ここで、制御線ＳＣＡＮに供給されるＳＣＡＮ信号は、表示データの更新タイミングを制御するための制御信号である。制御線ＣＤＩＳに供給されるＣＤＩＳ信号は、表示データ更新回路とＶＴＨ補償回路とを切り離す回路切断スイッチタイミング（switch  timing）を制御するための制御信号である。また、制御線ＥＭに供給されるＥＭ信号は、発光素子の発光と非発光を制御するための制御信号である。また、制御線ＶＴＯＮに供給されるＶＴＯＮ信号、および制御線ＤＩＯＮに供給されるＤＩＯＮ信号は、ＶＴＨ補償タイミングを制御するための制御信号である。そして、制御線ＩＮＴに供給されるＩＮＴ信号は、画素回路１１０の初期化タイミングを制御するための制御信号である。
【００６７】
なお、第１の実施形態に係る表示装置の構成は、図３に示す構成に限られない。例えば、第１の実施形態に係る表示装置は、スキャンドライバ１０４が制御線ＳＣＡＮ、ＣＤＩＳ、ＥＭ、ＶＴＯＮ、ＩＮＴ、ＤＩＯＮそれぞれと接続され、スキャンドライバ１０４が、各制御線に対応する制御信号を選択的に供給する構成であってもよい。
【００６８】
［２］表示装置１００における動作の一例
図４は、第１の実施形態に係る表示装置１００における１垂直期間のタイミングチャートの一例を示す説明図である。
【００６９】
１垂直期間におけるＶＴＨ補償と表示データの更新とは、スキャンドライバ１０４およびデータドライバ１０６より生成された制御信号により制御される。ＶＴＨ補償は、１垂直期間に複数の画素回路１１０が同時に複数回実施され、表示データの更新は、線順次で各画素回路１１０において実施される。
【００７０】
なお、図４では、ＶＴＨ補償期間と表示データ期間とが、別タイミングで行われる例を示しているが、第１の実施形態に係る表示装置１００における１垂直期間のタイミングチャートは、図４に示す例に限られない。例えば、表示装置１００は、図１に示すように、回路切断スイッチを構成するスイッチトランジスタによって表示データ更新回路とＶＴＨ補償回路とを電気的に切断することが可能であるので、表示装置１００では、ＶＴＨ補償期間と表示データ期間とが重複する期間であってもよい。
【００７１】
［２−１］画素回路１１０におけるＶＴＨ補償動作
画素回路１１０では、ＥＭ信号により発光が停止されると共に、ＣＤＩＳ信号により表示データ更新回路とＶＴＨ補償回路とが電気的に切断される。また、画素回路１１０では、ＶＴＯＮ信号により閾値電圧保持容量ＣＶＴＨが駆動トランジスタのソース電極と接続された状態で、ＩＮＴ信号により閾値電圧保持容量ＣＶＴＨが初期化される。そして、画素回路１１０では、ＤＩＯＮ信号により駆動トランジスタのドレイン電極とゲート電極とがダイオード接続されることにより、ＶＴＨ補償が実施される。
【００７２】
［２−２］画素回路１１０における表示データの更新動作
画素回路１１０では、ＥＭ信号により発光が停止されると共に、ＣＤＩＳ信号により表示データ更新回路とＶＴＨ補償回路とが電気的に切断された状態で、ＳＣＡＮ信号により表示データの更新が実施される。
【００７３】
［３］第１の実施形態に係る画素回路１１０の回路構成の一例
図５は、第１の実施形態に係る画素回路１１０の回路構成の一例を示す説明図である。
【００７４】
画素回路１１０は、発光素子Ｄと、駆動トランジスタＭ１と、表示データ更新回路１１２と、閾値電圧補償回路１１４と、スイッチングトランジスタＭ２（第１スイッチングトランジスタ）と、発光素子Ｄの発光と非発光を制御する機能を有するスイッチトランジスタＭ４とを有する。
【００７５】
表示データ更新回路１１２と閾値電圧補償回路１１４とは、スイッチングトランジスタＭ２に接続され、スイッチングトランジスタＭ２のオン・オフ動作によって、電気的に接続または切断される。また、スイッチトランジスタＭ４は、ゲート電極に供給されるＥＭ信号によりオン・オフ動作することによって、発光素子Ｄの発光と非発光を制御する。
【００７６】
表示データ更新回路１１２は、表示データ更新タイミングを制御するスイッチトランジスタＭ３（第２スイッチトランジスタ）と、表示データ保持容量ＣＤＡＴＡとで構成され、表示データ更新制御に係る機能と表示データを保持する機能を有する。
【００７７】
スイッチトランジスタＭ３は、ゲート電極に供給される制御信号ＳＣＡＮに応じてオン・オフ動作することによって、表示データ保持容量ＣＤＡＴＡの一方の電極と、表示データが供給されるデータ線ＤＴとを選択的に接続する。
【００７８】
閾値電圧補償回路１１４は、閾値電圧保持容量ＣＶＴＨと、ダイオードトランジスタ（diode  transistor）Ｍ７と、初期化トランジスタＭ６と、スイッチトランジスタＭ５（第３スイッチトランジスタ）とを有する。
【００７９】
ダイオードトランジスタＭ７は、閾値電圧保持容量ＣＶＴＨの一方の電極に接続され、例えば駆動トランジスタＭ１の閾値電圧を検出するために、駆動トランジスタＭ１にダイオード接続される。ダイオードトランジスタＭ７は、ゲート電極に供給される制御信号ＤＩＯＮによってオン・オフ動作する。
【００８０】
初期化トランジスタＭ６は、閾値電圧保持容量ＣＶＴＨに保持される電圧を初期化する。また、閾値電圧保持容量ＣＶＴＨに保持される電圧が初期化されることにより、駆動トランジスタＭ１のゲート電極は初期化される。初期化トランジスタＭ６は、ゲート電極に供給される制御信号ＩＮＴによってオン・オフ動作する。
【００８１】
スイッチトランジスタＭ５は、例えば駆動トランジスタＭ１の閾値電圧の検出を行うときに、閾値電圧保持容量ＣＶＴＨの他方の電極を、駆動トランジスタのソース電極（図５における駆動トランジスタＭ１の発光素子Ｄと接続される側の電極とは反対側の電極）と接続させる。スイッチトランジスタＭ５は、ゲート電極に供給される制御信号ＶＴＯＮによってオン・オフ動作する。
【００８２】
なお、画素回路１１０の構成は、図５に示す例に限られない。例えば、第１の実施形態に係る画素回路１１０を構成する表示データ更新回路１１２と閾値電圧補償回路１１４とは、各回路の機能を実現することが可能な任意の回路構成をとることが可能である。
【００８３】
［４］制御信号の供給に係るタイミングチャートと、第１の実施形態に係る画素回路１１０の基本動作との一例
図６は、第１の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図であり、図７は、第１の実施形態に係る画素回路１１０の基本動作の一例を示す説明図である。図７に示すＡは、図６の（ａ）に示す初期化期間における画素回路１１０の動作を示しており、図７に示すＢは、図６の（ｂ）に示すＶＴＨ補償期間における画素回路１１０の動作を示している。また、図７に示すＣは、図６の（ｃ）に示す表示データ更新期間における画素回路１１０の動作を示しており、図７に示すＤは、図６の（ｄ）に示す発光期間における画素回路１１０の動作を示している。なお、図６では、説明の便宜上ＶＴＨ補償期間を１回しか表していないが、上述したように、表示装置１００では、例えば、１垂直期間に複数の画素回路１１０において同時に複数回ＶＴＨ補償が実施される。
【００８４】
（ａ）初期化期間
画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオフされて発光素子Ｄの発光が停止すると共に、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断される。また、画素回路１１０では、ＶＴＯＮ信号によりスイッチトランジスタＭ５がオンされて閾値電圧保持容量ＣＶＴＨが駆動トランジスタＭ１のソース電極と接続された状態で、ＩＮＴ信号により初期化トランジスタＭ６がオンされることにより、閾値電圧保持容量ＣＶＴＨが初期化電圧ＶＩＮＩＴに初期化される。また、閾値電圧保持容量ＣＶＴＨが初期化電圧ＶＩＮＩＴに初期化されることによって、駆動トランジスタＭ１のゲート電極に印加される電圧も初期化される。
【００８５】
（ｂ）ＶＴＨ補償期間
画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオフされて発光素子Ｄの発光が停止すると共に、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断される。また、画素回路１１０では、ＶＴＯＮ信号によりスイッチトランジスタＭ５がオンされて閾値電圧保持容量ＣＶＴＨが駆動トランジスタＭ１のソース電極と接続された状態で、ＤＩＯＮ信号によりダイオードトランジスタＭ７がオンされて駆動トランジスタＭ１のドレイン電極とゲート電極とがダイオード接続されることにより、駆動トランジスタＭ１のゲート電極に印加される電圧は“ＥＬＶＤＤ−ＶＴＨ”となる。そして、閾値電圧保持容量ＣＶＴＨには、駆動トランジスタＭ１の閾値電圧ＶＴＨが保持される。
【００８６】
（ｃ）表示データ更新期間
画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオフされて発光素子Ｄの発光が停止すると共に、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオフされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断される。また、画素回路１１０では、ＳＣＡＮ信号によりスイッチトランジスタＭ３がオンされてデータ線ＤＴから供給された表示データＶＤＡＴＡが表示データ保持容量ＣＤＡＴＡに伝達され、表示データ保持容量ＣＤＡＴＡには、表示データＶＤＡＴＡが保持される。
【００８７】
（ｄ）発光データ期間
画素回路１１０では、ＣＤＩＳ信号によりスイッチングトランジスタＭ２がオンされて表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に接続されることによって、駆動トランジスタＭ１のゲート電極には、表示データ保持容量ＣＤＡＴＡおよび閾値電圧保持容量ＣＶＴＨそれぞれ保持された電圧（ＶＤＡＴＡ＋ＶＴＨ）が印加される。また、画素回路１１０では、ＥＭ信号によりスイッチトランジスタＭ４がオンされることによって、発光素子Ｄには、駆動トランジスタＭ１を介してＶＴＨ補償後の表示データに対応する電流が流れ、発光素子Ｄは発光する。
【００８８】
［５］第１の実施形態に係る表示装置１００が奏する効果
表示装置１００が備える画素回路１１０それぞれには、表示データ更新回路１１２とＶＴＨ補償回路１１４とが配置され、表示データ更新回路１１２とＶＴＨ補償回路１１４とは、スイッチングトランジスタＭ２のオン・オフ動作により電気的に接続、または切断される。画素回路１１０では、表示データ更新回路１１２とＶＴＨ補償回路１１４とが電気的に切断されることによって、表示データ更新回路１１２における表示データの更新と、ＶＴＨ補償回路１１４におけるＶＴＨ補償とを、別タイミングなど個別に行うことが可能である。よって、表示装置１００は、１垂直期間においてＶＴＨ補償が複数の画素回路１００で同時に複数回実施することができる。上記によって、ＶＴＨ補償時間を水平期間に依存しない期間とすることができるので、表示装置１００は、ＶＴＨ補償時間を延ばすことができる。
【００８９】
したがって、表示装置１００は、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることができる。また、表示装置１００は、既存の技術が用いられる場合に生じうる、解像度が上がることによるＶＴＨ補償能力低下（高解像度化により水平期間が短くなることによるＶＴＨ補償時間の不足）を防止することが可能であるので、既存の技術が用いられる場合よりも高画質化や表示装置の高解像度化をより容易に実現することができる。
【００９０】
（第２の実施形態に係る表示装置）
なお、本発明の実施形態に係る、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることが可能な表示装置は、上述した第１の実施形態に係る表示装置に限られない。
【００９１】
以下では、第２の実施形態に係る表示装置について、第１の実施形態に係る表示装置との相違点を中心に説明する。また、以下では、第１の実施形態に係る表示装置と同様の点については、説明を省略する。
【００９２】
［Ｉ］第２の実施形態に係る表示装置における動作
図８は、本発明の実施形態に係る表示装置における動作のタイミングチャートの他の例を示す説明図である。図８は、第２の実施形態に係る表示装置における動作のタイミングチャートの一例を示している。
【００９３】
第２の実施形態に係る表示装置では、１垂直期間が２つのサブフレームに分割され、サブフレームごとに、ＶＴＨ補償と表示データの更新とが行われる。ここで、各サブフレームにおけるＶＴＨ補償、表示データの更新、および発光素子の発光の制御は、上記第１の実施形態に係る表示装置１００における制御と同様である。
【００９４】
第２の実施形態に係る表示装置では、例えば、２つのサブフレームのうちの第１のサブフレーム（例えば図８に示す「サブフレーム１」、「サブフレーム２」の一方に対応するサブフレーム。）において、奇数番目のラインの画素回路に対する制御が行われる。また、第２の実施形態に係る表示装置では、例えば、２つのサブフレームのうちの第２のサブフレーム（例えば図８に示す「サブフレーム１」、「サブフレーム２」の他方に対応するサブフレーム。）において、偶数番目のラインの画素回路に対する制御が行われる。
【００９５】
なお、１垂直期間が２つのサブフレームに分割される場合に各サブフレームにおいて制御が行われる画素回路の組み合わせは、奇数番目のラインの画素回路と、偶数番目のラインの画素回路とに限られず、各サブフレームでは、任意の組み合わせの画素回路に対して制御が行われてもよい。
【００９６】
また、第２の実施形態に係る表示装置における動作は、図８に示す例に限られない。例えば、第２の実施形態に係る表示装置では、１垂直期間が３つ以上のサブフレームに分割され、サブフレームごとに、ＶＴＨ補償と表示データの更新とが行われてもよい。１垂直期間が３つ以上のサブフレームに分割される場合、各サブフレームにおいて、対応するラインの画素回路に対する制御が行われる。
【００９７】
以下では、図８に示すように１垂直期間が２つのサブフレームに分割され、図８に示すサブフレーム１で奇数番目のラインの画素回路に対する制御が行われ、図８に示すサブフレーム２で偶数番目のラインの画素回路に対する制御が行われる場合を例に挙げる。
【００９８】
［ＩＩ］第２の実施形態に係る表示装置の構成例、および動作の一例
図９は、第２の実施形態に係る表示装置２００の構成の一例を説明するための説明図である。また、図１０は、第２の実施形態に係る表示装置２００における１垂直期間のタイミングチャートの一例を示す説明図である。
【００９９】
表示装置２００は、例えば、表示部２０２と、第１スキャンドライバ２０４と、第２スキャンドライバ２０６と、データドライバ２０８とを備える。
【０１００】
表示部２０２は、複数の画素回路１１０を有し、供給される表示データに基づく画像を表示画面に表示させる。表示部２０２を構成する画素回路１１０それぞれは、図３に示す第１の実施形態に係る表示装置１００と同様に、行状に配された制御線（図９に示すＳＣＡＮ、ＣＤＩＳ、ＩＮＴ、ＶＴＯＮ、ＤＩＯＮ、ＥＭ）と列状に配された信号線（図９に示すＤＴ）との交差部分に、マトリクス状に配置される。
【０１０１】
奇数番目のラインの画素回路１１０には、第１スキャンドライバ２０４とデータドライバ２０８とから各種制御信号（表示データの更新、駆動トランジスタＭ１の閾値電圧の補償、および発光素子Ｄの発光をそれぞれ制御するための制御信号）が供給される。また、偶数番目のラインの画素回路１１０には、第２スキャンドライバ２０６とデータドライバ２０８とから各種制御信号（表示データの更新、駆動トランジスタＭ１の閾値電圧の補償、および発光素子Ｄの発光をそれぞれ制御するための制御信号）が供給される。
【０１０２】
ここで、図９に示す表示装置２００では、第１スキャンドライバ２０４およびデータドライバ２０８が、第１のサブフレームに対応し、奇数番目のラインの画素回路に各種制御信号を供給する「第１のドライバ」に該当する。また、図９に示す表示装置２００では、第２スキャンドライバ２０６およびデータドライバ２０８が、第２のサブフレームに対応し、偶数番目のラインの画素回路に各種制御信号を供給する「第２のドライバ」に該当する。なお、本発明の実施形態に係る第１のドライバと第２のドライバとは、第２の実施形態に係る表示装置の外部の制御装置（または外部の制御回路）であってもよい。
【０１０３】
表示装置２００は、例えば図１０に示す各種制御信号に応じて動作することによって、サブフレームごとにＶＴＨ補償と表示データの更新とを個別に制御する。
【０１０４】
［ＩＩＩ］第２の実施形態に係る表示装置２００が奏する効果
表示装置２００が備える画素回路１１０それぞれは、第１の実施形態に係る画素回路１１０と同様の構成を有する。よって、表示装置２００が備える画素回路１１０では、第１の実施形態に係る画素回路１１０と同様に、表示データ更新回路１１２における表示データの更新と、ＶＴＨ補償回路１１４におけるＶＴＨ補償とを個別に行うことが可能となる。
【０１０５】
したがって、表示装置２００は、第１の実施形態に係る表示装置１００と同様の効果を奏することができる。
【０１０６】
また、表示装置２００は、１垂直期間を２つのサブフレームで分割し、図８に示すサブフレーム１などの一のサブフレームにおいて奇数番目のラインの画素回路に対してＶＴＨ補償と表示データの更新とを行い、また、図８に示すサブフレーム２などの他のサブフレームにおいて偶数番目のラインの画素回路に対してＶＴＨ補償と表示データの更新とを行う。上記に示すような各サブフレームにおける制御によって、表示装置２００は、画素回路間においてＶＴＨ補償後に表示データの更新を行うタイミングに差が生じることによって生じうる、画素回路リーク電流による画質劣化を抑制することができる。
【０１０７】
よって、表示装置２００は、例えば表示画面の中央部分に発生しうる境界線むらなどが発生することを防止することができるので、より高画質化を図ることができる。
【０１０８】
（第３の実施形態に係る表示装置）
なお、本発明の実施形態に係る、閾値電圧補償（ＶＴＨ補償）能力の向上を図ることが可能な表示装置は、上述した第１の実施形態に係る表示装置や第２の実施形態に係る表示装置に限られない。
【０１０９】
以下では、第３の実施形態に係る表示装置について、第２の実施形態に係る表示装置との相違点を中心に説明する。また、以下では、第１の実施形態に係る表示装置および第２の実施形態に係る表示装置と同様の点については、説明を省略する。
【０１１０】
［ｉ］第３の実施形態に係る表示装置の構成例
図１１は、第３の実施形態に係る表示装置３００の構成の一例を説明するための説明図である。
【０１１１】
表示装置３００は、例えば、表示部３０２と、第１スキャンドライバ２０４と、第２スキャンドライバ２０６と、データドライバ２０８とを備える。
【０１１２】
図９に示す第２の実施形態に係る表示装置２００と比較すると、表示装置３００では、表示部３０２における画素回路と制御線との接続関係が、図９に示す第２の実施形態に係る表示部２０２と異なる。
【０１１３】
具体的には、図１１に示す表示装置３００では、表示部３０２を構成する奇数番目のラインの画素回路１１０と偶数番目のラインの画素回路１１０には、各種制御信号（表示データの更新、駆動トランジスタの閾値電圧の補償、および発光素子の発光をそれぞれ制御するための制御信号）が、第１スキャンドライバ２０４およびデータドライバ２０８（上記第１のドライバの一例）と、第２スキャンドライバ２０６およびデータドライバ２０８（上記第２のドライバの一例）とから、市松状に供給される、つまり、表示装置３００では、２つのサブフレームに対応して、いわゆるドット市松に各種制御信号が表示部３０２を構成する画素回路１１０に供給される。
【０１１４】
［ｉｉ］第３の実施形態に係る表示装置３００が奏する効果
表示装置３００が備える画素回路１１０それぞれは、第１の実施形態に係る画素回路１１０と同様の構成を有する。よって、表示装置３００が備える画素回路１１０では、第１の実施形態に係る画素回路１１０と同様に、表示データ更新回路１１２における表示データの更新と、ＶＴＨ補償回路１１４におけるＶＴＨ補償とを個別に行うことが可能となる。
【０１１５】
したがって、表示装置３００は、第１の実施形態に係る表示装置１００と同様の効果を奏することができる。
【０１１６】
また、表示装置３００では、各種制御信号がいわゆるドット市松に画素回路１１０に供給されるので、表示装置３００は、第２の実施形態に係る表示装置２００よりも、画素回路間においてＶＴＨ補償後に表示データの更新を行うタイミングに差が生じることによって生じうる画素回路リーク電流による画質劣化を、さらに抑制することができる。よって、表示装置３００は、第２の実施形態に係る表示装置２００よりも、より高画質化を図ることができる。
【０１１７】
以上、本発明の実施形態として、表示装置を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、テレビ（television）受像機や、タブレット（tablet）型の装置、携帯電話やスマートフォン（smart  phone）などの通信装置、映像／音楽再生装置（または映像／音楽記録再生装置）、ゲーム（game）機、ＰＣ（Personal  Computer）などのコンピュータ（computer）など、様々な機器に適用することができる。
【０１１８】
また、上記では、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１１９】
１００、２００、３００    表示装置
１０２、２０２、３０２    表示部
１０４    スキャンドライバ
２０４    第１スキャンドライバ
２０６    第２スキャンドライバ
１０６、２０８    データドライバ
１１０    画素回路
【図１】
2016085297.tif 000003
【図２】
2016085297.tif 000004
【図３】
2016085297.tif 000005
【図４】
2016085297.tif 000006
【図５】
2016085297.tif 000007
【図６】
2016085297.tif 000008
【図７】
2016085297.tif 000009
【図８】
2016085297.tif 000010
【図９】
2016085297.tif 000011
【図１０】
2016085297.tif 000012
【図１１】
2016085297.tif 000013