(57)【要約】【課題】電気光学表示装置において負荷変動により発生する表示品位の低下を防止する。【解決手段】表示装置は、データ線に供給可能なサンプリング用電圧を走査線に選択電圧が印加される期間において単調変化させる電圧生成部と、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部と、同一の画素電圧がサンプリングされた画素の数である同一電圧サンプリング数を検出するサンプリング数検出部と、検出された同一電圧サンプリング数が所定数である場合にサンプリングを所定時間だけ停止させるコントローラとを有する。コントローラは、サンプリングを再開させるときのサンプリング用電圧がサンプリングの停止の際の値となるように、前記サンプリングを停止させてから再開させるまでの間にサンプリング用電圧をシフトさせる。【選択図】  図１
2016151586.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有し、複数の走査線と複数のデータ線がマトリクス状に配置された電気光学表示装置であって、
前記走査線に選択電圧が印加されることに応じて、該走査線に対応する画素列に含まれる画素への前記データ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、
前記複数のデータ線に供給可能なサンプリング用電圧を、前記走査線に前記選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、
前記複数の走査線のうち順次選択した前記走査線に前記選択電圧を印加する走査線駆動回路および前記複数のデータ線への前記サンプリング用電圧の供給をオン／オフする複数のデータ線スイッチとにより構成され、前記サンプリング用電圧から前記画素電圧をサンプリングする電圧サンプリング部と、
該電圧サンプリング部により同一の前記画素電圧がサンプリングされた前記画素の数である同一電圧サンプリング数を検出するサンプリング数検出部と、
前記サンプリング数検出部により検出された前記同一電圧サンプリング数が所定数である場合に、前記サンプリングを所定時間だけ停止させるコントローラと、を有し、
前記コントローラは、前記サンプリングを再開させるときの前記サンプリング用電圧が前記サンプリングの停止の際の値となるように、前記サンプリングを停止させてから再開させるまでの間に前記サンプリング用電圧をシフトさせることを特徴とする電気光学表示装置。
【請求項２】
前記コントローラは、前記サンプリング数検出部により検出された前記同一電圧サンプリング数が所定数である場合に、前記サンプリングとともに、前記電圧生成部での前記サンプリング用電圧の前記単調変化を前記所定時間だけ停止させ、
該所定時間が経過するときに、前記サンプリング用電圧をシフトさせて前記サンプリングと前記サンプリング用電圧の単調変化を再開することを特徴とする請求項１に記載の電気光学表示装置。
【請求項３】
前記コントローラは、前記サンプリングの停止の際の前記サンプリング用電圧に応じて、前記所定時間が経過するときに前記サンプリング用電圧をシフトさせる値を設定することを特徴とする請求項１又は２に記載の電気光学表示装置。
【請求項４】
前記コントローラは、前記サンプリング数検出部により検出された前記同一電圧サンプリング数が所定数である場合に、前記サンプリングの停止とともに、前記所定時間に対応する値だけ前記サンプリング用電圧をシフトさせ、前記単調変化を継続させることを特徴とする請求項１に記載の電気光学表示装置。
【請求項５】
前記所定時間に対応する値は、前記単調変化を継続させた場合に当該所定時間で前記サンプリング用電圧が変化する値であることを特徴とする請求項４に記載の電気光学表示装置。
【請求項６】
前記電圧生成部は、デジタルデータをアナログ変換するＤ／Ａコンバータであり、
前記コントローラは、前記Ｄ／Ａコンバータのデータ更新を行うクロックを停止させることにより又は前記デジタルデータを前記サンプリング用電圧が一定となるデータとすることにより、前記単調変化を停止させることを特徴とする請求項１から３のうちいずれか1項に記載の電気光学表示装置。
【請求項７】
前記コントローラは、前記電圧サンプリング部へのサンプリングクロックの供給を停止すること又は該サンプリングクロックをディセーブルとすることにより、前記サンプリングを停止させることを特徴とする請求項１から６のうちいずれか１項に記載の電気光学表示装置。
【請求項８】
前記電圧生成部は、デジタルデータをアナログ変換するＤ／Ａコンバータであり、
前記コントローラは、前記Ｄ／Ａコンバータのデータを、前記サンプリングの停止時間に応じてシフトすることにより、前記サンプリング用電圧をシフトさせることを特徴とする請求項１から７のうちいずれか1項に記載の電気光学表示装置。
【請求項９】
請求項１から８のうちいずれか１項に記載の電気光学表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ等、電気光学的変化によって画像表示を行う電気光学表示装置に関する。
【背景技術】
【０００２】
上記のような電気光学表示装置の駆動回路として、特許文献１にて開示されているものがある。この駆動回路は、走査線に選択電圧を印加する期間にてコモン電極を一定電圧に保つ一方、画素電極に電圧が単調変化する信号（画素電圧）をオン状態のスイッチおよびデータ線を介して印加する。そして、階調に応じた時間が経過した時点で該スイッチをオフ状態とし、画素電極とコモン電極との間の差電圧を保持する。
【０００３】
ただし、特許文献１にて開示された駆動回路において、画素電圧が何らかの原因によって設定通りに単調変化しない場合には、画素電極とコモン電極との間の差電圧が目標とする階調に応じた値にならない。このため、目標とする階調が得られず、画像表示品位が低下する。
【０００４】
このような問題に対して、特許文献２には、画素電圧の印加時の負荷（容量）の変動により、単調変化すべき画素電圧に発生するノイズを吸収するようにした駆動回路が開示されている。この駆動回路では、該負荷変動に応じて、画素電圧の印加時の負荷とは異なる負荷を接続することで、負荷変動、つまりは電圧変動を抑えて画像表示品位の低下を防止する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３３６７８０８号公報
【特許文献２】特開２００８−１７０８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２にて開示された駆動回路において、負荷変動（電圧変動）を抑えるために接続される負荷が外部負荷である場合には、電気光学表示装置の内部で発生した負荷変動に対して十分な効果が得られないおそれがある。また、負荷変動を抑えるために接続される負荷を内部負荷にする場合には、負荷変動が大きいと、電気光学表示装置内で該負荷変動を軽減するため内部負荷を構成することが困難となる。
【０００７】
本発明は、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することができるようにした電気光学表示装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一側面としての電気光学表示装置は、複数の画素を有し、複数の走査線と複数のデータ線がマトリクス状に配置され、走査線に選択電圧が印加されることに応じて、該走査線に対応する画素列に含まれる画素への前記データ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、複数のデータ線に供給可能なサンプリング用電圧を走査線に前記選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、複数の走査線のうち順次選択した走査線に選択電圧を印加する走査線駆動回路および前記複数のデータ線へのサンプリング用電圧の供給をオン／オフする複数のデータ線スイッチとにより構成され、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部と、該電圧サンプリング部により同一の画素電圧がサンプリングされた画素の数である同一電圧サンプリング数を検出するサンプリング数検出部と、サンプリング数検出部により検出された前記同一電圧サンプリング数が所定数である場合に、サンプリングを所定時間だけ停止させるコントローラと、を有する。コントローラは、サンプリングを再開させるときのサンプリング用電圧がサンプリングの停止の際の値となるように、サンプリングを停止させてから再開させるまでの間にサンプリング用電圧をシフトさせることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することが可能な電気光学表示装置を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態における電気光学表示装置の構成を示すブロック図。
【図２】実施例１の電気光学表示装置における画素の構成を示す図。
【図３】実施例１の電気光学表示装置における制御回路の構成を示すブロック図。
【図４】実施例１の電気光学表示装置におけるランプ信号の電圧変動を示す図。
【図５】実施例１の電気光学表示装置における同一データサンプリング数の検出回路の検出結果の例を示す図。
【図６】実施例１の電気光学表示装置におけるランプ信号の電圧制御を示す図。
【図７】水平走査時のタイミングを示すタイミングチャート。
【図８】Ｄ／Ａコンバータで構成されるランプ電圧生成回路の動作を示すタイミングチャート。
【図９】電気光学装置の表示部での表示例を示す図。
【図１０】実施例１の電気光学表示装置の動作を示すフローチャート。
【図１１】実施例２の電気光学表示装置におけるランプ信号の電圧制御を示す図。
【図１２】実施例２の電気光学表示装置の動作を示すフローチャート。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
図１には、本発明の実施例１である電気光学表示装置の構成を示している。電気光学表示装置は、表示部としての液晶表示パネル１００と、制御回路２００と、電圧生成部としてのランプ電圧生成回路３００とにより構成されている。液晶表示パネル１００は、複数の画素（ここでは、例としてＸＧＡ解像度対応する水平１０２４画素×垂直７６８画素とする）を含む表示領域１３０にて画像を表示する。
【００１３】
本実施例の電気光学表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、ノートパソコン、デジタルスチルカメラ、カーナビゲーション装置等の各種電子機器に搭載することができる。
【００１４】
制御回路２００内のパネル制御回路２１０は、不図示のスケーラ等からデジタル化された映像入力を受けて液晶表示パネル１００への駆動制御信号を生成する。サンプリング数検出部としての同一データサンプリング数検出回路２３０は、パネル制御回路２１０でガンマ補正、色むら補正等の各種補正を受けた映像データから同一の階調データ（以下、同一データという）が設定された画素数を検出する。同一データが設定された画素数を、以下の説明では同一データサンプリング数という。
【００１５】
コントローラとしてのサンプリング制御回路２２０は、同一データサンプリング数検出回路２３０にて検出された同一データサンプリング数に応じて、ランプ電圧生成回路３００での電圧生成制御と液晶表示パネル１００の駆動制御とを行う。
【００１６】
液晶表示パネル１００内には、表示領域１３０と、Ｈ駆動回路１１０と、走査線駆動回路としてのＶシフトレジスタ１２０とが設けられている。Ｈ駆動回路１１０は、パネル制御回路２１０からの駆動制御信号および映像データと、サンプリング制御回路２２０からの駆動制御信号とを受けて、表示領域１３０に含まれる各水平画素列（以下、画素ラインという）の画素を駆動する。
【００１７】
図２におけるＨ駆動回路１１０内のインプットデータレジスタ１１１は、パネル制御回路２１０でガンマ補正、色むら補正等の各種補正を受けた映像データを順次受けて、Ｎ＋１ライン分の映像データを記憶する。
【００１８】
また、Ｈ駆動回路１１０内のデータメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。データコンパレータ１１３はデータメモリ１１２に記憶している映像データと、データコンパレータ１１３に入力されるカウンタークロック（サンプリングクロック）であるＣＣＬＫのカウント値とを比較する。
【００１９】
ＳＷコントローラ１１４は、データコンパレータ１１３からの出力をもとに、データ線スイッチとしてのアナログＳＷ１３３のスイッチングを行うＳＷ信号１３２を、アナログＳＷ１３３をＯＮ／ＯＦＦ可能な電圧に変換して出力する。
【００２０】
ランプ電圧生成回路３００は、複数本のビデオ線１３４に供給可能なサンプリング用電圧としてのランプ電圧（ＲＶ）１３１を生成する。そして、アナログＳＷ１３３は、表示領域１３０に垂直方向に延びるように配線された複数本のデータ線としてのビデオ線１３４に対するランプ電圧（ＲＶ）１３１の供給をオン／オフする。なお、ＸＧＡでは、１０２４本のビデオ線１３４が表示領域１３０に含まれ、ビデオ線１３４ごとにアナログＳＷ１３３が設けられている。
【００２１】
Ｖシフトレジスタ１２０は、パネル制御回路２１０からのＶＳ信号とＶＣＬＫ信号を受けて、表示領域１３０に水平方向に延びるように配線された複数本の水平走査線１３５へのＶ走査信号（選択電圧）の出力を制御する。なお、ＸＧＡでは、７６８本の水平走査線１３５が表示領域１３０に含まれる。詳しくは後述するが、ランプ電圧（ＲＶ）１３１は、１本の水平走査線１３５にＶ走査信号が印加される期間において、単調変化（単調増加）するように生成される。Ｖシフトレジスタ１２０およびアナログＳＷ１３３によって電圧サンプリング部が構成される。
【００２２】
水平走査線１３５とビデオ線１３４とがマトリクス状に配置されている。そして、各水平走査線１３５と各ビデオ線１３４とが交差する箇所には、画素スイッチング素子としての画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８が設けられている。これら画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８により１つの画素が構成される。
【００２３】
アナログＳＷ１３３を介してビデオ線１３４に供給されるランプ電圧（ＲＶ）１３１は、画素トランジスタ１３６のドレインに接続される。これにより、画素トランジスタ１３６のゲートが水平走査線１３５に接続され、水平走査線１３５からのＶ走査信号によって画素トランジスタ１３６のオン／オフ制御が行われる。
【００２４】
画素コンデンサ１３７は、画素トランジスタ１３６のソースに接続され、ビデオ線１３４に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧（画素電圧）としてチャージする。ビデオ線１３４は、画素トランジスタ１３６のソースに接続されるとともに、配線としてのビデオ線１３４自体がコンデンサ容量として機能し、画素コンデンサ１３７の容量より大きい容量（数百から数万倍）を構成する。また、画素コンデンサ１３７の他端は、所定電圧であるＶｃｏｍＣに接続されている。
【００２５】
液晶（ＬＣ）１３８は、画素コンデンサ１３７にチャージされて不図示の画素電極に印加される液晶駆動電圧（画素電圧）と、不図示の透明電極に印加される所定電圧であるＶｃｏｍＬとの差である電位差に応じて駆動される。なお、前述した同一階調データを意味する「同一データ」は、同一の液晶駆動電圧とも言い換えることができる。
【００２６】
また、本実施例では、液晶駆動電圧がゼロに近い場合に液晶１３８の光透過率が最小となって黒色が表示され、液晶駆動電圧が大きくなるにつれて光透過率が増加する、いわゆるノーマリーブラックモードの液晶駆動方式が採用されている場合について説明する。
【００２７】
引き続き、図１および図２を用いて、液晶表示パネル１００およびランプ電圧生成回路３００の動作について詳しく説明する。
【００２８】
前述したように、制御回路２００内のパネル制御回路２１０は、映像入力を受けてガンマ補正、色むら補正等の各種補正が行われた映像データを生成する。生成された映像データは、ＤＡＴＡラインを介して液晶表示パネル１００のＨ駆動回路１１０に入力されるとともに、制御回路２００内の同一データサンプリング数検出回路２３０に入力される。
【００２９】
Ｈ駆動回路１１０に入力された映像データは、Ｈ駆動回路１１０内のインプットデータレジスタ１１１に格納される。このときの様子を図７に示す。インプットデータレジスタ１１１は、映像データを、パネル制御回路２１０からの水平スタート信号であるＨＳ信号を起点として、ＨＣＬＫに同期してデータＤ１〜Ｄ１０２４として格納していく。ＸＧＡ解像度では、水平方向の映像データとして１０２４個のデータを記憶する。
【００３０】
データメモリ１１２は、インプットデータレジスタ１１１にて受けたＮライン目の映像データを記憶する。このとき、インプットデータレジスタ１１１には、次のラインであるＮ＋１ライン目の映像データが入力される。
【００３１】
データコンパレータ１１３は、図８に示すように、サンプリング制御回路２２０から出力されるＣＲＳＴ信号を起点としてＣＣＬＫのカウントを行うカウンタを含む。そして、データコンパレータ１１３は、データメモリ１１２に記憶されている映像データと、上記カウンタによるカウント値とを比較する。
【００３２】
例えば、映像データが１０ビットの階調であり、Ｄ１のデータが１００であるとすると、データコンパレータ１１３は、ＣＫ１００にてＳＷコントローラ１１４にコンパレータ出力を行う。また、例えば、Ｄ２のデータが４であるとすると、データコンパレータ１１３は、ＣＫ４にてＳＷコントローラ１１４にコンパレータ出力を行う。このようにして、データコンパレータ１１３は、水平方向に１０２４のコンパレータ出力を行うことが可能である。
【００３３】
ＳＷコントローラ１１４は、データコンパレータ１１３からの１０２４のコンパレータ出力を電圧変換し、１０２４個のアナログＳＷ１３３に対して制御信号を出力する。このアナログＳＷ１３３をオン／オフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加したり遮断したりする制御を行う。
【００３４】
１０２４個のアナログＳＷ１３３は、ＣＲＳＴ信号により全てがオン状態となってランプ電圧（ＲＶ）１３１がビデオ線１３４に印加された状態としている。アナログＳＷ１３３はコンパレータ出力を受けるとオフ状態となり、ランプ電圧（ＲＶ）１３１がビデオ線１３４に印加されない状態（遮断状態）とする。
【００３５】
次に、ランプ電圧生成回路３００におけるランプ電圧の生成について説明する。実施例として、ランプ電圧生成回路３００に、デジタルデータをアナログ変換するＤ／Ａコンバータを用いる。サンプリング制御回路２２０は、ランプ電圧生成回路３００であるＤ／Ａコンバータに、該Ｄ／Ａコンバータのデータ更新を行わせるクロックであるＤ／ＡＣＬＫとランプ電圧のインクリメントを指示するデータであるＤ／ＡＤＡＴＡとを入力する。Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡは、前述したＣＲＳＴ信号を起点として、ＣＣＬＫと同期してサンプリング制御回路２２０から出力される。
【００３６】
また、Ｄ／ＡＤＡＴＡは、Ｄ／ＡＣＬＫのクロック数に応じてインクリメントしていくデータとして出力される。例えば、ランプ電圧生成回路３００の階調を１０ｂｉｔとし、ランプ電圧生成回路３００は１０２４の分解能にてランプ波形を生成する。この結果、Ｄ／Ａコンバータは、図４（ａ）に示すように、単調増加（単調変化）するランプ電圧を生成する。
【００３７】
ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１は、ＣＲＳＴ信号の入力時点で所定の開始電圧となり、例えばＤ１においては図４（ａ）中に「Ｄ１：１００」で示す電圧としてビデオ線１３４に印加される。前述したようにランプ電圧生成回路３００の階調を１０ｂｉｔの１０２４分解能とした場合に、ランプ電圧の最大電圧（Δ電圧）が４Ｖであるとするとき、「Ｄ１：１００」で示す電圧は、
｛（１００−１）／１０２４｝×４Ｖ＝０．３８６７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．３８６７Ｖがビデオ線１３４に印加されることになる。また、ランプ電圧（ＲＶ）１３１は、例えばＤ２においては図４（ａ）中に「Ｄ２：４」で示す電圧としてビデオ線１３４に印加される。「Ｄ２：４」で示す電圧は、
｛（４−１）／１０２４｝×４＝０．０１１７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．０１１７Ｖがビデオ線１３４に印加されることになる。
【００３８】
このようなランプ電圧からのサンプリングを行い、１０２４本のビデオ線１３４に対してサンプリングされた電圧（液晶駆動電圧）を印加する。ビデオ線１３４に印加された電圧は、Ｖシフトレジスタ１２０から出力されるＶ走査信号によって、１ラインにおける１０２４個（Ｈ１〜Ｈ１０２４）の画素トランジスタ１３６のゲートに接続される。これにより、１０２４個の画素トランジスタ１３６がオンになる。
【００３９】
この画素トランジスタ１３６のオンにより、ビデオ線１３４と画素コンデンサ１３７は画素トランジスタ１３６を介して接続され、画素コンデンサ１３７にランプ電圧からサンプリングした液晶駆動電圧をチャージする。こうして、Ｈ１〜Ｈ１０２４の画素コンデンサ１３７にそれぞれチャージされた液晶駆動電圧により、液晶１３８を駆動する。
【００４０】
パネル制御回路２１０から垂直走査スタート信号ＶＳと垂直走査クロック信号ＶＣＬＫを受けたＶシフトレジスタ１２０は、水平走査線１３５に出力されるＶ走査信号を、クロックＶＣＬＫごとに垂直方向にＶ１からＶ７６８まで順次走査（順次選択）する。この走査により、液晶表示パネル１００の表示領域１３０の全画素に対して、液晶駆動電圧の書き込み（チャージ）制御を行うことができる。そして、透明電極に印加されるＶｃｏｍＬと画素電極に印加される液晶駆動電圧との差に応じて液晶１３８が駆動され、表示領域１３０に画像が表示される。
【００４１】
次に、上述したランプ電圧からの液晶駆動電圧のサンプリング（以下、電圧サンプリングともいう）の際に発生するノイズの影響について説明する。
【００４２】
図９（Ａ）から図９（Ｄ）には、表示領域１３０に表示される画像（パターン）の例を示している。図９（Ａ）は、階調が徐々に変化するグラデーションパターンを示す。本実施例では、前述したようにノーマリーブラックモードで液晶駆動を行うので、このようなグラデーションパターンを表示する場合には、まずＣＲＳＴ信号によって１０２４個のアナログＳＷ１３３が全てオン状態とされる。これにより、ランプ電圧（ＲＶ）１３１が１０２４本のビデオ線１３４の全てに供給される。そして、例えば、Ｈ１の画素に対するデータが最も低い１であるとすると、ＣＣＬＫの１クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ１のアナログＳＷ１３３をオフにする。これにより、Ｈ１の画素に対応するビデオ線１３４には、
｛（１−１）／１０２４｝×４Ｖ＝０Ｖ
より、ランプ電圧の開始電圧に対して、＋０Ｖがチャージされる。したがって、Ｈ１の画素にも、ランプ電圧の開始電圧に対して＋０Ｖがチャージされる。
【００４３】
次に、例えば、Ｈ２の画素に対するデータが１より高い２であるとすると、ＣＣＬＫの２クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ２のアナログＳＷ１３３をオフにする。これにより、Ｈ２の画素に対応するビデオ線１３４には、
｛（２−１）／１０２４｝×４Ｖ＝０．００３９Ｖ
より、ランプ電圧の開始電圧に対して＋０．００３９Ｖがチャージされる。したがって、Ｈ２の画素にも、ランプ電圧の開始電圧に対して＋０．００３９Ｖがチャージされる。このようにして、グラデーションパターンの階調が徐々に変化する。このとき、１０２４個のアナログＳＷ１３３が順次オフされていくため、ビデオ線１３４の負荷変動が小さい状態が続き、安定的にランプ電圧からサンプリングした液晶駆動電圧を得ることができる。
【００４４】
これに対し、図９（Ｂ）には、矩形ボックス内の階調が４９９で、その周囲の階調が５００であるボックスパターンを示している。前述した通り、まずＣＲＳＴ信号によって１０２４個のアナログＳＷ１３３が全てオン状態とされ、ランプ電圧（ＲＶ）１３１が１０２４本のビデオ線１３４の全てに供給される。そして、例えばＨ１５１〜Ｈ８５０の画素に対するデータが４９９である場合、ＣＣＬＫの４９９クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ１５１〜Ｈ８５０のアナログＳＷ１３３をオフにする。これにより、Ｈ１５１〜Ｈ８５０の画素に対応するビデオ線１３４には、
｛（４９９−１）／１０２４｝×４Ｖ＝１．９４５Ｖ
より、ランプ電圧の開始電圧に対して＋１．９４５Ｖがチャージされる。したがって、Ｈ１５１〜Ｈ８５０の画素にも、ランプ電圧の開始電圧に対して＋１．９４５Ｖがチャージされる。ただし、このときランプ電圧（ＲＶ）に対しては、１０２４本のビデオ線１３４のうち半分以上の７００本がオフになる、つまりはランプ電圧（ＲＶ）１３１に繋がっていた負荷（ビデオ線１３４の容量）のうち７００／１０２４が解放されることになる。このため、概ね７００／１０２４の容量変動が発生する。
【００４５】
一方、例えばＨ１〜Ｈ１５０の画素とＨ８０１〜Ｈ１０２４の画素に対するデータが５００であるとする。このとき、ＣＣＬＫの５００クロック目でデータコンパレータ１１３から出されたコンパレータ出力に応じて、ＳＷコントローラ１１４がＨ１〜Ｈ１５０とＨ８０１〜Ｈ１０２４のアナログＳＷ１３３をオフにする。これにより、Ｈ１〜Ｈ１５０の画素とＨ８０１〜Ｈ１０２４の画素に対応するビデオ線１３４には、
｛（５００−１）／１０２４｝×４Ｖ＝１．９４９Ｖ
より、ランプ電圧の開始電圧に対して＋１．９４９Ｖがチャージされることが望ましい。
【００４６】
しかし、前述した負荷変動により、図４（ｂ）に示すように、ＣＣＬＫの４９９クロック目より後にランプ電圧の変動が発生する。すなわち、ランプ電圧生成回路３００のインダクタンスやリアクタンス等による負荷変動や液晶表示パネル１００内に設けられたランプ電圧用アンプ（不図示）の負荷変動に伴うリンギングやパネル内の配線抵抗により電位差が発生する。この電位差により、図４（ｂ）中の点線内に示すようなランプ電圧の波形が変動する。そして、このようなランプ電圧の変動が生じている間に、Ｈ１〜Ｈ１５０とＨ８０１〜Ｈ１０２４の画素（ビデオ線１３４）は液晶駆動電圧をサンプリングすることになる。
【００４７】
図４（ｂ）には、ＣＣＬＫの４９９クロック目に負荷が一旦軽くなったために、５００クロック目のランプ電圧が本来の電圧よりも上昇した様子を示している。そのタイミングで、ビデオ線１３４への電圧サンプリングを行うと、前述したようにビデオ線１３４には本来はランプ電圧の開始電圧に対して＋１．９４９Ｖがチャージされるはずが、＋１．９４９Ｖ＋α（ノイズ成分電圧）がチャージされる。したがって、画素コンデンサ１３７にも、ランプ電圧の開始電圧に対して＋１．９４９Ｖ＋αがチャージされる。この場合、図９（Ｃ）に示すように、Ｈ１〜Ｈ１５０の画素とＨ８５１〜Ｈ１０２４の画素に、図９（Ｂ）に示した同画素の液晶駆動電圧より高い液晶駆動電圧がチャージされ、図９（Ｂ）の本来の階調より明るい階調が表示されてしまう。
【００４８】
さらに、例えばＨ１〜Ｈ１５０の画素とＨ８０１〜Ｈ１０２４の画素に対する本来のデータが５０１であるとすると、これらの画素に対応するビデオ線１３４には、
｛（５０１−１）／１０２４｝×４Ｖ＝１．９５３Ｖ
より、ランプ電圧の開始電圧に対して＋１．９５３Ｖがチャージされることが望ましい。しかし、図４（ｂ）に示すように一度上昇したランプ電圧が５０１クロック目のタイミングでは、本来のランプ電圧より低い電圧に変動する。このため、ビデオ線１３４にランプ電圧の開始電圧に対して＋１．９５３Ｖがチャージされるはずが、＋１．９５３Ｖ−α（ノイズ成分電圧）がチャージされることになる。この場合、図９（Ｄ）に示すように、Ｈ１〜Ｈ１５０の画素とＨ８５１〜Ｈ１０２４の画素に、図９（Ｂ）に示した同画素の液晶駆動電圧より低い液晶駆動電圧がチャージされ、図９（Ｂ）の本来の階調より暗い階調が表示されてしまう。
【００４９】
このような問題に対して、本実施例では、装置が図１０のフローチャートに示す動作（処理）を行うことでこれを解決する。
【００５０】
パネル制御回路２１０が、ステップＳ１０１において垂直走査スタート信号ＶＳ、水平スタート信号ＨＳおよび各種補正後の映像データを生成することで、処理が開始される。
【００５１】
ステップＳ１０３では、パネル制御回路２１０は、水平スタート信号ＨＳを起点としてＮ＋１ライン（例えば、Ｎラインが２ライン目であれば、Ｎ＋１ラインは３ライン目となる）の映像データを、同一データサンプリング数検出回路２３０に入力する。液晶表示パネル１００へのＮ＋１ラインの映像データの入力は、同一データサンプリング数検出回路２３０へのデータ入力（ステップＳ１０３）と並行して行う。また、これと並行して、ステップＳ１１３では、インプットデータレジスタ１１１内の映像データをデータメモリ１１２に転送する。
【００５２】
ここで、同一データサンプリング数検出回路２３０の動作を説明する。図３には、同一データサンプリング数検出回路２３０と、サンプリング制御回路２２０内の構成とを示している。ステップＳ１０４において、同一データサンプリング数検出回路２３０は、入力された映像データのうち同一データが設定された画素が、１ラインの１０２４画素の中に幾つ有るかを示す同一データサンプリング数（同一電圧サンプリング数）を検出する。ステップＳ１０５において１ライン中の同一データサンプリング数の検出が終了すると、同一データサンプリング数検出回路２３０はステップＳ１０７に進む。
【００５３】
ステップＳ１０７では、同一データサンプリング数検出回路２３０は、図５に示すような同一データサンプリング数を示すヒストグラムを生成する。図５において、横軸はデータの階調を示し、縦軸には同一データサンプリング数の検出値を示している。例えば、図９（Ａ）に示すようなグラデーションパターンでは、図５（ａ）に示すようなヒストグラムが得られる。また、図９（Ｂ）に示すようなボックスパターンでは図５（ｂ）に示すようなヒストグラムが得られる。
【００５４】
次に、ステップＳ１０９では、同一データサンプリング数検出回路２３０は、同一データサンプリング数が１ライン中で所定数であるか否かを判定する。本実施例では、「所定数」は、１ライン中の１０２４個の画素数（サンプリング数）のうち５０％以上とし、５０％に相当するサンプリング数を図５中に点線で示す。
【００５５】
グラデーションパターンに対応する図５（ａ）に示す場合は、同一データは殆どないので、同一データサンプリング数は最大で１または２となる。つまり、図５（ａ）に示す場合は点線で示す５０％以上となる同一データサンプリング数はない。この場合、同一データサンプリング数検出回路２３０は、検出結果として所定数となった同一データサンプリング数がないことを記憶する。
【００５６】
一方、ボックスパターンに対応する図５（ｂ）に示す場合は、同一データサンプリング数が７００（階調４９９）と３２４（階調５００）であり、点線で示す５０％以上となる同一データサンプリング数（７００／１０２４）が存在する。この場合、同一データサンプリング数検出回路２３０は、ステップＳ１１１にて、検出結果として所定数となった同一データサンプリング数があること、その同一データサンプリング数およびその階調を記憶する。こうして、１ラインでの同一データサンプリング数の検出は終了する。
【００５７】
そして、後述するＣＣＬＫ制御、パネルデータインプット制御、同一データサンプリング数検出結果の記憶が終了するのを待って（ステップＳ１３７）、サンプリング制御回路２２０は、ステップＳ１３９にて、７６８ラインのＶ走査が完了したか否かを判定する。Ｖ走査が完了すると１フレーム走査完了として（ステップＳ１４１）、本処理を終了する。一方、Ｖ走査が完了していなければ、ステップＳ１０１に戻って、次のラインに対する処理を行う。
【００５８】
次に、液晶表示パネル１００への映像データの入力について説明する。ステップＳ１０１にて水平スタート信号ＨＳを受けた液晶表示パネル１００内のＨ駆動回路１１０は、ステップＳ１１３にてインプットデータレジスタ１１１内のＮラインの映像データをデータメモリ１１２に転送する。そして、ステップＳ１１５では、Ｈ駆動回路１１０は、インプットデータレジスタ１１１に対してＮ＋１ラインの映像データを入力する。このとき、データメモリ１１２には、ステップＳ１１３でインプットデータレジスタ１１１から転送されてきたＮラインの映像データが記憶されている。データメモリ１１２に記憶された映像データをもとに、後述するパネル駆動制御が行われる。
【００５９】
次に、ステップＳ１１７では、Ｈ駆動回路１１０は、インプットデータレジスタ１１１に対してＮ＋１ラインの映像データ（１０２４画素分のデータ）の入力が完了したか否かを判定する。完了していない場合は、ステップＳ１１５に戻って、完了するまで該ステップＳ１１５の処理を繰り返す。完了した場合は、前述したステップＳ１３７に進む。
【００６０】
次に、サンプリング制御回路２２０およびパネル駆動制御について説明する。前述したように、ステップＳ１０３にて水平スタート信号ＨＳ（ステップＳ１０１）を起点としてパネル制御回路２１０はＮ＋１ラインの映像データを同一データサンプリング数検出回路２３０に入力する。
【００６１】
これと並行して、同一データサンプリング数検出回路２３０は、ステップＳ１１９にて、サンプリング制御回路２２０内のクロック停止タイミング設定回路２２１に、入力中の映像データの前ライン（Ｎライン）での同一データサンプリング数の検出結果を送る。この検出結果は、ステップＳ１１１で同一データサンプリング数検出回路２３０が記憶したものである。
【００６２】
そして、ステップＳ１２１では、クロック停止タイミング設定回路２２１は、同一データサンプリング数検出回路２３０から送られてきた検出結果が、同一データサンプリング数が後述する所定数（５０％以上）であることを示すものであるか否かを判定する。同一データサンプリング数が所定数であることを示す検出結果ではない場合は、ステップＳ１３５に進む。
【００６３】
ステップＳ１３５では、サンプリング制御回路２２０は、図４（ａ）に示したランプ電圧が出力されるように、ＲａｍｐＤＡＣ制御回路２２２から、Ｄ／ＡＣＬＫのクロック数に応じて単調にインクリメントしていくデータＤ／ＡＤＡＴＡを出力させる。また、このとき、ＣＣＬＫコントロール回路２２３は、Ｈ駆動回路１１０内データコンパレータ１１３へのＣＣＬＫの出力（カウント）を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル１００の１ライン（１０２４画素）の画素コンデンサ１３７への液晶駆動電圧のチャージとを行う。
【００６４】
液晶駆動電圧のチャージ（電圧サンプリング）制御は、ランプ電圧生成回路３００で１０ｂｉｔ分解能（１０２４階調）でのランプ電圧の生成と、データメモリ１１２、データコンパレータ１１３、ＳＷコントローラ１１４、アナログＳＷ１３３の制御により行う。そして、ステップＳ１３３にて、ＣＣＬＫカウント値が所定値（階調数に対応する１０２４以上）に達すると、サンプリング制御回路２２０は、画素コンデンサ１３７への電圧サンプリングの完了を検出する。そして、サンプリング制御回路２２０は、ステップＳ１３４にて、ランプ電圧生成とＣＣＬＫカウントを停止する。その後、ステップＳ１３７に進む。
【００６５】
一方、ステップＳ１２１において、同一データサンプリング数の検出結果が、同一データサンプリング数が所定数であることを示す場合は、ステップＳ１２３に進む。この場合は、前述したように、ランプ電圧が図４（ｂ）に示したようにノイズを含むおそれがある。このため、ステップＳ１２３では、クロック停止タイミング設定回路２２１は、同一データサンプリング数の検出結果から、ＲａｍｐＤＡＣ制御回路２２２とＣＣＬＫコントロール回路２２３の停止タイミング（停止ポイント）を設定する。
【００６６】
図９（Ｂ）に示すボックスパターン（ボックス内の階調が４９９で、その周囲の階調が５００）では、前述したように、階調５００に対してノイズが発生しているランプ電圧を画素コンデンサ１３７にチャージすることになる。このため、階調４９９に対応するサンプリングが終了した時点から、一時的なサンプリングの停止制御を行う。つまり、階調４９９をサンプリングの一時的な停止ポイントとして設定する。
【００６７】
次に、ステップＳ１２５では、サンプリング制御回路２２０は、図４（ｃ）に示したランプ電圧が出力されるように、ＲａｍｐＤＡＣ制御回路２２２から、Ｄ／ＡＣＬＫのクロック数に応じて単調にインクリメントしていくデータＤ／ＡＤＡＴＡを出力させる。また、このとき、ＣＣＬＫコントロール回路２２３は、Ｈ駆動回路１１０内データコンパレータ１１３へのクロックＣＣＬＫの出力（カウント）を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル１００の１ライン（１０２４画素）の画素コンデンサ１３７への液晶駆動電圧のチャージとを行う。
【００６８】
そして、サンプリング制御回路２２０は、ステップＳ１２７において、ＣＣＬＫのカウント値がステップＳ１２３で設定されたサンプリングの停止ポイントに相当するカウント値（所定クロック）に達したか否かを判定する。停止ポイントに相当するカウント値に達していない場合は、達するまで該判定を繰り返す。停止ポイントに相当するカウント値に達した場合は、ステップＳ１２８に進み、サンプリング制御回路２２０は、ＲａｍｐＤＡＣ制御回路２２２にＤ／ＡＣＬＫの出力を停止させるとともに、Ｄ／ＡＤＡＴＡインクリメントも停止させる。さらに、サンプリング制御回路２２０は、ＣＣＬＫコントロール回路２２３に、液晶表示パネル１００へのＣＣＬＫの出力を停止させる。
【００６９】
その後、サンプリング制御回路２２０は、ステップＳ１２９にて、ＣＣＬＫコントロール回路２２３内の内部ＣＣＬＫのカウント値が、停止ポイントから所定停止クロックに対応するカウント値に達したか否か（所定時間が経過したか否か）を判定する。所定停止クロックに対応するカウント値に達していない場合は、達するまで該判定を繰り返す。所定停止クロックに対応するカウント値に達した場合は、ステップＳ１３２にて、それまで停止していたＤ／ＡＣＬＫの出力と、Ｄ／ＡＤＡＴＡのインクリメントと、ＣＣＬＫの出力とを再開させる。
【００７０】
この際、ＣＣＬＫの出力、Ｄ／ＡＣＬＫの出力、Ｄ／ＡＤＡＴＡのインクリメントの停止および再開によるランプ電圧の急変化によって、接続された画素コンデンサ１３７等による液晶表示パネル１００の容量成分との関係で過渡現象が発生する。例えば、ステップＳ１２３で停止ポイントのカウント値を４９９と設定し、この値からＤ／ＡＤＡＴＡのインクリメントを再開した場合、図６（Ａ）に示すように、過渡特性に応じてランプ電圧にΔＶの誤差が生じることとなる。
【００７１】
そこで、本実施例のサンプリング制御回路２２０は、ステップＳ１３２において、Ｄ／ＡＤＡＴＡのインクリメントを停止の際の値から再開させるのではなく、停止の際の値に所定のオフセットを含めた値から再開させる。これにより、電圧変動の分だけランプ電圧をシフトさせ、過渡特性による電圧変動の影響を補正することができる。例えば、図６（Ａ）に示したΔＶがＤ／ＡＤＡＴＡのインクリメントの２カウント分となる場合、図６（Ｂ）のように、停止の際のカウント値４９９からオフセットとして２カウント分だけ減らしたカウント値４９７からＤ／ＡＤＡＴＡのインクリメントを再開する。これに対応して、Ｄ／ＡＣＬＫの出力やＣＣＬＫの出力も、２カウント分だけ減った値から再開される。これにより、停止ポイントから所定時間が経過したときに、停止時と同一の電圧値から、液晶表示パネル１００へのランプ電圧の供給を再開することができる。
【００７２】
本実施例において、サンプリング制御回路２２０は、上述のオフセットを、停止ポイントとして設定するＤ／ＡＤＡＴＡのカウント値に応じて設定する。換言すれば、オフセットは、停止時のランプ電圧に応じて設定される。例えば、停止ポイントのカウント値が１００であればΔＶを１カウント分、カウント値が４００であればΔＶを２カウント分、カウント値が８００であればΔＶを３カウント分として、オフセットを設定する。
【００７３】
このように、図４（ｃ）に示した停止位置から再開位置までランプ電圧生成回路３００からのランプ電圧の単調増加を停止させる。さらに、ＣＣＬＫの出力停止によって液晶表示パネル１００の画素コンデンサ１３７への液晶駆動電圧のチャージ（つまりは電圧サンプリング）を停止させる。所定停止クロックは、負荷変動によるランプ電圧のリンギングが収束する期間に対応するように設定される。例えば、ＣＣＬＫのクロック数で１０クロック分とする。
【００７４】
そして、上述の一時停止により過渡特性に従って変動する電圧分だけオフセット（シフト）して、ランプ電圧の生成を再開する。例えば、通常はＤ／ＡＤＡＴＡを１／１０２３ずつインクリメントしながらランプ電圧を生成するのに対し、上記の場合、ＣＣＬＫ再開後は所定の期間２／１０２３でインクリメントし、その後、１／１０２３でインクリメントする。これにより、ＣＣＬＫ再開から所定の期間後に上記オフセットされた値をキャンセルすることができる。本実施例では、カウント値４９９でサンプリングを停止したので、ΔＶは２カウントとなる。従って、ＣＣＬＫ再開後、カウント値４９９のときＤ／ＡＤＡＴＡは４９７、カウント値５００のとき、２／１０２３インクリメントし、Ｄ／ＡＤＡＴＡは４９９、カウント値５０１のとき、２／１０２３インクリメントし、Ｄ／ＡＤＡＴＡは５０１となる。そして、その後は、ＣＣＬＫを停止しない場合と同様に、１／１０２３ずつインクリメントする。
【００７５】
このようなランプ電圧の単調増加の停止と画素コンデンサ１３７への電圧サンプリングの停止とにより、負荷変動によるリンギングや過渡現象の影響によって、図９（Ｃ）や（Ｄ）に示したように、本来の階調と異なる階調が表示されることを防止することができる。
【００７６】
ステップＳ１３２でＣＣＬＫの出力が再開された後、サンプリング制御回路２２０は、前述したステップＳ１３３およびステップＳ１３４を経て、ステップＳ１３７に進む。
【００７７】
このように本実施例では、ビデオ線１３４に供給されるランプ電圧に、負荷変動に伴うリンギング等のノイズが発生したおそれがある場合は、そのノイズが収束するとみなせる期間の間、ランプ電圧の単調増加と画素への電圧サンプリングとを一時的に停止させる。さらに、過渡現象を考慮して、オフセットした値でランプ電圧の生成を再開させる。これにより、ノイズがほとんどないランプ電圧からの画素への電圧サンプリングを行うことができ、表示品質の低下を防止することができる。
【００７８】
なお、本実施例では、同一データサンプリング数が所定数であるか否かの判定における「所定数」を５０％以上とした場合について説明した。しかし、これは例に過ぎず、電圧サンプリングに影響するリンギング等のノイズのレベルに合わせて、他の所定数（例えば、３０％や７０％）を設定してもよい。また、ランプ電圧の単調変化と画素への電圧サンプリングの停止期間は、ノイズの収束期間に応じて変更してもよい。
【００７９】
また、Ｄ／ＡＣＬＫの出力を停止することなく、Ｄ／ＡＤＡＴＡのインクリメントを停止する（つまりはＤ／ＡＤＡＴＡをランプ電圧が一定となるデータとする）ことで、ランプ電圧の単調増加を停止させてもよい。
【００８０】
また、本実施例では、同一データサンプリング数が所定数であるとの検出に対して１回のみランプ電圧の単調変化と画素への電圧サンプリングの停止制御を行う場合について説明した。しかし、同一データサンプリング数の発生状況に応じて複数回、停止制御を行ってもよい。また、停止制御を行うのではなく、サンプリングの周波数を低くしてもよい。
【００８１】
また、ランプ電圧は、その開始電圧から単調減少してもよい。さらに、ランプ電圧は、必ずしもリニアに単調変化する必要はなく、テーブルデータ等の予め決められたデータに従って単調変化してもよい。
【００８２】
また、画素への電圧サンプリングの停止をＣＣＬＫの出力の停止によらず、例えば液晶表示パネル１００にＣＣＬＫをディセーブルとする信号を出力してコンパレータクロックを無効化することで電圧サンプリングを停止させるようにしてもよい。
【００８３】
さらに、本実施例にて説明した液晶表示パネルの解像度や走査線およびデータ線（ビデオ線）の本数は例に過ぎず、他の解像度や本数を採用してもよい。さらに、映像データの入力形式（パラレル／シリアル／データ相数等）は、どのようなものであってもよい。
【実施例２】
【００８４】
次に、図１１および図１２を用いて、本発明の実施例２である電気光学表示装置について説明する。
【００８５】
本実施例における制御回路２００内のパネル制御回路２１０と同一データサンプリング数検出回路２３０とサンプリング制御回路２２０、および液晶表示パネル１００の構成は実施例１と同様である。
【００８６】
図１２は、本実施例において、装置が行う動作（処理）のフローチャートを示す。
【００８７】
本実施例における制御は、実施例１と共通する部分がある。以下では、実施例１と異なる動作（処理）を中心に説明する。
【００８８】
サンプリング制御回路２２０は、ステップＳ１２７において、停止ポイントに相当するカウント値に達したと判断した場合に、ステップＳ１２８に進み、ＣＣＬＫコントロール回路２２３に、液晶表示パネル１００へのＣＣＬＫの出力を停止させる。
【００８９】
その後、サンプリング制御回路２２０は、ステップＳ１２９にて、ＣＣＬＫコントロール回路２２３内でカウントしている内部ＣＣＬＫのカウント値が所定停止クロックに対応するカウント値に達したが否かを判定する。所定停止クロックは、実施例１と同様に設定される。所定停止クロックに対応するカウント値に達していない場合は、達するまで該判定を繰り返す。所定停止クロックに対応するカウント値に達した場合は、ステップＳ２３２にて、それまで停止していたＣＣＬＫの出力を再開させる。
【００９０】
上記の処理に加え、本実施例ではステップＳ２３０において、ランプ電圧を生成するＤ／ＡＤＡＴＡのカウント値を所定のクロック数分（内部ＣＣＬＫにおける所定停止クロック数分）だけシフトさせる。すなわち、ランプ電圧生成回路３００において、サンプリングを所定時間停止させる際に、その停止時間に応じた分だけランプ電圧をシフトさせる。また、このとき、Ｄ／ＡＣＬＫを停止することなく、ランプ電圧生成回路３００にランプ電圧ＲＶの生成を継続させる。
【００９１】
例えば、図１１に示すように、内部ＣＣＬＫにおける所定停止クロック数を１０ｃｌｋとした場合、サンプリング制御回路２２０は停止クロック数の１０ｃｌｋ分だけＤ／ＡＤＡＴＡのカウント値をシフトする。このとき、Ｄ／ＡＣＬＫの出力およびＤ／ＡＤＡＴＡのインクリメントは継続する。これにより、Ｄ／ＡＤＡＴＡのカウント値は、ステップＳ２３２において停止していたＣＣＬＫの出力（サンプリング）を再開するタイミングにおいて、ＣＣＬＫの停止の際のＤ／ＡＤＡＴＡのカウント値と等しくなる。すなわち、ランプ電圧生成回路３００において、サンプリングを所定時間停止させる際に、その停止時間に応じてランプ電圧をシフトさせる。
【００９２】
このような処理に基づいてランプ電圧を生成することによって、ランプ電圧の生成の一時停止により発生する過渡現象による影響を防ぐことができる。
【００９３】
実施例１と同様に、同一データサンプリング数が所定数であるとの検出に対して１回のみランプ電圧の単調変化と画素への電圧サンプリングの停止制御を行う場合について説明したが、同一データサンプリング数の発生状況に応じて複数回、停止制御を行ってもよい。
【００９４】
また、上記処理のＤ／ＡＤＡＴＡのカウント値のシフトは、サンプリングの停止と厳密に同時でなくてもよい。例えば、ＣＣＬＫの出力が停止されてから再開されるまで（所定時間）の間に、停止時間に応じた分だけＤ／ＡＤＡＴＡのカウント値のシフトを行うこととしてもよい。
【００９５】
また、ランプ電圧は、その開始電圧から単調減少してもよい。さらに、ランプ電圧は、必ずしもリニアに単調変化する必要はなく、テーブルデータ等の予め決められたデータに従って単調変化してもよい。
【００９６】
また、画素への電圧サンプリングの停止をＣＣＬＫの出力の停止によらず、例えば液晶表示パネル１００にＣＣＬＫをディセーブルとする信号を出力してコンパレータクロックを無効化することで電圧サンプリングを停止させるようにしてもよい。
【００９７】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【産業上の利用可能性】
【００９８】
各種電子機器に搭載可能な、液晶ディスプレイ等の電気光学的に画像を表示する電気光学表示装置を提供できる。
【符号の説明】
【００９９】
１００  液晶表示パネル
１２０  Ｖシフトレジスタ
２２０  サンプリング制御回路
２３０  同一データサンプリング数検出回路
３００  ランプ電圧生成回路
【図５】
2016151586.tif 000003
【図１】
2016151586.tif 000004
【図２】
2016151586.tif 000005
【図３】
2016151586.tif 000006
【図４】
2016151586.tif 000007
【図６】
2016151586.tif 000008
【図７】
2016151586.tif 000009
【図８】
2016151586.tif 000010
【図９】
2016151586.tif 000011
【図１０】
2016151586.tif 000012
【図１１】
2016151586.tif 000013
【図１２】
2016151586.tif 000014