(57)【要約】【課題】ソース配線に短絡が生じている場合でも表示品位の低下を効率的に抑制させることができる液晶表示装置を提供する。【解決手段】液晶表示装置１０は、液晶パネル１と、短絡したソース配線２を特定する座標情報を記憶しているメモリ２２と、入力映像信号における１水平走査期間に含まれる映像信号の複数の階調値に対応した複数の画素の水平座標をカウントするカウンタ２１と、座標情報と、カウント値とを比較する比較回路２５と、座標情報により特定されるソース配線に接続されている各画素に対応した入力映像信号の各階調値を、１水平走査期間ごとに比較回路による比較結果に応じて補正し、補正映像信号を生成する補正回路２３とを含むタイミングコントローラ２０と、を備える。【選択図】図３
2016085294.tif 000002
【特許請求の範囲】
【請求項１】
複数のソース配線を有する液晶パネルと、
少なくとも１組の隣接するソース配線の間で短絡が生じているとき、短絡している隣接するソース配線を特定する座標情報を記憶しているメモリと、
入力映像信号における１水平走査期間に含まれる映像信号の複数の階調値に対応した複数の画素の水平座標をカウントするカウンタと、
前記メモリに記憶されている前記座標情報と、前記カウンタのカウント値とを比較する比較回路と、
前記座標情報により特定されるソース配線に接続されている各画素に対応した前記入力映像信号の各階調値を、前記１水平走査期間ごとに前記比較回路による比較結果に応じて補正し、補正映像信号を生成する補正回路と、
前記短絡している隣接するソース配線の両者に供給する同レベルの表示信号を、前記補正映像信号の階調値に基づいて生成する表示信号生成回路と、
を含むタイミングコントローラと、
を備える、液晶表示装置。
【請求項２】
前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、前記両階調値の平均値に変換する、請求項１に記載の液晶表示装置。
【請求項３】
前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに異極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、駆動時の共通電位に対応した値に変換する、請求項１に記載の液晶表示装置。
【請求項４】
前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した入力映像信号の両階調値を、前記両画素と、前記両画素の両隣の画素とに対応した前記入力映像信号の４つの階調値の平均値に変換し、
前記補正回路は、前記４つの階調値の平均値に基づいて、前記両隣の画素の階調値を補正し、
前記補正回路は、前記両画素の一方の階調値が補正前の階調値と比べて大きくなるように前記両画素の一方の階調値を補正するとき、前記両画素の一方に隣接する前記両隣の画素の一方の階調値が小さくなるように前記両隣の画素の一方の階調値を補正し、前記両画素の他方の階調値が補正前の階調値と比べて小さくなるように前記両画素の他方の階調値を補正するとき、前記両画素の他方に隣接する前記両隣の画素の他方の階調値が大きくなるように前記両隣の画素の他方の階調値を補正する、請求項１に記載の液晶表示装置。
【請求項５】
前記液晶パネルは、色が互いに異なる少なくとも２つの第１および第２のカラーフィルタが各々に配置された複数の画素を有し、
前記短絡している隣接するソース配線に接続されている両画素の一方は、前記第１のカラーフィルタが配置された画素であり、前記両画素の他方は、前記第２のカラーフィルタが配置された画素であり、
前記補正回路は、前記第１のカラーフィルタが配置された画素だけに着目したとき、前記両画素の一方および前記両画素の一方に隣接する２つの画素を含む第１の画素群中の階調値の平均値が、前記入力映像信号と前記補正映像信号との間で略一致するように前記第１の画素群内の各画素の階調値を補正し、かつ、前記第２のカラーフィルタが配置された画素だけに着目したとき、前記両画素の他方および前記両画素の他方に隣接する２つの画素を含む第２の画素群中の階調値の平均値が、前記入力映像信号と前記補正映像信号との間で略一致するように前記第２の画素群内の各画素の階調値を補正する、請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、補正映像信号に基づいて表示信号を生成する液晶表示装置に関する。
【背景技術】
【０００２】
近年、４Ｋ２Ｋテレビに代表されるように液晶表示装置の表示画素の高精細化が進んでいる。これに伴い、液晶表示装置の製造時において、配線等の欠陥をなくすことは困難となる。例えば、アクティブマトリクス型の液晶表示装置（液晶パネル）には、各画素に表示信号を供給する複数のソース配線が列毎に配列されている。表示画素の高精細化によりソース配線の数が増大し、隣接するソース配線の間隔はますます微小になる。その結果、隣接するソース配線の間には、ダストおよび実装不良などにより接触不良が起き易くなり、短絡が発生し易くなる。そこで、これらの短絡（欠陥）を正確に検出する検査が重要となる。例えば、特許文献１は、複数のソース配線を短絡するショートリング構造を利用して、隣接するソース配線の間に生じている短絡を検査する短絡検査方法を開示している。この検査方法によれば、短絡の有無を検査し、短絡の位置を特定することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１３３３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１は、短絡を検査する検査方法を開示している。しかしながら、特許文献１は、検査後における、短絡したソース配線を有する液晶パネルの取り扱いについては何ら言及していない。
【０００５】
上述したように、表示画素の高精細化により、製造時に、隣接するソース配線の両配線の間に短絡が生じてしまうことは避けられない。製品の歩留まりの観点から、液晶パネルにおいて両配線に短絡が生じている場合でも、そのパネルを破棄することなく、有効的に活用することが好ましい。ただし、短絡したソース配線を有する液晶パネルをそのまま利用すると、液晶パネルを駆動させるときに以下のような問題が生じる。
【０００６】
両配線が短絡していると、両配線の電位は平均化されて、各配線に供給される電位の中間電位となり、かつ、高電位のソース配線から低電位のソース配線に大電流が流れる。その結果、外部から液晶表示装置に入力されるそのままの入力映像信号に基づいて、ソース配線に供給する表示信号を生成すると、短絡が生じている状態では大電流が流れてしまう。これは、ソース配線に表示信号を供給するソースドライバが故障する大きな要因となり得る。
【０００７】
また、表示画素の高精細化が進むほど、隣接するソース配線の間の短絡が表示に与える影響は無視できなくなる。短絡した両配線の電位は平均化されるので、それらのソース配線に接続された各画素はまるで欠陥画素のように振る舞い、その結果、表示品位が著しく低下する。高精細化が進むほど、表示品位の低下は顕著となる。
【０００８】
図１（ａ）から（ｃ）は、短絡が表示に与える影響を説明するための液晶パネル１の模式図である。図１（ａ）は、液晶パネルの典型的な構造を模式的に示している。高精細の液晶パネル１は、実際には数百万個の画素を有しているが、図１（ａ）から（ｃ）には、４×４のモノクロの画素４を有する液晶パネル１の構造を例示している。図１（ｂ）は、短絡５が生じていない液晶パネル１に、黒地に斜めの白いラインが正常に表示されている様子を示している。図１（ｃ）は、４つのソース配線のうち、中央の隣接するソース配線の間に短絡５が生じているときに、黒地に斜めの白いラインを表示させる表示信号を各ソース配線に供給した場合の液晶パネル１の表示の様子を示している。
【０００９】
図１（ｃ）に示されるように、短絡した隣接するソース配線に接続された各画素の各階調値が、行毎に両階調値の平均値となり、本来白または黒で表示すべき画素がそれらの中間色であるグレーで表示されることが分かる。このように、特に、斜めの白いラインを黒地に表示することができなくなり、短絡によって表示品位が低下してしまう。なお、階調値は「輝度値」とも称される。
【００１０】
本発明の目的は、短絡したソース配線を有する液晶パネルを備える液晶表示装置において、表示品位の低下を効率的に抑制させることである。
【課題を解決するための手段】
【００１１】
本発明の実施形態による液晶表示装置は、複数のソース配線を有する液晶パネルと、少なくとも１組の隣接するソース配線の間で短絡が生じているとき、短絡している隣接するソース配線を特定する座標情報を記憶しているメモリと、入力映像信号における１水平走査期間に含まれる映像信号の複数の階調値に対応した複数の画素の水平座標をカウントするカウンタと、前記メモリに記憶されている前記座標情報と、前記カウンタのカウント値とを比較する比較回路と、前記座標情報により特定されるソース配線に接続されている各画素に対応した前記入力映像信号の各階調値を、前記１水平走査期間ごとに前記比較回路による比較結果に応じて補正し、補正映像信号を生成する補正回路と、前記短絡している隣接するソース配線の両者に供給する同レベルの表示信号を、前記補正映像信号の階調値に基づいて生成する表示信号生成回路と、を含むタイミングコントローラとを備える。
【００１２】
ある実施形態において、前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、前記両階調値の平均値に変換する。
【００１３】
ある実施形態において、前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、前記両階調値のうち大きい方の階調値および小さい方の階調値のいずれか一方に変換する。ただし、表示品位の低下の抑制という点では、入力映像信号の両階調値をその両階調値の平均値に変換することが好ましい。
【００１４】
ある実施形態において、前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに異極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、駆動時の共通電位に対応した値に変換する。例えば、共通電位Ｖｃｏｍは０Ｖであり、共通電位Ｖｃｏｍに対応した値（階調値）は「０」である。
【００１５】
ある実施形態において、前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した入力映像信号の両階調値を、前記両画素と、前記両画素の両隣の画素と、に対応した前記入力映像信号の４つの階調値の平均値に変換する。
【００１６】
ある実施形態において、前記補正回路は、前記４つの階調値の平均値に基づいて、前記両隣の画素の階調値を補正する。
【００１７】
ある実施形態において、前記補正回路は、前記両画素の一方の階調値が補正前の階調値と比べて大きくなるように前記両画素の一方の階調値を補正するとき、前記両画素の一方に隣接する前記両隣の画素の一方の階調値が小さくなるように前記両隣の画素の一方の階調値を補正し、前記両画素の他方の階調値が補正前の階調値と比べて小さくなるように前記両画素の他方の階調値を補正するとき、前記両画素の他方に隣接する前記両隣の画素の他方の階調値が大きくなるように前記両隣の画素の他方の階調値を補正する。
【００１８】
ある実施形態において、前記補正回路は、前記隣接するソース配線に接続されている両画素の一方に隣接する画素の階調値に、前記両画素の一方の補正前後の階調値の差分を加算し、前記両画素の他方に隣接する画素の階調値に、前記両画素の他方の補正前後の階調値の差分を加算する。
【００１９】
ある実施形態において、前記液晶パネルは、色が互いに異なる少なくとも２つの第１および第２のカラーフィルタが各々に配置された複数の画素を有し、前記短絡している隣接するソース配線に接続されている両画素の一方は、前記第１のカラーフィルタが配置された画素であり、前記両画素の他方は、前記第２のカラーフィルタが配置された画素であり、前記補正回路は、前記第１のカラーフィルタが配置された画素だけに着目したとき、前記両画素の一方および前記両画素の一方に隣接する２つの画素を含む第１の画素群中の階調値の平均値が、前記入力映像信号と前記補正映像信号との間で略一致するように前記第１の画素群内の各画素の階調値を補正し、かつ、前記第２のカラーフィルタが配置された画素だけに着目したとき、前記両画素の他方および前記両画素の他方に隣接する２つの画素を含む第２の画素群中の階調値の平均値が、前記入力映像信号と前記補正映像信号との間で略一致するように前記第２の画素群内の各画素の階調値を補正する。
【発明の効果】
【００２０】
本発明の一実施形態によれば、表示品位の低下を効率的に抑制させることができる液晶表示装置が提供される。
【図面の簡単な説明】
【００２１】
【図１】（ａ）から（ｃ）は、短絡が表示に与える影響を説明するための液晶パネル１の模式図である。
【図２】第１の実施形態による液晶表示装置１０の構成を示す模式図である。
【図３】タイミングコントローラ２０の回路構成の模式図である。
【図４】垂直走査期間におけるタイミングコントローラ２０の動作フローチャートである。
【図５】ＡＣ駆動のときの、極性、階調値と、ソースドライバ４０の電位との関係の一例を示したグラフである。
【図６】（ａ）は、黒地に斜めの白色のラインを表す液晶パネル１の正常な表示の様子を示す模式図であり、（ｂ）は中央の隣接するソース配線２が短絡しているときの、補正映像信号に基づく液晶パネル１の表示の様子を示す模式図である。
【図７】（ａ）は、白地に斜めの黒色のラインを表す液晶パネル１の正常な表示の様子を示す模式図であり、（ｂ）は中央の隣接するソース配線２が短絡しているときの、補正映像信号に基づく液晶パネル１の表示の様子を示す模式図である。
【図８】（ａ）は、黒地に斜めの白色のラインを表す液晶パネル１の正常な表示の様子を示す模式図であり、（ｂ）は中央の隣接するソース配線２（Ｂ列およびＣ列のソース配線）が短絡しているときに、元の入力映像信号に基づく液晶パネル１の表示の様子を示す模式図であり、（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示す模式図である。
【図９】（ａ）から（ｃ）は、短絡したソース配線２に接続された画素の両隣の画素が暗い場合の階調値の計算方法の一例を説明するための図である。
【図１０】（ａ）は、白地に斜めの黒色のラインを表す液晶パネル１の正常な表示の様子を示す模式図であり、（ｂ）は中央の隣接するソース配線２（Ｂ列およびＣ列のソース配線）が短絡しているとき、元の入力映像信号に基づく液晶パネル１の表示の様子を示す模式図であり、（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示す模式図である。
【図１１】（ａ）から（ｃ）は、短絡したソース配線２に接続された画素の両隣の画素が明るい場合の階調値の計算方法の一例を説明するための図である。
【図１２】（ａ）は、黒地に斜めの白色のラインを表す液晶パネル１の正常な表示の様子を示す模式図であり、（ｂ）は、隣接するソース配線２に供給される表示信号が互いに異極性であるとき、短絡したソース配線２に接続された両画素に対応した入力映像信号の各階調値を、第３の実施形態で説明した方法により補正した場合の液晶パネル１の表示の様子を示す模式図であり、（ｃ）は、短絡したソース配線２に隣接するソース配線２に接続された画素も合わせて補正して表示する表示例を示す模式図である。
【図１３】（ａ）は、短絡したソース配線２の両画素に隣接した２つの画素の各階調値を第５の実施形態による計算方法を用いて補正する第１の補正例を説明するための図であり、（ｂ）は、（ａ）と同様に、第５の実施形態による計算方法を用いた第２の補正例を説明するための図である。
【図１４】（ａ）は、カラー液晶表示において、黒地に斜めの白色のラインが正常に表示されている様子を示す模式図であり、（ｂ）は、青（Ｂ）画素と、赤（Ｒ）画素とにそれぞれ接続されたソース配線２の間で短絡が生じているときに、元の入力映像信号に基づく液晶パネル１の表示の様子を示す模式図であり、（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示す模式図である。
【図１５】（ａ）は、カラー液晶表示において、白地に斜めの黒色のラインが正常に表示されている様子を示す模式図であり、（ｂ）は、青（Ｂ）画素と、赤（Ｒ）画素とにそれぞれ接続されたソース配線２の間で短絡が生じているときに、元の入力映像信号に基づく液晶パネル１の表示の様子を示す模式図であり、（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示す模式図である。
【図１６】１水平走査期間において、図１４に示す中央の行（上から２行目）の画素群を補正する例を説明するための図である。
【図１７】図１６に示す補正例とは異なる補正例を説明するための図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態による液晶表示装置は、複数のソース配線を有する液晶パネルと、少なくとも１組の隣接するソース配線の間で短絡が生じているとき、短絡している隣接するソース配線を特定する座標情報を記憶しているメモリと、入力映像信号における１水平走査期間に含まれる映像信号の複数の階調値に対応した複数の画素の水平座標をカウントするカウンタと、メモリに記憶されている座標情報と、カウンタのカウント値とを比較する比較回路と、座標情報により特定されるソース配線に接続されている各画素に対応した入力映像信号の各階調値を、１水平走査期間ごとに比較回路による比較結果に応じて補正して、補正映像信号を生成する補正回路と、短絡している隣接するソース配線の両者に供給する同レベルの表示信号を、補正映像信号の階調値に基づいて生成する表示信号生成回路と、を含むタイミングコントローラと、を備える。この液晶表示装置によれば、表示品位の低下を効率的に抑制することができる。
【００２３】
また、本発明の態様は、方法およびコンピュータプログラムを用いて実装され、または方法およびコンピュータプログラムの組み合わせを用いて実現され得る。
【００２４】
以下、添付の図面を参照しながら、本発明の実施形態による液晶表示装置を説明する。以下の説明において、同一または類似する構成要素については同一の参照符号を付している。なお、本発明の実施形態による液晶表示装置は、以下で例示するものに限られない。例えば、一の実施形態と、他の実施形態とを組み合わせることも可能である。
【００２５】
（第１の実施形態）
図２から図３を参照しながら、本実施形態による液晶表示装置１０の構成および機能を説明する。
【００２６】
図２は、液晶表示装置１０の構成を模式的に示している。液晶表示装置１０は、典型的には、液晶パネル１と、タイミングコントローラ２０と、ゲートドライバ３０と、ソースドライバ４０と、バックライト駆動回路５０と、バックライトユニット６０とを備えている。
【００２７】
タイミングコントローラ２０は、ゲートドライバ３０、ソースドライバ４０およびバックライト駆動回路５０を制御する。タイミングコントローラ２０は、入力映像信号に基づいて表示信号を生成し、表示信号をソースドライバ４０に出力する。なお、タイミングコントローラ２０の構造および機能の詳細は後述する。
【００２８】
ゲートドライバ３０は、各行に対応したゲート配線３を介して液晶パネル１の書き込みを行う画素を選択する走査信号を供給する。ソースドライバ４０は、各列に対応したソース配線２を介して液晶パネル１における選択された画素に表示信号を供給する。ゲートドライバ３０およびソースドライバ４０は表示信号のフレームレート（例えば１２０ｆｐｓ）に応じた垂直走査周波数で液晶パネル１を駆動する。
【００２９】
バックライトユニット６０は、表示用の光を出射する。バックライト駆動回路５０は、バックライトユニット６０が全ての期間において点灯するようにバックライトユニット６０を制御する。
【００３０】
次に、図３を参照して、タイミングコントローラ２０の構造および機能の詳細を説明する。
【００３１】
図３は、タイミングコントローラ２０の回路構成の一例を模式的に示している。タイミングコントローラ２０は、カウンタ２１と、メモリ２２と、補正回路２３と、表示信号生成回路２４と、比較回路２５とを含んでいる。タイミングコントローラ２０は、ハードウェアのみで実現してもよいし、ハードウェアおよびソフトウェアを組み合わせて実現してもよい。
【００３２】
カウンタ２１は、入力映像信号における１水平走査期間に含まれる映像信号の複数の階調値に対応した複数の画素の水平座標をカウントする。具体的には、カウンタ２１は、入力映像信号の１水平走査期間に含まれているデータイネーブルの数をカウントする。例えば、入力映像信号が１９２０×１０８０のフルハイビジョン（ＦｕｌｌＨＤ）の放送信号であるとする。その入力映像信号の１水平走査期間内には有効画素数を示すデータイネーブルが含まれており、その数は１９２０である。例えばカウンタ２１は、１１ビットカウンタであり、データイネーブルが入力される毎にカウントアップの動作を行う。カウント値は、１水平走査期間内の全てのデータイネーブルをカウントするとゼロにリセットされる。
【００３３】
カウント値は、液晶パネル１における水平方向（図２のｘ軸方向）の座標を示している。その座標は、各データイネーブルに対応した映像信号の階調値に基づく表示信号が供給される液晶パネル１内の各画素を特定する。そのため、その座標情報から、各データイネーブルに対応した映像信号が液晶パネル１での水平方向においてどの画素に対応しているかを特定することができる。
【００３４】
メモリ２２は、タイミングコントローラ２０の内部メモリである。ただし、メモリ２２は、タイミングコントローラ２０に接続される外部メモリであっても構わない。メモリ２２は、少なくとも１組の隣接するソース配線２の間で短絡が生じているとき、短絡している隣接するソース配線を特定する座標情報を記憶している。メモリ２２は、例えば１０組のソース配線に短絡が生じているときは、これら１０組を特定する座標情報を記憶している。
【００３５】
上述したように、製造時の不良検査において、例えば特許文献１に開示されている検査方法を用いることで、短絡が生じているソース配線２を特定することができる。具体的には、短絡したソース配線２を特定する情報として、その短絡したソース配線２に接続されている各画素の、液晶パネル１の座標系におけるｘ座標の情報を取得できる。例えば、メモリ２２に記憶されている座標情報は、１組の隣接する両ソース配線２の座標情報のうち、少なくともいずれか１つの座標情報を含んでいればよい。このように、製品出荷時に、検査時に取得された座標情報をメモリ２２に予め書き込んでおくことができる。
【００３６】
比較回路２５は、カウンタ２１の値が更新される毎に、カウント値と、メモリ２２に記憶されている座標情報から特定されるソース配線２の座標情報とを比較する。例えば、比較回路２５は、両者が一致する場合、比較結果として一致を示す信号“１”を後段の補正回路２３に出力し、両者が一致しない場合、比較結果として不一致を示す信号“０”を補正回路２３に出力する。または、比較回路２５は、両者が一致した場合だけ、一致したときの座標情報を補正回路２３に出力するようにしてもよい。
【００３７】
補正回路２３は、座標情報により特定されるソース配線２に接続されている各画素に対応した入力映像信号の各階調値を、１水平走査期間ごとに比較回路による比較結果に応じて補正し、補正映像信号を生成する。
【００３８】
表示信号生成回路２４は、補正映像信号の階調値に基づいてソースドライバ４０に供給する表示信号を生成する。このとき、表示信号生成回路２４は、短絡している隣接するソース配線２の両者には同レベルの表示信号を出力する。これにより、両者は同電位となるので、ソースドライバ４０に大電流が流れることを抑制できる。
【００３９】
図４は、垂直走査期間におけるタイミングコントローラ２０の動作フローチャートを示している。図４に示す一連の処理を経て、補正回路２３は１フレームに相当する補正映像信号を生成する。
【００４０】
（ステップＳ１００）
カウンタ２１が１水平走査期間におけるカウント動作を開始する前に、カウンタ値を例えば、“０”にリセットしておく。
【００４１】
（ステップＳ１０１）
比較回路２５は、カウンタ値とメモリ２２に記憶された座標情報とを比較する。
【００４２】
（ステップＳ１０２）
カウンタ値とメモリ２２に記憶された座標情報とが一致する場合、補正回路２３は、短絡したソース配線２に接続された各画素に対応した映像信号の階調値を補正する（ステップＳ１０３）。カウンタ値とメモリ２２に記憶された座標情報とが一致しない場合、補正回路２３は映像信号の階調値を補正しない。
【００４３】
（ステップＳ１０４）
カウンタ２１はデータイネーブルをカウントしてカウンタ値を更新する。
【００４４】
（ステップＳ１０５）
カウンタ値が１水平走査期間に含まれるデータイネーブルの総数に相当する値に達しているとき、１水平走査期間でのカウント動作は完了する。カウンタ値が、データイネーブルの総数に相当する値に達していないとき、カウンタ値がその値に到達するまで、ステップＳ１０１からステップＳ１０５の処理が繰り返し実行される。
【００４５】
例えば上述したＦｕｌｌＨＤの場合には、データイネーブルの総数は水平方向の画素数１９２０に一致する。カウンタ２１の初期値が“０”であるときは、データイネーブルの総数に相当する値は、１９２０から１を引いた値（１９１９）となる。
【００４６】
（ステップＳ１０６）
垂直走査期間に含まれる全ての水平走査期間での処理が完了するまで、ステップＳ１０１からステップＳ１０６の処理が繰り返し実行される。垂直走査期間において一連の処理が完了すると、１フレームに相当する補正映像信号が得られる。
【００４７】
次に、図５および図６を参照して、補正回路２３の機能および動作を詳細に説明する。
【００４８】
ところで、液晶パネルは一般にＡＣ駆動される。図５は、ＡＣ駆動のときの、極性、階調値と、ソースドライバ４０の電位との関係の一例を示している。補正回路２３は、ソース配線２に供給される表示信号の極性を考慮して、補正映像信号を生成する。本実施形態では、隣接するソース配線２に供給される表示信号が互いに同極性であるときの補正回路２３の動作の一例を説明する。
【００４９】
補正回路２３は、１水平走査期間において隣接するソース配線２に供給される表示信号が互いに同極性であるとき、１水平走査期間ごとに、隣接する短絡したソース配線２に接続されている両画素に対応した入力映像信号の両階調値を、両階調値の平均値に変換する。
【００５０】
図６（ａ）は、黒地に斜めの白色のラインを表す液晶パネル１の正常な表示の様子を示し、図６（ｂ）は中央の隣接するソース配線２が短絡しているときの、補正映像信号に基づく液晶パネル１の表示の様子を示している。ソースドライバ４０は、短絡した両配線に同電位の表示信号を供給する。その結果、図示されるように、中央の４つの画素は、両階調値の平均値（グレー）で表示される。
【００５１】
図７（ａ）は、白地に斜めの黒色のラインを表す液晶パネル１の正常な表示の様子を示し、図７（ｂ）は中央の隣接するソース配線２が短絡しているときの、補正映像信号に基づく液晶パネル１の表示の様子を示している。ソースドライバ４０は、短絡した両配線に同電位の表示信号を供給する。その結果、図示されるように、中央の４つの画素は、行毎に両階調値の平均値（グレー）で表示される。
【００５２】
本実施形態によれば、ソースドライバ４０に大電流が流れることを抑制でき、かつ、液晶パネル１の表示品位の低下を抑制できる。
【００５３】
（第２の実施形態）
第２の実施形態による液晶表示装置１０の機能を説明する。本実施形態の補正回路２３は、第１の実施形態で説明した補正回路２３とは異なる方法で補正映像信号を生成する。それ以外の点は、第１の実施形態と共通である。以下、第１の実施形態と異なる点（補正回路２３の動作）を中心に説明し、共通する構造などの説明は省略する。
【００５４】
本実施形態による補正回路２３は、隣接するソース配線２に供給される表示信号が互いに同極性であるとき、１水平走査期間ごとに、隣接する短絡したソース配線２に接続されている両画素に対応した入力映像信号の両階調値を、その両階調値のうち大きい方の階調値および小さい方の階調値のいずれか一方に変換する。
【００５５】
本実施形態によれば、第１の実施形態と同様に、ソースドライバ４０に大電流が流れることを抑制できる。ただし、表示品位の低下の抑制という点では、第１の実施形態で説明したように、入力映像信号の両階調値を両階調値の平均値に変換することが好ましい。
【００５６】
（第３の実施形態）
第３の実施形態による液晶表示装置１０の機能を説明する。本実施形態では、第１または第２の実施形態とは異なり、隣接するソース配線２に供給される表示信号が互いに異極性であるときの補正回路２３の動作を説明する。それ以外の点は、第１の実施形態と共通である。以下、第１の実施形態と異なる点（補正回路２３の動作）を中心に説明し、共通する構造などの説明は省略する。
【００５７】
１水平走査期間において隣接するソース配線２に供給される表示信号が互いに異極性であるとき、補正回路２３は、１水平走査期間ごとに、隣接する短絡したソース配線２に接続されている両画素に対応した入力映像信号の両階調値を、駆動時の共通電位Ｖｃｏｍに対応した値に変換する。例えば、共通電位Ｖｃｏｍは０Ｖであり、共通電位Ｖｃｏｍに対応した値（階調値）は「０」である。
【００５８】
本実施形態によれば、ソースドライバ４０に大電流が流れることを抑制でき、かつ、液晶パネル１の表示品位の低下を抑制できる。
【００５９】
（第４の実施形態）
図８から図１１を参照して、本実施形態による液晶表示装置１０を説明する。
【００６０】
本実施形態による液晶表示装置１０の補正回路２３は、短絡したソース配線２に接続された両画素およびそれらに隣接する両画素に対応した入力映像信号の４つの階調値を補正する点で、第１または第２の実施形態による液晶表示装置１０の補正回路２３とは異なる。それ以外の点は、第１または第２の実施形態と共通である。以下、第１または第２の実施形態と異なる点（補正回路２３の動作）を中心に説明し、共通する構造などの説明は省略する。
【００６１】
本実施形態による補正回路２３の動作は概ね以下のとおりである。
【００６２】
補正回路２３は、メモリ２２内の座標情報により特定される隣接するソース配線２の両者に供給される表示信号が互いに同極性であるとき、１水平走査期間ごとに、隣接するソース配線２に接続されている両画素に対応した入力映像信号の両階調値を、両画素と、その両画素の両隣の画素とに対応した入力映像信号の４つの階調値の平均値に変換する。さらに、補正回路２３は、４つの階調値の平均値に基づいて、両隣の画素の階調値を補正する。
【００６３】
まず、図８および９を参照して、短絡したソース配線２に接続された画素の両隣の画素の階調値が暗い場合の階調値の補正例を説明する。
【００６４】
図８（ａ）は、黒地に斜めの白色のラインを表す液晶パネル１の正常な表示の様子を示し、図８（ｂ）は中央の隣接するソース配線２（Ｂ列およびＣ列のソース配線）が短絡しているときに、元の入力映像信号に基づく液晶パネル１の表示の様子を示している。図８（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示している。
【００６５】
図８（ａ）におけるＢ列およびＣ列のソース配線２の間で短絡が生じているとする。補正回路２３は、Ｂ列およびＣ列のソース配線２に接続された両画素（以下、これらをそれぞれ「画素Ｂ」および「画素Ｃ」と称する。）に対応した入力映像信号の各階調値の第１の平均値と、Ｂ列およびＣ列に隣接するＡ列およびＤ列に接続された２つの画素（以下、これらをそれぞれ「画素Ａ」および「画素Ｄ」と称する。）に対応した入力映像信号の各階調値の第２の平均値と、を１水平走査期間ごとに比較する。
【００６６】
補正回路２３は、第１の平均値が第２の平均値よりも大きい場合、つまり、画素ＡおよびＤが画素ＢおよびＣに比べて暗い場合、画素ＢおよびＣのそれぞれを第１の平均値よりも小さい輝度で表示させ、画素ＡおよびＤを、画素ＢおよびＣにおいてその補正により不足した階調値だけ明るく表示させるように補正映像信号を生成する。これにより、画素ＢおよびＣには同レベルの表示信号が供給されて、図８（ｃ）に示すような液晶パネル１の表示が得られる。
【００６７】
図９（ａ）から（ｃ）を参照しながら、補正における具体的な計算方法を説明する。
【００６８】
図９（ａ）から（ｃ）は、短絡したソース配線２に接続された画素の両隣の画素が暗い場合の階調値の計算方法の一例を示している。なお、図９（ａ）から（ｃ）に示す４つの画素群は、図８（ａ）から（ｃ）の映像信号の上から２行目の４つの画素群にそれぞれ対応している。なお、他の行の画素群も以下の計算方法を用いて補正することができる。
【００６９】
図８（ａ）に示すように黒地に斜めの白色のラインを表示する場合、短絡したソース配線２の両隣が暗いので、画素ＢおよびＣを第１の平均値よりも小さい輝度で発光させるとそれらは目立たない。これでは表示が暗くなったように視認されるので、画素ＡおよびＤを明るく発光させることで、元に近い表示を再現できる。
【００７０】
図９（ａ）から（ｃ）に示されている数値は階調値を０から１に正規化した値である。まず、図９（ｂ）に示されるように、元の入力映像信号に基づいて表示した場合、短絡したソース配線２に接続された画素ＢおよびＣは、入力映像信号の階調値の中間値「０．５」で表示される。
【００７１】
本実施形態では、図９（ｃ）に示されるように、補正回路２３は、画素ＢおよびＣの各階調値を４つの画素ＡからＤに対応した入力映像信号の階調値の平均値「０．２５」に置換する。図示する例では、補正回路２３は、画素ＢおよびＣに対応した入力映像信号の階調値をそれぞれ「０．２５」に置換している。
【００７２】
次に、補正回路２３は、入力映像信号における画素ＡおよびＢの階調値の平均値「０」と、補正映像信号における画素ＡおよびＢの階調値の平均値とが略一致するように、補正映像信号における画素Ａの階調値を決定する。この決定に従うと、補正映像信号（図９（ｃ））においては、画素Ｂの階調値は「０．２５」となるので、画素Ａの階調値は「−０．２５」になる。ただし、負の値になった場合には階調値を「０」にクリップする。その結果、画素Ａに着目したとき、補正の前後において階調値は「０」のままとなる。
【００７３】
また、補正回路２３は、入力映像信号における画素ＣおよびＤの階調値の平均値「０．５」と、補正映像信号における画素ＣおよびＤの階調値の平均値とが略一致するように、補正映像信号における画素Ｄの階調値を決定する。この決定に従うと、補正映像信号（図９（ｃ））においては、画素Ｃの階調値は「０．２５」となるので、画素Ｄの階調値は「（０．５×２−０．２５）＝０．７５」になる。このように、入力映像信号から補正映像信号が得られる。
【００７４】
次に、図１０および１１を参照して、短絡したソース配線２に接続された画素の両隣の画素が明るい場合の階調値の補正例を説明する。
【００７５】
図１０（ａ）は、白地に斜めの黒色のラインを表す液晶パネル１の正常な表示の様子を示し、図１０（ｂ）は中央の隣接するソース配線２（Ｂ列およびＣ列のソース配線）が短絡しているとき、元の入力映像信号に基づく液晶パネル１の表示の様子を示している。図１０（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示している。
【００７６】
図１０（ａ）においても、Ｂ列およびＣ列のソース配線２の間で短絡が生じているとする。補正回路２３は、画素Ｂおよび画素Ｃに対応した入力映像信号の両階調値の第１の平均値と、画素Ａおよび画素Ｄに対応した入力映像信号の両階調値の第２の平均値と、を１水平走査期間ごとに比較する。
【００７７】
補正回路２３は、第１の平均値が第２の平均値よりも小さい場合、つまり画素ＡおよびＤが画素ＢおよびＣに比べて明るい場合、画素ＢおよびＣのそれぞれを第１の平均値よりも大きい輝度で表示させ、画素ＡおよびＤを、画素ＢおよびＣにおいてその補正により超過した階調値だけ暗く表示させるように補正映像信号を生成する。これにより、画素ＢおよびＣには同レベルの表示信号が供給されて、図１０（ｃ）に示すような液晶パネル１の表示が得られる。
【００７８】
図１１（ａ）から（ｃ）を参照しながら、補正における具体的な計算方法を説明する。
【００７９】
図１１（ａ）から（ｃ）は、短絡したソース配線２に接続された画素の両隣の画素が明るい場合の階調値の計算方法の一例を示している。なお、図１１（ａ）から（ｃ）に示される４つの画素群は、図１０（ａ）から（ｃ）の映像信号の上から２行目の４つの画素群にそれぞれ対応する。なお、他の行の画素群も以下の計算方法を用いて補正することができる。
【００８０】
図１０（ａ）に示されるように白地に斜めの黒色のラインを表示する場合、短絡したソース配線２の両隣が明るいので、画素ＢおよびＣを第１の平均値よりも大きな輝度で明るく発光させるとそれらは目立たない。これでは表示が明るくなったように視認されるので、画素ＡおよびＤを暗く発光させることで、元に近い表示を再現できる。
【００８１】
図１１（ａ）から（ｃ）に示されている数値は階調値を０から１に正規化した値である。まず、図１１（ｂ）に示されるように、元の入力映像信号に基づいて表示した場合、短絡したソース配線２に接続された画素ＢおよびＣは、入力映像信号の階調値の中間値「０．５」で表示される。
【００８２】
本実施形態では、図１１（ｃ）に示されるように、補正回路２３は、画素ＢおよびＣの各階調値を４つの画素ＡからＤに対応した入力映像信号の階調値の平均値「０．７５」に置換する。図示する例では、補正回路２３は、画素ＢおよびＣに対応した入力映像信号の階調値をそれぞれ「０．７５」に置換している。
【００８３】
次に、補正回路２３は、入力映像信号における画素ＡおよびＢの階調値の平均値「１」と、補正映像信号における画素ＡおよびＢの階調値の平均値とが略一致するように、補正映像信号における画素Ａの階調値を決定する。この決定に従うと、補正映像信号（図１１（ｃ））においては、画素Ｂの階調値は「０．７５」となるので、画素Ａの階調値は「１．２５」になる。ただし、１を超えた場合には階調値を「１」にクリップする。その結果、画素Ａに着目したとき、補正の前後において階調値は「１」のままとなる。
【００８４】
また、補正回路２３は、入力映像信号における画素ＣおよびＤの階調値の平均値「０．５」と、補正映像信号における画素ＣおよびＤの階調値の平均値とが略一致するように、補正映像信号における画素Ｄの階調値を決定する。この決定に従うと、補正映像信号（図１１（ｃ））においては、画素Ｃの階調値は「０．７５」となるので、画素Ｄの階調値は「（０．５×２−０．７５）＝０．２５」になる。このように、入力映像信号から補正映像信号が得られる。
【００８５】
以上説明したとおり、補正回路２３は、画素Ｂの階調値が補正前の階調値と比べて大きくなるように画素Ｂの階調値を補正するとき、画素Ｂに隣接する画素Ａの階調値が小さくなるように画素Ａの階調値を補正する。また、補正回路２３は、画素Ｃの階調値が補正前の階調値と比べて大きくなるように画素Ｃの階調値を補正するとき、画素Ｃに隣接する画素Ｄの階調値が小さくなるように画素Ｄの階調値を補正する。
【００８６】
本実施形態によれば、ソースドライバ４０に大電流が流れることを抑制できる。また、短絡したソース配線２に接続された画素の両隣の画素を考慮して補正を行うので、表示への短絡の影響を低減でき、液晶パネル１の表示品位の低下をより効果的に抑制できる。
【００８７】
（第５の実施形態）
図１２を参照しながら、第３の実施形態による液晶表示装置１０の変形例を説明する。
【００８８】
第５の実施形態による補正回路２３は、隣接するソース配線２に接続されている両画素の一方に隣接する画素の階調値に、両画素の一方の補正前後の階調値の差分を加算し、両画素の他方に隣接する画素の階調値に、両画素の他方の補正前後の階調値の差分を加算する。
【００８９】
図１２（ａ）は、黒地に斜めの白色のラインを表す液晶パネル１の正常な表示の様子を示している。図１２（ｂ）は、隣接するソース配線２に供給される表示信号が互いに異極性であるとき、短絡したソース配線２に接続された両画素に対応した入力映像信号の各階調値を、第３の実施形態で説明した方法により補正した場合の液晶パネル１の表示の様子を示している。図１２（ｃ）は、短絡したソース配線２に隣接するソース配線２に接続された画素も合わせて補正して表示する表示例を示している。
【００９０】
図１２（ａ）から（ｃ）に示す例では、Ｃ列およびＤ列のソース配線２の間に短絡が生じているとする。本実施形態では、第３の実施形態と同様に、１水平走査期間において、隣接するソース配線２に供給される表示信号が互いに異極性となるように液晶パネル１は駆動される。
【００９１】
第３の実施形態で説明したように、本実施形態による補正回路２３は、１水平走査期間ごとに、Ｃ列およびＤ列の短絡したソース配線２に接続されている両画素（画素Ｃおよび画素Ｄ）に対応した入力映像信号の両階調値を、駆動時の共通電位Ｖｃｏｍに対応した値に変換する。例えば、共通電位Ｖｃｏｍは０Ｖであり、共通電位Ｖｃｏｍに対応した値（階調値）は「０」である。
【００９２】
さらに、補正回路２３は、画素Ｃに隣接する画素Ｂの階調値に、画素Ｃの補正前後の階調値の差分を加算し、画素Ｄに隣接する画素Ｅの階調値に、画素Ｄの補正前後の階調値の差分を加算する。以下、図１３を参照して具体的な計算方法を説明する。
【００９３】
図１３（ａ）は、短絡したソース配線２の両画素に隣接した２つの画素の各階調値を本実施形態による計算方法を用いて補正する第１の補正例を示している。図１３（ｂ）は、図１３（ａ）と同様に、本実施形態による計算方法を用いた第２の補正例を示している。図１３（ａ）および（ｂ）に示されたそれぞれの画素群は、図１２（ａ）から（ｃ）に示されているある行の画素Ｂから画素Ｅに対応している。なお、図１３（ａ）および（ｂ）には階調値を０から１に正規化した値を示している。本実施形態においても、列ＣおよびＤのソース配線２が短絡しているとする。
【００９４】
本実施形態では、入力映像信号と補正映像信号との間で、画素Ｂおよび画素Ｃの階調値の平均値が極力変化しないように両画素の階調値を補正する。また、画素Ｄおよび画素Ｅの階調値の平均値が極力変化しないように両画素の階調値を補正する。
【００９５】
図１３（ａ）に示されるように、画素ＣおよびＤのそれぞれに対応した入力映像信号の階調値「０」および「１」を、駆動時の共通電位Ｖｃｏｍに対応した値に変換する。例えば、共通電位Ｖｃｏｍは０Ｖであり、共通電位Ｖｃｏｍに対応した値（階調値）は「０」である。入力映像信号における画素Ｂおよび画素Ｃの階調値の平均値は「０」であるので、補正映像信号における画素Ｂおよび画素Ｃの階調値の平均値も「０」になるように画素Ｂの階調値を決定する。図示する例では、補正映像の画素Ｂの階調値は「０」となる。
【００９６】
一方で、入力映像信号における画素Ｄおよび画素Ｅの階調値の平均値は「０．５」であるので、補正映像信号における画素Ｄおよび画素Ｅの階調値の平均値も極力「０．５」になるように画素Ｅの階調値が決定される。図示する例では、補正映像信号の画素Ｅの階調値は「１」となる。
【００９７】
他の例で説明すると、図１３（ｂ）に示されるように、画素ＣおよびＤのそれぞれに対応した入力映像信号の階調値「０．４」および「０．６」を、駆動時の共通電位Ｖｃｏｍ（例えば０Ｖ）に対応した値（例えば「０」）に変換する。入力映像信号における画素Ｂおよび画素Ｃの階調値の平均値は「０．３」であるので、補正映像信号における画素Ｂおよび画素Ｃの階調値の平均値も「０．３」になるように画素Ｂの階調値を決定する。図示する例では、補正映像信号の画素Ｂの階調値は「０．６」となる。
【００９８】
一方で、入力映像信号における画素Ｄおよび画素Ｅの階調値の平均値は「０．７」であるので、補正映像信号における画素Ｄおよび画素Ｅの階調値の平均値も極力「０．７」になるように画素Ｅの階調値を決定する。この場合、画素Ｅの画素値は「１．４」となり輝度の最大値「１」を超えるので、「１」にクリップされる。
【００９９】
本実施形態によれば、隣接するソース配線２に供給される表示信号が互いに異極性であるとき、補正映像信号に基づく液晶表示の見た目の輝度を元の入力映像信号に基づく液晶表示の輝度に近づけることができ、液晶パネル１の表示品位の低下をより効果的に抑制できる。
【０１００】
（第６の実施形態）
図１４から図１７を参照して、第６の実施形態による液晶表示装置１０を説明する。
【０１０１】
第１から第５の実施形態では、モノクロ表示における補正映像信号の生成方法を説明した。しかしながら、本発明はモノクロ表示だけでなくカラー表示を行う液晶表示装置にも有効である。本実施形態では、カラー表示における補正映像信号の生成方法を説明する。基本的に、モノクロ表示における生成方法の原理に基づいて、カラー表示における補正映像信号を生成することができる。
【０１０２】
図１４（ａ）は、カラー液晶表示において、黒地に斜めの白色のラインが正常に表示されている様子を示している。図１４（ｂ）は、青（Ｂ）画素と、赤（Ｒ）画素とにそれぞれ接続されたソース配線２の間で短絡が生じているときに、元の入力映像信号に基づく液晶パネル１の表示の様子を示している。図１４（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示している。
【０１０３】
図１５（ａ）は、カラー液晶表示において、白地に斜めの黒色のラインが正常に表示されている様子を示している。図１５（ｂ）は、青（Ｂ）画素と、赤（Ｒ）画素とにそれぞれ接続されたソース配線２の間で短絡が生じているときに、元の入力映像信号に基づく液晶パネル１の表示の様子を示している。図１５（ｃ）は、補正映像信号に基づく液晶パネル１の表示の様子を示している。
【０１０４】
図示されるように、赤（Ｒ）画素と、緑（Ｇ）画素と、青（Ｂ）画素とによってカラー表示画素が形成されている。なお、カラー表示画素は３原色以外に、例えば黄（Ｙ）画素をさらに含んでいても構わない。本実施形態では、図１４（ｂ）および図１５（ｂ）に示されるように、青（Ｂ）画素と、そのＢ画素を含むカラー表示画素に隣接したカラー表示画素に含まれる赤（Ｒ）画素とにそれぞれ接続されたソース配線２の間で短絡が生じているとする。
【０１０５】
例えば本実施形態による補正回路２３は、１水平走査期間におけるＢ画素だけに着目したとき、短絡したソース配線２に接続されたＢ画素およびそのＢ画素に隣接する２つのＢ画素を含むＢ画素群中の各階調値の平均値が、入力映像信号と補正映像信号との間で略一致するようにＢ画素群内の各画素の階調値を補正し、かつ、短絡したソース配線２に接続されたＲ画素だけに着目したとき、短絡したソース配線２に接続されたＲ画素およびそのＲ画素に隣接する２つのＲ画素を含むＲ画素群中の各階調値の平均値が、入力映像信号と補正映像信号との間で略一致するようにＲ画素群内の各画素の階調値を補正する。
【０１０６】
図１６および１７を参照しながら、補正における具体的な計算方法を説明する。
【０１０７】
図１６は、１水平走査期間において、図１４に示す中央の行（上から２行目）の画素群を補正する例を示している。図１６に示される画素Ｄは、図１４における短絡したソース配線２に接続された青画素に対応している。画素ＢおよびＦは、青画素だけに着目したときに画素Ｂに隣接する２つの画素に対応し、画素Ｈは、青画素だけに着目したときに画素Ｆに隣接した画素に対応している。また、図１６に示される画素Ｅは、図１４における短絡したソース配線２に接続された赤画素に対応している。画素ＣおよびＧは、赤画素だけに着目したときに画素Ｅに隣接する２つの画素に対応し、画素Ａは、赤画素だけに着目したときに画素Ｃに隣接した画素に対応している。
【０１０８】
図示するように、まず、色ごと（Ｂ画素とＲ画素）に画素データを並べ替える。そして、短絡したソース配線２に接続された画素Ｄと画素Ｅとが縦に並ぶように色ごとの画素群をシフトさせる。
【０１０９】
次に、画素Ｄとこれに隣接する画素ＢおよびＦとを含んだ３つの画素の階調値の平均値を求める。青（Ｂ）の画素群に対しては、画素Ｂ、ＤおよびＦの階調値の平均値を求め、赤（Ｒ）の画素群に対しては、画素Ｃ、ＥおよびＧの階調値の平均値を求める。
【０１１０】
それぞれの画素群において、３つの画素の平均値が、入力映像信号と補正映像信号との間で略一致するように、３つの画素の各画素値を決定する。また、短絡したソース配線２に接続された画素ＤおよびＥの階調値を一致させるようにする。３つの画素の各画素値は下記の式（１）に従って決定することができる。
（ｂ＋ｄ＋ｆ）／３＝（ｂ’＋ｄ’＋ｆ’）／３
（ｃ＋ｅ＋ｇ）／３＝（ｃ’＋ｅ’＋ｇ’）／３      式（１）
ｄ’＝ｅ’
ここで、ｂ、ｃ、ｄ、ｅ、ｆおよびｇは、入力映像信号における画素Ｂ、Ｃ、Ｄ、Ｅ、ＦおよびＧの階調値をそれぞれ示している。同様に、ｂ’、ｃ’、ｄ’、ｅ’、ｆ’およびｇ’は、補正映像信号における画素Ｂ、Ｃ、Ｄ、Ｅ、ＦおよびＧの階調値をそれぞれ示している。
【０１１１】
階調値を０から１に規格化すると、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｂ’、ｃ’、ｄ’、ｅ’、ｆ’およびｇ’のいずれも０から１の範囲になる。その結果、式（１）を下記の式（２）に変形することができる。
（ｂ＋ｄ＋ｆ−２）≦ｄ’≦（ｂ＋ｄ＋ｆ）
（ｃ＋ｅ＋ｇ−２）≦ｅ’≦（ｃ＋ｅ＋ｇ）      式（２）
ｄ’＝ｅ’
なお、式（２）を満たす値が存在しないときはそれに近い値を適当に決定すればよい。
【０１１２】
図１６に示される例では、式（２）から、ｄ’およびｅ’は、
−１≦ｄ’≦１、および−１≦ｅ’≦１        式（３）
の条件をそれぞれ満たせばよい。この条件を満足する範囲で、ｄ’およびｅ’を任意に選択することができる。ｄ’およびｅ’として「０」を選択した場合、画素Ｄの階調値は補正の前後で変わらないので問題はない。しかし、画素Ｅの階調値は、補正前の「０」から補正後の「１」に変更されるので、画素Ｅに隣接する画素ＣおよびＧの少なくとも一方の階調値を変更する。その変更の際に、下記の式（４）を満たすように少なくとも一方の階調値を変更する。図１６には、ｇ’の値を「１」に選択した結果を示している。
（ｃ＋ｅ＋ｇ）／３＝（ｃ’＋ｅ’＋ｇ’）／３        式（４）
【０１１３】
また、他の例として、ｄ’およびｅ’に式（３）を満足する値として「１」を選択した場合、画素Ｅの階調値は補正の前後で変わらないので問題はない。しかし、画素Ｄの階調値は、補正前の「０」から補正後の「１」に変更されるので、画素Ｄに隣接する画素ＢおよびＦの少なくとも一方の階調値を変更する。その変更の際に、下記の式（５）を満たすように少なくとも一方の階調値を変更する。図１６には、ｇ’の値を「０」に選択した結果を示している。
（ｂ＋ｄ＋ｆ）／３＝（ｂ’＋ｄ’＋ｆ’）／３        式（５）
【０１１４】
図１７は、図１６に示す補正例とは異なる補正例を示している。
【０１１５】
図１７に示す例では、ｄ’とｅ’との関係は、上記の式（２）から
−２≦ｄ’≦０、および−１≦ｅ’≦１        式（６）
の条件を満たせばよい。従って、ｄ’とｅ’とは「０」以外に選択できないことが分かる。そのとき、画素Ｄの階調値は補正の前後で変わらないので問題はない。しかし、画素Ｅの階調値は、補正前の「１」から補正後の「０」に変更されるので、画素Ｅに隣接する画素ＣおよびＧの少なくとも一方の階調値を変更する。その変更の際、下記の式（７）を満たすように少なくとも一方の階調値を変更する。図１７には、ｇ’の値を「１」に選択した結果を示している。
（ｃ＋ｅ＋ｇ）／３＝（ｃ’＋ｅ’＋ｇ’）／３        式（７）
【０１１６】
本実施形態によれば、カラー液晶表示パネルの場合であっても、短絡したソース配線２に接続された画素と、その画素と同じ色に着目したときにその画素に隣接する２つの画素に対応した入力映像信号の３つの階調値に基づいて補正映像信号が生成される。その結果、カラー液晶パネルの表示品位の低下を効果的に抑制できる。
【０１１７】
本明細書は、以下の項目に記載の液晶表示装置を開示している。
【０１１８】
〔項目１〕
複数のソース配線を有する液晶パネルと、
少なくとも１組の隣接するソース配線の間で短絡が生じているとき、短絡している隣接するソース配線を特定する座標情報を記憶しているメモリと、
入力映像信号における１水平走査期間に含まれる映像信号の複数の階調値に対応した複数の画素の水平座標をカウントするカウンタと、
前記メモリに記憶されている前記座標情報と、前記カウンタのカウント値とを比較する比較回路と、
前記座標情報により特定されるソース配線に接続されている各画素に対応した前記入力映像信号の各階調値を、前記１水平走査期間ごとに前記比較回路による比較結果に応じて補正し、補正映像信号を生成する補正回路と、
前記短絡している隣接するソース配線の両者に供給する同レベルの表示信号を、前記補正映像信号の階調値に基づいて生成する表示信号生成回路と、
を含むタイミングコントローラと、
を備える、液晶表示装置。
【０１１９】
項目１に記載の液晶表示装置によると、ソースドライバに大電流が流れることを抑制でき、かつ、表示品位の低下を効果的に抑制することができる。
【０１２０】
〔項目２〕
前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、前記両階調値の平均値に変換する、項目１に記載の液晶表示装置。
【０１２１】
項目２に記載の液晶表示装置によると、隣接するソース配線の両者に供給される表示信号が互いに同極性であるときの補正回路のバリエーションが提供される。
【０１２２】
〔項目３〕
前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、前記両階調値のうち大きい方の階調値および小さい方の階調値のいずれか一方に変換する、項目１に記載の液晶表示装置。
【０１２３】
項目３に記載の液晶表示装置によると、隣接するソース配線の両者に供給される表示信号が互いに同極性であるときの補正回路のバリエーションが提供される。
【０１２４】
〔項目４〕
前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに異極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した前記入力映像信号の両階調値を、駆動時の共通電位に対応した値に変換する、項目１に記載の液晶表示装置。
【０１２５】
項目４に記載の液晶表示装置によると、隣接するソース配線の両者に供給される表示信号が互いに異極性であるとき、ソースドライバに大電流が流れることを抑制できる。
【０１２６】
〔項目５〕
前記補正回路は、前記座標情報により特定される隣接するソース配線の両者に供給される前記表示信号が互いに同極性であるとき、前記１水平走査期間ごとに、前記隣接するソース配線に接続されている両画素に対応した入力映像信号の両階調値を、前記両画素と、前記両画素の両隣の画素とに対応した前記入力映像信号の４つの階調値の平均値に変換する、項目１に記載の液晶表示装置。
【０１２７】
項目５に記載の液晶表示装置によると、液晶パネルの表示品位の低下をより効果的に抑制できる。
【０１２８】
〔項目６〕
前記補正回路は、前記４つの階調値の平均値に基づいて、前記両隣の画素の階調値を補正する、項目５に記載の液晶表示装置。
【０１２９】
項目６に記載の液晶表示装置によると、液晶パネルの表示品位の低下をより効果的に抑制できる。
【０１３０】
〔項目７〕
前記補正回路は、前記両画素の一方の階調値が補正前の階調値と比べて大きくなるように前記両画素の一方の階調値を補正するとき、前記両画素の一方に隣接する前記両隣の画素の一方の階調値が小さくなるように前記両隣の画素の一方の階調値を補正し、前記両画素の他方の階調値が補正前の階調値と比べて小さくなるように前記両画素の他方の階調値を補正するとき、前記両画素の他方に隣接する前記両隣の画素の他方の階調値が大きくなるように前記両隣の画素の他方の階調値を補正する、項目６に記載の液晶表示装置。
【０１３１】
項目７に記載の液晶表示装置によると、液晶パネルの表示品位の低下をより効果的に抑制できる。
【０１３２】
〔項目８〕
前記補正回路は、前記隣接するソース配線に接続されている両画素の一方に隣接する画素の階調値に、前記両画素の一方の補正前後の階調値の差分を加算し、前記両画素の他方に隣接する画素の階調値に、前記両画素の他方の補正前後の階調値の差分を加算する、項目４に記載の液晶表示装置。
【０１３３】
項目８に記載の液晶表示装置によると、ソースドライバに大電流が流れることを抑制でき、かつ、液晶パネルの表示品位の低下を抑制できる。
【０１３４】
〔項目９〕
前記液晶パネルは、色が互いに異なる少なくとも２つの第１および第２のカラーフィルタが各々に配置された複数の画素を有し、
前記短絡している隣接するソース配線に接続されている両画素の一方は、前記第１のカラーフィルタが配置された画素であり、前記両画素の他方は、前記第２のカラーフィルタが配置された画素であり、
前記補正回路は、前記第１のカラーフィルタが配置された画素だけに着目したとき、前記両画素の一方および前記両画素の一方に隣接する２つの画素を含む第１の画素群中の階調値の平均値が、前記入力映像信号と前記補正映像信号との間で略一致するように前記第１の画素群内の各画素の階調値を補正し、かつ、前記第２のカラーフィルタが配置された画素だけに着目したとき、前記両画素の他方および前記両画素の他方に隣接する２つの画素を含む第２の画素群中の階調値の平均値が、前記入力映像信号と前記補正映像信号との間で略一致するように前記第２の画素群内の各画素の階調値を補正する、項目１に記載の液晶表示装置。
【０１３５】
項目９に記載の液晶表示装置によると、カラー液晶表示の場合であっても、表示品位の低下を効率よく抑制することができる。
【産業上の利用可能性】
【０１３６】
本発明は、隣接するソース配線の間に短絡が生じている液晶表示装置に用いることができる。
【符号の説明】
【０１３７】
１      液晶パネル
２      ソース配線
３      ゲート配線
４      画素
５      短絡
１０    液晶表示装置
２０    タイミングコントローラ
２１    カウンタ
２２    メモリ
２３    補正回路
２４    表示信号生成回路
２５    比較回路
３０    ゲートドライバ
４０    ソースドライバ
５０    バックライト駆動回路
６０    バックライトユニット
【図１】
2016085294.tif 000003
【図２】
2016085294.tif 000004
【図３】
2016085294.tif 000005
【図４】
2016085294.tif 000006
【図５】
2016085294.tif 000007
【図６】
2016085294.tif 000008
【図７】
2016085294.tif 000009
【図８】
2016085294.tif 000010
【図９】
2016085294.tif 000011
【図１０】
2016085294.tif 000012
【図１１】
2016085294.tif 000013
【図１２】
2016085294.tif 000014
【図１３】
2016085294.tif 000015
【図１４】
2016085294.tif 000016
【図１５】
2016085294.tif 000017
【図１６】
2016085294.tif 000018
【図１７】
2016085294.tif 000019