(57)【要約】      （修正有）【課題】ＣＰＵが通常動作を開始するまでの時間を短縮する。【解決手段】ＣＰＵ監視装置１２は、監視部１５と、診断部１９とを備える。監視部は、ＣＰＵの暴走を監視する。診断部は、電源が投入されてからパワーオンリセット期間が終了するまでの間に監視部を診断する。また、診断部は、監視部がＣＰＵの暴走を検出した状態となるとパワーオンリセット期間の終了を許可する。また、監視部は、カウンタによってカウントされる監視タイマを備え、診断部は、監視タイマのカウント値が所定値を超えた場合に暴走として診断する。【選択図】図３Ａ
2016222018.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵの暴走を監視する監視部と、
電源が投入されてからパワーオンリセット期間が終了するまでの間に前記監視部を診断する診断部と
を備えることを特徴とするＣＰＵ監視装置。
【請求項２】
前記診断部は、
前記監視部が前記ＣＰＵの暴走を検出した状態となると前記パワーオンリセット期間の終了を許可すること
を特徴とする請求項１に記載のＣＰＵ監視装置。
【請求項３】
前記監視部は、
カウンタによってカウントされる監視タイマ
を備え、
前記診断部は、
前記監視タイマのカウント値が所定値を超えた場合に前記暴走として診断すること
を特徴とする請求項２に記載のＣＰＵ監視装置。
【請求項４】
前記診断部は、
前記パワーオンリセット期間中に前記監視部を診断すること
を特徴とする請求項３に記載のＣＰＵ監視装置。
【請求項５】
前記診断部は、
前記パワーオンリセット期間中のカウント開始前に前記監視部を診断すること
を特徴とする請求項３に記載のＣＰＵ監視装置。
【請求項６】
前記監視部は、
前記暴走を検出するまでの時間が前記パワーオンリセット期間よりも短く設定されること
を特徴とする請求項２〜５のいずれか１つに記載のＣＰＵ監視装置。
【請求項７】
前記診断部は、
前記監視部に対する診断結果を外部へ出力すること
を特徴とする請求項１〜６のいずれか１つに記載のＣＰＵ監視装置。
【請求項８】
請求項１〜７のいずれか１つに記載のＣＰＵ監視装置と、
前記ＣＰＵ監視装置から出力される監視結果に基づいて車両を制御する車両制御装置と
を備えることを特徴とする車両制御システム。
【請求項９】
ＣＰＵの暴走を監視する監視工程と、
電源が投入されてからパワーオンリセット期間が終了するまでの間に前記監視工程を診断する診断工程と
を含むことを特徴とするＣＰＵ監視方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵ監視装置、車両制御システムおよびＣＰＵ監視方法に関する。
【背景技術】
【０００２】
従来、たとえば、マイクロコンピュータのＣＰＵが誤作動（以下、これを「暴走」という）した場合に常に安全側へ移行させることができるようにＣＰＵ監視装置が設けられる。このようなＣＰＵ監視装置は、ＣＰＵの暴走を監視する監視部を備える。
【０００３】
また、ＣＰＵ監視装置では、監視部が正常に機能しているか否かをチェックするために、監視部自体を診断（機能チェック）する場合がある。このような場合、たとえば、電源投入後にＣＰＵをリセット状態に保持する、いわゆるパワーオンリセット期間が終了してから監視部を診断する（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２８２０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したような従来のＣＰＵ監視装置のように、パワーオンリセット期間後に監視部を診断する場合、パワーオンリセット期間後に監視部を診断する時間を設ける必要があった。このため、電源が投入されてからＣＰＵが通常動作を開始するまでに時間がかかっていた。
【０００６】
本発明は、上記に鑑みてなされたものであって、ＣＰＵが通常動作を開始するまでの時間を短縮することができるＣＰＵ監視装置、車両制御システムおよびＣＰＵ監視方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決し、目的を達成するために、本発明は、ＣＰＵ監視装置において、監視部と、診断部とを備える。監視部は、ＣＰＵの暴走を監視する。診断部は、電源が投入されてからパワーオンリセット期間が終了するまでの間に前記監視部を診断する。
【発明の効果】
【０００８】
本発明によれば、ＣＰＵが通常動作を開始するまでの時間を短縮することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係る車両制御システムの概要を示す説明図である。
【図２Ａ】図２Ａは、ＣＰＵ監視装置の比較例を示すブロック図である。
【図２Ｂ】図２Ｂは、ＣＰＵ監視装置の比較例を示すタイミングチャートである。
【図３Ａ】図３Ａは、実施形態に係るＣＰＵ監視装置の一例を示すブロック図である。
【図３Ｂ】図３Ｂは、実施形態に係るＣＰＵ監視装置の一例を示すタイミングチャートである。
【図４】図４は、第１の実施形態に係るＣＰＵ監視装置のタイミングチャートである。
【図５】図５は、第２の実施形態に係るＣＰＵ監視装置のタイミングチャートである。
【図６】図６は、実施形態に係るＣＰＵ監視方法の処理手順の一部を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本願の開示するＣＰＵ監視装置、車両制御システムおよびＣＰＵ監視方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
【００１１】
＜１．車両制御システムの概要＞
まず、車両制御システムの概要を説明する。図１は、実施形態に係る車両制御システムの概要を示す説明図である。図１に示すように、車両制御システム１は、車両２の各部を制御する車両制御装置１０を備える。車両制御装置１０としては、たとえば、ＥＣＵ（Electronic  Control  Unit）がある（以下、車両制御装置１０を「ＥＣＵ」という）。ＥＣＵ１０は、エンジンの基本的な制御の他、車両２における駆動系、制動系および操舵系などの被制御対象３を制御する。なお、図１には、被制御対象３の一例としてエンジンを記載している。
【００１２】
また、ＥＣＵ１０は、ＣＰＵ１１を備える。さらに、ＥＣＵ１０は、ＣＰＵ監視装置１２と、フェイルセーフ装置１３とを備える。ＣＰＵ監視装置１２は、ＣＰＵ１１の動作中、ＣＰＵ１１の暴走を監視する機能を有するものである。また、ＣＰＵ監視装置１２は、監視結果をフェイルセーフ装置１３へ出力する。フェイルセーフ装置１３は、ＣＰＵ監視装置１２から出力された監視結果が「異常」、すなわち、「ＣＰＵ１１の暴走」の場合でも常に安全側となるモード（フェイルセーフモード）を実行するものである。
【００１３】
車両制御システム１では、ＣＰＵ監視装置１２によってＣＰＵ１１の暴走を監視する。ＣＰＵ監視装置１２がＣＰＵ１１の暴走を検知すると、フェイルセーフ装置１３によってフェイルセーフモード（たとえば、被制御対象３がエンジンなどの駆動系の場合には回転を停止させるモード）へ移行する。これにより、安全を確保する。
【００１４】
＜２．ＣＰＵ監視装置の構成＞
次に、ＣＰＵ監視装置１２の構成について説明する。図２Ａは、ＣＰＵ監視装置の比較例を示すブロック図である。図２Ｂは、ＣＰＵ監視装置の比較例を示すタイミングチャートである。図３Ａは、実施形態に係るＣＰＵ監視装置１２の一例を示すブロック図である。図３Ｂは、実施形態に係るＣＰＵ監視装置１２の一例を示すタイミングチャートである。なお、図２Ａおよび図２Ｂには、実施形態の比較例として従来のＣＰＵ監視装置５０を記載している。また、図２Ｂおよび図３Ｂは、図２Ａおよび図３Ａにおける後述する各部の信号タイミングを示している。
【００１５】
図２Ａに示すように、ＣＰＵ監視装置５０は、ＣＰＵ１１から出力された一定周期のプログラムラン信号（以下、「ＰＲＵＮ信号」と記載する）が入力され、入力されたＰＲＵＮ信号に基づいてＣＰＵ１１の暴走を検知すると、フェイルセーフ装置１３へ後述するフェイル信号を出力する。このようなＣＰＵ監視装置５０は、パワーオンリセット発生部１４と、監視部１５と、リセット発生部１６と、フェイル判定部１７とを備える。
【００１６】
パワーオンリセット発生部１４は、パワーオンリセット信号（以下、「ＰＯＲ信号」と記載する）を発生する回路であり、電源が投入されて電源電圧が規定電圧以上になってから、ＣＰＵ１１を一定時間リセット状態に保持する。パワーオンリセット発生部１４は、電源電圧が規定電圧になると一定時間経過後にＰＯＲ信号を出力する。なお、図２Ａにおいては、ＰＯＲ信号を符号（ａ）で示している。また、電源が投入されてからＰＯＲ信号が出力されるまでをパワーオンリセット期間という。また、規定電圧とは、たとえば、ＰＩＣ（Peripheral  Interface  Controller）の規格表に記載されている電圧値である。
【００１７】
監視部１５は、ＣＰＵ１１の暴走を監視する監視タイマである。監視部１５としては、ウォッチドッグタイマ（以下、「ＷＤＴ」と記載する）がある（以下、監視部１５を「ＷＤＴ」という）。具体的には、このような監視部、すなわち、ＷＤＴ１５は、ＣＰＵ１１の動作中、ＣＰＵ１１から出力されたＰＲＵＮ信号のデューティ比、周期、パルス幅などの正常／異常を監視している。なお、図２Ａにおいて、ＣＰＵ１１から出力されるＰＲＵＮ信号を符号（ｂ）で示している。
【００１８】
ＷＤＴ１５は、ＣＰＵ１１が暴走すると、ＰＲＵＮ信号の異常を検出する。このようなＰＲＵＮ信号の異常をＣＰＵ１１の暴走（異常）信号として、このようなＰＲＵＮ異常信号をリセット発生部１６およびフェイル判定部１７へ出力する。なお、図２Ａにおいて、ＰＲＵＮ異常信号を符号（ｃ）で示している。
【００１９】
リセット発生部１６は、リセット信号を発生する回路であり、一定周期のリセットパルス（リセット信号）をフェイル判定部１７へ出力する。リセット発生部１６のリセット信号は、フェイル判定部１７に入力されるとともに、アンドゲート２１を介してＣＰＵ１１に入力される。これにより、ＣＰＵ１１は、リセット信号によって初期化され、正常状態へ復帰する。なお、図２Ａにおいて、リセット信号を符号（ｄ）で示している。また、パワーオンリセット期間後のリセット信号を符号（ｚ）で示している。
【００２０】
フェイル判定部１７は、フェイル判定信号を発生する回路であり、たとえば、リセット発生部１６から出力されたリセット信号のリセットパルスが所定の回数入力された場合にＣＰＵ１１のフェイル（異常）状態と判定する。また、フェイル判定部１７は、ＣＰＵ１１の異常状態と判定すると、フェイル判定信号をフェイルセーフ出力部１８へ出力する。なお、図２Ａにおいて、フェイル判定信号を符号（ｅ）で示している。
【００２１】
フェイルセーフ出力部１８は、フェイルセーフ装置１３に設けられ、フェイル信号を発生する回路であり、フェイル信号をフェイルセーフ装置１３の駆動部（図示省略）へ出力する。フェイルセーフ装置１３は、フェイル信号が駆動部に入力されると、フェイルセーフモードを実行する。これにより、ＣＰＵ１１が安全側へ移行する。
【００２２】
ここで、上述した各部の入力／出力動作および各信号の流れについて説明する。図２Ａに示すように、電源が投入された場合のみパワーオンリセット発生部１４から出力されるＰＯＲ信号は、アンドゲート２１を介してＣＰＵ１１に入力されるとともに、フェイル判定部１７へ入力される。また、フェイル判定部１７から出力されるフェイル判定信号は、フェイルセーフ出力部１８へ入力されるとともに、ＣＰＵ１１へ入力される。
【００２３】
また、フェイル判定部１７は、パワーオンリセット発生部１４からのＰＯＲ信号が入力されると、ＣＰＵ１１がフェイル状態であることを示すフェイル判定信号を出力する。そして、フェイル判定部１７は、ＣＰＵ１１のパワーオンリセット期間後にリセット発生部１６から出力されたリセット信号の最初のリセットパルスによって、フェイル判定信号をＣＰＵ１１の異常状態を示していた信号から正常状態を示す信号へ復帰させる。
【００２４】
また、ＣＰＵ１１は、フェイル判定部１７のフェイル判定信号を監視し、パワーオンリセット期間後のイニシャライズ時にＰＲＵＮ信号を一旦停止させ、ＷＤＴ１５およびリセット発生部１６を動作させる。さらに、フェイル判定部１７は、ＰＯＲ信号が入力されると、フェイル判定信号を出力し、パワーオンリセット期間後のリセット信号（最初のリセットパルス）によってフェイル判定信号がＣＰＵの正常状態の信号へ復帰することを確認して、自らが正常に動作するものと診断する。
【００２５】
なお、リセット信号におけるリセットパルスの間隔は、ＣＰＵ１１にリセットパルスが入力されて、プログラムが再起動してＰＲＵＮ信号を出力することができる時間に対して余裕をもって設定される。
【００２６】
次に、図２Ｂを参照して電源が投入されてからＣＰＵ１１が通常動作を開始するまでの各部の信号タイミングを説明する。なお、図２Ｂにおいても、符号（ａ）はＰＯＲ信号、（ｂ）はＰＲＵＮ信号、（ｃ）はＰＲＵＮ異常信号、（ｄ）はリセット信号（リセットパルス）、（ｅ）はフェイル判定信号、（ｚ）はパワーオンリセット期間後のリセット信号を示している。
【００２７】
図２Ｂに示すように、タイミングＴ１で電源が投入されると、パワーオンリセット発生部１４（図２Ａ参照）は、所定のパワーオンリセット期間が経過したタイミングＴ２でパワーオンリセット期間を終了するＰＯＲ信号（ａ）を出力する。また、フェイル判定部１７（図２Ａ参照）は、ＰＯＲ信号（ａ）が入力されると、フェイル判定部１７の出力電圧レベルがハイ（Ｈ）となる。すなわち、フェイル判定部１７は、フェイル判定信号（ｅ）を出力する。
【００２８】
また、ＣＰＵ１１（図２Ａ参照）は、アンドゲート２１（図２Ａ参照）を介してＰＯＲ信号（ａ）が入力されると、プログラムは機能チェック（初期化）を開始する。そして、機能チェックが終了すると、図中に示す「ＷＤＴ診断領域」においてプログラムはＷＤＴ１５の診断ルーチンを開始する。ＷＤＴ１５の診断では、たとえば、ＣＰＵ１１が内部メモリにＷＤＴ１５を診断することを示すフラグ（後述するロジック監視フラグ）をセットし、フェイル判定部１７の出力電圧レベルがＣＰＵ１１の異常状態を示すハイ（Ｈ）となった、すなわち、フェイル判定信号（ｅ）が出力されたことを確認し、ＰＲＵＮ信号（ｂ）の出力を停止させる。
【００２９】
また、ＷＤＴ１５は、所定の検出時間を超過してＰＲＵＮ信号（ｂ）が停止していることを検出すると、リセット発生部１６（図２Ａ参照）およびフェイル判定部１７（図２Ａ参照）へＰＲＵＮ異常信号（ｃ）を出力する。リセット発生部１６は、ＰＲＵＮ異常信号（ｃ）が入力されると、パワーオンリセット期間後の最初のリセットパルスを出力する。これにより、パワーオンリセット期間後のリセット信号（ｚ）の最初のリセットパルスによって、ＣＰＵ１１は、リセット状態とされ、再度初期化されて正常状態となる。
【００３０】
ＣＰＵ１１は、ＷＤＴ１５を再度診断する場合に、内部メモリにＷＤＴ１５の診断を示すフラグがセットされたことを確認するとともに、フェイル判定部１７の出力電圧レベルが正常状態を示すロー（Ｌ）レベルであることを確認する。このように、ＣＰＵ１１は、フェイル判定部１７の出力電圧レベルがＣＰＵ１１の異常状態を示すハイ（Ｈ）から正常状態を示すロー（Ｌ）へ切り換えられたことが確認されると、ＷＤＴ１５、リセット発生部１６およびフェイル判定部１７が正常に動作しているものと診断する。なお、ＣＰＵ１１は、これら各部の診断後、ＷＤＴ１５の診断を示すフラグをリセットする。
【００３１】
このように、上述したＣＰＵ監視装置５０では、パワーオンリセット期間後の各部の機能チェック時にＣＰＵ１１の異常状態を意図的に作り出すことで、ＷＤＴ１５、リセット発生部１６およびフェイル判定部１７を診断することができる。これにより、たとえば、機能チェックプログラムの起動中も動作しているような、これまで適用が困難であったアプリ（たとえば、ＥＦＩ（Electronic  Fuel  Injection：電子制御燃料噴射装置）やエアバッグ）にも各部の診断機能を持たせることができる。
【００３２】
ところが、ＣＰＵ監視装置５０は、ＣＰＵ１１が通常動作を開始するまでに時間がかかるという点について改良の余地がある。そこで、実施形態に係るＣＰＵ監視装置１２では、ＷＤＴ１５の監視機能を有しつつも、ＣＰＵ１１の動作開始の時間を短縮することができるようにした。
【００３３】
ここから、図３Ａおよび図３Ｂを参照して実施形態に係るＣＰＵ監視装置１２の構成例について説明する。なお、実施形態に係るＣＰＵ監視装置１２の説明において、上述したＣＰＵ監視装置５０と同一または同等の箇所には同一の符号を付し、重複する説明を省略することとする。
【００３４】
図３Ａに示すように、ＣＰＵ監視装置１２は、診断部１９を備える。診断部１９は、監視部であるＷＤＴ１５が正常に機能しているか否かを診断する。また、診断部１９は、ＷＤＴ１５から出力されるＰＲＵＮ異常信号に基づいて、ＷＤＴ１５がパワーオンリセット期間中のＰＲＵＮ信号停止にてＣＰＵ１１の暴走と判定したことを検出する。そして、診断部１９は、ＣＰＵ１１の暴走（疑似的な暴走）を検出すると、アンドゲート２１へ信号を出力するとともに、インバータ２３を介してオアゲート２２へ信号を出力する。
【００３５】
また、ＷＤＴ１５は、ＷＤＴカウンタ（図４および図５参照）を備える。そして、診断部１９は、ＷＤＴカウンタのカウント値が所定値を超えた場合にＣＰＵ１１の暴走として診断する。
【００３６】
また、診断部１９は、電源が投入されてからパワーオンリセット期間が終了するまでの間にＷＤＴ１５を診断する。診断部１９は、ＷＤＴ１５によるＣＰＵ１１の暴走を検出すると、パワーオンリセット期間の終了を許可する。すなわち、診断部１９がＷＤＴ１５によるＣＰＵ１１の暴走を検出すると、ＷＤＴ１５が正常に動作していると判断して、ＰＯＲ信号がアンドゲート２１を介してＣＰＵ１１へ入力され、パワーオンリセット期間の終了が許可される。なお、図３Ａにおいて、診断部１９から出力される信号（ＷＤＴ判定信号）を符号（ｆ）で示している。
【００３７】
このように、ＣＰＵ監視装置１２では、ＷＤＴ１５を診断するにあたって、診断部１９から出力される信号に基づいてＣＰＵ１１の異常状態を検出することができる。したがって、ＷＤＴ１５を診断するためにフェイル判定部１７を含めないため、冗長設計を改善することができる。
【００３８】
次に、図３Ｂを参照して電源が投入されてからＣＰＵ１１が通常動作を開始するまでの各部の信号タイミングを説明する。なお、図３Ｂにおいて、符号（ａ）はＰＯＲ信号、（ｂ）はＰＲＵＮ信号、（ｃ）はＰＲＵＮ異常信号、（ｄ）はリセット信号（リセットパルス）、（ｅ）はフェイル判定信号、（ｆ）はＷＤＴ判定信号、（ｚ）はパワーオンリセット期間後のリセット信号を示している。
【００３９】
図３Ｂに示すように、タイミングＴ１で電源が投入されると、パワーオンリセット発生部１４（図３Ａ参照）は、所定のパワーオンリセット期間が経過したタイミングＴ２でパワーオンリセット期間を終了するＰＯＲ信号（ａ）を出力する。
【００４０】
また、ＣＰＵ１１（図３Ａ参照）は、アンドゲート２１（図３Ａ参照）を介してＰＯＲ信号（ａ）が入力されると、ＣＰＵ１１の通常動作を開始する。ここで、ＣＰＵ監視装置１２では、電源が投入されたタイミングＴ１からパワーオンリセット期間が終了するまでタイミングＴ２の間にＷＤＴ１５を診断する。
【００４１】
タイミングＴ１からタイミングＴ２までのＷＤＴ１５の停止中、図中に示す「ＷＤＴ診断領域」においてプログラムはＷＤＴ１５の診断ルーチンを開始する。ＷＤＴ１５は、所定の検出時間を超過してＰＲＵＮ信号（ｂ）が停止していることを検出すると、リセット発生部１６（図３Ａ参照）およびフェイル判定部１７（図３Ａ参照）へＰＲＵＮ異常信号（ｃ）を出力する。リセット発生部１６は、ＰＲＵＮ異常信号（ｃ）が入力されると、リセット信号（ｄ）をフェイル判定部１７およびアンドゲート２１へ出力する。
【００４２】
なお、上述したように、ＷＤＴ１５のカウント値を上げてＣＰＵ１１の暴走を意図的に作り出すことで、ＷＤＴ１５を診断することができる。診断部１９の出力電圧レベルがＣＰＵ１１の異常状態（ＣＰＵ１１の暴走状態）を示すハイ（Ｈ）となった、すなわち、ＷＤＴ１５の正常動作を示すＷＤＴ判定信号（ｆ）がアンドゲート２１へ出力されたことで、リセット信号（ｚ）がＣＰＵ１１へ入力される。
【００４３】
上述してきたように、実施形態に係るＣＰＵ監視装置１２によれば、パワーオンリセット期間が終了すると、この後のＷＤＴ１５の診断（機能チェック）を行うことなく、ＣＰＵ１１の通常動作を開始することができる。これにより、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。
【００４４】
また、診断部１９は、ＷＤＴ１５を診断するためにＷＤＴカウンタのカウント値によるＣＰＵ１１の暴走を作り出すことで、ＷＤＴ１５を容易に診断することができるとともに、ＷＤＴ１５を確実に診断することができる。
【００４５】
また、ＷＤＴ１５を診断するための診断部１９を備えることで、ＣＰＵ１１の監視機能喪失時であっても、フェイルセーフモードへ確実に移行することができる。
【００４６】
さらに、図３Ａに示すように、上述した実施形態に係るＣＰＵ監視装置１２は、診断部１９によるＷＤＴ１５の診断結果を外部へ出力する報知部２５を備える。このような報知部２５を備えることで、ＷＤＴ１５が正常に機能しているか否かを外部へ知らせることができる。
【００４７】
＜３．各実施形態の構成＞
ここから、上述した実施形態に係るＣＰＵ監視装置１２において、ＷＤＴ１５を診断するタイミングが異なる第１の実施形態および第２の実施形態を説明する。まず、図４を参照して第１の実施形態について説明する。図４は、第１の実施形態に係るＣＰＵ監視装置１２のタイミングチャートである。なお、図４では、図中の一点破線よりも左側にはＷＤＴ１５（図３Ａ参照）が正常の場合を示し、また、一点破線よりも右側には比較例としてＷＤＴ１５が異常の場合を示している。
【００４８】
また、図４には、上から電源電圧、ＰＲＵＮ信号、ＣＰＵリセット信号および減電圧検知信号の各タイミングを示している。また、図４には、ＷＤＴカウンタＣＬＫ（クロック数）を示し、さらに、ＷＤＴカウンタのカウントアップのタイミング、ロジック監視フラグ、ＰＯＲカウンタおよびリセットカウンタの各カウントアップのタイミングを示している。なお、パワーオンリセット発生部１４（図３Ａ参照）はＰＯＲカウンタを備え、リセット発生部１６（図３Ａ参照）はリセットカウンタを備える。
【００４９】
図４に示すように、ＣＰＵ１１（図３Ａ参照）は、減電圧リセット状態から電源が投入されるタイミングＴ１でパワーオンリセット状態へ移行する。ＣＰＵ１１は、所定のパワーオンリセット期間が終了するタイミングＴ２で通常動作を開始する。
【００５０】
ここで、第１の実施形態では、診断部１９（図３Ａ参照）は、パワーオンリセット期間中にＷＤＴ１５を診断する。具体的には、ＷＤＴカウンタは、パワーオンリセット期間が開始されると同時にカウントアップが開始され、パワーオンリセット期間中にカウント値が所定値を超えてＣＰＵ１１が暴走した状態と同じ状態を作り出す。
【００５１】
なお、ＷＤＴカウンタは、パワーオンリセット期間中にカウント値が所定値を超えるように、ＣＰＵ１１の通常動作中のカウントアップＴＷＤＴ１時のクロック数（１倍）の複数倍（図示の例では、４倍）に設定される。これにより、ＷＤＴカウンタのカウントアップＴＷＤＴ２およびＰＯＲカウンタのカウントアップＴＰＯＲを並行しても、ＷＤＴカウンタのカウントアップＴＷＤＴの方が先に終了する。
【００５２】
ＷＤＴカウンタのカウント（ＷＤＴカウント）値が所定値を超えると、ＣＰＵ１１の暴走と判定され、これにより、ＷＤＴ１５が正常に機能していると判定される。そして、パワーオンリセット期間をカウント後、ロジック監視フラグが正常であることを確認してパワーオンリセット期間を終了する。
【００５３】
なお、図４に示すように、ＣＰＵ１１が通常動作中に任意のタイミングＴＸで暴走した場合、ＷＤＴカウンタは通常設定のクロック数（１倍）でカウントアップされる。ＷＤＴカウンタのカウント値が所定値を超えると、ＣＰＵリセット信号がロー（Ｌ）となるとともに、リセットカウンタが、たとえば、４倍のクロック数でカウントアップされる。
【００５４】
リセットカウンタのカウント（リセットカウント）値が所定値を超えると、ＣＰＵリセット信号がハイ（Ｈ）となり、暴走リセットが解除され、ＣＰＵ１１は通常動作を再開する。
【００５５】
ここで、図４（右側）を参照して、たとえば、診断部１９によってＷＤＴ１５が異常の場合について説明する。図４に示すように、この場合、ＷＤＴ１５が正常に動作していないため、すなわち、ＷＤＴカウンタがカウントしないなどの異常が生じているため、ＰＯＲカウンタがＰＯＲカウントを終了したタイミングＴ２で、ロジック監視フラグがＡ点において倒れたまま（異常のまま）となる。このため、ＣＰＵリセット信号は、リセットを解除することができないなどのフェイルセーフモードへ移行される。
【００５６】
このような第１の実施形態によれば、パワーオンリセット期間中にＷＤＴのカウントを終了することができ、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。
【００５７】
次に、図５を参照して第２の実施形態について説明する。図５は、第２の実施形態に係るＣＰＵ監視装置１２のタイミングチャートである。なお、図５でも、図４と同様に、図中の一点破線よりも左側にはＷＤＴ１５（図３Ａ参照）が正常の場合を示し、また、一点破線よりも右側には比較例としてＷＤＴ１５が異常の場合を示している。また、第２の実施形態の説明において、上述した第１の実施形態と同一または同等の箇所には同一の符号を付し、重複する説明は省略することとする。
【００５８】
また、図５においても、上から電源電圧、ＰＲＵＮ信号、ＣＰＵリセット信号および減電圧検知信号の各タイミングを示している。また、ＷＤＴカウンタＣＬＫ（クロック数）を示し、さらに、ＷＤＴカウンタのカウントアップのタイミング、ロジック監視フラグ、ＰＯＲカウンタおよびリセットカウンタの各カウントアップのタイミングを示している。なお、パワーオンリセット発生部１４（図３Ａ参照）はＰＯＲカウンタを備え、リセット発生部１６（図３Ａ参照）はリセットカウンタを備える。
【００５９】
第２の実施形態では、診断部１９（図３Ａ参照）は、パワーオンリセット期間中のＰＯＲカウントが開始される前にＷＤＴ１５を診断する。具体的には、ＷＤＴカウンタは、電源電圧が所定の電圧値になると同時にカウントアップが開始され、ＰＯＲカウンタのカウントが開始する前にカウント（ＷＤＴカウント）値が所定値を超えてＣＰＵ１１が暴走した状態と同じ状態を作り出す。
【００６０】
なお、ＷＤＴカウンタは、パワーオンリセット期間の延長を抑える目的で早急にカウント値が所定値を超えるように、ＣＰＵ１１の通常動作中のカウントアップＴＷＤＴ１時のクロック数（１倍）の複数倍（図示の例では、２０倍）に設定される。これにより、ＷＤＴカウンタのカウントアップＴＷＤＴ２が終了してからＰＯＲカウンタのカウントアップＴＰＯＲを開始するが、クロック数が２０倍のため、ＷＤＴカウンタのカウントアップＴＷＤＴが速やかに終了する。
【００６１】
なお、第２の実施形態においても、上述した第１の実施形態と同様、ＷＤＴカウンタのカウント値が所定値を超えると、ＣＰＵ１１の暴走と判定され、これにより、ＷＤＴ１５が正常に機能していると判定される。そして、パワーオンリセット期間をカウント後、ロジック監視フラグが正常であることを確認してパワーオンリセット期間を終了する。
【００６２】
なお、図５に示すように、ＣＰＵ１１が通常動作中に任意のタイミングＴＸで暴走した場合、ＷＤＴカウンタは通常設定のクロック数（１倍）でカウントアップされる。ＷＤＴカウンタのカウント値が所定値を超えると、ＣＰＵリセット信号がロー（Ｌ）となるとともに、リセットカウンタが、たとえば、２０倍のクロック数でカウントアップされる。
【００６３】
そして、リセットカウンタのカウント値が所定値を超えると、ＣＰＵリセット信号がハイ（Ｈ）となり、暴走リセットが解除され、ＣＰＵ１１を再起動して、ＣＰＵ１１は通常動作を再開する。
【００６４】
ここで、図５（右側）を参照して、たとえば、診断部１９によってＷＤＴ１５が異常の場合について説明する。図５に示すように、この場合、ＷＤＴ１５が正常に動作していないため、すなわち、ＷＤＴカウンタがカウントしないなどの異常が生じているため、ＰＯＲカウンタがカウント（ＰＯＲカウント）を開始するタイミングＴ３で、ロジック監視フラグがＢ点において倒れたまま（異常のまま）となる。これにより、ＰＯＲカウンタがカウントすることができず、ＣＰＵリセット信号は、リセット状態を解除することができないなどのフェイルセーフモードへ移行される。
【００６５】
このような第２の実施形態によれば、パワーオンリセット期間中にＷＤＴカウントを終了することができ、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。また、ＷＤＴ１５が正常に機能していることを確認してからパワーオンリセット期間のＰＯＲカウントを開始することができる。
【００６６】
なお、上述した第１の実施形態では、ＷＤＴ１５の診断をパワーオンリセット期間中にＰＯＲカウントと並行して行い、また、上述した第２の実施形態では、パワーオンリセット期間のＰＯＲカウントが開始される前に行う。しかし、これに限定されず、たとえば、ＷＤＴ１５の診断を、電源が投入されてからパワーオンリセット期間に移行する前に行うように構成してもよい。このように構成することで、ＣＰＵ１１の通常動作を開始するまでの時間をさらに短縮することができる。
【００６７】
＜４．ＣＰＵ監視方法＞
次に、図６を参照して、以上のように構成されたＣＰＵ監視装置１２によるＣＰＵ監視方法について説明する。図６は、実施形態に係るＣＰＵ監視方法の処理手順の一部を示すフローチャートである。なお、図６には、電源が投入されてからパワーオンリセット期間が終了するまでの処理を示している。また、図６に示す各処理は、ＣＰＵ１１による制御に基づいて実行される。
【００６８】
以下で説明するＣＰＵ監視方法は、監視工程と、診断工程とを備える。監視工程は、ＷＤＴ１５によってＣＰＵ１１の暴走監視を行う工程である。また、診断工程は、診断部１９によってＷＤＴ１５の診断を行う。また、診断部１９は、パワーオンリセット期間が終了するまでの間にＷＤＴ１５を診断する。
【００６９】
図６に示すように、電源が投入されると（ステップＳ１０１）、ＣＰＵ１１では、減電圧リセット状態から電源電圧が上がり始める。そして、電圧が規定電圧になると、パワーオンリセット期間が開始される（ステップＳ１０２）。
【００７０】
次いで、パワーオンリセット期間中、監視工程および診断工程が実行される。監視工程では、ＷＤＴ１５は、ＣＰＵ１１の暴走を監視する。ここで、ＷＤＴ１５は、ＣＰＵ１１が暴走した場合の状態を作り出す。
【００７１】
また、診断工程では、診断部１９がＷＤＴ１５を診断する（ステップＳ１０３）。なお、このとき、上述した第１の実施形態では、ＷＤＴカウントおよびパワーオンリセット期間のＰＯＲカウントが並行して行われる。また、上述した第２の実施形態では、ＷＤＴカウントを先行して行い、ＷＤＴカウントが終了してからＰＯＲカウントが開始される。
【００７２】
続いて診断部１９は、ＷＤＴ１５が正常に機能しているか否かを判定する（ステップＳ１０４）。ステップＳ１０４の処理において、ＷＤＴ１５が正常と判定されると（ステップＳ１０４，Ｙｅｓ）、電源電圧の安定や内部レジスタの初期化の完了を待って、パワーオンリセット期間が終了する（ステップＳ１０５）。
【００７３】
ステップＳ１０４の処理において、ＷＤＴ１５が異常と判定されると（ステップＳ１０４，Ｎｏ）、ＣＰＵ１１をリセット状態に維持する。すなわち、ＣＰＵ１１のリセット状態が解除されない。これにより、システムが停止したままとなるフェイルセーフモードとなり、安全を確保する。
【００７４】
このようなＣＰＵ監視方法によれば、パワーオンリセット期間中にＷＤＴ１５を診断するため、パワーオンリセット期間が終了すると、この後でこれまで行っていたＷＤＴ１５の診断（機能チェック）を行うことなく、ＣＰＵ１１の通常動作を開始することができる。これにより、ＣＰＵ１１が通常動作を開始するまでの時間を短縮することができる。
【００７５】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
【符号の説明】
【００７６】
１  車両制御システム
１０  車両制御装置（ＥＣＵ）
１１  ＣＰＵ
１２  ＣＰＵ監視装置
１３  フェイルセーフ装置
１４  パワーオンリセット発生部
１５  監視部（ＷＤＴ）
１６  リセット発生部
１７  フェイル判定部
１８  フェイルセーフ出力部
２１  アンドゲート
２５  報知部
【図１】
2016222018.tif 000003
【図２Ａ】
2016222018.tif 000004
【図２Ｂ】
2016222018.tif 000005
【図３Ａ】
2016222018.tif 000006
【図３Ｂ】
2016222018.tif 000007
【図４】
2016222018.tif 000008
【図５】
2016222018.tif 000009
【図６】
2016222018.tif 000010