(57)【要約】      （修正有）【課題】制御回路と電圧変換器との間に論理回路を構成し、監視装置からのシャットダウン制御時であっても電圧変換器の第１または第２電圧変換器の単独変換を可能とする。【解決手段】論理回路１０は制御装置から送られた第１電圧変換回路ＣＮＶ１に対する第１上アーム信号及び第１下アーム信号ならびに第１電圧変換回路ＣＮＶ１に対するシャットダウン信号が入力され、シャットダウン信号により第１上アーム信号及び第１下アーム信号の出力を許可または禁止する第１電圧変換回路用論理回路Ｕ１５，Ｕ１６を備える。また、論理回路１０は制御装置から送られた第２電圧変換回路ＣＮＶ２に対する第２上アーム信号及び第２下アーム信号ならびに第２電圧変換回路ＣＮＶ２に対するシャットダウン信号が入力され、シャットダウン信号により第２上アーム信号及び第２下アーム信号の出力を許可または禁止する第２電圧変換回路用論理回路Ｕ１３，Ｕ１４を備える。【選択図】図２
2016100999.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２バッテリに接続されるとともに、前記第１バッテリと出力電路との間に形成される第１電圧変換回路の上アームまたは下アームのスイッチング素子としての機能と前記第２バッテリと前記出力電路との間に形成される第２電圧変換回路の上アームまたは下アームのスイッチング素子としての機能が重複された複数のスイッチング素子を備える、電圧変換器と、
前記第１電圧変換回路の上アーム及び下アームのスイッチング素子のオン・オフ動作を制御する第１上アーム信号及び第１下アーム信号と、前記第２電圧変換回路の上アーム及び下アームのスイッチング素子のオン・オフ動作を制御する第２上アーム信号及び第２下アーム信号を生成する制御装置と、
の信号経路間に設けられる、電圧変換器用の論理回路であって、
前記第１上アーム信号及び第１下アーム信号ならびに前記第１電圧変換回路に対するシャットダウン信号が入力され、前記シャットダウン信号により前記第１上アーム信号及び第１下アーム信号の出力を許可または禁止する第１電圧変換回路用論理回路と、
前記第２上アーム信号及び第２下アーム信号ならびに前記第２電圧変換回路に対するシャットダウン信号が入力され、前記シャットダウン信号により前記第２上アーム信号及び第２下アーム信号の出力を許可または禁止する第２電圧変換回路用論理回路と、
第１電圧変換回路用論理回路及び第２電圧変換回路用論理回路から出力される第１上アーム信号及び第１下アーム信号の一方と第２上アーム信号及び第２下アーム信号の一方からなる論理和信号を複数パターンに亘って生成してそのそれぞれを前記複数のスイッチング素子に出力する論理和回路と、
を備え、
第１電圧変換回路用論理回路および第２電圧変換回路用論理回路の両方の出力の許可、両方の出力の禁止、及び一方の出力の禁止の切り換えが可能である、
電圧変換器用の論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換器と当該電圧変換器の制御信号を生成する制御装置との信号経路間に設けられた、電圧変換器用の論理回路に関する。
【背景技術】
【０００２】
特許文献１等に示されているように、従来から、２つのバッテリを接続可能な電圧変換器が提案されている。この電圧変換器は４つのスイッチング素子を備え、これらスイッチング素子のオン・オフ動作の組み合わせによって、２つのバッテリを直列に接続して電圧変換（昇降圧）するシリーズモードと、２つのバッテリを並列に接続して電圧変換するパラレルモードとを実行可能となっている。パラレルモードでは、一方のバッテリと出力電路との間に第１電圧変換回路が形成され、他方のバッテリと出力電路との間に第２電圧変換回路が形成される。このとき、４つのスイッチング素子は、それぞれ、第１電圧変換回路と第２電圧変換回路のスイッチング素子の機能が重複（兼用）された状態でオン・オフ制御される。
【０００３】
４つのスイッチング素子は、パルス幅変調制御信号（ＰＷＭ信号）に従ってオン・オフ動作される。図２３に示すように、ＰＷＭ信号は、演算回路であるＣＰＵを備えた制御装置によって生成される。なお、図２３では、パラレルモードにおけるＰＷＭ信号の生成の様子が示されている。図中、ＰＷＭ＿１及び／ＰＷＭ＿１はそれぞれ第１電圧変換回路の下アーム及び上アームのスイッチング素子に対するＰＷＭ信号を表す。同様にして、ＰＷＭ＿２及び／ＰＷＭ＿２はそれぞれ第２電圧変換回路の下アーム及び上アームのスイッチング素子に対するＰＷＭ信号を表している。これらの信号が制御装置内で論理和によって合成され、当該合成信号が各スイッチング素子に送られる。
【０００４】
また、電圧変換器の電流、電圧、各素子の温度等は監視装置によって監視されている。過電圧、過電流、素子の過熱等を検知すると、監視装置は電圧変換器の動作を停止させるシャットダウン信号を制御装置に送信する。これを受けて制御装置はシャットダウン制御を実行する。例えば、スイッチング素子への信号送信を中断する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−０７０５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、制御装置を介したシャットダウン制御を行うと、当該制御の実行に遅れが生じる。すなわち、制御装置が監視装置からシャットダウン信号を受信してからスイッチング素子への信号送信を中断するまでの間に、制御装置のＣＰＵの演算周期（クロック）分の遅延が生じる。この遅延時間が、過電流や過電圧等に対する素子の耐久時間を超過すると、素子が破壊されてから電圧変換器の動作が停止することになる。
【０００７】
シャットダウン制御の実行を速めるために、制御装置を介さずにシャットダウン制御を行うことが考えられる。例えば、図２４に示すように、制御装置と各スイッチング素子とを繋ぐ信号線に、制御装置からの信号及び監視装置からのシャットダウン信号が入力されるＡＮＤ回路素子を挿入して、制御装置を経由せずにシャットダウン制御を行うことが考えられる。例えば監視装置から出力される信号は、正常時はハイレベルを維持するとともに、異常時はローレベルに切り替えてＡＮＤ回路素子の出力を遮断する。一般的に、回路素子の応答時間はＣＰＵの演算周期の１０分の１から１００分の１程度であり、上記のような回路構成を備えることで、シャットダウン制御を迅速に実行できる。
【０００８】
ここで、電圧変換器の稼動領域を拡げる観点から、電圧変換器の動作モードがパラレルモードであるときに、異常が発生した電圧変換回路のみ停止させて、正常な電圧変換回路については引き続き電圧変換を継続させる、単独変換が可能なシャットダウン制御への要望がある。しかしながら、図２４に示したように、第１電圧変換回路に関するＰＷＭ信号と、第２電圧変換回路に関するＰＷＭ信号は、ともに４つのスイッチング素子すべてに対して送られる。したがって、同図のような単純な回路構成を採る場合、どちらか一方の電圧変換回路をシャットダウンさせようとすると、すべてのスイッチング素子を停止させなければならず、単独変換は困難となる。そこで、本発明は、シャットダウン制御時であっても単独変換を可能とする、電圧変換器用の論理回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、電圧変換器と制御装置の信号経路間に設けられる、電圧変換器用の論理回路に関する。電圧変換器は、第１及び第２バッテリに接続されるとともに、前記第１バッテリと出力電路との間に形成される第１電圧変換回路の上アームまたは下アームのスイッチング素子としての機能と前記第２バッテリと前記出力電路との間に形成される第２電圧変換回路の上アームまたは下アームのスイッチング素子としての機能が重複された複数のスイッチング素子を備える。制御装置は、前記第１電圧変換回路の上アーム及び下アームのスイッチング素子のオン・オフ動作を制御する第１上アーム信号及び第１下アーム信号と、前記第２電圧変換回路の上アーム及び下アームのスイッチング素子のオン・オフ動作を制御する第２上アーム信号及び第２下アーム信号を生成する。論理回路は、前記第１上アーム信号及び第１下アーム信号ならびに前記第１電圧変換回路に対するシャットダウン信号が入力され、前記シャットダウン信号により前記第１上アーム信号及び第１下アーム信号の出力を許可または禁止する第１電圧変換回路用論理回路と、前記第２上アーム信号及び第２下アーム信号ならびに前記第２電圧変換回路に対するシャットダウン信号が入力され、前記シャットダウン信号により前記第２上アーム信号及び第２下アーム信号の出力を許可または禁止する第２電圧変換回路用論理回路と、第１電圧変換回路用論理回路及び第２電圧変換回路用論理回路から出力される第１上アーム信号及び第１下アーム信号の一方と第２上アーム信号及び第２下アーム信号の一方からなる論理和信号を複数パターンに亘って生成してそのそれぞれを前記複数のスイッチング素子に出力する論理和回路と、を備える。これにより、第１電圧変換回路用論理回路および第２電圧変換回路用論理回路の両方の出力の許可、両方の出力の禁止、及び一方の出力の禁止の切り換えが可能となる。
【発明の効果】
【００１０】
本発明によれば、シャットダウン制御時であっても単独変換が可能となる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る論理回路が搭載された車両の構成を例示する図である。
【図２】本実施形態に係る論理回路を説明する図である。
【図３】電圧変換器の動作（シリーズモード  チャージ）を説明する図である。
【図４】電圧変換器の動作（シリーズモード  ディスチャージ）を説明する図である。
【図５】電圧変換器がシリーズモード  チャージのときの、論理回路の信号伝送の様子を説明する図である。
【図６】電圧変換器がシリーズモード  ディスチャージのときの、論理回路の信号伝送の様子を説明する図である。
【図７】電圧変換器がシリーズモード時にシャットダウンされたときの、論理回路の信号伝送の様子を説明する図である。
【図８】電圧変換器がシリーズモード時にシャットダウンされたときの、論理回路の信号伝送の様子を説明する図である。
【図９】電圧変換器の動作（パラレルモード  チャージ）を説明する図である。
【図１０】電圧変換器の動作（パラレルモード  ディスチャージ）を説明する図である。
【図１１】電圧変換器がパラレルモード  チャージのときの、論理回路の信号伝送の様子を説明する図である。
【図１２】電圧変換器がパラレルモード  ディスチャージのときの、論理回路の信号伝送の様子を説明する図である。
【図１３】電圧変換器がパラレルモード時にシャットダウンされたときの、論理回路の信号伝送の様子を説明する図である。
【図１４】電圧変換器がパラレルモード時にシャットダウンされたときの、論理回路の信号伝送の様子を説明する図である。
【図１５】電圧変換器の動作（ＣＮＶ１単独変換モード  チャージ）を説明する図である。
【図１６】電圧変換器の動作（ＣＮＶ１単独変換モード  ディスチャージ）を説明する図である。
【図１７】電圧変換器の動作（ＣＮＶ２単独変換モード  チャージ）を説明する図である。
【図１８】電圧変換器の動作（ＣＮＶ２単独変換モード  ディスチャージ）を説明する図である。
【図１９】電圧変換器がＣＮＶ１単独変換モード  チャージのときの、論理回路の信号伝送の様子を説明する図である。
【図２０】電圧変換器がＣＮＶ１単独変換モード  ディスチャージのときの、論理回路の信号伝送の様子を説明する図である。
【図２１】電圧変換器がＣＮＶ２単独変換モード  チャージのときの、論理回路の信号伝送の様子を説明する図である。
【図２２】電圧変換器がＣＮＶ２単独変換モード  ディスチャージのときの、論理回路の信号伝送の様子を説明する図である。
【図２３】従来の信号伝送を説明する図である。
【図２４】従来の信号伝送システムに改良を加えた図である。
【発明を実施するための形態】
【００１２】
＜全体構成＞
図１に、本実施形態に係る論理回路１０を備えた車両１２の構成を例示する。なお、図１の一点鎖線は信号線を表している。車両１２は、駆動源として内燃機関１４及び回転電機１６，１８を備える、いわゆるハイブリッド車両であってよい。なお、図１では、車両１２の構成のうち、回転電機１６，１８を含む電気機器系統を特に抜き出して図示しており、その他の構成については図示を省略している。
【００１３】
図１に示されているように、第１バッテリＢ１、第２バッテリＢ２は、それぞれ別個に電圧変換器２０に接続されている。電圧変換器２０は第１バッテリＢ１，第２バッテリＢ２からの直流電圧を昇圧し、出力電路２２，２４に出力する。出力電路２２，２４はインバータ２６，２８に接続されている。
【００１４】
一方のインバータ２６は回転電機１６（ＭＧ２）に、他方のインバータ２８は回転電機１８（ＭＧ１）に接続されている。インバータ２６，２８のスイッチング素子をオン・オフ制御することで、所定の交流電流が回転電機１６，１８に供給され、これにより回転電機１６，１８が回転駆動する。
【００１５】
また、車両１２の制動時には、回転電機１６（ＭＧ２）及び回転電機１８（ＭＧ１）により回生制動を行う。その際得られた回生電力はインバータ２６及びインバータ２８により交直変換されて直流電力となり、また電圧変換器２０により降圧され、第１バッテリＢ１及び第２バッテリＢ２に供給される。
【００１６】
車両１２は制御装置３０を備える。制御装置３０は、電圧変換器２０のスイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４のオン・オフを制御する制御信号を生成することで、電圧変換（昇降圧）及び直列／並列切換え（電源接続切換）を制御する。また、制御装置３０は、インバータ２６，２８のスイッチング素子（図示せず）のオン・オフを制御することで、直交変換／交直変換を制御する。電圧変換器２０及びインバータ２６，２８の制御を介して、制御装置３０は、回転電機１６，１８の駆動を制御する。
【００１７】
電圧変換器２０の稼働状況は監視装置３２に監視される。電圧変換器２０には電流値、電圧値、温度等を測定するセンサが複数設けられており、これらセンサの計測値を受信、解析することで監視装置３２は電圧変換器２０の正常／異常を判定する。
【００１８】
また、制御装置３０により生成される制御信号は、論理回路１０を経由して電圧変換器２０に送られる。論理回路１０では後述するような制御信号の合成が行われる。加えて、論理回路１０は監視装置３２にも接続されており、電圧変換器２０の正常／異常を示す監視信号が論理回路１０に送られる。後述するように、論理回路１０では、電圧変換器２０の異常を示す監視信号を受信すると、制御装置３０から入力された制御信号の送信が遮断される。
【００１９】
＜各構成の詳細＞
第１バッテリＢ１及び第２バッテリＢ２はともに２次電池から構成される直流電源であり、例えばリチウムイオン蓄電池やニッケル水素蓄電池から構成される。また、第１バッテリＢ１及び第２バッテリＢ２の少なくとも一方を、２次電池に代えて、電気二重層キャパシタ等の蓄電素子としてもよい。
【００２０】
電圧変換器２０は、スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４をオン・オフ動作させることで、第１バッテリＢ１及び第２バッテリＢ２と回転電機１６，１８との間で双方向に電圧変換を行う。また、電圧変換器２０は、スイッチング素子Ｓ１〜Ｓ４をオン・オフ動作させることで、回転電機１６，１８に対する第１バッテリＢ１及び第２バッテリＢ２の接続を直列と並列とに切換える。
【００２１】
電圧変換器２０は、第１バッテリＢ１に直列に接続される第１リアクトルＬ１と、並列に接続される第１コンデンサＣ１を備える。また、第２バッテリＢ２に直列に接続される第２リアクトルＬ２と、並列に接続される第２コンデンサＣ２を備える。
【００２２】
電圧変換器２０のスイッチング素子Ｓ１〜Ｓ４は、例えばＩＧＢＴ等のトランジスタ素子から構成される。スイッチング素子Ｓ１〜Ｓ４は、出力電路のうち高圧電路２２から基準電路２４に向かう方向を順方向となるように直列接続される。さらにそれぞれのスイッチング素子Ｓ１〜Ｓ４に逆並列となるように、各ダイオードＤ１〜Ｄ４が接続される。スイッチング素子とこれと逆並列のダイオードとの組は「アーム」と呼ばれる。
【００２３】
高圧電路２２側から見て２つ目のスイッチング素子Ｓ２と３つ目のスイッチング素子Ｓ３との間に設けられた接続点（ノード）３４と、基準電路２４とに、第１バッテリＢ１が接続される。さらに、高圧電路２２から見て１つ目のスイッチング素子Ｓ１と２つ目のスイッチング素子Ｓ２との間に設けられた接続点３６と、３つ目のスイッチング素子Ｓ３と４つ目のスイッチング素子Ｓ４との間に設けられた接続点３８とに、第２バッテリＢ２が接続される。
【００２４】
後述するように、電圧変換器２０は、第１バッテリＢ１及び第２バッテリＢ２を直列接続状態にて電圧変換（昇降圧）可能なシリーズモードと、第１バッテリＢ１及び第２バッテリＢ２を並列状態にて電圧変換可能なパラレルモードとを切り替え可能となっている。パラレルモードでは、第１バッテリＢ１と出力電路２２，２４との間に第１電圧変換回路ＣＮＶ１が形成され、第２バッテリＢ２と出力電路２２，２４との間に第２電圧変換回路ＣＮＶ２が形成される。このとき、スイッチング素子Ｓ１〜Ｓ４は、第１電圧変換回路ＣＮＶ１と第２電圧変換回路ＣＮＶ２のスイッチング素子としての機能が重複（兼用）される。
【００２５】
制御装置３０は、後述するように、電圧変換器２０に対する電源接続の切換えをはじめ、車両１２の様々な運転制御を行う。制御装置３０はコンピュータから構成されてよく、ＣＰＵ４０、記憶部４２、及び図示しない機器・センサインターフェースが内部バス４４を介して互いに接続されている。
【００２６】
制御装置３０は、機器・センサインターフェースを介して、種々のセンサからの信号を受信する。具体的には、第１バッテリＢ１の電圧ＶＢ１を検出する第１バッテリ電圧センサ４６、第１バッテリＢ１の電流ＩＢ１を検出する第１バッテリ電流センサ４８、及び第１バッテリＢ１の温度ＴＢ１を検出する第１バッテリ温度センサ５０から各検出信号を受信する。また、第２バッテリＢ２の電圧ＶＢ２を検出する第２バッテリ電圧センサ５２、第２バッテリＢ２の電流ＩＢ２を検出する第２バッテリ電流センサ５４、及び第２バッテリＢ２の温度ＴＢ２を検出する第２バッテリ温度センサ５６から各検出信号を受信する。また、出力電圧センサ５８から出力電路２２，２４における出力電圧ＶＨ（出力側コンデンサＣＨの電圧）を受信する。
【００２７】
さらに制御装置３０は、機器・センサインターフェースを介して、図示しない回転数センサや回転電機用の電流センサから、回転電機１６，１８の回転数や、回転電機１６，１８の交流電流の検出信号を受信する。また、制御装置３０は、図示しない車輪速センサ、アクセルペダル踏込量センサ、ブレーキペダル踏込量センサ、加速度センサ等から各種検出信号を受信する。
【００２８】
制御装置３０のＣＰＵ４０は、記憶部４２に記憶された各種制御プログラムを実行して、各種センサから受信した検出信号を演算処理することで、電圧変換器２０への制御信号、及び、インバータ２６，２８のスイッチング素子のオンオフ制御を行う。詳細は後述するが、制御装置３０において生成される制御信号は、電圧変換器２０における上アームのスイッチング素子のオン・オフ動作を制御する上アーム信号と、下アームのスイッチング素子のオン・オフ動作を制御する下アーム信号が含まれる。電圧変換器２０への制御信号及びインバータ２６，２８のスイッチング素子へのオン・オフ制御を介して、回転電機１６，１８の駆動が制御される。さらに、制御装置３０は、機器・センサインターフェースを介して内燃機関１４に接続され、ＣＰＵ４０により内燃機関１４の駆動制御を行う。
【００２９】
監視装置３２は、電圧変換器２０や第１バッテリＢ１、第２バッテリＢ２を含む電源システムの稼働状況を監視する装置である。監視装置３２は制御装置３０とは独立して動作可能となっており、例えばコンピュータから構成されている。このコンピュータとして、制御装置３０のコンピュータのＣＰＵ４０や記憶部４２等のリソースを監視装置３２に割り当てることで構成されてもよいし、制御装置３０のコンピュータとは別個のコンピュータから構成されてもよい。
【００３０】
監視装置３２は、電圧変換器２０、第１バッテリＢ１、第２バッテリＢ２の各状態を検出する種々のセンサからの信号を受信する。具体的には、第１バッテリＢ１の電圧ＶＢ１、電流ＩＢ１、温度ＴＢ１の検出値を、それぞれ、第１バッテリ電圧センサ４６、第１バッテリ電流センサ４８、第１バッテリ温度センサ５０から受信する。また、第２バッテリＢ２の電圧ＶＢ２、電流ＩＢ２、温度ＴＢ２の検出値を、それぞれ、第２バッテリ電圧センサ５２、第２バッテリ電流センサ５４、及び第２バッテリ温度センサ５６から受信する。加えて、出力電圧センサ５８から出力電圧ＶＨを受信するようにしてもよく、さらに、電圧変換器２０の各スイッチング素子Ｓ１〜Ｓ４の温度を検出するようにしてもよい。
【００３１】
監視装置３２は、各検出値を監視して、電圧変換器２０、第１バッテリＢ１、第２バッテリＢ２が正常に稼動しているか否かを判定する。例えば、各検出値には上限値及び下限値が設定されており、少なくとも一つの検出値が当該上限値または下限値を超過した場合に、監視装置３２は、電圧変換器２０、第１バッテリＢ１、第２バッテリＢ２の少なくとも一つの異常を判定して、シャットダウン信号の切り替えを行う。
【００３２】
シャットダウン信号は、例えば、電圧変換器２０、第１バッテリＢ１、第２バッテリＢ２が正常に稼動している間、すなわち、各検出値が上限値と下限値の間に含まれている間はハイレベルに維持され、これらの素子や機器が異常を示す、すなわち、各検出値のいずれか一つが上限値または下限値を超過した場合に、ローレベルに切り替えられるものであってもよい。
【００３３】
正常時をハイレベルとし、異常時をローレベルとすることで、無監視状態、すなわち監視装置３２が停止しているとき（ローレベル時）には電圧変換器２０が作動されないこととなり、監視装置３２や電圧変換器２０を含めたシステムの安全性が確保される。
【００３４】
シャットダウン信号は、制御装置３０を介さずに、直接、論理回路１０に出力される。上述したように、論理回路１０における回路素子の応答時間は制御装置２０のＣＰＵの演算周期の１０分の１から１００分の１程度である。このことから、制御装置３０を介してシャットダウン制御を行う場合と比較して、制御装置３０に代えて論理回路１０を介してシャットダウン制御を行うことで、シャットダウン制御を迅速に実行することが可能となる。なお、監視装置３２から出力されたシャットダウン信号を、論理回路１０と並行して、制御装置３０に送るようにして、制御装置３０に、シャットダウン制御の実行履歴を記憶させるようにしてもよい。
【００３５】
後述するように、監視装置３２から出力されるシャットダウン信号には、電圧変換器２０の動作状況に応じた３種類の信号が含まれる。すなわち、電圧変換器２０がシリーズモードで作動中にその正常／異常を判定するシリーズ＿シャットダウン信号、電圧変換器２０がパラレルモードで作動中に第１電圧変換回路ＣＮＶ１の正常／異常を判定するＣ１＿シャットダウン信号、及び、電圧変換器２０がパラレルモードで作動中に第２電圧変換回路ＣＮＶ２の正常／異常を判定するＣ２＿シャットダウン信号が含まれる。Ｃ１シャットダウン信号とＣ２シャットダウン信号は、それぞれ、第１電圧変換回路ＣＮＶ１の素子異常と第２電圧変換回路ＣＮＶ２の素子異常に応じて切り替えられる。
【００３６】
＜論理回路構成＞
論理回路１０は、制御装置３０と電圧変換器２０の信号経路間に設けられる。論理回路１０は、制御装置３０から制御信号を受信するとともに、監視装置３２から、制御装置３０を介さずにシャットダウン信号を受信する。後述するように、論理回路１０は、制御装置３０から出力された、電圧変換回路（昇降圧回路）の上アーム及び下アームのスイッチング素子に対するＰＷＭ信号を、スイッチング素子Ｓ１〜Ｓ４へのオン・オフ動作信号に合成する機能を備えている。また、論理回路１０は、監視装置３２から出力されたシャットダウン信号がハイレベル（正常時）からローレベル（異常時）に切り替えられたときに、制御装置３０のシャットダウン判定を必要とせずにスイッチング素子Ｓ１〜Ｓ４への信号送信を中断可能な回路構成を備えている。
【００３７】
図２に、論理回路１０の回路構成を示す。論理回路１０は、制御装置３０及び監視装置３２からの入力ポート、シャットダウン回路部６０、シリーズ／パラレル切り替え部６２、論理和回路部６４、及び、デッドタイム付与部６６を含んで構成される。
【００３８】
入力ポートは、制御装置３０からの入力を受ける５つのポート、及び、監視装置３２からの入力を受ける３つのポートを含んで構成される。
【００３９】
前者５つのポートは、電圧変換器２０をシリーズモードにて動作させる際にハイレベルとなるシリーズ＿イネーブル（Series_ENABLE）ポート、第１電圧変換回路ＣＮＶ１の上アームのスイッチング素子に対するＰＷＭ信号（第１上アーム信号）が入力される／ＰＷＭ＿１ポート、第１電圧変換回路ＣＮＶ１の下アームのスイッチング素子に対するＰＷＭ信号（第１下アーム信号）が入力されるＰＷＭ＿１ポート、第２電圧変換回路ＣＮＶ２の上アームのスイッチング素子に対するＰＷＭ信号（第２上アーム信号）が入力される／ＰＷＭ＿２ポート、及び、第２電圧変換回路ＣＮＶ２の下アームのスイッチング素子に対するＰＷＭ信号（第２下アーム信号）が入力されるＰＷＭ＿２ポートから構成される。
【００４０】
なお、ＰＷＭ＿１ポート及び／ＰＷＭ＿１ポートは、電圧変換器２０がシリーズモードの際には、それぞれ、シリーズモード下アーム信号及びシリーズモード上アーム信号が入力される。また、ＰＷＭ＿２ポート及び／ＰＷＭ＿２ポートは、シリーズモード時は信号入力が停止（ローレベル固定）される。
【００４１】
監視装置３２からの入力を受ける３つのポートは、Ｃ１＿シャットダウン信号が入力されるＣ１＿シャットダウン（C1_Shutdown）ポート、Ｃ２＿シャットダウン信号が入力されるＣ２＿シャットダウン（C2_Shutdown）ポート、及び、シリーズ＿シャットダウン信号が入力されるシリーズ＿シャットダウン（Series_Shutdown）ポートから構成される。
【００４２】
シャットダウン回路部６０は、第１電圧変換回路用論理回路Ｕ１５，Ｕ１６、第２電圧変換回路用論理回路Ｕ１３，Ｕ１４、及び、シリーズ回路用ＡＮＤ回路Ｕ１７，Ｕ１８，Ｕ１９，Ｕ２０，Ｕ２１を含んで構成される。
【００４３】
第１電圧変換回路用論理回路Ｕ１５，Ｕ１６及び第２電圧変換回路用論理回路Ｕ１３，Ｕ１４は、論理和回路部６４よりも制御装置３０側に設けられる。つまり、第１電圧変換回路ＣＮＶ１に対するＰＷＭ信号ＰＷＭ＿１，／ＰＷＭ＿１と、第２電圧変換回路ＣＮＶ２に対するＰＷＭ信号ＰＷＭ＿２，／ＰＷＭ＿２が合成される前段階にこれらのＡＮＤ回路が設けられている。
【００４４】
第１電圧変換回路用論理回路Ｕ１５，Ｕ１６は、第１電圧変換回路ＣＮＶ１に対するシャットダウン信号により、第１下アーム信号及び第１上アーム信号の出力を許可または禁止する。第１電圧変換回路用論理回路Ｕ１５，Ｕ１６のうち、ＡＮＤ回路素子Ｕ１５には、第１下アーム信号（ＰＷＭ＿１）及び第１電圧変換回路ＣＮＶ１に対するシャットダウン信号（C1_Shutdown）が入力される。また、ＡＮＤ回路素子Ｕ１６には、第１上アーム信号（／ＰＷＭ＿１）及び第１電圧変換回路ＣＮＶ１に対するシャットダウン信号（C1_Shutdown）が入力される。
【００４５】
第２電圧変換回路用論理回路Ｕ１３，Ｕ１４は、第２電圧変換回路ＣＮＶ２に対するシャットダウン信号により、第２下アーム信号及び第２上アーム信号の出力を許可または禁止する。第２電圧変換回路用論理回路Ｕ１３，Ｕ１４のうち、ＡＮＤ回路素子Ｕ１３には、第２上アーム信号（／ＰＷＭ＿２）及び第２電圧変換回路ＣＮＶ２に対するシャットダウン信号（C2_Shutdown）が入力される。また、ＡＮＤ回路素子Ｕ１４には、第２下アーム信号（ＰＷＭ＿２）及び第２電圧変換回路ＣＮＶ２に対するシャットダウン信号（C2_Shutdown）が入力される。
【００４６】
シリーズ回路用ＡＮＤ回路Ｕ１７，Ｕ１８，Ｕ１９，Ｕ２０，Ｕ２１は、論理和回路部６４の前段に設けられており、いずれも、シリーズシャットダウン信号がハイレベル（正常時）からローレベル（異常時）に切り替わると、信号出力が中断されるようになっている。
【００４７】
シリーズ回路用ＡＮＤ回路Ｕ１７，Ｕ１８，Ｕ１９，Ｕ２０，Ｕ２１のうち、ＡＮＤ回路素子Ｕ１７には、シリーズ＿シャットダウン信号及びＡＮＤ回路素子Ｕ５からの信号が入力される。ＡＮＤ回路素子Ｕ１８には、シリーズ＿シャットダウン信号及びＡＮＤ回路素子Ｕ６からの信号が入力される。ＡＮＤ回路素子Ｕ１９には、シリーズ＿シャットダウン信号及びシリーズ＿イネーブル信号が入力される。ＡＮＤ回路素子Ｕ２０には、シリーズ＿シャットダウン信号及び第１電圧変換回路用ＡＮＤ回路のＡＮＤ回路素子Ｕ１５からの信号が入力される。ＡＮＤ回路素子Ｕ２１には、シリーズ＿シャットダウン信号及び第１電圧変換回路用ＡＮＤ回路のＡＮＤ回路素子Ｕ１６からの信号が入力される。
【００４８】
シリーズ／パラレル切り替え部６２は、ＡＮＤ回路素子Ｕ５，Ｕ６，Ｕ８，Ｕ１９、及び、ＮＯＴ回路素子Ｕ８，Ｕ２２を含んで構成される。このうち、ＡＮＤ回路素子Ｕ１９はシャットダウン回路部６０の回路素子としても含まれているが、機能上、シリーズ／パラレル切り替え部６２の回路素子にも含まれる。
【００４９】
ＡＮＤ回路素子Ｕ５には、第１電圧変換回路用ＡＮＤ回路のＡＮＤ回路素子Ｕ１６からの信号と、ＮＯＴ回路素子Ｕ８を介したシリーズ＿イネーブル信号からの入力を受ける。このうち後者について、シリーズ＿イネーブル信号がハイレベルのときはＮＯＴ回路素子Ｕ８によりローレベル入力となり、シリーズ＿イネーブル信号がローレベルのときはＮＯＴ回路素子Ｕ８によりハイレベル入力となる。
【００５０】
ＡＮＤ回路素子Ｕ６には、シリーズ＿イネーブル信号及び第１電圧変換回路用ＡＮＤ回路のＡＮＤ回路素子Ｕ１５からの信号が入力される。ＡＮＤ回路素子Ｕ８には、第１電圧変換回路用ＡＮＤ回路のＡＮＤ回路素子Ｕ１５からの信号と、ＮＯＴ回路素子Ｕ２２を介したシリーズ＿イネーブル信号からの入力を受ける。ＡＮＤ回路素子Ｕ１９の入力については、シャットダウン回路部６０にて説明済みであるためここで省略する。
【００５１】
論理和回路部６４では、シャットダウン回路部６０及びシリーズ／パラレル切り替え部６２からの入力が集約されてスイッチング素子Ｓ１〜Ｓ４に出力される。
【００５２】
論理和回路部６４は、ＯＲ回路素子Ｕ１，Ｕ２，Ｕ３，Ｕ４を含んで構成される。ＯＲ回路素子Ｕ１は、ＡＮＤ回路素子Ｕ２１，Ｕ１３からの出力が入力されるとともに、スイッチング素子Ｓ１に信号を出力する。ＡＮＤ回路素子Ｕ２１の信号線を制御装置３０側に辿ると、／ＰＷＭ＿１まで遡る。また、ＡＮＤ回路素子Ｕ１３の信号線を辿ると、／ＰＷＭ＿２まで遡る。このことから、ＯＲ回路素子Ｕ１では、／ＰＷＭ＿１と／ＰＷＭ＿２の論理和が得られる。
【００５３】
ＯＲ回路素子Ｕ２は、ＡＮＤ回路素子Ｕ１７，Ｕ１４，Ｕ１８からの出力が入力されるとともに、スイッチング素子Ｓ２に信号を出力する。ＡＮＤ回路素子Ｕ１７の信号線を辿ると、／ＰＷＭ＿１まで遡る。また、ＡＮＤ回路素子Ｕ１４の信号線を辿ると、ＰＷＭ＿２まで遡る。さらに、ＡＮＤ回路素子Ｕ１８の信号線を辿ると、ＰＷＭ＿１まで遡る。ここで、／ＰＷＭ＿１の信号線については、ＮＯＴ回路素子Ｕ８を介してシリーズ＿イネーブルと接続されており、ＰＷＭ＿１の信号線については、ＮＯＴ回路素子を介さずにシリーズ＿イネーブルと接続されている。このことから、電圧変換器２０のパラレルモード（シリーズ＿イネーブル：Ｌｏ）では、ＯＲ回路素子Ｕ２では、／ＰＷＭ＿１とＰＷＭ＿２の論理和が得られる。
【００５４】
ＯＲ回路素子Ｕ３は、ＡＮＤ回路素子Ｕ８，Ｕ１４，Ｕ１９からの出力が入力されるとともに、スイッチング素子Ｓ３に信号を出力する。ＡＮＤ回路素子Ｕ８の信号線を辿ると、ＰＷＭ＿１まで遡る。また、ＡＮＤ回路素子Ｕ１４の信号線を辿ると、ＰＷＭ＿２まで遡る。さらに、ＡＮＤ回路素子Ｕ１９の信号線を辿ると、シリーズ＿イネーブルまで遡る。このことから、電圧変換器２０のパラレルモード（シリーズ＿イネーブル：Ｌｏ）では、ＯＲ回路素子Ｕ３では、ＰＷＭ＿１とＰＷＭ＿２の論理和が得られる。
【００５５】
ＯＲ回路素子Ｕ４は、ＡＮＤ回路素子Ｕ２０，Ｕ１３からの出力が入力されるとともに、スイッチング素子Ｓ４に信号を出力する。ＡＮＤ回路素子Ｕ２０の信号線を辿ると、ＰＷＭ＿１まで遡る。また、ＡＮＤ回路素子Ｕ１３の信号線を辿ると、／ＰＷＭ＿２まで遡る。このことから、ＯＲ回路素子Ｕ３では、ＰＷＭ＿１と／ＰＷＭ＿２の論理和が得られる。
【００５６】
後述するように、本実施形態では、第１電圧変換回路用論理回路Ｕ１５，Ｕ１６、第２電圧変換回路用論理回路Ｕ１３，Ｕ１４、及び論理和回路部６４を備えることで、特にパラレルモードにおいて、第１電圧変換回路用論理回路Ｕ１５，Ｕ１６及び第２電圧変換回路用論理回路Ｕ１３，Ｕ１４の両方の出力の許可、両方の出力の禁止、及び一方の出力の禁止の切り替えが可能となっている。
【００５７】
デッドタイム付与部６６は、論理回路１０の最後段に設けられた回路であり、デッドタイム回路Ｕ２３，Ｕ２４，Ｕ２５，Ｕ２６と、ＡＮＤ回路素子Ｕ９，Ｕ１０，Ｕ１１，Ｕ１２を含んで構成される。
【００５８】
デッドタイム回路素子Ｕ２３及びＡＮＤ回路素子Ｕ９は，ＯＲ回路素子Ｕ１の後段かつスイッチング素子Ｓ１への出力ポートの前段に設けられている。デッドタイム回路素子Ｕ２３は、ＯＲ回路素子Ｕ１からの出力からバイパスされるようにして設けられており、その出力は、ＯＲ回路素子Ｕ１の出力とともにＡＮＤ回路素子Ｕ９に入力される。
【００５９】
ＯＲ回路素子Ｕ１から出力されたハイレベル信号は、ＡＮＤ回路素子Ｕ９及びデッドタイム回路素子Ｕ２３に入力される。デッドタイム回路素子Ｕ２３では、所定の遅延時間を経てＡＮＤ回路素子Ｕ９にハイレベル信号を出力する。ＡＮＤ回路素子Ｕ９では、上記遅延時間を経てデッドタイム回路素子Ｕ２３及びＯＲ回路素子Ｕ１の両者からハイレベル信号が入力され、これを受けてスイッチング素子Ｓ１に対してハイレベル信号を出力する。
【００６０】
同様にして、ＯＲ回路素子Ｕ２の後段かつスイッチング素子Ｓ２への出力ポートの前段にデッドタイム回路素子Ｕ２４及びＡＮＤ回路素子Ｕ１０が設けられ、ＯＲ回路素子Ｕ３の後段かつスイッチング素子Ｓ３への出力ポートの前段にデッドタイム回路素子Ｕ２５及びＡＮＤ回路素子Ｕ１１が設けられ、ＯＲ回路素子Ｕ４の後段かつスイッチング素子Ｓ４への出力ポートの前段にデッドタイム回路素子Ｕ２６及びＡＮＤ回路素子Ｕ１２が設けられる。これらのＡＮＤ回路素子Ｕ１０〜Ｕ１２とデッドタイム回路素子Ｕ２４〜Ｕ２６の接続関係や動作は、上述したＡＮＤ回路素子Ｕ９とデッドタイム回路素子Ｕ２３の動作と同様である。
【００６１】
＜シリーズモードの動作説明＞
次に、電圧変換器２０で選択可能な様々なモードにおけるスイッチング素子Ｓ１〜Ｓ４の動作、モードごとに制御装置３０で生成される制御信号、及び、当該制御信号をスイッチング素子Ｓ１〜Ｓ４のオン・オフ信号に合成する論理回路１０の信号伝達について説明する。なお、電圧変換器２０の動作については上述した特許文献１等により既知であることから、ここでは、本実施形態に関連する一部のみ取り上げて説明する。
【００６２】
シリーズモードでは、電圧変換器２０は第１バッテリＢ１と第２バッテリＢ２とを直列状態にして電圧変換（昇降圧）を行う。図３、４では、電圧変換の様子が示されている。
【００６３】
図３は、シリーズモードにおけるチャージ状態の様子が示されている。この状態では、第１及び第２リアクトルＬ１，Ｌ２に第１及び第２バッテリＢ１，Ｂ２のそれぞれの電荷を蓄積させるために、第１バッテリＢ１と第１リアクトルＬ１を含むループと、第２バッテリＢ２と第２リアクトルＬ２を含むループを形成する。
【００６４】
図４は、シリーズモードにおけるディスチャージ状態の様子が示されている。この状態では、第１及び第２リアクトルＬ１，Ｌ２に蓄積された電荷を負荷に放出する。電荷の放出に際して、第１バッテリＢ１、第１リアクトルＬ１、第２バッテリＢ２、及び第２リアクトルＬ２が直列接続される。
【００６５】
チャージに際してループを形成させるスイッチング素子を「下アームのスイッチング素子」、ディスチャージの際に電源側と負荷側を導通させるスイッチング素子を「上アームのスイッチング素子」と呼ぶと、シリーズモードにおいては、上アームのスイッチング素子としてスイッチング素子Ｓ１が相当し、下アームのスイッチング素子としてスイッチング素子Ｓ２及びＳ４が相当する。スイッチング素子Ｓ３はチャージとディスチャージとでオン状態が維持される。
【００６６】
一方、制御装置３０では、上アームのスイッチング素子のオン・オフを制御するシリーズ上アーム信号／ＰＷＭ＿Ｓと、下アームのスイッチング素子のオン・オフを制御するシリーズ下アーム信号ＰＷＭ＿Ｓを生成する。
【００６７】
スイッチング素子のオン状態が制御信号のハイレベルに相当し、オフ状態が制御信号のローレベルに相当するものとして、チャージ状態では、／ＰＷＭ＿Ｓがローレベル（上アームオフ）、ＰＷＭ＿Ｓがハイレベル（下アームオン）となり、ディスチャージ状態では、／ＰＷＭ＿Ｓがハイレベル（上アームオン）、ＰＷＭ＿Ｓがローレベル（下アームオフ）となる。
【００６８】
制御装置３０の制御信号は論理回路１０によって合成されて、スイッチング素子Ｓ１〜Ｓ４へのオン・オフ信号となる。図５には、シリーズモード、チャージ状態における論理回路の信号伝送の様子が示されている。ここで、回路図中、太い実線はハイレベル信号が伝送されている信号線を示している。
【００６９】
制御装置３０の入力から説明すると、電圧変換器２０はシリーズモードであることから、シリーズ＿イネーブルポートからの信号がハイレベルとなる。また、ＰＷＭ＿１ポート及び／ＰＷＭ＿１ポートには、ＰＷＭ＿Ｓ及び／ＰＷＭ＿Ｓが入力される。図５ではチャージ状態の信号伝送を表しているから、下アーム信号であるＰＷＭ＿１（＝ＰＷＭ＿Ｓ）がハイレベルとなり、上アーム信号である／ＰＷＭ＿１（＝／ＰＷＭ＿Ｓ）がローレベルとなる。制御装置３０からのその他の入力ポートはローレベルとなる。
【００７０】
また、図５に示す例では、電圧変換器２０、第１バッテリＢ１、及び第２バッテリＢ２のいずれも正常状態のときの信号伝送を表している。したがって、監視装置３２関連の入力では、Ｃ１＿シャットダウン、Ｃ２シャットダウン、及びシリーズシャットダウンはいずれもハイレベルとなる。
【００７１】
図５において、ＰＷＭ＿１のハイレベル信号は、ＡＮＤ回路素子Ｕ１５→ＡＮＤ回路素子Ｕ６→ＡＮＤ回路素子Ｕ１８→ＯＲ回路素子Ｕ２→ＡＮＤ回路素子Ｕ１０を経てスイッチング素子Ｓ２のハイレベル信号となる。また、ＰＷＭ＿１のハイレベル信号は、ＡＮＤ回路素子Ｕ１５通過後分岐されて、ＡＮＤ回路素子Ｕ２０→ＯＲ回路素子Ｕ４→ＡＮＤ回路素子Ｕ１２を経てスイッチング素子Ｓ４のハイレベル信号となる。
【００７２】
また、シリーズイネーブル信号及びシリーズシャットダウンの入力を受けるＡＮＤ回路素子Ｕ１９は、２入力ともハイレベル信号であることから、ハイレベル信号を出力し、その後ＯＲ回路素子Ｕ３→ＡＮＤ回路素子Ｕ１１を経てスイッチング素子Ｓ３のハイレベル信号となる。
【００７３】
このように、電源システムが正常、すなわち、すべてのシャットダウン信号がＨｉ（ハイレベル）であって、制御装置３０から、シリーズモードかつチャージ状態を表す制御信号である、シリーズイネーブル：Ｈｉ、シリーズ上アーム：Ｌｏ（ローレベル）、シリーズ下アーム：Ｈｉとの制御信号が出力されると、論理回路１０での合成を経て、電圧変換器２０のスイッチング素子Ｓ１〜Ｓ４への入力ポートは、Ｓ１：Ｌｏ、Ｓ２：Ｈｉ、Ｓ３：Ｈｉ、Ｓ４：Ｈｉとなる。これを受けて、スイッチング素子Ｓ１〜Ｓ４は、図３（シリーズモードかつチャージ状態）で示すように、上アームのＳ１がオフ、下アームのＳ２がオン、オン固定されるＳ３がオン、下アームのＳ４がオンとなる。つまり、論理回路１０を介して、スイッチング素子Ｓ１〜Ｓ４におけるオン・オフ動作が、制御装置３０の制御信号と合致したものとなる。
【００７４】
図６には、シリーズモード、ディスチャージ状態における論理回路の信号伝送の様子が示されている。入力について、図５との相違点として、ＰＷＭ＿１がローレベルとなり、／ＰＷＭ＿１がハイレベルとなっている。
【００７５】
このとき、／ＰＷＭ＿１のハイレベル信号は、ＡＮＤ回路素子Ｕ１６→ＡＮＤ回路素子Ｕ２１→ＯＲ回路素子Ｕ１→ＡＮＤ回路素子Ｕ９を経てスイッチング素子Ｓ１のハイレベル信号となる。また、シリーズイネーブル信号及びシリーズシャットダウンはハイレベルを維持しているので、スイッチング素子Ｓ３のハイレベル入力は維持される。
【００７６】
このように、シリーズモード、ディスチャージ状態を表す、シリーズイネーブル：Ｈｉ、シリーズ上アーム：Ｈｉ、シリーズ下アーム：Ｌｏとの制御信号の入力に対して、スイッチング素子Ｓ１〜Ｓ４への入力ポートは、Ｓ１（上アーム）：Ｈｉ、Ｓ２（下アーム）：Ｌｏ、Ｓ３（オン固定）：Ｈｉ、Ｓ４（下アーム）：Ｌｏとなる。
【００７７】
図７，８には、シリーズモードにおいて監視装置３２が異常判定をしたとき、すなわちシリーズ＿シャットダウン信号がハイレベルからローレベルに切り替えられたときの様子が示されている。図７は、図５における信号伝送の際に異常判定されたときの状態が示され、図８は、図６における信号伝送の際に異常判定されたときの状態が示されている。
【００７８】
図７，８のいずれにおいても、監視装置３２による、シリーズシャットダウン信号のハイレベルからローレベルへの切り替えにより、ＯＲ回路Ｕ１，Ｕ２，Ｕ３，Ｕ４の前段にあるＡＮＤ回路Ｕ２１，Ｕ１７、Ｕ１８，Ｕ１９，Ｕ２０の出力が中断され、その結果すべてのスイッチング素子Ｓ１〜Ｓ４への信号出力が遮断される。このように、監視装置３２からのシャットダウン信号の切り替えのみにて、言い換えると、制御装置３０によるシャットダウン判定を必要とせずに、シャットダウン制御が実行される。
【００７９】
＜パラレルモードの動作説明＞
パラレルモードの動作について、図９，１０を用いて説明する。図９ではチャージ状態の電流経路やスイッチング素子Ｓ１〜Ｓ４のオン・オフ状態が示され、図１０ではディスチャージ状態の電流経路やスイッチング素子Ｓ１〜Ｓ４のオン・オフ状態が示されている。
【００８０】
パラレルモードでは、第１バッテリＢ１と出力電路２２，２４との間に第１電圧変換回路ＣＮＶ１が形成され、第２バッテリＢ２と出力電路２２，２４との間に第２電圧変換回路ＣＮＶ２が形成される。電圧変換器２０のスイッチング素子Ｓ１〜Ｓ４は、それぞれ、第１電圧変換回路ＣＮＶ１の上アームまたは下アームのスイッチング素子と、第２電圧変換回路ＣＮＶ２の上アームまたは下アームのスイッチング素子の機能を兼ねる（重複する）ようにしてオン・オフ制御される。
【００８１】
図９，１０から明らかなように、第１電圧変換回路ＣＮＶ１から見て、上アームのスイッチング素子はスイッチング素子Ｓ１，Ｓ２となり、下アームのスイッチング素子はスイッチング素子Ｓ３，Ｓ４となる。また、第２電圧変換回路ＣＮＶ２から見て、上アームのスイッチング素子はスイッチング素子Ｓ１，Ｓ４となり、下アームのスイッチング素子はスイッチング素子Ｓ２，Ｓ３となる。
【００８２】
制御装置３０では、制御信号として、第１電圧変換回路ＣＮＶ１の上アームのスイッチング素子のオン・オフを制御する第１上アーム信号／ＰＷＭ＿１と、下アームのスイッチング素子のオン・オフを制御する第１下アーム信号ＰＷＭ＿１が生成される。またこれと並行して、第２電圧変換回路ＣＮＶ２の上アームのスイッチング素子のオン・オフを制御する第２上アーム信号／ＰＷＭ＿２と、下アームのスイッチング素子のオン・オフを制御する第２下アーム信号ＰＷＭ＿２が生成される。
【００８３】
チャージ状態では、／ＰＷＭ＿１，／ＰＷＭ＿２がローレベル、ＰＷＭ＿１，ＰＷＭ＿１がハイレベルとなり、ディスチャージモードでは、／ＰＷＭ＿１，／ＰＷＭ＿２がハイレベル、ＰＷＭ＿１，ＰＷＭ＿２がローレベルとなる。
【００８４】
制御装置３０の制御信号は論理回路１０によって合成されて、スイッチング素子Ｓ１〜Ｓ４へのオン・オフ信号となる。パラレルモードにおいては、第１上アーム信号／ＰＷＭ＿１及び第１下アーム信号ＰＷＭ＿１の一方と、第２上アーム信号／ＰＷＭ＿２及び第２下アーム信号ＰＷＭ＿２の一方からなる論理和信号がＯＲ回路Ｕ１，Ｕ２，Ｕ３，Ｕ４によって複数パターンに亘って生成される。生成された論理和信号のそれぞれはスイッチング素子Ｓ１〜Ｓ４に出力される。
【００８５】
図１１には、パラレルモードであって、第１電圧変換回路ＣＮＶ１及び第２電圧変換回路ＣＮＶ２がともにチャージ状態であるときの論理回路の信号伝送の様子が示されている。制御装置３０の入力から説明すると、シリーズ＿イネーブル信号はローレベルとなる。シリーズ＿イネーブル信号がローレベルとなることで、同ポートの入力を受けるＮＯＴ回路素子Ｕ８及びＵ２２はハイレベル信号を出力する。
【００８６】
また、第１電圧変換回路ＣＮＶ１について、チャージ状態ではＰＷＭ＿１がハイレベル、／ＰＷＭ＿１がローレベルとなる。同様にして、第２電圧変換回路ＣＮＶ２について、ＰＷＭ＿２がハイレベル、／ＰＷＭ＿２がローレベルとなる。
【００８７】
図１１では、電源システムが正常時である場合の信号伝送を表しており、監視装置３２の入力では、Ｃ１＿シャットダウン信号、Ｃ２シャットダウン信号、及びシリーズシャットダウン信号はいずれもハイレベルとなる。
【００８８】
このとき、ＰＷＭ＿１のハイレベル信号は、ＡＮＤ回路素子Ｕ１５→ＡＮＤ回路素子Ｕ８→ＯＲ回路素子Ｕ３→ＡＮＤ回路素子Ｕ１１を経てスイッチング素子Ｓ３のハイレベル信号となる。また、ＰＷＭ＿１のハイレベル信号は、ＡＮＤ回路素子Ｕ１５通過後分岐されて、ＡＮＤ回路素子Ｕ２０→ＯＲ回路素子Ｕ４→ＡＮＤ回路素子Ｕ１２を経てスイッチング素子Ｓ４のハイレベル信号となる。
【００８９】
このように、第１電圧変換回路ＣＮＶ１の下アーム：Ｈｉ（ＰＷＭ＿１：Ｈｉ）との信号が、論理回路１０を経て、第１電圧変換回路ＣＮＶ１から見た下アームのスイッチング素子であるスイッチング素子Ｓ３，Ｓ４への入力ポートに伝達される。
【００９０】
ＰＷＭ＿２のハイレベル信号は、ＡＮＤ回路素子Ｕ１４→ＯＲ回路素子Ｕ２→ＡＮＤ回路素子Ｕ１０を経てスイッチング素子Ｓ２のハイレベル信号となる。また、ＰＷＭ＿２のハイレベル信号は、ＡＮＤ回路素子Ｕ１４通過後分岐されて、ＯＲ回路素子Ｕ３→ＡＮＤ回路素子Ｕ１１を経てスイッチング素子Ｓ３のハイレベル信号となる。
【００９１】
このように、第２電圧変換回路ＣＮＶ２の下アーム：Ｈｉ（ＰＷＭ＿２：Ｈｉ）との信号が、論理回路１０を経て、第２電圧変換回路ＣＮＶ２から見た下アームのスイッチング素子であるスイッチング素子Ｓ２，Ｓ３への入力ポートに伝達される。
【００９２】
図１２には、パラレルモードであって、第１電圧変換回路ＣＮＶ１及び第２電圧変換回路ＣＮＶ２がともにディスチャージ状態であるときの論理回路の信号伝送の様子が示されている。
【００９３】
第１電圧変換回路ＣＮＶ１について、ＰＷＭ＿１がローレベル、／ＰＷＭ＿１がハイレベルにともに切り替わる。第２電圧変換回路ＣＮＶ２について、ＰＷＭ＿２がローレベル、／ＰＷＭ＿２がハイレベルにともに切り替わる。監視装置３２の入力に変化はなく、Ｃ１＿シャットダウン信号、Ｃ２シャットダウン信号、及びシリーズシャットダウン信号はいずれもハイレベルが維持される。
【００９４】
このとき、／ＰＷＭ＿１のハイレベル信号は、ＡＮＤ回路素子Ｕ１６→ＡＮＤ回路素子Ｕ２１→ＯＲ回路素子Ｕ１→ＡＮＤ回路素子Ｕ９を経てスイッチング素子Ｓ１のハイレベル信号となる。また、／ＰＷＭ＿１のハイレベル信号は、ＡＮＤ回路素子Ｕ１６通過後分岐されて、ＡＮＤ回路素子Ｕ５→ＡＮＤ回路素子Ｕ１７→ＯＲ回路素子Ｕ２→ＡＮＤ回路素子Ｕ１０を経てスイッチング素子Ｓ２のハイレベル信号となる。
【００９５】
このように、第１電圧変換回路ＣＮＶ１の上アーム：Ｈｉ（／ＰＷＭ＿１：Ｈｉ）との信号が、論理回路１０を経て、第１電圧変換回路ＣＮＶ１から見た上アームのスイッチング素子であるスイッチング素子Ｓ１，Ｓ２への入力ポートに伝達される。
【００９６】
／ＰＷＭ＿２のハイレベル信号は、ＡＮＤ回路素子Ｕ１３→ＯＲ回路素子Ｕ１→ＡＮＤ回路素子Ｕ９を経てスイッチング素子Ｓ１のハイレベル信号となる。また、／ＰＷＭ＿２のハイレベル信号は、ＡＮＤ回路素子Ｕ１３通過後分岐されて、ＯＲ回路素子Ｕ４→ＡＮＤ回路素子Ｕ１２を経てスイッチング素子Ｓ４のハイレベル信号となる。
【００９７】
このように、第２電圧変換回路ＣＮＶ２の上アーム：Ｈｉ（／ＰＷＭ＿２：Ｈｉ）との信号が、論理回路１０を経て、第２電圧変換回路ＣＮＶ２から見た上アームのスイッチング素子であるスイッチング素子Ｓ１，Ｓ４への入力ポートに伝達される。
【００９８】
図１３，１４には、パラレルモードにおいて監視装置３２が第１電圧変換回路ＣＮＶ１及び第２電圧変換回路ＣＮＶ２に対して異常判定をしたときの様子が示されている。図１３は、図１１における信号伝送の際に異常判定されたときの状態が示され、図１４は、図１２における信号伝送の際に異常判定されたときの状態が示されている。
【００９９】
図１３，１４のいずれにおいても、監視装置３２による、Ｃ１＿シャットダウン信号のハイレベルからローレベルの切り替えにより、ＰＷＭ＿１及び／ＰＷＭ＿１の入力を受けるＡＮＤ回路素子Ｕ１５，Ｕ１６の出力が遮断される。加えて、監視装置３２による、Ｃ２＿シャットダウン信号のハイレベルからローレベルの切り替えにより、ＰＷＭ＿２及び／ＰＷＭ＿２の入力を受けるＡＮＤ回路素子Ｕ１３，Ｕ１４の出力が遮断される。これにより、ＰＷＭ＿１，／ＰＷＭ＿１，ＰＷＭ＿２，／ＰＷＭ＿２のすべての信号出力が遮断され、すべてのスイッチング素子Ｓ１〜Ｓ４への信号出力が停止される。このように、監視装置３２からのシャットダウン信号の切り替えのみにて、言い換えると、制御装置３０によるシャットダウン判定を必要とせずに、シャットダウン制御が実行される。
【０１００】
＜単独変換モードの動作説明＞
図１５〜１８に、単独変換モードの動作が示されている。単独変換モードでは、パラレルモードにおける、第１電圧変換回路ＣＮＶ１及び第２電圧変換回路ＣＮＶ２の一方が異常停止した際に、他方を用いて電圧変換を行う動作モードである。
【０１０１】
図１５，１６では、第２電圧変換回路ＣＮＶ２が異常停止させられる一方で、第１電圧変換回路ＣＮＶ１単独で電圧変換を行う例が示されている。図１５ではチャージ状態が示され、図１６ではディスチャージ状態が示されている。
【０１０２】
図１５及び図１６を通して第２電圧変換回路ＣＮＶ２には第２リアクトルＬ２に電荷を蓄積させるループが形成されておらず、電圧変換が行われていないことが理解される。なお、このとき、第２バッテリＢ２を保護する目的で、図示しないシステムメインリレーを切断状態にして、電圧変換器２０から第２バッテリＢ２を切り離すようにしてもよい。
【０１０３】
図１７，１８では、第１電圧変換回路ＣＮＶ１が異常停止させられる一方で、第２電圧変換回路ＣＮＶ２単独で電圧変換を行う例が示されている。図１７ではチャージ状態が示され、図１８ではディスチャージ状態が示されている。
【０１０４】
図１７及び図１８を通して第１電圧変換回路ＣＮＶ１には第１リアクトルＬ１に電荷を蓄積させるループが形成されておらず、電圧変換が行われていないことが理解される。なお、このとき、第１バッテリＢ１を保護する目的で、図示しないシステムメインリレーを切断状態にして、電圧変換器２０から第１バッテリＢ１を切り離すようにしてもよい。
【０１０５】
なお、これら第１電圧変換回路ＣＮＶ１及び第２電圧変換回路ＣＮＶ２の上下アームのオン・オフと電圧変換器２０のスイッチング素子Ｓ１〜Ｓ４との対応関係については、パラレルモードと同様であるのでここでは説明を省略する。
【０１０６】
図１９、２０には、単独変換モードのうち、第２電圧変換回路ＣＮＶ２がシャットダウンされ、第１電圧変換回路ＣＮＶ１のみにて電圧変換を行うときの、論理回路１０の信号伝送の様子が示されている。図１９は、第１電圧変換回路ＣＮＶ１のチャージ状態の信号伝送が示され、図２０は、ディスチャージ状態の信号伝送が示されている。
【０１０７】
図１９，２０のいずれにおいても、監視装置３２によって、Ｃ２＿シャットダウン信号がローレベルとなっており、この信号ならびにＰＷＭ＿２及び／ＰＷＭ＿２を受けるＡＮＤ回路素子Ｕ１３，Ｕ１４の信号出力が遮断される。このように、監視装置３２からのシャットダウン信号の切り替えのみにて、言い換えると、制御装置３０によるシャットダウン判定を必要とせずに、シャットダウン制御が実行される。その一方で、Ｃ１＿シャットダウン信号についてはハイレベルが維持されており、図１９のように、第１電圧変換回路ＣＮＶ１の下アーム：Ｈｉ（ＰＷＭ＿１  Ｈｉ）のときには第１電圧変換回路ＣＮＶ１から見た下アームのスイッチング素子Ｓ３，Ｓ４への入力ポートがハイレベルとなる。また図２０のように、上アーム：Ｈｉ（／ＰＷＭ＿１  Ｈｉ）のときには第１電圧変換回路ＣＮＶ１から見た上アームのスイッチング素子Ｓ１，Ｓ２への入力ポートがハイレベルとなる。
【０１０８】
図２１、２２には、単独変換モードのうち、第１電圧変換回路ＣＮＶ１がシャットダウンされ、第２電圧変換回路ＣＮＶ２のみにて電圧変換を行うときの、論理回路１０の信号伝送の様子が示されている。図２１は、第２電圧変換回路ＣＮＶ２のチャージ状態の信号伝送が示され、図２２は、ディスチャージ状態の信号伝送が示されている。
【０１０９】
図２１，２２のいずれにおいても、監視装置３２によって、Ｃ１＿シャットダウン信号がローレベルとなっており、この信号ならびにＰＷＭ＿１及び／ＰＷＭ＿１を受けるＡＮＤ回路素子Ｕ１５，Ｕ１６の信号出力が遮断される。このように、監視装置３２からのシャットダウン信号の切り替えのみにて、言い換えると、制御装置３０によるシャットダウン判定を必要とせずに、シャットダウン制御が実行される。その一方で、Ｃ２＿シャットダウン信号についてはハイレベルが維持されており、図２１のように、第２電圧変換回路ＣＮＶ２の下アーム：Ｈｉ（ＰＷＭ＿２  Ｈｉ）のときには第２電圧変換回路ＣＮＶ２から見た下アームのスイッチング素子Ｓ２，Ｓ３への入力ポートがハイレベルとなる。また、図２２のように、上アーム：Ｈｉ（／ＰＷＭ＿２  Ｈｉ）のときには第２電圧変換回路ＣＮＶ２から見た上アームのスイッチング素子Ｓ１，Ｓ４への入力ポートがハイレベルとなる。
【符号の説明】
【０１１０】
１０  論理回路、１２  車両、１４  内燃機関、１６，１８  回転電機、２０  電圧変換器、２２，２４  出力電路、２６，２８  インバータ、３０  制御装置、３２  監視装置、Ｂ１  第１バッテリ、Ｂ２  第２バッテリ、ＣＮＶ１  第１電圧変換回路、ＣＮＶ２  第２電圧変換回路、ＰＷＭ＿１  第１下アーム信号、ＰＷＭ＿２  第２下アーム信号、ＰＷＭ＿Ｓ  シリーズ下アーム信号、／ＰＷＭ＿１  第１上アーム信号、／ＰＷＭ＿２  第２上アーム信号、／ＰＷＭ＿Ｓ  シリーズ上アーム信号、Ｓ１，Ｓ２，Ｓ３，Ｓ４  スイッチング素子、Ｕ１，Ｕ２，Ｕ３，Ｕ４  ＯＲ回路素子、Ｕ１５，Ｕ１６  第１電圧変換回路用ＡＮＤ回路素子、Ｕ１３，Ｕ１４  第２電圧変換回路用ＡＮＤ回路素子。
【図１】
2016100999.tif 000003
【図２】
2016100999.tif 000004
【図３】
2016100999.tif 000005
【図４】
2016100999.tif 000006
【図５】
2016100999.tif 000007
【図６】
2016100999.tif 000008
【図７】
2016100999.tif 000009
【図８】
2016100999.tif 000010
【図９】
2016100999.tif 000011
【図１０】
2016100999.tif 000012
【図１１】
2016100999.tif 000013
【図１２】
2016100999.tif 000014
【図１３】
2016100999.tif 000015
【図１４】
2016100999.tif 000016
【図１５】
2016100999.tif 000017
【図１６】
2016100999.tif 000018
【図１７】
2016100999.tif 000019
【図１８】
2016100999.tif 000020
【図１９】
2016100999.tif 000021
【図２０】
2016100999.tif 000022
【図２１】
2016100999.tif 000023
【図２２】
2016100999.tif 000024
【図２３】
2016100999.tif 000025
【図２４】
2016100999.tif 000026