(57)【要約】【課題】接触抵抗の増加を抑制可能な炭化珪素半導体装置の製造方法を提供する。【解決手段】第１主面１０ａと、第２主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２上に設けられ、第２導電型を有する第２不純物領域１３と、第１不純物領域１２から隔てられるように第２不純物領域１３上に設けられ、第１主面１０ａを構成し、かつ第１導電型を有する第３不純物領域１４とを含む。第１主面１０ａにおいて、第３不純物領域１４を覆う保護層２が形成される。保護層２が第３不純物領域１４を覆った状態で、炭化珪素基板１０を熱酸化することにより、第２不純物領域１３に接する酸化膜３が形成される。第３不純物領域１４に接する電極１６が形成される。保護層２および酸化膜３は、ゲート絶縁膜１５を構成する。【選択図】図１
2016143788.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、第１導電型を有する第１不純物領域と、
前記第１不純物領域上に設けられ、前記第１導電型と異なる第２導電型を有する第２不純物領域と、
前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、前記第１主面を構成し、かつ前記第１導電型を有する第３不純物領域とを含み、さらに、
前記第１主面において、前記第３不純物領域を覆う保護層を形成する工程と、
前記保護層が前記第３不純物領域を覆った状態で、前記炭化珪素基板を熱酸化することにより、前記第２不純物領域に接する酸化膜を形成する工程と、
前記第３不純物領域に接する電極を形成する工程とを備え、
前記保護層および前記酸化膜は、ゲート絶縁膜を構成する、炭化珪素半導体装置の製造方法。
【請求項２】
前記第１主面にトレンチを形成する工程をさらに備え、
前記トレンチは、前記第３不純物領域および前記第２不純物領域を貫通して前記第１不純物領域に至る側部と、前記第１不純物領域に位置する底部とにより規定されており、
前記酸化膜を形成する工程において、前記酸化膜は、前記底部および前記側部の双方に接して形成される、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記トレンチを形成する工程は、前記保護層をマスクとして前記炭化珪素基板に対して熱エッチングを行う工程を含む、請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記保護層は、スパッタリング法および化学気相成長法のいずれかの方法により形成される、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記保護層は、珪素、二酸化珪素および窒化珪素の少なくともいずれかを含む、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記保護層の厚みは、１０ｎｍ以上１００ｎｍ以下である、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記炭化珪素基板は、前記第３不純物領域を貫通するように前記第１主面から前記第２不純物領域まで延在し、かつ前記第２導電型を有する第４不純物領域をさらに含み、
前記保護層を形成する工程において、前記保護層は、前記第４不純物領域を覆うように形成され、
前記電極を形成する工程において、前記電極は、前記第４不純物領域に接して形成される、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記保護層を形成する工程において、前記保護層は、前記第２不純物領域中のチャネル領域を覆うように形成される、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。
【０００３】
ＭＯＳＦＥＴのゲート酸化膜は、たとえば炭化珪素エピタキシャル層を熱酸化することにより形成される。国際公開２０１２／０１７７９８号（特許文献１）は、炭化珪素エピタキシャル層を熱酸化することにより、溝の内部からｎ型ソース領域およびｐ型コンタクト領域の上部表面まで延在するゲート絶縁膜を形成することを開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開２０１２／０１７７９８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ソース領域上にゲート絶縁膜を形成した後、ソース領域上のゲート絶縁膜を除去してソース領域上にソース電極を形成した場合、ソース領域とソース電極との間の接触抵抗が増加する場合があった。
【０００６】
本発明の目的は、接触抵抗の増加を抑制可能な炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１主面と、第１主面と反対側の第２主面とを有する炭化珪素基板が準備される。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域と、第１不純物領域から隔てられるように第２不純物領域上に設けられ、第１主面を構成し、かつ第１導電型を有する第３不純物領域とを含む。第１主面において、第３不純物領域を覆う保護層が形成される。保護層が第３不純物領域を覆った状態で、炭化珪素基板を熱酸化することにより、第２不純物領域に接する酸化膜が形成される。第３不純物領域に接する電極が形成される。保護層および酸化膜は、ゲート絶縁膜を構成する。
【発明の効果】
【０００８】
本発明の一態様によれば、接触抵抗の増加を抑制可能な炭化珪素半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る炭化珪素半導体装置の構成を示す断面模式図である。
【図２】図１の炭化珪素半導体装置が有する炭化珪素基板の形状を示す斜視模式図である。
【図３】実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図４】実施の形態１に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。
【図５】実施の形態１に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。
【図６】実施の形態１に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。
【図７】実施の形態１に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。
【図８】実施の形態１に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。
【図９】実施の形態１に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。
【図１０】実施の形態１に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。
【図１１】ソース領域における不純物濃度と位置との関係を概略的に示す図である。
【図１２】実施の形態１に係る炭化珪素半導体装置の製造方法の第８工程を示す断面模式図である。
【図１３】実施の形態１に係る炭化珪素半導体装置の製造方法の第９工程を示す断面模式図である。
【図１４】実施の形態２に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。
【図１５】実施の形態２に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。
【図１６】実施の形態３に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。
【図１７】実施の形態３に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。
【図１８】実施の形態１に係る炭化珪素半導体装置の変形例の構成を示す断面模式図である。
【図１９】平面型の炭化珪素半導体装置のイオン注入工程を示す断面模式図である。
【発明を実施するための形態】
【００１０】
発明者は、接触抵抗が増加する原因について鋭意研究の結果、以下の知見を得て本発明の一態様を見出した。
【００１１】
ＭＯＳＦＥＴのソース領域は、炭化珪素基板の表面側から窒素などのｎ型不純物をたとえばイオン注入することにより形成される。そのため、図１１に示されるように、ｎ型ソース領域が含む窒素などのｎ型不純物の濃度は、炭化珪素基板の表面側から裏面側に向かって減少している。炭化珪素エピタキシャル層を熱酸化する工程において、ｎ型ソース領域の表面を構成する炭化珪素は、雰囲気中の酸素と反応して二酸化珪素になる。そのため、熱酸化後のｎ型ソース領域の表面（位置ａ１）におけるｎ型不純物の濃度（ｂ１）は、熱酸化前のｎ型ソース領域の表面（位置０）におけるｎ型不純物の濃度（ｂ０）よりも低くなる。結果として、ｎ型ソース領域の表面上に形成されるソース電極と、ｎ型ソース領域との接触抵抗が増加してしまう。
【００１２】
発明者は、熱酸化工程前に、たとえばシリコン堆積層などの炭化珪素基板由来ではない保護層でｎ型ソース領域の表面を覆い、保護層がｎ型ソース領域を覆った状態で、炭化珪素基板を熱酸化することにより、ｎ型ソース領域を構成する炭化珪素が二酸化珪素になる量（以下、消費量とも称する）を抑制することを考え出した。これにより、ｎ型ソース領域の表面のｎ型不純物濃度を高く維持することができる。結果として、ｎ型ソース領域とソース電極との接触抵抗の増加を抑制することができる。
【００１３】
［本願発明の実施形態の説明］
（１）本発明の一態様に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。第１主面１０ａと、第１主面１０ａと反対側の第２主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域１３と、第１不純物領域１２から隔てられるように第２不純物領域１３上に設けられ、第１主面１０ａを構成し、かつ第１導電型を有する第３不純物領域１４とを含む。第１主面１０ａにおいて、第３不純物領域１４を覆う保護層２が形成される。保護層２が第３不純物領域１４を覆った状態で、炭化珪素基板１０を熱酸化することにより、第２不純物領域１３に接する酸化膜３が形成される。第３不純物領域１４に接する電極１６が形成される。保護層２および酸化膜３は、ゲート絶縁膜１５を構成する。
【００１４】
上記（１）に係る炭化珪素半導体装置１の製造方法によれば、保護層２が第３不純物領域１４を覆った状態で、炭化珪素基板１０を熱酸化することにより、第２不純物領域１３に接する酸化膜３が形成される。これにより、第３不純物領域１４の消費量を抑制することで、第３不純物領域１４の表面の不純物濃度の低減を抑制することができる。結果として、第３不純物領域１４と電極１６との接触抵抗の増加を抑制することができる。
【００１５】
（２）上記（１）に係る炭化珪素半導体装置１の製造方法において、第１主面１０ａにトレンチＴＲを形成する工程をさらに備えていてもよい。トレンチＴＲは、第３不純物領域１４および第２不純物領域１３を貫通して第１不純物領域１２に至る側部ＳＷと、第１不純物領域１２に位置する底部ＢＴとにより規定されている。酸化膜３を形成する工程において、酸化膜３は、底部ＢＴおよび側部ＳＷの双方に接して形成される。図１９に示されるように、平面型の炭化珪素半導体装置の場合、第２不純物領域１３内に形成されるチャネル領域ＣＨと、第３不純物領域１４とは、イオン注入方向Ｉに対して垂直な平面上において隣接して位置しており、かつチャネル領域ＣＨはイオン注入マスク４１に覆われている。そのため、不純物濃度を補償するために第３不純物領域１４に対するイオン注入のドーズ量を増加する場合、チャネル領域ＣＨにイオン注入起因の結晶欠陥が発生する可能性は低い。一方、トレンチ型の炭化珪素半導体装置１の場合、第２不純物領域１３内に形成されるチャネル領域ＣＨと第３不純物領域１４とは、イオン注入方向Ｉとほぼ平行な平面上において隣接して位置している（図５および図１参照）。そのため、不純物濃度を補償するために第３不純物領域１４に対するイオン注入のドーズ量を増加する場合、イオン注入された不純物が第３不純物領域１４を貫通し、チャネル領域ＣＨと第３不純物領域１４との界面に結晶欠陥が発生する可能性が高くなる。結果として、トレンチ型の炭化珪素半導体装置１の信頼性が低下する可能性が高くなる。従って、トレンチ型の炭化珪素半導体装置１の場合、第３不純物領域１４に対するイオン注入のドーズ量を増加して第３不純物領域１４と電極１６との接触抵抗の増加を抑制することは困難である。つまり、上記（２）に係る炭化珪素半導体装置１の製造方法は、平面型の炭化珪素半導体装置１よりもトレンチ型の炭化珪素半導体装置１に対して好適に利用することができる。
【００１６】
（３）上記（２）に係る炭化珪素半導体装置１の製造方法において、トレンチＴＲを形成する工程は、保護層２をマスクとして炭化珪素基板１０に対して熱エッチングを行う工程を含んでいてもよい。これにより、マスクを除去する工程を省略することができるので、製造工程が簡略化される。
【００１７】
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１の製造方法において、保護層２は、スパッタリング法および化学気相成長法のいずれかの方法により形成される。これにより、簡易な方法で、熱酸化を行うことなく保護層２を形成することができる。
【００１８】
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置１の製造方法において、保護層２は、珪素、二酸化珪素および窒化珪素の少なくともいずれかを含む。これにより、ゲート絶縁膜１５の絶縁性能を向上することができる。
【００１９】
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１の製造方法において、保護層２の厚みｔは、１０ｎｍ以上１００ｎｍ以下である。保護層２の厚みｔを１０ｎｍ以上とすることにより、第３不純物領域１４の消費量を効果的に低減することができる。保護層２の厚みｔを１００ｎｍ以下とすることにより、酸化されないで保護層２の一部が残ることを防止することができる。
【００２０】
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置１の製造方法において、炭化珪素基板１０は、第３不純物領域１４を貫通するように第１主面１０ａから第２不純物領域１３まで延在し、かつ第２導電型を有する第４不純物領域１８をさらに含む。保護層２を形成する工程において、保護層２は、第４不純物領域１８を覆うように形成される。電極１６を形成する工程において、電極１６は、第４不純物領域１８に接して形成される。これにより、第４不純物領域１８の消費量を抑制することで、第４不純物領域１８の表面の不純物濃度の低減を抑制することができる。結果として、第４不純物領域１８と電極１６との接触抵抗の増加を抑制することができる。
【００２１】
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置１の製造方法において、保護層２を形成する工程において、保護層２は、第２不純物領域１３中のチャネル領域ＣＨを覆うように形成される。保護層２は、ゲート絶縁膜１５の一部となる。そのため、保護層２がチャネル領域ＣＨを覆っている場合は、保護層２がチャネル領域ＣＨを覆っていない場合よりも、同じ厚みのゲート絶縁膜１５を得るための熱酸化時間が短くなる。熱酸化によりチャネル領域ＣＨを構成する炭化珪素の珪素が酸素と反応して二酸化珪素に変化し、チャネル領域ＣＨ中には炭素が残される。チャネル領域ＣＨ中の炭素は、界面準位を形成するため、移動度が小さくなる。熱酸化時間を短くすることで、チャネル領域ＣＨ中の炭素濃度が低減されるので、界面準位の形成が抑制される。結果として、移動度が小さくなることを抑制することができる。
【００２２】
［本願発明の実施形態の詳細］
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
【００２３】
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
【００２４】
図１および図２に示されるように、実施の形態１に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、層間絶縁膜２２と、ソース電極１６と、ソース配線１９と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層２４を含む。炭化珪素基板１０は、第３主面１０ｃと、第３主面１０ｃと反対側の第２主面１０ｂとを有する。炭化珪素エピタキシャル層２４は第３主面１０ｃを構成し、炭化珪素単結晶基板１１は第２主面１０ｂを構成する。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１は、たとえば窒素などの不純物を含みｎ型（第１導電型）の導電型を有する。炭化珪素エピタキシャル層２４は、ドリフト領域１２（第１不純物領域１２）と、ボディ領域１３（第２不純物領域１３）と、ソース領域１４（第３不純物領域１４）と、コンタクト領域１８（第４不純物領域１８）とを主に有する。
【００２５】
ドリフト領域１２は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１２が含むｎ型不純物の濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、たとえば８×１０15ｃｍ-3である。
【００２６】
ボディ領域１３はドリフト領域１２上に設けられている。ボディ領域１３は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１３のｐ型不純物の濃度は、好ましくは１×１０17ｃｍ-3以上５×１０18ｃｍ-3以下であり、たとえば１×１０18ｃｍ-3である。
【００２７】
ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられるようにボディ領域１３上に設けられている。ソース領域１４は、たとえば窒素またはリンなどのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１４は、炭化珪素基板１０の第３主面１０ｃを構成する。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２が含むｎ型不純物の濃度よりも高くてもよい。
【００２８】
コンタクト領域１８は、ボディ領域１３と、ソース領域１４とに接している。コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１８が含むｐ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高くてもよい。コンタクト領域１８は、ボディ領域１３と第３主面１０ｃとを繋ぐようにソース領域１４を貫通して設けられている。
【００２９】
炭化珪素基板１０の第３主面１０ｃにはトレンチＴＲが設けられている。トレンチＴＲは、側部ＳＷと、側部ＳＷと連続的に形成された底部ＢＴとにより規定されている。側部ＳＷはソース領域１４およびボディ領域１３を貫通して、ドリフト領域１２に至っている。ボディ領域１３は、ゲート絶縁膜１５に接するチャネル領域ＣＨを含む。底部ＢＴは、ドリフト領域１２に位置している。
【００３０】
トレンチＴＲの側部ＳＷは、第３主面１０ｃに対して傾斜していることが好ましい。断面視（炭化珪素基板１０の第２主面１０ｂと平行な方向に沿って見た視野）において、トレンチＴＲの幅が底部ＢＴに向かってテーパ状に狭まるように側部ＳＷが傾斜していてもよい。側部ＳＷの面方位は、｛０００１｝面に対して５０°以上７０°以下傾斜していることが好ましく、（０００−１）面に対して５０°以上７０°以下傾斜していることがより好ましい。なお、トレンチＴＲの側部ＳＷは第３主面１０ｃに対して垂直に形成されていてもよい。トレンチＴＲの底部ＢＴは、第３主面１０ｃとほぼ平行な平坦な形状を有してもよい。断面視において、トレンチＴＲの形状は、Ｕ字状またはＶ字状の形状を有してもよい。
【００３１】
図２は、図１のＭＯＳＦＥＴ１から炭化珪素基板１０を取り出して示したものである。図２に示されるように、ソース領域１４およびボディ領域１３は、トレンチＴＲの側部ＳＷに露出している。ドリフト領域１２は、トレンチＴＲの側部ＳＷおよび底部ＢＴの各々に露出している。底部ＢＴと側部ＳＷとがつながる部分はトレンチＴＲの角部を構成している。平面視（炭化珪素基板１０の第２主面１０ｂに対して垂直な方向に沿って見た視野）において、トレンチＴＲは、ハニカム構造を有する網目を構成するように延在していてもよい。平面視において、ソース領域１４およびコンタクト領域１８により構成された炭化珪素基板１０の第３主面１０ｃは、多角形の形状を有し、好ましくは六角形の形状を有する。平面視において、ボディ領域１３、ソース領域１４およびコンタクト領域１８の各々は、六角形の外形を有する。
【００３２】
図１に示されるように、ゲート絶縁膜１５は、トレンチＴＲの底部ＢＴおよび側部ＳＷに接する。ゲート絶縁膜１５は、トレンチＴＲの底部ＢＴおよび側部ＳＷに接する第１絶縁膜３と、第１絶縁膜３上に設けられかつゲート電極２７に接する第２絶縁膜２とを有する。第１絶縁膜３は、熱酸化膜であり、二酸化珪素を含む。第２絶縁膜２は、堆積絶縁膜を酸化した膜である。第２絶縁膜２は、たとえば二酸化珪素を含む材料である。第１絶縁膜３は、トレンチＴＲの底部ＢＴにおいてドリフト領域１２と接し、かつトレンチＴＲの側部ＳＷにおいてソース領域１４、ボディ領域１３およびドリフト領域１２の各々と接する。
【００３３】
ゲート電極２７は、トレンチＴＲの内部においてゲート絶縁膜１５に接するようにトレンチＴＲの内部に設けられている。ゲート電極２７は、たとえば不純物を含むポリシリコンからなる。
【００３４】
ソース電極１６は、第３主面１０ｃにおいてソース領域１４およびコンタクト領域１８の各々と接している。ソース電極１６は、たとえばＴｉと、Ａｌと、Ｓｉとを含む材料からなる。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８とオーミック接合している。ソース配線１９はソース電極１６に接している。ソース配線１９は、たとえばアルミニウムを含む材料からなる。
【００３５】
層間絶縁膜２２は、ゲート電極２７およびゲート絶縁膜１５に接して設けられており、一方のソース電極１６から他方のソース電極１６にまで延在している。層間絶縁膜２２は、たとえば二酸化珪素を含む材料からなる。層間絶縁膜２２は、ゲート電極２７とソース電極１６とを電気的に絶縁している。
【００３６】
ドレイン電極２０は、第２主面１０ｂにおいて炭化珪素単結晶基板１１と接しており、ドリフト領域１２と電気的に接続されている。ドレイン電極２０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料からなる。
【００３７】
次に、実施の形態１に係るＭＯＳＦＥＴ１の製造方法について説明する。
まず、炭化珪素基板を準備する工程（Ｓ１０：図３）が実施される。図４に示されるように、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層２４が形成される。具体的には、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層２４が形成される。エピタキシャル成長の際、不純物として、たとえば窒素（Ｎ）またはリン（Ｐ）などを導入することが好ましい。炭化珪素エピタキシャル層２４は、ｎ型の導電型を有する。炭化珪素基板１０は、炭化珪素エピタキシャル層２４を構成する第１主面１０ａと、第１主面１０ａと反対側でありかつ炭化珪素単結晶基板１１を構成する第２主面１０ｂとを有する。第１主面１０ａは、たとえば｛０００１｝面であり、好ましくは（０００−１）面である。第１主面１０ａは、｛０００１｝面から８°以下オフした面であってもよい。
【００３８】
次に、第１主面１０ａに対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されことにより、ボディ領域１３が形成される。またボディ領域１３に対して、たとえばリンなどのｎ型不純物が、ボディ領域１３よりも浅い深さでイオン注入されることによりソース領域１４が形成される。次に、ソース領域１４に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、コンタクト領域１８が形成される。コンタクト領域１８は、ソース領域１４を貫通し、ボディ領域１３に接するように形成される。
【００３９】
次に、炭化珪素基板１０にイオン注入された不純物を活性化するため活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。以上により、第１主面１０ａと、第１主面１０ａと反対側の第２主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、ｎ型を有するドリフト領域１２と、ドリフト領域１２上に設けられ、ｎ型と異なるｐ型を有するボディ領域１３と、ｎ型を有するソース領域１４と、ｐ型を有するコンタクト領域１８とを含む。ソース領域１４は、ドリフト領域１２から隔てられるようにボディ領域１３上に設けられ、第１主面１０ａを構成する。コンタクト領域１８は、ソース領域１４を貫通するように第１主面１０ａからボディ領域１３まで延在する（図５参照）。
【００４０】
次に、トレンチを形成する工程（Ｓ２０：図３）が実施される。図６に示されるように、ソース領域１４およびコンタクト領域１８から構成される第１主面１０ａ上に、開口部ＯＰを有するマスク層４０が形成される。マスク層４０は、スパッタリング法および化学気相成長法のいずれかの方法により形成されてもよい。マスク層４０として、たとえばシリコン酸化膜などを用いることができる。開口部ＯＰはトレンチＴＲ（図１）の位置に対応して形成される。
【００４１】
マスク層４０の開口部ＯＰにおいて、ソース領域１４と、ボディ領域１３と、ドリフト領域１２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、トレンチＴＲ（図１）が形成されるべき領域に、第１主面１０ａに対してほぼ垂直な側部と、側部と連接し、かつ第１主面１０ａとほぼ平行な底部とを有する凹部が形成される。
【００４２】
次に、凹部において熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。熱エッチングの際に、マスク層４０は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。
【００４３】
図７に示されるように、上記熱エッチングにより、炭化珪素基板１０の第１主面１０ａにトレンチＴＲが形成される。トレンチＴＲは、ソース領域１４およびボディ領域１３を貫通してドリフト領域１２に至る側部ＳＷと、ドリフト領域１２に位置する底部ＢＴとにより規定されている。好ましくは、側部ＳＷは底部ＢＴに対して傾斜しており、底部ＢＴに対する側部ＳＷの角度は、たとえば５０°以上７０°以下である。側部ＳＷは、たとえば（０−３３−８）面である。ソース領域１４、ボディ領域１３およびドリフト領域１２の各々が熱エッチングされてトレンチＴＲの側部ＳＷを形成する際、マスク層４０は実質的にエッチングされない。そのため、マスク層４０は、第１主面１０ａ上からトレンチＴＲの側部ＳＷ上に張り出すように残される。次に、マスク層４０がたとえばフッ酸（ＨＦ）より除去される（図８参照）。
【００４４】
次に、保護膜を形成する工程（Ｓ３０：図３）が実施される。第１主面１０ａにおいて、ソース領域１４を覆う保護層２が形成される。好ましくは、保護層２は、コンタクト領域１８を覆うように形成される。図９に示されるように、保護層２は、たとえば第１主面１０ａにおいて、ソース領域１４およびコンタクト領域１８に接し、側部ＳＷにおいて、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とに接し、かつ底部ＢＴにおいて、ドリフト領域１２に接して設けられてもよい。
【００４５】
保護層２は、炭化珪素基板１０を熱酸化することなく形成される。好ましくは、保護層２は、スパッタリング法および化学気相成長法のいずれかの方法により形成される。具体的には、保護層は、プラズマＣＶＤにより形成されてもよいし、熱ＣＶＤにより形成されてもよい。保護層２は、珪素、二酸化珪素および窒化珪素の少なくともいずれかを含んでいてもよい。保護層２の厚みｔは、たとえば１０ｎｍ以上１００ｎｍ以下であり、好ましくは２０ｎｍ以上５０ｎｍ以下である。好ましくは、保護層２は、ボディ領域１３中のチャネル領域ＣＨを覆うように形成される。保護層２は、底部ＢＴおよび側部ＳＷを覆うように形成されてもよい。
【００４６】
次に、酸化膜を形成する工程（Ｓ４０：図３）が実施される。図１０に示されるように、保護層２がソース領域１４およびコンタクト領域１８を覆った状態で、炭化珪素基板１０を熱酸化することにより、ソース領域１４と、ボディ領域１３と、ドリフト領域１２とに接する酸化膜３が形成される。具体的には、保護層２が第１主面１０ａにおいてソース領域１４およびコンタクト領域１８を覆い、側部ＳＷにおいてソース領域１４、ボディ領域１３およびドリフト領域１２を覆い、かつ底部ＢＴにおいてドリフト領域１２を覆った状態で、炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、保護層２を通過した酸素が炭化珪素と反応し、炭化珪素基板１０と保護層２との間に酸化膜３が形成される。第１主面１０ａが熱酸化されることにより、第１主面１０ａを含む炭化珪素層が二酸化珪素層になる。結果として、第１主面１０ａの位置よりも、第２主面１０ｂ側に位置する第３主面１０ｃが形成される。第３主面１０ｃは、ソース領域１４およびコンタクト領域１８により構成される。好ましくは、酸化膜３は、トレンチＴＲの底部ＢＴおよび側部ＳＷの双方に接して形成される。保護層２および酸化膜３は、ゲート絶縁膜１５を構成する。酸化膜を形成する工程において、保護層２が酸化されて二酸化珪素になってもよい。
【００４７】
図１１は、ソース領域１４が含むｎ型不純物の濃度と、第２主面１０ｂに対して垂直な方向における位置との関係を示している。なお、位置０は、酸化膜を形成する工程（Ｓ４０：図３）前における第１主面１０ａの位置に対応し、位置ａ１は、酸化膜を形成する工程（Ｓ４０：図３）後における第３主面１０ｃの位置に対応する。図１１に示されるように、ソース領域１４が含むｎ型不純物の濃度は、第１主面１０ａから第２主面１０ｂに向かうにつれて単調に低減している。図１１に示されるように、第３主面１０ｃの位置ａ１におけるｎ型不純物の濃度ｂ１は、第１主面１０ａの位置０におけるｎ型不純物の濃度ｂ０よりも低い。同様に、コンタクト領域１８が含むｐ型不純物の濃度は、第１主面１０ａから第２主面１０ｂに向かうにつれて単調に低減していてもよい。この場合、第３主面１０ｃの位置ａ１におけるｐ型不純物の濃度は、第１主面１０ａの位置０におけるｐ型不純物の濃度よりも低くなる。
【００４８】
炭化珪素基板１０を熱酸化した後に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１３００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜１５とボディ領域１３との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガス（たとえばＮ2Ｏ）が雰囲気ガスとして用いられてもよい。ＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜１５とボディ領域１３との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
【００４９】
次に、ゲート電極を形成する工程（Ｓ５０：図３）が実施される。図１２に示されるように、トレンチＴＲの内部においてゲート絶縁膜１５の第２絶縁膜２に接するゲート電極２７が形成される。ゲート電極２７は、トレンチＴＲの内部に配置され、ゲート絶縁膜１５を介してトレンチＴＲの側部ＳＷおよび底部ＢＴの各々と対面するように形成される。ゲート電極２７は、たとえばＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
【００５０】
次に、層間絶縁膜２２が形成される。具体的には、ゲート電極２７を覆い、かつゲート絶縁膜１５と接するように層間絶縁膜２２が形成される。好ましくは、層間絶縁膜２２は、堆積法により形成され、より好ましくは化学気相成長法により形成される。層間絶縁膜２２は、たとえば二酸化珪素を含む材料である。
【００５１】
次に、ソース電極を形成する工程（Ｓ６０：図３）が実施される。具体的には、層間絶縁膜２２およびゲート絶縁膜１５に開口部が形成されるようにエッチングが行われることにより、当該開口部にソース領域１４およびコンタクト領域１８が層間絶縁膜２２およびゲート絶縁膜１５から露出する。ソース領域１４およびコンタクト領域１８は、炭化珪素基板１０の第３主面１０ｃを構成する。次に、第３主面１０ｃにおいてソース領域１４およびコンタクト領域１８に接するソース電極１６が形成される（図１３参照）。ソース電極１６は、たとえばスパッタリング法により形成される。ソース電極１６は、たとえばＴｉ、ＡｌおよびＳｉを含む材料からなる。次に、合金化アニールが実施される。具体的には、ソース領域１４およびコンタクト領域１８と接するソース電極１６が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極１６の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、コンタクト領域１８とオーミック接合する。
【００５２】
次に、ソース電極１６と電気的に接続されるソース配線１９が形成される。ソース配線１９は、ソース電極１６および層間絶縁膜２２上に形成される。次に、炭化珪素基板１０の第２主面１０ｂと接するようにドレイン電極２０が形成される。以上により、実施の形態１に係るＭＯＳＦＥＴ１（図１）が完成する。
【００５３】
なお、第１主面１０ａは、炭素面または炭素面から８°以下オフした面が好ましい。炭素面は、炭素面以外の面よりも酸化速度が高いため、炭化珪素が消費されやすい。保護層２を炭素面上に形成することにより、効果的に炭化珪素の消費を抑制することができる。
【００５４】
また、ソース領域１４は、ｎ型の導電型を有していることが好ましい。ｎ型の炭化珪素は、ｐ型の炭化珪素よりも酸化速度が高いため、炭化珪素が消費されやすい。保護層２をｎ型のソース領域１４上に形成することにより、効果的に炭化珪素の消費を抑制することができる。
【００５５】
次に、実施の形態１に係るＭＯＳＦＥＴの作用効果について説明する。
実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、保護層２がソース領域１４を覆った状態で、炭化珪素基板１０を熱酸化することにより、ボディ領域１３に接する酸化膜３が形成される。これにより、ソース領域１４の消費量を抑制することで、ソース領域１４の表面の不純物濃度の低減を抑制することができる。結果として、ソース領域１４とソース電極１６との接触抵抗の増加を抑制することができる。
【００５６】
また実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、第１主面１０ａにトレンチＴＲを形成する工程をさらに備えていてもよい。トレンチＴＲは、ソース領域１４およびボディ領域１３を貫通してドリフト領域１２に至る側部ＳＷと、ドリフト領域１２に位置する底部ＢＴとにより規定されている。酸化膜３を形成する工程において、酸化膜３は、底部ＢＴおよび側部ＳＷの双方に接して形成される。図１９に示されるように、平面型のＭＯＳＦＥＴの場合、ボディ領域１３内に形成されるチャネル領域ＣＨと、ソース領域１４とは、イオン注入方向Ｉに対して垂直な平面上において隣接して位置しており、かつチャネル領域ＣＨはイオン注入マスク４１に覆われている。そのため、不純物濃度を補償するためにソース領域１４に対するイオン注入のドーズ量を増加する場合、チャネル領域ＣＨにイオン注入起因の結晶欠陥が発生する可能性は低い。一方、トレンチ型のＭＯＳＦＥＴ１の場合、ボディ領域１３内に形成されるチャネル領域ＣＨとソース領域１４とは、イオン注入方向Ｉとほぼ平行な平面上において隣接して位置している（図５および図１参照）。そのため、不純物濃度を補償するためにソース領域１４に対するイオン注入のドーズ量を増加する場合、イオン注入された不純物がソース領域１４を貫通し、チャネル領域ＣＨとソース領域１４との界面に結晶欠陥が発生する可能性が高くなる。結果として、ＭＯＳＦＥＴ１の信頼性が低下する可能性が高くなる。従って、トレンチ型のＭＯＳＦＥＴ１の場合、ソース領域１４に対するイオン注入のドーズ量を増加してソース領域１４とソース電極１６との接触抵抗の増加を抑制することは困難である。つまり、実施の形態１に係るＭＯＳＦＥＴ１の製造方法は、平面型のＭＯＳＦＥＴ１よりもトレンチ型のＭＯＳＦＥＴ１に対して好適に利用することができる。
【００５７】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、保護層２は、スパッタリング法および化学気相成長法のいずれかの方法により形成される。これにより、簡易な方法で、熱酸化を行うことなく保護層２を形成することができる。
【００５８】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、保護層２は、珪素、二酸化珪素および窒化珪素の少なくともいずれかを含む。これにより、ゲート絶縁膜１５の絶縁性能を向上することができる。
【００５９】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、保護層２の厚みｔは、１０ｎｍ以上１００ｎｍ以下である。保護層２の厚みｔを１０ｎｍ以上とすることにより、第３不純物領域１４の消費量を効果的に低減することができる。保護層２の厚みｔを１００ｎｍ以下とすることにより、酸化されないで保護層２の一部が残ることを防止することができる。
【００６０】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０は、ソース領域１４を貫通するように第１主面１０ａからボディ領域１３まで延在し、かつｐ型を有するコンタクト領域１８をさらに含む。保護層２を形成する工程において、保護層２は、コンタクト領域１８を覆うように形成される。ソース電極１６を形成する工程において、ソース電極１６は、コンタクト領域１８に接して形成される。これにより、コンタクト領域１８の消費量を抑制することで、コンタクト領域１８の表面の不純物濃度の低減を抑制することができる。結果として、コンタクト領域１８とソース電極１６との接触抵抗の増加を抑制することができる。
【００６１】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、保護層２を形成する工程において、保護層２は、第２不純物領域１３中のチャネル領域ＣＨを覆うように形成される。保護層２は、ゲート絶縁膜１５の一部となる。そのため、保護層２がチャネル領域ＣＨを覆っている場合は、保護層２がチャネル領域ＣＨを覆っていない場合よりも、同じ厚みのゲート絶縁膜１５を得るための熱酸化時間が短くなる。熱酸化によりチャネル領域ＣＨを構成する炭化珪素の珪素が酸素と反応して二酸化珪素に変化し、チャネル領域ＣＨ中には炭素が残される。チャネル領域ＣＨ中の炭素は、界面準位を形成するため、移動度が小さくなる。熱酸化時間を短くすることで、チャネル領域ＣＨ中の炭素濃度が低減されるので、界面準位の形成が抑制される。結果として、移動度が小さくなることを抑制することができる。
【００６２】
（実施の形態２）
次に、本発明の実施の形態２に係るＭＯＳＦＥＴ１の製造方法について説明する。実施の形態２に係るＭＯＳＦＥＴ１の製造方法は、保護層を形成する工程（Ｓ３０：図３）において、保護層２がトレンチＴＲの側部ＳＷおよび底部ＢＴから離間して形成される点において実施の形態１に係るＭＯＳＦＥＴ１の製造方法と異なっており、その他は実施の形態１に係るＭＯＳＦＥＴ１の製造方法とほぼ同じである。そのため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６３】
まず、実施の形態１で説明した方法により、炭化珪素基板を準備する工程（Ｓ１０：図３）と、トレンチを形成する工程（Ｓ２０：図３）と、保護層を形成する工程（Ｓ３０：図３）とが実施される。図１４に示されるように、保護層を形成する工程（Ｓ３０：図３）において、保護層２は、第１主面１０ａにおいてソース領域１４およびコンタクト領域１８を覆い、かつトレンチＴＲの側部ＳＷおよび底部ＢＴから離間して形成されてもよい。つまり、保護層２は、トレンチＴＲの側部ＳＷおよび底部ＢＴを覆わないように、第１主面１０ａ上に形成されてもよい。
【００６４】
次に、酸化膜を形成する工程（Ｓ４０：図３）が実施される。酸化膜を形成する工程（Ｓ４０：図３）において、保護層２は、第１主面１０ａにおいてソース領域１４およびコンタクト領域１８を覆い、かつトレンチＴＲの側部ＳＷおよび底部ＢＴから離間した状態で、炭化珪素基板１０が熱酸化される。側部ＳＷおよび底部ＢＴを構成する炭化珪素が熱酸化されることにより、側部ＳＷおよび底部ＢＴに接する酸化膜３が形成される（図１５参照）。同様に、ソース領域１４およびコンタクト領域１８を構成する炭化珪素が熱酸化されることにより、第３主面１０ｃに接する酸化膜３が形成される。
【００６５】
（実施の形態３）
次に、本発明の実施の形態３に係るＭＯＳＦＥＴ１の製造方法について説明する。実施の形態３に係るＭＯＳＦＥＴ１の製造方法は、熱エッチング用のマスクを保護層として利用する点において実施の形態１に係るＭＯＳＦＥＴ１の製造方法と異なっており、その他は実施の形態１に係るＭＯＳＦＥＴ１の製造方法とほぼ同じである。そのため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６６】
まず、実施の形態１で説明した方法により、炭化珪素基板を準備する工程（Ｓ１０：図３）が実施される。次に、保護層を形成する工程（Ｓ３０：図３）が実施される。
【００６７】
図６に示されるように、保護層を形成する工程においては、熱エッチング工程におけるマスクとして機能する保護層を含むマスク層４０が第１主面１０ａ上に形成される。マスク層４０は、第１主面１０ａにおいて、ソース領域１４およびコンタクト領域１８を覆うように形成される。マスク層４０には開口部ＯＰが形成されており、ソース領域１４の一部は、開口部ＯＰに露出している。
【００６８】
次に、保護層を含むマスク層４０をマスクとして炭化珪素基板に対して熱エッチングを行う工程が実施される。図７に示されるように、保護層４０ａを含むマスク層４０を用いて熱エッチングが行われることにより、炭化珪素基板１０の第１主面１０ａにトレンチＴＲが形成される。トレンチＴＲは、ソース領域１４およびボディ領域１３を貫通してドリフト領域１２に至る側部ＳＷと、ドリフト領域１２に位置する底部ＢＴとにより規定されている。熱エッチングを行う工程後、マスク層４０は、第１主面１０ａ上からトレンチＴＲの側部ＳＷ上に張り出すように残される（図７参照）。マスク層４０は、保護層４０ａと、保護層４０ａと接する張り出し部４０ｂとを有する。次に、保護層４０ａがソース領域１４およびコンタクト領域１８を覆った状態を維持しながら、張り出し部４０ｂがエッチングなど任意の方法により除去される（図１６参照）。
【００６９】
次に、酸化膜を形成する工程（Ｓ４０：図３）が実施される。図１７に示されるように、保護層４０ａが第１主面１０ａにおいてソース領域１４およびコンタクト領域１８を覆った状態で、酸素雰囲気中において、炭化珪素基板１０が加熱される。これにより、第１主面１０ａと、トレンチＴＲの側部ＳＷと、底部ＢＴが熱酸化されることにより、側部ＳＷと、底部ＢＴと、第３主面１０ｃとに接する酸化膜３が形成される。酸化膜３および保護層４０ａは、ゲート絶縁膜１５を構成する。
【００７０】
実施の形態３に係るＭＯＳＦＥＴ１の製造方法によれば、トレンチＴＲを形成する工程は、保護層２をマスクとして炭化珪素基板１０に対して熱エッチングを行う工程を含んでいる。これにより、マスクを除去する工程を省略することができるので、製造工程が簡略化される。
【００７１】
なお上記各実施の形態では、炭化珪素半導体装置としてトレンチ型ＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、平面型ＭＯＳＦＥＴであってもよい。図１８に示されるように、平面型ＭＯＳＦＥＴ１は、第３主面１０ａに設けられたトレンチＴＲ（図１参照）を有していない。ゲート絶縁膜１５の第１絶縁膜３は、第３主面１０ｃにおいて、ソース領域１４とボディ領域１３とドリフト領域１２とに接している。第２絶縁膜２は、第１絶縁膜３上に設けられ、ソース領域１４とボディ領域１３とドリフト領域１２とに対面している。ゲート電極２７は、第３主面１０ｃに対面して設けられている。なお、他の構成は、トレンチ型ＭＯＳＦＥＴ（図１）とほぼ同様であるため、同一または相当する部分には同一の参照番号を付し、その説明は省略する。
【００７２】
炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であってもよい。また上記各実施の形態では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。炭化珪素半導体装置は、必ずしも炭化珪素単結晶基板を有する必要はなく、炭化珪素単結晶基板が省略されてもよい。
【００７３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７４】
１  ＭＯＳＦＥＴ（炭化珪素半導体装置）
２  保護層（第２絶縁膜）
３  酸化膜（第１絶縁膜）
１０  炭化珪素基板
１０ａ  第１主面
１０ｂ  第２主面
１０ｃ  第３主面
１１  炭化珪素単結晶基板
１２  ドリフト領域（第１不純物領域）
１３  ボディ領域（第２不純物領域）
１４  ソース領域（第３不純物領域）
１５  ゲート絶縁膜
１６  ソース電極（電極）
１８  コンタクト領域（第４不純物領域）
１９  ソース配線
２０  ドレイン電極
２２  層間絶縁膜
２４  炭化珪素エピタキシャル層
２７  ゲート電極
４０  マスク層
４０ａ  保護層
４０ｂ  張り出し部
４１  イオン注入マスク
ＢＴ  底部
ＣＨ  チャネル領域
ＯＰ  開口部
ＳＷ  側部
ＴＲ  トレンチ
【図１】
2016143788.tif 000003
【図２】
2016143788.tif 000004
【図３】
2016143788.tif 000005
【図４】
2016143788.tif 000006
【図５】
2016143788.tif 000007
【図６】
2016143788.tif 000008
【図７】
2016143788.tif 000009
【図８】
2016143788.tif 000010
【図９】
2016143788.tif 000011
【図１０】
2016143788.tif 000012
【図１１】
2016143788.tif 000013
【図１２】
2016143788.tif 000014
【図１３】
2016143788.tif 000015
【図１４】
2016143788.tif 000016
【図１５】
2016143788.tif 000017
【図１６】
2016143788.tif 000018
【図１７】
2016143788.tif 000019
【図１８】
2016143788.tif 000020
【図１９】
2016143788.tif 000021