(57)【要約】      （修正有）【課題】極性反転駆動により使用される電圧振幅をより低減することができる液晶表示装置を提供する。【解決手段】液晶表示装置は、表示パネル及び制御回路を備える。表示パネルは、液晶素子及びスイッチング素子を各々が備える複数の画素を備える。液晶素子は、誘電異方性を有する液晶層と、液晶層を挟む共通電極及び画素電極とを備える。スイッチング素子のドレインは画素電極に接続され、ゲートは走査線に接続され、ソースは信号線に接続される。制御回路は、信号線に印加されるソース電圧が反転される第１タイミングと、共通電極に印加される共通電圧が反転される第２タイミングとの間に、スイッチング素子をオンさせる。【選択図】図４
2016080794.tif 000002
【特許請求の範囲】
【請求項１】
液晶素子及びスイッチング素子を各々が備える複数の画素を備え、前記液晶素子は、誘電異方性を有する液晶層と、前記液晶層を挟む共通電極及び画素電極とを備え、前記スイッチング素子のドレインは、前記画素電極に接続される、表示パネルと、
前記スイッチング素子のゲートに接続された走査線と、
前記スイッチング素子のソースに接続された信号線と、
前記信号線に印加されるソース電圧が反転される第１タイミングと、前記共通電極に印加される共通電圧が反転される第２タイミングとの間に、前記スイッチング素子をオンさせる制御回路と、
を具備することを特徴とする液晶表示装置。
【請求項２】
前記制御回路は、前記画素電極の電荷を放電する際に、前記表示パネルに配設された複数の走査線を同時に選択することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御回路は、前記画素電極の電荷を放電する際に、前記表示パネルに配設された複数の走査線を線順次に選択することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記制御回路は、前記第２タイミングの後に、前記スイッチング素子をオンさせることにより、前記画素電極に前記ソース電圧を書き込むことを特徴とする請求項１乃至３のいずれかに記載の液晶表示装置。
【請求項５】
前記表示パネルに光を照射するバックライトをさらに具備し、
前記制御回路は、前記画素電極に前記ソース電圧を書き込む間、前記バックライトを消灯することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記スイッチング素子は、単結晶シリコンを用いて形成されることを特徴とする請求項１乃至５のいずれかに記載の液晶表示装置。
【請求項７】
前記制御回路は、極性反転を複数フレーム毎に行うことを特徴とする請求項１乃至６のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶は様々なディスプレイに用いられるようになっており、主に使用されている液晶は、その汎用性の高さからネマティック系液晶である。一般的なネマティック液晶は、十分な表示特性を得られるように電圧を印加する場合、要求される液晶電圧は３〜５Ｖ程度である。
【０００３】
また、液晶ディスプレイは、駆動時の直流電圧成分のアンバランスから引き起こされる焼き付きを回避するために、一般的には極性反転駆動を行っている。しかし、一般的な極性反転駆動を用いる場合、液晶を駆動するために使用される電圧の振幅が大きくなってしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−６６９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、極性反転駆動により使用される電圧振幅をより低減することが可能な液晶表示装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る液晶表示装置は、液晶素子及びスイッチング素子を各々が備える複数の画素を備え、前記液晶素子は、誘電異方性を有する液晶層と、前記液晶層を挟む共通電極及び画素電極とを備え、前記スイッチング素子のドレインは、前記画素電極に接続される、表示パネルと、前記スイッチング素子のゲートに接続された走査線と、前記スイッチング素子のソースに接続された信号線と、前記信号線に印加されるソース電圧が反転される第１タイミングと、前記共通電極に印加される共通電圧が反転される第２タイミングとの間に、前記スイッチング素子をオンさせる制御回路とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、極性反転駆動により使用される電圧振幅をより低減することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る液晶表示装置のブロック図。
【図２】表示パネルに含まれる画素の回路図。
【図３】表示パネルの断面図。
【図４】第１実施形態に係る液晶表示装置の動作を説明するタイミングチャート。
【図５】最終ラインにおける液晶表示装置の動作を説明するタイミングチャート。
【図６】比較例に係る駆動方法を説明するタイミングチャート。
【図７】他の比較例に係る駆動方法を説明するタイミングチャート。
【図８】第１ライン及び最終ラインのタイミングを比較する図。
【図９】本発明の第２実施形態に係る液晶表示装置の動作を説明するタイミングチャート。
【図１０】本発明の第３実施形態に係る液晶表示装置の動作を説明するタイミングチャート。
【図１１】グラデーション表示を説明する平面図。
【図１２】本発明の第４実施形態に係る液晶表示装置の動作を説明するタイミングチャート。
【図１３】第４実施形態の変形例に係る液晶表示装置の動作を説明するタイミングチャート。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。
【００１０】
［第１実施形態］
［１］液晶表示装置の全体構成
図１は、本発明の第１実施形態に係る液晶表示装置１０のブロック図である。液晶表示装置１０は、表示パネル１１、バックライト（照明装置）１２、走査ドライバ（走査線駆動回路）１３、信号ドライバ（信号線駆動回路）１４、共通電圧供給回路１５、電圧発生回路１６、及び制御回路１７を備える。
【００１１】
表示パネル１１は、複数の画素がマトリクス状に配列された画素アレイを備える。表示パネル１１には、それぞれがロウ方向（Ｘ方向）に延びる複数の走査線ＧＬと、それぞれがカラム方向（Ｙ方向）に延びる複数の信号線ＳＬとが配設される。走査線ＧＬと信号線ＳＬとの交差領域には、画素が配置される。
【００１２】
バックライト１２は、表示パネル１１の背面に光を照射する面光源である。バックライト１２としては、例えば、直下型又はサイドライト型（エッジライト型）のＬＥＤバックライトが用いられる。
【００１３】
走査ドライバ１３は、複数の走査線ＧＬに接続される。走査ドライバ１３は、制御回路１７から送られる垂直制御信号に基づいて、画素に含まれるスイッチング素子をオン／オフするための走査信号を表示パネル１１に送る。
【００１４】
信号ドライバ１４は、複数の信号線ＳＬに接続される。信号ドライバ１４は、制御回路１７から水平制御信号、及び表示データを受ける。信号ドライバ１４は、水平制御信号に基づいて、表示データに対応する階調信号（駆動電圧）を表示パネル１１に送る。
【００１５】
共通電圧供給回路１５は、共通電圧Ｖｃｏｍを生成してこれを表示パネル１１に供給する。電圧発生回路１６は、液晶表示装置１０の動作に必要な各種電圧を生成して各回路に供給する。
【００１６】
制御回路１７は、外部から画像データを受ける。制御回路１７は、画像データに基づいて、各種制御信号を各回路に送る。
【００１７】
［１−１］画素の構成
次に、表示パネル１１に含まれる画素の構成について説明する。図２は、画素２０の回路図である。図２では、４つの画素を抽出して示している。
【００１８】
画素２０は、スイッチング素子２１、液晶容量（液晶素子）Ｃｌｃ、及び蓄積容量Ｃｓを備える。スイッチング素子２１としては、例えばＴＦＴ（Thin Film Transistor）が用いられ、またｎチャネルＴＦＴが用いられる。
【００１９】
ＴＦＴ２１のソースは、信号線ＳＬに電気的に接続される。ＴＦＴ２１のゲートは、走査線ＧＬに電気的に接続される。ＴＦＴ２１のドレインは、液晶容量Ｃｌｃに電気的に接続される。液晶素子としての液晶容量Ｃｌｃは、画素電極と、共通電極と、これらに挟まれた液晶層とにより構成される。
【００２０】
蓄積容量Ｃｓは、液晶容量Ｃｌｃに並列接続される。蓄積容量Ｃｓは、画素電極に生じる電位変動を抑制するとともに、画素電極に印加された駆動電圧を次の信号に対応する駆動電圧が印加されるまでの間保持する機能を有する。蓄積容量Ｃｓは、画素電極と、蓄積電極（蓄積容量線）と、これらに挟まれた絶縁膜とにより構成される。共通電極及び蓄積電極には、共通電圧供給回路１５により共通電圧Ｖｃｏｍが印加される。
【００２１】
［１−２］表示パネル１１の構成
次に、表示パネル１１の構成の一例について説明する。図３は、表示パネル１１の断面図である。
【００２２】
表示パネル１１は、ＴＦＴ及び画素電極等が形成されるＴＦＴ基板３１と、カラーフィルター及び共通電極等が形成されかつＴＦＴ基板３１に対向配置されるカラーフィルター基板（ＣＦ基板）３２と、ＴＦＴ基板３１及びＣＦ基板３２間に挟持された液晶層３３とを備える。ＴＦＴ基板３１及びＣＦ基板３２の各々は、透明基板（例えば、ガラス基板）から構成される。ＣＦ基板３２は、バックライト１２に対向配置され、バックライト１２からの照明光は、ＣＦ基板３２側から表示パネル１１に入射する。ＴＦＴ基板３１のバックライト１２とは反対側の面が表示パネル１１の表示面である。
【００２３】
液晶層３３は、ＴＦＴ基板３１及びＣＦ基板３２間を貼り合わせるシール材（図示せず）によって封入された液晶材料により構成される。液晶材料は、ＴＦＴ基板３１及びＣＦ基板３２間に印加された電界に応じて液晶分子の配向が操作されて光学特性が変化する。また、液晶層３３は、誘電異方性を有する液晶分子を備えた液晶層から構成され、例えば、ネマティック液晶から構成される。ネマティック液晶の液晶分子は、外部電界に応じて電気分極が生じる。液晶モードとしては、例えばＶＡ（Vertical Alignment）モードが用いられるが、勿論、ＴＮ（Twisted Nematic）モードやホモジニアスモードなど他の液晶モードであってもよい。
【００２４】
ＴＦＴ基板３１の液晶層３３側には、複数のＴＦＴ２１が設けられる。ＴＦＴ２１は、走査線ＧＬに電気的に接続されるゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層（例えばアモルファスシリコン層）と、半導体層上に離間して設けられたソース電極及びドレイン電極とを備える。ソース電極は、信号線ＳＬに電気的に接続される。
【００２５】
ＴＦＴ２１上には、絶縁層３４が設けられる。絶縁層３４上には、複数の画素電極３５が設けられる。絶縁層３４内かつＴＦＴ２１のドレイン電極上には、画素電極３５に電気的に接続されたコンタクトプラグ３６が設けられる。
【００２６】
ＣＦ基板３２の液晶層３３側には、カラーフィルター３７が設けられる。カラーフィルター３７は、複数の着色フィルター（着色部材）を備え、具体的には、複数の赤フィルター３７−Ｒ、複数の緑フィルター３７−Ｇ、及び複数の青フィルター３７−Ｂを備える。一般的なカラーフィルターは光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）で構成される。隣接したＲ、Ｇ、Ｂの三色のセットが表示の単位（画素）となっており、１つの画素中のＲ、Ｇ、Ｂのいずれか単色の部分はサブピクセル（サブ画素）と呼ばれる最小駆動単位である。ＴＦＴ２１及び画素電極３５は、サブピクセルごとに設けられる。以下の説明では、画素とサブ画素との区別が特に必要な場合を除き、サブ画素を画素と呼ぶものとする。
【００２７】
赤フィルター３７−Ｒ、緑フィルター３７−Ｇ、及び青フィルター３７−Ｂの境界部分、及び画素（サブピクセル）の境界部分には、遮光用のブラックマトリクス（遮光膜）ＢＭが設けられる。すなわち、ブラックマトリクスＢＭは、網目状に形成される。ブラックマトリクスＢＭは、例えば、着色部材間の不要な光を遮蔽し、コントラストを向上させるために設けられる。
【００２８】
カラーフィルター３７及びブラックマトリクスＢＭ上には、共通電極３８が設けられる。共通電極３８は、表示パネル１１の表示領域全体に平面状に形成される。
【００２９】
円偏光板３９、４０は、ＴＦＴ基板３１及びＣＦ基板３２を挟むように設けられる。円偏光板３９、４０はそれぞれ、直線偏光子と１／４波長板とから構成される。
【００３０】
画素電極３５、コンタクトプラグ３６、及び共通電極３８は、透明電極から構成され、例えばＩＴＯ（インジウム錫酸化物）が用いられる。絶縁層３４としては、透明な絶縁材料が用いられ、例えば、シリコン窒化物（ＳｉＮ）が用いられる。
【００３１】
［２］動作
次に、上記のように構成された液晶表示装置１０の動作について説明する。図４は、液晶表示装置１０の動作を説明するタイミングチャートである。図４に示した“ソース”は、信号線ＳＬに印加される駆動電圧（ソース電圧）であり、“コモン”は、共通電圧供給から供給される共通電圧Ｖｃｏｍ、“ゲート”は、走査線ＧＬに印加されるゲート電圧、“画素”は、画素電極に印加される電圧（画素電極電圧）を示している。
【００３２】
一般的なネマティック液晶では、十分な表示特性を得るために要求される液晶電圧（以下、Ｖｌｃｄ_ｍａｘと言う）は３〜５Ｖ程度である。なお、液晶電圧とは、ある画素において、共通電極と画素電極とに挟まれた液晶に印加される電圧を意味する。実際には、液晶電圧は、階調信号に応じて変化するが、本実施形態では、液晶電圧Ｖｌｃｄが一定（例えばＶｌｃｄ_ｍａｘ）であるものとする。また、本実施形態では、フレーム（単位画像）を単位として極性を反転するフレーム反転駆動を例に挙げて説明する。また、本実施形態では、簡略化のために、フィードスルー電圧は除外している（フィードスルー電圧＝０Ｖとしている）。
【００３３】
まず、あるフレームにおいて、全ての画素の電圧書き込みが完了する。例えば、当該フレームでは、共通電圧Ｖｃｏｍ＝０Ｖであるものとする。続いて、時間ｔ１において、信号ドライバ１４は、全ての信号線ＳＬの電圧を反転する。図４の例では、信号ドライバ１４は、全ての信号線ＳＬの電圧を、電圧Ｖｌｃｄから０Ｖに遷移させる。
【００３４】
続いて、時間ｔ２において、走査ドライバ１３は、全ての走査線ＧＬを、例えば同時にゲート電圧Ｖｇ２からゲート電圧Ｖｇ１に遷移させる。ゲート電圧Ｖｇ１は、ＴＦＴ２１をオンさせるための電圧であり、電圧Ｖｌｃｄよりオンマージンだけ高い電圧である。ゲート電圧Ｖｇ２は、ＴＦＴ２１をオフさせるための電圧であり、０Ｖよりオフマージンだけ低い電圧である。これにより、全てのＴＦＴ２１がオンし、全ての画素電極に蓄積されている蓄積容量電荷、及び液晶容量電荷を放電させ、全ての画素の液晶電圧を０Ｖにする。
【００３５】
続いて、走査ドライバ１３は、全ての走査線ＧＬを、例えば同時にゲート電圧Ｖｇ１からゲート電圧Ｖｇ２に遷移させる。これにより、全てのＴＦＴ２１がオフする。ＴＦＴ２１をオンさせるパルス幅（ゲート選択期間）は、蓄積容量電荷、及び液晶容量電荷を放電させるのに必要な期間に設定される。ゲート選択期間は、１ｍｓ以下であり、例えば数十μｓ程度である。
【００３６】
この時、液晶の蓄積容量電荷は、電子分極のため非常に短時間で放電するが、液晶分子自体の応答動作は非常に遅いため、液晶分子自体は０Ｖの電圧配向に追従するまでには時間がかかる。ここで液晶電圧を０Ｖにして電荷を放電する目的は、あくまで液晶間に掛かる電圧を０Ｖにして短時間で液晶の電子分極を変化させることであり、液晶分子自体の物理応答を必要としている訳ではない。
【００３７】
続いて、時間ｔ３において、共通電圧供給回路１５は、共通電圧Ｖｃｏｍを反転する。図４の例では、共通電圧供給回路１５は、共通電圧Ｖｃｏｍを、０Ｖから電圧Ｖｌｃｄに遷移させる。続いて、時間ｔ４において、走査ドライバ１３は、第１ラインの走査線ＧＬを、ゲート電圧Ｖｇ２からゲート電圧Ｖｇ１に遷移させる。なお、ラインとは、１本の走査線ＧＬに接続された画素群を意味する。
【００３８】
これにより、第１ラインのＴＦＴ２１がオンし、第１ラインの画素電極がソース線ＳＬを介してソース電圧に設定される。図４の例では、第１ラインの画素電極は、ソース線ＳＬを介して０Ｖに設定される。その際に、共通電圧Ｖｃｏｍの変動分だけ画素電極電位は追従して変動するが、画素電極電位は変動前には共通電圧Ｖｃｏｍのレベルにあるため、変動後も共通電圧Ｖｃｏｍのレベルに戻る。
【００３９】
続いて、第１ラインと同様に、第２ラインから最終ラインの書き込みが順に行われる。図５は、最終ラインのタイミングチャートである。その後、次フレームの書き込みが開始される。
【００４０】
［３］比較例
次に、比較例の駆動方法について説明する。  
図６は、比較例に係る駆動方法を説明するタイミングチャートである。図６の比較例は、コモン直流駆動方法を示している。
【００４１】
図６の比較例は、共通電圧Ｖｃｏｍを直流（０Ｖ）にすることで、コモンによる画素電極電圧の変動が発生しないこと、及び、信号線ごとに極性反転を切り替えられることなどの特徴がある。しかしながら、図６の比較例では、信号線（ソース）の必要電圧振幅は、極性反転を行うためにはＶｌｃｄ_ｍａｘの２倍以上が必要となる。また、走査線（ゲート）の必要電圧振幅は、２Ｖｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧が必要となる。
【００４２】
これに対して、本実施形態の駆動方法によれば、図６の比較例に比べて、ソースの必要電圧振幅をＶｌｃｄ_ｍａｘに低減でき、また、ゲートの必要電圧振幅をＶｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧に低減できる。
【００４３】
図７は、他の比較例に係る駆動方法を説明するタイミングチャートである。図７の比較例は、コモン反転駆動方法を示している。
【００４４】
図７の比較例は、ソースの反転タイミングでコモンも反転させることで、画素電極電圧の極性を反転させている。図７の比較例では、図６の比較例と比べて、ソース及びコモンの必要電圧振幅をＶｌｃｄ_ｍａｘに抑えることができる。しかし、コモンが反転するタイミングで、蓄積容量で電圧を保持している画素電極電圧はコモンに追従して変動するため、ゲートの必要電圧振幅は、コモン直流駆動方法の場合と変わらない。
【００４５】
これに対して、本実施形態の駆動方法によれば、図７の比較例に比べて、ゲートの必要電圧振幅をＶｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧に低減できる。
【００４６】
［４］効果
以上詳述したように第１実施形態では、液晶表示装置１０は、液晶素子Ｃｌｃ及びスイッチング素子２１を各々が備える複数の画素を備える表示パネル１１と、表示パネル１１を極性反転駆動する制御回路１７とを備える。スイッチング素子２１のドレインは、画素電極３５に接続され、スイッチング素子２１のゲートは、走査線ＧＬに接続され、スイッチング素子２１のソースは、信号線に接続される。そして、制御回路１７は、信号線ＳＬに印加されるソース電圧が反転される第１タイミングと、共通電極３８に印加される共通電圧Ｖｃｏｍが反転される第２タイミングとの間に、スイッチング素子２１をオンさせ、画素電極３５に蓄積された電荷を放電させる（画素電極３５及び共通電極３８間の電圧差を概略ゼロにする）。そして、第２タイミングの後に、制御回路１７は、画素電極３５にソース電圧を書き込むようにしている。
【００４７】
従って第１実施形態によれば、共通電圧Ｖｃｏｍの反転に追従して変動する画素電極電圧（画素電極３５の電圧）の振幅をＶｌｃｄ_ｍａｘに低減できる。これにより、ゲートに要求される必要電圧振幅を低減できる。具体的には、ゲートの必要電圧振幅をＶｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧に低減できる。結果として、極性反転駆動により使用される電圧振幅をより低減することができる。
【００４８】
また、ゲートの必要電圧振幅を低減することで、スイッチング素子２１に要求されるゲート電圧を低減できる。これにより、スイッチング素子２１の耐圧を低減させることができるため、プロセスの簡素化、製造コストの低減、及び消費電力の低減が可能となる。
【００４９】
［第２実施形態］
従来の駆動方法は、画素の開口率を大きくするために極力トランジスタのサイズを縮小し、その中で最大限にトランジスタのモビリティ特性を得るために、１フレームの中でゲート選択期間を最大限に長く取っている。また、ゲート選択期間を最大限に長く取ることで、ソースの駆動周波数を極力小さく抑えられるという利点もある。
【００５０】
図８は、第１ライン及び最終ラインのタイミングを比較する図である。図８の実線がゲートの波形、図８の破線が画素電極の波形である。第１実施形態の駆動方法において、仮に上記のようにゲート選択期間を最大限に取った場合、図８に示すように、第１ラインに近い画素ほど液晶に電圧Ｖｌｃｄ_ｍａｘが印加される期間が長くなるため、実効的に（すなわちフレーム内で平均化した場合に）液晶電圧は所望の電圧に近づく。しかし、最終ラインに近い画素は、本来のソース電圧を書き込んだ後にすぐ放電されてしまうため、液晶に電圧Ｖｌｃｄ_ｍａｘが印加される期間に対する０Ｖが印加される期間の比率が大きくなり、実効的に液晶電圧は０Ｖに近づいてしまう。このため、液晶層が所望の配向状態を得られなくなる。
【００５１】
そこで、第２実施形態では、画素電極へのソース電圧の書き込みを高速に行うことで、全ゲートの選択期間を１フレーム内の極力短い期間で完了させるようにしている。すなわち、１ラインあたりのゲート選択期間を極力短くするようにしている。
【００５２】
図９は、本発明の第２実施形態に係る液晶表示装置１０の動作を説明するタイミングチャートである。図９には、第１ライン及び最終ラインのタイミングチャートを載せている。図９の実線がゲートの波形、図９の破線が画素電極の波形である。
【００５３】
走査ドライバ１３は、時間ｔ２において、全ての画素電極に蓄積されている蓄積容量電荷、及び液晶容量電荷を放電させるために、全ての走査線ＧＬにゲート電圧Ｖｇ１を印加する。全ての画素を放電するためのパルス幅は、第１実施形態と同じである。
【００５４】
続いて、走査ドライバ１３は、全ての走査線ＧＬに線順次にパルス状のゲート電圧Ｖｇ１を印加することで、第１ラインから最終ラインまでを線順次に選択する。この時、走査ドライバ１３は、各ラインを選択するためのゲート選択期間を極力短くする。
【００５５】
第２実施形態によれば、全ゲート選択期間を短くすることができる。これにより、最終ラインに近い画素において液晶に電圧Ｖｌｃｄ_ｍａｘが印加されている期間を長くすることができる。すなわち、最終ラインの画素において、液晶に電圧Ｖｌｃｄ_ｍａｘが印加される期間の比率を大きくすることができる。これにより、最終ラインに近い画素において、液晶の配向状態を向上できる。この結果、表示コントラストの低下を抑制することができる。
【００５６】
なお、第２実施形態では、ゲート選択期間を極力短くするために、動作の速い、すなわち、よりモビリティ特性の高いトランジスタを用いることが望ましい。よりモビリティ特性の高いトランジスタとしては、単結晶シリコンを用いて形成されたトランジスタが挙げられる。
【００５７】
［第３実施形態］
液晶の応答性がどの階調からどの階調へ変化しても、応答速度に差がないものと仮定する。バックライトが常時点灯であれば、本実施形態の駆動方法にて駆動された表示パネルの表示は、液晶に印加される実効的な電圧が所望の電圧（ここではＶｌｃｄ_ｍａｘ）と０Ｖとのデューティー比として考えた場合に近似される。しかし、実際には液晶の応答性は階調によって大きく異なるため、一概には前述の通りにはならないものの、実効的な液晶電圧は、０Ｖを保持している期間分だけ所望の電圧から低下することになる。これにより、表示コントラストが低下してしまう。
【００５８】
この表示コントラストの低下を抑制する手法として、第２実施形態のように全ゲート選択期間を極力短い時間で完了させることが望ましい。例えば、全ゲート選択期間が１フレームの期間の１％程度であれば、実際に表示パネルとして視認される際の液晶電圧への影響度は１％程度に近似され、ほとんど影響を感じないものとなる。しかしながら、１フレームの期間のうち全ゲート選択期間が占める割合が大きくなると、表示コントラストが低下してしまう。
【００５９】
第３実施形態は、表示コントラストの低下を抑制するための実施例である。第３実施形態では、液晶電圧＝０Ｖである期間の一部もしくは全てを含む期間と、さらにこの期間の後の一定期間とでバックライトを消灯させることで、表示コントラストの低下を抑制するようにしている。
【００６０】
図１０は、本発明の第３実施形態に係る液晶表示装置１０の動作を説明するタイミングチャートである。
【００６１】
図１０に示した液晶電圧＝０Ｖである期間は、全画素の放電開始から全画素の電圧書き込みが完了するまでの期間を意味している。制御回路１７は、１フレーム期間のうち、液晶電圧＝０Ｖである期間を含む所定期間で、バックライト１２を消灯し、当該所定期間が過ぎた後に、バックライト１２を点灯する。このようなバックライト１２の制御により、所望の液晶配向が得られていない期間は、表示として使用されない。これにより、表示コントラストの低下を抑制することができる。
【００６２】
その他の表示コントラストの低下を抑制する手法として、極性反転周期を長くすることが挙げられる。本実施形態の駆動方法における放電動作は、共通電圧の極性反転の直前に行われる。よって、複数フレーム（例えば３フレーム）に一度極性反転を行うのであれば、放電動作も３フレームに一度行えば良い。このような駆動方法にすることで、液晶電圧＝０Ｖである期間が減少し、実効的な液晶電圧が所望の電圧となる期間を長くすることができる。これにより、表示コントラストの低下を抑制することができる。
【００６３】
また、本実施形態では、全ての画素に蓄積された電荷の放電動作は、全ての走査線ＧＬを同時に選択して行われる。この場合、バックライト１２を常時点灯すると、前段部のラインと後段部のラインとでは液晶電圧＝０Ｖである期間に差が生じるため、表示パネルの表示は、図１１に示すように、列方向に沿ってグラデーションがかかってしまう。これを回避する手法として、図１０のように、バックライトをパルス点灯させることでグラデーション表示を回避することが可能である。
【００６４】
なお、本実施形態では、図１０に示した液晶電圧＝０Ｖである期間を含む期間でバックライトを消灯しているが、図１０に示した液晶電圧＝０Ｖである期間の一部の期間でバックライトを消灯し、その他の期間でバックライトを点灯するようにしても良い。この場合でも、表示コントラストの低下を抑制することができる。
【００６５】
［第４実施形態］
第４実施形態は、グラデーション表示を抑制するための実施例であり、画素を放電する処理を第１ラインから最終ラインまで線順次に行うようにしている。
【００６６】
図１２は、本発明の第４実施形態に係る液晶表示装置１０の動作を説明するタイミングチャートである。
【００６７】
走査ドライバ１３は、時間ｔ２において、第１ラインの走査線ＧＬを、ゲート電圧Ｖｇ２からゲート電圧Ｖｇ１に遷移させる。これにより、第１ラインのＴＦＴ２１がオンし、第１ラインの画素電極に蓄積されている蓄積容量電荷、及び液晶容量電荷を放電させ、第１ラインの画素の液晶電圧を０Ｖにする。同様に、走査ドライバ１３は、第２ラインから最終ラインまでの走査線ＧＬを線順次に活性化する。続いて、前述した実施形態と同様に、第１ラインから最終ラインまで線順次に、画素電極に電圧書き込みを行う。
【００６８】
第４実施形態では、全てのラインにおいて、放電と書き込みとの間隔を同じにすることができるため、液晶電圧＝０Ｖ（又は液晶電圧＝Ｖｌｃｄ_ｍａｘ）の期間を全てのラインで同じにすることができる。これにより、グラデーション表示を抑制することができる。
【００６９】
（変形例）
バックライトを常時点灯させた場合、液晶電圧＝０Ｖの期間が一定期間生じているため、所望の表示特性に比べて表示コントラストが低下してしまう。これを回避する手法として、バックライトをパルス点灯させることで表示コントラストを改善させることが可能である。
【００７０】
図１３は、第４実施形態の変形例に係る液晶表示装置１０の動作を説明するタイミングチャートである。
【００７１】
制御回路１７は、１フレーム期間のうち、液晶電圧＝０Ｖである期間を含む所定期間で、バックライト１２を消灯し、当該所定期間が過ぎた後に、バックライト１２を点灯する。このようなバックライト１２の制御により、表示コントラストの低下を抑制することができる。
【００７２】
本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。
【符号の説明】
【００７３】
１０…液晶表示装置、１１…表示パネル、１２…バックライト、１３…走査ドライバ、１４…信号ドライバ、１５…共通電圧供給回路、１６…電圧発生回路、１７…制御回路、２０…画素、２１…スイッチング素子、３１，３２…基板、３３…液晶層、３４…絶縁層、３５…画素電極、３６…コンタクトプラグ、３７…カラーフィルター、３８…共通電極、３９，４０…円偏光板。
【図１】
2016080794.tif 000003
【図２】
2016080794.tif 000004
【図３】
2016080794.tif 000005
【図４】
2016080794.tif 000006
【図５】
2016080794.tif 000007
【図６】
2016080794.tif 000008
【図７】
2016080794.tif 000009
【図８】
2016080794.tif 000010
【図９】
2016080794.tif 000011
【図１０】
2016080794.tif 000012
【図１２】
2016080794.tif 000013
【図１３】
2016080794.tif 000014
【図１１】
2016080794.tif 000015