(57)【要約】      （修正有）【課題】オフ状態におけるリーク電流を低減し、リセット時の絶縁破壊電圧を改善した抵抗変化素子を提供する。【解決手段】第１電極１、第２電極２、第１電極及び第２電極間に設けられた抵抗変化層３を有する抵抗変化素子である。抵抗変化層３は、第１電極１と接するバッファ層４と第２電極２と接する固体電解質層５とで構成される。第１電極１は、銅を含む構成であり、第１電極及び第２電極間に電圧が印加されると、銅をイオン化して、バッファ層及び固体電解質層内に注入する。バッファ層４は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、第１電極に近い方から順に第１金属酸化物層６及び第２金属酸化物層７が設けられた構成であり、第２金属酸化物層７は不動態層である。【選択図】図１
2016192510.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、第２電極と、該第１電極および第２電極間に設けられた抵抗変化層とを有する抵抗変化素子であって、
前記抵抗変化層は、前記第１電極と接するバッファ層と、前記第２電極と接する固体電解質層とで構成され、
前記第１電極は、銅を含む構成であり、該第１電極および第２電極間に電圧が印加されると、銅をイオン化して前記バッファ層および前記固体電解質層内に注入し、
前記バッファ層は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、前記第１電極に近い方から順に第１金属酸化物層および第２金属酸化物層が設けられた構成であり、
前記第２金属酸化物層は不動態層である、抵抗変化素子。
【請求項２】
請求項１に記載の抵抗変化素子において、
前記第２金属酸化物層はＡｌ、ＮｂおよびＴａのうち少なくとも１つを含む酸化物で構成されている、抵抗変化素子。
【請求項３】
請求項２に記載の抵抗変化素子において、
前記第２金属酸化物層はＡｌＯｘ１、ＮｂＯｘ２、ＴａＯｘ３の少なくとも１つを含み、ｘ１は１．３≦ｘ１≦１．５を満たし、ｘ２は１．８≦ｘ２≦２．５を満たし、ｘ３は１．８≦ｘ３≦２．５を満たす、抵抗変化素子。
【請求項４】
請求項３に記載の抵抗変化素子において、
前記第１金属酸化物層はＴｉ、Ｚｒ、Ｈｆのうち少なくとも１つを含む酸化物で構成されている、抵抗変化素子。
【請求項５】
請求項４に記載の抵抗変化素子において、
前記第１金属酸化物層は、ＴｉＯｙ１、ＺｒＯｙ２、ＨｆＯｙ３の少なくとも１つを含み、ｙ１は１．５≦ｙ１≦２．０を満たし、ｙ２は１．５≦ｙ２≦２．０を満たし、ｙ３は１．５≦ｙ３≦２．０を満たす、抵抗変化素子。
【請求項６】
請求項１から５のいずれか１項に記載の抵抗変化素子において、
前記第１電極が前記第１金属酸化物層と接する面に、前記第１金属酸化物層に含まれる金属と銅とを含む合金が設けられている、抵抗変化素子。
【請求項７】
請求項１から６のいずれか１項に記載の抵抗変化素子において、
前記第２金属酸化物層と前記固体電解質層との間に第３金属酸化物層がさらに設けられ、
前記第１金属酸化物層および前記第３金属酸化物層は同一の金属元素を含む、抵抗変化素子。
【請求項８】
請求項１から７のいずれか１項に記載の抵抗変化素子において、
前記第１電極と前記第１金属酸化物層との間に、開口部を有する絶縁性バリア膜がさらに設けられ、
前記第１電極は、銅配線を兼ねる銅電極であり、前記開口部を介して前記第１金属酸化物層と接している、抵抗変化素子。
【請求項９】
請求項１から８のいずれか１項に記載の抵抗変化素子において、
前記第１金属酸化物層の膜厚は１．０ｎｍ以下であり、前記第２金属酸化物層の膜厚は０．８ｎｍ以下である、抵抗変化素子。
【請求項１０】
銅を含む第１電極を基板上に形成し、
前記第１電極の上面の一部を露出させる開口部を有する絶縁性バリア膜を前記第１電極の上に形成し、
前記開口部を含む前記絶縁性バリア膜上に第１の金属を含む膜である第１金属層と第２の金属を含む膜である第２金属層を順に堆積し、
前記第２金属層を堆積した後、大気暴露することなく前記第１金属層および前記第２金属層に酸化処理を行って、第１金属酸化物層および第２金属酸化物層を形成し、
前記酸化処理の後、減圧下、前記第２金属層の堆積温度よりも高い温度で加熱処理を行って、該第２金属酸化物層を不動態層に変換し、
前記第２金属酸化物層の上に固体電解質層および第２電極を順に形成する、抵抗変化素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子およびその形成方法に関するものである。
【背景技術】
【０００２】
半導体デバイス（特にシリコンデバイス）は、微細化（スケーリング則：Ｍｏｏｒｅの法則）によってデバイスの集積化・低電力化が進められ、３年４倍のペースで開発が進められてきた。近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格およびマスクセット価格）、およびデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
半導体装置上の銅多層配線構造の内部に形成される機能素子としては、例えば抵抗変化型不揮発素子（以下では、「抵抗変化素子」と称する）やキャパシタ（容量素子）等がある。
ロジックＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）上に混載するキャパシタとしては、エンベデッドＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）や、デカップリングキャパシタなどがある。これらのキャパシタを銅配線上に搭載することで、キャパシタの大容量化や小面積化を実現可能になる。
ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）と呼ばれるデバイスが開発されている。これは顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。プログラマブル素子として、抵抗変化素子等を配線接続部に介在させ、顧客自身が任意に配線の電気的接続をできるようにしたものである。このような半導体装置を用いることで、回路の自由度を向上させることができる。
【０００３】
抵抗変化素子とは、抵抗状態の変化によって情報を記憶する素子の総称であり、下部電極と上部電極によって抵抗変化層を挟んだ３層構造を有しており、両電極間に電圧を印加することで抵抗変化層の抵抗変化が生じる現象を利用している。抵抗変化素子としては、抵抗変化層として金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）や、固体電解質を用いた固体電解質スイッチ素子などがある。
固体電解質スイッチ素子の研究については、１９９０年代後半からいくつか報告されており、さまざまな固体電解質材料による抵抗変化現象が確認されている。例えば、非特許文献１および非特許文献２には、カルコゲナイド化合物を用いた抵抗変化現象が報告されている。
以下に、固体電解質スイッチ素子の構造およびスイッチング動作について簡単に説明する。
【０００４】
固体電解質スイッチ素子は、固体電解質層を２つの電極（下部電極および上部電極）で挟んだ構造を有している。ここで、２つの電極のうち一方は化学的に活性であり、電圧印加により容易に酸化および還元が可能な金属が用いられ、他方の電極には、化学的に不活性な金属材料が用いられる。
次に、固体電解質スイッチ素子の動作について説明する。ここでは、例として化学的に活性な電極を下部電極とする。
例えば、オフ状態（高抵抗状態）にある固体電解質スイッチ素子において、下部電極（化学的に活性な電極）を接地し、上部電極（化学的に不活性な電極）に負電圧を印加すると、下部電極を構成する金属原子がイオン化して固体電解質層中に溶出し、導電性を有する金属架橋が形成される。この固体電解質中に形成された金属架橋により両電極が電気的に接続されることで、スイッチがオン状態（低抵抗状態）に変化する。この電圧印加によってオフ状態からオン状態へ変化させる動作をセットと呼ぶ。
一方で上記オン状態において、下部電極を再び接地し、上部電極に正電圧を印加すると、上記金属架橋が溶解して金属原子が下部電極に引き戻され、両電極が電気的に絶縁されることで、スイッチが高抵抗のオフ状態に変化する。この正電圧印加によってオン状態からオフ状態へ変化させる動作をリセットと呼び、セットとリセットを合わせてプログラミングと呼ぶ。
このように固体電解質スイッチ素子はこのオン状態とオフ状態の間を不揮発で、かつ繰り返しプログラミング動作が可能であり、この特性を利用することで不揮発性メモリあるいは不揮発性スイッチへの応用が可能になる。
【０００５】
固体電解質を利用した記憶素子の一例が特許文献１に開示されている。特許文献１に開示された記憶素子は、下部電極と上部電極との間に、抵抗変化層およびイオン源層が積層された記憶層が設けられた構成である。この記憶素子の構成を上記の固体電解質スイッチ素子の構成と対比すると、抵抗変化層は固体電解質層に相当し、イオン源層は金属イオンを供給する電極に相当する。特許文献１に開示された記憶素子は、上記の固体電解質スイッチ素子と上下の構造が逆になった構成である。
【０００６】
固体電解質スイッチ素子の不揮発性メモリおよび不揮発性スイッチへの応用においては、オフ状態は、より低いリーク電流、すなわちより高抵抗であることが好ましい。したがって、オフ状態の高抵抗化を図るためには、一般的に、リセット動作時により高い正電圧を印加することが行われる。しかしながら、ある電圧以上の高いリセット電圧を印加すると固体電解質層内にて絶縁破壊を生じ、正常なオン状態よりも低抵抗の状態に遷移したままそれ以上抵抗変化を示さなくなる。この電圧を絶縁破壊電圧と呼ぶ。したがって、絶縁破壊電圧が高くなるように素子を設計し、製造することで、高いリセット電圧を印加でき、より高抵抗のオフ状態が得られる。
【０００７】
これらを半導体装置上の銅多層配線内部に形成する手法について知られている。例えば、特許文献２および特許文献３には、ＣＭＯＳ基板上の銅多層配線構造の内部に設けられた２端子型固体電解質スイッチ素子と、その製造方法が開示されている。特許文献２および特許文献３には、ＣＭＯＳ基板上の銅多層配線構造の内部において、絶縁層の一部を開口加工して露出した銅配線そのものを、金属イオンを固体電解質中へ供給する活性電極として用いて２端子型固体電解質スイッチ素子を作製することが開示されている。
固体電解質スイッチ素子を製造するにあたり、下部電極として銅電極を用いる場合、銅電極表面が酸化すると、オフ状態におけるリーク電流ばらつきが増大する。さらに、リセット時の絶縁破壊電圧の低下を生じる。この課題を解決する方法が非特許文献３に開示されている。非特許文献３では、固体電解質スイッチ素子の積層において、下部電極である銅と固体電解質層の間に、銅表面の酸化を防止するため銅よりも酸化の自由エネルギーが負に大きい金属をバルブメタルとして堆積し、バルブメタルが酸化することで銅の酸化を抑制するバッファ構造を素子に設けることを提案している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−１８７９２５号公報
【特許文献２】特開２０１１−０９１３１７号公報
【特許文献３】国際公開第２０１０／０７９８１６号
【非特許文献】
【０００９】
【非特許文献１】Ｍ ． Ｎ． Ｋｏｚｉｃｋｉ， ｅｔ ａｌ．， "Ｉｎｆｏｒｍａｔｉｏｎ ｓｔｏｒａｇｅ ｕｓｉｎｇ ｎａｎｏｓｃａｌｅ ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ ｏｆ ｍｅｔａｌ ｉｎ ｓｏｌｉｄ ｅｌｅｃｔｒｏｌｙｔｅｓ"， Ｓｕｐｅｒｌａｔｔｉｃｅｓ ａｎｄ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ， Ｖｏｌ．３４，ｐ．４５９−４６５， ２００３
【非特許文献２】Ｒ． Ｗａｓｅｒ， ｅｔ ａｌ．， "Ｎａｎｏｉｏｎｉｃｓ−ｂａｓｅｄ ｒｅｓｉｓｔｉｖｅ ｓｗｉｔｃｈｉｎｇ ｍｅｍｏｒｉｅｓ"， Ｎａｔｕｒｅ Ｍａｔｅｒｉａｌｓ， Ｖｏｌ．６，ｐ．８３３−８４０，２００７
【非特許文献３】Ｍ． Ｔａｄａ， ｅｔ ａｌ．， "Ｉｍｐｒｏｖｅｄ ＯＮ−Ｓｔａｔｅ Ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ａｔｏｍ Ｓｗｉｔｃｈ  Ｕｓｉｎｇ  Ａｌｌｏｙ  Ｅｌｅｃｔｒｏｄｅｓ"， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ， ＶＯＬ． ６０， ＮＯ． １０, ｐ．３５３４−３５４０，２０１３
【発明の概要】
【発明が解決しようとする課題】
【００１０】
非特許文献３に開示された抵抗変化素子においては、バルブメタルが銅電極の表面の酸化を抑制するために好適に作用する。発明者らが大規模な抵抗変化素子アレイを用いて素子特性に関するばらつきを含めた詳細な検討を行ったところ、バッファ層を構成するバルブメタルの一部が酸化せずに金属成分として残留した場合に、リーク電流の増大が生じることが認められた。一方で、その課題を解決するために、バルブメタルを完全に酸化しようとすると、逆に銅電極の表面が酸化されてしまい、リセット時の絶縁破壊電圧が低下してしまうことがわかった。
【００１１】
本発明は上述したような技術が有する問題点を解決するためになされたものであり、オフ状態におけるリーク電流を低減するとともに、リセット時の絶縁破壊電圧を改善した抵抗変化素子およびその形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明の抵抗変化素子は、第１電極と、第２電極と、該第１電極および第２電極間に設けられた抵抗変化層とを有する抵抗変化素子であって、
前記抵抗変化層は、前記第１電極と接するバッファ層と、前記第２電極と接する固体電解質層とで構成され、
前記第１電極は、銅を含む構成であり、該第１電極および第２電極間に電圧が印加されると、銅をイオン化して前記バッファ層および前記固体電解質層内に注入し、
前記バッファ層は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、前記第１電極に近い方から順に第１金属酸化物層および第２金属酸化物層が設けられた構成であり、
前記第２金属酸化物層は不動態層である。
【００１３】
また、本発明の抵抗変化素子の形成方法は、
銅を含む第１電極を基板上に形成し、
前記第１電極の上面の一部を露出させる開口部を有する絶縁性バリア膜を前記第１電極の上に形成し、
前記開口部を含む前記絶縁性バリア膜上に第１の金属を含む膜である第１金属層と第２の金属を含む膜である第２金属層を順に堆積し、
前記第２金属層を堆積した後、大気暴露することなく前記第１金属層および前記第２金属層に酸化処理を行って、第１金属酸化物層および第２金属酸化物層を形成し、
前記酸化処理の後、減圧下、前記第２金属層の堆積温度よりも高い温度で加熱処理を行って、該第２金属酸化物層を不動態層に変換し、
前記第２金属酸化物層の上に固体電解質層および第２電極を順に形成するものである。
【発明の効果】
【００１４】
本発明によれば、オフ状態におけるリーク電流を低減するとともに、リセット時の絶縁破壊電圧を改善することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態の抵抗変化素子の一構成例を示す部分断面図である。
【図２】第２の実施形態の抵抗変化素子の一構成例を示す部分断面図である。
【図３】第３の実施形態の抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。
【図４】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図５】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図６】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図７】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図８】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図９】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図１０】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図１１】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図１２】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図１３】第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
【図１４】実施例１の抵抗変化素子と比較例について、１Ｖ印加時のオフリーク電流測定結果を示す表である。
【図１５】実施例１の抵抗変化素子と比較例について、リセット時の絶縁破壊電圧測定結果を示す表である。
【図１６】実施例３の３端子型抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。
【発明を実施するための形態】
【００１６】
本発明の実施形態を詳細に説明する前に、明細書中で用いる用語の意味を説明する。
半導体基板は、ＭＯＳトランジスタおよび抵抗素子を含む半導体素子、ならびにこれらの半導体素子が組み合わされた半導体装置が構成された基板を含む。また、半導体基板は、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板などの基板も含む。
プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法とは、例えば、気体原料、または液体原料を気化させたものを減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、または基板表面反応などによって基板上に連続膜を形成する手法である。
ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ＣＭＰ法は、層間絶縁膜を研磨して平坦化する場合の他、ダマシン配線と呼ばれる埋め込み配線の形成にも用いられる。配線材料に銅（Ｃｕ）を用いる場合で、ダマシン配線の形成方法を簡単に説明する。予め溝が形成された絶縁膜上にＣｕを形成する。その後、ＣＭＰ法によって、溝に埋め込まれたＣｕを残し、絶縁膜上の余剰のＣｕを研磨して除去する。このようにして、溝にＣｕが埋め込まれたダマシン配線が形成される。
【００１７】
バリアメタルとは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線を構成する材料がＣｕを主成分とする金属である場合、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜がバリアメタルとして使用される。これらの膜は、ドライエッチングによる加工が容易であり、配線材料としてＣｕが使用される前のＬＳＩ製造プロセスとの整合性がよい。
バリア絶縁膜とはＣｕ配線の上面に形成され、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および加工時にエッチングストッパ層としての役割を有する。例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜またはこれらの積層膜などがバリア絶縁膜として用いられる。
以下に、本発明の好適な実施形態の抵抗変化素子およびその製造方法について、図面を参照しながら詳細に説明する。ただし、各実施形態においては、本発明を実施するために技術的に好ましい形態で説明するが、発明の範囲は以下で説明される実施形態に限定されるものではない。
【００１８】
（第１の実施形態）
本発明の第１の実施形態の抵抗変化素子の構成を説明する。
図１は第１の実施形態の抵抗変化素子の一構成例を示す部分断面図である。
本実施形態の抵抗変化素子は、第１電極１と、第２電極２と、第１電極１および第２電極２間に設けられた抵抗変化層３とを有する。抵抗変化層３はバッファ層４と固体電解質層５からなる。第１電極１はバッファ層４と接し、第２電極２は固体電解質層５と接している。第１電極１は、Ｃｕを含み、第１電極１および第２電極２間に電圧が印加されると、銅をイオン化してバッファ層４および固体電解質層５内に注入する役目を果たす。バッファ層４はＣｕよりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物からなる。バッファ層４は、少なくとも第１電極１に近い方から順に、第１金属酸化物層６および第２金属酸化物層７が積層された構成である。第２金属酸化物層７は不動態層である。
ここで、バルブメタルとは、一般的な陽極酸化処理によって、表面に酸化物層の被膜を形成する金属材料であり、酸化物被膜が無い場合に比べて化学耐性を増すものを指す。不動態層とは、金属材料に対して、その表面を、例えば、大気に暴露する、あるいは特定の化学処理を施すなどにより、表面近傍に形成される原子同士が緻密に結合される酸化物層である。そして、不動態層は、隣接する他の酸化物層からの酸素原子の金属材料内部への拡散を防止することで、金属材料の化学耐性を高める機能を有する。
本実施形態の抵抗変化素子においては、不動態層である第２金属酸化物層７によって、下層の第１金属酸化物層６の酸化度を制御しつつ、それよりも下層のＣｕを主成分とする第１電極１の表面酸化を低減する。そのため、リセット時の絶縁破壊電圧を向上させることができる。
また、未酸化のまま、第１金属酸化物層６を構成しなかった金属成分からなる層が残ったとしても、金属が下層のＣｕを主成分とする第１電極１のＣｕと合金化して電極内へ拡散する。そのため、第１電極１と第１金属酸化物層６の間には金属が残留せず、オフ状態におけるリーク電流を低減することができる。
以下に、図１に示した構成について詳しく説明する。
【００１９】
第２金属酸化物層７は、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）のうち少なくとも一つを含む酸化物からなることが好ましい。第２金属酸化物層７を本構成とすることで、適切な表面酸化処理により不動態層として機能し、下層の第１金属酸化物層６を十分な酸化度にて構成することができ、かつＣｕを含む第１電極１の酸化を抑制することができる。その結果、リセット時の絶縁破壊電圧を向上させることができる。
また、第２金属酸化物層７は、Ａｌ、Ｎｂ、Ｔａのうち少なくとも１つを含む酸化物で構成される。第２金属酸化物層７は、主成分がＡｌの酸化物である場合、その化学組成を、酸素組成ｘ１を用いてＡｌＯｘ１で表すと、ｘ１は１．３≦ｘ１≦１．５を満たすことが好ましい。本化学組成において、ＡｌＯｘ１が不動態層として機能し、下層のＣｕを含む第１電極１の酸化を抑制することができる。
また、第２金属酸化物層７は、主成分がＮｂの酸化物である場合、その化学組成を、酸素組成ｘ２を用いてＮｂＯｘ２を表すと、ｘ２は１．８≦ｘ２≦２．５を満たすことが好ましい。本化学組成において、ＮｂＯｘ２がＡｌＯｘ１の場合と同様に不動態層として機能し、下層のＣｕを含む第１電極１の酸化を抑制することができる。さらに、第２金属酸化物層７は、主成分がＴａの酸化物である場合、その化学組成を、酸素組成ｘ３を用いてＴａＯｘ３で表すと、ｘ３は１．８≦ｘ３≦２．５を満たすことが好ましい。本化学組成において、ＴａＯｘ３がＡｌＯｘ１あるいはＮｂＯｘ２の場合と同様に不動態層として機能し、下層のＣｕを含む第１電極１の酸化を抑制することができる。
なお、ＡｌＯｘ１におけるｘ１が１．５である場合、ＮｂＯｘ２におけるｘ２が２．５である場合、またはＴａＯｘ３におけるｘ３が２．５である場合は、いずれも化学両論的組成を取る酸化物となり、これよりも大きな酸素組成ｘ１、ｘ２、およびｘ３を有する酸化物は形成し得ない。
また、第２金属酸化物層７は、Ａｌ、Ｎｂ、Ｔａのうちいずれか１つの酸化物を含むことに限定されず、これらの金属元素のうち２つ以上を含む酸化物であってもよい。
【００２０】
第１金属酸化物層６は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）のうち少なくとも１つを含む酸化物で構成されることが好ましい。第１金属酸化物層６を本構成とすることで、リーク電流を低減しつつ、プログラミング電圧の増大を抑制できる。また、第１金属酸化物層６となる素の金属層のうち、未酸化の金属成分は、下層の第１電極１のＣｕと合金化して電極内に拡散し、好適な合金化層として機能する。
第１金属酸化物層６はＴｉ、Ｚｒ、Ｈｆのうち少なくとも１つを含む酸化物で構成される。第１金属酸化物層６は、主成分がＴｉの酸化物である場合、その化学組成を、酸素組成ｙ１を用いてＴｉＯｙ１で表すと、ｙ１は１．５≦ｙ１≦２．０を満たすことが好ましい。第１金属酸化物層６は、主成分がＺｒの酸化物である場合、その化学組成を、酸素組成ｙ２を用いてＺｒＯｙ２で表わすと、ｙ２は１．５≦ｙ２≦２．０を満たすことが好ましい。さらに、第１金属酸化物層６は、主成分がＨｆの酸化物である場合、その化学組成を、酸素組成ｙ３を用いてＨｆＯｙ３で表わすと、ｙ３は１．５≦ｙ３≦２．０を満たすことが好ましい。これらのいずれかの構成により、より効果的に、リーク電流を低減できるとともに、素子間特性ばらつきを低減できる。
なお、ＴｉＯｙ１におけるｙ１が２．０である場合、ＺｒＯｙ２におけるｙ２が２．０である場合、またはＨｆＯｙ３におけるｙ３が２．０である場合は、いずれも化学両論的組成を取る酸化物となり、これよりも大きな酸素組成ｙ１、ｙ２およびｙ３を有する酸化物は形成し得ない。
【００２１】
第１電極１が第１金属酸化物層６と接する面には、第１金属酸化物層６に含まれる金属とＣｕとを含む合金が設けられていることが好ましい。本構成により、オン状態において抵抗変化層３内に形成される金属架橋が、その合金と同様に、第１金属酸化物層６に含まれる金属とＣｕとを含む合金で構成され、オン状態の保持特性を改善することができる。
また、第１金属酸化物層６を形成するための第１の金属の膜厚は０．７ｎｍ以下であることが好ましい。第２電極酸化物層７を形成するための第２の金属の膜厚は０．５ｎｍ以下であることが好ましい。このような膜厚構成とすることにより、第１の金属および第２の金属を酸化して、それぞれ第１金属酸化物層６および第２金属酸化物層７を形成できる。このような膜厚構成であれば、未酸化の第２の金属を残留させずに、第１の金属によるＣｕとの合金化および電極内への拡散を図れる。
固体電解質層５には、Ｔａ、Ｎｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ａｌ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏ、Ｗのうち少なくとも１つを含む金属酸化物膜、ＳｉＯＣＨ膜、もしくはカルコゲナイド膜、またはそれらの積層膜などを用いることが可能である。例えば、膜厚６ｎｍのＳｉＯＣＨ膜が固体電解質層５として用いられる。
第２電極２には、Ｐｔ、Ｉｒ、Ｒｕ、Ｔａ、ＲｕＴａ、ＲｕＴｉ、ＴｉＮ、ＴａＮ、ＨｆＮ、ＺｒＮのうち少なくとも１つを含む金属もしくは金属窒化物、またはそれらの積層膜などを用いることが可能である。例えば、ＲｕＴａが第２電極２として用いられる。
【００２２】
本実施形態の抵抗変化素子によれば、オフ状態におけるリーク電流を低減するとともに、リセット時の絶縁破壊電圧を改善することができる。
なお、第１金属酸化物層６と第２金属酸化物層７のそれぞれが本実施形態にて説明した膜厚および材料で構成されること、および第１金属酸化物層６と接する第１電極１の表面が第１金属酸化物層６に含まれる金属とＣｕとを含む合金であることは、種々の測定器で確認することが可能である。例えば、透過型電子線顕微鏡（ＴＥＭ）観察、エネルギー分散型Ｘ線分光法、および電子エネルギー損失分光法により、その構成元素および化学組成を調べることで、上述した構成であることを確認できる。
また、本実施形態の抵抗変化素子の形成方法は第３の実施形態で詳細に説明し、本実施形態ではその説明を省略する。
【００２３】
（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態で説明した第２金属酸化物層７と固体電解質層５との間に第３金属酸化物層を設けた構成である。
第２の実施形態の抵抗変化素子の構成を説明する。図２は第２の実施形態の抵抗変化素子の一構成例を示す部分断面図である。
図２に示すように、本実施形態の抵抗変化素子は、図１に示した抵抗変化素子において、第２金属酸化物層７と固体電解質層５の間に第３金属酸化物層８が設けられている。第３金属酸化物層８は第１金属酸化物層６と同一の金属元素を含む。
また、第３金属酸化物層８は、第１金属酸化物層６と同一の金属元素を含む構成に限らず、第１金属酸化物層６と同様に、Ｔｉ、Ｚｒ、Ｈｆのうち少なくとも１つを含む酸化物であってもよい。第３金属酸化物層８は、主成分がＴｉの酸化物である場合、その化学組成を、酸素組成ｙ１を用いてＴｉＯｙ１で表わすと、ｙ１は１．５≦ｙ１≦２．０を満たす酸化物であってもよい。第３金属酸化物層８は、主成分がＺｒの酸化物である場合、その化学組成を、酸素組成ｙ２を用いてＺｒＯｙ２で表すと、ｙ２は１．５≦ｙ２≦２．０を満たす酸化物であってもよい。さらに、第３金属酸化物層８は、主成分がＨｆの酸化物である場合、その化学組成を、酸素組成ｙ３を用いてＨｆＯｙ３で表わすと、ｙ３は１．５≦ｙ３≦２．０を満たす酸化物であってもよい。
【００２４】
本実施形態における抵抗変化素子の構成により、不動態層となる第２金属酸化物層７の酸素拡散に対するバリア性を、第３金属酸化物層８により、より容易に制御することができる。
本実施形態における構成の膜厚および材料についても、第１の実施形態と同様に、測定器で調べることができる。第１金属酸化物層６および第２金属酸化物層７、ならびに第１金属酸化物層６に含まれる金属とＣｕとを含む合金に関する膜厚と材料の他に、第３金属酸化物層８の構成を種々の測定器で調べられる。例えば、透過型電子線顕微鏡（ＴＥＭ）観察、エネルギー分散型Ｘ線分光法、および電子エネルギー損失分光法により、その構成元素および化学組成を調べることで、上述した構成であることを確認できる。
【００２５】
（第３の実施の形態）
本発明の第３の実施形態は、第１の実施形態で説明した抵抗変化素子を、半導体基板上に形成された多層配線構造の内部に設けた構成である。後述するが、本実施形態の抵抗変化素子では、第１電極がＣｕ配線の役目を兼ねたＣｕ電極である。
第３の実施形態の抵抗変化素子の構成を説明する。
図３は第３の実施形態の抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。
図３に示すように、半導体基板１０１の上に第１層間絶縁膜１０２を介して抵抗変化素子１２６が設けられている。本実施形態の抵抗変化素子１２６は、下部配線１０６と、第１金属酸化物層１２１と、第２金属酸化物層１２２と、固体電解質層１２３と、第１上部電極１２４と、第２上部電極１２５とを有する。
下部配線１０６、第１金属酸化物層１２１、第２金属酸化物層１２２、固体電解質層１２３および第１上部電極１２４には、一例として、第１の実施形態で説明した構成を適用することが可能である。下部配線１０６は図１に示した第１電極１に相当する。第１金属酸化物層１２１は第１金属酸化物層６に相当し、第２金属酸化物層１２２は第２金属酸化物層７に相当する。固体電解質層１２３は固体電解質層５に相当し、第１上部電極１２４は第２電極２に相当する。これらの構成については第１の実施形態で説明した構成と同様なため、本実施形態では、その詳細な説明を省略する。
本実施形態においても、第１金属酸化物層１２１を設けることで、より効果的に、リーク電流の低減することができるとともに、素子間特性ばらつきを低減することができる。本実施形態では、第１金属酸化物層１２１は、例えば、膜厚０．５ｎｍの酸素組成ｙ１が１．５≦ｙ１≦２．０を満たすＴｉＯｙ１である。
また、第２金属酸化物層１２７が不動態層として機能し、下層のＣｕを含む第下部配線１０６の酸化を抑制することができる。本実施形態では、第２金属酸化物層１２２は、例えば、膜厚０．３ｎｍの酸素組成ｘ１が１．３≦ｘ１≦１．５を満たすＡｌＯｘ１である。
【００２６】
固体電解質層１２３は、例えば、膜厚６ｎｍのＳｉＯＣＨ膜である。第１上部電極１２４は、例えば、膜厚１０ｎｍのＲｕ0.5Ｔｉ0.5である。
第２上部電極１２５は、バリア性を有する導電性膜であり、下部で接する第１上部電極１２４に含まれる金属がビアプラグ１４４などに拡散することを防止するために形成される。例えば、膜厚２５ｎｍのＴａである。
図３に示すように、抵抗変化素子１２６における、第１上部電極１２４および第２上部電極１２５の積層体の上に第２ハードマスク膜１２８および第３ハードマスク膜１２９が形成されている。第１金属酸化物層１２１、第２金属酸化物層１２２、固体電解質層１２３、第１上部電極１２４、第２上部電極１２５、第２ハードマスク膜１２８および第３ハードマスク膜１２９の側面と、第１バリア絶縁膜１０７の上面は、保護絶縁膜１３０で覆われている。
下部配線１０６は、第２層間絶縁膜１０３および第１キャップ絶縁膜１０４に形成された配線溝に第１バリアメタル１０５を介して埋め込まれた配線である。下部配線１０６は、Ｃｕを主成分とする金属材料で構成することで、第１の実施形態における第１電極１に相当する下部電極として用いられる。この構成により、下部配線１０６に、下部配線１０６内のＣｕ原子をイオン化して固体電解質層１２３中へ溶出させる機能を持たせることができる。さらに、下部配線１０６をＣｕ材料構成とすることで、未酸化のまま第１金属酸化物層１２１を構成しなかった金属成分をＣｕと合金化して下部配線１０６内へ拡散させることができる。下部配線１０６に、例えば、Ｃｕが用いられ、第１金属酸化物層１２１を構成する主成分がＴｉからなる酸化物である場合、下部配線１０６と第１金属酸化物層１２１の界面には、ＣｕおよびＴｉを主成分とする合金化層が形成される。
【００２７】
固体電解質層１２３と下部配線１０６とは、第１金属酸化物層１２１および第２金属酸化物層１２２を介して、第１バリア絶縁膜１０７の開口部にて接続されている。このとき、固体電解質層１２３と金属酸化物層を介して接続する下部配線１０６の幅は、バリア絶縁膜１０７の開口部の直径よりも大きいことが好ましい。
第１バリアメタル１０５は、第２上部電極１２５と同様のバリア性を有する導電性膜である。第１バリアメタル１０５は、下部配線１０６に含まれる金属が第１層間絶縁膜１０２、第２層間絶縁膜１０３および第１キャップ絶縁膜１０４などへ拡散することを防止するために、下部配線１０６の側面および底面を被覆している。第１バリアメタル１０５には、例えば、下部配線１０６がＣｕを主成分とする金属元素からなる場合、Ｔａ、ＴａＮ、ＴｉＮ、ＷＣＮのような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。
上部配線１４５は、第３層間絶縁膜１４１および第２キャップ絶縁膜１４２に形成された配線溝に第２バリアメタル１４３を介して埋め込まれた配線である。上部配線１４５は、ビアプラグ１４４と一体になっている。ビアプラグ１４４は、保護絶縁膜１３０、第３ハードマスク膜１２９および第２ハードマスク膜１２８に形成された下穴に第２バリアメタル１４３を介して埋め込まれている。ビアプラグ１４４は、第２バリアメタル１４３を介して、抵抗変化素子１２６と電気的に接続されている。上部配線１４５およびビアプラグ１４４には、例えば、Ｃｕが用いられる。
【００２８】
第２バリアメタル１４３は、第１バリアメタル１０５と同様のバリア性を有する導電性膜である。第２バリアメタル１４３は、上部配線１４５およびビアプラグ１４４に含まれる金属が第１ビア層間絶縁膜１４０、第３層間絶縁膜１４１および第２キャップ絶縁膜１４２へ拡散することを防止するために、上部配線１４５およびビアプラグ１４４の側面および底面を被覆している。第２バリアメタル１４３には、例えば、上部配線１４５およびビアプラグ１４４がＣｕを主成分とする金属元素からなる場合には、第１バリアメタル１０５と同様に、Ｔａ、ＴａＮ、ＴｉＮ、ＷＣＮのような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。
第２バリアメタル１４３は、接触抵抗を低減する観点から、抵抗変化素子１２６の構成の一部である第２上部電極１２５と同一材料であることが好ましい。例えば、第２上部電極１２５がＴａである場合、その上部に接触する第２バリアメタル１４３にはＴａを用いることが好ましい。
第３ハードマスク膜１２９は、第２ハードマスク膜１２８をエッチングする際のハードマスクとなる膜である。第２ハードマスク膜１２８は、第３ハードマスク膜１２９と異なる種類の膜であることが好ましく、例えば、第２ハードマスク膜１２８がＳｉＣＮ膜であれば、第３ハードマスク膜１２９にＳｉＯ２膜を用いることが可能である。
保護絶縁膜１３０は、側面が露出した抵抗変化素子１２６にダメージを与えることなく、さらに抵抗変化素子１２６から第１ビア層間絶縁膜１４０への構成原子の拡散を防ぐ機能を有する絶縁膜である。保護絶縁膜１３０には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることが可能である。第１バリア絶縁膜１０７および第２バリア絶縁膜１４６は金属の拡散を防ぐ機能を有する絶縁膜である。
【００２９】
本実施形態では、図３に示すように、第１バリア絶縁膜１０７に設けられた開口部を介して第１電極１に相当する下部配線１０６と第１金属酸化物層１２１とが接する構成となる。この構成により、第１電極１としてＣｕ配線を兼ねるＣｕ電極を用いることができ、ＣＭＯＳ基板上多層配線構造内にＣｕ電極を用いた抵抗変化素子が形成可能になる。抵抗変化素子の下部電極がＣｕ配線の機能を兼ねることで、製造工程を簡略化することが可能となる。
【００３０】
次に、本実施形態の抵抗変化素子の製造方法を、図３に示した構成の場合で説明する。
図４から図１３は第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
まず、半導体基板１０１上に第１層間絶縁膜１０２、第２層間絶縁膜１０３および第１キャップ絶縁膜１０４を順に形成する。ここでいう半導体基板１０１は、半導体基板そのものであってもよく、基板表面に半導体素子（不図示）が形成されている基板であってもよい。例えば、第１層間絶縁膜１０２は膜厚３００ｎｍのＳｉＯ２膜であり、第２層間絶縁膜１０３は膜厚１５０ｎｍのＳｉＯＣＨ膜であり、第１キャップ絶縁膜１０４は膜厚１００ｎｍのＳｉＯ２膜である。
続いて、リソグラフィ法を用いて、第１キャップ絶縁膜１０４、第２層間絶縁膜１０３および第１層間絶縁膜１０２の積層膜に配線溝を形成する。このリソグラフィ法は、第１キャップ絶縁膜１０４の上に所定のパターンのレジストを形成するフォトレジスト形成処理、積層膜に対してレジストをマスクにして異方性エッチングを行うドライエッチング処理、および、エッチングにより配線溝を形成した後にレジストを除去する処理を含む。
その後、配線溝に第１バリアメタル１０５を介して金属を埋め込んで下部配線１０６を形成する。第１バリアメタル１０５の積層構造は、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）である。下部配線１０６の材料は、例えば、Ｃｕである。
【００３１】
続いて、下部配線１０６を含む第１キャップ絶縁膜１０４上に第１バリア絶縁膜１０７を形成する。第１バリア絶縁膜１０７は、例えば、膜厚３０ｎｍのＳｉＣＮ膜である。次に、図４に示すように、第１バリア絶縁膜１０７上に第１ハードマスク膜１０８を形成する。第１ハードマスク膜１０８は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、第１バリア絶縁膜１０７とは異なる材料であることが好ましい。ここでは、第１ハードマスク膜１０８として、例えば、ＳｉＯ２膜を用いる。第１ハードマスク膜１０８の堆積膜厚は、例えば、膜厚４０ｎｍのＳｉＯ２膜である。
続いて、第１ハードマスク膜１０８上に、所定の開口部パターンを有するフォトレジストを形成し、ドライエッチングを行って第１ハードマスク膜１０８に開口部を形成する。Ｏ２プラズマアッシング等によってフォトレジストを剥離する。そして、第１ハードマスク膜１０８の開口部底部に露出している第１バリア絶縁膜１０７をエッチバックすることにより、下部配線１０６上面の一部を露出させる開口部を第１バリア絶縁膜１０７に形成する。第１ハードマスク膜１０８は、膜厚４０ｎｍに設定することで、このエッチバック中にエッチング除去される。このエッチバック後、図５に示すように、開口部底部に露出した下部配線１０６の表面を、有機溶剤、あるいは、Ｈ2または不活性ガスを含むガスを用いたプラズマ照射などによって清浄化する。
図４から図５の順に示した構造を形成するまでをステップＡ１とする。
【００３２】
ステップＡ１において、第１バリア絶縁膜１０７の開口部を形成する際のエッチバックは、第１バリア絶縁膜１０７がＳｉＮ膜あるいはＳｉＣＮ膜である場合、ＣＦ4を含むプラズマを用いることで行うが可能である。その条件は、例えば、ＣＦ4／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件である。ソースパワーを低下、または基板バイアスを大きくすることで、エッチング時のイオン性を向上させ、第１バリア絶縁膜１０７側壁を傾斜したテーパー形状にすることができる。また、このエッチバックによって、第１ハードマスク膜１０８をエッチング除去することができる。
【００３３】
次に、図６に示すように、下部配線１０６が露出した開口部を含む第１バリア絶縁膜１０７上に、第１金属酸化物層１２１を形成するための第１の金属層１６１、および第２金属酸化物層１２２を形成するための第２の金属層１６２をこの順に堆積する。第１の金属層１６１は、Ｔｉ、Ｚｒ、Ｈｆのうち少なくとも１つを含む。第２の金属層１６２は、Ａｌ、Ｎｂ、Ｔａのうち少なくとも１つを含む。一例として、第１の金属層１６１は膜厚０．５ｎｍのＴｉであり、第２の金属層は膜厚０．２ｎｍのＡｌである。
第１の金属層１６１および第２の金属層１６２を堆積後、減圧下にて、大気に暴露することなくＯ２を含むガス照射により、第１の金属層１６１および第２の金属層１６２の酸化処理を行う。続いて、減圧下にて成膜温度より高い温度で真空加熱処理を行うことで、図７に示すように、第１金属酸化物層１２１および第２金属酸化物層１２２を同時に形成する。
図６から図７の順に示した構造を形成するまでをステップＡ２とする。
【００３４】
ステップＡ２において、第１の金属層１６１および第２の金属層１６２は、金属原料の抵抗加熱、電子線照射、レーザー照射などによる蒸着法、ＤＣスパッタリング法などにより堆積できる。一例として、第１の金属層１６１がＴｉである場合、ＤＣスパッタリング法により、Ｔｉをターゲットとして、スパッタパワー１００Ｗ、基板温度は室温にて、Ａｒ流量２０ｓｃｃｍ、圧力０．５Ｐａの条件を用いることで、第１の金属層１６１を堆積することができる。また、第２の金属層１６２がＡｌである場合、ＤＣスパッタリング法を用い、Ａｌをターゲットとして、スパッタパワー１５０Ｗ、基板温度は室温にて、Ａｒ流量２０ｓｃｃｍ、圧力０．５Ｐａの条件を用いることで、第２の金属層１６２を堆積することができる。
また、ステップＡ２において、大気暴露することなくＯ２を含むガス照射による酸化処理を行うことで、第１の金属層１６１の酸化により形成される第１金属酸化物層１２１、および第２の金属層１６２の酸化により形成される第２金属酸化物層１２２の酸化度を精度よく制御することができる。一例として、第１の金属層１６１が膜厚０．５ｎｍのＴｉであり、第２の金属層１６２が膜厚０．２ｎｍのＡｌである場合、基板温度は室温にて、Ｏ２流量１０ｓｃｃｍ、圧力０．５Ｐａ、照射時間６０秒のＯ２ガス照射により、Ｔｉの酸化物からなる第１金属酸化物層１２１、およびＡｌの酸化物からなる第２金属酸化物層１２２を形成することができる。
さらに、ステップＡ２において、前述の酸化処理後の加熱処理は、一例として、第１の金属層１６１が膜厚０．５ｎｍのＴｉであり、第２の金属層が膜厚０．２ｎｍのＡｌである場合、４００℃以下の基板温度にて、Ｎ２およびＯ２各流量１０／１０ｓｃｃｍ、圧力９００Ｐａ、処理時間３０秒の条件で行うことが好ましい。この加熱処理によって、前述の酸化処理において未反応で残留した第１の金属層１６１内の金属成分を、Ｃｕからなる下部電極１０６表面における合金化拡散により、除去することができる。また、真空は、チャンバー内の気圧を極力低くした状態を意味し、少なくとも上述の酸化処理よりも低圧である。第１金属酸化物層１２１の膜厚は１．０ｎｍ以下であることが好ましく、第２電極酸化物層１２２の膜厚は０．８ｎｍ以下であることが好ましい。
【００３５】
次に、形成した第２金属酸化物層１２２上に、固体電解質層１２３を堆積する。固体電解質層１２３には、例えば、膜厚６ｎｍのＳｉＯＣＨ膜が用いられる。この場合、固体電解質層１２３をプラズマＣＶＤ法によって堆積し、続いて不活性ガスプラズマ処理を行う。
続いて、固体電解質層１２３上にＤＣスパッタリング法により第１上部電極１２４および第２上部電極１２５をこの順に形成する。下部配線１０６、第１金属酸化物層１２１、第２金属酸化物層１２２、固体電解質層１２３、第１上部電極１２４および第２上部電極１２５は、抵抗変化素子１２６となる積層体を構成する。第１上部電極１２４は、例えば、膜厚１０ｎｍのＲｕ０．５Ｔｉ０．５である。第２上部電極１２５は、例えば、膜厚２５ｎｍのＴａである。なお、第１上部電極１２４がＲｕあるいはＲｕ合金である場合、第１上部電極１２４の表面酸化を防止するため、第１上部電極１２４の堆積後に大気暴露することなく連続して第２上部電極１２５を堆積することが好ましい。
続いて、図８に示すように、第２上部電極１２５上に、第２ハードマスク膜１２８、および第３ハードマスク膜１２９をこの順に積層する。第２ハードマスク膜１２８は、密着性の観点から第１バリア絶縁膜１０７と同一材料を用いることが好ましく、例えば、膜厚３０ｎｍのＳｉＣＮ膜である。第３のハードマスク膜１２９は、例えば、膜厚１００ｎｍのＳｉＯ２膜である。
図７に示した構造から図８に示した構造を形成するまでの工程をステップＡ３とする。
【００３６】
ステップＡ３において、固体電解質層１２３にＳｉＯＣＨ膜を用いた場合、プラズマＣＶＤ法で次のような条件で固体電解質層１２３を形成する。原料には液体ＳｉＯＣＨモノマー分子を用い、基板温度は４００℃以下とし、Ｈｅ流量５００〜２０００ｓｃｃｍ、原料流量０．１〜０．８ｇ／ｍｉｎ、プラズマＣＶＤチャンバー圧力３６０〜７００Ｐａ、ＲＦパワー２０〜１００Ｗにそれぞれ設定することで、固体電解質層１２３を堆積することができる。具体的には、基板温度３５０℃、Ｈｅ流量１５００ｓｃｃｍ、原料流量０．７５ｇ／ｍｉｎ、プラズマＣＶＤチャンバー圧力４７０Ｐａ、ＲＦパワー５０Ｗの条件で、固体電解質層１２３を堆積することができる。また、固体電解質層１２３堆積後の不活性プラズマ処理は、不活性ガスとしてＨｅを用い、基板温度は４００℃以下とし、Ｈｅ流量５００〜１５００ｓｃｃｍ、プラズマチャンバー圧力２．７〜３．５Ｔｏｒｒ、ＲＦパワー２０〜２００Ｗにそれぞれ設定することで行うことができる。具体的には、基板温度３５０℃、Ｈｅ流量１０００ｓｃｃｍ、プラズマチャンバー圧力３６０Ｐａ、ＲＦパワー５０Ｗ、処理時間３０秒の条件で行うことができる。この不活性プラズマ処理によって、次に堆積する第１上部電極１２４との密着性を改善することができる。
【００３７】
また、ステップＡ３において、第１上部電極１２４は、例えば、Ｒｕ0.5Ｔｉ0.5を用いる場合、ＲｕおよびＴｉをターゲットとした同時ＤＣスパッタリングにより、Ｒｕのスパッタパワー１２０Ｗ、Ｔｉのスパッタパワー１５０Ｗ、基板温度は室温にて、Ａｒ流量２０ｓｃｃｍ、圧力０．５Ｐａの条件を用いることで、堆積することができる。また、第２上部電極１２５が膜厚２５ｎｍのＴａである場合、ＤＣスパッタリングにより、Ｔａをターゲットとして、スパッタパワー３００Ｗ、基板温度は室温にて、Ａｒ流量２５ｓｃｃｍ、圧力０．５Ｐａの条件を用いることでそれぞれ堆積することができる。
また、ステップＡ３において、第２ハードマスク膜１２８および第３ハードマスク膜１２９は、いずれも半導体製造の技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。成膜温度は２００℃〜４００℃の範囲を選択することが可能である。ここでは、成膜温度を３５０℃とした。
【００３８】
次に、第３ハードマスク膜１２９上に、抵抗変化素子１２６の加工パターンを有するフォトレジストを形成後、第２ハードマスク膜１２８が表れるまで第３ハードマスク膜１２９をドライエッチングする。続いて。Ｏ２プラズマアッシング処理によりフォトレジストを除去した後、第３ハードマスク膜１２９をマスクとして、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１を連続的にドライエッチングする。図９はそのエッチング後の状態を示す。
図８に示した構造から図９に示した構造を形成するまでの工程をステップＡ４とする。
【００３９】
ステップＡ４において、第３ハードマスク膜１２９のドライエッチングは、第２ハードマスク膜１２８の上面または内部で停止していることが好ましい。この場合、抵抗変化素子１２６は第２ハードマスク膜１２８よって被覆されているため、Ｏ２プラズマ中に暴露されることはない。また、Ｒｕを含む第１上部電極１２４についてもＯ２プラズマに暴露されることがないため、第１上部電極１２４に対するサイドエッチの発生を抑制することができる。なお、第３ハードマスク膜１２９のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いることができる。
また、ステップＡ４において、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１の各エッチングについても、平行平板型のドライエッチャーを用いて一括して行うことができる。
第２ハードマスク膜１２８（例えば、ＳｉＣＮ）のエッチングは、ＣＦ４／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。
【００４０】
また、ステップＡ４において、第２上部電極１２５（例えば、Ｔａ）のエッチングは、基板温度９０℃、Ｃｌ２ガス流量＝５０ｓｃｃｍにて圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー６０Ｗの条件で行うことができる。
また、第１上部電極１２４（例えば、Ｒｕ０．５Ｔｉ０．５）のエッチングは、基板温度は室温、Ｏ２／Ｃｌ２ガス流量＝１６０／３０ｓｃｃｍにて圧力０．５３Ｐａ、ソースパワー３００〜６００Ｗ、基板バイアスパワー１００〜３００Ｗの条件で行うことができる。
また、固体電解質層１２３（例えば、ＳｉＯＣＨ）のエッチングは、第１上部電極１２４にＲｕ0.5Ｔｉ0.5を用いた場合、第１上部電極１２４のエッチングと同条件で行うことができる。したがって、第１上部電極１２４と一括してエッチングを行うこともできる。
また、第２金属酸化物層１２２（例えば、膜厚０．３ｎｍの酸素組成ｘ１が１．３≦ｘ１≦１．５を満たすＡｌＯｘ１）、および第１金属酸化物層１２１（例えば、膜厚０．５ｎｍの酸素組成ｙ１が１．５≦ｙ１≦２．０を満たすＴｉＯｙ１）のエッチングについても、第１上部電極１２４にＲｕ0.5Ｔｉ0.5を用いた場合の固体電解質層１２３と同様に、第１上部電極１２４のエッチングと同条件で行うことができる。したがって、第１上部電極１２４および固体電解質層１２３と一括してエッチングを行うこともできる。
また、ステップＡ４において、上述の条件にて、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１の各エッチングを行った後、第３ハードマスク膜１２９の残り膜厚は５０ｎｍとすることができる。
【００４１】
次に、第３ハードマスク膜１２９、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１ならびに第１バリア絶縁膜１０７からなる積層構造の上部および側壁部に、保護絶縁膜１３０を堆積する。保護絶縁膜１３０は、第１バリア絶縁膜１０７および第２ハードマスク膜１２８と同一材料を用いることが好ましく、例えば、膜厚３０ｎｍのＳｉＣＮ膜である。
続いて、図１０に示すように、保護絶縁膜１３０上に、プラズマＣＶＤ法を用いて第１ビア層間絶縁膜１４０を堆積する。第１ビア層間絶縁膜１４０は、例えば、膜厚２１０ｎｍのＳｉＯ２膜である。次に、ＣＭＰ法を用いて、第１ビア層間絶縁膜１４０を平坦化する。平坦化後、図１１に示すように、第１ビア層間絶縁膜１４０上に、第３層間絶縁膜１４１、および第２キャップ絶縁膜１４２をこの順に堆積する。第３層間絶縁膜１４１は、エッチング加工時に下部で接する第１ビア層間絶縁膜１４０をエッチングストッパ層とするために、第１ビア層間絶縁膜１４０とは異なる材料が用いられる。第３層間絶縁膜１４１は、例えば、膜厚１５０ｎｍのＳｉＯＣＨ膜である。
図９に示した構造から図１１に示した構造を形成するまでの工程をステップＡ５とする。
【００４２】
ステップＡ５において、保護絶縁膜１３０は、例えばＳｉＣＮ膜を用いる場合、テトラメチルシランとアンモニアを原料ガスとし、基板温度２００℃にて、プラズマＣＶＤ法を用いて形成することができる。この保護絶縁膜１３０の形成により、第１バリア絶縁膜１０７、保護絶縁膜１３０、および第２ハードマスク膜１２８はＳｉＣＮ膜で同一材料として抵抗変化素子１２６の周囲を一体化し保護することで、界面の密着性が向上し、吸湿性や耐水性、酸素脱離耐性を向上でき、素子の歩留まりと信頼性を向上することができる。
また、ステップＡ５において、第１ビア層間絶縁膜１４０の平坦化では、第１ビア層間絶縁膜１４０の頂面から約１００ｎｍを削り取り、残膜を約１１０ｎｍとすることができる。このとき、第１ビア層間絶縁膜１４０に対するＣＭＰでは、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて研磨することができる。
また、ステップＡ５において、第３層間絶縁膜１４１および第２キャップ絶縁膜１４２は、一般的なプラズマＣＶＤ法を用いて堆積することができる。
【００４３】
次に、デュアルダマシン法のビアファースト法を用いて、図３に示した上部配線１４５、およびビアプラグ１４４を形成する。
ビアファースト法においては、まず、第２キャップ絶縁膜１４２上に、図３に示したビアプラグ１４４用のビアホール１４７のパターンを有するフォトレジストを形成する。続いて、ドライエッチングにより、第２キャップ絶縁膜１４２、第３層間絶縁膜１４１、第１ビア層間膜１４０、保護絶縁膜１３０、および第３ハードマスク膜１２９を貫通した、図３に示したビアプラグ１４４用のビアホール１４７を形成する。その後、図１２に示すように、Ｈ２ガスを含むプラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。
続いて、第２キャップ絶縁膜１４２上に、図３に示した上部配線１４５用の配線溝１４８のパターンを有するフォトレジストを形成後、ドライエッチングにより、第２キャップ絶縁膜１４２および第３層間絶縁膜１４１に図３に示した上部配線１４５用の配線溝１４８を形成する。その後、図１３に示すように、Ｈ２ガスを含むプラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。
図１１に示した構造から図１３に示した構造を形成するまでの工程をステップＡ６とする。
ステップＡ６において、ビアホール１４７を形成後、ビアホール上にＡＲＣ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ  Ｃｏａｔｉｎｇ；反射防止膜）などを埋め込んでおくことで、ドライエッチングによる配線溝１４８の形成時に、上部ビアホール１４７底部の突き抜けを防止することができる。
【００４４】
次に、ビアホール１４７底部の第２ハードマスク膜１２８をエッチングすることで、ビアホール１４７から第２上部電極１２５を露出させる。その後、配線溝１４８およびビアホール１４７内に第２バリアメタル１４３（例えば、膜厚１０ｎｍのＴａ）を介して上部配線１４５（例えば、Ｃｕ）およびビアプラグ１４４（例えば、Ｃｕ）を同時に形成する。その後、上部配線１４５を含む第２キャップ絶縁膜１４２上に第２バリア絶縁膜１４６（例えば、５０ｎｍのＳｉＣＮ膜）を堆積することで、図３に示した構造が形成される。
図１３に示した構造から図３に示した構造を形成するまでの工程をステップＡ７とする。
ステップＡ７において、上部配線１４５の形成は、下層の下部配線１０６形成と同様のプロセスを用いることができる。このとき、ビアプラグ１４４の底径は、第１バリア絶縁膜１０７の開口部径よりも小さくしておくことが好ましい。本実施形態では、例えば、ビアプラグ１４４の底部の直径は６０ｎｍ、第１バリア絶縁膜１０７の開口部の直径は１００ｎｍとする。
また、ステップＡ７において、第２バリアメタル１４３と第２上部電極１２５を同一材料とすることで、ビアプラグ１４４と第２上部電極１２５の間の接触抵抗を低減し、オン状態にある抵抗変化素子１２６の抵抗を低減できる。その結果、素子性能を向上させることができる。
【００４５】
次に、上述した抵抗変化素子の実施例について説明する。
【実施例１】
【００４６】
本実施例は、第３の実施形態の抵抗変化素子１２６について、第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせの異なる素子を作製し、これらの素子の特性を評価した。
本実施例では、第３の実施形態の抵抗変化素子１２６を基本構造として、第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせの異なる９種類の抵抗変化素子を作製した。具体的には、Ｃｕを主成分とする下部配線１０６上に形成した第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせは、ＴｉＯｙ１／ＡｌＯｘ１、ＴｉＯｙ１／ＮｂＯｘ２、ＴｉＯｙ１／ＴａＯｘ３、ＺｒＯｙ２／ＡｌＯｘ１、ＺｒＯｙ２／ＮｂＯｘ２、ＺｒＯｙ２／ＴａＯｘ３、ＨｆＯｙ３／ＡｌＯｘ１、ＨｆＯｙ３／ＮｂＯｘ２、ＨｆＯｙ３／ＴａＯｘ３の９種類である。
第１金属酸化物１２１を形成するための第１の金属層の膜厚は０．５ｎｍ、第２金属酸化物１２２を形成するための第２の金属層の膜厚は０．２ｎｍとした。固体電解質層は膜厚６ｎｍのＳｉＯＣＨ膜である。
また、本実施例の抵抗変化素子と特性を比較するための比較例となる抵抗変化素子を準備した。比較例の抵抗変化素子は、バッファ層に設けられる金属酸化物を、第１金属酸化物層１２１（ＴｉＯｙ１、ＺｒＯｙ２、およびＨｆＯｙ３）および第２金属酸化物層１２２（ＡｌＯｘ１、ＮｂＯｘ２、およびＴａＯｘ３）のうち、いずれか一方のみを有する構成とし、その膜厚を０．７ｎｍとした。
【００４７】
次に、本実施例の抵抗変化素子と比較例の抵抗変化素子について、リーク電流および絶縁破壊電圧を評価した結果を説明する。
図１４は、本実施例の抵抗変化素子と比較例について、１Ｖ印加時のオフリーク電流測定結果を示す表である。図１４に示す数値の単位はアンペア（Ａ）である。
図１４に示すように、本実施例の抵抗変化素子では、第１金属酸化物層１２１と第２金属酸化物層１２２のいずれの組み合わせにおいても、第１金属酸化物層１２１のみの比較例に比べて、オフリーク電流の低減が認められた。
図１５は、本実施例の抵抗変化素子と比較例について、リセット時の絶縁破壊電圧測定結果を示す表である。図１５に示す数値の単位はボルト（Ｖ）である。
図１５に示すように、リセット時の絶縁破壊耐圧についても、本実施例の抵抗変化素子の方が、第１金属酸化物層１２１または第２金属酸化物層１２２のみの比較例に比べて改善することがわかった。
【実施例２】
【００４８】
本実施例は、図３に示した抵抗変化素子１２６に第２の実施形態の構成を適用し、第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせの異なる素子を作製し、これらの素子の特性を評価した。
本実施例では、第３の実施形態の抵抗変化素子１２６を基本構造として、図２に示した第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８の組み合わせの異なる７種類の抵抗変化素子を作製した。具体的には、Ｃｕを主成分とする下部配線上に形成した第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８の組み合わせは、ＴｉＯｙ１／ＡｌＯｘ１／ＴｉＯｙ４、ＴｉＯｙ１／ＮｂＯｘ２／ＴｉＯｙ４、ＴｉＯｙ１／ＴａＯｘ３／ＴｉＯｙ４、ＺｒＯｙ２／ＡｌＯｘ１／ＺｒＯｙ５、ＺｒＯｙ２／ＮｂＯｘ２、ＺｒＯｙ２／ＴａＯｘ３／ＺｒＯｙ５、ＨｆＯｙ３／ＡｌＯｘ１／ＨｆＯｙ６の７種類である。ｙ４、ｙ５およびｙ６はそれぞれ第３金属酸化物層８を構成するＴｉ、ＺｒおよびＨｆの酸化物における酸素組成である。
第３金属酸化物層８として、第２の金属層７上に、連続して膜厚０．２ｎｍの金属層を堆積した。本実施例の抵抗変化素子は、第３金属酸化物層８を有する点を除いて、図３に示した抵抗変化素子１２６と同一である。
【００４９】
次に、本実施例の抵抗変化素子の特性についての測定結果を説明する。
本実施例の７種類の抵抗変化素子のうち、いずれの積層体においても、第１金属酸化物層のみを有する比較例の抵抗変化素子と比べて、実施例１で説明した結果と同程度のオフリークの低減および絶縁破壊電圧の向上が確認された。
具体的には、オフリーク電流について、第１金属酸化物層（ＴｉＯｙ１）のみの比較例の場合、図１４に示したように７ｘ１０-7 Ａであった。これに対して、本実施例の抵抗変化素子では、例えば、第１金属酸化物層、第２金属酸化物層および第３金属酸化物層の組み合わせがＴｉＯｙ１／ＡｌＯｘ１／ＴｉＯｙ４である場合、オフリーク電流が４ｘ１０-8 Ａに低減した。
また、絶縁破壊電圧については、第１金属酸化物層（ＴｉＯｙ１）のみの比較例の場合、図１５に示したように、３．５Ｖである。これに対して、本実施例の抵抗変化素では、例えば、ＴｉＯｙ１／ＡｌＯｘ１／ＴｉＯｙ４の積層体を用いた場合、絶縁破壊電圧が４．５Ｖまで上昇した。これは、第３金属酸化物層の挿入により、下部で接する第２金属酸化物層の不動態形成による酸素バリア性が制御されているためであると考えられる。
【実施例３】
【００５０】
本実施例は、第３の実施形態の抵抗変化素子およびその製造方法をベースにして、半導体基板上の多層配線構造に３端子型抵抗変化素子を設けた構成である。
本実施例の３端子型抵抗変化素子の構成を説明する。なお、本実施例では、主に第３の実施形態と異なる構成について説明し、第３の実施形態と同様な構成についての詳細な説明を省略する。
図１６は本実施例の３端子型抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。
図１６に示すように、３端子型抵抗変化素子２２４においては、下部電極として第１下部配線２０６ａおよび第２下部配線２０６ｂが設けられている。そして、第１バリア絶縁膜１０７に形成された１つの開口部に、第１ギャップ絶縁膜１０４を挟んで互いに離間した第１下部配線２０６ａおよび第２下部配線２０６ｂのそれぞれの上面が部分的に露出している。下部配線２０６ａおよび第２下部配線２０６ｂのそれぞれの上面の露出部分は、第１ギャップ絶縁膜１０４の上面とともに上記開口部を介して上層の第１金属酸化物１２１に接触している。
また、第１下部配線２０６ａおよび第２下部配線２０６ｂのいずれもが、例えば、Ｃｕで構成される場合、図３に示した構成の下部配線１０６と同様な構成にすることが可能であり、第３の実施形態で説明した方法で形成することができる。
【００５１】
本実施形態の抵抗変化素子は、第１下部配線２０６ａを第１電極とし、第２下部配線２０６ｂを第３電極とすれば、第１電極と第３電極は同一レイヤーに設けられ、第２電極は第１電極および第３電極とは別のレイヤーに設けられた構成である。
【００５２】
次に、本実施例の３端子型抵抗変化素子の製造方法を説明する。なお、本実施例では、主に第３の実施形態と異なる処理について説明し、第３の実施形態と同様な処理についての詳細な説明を省略する。
本実施例では、ドライエッチングによる第１ハードマスク膜１０７への開口部の形成において、第１下部配線２０６ａおよび第２下部配線２０６ｂに挟まれた第１キャップ絶縁膜１０４は、表面がドライエッチングされることにより膜減りが生じる。そのため、開口部を形成後、第１下部配線２０６ａおよび第２下部配線２０６ｂの表面を含む開口部上に、ＤＣスパッタリング法により、第１金属酸化物１２１となる第１の金属層１６１、および第２金属酸化物層１２２となる第２の金属層１６２をこの順に連続して堆積した。本実施例においては、第１の金属層１６１として膜厚０．５ｎｍのＺｒを選択し、第２の金属層１６２として膜厚０．２ｎｍのＡｌを選択した。その後、大気暴露することなく基板温度は室温にて、Ｏ２流量１０ｓｃｃｍ、圧力０．５Ｐａ、照射時間６０秒のＯ２ガス照射により、第１金属酸化物層１２１であるＺｒＯｙ２および第２金属酸化物層１２２であるＡｌＯｘ１を形成した。続いて、４００℃以下の基板温度にて、Ｎ２およびＯ２各流量１０／１０ｓｃｃｍ、圧力９００Ｐａ、処理時間３０秒の条件で加熱処理を行った。この処理により、第１下部配線２０６ａおよび第２下部配線２０６ｂと、第１金属酸化物層１２１であるＺｒＯｙ２との間に未反応で残留したＺｒ金属成分を、Ｃｕからなる第１下部配線２０６ａおよび第２下部配線２０６ｂ表面への合金化および拡散により除去した。
次に、固体電解質層１２３を第２金属酸化物層１２２上に堆積した。固体電解質層１２３堆積以降の工程については、第３の実施形態で説明した抵抗変化素子と同様な形成方法を用いることで、図１６に示すように、多層配線構造内に３端子型抵抗変化型素子２２４を形成することができる。
【００５３】
上記で形成した３端子型抵抗変化素子２２４の形成においても、実施例１と同様に、第１金属酸化物層１２１のみを有する比較例の３端子型抵抗変化素子に比べてオフリークの低減、および絶縁破壊電圧の向上が確認された。
具体的には、オフリーク電流について、第１金属酸化物層であるＺｒＯｙ２のみである場合、５ｘ１０-7 Ａであるのに対し、本実施例における、第１金属酸化物層１２１となるＺｒＯｙ２、および第２金属酸化物層１２２となるＡｌＯｘ１を用いた３端子型抵抗変化素子２２４においては、８ｘ１０-8Ａと十分に低減したことを確認した。
また、絶縁破壊電圧についても、第１金属酸化物層であるＺｒＯｙ２のみである場合、３．６Ｖであるが、本実施例の３端子型抵抗変化素子２２４においては４．３Ｖまで上昇した。本実施例では、一例として、第１金属酸化物層１２１となるＺｒＯｙ２、および第２金属酸化物層１２２となるＡｌＯｘ１を用いた３端子型抵抗変化素子２２４について述べたが、この材料構成の組み合わせに限定されず、実施例１で示した組み合わせ構成であってもよい。
以上の結果から、本発明の抵抗変化素子およびその製造方法は３端子型抵抗変化素子においても、オフリーク電流が低減され、かつ、リセット時の絶縁破壊電圧が改善されることがわかった。
【００５４】
本実施形態の抵抗変化素子は、以下のような構成であってもよい。
（付記１）
第１電極と、
前記第１電極とは異なる層に設けられた第２電極と、
前記第１電極と同一層に設けられた第３電極と、
前記第１電極及び第３電極と前記第２電極との間に設けられた抵抗変化層と、を有し、
前記抵抗変化層は、前記第１電極および第３電極と接するバッファ層と、前記第２電極と接する固体電解質層とで構成され、
前記第１電極および第３電極は、銅を含む構成であり、該第１電極および第３電極と第２電極との間に電圧が印加されると、銅をイオン化して前記バッファ層および前記固体電解質層内に注入し、
前記バッファ層は、銅よりも酸化の自由エネルギーが負に大きいバルブメタルの酸化物で構成され、前記第１電極および第３電極に近い方から順に第１金属酸化物層および第２金属酸化物層が設けられた構成であり、
前記第２金属酸化物層は不動態層である、抵抗変化素子。
【００５５】
また、本実施形態の抵抗変化素子の製造方法は、以下のような方法であってもよい。
（付記２）
銅を含む第１電極を基板上に形成し、
前記第１電極の上面の一部を露出させる開口部を有する絶縁性バリア膜を前記第１電極の上に形成し、
前記開口部を含む前記絶縁性バリア膜上に第１の金属を含む膜である第１金属層と第２の金属を含む膜である第２金属層を順に堆積し、
前記第２金属層を堆積した後、大気暴露することなく前記第１金属層および前記第２金属層に酸化処理を行って、第１金属酸化物層および第２金属酸化物層を形成し、
前記酸化処理の後、減圧下、前記第２金属層の堆積温度よりも高い温度で真空加熱処理を行って、該第２金属酸化物層を不動態層に変換し、
前記第２金属酸化物層の上に固体電解質層および第２電極を順に形成する、抵抗変化素子の形成方法。
【００５６】
（付記３）
付記２に記載の抵抗変化素子の形成方法において、
前記第１金属層の膜厚は０．７ｎｍ以下であり、前記第２金属層の膜厚は０．５ｎｍ以下である、抵抗変化素子の形成方法。
【００５７】
以上、実施形態および実施例に基づき本発明を説明したが、これら実施形態および実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではない。当業者であれば、上記記載に基づき各種変形例および改良例に想等するのは当然であり、これらも本発明の範囲に含まれるものと了解される。
【産業上の利用可能性】
【００５８】
上記の実施形態および実施例では、本発明の背景として、本発明の利用分野となるＣＭＯＳ回路を有する半導体装置に関して詳しく説明し、半導体基板上の多層配線構造内に搭載した固体電解質スイッチ素子を形成する例について説明したが、本発明はそれに限定されるものではない。本発明は、例えば、ＤＲＡＭ、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、フラッシュメモリ、ＦＲＡＭ（登録商標）（Ｆｅｒｒｏ−Ｅｌｅｃｔｒｉｃ ＲＡＭ）、キャパシタ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、またはそれらを同時に搭載したボードやパッケージの金属配線形成工程にも適用することができる。また、本発明は、半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）などに接続する配線形成工程にも適用することができる。
【符号の説明】
【００５９】
１    第１電極
２    第２電極
３    抵抗変化層
４    バッファ層
５    固体電解質層
６    第１金属酸化物層
７    第２金属酸化物層
８    第３金属酸化物層
１０６    下部配線
１０７    第１バリア絶縁膜
１２１    第１金属酸化物層
１２２    第２金属酸化物層
１２３    固体電解質層
１２４    第１上部電極
１２５    第２上部電極
１２６    抵抗変化素子
１６１    第１の金属層
１６２    第２の金属層
２０６ａ    第１下部配線
２０６ｂ    第２下部配線
２２４    ３端子型抵抗変化素子
【図１４】
2016192510.tif 000003
【図１５】
2016192510.tif 000004
【図１】
2016192510.tif 000005
【図２】
2016192510.tif 000006
【図３】
2016192510.tif 000007
【図４】
2016192510.tif 000008
【図５】
2016192510.tif 000009
【図６】
2016192510.tif 000010
【図７】
2016192510.tif 000011
【図８】
2016192510.tif 000012
【図９】
2016192510.tif 000013
【図１０】
2016192510.tif 000014
【図１１】
2016192510.tif 000015
【図１２】
2016192510.tif 000016
【図１３】
2016192510.tif 000017
【図１６】
2016192510.tif 000018