(57)【要約】【課題】ｎ型半導体領域を電極に対して低抵抗で接触させる方法を提供する。【解決手段】  半導体装置を製造する方法が提供される。この方法は、半導体基板にｎ型不純物を注入する工程と、前記ｎ型不純物が注入された範囲内の前記半導体基板の表面を熱処理によって酸化させることによって、前記表面に酸化膜を形成する工程と、前記表面から前記酸化膜を除去する工程と、前記酸化膜を除去した後に、前記表面に接触する電極を形成する工程を有する。【選択図】図８
2016086136.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を製造する方法であって、
半導体基板にｎ型不純物を注入する工程と、
前記ｎ型不純物が注入された範囲内の前記半導体基板の表面を熱処理によって酸化させることによって、前記表面に酸化膜を形成する工程と、
前記表面から前記酸化膜を除去する工程と、
前記酸化膜を除去した後に、前記表面に接触する電極を形成する工程、
を有する方法。
【請求項２】
前記方法により製造される半導体装置が、ダイオードとＩＧＢＴを有し、
前記方法が、前記半導体基板にｐ型不純物を注入する工程をさらに有し、
前記熱処理によって、前記ｎ型不純物が注入された範囲内に前記ダイオードのカソード領域が形成されるとともに前記ｐ型不純物が注入された範囲内に前記ＩＧＢＴのコレクタ領域が形成され、
前記電極が、前記カソード領域と前記コレクタ領域に接触する、
請求項１の方法。
【請求項３】
前記熱処理では、前記表面に光を照射して前記表面に露出する半導体領域を溶融させ、その後、前記半導体領域を凝固させる請求項１または２の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ＩＧＢＴとダイオードの機能を合わせ持つ半導体装置（ＲＣ−ＩＧＢＴ：Reverse Conducting−Insulated Gate Bipolar Transistor）の製造方法が開示されている。この製造方法では、半導体基板の裏面に、ｎ型不純物及びｐ型不純物が注入される。その後、半導体基板の裏面に対してレーザアニールが実施される。これによって、半導体基板中の不純物が活性化し、半導体基板の裏面に露出する半導体領域にｎ型のカソード領域とｐ型のコレクタ領域が形成される。その後、半導体基板の裏面に、カソード領域及びコレクタ領域に接触する電極が形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２４７２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電極をｎ型半導体領域に低抵抗で接触させるためには、半導体基板の表面におけるｎ型不純物濃度が高い必要がある。特許文献１のように、ｎ型不純物が注入された範囲の半導体領域に対してレーザアニールを実施すると、ｎ型不純物が活性化する一方で、ｎ型不純物が半導体基板中で拡散する。このため、半導体基板の表面において高いｎ型不純物濃度を得ることができない。また、レーザアニール以外のアニール方法（例えば、炉を用いたアニール）を用いて活性化を行ったとしても、半導体基板中でｎ型不純物が拡散し、半導体基板の表面において高いｎ型不純物濃度を得ることができない。このため、従来は、アニールによる拡散の影響を考慮して、アニール前に半導体基板に対して極めて高濃度にｎ型不純物を注入する必要があった。半導体基板に高濃度にｎ型不純物を注入すると、半導体基板中に結晶欠陥が生じ、半導体基板の導電率が低下してしまう。
【課題を解決するための手段】
【０００５】
本明細書は、半導体装置を製造する方法を開示する。この方法は、半導体基板にｎ型不純物を注入する工程と、前記ｎ型不純物が注入された範囲内の前記半導体基板の表面を熱処理によって酸化させることによって、前記表面に酸化膜を形成する工程と、前記表面から前記酸化膜を除去する工程と、前記酸化膜を除去した後に、前記表面に接触する電極を形成する工程を有する。
【０００６】
上記の熱処理を実施すると、半導体基板に注入されたｎ型不純物が活性化するとともに、半導体基板中でｎ型不純物が拡散する。その一方で、熱処理によって半導体基板を酸化させると、酸化膜中のｎ型不純物（すなわち、酸化する前の半導体領域中に存在していたｎ型不純物）が、半導体基板側に排出される。このため、この方法によれば、酸化膜と半導体基板との境界面の近傍の半導体領域において、高いｎ型不純物濃度を得ることができる。その後に、酸化膜を除去すると、ｎ型不純物濃度が高い表面を露出させることができる。このように、この方法によれば、半導体基板の表面において、高いｎ型不純物濃度を得ることができる。条件によっては、半導体基板の表面におけるｎ型不純物濃度が、熱処理前よりも上昇する場合もある。その後、その表面に電極を形成することで、電極を半導体基板に対して低抵抗で接触させることができる。
【図面の簡単な説明】
【０００７】
【図１】実施形態の方法により製造される半導体装置１０の縦断面図。
【図２】半導体装置１０のドリフト領域２８、バッファ領域３０、カソード領域３４及びコレクタ領域３２中における不純物濃度分布を示すグラフ。
【図３】半導体装置１０の製造工程における半導体基板１２の縦断面図。
【図４】半導体装置１０の製造工程における半導体基板１２の縦断面図。
【図５】半導体装置１０の製造工程における半導体基板１２の縦断面図。
【図６】半導体装置１０の製造工程における半導体基板１２の縦断面図。
【図７】第１注入工程及び第２注入工程の実施後の半導体基板１２中における不純物濃度分布を示すグラフ。
【図８】半導体装置１０の製造工程における半導体基板１２の縦断面図。
【図９】酸化アニールの実施後のドリフト領域２８、バッファ領域３０、カソード領域３４及びコレクタ領域３２中における不純物濃度分布を示すグラフ。
【図１０】比較例の半導体装置のドリフト領域２８、バッファ領域３０、カソード領域３４及びコレクタ領域３２中における不純物濃度分布を示すグラフ。
【発明を実施するための形態】
【０００８】
図１は、本実施形態の方法によって製造される半導体装置１０を示している。半導体装置１０は、ＩＧＢＴとダイオードを備えるＲＣ−ＩＧＢＴである。半導体装置１０は、半導体基板１２と、半導体基板１２の上面１２ａ及び下面１２ｂに形成された電極、絶縁体等によって構成されている。
【０００９】
半導体基板１２は、シリコンにより形成されている。半導体基板１２の上面１２ａには、複数のトレンチ４０が凹状に形成されている。各トレンチ４０は、互いに平行に伸びている。各トレンチ４０の内面は、ゲート絶縁膜４２に覆われている。各トレンチ４０の内部には、ゲート電極４４が配置されている。ゲート電極４４は、ゲート絶縁膜４２によって半導体基板１２から絶縁されている。ゲート電極４４の上面は、層間絶縁膜４７に覆われている。
【００１０】
半導体基板１２の上面１２ａには、上部電極６０が形成されている。上部電極６０は、層間絶縁膜４７によってゲート電極４４から絶縁されている。半導体基板１２の下面１２ｂには、下部電極６２が形成されている。下部電極６２は、複数の金属層が積層された積層構造を有している。下部電極６２の中の最も半導体基板１２側の金属層は、ＡｌＳｉ層である。
【００１１】
半導体基板１２の内部には、エミッタ領域２０、ボディ領域２１、ドリフト領域２８、バッファ領域３０、コレクタ領域３２及びカソード領域３４が形成されている。
【００１２】
エミッタ領域２０は、ｎ型領域であり、半導体基板１２の上面１２ａに露出している。エミッタ領域２０は、上部電極６０にオーミック接触している。エミッタ領域２０は、ゲート絶縁膜４２に接している。
【００１３】
ボディ領域２１は、ボディコンタクト領域２１ａと低濃度ボディ領域２１ｂを有している。ボディコンタクト領域２１ａは、高濃度のｐ型不純物を含有するｐ型領域である。ボディコンタクト領域２１ａは、半導体基板１２の上面１２ａに露出している。ボディコンタクト領域２１ａは、エミッタ領域２０に隣接している。ボディコンタクト領域２１ａは、上部電極６０にオーミック接触している。低濃度ボディ領域２１ｂは、ボディコンタクト領域２１ａよりもｐ型不純物濃度が低いｐ型領域である。低濃度ボディ領域２１ｂは、エミッタ領域２０とボディコンタクト領域２１ａの下側に形成されている。低濃度ボディ領域２１ｂは、エミッタ領域２０の下側において、ゲート絶縁膜４２に接している。
【００１４】
ドリフト領域２８は、エミッタ領域２０よりも低濃度のｎ型不純物を含有するｎ型領域である。ドリフト領域２８は、低濃度ボディ領域２１ｂの下側に形成されている。ドリフト領域２８は、低濃度ボディ領域２１ｂによってエミッタ領域２０から分離されている。ドリフト領域２８は、低濃度ボディ領域２１ｂの下側において、トレンチ４０の下端部のゲート絶縁膜４２と接している。
【００１５】
バッファ領域３０は、ドリフト領域２８よりも高濃度のｎ型不純物を含有するｎ型領域である。バッファ領域３０は、ドリフト領域２８の下側に形成されている。
【００１６】
コレクタ領域３２は、高濃度のｐ型不純物を含有するｐ型領域である。コレクタ領域３２は、バッファ領域３０の下側に形成されている。コレクタ領域３２は、半導体基板１２の下面１２ｂに露出している。コレクタ領域３２は、下部電極６２にオーミック接触している。
【００１７】
カソード領域３４は、バッファ領域３０よりも高濃度のｎ型不純物を含有するｎ型領域である。カソード領域３４は、バッファ領域３０の下側に形成されている。カソード領域３４は、コレクタ領域３２に隣接している。カソード領域３４は、半導体基板１２の下面１２ｂに露出している。カソード領域３４は、下部電極６２にオーミック接触している。
【００１８】
半導体基板１２には、エミッタ領域２０、ボディ領域２１、ドリフト領域２８、バッファ領域３０及びコレクタ領域３２によって、上部電極６０と下部電極６２の間に接続されたＩＧＢＴが形成されている。半導体装置１０がＩＧＢＴとして動作する場合には、上部電極６０がエミッタ電極であり、下部電極６２がコレクタ電極である。また、半導体基板１２には、ボディ領域２１、ドリフト領域２８、バッファ領域３０及びカソード領域３４によって、上部電極６０と下部電極６２の間に接続されたダイオードが形成されている。半導体装置１０がダイオードとして動作する場合には、上部電極６０がアノード電極であり、下部電極６２がカソード電極である。すなわち、ダイオードは、ＩＧＢＴに対して逆並列に接続されている。
【００１９】
図２は、半導体基板１２の厚み方向における不純物濃度分布を示している。図２の実線のグラフは、ドリフト領域２８、バッファ領域３０及びカソード領域３４中におけるｎ型不純物濃度分布を示している。図２の破線のグラフは、コレクタ領域３２中におけるｐ型不純物濃度分布を示している。図２に示すように、カソード領域３４中のｎ型不純物濃度は、下面１２ｂ側ほど高くなるように分布している。下面１２ｂにおけるｎ型不純物濃度は、１×１０２０ｃｍ−３よりも高い。コレクタ領域３２中のｐ型不純物濃度は、カソード領域３４中のｎ型不純物濃度よりも低い。また、コレクタ領域３２中のｐ型不純物濃度は、下面１２ｂ側ほど低くなるように分布している。
【００２０】
次に、半導体装置１０の製造方法について説明する。半導体装置１０は、ドリフト領域２８と略同じｎ型不純物濃度を有するｎ型の半導体基板１２から製造される。まず、半導体基板１２に対して種々の加工を施すことによって、図３に示すように、半導体装置１０の上面側の構造を形成する。
【００２１】
次に、半導体基板１２の下面１２ｂの全域に対して、ｎ型不純物を注入する。ここでは、バッファ領域３０の深さでｎ型不純物が停止するようにエネルギーを調節してｎ型不純物を注入する。その後、半導体基板１２の下面１２ｂに対してレーザアニールを行い、半導体基板１２の下面１２ｂ近傍の半導体領域を加熱する。これによって、バッファ領域３０の深さに注入されたｎ型不純物が活性化し、図４に示すようにバッファ領域３０が形成される。
【００２２】
次に、図５に示すように、半導体基板１２の下面１２ｂの全域に対して、ｐ型不純物（本実施例では、ボロン）を注入する（第１注入工程）。ここでは、コレクタ領域３２の深さ（すなわち、バッファ領域３０よりも下側の深さ（下面１２ｂのごく近傍の深さ））でｐ型不純物が停止するように注入エネルギーを調節して、ｐ型不純物を注入する。これによって、半導体基板１２の下面１２ｂに露出する範囲に、高濃度のｐ型不純物を含有する領域３２（後にコレクタ領域３２となる領域）が形成される。
【００２３】
次に、図６に示すように、半導体基板１２の下面１２ｂのうち、カソード領域３４を形成すべき領域に対して、ｎ型不純物（本実施例では、リン）を注入する（第２注入工程）。ここでは、カソード領域３４の深さ（すなわち、バッファ領域３０よりも下側の深さ（下面１２ｂのごく近傍の深さ））でｎ型不純物が停止するように、注入エネルギーを調節して、ｎ型不純物を注入する。これによって、半導体基板１２の下面１２ｂに露出する範囲に、高濃度のｎ型不純物を含有する領域３４（後にカソード領域３４となる領域）が形成される。なお、第２注入工程では、第１注入工程で注入したｐ型不純物よりも高濃度にｎ型不純物を注入する。このため、第２注入工程でｎ型不純物が注入された領域３４では、ｎ型不純物がｐ型不純物よりも高濃度に存在する。
【００２４】
図７は、領域３２及び領域３４に対する不純物注入後における不純物濃度分布を示している。図示するように、領域３４内では、ガウス分布状にｎ型不純物が分布する。領域３４内のｎ型不純物濃度のピーク値は、１×１０２０ｃｍ−３より大きい。但し、下面１２ｂにおけるｎ型不純物濃度は、１×１０２０ｃｍ−３より小さい。また、領域３２内では、ガウス分布状にｐ型不純物が分布する。領域３２内のｐ型不純物濃度は、領域３４内のｎ型不純物濃度よりも小さい。
【００２５】
次に、Ｏ２雰囲気中で、半導体基板１２の下面１２ｂに対してレーザアニールを行う（以下、酸化アニールという）。すなわち、下面１２ｂ近傍の半導体領域を加熱する。これによって、領域３２及び領域３４中の不純物が活性化し、コレクタ領域３２及びカソード領域３４が形成される。なお、ここでは、領域３２及び領域３４を一時的に溶融させ、その後、これらを凝固させることで、コレクタ領域３２及びカソード領域３４を形成する。このように半導体領域を溶融させると、溶融した範囲内に不純物が拡散し、溶融した範囲内で不純物濃度が均一化される。このため、酸化アニール後に、図９に示すように、カソード領域３４中のｎ型不純物濃度分布が、略矩形のボックス分布に変化する。また、図９に示すように、コレクタ領域３２中のｐ型不純物濃度分布が、略矩形のボックス分布に変化する。
【００２６】
また、Ｏ２雰囲気中で半導体基板１２の下面１２ｂを加熱すると、下面１２ｂにおいて半導体基板１２が酸化し、図８に示すように下面１２ｂに酸化膜（ＳｉＯ２膜）３６が形成される。半導体基板１２が酸化する際に、酸化される範囲内の半導体領域中に存在するｎ型不純物（すなわち、リン）が、酸化していない半導体領域に排出される。このため、酸化膜３６の形成後に、酸化膜３６と半導体基板１２の境界（すなわち、下面１２ｂ）において、ｎ型不純物濃度が高くなる。このため、図９に示すように、酸化膜３６に覆われた半導体基板１２の下面１２ｂにおいて、高いｎ型不純物濃度が得られる。本実施形態では、酸化アニール実施前においては図７に示すように下面１２ｂにおけるｎ型不純物濃度が１×１０２０ｃｍ−３より小さいのに対し、酸化アニール実施後には図９に示すように下面１２ｂにおけるｎ型不純物濃度が１×１０２０ｃｍ−３より大きくなる。
【００２７】
他方、上述した酸化膜３６から半導体領域への不純物の排出は、ｎ型不純物では生じるものの、ｐ型不純物では生じない。したがって、図９に示すように、下面１２ｂにおけるｐ型不純物の濃度は、酸化アニールを実施しても上昇しない。上述したように酸化アニール時にコレクタ領域３２中でｐ型不純物濃度が均一化されるため、下面１２ｂにおけるｐ型不純物濃度は酸化アニールによって少し低下する。
【００２８】
次に、酸化アニールで形成された酸化膜３６を、フッ酸を用いたウェットエッチングによって除去する。これによって、半導体基板１２の下面１２ｂを露出させる。
【００２９】
次に、半導体基板１２の下面１２ｂ上に、スパッタリング等によってＡｌＳｉ層を形成する。その後、ＡｌＳｉ層上に、他の金属層（例えば、Ｎｉ層、Ａｕ層等）を積層する。これによって、下部電極６２を形成する。下部電極６２を形成することで、図１に示す半導体装置１０が完成する。カソード領域３４の下面１２ｂにおけるｎ型不純物濃度が高いので、下部電極６２（すなわち、ＡｌＳｉ層）はカソード領域３４に対して低抵抗でオーミック接触する。また、コレクタ領域３２の下面１２ｂにおけるｐ型不純物濃度は低いが、下部電極６２（すなわち、ＡｌＳｉ層）は低濃度のｐ型領域に対して低抵抗でオーミック接触することができる。したがって、下部電極６２は、コレクタ領域３２に対しても低抵抗でオーミック接触する。
【００３０】
図１０に、比較例として、非酸化雰囲気（アルゴン雰囲気等）にてカソード領域３４とコレクタ領域３２の活性化アニール（下面１２ｂのレーザアニール）を行った場合の不純物濃度分布を示す。なお、この活性化アニールも、領域３２、３４を一旦溶融させ、その後凝固させるものである。非酸化雰囲気下で活性化アニールを行うと、図１０に示すように、下面１２ｂにおいて高いｎ型不純物濃度を得ることができない。図９と図１０を比較することで明らかなように、実施形態の方法では、下面１２ｂにおいてより高いｎ型不純物濃度（１×１０２０ｃｍ−３より高い濃度）を得ることができる。
【００３１】
以上に説明したように、実施形態の方法では、酸化アニール時にカソード領域３４の下面１２ｂにおけるｎ型不純物濃度が上昇する。このため、下部電極６２をカソード領域３４に対して低抵抗でオーミック接触させることができる。また、下面１２ｂにおいて高いｎ型不純物濃度が得られるので、カソード領域３４に対してそれほど高濃度にｎ型不純物を注入する必要がない。カソード領域３４に対するｎ型不純物の注入量が少ないので、カソード領域３４中に結晶欠陥が少ない。このため、カソード領域３４の移動度が高い。したがって、この方法によれば、より損失が少ない半導体装置１０を製造することができる。また、実施形態の方法では、カソード領域３４とコレクタ領域３２を一旦溶融させ、その後、これらを凝固させる。カソード領域３４とコレクタ領域３２の内部の結晶欠陥の多くは、これらが溶融して凝固する際に消滅する。これによって、カソード領域３４とコレクタ領域３２中の結晶欠陥がより少なくなっている。これによって、半導体装置１０で損失がより生じ難くなっている。
【００３２】
なお、上述した実施形態の方法では、酸化アニールをレーザアニールによって実施したが、炉等を用いたアニールによって酸化アニールを実施してもよい。
【００３３】
また、上述した実施形態の方法では、ＲＣ−ＩＧＢＴを製造したが、他の半導体装置を本明細書に開示の方法で製造してもよい。しかしながら、ＲＣ−ＩＧＢＴの下部電極６２のように、ｎ型半導体領域とｐ型半導体領域の両方に対して低抵抗で接触することが求められる電極に対して、本明細書に開示の技術はより有用である。すなわち、ｎ型半導体領域とｐ型半導体領域の両方に対して低抵抗で接触可能な電極材料は、ＡｌＳｉ等のごく一部の材料に限られる。ＡｌＳｉ等の電極材料に対してオーミック接触するために必要な不純物濃度は、ｐ型半導体領域ではそれほど高くないが、ｎ型半導体領域では高い。したがって、実施形態のように酸化アニールによってｎ型半導体領域の表面において高いｎ型不純物濃度を得ることで、ＡｌＳｉ等の電極材料に対してもｎ型半導体領域を低抵抗で接触させることができる。
【００３４】
また、上述した実施形態では、カソード領域３４のｎ型不純物としてリンを用いたが、カソード領域３４のｎ型不純物としてヒ素を用いてもよい。ヒ素も、酸化アニール時にリンと同様に酸化膜３６から半導体領域に排出される。したがって、ヒ素を用いても、下面１２ｂにおいて高いｎ型不純物濃度を得ることができる。
【００３５】
また、上述した実施形態では、Ｏ２雰囲気中で酸化アニールを行った。しかしながら、半導体基板１２を酸化させるガスとしては、酸素の他に、水素と酸素の混合ガス等、種々の酸化ガスを用いることができる。
【００３６】
以下に、本明細書が開示する半導体装置の製造方法の構成を列挙する。本明細書の一例の方法により製造される半導体装置は、ダイオードとＩＧＢＴを有する。この方法は、半導体基板にｐ型不純物を注入する工程をさらに有する。熱処理によって、ｎ型不純物が注入された範囲内にダイオードのカソード領域が形成されるとともにｐ型不純物が注入された範囲内にＩＧＢＴのコレクタ領域が形成される。電極が、カソード領域とコレクタ領域に接触する。
【００３７】
本明細書の一例の方法においては、熱処理では、表面に光を照射して表面に露出する半導体領域を溶融させ、その後、半導体領域を凝固させる。
【００３８】
このような構成によれば、溶融させた範囲に存在する結晶欠陥の数を減少させることができる。
【００３９】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００４０】
１０：半導体装置
１２：半導体基板
２０：エミッタ領域
２１：ボディ領域
２８：ドリフト領域
３０：バッファ領域
３２：コレクタ領域
３４：カソード領域
３６：酸化膜
４０：トレンチ
４２：ゲート絶縁膜
４４：ゲート電極
４７：層間絶縁膜
６０：上部電極
６２：下部電極
【図１】
2016086136.tif 000003
【図２】
2016086136.tif 000004
【図３】
2016086136.tif 000005
【図４】
2016086136.tif 000006
【図５】
2016086136.tif 000007
【図６】
2016086136.tif 000008
【図７】
2016086136.tif 000009
【図８】
2016086136.tif 000010
【図９】
2016086136.tif 000011
【図１０】
2016086136.tif 000012