(57)【要約】【課題】１パルス制御を適用したＭＭＣ回路におけるデッドタイムの影響を排除し、電流の高調波を低減すること。【解決手段】直流電圧源Ｃとスイッチング素子SWによりパルス状の電圧を出力する単位変換器11を、各相において複数直列に接続し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を、制御部２により単位変換器11のスイッチング素子SWに与える電力変換装置11であって、制御部２は、単位電力変換器11のデッドタイムにより生じるパルス遅延を補償するための補正量を加算した電圧指令値と、パルス出力を変化させるタイミングの閾値とを比較し、その比較結果から単位変換器11の出力電圧を変化させるタイミングを判定して、単位変換器11の出力電圧を変化させる。【選択図】図１
2016063688.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を、制御手段により前記単位変換器のスイッチング素子に与える電力変換装置であって、
前記制御手段は、前記単位電力変換器のデッドタイムにより生じるパルス遅延を補償するための補正量を加算した電圧指令値と、パルス出力を変化させるタイミングの閾値とを比較し、その比較結果から前記単位変換器の出力電圧を変化させるタイミングを判定して、前記単位変換器の出力電圧を変化させることを特徴とする電力変換装置。
【請求項２】
前記制御手段は、前記電圧指令値の単位時間当たりの変化の度合いに比例した補正量を電圧指令値に加算することを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記制御手段は、前記電圧指令値の単位時間当たりの変化の度合いとデッドタイムとの積に応じた補正量を電圧指令値に加算することを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記制御手段は、デッドタイムによりパルス遅延が発生する場合にのみ、電圧指令値に前記補正量を加算することを特徴とする請求項１乃至３いずれか記載の電力変換装置。
【請求項５】
前記制御手段は、前記各相に流れる電流の正負を判別し、その判別結果からデッドタイムによるパルス遅延の発生の有無を判断することを特徴とする請求項４記載の電力変換装置。
【請求項６】
前記電力変換装置は無効電流を出力し、
前記制御手段は、前記単位電力変換器の出力電流指令値が出力電圧の位相に比して進んだ位相である場合に、電圧指令値に前記補正量を加算する
ことを特徴とする請求項１乃至３いずれか記載の電力変換装置。
【請求項７】
前記電力変換装置は無効電流を出力し、
前記制御手段は、前記単位電力変換器の出力電流検出値が出力電圧の位相に比して進んだ位相である場合に、電圧指令値に前記補正量を加算する
ことを特徴とする請求項１乃至３いずれか記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単位変換器を多段接続したＭＭＣ（Ｍｏｄｕｌａｒ  Ｍｕｌｔｉｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ）回路に好適な電力変換装置に関する。
【背景技術】
【０００２】
半導体技術の発展と共に、電力変換器（インバータ）に用いるスイッチング素子も進歩してきた。その成果の１つとして、変換器の多レベル化がある。
【０００３】
従来、電力変換器が高圧系統に連系する際には、２，３電圧レベルの変換器出力をトランスで昇圧するのが一般的であったが、その場合、出力電圧に含まれる高調波成分を低減するために、三相交流出力にリアクトルやコンデンサで構成される高調波フィルタを挿入する必要があった。出力電圧のレベル数が少ないと、含まれる高調波成分も大きい。そのため、電力系統に流れ出す高調波成分が他の機器に悪影響を及ぼさないレベルまで低減させためには、前記高調波フィルタを大きくする必要があり、結果としてコストの増大と重量の増加を招いていた。
【０００４】
これらを解決するべく、細かい電圧を出力する単位変換器を複数台直接接続することにより、多レベルの階段状の電圧波形を出力できる電力変換器（ＭＭＣ：Ｍｏｄｕｌａｒ  Ｍｕｌｔｉｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ）の開発が進められている。このＭＭＣ回路の場合、多レベル化により出力電圧の波形を正弦波に近付けることができるため、重量、体積及びコストの面で不利な前記高調波フィルタを小型化し、あるいは不要にできるメリットがある。
【０００５】
このＭＭＣ回路にＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御を適用する場合、各単位変換器の三角波キャリアの位相を均等にずらすことで高調波を低減する。その場合、三角波キャリアの周波数を電源周波数より大きくする必要があり、スイッチング回数を低減するのには限界がある。それはスイッチング損失の低減に限界があり、効率の限界があることを意味する。
【０００６】
そこで、１周期に各単位変換器を１回スイッチングする１パルス制御を適用すれば、スイッチング損失を低減できることになる。非特許文献１に記載されているように１パルス制御は、レベル数の少ない回路ならば電圧高調波は大きいが、多レベル回路ならば高調波を低減できるため、低損失と低高調波を両立できることになる。
【０００７】
図９は、多レベル回路を１パルス制御で駆動した場合の、正弦波状の電圧指令値ｖr*と、実際に出力されるステップ状の出力電圧ｖrの波形例を示す図である。前記非特許文献１では、図９における位相θ1 〜θ8 ，π−θ8 〜π−θ1 のように各単位変換器の出力が変化する位相が予め決められてテーブル化されており、それにしたがって単位変換器のパルス電圧出力を変化させることで、変換器として出力電圧ｖrのような多レベルの波形の電圧が出力される。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｆ．Ｚ．Ｐｅｎｇ，  Ｊ．Ｓ．Ｌａｉ，  Ｊ．Ｗ．ＭｃＫｅｅｖｅｒ，  Ｊ．ＶａｎＣｏｅｖｅｒｉｎｇ，  “Ａ  Ｍｕｌｔｉｌｅｖｅｌ  ｕｒｃｅＶｏｌｔａｇｅ−Ｓｏｕｒｃｅ  Ｉｎｖｅｒｔｅｒ  ｗｉｔｈ  Ｓｅｐａｒａｔｅ  ＤＣ  Ｓｏｕｒｃｅｓ  ｆｏｒ  Ｓｔａｔｉｃ  Ｖａｒ  Ｇｅｎｅｒａｔｉｏｎ，”  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＩＮＤＵＳＴＲＹ  ＡＰＰＬＩＣＡＴＩＯＮＳ，ＶＯＬ．３２，  ＮＯ．５，  ＳＥＰＴＥＭＢＥＲ／ＯＣＴＢＥＲ  １９９６，  ｐｐ．１１３０−１１３８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、１パルス制御方式では、変換器の出力が変化する際に回路の短絡を防ぐためのデッドタイムの影響が課題となる。デッドタイムはパルスの遅延という形で現れるため、本来想定する出力電圧とは差異が生じ、電流の高調波成分が増大する。ＰＷＭ制御であれば変調率を制御することで高調波成分を補正できるが、１パルス制御ではパルスが変化する頻度自体が少ないため、デッドタイムにより生じたパルスの遅延を即時補正することが困難となる。
【００１０】
本発明は前記のような実情に鑑みてなされたもので、１パルス制御を適用したＭＭＣ回路におけるデッドタイムの影響を排除し、電流の高調波成分を低減させることを目的とする。
【課題を解決するための手段】
【００１１】
実施形態に係る電力変換装置は、直流電圧源と半導体スイッチング素子によりパルス状の電圧を出力する単位変換器を、各相において複数直列に接続し、出力電圧の基本波１周期あたり正負それぞれ１回ずつパルス電圧を出力する１パルス制御ゲート信号を、制御手段により前記単位変換器のスイッチング素子に与える電力変換装置であって、前記制御手段は、前記単位電力変換器のデッドタイムにより生じるパルス遅延を補償するための補正量を加算した電圧指令値と、パルス出力を変化させるタイミングの閾値とを比較し、その比較結果から前記単位変換器の出力電圧を変化させるタイミングを判定して、前記単位変換器の出力電圧を変化させることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、１パルス制御を適用したＭＭＣ回路におけるデッドタイムの影響を排除し、電流の高調波成分を低減させることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る電力変換器全体の回路構成を示す図。
【図２】同実施形態に係る制御部が出力する電圧ｖrの生成過程を示す図。
【図３】同実施形態に係る単位変換器の構成を抽出して示す図。
【図４】同実施形態に係る単位変換器における実際の動作を示す図。
【図５】同実施形態に係る電圧指令値の補正量の求め方を説明する図。
【図６】第２の実施形態に係るアームＵ1，Ｕ2のデッドタイム中の出力を電流の正負別に示す図。
【図７】第３の実施形態に係る電流の位相が出力電圧の位相より進んでいる場合の各信号波形と動作内容とを示す図。
【図８】同実施形態に係る電流の位相が出力電圧の位相より遅れている場合の各信号波形と動作内容とを示す図。
【図９】多レベル回路を１パルス制御で駆動した場合の正弦波状の電圧指令値と実際に出力されるステップ状の出力電圧の波形例を示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、詳細に説明する。  
（第１の実施形態）  
図１は、本発明の第１の実施形態に係る、デルタ結線の無効電力補償装置に適用した電力変換器の全体構成を示す図である。なお、後述する第２の実施形態以下においても、図１に示す電力変換器の構成要素と同一、または相当する構成要素には、図１で使用した符号と同一の符号を付して説明する。
【００１５】
この電力変換器では、４つのスイッチング素子ＳＷとコンデンサＣにより構成された単相フルブリッジ構成の単位変換器１１を、ｒ，ｓ，ｔの各相あたりｎ段直列接続して電力変換部１を構成する。そして、この電力変換部１内の各単位変換器１１を制御する制御部２を備える。
【００１６】
本実施形態では、前述した如くデルタ結線の無効電力補償装置に適用した場合の例であるため、各相にバッファリアクトル３を直列に備え、各相の変換器はデルタ結線で接続され、トランス４を介して、３相交流電源５を含む電力系統に連系されている。また本実施形態の各単位変換器１１は１パルス制御で動作させるものとする。
【００１７】
制御部２は、系統電圧ｖsr，ｖss，ｖst、変換器電流ｉrs，ｉst，ｉtr、コンデンサ電圧ｖcr1〜ｖcrn，ｖcs1〜ｖcsn，ｖct1〜ｖctnを基に、各相の電圧指令値ｖr*，ｖs*，ｖr*を演算し、それを基に実際に各スイッチング素子を駆動するゲート信号を出力する。以降は説明を簡略化するためにｒ相の制御のみを説明する。制御方法は全相とも同じであり、それぞれについて同様に行なう。
【００１８】
制御部２は、電圧指令値ｖr*を基に、各単位変換器を１パルス制御するゲート信号を生成し、各単位変換器を駆動して同相における電圧ｖrを出力させる。
【００１９】
図２は、前記制御部２が出力する電圧ｖrの生成過程を示す図である。制御部２は、図２（Ａ）に示すように電圧指令値ｖr*と閾値ｖrthとの比較により１パルスが変化するタイミングを判定し、図２（Ｂ）に示すような電圧ｖrを得る。前記閾値ｖrthは、単位変換器１１を構成するコンデンサＣの電圧定格値ｖc*と、パルス電圧を出力している単位変換器１１の数、そしてパルス電圧出力がオン段階かオフ段階かによって定められる。
【００２０】
次に各単位変換器１１のデッドタイムＴd中の出力について考える。  
図３にも示すように、単位変換器１１は半導体スイッチング素子ＳＷ11，ＳＷ12，ＳＷ21，ＳＷ22とコンデンサＣにより構成されるもので、コンデンサＣに電圧ｖcが印加されるものとする。
【００２１】
この単位変換器１１の出力がオフからオンに変化するとき、半導体スイッチング素子ＳＷ11とＳＷ12によるアームＵ1と、半導体スイッチング素子ＳＷ21とＳＷ22によるアームＵ2の出力はそれぞれ、（０，０）から（ｖc，０）、または（ｖc，ｖc）から（ｖc，０）に変化する。
【００２２】
出力が（０，０）から（ｖc，０）に変化する場合、ＳＷ11：オフ、ＳＷ12：オン、ＳＷ21：オフ、ＳＷ22：オンの状態から、ＳＷ11：オフ、ＳＷ12：オフ、ＳＷ21：オフ、ＳＷ22：オンのデッドタイム期間Ｔdを経て、ＳＷ11：オン、ＳＷ12：オフ、ＳＷ21：オフ、ＳＷ22：オンの状態へと変化する。
【００２３】
このとき電流が正方向であれば、デッドタイム期間Ｔd中の電流ｉは、素子ＳＷ22と、素子ＳＷ12のフライホイールダイオードを通じて流れるため、単位変換器１１の出力は０（ゼロ）である。
【００２４】
図４は、単位変換器１１における実際の動作を示すものである。本来の電圧指令値ｖr*に応じてコンデンサＣに０からｖcに変化するような電圧ｖrを出力させたい場合であっても、デッドタイムＴd期間中は出力が０のままであるため、結果としてデッドタイムＴd分だけの遅延が生じた電圧ｖr’が出力されることとなる。
【００２５】
アームＵ1，Ｕ2の出力が（ｖc，ｖc）から（ｖc，０）に変化する場合においても、デッドタイムＴd中の各半導体スイッチング素子の状態はＳＷ11：オン、ＳＷ12：オフ、ＳＷ21：オフ、ＳＷ22：オフであり、電流が正方向であれば、電流ｉは、スイッチング素子ＳＷ21のフライホイールダイオードと、スイッチング素子ＳＷ11を通じて流れるため、同様に単位変換器１１の出力は０（ゼロ）である。
【００２６】
一方、アームＵ1，Ｕ2の出力が（０，０）から（ｖc，０）に変化する場合において、電流ｉが負方向であれば、当該電流ｉはスイッチング素子ＳＷ11のフライホイールダイオードとコンデンサＣ、スイッチング素子ＳＷ22を通じて流れるため、デッドタイムＴd中の単位変換器１１の出力電圧には電圧ｖcが表れる。この場合にはパルス遅延は発生しない。
【００２７】
このような性質のパルス遅延を補償するものとして、制御部２が電圧指令値ｖr*に補正量Δｖr*を加算する。
【００２８】
図５（Ａ）は、この補正量Δｖr*の求め方を説明する図である。同図（Ａ）で、電圧指令値ｖr*が理想的な正弦波であるとき、傾きｄｖr*／ｄtは、次式
【数１】
2016063688.tif 000003
【００２９】
（ただし、ｖrpeak*：電圧指令値ｖr*の最大値、  
ω：電圧の角周波数。）  
で表すことができる。前記図５（Ａ）において、時間ｔで１パルスが変化するとき、傾きは  
【数２】
2016063688.tif 000004
【００３０】
となる。この傾きを図５（Ｂ）に示すように角度θを用いた直角三角形で考えると、デッドタイムＴdと補正量Δｖr*の関係は、
【数３】
2016063688.tif 000005
【００３１】
として近似できる。ここから補正量Δｖr*は、
【数４】
2016063688.tif 000006
【００３２】
として求められる。前記（４）式は時間次元で補正量Δｖr*を表現しているが、これを位相次元での表現に書き換えると、
【数５】
2016063688.tif 000007
【００３３】
となる。  
このようにして求めた補正量Δｖr*を電圧指令値ｖr*に加算することで、１パルス変化をデッドタイムＴd分だけ早めて、遅延を補償することができる。
【００３４】
本実施形態のように、電圧指令値と閾値を比較することで１パルス変化を制御する方式において、補正量を加算することにより、デッドタイムに起因するパルス遅延を抑制し、電流の高調波成分を低減できる。
【００３５】
電圧指令値に対する補正量は、前述した（４）式で求めても良いが、電圧指令値の傾きに任意の係数をかけた値を設定しても、同様にパルス遅延を抑制する効果を得ることができる。
【００３６】
なお、前記第１の実施形態、及び以下に説明する第２以降のすべての実施形態の共通事項として、図１に示した構成では各相において直列接続された単位変換器をデルタ結線しているが、Ｙ結線であってもよい。
【００３７】
また図１では直流電圧源にコンデンサを用いているが、直流電源でも構わない。また図１では、バッファリアクトル３を各相毎に挿入しているが、これを用いずにトランス４の漏れインダクタンスで代用しても構わない。また図１ではトランス４を介して電力系統に連系しているが、トランスなしで連系してもよい。また図１では制御部２は変換器電流ｉrs，ｉst，ｉtrに基づいて制御しているが、系統電流ｉr，ｉs，ｉtに基づいて制御してもよい。
【００３８】
（第２の実施形態）  
以下、本発明の第２の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図１に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
【００３９】
本実施形態では、デッドタイムＴdによるパルス遅延が発生する場合のみ、制御部２がこれを判断して電圧指令値ｖr*に補正量Δｖr*を加算する。パルス遅延の発生の有無は、電流の正負を判別することにより判断できる。
【００４０】
図６は、前記図３に示すアームＵ1とアームＵ2の、デッドタイムＴd中の出力を、電流の正負別にまとめて示す図である。同図に示すように、単位変換器１１のコンデンサ電圧ｖcに対し、電流ｉが正方向、すなわちアームＵ1の出力端子から出ていく方向である場合、デッドタイムＴd中にアームＵ1の出力電圧は０、アームＵ2の出力電圧はｖcとなる。
【００４１】
一方、電流ｉが負方向、すなわちアームＵ2の出力端子から出ていく方向である場合、デッドタイムＴd中にアームＵ1の出力電圧は０、アームＵ2の出力電圧はｖcとなる。ここで単位変換器１１の出力電圧が０からｖcに変化すべくアームＵ1の出力が変化する際、そのデッドタイムＴd期間中に出力電圧が０であればパルス遅延が発生する一方で、出力電圧がｖcであればパルス遅延は発生しない。
【００４２】
制御部２はこの関係に基づいて、デッドタイムＴdによるパルス遅延が発生する場合のみ、電圧指令値ｖr*に補正量Δｖr*を加算する。これにより、デッドタイムＴdにより電流の高調波成分が増大する場合のみに、電圧指令値ｖr*を補正量Δｖr*で補正して電流の高調波成分を抑制できる。
【００４３】
（第３の実施形態）  
以下、本発明の第３の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図１に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
【００４４】
本実施形態では、制御部２は電力変換部１を無効電力補償装置として制御する。このため、出力電圧と電流の位相差は常にほぼ９０度となる。その電流の位相差が進んでいる場合のみ、制御部２は電圧指令値ｖr*に補正量Δｖr*を加算する。
【００４５】
図７及び図８により、ｒ相の電流ｉr、ｒ相のある単位変換器１１の出力パルスｖr*、その単位変換器１１を構成するアームＵ1，Ｕ2の出力波形を示す。図７は電流の位相が出力電圧の位相より進んでいる場合であり、図８は電流の位相が出力電圧の位相より遅れている場合である。
【００４６】
アームＵ1，Ｕ2が変化する際のデッドタイム期間中の出力は、前述した図６と同様である。これを基に、電流の正負、デッドタイム期間中の各アームの出力を図７（Ｅ）、図８（Ｅ）で示す。これにより、パルス遅延が発生するかどうかを図７（Ｅ）、図８（Ｅ）の各最下段に示しているように、電流の位相が進んでいる状態では常にパルス遅延が発生する一方で、電流の位相が遅れている状態ではパルス遅延は発生しないことが分かる。すなわち、無効電力補償装置の場合は、電流の位相が進んでいる場合のみ、パルス遅延を補償すれば良いことになる。
【００４７】
したがって本実施形態のような無効電力補償装置では、無効電流の位相が出力電圧より進んでいる場合のみ、制御部２は電圧指令値ｖr*に補正量Δｖr*を加算する。これにより、デッドタイムＴdによって電流の高調波成分が増大する場合に限って電圧指令値ｖr*に対する補正を実行することで、電流の高調波成分を確実に抑制できる。
【００４８】
電流の位相が出力電圧の位相に対して進んでいるか、遅れているかの判別は、制御部２内部の無効電流指令値により判別しても良いし、電流の検出値より判別しても良い。検出値を使用すると実際に即した判別となるが、検出による遅延が大きい場合には、あえて指令値を使用した方が、応答性を低下させる虞がないという利点がある。
【００４９】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５０】
１…電力変換器、
２…制御部、
３…バッファリアクトル、
４…トランス、
５…電力系統、
１１…単位変換器、
Ｃ…コンデンサ
ＳＷ，ＳＷ11，ＳＷ12，ＳＷ21，ＳＷ22…半導体スイッチング素子、
Ｕ1，Ｕ2…アーム。
【図１】
2016063688.tif 000008
【図２】
2016063688.tif 000009
【図３】
2016063688.tif 000010
【図４】
2016063688.tif 000011
【図５】
2016063688.tif 000012
【図６】
2016063688.tif 000013
【図７】
2016063688.tif 000014
【図８】
2016063688.tif 000015
【図９】
2016063688.tif 000016