(57)【要約】【課題】複数のＬＥＤ列を備え、一のＬＥＤ列を流れる電流が他のＬＥＤ列の電流経路を制御するＬＥＤ駆動回路において、電流検出素子に係る電力損失を簡単な回路で低減する。【解決手段】ＬＥＤ駆動回路１０では、第２ＬＥＤ列１２を流れる電流Ｉ２が電流検出抵抗１４２の電圧降下を増大し、ＦＥＴ１４１をカットオフする。このようにして電流Ｉ２が第１ＬＥＤ列１１に接続するバイパス回路１４に流れる電流Ｉ１をカットオフ制御する。このＬＥＤ駆動回路１０において電流検出抵抗１４２にＬＥＤ１４３を並列接続した。【選択図】図１
2016063030.tif 000002
【特許請求の範囲】
【請求項１】
複数のＬＥＤがそれぞれ直列接続した第１ＬＥＤ列と第２ＬＥＤ列と、前記第１ＬＥＤ列にバイパス回路又は電流制限回路が接続し、前記第２ＬＥＤ列を流れる電流が前記バイパス回路又は電流制限回路に流れる電流の制御に寄与するＬＥＤ駆動回路において、
前記バイパス回路又は前記電流制限回路はスイッチ素子と電流検出素子を含み、
前記第２ＬＥＤ列を流れる電流が前記電流検出素子に流れ込み、
前記電流検出素子の両端間電圧に基づいて前記スイッチ素子を流れる電流を制御し、
前記電流検出素子にダイオードが並列接続している
ことを特徴とするＬＥＤ駆動回路。
【請求項２】
前記ダイオードはＬＥＤであることを特徴とする請求項１に記載のＬＥＤ駆動回路。
【請求項３】
前記第１ＬＥＤ列又は前記第２ＬＥＤ列に全波整流波形を印加することを特徴とする請求項１又は２に記載のＬＥＤ駆動回路。
【請求項４】
前記スイッチ素子がディプレッション型ＦＥＴであり、前記電流検出素子が抵抗であることを特徴とする請求項１から３の何れか一項に記載のＬＥＤ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＬＥＤが直列接続したＬＥＤ列を複数備えたＬＥＤ駆動回路に関し、さらに詳しくは、一のＬＥＤ列を流れる電流が他のＬＥＤ列に接続するバイパス回路又は電流制限回路の制御に寄与するＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
明るさの調整や発光効率の向上、ちらつき防止を目的として、点灯させるＬＥＤの個数を制御するＬＥＤ駆動回路がある。このなかで、複数のＬＥＤが直列接続したＬＥＤ列を複数備え、一のＬＥＤ列に流れる電流が他のＬＥＤ列の電流又は電流経路に係る制御に寄与するＬＥＤ駆動回路が知られている。
【０００３】
例えば特許文献１の図１−１に示されたＬＥＤ駆動回路は、商用交流電源を整流して得た全波整流波形を、ほぼその波形を保ったままＬＥＤ列に印加し、電圧に応じて変化する電流により電流経路を制御している。このＬＥＤ駆動回路は、ＬＥＤ列を複数の部分的なＬＥＤ列に分割し、分割したＬＥＤ列同士の接続部にバイパス回路を設けている。そして分割された一のＬＥＤ列に流れる電流が、分割された他のＬＥＤ列に接続するバイパス回路をカットオフし、ＬＥＤ駆動回路の電流経路を変更している。
【０００４】
そこで特許文献１の図１−１に示されたＬＥＤ駆動回路を図５と図６により説明する。図５は、このＬＥＤ駆動回路１００の回路図である。
【０００５】
図５に示すように、ＬＥＤ駆動回路（調整回路）１００は、商用交流電源（ＡＣ電圧源）１０１が入力する整流器１０７と、前段のＬＥＤ列１０９（ＬＥＤグループ）と、後段のＬＥＤ列１１１（ＬＥＤグループ）と、ディプレッション型のＦＥＴ１１３及び抵抗１１７からなるバイパス回路と、ディプレッション型のＦＥＴ１１５及び抵抗１１９からなる電流制限回路とを備えている。なお（）は特許文献１で用いられている用語を示している（以下同様）。
【０００６】
商用交流電源１０１と整流器１０７の間には、ヒューズ１０３と過電圧サプレッサ（ＴＶＳ）１０５が取り付けられている。整流器１０７はダイオードブリッジからなり全波整流波形Ｖｒｅｃｔを出力する。なお説明にあたり整流回路１０７のＶ−端子（ノードｎ４）をグランドレベルとする。抵抗１１７、１１９は電流検出抵抗である。
【０００７】
図６によりＬＥＤ駆動回路１００の動作を説明する。図６（ａ）は全波整流波形Ｖｒｅｃｔの一周期を示し、横軸が時間ｔ、縦軸が電圧Ｖである。図６（ｂ）はＬＥＤ列１０９に流れる電流ＩＧ１の波形を示し、横軸が時間ｔ、縦軸が電流Ｉである。図６において（ａ）と（ｂ）の時間軸（横軸）は一致している。
【０００８】
図６（ｂ）に示した期間ｔ１では、全波整流波形Ｖｒｅｃｔの電圧がＬＥＤ列１０９の閾値電圧より低いためＬＥＤ列１０９に電流は流れない（ＩＧ１＝０）。なおＬＥＤ列の閾値電圧とは、そのＬＥＤ列において直列接続したＬＥＤの順方向ドロップ電圧の総和である。
【０００９】
全波整流波形Ｖｒｅｃｔの電圧が上昇し図６（ｂ）に示した期間ｔ２になると、全波整流波形Ｖｒｅｃｔの電圧がＬＥＤ列１０９の閾値電圧より高くなる。この結果、ＬＥＤ列１０９に電流ＩＧ１が流れる。しかしながら期間ｔ２において全波整流波形Ｖｒｅｃｔの電圧は、ＬＥＤ列１０９の閾値電圧とＬＥＤ列１１１の閾値電圧の合算値より小さい。こ
のためＬＥＤ列１１１に電流ＩＧ２は流れない。そこで電流ＩＧ１は、ノードｎ１からノードｎ２を経てＦＥＴ１１３と抵抗１１７を通り、整流回路１０７に戻る。このとき抵抗１１７による電圧降下がＦＥＴ１１３にフィードバックし、ＦＥＴ１１３が定電流動作する（ＩＧ１＝Ｉａ）。なお期間ｔ２の最後の部分では、全波整流波形Ｖｒｅｃｔの電圧が、ＬＥＤ列１０９の閾値電圧とＬＥＤ列１１１の閾値電圧の合算値より僅かに大きくなる。このためＬＥＤ列１１１にも電流ＩＧ２が流れる。ただし電流ＩＧ２が小さいうちは電流ＩＧ１と電流ＩＧ２の合算値が一定になる（ＩＧ１＋ＩＧ２＝Ｉａ）。
【００１０】
さらに全波整流波形Ｖｒｅｃｔの電圧が上昇し図６（ｂ）に示した期間ｔ３になると、電流ＩＧ２が増加する。この結果、抵抗１１７の電圧降下が大きくなりＦＥＴ１１３はカットオフする。またＦＥＴ１１５は抵抗１１９による電圧降下がフィードバックし定電流動作する（ＩＧ１＝ＩＧ２＝Ｉｂ）。なお、この電流ＩｂはＦＥＴ１１５と抵抗１１９からなる電流制限回路の上限値となる。全波整流波形Ｖｒｅｃｔの電圧が低下する位相（期間ｔ３の後半及び期間ｔ４、ｔ５）では逆の経路を辿る。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２０１４−５１６４５２（図１−１）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図５に示したＬＥＤ駆動回路１００は、全波整流波形Ｖｒｅｃｔの電圧が高くなり、電流ＩＧ２が増加したとき（図６の期間ｔ２）、電流検出用の抵抗１１７の電力損失も大きくなってしまうという課題がある。
【００１３】
電流検出抵抗による電力損失を小さくするには、よく知られているように電流検出抵抗の値を小さくすれば良い。そして、この電流検出抵抗の電圧降下をアンプで増幅することにより、バイパス回路に含まれるスイッチ素子（図５ではＦＥＴ１１３）を制御できる。しかしながらアンプを設けることは、部品を追加したり、電源や実装領域を確保したりしなければならないという課題がある。
【００１４】
そこで本発明は、上記課題に鑑みて為されたものであり、電流検出素子に係る電力損失を簡単な回路で低減できるＬＥＤ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のＬＥＤ駆動回路は、
複数のＬＥＤがそれぞれ直列接続した第１ＬＥＤ列と第２ＬＥＤ列と、前記第１ＬＥＤ列にバイパス回路又は電流制限回路が接続し、前記第２ＬＥＤ列を流れる電流が前記バイパス回路又は電流制限回路に流れる電流の制御に寄与するＬＥＤ駆動回路において、
前記バイパス回路又は前記電流制限回路はスイッチ素子と電流検出素子を含み、
前記第２ＬＥＤ列を流れる電流が前記電流検出素子に流れ込み、
前記電流検出素子の両端間電圧に基づいて前記スイッチ素子を流れる電流を制御し、
前記電流検出素子にダイオードが並列接続している
ことを特徴とする。
【００１６】
本発明のＬＥＤ駆動回路おいて、第１ＬＥＤ列と第２ＬＥＤ列を直列接続する場合、電流源からみて上流側に第１ＬＥＤ列が配置され、第１ＬＥＤ列にバイパス回路が接続する。電流源からみて第１ＬＥＤ列と第２ＬＥＤ列を並列接続する場合、第１ＬＥＤ列に電流制限回路が接続する。
【００１７】
第２ＬＥＤ列を流れる電流がバイパス回路又は電流制限回路に含まれる電流検出素子に流れ込むと、電流検出素子の両端間電圧が増加する。この両端間電圧が所定値を超えるとバイパス回路又は電流制限回路に含まれるスイッチ素子がカットオフする。この結果、第１ＬＥＤ列からバイパス回路又は電流制限回路に流れる電流がなくなる。
【００１８】
第２ＬＥＤ列に流れる電流が増加し、電流検出素子の両端間電圧が、電流検出素子に並列接続したダイオードの閾値電圧に達するとダイオードにも電流が流れる。さらに電流が増加しても、第２ＬＥＤ列を流れる電流のその後の増分はほとんどダイオードに流れる。この結果、電流検出素子の両端間電圧は、このダイオードの閾値電圧と略同じ値を維持する。
【００１９】
前記ダイオードはＬＥＤであっても良い。
【００２０】
前記第１ＬＥＤ列又は前記第２ＬＥＤ列に全波整流波形を印加しても良い。
【００２１】
前記スイッチ素子がディプレッション型ＦＥＴであり、前記電流検出素子が抵抗であっても良い。
【発明の効果】
【００２２】
本発明のＬＥＤ駆動回路は、第２ＬＥＤ列に流れる電流が増加しても、電流検出素子の両端間電圧が一定値以上に大きくならない。この結果、本発明のＬＥＤ駆動回路では、電流検出素子にダイオードを並列接続しない場合に発生する電流検出素子の電力損失に対し、電流検出素子の電力損失とダイオードによる電力損失の和の方が小さくなる。以上のように本発明のＬＥＤ駆動回路は、簡単な回路で電流検出素子に係る電力の損失を小さくできる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態として示すＬＥＤ駆動回路の回路図。
【図２】図１に示すＬＥＤ駆動回路の動作を説明するためのグラフ。
【図３】本発明の第２実施形態として示すＬＥＤ駆動回路の回路図。
【図４】本発明の第３実施形態として示すＬＥＤ駆動回路の回路図。
【図５】従来技術として示すＬＥＤ駆動回路の回路図。
【図６】図５に示すＬＥＤ駆動回路の動作を説明するためのグラフ。
【発明を実施するための形態】
【００２４】
以下、添付図１〜４を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。
【００２５】
（第１実施形態）
図１と図２により本発明の第１実施形態として示すＬＥＤ駆動回路１０を説明する。図１はＬＥＤ駆動回路１０の回路図である。図１に示すようにＬＥＤ駆動回路１０は、ダイオードブリッジ整流回路１７、ＬＥＤ列１１（第１ＬＥＤ列）、ＬＥＤ列１２（第２ＬＥＤ列）、バイパス回路１４からなる。
【００２６】
ダイオードブリッジ整流回路１７は、４個のダイオード１７１からなり、入力端子に商用交流電源１８が接続している。ＬＥＤ列１１は、複数のＬＥＤ１１１ａが直列接続したもので、アノードがダイオードブリッジ整流回路１７の電流を出力する端子（以下電流出力端子と呼ぶ）に接続している。ＬＥＤ列１２は、複数のＬＥＤ１２１が直列接続したもので、アノードがＬＥＤ列１１のカソードに接続している。バイパス回路１４は、ディプ
レッション型のＦＥＴ（スイッチ素子）１４１と電流検出抵抗（電流検出素子）１４２とＬＥＤ１４３からなる。ＦＥＴ１４１のドレインはＬＥＤ列１１のカソードと接続し、ソースは電流検出抵抗１４２の右端子及びＬＥＤ１４３のアノードと接続し、ゲートは電流検出抵抗１４２の左端子及びＬＥＤ１４３のカソード並びにダイオードブリッジ整流回路の電流が戻る端子（以下グランド端子と呼ぶ）と接続している。
【００２７】
図２によりＬＥＤ駆動回路１０の動作を説明する。図２（ａ）は全波整流波形Ｖｒの一周期を示し、横軸が時間ｔ、縦軸が電圧Ｖである。図２（ｂ）はＬＥＤ列１１に流れる電流ＩＬを示し、横軸が時間ｔ、縦軸が電流Ｉである。図２において（ａ）と（ｂ）の時間軸（横軸）は一致している。
【００２８】
図２（ｂ）に示した期間ｔ１では、全波整流波形Ｖｒの電圧がＬＥＤ列１１の閾値電圧より低いためＬＥＤ列１１に電流は流れない（ＩＬ＝０）。なおＬＥＤ列の閾値電圧とは、ＬＥＤ列において直列接続したＬＥＤの順方向ドロップ電圧の総和である。またダイオードブリッジ整流回路１７のグランド端子の電圧を０（Ｖ）とする。
【００２９】
全波整流波形Ｖｒの電圧が上昇し図２（ｂ）に示した期間ｔ２になると、全波整流波形Ｖｒの電圧がＬＥＤ列１１の閾値電圧より高くなる。この結果、ＬＥＤ列１１に電流Ｉ１が流れる。しかしながら、期間ｔ２では全波整流波形Ｖｒの電圧がＬＥＤ列１１の閾値電圧とＬＥＤ列１２の閾値電圧の合算値より小さいため、ＬＥＤ列１２に電流Ｉ２は流れない（Ｉ２＝０）。この結果、電流ＩＬはＬＥＤ列１１からＦＥＴ１４１及び電流検出抵抗１４２を経て、ダイオードブリッジ整流回路１７に戻る（ＩＬ＝Ｉ１）。このとき電流検出抵抗１４２による電圧降下がＦＥＴ１４１にフィードバックし、ＦＥＴ１４１は定電流動作する（ＩＬ＝Ｉ１＝Ｉｃ）。なお期間ｔ２の最後の部分では、全波整流波形Ｖｒの電圧が、ＬＥＤ列１１の閾値電圧とＬＥＤ列１２の閾値電圧の合算値より僅かに大きくなる。このためＬＥＤ列１２にも電流Ｉ２が流れる。ただし電流Ｉ２が小さいうちは電流Ｉ１と電流Ｉ２の合算値が一定になる（Ｉ１＋Ｉ２＝Ｉｃ）。
【００３０】
さらに全波整流波形Ｖｒの電圧が上昇し図２（ｂ）示した期間ｔ３になると、電流Ｉ２が増加する。このため電流検出抵抗１４２の電圧降下が大きくなるのでＦＥＴ１４１がカットオフする。ＦＥＴ１４１がカットオフしたあと、電流Ｉ２が増加し、電流検出抵抗１４２の電圧降下がＬＥＤ１４３の順方向ドロップ電圧（閾値電圧）に達すると、ＬＥＤ１４３にも電流が流れ始める。さらに電流Ｉ２が増加すると、電流Ｉ２の増分のほとんどがＬＥＤ１４３を流れる。すなわち電流検出抵抗１４２の電圧降下は、ＬＥＤ１４３の順方向ドロップ電圧が上限になる。なお電流Ｉ２が増えると電流検出抵抗１４２の電圧降下は若干大きくなるが、説明を簡単にするためこの電圧降下の増分は無視する。
【００３１】
期間ｔ３｛電流検出抵抗１４２の電圧降下がＬＥＤ１４３の順方向ドロップ電圧（Ｖｔｈで示す）以下となる期間を除く｝において、電流検出抵抗１４２及びＬＥＤ１４３の電力損失は、Ｉ２・Ｖｔｈである。一方、ＬＥＤ１４３がないと仮定した場合、電流Ｉ２の増加に伴い電流検出抵抗１４２の電圧降下が増加するので、電流検出抵抗１４２の電圧降下を（Ｖｔｈ＋ΔＶ）で表すと、その電力損失はＩ２・（Ｖｔｈ＋ΔＶ）となる。以上のようにＬＥＤ駆動回路１０は、電流検出抵抗１４２と並列にＬＥＤ１４３を設けることにより電流検出抵抗１４２に係る電力損失をＩ２・ΔＶだけ小さくできる。
【００３２】
ＬＥＤ駆動回路１０においてディプレッション型のＦＥＴ１４１はゲート−ソース間電圧が−３．０Ｖでカットオフするものを使用している。これに対しＬＥＤ１４３の順方向ドロップ電圧は３．２Ｖである。すなわち電流Ｉ２が増加し電流検出抵抗１４２の電圧降下が３．０ＶになるとＦＥＴ１４１がカットオフする。さらに電流Ｉ２が増加し電流検出抵抗１４２の電圧降下が３．２ＶになるとＬＥＤ１４３にも電流が流れ始める。その後電
流Ｉ２が増加しても、電流の増分はほとんどＬＥＤ１４３に流れ、電流検出抵抗１４２の電圧降下は３．２Ｖ（実際にはわずかに増加する）に維持される。
【００３３】
ＬＥＤ駆動回路１０では電流検出抵抗１４２にＬＥＤ１４３を並列接続していた。しかしながら本発明のＬＥＤ駆動回路おいて、電流検出抵抗に並列に接続する素子は、ＬＥＤに限られず、一定の閾値電圧を持ち、その閾値電圧を超えたら電流を流し易くするものであれば良い。この素子は、例えばダイオードであってもよい。なお一個のシリコンダイオードの閾値電圧は０．６Ｖである。そこでＬＥＤ駆動回路１０において、ＬＥＤ１４３の代わりにシリコンダイオードを使う場合、シリコンダイオードを５〜６個直列接続し閾値電圧を３Ｖ以上にしなければならない。これに対し電流検出抵抗に並列接続する素子をＬＥＤとすれば、ＬＥＤはスイッチ素子がディプレッション型のＦＥＴであるとき、本発明のＬＥＤ駆動回路はＦＥＴをカットオフするのにＬＥＤ一個で済ませることができる。さらにこのＬＥＤは、電流が流れているあいだ発光するためＬＥＤ駆動回路の発光効率を高めることができる。
【００３４】
ＬＥＤ駆動回路１０では電流源として全波整流波形を出力するダイオードブリッジ整流回路１７を備えていた。しかしながら本発明のＬＥＤ駆動回路においてダイオードブリッジ整流回路は必須ではない。例えば外部からの制御信号によって電流出力を変化させられる可変定電流源をＬＥＤ駆動回路に接続し、この可変定電流源によりＬＥＤ列に電流を供給してもよい。具体的にはＬＥＤ駆動回路１０において、ダイオードブリッジ整流回路１７の代わりに可変定電流源から得た電流をＬＥＤ列１１、１２に供給する。この可変定電流源が出力する電流の設定値が小さいうちはＬＥＤ列１１からバイパス回路１４を通る電流Ｉ１のみが流れ、設定値が大きいときはＬＥＤ列１２を通る電流Ｉ２のみが流れる。このとき、ＬＥＤ列１１を暖色系で発光するＬＥＤ１１１ａから構成し、ＬＥＤ列１２を寒色系で発光するＬＥＤ１２１（ＬＥＤ１４３も含む）から構成すると、ＬＥＤ駆動回路１０が暗く調光したときには暖色系の発光をし、明るく調光したときは寒色系の発光をする。
【００３５】
ＬＥＤ駆動回路１０ではスイッチ素子としてディプレッション型のＦＥＴ１４１を使用していた。しかしながら本発明のＬＥＤ駆動回路においてスイッチ素子はディプレッション型のＦＥＴに限られない。例えばスイッチ素子をエンハンスメント型のＦＥＴに置きかえることもできる。しかしながらエンハンスメント型のＦＥＴでは、ゲート−ソース間電圧が正の値でカットオフする（ｎ型の場合）ため、電流検出抵抗による電圧降下をレベルシフトする必要がある。
【００３６】
（第２実施形態）
図１で示したＬＥＤ駆動回路１０は、全波整流波形の電圧が高くなるにしたがってＬＥＤ列１１、１２に流れる電流ＩＬが増加する（図２の期間ｔ３参照）。このようにすると商用交流電源１８の出力変動により発光量が大きく変化する。そこで商用交流電源の出力変動に対し、電流ＩＬの上限値を制限することにより発光量の変化を抑えることがある。またＬＥＤ駆動回路１０は不灯期間（図２の期間ｔ１及びｔ５）を有する。この不灯期間は、ちらつきやモーションブレークを目立たせたり、ＴＨＤ（高調波歪率）を悪化させたりする。そこでＬＥＤ列を多段化し不灯期間を短くしてちらつき等を改善することがある。
【００３７】
図３により第２実施形態として、ＬＥＤ列に流れる電流ＩＬの上限値を制限するとともにＬＥＤ列を多段化したＬＥＤ駆動回路２０を説明する。図３はＬＥＤ駆動回路２０の回路図である。ＬＥＤ駆動回路２０は、ダイオードブリッジ整流回路１７、ＬＥＤ列２１（第１ＬＥＤ列）、ＬＥＤ列２２（第２ＬＥＤ列）、ＬＥＤ列２３、バイパス回路２４、バイパス回路２５、電流制限回路２６からなる。
【００３８】
ダイオードブリッジ整流回路１７は、４個のダイオード１７１からなり、入力端子に商用交流電源１８が接続している。ＬＥＤ列２１は、複数のＬＥＤ２１１が直列接続したもので、アノードがダイオードブリッジ整流回路１７の電流出力端子に接続している。ＬＥＤ列２２は、複数のＬＥＤ２２１が直列接続したもので、アノードがＬＥＤ列２１のカソードに接続している。同様にＬＥＤ列２３は、複数のＬＥＤ２３１が直列接続したもので、アノードがＬＥＤ列２２のカソードに接続している。すなわち全体としてＬＥＤ列２１、２２、２３が直列接続し３段構成となっている。
【００３９】
バイパス回路２４は、ディプレッション型のＦＥＴ（スイッチ素子）２４１と電流検出抵抗２４２とＬＥＤ２４３からなる。ＦＥＴ２４１のドレインはＬＥＤ列２１のカソードと接続し、ソースは電流検出抵抗２４２の右端子及びＬＥＤ２４３のアノードと接続し、ゲートは電流検出抵抗２４２の左端子及びＬＥＤ２４３のカソード並びにダイオードブリッジ整流回路１７のグランド端子と接続している。バイパス回路２５は、ディプレッション型のＦＥＴ（スイッチ素子）２５１と電流検出抵抗２５２とＬＥＤ２５３からなる。ＦＥＴ２５１のドレインはＬＥＤ列２２のカソードと接続し、ソースは電流検出抵抗２５２の右端子及びＬＥＤ２５３のアノードと接続し、ゲートは電流検出抵抗２５２の左端子及びＬＥＤ２５３のカソード並びに電流検出抵抗２４２の右端子と接続している。電流制限回路２６は、ディプレッション型のＦＥＴ２６１と電流検出抵抗２６２からなる。ＦＥＴ２６１のドレインはＬＥＤ列２３のカソードと接続し、ソースは電流検出抵抗２６２の右端子と接続し、ゲートは電流検出抵抗２５２の左端子及び電流検出抵抗２５２の右端子と接続している。
【００４０】
図６（ｂ）に示したようにＬＥＤ列１０９，１１１により全体のＬＥＤ列が２段構成になっていたＬＥＤ駆動回路１００（図５参照）は、電流ＩＧ１の波形が２段構成（Ｉａ，Ｉｂ）となっていた。これに対応するようにＬＥＤ列２１、２２、２３により全体のＬＥＤ列が３段構成になっているＬＥＤ駆動回路２０（図３参照）は、電流ＩＬの波形が全波整流波形｛図２（ａ）参照｝に対し３段構成となる。
【００４１】
すなわち全波整流波形Ｖｒ｛図２（ｂ）参照｝の電圧がＬＥＤ列２１の閾値電圧より低いときＬＥＤ列２１に流れ込む電流ＩＬは０（Ａ）である。全波整流波形Ｖｒの電圧が上昇しＬＥＤ列２１の閾値電圧を超えると電流Ｉ３が流れ、電流ＩＬは第１段目の電流値になる。
【００４２】
全波整流波形Ｖｒの電圧が上昇し、ＬＥＤ列２１の閾値電圧とＬＥＤ列２２の閾値電圧の和を超えると、電流Ｉ４が流れ、電流ＩＬは第２段目の電流値になる。このとき電流Ｉ４により電流検出抵抗２４２の電圧降下が大きくなり、ＦＥＴ２４１がカットオフする（Ｉ３＝０）。またＬＥＤ２４３が点灯する。
【００４３】
さらに全波整流波形Ｖｒの電圧が上昇し、ＬＥＤ列２１の閾値電圧とＬＥＤ列２２の閾値電圧とＬＥＤ列２３の閾値電圧の和を超えると、電流Ｉ５が流れ、電流ＩＬは第３段目の電流値になる。このとき電流制限回路２６において、電流検出抵抗２６２の電圧降下がＦＥＴ２６１にフィードバックし、ＦＥＴ２６１が電流Ｉ５の上限値を制限する。また電流Ｉ５が電流検出抵抗２５２の電圧降下を大きくするため、ＦＥＴ２５１がカットオフする（Ｉ４＝０）。このときＬＥＤ２５３が点灯する。なおＦＥＴ２４１はカットオフした状態を維持するとともに、ＬＥＤ２４３は点灯状態を維持する。全波整流波形Ｖｒが下降する位相では逆の過程を辿る。
【００４４】
以上の説明では、第１ＬＥＤ列をＬＥＤ列２１、第２ＬＥＤ列をＬＥＤ列２２とし、ＬＥＤ列２１に接続するバイパス回路２４を流れる電流Ｉ３を、ＬＥＤ列２２を流れる電流
Ｉ４がカットオフ制御しているものとしてきた。しかしながらＬＥＤ駆動回路２０のようにＬＥＤ列が多段直列接続している場合、第１ＬＥＤ列と第２ＬＥＤ列の選び方にある程度の任意性がある。例えばＬＥＤ駆動回路２０において、第１ＬＥＤ列をＬＥＤ列２２、第２ＬＥＤ列をＬＥＤ列２３としても良い。このときＬＥＤ列２２に接続するバイパス回路２５を流れる電流Ｉ４は、ＬＥＤ列２３を流れる電流Ｉ５によりカットオフ制御される。すなわち本発明のＬＥＤ駆動回路では、ＬＥＤ列を多段直列接続しているとき、電流の流れる方向を基準として上流側を第１ＬＥＤ列、下流側を第２ＬＥＤ列とできる（上流側のＬＥＤ列がバイパス回路を備えているときに限る）。
【００４５】
（第３実施形態）
図１及び図３で示したＬＥＤ駆動回路１０、２０は、ＬＥＤ列１１、１２、２１、２２、２３が直列接続したものであった。しかしながら本発明のＬＥＤ駆動回路に含まれるＬＥＤ列はそれぞれが直列接続するものに限られない。例えばＬＥＤ列が並列接続するものであっても良い。そこで図４により本発明の第３実施形態として、ＬＥＤ列が並列接続したＬＥＤ駆動回路３０を説明する。図４はＬＥＤ駆動回路３０の回路図である。
【００４６】
図４に示すようにＬＥＤ駆動回路３０は、ダイオードブリッジ整流回路１７、ＬＥＤ列３１（第１ＬＥＤ列）、ＬＥＤ列３２（第２ＬＥＤ列）、ＬＥＤ列３３、電流制限回路３４、電流制限回路３５からなる。ダイオードブリッジ整流回路１７は、４個のダイオード１７１からなり、入力端子に商用交流電源１８が接続している。
【００４７】
ＬＥＤ列３１は、複数のＬＥＤ３１１が直列接続したもので、アノードがダイオードブリッジ整流回路１７の電流出力端子に接続している。ＬＥＤ列３２は、複数のＬＥＤ３２１が直列接続したもので、アノードがダイオードブリッジ整流回路１７の電流出力端子に接続している。同様にＬＥＤ列３３は、複数のＬＥＤ３３１が直列接続したもので、アノードがダイオードブリッジ整流回路１７の電流出力端子に接続している。すなわちＬＥＤ列３１、３２、３３がダイオードブリッジ整流回路１７の電流出力端子に対して並列接続している。このときＬＥＤ列３１の閾値電圧（ＬＥＤ３１１の直列段数）はＬＥＤ列３２の閾値電圧（ＬＥＤ３２１の直列段数）より小さく、ＬＥＤ列３２の閾値電圧（ＬＥＤ３２１の直列段数）はＬＥＤ列３３の閾値電圧（ＬＥＤ３３１の直列段数）より小さい。
【００４８】
電流制限回路３４は、ディプレッション型のＦＥＴ（スイッチ素子）３４１と電流検出抵抗３４２とＬＥＤ３４３とゲート保護抵抗３４４からなる。ＦＥＴ３４１のドレインはＬＥＤ列３１のカソードと接続し、ソースは電流検出抵抗３４２の右端子及びＬＥＤ３４３のアノードと接続し、ゲートはゲート保護抵抗３４４を介して電流検出抵抗３４２の左端子及びＬＥＤ３４３のカソード並びにダイオードブリッジ整流回路のグランド端子と接続している。
【００４９】
電流制限回路３５はディプレッション型のＦＥＴ（スイッチ素子）３５１と電流検出抵抗３５２とＬＥＤ３５３とゲート保護抵抗３５４からなる。ＦＥＴ３５１のドレインはＬＥＤ列３２のカソードと接続し、ソースは電流検出抵抗３５２の右端子及びＬＥＤ３５３のアノード並びにＬＥＤ列３３のカソードと接続し、ゲートはゲート保護抵抗３５４を介して電流検出抵抗３５２の左端子及びＬＥＤ３５３のカソード並びに電流検出抵抗３４２の右端子と接続している。
【００５０】
図３に示すＬＥＤ駆動回路２０と同様に、ＬＥＤ駆動回路３０における電流ＩＬの波形も全波整流波形Ｖｒ｛図２（ａ）参照｝に対し３段構成となる。すなわち全波整流波形Ｖｒの電圧がＬＥＤ列３１の閾値電圧より低いとき電流ＩＬは流れない（ＩＬ＝０）。全波整流波形Ｖｒの電圧が上昇しＬＥＤ列３１の閾値電圧を超えると電流Ｉ６が流れ、電流ＩＬは第１段目の電流値になる。この電流値は電流制限回路３４の上限値である（ＩＬ＝Ｉ
６）。
【００５１】
全波整流波形Ｖｒの電圧が上昇し、ＬＥＤ列３２の閾値電圧を超えると、電流Ｉ７が流れ、電流ＩＬは第２段目の電流値になる。このとき電流Ｉ７により電流検出抵抗３４２の電圧降下が大きくなり、ＦＥＴ３４１がカットオフする（Ｉ６＝０）。またＬＥＤ３４３が点灯する。このときの電流値は電流制限回路３５の上限値である（ＩＬ＝Ｉ７）。
【００５２】
さらに全波整流波形Ｖｒの電圧が上昇し、ＬＥＤ列３３の閾値電圧を超えると、電流Ｉ８が流れ、電流ＩＬは第３段目の電流値になる。このとき電流Ｉ８が電流検出抵抗３５２の電圧降下を大きくするため、ＦＥＴ３５１がカットオフし、電流Ｉ７が０（Ａ）となり、ＬＥＤ３５３が点灯する。なおこのときＦＥＴ３４１はカットオフした状態を維持するとともに、ＬＥＤ３４３は点灯状態を維持する。全波整流波形Ｖｒが下降する位相では逆の過程を辿る。
【００５３】
以上の説明によればＬＥＤ駆動回路３０では、第１ＬＥＤをＬＥＤ列３１、第２ＬＥＤ列をＬＥＤ列３２とし、ＬＥＤ列３１に接続する電流制限回路３４を流れる電流Ｉ６を、ＬＥＤ列３２を流れる電流Ｉ７がカットオフ制御している。ＬＥＤ列が多段並列接続している場合、第１ＬＥＤ列と第２ＬＥＤ列の選び方にある程度の任意性がある。例えばＬＥＤ駆動回路３０において、第１ＬＥＤ列をＬＥＤ列３２、第２ＬＥＤ列をＬＥＤ列３３としても良い。このときＬＥＤ列３２に接続する電流制限回路３５を流れる電流Ｉ７は、ＬＥＤ列３３を流れる電流Ｉ８によりカットオフ制御される。すなわち本発明のＬＥＤ駆動回路では、ＬＥＤ列が多段並列接続しているとき、カットオフ制御する電流の流れる方向を基準として、下流側のＬＥＤ列を第１ＬＥＤ列、上流側のＬＥＤ列を第２ＬＥＤ列とできる。
【００５４】
図４に示すＬＥＤ駆動回路３０は、図３に示すＬＥＤ駆動回路２０と同様に、ＬＥＤ列３３のカソード側に電流制限回路を備えていても良い。反対に図３に示すＬＥＤ駆動回路２０は、図４に示すＬＥＤ駆動回路３０と同様に、各ＦＥＴ２４１，２５１、２６１のゲートにゲート保護抵抗が接続していても良い。
【符号の説明】
【００５５】
１０、２０、３０…ＬＥＤ駆動回路、
１１、１２、２１、２２、２３、３１、３２、３３…ＬＥＤ列、
１１１ａ、１２１、１４３、２１１、２２１、２３１、２４３、２５３、
３１１、３２１、３３１、３４３、３５３…ＬＥＤ、
１４、２４、２５…バイパス回路、
１４１、２４１、２５１、２６１、３４１、３５１…ＦＥＴ（スイッチ素子）、
１４２、２４２、２５２、２６２、３４２、３５２…電流検出抵抗（電流検出素子）、
１７…ダイオードブリッジ整流回路、
１７１…ダイオード、
１８…商用交流電源、
２６、３４、３５…電流制限回路、
３４４、３５４…ゲート保護抵抗。
【図１】
2016063030.tif 000003
【図２】
2016063030.tif 000004
【図３】
2016063030.tif 000005
【図４】
2016063030.tif 000006
【図５】
2016063030.tif 000007
【図６】
2016063030.tif 000008