(57)【要約】      （修正有）【課題】低コストで伝搬遅延時間が大きい比較回路を用いた場合でも、比較回路の伝搬遅延時間を安定化して安定なパルス幅のＰＷＭ制御による駆動パルス信号を生成可能とする。【解決手段】スイッチング素子制御回路30が出力する所定の周期とパルス幅を持った駆動パルス信号V5によって、スイッチング素子16をオン、オフすることで、入力電圧Vinを所定の周期と幅を持つ断続電圧としてトランス14により２次側に伝達し、断続電圧を整流平滑回路18で整流平滑して出力電圧Ｖｏを得る。スイッチング素子制御回路30の比較回路38に出力電圧制御信号発生回路36から入力する出力電圧制御信号V3のレベルが低下した場合、三角波信号生成回路34で生成する三角波信号V2を急峻な電圧勾配の部分で出力電圧制御信号V3に交差させることにより、比較回路38の出力がＨレベルからＬレベルに反転する場合の伝搬遅延時間を所定時間に飽和させて安定化する。【選択図】図１
2016086566.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング制御回路が出力する所定の周期とパルス幅を持った駆動パルス信号によって、スイッチング素子をオン、オフすることで、入力電圧を所定の周期と幅を持つ断続電圧とし、前記断続電圧を整流平滑して出力電圧を得るスイッチング電源装置に於いて、
前記スイッチング制御回路は、
前記所定の周期毎に第１状態と第２状態に交互に変化するスイッチング周波数基準信号を出力するスイッチング周波数生成回路と、
前記スイッチング周波数基準信号が第２状態となる最初の所定期間に所定の急峻な電圧勾配で上昇し、残り期間で前記急峻な電圧勾配より小さい所定の電圧勾配により上昇して折れ線的に変化する三角波信号を生成する三角波信号生成回路と、
ソフトスタートを行う場合に下限レベルから所定の電圧勾配で上昇する出力電圧制御信号を出力し、定常状態では、前記出力電圧と所定の基準電圧との差に応じてレベルが変化するか又は一定レベルの出力電圧制御信号を出力し、過電流を検出した場合は前記出力電圧制御信号を前記下限レベル付近の所定レベル以下とする出力電圧制御信号発生回路と、
一方の入力端子に前記三角波信号を入力し、他方の入力端子に前記出力電圧制御信号を入力し、前記三角波信号が前記出力電圧制御信号に交差するまでは出力を第２状態とし、前記三角波信号が前記出力電圧制御信号に交差して超えた後は出力を第１状態に反転する比較パルス信号を出力する比較回路と、
前記比較パルス信号と前記スイッチング周波数基準信号の論理積をとることにより、前記スイッチング素子のオン期間が前記スイッチング周波数基準信号の第２状態期間を超えないように強制的にオフする前記駆動パルス信号を生成して前記スイッチング素子に出力するスイッチング素子強制オフ回路と、
を備え、
前記比較回路に入力する前記出力電圧制御信号のレベルが低下した場合に、前記三角波信号が下限レベルから前記急峻な電圧勾配で上昇する部分で前記出力電圧制御信号に交差させることにより、前記比較回路の出力が第２状態から第１状態に反転する場合の伝搬遅延時間を所定時間に飽和させて安定化することを特徴とするスイッチング電源装置。
【請求項２】
請求項１記載のスイッチング電源装置に於いて、
前記スイッチング周波数生成回路は、
所定の周期毎に第１状態と第２状態に交互に変化する発振信号を出力する発振回路と、
前記発振回路の出力する発振信号を入力して低インピーダンスの第１状態出力と第２状態出力とに交互に変化する前記スイッチング周波数基準信号を出力するプッシュプル回路と、
を備え、
前記三角波信号生成回路は、
充電と放電の繰り返しにより変化する三角波信号を発生する三角波コンデンサと、
前記スイッチング周波数生成回路のプッシュプル回路からの第１状態出力により導通して前記三角波コンデンサを放電する放電回路と、
前記スイッチング周波数生成回路のプッシュプル回路からの第２状態出力により前記放電回路を非導通として放電を停止した状態で、前記三角波コンデンサに電流を供給することにより充電して前記所定の電圧勾配で上昇する三角波信号を発生させる電流源回路と、
前記スイッチング周波数生成回路のプッシュプル回路からの第１状態出力が第２状態出力に変化した際に、前記三角波コンデンサにトリガ電流を一時的に流し、前記電流源回路による充電電流に加算して前記三角波コンデンサを急速充電し、充電初期の所定期間に前記電流源回路の充電による前記所定の電圧勾配より大きい前記所定の急峻な電圧勾配で上昇する部分を持つ折れ線的に変化する三角波信号を発生させるトリガコンデンサと、
を備えたことを特徴とするスイッチング電源装置。
【請求項３】
スイッチング素子制御回路が出力する所定の周期とパルス幅を持った駆動パルス信号によって、スイッチング素子をオン、オフすることで、入力電圧を所定の周期と幅を持つ断続電圧とし、前記断続電圧を整流平滑して出力電圧を得るスイッチング電源装置に於いて、
前記スイッチング素子制御回路は、
前記所定の周期毎に第１状態と第２状態に交互に変化するスイッチング周波数基準信号を出力する発振回路と、
前記駆動パルス信号を入力し、前記駆動パルス信号が第２状態となる最初の所定期間に所定の急峻な電圧勾配により上昇し、残り期間で前記急峻な電圧勾配により小さい所定の電圧勾配により上昇して折れ線的に変化する三角波信号を生成する三角波信号生成回路と、
ソフトスタートを行う場合に下限レベルから所定の電圧勾配で上昇する出力電圧制御信号を出力し、定常状態では、前記出力電圧と所定の基準電圧との差に応じてレベルが変化するか又は一定レベルの出力電圧制御信号を出力し、過電流を検出した場合は前記出力電圧制御信号を前記下限レベル付近の所定レベル以下とする出力電圧制御信号発生回路と、
一方の入力端子に前記三角波信号を入力し、他方の入力端子に前記出力電圧制御信号を入力し、前記三角波信号が前記出力電圧制御信号に交差するまでは出力を第２状態とし、前記三角波信号が前記出力電圧制御信号に交差して超えた後は出力を第１状態に反転する比較パルス信号を出力する比較回路と、
前記スイッチング周波数基準信号が第１状態から第２状態に変化した際にセットして出力を第２状態とし、前記比較パルス信号が第２状態から第１状態に変化した際にリセットして出力を第１状態とするラッチ信号を出力するラッチ回路と、
前記ラッチ信号と前記スイッチング周波数基準信号の論理積をとることにより、前記比較パルス信号が第２状態から第１状態に変化した際に前記スイッチング素子を強制的にオフする前記駆動パルス信号を生成して前記スイッチング素子及び前記三角波生成回路に出力するスイッチング素子強制オフ回路と、
を備え、
前記比較回路に入力する前記出力電圧制御信号のレベルが低下した場合に、前記三角波信号が下限レベルから前記急峻な電圧勾配で上昇する部分で前記出力電圧制御信号に交差させることにより、前記比較回路の出力が第２状態から第１状態に反転する場合の伝搬遅延時間を所定時間に飽和させて安定化することを特徴とするスイッチング電源装置。
【請求項４】
請求項３記載のスイッチング電源装置に於いて、
前記スイッチング素子強制オフ回路は、
前記発振回路からのスイッチング周波数基準信号と前記ラッチ回路からのラッチ信号を入力して論理積を取った論理積信号を出力する論理積回路と、
前記論理積回路の出力する論理積信号を入力して低インピーダンスの第１状態出力と第２状態出力とに交互に変化する前記駆動パルス信号を出力するプッシュプル回路と、
を備え、
前記三角波信号生成回路は、
充電と放電の繰り返しにより変化する三角波信号を発生する三角波コンデンサと、
前記スイッチング素子強制オフ回路のプッシュプル回路からの第１状態出力により導通して前記三角波コンデンサを放電する放電回路と、
前記スイッチング素子強制オフ回路のプッシュプル回路からの第２状態出力により前記放電回路を非導通として放電を停止した状態で、前記三角波コンデンサに電流を供給することにより充電して前記所定の電圧勾配で上昇する三角波信号を発生させる電流源回路と、
前記スイッチング素子強制オフ回路のプッシュプル回路からの第１状態出力が第２状態出力に変化した際に、前記三角波コンデンサにトリガ電流を一時的に流し、前記電流源回路による充電電流に加算して前記三角波コンデンサを急速充電し、充電初期の所定期間に前記電流源回路の充電による前記所定の電圧勾配より大きい前記所定の急峻な電圧勾配で上昇する部分を持つ折れ線的に変化する三角波信号を発生させるトリガコンデンサと、
を備えたことを特徴とするスイッチング電源装置。
【請求項５】
請求項２および請求項４記載のスイッチング電源装置に於いて、前記比較回路の一方の入力端子に入力する前記三角波信号が前記比較回路の他方の入力端子に入力する前記出力電圧制御信号に交差して超えた際のオーバードライブ電圧が、前記比較回路の出力が第２状態から第１状態に反転する際の伝搬遅延時間を飽和させる所定の飽和オーバードライブ電圧よりも大きくなるように、前記三角波信号生成回路に設けた前記トリガコンデンサの容量を設定して前記三角波信号の開始部分に前記所定の急峻な電圧勾配で上昇する部分を持たせることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を所望の電圧に変換して電子機器に供給するためのスイッチング電源装置に関し、特にＰＷＭ制御を適用したスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、ＰＷＭ制御を適用したスイッチング電源装置として、例えば図７に示すものが知られている（特許文献１）。
【０００３】
図７に示すように、スイッチング電源装置は、スイッチング制御回路１２４が出力する所定の周期とパルス幅を持った駆動パルス信号（ＰＷＭ信号）Ｖ１５によって、スイッチング素子１１８をオン、オフすることで、入力電圧Ｖｉｎを所定の周期と幅を持つ断続電圧としてトランス１１２により２次側に伝達し、２次側に伝達した断続電圧を、同期整流駆動回路１２８、整流素子１２５，１２６、チョークコイル１３０及び出力コンデンサ１３２を備えた整流平滑回路１２０で整流平滑して出力電圧Ｖｏを得るようにしている。
【０００４】
スイッチング制御回路１２４による駆動パルス信号Ｖ１５の生成は、図８のタイムチャートを参照して説明すると次のようになる。なお、図８（ａ）はパルス幅変調信号Ｖ１１を示し、図８（ｂ）は比較回路１６０に入力する三角波信号Ｖ１２と出力電圧制御信号Ｖ１３を示し、図８（ｃ）は比較パルス信号Ｖ１４を示し、図８（ｄ）は駆動パルス信号Ｖ１５を示している。
【０００５】
まず、三角波信号Ｖ１２の生成について説明する。デジタルプロセッサ１３４に設けたデジタルパルス幅変調信号発生部１４４は、周期Ｔのパルス幅変調信号Ｖ１１を発生させる。パルス幅変調信号Ｖ１１は、一定時間まではＨレベルとなり、残りの時間はＬレベルとなり、これが繰り返される信号である。
【０００６】
デジタルパルス幅変調信号発生部１４４は、三角波発生回路１３６に設けたリセット回路１５２のダイオード１８４を介してコンデンサ１５０に接続している。コンデンサ１５０には、電流源回路１４６を接続している。
【０００７】
パルス幅変調信号Ｖ１１がＨレベルのとき、電流源回路１４６の電流によってコンデンサ１５０が充電される。このとき、ダイオード１８４は逆バイアス状態であるので、デジタルパルス幅変調信号発生部１４４からコンデンサ１５０の充電は行われない。
【０００８】
パルス幅変調信号Ｖ１１がＬレベルのとき、ダイオード１８４は順バイアス状態となるので、コンデンサ１５０の電荷は、デジタルパルス幅変調信号発生部１４４によってダイオード１８４を介して放電される。
【０００９】
従って、パルス幅変調信号Ｖ１１がＨレベルのときはコンデンサ１５０の電圧が上昇し、パルス幅変調信号Ｖ１１がＬレベルのときはコンデンサ１５０が放電され、このコンデンサ１５０の電圧が三角波生成回路１３６から三角波信号Ｖ１２として出力される。
【００１０】
次に、スイッチング電源装置のＰＷＭ制御について説明する。図７のスイッチング電源装置は、三角波発生回路１３６が出力する三角波信号Ｖ１２と出力電圧制御信号発生回路１３８が出力する出力電圧制御信号Ｖ１３をコンパレータである比較回路１６０に入力している。出力電圧制御信号発生回路１３８は誤差増幅器１６４を備え、出力電圧Ｖｏと基準電圧源１６６の基準電圧Ｖｒｅｆとの誤差電圧を出力電圧制御信号Ｖ１３として出力する。
【００１１】
比較回路１６０は、パルス幅変調信号Ｖ１１がＬレベルのときは、三角波信号Ｖ１２を生成するコンデンサ１５０がダイオード１８４を介して放電されている状態なので、三角波信号Ｖ１２は出力電圧制御信号Ｖ１３よりも低い状態になっており、比較回路１６０はＨレベルとなる比較パルス信号Ｖ１４を出力している。
【００１２】
比較回路１６０の出力である比較パルス信号Ｖ１４とパルス幅変調信号Ｖ１１が論理回路１６２に入力されている。論理回路１６２の出力が駆動パルス信号Ｖ１５であり、スイッチング素子１１８のオン、オフを制御する。
【００１３】
比較回路１６０が出力する比較パルス信号Ｖ１４がＨレベルの状態になっていても、パルス幅変調信号Ｖ１１がＬレベルの間は、論理回路１６２の働きにより駆動パルス信号Ｖ１５をＬレベルとして出力し、スイッチング素子１１８はオフを維持している。
【００１４】
パルス幅変調信号Ｖ１１がＨレベルに立ち上がったときに、論理積回路１６２の両方の入力がＨレベルになるため、駆動パルス信号Ｖ１５がＨレベルに変化し、スイッチング素子１１８はオフからオンになる。
【００１５】
パルス幅変調信号Ｖ１１がＨレベルになった瞬間から、三角波信号Ｖ１２の電圧が上昇を始める。三角波信号Ｖ１２の電圧が上昇し、出力電圧制御信号Ｖ１３に交差してそれよりも大きくなると、比較回路１６０はＬレベルの比較パルス信号Ｖ１４を出力する。
【００１６】
比較パルス信号Ｖ１４がＬレベルになると、パルス幅変調信号Ｖ１１がＨレベルの状態でも、論理積回路１６２の出力である駆動パルス信号Ｖ１５がＬレベルに変化し、スイッチング素子１１８はオフに変化する。
【００１７】
パルス幅変調信号Ｖ１１がＬレベルになると、三角波信号Ｖ１２を作るコンデンサ１５０が放電され、三角波信号Ｖ１２の電圧が低下する。このとき、論理積回路１６２に入力されている比較回路１６０からの比較パルス信号Ｖ１４がＨレベルになるが、論理積回路１６２のもう一方の入力であるパルス幅変調信号Ｖ１１がＬレベルにあるので、スイッチング素子１１８はオフの状態を維持する。
【００１８】
このような動作が繰り返されることで、スイッチング制御回路１２４はパルス幅制御（ＰＷＭ制御）された駆動パルス信号Ｖ１５を生成し、スイッチング素子１１８のオン、オフが制御される。
【００１９】
スイッチング電源装置の出力電圧Ｖｏが基準電圧源１６６の基準電圧よりも高いと、出力電圧制御信号Ｖ１３が低下するので、比較パルス信号Ｖ１４がＨレベルとなっている期間が減少する。また、スイッチング電源装置の出力電圧Ｖｏが基準電圧源１６６の基準電圧Ｖｒｅｆよりも低いと、出力電圧制御信Ｖ１３が上昇するので、比較パルス信号Ｖ１４がＨレベルとなっている期間Ｔｏｎが増加する。これにより、スイッチング電源装置の出力電圧Ｖｏが所定の値に制御される。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１０−１２４５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
ところで、スイッチング制御回路１２４に設けたコンパレータである比較回路１６０は、実在の部品では伝搬遅延時間を持つ。ここで、伝搬遅延時間とは、比較回路の入力の大小関係が逆転してから、出力レベルが反転するまでの遅延時間をいう。従って、実際のスイッチング電源装置でＰＷＭ制御された駆動パルス信号Ｖ１５のスイッチング素子１１８をオンするパルス幅は、比較回路１３６の動作によって生成されるパルス幅に伝搬遅延時間ΔＴが加わった値となる。
【００２２】
比較回路の伝搬遅延時間ΔＴは、図９に示すように、オーバードライブ電圧が大きいと短くなり、オーバードライブ電圧が小さいと長くなる特性を持つ。図９の特性Ａは比較回路の出力が立ち上がるときの特性を示し、特性Ｂは比較回路の出力が立ち下るときの特性を示す。ここで、オーバードライブ電圧とは、比較回路の出力を反転させる際の入力間の電圧差をいう。
【００２３】
また、オーバードライブ電圧が小さいときには、伝搬遅延時間が指数的に上昇する特性を持つ。また、オーバードライブ電圧が大きくなると伝搬遅延時間が小さくなり、ある値で飽和する。
【００２４】
図８に示したように、比較回路１６０の伝搬遅延時間ΔＴが駆動パルス信号のパルス幅Ｔｏｎに対して占める割合が十分に小さい場合には、特に問題になることはないが、駆動パルス信号のパルス幅Ｔｏｎに対して伝搬遅延時間ΔＴの占める割合が大きくなると、スイッチング電源装置の出力電圧の不安定化を引き起こす。
【００２５】
三角波信号を用いたスイッチング電源装置のＰＷＭ制御では、図８（ｂ）に示したように、三角波信号Ｖ１２の電圧が徐々に上昇し、出力電圧制御信号Ｖ１３に交差する。交差した直後のオーバードライブ電圧は小さい。その後、三角波信号Ｖ１２の電圧が徐々に上昇することで、オーバードライブ電圧が大きくなる。ＰＷＭ制御においては、三角波信号Ｖ１２が上昇することでオーバードライブ電圧が時間とともに大きくなる。
【００２６】
ここで、三角波信号Ｖ１２と出力電圧制御信号Ｖ１３が交差した直後は、オーバードライブ電圧が小さいため、オーバードライブ電圧の僅かな変化で伝搬遅延時間が大きく変化する。これは図９に示したように、オーバードライブ電圧が小さくなると、伝搬遅延時間が指数的に上昇するためである。
【００２７】
このため三角波信号Ｖ１２と出力電圧制御信号Ｖ１３が交差した直後に、外来ノイズ等で三角波信号Ｖ１２や出力電圧制御信号Ｖ１３がオーバードライブ電圧を減少する方向に変化すると、伝搬遅延時間ΔＴが大きく変動することになる。三角波信号を用いたＰＷＭ制御では、オーバードライブ電圧が小さい時間が必ず存在することから、伝搬遅延時間がばらつく特性を持っている。ただし、図８に示したように、駆動パルス信号Ｖ１５に占める伝搬遅延時間ΔＴのばらつきΔＴｘが小さな場合は影響が小さい。
【００２８】
ところで、スイッチング電源では、ソフトスタート動作、即ち徐々に駆動パルス信号Ｖ１５のパルス幅を広げる動作の初期や過電流保護動作等で、出力電圧制御信号Ｖ１３をほぼ零レベルとすることで、図１０に示すように、駆動パルス信号Ｖ１４のパルス幅Ｔｏｎを極力小さくして用いる制御を行う場合がある。なお、図１０（ａ）はパルス幅変調信号Ｖ１１を示し、図１０（ｂ）は比較回路１６０に入力する三角波信号Ｖ１２と出力電圧制御信号Ｖ１３を示し、図１０（ｃ）は比較パルス信号Ｖ１４を示し、図１０（ｄ）は駆動パルス信号Ｖ１５を示している。
【００２９】
この場合、出力電圧制御信号Ｖ１３が略零レベル付近に低下するので、比較パルス信号Ｖ１４がＨレベルとなっている期間のパルス幅Ｔｏｎが減少し、駆動信号Ｖ１５のパルス幅Ｔｏｎに対して伝搬遅延時間ΔＴのばらつきΔＴｘの影響が大きく表れるようになり、駆動パルス信号Ｖ１５のパルス幅Ｔｏｎがスイッチング周期毎に異なるように動作してしまう。従って、この状態にあるスイッチング電源装置は、外来ノイズ等で出力電圧が不安定な状態となってしまう。
【００３０】
この問題を解決するため、一般的なスイッチング電源装置では伝搬遅延時間の小さな比較回路を用いることで、伝搬遅延時間のばらつきがＰＷＭ制御する駆動パルス信号のパルス幅に及ぼす影響を低減し、駆動パルス信号のパルス幅を安定化している。しかし、伝搬遅延時間の小さな比較回路は高価であるため、スイッチング電源装置が高価なものになってしまう問題がある。
【００３１】
本発明は、低コストで伝搬遅延時間が大きい比較回路を用いた場合でも、比較回路の伝搬遅延時間を安定化して、安定なパルス幅のＰＷＭ制御による駆動パルス信号を生成可能とするスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００３２】
（スイッチング電源装置１）
本発明は、パルス幅制御（ＰＷＭ制御）を適用したスイッチング装置を提供する。なお、実施形態との関係を明確にするため、括弧内に図面中の符号を示す。
【００３３】
本発明は、スイッチング素子制御回路（３０）が出力する所定の周期とパルス幅を持った駆動パルス信号（Ｖ５）によって、スイッチング素子（１６）をオン、オフすることで、入力電圧を所定の周期と幅を持つ断続電圧とし、断続電圧を整流平滑して出力電圧を得るスイッチング電源装置に於いて、
スイッチング素子制御回路は、
所定の周期毎に第１状態（Ｌレベル）と第２状態（Ｈレベル）に交互に変化するスイッチング周波数基準信号を出力するスイッチング周波数生成回路（３２）と、
スイッチング周波数基準信号（Ｖ１）が第２状態となる最初の所定期間に所定の急峻な電圧勾配により上昇し、残り期間で急峻な電圧勾配より小さい所定の電圧勾配により上昇して折れ線的に変化する三角波信号（Ｖ２）を生成する三角波信号生成回路（３４）と、
ソフトスタートを行う場合に所定の下限レベルから所定の電圧勾配で上昇する出力電圧制御信号（Ｖ３）を出力し、定常状態では、出力電圧と所定の基準電圧との差に応じてレベルが変化するか又は一定レベルの出力電圧制御信号（Ｖ３）を出力し、過電流を検出した場合は出力電圧制御信号（Ｖ３）を下限レベル付近の所定レベル以下とする出力電圧制御信号発生回路（３６）と、
一方の入力端子に三角波信号（Ｖ２）を入力し、他方の入力端子に出力電圧制御信号（Ｖ３）を入力し、三角波信号（Ｖ２）が出力電圧制御信号（Ｖ３）に交差するまでは出力を第２状態とし、三角波信号（Ｖ２）が出力電圧制御信号（Ｖ３）に交差して超えた後は出力を第１状態に反転する比較パルス信号（Ｖ４）を出力する比較回路（３８）と、
比較パルス信号（Ｖ４）とスイッチング周波数基準信号（Ｖ１）の論理積をとることにより、スイッチング素子（１６）のオン期間がスイッチング周波数基準信号（Ｖ１）の第２状態期間を超えないように強制的にオフする駆動パルス信号（Ｖ５）を生成してスイッチング素子（１６）に出力するスイッチング素子強制オフ回路（４０）と、
を備え、
比較回路（３８）に入力する出力電圧制御信号（Ｖ３）のレベルが低下した場合に、三角波信号（Ｖ２）が下限レベルから急峻な電圧勾配で上昇する部分を出力電圧制御信号（Ｖ３）に交差させることにより、比較回路（３８）の出力が第２状態から第１状態に反転する場合の伝搬遅延時間を所定時間に飽和させて安定化することを特徴とする。
【００３４】
（スイッチング周波数生成回路と三角波信号生成回路の詳細）
スイッチング周波数生成回路（３２）は、
所定の周期毎に第１状態と第２状態に交互に変化する発振信号を出力する発振回路（４２）と、
発振回路（４２）の出力する発振信号を入力して低インピーダンスの第１状態出力と第２状態出力とに交互に変化するスイッチング周波数基準信号（Ｖ１）を出力するプッシュプル回路（４４）と、
を備え、
三角波信号生成回路（３４）は、
充電と放電の繰り返しにより変化する三角波信号を発生する三角波コンデンサ（５０）と、
スイッチング周波数生成回路（３２）のプッシュプル回路（４４）からの第１状態出力により導通して三角波コンデンサ（５０）を放電する放電回路（５２）と、
スイッチング周波数生成回路（３２）のプッシュプル回路（４４）からの第２状態出力により放電回路（５２）を非導通として放電を停止した状態で、三角波コンデンサ（５０）に電流を供給することにより充電して所定の電圧勾配で上昇する三角波信号（Ｖ２）を発生させる電流源回路（５４）と、
スイッチング周波数生成回路（３２）のプッシュプル回路（４４）からの第１状態出力が第２状態出力に変化した際に、三角波コンデンサ（５０）にトリガ電流を一時的に流し、電流源回路（５４）による充電電流に加算して三角波コンデンサ（５０）を急速充電し、充電初期の所定期間に電流源回路（５４）の充電による所定の電圧勾配より大きい所定の急峻な電圧勾配で上昇する部分を持つ折れ線的に変化する三角波信号（Ｖ２）を発生させるトリガコンデンサ（５６）と、
を備える。
【００３５】
（スイッチング電源装置２）
本発明の別の形態にあっては、スイッチング素子制御回路（３０）が出力する所定の周期とパルス幅を持った駆動パルス信号（Ｖ６）によって、スイッチング素子（１６）をオン、オフすることで、入力電圧を所定の周期と幅を持つ断続電圧とし、断続電圧を整流平滑して出力電圧を得るスイッチング電源装置に於いて、
スイッチング素子制御回路（３０）は、
所定の周期毎に第１状態と第２状態に交互に変化するスイッチング周波数基準信号（Ｖ０）を出力する発振回路（４２）と、
駆動パルス信号（Ｖ６）を入力し、駆動パルス信号（Ｖ６）が第２状態となる最初の所定期間に所定の急峻な電圧勾配で上昇し、残り期間で急峻な電圧勾配より小さい所定の電圧勾配で上昇して折れ線的に変化する三角波信号（Ｖ２）を生成する三角波信号生成回路（３４）と、
ソフトスタートを行う場合に所定の下限レベルから所定の電圧勾配で上昇する出力電圧制御信号（Ｖ３）を出力し、定常状態では、出力電圧と所定の基準電圧との差に応じてレベルが変化するか又は一定レベルの出力電圧制御信号（Ｖ３）を出力し、過電流を検出した場合は出力電圧制御信号（Ｖ３）を下限レベル付近の所定レベル以下とする出力電圧制御信号発生回路（３６）と、
一方の入力端子に三角波信号（Ｖ２）を入力し、他方の入力端子に出力電圧制御信号（Ｖ３）を入力し、三角波信号（Ｖ２）が出力電圧制御信号（Ｖ３）に交差するまでは出力を第２状態とし、三角波信号（Ｖ２）が出力電圧制御信号（Ｖ３）に交差して超えた後は出力を第１状態に反転する比較パルス信号（Ｖ４）を出力する比較回路（３８）と、
スイッチング周波数基準信号（Ｖ０）が第１状態から第２状態に変化した際にセットして出力を第２状態とし、比較パルス信号（Ｖ４）が第２状態から第１状態に変化した際にリセットして出力を第１状態とするラッチ信号（Ｖ５）を出力するラッチ回路（６２）と、
ラッチ信号（Ｖ５）とスイッチング周波数基準信号（Ｖ０）の論理積をとることにより、
比較パルス信号（Ｖ４）が第２状態から第１状態に変化した際にスイッチング素子を強制的にオフする駆動パルス信号（Ｖ６）を生成してスイッチング素子（１６）及び三角波生成回路（３４）に出力するスイッチング素子強制オフ回路（６４）と、
を備え、
比較回路（３８）に入力する出力電圧制御信号（Ｖ３）のレベルが低下した場合に、三角波信号（Ｖ２）が下限レベルから急峻な電圧勾配で上昇する部分で出力電圧制御信号（Ｖ３）に交差させることにより、比較回路（３８）の出力が第２状態から第１状態に反転する場合の伝搬遅延時間を所定時間に飽和させて安定化することを特徴とする。
【００３６】
（スイッチング周波数生成回路と三角波信号生成回路の詳細）
スイッチング素子強制オフ回路（６４）は、
発振回路（４２）からのスイッチング周波数基準信号（Ｖ０）とラッチ回路（６２）からのラッチ信号（Ｖ５）を入力して論理積を取った論理積信号を出力する論理積回路（６６）と、
論理積回路（６６）の出力を入力して低インピーダンスの第１状態出力と第２状態出力とに交互に変化する駆動パルス信号（Ｖ６）を出力するプッシュプル回路（４４）と、
を備え、
三角波信号生成回路（３４）は、
充電と放電の繰り返しにより変化する三角波信号（Ｖ２）を発生する三角波コンデンサ（５０）と、
スイッチング素子強制オフ回路（６４）のプッシュプル回路（４４）からの第１状態出力により導通して三角波コンデンサ（５０）を放電する放電回路（５２）と、
スイッチング素子強制オフ回路（６４）のプッシュプル回路（４４）からの第２状態出力により放電回路（５２）を非導通として放電を停止した状態で、三角波コンデンサ（５０）に電流を供給することにより充電して所定の電圧勾配で上昇する三角波信号（Ｖ２）を発生させる電流源回路（５４）と、
スイッチング素子強制オフ回路（６４）のプッシュプル回路（４４）からの第１状態出力が第２状態出力に変化した際に、三角波コンデンサ（５０）にトリガ電流を一時的に流し、電流源回路（５４）による充電電流に加算して三角波コンデンサ（５０）を急速充電し、充電初期の所定期間に電流源回路の充電による所定の電圧勾配より大きい所定の急峻な電圧勾配で上昇する部分を持つ折れ線的に変化する三角波信号（Ｖ２）を発生させるトリガコンデンサ（５６）と、
を備える。
【００３７】
（トリガコンデンサの容量）
比較回路（３８）の一方の入力端子に入力する三角波信号（Ｖ２）が比較回路（３８）の他方の入力端子に入力する出力電圧制御信号（Ｖ３）に交差して超えた際のオーバードライブ電圧が、比較回路（３８）の出力が第２状態から第１状態に反転する際の伝搬遅延時間を飽和させる所定の飽和オーバードライブ電圧よりも大きくなるように、三角波信号生成回路（３４）に設けたトリガコンデンサ（５６）の容量を設定して三角波信号（Ｖ２）の開始部分に所定の急峻な電圧勾配で上昇する部分を持たせる。
【発明の効果】
【００３８】
本発明のスイッチング電源装置によれば、スイッチング制御回路によりスイッチング素子をオン、オフする駆動パルス信号のパルス幅を狭くした場合に、比較回路の一方の入力端子に入力する出力電圧制御信号のレベルが、比較回路の他方の入力端子に入力する三角波信号の下限レベル（零レベル）から僅かに高い電圧になるが、三角波信号が下限レベルから上昇する最初の期間に、三角波信号を急峻な電圧勾配で上昇させることで、比較回路に対して、短時間に伝搬遅延時間が飽和できるだけのオーバードライブ電圧が与えられるため、駆動パルス信号には比較回路の伝搬遅延時間のばらつきの影響が現れることがなく、スイッチング電源装置の出力電圧を安定化できる。
【図面の簡単な説明】
【００３９】
【図１】スイッチング電源装置の実施形態を示した回路ブロック図
【図２】図１のスイッチング電源装置の動作波形を示したタイムチャート
【図３】スイッチング素子の駆動パルス幅が狭い場合の図１のスイッチング電源装置の動作波形を示したタイムチャート
【図４】スイッチング電源装置の他の実施形態を示した回路ブロック図
【図５】図４のスイッチング電源装置の動作波形を示したタイムチャート
【図６】スイッチング素子の駆動パルス幅が狭い場合の図４のスイッチング電源装置の動作波形を示したタイムチャート
【図７】従来のスイッチング電源装置を示した回路ブロック図
【図８】図７の従来装置の動作波形を示したタイムチャート
【図９】比較回路のオーバードライブ電圧と伝搬遅延時間の関係を示したグラフ図
【図１０】スイッチング素子の駆動パルス幅が狭い場合の図７の従来装置の動作波形を示したタイムチャート
【発明を実施するための形態】
【００４０】
［スイッチング電源装置１］
図１はスイッチング電源装置の実施形態を示した回路ブロック図、図２は図１のスイッチング電源装置の動作波形を示したタイムチャート、図３はスイッチング素子の駆動パルス幅が狭い場合の図１のスイッチング電源装置の動作波形を示したタイムチャートである。なお、図２及び図３において、（ａ）はスイッチング周波数基準信号Ｖ１を示し、（ｂ）はトリガコンデンサ５６の電流を示し、（ｃ）は比較回路３８に入力する三角波信号Ｖ２と出力電圧制御信号Ｖ３を示し、（ｄ）は比較パルス信号Ｖ４を示し、（ｅ）は駆動パルス信号Ｖ５を示している。
【００４１】
（パワー回路）
図１に示すように、本実施形態のスイッチング電源装置１０は、１次側のパワー回路として、入力電源１２と並列にトランス１４の１次巻線１４ａ、ＭＯＳ−ＦＥＴを使用したスイッチング素子１６の直列回路を接続する。
【００４２】
また、スイッチング電源装置１０の２次側のパワー回路として、トランス１４の２次巻線１４ｂに続いて同期整流型の整流平滑回路１８を設け、負荷２８に出力電圧Ｖｏを供給している。整流平滑回路１８は、ＭＯＳ−ＦＥＴを使用した整流素子２０，２２、チョークコイル２４及び出力コンデンサ２６を備える。
【００４３】
スイッチング電源装置１０のパワー回路はスイッチング制御回路３０により制御される。スイッチング制御回路３０はパルス幅制御（ＰＷＭ制御）に基づく所定の周期Ｔとパルス幅Ｔｏｎを持った駆動パルス信号Ｖ５を出力してスイッチング素子１６をオン、オフすることで入力電圧Ｖｉｎを所定の周期と幅を持つ断続電圧とし、この断続電圧をトランス１４を介して２次側に伝達し、２次側に伝達した断続電圧を整流平滑回路１８による同期整流により整流平滑して出力電圧Ｖｏを得て負荷２８に電力を供給する。
【００４４】
（スイッチング制御回路）
スイッチング制御回路３０は、スイッチング周波数生成回路３２、三角波信号生成回路３４、出力電圧制御信号発生回路３６、比較回路３８及びスイッチング素子強制オフ回路４０で構成している。
【００４５】
（スイッチング周波数生成回路３２）
スイッチング周波数生成回路３２は、発振回路４２とプッシュプル回路４４を備える。発振回路４２は、図２（ａ）に示すように、所定の周期Ｔ毎にＬレベルとＨレベルに交互に変化する発振信号を出力する。
【００４６】
プッシュプル回路４４は、相補接続したプラス側のトランジスタ４６に発振回路４２からのスイッチング周波数基準信号Ｖ１を直接入力し、接地側のトランジスタ４８に発振回路４２からの発振信号をインバータ回路４５で反転して入力しており、発振回路４２の出力する発振信号により低インピーダンスのＬレベル出力とＨレベル出力とに交互に変化するスイッチング周波数基準信号Ｖ１を出力する。
【００４７】
この構成により、スイッチング周波数生成回路３２は、所定の周期Ｔ毎にＬレベルとＨレベルに交互に変化するスイッチング周波数基準信号Ｖ１を、三角波信号生成回路３４とスイッチング素子強制オフ回路４０に出力する。
【００４８】
(三角波信号生成回路３４)
三角波信号生成回路３４は、三角波コンデンサ５０、放電回路５２、電流源回路５４及びトリガコンデンサ５６を備える。
【００４９】
三角波コンデンサ５０は、充電と放電の繰り返しにより下限レベルとなる零電圧から所定の電圧勾配（傾き）で上昇して再び零電圧に戻る三角波信号Ｖ２を生成する。
【００５０】
放電回路５２は三角波コンデンサ５０の一端をスイッチング周波数生成回路３２のプッシュプル回路４４の出力にダイオード５２ａを介して接続しており、プッシュプル回路４４のトランジスタ４８のオン（トランジスタ４６はオフ）によるＬレベル出力により導通して三角波コンデンサ５０を放電して三角波信号Ｖ２を零電圧にリセットする。なお、本実施形態の放電回路５２は一例としてダイオード５２ａを用いているが、スイッチ素子等を用いても良い。
【００５１】
電流源回路５４は、三角波コンデンサ５０に充電電流を流すように接続しており、スイッチング周波数生成回路３２に設けたプッシュプル回路４４のトランジスタ４６のオン（トランジスタ４８はオフ）によるＨレベル出力により放電回路５２のダイオード５２ａを逆バイアスして非導通とすることで放電を停止し、この状態で三角波コンデンサ５０に電流を供給することにより充電し、図２（ｂ）の三角波信号Ｖ２に示すように、所定の電圧勾配（傾き）α２で上昇する部分３８ｂを持つ三角波信号Ｖ２を発生させる。電流源回路５４は、例えば、電圧源と抵抗を組み合わせたものを用いても良いし、トランジスタ等で構成したカレントミラー回路等でも良い。
【００５２】
トリガコンデンサ５６は放電回路５２に並列接続しており、スイッチング周波数生成回路３２に設けたプッシュプル回路４４からのＬレベル出力がＨレベル出力に変化した際に、図２（ｂ）に示すように、三角波コンデンサ５０にトリガ電流を一時的に流し、電流源回路５４による充電電流に加算して三角波コンデンサ５０を急速充電し、図２（ｃ）の三角波信号Ｖ２に示すように、充電初期の所定期間に電流源回路５４の充電による所定の電圧勾配α２より大きい所定の急峻な電圧勾配α１で上昇する部分３８ａを持たせ、これにより折れ線的に変化する三角波信号Ｖ２を発生させる。
【００５３】
この構成により、三角波信号生成回路３４は、スイッチング周波数基準信号Ｖ１のＨレベル期間の最初の所定期間に所定の急峻な電圧勾配により上昇する部分３８ａを持ち、残り期間で急峻な電圧勾配により小さい所定の電圧勾配により上昇する部分３８ｂを持つ折れ線的に変化する三角波信号Ｖ２を生成し、比較回路３８の一方の入力に出力する。
【００５４】
（出力電圧制御信号発生回路３６）
出力電圧制御信号発生回路３６は、スイッチング電源装置１０の出力電圧Ｖｏを決定するための出力電圧制御信号Ｖ３を出力する回路である。このため出力電圧制御信号発生回路３６は、出力電圧Ｖｏと所定の基準電圧との差電圧の大きさと極性に応じてレベルの変化する出力電圧制御信号Ｖ３を比較回路３８の他方の入力端子に出力する。また、出力電圧制御信号発生回路３６は、所定の固定電圧を出力電圧制御信号Ｖ３として出力するものであっても良い。
【００５５】
また、出力電圧制御信号発生回路３６は、駆動パルス信号Ｖ５のパルス幅を徐々に増加させるソフトスタートを行う場合には、下限レベルとなる零電圧から所定の電圧勾配で上昇する出力電圧制御信号Ｖ３を出力する。また、出力電圧制御信号発生回路３６は、過電流を検出した場合は、下限レベルとなる零電圧付近の所定電圧以下とする出力電圧制御信号Ｖ３を出力する。
【００５６】
なお、出力電圧制御信号発生回路３６は、図７の従来装置に設けた出力電圧制御信号発生回路１３８に相当する。
【００５７】
（比較回路３８）
比較回路３８は、一方の入力端子に三角波生成回路３４からの三角波信号Ｖ２を入力し、他方の入力端子に出力電圧制御信号発生回路３６からの出力電圧制御信号Ｖ３を入力し、図２（ｃ）（ｄ）に示すように、三角波信号Ｖ２が出力電圧制御信号Ｖ３に交差するまではＨレベルとなる比較パルス信号Ｖ４をスイッチング素子強制オフ回路４０に出力しており、三角波信号Ｖ２が出力電圧制御信号Ｖ３に交差して超えた状態になると、伝搬遅延時間ΔＴを経た後に、比較パルス信号Ｖ４をＬレベルに変化させてスイッチング素子強制オフ回路４０に出力する。
【００５８】
（スイッチング素子強制オフ回路）
スイッチング素子強制オフ回路４０は、スイッチング制御回路３０の出力となる駆動パルス信号Ｖ５を出力してスイッチング素子１６のオン、オフを制御する回路であり、本実施形態では論理積回路として機能するアンドゲートを使用しており、比較回路３８からの比較パルス信号Ｖ４とスイッチング周波数生成回路３２からのスイッチング周波数基準信号Ｖ１を入力して両者の論理積をとることにより駆動パルス信号Ｖ５を出力する。
【００５９】
このため図２に示したように、スイッチング周波数基準信号Ｖ１がＬレベルの間は、比較パルス信号Ｖ４がＨレベルの状態になっていても、スイッチング素子強制オフ回路４０のアンドゲートの働きにより駆動パルス信号Ｖ５はＬレベルとなり、スイッチング素子１６はオフを維持している。
【００６０】
一方、スイッチング周波数基準信号Ｖ１の状態がＨレベルに変化したとき、比較パルス信号Ｖ４はＨレベルであり、スイッチング素子強制オフ回路４０のアンドゲートの両方の入力がＨレベルになるため、駆動パルス信号Ｖ５がＨレベルに変化し、スイッチング素子１６はオフからオンになる。
【００６１】
この結果、スイッチング素子強制オフ回路４０は、出力電圧制御信号Ｖ３のレベルが上昇して三角波信号Ｖ２が周期Ｔ内で交差せずに比較パルス信号Ｖ４がＨレベルを維持してスイッチング素子１６がオンし続けるような場合、スイッチング周波数基準信号Ｖ１がＬレベルに変化したときに駆動パルス信号Ｖ５をＬレベルに変化させて、スイッチング素子１６を強制的にオフさせる。これによりスイッチング素子強制オフ回路４０は、スイッチング素子１６をオンする駆動パルス信号Ｖ５のパルス幅をスイッチング周波数基準信号Ｖ１のパルス幅に制限することで、スイッチング素子１６のオン期間を制限し、トランス１４やスイッチング素子１６に過大な電流が流れてしまうことを防ぐ。
【００６２】
なお、本実施形態では、スイッチング素子強制オフ回路４０としてアンドゲートを用いているが、スイッチング周波数基準信号Ｖ１と比較パルス信号Ｖ４を逆ロジックで用いている場合には、オアゲートとしても良い。また、スイッチング周波数基準信号Ｖ１や比較パルス信号Ｖ４のどちらか一方が逆ロジックの場合でも、ノットゲート等を用いてロジックを反転してアンドゲートに入力することでスイッチング素子強制オフ回路４０と同様の動作をさせることができる。
【００６３】
（スイッチング制御回路の動作）
スイッチング制御回路３０の動作は次のようになる。スイッチング周波数生成回路３２が出力するスイッチング周波数基準信号Ｖ１の状態がＨレベルに変化したとき、三角波信号生成回路３４のトリガコンデンサ５６にトリガ電流が流れる。トリガコンデンサ５６を流れたトリガ電流は三角波コンデンサ５０を充電する。
【００６４】
スイッチング周波数基準信号Ｖ１を生成しているスイッチング周波数生成回路３２は、出力段にプッシュプル回路４４を備えており、低インピーダンスのＨレベルを出力できるため、トリガコンデンサ５６を流れるトリガ電流は、電流源回路５４が出力する電流よりも大きな電流となり、トリガコンデンサ５６の充電が完了することでトリガ電流は停止する。
【００６５】
三角波コンデンサ５０の充電電流は、スイッチング周波数基準信号Ｖ１の状態がＨレベルに変化した直後は、電流源回路５４の電流に、トリガコンデンサ５６を流れたトリガ電流が加わる。その後、トリガコンデンサ５６を介して流れるトリガ電流が停止し、電流源回路５４の電流だけとなる。従って、三角波コンデンサ５０の充電電圧として生成する三角波信号Ｖ２は、スイッチング周波数基準信号Ｖ１の状態がＨレベルに変化した直後は、急峻な所定の電圧勾配（傾き）α１で電圧が上昇する波形３８ａとなり、その後、電圧勾配（傾き）α１より緩やかな所定の電圧勾配（傾き）α２で電圧が上昇する波形３８ｂとなり、折れ線的に変化する波形となる。
【００６６】
ここで、三角波コンデンサ５０の急峻な電圧上昇を行う急峻な所定の電圧勾配（傾き）α１の値を、図９の特性Ｂに示す比較回路３８の伝搬遅延時間ΔＴが飽和できるだけのオーバードライブ電圧値よりも大きくなる所定のオーバードライブ電圧となるように、トリガコンデンサ５６の容量を設定する。
【００６７】
比較回路３８の一方の入力端子に入力する三角波信号Ｖ２が比較回路３８の他方の入力端子に入力する出力電圧制御信号Ｖ３よりも高くなると、比較回路３８の出力である比較パルス信号Ｖ４は伝搬遅延時間ΔＴを持って、ＨレベルからＬレベルに変化する。
【００６８】
比較パルス信号Ｖ４がＬレベルになると、スイッチング素子強制オフ回路４０のアンドゲートの両方の入力の一方がＬレベルとなるため、駆動パルスＶ信号がＬレベルに変化し、スイッチング素子１６はオンからオフになる。このとき、スイッチング周波数基準信号Ｖ１は、まだＨレベルであるため、三角波コンデンサ５０の充電は継続される。スイッチング周波数基準信号Ｖ１がＬレベルになると、三角波コンデンサ５０が放電される。
【００６９】
このようなスイッチング制御回路３０の動作が繰り返されることで、所定の周期Ｔとパルス幅Ｔｏｎを持った駆動パルス信号Ｖ５が生成され、これにより、スイッチング素子１６をオン、オフすることで、入力電圧Ｖｉｎを所定の周期Ｔと幅Ｔｏｎを持つ断続電圧としてトランス１４を介して２次側に伝達し、整流平滑回路１８により断続電圧を整流平滑することで、所定の出力電圧Ｖｏが得られる。
【００７０】
（駆動パルス幅を狭くする場合の制御）
スイッチング制御回路３０は、駆動パルス信号Ｖ５のパルス幅を徐々に増加させるソフトスタートを行う場合や過電流を検出した場合等には、出力電圧制御信号発生回路３６の出力する出力電圧制御信号Ｖ３の電圧は、図３に示すように、三角波信号Ｖ２の下限となる零レベルから僅かに高い電圧になる。
【００７１】
三角波信号生成回路３８からの三角波信号Ｖ２は、スイッチング周波数基準信号Ｖ１の状態がＨレベルに変化した直後は、急峻な所定の電圧勾配（傾き）α１で電圧が上昇する波形３８ａとなり、その後、電圧勾配（傾き）α１より緩やかな所定の電圧勾配（傾き）α２で電圧が上昇する波形３８ｂとなる。
【００７２】
出力電圧制御信号Ｖ３が零レベルにより僅かに高い電圧に低下している場合、比較回路３８の一方の入力端子に入力する三角波信号Ｖ２は急峻に上昇する波形３８ａの部分で出力電圧制御信号Ｖ３に交差して高くなり、比較回路３８の出力である比較パルス信号Ｖ４は伝搬遅延時間ΔＴを持って、ＨレベルからＬレベルに変化する。
【００７３】
このため比較回路３８に対して、三角波信号Ｖ２が急峻に上昇することで短時間に伝搬遅延時間ΔＴが飽和できるだけのオーバードライブ電圧が与えられ、駆動パルス信号Ｖ５には比較回路３８の伝搬遅延時間ΔＴのばらつきΔＴｘの影響が現れることがなく、スイッチング電源装置１０の出力電圧Ｖｏを安定化できる。
【００７４】
即ち、従来のスイッチング制御回路では、駆動パルス信号のパルス幅を狭くすると、比較回路の伝搬遅延時間のばらつきの影響が駆動パルス信号に現れて、スイッチング電源装置の出力電圧を不安定化させていたが、本実施形態では、駆動パルス信号Ｖ５のパルス幅が狭いときの三角波信号Ｖ２を急峻な傾きで上昇させることで、比較回路３８に対して、短時間に伝搬遅延時間が飽和できるだけのオーバードライブ電圧が与えられるため、駆動パルス信号Ｖ５には比較回路３８の伝搬遅延時間のばらつきの影響が現れることがなく、スイッチング電源装置１０の出力電圧Ｖｏを安定化できる。
【００７５】
［スイッチング電源装置２］
図４はスイッチング電源装置の他の実施形態を示した回路ブロック図、図５は図４のスイッチング電源装置の動作波形を示したタイムチャート、図６はスイッチング素子の駆動パルス幅が狭い場合の図４のスイッチング電源装置の動作波形を示したタイムチャートである。なお、図５及び図６において、（ａ）はスイッチング周波数基準信号Ｖ０を示し、（ｂ）はトリガコンデンサ５６の電流を示し、（ｃ）は比較回路３８に入力する三角波信号Ｖ２と出力電圧制御信号Ｖ３を示し、（ｄ）は比較パルス信号Ｖ４を示し、（ｅ）は駆動パルス信号Ｖ６を示している。
【００７６】
（パワー回路）
図４に示すように、本実施形態のスイッチング電源装置１０に設けたパワー回路は、図１の実施形態と同じであり、１次側のパワー回路として、入力電源１２と並列にトランス１４の１次巻線１４ａ、ＭＯＳ−ＦＥＴを使用したスイッチング素子１６の直列回路を接続する。
【００７７】
また、２次側のパワー回路として、トランス１４の２次巻線１４ｂに続いて同期整流型の整流平滑回路１８を設け、負荷２８に出力電圧Ｖｏを供給している。整流平滑回路１８は、ＭＯＳ−ＦＥＴを使用した整流素子２０，２２、チョークコイル２４及び出力コンデンサ２６を備える。
【００７８】
スイッチング電源装置１０のパワー回路はスイッチング制御回路３０により制御される。スイッチング制御回路３０はパルス幅制御（ＰＷＭ制御）に基づく所定の周期Ｔとパルス幅Ｔｏｎを持った駆動パルス信号Ｖ６を出力してスイッチング素子１６をオン、オフすることで入力電圧Ｖｉｎを所定の周期とパルス幅を持つ断続電圧とし、この断続電圧をトランス１４を介して２次側に伝達し、２次側に伝達した断続電圧を整流平滑回路１８による同期整流により整流平滑して出力電圧Ｖｏを得て負荷２８に電力を供給する。
【００７９】
（スイッチング制御回路）
スイッチング制御回路３０は、ＰＷＭ信号生成回路６０、三角波信号生成回路３４、出力電圧制御信号発生回路３６及び比較回路３８で構成している。ここで、出力電圧制御信号発生回路３６及び比較回路３８は図１の実施形態と同じであることから、同一符号を付して説明を省略する。
【００８０】
（ＰＷＭ信号生成回路）
ＰＷＭ信号生成回路６０は、発振回路４２、ラッチ回路６２及びスイッチング素子強制オフ回路６４を備えている。
【００８１】
発振回路４２は、図５（ａ）に示すように、所定の周期Ｔ毎に状態がＬレベルとＨレベルに交互に変化する発振信号をスイッチング周波数基準信号Ｖ０として出力する。
【００８２】
（ラッチ回路）
ラッチ回路６２は、ＲＳ−ＦＦ回路を使用しており、発振回路４２からのスイッチング周波数基準信号Ｖ０をセット入力端子Ｓに入力し、比較回路３８からの比較パルス信号Ｖ４をリセット入力端子Ｒに入力し、出力端子Ｑをスイッチング素子強制オフ回路６４に設けたアンドゲート６６の一方の入力端子に出力している。
【００８３】
ラッチ回路６２はスイッチング周波数基準信号Ｖ０と比較パルス信号Ｖ４の信号変化を受けて出力するラッチ信号Ｖ５が変化する回路であり、スイッチング周波数基準信号Ｖ０の状態がＬレベルからＨレベルに立ち上がるときにラッチ回路６２がセット動作を行ってラッチ信号Ｖ５がＨレベルに変化して、その後、スイッチング周波数基準信号Ｖ０の状態によらずラッチ信号Ｖ５はＨレベルを維持する。また、比較パルス信号Ｖ４がＨレベルからＬレベルに立ち下がるときにラッチ回路６２がリセット動作を行ってラッチ信号Ｖ５がＬレベルに変化して、その後、比較パルス信号Ｖ４の状態によらずＬレベルを維持する。
【００８４】
（スイッチング素子強制オフ回路）
スイッチング素子強制オフ回路６４は、論理積回路として機能する通常の出力に加えて反転出力を備えたアンドゲート６６とプッシュプル回路４４を備えている。
【００８５】
アンドゲート６６は、発振回路４２からのスイッチング周波数基準信号Ｖ０とラッチ回路６２からのラッチ信号Ｖ５を入力して論理積を取った信号とその反転信号を出力する。
【００８６】
プッシュプル回路４４は、相補接続したプラス側のトランジスタ４６にアンドゲート６６の出力する信号を入力し、接地側のトランジスタ４８にアンドゲート６６の出力する反転信号を入力しており、スイッチング周波数基準信号Ｖ０とアンドゲート６６の出力により低インピーダンスのＬレベル出力とＨレベル出力とに交互に変化する駆動パルス信号Ｖ６を出力する。
【００８７】
即ち、スイッチング素子強制オフ回路６４は、スイッチング周波数基準信号Ｖ０がＨレベルになるとラッチ回路６２をセットしてラッチ信号Ｖ５をＨレベルとし、このとき比較パルス信号Ｖ４もＨレベルであることから、アンドゲート６６の出力はＨレベルとなってプッシュプル回路４４のトランジスタ４６をオンとし、またアンドゲート６６の反転出力はＬレベルとなってプッシュプル回路４４のトランジスタ４８をオフとし、低インピーダンスのＨレベル出力となる駆動パルス信号Ｖ６を出力し、スイッチング素子１６をオンさせる。
【００８８】
一方、比較回路３８に入力する三角波信号Ｖ２が出力電圧制御信号Ｖ３に交差して高くなると比較回路３８の出力する比較パルス信号Ｖ４の状態がＨレベルからＬレベルとなってラッチ回路６２からのラッチ信号Ｖ５がＬレベルとなる。ラッチ回路６２からのラッチ信号Ｖ５がＬレベルになると、アンドゲート６６の出力はＬレベルとなってプッシュプル回路４４のトランジスタ４６をオフとし、またアンドゲート６６の反転出力はＨレベルとなってプッシュプル回路４４のトランジスタ４８をオンとし、低インピーダンスのＬレベル出力となる駆動パルス信号Ｖ６を出力し、スイッチング周波数基準信号Ｖ０の状態によらず、スイッチング素子１６を強制的にオフさせる。
【００８９】
なお、本実施形態では、スイッチング素子強制オフ回路６４にアンドゲート６６を設けているが、スイッチング周波数基準信号Ｖ０とラッチ信号Ｖ５を逆ロジックで用いている場合には、論理和回路として機能する通常の出力に加えて反転出力を備えたオアゲートを用いても良い。
【００９０】
(三角波信号生成回路３４)
三角波信号生成回路３４は、三角波コンデンサ５０、放電回路５２、電流源回路５４及びトリガコンデンサ５６を備え、その構成と動作は図１の実施形態と基本的に同じになるが、スイッチング素子強制オフ回路６４が出力する低インピーダンスの駆動パルス信号Ｖ６を入力して三角波信号Ｖ２を生成する点で相違している。
【００９１】
放電回路５２は三角波コンデンサ５０の一端をスイッチング素子強制オフ回路６４のプッシュプル回路４４の出力にダイオード５２ａを介して接続しており、プッシュプル回路４４のトランジスタ４８のオンによる駆動パルス信号Ｖ６のＬレベル出力により導通して三角波コンデンサ５０を放電して三角波信号Ｖ２を零電圧にリセットする。なお、本実施形態の放電回路５２は一例としてダイオード５２ａを用いているが、スイッチ素子等を用いても良い。
【００９２】
電流源回路５４は、三角波コンデンサ５０に充電電流を流すように接続しており、スイッチング素子強制オフ回路６４に設けたプッシュプル回路４４のトランジスタ４６のオンによる駆動パルス信号Ｖ６のＨレベル出力により放電回路５２のダイオード５２ａを逆バイアスして非導通とすることで放電を停止し、この状態で三角波コンデンサ５０に電流を供給することにより充電し、図５（ｂ）の三角波信号Ｖ２に示すように、所定の電圧勾配（傾き）α２で上昇する部分３８ｂを持つ三角波信号Ｖ２を発生させる。電流源回路５４は、例えば、電圧源と抵抗を組み合わせたものを用いても良いし、トランジスタ等で構成したカレントミラー回路等でも良い。
【００９３】
トリガコンデンサ５６は放電回路５２に並列接続しており、スイッチング素子強制オフ回路６０に設けたプッシュプル回路４４からの駆動パルス信号Ｖ６のＬレベル出力がＨレベル出力に変化した際に、図５（ｂ）に示すように、三角波コンデンサ５０にトリガ電流を一時的に流し、電流源回路５４による充電電流に加算して三角波コンデンサ５０を急速充電し、図５（ｃ）の三角波信号Ｖ２に示すように、充電初期の所定期間に電流源回路５４の充電による所定の電圧勾配α２より大きい所定の急峻な電圧勾配α１で上昇する部分３８ａを持たせ、これにより折れ線的に変化する三角波信号Ｖ２を発生させる。
【００９４】
この構成により、三角波信号生成回路３４は、駆動パルス信号Ｖ６のＨレベル期間の最初の所定期間に所定の急峻な電圧勾配により上昇する部分３８ａを持ち、残り期間で急峻な電圧勾配により小さい所定の電圧勾配により上昇する部分３８ｂを持つ折れ線的に変化する三角波信号Ｖ２を生成し、比較回路３８の一方の入力に出力する。
【００９５】
（スイッチング制御回路の動作）
スイッチング制御回路３０の動作は次のようになる。発振回路４２が出力するスイッチング周波数基準信号Ｖ０の状態がＨレベルに変化することに対応して駆動パルス信号Ｖ６の状態がＨレベルに変化したとき、三角波信号生成回路３４のトリガコンデンサ５６にトリガ電流が流れる。トリガコンデンサ５６を流れたトリガ電流は三角波コンデンサ５０を充電する。
【００９６】
駆動パルス信号Ｖ２を生成しているスイッチング素子強制オフ回路６０は、出力段にプッシュプル回路４４を備えており、低インピーダンスのＨレベルを出力できるため、トリガコンデンサ５６を流れるトリガ電流は、電流源回路５４が出力する電流よりも大きな電流となり、トリガコンデンサ５６の充電が完了することでトリガ電流は停止する。
【００９７】
三角波コンデンサ５０の充電電流は、駆動パルス信号Ｖ６の状態がＨレベルに変化した直後は、電流源回路５４の電流に、トリガコンデンサ５６を流れたトリガ電流が加わる。その後、トリガコンデンサ５６を介して流れるトリガ電流が停止し、電流源回路５４の電流だけとなる。従って、三角波コンデンサ５０の充電電圧として生成する三角波信号Ｖ２は、駆動パルス信号Ｖ６の状態がＨレベルに変化した直後は、急峻な所定の電圧勾配（傾き）α１で電圧が上昇する波形３８ａとなり、その後、電圧勾配（傾き）α１より緩やかな所定の電圧勾配（傾き）α２で電圧が上昇する波形３８ｂとなり、折れ線的に変化する波形となる。
【００９８】
ここで、三角波コンデンサ５０の急峻な電圧上昇を行う急峻な所定の電圧勾配（傾き）α１の値を、図９の特性Ｂに示す比較回路３８の伝搬遅延時間ΔＴが飽和できるだけのオーバードライブ電圧値よりも大きくなる所定のオーバードライブ電圧となるように、トリガコンデンサ５６の容量を設定する。
【００９９】
比較回路３８の一方の入力端子に入力する三角波信号Ｖ２が比較回路３８の他方の入力端子に入力する出力電圧制御信号Ｖ３よりも高くなると、比較回路３８の出力である比較パルス信号Ｖ４は伝搬遅延時間ΔＴを持って、ＨレベルからＬレベルに変化する。
【０１００】
比較パルス信号Ｖ４がＬレベルになると、ラッチ回路６２のラッチ出力信号Ｖ５がＬレベルとなり、スイッチング素子強制オフ回路４０のアンドゲートの両方の入力の一方がＬレベルとなるため、駆動パルス信号Ｖ６がＬレベルに変化し、スイッチング素子１６はオンからオフになる。また駆動パルス信号Ｖ６がＬレベルとなるため、三角波コンデンサ５０が放電され、三角波信号Ｖ２は下限レベルに戻る。
【０１０１】
このようなスイッチング制御回路３０の動作が繰り返されることで、所定の周期Ｔとパルス幅Ｔｏｎを持った駆動パルス信号Ｖ６が生成され、これにより、スイッチング素子１６をオン、オフすることで、入力電圧Ｖｉｎを所定の周期Ｔと幅Ｔｏｎを持つ断続電圧としてトランス１４を介して２次側に伝達し、整流平滑回路１８により断続電圧を整流平滑することで、所定の出力電圧Ｖｏが得られる。
【０１０２】
（駆動パルス幅を狭くする場合の制御）
スイッチング制御回路３０は、駆動パルス信号Ｖ６のパルス幅を徐々に増加させるソフトスタートを行う場合や過電流を検出した場合等には、出力電圧制御信号発生回路３６の出力する出力電圧制御信号Ｖ３の電圧は、図６に示すように、三角波信号Ｖ２の下限となる零レベルから僅かに高い電圧になる。
【０１０３】
三角波信号生成回路３８からの三角波信号Ｖ２は、駆動パルス信号Ｖ６の状態がＨレベルに変化した直後は、急峻な所定の電圧勾配（傾き）α１で電圧が上昇する波形３８ａとなり、その後、電圧勾配（傾き）α１より緩やかな所定の電圧勾配（傾き）α２で電圧が上昇する波形３８ｂとなる。
【０１０４】
出力電圧制御信号Ｖ３が零レベルにより僅かに高い電圧に低下している場合、比較回路３８の一方の入力端子に入力する三角波信号Ｖ２は急峻に上昇する波形３８ａの部分で出力電圧制御信号Ｖ３に交差して高くなり、比較回路３８の出力である比較パルス信号Ｖ４は伝搬遅延時間ΔＴを持って、ＨレベルからＬレベルに変化する。
【０１０５】
このため比較回路３８に対して、三角波信号Ｖ２が急峻に上昇することで短時間に伝搬遅延時間ΔＴが飽和できるだけのオーバードライブ電圧が与えられ、駆動パルス信号Ｖ６には比較回路３８の伝搬遅延時間ΔＴのばらつきΔＴｘの影響が現れることがなく、スイッチング電源装置１０の出力電圧Ｖｏを安定化できる。
【０１０６】
即ち、従来のスイッチング制御回路では、駆動パルス信号のパルス幅を狭くすると、比較回路の伝搬遅延時間のばらつきの影響が駆動パルス信号に現れて、スイッチング電源装置の出力電圧を不安定化させていたが、本実施形態では、駆動パルス信号Ｖ６のパルス幅が狭いときの三角波信号Ｖ２を急峻な傾きで上昇させることで、比較回路３８に対して、短時間に伝搬遅延時間が飽和できるだけのオーバードライブ電圧が与えられるため、駆動パルス信号Ｖ６には比較回路３８の伝搬遅延時間のばらつきの影響が現れることがなく、スイッチング電源装置１０の出力電圧Ｖｏを安定化できる。
【０１０７】
［本発明の変形例］
本発明はその目的と利点を損なうことのない適宜の変形を含む。例えば、パワー回路は、スイッチング制御回路のＰＷＭ制御による駆動パルス信号によりオン、オフするスイッチング素子を含む回路であれば、適宜の回路が含まれる。更に上記の実施形態に示した数値による限定は受けない。
【符号の説明】
【０１０８】
１０：スイッチング電源装置
１２：入力電源
１４：トランス
１６：スイッチング素子
１８：整流平滑回路
２０，２２：整流素子
２４：チョークコイル
２６：出力コンデンサ
２８：負荷
３０：スイッチング制御回路
３２：スイッチング周波数生成回路
３４：三角波信号生成回路
３６：出力電圧制御信号制御回路
３８：比較回路
４０，６４：スイッチング素子強制オフ回路
４２：発振回路
４４：プッシュプル回路
５０：三角波コンデンサ
５２：放電回路
５４：電流源回路
５６：トリガコンデンサ
６０：ＰＷＭ信号生成回路
６２：ラッチ回路
【図１】
2016086566.tif 000003
【図２】
2016086566.tif 000004
【図３】
2016086566.tif 000005
【図４】
2016086566.tif 000006
【図５】
2016086566.tif 000007
【図６】
2016086566.tif 000008
【図７】
2016086566.tif 000009
【図８】
2016086566.tif 000010
【図９】
2016086566.tif 000011
【図１０】
2016086566.tif 000012