(57)【要約】【課題】バリア領域を有するダイオードにおいて、順バイアス時の正孔注入量を抑制する技術を提供する。【解決手段】ダイオード１は、ｎ型のバリア領域１３、バリア領域１３上に設けられているｐ型のアノード領域１４、アノード領域１４上に設けられているアノード電極２４、バリア領域１３とアノード電極２４の間を伸びるトレンチ３２内に充填されているとともにアノード電極２４に接する導電体部３４、及び、バリア領域１３と導電体部３４の間に設けられており、バリア領域１３及び導電体部３４の双方に接するとともにアノード領域１４よりも高濃度なｐ型半導体領域１６を備える。【選択図】図１
2016063119.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードであって、
第１導電型のバリア領域と、
前記バリア領域上に設けられている第２導電型のアノード領域と、
前記アノード領域上に設けられているアノード電極と、
前記バリア領域と前記アノード電極の間を伸びるトレンチ内に充填されており、前記アノード電極に接する導電体部と、
前記バリア領域と前記導電体部の間に設けられており、前記バリア領域及び前記導電体部の双方に接しており、前記アノード領域よりも高濃度な第２導電型の半導体領域と、
を備える、ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、ダイオードに関する。
【背景技術】
【０００２】
ダイオードの逆回復特性を改善することでダイオードのスイッチング損失を低減することが望まれている。ダイオードの逆回復特性を改善するためには、ダイオードが順バイアスされているときにアノード領域から注入される正孔量を抑制することが重要である。
【０００３】
特許文献１は、アノード領域から注入される正孔量を抑制するために、ｐ型のアノード領域下にｎ型のバリア領域を設ける技術を開示する。バリア領域は、アノード領域を貫通して伸びているとともにアノード電極にショットキー接触するｎ型のピラー領域を介してアノード電極に電気的に接続される。
【０００４】
特許文献１に開示されるダイオードが順バイアスされると、バリア領域とアノード電極は、ピラー領域を介して短絡する。このとき、バリア領域の電位は、ピラー領域とアノード電極のショットキー接合の順方向電圧に相当する分だけアノード電極の電位よりも低くなる。ショットキー接合の順方向電圧は、アノード領域とバリア領域で構成されるＰＮダイオードのビルトイン電圧よりも小さい。このため、バリア領域が設けられているダイオードでは、アノード領域とバリア領域で構成されるＰＮダイオードに十分な順方向電圧が印加されないので、アノード領域から注入される正孔量が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２２２７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ショットキー接合の順方向電圧は、アノード電極の仕事関数に依存する。即ち、特許文献１のダイオードでは、正孔注入の抑制能は、アノード電極の仕事関数に依存する。一方、特許文献１のダイオードのアノード電極は、アノード領域にオーミック接触する必要もある。このように、アノード領域にオーミック接触しながら、ピラー領域にショットキー接触し、且つ、正孔注入の抑制能にとって最適な仕事関数のアノード電極を採用することが困難である。
【０００７】
本明細書は、バリア領域を有するダイオードにおいて、順バイアス時の正孔注入量を抑制する技術を提供する。
【課題を解決するための手段】
【０００８】
本明細書で開示されるダイオードの一実施形態は、第１導電型のバリア領域、第２導電型のアノード領域、アノード電極、導電体部及び第２導電型の半導体領域を備える。アノード領域は、バリア領域上に設けられている。アノード電極は、アノード領域上に設けられている。導電体部は、バリア領域とアノード電極の間を伸びるトレンチ内に充填されており、アノード電極に接する。第２導電型半導体領域は、バリア領域と導電体部の間に設けられており、バリア領域及び導電体部の双方に接しており、アノード領域よりも高濃度である。
【０００９】
上記実施形態のダイオードは、第２導電型半導体領域とバリア領域で構成されるＰＮダイオードを内蔵する。このため、上記実施形態のダイオードが順バイアスされると、バリア領域とアノード電極は、この内蔵ＰＮダイオードを介して短絡する。バリア領域の電位は、内蔵ＰＮダイオードの順方向電圧に相当する分だけアノード電極の電位よりも低くなる。内蔵ＰＮダイオードを構成する第２導電型半導体領域の不純物濃度は、アノード領域よりも濃い。このため、内蔵ＰＮダイオードの順方向電圧は、アノード領域とバリア領域で構成されるＰＮダイオードのビルトイン電圧よりも小さくなり、アノード領域から注入されるキャリア量が抑制される。内蔵ＰＮダイオードの順方向電圧は、第２導電型半導体領域の不純物濃度に依存する。第２導電型半導体領域の不純物濃度の高低は、ダイオードの他の電気的特性への影響が無視できるものである。このため、第２導電型半導体領域の不純物濃度は、ダイオードを構成する他の構成要素の製造条件から独立して決定することができる。したがって、上記実施形態のダイオードは、高いキャリア注入の抑制能を有することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例のダイオードの要部断面図を模式的に示す。
【図２】実施例のダイオードの製造過程の要部断面図を模式的に示す。
【図３】実施例のダイオードの製造過程の要部断面図を模式的に示す。
【図４】実施例のダイオードの製造過程の要部断面図を模式的に示す。
【図５】実施例のダイオードの製造過程の要部断面図を模式的に示す。
【図６】実施例のダイオードの製造過程の要部断面図を模式的に示す。
【図７】実施例のダイオードの製造過程の要部断面図を模式的に示す。
【図８】実施例のダイオードの製造過程の要部断面図を模式的に示す。
【発明を実施するための形態】
【００１１】
図１に示されるように、ダイオード１は、シリコン単結晶の半導体基板１０を用いて形成されている。半導体基板１０は、ｎ型のカソード領域１１、ｎ型のドリフト領域１２、ｎ型のバリア領域１３、ｐ型のアノード領域１４、ｐ型のコンタクト領域１５及びｐ型の半導体領域１６を備える。ダイオード１はさらに、半導体基板１０の裏面を被膜するカソード電極２２、半導体基板１０の表面を被膜するアノード電極２４及び半導体基板１０の表層部に形成されているトレンチ３２内に設けられているピラー部３５を備える。
【００１２】
カソード領域１１は、半導体基板１０の裏層部に設けられている。カソード領域１１は、リンを高濃度に含んでおり、その不純物濃度はドリフト領域１２よりも濃い。カソード領域１１は、カソード電極２２にオーミック接触する。
【００１３】
ドリフト領域１２は、カソード領域１１とバリア領域１３の間に設けられており、カソード領域１１とバリア領域１３の双方に接する。ドリフト領域１２は、半導体基板１０に各半導体領域を形成した残部であり、不純物濃度は低い。
【００１４】
バリア領域１３は、ドリフト領域１２とアノード領域１４の間に設けられており、ドリフト領域１２とアノード領域１４の双方に接する。バリア領域１３は、リンを含んでおり、その不純物濃度はドリフト領域１２よりも濃い。
【００１５】
アノード領域１４は、バリア領域１３上に設けられており、バリア領域１３に接する。アノード領域１４は、半導体基板１０の表面に露出しており、コンタクト領域１５を囲むように形成されている。アノード領域１４は、アノード電極２４にオーミック接触する。アノード領域１４は、ボロンを含んでいる。
【００１６】
複数のコンタクト領域１５の各々は、アノード領域１４上に設けられており、アノード領域１４に接する。コンタクト領域１５は、半導体基板１０の表面に露出しており、アノード電極２４にオーミック接触する。コンタクト領域１５は、ボロンを含んでおり、その不純物濃度はアノード領域１４よりも濃い。
【００１７】
複数のｐ型半導体領域１６の各々は、バリア領域１３とピラー部３５の間に設けられており、バリア領域１３とピラー部３５（後述するように、ピラー部３５の導電体部３４）の双方に接しており、アノード領域１４に接していない。ｐ型半導体領域１６は、ボロンを高濃度に含んでおり、その不純物濃度はアノード領域１４よりも濃い。
【００１８】
複数のピラー部３５の各々は、半導体基板１０の表面からアノード領域１４を貫通してバリア領域１３に達するトレンチ３２内に設けられており、導電体部３４と絶縁膜３６を有する。導電体部３４は、トレンチ３２内を伸びており、一端がアノード電極２４に接しており、他端がｐ型半導体領域１６にオーミック接触する。導電体部３４は、導電性を有する材料で形成されており、この例では、不純物を高濃度に含むポリシリコンである。絶縁膜３６は、トレンチ３２の側壁を被膜している。絶縁膜３６は、絶縁性を有する材料で形成されており、この例では、酸化シリコンである。
【００１９】
次に、ダイオード１の動作を説明する。ダイオード１は、ｐ型半導体領域１６とバリア領域１３で構成されるＰＮダイオードを内蔵することを特徴とする。ダイオード１が順バイアスされると、バリア領域１３とアノード電極２４は、この内蔵ＰＮダイオードと導電体部３４を介して短絡する。導電体部３４の電気抵抗値は十分に低いので、バリア領域１３の電位は、内蔵ＰＮダイオードの順方向電圧に相当する分だけアノード電極２４の電位よりも低くなる。内蔵ＰＮダイオードを構成するｐ型半導体領域１６の不純物濃度は、アノード領域１４よりも濃い。このため、内蔵ＰＮダイオードの順方向電圧は、アノード領域１４とバリア領域１３で構成されるＰＮダイオードのビルトイン電圧よりも小さくなり、アノード領域１４から注入される正孔量が抑制される。アノード電極２４とカソード電極２２の間には、主に導電体部３４、ｐ型半導体領域１６、バリア領域１３、ドリフト領域１２、カソード領域１１を経由する順電流が流れる。
【００２０】
次に、ダイオード１が逆バイアスされると、アノード領域１４とバリア領域１３で構成されるＰＮダイオード、及び、ｐ型半導体領域１６とバリア領域１３で構成される内蔵ＰＮダイオードによって逆電流が制限される。上述したように、ダイオード１では、順バイアスのときにアノード領域１４から注入される正孔量が抑制されているので、逆回復電流が小さく、逆回復時間が短い。ダイオード１によれば、ドリフト領域１２のライフタイム制御を行うことなく、スイッチング損失を小さくすることができる。
【００２１】
ダイオード１では、内蔵ＰＮダイオードの順方向電圧が、ｐ型半導体領域１６の不純物濃度に依存する。即ち、ダイオード１では、正孔注入の抑制能が、ｐ型半導体領域１６の不純物濃度に依存する。ｐ型半導体領域１６の不純物濃度の高低は、ダイオード１の他の電気的特性への影響が無視できるものである。このため、ｐ型半導体領域１６の不純物濃度は、ダイオード１を構成する他の構成要素の製造条件から独立して決定することができる。したがって、ｐ型半導体領域１６の不純物濃度を十分に濃くすることで、ダイオード１は、高い正孔注入の抑制能を有することができる。
【００２２】
また、背景技術で説明したショットキー接触を利用するダイオードでは、アノード電極に含まれる添加物がアニール工程で析出し、ピラー領域とアノード電極のショットキー接合の順方向電圧がばらつき、ダイオードのスイッチング特性もばらつくという問題がある。一方、本実施例のダイオード１では、ｐ型半導体領域１６とバリア領域１３の接合部に不純物が析出せず、安定した接合界面が形成されるので、ｐ型半導体領域１６とバリア領域１３で構成される内蔵ＰＮダイオードの順方向電圧が安定する。ダイオード１では、スイッチング特性のばらつきも抑えられる。
【００２３】
（ダイオード１の製造方法）
まず、図２に示されるように、半導体基板１０を準備する。次に、イオン注入技術及び熱拡散技術を利用して、半導体基板１０の表層部にバリア領域１３及びアノード領域１４を形成する。
【００２４】
次に、図３に示されるように、フォトリソグラフィ技術を利用して、半導体基板１０の表面に窒化膜マスク４２をパターニングする。次に、異方性ドライエッチング技術を利用して、窒化膜マスク４２から露出する半導体基板１０の表層部にトレンチ３２を形成する。トレンチ３２は、半導体基板１０の表面からアノード領域１４を貫通してバリア領域１３に達する。次に、熱酸化技術を利用して、トレンチ３２の側面及び底面に絶縁膜３６を形成する。
【００２５】
次に、図４に示されるように、イオン注入技術を利用して、バリア領域１３の一部にボロンを注入する。このとき、ボロンイオンは、窒化膜マスク４２及びトレンチ３２の側面を被膜する絶縁膜３６を通過することができず、トレンチ３２の底面を被膜する絶縁膜３６のみを通過する。このため、ボロンは、トレンチ３２の底面に対応した位置のバリア領域１３の表面に選択的に注入される。
【００２６】
次に、図５に示されるように、異方性ドライエッチング技術を利用して、トレンチ３２の底面を被膜する絶縁膜３６を除去する。
【００２７】
次に、図６に示されるように、減圧ＣＶＤ技術を利用して、トレンチ３２内に導電体部３４を埋込む。その後、窒化膜マスク４２を除去するエッチバックにより、トレンチ３２内にのみ導電体部３４を残存させる。
【００２８】
次に、図７に示されるように、フォトリソグラフィ技術及びイオン注入技術を利用して、半導体基板１０の表層部の一部にボロンを注入する。
【００２９】
次に、図８に示されるように、アニール技術を利用して、注入したボロンを活性化させてコンタクト領域１５及びｐ型半導体領域１６を形成する。
【００３０】
次に、スパッタリング技術を利用して、半導体基板１０の表面にアノード電極２４を形成する。次に、ドリフト領域１２が所望の厚さになるまで、半導体基板１０の裏面を研磨して薄化する。次に、イオン注入技術を利用して半導体基板１０の裏層部にリンを注入し、レーザーアニール技術を利用して注入したリンを活性化してカソード領域１１を形成する。最後に、スパッタリング技術を利用して、半導体基板１０の裏面にカソード電極２２を形成する。これらの工程を経て、図１に示されるダイオード１を製造することができる。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３２】
１０：半導体基板
１１：カソード領域
１２：ドリフト領域
１３：バリア領域
１４：アノード領域
１５：コンタクト領域
１６：ｐ型半導体領域
２２：カソード電極
２４：アノード電極
３２：トレンチ
３４：導電体部
３５：ピラー部
３６：絶縁膜
【図１】
2016063119.tif 000003
【図２】
2016063119.tif 000004
【図３】
2016063119.tif 000005
【図４】
2016063119.tif 000006
【図５】
2016063119.tif 000007
【図６】
2016063119.tif 000008
【図７】
2016063119.tif 000009
【図８】
2016063119.tif 000010