(57)【要約】【課題】本発明の実施形態は、メモリ装置に関して外部磁場の影響を低減させる。【解決手段】実施形態のメモリ装置は、第一面と、該第一面とは反対側に位置した第二面とを有した磁性層と、前記磁性層の一部を露出させた接続部及び第一電極が設けられ、前記第一面に位置した第一層と、第二電極を有し、前記第二面に位置した第二層と、前記第一層に搭載され、磁化方向により抵抗が変化するメモリと、前記メモリと前記第一電極とを電気的に接続する導電部と、前記磁性層とは反対側から前記メモリを覆う第一部分と、該第一部分を支持した第二部分と、を含む磁性部材と、前記第二部分と前記接続部から露出した前記磁性層の一部とが当接した位置に前記磁性部材を固定するとともに、前記メモリを封止した封止部と、を備える。【選択図】図１
2016192445.tif 000002
【特許請求の範囲】
【請求項１】
第一面と、該第一面とは反対側に位置した第二面とを有した磁性層と、
前記磁性層の一部を露出させた接続部及び第一電極が設けられ、前記第一面に位置した
第一層と、
第二電極を有し、前記第二面に位置した第二層と、
前記第一層に搭載され、磁化方向により抵抗が変化するメモリと、
前記メモリと前記第一電極とを電気的に接続した導電部と、
前記磁性層とは反対側から前記メモリを覆う第一部分と、該第一部分を支持した第二部
分と、を含む磁性部材と、
前記第二部分と前記接続部から露出した前記磁性層の一部とが当接した位置に前記磁性
部材を固定するとともに、前記メモリを封止した封止部と、
を備えたメモリ装置。
【請求項２】
前記第一層は、前記接続部を複数有し、
前記第二部分は、前記接続部においてそれぞれ嵌ることを特徴とする請求項１に記載の
メモリ装置。
【請求項３】
前記磁性層は、
前記第一面及び前記第二面を除いた面の少なくとも一部が前記基板の側面より露出した
露出部を有することを特徴とする請求項１または請求項２に記載のメモリ装置。
【請求項４】
前記封止部及び前記露出部は、
磁性材料を含んだ第一樹脂により覆われることを特徴とする請求項３に記載のメモリ装
置。
【請求項５】
前記第一樹脂は、
前記露出部と当接して固定されることを特徴とする請求項４に記載のメモリ装置。
【請求項６】
複数の前記メモリが重ねられて前記第一層に搭載され、
前記メモリが重なった領域を除いた面が磁性材料を含んだ第二樹脂より纏めて覆われる
ことを特徴とする請求項３に記載のメモリ装置。
【請求項７】
第三面及び該第三面とは反対に位置した第四面を有し、磁化方向により抵抗を制御可能
なメモリと、
前記第三面を覆う第一磁性体と、
前記第四面を覆うとともに、非磁性体を介さずに前記第一磁性体と接した第二磁性体と
、
を備えたメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、メモリ装置に関する。
【背景技術】
【０００２】
不揮発性メモリの一種である磁気抵抗メモリ（ＭＲＡＭ：Magnetoresistive Random Ac
cess Memory）が提供されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２０７０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、メモリ装置に関して外部磁場の影響を低減させる。
【課題を解決するための手段】
【０００５】
実施形態のメモリ装置は、第一面と、該第一面とは反対側に位置した第二面とを有した
磁性層と、前記磁性層の一部を露出させた接続部及び第一電極が設けられ、前記第一面に
位置した第一層と、第二電極を有し、前記第二面に位置した第二層と、前記第一層に搭載
され、磁化方向により抵抗が変化するメモリと、前記メモリと前記第一電極とを電気的に
接続する導電部と、前記磁性層とは反対側から前記メモリを覆う第一部分と、該第一部分
を支持した第二部分と、を含む磁性部材と、前記第二部分と前記接続部から露出した前記
磁性層の一部とが当接した位置に前記磁性部材を固定するとともに、前記メモリを封止し
た封止部と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係るメモリ装置を示した斜視図。
【図２】第１実施形態に係るメモリ装置を示した断面図。
【図３】メモリ装置を構成する基板を示し、（ａ）は平面図、（ｂ）は断面図。
【図４】メモリ装置を構成する磁気抵抗メモリチップの一部を拡大した斜視図。
【図５】メモリ装置を構成する磁気抵抗素子の側面断面の概略図。
【図６】第１実施形態に係るメモリ装置のシールド効果を例示した断面図。
【図７】第二磁性体及び第三磁性体を一体とした場合を示した斜視図。
【図８】第１実施形態に係るメモリ装置の製造工程を示した断面図。
【図９】第１実施形態に係るメモリ装置の製造工程を示した断面図。
【図１０】第１実施形態に係るメモリ装置の製造工程を示した断面図。
【図１１】第１実施形態に係るメモリ装置の製造工程を示した断面図。
【図１２】第１実施形態に係るメモリ装置の製造工程を示した断面図。
【図１３】第１実施形態に係るメモリ装置の製造工程を示した断面図。
【図１４】第１実施形態に係るメモリ装置を概略的に示した図。
【図１５】第２実施形態に係るメモリ装置を示した断面図。
【図１６】第３実施形態に係るメモリ装置を示した断面図。
【図１７】第４実施形態に係るメモリ装置を示した断面図。
【図１８】第５実施形態に係る情報処理装置を示した断面図。
【図１９】情報処理装置がホスト装置に実装された場合の内部構成を示し、（ａ）はホスト装置が携帯電話の場合、（ｂ）はホスト装置がスマートフォンの場合。
【図２０】第５実施形態に係る情報処理装置の他の一例を示した断面図。
【図２１】第６実施形態に係るダブレット型ポータブルコンピュータを示した一部切欠き断面図。
【発明を実施するための形態】
【０００７】
以下、実施の形態について、図面を参照して説明する。
【０００８】
本明細書では、いくつかの要素に複数の表現の例を付している。なおこれら表現の例は
あくまで例示であり、上記要素が他の表現で表現されることを否定するものではない。ま
た、複数の表現が付されていない要素についても、別の表現で表現されてもよい。
【０００９】
また、図面は模式的なものであり、厚みと平面寸法との関係や各層の厚みの比率などは
現実のものと異なることがある。また、図面相互間において互いの寸法の関係や比率が異
なる部分が含まれることもある。
【００１０】
（第１実施形態）
図１は、第１実施形態に係るメモリ装置１００の斜視図を示す。また、図２は第１実施
形態に係るメモリ装置１００を開示した断面図を示す。メモリ装置１００は、基板１０１
、磁気抵抗メモリチップ１０２、第一磁性体（磁性層）１０３、第二磁性体１０４、第三
磁性体１０５、封止部（モールド材）１０６、ボンディングワイヤ（導電部）１０７、及
び半田ボール（第二電極）１０８を備える。尚、本実施形態においてメモリ装置１００は
、例えば磁気抵抗メモリである。
【００１１】
本実施形態において、第一磁性体１０３、第二磁性体１０４、及び第三磁性体１０５は
、磁気抵抗メモリチップ１０２を外部磁界から保護するための磁気シールドとして機能す
る。尚本明細書中における「磁性体」は、主に「強磁性体」を指す。（少なくともチップ
のデータが書き換えられることを抑制できる程度のシールド効果があればよい）
基板１０１は、例えば多層の配線基板であり、図示しない電源層、グランド層等を含む
。基板１０１は、ガラスエポキシ樹脂等の材料で構成された略矩形状の回路基板であり、
メモリ装置１００の外形寸法を規定する。基板１０１は、第一面１０１ａと、該第一面１
０１ａとは反対側に位置した第二面１０１ｂとを有し、第一面１０１ａに接続端子（第一
電極）１１３が設けられる。尚本明細書中において、基板１０１の面のうち、第一面１０
１ａ及び第二面１０１ｂを除いた面を側面と定義する。
【００１２】
また、図３は本実施形態における基板１０１を示しており、（ａ）は第一面１０１ａ側
の平面図、（ｂ）は断面図をそれぞれ示す。尚、図３（ａ）において波線で示された領域
は、平面視において磁気抵抗メモリチップ１０２が実装される領域を示す。
【００１３】
本実施形態において基板１０１は、第一磁性体１０３をコア材とした基板であるとする
。基板１０１には、第一面１０１ａと第二面１０１ｂとを貫通したビア１１１が複数形成
されている。さらに基板１０１の第一面１０１ａの一部には、ビア１１１とは異なる位置
に開口が設けられ、該開口から第一磁性体１０３の一部が露出した接続部１１４が構成さ
れている。尚本実施形態において接続部１１４は、例えば４つ設けられるとする。
【００１４】
前述のように基板１０１は多層の配線基板であるため、第一面１０１ａを含むある一層
と第二面１０１ｂを含む他の一層との間に、第一磁性体１０３が位置している。尚、第一
磁性体１０３は必ずしも基板１０１の厚さ方向における中心に位置する必要は無く、第一
面１０１ａまたは第二面１０１ｂのいずれかの方向に寄せて配置されていても良い。尚、
この時第一磁性体１０３は、基板１０１の側面から一部が露出されている。
【００１５】
ビア１１１は、多層配線において、下層の配線と上層の配線とを電気的に接続する接続
領域であり、層間絶縁膜をエッチングしてビアホールを開口し、該ビアホールに金属材料
を埋め込んで形成する。本実施形態において基板１０１は、第一磁性体１０３をコア材と
しているので、図２に示すように該ビアホールは、基板１０１の上層（第一面１０１ａ側
）から下層（第二面１０１ｂ側）まで、第一磁性体１０３ごと貫通させる必要がある。
【００１６】
また、上述のようにビアホールを金属材料で埋め込んでビア１１１が形成されるが、こ
のとき該金属材料と第一磁性体１０３が当接して電気的に接続されることは望ましくない
ため、ビアホールの表面には絶縁部１１２が設けられる。
【００１７】
磁気抵抗メモリチップ１０２は、平面視において例えば略矩形形状を有する。尚、本明
細書中において「平面視」とは、図１において基板１０１の側面が延長される方向からメ
モリ装置１００（及びその内部構成）を見下ろした状態を指すとする。すなわち、図２の
上から下に向かう方向を見る状態を指す。
【００１８】
また、接続部１１４において「第一磁性体１０３の一部が露出」とは、例えば基板１０
１を第三磁性体１０５から見た場合、第一磁性体１０３が確認できることを意味する。
【００１９】
磁気抵抗メモリチップ１０２には基板１０１と接続するためのパッド１２１が設けられ
ており、基板１０１に設けられた接続端子１１３とパッド１２１とが、ボンディングワイ
ヤ１０７によって電気的に接続される。また磁気抵抗メモリチップ１０２は、接着剤（ダ
イボンド剤）１２２によって基板１０１と接着されている。
【００２０】
図４に、磁気抵抗メモリチップ１０２の一部を拡大した斜視図を示す。磁気抵抗メモリ
チップ１０２は第一配線１０２ａ、第二配線１０２ｂ、及び磁気抵抗素子１０２ｃを含む
。図４に示すように、磁気抵抗素子１０２ｃが配列され、その上下の面には互いに直交す
る向きに並べられた第一配線１０２ａ及び第二配線１０２ｂが接続されている。
【００２１】
図５に、磁気抵抗素子１０２ｃの側面断面の概略の一例を示す。尚図５中において、矢
印（↓、↑）は電子スピンの向きを例示している。磁気抵抗素子１０２ｃは、例えば第一
磁性膜４０３と第二磁性膜４０４との間に非磁性膜４０２を有しており、第一磁性膜４０
３及び第二磁性膜４０４は、非磁性膜と接する面とは反対側にそれぞれ電極４０１を有す
る。
【００２２】
非磁性膜４０２は、強磁性体ではない物質で構成され、第一磁性膜４０３及び第二磁性
膜４０４と比較して磁化されにくい性質を持つ。尚、非磁性膜４０２は、第一磁性膜４０
３と第二磁性膜４０４とが絶縁されるように、第一磁性膜４０３と第二磁性膜４０４との
間に設けられる構成であればよい。
【００２３】
第一磁性膜４０３において内部の電子スピンの向きは一定であり、一方で、第二磁性膜
４０４においては内部の電子スピンの向きを磁場によって変えることが可能である。例え
ば、第二磁性膜４０４における電子スピンの向きが第一磁性膜４０３における電子スピン
の向きと同方向である場合を“０”、第二磁性膜４０４における電子スピンの向きが第一
磁性膜４０３における電子スピンの向きと異なる場合を“１”と定義することで、“０”
か“１”かのデータ保持が可能である。
【００２４】
尚、第二磁性膜４０４における電子スピンの向きが第一磁性膜４０３における電子スピ
ンの向きと同方向である場合を“１”、第二磁性膜４０４における電子スピンの向きが第
一磁性膜４０３における電子スピンの向きと異なる場合を“０”と定義してもよい。また
、図示した電子スピンの向きや第一磁性膜４０３及び第二磁性膜４０４の位置関係は一例
であり、一つの非磁性体が二つの磁性体によって挟み込まれた構造を有するものを磁気抵
抗素子１０２ｃとする。
【００２５】
図６は、メモリ装置１００の磁気シールド効果を概念的に示す断面図である。尚、図６
においては説明の便宜上、メモリ装置１００の一部の構成を省略する。メモリ装置１００
は、基板１０１の厚さ方向（図６において上下方向）に侵入する磁束の一部である磁気（
図６中におけるＢ１）に対しては、第一磁性体１０３及び第二磁性体１０４によりシール
ドされる。
【００２６】
第二磁性体１０４は、磁気抵抗メモリチップ１０２上に配置され、基板１０１の第一面
１０１ａと対向する第三面１０４ｃと該第三面１０４ｃとは反対側に位置する第四面１０
４ｄとを有する。第二磁性体１０４は平面視において略矩形形状を有しており、その外形
寸法は例えば磁気抵抗メモリチップ１０２よりも大きい。
【００２７】
第三磁性体１０５は、基板１０１の第一面１０１ａ側において、第二磁性体１０４を支
持する。具体的には、第三磁性体１０５は例えば柱状形状を有しており、基板１０１に設
けられた接続部１１４に嵌め込まれる。一方で第三磁性体１０５は、第二磁性体１０４と
も接続されている。よって、第二支持部１０４は、例えば四本の第三磁性体１０５によっ
て支持された状態が保たれる。以上の構成によって、第三磁性体１０５を介して第一磁性
体１０３と第二磁性体１０４とが磁気的に接続される。
【００２８】
尚、本実施形態において「磁気的に接続」とは、例えば磁気の流れる方向を制御可能な
構成であればよく、必ずしも直接接触している必要は無い。
【００２９】
また、接続部１１４には第三磁性体１０５が嵌め込まれるが、嵌め込まれる際に第三磁
性体１０５側からは第一磁性体１０３が接続部１１４の開口の内側に確認できるので、第
三磁性体１０５が嵌め込まれた状態においても、「第一磁性体１０３は接続部１１４から
一部が露出している」と表現可能である。
【００３０】
第一磁性体１０３、第二磁性体１０４、及び第三磁性体１０５の材料としては、例えば
、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等の軟磁性金属や、珪素鋼（Ｆｅ−
Ｓｉ）、炭素鋼（Ｆｅ−Ｃ）、パーマロイ（Ｆｅ−Ｎｉ）、その他フェライトステンレス
等の軟磁性合金を使用することができる。尚、第一磁性体１０３、第二磁性体１０４、及
び第三磁性体１０５に用いられる材料はこれらに限定されない。また、本明細書中におけ
る「磁性材料」とは、前述した軟磁性金属や軟磁性合金が一例として挙げられるが、少な
くとも第一磁性体１０３、第二磁性体１０４、及び第三磁性体１０５によって磁気の流れ
を制御することができる構成であればこれらに限られない。
【００３１】
第一磁性体１０３、第二磁性体１０４、及び第三磁性体１０５は、磁気抵抗メモリチッ
プ１０２の磁気シールドとして機能する。第一磁性体１０３、第二磁性体１０４、及び第
三磁性体１０５の厚みは、例えば５０μｍ以上５００μｍ以下であるとする。第一磁性体
１０３、第二磁性体１０４、及び第三磁性体１０５の厚みが５０μｍ未満の場合、十分な
磁気シールド効果が得られない虞が有り、また、５００μｍよりも厚い場合、メモリ装置
１００の小型化、薄型化の妨げになる虞が有る。
【００３２】
封止部１０６は、磁気抵抗メモリチップ１０２、第一磁性体１０３、第二磁性体１０４
、第三磁性体１０５、及びボンディングワイヤ１０７を封止する。このとき封止部１０６
は、例えば第二磁性体１０４の第四面１０４ｄを露出させた状態で他の部分を覆っても良
いし、第四面１０４ｄを完全に覆っても良い。第四面１０４ｄが露出している場合も、本
明細書中においては「封止」の範疇である。封止部１０６に用いられる材料は、例えば熱
硬化性のエポキシ樹脂であるが、少なくとも第二磁性体１０４、及び第三磁性体１０５と
磁気抵抗メモリチップ１０２との間の領域が保護される構成となれば、これに限られない
。
【００３３】
封止部１０６が第二磁性体１０４を完全に覆う場合、メモリ装置１００の表面（すなわ
ち封止部１０６）に、コンテンツメーカが所望する任意の情報を表示することができ、例
えばレーザによって識別用の刻印を施すことも可能である。尚、レーザによって識別用の
刻印を施す場合、第二磁性体１０４によってレーザがメモリ装置１００の性能に影響を及
ぼすリスクを抑えることが可能である。
【００３４】
ここで、図６を用いて本実施形態におけるメモリ装置１００の磁気シールド効果につい
て詳述する。図６のおける上方向からメモリ装置１００に侵入したＢ１は第二磁性体１０
４に吸い込まれる。Ｂ１はその後、第三磁性体１０５、第一磁性体１０３へと流れ込み、
基板１０１の第二面１０１ｂ方向へと流れる。
【００３５】
また、基板１０１の面方向（図６において左右方向）に侵入する磁束の一部である磁気
（図６中におけるＢ２）に対しては、第三磁性体１０５によりシールドされる。図６にお
ける左方向からメモリ装置１００に侵入したＢ２は第三磁性体１０５に吸い込まれる。そ
の後、第一磁性体１０３又は第二磁性体１０４へと流れ込み、図６において右方向へと流
れる。尚、このときの第三磁性体１０５によるシールド効果は、第三磁性体１０５の太さ
によって異なる。以上より、Ｂ１及びＢ２の双方に対してシールド効果が得られる。
【００３６】
尚、本実施形態において磁気抵抗メモリチップ１０２は、横方向（図６中における左右
方向）への磁気（Ｂ２）に対しては強く、磁気抵抗メモリチップ１０２の厚さ方向（図６
中における上下方向）への磁気（Ｂ１）に対して弱い。これは、磁気抵抗メモリチップ１
０２にＢ１が侵入した際に、Ｂ１の向きと第二磁性膜４０４内の電子スピンの向き（図４
中の矢印の向き）が反対方向（反平行）である場合、第二磁性膜４０４内の電子スピンの
向きがＢ１によって反転されてしまう可能性があるからである。これは、データが意図せ
ず書き換えられることを意味し、望ましくない。したがって、本実施形態において磁気抵
抗メモリチップ１０２の側面側が完全に覆われていないことは、シールド効果に大きくは
影響しない。
【００３７】
尚、図６において上方向から下方向へ流れる磁気をＢ１としたが、反対方向（図６にお
いて下方向から上方向）に流れる磁気に対しても同様の説明が可能である。また、図６に
おいて左方向から右方向へ流れる磁気をＢ２としたが、反対方向（図６において右方向か
ら左方向）に流れる磁気に対しても同様の説明が可能である。
【００３８】
尚、前述のように第三磁性体１０５によって第一磁性体１０３と第二磁性体１０４とが
接続され、Ｂ１の経路を構成することで、シールドを行っている。このため、必ずしも第
三磁性体１０５は複数個設けられ、全ての第三磁性体１０５が第一磁性体１０３及び第二
磁性体１０４と当接する必要は無く、少なくとも一つの第三磁性体１０５によって第一磁
性体１０３と第二磁性体１０４とが接続されていれば良い。
【００３９】
一方で、複数の第三磁性体１０５によって第一磁性体１０３と第二磁性体１０４とが接
続されている場合、第二磁性体１０４に侵入したＢ１は、侵入位置から最も近くに位置し
た第三磁性体１０５を経由して第一磁性体１０３側へと流される。このため、例えば第三
磁性体１０５が１個設けられる場合と比較して、本実施形態のように第三磁性体１０５が
複数設けられている場合の方が、第二磁性体１０４から第一磁性体１０３へＢ１をより安
定して流すことができる。
【００４０】
また、第一磁性体１０３が基板１０１のコア材となっていない場合を考える。例えば第
一磁性体１０３を基板１０１の第一面１０１ａ上に設けるとすると、第一磁性体１０３は
基板１０１上において、ボンディングワイヤ１０７と基板１０１とが接続される部分（本
実施形態においては接続部１１４）を避けて配置される必要がある。したがって、ボンデ
ィングワイヤ１０７を避けるような加工を施す、または第一磁性体１０３の面積を小さく
する等の必要がある。
【００４１】
そこで本実施形態では、第一磁性体１０３は基板１０１のコア材となっており、第一磁
性体１０３の基板１０１の面方向の面積は、基板１０１の面積と同じである。また第二磁
性体１０４は、前述の通り平面視において磁気抵抗メモリチップ１０２の外形寸法より大
きい。以上のことより、本実施形態においてメモリ装置１００は、図６に示すＢ１に対し
て十分なシールド効果が得られる。
【００４２】
また、本実施形態において第二磁性体１０４は、磁気抵抗メモリチップ１０２と例えば
接着剤１２２によって接着されるのではなく、第三磁性体１０５によって支持され、第二
磁性体１０４の第三面１０４ｃと、磁気抵抗メモリチップ１０２とは離間している。
【００４３】
第二磁性体１０４と磁気抵抗メモリチップ１０２とが接着剤１２２によって接着されて
いる場合や、第二磁性体１０４と磁気抵抗メモリチップ１０２とが直接接触している場合
においては、パッド１２１及びボンディングワイヤ１０７の位置を考慮する必要があり、
平面視において磁気抵抗メモリチップ１０２を第二磁性体１０４によって覆う場合に、覆
われない領域が発生することがある。
【００４４】
本実施形態においては前述のように、第二磁性体１０４は、第三磁性体１０５によって
支持され、第二磁性体１０４の第三面１０４ｃと磁気抵抗メモリチップ１０２とが離間し
ているため、平面視において磁気抵抗メモリチップ１０２を第二磁性体１０４によって覆
うことができ、シールド効果が向上する。
【００４５】
また、本実施形態において第二磁性体１０４を支持する第三磁性体１０５は磁性材料で
あるため、第三磁性体１０５によって図６に示すＢ２に対してもシールド効果を得られる
。
【００４６】
尚、第三磁性体１０５は、全てのＢ２を遮蔽するわけでは無い。これは、メモリ装置１
００の製造工程において封止部１０６を形成する際、モールド材を基板１０１の面方向に
流す必要があるためである。用いるモールド材の種類や粘度によって、第三磁性体１０５
の大きさ（太さ）は変更可能であり、ひいてはＢ２に対する遮蔽効果が変更可能である。
【００４７】
例えばモールド材の粘度が比較的小さい場合、隣り合う第三磁性体１０５の間を狭く（第
三磁性体１０５を太く）し、Ｂ２に対するシールド効果を向上させることができる。
【００４８】
一方、第一磁性体１０３及び第二磁性体１０４を磁気的に接続する手段である第三磁性
体１０５が太い（体積が大きい）場合、Ｂ１をより流しやすくすることが可能となり、Ｂ
１に対する磁気シールド効果も向上する。
【００４９】
尚前述した説明では、複数の第三磁性体同士の間の領域は、モールド材を流すために空
洞状となっているが、例えば第三磁性体１０５同士を、格子状に開口が設けられた磁性体
板等で接続しても良い。この場合、モールド材を流すための経路を確保しつつ、Ｂ１及び
Ｂ２の双方に対してのシールド効果が向上する。
【００５０】
本実施形態においてこれまでの説明を、便宜上、第二磁性体１０４と第三磁性体１０５
とはそれぞれ別体として説明を行ったが、単一の磁性体部材を図７のように加工すること
によって、第二磁性体１０４と第三磁性体１０５を合わせて「第二磁性体１０４α」とし
ても良い。この場合、メモリ装置１００の組み立て工程の簡略化に貢献できる。
【００５１】
尚、図７に示すように第二磁性体１０４αは、例えば突起部１０５ａを有している。前
述したように、本実施形態において第二磁性体１０４α（第三磁性体１０５）は、基板１
０１に設けられた接続部１１４に嵌め込まれるが、具体的には、突起部１０５ａが接続部
１１４に嵌め込まれる。突起部１０５ａが接続部１１４に嵌め込まれることで、突起部１
０５ａは第一磁性体１０３と接触し、第二磁性体１０４α（第三磁性体１０５）と第一磁
性体１０３とが磁気的に接続される。
【００５２】
尚、突起部１０５ａは必ずしも必要な構成ではなく、突起部１０５ａが設けられず、単
に第二磁性体１０４α（第三磁性体１０５）の一部が接続部１１４に嵌め込まれる構成と
しても良い。
【００５３】
上記のように、第二磁性体１０４と第三磁性体１０５を合わせて「第二磁性体１０４α
」とする場合、例えば磁性体部材に対して鍛造（プレス）または切削を行うことで「第二
磁性体１０４α」を作製できる。また、磁性体部材が薄い基板状である場合は折り曲げ加
工によって作製しても良い。折り曲げ加工の場合、製造工程における歩留まりの向上にも
貢献できる。以下の説明では、主に第二磁性体１０４αを用いるとする。
【００５４】
以下で、本実施形態に係るメモリ装置１００の製造手順を、各工程における断面図を示
した図８乃至図１３を用いて概説する。尚製造手順の説明は、基板１０１の受け入れから
行うとする。よって、基板１０１にビア１１１や接続端子１１３を設ける手順は省略する
。また、基板１０１には、コア材として第一磁性体１０３が設けられているとする。さら
に、メモリ装置１００の製造には、前述した第二磁性体１０４αを用いるとする。
【００５５】
まず図８に示すように、受け入れが完了した基板１０１の所定の位置に磁気抵抗メモリ
チップ１０２を固定する。このとき、固定には接着剤（ダイボンド剤）１２２を用い、こ
の工程をダイボンディングと呼ぶ。
【００５６】
次に、ダイボンディングされた磁気抵抗メモリチップ１０２と基板１０１との接続を行
う。図９に示すように、磁気抵抗メモリチップ１０２に設けられたパッド１２１と基板１
０１に設けられた接続端子１１３とを、ボンディングワイヤ１０７を用いて電気的に接続
する。ボンディングワイヤ１０７の材料は、例えば金、アルミニウム、銅などであるが、
これに限られない。尚、この工程をワイヤボンディングと呼ぶ。
【００５７】
さらに図１０に示すように、基板１０１に第二磁性体１０４αを載置する。その後、封
止用の金型によって第二磁性体１０４αは、基板１０１に設けられた接続部１１４に嵌め
込まれ、図１１に示すように第二磁性体１０４αの一部は第一磁性体１０３に挿し込まれ
た状態となる。これにより、第一磁性体１０３及び第二磁性体１０４αが直に接触する。
【００５８】
ここで、第二磁性体１０４αが基板１０１に嵌め込まれず、例えば接着剤等で固定され
る場合を考える。この場合、第二磁性体１０４αと第一磁性体１０３とが非磁性体を介し
て接続されることとなり、シールド効果が小さくなる。したがって、磁気シールドを行う
場合、シールドに用いる磁性体材料同士（本実施形態においては、第二磁性体１０４αと
第一磁性体１０３）は直に接触する構成が望ましい。
【００５９】
そこで本実施形態においては、第二磁性体１０４αの一部（突起部１０５ａ）は第一磁
性体１０３に挿し込まれた状態となり、第二磁性体１０４αの一部が第一磁性体１０３に
直に接する。このため、Ｂ１対して安定したシールド効果を得られる。
【００６０】
また接続部１１４を構成する開口は、第二磁性体１０４αの嵌め込まれる部分（突起部
１０５ａ）の断面より小さい方が望ましい。接続部１１４を構成する開口を突起部１０５
ａより小さくすることで、封止用の金型によって突起部１０５ａが接続部１１４に圧入さ
れる際、金属の塑性変形により、強固に固定することが可能となる。
【００６１】
さらに第二磁性体１０４αにおいて第一磁性体１０３に挿し込まれる面に、図７に示し
た突起部１０５ａが挿し込まれるための溝を、第一磁性体１０３の一部に設け、突起部１
０５ａと噛合するような構成としても良い。本実施形態の説明においては、接続部１１４
を構成する開口が突起部１０５ａの挿し込まれる領域より小さいため、第二磁性体１０４
αを強固に固定することが可能となる。  その後、図１２のようにモールド材１０６に熱
を加えながら金型の内部に流し込み、型全体にモールド材１０６が流れ込んだら、しばら
く放置して冷却する。時間を置くことで、モールド材１０６が基板１０１上に固定され、
かつ、流動体状であったモールド材１０６が固められる。尚前述のように、封止部１０６
は第二磁性体１０４α（第二磁性体１０４）を完全に覆っても良いが、ここでは第二磁性
体１０４αがメモリ装置１００の上部から露出する製造方法を示している。
【００６２】
尚、前述のように第二磁性体１０４αは接続部１１４に挿し込まれており、基板１０１
に強固に固定されているため、モールド材１０６を流し込む工程において第二磁性体１０
４αの位置が動かず、封止の精度を上げることが可能である。
【００６３】
さらに、第二磁性体１０４αが接続部１１４に挿し込まれる構成であることで、モール
ド材１０６を流し込む工程において第二磁性体１０４αを樹脂接着剤等で第一磁性体に接
着する必要が無い。このため、第二磁性体１０４αと第一磁性体との間に非磁性体による
ギャップが無い構成でメモリ装置１００を製造することができ、シールド効果をより大き
くすることが可能となる。
【００６４】
尚、本実施形態において突起部１０５ａは必ずしも必要な構成ではなく、少なくても第
二磁性体１０４αと第一磁性体１０３との接触を保った状態でモールド材１０６を流し込
むことが可能な構成となっていれば良い。したがって、例えば突起部１０５ａを設けずに
第二磁性体１０４αを接続部１１４に挿し込んでも良い。
【００６５】
最後に、基板１０１の第二面１０１ｂ側に、他の部品と接続するための半田ボール１０
８を搭載し、個片単位でカッティングすることで、図１３に示す本実施形態に係るメモリ
装置１００が製造される。
【００６６】
尚半田ボール１０８は、必ず基板１０１に搭載される必要はない。例えば半田ボール１
０８は、メモリ装置１００を使用する際に、用途に沿った位置・個数で後から搭載されて
も良い。この場合、基板１０１の第二面１０１ｂには、基板１０１の内部配線等と電気的
に接続された電極が設けられ、該電極を第二電極１０８としても良い。
【００６７】
尚、図１３に示すように第二磁性体１０４αにスロープ部１４１を設けることによって
、第二磁性体１０４αが封止部１０６から脱落しにくい構成となる。スロープ部１４１の
部分までモールド材１０６が流れ込んで固められることで、第二磁性体１０４αが脱落し
にくくなる。
【００６８】
図１４は、本実施形態に係るメモリ装置１００を概略的に示した図である。図１４に示
すように、本実施形態の磁気シールドは、少なくとも、磁気抵抗メモリチップ１０２と、
第一磁性体１０３と、第二磁性体１０４αによって再現可能である。尚、図１４における
磁気抵抗メモリチップ１０２の向きは、図１３までで示した磁気抵抗メモリチップ１０２
の向きと同じであるとする。
【００６９】
前述のように、磁気抵抗メモリチップ１０２は横方向からの磁気（Ｂ２）に対しては強
いため、磁気抵抗メモリチップ１０２の側面は必ずしも磁性体材料によって覆われる必要
は無い。
【００７０】
一方で、磁気抵抗メモリチップ１０２はＢ１に対しては、第一磁性体１０３及び第二磁
性体１０４αによってシールドされる。このとき平面視において、磁気抵抗メモリチップ
１０２が第一磁性体１０３及び第二磁性体１０４αによって覆われ、且つ第一磁性体１０
３及び第二磁性体１０４αが当接していることで、高い磁気シールド効果が得られる。
【００７１】
尚、第一磁性体１０３及び第二磁性体１０４αは互いに直接接触している必要は無く、
例えば他の磁性体材料を介して接続されていても良い。第一磁性体１０３と第二磁性体１
０４αとを接続する部材を要する場合は、その材料は磁性体材料であることが望ましい。
【００７２】
ここで、第一磁性体１０３と第二磁性体１０４αとが非磁性体（例えば接着剤等）を介
して接続されている場合を考える。この場合、透磁率の高い第一磁性体１０３と第二磁性
体１０４αとの間に非磁性体（透磁率の低い領域）が存在することになり、第一磁性体１
０３から第二磁性体１０４α（または第二磁性体１０４αから第一磁性体１０３）への磁
気の流れの効率が悪くなる。換言すれば、磁気の流れが非磁性体（透磁率の低い領域）の
存在により途切れさせられ、磁気抵抗メモリチップ１０２への磁気の漏れを誘発する虞が
有る。
【００７３】
そこで本実施形態では前述のように、第一磁性体１０３及び第二磁性体１０４αは直に
接しているため、磁気シールド効果が高い構成となる。
【００７４】
（第２実施形態）
図１５に、第２実施形態に係るメモリ装置１００の側面断面図を示す。尚、本実施形態
の説明において、第１実施形態と同様の構成については、同様の符号を付して詳細な説明
を省略する。
【００７５】
本実施形態においては、第１実施形態で示したメモリ装置の表面に、さらに磁気シール
ド材１５１が設けられる。磁気シールド材１５１は、例えば磁性材料のフィラーを混ぜた
有機樹脂であり、該有機樹脂によってメモリ装置表面をコーティングすることで、メモリ
装置１００が構成される。このとき、磁気シールド材１５１の一部は、基板１０１の側面
から露出した第一磁性体１０３と当接される。
【００７６】
本実施形態においては、Ｂ１に対して磁気シールド材１５１と第二磁性体１０４（第二
磁性体１０４α）とで二重にシールドを行うため、より高い磁気シールド効果が得られる
。また、Ｂ２対しても同様に、磁気シールド材１５１と第三磁性体１０５（第二磁性体１
０４α）とで二重にシールドを行うため、より高い磁気シールド効果が得られる。さらに
第一磁性体１０３と磁気シールド材１５１とが、基板１０１の側面全体で接触するため、
Ｂ１に対するシールド効果が向上する。
【００７７】
尚、本実施形態において磁気シールド材１５１は、第一磁性体１０３や第二磁性体１０
４αを構成する軟磁性体金属や軟磁性対合金でも良い。この場合磁気シールド材１５１を
封止部１０６に接着する必要がある。この接着には、例えば磁性材料のフィラーを混ぜた
有機樹脂接着剤を用いても良いし、基板１０１の側面において第一磁性体１０３と接続さ
れる部分の一部は、接着剤等を介さず第一磁性体１０３と第二磁性体１０４αとが直に接
する構成としても良い。
【００７８】
（第３実施形態）
図１６に、第３実施形態に係るメモリ装置１００の側面断面図を示す。尚、本実施形態
の説明において、第１実施形態及び第２実施形態と同様の構成については、同様の符号を
付して詳細な説明を省略する。
【００７９】
本実施形態においてメモリ装置１００は、第二磁性体１０４αが封止部１０６の外側に
設けられた構成を成す。第二磁性体１０４αは、図１６に示すように、曲げ部１６１を有
する。また基板１０１は、コア材である第一磁性体１０３が平面視において基板１０１の
第一面１０１ａ及び第二面１０１ｂから突出した突出部１６２を有する。
【００８０】
第二磁性体１０４αに設けられた曲げ部１６１は突出部１６２に掛かると共に、第一磁
性体１０３と当接する。したがって第１実施形態及び第２実施形態と同様に、Ｂ１及びＢ
２に対して、第一磁性体１０３と第二磁性体１０４αとで磁気シールド効果が得られる。
【００８１】
また、封止された後で第二磁性体１０４αを嵌めることができるため、基板１０１に対
して行うべき加工数を減らすことができる。また、第二磁性体αの取り外し、及び交換等
の作業も容易に行うことができる。
【００８２】
さらに第二磁性体１０４αが封止部１０６の外側に位置することで、第二磁性体１０４
αの加工の際に、モールド樹脂１０６を流すことを考慮する必要が無く、Ｂ２に対しての
シールドを面で行うことが可能となり、さらに、第一磁性体１０３と第二磁性体１０４α
上面とを接続する部分が大きいため、Ｂ１及びＢ２の双方に対して安定したシールド効果
を得られる。
【００８３】
尚、本実施形態において必ずしも第一磁性体１０３のみが基板１０１の第一面１０１ａ
及び第二面１０１ｂから突出する構成とする必要は無く、第二磁性体１０４αの曲げ部１
６１が第一磁性体１０３と当接した状態で取り付けられる構成であればこれに限られない
。
【００８４】
（第４実施形態）
図１７に、第４実施形態に係るメモリ装置１００の側面断面図を示す。尚、本実施形態
の説明において、第１実施形態乃至第３実施形態と同様の構成については、同様の符号を
付して詳細な説明を省略する。本実施形態におけるメモリ装置１００は、封止部１０６の
中に複数の磁気抵抗メモリチップ１０２がスタックされた構造を有し、其々の磁気抵抗メ
モリチップ１０２はボンディングワイヤ１０７によって電気的に接続される。
【００８５】
磁気抵抗メモリチップ１０２は、第五面１０２ｅ（図１７において上側）と該第五面１
０２ｅとは反対側に位置した第六面１０２ｆ（図１７において下側）とを有する。尚それ
以外の面を側面と定義する。
【００８６】
磁気抵抗メモリチップ１０２の第五面１０２ｅは、コーティング剤１８１でコーティン
グされる。尚、コーティング剤１８１は例えばポリイミド（ＰＩ）であり、本実施形態に
おいては磁性材料のフィラーが混ぜられている。
【００８７】
一方、第六面１０２ｆ側には接着剤１８２が設けられている。接着剤１８２は例えばＤ
ＡＦ（Die Attach Film）であり、本実施形態においては磁性材料のフィラーが混ぜられ
ている。接着剤１８２の一部は、接着剤キュア工程において、磁気抵抗メモリチップ１０
２に設けられたコーティング剤１８１と当接する。
【００８８】
本実施形態に係るメモリ装置１００では、其々の磁気抵抗メモリチップ１０２の第五面
１０２ｅが、コーティング剤１８１によってコーティングされる。尚当該コーティングは
、例えば磁気抵抗メモリチップ１０２が個片にカットされる前の段階（ウエハの状態）で
行われる。当該コーティングは、例えばスピンコート法によって施される。
【００８９】
接着剤１８２は、磁気抵抗メモリチップ１０２の第六面１０２ｆに貼り付けられる。前
述したコーティングと同様に、接着剤１８２の貼り付けも、例えば磁気抵抗メモリチップ
１０２が個片にカットされる前の段階（ウエハの状態）で行われる。
【００９０】
その後、ダイシング工程にてウエハが切断され、第五面１０２ｅにはコーティング剤１
８１、第六面１０２ｆには接着剤１８２が其々設けられた複数の磁気抵抗メモリチップ１
０２が完成する。
【００９１】
前述のように製造された磁気抵抗メモリチップ１０２は、所定の数だけ積み重ねられる
。尚、図１７においては磁気抵抗メモリチップ１０２を３つ積み重ねる例を示しているが
、磁気抵抗メモリチップ１０２の数はこれに限らず２つや、４つ以上でも良いし、第１実
施形態乃至第３実施形態のように１つでも良い。
【００９２】
その後のメモリ装置１００の製造工程において、熱によって一時的に接着剤１８２は軟
化する。この際、接着剤１８２の一部は１つの磁気抵抗メモリチップ１０２の側面を上昇
して第五面１０２ｅに設けられたコーティング剤１８１と当接し、他の一部は、他の磁気
抵抗メモリチップ１０２の第五面１０２ｅに設けられたコーティング剤１８１と当接する
。
【００９３】
その結果、磁気抵抗メモリチップ１０２は、第１実施形態乃至第３実施形態と同様の原
理によって外部磁界からシールドされることになる。
【００９４】
また本実施形態においては、磁気抵抗メモリチップ１０２が複数用いられるが、コーテ
ィング剤１８１及び接着剤１８２が塗布された磁気抵抗メモリチップ１０２をスタックす
る簡便な構造であり、製造工程が煩雑にならない。
【００９５】
更に、磁気抵抗メモリチップ１０２の第五面１０２ｅ及び第六面１０２ｆの双方にコー
ティング剤１８１が設けられても良いし、第五面１０２ｅ及び第六面１０２ｆの双方に接
着剤１８２が設けられても良い。また、磁気抵抗メモリチップ１０２の側面は必ずしもす
べてがコーティング剤１８１で覆われる必要は無い。
【００９６】
また、本実施形態においてボンディングワイヤ１０７の材料に磁性材料のフィラーを混
ぜて、其々の磁気抵抗メモリチップ１０２が電気的に接続されても良いし、ボンディング
ワイヤ１０７をコーティング剤１８１によってコーティングしても良い。この場合は、磁
気抵抗メモリチップ１０２同士が電気的に接続されると同時に、コーティング剤１８１同
士、またはコーティング剤１８１と接着剤１８２とが磁気的に接続される。コーティング
剤１８１で吸収されたＢ１は、ボンディングワイヤ１０７とコーティング剤１８１または
接着剤１８２を介して基板１０１の第二面１０１ｂ側へと放出され、Ｂ１に対してシール
ド効果が得られる。また、Ｂ２に対して磁気シールド効果を得ることが可能になる。
【００９７】
（第５実施形態）
図１８は、第１実施形態乃至第４実施形態に係るメモリ装置１００を情報処理装置１０
に実装した側面図を示す。また、図１９は、情報処理装置１０がホスト装置１に実装され
た場合の一部切欠き図を示す。ここでのホスト装置１は、例えば携帯電話やスマートフォ
ンであり、図１９（ａ）はホスト装置１が携帯電話の場合を示し、図１９（ｂ）はホスト
装置１がスマートフォンの場合を示すが、ホスト装置１はこれに限られない。
【００９８】
情報処理装置１０は、マザーボード２、ＣＰＵ３、及びメモリ装置１００を有する。Ｃ
ＰＵ３は、パッケージ基板３ａ、ＣＰＵチップ３ｂ、及び複数の半田ボール３ｃを有する
。
【００９９】
マザーボード２は例えば多層の配線基板であり、図示しない電源層、グランド層等を含
む。マザーボード２は、基板１０１と同様にガラスエポキシ樹脂等の材料で構成された略
矩形状の回路基板であり、第一面２ａと、該第一面２ａとは反対側に位置した第二面２ｂ
とを有する。ＣＰＵ３とメモリ装置１００とは、共にマザーボード２の第一面２ａに実装
される。
【０１００】
ＣＰＵ３は、ホスト装置１全体の動作を司るものである。ＣＰＵ３は、例えばメモリ装
置１００の中に格納されているファームウェア（制御プログラム等）をロードして所定の
処理を実行する。またＣＰＵ３は、ホスト装置１から、例えばライト（書き込み）コマン
ド、リード（読み出し）コマンド、イレース（消去）コマンド等の命令を受けて、メモリ
装置１００上の領域にアクセスしたり、データ転送処理を制御したりする。
【０１０１】
ＣＰＵ３が例えばメモリ装置１００に書き込み処理を行う場合、ホスト装置１から受け
取ったコマンドに応じて、半田ボール３ｃから、マザーボード２の内部配線（図示せず）
を経由し、半田ボール１０８を通じてメモリ装置１００へデータが出力される。
【０１０２】
携帯電話等のホスト装置１に用いられる情報処理装置１０において、データの書き込み
、読出し等の処理速度が速く消費電力が小さい上で、不揮発性であるメモリが実装される
ことが望ましい。
【０１０３】
一般に、図４及び図５に示したような構造を有するメモリは、高速であり消費電力も小
さく、不揮発であるが、ホスト装置１に実装する場合、外部の磁場の影響を受ける虞が有
る。図１９に示す携帯電話等のホスト装置１は、一般にスピーカーやマイクを有しており
、スピーカーやマイクに備えられた永久磁石が発生させる磁場がメモリのデータに影響を
与えてしまう可能性があるからである。
【０１０４】
そこで、第１実施形態乃至第４実施形態に係るメモリ装置１００を情報処理装置１０に
実装することで、スピーカーやマイク等による磁場の影響を低減させつつメモリ装置１０
０を用いることができ、パフォーマンスが高く、且つ信頼性の高い情報処理装置１０を実
現可能である。
【０１０５】
尚、ホスト装置１を携帯電話とした場合、本実施形態では実装スペースの制限を考慮に
入れて、図１８のようにメモリ装置１００とＣＰＵ３を縦に配置したが、メモリ装置１０
０及びＣＰＵ３は、マザーボード２のいずれかの面に並んで実装されても良いし、一方が
第一面２ａ、他方が第二面２ｂに其々実装されても良い。
【０１０６】
さらに図２０に示すように、一つのパッケージとしてマザーボード２に実装されても良
い。この場合、第二磁性体１０４αは磁気抵抗メモリチップ１０２のみを覆う構成として
も良いし、ＣＰＵチップ３ｂも第二磁性体１０４αによって覆われていても良い。また、
図１８に示した情報処置装置１０を構成するメモリ装置１００とＣＰＵ３とがさらに樹脂
や筐体によって覆われたものでも良い。尚この場合の情報処理装置１０は、半導体装置１
０とも呼ぶことができる。
【０１０７】
また、メモリ装置１００とＣＰＵ３のほかに、例えばＮＡＮＤメモリ３０４が樹脂や筐
体によってまとめて覆われた、システムＬＳＩのような構成としても良い。この場合、Ｃ
ＰＵ３がＮＡＮＤメモリ３０４とメモリ装置１００とを用途に応じて使い分けることが可
能である。また、このとき第二磁性体１０４αは磁気抵抗メモリチップ１０２のみを覆う
構成としても良いし、ＣＰＵチップ３ｂも第二磁性体１０４αによって覆われていても良
い。
【０１０８】
（第６実施形態）
図２１に、第１実施形態乃至第４実施形態に係るメモリ装置１００が搭載されるタブレ
ット型ポータブルコンピュータ２０１の側面断面図を示す。尚、本実施形態の説明におい
て、第１実施形態乃至第４実施形態と同様の構成については、同様の符号を付して詳細な
説明を省略する。
【０１０９】
タブレット型ポータブルコンピュータ２０１は第１実施形態乃至第５実施形態における
ホスト装置１の一例である。タブレット型ポータブルコンピュータ２０１は一般に図１９
に示すような携帯電話やスマートフォンよりも大きく、例えばユーザが手で持って使用で
きる大きさを有している。
【０１１０】
タブレット型ポータブルコンピュータ２０１は、筐体２０２、表示モジュール２０３、
半導体装置３００およびメインボード２０５を備えている。筐体２０２は、保護板２０６
、ベース２０７およびフレーム２０８を有している。
【０１１１】
半導体装置３００は、タブレット型ポータブルコンピュータ２０１の外部メモリとして
機能し、例えばＳＳＤ（Solid State Drive）であるが、これに限られるものではない。
【０１１２】
半導体装置３００は、例えば基板３０１、コントローラ３０２、ＤＲＡＭ３０３、及びＮ
ＡＮＤメモリ３０４を有する。
【０１１３】
保護板２０６は、ガラスあるいはプラスチック製の四角い板であり、筐体２０２の表面
を構成している。ベース２０７は、例えばアルミニウム合金又はマグネシウム合金のよう
な金属製であり、筐体２０２の底を構成している。
【０１１４】
フレーム２０８は、保護板２０６とベース２０７との間に設けられている。フレーム２
０８は、例えばアルミニウム合金又はマグネシウム合金のような金属製であり、実装部２
１０とバンパー部２１１とを一体に有している。実装部２１０は、保護板２０６とベース
２０７との間に介在されている。本実施形態によると、実装部２１０は、保護板２０６と
の間に第１実装スペース２１２を規定するとともに、ベース２０７との間に第２実装スペ
ース２１３を規定している。
【０１１５】
バンパー部２１１は、実装部２１０の外周縁部に一体に形成されて、第１実装スペース
２１２および第２実装スペース２１３を周方向に連続して取り囲んでいる。さらに、バン
パー部２１１は、保護板２０６の外周縁部とベース２０７の外周縁部との間に跨るように
筐体２０２の厚み方向に延びて、筐体２０２の外周面を構成している。
【０１１６】
表示モジュール２０３は、筐体２０２の第１実装スペース２１２に収容されている。表
示モジュール２０３は、保護板２０６で覆われているとともに、保護板２０６と表示モジ
ュール２０３との間に手書き入力機能を有するタッチパネル２１４が介在されている。タ
ッチパネル２１４は、保護板２０６の裏面に接着されている。
【０１１７】
メインボード２０５は、基板２１５、ＣＰＵ３、メモリ装置１００、および半導体パッ
ケージのような複数の回路部品２１６を備えており、基板２１５は、複数の導体パターン
（図示せず）が形成された第一面２１５ａ（実装面）を有している。ＣＰＵ３、メモリ装
置１００、及び回路部品２１６は、例えば基板２１５の第一面２１５ａに実装されて、導
体パターンに半田付けされている。
【０１１８】
尚本実施形態においては、ＣＰＵ３とメモリ装置１００とを図１８のように縦に積む構
成としていない。図２１のように、基板２１５の第一面２１５ａに並べて実装することで
情報処理装置１０を構成しても良い。並べて配置することで基板２１５における実装のた
めの必要面積は大きくなるが、縦積みの場合と比較してＣＰＵ３による熱がＣＲＵ３の周
辺に留まり難く、放熱特性が向上させることができる。
【０１１９】
本実施形態において、筐体２０２は図２１に示すように磁性膜２５０によってコーティ
ングされる。メモリ装置１００は前述の通り、外部磁場の内部への侵入を抑制する必要が
ある。メモリ装置１００は第１実施形態乃至第４実施形態で説明したように、磁気シール
ド機構が設けられている。
【０１２０】
一方本実施形態においては、さらにタブレット型ポータブルコンピュータ２０１の外部
磁場の侵入に関しては、筐体２０２に設けられた磁性膜２５０と、メモリ装置１００に設
けられた第一磁性体１０３及び第二磁性体１０４αとによってシールドされることになり
、より大きなシールド効果が得られる。尚、筐体２０２の材料に磁性材料のフィラーを混
ぜ込むことによって、磁性膜２５０を設けた場合と同様の効果が得られる構成としても良
い。
【０１２１】
さらに、ＳＳＤのような半導体装置３００に実装されたＤＲＡＭ３０３の代替として、
第１実施形態乃至第４実施形態に係るメモリ装置１００を実装しても良い。ＤＲＡＭ３０
３は揮発性メモリであるのに対し、メモリ装置１００は不揮発性メモリであり、例えば予
期せぬ電源断が生じた場合に保存されたデータが消去されないという利点を持つ。
【０１２２】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示
したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は
、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、
種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の
範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等に含まれる
。
【符号の説明】
【０１２３】
１：ホスト装置、２：マザーボード、３：ＣＰＵ、１０：情報処理装置、１００：メモリ
装置、１０１：基板、１０２：磁気抵抗メモリチップ、１０３：第一磁性体、１０４：第
二磁性体、１０５：第三磁性体、１０６：封止部（モールド材）、１０７：ボンディング
ワイヤ、１０８：半田ボール（第二電極）、１１１：ビア、１１２：絶縁部、１１３：接
続端子（第一電極）、１１４：接続部、１２１：パッド、１２２：接着剤（ダイボンド剤
）、１４１：スロープ部、１５１：磁気シールド材、１６１：曲げ部、１６２：突出部、
１８１：コーティング剤、１８２：接着剤、２０１：タブレット型ポータブルコンピュー
タ、２０２：筐体、２０３：表示モジュール、２０４：半導体装置、２０５：メインボー
ド、２０６：保護板、２０７：ベース、２０８：フレーム、２１０：実装部、２１１：バ
ンパー部、２１２：第１実装スペース、２１３：第２実装スペース、２１４：パネル、２
１５：基板、２１６：回路部品、２５０：磁性膜、３００：半導体装置、３０１：基板、
３０２：コントローラ、３０３：ＤＲＡＭ、３０４：ＮＡＮＤメモリ、４０１：電極、４
０２：非磁性膜、４０３：第一磁性膜、４０４：第二磁性膜
【図１】
2016192445.tif 000003
【図２】
2016192445.tif 000004
【図３】
2016192445.tif 000005
【図４】
2016192445.tif 000006
【図５】
2016192445.tif 000007
【図６】
2016192445.tif 000008
【図７】
2016192445.tif 000009
【図８】
2016192445.tif 000010
【図９】
2016192445.tif 000011
【図１０】
2016192445.tif 000012
【図１１】
2016192445.tif 000013
【図１２】
2016192445.tif 000014
【図１３】
2016192445.tif 000015
【図１４】
2016192445.tif 000016
【図１５】
2016192445.tif 000017
【図１６】
2016192445.tif 000018
【図１７】
2016192445.tif 000019
【図１８】
2016192445.tif 000020
【図１９】
2016192445.tif 000021
【図２０】
2016192445.tif 000022
【図２１】
2016192445.tif 000023