(57)【要約】【課題】ＤＰＴ法において用いられる第２のパターンを有するホトマスクを、第１のパターンに対して高精度に位置合わせする。【解決手段】半導体基板上に第１のハードマスク膜、光干渉促進膜、及び第２のハードマスク膜を順次形成し、光干渉促進膜と第２のハードマスク膜との積層膜を含んでなる第１のパターンＴＰ１をチップ領域ＴＡに形成すると同時に、光干渉促進膜と第２のハードマスク膜との積層膜を含んでなるマークパターンＭＰをスクライブ領域ＳＡＸ，ＳＡＹに形成し、第１のパターンＴＰ１及びマークパターンＭＰを含む全面に多層有機膜を形成し、マークパターンＭＰを位置合わせマークとして、多層有機膜に第２のパターンＴＰ２を形成し、第２のパターンＴＰ２を第２のハードマスク膜及び光干渉促進膜に順次転写することにより、第１のパターンＴＰ１及び第２のパターンＴＰ２が合体してなるパターンＴＰ１＋ＴＰ２を形成する。【選択図】図１
2016152283.tif 000002
【特許請求の範囲】
【請求項１】
チップ領域及びスクライブ領域を有する被加工層上に第１のハードマスク膜、光干渉促進膜、及び第２のハードマスク膜を順次形成する工程と、
前記光干渉促進膜と前記第２のハードマスク膜との積層膜を含んでなる第１のパターンを前記チップ領域に形成すると同時に、前記光干渉促進膜と前記第２のハードマスク膜との積層膜を含んでなるマークパターンを前記スクライブ領域に形成する工程と、
前記第１のパターン及び前記マークパターンを含む全面に多層有機膜を形成する工程と、
前記マークパターンを位置合わせマークとして、前記多層有機膜に第２のパターンを形成する工程と、
前記第２のパターンを前記第２のハードマスク膜及び前記光干渉促進膜に順次転写することにより、前記第１のパターン及び前記第２のパターンが合体してなる第３のパターンを形成する工程と、
前記第３のパターンを前記第１のハードマスク膜に転写する工程と、
前記第１のハードマスク膜をマスクとして前記被加工層を加工する工程と
を備える半導体装置の製造方法。
【請求項２】
前記光干渉促進膜はシリコン膜である
請求項１に記載の製造方法。
【請求項３】
前記光干渉促進膜はシリコン膜、ゲルマニウム膜、及びシリコンゲルマニウム膜の中から選択される１つである
請求項１に記載の製造方法。
【請求項４】
前記第２のハードマスク膜上に第１の反射防止有機膜を形成する工程と、
前記第１の反射防止有機膜にコアパターンを形成する工程と、
前記コアパターンの間を埋設しない膜厚でシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に第２の反射防止有機膜を形成する工程と、
前記第２の反射防止有機膜をエッチバックすることにより前記シリコン酸化膜の上面を露出させる工程とをさらに備え、
前記第１のパターン及び前記マークパターンを形成する工程は、前記第１及び第２の反射防止有機膜をマスクとして前記シリコン酸化膜及び前記第２のハードマスク膜を除去し、さらに、残存する前記シリコン酸化膜及び前記第２のハードマスク膜をマスクとして前記光干渉促進膜を除去することにより、前記第１のパターン及び前記マークパターンを形成する
請求項１乃至３のいずれか一項に記載の製造方法。
【請求項５】
前記第２のハードマスク膜はシリコン酸化膜である
請求項４に記載の製造方法。
【請求項６】
前記第１のハードマスク膜は、第１のシリコン窒化膜、非晶質カーボン膜、及び第２のシリコン窒化膜を順次形成することによって形成される
請求項１乃至５のいずれか一項に記載の製造方法。
【請求項７】
前記多層有機膜は、第３の反射防止有機膜、シリコン含有有機膜、及びホトレジスト膜を順次形成することによって形成される
請求項１乃至６のいずれか一項に記載の製造方法。
【請求項８】
前記第２のパターンを形成する工程は、
前記第２のパターン、及び、前記マークパターンに対応するパターンを有するホトマスクを前記多層有機膜上に配置した状態で光を照射することにより前記マークパターン及び前記ホトマスクから出射される干渉光に基づいて、前記ホトマスクの位置を決定する工程と、
前記ホトマスクを介して露光することにより、前記ホトレジスト膜に前記第２のパターンを形成する工程と、
前記ホトレジスト膜に形成された前記第２のパターンを前記シリコン含有有機膜及び前記第３の反射防止有機膜に順次転写する工程とを含む
請求項７に記載の製造方法。
【請求項９】
前記第３のパターンを形成する工程は、
前記第２のパターンが転写された前記第３の反射防止有機膜をマスクとするエッチングにより、前記第２のハードマスク膜及び前記光干渉促進膜に前記第３のパターンを形成する
請求項８に記載の製造方法。
【請求項１０】
前記第１のパターンは、それぞれ第１の方向に延在する複数の第１のラインパターンを含んで構成される
請求項１乃至９のいずれか一項に記載の製造方法。
【請求項１１】
前記第２のパターンは、それぞれ前記第１の方向と交差する第２の方向に延在する複数の第２のラインパターンを含んで構成される
請求項１０に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、ＤＰＴ（ダブルパターニング）法を用いてマスクパターンを形成する工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ(Dynamic Random Access Memory)などの半導体装置の製造においては、マスクパターンを形成するためにＤＰＴ法を用いる場合がある。例えば、マトリクス状に配置される複数の島状活性領域をメモリセル領域内に形成するためのマスクパターンの形成などである（例えば特許文献４を参照）。
【０００３】
ＤＰＴ法は、初めに第１のパターンを形成した後、この第１のパターンを分割することによって、最終的なパターンを得るというものである。第１のパターンの分割工程では、第１のパターンを分割するためのマスクパターン（第２のパターン）を有するホトマスクが用いられる。最終的なパターンを高品質なものとするためには、このホトマスクの位置を、第１のパターンに対して高精度に合わせる必要がある。そこで、第１のパターンには「合わせマーク」が形成されており、ホトマスクの位置合わせはこの「合わせマーク」を基準として実施される。特許文献１，２，４には、このような「合わせマーク」の例が開示されている。
【０００４】
また、特許文献３には、サイドウォールを用いてリソグラフィ解像限界以下のサイズのパターンを形成するＳＡ−ＤＰＴ（サイドウォール方式のダブルパターニング）法の例が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２７２６２９号公報
【特許文献２】特開２０１１−００９２５９号公報
【特許文献３】特開２０１１−０４０５６１号公報
【特許文献４】特開２０１３−０３０５８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述した合わせマークを用いてホトマスクの位置合わせを行う具体的な方法のひとつに、光の干渉を用いる方法がある。この場合、合わせマークは回折格子状の規則的なパターンによって構成され、ホトマスク側にも同様のパターンが形成される。第１のパターン上にホトマスクを重ねた状態で光を照射すると、それぞれの回折格子状パターンから干渉光が出射される。これらの干渉光を位置合わせ制御装置内で比較解析することにより、ホトマスクの位置合わせが行われる。
【０００７】
高精度な位置合わせを行うためには、上記した回折格子状パターンは、細かいものである方が好ましい。しかし一方で、細かくなればなるほど、合わせマークから出射される干渉光の強度が低下する。このような干渉光の強度の低下は位置合わせの精度が低下する原因となるため、改良が必要とされている。
【課題を解決するための手段】
【０００８】
本発明による半導体装置の製造方法は、チップ領域及びスクライブ領域を有する被加工層上に第１のハードマスク膜、光干渉促進膜、及び第２のハードマスク膜を順次形成する工程と、前記光干渉促進膜と前記第２のハードマスク膜との積層膜を含んでなる第１のパターンを前記チップ領域に形成すると同時に、前記光干渉促進膜と前記第２のハードマスク膜との積層膜を含んでなるマークパターンを前記スクライブ領域に形成する工程と、前記第１のパターン及び前記マークパターンを含む全面に多層有機膜を形成する工程と、前記マークパターンを位置合わせマークとして、前記多層有機膜に第２のパターンを形成する工程と、前記第２のパターンを前記第２のハードマスク膜及び前記光干渉促進膜に順次転写することにより、前記第１のパターン及び前記第２のパターンが合体してなる第３のパターンを形成する工程と、前記第３のパターンを前記第１のハードマスク膜に転写する工程と、前記第１のハードマスク膜をマスクとして前記被加工層を加工する工程とを備える。
【発明の効果】
【０００９】
本発明によれば、マークパターン（合わせマーク）が光干渉促進膜を含むので、含まない場合に比べ、合わせマークからの出射光の強度を高めることが可能になる。したがって、ＤＰＴ法において用いられる第２のパターンを有するホトマスクを、第１のパターンに対して高精度に位置合わせすることが可能になる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は、本発明の好ましい実施の形態による半導体装置の製造方法で用いるマスクパターンのレイアウトを示す平面図であり、（ｂ）は、（ａ）に示した第１のパターンＴＰ１に第２のパターンＴＰ２を合体させてなる最終的なパターンＴＰ１＋ＴＰ２を示す図であり、（ｃ）は、（ａ）に示した合わせマークＡＭＸを構成するマークパターンＭＰを示す図である。
【図２】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程中の断面を示す図である。
【図３】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程（図２に続く工程）中の断面を示す図である。
【図４】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程（図３に続く工程）中の断面を示す図である。
【図５】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程（図４に続く工程）中の断面を示す図である。
【図６】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程（図５に続く工程）中の断面を示す図である。
【図７】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程（図６に続く工程）中の断面を示す図である。
【図８】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程（図７に続く工程）中の断面を示す図である。
【図９】本発明の好ましい実施の形態による半導体装置について、図１（ａ）のＡ−Ａ線及び図１（ｃ）のＣ−Ｃ線に対応する製造工程（図８に続く工程）中の断面を示す図である。
【図１０】本発明の好ましい実施の形態による半導体装置について、図１（ｂ）のＢ−Ｂ線及び図１（ａ）に示したスクライブ領域ＳＡＸの一部分（図１（ｃ）に示したラインパターン１５が形成されている部分）に対応する製造工程（図９に続く工程）中の断面を示す図である。
【図１１】本発明の好ましい実施の形態による半導体装置について、図１（ｂ）のＢ−Ｂ線及び図１（ａ）に示したスクライブ領域ＳＡＸの一部分（図１（ｃ）に示したラインパターン１５が形成されている部分）に対応する製造工程（図１０に続く工程）中の断面を示す図である。
【図１２】本発明の好ましい実施の形態による半導体装置について、図１（ｂ）のＢ−Ｂ線及び図１（ａ）に示したスクライブ領域ＳＡＸの一部分（図１（ｃ）に示したラインパターン１５が形成されている部分）に対応する製造工程（図１１に続く工程）中の断面を示す図である。
【図１３】本発明の好ましい実施の形態による半導体装置について、図１（ｂ）のＢ−Ｂ線及び図１（ａ）に示したスクライブ領域ＳＡＸの一部分（図１（ｃ）に示したラインパターン１５が形成されている部分）に対応する製造工程（図１２に続く工程）中の断面を示す図である。
【図１４】本発明の好ましい実施の形態による半導体装置について、図１（ｂ）のＢ−Ｂ線及び図１（ａ）に示したスクライブ領域ＳＡＸの一部分（図１（ｃ）に示したラインパターン１５が形成されている部分）に対応する製造工程（図１３に続く工程）中の断面を示す図である。
【図１５】本発明の好ましい実施の形態による半導体装置について、図１（ｂ）のＢ−Ｂ線及び図１（ａ）に示したスクライブ領域ＳＡＸの一部分（図１（ｃ）に示したラインパターン１５が形成されている部分）に対応する製造工程（図１４に続く工程）中の断面を示す図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１２】
本発明の実施の形態による半導体装置の製造方法は、シリコンウェハー（被加工層）上に複数のＤＲＡＭを製造する工程の一部である。具体的には、ＤＲＡＭのメモリセル領域に相当する領域内に複数の島状活性領域を形成する工程である。本実施の形態による製造方法では、この工程を上述したＤＰＴ法によって行う。概要を説明すると、まず第１のパターンの材料となる膜を被加工層上に形成した後、上述したＳＡ−ＤＰＴ法を用いて、ラインアンドスペースからなる第１のパターンを形成する。次いで、第１のパターンに含まれるラインパターンと交差するラインパターンを含む第２のパターンを有するホトマスクを用い、第１のパターンを分割する。これにより最終的なマスクパターンが得られるので、この最終的なマスクパターンをマスクとして用いて被加工層をエッチングし、得られたトレンチ内に素子分離用の絶縁膜を埋め込むことにより、マトリクス状に並ぶ複数の島状活性領域を形成する。
【００１３】
図１（ａ）には、第１のパターンＴＰ１を含むマスクパターン１を示している。同図に示すように、マスクパターン１は、ｘ方向及びｙ方向に沿ってマトリクス状に配置される複数のチップ領域ＴＡと、ｙ方向に隣接する２つのチップ領域の間に配置されるスクライブ領域ＳＡＸと、ｘ方向に隣接する２つのチップ領域の間に配置されるスクライブ領域ＳＡＹとを有して構成される。
【００１４】
チップ領域ＴＡは、ＤＲＡＭのメモリセル領域及び周辺回路領域が配置される領域である。メモリセル領域は、複数のメモリセルがマトリクス状に配置される領域であり、周辺回路領域は、各メモリセルを駆動させるために必要な各種の回路（周辺回路）が配置される領域である。シリコンウェハー上に設けられる複数のチップ領域ＴＡは、メモリセル及び周辺回路の形成が完了した後、スクライブ領域ＳＡＸ，ＳＡＹに沿って行われるダイシングによってチップ領域ＴＡごとに切り離され、個々のＤＲＡＭチップとなる。
【００１５】
第１のパターンＴＰ１は、複数のチップ領域ＴＡそれぞれの内部に配置される。チップ領域ＴＡは、上記したようにＤＲＡＭのメモリセル領域及び周辺回路領域が配置される領域であるので、各チップ領域ＴＡには、第１のパターンＴＰ１の他に、周辺回路に対応する各種のパターンも配置される。ただし、図１（ａ）では、第１のパターンＴＰ１以外のパターンの図示を省略している。
【００１６】
第１のパターンＴＰ１は、図１（ａ）に示すように、ｘ方向に対して傾斜したｕ方向（第１の方向）にそれぞれ延在する複数のラインパターン１２（第１のラインパターン）と、これらのラインパターン１２の間に位置するスペース１１とを含んで構成される。個々のラインパターン１２は、メモリセル領域内にマトリクス状に配置される複数の活性領域のうち、ｕ方向に並ぶものを覆うように配置される。より具体的に言えば、複数のラインパターン１２のそれぞれは、ｕ方向に直交するｖ方向の幅Ｗ１と、ｖ方向の間隔Ｓ１とがともに一定値となるように形成される。幅Ｗ１及び間隔Ｓ１の具体的な値は、例えばともに２０ｎｍとすることが好ましい。この場合、複数のラインパターン１２の配置ピッチＰ１は４０ｎｍとなる。
【００１７】
スクライブ領域ＳＡＸはｘ方向に延在する領域であり、図１（ａ）に示すように、その内部には合わせマークＡＭＸが配置される。合わせマークＡＭＸは、第２のパターン（後述する第２のパターンＴＰ２）を有するホトマスクを、第１のパターンＴＰ１に対して位置合わせするために用いられるものである。
【００１８】
合わせマークＡＭＸは、それぞれｙ方向に延在するｎ個のスリットマークＡＭ１〜ＡＭｎの集合体であり、全体としてｘ方向に長辺を有する長方形状に形成される。また、各スリットマークＡＭは、図１（ｃ）に示すように、それぞれｕ方向に延在する複数のラインパターン１５と、これらのラインパターン１５の間に位置するスペース１１とからなるマークパターンＭＰによって構成される。マークパターンＭＰは、全体としてｘ方向に長辺を有する長方形状に形成される。
【００１９】
各マークパターンＭＰ内における複数のラインパターン１５は、第１のパターンＴＰ１内における複数のラインパターン１２と同じ形状に形成される。すなわち、ｖ方向の幅がＷ１となり、ｖ方向の間隔がＳ１となるように形成される。また、各マークパターンＭＰは、ｘ方向の幅Ｗ２と、ｙ方向の幅Ｌ１と、ｘ方向の間隔Ｓ２とがいずれも一定値となるように形成される。幅Ｗ１、幅Ｌ１、間隔Ｓ２は、例えばそれぞれ４０００ｎｍ、５００００ｎｍ、２０００ｎｍとすることが好ましい。この場合、各スリットマークＡＭの配置ピッチＰ３は６０００ｎｍとなる。なお、複数のラインパターン１５を複数のラインパターン１２と同じ形状に形成することは必須ではなく、複数のラインパターン１５を複数のラインパターン１２とは異なる形状に形成することとしてもよい。
【００２０】
スクライブ領域ＳＡＹはｙ方向に延在する領域であり、図１（ａ）に示すように、その内部には合わせマークＡＭＹが配置される。合わせマークＡＭＹも、合わせマークＡＭＸと同様、第２のパターン（後述する第２のパターンＴＰ２）を有するホトマスクを、第１のパターンＴＰ１に対して位置合わせするために用いられるものである。
【００２１】
合わせマークＡＭＹは、それぞれｘ方向に延在するｎ個のスリットマークＡＭ１〜ＡＭｎの集合体であり、合わせマークＡＭＸを全体として９０°回転させてなる形状を有して構成される。より具体的な構成については、合わせマークＡＭＸと同様であるので、説明を省略する。
【００２２】
図１（ｂ）には、第２のパターンＴＰ２により第１のパターンＴＰ１を分割する（第１のパターンＴＰ１に第２のパターンＴＰ２を合体する）ことによって得られる最終的なマスクパターンＴＰ１＋ＴＰ２（第３のパターン）を示している。図１（ｂ）には示していないが、第２のパターンＴＰ２は、それぞれｙ方向（第２の方向）に延在する複数のラインパターン（第２のラインパターン。図１０に示すラインパターン１６）と、これらのラインパターンの間に位置するスペース（図１０に示すスペース１３）とを含んで構成される。第１のパターンＴＰ１は、このスペースを通じてエッチングされることによって分割される。
【００２３】
マスクパターンＴＰ１＋ＴＰ２は、図１（ｂ）に示すように、各ラインパターン１２をｘ方向に分割することによって得られる複数の島状パターン１４を含んで構成される。島状パターン１４のｘ方向の間は、第２のパターンＴＰ２のスペース１３に対応する間隙によって区切られている。第２のパターンＴＰ２は、これらの島状パターン１４のｕ方向の間隔が上述した複数のラインパターン１５のｖ方向の間隔と同じＳ１となり、かつ、ｕ方向の配置ピッチＰ２が一定値となるように形成される。配置ピッチＰ２の具体的な値は、例えば１２０ｎｍとすることが好ましい。
【００２４】
以下、ここまでで説明した第１のパターンＴＰ１、第２のパターンＴＰ２、及び合わせマークＡＭＸ，ＡＭＹを用いて被加工層である半導体基板１０（シリコンウェハー）上に複数の島状活性領域を形成する工程について、図２〜図１５を参照しながら詳しく説明する。
【００２５】
まず、ＣＶＤ法により、図２に示すように、半導体基板１０上に第１のハードマスク膜２３を形成する。第１のハードマスク膜２３は、例えば３５ｎｍ厚の第１のシリコン窒化膜２０、例えば２００ｎｍ厚の非晶質カーボン膜２１、例えば６０ｎｍ厚の第２のシリコン窒化膜２２を順に形成してなる積層膜である。次いで、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜の中から選択される１つである光干渉促進膜２４をＣＶＤ法により形成し、その後、シリコン酸化膜である第２のハードマスク膜２５をＣＶＤ法により形成する。光干渉促進膜２４及び第２のハードマスク膜２５の具体的な膜厚は、例えば、それぞれ１５ｎｍ及び４０ｎｍとすることが好ましい。そしてさらに、塗布法によって第１の多層有機膜２９を形成する。第１の多層有機膜２９は、例えば２００ｎｍ厚の第１の反射防止有機膜２６、例えば３２ｎｍ厚の第１のシリコン含有有機膜２７、例えば１２０ｎｍ厚の第１のホトレジスト膜２８を順に形成してなる積層膜である。
【００２６】
次に、光干渉促進膜２４及び第２のハードマスク膜２５を、図１（ａ）に示したマスクパターン１の形状に加工する。この工程は、上述したＳＡ−ＤＰＴ法を用いて実施される。以下、具体的に説明する。
【００２７】
まず初めに、リソグラフィ法により、第１のホトレジスト膜２８にコアパターン３０，３１を形成する。コアパターン３０は、図１（ｃ）に示した複数のラインパターン１５を１つおきに形成してなる形状を有するパターンであり、各マークパターンＭＰの形成領域に形成される。また、コアパターン３１は、図１（ａ）に示した複数のラインパターン１２を１つおきに形成してなる形状を有するパターンであり、第１のパターンＴＰ１の形成領域に形成される。コアパターン３０，３１それぞれのｖ方向の幅は図１に示したＷ１に等しく、ｖ方向の間隔Ｓ３は図１に示した間隔Ｓ１の３倍に等しい。具体的を数値を挙げると、例えば幅Ｗ１及び間隔Ｓ１がともに２０ｎｍである場合、間隔Ｓ３は６０ｎｍとなる。また、この場合、コアパターン３０，３１それぞれの配置ピッチＰ４は８０ｎｍとなる。コアパターン３０の間には凹部３０ａが形成され、コアパターン３１の間には凹部３１ａが形成される。
【００２８】
次に、異方性ドライエッチング法により、第１のホトレジスト膜２８に形成したコアパターン３０，３１を第１のシリコン含有有機膜２７に転写し、その後、第１のホトレジスト膜２８を除去する。続いて、酸素含有プラズマによる異方性ドライエッチング法により、第１のシリコン含有有機膜２７に転写したコアパターン３０，３１を、図３に示すように、第１の反射防止有機膜２６にさらに転写する。これにより、凹部３０ａ，３１ａがそれぞれ第２のハードマスク膜２５内にまで延長され、それぞれの底面には第２のハードマスク膜２５の上面２５ａが露出する。その後、残存する第１のシリコン含有有機膜２７を除去する。
【００２９】
次に、分子層堆積法により、図４に示すように、凹部３０ａ，３１ａを埋設しない膜厚でシリコン酸化膜を形成する。これにより、コアパターン３０，３１の上面を覆う上面膜３２ａと、コアパターン３０，３１の側面を覆うサイドウォール膜３２ｃ，３２ｄと、凹部３０ａ，３１ａの底面を覆う底面膜３２ｅとによって構成されるシリコン酸化膜３２が形成される。このときの具体的な成膜量は、サイドウォール膜３２ｃ，３２ｄの横方向の膜厚が上記したＷ１と等しくなるように調節する。一例では、縦方向の膜厚が２１ｎｍ厚となるようにシリコン酸化膜を成膜することで、サイドウォール膜３２ｃ，３２ｄの横方向の膜厚を上記したＷ１（＝２０ｎｍ）とすることができる。これにより、凹部３０ａ，３１ａそれぞれの内部に、新たな凹部３３が形成される。
【００３０】
次に、塗布法により、図５に示すように、シリコン酸化膜３２上に第２の反射防止有機膜３４を形成する。第２の反射防止有機膜３４の膜厚は、凹部３３を完全に埋める膜厚とする。続いて、図６に示すように、第２の反射防止有機膜３４をエッチバックすることにより、シリコン酸化膜３２の上面３２ｂ（上面膜３２ａの上面）を露出させる。このエッチバックは、酸素プラズマによるドライエッチング法を用いて行う。
【００３１】
続いて、図７に示すように、第１の反射防止有機膜２６の上面２６ａが露出するまで、フッ素含有プラズマによる異方性ドライエッチング法によりシリコン酸化膜３２を除去する。その後、第１の反射防止有機膜２６及び第２の反射防止有機膜３４をマスクとしてシリコン酸化膜をさらに除去することにより、図８に示すように、光干渉促進膜２４の上面２４ａを露出させる。これにより、サイドウォール膜３２ｃ，３２ｄと、これらの直下にある第２のハードマスク膜２５とが除去され、新たな凹部１１ａが形成される。凹部１１ａのｖ方向の幅はＷ１となる。
【００３２】
次に、酸素プラズマによるドライエッチング法により、図９に示すように、マスクとして用いた第１の反射防止有機膜２６及び第２の反射防止有機膜３４を選択的に除去する。続いて、臭化水素含有プラズマによる異方性ドライエッチング法により、残存するシリコン酸化膜（底面膜３２ｅ及び第２のハードマスク膜２５）をマスクとして光干渉促進膜２４を選択的に除去する。ここまでの工程により、図１（ａ）に示したマスクパターン１が完成する。すなわち、チップ領域ＴＡにおいては、スペース１１により分離された複数のラインパターン１２からなる第１のパターンＴＰ１が形成され、スクライブ領域ＳＡＸ，ＳＡＹにおいては、それぞれスペース１１により分離された複数のラインパターン１５からなる複数のマークパターンＭＰが形成される。これら複数のマークパターンＭＰは、上述したように、合わせマークＡＭＸ，ＡＭＹを構成する。
【００３３】
以上の方法により形成されたラインパターン１５は、図９からも理解されるように、光干渉促進膜２４とシリコン酸化膜（底面膜３２ｅ及び第２のハードマスク膜２５）の積層膜となっている。これにより、上述した光の干渉を用いる方法によって第２のパターンＴＰ２を有するホトマスクの位置合わせを行う際に、合わせマークＡＭＸ，ＡＭＹからの出射光の強度を高めることが可能になる。詳しくは後述する。
【００３４】
次に、マスクパターン１内の第１のパターンＴＰ１を第２のパターンＴＰ２により分割することにより、チップ領域ＴＡ内に図１（ｂ）に示した最終的なマスクパターンＴＰ１＋ＴＰ２（第３のパターン）を形成する。以下、具体的に説明する。なお、以下の説明で参照する図１０〜図１５においては、スクライブ領域ＳＡＸ，ＳＡＹについては、ラインパターン１５が形成されている部分の断面を示している。
【００３５】
まず、塗布法により、図１０に示すように、第１のパターンＴＰ１及びマークパターンＭＰを埋設する膜厚で第３の反射防止有機膜４０を成膜する。そしてさらに、塗布法により、第２のシリコン含有有機膜４１及び第２のホトレジスト膜４２を順次成膜する。第３の反射防止有機膜４０、第２のシリコン含有有機膜４１、及び第２のホトレジスト膜４２により、第２の多層有機膜４３が構成される。第３の反射防止有機膜４０、第２のシリコン含有有機膜４１、及び第２のホトレジスト膜４２の具体的な膜厚は、例えば、それぞれ２００ｎｍ、３２ｎｍ、及び１２０ｎｍとすることが好ましい。
【００３６】
次に、半導体基板１０上に形成されている複数のマークパターンＭＰ（合わせマークＡＭＸ，ＡＭＹ）を位置合わせマークとして、第２の多層有機膜４３に第２のパターンＴＰ２を形成する。この工程では、第２のパターンＴＰ２と、半導体基板１０上の複数のマークパターンＭＰに対応するパターン（例えば、複数のマークパターンＭＰと同一の形状及び配置を有するパターン）とを有するホトマスク（図示せず）を用いる。
【００３７】
具体的に説明すると、まず、マスクパターン１を形成した半導体基板１０と、上記ホトマスクとを図示しない露光装置にセットする。このとき、半導体基板１０上に形成されている第１のパターンに対してホトマスクの位置を合わせるために、ホトマスクを第２の多層有機膜４３上に配置した状態で光を照射する。
【００３８】
上述したように、合わせマークＡＭＸ，ＡＭＹはそれぞれ、等間隔に配置された複数のスリットマークＡＭを有し、個々のスリットマークＡＭは、規則的に配列された回折格子状の微細なラインアンドスペースからなるマークパターンＭＰによって構成されている。したがって、入射した光は、合わせマークＡＭＸ，ＡＭＹを通過する際に干渉し、干渉光となって出射される。ホトマスク上の対応するパターンについても同様である。ホトマスクの位置合わせは、こうして合わせマークＡＭＸ，ＡＭＹとホトマスクのそれぞれから出射される干渉光を図示しない位置合わせ制御装置に入射させ、位置合わせ制御装置においてそれぞれの強度パターンを比較解析することによって行う。
【００３９】
ホトマスクの位置合わせがこのようにして行われることから、位置合わせ制御装置に入射させる干渉光には、ある程度以上の強度が必要である。本製造方法では、マークパターンＭＰを構成するラインパターン１５が光干渉促進膜２４を含むので、含まない場合に比べ、合わせマークＡＭＸ，ＡＭＹからの出射光の強度を高めることが可能となる。より具体的に言えば、ラインパターン１５を、屈折率の大きいシリコン膜（３．７）からなる光干渉促進膜２４と、屈折率の小さいシリコン酸化膜（１．４５）からなる第２のハードマスク膜２５との積層膜によって構成していることから、５．０という高い干渉光強度コントラストを得ることができる。これに比べ、光干渉促進膜２４を用いない場合の干渉光強度コントラストは０．０５程度と、本実施の形態による合わせマークＡＭＸ，ＡＭＹの１／１００程度に過ぎない。したがって、本実施の形態によれば、ホトマスクの位置合わせを高精度に実施することが実現される。
【００４０】
ここで、光干渉促進膜２４の好ましい構成について、詳しく説明する。光干渉促進膜２４としては、上記のように、シリコン膜（Ｓｉ）、ゲルマニウム膜（Ｇｅ）、シリコンゲルマニウム膜（ＳｉＧｅ）の中から選択される１つを用いることができる。ゲルマニウム膜の屈折率は３．０７であり、シリコンゲルマニウム膜の屈折率は３．３である。いずれの膜も結晶、多結晶、非晶質の状態を取りうるが、ドライエッチングの精度の観点から非晶質状態であることが好ましい。また、前述のように、本実施形態では光干渉促進膜２４の膜厚を１５ｎｍとしている。しかし、これに限るものではなく３〜３０ｎｍの範囲、好ましくは１０〜２０ｎｍの範囲、さらに好ましくは１４〜１６ｎｍの範囲とする。３ｎｍより薄くなると膜厚制御性が低下して光干渉促進効果が得られなくなる場合がある。また、光干渉促進効果を得る上で光干渉促進膜２４の膜厚の上限は存在しないが、３０ｎｍを超えるとドライエッチングによる加工ばらつきが増大する要因となるので好ましくない。
【００４１】
図１０の説明に戻る。ホトマスクの位置合わせが完了したら、このホトマスクを介して露光することにより、第２のホトレジスト膜４２に第２のパターンＴＰ２を形成する。第２のパターンＴＰ２は、第１のパターンＴＰ１と重なる領域に形成され、上述したように、それぞれｙ方向に延在する複数のラインパターン１６と、これらのラインパターン１６の間に位置するスペース１３とを含んで構成される。スペース１３のｕ方向の幅は図１（ｂ）に示した間隔Ｓ１に等しい値とし、ｕ方向の配置ピッチは図１（ｂ）に示した配置ピッチＰ２に等しい値とする。このリソグラフィでは、スクライブ領域ＳＡＸ，ＳＡＹは、第２のホトレジスト膜４２によって覆われた状態で維持される。
【００４２】
次に、異方性ドライエッチング法により、第２のパターンＴＰ２を第２のシリコン含有有機膜４１及び第３の反射防止有機膜４０に順次転写した後、第２のホトレジスト膜４２及び第２のシリコン含有有機膜４１を除去する。続いて、第３の反射防止有機膜４０をマスクとする異方性ドライエッチングによって第２のハードマスク膜２５を含むシリコン酸化膜をエッチングした後、第３の反射防止有機膜４０を除去し、さらに、シリコン酸化膜をマスクとする異方性ドライエッチングによって光干渉促進膜２４をエッチングする。これにより、光干渉促進膜２４及びその上面のシリコン酸化膜（第２のハードマスク膜２５及びシリコン酸化膜３２）に第２のパターンＴＰ２が転写される。光干渉促進膜２４及びその上面のシリコン酸化膜は、図９までの工程ですでに第１のパターンＴＰ１の形状に加工されているので、こうして得られる光干渉促進膜２４及びその上面のシリコン酸化膜は、図１１に示すように、第２のパターンＴＰ２により第１のパターンＴＰ１を分割する（第１のパターンＴＰ１に第２のパターンＴＰ２を合体する）ことによって得られる最終的なマスクパターンＴＰ１＋ＴＰ２の形状を有することとなる。
【００４３】
次に、図１２に示すように、マスクパターンＴＰ１＋ＴＰ２をマスクとする異方性ドライエッチングにより、第１のハードマスク膜２３をエッチングする。これにより、最終マスク膜となる第１のハードマスク膜２３に、マスクパターンＴＰ１+ＴＰ２が転写される。この工程についてより具体的に説明すると、まず、第２のシリコン窒化膜２２にマスクパターンＴＰ１+ＴＰ２を転写した後、第２のハードマスク膜２５及び光干渉促進膜２４を除去する。続いて、第２のシリコン窒化膜２２をマスクとする異方性ドライエッチングにより、非晶質カーボン膜２１及び第１のシリコン窒化膜２０を順次エッチングする。このとき、第２のシリコン窒化膜２２が消滅する可能性があるが、問題はない。
【００４４】
次に、第１のハードマスク膜２３をマスクとする異方性ドライエッチングにより、被加工層である半導体基板１０を加工（エッチング）する。これにより、図１３に示すように、素子分離用のトレンチ４４が形成される。トレンチ４４は、チップ領域ＴＡのうち、図１（ｂ）に示したマスクパターンＴＰ１+ＴＰ２によって覆われている部分以外の部分に形成されることとなる。トレンチ４４を形成した後には、酸素含有プラズマによるドライエッチング法により、非晶質カーボン膜２１を除去する。その後、図１４に示すように、トレンチ４４を埋設する膜厚で全面に絶縁膜４５を形成する。絶縁膜４５はシリコン酸化膜又はシリコン窒化膜で構成され、ＣＶＤ法などで形成することが好適である。そして、図１５に示すように、半導体基板１０の表面上に形成されている絶縁膜４５及び第１のシリコン窒化膜２０を除去することによって、トレンチ４４内にのみ絶縁膜４５を残存させる。これにより絶縁膜４５からなる素子分離領域Ｉが形成され、この素子分離領域Ｉにより半導体基板１０の表面に、マトリクス状に並ぶ複数の島状活性領域Ｋが区画される。ＤＲＡＭを製造する場合には、この後、セルトランジスタやセルキャパシタを形成するための工程が実施され、最後にスクライブ領域ＳＡＸ，ＳＡＹに沿ってダイシングを行うことにより、チップ領域ＴＡごとに１つのＤＲＡＭチップが形成される。
【００４５】
以上説明したように、本実施の形態による半導体装置の製造方法によれば、マークパターンＭＰ（合わせマークＡＭＸ，ＡＭＹ）が光干渉促進膜２４を含むので、含まない場合に比べ、合わせマークＡＭＸ，ＡＭＹからの出射光の強度を高めることが可能になる。したがって、ＤＰＴ法において用いられる第２のパターンＴＰ２を有するホトマスクを、第１のパターンＴＰ１に対して高精度に位置合わせすることが可能になる。
【００４６】
以上、本発明の好ましい実施の形態について説明したが、本発明は、上記実施の形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【００４７】
１                            マスクパターン
１１，１３                    スペース
１１ａ，３０ａ，３１ａ，３３  凹部
１２，１５，１６              ラインパターン
１４                          島状パターン
２０                          第１のシリコン窒化膜
２１                          非晶質カーボン膜
２２                          第２のシリコン窒化膜
２３                          第１のハードマスク膜
２４                          光干渉促進膜
２４ａ                        光干渉促進膜２４の上面
２５                          第２のハードマスク膜
２５ａ                        第２のハードマスク膜２５の上面
２６                          第１の反射防止有機膜
２６ａ                        第１の反射防止有機膜２６の上面
２７                          第１のシリコン含有有機膜
２８                          第１のホトレジスト膜
２９                          第１の多層有機膜
３０，３１                    コアパターン
３２                          シリコン酸化膜
３２ａ                        上面膜
３２ｃ，３２ｄ                サイドウォール膜
３２ｅ                        底面膜
３４                          第２の反射防止有機膜
４０                          第３の反射防止有機膜
４１                          第２のシリコン含有有機膜
４２                          第２のホトレジスト膜
４３                          第２の多層有機膜
４４                          トレンチ
４５                          絶縁膜
ＡＭ，ＡＭ１〜ＡＭｎ          スリットマーク
ＡＭＸ，ＡＭＹ                合わせマーク
ＭＰ                          マークパターン
ＳＡＸ，ＳＡＹ                スクライブ領域
ＴＡ                          チップ領域
ＴＰ１                        第１のパターン
ＴＰ２                        第２のパターン
Ｉ                            素子分離領域
Ｋ                            島状活性領域
【図１】
2016152283.tif 000003
【図２】
2016152283.tif 000004
【図３】
2016152283.tif 000005
【図４】
2016152283.tif 000006
【図５】
2016152283.tif 000007
【図６】
2016152283.tif 000008
【図７】
2016152283.tif 000009
【図８】
2016152283.tif 000010
【図９】
2016152283.tif 000011
【図１０】
2016152283.tif 000012
【図１１】
2016152283.tif 000013
【図１２】
2016152283.tif 000014
【図１３】
2016152283.tif 000015
【図１４】
2016152283.tif 000016
【図１５】
2016152283.tif 000017