(57)【要約】【課題】飽和特性を向上させる。【解決手段】フォトダイオードは、基板に形成され、フローティングディフュージョンは、フォトダイオードから読み出された信号電荷を蓄積する。複数の縦型ゲート電極は、フォトダイオードとフローティングディフュージョンとの間の領域で、基板の表面から深さ方向に形成され、オーバーフローパスは、複数の縦型ゲート電極に挟まれた領域に形成される。本技術は、CMOSイメージセンサに適用することができる。【選択図】図３
2016143850.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成されているフォトダイオードと、
前記フォトダイオードから読み出された信号電荷を蓄積するフローティングディフュージョンと、
前記フォトダイオードと前記フローティングディフュージョンとの間の領域で、前記基板の表面から深さ方向に形成されている複数の縦型ゲート電極と、
複数の前記縦型ゲート電極に挟まれた領域に形成されるオーバーフローパスと
を備える固体撮像装置。
【請求項２】
前記基板上に、前記フォトダイオードと前記フローティングディフュージョンとを跨ぐように形成されている平面ゲート電極をさらに備え、
前記縦型ゲート電極は、前記平面ゲート電極と一体に形成されている
請求項１に記載の固体撮像装置。
【請求項３】
前記オーバーフローパスは、複数の前記縦型ゲート電極の深さより浅い領域に形成される
請求項１に記載の固体撮像装置。
【請求項４】
複数の前記縦型ゲート電極に所定の電圧を印加する駆動回路をさらに備え、
駆動回路は、メカニカルシャッタがオープンしている状態からクローズするタイミングで、それ以前に印加されていた負電圧より大きな負電圧を、複数の前記縦型ゲート電極に印加する
請求項１に記載の固体撮像装置。
【請求項５】
基板に形成されているフォトダイオードと、
前記フォトダイオードから読み出された信号電荷を蓄積するフローティングディフュージョンと、
前記フォトダイオードと前記フローティングディフュージョンとの間の領域で、前記基板の表面から深さ方向に形成されている複数の縦型ゲート電極と、
複数の前記縦型ゲート電極に挟まれた領域に形成されるオーバーフローパスとを有する固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置および電子機器に関し、特に、飽和特性を向上させることができるようにする固体撮像装置および電子機器に関する。
【背景技術】
【０００２】
従来、平面ゲート電極と縦型ゲート電極とが一体に形成された転送ゲート電極を備える固体撮像素子が知られている。
【０００３】
このような固体撮像素子の１つとして、ゲート幅方向に沿って縦型ゲート電極を偏在させたものが提案されている（例えば、特許文献１参照）。このような構成によれば、オーバーフローパスの電位を制御することができ、ブルーミング特性を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２６２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した構成では、メカニカルシャッタ動作時に飽和信号量が時間とともに減少していくという現象に対応できない。そのため、十分な飽和特性を得ることができない。
【０００６】
本技術は、このような状況に鑑みてなされたものであり、飽和特性を向上させることができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の一側面の固体撮像装置は、基板に形成されているフォトダイオードと、前記フォトダイオードから読み出された信号電荷を蓄積するフローティングディフュージョンと、前記フォトダイオードと前記フローティングディフュージョンとの間の領域で、前記基板の表面から深さ方向に形成されている複数の縦型ゲート電極と、複数の前記縦型ゲート電極に挟まれた領域に形成されるオーバーフローパスとを備える。
【０００８】
前記基板上に、前記フォトダイオードと前記フローティングディフュージョンとを跨ぐように形成されている平面ゲート電極をさらに設け、前記縦型ゲート電極は、前記平面ゲート電極と一体に形成されるようにすることができる。
【０００９】
前記オーバーフローパスは、複数の前記縦型ゲート電極の深さより浅い領域に形成されるようにすることができる。
【００１０】
複数の前記縦型ゲート電極に所定の電圧を印加する駆動回路をさらに設け、駆動回路には、メカニカルシャッタがオープンしている状態からクローズするタイミングで、それ以前に印加されていた負電圧より大きな負電圧を、複数の前記縦型ゲート電極に印加させることができる。
【００１１】
本技術の一側面の電子機器は、基板に形成されているフォトダイオードと、前記フォトダイオードから読み出された信号電荷を蓄積するフローティングディフュージョンと、前記フォトダイオードと前記フローティングディフュージョンとの間の領域で、前記基板の表面から深さ方向に形成されている複数の縦型ゲート電極と、複数の前記縦型ゲート電極に挟まれた領域に形成されるオーバーフローパスとを有する固体撮像装置を備える。
【００１２】
本技術の一側面においては、複数の縦型ゲート電極が、フォトダイオードとフローティングディフュージョンとの間の領域で、基板の表面から深さ方向に形成され、オーバーフローパスが、複数の縦型ゲート電極に挟まれた領域に形成される。
【発明の効果】
【００１３】
本技術の一側面によれば、飽和特性を向上させることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】メカニカルシャッタの動作と飽和信号量の関係を示す図である。
【図２】本技術のCMOSイメージセンサの構成例を示すブロック図である。
【図３】画素の構成例を示す平面図である。
【図４】画素の構成例を示す断面図である。
【図５】画素の構成例を示す他の断面図である。
【図６】図４の断面のポテンシャルを示す図である。
【図７】図５の断面のポテンシャルを示す図である。
【図８】メカニカルシャッタ動作時の各信号を示すタイミングチャートである。
【図９】オーバーフローパスの変調の様子を示す図である。
【図１０】画素の他の構成例を示す平面図である。
【図１１】画素の他の構成例を示す断面図である。
【図１２】画素のさらに他の構成例を示す平面図である。
【図１３】画素のさらに他の構成例を示す断面図である。
【図１４】画素のさらに他の構成例を示す平面図である。
【図１５】画素のさらに他の構成例を示す断面図である。
【図１６】画素のさらに他の構成例を示す平面図である。
【図１７】本技術の電子機器の構成例を示すブロック図である。
【図１８】イメージセンサを使用する使用例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本技術の実施の形態について図を参照して説明する。
【００１６】
＜メカニカルシャッタの動作と飽和信号量の関係＞
従来、メカニカルシャッタと電子シャッタの両方を搭載するカメラにおいては、図１に示されるように、メカニカルシャッタ動作時に、イメージセンサの各画素の飽和信号量Qsが時間とともに減少していくという現象が起きていた。図１の例では、メカニカルシャッタがクローズされてから100ms後に、飽和信号量が所定の信号量Qdだけ減少している。
【００１７】
メカニカルシャッタがクローズされると、フォトダイオードには光は入射されなくなる。このため、フォトダイオードで発生する電子と、フォトダイオードからその外部（具体的には、フローティングディフュージョン側）に漏れ出る拡散電流成分との均衡状態が崩れる。これにより、上述した現象が起きる。その結果、十分な飽和特性が得られず、ダイナミックレンジが低下してしまう。
【００１８】
そこで、以下においては、メカニカルシャッタのクローズ後の飽和信号量の減少を緩和させる構成について説明する。
【００１９】
＜CMOSイメージセンサの構成例＞
図２は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサの主な構成例を示す図である。図２に示されるCMOSイメージセンサ１０は、本技術が適用される固体撮像装置の一例である。CMOSイメージセンサ１０は、裏面照射型のイメージセンサとして構成される。なお、本技術は、他の構成のイメージセンサに適用されるようにしてももちろんよい。
【００２０】
CMOSイメージセンサ１０は、画素１１が規則的に２次元配列された画素アレイ１２と周辺回路部とから構成される。画素１１は、光電変換素子（フォトダイオード）と、複数の画素トランジスタを有する。これらの構成は、図示せぬ半導体基板（チップ）上に形成される。
【００２１】
複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタの３つのトランジスタで構成される。さらに、複数の画素トランジスタは、選択トランジスタを追加して４つのトランジスタで構成されるようにしてもよい。
【００２２】
周辺回路部は、制御回路１３、垂直駆動回路１４、カラム信号処理回路１５、水平駆動回路１６、および出力回路１７から構成される。
【００２３】
制御回路１３は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路１４、カラム信号処理回路１５、および水平駆動回路１６の動作の基準となるクロック信号や制御信号を生成する。制御回路１３は、これらの信号を垂直駆動回路１４、カラム信号処理回路１５、および水平駆動回路１６に供給する。
【００２４】
垂直駆動回路１４は、例えばシフトレジスタによって構成される。垂直駆動回路１４は、画素アレイ１２の各画素１１を行単位で順次垂直方向に選択走査する。そして、垂直駆動回路１４は、各画素１１のフォトダイオードにおいて受光量に応じて生成される信号電荷に基づく画素信号を、垂直信号線VSLを通して、カラム信号処理回路１５に供給する。
【００２５】
カラム信号処理回路１５は、画素１１の列毎に配置される。カラム信号処理回路１５は、１行分の画素１１から出力される画素信号について、画素列毎に、黒基準画素（有効画素領域の周囲に形成される画素）からの信号を用いてノイズ除去する等の信号処理を行う。具体的には、カラム信号処理回路１５は、画素１１固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅等の信号処理を行う。カラム信号処理回路１５の出力段には、水平選択スイッチ（図示せず）が、水平信号線１８との間に接続されて設けられている。
【００２６】
水平駆動回路１６は、例えばシフトレジスタによって構成される。水平駆動回路１６は、水平走査パルスを順次出力することによって、カラム信号処理回路１５の各々を順番に選択する。そして、水平駆動回路１６は、カラム信号処理回路１５の各々からの画素信号を水平信号線１８に出力させる。
【００２７】
出力回路１７は、カラム信号処理回路１５の各々から水平信号線１８を通して順次供給される信号に対し、信号処理を行って出力する。
【００２８】
＜画素の構成例＞
次に、図３乃至図５を参照して、画素１１の構成例について説明する。図３は、画素１１の構成例を示す平面図である。図４は、図３に示される画素１１のＡ−Ａ'線での断面図であり、図５は、図３に示される画素１１のＢ−Ｂ'線での断面図である。
【００２９】
画素１１においては、半導体基板３１にフォトダイオード（PD）３２が形成されている。
【００３０】
また、画素１１は、PD３２において生成された信号電荷を読み出す縦型トランジスタ（Tr）を備える。縦型Trは、転送ゲート電極３３とフローティングディフュージョン（FD）３４とから構成される。
【００３１】
転送ゲート電極３３は、平面ゲート電極３３Ａと縦型ゲート電極３３Ｂ−１，３３Ｂ−２が一体となることで形成される。平面ゲート電極３３Ａは、半導体基板３１の上に、PD３２とFD３４とを跨ぐように形成されている。縦型ゲート電極３３Ｂ−１，３３Ｂ−２は、平面ゲート電極３３Ａの下のPD３２とFD３４との間の領域で、半導体基板３１の表面から深さ方向に、柱状に形成されている。
【００３２】
FD３４は、半導体基板３１の表面で、転送ゲート電極３３を介してPD３２と対向する位置に形成されている。FD３４は、転送ゲート電極３３を介してPD３２から読み出された信号電荷を蓄積する。
【００３３】
また、縦型ゲート電極３３Ｂ−１と縦型ゲート電極３３Ｂ−２とに挟まれた領域には、オーバーフローパス３５が形成される。オーバーフローパス３５は、縦型ゲート電極３３Ｂ−１，３３Ｂ−２の深さより浅い領域に形成される。オーバーフローパス３５は、縦型ゲート電極３３Ｂ−１と縦型ゲート電極３３Ｂ−２とに挟まれた領域に、不純物が注入されることで形成される。
【００３４】
縦型Trにおいては、読み出し時に転送ゲート電極３３に正電圧が印加されることにより、転送ゲート電極３３直下のポテンシャル（電位）が変化する。そして、PD３２に蓄積された信号電荷が、転送ゲート電極３３の縦型ゲート電極３３Ｂ−１，３３Ｂ−２の周囲の領域を通過して、FD３４に転送される。すなわち、横方向読み出しが行われる。
【００３５】
また、オーバーフローパス３５は、PD３２への信号電荷の蓄積時において、PD３２の飽和信号量を超えた分の信号電荷（過剰電荷）を、FD３４に転送するための経路となる。
【００３６】
図６は、図３のＡ−Ａ'線方向のポテンシャル断面を示している。
【００３７】
図６に示されるように、転送ゲート電極３３に負電圧が印加されると、縦型ゲート電極３３Ｂ−１，３３Ｂ−２（TG）に印加された電位に影響されて、縦型ゲート電極３３Ｂ−１と縦型ゲート電極３３Ｂ−２とに挟まれた領域のポテンシャルは、Ａ−Ａ'線方向での周辺のポテンシャルと比べて低くなる。すなわち、オーバーフローパス３５が変調され、PD３２とFD３４とが電気的に接続される。
【００３８】
このように、縦型ゲート電極３３Ｂ−１と縦型ゲート電極３３Ｂ−２とに挟まれた領域にオーバーフローパス３５が形成されることで、オーバーフローパス３５を２方向から変調することができる。
【００３９】
図７は、図３のＢ−Ｂ'線方向のポテンシャル断面を示している。
【００４０】
図７に示されるように、転送ゲート電極３３（TG）下の電荷の転送経路の領域、すなわちオーバーフローパス３５のポテンシャルは、PD３２やFD３４と比べて高い。転送ゲート電極３３に負電圧が印加されると、縦型ゲート電極３３Ｂ−１，３３Ｂ−２に印加された電位に影響されて、オーバーフローパス３５のポテンシャルは、Ｂ−Ｂ'線方向での周辺のポテンシャルと比べて高くなる。この高くなったポテンシャルがオーバーフローバリアとなる。
【００４１】
＜メカニカルシャッタ動作時のオーバーフローパスの変調＞
ここで、図８および図９を参照して、メカニカルシャッタ動作時のオーバーフローパス３５の変調について説明する。なお、ここでは、CMOSイメージセンサ１０が、メカニカルシャッタを備えるカメラに搭載されているものとする。
【００４２】
図８は、そのカメラのメカニカルシャッタ動作時の、垂直同期信号（Ｖ-タイミング）、メカニカルシャッタの駆動信号、グローバルシャッタの駆動信号、および転送ゲート電極３３のバイアス（TGバイアス）のタイミングチャートを示している。図８の各信号は、制御回路１３により生成される制御信号に基づいて出力される。また、図９は、メカニカルシャッタの動作に応じたオーバーフローパスの変調の様子を示している。
【００４３】
図８に示されるように、CMOSイメージセンサ１０では、垂直同期信号における１フレーム期間で、有効画素領域の走査が行われる。
【００４４】
メカニカルシャッタがオープンしている状態で、グローバルシャッタに対するトリガパルスが出力されると露光が開始される。このとき、転送ゲート電極３３（縦型ゲート電極３３Ｂ−１，３３Ｂ−２）には、垂直駆動回路１４により所定の負電圧が印加されている。すなわち、図９の左側に示されるように、PD３２とFD３４との間には、所定のポテンシャルのオーバーフローバリアが形成される。これにより、PD３２で発生する電子と、PD３２からFD３４側に漏れ出る拡散電流成分との均衡状態が保たれる。
【００４５】
そして、時刻Tcにおいて、メカニカルシャッタがオープンしている状態からクローズするタイミングで、転送ゲート電極３３（縦型ゲート電極３３Ｂ−１，３３Ｂ−２）には、垂直駆動回路１４により、それまで印加されていた負電圧より大きな負電圧が印加される。すなわち、図９の右側に示されるように、PD３２とFD３４との間には、図９の左側に示される状態より高いポテンシャルのオーバーフローバリアが形成される。
【００４６】
以上のように、縦型ゲート電極３３Ｂ−１と縦型ゲート電極３３Ｂ−２とに挟まれた領域に形成されたオーバーフローパス３５を２方向から変調することで、オーバーフローバリアの変調具合をより強くすることができる。すなわち、オーバーフローバリアのポテンシャルをダイナミックに制御することができるようになる。これにより、メカニカルシャッタ動作時に飽和信号量が時間とともに減少していくことを防ぐことができ、飽和特性を向上させることが可能となる。
【００４７】
＜変形例＞
以上においては、２つの縦型ゲート電極に挟まれた領域にオーバーフローパスが形成される構成例について説明してきたが、縦型ゲート電極の数は２つに限られない。そこで、以下においては、３つ以上の縦型ゲート電極を備える構成例について説明する。
【００４８】
（変形例１）
図１０および図１１は、画素１１の他の構成例を示している。図１０は、画素１１の構成例を示す平面図である。図１１は、図１０に示される画素１１の、図３の断面図に対応する断面図である。
【００４９】
なお、図１０および図１１において、図３および図４と同様の構成については、同一の符号を付し、その説明は省略する。
【００５０】
転送ゲート電極５１は、平面ゲート電極５１Ａと縦型ゲート電極５１Ｂ−１，５１Ｂ−２，５１Ｂ−３が一体となることで形成される。平面ゲート電極５１Ａは、半導体基板３１の上に、PD３２とFD３４とを跨ぐように形成されている。縦型ゲート電極５１Ｂ−１，５１Ｂ−２，５１Ｂ−３は、平面ゲート電極５１Ａの下のPD３２とFD３４との間の領域で、半導体基板３１の表面から深さ方向に、柱状に形成されている。
【００５１】
縦型ゲート電極５１Ｂ−１と縦型ゲート電極５１Ｂ−２とに挟まれた領域には、オーバーフローパス５２−１が形成される。また、縦型ゲート電極５１Ｂ−２と縦型ゲート電極５１Ｂ−３とに挟まれた領域には、オーバーフローパス５２−２が形成される。オーバーフローパス５２−１，５２−２は、縦型ゲート電極５１Ｂ−１，５１Ｂ−２，５１Ｂ−３の深さより浅い領域に形成される。オーバーフローパス５２−１は、縦型ゲート電極５１Ｂ−１と縦型ゲート電極５１Ｂ−２とに挟まれた領域に、不純物が注入されることで形成される。また、オーバーフローパス５２−２は、縦型ゲート電極５１Ｂ−２と縦型ゲート電極５１Ｂ−３に挟まれた領域に、不純物が注入されることで形成される。
【００５２】
このような構成により、縦型ゲート電極５１Ｂ−１と縦型ゲート電極５１Ｂ−２とに挟まれた領域に形成されたオーバーフローパス５２−１を２方向から変調するとともに、縦型ゲート電極５１Ｂ−２と縦型ゲート電極５１Ｂ−３とに挟まれた領域に形成されたオーバーフローパス５２−２を２方向から変調することができるので、オーバーフローバリアの変調具合をより強くすることができる。結果として、メカニカルシャッタ動作時に飽和信号量が時間とともに減少していくことを防ぐことができ、飽和特性を向上させることが可能となる。
【００５３】
（変形例２）
図１２および図１３は、画素１１のさらに他の構成例を示している。図１２は、画素１１の構成例を示す平面図である。図１３は、図１２に示される画素１１の、図３の断面図に対応する断面図である。
【００５４】
なお、図１２および図１３において、図３および図４と同様の構成については、同一の符号を付し、その説明は省略する。
【００５５】
転送ゲート電極６１は、平面ゲート電極６１Ａと縦型ゲート電極６１Ｂ−１、６１Ｂ−２、６１Ｂ−３が一体となることで形成される。平面ゲート電極６１Ａは、半導体基板３１の上に、PD３２とFD３４とを跨ぐように形成されている。縦型ゲート電極６１Ｂ−１，６１Ｂ−２，６１Ｂ−３は、平面ゲート電極６１Ａの下で、半導体基板３１の表面から深さ方向に、柱状に形成されている。
【００５６】
縦型ゲート電極６１Ｂ−１、縦型ゲート電極６１Ｂ−２、および縦型ゲート電極６１Ｂ−３に挟まれた領域には、オーバーフローパス６２が形成される。オーバーフローパス６２は、縦型ゲート電極６１Ｂ−１，６１Ｂ−２，６１Ｂ−３の深さより浅い領域に形成される。オーバーフローパス６２は、縦型ゲート電極６１Ｂ−１，縦型ゲート電極６１Ｂ−２，および縦型ゲート電極６１Ｂ−３に挟まれた領域に、不純物が注入されることで形成される。
【００５７】
このような構成により、縦型ゲート電極６１Ｂ−１、縦型ゲート電極６１Ｂ−２、および縦型ゲート電極６１Ｂ−３に挟まれた領域に形成されたオーバーフローパス６２を３方向から変調することができるので、オーバーフローバリアの変調具合をより一層強くすることができる。結果として、メカニカルシャッタ動作時に飽和信号量が時間とともに減少していくことを防ぐことができ、飽和特性を向上させることが可能となる。
【００５８】
（変形例３）
図１４および図１５は、画素１１のさらに他の構成例を示している。図１４は、画素１１の構成例を示す平面図である。図１５は、図１４に示される画素１１の、図３の断面図に対応する断面図である。
【００５９】
なお、図１４および図１５において、図３および図４と同様の構成については、同一の符号を付し、その説明は省略する。
【００６０】
転送ゲート電極７１は、平面ゲート電極７１Ａと縦型ゲート電極７１Ｂ−１，７１Ｂ−２，７１Ｂ−３が一体となることで形成される。平面ゲート電極７１Ａは、半導体基板３１の上に、PD３２とFD３４とを跨ぐように形成されている。縦型ゲート電極７１Ｂ−１，７１Ｂ−２，７１Ｂ−３は、平面ゲート電極７１Ａの下で、半導体基板３１の表面から深さ方向に、柱状に形成されている。
【００６１】
縦型ゲート電極７１Ｂ−１、縦型ゲート電極７１Ｂ−２、および縦型ゲート電極７１Ｂ−３に挟まれた領域には、オーバーフローパス７２が形成される。オーバーフローパス７２は、縦型ゲート電極７１Ｂ−１，７１Ｂ−２，７１Ｂ−３の深さより浅い領域に形成される。オーバーフローパス７２は、縦型ゲート電極７１Ｂ−１，縦型ゲート電極７１Ｂ−２，および縦型ゲート電極７１Ｂ−３に挟まれた領域に、不純物が注入されることで形成される。
【００６２】
このような構成により、縦型ゲート電極７１Ｂ−１、縦型ゲート電極７１Ｂ−２、および縦型ゲート電極７１Ｂ−３に挟まれた領域に形成されたオーバーフローパス７２を３方向から変調することができるので、オーバーフローバリアの変調具合をより一層強くすることができる。結果として、メカニカルシャッタ動作時に飽和信号量が時間とともに減少していくことを防ぐことができ、飽和特性を向上させることが可能となる。
【００６３】
（変形例４）
図１６は、画素１１のさらに他の構成例を示している。図１６は、画素１１の構成例を示す平面図である。
【００６４】
なお、図１６において、図３と同様の構成については、同一の符号を付し、その説明は省略する。
【００６５】
転送ゲート電極８１は、平面ゲート電極８１Ａと縦型ゲート電極８１Ｂ−１，８１Ｂ−２，８１Ｂ−３，８１Ｂ−４とが一体となることで形成される。縦型ゲート電極８１Ｂ−１，８１Ｂ−２，８１Ｂ−３，８１Ｂ−４は、図１２および図１３の縦型ゲート電極６１Ｂ−１，６１Ｂ−２，６１Ｂ−３と、図１４および図１５の縦型ゲート電極７１Ｂ−３とが組み合わされた構成である。
【００６６】
このような構成により、縦型ゲート電極８１Ｂ−１、縦型ゲート電極８１Ｂ−２、縦型ゲート電極８１Ｂ−３、および縦型ゲート電極８１Ｂ−４に挟まれた領域に形成されたオーバーフローパス８２を４方向から変調することができるので、オーバーフローバリアの変調具合をより一層強くすることができる。結果として、メカニカルシャッタ動作時に飽和信号量が時間とともに減少していくことを防ぐことができ、飽和特性を向上させることが可能となる。
【００６７】
＜電子機器の構成例＞
次に、本技術の固体撮像装置を備える電子機器の構成例について説明する。
【００６８】
本技術の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、または撮像機能を備えた他の機器などの電子機器に搭載することができる。
【００６９】
図１７は、本技術の固体撮像装置を搭載した電子機器の一例として、静止画像を撮影可能なカメラの構成例を示している。
【００７０】
図１７のカメラ１００は、固体撮像装置１０１、光学系１０２、シャッタ装置１０３、駆動回路１０４、および信号処理回路１０５を備える。
【００７１】
固体撮像装置１０１には、上述した実施の形態（変形例含む）の画素１１を有するCMOSイメージセンサ１０を適用することができる。
【００７２】
光学系（光学レンズ）１０２は、被写体からの像光（入射光）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１の各画素内に、一定期間、信号電荷が蓄積される。なお、光学系１０２は、複数の光学レンズを含む光学レンズ群で構成されてもよい。
【００７３】
シャッタ装置１０３は、固体撮像装置１０１と光学系１０２との間に設けられる。シャッタ装置１０３は、メカニカルシャッタとして構成され、入射光の固体撮像装置１０１への光照射期間および遮光期間を制御する。
【００７４】
駆動回路１０４は、固体撮像装置１０１およびシャッタ装置１０３に駆動信号（タイミング信号）を供給する。そして、駆動回路１０４は、供給した駆動信号により、固体撮像装置１０１の信号処理回路１０５への信号出力動作、およびシャッタ装置１０３のシャッタ動作を制御する。すなわち、この例では、駆動回路１０４から供給される駆動信号により、固体撮像装置１０１から信号処理回路１０５への信号転送が行われる。
【００７５】
信号処理回路１０５は、固体撮像装置１０１から転送された信号に対して、各種の信号処理を施す。各種の信号処理が施された信号（画像信号）は、メモリなどの記憶媒体（図示せず）に記憶されたり、モニタ（図示せず）に出力される。
【００７６】
上述したように、固体撮像装置１０１として、上述した実施の形態の画素１１を有するCMOSイメージセンサ１０を用いることで飽和特性を向上させることができる。すなわち、ダイナミックレンジを高めることができるので、カメラ１００の撮影により得られる画像を、高階調な画像とすることができる。
【００７７】
なお、本技術を適用した固体撮像装置（イメージセンサ）を備える電子機器は、上述した構成に限らず、他の構成であってもよい。
【００７８】
＜イメージセンサの使用例＞
最後に、本技術を適用したイメージセンサの使用例について説明する。
【００７９】
図１８は、上述したイメージセンサの使用例を示す図である。
【００８０】
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
【００８１】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【００８２】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００８３】
さらに、本技術は以下のような構成をとることができる。
（１）
基板に形成されているフォトダイオードと、
前記フォトダイオードから読み出された信号電荷を蓄積するフローティングディフュージョンと、
前記フォトダイオードと前記フローティングディフュージョンとの間の領域で、前記基板の表面から深さ方向に形成されている複数の縦型ゲート電極と、
複数の前記縦型ゲート電極に挟まれた領域に形成されるオーバーフローパスと
を備える固体撮像装置。
（２）
前記基板上に、前記フォトダイオードと前記フローティングディフュージョンとを跨ぐように形成されている平面ゲート電極をさらに備え、
前記縦型ゲート電極は、前記平面ゲート電極と一体に形成されている
（１）に記載の固体撮像装置。
（３）
前記オーバーフローパスは、複数の前記縦型ゲート電極の深さより浅い領域に形成される
（１）または（２）に記載の固体撮像装置。
（４）
複数の前記縦型ゲート電極に所定の電圧を印加する駆動回路をさらに備え、
駆動回路は、メカニカルシャッタがオープンしている状態からクローズするタイミングで、それ以前に印加されていた負電圧より大きな負電圧を、複数の前記縦型ゲート電極に印加する
（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
基板に形成されているフォトダイオードと、
前記フォトダイオードから読み出された信号電荷を蓄積するフローティングディフュージョンと、
前記フォトダイオードと前記フローティングディフュージョンとの間の領域で、前記基板の表面から深さ方向に形成されている複数の縦型ゲート電極と、
複数の前記縦型ゲート電極に挟まれた領域に形成されるオーバーフローパスとを有する固体撮像装置
を備える電子機器。
【符号の説明】
【００８４】
１０  CMOSイメージセンサ，  １１  画素，  １３  制御回路，  １４  垂直駆動回路，  ３２  フォトダイオード（PD），  ３３  転送ゲート電極，  ３３Ａ  平面ゲート電極，  ３３Ｂ−１，３３Ｂ−２  縦型ゲート電極，  ３４  フローティングディフュージョン（FD），  ３５  オーバーフローパス，  １００  カメラ，  １０１  固体撮像装置
【図１】
2016143850.tif 000003
【図２】
2016143850.tif 000004
【図３】
2016143850.tif 000005
【図４】
2016143850.tif 000006
【図５】
2016143850.tif 000007
【図６】
2016143850.tif 000008
【図７】
2016143850.tif 000009
【図８】
2016143850.tif 000010
【図９】
2016143850.tif 000011
【図１０】
2016143850.tif 000012
【図１１】
2016143850.tif 000013
【図１２】
2016143850.tif 000014
【図１３】
2016143850.tif 000015
【図１４】
2016143850.tif 000016
【図１５】
2016143850.tif 000017
【図１６】
2016143850.tif 000018
【図１７】
2016143850.tif 000019
【図１８】
2016143850.tif 000020