(57)【要約】【課題】光電変換装置において、電荷の収集速度を向上させること。【解決手段】第１の半導体領域と、第２の半導体領域と、第３の半導体領域とを有する光電変換素子を備え、第２の半導体領域の平面視における形状は、平面視において第３の半導体領域を内包する基部と、基部に接続される第１の突起部及び第２の突起部と、を含み、第１の突起部の軸長をＬ１とし、第１の突起部と前記基部との接続部から、第３の半導体領域までの距離をＬ２とし、第２の突起部の軸長をＬ３とし、第２の突起部と前記基部との接続部から、第３の半導体領域までの距離をＬ４として、Ｌ１＞Ｌ３かつＬ２＜Ｌ４の関係を有する。【選択図】図２
2016152374.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された第１導電型の第１の半導体領域と、前記半導体基板に形成され、前記第１の半導体領域との間にＰＮ接合を形成する第２導電型の第２の半導体領域と、前記半導体基板の表面に接し、かつ、前記第２の半導体領域と接するように形成された第２導電型の第３の半導体領域とを有する光電変換素子と、
前記第３の半導体領域に電気的に接続され、前記光電変換素子により生成された電荷を読み出す、読み出し回路と、を備え、
前記第２の半導体領域の平面視における形状は、
前記平面視において前記第３の半導体領域を内包する基部と、
前記基部に接続され、前記基部に接続された側から先端方向に向かって幅が細くなる形状を各々が有する第１の突起部及び第２の突起部と、
を含み、
前記平面視における、前記第１の突起部の先端から、前記第１の突起部と前記基部との接続部までの第１の距離をＬ１とし、
前記平面視における、前記第１の突起部と前記基部との接続部から、前記第３の半導体領域までの第２の距離をＬ２とし、
前記平面視における、前記第２の突起部の先端から、前記第２の突起部と前記基部との接続部までの第３の距離をＬ３とし、
前記平面視における、前記第２の突起部と前記基部との接続部から、前記第３の半導体領域までの第４の距離をＬ４として、
Ｌ１＞Ｌ３かつＬ２＜Ｌ４
の関係を有することを特徴とする光電変換装置。
【請求項２】
前記第１の突起部又は前記第２の突起部と、前記基部との接続部において、前記基部の幅は、前記第１の突起部の幅又は前記第２の突起部の幅よりも大きいことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記基部は、前記光電変換素子の外周部に配されたバリア層に沿って設けられることを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記第２の半導体領域は、前記基部に接続され、前記基部に接続された側から先端方向に向かって幅が細くなる形状を有する第３の突起部をさらに含み、
前記第３の突起部の先端から、前記第３の突起部と前記基部との接続部までの第５の距離をＬ５とし、
前記第３の突起部と前記基部との接続部から、前記第３の半導体領域までの第６の距離をＬ６として、
Ｌ１≧Ｌ５＞Ｌ３かつＬ２≦Ｌ６＜Ｌ４
の関係を有することを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記読み出し回路は、前記第３の半導体領域に電気的に接続される転送ＭＯＳトランジスタを含む
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記光電変換素子は、平面視において、前記第１の半導体領域と前記第２の半導体領域の間に形成され、前記第１の半導体領域と導電型又は不純物濃度が異なる第４の半導体領域をさらに有する
ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記第２の半導体領域は、幅を変化させることによって形成されたポテンシャル段差を有する
ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記第１の半導体領域は、前記表面と前記第２の半導体領域との間に形成された部分を含む
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記第１の半導体領域は、前記第２の半導体領域の下に形成された部分を含む
ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力された信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置に関する。
【背景技術】
【０００２】
光電変換素子には、高感度かつ高速な読み出しを実現することが求められている。高感度化のために受光部の面積を大型化し、かつ、規定の読み出し時間内に電荷を読み出す手段として、特許文献１の受光部構造が提案されている。
【０００３】
特許文献１には、受光部内に十字形状の内部領域を設けることにより、電荷の収集速度が向上することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、光電変換装置のさらなる高感度化のために、電荷の収集速度のさらなる向上が求められている。
【０００６】
本発明の目的は、より電荷の収集速度が向上した光電変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、半導体基板に形成された第１導電型の第１の半導体領域と、前記半導体基板に形成され、前記第１の半導体領域との間にＰＮ接合を形成する第２導電型の第２の半導体領域と、前記半導体基板の表面に接し、かつ、前記第２の半導体領域と接するように形成された第２導電型の第３の半導体領域とを有する光電変換素子と、前記第３の半導体領域に電気的に接続され、前記光電変換素子により生成された電荷を読み出す、読み出し回路と、を備え、前記第２の半導体領域の平面視における形状は、前記平面視において前記第３の半導体領域を内包する基部と、前記基部に接続され、前記基部に接続された側から先端方向に向かって幅が細くなる形状を各々が有する第１の突起部及び第２の突起部と、を含み、前記平面視における、前記第１の突起部の先端から、前記第１の突起部と前記基部との接続部までの第１の距離をＬ１とし、前記平面視における、前記第１の突起部と前記基部との接続部から、前記第３の半導体領域までの第２の距離をＬ２とし、前記平面視における、前記第２の突起部の先端から、前記第２の突起部と前記基部との接続部までの第３の距離をＬ３とし、前記平面視における、前記第２の突起部と前記基部との接続部から、前記第３の半導体領域までの第４の距離をＬ４として、Ｌ１＞Ｌ３かつＬ２＜Ｌ４の関係を有することを特徴とする光電変換装置が提供される。
【発明の効果】
【０００８】
本発明によれば、電荷の収集速度が向上した光電変換装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。
【図２】本発明の第１実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。
【図３】本発明の第１実施形態による光電変換装置の、図２と異なる断面におけるフォトダイオードの断面構造及びポテンシャル分布を示す図である。
【図４】本発明の第２実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。
【図５】本発明の第２実施形態による光電変換装置の、図４と異なる断面におけるフォトダイオードの断面構造及びポテンシャル分布を示す図である。
【図６】本発明の第２実施形態の変形例による光電変換装置のフォトダイオードの平面レイアウトを示す図である。
【図７】本発明の第３実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。
【図８】本発明の第３実施形態による光電変換装置のフォトダイオードの平面レイアウトを示す図である。
【図９】本発明の第４実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。
【図１０】本発明の第５実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。
【図１１】本発明の第６実施形態による撮像システムの構成を示す概略図である。
【発明を実施するための形態】
【００１０】
本発明に係るいくつかの実施形態は、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサなどの複数の画素を備えた光電変換装置に適用が可能である。特に、受光部のサイズが比較的大きい（例えば１辺が１０μｍ以上）画素を有する光電変換装置への適用が有効である。また、光入射のない遮光層下部における電荷の移動を伴う構造、例えばＣＣＤの電荷転送、電子シャッターのメモリ部での電荷輸送などを伴う構造にも適用が可能である。
【００１１】
以下、本発明の実施形態による光電変換装置について、図面を用いて説明する。以下の実施形態では、光電変換素子が生成する信号電荷がホール（正孔）の場合を説明する。この例では、第１導電型がＰ型に相当し、第２導電型がＮ型に相当する。ただし、光電変換素子が生成する信号電荷は電子であってもよい。信号電荷が電子の場合、第１導電型がＮ型に相当し、第２導電型がＰ型に相当する。
【００１２】
［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１、図２及び図３を用いて説明する。図１は、本実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。図２は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。図３は、図２と異なる断面の断面構造及びポテンシャル分布を示す図である。
【００１３】
はじめに、本実施形態による光電変換装置における画素領域の概略構成について、図１及び図２を用いて説明する。
【００１４】
本実施形態による光電変換装置は、画素領域に複数の単位画素１０を有している。図１には行方向（図面において横方向）に沿って配列された２つの単位画素１０を示しているが、行方向に配列される単位画素１０の数は、これに限定されるものではない。また、単位画素１０は、列方向（図面において縦方向）に沿って配列されていてもよいし、行方向及び列方向に沿ってアレイ状に配列されていてもよい。また、必ずしも複数の単位画素を有する必要はなく、１つの単位画素１０のみを含む構成でもよい。
【００１５】
各単位画素１０は、光電変換素子であるフォトダイオード１１と、フォトダイオード１１から信号電荷を読み出すための画素内読み出し回路とを含む。画素内読み出し回路は、リセットＭＯＳトランジスタ１２と、増幅ＭＯＳトランジスタ１３と、選択ＭＯＳトランジスタ１４とを有している。なお、各ＭＯＳトランジスタはＰＭＯＳとＮＭＯＳのいずれであってもよく、各トランジスタの主電極であるドレイン及びソースは入力される電圧に応じて本明細書中の記載と逆であってもよい。
【００１６】
フォトダイオード１１のカソードは電源電圧（電圧ＶＤＤ）に接続されており、アノードはリセットＭＯＳトランジスタ１２のソース及び増幅ＭＯＳトランジスタ１３のゲートに接続されている。リセットＭＯＳトランジスタ１２のドレインは、リセット電圧線（電圧Ｖｒｅｓ）に接続されている。増幅ＭＯＳトランジスタ１３のドレインは接地され、ソースは選択ＭＯＳトランジスタ１４のドレインに接続されている。選択ＭＯＳトランジスタ１４のソースは、定電流源１５を介して電源電圧線（電圧ＶＤＤ）に接続されている。リセットＭＯＳトランジスタ１２のゲートはリセット信号線（不図示）に接続されており、リセット信号φＲによってリセットＭＯＳトランジスタ１２の動作を制御できるようになっている。また、選択ＭＯＳトランジスタ１４のゲートは選択信号線（不図示）に接続されており、選択信号φＳによって選択ＭＯＳトランジスタ１４の動作を制御できるようになっている。同じ行に属する複数の単位画素１０の選択ＭＯＳトランジスタ１４のソースは、信号読み出し線１６に接続されている。信号読み出し線１６には、信号読み出し回路の一部を構成する出力バッファ１７が接続されている。
【００１７】
次に、本実施形態による光電変換装置におけるフォトダイオード１１の具体的構成について、図２を用いて説明する。図２（ａ）は、フォトダイオード１１の平面レイアウトを示す平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ′線断面図である。図２（ｃ）は、図２（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。
【００１８】
まず、図２（ｂ）を用いて、半導体基板３０に形成されるフォトダイオード１１の断面構造を説明する。半導体基板３０内には、図２（ｂ）に示すように、Ｎ−型の半導体領域２３と、Ｎ＋＋型の半導体領域２４、２５、２６と、Ｐ＋型の半導体領域２０と、Ｐ＋＋型の半導体領域２８とが設けられている。半導体領域２８上には、電極２２が形成されている。
【００１９】
Ｎ−型の半導体領域２３は、ウェルを構成する半導体領域（第１の半導体領域）である。半導体領域２３の側部には、図２（ａ）及び図２（ｂ）に示すように、Ｎ＋＋型の半導体領域２５が配置されている。また、半導体領域２３の底部には、図２（ｂ）に示すように、Ｎ＋＋型の半導体領域２６が配置されている。これにより、半導体領域２３の周囲は、半導体領域２５及び半導体領域２６により囲まれている。半導体領域２５は、半導体領域２３内の信号電荷が隣接する素子領域に流出するのを防止するバリア層としての役割を有している。また、半導体領域２６は、半導体領域２３内の信号電荷が半導体基板３０の深部に流出するのを防止するバリア層としての役割を有している。
【００２０】
半導体基板３０の表面部には、Ｎ＋＋型の半導体領域２４が設けられている。Ｎ＋＋型の半導体領域２４の底部には、Ｐ＋型の半導体領域２０（第２の半導体領域）が設けられている。半導体基板３０の表面の一部には、底部において半導体領域２０に接続されたＰ＋＋型の半導体領域２８（第３の半導体領域）が設けられている。半導体領域２０は、半導体領域２３とともにフォトダイオード１１をなすＰＮ接合を構成する。半導体領域２０は、光電変換により生成された信号電荷を蓄積する蓄積層としての役割をも有する。半導体領域２４は、半導体基板３０の表面部に接するＰＮ接合の面積を減らして暗電流を抑制するための暗電流抑制領域である。半導体領域２８は、半導体領域２０に電極２２をオーミック接続するためのコンタクト層である。
【００２１】
次に図２（ａ）を用いてフォトダイオード１１の平面レイアウトを説明する。フォトダイオード１１には、平面視において半導体領域２０が形成された領域である、電荷収集領域が設けられている。半導体領域２０は、１つの基部２０ｚと、２つの突起部２０ａ（第１の突起部）と、２つの突起部２０ｂ（第２の突起部）とを有する。突起部２０ａ及び突起部２０ｂの各々は、基部２０ｚに接続された側を底辺とする三角形の形状を有する。突起部２０ａは軸長がＬ１であり、突起部２０ｂは軸長がＬ３である。また、突起部２０ａの底辺から半導体領域２８までの距離はＬ２であり、突起部２０ｂの底辺から半導体領域２８までの距離はＬ４である。ここで、軸長は、各突起部の先端（三角形の頂点）から底辺中央、すなわち、基部２０ｚとの接続部までの距離（線分の長さ）と定義する。本実施形態では、軸長Ｌ３は軸長Ｌ１よりも短い。本実施形態では図２（ａ）に示されているように、突起部２０ａと突起部２０ｂは２つずつ、すなわち合計４つ配されており、各々が９０度ずつ異なる向きとなっている。なお、突起部２０ａ、突起部２０ｂの形状は三角形であることは必須ではなく、基部に接続された側から先端方向に向かって幅が細くなる形状を有していればよい。
【００２２】
基部２０ｚは、平面視において半導体領域２８を内包する長方形の形状を有する。基部２０ｚの各辺の長さは、各辺に接する突起部の底辺よりも長い。半導体領域２８の直上に位置する半導体基板３０上には、画素内読み出し回路に接続される電極２２が配されている。すなわち、半導体領域２８は電極２２を介して画素内読み出し回路に電気的に接続される。基部２０ｚ及び突起部２０ａ、２０ｂにおけるＰ＋型の半導体領域２０はいずれも同一のマスクによりイオン注入により形成され得る。この場合、基部２０ｚ及び突起部２０ａ、２０ｂの不純物濃度は同一となる。
【００２３】
次に、本実施形態による光電変換装置の基本動作について図１及び図２を用いて説明する。
【００２４】
まず、リセット信号φＲによりリセットＭＯＳトランジスタ１２を駆動し、フォトダイオード１１のアノードをリセット電圧Ｖｒｅｓに応じた電圧にリセットする。ここで、リセット電圧Ｖｒｅｓは、フォトダイオード１１のアノードに印加される電圧（Ｖｒｅｓ−Ｖｔｈ）が、半導体領域２０を全て空乏化するのに十分な逆方向電圧となるように設定される。なお、Ｖｔｈは、リセットＭＯＳトランジスタ１２のしきい値電圧である。
【００２５】
フォトダイオード１１のアノード（電極２２）に逆方向電圧を印加していくと、半導体領域２０と半導体領域２３との間の空乏層及び半導体領域２０と半導体領域２４との間の空乏層が、徐々に広がっていく。そして、所定の逆方向電圧のときにこれら空乏層がつながり、間に挟まれた半導体領域２０が完全に空乏化する。このときの電圧を、半導体領域２０の空乏化電圧と称する。なお、これ以上の逆方向電圧を印加しても、半導体領域２０の電位は変化しない。リセット電圧Ｖｒｅｓは、フォトダイオード１１のアノードにこの空乏化電圧を超える電圧が印加されるように、その値が設定される。
【００２６】
次いで、リセット信号φＲによりリセットＭＯＳトランジスタ１２をオフ状態とし、フォトダイオード１１のリセット処理を完了する。この初期状態から、フォトダイオード１１における信号電荷の蓄積期間が開始し、フォトダイオード１１では、光電変換によって入射光の光量に応じた信号電荷が生成される。生成された信号電荷は、電圧（Ｖｒｅｓ−Ｖｔｈ）によって電位がリセットされた半導体領域２０に向かって引き寄せられる。これにより、増幅ＭＯＳトランジスタ１３は、フォトダイオード１１により生成された信号電荷の量に応じた電圧がゲートに印加された状態となる。
【００２７】
この状態で、選択信号φＳによって選択ＭＯＳトランジスタ１４が駆動されると、増幅ＭＯＳトランジスタ１３は、ドレインが接地され、ソースに選択ＭＯＳトランジスタ１４を介して定電流源１５からバイアス電流が供給された、ソースフォロワ状態となる。これにより、信号読み出し線１６には、増幅ＭＯＳトランジスタ１３のゲート電圧、すなわちフォトダイオード１１により生成された信号電荷の量に応じた増幅ＭＯＳトランジスタ１３の出力信号が、選択ＭＯＳトランジスタ１４を介して出力される。そして、信号読み出し線１６に出力された出力信号は、画素信号として出力バッファ１７を介して出力される。単位画素１０が複数個備えられている場合、複数の単位画素１０の選択ＭＯＳトランジスタ１４の駆動タイミングをずらすことで、各単位画素１０から順次画素信号を出力することができる。
【００２８】
次に、本実施形態による光電変換装置のフォトダイオード１１における信号電荷の生成と蓄積の過程について、より具体的に説明する。
【００２９】
光電変換素子であるフォトダイオード１１は、前述のように、基部２０ｚ及び突起部２０ａ、２０ｂを有する半導体領域２０と半導体領域２３との間のＰＮ接合によって構成される。フォトダイオード１１における光電変換によって生成された信号電荷（ここではホール）は、半導体領域２０に収集・蓄積される。すなわち、半導体領域２０が、信号電荷の蓄積領域に相当する。半導体領域２０は、電極２２及び半導体領域２８を介してリセット電位を印加した際に空乏状態となり、容量増加を抑制しながら電荷を蓄積する機能を果たす。なお、電極２２にリセット電圧を印加した際、半導体領域２３は完全に空乏化した状態ではなく、中性領域（空乏化していない領域）を含んでいる。
【００３０】
半導体領域２０から平面的に離間した領域に位置する半導体領域２３内で生成された電荷は、半導体領域２０に向かって半導体領域２３内を水平方向（半導体基板３０の表面に平行な方向）に移動した後、半導体領域２０に蓄積される。
【００３１】
図２（ｃ）は、電極２２にリセット電圧を印加したときの、図２（ｂ）のＢ−Ｂ′線に沿ったポテンシャル分布である。Ｂ−Ｂ′線に沿ったポテンシャルは、Ｐ＋＋型の半導体領域２８に係る距離Ｌ０の電位領域と、Ｐ＋＋型の半導体領域２８の端部から基部２０ｚに係る距離Ｌ２の電位領域と、突起部２０ａに係る距離Ｌ１の電位領域と、の３つの領域に大別される。Ｐ＋＋型の半導体領域２８における距離Ｌ０の電位領域の電位は、（Ｖｒｅｓ−Ｖｔｈ）である。以下、図２（ｂ）、図２（ｃ）に示されたこれらの距離を示す線分を線分Ｌ０、線分Ｌ１、線分Ｌ２等と呼ぶ。
【００３２】
基部２０ｚは、先述の半導体領域２０の全体が空乏状態となる電圧、即ち空乏化電圧でピンニングされる。したがって、図２（ｃ）のように、突起部２０ａに係る距離Ｌ１の電位領域の電位は、半導体領域２８の電位と半導体領域２５の間の値であって、位置に応じて連続的に変化する値となる。
【００３３】
ここで、半導体領域２３内の電位は、ある面積以上の画素構造においてはほぼ一定であり、半導体領域２５と接する部分で、これらのＮ型不純物濃度差に応じた電位差Ｐが生じる。半導体領域２５は、半導体領域２３内の信号電荷が隣接する素子領域に流出するのを防止するものである。半導体領域２５の半導体領域２３に対するポテンシャル高さは、熱エネルギーで超えられない程度の値、例えば０．２５Ｖ程度以上であることが望ましい。半導体領域２５の不純物濃度を半導体領域２３の不純物濃度よりも４桁程度以上高くすることにより、信号電荷が隣接画素へ流出するのを充分防ぐことのできる０．２５Ｖ以上のポテンシャル障壁（電位差Ｐ）を得ることができる。なお、半導体領域２３下に配置される半導体領域２６についても同様である。半導体領域２３内で生成された電荷は、半導体領域２５、２６によって隣接画素や基板方向への流出を抑制され、半導体領域２０に向かって拡散しながら移動することになる。
【００３４】
線分Ｌ１上及び線分Ｌ２上のポテンシャルについてさらに詳細に説明する。線分Ｌ１上における電位は半導体領域２０、半導体領域２３、及び半導体領域２４により形成されるＰＮ接合の寸法等の条件により変化する。また、線分Ｌ１上における電位は突起部２０ａの幅、すなわち、線分Ｌ１の各点におけるＡ−Ａ′と垂直な方向の突起部２０ａの長さによっても変化する。これは突起部２０ａの幅が基部２０ｚの幅に比べて狭いため、実質的に半導体領域２０の不純物濃度が小さくなる効果が生じることに起因する。また、これは半導体領域２３から延びる空乏層の影響にも起因する。これらの理由により、幅が線分Ｌ１に沿って変化する突起部２０ａにおいて、Ｂ−Ｂ′線上の電位は変化する。この電位変化により、突起部２０ａの頂点から基部２０ｚに向かって電界が生じる。
【００３５】
例えば、半導体領域２３の不純物濃度が１×１０１４［ｃｍ−３］、半導体領域２４の不純物濃度が１×１０１７［ｃｍ−３］、半導体領域２０の不純物濃度が２×１０１６［ｃｍ−３］であるものとする。この場合、突起部２０ａの幅が約４μｍ以下の範囲で上述の幅に応じた線分Ｌ１上での電位変化が生じる。よって、突起部２０ａの線分Ｌ１上の全域で突起部２０ａの頂点から基部２０ｚに向かう電界が生じるようにするためには、突起部２０ａの幅が、頂点から底辺に向かって０μｍから４μｍの範囲で連続的に変化するようにすることが好ましい。すなわち、突起部２０ａの形状は底辺の長さが４μｍ以下の三角形とすることが好ましい。
【００３６】
基部２０ｚの線分Ｌ２に沿った電位はほぼ一定であり、半導体領域２８近傍で電位（Ｖｒｅｓ−Ｖｔｈ）が印加されている。このため、線分Ｌ２上の電位は、（Ｖｒｅｓ−Ｖｔｈ）に近い値となる。基部２０ｚで発生した電荷及び、突起部２０ａから基部２０ｚに到達した電荷は、電位がほぼ一定の領域では、主として拡散しながら移動し、半導体領域２８近傍に到達するとドリフトによって移動する。
【００３７】
図３（ａ）は、図２（ａ）を９０度回転させた図である。図２と同じ部分には同じ符号が付されている。図３（ｂ）は図３（ａ）のＤ−Ｄ′線断面図である。Ｄ−Ｄ′線は突起部２０ｂの頂点を通る線分である。図３（ｃ）は図３（ｂ）のＥ−Ｅ′線に沿ったポテンシャル分布を示す図である。Ｅ−Ｅ′線に沿ったポテンシャルは、Ｐ＋＋型の半導体領域２８に係る距離Ｌ０の電位領域と、Ｐ＋＋型の半導体領域２８の端部から基部２０ｚに係る距離Ｌ４の電位領域と、突起部２０ｂに係る距離Ｌ３の電位領域と、の３つの領域に大別される。Ｐ＋＋型の半導体領域２８における距離Ｌ０の電位領域の電位は、（Ｖｒｅｓ−Ｖｔｈ）である。
【００３８】
線分Ｌ１上の電位と同様に、線分Ｌ３上の電位は、半導体領域２０、半導体領域２３、及び半導体領域２４により形成されるＰＮ接合の寸法等の条件により変化する。また、線分Ｌ３上における電位は突起部２０ｂの幅、すなわち、線分Ｌ３の各点におけるＤ−Ｄ′と垂直な方向の突起部２０ｂの長さによっても変化する。
【００３９】
また、線分Ｌ２上の電位と同様に、線分Ｌ４上の電位は、（Ｖｒｅｓ−Ｖｔｈ）に近い値となる。基部２０ｚで発生した電荷及び、突起部２０ｂから基部２０ｚに到達した電荷は、電位がほぼ一定の領域では、主として拡散しながら移動し、半導体領域２８近傍に到達するとドリフトによって移動する。
【００４０】
次に、突起部２０ａの軸長Ｌ１及び突起部２０ｂの軸長Ｌ３の関係、並びに基部２０ｚの外周と半導体領域２８までの距離である距離Ｌ２及び距離Ｌ４の関係を説明する。本実施形態においては、軸長Ｌ１は軸長Ｌ３より大きく、距離Ｌ２は距離Ｌ４よりも小さくする。すなわち、（Ｌ１＞Ｌ３）かつ（Ｌ２＜Ｌ４）の関係となるように突起部２０ａ、２０ｂ及び基部２０ｚの形状が設定される。なお、突起部２０ａと突起部２０ｂの軸長の大小関係が逆であってもよく、この場合、距離Ｌ２と距離Ｌ４の関係も逆になる。すなわち、この場合は、軸長Ｌ３は軸長Ｌ１より大きく、距離Ｌ２は距離Ｌ４よりも大きくする。すなわち、（Ｌ１＜Ｌ３）かつ（Ｌ２＞Ｌ４）の関係となるように突起部２０ａ、２０ｂ及び基部２０ｚの形状が設定される。
【００４１】
次に、突起部２０ａ、２０ｂ及び基部２０ｚを上述の形状とする理由について説明する。
【００４２】
上述のように、突起部２０ａ及び突起部２０ｂには空乏化すると基部２０ｚに向かう電位勾配が生じる。この状態でフォトダイオード１１に光が照射されると、半導体領域２３中に発生した電荷の大半は、拡散により電荷の発生箇所の近傍の半導体領域２０に移動する。突起部２０ａ及び突起部２０ｂに集められた電荷は電位勾配により、基部２０ｚへ移動する。
【００４３】
この電荷の移動においては、突起部２０ａ及び突起部２０ｂの軸長が長いほど収集電荷量が多い。そのため、例えば、距離Ｌ２と距離Ｌ４を同一に設定した場合、軸長が長い方の突起部における流入電荷量が多いため、電荷の半導体領域２８への収集に時間を要する。このような光電変換装置を用いて撮像を行うと、残像が発生する場合があり、画質劣化の要因となり得る。
【００４４】
本実施形態の光電変換装置においては、突起部２０ａの軸長Ｌ１が突起部２０ｂの軸長Ｌ３より大きい場合、距離Ｌ４を距離Ｌ２よりも小さく設定している。これにより、軸長が長い突起部２０ａにより集められた電荷の移動に要する時間が短縮される。一方、軸長が短い突起部２０ｂにおいては、軸長が短いため短時間に基部２０ｚへの電荷の移動が終了するので、距離Ｌ２が長く設定されていても影響が少ない。
【００４５】
以上の理由により、本実施形態に係る光電変換装置によれば、電荷の収集速度が向上し、撮影時の残像の発生が低減し得る。
【００４６】
本実施形態に係る光電変換装置は、基部２０ｚが空乏状態である。この領域内の電位は空乏化電圧でピンニングされるため、基部２０ｚでは電界によるドリフトよりも、拡散を主とした電荷輸送が行われる。そのため、距離Ｌ４を距離Ｌ２よりも大きくしたことによる影響が顕著となる。すなわち、本実施形態の構成は、基部２０ｚにおいて拡散を主とした電荷輸送が行われる場合により有用である。
【００４７】
また、本実施形態の構成は、フォトダイオード１１内における信号電荷の輸送距離が比較的長く電荷移動の遅延が生じやすい、１０μｍ角以上の大面積画素を有する固体撮像装置においてより有用である。
【００４８】
なお、本願発明者らは、本実施形態による上記内容に基づき、フォトダイオード１１の各部パラメータを設定することで、電荷の収集速度が向上した光電変換装置が得られることを確認した。
【００４９】
このように、本実施形態によれば、電荷の収集速度が向上された光電変換装置が提供され、撮影時の残像が低減し得る。
【００５０】
［第２実施形態］
本発明の第２実施形態による光電変換装置について、図４及び５を用いて説明する。なお、図４及び図５において、図１乃至図３に示す第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し、あるいは簡潔にする。
【００５１】
本実施形態による光電変換装置の読み出し及びリセット回路は第１実施形態と同様であるため説明を省略する。図４（ａ）は、フォトダイオード１１の平面レイアウトを示す平面図である。図４（ｂ）は、図４（ａ）のＡ−Ａ′線断面図である。図４（ｃ）は、図４（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。
【００５２】
図５（ａ）は、図４（ａ）を９０度回転させた図である。図４と同じ部分には同じ符号が付されている。図５（ｂ）は図５（ａ）のＤ−Ｄ′線断面図である。Ｄ−Ｄ′線は突起部２０ｂの頂点を通る線分である。図５（ｃ）は図５（ｂ）のＥ−Ｅ′線に沿ったポテンシャル分布を示す図である。
【００５３】
第２実施形態では、第１実施形態と異なり、基部２０ｚの一辺がフォトダイオード１１の外周部に配されたＮ＋＋型の半導体領域２５に沿って配置されている。すなわち、基部２０ｚはフォトダイオード１１の外周辺に近接している。この構成変更に伴って、突起部２０ａは２本から１本に減少している。
【００５４】
図１に示されているように、単位画素１０を構成するリセットＭＯＳトランジスタ１２、増幅ＭＯＳトランジスタ１３などの画素回路素子は、フォトダイオード１１に接続されている。そのため、実際の素子レイアウトにおいてもこれらの画素回路素子は、フォトダイオード１１の周囲に配置される。画素回路素子はフォトダイオード１１の電極２２と金属等の配線によって接続されている。
【００５５】
フォトダイオード１１で生成された電荷に応じて増幅ＭＯＳトランジスタ１３のゲートノードに印加される電圧は、増幅ＭＯＳトランジスタ１３のゲートノードの静電容量が小さいほど大きくなる。この静電容量は、フォトダイオード１１に形成されるＰＮ接合容量、フォトダイオード１１と増幅ＭＯＳトランジスタ１３のゲートとの間の配線容量、及びフォトダイオード１１とリセットＭＯＳトランジスタ１２のソースとの間の配線容量を含む。
【００５６】
本実施形態では、基部２０ｚの一辺が、フォトダイオード１１の外周辺に近接しているため、基部２０ｚ及び電極２２を画素回路素子により近い位置に配置することができる。これにより、フォトダイオード１１と増幅ＭＯＳトランジスタ１３のゲートとの間の配線及びフォトダイオード１１とリセットＭＯＳトランジスタ１２のソースとの間の配線を第１実施形態の構成と比べて短くすることができる。よって、これらの配線により生じる容量が低減し、増幅ＭＯＳトランジスタ１３のゲートノードの静電容量も低減する。そのため、生成された電荷量に対する増幅ＭＯＳトランジスタ１３のゲートノードに入力される電圧が大きくなり、光電変換装置の感度がより向上する。
【００５７】
本実施形態に係る光電変換装置は、第１実施形態の効果に加え、上述のように生成された電荷量に対する増幅ＭＯＳトランジスタ１３のゲートノードに入力される電圧が大きくなり、光電変換装置の感度がより向上する効果をさらに有する。
【００５８】
［第２実施形態の変形例］
第２実施形態の変形例に係る光電変換装置のフォトダイオードの平面レイアウトを図６（ａ）、図６（ｂ）及び図６（ｃ）に示す。各図は図５（ａ）に示された半導体領域２０の形状を変形したものであり、これら以外の各部の構成は上述の第２実施形態と同様である。
【００５９】
図６（ａ）は、基部２０ｚの角部を曲線にした変形例を示す図である。このように、基部２０ｚの形状は、第１又は第２実施形態のような長方形とは異なる形状であってもよい。基部２０ｚの形状は、この他にも例えば、多角形、円弧を含む形状であってもよく、これらを適宜組み合わせた形状であってもよい。
【００６０】
図６（ｂ）は、１つの突起部２０ａ、２つの突起部２０ｂに加えて２つの突起部２０ｃ（第３の突起部）をさらに含む変形例を示す図である。基部２０ｚの形状は、図６（ａ）の変形例と同様である。突起部２０ｃの底辺は突起部２０ａの底辺と突起部２０ｂの底辺の間に位置する。また、突起部２０ｃの軸の角度は、互いに垂直な角度で設けられた突起部２０ａの軸と突起部２０ｂとの軸の間の角度となっている。突起部２０ｃの軸長をＬ５、突起部２０ｃの底辺から半導体領域２８までの距離はＬ６である。
【００６１】
本変形例では、軸長Ｌ５は軸長Ｌ３より大きく、かつ軸長Ｌ１よりも小さくする。これに対し、距離Ｌ６は距離Ｌ２よりも大きく、かつ距離Ｌ４よりも小さくする。すなわち、（Ｌ１＞Ｌ５＞Ｌ３）、かつ（Ｌ２＜Ｌ６＜Ｌ４）の関係となるように突起部２０ａ、２０ｂ、２０ｃ及び基部２０ｚの形状が設定される。なお、第１実施形態でも述べたように軸長Ｌ１と軸長Ｌ３の大小関係が逆であってもよく、この場合、（Ｌ１＜Ｌ５＜Ｌ３）、かつ（Ｌ２＞Ｌ６＞Ｌ４）の関係となるように突起部２０ａ、２０ｂ、２０ｃ及び基部２０ｚの形状が設定される。
【００６２】
図６（ｃ）は、図６（ｂ）の突起部２０ｃの軸長及び底辺から半導体領域２８までの距離を突起部２０ａと同一とした変形例を示す図である。換言すると、本変形例は突起部２０ａの個数を１個から３個に増加させたものである。本変形例では、第１実施形態と同様に（Ｌ１＞Ｌ３）、かつ（Ｌ２＜Ｌ４）の関係となるように突起部２０ａ、２０ｂ、２０ｃ及び基部２０ｚの形状が設定される。なお、図６（ｃ）の構成は、図６（ｂ）の構成において、（Ｌ１＝Ｌ５＞Ｌ３）、かつ（Ｌ２＝Ｌ６＜Ｌ４）の関係となるように突起部２０ａ、２０ｂ、２０ｃ及び基部２０ｚの形状が設定されたものと言い換えることができる。
【００６３】
以上をまとめると、図６（ｂ）及び図６（ｃ）の変形例における突起部２０ａ、２０ｂ、２０ｃ及び基部２０ｚの形状は、（Ｌ１≧Ｌ５＞Ｌ３）、かつ（Ｌ２≦Ｌ６＜Ｌ４）又は、（Ｌ１≦Ｌ５＜Ｌ３）、かつ（Ｌ２≧Ｌ６＞Ｌ４）となるように設定される。
【００６４】
図６（ｂ）及び図６（ｃ）に示した変形例では、突起部が水平方向、垂直方向以外の角度にも配置されている。このような構成においても、突起部と基部の形状を上述のように設定することにより本発明を適用することができる。
【００６５】
フォトダイオード１１に入射される光量が大きい撮影条件において、発生した電荷量が多くなった場合、基部２０ｚに移動した多量の電荷により、基部２０ｚの電位が高くなる場合がある。これは、基部２０ｚの電荷濃度が高くなると、自己誘起により電位が高くなるためである。図６（ｂ）及び図６（ｃ）の変形例のように、突起部の個数が多く、基部２０ｚにおいて突起部の底辺が密集している場合、上述の要因により基部２０ｚの電位が上昇するため突起部からの電荷の移動が遅くなり、電荷の収集速度が制限され得る。また、これにより、残像の発生がより顕著になり得る。そのため、図６（ｂ）及び図６（ｃ）に示した変形例においては、本発明の効果がより顕著に現れ得る。
【００６６】
［第３実施形態］
本発明の第３実施形態による光電変換装置について、図７及び図８を用いて説明する。図７は、本実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。図８は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウトを示す図である。図１乃至図６に示す第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し、あるいは簡潔にする。
【００６７】
本実施形態による光電変換装置の画素は、図７に示すように、フォトダイオード１１のアノードと、リセットＭＯＳトランジスタ１２のソースと増幅ＭＯＳトランジスタ１３のゲートとの接続ノードとの間に、転送ＭＯＳトランジスタ１８をさらに有している。この画素は、第１実施形態に示したいわゆる直結型の画素ではなく、転送型の画素である。
【００６８】
転送ＭＯＳトランジスタ１８は、フォトダイオード１１のアノードにソースが接続され、リセットＭＯＳトランジスタ１２のソースと増幅ＭＯＳトランジスタ１３のゲートとの接続ノードにドレインが接続されている。転送ＭＯＳトランジスタ１８のゲートは転送ゲート信号線（不図示）に接続されており、選択信号φＴＸによって転送ＭＯＳトランジスタ１８の動作を制御できるようになっている。リセットＭＯＳトランジスタ１２のソース、増幅ＭＯＳトランジスタ１３のゲート及び転送ＭＯＳトランジスタ１８のドレインの接続ノードは、浮遊拡散領域６１を構成する。
【００６９】
転送ＭＯＳトランジスタ１８を所望のタイミングで動作することにより、フォトダイオード１１に蓄積していた電荷を増幅ＭＯＳトランジスタ１３のゲート側に一斉に読み出すことができる。リセット状態における画素信号と、信号電荷を一斉に転送した後の画素信号とを別々に読み出し、それらの出力の差分を取ることで、転送ＭＯＳトランジスタ１８以降の画素内読み出し回路のノイズ成分を取り除くことができる。
【００７０】
次に、本実施形態による光電変換装置におけるフォトダイオード１１の具体的構成について、図８を用いて説明する。図８は、フォトダイオード１１の平面レイアウトを示す平面図である。本実施形態における断面構造及び電位分布は、第２実施形態と同様のため、不図示とする。
【００７１】
第１及び第２実施形態と異なる点は、Ｐ＋＋型の半導体領域２８及び電極２２に換えて転送ＭＯＳトランジスタ１８のゲート電極６０が配置され、基部２０ｚは転送ＭＯＳトランジスタ１８を介してＰ＋＋型の浮遊拡散領域６１に接続されていることである。浮遊拡散領域６１は増幅ＭＯＳトランジスタ１３のゲートに接続されている。転送ＭＯＳトランジスタ１８がＯＮになるとフォトダイオード１１に蓄積されていた電荷が、浮遊拡散領域６１に転送され、電荷に応じた電圧が増幅ＭＯＳトランジスタ１３のドレインに出力される。
【００７２】
なお、第１及び第２実施形態で定義される突起部の底辺から電極２２までの距離は、第３実施形態においては突起部の接辺から転送ＭＯＳトランジスタ１８のゲート電極６０までの最短距離に対応する。また第３実施形態におけるＬ１、Ｌ２、Ｌ３、Ｌ４の大小関係は、第１及び第２実施形態と同様である。
【００７３】
このように、本実施形態によれば、第１実施形態又は第２実施形態の効果に加え、画素内読み出し回路に転送ＭＯＳトランジスタが追加されていることにより、よりノイズの少ない出力信号を得ることができる。
【００７４】
［第４実施形態］
本発明の第４実施形態による光電変換装置について、図９を用いて説明する。図１乃至図８に示す第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し、あるいは簡潔にする。図９（ａ）は、フォトダイオード１１の平面レイアウトを示す平面図である。図９（ｂ）は、図９（ａ）のＤ−Ｄ′線断面図である。図９（ｃ）は、図９（ｂ）のＥ−Ｅ′線に沿った部分のポテンシャル分布を示す図である。
【００７５】
本実施形態による光電変換装置は、Ｐ−型の半導体領域２１ａ（第４の半導体領域）がさらに設けられている点で第１乃至第３実施形態と異なる。半導体領域２１ａは平面視において、半導体領域２０と半導体領域２３の間に設けられている。半導体領域２１ａはＰ＋型の半導体領域２０よりも低濃度のＰ−型の半導体領域で形成される。このような構造を採用することで、Ｎ型の半導体領域２３とＰ−型の半導体領域２１ａとの境界にＰＮ接合によるポテンシャル段差が形成される。半導体領域２３で発生した電荷は、ポテンシャル段差の近傍に生じる電界によって、半導体領域２１ａに移動しやすくなる。その結果、電荷収集をより高速化することができる。したがって、本実施形態によれば、電荷の収集速度がより向上された光電変換装置が提供され、撮影時の残像がさらに低減し得る。
【００７６】
なお本実施形態では、半導体領域２３と半導体領域２１ａとのポテンシャル段差をＰＮ接合によって実現している。すなわち、半導体領域２３と半導体領域２１ａは異なる導電型となっている。しかしながら、半導体領域２３と半導体領域２１ａを不純物濃度の異なる同一の導電型としてもよい。この場合も不純物濃度差によるポテンシャル段差が形成される。
【００７７】
［第５実施形態］
本発明の第５実施形態による光電変換装置について、図１０を用いて説明する。図１乃至図９に示す第１乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略しあるいは簡潔にする。図１０（ａ）は、フォトダイオード１１の平面レイアウトを示す平面図である。図１０（ｂ）は、図１０（ａ）のＡ−Ａ′線断面図である。図１０（ｃ）は、図１０（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。
【００７８】
本実施形態は、突起部２０ａと突起部２０ｂが第１実施形態よりも細く形成されている。これにより、Ｂ−Ｂ′線上のポテンシャルは、突起部２０ａと基部２０ｚとの境界において段差を持つ。ポテンシャル段差が生じる原因は、突起部２０ａと基部２０ｚとの境界において急激に半導体領域２０の幅が太くなるためである。
【００７９】
このような構成にすることで、ポテンシャル段差の近傍に生じる電界によって、突起部２０ａから基部２０ｚへの電荷の輸送がより短時間となる。したがって、本実施形態によれば、電荷の収集速度がより向上された光電変換装置が提供され、撮影時の残像がさらに低減し得る。
【００８０】
［第６実施形態］
本発明の第６実施形態による撮像システムについて、図１１を用いて説明する。図１１は、本実施形態による撮像システムの構成を示す概略図である。
【００８１】
本実施形態による撮像システム２００は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星等に適用可能である。
【００８２】
撮像システム２００は、光電変換装置１００、レンズ２０２、絞り２０３、バリア２０１、信号処理部２０７、タイミング発生部２０８、全体制御・演算部２０９、メモリ部２１０、記録媒体制御Ｉ／Ｆ部２１１、外部Ｉ／Ｆ部２１３を有している。
【００８３】
レンズ２０２は、被写体の光学像を光電変換装置１００に結像させるためのものである。絞り２０３は、レンズ２０２を通った光量を可変するためのものである。バリア２０１は、レンズ２０２の保護のためのものである。光電変換装置１００は、先の実施形態で説明した光電変換装置であって、レンズ２０２により結像された光学像を画像データに変換するものである。
【００８４】
信号処理部２０７は、光電変換装置１００より出力された撮像データに各種の補正やデータを圧縮する処理を行う信号処理部である。画像データをＡＤ変換するためのＡＤ変換部は、光電変換装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。また、信号処理部２０７も、光電変換装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。タイミング発生部２０８は、光電変換装置１００及び信号処理部２０７に、各種タイミング信号を出力するためのものである。全体制御・演算部２０９は、撮像システムの全体を制御する全体制御部である。ここで、タイミング信号などは撮像システム２００の外部から入力されてもよく、撮像システムは少なくとも光電変換装置１００と、光電変換装置１００から出力された撮像信号を処理する信号処理部２０７とを有していればよい。
【００８５】
メモリ部２１０は、画像データを一時的に記憶するためのフレームメモリ部である。記録媒体制御Ｉ／Ｆ部２１１は、記録媒体２１２への記録、あるいは記録媒体２１２からの読み出しを行うためのインターフェース部である。記録媒体２１２は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部２１３は、外部コンピュータ等と通信するためのインターフェース部である。
【００８６】
このようにして、第１乃至第５実施形態による光電変換装置を適用した撮像システムを構成することにより、残像が低減された良質の画像を取得することができる。
【００８７】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【００８８】
例えば、第２乃至第５実施形態では、第１実施形態による光電変換装置を変形する例、又は付加的な構成を追加する例をそれぞれ示したが、第１乃至第５実施形態に示した構成を任意に２つ以上選択して組み合わせてもよい。
【００８９】
また、第６実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システムの一例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１１に示した構成に限定されるものではない。
【００９０】
上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
【符号の説明】
【００９１】
１１              フォトダイオード（光電変換素子）
２０              Ｐ＋型の半導体領域（第２の半導体領域）
２０ａ、２０ｂ    突起部
２０ｚ            基部
２３              Ｎ−型の半導体領域（第１の半導体領域）
２８              Ｐ＋＋型の半導体領域（第３の半導体領域）
３０              半導体基板
Ｌ１              第１の距離
Ｌ２              第２の距離
Ｌ３              第３の距離
Ｌ４              第４の距離
【図１】
2016152374.tif 000003
【図２】
2016152374.tif 000004
【図３】
2016152374.tif 000005
【図４】
2016152374.tif 000006
【図５】
2016152374.tif 000007
【図６】
2016152374.tif 000008
【図７】
2016152374.tif 000009
【図８】
2016152374.tif 000010
【図９】
2016152374.tif 000011
【図１０】
2016152374.tif 000012
【図１１】
2016152374.tif 000013