(57)【要約】【課題】本発明は、プローブカードに関し、より具体的には、スペーストランスフォーマ及びその製造方法、及びスペーストランスフォーマを含むプローブカードに関する。【解決手段】本発明によれば、スペーストランスフォーマが提供される。このスペーストランスフォーマは、それらの間に微細配線パターン層を介在して積層された複数のセラミック層で構成され、且つセラミック層のそれぞれはそれを貫通する複数の基準ビアを有するセラミック基板と、セラミック層のうちセラミック基板の上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に配置され、且つ最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーと、を含む。【選択図】図５
2016143885.tif 000002
【特許請求の範囲】
【請求項１】
それらの間に微細配線パターン層を介在して積層された複数のセラミック層で構成され、且つ前記複数のセラミック層のそれぞれはそれを貫通する複数の基準ビアを有するセラミック基板と、
前記複数のセラミック層のうち前記セラミック基板の第１面方向の最外部のセラミック層の前記複数の基準ビアのそれぞれに隣接する前記セラミック基板の外郭に配置され、且つ前記最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーと、
を含む、スペーストランスフォーマ。
【請求項２】
前記整列キーの深さは、前記セラミック層の厚さの２倍超、３倍未満である、請求項１に記載のスペーストランスフォーマ。
【請求項３】
前記整列キーを基準として前記セラミック基板を貫通する複数の貫通孔をさらに含む、請求項１または２に記載のスペーストランスフォーマ。
【請求項４】
前記整列キーを基準として前記セラミック基板の前記第１面方向の前記最外部のセラミック層の表面に配置されたパッド形成用整列キーをさらに含む、請求項１から３のいずれか１項に記載のスペーストランスフォーマ。
【請求項５】
前記セラミック基板は、円形又は多角形の平断面を有する、請求項１から４のいずれか１項に記載のスペーストランスフォーマ。
【請求項６】
前記セラミック基板は、１６角形又は２４角形の平断面を有する、請求項５に記載のスペーストランスフォーマ。
【請求項７】
それらの間に微細配線パターン層を介在して積層され、且つそれらのそれぞれはそれを貫通する複数の基準ビアを有する複数のセラミック層を焼成してセラミック基板を形成すること、及び
前記セラミック基板の第１面方向の最外部のセラミック層の前記複数の基準ビアのそれぞれに隣接する前記セラミック基板の外郭に前記最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーを形成することを含む、スペーストランスフォーマの製造方法。
【請求項８】
前記整列キーは、前記セラミック層の厚さの２倍超、３倍未満の深さを有するように形成される、請求項７に記載のスペーストランスフォーマの製造方法。
【請求項９】
前記整列キーを形成することにはレーザを用いる、請求項７または８に記載のスペーストランスフォーマの製造方法。
【請求項１０】
前記整列キーを基準として前記セラミック基板を貫通する複数の貫通孔を形成することをさらに含む、請求項７から９のいずれか１項に記載のスペーストランスフォーマの製造方法。
【請求項１１】
前記整列キーを基準として前記セラミック基板の前記第１面方向の前記最外部のセラミック層の表面にパッド形成用整列キーを形成することをさらに含む、請求項７から１０のいずれか１項に記載のスペーストランスフォーマの製造方法。
【請求項１２】
前記セラミック基板は、円形又は多角形の平断面を有するように形成される、請求項７から１１のいずれか１項に記載のスペーストランスフォーマの製造方法。
【請求項１３】
前記セラミック基板は、１６角形又は２４角形の平断面を有するように形成される、請求項１１または１２に記載のスペーストランスフォーマの製造方法。
【請求項１４】
請求項１から６のいずれか１項に記載のスペーストランスフォーマと、
前記スペーストランスフォーマの前記セラミック基板の前記第１面方向の前記最外部のセラミック層の表面に備えられたパッドと電気的に連結される回路基板と、
前記セラミック基板の第１面に対向する第２面に前記セラミック基板の前記微細配線パターン層と電気的に連結される探針と、
前記回路基板と前記スペーストランスフォーマを貫通して前記回路基板と前記スペーストランスフォーマを整列するガイドピンと、
を含む、プローブカード。
【請求項１５】
前記スペーストランスフォーマの前記整列キーの深さは、前記セラミック層の厚さの２倍超、３倍未満である、請求項１４に記載のプローブカード。
【請求項１６】
前記スペーストランスフォーマと前記回路基板の間の電気的連結は、ポゴピンによってなされる、請求項１４または１５に記載のプローブカード。
【請求項１７】
前記ガイドピンは、
前記回路基板に形成された複数の第１の貫通孔と、
前記整列キーを基準として前記セラミック基板を貫通する前記スペーストランスフォーマの複数の第２の貫通孔を介して前記回路基板と前記スペーストランスフォーマを整列する、請求項１４から１６のいずれか１項に記載のプローブカード。
【請求項１８】
前記回路基板に前記スペーストランスフォーマを固定するための支持体をさらに含む、請求項１４から１７のいずれか１項に記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカードに関し、より具体的には、スペーストランスフォーマ及びその製造方法、及びスペーストランスフォーマを含むプローブカードに関する。
【背景技術】
【０００２】
探針（ｐｒｏｂｅ）は、微細電子素子（例えば、半導体素子）の電気的特性を測定するための機械装置である。通常、半導体素子は、外部の電子素子との相互の信号伝達のためにその表面に形成されるパッド（ｐａｄ）を備える。即ち、半導体素子は、その表面に形成されたパッドを介して電気的信号の入力を受けて所定の動作を行った後、処理した結果を再度パッドを介して外部の電子素子に伝達する。この際、探針は、プローブカード（ｐｒｏｂｅ  ｃａｒｄ）の印刷回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）上に配列されて半導体素子のパッドに物理的に接触することにより、外部の電子素子との信号伝達のための電気的経路を形成する。
【０００３】
プローブカードは、通常、探針の種類によって、針型（ｎｅｅｄｌｅ  ｔｙｐｅ）、垂直型（ｖｅｒｔｉｃａｌ  ｔｙｐｅ）又はカンチレバー型（ｃａｎｔｉｌｅｖｅｒ  ｔｙｐｅ）などに区分されることができる。針型プローブカードは、探針の復元特性がよくないため、繰り返し使用する場合には水平度の低下や位置ずれが生じるという短所がある。また、針型プローブカードは、探針のサイズ自体が大きいため、高集積化した半導体素子の検査（ｔｅｓｔ）には適さないという短所がある。垂直型プローブカードは、探針自体のサイズが小さく探針間の間隔が狭いため、高集積化した半導体素子の検査に適する。しかしながら、探針が半導体素子のパッドに接触するときに印加される力の方向が探針の長さ方向であることから、垂直型プローブカードにも復元力の不足による変形の問題が同様に発生する。
【０００４】
これとは異なり、通常のカンチレバー型プローブカードは、半導体素子のパッドとの接触のためのチップ（ｔｉｐ）がカンチレバー型のビーム部（ｂｅａｍ  ｐｏｒｔｉｏｎ）の端に付着される。ビーム部は、半導体素子のパッドの上部面に平行に印刷回路基板に付着される。これにより、カンチレバー型プローブカードの探針（実質的にはチップ）が半導体素子のパッドに接触するときに印加される力の方向がビーム部の長さ方向に垂直になる。カンチレバー型プローブカードのこのような構造は、極大化した復元力を提供する。
【０００５】
高集積化した半導体素子に対する検査工程に適うためには、半導体素子に接続される探針が微細ピッチ（ｐｉｔｃｈ）を有さなければならない。このために、探針のピッチと印刷回路基板のパッドのピッチとの差を補償する、いわゆる、スペーストランスフォーマ（Ｓｐａｃｅ  ＴｒａｎｓＦｏｒｍｅｒ：ＳＴＦ）が必須とされている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、プローブカードを製造するための工程で回路基板との位置精度を高くすることができるスペーストランスフォーマを提供することにある。
【０００７】
本発明の他の目的は、プローブカードを製造するための工程で回路基板との位置精度を高くすることができるスペーストランスフォーマの製造方法を提供することにある。
【０００８】
本発明のさらに他の目的は、回路基板とスペーストランスフォーマの間の位置精度が高いプローブカードを提供することにある。
【０００９】
なお、本発明の目的は上述した目的に制限されず、上述していない他の目的は以下の記載から当業者に明確に理解されることができる。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明は、スペーストランスフォーマを提供する。このスペーストランスフォーマは、それらの間に微細配線パターン層を介在して積層された複数のセラミック層で構成され、且つセラミック層のそれぞれはそれを貫通する複数の基準ビアを有するセラミック基板と、セラミック層のうちセラミック基板の上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に配置され、且つ最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーと、を含むことができる。
【００１１】
整列キーの深さは、セラミック層の厚さの２倍超、３倍未満であればよい。
【００１２】
整列キーを基準としてセラミック基板を貫通する複数の貫通孔をさらに含むことができる。整列キーを基準としてセラミック基板の上部面方向の最外部のセラミック層の表面に配置されたパッド形成用整列キーをさらに含むことができる。
【００１３】
セラミック基板は、円形又は多角形の平断面を有することができる。セラミック基板は、１６角形又は２４角形の平断面を有することができる。
【００１４】
また、上記の他の目的を達成するために、本発明は、スペーストランスフォーマの製造方法を提供する。この方法は、それらの間に微細配線パターン層を介在して積層され、且つそれらのそれぞれはそれを貫通する複数の基準ビアを有する複数のセラミック層を焼成してセラミック基板を形成すること、及びセラミック基板の上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーを形成することを含むことができる。
【００１５】
整列キーは、セラミック層の厚さの２倍超、３倍未満の深さを有するように形成されることができる。整列キーを形成することにはレーザを用いることができる。
【００１６】
この方法は、整列キーを基準としてセラミック基板を貫通する複数の貫通孔を形成することをさらに含むことができる。この方法は、整列キーを基準としてセラミック基板の上部面方向の最外部のセラミック層の表面にパッド形成用整列キーを形成することをさらに含むことができる。
【００１７】
セラミック基板は、円形又は多角形の平断面を有するように形成されることができる。セラミック基板は、１６角形又は２４角形の平断面を有するように形成されることができる。
【００１８】
また、上記のさらに他の目的を達成するために、本発明は、プローブカードを提供する。このプローブカードは、前述したスペーストランスフォーマと、スペーストランスフォーマのセラミック基板の上部面方向の最外部のセラミック層の表面に備えられたパッドと電気的に連結される回路基板と、セラミック基板の上部面に対向する下部面にセラミック基板の微細配線パターン層と電気的に連結される探針と、回路基板とスペーストランスフォーマを貫通して回路基板とスペーストランスフォーマを整列するガイドピンと、を含むことができる。
【００１９】
スペーストランスフォーマの整列キーの深さは、セラミック層の厚さの２倍超、３倍未満であればよい。
【００２０】
スペーストランスフォーマと回路基板の間の電気的連結は、ポゴピンによってなされることができる。
【００２１】
ガイドピンは、回路基板に形成された複数の第１の貫通孔、及び整列キーを基準としてセラミック基板を貫通するスペーストランスフォーマの複数の第２の貫通孔を介して回路基板とスペーストランスフォーマを整列することができる。
【００２２】
プローブカードは、回路基板にスペーストランスフォーマを固定するための支持体をさらに含むことができる。
【発明の効果】
【００２３】
上述したように、本発明の課題を解決するための手段によれば、スペーストランスフォーマが、セラミック層のうち上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に配置され、且つ最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーを含むことにより、貫通孔及びパッド形成用整列キーが同一の整列キーを基準として備えられることができる。これにより、回路基板との位置精度を高くすることができるスペーストランスフォーマが提供されることができる。
【００２４】
また、本発明の課題を解決するための手段によれば、スペーストランスフォーマのセラミック層のうち上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーが形成されることにより、貫通孔及びパッド形成用整列キーが同一の整列キーを基準として形成されることができる。これにより、回路基板との位置精度を高くすることができるスペーストランスフォーマの製造方法が提供されることができる。
【００２５】
さらに、本発明の課題を解決するための手段によれば、スペーストランスフォーマが、セラミック層のうち上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に配置され、且つ最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーを含むことにより、貫通孔及びパッド形成用整列キーが同一の整列キーを基準として備えられることができる。これにより、回路基板とスペーストランスフォーマの間の位置精度が高いプローブカードが提供されることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例によるプローブカードを含む半導体素子検査装置を説明するための概略的な構成図である。
【図２】本発明の実施例によるプローブカードの一構成及びその製造方法を説明するための平面図である。
【図３】本発明の実施例によるプローブカードの一構成及びその製造方法を説明するための平面図である。
【図４】本発明の実施例によるプローブカードの一構成及びその製造方法を説明するための平面図である。
【図５】本発明の実施例によるプローブカードの一構成及びその製造方法を説明するための断面図である。
【発明を実施するための形態】
【００２７】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２８】
図１は、本発明の実施例によるプローブカードを含む半導体素子検査装置を説明するための概略的な構成図である。
【００２９】
図１を参照すると、半導体素子検査装置は、複数の半導体素子が形成されたウエハ（ｗａｆｅｒ）Ｗに対する電気的な特性を検査するためのものであればよい。
【００３０】
半導体素子検査装置は、プローブカード１００及び検査器（ｔｅｓｔｅｒ）２００で構成される。プローブカード１００は、回路基板１１０、スペーストランスフォーマ１２０、探針１３０、ガイドピン（ｇｕｉｄｅ  ｐｉｎ）１４０及び支持体１５０で構成されることができる。
【００３１】
検査器２００は、プローブカード１００と電気的に連結されることができる。図示のように、検査器２００は、プローブカード１００の回路基板１１０と電気的に連結されることができる。検査器２００は、チャック３００上に置かれたウエハＷを検査するための検査信号をプローブカード１００の回路基板１１０に伝達し、伝達された検査信号から生成された信号に基づいて検査結果を判断することができる。
【００３２】
回路基板１１０は、印刷回路基板であればよいが、これに限定されない。即ち、回路基板１１０は、検査器２００から受信した検査信号をスペーストランスフォーマ１２０に伝達し、また、スペーストランスフォーマ１２０から受信した結果信号を検査器２００に伝達する内部配線を含む配線基板であればよい。回路基板１１０は、円形の平断面を有することができるが、これに限定されない。即ち、検査しようとする半導体素子が形成されたウエハＷの形状又は検査しようとする半導体素子の配置構造によって別の形状の平断面を有することができる。
【００３３】
スペーストランスフォーマ１２０は、回路基板１１０のポゴピン（ｐｏｇｏｐｉｎ）１１５を介して回路基板１１０と電気的に連結されることができる。即ち、回路基板１１０のポゴピン１１５がスペーストランスフォーマ１２０の上部面に備えられたパッドと物理的に接触することにより、回路基板１１０とスペーストランスフォーマ１２０とが電気的に連結されることができる。したがって、スペーストランスフォーマ１２０は、回路基板１１０から受信した検査信号を探針１３０に伝達し、また、探針１３０から受信した結果信号を回路基板１１０に伝達することができる。
【００３４】
スペーストランスフォーマ１２０は、回路基板１１０のパッドのピッチとウエハＷに形成された半導体素子のパッドのピッチとの差を補償するためのものであればよい。ウエハＷに形成された半導体素子のパッドのピッチが回路基板１１０のパッドのピッチより狭いため、スペーストランスフォーマ１２０は、ウエハＷに形成された半導体素子のパッドのピッチに合うように微細配線パターン（ｐａｔｔｅｒｎ）層で構成された内部回路を有するように設計されることができる。例えば、スペーストランスフォーマ１２０は、セラミック基板、微細配線パターン層、ビア（ｖｉａ）及びパッドを含むことができる。
【００３５】
スペーストランスフォーマ１２０は、それらの間に微細配線パターン層を介在して積層された複数のセラミック層（図５の１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅ参照）で構成されることができる。スペーストランスフォーマ１２０に関する詳細な内容については、以下の図２〜図５を参照して再度説明する。
【００３６】
探針１３０は、スペーストランスフォーマ１２０の上部面に対向する下部面に電気的に連結されることができる。即ち、探針１３０は、スペーストランスフォーマ１２０の下部面のパッドと物理的に接触して、スペーストランスフォーマ１２０の内部の微細配線パターン層に電気的に連結されることができる。即ち、探針１３０は、スペーストランスフォーマ１２０を介して回路基板１１０と電気的に連結されることができる。したがって、探針１３０は、スペーストランスフォーマ１２０から受信した検査信号を、ウエハＷに形成された半導体素子のパッドに伝達し、また、ウエハＷに形成された半導体素子のパッドから受信した結果信号をスペーストランスフォーマ１２０に伝達することができる。探針１３０は、針型、垂直型又はカンチレバー型を含むことができる。好ましくは、本発明の実施例による探針１３０は、微細電子機械システム（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ：ＭＥＭＳ）のカンチレバー型であればよい。
【００３７】
ガイドピン１４０は、回路基板１１０とスペーストランスフォーマ１２０を貫通して回路基板１１０とスペーストランスフォーマ１２０を整列することができる。即ち、ガイドピン１４０は、回路基板１１０のポゴピン１１５とスペーストランスフォーマ１２０の上部面に備えられたパッドとの物理的な接触位置を整列するためのものであればよい。ガイドピン１４０は、回路基板１１０に形成された複数の第１の貫通孔及びスペーストランスフォーマ１２０に形成された複数の第２の貫通孔（図３又は図４の１２８参照）に挿入されて回路基板１１０とスペーストランスフォーマ１２０を整列することができる。
【００３８】
支持体１５０は、回路基板１１０にスペーストランスフォーマ１２０を固定するためのものであればよい。即ち、スペーストランスフォーマ１２０が回路基板１１０に支持体１５０を介して固定されることにより、一体化したプローブカード１００が提供されることができる。
【００３９】
図２〜４は、本発明の実施例によるプローブカードの一構成及びその製造方法を説明するための平面図であり、図５は、本発明の実施例によるプローブカードの一構成及びその製造方法を説明するための断面図である。
【００４０】
図２〜図５を参照すると、スペーストランスフォーマ１２０は、それらの間に微細配線パターン層（図１参照）を介在して積層された複数のセラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅで構成されることができる。セラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅのそれぞれは、それを貫通する複数の基準ビア１２４ａ、１２４ｂ、１２４ｃ、１２４ｄ又は１２４ｅを有することができる。図示されてはいないが、セラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅのそれぞれは、それらの間に介在された隣接する微細配線パターン層を電気的に連結するために、それを貫通する少なくとも一つ以上のビア（図１参照）を含むことができる。ここで、上記セラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅの内部に微細配線パターン層が備えられた構造物をセラミック基板という。セラミック基板は、それらの間に微細配線パターン層を介在して積層され、且つそれらのそれぞれはそれを貫通する複数の基準ビア１２４ａ、１２４ｂ、１２４ｃ、１２４ｄ及び１２４ｅを有する複数のセラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅを焼成して形成されることができる。セラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅは、セラミック物質を含むことができるが、これに限定されない。
【００４１】
スペーストランスフォーマ１２０は、セラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ及び１２２ｅのうちセラミック基板の上部面方向の最外部のセラミック層１２２ａの基準ビア１２４ａのそれぞれに隣接するセラミック基板の外郭に配置され、且つ最外部のセラミック層１２２ａを貫通しながら次のセラミック層１２２ｂに一部伸びる整列キー（ａｌｉｇｎ  ｋｅｙ）１２６を含むことができる。整列キー１２６の深さは、セラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ又は１２２ｅの厚さの２倍超、３倍未満であればよい。即ち、整列キー１２６は、次のセラミック層１２２ｂを完全に貫通することができない深さを有することができる。したがって、上記整列キー１２６の形成による次のセラミック層１２２ｂの基準ビア１２４ｂとの短絡（ｓｈｏｒｔ）が防止されることができる。整列キー１２６は、レーザ（ｌａｓｅｒ）を用いて形成されることができる。
【００４２】
整列キー１２６を形成した後、セラミック基板の外郭を加工することができる。セラミック基板が円形又は多角形の平断面を有するようにセラミック基板の外郭が加工されることができる。好ましくは、本発明の実施例によるセラミック基板が１６角形又は２４角形の平断面を有するようにセラミック基板の外郭が加工されることができる。
【００４３】
スペーストランスフォーマ１２０は、整列キー１２６を基準としてセラミック基板を貫通する複数の貫通孔１２８を含むことができる。貫通孔１２８は、ガイドピン（図１の１４０参照）が挿入される空間であればよい。貫通孔１２８は、レーザを用いて形成されるか、又はドリリング（ｄｒｉｌｌｉｎｇ）によって形成されることができるが、これに限定されない。
【００４４】
スペーストランスフォーマ１２０は、整列キー１２６を基準としてセラミック基板の上部面方向の最外部のセラミック層１２２ａの表面に配置されたパッド形成用整列キー１２９を含むことができる。パッド形成用整列キー１２９は、回路基板（図１の１１０参照）のポゴピン（図１の１１５参照）と物理的に接触して回路基板とスペーストランスフォーマ１２０とが電気的に連結されるようにするパッド（図１参照）をセラミック基板の上部面方向の最外部のセラミック層１２２ａの表面に形成するためのものであればよい。
【００４５】
したがって、セラミック層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ又は１２２ｅの間の整列不良が発生しても、貫通孔１２８及びパッド形成用整列キー１２９が同一の整列キー１２６を基準として形成されるため、回路基板のポゴピンとスペーストランスフォーマ１２０の最外部のセラミック層１２２ａの表面に形成されたパッドの間の位置精度を向上することができる。即ち、回路基板とスペーストランスフォーマ１２０はガイドピンによって整列され、貫通孔１２８及びパッド形成用整列キー１２９は一体化した基準である整列キー１２６によって形成されるため、回路基板のポゴピンとスペーストランスフォーマ１２０の最外部のセラミック層１２２ａの表面に形成されたパッドの間のオープン（ｏｐｅｎ）を防止できる位置精度が確保されることができる。
【００４６】
本発明の実施例によるスペーストランスフォーマは、セラミック層のうち上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に配置され、且つ最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーを含むことにより、貫通孔及びパッド形成用整列キーが同一の整列キーを基準として備えられることができる。これにより、回路基板との位置精度を高くすることができるスペーストランスフォーマが提供されることができる。
【００４７】
また、本発明の実施例による方法で製造されたスペーストランスフォーマは、セラミック層のうち上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーが形成されることにより、貫通孔及びパッド形成用整列キーが同一の整列キーを基準として形成されることができる。これにより、回路基板との位置精度を高くすることができるスペーストランスフォーマの製造方法が提供されることができる。
【００４８】
また、本発明の実施例によるプローブカードは、スペーストランスフォーマが、セラミック層のうち上部面方向の最外部のセラミック層の基準ビアのそれぞれに隣接するセラミック基板の外郭に配置され、且つ最外部のセラミック層を貫通しながら次のセラミック層に一部伸びる整列キーを含むことにより、貫通孔及びパッド形成用整列キーが同一の整列キーを基準として備えられることができる。これにより、回路基板とスペーストランスフォーマの間の位置精度が高いプローブカードが提供されることができる。
【００４９】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００５０】
１００  プローブカード
１１０  回路基板
１１５  ポゴピン
１２０  スペーストランスフォーマ
１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ、１２２ｅ  セラミック層
１２４ａ、１２４ｂ、１２４ｃ、１２４ｄ、１２４ｅ  基準ビア
１２６  整列キー
１２８  貫通孔
１２９  パッド形成用整列キー
１３０  探針
１４０  ガイドピン
１５０  支持体
２００  検査器
３００  チャック
Ｗ  ウエハ
【図１】
2016143885.tif 000003
【図２】
2016143885.tif 000004
【図３】
2016143885.tif 000005
【図４】
2016143885.tif 000006
【図５】
2016143885.tif 000007