(57)【要約】【課題】  軽負荷でゼロボルトスイッチングを実現でき、重負荷時に転流重なり期間を短くして、広範な負荷変動および入力変動に対しゼロボルトスイッチングを機能させ、最大伝送電力を向上させることができるスイッチング回路および前記スイッチング回路を使用したＤＣ−ＤＣコンバータを提供する。【解決手段】  入力直流電源部と、蓄積エネルギーを容量とやり取りするインダクタと、前記インダクタに与えられる入力電流のオン・オフならびに電流の向きを切り替えるスイッチング素子を有し、前記インダクタが電流が増加するにしたがってインダクタンスが低下する変動インダクタが設けられている。その結果、重負荷動作時に、転流重なり期間Ｔｃｏを短くすることが可能になる。【選択図】図１０
2016067187.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換部が、容量と、前記容量との間で蓄積エネルギーを授受するインダクタと、前記インダクタに流れる電流のオン・オフならびにオン・オフ毎に電流の向きを切替えるスイッチング素子とを含んでおり、
エネルギーを蓄積する前記インダクタが１つまたは複数設けられており、少なくとも１つの前記インダクタが、前記電流が増加するにしたがってインダクタンスが低下する変動インダクタで構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記変動インダクタが共振回路の共振インダクタとして機能する請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記共振インダクタは、前記変動インダクタと、トランスのリーケージインダクタンスとで構成され、もしくはこれらを含んでいる請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記スイッチング素子がフルブリッジ回路を構成しており、それぞれのスイッチ素子がフェーズシフト制御で動作する請求項１ないし３のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記変動インダクタは、前記インダクタに流れる電流がゼロのときの初期インダクタンスをＬ０とし、前記インダクタに流れる電流が定格電流のときのインダクタンスをＬｍとしたときに、（Ｌ０−Ｌｍ）／Ｌ０で求められるインダクタンス変化率ＤＬが、４％以上で３１％以下である請求項１ないし４のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記変動インダクタを用いたときに、ゼロボルトスイッチング動作で電力を伝送する前記トランスにおいて、電力の変換ができない転流重なり期間をＴｃｏとし、電流変化によってインダクタンスが変化しない比較インダクタを用いたときの前記転流重なり期間をＴｃｏ＝０としたときに、
{（Ｔｃｏ＝０）−Ｔｃｏ}／（Ｔｃｏ＝０）で表されるＴｃｏ改善指数Ｄｔが、２．４４％以上で４１．４６％以下である請求項５記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記比較インダクタに前記定格電流が流れたときのコアロスをＰｃ０、前記変動インダクタに前記定格電流が流れたときのコアロスをＰｃとし、
Ｐｃ０／（Ｐｃ−Ｐｃ０）で求められるコアロス増加抑制指数を（１／ＤＰｃ）とし、前記コアロス増加抑制指数（１／ＤＰｃ）と前記Ｔｃｏ改善指数Ｄｔとの積（１／ＤＰｃ）×Ｄｔを回路性能指数Ｆｚとしたときに、前記回路性能指数Ｆｚが０．１６以上で０．６９以下である請求項５または６記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路を使用するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図１１は、従来の絶縁機能を有するＤＣ−ＤＣコンバータの回路図である。この種のＤＣ−ＤＣコンバータは、例えば以下の非特許文献１などに記載されている。
【０００３】
このＤＣ−ＤＣコンバータは、直流電力を交流に電力変換し、変圧器で前記交流電力を変圧し、さらに整流回路によって直流電力に変換して出力する装置である。図１１に示す従来例では、直流を交流に変換するためにフルブリッジ回路が用いられている。このフルブリッジ回路は、スイッチング素子ＳａとＳｂが直列に接続され、スイッチング素子ＳｃとＳｄが直列に接続されている。その動作は、スイッチング素子Ｓａとスイッチング素子Ｓｄとが組を成し、スイッチング素子Ｓｂとスイッチング素子Ｓｃとが組を成し、２つの組のスイッチング素子が交互にオン・オフ動作する。
【０００４】
この場合に、例えば非特許文献１の第６７頁の図３に記載されているように、スイッチング素子Ｓａとスイッチング素子Ｓｄがターンオンするときの時間Ｔｏｎと位相を一致させ、スイッチング素子Ｓｂとスイッチング素子Ｓｃがターンオンするときの時間Ｔｏｎと位相を一致させると、このときの出力電圧は、スイッチング周期Ｔに対するターンオン時間Ｔｏｎの比率で制御できるようになる。しかし、このようなスイッチング制御を行うと、それぞれのスイッチング素子のオン・オフ動作時にハードスイッチングとなって、大きなスイッチング損失が発生し、変換効率が低下する問題がある。
【０００５】
そこで、例えば非特許文献１の第６７頁の図６に記載のものは、スイッチング素子Ｓａとスイッチング素子Ｓｄがターンオンするときの位相を互いにずらし、スイッチング素子Ｓｂとスイッチング素子Ｓｃがターンオンするときの位相を互いにずらすいわゆるフェーズシフト制御を行って、各スイッチング素子の寄生容量（両端容量）Ｃａ，Ｃｂ，Ｃｃ，Ｃｄとトランス１次巻き線の漏れインダクタンスＬ1k１との共振に基づき、各スイッチ素子の両端電圧が０Ｖになったところでスイッチがターンオンするゼロボルトスイッチング（ＺＶＳ）を行っている。この制御により、スイッチングエッジでの電流と電圧のクロス時間を減らすことができ、スイッチング損失を低減させることができる。
【０００６】
このとき、スイッチング素子ＳａとＳｄがターンオンしている状態から、スイッチング素子Ｓｄをターンオフすると、漏れインダクタンスＬ1k１が電流を保持しようとし、このインダクタで保持されていた電流が、寄生容量ＣｄとＣｃを充放電するため、スイッチング素子Ｓｄの両端電圧Ｖｄが急激に入力電圧Ｖｉｎまで上昇できず、同様に、スイッチング素子Ｓｃの両端電圧ＶｃがＶｉｎから０Ｖまで遅れを持って下がった後にスイッチング素子Ｓｃがターンオンして、ＺＶＳ動作、いわゆるソフトスイッチングになる。このように、スイッチング素子の両端寄生容量とインダクタンスＬ1kとの共振、すなわちインダクタ蓄積エネルギーの容量とのやり取りによりＺＶＳ動作が行われる。
【０００７】
このため、フェーズシフトＺＶＳ方式のフルブリッジ回路では、二次側への供給電力が少ない軽負荷時には回路に流れる電流が小さいためインダクタンスの大きな１次共振インダクタが必要となる。一方で、二次側への供給電力が多い重負荷時動作時には、回路に流れる電流が大きいため、１次共振インダクタンスが小さくとも良いことになる。これは、ＺＶＳ動作のためのインダクタ蓄積エネルギーは電流が大きいために、インダクタンスが小さくともスイッチング素子の両端寄生容量との共振が可能となるからである。この場合
は、むしろ、インダクタンスが小さい場合の方が、共振遅延時間が短くなり、二次側への電力伝送の待ち時間を減らすことが可能になる。この共振遅延時間は、転流重なり期間と呼ばれ、電源の最大出力電圧を低下させることになる。
【０００８】
そこで、以下の特許文献１に記載されたＤＣ−ＤＣコンバータでは、前記課題の解決のために、トランスの一次側巻き線の漏れインダクタンスに外付けインダクタンスが直列に接続されている。この外付けインダクタンスに、外付けスイッチが並列に接続されており、この外付けスイッチが、コントロール回路に設けられた切り換え信号発生部によって切替えられるようになっている。
【０００９】
軽負荷駆動時には、前記外付けスイッチをオフにすることで、漏れインダクタンスと外付けインダクタンスとの総和となる大きなインダクタンスが作用するようにしてＺＶＳ動作を実現し、重負荷駆動時には、前記外付けスイッチをオフにし、インダクタンスを小さな洩れインダクタンスの値のみとして、最大出力電圧の低下を抑制している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−２６０９２８号公報
【非特許文献】
【００１１】
【非特許文献１】グリーンエレクトロニクスＮｏ．１  高効率・低雑音の電源回路設計（ＣＱ出版株式会社  ２０１０年４月１日発行）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１に記載されたＤＣ−ＤＣコンバータでは、外付けスイッチを切替えるために、一次側巻き線に流れる電流を検知して重負荷動作であるのか軽負荷動作であるのかを判別する検知部が必要になる。また、重負荷動作状態と軽負荷動作状態との境界部では、外付けスイッチが頻繁に断続する現象が生じ、その対策が別途必要となる。したがって、回路構成がきわめて複雑になる。
【００１３】
本発明は上記従来の課題を解決するものであり、特に複雑な回路手段を必要とすることなく、軽負荷動作時でのＺＶＳ動作を可能とし、重負荷動作時に、最大出力電圧の低下を抑制することができるＤＣ−ＤＣコンバータを提供することを目的としている。
【課題を解決するための手段】
【００１４】
本発明は、電圧変換部が、容量と、前記容量との間で蓄積エネルギーを授受するインダクタと、前記インダクタに流れる電流のオン・オフならびにオン・オフ毎に電流の向きを切替えるスイッチング素子とを含んでおり、
エネルギーを蓄積する前記インダクタが１つまたは複数設けられており、少なくとも１つの前記インダクタが、前記電流が増加するにしたがってインダクタンスが低下する変動インダクタで構成されていることを特徴とする
ものである。
【００１５】
本発明のＤＣ−ＤＣコンバータは、前記変動インダクタが共振回路の共振インダクタとして機能するものである。
【００１６】
また、前記共振インダクタは、前記変動インダクタと、トランスのリーケージインダクタンスとで構成され、もしくはこれらを含んでいるものとして構成できる。
【００１７】
本発明のＤＣ−ＤＣコンバータは、前記スイッチング素子がフルブリッジ回路を構成しており、それぞれのスイッチ素子がフェーズシフト制御で動作するものである。
【００１８】
本発明のＤＣ−ＤＣコンバータでは、前記変動インダクタは、前記インダクタに流れる電流がゼロのときの初期インダクタンスをＬ０とし、前記インダクタに流れる電流が定格電流のときのインダクタンスをＬｍとしたときに、（Ｌ０−Ｌｍ）／Ｌ０で求められるインダクタンス変化率ＤＬが、４％以上で３１％以下であることが好ましい。
【００１９】
また、前記変動インダクタを用いたときに、ゼロボルトスイッチング動作で電力を伝送する前記トランスにおいて、電力の変換ができない転流重なり期間をＴｃｏとし、電流変化によってインダクタンスが変化しない比較インダクタを用いたときの前記転流重なり期間をＴｃｏ＝０としたときに、
{（Ｔｃｏ＝０）−Ｔｃｏ}／（Ｔｃｏ＝０）で表されるＴｃｏ改善指数Ｄｔが、２．４４％以上で４１．４６％以下であることが好ましい。
【００２０】
さらに、前記比較インダクタに前記定格電流が流れたときのコアロスをＰｃ０、前記変動インダクタに前記定格電流が流れたときのコアロスをＰｃとし、
Ｐｃ０／（Ｐｃ−Ｐｃ０）で求められるコアロス増加抑制指数を（１／ＤＰｃ）とし、前記コアロス増加抑制指数（１／ＤＰｃ）と前記Ｔｃｏ改善指数Ｄｔとの積（１／ＤＰｃ）×Ｄｔを回路性能指数Ｆｚとしたときに、前記回路性能指数Ｆｚが０．１６以上で０．６９以下であることが好ましい。
【発明の効果】
【００２１】
本発明のＤＣ−ＤＣコンバータは、軽負荷動作時でのゼロボルトスイッチング動作を可能にするとともに、転流重なり期間Ｔｃｏを短縮することを可能にして、最大伝送電力を向上させることができる。
【００２２】
また、本発明によれば、回路上の容量とインダクタのエネルギー授受のあるスイッチング回路において、出力電圧を瞬時に変更するなど、ＤＣ−ＤＣコンバータの制御応答速度を高速化することにも利用できる。スイッチング電源の電圧調整の高速応答性を改良することで、電圧安定の待ち時間を減ずるなどの効果も奏するようになる。
【図面の簡単な説明】
【００２３】
【図１】本発明のスイッチング回路を使用した絶縁型のＤＣ−ＤＣコンバータの実施の形態を示す回路図
【図２】変動インダクタＬｐの構造の一例を示す説明図、
【図３Ａ】インダクタ１の電流値に対するインダクタンスの変動特性を示す線図、
【図３Ｂ】インダクタ２の電流値に対するインダクタンスの変動特性を示す線図、
【図３Ｃ】インダクタ３の電流値に対するインダクタンスの変動特性を示す線図、
【図３Ｄ】インダクタ４の電流値に対するインダクタンスの変動特性を示す線図、
【図３Ｅ】インダクタ５の電流値に対するインダクタンスの変動特性を示す線図、
【図３Ｆ】インダクタ６の電流値に対するインダクタンスの変動特性を示す線図、
【図３Ｇ】インダクタ７の電流値に対するインダクタンスの変動特性を示す線図、
【図３Ｈ】比較インダクタの電流値に対するインダクタンスの変動特性を示す線図、
【図４】フルブリッジ回路のフェーズシフト制御でのスイッチング素子の動作を示すタイムチャート、
【図５】ＤＣ−ＤＣコンバータでの転流重なり期間Ｔｃｏを説明するための線図、
【図６】インダクタ１〜インダクタ７を使用したときの、インダクタンス変化率ＤＬと転流重なり期間Ｔｃｏとの関係を示す線図、
【図７】インダクタ１〜インダクタ７を使用したときの、インダクタンス変化率ＤＬとＴｃｏ改善指数Ｄｔとの関係を示す線図、
【図８】インダクタ１〜インダクタ７を使用したときの、インダクタンス変化率ＤＬとコアロスとの関係を示す線図、
【図９】インダクタ１〜インダクタ７を使用したときの、インダクタンス変化率ＤＬとコアロス増加抑制指数（１／ＤＰｃ）との関係を示す線図、
【図１０】インダクタ１〜インダクタ７を使用したときの、インダクタンス変化率ＤＬと回路性能指数Ｆｚ＝（１／ＤＰｃ）×Ｄｔとの関係を示す線図、
【図１１】従来の絶縁型のＤＣ−ＤＣコンバータの回路図、
【発明を実施するための形態】
【００２４】
図１は本発明の実施の形態として、絶縁型のＤＣ−ＤＣコンバータ１を示す回路図である。
【００２５】
図１に示す絶縁型のＤＣ−ＤＣコンバータ１は、スイッチング回路を含んでいる。スイッチング回路は、一次側の直流電源Ｖｄと、４個の一時側のスイッチング素子Ｓａ，Ｓｂ，Ｓｃ，Ｓｄと、トランスＴｒと、一次共振用の変動インダクタＬｐとで構成されている。
【００２６】
ＤＣ−ＤＣコンバータ１は、二次側に整流回路４と平滑化回路５が設けられ、トランスＴｒで変圧された電力が直流電力に変換されて負荷に与えられる。図１に示す実施の形態では、二次側の負荷が二次電池Ｖ２であり、二次側に変換された直流電力が二次電池Ｖ２に蓄電される。例えば、一次側の直流電源Ｖｄはソーラパネルなどの発電電源である。
【００２７】
図１に示すＤＣ−ＤＣコンバータ１では、一次側に変動インダクタＬｐを使用することで、軽負荷動作でゼロボルトスイッチング条件を満たすことができ且つ重負荷動作時の転流重なり期間を短くして一次側から二次側への最大伝送電力を高めることができる。本発明では、図１とは逆に、変動インダクタＬｐを二次側に設けることも可能である。変動インダクタＬｐは、ＤＣ−ＤＣコンバータ１の入力側に設けることも出力側に設けることも可能である。図１以下の実施の形態は、入力側に変動インダクタＬｐを設けることで、最大伝送電力を向上でき、コアロスによる損失を低下させて高速応答性を確保することができる。
【００２８】
本発明のＤＣ−ＤＣコンバータ１は、二次側の負荷が二次電池Ｖ２であるものに限られず、負荷は各種電子回路またはリレーやモータなどの電磁アクチュエータであってもよい。
【００２９】
一次側のコンデンサＣ１は平滑コンデンサであり、一次側の直流電源ＶｄとコンデンサＣ１とで入力直流電源部２が構成されている。
【００３０】
入力直流電源部２は、例えばソーラパネルであり、その場合には電圧や電流が変動する。本発明では、入力直流電源部２が、電圧や電流が変動するものに限られず、一般の電池や交流直流変換になる直流電源でもよい。これら電源においても低負荷駆動時と高負荷駆動時に本発明の効果を奏することができる。すなわち、本発明は、入力電力の変動や、出力負荷の変動が大きい場合に、より軽負荷からフェーズシフトフルブリッジＺＶＳ方式の高い効率を発揮せしめ、より重負荷における最大伝送電力を高めることができ、高い改善効果を上げることができる。
【００３１】
図１に示す実施の形態では、入力直流電源部２とフルブリッジ回路３とで、電圧変換部（スイッチ部）が構成されている。電圧変換部では、入力直流電源部２からフルブリッジ回路３に直流電力が与えられる。フルブリッジ回路３は、４個のスイッチング素子Ｓａ，Ｓｂ，Ｓｃ，Ｓｄで構成されている。各スイッチング素子Ｓａ，Ｓｂ，Ｓｃ，ＳｄはＦＥＴ（電界効果トランジスタ）であり、それぞれのスイッチング素子Ｓａ，Ｓｂ，Ｓｃ，Ｓｄに、並列に接続されたボディーダイオードＤａ，Ｄｂ，Ｄｃ，Ｄｄが内蔵されている。ダイオードＤａ，Ｄｂ，Ｄｃ，Ｄｄは外付けであってもよい。この場合には、それぞれカソードがスイッチング素子（ＦＥＴ）のドレーンに接続され、アノードがソースに接続されている。また、図１には、各スイッチング素子Ｓａ，Ｓｂ，Ｓｃ，Ｓｄの持つ寄生容量（両端容量）Ｃａ，Ｃｂ，Ｃｃ，Ｃｄが示されている。これら容量は外付けのコンデンサであってもよい。
【００３２】
トランス（変圧器）Ｔｒは、一次側コイルＮｐと二次側コイルＮｓを有している。Ｌ1k１は、トランスＴｒの漏れインダクタンスである。
【００３３】
フルブリッジ回路３から一次側コイルＮｐへの電流路に変動インダクタＬｐが設けられている。変動インダクタＬｐは一次共振インダクタであり、一端が、ダイオードＤａのアノードならびにダイオードＤｂのカソードに接続され、他端が一次側コイルＮｐに接続されている。なお、変動インダクタＬｐは、一端が、ダイオードＤｃのアノードならびにダイオードＤｄのカソードに接続され、他端が一次側コイルＮｐに接続されているものであってもよい。
【００３４】
この回路では、一次側コイルＮｐと漏れインダクタンスＬ1k１ならびに変動インダクタＬｐが、エネルギーを蓄積するインダクタとなる。
【００３５】
図１に示すように、二次側には、整流回路として機能するブリッジ回路４と平滑化回路５が設けられている。ブリッジ回路４は二次側のスイッチング素子Ｓｄ１，Ｓｄ２を有している。スイッチング素子Ｓｄ１，Ｓｄ２はＦＥＴである。各スイッチング素子Ｓｄ１，Ｓｄ２には、ダイオードＤｄ１，Ｄｄ２が並列に接続されている。この場合ダイオードは各スイッチング素子のボディーダイオードでも良い。各ダイオードＤｄ１，Ｄｄ２は各スイッチング素子、この場合はＦＥＴのドレーンにカソード、ソースにアノードの向きである。
【００３６】
平滑化回路５は、平滑リアクトルＬｓと平滑コンデンサＣ２とから構成されている。二次側では、トランスＴｒで変圧され整流されて平滑化された直流電流がＩ２方向に流れて、二次電池Ｖ２に蓄電される。
【００３７】
次に、図１に示すＤＣ−ＤＣコンバータ１において、一次側の直流電源部２からの直流電力をトランスＴｒで変圧して二次電池Ｖ２へ蓄電するときの動作について説明する。
【００３８】
図４は、フルブリッジ回路３の一次側のスイッチング素子Ｓａ，Ｓｂ，Ｓｃ，Ｓｄと二次側のスイッチング素子Ｓｄ１，Ｓｄ２の切替えタイミングを示している。図示しない制御回路の指令でスイッチ切替え回路が動作し、各スイッチング素子が切替えられる。
【００３９】
図４に示すように、一次側では、まず、２列の直列回路となるように接続されたスイッチング素子のうちの一方の直列の電位が上位側のスイッチング素子Ｓａと、他方の直列の電位が下位側のスイッチング素子Ｓｄが同じ時期にターンオンする。このとき、変動インダクタＬｐに図１に示す電流Ｉ１ａが流れる。次に、一方の直列の下位側のスイッチング素子Ｓｂと、他方の直列の上位側のスイッチング素子Ｓｃが同じ時期にターンオンし、変動インダクタＬｐには図１に示す電流Ｉ１ｂが流れる。この切替え動作が所定の周波数で交互に行われると、トランスＴｒの一次側に交流電圧が与えられ、トランスＴｒでは、二次側に変圧した交流電圧が得られる。
【００４０】
また、一次側のスイッチング素子Ｓａ，Ｓｄのターンオンにタイミングを合わせて、二次側のスイッチング素子Ｓｄ２がターンオンし、一次側のスイッチング素子Ｓｂ，Ｓｃのターンオンにタイミングを合わせて、二次側のスイッチング素子Ｓｄ１がターンオンする。この切替え動作により、トランスＴｒの二次側に誘導された交流電力がブリッジ回路４で整流されることになる。ブリッジ回路４で整流された電流は平滑化回路５で平滑化されて、電流の向きがＩ２方向となる直流電圧に変換されて、二次電池Ｖ２に蓄電される。
【００４１】
図４は、フェーズシフト方式の切替えタイミングを示しており、同じ時期にターンオン・ターンオフとなるスイッチング素子Ｓａとスイッチング素子Ｓｄの切替え位相が相違しており、同じ時期にターンオン・ターンオフとなるスイッチング素子Ｓｂとスイッチング素子Ｓｃの切替え位相も相違している。このフェーズシフト動作により、ゼロボルトスイッチング（ＺＶＳ）が可能になり、スイッチング損失を低減することができる。
【００４２】
図４の切替え動作では、個々のスイッチング素子の動作デューティ比が０．５Ｔであるが、スイッチング素子ＳａとＳｄが同時にターンオンする期間をＴｏｎとすると、計算上のデューティ比は、Ｔｏｎ／０．５・Ｔである。
【００４３】
図５（Ａ）は、図４に示すフェーズシフト制御によりフルブリッジ回路３が制御され、ＺＶＳ動作が成立しているときに、トランスＴｒの一次側コイルＮｐに与えられる電圧の変化を示している。ＺＶＳ動作では、電圧がゼロクロス点を通過するときを中心として前後に所定の長さの時間帯に、電気エネルギーを二次側に伝送できない転流重なり時間Ｔｃｏが生じる。転流重なり期間Ｔｃｏが短ければ短いほど、絶縁型のＤＣ−ＤＣコンバータのエネルギーの最大伝送電力が高くなる。
【００４４】
ここで、ＺＶＳ動作が成立する条件は以下の通りである。
図１に示す変動インダクタＬｐのインダクタンスと、洩れインダクタンスＬ1k１のインダクタンスとの、総和のインダクタンスをＬ１とする。ＺＶＳ動作が成立しているときに一次側のコイルＮｐに流れる電流をＩ（変数）とし、寄生容量Ｃａ，Ｃｂ，Ｃｃ，Ｃｄの個々の容量値をＣとする。また、一次側の入力直流電源部２で発生する直流電力の入力電圧をＶ１とすると、
【００４５】
このとき、変動インダクタＬｐと洩れインダクタンスＬ1k１に蓄えられるエネルギーＥＬは、ＥＬ＝（１／２）Ｌ１・Ｉ２である。
【００４６】
直流のスイッチング素子Ｓａ，Ｓｂのうち一方はターンオフとなり、同じ時期にスイッチング素子Ｓｃ，Ｓｄの一方がターンオフとなる。ターンオフとなっているスイッチング素子に付随する寄生容量にかかる電圧はＶ１であるから、ターンオフとなっている１つのスイッチング素子に付随する寄生容量に蓄えられるエネルギーは（１／２）Ｃ・Ｖ１２である。同じ時期にターンオフとなる２つのスイッチング素子は並列に存在するため、ターンオフとなっている２つのスイッチング素子に付随する寄生容量に蓄えられるエネルギーの和はＰｃ＝Ｃ・Ｖ１２である。
【００４７】
図５に示すゼロボルトスイッチング動作が成立するためには、寄生容量に蓄えられるエネルギーの和Ｅｃよりも、変動インダクタＬｐと洩れインダクタンスＬ1kＩに蓄えられるエネルギーＥＬが大きいことが必要である。すなわち、ゼロボルトスイッチング動作が成立するための条件は、
ＥＬ＝（１／２）Ｌ１・Ｉ２＞Ｅｃ＝Ｃ・Ｖ１２
である。
【００４８】
ここで、一次側の入力直流電源部２からの電流Ｉが小さくなる軽負荷駆動時には、インダクタンスＬ１が大きくないとＺＶＳ動作が成立せずにハードスイッチングとなりスイッチング損失が増大する。すなわち、ＤＣ−ＤＣコンバータ１において、軽負荷動作時にも損失を増大させることなく二次電池Ｖ２に蓄電させるためには、インダクタンスＬ１を予め大きく設定しておくことが必要である。
【００４９】
一方で、図５で示すように、ＺＶＳ動作が行われているときに、トランスＴｒで電力伝送できない転流重なり期間Ｔｃｏは、次の式で求められる。
Ｔｃｏ＝２・Ｉ２（Ｎｓ／Ｎｐ）・（Ｌ１／Ｖ１）
【００５０】
上記においてＩ２は、ＺＶＳ動作が行われているときに二次側に流れる平滑化後の電流値である。（Ｎｓ／Ｎｐ）は、トランスＴｒの巻き線比である。前記式に示すように、一次側のインダクタンスＬ１が大きくなるほど、転流重なり期間Ｔｃｏが長くなる。
【００５１】
図４に示すフェーズシフト制御では、スイッチング動作のデューティ比が、Ｔｏｎ／０．５・Ｔであるが、転流重なり期間Ｔｃｏが存在していると、トランスＴｒにおいて電力変換が可能な実効デューティ比は、（Ｔｏｎ−Ｔｃｏ）／０・５×Ｔとなる。二次側に変換される電圧はデューティ比に比例するため、重負荷となるＩ２が大きくなると、転流重なり期間Ｔｃｏが長くなって、出力電圧が低下することになる。
【００５２】
そこで、図１に示す絶縁型のＤＣ−ＤＣコンバータ１では、一次共振インダクタとして、変動インダクタＬｐを使用している。本明細書での変動インダクタＬｐとは、共振インダクタであって、インダクタに供給される電力が軽負荷時にはインダクタンスが大きく、重負荷時にはインダクタンスが小さくなる特性を有するものである。変動インダクタＬｐの初期インダクタンスは、軽負荷動作時にゼロボルトスイッチングが成立できるようにやや大きめに設定しておく。重負荷動作となり電流値が大きくなると、インダクタンスが低下するため、前記式で求められる転流重なり期間Ｔｃｏを短くできるようになり、重負荷動作時に出力電圧が低下するのを抑制し、最大伝送電力を高めることができるようになる。
【００５３】
変動インダクタＬｐの構造は、図２に示すように円環状のコア１１に導線１２が巻かれたものである。この実施の形態では、コア１１を構成する磁性材料、コア１１の磁路長、コア１１の実行コア断面積、コア１１の実効体積、さらには導線１２の巻き数を組み合わせることで、電流が大きくなるにしたがってインダクタンスが低下する変動インダクタを構成している。コア１１の形状に関しては、上記の構造は一例であって円環状に限定されるものではない。
【００５４】
変動インダクタＬｐのコア１１は、ダストコアやディストリビューテッドギャップコア（distributed gap core）と称される構造のものが使用される。これらコアを構成する磁性材料の一例としては、Ｆｅ基非晶質軟磁性合金やＦｅ基の結晶質軟磁性合金（Ｆｅ-Ａｌ-Ｓｉ系合金、Ｆｅ-Ｓｉ系合金、Ｆｅ-Ｓｉ-Ｃｒ系合金）が使用される。この中でもＦｅ-Ｐ-Ｃ系非晶質軟磁性合金が好ましく使用できる。
【００５５】
このように前記実施の形態では、電流の上昇に応じてインダクタンスが低下する変動インダクタＬｐを使用することにより、従来のようにインダクタンスを切替えるためのスイッチならびに切替え回路が不要になり、また切替え回路を動作させるための負荷検知部を設ける必要もなくなる。
【実施例】
【００５６】
本発明の変動インダクタＬｐの実施例として、「インダクタ１」「インダクタ２」「インダクタ３」「インダクタ４」「インダクタ５」「インダクタ６」「インダクタ７」を使用した。
【００５７】
各インダクタのコア１１の材質は以下のとおりである。
（ａ）「インダクタ１」「インダクタ２」
Ｆｅ−Ｓｉ−Ｂ系のアモルファス材料の磁性粉体を使用し、圧粉成形法でコアを製造した。
（ａ）「インダクタ３」「インダクタ４」
Ｆｅ−Ｐ−Ｃ系のアモルファス材料の磁性粉体を使用し、圧粉成形法でコアを製造した。
（ａ）「インダクタ５」「インダクタ６」「インダクタ７」
Ｆｅ−Ａｌ−Ｓｉ系の磁性粉体（センダスト）を使用し、圧粉成形法でコアを製造した。
【００５８】
インダクタ１ないしインダクタ７の全てのインダクタのインダクタンスを１３μＨに調整した。ここでの１３μＨの値は、インダクタに流れる電流がゼロのときに１３μＨとなるように調整した初期インダクタンスＬ０のことである。初期インダクタンスＬ０が１３μＨのときに、図１に示すのと同じ実験回路において、軽負荷時にゼロボルトスイッチングが成立する。
【００５９】
各インダクタに使用されているコアの実効磁路長Ｌｅ、コアの実効断面積Ａｅ、コアの実効コア体積Ｖｅ、導線の巻き数は以下の表１に記載の通りである。また、表１には、それぞれのインダクタに対して、定格電流１２Ａ（アンペア）となる直流電流を与えたときの１次定格起磁力（アンペア・ターン）が示されている。なお、前記定格電流１２Ａとは、本実施例で用いたＤＣ−ＤＣコンバータをＤＣ−ＤＣコンバータのスペックである定格出力電流で定常的に動作させたときにインダクタに流れる電流のピーク値を意味している。
【００６０】
【表１】
2016067187.tif 000003
【００６１】
図３Ａないし図３Ｇは、変動インダクタＬｐの各実施例であるインダクタ１ないしインダクタ７に関して、電流がゼロのときの初期インダクタンスＬ０（前記１３μＨ）を基準として、電流を増加させていったときのインダクタンスの変化を示している。図３Ａないし図３Ｇの横軸は、インダクタの巻き線に与える直流電流がゼロから最大値までの値（単位は「アンペア」）である。インダクタ１ないしインダクタ７において、定格電流である１２Ａ（アンペア）が与えられたときのインダクタンスをＬｍとする。図３Ａないし図３Ｇに示すインダクタ電流とインダクタンスとの関係から、（Ｌ０−Ｌｍ）／Ｌ０で求められる値をインダクタンス変化率ＤＬと定義すると、各インダクタの定格インダクタンスＬｍとインダクタンス変化率ＤＬは、以下の表２に示す通りとなる。
【００６２】
【表２】
2016067187.tif 000004
【００６３】
表２では、前記変動インダクタＬｐとして使用されるインダクタ１ないしインダクタ７の各実施例のインダクタンス変化率ＤＬは、４％以上で３１％以下である。
【００６４】
次に、変動インダクタＬｐとしてインダクタ１ないしインダクタ７を使用した図１に示すＤＣ−ＤＣコンバータ１を動作させて、変動インダクタＬｐに流れる電流のピーク値（定格電流）を１２Ａ（アンペア）としたときの転流重なり期間Ｔｃｏを実験により測定した。図６は、横軸にインダクタンス変化率ＤＬを示し、縦軸に転流重なり期間Ｔｃｏを示している。図６から、インダクタンス変化率ＤＬが大きくなるにしたがって転流重なり期間Ｔｃｏが短くなり、重負荷時にスイッチング実効デューティが広がって、最大伝送電力を高めることが理解できる。
【００６５】
図３Ｈは比較インダクタンスの特性を示しており、横軸が電流の増加を示し縦軸がインダクタンスの変化を示している。ここでの比較インダクタとは、インダクタに供給される電力が軽負荷時のときと重負荷時のときとで、インダクタンスがほとんど変化しない磁性材料でコアを形成したものである。図３Ｈに示す比較インダクタは、コアの磁性材料としてフェライト（ＴＤＫ製ＰＣ９５材）を使用し、インダクタの巻き線に与える直流電流がゼロＡ（アンペア）のときの初期インダクタンスを１３μＨに調整したものである。図３Ｈに示すように、この比較インダクタは、電流の変化によってインダクタ
ンスがほとんど変化していない。この比較インダクタを使用して、同様にして転流重なり期間（Ｔｃｏ＝０）を測定した。
【００６６】
そして、それぞれのインダクタを使用した回路において、{（Ｔｃｏ＝０）−Ｔｃｏ}／（Ｔｃｏ＝０）で表されるＴｃｏ改善指数Ｄｔを求めた。以下の表３には、それぞれの実施例における定格電流（１２Ａ）での転流重なり期間Ｔｃｏと、前記Ｔｃｏ改善指数とが記載されている。図７には、横軸にインダクタンス変化率ＤＬが、縦軸にＴｃｏ改善指数Ｄｔが示されている。
【００６７】
【表３】
2016067187.tif 000005
【００６８】
表３と図７から、本発明の実施例ではＴｃｏ改善指数Ｄｔが２．４４％以上で４１．４６％以下である。
【００６９】
ここで、図３Ａないし図３Ｇに示すインダクタ１ないしインダクタ７は、いわゆる直流重畳特性でＬの落ち込みが大きく、各電流によるコアに誘導される磁束密度が高いことが理解できる。そのため、定格電流（１２Ａ）でのコアロスが大きくなる。コアロスが大きくなると発熱が生じ、その結果、コアロスによる電力変換効率の低下や、発熱対応のためにＤＣ−ＤＣコンバータの小型化を阻害することになる。図８は、横軸にインダクタンス変化率ＤＬを示し、縦軸に定格電流（１２Ａ）で駆動したときのコアロスを示している。
図８に示すコアロスは、実施例であるインダクタ１〜７および比較インダクタのコアロスを、ＢＨアナライザ（岩崎通信機製「ＳＶ−８２１８」）で測定し、次に、図１に示すのと同じ実験回路に定格電流が流れる時のインダクタ電流波形を測定し、この両者から回路が定格動作するときのコアロスＰｃを算出したものである。
【００７０】
ここで、電流が増大してもインダクタンスが変化しない前記比較インダクタを使用し、定格電流（１２Ａ）で動作させたときのコアロスＰｃ０を求めた。各実施例のインダクタ１ないしインダクタ７を使用し、定格電流（１２Ａ）で動作させたときのコアロスをＰｃとしたときに、Ｐｃ０／（Ｐｃ−Ｐｃ０）で求められる値をコアロス増加抑制指数（１／ＤＰｃ）として定義する。
【００７１】
以下の表４に、各実施例のインダクタ１ないしインダクタ７を使用したときの、コアロスＰｃとコアロス増加抑制指数（１／ＤＰｃ）が示されている。
【００７２】
【表４】
2016067187.tif 000006
【００７３】
図９は、横軸にインダクタンス変化率ＤＬを示し、縦軸にコアロス増加抑制指数（１／ＤＰｃ）を示している。このコアロス増加抑制指数（１／ＤＰｃ）は、定格電流を１２アンペアとした重負荷動作のときに、コアロスの増加をどのくらい抑制できるかを示す指針である。図９は、各実施例のインダクタ１ないしインダクタ７を使用すると、コアロスを抑制しにくくなることを示している。
【００７４】
整理すると、表３と図７に示すように、変動インダクタＬｐを使用するとインダクタンス変化率ＤＬが大きくなるにしたがって、転流重なり期間Ｔｃｏが短くなり、Ｔｃｏ改善指数Ｄｔが良好になって重負荷まで出力電圧低下が抑えられ最大伝送電力が向上されるが、その一方で、表４と図９に示すように、インダクタンス変化率ＤＬが大きくなと、コアロス増加抑制指数（１／ＤＰｃ）が悪くなるという相反する特性が現れる。
【００７５】
そこで、この相反する指数の積、すなわち（１／ＤＰｃ）×Ｄｔを、回路性能指数Ｆｚとして算出する。以下の表５に、実施例のインダクタ１ないしインダクタ７を使用したときの、回路性能指数Ｆｚを示す。図１０は、横軸にインダクタンス変化率ＤＬが示され、縦軸に回路性能指数Ｆｚ＝（１／ＤＰｃ）×Ｄｔが示されている。また、図１０では、比較インダクタのＤＬとＦｚの関係を示している。比較インダクタは、ＤＬとＦｚが共にゼロである。
【００７６】
【表５】
2016067187.tif 000007
【００７７】
表５と図１０によれば、本発明の実施例のインダクタ１ないしインダクタ７を使用すると、回路性能指数Ｆｚ＝（１／ＤＰｃ）×Ｄｔを０．１６％以上にできることが解る。また、図１０から、インダクタンス変化率ＤＬが５以上で２０以下の範囲であれば、回路性能指数Ｆｚをさらに０．３以上に向上させることができる。
【産業上の利用可能性】
【００７８】
本発明のスイッチング回路は、二次側に二次電池を有する絶縁型のＤＣ−ＤＣコンバータ、二次側に回路負荷を有するＤＣ−ＤＣコンバータ、さらにトランス以外のリレーやモータなどの負荷が二次側に設けられたＤＣ−ＤＣコンバータとして使用することができる。さらには、非絶縁型の昇降チョークコンバータや降圧コンバータとして実施することも可能である。
【符号の説明】
【００７９】
１  ＤＣ−ＤＣコンバータ
２  直流電源部
３  フルブリッジ回路
４  ブリッジ回路（整流回路）
５  平滑化回路
１１  コア
１２  導線
Ｌｐ  変動インダクタ
Ｌ1k１  洩れインダクタンス
Ｓａ，Ｓｂ，Ｓｃ，Ｓｄ  一次側のスイッチング素子
Ｓｄ１，Ｓｄ２  二次側のスイッチング素子
Ｔｒ  トランス
Ｖｄ  直流電源
Ｖ２  二次電池
【図１】
2016067187.tif 000008
【図２】
2016067187.tif 000009
【図３Ａ】
2016067187.tif 000010
【図３Ｂ】
2016067187.tif 000011
【図３Ｃ】
2016067187.tif 000012
【図３Ｄ】
2016067187.tif 000013
【図３Ｅ】
2016067187.tif 000014
【図３Ｆ】
2016067187.tif 000015
【図３Ｇ】
2016067187.tif 000016
【図３Ｈ】
2016067187.tif 000017
【図４】
2016067187.tif 000018
【図５】
2016067187.tif 000019
【図６】
2016067187.tif 000020
【図７】
2016067187.tif 000021
【図８】
2016067187.tif 000022
【図９】
2016067187.tif 000023
【図１０】
2016067187.tif 000024
【図１１】
2016067187.tif 000025