(57)【要約】【課題】直流電源の出力電圧の昇圧、及び直流電源側への電力の回生を指令どおりに制御する。【解決手段】Ｚソースインバータ装置１００は、直流電源１と、直流電源１への回生を可能とする回生スイッチ３と、第１リアクトル４と、第２リアクトル５と、第１コンデンサ６と、第２コンデンサ７とを有するＺソース昇圧回路２と、Ｚソース昇圧回路２の出力側に接続されたインバータ回路８と、インバータ回路８のスイッチング制御用の第１キャリアと、該第１キャリアとは異なる回生スイッチ３のスイッチング制御用の第２キャリアとを生成し、前記第２キャリアの周波数を前記第１キャリアの２倍とすることにより、インバータ回路８の同一レグ内の上下アームを同時にオンする期間と回生スイッチ３のオン期間とが重複しないように制御する制御部２０と、を備える。【選択図】図１
2016086481.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、
前記直流電源への回生を可能とする回生スイッチと、第１リアクトルと、第２リアクトルと、第１コンデンサと、第２コンデンサとを有し、前記回生スイッチに前記第１リアクトルの一端が接続され、前記第１リアクトルの他端に前記第１コンデンサの一端が接続され、前記第１コンデンサの他端と前記直流電源の負極に前記第２リアクトルの一端が接続され、前記第２リアクトルの他端に前記第２コンデンサの一端が接続され、前記第２コンデンサの他端に前記第１リアクトルの一端が接続されたＺソース昇圧回路と、
前記Ｚソース昇圧回路の出力側に接続されたインバータ回路と、
前記インバータ回路のスイッチング制御用の第１キャリアと、該第１キャリアとは異なる前記回生スイッチのスイッチング制御用の第２キャリアとを生成し、前記第２キャリアの周波数を前記第１キャリアの２倍とすることにより、前記インバータ回路の同一レグ内の上下アームを同時にオンする期間と前記回生スイッチのオン期間とが重複しないように制御する制御部と、
を備えることを特徴とするＺソースインバータ装置。
【請求項２】
前記第１キャリア及び前記第２キャリアは三角波であり、前記第１キャリアの山及び谷のタイミングと、前記第２キャリアの山又は谷のタイミングとが一致することを特徴とする、請求項１に記載のＺソースインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回生スイッチを有するＺソースインバータ装置に関する。
【背景技術】
【０００２】
従来、昇圧回路として、回生スイッチを有するＺソースインバータ装置が知られている。図６は特許文献１に開示されたＺソースインバータ装置を示す図である。図６に示すように、従来のＺソースインバータ装置２００は、直流電源１と、Ｚソース昇圧回路２と、インバータ回路８とを備える。Ｚソース昇圧回路２は、回生スイッチ３と、リアクトル４，５と、コンデンサ６，７とを備える。インバータ回路８は、スイッチング素子９〜１４を備える。
【０００３】
Ｚソース昇圧回路２において、スイッチング素子９〜１４のうち同一レグ内の上下アームを同時にオンすると、コンデンサ６，７がそれぞれ放電され、リアクトル４，５それぞれに磁気エネルギーが蓄積する。次に、同時にオンしていた上下アームのいずれかをオフにすると、リアクトル４，５それぞれの磁気エネルギーが放出され、コンデンサ６，７がそれぞれ充電される。よって、直流電源１が出力する電圧に対して昇圧された電圧が、インバータ回路８に出力される。また、Ｚソース昇圧回路２において、回生スイッチ３をオンにすると、インバータ回路８側から直流電源１側に電力を回生できる。
【０００４】
すなわち、Ｚソースインバータ装置２００は、スイッチング素子９〜１４のオン、オフ制御によって、直流電源１が出力する電圧を昇圧するとともに、インバータ回路８により直流交流変換が可能であり、また、回生スイッチ３をオンすることで、電力回生が可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３１２３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来のＺソース昇圧回路において、インバータ回路の同一レグ内の上下アームを同時にオンする期間に、回生スイッチをオンすると、コンデンサの放電電流の一部が直流電源側に流れてしまい、指令どおりに昇圧できないという問題があった。
【０００７】
かかる事情に鑑みてなされた本発明の目的は、指令信号を増やすことなく、インバータ回路の同一レグ内の上下アームを同時にオンする期間と回生スイッチのオン期間とが重複することを避け、直流電源の出力電圧の昇圧、及び直流電源側への電力の回生を指令どおりに制御することが可能なＺソースインバータ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係るＺソースインバータ装置は、直流電源と、前記直流電源への回生を可能とする回生スイッチと、第１リアクトルと、第２リアクトルと、第１コンデンサと、第２コンデンサとを有し、前記回生スイッチに前記第１リアクトルの一端が接続され、前記第１リアクトルの他端に前記第１コンデンサの一端が接続され、前記第１コンデンサの他端と前記直流電源の負極に前記第２リアクトルの一端が接続され、前記第２リアクトルの他端に前記第２コンデンサの一端が接続され、前記第２コンデンサの他端に前記第１リアクトルの一端が接続されたＺソース昇圧回路と、前記Ｚソース昇圧回路の出力側に接続されたインバータ回路と、前記インバータ回路のスイッチング制御用の第１キャリアと、該第１キャリアとは異なる前記回生スイッチのスイッチング制御用の第２キャリアとを生成し、前記第２キャリアの周波数を前記第１キャリアの２倍とすることにより、前記インバータ回路の同一レグ内の上下アームを同時にオンする期間と前記回生スイッチのオン期間とが重複しないように制御する制御部と、を備えることを特徴とする。
【０００９】
さらに、本発明に係るＺソースインバータ装置において、前記第１キャリア及び前記第２キャリアは三角波であり、前記第１キャリアの山及び谷のタイミングと、前記第２キャリアの山又は谷のタイミングとが一致することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、指令信号を増やすことなく、インバータ回路の同一レグ内の上下アームを同時にオンする期間と回生スイッチのオン期間とが重複することを避け、直流電源の出力電圧の昇圧、及び直流電源側への電力の回生を指令どおりに制御することができるようになる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係るＺソースインバータ装置を示す図である。
【図２】本発明の一実施形態に係るＺソースインバータ装置における制御部の構成例を示すブロック図である。
【図３】本発明の一実施形態に係るＺソースインバータ装置の制御部における操作部の構成例を示すブロック図である。
【図４】本発明の一実施形態に係るＺソースインバータ装置の制御部におけるＺソース制御器の構成例を示すブロック図である。
【図５】本発明の一実施形態に係るＺソースインバータ装置のインバータ回路と回生スイッチとの制御例を示すタイムチャートである。
【図６】従来のＺソースインバータ装置を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態について、図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係るＺソースインバータ装置を示す図である。図１に示すＺソースインバータ装置１００は、直流電源１と、Ｚソース昇圧回路２と、インバータ回路８と、電動機１５と、制御部２０とを備える。Ｚソースインバータ装置１００は、例えば電気自動車の電動機の制御に適用することができる。
【００１４】
直流電源１は、Ｚソース昇圧回路２とインバータ回路８とを介して、電動機１５に電力を供給する。直流電源１は、バッテリーやキャパシタでもよい。
【００１５】
Ｚソース昇圧回路２は、回生スイッチ３と、リアクトル４，５と、コンデンサ６，７とを備える。
【００１６】
回生スイッチ３は、スイッチング素子（例えば、ＩＧＢＴ又はＭＯＳＦＥＴ）３Ｑとフリーホイールダイオード３Ｄとを逆並列接続した回路であり、スイッチング素子をオンすることにより直流電源１への電力を回生することができる。
【００１７】
直流電源１の正極に回生スイッチ３のエミッタ側が接続される。回生スイッチ３のコレクタ側にリアクトル４の一端が接続され、リアクトル４の他端にコンデンサ６の一端が接続され、コンデンサ６の他端と直流電源１の負極にリアクトル５の一端が接続され、リアクトル５の他端にコンデンサ７の一端が接続され、コンデンサ７の他端にリアクトル４の一端が接続される。
【００１８】
インバータ回路８は、スイッチング素子９〜１４を備える。スイッチング素子９，１０は互いに直列接続され、インバータ回路８のＵ相の上下アームを構成する。スイッチング素子１１，１２は互いに直列接続され、インバータ回路８のＶ相の上下アームを構成する。スイッチング素子１３，１４は互いに直列接続され、インバータ回路８のＷ相の上下アームを構成する。インバータ回路８は、各相の位相が１２０度ずつずれるようにスイッチング素子９〜１４をオン、オフしてＰＷＭ制御することにより、出力側に接続される電動機１５を駆動する。なお、本実施形態のインバータ回路８は三相としているが、三相でなくてもよい。
【００１９】
スイッチング素子９〜１４は、スイッチング素子（例えば、ＩＧＢＴ又はＭＯＳＦＥＴ）とフリーホイールダイオードとを逆並列接続した回路である。
【００２０】
電動機１５は、インバータ回路８が出力する三相交流電圧で駆動される電動機である。
【００２１】
電圧検出部５１は、直流電源１が出力する直流電源電圧Ｅを検出する。
【００２２】
電圧検出部５２は、コンデンサ７に印加されるコンデンサ電圧Ｖｃを検出する。なお、電圧検出部５２は、コンデンサ６に印加されるコンデンサ電圧を検出してもよい。
【００２３】
電流検出部５３は、リアクトル５に流れる電流ｉＬを検出する。なお、電流検出部５３は、リアクトル４に流れる電流を検出してもよい。
【００２４】
電流検出部５４は、インバータ回路８のＵ相出力と電動機１５との間に流れるＵ相電流ｉｕを検出する。
【００２５】
電流検出部５５は、インバータ回路８のＷ相出力と電動機１５との間に流れるＷ相電流ｉｗを検出する。
【００２６】
本実施形態において、Ｚソースインバータ装置１００は、電流検出部５４，５５をそれぞれＵ相、Ｗ相に設けて、Ｖ相の電流検出部を省略している。これは、Ｕ相電流ｉｕと、Ｖ相電流ｉｖと、Ｗ相電流ｉｗとの和が０であることから、Ｖ相電流ｉｖは計算によって算出可能だからである。しかし、この構成に限定されるものではなく、例えばＵ相と、Ｖ相と、Ｗ相とのうち、三相の全てまたは他の二相に電流検出部が設けられてもよい。
【００２７】
回転検出部５６は、電動機１５の回転数ωを検出する。
【００２８】
制御部２０は、電圧検出部５１により検出された直流電源電圧Ｅと、電圧検出部５２により検出されたコンデンサ電圧Ｖｃと、電流検出部５３により検出されたリアクトル電流ｉＬと、電流検出部５４により検出されたＵ相電流ｉｕと、電流検出部５５により検出されたＷ相電流ｉｗと、回転検出部５６により検出された回転数ωと、トルク指令Ｔ*と、磁束指令φ*とを入力し、最終出力ゲート信号Ｇ９Ｑ**〜Ｇ１４Ｑ**と、スイッチング素子３Ｑ用のゲート信号Ｇ３Ｑ*とを出力する。
【００２９】
図２は制御部２０の構成を示すブロック図である。図２に示す例では、制御部２０は、積分器２１と、電流指令演算器２２と、ベクトル制御器２３と、キャリア周波数設定器２４と、キャリア発生器２５と、基本ゲート演算器２６と、最終ゲート出力論理和２７と、操作部３０と、Ｚソース制御器４０とを備える。
【００３０】
積分器２１は、回転検出部５６が検出した回転数ωを時間積分して位相θを演算し、ベクトル制御器２３に出力する。
【００３１】
電流指令演算器２２は、トルク指令Ｔ*と磁束指令φ*とから、トルク分電流指令ｉｑ*と磁束分電流指令ｉｄ*とを演算し、ベクトル制御器２３に出力する。
【００３２】
操作部３０は、直流電源電圧Ｅとコンデンサ電圧Ｖｃとリアクトル電流ｉＬとを入力して直流リンク電圧Ｖｄｃを生成してベクトル制御器２３とＺソース制御器４０とに出力するとともに、制御操作量Ｕを生成してＺソース制御器４０に出力する。操作部３０の詳細については後述する。
【００３３】
ベクトル制御器２３は、インバータ回路８の出力電流ｉｕ，ｉｗと、積分器２１により計算された位相θと、電流指令演算器２２により演算されたトルク分電流指令ｉｑ*及び磁束分電流指令ｉｄ*と、操作部３０により生成された直流リンク電圧Ｖｄｃとから、Ｕ相電圧指令Ｖｕ*と、Ｖ相電圧指令Ｖｖ*と、Ｗ相電圧指令Ｖｗ*とを演算し、それぞれ基本ゲート演算器２６とＺソース制御器４０とに出力する。
【００３４】
キャリア周波数設定器２４は、キャリアの周波数ｆｃ１とキャリア周波数ｆｃ２とを設定し、それぞれキャリア発生器２５に出力する。キャリア周波数ｆｃ１とキャリア周波数ｆｃ２との関係は式（１）で表される。
【００３５】
【数１】
2016086481.tif 000003
【００３６】
キャリア発生器２５は、キャリア周波数設定器２４により設定された周波数ｆｃ１の三角波をインバータ回路８の制御用のキャリアＶｓｔとして発生し、基本ゲート演算器２６とＺソース制御器４０とに出力する。また、キャリア周波数設定器２４により設定された周波数ｆｃ２の三角波を回生スイッチの制御用のキャリアＶｓｓとして発生し、Ｚソース制御器４０に出力する。
【００３７】
キャリア発生器２５は、インバータ回路８の制御用のキャリアＶｓｔの山及び谷のタイミングと、回生スイッチ３の制御用のキャリアＶｓｓの山のタイミングとが一致するように２つの三角波キャリアを設定する。あるいは、キャリア発生器２５は、インバータ回路８の制御用のキャリアＶｓｔの山及び谷とのタイミングと、回生スイッチ３の制御用のキャリアＶｓｓの谷のタイミングが一致するように２つの三角波キャリアを設定してもよい。
【００３８】
基本ゲート演算器２６は、キャリア発生器２５が発生したキャリアＶｓｔとベクトル制御器２３が演算した三相電圧指令Ｖｕ*，Ｖｖ*，Ｖｗ*とを比較して、基本ゲート信号Ｇ９Ｑ*〜Ｇ１４Ｑ*を最終ゲート出力論理和２７に出力する。
【００３９】
詳細には、基本ゲート演算器２６は、キャリアＶｓｔとＵ相電圧指令Ｖｕ*とを比較し、Ｕ相電圧指令Ｖｕ*がキャリアＶｓｔより大きい場合にハイレベル、Ｕ相電圧指令Ｖｕ*がキャリアＶｓｔ以下の場合にローレベルとなるＵ相正側基本ゲート信号Ｇ９Ｑ*を出力するとともに、Ｕ相電圧指令Ｖｕ*がキャリアＶｓｔより大きい場合にローレベル、Ｕ相電圧指令Ｖｕ*がキャリアＶｓｔ以下の場合にハイレベルとなるＵ相負側基本ゲート信号Ｇ１０Ｑ*を出力する。
【００４０】
また、基本ゲート演算器２６は、キャリアＶｓｔとＶ相電圧指令Ｖｖ*とを比較し、Ｖ相電圧指令Ｖｖ*がキャリアＶｓｔより大きい場合にハイレベル、Ｖ相電圧指令Ｖｖ*がキャリアＶｓｔ以下の場合にローレベルとなるＶ相正側基本ゲート信号Ｇ１１Ｑ*を出力するとともに、Ｖ相電圧指令Ｖｖ*がキャリアＶｓｔより大きい場合にローレベル、Ｖ相電圧指令Ｖｖ*がキャリアＶｓｔ以下の場合にハイレベルとなるＶ相負側基本ゲート信号Ｇ１２Ｑ*を出力する。
【００４１】
また、基本ゲート演算器２６は、キャリアＶｓｔとＷ相電圧指令Ｖｗ*とを比較し、Ｗ相電圧指令Ｖｗ*がキャリアＶｓｔより大きい場合にハイレベル、Ｗ相電圧指令Ｖｗ*がキャリアＶｓｔ以下の場合にローレベルとなるＷ相正側基本ゲート信号Ｇ１３Ｑ*を出力するとともに、Ｗ相電圧指令Ｖｗ*がキャリアＶｓｔより大きい場合にローレベル、Ｗ相電圧指令Ｖｗ*がキャリアＶｓｔ以下の場合にハイレベルとなるＷ相負側基本ゲート信号Ｇ１４Ｑ*を出力する。
【００４２】
Ｚソース制御器４０は、操作部３０により生成された直流リンク電圧Ｖｄｃ及び制御操作量Ｕと、ベクトル制御器２３により演算されたＵ相電圧指令Ｖｕ*、Ｖ相電圧指令Ｖｖ*、及びＷ相電圧指令Ｖｗ*と、キャリア発生器２５により発生されたキャリアＶｓｔ及びＶｓｓとを入力し、スイッチング素子３Ｑのゲート信号Ｇ３Ｑ*を生成して回生スイッチ３に出力するとともに、短絡ゲート信号ＧＮ*を生成して最終ゲート出力論理和２７に出力する。Ｚソース制御器４０の詳細については後述する。
【００４３】
最終ゲート出力論理和２７は、Ｚソース制御器４０により生成された短絡ゲート信号ＧＮ*と、基本ゲート演算器２６により演算された基本ゲート信号Ｇ９Ｑ*〜Ｇ１４Ｑ*との論理演算により、最終出力ゲート信号Ｇ９Ｑ**〜Ｇ１４Ｑ**を出力する。
【００４４】
詳細には、最終ゲート出力論理和２７は、短絡ゲート信号ＧＮ*とＵ相正側基本ゲート信号Ｇ９Ｑ*とを論理和演算したＵ相正側最終出力ゲート信号Ｇ９Ｑ**を出力するとともに、短絡ゲート信号ＧＮ*とＵ相負側基本ゲート信号Ｇ１０Ｑ*とを論理和演算したＵ相負側最終出力ゲート信号Ｇ１０Ｑ**とを出力する。
【００４５】
また、最終ゲート出力論理和２７は、短絡ゲート信号ＧＮ*とＶ相正側基本ゲート信号Ｇ１１Ｑ*とを論理和演算したＶ相正側最終出力ゲート信号Ｇ１１Ｑ**を出力するとともに、短絡ゲート信号ＧＮ*とＶ相負側基本ゲート信号Ｇ１２Ｑ*とを論理和演算したＶ相負側最終出カゲート信号Ｇ１２Ｑ**とを出力する。
【００４６】
また、最終ゲート出力論理和２７は、短絡ゲート信号ＧＮ*とＷ相正側基本ゲート信号Ｇ１３Ｑ*とを論理和演算したＷ相正側最終出力ゲート信号Ｇ１３Ｑ**を出力するとともに、短絡ゲート信号ＧＮ*とＷ相負側基本ゲート信号Ｇ１４Ｑ*を論理和演算したＷ相負側最終出力ゲート信号Ｇ１４Ｑ**とを出力する。
【００４７】
（操作部）
次に、操作部３０の詳細について説明する。図３は操作部３０の構成を示すブロック図である。図３に示す例では、操作部３０は直流リンク電圧演算器３１と、減算器３２と、ＰＩ制御器３３と、減算器３４と、比例制御器３５とを備える。
【００４８】
直流リンク電圧演算器３１は、直流電源電圧Ｅとコンデンサ電圧Ｖｃとから、式（２）により直流リンク電圧Ｖｄｃを演算し、ベクトル制御器２３とＺソース制御器４０に出力する。直流リンク電圧Ｖｄｃは、インバータ回路８の入力電圧の最大値となる。
【００４９】
【数２】
2016086481.tif 000004
【００５０】
減算器３２は、コンデンサ電圧の指令値Ｖｃ*とコンデンサ電圧Ｖｃとを減算して、コンデンサ電圧の偏差△ＶｃをＰＩ制御器３３に出力する。
【００５１】
ＰＩ制御器３３は、減算器３２が減算したコンデンサ電圧の偏差△Ｖｃを比例制御と積分制御とをして、リアクトル電流の指令値ｉＬ*を減算器３４に出力する。
【００５２】
減算器３４は、リアクトル電流の指令値ｉＬ*とリアクトル電流ｉＬとを減算して、リアクトル電流の偏差△ｉＬを比例制御器３５に出力する。
【００５３】
比例制御器３５は、減算器３４が減算したリアクトル電流の偏差△ｉＬに比例して、制御操作量ＵをＺソース制御器４０に出力する。
【００５４】
（Ｚソース制御器）
次に、Ｚソース制御器４０の詳細について説明する。図４はＺソース制御器４０の構成を示すブロック図である。図４に示す例では、Ｚソース制御器４０は、短絡率演算器４１と、短絡ゲート演算器４２と、短絡ゲート論理和４３と、通流率演算器４４と、通流率制限器４５と、回生スイッチゲート演算器４６とを備える。
【００５５】
短絡率演算器４１は、操作部３０により生成された直流リンク電圧Ｖｄｃ及び制御操作量Ｕと、ベクトル制御器２３により演算されたＵ相電圧指令Ｖｕ*、Ｖ相電圧指令Ｖｖ*、及びＷ相電圧指令Ｖｗ*とを入力して、正側短絡指令Ｎｐ*を生成して短絡ゲート演算器４２と通流率制限器４５とに出力するとともに、負側短絡指令Ｎｎ*を生成して短絡ゲート演算器４２に出力する。
【００５６】
短絡ゲート演算器４２は、キャリア発生器２５により生成されたキャリアＶｓｔと、短絡率演算器４１により演算された正側短絡指令Ｎｐ*及び負側短絡指令Ｎｎ*とを比較して、正側短絡ゲート信号ＧＮｐ*と負側短絡ゲート信号ＧＮｎ*とを生成し、それぞれ短絡ゲート論理和４３に出力する。
【００５７】
詳細には、短絡ゲート演算器４２は、キャリアＶｓｔが正側短絡指令Ｎｐ*よりも大きい場合にハイレベル、キャリアＶｓｔが正側短絡指令Ｎｐ*以下の場合にローレベルとなる正側短絡ゲート信号ＧＮｐ*を出力する。また、キャリアＶｓｔが負側短絡指令Ｎｎ*よりも大きい場合にローレベル、キャリアＶｓｔが負側短絡指令Ｎｎ*以下の場合にハイレベルとなる負側短絡ゲート信号ＧＮｎ*を出力する。
【００５８】
短絡ゲート論理和４３は、短絡ゲート演算器４２により演算された正側短絡ゲート信号ＧＮｐ*と負側短絡ゲート信号ＧＮｎ*とを論理和演算して短絡ゲート信号ＧＮ*を生成し、最終ゲート出力論理和２７に出力する。
【００５９】
通流率演算器４４は、操作部３０により生成された直流リンク電圧Ｖｄｃと制御操作量Ｕとから、式（３）により回生スイッチ３の通流率Ｄ*を演算し、通流率制限器４５に出力する。
【００６０】
【数３】
2016086481.tif 000005
【００６１】
図５は、Ｚソースインバータ装置１００のインバータ回路８及び回生スイッチ３の制御例を示すタイムチャートであり、インバータ回路８のスイッチング制御用のキャリアＶｓｔと、回生スイッチ３の制御用のキャリアＶｓｓと、正側短絡指令Ｎｐ*と、負側短絡指令Ｎｎ*と、回生スイッチ指令Ｄ**と、インバータ回路８の制御用の正側短絡ゲート信号ＧＮｐ*、負側短絡ゲート信号ＧＮｎ*、及び短絡ゲート信号ＧＮ*と、回生スイッチ３の制御用のゲート信号Ｇ３Ｑ*とを示している。
【００６２】
通流率制限器４５は、短絡率演算器４１により演算された正側短絡指令Ｎｐ*と、通流率演算器４４により演算された回生スイッチ３の通流率Ｄ*とを制限し、回生スイッチ指令Ｄ**として回生スイッチゲート演算器４６に出力する。
【００６３】
正側短絡指令Ｎｐ*のとる範囲は、式（４）で表される。
【００６４】
【数４】
2016086481.tif 000006
【００６５】
正側短絡指令Ｎｐ*と、回生スイッチ３の通流率Ｄ*と、回生スイッチ指令Ｄ**との関係は、式（５）で表される。
【００６６】
【数５】
2016086481.tif 000007
【００６７】
回生スイッチゲート演算器４６は、キャリアＶｓｓと通流率制限器４５が制限した回生スイッチ指令Ｄ**とを比較して、回生スイッチ指令Ｄ**がキャリアＶｓｓより大きい場合にハイルベル、回生スイッチ指令Ｄ**がキャリアＶｓｓ以下の場合にローレベルとなるゲート信号Ｇ３Ｑ*を出力する。
【００６８】
このようにして、制御部２０は、インバータ回路８のスイッチング制御用のキャリアＶｓｔと、キャリアＶｓｔとは異なる回生スイッチ３のスイッチング制御用のキャリアＶｓｓとを生成し、キャリアＶｓｓの周波数をキャリアＶｓｔの２倍とすることにより、インバータ回路８の同一レグ内の上下アームを同時にオンする期間と回生スイッチ３のオン期間とが重複しないように制御する。かかる構成により、Ｚソースインバータ装置１００は、指令信号を増やすことなく、インバータ回路８の同一レグ内の上下アームを同時にオンする期間と回生スイッチ３のオン期間とが重複することを避け、直流電源の出力電圧の昇圧、及び直流電源側への電力の回生を指令どおりに制御することができるようになる。
【００６９】
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【符号の説明】
【００７０】
１      直流電源
２      Ｚソース昇圧回路
３      回生スイッチ
３Ｄ    ダイオード
３Ｑ    スイッチング素子
４，５  リアクトル
６，７  コンデンサ
８      インバータ回路
９〜１４  スイッチング素子
１５    電動機
２０    制御部
２１    積分器
２２    電流指令演算器
２３    ベクトル制御器
２４    キャリア周波数設定器
２５    キャリア発生器
２６    基本ゲート演算器
２７    最終ゲート出力論理和
３０    操作部
３１    直流リンク電圧演算器
３２，３４  減算器
３３    ＰＩ制御器
３５    比例制御器
４０    Ｚソース制御器
４１    短絡率演算器
４２    短絡ゲート演算器
４３    短絡ゲート論理和
４４    通流率演算器
４５    通流率制限器
４６    回生スイッチゲート演算器
５１〜５２  電圧検出部
５３〜５５  電流検出部
５６    回転数検出部
１００  Ｚソースインバータ装置
【図１】
2016086481.tif 000008
【図２】
2016086481.tif 000009
【図３】
2016086481.tif 000010
【図４】
2016086481.tif 000011
【図５】
2016086481.tif 000012
【図６】
2016086481.tif 000013