(57)【要約】【課題】光電流に対する暗電流の割合を低減できる受光素子を提供する。【解決手段】本発明に係る受光素子は、基板と、基板上に積層された半導体積層と、半導体積層内に設けられた複数のｐ型半導体領域と、半導体積層上に設けられた一の電極と、を備え、複数のｐ型半導体領域は、半導体積層の上面から基板に向かって設けられ、半導体積層は、受光層を有し、半導体積層は、受光層と複数のｐ型半導体領域との境界に複数のＰＮ接合を有し、複数のｐ型半導体領域が、一の電極に接続される。【選択図】図１
2016225359.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に積層された半導体積層と、
前記半導体積層内に設けられた複数のｐ型半導体領域と、
前記半導体積層上に設けられた一の電極と、
を備え、
前記複数のｐ型半導体領域は、前記半導体積層の上面から前記基板に向かって設けられ、
前記半導体積層は、受光層を有し、
前記半導体積層は、前記受光層と前記複数のｐ型半導体領域との境界に複数のＰＮ接合を有し、
前記複数のｐ型半導体領域が、前記一の電極に接続される、受光素子。
【請求項２】
前記受光層が、タイプＩＩ型ＩｎＧａＡｓ／ＧａＡｓＳｂ量子井戸構造を有する、請求項１に記載の受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子に関する。
【背景技術】
【０００２】
特許文献１は、フォトダイオードアレイ素子を開示する。特許文献２は、受光素子アレイを開示する。この受光素子アレイは、受光素子間の漏れ電流を低減するための構成を備えている。特許文献３は、ＩｎＧａＡｓフォトダイオード・アレイを開示する。このＩｎＧａＡｓフォトダイオード・アレイは、半導体メサを有するフォトダイオード配列を備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３１９６９６号公報
【特許文献２】特開２００９−２７７９４２号公報
【特許文献３】特表２０１４−５２１２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
受光素子は、受光感度に係る光電流の生成に係る特性と、暗電流に係る特性とによって評価される。暗電流の一部は、受光素子のＰＮ接合に係る空乏層において発生する。この空乏層では、光吸収により電子・ホール対も生成される。ｎ型半導体を備える受光層内に設けられたｐ型半導体領域と該ｎ型半導体とによって形成されるＰＮ接合を有するプレーナー型受光素子では、光電流は、ＰＮ接合に係る空乏層内に入射した光の吸収から生成される。発明者の検討によれば、光電流は、空乏層内における光吸収だけでなく、空乏層の外側に入射した光の吸収からも生成される。光電流のうちの後者は、空乏層の外側の受光層（以下、「拡張領域」として参照する）における光吸収の電子・ホール対によって生成され、具体的には、ｐ型半導体領域に到達したホール成分に対応する。拡張領域におけるホールの移動範囲は、該受光層におけるホールの拡散係数に関係している。この知見によれば、光電流量は、ｐ型半導体領域に係るＰＮ接合の空乏層におけるキャリア量と、拡張領域からのキャリア量とに関連する。
【０００５】
本発明の一側面は、拡張領域を有効に利用してｐ側電極への光電流を収集できる受光素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る受光素子は、基板と、前記基板上に積層された半導体積層と、前記半導体積層内に設けられた複数のｐ型半導体領域と、前記半導体積層上に設けられた一の電極と、を備え、前記複数のｐ型半導体領域は、前記半導体積層の上面から前記基板に向かって設けられ、前記半導体積層は、受光層を有し、前記半導体積層は、前記受光層と前記複数のｐ型半導体領域との境界に複数のＰＮ接合を有し、前記複数のｐ型半導体領域が、前記一の電極に接続される。
【発明の効果】
【０００７】
本発明によれば、拡張領域を有効に利用してｐ側電極への光電流を収集できる受光素子を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る受光素子を模式的に示す図である。
【図２】第１実施形態に係る光吸収領域を構成するｐ型半導体領域に係る空乏層と拡張領域とを模式的に示す図である。
【図３】３つのｐ型半導体領域を有する画素の一実施例を模式的に示す図である。
【図４】単一のｐ型半導体領域を有する受光素子を模式的に示す図である。
【図５】図４の（ｂ）部に示されるＶ−Ｖ線に沿ってとられた断面図である。
【図６】第１実施形態に係る受光素子の光電流及び暗電流と、ｐ型半導体領域の面積との関係を示した図である。
【図７】第１実施形態に係る受光素子を作製する方法における主要な工程を模式的に示す図である。
【発明を実施するための形態】
【０００９】
本発明に係る受光素子は、基板と、前記基板上に積層された半導体積層と、前記半導体積層内に設けられた複数のｐ型半導体領域と、前記半導体積層上に設けられた一の電極と、を備え、前記複数のｐ型半導体領域は、前記半導体積層の上面から前記基板に向かって設けられ、前記半導体積層は、受光層を有し、前記半導体積層は、前記受光層と前記複数のｐ型半導体領域との境界に複数のＰＮ接合を有し、前記複数のｐ型半導体領域が、前記一の電極に接続される。
【００１０】
この受光素子によれば、複数のｐ型半導体領域が半導体積層内に設けられると共に、これらのｐ型半導体領域が単一の電極に接続される。半導体積層内において、複数のｐ型半導体領域は互いから隔置されており、これ故に、ｐ型半導体領域に係る複数のＰＮ接合が半導体積層内に設けられる。これらのＰＮ接合の外側の受光層内には、複数のｐ型半導体領域の配置に応じて一又は複数の拡張領域が規定される。該拡張領域における光吸収によって生成される電子・ホール対のうちのホールが、いずれかのｐ型半導体領域へ流れ込んで、複数のホール電流成分になる。単一の電極は、複数のホール電流成分から単一の光電流を生成する。
【００１１】
既に説明したように、ホールの移動範囲は、該受光層におけるホールの拡散係数から見積もることができる。ｐ型半導体領域のサイズが素子設計により変更可能であると共にｐ型半導体領域に係るＰＮ接合のサイズも素子設計に依存することに比べると、ホールの拡散長は、素子設計により変更可能ではなく設計から独立している。したがって、複数のｐ型半導体領域に付随する拡張領域が、該ｐ型半導体領域の配置により受光素子のために適切に設けられることによって、拡張領域からのホール成分が光電流に寄与できる。また、複数のｐ型半導体領域に付随する空乏層が、該ｐ型半導体領域の配置によりこの受光素子のために適切に設けられることによって、空乏層に起因する暗電流が低減される。
【００１２】
上記の受光素子では、前記受光層が、タイプＩＩ型ＩｎＧａＡｓ／ＧａＡｓＳｂ量子井戸構造を有してもよい。タイプＩＩ型のヘテロ障壁の界面でキャリアが拡散しやすいので、拡張領域から空乏層へのキャリアの拡散量が増大する。この受光素子によれば、空乏層への印加バイアス電圧が小さくなるので、暗電流がさらに低減する。
【００１３】
いくつかの実施形態に係る受光素子を、以下に図面を参照しつつ説明する。以下の説明では、図面の説明において同一の要素には同一の符号を付する。
【００１４】
（第１の実施の形態）
図１は、第１実施形態に係る受光素子を模式的に示す図である。図１の受光素子アレイ２は、一次元又は二次元の受光素子１の配列を含むことができる。図１の（ａ）部は、受光素子アレイ２の一部を示す平面図を示し、受光素子アレイ２は、本実施例では、９個の受光素子配列を示している。図１の（ｂ）部は、図１の（ａ）部に示されるＩｂ−Ｉｂ線に沿ってとられた断面図である。図１には直交座標系ＳＲが描かれている。
【００１５】
図１の（ｂ）部に示されるように、受光素子１は、基板１０と、基板１０上に積層された半導体積層２０とを備える。基板１０は、例えば半導体基板であって、具体的にはｎ型ＩｎＰ基板であることができる。基板１０のｎ型ドーパントは、例えばＳｎを含む。半導体積層２０は、受光層２１を有する。受光層２１は、基板１０上に設けられる。受光層２１は、例えば、アンドープＩｎＧａＡｓ層又はＩｎＧａＡｓＰ層、ＧａＡｓＳｂ層、ＧａＩｎＮＡｓ層を含む。受光層２１の厚さは、例えば３．０μｍである。
【００１６】
受光素子１の半導体積層２０は、一素子区画のエリア内に複数のｐ型半導体領域を有し、受光素子１は、例えば、互いから隔置された３つのｐ型半導体領域を含むことができる。図１の（ｂ）部においては、理解の容易のために一素子区画のエリア内に含まれる３つのｐ型半導体領域が描かれており、該３つのｐ型半導体領域は、第１のｐ型半導体領域３１、第２のｐ型半導体領域３２、及び第３のｐ型半導体領域３３として参照される。これらの第１、第２及び第３のｐ型半導体領域３１、３２、３３のｐ型ドーパントは、例えばＺｎを含む。このｐ型ドーパント濃度は、例えば５×１０１５ｃｍ−３〜１×１０１８ｃｍ−３程度である。受光素子１のｐ型半導体領域の数は、３つに限定されることなく、１より大きい数であることができる。受光素子１は、一のｐ電極２４を備える。このｐ電極２４は、第１、第２及び第３のｐ型半導体領域３１、３２、３３に接続される。
【００１７】
受光素子１は、第１のｐ型半導体領域３１、第２のｐ型半導体領域３２、及び第３のｐ型半導体領域３３を有しており、第１のｐ型半導体領域３１、第２のｐ型半導体領域３２、及び第３のｐ型半導体領域３３は、半導体積層２０の上面２０Ａから受光層２１に至るように設けられる。図１の（ｂ）部に示されるように、第１のｐ型半導体領域３１、第２のｐ型半導体領域３２、及び第３のｐ型半導体領域３３は、半導体積層２０の上面２０Ａから基板１０に向かう方向に延在する。直交座標系ＳＲにおいて、Ｚ軸は第１、第２及び第３のｐ型半導体領域３１、３２、３３の延在方向を示す。半導体積層２０では、受光層２１と、第１のｐ型半導体領域３１、第２のｐ型半導体領域３２、及び第３のｐ型半導体領域３３とが境界を成しており、半導体積層２０は、該境界に複数のＰＮ接合を有している。これらのＰＮ接合は、それぞれ、第１のＰＮ接合４１、第２のＰＮ接合４２、及び第３のＰＮ接合４３として参照される。受光層２１内では、第１のＰＮ接合４１、第２のＰＮ接合４２、及び第３のＰＮ接合４３は、それぞれ、第１の空乏層５１、第２の空乏層５２、及び第３の空乏層５３を伴っている。第１、第２及び第３のｐ型半導体領域３１、３２、３３は、半導体積層２０の上面２０Ａから規定される深さ３４Ｈを持ち、その深さ３４Ｈは、例えば１．５μｍである。第１、第２及び第３のｐ型半導体領域３１、３２、３３は、概略的には側面及び底面から構成される。
【００１８】
図１の（ｂ）部に示されるように、受光層２１は、各素子区画内において第１のＰＮ接合４１の内側に第１領域４０ａを有する。同様に、受光層２１は、第２領域４０ｂ及び第３領域４０ｃを有しており、第２領域４０ｂ及び第３領域４０ｃは、それぞれ第２のＰＮ接合４２及び第３のＰＮ接合４３の内側に位置する。また、受光層２１は、第４領域４０ｄを有する。第４領域４０ｄは、素子区画に到達すると共に、第１、第２及び第３のＰＮ接合４１、４２、４３の外側に位置し、第１、第２及び第３のＰＮ接合４１、４２、４３の側面だけでなく底面に接して、第１、第２及び第３のＰＮ接合４１、４２、４３の一部を構成している。
【００１９】
第１、第２及び第３領域４０ａ、４０ｂ、４０ｃは、共にｐ型導電性を有する。また、第４領域４０ｄは、ｎ型導電性を有する。これらの各領域の名称と、各領域での少数キャリア濃度とをまとめると、以下の通りである。
各領域の名称、          キャリア名、キャリア濃度。
第１、第２及び第３領域、ホール、５×１０１５ｃｍ−３〜１×１０１８ｃｍ−３。
第４領域、              電子、  ５×１０１４ｃｍ−３〜５×１０１５ｃｍ−３。
第１、第２及び第３のｐ型半導体領域３１、３２、３３にそれぞれ対応する第１、第２及び第３領域４０ａ、４０ｂ、４０ｃのキャリア濃度（ホール濃度）は、受光層２１内の第４領域４０ｄのキャリア濃度（電子濃度）に比べて大きい。これ故に、第１、第２及び第３の空乏層５１、５２、５３は、バイアス電圧の印加に応答して、受光層２１内に延びていくことができる。
【００２０】
受光素子１では、第１のｐ型半導体領域３１、第２のｐ型半導体領域３２、及び第３のｐ型半導体領域３３は、それぞれ、第１の拡張領域６１、第２の拡張領域６２、及び第３の拡張領域６３を備えており、第１の拡張領域６１、第２の拡張領域６２、及び第３の拡張領域６３は、第１の空乏層５１、第２の空乏層５２、及び第３の空乏層５３の周りに位置する。図１の（ｂ）部では、受光層２１内の拡張領域と空乏層とが描かれている。第１、第２及び第３の拡張領域６１、６２、６３は、光吸収により電子・ホール対を生成でき、該ホールは、第１、第２及び第３の空乏層５１、５２、５３に向けて移動する。具体的には、ホールは、第１、第２及び第３の拡張領域６１、６２、６３における光吸収によって生成されて、また、拡散して、第１、第２及び第３のｐ型半導体領域３１、３２、３３へ流れ込んで、それぞれのホール成分になる。第１のｐ型半導体領域３１は、第１の空乏層５１内において生成された第１キャリアと、第１の拡張領域６１において生成された第２キャリアを受ける。第２キャリアは、ライフタイムに関連付けられる拡散長だけ移動できるので、第１のｐ型半導体領域３１は、第１の空乏層５１の外側の限定された受光層２１からのキャリアを受ける。本実施例では、第１、第２及び第３の拡張領域６１、６２、６３は、第１、第２及び第３の空乏層５１、５２、５３とともに受光層２１内に光吸収領域３を形成する。
【００２１】
半導体積層２０は、必要に応じて、受光層２１の上に設けられた半導体層２２を更に有する。半導体層２２は、例えば、ｐ型領域を形成した際にオーミック接触を形成できるＩｎＧａＡｓ又はＩｎＰなどのｎ型ＩＩＩ−Ｖ族化合物半導体を含む。半導体層２２の電子密度は、例えば２×１０１６ｃｍ−３程度であることができる。半導体層２２の厚さは、例えば１．０μｍである。
【００２２】
図１の（ｂ）部に示されるように、半導体積層２０の上面２０Ａは、本実施例では、誘電体膜２３によって覆われる。この誘電体膜２３は、例えばＳｉ系無機絶縁層を備え、より具体的には、例えばＳｉＮ膜、ＳｉＯ２膜又はＳｉＯＮ膜からなる。本実施例では、誘電体膜２３にはＳｉＮ膜が用いられる。ＳｉＮ膜の厚さは、例えば３００ｎｍである。誘電体膜２３は、複数の開口２３Ｎを有する。この開口２３Ｎに、ｐ電極２４が設けられる。ｐ電極２４は、例えば、Ｔｉ／Ｐｔ／Ａｕを含む。本実施例では、一のｐ電極２４が、３つのｐ型半導体領域、即ち、第１、第２及び第３のｐ型半導体領域３１、３２、３３に、それぞれの開口２３Ｎを介して接続される。ｐ電極２４の直径２４Ｄは、例えば２μｍである。
【００２３】
受光素子１では、基板１０の裏面１０Ｂに、反射防止膜２５が設けられる。反射防止膜２５は、例えば、ＳｉＯ２膜又はＳｉＯＮ膜などを含み、この反射防止膜２５の厚さは、例えば３００ｎｍである。反射防止膜２５は、開口２５Ｎを有しており、この開口２５Ｎに、ｎ電極２６が設けられ、ｎ電極２６は、開口２５Ｎを介して、基板１０に接続される。ｎ電極２６は、例えば、Ｔｉ／Ｐｔ／Ａｕを含む。半導体積層２０は、必要に応じて、基板１０と受光層２１との間に、バッファー層を有することができる。バッファー層は、例えば、ｎ型ＩｎＰを含む。バッファー層のｎ型ドーパントは、例えばＳｉであり、ドーパント濃度は、例えば、１×１０１７ｃｍ−３である。バッファー層の厚さは、例えば０．５μｍである。
【００２４】
受光素子１は、その裏面の全体が入射光を受ける裏面入射型構造を有し、本実施例では、光吸収領域３が光吸収を行う。光吸収領域３は、三次元的な形状を有するけれども、受光層２１の厚さが一定であるので、光吸収領域３における光吸収を二次元平面（ＸＹ平面）によって簡便に説明できる。以下、光吸収領域３について二次元平面によって説明する。
【００２５】
図２は、光吸収領域を構成するｐ型半導体領域に係る空乏層と拡張領域とを模式的に示す図である。図２は、図１の（ｂ）部に示されるＩＩ−ＩＩ線に沿ってとられた断面図である。この第１のｐ型半導体領域３１は円形の断面を有し、これ故に、第１の空乏層５１の外縁も円形断面を有する。図２に示された二次元モデルを参照して、第１のｐ型半導体領域３１に係る第１の拡張領域６１からの光電流成分と第１の空乏層５１からの光電流成分との比を見積もる。
【００２６】
図２に示されるように、ホールの拡散長「ＲＤ」と、第１の空乏層５１の外縁を規定する円の半径「ＲＶ」を用いて、第１の拡張領域６１の外縁によって規定される円の半径はＲＤ+ＲＶとして表される。第１の空乏層５１の面積は、π×ＲＶ２として表され、また、第１の拡張領域６１の面積は、第１の拡張領域６１の外縁によって規定される円の面積から第１の空乏層５１の面積を差し引いて、π×（ＲＤ+ＲＶ）２−π×ＲＶ２として表される。
【００２７】
光電流の大きさが光吸収を行う領域の面積に比例すると仮定し、また、光入射が一様であると共に、電子・ホール対の生成が第１の拡張領域６１及び第１の空乏層５１において同じであると仮定する。そうすると、第１の空乏層５１における光電流ＩＶと、第１の拡張領域６１における光電流ＩＤとして表すとき、その比ＩＤ／ＩＶは、第１の空乏層５１の面積と、第１の拡張領域６１の面積との比で表される。つまり、光電流ＩＶに対する光電流ＩＤの比ＩＤ／ＩＶは、以下の式（１）により表される。
ＩＤ／ＩＶ＝（π×（ＲＤ+ＲＶ）２−π×ＲＶ２）／（π×ＲＶ２）＝（π×（ＲＤ+ＲＶ＋ＲＶ）×（ＲＤ+ＲＶ−ＲＶ））／（π×ＲＶ２）＝（ＲＤ２+２ＲＤ×ＲＶ）／ＲＶ２＝（ＲＤ／ＲＶ）２+２（ＲＤ／ＲＶ）＝（（ＲＤ／ＲＶ）＋１）２−１      …（１）
受光素子１では、拡散長ＲＤは、ｐ型半導体領域及び空乏層のサイズから独立しているので、式（１）より、第１の空乏層５１の半径ＲＶを小さくして半径比ＲＤ／ＲＶを大きくすると、比ＩＤ／ＩＶは単調に増大することが分かる。第１のｐ型半導体領域３１の半径を小さくすると、第１の空乏層５１の半径ＲＶが小さくなる。比ＩＤ／ＩＶが増大すると、第１の拡張領域６１から第１のｐ型半導体領域３１へのホール成分の量が大きくなり、光電流において第１の拡張領域６１からのホール成分の比率を、第１の空乏層５１からのホール成分に対して大きくできる。
【００２８】
図３は、３つのｐ型半導体領域を有する画素の一実施例を模式的に示す図である。図３は、図１の（ｂ）部に示されるＩＩＩ−ＩＩＩ線に沿ってとられた断面図である。図３に示される例では、受光素子アレイの一区画として、四面形、例えば、正方形のエリアが、受光素子１のために割り当てられている。このエリアの一辺の長さは、例えば、３０μｍである。
【００２９】
図３に示されるように、二次元平面によって光吸収領域３の一構造例を表すと、第１、第２及び第３のｐ型半導体領域３１、３２、３３は、例えば、円形の二次元形状として描かれる。第１、第２及び第３のｐ型半導体領域３１、３２、３３は、二次元形状の直径３４Ｄを有し、直径３４Ｄは、例えば３μｍである。
【００３０】
受光素子１では、単純に第１のｐ型半導体領域３１のサイズを小さくすることによる光電流の総量の単調な低下を避けるために、複数のｐ型半導体領域（例えば、第１、第２及び第３のｐ型半導体領域３１、３２、３３）を一つの受光素子１に設けると共に、これらの第１、第２及び第３のｐ型半導体領域３１、３２、３３を単一のｐ電極２４に接続する。第１、第２及び第３のｐ型半導体領域３１、３２、３３は互いから隔置されるので、これら第１、第２及び第３のｐ型半導体領域３１、３２、３３の配置に応じて、複数の拡張領域（例えば、第１、第２及び第３の拡張領域６１、６２、６３）が受光素子１に提供されて、光電流の低下を補うことができる。
【００３１】
このような受光素子１の構造は、ｐ型半導体領域のサイズを小さくすることに応じて、一画素として空乏層のサイズを縮小することを可能にする。暗電流の一部は空乏層において発生しているので、ｐ型半導体領域のサイズを小さくすることは、結果的に、暗電流を発生する領域の低減になる。単一のｐ電極２４に接続される複数のｐ型半導体領域（例えば、第１、第２及び第３のｐ型半導体領域３１、３２、３３）を設けると共に、暗電流の観点から、これらのｐ型半導体領域（例えば、第１、第２及び第３のｐ型半導体領域３１、３２、３３）は、該ｐ型半導体領域に係る空乏層（例えば、第１、第２及び第３の空乏層５１、５２、５３）が重なるように配置されることが好ましい。また、光電流の観点から、ｐ型半導体領域の数及び配置は、ｐ型半導体領域（例えば、第１、第２及び第３のｐ型半導体領域３１、３２、３３）に係る拡張領域（例えば、第１、第２及び第３の拡張領域６１、６２、６３）が重ならないように決定されることが好ましい。
【００３２】
より具体的には、イメージセンサは、受光素子１のアレイを構成する個々の受光素子１を備える。これ故に、全ての受光素子１のサイズは同じであって、そのサイズは、例えば数十マイクロメートル程度である。一の受光素子１の光電流は、その受光エリアに入射した光から生成される。このため、受光エリアの多くの部分が拡張領域として働くと共に受光素子１の暗電流が小さくなるように、複数のｐ型半導体領域（例えば、第１、第２及び第３のｐ型半導体領域３１、３２、３３）を配置する。
【００３３】
暗電流の低減と、光電流の増大とのためには、図３に示される例では、第１のｐ型半導体領域３１と第２のｐ型半導体領域３２との間隔Ｌ１、第２のｐ型半導体領域３２と第３のｐ型半導体領域３３との間隔Ｌ２、及び第３のｐ型半導体領域３３と第１のｐ型半導体領域３１との間隔Ｌ３を調整すればよい。暗電流の観点からは、空乏層が重なるように配置されることが好ましい。このとき間隔Ｌ１は、Ｌ１＝４μｍ〜７μｍであることができる。しかし、この間隔Ｌ１を選択した場合、光電流は減少することになる。一方、光電流の観点からは、拡張領域が重ならないように決定されることが好ましい。このときの間隔Ｌ１は、Ｌ１＝１７μｍ〜２５μｍであることができる。しかし、この間隔Ｌ１を選択した場合、空乏層も重ならないので暗電流も増加することになる。そこで、間隔Ｌ１としては、Ｌ１＝７μｍ〜１２μｍとすることが好ましい。これにより、暗電流及び光電流の両方の特性について、実用上問題無いレベルでバランスした特性を得ることができる。発明者の見積もりによれば、本実施例における拡散長ＲＤは、例えば４μｍである。
【００３４】
以下、具体例に基づいて、空乏層における光電流ＩＶに対する拡張領域における光電流ＩＤの比ＩＤ／ＩＶを計算する。図３に示される例では、間隔Ｌ１、Ｌ２及びＬ３は、共に、例えば９μｍであり、第１、第２及び第３のｐ型半導体領域３１、３２、３３のための円の中心が正三角形の頂点に位置している。第１、第２及び第３の空乏層５１、５２、５３は、それぞれ第１、第２及び第３のｐ型半導体領域３１、３２、３３の形状に合わせた円形として表される。第１、第２及び第３の空乏層５１、５２、５３のサイズは、共に直径５４Ｄを有しており、その直径５４Ｄは、受光素子の動作中に印加される逆バイアス電圧（実用的には１ボルト）の印加において、例えば８μｍである。第１、第２及び第３の空乏層５１、５２、５３を合わせた面積を計算すると、この面積は、３×π×（８／２）２＝１５１μｍ２である。
【００３５】
第１、第２及び第３の拡張領域６１、６２、６３は、例えば、円形を有し、また、第１、第２及び第３の拡張領域６１、６２、６３の外縁によって規定される円は、共に直径６４Ｄを有する。この直径６４Ｄは、空乏層の直径（８μｍ）と、その空乏層への拡散長（４μｍ×２＝８μｍ）とを合わせて、例えば１６μｍである。この直径６４Ｄを使って、２次元の光吸収領域３（つまり、拡張領域と空乏層とを合わせた領域）の面積を計算すると、この面積は、拡張領域同士の重なりを考慮しないとき、３×π×（１６／２）２＝６０３μｍ２となる。
【００３６】
図３に示される例では、拡張領域同士が重なっており、光吸収領域３の面積を計算するためには、重なった領域が差し引かれる。第１の拡張領域６１と第２の拡張領域６２との重なりに注目すると、その重なり部分（第１重複部分）の面積は、２９μｍ２である。第２の拡張領域６２と第３の拡張領域６３との第２重複部分の面積、及び、第３の拡張領域６３と第１の拡張領域６１との第３重複部分の面積は、第１重複部分の面積と同じであり、共に２９μｍ２である。第１の拡張領域６１、第２の拡張領域６２及び第２の拡張領域６２の３つの領域の重なり部分（第４重複部分）の面積は、５μｍ２である。
【００３７】
第１の拡張領域６１及び第２の拡張領域６２の２つの領域に限った重なり部分の面積は、第１重複部分の面積から第４重複部分の面積を差し引くと求められ、この重なり部分（第５重複部分）の面積は、２９μｍ２−５μｍ２＝２４μｍ２である。同様に、第２の拡張領域６２と第３の拡張領域６３との２つの領域に限った重なり部分の面積（第６重複部分）、及び、第３の拡張領域６３及び第１の拡張領域６１の２つの領域に限った重なり部分（第７重複部分）の面積は、共に２４μｍ２である。図３に示される例において、拡張領域同士の重なりの面積、つまり、第４重複部分、第５重複部分、第６重複部分、及び第７重複部分の４つの領域の合計は、５μｍ２＋３×２４μｍ２＝７７μｍ２である。
【００３８】
以上より、拡張領域同士の重なりを考慮して光吸収領域３の面積を計算すると、この面積は、６０３μｍ２−７７μｍ２＝５２６μｍ２である。この光吸収領域３の面積のうち、第１、第２及び第３の空乏層５１、５２、５３を合わせた面積は、上述の通り、１５１μｍ２であるので、第１、第２及び第３の拡張領域６１、６２、６３を合わせた面積は、光吸収領域３の面積から空乏層の面積を差し引いて、５２６μｍ２−１５１μｍ２＝３７５μｍ２である。図３に示される受光素子１の例において、空乏層における光電流ＩＶに対する拡張領域における光電流ＩＤの比（ＩＤ／ＩＶ）１を計算すると、（ＩＤ／ＩＶ）１＝（３７５μｍ２／１５１μｍ２）＝２．５である。
【００３９】
図４は、単一のｐ型半導体領域を有する受光素子を模式的に示す図である。図４の（ａ）部は、受光素子アレイ２Ｑの平面図を示す。図４の（ｂ）部は、図４の（ａ）部に示されるＩＶｂ−ＩＶｂ線に沿ってとられた断面図である。本実施例では、受光素子アレイ２Ｑは、二次元の受光素子１Ｑの配列を含み、本実施例では、９個の受光素子配列を示している。
【００４０】
理解の容易のために、受光素子１Ｑは、図１の受光素子１と同じサイズの正方形のエリアに設けられ、また、半導体積層構造内に形成された単一のｐ型半導体領域３０を有する。ｐ型半導体領域３０は、ｐ電極２４に接続される。
【００４１】
図４の（ｂ）部に示されるように、ｐ型半導体領域３０は、半導体積層２０Ｑの上面２０Ａから基板１０Ｑに向かって延在する。半導体積層２０Ｑでは、ｐ型半導体領域３０は、受光層２１Ｑに接合を成して、また、この接合は、ＰＮ接合４０として参照される。このＰＮ接合４０に、空乏層５０が、受光層２１内に形成される。受光素子１Ｑでは、ｐ型半導体領域３０のｐ型ドーパント濃度は、例えば５×１０１６ｃｍ−３程度である。また、理解の容易のために、ｐ型半導体領域３０では、半導体積層２０Ｑの上面２０Ａからの深さ３０Ｈは、深さ３４Ｈと同程度である。
【００４２】
受光素子１Ｑでは、受光層２１Ｑは、第１１領域４０ｐ及び第１２領域４０ｑを有する。第１１領域４０ｐは、ＰＮ接合４０の内側に位置し、第１２領域４０ｑは、ＰＮ接合４０の外側に位置する。第１１領域４０ｐは、ｐ型導電性を有する。第１２領域４０ｑは、ｎ型導電性を有する。第１１領域４０ｐでのホール濃度は、５×１０１６ｃｍ−３であり、第１２領域４０ｑでの電子濃度は、２×１０１５ｃｍ−３である。
【００４３】
図５は、図４の（ｂ）部に示されるＶ−Ｖ線に沿ってとられた断面図である。図５において、ｐ型半導体領域３０の断面形状は、直径１８μｍの円形を有し、ＰＮ接合４０によって生じた空乏層５０の直径５０Ｄは、受光素子の動作中に印可される逆バイアス電圧、実用的には１ボルトにおいて、例えば２３μｍである。受光素子１Ｑでは、光吸収領域３Ｑにおける空乏層５０の面積は、π×（２３／２）２＝４１５μｍ２である。
【００４４】
受光素子１Ｑにおいても、拡張領域６０が空乏層５０の周りに形成され、本実施例では、拡散長ＲＤは例えば４μｍである。受光素子１Ｑでは、空乏層５０の直径（２３μｍ）と、その空乏層５０への拡散長（４μｍ×２＝８μｍ）とを合わせると、拡張領域６０の直径６０Ｄは、例えば３１μｍである。この直径６０Ｄを使って、受光素子１Ｑの光吸収領域３Ｑの面積を計算すると、この面積は、π×（３１／２）２＝７５４μｍ２である。拡張領域６０の面積は、空乏層５０の面積を差し引いて求められ、７５４μｍ２−４１５μｍ２＝３３９μｍ２である。受光素子１Ｑにおける比（ＩＤ／ＩＶ）１Ｑは、（ＩＤ／ＩＶ）１Ｑ＝（３３９μｍ２／４１５μｍ２）＝０．８２である。
【００４５】
図１の受光素子１の第１、第２及び第３の空乏層５１、５２、５３の面積の総和（１５１μｍ２）は、図４の受光素子１Ｑの空乏層５０の面積（４１５μｍ２）に比べて小さい。しかし、式（１）から分かるように、図１の受光素子１では、第１、第２及び第３の拡張領域６１、６２、６３の面積（３７５μｍ２）が、図４の受光素子１Ｑの拡張領域６０の面積（３３９μｍ２）に比べて大きくなる。その結果、比（ＩＤ／ＩＶ）１Ｑが０．８２であるのに対して、（ＩＤ／ＩＶ）１は２．５である。受光素子１では、第１、第２及び第３のｐ型半導体領域３１、３２、３３の小さいサイズによる光電流の低下が、第１、第２及び第３の拡張領域６１、６２、６３によって補われている。受光素子１は、拡張領域（例えば、第１、第２及び第３の拡張領域６１、６２、６３）を利用してｐ電極２４への光電流を収集している。
【００４６】
既に説明したように、光吸収領域における空乏層のサイズが大きくなるに従って、受光層内で発生する暗電流が徐々に増加する。キャリアの拡散長ＲＤは、空乏層の大きさに関わらず一定なので、一の受光素子あたりの空乏層のサイズが小さくなるに従って、光吸収領域に占める拡張領域の割合が増大し、空乏層の割合が減少する。受光素子１の図３に示された断面における空乏層面積（１５１μｍ２）は、受光素子１Ｑの空乏層面積（４１５μｍ２）の３６％である。この空乏層面積が３６％に減少することに応じて、図1の受光素子１では、図４の受光素子１Ｑに比べて空乏層で発生する暗電流を低減することができる。
【００４７】
図６は、第１実施形態に係る受光素子の光電流及び暗電流と、ｐ型半導体領域の面積との関係を示した図である。比較のために、図６には、図４の受光素子１Ｑの光電流及び暗電流と、ｐ型半導体領域の面積との関係が合わせて示されている。光吸収領域３、３Ｑは、二次元平面で考察される。
【００４８】
図６に示されるように、図４の受光素子１Ｑでは、光電流値は、ｐ型半導体領域の面積が約２０μｍ２における値、１．０×１０−１０Ａから徐々に増大する一方で、光電流の増大量は、徐々に減少する。図４及び図５に示した受光素子１Ｑは、正方形を有し、ｐ型半導体領域および拡張領域が円形を有する。そのため、円形の拡張領域６０の縁が、正方形の４つの頂点に接する前に、正方形の４つの辺に接触する。受光素子１Ｑでは、光吸収領域３Ｑの直径３Ｄは、空乏層５０による増加分（５μｍ）と拡張領域６０による増加分（８μｍ）とを差し引くと求められる。光吸収領域３Ｑにおける正方形の４つの辺（長さ３０μｍ）に接触又は交差したとき、ｐ型半導体領域の直径３０Ｄは、直径３０Ｄ＝３０μｍ−（５μｍ＋８μｍ）＝１７μｍであり、ｐ型半導体領域の面積は、π×（１７／２）２＝２２７μｍ２である。よって、ｐ型半導体領域と受光素子との互いの形状の違いに起因して、ｐ型半導体領域の面積が、例えば２２７μｍ２程度を超えるところから、ｐ型半導体領域の面積の増大率が減少し、これに応じて、光電流の増大率も飽和する。
【００４９】
暗電流は、空乏層５０のサイズに比例して増大し、この空乏層５０の直径５０Ｄは、拡散領域による増加分（８μｍ）を差し引くと求められる。光吸収領域３Ｑにおける正方形の４つの辺（長さ３０μｍ）に接触又は交差したとき、空乏層５０の直径５０Ｄは、直径５０Ｄ＝３０μｍ−８μｍ＝２２μｍであり、空乏層５０の面積は、π×（２２／２）２＝３８０μｍ２である。よって、空乏層面積が、例えば３８０μｍ２程度を超えるようになって初めて、空乏層面積の増大率が減少し、これに応じて、暗電流の増大率も飽和する。
【００５０】
図６における横軸のｐ型半導体領域の面積が２０μｍ２のとき、図１の受光素子１と図４の受光素子１Ｑとにおける、暗電流の値、光電流の値、および暗電流に対する光電流の比率（暗電流／光電流）をまとめると、下記の通りである。
受光素子の名称、暗電流の値（Ａ）、  光電流の値（Ａ）、  暗電流／光電流。
図１の受光素子、１．８×１０−１２、  ３×１０−１０、      ６×１０−３。
図４の受光素子、９×１０−１３、      １．３×１０−１０、  ７×１０−３。
二つの受光素子における暗電流／光電流を比較すると、図１の受光素子１に対応するモデルの暗電流／光電流の値が、図４の受光素子１Ｑに対応するモデルの暗電流／光電流の値に比べて減少している。図１の受光素子１に対応するモデルでは、図４の受光素子１Ｑに対応するモデルに比べて、一の受光素子あたりの空乏層の比率が小さいので、空乏層で発生する暗電流を低減できていることが示される。
【００５１】
受光素子において、一実施例では、受光層２１は、タイプＩＩ型ＩｎＧａＡｓ／ＧａＡｓＳｂ量子井戸構造を有することができる。タイプＩＩ型のヘテロ障壁の界面でキャリアが拡散しやすいので、拡張領域から空乏層へのキャリアの拡散量が増大する。この受光素子は、空乏層への印加バイアス電圧を小さくできるので、暗電流をさらに低減することができる。受光層２１は、アンドープＩｎＧａＡｓ及びタイプＩＩ型ＩｎＧａＡｓ／ＧａＡｓＳｂ量子井戸の他に、ＩｎＧａＡｓＰ層、ＧａＡｓＳｂ層、ＧａＩｎＮＡｓ層を含むことができる。
【００５２】
図７は、第１実施形態に係る受光素子を作製する方法における主要な工程を模式的に示す図である。以下、受光素子１を作製する方法を概略的に説明する。この説明において、理解を容易にするために、可能な場合には、図１に示された受光素子１の構成物の参照符号を用いる。
【００５３】
第１工程では、基板１０を準備する。基板１０は、例えば、ｎ型ＩｎＰウエハであることができる。図７の（ａ）部に示されるように、基板１０上に、半導体積層２０の成長が行われる。この成長には、例えば、有機金属気相エピタキシャル（ＯＭＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法が適用される。図７の（ａ）部に示されるように、基板１０の面方位（１００）の主面上に、半導体積層２０の受光層２１が成長される。受光層２１は、アンドープＩｎＧａＡｓ層を含む。受光層２１の上に、半導体層２２が成長される。半導体層２２は、例えばｎ型ＩｎＰを含む。第１工程では、必要に応じて、受光層２１が成長される前に、基板１０の主面上に、バッファー層を成長してもよい。
【００５４】
第２工程では、図７の（ｂ）部に示されるように、半導体層２２上に誘電体膜２３が成長される。誘電体膜２３は、例えばＳｉ系無機絶縁層を備え、より具体的には、例えばＳｉＮ膜、ＳｉＯ２膜、及びＳｉＯＮ膜からなる。本実施例では、誘電体膜２３にはＳｉＮ膜が用いられ、このＳｉＮ膜は、例えばプラズマＣＶＤ法によって形成される。ＳｉＮ膜の厚さは、例えば５００ｎｍである。次に、例えばフォトリソグラフィー法及びエッチング法を用いて、選択拡散用の開口２３Ｎが誘電体膜２３に形成される。開口２３Ｎの数は、例えば、一素子区画あたり３つであることができ、また、円形状を有することができる。開口２３Ｎの形状は、円形に限定されず、例えば正方形あるいは長方形などであることができる。開口２３Ｎが円形状を有するとき、その直径２３Ｄは、例えば３μｍである。これらの工程により、半導体基板生産物が作製される。
【００５５】
第３工程では、図７の（ｃ）部に示されるように、ｐ型半導体領域が形成される。ｐ型半導体領域の形成は、例えば、赤リン、砒素及び亜鉛を用いた気相拡散法によって行なわれる。気相拡散法では、半導体基板生産物が石英管に封入されて真空下に置かれる。次いで、５００℃で３０分間の熱処理によってＺｎが拡散されて、ｐ型半導体領域が形成される。ｐ型半導体領域は、半導体積層２０の上面２０Ａから基板１０に向かって延在し、受光層２１に到達する。ｐ型半導体領域の深さ３０Ｈは、半導体積層２０の上面２０Ａから、例えば１．５μｍであることができる。
【００５６】
第４工程では、図７の（ｄ）部に示されるように、電極及び反射防止膜の形成が行われる。ｐ型半導体領域に接続されるｐ電極２４が形成される。次いで、基板１０の裏面１０Ｂの研磨、及び反射防止膜２５とｎ電極２６との形成が行われる。具体的に、これらの工程を説明する。フォトリソグラフィー技術と蒸着を用いたリフトオフプロセスとによってｐ電極２４が形成される。半導体基板生産物の誘電体膜２３の上に、ｐ電極２４のためのレジストマスクが作成され、この後に半導体基板生産物の全面にｐ電極２４のための金属膜が真空蒸着炉にて蒸着される。その後に、レジストマスクを用いたリフトオフによりｐ電極２４が形成される。基板１０の裏面１０Ｂを鏡面研磨すると共に、反射防止膜２５及びｎ電極２６が形成される。研磨後の基板１０の厚さは、例えば３５０μｍである。反射防止膜２５は、例えば、ＳｉＯ２膜又はＳｉＯＮ膜などを含み、この反射防止膜２５の厚さは、例えば３００ｎｍである。反射防止膜２５には、チップ毎に開口２５Ｎが設けられ、この開口２５Ｎに、ｎ電極２６が、リフトオフプロセスにより形成される。ｐ電極２４及びｎ電極２６の材料は、例えばＴｉ／Ｐｔ／Ａｕであることができる。これらの工程により、受光素子１のための基板生産物が作製される。基板生産物がダイシング及び／又はヘキ開によって分割されて、受光素子１を含む受光素子アレイ２の作製が作製される。
【００５７】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置及び詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正及び変更に権利を請求する。
【産業上の利用可能性】
【００５８】
本実施形態によれば、拡張領域を有効に利用してｐ側電極への光電流を収集できる受光素子を提供することができる。
【符号の説明】
【００５９】
１…受光素子、１０…基板、２０…半導体積層、２１…受光層、２４…ｐ電極、３１…第１のｐ型半導体領域、３２…第２のｐ型半導体領域、３３…第３のｐ型半導体領域、４１…第１のＰＮ接合、４２…第２のＰＮ接合、４３…第３のＰＮ接合。
【図１】
2016225359.tif 000003
【図２】
2016225359.tif 000004
【図３】
2016225359.tif 000005
【図４】
2016225359.tif 000006
【図５】
2016225359.tif 000007
【図６】
2016225359.tif 000008
【図７】
2016225359.tif 000009