(57)【要約】【課題】基板表面の面荒れやステップバンチング、裏面電極の剥離を抑制することができ、かつ活性化率の高い不純物領域を備えた炭化珪素半導体装置の製造方法を提供すること。【解決手段】炭化珪素基板とのオーミックコンタクトをなす裏面電極を備えた炭化珪素半導体装置を製造するにあたって、まず、炭化珪素からなるエピタキシャルウェハ１０に不純物をイオン注入した後、スパッタリング法により、エピタキシャルウェハ１０のおもて面および裏面にそれぞれＳＰ2結合が支配的なカーボン保護膜１３−１，１３−２を形成する。次に、高温熱処理により、カーボン保護膜１３−１，１３−２によって両面を保護した状態のエピタキシャルウェハ１０を加熱し、エピタキシャルウェハ１０に注入した不純物を活性化させる。その後、カーボン保護膜１３−１，１３−２を除去し、エピタキシャルウェハ１０の裏面にニッケルシリサイド層および裏面電極積層体を順に形成する。【選択図】図３
2016086131.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素からなる半導体基板に不純物を注入する第１工程と、
スパッタリング法により、前記半導体基板の表面に炭素を主成分とする保護膜を形成する第２工程と、
前記保護膜を形成した状態で前記半導体基板を熱処理し、前記不純物を活性化させる第３工程と、
前記第３工程後、前記保護膜を除去する第４工程と、
前記第４工程後、前記半導体基板の、前記保護膜によって保護されていた表面に金属電極を形成する第５工程と、
を含み、
前記第２工程では、ＳＰ2混成軌道をとる炭素原子とＳＰ3混成軌道をとる炭素原子とが混在し、かつ前記ＳＰ3混成軌道をとる炭素原子よりも前記ＳＰ2混成軌道をとる炭素原子の割合が多い前記保護膜を形成することを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記第２工程では、前記半導体基板のおもて面および裏面にそれぞれ前記保護膜を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記保護膜の厚さは、１０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記第３工程において、前記熱処理の温度は、１６００℃以上１９００℃以下であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第３工程において、誘導加熱法、高周波加熱法、ランプ加熱法または真空熱電子衝撃法を用いた前記熱処理を行うことを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第５工程は、
前記半導体基板の表面にチタンおよびニッケルを含む金属層を形成する工程と、
熱処理により前記金属層と前記半導体基板とを反応させて、ニッケルシリサイドからなる前記金属電極を形成する工程を含むことを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、シリコン（Ｓｉ）に代わる半導体材料の一つとして炭化珪素（ＳｉＣ）が注目されている。炭化珪素のバンドギャップは、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）で３．２５ｅＶであり、シリコンのバンドギャップ（＝１．１２ｅＶ）に比べて３倍程度大きい。このため、半導体材料として炭化珪素を用いることにより、動作上限温度を高くすることができる。また、炭化珪素の絶縁破壊電界強度は、例えば４Ｈ−ＳｉＣで３．０ＭＶ／ｃｍであり、シリコンの絶縁破壊電界強度（＝０．２５ＭＶ／ｃｍ）に比べて１０倍程度大きい。このため、絶縁破壊電界強度の３乗に反比例するオン抵抗が低減され、定常状態での電力損失を低減することができる。
【０００３】
また、炭化珪素の熱伝導度は、例えば４Ｈ−ＳｉＣで４．９Ｗ／ｃｍＫであり、シリコンの熱伝導度（＝１．５Ｗ／ｃｍＫ）に比べて３倍程度高い。このため、炭化珪素を用いた半導体装置（以下、炭化珪素半導体装置とする）は、シリコンを用いた半導体装置（以下、シリコン半導体装置とする）よりも熱冷却効果が高く、冷却装置を小型化することができるという利点がある。また、炭化珪素半導体装置は、飽和ドリフト速度が２×１０7ｃｍ／ｓと大きいため、高速動作にも優れている。このように炭化珪素は、シリコンと比較して優れた物性値を有しているため、電力用半導体素子（以下、パワーデバイスとする）や高周波デバイス、高温動作デバイスなどへの応用が期待されている。
【０００４】
現在、炭化珪素半導体装置として絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ｐｎダイオード、ショットキーダイオード等が試作され、絶縁耐圧およびオン抵抗に関しては、シリコン半導体装置の特性を超えるデバイスが続出している。オン抵抗とは、通電時の順方向電流に対する順方向電圧の比（＝順方向電圧／順方向電流）である。このような炭化珪素半導体装置の作製（製造）には、炭化珪素からなる半導体基板（以下、ＳｉＣ基板とする）の内部の所定領域の導電型やキャリア濃度を制御する必要がある。
【０００５】
ＳｉＣ基板の内部の所定領域の導電型やキャリア濃度を制御する方法として、熱拡散法やイオン注入法が公知である。熱拡散法は、シリコン半導体装置を作製するために広く用いられている。しかし、炭化珪素中では不純物の拡散係数は非常に小さいため、熱拡散法を用いてＳｉＣ基板の内部の所定領域の導電型やキャリア濃度を制御することは難しい。このため、炭化珪素半導体装置の作製には、通常、イオン注入法が用いられる。注入されるイオン種としては、ｎ型半導体領域の形成には窒素（Ｎ）やリン（Ｐ）が用いられ、ｐ型半導体領域の形成にはアルミニウム（Ａｌ）やボロン（Ｂ）が多く用いられている。
【０００６】
また、ＳｉＣ基板の活性領域にイオン注入された不純物を活性化させるには、シリコン基板を用いた製造プロセスに比べて高温の熱処理が必要である。通常、このような高温熱処理をＳｉＣ基板に対して行った場合、ＳｉＣ基板の表面からシリコン原子が気化し、ＳｉＣ基板の表面が炭素（Ｃ）リッチになる。これにより、ＳｉＣ基板の表面に面荒れやステップバンチングが発生することが知られている。ステップバンチングとは、ＳｉＣ基板の表面の原子ステップが粗密化することにより、ＳｉＣ基板の表面に凹凸が生じてしまうことである。
【０００７】
熱処理により発生するＳｉＣ基板表面の面荒れやステップバンチングを抑制する方法として、ＳｉＣ基板上にダイヤモンドライクカーボン（ＤＬＣ：Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）膜や有機膜などの保護膜を形成した後に、不純物を活性化させるためのアニール処理（熱処理）を行うことで、ＳｉＣ基板の表面からシリコン原子が外方拡散することを抑制してＳｉＣ基板表面の面荒れを抑制する方法が提案されている（例えば、下記特許文献１参照。）。
【０００８】
また、別の方法として、ＳｉＣ基板のおもて面だけでなく裏面にも保護膜を形成した状態で熱処理を行うことにより、ＳｉＣ基板表面からシリコン原子が気化することを抑制してＳｉＣ基板表面の面荒れを抑制するとともに、熱処理時にＳｉＣ基板にかかる熱応力を緩和する方法が提案されている（例えば、下記特許文献２参照。）。このように熱処理時にＳｉＣ基板表面からシリコン原子が気化することによって生じるＳｉＣ基板表面の面荒れを抑制する方法について様々な提案がなされている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−０６８４２８号公報
【特許文献２】特開２０１１−０３５２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１，２では、高温熱処理によるＳｉＣ基板表面の面荒れを抑制することができるが、高温熱処理時にＳｉＣ基板表面からシリコン原子が気化することによって生じる裏面電極の剥離を抑制する方法については提案されていない。裏面電極の剥離とは、次のとおりである。図１１は、従来の炭化珪素半導体装置の構造を示す断面図である。上述したように、不純物を活性化させるための高温熱処理を行うことにより、ＳｉＣ基板１０１の表面からシリコン原子や注入した不純物原子が気化し、ＳｉＣ基板１０１の表面付近に炭素原子が残るため、ＳｉＣ基板１０１の表面付近は炭素リッチな状態となる。
【００１１】
このＳｉＣ基板１０１の炭素リッチな表面には、ＳｉＣ基板１０１とのコンタクト（電気的接触部）がオーミックコンタクトとなるニッケルシリサイド層１０２を形成する。このとき、ＳｉＣ基板１０１の炭素リッチな表面に形成したニッケル層をシンタリング（熱処理）することにより、ニッケル層とＳｉＣ基板１０１とを反応させてニッケルシリサイド層１０２を生成する。このようにＳｉＣ基板１０１の炭素リッチな表面にニッケルシリサイド層１０２を形成するため、ニッケルシリサイド層１０２の内部には、ＳｉＣ基板１０１との界面付近に炭素原子１０２ａが連続的に析出すると推測される。
【００１２】
炭素原子１０２ａが析出する部分（以下、炭素析出層１０２ａとする）は付着性に乏しいため、炭素析出層１０２ａからニッケルシリサイド層１０２が剥離する。ニッケルシリサイド層１０２上には、例えばチタン（Ｔｉ）層１０３、ニッケル（Ｎｉ）層１０４および金（Ａｕ）層１０５が順に積層されてなる裏面電極積層体１０６を形成するが、上述したように炭素析出層１０２ａからニッケルシリサイド層１０２が剥離するため、ニッケルシリサイド層１０２とともに裏面電極積層体１０６も剥離する。裏面電極の剥離とは、このようにニッケルシリサイド層１０２および裏面電極積層体１０６が剥離することにより、特性の良好な裏面電極を形成することができないことをいう。
【００１３】
この発明は、上述した従来技術による問題点を解消するため、高温熱処理による炭化珪素基板表面の面荒れやステップバンチングを抑制するとともに、裏面電極が剥離することを抑制することができ、かつ活性化率の高い不純物領域を形成することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明者らは、鋭意研究を重ねた結果、ＳｉＣ基板（ウェハ）へのイオン注入後、不純物活性化のための高温熱処理前に、スパッタリング法によりＳｉＣ基板のおもて面および裏面にカーボン保護膜を形成することにより、当該高温熱処理時にＳｉＣ基板の表面からシリコン原子が気化（昇華）することを抑制することができ、ＳｉＣ基板の表面付近が炭素リッチな状態にならないことを見出した。本発明は、このような知見に基づいてなされたものである。
【００１５】
上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板に不純物を注入する第１工程を行う。次に、スパッタリング法により、前記半導体基板の表面に炭素を主成分とする保護膜を形成する第２工程を行う。次に、前記保護膜を形成した状態で前記半導体基板を熱処理し、前記不純物を活性化させる第３工程を行う。前記第３工程後、前記保護膜を除去する第４工程を行う。前記第４工程後、前記半導体基板の、前記保護膜によって保護されていた表面に金属電極を形成する第５工程を行う。そして、前記第２工程では、ＳＰ2混成軌道をとる炭素原子とＳＰ3混成軌道をとる炭素原子とが混在し、かつ前記ＳＰ3混成軌道をとる炭素原子よりも前記ＳＰ2混成軌道をとる炭素原子の割合が多い前記保護膜を形成する。
【００１６】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程では、前記半導体基板のおもて面および裏面にそれぞれ前記保護膜を形成することを特徴とする。
【００１７】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記保護膜の厚さは、１０ｎｍ以上１００ｎｍ以下であることを特徴とする。
【００１８】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程において、前記熱処理の温度は、１６００℃以上１９００℃以下であることを特徴とする。
【００１９】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程において、誘導加熱法、高周波加熱法、ランプ加熱法または真空熱電子衝撃法を用いた前記熱処理を行うことを特徴とする。
【００２０】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程は、前記半導体基板の表面にチタンおよびニッケルを含む金属層を形成する工程と、熱処理により前記金属層と前記半導体基板とを反応させて、ニッケルシリサイドからなる前記金属電極を形成する工程を含むことを特徴とする。
【００２１】
上述した発明によれば、半導体基板（ウェハ）のおもて面へのイオン注入後、活性化のための高温熱処理前に、基板表面をＳＰ2結合が支配的な炭素を主成分とする保護膜によって保護することにより、高温熱処理により活性化率の高い不純物領域を形成するとともに、不純物活性化のための高温熱処理による基板表面の面荒れやステップバンチングを防止することができる。また、不純物活性化のための高温熱処理時に基板表面からシリコン原子が気化（昇華）することを抑制することができるため、基板の表面付近が炭素リッチな状態にならない。これにより、基板表面に形成する金属電極の内部の、半導体基板との界面付近に付着性に乏しい炭素原子が連続的に析出することを防止することができる。このため、金属電極が剥離することを防止することができる。
【発明の効果】
【００２２】
本発明にかかる炭化珪素半導体装置の製造方法によれば、高温熱処理による炭化珪素基板表面の面荒れやステップバンチングを抑制するとともに、裏面電極が剥離することを抑制することができ、かつ活性化率の高い不純物領域を形成することができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図２】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図３】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図４】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図５】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図６】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図７】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図８】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図９】実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【図１０】本発明にかかる半導体装置の製造工程において保護膜として用いるカーボン保護膜の形成条件を示す図表である。
【図１１】従来の炭化珪素半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００２４】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２５】
（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の構造について説明する。実施の形態１にかかる炭化珪素半導体装置は、炭化珪素（ＳｉＣ）からなる半導体基板（以下、ＳｉＣ基板（チップ）とする）とのコンタクト（電気的接触部）がオーミックコンタクトとなる裏面電極を備える。裏面電極は、ＳｉＣ基板上にニッケルシリサイド層および裏面電極積層体が順に積層されてなる。裏面電極積層体は、ニッケルシリサイド層側から例えばチタン（Ｔｉ）層、ニッケル（Ｎｉ）層および金（Ａｕ）層が順に積層されてなる。ＳｉＣ基板の内部には、素子構造に応じた半導体領域が設けられている。炭化珪素半導体装置の素子構造（おもて面電極やＳｉＣ基板の内部の半導体領域など）は、設計条件に応じて種々変更可能であるため、説明を省略する。
【００２６】
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。図１〜８は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。ＳｉＣ基板（チップ）の内部には素子構造に応じた１つ以上の半導体領域が形成されるが、ここでは、おもて面素子構造を構成するｎ型またはｐ型の半導体領域３を選択的に形成する場合を例に説明する。まず、図１に示すように、炭化珪素（ＳｉＣ）からなる例えばｎ型の下地層（以下、ＳｉＣ下地ウェハとする）１上に例えばｎ型のエピタキシャル層２を成長させたエピタキシャルウェハ（半導体基板）１０を用意する。ＳｉＣ下地ウェハ１およびエピタキシャル層２の導電型は素子構造に応じて種々変更される。
【００２７】
ＳｉＣ下地ウェハ１は、例えば１×１０18／ｃｍ3程度の不純物濃度を有する炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）ウェハである。ＳｉＣ下地ウェハ１のおもて面は、例えば（０００１）面に対して８°程度のオフ角を有していてもよい。エピタキシャル層２の不純物濃度および厚さは、例えば、それぞれ１×１０16／ｃｍ3程度および１０μｍ程度であってもよい。以下、エピタキシャルウェハ１０のエピタキシャル層２側の面をおもて面とし、エピタキシャルウェハ１０のＳｉＣ下地ウェハ１側の面を裏面とする。
【００２８】
次に、エピタキシャルウェハ１０のおもて面に、おもて面素子構造を構成する半導体領域の形成領域を開口させたイオン注入用のマスク１１を形成する。マスク１１は、酸化膜であってもよいし、レジスト膜であってもよい。次に、図２に示すように、室温（例えば２５℃程度）、または、高温（例えば５００℃程度）にエピタキシャルウェハ１０を加熱した状態で、マスク１１をマスクとして例えばリン（Ｐ）や窒素（Ｎ）などのｎ型不純物またはボロン（Ｂ）やアルミニウム（Ａｌ）などのｐ型不純物のイオン注入１２を行う。図２において、エピタキシャルウェハ１０のおもて面近傍の点線は、イオン注入された不純物をあらわしている（図３，９においても同様）。
【００２９】
イオン注入１２は、例えば３５０ｋＶ、２５０ｋＶ、１８０ｋＶ、１００ｋＶ、７０ｋＶおよび３０ｋＶの加速電圧で複数回のイオン注入（多段イオン注入）を行い、総ドーズ量を５×１０13／ｃｍ2程度としてもよい。次に、マスク１１を除去する。このとき、マスク１１が酸化膜である場合には例えばウェットエッチングなどによってマスク１１を除去し、マスク１１がレジスト膜である場合には例えば酸素（Ｏ2）ガスによるアッシング（灰化）などによってマスク１１を除去する。
【００３０】
次に、図３に示すように、エピタキシャルウェハ１０のおもて面および裏面にそれぞれ炭素を主成分とする保護膜（以下、カーボン保護膜とする）１３−１，１３−２を形成する。このとき、スパッタリング法により、ＳＰ2混成軌道をとる炭素原子とＳＰ3混成軌道をとる炭素原子とが混在し、かつＳＰ2結合が支配的なカーボン保護膜１３−１，１３−２を形成する。ＳＰ2結合が支配的とは、ＳＰ3混成軌道をとる炭素原子よりもＳＰ2混成軌道をとる炭素原子の割合が多く、ＳＰ3混成軌道をとる炭素原子同士の結合（ダイアモンド構造）よりもＳＰ2混成軌道をとる炭素原子同士の結合（グラファイト構造）が多いことである。
【００３１】
カーボン保護膜１３−１，１３−２を形成する順序は、例えば、エピタキシャルウェハ１０のおもて面にカーボン保護膜１３−１を形成した後に、エピタキシャルウェハ１０の裏面にカーボン保護膜１３−２を形成するのがよい。その理由は、おもて面へのスパッタリング装置内搬送ロボット等の物理的接触を避けるためである。このため、まずエピタキシャルウェハ１０のおもて面にカーボン保護膜１３−１を形成し、エピタキシャルウェハ１０のおもて面を保護したのち、裏面へのカーボン保護膜１３−２の形成を行う。カーボン保護膜１３−１，１３−２の厚さは、例えば１０ｎｍ以上１００ｎｍ以下程度であるのが好ましい。その理由は、１０ｎｍ未満であると、スパッタリング法を用いて成膜した膜の面内均一性で保護膜として好ましくなく、１００ｎｍより大きいと、ウェハへ応力がかかり、ウェハ反りの問題が発生するからである。
【００３２】
次に、図４に示すように、高温熱処理により、カーボン保護膜１３−１，１３−２によって両面を保護した状態のエピタキシャルウェハ１０を加熱し、エピタキシャルウェハ１０に注入した不純物を活性化させる。これによって、エピタキシャル層２の内部に、エピタキシャル層２よりも不純物濃度の高いｎ型またはｐ型の半導体領域３を選択的に形成する。エピタキシャル層２に注入した不純物を活性化させるための高温熱処理の温度は、半導体領域３の活性率を高くすることができるために、例えば１６００℃以上１９００℃以下程度であるのが好ましい。
【００３３】
また、不純物活性化のための高温熱処理は、例えば、誘導加熱法、高周波加熱法、ランプ加熱法、真空熱電子衝撃法などを用いて行ってもよい。誘導加熱法とは、電磁誘導の原理を用いてウェハを加熱する方法である。高周波加熱法とは、高周波を用いてウェハを自己発熱させる方法である。ランプ加熱法とは、赤外線ランプなどを用いてウェハを加熱する方法である。真空熱電子衝撃法とは、真空雰囲気において、ヒータなどの加熱手段に熱電子を衝突させることで加熱手段を発熱させ、この発熱させた加熱手段によってウェハを加熱する方法である。
【００３４】
次に、図５に示すように、例えば酸素を用いたプラズマ処理によりカーボン保護膜１３−１，１３−２を除去する。カーボン保護膜１３−１，１３−２を除去する順序は、ウェハ裏面のカーボン保護膜１３−２を除去した後に、ウェハおもて面のカーボン保護膜１３−１を除去するのがよい。その理由は、エピタキシャルウェハ１０のおもて面へのスパッタリング装置内搬送ロボット等の物理的接触を避けるためである。このため、まずエピタキシャルウェハ１０の裏面のカーボン保護膜１３−２を除去（このとき、エピタキシャルウェハ１０のおもて面はカーボン保護膜１３−１で保護されている）したのち、エピタキシャルウェハ１０のおもて面のカーボン保護膜１３−１の除去を行う。
【００３５】
次に、一般的な方法により、エピタキシャルウェハ１０のおもて面側に所定のおもて面素子構造を形成する。次に、図６に示すように、例えばスパッタリング法などの金属成膜法により、エピタキシャルウェハ１０の裏面にチタン膜４およびニッケル膜５を順に形成する。チタン膜４の厚さは、例えば６０ｎｍであってもよい。ニッケル膜５の厚さは、例えば３６ｎｍであってもよい。後述するニッケルシリサイド層６の場合は、成膜後のアニール処理でニッケルシリサイド層６の状態が決まるため、その前駆体である金属膜（チタン膜４およびニッケル膜５）の成膜手法は問わない。しかし、蒸着法よりもスパッタリング法の方が成膜した膜の付着強度が高いので、成膜後の膜剥がれ（金属膜の剥離）を防止することを重視した場合は、スパッタリング法を用いてニッケルシリサイド層６となる金属膜の成膜を行うのが好ましい。
【００３６】
なお、スパッタリング法の場合、金属膜の成膜中は基板（ウェハ）温度が高温になる。このため、金属膜の成膜終了後（室温に戻した際）に熱応力で膜剥がれが生じる虞があるが、この膜剥がれの現象はニッケルシリサイド層６の厚さを厚くする場合に発生し、本発明のような１００ｎｍ以下の厚さのニッケルシリサイド層６を形成する場合には問題にならない。また、裏面電極層（後述する裏面電極積層体７）の場合は、裏面電極層を構成するニッケル層の厚さが厚い（下記実施例では４００ｎｍ程度）ので、スパッタリング法を用いると、上記した熱応力変化が大きく、剥離が発生する虞がある。このため、裏面電極層を形成する場合は蒸着法を用いるのが好ましい。
【００３７】
次に、図７に示すように、チタン膜４およびニッケル膜５をシンタリング（焼結）するための例えば５００℃程度の温度の熱処理を行い、ニッケル膜５をシリサイド化してニッケルシリサイド層６を形成する。次に、図８に示すように、例えば蒸着法などの金属成膜法により、ニッケルシリサイド層６上に例えばチタン膜、ニッケル膜および金膜を順に積層してなる裏面電極積層体７を形成する。その後、エピタキシャルウェハ１０を個々のチップにダイシング（切断）することにより、実施の形態１にかかる炭化珪素半導体装置が完成する。
【００３８】
以上、説明したように、実施の形態１によれば、エピタキシャルウェハのおもて面へのイオン注入後、不純物活性化のための高温熱処理前に、ウェハおもて面および裏面をＳＰ2結合が支配的なカーボン保護膜によって保護することにより、高温熱処理により活性化率の高い不純物領域を形成するとともに、不純物活性化のための高温熱処理によるエピタキシャルウェハの表面の面荒れやステップバンチングを防止することができる。また、不純物活性化のための高温熱処理時にエピタキシャルウェハの表面からシリコン原子が気化（昇華）することを抑制することができるため、エピタキシャルウェハの表面付近が炭素リッチな状態にならない。これにより、エピタキシャルウェハの裏面に形成するニッケルシリサイド層の内部の、エピタキシャルウェハとの界面付近に付着性に乏しい炭素原子が連続的に析出することを防止することができる。このため、裏面電極（ニッケルシリサイド層および裏面電極積層体）が剥離することを防止することができる。
【００３９】
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。図９は、実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。実施の形態２にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる点は、エピタキシャルウェハの裏面に不純物をイオン注入することにより、ＳｉＣ基板（チップ）と裏面電極とのコンタクト抵抗を低減させている点である。ここでは、裏面素子構造を構成するｎ型またはｐ型の半導体領域を選択的に形成する場合を例に説明する。
【００４０】
実施の形態２にかかる炭化珪素半導体装置を製造するにあたって、まず、実施の形態１と同様に、イオン注入用のマスク（以下、第１マスクとする）を用いてエピタキシャルウェハ１０のおもて面にｎ型またはｐ型の不純物をイオン注入（以下、第１イオン注入とする）した後、第１マスクを除去する（図１，２参照）。次に、図９に示すように、エピタキシャルウェハ１０の裏面に、裏面素子構造を構成する半導体領域の形成領域を開口させたイオン注入用のマスク（以下、第２マスクとする）２１を形成する。
【００４１】
次に、第２マスク２１をマスクとしてｎ型不純物またはｐ型不純物のイオン注入（以下、第２イオン注入とする）２２を行う。第２イオン注入２２の方法は、例えば、第１イオン注入と同様であってもよい。次に、第２マスク２１を除去する。第２マスク２１の形成方法および除去方法は、第１マスクと同様であってもよい。その後、実施の形態１と同様に、エピタキシャルウェハ１０のおもて面および裏面にカーボン保護膜を形成する工程以降の工程を順次行うことにより、実施の形態２にかかる炭化珪素半導体装置が完成する。
【００４２】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、従来技術では、第２イオン注入によりＳｉＣ基板の裏面側の格子構造が破壊され、ＳｉＣ基板の裏面側が炭素リッチな状態となりやすく、裏面電極の剥離が発生しやすい傾向にあるが、実施の形態２によれば、エピタキシャルウェハの裏面への第２イオン注入後、不純物活性化のための高温熱処理前に、ウェハおもて面および裏面をＳＰ2結合が支配的なカーボン保護膜によって保護するため、実施の形態１と同様に、裏面電極が剥離することを防止することができる。
【００４３】
（実施例）
次に、裏面電極（ニッケルシリサイド層６および裏面電極積層体７）の剥離の有無について検証した。図１０は、本発明にかかる半導体装置の製造工程において保護膜として用いるカーボン保護膜の形成条件を示す図表である。まず、上述した実施の形態１にかかる炭化珪素半導体装置の製造方法にしたがい、エピタキシャルウェハ１０に不純物をイオン注入した後、スパッタリング法によりエピタキシャルウェハ１０のおもて面および裏面に５０ｎｍの厚さのカーボン保護膜１３−１，１３−２を形成した後に、不純物活性化のための熱処理を行った試料を用意した（第１，２試料とする）。
【００４４】
また、比較として、イオンビーム蒸着法によりカーボン保護膜を形成した第３試料、プラズマ化学気相成長（ＣＶＤ）法によりカーボン保護膜を形成した第４試料を用意した。第３，４試料のカーボン保護膜の形成方法以外の製造方法は、第１試料の製造方法と同様である。また、エピタキシャルウェハに不純物をイオン注入した後、エピタキシャルウェハのおもて面および裏面を保護せずに、エピタキシャルウェハに注入した不純物活性化のための熱処理を行った第５試料を用意した。第５試料の製造方法は、カーボン保護膜を形成しない以外は第１試料と同様である。
【００４５】
そして、第１〜５試料について、不純物活性化のための熱処理によってウェハ裏面に面荒れが生じたか否か（面荒れの有無）と、裏面電極が剥離したか否か（電極剥離の有無）を検証した。また、第１〜４試料について、エピタキシャルウェハのおもて面および裏面を保護するために形成したカーボン保護膜をＸ線光電子分光分析（ＥＳＣＡ）法により測定し、ＳＰ2混成軌道をとる炭素原子に対するＳＰ3混成軌道をとる炭素原子の割合（＝ＳＰ3／ＳＰ2、以下、ＳＰ3／ＳＰ2比とする）を算出した。その結果を図１０に示す。
【００４６】
図１０に示すように、第１，２試料においては、不純物活性化のための熱処理によるウェハ裏面の面荒れおよびステップバンチングが生じないこと、かつ、裏面電極の剥離が生じないことが確認された（面荒れ：無、電極剥離：無）。また、第１試料の作製時に形成されたカーボン保護膜１３−１，１３−２のＳＰ3／ＳＰ2比は０．２８〜０．８５の範囲内であり、第２試料の作製時に形成されたカーボン保護膜１３−１，１３−２のＳＰ3／ＳＰ2比は０．３２〜０．５５の範囲内であった。
【００４７】
一方、第３，５試料では、ウェハ裏面の面荒れおよびステップバンチングが生じること、かつ裏面電極の剥離が生じることが確認された（面荒れ：有、電極剥離：有）。第４試料では、ウェハ裏面の面荒れおよびステップバンチングが生じないことが確認されたが、裏面電極の剥離が生じることが確認された（面荒れ：無、電極剥離：有）。また、第３試料の作製時に形成されたカーボン保護膜のＳＰ3／ＳＰ2比は２．５〜３．８の範囲内であり、第４試料の作製時に形成されたカーボン保護膜のＳＰ3／ＳＰ2比は３．１〜４．３の範囲内であった。
【００４８】
また、スパッタリング法により形成されたカーボン保護膜はＳＰ2結合が支配的であり、イオンビーム蒸着法およびプラズマＣＶＤ法により形成されたカーボン保護膜は、ＳＰ2混成軌道をとる炭素原子よりもＳＰ3混成軌道をとる炭素原子の割合が多い（ＳＰ3結合が支配的である）ことが確認された。したがって、第１，２試料のようにスパッタリング法によりカーボン保護膜を形成することによって、ＳＰ2結合が支配的なカーボン保護膜１３−１，１３−２を形成することができることが確認された。そして、ＳＰ2結合が支配的なカーボン保護膜１３−１，１３−２によってエピタキシャルウェハ表面を保護した状態で不純物活性化のための高温熱処理を行うことで、不純物活性化のための高温熱処理による面荒れおよびステップバンチングを改善するとともに、裏面電極の剥離を防止することができることが確認された。
【００４９】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態にかかる炭化珪素半導体装置の製造方法によって作製される炭化珪素半導体装置は、ＭＯＳＦＥＴや、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ショットキーダイオードなど、炭化珪素を用いた様々な構造の半導体デバイスにも適用可能である。すなわち、上述した各実施の形態において、素子構造を種々変更することで、基板（チップ）裏面側にオーミック電極を備えた様々な構成の炭化珪素半導体装置を作製することができる。また、上述した実施の形態では、ＳｉＣ下地ウェハの表面にＳｉＣエピタキシャル層を積層したエピタキシャルウェハを用いて説明しているが、これに限らず、このエピタキシャルウェハと厚さの等しいＳｉＣウェハを用いてもよい。また、上述した実施の形態では、半導体領域または半導体ウェハの導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
【産業上の利用可能性】
【００５０】
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素半導体とのオーミックコンタクトを形成する金属電極を備えたパワー半導体装置に有用である。
【符号の説明】
【００５１】
１  ＳｉＣ下地ウェハ
２  エピタキシャル層
３  半導体領域
４  チタン膜
５  ニッケル膜
６  ニッケルシリサイド層
７  裏面電極積層体
１０  エピタキシャルウェハ
１１，２１  マスク
１２，２２  イオン注入
１３−１，１３−２  カーボン保護膜
【図１】
2016086131.tif 000003
【図２】
2016086131.tif 000004
【図３】
2016086131.tif 000005
【図４】
2016086131.tif 000006
【図５】
2016086131.tif 000007
【図６】
2016086131.tif 000008
【図７】
2016086131.tif 000009
【図８】
2016086131.tif 000010
【図９】
2016086131.tif 000011
【図１０】
2016086131.tif 000012
【図１１】
2016086131.tif 000013