(57)【要約】【課題】駆動用の電圧駆動型スイッチング素子の過電流を迅速に検出できるようにした過電流検出回路を提供する。【解決手段】駆動用のＭＯＳＦＥＴ４は、電極パッド３ｃ、ワイヤ２６を介して配線パターン２３に接続される。センス用ＭＯＳＦＥＴ５はカレントミラー回路７を介して電極パッド３ｃに接続される。ＭＯＳＦＥＴ１１は、ダイオード１３、電極パッド３ｄおよびワイヤ２７を介して配線パターン２３に接続される。ＭＯＳＦＥＴ４に流れる電流が増大すると、電極パッド３ｃの電位が上昇し、電極パッド３ｄとの電位差が増大する。ＭＯＳＦＥＴ４のオン抵抗が小さい場合でも、ＭＯＳＦＥＴ１１は、ＭＯＳＦＥＴ４、５よりもその電位差分だけ大きいゲートバイアスがかかり、検出電流が大きいので過電流を迅速に検出できる。【選択図】図１
2016086264.tif 000002
【特許請求の範囲】
【請求項１】
動作電源から給電され、ゲート駆動回路からゲート電圧が与えられて駆動する電圧駆動型スイッチング素子（４）を検出対象とした過電流検出回路装置であって、
前記動作電源から給電され、前記ゲート駆動回路からゲート電圧が与えられる第１検出用スイッチング素子（５）と、
前記第１検出用スイッチング素子（５）と直列に接続され、ミラー出力側が過電流を検出する電流検出回路（１２）に接続されるカレントミラー回路（７）と、
前記ゲート駆動回路から前記電圧駆動型スイッチング素子（４）にゲート電圧を与える経路に順方向に設けられる第１ダイオード（１０）と、
前記電圧駆動型スイッチング素子（４）および前記カレントミラー回路（７）のグランド側端子が共通に接続される第１基準電位端子（３ｃ）と、
前記電流検出回路（１２）側から給電され、前記第１検出用スイッチング素子（５）と同等のゲート電圧が与えられる第２検出用スイッチング素子（１１）と、
前記第２検出用スイッチング素子（１１）のグランド側端子が接続される第２基準電位端子（３ｄ）と、
前記第１基準電位端子（３ｃ）と外部回路のグランド端子との間に接続される第１配線（２６）と、
前記第２基準電位端子（３ｄ）と前記外部回路のグランド端子との間に接続される第２配線（２７）と
を備えたことを特徴とする過電流検出回路装置。
【請求項２】
請求項１に記載の過電流検出回路装置において、
前記第１配線（２６）および前記第２配線（２７）は、正の温度係数を有することを特徴とする過電流検出回路装置。
【請求項３】
請求項１に記載の過電流検出回路装置において、
前記第１配線（２６）は、前記第１基準電位端子（３ｃ）と前記第２基準電位端子（３ｄ）との間に接続されたシャント抵抗（５２）および前記第２基準電位端子（３ｄ）と前記外部回路のグランド端子との間に接続された共通配線（２６ａ）であり、
前記第２配線は、前記共通配線（２６ａ）である
ことを特徴とする過電流検出回路装置。
【請求項４】
請求項１から３のいずれか一項に記載の過電流検出回路装置において、
前記第２検出用スイッチング素子（１１）は、前記第１検出用スイッチング素子（５）とゲートが共通に接続され、グランド側端子は第２ダイオード（１３）を順方向に介して前記第２基準電位端子（３ｄ）に接続されていることを特徴とする過電流検出回路装置。
【請求項５】
請求項４に記載の過電流検出回路装置において、
前記第２ダイオード（１３）は、前記電圧駆動型スイッチング素子（４）の発熱部近傍に配置され、
前記第１ダイオード（１０）は、前記電圧駆動型スイッチング素子の発熱部に対して前記第２ダイオード（１３）よりも離間した位置に配置されることを特徴とする過電流検出回路装置。
【請求項６】
請求項１から５のいずれか一項に記載の過電流検出回路装置において、
前記カレントミラー回路（７）は、バイポーラトランジスタ（７ａ、７ｂ）により構成されることを特徴とする過電流検出回路装置。
【請求項７】
請求項１から６のいずれか一項に記載の過電流検出回路装置において、
前記電圧駆動型スイッチング素子（４）に前記動作電源から給電するための第１給電端子（３ａ）と、
前記第１検出用スイッチング素子（５）に前記動作電源から給電するための第２給電端子（３ｂ）とを備えたことを特徴とする過電流検出回路装置。
【請求項８】
請求項７に記載の過電流検出回路装置において、
前記第１給電端子（３ａ）は、第３ダイオード（６）を順方向に介して前記第２給電端子（３ｂ）に接続されていることを特徴とする過電流検出回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流検出回路装置に関する。
【背景技術】
【０００２】
負荷への通断電の制御を行うための駆動素子として電圧駆動型のスイッチング素子であるＭＯＳＦＥＴを用いる構成では、過電流を検出するためのセンスＭＯＳＦＥＴを設ける構成のドライバ回路がある。センスＭＯＳＦＥＴのソース側にはカレントミラー回路が設けられ、センスＭＯＳＦＥＴに流れる電流と同等の電流をミラー電流として流すことで過電流を検出する回路である。
【０００３】
この場合、センスＭＯＳＦＥＴのソース電圧は、カレントミラー回路を構成する電流比変換トランジスタのベースエミッタ間電圧ＶＢＥとなる。したがって、センスＭＯＳＦＥＴの動作には、ドレイン電圧がＶＢＥ以上になる必要がある。センスＭＯＳＦＥＴのドレイン電圧は、駆動用のＭＯＳＦＥＴに流れる電流とそのオン抵抗の積によって決まる電圧である。このため、駆動用のＭＯＳＦＥＴのオン抵抗が小さい場合には、センスＭＯＳＦＥＴのドレイン電圧の持ち上がりが遅くなり、これによって過電流検出が遅れてしまう。この結果、駆動用のＭＯＳＦＥＴがデッドショート状態になった時に、迅速な過電流検出によって電流を遮断できないと駆動用のＭＯＳＦＥＴが破壊に至る恐れがある。
【０００４】
また、駆動用のＭＯＳＦＥＴとセンスＭＯＳＦＥＴとの電流ミラー比はＭＯＳサイズによって決まり、温度によらず一定になる為、過電流検出値に負の温度特性をもたせて駆動用のＭＯＳＦＥＴを保護することができない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２３６５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、駆動用の電圧駆動型スイッチング素子の過電流を迅速に検出できるようにした過電流検出回路装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の過電流検出回路装置は、動作電源から給電され、ゲート駆動回路からゲート電圧が与えられて駆動する電圧駆動型スイッチング素子を検出対象としたものにおいて、前記動作電源から給電され、前記ゲート駆動回路からゲート電圧が与えられる第１検出用スイッチング素子と、前記第１検出用スイッチング素子と直列に接続され、ミラー出力側が過電流を検出する電流検出回路に接続されるカレントミラー回路と、前記ゲート駆動回路から前記電圧駆動型スイッチング素子にゲート電圧を与える経路に順方向に設けられる第１ダイオードと、前記電圧駆動型スイッチング素子および前記カレントミラー回路のグランド側端子が共通に接続される第１基準電位端子と、前記電流検出回路側から給電され、前記第１検出用スイッチング素子と同等のゲート電圧が与えられる第２検出用スイッチング素子と、前記第２検出用スイッチング素子のグランド側端子が接続される第２基準電位端子と、前記第１基準電位端子と外部回路のグランド端子との間に接続される第１配線と、前記第２基準電位端子と前記外部回路のグランド端子との間に接続される第２配線とを備えている。
【０００８】
上記構成を採用することにより、検出対象となる電圧駆動型スイッチング素子のゲートに第１ダイオードを介してゲート駆動回路からゲート信号が与えられると、負荷などに流れる電流が電圧駆動型スイッチング素子から第１基準電位端子および第１配線を介してグランド側に流れる。このとき、第１検出用スイッチング素子には、ゲート駆動回路からゲートにゲート信号が与えられて駆動するが、その印加電圧はカレントミラー回路の電圧分だけ差し引かれているので、検出対象の電圧駆動型スイッチング素子の印加電圧とほぼ同じである。
【０００９】
これにより、第１検出用スイッチング素子には、電圧駆動型スイッチング素子と同等の検出電流がミラー比に応じて流れ、カレントミラー回路にも同等の検出電流が流れる。第１検出用スイッチング素子の検出電流は、同じく第１基準端子および第１配線を介してグランド側に流れる。
【００１０】
一方、第２検出用スイッチング素子も第１検出用スイッチング素子と同等の印加電圧がゲートに与えられるので、同等の検出電流が流れる。この検出電流は、第２基準端子および第２配線を介してグランド側に流れる。
【００１１】
電圧駆動型スイッチング素子の電流が増大する場合には、その電流によって第１配線の抵抗成分で電圧降下が生じ、第１基準端子の電位が上昇する。一方、第２検出用スイッチング素子に流れる検出電流は、電圧駆動型スイッチング素子に流れる電流に比べて一般的には非常に小さく設定されるので、第２配線の抵抗成分による電圧降下は少なく、第２基準端子の電位は第１基準端子の電位よりも低い状態となる。この電位差は、電圧駆動型スイッチング素子に流れる電流が大きくなる程、大きくなっていく。
【００１２】
なお、このとき、電圧駆動型スイッチング素子のオン状態における抵抗成分が小さい場合には、電流が増大する割には素子にかかる電圧が上昇しない。このため、第１検出用スイッチング素子にはゲートに印加される電圧があまり大きくならず、検出電流の増大が遅れることがある。
【００１３】
この点、第２検出用スイッチング素子は、上記したように、ゲートの印加電圧が上記した電位差分だけ大きくかかることになり、検出電流が増大する。電圧駆動型スイッチング素子に過電流が流れるようになると、第２検出用スイッチング素子の検出電流が増大することで、電流検出回路は迅速に過電流を検出して電圧駆動型スイッチング素子をオフさせることができる。これによって、電圧駆動型スイッチング素子が過電流で破壊するのを防止することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態を示す電気的構成図
【図２】各部の電位変化を示すタイムチャート
【図３】ワイヤの温度特性の比較を示すタイムチャート
【図４】第２実施形態を示す電気的構成図
【図５】第３実施形態を示す電気的構成図
【図６】第４実施形態を示す電気的構成図
【発明を実施するための形態】
【００１５】
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３を参照して説明する。
まず、回路構成を示す図１において、半導体装置１は、過電流検出回路装置としてのドライバ回路２が形成されている。また、半導体装置１には、外部と電気的に接続するための電極パッド３ａ〜３ｄなどが周辺部に配置されている。電極パッド３ａは第１給電端子に相当し、電極パッド３ｂは第２給電端子に相当し、電極パッド３ｃは第１基準電位端子に相当し、電極パッド３ｄは第２基準電位端子に相当する。
【００１６】
電圧駆動型のスイッチング素子として機能するＮチャンネル型のＭＯＳＦＥＴ４は、ドレインが電極パッド３ａに接続され、ソースは電極パッド３ｃに接続される。また、第１検出用スイッチング素子として機能するＮチャンネル型のＭＯＳＦＥＴ５は、ドレインが電極パッド３ｂに接続されると共に第３ダイオードであるダイオード６を逆方向に介して電極パッド３ａに接続されている。なお、ダイオード６は、電極パッド３ｂが使えない状態となった場合でもＭＯＳＦＥＴ５への電源を供給する働きを有する。
【００１７】
ＭＯＳＦＥＴ５のソースはカレントミラー回路７のトランジスタ７ａのコレクタに接続されている。カレントミラー回路７はｎｐｎ型のバイポーラトランジスタ７ａおよび７ｂからなる（以下、単にトランジスタと称する）。トランジスタ７ａは、コレクタ−ベース間が短絡されている。トランジスタ７ａと７ｂは、所定の電流比で電流が流れるようにエミッタ面積が調整されている。
【００１８】
ＭＯＳＦＥＴ４および５は、オン信号を与えるスイッチ８ａ、オフ信号を与えるスイッチ８ｂによってゲート駆動信号が与えられる。スイッチ８ａおよび８ｂはいずれもＭＯＳＦＥＴなどからなるスイッチ素子である。スイッチ素子８ａは、一端子が電流源９を介して直流電源ＶＤに接続され、他端子がＭＯＳＦＥＴ５のゲートに接続されると共に第１ダイオードとしてのダイオード１０を介してＭＯＳＦＥＴ４のゲートに接続される。スイッチ８ａは、図示しない駆動回路からオンオフの信号が与えられる。
【００１９】
第２検出用スイッチング素子として機能するＮチャンネル型ＭＯＳＦＥＴ１１は、ドレインが電流検出回路１２に接続され、ソースが第２ダイオードとしてのダイオード１３を順方向に介して電極パッド３ｄに接続される。ＭＯＳＦＥＴ１１のゲートはＭＯＳＦＥＴ５のゲートに共通に接続される。
【００２０】
電流検出回路１２は、４個のバイポーラトランジスタ１２ａ〜１２ｄと電流源１２ｅを備えている。ペアとなるｐｎｐ型のトランジスタ１２ａ、１２ｂは、エミッタが共に直流電源ＶＤに接続され、ベースは共通に接続されている。トランジスタ１２ａは、コレクタがＭＯＳＦＥＴ１１のドレインに接続されている。ペアとなるｎｐｎ型のトランジスタ１２ｃ、１２ｄは、エミッタがグランドに接続されており、ベースは共通に接続されている。トランジスタ１２ｃは、コレクタが電流源１２ｅを介して直流電源ＶＤに接続されている。トランジスタ１２ｄは、コレクタがトランジスタ１２ｂのコレクタに接続されている。トランジスタ１２ｄのコレクタはオフ信号を与えるスイッチ８ｂに制御信号を与える。
【００２１】
電流検出回路１２は、トランジスタ１２ｃに過電流検出レベルの判定電流Ｉａが流れるように設定されている。これに対して、トランジスタ１２ｄに流れる検出電流Ｉ４が判定電流Ｉａを超えると、過電流を検出してスイッチ８ｂをオン動作させるように構成されている。トランジスタ１２ｄに流れる検出電流Ｉ４は、ＭＯＳＦＥＴ４に流れる検出電流Ｉ２とＭＯＳＦＥＴ１１に流れる検出電流Ｉ３との和の電流となる。
【００２２】
半導体装置１は、配線基板２１などに実装されるもので、その配線基板には電源端子となる配線パターン２２およびグランド端子となる配線パターン２３が設けられている。配線パターン２２は、ワイヤ２４により半導体装置１の電極パッド３ａに接続されると共に、ワイヤ２５により電極パッド３ｂに接続されている。配線パターン２２は、例えば駆動対象となる負荷を介して電源端子に接続されている。配線パターン２３は、ワイヤ２６により半導体装置１の電極パッド３ｃに接続されると共に、ワイヤ２７により電極パッド３ｄに接続されている。なお、ワイヤ２４〜２７は、例えばＡｕ（金）ワイヤなどを用いることができる。また、ワイヤ２６、２７はいずれも正の温度特性を呈する抵抗値を有していて、それぞれ第１配線、第２配線として機能する。また、ワイヤ２７には大電流が流れるので、複数本のワイヤもしくは径の太いワイヤを採用することができる。
【００２３】
次に、上記構成の作用について、図２および図３も参照して説明する。
ＭＯＳＦＥＴ４は、図示しないゲート駆動回路によりオン信号が出力されると、スイッチ８ａがオンされる。これにより、ＭＯＳＦＥＴ４は、電源端子ＶＤから電流源９、スイッチ８ａ、ダイオード１０を介してゲートにオンの駆動信号が与えられ、図示しない負荷への通電を行う。このとき、ＭＯＳＦＥＴ４に流れる電流Ｉ１は、例えば１０Ａ程度の大電流である。このとき、電極パッド３ｃは、ワイヤ２６の抵抗値Ｒ１と電流Ｉ１との積で決まる電位が生じ、グランドの電位（０Ｖ）よりも高くなっている。
【００２４】
また、スイッチ８ａがオン状態に移行することで、ＭＯＳＦＥＴ５もオンされる。ＭＯＳＦＥＴ５は、ソースがトランジスタ７ａを介して電極パッド３ｃに接続されていて、トランジスタ７ａのコレクタ−ゲート間は短絡しているので、ダイオードが接続されていることと等価な状態である。したがって、ＭＯＳＦＥＴ５のゲート−ソース間の電圧は、スイッチ８ａを介して与えられるゲート電位からダイオードの順方向電圧を差し引いた電圧となる。
【００２５】
一方、ＭＯＳＦＥＴ４のゲートは、ダイオード１０を介してスイッチ８ａ接続されているので、同じく、ＭＯＳＦＥＴ４のゲート−ソース間の電圧は、スイッチ８ａを介して与えられる電圧からダイオード１０の順方向電圧分が差し引かれた電圧となっている。この結果、ＭＯＳＦＥＴ４とＭＯＳＦＥＴ５は、ゲート−ソース間にかかる電圧がほぼ同じとなり、同じ条件で駆動されることになる。これによって、ＭＯＳＦＥＴ４に流れる負荷電流に相当するミラー比に応じた検出電流Ｉ２をＭＯＳＦＥＴ５によりモニタしている。すなわち、検出用のＭＯＳＦＥＴ５には負荷に流れる電流Ｉ１に対して所定のミラー比で検出電流Ｉ２が流れる。ＭＯＳＦＥＴ５に流れる検出電流Ｉ２により、カレントミラー回路７のトランジスタ７ａ、７ｂにも同じ電流が流れる。
【００２６】
また、スイッチ８ａのオンにより、ＭＯＳＦＥＴ１１も同様にオン状態に移行する。この場合、ＭＯＳＦＥＴ１１は、ソースがダイオード１３を介して電極パッド３ｄに接続されているので、ＭＯＳＦＥＴ１１のゲート−ソース間の電圧は、ゲート電位からダイオードの順方向電圧を差し引いた電圧となる。したがって、ＭＯＳＦＥＴ１１は、ＭＯＳＦＥＴ４、５とほぼ同じゲートバイアスが与えられることになり、ＭＯＳＦＥＴ１１には検出電流Ｉ３が流れる。
【００２７】
ところが、ＭＯＳＦＥＴ４に流れる電流Ｉ１が大きくなると、ワイヤ２６の抵抗Ｒ１の電圧降下を生じ、電極パッド３ｃは電位がグランドレベルから上昇する。一方、ＭＯＳＦＥＴ１１に流れる検出電流Ｉ３は電流Ｉ１に比べて非常に小さいレベルであるから、ワイヤ２７の抵抗Ｒ２の電圧降下が少なく、電極パッド３ｄの電位はグランドレベルからの変化が少ない。これにより、電極パッド３ｃの電位Ｖ１が電極パッド３ｄの電位Ｖ２に対して高くなる。ＭＯＳＦＥＴ４に流れる電流が大きくなることで、ＭＯＳＦＥＴ１１のゲート−ソース間にかかる電圧が、ＭＯＳＦＥＴ４、５のゲート−ソース間にかかる電圧よりも大きくなる。これにより、ＭＯＳＦＥＴ１１に流れる検出電流Ｉ３は、ＭＯＳＦＥＴ５の検出電流Ｉ２よりも大きくなる。
【００２８】
この結果、電流検出回路１２においては、過電流の判定電流Ｉａを超える検出電流Ｉ４がトランジスタ１２ｄに流れると、過電流検出状態となり、スイッチ８ｂをオン動作させるようになる。これにより、ＭＯＳＦＥＴ４はゲート電位がゼロとなり、オフ状態に移行する。なお、このようにＭＯＳＦＥＴ４が迅速にオフ状態に移行することで、ＭＯＳＦＥＴ４に流れる過電流で、ＭＯＳＦＥＴ４が破壊に至るのを抑制することができる。この場合、ＭＯＳＦＥＴ４のオン抵抗が小さい場合でも、電流Ｉ１が増大することで、電極パッド３ｃと３ｄとの間の電位差が大きくなり、ＭＯＳＦＥＴ１１は急速に電流が増大し、迅速に過電流検出状態に移行させることができる。
【００２９】
図２は、ＭＯＳＦＥＴ４、５、１１の各電流Ｉ１、Ｉ２、Ｉ３を時間経過と共に示している。例えば、駆動用のＭＯＳＦＥＴ４の電流Ｉ１を１０Ａまで増加させた場合（図２（ａ）参照）、ＭＯＳＦＥＴ５には一定のミラー比（例えば１００〜３００の間のミラー比）で検出電流Ｉ２（図２（ｂ）参照）が流れる。このとき、同じミラー比のＭＯＳＦＥＴ１１にも検出電流Ｉ３（図２（ｂ）参照）が流れる。ここでは、例えばミリアンペアオーダーの電流値である。
【００３０】
この検出電流Ｉ３は、ＭＯＳＦＥＴ４に流れる電流Ｉ１に比べて非常に小さいので、ワイヤ２７の抵抗分Ｒ２による電圧は小さく、ワイヤ２６の抵抗分２６による電圧は大きい。この電圧差が電極パッド３ｃと３ｄ間で異なり、これによってその差分の電圧だけＭＯＳＦＥＴ１１のゲート−ソース間電圧が大きくなるため、ＭＯＳＦＥＴ１１の検出電流Ｉ３はＭＯＳＦＥＴ５の検出電流Ｉ２よりも大きくなる。
【００３１】
そして、駆動用のＭＯＳＦＥＴ４の電流Ｉ１が増加するにしたがって、ＭＯＳＦＥＴ５、１１の各検出電流Ｉ２、Ｉ３の差が大きくなる。したがって、電流Ｉ１が増加するにつれて、過電流検出がしやすくなることを意味している。つまり、電流Ｉ１に対して、負帰還がかかり、過電流検出を迅速に行えるようになるのである。
【００３２】
次に、上記構成において、過電流検出とは別に、ＭＯＳＦＥＴ４が過熱することによる不具合を防止する機能について説明する。
上記構成においては、ダイオード１３、１０を設けることで、ＭＯＳＦＥＴ４、５、１１のゲート−ソース間電圧が同じになるように調整している。この構成において、ダイオード１０を、ダイオード１３に対して発熱源から離して配置することができる。例えば、ＭＯＳＦＥＴ４は、負荷に通電する関係から電流Ｉ１は大電流となり、オン抵抗との積により発熱が大きくなる。したがって、ＭＯＳＦＥＴ４およびその近傍は発熱源となるので、ダイオード１３をＭＯＳＦＥＴ４の近傍に配置する。ダイオードは、温度が高くなると順方向電圧が小さくなる。
【００３３】
ＭＯＳＦＥＴ４が発熱したときに、ダイオード１３は温度が高くなることで順方向電圧が小さくなり、ダイオード１０はＭＯＳＦＥＴ４から離れていることから順方向電圧は変動が少ない。これによって、これらダイオード１０、１３の順方向電圧の差の電圧に起因してＭＯＳＦＥＴ５および１１のゲート−ソース間電圧がＭＯＳＦＥＴ４のゲート−ソース間電圧より大きくなる。この結果、ミラー電流比が大きくなる為、局所的な発熱に対しても過電流検出値に負帰還がかかり、過電流を迅速に検出することができ、ＭＯＳＦＥＴ４の破壊を防ぐことができる。
【００３４】
また、上記の特性とは別に、電極パッド３ｃ、３ｄにグランド端子が接続されるワイヤ２６および２７についても、温度特性を有する場合、つまり温度の上昇に伴って抵抗値が増大する特性を有する場合には、これによっても過電流の検出感度が上昇する。
【００３５】
図３は、この作用について、ワイヤ２６および２７として、温度特性を有するワイヤを用いた場合と、温度特性を有しないワイヤを用いた場合とを想定して、温度特性についてのシミュレーション結果を示している。なお、図中、電流もしくは電圧のシンボルに添え字「ａ」を付したものが温度特性を有する場合であり、添え字「ｂ」を付したものが温度特性を有さない場合を示している。
【００３６】
この図３からわかるように、ＭＯＳＦＥＴ４により負荷に流れる電流Ｉ１が増えていくと、電極パッド３ｃからワイヤ２６を介してグランドに流れるときに、ワイヤ２６の抵抗によって発生する電圧Ｖ１ａとＶ１ｂとでは異なる電圧となる。すなわち、ワイヤ２６が温度特性を有する場合には、電流の増加で電力を消費し温度上昇が発生する。これにより、ワイヤ２６は抵抗値が増大し、さらに電圧Ｖ１ａは上昇する。これに対して、ワイヤ２６が温度特性を有しない場合には、電流Ｉ１の増加に伴う発熱が生じても抵抗値が変化しないので、電極パッド３ｃの電圧Ｖ１ｂは、Ｖ１ａよりも小さい。
【００３７】
一方、ＭＯＳＦＥＴ５に流れる電流Ｉ２は、抵抗値が変動しても変わらないので、検出電流Ｉ２ａ、Ｉ２ｂともに同じ電流値である。これに対して、ＭＯＳＦＥＴ１１に流れる検出電流Ｉ３は、ワイヤ２６が温度特性を有する場合には、上述したように電極パッド３ｃと３ｄとの電位差がさらに大きくなるので、検出電流Ｉ３ａは増大する傾向となる。
【００３８】
したがって、ワイヤ２６、２７が正の温度特性を有する場合には、検出電流Ｉ３がさらに大きくなる傾向にあるので、より過電流検出を敏感かつ迅速に行うことができるようになり、ＭＯＳＦＥＴ４の過電流による破壊の防止を図ることができる。
【００３９】
このような第１実施形態においては、検出用のＭＯＳＦＥＴ５に加えて、検出用のＭＯＳＦＥＴ１１を設け、このソース端子をＭＯＳＦＥＴ４のソース端子とは異なる電極パッド３ｄに接続する構成とした。これにより、ＭＯＳＦＥＴ４に流れる電流Ｉ１が増加し始めると、電極パッド３ｃと３ｄとの間の電位差が増大することで、ＭＯＳＦＥＴ１１の検出電流Ｉ３をより大きく流すことができ、これによって迅速に過電流検出を行うことができ、ＭＯＳＦＥＴ４の過電流による破壊を防止することができる。
【００４０】
また、この実施形態では、ダイオード１３をダイオード１０よりも発熱源の近くに配置し、発熱源の温度上昇に伴いダイオード１３の順方向電圧を低下させるようにした。これにより、発熱による過電流を防止することもできる。
【００４１】
さらに、グランド端子と電極パッド３ｃ、３ｄとの間のワイヤ２６、２７として、配線抵抗が正の温度特性を有するワイヤを用いて接続しているので、これによっても、ＭＯＳＦＥＴ４の電流Ｉ１が過電流になったときに、これを敏感かつ迅速に検出してＭＯＳＦＥＴ４が破壊に至るのを防止することができる。
また、電極パッド３ａと３ｂとの間にダイオード６を接続した構成としているので、電極パッド３ｂが使えない状態となった場合でもＭＯＳＦＥＴ５への電源を供給することができる。
【００４２】
（第２実施形態）
図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、半導体装置３１は、配線パターン２３に代えて、グランドに接続されずに別の回路等に接続される端子となる配線パターン２３ａを設けている。電極パッド３ｃと配線パターン２３ａとの間のワイヤ２６、および電極パッド３ｄと配線パターン２３ａとの間のワイヤ２７はそのまま設けている。
【００４３】
また、電極パッド３ｃは、グランドとの間にＭＯＳＦＥＴ３２により導通可能な構成とすることができる。これにより、ＭＯＳＦＥＴ３２をオン動作させることで、電極パッド３ｃをグランドレベルに接続することができる。なお、この状態では、電極パッド３ｄは、ワイヤ２７、配線パターン２３ａ、ワイヤ２６、電極パッド３ｃおよびＭＯＳＦＥＴ３２を介してグランドに接続することができる。
【００４４】
上記構成を採用する場合でも、配線パターン２３ａをグランドに代わる基準電位として、動作させることができるので、駆動用のＭＯＳＦＥＴ４を負荷に対してハイサイドで使用することが可能となる。したがって、このような第２実施形態によっても第１実施形態とほぼ同様の作用効果を得ることができる。
【００４５】
（第３実施形態）
図５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、半導体装置４１は、ダイオード１３を省略した構成としている。すなわち、ＭＯＳＦＥＴ１１のソースは電極パッド３ｄに直接接続されている。また、ＭＯＳＦＥＴ１１のゲートはＭＯＳＦＥＴ４のゲートと共通に接続される。すなわち、ＭＯＳＦＥＴ１１は、スイッチ８ａからダイオード１０を介してゲートに駆動信号が与えられる構成である。
【００４６】
これにより、ＭＯＳＦＥＴ１１のゲート−ソース間の電圧は、ＭＯＳＦＥＴ４と同様に、スイッチ８ａを介して与えられる電圧からダイオード１０の順方向電圧分が差し引かれた電圧となっている。この結果、ＭＯＳＦＥＴ４、５、１１は、ゲート−ソース間にかかる電圧がほぼ同じとなり、同じ条件で駆動されることになる。この結果、ＭＯＳＦＥＴ５および１１は、、ＭＯＳＦＥＴ４に流れる負荷電流に相当するミラー比に応じた検出電流Ｉ２、Ｉ３をモニタすることができる。さらに、ＭＯＳＦＥＴ１１は、ＭＯＳＦＥＴ４の電流Ｉ１が過大になると検出電流Ｉ３は負帰還がかかって大きくなるので、第１実施形態と同様にしてＭＯＳＦＥＴ４が過電流により破壊するのを防止することができる。
【００４７】
なお、この実施形態では、ダイオード１３を設けない構成としているので、第１実施形態における発熱による過電流を防止する効果は得ることができないが、発熱による過電流保護が必要ない場合には、この実施形態を採用することにより、ダイオード１３を省略した構成とすることができる。
【００４８】
（第４実施形態）
図６は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、半導体装置５１は、電極パッド３ｃを残し、電極パッド３ｄを省略した構成である。また、ＭＯＳＦＥＴ４のソースおよびトランジスタ７ａ、７ｂのエミッタは、共通に接続され、且つシャント抵抗５２を介して電極パッド３ｃに接続されている。ＭＯＳＦＥＴ１１のソースは、ダイオード１３を順方向に介して電極パッド３ｃに接続されている。電極パッド３ｃは、共通配線としてのワイヤ２６ａを介して配線パターン２３に接続されている。
【００４９】
上記構成によれば、駆動用のＭＯＳＦＥＴ４がオンして負荷電流Ｉ１が流れると、シャント抵抗５２はその電流Ｉ１によって電圧降下が生じる。これに対して、ＭＯＳＦＥＴ１１は、シャント抵抗５２を介していないので、シャント抵抗５２に発生している電圧分だけゲート−ソース間の電圧が大きくかかることになり、検出電流Ｉ３を増大させることができる。
【００５０】
したがって、第４の実施形態によっても、第１実施形態と同様の作用効果を得ることができる。また、この実施形態では、シャント抵抗５２を半導体装置５１の内部に設けることで、電極パッド３ｄを省略した構成とすることができる。
【００５１】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００５２】
電圧駆動型スイッチング素子として、ＭＯＳＦＥＴ４を用いた例で示したが、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いることもできる。
同様に、第１および第２検出用スイッチング素子も、ＭＯＳＦＥＴ５、１１を用いた例で示したが、ＩＧＢＴを用いることもできる。
【００５３】
ワイヤ２６、２７として、金（Ａｕ）ワイヤを用いることもできるし、アルミ（Ａｌ）などを用いることもできる。さらには、これらの合金によるワイヤや銅ワイヤなどの種々のワイヤ材料を用いることができる。
【００５４】
第３実施形態は、第２実施形態の構成であるハイサイド型の回路に適用することもできる。
第４実施形態は、第２実施形態のハイサイド型の回路、あるいはダイオード１３を省略する構成の第３実施形態に適用することもできる。
【符号の説明】
【００５５】
図面中、１、３１、４１、５１は半導体装置、２はドライバ回路（過電流検出回路装置）、３ａは電極パッド（第１給電端子）、３ｂは電極パッド（第２給電端子）、３ｃは電極パッド（第１基準電位端子）、３ｄは電極パッド（第２基準電位端子）、４は駆動用のＭＯＳＦＥＴ（電圧駆動型スイッチング素子）、５は検出用のＭＯＳＦＥＴ（第１検出用スイッチング素子）、６はダイオード（第３ダイオード）、７はカレントミラー回路、７ａ、７ｂはバイポーラトランジスタ、８ａ、８ｂはスイッチ素子、１０はダイオード（第１ダイオード）、１１は検出用のＭＯＳＦＥＴ（第２検出用スイッチング素子）、１２は電流検出回路、１３はダイオード（第２ダイオード）、２１は基板、２２、２３は配線パターン、２４、２５はワイヤ、２６はワイヤ（第１配線）、２６はワイヤ（共通配線）、２７はワイヤ（第２配線）、５２はシャント抵抗、ＶＤは直流電源（動作電源）である。
【図１】
2016086264.tif 000003
【図２】
2016086264.tif 000004
【図３】
2016086264.tif 000005
【図４】
2016086264.tif 000006
【図５】
2016086264.tif 000007
【図６】
2016086264.tif 000008