(57)【要約】【課題】電極の電位の変化を検出する検出装置において、回路構成をより簡素化し、検出装置を小型化することが可能な技術を提供する。【解決手段】本明細書では、電極の電位の変化を検出する検出装置を開示する。その検出装置は、電流出力のオン／オフを切り替える第１スイッチング素子と、電極と第１スイッチング素子のゲート端子の間に設けられたキャパシタと、第１スイッチング素子のゲート端子とリセット信号線の間の導通／非導通を切り換える第２スイッチング素子を備える検出回路を備えている。【選択図】図８
2016152516.tif 000002
【特許請求の範囲】
【請求項１】
電極の電位の変化を検出する検出装置であって、
電流出力のオン／オフを切り替える第１スイッチング素子と、
電極と第１スイッチング素子のゲート端子の間に設けられたキャパシタと、
第１スイッチング素子のゲート端子とリセット信号線の間の導通／非導通を切り換える第２スイッチング素子を備える検出回路を備える検出装置。
【請求項２】
電極が、アクチュエータアレイデバイスにおける個々のアクチュエータの診断に用いる電極である、請求項１の検出装置。
【請求項３】
検出回路の電流出力の有無に応じた電圧出力を提供する変換回路をさらに備えており、
変換回路が、複数のアクチュエータに対応して設けられた複数の検出回路について共通化されている、請求項２の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、検出装置を開示する。
【背景技術】
【０００２】
特許文献１に、電位の変化を検出する検出装置が開示されている。この検出装置では、オペアンプをコンパレータとして用いて、電位の変化を検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０８３７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、検出装置にオペアンプを組み込んでいるため、検出装置のサイズの大型化を招いている。
【０００５】
本明細書では、電極の電位の変化を検出する検出装置において、回路構成をより簡素化し、検出装置を小型化することが可能な技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書では、電極の電位の変化を検出する検出装置を開示する。その検出装置は、電流出力のオン／オフを切り替える第１スイッチング素子と、電極と第１スイッチング素子のゲート端子の間に設けられたキャパシタと、第１スイッチング素子のゲート端子とリセット信号線の間の導通／非導通を切り換える第２スイッチング素子を備える検出回路を備えている。
【０００７】
上記の検出装置では、第２スイッチング素子を導通とした状態では、第１スイッチング素子は電流出力をオフにしており、電極の電位の変化を検出する動作を行わない。第２スイッチング素子を非導通とした状態では、電極の電位が変化すると、キャパシタを介して第１スイッチング素子のゲート端子の電位が変化し、第１スイッチング素子の電流出力がオフからオンに切換る。上記の検出装置では、オペアンプ等のコンパレータを用いる場合に比べて、簡素な回路構成で、電極の電位の変化を検出することができる。また、上記の検出装置では、キャパシタによって、電極からの直流電圧成分が分離され、電圧変化分のみが第１スイッチング素子のゲート端子に入力される。このような構成とすることによって、電極に高電圧が印加される場合であっても、第１スイッチング素子と第２スイッチング素子を低耐圧の素子とすることができ、検出回路を小型化することができる。
【０００８】
上記の検出装置は、電極が、アクチュエータアレイデバイスにおける個々のアクチュエータの診断に用いる電極であってもよい。
【０００９】
アクチュエータアレイデバイスにおいて、個々のアクチュエータの診断のために組み込む検出装置は、可能な限り小型であることが好ましい。上記の検出装置によれば、個々のアクチュエータの診断のために組み込む検出装置を小型化することができる。
【００１０】
上記の検出装置は、検出回路の電流出力の有無に応じた電圧出力を提供する変換回路をさらに備えており、変換回路が、複数のアクチュエータに対応して設けられた複数の検出回路について共通化されているように構成することができる。
【００１１】
上記の検出装置によれば、検出装置が組み込まれたアクチュエータアレイデバイスの回路構成を簡素化することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例のアクチュエータアレイデバイス２の平面図である。
【図２】実施例のアクチュエータ４の回路構成を模式的に示す図である。
【図３】実施例のアクチュエータ４における各種の信号のタイミングチャートである。
【図４】実施例のアクチュエータ４の診断動作の様子を模式的に示す図である。
【図５】実施例のアクチュエータ４の診断動作の様子を模式的に示す図である。
【図６】実施例のアクチュエータ４の診断動作の様子を模式的に示す図である。
【図７】実施例のアクチュエータ４の診断動作の様子を模式的に示す図である。
【図８】実施例の検出装置２５の回路構成を模式的に示す図である。
【図９】図８の回路構成における各種の信号のタイミングチャートである。
【図１０】実施例の検出装置２５の変形例の回路構成を模式的に示す図である。
【図１１】図１０の回路構成における各種の信号のタイミングチャートである。
【発明を実施するための形態】
【００１３】
（実施例）
図１は、アクチュエータアレイデバイス２を模式的に示している。アクチュエータアレイデバイス２は、基板３上に行列状に配列された複数のアクチュエータ４を備えている。例えば、基板３の表面をＸＹ面とした場合に、アクチュエータ４は、Ｘ方向（図１の左右方向）に２００列、Ｙ方向（図１の上下方向）に１００行の行列状に配列されている。それぞれのアクチュエータ４は、支持構造を介して基板３に対して傾動可能に支持された可動部を備えており、可動部に設けられた電極と基板３に設けられた電極の間の静電引力によって可動部を駆動する、静電容量型のアクチュエータである。本実施例のアクチュエータアレイデバイス２は、それぞれのアクチュエータ４の可動部にミラーが固定されており、アクチュエータ４が可動部の傾斜を制御することでミラーの反射角度を個別に制御する、ミラーアレイデバイスである。
【００１４】
図２は、それぞれのアクチュエータ４の回路構成を模式的に示している。アクチュエータ４は、可動電極６と、駆動電極８と、駆動診断電極１０と、ｐＭＯＳトランジスタ１２，１４と、ｎＭＯＳトランジスタ１６，１８と、メモリ２０と、マルチプレクサ２２と、検出回路２４と、変換回路２６と、判定レジスタ２８を備えている。以下の説明では、検出回路２４と変換回路２６を合わせて、検出装置２５ということもある。可動電極６は、可動部に設けられており、接地電位ＧＮＤを提供する信号線ＧＮＤに接続されている。駆動電極８は、可動電極６の一方の端部と対向する位置で、基板３の表面近傍に設けられている。駆動診断電極１０は、可動電極６の他方の端部と対向する位置で、基板３の表面近傍に設けられている。駆動電極８から可動電極６に作用する静電引力は、可動電極６を駆動電極８側に傾動させるトルクとして作用し、駆動診断電極１０から可動電極６に作用する静電引力は、可動電極６を駆動診断電極１０側に傾動させるトルクとして作用する。言い換えると、駆動電極８からの静電引力により可動電極６に作用するトルクと、駆動診断電極１０からの静電引力により可動電極６に作用するトルクは、互いに相殺し合う関係にある。なお、可動電極６には支持構造から復元力が作用する。従って、駆動電極８から静電引力が作用しておらず、かつ駆動診断電極１０から静電引力が作用していない場合や、駆動電極８からの静電引力と駆動診断電極１０からの静電引力が釣り合っている場合には、可動電極６は中立姿勢に維持される。ｐＭＯＳトランジスタ１２，１４、ｎＭＯＳトランジスタ１６，１８、メモリ２０、マルチプレクサ２２、検出回路２４、変換回路２６、判定レジスタ２８は、何れも基板３に実装されている。
【００１５】
駆動電極８は、ｐＭＯＳトランジスタ１２のドレイン端子と、ｎＭＯＳトランジスタ１６のドレイン端子に接続されている。ｐＭＯＳトランジスタ１２のソース端子は、駆動電位ＶＨＨ（例えば４０Ｖ）を提供する信号線ＶＨＨに接続されている。ｎＭＯＳトランジスタ１６のソース端子は、接地電位ＧＮＤを提供する信号線ＧＮＤに接続されている。言い換えると、信号線ＶＨＨと信号線ＧＮＤの間でｐＭＯＳトランジスタ１２とｎＭＯＳトランジスタ１６が直列に接続されており、ｐＭＯＳトランジスタ１２とｎＭＯＳトランジスタ１６の接続箇所に駆動電極８が接続されている。従って、ｐＭＯＳトランジスタ１２がオンであり、ｎＭＯＳトランジスタ１６がオフの場合には、駆動電極８は駆動電位ＶＨＨとなる。ｐＭＯＳトランジスタ１２がオンであり、ｎＭＯＳトランジスタ１６もオンの場合には、ｎＭＯＳトランジスタ１６のオン抵抗はｐＭＯＳトランジスタ１２のオン抵抗に比べて無視できる程度に小さいため、駆動電極８は接地電位ＧＮＤとなる。すなわち、ｐＭＯＳトランジスタ１２がオンである場合には、ｎＭＯＳトランジスタ１６のオン／オフに応じて、駆動電極８の電位が接地電位ＧＮＤと駆動電位ＶＨＨの間で切り替わる。ｐＭＯＳトランジスタ１２がオフの場合は、ｎＭＯＳトランジスタ１６がオンであれば駆動電極８は接地電位ＧＮＤとなり、ｎＭＯＳトランジスタ１６がオフであれば駆動電極８はハイインピーダンス状態となる。
【００１６】
駆動診断電極１０は、ｐＭＯＳトランジスタ１４のドレイン端子と、ｎＭＯＳトランジスタ１８のドレイン端子に接続されている。ｐＭＯＳトランジスタ１４のソース端子は、信号線ＶＨＨに接続されている。ｎＭＯＳトランジスタ１８のソース端子は、信号線ＧＮＤに接続されている。言い換えると、信号線ＶＨＨと信号線ＧＮＤの間でｐＭＯＳトランジスタ１４とｎＭＯＳトランジスタ１８が直列に接続されており、ｐＭＯＳトランジスタ１４とｎＭＯＳトランジスタ１８の接続箇所に駆動診断電極１０が接続されている。従って、ｐＭＯＳトランジスタ１４がオンであり、ｎＭＯＳトランジスタ１８がオフの場合には、駆動診断電極１０は駆動電位ＶＨＨとなる。ｐＭＯＳトランジスタ１４がオンであり、ｎＭＯＳトランジスタ１８もオンの場合には、ｎＭＯＳトランジスタ１８のオン抵抗はｐＭＯＳトランジスタ１４のオン抵抗に比べて無視できる程度に小さいため、駆動診断電極１０は接地電位ＧＮＤとなる。すなわち、ｐＭＯＳトランジスタ１４がオンである場合には、ｎＭＯＳトランジスタ１８のオン／オフに応じて、駆動診断電極１０の電位が接地電位ＧＮＤと駆動電位ＶＨＨの間で切り替わる。ｐＭＯＳトランジスタ１４がオフの場合は、ｎＭＯＳトランジスタ１８がオンであれば駆動診断電極１０は接地電位ＧＮＤとなり、ｎＭＯＳトランジスタ１８がオフであれば駆動診断電極１０はハイインピーダンス状態となる。また、駆動診断電極１０は、検出回路２４に接続されている。検出回路２４は、駆動診断電極１０の電位がしきい値を超えている場合に、変換回路２６を介して判定レジスタ２８にＬ電位（例えば０Ｖ）を出力する。また、検出回路２４は、駆動診断電極１０の電位がしきい値以下の場合に、変換回路２６を介して判定レジスタ２８にＨ電位（例えば５Ｖ）を出力する。判定レジスタ２８は、診断対象のアクチュエータ４の診断結果を記憶する。
【００１７】
メモリ２０は、１ビットのデータを記憶しており、記憶しているデータに応じてＱ出力とＱＢ出力を提供する。ＱＢ出力はＱ出力を反転させたものである。本実施例では、メモリ２０に格納されたデータが「０」の場合に、Ｑ出力はＨ電位となり、ＱＢ出力はＬ電位となる。逆に、メモリ２０に格納されたデータが「１」の場合に、Ｑ出力はＬ電位となり、ＱＢ出力はＨ電位となる。ｎＭＯＳトランジスタ１６のゲート端子は、メモリ２０のＱＢ出力に接続されている。マルチプレクサ２２にはメモリ２０のＱ出力とＱＢ出力が入力されている。マルチプレクサ２２は、信号線ＴＥＳＴの電位に応じて、メモリ２０からのＱ出力またはＱＢ出力をｎＭＯＳトランジスタ１８のゲート端子に提供する。信号線ＴＥＳＴの電位がＬ電位の場合には、マルチプレクサ２２はｎＭＯＳトランジスタ１８のゲート端子にＱ出力を提供する。信号線ＴＥＳＴの電位がＨ電位の場合には、マルチプレクサ２２はｎＭＯＳトランジスタ１８のゲート端子にＱＢ出力を提供する。なお、ｐＭＯＳトランジスタ１２，１４のゲート端子は、それぞれ信号線ＶＢに接続されている。
【００１８】
なお、図２に示す信号線ＶＨＨ、信号線ＧＮＤは、全てのアクチュエータ４で共通の信号線とすることができる。また、信号線ＶＢ、信号線ＴＥＳＴは、一度に診断対象とするアクチュエータ４の全てに共通の信号線とすることができる。さらに、図２に示す変換回路２６および判定レジスタ２８は、同時に診断対象とはならない複数のアクチュエータ４の全てに共通の回路とすることができる。例えば、図１に示すアクチュエータアレイデバイス２において、同じ行に配列されたアクチュエータ４（すなわち、Ｙ方向の位置が同じであるアクチュエータ４）を一度の診断対象とする構成の場合、信号線ＶＢ、信号線ＴＥＳＴは、同じ行に配列されたアクチュエータ４において共通化することができ、変換回路２６および判定レジスタ２８は、同じ列に配列されたアクチュエータ４（すなわち、Ｘ方向の位置が同じであるアクチュエータ４）において共通化することができる。
【００１９】
図１のアクチュエータアレイデバイス２は、通常動作と診断動作を実行可能である。通常動作においては、図２に示す信号線ＴＥＳＴをＬ電位とし、信号線ＶＢの電位をＶＢ０とする。ＶＢ０は、ｐＭＯＳトランジスタ１２，１４が高抵抗でオンとなる電位（例えば３８．５Ｖ）である。この状態で、メモリ２０の値を切り換えることによって、アクチュエータ４を駆動することができる。メモリ２０の値が「０」の場合には、ｐＭＯＳトランジスタ１２が高抵抗でオンであり、ｎＭＯＳトランジスタ１６はオフであるから、駆動電極８は駆動電位ＶＨＨとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動電極８の間には静電引力が作用する。また、メモリ２０の値が「０」の場合には、ｐＭＯＳトランジスタ１４が高抵抗でオンであり、ｎＭＯＳトランジスタ１８もオンであるから、駆動診断電極１０は接地電位ＧＮＤとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動診断電極１０の間には静電引力が作用しない。従って、通常動作において、メモリ２０の値が「０」の場合には、可動電極６は駆動電極８側へ傾動する。これとは異なり、メモリ２０の値が「１」の場合には、ｐＭＯＳトランジスタ１２が高抵抗でオンであり、ｎＭＯＳトランジスタ１６もオンであるから、駆動電極８は接地電位ＧＮＤとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動電極８の間には静電引力が作用しない。また、メモリ２０の値が「１」の場合には、ｐＭＯＳトランジスタ１４が高抵抗でオンであり、ｎＭＯＳトランジスタ１８がオフであるから、駆動診断電極１０は駆動電位ＶＨＨとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動診断電極１０の間に静電引力が作用する。従って、通常動作において、メモリ２０の値が「１」の場合には、可動電極６は駆動診断電極１０側へ傾動する。このように、アクチュエータアレイデバイス２の通常動作においては、それぞれのアクチュエータ４では、メモリ２０の値に応じて、駆動電極８側または駆動診断電極１０側へ可動部が傾動する。
【００２０】
以下では、図３−図７を参照しながら、アクチュエータアレイデバイス２の診断動作について説明する。図３は診断動作におけるアクチュエータ４の各種の信号のタイミングチャートを示している。図３において、ＩＮ０はｎＭＯＳトランジスタ１８のゲート端子の電位を示しており、ＩＮ１はｎＭＯＳトランジスタ１６のゲート端子の電位を示しており、ＯＵＴ０は駆動診断電極１０の電位を示しており、ＯＵＴ１は駆動電極８の電位を示している。図４−図７は診断動作におけるアクチュエータ４の動作の様子を模式的に示している。なお、図４−図７では、診断動作の原理を説明するために、ｐＭＯＳトランジスタ１２，１４をスイッチと抵抗器で表現し、ｎＭＯＳトランジスタ１６，１８をスイッチで表現している。また、図４−図７では、診断動作において診断対象としているアクチュエータ４の動作を左側に示し、診断対象としていないアクチュエータ４の動作を右側に示している。
【００２１】
診断動作においては、まず、図３のＰ１に示すように、信号線ＴＥＳＴをＬ電位とし、信号線ＶＢの電位をＶＢ０とする。また、アクチュエータ４のメモリ２０の値を「０」とする。この場合、診断対象のアクチュエータ４も非診断対象のアクチュエータ４も、同じ挙動を示す。この場合、図４に示すように、ｐＭＯＳトランジスタ１２が高抵抗でオンであり、ｎＭＯＳトランジスタ１６がオフであるから、駆動電極８は駆動電位ＶＨＨとなり、ｐＭＯＳトランジスタ１４が高抵抗でオンであり、ｎＭＯＳトランジスタ１８がオンであるから、駆動診断電極１０は接地電位ＧＮＤとなる。従って、可動電極６は駆動電極８側に傾動する。
【００２２】
次に、図３のＰ２に示すように、信号線ＶＢの電位をＶＢ０としたまま、信号線ＴＥＳＴをＨ電位に切り換える。また、診断対象とするアクチュエータ４について、メモリ２０の値を「１」に切り換える。この場合、図５に示すように、診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１２が高抵抗でオンであり、ｎＭＯＳトランジスタ１６がオフであるから、駆動電極８は駆動電位ＶＨＨとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動電極８の間には静電引力が作用する。また、診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１４が高抵抗でオンであり、ｎＭＯＳトランジスタ１８がオフであるから、駆動診断電極１０は駆動電位ＶＨＨとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動診断電極１０の間には静電引力が作用する。この結果、可動電極６は中立姿勢に戻る。これとは異なり、非診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１２が高抵抗でオンであり、ｎＭＯＳトランジスタ１６がオンであるから、駆動電極８は接地電位ＧＮＤとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動電極８の間には静電引力が作用しない。また、非診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１４が高抵抗でオンであり、ｎＭＯＳトランジスタ１８がオンであるから、駆動診断電極１０は接地電位ＧＮＤとなる。可動電極６は接地電位ＧＮＤであるから、可動電極６と駆動診断電極１０の間には静電引力が作用しない。この結果、可動電極６は中立姿勢に戻る。
【００２３】
次に、図３のＰ３に示すように、信号線ＶＢの電位を駆動電位ＶＨＨに切り換える。この場合、図６に示すように、診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１２がオフであり、ｎＭＯＳトランジスタ１６がオフであるから、駆動電極８はハイインピーダンス状態となる。図５に示すように、直前の状態において駆動電極８は駆動電位ＶＨＨであり可動電極６は接地電位ＧＮＤであるから、駆動電極８には駆動電位ＶＨＨに相当する電荷が蓄積されたままである。従って、駆動電極８と可動電極６の間には静電引力が作用する。また、診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１４がオフであり、ｎＭＯＳトランジスタ１８がオフであるから、駆動診断電極１０はハイインピーダンス状態となる。図５に示すように、直前の状態において駆動診断電極１０は駆動電位ＶＨＨであり可動電極６は接地電位ＧＮＤであるから、駆動診断電極１０には駆動電位ＶＨＨに相当する電荷が蓄積されている。従って、駆動診断電極１０と可動電極６の間には静電引力が作用する。この結果、可動電極６は中立姿勢を維持する。非診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１２がオフであり、ｎＭＯＳトランジスタ１６がオンであるから、駆動電極８は接地電位ＧＮＤとなる。従って、駆動電極８と可動電極６の間には静電引力が作用しない。また、非診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１４がオフであり、ｎＭＯＳトランジスタ１８がオンであるから、駆動診断電極１０は接地電位ＧＮＤとなる。従って、駆動診断電極１０と可動電極６の間には静電引力が作用しない。この結果、可動電極６は中立姿勢を維持する。
【００２４】
次に、図３のＰ４に示すように、信号線ＴＥＳＴの電位をＬ電位に切り換える。この場合、図７に示すように、診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１２がオフであり、ｎＭＯＳトランジスタ１６がオンであるから、駆動電極８は接地電位ＧＮＤとなる。可動電極６は接地電位ＧＮＤであるから、駆動電極８と可動電極６の間に静電引力は作用しない。また、診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１４がオフであり、ｎＭＯＳトランジスタ１８がオフであるから、駆動診断電極１０はハイインピーダンス状態を維持する。駆動診断電極１０には駆動電位ＶＨＨに相当する電荷が蓄積されているから、駆動診断電極１０と可動電極６の間には静電引力が作用する。この結果、可動電極６は駆動診断電極１０側に傾動する。この際に、可動電極６と駆動診断電極１０の間の距離が減少するため、可動電極６と駆動診断電極１０の間の静電容量が増加する。駆動診断電極１０はハイインピーダンス状態であるから、駆動診断電極１０に蓄積されている電荷量は変化しない。従って、可動電極６と駆動診断電極１０の間の静電容量が増加するとともに、駆動診断電極１０の電位が低下する（図３では、この電位の低下をΔＶで示している）。この駆動診断電極１０の電位の低下は、検出装置２５によって検出される。なお、アクチュエータ４に故障が存在する場合には、駆動診断電極１０の電位の低下は検出されない。従って、診断対象とするアクチュエータ４について、駆動診断電極１０の電位の低下の有無に基づいて、アクチュエータ４に故障が存在するか否かを判定することができる。
【００２５】
なお、図７に示すように、非診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１２がオフであり、ｎＭＯＳトランジスタ１６がオフであるから、駆動電極８はハイインピーダンス状態となる。図６に示すように、直前の状態において駆動電極８は接地電位ＧＮＤであり可動電極６は接地電位ＧＮＤであるから、駆動電極８には電荷が蓄積されていない。従って、駆動電極８と可動電極６の間には静電引力が作用しない。また、非診断対象のアクチュエータ４については、ｐＭＯＳトランジスタ１４がオフであり、ｎＭＯＳトランジスタ１８がオンであるから、駆動診断電極１０は接地電位ＧＮＤとなる。従って、駆動診断電極１０と可動電極６の間には静電引力が作用しない。この結果、可動電極６は中立姿勢を維持する。
【００２６】
以上のように、本実施例のアクチュエータアレイデバイス２は、通常動作時には駆動電極として機能し、診断動作時には診断電極として機能する駆動診断電極１０を備えている。駆動電極とは別の診断電極を基板３の表面に配置する場合に比べて、それぞれのアクチュエータ４の構成をより簡素化し、それぞれのアクチュエータ４を小型化することができる。
【００２７】
なお、上記においては、駆動電極８に接続されたｐＭＯＳトランジスタ１２のゲート端子と、駆動診断電極１０に接続されたｐＭＯＳトランジスタ１４のゲート端子が、共通の信号線ＶＢに接続されており、ｐＭＯＳトランジスタ１２とｐＭＯＳトランジスタ１４が同じ動作をする場合について説明した。これとは異なり、ｐＭＯＳトランジスタ１２のゲート端子と、ｐＭＯＳトランジスタ１４のゲート端子に、個別の信号が入力され、それぞれが異なる動作をするように構成してもよい。具体的には、駆動電極８に接続されたｐＭＯＳトランジスタ１２のゲート端子には常に一定の電圧ＶＢ０を与える信号が入力され、駆動診断電極１０に接続されたｐＭＯＳトランジスタ１４のゲート端子には上記実施例で示した信号ＶＢを与えるように構成してもよい。
【００２８】
以上のように、本実施例のアクチュエータ４は、可動電極６と、可動電極６に対向して配置された駆動診断電極１０と、接地電位（基準電位に相当する）を提供する信号線ＧＮＤ（基準電位信号線に相当する）と、駆動電位を提供する信号線ＶＨＨ（駆動電位信号線に相当する）と、駆動診断電極１０の電位の変化を検出する検出装置２５を備えている。可動電極６は、信号線ＧＮＤに電気的に接続されている。駆動診断電極１０は、ｎＭＯＳトランジスタ１８（第１スイッチに相当する）を介して信号線ＧＮＤに電気的に接続されているとともに、ｐＭＯＳトランジスタ１４（第２スイッチに相当する）を介して信号線ＶＨＨに電気的に接続されている。アクチュエータ４では、診断動作において、検出装置２５が、ｎＭＯＳトランジスタ１８がオフであり、かつｐＭＯＳトランジスタ１４がオフであるときの駆動診断電極１０の電位の変化を検出する。
【００２９】
アクチュエータ４は、可動電極６に対向して配置された駆動電極８をさらに備えている。駆動電極８は、信号線ＧＮＤと信号線ＶＨＨの何れか一方に電気的に接続可能である。アクチュエータ４では、診断動作において、ｎＭＯＳトランジスタ１８がオフであり、かつｐＭＯＳトランジスタ１４がオフであるときに可動電極６と駆動診断電極１０の間で作用する静電引力と、可動電極６と駆動電極８の間で作用する静電引力が異なるものとなるように、駆動電極８の接続先を切り換えている。
【００３０】
図８は、検出回路２４と変換回路２６からなる検出装置２５の構成を示している。図８では、検出回路２４はそれぞれのアクチュエータ４に対応して設けられており、変換回路２６は同時に診断対象とはならない複数のアクチュエータ４（すなわち同じ列に配列されたアクチュエータ４）で共通化して設けられている構成を示している。検出回路２４は、キャパシタ３０と、ｐＭＯＳトランジスタ３２，３４を備えている。変換回路２６は、抵抗器３６を備えている。検出回路２４の入力端子ＶＩＮは、駆動診断電極１０（図２参照）に接続されている。キャパシタ３０の一端は、検出回路２４の入力端子ＶＩＮに接続されており、キャパシタ３０の他端は、ｐＭＯＳトランジスタ３４のゲート端子に接続されている。ｐＭＯＳトランジスタ３４のソース端子は、Ｈ電位を提供する信号線ＶＤＤに接続されており、ｐＭＯＳトランジスタ３４のドレイン端子は、変換回路２６の抵抗器３６を介してＬ電位を提供する信号線ＧＮＤに接続されているとともに、変換回路２６の出力端子ＶＯＵＴに接続されている。ｐＭＯＳトランジスタ３２のゲート端子は、信号線ＲＥＳに接続されており、ｐＭＯＳトランジスタ３２のソース端子は、電位ＶＲＥＳを提供する信号線ＶＲＥＳに接続されており、ｐＭＯＳトランジスタ３２のドレイン端子は、ｐＭＯＳトランジスタ３４のゲート端子に接続されている。電位ＶＲＥＳは、ｐＭＯＳトランジスタ３４がオフとなる電位であり、例えばＨ電位である。変換回路２６の出力端子ＶＯＵＴは、図示しないインバータを介して判定レジスタ２８（図２参照）に接続されている。
【００３１】
なお、図８の信号線ＶＤＤ、信号線ＧＮＤ、信号線ＶＲＥＳは、全てのアクチュエータ４で共通の信号線とすることができる。また、信号線ＲＥＳは、一度の診断対象とするアクチュエータ４（すなわち同じ行に配列されたアクチュエータ４）に共通の信号線とすることができる。
【００３２】
図９は、診断対象とするアクチュエータ４に対応する検出回路２４と変換回路２６における各種の信号のタイミングチャートを示している。図９のＰ１、Ｐ２、Ｐ３、Ｐ４は、図３のＰ１、Ｐ２、Ｐ３、Ｐ４に対応している。なお、図９の入力端子ＶＩＮの電位は、図３にＯＵＴ０で示す駆動診断電極１０の電位と同じである。
【００３３】
まず、図９のＰ１、Ｐ２に示すように、信号線ＲＥＳの電位がＬ電位である場合には、ｐＭＯＳトランジスタ３２はオンとなっている。この場合、ｐＭＯＳトランジスタ３４のゲート端子の電位ＶＪは、信号線ＶＲＥＳの電位と等しく、ｐＭＯＳトランジスタ３４はオフとなっている。このため、検出回路２４から変換回路２６へ電流が出力されず、抵抗器３６に電流が流れないため、変換回路２６の出力端子ＶＯＵＴはＬ電位となる。
【００３４】
次いで、図９のＰ３に示すように、信号線ＲＥＳの電位をＨ電位に切り換えると、ｐＭＯＳトランジスタ３２がオフになる。この場合、ｐＭＯＳトランジスタ３４のゲート端子はハイインピーダンス状態となる。直前の状態においてｐＭＯＳトランジスタ３４のゲート端子の電位ＶＪは信号線ＶＲＥＳの電位と等しいから、ｐＭＯＳトランジスタ３４のゲート端子の電位ＶＪは信号線ＶＲＥＳの電位ＶＲＥＳに維持され、ｐＭＯＳトランジスタ３４はオフのまま維持される。
【００３５】
次いで、図９のＰ４に示すように、入力端子ＶＩＮの電位が低下すると、ｐＭＯＳトランジスタ３４のゲート端子の電位ＶＪが低下する。これによって、ｐＭＯＳトランジスタ３４がオンになり、検出回路２４から変換回路２６へ電流が出力されて、抵抗器３６に電流が流れる。この結果、変換回路２６の出力端子ＶＯＵＴはＨ電位となる。
【００３６】
その後、信号線ＲＥＳをＬ電位に切り換えると、ｐＭＯＳトランジスタ３２がオンに切換り、ｐＭＯＳトランジスタ３４がオフに切換る。検出回路２４から変換回路２６へ電流が出力されず、抵抗器３６に電流が流れないため、変換回路２６の出力端子ＶＯＵＴにはＬ電位が出力される。
【００３７】
なお、図８において、診断対象とならないアクチュエータ４に対応する検出回路２４では、ＲＥＳ信号線の電位が常にＬ電位に保持されている。この場合、ｐＭＯＳトランジスタ３２がオンとなり、ｐＭＯＳトランジスタ３４のゲート端子の電位ＶＪは信号線ＶＲＥＳの電位と等しくなるから、ｐＭＯＳトランジスタ３４はオフとなる。このため、診断対象とならないアクチュエータ４に対応する検出回路２４から変換回路２６の抵抗器３６に電流が流れることはない。変換回路２６の出力端子ＶＯＵＴは、診断対象とするアクチュエータ４に対応する検出回路２４で入力端子ＶＩＮの電位の低下が検出された場合にのみ、Ｈ電位を出力する。
【００３８】
図８の検出回路２４および変換回路２６によれば、オペアンプ等のコンパレータを用いて電圧変化を検出する場合に比べて、簡素な回路構成で、駆動診断電極１０の電位の変化を検出することができる。
【００３９】
図８の検出回路２４によれば、キャパシタ３０によって、入力端子ＶＩＮの直流電圧成分が分離され、入力端子ＶＩＮの電圧変化分のみがｐＭＯＳトランジスタ３４のゲート端子に入力される。このような構成とすることによって、ｐＭＯＳトランジスタ３２、３４を低耐圧の素子とすることができ、検出回路２４を小型化することができる。
【００４０】
以上のように、図８に示す検出装置２５は、駆動診断電極１０の電位の変化を検出する。検出装置２５は、電流出力のオン／オフを切り替えるｐＭＯＳトランジスタ３４（第１スイッチング素子に相当する）と、駆動診断電極１０とｐＭＯＳトランジスタ３４のゲート端子の間に設けられたキャパシタ３０と、ｐＭＯＳトランジスタ３４のゲート端子と信号線ＶＲＥＳ（リセット信号線に相当する）の間の導通／非導通を切り換えるｐＭＯＳトランジスタ３２（第２スイッチング素子に相当する）を備える検出回路２４を備えている。
【００４１】
図８に示す検出装置２５において、駆動診断電極１０は、アクチュエータアレイデバイス２における個々のアクチュエータ４の診断に用いる電極である。検出装置２５は、検出回路２４の電流出力の有無に応じた電圧出力を提供する変換回路２６をさらに備えている。変換回路２６は、複数のアクチュエータ４に対応して設けられた複数の検出回路２４について共通化されている。
【００４２】
なお、検出回路２４および変換回路２６は、図１０に示す回路構成としてもよい。図１０でも、検出回路２４はそれぞれのアクチュエータ４に対応して設けられており、変換回路２６は同時に診断対象とはならない複数のアクチュエータ４（すなわち同じ列に配列されたアクチュエータ４）で共通化して設けられている構成を示している。検出回路２４は、キャパシタ４０と、ｎＭＯＳトランジスタ４２，４４を備えている。変換回路２６は、抵抗器４６を備えている。検出回路２４の入力端子ＶＩＮは、駆動診断電極１０（図２参照）に接続されている。キャパシタ４０の一端は、検出回路２４の入力端子ＶＩＮに接続されており、キャパシタ４０の他端は、ｎＭＯＳトランジスタ４４のゲート端子に接続されている。ｎＭＯＳトランジスタ４２のゲート端子は、信号線ＲＥＳに接続されており、ｎＭＯＳトランジスタ４２のドレイン端子は、電位ＶＲＥＳを提供する信号線ＶＲＥＳに接続されており、ｎＭＯＳトランジスタ４２のソース端子は、ｎＭＯＳトランジスタ４４のゲート端子に接続されている。電位ＶＲＥＳは、ｎＭＯＳトランジスタ４４がオンとなる電位であり、例えばＨ電位である。それぞれの検出回路２４のｎＭＯＳトランジスタ４４のソース端子／ドレイン端子は、変換回路２６の出力端子ＶＯＵＴと信号線ＧＮＤの間で直列に接続されている。変換回路２６の出力端子ＶＯＵＴは、抵抗器４６を介して信号線ＶＤＤに接続されている。変換回路２６の出力端子ＶＯＵＴは、図示しないインバータを介して判定レジスタ２８（図２参照）に接続されている。
【００４３】
なお、図１０の信号線ＶＤＤ、信号線ＧＮＤ、信号線ＶＲＥＳは、全てのアクチュエータ４で共通の信号線とすることができる。また、信号線ＲＥＳは、一度の診断対象とするアクチュエータ４（すなわち同じ行に配列されたアクチュエータ４）に共通の信号線とすることができる。
【００４４】
図１１は、診断対象とするアクチュエータ４に対応する検出回路２４と変換回路２６における各種の信号のタイミングチャートを示している。図１１のＰ１、Ｐ２、Ｐ３、Ｐ４は、図３のＰ１、Ｐ２、Ｐ３、Ｐ４に対応している。なお、図１１の入力端子ＶＩＮの電位は、図３にＯＵＴ０で示す駆動診断電極１０の電位と同じである。
【００４５】
まず、図１１のＰ１、Ｐ２に示すように、信号線ＲＥＳの電位がＨ電位である場合には、ｎＭＯＳトランジスタ４２はオンとなっている。この場合、ｎＭＯＳトランジスタ４４のゲート端子の電位ＶＪは、信号線ＶＲＥＳの電位と等しく、ｎＭＯＳトランジスタ４４はオンとなっている。このため、検出回路２４から変換回路２６へ電流が出力され、抵抗器４６に電流が流れて、変換回路２６の出力端子ＶＯＵＴはＬ電位となる。
【００４６】
次いで、図１１のＰ３に示すように、信号線ＲＥＳの電位をＬ電位に切り換えると、ｎＭＯＳトランジスタ４２がオフになる。この場合、ｎＭＯＳトランジスタ４４のゲート端子はハイインピーダンス状態となる。直前の状態においてｎＭＯＳトランジスタ４４のゲート端子の電位ＶＪは信号線ＶＲＥＳの電位と等しいから、ｎＭＯＳトランジスタ４４のゲート端子の電位ＶＪは信号線ＶＲＥＳの電位ＶＲＥＳに維持され、ｎＭＯＳトランジスタ４４はオンのまま維持される。
【００４７】
次いで、図１１のＰ４に示すように、入力端子ＶＩＮの電位が低下すると、ｎＭＯＳトランジスタ４４のゲート端子の電位ＶＪが低下する。これによって、ｎＭＯＳトランジスタ４４がオフになり、検出回路２４から変換回路２６へ電流が出力されなくなり、抵抗器４６に電流が流れなくなる。この結果、変換回路２６の出力端子ＶＯＵＴはＨ電位となる。
【００４８】
その後、信号線ＲＥＳをＨ電位に切り換えると、ｎＭＯＳトランジスタ４２がオンに切換り、ｎＭＯＳトランジスタ４４がオンに切換る。検出回路２４から変換回路２６へ電流が出力されて、抵抗器４６に電流が流れ、出力端子ＶＯＵＴにはＬ電位が出力される。
【００４９】
なお、図１０において、診断対象とならないアクチュエータ４に対応する検出回路２４では、ＲＥＳ信号線の電位が常にＨ電位に保持されている。この場合、ｎＭＯＳトランジスタ４２がオンとなり、ｎＭＯＳトランジスタ４４のゲート端子の電位ＶＪは信号線ＶＲＥＳの電位と等しくなるから、ｎＭＯＳトランジスタ４４はオンとなる。このため、診断対象とならないアクチュエータ４に対応する検出回路２４が、変換回路２６の抵抗器４６に流れる電流を遮断することがない。変換回路２６の出力端子ＶＯＵＴは、診断対象とするアクチュエータ４に対応する検出回路２４で入力端子ＶＩＮの電位の低下が検出された場合にのみ、Ｈ電位を出力する。
【００５０】
図１０の検出回路２４および変換回路２６によれば、オペアンプ等のコンパレータを用いて電圧変化を検出する場合に比べて、簡素な回路構成で、駆動診断電極１０の電位の変化を検出することができる。
【００５１】
図１０の検出回路２４によれば、キャパシタ４０によって、入力端子ＶＩＮの直流電圧成分が分離され、入力端子ＶＩＮの電圧変化分のみがｎＭＯＳトランジスタ４４のゲート端子に入力される。このような構成とすることによって、ｎＭＯＳトランジスタ４２、４４を低耐圧の素子とすることができ、検出回路２４を小型化することができる。
【００５２】
以上のように、図１０に示す検出装置２５は、駆動診断電極１０の電位の変化を検出する。検出装置２５は、電流出力のオン／オフを切り替えるｎＭＯＳトランジスタ４４（第１スイッチング素子に相当する）と、駆動診断電極１０とｎＭＯＳトランジスタ４４のゲート端子の間に設けられたキャパシタ４０と、ｎＭＯＳトランジスタ４４のゲート端子と信号線ＶＲＥＳ（リセット信号線に相当する）の間の導通／非導通を切り換えるｎＭＯＳトランジスタ４２（第２スイッチング素子に相当する）を備える検出回路２４を備えている。
【００５３】
図１０に示す検出装置２５において、駆動診断電極１０は、アクチュエータアレイデバイス２における個々のアクチュエータ４の診断に用いる電極である。検出装置２５は、検出回路２４の電流出力の有無に応じた電圧出力を提供する変換回路２６をさらに備えている。変換回路２６は、複数のアクチュエータ４に対応して設けられた複数の検出回路２４について共通化されている。
【００５４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５５】
２        ：アクチュエータアレイデバイス
３        ：基板
４        ：アクチュエータ
６        ：可動電極
８        ：駆動電極
１０      ：駆動診断電極
１２      ：ｐＭＯＳトランジスタ
１４      ：ｐＭＯＳトランジスタ
１６      ：ｎＭＯＳトランジスタ
１８      ：ｎＭＯＳトランジスタ
２０      ：メモリ
２２      ：マルチプレクサ
２４      ：検出回路
２５      ：検出装置
２６      ：変換回路
２８      ：判定レジスタ
３０      ：キャパシタ
３２      ：ｐＭＯＳトランジスタ
３４      ：ｐＭＯＳトランジスタ
３６      ：抵抗器
４０      ：キャパシタ
４２      ：ｎＭＯＳトランジスタ
４４      ：ｎＭＯＳトランジスタ
４６      ：抵抗器
【図１】
2016152516.tif 000003
【図２】
2016152516.tif 000004
【図３】
2016152516.tif 000005
【図４】
2016152516.tif 000006
【図５】
2016152516.tif 000007
【図６】
2016152516.tif 000008
【図７】
2016152516.tif 000009
【図８】
2016152516.tif 000010
【図９】
2016152516.tif 000011
【図１０】
2016152516.tif 000012
【図１１】
2016152516.tif 000013