(57)【要約】【課題】拡散抵抗部の抵抗値の電圧依存性を抑制して正確な抵抗値を確保することができるようにした半導体装置を提供する。【解決手段】ＳＯＩ基板を用いて絶縁分離トレンチ３により第１半導体部４、第２半導体部５を分離した状態に設ける。第１半導体部４には拡散抵抗部としてＰベース領域４ｃが拡散抵抗部ＲＤとして設けられる。Ｐベース領域４ｃの両端部にはコンタクトＣＲ１、ＣＲ２が配置される。コンタクトＣＲ１は配線部Ｗ１により低電位側抵抗端子Ｒ１に接続され、コンタクトＣＲ２は配線部Ｗ２により高電位側抵抗端子Ｒ２に接続される。第２半導体部５はコンタクトＣＧでコンタクトＣＲ２と同電位に接続される。Ｐベース領域４ｃは絶縁分離トレンチ３の近傍で電流密度が高くなるのを抑制でき、安定した抵抗素子を得ることができる。【選択図】図２
2016152335.tif 000002
【特許請求の範囲】
【請求項１】
埋め込み絶縁膜（２）上に設けられた半導体層（４、５）と、
前記半導体層に設けられ絶縁分離トレンチ（３、３ａ、１０、１２、１４、１４ａ、１７、１９、２１、２４、２６、２８、２９、３０、３１）で包囲された第１半導体部（４）と、
前記第１半導体部に設けられる拡散抵抗部（４ｃ、４ｇ、４ｈ、４ｊ、４ｍ、４ｐ、１３、１６）と、
前記拡散抵抗部に沿う位置で前記絶縁分離トレンチを挟んだ側に設けられた第２半導体部（５、５ａ、５ｂ、１１、１５、１５ａ、１８、２０、２０ａ、２０ｂ、２５、２７）と、
前記拡散抵抗部の一部と前記第２半導体部とを同電位にする配線部（Ｗ２、Ｗ３、Ｗ４、Ｗ６）と
を備えたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記配線部（Ｗ２）は、前記拡散抵抗部に形成される第１および第２の端子（ＣＲ１、ＣＲ２）のいずれか一方に接続されることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記配線部は、前記拡散抵抗部に形成される第１および第２の端子の間のいずれかの位置に設けられる第３の端子（ＣＲ３）に接続されることを特徴とする半導体装置。
【請求項４】
請求項１から３のいずれか一項に記載の半導体装置において、
前記第２半導体部（５、１８）は、前記第１半導体部を包囲するように設けられることを特徴とする半導体装置。
【請求項５】
請求項１から３のいずれか一項に記載の半導体装置において、
前記第２半導体部（１１、２０、２０ａ、２０ｂ、２５、２７）は、前記第１半導体部の三方を包囲するように設けられることを特徴とする半導体装置。
【請求項６】
請求項１から３のいずれか一項に記載の半導体装置において、
前記第２半導体部（１５、１５ａ）は、前記第１半導体部の前記拡散抵抗部の一部に沿うように設けられることを特徴とする半導体装置。
【請求項７】
請求項１から６のいずれか一項に記載の半導体装置において、
前記第１半導体部（４）は、前記拡散抵抗部（４ｃ）の一部と同電位になるように前記配線部（Ｗ２）と接続されていることを特徴とする半導体装置。
【請求項８】
請求項１から７のいずれか一項に記載の半導体装置において、
前記第２半導体部（２５、２７）に対して前記第１半導体部（４）が２個設けられ、
２個の前記第１半導体部にそれぞれ形成された拡散抵抗部（４ｃ）が直列に接続され、
前記第２半導体部は前記２個の拡散抵抗部の共通接続点と同電位になるように前記配線部（Ｗ４）が形成されていることを特徴とする半導体装置。
【請求項９】
請求項１から７のいずれか一項に記載の半導体装置において、
前記第１半導体部（１３）に対して前記第２半導体部（５ａ、５ｂ）が２個設けられ、
２個の前記第２半導体部は、一方が前記第１半導体部の第１の端子（ＣＲ１）に接続され、他方が前記第１半導体部の第２の端子（ＣＲ２）に接続されるように前記配線部が形成されていることを特徴とする半導体装置。
【請求項１０】
請求項１から７のいずれか一項に記載の半導体装置において、
前記第１半導体部（４）に対して前記第２半導体部（５、１１）が一部で接続されるように形成されていることを特徴とする半導体装置。
【請求項１１】
埋め込み絶縁膜上に設けられた半導体層と、
前記半導体層に設けられ絶縁分離トレンチで包囲された第１半導体部と、
前記第１半導体部に設けられる拡散抵抗部（４１、４２、５１、５２、６４、６７、７１）と、
前記拡散抵抗部の電位勾配が発生する方向に沿う位置で前記絶縁分離トレンチを挟んだ側に設けられた第２半導体部と、
前記第２半導体部に所定電位を付与する電位設定部（４２ａ、５２ａ、６４ａ、７２）と
を備えたことを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記電位設定部（４２ａ、５２ａ、６４ａ）は、固定的な電位を付与することにより前記拡散抵抗部（４１、４２、５１、５２、６４、６７）を所定の抵抗値に設定することを特徴とする半導体装置。
【請求項１３】
請求項１１に記載の半導体装置において、
前記拡散抵抗部の温度を検出する温度検出部（７２）を設け、
前記電位設定部は、前記温度検出部の検出温度に基づいて制御電位を付与することにより前記拡散抵抗部（７１）の抵抗値を制御することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体基板の拡散層を抵抗として利用する拡散抵抗を用いる場合には、従来拡散抵抗の抵抗値に電圧依存性があるため、分圧抵抗などにおいて抵抗比を正確に実現することができない問題があった。
【０００３】
そこで、例えば特許文献１のものでは、拡散抵抗の裏面の電界による影響を排除するため、埋め込みのＮウェル層の電位を外部から制御方法が提案されている。しかし、この構成では、拡散抵抗の側面に対しては電界がかかる構造のため、側面の影響を受け抵抗値の変動が発生する問題があった。 
【０００４】
また、特許文献２のものでは、トレンチＭＯＳ型ＦＥＴとトレンチで分離した拡散抵抗を同時に製造するプロセスにおいて、拡散抵抗のトレンチが多結晶シリコンで覆われてしまう場合に、多結晶シリコンの電位を固定することで、拡散抵抗の変動を抑制する方法が提案されている。しかし、この構成では、トレンチを多結晶シリコンで覆う必要があり、多結晶シリコンの電位を固定できるようにする必要があるため、特定のプロセルでしか、適用できない問題があった。
【０００５】
さらに、特許文献３のものでは、ＳＯＩプロセスでの解決方法として、ＳＯＩ基板上の拡散抵抗の周辺を多結晶シリコンで囲み、電位を制御（固定）することで抵抗値変動を抑制する方法が提案されている。しかし、このものでは、拡散抵抗を多結晶シリコンで覆う必要があり、特定のプロセルでしか、適用できない問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−０７４０２２号公報
【特許文献２】特開２０１０−０３４４９２号公報
【特許文献３】特開２００４−０８８０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を考慮してなされたもので、その目的は、拡散抵抗部の抵抗値の電圧依存性を抑制して正確な抵抗値を確保することができるようにした半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載の半導体装置は、埋め込み絶縁膜上に設けられた半導体層と、前記半導体層に設けられ絶縁分離トレンチで包囲された第１半導体部と、前記第１半導体部に設けられる拡散抵抗部と、前記拡散抵抗部に沿う位置で前記絶縁分離トレンチを挟んだ側に設けられた第２半導体部と、前記拡散抵抗部の一部と前記第２半導体部とを同電位にする配線部とを備えている。
【０００９】
上記構成を採用することにより、第１半導体部の拡散抵抗部は、絶縁分離トレンチを挟んだ側の第２半導体部が拡散抵抗部の一部と同電位になるように設けられていることから、拡散抵抗部は、絶縁分離トレンチ側において第２半導体部との間で電位勾配が小さい状態になる。この結果、拡散抵抗部において拡散抵抗の電位変動が抑制され、抵抗値が絶縁分離トレンチを挟んだ第２半導体部側の影響を受けて変動することを抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態を示す抵抗素子の縦断側面図
【図２】抵抗素子の平面図
【図３】抵抗値の変化の測定モデル図
【図４】絶縁分離トレンチ外周部との電位差と抵抗値の実測結果を示す図
【図５】抵抗値変化のシミュレーションモデルの構成図
【図６】絶縁分離トレンチ外周部との電位差と抵抗値のシミュレーション結果を示す図
【図７】絶縁分離トレンチ外周部の電位０Ｖ（ａ）と−３０Ｖ（ｂ）のときの抵抗体の断面を流れる電流の電流密度を示す図
【図８】絶縁分離トレンチ外周部の電位の違いに対するＸ方向のホール密度分布（ａ）と電流密度分布（ｂ）を示す図
【図９】第２実施形態を示す抵抗素子の平面図
【図１０】第３実施形態を示す抵抗素子の平面図
【図１１】第４実施形態を示す抵抗素子の平面図
【図１２】第５実施形態を示す抵抗素子の平面図
【図１３】第６実施形態を示す抵抗素子の平面図
【図１４】第７実施形態を示す抵抗素子の平面図
【図１５】第８実施形態を示す抵抗素子の平面図
【図１６】第９実施形態を示す抵抗素子の平面図
【図１７】第１０実施形態を示す抵抗素子の平面図
【図１８】第１１実施形態を示す抵抗素子の平面図
【図１９】第１２実施形態を示す抵抗素子の平面図
【図２０】第１３実施形態を示す抵抗素子の平面図
【図２１】第１４実施形態を示す抵抗素子の平面図
【図２２】第１５実施形態を示す抵抗素子の平面図
【図２３】第１６実施形態を示す抵抗素子の平面図
【図２４】第１７実施形態を示す抵抗素子の平面図
【図２５】第１８実施形態を示す抵抗素子の縦断側面図
【図２６】第１９実施形態を示す抵抗素子の縦断側面図
【図２７】第２０実施形態を示す抵抗素子の縦断側面図
【図２８】第２１実施形態を示す抵抗素子の縦断側面図
【図２９】第２２実施形態を示す抵抗素子の縦断側面図
【図３０】第２３実施形態を示す電気的構成図
【図３１】第２４実施形態を示す電気的構成図
【図３２】第２５実施形態を示す電気的構成図
【図３３】第２６実施形態を示す電気的構成図
【図３４】温度検出部の回路図
【発明を実施するための形態】
【００１１】
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図８を参照して説明する。
図１は、本実施形態の半導体装置である抵抗素子の断面を示すものである。また、図２は平面図を示している。抵抗素子は、いわゆるＳＯＩ（silicon on insulator）基板に形成されている。ＳＯＩ基板は、シリコン基板などの支持基板１上にシリコン酸化膜などの埋め込み絶縁膜２が形成され、その上面に単結晶シリコンなどからなる半導体層が設けられたいわゆるＳＯＩ基板である。この半導体層は、表面から埋め込み絶縁膜２の上面に達する絶縁分離トレンチ３により区画され、第１半導体部４、第２半導体部５などに分割して設けられている。
【００１２】
絶縁分離トレンチ３は、例えば第１半導体部４あるいは第２半導体部５と接する両側壁部分にシリコン酸化膜などの絶縁膜３ａが形成され、これら絶縁膜３ａ−３ａ間に多結晶シリコン膜などの導体膜３ｂが埋め込み形成されている。なお、絶縁分離トレンチ３は、全体を絶縁膜により形成することもできる。なお、このような構成は、いわゆる深型トレンチ分離（ＤＴＩ；deep trench isolation）プロセスにより形成することができる。
【００１３】
第１半導体部４は、底面部の埋め込み絶縁膜２に接する部分に高濃度でｎ型不純物が導入されている埋め込みＮ＋層４ａが設けられ、その上部に低濃度でｎ型不純物が導入されているＮ−層４ｂが設けられている。Ｎ−層４ｂの表層部にはｐ型不純物が導入されたＰベース領域４ｃが絶縁分離トレンチ３と所定間隔を存して所定領域に設けられている。Ｐベース領域４ｃは拡散抵抗部として機能するものである。
【００１４】
また、Ｎ−層４ｂの表層部の一部には高濃度でｎ型不純物が導入されたＮ＋層４ｄが埋め込みＮ＋層４ａに達する深さまで設けられている。Ｐベース領域４ｃの両端部に高濃度でｐ型不純物が導入されたコンタクト形成部４ｅがそれぞれ設けられている。また、Ｎ＋層４ｄの表層部には、エミッタ形成時に同時に形成する層で、高濃度でｎ型不純物が導入されたＮ＋層４ｆが設けられている。
【００１５】
また、第２半導体部５は、第１半導体部４と同様に、底面部の埋め込み絶縁膜２に接する部分に高濃度でｎ型不純物が導入されている埋め込みＮ＋層５ａが設けられ、その上部に高濃度でｎ型不純物が導入されたＮ＋層５ｂが埋め込みＮ＋層５ａに達する深さまで設けられている。そして、Ｎ＋層５ｂの表層部にはエミッタ形成時に同時に形成する高濃度でｎ型不純物が導入されたＮ＋層５ｃが設けられている。
【００１６】
Ｐベース領域４ｃの上面の２つのコンタクト形成部４ｅには、それぞれアルミニウムなどの金属からなる第１の端子としてのコンタクトＣＲ１、第２の端子としてのＣＲ２が設けられている。同様に、Ｎ＋層４ｄの上面のＮ＋層４ｆには、抵抗島の端子となるコンタクトＣＩが設けられている。第２半導体部５の上面のＮ＋層５ｃにはトレンチ部端子となるコンタクトＣＧが設けられている。コンタクトＣＲ１は配線部Ｗ１により低電位側抵抗端子Ｒ１として設けられる。コンタクトＣＲ２、ＣＩおよびＣＧは、配線部Ｗ２により共通に接続した状態で高電位側抵抗端子Ｒ２として設けられている。
【００１７】
第１半導体部４および第２半導体部５の表面部分は、ＬＯＣＯＳ（LOCal Oxidation of Silicon）による絶縁膜６で絶縁分離されている。また、コンタクトＣＲ１、ＣＲ２、ＣＩおよびＣＧを除いた部分の全面にＢＰＳＧなどの保護用の絶縁膜７が設けられている。
【００１８】
なお、上記したように、拡散抵抗部ＲＤとしてのＰベース領域４ｃは、底面部が埋め込み絶縁膜２より電気的に分離され、外周部は絶縁分離トレンチ３により電気的に分離された状態に設けられる。これにより、Ｐベース領域４ｃは、寄生トランジスタなどが発生しない構造として設けることができる。さらに、Ｐベース領域４ｃは、周囲に絶縁分離トレンチ３を隔てた状態で高電位側抵抗端子Ｒ２と同電位に設定することができる第２半導体部５を備えている。以下、Ｐベース領域４ｃは、拡散抵抗部ＲＤと表記して説明する。
【００１９】
上記のように構成したので、拡散抵抗部ＲＤは、低電位側抵抗端子Ｒ１と高電位側抵抗端子Ｒ２の間に電圧が印加されたときに、配線部Ｗ２で接続された第２半導体部５の電位を、拡散抵抗部ＲＤの高電位側の電位と同じにすることができる。これによって、拡散抵抗部ＲＤは、絶縁分離トレンチ３と接する部分で電界が生じるのを抑制でき、この部分で電界に起因した電流が流れやすい部分を発生させることがなくなる。この結果、拡散抵抗部ＲＤの抵抗値が周囲の電界に起因して変動するのを抑制して安定した状態で用いることができる。
【００２０】
次に、上記の効果について、発明者らが測定した結果およびシミュレーションを行った結果について説明する。
図３は、実際に拡散抵抗部ＲＤの抵抗値について、絶縁分離トレンチ３との界面の電界による影響を測定する際の態様を示している。拡散抵抗部ＲＤ（Ｐベース領域４ｃ）のコンタクトＣＲ１は配線部Ｗ１を介して低電位側抵抗端子Ｒ１を経由してグランドに接続される。コンタクトＣＲ２は、単独で配線部Ｗ２ａを介して高電位側抵抗端子Ｒ２に接続されている。低電位側抵抗端子Ｒ１と高電位側抵抗端子Ｒ２との間に直流電圧Ｖ１を印加する電源Ｅ１および電流計Ａが接続されている。コンタクトＣＧは可変直流電圧Ｖ２を印加可能な電源Ｅ２を介してグランドに接続される。
【００２１】
図４は、電源Ｅ２の可変直流電圧Ｖ２を０Ｖから変化させて印加した場合の、拡散抵抗部ＲＤ（Ｐベース領域４ｃ）の抵抗値［Ω］測定結果を示している。横軸は、電源Ｅ２の電圧Ｖ２を上昇したとき、つまりＰベース領域４ｃと第２半導体部５との電位差（マイナス）の大きさ［Ｖ］を示している。
【００２２】
この結果、電源Ｅ２の電圧Ｖ２がゼロのときの抵抗値（たとえば８．４５ｋΩ）に対して、電圧Ｖ２を−３０Ｖ、−５０Ｖとしたとき、つまり、拡散抵抗部ＲＤの電位に対して第２半導体部５の電位を高めて電位差を大きくしていくと、抵抗値は徐々に低下していくことがわかった。例えば、電位差が３０Ｖ（−３０Ｖのとき）には、抵抗値は８．２８［ｋΩ］で２．０７％低下し、５０Ｖ（−５０Ｖのとき）には抵抗値は８．１５［ｋΩ］で３．６％低下していた。
【００２３】
この場合、抵抗値の低下率は、拡散抵抗部ＲＤの不純物濃度や、拡散抵抗部ＲＤ周囲のＮ−層４ｂの不純物濃度、あるいは絶縁分離トレンチ３の厚みの違いなどに依存している。なお、絶縁分離トレンチ３の厚みは、拡散抵抗部ＲＤに及ぼす電界強度を決めている要素である。
【００２４】
このため、拡散抵抗部ＲＤの不純物濃度とＮ−層４ｂの不純物濃度についてはそれぞれ小さくなっていくに従って抵抗率の低下が大きくなり、大きくなっていくに従って抵抗率低下は小さくなる。また、絶縁分離トレンチ３の厚みについては、薄いほど同じ電圧で電界強度が大きくなるので抵抗率低下が大きくなり、厚いほど電界強度が小さくなるので抵抗率低下は小さくなる。
【００２５】
次に、上記した抵抗値の変動についてシミュレーションにより検証した結果について説明する。図５はシミュレーションモデルを示している。図中に示すＸＹＺ方向の軸に対して、第１半導体部４および第２半導体部５を絶縁分離トレンチ３で分離した構成が示されている。第１半導体部４内にＺ方向に延びるように拡散抵抗部ＲＤが設けられる。
【００２６】
拡散抵抗部ＲＤ（Ｐベース領域４ｃ）のコンタクトＣＲ１は配線部Ｗ１を介して低電位側抵抗端子Ｒ１に接続される。コンタクトＣＲ２は、配線部Ｗ２ｂによりコンタクトＣＩと共通に接続された状態で高電位側抵抗端子Ｒ２に接続されている。高電位側抵抗端子Ｒ２はグランドに接続されている。低電位側抵抗端子Ｒ１と高電位側抵抗端子Ｒ２との間に直流電圧Ｖ１を印加する電源Ｅ１および電流計Ａが接続されている。コンタクトＣＧは可変直流電圧Ｖ２を印加可能な電源Ｅ２を介してグランドに接続される。
【００２７】
図６は、電源Ｅ２の可変直流電圧Ｖ２を０Ｖから変化させて印加した場合の、拡散抵抗部ＲＤ（Ｐベース領域４ｃ）の抵抗値［Ω］の値をシミュレーションにより求めた結果を示している。横軸は、電源Ｅ２の電圧Ｖ２を上昇したとき、つまり拡散抵抗部ＲＤと第２半導体部５との電位差（マイナス）の大きさ［Ｖ］を示している。
【００２８】
この結果、電源Ｅ２の電圧Ｖ２がゼロのときの抵抗値に対して、電圧Ｖ２を−３０Ｖとしたとき、つまり、第２半導体部５の電位に対してＰベース領域４ｃの電位を３０Ｖ低くした場合には、抵抗値は２．１％低下していることがわかった。この結果は、上記した実測結果とも合致している。
【００２９】
また、上記のシミュレーションの結果から、次のことがわかった。
図７は、拡散抵抗部ＲＤ中をＺ方向に流れる電流のＸＹ断面における電流密度を示している。切断部分は図６中、ＸＹ切断面として示した部分である。電源Ｅ２の電圧Ｖ２が０Ｖのときには、図７（ａ）中、破線で等電流密度線を示しているように、電流密度は拡散抵抗部ＲＤの表面中央部で最も大きく、横方向および深さ方向には徐々に電流密度が低下している分布状態である。一方、図７（ｂ）に示すように、電源Ｅ２の電圧Ｖ２が−３０Ｖになると、絶縁分離トレンチ３を介して第２半導体部５から電界の影響をうけている。図中、第１半導体部４の絶縁分離トレンチ３との境界部分（Ｐで示す部分）において電流密度が高まり、界面部分に電流が流れやすくなっていることがわかる。この結果、抵抗値が低い値に変化していることがわかる。
【００３０】
図８は上記の場合のＸ方向に沿ったホール密度の分布（ａ）と、電流密度の分布（ｂ）を示している。電源Ｅ２の電圧Ｖ２が０Ｖのときのものを破線で示し、−３０Ｖのときのものを実線で示している。この結果から、電圧Ｖ２が０Ｖのときには絶縁分離トレンチ３との界面の密度は低いが、−３０Ｖになると絶縁分離トレンチ３との界面（Ｐで示す部分）のホール密度および電流密度が高くなっていることが分かる。
【００３１】
上記の結果から、拡散抵抗部ＲＤ（Ｐベース領域４ｃ）の電位に対して絶縁分離トレンチ３を介して設けられている第２半導体部５の電位を大きい電位差をもたないように設定すること、つまり、同電位になるように配線部Ｗ２で接続することで、拡散抵抗部ＲＤの抵抗値が変動しないことが確認できた。
【００３２】
このような第１実施形態によれば、第１半導体部４に拡散抵抗部ＲＤを設け、絶縁分離トレンチ３を挟んだ外周部の第２半導体部５の電位を配線部Ｗ２で同電位とするように構成した。これにより、拡散抵抗部ＲＤの抵抗値が絶縁分離トレンチ３を存した外部領域の電位により影響をうけて変動するのを防止することができる。
【００３３】
また、上記実施形態においては、コンタクトＣＲ２を配線部Ｗ２で高電位側抵抗端子Ｒ２に接続し、且つ、抵抗島の端子となるコンタクトＣＩも同電位となるように構成している。これにより、拡散抵抗部ＲＤの下層部分の基板電位を安定させることができ、これによって、拡散抵抗部ＲＤであるＰベース領域４ｃと下層のＮ−層４ｂおよび埋め込みＮ＋層４ａとの間を逆バイアス状態とすることができ、空乏層の変化による抵抗値の変化を防ぐことができる。
【００３４】
なお、上記構成において、第２半導体部５のＮ＋層５ｂは埋め込みＮ＋層５ａに達するように形成しているが、Ｎ＋層５ｂの形成を省略することもできるし、Ｎ＋層５ｃの形成も省略することができる。
【００３５】
（第２実施形態）
図９は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、第１半導体部４の外周の絶縁分離トレンチ３、および絶縁分離トレンチ３を包囲するように設けていた第２半導体部５に代えて、絶縁分離トレンチ１０および第２半導体部１１を設けている。
【００３６】
第２半導体部１１は、拡散抵抗部ＲＤであるＰベース領域４ｃの周囲を包囲するが、コンタクトＣＲ１側において開放された形状に設けられている。第２半導体部１１の拡散抵抗部ＲＤの両側に位置する部分の幅寸法は、第１実施形態のものより狭く設定されている。この場合、第２半導体部１１は、電位を与えるだけで電流を流す構成ではないので抵抗値が高くなっても差し支えないからである。
【００３７】
また、絶縁分離トレンチ１０は、第２半導体部１１を外周部から包囲する部分と、拡散抵抗部ＲＤを包囲する部分とがコンタクトＣＲ１側において一体に結合した状態に設けられている。
【００３８】
上記構成によれば、拡散抵抗部ＲＤに対して第２半導体部１１の一端側を開放したパターンで設けているので、Ｐベース領域４ｃが拡散抵抗部ＲＤとして機能する大部分についてはこれを包囲するように設けられている。この結果、第２半導体部１１は、配線部Ｗ２により拡散抵抗部ＲＤの電位とほぼ同じ電位に保持され、絶縁分離トレンチ１０の近傍において電流が流れやすい部分が発生することがなく、第１実施形態と同様の作用効果を得ることができる。
【００３９】
また、この実施形態では、第２半導体部１１の一端側を開放したパターンで設けているので、Ｐベース領域４ｃの面積を同じとしながら、抵抗素子としての全体の占有面積を若干小さくすることができる。
【００４０】
（第３実施形態）
図１０は第３実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。この実施形態では、第２実施形態で示した抵抗素子を３個直列に接続するものである。この場合、第２実施形態で示した抵抗素子の配置状態を左右で交互に入れ替えて配線部Ｗ３によって連結させた構成としている。また、この構成では、絶縁分離トレンチ１０に代えて、３個分を連結して形成した絶縁分離トレンチ１２を設けている。
【００４１】
このような第３実施形態によっても、第２実施形態と同様の作用効果を得ることができると共に、３個をコンパクトに直列接続するように配置することができ、高抵抗となる抵抗素子を形成することができる。
【００４２】
また、３個の拡散抵抗部ＲＤ（Ｐベース領域４ｃ）のそれぞれについて、コンタクトＣＲ２と第２半導体部１１が同電位となるように配線部Ｗ２により接続された構成であるから、第２半導体部１１の電位が３段階に設定されることとなる。これにより、それぞれの拡散抵抗部ＲＤが絶縁分離トレンチ１２を隔てた位置の第２半導体部１１との間で、最大でもコンタクトＣＲ１の電位との差となり、抵抗値の変動を抑制できる。
【００４３】
（第４実施形態）
図１１は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、Ｐベース領域４ｃに代えて、途中にくびれがあるパターンに形成された拡散抵抗部ＲＤとしてのＰベース領域１３が設けられている。また、Ｐベース領域１３を包囲するように絶縁分離トレンチ１４が設けられる。絶縁分離トレンチ１４は、Ｐベース領域１３のくびれの部分に収まるように囲んだ領域を設けている。この囲まれた領域に第２半導体部１５を設けている。第２半導体部１５は、配線部Ｗ２によりコンタクトＣＲ２と同電位になるように接続されている。
【００４４】
上記構成では、第２半導体部１５のコンタクトＣＧに配線部Ｗ２を通じて拡散抵抗部ＲＤ（Ｐベース領域１３）のコンタクトＣＲ２と同電位となるように設定している。これにより、拡散抵抗部ＲＤのくびれ部分に位置する絶縁分離トレンチ１４近傍で電流経路が発生するのを抑制することができる。
【００４５】
なお、この実施形態では、Ｐベース領域１３が絶縁分離トレンチ１４と接する部分のすべてに電位を固定するための第２半導体部１５を設けていない。しかし、Ｐベース領域１３のうちの電流経路が発生しやすい部分については、絶縁分離トレンチ１４を介した位置に第２半導体部１５が設けられているので、拡散抵抗部ＲＤの抵抗値が変動するのを抑制することができる。
また、Ｐベース領域１３の占有面積に対して、第２半導体部１５の占有面積を少なくしたレイアウトで構成するので、全体として省スペース化を図ることができる。
【００４６】
（第５実施形態）
図１２は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、直線状のＰベース領域４ｃに代えて、拡散抵抗部ＲＤとしてのＰベース領域１６を設けている。Ｐベース領域１６は、中間部で折り返すように設けられていて、その外周を包囲するように内側の絶縁分離トレンチ１７が形成されている。また、この絶縁分離トレンチ１７の外側にはこれを包囲するように第２半導体部１８が設けられ、その外周を矩形状に包囲する絶縁分離トレンチ１９が設けられている。
【００４７】
このような第５実施形態においても、第１実施形態と同様の作用効果を得ることができる。また、この実施形態では、拡散抵抗部ＲＤとなるＰベース領域１６を折りたたんだパターンにして設けるので、長いパターンとなる場合でもコンパクトに配置することができる。
【００４８】
（第６実施形態）
図１３は第６実施形態を示すもので、以下、第２および第３実施形態と異なる部分について説明する。第３実施形態では、第２実施形態のレイアウト構成の抵抗素子を３個連結したレイアウトとしたものを示した。第２実施形態では、単体のレイアウト構成について、コンタクトＣＲ２、ＣＩおよびＣＧが一直線上に並ぶように配置していた。
【００４９】
これに対して、本実施形態では、コンタクトＣＧの位置を、コンタクトＣＩと隣接する位置にずらして配置することで、コンタクトＣＧの配置スペース分を短くしている。この場合、コンタクトＣＧを配置する第２半導体部２０は、幅方向に広がりを持つようになるが、本実施形態のように抵抗素子を複数個並べて配置するときに、隣接配置される抵抗素子の第２半導体部２０とオーバーラップさせて配置することでコンパクトに設けることができる。
【００５０】
絶縁分離トレンチ２１は、拡散抵抗部ＲＤとなるＰベース領域４ｃを包囲する部分と、その外周部の第２半導体部２０を包囲する部分とを一体にした状態で設けられる。また、また絶縁分離トレンチ２１は、隣接する抵抗素子との間を結合した状態に設けられる。
【００５１】
コンタクトＣＧが配置される位置では、隣接する抵抗素子の第２半導体部１１が若干短くなるが、実質的には拡散抵抗部ＲＤのコンタクトＣＲ１が配置されている部分だけ短くなる構成であるから、電位を付与する構成として十分に機能させることができる。
【００５２】
このような第６実施形態によれば、２個の抵抗素子を並べて設ける構成では、第２半導体部２０のコンタクトＣＧを配置する位置を、隣接する抵抗素子の領域の一部を省略してオーバーラップさせるように配置することで、全体をコンパクトに配置することができ、レイアウト面積を小さくすることができる。
なお、抵抗素子を偶数個並べて配置する場合には、上記の構成を並べることで同様の効果を得ることができる。
【００５３】
（第７実施形態）
図１４は第７実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態では、さらに抵抗素子を増やして３個を並べて配置したものである。この場合には、並べて配置する抵抗素子が奇数個であるから、第６実施形態の構成のものに追加して抵抗素子を設けるときに、中央に位置する抵抗素子の第２半導体部２０の一部を短くした第２半導体部２０ａとして設け、この部分に追加する抵抗素子の第２半導体部２０ｂのコンタクトＣＧを配置する。
【００５４】
この場合、中央に位置する抵抗素子については、第６実施形態と同様の理由により、電位を付与する構成として十分に機能させることができる。
したがって、このような第７実施形態によっても第６実施形態と同様の効果を得ることができる。
【００５５】
（第８実施形態）
図１５は第８実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、拡散抵抗部ＲＤとなるＰベース領域４ｃの中間部分にコンタクトＣＲ３を別途設ける構成としている。第２半導体部１１のコンタクトＣＧは、配線部Ｗ２によりコンタクトＣＲ２と接続されず、配線部Ｗ４によりコンタクトＣＲ３に接続されている。これにより、第２半導体部１１の電位は拡散抵抗部ＲＤの中間に位置するコンタクトＣＲ３の電位つまり中間電位に固定される。
【００５６】
上記構成によれば、拡散抵抗部ＲＤとしてのＰベース領域４ｃの両端の電位差が大きい場合においては、絶縁分離トレンチ３の外周の第２半導体部１１をＰベース領域４ｃの中間電位とすることができる。これにより、拡散抵抗部ＲＤのコンタクトＣＲ１側およびＣＲ２側のそれぞれにおいて、絶縁分離トレンチ３との間の電界がほぼ同じ強度かつ極性が逆となるため、電界による抵抗値変化をキャンセルし、電圧依存性をより低減させることができる。
【００５７】
（第９実施形態）
図１６は第９実施形態を示すもので、以下、第８実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、第８実施形態と同じ考え方で２個の拡散抵抗部ＲＤのＰベース領域４ｃを直列に配置する構成において、両者の中間電位となる接続点の電位を共通に設けた第２半導体部２５の電位となるように構成している。
【００５８】
２個の拡散抵抗部ＲＤは、互いにコンタクトＣＲ２側を向き合うようにして直線状に配置され、それぞれ絶縁分離トレンチ２６により包囲されている。双方の拡散抵抗部ＲＤのコンタクトＣＲ２およびコンタクトＣＩは共通に配線部Ｗ２により接続されている。また、２個のＰベース領域４ｃに対して絶縁分離トレンチ２６を介してそれぞれ三方から包囲するようにＨ形状をなす第２半導体部２５が設けられている。第２半導体部２５には、配線部Ｗ２が通過する部分にコンタクトＣＧが配置形成され、配線部Ｗ２と接続されている。第２半導体部２５の外周部を包囲するように絶縁分離トレンチ２６が一体に設けられている。
【００５９】
上記構成とすることで、２個の拡散抵抗部ＲＤを直列に接続した場合の中間点の電位を第２半導体部２５に付与する構成とすることができる。これによって、第８実施形態と同様の作用効果を得ることができる。
【００６０】
（第１０実施形態）
図１７は第１０実施形態を示すもので、以下、第９実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、２個の拡散抵抗部ＲＤとなるＰベース領域４ｃを平行に並べるように配置したもので、第２半導体部２７のコンタクトＣＧ部分で折り返すようにパターンを形成している。
【００６１】
この構成によっても、２個の拡散抵抗部ＲＤを直列に接続した場合の中間点の電位を第２半導体部２５に付与する構成とすることができる。これによって、第９実施形態と同様の作用効果を得ることができる。
【００６２】
（第１１実施形態）
図１８は第１１実施形態を示すもので、以下、第１０実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、第１０実施形態において拡散抵抗部ＲＤとして配置したＰベース領域４ｃをコンタクトＣＲ１同士が配線部Ｗ４によりコンタクトＣＧと共に共通に接続される構成としている。
したがって、このような第１１実施形態においても、第１０実施形態と同様の作用効果を得ることができる。
【００６３】
（第１２実施形態）
図１９は第１２実施形態を示すもので、以下、第５実施形態と異なる部分について説明する。この実施形態においては、抵抗素子として、第２半導体部１８のコンタクトＣＧを拡散抵抗部ＲＤの折り返し部分の近傍に配置し、拡散抵抗部ＲＤの折り返し部分に設けたコンタクトＣＲ３と配線部Ｗ４により接続する構成としている。
【００６４】
このような構成においても、第８実施形態と同様に、絶縁分離トレンチ１７の外周の第２半導体部１８を拡散抵抗部ＲＤ（Ｐベース領域１６）の中間電位とすることができる。これにより、拡散抵抗部ＲＤのコンタクトＣＲ１側およびＣＲ２側のそれぞれにおいて、絶縁分離トレンチ１７との間の電界がほぼ同じ強度かつ極性が逆となるため、電界による抵抗値変化をキャンセルし、電圧依存性をより低減させることができる。
【００６５】
（第１３実施形態）
図２０は第１３実施形態を示すもので、以下、第４実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、図１１に示した構造に対して、第２半導体部１５を分割して２個の第２半導体部１５ａとして設け、これらを絶縁分離トレンチ１４ａにより包囲するように構成している。また、拡散抵抗部ＲＤの両側に位置する４個の第２半導体部１５ａについて、コンタクトＣＲ１側に位置する２個の第２半導体部１５ａは配線部Ｗ５により共通に接続して低電位に固定している。また、コンタクトＣＲ２側に位置する２個の第２半導体部１５ａは配線部Ｗ６により共通に接続して高電位に固定している。
【００６６】
上記構成とすることで、拡散抵抗部ＲＤの両側に位置する４個の第２半導体部１５ａにより、拡散抵抗部ＲＤに隣接する絶縁分離トレンチ１４ａの部分で第２半導体部１５ａとの間で電界の強度を低下させることができる。このとき、それぞれの絶縁分離トレンチ１４ａ境界での電界が同じ強度かつ極性が逆となるため、電界による拡散抵抗部ＲＤの抵抗値変化をキャンセルし、電圧依存性をより低減させることができる。
【００６７】
（第１４実施形態）
図２１は第１４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、抵抗素子として、拡散抵抗部ＲＤの外周部に位置する第２半導体部５を中間部で二分割した第２半導体部５ａ、５ｂとして設けている。それぞれの第２半導体部５ａ、５ｂを分離するように絶縁分離トレンチ３ａが形成されている。
【００６８】
また、この構成では、２つの第２半導体部５ａ、５ｂのそれぞれにコンタクトＣＧ１、ＣＧ２として設けている。これらは、コンタクトＣＧ１がコンタクトＣＲ１と共通に配線部Ｗ１で接続され、コンタクトＣＧ２がコンタクトＣＲ２、ＣＩと共通に配線部Ｗ２で接続されている。
【００６９】
上記のように構成しているので、拡散抵抗部ＲＤは、絶縁分離トレンチ３ａを介して隣接する第２半導体部５ａ、５ｂとコンタクトＣＲ１、ＣＲ２と同電位に固定される。これにより、拡散抵抗部ＲＤは、絶縁分離トレンチ３ａの境界での電界が同じ強度かつ極性が逆となるため、電界による抵抗値変化をキャンセルし、電圧依存性をより低減させることができる。
【００７０】
（第１５実施形態）
図２２は第１５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、抵抗素子として所定の抵抗値を得るために、第１実施形態で示した拡散抵抗部ＲＤを複数個直列接続して設けるものである。この場合、接続の構成としては、第１４実施形態と同様の考え方を採用して、２個の拡散抵抗部ＲＤのコンタクトＣＲ１同士が配線部Ｗ１で接続されるようにしている。また、絶縁分離トレンチ２９は、２個の抵抗素子を連結した状態に設けるように形成されている。
【００７１】
これにより、２個の拡散抵抗部ＲＤは、絶縁分離トレンチ２９を介して隣接する第２半導体部５とそれぞれ同電位に固定される。２個の拡散抵抗部ＲＤは、それぞれが絶縁分離トレンチ２９の境界での電界が同じ強度かつ極性が逆となるため、電界による抵抗値変化をキャンセルし、電圧依存性をより低減させることができる。
【００７２】
（第１６実施形態）
図２３は第１６実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、第１実施形態で示した構成に対して、拡散抵抗部ＲＤを包囲する絶縁分離トレンチ３の一部を開放状態に形成した絶縁分離トレンチ３０として設けている。これにより、拡散抵抗部ＲＤを設けた第１半導体部４と電位を付与するための第２半導体部５とが電位的に共通に接続された構成となる。また、これによって、拡散抵抗部ＲＤに付随して設けていた第１半導体部４のコンタクトＣＩは不要となり、コンタクトＣＲ２は第２半導体部５のコンタクトＣＧと配線部Ｗ２により接続された構成とされる。
【００７３】
このような構成によっても第１実施形態とほぼ同様の作用効果を得ることができる。また、絶縁分離トレンチ３０はコンタクトＣＲ２側において開放状態に設けると共に、コンタクトＣＩを省略した構成とすることができるので、省スペース化を促進することができる。
【００７４】
（第１７実施形態）
図２４は第１７実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。この実施形態では、抵抗素子として、第２実施形態で示した構成に対して、拡散抵抗部ＲＤを包囲する絶縁分離トレンチ１０の一部を開放状態に形成した絶縁分離トレンチ３１として設けている。これにより、拡散抵抗部ＲＤを設けた第１半導体部４と電位を付与するための第２半導体部５とが電位的に共通に接続された構成となる。また、これによって、拡散抵抗部ＲＤに付随して設けていた第１半導体部４のコンタクトＣＩは不要となり、コンタクトＣＲ２は第２半導体部５のコンタクトＣＧと配線部Ｗ２により接続された構成とされる。
【００７５】
このような構成によっても第２実施形態とほぼ同様の作用効果を得ることができる。また、絶縁分離トレンチ３１はコンタクトＣＲ２側において開放状態に設けると共に、コンタクトＣＩを省略した構成とすることができるので、省スペース化を促進することができる。
【００７６】
（第１８実施形態）
図２５は第１８実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、抵抗素子として、拡散抵抗部ＲＤとして設けたＰベース領域４ｃに代えて、拡散抵抗部ＲＤとしてＰウェル領域４ｇを設ける構成としている。
【００７７】
この構成によれば、第１実施形態と同様に、拡散抵抗部ＲＤの下部の埋め込みＮ＋層４ａの基板電位を設定するコンタクトＣＩを拡散抵抗部ＲＤの高電位側となるコンタクトＣＲ２に接続している。これにより、拡散抵抗部ＲＤとして機能するＰウェル領域４ｇと、下層の埋め込みＮ＋層４ａおよびＮ−層４ｂとの間を常に逆バイアス状態にし、空乏層の変化による、抵抗値の変化を防ぐことができる。
【００７８】
また、拡散抵抗部ＲＤを包囲する絶縁分離トレンチ３の外周部の第２半導体部５とコンタクトＣＧと接続して拡散抵抗部ＲＤと同電位とすることで、絶縁分離トレンチ３との界面にかかる電界を小さくし、拡散抵抗部ＲＤの絶縁分離トレンチ３との界面に電流経路が形成されることを防ぎ、抵抗値の変化を抑えることができる。
【００７９】
（第１９実施形態）
図２６は第１９実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、抵抗素子として、拡散抵抗部ＲＤとして設けたＰベース領域４ｃに代えて、拡散抵抗部ＲＤとしてエミッタ層形成時のＮ＋領域４ｈを設ける構成としている。なお、この実施形態では、Ｎ−層４ｂ中にＮ＋領域４ｈを形成するので、コンタクトＣＩは形成していない。
【００８０】
この構成によれば、拡散抵抗部ＲＤとなるＮ＋領域４ｈを包囲する絶縁分離トレンチ３の外周部の第２半導体部５とコンタクトＣＧで同電位となるように設けている。これにより、拡散抵抗部ＲＤの絶縁分離トレンチ３の界面部分での電界を小さくし、拡散抵抗部ＲＤの絶縁分離トレンチ３との界面に電流経路が形成されることを防ぎ、抵抗値の変化を抑えることができる。
【００８１】
（第２０実施形態）
図２７は第２０実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、抵抗素子として、拡散抵抗部ＲＤとして設けたＰベース領域４ｃに代えて、Ｎ−層４ｂ中にＮウェル４ｉを設け、その内部にＰ＋領域４ｊを設けている。Ｐ＋領域４ｊの両端部にコンタクトＣＲ１、ＣＲ２を形成している。また、Ｎウェル４ｉにはＮ＋層４ｋを形成した上でコンタクトＣＩを設け、拡散抵抗部ＲＤのコンタクトＣＲ１あるいはＣＲ２のうちの高電位となる側例えばコンタクトＣＲ２と接続している。
【００８２】
この構成によれば、第１実施形態と同様に、拡散抵抗部ＲＤとして機能するＰ＋領域４ｊと、下層の埋め込みＮ＋層４ａおよびＮ−層４ｂとの間を常に逆バイアス状態にし、空乏層の変化による、抵抗値の変化を防ぐことができる。
【００８３】
また、拡散抵抗部ＲＤを包囲する絶縁分離トレンチ３の外周部の第２半導体部５とコンタクトＣＧと接続して拡散抵抗部ＲＤと同電位とすることで、絶縁分離トレンチ３との界面にかかる電界を小さくし、拡散抵抗部ＲＤの絶縁分離トレンチ３との界面に電流経路が形成されることを防ぎ、抵抗値の変化を抑えることができる。
【００８４】
（第２１実施形態）
図２８は第２１実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、抵抗素子として、拡散抵抗部ＲＤとして設けたＰベース領域４ｃに代えて、Ｎ−層４ｂ中にＰウェル４ｇを設け、その内部にＮ＋領域４ｍを設けている。Ｎ＋領域４ｍの両端部にコンタクトＣＲ１、ＣＲ２を形成している。また、Ｐウェル４ｇにはＰ＋層４ｎを形成した上でコンタクトＣＩを設け、拡散抵抗部ＲＤのコンタクトＣＲ１あるいはＣＲ２のうちの高電位となる側例えばコンタクトＣＲ２と接続している。
【００８５】
この構成によれば、第１実施形態と同様に、拡散抵抗部ＲＤとして機能するＮ＋領域４ｍと、下層の埋め込みＮ＋層４ａおよびＮ−層４ｂとの間を常に逆バイアス状態にし、空乏層の変化による、抵抗値の変化を防ぐことができる。
【００８６】
また、拡散抵抗部ＲＤを包囲する絶縁分離トレンチ３の外周部の第２半導体部５とコンタクトＣＧと接続して拡散抵抗部ＲＤと同電位とすることで、絶縁分離トレンチ３との界面にかかる電界を小さくし、拡散抵抗部ＲＤの絶縁分離トレンチ３との界面に電流経路が形成されることを防ぎ、抵抗値の変化を抑えることができる。
【００８７】
（第２２実施形態）
図２９は第２２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、抵抗素子として、拡散抵抗部ＲＤとして設けたＰベース領域４ｃに代えて、拡散抵抗部ＲＤとして第２半導体部５に設けた高濃度でｎ型不純物が導入されたＮ＋層５ｂと同時に形成したＤｅｅｐＮ＋領域４ｐが設けられている。このＤｅｅｐＮ＋領域４ｐは埋め込みＮ＋層４ａの上面まで達するように形成されている。また、拡散抵抗部ＲＤのコンタクトＣＲ１、ＣＲ２はＤｅｅｐＮ＋領域４ｐに形成した高濃度Ｎ＋領域４ｑの部分に設けられている。なお、この実施形態においても、Ｎ−層４ｂ中にＤｅｅｐＮ＋領域４ｐを形成するので、コンタクトＣＩは形成していない。
【００８８】
この構成によれば、拡散抵抗部ＲＤとなるＤｅｅｐＮ＋領域４ｐを包囲する絶縁分離トレンチ３の外周部の第２半導体部５とコンタクトＣＧで同電位となるように設けている。これにより、拡散抵抗部ＲＤの絶縁分離トレンチ３の界面部分での電界を小さくし、拡散抵抗部ＲＤの絶縁分離トレンチ３との界面に電流経路が形成されることを防ぎ、抵抗値の変化を抑えることができる。
【００８９】
（第２３実施形態）
図３０は第２３実施形態を示すものである。上記した各実施形態で示した抵抗素子として構成した拡散抵抗部ＲＤを回路に応用した例を示している。なお、以下の実施形態で説明する拡散抵抗部ＲＤは、回路に使用する場合などにおいて、オフセット調整などの抵抗値設定を調整するようにしたものである。
【００９０】
図３０の回路は、拡散抵抗部ＲＤを、コンパレータ４０に設定する基準電圧設定用の抵抗４１、４２に適用したものである。この構成において、拡散抵抗部ＲＤとしての抵抗４１は、例えば第１実施形態で示したＰベース領域４ｃを用いて形成したものである。図中のシンボルで示すように、抵抗の高電位側の端子が抵抗４１に沿うようにして電位を付与して抵抗値の変動を抑制するようにしている。
【００９１】
一方、拡散抵抗部ＲＤとしての抵抗４２は、第１実施形態で説明したように、第２半導体部５に与える電位によって拡散抵抗部ＲＤの抵抗値が変動することを積極的に利用して抵抗値を調整する機能を有するものとして使用している。図中のシンボルで示すように、抵抗に電位を付与するための電位調整部としてＤ／Ａ変換回路４２ａを付随した構成としている。
【００９２】
上記構成によれば、抵抗４１は前述した各実施形態で示したような拡散抵抗部ＲＤを用いることで安定した抵抗値を有するものとして使用できる。また、抵抗４２は、Ｄ／Ａ変換回路４２ａにより抵抗４２を構成する拡散抵抗部ＲＤの第２半導体部に付与する電位を調整することができる。これにより、抵抗４１と４２とで設定するコンパレータ４０の参照電圧Ｖｒｅｆを調整して設定することができる。
【００９３】
（第２４実施形態）
図３１は第２４実施形態を示すもので、以下、第２３実施形態と異なる部分について説明する。図３１の回路は、拡散抵抗部ＲＤを、オペアンプ５０に設定するゲイン設定用の抵抗５１、５２に適用したものである。
【００９４】
この構成において、拡散抵抗部ＲＤとしての抵抗５１は、例えば第１実施形態で示したＰベース領域４ｃを用いて形成したものである。抵抗５１の高電位側の端子が抵抗５１に沿うようにして電位を付与して抵抗値の変動を抑制するようにしている。一方、拡散抵抗部ＲＤとしての抵抗５２は、電位調整部としてＤ／Ａ変換回路５２ａを付随した構成としている。
上記構成によれば、抵抗５２の抵抗値をＤ／Ａ変換回路５２ａにより第２半導体部に付与する電位を調整することでオペアンプ５０のゲイン調整をすることができる。
【００９５】
（第２５実施形態）
図３２は第２５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。図３２に示す回路は、コンパレータ６０の構成を示しており、この構成において拡散抵抗部ＲＤを用いた構成によりオフセット調整を行う機能を設けたものである。
【００９６】
図３２において、コンパレータ６０の回路構成は、直流電源Ｖｃから電流源６１、トランジスタ６２、６３および拡散抵抗部ＲＤからなる抵抗６４を直列にしてグランドに接続されている。また、直流電源Ｖｃから電流源６１、トランジスタ６５、６６および拡散抵抗部ＲＤからなる抵抗６７を直列にしてグランドに接続されている。
【００９７】
トランジスタ６２のベースは正の入力端子ＩＮＰとされ、トランジスタ６５のベースは負の入力端子ＩＮＭとされる。トランジスタ６３および６６はカレントミラー回路を構成している。抵抗６４は、電位調整部としてＤ／Ａ変換回路６４ａを付随した構成である。抵抗６７は低電位側（グランド側）の端子が抵抗６７に沿うようにして電位を付与して抵抗値の変動を抑制するようにしている。
【００９８】
出力回路部は、直流電源Ｖｃから電流源６８、トランジスタ６９を直列にしてグランドに接続されている。トランジスタ６９のベースはトランジスタ６６のコレクタに接続される。トランジスタ６９のコレクタは出力端子ＯＵＴとされる。
上記構成によれば、抵抗６４の抵抗値をＤ／Ａ変換回路６４ａにより第２半導体部に付与する電位を調整することでコンパレータ６０のオフセット調整をすることができる。
【００９９】
（第２６実施形態）
図３３および図３４は第２６実施形態を示すもので、以下、第２５実施形態と異なる部分について説明する。図３３に示す回路は、第２５実施形態のコンパレータ６０と類似するコンパレータ７０を示している。この構成においては、同様にしてオフセット調整を可能にしているが、ここでは、温度変動に対応して自動的にオフセット調整を行うものである。
【０１００】
このコンパレータ７０は、抵抗６４に代えて抵抗７１を設けている。また、電位調整部として温度検出部７２を設けている。これは、温度検出部７２が検出する温度情報に基づいて抵抗７２の抵抗値を調整するものである。
【０１０１】
図３４は温度検出部７２の電気的構成の一例を示している。直流電源Ｖｃから定電流源７３、ダイオードを複数個直列に接続した温度検出素子７４を直列にしてグランドに接続されている。温度検出素子７４は複数個のダイオードの順方向電圧Ｖｆを温度検出信号として出力する。この温度検出信号は、抵抗７１を構成する拡散抵抗部ＲＤの第２半導体部に対して電圧を付与し、拡散抵抗部ＲＤの抵抗値を調整する。
【０１０２】
このような第２６実施形態によれば、温度変動に対応して温度検出部７２により検出した温度検出信号に基づいて抵抗７１の抵抗値のオフセット調整を自動的に行うことができるようになる。これにより、コンパレータ７０のオフセットの温度依存性を改善することができる。
【０１０３】
なお、上記実施形態では、温度検出部として複数個のダイオードを直列接続したものの順方向電圧Ｖｆにより検出する構成としているが、これに限らず、単一のダイオードの順方向電圧を利用することもできるし、この温度検出信号に基づいて回路により信号処理を行って抵抗７１（もしくは抵抗６７）に付与する構成とすることもできる。
さらには、ダイオード以外の感温素子を用いて温度検出部を構成することもできる。
【０１０４】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【０１０５】
上記各実施形態では、拡散抵抗部ＲＤを形成する基板としてＳＯＩ基板にＮ型の半導体層を形成したものを用いた場合で示したが、これに限らず、Ｐ型の半導体層を形成したものを用いることもできる。この場合においても、同様の考え方を用いて拡散抵抗部ＲＤを構成することができる。
【０１０６】
なお、Ｐ型の半導体層を用いる場合には、絶縁分離トレンチの外周部に設ける第２半導体部についてもＰ＋層あるいはＰウェルなどを用いて構成することもできる。
第１半導体部４にコンタクトＣＩを設けて抵抗島の電位を設定するようにしているが、これは必要に応じて設けることができる。用途によっては、第１半導体部４の島電位のコンタクトＣＩあるいは埋め込みＮ＋層４ａも省略した構成を採用することができる。
【符号の説明】
【０１０７】
図面中、１は支持基板、２は埋め込み絶縁膜、３、３ａ、１０、１２、１４、１４ａ、１７、１９、２１、２４、２６、２８、２９、３０、３１は絶縁分離トレンチ、４は第１半導体部、４ｃ、１３、１６はＰベース領域（拡散抵抗部）、４ｇはＰウェル領域（拡散低後部）、４ｈはＮ＋領域（拡散抵抗部）、４ｊはＰ＋領域（拡散抵抗部）、４ｍはＮ＋領域（拡散抵抗部）、４ｐはＤｅｅｐＮ＋領域（拡散抵抗部）、５、５ａ、５ｂ、１１、１５、１５ａ、１８、２０、２０ａ、２０ｂ、２５、２７は第２半導体部、４０、６０、７０はコンパレータ、４１、４２、５１、５２、６４、６７、７１は抵抗（拡散抵抗部）、５０はオペアンプ、４２ａ、５２ａ、６４ａは電位調整部、７２は温度検出部、７４はダイオード、ＲＤは拡散抵抗部、ＣＲ１はコンタクト（第１の端子）、ＣＲ２はコンタクト（第２の端子）、ＣＲ３はコンタクト（第３の端子）、ＣＩ、ＣＧ、ＣＧ１、ＣＧ２はコンタクト、Ｒ１は低電位側抵抗端子、Ｒ２は高電位側抵抗端子、Ｗ１〜Ｗ６は配線部である。
【図１】
2016152335.tif 000003
【図２】
2016152335.tif 000004
【図３】
2016152335.tif 000005
【図４】
2016152335.tif 000006
【図５】
2016152335.tif 000007
【図６】
2016152335.tif 000008
【図７】
2016152335.tif 000009
【図８】
2016152335.tif 000010
【図９】
2016152335.tif 000011
【図１０】
2016152335.tif 000012
【図１１】
2016152335.tif 000013
【図１２】
2016152335.tif 000014
【図１３】
2016152335.tif 000015
【図１４】
2016152335.tif 000016
【図１５】
2016152335.tif 000017
【図１６】
2016152335.tif 000018
【図１７】
2016152335.tif 000019
【図１８】
2016152335.tif 000020
【図１９】
2016152335.tif 000021
【図２０】
2016152335.tif 000022
【図２１】
2016152335.tif 000023
【図２２】
2016152335.tif 000024
【図２３】
2016152335.tif 000025
【図２４】
2016152335.tif 000026
【図２５】
2016152335.tif 000027
【図２６】
2016152335.tif 000028
【図２７】
2016152335.tif 000029
【図２８】
2016152335.tif 000030
【図２９】
2016152335.tif 000031
【図３０】
2016152335.tif 000032
【図３１】
2016152335.tif 000033
【図３２】
2016152335.tif 000034
【図３３】
2016152335.tif 000035
【図３４】
2016152335.tif 000036