(57)【要約】【課題】  ディジタル信号コードに依存する信号処理装置の帯域変動を抑制する。【解決手段】  信号処理装置100において、ディジタル-アナログコンバータ(DAC)101は、ディジタル信号をアナログ信号に変換する。帯域制限フィルタ102は、アナログ信号を帯域制限する。フィルタ制御回路103は、ディジタル信号のレベルに応じて、帯域制限フィルタ102の帯域を制御する。【選択図】  図1
2016063374.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル信号をアナログ信号に変換する変換手段と、
前記アナログ信号を帯域制限するフィルタ手段と、
前記ディジタル信号のレベルに応じて、前記フィルタ手段の帯域を制御する制御手段とを有する信号処理装置。
【請求項２】
前記制御手段は、前記フィルタ手段のフィルタ特性を制御することで前記帯域の制御を行う請求項1に記載された信号処理装置。
【請求項３】
前記制御手段は、前記フィルタ特性の制御前の、前記ディジタル信号のレベルに対する前記フィルタ手段の帯域を予測し、前記予測の結果と理想帯域に基づき、前記フィルタ特性の制御後のフィルタ特性として、前記フィルタ手段のフィルタ特性の一つを選択する請求項2に記載された信号処理装置。
【請求項４】
前記制御手段は、テーブルを参照して、前記ディジタル信号のレベルに対応する前記フィルタ特性の制御後のフィルタ特性を選択する請求項2に記載された信号処理装置。
【請求項５】
前記制御手段は、テーブルを参照して、前記ディジタル信号のレベルの範囲に対応する前記フィルタ特性の制御後のフィルタ特性を選択する請求項2に記載された信号処理装置。
【請求項６】
前記フィルタ手段は、可変抵抗または可変キャパシタンス、あるいは、それら両方を用いた受動型のフィルタであることを特徴とする請求項1から請求項5の何れか一項に記載された信号処理装置。
【請求項７】
前記フィルタ手段は、キャパシタンスとスイッチを直列接続した組み合わせを複数並列接続した可変キャパシタンス手段を有し、前記スイッチのオンオフにより前記フィルタ特性の制御が行われる請求項2から請求項5の何れか一項に記載された信号処理装置。
【請求項８】
前記フィルタ手段は、前記スイッチがオフの場合、当該スイッチに直列接続されたキャパシタンスに信号ラインの電圧を供給する手段を有する請求項7に記載された信号処理装置。
【請求項９】
前記フィルタ手段は、複数のキャパシタンスを直列接続して接続ノードをスイッチで選択する可変キャパシタンス手段を有し、前記スイッチのオンオフにより前記フィルタ特性の制御が行われる請求項2から請求項5の何れか一項に記載された信号処理装置。
【請求項１０】
前記フィルタ手段は、抵抗とスイッチを直列接続した組み合わせを複数並列接続した可変抵抗手段を有し、前記スイッチのオンオフにより前記フィルタ特性の制御が行われる請求項2から請求項5の何れか一項に記載された信号処理装置。
【請求項１１】
前記フィルタ手段は、複数の抵抗を直列接続して接続ノードをスイッチで選択する可変抵抗手段を有し、前記スイッチのオンオフにより前記フィルタ特性の制御が行われる請求項2から請求項5の何れか一項に記載された信号処理装置。
【請求項１２】
前記フィルタ手段は、入力電圧に応じて静電容量が変化する可変容量ダイオードを有し、前記入力電圧の制御により前記フィルタ特性の制御が行われる請求項2から請求項5の何れか一項に記載された信号処理装置。
【請求項１３】
前記変換手段は電流出力型であり、前記フィルタ手段の前段に電流信号を電圧信号に変換する回路が配置される請求項1から請求項12の何れか一項に記載された信号処理装置。
【請求項１４】
さらに、前記フィルタ手段の後段に前記電圧信号を電流信号に変換する回路が配置される請求項13に記載された信号処理装置。
【請求項１５】
前記変換手段は電流出力型であり、前記フィルタ手段の後段にカレントミラー回路が配置される請求項1から請求項12の何れか一項に記載された信号処理装置。
【請求項１６】
前記変換手段は電圧出力型である請求項1から請求項12の何れか一項に記載された信号処理装置。
【請求項１７】
ディジタル信号をアナログ信号に変換する変換手段、および、前記アナログ信号を帯域制限するフィルタ手段を有する信号処理装置の制御方法であって、
前記ディジタル信号のレベルに応じて、前記フィルタ手段の帯域を制御する制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、帯域制限フィルタを有するディジタル-アナログコンバータ(DAC)の出力帯域の制御装置および制御方法に関するものである。
【背景技術】
【０００２】
ディジタル信号を電気的なアナログ信号に変換する電子回路としてディジタル-アナログコンバータ（以下、DAC）が知られている。DACに入力されるディジタル信号を精度よくアナログ信号に変換するには、DACにおいて生じるノイズを小さくすることが重要である。DACの動作時に生じるノイズとして、トランジスタや抵抗で生じる熱雑音、ディジタル信号をアナログ信号に変換する際に生じるグリッチ(glitch)、量子化ノイズといったノイズ成分が存在する。従って、出力信号の品質を高めるにはノイズ除去が要求される。
【０００３】
ノイズを除去する一般的な技術として、DACの出力段に帯域制限フィルタを接続する方法が知られている。このような回路構成によれば、帯域制限フィルタの帯域外の周波数に存在するノイズ信号成分を除去することができる。そのため、DACが出力する信号の所望の帯域外の信号成分が除去され、元の信号成分の品質維持、信号雑音比（以下、S/N比）の改善が可能になる。
【０００４】
上記構成において元の信号成分の品質維持、および、S/N比の効率的改善を行うには、フィルタの帯域をDACが変換する信号成分の周波数成分に応じて適切に設計することが求められる。特許文献1は、入力される信号の周波数成分に応じてフィルタのカットオフ周波数を制御する方法を開示する。
【０００５】
特許文献1の技術は、ディジタルデータから再生される信号の周波数を検出する検出回路と、フィルタのカットオフ周波数を再生信号の周波数に応じて制御し、ディジタルデータから再生される信号にフィルタ処理を施すフィルタ回路を備える。つまり、DACが再生する信号の周波数に応じて適切なカットオフ周波数に制御されたフィルタを用いることができ、ディジタルデータから再生される信号から不要な帯域外雑音成分を除去することができる。
【０００６】
また、特許文献2は、位相同期回路(PLL)やクロックデータリカバリ回路(CDR)といったループが構成された場合に、ループの動作モードに応じてフィルタの帯域を制御する方法を開示する。PLLの動作においては、周波数引き込みの際に要求される適切なローパスフィルタの帯域が異なるという問題がある。この問題に対して、特許文献2の技術は、それぞれの動作モードの際に動作モードに応じてフィルタ接続を切り替えることで、適切な帯域を選択する。以上の動作によれば、PLL動作において周波数引き込みを行い、クロックと入力信号の位相を一致させて同期（ロック）するまでのロックアップ時間の短縮が期待される。
【０００７】
一般に、帯域制限フィルタの帯域は、抵抗、キャパシタンス、インダクンスなど、帯域制限フィルタを構成する素子の値（フィルタ定数）によって決まる。しかし、DACの出力に帯域制限フィルタを有する構成においては、DACの出力インピーダンスによって、DACと帯域制限フィルタを合わせた帯域が変動する。
【０００８】
例えば、トランジスタで構成された並列の電流源をディジタル信号コードに応じて加算し、電流値を出力とする電流出力型DACを例にとると、DACのディジタル信号コードに応じて電流値が変動し、DACの出力インピーダンスも変化する。このため、次段に接続された帯域制限フィルタの抵抗と出力インピーダンスの合成インピーダンスが変動し、フィルタ定数が一定であってもDACと帯域制限フィルタを合わせた帯域が変動（以下、ディジタル信号コード依存帯域変動）する。電圧出力型DACに関しても、構成は異なるが、DACの出力インピーダンスがDACの入力レベルにより変動するため同様の課題がある。
【０００９】
特許文献1が開示する手法は、入力される信号の周波数成分に応じてフィルタの帯域を制御する。しかし、この手法は、ディジタル信号コードのレベルに関係なく入力の周波数成分に応じて一意にフィルタ定数を決定するため、上記のディジタル信号コード依存帯域変動に対応することができない。同様に、特許文献2のPLLの動作モードに応じてフィルタの帯域を切り替える手法も、ディジタル信号コードのレベルに関係なく、PLLの動作モードに対してフィルタ定数を決定するため、ディジタル信号コード依存帯域変動に対応することができない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開2003-273736号公報
【特許文献２】特開2013-046248号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、ディジタル信号コードに依存する信号処理装置の帯域変動を抑制することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
【００１３】
本発明にかかる信号処理装置は、ディジタル信号をアナログ信号に変換する変換手段と、前記アナログ信号を帯域制限するフィルタ手段と、前記ディジタル信号のレベルに応じて、前記フィルタ手段の帯域を制御する制御手段とを有する。
【発明の効果】
【００１４】
本発明によれば、ディジタル信号のレベルに応じてフィルタの帯域を制御することで、ディジタル信号コードに依存する信号処理装置の帯域変動を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】実施例の信号処理装置の構成例を示すブロック図。
【図２】実施例1の信号処理装置の回路構成例を示す図。
【図３】ディジタル信号コードと帯域の関係を説明する図。
【図４】フィルタ制御回路によるフィルタ制御を説明するフローチャート。
【図５】LPFのVCと抵抗の変形例を示す図。
【図６】フィルタ特性が可変の帯域制限フィルタの様々な構成例を示す図。
【図７】フィルタ特性選択テーブルの作成処理を説明するフローチャート。
【図８】ディジタル信号コードの範囲からフィルタ特性を選択するフィルタ制御を説明するフローチャート。
【図９】実施例2における帯域制限フィルタを説明する図。
【図１０】実施例3の信号処理装置の回路構成例を示す図。
【図１１】実施例4の信号処理装置の回路構成例を示す図。
【図１２】実施例4の構成におけるディジタル信号コードと帯域の関係を説明する図。
【発明を実施するための形態】
【００１６】
以下、本発明にかかる実施例の信号処理装置およびその制御方法を図面を参照して詳細に説明する。なお、実施例は特許請求の範囲にかかる本発明を限定するものではなく、また、実施例において説明する構成の組み合わせのすべてが本発明の解決手段に必須とは限らない。
【実施例１】
【００１７】
［装置の構成］
図1のブロック図により実施例の信号処理装置100の構成例を示す。信号処理装置100は、入力されるディジタル信号をアナログ信号に変換し、アナログ信号をフィルタ処理して出力する。信号処理装置100は、ディジタル-アナログコンバータ(DAC)101、帯域制限フィルタ102、フィルタ制御回路103を備える。
【００１８】
DAC101は、入力されるディジタル信号コードをアナログ信号に変換する。帯域制限フィルタ102は、フィルタ制御回路103から入力される制御信号に応じてフィルタ特性を変化させ、DAC101から入力されるアナログ信号をフィルタ処理する。フィルタ制御回路103は、入力されるディジタル信号コードに応じて適切なフィルタ特性を選択する制御信号を出力する。このような機構により、帯域制限フィルタ102のフィルタ特性をディジタル信号コードに応じて制御することができ、ディジタル信号コード依存帯域変動を抑制することが可能になる。
【００１９】
図2により実施例1の信号処理装置100の回路構成例を示す。実施例1の信号処理装置100は、電流出力型DAC201、カレントミラー回路203、フィルタ特性が変更可能なローパスフィルタ(LPF)202、フィルタ制御回路103を備える。フィルタ制御回路103は、ディジタル信号コードに応じてフィルタ特性を制御する制御信号204を出力する。
【００２０】
電流出力型DAC201は、電流源2012とスイッチ2011の直列接続を複数備え、各電流源2012の電流値の重みが異なる（電流値が異なる）。各スイッチ2011は、ディジタル信号コードに応じてオンオフされる。または、ディジタル信号コードをデコードし、デコードした信号により各スイッチ2011をオンオフしてもよい。
【００２１】
例えば、ディジタル信号コードを5ビット(D5-D1)とし、D5を最上位ビット(MSB)、D1を最下位ビット(LSB)とする。例えば、ディジタル信号コード‘00101’が入力された場合、ビットD3とビットD1の接続された二つのスイッチ2011がオンして、対応する電流源2012の電流値（重みが異なる）を加算した電流が電流出力型DAC201から出力される。つまり、電流出力型DAC201は、入力されるディジタル信号コードに応じた電流値の電流を出力する。
【００２２】
カレントミラー回路203は、入力電流信号を電圧信号に変換する回路（以下、ミラー元回路）2031と、ミラー元回路2031と例えば同じサイズのトランジスタによって構成される回路（以下、ミラー先回路）2032を有する。ミラー元回路2031によって変換された電圧信号がミラー先回路2032のゲートに入力され、ミラー先回路2032は、入力電流信号と同じ電流信号を出力する。また、ミラー元回路2031のトランジスタのサイズと、ミラー先回路2032のトランジスタのサイズの比率を変更することで、入力電流信号に対する出力電流信号の比率を変更することができる。つまり、カレントミラー回路203は、入力電流信号に応じた電流値の出力電流信号を出力する。
【００２３】
実施例1において、LPF202の前段に配置されたミラー元回路2031によって変換された電圧がLPF202に入力され、LPF202が出力する電圧がLPF202の後段に配置されたミラー先回路2032のゲートに入力される。LPF202において、抵抗2021の一端は電圧を入力され、抵抗2021の他端は可変キャパシタンス(VC)2022の非接地端とミラー先回路2032のゲートに接続されている。
【００２４】
VC2022は、キャパシタンス2023とスイッチ2024の直列接続を複数備え、各キャパシタンスの重みが異なる（静電容量値が異なる）。各スイッチ2024は、フィルタ制御回路103から入力される制御信号204に従いオンオフされる。または、制御信号204をデコードし、デコードした信号により各スイッチ2024をオンオフしてもよい。つまり、制御信号204により各スイッチ2024のオンオフを制御することで、VC2022の静電容量値を変更することができる。
【００２５】
例えば、制御信号204を3ビット(D3-D1)とし、D3をMSB、D1をLSBとする。例えば、制御信号204が‘001’の場合はビットD1が接続されたスイッチ2024がオンし、LPF202の出力からみた静電容量値CvはD1が接続されたスイッチ2024と直列に接続されたキャパシタンス2023の静電容量値と等価になる。一方、制御信号204が‘101’の場合はビットD1とビットD3が接続された二つのスイッチ2024がオンし、静電容量値Cvは、それらスイッチ2024に接続されたキャパシタンス2023の静電容量値を加算した値と等価になる。
【００２６】
このように、ディジタル信号コードに応じた制御信号204に従い静電容量値Cvが設定される。LPF202のカットオフ周波数は静電容量値Cvが小さいほど高く（帯域が広い）、逆に、静電容量値Cvが大きいほど低く（帯域が狭い）、VC2022の静電容量値Cvを制御することでLPF202の帯域を制御することができる。
【００２７】
上記では、DAC101として電流出力型DAC201を用いる例を挙げたが、DAC101に電圧出力型DACを用いることもできる。その場合、カレントミラー回路203を除去して、電圧出力型DACの出力をLPF202に入力する構成になるが、当該構成については後述する。
【００２８】
［フィルタ制御回路］
実施例1のフィルタ制御回路103は、入力されたディジタル信号コードに対して理想帯域に近い帯域を実現するフィルタ特性を選択する制御信号204を出力する。図3によりディジタル信号コードと帯域の関係を説明する。図3の横軸は、ディジタル信号コードを表し、右方向に向ってディジタル信号コードのレベルが増加する。図3の縦軸は、LPF202の帯域を示し、上方向に向って帯域が広くなる。なお、フィルタ制御回路103は、図3に示す特性をディジタル信号コード-帯域テーブルとして保持し、当該テーブルを参照して後述するフィルタ制御を行う。
【００２９】
図3において、複数の曲線402は制御信号204を変化させた場合のLPF202のフィルタ特性を示し、曲線403は信号処理装置100として理想の出力帯域（以下、理想帯域）を示す。また、曲線401はディジタル信号コードが入力された時点で選択されているフィルタ特性を示す。例えば、ディジタル信号コードAが入力される場合、フィルタ特性401は、ディジタル信号コードAに対するフィルタ特性の制御（以下、フィルタ制御）前のフィルタ特性に相当する。
【００３０】
フィルタ特性401は、ディジタル信号コードAが入力される前のディジタル信号コードのレベルに対してフィルタ制御されたものである。直前のディジタル信号コードのレベルよりもディジタル信号コードAのレベルが小さと、電流出力型DAC201が出力する電流値は減少し、電流出力型DAC201の出力インピーダンスが増加する。その結果、帯域が狭まり、例えば、点405で示す帯域になる。そこで、フィルタ制御により、ディジタル信号コードAのレベルに応じたフィルタ特性（フィルタ特性402の一つ）を選択するフィルタ制御を行って、フィルタ制御後のフィルタ特性によって帯域を理想帯域403に近付ける（点405→点406）。
【００３１】
LPF202の帯域は、電流出力型DAC201の出力インピーダンス、ミラー元回路2031のインピーダンス、LPF202の抵抗2021の抵抗値、および、LPF202のVC2022の静電容量Cvによって決まる。また、電流出力型DAC201の出力電流が少ないディジタル信号コードが低レベルの領域においてLPF202前段のインピーダンスが急増する。そのため、フィルタ制御前の帯域（以下、予測帯域）405として示すように、理想帯域403に対して狭い帯域になる。
【００３２】
図4のフローチャートによりフィルタ制御回路103によるフィルタ制御を説明する。なお、図4は、一つのディジタル信号コードに対するフィルタ制御を示し、ディジタル信号コードが入力されるごとに図4に示すフィルタ制御が繰り返される。
【００３３】
フィルタ制御回路103は、ディジタル信号コードを入力する(S11)。フィルタ制御回路103は、ディジタル信号コード-帯域テーブルを参照して、ディジタル信号コードに対するフィルタ制御前の帯域405を予測し(S12)、予測帯域405と理想帯域403を比較する(S13)。そして、予測帯域405が理想帯域403より狭い場合は帯域を広げるフィルタ特性（フィルタ特性402の一つ）を選択する(S14)。予測帯域405が理想帯域403より広い場合は帯域を狭めるフィルタ特性（フィルタ特性402の一つ）を選択する(S15)。また、予測帯域405が理想帯域403に一致する場合はフィルタ特性の選択を変更しない(S16)。
【００３４】
次に、フィルタ制御回路103は、理想帯域403に最も近い帯域を実現するフィルタ特性402の一つを選択したか否かを判定する(S17)。この判定は、ディジタル信号コード-帯域テーブルを参照して、選択したフィルタ特性402に対する帯域を推定し、予測帯域と理想帯域403を比較することで行われる。そして、フィルタ特性の選択が正しくない場合は処理をステップS12へ戻し、正しい選択を行ったと判定した場合は選択したフィルタ特性を設定する制御信号204を出力する(S18)。
【００３５】
図3の例においては、ディジタル信号コードAに対する予測帯域405が理想帯域403よりも狭いと判定されて帯域を広げるフィルタ特性402が選択される。その結果、VC2022の静電容量値Cvを減らす制御信号204が出力されて、理想帯域403に近い帯域406が得られる。つまり、入力されるディジタル信号コードに対して、LPF202の帯域を理想帯域403に近付けるようにフィルタ制御が行われ、帯域変動が抑制される。
【００３６】
なお、ステップS303とS304の処理はローパスフィルタ構成の動作例であり、帯域制限フィルタ102の構成やフィルタ特性を制御するVC2022などの制御対象によりフィルタ特性を選択する処理が異なる場合がある。
【００３７】
［LPFの可変要素の変形例］
上記では、電流出力型DAC201として電流源2012を用いる構成例を示したが、電流源2012を抵抗に置き換えた構成も可能である。このような構成によれば、電流出力型DAC201の出力電流が各スイッチ2011のオンオフによって制御されて、電流出力型DAC201の出力に接続される抵抗値が変化する。従って、ディジタル信号コードに応じて電流出力型DAC201の出力インピーダンスが変化するが、上記のフィルタ制御により帯域制限フィルタ102の帯域変動を抑制することができる。
【００３８】
上記では、電流出力型DAC201の出力とLPF202の間にラー元回路2031を挿入する構成例を示したが、電流出力型DAC201の出力とLPF202の間に電流電圧変換回路やボルテージフォロワなどインピーダンス変換回路を配置してもよい。ただし、フィルタ制御回路103は、LPF202前段の出力インピーダンスが変化するため、インピーダンス変換回路を含む帯域の変動を制御することになる。
【００３９】
図5によりLPF202のVC2022と抵抗2021の変形例を示す。上記では、LPF202のVC2022（図5(a)）として、キャパシタンス2023とスイッチ2024の直列接続の組み合わせを複数並列接続して、制御信号204に応じて各スイッチ2024をオンオフする構成（図5(b)）を示した。VC2022は、キャパシタンスを直列接続してキャパシタンス間の接続ノードをスイッチで選択する構成（図5(c)）に置き換えることができる。また、スイッチを用いずに、VC2022を可変容量ダイオード（バリキャップダイオードやバラクタダイオード、図5(d)）またはMOS容量に置き換えることもできる。その場合、制御信号204をダイオードやMOSゲートの入力電圧として、入力電圧を制御することで静電容量Cvを制御する。
【００４０】
上記では、LPF202の帯域をVC2022によって変化させる例を説明したが、静電容量Cvは固定にして、抵抗2021の抵抗値を可変にする（図5(e)に示すVR）方法でもLPF202の帯域を変化させることができる。つまり、抵抗とスイッチの直列接続の組み合わせを複数並列接続して、制御信号204に応じて各スイッチをオンオフする可変抵抗VRの構成（図5(f)）に置き換えることができる。同様に、抵抗を直列接続して抵抗間の接続ノードをスイッチで選択する可変抵抗VRの構成（図5(g)）に置き換えることができる。あるいは、制御信号204によってトランジスタのバイアス電圧を制御する構成（図5(h)）によって可変抵抗VRを実現してもよい。
【００４１】
なお、制御信号204がディジタル信号でVCもしくはVRの制御入力がアナログ信号の場合、制御信号204をアナログ信号に変換してVCもしくはVRに入力することは言うまでもない。
【００４２】
［帯域制限フィルタの構成］
上記では、帯域制限フィルタ102としてLPF202の例を示したが、帯域制限フィルタ102は電流入力電圧出力型のLPF、ハイパスフィルタ(HPF)、バンドパスフィルタ(BPF)またはバンドストップフィルタ(BSF)でもよい。
【００４３】
上記では、帯域制限フィルタ102として抵抗2021とVC2022の組み合わせた受動型のLPF202を示したが、インダクタンスとキャパシタンスの組み合わせた受動型のLPFを用いてもよい。また、帯域制限フィルタ102は、能動素子を用いる能動型のフィルタでもよい。図6によりフィルタ特性が可変の帯域制限フィルタ102の様々な構成例を示す。
【００４４】
図6(a)は電圧入力電圧出力型のLPFを示す。図6(b)は電流入力電圧出力型のLPFを示す。図6(c)は電圧入力電圧出力型のHPFを示す。図6(d)は抵抗の代わりにインダクタスを用いるLPFを示す。図6(e)は能動素子を用いるアクティブフィルタ(LPF)を示す。これらのフィルタのVC、VRまたは可変インダクタンス(VL)の値を制御信号204によって制御することでフィルタ特性が制御可能である。制御対象はVC、VR、VLの何れでもよいし、VCとVRの両方、VCとVLの両方を制御してもよい。なお、BPFとBSFは、LPFとHPFの組み合わせで構成できるため、図6においては説明を省略する。
【００４５】
［フィルタ制御回路］
帯域制限フィルタ102の帯域変動を抑制するフィルタ制御として、ディジタル信号コードに応じてフィルタ特性を選択し、帯域制限フィルタ102の帯域を最適化する処理の詳細を図4に示した。フィルタ制御は、入力ディジタル信号コードに対するDAC101の動作が完了する（入力ディジタル信号コードに対応する電流値が出力される）前に実行される必要がある。つまり、図4において一点鎖線で囲んだステップS12からS17の処理が高速に実行される必要があり、当該処理は、例えば、フィルタ制御回路103が備えるフィルタ特性選択テーブルのルックアップにより実行される。
【００４６】
図7のフローチャートによりフィルタ特性選択テーブルの作成処理を説明する。なお、図7に示す処理は、DAC101に入力されるディジタル信号コードの範囲の最小値から最大値をフィルタ制御回路103に入力することで行われる。
【００４７】
まず、ディジタル信号コードとして最小値を設定し(S21)、ディジタル信号コードをフィルタ制御回路103に入力する(S22)。フィルタ制御回路103は、ステップS12からS17の処理を実行して予測帯域401が理想帯域403に最も近くなるフィルタ特性402を選択する(S23)。フィルタ制御回路103は、選択したフィルタ特性402を設定するための信号値を、入力されたディジタル信号コードに対応する制御信号204としてフィルタ特性選択テーブルに格納する(S24)。
【００４８】
次に、ステップS21でフィルタ制御回路103に入力したディジタル信号コードが最大値か否かを判定し(S25)、最大値に達していいなければディジタル信号コードをインクリメントして(S26)、処理をステップS22に戻す。また、ディジタル信号コードが最大値に達した場合は、フィルタ特性選択テーブルの作成処理を終了する。
【００４９】
このようにして作成したフィルタ特性選択テーブルをルックアップすることで、フィルタ制御回路103は、ステップS12からS17の処理を高速に実行することが可能になる。また、帯域は、LPF202の前段の出力インピーダンス、および、LPF202の抵抗2021の抵抗値とVC2022の静電容量Cvから見積ることができる。従って、各ディジタル信号コードに対応するDAC201の出力インピーダンスに基づき作成したフィルタ特性選択テーブルをフィルタ制御回路103に格納してもよい。
【００５０】
●ディジタル信号コードの範囲に応じたフィルタ制御
上記では、ディジタル信号コードに基づきフィルタ特性選択テーブルをルックアップするフィルタ制御を説明したが、入力されるディジタル信号コードの範囲からフィルタ特性を選択するフィルタ制御も可能である。
【００５１】
図8のフローチャートによりディジタル信号コードの範囲からフィルタ特性を選択するフィルタ制御を説明する。なお、以下では、ディジタル信号コードの閾値例として、図3に示す閾値Bから閾値Eを設定した場合を説明する。また、図8は、一つのディジタル信号コードに対するフィルタ制御を示し、ディジタル信号コードが入力されるごとに図8に示すフィルタ制御が繰り返される。
【００５２】
フィルタ制御回路103は、ディジタル信号コードXを入力し(S31)、ディジタル信号コードXがどの範囲にあるかを閾値B-Eとの比較により判定する(S32)。判定の結果、B≦X＜Cの場合はフィルタ特性402からフィルタ特性Bを選択し(S33)、C≦X＜Dの場合はフィルタ特性402からフィルタ特性Cを選択し(S34)、D≦X＜Eの場合はフィルタ特性402からフィルタ特性Dを選択する(S35)。そして、選択したフィルタ特性を設定する制御信号204を出力する(S36)。
【００５３】
フィルタ特性選択テーブルには、ディジタル信号コードと、当該ディジタル信号コードに対して理想帯域403により近い帯域を示すフィルタ特性を示す情報を格納する。当該情報としては、当該フィルタ特性を設定するための制御信号204の値を用いればよい。言い替えれば、上記の閾値B-Eは、フィルタ特性402それぞれが理想帯域403に近い帯域を示すディジタル信号コードから定まる。つまり、理想帯域403に近い帯域を示すフィルタ特性が、例えば、フィルタ特性Bからフィルタ特性Cに変わるディジタル信号コードが閾値Cであり、フィルタ特性Cからフィルタ特性Dに変わるディジタル信号コードが閾値Dである。図3には四つの閾値を設けた例を示すが、実際には、フィルタ特性402から選択可能なフィルタ特性に対応する数の閾値を設ける。
【００５４】
図8は、ディジタル信号コードの変化に対して帯域が単調減少（または単調増加）を示すと仮定して、ディジタル信号コードの範囲によって異なるフィルタ特性402を選択する例を説明した。しかし、ディジタル信号コードの変化に対して帯域が単調変化しない場合は、ディジタル信号コードの範囲が異なる場合（例えばステップS33とS35）も、同じフィルタ特性が選択される場合がある。
【００５５】
このように、入力されるディジタル信号コードに対して適切なフィルタ特性を選択して帯域制限フィルタ102の帯域を制御するフィルタ制御回路103によって、ディジタル信号コード依存帯域変動を抑制することが可能になる。
【実施例２】
【００５６】
以下、本発明にかかる実施例2の信号処理装置およびその制御方法を説明する。なお、実施例2において、実施例1と略同様の構成については、同一の符号を付して、その詳細な説明を省略する場合がある。
【００５７】
図9により実施例2における帯域制限フィルタ102を説明する。図9(a)は実施例2の帯域制限フィルタ102の構成例を示す。図9(a)に示すように、帯域制限フィルタ102の一つのキャパシタンス703に対する構成として、入力が信号ラインに接続されたボルテージフォロワ701、制御信号204を入力するインバータ702、スイッチ704、705が備わる。そして、当該構成を複数並列接続して、帯域制限フィルタ102の可変キャパシタンス(VC)が構成される。
【００５８】
第一のスイッチ704は、一端が信号ラインに接続され、他端がキャパシタンス703の非接地端に接続される。また、第二のスイッチ705は、一端がボルテージフォロワ701の出力に接続され、他端がキャパシタンス703の非接地端に接続される。そして、第一のスイッチ704は制御信号204によってオンオフされ、第二のスイッチ705はインバータ702によって反転された制御信号204によってオンオフされる。つまり、第一のスイッチ704がオンの場合は第二のスイッチ705はオフであり、第一のスイッチ704がオフの場合は第二のスイッチ705はオンである。
【００５９】
ここで、図9(b)により、図2に示すLPF202において生じる電圧誤差を説明する。キャパシタンスに直列接続されたスイッチがオンすると、キャパシタンスに電荷が蓄積され、キャパシタンスの両端の電圧Vcが信号ラインの電圧Vsと等しくなる。スイッチがオフされると、キャパシタンスとスイッチの接続点はどこにも接続されていないフローティング状態になり、キャパシタンスからのリーク電流が極めて小さいとすれば、Vcはスイッチオン時の電圧に維持される。スイッチが次にオンされた際、Vsが前回スイッチがオンされた場合と同じ電圧であれば電圧誤差は発生しない。しかし、ディジタル信号コードの変化によりVsが変化し、前回スイッチがオンされた場合の電圧と異なると、信号ラインからキャパシタンス、または、キャパシタンスから信号ラインに向って電流が流れ、当該電流により信号ラインの電圧Vsが変動する。この電圧変動が電圧誤差である。
【００６０】
アナログ信号の電圧値は連続的に変化し、ディジタル信号コードから復元されるアナログ信号の電圧値も連続的な変化に近い変化を示すと考えられる。そのため、スイッチオフ状態におけるキャパシタンスの両端の電圧Vcを信号ラインの電圧Vsと等しくしておけば、スイッチがオンになった場合のVcとVsの差が最小になり、電圧誤差を抑制することができる。図9(a)は、電圧誤差を抑制する帯域制限フィルタ102の構成例を示している。
【００６１】
前述したように、制御信号204により第一のスイッチ704がオンオフし、インバータ702が反転した制御信号204により第二のスイッチ705はオンオフして、第一および第二のスイッチ704、705のオンオフは逆関係にある。つまり、制御信号204の所定ビットが‘1’の場合、第一のスイッチ704がオンして信号ラインに接続されたキャパシタンスはフィルタ要素を構成する。
【００６２】
一方、制御信号204の当該ビットが‘0’の場合、第一のスイッチ704がオフしてキャパシタンスは信号ラインから切り離される。その際、インバータ702の出力によって第二のスイッチ705がオンして、ボルテージフォロワ701の出力とキャパシタンスの非接地端が接続される。ボルテージフォロワ701は、入力である信号ラインの電圧Vsに等しい電圧を出力するため、第二のスイッチ705を介して、キャパシタンスの両端の電圧Vcが信号ラインの電圧Vsと等しくなる。言い替えれば、スイッチ704がオフの場合、当該スイッチに直列接続されたキャパシタンスに信号ラインの電圧が供給される。その結果、スイッチオフ状態におけるキャパシタンスの両端の電圧Vcは信号ラインの電圧Vsと等しくなる。
【００６３】
このように、実施例1と同様に、入力されるディジタル信号コードに対して適切なフィルタ特性を選択して帯域制限フィルタ102の帯域を制御するフィルタ制御回路103によって、ディジタル信号コード依存帯域変動を抑制することが可能になる。加えて、実施例2の帯域制限フィルタ102の構成によれば、帯域の制御に伴って発生する電圧誤差を抑制して、信号処理装置100の出力信号精度を向上することができる。
【実施例３】
【００６４】
以下、本発明にかかる実施例3の信号処理装置およびその制御方法を説明する。なお、実施例3において、実施例1、2と略同様の構成については、同一の符号を付して、その詳細な説明を省略する場合がある。
【００６５】
実施例1では、帯域制限フィルタ102として、電圧入力電圧出力のLPF202を使用する例を説明した。実施例3では、帯域制限フィルタ102として、ミラー元回路2031のトランジスタをLPF202の抵抗2021と共有する構成例を説明する。図10により実施例3の信号処理装置100の回路構成例を示す。
【００６６】
図10に示すLPF801は、ADC201が出力する電流信号を入力してカレントミラー回路203のミラー元回路2031に出力する。図2に示す実施例1の構成は、電流出力型DAC201の出力をミラー元回路2031が受けて電圧信号に変換し、電圧信号をLPF202に入力して帯域制限を行い、ミラー先回路2032によって電流出力を行う構成である。これに対して、図10に示す実施例3の構成は、LPF801の後段にカレントミラー回路203を配置して電流入力電圧出力型のLPF801を構成し、ミラー先回路2032によって電流出力を行う構成である。
【００６７】
さらに、ミラー元回路2031を図6(b)に示す電流入力電圧出力型のLPFの抵抗として、VC2022の静電容量Cvを制御して、LPF801の帯域を制御する。LPF801の帯域は、DAC201の出力インピーダンスとミラー元回路2031の抵抗と、VC2022の静電容量Cvによって決まる。そのため、フィルタ制御前の帯域やフィルタ特性によって得られる帯域が実施例1とは異なる。ただし、フィルタ特性や帯域が変化するとしても、フィルタ制御回路103が実施例1と同様の処理を行うことで、ディジタル信号コード依存帯域変動を抑制することが可能である。
【００６８】
このように、実施例1と同様に、入力されるディジタル信号コードに対して適切なフィルタ特性を選択して帯域制限フィルタ102の帯域を制御するフィルタ制御回路103によって、ディジタル信号コード依存帯域変動を抑制することが可能になる。加えて、実施例3の帯域制限フィルタ102の構成によれば、フィルタ要素から抵抗を削減することができ、チップ面積の削減が図れる。
【実施例４】
【００６９】
以下、本発明にかかる実施例4の信号処理装置およびその制御方法を説明する。なお、実施例4において、実施例1-3と略同様の構成については、同一の符号を付して、その詳細な説明を省略する場合がある。
【００７０】
実施例1では、電流出力型のDAC201とカレントミラー回路203により電流信号を出力する構成例を説明した。実施例4では電圧出力型のDACを用いる構成例を説明する。図11により実施例4の信号処理装置100の回路構成例を示す。
【００７１】
図11において、DAC901は、抵抗ストリング型の電圧出力型DACである。DAC901は、複数の抵抗903が直列接続された抵抗ストリングを有し、それら抵抗903の各接続点に接続されたスイッチ902を入力ディジタル信号コードに応じてオンオフすることで、入力ディジタル信号コードに対応する電圧信号を出力する。電圧信号は、LPF202を介して、アナログ出力として信号処理装置100から出力される。LPF202の帯域は、実施例1と同様に、フィルタ制御回路103から入力される制御信号204によって制御される。なお、図11に示す構成においては、DAC901が電圧出力型であるため、図2に示す実施例1の構成に備わるカレントミラー回路203が削除されている。
【００７２】
nビットのディジタル信号コードを入力する抵抗ストリング型DACの一構成として、2n個の同値の抵抗を直列接続し、その一端を電源、他端をグラウンドに接続して、抵抗の各接続点に接続したスイッチによって出力電圧を選択する構成がある。この場合、各接続点の電圧は、電源とグラウンドの間の電圧を複数の抵抗で分圧した値になり、ディジタル信号コードに応じた接続点のスイッチをオンすることで、分圧された電圧値が出力される。
【００７３】
LPF202の構成は実施例1と同じであるが、フィルタ制御前の帯域とディジタル信号コードの関係が実施例1と異なる。実施例1の構成において、電流出力型DAC201の出力インピーダンス、ミラー元回路2031のインピーダンス、LPF202の抵抗2021の抵抗値、および、LPF202のVC2022の静電容量Cvによって帯域が決まる。そのため、ミラー元回路2031に流れる電流が小さい、ディジタル信号コードが低レベルの場合に帯域が狭くなる。
【００７４】
一方、実施例4の構成においては、DAC901の出力インピーダンス、LPF202の抵抗2021の抵抗値、および、LPF202のVC2022の静電容量Cvによって帯域が決まる。DAC901の出力インピーダンスは、抵抗ストリングを構成する複数の抵抗903の直列、並列接続として表され、抵抗スイッチ902がオンされた抵抗ストリングの接続点によって変化する。そのため、ディジタル信号コードが中央値に近いほど出力インピーダンスが大きくなって帯域が狭くなり、ディジタル信号コードが低レベルまたは高レベルになると出力インピーダンスが小さくなって帯域が広くなる。
【００７５】
図12により実施例4の構成におけるディジタル信号コードと帯域の関係を説明する。図12の横軸は、ディジタル信号コードを表し、右方向に向ってディジタル信号コードのレベルが増加する。図12の縦軸は、LPF202の帯域を示し、上方向に向って帯域が広くなる。なお、フィルタ制御回路103は、図12に示す特性をディジタル信号コード-帯域テーブルとして保持し、当該テーブルを参照して後述するフィルタ制御を行う。
【００７６】
図12において、複数の曲線1002は制御信号204を変化させた場合のLPF202のフィルタ特性を示し、曲線1006は理想帯域を示す。また、曲線1001はディジタル信号コードが入力された時点で選択されているフィルタ特性を示す。例えば、ディジタル信号コードAが入力される場合、フィルタ特性1001は、ディジタル信号コードAに対するフィルタ制御前のフィルタ特性に相当する。
【００７７】
フィルタ特性1001は、ディジタル信号コードAが入力される前のディジタル信号コードのレベル（例えば中央値）に対してフィルタ制御されたものである。直前のディジタル信号コードのレベルよりもディジタル信号コードAのレベルが小さと、電圧出力型DAC901の出力インピーダンスが減少する。その結果、帯域が広がり、例えば、点1004で示す帯域になる。そこで、フィルタ制御により、ディジタル信号コードAのレベルに応じたフィルタ特性（フィルタ特性1002の一つ）を選択するフィルタ制御を行って、フィルタ制御後のフィルタ特性によって帯域を理想帯域1006に近付ける（点1004→点1005）。
【００７８】
また、フィルタ特性1001が設定されている時点でディジタル信号コードBが入力された場合、直前のディジタル信号コードのレベルよりもディジタル信号コードBのレベルが大きいと、電圧出力型DAC901の出力インピーダンスが減少する。その結果、帯域が広がり、例えば、点1007で示す帯域になる。そこで、フィルタ制御により、ディジタル信号コードBのレベルに応じたフィルタ特性（フィルタ特性1002の一つ）を選択するフィルタ制御を行って、フィルタ制御後のフィルタ特性によって帯域を理想帯域1006に近付ける（点1007→点1008）。
【００７９】
このように、LPF202のフィルタ特性や帯域はLPF202の前段の構成（電圧出力型DACか電流出力型DACか）によって異なるが、フィルタ制御回路103は実施例1と実質同様に帯域を制御することができる。
【００８０】
上記では、DACの構成として、電流出力型と電圧出力型を例示したが、その他の構成、例えば、容量アレイ型、抵抗ラダー型、デルタシグマ型、パルス幅変調型などでもよい。
【００８１】
［その他の実施例］
本発明は、上述の実施形態の一以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける一以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、一以上の機能を実現する回路（例えば、ASIC）によっても実現可能である。
【符号の説明】
【００８２】
100 … 信号処理装置、101 … ディジタル-アナログコンバータ(DAC)、102 … 帯域制限フィルタ、103 … フィルタ制御回路
【図１】
2016063374.tif 000003
【図２】
2016063374.tif 000004
【図３】
2016063374.tif 000005
【図４】
2016063374.tif 000006
【図５】
2016063374.tif 000007
【図６】
2016063374.tif 000008
【図７】
2016063374.tif 000009
【図８】
2016063374.tif 000010
【図９】
2016063374.tif 000011
【図１０】
2016063374.tif 000012
【図１１】
2016063374.tif 000013
【図１２】
2016063374.tif 000014