(57)【要約】【課題】正確な増幅率を有する電流増幅回路を実現する。【解決手段】電流増幅回路（２）は、入力端子（ＩＩＮ）に、反転入力端子が接続される第１オペアンプ（ＯＰ１）と、第２オペアンプ（ＯＰ２）と、第１オペアンプの出力端子と上記反転入力端子との間に接続される第１インピーダンス素子（Ｚ１）と、第１オペアンプの上記出力端子と第２オペアンプの反転入力端子との間に接続される第２インピーダンス素子（Ｚ２）と、トランジスタ（ＮＭＯＳ３）とを備える。【選択図】図１
2016225916.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力された入力電流を増幅して出力する電流増幅回路であって、
上記入力端子に、反転入力端子が接続される第１オペアンプと、
第２オペアンプと、
第１オペアンプの出力端子と上記反転入力端子との間に接続される第１インピーダンス素子と、
第１オペアンプの上記出力端子と第２オペアンプの反転入力端子との間に接続される第２インピーダンス素子と、
第１トランジスタとを備え、
第１トランジスタは、その制御端子が第２オペアンプの出力端子に接続され、その第１端子が第２オペアンプの上記反転入力端子に接続され、その第２端子から増幅電流を出力することを特徴とする電流増幅回路。
【請求項２】
第１インピーダンス素子は、第１抵抗を含み、
第２インピーダンス素子は、第２抵抗を含むことを特徴とする請求項１に記載の電流増幅回路。
【請求項３】
第１インピーダンス素子は、第１抵抗と並列に配置された、ダイオードまたはダイオード接続された第２トランジスタを含み、
第２インピーダンス素子は、第２抵抗と並列に配置された、ダイオードまたはダイオード接続された第３トランジスタを含むことを特徴とする請求項２に記載の電流増幅回路。
【請求項４】
第１インピーダンス素子は、第１抵抗と並列に配置された、ダイオード接続された電界効果トランジスタである第２トランジスタを含み、
第２インピーダンス素子は、第２抵抗と並列に配置された、電界効果トランジスタである第３トランジスタを含み、
第３トランジスタは、そのソース端子およびそのドレイン端子が、それぞれ第２抵抗の両端に接続され、そのゲート端子が第２トランジスタのゲート端子に接続されることを特徴とする請求項２に記載の電流増幅回路。
【請求項５】
発光素子と、
光入力に応じて第１信号電流および第２信号電流を出力する位置検出素子と、
第１信号電流を増幅する第１電流増幅回路と、
第２信号電流を増幅する第２電流増幅回路とを備え、
第１電流増幅回路および第２電流増幅回路は、請求項１から４のいずれか一項に記載の電流増幅回路であることを特徴とする測距センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流増幅回路および光センサに関する。
【背景技術】
【０００２】
光検知をおこなう光センサは、センサ素子としてフォトダイオードを備える。太陽光または照明光等の周囲光（ambient light）の環境下において所望の光を検知する場合、該周囲光に起因するＤＣ（直流）オフセット電流と共に、検知対象の光に起因する所望の信号電流がセンサ素子から出力される。該所望の信号電流は、典型的には１００ｐＡから２０μＡのダイナミックレンジの広い信号である。この信号をアナログ信号処理回路で処理するためには高精度な電流増幅回路が必要となる。
【０００３】
特許文献１には、バイポーラトランジスタの電流増幅作用を用いた回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９４１１０号公報（２００１年７月１９日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の回路では、回路の電流増幅率はバイポーラトランジスタの増幅率と同じになる。回路の電流増幅率がバイポーラトランジスタの素子特性に依存するため、自由に（正確に）電流増幅率を設定することができない。また、バイポーラトランジスタの電流増幅率は、該トランジスタのベース電流に依存して変化する。特にＣＭＯＳプロセスで実現される寄生バイポーラトランジスタでは、電流増幅率の変化が大きい。
【０００６】
本発明は、正確な増幅率を有する電流増幅回路を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る電流増幅回路は、入力端子から入力された入力電流を増幅して出力する電流増幅回路であって、上記入力端子に、反転入力端子が接続される第１オペアンプと、第２オペアンプと、第１オペアンプの出力端子と上記反転入力端子との間に接続される第１インピーダンス素子と、第１オペアンプの上記出力端子と第２オペアンプの反転入力端子との間に接続される第２インピーダンス素子と、第１トランジスタとを備え、第１トランジスタは、その制御端子が第２オペアンプの出力端子に接続され、その第１端子が第２オペアンプの上記反転入力端子に接続され、その第２端子から増幅電流を出力する。
【発明の効果】
【０００８】
本発明の一態様によれば、電流増幅回路の電流増幅率を正確に設定することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る信号出力回路の構成を示す回路図である。
【図２】上記信号出力回路のインピーダンス回路の構成例を示す回路図である。
【図３】上記信号出力回路のインピーダンス回路の他の構成例を示す回路図である。
【図４】上記信号出力回路のインピーダンス回路のさらに他の構成例を示す回路図である。
【図５】上記信号出力回路のオペアンプの構成例を示す回路図である。
【図６】シングル入力のオペアンプの構成例を示す回路図である。
【図７】本発明の他の実施形態に係る測距センサの構成を示す回路図である。
【図８】上記測距センサのタイミングコントローラが出力する複数の制御信号のタイミングチャートである。
【図９】バイポーラトランジスタを増幅素子として用いる比較例の信号出力回路の回路図である。
【図１０】バイポーラトランジスタを増幅素子として用いる他の比較例の信号出力回路の回路図である。
【図１１】本発明のさらに他の実施形態に係る信号出力回路の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
（比較例１）
まず、電流増幅を行う信号出力回路の比較例について説明する。
【００１１】
図９は、バイポーラトランジスタを増幅素子として用いる比較例１の信号出力回路の回路図である。信号出力回路１０１は、直流電流源ＣＳＩＮ、直流電流源ＣＳＯＵＴ、バイポーラトランジスタＰＮＰ１、電源端子ＶＤＤ、電流入力端子ＩＩＮ、バイアス入力端子ＶＢＩＡＳ、および出力端子ＶＯＵＴを備える。信号出力回路１０１は、さらに電流増幅回路として、バイポーラトランジスタＮＰＮ２、オペアンプＯＰ３、およびトランジスタＰＭＯＳ７を備える。
【００１２】
電流入力端子ＩＩＮに入力される電流ＩＩＮおよび直流電流源ＣＳＩＮから出力される電流ＩＩＮＤＣは、ＮＰＮ型のバイポーラトランジスタＮＰＮ２のベース端子に入力される。バイポーラトランジスタＮＰＮ２の電流増幅率をβとすると、電流ＩＯＵＴＳＩＧは、以下のようになる。
ＩＯＵＴＳＩＧ＝ＩＥ＝（β＋１）（ＩＩＮ＋ＩＩＮＤＣ）
バイポーラトランジスタＮＰＮ２によって増幅された電流ＩＯＵＴＳＩＧから、直流電流源ＣＳＯＵＴを流れる電流ＩＯＵＴＤＣを減じた電流が、ダイオード接続されたバイポーラトランジスタＰＮＰ１のエミッタ端子に入力される。直流電流源ＣＳＯＵＴの電流をＩＯＵＴＤＣ＝（β＋１）ＩＩＮＤＣとなるように設定すると、バイポーラトランジスタＰＮＰ１のエミッタ端子に入力されるエミッタ電流ＩＥは以下のようになる。
ＩＥ＝（β＋１）ＩＩＮ
また、ベース−エミッタ電圧ＶＢＥとエミッタ電流ＩＥとの間には、以下の関係がある。
ＩＯＵＴＳＩＧ＝ＩＥ＝ＡＰＮＰ１・exp（−ＶＢＥ／ＶＴ）
ＶＴ＝（ｋＢ・Ｔ）／ｑ
ここで、ｋＢはボルツマン定数であり、Ｔは温度であり、ｑは電子１個の電荷を表す。また、ＡＰＮＰ１は、バイポーラトランジスタＰＮＰ１の特性によって決まる定数である。これより、出力端子ＶＯＵＴの電圧ＶＯＵＴは、以下のようになる。
ＶＯＵＴ＝ＶＴ・ｌｎ（（１／ＡＰＮＰ１）（β＋１）ＩＩＮ）
信号出力回路１０１は、バイポーラトランジスタＮＰＮ２の電流増幅率βに応じた電圧ＶＯＵＴを出力する。
【００１３】
（比較例２）
図１０は、バイポーラトランジスタを増幅素子として用いる比較例２の信号出力回路の回路図である。信号出力回路１０２は、直流電流源ＣＳＩＮ、直流電流源ＣＳＯＵＴ、バイポーラトランジスタＮＰＮ４、電源端子ＶＤＤ、電流入力端子ＩＩＮ、バイアス入力端子ＶＢＩＡＳ、および出力端子ＶＯＵＴを備える。信号出力回路１０２は、さらに電流増幅回路として、バイポーラトランジスタＮＰＮ３、オペアンプＯＰ４を備える。
【００１４】
オペアンプＯＰ４とバイポーラトランジスタＮＰＮ３が形成するフィードバックループにより、電流入力端子ＩＩＮの電圧が、バイアス入力端子ＶＢＩＡＳの電圧と同じになる。このとき、電流ＩＩＮ＋ＩＩＮＤＣがバイポーラトランジスタＮＰＮ３のベース端子に入力される。バイポーラトランジスタＮＰＮ３の電流増幅率βで増幅された電流ＩＯＵＴＳＩＧが、バイポーラトランジスタＮＰＮ３のコレクタ端子から出力される。
ＩＯＵＴＳＩＧ＝β（ＩＩＮ＋ＩＩＮＤＣ）
直流電流源ＣＳＯＵＴおよびバイポーラトランジスタＮＰＮ４の動作は比較例１と同様であるため、説明を省略する。直流電流源ＣＳＯＵＴの電流をＩＯＵＴＤＣ＝β・ＩＩＮＤＣとなるように設定すると、出力端子ＶＯＵＴの電圧ＶＯＵＴ（すなわち電源端子ＶＤＤと出力端子ＶＯＵＴの間の電圧）は、以下のようになる。
ＶＯＵＴ＝ＶＴ・ｌｎ（（１／ＡＮＰＮ４）β・ＩＩＮ）
ここで、ＡＮＰＮ４は、バイポーラトランジスタＮＰＮ４の特性によって決まる定数である。
【００１５】
このように、比較例１、２の回路では電流増幅率がバイポーラトランジスタの素子特性に依存する。また、バイポーラトランジスタの電流増幅率βは、該トランジスタのベース電流に依存して変化する。さらに寄生バイポーラトランジスタでは、電流増幅率が２〜１０倍程度であり、低い増幅率しか得られない。また、バイポーラトランジスタを増幅素子として用いる場合、コレクタ−エミッタ間に高い電圧が必要となるため、低電圧動作が困難になる。
【００１６】
比較例２の構成では、電流（ＩＩＮ＋ＩＩＮＤＣ）が小さいとき、バイポーラトランジスタＮＰＮ３のベース−エミッタ間の抵抗値が大きくなり、ベース−エミッタ間が遮断に近い状態になる。これにより、オペアンプＯＰ４およびバイポーラトランジスタＮＰＮ３が形成するフィードバックループが安定動作しなくなる。したがって、入力電流ＩＩＮが０のときでも信号出力回路１０２を安定動作させるためには、電流ＩＩＮＤＣを大きくする必要が生じる。
【００１７】
〔実施形態１〕
（信号出力回路の構成）
図１は、本実施形態に係る信号出力回路の構成を示す回路図である。信号出力回路１は、電流増幅回路２、直流電流源ＣＳＩＮ、直流電流源ＣＳＯＵＴ、トランジスタＮＰＮ１、電源端子ＶＤＤ、および出力端子ＶＯＵＴを備える。
【００１８】
直流電流源ＣＳＩＮは、一定の電圧である電源端子ＶＤＤと電流増幅回路２の間に接続され、一定の直流電流ＩＩＮＤＣを電流増幅回路２側に流す。
【００１９】
直流電流源ＣＳＯＵＴ（第１直流電流源）は、電源端子ＶＤＤと出力端子ＶＯＵＴとの間に接続され、一定の直流電流ＩＯＵＴＤＣを出力端子ＶＯＵＴ側に流す。これらの直流電流源は、典型的には１個または２〜３個のトランジスタを用いて公知の方法で構成することができるため、詳細な説明は省略する。
【００２０】
トランジスタＮＰＮ１は、ＮＰＮ型のバイポーラトランジスタであり、ダイオード接続されている。トランジスタＮＰＮ１のコレクタ端子およびベース端子は電源端子ＶＤＤに接続され、エミッタ端子は出力端子ＶＯＵＴに接続される。トランジスタＮＰＮ１は、電流増幅回路２から出力された電流をｌｏｇ圧縮して電圧に変換するよう働く。
【００２１】
（電流増幅回路の構成）
電流増幅回路２は、オペアンプＯＰ１、オペアンプＯＰ２、インピーダンス回路ＺＣ、トランジスタＮＭＯＳ３、電流入力端子ＩＩＮ、および、バイアス入力端子ＶＢＩＡＳを備える。電流入力端子ＩＩＮには、増幅対象の電流ＩＩＮが入力される。バイアス入力端子ＶＢＩＡＳには、所定のバイアス電圧ＶＩＮＢＩＡＳが入力される。
【００２２】
オペアンプＯＰ１の反転入力端子（−）は、電流入力端子ＩＩＮ、直流電流源ＣＳＩＮ、およびインピーダンス回路ＺＣの端子Ｔ１に接続される。オペアンプＯＰ１の非反転入力端子（＋）は、バイアス入力端子ＶＢＩＡＳに接続される。
【００２３】
オペアンプＯＰ２の反転入力端子は、インピーダンス回路ＺＣの端子Ｔ２に接続される。オペアンプＯＰ２の非反転入力端子は、バイアス入力端子ＶＢＩＡＳに接続される。
【００２４】
トランジスタＮＭＯＳ３（第１トランジスタ）は、ｎ型のＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）である。トランジスタＮＭＯＳ３のゲート端子（制御端子）は、オペアンプＯＰ２の出力端子に接続される。トランジスタＮＭＯＳ３のソース端子（第１端子）は、オペアンプＯＰ２の反転入力端子に接続され、ドレイン端子（第２端子）は、出力端子ＶＯＵＴに接続される。トランジスタＮＭＯＳ３のバックゲート端子は、そのソース端子に接続される。トランジスタＮＭＯＳ３のドレイン端子からは、電流増幅回路２で増幅された電流ＩＯＵＴＳＩＧが出力される。
【００２５】
（インピーダンス回路ＺＣ）
インピーダンス回路ＺＣは、端子Ｔ１、端子Ｔ２、端子ＴＣＯＭ、インピーダンス素子Ｚ１（第１インピーダンス素子）、およびインピーダンス素子Ｚ２（第２インピーダンス素子）を備える。インピーダンス素子Ｚ１の一端は端子Ｔ１と接続される。インピーダンス素子Ｚ２の一端は端子Ｔ２と接続される。インピーダンス素子Ｚ１の他端はインピーダンス素子Ｚ２の他端と接続される。また、インピーダンス素子Ｚ１およびインピーダンス素子Ｚ２の他端は、オペアンプＯＰ１の出力端子に接続される。
【００２６】
（オペアンプＯＰ１の動作）
オペアンプＯＰ１は、インピーダンス素子Ｚ１を介してその出力端子と反転入力端子との間でフィードバックループを形成する。これにより、オペアンプＯＰ１は、入力端子ＩＩＮの端子電圧が、バイアス電圧ＶＩＮＢＩＡＳになるように制御を行う。このとき、インピーダンス素子Ｚ１には以下の電流ＩＩＮＳＩＧが流れる。ここで、電流増幅回路２での増幅対象の電流ＩＩＮは０以上であるとする。
ＩＩＮＳＩＧ＝ＩＩＮ＋ＩＩＮＤＣ
したがって、インピーダンス素子Ｚ１の両端に印加される電圧ＶＺ１は以下のようになる。
ＶＺ１＝Ｚ１・ＩＩＮＳＩＧ
ここで、Ｚ１はインピーダンス素子Ｚ１のインピーダンスである。
【００２７】
（オペアンプＯＰ２の動作）
オペアンプＯＰ２は、その出力端子と反転入力端子との間で、トランジスタＮＭＯＳ３を含むフィードバックループを形成する。これにより、オペアンプＯＰ２は、オペアンプＯＰ２の反転入力端子の端子電圧がバイアス電圧ＶＩＮＢＩＡＳになるように制御を行う。したがって、インピーダンス素子Ｚ２の両端に印加される電圧ＶＺ２は以下のようになる。
ＶＺ２＝ＶＺ１
これより、インピーダンス素子Ｚ２に流れる電流は、以下のようになる。
ＩＯＵＴＳＩＧ＝（Ｚ１／Ｚ２）ＩＩＮＳＩＧ
ここで、Ｚ２は、インピーダンス素子Ｚ２のインピーダンスである。
【００２８】
（電流増幅回路の動作）
これにより、インピーダンス回路ＺＣの端子Ｔ１に入力された電流ＩＩＮＳＩＧは、（Ｚ１／Ｚ２）倍に増幅されて端子Ｔ２から出力される。この結果、インピーダンス素子Ｚ１およびインピーダンス素子Ｚ２のインピーダンスの比（Ｚ１／Ｚ２）に応じた電流増幅率が得られる。この増幅された電流ＩＯＵＴＳＩＧは、トランジスタＮＭＯＳ３のソース−ドレイン経路を通りドレイン端子から出力される。すなわち、増幅された電流ＩＯＵＴＳＩＧが、電流増幅回路２から出力される。ここでの「出力される」は、電流の向きを表すのではなく、電流増幅回路２によって電流ＩＯＵＴＳＩＧの大きさが決定されることを表す。図示するように、電流増幅回路２から負の電流が出力されてもよい。
【００２９】
インピーダンス素子Ｚ１・Ｚ２を、それぞれ、単位構成のインピーダンス素子の直並列接続とすることで、均一な電流増幅率を実現することができる。また、インピーダンス素子Ｚ１およびインピーダンス素子Ｚ２のインピーダンスを自由に設定することが可能であるため、設計者が電流増幅率を任意に正確に設定することができる。
【００３０】
（信号出力回路の動作）
電流増幅回路２から出力された電流ＩＯＵＴＳＩＧは、直流電流源ＣＳＯＵＴを流れる電流ＩＯＵＴＤＣと、トランジスタＮＰＮ１を流れる電流ＩＯＵＴとに分かれる。すなわち、電流ＩＯＵＴは以下のようになる。
ＩＯＵＴ＝（Ｚ１／Ｚ２）（ＩＩＮ＋ＩＩＮＤＣ）−ＩＯＵＴＤＣ
ここで、直流電流源ＣＳＯＵＴを流れる電流ＩＯＵＴＤＣを、ＩＯＵＴＤＣ＝（Ｚ１／Ｚ２）ＩＩＮＤＣとなるように設定する。これにより、電流ＩＯＵＴは以下のようになる。
ＩＯＵＴ＝（Ｚ１／Ｚ２）ＩＩＮ
これにより、電流入力端子ＩＩＮに入力された電流ＩＩＮ（入力信号）のみが増幅された電流ＩＯＵＴを得ることができる。
【００３１】
バイポーラトランジスタ（ＮＰＮ１）は、ベース−エミッタ間電圧ＶＢＥとエミッタ電流ＩＥとの間に、以下のような指数関数的な関係を有する。
ＩＥ＝ＡＮＰＮ１・exp（−ＶＢＥ／ＶＴ）
ＶＴ＝（ｋＢ・Ｔ）／ｑ
ここで、ｋＢはボルツマン定数であり、Ｔは温度であり、ｑは電子１個の電荷を表す。また、ＡＮＰＮ１は、トランジスタＮＰＮ１の特性によって決まる定数である。トランジスタＮＰＮ１のエミッタ端子に電流ＩＯＵＴが流れるので、電源端子ＶＤＤと出力端子ＶＯＵＴとの間の電圧ＶＯＵＴ（トランジスタＮＰＮ１のベース−エミッタ間電圧ＶＢＥ）は、以下のようになる。
ＶＯＵＴ＝ＶＴ・ｌｎ（（１／ＡＮＰＮ１）（Ｚ１／Ｚ２）ＩＩＮ）
このように、本実施形態によれば、信号出力回路１の出力電圧ＶＯＵＴとして、入力された電流ＩＩＮがｌｏｇ圧縮された電圧を得ることができる。信号出力回路１において、インピーダンス素子Ｚ１およびインピーダンス素子Ｚ２のインピーダンスＺ１、Ｚ２を正確に実現できれば、ＩＯＵＴＤＣ＝（Ｚ１／Ｚ２）ＩＩＮＤＣを正確に実現できる。そのため、ＩＯＵＴＤＣのマッチング精度に起因して生じる、ＩＯＵＴに残留する電流源ＩＩＮＤＣの成分を小さくすることができる。
【００３２】
なお、直流電流源ＣＳＩＮおよび直流電流源ＣＳＯＵＴは、電流増幅回路２を安定動作させるために設けられる。例えば、直流電流源ＣＳＩＮおよび直流電流源ＣＳＯＵＴがない場合（電流ＩＩＮＤＣおよび電流ＩＯＵＴＤＣが０である場合）において、入力電流ＩＩＮが０であるときを考える。このとき、インピーダンス素子Ｚ１、Ｚ２には電流が流れず、トランジスタＮＭＯＳ３のソース−ドレイン経路にも電流が流れない。そのため、オペアンプＯＰ２とトランジスタＮＭＯＳ３とで構成されるフィードバックループが切断された状態となり、該フィードバックループが正常に動作しない（電流増幅回路２の動作が不安定になる）。直流電流源ＣＳＩＮが設けられていれば、入力電流ＩＩＮが０のときも、該フィードバックループが正常に動作する。
【００３３】
（変形例）
上記では、トランジスタＮＭＯＳ３として電界効果トランジスタを用いたが、代わりに、バイポーラトランジスタを用いることもできる。この場合、バイポーラトランジスタのベース端子がオペアンプＯＰ２の出力端子に接続される。ただし、バイポーラトランジスタでは、エミッタ電流の一部はベース端子に流れるため、電流増幅回路の出力電流（コレクタ電流）に誤差が生じる。
【００３４】
なお、トランジスタＮＭＯＳ３として電界効果トランジスタを用いる場合、そのバックゲート端子はソース端子に接続してもよい。これにより、トランジスタＮＭＯＳ３のバックゲート端子へのリーク電流の影響を低減することができる。
【００３５】
（インピーダンス回路ＺＣの構成例１）
図２は、インピーダンス回路ＺＣの構成例を示す回路図である。インピーダンス素子Ｚ１は、互いに並列に接続された、抵抗素子Ｒ１およびトランジスタＮＭＯＳ１（ＭＯＳＦＥＴ）を含む。トランジスタＮＭＯＳ１（第２トランジスタ）のゲート端子およびドレイン端子は、抵抗素子Ｒ１（第１抵抗）の一端および端子Ｔ１に接続される。すなわち、トランジスタＮＭＯＳ１はダイオード接続されている。トランジスタＮＭＯＳ１のソース端子およびバックゲート端子は、抵抗素子Ｒ１の他端および端子ＴＣＯＭに接続される。
【００３６】
インピーダンス素子Ｚ２は、互いに並列に接続された、抵抗素子Ｒ２およびトランジスタＮＭＯＳ２（ＭＯＳＦＥＴ）を含む。トランジスタＮＭＯＳ２（第３トランジスタ）のゲート端子およびドレイン端子は、抵抗素子Ｒ２（第２抵抗）の一端および端子Ｔ２に接続される。すなわち、トランジスタＮＭＯＳ２はダイオード接続されている。トランジスタＮＭＯＳ２のソース端子およびバックゲート端子は、抵抗素子Ｒ２の他端および端子ＴＣＯＭに接続される。
【００３７】
なお、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２を省略することもできる。この場合、端子Ｔ１に入力される電流ＩＩＮＳＩＧが微小であっても、端子Ｔ１と端子ＴＣＯＭとの間の電圧をある程度の大きさにするために、抵抗素子Ｒ１のインピーダンスを大きくする必要がある。一方で、抵抗素子Ｒ１のインピーダンスが大きい場合、入力される電流ＩＩＮＳＩＧが大きいときに、端子Ｔ１と端子ＴＣＯＭとの間の電圧が大きくなりすぎ、オペアンプＯＰ１が正常に動作できなくなることがある。
【００３８】
この問題を解決し、広いダイナミックレンジの入力電流に対応するため、図２のようにトランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２が設けられる。端子Ｔ１への入力電流が微小であるとき、ダイオード接続されたトランジスタＮＭＯＳ１のソース−ドレイン間のインピーダンスが大きくなる。トランジスタＮＭＯＳ２についても同様である。そのため、電流は、主に抵抗素子Ｒ１および抵抗素子Ｒ２を流れる。したがって、抵抗素子Ｒ１のインピーダンス（抵抗値）Ｒ１および抵抗素子Ｒ２のインピーダンスＲ２の比（Ｒ１／Ｒ２）によって電流増幅率が決まる。一方、端子Ｔ１への入力電流が比較的大きいとき、ダイオード接続されたトランジスタＮＭＯＳ１のソース−ドレイン間のインピーダンスが小さくなる。トランジスタＮＭＯＳ２についても同様である。そのため、電流は、主にトランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２を流れる。したがって、このとき、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２のサイズ比によって電流増幅率が決まる。広い範囲の入力電流に対して電流増幅率を一定にするために、インピーダンス回路ＺＣの各素子の特性は、以下の式を満たすことが好ましい。
（Ｒ１／Ｒ２）＝（Ｍ２／Ｍ１）（Ｗ２／Ｗ１）、かつ、Ｌ１＝Ｌ２
ここで、トランジスタＮＭＯＳ１のチャネル幅をＷ１、チャネル長をＬ１、トランジスタ数をＭ１とし、トランジスタＮＭＯＳ２のチャネル幅をＷ２、チャネル長をＬ２、トランジスタ数をＭ２とする。上式に示されるように、トランジスタＮＭＯＳ１（および／またはＮＭＯＳ２）は、複数のトランジスタが並列に接続されたものでもよい。トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２はＭＯＳＦＥＴである。そのため、比較例のバイポーラトランジスタのコレクタ−エミッタ端子間に必要な電圧に比べて、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２のドレイン−ソース端子間に必要な電圧は小さくて済む。それゆえ、電流増幅回路２を全体として低電圧で動作させることができる。
【００３９】
なお、ダイオード接続されたトランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２を、それぞれ、ダイオードに置き換えることもできる。この場合、ダイオードは、端子Ｔ１と端子ＴＣＯＭとの間、または端子Ｔ２と端子ＴＣＯＭとの間に、順方向に配置される。
【００４０】
（インピーダンス回路ＺＣの構成例２）
図３は、インピーダンス回路ＺＣの他の構成例を示す回路図である。インピーダンス素子Ｚ１は、互いに並列に接続された、抵抗素子Ｒ１およびトランジスタＮＭＯＳ１を含む。インピーダンス素子Ｚ２は、互いに並列に接続された、抵抗素子Ｒ２およびトランジスタＮＭＯＳ２を含む。この構成では、トランジスタＮＭＯＳ２のゲート端子が、端子Ｔ２ではなく、端子Ｔ１に接続されている。他の箇所は図２に示す構成と同じである。
【００４１】
端子Ｔ１に入力される電流ＩＩＮＳＩＧが微小である場合、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２は共にほとんど電流を流さないので、図３のインピーダンス回路ＺＣは、図２の構成と同様の動作をする。
【００４２】
一方、端子Ｔ１に入力される電流ＩＩＮＳＩＧが比較的大きい場合、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２に電流が流れる。そのため、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２は、カレントミラー回路の構成になる。例えば、オペアンプＯＰ２の素子特性のばらつきにより端子Ｔ１および端子Ｔ２の電圧に差が生じうる。この場合でも、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２の素子特性のばらつきが小さければ、電流増幅率のばらつきを小さく抑えることができる。すなわち、オペアンプＯＰ２の素子特性のばらつきの影響を抑えることができる。トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２からのフリッカノイズの発生を抑えるため、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２のトランジスタサイズをオペアンプＯＰ２のサイズに比べて大きくしてもよい。この場合、トランジスタＮＭＯＳ１およびトランジスタＮＭＯＳ２の素子特性のばらつきを小さくすることができるので、図２の構成に比べて、均一な電流増幅率を実現することができる。このような場合、図３の構成は図２の構成より好ましい。
【００４３】
（インピーダンス回路ＺＣの構成例３）
図４は、インピーダンス回路ＺＣのさらに他の構成例を示す回路図である。インピーダンス素子Ｚ１は、バイポーラトランジスタＮＰＮ４１を含む。バイポーラトランジスタＮＰＮ４１のベース端子およびコレクタ端子は、端子Ｔ１に接続される。バイポーラトランジスタＮＰＮ４１のエミッタ端子は、端子ＴＣＯＭに接続される。
【００４４】
インピーダンス素子Ｚ２は、バイポーラトランジスタＮＰＮ４２を含む。バイポーラトランジスタＮＰＮ４２のベース端子およびコレクタ端子は、端子Ｔ２に接続される。バイポーラトランジスタＮＰＮ４２のエミッタ端子は、端子ＴＣＯＭに接続される。
【００４５】
この構成では、電流増幅回路２の電流増幅率は、バイポーラトランジスタＮＰＮ４１およびバイポーラトランジスタＮＰＮ４２のサイズの比によって決まる。
【００４６】
なお、ダイオード接続されたバイポーラトランジスタＮＰＮ４１およびバイポーラトランジスタＮＰＮ４２を、それぞれ、ダイオードに置き換えることもできる。
【００４７】
また、バイポーラトランジスタＮＰＮ４１に並列に抵抗素子Ｒ１を配置し、バイポーラトランジスタＮＰＮ４２に並列に抵抗素子Ｒ２を配置することもできる。
【００４８】
〔実施形態２〕
本発明の他の実施形態について、説明する。なお、説明の便宜上、上述の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００４９】
図１の電流増幅回路２において、オペアンプＯＰ２の出力端子は、トランジスタＮＭＯＳ３のゲート端子に接続されているため、オペアンプＯＰ２は、大きな電流を出力する必要がない。そのため、オペアンプＯＰ２の電流出力の性能は、低くてもよい。一方、オペアンプＯＰ１は、入力電流ＩＩＮに依存してインピーダンス回路ＺＣに大きな電流を供給する必要がある。そのため、オペアンプＯＰ１の電流出力の性能は、高い方が好ましい。
【００５０】
（オペアンプの構成例１）
図５は、オペアンプＯＰ１の好適な構成例を示す回路図である。オペアンプＯＰ１は、反転入力端子ＶＩＮＭ、非反転入力端子ＶＩＮＰ、出力端子ＶＯＵＴ２、バイアス電圧入力端子ＶＢＩＡＳＰ、正電源（電圧ＶＣＣ）、負電源（ここではＧＮＤ）を備える。ＰＭＯＳ１〜ＰＭＯＳ４はｐ型のＭＯＳＦＥＴであり、ＮＭＯＳ４〜ＮＭＯＳ６は、ｎ型のＭＯＳＦＥＴである。ＣＡＰ１は容量である。この回路構成自体は一般的によく知られた構成であるため、詳細な説明は省略する。
【００５１】
オペアンプＯＰ１の初段は、トランジスタＰＭＯＳ１〜ＰＭＯＳ３、ＮＭＯＳ４〜ＮＭＯＳ５で構成される。
【００５２】
オペアンプＯＰ１の出力段において、出力端子ＶＯＵＴ２と正電源との間にはトランジスタＰＭＯＳ４が配置されており、出力端子ＶＯＵＴ２とＧＮＤとの間にはトランジスタＮＭＯＳ６が配置されている。
【００５３】
バイアス電圧入力端子ＶＢＩＡＳＰには所定のバイアス電圧が入力される。
【００５４】
オペアンプＯＰ１は、インピーダンス回路ＺＣからオペアンプＯＰ１の出力端子ＶＯＵＴ２に流れ込む電流（ＩＩＮＳＩＧ＋ＩＯＵＴＳＩＧ）を、グランド方向に引く必要がある。トランジスタＰＭＯＳ４を介して正電源から出力端子ＶＯＵＴ２側に、バイアス電圧によって直流電流ＩＰＭＯＳ４ＤＣが流れる。グランド側のトランジスタＮＭＯＳ６には、電流（ＩＰＭＯＳ４ＤＣ＋ＩＩＮＳＩＧ＋ＩＯＵＴＳＩＧ）が流れる。トランジスタＮＭＯＳ６を流れる電流は、入力電流ＩＩＮに応じて変化する。そのため、トランジスタＮＭＯＳ６のゲート端子は、初段側の出力に接続される。ここで、直流電流ＩＰＭＯＳ４ＤＣは、電流（ＩＩＮＳＩＧ＋ＩＯＵＴＳＩＧ）の最大値よりも十分に小さい。
ＩＰＭＯＳ４ＤＣ＜＜max（ＩＩＮＳＩＧ＋ＩＯＵＴＳＩＧ）
この構成によれば、オペアンプＯＰ１の出力段に流す電流を抑えることができる。
【００５５】
（オペアンプの構成例２）
図１では、オペアンプＯＰ１、ＯＰ２として、差動入力（反転入力と非反転入力）とを有するオペアンプを用いることを想定したが、これに限らず、シングル入力（反転入力）のみを有するオペアンプを用いることもできる。
【００５６】
図６は、シングル入力のオペアンプの構成例を示す回路図である。オペアンプＯＰ１、ＯＰ２は、反転入力端子ＶＩＮＭ、出力端子ＶＯＵＴ２、バイアス電圧入力端子ＶＢＩＡＳＰ、正電源（電圧ＶＣＣ）、負電源（ここではＧＮＤ）を備える。ＰＭＯＳ４〜ＰＭＯＳ６はｐ型のＭＯＳＦＥＴであり、ＮＭＯＳ７は、ｎ型のＭＯＳＦＥＴである。
【００５７】
図１のオペアンプＯＰ１、ＯＰ２の代わりに、図６に示すオペアンプを用いることができる。図１のオペアンプＯＰ１、ＯＰ２の反転入力端子（−）は図６のＶＩＮＭに相当し、その出力端子は図６のＶＯＵＴ２に相当する。バイアス電圧入力端子ＶＢＩＡＳＰのバイアス電圧は、トランジスタＮＭＯＳ７に流す電流とトランジスタＰＭＯＳ５の特性とに応じて決められる。これによれば、オペアンプＯＰ１、ＯＰ２の反転入力端子ＶＩＮＭの電圧は、バイアス電圧に収束するようにフィードバック制御される。そのため、オペアンプＯＰ１およびオペアンプＯＰ２の反転入力端子の電圧は、同じ電圧に維持される。よって、電流増幅回路２は実施形態１と同様に動作することができる。
【００５８】
なお、オペアンプＯＰ１、ＯＰ２の回路構成の一例を説明したが、当業者であれば、これら以外の様々な構成のオペアンプを構成可能である。オペアンプＯＰ１、ＯＰ２として、任意の構成のオペアンプを使用可能である。
【００５９】
〔実施形態３〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上述の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、直流電流源の異なる配置について説明する。
【００６０】
図１１は、本実施形態に係る信号出力回路の構成を示す回路図である。信号出力回路１２は、図１の信号出力回路１の直流電流源ＣＳＩＮの代わりに、別の直流電流源ＣＳＯＵＴ２（第２直流電流源）を備える点が異なる。この直流電流源ＣＳＯＵＴ２は、オペアンプＯＰ２の反転入力端子とグランドとの間に配置され、オペアンプＯＰ２の反転入力端子からグランドに一定の電流ＩＯＵＴＤＣを流す。
【００６１】
なお、本実施形態では、図２、図３のように、各インピーダンス素子Ｚ１、Ｚ２が、抵抗とトランジスタの並列接続を含むことが好ましい。
【００６２】
本実施形態では、同じ電流ＩＯＵＴＤＣを流す２つの直流電流源ＣＳＯＵＴ（第１直流電流源）、ＣＳＯＵＴ２の間の経路にトランジスタＮＭＯＳ３は位置する。トランジスタＮＭＯＳ３には、少なくとも電流ＩＯＵＴＤＣが常に流れるため、オペアンプＯＰ２およびトランジスタＮＭＯＳ３により形成されるフィードバックループは安定して動作可能である。また、入力電流ＩＩＮが０のとき、インピーダンス素子Ｚ１およびインピーダンス素子Ｚ２に全く電流が流れていなくても、インピーダンス素子Ｚ１の最大インピーダンスは抵抗素子Ｒ１の抵抗値Ｒ１に制限される。そのため、オペアンプＯＰ１およびインピーダンス素子Ｚ１により形成されるフィードバックループは遮断されることはない。それゆえ、該フィードバックループは安定して動作可能である。したがって、入力電流ＩＩＮが０であっても安定して動作可能な信号出力回路１２を実現することができる。
【００６３】
なお、直流電流源ＣＳＯＵＴ、ＣＳＯＵＴ２に加えて、さらに電源端子ＶＤＤとオペアンプＯＰ１の反転入力端子との間に直流電流源ＣＳＩＮを設けてもよい。この場合、直流電流源ＣＳＩＮの電流を電流増幅回路の電流増幅率で増幅した電流と、直流電流源ＣＳＯＵＴ２の電流との和が、直流電流源ＣＳＯＵＴの電流に対応するように各直流電流を設定すればよい。
【００６４】
〔実施形態４〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上述の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、上述の電流増幅回路を用いた測距センサについて説明する。
【００６５】
（測距センサの構成）
図７は、本実施形態に係る測距センサの構成を示す回路図である。測距センサ３は、位置検出素子ＰＳＤ、１対の信号出力回路４、５、アナログ信号処理回路６、タイミングコントローラ７、ＬＥＤドライバ８、ＬＥＤ９、およびレンズ１０を備える。測距センサ３は、三角測量方式により対象物１１までの距離を測定する。
【００６６】
アナログ信号処理回路６は、２つの信号出力回路４、５から出力された信号を処理する。
【００６７】
タイミングコントローラ７は、ＬＥＤドライバ８、２つの信号出力回路４、５、およびアナログ信号処理回路６の動作のタイミングを制御する。タイミングコントローラ７は、ＬＥＤの動作期間を規定する制御信号ＰＬＥＤをＬＥＤドライバ８に出力する。タイミングコントローラ７は、信号出力回路４、５のスイッチのオン／オフを規定する制御信号ＰＤＣＲＥＭＯＶＥを信号出力回路４、５に出力する。タイミングコントローラ７は、アナログ信号処理回路６の入力期間を規定する制御信号ＰＳＥＮＳＥをアナログ信号処理回路６に出力する。
【００６８】
ＬＥＤドライバ８は、ＬＥＤ９の駆動を制御する。ＬＥＤ９（発光素子）は、赤外線発光ダイオード等の任意の発光素子であり、対象物１１に光を照射する。レンズ１０は、対象物１１に反射された光を位置検出素子ＰＳＤ上に集光する。
【００６９】
位置検出素子ＰＳＤ（Position Sensitive Detector）は、受光位置（光入力）に応じた１対の信号電流を出力する。位置検出素子ＰＳＤは、第１信号電流（ＩＰＳＤＤＣ１＋ＩＰＳＤＬＥＤ１）を信号出力回路４に出力し、第２信号電流（ＩＰＳＤＤＣ２＋ＩＰＳＤＬＥＤ２）を信号出力回路５に出力する。
【００７０】
信号出力回路４は、電流増幅回路ＩＡＭＰ１、バイポーラトランジスタＮＰＮ１１、電圧出力バッファＢＵＦＦ１、トランスコンダクタンス段ＧＭ１Ａ、ＧＭ１Ｂ、スイッチＳＷ１、および容量ＣＡＰ１Ｂを備える。信号出力回路５も信号出力回路４と同様の構成である。電流増幅回路ＩＡＭＰ１（第１電流増幅回路）および電流増幅回路ＩＡＭＰ２（第２電流増幅回路）は、上述の実施形態の電流増幅回路２と同じ構成とすることができる。
【００７１】
（測距センサの動作）
図８は、タイミングコントローラ７が出力する複数の制御信号のタイミングチャートである。縦軸は各制御信号の電圧、横軸は時間を示す。期間ｔ０〜ｔ６が測距センサ３の１検出周期である。
【００７２】
制御信号ＰＤＣＲＥＭＯＶＥは、期間ｔ０〜ｔ１においてＨ（Ｈｉｇｈ）となり、その他の期間においてＬ（Ｌｏｗ）となる。信号出力回路４、５のスイッチＳＷ１、ＳＷ２は、制御信号ＰＤＣＲＥＭＯＶＥがＨの期間のみ、オン（導通）状態になる。
【００７３】
制御信号ＰＬＥＤは、期間ｔ２〜ｔ５においてＨとなり、その他の期間においてＬとなる。ＬＥＤドライバ８は、制御信号ＰＬＥＤがＨの期間のみ、ＬＥＤ９を発光させる。
【００７４】
制御信号ＰＳＥＮＳＥは、期間ｔ３〜ｔ４においてＨとなり、その他の期間においてＬとなる。アナログ信号処理回路６は、制御信号ＰＳＥＮＳＥがＨの期間のみ、２つの信号出力回路４、５からの出力を、入力として受け取る。
【００７５】
ＬＥＤ９が発光していない期間（ＰＬＥＤ＝Ｌ）では、位置検出素子ＰＳＤには周囲光が照射される。そのため、位置検出素子ＰＳＤは、周囲光を電流に変換し、１対の出力としてオフセット電流ＩＰＳＤＤＣ１およびＩＰＳＤＤＣ２を出力する。このとき、ＬＥＤ９の光（対象物１１の反射光）による電流ＩＰＳＤＬＥＤ１およびＩＰＳＤＬＥＤ２は０である。
【００７６】
電流増幅回路ＩＡＭＰ１は、入力された電流（ＩＩＮに対応）を増幅し、増幅された電流を出力する。電流増幅回路ＩＡＭＰ１から出力された電流はバイポーラトランジスタＮＰＮ１１によって電圧に変換され、増幅された電流に対応する電圧（ＩＯＵＴに対応）が、電圧出力バッファＢＵＦＦ１に入力される。電圧出力バッファＢＵＦＦ１は、入力された電圧を信号としてアナログ信号処理回路６およびトランスコンダクタンス段ＧＭ１Ａに出力する。
【００７７】
期間ｔ０〜ｔ１において、スイッチＳＷ１が導通状態であるので、トランスコンダクタンス段ＧＭ１Ａの出力電流は、容量ＣＡＰ１Ｂにより積分され、電圧としてトランスコンダクタンス段ＧＭ１Ｂに出力される。これら、電流増幅回路ＩＡＭＰ１、バイポーラトランジスタＮＰＮ１１、電圧出力バッファＢＵＦＦ１、トランスコンダクタンス段ＧＭ１Ａ、容量ＣＡＰ１Ｂ、およびトランスコンダクタンス段ＧＭ１Ｂから構成されるループによって、電流増幅回路ＩＡＭＰ１への入力から、周囲光によるオフセット電流ＩＰＳＤＤＣ１を除去する。トランスコンダクタンス段ＧＭ１Ａ、スイッチＳＷ１、容量ＣＡＰ１Ｂ、およびトランスコンダクタンス段ＧＭ１Ｂは、オフセット除去回路を構成する。
【００７８】
期間ｔ１においてスイッチＳＷ１が遮断状態にされ、容量ＣＡＰ１Ｂは直前の電圧を保持する。そのため、期間ｔ１〜ｔ６においても、トランスコンダクタンス段ＧＭ１Ｂの出力は保持される。
【００７９】
期間ｔ２〜ｔ５において、ＬＥＤ９が発光し、対象物１１からの反射光が位置検出素子ＰＳＤに照射される。位置検出素子ＰＳＤが出力する第１信号電流は、周囲光によるオフセット電流ＩＰＳＤＤＣ１と、反射光による電流ＩＰＳＤＬＥＤ１とを含む。ただし、オフセット電流ＩＰＳＤＤＣ１は、トランスコンダクタンス段ＧＭ１Ｂの出力電流によって相殺され、反射光による電流ＩＰＳＤＬＥＤ１が電流増幅回路ＩＡＭＰ１に入力される。
【００８０】
そのため、電流増幅回路ＩＡＭＰ１の出力および電圧出力バッファＢＵＦＦ１の出力（信号出力回路４の出力）は、反射光による電流ＩＰＳＤＬＥＤ１に対応した値となる。信号出力回路５も同様に、反射光による電流ＩＰＳＤＬＥＤ２に対応した出力を行う。
【００８１】
ＬＥＤ９が発光している期間のうち、期間ｔ３〜ｔ４において、アナログ信号処理回路６は、信号出力回路４の出力および信号出力回路５の出力を受け取る。位置検出素子ＰＳＤ上における反射光のスポットの位置（信号出力回路４への出力端子側への中心からの距離）をｘとする。位置検出素子ＰＳＤの受光部の長さをＬとする。オフセット電流がないとき、位置ｘと、反射光による電流ＩＰＳＤＬＥＤ１、ＩＰＳＤＬＥＤ２との間には、例えば以下の関係がある。
【００８２】
（ＩＰＳＤＬＥＤ１−ＩＰＳＤＬＥＤ２）／（ＩＰＳＤＬＥＤ１＋ＩＰＳＤＬＥＤ２）＝２・ｘ／Ｌ
アナログ信号処理回路６は、２つの信号出力回路４、５からの入力から、上式を用いて位置ｘを算出する。光スポットの位置ｘが分かれば、位置検出素子ＰＳＤ、レンズ１０、およびＬＥＤ９の位置関係から、測距センサ３から対象物１１までの距離を特定することができる。アナログ信号処理回路６は、対象物１１までの距離に対応する信号を、出力端子ＶＯＵＴ３に出力する。
【００８３】
測距センサ３において、上述の電流増幅回路２を電流増幅回路ＩＡＭＰ１、ＩＡＭＰ２として用いることにより、精度の高い距離測定性能を実現することができる。例えば、入力される反射光の強度が変化しても（電流ＩＰＳＤＬＥＤ１＋ＩＰＳＤＬＥＤ２が変化しても）、各電流増幅回路ＩＡＭＰ１、ＩＡＭＰ２での電流増幅率を一定に維持することができる。そのため、測距センサ３は、反射光の強度への依存が小さい（依存しない）。また、各電流増幅回路ＩＡＭＰ１、ＩＡＭＰ２を低電圧で動作させることが可能であるため、測距センサ３も低電圧で動作可能となる。また、測距センサ３は、広いダイナミックレンジの反射光の強度（電流ＩＰＳＤＬＥＤ１＋ＩＰＳＤＬＥＤ２）に対応可能である。
【００８４】
なお、ここでは、電流増幅回路を備える光センサの一例として、位置検出素子ＰＳＤを備える測距センサについて説明した。しかしこれに限らず、光電流を増幅するために、任意の光センサに上述の電流増幅回路を適用することが可能である。また、電流増幅回路によって増幅される対象は光電流に限らず、任意の電流を高精度の増幅率で増幅するために上述の電流増幅回路を用いることが可能である。
【００８５】
〔まとめ〕
本発明の態様１に係る電流増幅回路は、入力端子（電流入力端子ＩＩＮ）から入力された入力電流を増幅して出力する電流増幅回路（２）であって、上記入力端子に、反転入力端子が接続される第１オペアンプ（ＯＰ１）と、第２オペアンプ（ＯＰ２）と、第１オペアンプの出力端子と上記反転入力端子との間に接続される第１インピーダンス素子（Ｚ１）と、第１オペアンプの上記出力端子と第２オペアンプの反転入力端子との間に接続される第２インピーダンス素子（Ｚ２）と、第１トランジスタ（ＮＭＯＳ３）とを備え、第１トランジスタは、その制御端子が第２オペアンプの出力端子に接続され、その第１端子が第２オペアンプの上記反転入力端子に接続され、その第２端子から増幅電流を出力する。
【００８６】
上記の構成によれば、第１インピーダンス素子および第２インピーダンス素子のインピーダンスの比によって、電流増幅率が決定される。それゆえ、電流増幅回路の電流増幅率を正確に設定することができる。
【００８７】
本発明の態様２に係る電流増幅回路では、上記態様１において、第１インピーダンス素子は、第１抵抗（抵抗素子Ｒ１）を含み、第２インピーダンス素子は、第２抵抗（抵抗素子Ｒ２）を含む構成であってもよい。
【００８８】
上記の構成によれば、第１抵抗および第２抵抗の抵抗値の比に応じて、電流増幅率を設定することができる。
【００８９】
本発明の態様３に係る電流増幅回路では、上記態様２において、第１インピーダンス素子は、第１抵抗と並列に配置された、ダイオードまたはダイオード接続された第２トランジスタ（ＮＭＯＳ１）を含み、第２インピーダンス素子は、第２抵抗と並列に配置された、ダイオードまたはダイオード接続された第３トランジスタ（ＮＭＯＳ２）を含む構成であってもよい。
【００９０】
上記の構成によれば、入力電流が比較的小さい場合、第２トランジスタおよび第３トランジスタのインピーダンスが大きくなるため、第１抵抗および第２抵抗の抵抗値が支配的になる。一方、入力電流が比較的大きい場合、第２トランジスタおよび第３トランジスタのインピーダンスが小さくなるため、第２トランジスタおよび第３トランジスタのインピーダンスが支配的になる。そのため、第１インピーダンス素子の両端の電位差を低く抑えることができる。それゆえ、電流増幅回路は、広い範囲の入力電流に対して、低電圧で動作可能でありかつ電流増幅率を一定にすることができる。
【００９１】
本発明の態様４に係る電流増幅回路では、上記態様２において、第１インピーダンス素子は、第１抵抗と並列に配置された、ダイオード接続された電界効果トランジスタである第２トランジスタを含み、第２インピーダンス素子は、第２抵抗と並列に配置された、電界効果トランジスタである第３トランジスタを含み、第３トランジスタは、そのソース端子およびそのドレイン端子が、それぞれ第２抵抗の両端に接続され、そのゲート端子が第２トランジスタのゲート端子に接続される構成であってもよい。
【００９２】
上記の構成によれば、第２トランジスタと第３トランジスタとは、同じ駆動電圧（ゲート電圧）で駆動される。第１オペアンプの反転入力端子の電圧と第２オペアンプの反転入力端子の電圧とに差が生じる場合でも、電流増幅率のばらつきを小さく抑えることができる。そのため、オペアンプの素子特性のばらつきの影響を抑えることができる。
【００９３】
本発明の態様５に係る電流増幅回路では、上記態様１において、第１インピーダンス素子は、ダイオードまたはダイオード接続された第２トランジスタを含み、第２インピーダンス素子は、ダイオードまたはダイオード接続された第３トランジスタを含む構成であってもよい。
【００９４】
上記の構成によれば、第２トランジスタおよび第３トランジスタのインピーダンスの比に応じて、電流増幅率を設定することができる。
【００９５】
本発明の態様６に係る電流増幅回路は、上記態様１から５において、第１トランジスタの第２端子に接続された第１直流電流源と、第２オペアンプの上記反転入力端子に接続された第２直流電流源とを備える構成であってもよい。
【００９６】
上記の構成によれば、入力電流が０のときでも、第１トランジスタに電流を流すことができる。そのため、入力電流によらず、第２オペアンプの動作を安定させることができる。
【００９７】
本発明の態様７に係る測距センサは、上記態様１から６のいずれかの電流増幅回路を第１電流増幅回路および第２電流増幅回路として備え、さらに、発光素子と、光入力に応じて第１信号電流および第２信号電流を出力する位置検出素子とを備え、第１電流増幅回路は第１信号電流を増幅し、第２電流増幅回路は第２信号電流を増幅する。
【００９８】
上記の構成によれば、第１電流増幅回路および第２電流増幅回路において、正確な電流増幅率で第１信号電流および第２信号電流を増幅することができる。そのため、正確な測定を行うことができる。
【００９９】
本発明の態様８に係る測距センサは、上記態様７において、周囲光に応じて上記位置検出素子から出力されるオフセット電流を除去するオフセット除去回路を備える構成であってもよい。
【０１００】
上記の構成によれば、周囲光の影響を排除することができる。そのため、正確な測定を行うことができる。
【０１０１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【０１０２】
本発明は、電流増幅回路および光センサ等に利用することができる。
【符号の説明】
【０１０３】
１、４、５  信号出力回路
２、ＩＡＭＰ１、ＩＡＭＰ２  電流増幅回路（第１電流増幅回路、第２電流増幅回路）
３  測距センサ
６  アナログ信号処理回路
７  タイミングコントローラ
８  ＬＥＤドライバ
９  ＬＥＤ（発光素子）
ＢＵＦＦ１、ＢＵＦＦ２  電圧出力バッファ
ＣＳＩＮ、ＣＳＯＵＴ  直流電流源（第１直流電流源、第２直流電流源）
ＧＭ１Ａ〜ＧＭ２Ｂ  トランスコンダクタンス段
ＩＩＮ  電流入力端子
ＯＰ１〜ＯＰ２  オペアンプ（第１オペアンプ、第２オペアンプ）
ＰＳＤ  位置検出素子
ＶＢＩＡＳ  バイアス入力端子
ＶＯＵＴ出力端子
ＺＣ  インピーダンス回路
Ｚ１、Ｚ２  インピーダンス素子（第１インピーダンス素子、第２インピーダンス素子）
【図１】
2016225916.tif 000003
【図２】
2016225916.tif 000004
【図３】
2016225916.tif 000005
【図４】
2016225916.tif 000006
【図５】
2016225916.tif 000007
【図６】
2016225916.tif 000008
【図７】
2016225916.tif 000009
【図８】
2016225916.tif 000010
【図９】
2016225916.tif 000011
【図１０】
2016225916.tif 000012
【図１１】
2016225916.tif 000013