(57)【要約】      （修正有）【課題】高周波帯域でも良好な変換ゲインが得られる周波数変換器を提供する。【解決手段】周波数変換器１０は、ゲートに第１の信号の正相入力端子３Ａが接続され、ソースに第２の信号の入力端子４Ａが接続され、ドレインに第３の信号の正相出力端子５Ａが接続された第１のトランジスタ１Ａと、ゲートに第１の信号の逆相入力端子３Ｂが接続され、ソースに第２の信号の入力端子４Ｂが接続され、ドレインに第３の信号の逆相出力端子５Ｂが接続された第２のトランジスタ１Ｂと、第１のトランジスタのゲートと第２のトランジスタのドレインとの間に接続された第１の信号遅延手段２Ａと、第２のトランジスタのゲートと第１のトランジスタのドレインとの間に接続された第２の信号遅延手段２Ｂとを備える。【選択図】図１
2016225697.tif 000002
【特許請求の範囲】
【請求項１】
ゲートに第１の信号の正相入力端子が接続され、ソースに第２の信号の入力端子が接続され、ドレインに第３の信号の正相出力端子が接続された第１のトランジスタと、
ゲートに前記第１の信号の逆相入力端子が接続され、ソースに前記第２の信号の入力端子が接続され、ドレインに前記第３の信号の逆相出力端子が接続された第２のトランジスタと、
前記第１のトランジスタのゲートと前記第２のトランジスタのドレインとの間に接続された第１の信号遅延手段と、
前記第２のトランジスタのゲートと前記第１のトランジスタのドレインとの間に接続された第２の信号遅延手段と、を備えた周波数変換器。
【請求項２】
ベースに第１の信号の正相入力端子が接続され、エミッタに第２の信号の入力端子が接続され、コレクタに第３の信号の正相出力端子が接続された第１のトランジスタと、
ベースに前記第１の信号の逆相入力端子が接続され、エミッタに前記第２の信号の入力端子が接続され、コレクタに前記第３の信号の逆相出力端子が接続された第２のトランジスタと、
前記第１のトランジスタのベースと前記第２のトランジスタのコレクタとの間に接続された第１の信号遅延手段と、
前記第２のトランジスタのベースと前記第１のトランジスタのコレクタとの間に接続された第２の信号遅延手段と、を備えた周波数変換器。
【請求項３】
前記第１および第２の信号遅延手段がいずれも容量素子を含む、請求項１または請求項２に記載の周波数変換器。
【請求項４】
前記第１および第２の信号遅延手段のアドミタンス値と前記第１および第２のトランジスタの入出力間における寄生成分のアドミタンス値とが等しい、請求項１ないし請求項３のいずれかに記載の周波数変換器。
【請求項５】
前記第２の信号がシングルエンド信号である、請求項１ないし請求項４のいずれかに記載の周波数変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変換器に関し、特に、高周波信号を高利得でアップコンバートまたはダウンコンバートする周波数変換器に関する。
【背景技術】
【０００２】
通信分野において、高周波数のラジオ信号を中間周波数の中間信号にダウンコンバート、または、中間信号をラジオ信号にアップコンバートするミクサ（周波数変換器）がよく用いられる。典型的には、周波数変換器は、トランジスタのゲートに入力信号が接続され、ソースに局所信号が接続され、ドレインから信号を出力するトランジスタ増幅回路として構成される。周波数変換器を構成するトランジスタを飽和領域で動作させることにより入力信号と局所信号とが乗算されて、ヘテロダインの原理により入力周波数に局所周波数が加算および減算された出力信号が得られる（例えば、非特許文献１を参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】B. Khamaisi, E. Socher, "A 230-310 GHz Down Converter with Integrated Local Oscillator in 65 nm CMOS Technology," Proceedings of the 9th European Microwave Integrated Circuit Conference, 2014年10月6日, p.136-139
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、トランジスタのゲート−ドレイン間には寄生容量などの寄生成分が存在する。信号周波数が高くなると、ゲートに入力された信号がゲート−ドレイン間の寄生成分を経由してドレインに漏れ出してしまう。このため、ドレインに生成される反転増幅信号がゲートから漏れ出た入力信号によって弱められる。信号周波数が高くなるにつれトランジスタのゲート−ドレイン間の寄生成分のアドミタンスが大きくなるため、高周波帯域では周波数変換器の変換ゲイン（トランスコンダクタンス利得）が著しく低下してしまう。
【０００５】
上記問題に鑑み、本発明は、高周波帯域でも良好な変換ゲインが得られる周波数変換器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一局面に従った周波数変換器は、ゲート（またはベース）に第１の信号の正相入力端子が接続され、ソース（またはエミッタ）に第２の信号の入力端子が接続され、ドレイン（またはコレクタ）に第３の信号の正相出力端子が接続された第１のトランジスタと、ゲート（またはベース）に第１の信号の逆相入力端子が接続され、ソース（またはエミッタ）に第２の信号の入力端子が接続され、ドレイン（またはコレクタ）に第３の信号の逆相出力端子が接続された第２のトランジスタと、第１のトランジスタのゲート（またはベース）と第２のトランジスタのドレイン（またはコレクタ）との間に接続された第１の信号遅延手段と、第２のトランジスタのゲート（またはベース）と第１のトランジスタのドレイン（コレクタ）との間に接続された第２の信号遅延手段とを備えたものである。
【０００７】
これによると、高周波帯域での変換ゲイン低下の原因となる第１および第２のトランジスタの入出力間（ゲート−ドレイン間またはベース−コレクタ間）における寄生成分のアドミタンスが第１および第２の信号遅延手段によって中和されるため、変換ゲインの低下が抑制される。
【発明の効果】
【０００８】
本発明によると、高周波帯域における周波数変換器の変換ゲインを良好に保つことができ、高周波信号を高利得でアップコンバートまたはダウンコンバートすることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る周波数変換器の主要部の回路構成図
【図２】トランジスタモデルを用いて表した周波数変換器の片側の等価回路図
【図３】テラヘルツ帯での周波数変換器の入力信号強度に対する利得および出力信号強度を表すグラフ
【図４】第２の実施形態に係る周波数変換器の主要部の回路構成図
【発明を実施するための形態】
【００１０】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１１】
なお、発明者は、当業者が本発明を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
【００１２】
≪第１の実施形態≫
図１は、第１の実施形態に係る周波数変換器の主要部の回路構成を示す。本実施形態に係る周波数変換器１０は、中間信号ＶＩＦを周波数変換してラジオ信号ＶＲＦを生成するミクサである。中間信号ＶＩＦおよびラジオ信号ＶＲＦはいずれも差動信号であり、それぞれ、特許請求の範囲における第１の信号および第３の信号の一例である。
【００１３】
周波数変換器１０は、２個のトランジスタ１Ａおよび１Ｂと、２個の容量素子２Ａおよび２Ｂとを備えている。トランジスタ１Ａおよび１Ｂは、いずれもｎＭＯＳＦＥＴ（n-channel Metal Oxide Semiconductor Field Effect Transistor）でできている。また、容量素子２Ａおよび２Ｂは、いずれもＭＯＳ容量として構成することができる。これにより周波数変換器１０は半導体デバイス上に集積して小型化することが可能である。
【００１４】
トランジスタ１Ａのゲートには信号入力端子３Ａが接続され、ソースには信号入力端子４Ａが接続され、ドレインには信号入力端子５Ａが接続されている。トランジスタ１Ｂのゲートには信号入力端子３Ｂが接続され、ソースには信号入力端子４Ｂが接続され、ドレインには信号入力端子５Ｂが接続されている。容量素子２Ａは、トランジスタ１Ａのゲートとトランジスタ１Ｂのドレインとの間に接続されている。容量素子２Ｂは、トランジスタ１Ｂのゲートとトランジスタ１Ａのドレインとの間に接続されている。容量素子２Ａおよび２Ｂは、それぞれ、特許請求の範囲における第１および第２の信号遅延手段の一例である。
【００１５】
端子３Ａおよび３Ｂには中間信号ＶＩＦの正相信号ＶＩＦ＋および逆相信号ＶＩＦ−がそれぞれ入力される。端子４Ａおよび４Ｂにはいずれも局所信号ＶＬＯが入力される。局所信号ＶＬＯはシングルエンド信号であり、特許請求の範囲における第２の信号の一例である。そして、端子５Ａおよび５Ｂからラジオ信号ＶＲＦの正相信号ＶＲＦ＋および逆相信号ＶＲＦ−がそれぞれ出力される。
【００１６】
周波数変換器１０は、中間信号ＶＩＦに局所信号ＶＬＯを掛け合わせてラジオ信号ＶＲＦを生成する。信号の乗算ができるように、トランジスタ１Ａおよび１Ｂのドレインには図略のバイアス回路によってバイアス電圧が印加され、トランジスタ１Ａおよび１Ｂは飽和領域で動作するようになっている。
【００１７】
ここで、中間信号ＶＩＦ、局所信号ＶＬＯ、およびラジオ信号ＶＲＦの各周波数をｆＶＩＦ、ｆＶＬＯ、およびｆＶＲＦとすると、ヘテロダインの原理により、ｆＶＲＦ＝ｆＶＩＦ±ｆＶＬＯとなる。周波数変換器１０の後段にハイパスフィルタを接続することで、中間周波数ｆＶＩＦに局所周波数ｆＶＬＯを加算した周波数（ｆＶＲＦ＝ｆＶＩＦ＋ｆＶＬＯ）のラジオ信号ＶＲＦを生成するアップコンバージョンミクサを構成することができる。一方、周波数変換器１０の後段にローパスフィルタを接続することで、中間周波数ｆＶＩＦから局所周波数ｆＶＬＯを減算した周波数（ｆＶＲＦ＝ｆＶＩＦ−ｆＶＬＯ）のラジオ信号ＶＲＦを生成するダウンコンバージョンミクサを構成することができる。
【００１８】
次に、本実施形態に係る周波数変換器１０の動作原理について図２の等価回路図を参照して説明する。図２は、トランジスタモデルを用いて表した周波数変換器１０の片側（トランジスタ１Ａを含む回路部分）の等価回路図である。
【００１９】
トランジスタ１Ａは、入力アドミタンスｙｉｎ、寄生アドミタンスｙｍ、トランスコンダクタンスｇｍｕ、および出力アドミタンスｙｏｕｔの４つのパラメータを用いてモデル化することができる。入力アドミタンスｙｉｎは、ゲート−ソース間のアドミタンスである。出力アドミタンスｙｏｕｔは、ドレイン−ソース間のアドミタンスである。寄生アドミタンスｙｍは、ゲート−ドレイン間、すなわち、トランジスタ１Ａの入出力間における寄生成分のアドミタンスである。
【００２０】
ここで、端子３Ａにおける入力電流をＩＩＦ、端子５Ａにおける出力電流をＩＲＦ、容量素子２Ａおよび２Ｂのアドミタンスをいずれもｙｃとする。トランジスタ１Ａが飽和領域で動作する場合、次式が成り立つ。
【００２１】
【数１】
2016225697.tif 000003
【００２２】
ただし、ｇｍはトランジスタ１Ａのトランスコンダクタンス、Ｖｔｈはトランジスタ１Ａのスレッショルド電圧、λはトランジスタ１Ａのチャネル長変調効果係数である。また、ＶＩＦはトランジスタ１Ａのゲートに印加される中間信号ＶＩＦの正相信号ＶＩＦ＋の電圧、ＶＬＯはトランジスタ１Ａのソースに印加される局所信号ＶＬＯの電圧、ＶＲＦはトランジスタ１Ａのドレインに印加されるラジオ信号ＶＲＦの正相信号ＶＲＦ＋の電圧である。
【００２３】
式（１）において、出力電流ＩＲＦを入力電圧ＶＩＦで偏微分すると、次式のようにトランジスタ１Ａのトランスコンダクタンスが計算される。
【００２４】
【数２】
2016225697.tif 000004
【００２５】
式（２）からＶＩＦとＶＬＯの乗算項を抜き出すと、次式のように周波数変換器１０のトランスコンダクタンス利得Ｇｇｍが導出される。
【００２６】
【数３】
2016225697.tif 000005
【００２７】
式（３）において、トランジスタ１Ａのチャネル長を短くしてλを大きくすることでＧｇｍを大きくすることができる。しかし、λは半導体プロセスにより制限されるため上限がある。そこで、Ｇｇｍを大きくするにはトランジスタ１Ａのトランスコンダクタンスｇｍを大きくすることが重要である。
【００２８】
一方、図２に示したトランジスタモデルを二端子対回路と考えると次式が成り立つ。
【００２９】
【数４】
2016225697.tif 000006
【００３０】
式（４）において次式が成り立つと、２×２行列の右上成分がゼロとなり、二端子対回路を、出力側からの反射波のないユニラテラルな条件にすることができる。
【００３１】
【数５】
2016225697.tif 000007
【００３２】
ただし、Ｃは容量素子２Ａおよび２Ｂの静電容量であり、ωは中間信号ＶＩＦの周波数である。
【００３３】
すなわち、容量素子２Ａおよび２Ｂのアドミタンス値とトランジスタ１Ａの入出力間における寄生成分のアドミタンス値とが等しいとき、容量素子２Ａおよび２Ｂによってトランジスタ１Ａの寄生アドミタンスｙｍが中和されて、次式のようにトランスコンダクタンスｇｍは最大の利得ｇｍｕを得る。
【００３４】
【数６】
2016225697.tif 000008
【００３５】
式（６）を式（３）に代入することで、周波数変換器１０のトランスコンダクタンス利得Ｇｇｍが最大となることがわかる。
【００３６】
上記説明はトランジスタ１Ａについてのものであるが、トランジスタ１Ｂについても上記と同様のことが言える。
【００３７】
なお、容量素子２Ａおよび２Ｂのアドミタンス値は、トランジスタ１Ａおよび１Ｂの入出力間における寄生成分のアドミタンス値と等しくする必要はない。すなわち、式（４）中の２×２行列の右上成分がゼロでなくてもゼロに近づけることができれば、周波数変換器１０のトランスコンダクタンス利得を大きくすることができる。
【００３８】
また、端子３Ａおよび３Ｂから見込んだ周波数変換器１０の入力インピーダンスは、容量素子２Ａおよび２Ｂによってトランジスタ１Ａおよび１Ｂのゲート−ドレイン間の寄生成分のアドミタンスがキャンセルされるため、十分に高く保つことができる。これにより、周波数変化期１０に、比較的大きな振幅を有する中間信号ＶＩＦを入力して周波数変換を行うことができる。
【００３９】
≪実施例≫
次に、本実施形態に係る周波数変換器１０の実施例について説明する。上述したように、周波数変換器１０の後段に適当なフィルタを接続することで、周波数変換器１０はアップコンバージョンミクサおよびダウンコンバージョンミクサのいずれにもなり得る。次表は、アップコンバージョンミクサおよびダウンコンバージョンミクサをそれぞれ構成したときの入力周波数ｆＶＩＦ、局所周波数ｆＶＬＯ、および出力周波数ｆＶＲＦの関係を示す。
【００４０】
【表１】
2016225697.tif 000009
【００４１】
このように、本実施形態に係る周波数変換器１０は、特に３００ＧＨｚ付近のテラヘルツ帯の周波数変換器として使用することができる。
【００４２】
図３は、テラヘルツ帯での周波数変換器１０の入力信号強度に対する利得および出力信号強度を表すグラフである。グラフの横軸は入力信号強度（単位［ｄＢｍ］）を表し、縦軸は変換ゲイン（単位［ｄＢ］）および出力信号強度（単位［ｄＢｍ］）を表す。グラフに表されたように、入力信号強度が０ｄＢｍ以下では、周波数変換器１０の変換ゲインは−１０．３ｄＢ程度でほぼ一定を保っている。これは、非特許文献１に開示されたダウンコンバージョンミクサの変換ゲイン−２５．５ｄＢと比較して１５ｄＢ以上も改善されている。また、入力信号強度が０ｄＢｍを超えたあたりからゲインは低下するものの、ＯＰ１ｄＢ（出力の１ｄＢ利得圧縮ポイント）は−６．７ｄＢｍという良好値を示している。
【００４３】
以上のように、本実施形態に係る周波数変換器１０は、高周波帯域において良好な変換ゲインを達成することができる。
【００４４】
なお、本実施形態に係る周波数変換器１０は、テラヘルツ帯での使用に限定されず、それよりも高いまたは低い周波数帯域においても良好な変換ゲインを達成することができる。
【００４５】
また、局所信号ＶＬＯに差動信号を用いてもよい。その場合、周波数変換器１０を２個用いて、一方の周波数変換器１０の端子４Ａおよび４Ｂには局所信号ＶＬＯの正相信号および逆相信号をそれぞれ入力し、他方の周波数変換器１０の端子４Ａおよび４Ｂには局所信号ＶＬＯの逆相信号および正相信号をそれぞれ入力する。
【００４６】
≪第２の実施形態≫
図４は、第２の実施形態に係る周波数変換器の主要部の回路構成を示す。本実施形態に係る周波数変換器２０は、第１の実施形態に係る周波数変換器１０におけるトランジスタ１Ａおよび１Ｂをバイポーラトランジスタに置き換えたものである。
【００４７】
すなわち、周波数変換器２０は、２個のトランジスタ６Ａおよび６Ｂと、２個の容量素子２Ａおよび２Ｂとを備えている。トランジスタ６Ａおよび６Ｂは、いずれもＮＰＮバイポーラトランジスタでできている。
【００４８】
トランジスタ６Ａのベースには信号入力端子３Ａが接続され、エミッタには信号入力端子４Ａが接続され、コレクタには信号入力端子５Ａが接続されている。トランジスタ６Ｂのベースには信号入力端子３Ｂが接続され、エミッタには信号入力端子４Ｂが接続され、コレクタには信号入力端子５Ｂが接続されている。容量素子２Ａは、トランジスタ６Ａのベースとトランジスタ６Ｂのコレクタとの間に接続されている。容量素子２Ｂは、トランジスタ６Ｂのベースとトランジスタ６Ａのコレクタとの間に接続されている。
【００４９】
以上のように、ＮＰＮバイポーラトランジスタを用いて周波数変換器２０を構成することができ、当該周波数変換器２０もまた、高周波帯域において良好な変換ゲインを達成することができる。
【００５０】
≪その他の実施形態≫
図示しないが、第１の実施形態に係る周波数変換器１０におけるトランジスタ１Ａおよび１Ｂ（ｎＭＯＳＦＥＴ）をｐＭＯＳＦＥＴに置き換えることが可能である。また、図示しないが、第２の実施形態に係る周波数変換器２０におけるトランジスタ６Ａおよび６Ｂ（ＮＰＮバイポーラトランジスタ）をＰＮＰバイポーラトランジスタに置き換えることが可能である。
【００５１】
また、第１および第２の実施形態において、容量素子２Ａおよび２Ｂに代わる信号遅延手段、例えば、適当な長さの配線（信号遅延線）を採用してもよい。
【００５２】
以上のように、本発明における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【００５３】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【００５４】
また、上述の実施の形態は、本発明における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【符号の説明】
【００５５】
１０  周波数変換器
２０  周波数変換器
１Ａ  トランジスタ（第１のトランジスタ）
１Ａ  トランジスタ（第２のトランジスタ）
２Ａ  容量素子（第１の信号遅延手段）
２Ｂ  容量素子（第２の信号遅延手段）
３Ａ  信号入力端子（第１の信号の正相入力端子）
３Ｂ  信号入力端子（第１の信号の逆相入力端子）
４Ａ  信号入力端子（第２の信号の入力端子）
４Ｂ  信号入力端子（第２の信号の入力端子）
５Ａ  信号出力端子（第３の信号の正相出力端子）
５Ｂ  信号出力端子（第３の信号の逆相出力端子）
６Ａ  トランジスタ（第１のトランジスタ）
６Ｂ  トランジスタ（第２のトランジスタ）
【図１】
2016225697.tif 000010
【図２】
2016225697.tif 000011
【図３】
2016225697.tif 000012
【図４】
2016225697.tif 000013