(57)【要約】      （修正有）【課題】周波数変更が可能であり、消費電力を削減し、かつ電源供給後ただちに動作する発振器を提供する。【解決手段】発振回路１００は、ＭＥＭＳスイッチ１０、トランジスタ４２、バッファ回路２２およびアナログメモリ３０を有する。ＭＥＭＳスイッチは固定電極１２と可動電極１１を有する。トランジスタのゲート電位はアナログメモリにより保持される。トランジスタのオン電流によって固定電位の電位が制御される。可動電極には、固定電極と可動電極と間の電位差による静電引力によって変形される第１の変形と、固定電極と可動電極と等電位になることで生ずる復元力によって変形される第２の変形とが、周期的に生じる。可動電極が周期的に変形することで、固定電極の電位が周期的に変化する。固定電極の電位がバッファ回路を経て出力される。【選択図】図１
2016086420.tif 000002
【特許請求の範囲】
【請求項１】
ＭＥＭＳスイッチと、
容量素子と、
バッファ回路と、
第１および第２トランジスタと、
第１および第２ノードと、
を有し、
前記ＭＥＭＳスイッチは可動電極および固定電極を有し、
前記固定電極は前記第１ノードと電気的に接続され、
前記容量素子の第１端子は前記第１ノードと電気的に接続され、
前記バッファ回路の入力端子は前記第１ノードと電気的に接続され、
前記第１トランジスタの第１端子は前記第２ノードと電気的に接続され、
前記第１トランジスタの活性層は酸化物半導体で形成され、
前記第２トランジスタのゲートは前記第２ノードと電気的に接続され、
前記第２トランジスタの第１端子は前記第１ノードと電気的に接続されている発振回路。
【請求項２】
請求項１において、
前記第２トランジスタは、活性層が酸化物半導体で形成されている発振回路。
【請求項３】
ＭＥＭＳスイッチと、
容量素子と、
バッファ回路と、
ｎ個の回路と、
マルチプレクサと、
第１ノードと、
ｎ本の第１配線と、
第２配線と、
を有し、
前記ＭＥＭＳスイッチは可動電極および固定電極を有し、
前記固定電極は前記第１ノードと電気的に接続され、
前記容量素子の第１端子は前記第１ノードと電気的に接続され、
前記バッファ回路の入力端子は前記第１ノードと電気的に接続され、
前記ｎ個の回路は、互いに異なる前記第１の配線と電気的に接続され、
前記ｎ個の回路は、第２の配線と電気的に接続され、
前記ｎ個の回路は、それぞれ、第１トランジスタ、第２トランジスタおよび第２ノードを有し、
前記第１トランジスタの第１端子は前記第２ノードと電気的に接続され、
前記第１トランジスタの第２端子は前記第２配線と電気的に接続され、
前記第１トランジスタの活性層は酸化物半導体で形成され、
前記第２トランジスタのゲートは前記第２ノードと電気的に接続され、
前記第２トランジスタの第１端子は前記マルチプレクサと電気的に接続され、
前記マルチプレクサは、前記ｎ個の回路のうちの１つを選択し、選択された前記回路の前記第２トランジスタの前記第１端子と前記第１ノードとの間を導通状態にすることができる機能を有する発振回路。
【請求項４】
請求項３において、
前記第２トランジスタの活性層は酸化物半導体で形成されている発振回路。
【請求項５】
請求項３または４において、
前記マルチプレクサは、ｎ個の第３トランジスタを有し、
前記ｎ個の第３トランジスタは、それぞれ、前記第１ノードと、互いに異なる前記第２トランジスタの前記第１端子との間の導通状態を制御することができる機能を有する発振回路。
【請求項６】
請求項５において、
前記第３トランジスタの活性層は酸化物半導体で形成されている発振回路。
【請求項７】
請求項１乃至６に記載の発振回路を有する位相同期回路。
【請求項８】
チップおよびリードを有し、
前記チップには、請求項１乃至６に記載の発振回路、および請求項７に記載の位相同期回路の何れか１つが設けられ、
前記リードは前記チップと電気的に接続されている電子部品。
【請求項９】
請求項１乃至６に記載の発振回路、請求項７に記載の位相同期回路、及び請求項８に記載の電子部品の何れか一と、
表示装置、タッチパネル、マイク、スピーカ、操作キー、及び筐体の少なくとも一と、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、発振回路および位相同期回路等の信号生成回路、電子機器、およびその他の半導体装置に関する。または、本発明の一形態は、それらのための駆動方法、およびそれらのための作製方法等に関する。
【０００２】
本発明の一形態は、上記の技術分野に限定されない。本出願の明細書、図面、及び特許請求の範囲（以下、“本明細書等”と呼ぶ。）で開示する発明の一形態は、例えば、処理装置、記憶装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、入力装置、撮像装置、それらの駆動方法、または、それらの作製方法を一例として挙げることができる。
【背景技術】
【０００３】
クロック信号を生成するために発振回路が用いられている。発振回路の発振周波数を広範囲で変更できれば、必要とされる性能に合わせて半導体装置の動作周波数を変更することが容易になる。このような発振回路は、例えば、センサネットワークの半導体装置に適している。
【０００４】
特許文献１には、パッケージに封止された後でも発振周波数を調整できるＭＥＭＳ発振器が記載されている。ＭＥＭＳとは、“Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ”（微小電子機械システム）のことをいい、可動する微小構造体を有する機械部と、機械部を制御する電子回路とを組み合わせた微小な電子デバイスまたは電子システムのこと指す。
【０００５】
非特許文献１には、プログラマブルアナログデバイスの一例として、リングオシレータ型の電圧制御型発振器（ＶＣＯ）が記載されている。非特許文献１のＶＣＯは、酸化物半導体を活性層に用いたＦＥＴ（電界効果トランジスタ）で構成された不揮発性のプログラマブルアナログメモリを有する。アナログメモリで保持されているアナログ電圧データによって、ＶＣＯの発振周波数を変更できるようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２２２７１８号公報
【非特許文献】
【０００７】
【非特許文献１】Ｙ．Ｏｋａｍｏｔｏ  ｅｔ  ａｌ．，“ＣＡＡＣ−ＯＳ−ｂａｓｅｄ  Ｎｏｎｖｏｌａｔｉｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｎａｌｏｇ  Ｄｅｖｉｃｅ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ  Ｒｅａｌｉｚｉｎｇ  Ｉｎｓｔａｎｔ  Ｆｒｅｑｕｅｎｃｙ  Ｓｗｉｔｃｈｉｎｇ”，Ｅｘｔｅｎｄｅｄ  Ａｂｓｔｒａｃｔｓ  ｏｆ  ｔｈｅ  ２０１４  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ，２０１４，ｐｐ．４５２−４５３．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一形態は、新規な半導体装置、または新規な半導体装置の動作方法を提供することを課題の一つとする。または、本発明の一形態は、発振周波数を変更することを可能にすること、または、消費電力を削減すること、または、電源供給後に直ちに動作することを可能にすることを課題の一つとする。
【０００９】
複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が本明細書等の記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１０】
本発明の一形態は、ＭＥＭＳスイッチと、容量素子と、バッファ回路と、第１および第２トランジスタと、第１および第２ノードと、を有し、ＭＥＭＳスイッチは可動電極および固定電極を有し、固定電極は第１ノードと電気的に接続され、容量素子の第１端子は第１ノードと電気的に接続され、バッファ回路の入力端子は第１ノードと電気的に接続され、第１トランジスタのゲートは第１配線と電気的に接続され、第１トランジスタの第１端子は第２ノードと電気的に接続され、第１トランジスタは活性層が酸化物半導体で形成され、第２トランジスタのゲートは第２ノードと電気的に接続され、第２トランジスタの第１端子は第１ノードと電気的に接続されている発振回路である。本形態において、第２トランジスタの活性層は酸化物半導体で形成されていてもよい。
【００１１】
本発明の一形態は、ＭＥＭＳスイッチと、容量素子と、バッファ回路と、ｎ個の回路と、マルチプレクサと、第１ノードと、ｎ本の第１配線と、第２配線とを有し、ＭＥＭＳスイッチは可動電極および固定電極を有し、固定電極は第１ノードと電気的に接続され、容量素子の第１端子は第１ノードと電気的に接続され、バッファ回路の入力端子は第１ノードと電気的に接続され、ｎ個の回路は、互いに異なる第１の配線と電気的に接続され、ｎ個の回路は、第２の配線と電気的に接続され、ｎ個の回路は、それぞれ、第１トランジスタ、第２トランジスタおよび第２ノードを有し、第１トランジスタの第１端子は第２ノードと電気的に接続され、第１トランジスタの第２端子は第２配線と電気的に接続され、第１トランジスタは活性層が酸化物半導体で形成され、第２トランジスタのゲートは第２ノードと電気的に接続され、第２トランジスタの第１端子はマルチプレクサと電気的に接続され、マルチプレクサは、ｎ個の回路のうちの１つを選択し、選択された回路の第２トランジスタの第１端子と第１ノードとの間を導通状態にすることができる機能を有する発振回路である。
【００１２】
本形態において、第２トランジスタの活性層は酸化物半導体で形成されていてもよい。または、本形態において、マルチプレクサはｎ個の第３トランジスタを有していてもよい。ｎ個の第３トランジスタは、それぞれ、第１ノードと、互いに異なる第２トランジスタの第１端子との間の導通状態を制御することができる機能を有する。ｎ個の第３トランジスタのそれぞれの活性層は酸化物半導体で形成されていてもよい。
【発明の効果】
【００１３】
本発明の一形態は、新規な半導体装置、または新規な半導体装置の動作方法を提供することを可能にする。または、本発明の一形態は、発振周波数を変更することができる、または、消費電力を削減することができる、または、電源供給後、直ちに動作することができる。
【００１４】
複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
【図面の簡単な説明】
【００１５】
【図１】発振回路の構成例を示す回路図。
【図２】発振回路の動作例を示すタイミングチャート。
【図３】Ａ、Ｂ：発振回路の構成例を示す回路図。
【図４】発振回路の構成例を示す回路図。
【図５】発振回路の動作例を示すタイミングチャート。
【図６】位相同期回路の構成例を示すブロック図。
【図７】プロセッシングユニット（無線ＩＣ）の構成例を示すブロック図。
【図８】プロセッシングユニット（ＰＬＤ）の構成例を示す模式図。
【図９】プロセッシングユニット（ＭＣＵ）の構成例を示すブロック図。
【図１０】表示装置の構成例を示す分解斜視図。
【図１１】Ａ：撮像装置の構成例を示すブロック図。Ｂ：駆動回路の構成例を示すブロック図。
【図１２】電子機器の構成例を示す図。
【図１３】Ａ：トランジスタの構成例を示す平面図。Ｂ−Ｄ：図１３Ａの断面図。
【図１４】Ａ：図１３Ｂの部分拡大図。Ｂ：トランジスタのエネルギーバンド図。
【図１５】Ａ−Ｃ：トランジスタの構成例を示す断面図。
【図１６】Ａ、Ｂ：トランジスタの構成例を示す断面図。
【図１７】半導体装置の構成例を示す断面図。
【図１８】半導体装置の構成例を示す断面図。
【図１９】半導体装置の構成例を示す断面図。
【図２０】Ａ：電子部品の作製方法例を示すフローチャート。Ｂ：電子部品の構成例を示す模式図。
【図２１】Ａ−Ｃ：ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像。Ｄ：ＣＡＡＣ−ＯＳの断面模式図。
【図２２】Ａ−Ｄ：ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図２３】Ａ−Ｃ：ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図２４】Ａ、Ｂ：ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図２５】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図２６】Ａ：ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。Ｂ：ｎｃ−ＯＳの成膜モデルを説明する模式図。
【図２７】Ａ：ＩｎＧａＺｎＯ４の結晶を説明する図。Ｂ、Ｃ：ペレットを説明する図。
【図２８】Ａ−Ｄ：ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
【発明を実施するための形態】
【００１６】
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【００１７】
また、本明細書等において、ＸとＹとが接続されていると明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも図または文章に記載されているものとする。Ｘ、Ｙは対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
【００１８】
トランジスタはゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートはトランジスタの導通状態を制御する制御端子として機能することができる。ソースまたはドレインと呼ばれる２つの端子は入出力端子として機能することができる。２つの入出力端子は、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。
【００１９】
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
【００２０】
電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、０Ｖを意味しない場合もある。
【００２１】
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００２２】
本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。
【００２３】
本明細書等において、例えば、電源電位Ｖｄｄを、電位Ｖｄｄ、Ｖｄｄ等と省略して記載する場合がある。これは、他の構成要素（例えば、信号、電圧、電位、回路、素子、電極、配線等）についても同様である。また、同じ符号を用いる場合、特に、その中でも区別する必要があるときには、符号に“＿１”、“＿２”、“［ｎ］”、“［ｍ、ｎ］”等の識別用の符号を付記して記載する場合がある。例えば、２本の配線ＷＬを個々に区別するため、ＷＬ［０］、ＷＬ［１］と記載する。
【００２４】
図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、図面は、ノイズによる信号、電位、若しくは電流のばらつき、または、タイミングのずれによる信号、電位、若しくは電流のばらつきなどを含むことが可能である。
【００２５】
図面を参照して構成同士の位置関係を説明するために、“上に”、“下に”などの配置を示す語句が便宜上用いられている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、使用されている語句に限定されず、状況に応じて適切に言い換えることができる。
【００２６】
図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
【００２７】
以下に本発明の実施の形態を示す。ただし、複数の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例（動作例、製造方法例も含む）が示される場合は、互いに構成例を適宜組み合わせることが可能である。また、本発明は、多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２８】
（実施の形態１）
＜＜発振回路の構成例１＞＞
図１は、発振回路の回路構成例を示す。図１に示す発振回路１００は、ＭＥＭＳスイッチ１０、回路２０、容量素子２１、バッファ回路２２を有する。
【００２９】
（ＭＥＭＳスイッチ１０）
ＭＥＭＳスイッチ１０は可動電極１１および固定電極１２を有する。ＭＥＭＳスイッチ１０は、可動電極１１を変形させることで、可動電極１１を固定電極１２に直接接触させることが可能な構造を有する。固定電極１２の電位を制御することで、可動電極１１と固定電極１２との間に静電引力が生じて、可動電極１１が変形される。ここでは、可動電極１１の電位は電位源１８０によって制御している。可動電極１１の電位を固定する場合は、電位源１８０にバッテリを用いることができる。固定電極１２はノードＮＤと電気的に接続されている。
【００３０】
（出力部）
容量素子２１の第１端子はノードＮＤと電気的に接続され、同第２端子には接地電位（ＧＮＤ）が入力されている。ノードＮＤに抵抗Ｒを挿入して、抵抗Ｒと容量素子２１とを有するＲＣ直列回路を構成してもよい。ＲＣ直列回路は、ローパスフィルタの機能を有する。バッファ回路２２の入力端子はノードＮＤと電気的に接続され、同出力端子は発振回路１００の出力端子ＯＵＴと電気的に接続されている。発振回路１００は、発振周波数ｆｏｕｔの信号Ｖｏｕｔを出力端子ＯＵＴから出力する機能を有する。バッファ回路２２は、信号Ｖｏｕｔの波形を矩形波に変換する機能を有する。また、バッファ回路２２は、信号Ｖｏｕｔの振幅を調整する機能を有していてもよい。例えば、バッファ回路２２は、１のインバータで、または直列に電気的に接続されている２以上のインバータで、または、増幅回路で構成することができる。
【００３１】
（回路２０）
回路２０は固定電極１２（ノードＮＤ）の電位を制御することができる機能を有する。回路２０は、アナログメモリ３０およびトランジスタ４２を有する。トランジスタ４２のゲートはアナログメモリ３０と電気的に接続されている。トランジスタ４２の第１端子はノードＮＤと電気的に接続されている。トランジスタ４２の第２端子には接地電位（ＧＮＤ）が入力されている。ここでは、トランジスタ４２の第２端子の電位はＧＮＤに固定されているが、これに限定されない。トランジスタ４２は電流源として機能することができる。トランジスタ４２を流れる電流（ドレイン電流）の大きさは、アナログメモリ３０で保持している電位によって制御することが可能である。
【００３２】
（アナログメモリ３０）
アナログメモリ３０は、トランジスタ４２のゲート電位を制御することができる機能を有する。アナログメモリ３０は、トランジスタ４１およびノードＦＤを有し、配線ＷＤおよび配線ＷＬと電気的に接続されている。ノードＦＤはアナログメモリ３０の電位保持ノードであり、電気的に浮遊状態になることが可能なノードである。ノードＦＤはトランジスタ４２のゲートと電気的に接続されている。ノードＦＤの電位は、ノードＦＤの寄生容量（主として、トランジスタ４２のゲート容量）によって保持される。ノードＦＤの電位を保持するために、ノードＦＤに容量素子を電気的に接続してもよい。トランジスタ４１は、配線ＷＤとノードＦＤとの間を導通するためのパストランジスタである。トランジスタ４１のゲートは配線ＷＬと電気的に接続されている。トランジスタ４１の第１端子はノードＦＤと電気的に接続されている。トランジスタ４１の第２端子は配線ＷＤと電気的に接続されている。
【００３３】
（トランジスタ４１）
トランジスタ４１をオフにすることで、ノードＦＤが電気的に浮遊状態になり、アナログメモリ３０は保持状態となる。よって、アナログメモリ３０でアナログ電位を長期間保持させるには、電気的に浮遊状態のノードＦＤの電位の変動（特に、電位の降下）を可能な限り抑えることが好ましい。このための手段の１つとして、トランジスタ４１はオフ電流が非常に小さいトランジスタで構成することが挙げられる。
【００３４】
オフ電流とは、トランジスタがオフ状態でのソースとドレインとの間に流れる電流（ドレイン電流）をいう。トランジスタがｎ型である場合、例えば、閾値電圧が０Ｖ乃至２Ｖ程度であれば、ゲートとソース間の電圧が負の電圧であるときのソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。
【００３５】
オフ電流が極めて小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１０−２１）以下であることをいう。オフ電流は小さいほど好ましいため、規格化されたオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下であることが好ましく、１０ｙＡ／μｍ（ｙ；ヨクト、１０−２４）以下であることがより好ましい。
【００３６】
トランジスタのオフ電流を極めて小さくするには、例えば、活性層（チャネル領域）をエネルギーキャップが広い半導体で形成すればよい。半導体のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下とすればよく、好ましくは２．８ｅＶ以上３．８ｅＶ以下が好ましく、は３ｅＶ以上３．５ｅＶ以下がより好ましい。このような半導体として金属酸化物を含む酸化物半導体が挙げられる。
【００３７】
活性層（チャネル領域）が酸化物半導体で形成されているトランジスタ（以下、“ＯＳトランジスタ”と呼ぶ。）は、熱励起によるリーク電流が小さく、またオフ電流が極めて小さい。チャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースードレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタ４１に適用されるＯＳトランジスタのオフ電流は、室温（２５℃程度）にて１×１０−１８Ａ以下、または、１×１０−２１Ａ以下、または１×１０−２４Ａ以下が好ましい。または、リーク電流は８５℃にて１×１０−１５Ａ以下、または１×１０−１８Ａ以下、または１×１０−２１Ａ以下であることが好ましい。
【００３８】
（トランジスタ４２）
後述するように、トランジスタ４２の第１端子の最大電位は、可動電極１１の電位ＶＭである。可動電極１１を変形させるためには、電位ＶＭを高電位とする必要がある。そのため、トランジスタ４２は高耐圧であることが好ましい。
【００３９】
酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい半導体である。このため、ＯＳトランジスタは、シリコン等を用いた一般的なトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、ＯＳトランジスタは高いドレイン耐圧を有することになり、高ドレイン電位で駆動することが可能である。よって、トランジスタ４２がＯＳトランジスタであることで、ＭＥＭＳスイッチ１０を駆動するための電位や入力タイミング等の駆動条件の余裕度（マージン）を高くすることができる。
【００４０】
ＯＳトランジスタの酸化物半導体は、少なくともＩｎ、Ｇａ、ＳｎおよびＺｎのうちの１種以上の元素を含有する金属酸化物であることが好ましい。このような金属酸化物としては、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物半導体、Ｚｎ−Ｍｇ酸化物半導体、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物や、Ｉｎ−Ｇａ酸化物、Ｉｎ酸化物、Ｓｎ酸化物、Ｚｎ酸化物等がある。酸化物半導体は、金属酸化物の構成元素以外の元素や化合物を含んでいてもよく、例えばＳｉＯ２を含んでいてもよい。
【００４１】
ゲート絶縁層を酸化膜換算膜厚（ＥＯＴ）で１１ｎｍ程度まで厚くし、チャネル長を５０ｎｍ程度まで短くしても、ＯＳトランジスタは非常に良好なオフ電流特性およびサブスレッショルド特性を有することが可能である。よって、ＯＳトランジスタは、論理回路を構成する一般的なＳｉトランジスタよりも厚いゲート絶縁層を用いることができるため、ゲート絶縁層を介したリーク電流が低減され、ゲート絶縁層の膜厚のばらつきによる電気特性のばらつきも抑えることができる。ＯＳトランジスタの詳細を実施の形態２で説明し、酸化物半導体の詳細を実施の形態３で説明する。
【００４２】
バッファ回路２２の入力端子の電位も最大でＶＭとなる。そのため、バッファ回路２２でも、電位ＶＭが入力されるトランジスタは高耐圧であることが好ましく、このトランジスタはＯＳトランジスタであるとよい。例えば、トランジスタ４１、４２、およびバッファ回路２２のトランジスタをＯＳトランジスタとすることで、発振回路１００の作製コストの削減につながる。なお、現時点では、ＯＳトランジスタで実用的な特性を有しているのはｎ型のみである。そのため、バッファ回路２２をＯＳトランジスタで構成する場合は、バッファ回路２２は、単一導電型のトランジスタで構成されることになる。
【００４３】
＜発振回路の駆動方法例＞
発振回路１００において、トランジスタ４２のゲートの電位はアナログメモリ３０で保持される。トランジスタ４２のオン電流によって固定電極１２の電位が制御される。発振回路１００を動作させると、可動電極１１には、固定電極１２と可動電極１１と間の電位差による静電引力によって変形される第１の変形と、可動電極１１と固定電極１２とが等電位になることで生ずる復元力によって変形される第２の変形とが、周期的に生じる。可動電極１１が周期的に変形することで、固定電極１２の電位が周期的に変化する。固定電極１２の電位はバッファ回路２２に入力される。バッファ回路２２は、トランジスタ４２のゲートの電位に応じた発振周波数ｆｏｕｔの信号Ｖｏｕｔを生成する。
【００４４】
図２は発振回路１００のタイミングチャートの一例を示す。図２は、配線ＷＤ、ＷＬ、ノードＦＤ、ＮＤ、および端子ＯＵＴの電位の波形を示す。これらの電位の最小値はＧＮＤである。Ｔ１−Ｔ６は時刻を表している。さらに、図２は可動電極１１と固定電極１２と間の距離Ｘの時間変化を示す。
【００４５】
（初期状態）
発振回路１００が発振していない初期状態では、配線ＷＤ、ＷＬ、ノードＦＤの電位はＧＮＤである。可動電極１１の電位は、電位源１８０によって電位ＶＭに固定されている。初期状態では、可動電極１１と固定電極１２との間に静電引力を発生させない状態とするため、ノードＮＤ（固定電極１２）の電位もＶＭとしている。よって、距離Ｘは最大でありｄｍである。
【００４６】
（アナログ電位の書き込み）
Ｔ１からＴ３の期間に、アナログメモリ３０にアナログ電位が書き込まれる。具体的には、配線ＷＤの電位ＶａがノードＦＤに書き込まれる。Ｔ１で配線ＷＬを高レベル電位（“Ｈ”）とする。トランジスタ４１がオン状態になるので、ノードＦＤの電位は上昇し、Ｔ２で配線ＷＤから供給される電位Ｖａに設定される。Ｔ３で、配線ＷＬを低レベル電位（“Ｌ”）にすることで、トランジスタ４１をオフ状態にする。Ｔ３で配線ＷＤをＧＮＤに戻す。Ｔ３からＴ４の期間は、アナログメモリ３０は保持状態である。
【００４７】
（発振動作）
ノードＦＤの電位がトランジスタ４２の閾値電圧を超えるとトランジスタ４２がオン状態となる。トランジスタ４２を介して流れる電流により、ノードＮＤの電位は低下していく。ノードＮＤの電位がＶＭ未満となることで、可動電極１１と固定電極１２との間に電位差が生じ、可動電極１１と固定電極１２との間の静電引力が生ずる。電位差が一定値を超えると、静電引力により、可動電極１１には機械的変形が生じ、距離Ｘが小さくなる。やがて、距離Ｘが０になると、すなわち、可動電極１１と固定電極１２とが接触すると、固定電極１２の電位はＶＭとなる。可動電極１１の電位と固定電極１２の電位が等しいので、可動電極１１と固定電極１２との間に静電引力は生じない。したがって、可動電極１１の復元力により、可動電極１１と固定電極１２との距離Ｘは初期値ｄｍに戻る。
【００４８】
Ｔ２からＴ４の間、可動電極１１と固定電極１２とは接触と非接触とを繰り返している。ノードＮＤの電位Ｖｎｄの波形は、立下り速度が立ち上がり速度よりも遅いランプ波形となる。電位Ｖｎｄはバッファ回路２２に入力されている。図２には、バッファ回路２２が、入力電位が所定の閾値電位を超えると“Ｈ”を出力し、閾値電位以下であれば“Ｌ”を出力する機能を有している例を示している。端子ＯＵＴからは、発振周波数ｆａの信号Ｖｏｕｔが出力される。信号Ｖｏｕｔの高レベル電位は、バッファ回路２２の高電源電位Ｖｄｄによって決定される。
【００４９】
可動電極１１の復元力は可動電極１１のばね定数によって設定できる。したがって、可動電極１１のばね定数によって、可動電極１１と固定電極１２との接触と非接触とを繰り返す周期、すなわち、発振回路１００の発振周波数ｆｏｕｔが決まる。また、トランジスタ４２の電流供給能力によりＶｎｄの立下り速度が決まり、結果として、ｆｏｕｔが決まる。トランジスタ４２の電流供給能力は、具体的には、トランジスタ４２のチャネル長およびチャネル幅で決めることができる。また、ｆｏｕｔはトランジスタ４２のゲートの電位により調節することが可能である。つまり、配線ＷＤに入力する電位によってｆｏｕｔを調節することが可能である。したがって、発振回路１００を電位制御型の発振回路と呼ぶことができる。
【００５０】
アナログメモリ３０で保持しているアナログ電位を書き換えることで、ｆｏｕｔを変更することが可能である。Ｔ４−Ｔ６では、アナログメモリ３０の書き換え動作が行われる。配線ＷＤをＶｂとし、配線ＷＬを“Ｈ”にする。Ｔ５でノードＦＤの電位がＶｂに書き換えられる。Ｔ６で配線ＷＬを“Ｌ”にし、配線ＷＤをＧＮＤにする。Ｔ６以降は、アナログメモリ３０は保持状態である。
【００５１】
ノードＦＤがＶｂに上昇することで、トランジスタ４２のドレイン電流が大きくなるため、ノードＮＤの立ち下がり速度が速くなる。したがって、Ｔ５以降は、ｆａよりも高い発振周波数ｆｂの信号Ｖｏｕｔが端子ＯＵＴから出力される。
【００５２】
アナログメモリ３０にアナログ電位を書き込むためのエネルギーは、ノードＦＤの容量の充放電に必要なエネルギーであるため、アナログメモリ３０は低電力で書き込みが可能である。また、トランジスタ４１をオフ電流が極めて小さいＯＳトランジスタとすることで、ノードＦＤの電位が長期間保たれることができるので、アナログメモリ３０を不揮発性メモリとして用いることができる。したがって、一般的な電位制御型の発振回路では制御電位を保持するために電力を消費するが、発振回路１００は、そのための電力は必要ないので、動的消費電力が低減される。また、所望の周波数で発振できるように、ノードＦＤの電位を設定してから電源遮断すれば、電源電位を再投入することで、発振回路１００を所望の周波数で直ちに発振させることが可能である。つまり、発振回路１００は電源電位を投入する度にチューニング動作をする必要がない。
【００５３】
なお、アナログメモリ３０の保持期間に、トランジスタ４１が完全にオフ状態となるような電位がゲートに印加され続けている場合がある。または、トランジスタ４１にバックゲートを設けている場合、トランジスタ４１がノーマリオフの特性を有するように、バックゲートに電位が印加され続けている場合がある。そのよう場合には、保持期間にアナログメモリ３０に電位が供給されていることになるが、電流がほとんど流れないのでアナログメモリ３０ではほとんど電力を消費しない。したがって、保持期間に所定の電位がアナログメモリ３０に供給されていても、アナログメモリ３０は電力をほとんど消費しないことから、アナログメモリ３０を不揮発性メモリと呼ぶことができる。
【００５４】
＜＜発振回路の構成例２、３＞＞
図３Ａに示す発振回路１０１、および図３Ｂに示す発振回路１０２は、発振回路１００の変形例である。発振回路１０１、１０２は発振回路１００と同様に動作させることができる。
【００５５】
発振回路１０１は、回路２０に代えて回路２５を有する。回路２５には、トランジスタ４１、４２に代えて、バックゲートを有するトランジスタ４３、４４が設けられている。トランジスタ４３、４４のバックゲートは配線ＯＢＧと電気的に接続されている。配線ＯＢＧは、トランジスタ４３、４４のバックゲートの電位を固定するため一定電位を入力してもよい。または、発振回路１０１の動作に応じて、配線ＯＢＧの電位を変化させてもよい。トランジスタ４３、４４のバックゲートの電位を調節することで、これらの閾値電圧を調節することができる。
【００５６】
トランジスタ４３、４４の一方はバックゲートを設けないトランジスタであってもよい。また、トランジスタ４３、４４のバックゲートを互いに異なる配線に電気的に接続してもよい。
【００５７】
発振回路１０２は、回路２０に代えて回路２６を有する。回路２６には、トランジスタ４１、４２に代えて、バックゲートがゲートに電気的に接続されているトランジスタ４５、４６が設けられている。トランジスタ４５、４６をこのような構造とすることで、電流駆動能力を向上させることができる。
【００５８】
トランジスタ４５、４６の一方はバックゲートを設けないトランジスタであってもよい。また、配線ＯＢＧを設けて、トランジスタ４５、４６のバックゲートの何れか一方を配線ＯＢＧと電気的に接続してもよい。
【００５９】
＜＜発振回路の構成例４＞＞
図４に示す発振回路１１０も電位制御型の発振回路である。発振回路１１０は発振周波数を即時に切り替えることができる。発振回路１１０は、ＭＥＭＳスイッチ１０、ｎ個の回路２０、容量素子２１、バッファ回路２２、ｎ個のトランジスタ５１を有する。ＭＥＭＳスイッチ１０の可動電極１１は電位源１８０と電気的に接続されている。なお、図４において、［０］等の参照符号が一部の要素では省略されている。
【００６０】
回路２０［ｋ］は配線ＷＤおよび配線ＷＬ［ｋ］と電気的に接続されている。トランジスタ４１［ｋ］のゲートは配線ＷＬ［ｋ］と電気的に接続され、その第１端子はノードＦＤ［ｋ］と電気的に接続され、その第２端子は配線ＷＤと電気的に接続されている。トランジスタ４２［ｋ］のゲートはノードＦＤ［ｋ］と電気的に接続され、その第１端子はトランジスタ５１［ｋ］の第１端子と電気的に接続され、その第２端子にはＧＮＤが入力されている。トランジスタ５１［ｋ］のゲートは配線ＳＥ［ｋ］と電気的に接続され、その第２端子はノードＮＤと電気的に接続されている。ｋは０以上ｎ−１以下の整数である。
【００６１】
トランジスタ５１の第１、第２端子には最大で電位ＶＭが入力されることになるため、トランジスタ４２と同様に、トランジスタ５１も高耐圧なトランジスタであることが好ましい。そのため、トランジスタ５１もＯＳトランジスタであるとよい。
【００６２】
トランジスタ５１［０］−５１［ｎ−１］によって、パストランジスタロジック６０が構成されている。パストランジスタロジック６０はマルチプレクサの機能を有する。パストランジスタロジック６０は配線ＳＥ［０］−ＳＥ［ｎ−１］の入力信号によって制御される。トランジスタ５１［ｋ］は、回路２０［ｋ］の出力端子（トランジスタ４２［ｋ］の第１端子）と、ノードＮＤとの間の導通状態を制御できる機能を有する。パストランジスタロジック６０によって、ノードＮＤと電気的に接続される回路２０を切り替えることができるため、発振回路１１０は信号Ｖｏｕｔの発振周波数ｆｏｕｔを即時に変更することが可能である。また発振回路１１０も発振回路１００と同様に、電源電位を投入するたびにチューニング動作を行う必要がない。
【００６３】
＜発振回路の駆動方法例＞
図５は発振回路１１０のタイミングチャートの一例を示す。図５は、ｎが１の場合の発振回路１１０の駆動方法例を示す。図５には、配線ＷＤ、ＷＬ［０］、ＷＬ［１］、ＳＥ［０］、ＳＥ［１］、ノードＦＤ［０］、ＦＤ［１］、ＮＤ、および端子ＯＵＴの電位の波形を示す。これらの電位の最小値はＧＮＤである。また、図５には可動電極１１と固定電極１２と間の距離Ｘの時間変化も示す。
【００６４】
（初期状態）
発振回路１１０が発振していない初期状態では、可動電極１１の電位は、電位源１８０により電位ＶＭに固定される。初期状態では、ノードＮＤ（固定電極１２）の電位もＶＭとする。初期状態では、距離Ｘは最大であり、ｄｍである。配線ＷＤ、ＷＬ［０］、ＷＬ［１］、ＳＥ［０］、ＳＥ［１］、ノードＦＤ［０］、ＦＤ［１］の電位はＧＮＤである。
【００６５】
（Ｔ１−Ｔ４、アナログ電位の書き込み）
まず、アナログメモリ３０［０］、３０［１］にアナログ電位を書き込む。ここでは、アナログメモリ３０［０］にＶａを書き込み、アナログメモリ３０［１］にＶｂを書き込むことにする。
【００６６】
Ｔ１で、配線ＷＬ［０］を“Ｈ”にし、配線ＷＤをＶａにする。トランジスタ４１［０］がオン状態になるので、ノードＦＤ［０］の電位は配線ＷＤから供給される電位Ｖａに設定される。Ｔ２で、配線ＷＬ［０］を“Ｌ”にし、配線ＷＤをＧＮＤにする。Ｔ２以降は、アナログメモリ３０［０］は保持状態である。
【００６７】
Ｔ３で、配線ＷＬ［１］を“Ｈ”にし、配線ＷＤをＶｂにする。トランジスタ４１［１］がオン状態になるので、ノードＦＤ［１］の電位は配線ＷＤから供給される電位Ｖｂに設定される。Ｔ４で、配線ＷＬ［１］を”Ｌ”にし、配線ＷＤをＧＮＤにする。Ｔ４以降は、アナログメモリ３０［０］は保持状態である。
【００６８】
（Ｔ５以降、発振動作）
パストランジスタロジック６０の何れか１つのトランジスタ５１をオン状態にすることで、発振回路１１０を発振させる。Ｔ５−Ｔ６では配線ＳＥ［０］を“Ｈ”にして、トランジスタ５１［０］はオン状態にする。これにより、トランジスタ４２［０］の第１端子がノードＮＤと電気的に接続される。よって、図２の発振回路１００の発振動作と同様に、ノードＦＤ［０］の電位Ｖａに応じた速度で、可動電極１１と固定電極１２とが非接触と接触を繰り返し、出力端子ＯＵＴからは発振周波数ｆａの信号Ｖｏｕｔが出力される。
【００６９】
Ｔ６以降では、配線ＳＥ［１］が“Ｈ”であるため、トランジスタ５１［１］がオン状態である。トランジスタ４２［１］の第１端子がノードＮＤと電気的に接続される。よって、ノードＦＤ［１］の電位Ｖｂに応じた速度で、可動電極１１と固定電極１２が非接触と接触を繰り返し、出力端子ＯＵＴからは発振周波数ｆｂの信号Ｖｏｕｔが出力される。
【００７０】
このように、配線ＳＥ［０］、ＳＥ［１］の電位を“Ｈ”から“Ｌ”、あるいは“Ｌ”から“Ｈ”に変更することで、発振周波数ｆｏｕｔを直ちに切り替えることができる。また、アナログメモリ３０［０］、３０［１］でアナログ電位を長期間保持させることができるので、発振回路１１０も電源投入ごとにチューニング動作を行う必要がない。これは、アナログメモリ３０が３以上の場合でも同様である。
【００７１】
トランジスタ４１をＯＳトランジスタとすることで、アナログメモリ３０は不揮発性メモリとして使用することができ、アナログメモリ３０で書き込んだアナログ電位を長期間保持させることができる。アナログメモリ３０はアナログ電位の書き込みに要するエネルギーは、ノードＦＤの容量の充放電に必要なエネルギーであるため、低電力で書き込みが可能である。また、アナログメモリ３０はアナログ電位の保持に実質的に消費電力を消費しない。よって、複数のアナログメモリ３０を備えていても、発振回路１００と比較して発振回路１１０の消費電力は殆ど増加しない。よって、所望のｆｏｕｔで発振できるように、各アナログメモリ３０のノードＦＤの電位を設定してから、電源遮断することで、電源電位を再投入することで、発振回路１１０を所望のｆｏｕｔで直ちに発振させることが可能となる。さらに、発振回路１１０は、発振動作中にｎ本の配線ＳＥの電位を制御することだけで、ｆｏｕｔを即時に切り替えることが可能である。
【００７２】
＜＜ＰＬＬの構成例＞＞
上掲した発振回路はクロック生成回路として機能させることができる。また、ＰＬＬ（位相同期回路）の電位制御型の発振回路に適用することができる。図６はＰＬＬの構成例を示す。
【００７３】
図６に示すＰＬＬ２００は、発振回路２１０、分周器２１１、位相比較器２１２、制御回路２１３を有する。ＰＬＬ２００は発振周波数ｆｏｕｔの信号Ｖｏｕｔを出力する機能を有する。例えば、信号Ｖｏｕｔは、クロック信号として他の回路に入力される。
【００７４】
分周器２１１は入力される交流信号の周波数を１／Ｎ倍（Ｎは２以上の整数）にした信号を生成する機能を有する。図６の例では、分周器２１１は、周波数ｆｏｕｔ／Ｎの信号を出力する。位相比較器２１２は、２つの入力信号の位相差を検出し、検出結果を表す電位信号ｃｍｐを生成する機能を有する。図６の例では、位相比較器２１２は発振周波数ｆｉｎの信号Ｖｉｎと周波数ｆｏｕｔ／Ｎの信号との位相差に対応する電位信号ｃｍｐを生成する。制御回路２１３は、信号ｃｍｐ等に基づいて、発振回路２１０を制御する機能を有する。
【００７５】
例えば、発振回路２１０が図１に示す発振回路１００の場合、制御回路２１３は、配線ＷＤ、ＷＬの電位を制御する機能を有する。制御回路２１３は、信号ｃｍｐの電位に基づき、配線ＷＤの電位を制御する。制御回路２１３は、ｆｏｕｔ／Ｎがｆｉｎと等しくなるように配線ＷＤの電位を設定し、アナログメモリ３０にアナログ電位を書き込む。
【００７６】
例えば、発振回路２１０が図４に示す発振回路１１０の場合、制御回路２１３は、配線ＷＤ、ＷＬ［０］−ＷＬ［ｎ−１］、ＳＥ［０］−ＳＥ［ｎ−１］の電位を制御する機能を有する。制御回路２１３は、配線ＷＤ、ＷＬ［０］−ＷＬ［ｎ−１］を制御し、ｎ個のアナログメモリ３０にアナログ電位を書き込む。制御回路２１３は、信号ｃｍｐの電位に基づき、ｆｏｕｔ／Ｎがｆｉｎと等しくなるように、配線ＳＥ［０］−ＳＥ［ｎ−１］の何れか１つに“Ｈ”の信号を入力する。
【００７７】
＜＜プロセッシングユニット＞＞
本実施の形態の発振回路およびＰＬＬは、例えば、プロセッシングユニットに組み込まれ、クロック生成回路として機能させることができる。本実施の形態の発振回路またはＰＬＬを組み込んだプロセッシングユニットは、必要とされる性能に合わせて半導体装置の動作周波数を変更することが容易であるので、センサネットワークのプロセッシングユニットに非常に適している。
【００７８】
プロセッシングユニットとして、例えば、ＣＰＵ（中央処理装置）、ＧＰＵ（画像処理装置）、ＰＬＤ（プログラマブルロジックデバイス）、ＤＳＰ（デジタル信号処理装置）、ＭＣＵ（マイクロコントローラユニット）、カスタムＬＳＩ、無線ＩＣなどがある。
【００７９】
＜無線ＩＣ＞
無線ＩＣに発振回路を組み込むことで、例えば、搬送波もしくは復調信号に同期したクロック信号を生成することができる。図７は無線ＩＣの一例を示す。無線ＩＣは、無線チップ、ＲＦＩＣ、ＲＦチップなどと呼ばれる場合がある。
【００８０】
図７に示す無線ＩＣ１０００は、整流回路１００１、電源回路１００２、復調回路１００３、変調回路１００４、発振回路１００５、論理回路１００６、記憶装置１００７、およびＲＯＭ（読み取り専用メモリ）１００８を有する。これらの回路は、必要に応じて、適宜、取捨することができる。無線ＩＣ１０００は、アンテナ１０１０と電気的に接続されている。発振回路１００５には、本実施の形態に係る発振回路およびＰＬＬを適用することができる。
【００８１】
無線ＩＣ１０００の種類に特段の制約はない。図７に示す無線ＩＣ１０００は、パッシブ型であるが、もちろん、電池を内蔵したアクティブ型でもよい。また、使用する周波数帯域によって、無線ＩＣ１０００の通信方式や、アンテナ１０１０の構造等を決定すればよい。
【００８２】
アンテナ１０１０は、通信器１０１２に接続されたアンテナ１０１１との間で無線信号１０１３の送受信を行うためのものである。アンテナ１０１０は通信帯域に応じた性能を有する。データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式などである。
【００８３】
整流回路１００１は、アンテナ１０１０で無線信号を受信することにより生成される入力交流信号を整流し、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。整流回路１００１の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
【００８４】
電源回路１００２は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。電源回路１００２は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路１００６のリセット信号を生成するための回路である。
【００８５】
復調回路１００３は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。変調回路１００４は、アンテナ１０１０から出力するデータに応じて変調を行うための回路である。発振回路１００５は、復調信号に同期したクロック信号を生成するための回路である。
【００８６】
論理回路１００６は復調信号を解読し、解読結果に基づき処理を行う機能を有する。論理回路１００６は、例えば、コード認識及び判定回路、符号化回路１００９等を有する。コード認識及び判定回路は、クロック信号に基づき、復調信号のコードを解析し、対応するデータ情報を得る。論理回路１００６は、解析された情報に応じて、記憶装置１００７とデータのやりとりと行う。記憶装置１００７から出力されたデータは、符号化回路において符号化される。符号化された信号は、変調回路１００４に出力される。
【００８７】
記憶装置１００７は、入力されたデータを保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ１００８は、固有番号（ＩＤ）などを格納するための回路であり論理回路１００６の処理に応じて、ＲＯＭ１００８はデータを出力する。
【００８８】
＜ＰＬＤ＞
図８はプログラマブルロジックデバイス（ＰＬＤ）の一例を示す。図８に示すＰＬＤ１０５０は、入出力（Ｉ／Ｏ）エレメント１０５１、ランダムアクセスメモリ（ＲＡＭ）１０５２、乗算器１０５３、ＰＬＬ１０５４、およびプログラマブルロジックエレメント（ＰＬＥ）１０５５を有する。Ｉ／Ｏエレメント１０５１は、プログラマブルロジックデバイス１０５０の外部回路からの信号の入力、および外部回路への信号の出力を制御するインターフェイスの機能を有する。ＰＬＬ１０５４は、クロック信号を生成する機能を有する。ＲＡＭ１０５２は、論理演算に用いられるデータを格納する機能を有する。乗算器１０５３は、乗算専用の論理回路に相当する。プログラマブルロジックデバイス１０５０に乗算を行う機能が含まれていれば、乗算器１０５３は必ずしも設ける必要はない。
【００８９】
＜ＭＣＵ＞
図９はマイクロコントローラユニット（ＭＣＵ）の一例を示す。図９に示すＭＣＵ１０７０はＣＰＵコア１０７１、電源管理装置（ＰＭＵ）１０７２、パワーゲート１０７３、タイマー回路１０７４、発振回路１０７５、アナログーデジタル変換器（ＡＤＣ）１０８１、ウオッチドッグタイマー（ＷＤＴ）１０８２、ＲＯＭ１０８３、不揮発性記憶装置（ＮＶＭ；Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ、）１０８４、電源回路１０８５、およびインターフェイス（ＩＦ）エレメント１０８６を有する。
【００９０】
発振回路１０７５はクロック信号を生成する機能を有する。クロック信号は、ＣＰＵコア１０７１、タイマー回路１０７４等の内部回路に出力される。ＣＰＵコア１０７１、タイマー回路１０７４は、クロック信号を用いて処理を行うことができる機能を有する。ＰＭＵ１０７２はパワーゲート１０７３を制御し、ＭＣＵ１０７０の内部回路への電源電位ＶＤＤの供給を制御する。タイマー回路１０７４および発振回路１０７５は、パワーゲート１０７３を介さずに電源電位ＶＤＤを供給することが可能となっている。ＰＭＵ１０７２はパワーゲート１０７３を制御して、動作させる必要がない内部回路への電源供給を遮断する。
【００９１】
図９は、ＭＣＵ１０７０がセンサネットワークに適用されている例を示す。ここでは、ＩＦエレメント１０８６には、無線モジュール１０８０が接続され、ＡＤＣ１０８１には、センサユニット等の半導体装置が接続されている。無線モジュール１０８０は例えば、図７の無線ＩＣ１０００を有する。ＭＣＵ１０７０は、ＡＤＣ１０８１に入力される信号を処理して、処理結果を無線モジュール１０８０によって、他の無線モジュールに送信するための制御を行うことができる。あるいは、ＭＣＵ１０７０は、無線モジュール１０８０の受信信号を処理して、処理結果を無線モジュール１０８０によって他の無線モジュールに送信するための制御を行うことができる。
【００９２】
ＰＭＵ１０７２によってパワーゲート１０７３がオンになる。それによってＣＰＵコア１０７１、ＷＤＴ１０８２、ＲＯＭ１０８３、電源回路１０８５、ＩＦエレメント１０８６が稼働する。ＣＰＵコア１０７１で演算処理されたデータはＩＦエレメント１０８６から無線モジュール１０８０に出力される。無線モジュール１０８０は無線送信を行う。無線モジュール１０８０の出力信号は、ＩＦエレメント１０８６を介してＡＤＣ１０８１に入力される。ＡＤＣ１０８１は入力信号をデジタル信号に変換して、ＣＰＵコア１０７１に出力する。ＣＰＵコア１０７１は、入力信号を演算処理する。演算処理された信号は、ＩＦエレメント１０８６を介して無線モジュール１０８０に出力される。無線モジュール１０８０は無線送信を行う。送信終了後、ＰＭＵ１０７２はパワーゲート１０７３をオフし、ＣＰＵコア１０７１等への電源供給を停止する。電源供給の停止後、ＰＭＵ１０７２はタイマー回路１０７４を制御し、時間計測を開始させる。ＰＭＵ１０７２は、タイマー回路１０７４の計測時間が設定値に達すると、再びパワーゲート１０７３をオンにして、ＣＰＵコア１０７１等へ電源の供給を再開する。
【００９３】
＜＜表示装置＞＞
発振回路またはＰＬＬは、表示装置の駆動回路にクロック信号を供給するために組み込まれる。図１０に表示装置の一例を示す。図１０は表示装置の分解斜視図である。
【００９４】
図１０に示す表示装置１４００は、上部カバー１４２１と下部カバー１４２２との間に、ＦＰＣ１４２３に接続されたタッチスクリーンユニット１４２４、ＦＰＣ１４２５に接続された表示パネル１４１０、バックライトユニット１４２６、フレーム１４２８、プリント基板１４２９、バッテリ１４３０を有する。なお、これらは適宜取捨することができる。バックライトユニット１４２６、バッテリ１４３０、タッチスクリーンユニット１４２４などは設けられてない場合もある。例えば、表示装置１４００が反射型の液晶表示装置やエレクトロルミネセンス（ＥＬ）表示装置の場合は、バックライトユニット１４２６は必要のない部品である。また、表示装置１４００には、偏光板、位相差板、プリズムシートなどの部品を追加して設けてもよい。
【００９５】
上部カバー１４２１及び下部カバー１４２２は、タッチスクリーンユニット１４２４及び表示パネル１４１０のサイズに合わせて、形状や寸法を適宜変更することができる。
【００９６】
タッチスクリーンユニット１４２４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル１４１０に重畳して用いることができる。また、表示パネル１４１０の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル１４１０の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル１４１０の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
【００９７】
バックライトユニット１４２６は、光源１４２７を有する。光源１４２７をバックライトユニット１４２６の端部に設け、光拡散板を用いる構成としてもよい。
【００９８】
フレーム１４２８は、表示パネル１４１０の保護機能の他、プリント基板１４２９の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１４２８は、放熱板としての機能を有していてもよい。
【００９９】
プリント基板１４２９は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。信号処理回路に発振回路またはＰＬＬが組み込まれる。発振回路またはＰＬＬで生成されるクロック信号は、表示パネル１４１０の駆動回路、およびタッチスクリーンユニット１４２４の駆動回路に供給される。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１４３０による電源であってもよい。バッテリ１４３０は、商用電源を用いる場合には、省略可能である。
【０１００】
＜＜撮像装置＞＞
撮像装置に発振回路またはＰＬＬを組み込むことができる。例えば、発振回路またはＰＬＬで生成されるクロック信号は、画素部を駆動する駆動回路に入力される。
【０１０１】
図１１Ａに示す撮像装置１５００は、画素部１５１０と、駆動回路１５２１、駆動回路１５２２、駆動回路１５２３、及び駆動回路１５２４を有する。
【０１０２】
画素部１５１０は、ｐ行ｑ列（ｐ及びｑは２以上の整数）のマトリクス状に配置された複数の画素１５１１（撮像素子）を有する。駆動回路１５２１−１５２４は、画素１５１１と電気的に接続し、画素部１５１０を駆動するための信号を供給する機能を有する。画素１５１１は、光電変換素子、および画素回路を有する。画素回路は、光電変換素子の受光量に応じたアナログ信号を生成する機能を有する。
【０１０３】
例えば、駆動回路１５２２または駆動回路１５２３は、信号を読み出す画素１５１１を選択する選択信号を生成して出力する機能を有する。なお、駆動回路１５２２または駆動回路１５２３を、行選択回路、又は垂直駆動回路と呼ぶ場合がある。駆動回路１５２１−１５２４のうち、少なくとも１つを省略してもよい。例えば、駆動回路１５２１および駆動回路１５２４の一方を省略し、その機能を他方の回路に付加してもよい。例えば、駆動回路１５２２および駆動回路１５２３の一方を省略し、その機能を他方に付加してもよい。例えば、駆動回路１５２１−１５２４のいずれか１つに他の回路の機能を付加して、それ以外の回路を省略してもよい。
【０１０４】
例えば、駆動回路１５２１または駆動回路１５２４は、画素１５１１から出力されたアナログ信号を処理する機能を有する。例えば、図１１Ｂに駆動回路１５２１の構成例を示す。図１１Ｂ示す駆動回路１５２１は、信号処理回路１５３１、列駆動回路１５３２、および出力回路１５３３を有する。
【０１０５】
信号処理回路１５３１は、列ごとに設けられた回路１５３４を有する。回路１５３４は、ノイズの除去、アナログーデジタル変換などの信号処理を行う機能を有することができる。図１１Ｂに示す回路１５３４は、アナログーデジタル変換機能を有する。信号処理回路１５３１は列並列型（カラム型）アナログ−デジタル変換装置として機能することができる。
【０１０６】
回路１５３４は、コンパレータ１５４１とカウンタ回路１５４２を有する。コンパレータ１５４１は、列ごとに設けられた配線１５４０から入力されるアナログ信号と、配線１５３７から入力される参照用電位信号（例えば、ランプ波信号）の電位とを比較する機能を有する。配線１５３８には、発振回路またはＰＬＬからクロック信号が入力される。カウンタ回路１５４２は、クロック信号を用いて、コンパレータ１５４１での比較動作により第１の値が出力されている期間を計測し、計測結果をＮビットデジタル値として保持する機能を有する。
【０１０７】
列駆動回路１５３２は、列選択回路、水平駆動回路等とも呼ばれる。列駆動回路１５３２は、信号を読み出す列を選択する選択信号を生成する。列駆動回路１５３２は、シフトレジスタなどで構成することができる。列駆動回路１５３２により列が順次選択され、選択された列の回路１５３４の出力信号は、配線１５３９を介して出力回路１５３３に入力される。配線１５３９は水平転送線として機能することができる。
【０１０８】
出力回路１５３３に入力された信号は、出力回路１５３３で処理されて、撮像装置１５００の外部に出力される。出力回路１５３３は、例えばバッファ回路で構成することができる。また、出力回路１５３３は、撮像装置１５００の外部に信号を出力するタイミングを制御できる機能を有していてもよい。
【０１０９】
＜電子機器＞
各種のプロセッシングユニット、表示装置、撮像装置等の半導体装置は、様々な電子機器に組み込むことができる。例えば、図７に示す無線ＩＣを組み込むことで、電子機器に無線通信機能を持たせることができる。例えば、図１０に示す表示装置を組み込むことで、電子機器に情報の表示機能を持たせることができる。例えば、図１１に示す撮像素子を組み込むことで、電子機器に撮像機能を持たせることができる。
【０１１０】
電子機器としては、例えば、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器が挙げられる。その他にこのような電子機器としては、表示機器、パーソナルコンピュータ（ＰＣ）、記録媒体を備えた画像再生装置（代表的にはＤＶＤ、ブルーレイディスク等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）が挙げられる。その他に、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、カメラ（ビデオカメラ、デジタルスチルカメラ等）、ウエアラブル型表示装置または端末（ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレッド型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、健康関連機器（例えば、血圧計、血糖値測定器、活動量計、歩数計、体重計等）等がある。電子機器のいくつかの例を図１２に示す。
【０１１１】
図１２Ａに示す携帯型ゲーム機９００は、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロホン９０５、スピーカ９０６、および操作キー９０７等を有する。表示部９０３は、入力装置としてタッチスクリーンが設けられており、指、およびスタイラス９０８等により操作可能となっている。
【０１１２】
図１２Ｂに示す情報端末９１０は、筐体９１１、表示部９１２、マイク９１７、スピーカ部９１４、カメラ９１３、外部接続部９１６、および操作用のボタン９１５を有する。表示部９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。情報端末９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型ＰＣ、電子書籍端末等として用いることができる。
【０１１３】
図１２Ｃに示すノート型ＰＣ９２０は、筐体９２１、表示部９２２、キーボード９２３、およびポインティングデバイス９２４を有する。ノート型ＰＣ９２０に撮像装置を組み込んで、撮像機能を持たせてもよい。また、ノート型ＰＣ９２０に無線ＩＣを組み込んで、無線でデータの送受信をできるようにしてもよい。
【０１１４】
図１２Ｄに示すビデオカメラ９４０は、筐体９４１、筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、および接続部９４６を有する。筐体９４１に撮像装置が組み込まれている。操作キー９４４およびレンズ９４５は筐体９４１に設けられており、表示部９４３は筐体９４２に設けられている。そして、筐体９４１と筐体９４２は、接続部９４６により接続されており、筐体９４１と筐体９４２の間の角度は、接続部９４６により変えることが可能な構造となっている。筐体９４１に対する筐体９４２の角度によって、表示部９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。また、ビデオカメラ９４０に無線ＩＣを組み込んでもよい。これにより、例えば、撮像したデータを無線で送信すること、無線でビデオカメラ９４０を操作すること等が可能となる。
【０１１５】
図１２Ｅにバングル型の情報端末の一例を示す。情報端末９５０は、筐体９５１、および表示部９５２を有する。表示部９５２は、曲面を有する筐体９５１に支持されているため、表示部９５２の表示面は湾曲されている。そのため、表示部９５２の表示パネルには可撓性基板を用いればよい。表示部９５２はタッチセンサを備えているため、指などで画面に触れることで操作することができる。情報端末９５０には無線ＩＣが組み込まれており、無線でデータの送受信が可能である。また、情報端末９５０に撮像装置を組み込んで、撮像機能を持たせてもよい。
【０１１６】
図１２Ｆに腕時計型の情報端末の一例を示す。情報端末９６０は、筐体９６１、表示部９６２、バンド９６３、バックル９６４、操作ボタン９６５、および入出力端子９６６等を有する。情報端末９６０には無線ＩＣが組み込まれており、無線でデータの送受信が可能である。情報端末９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０１１７】
表示部９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。そのため、表示部９６２の表示パネルには可撓性基板を用いればよい。表示部９６２はタッチセンサを備えているため、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９６２に表示されたアイコン９６７に触れることで、アプリケーションを起動することができる。操作ボタン９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末９６０に組み込まれたオペレーティングシステムにより、操作ボタン９６５の機能を設定することもできる。
【０１１８】
また、情報端末９６０には無線ＩＣが組み込まれており、通信規格に準拠する近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末９６０は入出力端子９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子９６６を介して充電を行うこともできる。充電は入出力端子９６６を介さずに無線給電により行ってもよい。
【０１１９】
図１２Ｇに家庭用電気製品の一例として電気冷凍冷蔵庫を示す。電気冷凍冷蔵庫９７０は、筐体９７１、冷蔵室用扉９７２、および冷凍室用扉９７３等を有する。
【０１２０】
図１２Ｈに自動車の構成の一例を示す。自動車９８０は、車体９８１、車輪９８２、ダッシュボード９８３、およびライト９８４等を有する。
【０１２１】
上掲したように、本発明の一形態は、本実施の形態、および後述する実施の形態２、３で説明され、かつ、実施の形態１乃至３の記載に限定されない。つまり、本明細書等では、本発明の様々な形態が記載されているため、本発明の一形態は、特定の形態に限定されない。例えば、本発明の一形態として、トランジスタの活性層（チャネル領域）が酸化物半導体を有する例を示したが、本発明の一態様はこれに限定されない。場合によっては、または、状況に応じて、本発明の一形態が有するトランジスタは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一形態が有するトランジスタは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または、例えば、場合によっては、または、状況に応じて、本発明の一形態が有するトランジスタは、酸化物半導体を有していなくてもよい。または、本発明の一形態として、発振回路がＭＥＭＳスイッチを有する例を示したが、本発明の一形態は、これに限定されない。場合によっては、または、状況に応じて、本発明の一形態の発振回路は、様々な回路またはスイッチを有していてもよい。または、例えば、場合によっては、または、状況に応じて、本発明の一態様において、発振回路は、ＭＥＭＳスイッチを有していなくてもよい。
【０１２２】
（実施の形態２）
本実施の形態では、ＯＳトランジスタおよびＯＳトランジスタを有する半導体装置について説明する。
【０１２３】
＜＜ＯＳトランジスタの構成例１＞＞
図１３にＯＳトランジスタの構成の一例を示す。図１３ＡはＯＳトランジスタの構成の一例を示す上面図である。図１３Ｂは、ｙ１−ｙ２線断面図であり、図１３Ｃはｘ１−ｘ２線断面図であり、図１３Ｄはｘ３−ｘ４線断面図である。ここでは、ｙ１−ｙ２線の方向をチャネル長方向と、ｘ１−ｘ２線方向をチャネル幅方向と呼称する場合がある。よって、図１３Ｂは、ＯＳトランジスタのチャネル長方向の断面構造を示す図であり、図１３Ｃおよび図１３Ｄは、ＯＳトランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図１３Ａでは、一部の構成要素が省略されている。
【０１２４】
ＯＳトランジスタ５０１は絶縁表面に形成される。ここでは、絶縁層５１１上に形成されている。絶縁層５１１は基板５１０表面に形成されている。ＯＳトランジスタ５０１は、絶縁層５１４および絶縁層５１５に覆われている。なお、絶縁層５１４および５１５をＯＳトランジスタ５０１の構成要素とみなすこともできる。ＯＳトランジスタ５０１は、絶縁層５１２、絶縁層５１３、酸化物半導体（ＯＳ）層５２１−５２３、導電層５３０、導電層５４１、および導電層５４２を有する。絶縁層５１３はゲート絶縁層として機能する領域を有する。導電層５３０はゲート電極として機能する。ここでは、ＯＳ層５２１、ＯＳ層５２２およびＯＳ層５２３をまとめてＯＳ層５２０と呼ぶ。
【０１２５】
図１３Ｂ、Ｃに示すように、ＯＳ層５２０は、ＯＳ層５２１、ＯＳ層５２２、ＯＳ層５２３の順に積層している部分を有する。絶縁層５１３はこの積層部分を覆っている。導電層５３０は絶縁層５１３を介して積層部分と重なる。導電層５４１および導電層５４２は、ＯＳ層５２１およびＯＳ層５２３とでなる積層上に設けられており、それぞれ、積層上面、および積層のチャネル長方向の側面と接している。また図１３の例では、導電層５４１、５４２は絶縁層５１２とも接している。ＯＳ層５２３は、ＯＳ層５２１、５２２、および導電層５４１、５４２を覆うように形成されている。ＯＳ層５２３の下面はＯＳ層５２２の上面と接している。
【０１２６】
ＯＳ層５２０において、絶縁層５１３を介して、ＯＳ層５２１−５２３の積層部分のチャネル幅方向を取り囲むように、導電層５３０が形成されている（図１３Ｃ参照）。このため、この積層部分には、垂直方向からのゲート電界と、側面方向からのゲート電界も印加される。ＯＳトランジスタ５０１において、ゲート電界とは、導電層５３０（ゲート電極層）に印加される電圧により形成される電界のことをいう。よって、ゲート電界によって、ＯＳ層５２１−５２３の積層部分全体を電気的に取り囲むことができるので、ＯＳ層５２２の全体に（バルク）にチャネルが形成される場合がある。そのため、ＯＳトランジスタ５０１は高いオン電流を有することができる。
【０１２７】
本明細書では、このようにゲート電界によって半導体を電気的に取り囲むことができるトランジスタの構造を”ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）”構造と呼ぶ。ＯＳトランジスタ５０１は、ｓ−ｃｈａｎｎｅｌ構造である。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通状態でのドレイン電流（オン電流）を高くすることができる。
【０１２８】
ＯＳトランジスタ５０１をｓ−ｃｈａｎｎｅｌ構造とすることで、ＯＳ層５２２の側面に対してゲート電界によるチャネル形成領域の制御がしやすくなる。導電層５３０がＯＳ層５２２の下方まで伸び、ＯＳ層５２１の側面と対向している構造では、さらに制御性が優れ、好ましい。その結果、ＯＳトランジスタ５０１のサブスレッショルドスイング値（Ｓ値ともいう。）を小さくすることができ、短チャネル効果を抑制することができる。従って、微細化に適した構造である。
【０１２９】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置に適した構造といえる。ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、高い駆動周波数が要求されるトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ＯＳトランジスタは、チャネル長が好ましくは１０ｎｍ以上１μｍ未満、さらに好ましくは１０ｎｍ以上１００ｎｍ未満、さらに好ましくは１０ｎｍ以上６０ｎｍ未満、さらに好ましくは１０ｎｍ以上、３０ｎｍ未満の領域を有する。
【０１３０】
また、ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、電力制御用のトランジスタに適した構造といえる。ｓ−ｃｈａｎｎｅｌ構造を電力制御用のトランジスタに用いる場合は、高耐圧が要求されるため、チャネル長が長い方が好ましい。例えば、ＯＳトランジスタは、チャネル長が好ましくは１μｍ以上、さらに好ましくは１０μｍ以上、さらに好ましくは１００μｍ以上の領域を有する。
【０１３１】
トランジスタのゲートとして機能する導電体をゲート電極、トランジスタのソースとして機能する導電体をソース電極、トランジスタのドレインとして機能する導電体をドレイン電極、トランジスタのソースとして機能する領域をソース領域、トランジスタのドレインとして機能する領域をドレイン領域、と呼ぶ。本明細書では、ゲート電極をゲート、ドレイン電極またはドレイン領域をドレイン、ソース電極またはソース領域をソース、と記す場合がある。
【０１３２】
チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０１３３】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０１３４】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０１３５】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０１３６】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０１３７】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０１３８】
＜基板＞
基板５１０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、ＯＳトランジスタ５０１の導電層５３０、導電層５４１、および導電層５４２の一つは、上記の他のデバイスと電気的に接続されていてもよい。
【０１３９】
＜下地絶縁層＞
絶縁層５１１は、基板５１０からの不純物の拡散を防止する役割を有する。絶縁層５１２はＯＳ層５２０に酸素を供給する役割を有することが好ましい。したがって、絶縁層５１２は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８［分子／ｃｍ３］以上である膜とする。基板５１０が他のデバイスが形成された基板である場合、絶縁層５１１は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
【０１４０】
絶縁層５１１、５１２は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル、窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁材料、またはこれらの混合材料を用いて形成することができる。
【０１４１】
＜ゲート電極＞
導電層５３０は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）、白金（Ｐｔ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物で形成することが好ましい。
【０１４２】
また、導電層５３０は、一層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、Ｃｕ−Ｍｎ合金膜の単層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜を積層する二層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜を積層し、さらにその上にＣｕ−Ｍｎ合金膜を積層する三層構造等がある。特にＣｕ−Ｍｎ合金膜は、電気抵抗が低く、且つ、酸素を含む絶縁膜との界面に酸化マンガンを形成し、Ｃｕの拡散を防ぐことができるため好ましい。
【０１４３】
また、導電層５３０には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０１４４】
＜ゲート絶縁層＞
絶縁層５１３は、単層構造または積層構造の絶縁膜で形成される。絶縁層５１３には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層５１３は上記材料の積層であってもよい。なお、絶縁層５１３に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。また、絶縁層５１１も絶縁層５１３と同様に形成することができる。絶縁層５１１は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
【０１４５】
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層５１３の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
【０１４６】
＜ソース電極、ドレイン電極、バックゲート電極＞
導電層５４１、導電層５４２は、導電層５３０と同様に作製することができる。Ｃｕ−Ｍｎ合金膜は、電気抵抗が低く、且つ、酸化物半導体膜と接して設けることで、酸化物半導体膜との界面に酸化マンガンを形成することができ、酸化マンガンの存在によりＣｕの拡散を防ぐことができる。よって、Ｃｕ−Ｍｎ合金膜を導電層５４１、導電層５４２に用いることが好ましい。また、後述する導電層５３１（図１５Ａ）も、導電層５３０と同様に作製することができる。
【０１４７】
＜保護絶縁膜＞
絶縁層５１４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有することが好ましい。このような絶縁層５１４を設けることで、ＯＳ層５２０からの酸素の外部への拡散と、外部からＯＳ層５２０への水素、水等の入り込みを防ぐことができる。絶縁層５１４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０１４８】
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁層５１４に適用するのに好ましい。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物のＯＳ層５２０への混入防止、ＯＳ層５２０を構成する主成分材料である酸素の酸化物半導体からの放出防止、または、絶縁層５１２からの酸素の不必要な放出防止等の効果を有する保護膜に適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。
【０１４９】
＜層間絶縁膜＞
また、絶縁層５１４上には絶縁層５１５が形成されていることが好ましい。絶縁層５１５は単層構造または積層構造の絶縁膜で形成することができる。当該絶縁膜には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。
【０１５０】
＜酸化物半導体層＞
ＯＳ層５２１−５２３の半導体材料としては、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｓｎ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ等）がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素であり、または、酸素との結合エネルギーがインジウムよりも高い元素であり、または、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、ＯＳ層５２１−５２３は、インジウムを含む酸化物層に限定されない。ＯＳ層５２１−５２３は、例えば、Ｚｎ−Ｓｎ酸化物層、Ｇａ−Ｓｎ層、Ｚｎ−Ｍｇ酸化物等で形成することができる。また、ＯＳ層５２２は、Ｉｎ−Ｍ−Ｚｎ酸化物で形成することが好ましい。また、ＯＳ層５２１、ＯＳ層５２３は、それぞれ、Ｇａ酸化物で形成することができる。
【０１５１】
ＯＳ層５２２は、インジウムを含む酸化物半導体に限定されない。ＯＳ層５２２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【０１５２】
ＯＳ層５２２は、例えば、エネルギーギャップが大きい酸化物で形成するとよい。ＯＳ層５２２のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０１５３】
ＯＳ層５２２は、後述するＣＡＡＣ−ＯＳ膜であることが好ましい。酸化物半導体はＺｎを含むと結晶化しやすくなる場合があるため、ＯＳ層５２２はＺｎを含むことが好ましい。
【０１５４】
ＯＳ層５２２とＯＳ層５２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、ＯＳトランジスタ５０１の閾値電圧が変動してしまう。そのため、ＯＳ層５２１は、ＯＳ層５２２を構成する金属元素の少なくとも１つをその構成要素に含むことが好ましい。これにより、ＯＳ層５２２とＯＳ層５２３の界面には、界面準位が形成されにくくなり、ＯＳトランジスタ５０１の閾値電圧等の電気特性のばらつきを低減することができる。
【０１５５】
ＯＳ層５２３は、ＯＳ層５２２を構成する金属元素を少なくとも１つをその構成要素に含むことが好ましい。これにより、ＯＳ層５２２とＯＳ層５２３との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、ＯＳトランジスタ５０１の電界効果移動度を高くすることができる。
【０１５６】
ＯＳ層５２１、ＯＳ層５２２およびＯＳ層５２３は、少なくともインジウムを含むと好ましい。なお、ＯＳ層５２１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。また、ＯＳ層５２２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、ＯＳ層５２３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、ＯＳ層５２３は、ＯＳ層５２１と同種の酸化物を用いても構わない。または、ＯＳ層５２１または／およびＯＳ層５２３がインジウムを含まなくても構わない場合がある。例えば、ＯＳ層５２１または／およびＯＳ層５２３が酸化ガリウムとすることができる。
【０１５７】
ＯＳ層５２１−５２３のうち、ＯＳ層５２２が最もキャリア移動度が高いことが好ましい。これにより、絶縁層５１１から離間しているＯＳ層５２２にチャネルを形成することができる。
【０１５８】
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎを含む酸化物は、Ｉｎの含有率を高めることでキャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【０１５９】
酸化物半導体膜をスパッタリング法で成膜する際には、被成膜面である基板表面の加熱、または空間加熱などの影響で、ソースとなるターゲットなどの組成と膜の組成とが異なる場合がある。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物のターゲットを用いる場合、酸化亜鉛は、酸化インジウムや酸化ガリウムなどと比べて昇華しやすいため、ソースとＩｎ−Ｇａ−Ｚｎ酸化物膜との組成のずれが生じやすい。具体的には、成膜されるＩｎ−Ｇａ−Ｚｎ酸化物膜は、Ｚｎの含有量がソースよりも少なくなる。したがって、あらかじめ組成の変化を考慮したソースを選択することが好ましい。なお、ソースと膜との組成のずれ量は、温度以外にも圧力や成膜に用いるガスなどの影響でも変化する。
【０１６０】
ＯＳ層５２２がスパッタリング法で作製されたＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、または４：２：４．１が好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットを用いて成膜された半導体膜に含まれる金属元素の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
【０１６１】
ＯＳ層５２１及びＯＳ層５２３がスパッタリング法で作製されたＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、または１：３：４が好ましい。
【０１６２】
酸化物半導体膜をスパッタリング法で成膜する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素ガスの混合ガスを適宜用いる。なお、希ガス及び酸素ガスの混合ガスの場合、希ガスに対して酸素ガスのガス比を高めることが好ましい。また、ターゲットは、成膜する酸化物半導体の組成にあわせて、適宜選択すればよい。
【０１６３】
高純度真性または実質的に高純度真性である酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体に水分等が取り込まれることを可能な限り防ぐことができる。
【０１６４】
＜エネルギーバンド構造＞
次に、ＯＳ層５２１、ＯＳ層５２２、およびＯＳ層５２３の積層により構成されるＯＳ層５２０の機能およびその効果について、図１４Ｂに示すエネルギーバンド構造図を用いて説明する。図１４Ａは、ＯＳトランジスタ５０１のチャネル領域を拡大した図であり、図１３Ｂの部分拡大図である。図１４Ｂに、図１４Ａで点線ｚ１−ｚ２で示した部位（ＯＳトランジスタ５０１のチャネル形成領域）のエネルギーバンド構造を示す。以下、ＯＳトランジスタ５０１を例に説明するが、ＯＳトランジスタ５０２−５０６でも同様である。
【０１６５】
図１４Ｂ中、Ｅｃ５１２、Ｅｃ５２１、Ｅｃ５２２、Ｅｃ５２３、Ｅｃ５１３は、それぞれ、絶縁層５１２、ＯＳ層５２１、ＯＳ層５２２、ＯＳ層５２３、絶縁層５１３の伝導帯下端のエネルギーを示している。
【０１６６】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０１６７】
絶縁層５１２と絶縁層５１３は絶縁体であるため、Ｅｃ５１３とＥｃ５１２は、Ｅｃ５２１、Ｅｃ５２２、およびＥｃ５２３よりも真空準位に近い（電子親和力が小さい）。
【０１６８】
ＯＳ層５２２は、ＯＳ層５２１およびＯＳ層５２３よりも電子親和力の大きい酸化物層である。例えば、ＯＳ層５２２として、ＯＳ層５２１およびＯＳ層５２３よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１６９】
ＯＳトランジスタ５０１のゲート（導電層５３０）に電圧を印加すると、ＯＳ層５２１、ＯＳ層５２２、ＯＳ層５２３のうち、電子親和力が大きいＯＳ層５２２にチャネルが形成される。
【０１７０】
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、ＯＳ層５２３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０１７１】
また、Ｅｃ５２１は、Ｅｃ５２２よりも真空準位に近い。具体的には、Ｅｃ５２１は、Ｅｃ５２２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０１７２】
また、Ｅｃ５２３は、Ｅｃ５２２よりも真空準位に近い。具体的には、Ｅｃ５２３は、Ｅｃ５２２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
【０１７３】
また、ＯＳ層５２１とＯＳ層５２２との間にはＯＳ層５２１とＯＳ層５２２の混合領域が存在する場合がある。また、ＯＳ層５２３とＯＳ層５２２との間にはＯＳ層５２３とＯＳ層５２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、ＯＳ層５２１−５２３の積層体（ＯＳ層５２０）は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
【０１７４】
このようなエネルギーバンド構造を有するＯＳ層５２０において、電子はＯＳ層５２２を主として移動することになる。そのため、ＯＳ層５２１と絶縁層５１２との界面に、または、ＯＳ層５２３と絶縁層５１３との界面に準位が存在したとしても、これらの界面準位により、ＯＳ層５２０中を移動する電子の移動が阻害されにくくなるため、ＯＳトランジスタ５０１のオン電流を高くすることができる。
【０１７５】
また、図１４Ｂに示すように、ＯＳ層５２１と絶縁層５１２の界面近傍、およびＯＳ層５２３と絶縁層５１３の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ５０２が形成され得るものの、ＯＳ層５２１、およびＯＳ層５２３があることにより、ＯＳ層５２２とトラップ準位Ｅｔ５０２とを遠ざけることができる。ＯＳトランジスタ５０１は、チャネル幅方向において、ＯＳ層５２２の上面と側面がＯＳ層５２３と接し、ＯＳ層５２２の下面がＯＳ層５２１と接して形成されている（図１３Ｃ参照）。このように、ＯＳ層５２２をＯＳ層５２１とＯＳ層５２３で覆う構成とすることで、トラップ準位Ｅｔ５０２の影響をさらに低減することができる。
【０１７６】
ただし、Ｅｃ５２１またはＥｃ５２３と、Ｅｃ５２２とのエネルギー差が小さい場合、ＯＳ層５２２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。従って、Ｅｃ５２１、およびＥｃ５２３と、Ｅｃ５２２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、ＯＳトランジスタ５０１の閾値電圧の変動が低減され、ＯＳトランジスタ５０１の電気特性を良好なものとすることができるため、好ましい。
【０１７７】
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル領域の物理的な凹凸が大きい場合にも阻害される。または、チャネル領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。
【０１７８】
ＯＳトランジスタ５０１のオン電流を高くするためには、例えば、ＯＳ層５２２の上面または下面（被形成面、ここではＯＳ層５２１）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。
【０１７９】
例えば、ＯＳ層５２２が酸素欠損（ＶＯとも表記する。）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、ＯＳ層５２２中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。例えば、ＯＳ層５２２のある深さにおいて、または、ＯＳ層５２２のある領域において、二次イオン質量分析法（ＳＩＭＳ）で測定される水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができ、または、５×１０１９ａｔｏｍｓ／ｃｍ３以下とすること、または１×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる。水素濃度は低いほど好ましく、ＯＳ層５２２のある領域のＳＩＭＳで測定される水素濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３未満であることが好ましく、に測定下限未満であることがより好ましい。
【０１８０】
ＯＳ層５２２の酸素欠損を低減するために、例えば、絶縁層５１２に含まれる過剰酸素を、ＯＳ層５２１を介してＯＳ層５２２まで移動させる方法などがある。この場合、ＯＳ層５２１は、酸素透過性を有する層（酸素を通過または透過させる層）であることが好ましい。
【０１８１】
ＯＳトランジスタ５０１がｓ−ｃｈａｎｎｅｌ構造を有する場合、ＯＳ層５２２の全体にチャネルが形成されるようにすることができる。ＯＳ層５２２の厚さは１０ｎｍ以上１００ｎｍ以下、または１０ｎｍ以上３０ｎｍ以下とすればよい。
【０１８２】
また、トランジスタのオン電流を高くするためには、ＯＳ層５２３を薄くすればよい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有するＯＳ層５２３とすればよい。一方、ＯＳ層５２３は、ＯＳ層５２２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、ＯＳ層５２３は、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有するＯＳ層５２３とすればよい。また、ＯＳ層５２３は、絶縁層５１２などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０１８３】
また、信頼性を高くするためには、ＯＳ層５２１は厚く、ＯＳ層５２３は薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有するＯＳ層５２１とすればよい。ＯＳ層５２１を厚くすることで、隣接する絶縁体とＯＳ層５２１との界面からチャネルの形成されるＯＳ層５２２までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有するＯＳ層５２１とすればよい。
【０１８４】
酸化物半導体をチャネルとするＯＳトランジスタに安定した電気特性を付与するには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０１７／ｃｍ３未満であること１、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
【０１８５】
また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、ＯＳ層５２１、ＯＳ層５２２およびＯＳ層５２３の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
【０１８６】
酸化物半導体を真性または実質的に真性とするためには、ＳＩＭＳ分析において、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、ＳＩＭＳで測定される水素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。酸化物半導体の水素濃度は低いほど好ましく、ＳＩＭＳで測定される水素濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３未満であることが好ましく、測定下限未満であることがより好ましい。また、ＳＩＭＳで測定される窒素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１８７】
また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。
【０１８８】
上掲のように不純物濃度を低減することにより、ホール効果測定により測定できる酸化物半導体のキャリア密度を１×１０１２／ｃｍ３未満とすることができ、好ましくは８×１０１１／ｃｍ３未満とすることができ、より好ましくは検出限界未満の１×１０１１／ｃｍ３未満１×１０−９／ｃｍ３以上とすることができる。すなわち、酸化物半導体のキャリア密度を限りなくゼロに近づけることができる。
【０１８９】
また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を数ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。
【０１９０】
図１３は、ＯＳ層５２０が３層構の例であるが、これに限定されない。例えば、ＯＳ層５２０をＯＳ層５２１またはＯＳ層５２３のない２層構造とすることができる。または、ＯＳ層５２１の上もしくは下、またはＯＳ層５２３上もしくは下に、ＯＳ層５２１、ＯＳ層５２２およびＯＳ層５２３として例示した酸化物半導体層のいずれか一を有する４層構造とすることもできる。または、ＯＳ層５２０の任意の層の間、ＯＳ層５２０の上、ＯＳ層５２０の下のいずれか二箇所以上に、ＯＳ層５２１―５２３として例示した酸化物半導体層を一または複数を設けて、ｎ層構造（ｎは５以上の整数）とすることもできる。
【０１９１】
＜＜ＯＳトランジスタの構成例２＞＞
図１５Ａに示すＯＳトランジスタ５０２は、ＯＳトランジスタ５０１の変形例である。ＯＳトランジスタ５０２も、ＯＳトランジスタ５０１と同様に、ｓ−ｃｈａｎｎｅｌ構造である。ＯＳトランジスタ５０２は、導電層５４１および導電層５４２の形状、および絶縁層５１１上に導電層５３１が設けられていることが、ＯＳトランジスタ５０１と異なる。
【０１９２】
導電層５３１はバックゲート電極として機能する。導電層５３１に、一定の電位を供給してもよいし、導電層５３０と同じ電位や同じ信号を供給してもよいし、異なる電位や異なる信号を供給してもよい。導電層５４１および導電層５４２は、それぞれ、ソース電極またはドレイン電極として機能する。
【０１９３】
ＯＳトランジスタ５０２の導電層５４１および導電層５４２は、ＯＳ層５２１とＯＳ層５２２との積層を形成するために使用されるハードマスクから作製されている。そのため、導電層５４１および導電層５４２は、ＯＳ層５２１およびＯＳ層５２２の側面に接する領域を有していない）。例えば、次のような工程を経て、ＯＳ層５２１、５２２、導電層５４１、５４２を作製することができる。ＯＳ層５２１、５２２を構成する２層の酸化物半導体膜を形成する。酸化物半導体膜上に、単層または積層の導電膜を形成する。この導電膜をエッチングしてハードマスクを形成する。このハードマスクを用いて、２層の酸化物半導体膜をエッチングして、ＯＳ層５２１とＯＳ層５２２の積層を形成する。次に、ハードマスクをエッチングして、導電層５４１および導電層５４２を形成する。
【０１９４】
導電層５３１は、ＯＳトランジスタ５０２のバックゲート電極として機能させることができる。図１３に示すＯＳトランジスタ５０１や後述するＯＳトランジスタ５０３−５０６（図１５−図１６）にも、導電層５３１を設けることができる。
【０１９５】
＜＜ＯＳトランジスタの構成例３、４＞＞
図１５Ｂに示すＯＳトランジスタ５０３はＯＳトランジスタ５０１の変形例であり、図１５Ｃに示すＯＳトランジスタ５０４は、ＯＳトランジスタ５０２の変形例である。ＯＳトランジスタ５０３およびＯＳトランジスタ５０４では、導電層５３０をマスクに用いて、ＯＳ層５２３および絶縁層５１３がエッチングされている。そのため、ＯＳ層５２３および絶縁層５１３の端部は導電層５３０の端部とほぼ一致することになる。
【０１９６】
＜＜ＯＳトランジスタの構成例５、６＞＞
図１６Ａに示すＯＳトランジスタ５０５は、ＯＳトランジスタ５０１の変形例であり、図１６Ｂに示すＯＳトランジスタ５０６は、ＯＳトランジスタ５０２の変形例である。ＯＳトランジスタ５０５およびＯＳトランジスタ５０６は、それぞれ、ＯＳ層５２２と導電層５４１との間に層５５１を有し、ＯＳ層５２２と導電層５４２との間に層５５２を有する。
【０１９７】
層５５１、５５２は、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化物半導体でなる層で形成することができる。層５５１、５５２は、ｎ型の酸化物半導体層で、または、導電層５４１、５４２よりも抵抗が高い導電体層で、形成することができる。例えば、層５５１、層５５２としては、インジウム、スズおよび酸素を含む層、インジウムおよび亜鉛を含む層、インジウム、タングステンおよび亜鉛を含む層、スズおよび亜鉛を含む層、亜鉛およびガリウムを含む層、亜鉛およびアルミニウムを含む層、亜鉛およびフッ素を含む層、亜鉛およびホウ素を含む層、スズおよびアンチモンを含む層、スズおよびフッ素を含む層またはチタンおよびニオブを含む層などを用いればよい。例示したこれらの層は水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンの１または複数を含んでも構わない。
【０１９８】
層５５１、５５２は、可視光線を透過する性質を有しても構わない。または、層５５１、５５２は、可視光線、紫外線、赤外線もしくはＸ線を、反射もしくは吸収することで透過させない性質を有しても構わない。このような性質を有することで、迷光によるトランジスタの電気特性の変動を抑制できる場合がある。
【０１９９】
また、層５５１、５５２は、ＯＳ層５２２との間にショットキー障壁を形成しない層を用いると好ましい。こうすることで、ＯＳトランジスタ５０５、５０６のオン特性を向上させることができる。
【０２００】
層５５１、５５２は、導電層５４１、５４２よりも高抵抗であることが好ましい。また、層５５１、５５２は、ＯＳトランジスタ５０５、５０６のチャネル抵抗よりも低抵抗であることが好ましい。例えば、層５５１、５５２の抵抗率は、０．１Ωｃｍ以上１００Ωｃｍ以下、０．５Ωｃｍ以上５０Ωｃｍ以下、または１Ωｃｍ以上１０Ωｃｍ以下であるとよい。層５５１、５５２の抵抗率を上述の範囲とすることにより、チャネルとドレインとの境界部における電界集中を緩和することができる。これにより、トランジスタの電気特性の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても飽和特性を良好にすることができる。なお、動作中にＯＳトランジスタ５０５、５０６のソースとドレインとが入れ替わらない回路構成であれば、層５５１または層５５２の一方のみ（例えば、ドレイン側）に設けるほうが好ましい場合がある。
【０２０１】
＜＜デバイス構造例１＞＞
図１７に、ＯＳトランジスタとＭＥＭＳデバイスを有する半導体装置のデバイス構造の一例を示す。図１７は半導体装置の模式的な断面図であり、発振回路１０１（図３）の積層構造を説明するための図である。よって、図１７は発振回路１０１のチップを特定の切断線で切ったものではない。図１７は、発振回路１０１のトランジスタがＯＳトランジスタである例を示す。
【０２０２】
発振回路１０１は単結晶シリコンウエハ３００に形成されている。単結晶シリコンウエハ３００に素子層３０１が形成されている。素子層３０１は、ＯＳトランジスタが形成される層である。図１７には、トランジスタ４３、４４を示す。ここでは、トランジスタ４３、４４は、図１５ＡのＯＳトランジスタ５０２と同様の構造を有する。
【０２０３】
素子層３０１に配線層Ｗ１１、Ｗ１２が積層されている。配線層Ｗ１１、Ｗ１２によって、トランジスタ４３、トランジスタ４４、容量素子２１、配線ＷＤ、ＷＬは電気的に接続されている。配線層Ｗ１２に素子層３０３が積層されている。素子層３０３には容量素子２１が形成されている。容量素子２１は、導電層３２１および導電層３２２、およびこれらに挟まれた誘電体を有する。容量素子２１を素子層３０１に形成することもできる。この場合、容量素子２１の第１電極をトランジスタ４４のゲートと同じ層の導電層で形成し、容量素子２１の第２電極とトランジスタの４４の第１端子とを共通の導電層で形成してもよい。
【０２０４】
素子層３０３に配線層Ｗ１３素子層３０４、配線層Ｗ１４が積層されている。素子層３０４はＭＥＭＳデバイスが形成される層である。ここでは、ＭＥＭＳスイッチ１０が形成されている。図１７では、ＭＥＭＳスイッチ１０はカンチレバー型としている。ＭＥＭＳスイッチ１０の構成はこれに限定されず、例えば、平行平板型としてもよい。素子層３０４および配線層Ｗ１４の空間３０５は、犠牲層エッチング工程によって形成される。固定電極１２は、配線層Ｗ１３、Ｗ１４によって、容量素子２１に電気的に接続される。可動電極１１は配線層Ｗ１３、Ｗ１４によって、外部端子（図示しない）に電気的に接続されている。
【０２０５】
＜＜デバイス構造例２＞＞
バッファ回路２２をＳｉトランジスタで形成する場合、またはＳｉトランジスタで形成される他の回路上に発振回路を積層する場合、Ｓｉトランジスタが形成される素子層上に、ＯＳトランジスタおよびＭＥＭＳデバイスを積層して設けることができる。そのような例を図１８に示す。
【０２０６】
図１８に示すチップは、単結晶シリコンウエハ３００に素子層３０１が形成され、素子層３０１に配線層Ｗ１、Ｗ２が積層されている。配線層Ｗ２に素子層３０２が積層されている。素子層３０１はＳｉトランジスタが形成される層であり、ここでは、代表的に、ｐ型Ｓｉトランジスタ３４１、ｎ型Ｓｉトランジスタ３４２を図示している。
【０２０７】
＜＜デバイス構造例３＞＞
ＯＳトランジスタが形成される素子層を複数積層することが可能である。そのような例を図１９に示す。
【０２０８】
図１９に示すチップでは、配線層Ｗ１１に素子層３１２が積層されている。素子層３１２はＯＳトランジスタが形成される層である。ここでは、素子層３０２にトランジスタ４３が形成され、素子層３１２にトランジスタ４４が形成されている。素子層３１２に容量素子２１を設けてもよい。
【０２０９】
素子層３１２に、配線層Ｗ１５、Ｗ１６が積層されている。配線層Ｗ１５、Ｗ１６によって、トランジスタ４４は、容量素子２１、トランジスタ４３と電気的に接続されている。
【０２１０】
また、素子層３０２のＯＳトランジスタと素子層３１２のＯＳトランジスタとで電気特性を異ならせることができる。その方法の一例としては、素子層３０２と素子層３１２とでは、ＯＳトランジスタのゲート絶縁層の膜厚を異ならせればよい。素子層３１２のＯＳトランジスタのゲート絶縁層を素子層３０２よりも厚くしてもよい。素子層３１２のＯＳトランジスタを高ドレイン電位で駆動するのにより適した構造としてもよい。あるいは、素子層３０２と素子層３１２とでは、ＯＳトランジスタの活性層を異なる酸化物半導体層で形成すればよい。例えば、酸化物半導体層がＩｎ−Ｍ−Ｚｎ酸化物層（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）である場合、Ｍの原子数に対するインジウムの原子数の割合を高くすることで、電界効果移動度を高くすること、または電流駆動能力を向上させることができる。Ｍの原子数に対するインジウムの原子数の割合を低くすることで、オフ電流を低減することができる。
【０２１１】
活性層をスパッタリング法で成膜されたＩｎ−Ｇａ−Ｚｎ酸化物で形成する場合、より小さいオフ電流のＯＳトランジスタを作製するには、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、または１：１：１．２のターゲットを用いればよい。例えば、電流駆動能力の高いＯＳトランジスタを作製するには、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２、または４：２：４．１のターゲットを用いればよい。
【０２１２】
図１７−図１９において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。半導体装置の絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
【０２１３】
絶縁層３５１−３５４は、水素、水等に対するブロッキング効果を有する絶縁物で形成されている層を少なくとも１層含むことが好ましい。水、水素等は酸化物半導体中にキャリアを生成する要因の一つであるので、水素、水等に対するブロッキング層を設けることにより、素子層３０１、３０２に形成されるＯＳトランジスタの信頼性を向上することができる。水素、水等に対するブロッキング効果を有する絶縁物には、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等がある。
【０２１４】
半導体装置を構成する絶縁体、導電体、半導体は、スパッタリング法、化学気相堆積（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子ビームエピタキシー（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ；Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、またはパルスレーザ堆積（ＰＬＤ；Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等で成膜することができる。ＣＶＤ法は、熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ；Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法、プラズマＣＶＤ（ＰＥＣＶＤ；Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法等を含む。例えば、絶縁膜をＣＶＤ法、好ましくはＰＥＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、ＣＶＤ法で成膜する場合、また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
【０２１５】
ＭＥＭＳデバイス（素子層３０４）の形成には、ナノインプリント（ホットエンボスを含む。）、射出成形等の微細加工技術を用いてもよい。
【０２１６】
＜＜電子部品＞＞
図１７−図１９に示す半導体装置は、パッケージされた電子部品に加工される。図２０Ａは、電子部品の作製方法例を示すフローチャートである。半導体パッケージ、またはＩＣ用パッケージともいう。半導体装置のパッケージには、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。ここでは、その一例について説明する。
【０２１７】
前工程（ウエハ製造工程）において、１の半導体ウエハに複数の半導体装置を作製する（ステップＳ１）。ステップＳ２からＳ８までの工程は後工程（組立及び検査工程）と呼ばれる。複数の半導体装置を個々のチップに分割するため、ダイシング工程を行う（ステップＳ２）。ＭＥＭＳデバイスを保護するため、封止基板（例えば、ガラス基板、半導体ウエハ）を半導体ウエハに接合する。半導体ウエハを薄膜化するため、半導体ウエハの裏面を研削する。その後、半導体ウエハをカットして、複数の半導体装置を個々のチップに分割する。
【０２１８】
チップを個々にピックアップしてリードフレーム上に搭載し接着する、ダイボンディング工程を行う（ステップＳ３）。接着方法は製品に適した方法を選択すればよく、例えば、チップとリードフレームとの接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
【０２１９】
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳ５）。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に、品名、ロット番号等を印字するマーキング工程を行う（ステップＳ７）。検査工程（ステップＳ８）を経て、電子部品が完成する（ステップＳ９）。
【０２２０】
図１７−図１９に示す半導体装置において、ＭＥＭＳデバイス（素子層３０４）と、ＯＳトランジスタを含み、ＭＥＭＳデバイスを制御するための回路部とを、異なる半導体ウエハに形成してもよい。この場合、ＭＥＭＳデバイスが作製されたチップと、回路部が作製されたチップを電気的に接続して、１のパッケージに組み込めばよい。
【０２２１】
完成した電子部品の斜視模式図を図２０Ｂに示す。図２０Ｂでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２０Ｂに示すように、電子部品７０００は、リード７００１及び回路部７００３を有する。回路部７００３には、例えば、図１７−図１９に示す半導体装置が作製されている。電子部品７０００は、例えばプリント基板７００２に実装される。複数種類の電子部品７０００が組み合わされ、プリント基板７００２上で電気的に接続されることで、回路基板７００４を作製することができる。完成した回路基板７００４は、実施の形態１で上掲した様々な電子機器に搭載される。
【０２２２】
（実施の形態３）
本実施の形態では、酸化物半導体の構造等について説明する。
【０２２３】
＜＜酸化物半導体の構造について＞＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
【０２２４】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０２２５】
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２２６】
（ＴＥＭ）
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２２７】
図２１Ａは、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって取得することができる。
【０２２８】
図２１Ｂに、図２１Ａの領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を示す。図２１Ｂより、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２２９】
図２１Ｂに示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２１Ｃは、特徴的な原子配列を、補助線で示したものである。図２１Ｂおよび図２１Ｃにより、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットをナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶことができる。
【０２３０】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２１Ｄ参照。）。図２１Ｃで観察されたペレットとペレットとの間で傾きが生じている箇所は、図２１Ｄに示す領域５１６１に相当する。
【０２３１】
図２２Ａに、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２２Ａの領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２２Ｂ、図２２Ｃおよび図２２Ｄに示す。図２２Ｂ、図２２Ｃおよび図２２Ｄより、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０２３２】
（ＸＲＤ）
Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２３Ａに示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０２３３】
ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０２３４】
ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２３Ｂに示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２３Ｃに示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２３５】
電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２４Ａに示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。図２４Ｂに、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２４Ｂに示す。図２４Ｂより、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。図２４Ｂにおける第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２４Ｂにおける第２リングは（１１０）面などに起因すると考えられる。
【０２３６】
ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
【０２３７】
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２３８】
不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２３９】
欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
【０２４０】
ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０２４１】
＜微結晶酸化物半導体＞
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０２４２】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
【０２４３】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２４４】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２４５】
＜非晶質酸化物半導体＞
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
【０２４６】
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０２４７】
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
【０２４８】
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
【０２４９】
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
【０２５０】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域とを有する。
【０２５１】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０２５２】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２５３】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。
【０２５４】
例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２５５】
図２５は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２５より、ａ−ｌｉｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２５中の（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさにまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２５中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
【０２５６】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０２５７】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０２５８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０２５９】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０２６０】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２６１】
＜成膜モデル＞
ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。図２６Ａは、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
【０２６２】
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【０２６３】
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【０２６４】
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。図２７Ａに、一例として、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図２７Ａは、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図２７Ａより、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
【０２６５】
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
【０２６６】
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
【０２６７】
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図２５中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させると、図２７Ｂに示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図２７Ｃに、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
【０２６８】
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合がある。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述の図２５中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレット５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図２６Ｂ参照。）。室温程度で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にすることができる。
【０２６９】
図２６Ａおよび図２６Ｂに示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの左手の法則によって理解できる。
【０２７０】
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
【０２７１】
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ移動することができる。
【０２７２】
また、図２６Ａに示すように基板５１２０が加熱されている場合、ペレット５１００と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
【０２７３】
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
【０２７４】
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
【０２７５】
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図２８に断面模式図を示す。
【０２７６】
図２８Ａに示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
【０２７７】
そして、図２８Ｂに示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１０５ｂの別の側面と接するように配置する。
【０２７８】
次に、図２８Ｃに示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらにペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
【０２７９】
そして、図２８Ｄに示すように、ペレット５１０５ｄは、その側面がペレット５１０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
【０２８０】
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図２５中の（３）と（２）の大きさの違いが、堆積後の成長分に相当する。
【０２８１】
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸化物半導体において、チャネル領域が一つの大きなペレットに収まる場合がある。即ち、単結晶構造を有する領域をチャネル領域として用いることができる。また、ペレットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル領域、ソース領域およびドレイン領域として用いることができる場合がある。
【０２８２】
このように、トランジスタのチャネル領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
【０２８３】
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
【０２８４】
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる。
【０２８５】
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があってもペレット５１００間の隙間がなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
【０２８６】
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
【０２８７】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【符号の説明】
【０２８８】
１０    ＭＥＭＳスイッチ
１１    可動電極
１２    固定電極
２０    回路
２１    容量素子
２２    バッファ回路
２５、２６    回路
３０    アナログメモリ
４１―４６、５１    トランジスタ
６０    パストランジスタロジック
１００―１０２、１１０    発振回路
１８０    電位源
【図１】
2016086420.tif 000003
【図２】
2016086420.tif 000004
【図３】
2016086420.tif 000005
【図４】
2016086420.tif 000006
【図５】
2016086420.tif 000007
【図６】
2016086420.tif 000008
【図７】
2016086420.tif 000009
【図８】
2016086420.tif 000010
【図９】
2016086420.tif 000011
【図１０】
2016086420.tif 000012
【図１１】
2016086420.tif 000013
【図１２】
2016086420.tif 000014
【図１３】
2016086420.tif 000015
【図１４】
2016086420.tif 000016
【図１５】
2016086420.tif 000017
【図１６】
2016086420.tif 000018
【図１７】
2016086420.tif 000019
【図１８】
2016086420.tif 000020
【図１９】
2016086420.tif 000021
【図２０】
2016086420.tif 000022
【図２３】
2016086420.tif 000023
【図２５】
2016086420.tif 000024
【図２６】
2016086420.tif 000025
【図２８】
2016086420.tif 000026
【図２１】
2016086420.tif 000027
【図２２】
2016086420.tif 000028
【図２４】
2016086420.tif 000029
【図２７】
2016086420.tif 000030