(57)【要約】【課題】出力信号の較正を短時間に行う。【解決手段】本実施形態に係る出力調整方法は、電子線描画装置の偏向電極に、入力データに比例した電圧信号を偏向電極へ出力する偏向アンプの出力を調整するための出力調整方法であって、出力が入力に比例し、電圧信号の調整範囲が割り当てられた複数のＤＡ変換器からの出力が合成されることにより生成された電圧信号の最小値と最大値をサンプリングする工程と、サンプリングした電圧信号の最小値と最大値を、予め設定された適正値に調整する第１工程と、第１工程の後に、調整範囲での電圧信号の下限値及び上限値のうちの少なくともいずれか一方を、調整範囲ごとにサンプリングする第２工程と、第２工程のサンプリング結果に基づいて、ＤＡ変換器からの出力を補正するための補正値を生成する第３工程と、を含む。【選択図】図１２
2016096204.tif 000002
【特許請求の範囲】
【請求項１】
電子線描画装置の偏向電極に、入力データに比例した電圧信号を前記偏向電極へ出力する偏向アンプの出力を調整するための出力調整方法であって、
出力が入力に比例し、前記電圧信号の調整範囲が割り当てられた複数のＤＡ変換器からの出力が合成されることにより生成された前記電圧信号の最小値と最大値をサンプリングする工程と、
サンプリングした前記電圧信号の最小値と最大値を、予め設定された適正値に調整する第１工程と、
前記第１工程の後に、前記調整範囲での前記電圧信号の下限値及び上限値のうちの少なくともいずれか一方を、前記調整範囲ごとにサンプリングする第２工程と、
前記第２工程のサンプリング結果に基づいて、前記ＤＡ変換器からの出力を補正するための補正値を生成する第３工程と、
を含む出力調整方法。
【請求項２】
前記第３工程では、
前記補正値が、前記ＤＡ変換器からの出力の直線性に基づいて演算される請求項１に記載の出力調整方法。
【請求項３】
電子線を対象物に照射することによりパターンを描画する電子線描画装置であって、
前記対象物に照射される前記電子線を偏向させるための偏向電極と、
入力データに比例した電圧信号を前記偏向電極へ出力する偏向アンプと、
を備え、
前記偏向アンプは、
入力された電圧を合成して前記電圧信号を出力する合成器と、
出力電圧が入力に比例し、前記電圧信号の調整範囲が割り当てられた複数のＤＡ変換器と、
請求項１又は２に記載の調整方法により生成された前記補正値を、前記偏向アンプへ入力される前記入力データと関連づけて記憶し、前記偏向アンプへ前記入力データが入力されたときに、前記入力データに応じた前記補正値を出力する記憶手段と、
前記記憶手段からの前記補正値に応じた値の電圧を前記合成器へ出力する補正用ＤＡ変換器と、
を有する電子線描画装置。
【請求項４】
前記偏向アンプへ前記入力データを出力して、前記偏向アンプを制御する制御装置を備え、
前記制御装置は、請求項１又は２に記載の出力調整方法を実行する請求項３に記載の電子線描画装置。
【請求項５】
前記補正用ＤＡ変換器は、第１の調整範囲での上限値と、前記第１の調整範囲の上位に規定される第２の調整範囲の下限値とが同一である場合に、前記第２の調整範囲の電圧信号に、前記入力データの１ビット分に相当する電圧を重畳する請求項３又は４に記載の電子線描画装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力調整方法及び電子線描画装置に関する。
【背景技術】
【０００２】
フラッシュメモリなどの記録媒体や、ＣＰＵ（Central Processing Unit）を構成する半導体素子のリソグラフィ工程では、マスクに形成された原画パターンが、半導体素子の基板となるウエハに転写される。近年、このマスクに形成される原画パターンは、電子線描画装置を用いて描画されるのが一般的になりつつある。
【０００３】
電子線描画装置を用いてパターンを描画する際には、偏向電極に印加する電圧を制御することにより、電子線をマスク上の所望の位置に入射させる。このため、精度よく微細なパターンを描画するためには、偏向電極に電圧を印加する偏向アンプの較正を、事前に行っておく必要がある。
【０００４】
従来の偏向アンプは、例えば特許文献１に記載されているように、複数のＤＡＣ（digital-to-analog converter）を備えている。そして、偏向アンプからの出力電圧は、各ＤＡＣからの出力電圧が合成されることにより生成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−５３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
偏向アンプの較正を精度よく行うためには、出力電圧のサンプリングと、出力電圧の調整を交互に複数回繰り返す必要がある。このため、偏向アンプの較正には、長時間を要するのが一般的である。
【０００７】
本発明は、上述の事情の下になされたもので、偏向アンプの較正を、補正精度を確保しつつ、短時間に行うことを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本実施形態に係る出力調整方法は、電子線描画装置の偏向電極に、入力データに比例した電圧信号を偏向電極へ出力する偏向アンプの出力を調整するための出力調整方法であって、出力が入力に比例し、電圧信号の調整範囲が割り当てられた複数のＤＡ変換器からの出力が合成されることにより生成された電圧信号の最小値と最大値をサンプリングする工程と、サンプリングした電圧信号の最小値と最大値を、予め設定された適正値に調整する第１工程と、第１工程の後に、調整範囲での電圧信号の下限値及び上限値のうちの少なくともいずれか一方を、調整範囲ごとにサンプリングする第２工程と、第２工程のサンプリング結果に基づいて、ＤＡ変換器からの出力を補正するための補正値を生成する第３工程と、を含む。
【０００９】
本実施形態に係る電子線描画装置は、電子線を対象物に照射することによりパターンを描画する電子線描画装置であって、対象物に照射される電子線を偏向させるための偏向電極と、入力データに比例した電圧信号を偏向電極へ出力する偏向アンプと、を備え、偏向アンプは、入力された電圧を合成して電圧信号を出力する合成器と、出力電圧が入力に比例し、電圧信号の調整範囲が割り当てられた複数のＤＡ変換器と、請求項１又は２に記載の調整方法により生成された補正値を、偏向アンプへ入力される入力データと関連づけて記憶し、偏向アンプへ入力データが入力されたときに、入力データに応じた補正値を出力する記憶手段と、記憶手段からの補正値に応じた値の電圧を合成器へ出力する補正用ＤＡ変換器と、を有する。
【発明の効果】
【００１０】
本発明によれば、出力信号について設けられた複数の調整範囲それぞれでの下限値又は上限値をサンプリングしていくことにより得られた情報に基づいて、偏向アンプの較正を行うことができる。このため、偏向アンプの較正を短時間に行うことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る電子線描画装置のブロック図である。
【図２】制御装置のブロック図である。
【図３】偏向アンプのブロック図である。
【図４】ＤＡ変換器の出力特性を示す図である。
【図５】入力データの対応関係を示す図である。
【図６】ＤＡ変換器の出力特性を示す図である。
【図７】出力電圧の特性を示す図である。
【図８】出力電圧の歪の補正を説明するための図である。
【図９】出力電圧の歪の補正を説明するための図である。
【図１０】出力電圧の較正処理の際に実行される一連の処理を示すフローチャートである。
【図１１】較正処理を説明するための図である。
【図１２】較正処理を説明するための図である。
【図１３】補正テーブルを示す図である。
【図１４】偏向アンプの変形例のブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態に係る電子線描画装置１０の概略構成を示す図である。電子線描画装置１０は、例えば真空度が１０−７Ｐａ程度の環境下において、レジスト材がコーティングされたマスクやレチクルなどの試料１２０に、パターンを描画する装置である。
【００１３】
図１に示されるように、電子線描画装置１０は、電子線を試料１２０に照射する照射装置２０、試料１２０が載置されるステージ装置６１、ステージ装置６１を収容するライティングチャンバ６０、照射装置２０及びステージ装置６１を制御する制御系１００を備えている。
【００１４】
照射装置２０は、長手方向を鉛直軸方向とする鏡筒２１と、鏡筒２１の内部上方から下方に向かって順番に配置される電子銃２２、偏向器３１，３２，３３、偏向器３１〜３３に対応して配置されるレンズ４１，４２，４３、アパーチャ５１，５２，５３を有している。
【００１５】
鏡筒２１は、下方が開放された円筒状のケーシングである。鏡筒２１は、ステンレスからなり、接地されている。この鏡筒２１は、ライティングチャンバ６０の上方に設置され、ライティングチャンバ６０内部に位置する部分は、その直径が下方（−Ｚ方向）に向かって小さくなるテーパー形状となっている。
【００１６】
電子銃２２は、鏡筒２１の内部上方に配置されている。電子銃２２は、例えば熱陰極型の電子銃である。電子銃２２は、陰極と、陰極を包囲するように設けられるウェネルト電極と、陰極の下方に配置される陽極などから構成されている。電子銃２２は、高電圧が印加されると下方へ電子線を射出する。
【００１７】
偏向器３１は、電子銃２２の下方に配置されている。偏向器３１は、相互に対向するように配置された電極を有している。そして、ブランキングアンプ１０３によって印加される電圧に応じて、電子銃２２から射出された電子線を偏向する。
【００１８】
例えば、偏向器３１には、ハイレベルとローレベルの２値の電圧信号が入力される。偏向器３１では、入力された電圧信号がハイレベルの時に、電極間に電界が生じ、電子線が偏向される。これにより、電子線は、アパーチャ５１によってブランキングされる。そのため、描画パターンに基づいて変調した電圧信号を、偏向器３１に入力することで、試料１２０に所望のパターンを描画することができる。また、ハイレベルに維持された電圧信号を偏向器３１に入力することで、電子線がブランキングされた状態を継続することができる。
【００１９】
レンズ４１は、偏向器３１を包囲するように配置された環状のレンズである。レンズ４１は、偏向器３１を通過する電子線を、アパーチャ５１の中心近傍に集束させる。
【００２０】
アパーチャ５１，５２は、中央に電子線が通過する開口が設けられた板状の部材である。アパーチャ５１，５２は、レンズ４１を通過した電子線の集束点近傍に配置されている。電子線がアパーチャ５１，５２の開口を通過することで、電子線のスポットの形状が整形される。また、電子線が偏向器３１によって偏向されたときには、電子線は、アパーチャ５１によって遮蔽される。これにより、電子線がブランキングされる。
【００２１】
偏向器３２は、アパーチャ５２の下方に配置されている。偏向器３２は、対向して配置される複数対の電極を有している。偏向器３２は、電極に印加される電圧に応じて、アパーチャ５２を通過した電子線を偏向する。
【００２２】
レンズ４２は、偏向器３２を包囲するように配置された環状のレンズである。レンズ４２は、偏向器３２を通過する電子線を、アパーチャ５３の中心近傍に集束させる。
【００２３】
アパーチャ５３は、偏向器３２の下方に配置されている。アパーチャ５３も、アパーチャ５１，５２と同様に構成されている。電子線がアパーチャ５３の開口を通過することで、電子線のスポットの形状が整形される。
【００２４】
偏向器３３は、アパーチャ５３の下方に配置されている。偏向器３３は、対向して配置される複数対の電極を有している。偏向器３３は、電極に印加される電圧に応じて、アパーチャ５３を通過した電子線を偏向する。
【００２５】
レンズ４３は、偏向器３３を包囲するように配置された環状のレンズである。レンズ４３は、偏向器３３と協働することにより、ステージ装置６１に載置された試料１２０の所望の位置に、偏向器３３を通過する電子線を集束させる。
【００２６】
ライティングチャンバ６０は、直方体状の中空部材であり上面には円形の開口が形成されている。上述した照射装置２０の鏡筒２１は、ライティングチャンバ６０の上面に形成された開口に挿入されている。
【００２７】
ステージ装置６１は、ライティングチャンバ６０の内部に配置されている。ステージ装置６１は、パターンが描画される試料１２０をほぼ水平に保持した状態で、少なくとも水平面内を移動する。
【００２８】
制御系１００は、照射装置２０及びステージ装置６１を制御するためのシステムである。この制御系１００は、制御装置１０１、電源装置１０２、ブランキングアンプ１０３、レンズ駆動装置１０４、偏向アンプ２００Ａ，２００Ｂ、及びステージ駆動装置１０７を有している。
【００２９】
図２は、制御装置１０１のブロック図である。図２に示されるように、制御装置１０１は、ＣＰＵ（Central Processing Unit）１０１ａ、主記憶部１０１ｂ、補助記憶部１０１ｃ、入力部１０１ｄ、表示部１０１ｅ、インタフェース部１０１ｆ、及び上記各部を接続するシステムバス１０１ｇを有するコンピュータである。
【００３０】
ＣＰＵ１０１ａは、補助記憶部１０１ｃに記憶されたプログラムを読み出して実行する。そして、プログラムに応じて、制御系１００を構成する機器を統括的に制御する。
【００３１】
主記憶部１０１ｂは、ＲＡＭ（Random Access Memory）等の揮発性メモリを有している。主記憶部１０１ｂは、ＣＰＵ１０１ａの作業領域として用いられる。
【００３２】
補助記憶部１０１ｃは、ＲＯＭ（Read Only Memory）、磁気ディスク、半導体メモリなどの不揮発性メモリを有している。補助記憶部１０１ｃは、ＣＰＵ１０１ａが実行するプログラム、及び各種パラメータなどを記憶している。また、ＣＰＵ１０１ａによる処理結果などを含む情報を順次記憶する。
【００３３】
入力部１０１ｄは、キーボードや、マウスなどのポインティングデバイスを有している。ユーザの指示は、入力部１０１ｄを介して入力され、システムバス１０１ｇを経由してＣＰＵ１０１ａに通知される。
【００３４】
表示部１０１ｅは、ＬＣＤ（Liquid Crystal Display）などの表示ユニットを有している。表示部１０１ｅは、例えば、電子線描画装置１０のステータスや、描画パターンなどに関する情報を表示する。
【００３５】
インタフェース部１０１ｆは、ＬＡＮインタフェース、シリアルインタフェース、パラレルインタフェース、アナログインタフェースなどを備えている。電源装置１０２、ブランキングアンプ１０３、レンズ駆動装置１０４、偏向アンプ２００Ａ，２００Ｂ、及びステージ駆動装置１０７は、インタフェース部１０１ｆを介して、制御装置１０１に接続される。
【００３６】
上述のように構成される制御装置１０１は、電源装置１０２、ブランキングアンプ１０３、レンズ駆動装置１０４、偏向アンプ２００Ａ，２００Ｂ、及びステージ駆動装置１０７を統括的に制御する。
【００３７】
図１に戻り、電源装置１０２は、制御装置１０１からの指示に基づいて、電子銃２２に電圧を印加する。これにより、電子銃２２から試料１２０へ向かって、電子線が射出される。
【００３８】
ブランキングアンプ１０３は、制御装置１０１から出力されるデジタル信号に基づいてブランキング信号を生成する。そして、生成したブランキング信号を偏向器３１へ出力する。例えば、ブランキング信号は、ハイレベルが５００ｍＶで、ローレベルが０Ｖの２値の信号である。偏向器３１へ出力されるブランキング信号がハイレベルのときに、電子線がブランキングされる。
【００３９】
レンズ駆動装置１０４は、制御装置１０１の指示に基づいて、電子線に対するレンズ４１，４２のパワー（屈折力）を制御して、電子線をアパーチャ５１〜５３の中心に向けて集束させ、また、レンズ４３のパワーを制御して、電子線を試料１２０の上面に集束させる。
【００４０】
ステージ駆動装置１０７は、制御装置１０１の指示に基づいて、ステージ装置６１を駆動し、試料１２０の移動や位置決めなどを行う。
【００４１】
偏向アンプ２００Ａは、制御装置１０１から出力されるデジタル信号に基づいて電圧信号を生成し、偏向器３２を構成する電極へ出力する。偏向器３２を構成する電極間には、電位差Ｖ１が生じる。これにより、偏向器３２を通過する電子線は、電位差Ｖ１に応じた量だけ偏向する。
【００４２】
図３は、偏向アンプ２００Ａのブロック図である。図３に示されるように、偏向アンプ２００Ａは、分配器２０１、ＤＡ変換器２０２ａ〜２０２ｅ、加算器２０７、ＤＰＲＡＭ（Dual Port RAM）２０８などを有している。
【００４３】
偏向アンプ２００Ａに対しては、制御装置１０１から、入力データＤｉｎ（２０）が入力される。入力データＤｉｎ（２０）は、加算器２０７から出力される電圧信号Ｖｏｕｔの値を規定するための２０ビットのデータである。入力データＤｉｎ（２０）は、演算器２１０によって、下位に２ビットが付加され、２２ビットの入力データＤｉｎ（２２）となる。この入力データＤｉｎ（２２）は、分配器２０１へ入力される。
【００４４】
例えば、Ｄｉｎ（２０）が、［０１１１，１１１１，１１１１，１１１１，１１１１］である場合には、このＤ（２０）がオフセットバイナリへ変換されて、［１１１１，１１１１，１１１１，１１１１，１１１１］が生成され、これが付合反転される。これにより、Ｄｉｎ（２０）は、［００００，００００，００００，００００，００００］に変換される。次に、下位に２ビットが付加され、終局的に、［００，００００、００００，００００，００００，００００］が、Ｄｉｎ（２２）として演算器２１０から分配器２０１へ入力される。なお、オフセットバイナリへの変換は、Ｄｉｎ（２０）の付合を表す最上位の値を変換させることにより行われる。例えば、Ｄｉｎ（２０）の最上位の値が１である場合には、これが０になる。また、Ｄｉｎ（２０）の最上位の値が０である場合には、これが１になる。
【００４５】
また、例えば、Ｄｉｎ（２０）が、［１０００，００００，００００，００００，０００１］である場合には、このＤ（２０）がオフセットバイナリへ変換されて、［００００，００００，００００，００００，０００１］が生成され、これが付合反転される。これにより、Ｄｉｎ（２０）は、［１１１１，１１１１，１１１１，１１１１，１１１０］に変換される。次に、下位に２ビットが付加され、終局的に、［１１，１１１１，１１１１，１１１１，１１１１，１０００］が、Ｄｉｎ（２２）として演算器２１０から分配器２０１へ入力される。
【００４６】
また、例えば、Ｄｉｎ（２０）が、［１１０１，１１０１，１１０１，１１０１，１１０１］である場合には、このＤ（２０）がオフセットバイナリへ変換されて、［０１０１，１１０１，１１０１，１１０１，１１０１］が生成され、これが付合反転される。これにより、Ｄｉｎ（２０）は、［１０１０，００１０，００１０，００１０，００１０］に変換される。次に、下位に２ビットが付加され、終局的に、［１０，１０００，１０００，１０００，１０００，１０００］が、Ｄｉｎ（２２）として演算器２１０から分配器２０１へ入力される。
【００４７】
分配器２０１は、入力データＤｉｎ（２２）のうち、下位２０ビットのデータＤ（２０）を取り出す。そして、Ｄｉｎ（２２）の上位２ｂｉｔに応じて、データＤ（２０）をＤＡ変換器２０２ａ〜２０２ｄのいずれかに入力する。また、Ｄ（２０）が入力されたＤＡ変換器２０２ａ〜２０２ｄ以外のＤＡ変換器２０２ｅには、Ｄｉｎ（２２）の上位２ｂｉｔに応じて、Ｄ（２０）の取り得る範囲の最大値もしくは最小値を入力する。
【００４８】
入力データＤｉｎ（２０）から取り出されるデータＤ（２０）は、例えば最小値が０で最大値がｅのデータである。
【００４９】
Ｄｉｎ（２０）の上位２ｂｉｔが、００である場合には、Ｄ（２０）は、Ｄ１として、ＤＡ変換器２０２ａに出力される。例えば、［００，００００、００００，００００，００００，００００］が、Ｄｉｎ（２２）として分配器２０１へ入力された場合には、［００００、００００，００００，００００，００００］がＤ（２０）として抽出される。そして、このＤ（２０）が、Ｄ１として、ＤＡ変換器２０２ａに出力される。
【００５０】
Ｄｉｎ（２０）の上位２ｂｉｔが、０１である場合には、Ｄ（２０）は、Ｄ２として、ＤＡ変換器２０２ｂに出力される。例えば、［０１，１０００、１０００，１０００，１０００，１０００］が、Ｄｉｎ（２２）として分配器２０１へ入力された場合には、［１０００、１０００，１０００，１０００，１０００］がＤ（２０）として抽出される。そして、このＤ（２０）が、Ｄ２として、ＤＡ変換器２０２ｂに出力される。
【００５１】
Ｄｉｎ（２０）の上位２ｂｉｔが、１０である場合には、Ｄ（２０）は、Ｄ３として、ＤＡ変換器２０２ｃに出力される。例えば、［１０，１０００，１０００，１０００，１０００，１０００］が、Ｄｉｎ（２２）として分配器２０１へ入力された場合には、［１０００、１０００，１０００，１０００，１０００］がＤ（２０）として抽出される。そして、このＤ（２０）が、Ｄ３として、ＤＡ変換器２０２ｃに出力される。
【００５２】
Ｄｉｎ（２０）の上位２ｂｉｔが、１１である場合には、Ｄ（２０）は、Ｄ４として、ＤＡ変換器２０２ｄに出力される。例えば、［１１，１１１１，１１１１，１１１１，１１１１，１０００］が、Ｄｉｎ（２２）として分配器２０１へ入力された場合には、［１１１１、１１１１，１１１１，１１１１，１０００］がＤ（２０）として抽出される。そして、このＤ（２０）が、Ｄ４として、ＤＡ変換器２０２ｄに出力される。
【００５３】
入力データＤ１、Ｄ２，Ｄ３，Ｄ４は、ＤＡ変換器２０２ａ〜２０２ｄの出力を規定するデータである。これらの入力データＤ１、Ｄ２，Ｄ３，Ｄ４は、例えば最小値が０で、最大値がｅのデータとなる。
【００５４】
図４は、ＤＡ変換器２０２ａ〜２０２ｄの特性を示す図である。ＤＡ変換器２０２ａ〜２０２ｄは入力が２０ビットの変換器である。ＤＡ変換器２０２ａ〜２０２ｄは、リファレンス電圧Ｖｒｅｆを基準に、入力に応じた電圧を出力する。図４に示されるように、ＤＡ変換器２０２ａ〜２０２ｄは、リニアな特性を有している。このため、ＤＡ変換器２０２ａ〜２０２ｄからは、入力されたデジタルデータの値に比例した電圧が出力される。
【００５５】
ＤＡ変換器２０２ａ〜２０２ｄへ入力されるデジタルデータは、上述した入力データＤ１〜Ｄ４である。ＤＡ変換器２０２ａ〜２０２ｄは、入力データＤ１〜Ｄ４が最小値０のとき最大値＋Ｖの電圧を出力する。また、ＤＡ変換器２０２ａ〜２０２ｄは、入力データＤ１〜Ｄ４が最大値Ｙのとき最小値−Ｖの電圧を出力する。
【００５６】
図５は、入力データＤｉｎ（２０）と、分配器２０１によって生成される入力データＤ１〜Ｄ４との関係を示す図である。入力データＤｉｎ（２０）は、１６進数で示されるデータであり、最小値０から最大値１０４８５７５までの値のデータである。図５においては、表示を明確にする観点から、２６２１４３をａ，２６２１４４をａ＋１，４６３１２１をｂ，５２４２８７をｃ，５２４２８８をｃ＋１，５２４２８９をｃ＋２，７８６４３１をｄ−１，７８６４３２をｄ，１０４８５７５をｅと表示している。また、０とａ〜ｅで示されるデータ以外のデータの記載は省略されている。
【００５７】
図５に示されるように、入力データＤｉｎ（２０）が、ａ＋１以上でｃ以下であるときには、入力データＤ１は、Ｄ（２０）となる。一方、入力データＤ２〜Ｄ４の値は０となる。このため、入力データＤｉｎ（２０）が、ａ＋１以上でｃ以下であるときには、図６に示されるように、ＤＡ変換器２０２ａからの出力電圧は、−Ｖから＋Ｖまでの間のいずれかの値となり、ＤＡ変換器２０２ｂ〜２０２ｄからの出力電圧は、＋Ｖに固定される。
【００５８】
入力データＤｉｎ（２０）が、０以上でａ以下であるときには、入力データＤ２は、Ｄ（２０）となる。一方、入力データＤ１の値はＹとなり、入力データＤ３，Ｄ４の値は０となる。このため、図６に示されるように、入力データＤｉｎ（２０）が、０以上でａ以下であるときには、ＤＡ変換器２０２ｂからの出力電圧は、−Ｖから＋Ｖまでの間のいずれかの値となる。そして、ＤＡ変換器２０２ａからの出力電圧は、−Ｖとなり、ＤＡ変換器２０２ｃ，２０２ｄからの出力電圧は、＋Ｖに固定される。
【００５９】
入力データＤｉｎ（２０）が、ｄ以上でｅ以下であるときには、入力データＤ３は、Ｄ（２０）となる。一方、入力データＤ１，Ｄ２の値はＹとなり、Ｄ４の値が０となる。このため、入力データＤｉｎ（２０）が、ｄ以上でｅ以下であるときには、図６に示されるように、ＤＡ変換器２０２ｃからの出力電圧は、−Ｖから＋Ｖまでの間のいずれかの値となる。そして、ＤＡ変換器２０２ａ，２０２ｂからの出力電圧は、−Ｖに固定され、ＤＡ変換器２０２ｄからの出力電圧は、＋Ｖに固定される。
【００６０】
入力データＤｉｎ（２０）が、ｃ＋１以上でｄ−１以下であるときには、入力データＤ４は、Ｄ（２０）となる。一方、入力データＤ１〜Ｄ３の値はＹとなる。このため、入力データＤｉｎ（２０）が、ｃ＋１以上でｄ−１以下であるときには、図６に示されるように、ＤＡ変換器２０２ｄからの出力電圧は、−Ｖから＋Ｖまでの間のいずれかの値となり、ＤＡ変換器２０２ａ〜２０２ｃからの出力電圧は、−Ｖに固定される。
【００６１】
このため、ＤＡ変換器２０２ａ〜２０２ｄからの出力電圧を加算した電圧と、入力データＤｉｎ（２０）との関係は、図７に示されるように、ほぼリニアな特性となる。
【００６２】
図３に戻り、ＤＡ変換器２０２ｅは、偏向アンプ２００Ａから出力される電圧信号Ｖｏｕｔの補正に用いられる変換器である。ＤＡ変換器２０２ｅも、ＤＡ変換器２０２ａ〜２０２ｄと同様に、リニアな特性をもつ変換器であり、入力されたデジタルデータの値に比例した電圧を出力する。
【００６３】
ＤＡ変換器２０２ｅへ入力されるデジタルデータは、加算器２１３から出力される入力データＤ５である。入力データＤ５は、加算器２１３によって、入力データＡＤ（２０）にＤｉｎ（２０）の上位２ビット（ＭＳ２ｂｉｔ）が加算されることにより生成されるデータである。したがって、入力データＤ５は、入力データＡＤ（２０）と、入力データＤｉｎ（２０）の上位２ビットからなるデータといえる。
【００６４】
入力データＤ５を構成する入力データＡＤ（２０）は、電圧信号Ｖｏｕｔを補正するためのデータとして使用される。また、入力データＤｉｎ（２０）の上位２ビットのデータは、ＤＡ変換器２０２ａ〜２０２ｄの出力の歪を補正するデータとして用いられる。
【００６５】
出力の歪というのは、入力データＤｉｎ（２０）の値が変化したとしても、ＤＡ変換器２０２ａ〜２０２ｄからの出力が変化しないことによって生じる現象である。具体的には、偏向アンプ２００Ａからの電圧信号Ｖｏｕｔの調整範囲が、複数のＤＡ変換器に割り当てられた場合には、入力データＤｉｎ（２０）の値がリニアに変化した場合であっても、調整範囲の境界では、ＤＡ変換器２０２ａ〜２０２ｄからの出力が重複する。その結果、加算器２０７から出力される電圧信号Ｖｏｕｔに歪が生じる。
【００６６】
例えば、図５を参照するとわかるように、入力データＤｉｎ（２０）が、ａからａ＋１へ変化した場合には、入力データＤ２〜Ｄ４の値は０に固定されたままで、入力データＤ１の値はＹに固定されたままである。また、入力データＤｉｎ（２０）が、ｅから０に変化した場合には、入力データＤ３，Ｄ４の値は０に固定されたままで、入力データＤ１，Ｄ２の値はＹに固定されたままである。
【００６７】
このような場合には、図８に示されるように、入力データＤｉｎ（２０）の値がリニアに変化したとしても、ＤＡ変換器２０２ａ〜２０２ｄからの出力を合成することにより得られる出力電圧（以下合成出力という）は変化しない。そこで、入力データＤｉｎ（２０）の上位２ビットのデータは、図９を参照するとわかるように、ＤＡ変換器２０２ａ〜２０２ｄの合成出力から、適宜電圧−ｄを加えるために用いられる。
【００６８】
このため、図５に示されるように、入力データＤｉｎ（２０）の上位２ビットのデータは、ＤＡ変換器２０２ａ〜２０２ｄごとに設けられ、０，ａ１，ａ２，ａ３の４値をとりうる。このデータが０であるときは、ＤＡ変換器２０２ｅの出力電圧は零であり、ａ１であるときは、ＤＡ変換器２０２ｅの出力電圧が−ｄＶとなり、ａ２であるときは、ＤＡ変換器２０２ｅの出力電圧が−２ｄＶとなり、ａ３であるときは、ＤＡ変換器２０２ｅの出力電圧が−３ｄＶとなる。
【００６９】
したがって、入力データＤｉｎがｄ−１からｄへ移行したときと、入力データＤｉｎがｅから０へ移行したときと、入力データＤｉｎがａからａ＋１へ移行したときに、ＤＡ変換器２０２ｅの出力電圧が、−３ｄＶから−２ｄＶ、−２ｄＶから−ｄＶ、−ｄＶから０と、ｄＶずつ増加する。これにより、例えば、図９に示されるように、合成出力はリニアに変化することになる。
【００７０】
図３に戻り、入力データＡＤ（２０）は、ＤＰＲＡＭ２０８に予め記憶された補正テーブルに基づいて生成されるデータである。補正テーブルは、偏向アンプ２００Ａを較正する際に得られるデータに基づいて生成される。補正テーブルの生成手順については、後述する。
【００７１】
加算器２０７は、ＤＡ変換器２０２ａ〜２０２ｅからの出力を合成して、電圧信号Ｖｏｕｔとして出力する。電圧信号Ｖｏｕｔについては、入力データＤｉｎ（２０）に対する特性がリニアになるように較正される。以下、電圧信号Ｖｏｕｔの較正要領について、図１０を参照して説明する。図１０は、制御装置１０１のＣＰＵ１０１ａが実行する一連の処理を示すフローチャートである。これらの処理は、電子線描画装置１０の設置時や、描画を開始する前などに定期的に行われる。
【００７２】
電圧信号Ｖｏｕｔの較正は、ＤＰＲＡＭ２０８からの入力データＡＤ（１６）の出力を遮断した状態で行う。図１１は、電圧信号Ｖｏｕｔの変化を示す図である。図１１の線Ｌ１は、較正前の電圧信号Ｖｏｕｔを示す。また、線Ｌ０は、電圧信号Ｖｏｕｔの較正目標値を示す。電圧信号Ｖｏｕｔの較正は、電圧信号Ｖｏｕｔを示す線Ｌ１を、線Ｌ０に一致させるものである。
【００７３】
電圧信号Ｖｏｕｔの較正では、まず、入力データＤｉｎ（２０）の値をｃ、ｃ＋１として、電圧信号Ｖｏｕｔの最大値Ｖｍａｘと最小値Ｖｍｉｎをサンプリングする（ステップＳ１０１）。
【００７４】
次に、図１２を参照するとわかるように、電圧信号Ｖｏｕｔの最大値Ｖｍａｘと最小値Ｖｍｉｎが、予め定められた値＋ＦＳと−ＦＳとなるように電圧回路２０９から出力されるリファレンス電圧Ｖｒｅｆを調整する（ステップＳ１０２）。図３に示されるように、偏向アンプ２００Ａでは、電圧回路２０９から出力されるリファレンス電圧Ｖｒｅｆは、それぞれＤＡ変換器２０２ａ〜２０２ｅに入力されている。このため、ＤＡ変換器２０２ａ〜２０２ｅのゲインは、一律に調整される。
【００７５】
次に、入力データＤｉｎ（２０）の値をそれぞれ、ｃ＋１、ｄ、０、ａ、ｃと変化させて、電圧信号Ｖｏｕｔの値と、較正目標値との差Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５を求める（ステップＳ１０３）。差Ｄ１〜Ｄ５の大きさは、図１２の矢印の大きさで示される。また、差Ｄ１〜Ｄ５の付合は、矢印の向きで示される。
【００７６】
次に、入力データＤｉｎ（２０）がｃ＋１からｄまでの範囲であるときの補正値Ｍ（ｘ）を算出する（ステップＳ１０４）。上述したように、ＤＡ変換器２０２ａ〜２０２ｄの特性はリニアであると考えて差し支えない。そのため、補正値Ｍ（ｘ）は、例えば次式（１）を用いて算出することができる。
【００７７】
M(x)=-D1+(x-(c+1))・(D2-D1)/(d-(c+1))  …（１）
【００７８】
同様に、入力データＤｉｎ（２０）がｄからｅまでの範囲であるときの補正値Ｍ（ｄ）〜Ｍ（ｅ）と、入力データＤｉｎ（２０）が０からａまでの範囲であるときの補正値Ｍ（０）〜Ｍ（ａ）と、入力データＤｉｎ（２０）がａからｃまでの範囲であるときの補正値Ｍ（ａ）〜Ｍ（ｃ）を、以下の３つの式（２）〜（４）を用いて算出する。
【００７９】
M(x)=-D2+(x-d)・(D3-D2)/(e-d)  …（２）
M(x)=-D3+(x-0)・(D4-D3)/(a-0)  …（３）
M(x)=-D4+(x-a)・(D5-D4)/(c-a)  …（４）
【００８０】
上述のように求めた補正値Ｍ（ｘ）を算出すると、これらの補正値Ｍ（ｘ）を、入力データＤｉｎ（２０）と関連付けることにより補正テーブルを生成する（ステップＳ１０５）。図１３は、補正テーブルの一例を示す図である。図１３に示されるように、補正テーブルを参照することで、入力データＤｉｎ（２０）の値から、補正値Ｍ（ｘ）を特定することができる。例えば、入力データＤｉｎ（２０）がｃである場合は、補正値Ｍ（ｂ）が特定され、入力データＤｉｎ（２０）が０である場合は、補正値Ｍ（０）が特定される。補正テーブルは、ＤＰＲＡＭ２０８に保存される（ステップＳ１０６）。これにより、電圧信号Ｖｏｕｔの較正が終了する。
【００８１】
図３に示されるように、補正テーブルを記憶したＤＰＲＡＭ２０８は、偏向アンプ２００Ａに入力データＤｉｎ（２０）が入力されると、Ｄｉｎ（２０）を指標として補正テーブルを検索し、補正値Ｍ（ｘ）を特定する。そして、補正値Ｍ（ｘ）を示す１６ビットのデジタルデータを、入力データＡＤ（１６）として出力する。入力データＡＤ（１６）の下位には、演算器２１１によって、４ビットのデータが付加される。４ビットのデータを付加する理由は、ＤＰＲＡＭ２０８から出力される１６ビットのデータを、ＤＡ変換器２０２ｅの入力ビット数に適応させるためである。４ビットのデータが付加された入力データＡＤ（１６）は、入力データＡＤ（２０）として、加算器２１３へ出力される。
【００８２】
加算器２１３は、入力データＡＤ（２０）に、Ｄｉｎ２０の上位２ビットを加算することにより入力データＤ５を生成する。この入力データＤ５は、ＤＡ変換器２０２ｅに入力される。これにより、ＤＡ変換器２０２ｅからは、補正値Ｍ（ｘ）に相当する電圧と、ＤＡ変換器２０２ａ〜２０２ｄそれぞれの調整範囲の境界で生じる電圧差ｄＶを補完するための電圧とが合成された電圧が出力される。したがって、加算器２０７からは、図７に示されるように、リニアな特性の電圧信号Ｖｏｕｔが出力される。
【００８３】
図１に戻り、偏向アンプ２００Ｂは、制御装置１０１から出力されるデジタル信号に基づいて電圧信号を生成し、偏向器３３を構成する電極へ出力する。偏向器３３を構成する電極間には、電位差Ｖ２が生じる。これにより、偏向器３２を通過する電子線は、電位差Ｖ２に応じた量だけ偏向する。偏向アンプ２００Ｂは、上述した偏向アンプ２００Ａと同等の構成を有している。
【００８４】
上述のように構成される電子線描画装置１０では、試料１２０への描画開始指令が制御装置１０１へ入力されると、制御装置１０１を構成するＣＰＵ１０１ａは、主記憶部１０１ｂを作業領域として使用し、補助記憶部１０１ｃに記憶されるプログラムを実行することにより、電子線描画装置１０を統括的に制御する。
【００８５】
具体的には、ＣＰＵ１０１ａは、ステージ駆動装置１０７を介して、ステージ装置６１を駆動し、図１に示されるように、試料１２０を照射装置２０の下方に位置決めする。
【００８６】
次に、ＣＰＵ１０１ａは、電源装置１０２を駆動して、電子銃２２に電圧を印加する。これにより、電子銃２２から電子線が射出される。
【００８７】
照射装置２０の電子銃２２から電子線が射出されると、ＣＰＵ１０１ａは、レンズ駆動装置１０４、偏向アンプ２００Ａ，２００Ｂを駆動して、電子線を、試料１２０の所望の位置に集束させる。同時に、ＣＰＵ１０１ａは、ブランキングアンプ１０３を駆動して、描画データに基づいて変調されたブランキング信号を、偏向器３１へ出力する。上記動作により、試料１２０にパターンが描画される。
【００８８】
以上説明したように、本実施形態では、偏向アンプ２００Ａ、２００Ｂを構成する各ＤＡ変換器２０２ａ〜２０２ｄの出力特性は、ほぼリニアであり、直線性が保証されている。このため、較正を行う際には、図１２を参照するとわかるように、各ＤＡ変換器２０２ａ〜２０２ｄに割り当てられた調整範囲の境界に相当する点での差Ｄ１〜Ｄ５を計測するだけですむ。つまり、ＤＡ変換器の数とほぼ等しい数のサンプリングを行うだけで較正を行うことができる。したがって、電子線描画装置１０の較正を短時間に精度よく行うことができる。
【００８９】
本実施形態では、各ＤＡ変換器２０２ａ〜２０２ｄに割り当てられた調整範囲の境界を越えて、入力データＤｉｎ（２０）の値が変化したとしても、電圧信号Ｖｏｕｔは、図９を参照するとわかるように、リニアに変化する。このため、直線性にすぐれた電圧信号Ｖｏｕｔを出力することができる。
【００９０】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、上記実施形態では、較正を行う際に、図１２を参照するとわかるように、各ＤＡ変換器２０２ａ〜２０２ｄに割り当てられた調整範囲の境界に相当する点での差Ｄ１〜Ｄ５を計測することとした。これに限らず、調整範囲の境界と、調整範囲の中間の点での差を計測し、この計測結果を用いて較正を行うこととしてもよい。
【００９１】
上記実施形態では、４つのＤＡ変換器２０２ａ〜２０２ｄからの出力を合成する場合について説明した。これに限らず、偏向アンプ２００Ａ，２００Ｂは、３つ以下、或いは５つ以上の複数のＤＡ変換器を有していてもよい。
【００９２】
上記実施形態では、偏向アンプ２００Ａ，２００Ｂが２０ビットのＤＡ変換器から構成されている場合について説明した。これに限らず、偏向アンプ２００Ａ，２００Ｂに用いられるＤＡ変換器は、２０ビット以外の変換器であってもよい。
【００９３】
上記実施形態では、偏向アンプ２００Ａ，２００Ｂを構成するＤＡ変換器２０２ａ〜２００ｄのリファレンス電圧Ｖｒｅｆが、共通の電圧回路２０９から供給される場合について説明した。これに限らず、図１４に示されるように、ＤＡ変換器２０２ａ〜２００ｄに、リファレンス電圧Ｖｒ１〜Ｖｒ４を入力し、これらのリファレンス電圧Ｖｒ１〜Ｖｒ４を変更して、ＤＡ変換器２０２ａ〜２０２ｄのゲインが相互に等しくなるように調整することとしてもよい。これにより、偏向アンプ２００Ａ，２００Ｂからの電圧信号Ｖｏｕｔの特性をリニアに較正することができる。
【００９４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施しうるものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９５】
１０  電子線描画装置
２０  照射装置
２１  鏡筒
２２  電子銃
３１〜３３  偏向器
４１〜４３  レンズ
５１〜５３  アパーチャ
６０  ライティングチャンバ
６１  ステージ装置
１００  制御系
１０１  制御装置
１０１ａ  ＣＰＵ
１０１ｂ  主記憶部
１０１ｃ  補助記憶部
１０１ｄ  入力部
１０１ｅ  表示部
１０１ｆ  インタフェース部
１０１ｇ  システムバス
１０２  電源装置
１０３  ブランキングアンプ
１０４  レンズ駆動装置
１０７  ステージ駆動装置
１２０  試料
２００Ａ，２００Ｂ  偏向アンプ
２０１  分配器
２０２ａ〜２０２ｅ  ＤＡ変換器
２０７  加算器
２０８  ＤＰＲＡＭ
２０９  電圧回路
２１０，２１１  演算器
２１３  加算器
Ｌ０，Ｌ１  線
【図１】
2016096204.tif 000003
【図２】
2016096204.tif 000004
【図３】
2016096204.tif 000005
【図４】
2016096204.tif 000006
【図５】
2016096204.tif 000007
【図６】
2016096204.tif 000008
【図７】
2016096204.tif 000009
【図８】
2016096204.tif 000010
【図９】
2016096204.tif 000011
【図１０】
2016096204.tif 000012
【図１１】
2016096204.tif 000013
【図１２】
2016096204.tif 000014
【図１３】
2016096204.tif 000015
【図１４】
2016096204.tif 000016