(57)【要約】【課題】ＩｎＡｌＮのキャリア供給層を含むＨＥＭＴのリーク電流を抑制することができる化合物半導体エピタキシャル基板、化合物半導体装置等を提供する。【解決手段】基材１０１と、基材１０１上方のチャネル層１０４と、チャネル層１０４上方のＩｎＡｌＮのキャリア供給層１０６と、が含まれる。キャリア供給層１０６の表面にある凹凸の周期は５０ｎｍ以上であり、キャリア供給層１０６の表面の算術平均粗さは０．４ｎｍ以下である。【選択図】図７
2016143824.tif 000002
【特許請求の範囲】
【請求項１】
基材と、
前記基材上方のチャネル層と、
前記チャネル層上方のＩｎＡｌＮのキャリア供給層と、
を有し、
前記キャリア供給層の表面にある凹凸の周期は５０ｎｍ以上であり、
前記キャリア供給層の表面の算術平均粗さは０．４ｎｍ以下であることを特徴とする化合物半導体エピタキシャル基板。
【請求項２】
前記キャリア供給層に含まれる炭素の濃度が３×１０18ｃｍ-3以下であることを特徴とする請求項１に記載の化合物半導体エピタキシャル基板。
【請求項３】
前記キャリア供給層の表面におけるＩｎ組成が、前記キャリア供給層の厚さ方向の中心におけるＩｎ組成の９０％以上であることを特徴とする請求項１又は２に記載の化合物半導体エピタキシャル基板。
【請求項４】
請求項１乃至３のいずれか１項に記載の化合物半導体エピタキシャル基板と、
前記化合物半導体エピタキシャル基板上方のソース電極、ゲート電極及びドレイン電極と、
を有することを特徴とする化合物半導体装置。
【請求項５】
請求項４に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項６】
請求項４に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項７】
基材上方にチャネル層を形成する工程と、
前記チャネル層上方に、少なくともＮＨ3ガス及びＮ2ガスを用いてＩｎＡｌＮのキャリア供給層を形成する工程と、
を有し、
前記キャリア供給層を形成する工程において、成長圧力を５０Ｔｏｒｒ〜２００Ｔｏｒｒとし、成長温度を６５０℃〜８００℃とし、成長レートを２ｎｍ／ｍｉｎ以下とし、Ｖ／ＩＩＩ比を４０００〜８０００とし、ＮＨ3ガスの供給量に対するＮ2ガスの供給量の割合を０．１〜０．３とし、
前記キャリア供給層の表面にある凹凸の周期を５０ｎｍ以上とし、
前記キャリア供給層の表面の算術平均粗さを０．４ｎｍ以下とすることを特徴とする化合物半導体エピタキシャル基板の製造方法。
【請求項８】
請求項７に記載の方法で化合物半導体エピタキシャル基板を製造する工程と、
前記化合物半導体エピタキシャル基板上方にソース電極、ゲート電極及びドレイン電極を形成する工程と、
を有し、
前記キャリア供給層を形成してから前記ソース電極、前記ゲート電極及び前記ドレイン電極の形成が完了するまでの間、前記キャリア供給層の温度を前記キャリア供給層の成長温度以下に維持することを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体エピタキシャル基板及び化合物半導体装置等に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、窒化物半導体の一種であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮは、高い破壊電界強度を有しており、高電圧動作及び高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系ＨＥＭＴでは、ＧａＮをチャネル層、ＡｌＧａＮをキャリア供給層（バリア層）に用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。そして、この歪みにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）が得られる。しかし、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＡｌＧａＮ層とＧａＮ層との界面に格子歪に伴う欠陥が導入され、この欠陥が移動度の低下及び電流コラプスを引き起こす。
【０００４】
近年では、キャリア供給層にＩｎＡｌＮを用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴについても検討されている。ＩｎＡｌＮはＡｌＧａＮよりも強い自発分極を持つため、ＩｎＡｌＮ層が薄くても、高濃度の２ＤＥＧが得られる。また、Ｉｎ0.17Ａｌ0.83ＮはＧａＮと格子整合する。このため、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴと比べて、ソースとゲートとの間のアクセス抵抗及びゲートとドレインとの間のアクセス抵抗が低くすることができる。また、キャリア供給層が薄いほど、ゲート電極と２ＤＥＧとの間の距離が短くなるため、より高い相互コンダクタンス（ｇm）が得られる。このような背景から、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴは、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴより高性能のＨＥＭＴとして期待されている。
【０００５】
しかしながら、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴには、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴと比べてゲートリーク電流が大きい問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２２２９６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＩｎＡｌＮのキャリア供給層を含むＨＥＭＴのリーク電流を抑制することができる化合物半導体エピタキシャル基板、化合物半導体装置等を提供することにある。
【課題を解決するための手段】
【０００８】
化合物半導体エピタキシャル基板の一態様には、基材と、前記基材上方のチャネル層と、前記チャネル層上方のＩｎＡｌＮのキャリア供給層と、が含まれる。前記キャリア供給層の表面にある凹凸の周期は５０ｎｍ以上であり、前記キャリア供給層の表面の算術平均粗さは０．４ｎｍ以下である。
【０００９】
化合物半導体装置の一態様には、上記の化合物半導体エピタキシャル基板と、前記化合物半導体エピタキシャル基板上方のソース電極、ゲート電極及びドレイン電極と、が含まれる。
【００１０】
化合物半導体エピタキシャル基板の製造方法の一態様では、基材上方にチャネル層を形成し、前記チャネル層上方に、少なくともＮＨ3ガス及びＮ2ガスを用いてＩｎＡｌＮのキャリア供給層を形成する。前記キャリア供給層を形成する際に、成長圧力を５０Ｔｏｒｒ〜２００Ｔｏｒｒとし、成長温度を６５０℃〜８００℃とし、成長レートを２ｎｍ／ｍｉｎ以下とし、Ｖ／ＩＩＩ比を４０００〜８０００とし、ＮＨ3ガスの供給量に対するＮ2ガスの供給量の割合を０．１〜０．３とする。前記キャリア供給層の表面にある凹凸の周期を５０ｎｍ以上とし、前記キャリア供給層の表面の算術平均粗さを０．４ｎｍ以下とする。
【００１１】
化合物半導体装置の製造方法の一態様では、上記の方法で化合物半導体エピタキシャル基板を製造し、前記化合物半導体エピタキシャル基板上方にソース電極、ゲート電極及びドレイン電極を形成する。前記キャリア供給層を形成してから前記ソース電極、前記ゲート電極及び前記ドレイン電極の形成が完了するまでの間、前記キャリア供給層の温度を前記キャリア供給層の成長温度以下に維持する。
【発明の効果】
【００１２】
上記の化合物半導体装置等によれば、キャリア供給層の表面性状を適切なものとしているため、リーク電流を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】試料の構成を示す断面図である。
【図２】算術平均粗さＲａとリーク電流との関係を示す図である。
【図３】キャリア供給層の表面を示す図である。
【図４】ゲート電圧とリーク電流との関係を示す図である。
【図５】凹凸の周期とリーク電流との関係を示す図である。
【図６】表面の凹凸の測定結果を示す図である。
【図７】第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置を示す断面図である。
【図８】第１の実施形態の変形例を示す断面図である。
【図９】第１の実施形態の他の変形例を示す断面図である。
【図１０】炭素の濃度とシート抵抗との関係を示す図である。
【図１１】Ｉｎ組成の低下量とリーク電流との関係を示す図である。
【図１２】第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置の製造方法を工程順に示す断面図である。
【図１３】第２の実施形態に係るディスクリートパッケージを示す図である。
【図１４】第３の実施形態に係るＰＦＣ回路を示す結線図である。
【図１５】第４の実施形態に係る電源装置を示す結線図である。
【図１６】第５の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１４】
本願発明者は上記課題を解決すべく種々の実験を行った。これら実験について説明する。
【００１５】
先ず、図１に示す試料を準備した。この試料には、基板３０１、初期層３０２、バッファ層３０３、チャネル層３０４、スペーサ層３０５、キャリア供給層３０６、ソース電極３１０ｓ、ゲート電極３１０ｇ及びドレイン電極３１０ｄが含まれる。基板３０１としてはＳｉ基板を用いた。初期層３０２、バッファ層３０３、チャネル層３０４、スペーサ層３０５及びキャリア供給層３０６は有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法により形成した。初期層３０２は厚さが１６０ｎｍのＡｌＮ層であり、バッファ層３０３はＡｌＧａＮ層であり、チャネル層３０４は厚さが１μｍ程度のＧａＮ層である。スペーサ層３０５はＡｌＮ層であり、キャリア供給層３０６は厚さが１０ｎｍのＩｎ0.17Ａｌ0.83Ｎ層である。
【００１６】
そして、キャリア供給層３０６の表面の平坦性を変化させ、キャリア供給層３０６の表面の算術平均粗さＲａとゲート電圧を−２．５Ｖとしたときのリーク電流との関係を求めた。この結果を図２に示す。図２に示すように、算術平均粗さＲａが０．４ｎｍ以下の場合にリーク電流が低かったのに対し、算術平均粗さＲａが０．４ｎｍ超では著しく大きなリーク電流が流れた。この結果から、リーク電流の低減のためには、キャリア供給層３０６の表面の算術平均粗さＲａは０．４ｎｍ以下であることが重要であることが判明した。算術平均粗さＲａの測定には、原子間力顕微鏡（atomic force microscope：ＡＦＭ）、ここではDigital Instruments社製のDimension D3100を用いた。
【００１７】
図３は上記実験で準備した試料のうちの２つのキャリア供給層３０６の表面を示す図であり、図３（ａ）は算術平均粗さＲａが０．２１ｎｍの試料のＡＦＭ像を示し、図３（ｂ）は算術平均粗さＲａが０．６２ｎｍのＡＦＭ像を示す。図４は図３に示す２つの試料におけるゲート電圧とリーク電流との関係を示す図である。図４に示すように、算術平均粗さＲａが０．２１ｎｍと小さい試料（実線）において、算術平均粗さＲａが０．６２ｎｍと大きい試料（破線）よりもリーク電流が著しく小さかった。
【００１８】
キャリア供給層３０６の表面にある凹凸の周期とゲート電圧を−２．５Ｖとしたときのリーク電流との関係も求めた。この結果を図５に示す。図５に示すように、周期が５０ｎｍ以上の場合にリーク電流が低かったのに対し、周期が５０ｎｍ未満では著しく大きなリーク電流が流れた。この結果から、リーク電流の低減のためには、キャリア供給層３０６の表面にある凹凸の周期は５０ｎｍ以上であることが重要であることが判明した。
【００１９】
キャリア供給層の表面にある凹凸の周期は次のようにして求める。先ず、キャリア供給層の表面における基準面を設定する。基準面とは、キャリア供給層の表面のうちで、当該基準面より突出している部分の量と当該基準面より窪んでいる部分の量とが等しくなる平面である。一般に、凹凸の周期はキャリア供給層の全体にわたって一様であるため、キャリア供給層の表面全体から基準面を設定する必要はなく、キャリア供給層の表面の一部分から基準面を設定してもよい。一部分としては、例えば基板の表面に平行な１μｍの範囲を用いる。基準面を設定した後には、キャリア供給層の表面の一部分、例えば基板の表面に平行な３００ｎｍの範囲内で、キャリア供給層の表面を走査し、表面が基準面を横切る箇所を求める。そして、表面のうちで基準面より突出している部分から窪んでいる部分へと変化する周期を求め、この平均値を凹凸の周期とする。なお、キャリア供給層の表面を走査した後に、走査結果を三角関数（サイン曲線）に近似し、この周期を凹凸の周期としてもよい。
【００２０】
図６は図３に示す２つの試料における表面の凹凸の測定結果を示す図であり、図６（ａ）は図３（ａ）に示す試料のものを示し、図６（ｂ）は図３（ｂ）に示す試料のものを示す。図６（ａ）に示すように、図３（ａ）に示す試料における凹凸の周期は６２ｎｍであり、図３（ｂ）に示す試料における凹凸の周期は２５ｎｍであった。図６では、縦軸の０の位置が基準面を示す。
【００２１】
本願発明者は、上記の新たな知見に基づき更に鋭意検討を行った結果、下記の実施形態に想到した。
【００２２】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００２３】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は化合物半導体エピタキシャル基板及びそれを用いたＨＥＭＴの一例に関する。図７は、第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置を示す図である。
【００２４】
図７（ａ）に示すように、第１の実施形態に係る化合物半導体エピタキシャル基板１００には、基板１０１、基板１０１上の初期層１０２、初期層１０２上のバッファ層１０３、及びバッファ層１０３上のチャネル層１０４が含まれる。化合物半導体エピタキシャル基板１００には、チャネル層１０４上のスペーサ層１０５、及びスペーサ層１０５上のキャリア供給層１０６も含まれる。従って、チャネル層１０４は基板１０１上方にあり、キャリア供給層１０６はチャネル層１０４上方にある。
【００２５】
基板１０１は基材の一例であり、例えばＳｉ基板、サファイア基板又はＧａＮ基板である。初期層１０２は、例えば厚さが１６０ｎｍ程度のＡｌＮ層である。バッファ層１０３は、例えば厚さが５００ｎｍ程度のＡｌxＧａ1-xＮ層である。例えば、ｘの値（Ａｌ組成）は初期層１０２との界面で０．８であり、チャネル層１０４との界面で０．２であり、これらの間ではチャネル層１０４に近づくほど小さくなっている。バッファ層１０３が超格子構造を備えていてもよい。つまり、ｘの値（Ａｌ組成）が相違する２種類のＡｌＧａＮ層が交互に積層されていてもよい。チャネル層１０４は、例えば厚さが１μｍ程度の、不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。スペーサ層１０５は、例えば厚さが１ｎｍ程度の、不純物の意図的なドーピングが行われていないＡｌＮ層（ｉ−ＡｌＮ層）である。キャリア供給層１０６は、例えば厚さが１０ｎｍ程度の、不純物の意図的なドーピングが行われていないＩｎ0.17Ａｌ0.83Ｎ層（ｉ−ＩｎＡｌＮ層）である。スペーサ層１０５若しくはキャリア供給層１０６又はこれらの両方に、ｎ型の不純物、例えばＳｉがドープされていてもよい。キャリア供給層１０６の表面に周期的に凹凸が存在し、その周期は５０ｎｍ以上である。キャリア供給層１０６の表面の算術平均粗さＲａは０．４ｎｍ以下である。
【００２６】
図７（ｂ）に示すように、第１の実施形態に係る化合物半導体装置１２０には、化合物半導体エピタキシャル基板１００、並びに化合物半導体エピタキシャル基板１００上のソース電極１１０ｓ、ゲート電極１１０ｇ及びドレイン電極１１０ｄが含まれる。ソース電極１１０ｓ及びドレイン電極１１０ｄは、例えばＴｉ膜及びその上のＡｌ膜を含み、化合物半導体エピタキシャル基板１００とオーミック接触している。ゲート電極１１０ｇは、例えばＮｉ膜及びその上のＡｕ膜を含み、化合物半導体エピタキシャル基板１００とショットキー接触している。
【００２７】
第１の実施形態によれば、上記の実験結果から明らかなように、リーク電流を低減することができる。
【００２８】
図８（ａ）に示すように、化合物半導体エピタキシャル基板及び化合物半導体装置のいずれにおいても、キャリア供給層１０６上にキャップ層１０７が形成されていてもよい。キャップ層１０７は、例えば厚さが５ｎｍ程度のｎ型のＧａＮ層（ｎ−ＧａＮ層）である。キャップ層１０７が、不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）であってもよい。図８（ｂ）に示すように、化合物半導体エピタキシャル基板及び化合物半導体装置のいずれにおいても、キャップ層１０７上に絶縁膜１０８が形成されていてもよい。絶縁膜１０８は、例えば酸化アルミニウム膜である。化合物半導体装置においては、絶縁膜１０８にソース電極１１０ｓ用の開口部及びドレイン電極１１０ｄ用の開口部が形成され、ソース電極１１０ｓ及びドレイン電極１１０ｄはキャップ層１０７と接する。図８（ｃ）に示すように、キャップ層１０７にもソース電極１１０ｓ用の開口部及びドレイン電極１１０ｄ用の開口部が形成され、ソース電極１１０ｓ及びドレイン電極１１０ｄがキャリア供給層１０６と接していてもよい。
【００２９】
化合物半導体エピタキシャル基板にあっては、図９（ａ）に示すように、基板１０１、チャネル層１０４及びキャリア供給層１０６が含まれ、キャリア供給層１０６の表面が上記の条件を満たしていれば、リーク電流を低減することができる。化合物半導体装置にあっては、図９（ｂ）に示すように、基板１０１、チャネル層１０４、キャリア供給層１０６、ソース電極１１０ｓ、ゲート電極１１０ｇ及びドレイン電極１１０ｄが含まれていれば、リーク電流を低減することができる。これらは上記の実験結果から明らかである。
【００３０】
次に、キャリア供給層のより好ましい形態について説明する。
【００３１】
キャリア供給層に不可避的に炭素が含まれ、炭素はキャリア供給層中においてアクセプタ不純物として作用する。そこで、本願発明者はキャリア供給層に含まれる炭素の濃度と２次元電子ガス（２ＤＥＧ）の密度及びシート抵抗との関係を実験により導き出した。この結果を図１０に示す。図１０に示すように、炭素濃度が高いほど、２ＤＥＧの密度が低く、シート抵抗が高い。特に、炭素濃度の増加に伴う２ＤＥＧの密度の低下は緩やかであるものの、シート抵抗は炭素濃度が３×１０18ｃｍ-3超において著しく増加する。従って、キャリア供給層に含まれる炭素の濃度は３×１０18ｃｍ-3以下であることが好ましい。
【００３２】
一般に、シート抵抗は、２ＤＥＧの密度と電子の移動度との積に依存する。一般に、電子の移動度は、光学フォノン散乱及び電子を捕獲した炭素のキャリア散乱に依存し、これら散乱が少ないほど高い。２ＤＥＧの密度及び光学フォノン散乱は炭素濃度の増加に伴い緩やかに減少する。一方、電子を捕獲した炭素のキャリア散乱は、炭素濃度がある臨界値に達するまでは緩やかに増加し、当該臨界値を超えると急激に大きくなる。従って、炭素濃度が臨界値以下であればシート抵抗の増加は緩やかであるが、炭素濃度が臨界値を超えるとシート抵抗が急激に増加するのである。上記の実験により、ＩｎＡｌＮのキャリア供給層では、この臨界値が３×１０18ｃｍ-3であることが判明した。
【００３３】
キャリア供給層を構成するＩｎＡｌＮ中のＩｎは熱の影響で離脱しやすい。そこで、本願発明者はＩｎＡｌＮからのＩｎの離脱の程度とリーク電流との関係を１次元シミュレーションにより導き出した。この１次元シミュレーションでは、厚さが１０ｎｍのＩｎ0.17Ａｌ0.83Ｎ層上に金属膜があるとし、これらの界面におけるショットキーバリア高さを２ｅＶとした。そして、厚さ方向の中心、つまり界面からの深さが５ｎｍの位置におけるＩｎ組成が０．１７に保持され、界面におけるＩｎ組成が０．１７から低下したとして、その低下量とリーク電流との関係を求めた。この結果を図１１に示す。図１１に示すように、Ｉｎ組成の低下量が大きいほど、大きなリーク電流が流れる。特に、Ｉｎ組成の低下量が２％を超えると、つまり、表面のＩｎ組成が０．１５未満となると、リーク電流が著しく増加する。このため、キャリア供給層の厚さ方向の中心におけるＩｎ組成が０．１７の場合、表面におけるＩｎ組成の低下量は２％以下、つまり表面におけるＩｎ組成は０．１５以上であることが好ましい。成膜後にキャリア供給層の表面からＩｎが離脱したとしても、厚さ方向の中心におけるＩｎ組成はキャリア供給層の成膜時からほとんど変化しない。従って、キャリア供給層の厚さ方向の中心におけるＩｎ組成が０．１７の場合に表面におけるＩｎ組成の低下量が２％以下であることが好ましいことは、表面におけるＩｎ組成が中心におけるＩｎ組成の９０％以上であることが好ましいことと実質的に同義である。
【００３４】
次に、第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置の製造方法について説明する。図１２は、第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置の製造方法を工程順に示す断面図である。
【００３５】
先ず、図１２（ａ）に示すように、基板１０１上に、初期層１０２、バッファ層１０３、チャネル層１０４、スペーサ層１０５及びキャリア供給層１０６を形成する。初期層１０２、バッファ層１０３、チャネル層１０４、スペーサ層１０５及びキャリア供給層１０６は、例えばＭＯＣＶＤ法又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法等の結晶成長法により形成することができる。原料ガスとして、例えばトリメチルアルミニウム（ＴＭＡ）ガス、トリメチルガリウム（ＴＭＧ）ガス、トリメチルインジウム（ＴＭＩ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用い、キャリアガスとして窒素（Ｎ2）ガスを用いる。形成しようとする化合物半導体層に応じて、ＴＭＡガス、ＴＭＧガス及びＴＭＩガスの供給の有無並びに流量を適宜設定する。ＮＨ3ガスの供給量は、例えば１００ｃｃｍ（cubic centimeter per minute）〜１０Ｌｍ（liter per minute）程度とする。成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度とし、成長温度は１０００℃〜１２００℃程度とする。
【００３６】
このようにして第１の実施形態に係る化合物半導体エピタキシャル基板１００を製造することができる。
【００３７】
化合物半導体装置を製造する場合は、化合物半導体エピタキシャル基板１００に素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンをキャリア供給層１０６上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。その後、素子領域内において、図８（ｂ）に示すように、キャリア供給層１０６上にソース電極１１０ｓ及びドレイン電極１１０ｄを形成する。ソース電極１１０ｓ及びドレイン電極１１０ｄは、例えばリフトオフ法により形成することができる。すなわち、ソース電極１１０ｓを形成する予定の領域及びドレイン電極１１０ｄを形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが１００ｎｍ程度のＴｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、Ｎ2ガス雰囲気中にて４００℃〜８００℃（例えば６００℃）で、急速加熱処理（rapid thermal annealing：ＲＴＡ）等の熱処理を行い、オーミック接触を得る。更に、ソース電極１１０ｓ及びドレイン電極１１０ｄの間において、キャリア供給層１０６上にゲート電極１１０ｇを形成する。ゲート電極１１０ｇは、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１１０ｇを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが５０ｎｍ程度のＮｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｕ膜を形成する。
【００３８】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００３９】
ここで、キャリア供給層１０６の形成する際の条件について詳細に説明する。キャリア供給層１０６を形成する際には、成長圧力は５０Ｔｏｒｒ〜２００Ｔｏｒｒ（例えば５０Ｔｏｒｒ程度）とし、成長温度は６５０℃〜８００℃（例えば７５０℃程度）とし、成長レートは２ｎｍ／ｍｉｎ以下（例えば１ｎｍ／ｍｉｎ程度）とする。また、キャリア供給層１０６を形成する際には、Ｖ／ＩＩＩ比を４０００〜８０００（例えば６０００程度）とし、ＮＨ3ガスの供給量ＱNH3に対するＮ2ガスの供給量ＱN2の割合（ＱN2／ＱNH3）は０．１〜０．３（例えば０．２程度）とする。このような条件で形成されたキャリア供給層１０６の表面の算術平均粗さＲａ及び凹凸の周期は、それぞれ０．４ｎｍ以下、５０ｎｍ以上となる。
【００４０】
成長圧力が５０Ｔｏｒｒ未満では、成膜チャンバ内で放電が生じることがある。成長圧力が２００Ｔｏｒｒ超では、トリメチルアルミニウムがアンモニアと反応して、所望の組成を得ることが困難である。成長温度が６５０℃未満では、算術平均粗さＲａが０．４超になったり、凹凸の周期が５０ｎｍ未満になったりする。炭素濃度が３×１０18ｃｍ-3超になることもある。成長温度が８００℃超では、十分なＩｎ組成を得ることが困難である。例えば、Ｉｎ0.17Ａｌ0.83Ｎ層を形成することが困難である。成長レートが２ｎｍ／ｍｉｎ超では、算術平均粗さＲａが０．４超になったり、凹凸の周期が５０ｎｍ未満になったりする。炭素濃度が３×１０18ｃｍ-3超になることもある。Ｖ／ＩＩＩ比が４０００未満では、炭素濃度が３×１０18ｃｍ-3超になりやすい。Ｖ／ＩＩＩ比が８０００超では、算術平均粗さＲａが０．４超になったり、凹凸の周期が５０ｎｍ未満になったりする。割合（ＱN2／ＱNH3）が０．１未満では、算術平均粗さＲａが０．４超になったり、凹凸の周期が５０ｎｍ未満になったりする。割合（ＱN2／ＱNH3）が０．３超では、炭素濃度が３×１０18ｃｍ-3超になりやすい。
【００４１】
キャリア供給層１０６を形成してからソース電極１１０ｓ、ドレイン電極１１０ｄ及びゲート電極１１０ｇの形成が完了するまでの間、キャリア供給層１０６の温度はキャリア供給層１０６の成長温度以下に維持することが好ましい。保護膜及び配線等を形成する場合、その間もキャリア供給層１０６の温度をその成長温度以下に維持することが好ましい。例えば、特許文献１に記載された方法のようにキャリア供給層の形成後にキャリア供給層の温度を成長温度より高くすると、キャリア供給層１０６からＩｎが離脱し、リーク電流が大きくなってしまう。また、昇温に伴って凹凸の周期が消失し、原子配列が変化し、原子の再配列に伴うリークパスが生じてリーク電流が大きくなってしまう。更に、表面電子トラップの存在によりＨＥＭＴの電流が不安定になることもある。
【００４２】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図１３は、第２の実施形態に係るディスクリートパッケージを示す図である。
【００４３】
第２の実施形態では、図１３に示すように、第１の実施形態のＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１０ｄが接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１０ｓに接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１１０ｇに接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００４４】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００４５】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１４は、第３の実施形態に係るＰＦＣ回路を示す結線図である。
【００４６】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１の実施形態のＨＥＭＴが用いられている。
【００４７】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００４８】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１５は、第４の実施形態に係る電源装置を示す結線図である。
【００４９】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００５０】
一次側回路１２６１には、第３の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００５１】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００５２】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１の実施形態のＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００５３】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１６は、第５の実施形態に係る増幅器を示す結線図である。
【００５４】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００５５】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１の実施形態のＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。
【００５６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５７】
（付記１）
基材と、
前記基材上方のチャネル層と、
前記チャネル層上方のＩｎＡｌＮのキャリア供給層と、
を有し、
前記キャリア供給層の表面にある凹凸の周期は５０ｎｍ以上であり、
前記キャリア供給層の表面の算術平均粗さは０．４ｎｍ以下であることを特徴とする化合物半導体エピタキシャル基板。
【００５８】
（付記２）
前記キャリア供給層に含まれる炭素の濃度が３×１０18ｃｍ-3以下であることを特徴とする付記１に記載の化合物半導体エピタキシャル基板。
【００５９】
（付記３）
前記キャリア供給層の表面におけるＩｎ組成が、前記キャリア供給層の厚さ方向の中心におけるＩｎ組成の９０％以上であることを特徴とする付記１又は２に記載の化合物半導体エピタキシャル基板。
【００６０】
（付記４）
前記キャリア供給層上方のキャップ層を有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体エピタキシャル基板。
【００６１】
（付記５）
前記キャリア供給層上方の絶縁膜を有することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体エピタキシャル基板。
【００６２】
（付記６）
付記１乃至５のいずれか１項に記載の化合物半導体エピタキシャル基板と、
前記化合物半導体エピタキシャル基板上方のソース電極、ゲート電極及びドレイン電極と、
を有することを特徴とする化合物半導体装置。
【００６３】
（付記７）
付記６に記載の化合物半導体装置を有することを特徴とする電源装置。
【００６４】
（付記８）
付記６に記載の化合物半導体装置を有することを特徴とする増幅器。
【００６５】
（付記９）
基材上方にチャネル層を形成する工程と、
前記チャネル層上方に、少なくともＮＨ3ガス及びＮ2ガスを用いてＩｎＡｌＮのキャリア供給層を形成する工程と、
を有し、
前記キャリア供給層を形成する工程において、成長圧力を５０Ｔｏｒｒ〜２００Ｔｏｒｒとし、成長温度を６５０℃〜８００℃とし、成長レートを２ｎｍ／ｍｉｎ以下とし、Ｖ／ＩＩＩ比を４０００〜８０００とし、ＮＨ3ガスの供給量に対するＮ2ガスの供給量の割合を０．１〜０．３とし、
前記キャリア供給層の表面にある凹凸の周期を５０ｎｍ以上とし、
前記キャリア供給層の表面の算術平均粗さを０．４ｎｍ以下とすることを特徴とする化合物半導体エピタキシャル基板の製造方法。
【００６６】
（付記１０）
付記９に記載の方法で化合物半導体エピタキシャル基板を製造する工程と、
前記化合物半導体エピタキシャル基板上方にソース電極、ゲート電極及びドレイン電極を形成する工程と、
を有し、
前記キャリア供給層を形成してから前記ソース電極、前記ゲート電極及び前記ドレイン電極の形成が完了するまでの間、前記キャリア供給層の温度を前記キャリア供給層の成長温度以下に維持することを特徴とする化合物半導体装置の製造方法。
【符号の説明】
【００６７】
１００：化合物半導体エピタキシャル基板
１０１：基板
１０２：初期層
１０３：バッファ層
１０４：チャネル層
１０５：スペーサ層
１０６：キャリア供給層
１０７：キャップ層
１０８：絶縁膜
１１０ｓ：ソース電極
１１０ｄ：ドレイン電極
１１０ｇ：ゲート電極
１２０：化合物半導体装置
【図１】
2016143824.tif 000003
【図２】
2016143824.tif 000004
【図４】
2016143824.tif 000005
【図５】
2016143824.tif 000006
【図６】
2016143824.tif 000007
【図７】
2016143824.tif 000008
【図８】
2016143824.tif 000009
【図９】
2016143824.tif 000010
【図１０】
2016143824.tif 000011
【図１１】
2016143824.tif 000012
【図１２】
2016143824.tif 000013
【図１３】
2016143824.tif 000014
【図１４】
2016143824.tif 000015
【図１５】
2016143824.tif 000016
【図１６】
2016143824.tif 000017
【図３】
2016143824.tif 000018