(57)【要約】      （修正有）【課題】リードフレームを使用せず、多機能化を実現した多機能小型表面実装部品、及び、これを製造する方法を提供する。【解決手段】表面実装部品（ＳＭＤ）１０は、リードフレームを用いず、単一のダイ、又は、直列、並列若しくは直列及び並列の任意の組み合わせで電気的に接続される２つ以上のダイから形成される多機能ダイモジュールを含み、多機能ダイモジュールが搭載される下側回路基板５０、上側回路基板６０、２つの回路電極、封入材７５、並びに、２つの外側電極８０ａ及び８０ｂを備える。【効果】より少ない構成要素から形成され、作製がより簡単であり、レイアウトワイヤ長さ及びノイズをより効果的に低減する。【選択図】図１
2016152416.tif 000002
【特許請求の範囲】
【請求項１】
０．４ｍｍ〜２．０ｍｍの長さ（Ｌ）、０．２ｍｍ〜１．３ｍｍの幅（Ｗ）及び０．２ｍｍ〜０．８ｍｍの厚さ（Ｔ）を有する、チップ型表面実装部品である多機能表面実装部品であって、
単一のダイのみを含むか、又は、直列、並列若しくは直列及び並列の任意の組み合わせで接続される２つ以上のダイを含むダイモジュールであって、その底部の少なくとも１つの第１の電極及びその上部の少なくとも１つの第２の電極を有し、前記ダイモジュールの各ダイは、ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、整流ダイオード、バリスタチップ、コンデンサチップ、レジスタチップ、インダクタチップ、ヒューズチップ、ＰＴＣチップサーミスタ及びＮＴＣチップサーミスタからなる群から選択されるダイである、ダイモジュール、
セラミック基板、プラスチック基板、複合基板又は放熱基板から作られ、その表面に、前記ダイモジュールの前記第１の電極に電気的に接続される回路電極を有する、下側回路基板、
セラミック基板、プラスチック基板、複合基板又は放熱基板から作られ、その表面に、前記ダイモジュールの前記第２の電極に電気的に接続される回路電極を有する、上側回路基板、
前記ダイモジュール及び前記２つの回路電極を内部に含む単一体として前記下側回路基板及び前記上側回路基板と一体化される封入材であって、前記２つの回路電極のそれぞれが、該封入材の２つの外側端のうちの一方の表面まで延在するその一端を有するようにする、封入材、
銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）若しくは白金（Ｐｔ）、又は、それらの任意の金属合金のうちの１つ又は複数から作られる２つの外側電極であって、前記上側回路基板、前記封入材及び前記下側回路基板によって形成される前記単一体の２つの外側端のうちの一方をそれぞれ覆い、次に、対応する回路電極にそれぞれ電気的に接続する、２つの外側電極、を備える、
多機能表面実装部品。
【請求項２】
前記ダイモジュールは、直列又は並列に接続される２つのダイを含み、該ダイのうちの一方は、ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、整流ダイオード又はバリスタチップであり、他方のダイは、コンデンサチップ、レジスタチップ、インダクタチップ、ヒューズチップ、ＰＴＣチップサーミスタ又はＮＴＣチップサーミスタであることを特徴とする、請求項１に記載の多機能表面実装部品。
【請求項３】
１．０ｍｍ〜２．４ｍｍの長さ（Ｌ）、０．５ｍｍ〜１．３ｍｍの幅（Ｗ）及び０．５ｍｍ〜０．８ｍｍの厚さ（Ｔ）を有するアレイ型表面実装部品において離間するとともに封入される、請求項１に記載の少なくとも２つのダイモジュールを備える多機能表面実装部品。
【請求項４】
多機能表面実装部品を製造する方法であって、
１）その底部の下側電極及びその上部の上側電極を有するダイであって、前記ダイは、ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、整流ダイオード、バリスタチップ、コンデンサチップ、レジスタチップ、インダクタチップ、ヒューズチップ、ＰＴＣチップサーミスタ及びＮＴＣチップサーミスタからなる群から選択されるダイ、を予め形成するステップ、
２）ステップ１）の単一のダイを用いるか、又は、ステップ１）の少なくとも２つのダイを直列、並列又は直列及び並列の任意の組み合わせで接続し、ダイモジュールを作るステップであって、該ダイモジュールの底部は少なくとも１つの第１の電極を有し、該ダイモジュールの上部は少なくとも１つの第２の電極を有する、用いるか又は接続するステップ、
３）その表面に回路電極を有する下側回路基板、及び、その表面に回路電極を有する上側回路基板を予め形成するステップであって、前記下側回路基板又は前記上側回路基板は、セラミック基板、プラスチック基板、複合基板又は放熱基板から作られるステップ、
４）リードを含まない導体ペーストを、ステップ３）の前記下側回路基板の前記回路電極にプリント、塗布又は吐出するステップ、
５）ステップ２）の前記ダイモジュールの前記第１の電極を、前記リードを含まない導体ペーストによって前記下側回路基板の前記回路電極に接続するステップ、
６）リードを含まない導体ペーストを、ステップ５）の前記ダイモジュールの前記第２の電極にプリント、塗布又は吐出するステップ、
７）ステップ３）の前記上側回路基板の前記回路電極を、前記リードを含まない導体ペーストによってステップ６）の対応する前記ダイモジュールの前記第２の電極に接続するステップ、
８）前記下側回路基板とステップ７）の前記上側回路基板との間に絶縁材料を満たすことによってパッケージングを行うステップ、
９）前記回路電極を有する２つの半仕上げの電子部品を得るように、既定の切断線に沿って切断を行うステップ、
１０）銀コーティング又はフィルム処理を適用することによって、ステップ９）の前記半仕上げの電子部品の２つの外側端に外側電極を作るステップであって、各外側電極は、それ自身の対応する回路電極にそれぞれ電気的に接続され、それによって、前記多機能表面実装部品が得られる、作るステップ、を含む、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装部品に関し、より詳細には、複数の機能を提供するために単一の電子部品を用いる小型表面実装部品、及び、そのような表面実装部品を製造する方法に関する。
【背景技術】
【０００２】
半導体ダイのパッケージを作る現在の方法では、結果として生じるパッケージの成功のためにはリードフレームが重要な構成要素である。異なるタイプ若しくは機能を有するために、又は、異なる用途に合わせて半導体をパッケージングするために、現在まで、種々の形態のリードフレームが設計及び開発されている。
【０００３】
ＩＣ加工における超小型化の傾向により、現代のコンパクト消費者向け電子機器において用いられる電子部品はますます小型になっている。プリント回路基板に接続される電子部品のために、表面実装部品（以下、ＳＭＤと称する）が開発されている。
しかし、既存のリードフレームベースのパッケージングプロセスは、そのような小型ＳＭＤに適用される場合、小型ダイオードダイをリードフレームに正確に取り付けできない可能性が高く、取り付けが不十分な小型ＳＭＤは、結果としてパッケージの機能を劣らせるか更には機能しなくする可能性がある。
【０００４】
したがって、既存のリードフレームベースのパッケージングプロセスは、小型ＳＭＤのパッケージングには適用不可能である。
【０００５】
別の最近の傾向として、異なる機能を有する部品を、多層技術によって単一のＳＭＤに一体化することがある。例えば、インダクタ及びコンデンサを単一ピースのＳＭＤに組み合わせ、フィルタリング機能を有するインダクタ−コンデンサフィルタ（ＬＣフィルタとも称される）を形成できる。代替的には、レジスタ及びコンデンサを単一ピースのＳＭＤに組み合わせ、同様にフィルタリング機能を有する抵抗−静電容量フィルタ（ＲＣフィルタとも称される）を形成してもよい。
【０００６】
しかし、多層技術によって２つの機能的に異なる部品から作られるそのような単一ピースのＳＭＤは、部品同士を緩く組み合わせ、部品が互いから分離し、２つの部品が通常は異なる焼結温度及び収縮係数を有するため、有効でなくなる傾向にある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
これを考慮して、本発明の主な目的は、小型ＳＭＤをパッケージングする効果的な方法を提供することである。より詳細には、本発明は、パッケージングにおいて、従来から用いられているようなリードフレームではなく回路基板を用いることによって、パッケージングされる小型ＳＭＤの精度を確実にする。
【課題を解決するための手段】
【０００８】
開示される多機能小型ＳＭＤは、１つのみのダイモジュールから形成されるチップ型ＳＭＤであり、０．４ｍｍ〜２．０ｍｍの長さ（Ｌ）、０．２ｍｍ〜１．３ｍｍの幅（Ｗ）及び０．２ｍｍ〜０．８ｍｍの厚さ（Ｔ）によって画成されるパッケージングサイズを有する。多機能小型チップ型ＳＭＤは、直列、並列又は直列及び並列の任意の組み合わせで接続される１つ又は複数のダイを含むダイモジュールであって、その底部の少なくとも１つの第１の電極及びその上部の少なくとも１つの第２の電極を有する、ダイモジュール、その表面に、ダイモジュールの第１の電極に電気的に接続される回路電極を有する、下側回路基板、その表面に、ダイモジュールの第２の電極に電気的に接続される回路電極を有する、上側回路基板、ダイモジュール及び２つの回路電極を内部に含む単一体として下側回路基板及び上側回路基板と一体化される封入材であって、２つの回路電極のそれぞれが、封入材の２つの外側端のうちの一方の表面まで延在するその一端を有するようにする、封入材、並びに、２つの外側電極であって、対応する回路電極に電気的に接続されるように、上側回路基板、封入材及び下側回路基板によって形成される単一体の２つの外側端のうちの一方をそれぞれ覆う、２つの外側電極、を備える。
【０００９】
本発明はまた、１．０ｍｍ〜２．４ｍｍの長さ（Ｌ）、０．５ｍｍ〜１．３ｍｍの幅（Ｗ）及び０．５ｍｍ〜０．８ｍｍの厚さ（Ｔ）によって画成されるパッケージングサイズを有する、少なくとも２つのダイモジュールから形成されるアレイ型ＳＭＤである多機能小型ＳＭＤを提供する。
【００１０】
開示される多機能小型ＳＭＤを製造する方法は、リードを含む錫ペーストを使用せず、特に、外部ピンを有しない小型ＳＭＤに適用可能であり、この作製ステップは、１）その底部の下側電極及びその上部の上側電極を有するダイを予め形成するステップ、２）ステップ１）の単一のダイを用いるか、又は、ステップ１）の少なくとも２つのダイを直列、並列又は直列及び並列の任意の組み合わせで接続し、ダイモジュールを作るステップであって、ダイモジュールの底部は少なくとも１つの第１の電極を有し、ダイモジュールの上部は少なくとも１つの第２の電極を有する、用いるか又は接続するステップ、３）その表面に回路電極を有する下側回路基板、及び、その表面に回路電極を有する上側回路基板を予め形成するステップ、４）リードを含まない導体ペーストを、ステップ３）の下側回路基板の回路電極にプリント、塗布又は吐出するステップ、５）ステップ２）のダイモジュールの第１の電極を、リードを含まない導体ペーストによって下側回路基板の回路電極に接続するステップ、６）リードを含まない導体ペーストを、ステップ５）のダイモジュールの第２の電極にプリント、塗布又は吐出するステップ、７）ステップ３）の上側回路基板の回路電極を、リードを含まない導体ペーストによってステップ６）の対応するダイモジュールの第２の電極に接続するステップ、８）下側回路基板とステップ７）の上側回路基板との間に絶縁材料を満たすことによってパッケージングを行うステップ、９）回路電極を有する２つの半仕上げの電子部品を得るように、既定の切断線に沿って切断を行うステップ、１０）銀コーティング又はフィルム処理を適用することによって、ステップ９）の半仕上げの電子部品の２つの外側端に外側電極を作るステップであって、各外側電極は、それ自身の対応する回路電極にそれぞれ電気的に接続され、それによって、多機能表面実装部品が得られる、作るステップ、を含む。
【００１１】
上記で述べた多機能小型ＳＭＤのダイモジュールの作製において用いられる各ダイは、ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、整流ダイオード、バリスタチップ、コンデンサチップ、レジスタチップ、インダクタチップ、ヒューズチップ、ＰＴＣチップサーミスタ及びＮＴＣチップサーミスタからなる群から選択される１つ又は複数であり得る。
【００１２】
開示される多機能小型ＳＭＤ及びこれを製造する方法は、以下の有益な効果を提供する。
１．本発明は、従来技術のパッケージングにおいて用いられているようなリードフレームの代わりに下側回路基板及び上側回路基板を用いることによって、コストを低減するとともにパッケージングプロセスを簡略化するのに役立つ。
２．従来技術の部品に比して、そのようにパッケージングされる単一ピースのＳＭＤは、より少ない構成要素を用い、レイアウトワイヤ長さ及びノイズを効果的に低減できる。
３．単一ピースのＳＭＤは、機能的に劣ること又は有効でないことに関する問題のない、異なる機能を提供し、ますます小型になる電子部品の需要を満たすように作ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明のチップ型ＳＭＤの斜視図である。
【図２】本発明のアレイ型ＳＭＤを示す図である。
【図３】単一のダイを使用するとともに単一の機能を有する、図１のチップ型ＳＭＤの断面図である。
【図４】直列に接続される２つのダイを使用するとともに２つの機能を有する、図１のチップ型ＳＭＤの断面図である。
【図５】並列に接続される２つのダイを使用するとともに２つの機能を有する、図１のチップ型ＳＭＤの断面図である。
【図６】直列に接続される３つのダイを使用するとともに少なくとも２つの機能を有する、図１のチップ型ＳＭＤの断面図である。
【図７】直列及び並列に接続される４つのダイを使用するとともに少なくとも２つの機能を有する、図１のチップ型ＳＭＤの断面図である。
【図８】図１のチップ型ＳＭＤを製造する方法に関するフロー図である。
【図９】３つのダイモジュールを使用するとともに複数の機能を有する、図２のアレイ型ＳＭＤの断面図である。
【図１０】パッケージにおいて直列に接続され、測温スイッチとして働くとともにサージ保護を提供することによって２つの機能を有する、図４のチップ型ＳＭＤ、ＴＶＳダイオードダイ及びＰＴＣダイの同等な回路図である。
【図１１】パッケージにおいて並列に接続され、サージ保護を提供するとともにコンデンサとして働くことによって２つの機能を有する、図５のチップ型ＳＭＤ、ＴＶＳダイオードダイ及びダイコンデンサの同等な回路図である。
【図１２】パッケージにおいて並列に接続され、サージ保護を提供するとともに逆流防止を提供することによって２つの機能を有する、図５のチップ型ＳＭＤ、ＴＶＳダイオードダイ及びショットキーダイオードダイの同等な回路図である。
【発明を実施するための形態】
【００１４】
図１及び図８に示されているように、小型表面実装部品１０（以下、チップ型ＳＭＤ１０と称される）は、複数の機能を有するように開示される。詳細には、チップ型ＳＭＤ１０は従来のリードフレームを用いず、外部ピンを有しない。チップ型ＳＭＤ１０は、ダイモジュール２０、下側回路基板５０、上側回路基板６０、２つの回路電極５６及び６６、封入材７５、並びに、２つの外側電極８０ａ及び８０ｂを主に備える。
【００１５】
図８に示されているように、ダイモジュール２０は、少なくとも１つの第１の電極２１が設けられる底部、及び、少なくとも１つの第２の電極２２が設けられる上部を有する。ダイモジュール２０は、単一の機能又は複数の機能を任意選択的に有することができる。
【００１６】
図３又は図８に示されているように、ダイモジュール２０は、単一のダイＤ１から作られる場合、１つの機能のみを有する。本発明の別の実施形態として、ダイモジュール２０は、ダイＤ１、及び、直列、並列又は直列及び並列の任意の組み合わせで接続される異なる機能の１つ又は複数のダイＤｎ（ｎ＝２，３，・・・ｎ）から作られる場合、２つ以上の機能を有する。
【００１７】
ダイＤ１又はダイＤｎは、ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、整流ダイオード、バリスタチップ、コンデンサチップ、レジスタチップ、インダクタチップ、ヒューズチップ、ＰＴＣチップサーミスタ及びＮＴＣチップサーミスタからなる群から選択されるいずれか１つであるものとすることができるが、それらに限定されない。
【００１８】
開示されるチップ型ＳＭＤ１０の機能（複数の場合もあり）は、チップ型ＳＭＤ１０において用いられるダイモジュール２０によって決まり、単一の機能を有するか又は２つ以上の機能を有することができる。
【００１９】
図８に示されているように、ダイＤ１（又はＤｎ）は、ダイＤ１（又はＤｎ）の底部及び上部にそれぞれ取り付けられる陽極及び陰極を有する。１つの実施形態では、ダイＤ１（又はＤｎ）は、電気的接続のためにダイＤ１（又はＤｎ）の陽極及び陰極として働く、下側電極３１をその底部に、上側電極３２をその上部に有する。それによって、ダイＤ１（又はＤｎ）の上側電極３２は、間に満たされるリードを含まない導体ペースト４０によって別のダイＤｎの下側電極３１に電気的に接続されることができる。
【００２０】
図３に示されているように、ダイモジュール２０が単一のダイＤ１（又はＤｎ）によって形成される場合、ダイモジュール２０の第１の電極２１及び第２の電極２２は、ダイＤ１（又はＤｎ）の下側電極３１及び上側電極３２によって実現される。
【００２１】
図４〜図７に示されているように、図示のダイモジュール２０は、ダイＤ１、並びに、直列、並列、直列及び並列の任意の組み合わせで接続される他のダイＤｎ（ｎ＝２，３，・・・ｎ）によって構成される。
ダイモジュール２０の第１の電極２１は、ダイＤ１、又は、直列／並列に接続される電極の最底部のダイであるダイＤｎの下側電極３１によって実現され、ダイモジュール２０の第２の電極２２は、ダイＤ１、又は、直列／並列に接続される電極の最上部のダイであるダイＤｎの上側電極３２によって実現される。
【００２２】
図３〜図８に示されているように、リードを含まない導体ペースト４０を有するチップ型ＳＭＤ１０は、回路電極５６及び６６にそれぞれ電気的に接続されるダイモジュール２０の第１の電極２１及び第２の電極２２を有する。
【００２３】
回路電極５６は下側回路基板５０の表面に堆積され、ダイモジュール２０の第１の電極２１に電気的に接続される。
【００２４】
同様に、回路電極６６は上側回路基板６０の表面に堆積され、ダイモジュール２０の第２の電極２２に電気的に接続される。
【００２５】
封入材７５は、下側回路基板５０と上側回路基板６０との間に満たされるため、下側回路基板５０及び上側回路基板６０とともに、内部にダイモジュール２０並びに回路電極５６及び６６を収容する単一体を形成する。それによって、２つの回路電極５６及び６６のそれぞれが、封入材７５の２つの外側端のうちの一方の表面まで延在するその１つの端を有する。
【００２６】
外側電極８０ａ及び８０ｂのそれぞれは、対応する回路電極５６及び６６にそれぞれ電気的に接続されるように、下側回路基板５０、封入材７５及び上側回路基板６０によって形成される単一体の２つの外側端のうちの一方を覆う。
【００２７】
図２及び図９に示されているように、開示されるチップ型ＳＭＤ１０の別の実施形態では、２つ以上のダイモジュール２０が小型ＳＭＤにパッケージングされ、これは、以下、アレイ型ＳＭＤ１５と称される。
アレイ型ＳＭＤ１５は、少なくとも２つのダイモジュール２０、下側回路基板５０、上側回路基板６０、少なくとも２つの回路電極５６、少なくとも２つの回路電極６６、封入材７５、少なくとも２つの外側電極８０ａ及び少なくとも２つの外側電極８０ｂを主に備える。
【００２８】
アレイ型ＳＭＤ１５において、封入材７５は、離間する２つ以上のダイモジュール２０を包む。
下側回路基板５０は、その表面に、ダイモジュール２０の１つの上記第１の電極２１にそれぞれ電気的に接続される２つ以上の回路電極５６を有する。上側回路基板６０は、その表面に、ダイモジュール２０の１つの上記第２の電極２２にそれぞれ電気的に接続される２つ以上の回路電極６６を有する。ダイモジュール２０のそれぞれは、２つの外側電極８０ａ及び８０ｂに対応し、対応する回路電極５６及び６６とのそれぞれの電気接続部を有する。
【００２９】
開示されるチップ型ＳＭＤ１０又はアレイ型ＳＭＤ１５を製造するために、ＳＭＤの電極の電気的接続のためにパッケージにおいて従来から用いられているリードフレームの代わりに、下側回路基板５０及び上側回路基板６０が用いられる。詳細には、本発明の開示されるチップ型ＳＭＤ１０又はアレイ型ＳＭＤ１５は、以下の有益な効果を有する。
１．本発明は、従来技術のパッケージングにおいて用いられているようなリードフレームを用いることなく、コストを低減するとともにパッケージングプロセスを簡略化するのに役立つ。
２．従来技術の部品に比して、このようにパッケージングされる単一ピースのＳＭＤは、より少ない構成要素を用い、種々の異なる機能を有し、レイアウトワイヤ長さ及びノイズを効果的に低減できる。
【００３０】
図８に示されているように、開示されるチップ型ＳＭＤ１０を製造する方法は、以下のステップを含む。
１）その底部に下側電極３１、及び、その上部に上側電極３２を有するダイＤｎを予め形成するステップ。
２）ステップ１）の１つのダイＤｎを用いてダイモジュール２０を作るか、又は、ステップ１）の少なくとも２つのダイＤｎを直列、並列又は直列及び並列の任意の組み合わせで接続し、ダイモジュール２０を形成するステップであって、ダイモジュール２０の底部は少なくとも１つの第１の電極２１を有し、ダイモジュール２０の上部は少なくとも１つの第２の電極２２を有する、用いるか又は接続するステップ。
３）その表面に回路電極５６を有する下側回路基板５０、及び、その表面に回路電極６６を有する上側回路基板６０を予め形成するステップ。
４）リードを含まない導体ペースト４０を、下側回路基板５０の回路電極５６にプリント、塗布又は吐出するステップ。
５）ステップ２）のダイモジュール２０の第１の電極２１を、リードを含まない導体ペースト４０によって下側回路基板５０の回路電極５６に接続するステップ。
６）リードを含まない導体ペースト４０を、ステップ５）のダイモジュール２０の第２の電極２２にプリント、塗布又は吐出するステップ。
７）上側回路基板６０の回路電極６６を、ステップ６）のリードを含まない導体ペースト４０によって対応するダイモジュール２０の第２の電極２２に接続するステップ。
８）下側回路基板５０と上側回路基板６０との間に絶縁材料７０を満たすことによってパッケージングを行うステップ。
９）回路電極５６及び６６を有する２つの半仕上げの電子部品を得るように、既定の切断線７３に沿って切断を行うステップ。
１０）銀コーティング又はフィルム処理を適用することによって、ステップ９）の半仕上げの電子部品の２つの外側端に外側電極８０ａ又は８０ｂを作るステップであって、外側電極８０ａ、８０ｂは、対応する回路電極５６、６６にそれぞれ電気的に接続され、それによって、小型チップ型ＳＭＤ１０を仕上げる、作るステップ。
【００３１】
図８及び図９に示されているように、開示されるアレイ型ＳＭＤ１５を製造する方法は、アレイ型ＳＭＤ１５が少なくとも２つのダイモジュール２０を用いることを除いて、チップ型ＳＭＤ１０を製造する方法と同様である。
【００３２】
開示されるチップ型ＳＭＤ１０を製造する方法では、絶縁材料７０又は封入材７５は、セラミック材料又はプラスチック材料から作ることができ、好ましくはエポキシ樹脂から作られる。
【００３３】
開示されるチップ型ＳＭＤ１０を製造する方法では、下側回路基板５０（又は上側回路基板６０）は、セラミック基板、プラスチック基板、複合基板又は放熱基板から作られる。チップ型ＳＭＤ１０では、セラミック基板は、アルミナ基板又は窒化アルミニウム（ＡＩＮ）基板であるものとすることができる。プラスチック基板は、ＰＥ基板、ＰＰ基板、ＰＣ基板、ポリイミド基板、又は、エンジニアリングプラスチックから作られる基板であるものとすることができる。複合基板は、炭素繊維基板又はガラス繊維基板であるものとすることができる。
【００３４】
図８に示されているように、下側回路基板５０（又は上側回路基板６０）には、その表面に、薄膜又は厚膜プリントによって薄膜又は厚膜回路５５（又は６５）が設けられる。薄膜又は厚膜回路５５又は６５は、導電性であり、開示されるチップ型ＳＭＤ１０（又はアレイ型ＳＭＤ１５）の回路電極５６、６６の内部電極として働く。
【００３５】
開示されるチップ型ＳＭＤ１０及びこれを製造する方法では、外側電極８０ａ、８０ｂは、コーティング、吐出、蒸着又はスパッタリングによって作ることができ、限定はされないが、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）若しくは白金（Ｐｔ）、又は、それらの任意の金属合金のうちの１つ又は複数から作られる。
【００３６】
開示されるチップ型ＳＭＤ１０及びこれを製造する方法では、リードを含まない導体ペースト４０は、銀（Ａｇ）、錫（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）若しくは白金（Ｐｔ）、又は、それらの任意の組み合わせのうちの１つ又は複数から作ることができる。
【００３７】
上述したように、本願のチップ型ＳＭＤ１０を製造する方法は、パッケージングにリードフレームが用いられる従来技術に比して、小型ＳＭＤの取り付けの精度を高めるのに役立つ。より詳細に言えば、開示される方法は、小型チップ型ＳＭＤ１０の製造、より好ましくは、０．４ｍｍ〜２．０ｍｍの長さ（Ｌ）、０．２ｍｍ〜１．３ｍｍの幅（Ｗ）及び０．２ｍｍ〜０．８ｍｍの厚さ（Ｔ）を有する、図１に示されているようなチップ型ＳＭＤ１０の製造に適している。そのように作られるチップ型ＳＭＤ１０の好ましい仕様が表１に挙げられる。
【００３８】
【表１】
2016152416.tif 000003
【００３９】
上記で述べたチップ型ＳＭＤ１０を製造する方法は、１．０ｍｍ〜２．４ｍｍの長さ（Ｌ）、０．５ｍｍ〜１．３ｍｍの幅（Ｗ）及び０．５ｍｍ〜０．８ｍｍの厚さ（Ｔ）を有する、本発明の図２に示されているようなアレイ型ＳＭＤ１５の製造にも適用可能である。そのように作られるアレイ型ＳＭＤ１５の好ましい仕様が表２に挙げられる。
【００４０】
【表２】
2016152416.tif 000004
【００４１】
以下の実施例は、開示されるチップ型ＳＭＤ１０又はアレイ型ＳＭＤ１５によって提供できる機能の種々の組み合わせを例示するために記載され、本発明の範囲を限定するものではない。
【実施例】
【００４２】
実施例１
図３に示されているように、チップ型ＳＭＤ１０は単一のＴＶＳダイオードＤ１から作られる。そのように作られるＳＭＤ１０は、サージ保護の単一の機能を有する。
【００４３】
実施例２
図４に示されているように、チップ型ＳＭＤ１０は、直列に接続される、実施例１のＴＶＳダイオードＤ１及びＰＴＣチップサーミスタＤ２から作られる。
【００４４】
図１０に示されている回路図によると、このように作られるＳＭＤ１０は、測温スイッチとして働くこと及びサージ保護を提供することによって２つの機能を有する。
【００４５】
実施例３
図５に示されているように、チップ型ＳＭＤ１０は、並列に接続される、実施例１のＴＶＳダイオードＤ１及びコンデンサチップＤ３から作られる。
【００４６】
図１１に示されている回路図によると、このように作られるＳＭＤ１０は、サージ保護を提供するとともに濾波を提供することによって２つの機能を有する。
【００４７】
実施例４
図５に示されているように、チップ型ＳＭＤ１０は、並列に接続される、実施例１のＴＶＳダイオードＤ１及びショットキーダイオードＤ４から作られる。
【００４８】
図１２に示されている回路図によると、このように作られるＳＭＤ１０は、サージ保護を提供するとともに逆流の防止を提供することによって２つの機能を有する。
【００４９】
実施例５
図６に示されているように、チップ型ＳＭＤ１０は、直列に接続される、実施例１のＴＶＳダイオードＤ１、ＰＴＣチップサーミスタＤ２及びヒューズチップＤ５から作られる。
【００５０】
そのように作られるＳＭＤ１０は、回路のカットアウトを提供すること、測温スイッチとして働くこと及びサージ保護を提供することによって３つの機能を有する。
【００５１】
実施例６
図７に示されているように、チップ型ＳＭＤ１０は、直列に接続される、実施例１のＴＶＳダイオードＤ１及びＰＴＣチップサーミスタＤ２、並びに、直列に接続される、コンデンサチップＤ３及びヒューズチップＤ５から作られ、２つの直列接続部は並列に更に接続される。
【００５２】
そのように作られるＳＭＤ１０は、測温スイッチとして働くこと、サージ保護を提供すること、濾波を提供すること及び回路のカットアウトを提供することによって４つの機能を有する。
【００５３】
実施例７〜１４
表３に示されているように、これらの実施例のそれぞれにおいて、ＳＭＤ１０は、並列又は直列に接続される異なる機能の２つのダイから作られる。
【００５４】
そのように作られるＳＭＤは、表３に挙げられているような２つの機能をそれぞれ有する。
【００５５】
【表３】
2016152416.tif 000005
【００５６】
実施例１５〜１６
表４に示されているように、これらの実施例のそれぞれにおいて、ＳＭＤ１０は、並列又は直列に接続される異なる機能の３つのダイから作られる。
【００５７】
そのように作られるＳＭＤ１０は、表４に挙げられているような３つの機能をそれぞれ有する。
【００５８】
【表４】
2016152416.tif 000006
【図１】
2016152416.tif 000007
【図２】
2016152416.tif 000008
【図３】
2016152416.tif 000009
【図４】
2016152416.tif 000010
【図５】
2016152416.tif 000011
【図６】
2016152416.tif 000012
【図７】
2016152416.tif 000013
【図８】
2016152416.tif 000014
【図９】
2016152416.tif 000015
【図１０】
2016152416.tif 000016
【図１１】
2016152416.tif 000017
【図１２】
2016152416.tif 000018