(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】本実施の形態の半導体装置は、半導体素子を備える基板と、半導体素子を封止する蓋材と、基板と蓋材とを接合する接合部材と、接合部材の露出部を覆う絶縁膜と、を有することにより上記課題を解決する。【選択図】図１
2016063056.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を備える基板と、
前記半導体素子を封止する蓋材と、
前記基板と前記蓋材とを接合する接合部材と、
前記接合部材の露出部を覆う絶縁膜もしくは金属膜と、を有する半導体装置。
【請求項２】
前記接合部材は、樹脂である、
請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜は、耐透湿性を有する、
請求項１又は２の何れか一項に記載の半導体装置。
【請求項４】
前記絶縁膜は、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、Ａｌ２Ｏ３、Ｔａ２Ｏ５の何れか一つ又は複数の材料により形成される、
請求項１乃至３の何れか一項記載の半導体装置。
【請求項５】
前記蓋材は、ガラスである、
請求項１乃至４の何れか一項記載の半導体装置。
【請求項６】
基板に、半導体素子を形成する工程と、
接合部材を介して、前記基板と蓋材とを接合し、前記半導体素子を封止する工程と、
前記接合部材の露出部を覆う絶縁膜を形成する工程と、を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、Ｓｉ基板の表面に半導体素子を形成し、接合部材を介して、基板と蓋材とを接合し、該デバイスをパッケージングした後、ダイシング等により個片化するＷＬＰ（Wafer Level Package）技術が知られている。
【０００３】
Ｓｉ基板にテーパー形状の貫通孔を形成し、貫通孔の側面に絶縁膜及び金属パッドを形成（TSV：Through Silicon Via）して、Ｓｉ基板の裏面側から配線を引き出す光電子工学的集積回路デバイスが知られている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＷＬＰ技術では、樹脂接合を行う際、接合部材の露出部を絶縁膜等で覆っていなかったため、接合部材からパッケージ内空間へと水分が浸入していた（図１参照）。これにより、配線腐食、蓋材表面の結露、等が発生し、半導体装置の信頼性が低下するという問題があった。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
本実施の形態の半導体装置は、半導体素子を備える基板と、半導体素子を封止する蓋材と、基板と蓋材とを接合する接合部材と、接合部材の露出部を覆う絶縁膜と、を有することを要件とする。
【発明の効果】
【０００７】
本発明の実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】従来の半導体装置を例示する図である。
【図２】本実施形態に係る半導体装置を例示する図である。
【図３】本実施形態に係る半導体装置の製造方法を例示する図である。
【図４】本実施形態に係る半導体装置の製造方法を例示する図である。
【発明を実施するための形態】
【０００９】
〈半導体装置の構成〉
図２に、本実施の形態に係る半導体装置１００の概略構成を示す。
【００１０】
半導体装置１００は、基板１０１、蓋材１０２、接合部材１０３、絶縁膜１０４、半導体素子１０５、配線１０６、等を含む。
【００１１】
基板１０１（例えば、Ｓｉ基板）は、ＬＳＩ（Large Scale Integration）等の回路、ＭＥＭＳ（Micro Electro Mechanical Systems）、センサ素子、等の半導体素子１０５を備える。基板１０１には、孔１０７及び分離溝１０８が形成される。テーパー形状となる孔１０７の底面では、半導体素子１０５の一部が露出するため、半導体素子１０５の配線部と配線１０６とを電気的に接続することで、基板１０１の裏面側から配線を引き出すことができる。又、分離溝１０８に沿って、蓋材１０２をダイシングすることで、半導体装置１００を個片化することができる。
【００１２】
蓋材１０２は、接合部材１０３を介して、基板１０１と接合し、半導体素子１０５を封止する（パッケージング）。蓋材１０２と半導体素子１０５との間には、パッケージ内空間１０９が形成される。蓋材１０２は、ガラスであることが好ましい。
【００１３】
接合部材１０３は、基板１０１と蓋材１０２とを接合する。接合部材１０３としては、樹脂、ガラスフリット、金属シール材、等を用いることができる。接合部材１０３として樹脂を用いる場合は、熱硬化型、２液混合硬化型、ＵＶ硬化型の何れの樹脂を用いても良い。熱硬化型樹脂を用いる場合、半導体素子１０５の耐熱温度以下の材料であることが好ましく、ＵＶ硬化型樹脂を用いる場合、蓋材１０２へのＵＶ透過性を確保できる材料であることが好ましい。
【００１４】
なお、接合部材１０３として樹脂を用いる場合、低温又は常温での硬化・接着が可能であるが、ガスバリア性が低くなる。
【００１５】
絶縁膜１０４は、接合部材１０３の露出部、孔１０７の側面、分離溝１０８の側面、基板１０１の裏面、等を覆う。絶縁膜１０４は、単層膜であっても、積層膜であっても良い。接合部材１０３の露出部を、絶縁膜１０４で覆うことにより、接合部材１０３からパッケージ内空間１０９への水分の浸入を防ぐことができる。
【００１６】
絶縁膜１０４の材料としては、耐透湿性を有する材料であり、且つ、電気絶縁性及びガスバリア性が高い材料を用いることが好ましい。例えば、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、Ａｌ２Ｏ３、Ｔａ２Ｏ５の何れか一つ又は複数の材料を選択することが可能である。
【００１７】
本実施の形態に係る半導体装置１００によれば、接合部材１０３の露出部が絶縁膜１０４で覆われているため、例えば、樹脂接合を行う場合であっても、パッケージ内空間１０８の耐透湿性を向上させることができる。これにより、高湿化での配線腐食、蓋材表面の結露、等の発生を抑制し、デバイス性能を高めることができるため、半導体装置１００の信頼性を向上させることができる。
【００１８】
〈半導体装置の製造方法〉
図３及び図４を用いて、半導体装置１００の製造方法の一例について説明する。
【００１９】
まず、図３（Ａ）に示す様に、基板１０１の表面に、半導体素子１０５を形成する。次に、パッケージ内空間１０９及び空間Ｘを除く領域に、接合部材１０３を形成する。空間Ｘは、後の工程で分離溝１０８となる領域である。
【００２０】
接合部材１０３のパターンニングは、接合部材１０３を感光性材料で形成し、フォトリソグラフィにより行っても良いし、ディスペンサを用いて、接合部材１０３を吐出させ、パターン描画することにより行っても良い。
【００２１】
次に、基板１０１と蓋材１０２とのアライメントを行い、接合部材１０３を介して、基板１０１と蓋材１０２とを接合し、半導体装置１００を封止する。接合後に、基板１０１の裏面側を研磨し、基板１０１を薄くしても良い。
【００２２】
次に、図３（Ｂ）に示す様に、半導体素子１０５の一部（配線部等）が露出するように、基板１０１に孔１０７を形成する。又、空間Ｘと重なるように、基板１０１に貫通孔を形成し、空間Ｘと貫通孔とを重ねることで、分離溝１０８を形成する。
【００２３】
フォトリソグラフィにより、レジスト塗布、パターニングを行った後、ＩＣＰ（Inductively Coupled Plasma）エッチング等により、レジストパターンと重ならない基板１０１の一部を選択的に除去することで、孔１０７及び貫通孔を形成する。なお、孔１０７を形成する際、基板１０１との選択比を得られる膜が露出するように、エッチングを行うことが好ましい。
【００２４】
孔１０７及び貫通孔の形状は、後工程である配線形成の際の被覆性を高めるためにテーパー形状であることが望ましい。これにより、絶縁膜１０４（又は配線１０６）の被覆性を高めることができる。テーパー角としては、約５５°〜約８５°であることが好ましく、約７０°であることが、より好ましい。
【００２５】
次に、図３（Ｃ）に示す様に、接合部材１０３の露出部、孔１０７の側面及び底面、分離溝１０８の側面及び底面、基板１０１の裏面、等を覆うように、絶縁膜１０４を形成する。
【００２６】
絶縁膜１０４の成膜方法としては、接合部材１０３のガラス転移点、半導体素子１０５の耐熱性、等を考慮して、低温処理が可能な、Ｐ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法、ＡＬＤ（Atomic Layer. Deposition）法、等を用いることが好ましい。成膜時の温度は、接合部材１０３のガラス転移点温度以下、及び、半導体素子１０５の耐熱温度以下、であることが好ましい。
【００２７】
次に、図４（Ａ）に示す様に、孔１０７の底面及び分離溝１０８の底面に存在する絶縁膜１０４を除去する。フォトリソグラフィにより、レジスト塗布、パターニングを行った後、エッチングにより、レジストパターンと重ならない絶縁膜１０４の一部を選択的に除去する。絶縁膜１０４の除去により、半導体素子１０５の配線部が露出する。
【００２８】
高段差部（例えば、孔１０７の側面、分離溝１０８の側面、等）のフォトリソグラフィーにおけるレジスト塗布は、スプレーコーター、ドライフィルム等の真空ラミネート、等を適用することが好ましい。
【００２９】
なお、絶縁膜１０４の一部を除去した後、高段差部における引き出し配線を保護するためのパッシベーション膜を形成することも可能であるし、電極との接続を取るための開口部を形成することも可能である。
【００３０】
次に、図４（Ｂ）に示す様に、孔１０７の底面に存在する半導体素子１０５の配線部を、基板１０１の裏面側から引き出すための、配線１０６（例えば、金属薄膜）を形成する。具体的には、金属薄膜を成膜した後、フォトリソグラフィにより、レジスト塗布、パターニングを行った後、エッチングにより、レジストパターンと重ならない金属薄膜を選択的に除去することで、配線１０６を形成する。レジスト塗布は、スプレーコーター、ドライフィルム等の真空ラミネート、等を適用することが好ましい。
【００３１】
なお、接合部材１０３の露出部を被覆する膜は、耐透湿性を有し、ガスバリア性の高い絶縁膜であることが好ましいが、適切な絶縁膜を選定できない場合には、配線１０６により、接合部材１０３の露出部を被覆しても良い。
【００３２】
次に、図４（Ｃ）に示す様に、分離溝１０８をダイシングラインとして、蓋材１０２をダイシングし、半導体装置１００を個片化する。ダイシングラインにおいて、基板１０１が予め除去されている（分離溝１０８が形成されている）ため、個片化の際には、蓋材１０２のみをダイシングすれば良い。基板１０１と蓋材１０２との積層構造体を一括でダイシングする必要が無いため、チッピングの発生を抑制し、ダイシング時におけるブレード及び半導体装置へのダメージ等を低減することが可能になる。以上の工程を経て、半導体装置１００が完成する。
【００３３】
上述の製造方法によれば、分離溝を形成する際、樹脂側壁が露出するように、基板をエッチングし、絶縁膜により、樹脂側壁の露出部を覆うことで、パッケージ内空間の耐透湿性を高め、デバイス内への水分透過を抑制することができる。
【００３４】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【００３５】
１００  半導体装置
１０１  基板
１０２  蓋材
１０３  接合部材
１０４  絶縁膜
１０５  半導体素子
【先行技術文献】
【特許文献】
【００３６】
【特許文献１】特表２００２−５１２４３６号公報
【図１】
2016063056.tif 000003
【図２】
2016063056.tif 000004
【図３】
2016063056.tif 000005
【図４】
2016063056.tif 000006