(57)【要約】      （修正有）【課題】バンド幅を増大させ、電力消費量が低い広帯域増幅器を提供する。【解決手段】増幅器１００ａは、入力ノードＩＮ、第１中間ノード１１０、第２中間ノード１１２、及び出力ノードＯＵＴを有する。増幅器は、入力ノードと第１中間ノードとの間に電気的に結合される第１ゲイン段１０２を更に有する。加えて、増幅器は、第１中間ノードと第２中間ノードとの間に電気的に結合される第２ゲイン段１０４を有する。更に、増幅器は、第２中間ノードと出力ノードとの間に電気的に結合される第３ゲイン段１０６を有する。増幅器は、第１中間ノードと第２中間ノードとの間に電気的に結合される第１フィードバック要素１１６を有する第１フィードバックを有する。加えて、増幅器は、出力ノードと第１中間ノードとの間に電気的に結合される第２フィードバック要素１１８を有する第２フィードバックを有する。【選択図】図１Ａ
2016192762.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードと、
第１中間ノードと、
第２中間ノードと、
出力ノードと、
前記入力ノードへ電気的に結合される第１入力部と、前記第１中間ノードへ電気的に結合される第１出力部とを有する第１ゲイン段と、
前記第１中間ノードへ電気的に結合される第２入力部と、前記第２中間ノードへ電気的に結合される第２出力部とを有する第２ゲイン段と、
前記第２中間ノードへ電気的に結合される第３入力部と、前記出力ノードへ電気的に結合される第３出力部とを有する第３ゲイン段と、
前記第１中間ノードと前記第２中間ノードとの間に電気的に結合される第１フィードバック要素を有する第１フィードバックと、
前記出力ノードと前記第１中間ノードとの間に電気的に結合される第２フィードバック要素を有する第２フィードバックと
を有する回路。
【請求項２】
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、受動素子を含む、
請求項１に記載の回路。
【請求項３】
前記受動素子は、抵抗素子を含む、
請求項２に記載の回路。
【請求項４】
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、能動素子を含む、
請求項１に記載の回路。
【請求項５】
前記能動素子は、増幅器を含む、
請求項４に記載の回路。
【請求項６】
前記第１ゲイン段、前記第２ゲイン段、前記第３ゲイン段、前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、差動信号に対して動作するよう構成される、
請求項１に記載の回路。
【請求項７】
前記第１ゲイン段、前記第２ゲイン段、及び前記第３ゲイン段のうちの１つ以上は、反転単段増幅器を含む、
請求項１に記載の回路。
【請求項８】
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、目標の周波数応答に従って構成される、
請求項１に記載の回路。
【請求項９】
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、調整可能である、
請求項１に記載の回路。
【請求項１０】
第１中間信号を生成するよう第１ゲインを入力信号に適用し、
第２中間信号を生成するよう第２ゲインを前記第１中間信号に適用し、
出力信号を生成するよう第３ゲインを前記第２中間信号に適用し、
前記第１中間信号の第１フィードバック信号として前記第２中間信号の第１フィードバックを前記第１中間信号に適用し、前記第１フィードバックは、前記第１中間信号に適用される前に前記第１フィードバック信号が通る第１フィードバック要素を含み、
前記第１中間信号の第２フィードバック信号として前記出力信号の第２フィードバックを前記第１中間信号に適用し、前記第２フィードバックは、前記第１中間信号に適用される前に前記第２フィードバック信号が通る第２フィードバック要素を含む
ことを有する方法。
【請求項１１】
目標の周波数応答に従って前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を調整することを更に有する、
請求項１０に記載の方法。
【請求項１２】
前記入力信号、前記第１中間信号、及び前記第２中間信号のうちの１つ以上を反転させることを更に有する、
請求項１０に記載の方法。
【請求項１３】
前記第２フィードバック要素によってゲインを前記第２フィードバック信号に適用することを更に有する、
請求項１０に記載の方法。
【請求項１４】
入力ノードをモデリングし、
第１中間ノードをモデリングし、
第２中間ノードをモデリングし、
出力ノードをモデリングし、
前記入力ノードへ電気的に結合される第１入力部と、前記第１中間ノードへ電気的に結合される第１出力部とを有する第１ゲイン段をモデリングし、
前記第１中間ノードへ電気的に結合される第２入力部と、前記第２中間ノードへ電気的に結合される第２出力部とを有する第２ゲイン段をモデリングし、
前記第２中間ノードへ電気的に結合される第３入力部と、前記出力ノードへ電気的に結合される第３出力部とを有する第３ゲイン段をモデリングし、
前記第１中間ノードと前記第２中間ノードとの間に電気的に結合される第１フィードバック要素を有する第１フィードバックをモデリングし、
前記出力ノードと前記第１中間ノードとの間に電気的に結合される第２フィードバック要素を有する第２フィードバックをモデリングする
ことを有する回路設計方法。
【請求項１５】
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を、受動素子を含むようにモデリングすることを更に有する、
請求項１４に記載の回路設計方法。
【請求項１６】
前記受動素子を、抵抗素子を含むようにモデリングすることを更に有する、
請求項１５に記載の回路設計方法。
【請求項１７】
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を、能動素子を含むようにモデリングすることを更に有する、
請求項１４に記載の回路設計方法。
【請求項１８】
前記能動素子を、増幅器を含むようにモデリングすることを更に有する、
請求項１７に記載の回路設計方法。
【請求項１９】
目標の周波数応答に従って前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を調整することを更に有する、
請求項１４に記載の回路設計方法。
【請求項２０】
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を、調整可能であるものとしてモデリングすることを更に有する、
請求項１４に記載の回路設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ここで論じられる実施形態は、広帯域増幅器に関する。
【背景技術】
【０００２】
広帯域増幅器は、高速アナログ及び混合信号回路における無数の用途のために使用され得る。広帯域増幅器は、広帯域増幅器が比較的高いバンド幅と比較的高いゲインを有するものとして規定され得る目標設計仕様を有してよい。広帯域増幅器の多数の現在の設計は、目標仕様を達成するために比較的多くの電力を消費する。しかし、広帯域増幅器の幾つかの用途（例えば、ナノメートルレンジの相補型金属酸化膜半導体（ＣＭＯＳ）プロセス）は、対応する広帯域増幅器のために低電力仕様を有し得る。
【０００３】
ここで請求される対象は、上述されたようなあらゆる欠点も解消する実施形態、又は上述されたような環境でしか動作しない実施形態に制限されない。むしろ、この背景技術は、ここで記載される幾つかの実施形態が実施され得る技術分野の一例を説明するためにのみ与えられている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、従来よりも改善された広帯域増幅器を提供する回路、方法及び回路設計方法を対象とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態は、入力ノードと、第１中間ノードと、第２中間ノードと、出力ノードと、前記入力ノードへ電気的に結合される第１入力部及び前記第１中間ノードへ電気的に結合される第１出力部を有する第１ゲイン段と、前記第１中間ノードへ電気的に結合される第２入力部及び前記第２中間ノードへ電気的に結合される第２出力部を有する第２ゲイン段と、前記第２中間ノードへ電気的に結合される第３入力部及び前記出力ノードへ電気的に結合される第３出力部を有する第３ゲイン段と、前記第１中間ノードと前記第２中間ノードとの間に電気的に結合される第１フィードバック要素を有する第１フィードバックと、前記出力ノードと前記第１中間ノードとの間に電気的に結合される第２フィードバック要素を有する第２フィードバックとを有する回路を提供する。
【０００６】
本発明の他の実施形態は、第１中間信号を生成するよう第１ゲインを入力信号に適用し、第２中間信号を生成するよう第２ゲインを前記第１中間信号に適用し、出力信号を生成するよう第３ゲインを前記第２中間信号に適用し、前記第１中間信号の第１フィードバック信号として前記第２中間信号の第１フィードバックを前記第１中間信号に適用し、前記第１フィードバックは、前記第１中間信号に適用される前に前記第１フィードバック信号が通る第１フィードバック要素を含み、前記第１中間信号の第２フィードバック信号として前記出力信号の第２フィードバックを前記第１中間信号に適用し、前記第２フィードバックは、前記第１中間信号に適用される前に前記第２フィードバック信号が通る第２フィードバック要素を含むことを有する方法を提供する。
【０００７】
本発明の更なる他の実施形態は、入力ノードをモデリングし、第１中間ノードをモデリングし、第２中間ノードをモデリングし、出力ノードをモデリングし、前記入力ノードへ電気的に結合される第１入力部と、前記第１中間ノードへ電気的に結合される第１出力部とを有する第１ゲイン段をモデリングし、前記第１中間ノードへ電気的に結合される第２入力部と、前記第２中間ノードへ電気的に結合される第２出力部とを有する第２ゲイン段をモデリングし、前記第２中間ノードへ電気的に結合される第３入力部と、前記出力ノードへ電気的に結合される第３出力部とを有する第３ゲイン段をモデリングし、前記第１中間ノードと前記第２中間ノードとの間に電気的に結合される第１フィードバック要素を有する第１フィードバックをモデリングし、前記出力ノードと前記第１中間ノードとの間に電気的に結合される第２フィードバック要素を有する第２フィードバックをモデリングすることを有する回路設計方法を提供する。
【発明の効果】
【０００８】
本発明の実施形態によれば、広帯域増幅器において信号の高周波成分のフィルタリングによって引き起こされ得る信号のレベリングを少なくとも部分的に補償し得るとともにバンド幅を増大することが可能な回路、方法及び回路設計方法を提供することが可能となる。
【図面の簡単な説明】
【０００９】
例となる実施形態は、添付の図面を使用して追加的な特定及び詳細をもって記載され説明される。
【００１０】
【図１Ａ】例となる広帯域増幅器回路を表す。
【図１Ｂ】図１Ａの広帯域増幅器回路の例となる実施である広帯域増幅器回路の例を表す。
【図１Ｃ】図１Ｂの広帯域増幅器回路のための例となる根軌跡図を表す。
【図２】広帯域増幅を実行する例となる方法のフローチャートである。
【図３】広帯域増幅器回路を設計する例のフローチャートである。
【発明を実施するための形態】
【００１１】
［要約］
実施形態の一態様に従って、回路は、入力ノード、第１中間ノード、第２中間ノード及び出力ノードを有してよい。回路は、前記入力ノードへ電気的に結合される第１入力部と、前記第１中間ノードへ電気的に結合される第１出力部とを有する第１ゲイン段を更に有してよい。加えて、回路は、前記第１中間ノードへ電気的に結合される第２入力部と、前記第２中間ノードへ電気的に結合される第２出力部とを有する第２ゲイン段を有してよい。更に、回路は、前記第２中間ノードへ電気的に結合される第３入力部と、前記出力ノードへ電気的に結合される第３出力部とを有する第３ゲイン段を有してよい。回路は、前記第１中間ノードと前記第２中間ノードとの間に電気的に結合される第１フィードバック要素を有する第１フィードバックを更に有してよい。加えて、回路は、前記出力ノードと前記第１中間ノードとの間に電気的に結合される第２フィードバック要素を有する第２フィードバックを有してよい。
【００１２】
実施形態の目的及び利点は、特許請求の範囲において特に指し示されている要素、特徴、及び組み合わせによって少なくとも実現され達成されるであろう。前述の概要及び下記の詳細な説明は、例示及び説明であり、請求される発明の限定ではない点が理解されるべきである。
【００１３】
［実施形態の説明］
実施形態の一態様に従って、広帯域増幅器回路（以降“回路”と呼ばれる。）は、回路内の同じノードへフィードバックする入れ子にされたフィードバック及び大域的なフィードバックを有してよい。大域的なフィードバックは、その対応する大域的フィードバック信号が、入れ子にされたフィードバックに対応する入れ子フィードバック信号に対して位相シフトを有し得るように、入れ子にされたフィードバックに対して無視できない遅延を有してよい。以下で記載されるように、遅延は、信号の高周波成分のフィルタリングによって引き起こされ得る信号のレベリングを少なくとも部分的に補償し得るように、そのノードで電圧のピーキングを引き起こしてよい。そのようなものとして、ピーキングは、広帯域増幅器のバンド幅を増大させてよい。更に、以下で記載される構成は、広帯域増幅器の他の実施よりも電力消費量が低い。
【００１４】
本開示の実施形態は、添付の図面を参照して説明される。
【００１５】
図１Ａは、ここで記載される少なくとも１つの実施形態に従って配置される、例となる広帯域増幅器回路１００ａ（“回路１００ａ”）を表す。回路１００ａは、第１ゲイン段１０２、第２ゲイン段１０４、第３ゲイン段１０６、第１フィードバック１１７、及び第２フィードバック１１９を有してよい。回路１００ａは電圧源“Ｖｄｄ”を更に有してよい。電圧源は、回路１００ａの１つ以上の構成要素への電圧と、回路１００ａの１つ以上のノードにバイアスをかけるための電圧とを供給してよい。回路１００ａは、具体的に表されている以外の１つ以上の他の構成要素を有してよい。
【００１６】
第１ゲイン段１０２は、回路１００ａの入力ノード１０８と第１中間ノード１１０との間に電気的に結合されてよい。第１ゲイン段１０２は、入力ノード１０８で入力信号を受信するよう構成される第１入力部１０１を有してよい。第１ゲイン段１０２は、第１中間信号を生成するように第１ゲインを入力信号に適用するよう構成されてよい。第１ゲイン段１０２は、第１中間ノード１１０で第１中間信号を出力するよう構成される第１出力部１０３を更に有してよい。第１ゲインの絶対値は、１以上又は１未満であってよい。
【００１７】
幾つかの実施形態では、第１ゲイン段１０２は、第１中間信号が入力信号に対して反転され得るように、第１中間信号の生成の間に入力信号を反転させるよう構成され得る反転単段増幅器を有してよい。例として、第１ゲイン段１０２は、抵抗負荷又は相補型金属酸化膜半導体（ＣＭＯＳ）インバータを備えたコモンソースｎ型金属酸化膜半導体（ｎＭＯＳ）増幅器を有してよい。
【００１８】
そのような及び他の実施形態では、第１ゲイン段１０２は、電圧信号を電流信号に変換するよう構成されてよい。例えば、幾つかの事例において、入力信号は、電圧信号として構成されてよく、第１ゲイン段１０２は、第１中間信号が電流信号として出力されるように入力信号を電流信号に変換する相互コンダクタンス増幅器として構成されてよい。
【００１９】
幾つかの実施形態では、回路１００ａは、電圧源“Ｖｄｄ”と第１中間ノード１１０との間に電気的に結合された抵抗素子（例えば、抵抗）１２０を有してよい。抵抗素子１２０は、目標ＤＣ電圧により第１中間ノード１１０にバイアスをかけるよう電圧源“Ｖｄｄ”に対して設定されてよい。
【００２０】
第２ゲイン段１０４は、回路１００ａの第１中間ノード１１０と第２中間ノード１１２との間に電気的に結合されてよい。第２ゲイン段１０４は、第１中間ノード１１０で第１中間信号を受信するよう構成される第２入力部１０５を有してよい。第２ゲイン段１０４は、第２中間信号を生成するように第２ゲインを第１中間信号に適用するよう構成されてよい。第２ゲイン段１０４は、第２中間ノード１１２で第２中間信号を出力するよう構成される第２出力部１０７を更に有してよい。第２ゲインの絶対値は、１以上又は１未満であってよい。
【００２１】
幾つかの実施形態で、第２ゲイン段１０４は、第２中間信号が第１中間信号に対して反転され得るように、第２中間信号の生成の間に第１中間信号を反転させるよう構成され得る反転単段増幅器を有してよい。例として、第２ゲイン段１０４は、抵抗負荷又はＣＭＯＳインバータを備えたコモンソースｎＭＯＳ増幅器を有してよい。
【００２２】
第１フィードバック１１７は、入れ子にされたフィードバックとして構成されてよく、第１中間ノード１１０と第２中間ノード１１２との間に電気的に結合されてよい。従って、第２中間信号は、第１フィードバック信号として第１中間ノード１１０へフィードバックされてよい。第１フィードバック１１７は、第１フィードバック信号が第１フィードバック要素１１６を通ることができるように、第１中間ノード１１０と第２中間ノード１１２との間に電気的に結合された第１フィードバック要素１１６を有してよい。第１フィードバック要素１１６は、受動部品（例えば、抵抗、キャパシタ、若しくはインダクタ）、能動部品（例えば、トランジスタ、増幅器、など）、又はそれらのあらゆる組み合わせを有してよい。
【００２３】
幾つかの実施形態では（例えば、第１ゲイン段１０２が相互コンダクタンス増幅器を有する場合）、第１フィードバック要素１１６は、第２ゲイン段１０４及び第１フィードバック要素１１６が相互インピーダンス増幅器として構成されるように、第２ゲイン段１０４と相互作用するよう構成されてよい。そのようなものとして、第１フィードバック要素１１６は、第１フィードバック１１７が電流モードフィードバックとして第１フィードバック信号を生成し得るようなものであってよい。電流モードフィードバックは、第１フィードバック要素１１６が能動的又は受動的であるか否かに応じて、能動的又は受動的であってよい。
【００２４】
例として、幾つかの実施形態では、第１フィードバック要素１１６は受動部品（例えば、抵抗）を有してよく、第２ゲイン段１０４とともに、第１中間ノード１１０で受信される信号及び第２中間ノード１１２で出力される信号に対して相互インピーダンス増幅器として動作して、受動電流モードフィードバックが生成され得るようにしてよい。他の例として、幾つかの実施形態では、第１フィードバック要素１１６は能動部品を有してよく、第２ゲイン段１０４とともに、第１中間ノード１１０で受信される信号及び第２中間ノード１１２で出力される信号に対して相互インピーダンス増幅器として動作して、能動電流モードフィードバックが生成され得るようにしてよい。
【００２５】
幾つかの実施形態で且つ以下で更に詳細に説明されるように、第１フィードバック１１７は、回路１００ａの周波数応答を変化させてよい（例えば、バンド幅を改善する）。加えて、第１フィードバック要素１１６及びその関連する特性は、回路１００ａの目標の周波数応答をより良く獲得するように選択されてよい。このことも、以下で更に詳細に記載される。
【００２６】
幾つかの実施形態では、回路１００ａは、電圧源“Ｖｄｄ”と第２中間ノード１１２との間に電気的に結合された抵抗素子（例えば、抵抗）１２２を有してよい。抵抗素子１２２は、目標ＤＣ電圧により第２中間ノード１１２にバイアスをかけるよう電圧源“Ｖｄｄ”に対して設定されてよい。
【００２７】
第３ゲイン段１０６は、回路１００ａの第２中間ノード１１２と回路１００ａの出力ノード１１４との間に電気的に結合されてよい。第３ゲイン段１０６は、第２中間ノード１１２で第２中間信号を受信するよう構成される第３入力部１０９を有してよい。第３ゲイン段１０６は、出力信号を生成するように第３ゲインを第２中間信号に適用するよう構成されてよい。第３ゲイン段１０６は、出力ノード１１４で出力信号を出力するよう構成される第３出力部１１１を更に有してよい。第３ゲインの絶対値は、１以上又は１未満であってよい。
【００２８】
幾つかの実施形態では、第３ゲイン段１０６は、出力信号が第２中間信号に対して反転され得るように、出力信号の生成の間に第２中間信号を反転させるよう構成され得る反転単段増幅器を有してよい。例として、第３ゲイン段１０６は、抵抗負荷又はＣＭＯＳインバータを備えたコモンソースｎＭＯＳ増幅器を有してよい。
【００２９】
そのような及び他の実施形態では（例えば、第２ゲイン段１０４及び第１フィードバック要素１１６が相互インピーダンス増幅器として構成される場合）、第３ゲイン段１０６は、電圧信号を電流信号に変換するよう構成されてよい。例えば、幾つかの事例において、第２中間信号は、電圧信号として構成されてよく、第３ゲイン段１０６は、出力信号が電流信号として出力されるように第２中間信号を電流信号に変換する相互コンダクタンス増幅器として構成されてよい。
【００３０】
幾つかの実施形態では、回路１００ａは、電圧源“Ｖｄｄ”と出力ノード１１４との間に電気的に結合された抵抗素子（例えば、抵抗）１２４を有してよい。抵抗素子１２４の抵抗値は、目標ＤＣ電圧により出力ノード１１４にバイアスをかけるよう電圧源“Ｖｄｄ”に対して設定されてよい。
【００３１】
第２フィードバック１１９は、大域的なフィードバックとして構成されてよく、第１中間ノード１１０と出力ノード１１４との間に電気的に結合されてよい。従って、第２フィードバック１１９は、第２フィードバック信号として出力信号を第１中間ノード１１０へフィードバックしてよい。第２フィードバック１１９は、第２フィードバック信号が第２フィードバック要素１１８を通ることができるように、第１中間ノード１１０と出力ノード１１４との間に電気的に結合された第２フィードバック要素１１８を有してよい。
【００３２】
第２フィードバック要素１１８は、受動部品（例えば、抵抗）、能動部品（例えば、トランジスタ、増幅器、など）、又はそれらのあらゆる組み合わせを有してよい。第２フィードバック要素１１８は、第２フィードバック１１９が幾つかの実施形態では能動電流モードフィードバックとして又は他の実施形態では受動電流モードフィードバックとして第２フィードバック信号を生成し得るようなものであってよい。第２フィードバック信号の電流モードフィードバックは、第２フィードバック要素１１８が能動的又は受動できであるか否かに応じて、能動的又は受動的であってよい。
【００３３】
更に、第２フィードバック要素１１８は、出力ノード１１４から第１中間ノード１１０へフィードバックされ得る出力信号を遅延させて、出力信号と比較して且つ第１フィードバック信号と比較して第２フィードバック信号において位相シフトを導入し得るように選択及び／又は構成されてよい。第２フィードバック信号の位相シフトは、第２フィードバック信号が、第１中間信号に加えられる場合に、第１中間ノード１１０で第１中間信号においてピーキングを引き起こし得るようなものであってよい。第１中間ノード１１０での第１中間信号のピーキングは、回路１００ａの要素（例えば、第１ゲイン段１０２、第２ゲイン段１０４、及び／又は第３ゲイン段１０６）による高周波成分のフィルタリングによって引き起こされ得る信号レベリングを少なくとも部分的に補償してよい。そのようなものとして、ピーキングは、回路１００ａのバンド幅を増大させてよい。更に、第２フィードバック要素１１８及びその関連する特性は、回路１００ａの目標の周波数応答をより良く獲得するよう選択されてよい。このことは、以下で更に詳細に記載される。
【００３４】
従って、図示及び開示される様態における回路１００ａの構成は、広帯域増幅器として構成され得る他の回路のバンド幅と比較して、回路１００ａの増大されたバンド幅を可能にし得る。変更、追加、又は削除は、本開示の適用範囲から逸脱することなしに、回路１００ａに対してなされてよい。例えば、回路１００ａは、具体的に図示及び／又は記載されている以外の他の構成要素を幾つでも有してよい。更に、具体的な要素のための（例えば、第１フィードバック要素１１６及び／又は第２フィードバック要素１１８のための）具体的な部品の選択は、具体的な実施及び目標の仕様に応じて様々であってよい。加えて、幾つかの実施形態では、回路１００ａの１つ以上の部分は、差動信号及び／又はシングルエンド信号に対して動作するよう構成されてよい。
【００３５】
図１Ｂは、ここで記載される少なくとも１つの実施形態に従って配置される、図１Ａの回路１００ａの例となる実施である例となる広帯域増幅器回路１００ｂ（“回路１００ｂ”）を表す。回路１００ｂは、図１Ａの回路１００ａに関して上述されたように、電圧源“Ｖｄｄ”、入力ノード１０８、第１ゲイン段１０２、第１中間ノード１１０、抵抗素子１２０、第２ゲイン段１０４、第２中間ノード１１２、抵抗素子１２２、第３ゲイン段１０６、抵抗素子１２４、出力ノード１１４、第１フィードバック１１７、及び第２フィードバック１１９を有してよい。
【００３６】
図１Ｂにおいて、抵抗素子１２６（例えば、抵抗）は、第１フィードバック１１７の第１フィードバック要素１１６の例として表されている。抵抗素子１２６は、例えば抵抗などの受動抵抗素子を有してよく、あるいは、例えばトランジスタなどの能動抵抗素子を有してよい。加えて、幾つかの実施形態では、抵抗素子１２６は、調整可能な抵抗素子又は固定抵抗素子を有してよい。
【００３７】
加えて、図１Ｂにおいて、増幅器１２８は、第２フィードバック１１９の第２フィードバック要素１１８の例として表されている。幾つかの実施形態では、増幅器１２８は、出力信号に対して第２フィードバック信号を反転させるよう構成され得る反転単段増幅器を有してよい。例として、増幅器１２８は、抵抗負荷又はＣＭＯＳインバータを備えたコモンソースｎＭＯＳ増幅器を有してよい。加えて、又は代替的に、幾つかの実施形態では、増幅器１２８は、可変ゲイン増幅器又は固定ゲイン増幅器を有してよい。
【００３８】
抵抗素子１２６の種々の抵抗値及び増幅器１２８の種々のゲインは、回路１００ｂの周波数応答を変化させてよい。従って、幾つかの実施形態では、抵抗素子１２６の抵抗値及び／又は増幅器１２８のゲインは、回路１００ｂの目標の周波数応答に従って選択及び／又は調整されてよい。例えば、幾つかの実施形態では、抵抗素子１２６の抵抗値及び／又は増幅器１２８のゲインは、回路１００ｂの周波数応答が目標の周波数応答に等しいか又は略等しくなるように選択及び／又は調整されてよい。
【００３９】
例として、図１Ｃは、ここで記載される少なくとも１つの実施形態に従って、回路１００ｂの周波数応答が抵抗素子１２６の抵抗値及び増幅器１２８のゲインによって如何にして影響を及ぼされ得るのかを表す回路１００ｂのための例となる根軌跡図を表す。具体的に、図１Ｃは、回路１００ｂの根軌跡図１５０、根軌跡図１５２、及び根軌跡図１５４を含む。
【００４０】
根軌跡図１５０は、抵抗素子１２６の抵抗値がおおよそ無限であり且つ増幅器１２８のゲインがおおよそ０であって、あたかも第１フィードバック１１７及び第２フィードバック１１９が存在しないかのようであるときの回路１００ｂの伝達関数の極の例となる位置を表す。この特定の例では、表されている伝達関数の３つの極はともに、根軌跡図の実軸（Ｒｅ）に沿って略同じ位置にあってよい。
【００４１】
根軌跡図１５２は、抵抗素子１２６の抵抗値が有限な値に低減されるときの回路１００ｂの伝達関数の極の例となる位置及び移動を表す。例えば、抵抗素子１２６の抵抗値が低減される場合に、伝達関数の２つの極は、根軌跡図の実軸に沿って根軌跡図の原点から遠ざかる方向へ移動してよい。加えて、抵抗素子１２６の抵抗値が低減される場合に、それら２つの極は、根軌跡図の虚（Ｉｍ）軸に沿って互いから離れてよく、それにより、それらは、根軌跡図１５２で表されるように、互いの複素共役になり得る。更に、この特定の例では、第３の極はその位置を保ってよい。
【００４２】
根軌跡図１５４は、増幅器１２８のゲインが０から離されるときの回路１００ｂの伝達関数の極の例となる位置及び移動を表す。例えば、増幅器１２８のゲインが０から離される場合に、伝達関数の複素共役極は、根軌跡図の実軸に沿って根軌跡図の原点方向へ移動してよい。加えて、増幅器１２８のゲインが０から離される場合に、複素共役極は、根軌跡図の虚軸に沿って互いから更に離れてよい。更に、この特定の例では、第３の極は、実軸に沿って根軌跡図の原点から遠ざかる方向へ移動してよい。
【００４３】
根軌跡図の虚軸及び実軸に対する極の種々の位置は、回路１００ｂの種々の周波数応答を与えてよい。従って、幾つかの実施形態では、抵抗素子１２６の抵抗値及び／又は増幅器１２８のゲインは、根軌跡図における極の位置が回路１００ｂの目標の周波数応答に対応するか又は略対応するように調整又は決定されてよい。
【００４４】
従って、図示及び開示される様態における回路１００ｂの構成は、広帯域増幅器として構成され得る他の回路の周波数応答と比較して、回路１００ｂの改善された周波数応答を可能にし得る。加えて、上述されたように、回路１００ｂの１つ以上の要素及びそれらの関連する特性（例えば、抵抗素子１２６及び増幅器１２８）は、回路１００ｂの目標の周波数応答を獲得するか又はほぼ獲得するように調整又は選択されてよい。
【００４５】
変更、追加、又は削除は、本開示の適用範囲から逸脱することなしに、回路１００ｂに対してなされてよい。例えば、回路１００ｂは、具体的に図示及び／又は記載されている以外の他の構成要素を幾つでも有してよい。更に、具体的な要素のための（例えば、第１フィードバック要素１１６及び／又は第２フィードバック要素１１８のための）具体的な部品の選択は、具体的な実施及び目標の仕様に応じて様々であってよい。例えば、幾つかの実施形態では、第１フィードバック要素１１６は増幅器を有してよく、且つ／あるいは、第２フィードバック要素１１８は抵抗素子を有してよい。加えて、回路１００ｂの伝達関数は、図１Ｃで明示的に表されている以外の１つ以上の零及び／又は１つ以上の他の極を有してよい。加えて、幾つかの実施形態では、回路１００ｂの１つ以上の部分は、差動信号及び／又はシングルエンド信号に対して動作するよう構成されてよい。
【００４６】
図２は、ここで記載される少なくとも１つの実施形態に従って配置される、広帯域増幅を得る例となる方法２００のフローチャートである。方法２００は、幾つかの実施形態では、例えば、上記の回路１００ａ及び１００ｂなどの広帯域増幅器回路によって実装及び実行されてよい。たとえ個別のブロックとして表されていても、様々なブロックは、実施に応じて、更なるブロックに分けられても、より少ないブロックにまとめられても、あるいは、削除されてもよい。
【００４７】
方法２００はブロック２０２から開始してよい。ブロック２０２で、第１ゲインは、第１中間信号を生成するように入力信号に適用されてよい。例えば、第１ゲインは、例えば、回路１００ａ及び１００ｂの第１ゲイン段１０２などの第１ゲイン段によって、適用されてよい。加えて、又は代替的に、ブロック２０２は、第１中間信号が入力信号に対して反転され得るように、第１中間信号の生成の間に入力信号を反転させることを含んでよい。
【００４８】
ブロック２０４で、第２ゲインは、第２中間信号を生成するように第１中間信号に適用されてよい。例えば、第２ゲインは、例えば、回路１００ａ及び１００ｂの第２ゲイン段１０４などの第２ゲイン段によって、適用されてよい。加えて、又は代替的に、ブロック２０４は、第２中間信号が第１中間信号に対して反転され得るように、第２中間信号の生成の間に第１中間信号を反転させることを含んでよい。
【００４９】
ブロック２０６で、第３ゲインは、出力信号を生成するように第２中間信号に適用されてよい。例えば、第３ゲインは、例えば、回路１００ａ及び１００ｂの第３ゲイン段１０６などの第３ゲイン段によって、適用されてよい。加えて、又は代替的に、ブロック２０６は、出力信号が第２中間信号に対して反転され得るように、出力信号の生成の間に第２中間信号を反転させることを含んでよい。
【００５０】
ブロック２０８で、第２中間信号の第１フィードバックは、第１中間信号の第１フィードバック信号として第１中間信号に適用されてよい。幾つかの実施形態では、第１フィードバック信号は、第１中間信号に適用される前に、第１フィードバックの第１フィードバック要素を通ってよい。幾つかの実施形態では、第１フィードバック要素は抵抗素子を含んでよい。加えて、又は代替的に、第１フィードバック要素の１つ以上の特性は、目標の周波数応答に従って調整されてよい。
【００５１】
ブロック２１０で、出力信号の第２フィードバックは、第１中間信号の第２フィードバック信号として第１中間信号に適用されてよい。幾つかの実施形態では、第２フィードバック信号は、第１中間信号に適用される前に、第２フィードバックの第２フィードバック要素を通ってよい。幾つかの実施形態では、第２フィードバック要素は増幅器を含んでよく、それにより、ゲインが第２フィードバック信号に適用されてよい。加えて、又は代替的に、第２フィードバック要素の１つ以上の特性は、目標の周波数応答に従って調整されてよい。
【００５２】
当業者に明らかなように、ここで開示されている方法２００並びに他のプロセス及び方法について、プロセス及び方法において実行される機能は異なる順序で実装されてよい。更に、説明されるステップ及び動作は、単に例として与えられており、ステップ及び動作の幾つかは、開示されている実施形態の本質から外れることなしに、任意であっても、より少ないステップ及び動作にまとめられても、あるいは、更なるステップ及び動作に展開されてもよい。
【００５３】
図３は、ここで記載される少なくとも１つの実施形態に従って配置される、広帯域増幅器回路の例となる設計方法３００のフローチャートである。方法３００は、幾つかの実施形態では、１つ以上のプロセッサによって実行される場合に、システムに図３に関して記載される動作を実行させる命令を含み得るコンピュータ可読記憶媒体に記憶されている如何なる適用可能な設計ソフトウェアによっても、実装されてよい。幾つかの実施形態では、広帯域増幅器回路の設計は、図１Ａ及び１Ｂの回路１００ａ及び１００ｂに関して夫々上述された原理に従って行われてよい。たとえ個別のブロックとして表されていても、様々なブロックは、実施に応じて、更なるブロックに分けられても、より少ないブロックにまとめられても、あるいは、削除されてもよい。
【００５４】
方法３００はブロック３０２から開始してよく、ブロック３０２で、入力ノードはモデリングされてよい。ブロック３０４で、第１中間ノードはモデリングされてよい。ブロック３０６で、第２中間ノードはモデリングされてよい。ブロック３０８で、出力ノードはモデリングされてよい。
【００５５】
ブロック３１０で、第１ゲイン段はモデリングされてよい。このとき、第１ゲイン段は、入力ノードへ電気的に結合される第１入力部と、第１中間ノードへ電気的に結合される第１出力部とを有するようにモデリングされてよい。ブロック３１２で、第２ゲイン段はモデリングされてよい。このとき、第２ゲイン段は、第１中間ノードへ電気的に結合される第２入力部と、第２中間ノードへ電気的に結合される第２出力部とを有するようにモデリングされてよい。ブロック３１４で、第３ゲイン段はモデリングされてよい。このとき、第３ゲイン段は、第２中間ノードへ電気的に結合される第３入力部と、出力ノードへ電気的に結合される第３出力部とを有するようにモデリングされてよい。
【００５６】
ブロック３１６で、第１フィードバック要素を含む第１フィードバックは、モデリングされてよい。第１フィードバックは、第１フィードバック要素が第１中間ノードと第２中間ノードとの間に電気的に結合されるようにモデリングされてよい。幾つかの実施形態では、第１フィードバック要素は、受動又は能動素子を有するようにモデリングされてよい。加えて、又は代替的に、幾つかの実施形態では、第１フィードバック要素は、抵抗素子を含むようにモデリングされてよい。そのような又は他の実施形態では、第１フィードバック要素は、増幅器を含むようにモデリングされてよい。更に、幾つかの実施形態では、第１フィードバック要素は、調整可能であるものとしてモデリングされてよい。そのような又は他の実施形態では、第１フィードバック要素の１つ以上の特性は、広帯域増幅器の目標の周波数応答に従って調整されてよい。
【００５７】
ブロック３１８で、第２フィードバック要素を含む第２フィードバックは、モデリングされてよい。第２フィードバックは、第２フィードバック要素が第１中間ノードと出力ノードとの間に電気的に結合されるようにモデリングされてよい。幾つかの実施形態では、第２フィードバック要素は、受動又は能動素子を有するようにモデリングされてよい。加えて、又は代替的に、幾つかの実施形態では、第２フィードバック要素は、抵抗素子を含むようにモデリングされてよい。そのような又は他の実施形態では、第２フィードバック要素は、増幅器を含むようにモデリングされてよい。更に、幾つかの実施形態では、第２フィードバック要素は、調整可能であるものとしてモデリングされてよい。そのような又は他の実施形態では、第２フィードバック要素の１つ以上の特性は、広帯域増幅器の目標の周波数応答に従って調整されてよい。
【００５８】
当業者に明らかなように、ここで開示されている方法３００並びに他のプロセス及び方法について、プロセス及び方法において実行される機能は、異なる順序で又は同時に実装されてよい。更に、説明されるステップ及び動作は、単に例として与えられており、ステップ及び動作の幾つかは、開示されている実施形態の本質から外れることなしに、任意であっても、より少ないステップ及び動作にまとめられても、あるいは、更なるステップ及び動作に展開されてもよい。
【００５９】
ここで記載される方法３００は、様々なコンピュータハードウェア又はソフトウェアモジュールを含むあらゆる適切な専用若しくは汎用のコンピュータ、コンピューティングエンティティ、又はプロセッシングデバイスによっても実装されてよく、あらゆる適用可能なコンピュータ可読媒体においても記憶されるコンピュータ実行可能命令を実行するよう構成されてよい。例えば、方法３００は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、あるいは、プログラム命令を解釈し及び／又は実行する且つ／あるいはデータを処理するよう構成されるあらゆる他のデジタル又はアナログ回路を含み得る１つ以上のプロセッサによって個別に又は集合的に実行されてよい。
【００６０】
コンピュータ可読媒体は、汎用又は専用のコンピュータ（例えば、プロセッサ）によってアクセスされ得る如何なる利用可能な媒体であってもよい。例として、制限なしに、そのようなコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読出専用メモリ（ＲＯＭ）、電気的消去可能なプログラム可能読出専用メモリ（ＥＥＰＲＯＭ）、コンパクトディスク型読出専用メモリ（ＣＤ−ＲＯＭ）若しくは他の光ディスクストレージ、磁気ディスクストレージ若しくは他の磁気ストレージデバイス、あるいは、コンピュータ実行可能命令又はデータ構造の形でプログラムコードを搬送又は記憶するために使用されてよく且つ汎用又は専用のコンピュータによってアクセスされ得るあらゆる他の記憶媒体も含む非一時的な又は有形なコンピュータ可読記憶媒体を有してよい。上記の組み合わせはまた、コンピュータ可読媒体の適用範囲内に含まれてよい。コンピュータ可読媒体は、例えば、汎用コンピュータ、専用コンピュータ、又は専用プロセッシングデバイスにある機能又は機能群を実行させる命令及びデータを含み得るコンピュータ実行可能命令を有してよい。
【００６１】
一般的に、本明細書内、特に添付の請求の範囲内（例えば、添付の請求の範囲の要部）で使用される用語は、一般的に「非限定的な（open）」用語として意図されている（例えば、「含んでいる（including）」という用語は、「・・・を含んでいるが限定されない（including,  but  not  limited  to）」と解釈されるべきであり、「有している（having）」という用語は、「少なくとも・・・を有している（having  at  least）」と解釈されるべきであり、「含む（includes）」という用語は、「・・・を含むが限定されない（includes,  but  is  not  limited  to）」と解釈されるべきである。）。
【００６２】
加えて、導入されたクレーム記載（introduced  claim  recitation）において特定の数が意図される場合、そのような意図は当該クレーム中に明確に記載され、そのような記載がない場合は、そのような意図も存在しない。理解を促すために、例えば、後続の添付する特許請求の範囲では、「少なくとも１つの（at  least  one）」及び「１つ以上の（one  or  more）」といった導入句を使用し、クレーム記載を導入することがある。しかし、このような句を使用するからといって、「a」又は「an」といった不定冠詞によりクレーム記載を導入した場合に、たとえ同一のクレーム内に、「１つ以上の」又は「少なくとも１つの」といった導入句と「a」又は「an」といった不定冠詞との両方が含まれるとしても、当該導入されたクレーム記載を含む特定のクレームが、当該記載事項を１つのみ含む例に限定されるということが示唆されると解釈されるべきではない（例えば、「a」及び／又は「an」は、通常は、「少なくとも１つの」又は「１つ以上の」を意味すると解釈されるべきである。）。定冠詞を使用してクレーム記載を導入する場合にも同様のことが当てはまる。
【００６３】
加えて、導入されたクレーム記載において特定の数が明示されている場合であっても、そのような記載は、通常、「少なくとも」記載された数を意味するように解釈されるべきであることは、当業者には理解されるであろう（例えば、他に修飾語のない、単なる「２つの記載事項」という記載がある場合、この記載は、「少なくとも」２つの記載事項、又は「２つ以上の」記載事項を意味する。）。更に、「Ａ、Ｂ及びＣなどのうち少なくとも１つ」又は「Ａ、Ｂ及びＣのうちの１つ以上」に類する表記が使用される場合、一般的に、そのような構造は、Ａのみ、Ｂのみ、Ｃのみ、Ａ及びＢの両方、Ａ及びＣの両方、Ｂ及びＣの両方、並びに／又はＡ及びＢ及びＣの全て、などを有するものとして意図される。
【００６４】
更に、２つ以上の選択可能な用語を表すあらゆる離接語及び／又は離接句は、明細書、特許請求の範囲、又は図面のいずれにあろうと、それら用語のうちの１つ、それらの用語のうちのいずれか、又はそれらの用語の両方を含む可能性を意図すると理解されるべきであることが、当業者には理解されるであろう。例えば、「Ａ又はＢ」という句は、「Ａ又はＢ」、あるいは「Ａ及びＢ」の可能性を含むことが理解されよう。
【００６５】
対象は、構造的な特徴及び／又は方法論的な動作に特有の言語において記載されてきたが、添付の特許請求の範囲で定義される対象は、上述された具体的な特徴又は動作に必ずしも制限されない点が理解されるべきである。むしろ、上述された具体的な特徴及び動作は、特許請求の範囲を実装する例となる形態として開示される。
【００６６】
ここで挙げられている全ての例及び条件付き語は、当該技術の促進に対して発明者によって寄与される概念及び発明を読者が理解するのを助ける教育上の目的を意図され、そのような具体的に挙げられている例及び条件に制限されないものとして解釈されるべきである。本発明の実施形態が詳細に記載されてきたが、様々な変更、置換及び代替は、本発明の主旨及び適用範囲から逸脱することなしに行われてよいことが理解されるべきである。
【００６７】
上記の実施形態に加えて、以下の付記を開示する。
（付記１）
入力ノードと、
第１中間ノードと、
第２中間ノードと、
出力ノードと、
前記入力ノードへ電気的に結合される第１入力部と、前記第１中間ノードへ電気的に結合される第１出力部とを有する第１ゲイン段と、
前記第１中間ノードへ電気的に結合される第２入力部と、前記第２中間ノードへ電気的に結合される第２出力部とを有する第２ゲイン段と、
前記第２中間ノードへ電気的に結合される第３入力部と、前記出力ノードへ電気的に結合される第３出力部とを有する第３ゲイン段と、
前記第１中間ノードと前記第２中間ノードとの間に電気的に結合される第１フィードバック要素を有する第１フィードバックと、
前記出力ノードと前記第１中間ノードとの間に電気的に結合される第２フィードバック要素を有する第２フィードバックと
を有する回路。
（付記２）
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、受動素子を含む、
付記１に記載の回路。
（付記３）
前記受動素子は、抵抗素子を含む、
付記２に記載の回路。
（付記４）
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、能動素子を含む、
付記１に記載の回路。
（付記５）
前記能動素子は、増幅器を含む、
付記４に記載の回路。
（付記６）
前記第１ゲイン段、前記第２ゲイン段、前記第３ゲイン段、前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、差動信号に対して動作するよう構成される、
付記１に記載の回路。
（付記７）
前記第１ゲイン段、前記第２ゲイン段、及び前記第３ゲイン段のうちの１つ以上は、反転単段増幅器を含む、
付記１に記載の回路。
（付記８）
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、目標の周波数応答に従って構成される、
付記１に記載の回路。
（付記９）
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上は、調整可能である、
付記１に記載の回路。
（付記１０）
第１中間信号を生成するよう第１ゲインを入力信号に適用し、
第２中間信号を生成するよう第２ゲインを前記第１中間信号に適用し、
出力信号を生成するよう第３ゲインを前記第２中間信号に適用し、
前記第１中間信号の第１フィードバック信号として前記第２中間信号の第１フィードバックを前記第１中間信号に適用し、前記第１フィードバックは、前記第１中間信号に適用される前に前記第１フィードバック信号が通る第１フィードバック要素を含み、
前記第１中間信号の第２フィードバック信号として前記出力信号の第２フィードバックを前記第１中間信号に適用し、前記第２フィードバックは、前記第１中間信号に適用される前に前記第２フィードバック信号が通る第２フィードバック要素を含む
ことを有する方法。
（付記１１）
目標の周波数応答に従って前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を調整することを更に有する、
付記１０に記載の方法。
（付記１２）
前記入力信号、前記第１中間信号、及び前記第２中間信号のうちの１つ以上を反転させることを更に有する、
付記１０に記載の方法。
（付記１３）
前記第２フィードバック要素によってゲインを前記第２フィードバック信号に適用することを更に有する、
付記１０に記載の方法。
（付記１４）
入力ノードをモデリングし、
第１中間ノードをモデリングし、
第２中間ノードをモデリングし、
出力ノードをモデリングし、
前記入力ノードへ電気的に結合される第１入力部と、前記第１中間ノードへ電気的に結合される第１出力部とを有する第１ゲイン段をモデリングし、
前記第１中間ノードへ電気的に結合される第２入力部と、前記第２中間ノードへ電気的に結合される第２出力部とを有する第２ゲイン段をモデリングし、
前記第２中間ノードへ電気的に結合される第３入力部と、前記出力ノードへ電気的に結合される第３出力部とを有する第３ゲイン段をモデリングし、
前記第１中間ノードと前記第２中間ノードとの間に電気的に結合される第１フィードバック要素を有する第１フィードバックをモデリングし、
前記出力ノードと前記第１中間ノードとの間に電気的に結合される第２フィードバック要素を有する第２フィードバックをモデリングする
ことを有する回路設計方法。
（付記１５）
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を、受動素子を含むようにモデリングすることを更に有する、
付記１４に記載の回路設計方法。
（付記１６）
前記受動素子を、抵抗素子を含むようにモデリングすることを更に有する、
付記１５に記載の回路設計方法。
（付記１７）
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を、能動素子を含むようにモデリングすることを更に有する、
付記１４に記載の回路設計方法。
（付記１８）
前記能動素子を、増幅器を含むようにモデリングすることを更に有する、
付記１７に記載の回路設計方法。
（付記１９）
目標の周波数応答に従って前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を調整することを更に有する、
付記１４に記載の回路設計方法。
（付記２０）
前記第１フィードバック要素及び前記第２フィードバック要素のうちの１つ以上を、調整可能であるものとしてモデリングすることを更に有する、
付記１４に記載の回路設計方法。
【符号の説明】
【００６８】
１００ａ，１００ｂ  広帯域増幅器回路
１０１              第１入力部
１０２              第１ゲイン段
１０３              第１出力部
１０４              第２ゲイン段
１０５              第２入力部
１０６              第３ゲイン段
１０７              第２出力部
１０８              入力ノード
１０９              第３入力部
１１０              第１中間ノード
１１１              第３出力部
１１２              第２中間ノード
１１６              第１フィードバック要素
１１７              第１フィードバック
１１８              第２フィードバック要素
１１９              第２フィードバック
１２６              抵抗素子
１２８              増幅器
Ｖｄｄ              電圧源
【図１Ａ】
2016192762.tif 000003
【図１Ｂ】
2016192762.tif 000004
【図１Ｃ】
2016192762.tif 000005
【図２】
2016192762.tif 000006
【図３】
2016192762.tif 000007