(57)【要約】【課題】光電変換素子への集光効率を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供すること。【解決手段】実施形態に係る固体撮像装置は、遮光膜と、側壁とを備える。遮光膜は、光電変換素子の受光面における周縁部上に設けられる。側壁は、光電変換素子の受光面上および遮光膜上に設けられる平坦化層よりも屈折率が小さな材料によって形成され、遮光膜の側面に設けられる。側壁は、光電変換素子の受光面に近い部位ほど壁厚が厚く形成される。【選択図】図４
2016063043.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子の受光面における周縁部上に設けられる遮光膜と、
前記光電変換素子の受光面上および前記遮光膜上に設けられる平坦化層よりも屈折率が小さな材料によって形成され、前記遮光膜の側面に設けられる側壁と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記側壁は、
前記光電変換素子の受光面に近い部位ほど壁厚が厚い
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記平坦化層は、
有機系樹脂によって形成され、
前記側壁は、
酸化シリコンによって形成される
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項４】
光電変換素子の受光面における周縁部上に遮光膜を形成する工程と、
前記光電変換素子の受光面上および前記遮光膜上に形成する平坦化層よりも屈折率が小さな側壁を前記遮光膜の側面に形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【請求項５】
前記光電変換素子の受光面上および前記遮光膜上に、前記平坦化層よりも屈折率が小さな前記側壁用の材料を積層する工程と、
当該側壁用の材料をエッチバックして前記側壁を形成する工程と
を含むことを特徴とする請求項４に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、光電変換素子の受光面における周縁部上に、例えば、タングステンなどの遮光性部材によって形成された遮光膜を備える固体撮像装置がある。かかる固体撮像装置では、光電変換素子における受光面の周縁部から隣接する光電変換素子へ斜め方向に入射する光が遮光膜によって遮断される。
【０００３】
これにより、固体撮像装置は、撮像画像における混色の発生を抑制することができる。しかしながら、固体撮像装置は、遮光膜がタングステンなどの光を吸収する材料によって形成される場合、入射する光の一部が遮光膜によって吸収されるので、光電変換素子への集光効率が低下する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−０３３１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、光電変換素子への集光効率を向上させることができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、遮光膜と、側壁とを備える。遮光膜は、光電変換素子の受光面における周縁部上に設けられる。側壁は、前記光電変換素子の受光面上および前記遮光膜上に設けられる平坦化層よりも屈折率が小さな材料によって形成され、前記遮光膜の側面に設けられる。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図。
【図２】実施形態に係る固体撮像装置の概略構成を示すブロック図。
【図３】実施形態に係る画素アレイの受光面の一部を示す説明図。
【図４】実施形態に係る画素アレイの図３に示すＡ−Ａ´線による断面を示す説明図。
【図５】実施形態に係る画素アレイへ入射する光路の説明図。
【図６】実施形態に係る画素アレイの製造工程を示す説明図。
【図７】実施形態に係る画素アレイの製造工程を示す説明図。
【図８】実施形態に係る画素アレイの製造工程を示す説明図。
【図９】実施形態の変形例に係る画素アレイを示す説明図。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して、本願の開示する固体撮像装置および固体撮像装置の製造方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
【０００９】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１０】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末等の電子機器に適用される。
【００１１】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理等の高画質化処理を行う。
【００１２】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１３】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作等に応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイである。
【００１４】
次に、図２を参照してカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１５】
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子の入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。なお、本実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサであってもよい。
【００１６】
イメージセンサ２０は、アナログ回路中心に構成される周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング部）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備える。
【００１７】
画素アレイ２３は、イメージセンサ２０の撮像領域に設けられる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置されている。そして、画素アレイ２３では、各画素に対応する光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて蓄積する。
【００１８】
光電変換素子に蓄積された信号電荷は、光電変換素子毎に設けられる読み出しゲートへ所定の電圧が印加された場合に、電荷転送領域を通ってフローティングディフュージョンへ転送されて保持される。
【００１９】
タイミング制御部２５は、垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７、およびラインメモリ２８に接続されており、これら垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７、およびラインメモリ２８の動作のタイミング制御を行う。
【００２０】
垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２１】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。
【００２２】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
【００２３】
信号処理回路２１は、デジタル回路中心に構成され、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行い、信号処理後の画素信号を画像信号として後段処理部１２へ出力する処理部である。かかる信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理等の信号処理を行う。
【００２４】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
【００２５】
そして、本実施形態に係る画素アレイ２３は、各光電変換素子への集光効率を向上させる構成を備える。以下、かかる画素アレイ２３の具体的な構造について、図３〜図５を参照して説明する。
【００２６】
図３は、実施形態に係る画素アレイ２３の受光面の一部を示す説明図であり、図４は、実施形態に係る画素アレイ２３の図３に示すＡ−Ａ´線による断面を示す説明図である。また、図５は、実施形態に係る画素アレイ２３へ入射する光路の説明図である。
【００２７】
なお、図３では、光電変換素子への集光効率を向上させる後述の側壁４７の平面形状を示すために、後述のマイクロレンズ３６、カラーフィルタ３５、および平坦化層３４（図４参照）の図示を省略している。
【００２８】
図３に示すように、画素アレイ２３は、２次元アレイ（行列状）に配置された平面視矩形状をした複数のＮ型の半導体領域４５を備える。Ｎ型の半導体領域４５は、各光電変換素子によって光電変換された信号電荷を蓄積する領域である。また、画素アレイ２３は、受光面を光電変換素子毎に区画する平面視格子状に形成された遮光膜４６を備える。遮光膜４６は、各光電変換素子の受光面における周縁部上に設けられる。
【００２９】
さらに、画素アレイ２３は、遮光膜４６の側面に側壁４７を備える。側壁４７は、光電変換素子の受光面上および遮光膜４６上に設けられる後述の平坦化層３４（図４参照）よりも屈折率が小さな材料によって形成される。
【００３０】
かかる画素アレイ２３は、図４に示すような断面構造となっている。具体的には、画素アレイ２３は、支持基板３０と、支持基板３０上に設けられる多層配線層３１と、多層配線層３１上に設けられる複数の光電変換素子４とを備える。さらに、画素アレイ２３は、光電変換素子４の受光面上に順次積層される固定電荷層３２、反射防止膜３３、平坦化層３４、カラーフィルタ３５、およびマイクロレンズ３６を備える。
【００３１】
支持基板３０は、光電変換素子４が形成された半導体基板を薄化する工程において半導体基板を支持する基板である。多層配線層３１は、層間絶縁膜４１の内部に多層配線４２や読み出しゲート４３などが設けられる層である。多層配線４２は、例えば、画素アレイ２３内の半導体素子と周辺回路２２とを接続する配線である。読み出しゲート４３は、光電変換された信号電荷を光電変換素子４から読み出す読出トランジスタのゲートである。
【００３２】
光電変換素子４は、Ｐ型の半導体層４４と、Ｐ型の半導体層４４の内部に２次元アレイ状に設けられる複数のＮ型の半導体領域４５とのＰＮ接合によって形成されるフォトダイオードである。
【００３３】
固定電荷層３２は、Ｐ型の半導体層４４よりも高濃度にＰ型の不純物がドープされた半導体層である。かかる固定電荷層３２は、光電変換素子４が形成された半導体基板を薄化する工程において半導体基板の表面近傍に発生する自由電子をＰ型の不純物と再結合させることによって、暗電流の発生を抑制する。
【００３４】
反射防止膜３３は、光電変換素子４よりも屈折率が小さく、平坦化層３４よりも屈折率が大きな材料によって形成される透明な薄膜である。かかる反射防止膜３３は、光電変換素子４における受光面の表面反射を少なくすることによって、光電変換素子４への透過光量を増大させる。
【００３５】
平坦化層３４は、平坦化層３４の形成後に積層されるカラーフィルタ３５の積層面を平坦化するために設けられる透光性を備えた層である。かかる平坦化層３４は、内部に前述の遮光膜４６が設けられる。
【００３６】
遮光膜４６は、遮光性の材料によって形成され、各光電変換素子４の受光面の周縁部上に設けられることによって、光電変換素子４の受光面における周縁部へ斜め方向から入射する光が隣接する光電変換素子４へ侵入することを抑制する。
【００３７】
さらに、画素アレイ２３は、遮光膜４６の側面に、平坦化層３４よりも屈折率が小さな側壁４７を備え、遮光膜４６上に順次積層されるカラーフィルタ３５とマイクロレンズ３６とを備える。なお、カラーフィルタ３５は、所定波長の光を選択的に透過させる薄膜である。マイクロレンズ３６は、入射光を各光電変換素子４へ集光する平凸レンズである。かかる構成により、画素アレイ２３は、各光電変換素子４への集光効率を向上させている。
【００３８】
具体的には、図５の（ａ）に太線矢印で示すように、画素アレイ２３では、遮光膜４６へ向けて斜め方向から到来する光は、側壁４７の屈折率が平坦化層３４の屈折率よりも小さいため、側壁４７の表面で反射して光電変換素子４へ入射する。
【００３９】
このように、画素アレイ２３は、遮光膜４６が、例えば、タングステンなどの光を吸収する材料によって形成される場合に、遮光膜４６へ向けて斜め方向から到来する光を側壁４７によって光電変換素子４へ向けて反射させる。
【００４０】
これにより、画素アレイ２３は、遮光膜４６による光の吸収を防止することができ、さらに、側壁４７が設けられていなければ遮光膜４６によって吸収される光まで光電変換素子４へ集光することができるので集光効率を向上させることができる。
【００４１】
しかも、側壁４７は、光電変換素子４の受光面に近い部位ほど壁厚が厚い。つまり、側壁４７は、光電変換素子４の受光面へ向けて下り勾配になっている。これにより、画素アレイ２３は、図５の（ｂ）に太線矢印で示すように、光電変換素子４における受光面の周縁部へ入射する光を傾斜した側壁４７によって反射させ、光電変換素子４における中心部近傍の領域へ集光することができる。
【００４２】
したがって、画素アレイ２３は、入射する光を光電変換素子４における中心部近傍の領域へ集光することによって、光電変換素子４へ入射した光が隣接する光電変換素子４へ漏出することを抑制することができるので、光学的混色を低減することができる。
【００４３】
次に、図６〜図８を参照して、実施形態に係る画素アレイ２３の製造方法について説明する。図６〜図８は、実施形態に係る画素アレイ２３の製造工程を示す説明図である。画素アレイ２３を製造する場合には、図６の（ａ）に示すように、例えば、シリコンウェハなどの半導体基板４０へボロンなどのＰ型の不純物をドープすることによってＰ型の半導体層４４を形成する。
【００４４】
続いて、例えば、リンなどのＮ型の不純物を半導体基板４０の表面側からＰ型の半導体層４４へイオン注入し、アニール処理を行うことによってＮ型の半導体領域４５を形成する。これにより、半導体基板４０内に複数の光電変換素子４が２次元アレイ状に形成される。
【００４５】
その後、図６の（ｂ）に示すように、半導体基板４０の表面に多層配線層３１を形成する。多層配線層３１を形成する工程では、まず、半導体基板４０の表面における所定位置に、例えば、ポリシリコンによって読み出しゲート４３などの半導体素子の構成要素を形成する。
【００４６】
その後、層間絶縁膜４１を形成し、層間絶縁膜４１に配線パターンのパターニングを行い、形成された配線パターンへ、例えば、銅などの金属を埋め込むことによって多層配線４２を形成するという一連の工程を繰り返す。これにより、多層配線層３１が形成される。
【００４７】
続いて、図６の（ｃ）に示すように、多層配線層３１の表面に支持基板３０を貼着する。その後、図７の（ａ）に示すように、図６の（ｃ）に示す構造体の表裏を反転させ、半導体基板４０の裏面（ここでは、上面）を研削および研磨することによって、半導体基板４０を薄化する。
【００４８】
続いて、図７の（ｂ）に示すように、半導体基板４０の裏面表層へ、例えば、ボロンなどのＰ型の不純物をイオン注入してアニール処理を行うことによって、固定電荷層３２を形成する。その後、固定電荷層３２上に、例えば、ＣＶＤ（Chemical  Vapor  Deposition）によって、窒化シリコン膜を成膜することによって、反射防止膜３３を形成する。
【００４９】
なお、反射防止膜３３の材料は、半導体基板４０の材料よりも屈折率が小さく、後に形成する平坦化層３４よりも屈折率が高い材料であれば、窒化シリコン以外の材料によって形成されてもよい。
【００５０】
例えば、屈折率が４程度のシリコンによって半導体基板４０が形成され、屈折率が１．５程度の有機系アクリル樹脂によって平坦化層３４が形成される場合、反射防止膜３３の形成には、屈折率が２程度の材料を用いることができる。屈折率が２程度の材料としては、例えば、酸化タンタル、酸化チタン、酸化ハフニウムなどがある。
【００５１】
その後、図７の（ｃ）に示すように、各光電変換素子４の受光面における周縁部上に、遮光膜４６を形成する。遮光膜４６を形成する工程では、まず、反射防止膜３３上に、例えば、ＣＶＤによってタングステンを積層した後、Ｎ型の半導体領域４５上のタングステンを選択的に除去する。
【００５２】
これにより、平面視格子状の遮光膜４６が形成される。なお、遮光膜４６の材料は、タングステンに限定されるものではなく、遮光性を有する材料であれば、アルミニウムなどの他の金属であってもよい。
【００５３】
続いて、図８の（ａ）に示すように、反射防止膜３３上および遮光膜４６上を被覆するように、屈折率が１．４程度の酸化シリコン層４８を形成する。その後、酸化シリコン層４８を異方性エッチングによってエッチバックする。
【００５４】
このとき、エッチング前の酸化シリコン層４８は、反射防止膜３３上に平面視格子状の遮光膜４６が立設されているため、遮光膜４６上の表面が反射防止膜３３上の表面から突出した凸凹形状となっている。
【００５５】
このように表面が凸凹形状の酸化シリコン層４８に対して、遮光膜４６の上面が露出するまで、異方性エッチングを行うと、図８の（ｂ）に示すように、遮光膜４６の側面に、光電変換素子４の受光面に近い部位ほど壁厚が厚い側壁４７が形成される。
【００５６】
このように、本実施形態では、異方性エッチングによるエッチバックによって側壁４７を形成するので、遮光膜４６の位置と側壁４７の形成位置とが正確にセルフアライメント（自己整合）される。したがって、本実施形態によれば、例えば、フォトリソグラフィーによって形成されるマスクを用いて側壁４７を形成する場合に比べて、遮光膜４６の位置に対する側壁４７の形成位置の位置ズレを防止することができる。
【００５７】
なお、ここでは、側壁４７の材料として、酸化シリコンを使用したが、側壁４７の材料は、次に形成する平坦化層３４（図８の（ｃ）参照）よりも屈折率が小さく透明な材料であれば、酸化シリコン以外の材料であってもよい。
【００５８】
続いて、図８の（ｃ）に示すように、側壁４７が形成された遮光膜４６上および反射防止膜３３上を被覆するように、例えば、アクリル樹脂などの屈折率が１．５程度の有機系樹脂を塗布し、固化した有機系樹脂の表面を研磨して平坦化層３４を形成する。その後、平坦化層３４の上面にカラーフィルタ３５およびマイクロレンズ３６を形成することによって、図４に示す画素アレイ２３が完成する。
【００５９】
なお、ここでは、平坦化層３４の材料として、アクリル樹脂を使用したが、平坦化層３４の材料は、側壁４７の材料よりも屈折率が大きく透明な材料であれば、アクリル樹脂以外の材料であってもよい。
【００６０】
上述したように、実施形態に係る固体撮像装置は、光電変換素子の受光面における周縁部上に設けられる遮光膜の側面に、平坦化層よりも屈折率が小さな側壁を備える。これより、実施形態に係る固体撮像装置は、遮光膜へ向けて斜め方向から到来する光を側壁の表面で反射させて光電変換素子へ入射させることができるので、光電変換素子への集光効率を向上させることができる。
【００６１】
また、遮光膜の側面に設けられる側壁は、光電変換素子の受光面に近い部位ほど壁厚が厚い。これにより、実施形態に係る固体撮像装置は、光電変換素子の内部へ入射して、光電変換素子の内部で拡散する光まで光電変換することができるので、入射光の光電変換効率を向上させることができる。
【００６２】
また、平坦化層は、屈折率が１．５程度の有機系樹脂によって形成され、側壁は、屈折率が１．４程度の酸化シリコンによって形成される。これにより、実施形態に係る固体撮像装置は、側壁へ到来する光を側壁の表面で全反射させて、光電変換素子へ入射させることができる。
【００６３】
また、本実施形態では、光電変換素子が形成される半導体層上に反射防止膜を形成し、反射防止膜上に、各光電変換素子の受光面を囲むように平面視格子状の遮光膜を形成し、反射防止膜および遮光膜を被覆するように、側壁用の材料を積層する。そして、積層した側壁用の材料をエッチバックすることによって側壁を形成する。
【００６４】
これにより、遮光膜の位置と側壁の形成位置とを正確にセルフアライメントさせることができるので、例えば、フォトリソグラフィーによって形成されるマスクを用いて側壁を形成する場合に比べて、側壁の形成位置の位置ズレを防止することができる。
【００６５】
なお、実施形態に係る画素アレイの構成は、図４に示す構成に限定されるものではない。次に、図９を参照して、実施形態の変形例に係る画素アレイについて説明する。図９は、実施形態の変形例に係る画素アレイ２３ａ，２３ｂを示す説明図である。
【００６６】
なお、以下の説明では、図９に示す画素アレイ２３ａ，２３ｂの構成要素のうち、図４に示す構成要素と同一の構成要素については、図４に示す符号と同一の符号を付することにより、その説明を省略する。
【００６７】
図９の（ａ）に示すように、画素アレイ２３ａは、側壁４７に代えて、遮光膜４６の側面および頂面を被覆する反射膜４９を備える。反射膜４９は、図４に示す側壁４７と同一の酸化シリコンによって形成される。これにより、画素アレイ２３ａは、遮光膜４６へ向けて斜め方向から到来する光を反射膜４９によって反射させて光電変換素子４へ入射させることができるので、光電変換素子４への集光効率を向上させることができる。
【００６８】
また、反射膜４９は、図８の（ａ）に示す酸化シリコン層４８に対する異方性エッチングを遮光膜４６の上面が露出する前に終了させることによって形成が可能である。したがって、反射膜４９は、側壁４７の形成に要する時間よりも短い時間での形成が可能である。
【００６９】
また、図９の（ｂ）に示すように、画素アレイ２３ｂは、遮光膜４６の側周面および頂面を被覆する箱状の反射膜５０を備える。反射膜５０は、遮光膜４６および反射防止膜３３の表面全体を図４に示す側壁４７と同一の酸化シリコンによって被覆した後、遮光膜４６の側周面および頂面を被覆する部分以外の酸化シリコンを等方性エッチングによって除去することにより形成される。
【００７０】
かかる反射膜５０によっても、遮光膜４６へ向けて入射する光を光電変換素子４へ向けて反射させることができるので、画素アレイ２３ｂは、図４に示す画素アレイ２３と同様に、光電変換素子４への集光効率を向上させることができる。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３，２３ａ，２３ｂ  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３０  支持基板、  ３１  多層配線層、  ３２  固定電荷層、  ３３  反射防止膜、  ３４  平坦化層、  ３５  カラーフィルタ、  ３６  マイクロレンズ、  ４  光電変換素子、  ４０  半導体基板、  ４１  層間絶縁膜、  ４２  多層配線、  ４３  読み出しゲート、  ４４  Ｐ型の半導体層、  ４５  Ｎ型の半導体領域、  ４６  遮光膜、  ４７  側壁、  ４８  酸化シリコン層、  ４９，５０  反射膜
【図１】
2016063043.tif 000003
【図２】
2016063043.tif 000004
【図３】
2016063043.tif 000005
【図４】
2016063043.tif 000006
【図５】
2016063043.tif 000007
【図６】
2016063043.tif 000008
【図７】
2016063043.tif 000009
【図８】
2016063043.tif 000010
【図９】
2016063043.tif 000011