(57)【要約】【課題】高精細化が可能な表示装置を提供する。【解決手段】ｎ型の第１不純物領域及び第２不純物領域と、第１不純物領域と第２不純物領域との間に位置する第１チャネル領域と、ｐ型の第３不純物領域及び第４不純物領域と、第３不純物領域と第４不純物領域との間に位置する第２チャネル領域と、を有し、第２不純物領域と第３不純物領域とが隣接する半導体層と、半導体層を覆うとともに第１方向に延出した長辺を有し且つ第１方向に並んだ第２不純物領域及び第３不純物領域を共に露出するコンタクトホールを有する絶縁膜と、第１チャネル領域と対向する第１ゲート電極と、第２チャネル領域と対向する第２ゲート電極と、第１不純物領域に電気的に接続された第１電源線と、第４不純物領域に電気的に接続された第２電源線と、コンタクトホールを介して第２不純物領域及び第３不純物領域に電気的に接続された出力線と、を備えた表示装置。【選択図】図２
2016024421.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型の第１不純物領域及び第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置する第１チャネル領域と、ｐ型の第３不純物領域及び第４不純物領域と、前記第３不純物領域と前記第４不純物領域との間に位置する第２チャネル領域と、を有し、前記第２不純物領域と前記第３不純物領域とが隣接する半導体層と、
前記半導体層を覆うとともに、第１方向に延出した長辺を有し且つ前記第１方向に並んだ前記第２不純物領域及び前記第３不純物領域を共に露出するコンタクトホールを有する絶縁膜と、
前記絶縁膜上で前記第１チャネル領域と対向する第１ゲート電極と、
前記絶縁膜上で前記第２チャネル領域と対向する第２ゲート電極と、
前記第１不純物領域に電気的に接続された第１電源線と、
前記第４不純物領域に電気的に接続され、前記第１電源線とは異なる電位の第２電源線と、
前記第１方向に延出し、前記コンタクトホールを介して前記第２不純物領域及び前記第３不純物領域に電気的に接続された出力線と、
を備えた表示装置。
【請求項２】
前記コンタクトホールは、前記第１方向に直交する第２方向に延出した短辺を有する長方形状に形成された、請求項１に記載の表示装置。
【請求項３】
前記第２不純物領域と前記第３不純物領域との境界は、矩形波状である、請求項１に記載の表示装置。
【請求項４】
前記境界は、前記コンタクトホールの前記長辺における中点で交差する、請求項３に記載の表示装置。
【請求項５】
前記第１不純物領域は、第１高濃度領域、及び、前記第１高濃度領域と前記第１チャネル領域との間に位置し前記第１高濃度領域よりも低い不純物濃度を有する第１低濃度領域を有し、
前記第２不純物領域は、第２高濃度領域、及び、前記第２高濃度領域と前記第２チャネル領域との間に位置し前記第２高濃度領域よりも低い不純物濃度を有する第２低濃度領域を有する、請求項１に記載の表示装置。
【請求項６】
さらに、画像を表示するアクティブエリアにおいて、前記出力線と電気的に接続されたゲート配線と、前記ゲート配線と交差するソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、駆動回路を内蔵した表示装置が実用化されている。表示装置の一例としては、液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置等が挙げられる。駆動回路は、例えば、ｎチャネル型トランジスタとｐチャネル型トランジスタとを組み合わせたＣＭＯＳ（complementary mental-oxide semiconductor）回路を備えている。
【０００３】
最近の表示装置では、狭額縁化の要望が高まっており、駆動回路が設置される周辺エリアの面積が縮小する傾向にある。一例では、ＣＭＯＳ回路の低電位電源配線と高電位電源配線のそれぞれの幅を非対称とすることで、駆動回路の設置面積を縮小する技術が提案されている。
【０００４】
また、近年では、高精細化の要望が高まっており、画素サイズのみならず、配線ピッチが縮小する傾向にある。このため、駆動回路の設置面積を拡大することなく、狭配線ピッチに対応し、高精細化を実現することが要求されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２４６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、高精細化が可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
ｎ型の第１不純物領域及び第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に位置する第１チャネル領域と、ｐ型の第３不純物領域及び第４不純物領域と、前記第３不純物領域と前記第４不純物領域との間に位置する第２チャネル領域と、を有し、前記第２不純物領域と前記第３不純物領域とが隣接する半導体層と、前記半導体層を覆うとともに、第１方向に延出した長辺を有し且つ前記第１方向に並んだ前記第２不純物領域及び前記第３不純物領域を共に露出するコンタクトホールを有する絶縁膜と、前記絶縁膜上で前記第１チャネル領域と対向する第１ゲート電極と、前記絶縁膜上で前記第２チャネル領域と対向する第２ゲート電極と、前記第１不純物領域に電気的に接続された第１電源線と、前記第４不純物領域に電気的に接続され、前記第１電源線とは異なる電位の第２電源線と、前記第１方向に延出し、前記コンタクトホールを介して前記第２不純物領域及び前記第３不純物領域に電気的に接続された出力線と、を備えた表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態の表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したゲートドライバを構成するバッファ回路の一部を概略的に示す平面図である。
【図３】図３は、図２に示したバッファ回路Ｂ１をＡ−Ｂ線で切断した構造を概略的に示す断面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
本実施形態においては、表示装置が液晶表示装置である場合について説明する。しかしながらこれに限らず、表示装置は、有機エレクトロルミネッセンス表示装置等の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置であってもよい。また、本実施形態に係る表示装置は、例えばスマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。
【００１１】
図１は、本実施形態の表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、表示装置は、アクティブマトリクスタイプの表示パネルＰＮＬを備えている。表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。アレイ基板ＡＲ及び対向基板ＣＴは、シール材によって貼り合わせられている。このような表示パネルＰＮＬは、シール材によって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１３】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、ゲート配線Ｇ（Ｇ１〜Ｇｎ）、ソース配線Ｓ（Ｓ１〜Ｓｍ）、スイッチング素子ＳＷ、画素電極ＰＥなどを備えている。スイッチング素子ＳＷは、薄膜トランジスタ（ＴＦＴ）によって構成され、ゲート配線Ｇ及びソース配線Ｓに電気的に接続されている。画素電極ＰＥは、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、給電部ＶＳに接続されている。共通電極ＣＥは、アクティブエリアＡＣＴにおいて、複数の画素ＰＸに亘って共通に形成され、各画素電極ＰＥと向かい合っている。
【００１４】
また、アレイ基板ＡＲは、アクティブエリアＡＣＴの外側の周辺エリアＰＲＰにおいて、ゲートドライバＧＤ１及びＧＤ２、ソースドライバＳＤ、及び、駆動ＩＣチップ２などを備えている。図示した例では、ゲートドライバＧＤ１及びＧＤ２は、アクティブエリアＡＣＴを挟んで両側に位置している。駆動ＩＣチップ２は、ゲートドライバＧＤ及びソースドライバＳＤと接続されている。図示した例では、駆動ＩＣチップ２は、表示パネルＰＮＬを駆動するのに必要な信号源として機能し、ゲートドライバＧＤ及びソースドライバＳＤを制御したり、給電部ＶＳに供給されるコモン電圧を制御したりする。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤ１及びＧＤ２に接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。図示した例では、１本のゲート配線Ｇがその両端において、それぞれゲートドライバＧＤ１及びＧＤ２と電気的に接続されており、各ゲート配線Ｇには、その両側から制御信号が供給される。このような構成により、ゲート配線Ｇが細線化されたとしても、ゲート配線Ｇの全体で制御信号の書き込み不足を抑制することが可能となる。
【００１６】
すなわち、ゲートドライバＧＤ１及びＧＤ２は、各ゲート配線Ｇに、スイッチング素子ＳＷをオンオフ制御するための制御信号を供給する。ソースドライバＳＤは、ソース配線Ｓに映像信号を供給する。スイッチング素子ＳＷは、ゲート配線Ｇに供給された制御信号に基づいてオンした際に、ソース配線Ｓに供給された映像信号に応じた画素電位を画素電極ＰＥに書き込む。コモン電位の共通電極ＣＥと画素電位の画素電極ＰＥとの間の電位差により、液晶層ＬＱに電圧が印加され、液晶層ＬＱに含まれる液晶分子の配向が制御される。
【００１７】
蓄積容量ＣＳは、液晶層ＬＱに印加される電圧を一定期間保持するものであって、絶縁膜を介して対向する一対の電極で構成されている。例えば、蓄積容量ＣＳは、画素電極ＰＥと同電位の第１電極と、共通電極ＣＥと同電位の第２電極と、第１電極と第２電極との間に介在する絶縁膜と、で構成されている。
【００１８】
なお、表示パネルＰＮＬの詳細な構成についてはここでは説明を省略するが、主として縦電界を利用するモードでは、画素電極ＰＥがアレイ基板ＡＲに備えられる一方で、共通電極ＣＥが対向基板ＣＴに備えられる。また、主として横電界を利用するモードでは、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板ＡＲに備えられる。
【００１９】
図２は、図１に示したゲートドライバを構成するバッファ回路の一部を概略的に示す平面図である。
【００２０】
すなわち、１本の出力線ＯＵＴ１に対応するバッファ回路Ｂ１は、ｎチャネル型トランジスタＴＲＮ１とｐチャネル型トランジスタＴＲＰ１とを組み合わせたＣＭＯＳ回路によって構成されている。出力線ＯＵＴ２に対応するバッファ回路Ｂ２は、バッファ回路Ｂ１に隣接し、ｎチャネル型トランジスタＴＲＮ２及びｐチャネル型トランジスタＴＲＰ２によって構成されている。ここでは、２個のバッファ回路Ｂ１及びＢ２のみを図示しているが、各出力線に対応したバッファ回路は、第２方向Ｙに沿って同一直線上に並んでいる。
【００２１】
出力線ＯＵＴ１及びＯＵＴ２は、それぞれ第１方向Ｘに延出し、第１方向Ｘに直交する第２方向Ｙに間隔をおいて並んでいる。出力線ＯＵＴ１は上記のゲート配線Ｇ１と電気的に接続され、出力線ＯＵＴ２はゲート配線Ｇ２と電気的に接続されている。
【００２２】
半導体層ＳＣは、途切れることなく第２方向Ｙに連続的に延在し、複数のバッファ回路に対して共通に設けられている。
【００２３】
以下に、バッファ回路Ｂ１に着目して、その構造について説明する。
【００２４】
半導体層ＳＣは、例えば多結晶シリコンによって形成されている。半導体層ＳＣは、第１不純物領域Ｒ１、第１チャネル領域ＣＮ１、第２不純物領域Ｒ２、第３不純物領域Ｒ３、第２チャネル領域ＣＮ２、及び、第４不純物領域Ｒ４を有している。第１不純物領域Ｒ１及び第２不純物領域Ｒ２は、ｎ型の不純物領域に相当し、リンなどの不純物を含んでいる。第３不純物領域Ｒ３及び第４不純物領域Ｒ４は、ｐ型の不純物領域に相当し、ボロンなどの不純物を含んでいる。
【００２５】
第２不純物領域Ｒ２と第３不純物領域Ｒ３とは隣接している。出力線ＯＵＴ１は、第２不純物領域Ｒ２及び第３不純物領域Ｒ３の双方に跨って対向している。図示した例では、第２不純物領域Ｒ２と第３不純物領域Ｒ３との境界（ｐｎ接合面）ＢＤは、第１方向Ｘに延出した部分及び第２方向Ｙに延出した部分を含む矩形波状であり、その全体が出力線ＯＵＴ１に対向している。
【００２６】
第１チャネル領域ＣＮ１は、第１不純物領域Ｒ１と第２不純物領域Ｒ２との間に位置している。第１ゲート電極ＷＧ１は、第１チャネル領域ＣＮ１の直上に位置している。第２チャネル領域ＣＮ２は、第３不純物領域Ｒ３と第４不純物領域Ｒ４との間に位置している。第２ゲート電極ＷＧ２は、第２チャネル領域ＣＮ２の直上に位置している。
【００２７】
図示した例では、第１不純物領域Ｒ１は、第１高濃度領域ＲＨ１及び第１低濃度領域ＲＬ１を有しており、また、第２不純物領域Ｒ２は、第２高濃度領域ＲＨ２及び第２低濃度領域ＲＬ２を有している。第１低濃度領域ＲＬ１は、第１高濃度領域ＲＨ１よりも低い不純物濃度を有し、第１チャネル領域ＣＮ１と第１高濃度領域ＲＨ１との間に位置している。第２低濃度領域ＲＬ２は、第２高濃度領域ＲＨ２よりも低い不純物濃度を有し、第１チャネル領域ＣＮ１と第２高濃度領域ＲＨ２との間に位置している。
【００２８】
第１電源線ＰＡは、第１不純物領域Ｒ１に対向している。第２電源線ＰＢは、第４不純物領域Ｒ４に対向している。第１電源線ＰＡと第２電源線ＰＢとは異なる電位である。例えば、第１電源線ＰＡの電位は、第２電源線ＰＢの電位よりも低電位である。
【００２９】
後述するが、半導体層ＳＣと、第１電源線ＰＡ、第２電源線ＰＢ、出力線ＯＵＴ１、第１ゲート電極ＷＧ１、及び、第２ゲート電極ＷＧ２との間には、絶縁膜が介在している。この絶縁膜には、コンタクトホールＣＨ１乃至ＣＨ３が形成されている。
【００３０】
第１電源線ＰＡは、コンタクトホールＣＨ１を介して、第１不純物領域Ｒ１に電気的に接続されている。第２電源線ＰＢは、コンタクトホールＣＨ２を介して、第４不純物領域Ｒ４に電気的に接続されている。出力線ＯＵＴ１は、コンタクトホールＣＨ３を介して、第２不純物領域Ｒ２及び第３不純物領域Ｒ３に電気的に接続されている。
【００３１】
コンタクトホールＣＨ１は、第１方向Ｘに延出した長辺Ｌ１及び第２方向Ｙに延出した短辺Ｓ１を有する長方形状に形成されている。このようなコンタクトホールＣＨ１は、第１方向Ｘに沿って複数個並んでおり、図示した例では、５個のコンタクトホールＣＨ１が並んでいる。
【００３２】
コンタクトホールＣＨ２は、第１方向Ｘに延出した長辺Ｌ２及び第２方向Ｙに延出した短辺Ｓ２を有する長方形状に形成されている。長辺Ｌ２の長さは長辺Ｌ１の長さと同等であり、短辺Ｓ１の長さは短辺Ｓ２の長さと同等である。このようなコンタクトホールＣＨ２は、第１方向Ｘに沿って複数個並んでおり、図示した例では、５個のコンタクトホールＣＨ２が並んでいる。
【００３３】
コンタクトホールＣＨ３は、コンタクトホールＣＨ１及びコンタクトホールＣＨ２よりも大きな長方形状に形成されている。すなわち、コンタクトホールＣＨ３は、第１方向Ｘに延出した長辺Ｌ３及び第２方向Ｙに延出した短辺Ｓ３を有する長方形状に形成されている。短辺Ｓ３の長さは、短辺Ｓ１及びＳ２の長さと同等である。一方で、長辺Ｌ３の長さは、長辺Ｌ１及びＬ２の長さよりも長い。一例では、長辺Ｌ３の長さは、長辺Ｌ１及びＬ２の長さの約２倍である。このようなコンタクトホールＣＨ３は、第１方向Ｘに沿って複数個並んでおり、図示した例では、３個のコンタクトホールＣＨ３が並んでいる。
【００３４】
ここで、コンタクトホールＣＨ３と、境界ＢＤとの関係について説明する。コンタクトホールＣＨ３は、境界ＢＤを挟んで第１方向Ｘに並んだ第２不純物領域Ｒ２及び第３不純物領域Ｒ３を共に露出する。つまり、コンタクトホールＣＨ３は、境界ＢＤのうちの第２方向Ｙに延出した部分ＢＤＹを含むように半導体層ＳＣを露出している。図示した例では、境界ＢＤの第２方向Ｙに延出した部分ＢＤＹは、長辺Ｌ３における中点で交差している。つまり、境界ＢＤは、コンタクトホールＣＨ３を２等分する位置に形成されている。これにより、コンタクトホールＣＨ３において、第２不純物領域Ｒ２の露出面積と、第３不純物領域Ｒ３の露出面積とは、ほぼ同等となる。出力線ＯＵＴ１は、コンタクトホールＣＨ３において、第２不純物領域Ｒ２及び第３不純物領域Ｒ３のそれぞれとほぼ同一面積でコンタクトしている。
【００３５】
図３は、図２に示したバッファ回路Ｂ１をＡ−Ｂ線で切断した構造を概略的に示す断面図である。
【００３６】
アレイ基板ＡＲは、ガラス基板や樹脂基板などの透明な第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、周辺エリアＰＲＰにおいて、半導体層ＳＣ、第１絶縁膜１１、第２絶縁膜１２、第１ゲート電極ＷＧ１、第２ゲート電極ＷＧ２、第１電源線ＰＡ、第２電源線ＰＢ、出力線ＯＵＴ１などを備えている。
【００３７】
半導体層ＳＣは、第１絶縁基板１０の内面に配置されている。半導体層ＳＣにおいては、含有する不純物の種類、不純物濃度により、第１高濃度領域ＲＨ１、第１低濃度領域ＲＬ１、第１チャネル領域ＣＮ１、第２低濃度領域ＲＬ２、第２高濃度領域ＲＨ２、第３不純物領域Ｒ３、第２チャネル領域ＣＮ２、及び、第４不純物領域Ｒ４がそれぞれ形成される。このような半導体層ＳＣは、第１絶縁膜１１によって覆われている。第１絶縁膜１１は、第１絶縁基板１０の内面にも配置されている。
【００３８】
第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２は、第１絶縁膜１１の上に形成されている。第１ゲート電極ＷＧ１は、第１絶縁膜１１を介して第１チャネル領域ＣＮ１と対向している。第２ゲート電極ＷＧ２は、第１絶縁膜１１を介して第２チャネル領域ＣＮ２と対向している。第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２は、第２絶縁膜１２によって覆われている。第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。
【００３９】
これらの第１絶縁膜１１及び第２絶縁膜１２には、第１高濃度領域ＲＨ１まで貫通するコンタクトホールＣＨ１、第４不純物領域Ｒ４まで貫通するコンタクトホールＣＨ２、第２不純物領域Ｒ２及び第３不純物領域Ｒ３まで貫通するコンタクトホールＣＨ３が形成されている。
【００４０】
第１電源線ＰＡ、第２電源線ＰＢ、及び、出力線ＯＵＴ１は、第２絶縁膜１２の上に形成されている。第１電源線ＰＡは、コンタクトホールＣＨ１を介して、第１不純物領域Ｒ１（第１高濃度領域ＲＨ１）にコンタクトしている。第２電源線ＰＢは、コンタクトホールＣＨ２を介して、第４不純物領域Ｒ４にコンタクトしている。出力線ＯＵＴ１は、コンタクトホールＣＨ３を介して、ｎ型不純物領域である第２不純物領域Ｒ２（第２高濃度領域ＲＨ２）、及び、ｐ型不純物領域である第３不純物領域Ｒ３の双方にコンタクトしている。
【００４１】
第１ゲート電極ＷＧ１、第２ゲート電極ＷＧ２、第１電源線ＰＡ、第２電源線ＰＢ、及び、出力線ＯＵＴ１は、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）などの金属材料を用いて形成されている。
【００４２】
本実施形態によれば、ゲートドライバＧＤを構成するバッファ回路の出力線は、当該出力線の延出方向（第１方向Ｘ）と平行に延出した長辺を有する１つのコンタクトホールＣＨ３を介して、ｎ型不純物領域（第２不純物領域Ｒ２）及びｐ型不純物領域（第３不純物領域Ｒ３）の双方にコンタクトしている。このため、コンタクトホールＣＨ３において、出力線とｎ型不純物領域とのコンタクト面積、及び、出力線とｐ型不純物領域とのコンタクト面積をそれぞれ十分に確保することができるとともに、出力線の延出方向と直交する方向（第２方向Ｙ）に関して、バッファ回路の回路規模の拡大を抑制することができる。また、出力線の各々に対応するバッファ回路は、第２方向Ｙに並列配置することができ、バッファ回路を設置する面積の第１方向Ｘの拡張を抑制することができる。したがって、周辺エリアＰＲＰにおいて、このようなバッファ回路を含むゲートドライバＧＤの設置面積を縮小することができ、狭額縁化を実現することが可能となる。
【００４３】
また、各バッファ回路の第２方向Ｙの拡大を抑制できるため、これらのバッファ回路の出力線にそれぞれ接続されるゲート配線の第２方向Ｙのピッチを縮小することが可能となる。したがって、アクティブエリアにおいて、ゲート配線を狭ピッチで配置することができ、高精細化に対応することが可能となる。
【００４４】
また、ｎ型不純物領域とｐ型不純物領域との境界ＢＤは、第１方向に延出した部分と第２方向に延出した部分とを含む矩形波状に形成されている。しかも、コンタクトホールＣＨ３は、境界ＢＤのうちの第２方向に延出した部分を露出するように形成される。このため、コンタクトホールＣＨ３を形成する際に、第２方向Ｙにアライメントズレが生じたとしても、コンタクトホールＣＨ３において露出するｎ型不純物領域及びｐ型不純物領域の双方の面積の変化がほとんどなく、両不純物領域と出力線とのコンタクト面積を十分に確保することが可能となる。また、コンタクトホールＣＨ３を形成する際に、第１方向Ｘにアライメントズレが生じたとしても、コンタクトホールＣＨ３において露出するｎ型不純物領域及びｐ型不純物領域の面積の比が変化するものの、コンタクトホールＣＨ３の第１方向Ｘに沿った長辺の長さがアライメントズレの許容範囲よりも十分に大きく設定されていれば、両不純物領域と出力線とのコンタクト面積を十分に確保することが可能となる。
【００４５】
さらに、境界ＢＤの第２方向Ｙに延出した部分は、コンタクトホールＣＨ３の長辺における中点で交差している。このため、コンタクトホールＣＨ３において、出力線とｎ型不純物領域とのコンタクト面積と、出力線とｐ型不純物領域とのコンタクト面積とを同等にすることができる。これにより、ｎチャネル型トランジスタＴＲＮにおける出力線のコンタクト抵抗と、ｐチャネル型トランジスタＴＲＰにおける出力線のコンタクト抵抗とを同等にすることが可能となる。
【００４６】
以上説明したように、本実施形態によれば、高精細化が可能な表示装置を提供することができる。
【００４７】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００４８】
ＰＮＬ…表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
Ｇ…ゲート配線  Ｓ…ソース配線  ＳＷ…スイッチング素子  ＰＥ…画素電極
ＧＤ…ゲートドライバ
ＳＣ…半導体層  ＣＮ１…第１チャネル領域  Ｒ１…第１不純物領域  Ｒ２…第２不純物領域  ＣＮ２…第２チャネル領域  Ｒ３…第３不純物領域  Ｒ４…第４不純物領域
ＰＡ…第１電源線  ＰＢ…第２電源線  ＯＵＴ…出力線
ＷＧ１…第１ゲート電極  ＷＧ２…第２ゲート電極
【図１】
2016024421.tif 000003
【図２】
2016024421.tif 000004
【図３】
2016024421.tif 000005