(57)【要約】【課題】信号電荷の転送残りを抑制することができる撮像素子及び固体撮像装置を提供することである。【解決手段】実施形態の撮像素子は、蓄積電極と、第２の絶縁層と、半導体層と、捕集電極と、光電変換層と、上部電極とを持つ。蓄積電極は、第１の絶縁層上に形成される。第２の絶縁層は、前記蓄積電極上に形成される。半導体層は、前記蓄積電極及び前記第２の絶縁層を覆うように形成される。捕集電極は、前記半導体層に接するように形成され、前記蓄積電極から離れるように形成される。光電変換層は、前記半導体層上に形成される。上部電極は、前記光電変換層上に形成される。【選択図】図３
2016063165.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁層上に形成された蓄積電極と、
前記蓄積電極上に形成された第２の絶縁層と、
前記蓄積電極及び前記第２の絶縁層を覆うように形成された半導体層と、
前記半導体層に接するように形成され、前記蓄積電極から離れるように形成された捕集電極と、
前記半導体層上に形成された光電変換層と、
前記光電変換層上に形成された上部電極と、
を備える、撮像素子。
【請求項２】
前記半導体層の移動度をμｎとし、前記蓄積電極の面積をＳＣとし、前記蓄積電極のエッジ間の最小寸法をＬ２とし、前記蓄積電極と前記捕集電極との距離をＬ１とし、前記半導体層と前記第２の絶縁層と前記蓄積電極とで形成されるキャパシタの単位面積当たりの容量をＣｏｘとし、前記撮像素子のフレーム周波数をｆとし、センサアレイの行数をＬｉｎｅとし、転送残りの信号電荷数をＱとし、電気素量をｑとしたときに、
【数１】
2016063165.tif 000009
の関係を満足する、請求項１に記載の撮像素子。
【請求項３】
前記捕集電極は、前記捕集電極の一部と前記蓄積電極の一部とが前記半導体層を間に挟んで積層された、
請求項１又は２に記載の撮像素子。
【請求項４】
前記捕集電極は、前記蓄積電極の周囲を取り囲む形状である、
請求項１から３のいずれか１項に記載の撮像素子。
【請求項５】
前記捕集電極は、複数の略長方形の部分を有しており、前記捕集電極の前記複数の略長方形の部分は互いに平行となるように配置され、
前記蓄積電極は、複数の略長方形の部分を有しており、前記蓄積電極の前記複数の略長方形の部分は互いに平行となるように配置され、
前記捕集電極の前記複数の略長方形の部分と、前記蓄積電極の前記複数の略長方形の部分とは、前記半導体層を間に挟んで対向するように配置されている、
請求項１から４のいずれか１項に記載の撮像素子。
【請求項６】
前記半導体層が、シリコンカーバイド、IGZO、ダイヤモンド、グラフェン、カーボンナノチューブ、縮合多環炭化水素化合物及び縮合複素環化合物のうちの少なくとも１つを含む半導体により形成された、
請求項１から請求項５のうちいずれか１項に記載の撮像素子。
【請求項７】
前記捕集電極が、ZnO、ITO(Indium-Tin-Oxide)及びグラフェンのうちのいずれか１つを含む膜である、
請求項１から請求項６のうちいずれか１項に記載の撮像素子。
【請求項８】
前記蓄積電極が、ZnO、ITO及びグラフェンのうちのいずれか１つを含む膜である、
請求項１から請求項７のうちいずれか１項に記載の撮像素子。
【請求項９】
前記半導体層は、波長が４００ｎｍ以上７５０ｎｍ以下の光を８０％以上透過させる、
請求項１から請求項８のうちいずれか１項に記載の撮像素子。
【請求項１０】
請求項１から請求項９のうちいずれか１項に記載の撮像素子を含む固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、撮像素子及び固体撮像装置に関する。
【背景技術】
【０００２】
従来より、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサや、ＣＣＤ（Charge Coupled Device）などの固体撮像素子は、固体撮像装置に広く用いられている。これらの固体撮像素子では、一般的に、浮遊拡散領域（ＦＤ部）と呼ばれる不純物拡散領域を用いて、光電変換によって生じた電荷である信号電荷を信号電圧に変換する。
【０００３】
固体撮像素子は、各フレームを撮像する度に、ＦＤ部をリセットトランジスタによって所定の電位にリセット（初期化）する。ＦＤ部がリセットトランジスタによってリセットされる際、ランダムな熱雑音（ｋＴＣノイズ）が発生する。このｋＴＣノイズは、相関二重サンプリングの手法を用いて除去される。
【０００４】
近年、これらの固体撮像素子の中でも特に、光利用効率の向上、画素の微細化の観点から、積層型撮像素子が注目されている。積層型撮像素子は、例えば、シリコン基板の受光面側の表面上層に、有機光電変換膜などの光電変換膜が積層された構造を有している。このような積層型撮像素子では、シリコン基板の上に形成された光電変換膜が信号電荷を保持する機能をもたないため、後リセット方式の相関二重サンプリングによってｋＴＣノイズは除去される。しかし、後リセット方式の相関二重サンプリングでは、ｋＴＣノイズの除去が不十分であるという問題があった。
このような問題の解決を図った従来技術として、光電変換膜に信号電荷を蓄積させて、前リセット方式の相関二重サンプリングを用いてｋＴＣノイズを除去する積層型撮像素子が提案されている。
【０００５】
しかしながら、このような積層型撮像素子では、光電変換膜に蓄積された信号電荷をＦＤ部に転送する際に、信号電荷が完全に転送されない場合があった。すなわち、現実的な長さの転送時間では、信号電荷の転送残りが生じる場合があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２０１３／００９３９１１号明細書
【特許文献２】米国特許出願公開第２０１３／００９３９３２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、信号電荷の転送残りを抑制することができる撮像素子及び固体撮像装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態の撮像素子は、蓄積電極と、第２の絶縁層と、半導体層と、捕集電極と、光電変換層と、上部電極とを持つ。蓄積電極は、第１の絶縁層上に形成される。第２の絶縁層は、前記蓄積電極上に形成される。半導体層は、前記蓄積電極及び前記第２の絶縁層を覆うように形成される。捕集電極は、前記半導体層に接するように形成され、前記蓄積電極から離れるように形成される。光電変換層は、前記半導体層上に形成される。上部電極は、前記光電変換層上に形成される。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る固体撮像装置１の全体構成例を示すブロック図。
【図２】第１の実施形態に係る固体撮像装置１が備える１つの画素１０の回路構成例を示す図。
【図３】第１の実施形態に係る固体撮像装置１が備える１つの画素１０に対応した断面構造を模式的に示す断面図。
【図４】第１の実施形態の固体撮像装置１に備えられた画素１０のデバイス構造の一例を示す図。
【図５】第１の実施形態の固体撮像装置１の動作の流れの一例を示すフローチャート。
【図６】第１の実施形態の固体撮像装置１の動作を説明するためのタイミングチャート。
【図７】第１の実施形態の固体撮像装置１の動作の各過程における画素の内部ノードのポテンシャルの一例を示す図。
【図８】MOS bucket bridgeの転送時間の計算式におけるモデルを示す図。
【図９】第１の実施形態に係る画素１０の半導体層３５に各種半導体材料を用いた場合の転送時間を見積もった結果の一例を示す図。
【図１０】図９に示した転送時間の見積もりに使用した各種半導体材料の移動度の一例を示す表。
【図１１】第１の実施形態の固体撮像装置１におけるギャップ長Ｌ１に対する転送時間の見積もり結果の一例を示す図。
【図１２】第１の実施形態の変形例に係る固体撮像装置１Ａが備える１つの画素１０Ａに対応した断面構造を模式的に示す断面図。
【図１３】第２の実施形態に係る固体撮像装置１Ｂが備える１つの画素１０Ｂに対応した断面構造を模式的に示す断面図。
【図１４】第２の実施形態に係る固体撮像装置１Ｂの製造方法を示す図。
【図１５】第２の実施形態に係る固体撮像装置１Ｂの製造方法を示す図。
【図１６】第２の実施形態に係る固体撮像装置１Ｂの製造方法を示す図。
【図１７】第２の実施形態に係る固体撮像装置１Ｂの製造方法を示す図。
【図１８】第３の実施形態に係る固体撮像装置１Ｃが備える１つの画素１０Ｃに対応した構造を模式的に示す平面図。
【図１９】第４の実施形態に係る固体撮像装置１Ｄが備える画素アレイ２Ｄにおける各画素１０Ｄの配置を模式的に示す平面図。
【図２０】第４の実施形態の変形例に係る固体撮像装置１Ｅが備える画素アレイ２Ｅにおける各画素１０Ｅの配置を模式的に示す平面図。
【発明を実施するための形態】
【００１０】
以下、実施形態の撮像素子及び固体撮像装置を、図面を参照して説明する。
なお、以下の説明において、実施形態の固体撮像装置の構成要素間の電気的な接続は、直接的な接続であってもよく、間接的な接続であってもよい。直接的な接続は、例えば、複数の構成要素の構成要素を形成する部材を互いに直接的に接続することによって行われてもよい。間接的な接続は、例えば、他の任意の導電部材を介して、複数の構成要素を形成する部材を互いに間接的に接続することによって行われてもよい。
尚、以下の説明における図は固体撮像装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の固体撮像装置の寸法関係とは異なる。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置１の全体構成例を示すブロック図である。
固体撮像装置１は、画素アレイ２、垂直走査部３、水平走査部４、制御部５を備えている。画素アレイ２は、マトリックス状に配列された複数の画素１０を備えている。画素１０は、撮像素子の具体例の一つである。
【００１２】
画素アレイ２の行方向には、垂直走査部３から出力された選択信号ＳＥＬを画素１０に伝送するための複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎ（ｎは自然数）が設けられている。以下では、選択信号線３−Ａｉ（ｉは、１≦ｉ≦ｎなる自然数）は、複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎのうちの一つを指す。
【００１３】
画素アレイ２の行方向には、垂直走査部３から出力されたリセット信号ＲＳＴを伝送するための複数の制御信号線３−Ｂ１，３−Ｂ２，…，３−Ｂｎが、上記の複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎと平行に設けられている。以下では、制御信号線３−Ｂｉは、複数の制御信号線３−Ｂ１，３−Ｂ２，…，３−Ｂｎのうちの一つを指す。
【００１４】
画素アレイ２の列方向には、画素１０から出力された画素信号を水平走査部４に伝送するための複数の画素信号線４−１，４−２，…，４−ｍ（ｍは自然数）が設けられている。以下では、画素信号線４−ｊ（ｊは、１≦ｊ≦ｍなる自然数）は、複数の画素信号線４−１，４−２，…，４−ｍのうちの一つを指す。
画素アレイ２を構成する複数の画素１０は、複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎと複数の画素信号線４−１，４−２，…，４−ｍとの交差領域に配置されている。
【００１５】
垂直走査部３は、画素アレイ２に配列された複数の画素１０を行単位で駆動する。垂直走査部３は、例えばシフトレジスタによって構成される。垂直走査部３は、画素アレイ２を構成する画素１０を行単位で選択するための選択信号ＳＥＬと、各画素１０の動作を制御するためのリセット信号ＲＳＴとを出力する。すなわち、垂直走査部３は、各画素１０を行単位で順次垂直方向に選択走査し、選択された画素１０が画素信号線４−ｊを通して画素信号を水平走査部４に出力する。ここで、画素信号は、各画素１０の光電変換部が生成した信号電荷に基づく信号である。光電変換部は、受光量に応じて信号電荷を生成する。光電変換部は、例えば、対向する２つの電極に挟持された光電変換膜である。
【００１６】
水平走査部４は、画素アレイ２の各画素１０から出力された画素信号の信号処理を行う。水平走査部４は、各画素１０から出力された画素信号を増幅するためのカラムアンプと、増幅された画素信号を信号処理するための信号処理部とを含んでいる。水平走査部４は、画素１０の固有の固定パターンノイズを除去するための相関二重サンプリング（ＣＤＳ: Correlated double sampling）や、信号増幅、ＡＤ変換等の信号処理を行う。
【００１７】
制御部５は、固体撮像装置１の全体動作を制御する。本実施形態では、制御部５は、主として、画素１０の駆動に関する制御を行う。制御部５は、複数の画素トランジスタを含む回路部による初期化の後に、露光により光電変換部が生成した信号電荷の量に応じた画素信号を読み出す制御を行う。
【００１８】
図２は、第１の実施形態に係る固体撮像装置１が備える１つの画素１０の回路構成例を示す図である。
図２に示す具体例では、各画素１０は、光電変換部ＰＥＣと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）とを有する画素回路部２１とを持つ。画素１０の光電変換部ＰＥＣの各電極には、電極の電位を制御するための電圧（ＶＢ３１，ＶＢ３３及びＶＢ４２）が印加される。
具体的には、画素１０の画素回路部２１は、リセットトランジスタＲＸ、増幅トランジスタＡＸ及び選択トランジスタＳＸの３つの画素トランジスタを備える。増幅トランジスタＡＸのドレインには所定の電源電圧が印加されている。増幅トランジスタＡＸのソースは選択トランジスタＳＸのドレインに接続されている。増幅トランジスタＡＸのソースは選択トランジスタＳＸのドレインに接続され、選択トランジスタＳＸのソースは画素信号線４−ｊに接続されている。選択トランジスタＳＸのゲートには、垂直走査部３から出力される選択信号ＳＥＬが印加される。リセットトランジスタＲＸのドレインには所定の電源電圧が印加され、リセットトランジスタＲＸのソースは増幅トランジスタＡＸのゲートに接続されている。リセットトランジスタＲＸのゲートには、垂直走査部３から出力されるリセット信号ＲＳＴが印加される。増幅トランジスタＡＸのゲートとリセットトランジスタＲＸのソースは、光電変換部ＰＥＣを構成する後述のＦＤ部２２に接続されている。光電変換部ＰＥＣに備えられた後述の蓄積電極３１、捕集電極３３、上部電極４２には、それぞれ、電圧ＶＢ３１，ＶＢ３３，ＶＢ４２が印加される。また、画素１０は、さらに転送トランジスタを含む４つの画素トランジスタによって構成されていてもよい。
【００１９】
図３は、第１の実施形態に係る固体撮像装置１が備える１つの画素１０に対応した断面構造を模式的に示す断面図である。固体撮像装置１は、いわゆる積層型のＣＭＯＳイメージセンサであってもよい。
画素１０は、半導体基板部２０、層間絶縁膜３０、蓄積電極３１、絶縁膜３２、捕集電極３３、コンタクトプラグ３４、半導体層３５、光電変換層（光電変換膜）４１及び上部電極４２を備える。蓄積電極３１、捕集電極３３及び絶縁膜３２は、層間絶縁膜３０と半導体層３５との間に配置されている。このうち、蓄積電極３１、絶縁膜３２、捕集電極３３、半導体層３５、光電変換層４１及び上部電極４２は、図２に示す光電変換部ＰＥＣを構成する。
【００２０】
画素１０は、複数の光電変換部を有していてもよい。例えば、画素１０は、光電変換層４１の他に、半導体基板部２０内にさらに、例えばＰＤ（フォトダイオード）等の光電変換部を有していてもよい。この場合、光電変換層４１が特定の波長範囲の光を受光して光電変換を行い、半導体基板部２０内に形成されている光電変換部が他の波長範囲の光を受光して光電変換を行う。
画素１０は、複数の光電変換部を持つ場合、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有し、且つフローティングディフージョン（ＦＤ）を共有する、いわゆる画素共有構造を採用することができる。
【００２１】
図３に示した固体撮像装置１は、いわゆる裏面照射型のＣＭＯＳイメージセンサによる固体撮像装置である。すなわち、半導体基板部２０の裏面上に形成された上部電極４２（図３に示す上部電極４２の上面Ｆ１）が、光を入射させて受光する受光面であり、半導体基板部２０の表面（図３に示す半導体基板部２０の下面Ｆ２）が、読み出し回路を含む回路が形成された回路形成面である。なお、本実施形態に係る固体撮像装置は、裏面照射型のＣＭＯＳイメージセンサによる固体撮像装置に限定するものではなく、いわゆる表面照射型のＣＭＯＳイメージセンサ、ＣＣＤ（Charge Coupled Device）イメージセンサ等といった任意のイメージセンサによるものであってもよい。
【００２２】
半導体基板部２０は、イオン不純物のドーピングによりｐｎ接合が作製可能なシリコン基板を用いて形成されている。シリコン基板としては、クリスタルシリコン（ｃＳｉ）やアモルファスシリコン（ａＳｉ）等からなるものを挙げることができる。半導体基板部２０の内部には、画素回路部２１が形成されている。画素回路部２１は、画素トランジスタとＦＤ部２２とを含む。ＦＤ部２２は、電荷を蓄積可能な半導体領域であり、その電位はフローティング状態になりうる。
【００２３】
層間絶縁膜３０は、第１の絶縁層の具体例の一つである。層間絶縁膜３０は、半導体基板部２０の上に形成されている。層間絶縁膜３０は、例えば、いわゆる層間絶縁膜である。層間絶縁膜３０には、比誘電率の高い無機化合物や有機化合物を用いることができる。層間絶縁膜３０は、例えば、ＳｉＯ２（シリコン酸化膜）である。
【００２４】
蓄積電極３１、絶縁膜３２及び捕集電極３３は、画素毎にパターニングされている。蓄積電極３１は、層間絶縁膜３０の上に形成されている。
蓄積電極３１に用いられる材料は、加工性に優れたものが望ましい。蓄積電極３１に用いられる材料の例としては、酸化錫インジウム（ＩＴＯ、Indium-Tin-Oxide）、酸化亜鉛（ＺｎＯ）、グラフェン等が挙げられる。
【００２５】
絶縁膜３２は、第２の絶縁層の具体例の一つである。絶縁膜３２は、蓄積電極３１の上に形成されている。絶縁膜３２は、半導体層３５と蓄積電極３１とを電気的に絶縁する。絶縁膜３２は、層間絶縁膜３０と同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。半導体層３５と蓄積電極３１とを電気的に絶縁するために、絶縁膜３２の厚みは３ｎｍ以上が望ましい。また、絶縁膜３２に用いられる材料は、加工性に優れたものが望ましい。
絶縁膜３２に用いられる材料の例としては、シリコン酸化膜、シリコン窒化膜、アルミナ、及び絶縁性の有機化合物が挙げられる。
【００２６】
捕集電極３３は、層間絶縁膜３０の上に形成されている。捕集電極３３は、蓄積電極３１との間に間隔Ｌ１をあけて形成されている。捕集電極３３は、半導体層３５に接するように形成される。
捕集電極３３に用いられる材料は、加工性に優れたものが望ましい。捕集電極３３に用いられる材料の例としては、酸化錫インジウム（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、グラフェン等が挙げられる。
【００２７】
蓄積電極３１、絶縁膜３２及び捕集電極３３は、特定の波長領域の光を８０％以上透過させることが望ましい。特定の波長領域の光は、例えば、赤（Ｒ）領域（約５９０ｎｍ以上約７５０ｎｍ以下の範囲の波長帯域）の光、緑（Ｇ）領域（約５００ｎｍ以上約５９０ｎｍ以下の範囲の波長帯域）の光、青（Ｂ）領域（約４００ｎｍ以上約５００ｎｍ以下の範囲の波長帯域）の光、可視光領域（約４００ｎｍ以上約７５０ｎｍ以下の範囲の波長帯域）の光等である。
画素１０が複数の光電変換部を有する場合に、露光時に照射された光を蓄積電極３１、絶縁膜３２及び捕集電極３３のうちのいずれかが吸収すると、光電変換層４１とは別の光電変換部の受光量が減少してしまう。そのため、画素１０の見かけ上の感度が低下してしまうという問題がある。本実施形態では、蓄積電極３１、絶縁膜３２及び捕集電極３３が光を透過させるように形成することで、このような問題の発生が抑制される。
【００２８】
コンタクトプラグ３４は、層間絶縁膜３０を貫通しており、捕集電極３３と画素回路部２１のＦＤ部２２とを電気的に接続している。コンタクトプラグ３４は、層間絶縁膜３０を貫通するビアにタングステン等の導電性材料を埋め込むことにより形成してもよい。また、コンタクトプラグ３４は、イオン注入による半導体層等により形成することもできる。
【００２９】
半導体層３５は、蓄積電極３１、絶縁膜３２及び捕集電極３３の全面を覆うように形成されている。半導体層３５の厚みは、蓄積電極３１の厚みと絶縁膜３２の厚みとの和よりも厚くなるように形成されている。これにより、半導体層３５は、蓄積電極３１及び捕集電極３３の間の段差部から、蓄積電極３１又は捕集電極３３にかけても連続な層として形成される。例えば、蓄積電極３１の厚みが２０ｎｍであり、絶縁膜３２の厚みが５ｎｍである場合、半導体層３５の厚みは、３０ｎｍ以上であることが望ましい。
半導体層３５は、画素毎にパターニングされている。これにより、固体撮像装置１において隣接する各画素１０の捕集電極３３の間で電荷のやりとりが発生することが防止される。
【００３０】
半導体層３５は、光電変換層４１によって生成された信号電荷を半導体層３５内に蓄積する。半導体層３５は、蓄積された信号電荷を捕集電極３３へ転送する。
【００３１】
半導体層３５には、無機材料が用いられてもよいし、有機半導体材料が用いられてもよい。半導体層３５は、例えば、無機材料をスパッタ成膜した後に、フォトリソグラフィー及びエッチングを行うことによって形成されてもよい。半導体層３５は、例えば、有機半導体材料を用いて、スクリーン印刷によってパターニングすることによって形成されてもよい。
【００３２】
半導体層３５は、光透過性が高い材料を用いて形成されていることが望ましい。半導体層３５は、特定の波長領域の光を８０％以上透過させることが望ましい。特定の波長領域の光は、例えば、赤（Ｒ）領域の光、緑（Ｇ）領域の光、青（Ｂ）領域の光、可視光領域の光等である。また、半導体層３５に用いられる材料は、加工性に優れたものが望ましい。
画素１０が複数の光電変換部を有する場合に、露光時に照射された光を半導体層３５が吸収すると、光電変換層４１とは別の光電変換部の受光量が減少してしまう。そのため、画素１０の見かけ上の感度が低下してしまうという問題がある。本実施形態では、半導体層３５が光を透過させるように構成することで、このような問題の発生が抑制される。
【００３３】
半導体層３５に用いられる無機材料の例としては、シリコンカーバイド、ＩＧＺＯ、ダイヤモンド、グラフェン、カーボンナノチューブ等が挙げられる。半導体層３５に用いられる有機半導体材料の例としては、縮合多環炭化水素化合物、縮合複素環化合物等が挙げられる。縮合多環炭化水素化合物の例として、ペンタセン、ルブレン等が挙げられる。縮合複素環化合物及びそれらの誘導体の例として、２，７−ジオクチル［１］ベンゾチエノ［３，２−ｂ］［１］ベンゾチオフェン(C8-BTBT)、３，１１−ジデシルジナフト［２，３−ｄ：２’，３’−ｄ’］ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン(C10-DNBDT)等が挙げられる。なお、C8-BTBT又はC10-DNBDTを材料に用いた膜は、以下の参考文献１に記載されている方法を用いて形成することができる。
参考文献１：2011年日本画像学会第112回技術研究会資料、p75
【００３４】
光電変換層４１は、半導体層３５の上に形成されている。光電変換層４１は、パターニングされておらず、画素１０の受光面全面に形成されている。光電変換層４１は、露光に応じて光電変換を行い、信号電荷を生成する。生成された信号電荷の量は、光電変換層４１の受光量に依存する。
【００３５】
光電変換層４１には、半導体基板上に積層可能であることを限度として、任意の光電変換膜を用いることができる。光電変換層４１は、例えば、有機光電変換材料を用いて形成される。
図３に示す画素１０では、光電変換層４１は１つの層の如く図示をしているが、光電変換層４１は、複数層であってもよい。また、光電変換層４１は、画素毎にパターニングされていてもよい。
【００３６】
上部電極４２は、光電変換層４１の上に形成されている。上部電極４２は、パターニングされずに画素１０の受光面全面に形成されていてもよいし、画素毎にパターニングされていてもよい。上部電極４２に用いられる材料の例としては、酸化錫インジウム（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、グラフェン等が挙げられる。
【００３７】
上部電極４２は、光透過性が高い材料を用いて形成されていることが望ましい。上部電極４２は、特定の波長領域の光を８０％以上透過させることが望ましい。特定の波長領域の光は、例えば、赤（Ｒ）領域の光、緑（Ｇ）領域の光、青（Ｂ）領域の光、可視光領域の光等である。これによって、露光された光を上部電極４２が吸収することによって、光電変換層４１の受光量が減少することが抑制される。すなわち、画素１０の見かけ上の感度が低下してしまうことが抑制される。
【００３８】
図３に示す画素１０において、半導体基板部２０の上に形成される各層は、乾式成膜法あるいは湿式成膜法を用いて作製されることができる。乾式成膜法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ等の物理気相成長法、プラズマ重合等のＣＶＤ法を用いることができる。湿式成膜法としては、キャスト法、スピンコート法、ディッピング法、ＬＢ法等の塗布法を用いることができる。また、インクジェット印刷やスクリーン印刷などの印刷法、熱転写やレーザー転写などの転写法を用いてもよい。
【００３９】
次に、第１の実施形態の固体撮像装置１の製造方法について、説明する。
先ず、半導体基板部２０の各画素１０となる領域に、複数の画素トランジスタ及びＦＤ部２２を含む画素回路部２１を形成する。次に、半導体基板部２０の上に層間絶縁膜３０を積層した後、層間絶縁膜３０を貫通するコンタクトプラグ３４を形成する。このコンタクトプラグ３４は、上述したＦＤ部２２と接続されている。次に、層間絶縁膜３０の上に蓄積電極３１、絶縁膜３２及び捕集電極３３を形成する。捕集電極３３は、蓄積電極３１との間に所定のギャップ長Ｌ１分の間隔をあけるように形成される。蓄積電極３１、絶縁膜３２及び捕集電極３３は、画素１０となる領域全体に積層された後にフォトリソグラフィー及びエッチングを行うことによって形成されてもよい。次に、蓄積電極３１、絶縁膜３２及び捕集電極３３の上に半導体層３５が形成される。次に、半導体層３５の上に光電変換層４１が形成された後、光電変換層４１の上に上部電極４２が形成される。以上のような工程を経ることによって、固体撮像装置１を製造することができる。
【００４０】
図４は、第１の実施形態の固体撮像装置１に備えられた画素１０のデバイス構造の一例を示す図である。図４に示した画素１０の構成のうち、図３に示したものと同一の構成部分については同じ符号を付す。図４では、上述の図２に示す画素１０の構成要素のうち、光電変換部ＰＥＣのデバイス構造と、画素回路部２１を構成するリセットトランジスタＲＸのデバイス構造とが例示されている。また、図４では、画素回路部２１を構成する増幅トランジスタＡＸおよび選択トランジスタＳＸは、理解の容易化のため、画素回路部２１の枠外に示されているが、増幅トランジスタＡＸおよび選択トランジスタＳＸは、リセットトランジスタＲＸと共に半導体基板部２０に形成されている。
前述したように、半導体基板部２０の画素１０は、リセットトランジスタＲＸ、増幅トランジスタＡＸ、選択トランジスタＳＸを備える。以下の例ではこれらのトランジスタとして例えばＮチャンネルのＭＯＳトランジスタを用いるが、ＰチャンネルのＭＯＳトランジスタを用いてもよいし、他のトランジスタを用いてもよい。
リセットトランジスタＲＸのゲートは、導電層２４である。導電層２４は、画素１０の半導体基板部２０上に形成されている絶縁膜（不図示）を介して、半導体基板部２０の上に形成されている。導電層２４には制御信号線３−Ｂｉが接続され、リセット信号ＲＳＴが印加される。リセットトランジスタＲＳＴのドレインは、不純物拡散領域２３であり、電源電圧線に接続される。不純物拡散領域２３は、一定の電圧（例えば、Ｖ１）に保たれている。リセットトランジスタＲＳＴのソースは、ＦＤ部２２に接続される。リセットトランジスタＲＸは、リセット信号ＲＳＴによってオン状態になると導通状態になり、ＦＤ部２２を所定の電位にリセットする。
増幅トランジスタＡＸのゲートは、ＦＤ部２２に接続される。増幅トランジスタＡＸのドレインは電源電圧線に接続される。増幅トランジスタＡＸのソースは、選択トランジスタＳＸに接続される。増幅トランジスタＡＸは、ソースフォロワとして機能する。
選択トランジスタＳＸのゲートには、選択信号線３−Ａｉが接続され、選択信号ＳＥＬが印加される。選択トランジスタＳＸのドレインは、増幅トランジスタＡＸのソースに接続される。選択トランジスタＳＸのソースは、画素信号線４−ｊに接続される。選択トランジスタＳＸは、垂直走査部３から出力された選択信号ＳＥＬによってオン状態となると、増幅トランジスタＡＸからの画素信号出力を画素信号線４−ｊに伝送する。増幅トランジスタＡＸ及び選択トランジスタＳＸによって、ＦＤ部２２の電位に応じた信号が画素信号出力として出力される。
【００４１】
次に、図５に示すフローチャートに沿って、図６及び図７を参照しながら、第１の実施形態の固体撮像装置１の動作を説明する。図５は、第１の実施形態の固体撮像装置１の動作の流れの一例を示すフローチャートである。図６は、第１の実施形態の固体撮像装置１の動作を説明するためのタイミングチャートである。図７は、第１の実施形態の固体撮像装置１の動作の各過程における画素の内部ノードのポテンシャルの一例を示す図である。ここでは、図３に示す画素１０の動作を中心に説明する。ここでは、一例として、画素１０の光電変換層４１が発生する信号電荷が電子である場合について説明する。また、ここでは、固体撮像装置１が、動画撮影等の複数のフレームの撮像を連続して行う場合について説明する。
【００４２】
まず、時刻ｔ０において、露光が開始され、光電変換層４１によって発生された信号電荷は半導体層３５に蓄積される（ステップＳ１）。より具体的には、固体撮像装置１は、蓄積電極３１の電位φ３１、捕集電極３３の電位φ３３及び上部電極４２の電位φ４２が、次に示す式（１）を満たすように、蓄積電極３１、捕集電極３３及び上部電極４２に電圧ＶＢ３１，ＶＢ３３，ＶＢ４２を印加する。例えば、制御部５の制御の下、垂直走査部３は、蓄積電極３１に電位φ３１を与える電圧ＶＢ３１として０Ｖを印加し、捕集電極３３に電位φ３３を与える電圧ＶＢ３３として−１Ｖを印加し、上部電極４２に電位φ４２を与える電圧ＶＢ４２として−５Ｖを印加する。
【００４３】
【数１】
2016063165.tif 000003
【００４４】
このとき、光電変換層４１では、光電変換によって電子と正孔（電子―正孔対）が発生する。発生する電子―正孔対の量は、露光量に対応する。より具体的には、例えば、光電変換層４１が有機光電変換膜によって形成されている場合、露光によって有機光電変換膜中に生成された励起子は、光電変換層４１中に生じている電界によって、キャリア分離される。光電変換層４１中に生じている電界とは、上部電極４２と蓄積電極３１との電位差によって生じる電界又は上部電極４２と捕集電極３３との電位差によって生じる電界である。
信号電荷が電子の場合、電子―正孔対のうちの電子の大部分は、蓄積電極３１側に向かって移動する。このとき、電子―正孔対のうちの正孔は、上部電極４２に向かって移動し、さらに上部電極４２を介して光電変換層４１の外へ排出される。
蓄積電極３１と半導体層３５との間には絶縁膜３２がある。そのため、光電変換層４１から蓄積電極３１へ向かって移動してきた電子は、絶縁膜３２によるポテンシャル障壁を超えることができずに、半導体層３５内の蓄積電極３１及び絶縁膜３２の上部分近傍（以下、「信号電荷蓄積エリア」という。）に蓄積される。すなわち、信号電荷（電子）は、半導体層３５の内部領域であって、第２の絶縁層との界面近傍の領域に蓄積される。このとき、蓄積電極３１の電位は捕集電極３３の電位以上となっているため、信号電荷蓄積エリアに蓄積された信号電荷は、捕集電極３３へ向かって移動せずに信号電荷蓄積エリアに蓄積されたままとなる。
【００４５】
次に、時刻ｔ１において、固体撮像装置１は、画素１０のＦＤ部２２のリセットを行う（ステップＳ２）。より具体的には、制御部５の制御の下、垂直走査部３は、選択信号ＳＥＬ及びリセット信号ＲＳＴをハイレベルにする。このとき、導電層２４に印加されるリセット信号ＲＳＴの電圧ＶＲＳＴは、不純物拡散領域２３に印加されている電圧Ｖ１よりも大きい。そのため、電圧ＶＲＳＴが印加されている導電層２４のポテンシャルは、不純物拡散領域２３のポテンシャルφ１よりも低くなり、リセットトランジスタＲＸがオン状態となる。リセットトランジスタＲＸがオン状態となると、ＦＤ部２２と不純物拡散領域２３との間で電荷のやりとりが生じる。したがって、ＦＤ部２２は、不純物拡散領域２３と同じポテンシャルφ１になり、リセットされる（図７の１段目を参照）。
【００４６】
続いて、時刻ｔ２において、制御部５の制御の下、垂直走査部３は、リセット信号ＲＳＴをローレベルとする。これにより、リセットトランジスタＲＸがオフ状態になり、ＦＤ部２２は不純物拡散領域２３と電気的に切り離される。すなわち、ＦＤ部２２はフローティング状態となる。リセットトランジスタＲＸがオフ状態となる際に、熱雑音（ｋＴＣノイズ）が発生する。そのため、ＦＤ部２２のポテンシャルは、φ１とは異なるポテンシャルφ２になる。ｋＴＣノイズは、リセットトランジスタＲＸをオフ状態にする度にランダムに発生するノイズである。
【００４７】
続いて、時刻ｔ３において、制御部５の制御の下、水平走査部４は、ＦＤ部２２の電圧を示す電圧ＶＳＩＧを読み出し、電圧ＶＳＩＧの電圧値をリセットレベルとして検出する（ステップＳ３）。詳細には、ＦＤ部２２の電圧は、画素信号ＶＳＩＧとして、増幅トランジスタＡＸを通じて画素１０から出力される。このとき、ＦＤ部２２から読み出された電圧ＶＳＩＧは、ポテンシャルφ２に対応する電圧であり、時刻ｔ２においてリセットトランジスタＲＸがオフ状態にされた際に発生したｋＴＣノイズを含んでいる（図７の２段目を参照）。画素１０から出力された画素信号ＶＳＩＧは、画素信号線４−ｊを通じて水平走査部４に供給される。水平走査部４は、画素信号ＶＳＩＧを増幅して電圧Ｖｏｕｔを出力する。水平走査部４の信号処理部（図示なし）は、電圧Ｖｏｕｔをリセットレベルとしてサンプリングして保持する。
【００４８】
続いて、時刻ｔ４において、固体撮像装置１は、信号電荷をＦＤ部２２に転送する（ステップＳ４）。また、時刻ｔ４において、固体撮像装置１は、時刻ｔ０から行われていた露光及び信号電荷の蓄積を終了（完了）する。
より具体的には、固体撮像装置１は、蓄積電極３１の電位φ３１、捕集電極３３の電位φ３３及び上部電極４２の電位φ４２が、次に示す式（２）を満たすように、蓄積電極３１、捕集電極３３及び上部電極４２に電圧を印加する。例えば、制御部５の制御の下、垂直走査部３は、蓄積電極３１に電位φ３１を与える電圧ＶＢ３１として−１Ｖを印加し、捕集電極３３に電位φ３３を与える電圧ＶＢ３３として０Ｖを印加し、上部電極４２に電位φ４２を与える電圧ＶＢ４２として−５Ｖを印加する。
【００４９】
【数２】
2016063165.tif 000004
【００５０】
このとき、蓄積電極３１の捕集電極３３側のエッジ付近と捕集電極３３との間に、フリンジ電界が生じる。なお、フリンジ電界は、蓄積電極３１と捕集電極３３との間の電位差によって生じるものであり、信号電荷蓄積エリアの中央付近（すなわち、半導体層３５内の蓄積電極３１の上部分の中央付近）には発生しない。このフリンジ電界によって、信号電荷蓄積エリアの捕集電極３３側のエッジ付近に蓄積されていた信号電荷は、捕集電極３３へ転送される。これによって、信号電荷蓄積エリアの捕集電極３３側のエッジ付近の信号電荷密度が低くなり、信号電荷蓄積エリアにおいて信号電荷の濃度勾配が発生する。この信号電荷の濃度勾配によって、信号電荷蓄積エリアに蓄積されている信号電荷は、信号電荷蓄積エリアの中央付近から、信号電荷蓄積エリアの捕集電極３３側のエッジ付近に向けて拡散によって移動する。
このようにして、蓄積電極３１と捕集電極３３との間の電位差によるフリンジ電界が信号電荷蓄積エリアの中央付近に生じない場合においても、信号電荷蓄積エリアの中央付近に蓄積されていた信号電荷も捕集電極３３に転送される。捕集電極３３に転送された信号電荷は、コンタクトプラグ３４を介して、ＦＤ部２２へ転送される。ＦＤ部２２のポテンシャルは、信号電荷が信号電荷蓄積エリアから転送されることによって、ポテンシャルφ３になる（図７の３段目を参照）。
一般に、拡散による電荷の移動速度は、電界ドリフトによる電荷の移動速度に比べて遅い。したがって、信号電荷が信号電荷蓄積エリアの中を拡散によって移動する時間は、信号電荷が蓄積電極３１と捕集電極３３との間のフリンジ電界によって移動する時間に比べて長い。しかし、後述するように、半導体層３５が、移動度が十分に高い材料によって形成されている場合、蓄積電極３１上から捕集電極３３へ信号電荷を現実的な時間内で転送することができる。
固体撮像装置１は、上記のステップＳ１からステップＳ４を繰り返して実行することで、複数のフレームの撮像を行う。また、固体撮像装置１は、上述のステップＳ１からステップＳ４を繰り返し実行する都度、上記のステップＳ４の後に、次に説明するステップＳ５及びステップＳ６を実行する。
【００５１】
上述のステップＳ４の後、時刻ｔ５において、制御部５の制御の下、水平走査部４は、画素信号として、ＦＤ部２２の電圧を示す電圧ＶＳＩＧを検出する（ステップＳ５）。詳細には、ＦＤ部２２の電圧は、画素信号ＶＳＩＧとして、増幅トランジスタＡＸ及び選択トランジスタＳＸを通じて画素１０から出力される。このとき、画素信号ＶＳＩＧの電圧は、ポテンシャルφ３に対応する電圧である（図７の４段目を参照）。
時刻ｔ１にＦＤ部２２がリセットされてから、ｋＴＣノイズはＦＤ部２２に保持されたままである。そのため、画素信号ＶＳＩＧには、時刻ｔ３において検出された電圧ＶＳＩＧに含まれているｋＴＣノイズと同じｋＴＣノイズが含まれる。
画素１０から出力された画素信号ＶＳＩＧは、画素信号線４−ｊを通じて水平走査部４に供給される。水平走査部４は、画素信号ＶＳＩＧを増幅して電圧Ｖｏｕｔを出力する。水平走査部４の信号処理部（図示なし）は、電圧Ｖｏｕｔをサンプリングして保持する。
【００５２】
続いて、時刻ｔ６において、制御部５の制御の下、水平走査部４の信号処理部は、上記のサンプリングにより得られた電圧Ｖｏｕｔから信号電圧ＶＳを算出する（ステップＳ６）。詳細には、水平走査部４の信号処理部は、前述の時刻ｔ３におけるＦＤ部２２の電圧ＶＳＩＧに基づく電圧Ｖｏｕｔ（リセットレベル）のサンプリング値と、時刻ｔ６におけるＦＤ部２２の電圧ＶＳＩＧに基づく電圧Ｖｏｕｔのサンプリング値との差分を演算し、その演算結果を信号電圧ＶＳとして出力する。この信号電圧ＶＳは、露光により光電変換層４１が生成した電荷量に相当する信号成分を表す。
このように、固体撮像装置１によれば、前リセット方式のＣＤＳ処理を用いてｋＴＣノイズを除去した信号電圧を得ることができる。
【００５３】
次に、信号電荷蓄積エリアに蓄積された信号電荷が、拡散によって信号電荷蓄積エリアから捕集電極３３に転送されるまでに要する時間の見積もりについて説明する。信号電荷蓄積エリアに蓄積された信号電荷が拡散によって移動する時間の見積もりは、以下の参考文献２に記載されているMOS bucket bridgeの転送時間を用いて行った。
参考文献２：M.G.Collet and L.J.M.Esser, Festkorperprobleme XIII, 1973, p337
【００５４】
図８は、MOS bucket bridgeの転送時間の計算式におけるモデルを示す図である。図８に示したモデルにおいて、互いに隣接すると共に連続するＭＯＳ（Metal Oxide Semiconductor）構造（以下、「ＭＯＳ」という。）が形成されている。図８のＭＯＳは、半導体基板Ｊ１と、ゲート酸化膜Ｊ２と、ゲート電極Ｊ３とを有する。半導体基板Ｊ１は、ｐ型シリコンを用いて形成されている。半導体基板Ｊ１内に、チャネル部Ｊ４が、ｎ型シリコンを用いて形成されている。ゲート酸化膜Ｊ２は、半導体基板Ｊ１の上にＳｉＯ２によって形成される。ゲート電極Ｊ３は、ゲート酸化膜Ｊ２の上に形成される。
このように構成されたMOS bucket bridgeでは、ゲート電極Ｊ３直下のチャネル部Ｊ４に蓄積されている電荷が隣接するＭＯＳに転送される。MOS bucket bridgeでは、電荷の転送過程は、エッジ部分Ｊ５におけるフリンジ電界によるドリフト過程と、チャネル部Ｊ４における拡散過程とから構成されている。
また、MOS bucket bridgeでは、チャネル部Ｊ４のドーピング濃度が十分に高く、エッジ部Ｊ５付近を除いたチャネル部Ｊ４の電位勾配が無い（電位勾配が平坦とみなせる）と仮定されている。また、電位ブロック領域Ｊ６において、電荷転送時の電流は連続であると仮定されている。
MOS bucket bridgeにおける転送時間と蓄積電荷量の関係は、電荷の拡散過程を考慮して、次に示す式（３）及び式（４）で表される。
【００５５】
【数３】
2016063165.tif 000005
【００５６】
【数４】
2016063165.tif 000006
【００５７】
ここで、ｔは、電荷の転送開始時をｔ＝０とした場合の時刻である。Ｑｓ（０）は、電荷の転送開始時（ｔ＝０）にチャネル部Ｊ２に蓄積されている電荷量であり、Ｑｓ（ｔ）は、転送開始から時刻ｔにチャネル部Ｊ４に蓄積されている電荷量である。さらに、Ｃｏｘは、単位面積当たりのチャネル部Ｊ４の容量であり、ＬＢは、隣接するＭＯＳのゲート電極間の距離であり、ＬＣは、ＭＯＳのゲート電極長である。さらに、μｎは、シリコン層（半導体基板Ｊ１）の移動度であり、ｑは、電気素量であり、ｎ０は、単位面積当たりの初期電子数（ｔ＝０における電子数）である。
【００５８】
図８に示したMOS bucket bridgeのモデルと、図３に示した画素１０とを比較すると、半導体基板Ｊ１は、画素１０における半導体層３５とみなすことができる。また、ゲート酸化膜Ｊ２は、画素１０における絶縁膜３２とみなすことができる。また、ゲート電極Ｊ３は、画素１０における蓄積電極３１とみなすことができる。また、電荷が転送される先である隣接するＭＯＳのゲート電極は、画素１０における捕集電極３３とみなすことができる。
すなわち、μｎは、半導体層３５の移動度とみなすことができる。また、隣接するＭＯＳのゲート電極間の距離ＬＢは、蓄積電極３１と捕集電極３３との間のギャップ長Ｌ１とみなすことができ、ＭＯＳのゲート電極長ＬＣは、蓄積電極３１のエッジ間の最小寸法Ｌ２とみなすことができる。また、単位面積当たりのチャネル部Ｊ４の容量Ｃｏｘは、半導体層３５と絶縁膜３２と蓄積電極３１とで形成されるキャパシタの単位面積当たりの容量とみなすことができる。
【００５９】
既存の４トランジスタ構成のCMOSイメージセンサ（以下、「既存ＣＭＯＳセンサ」という。）と同等の高速読み出しを実施するためには、固体撮像装置１は、各画素から信号を読み出す動作（以下、「信号読み出し動作」という。）を1/(f×Line)秒以内に行う必要がある。ここで、ｆは、フレーム周波数であり、Lineは画素アレイ２（センサアレイ）の行数である。信号読み出し動作には、各画素から信号電圧を読み出す動作と、ＦＤ部２２をリセットする動作とが含まれる。ＦＤ部２２をリセットする動作には、例えば、２μｓｅｃ程度の時間がかかる。
上述した信号読み出し動作の時間についての条件と、式（３）と、式（４）とから、固体撮像装置１は、次に示す式（５）を満足するように構成されている必要がある。
【００６０】
【数５】
2016063165.tif 000007
【００６１】
ここで、ＳＣは、１つの画素１０あたりの蓄積電極３１の面積であり、Ｑは、信号電荷の読み出し動作の後（すなわち、1/(f×Line)秒後）に信号電荷蓄積エリアに残っている信号電荷数（転送残りの信号電荷数）である。
固体撮像装置１が、既存ＣＭＯＳセンサと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Ｑは、既存のセンサと同程度以下となる必要がある。固体撮像装置１が、例えば、埋め込み型シリコンフォトダイオードの暗電流ノイズと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Ｑは、０．５電子程度以下となる必要がある。また、固体撮像装置１が、例えば、以下の参考文献３に記載されているフィードバックリセットを適用した有機積層型ＣＭＯＳイメージセンサ（以下、「フィードバックリセット有機ＣＭＯＳセンサ」という。）の読み出しノイズと同等の読み出しノイズで操作するためには、転送残りの信号電荷数Ｑは、２．３電子程度以下となる必要がある。
参考文献３：M.Ishii, S.Kasuga, K.Yazawa, Y.Sakata, T.Okino, Y.Sato, J.Hirase, Y.Hirose, T.Tamaki, Y.Matsunaga, and Y.Kato, “An ultra-low noise photoconductive film image sensor with a high speed column feed back amplifer noise canceller” 2013 Symposium on VLSI Circuits Digest of Technical Papers, C8
例えば、既存ＣＭＯＳセンサと同等の高速読み出しを行い、さらに、フィードバックリセット有機ＣＭＯＳセンサと同等の読み出しノイズで動作するためには、固体撮像装置１は、次に示す式（６）を満足するように形成されている必要がある。
【００６２】
【数６】
2016063165.tif 000008
【００６３】
次に、図９及び図１０を参照しながら、固体撮像装置１の半導体層３５に各種半導体材料を用いた場合の信号電荷の転送時間について説明する。図９は、第１の実施形態に係る画素１０の半導体層３５に各種半導体材料を用いた場合の転送時間を見積もった結果の一例を示す図である。図１０は、図９に示した転送時間の見積もりに使用した各種半導体材料の移動度の一例を示す表である。
【００６４】
図９に示したグラフにおいて、縦軸は、各種半導体材料のバンドギャップを示し、横軸は、第１の実施形態の固体撮像装置１の半導体層３５に各種半導体材料を用いた場合の転送時間を示す。
図９に示した転送時間は、画素１０の蓄積電極３１の平面視における形状が、一辺の長さが１μｍの正方形であり、蓄積電極３１と捕集電極３３間のギャップ長Ｌ１が５０ｎｍである場合について見積もったものである。すなわち、式（６）において、Ｌ１を５０ｎｍとし、Ｌ２を１μｍとした。さらに、式（６）におけるμｎは半導体層３５の移動度とみなすことができるため、図１０の表に示す各種半導体材料に対応する移動度の値を代入することによって、図９に示す転送時間を算出することができる。
図９の破線が示す転送時間（８．６μｓｅｃ）は、既存ＣＭＯＳセンサと同等の高速読み出しを実施するために、固体撮像装置１が、各画素からの信号読み出し動作にかけることのできる時間の最大値である。この転送時間（８．６μｓｅｃ）は、固体撮像装置１がFull-HD（画素サイズ１９２０×１０８０）であり、フレーム周波数ｆが６０Ｈｚであると場合を仮定して見積もった。固体撮像装置１がFull-HDの場合、画素アレイ２の行数Lineは１９２０である。
【００６５】
図９に示した転送時間の見積もりの具体例では、半導体層３５にＩＧＺＯを用いた場合の固体撮像装置１の転送時間は、２．８７μｓｅｃである。すなわち、半導体層３５にＩＧＺＯを用いた場合、固体撮像装置１は、ＦＤ部２２をリセットする動作（例えば、２μｓｅｃ）を含めた各画素からの信号読み出し動作を、上述した８．６μｓｅｃ以内に行うことができる。
これに対して、上記の特許文献１に記載されている、有機光電変換膜内に蓄積した信号電荷が有機光電変換膜内を移動して捕集電極に転送される構成では、転送時間は６ｍｓｅｃ以上を要すると見積もられる。この転送時間の見積もりにおいて、有機光電変換膜はＣ６０であるとし、有機光電変換膜の移動度は0.000001[m2/V/sec]であるとした。
【００６６】
信号電荷の転送時間の観点から、半導体層３５に用いられる材料は移動度が大きいことが望ましい。半導体層３５に用いられる材料は、さらに、可視光を含む波長帯域の光を８０％以上透過させることが望ましい。このような半導体材料として、半導体層３５には、グラフェン、ＩＧＺＯ、シリコンカーバイド（ＳｉＣ）、ダイヤモンド薄膜、縮合多環炭化水素化合物及び縮合複素環化合物を用いることができる。縮合多環炭化水素化合物の例として、ペンタセン、ルブレン等が挙げられる。縮合複素環化合物の例として、２，７−ジオクチル［１］ベンゾチエノ［３，２−ｂ］［１］ベンゾチオフェン(C8-BTBT)、３，１１−ジデシルジナフト［２，３−ｄ：２’，３’−ｄ’］ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン(C10-DNBDT)等が挙げられる。
【００６７】
室温の熱エネルギーによって励起されたキャリアによるノイズを抑制するため、半導体層３５に用いる半導体材料のバンドギャップは、既存のフォトダイオードに使用されているシリコン（Ｓｉ）のバンドギャップ以上の大きさであることが望ましい。このような構成にすることによって、固体撮像装置１は、半導体層３５内において、室温の熱エネルギーによって励起されたキャリアが半導体層３５内に蓄積されている信号電荷に混ざり、ノイズとなることを抑制することができる。
【００６８】
次に、蓄積電極３１と捕集電極３３間のギャップ長Ｌ１と信号電荷の転送時間との関係について説明する。図１１は、第１の実施形態の固体撮像装置１におけるギャップ長Ｌ１に対する転送時間の見積もり結果の一例を示す図である。図１１に示した転送時間は、固体撮像装置１の蓄積電極３１のエッジ間の最小寸法Ｌ２が１μｍであり、半導体層３５がＩＧＺＯを用いて形成され、半導体層３５における移動度が１５ｃｍ２／（Ｖ・ｓｅｃ）である場合について見積もった。
【００６９】
固体撮像装置１が、例えばFull-HD（画素サイズ１９２０×１０８０）であり、フレーム周波数ｆが６０Ｈｚである場合、固体撮像装置１は、既存のＣＭＯＳセンサと同等の高速読み出しを実施するためには、各画素から信号電圧を読み出す動作及びＦＤ部のリセットの動作を８．６マイクロ秒以内に行う必要がある。ＦＤ部２２のリセット動作にかかる時間が２マイクロ秒である場合、固体撮像装置１は、各画素から信号電圧を読み出す動作を６．６マイクロ秒（＝８．６−２）以内に行う必要がある。
図１１に示す具体例において、各画素から信号電圧を読み出す転送時間が６．６マイクロ秒以下であるためには、蓄積電極３１と捕集電極３３間のギャップ長Ｌ１は、１１５ｎｍ以下となるように形成されている必要がある。
【００７０】
以上説明した第１の実施形態によれば、固体撮像装置１は、蓄積電極３１及び絶縁膜３２を覆うように形成され、蓄積された信号電荷を捕集電極３３に転送する半導体層３５を持つことにより、信号電荷の転送残りを抑制することが可能となる。
特に、蓄積電極３１及び捕集電極３３の電位差によるフリンジ電界が、半導体層３５内の蓄積電極３１上の中央部分に発生しない場合においても、半導体層３５内における信号電荷の拡散を用いて、信号電荷蓄積エリアに蓄積された信号電荷を捕集電極３３に転送することによって、既存ＣＭＯＳセンサと同等の高速読み出しを実施することが可能となる。
また、第１の実施形態によれば、半導体層３５において、光電変換層４１における光電変換により生成された信号電荷を蓄積し保持することができる。そのため、固体撮像装置１は、前リセット方式のＣＤＳ処理を用いることで、後リセット方式のＣＤＳ処理を行う場合に比べ、より精度良くｋＴＣノイズを除去することが可能となる。
【００７１】
次に、第１の実施形態の変形例について説明する。図１２は、第１の実施形態の変形例に係る固体撮像装置１Ａが備える１つの画素１０Ａに対応した断面構造を模式的に示す断面図である。
図１２に示す第１の実施形態の変形例にかかる画素１０Ａは、捕集電極３３にかえて捕集電極３３ａを備える点と、コンタクトプラグ３４にかえてコンタクトプラグ３４ａを備える点とを除けば、第１の実施形態にかかる画素１０と同一の構成とすることができる。したがって、図１２に示す画素１０Ａの構成要素のうち、図３に示す画素１０の構成要素と同一の部分については、図３と同一の符号を付すると共にその説明を省略する。
【００７２】
捕集電極３３ａは、蓄積電極３１の周囲を取り囲むように形成されている点を除けば、固体撮像装置１における捕集電極３３と同一である。
【００７３】
コンタクトプラグ３４ａは、複数のコンタクトプラグが層間絶縁膜３０を貫通している点を除けば、固体撮像装置１におけるコンタクトプラグ３４と同一である。
【００７４】
図８に示したMOS bucket bridgeのモデルと、図１２に示した画素１０Ａとを比較すると、上記の式（４）における隣接するＭＯＳのゲート電極間の距離ＬＢは、蓄積電極３１と捕集電極３３との間のギャップ長Ｌ１（図１２）とみなすことができる。さらに、上記の式（４）におけるＭＯＳのゲート電極長ＬＣは、蓄積電極３１のエッジ間の最小寸法の半分とみなすことができる。すなわち、画素１０Ａの蓄積電極３１の面内における形状が正方形である場合、上記の式（５）におけるＬ２は、蓄積電極３１の一辺の半分に相当する。そのため、固体撮像装置１Ａは、固体撮像装置１の場合よりも大きいサイズの蓄積電極３１を用いて、既存ＣＭＯＳセンサと同等の高速読み出しを実施することができる。
画素１０の面内とは、画素１０の積層方向に垂直な面の面内である。また、画素１０の積層方向とは、画素１０の各層が積層される方向である。すなわち、画素１０の積層方向は、半導体基板部２０の面に対して垂直な方向である。
【００７５】
次に、固体撮像装置１Ａの製造方法について説明する。固体撮像装置１Ａの製造方法は、捕集電極３３ａを形成する点と、コンタクトプラグ３４ａを形成する点とを除けば、第１の実施形態の固体撮像装置１の製造方法と同一でもよい。したがって、固体撮像装置１Ａの製造方法について、第１の実施形態の固体撮像装置１の製造方法と同一の構成部分についてはその説明を省略する。
コンタクトプラグ３４ａは、層間絶縁膜３０を積層した後に、層間絶縁膜３０を貫通する複数のコンタクトプラグ３４ａとして形成される。
捕集電極３３ａは、蓄積電極３１の周囲を取り囲む形状である点を除けば、第１の実施形態の固体撮像装置１の捕集電極３３と同一の方法で層間絶縁膜３０の上に形成される。以上のような工程を経ることによって、固体撮像装置１Ａを製造することができる。
【００７６】
以上説明した第１の実施形態の変形例によれば、第１の実施形態と同様、信号電荷の転送残りを抑制することが可能となる。さらに、第１の実施形態の変形例によれば、固体撮像装置１Ａは、捕集電極３３ａを蓄積電極３１の周囲を取り囲むように形成することによって、蓄積電極３１と捕集電極３３ａとの間のフリンジ電界が生じるエリアを、固体撮像装置１よりも大きくとることが可能となる。そのため、固体撮像装置１Ａは、信号電荷蓄積エリアに蓄積された信号電荷を捕集電極３３ａに、より効率よく転送することが可能となる。
すなわち、固体撮像装置１Ａは、同じ転送時間内において捕集電極３３ａにより多くの信号電荷を転送することが可能となる。したがって、固体撮像装置１Ａは、より多くの信号電荷を信号電荷蓄積エリアに蓄積することが可能となり、ダイナミックレンジをより広くとることが可能となる。また、上記の式（５）におけるＬ２は、固体撮像装置１Ａの蓄積電極３１のエッジ間の最小寸法の半分とみなすことができるため、固体撮像装置１Ａは、蓄積電極３１の大きさをより大きくとることが可能となる。
【００７７】
（第２の実施形態）
次に、第２の実施形態について説明する。図１３は、第２の実施形態に係る固体撮像装置１Ｂが備える１つの画素１０Ｂに対応した断面構造を模式的に示す断面図である。
【００７８】
第２の実施形態に係る画素１０Ｂは、以下の２点を除けば、第１の実施形態に係る画素１０と同一の構成でもよい。第１の点は、画素１０Ｂは、蓄積電極３１、絶縁膜３２、捕集電極３３、コンタクトプラグ３４及び半導体層３５にかえて、蓄積電極３１ａ、絶縁膜３２ａ、捕集電極３３ｂ、コンタクトプラグ３４ｂ及び半導体層３５ａを備える点である。第２の点は、画素１０Ｂは、さらにバリア膜３６を備える点である。
図１３に示す画素１０Ｂの構成要素のうち、図３に示す画素１０の構成要素と同一の部分については、図３と同一の符号を付すると共にその説明を省略する。
【００７９】
図１３に示すように、固体撮像装置１Ｂの画素１０Ｂにおいて、蓄積電極３１ａ及び絶縁膜３２ａは、層間絶縁膜３０と半導体層３５ａとの間に配置され、捕集電極３３ｂは、半導体層３５ａの上に配置される。
【００８０】
蓄積電極３１ａ及び絶縁膜３２ａは、画素毎にパターニングされている。蓄積電極３１ａは、層間絶縁膜３０の上に形成されている。図１３に示すように、蓄積電極３１ａは、平面視において、画素１０Ｂの受光面の端部分まで形成されていてもよい。
【００８１】
絶縁膜３２ａは、蓄積電極３１ａの上に形成されている。図１３に示すように、絶縁膜３２ａは、平面視において、画素１０Ｂの受光面の端部分まで形成されていてもよい。
【００８２】
捕集電極３３ｂは、半導体層３５ａの上に形成される。すなわち、捕集電極３３ｂは、蓄積電極３１ａよりも画素１０Ｂの受光面側（上部電極４２側）に形成される。
捕集電極３３ｂの一部と、蓄積電極３１ａの一部とは、半導体層３５ａを間に挟んで積層されるように構成されている。すなわち、捕集電極３３ｂの一部と、蓄積電極３１ａの一部とは、半導体層３５ａを間に挟んで対向するように構成されている。
捕集電極３３ｂの一部及び蓄積電極３１ａの一部は、平面視において、部分的に重なりを有するように形成されることが望ましい。このような構成にすることによって、捕集電極３３ｂと蓄積電極３１ａとの間に、捕集電極３３ｂの一部及び蓄積電極３１ａの一部が平面視において重なりを有しない場合に比べて、より強いフリンジ電界を発生させることができる。
【００８３】
コンタクトプラグ３４ｂは、層間絶縁膜３０及び半導体層３５ａを貫通しており、捕集電極３３ｂと画素回路部２１のＦＤ部２２とを電気的に接続している。
【００８４】
半導体層３５ａは、蓄積電極３１ａ及び絶縁膜３２ａの全面を覆うように形成されている。半導体層３５ａの一部は、捕集電極３３ｂの一部と接触するように配置されている。
半導体層３５ａの厚みは、蓄積電極３１ａの厚みと絶縁膜３２ａの厚みとの和よりも厚くなるように形成されている。これにより、半導体層３５ａは、蓄積電極３１ａの端の段差部においても連続な層として形成される。
【００８５】
半導体層３５ａは、画素毎にパターニングされていてもよい。この場合、半導体層３５ａは、無機材料をスパッタ成膜した後に、フォトリソグラフィー及びエッチングを行うことによって形成されてもよい。また、半導体層３５ａは、有機半導体材料を用いて、スクリーン印刷によってパターニングすることによって形成されてもよい。これによって、固体撮像装置１Ｂにおいて隣接する各画素１０Ｂの捕集電極３３ｂの間で電荷のやりとりが発生することが防止される。
半導体層３５ａは、固体撮像装置１Ｂの画素アレイ２の全面（すなわち、センサアレイ面全面）に形成されていてもよい。この場合、半導体層３５ａは、無機材料をスパッタ成膜によって形成されてもよい。また、半導体層３５ａは、有機半導体材料を用いて、メニスカス法により塗布することによって形成されてもよい。信号電荷の蓄積の際、信号電荷蓄積エリアには、蓄積電極３１に印加するバイアス電圧によってポテンシャル井戸が形成される。そのため、固体撮像装置１Ｂの画素アレイ２の全面に半導体層３５ａが形成されている場合でも、隣接する画素１０Ｂの間において半導体層３５ａを介して蓄積されている信号電荷がやりとりされることが抑制される。
【００８６】
バリア膜３６は、第３の絶縁層の具体例の一つである。バリア膜３６は、捕集電極３３ｂの上に形成されている。バリア膜３６は、捕集電極３３ｂと光電変換層４１との間で電荷のやりとりが発生するのを抑制する。電荷のやりとりとは、例えば、光電変換層４１から捕集電極３３ｂに電荷が直接注入することである。バリア膜３６は、例えば、光電変換層４１が有機半導体で形成されている場合における、いわゆるバリア膜である。
バリア膜３６に用いられる材料は、加工性に優れたものが望ましい。また、バリア膜３６は、絶縁性の高い誘電体材料によって形成されてもよい。バリア膜３６は、特定の波長領域の光を８０％以上透過させることが望ましい。特定の波長領域の光は、例えば、赤（Ｒ）領域の光、緑（Ｇ）領域の光、青（Ｂ）領域の光、可視光領域の光等である。画素１０が複数の光電変換部を有する場合に、露光時に照射された光をバリア膜３６が吸収すると、光電変換層４１とは別の光電変換部の受光量が減少してしまう。そのため、画素１０の見かけ上の感度が低下してしまうという問題がある。本実施形態では、バリア膜３６が光を透過させるように構成することで、このような問題の発生が抑制される。
光電変換層４１が有機半導体によって形成されている場合、バリア膜３６は、光電変換層４１の有機半導体と捕集電極３３ｂとの接触界面において形成されるショットキーバリアを利用することによって形成されてもよい。
なお、蓄積電極３１ａ、絶縁膜３２ａ、捕集電極３３ｂ及び半導体層３５ａは、第１の実施形態と同様に、特定の波長領域の光を８０％以上透過させることが望ましい。それ以外の構成要素については、上記図３に示す第１の実施形態の画素１０と同じでもよい。
【００８７】
画素１０Ｂは、上述した式（５）の関係を満たすように構成されていることが望ましい。上記のように構成された画素１０Ｂの場合、上記の式（３）及び式（４）におけるＬＢは、捕集電極３３ｂと蓄積電極３１ａの間隔に相当し、半導体層３５ａの厚みに対応する。すなわち、上記の式（５）及び式（６）におけるＬ１は、半導体層３５ａの厚みに対応する。
画素サイズがFull-HDであり、フレーム周波数ｆが６０Ｈｚである場合、既存ＣＭＯＳセンサと同等の高速読み出しを実施するためには、固体撮像装置１Ｂは、各画素からの信号読み出し動作を８．６マイクロ秒以内に行う必要がある。各画素１０Ｂの蓄積電極３１ａのエッジ間の最小寸法Ｌ２が１μｍであり、半導体層３５ａがＩＧＺＯを用いて形成され、半導体層３５ａにおける移動度が１５ｃｍ２／（Ｖ・ｓｅｃ）である場合、半導体層３５ａの厚みは、１１５ｎｍ以下であることが望ましい。
【００８８】
次に、第２の実施形態に係る固体撮像装置１Ｂの製造方法について図１４〜図１７を参照しながら説明する。図１４〜図１７は、第２の実施形態に係る固体撮像装置１Ｂの製造方法を示す図である。第２の実施形態の固体撮像装置１Ｂの製造方法は、蓄積電極３１ａ、絶縁膜３２ａ、捕集電極３３ｂ、コンタクトプラグ３４ｂ、半導体層３５ａ及びバリア膜３６の形成工程の構成が、第１の実施形態の固体撮像装置１の製造方法と異なるものであり、その他の構成については第１の実施形態と同一である。したがって、第２の実施形態の固体撮像装置１Ｂの製造方法について、第１の実施形態の固体撮像装置１の製造方法と同一の構成部分については同じ符号を付すると共に説明を省略する。
【００８９】
先ず、図１４に示すように、前述した第１の実施形態の固体撮像装置１の形成工程と同様にして、半導体基板部２０、画素回路部２１及び層間絶縁膜３０を形成する。次に、層間絶縁膜３０の上に蓄積電極３１ａ及び絶縁膜３２ａを形成する。蓄積電極３１ａ及び絶縁膜３２ａは、画素１０となる領域全体に積層された後にフォトリソグラフィー及びエッチングを行うことによって形成されてもよい。次に、蓄積電極３１ａ及び絶縁膜３２ａの上に半導体層３５ａが形成される。次に、層間絶縁膜３０及び半導体層３５ａを貫通するコンタクトプラグ３４ｂを形成する。このコンタクトプラグ３４ｂは、上述したＦＤ部２２と接続されている。
【００９０】
次に、図１５に示すように、半導体層３５ａの上に、捕集電極３３ｂ及びバリア膜３６を形成する。捕集電極３３ｂ及びバリア膜３６は、画素１０となる領域全体に積層された後に、フォトリソグラフィー及びエッチングを行うことによって形成されてもよい。図１６に示すように、捕集電極３３ｂの一部と、蓄積電極３１ａの一部とは、半導体層３５ａを間に挟んで積層されるように構成されている。
【００９１】
次に、図１７に示すように、捕集電極３３ｂ、バリア膜３６及び半導体層３５ａの上に光電変換層４１が形成された後、光電変換層４１の上に上部電極４２が形成される。以上のような工程を経ることによって、固体撮像装置１Ｂを製造することができる。
【００９２】
以上説明した第２の実施形態によれば、第１の実施形態と同様、信号電荷の転送残りを抑制することが可能となる。さらに、第２の実施形態によれば、上記の式（５）におけるＬ１は、捕集電極３３ｂと蓄積電極３１ａとの間隔に相当し、半導体層３５ａの厚みに対応する。したがって、固体撮像装置１Ｂは、半導体層３５ａの厚みを調整することによって、捕集電極３３ｂと蓄積電極３１ａとの間隔（上記の式（５）におけるＬ１）を調整することが可能である。そのため、固体撮像装置１Ｂは、捕集電極及び蓄積電極を同じ面内にリソグラフィー等を用いて形成する場合に比べて、捕集電極３３ｂと蓄積電極３１ａとの間隔をより容易に調整することが可能となる。
また、第２の実施形態の固体撮像装置１Ｂは、捕集電極３３ｂと蓄積電極３１ａとの間隔が画素１０Ｂの面内ではなく厚み方向（画素１０Ｂの積層方向）に存在するため、画素１０Ｂの面積をより小さくすることができる。すなわち、固体撮像装置１Ｂは、素子の集積度を向上させることができる。
【００９３】
次に、第２の実施形態の変形例について説明する。上記第２の実施形態の固体撮像装置１Ｂでは、捕集電極３３ｂは蓄積電極３１ａの一方の端部分と対向するように形成されているとしたが、捕集電極３３ｂは、平面視において蓄積電極３１ａの周囲を取り囲むように形成されていてもよい。これによって、蓄積電極３１ａと捕集電極３３ｂとの間のフリンジ電界が生じるエリアをより大きくとることができる。そのため、固体撮像装置１Ｂは、信号電荷蓄積エリアに蓄積された信号電荷をより効率よく捕集電極３３ｂに転送することが可能となる。
すなわち、固体撮像装置１Ｂは、同じ転送時間内に、より多くの信号電荷を捕集電極３３ｂに転送することが可能となる。したがって、固体撮像装置１Ｂは、より多くの信号電荷を信号電荷蓄積エリアに蓄積することが可能となり、ダイナミックレンジをより広くとることが可能となる。
【００９４】
（第３の実施形態）
次に、第３の実施形態について説明する。図１８は、第３の実施形態に係る固体撮像装置１Ｃが備える１つの画素１０Ｃに対応した構造を模式的に示す平面図である。
【００９５】
第３の実施形態に係る画素１０Ｃは、蓄積電極３１、絶縁膜３２及び捕集電極３３にかえて、蓄積電極３１ｂ、絶縁膜３２ｂ及び捕集電極３３ｃを備える点を除けば、第１の実施形態に係る画素１０と同一の構成でもよい。
図１８に示す画素１０Ｃの構成要素のうち、図３に示す画素１０の構成要素と同一の部分については、図３と同一の符号を付すると共にその説明を省略する。
【００９６】
蓄積電極３１ｂは、層間絶縁膜３０と半導体層３５の間に形成される。蓄積電極３１ｂは、１つの画素１０Ｃ内に、複数の略長方形の部分を有するように構成される。蓄積電極３１ｂの複数の略長方形の部分は、互いに平行となるように構成されてもよい。蓄積電極３１ｂは、いわゆる櫛型の形状となるように構成されていてもよい。これによって、固体撮像装置１Ｃは、蓄積電極３１ｂの形状が長方形である場合よりも、蓄積電極３１ｂの周辺長をより大きくとることができる。すなわち、固体撮像装置１Ｃは、蓄積電極３１ｂと捕集電極３３ｃが対向するエリアを増やすことができる。
絶縁膜３２ｂは、蓄積電極３１ｂの上に形成されている。絶縁膜３２ｂは、蓄積電極３１ｂの全面を覆うように形成されている。絶縁膜３２ｂによって、半導体層３５と蓄積電極３１ｂとは電気的に絶縁される。
捕集電極３３ｃは、層間絶縁膜３０と半導体層３５の間に形成される。捕集電極３３ｃの一部は、半導体層３５に接するように形成される。捕集電極３３ｃは、１つの画素１０Ｃ内に、複数の略長方形の部分を有するように構成される。捕集電極３３ｃの複数の略長方形の部分は、互いに平行となるように構成されてもよい。さらに、捕集電極３３ｃの複数の略長方形の部分は、長方形の部分によって、同じ面内で連続した面を形成するように接続されてもよい。捕集電極３３ｃは、いわゆる櫛型の形状となるように構成されていてもよい。
【００９７】
蓄積電極３１ｂの複数の略長方形の部分と、捕集電極３３ｃの複数の略長方形の部分とは、半導体層３５を間に挟んで対向するように配置される。
なお、蓄積電極３１ｂ、絶縁膜３２ｂ及び捕集電極３３ｃは、第１の実施形態と同様に、特定の波長領域の光を８０％以上透過させることが望ましい。
それ以外の構成要素については、上記図３に示す第１の実施形態の画素１０と同じでもよい。
【００９８】
以上説明した第３の実施形態によれば、第１の実施形態と同様、信号電荷の転送残りを抑制することが可能となる。さらに、第３の実施形態によれば、固体撮像装置１Ｃは、蓄積電極３１ａと捕集電極３３ｂとの間のフリンジ電界が生じるエリアをより大きくとることが可能となる。そのため、固体撮像装置１Ｃは、信号電荷蓄積エリアに蓄積された信号電荷をより効率よく捕集電極３３ｃに転送することが可能となる。すなわち、固体撮像装置１Ｃは、同じ転送時間内においてより多くの信号電荷を捕集電極３３ｃに転送することが可能となる。したがって、固体撮像装置１Ｃは、より多くの信号電荷を信号電荷蓄積エリアに蓄積することが可能となり、ダイナミックレンジをより広くとることが可能となる。
【００９９】
次に、第３の実施形態の変形例について説明する。上記第３の実施形態の固体撮像装置１Ｃでは、捕集電極３３ｃは、層間絶縁膜３０と半導体層３５の間に形成されるとしたが、捕集電極３３ｃは、半導体層３５の上に形成されていてもよい。
この場合、捕集電極３３ｃの上に、さらにバリア膜３６が形成されてもよい。バリア膜３６は、捕集電極３３ｃと光電変換層４１との間で電荷のやりとりが発生するのを抑制する。バリア膜３６は、絶縁性の高い誘電体材料によって形成されてもよい。また、光電変換層４１が有機半導体によって形成されている場合、バリア膜３６は、光電変換層４１の有機半導体と捕集電極３３ｂとの接触界面において形成されるショットキーバリアを利用することによって形成されてもよい。
【０１００】
このように構成された第３の実施形態の変形例によれば、上記の式（５）におけるＬ１は、捕集電極３３ｃと蓄積電極３１ｂとの間隔に相当し、半導体層３５の厚みに対応する。したがって、このように構成された固体撮像装置１Ｃは、半導体層３５の厚みを調整することによって、捕集電極３３ｃと蓄積電極３１ｂとの間隔（上記の式（５）におけるＬ１）を調整することが可能である。そのため、捕集電極３３ｃと蓄積電極３１ｂとを同じ面内にリソグラフィー等を用いて形成する場合に比べて、捕集電極３３ｃと蓄積電極３１ｂとの間隔をより容易に調整することが可能となる。
【０１０１】
（第４の実施形態）
次に、第４の実施形態について説明する。図１９は、第４の実施形態に係る固体撮像装置１Ｄが備える画素アレイ２Ｄにおける各画素１０Ｄの配置を模式的に示す平面図である。
【０１０２】
第４の実施形態に係る固体撮像装置１Ｄは、捕集電極３３ｄが、画素アレイ２Ｄの複数の画素１０Ｄによって共有されている点を除けば、第１の実施形態に係る固体撮像装置１と同一の構成でもよい。
図１９に示す具体例では、捕集電極３３ｄは、画素アレイ２Ｄにおいて列方向に互いに隣接する４つの画素１０Ｄによって共有される。捕集電極３３ｄを共有する複数の画素１０Ｄの数は、４つに限られない。
また、固体撮像装置１Ｄにおいて、捕集電極３３ｄを共有する複数の画素１０Ｄが、１つのコンタクトプラグ３４及び１つのＦＤ部２２を共有してもよい。
半導体層３５は、画素毎にパターニングされている。互いに隣接する各画素１０Ｄの半導体層３５の間には、光電変換層４１が形成されている。これにより、捕集電極３３ｄを共有する複数の画素１０Ｄの間で、半導体層３５を介して、隣接する各画素１０Ｄの間で信号電荷のやりとりが発生することが抑制される。
画素アレイ２Ｄにおいて、行方向に互いに隣接する２つの画素１０Ｄの蓄積電極３１の間の距離は、１つの画素１０Ｄ内における蓄積電極３１と捕集電極３３ｄとの間の距離よりも大きくなるように構成されていてもよい。
それ以外の構成要素については、上記図１及び図３に示す第１の実施形態の固体撮像装置１と同じでもよい。
【０１０３】
以上説明した第４の実施形態によれば、第１の実施形態と同様、信号電荷の転送残りを抑制することが可能となる。さらに、第４の実施形態によれば、固体撮像装置１Ｄは、隣接する複数の画素１０Ｄが捕集電極３３ｄを共有する構成をとることによって、各画素１０Ｄ内における捕集電極３３ｄの面積を少なくすることができる。したがって、画素１０Ｄ内における捕集電極３３ｄの面積比率を減少させ、蓄積電極３１の面積比率を増大させることができる。そのため、同じ画素のサイズに対して、光電変換によって生成することができる信号電荷の数をより多くすることができる。また、同じ画素のサイズに対して、蓄積できる信号電荷の数をより多くすることができる。すなわち、同じ画素サイズに対して、より多くの信号電荷を読み出すことが可能となる。すなわち、画素の効率を向上させることが可能となる。
【０１０４】
固体撮像装置１Ｄにおいて、捕集電極３３ｄを共有する複数の画素１０Ｄが、１つのコンタクトプラグ３４及び１つのＦＤ部２２を共有する場合、コンタクトプラグ３４及びＦＤ部２２を構成する数を少なくすることができる。そのため、固体撮像装置１Ｄは、構成を省略したコンタクトプラグ３４及びＦＤ部２２の分の面積を節約することができ、集積度を挙げることが可能となる。
【０１０５】
次に、第４の実施形態の変形例について説明する。
図２０は、第４の実施形態の変形例に係る固体撮像装置１Ｅが備える画素アレイ２Ｅにおける各画素１０Ｅの配置を模式的に示す平面図である。
図２０に示す第４の実施形態の変形例に係る固体撮像装置１Ｅは、捕集電極３３ｄにかえて捕集電極３３ｅを備える点を除けば、第４の実施形態にかかる固体撮像装置１Ｄと同一の構成とすることができる。したがって、図２０に示す固体撮像装置１Ｅの構成要素のうち、図１９に示す固体撮像装置１Ｄの構成要素と同一の部分については、図１９と同一の符号を付すると共にその説明を省略する。
【０１０６】
捕集電極３３ｅは、蓄積電極３１の周囲を取り囲むように形成されている点を除けば、固体撮像装置１Ｄにおける捕集電極３３ｄと同一である。
捕集電極３３ｅは、列方向に互いに隣接する複数の画素１０Ｅの捕集電極３３ｅと電気的に接続されていればよい。捕集電極３３ｅは、図２０の具体例に示した形状に限られない。
【０１０７】
捕集電極３３ｄは、図１７に示す画素１０Ｂの捕集電極３３ｂと同様に、半導体層３５の上に形成されてもよい。このとき、捕集電極３３ｄの一部と、蓄積電極３１の一部とは、半導体層３５を間に挟んで積層されるように構成されていてもよい。さらに、捕集電極３３ｄの一部と、蓄積電極３１の一部とは、平面視において、部分的に重なりを有するように形成されることが望ましい。
【０１０８】
このように構成された第４の実施形態の変形例によれば、固体撮像装置１Ｅは、蓄積電極３１と捕集電極３３ｅとの間のフリンジ電界が生じるエリアを、固体撮像装置１Ｄよりも大きくとることが可能となる。そのため、固体撮像装置１Ｅは、捕集電極３３ｅの形状が蓄積電極３１の周囲を取り囲む形状である点を除けば同一の構成である固体撮像装置１Ｄに比べて、信号電荷蓄積エリアに蓄積された信号電荷をより効率よく捕集電極３３ｅに転送することが可能となる。すなわち、固体撮像装置１Ｅは、同じ転送時間内に、より多くの信号電荷を捕集電極３３ｅに転送することが可能となる。したがって、固体撮像装置１Ｅは、より多くの信号電荷を信号電荷蓄積エリアに蓄積することが可能となり、ダイナミックレンジをより広くとることが可能となる。
【０１０９】
上記各実施形態では、固体撮像装置はＣＭＯＳイメージセンサによるものとしたが、ＣＣＤイメージセンサによるものであってもよい。
【０１１０】
以上説明した少なくともひとつの実施形態によれば、半導体層は、蓄積電極及び第２の絶縁層の全面を覆うように形成される。半導体層は、光電変換層によって生成された信号電荷を蓄積して保持し、蓄積された信号電荷を捕集電極に転送する。そのため、信号電荷の転送残りを抑制することが可能となる。
【０１１１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１１２】
１、１Ａ、１Ｂ、１Ｄ、１Ｅ…固体撮像装置、２…画素アレイ、３…垂直走査部、４…水平走査部、５…制御部、３−Ａ１〜３−Ａｎ…選択信号線、３−Ｂ１〜３−Ｂｎ…制御信号線、４−１〜４−ｍ…画素信号線、１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ…画素、２０…半導体基板部、２１…画素回路部、２２…ＦＤ部、２３…不純物拡散領域、２４…導電層、３０…層間絶縁膜、３１、３１ａ、３１ｂ…蓄積電極、３２、３２ａ…絶縁膜、３３、３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ…捕集電極、３４、３４ａ、３４ｂ…コンタクトプラグ、３５、３５ａ…半導体層、３６…バリア膜、４１…光電変換層、４２…上部電極
【図１】
2016063165.tif 000010
【図２】
2016063165.tif 000011
【図３】
2016063165.tif 000012
【図４】
2016063165.tif 000013
【図５】
2016063165.tif 000014
【図６】
2016063165.tif 000015
【図７】
2016063165.tif 000016
【図８】
2016063165.tif 000017
【図９】
2016063165.tif 000018
【図１０】
2016063165.tif 000019
【図１１】
2016063165.tif 000020
【図１２】
2016063165.tif 000021
【図１３】
2016063165.tif 000022
【図１４】
2016063165.tif 000023
【図１５】
2016063165.tif 000024
【図１６】
2016063165.tif 000025
【図１７】
2016063165.tif 000026
【図１８】
2016063165.tif 000027
【図１９】
2016063165.tif 000028
【図２０】
2016063165.tif 000029