(57)【要約】【課題】容易にエアギャップを形成することができる半導体装置の製造方法を提供すること。【解決手段】実施形態の半導体装置の製造方法では、基板上に第１の層間絶縁膜１５Ｂ、第１および第２の配線パターン２１、２２が形成される。さらに、前記第１および第２の配線パターンよりも上層側に第２の層間絶縁膜１３Ｂが形成される。そして、前記第２の層間絶縁膜に対し、前記第１の配線パターンが配置されている位置と、前記第２の配線パターンが形成されていない位置と、に同時に穴あけ加工が行なわれる。これにより、前記第１の配線パターンまで到達する第１のビアホール５１と、第１の層間絶縁膜まで到達する第２のビアホール５２と、が形成される。この後、前記第２の配線パターン周辺の第１の層間絶縁膜が除去され、前記第２の配線パターン間にエアギャップが形成される。【選択図】図１Ｂ
2016225418.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の絶縁膜と、前記第１の絶縁膜の間に配置される配線パターンと、を形成する第１の絶縁膜形成ステップと、
前記配線パターンよりも上層側に第２の絶縁膜を形成する第２の絶縁膜形成ステップと、
前記第２の絶縁膜に対し、前記配線パターンが配置されている位置と、前記配線パターンが形成されていない位置と、に同時に穴あけ加工を行ない、前記第２の絶縁膜を貫通して前記配線パターンまで到達する第１のホールと、前記第２の絶縁膜を貫通して前記第１の絶縁膜まで到達する第２のホールと、を形成する開口ステップと、
前記第２のホールを介して前記第１の絶縁膜を除去し、前記配線パターン間にエアギャップを形成する除去ステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
基板上の第１および第２の領域内に配置される第１の絶縁膜と、前記第１の領域内で前記第１の絶縁膜の間に配置される第１の配線パターンと、前記第２の領域内で前記第１の絶縁膜の間に配置される第２の配線パターンと、を形成する第１の絶縁膜形成ステップと、
前記第１および第２の配線パターンよりも上層側に第２の絶縁膜を形成する第２の絶縁膜形成ステップと、
前記第２の絶縁膜に対し、前記第１の配線パターンが配置されている位置と、前記第２の領域内で前記第２の配線パターンが形成されていない位置と、に同時に穴あけ加工を行ない、前記第２の絶縁膜を貫通して前記第１の配線パターンまで到達する第１のホールと、前記第２の絶縁膜を貫通して第１の絶縁膜まで到達する第２のホールと、を形成する開口ステップと、
前記第２のホールを介して前記第２の領域内の第１の絶縁膜を除去し、前記第２の領域内の前記第２の配線パターン間にエアギャップを形成する除去ステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記第２のホールの少なくとも一部と、前記第１のホールと、に対して同一部材の導電膜を埋め込む導電膜形成ステップを、さらに含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１の絶縁膜形成ステップでは、前記第１の領域内の第１の絶縁膜と、前記第２の領域内の第１の絶縁膜との間に配置され、それらを分断する分断パターンをさらに形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記分断パターンは、環状パターンであり、前記第２の領域内の第１の絶縁膜を囲むように形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の微細化に伴い、配線層の配線間容量が増加する傾向にある。配線間容量が増加すると、回路の寄生的な容量が増加するので、半導体装置の動作速度が低下する。このような配線間容量を低減する方法の１つとして、配線間にエアギャップを設ける方法がある。
【０００３】
しかしながら、エアギャップを備えた半導体装置を製造するには、エアギャップを形成するための多くの工程数が必要となる。このため、エアギャップを備えた半導体装置は、製造が困難であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６６７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、容易にエアギャップを形成することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置の製造方法が提供される。前記半導体装置の製造方法では、基板上の第１の絶縁膜が形成される。また、前記第１の絶縁膜の間に配置される配線パターンが形成される。さらに、前記配線パターンよりも上層側に第２の絶縁膜が形成される。そして、前記第２の絶縁膜に対し、前記配線パターンが配置されている位置と、前記配線パターンが形成されていない位置と、に同時に穴あけ加工が行なわれる。これにより、前記第２の絶縁膜を貫通して前記配線パターンまで到達する第１のホールと、前記第２の絶縁膜を貫通して前記第１の絶縁膜まで到達する第２のホールと、が形成される。この後、前記第２のホールを介して前記第１の絶縁膜が除去され、前記配線パターン間にエアギャップが形成される。
【図面の簡単な説明】
【０００７】
【図１Ａ】図１Ａは、実施形態に係る半導体装置の製造処理手順を説明するための図（１）である。
【図１Ｂ】図１Ｂは、実施形態に係る半導体装置の製造処理手順を説明するための図（２）である。
【図１Ｃ】図１Ｃは、実施形態に係る半導体装置の製造処理手順を説明するための図（３）である。
【図１Ｄ】図１Ｄは、実施形態に係る半導体装置の製造処理手順を説明するための図（４）である。
【図２】図２は、エアギャップストップの配置位置を説明するための図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態に係る半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００９】
（実施形態）
図１Ａ〜図１Ｄは、実施形態に係る半導体装置の製造処理手順を説明するための図である。図１Ａ〜図１Ｄでは、半導体装置の断面図を示している。半導体装置は、ウエハなどの基板上に形成される。
【００１０】
図１Ａに示すように、半導体装置が形成される基板は、周辺領域３０、セル領域４０およびストッパ領域３５を有している。セル領域４０は、ＮＡＮＤメモリのメモリセルなどが配置される領域である。周辺領域３０は、セル領域４０の周辺に配置される周辺パターン領域であり、メモリセルなどを動作させる回路などが形成される。本実施形態では、セル領域４０内に、配線間容量を低減させるエアギャップが形成される。
【００１１】
ストッパ領域３５は、閉ループ形状を有した金属パターン（エアギャップストップ２３）が形成される領域である。ストッパ領域３５は、例えば、エアギャップが形成されるセル領域４０と、エアギャップが形成されない周辺領域３０との境界に配置されている。エアギャップストップ（分断パターン）２３は、セル領域４０を囲むリング状の壁パターン（メタルリング）である。エアギャップストップ２３は、エアギャップの形成に用いられる除去剤の進入を防ぐ。
【００１２】
エアギャップの形成に用いられる除去剤は、セル領域４０内に送り込まれる。この除去剤は、エアギャップストップ２３によって、セル領域４０内に閉じ込められるので、周辺領域３０内の下層側には侵入しない。セル領域４０は、メモリセルが形成されるセルパターン領域４２と、メモリセルが形成されない非セルパターン領域４１と、を有している。
【００１３】
半導体装置が製造される際には、基板上に第１層目の層間絶縁膜１７が形成され、層間絶縁膜１７の上部側に第２層目の層間絶縁膜１５Ａが形成される。層間絶縁膜１７は、例えば、ＤＴＥＯＳ（Densified  Tetra  Ethyl  Ortho  Silicate）などの絶縁膜である。また、層間絶縁膜１５Ａは、例えば、アモルファスシリコンやカーボン系材料などの絶縁膜である。層間絶縁膜１５Ａのうち、所定領域の層間絶縁膜１５Ａは、後の工程によって除去され、除去された箇所がエアギャップとなる。
【００１４】
層間絶縁膜１７および層間絶縁膜１５Ａが形成された後、配線パターンが形成される。配線パターンが形成される際には、周辺領域３０、セルパターン領域４２およびストッパ領域３５に対して、溝パターンが形成される。各溝パターンは、層間絶縁膜１５Ａを貫通して層間絶縁膜１７まで到達するよう形成される。形成された溝パターンに対しては、側壁面および底面にバリアメタル１６が堆積される。そして、バリアメタル１６上から金属膜が埋め込まれる。
【００１５】
周辺領域３０内の溝パターンは、金属膜が埋め込まれることによって金属配線パターン２１となる。セルパターン領域４２内の溝パターンは、金属膜が埋め込まれることによってビットライン２２となる。ストッパ領域３５内の溝パターンは、金属膜が埋め込まれることによってエアギャップストップ２３となる。金属配線パターン２１、ビットライン２２、エアギャップストップ２３は、例えば、Ｃｕ（銅）を用いて形成されている。
【００１６】
金属配線パターン２１、ビットライン２２、エアギャップストップ２３は、同時に形成される。なお、金属配線パターン２１、ビットライン２２、エアギャップストップ２３が形成された後に、層間絶縁膜１５Ａを形成してもよい。金属配線パターン２１、ビットライン２２、エアギャップストップ２３、層間絶縁膜１５Ａが形成された後に、これらの膜の上から基板の全面が覆われるよう、キャップ層１４Ａが形成される。キャップ層１４Ａは、溝パターンに埋め込まれた金属膜が上層側へ拡散することを防止するとともに、金属膜の信頼性を向上させる。キャップ層１４Ａは、例えば、ＳｉＣＮなどである。金属配線パターン２１、ビットライン２２、エアギャップストップ２３に用いられる金属膜の種類によっては、キャップ層１４Ａの形成を省略してもよい。
【００１７】
キャップ層１４Ａが形成された後、キャップ層１４Ａの全面が覆われるよう、第３層目の層間絶縁膜１３Ａが形成される。層間絶縁膜１３Ａは、層間絶縁膜１５Ａとは異なる種類の絶縁膜であり、例えば、ＤＴＥＯＳなどである。層間絶縁膜１３Ａが形成された後、層間絶縁膜１３Ａの全面が覆われるよう、反射防止膜であるＢＡＲＣ（Bottom  Anti  Reflective  Coating）１２が形成される。
【００１８】
この後、ＢＡＲＣ１２の全面が覆われるよう、レジストが塗布される。そして、レジストがパターニングされることによってレジストパターン１１となる。レジストパターン１１は、金属配線パターン２１上の位置でホールパターン（ビアホールパターン）が形成される位置（以下、ホール位置という）が開口している。また、本実施形態では、レジストパターン１１は、エアギャップの形成に用いられる除去剤を注入する位置（以下、除去剤注入位置という）が開口している。除去剤注入位置は、下層側に金属配線パターン２１、ビットライン２２、エアギャップストップ２３などの金属膜が配置されていない位置である。ここでは、例えば、周辺領域３０にホール位置が設定され、セル領域４０の非セルパターン領域４１に除去剤注入位置が設定される。
【００１９】
レジストパターン１１が形成された後、図１Ｂに示すように、レジストパターン１１をマスクとしてエッチングが行われる。これにより、レジストパターン１１の開口位置に対応する位置が、エッチングされる。具体的には、ＢＡＲＣ１２、層間絶縁膜１３Ａおよびキャップ層１４Ａのうち、ホール位置および除去剤注入位置がエッチングによって穴あけされる。
【００２０】
ホール位置には、金属配線パターン２１が形成されているので、エッチングは、金属配線パターン２１の上面で停止する。一方、除去剤注入位置には、金属膜が配置されていないので、エッチングは、層間絶縁膜１５Ａの上面または途中の高さまで進行する。これにより、層間絶縁膜１３Ａは、所定位置が穴あけされた層間絶縁膜１３Ｂとなる。また、キャップ層１４Ａは、所定位置が穴あけされたキャップ層１４Ｂとなる。また、層間絶縁膜１５Ａは、所定位置まで穴あけがされた層間絶縁膜１５Ｂとなる。
【００２１】
ホール位置および除去剤注入位置の層間絶縁膜１３Ａなどがエッチングされた後、レジストパターン１１およびＢＡＲＣ１２が除去される。これにより、ホール位置には、開口パターン５１が形成され、除去剤注入位置には、開口パターン５２が形成される。
【００２２】
ホールである開口パターン５１，５２が形成された後、図１Ｃに示すように、エアギャップ６１〜６３が形成される。エアギャップ６１〜６３が形成される際には、開口パターン５１，５２内に除去剤が送り込まれる。除去剤は、層間絶縁膜１５Ｂに対して選択的に等方性のエッチングを行うものである。除去剤による層間絶縁膜１５Ｂの除去は、ウェットエッチングであってもよいし、酸素、窒素、水素等のラジカルをエッチャントとして用いたダウンフロー型ケミカルドライエッチングや、アッシングガスを用いたアッシングであってもよい。
【００２３】
例えば、層間絶縁膜１５Ｂがアモルファスシリコンである場合、除去剤には、ＴＭＹ（トリメチル−２ヒドロキシエチルアンモニウムハイドロオキサイド）水溶液などが用いられる。また、層間絶縁膜１５Ｂがカーボン系材料である場合、除去剤としてのアッシングガスには、酸素系以外のアッシングガス（例えば、水素系アッシングガス）などが用いられる。
【００２４】
開口パターン５１に送り込まれた除去剤は、金属配線パターン２１の上面でストップし、金属配線パターン２１よりも下側には侵入しない。これにより、除去剤は、周辺領域３０内の層間絶縁膜１５Ｂには接触しない。この結果、周辺領域３０内の層間絶縁膜１５Ｂは、除去されることなく残る。したがって、周辺領域３０内のＥＭ（Electromigration）耐性を落とすことはない。
【００２５】
一方、開口パターン５２に送り込まれた除去剤は、セル領域４０内の層間絶縁膜１５Ｂに接触する。そして、除去剤が、セル領域４０内の層間絶縁膜１５Ｂを基板上から除去する。これにより、セル領域４０内の層間絶縁膜１５Ｂの配置されていた箇所は、空洞（エアギャップ６１〜６３）となる。エアギャップ６１〜６３は、キャップ層１４Ｂと、層間絶縁膜１７と、ビットライン２２の各壁面とに囲まれた空間である。この結果、層間絶縁膜１５Ｂは、エアギャップ６１〜６３を有した層間絶縁膜１５Ｃとなる。
【００２６】
基板上では、セルパターン領域４２内にエアギャップ６１が形成され、非セルパターン領域４１内にエアギャップ６２，６３が形成される。このように、エアギャップ６１〜６３が形成されることにより、ビットライン２２間の層間絶縁膜１５Ｂが除去されるので、セル領域４０内に配置されているビットライン２２の配線間容量を低減させることが可能となる。
【００２７】
この後、図１Ｄに示すように、開口パターン５１，５２の側壁面および底面にバリアメタル７２が堆積される。そして、バリアメタル７２上からアルミニウムやタングステンなどの金属膜７１が埋め込まれる。例えば、金属膜７１がアルミニウムである場合、金属膜７１が埋め込まれる前には、バリアメタル７２としてTi/TiN/Tiなどが堆積される。また、金属膜７１がタングステンである場合、金属膜７１が埋め込まれる前には、バリアメタル７２としてTiNなどが堆積される。開口パターン５１へは、バリアメタル７２および金属膜７１が底面まで埋め込まれる。これにより、金属膜７１は、バリアメタル７２を介して、金属配線パターン２１と繋がる。開口パターン５２は、開口パターン５１よりもアスペクト比が高い。このため、開口パターン５２の底面までは、バリアメタル７２および金属膜７１が埋め込まれないが、開口パターン５２の上部側までは、金属膜７１が埋め込まれ、開口パターン５２の開口部分は塞がれる。この後、金属膜７１は、パターニングが行われることによって、金属配線パターン２１に接続する上層側配線パターンとなる。
【００２８】
このように、本実施形態では、金属配線パターン２１用のホール位置に形成される開口パターン５１と、エアギャップ６１〜６３用の開口パターン５２と、が同時に形成される。また、エアギャップストップ２３が配置されているので、セル領域４０内の層間絶縁膜１５Ｂが除去剤によって除去され、周辺領域３０内の層間絶縁膜１５Ｂは、除去されることなく残る。そして、開口パターン５１，５２に対して同時に金属膜７１が埋め込まれる。
【００２９】
つぎに、エアギャップストップ２３の配置位置について説明する。図２は、エアギャップストップの配置位置を説明するための図である。半導体装置が形成される基板には、エアギャップストップ２３、周辺領域３０、セル領域４０が配置されている。また、基板上には、ロウデコーダ領域８２、センスアンプ領域８３が配置されている。
【００３０】
ロウデコーダ領域８２は、ロウデコーダが配置される領域である。ロウデコーダは、複数のワード線の中から所定のワード線を選択してセルに電流を流す。センスアンプ領域８３は、センスアンプが配置される領域である。センスアンプは、セルから送られてくる電流を、ビット線を介して検知し増幅する。
【００３１】
エアギャップストップ２３は、概略矩形環状のパターンであり、セル領域４０の層間絶縁膜１５Ｂを囲うように配置されている。また、ロウデコーダ領域８２およびセンスアンプ領域８３は、周辺領域３０とセル領域４０との間に配置されている。
【００３２】
セル領域４０内には、開口パターン５２が設けられており、層間絶縁膜１５Ｂへは開口パターン５２から除去剤が送り込まれる。なお、図２では、開口パターン５１などの図示を省略している。
【００３３】
一方、半導体装置を形成する際には、周辺領域３０とセル領域４０の両方に対してエアギャップを形成してもよい。この場合、基板上には、エアギャップストップ２３を形成しない。そして、周辺領域３０およびセル領域４０の少なくとも一方に対して、層間絶縁膜１５Ｂの上面を露出させる開口パターンを形成しておく。なお、ロウデコーダ領域８２やセンスアンプ領域８３に対して、層間絶縁膜１５Ｂの上面を露出させる開口パターンを形成しておいてもよい。このとき、ロウデコーダ領域８２やセンスアンプ領域８３において、配線パターンの上面で停止する開口パターンと同時に層間絶縁膜１５Ｂの上面を露出させる開口パターンを形成しておき、この開口パターンを介してロウデコーダ領域８２やセンスアンプ領域８３の層間絶縁膜１５Ｂを除去することで、ロウデコーダ領域８２やセンスアンプ領域８３の配線パターン間にエアギャップを形成してもよい。すなわち、開口パターン５１，５２が同一の回路ブロック領域内に形成され、この回路ブロック領域内において、配線パターン間は層間絶縁膜１５Ｂを除去する除去剤を開口を介して供給してエアギャップを形成するとともに、配線パターン上はホール位置に形成した開口内に金属膜７１を底面まで埋め込むようにしてもよい。また、このような同一の回路ブロック領域内へのホール位置および除去剤注入位置の設定が、セル領域４０に対し適用されて、開口パターン５１，５２がともにセル領域４０内で開口されてもよい。
【００３４】
また、エアギャップストップ２３を形成することなく、セル領域４０のみにエアギャップ６１〜６３を形成してもよい。この場合、セル領域４０上の開口パターン５２から除去剤が送り込まれる。そして、セル領域４０内にエアギャップ６１〜６３が形成された時点でエアギャップ６１〜６３の形成を停止させ、周辺領域３０にはエアギャップ６１〜６３が形成されないようにする。
【００３５】
また、金属膜７１は、開口パターン５１，５２に対して同時に埋め込まれてもよいし、別々に埋め込まれてもよい。別々に埋め込まれる場合、開口パターン５１，５２に埋め込まれる金属膜７１は、同一部材であってもよいし、異なる部材であってもよい。
【００３６】
また、エアギャップストップ２３は、セル領域４０を包囲する場合に限らず、セル領域４０以外を包囲してもよい。例えば、エアギャップストップ２３は、セル領域４０を包囲せず、周辺領域３０、ロウデコーダ領域８２およびセンスアンプ領域８３の少なくとも１つを包囲してもよい。
【００３７】
また、本実施形態で説明した、金属パターン、金属膜、金属配線パターン２１は、金属部材で形成される場合に限らず、導電性部材であれば、何れの部材で形成されてもよい。
【００３８】
ところで、周辺領域３０と、周辺領域３０以外の領域とは、金属配線パターン２１よりも下層側に形成される下層側配線パターンまたは金属配線パターン２１よりも上層側に形成される上層側配線パターンを用いて、互いの配線パターンが電気的に接続されている。このため、例えば、周辺領域３０の外周を金属配線パターン２１で囲んだ場合であっても、周辺領域３０と、周辺領域３０以外の領域との電気的接続、例えば、金属配線パターン２１とビットライン２２との電気的接続には影響を与えない。
【００３９】
半導体装置が製造される際には、基板上にメモリセルが形成される。また、メモリセル上に、金属配線パターン２１、ビットライン２２、エアギャップストップ２３などが形成される。そして、本実施形態で説明したエアギャップ６１〜６３が形成される。さらに、エアギャップ６１〜６３よりも上層側に金属膜７１を用いた配線パターンが形成される。基板上にパターンが形成される際には、膜の形成処理、リソグラフィ処理、エッチング処理などが行われる。半導体装置が製造される際には、膜の形成処理、リソグラフィ処理、エッチング処理などがレイヤ毎に繰り返される。
【００４０】
このように実施形態によれば、層間絶縁膜１３Ａに対して、金属配線パターン２１が配置されている位置と、ビットライン２２が形成されていない位置と、に同時に穴あけ加工が行われる。そして、層間絶縁膜１３Ａを貫通して金属配線パターン２１まで到達する開口パターン５１と、層間絶縁膜１３Ａを貫通して層間絶縁膜１５Ａまで到達する開口パターン５２と、が同時に形成される。さらに、開口パターン５２を介して層間絶縁膜１５Ｂが除去され、セル領域４０内のビットライン２２間にエアギャップ６１〜６３が形成される。このように、開口パターン５１，５２が同時に形成されるので、セル領域４０に対して容易にエアギャップ６１〜６３を形成することが可能となる。
【００４１】
また、エアギャップストップ２３を用いてエアギャップ６１〜６３を形成するので、周辺領域３０内には、エアギャップが形成されない。したがって、周辺領域３０内のＥＭ耐性を落とすことなく、セル領域４０内の配線間容量を低減させることが可能となる。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１１…レジストパターン、１３Ａ，１３Ｂ…層間絶縁膜、１４Ａ，１４Ｂ…キャップ層、１５Ａ〜１５Ｃ…層間絶縁膜、２１…金属配線パターン、２２…ビットライン、２３…エアギャップストップ、３０…周辺領域、３５…ストッパ領域、４０…セル領域、４１…非セルパターン領域、４２…セルパターン領域、５１，５２…開口パターン、６１〜６３…エアギャップ、７１…金属膜。
【図１Ａ】
2016225418.tif 000003
【図１Ｂ】
2016225418.tif 000004
【図１Ｃ】
2016225418.tif 000005
【図１Ｄ】
2016225418.tif 000006
【図２】
2016225418.tif 000007