(57)【要約】【課題】記憶部の容量の増大を低減させることが可能な発振回路の調整方法を提供すること。【解決手段】振動子３に電気的に接続されて振動子３を発振させる発振用回路１０と、発振用回路１０から出力される信号が入力されて発振信号を出力する出力回路２０と、発振用回路１０および出力回路２０のうち少なくとも一方を制御するためのデータが記憶される記憶部６０と、を有する発振回路２の調整方法であって、記憶部６０に第１のデータを記憶させる工程（Ｓ１１０）と、第１のデータに基づいて発振回路２が制御されるとともに、発振回路２を調整する工程（Ｓ１２０）と、記憶部６０から第１のデータを消去するとともに、第２のデータを記憶させる工程（Ｓ１５０）と、を含む。【選択図】図１２
2016152540.tif 000002
【特許請求の範囲】
【請求項１】
振動子に電気的に接続されて前記振動子を発振させる発振用回路と、前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を有する発振回路の調整方法であって、
前記記憶部に第１のデータを記憶させる工程と、
前記第１のデータに基づいて前記発振回路が制御されるとともに、前記発振回路を調整する工程と、
前記記憶部から前記第１のデータを消去するとともに、第２のデータを記憶させる工程と、を含む、発振回路の調整方法。
【請求項２】
前記第１のデータのビット数は前記第２のデータのビット数以下であり、前記第２のデータは、前記記憶部の前記第１のデータが書き込まれていた領域に書き込まれる、請求項１に記載の発振回路の調整方法。
【請求項３】
前記発振回路は、前記発振用回路の特性を調整する第１の特性調整回路を有し、
前記第２のデータは、前記第１の特性調整回路を制御するためのデータである、請求項１又は請求項２に記載の発振回路の調整方法。
【請求項４】
前記発振回路は、感温素子と、前記感温素子から出力される信号に基づいて前記発振用回路の特性を調整する第２の特性調整回路と、を有し、
前記発振回路を調整する工程では、
前記第２の特性調整回路の出力信号を用いて前記発振用回路の特性を調整する、請求項１乃至３のいずれか一項に記載の発振回路の調整方法。
【請求項５】
前記第２の特性調整回路は、温度補償回路である、請求項４に記載の発振回路の調整方法。
【請求項６】
振動子に電気的に接続されて前記振動子を発振させる発振用回路と、
前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、
前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を含み、
前記記憶部の所定領域と第１の回路ブロックとが電気的に接続され、
前記記憶部の前記所定領域と第２の回路ブロックとが電気的に接続されている、発振回路。
【請求項７】
請求項６に記載の発振回路を備えた、電子機器。
【請求項８】
請求項６に記載の発振回路を備えた、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路の調整方法、発振回路、電子機器及び移動体に関する。
【背景技術】
【０００２】
特許文献１には、予め用意されている複数の動作モードの中から選択された動作モードに対応するデータを記憶する記憶部と、記憶部に記憶されているデータに基づいて、動作モードを判定する判定部と、判定部によって判定された動作モードに基づいて動作する電流源、電流源用スイッチ、インバーター用スイッチ及び温度補償部用スイッチとを備える発振器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２９０３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の発振器において、例えば、複数の動作モードのうち少なくとも一つが発振器の検査に使用するモード（検査モード）である場合には、記憶部は、発振器の通常動作に必要なデータを記憶するための容量に加えて、発振器の通常動作時には不要な検査モードに対応するデータを記憶するための容量も必要になるため、記憶部の容量が増大するという問題がある。
【０００５】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、記憶部の容量の増大を低減させることが可能な発振回路の調整方法及び発振回路を提供することができる。また、本発明のいくつかの態様によれば、当該発振回路を用いた電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００６】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係る発振回路の調整方法は、振動子に電気的に接続されて前記振動子を発振させる発振用回路と、前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を有する発振回路の調整方法であって、前記記憶部に第１のデータを記憶させる工程と、前記第１のデータに基づいて前記発振回路が制御されるとともに、前記発振回路を調整する工程と、前記記憶部から前記第１のデータを消去するとともに、第２のデータを記憶させる工程と、を含む。
【０００８】
発振回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部又は全部であってもよい。
【０００９】
例えば、前記第１のデータは、前記発振回路を調整する工程において動作し、調整された前記発振回路が発振する工程（例えば、通常動作時）では動作を停止する第１の回路（例えば、発熱回路）を制御するためのデータであり、前記第２のデータは、調整された前記発振回路が発振する工程において動作する第２の回路を制御するためのデータであって
もよい。前記第２の回路は、前記発振回路を調整する工程において、動作してもよいし、動作を停止してもよい。
【００１０】
また、例えば、前記第１のデータ及び前記第２のデータは、それぞれ複数種類のデータを含んでいてもよい。
【００１１】
本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第１のデータに基づいて発振回路が制御されている状態で調整された後に、不要になった第１のデータを記憶部から消去して、必要な第２のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。
【００１２】
［適用例２］
上記適用例に係る発振回路の調整方法において、前記第１のデータのビット数は前記第２のデータのビット数以下であり、前記第２のデータは、前記記憶部の前記第１のデータが書き込まれていた領域に書き込まれてもよい。
【００１３】
本適用例に係る発振回路の調整方法によれば、第１のデータが書き込まれる領域は、第２のデータが書き込まれる領域に含まれるので、第１のデータを記憶させるために必要な領域を、第２のデータを記憶させるために必要な領域とは別に設ける必要がなく、記憶部の容量の増大を低減させることができる。
【００１４】
［適用例３］
上記適用例に係る発振回路の調整方法において、前記発振回路は、前記発振用回路の特性を調整する第１の特性調整回路を有し、前記第２のデータは、前記第１の特性調整回路を制御するためのデータであってもよい。
【００１５】
第１の特性調整回路は、前記第２のデータに基づいて前記発振用回路の周波数を調整（微調整）する周波数調整回路であってもよい。
【００１６】
本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第１のデータに基づいて発振回路を調整した後、不要になった第１のデータを記憶部から消去して、発振用回路の特性を調整するために必要な第２のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。
【００１７】
［適用例４］
上記適用例に係る発振回路の調整方法において、前記発振回路は、感温素子と、前記感温素子から出力される信号に基づいて前記発振用回路の特性を調整する第２の特性調整回路と、を有し、前記発振回路を調整する工程では、前記第２の特性調整回路の出力信号を用いて前記発振用回路の特性を調整してもよい。
【００１８】
本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第１のデータに基づいて発振用回路を調整することができるとともに、調整後に不要になった第１のデータを記憶部から消去して、必要な第２のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。
【００１９】
［適用例５］
上記適用例に係る発振回路の調整方法において、前記第２の特性調整回路は、温度補償回路であってもよい。
【００２０】
本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第１のデータに基づ
いて発振用回路の周波数温度特性を調整することができるとともに、調整後に不要になった第１のデータを記憶部から消去して、必要な第２のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。
【００２１】
［適用例６］
本適用例に係る発振回路は、振動子に電気的に接続されて前記振動子を発振させる発振用回路と、前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を含み、前記記憶部の所定領域と第１の回路ブロックとが電気的に接続され、前記記憶部の前記所定領域と第２の回路ブロックとが電気的に接続されている。
【００２２】
例えば、前記第１の回路ブロックは、第１モードで動作し、第２モードでは動作を停止する第１の回路（例えば、発熱回路）を含み、前記記憶部の前記所定領域と前記第１の回路とが電気的に接続されていてもよい。また、例えば、前記第２の回路ブロックは、前記第２モードで動作する第２の回路（例えば、前記第１の特性調整回路）を含み、前記記憶部の前記所定領域と前記第２の回路とが電気的に接続されていてもよい。前記第２の回路は、前記第１モードにおいて、動作してもよいし、動作を停止してもよい。例えば、前記第１モードは、前記発振回路を調整するための動作モードであり、前記第２モードは、前記第１モードで調整された前記発振回路が発振する動作モード（例えば、通常動作モード）であってもよい。
【００２３】
本適用例に係る発振回路によれば、記憶部の所定領域に記憶されているデータが第１の回路ブロックに含まれる回路と第２の回路ブロックに含まれる回路に兼用されるので、例えば、一方の回路が当該データに基づいて動作している状態で発振回路を調整した後、他方の回路が当該データに基づいて動作することができる。従って、本適用例に係る発振回路によれば、記憶部の容量の増大を低減させることができる。
【００２４】
［適用例７］
本適用例に係る電子機器は、上記のいずれかの発振回路を備えている。
【００２５】
［適用例８］
本適用例に係る移動体は、上記のいずれかの発振回路を備えている。
【００２６】
これらの適用例によれば、記憶部の容量の増大を低減させることが可能な発振回路を用いるので、例えば、より低コストで信頼性の高い電子機器及び移動体を実現することも可能である。
【図面の簡単な説明】
【００２７】
【図１】本実施形態の発振器の斜視図。
【図２】図２（Ａ）は発振器の断面図、図２（Ｂ）は発振器の底面図。
【図３】本実施形態の発振器の機能ブロック図。
【図４】発振用回路の構成例を示す図。
【図５】出力信号生成回路の構成例を示す図。
【図６】振幅制御回路の構成例を示す図。
【図７】出力レベル調整レジスターの設定値とＤ／Ａコンバーターの出力電圧及びクリップ電圧との関係の一例を示す図。
【図８】クリップド・サイン波の出力波形の一例を示す図。
【図９】各レジスターと記憶されるデータとの関係を示す図。
【図１０】発振回路のレイアウト構成を模式的に示す平面図。
【図１１】本実施形態の発振器（発振回路）の調整方法の手順の一例を示すフローチャート図。
【図１２】本実施形態の発振器の周波数温度特性の調整工程の手順の一例を示すフローチャート図。
【図１３】本実施形態の電子機器の構成の一例を示す機能ブロック図。
【図１４】本実施形態の電子機器の外観の一例を示す図。
【図１５】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２９】
１．発振器
［発振器の構成］
図１及び図２に本実施形態の発振器の構造を示す。図１は、本実施形態の発振器の斜視図であり、図２（Ａ）は図１のＡ−Ａ’断面図である。また、図２（Ｂ）は、本実施形態の発振器の底面図である。
【００３０】
図１及び図２（Ａ）に示すように、本実施形態の発振器１は、後述する図３の発振回路２を含む電子部品９、振動子３、パッケージ４、蓋５、外部端子（外部電極）６、封止部材８を含んで構成されている。
【００３１】
振動子３としては、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。振動子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本実施形態の振動子３は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。
【００３２】
パッケージ４は、電子部品９と振動子３とを収容するための容器である。具体的には、パッケージ４には、対向する面に２つの凹部が設けられており、蓋５で一方の凹部を覆うことによって収容室７ａとなり、封止部材８で他方の凹部を覆うことによって収容室７ｂとなる。収容室７ａには振動子３が収容され、収容室７ｂには電子部品９が収容されている。パッケージ４の内部又は凹部の表面には、発振回路２の２つの端子（後述する図３のＸＯ端子及びＸＩ端子）と振動子３の２つの端子とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振回路２の各端子と対応する各外部端子６とを電気的に接続するための不図示の配線が設けられている。
【００３３】
図２（Ｂ）に示すように、本実施形態の発振器１は底面（パッケージ４の裏面）に、電源端子である外部端子ＶＤＤ１，接地端子である外部端子ＶＳＳ１、電子部品９を制御する信号が入力される端子である外部端子ＶＣ１及び出力端子である外部端子ＯＵＴ１の４個の外部端子６が設けられている。外部端子ＶＤＤ１には電源電圧が供給され、外部端子ＶＳＳ１は接地される。
【００３４】
図３は本実施形態の発振器の機能ブロック図である。図３に示すように、本実施形態の
発振器１は、発振回路２と振動子３とを含む発振器であり、発振回路２と振動子３はパッケージ４に収容されている。
【００３５】
発振回路２は、電源端子であるＶＤＤ端子、接地端子であるＶＳＳ端子、出力端子であるＯＵＴ端子、周波数を制御する信号が入力される端子であるＶＣ端子、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子及びＶＣ端子は、ＩＣチップである電子部品９（図１参照）の表面に露出しており、それぞれ、パッケージ４に設けられた外部端子ＶＤＤ１，ＶＳＳ１，ＯＵＴ１，ＶＣ１と接続されている。また、ＸＩ端子は振動子３の一端（一方の端子）と接続され、ＸＯ端子は振動子３の他端（他方の端子）と接続される。
【００３６】
本実施形態では、発振回路２は、発振用回路１０、出力回路２０、周波数調整回路３０、ＡＦＣ（Automatic Frequency Control）回路３２、温度補償回路４０、温度センサー４２、レギュレーター回路５０、記憶部６０、スイッチ回路７０及びシリアルインターフェース（Ｉ／Ｆ）回路８０を含んで構成されている。なお、本実施形態の発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００３７】
レギュレーター回路５０は、ＶＤＤ端子から供給される電源電圧ＶＤＤ（正の電圧）に基づき、発振用回路１０、温度補償回路４０、出力回路２０の電源電圧または基準電圧となる一定電圧Ｖｒｅｇを生成する。
【００３８】
記憶部６０は、レジスター６２と不揮発性メモリー６４とを有しており、外部端子から、シリアルインターフェース回路８０を介して、レジスター６２又は不揮発性メモリー６４に対するリード／ライトが可能に構成されている。本実施形態では、発振器１の外部端子と接続される発振回路２の端子はＶＤＤ，ＶＳＳ，ＯＵＴ，ＶＣの４つしかないため、シリアルインターフェース回路８０は、例えば、ＶＤＤ端子の電圧が閾値よりも高い時に、ＶＣ端子から入力されるクロック信号ＳＣＬＫとＯＵＴ端子から入力されるデータ信号ＤＡＴＡを受け付け、レジスター６２あるいは不揮発性メモリー６４に対してデータのリード／ライトを行う。
【００３９】
記憶部６０には、発振用回路１０および出力回路２０のうち少なくとも一方を制御するためのデータが記憶されている。本実施形態では、レジスター６２は、振動子３の周波数に応じて発振用回路１０の発振段電流を調整・選択するための発振段電流調整データＩＯＳＣ＿ＡＤＪ＜３：０＞（発振用回路１０を制御するためのデータの一例）を記憶する発振段電流調整レジスターを含む。また、レジスター６２は、出力信号生成回路２４の内部に設けられた分周回路により発振信号を分周して出力するか否かを選択するための分周切替データＤＩＶ（出力回路２０を制御するためのデータの一例）を記憶する分周切替レジスター及び振幅制御回路２２が出力するクリップド・サイン波の発振信号の振幅レベルを調整するための出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞（出力回路２０を制御するためのデータの一例）を記憶する出力レベル調整レジスターを含む。
【００４０】
さらに、本実施形態では、レジスター６２は、周波数調整回路３０の出力電圧を調整・選択するための基準周波数調整データＦ０＿ＡＤＪ＜３：０＞を記憶する基準周波数調整レジスター、ＡＦＣ回路３２のゲインを調整・選択するためのＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞を記憶するＡＦＣ調整レジスター、温度補償回路４０の出力電圧を調整・選択するための温度補償データＴＣ＜１５：０＞を記憶する温度補償レジスターを含む。
【００４１】
発振回路２の製造時（検査時）において、外部端子からシリアルインターフェース回路８０を介して各レジスターにデータが書き込まれ、発振器１が所望の特性を満たすように
調整・選択された各データが不揮発性メモリー６４に書き込まれる。そして、不揮発性メモリー６４に記憶されている各データは、発振回路２の電源投入時（ＶＤＤ端子の電圧が０Ｖから所望の電圧まで立ち上がる時）に不揮発性メモリー６４から各レジスターに書き込まれる。
【００４２】
また、本実施形態では、外部端子から、発振回路２を通常動作モードと温度補償調整モードのいずれかに切り替えることが可能になっており、インターフェース（Ｉ／Ｆ）回路８０は、通常動作モードと温度補償調整モードのいずれであるかを示すモード切替信号ＴＰを出力する。本実施形態では、発振回路２は、モード切替信号ＴＰがローレベルの時は通常動作モードで動作し、モード切替信号ＴＰがハイレベルの時は温度補償調整モードで動作する。
【００４３】
発振用回路１０は、振動子３を発振させるための回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振用回路１０は、振動子３の発振に基づく発振信号を出力する。
【００４４】
周波数調整回路３０は、発振用回路１０の特性を調整する特性調整回路の１つ（第１の特性調整回路の一例）であり、基準周波数調整レジスターに記憶されている基準周波数調整データＦ０＿ＡＤＪ＜３：０＞（第１の特性調整回路を制御するためのデータの一例）に応じた基準周波数調整電圧ＶＦ０を発生させる。この基準周波数調整電圧ＶＦ０は、発振用回路１０の負荷容量として機能する可変容量素子（図３では不図示）の一端に印加され、所定の温度（例えば、２５℃）かつＶＣ端子の電圧が所定の電圧（例えば、ＶＤＤ／２）となる条件下での発振用回路１０の発振周波数（基準周波数Ｆ０）が所望の周波数となるように制御（微調整）される。
【００４５】
ＡＦＣ回路３２は、発振用回路１０の特性を調整する特性調整回路の１つであり、ＶＣ端子の電圧に応じた周波数制御電圧ＶＡＦＣを発生させる。この周波数制御電圧ＶＡＦＣは、発振用回路１０の負荷容量として機能する可変容量素子（図３では不図示）の一端に印加され、発振用回路１０の発振周波数が制御される。ＡＦＣ回路３２は、ＡＦＣ調整レジスターに記憶されているＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞により、ゲインが所望の値となるように制御される。
【００４６】
温度センサー４２は、その周辺の温度に応じた信号（例えば、温度に応じた電圧）を出力する感温素子である。
【００４７】
温度補償回路４０は、発振用回路１０の特性を調整する特性調整回路の１つ（第２の特性調整回路の一例）であり、温度センサー４２からの出力信号が入力され、温度を変数として、温度補償レジスターに記憶されている温度補償データＴＣ＜１５：０＞により決まる振動子３の周波数温度特性を補償するための温度補償電圧ＶＴＣを発生させる。温度補償データＴＣ＜１５：０＞は、例えば、振動子３の周波数温度特性に応じた０次、１次、３次の各係数値（４次や５次の各係数値を含めてもよい）でもよいし、温度と温度補償電圧ＶＴＣとの対応関係を定義するデータであってもよい。温度補償電圧ＶＴＣは、発振用回路１０の負荷容量として機能する可変容量素子（不図示）の一端に印加され、発振用回路１０の発振周波数が温度によらず一定になるように制御される。
【００４８】
出力回路２０は、振幅制御回路２２及び出力信号生成回路２４を含んで構成されている。
【００４９】
出力信号生成回路２４は、発振用回路１０からの発振信号が入力され、外部出力用の発振信号を生成して出力する。
【００５０】
振幅制御回路２２は、出力信号生成回路２４が出力する発振信号の振幅を制御するための回路である。振幅制御回路２２は、出力信号生成回路２４が出力する発振信号の振幅を制御する振幅制御部と発熱部とを有する。後述する温度補償調整モードにおいて、基準周波数調整レジスターに記憶されている基準周波数調整データＦ０＿ＡＤＪ＜３：０＞は、発熱部に流れる電流を調整・選択するための発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞として兼用され、発熱部は、発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞に応じた発熱量で発熱する。
【００５１】
スイッチ回路７０は、温度補償回路４０と、出力回路２０（出力信号生成回路２４）の出力側と電気に接続されているＯＵＴ端子との電気的な接続を切り替えるための回路である。
【００５２】
本実施形態では、モード切替信号ＴＰがローレベルの時（通常動作モードの時）は、スイッチ回路７０は出力信号生成回路２４とＯＵＴ端子とを電気的に接続し、出力信号生成回路２４から出力される発振信号がＯＵＴ端子に出力される。また、モード切替信号ＴＰがローレベルの時は、振幅制御回路２２の発熱部の動作が停止される。
【００５３】
一方、モード切替信号ＴＰがハイレベルの時（温度補償調整モードの時）は、スイッチ回路７０は温度補償回路４０とＯＵＴ端子とを電気的に接続し、温度補償回路４０からの出力信号（温度補償電圧ＶＴＣ）がＯＵＴ端子に出力される。また、モード切替信号ＴＰがハイレベルの時は、出力信号生成回路２４からの発振信号の出力が停止するとともに、振幅制御回路２２の発熱部は、発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞に基づいて、入力される直流電流が制御される。
【００５４】
セルラー等に使用されるＧＰＳ用途のＴＣＸＯ（Temperature Compensated Crystal Oscillator）として使用する場合、例えば±０．５ｐｐｍといった高い周波数温度補償精度が要求される。そこで、本実施形態では、レギュレーター回路５０で出力回路２０の出力電圧振幅を安定化させるとともに、低消費電流化の観点から、出力回路２０は出力振幅を抑えたクリップド・サイン波形を出力する。本実施形態では、振幅制御回路２２により、出力信号生成回路２４の出力振幅を例えば０．８〜１．２Ｖｐｐの範囲で調整することが可能となっており、さらに、振幅制御回路２２に従来よりも小型の発熱部を内蔵した構成としている。
【００５５】
［発振用回路の構成］
図４は、図３の発振用回路１０の構成例を示す図である。図４に示すように、発振用回路１０は、発振部１１と電流源回路１２とを備えている。発振部１１は振動子３と接続されることでピアース型の発振回路を構成する。発振部１１では、振動子３と並列に可変容量素子であるバリキャップ・ダイオードＶＣＤ１，ＶＣＤ２が直列接続されており、バリキャップ・ダイオードＶＣＤ１の一端には温度補償電圧ＶＴＣが印加され、バリキャップ・ダイオードＶＣＤ１の他端には基準周波数調整電圧ＶＦ０が印加される。また、バリキャップ・ダイオードＶＣＤ２の一端には、周波数制御電圧ＶＡＦＣが印加される。これらの印加電圧によって発振部１１の容量値が変化し、振動子３の周波数温度特性が補償され、かつ、ＶＣ端子の電圧に応じた周波数の発振信号が出力される。
【００５６】
電流源回路１２は、差動増幅器ＡＭＰ１、ＰＭＯＳトランジスターＭ２、バイポーラトランジスターＱ２、及び、抵抗Ｒ１と複数の抵抗Ｒ２が並列接続された電流調整部により、発振段電流Ｉｏｓｃの基準となる電流Ｉｒｅｆを生成する。基準電流Ｉｒｅｆは、発振段電流調整データＩＯＳＣ＿ＡＤＪ＜３：０＞により調整される。ＰＭＯＳトランジスターＭ１のゲート幅のサイズとＰＭＯＳトランジスターＭ２のゲート幅のサイズは、例えば
１０；１の比率を有している。ＰＭＯＳトランジスターＭ３のゲート幅のサイズとＰＭＯＳトランジスターＭ４のゲート幅のサイズも同様のサイズ比を有する。例えば、Ｉｒｅｆ＝２０μＡとすると、１０倍の２００μＡが発振段電流として発振部１１に供給される。差動増幅器ＡＭＰ２、ＰＭＯＳトランジスターＭ４、バイアス電流Ｉｂｉａｓを流す電流源、ＰＭＯＳトランジスターＭ５，Ｍ６で構成される回路は、カスコード接続されたＰＭＯＳトランジスターＭ１，Ｍ３に流れる発振段電流Ｉｏｓｃの電源依存をさらに抑えるための回路である。この回路は、高い周波数制度が要求されるＴＣＸＯにおいて、電流源が出力する電流の電源依存をカスコード回路よりもさらに低減する、利得増強型のカスコード回路である。このカスコード回路は、基準側のＰＭＯＳトランジスターＭ４のソース電圧をモニターし、電源電圧ＶＤＤ（ＶＤＤ端子の電圧）が変動した場合に、ＰＭＯＳトランジスターＭ３，Ｍ４のゲート電圧を差動増幅器ＡＭＰ２により制御して、ＰＭＯＳトランジスターＭ１，Ｍ２のソース・ドレイン間の電位差の変化をさらに抑制する。電流源回路１２の出力抵抗としては、差動増幅器ＡＭＰ２のゲイン倍だけさらに上がる。電源電圧の変動に対して発振段電流Ｉｏｓｃが安定化し、発振部１１の発振周波数変動を抑えられる。
【００５７】
［出力信号生成回路の構成］
図５は、図３の出力信号生成回路２４の構成例を示す図である。図４に示すように、出力信号生成回路２４は、Ｖｒｅｇ端子にはレギュレーター回路５０の出力電圧Ｖｒｅｇが印加され、Ｖｃｌｉｐ端子には振幅制御回路２２で生成されたクリップド・サイン波出力を得るためのクリップ電圧Ｖｃｌｉｐが印加される。出力信号生成回路２４は、分周回路を備えており、ＤＩＶ端子の電圧レベルにより、ＩＮ端子に入力される信号（発振用回路１０が出力する発振信号）を２分周するか否かを選択可能に構成されている。本実施形態では、分周切替データＤＩＶが０のときは、ＤＩＶ端子がローレベルに設定され、入力信号は分周されずにＭＯＳトランジスターＭ１〜Ｍ４から成るインバーターで極性が反転され、ノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。一方、分周切替データＤＩＶが１のときは、ＤＩＶ端子がハイレベルに設定され、入力信号は分周回路で１／２に分周されてノードＶＢＵＦ１の信号がＮＯＲ回路ＮＯＲ１に伝達する。
【００５８】
また、出力信号生成回路２４は、モード切替信号ＴＰがローレベルのときに動作可能状態、モード切替信号ＴＰがハイレベルのときに動作停止状態になる。通常動作モードの時（モード切替信号ＴＰがローレベルの時）は、入力端子ＩＮからの入力信号はＶｃｌｉｐで決まる電圧振幅レベルでクリップされ、ＯＵＴ端子から出力される。温度補償調整モードの時（モード切替信号ＴＰがハイレベルの時）は、ＭＯＳトランジスターＭ２，Ｍ３がオフして、ＮＯＲ回路ＮＯＲ１の出力ノードＶＢＵＦ２及びＮＯＲ回路ＮＯＲ２の出力ノードＶＢＵＦ３がともに接地電位になり、ＮＭＯＳトランジスターＭ５，Ｍ６がともにオフ状態となる。これにより、出力信号生成回路２４は動作停止状態になる。
【００５９】
［振幅制御回路の構成］
図６は、図３の振幅制御回路２２の構成例を示す図である。図６において、ＮＭＯＳトランジスターＭ１，Ｍ２，Ｍ３はディプレッションタイプのＭＯＳトランジスターであり、その他のＭＯＳトランジスターはノーマルタイプ（エンハンスメントタイプ）のＭＯＳトランジスターである。図６に示す振幅制御回路２２は、温度補償調整モードの時（モード切替信号ＴＰがハイレベルの時）にスタティックな電流（直流電流）Ｉｈｔを流すことで、通常動作モードの時（モード切替信号ＴＰがローレベルの時）に出力信号生成回路２４で発生する熱に相当する熱を発生させる。これにより、通常動作時と温度補償調整時との間の発熱量の変動が抑えられる。
【００６０】
次式（１）に示すように、出力信号生成回路２４の出力振幅レベルを決めるクリップ電圧Ｖｃｌｉｐは、差動増幅器ＡＭＰの出力電圧ＶｇからＭＯＳトランジスターＭ２のゲー
ト・ソース間電圧ＶｇｓＭ２を差し引いた電圧となる。
【００６１】
【数１】
2016152540.tif 000003
【００６２】
Ｖｇは、出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞を基にＤ／ＡコンバーターＤＡＣでＤ／Ａ変換されたアナログ電圧Ｖｄａｃから、次式（２）によって得られる。
【００６３】
【数２】
2016152540.tif 000004
【００６４】
式（２）を式（１）に代入することにより、次式（３）の関係が成り立つ。すなわち、Ｄ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃを差動増幅器ＡＭＰで増幅した電圧であるＶｄａｃ・（Ｒ１／Ｒ２＋１）により、クリップ電圧Ｖｃｌｉｐが決まる。
【００６５】
【数３】
2016152540.tif 000005
【００６６】
通常動作モードの時（モード切替信号ＴＰがローレベルの時）は、スイッチ回路ＳＷ１がオン状態、ＮＭＯＳスイッチＳＷ２がオフ状態、ＭＯＳトランジスターＭ３Ｂがオフ状態となり、発熱回路２８は動作停止状態になる。一方、温度補償回路４０の調整時は、ＴＰ端子がハイレベルに設定され、スイッチ回路ＳＷ１がオフ状態に、ＮＭＯＳスイッチＳＷ２がオン状態となり、これにより、ＮＭＯＳトランジスターＭ２が遮断状態となり、ＮＭＯＳトランジスターＭ３を含む発熱回路２８が動作状態となる。
【００６７】
出力信号生成回路２４が出力する波形は、図８（Ａ）や図８（Ｂ）に示すようなクリップド・サイン波であり、出力周波数が高いほどクリップド・サイン波のピーク値（振幅）は下がるので、出力周波数に合わせて出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞が選択される。通常はクリップド・サイン波の振幅を０．８Ｖｐｐ以上確保できるように出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞が選択される。図７に、出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞とＤ／ＡコンバーターＤＡＣの出力電圧Ｖｄａｃ及びクリップ電圧Ｖｃｌｉｐとの関係の一例を示す。図７は、差動増幅器ＡＭＰを含むレプリカ回路２６のゲインを約１．２倍に設定した場合の一例であり、クリップ電圧ＶｃｌｉｐはＤＣ的な電圧値を示している。また、図８（Ａ）及び図８（Ｂ）は、それぞれ、出力周波数が２６ＭＨｚと５２ＭＨｚの場合のクリップド・サイン波の出力波形の一例を示す図であり、ともに出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞は“０１”に設定されている。図７に示すように、出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞が“０１”に設定された場合、クリップ電圧Ｖｃｌｉｐは０．９Ｖとなり、図８（Ａ）に示すように、出力周波数が２６ＭＨｚの場合はクリップド・サイン波の振幅は約０．９Ｖｐｐであり、図８（Ｂ）に示すように、出力周波数が５２ＭＨｚの場合でもクリップド・サイン波の振幅は約０．８２Ｖｐｐを確保できている。また、出力周波数が５２ＭＨｚの場合は、クリップド・サイン波の振幅が若干低下する場合もあり、出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞を“１０”に設定して振幅を０．１Ｖ上げて０．９２Ｖｐｐとすることも可能である。なお、本実施形態では、出力回路２０としてクリップド・サイン波形
を出力する回路を例示しているが、これに限らず、出力回路２０としてＣＭＯＳ出力回路を用いても良い。
【００６８】
本実施形態では、モード切替信号ＴＰがハイレベルに設定された時に発熱回路２８を流れる電流Ｉｈｔは、発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞に応じて変化し、モード切替信号ＴＰがローレベルに設定された時に出力信号生成回路２４で消費される電流に相当する電流に近づくようになっている。これにより、モード切替信号ＴＰがローレベルに設定された時の発振器１の消費電流とモード切替信号ＴＰがハイレベルに設定された時の発振器１の消費電流との差の電流である差分電流を小さくしている。すなわち、出力信号生成回路２４が動作状態にあるときの電流と停止状態にあるときの電流との差を小さくして、発振用回路１０の発熱量の変動を抑えている。
【００６９】
［レジスターとデータの関係］
図９は、レジスター６２に含まれる各レジスターと記憶されるデータとの関係を示す図である。図９に示すように、発振段電流調整レジスターが記憶するデータは、モード切替信号ＴＰがローレベル／ハイレベルのいずれの時も発振段電流調整データＩＯＳＣ＿ＡＤＪ＜３：０＞として使用される。分周切替レジスターが記憶するデータは、モード切替信号ＴＰがローレベルの時は分周切替データＤＩＶとして使用され、モード切替信号ＴＰがハイレベルの時は、出力信号生成回路２４の動作が停止するため使用されない。出力レベル調整レジスターが記憶するデータは、モード切替信号ＴＰがローレベルの時は出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞として使用され、モード切替信号ＴＰがハイレベルの時は、出力信号生成回路２４の動作が停止するため使用されない。基準周波数調整レジスターが記憶するデータは、モード切替信号ＴＰがローレベルの時は基準周波数調整データＦ０＿ＡＤＪ＜３：０＞として使用され、モード切替信号ＴＰがハイレベルの時は発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞として使用される。ＡＦＣ調整レジスターが記憶するデータは、モード切替信号ＴＰがローレベル／ハイレベルのいずれの時もＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞として使用される。温度補償レジスターが記憶するデータは、モード切替信号ＴＰがローレベル／ハイレベルのいずれの時も温度補償データＴＣ＜１５：０＞として使用される。
【００７０】
このように、本実施形態における発振回路２は、基準周波数調整レジスターに記憶されるデータを、通常動作モードの時（モード切替信号ＴＰがローレベルの時）は基準周波数調整データＦ０＿ＡＤＪ＜３：０＞として使用し、温度補償調整モードの時（モード切替信号ＴＰがローレベルの時）は発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞として使用することで、通常動作時には不要な発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞を記憶するために記憶部６０の容量が増大することを低減している。なお、温度補償調整モードにおいて、発振用回路１０は、発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞に基づき、発振周波数が微調整されることになるが、通常動作モードにおける発振周波数との差はわずかであるから、通常動作モードと温度補償調整モードでの発振周波数の差による発振用回路１０の発熱量の差も小さい。従って、温度補償調整モードにおいて高精度な温度補償データＴＣを得ることができるので、周波数精度や周波数安定度の高い発振器１を実現することができる。
【００７１】
［発振回路のレイアウト構成］
図１０は、本実施形態における発振回路２のレイアウト構成を模式的に示す平面図である。なお、図１０においては、発振回路２に含まれる回路の一部については記載を省略している。
【００７２】
本実施形態における発振回路２は半導体回路として構成され、半導体基板１００に図３の各構成要素（回路）が形成されている。半導体基板１００は、例えば、ＳｉやＧａＡｓ
など、種々の公知の半導体材料で構成される。半導体基板１００の領域１１０には、第１の回路ブロック１１１と第２の回路ブロック１１２を含む発振回路２の一部の構成要素（回路）が配置され、半導体基板１００の領域１２０には、記憶部６０を含む発振回路２の他の一部の構成要素（回路）が配置されている。また、半導体基板１００には、図３に示される各端子に対応する、接続端子ＸＩ、接続端子ＸＯ、接続端子ＶＤＤ、接続端子ＶＳＳ、接続端子ＯＵＴおよび接続端子ＶＣが設けられている。
【００７３】
さらに、半導体基板１００には、記憶部６０の所定領域１４０と接続されている配線９０と、配線９０が２つに枝分かれした配線９１及び配線９２とが設けられている。配線９０、配線９１及び配線９２は、例えば、Ａｌ、Ｃｕ、ポリシリコン、又はそれらを主成分とする合金など、種々の公知の導電性材料で構成される。
【００７４】
配線９１は、第１の回路ブロック１１１と接続されており、配線９２は、第２の回路ブロック１１２と接続されている。すなわち、配線９０及び配線９１により、記憶部６０の所定領域１４０と第１の回路ブロック１１１とが電気的に接続されており、配線９０及び配線９２により、記憶部６０の所定領域１４０と第２の回路ブロック１１２とが電気的に接続されている。
【００７５】
この所定領域１４０には、図３のレジスター６２に含まれる基準周波数調整レジスターが配置されており、配線９０は、基準周波数調整レジスターの複数の出力端子のうちのいずれか１つの端子と接続されている。また、配線９１は、図３の出力回路２０に含まれる図６の発熱回路２８と接続され、配線９２は、図３の周波数調整回路３０と接続されている。なお、図１０の例では、図示を省略しているが、配線９０、配線９１及び配線９２と同様に、基準周波数調整レジスターの残りの出力端子と発熱回路２８あるいは周波数調整回路３０とをそれぞれ電気的に接続するための配線群も設けられている。そして、配線９０、配線９１、配線９２及び不図示の配線群により、基準周波数調整レジスターに記憶されているデータが発熱回路２８及び周波数調整回路３０に供給される。
【００７６】
上述したように、本実施形態における発振回路２は、基準周波数調整レジスターに記憶されるデータを、通常動作モードの時は基準周波数調整データＦ０＿ＡＤＪ＜３：０＞として使用し、温度補償調整モードの時は発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞として使用することで、記憶部６０の容量が増大することを低減している。また、本実施形態における発振回路２は、記憶部６０の不揮発性メモリー６４に、通常動作モードと温度補償調整モードでの発熱量の変動が抑えられた状態で高精度な温度補償調整を行って得られた温度補償データＴＣ＜１５：０＞が記憶されており、周波数精度や周波数安定度の高い発振器１を実現することができる。
【００７７】
なお、図１０に示される例では、接続端子ＸＯは、平面視で、領域１１０と領域１２０との間に設けられている。特に、接続端子ＸＯの少なくとも一部は、平面視で、領域１２０側から遠ざかる方向に領域１１０に挟まれている領域１３０に、領域１１０に食い込むように配置されている。
【００７８】
また、領域１２０は、半導体基板１００の外周部１０１と領域１１０との間であり、かつ、外周部１０１と接続端子ＸＯとの間に設けられている。図１０に示される例では、半導体基板１００は、平面視で長方形に構成されており、外周部１０１は、平面視での長方形の１辺に相当する。なお、半導体基板１００は、平面視で完全に多角形である必要はなく、平面視で外周に凹凸がある略多角形であってもよい。この場合に、外周部１０１は、略多角形の１辺と同視できる部分に相当するものとしてもよい。
【００７９】
このように、領域１２０を半導体基板１００の外周部１０１側に設け、接続端子ＸＯを
領域１１０と領域１２０との間の領域１３０に配置することにより、接続端子ＸＯが半導体基板１００の外周部１０１近傍に設けられている場合に比べて、領域１２０内に１かたまりの矩形領域を大きくとることができる。従って、例えば、半導体基板１００のサイズを大きくすることができない場合であっても、この矩形領域内に記憶部６０を配置することにより、記憶部６０の記憶容量を大きくすることができる。また、記憶部６０を１かたまりの矩形領域内に配置することで、記憶部６０を複数の領域に設ける場合に比べて、記憶部６０の配線が容易になるため配線領域の削減も可能であり、記憶部６０のアドレス指定も容易になるためリード／ライトの制御回路のサイズの削減も可能である。
【００８０】
また、図１０に示される例では、領域１２０は、半導体基板１００の長辺に沿うように設けられているため、領域１２０が半導体基板１００の短辺に沿うように設けられている場合に比べて、領域１２０の記憶部６０と、領域１１０に含まれる種々の回路との配線を短くすることができる。
【００８１】
［発振器（発振回路）の調整方法］
図１１は、本実施形態の発振器１（発振回路２）の調整方法の手順の一例を示すフローチャート図である。
【００８２】
まず、発振器１の基準周波数Ｆ０を調整する（工程Ｓ１０）。具体的には、所定の温度（例えば、２５℃）において、外部端子ＶＣ１及びＯＵＴ１から基準周波数調整レジスターが記憶する基準周波数調整データＦ０＿ＡＤＪ＜３：０＞を書き換えた後、外部端子ＶＣ１に所定の電圧（例えば、ＶＤＤ／２）を印加した状態でＯＵＴ１端子から出力される発振信号の周波数を測定する処理を繰り返し行い、所望の周波数が得られる基準周波数調整データＦ０＿ＡＤＪ＜３：０＞を決定する。
【００８３】
次に、発振器１のＶＣ感度を調整する（工程Ｓ２０）。具体的には、所定の温度（例えば、２５℃）において、外部端子ＶＣ１及びＯＵＴ１からＡＦＣ調整レジスターが記憶するＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞を書き換えた後、外部端子ＶＣ１に所定の電圧（例えば、０ＶやＶＤＤ）を印加した状態でＯＵＴ１端子から出力される発振信号の周波数を測定する処理を繰り返し行い、所望のＶＣ感度が得られるＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞を決定する。
【００８４】
次に、発振器１の周波数温度特性を調整し、温度補償データＴＣ＜１５：０＞を決定する（工程Ｓ３０）。この工程Ｓ３０の処理の詳細については後述する。
【００８５】
最後に、記憶部６０の不揮発性メモリー６４に、各データを記憶させる（工程Ｓ４０）。具体的には、外部端子ＶＣ１及びＯＵＴ１から、工程Ｓ１０で得られた基準周波数調整データＦ０＿ＡＤＪ＜３：０＞、工程Ｓ２０で得られたＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞、工程Ｓ３０で得られた温度補償データＴＣ＜１５：０＞、並びに、発振器１の仕様に応じて決定される、発振段電流調整データＩＯＳＣ＿ＡＤＪ＜３：０＞、分周切替データＤＩＶ及び出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞を、順に、不揮発性メモリー６４に書き込む。
【００８６】
図１２は、本実施形態の発振器１の周波数温度特性の調整工程（図１１の工程Ｓ３０）の手順の一例を示すフローチャート図である。なお、図１２のフローチャートの開始時において、レジスター６２には、図１１の工程Ｓ２０で得られたＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞、並びに、所望の発振段電流調整データＩＯＳＣ＿ＡＤＪ＜３：０＞、分周切替データＤＩＶ及び出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞が記憶されているものとする。なお、図１２の工程Ｓ１００〜Ｓ１６０の一部を省略又は変更し、あるいは、他の工程を追加してもよい。また、可能な範囲で、各工程の順番を適宜変更して
もよい。
【００８７】
図１２の例では、まず、外部端子ＶＣ１及びＯＵＴ１から、モード切替信号ＴＰをハイレベルに設定する（工程Ｓ１００）。この工程Ｓ１０により、発振回路２は温度補償調整モードになり、出力信号生成回路２４からの発振信号の出力が停止するとともに、スイッチ回路７０によって温度補償回路４０の出力端子とＯＵＴ端子とが電気的に接続される。従って、発振器１のＯＵＴ端子から温度補償電圧ＶＴＣをモニター可能な状態になる。
【００８８】
次に、記憶部６０のレジスター６２に発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞（第１のデータの一例）を記憶させる（工程Ｓ１１０）。具体的には、外部端子ＶＣ１及びＯＵＴ１から、基準周波数調整レジスターに発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞を書き込む。この工程Ｓ１１０により、発熱回路２８に、通常動作時に出力信号生成回路２４で消費される電流に近い所望の電流が流れるようになり、発振器１（発振回路２）の発熱量は通常動作時と同程度になる。
【００８９】
次に、発振器１の温度を変えながら、温度補償データＴＣ＜１５：０＞と温度補償電圧ＶＴＣとの関係を求め、振動子３の周波数温度特性を補償する温度補償データＴＣ＜１５：０＞を決定する（工程Ｓ１２０）。この工程Ｓ１２０は、発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞に基づいて発振回路２が制御されるとともに、温度補償回路４０の出力信号（温度補償電圧ＶＴＣ）を用いて、発振回路２を調整する工程である。具体的には、工程Ｓ１２０では、あらかじめ決められた複数の温度の各々において、外部端子ＶＣ１及びＯＵＴ１から、温度補償データＴＣ＜１５：０＞を書き換えながらＯＵＴ１端子から出力される温度補償電圧ＶＴＣを取得し、温度補償データＴＣ＜１５：０＞と温度補償電圧ＶＴＣとの関係を求める。そして、温度補償データＴＣ＜１５：０＞と温度補償電圧ＶＴＣとの関係と、あらかじめ測定されている振動子３の周波数温度特性とに基づき、振動子３の周波数温度特性を補償するのに最適な温度補償データＴＣ＜１５：０＞を決定する。
【００９０】
次に、記憶部６０のレジスター６２に、温度補償データＴＣ＜１５：０＞を記憶させる（工程Ｓ１３０）。具体的には、外部端子ＶＣ１及びＯＵＴ１から、温度補償レジスターに、工程Ｓ１２０で決定した温度補償データＴＣ＜１５：０＞を書き込む。
【００９１】
次に、外部端子ＶＣ１及びＯＵＴ１から、モード切替信号ＴＰをローレベルに設定する（工程Ｓ１４０）。この工程Ｓ１４０により、発振回路２は通常動作モードになり、出力信号生成回路２４から発振信号が出力されるとともに、スイッチ回路７０によって出力信号生成回路２４の出力端子とＯＵＴ端子とが電気的に接続される。従って、発振器１のＯＵＴ端子から発振信号が出力される状態になる。
【００９２】
次に、記憶部６０のレジスター６２から発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞を消去し、基準周波数調整データＦ０＿ＡＤＪ＜３：０＞（第２のデータの一例）を記憶させる（工程Ｓ１５０）。本実施形態では、基準周波数調整データＦ０＿ＡＤＪ＜３：０＞は、記憶部６０の発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞が書き込まれていた領域に書き込まれる。具体的には、外部端子ＶＣ１及びＯＵＴ１から、発熱用電流調整データＩＨＴ＿ＡＤＪ＜３：０＞が記憶されている基準周波数調整レジスターに、図１１の工程Ｓ１０で得られた基準周波数調整データＦ０＿ＡＤＪ＜３：０＞を上書きする。この工程Ｓ１５０により、発振器１（発振回路２）は、調整後の基準周波数調整データＦ０＿ＡＤＪ＜３：０＞、ＡＦＣ調整データＡＦＣ＿ＡＤＪ＜３：０＞及び温度補償データＴＣ＜１５：０＞、並びに、所望の発振段電流調整データＩＯＳＣ＿ＡＤＪ＜３：０＞、分周切替データＤＩＶ及び出力レベル調整データＶＯＵＴ＿ＡＤＪ＜１：０＞が設定された状態で発振する。
【００９３】
最後に、発振器１の周波数温度特性を評価する（Ｓ１６０）。具体的には、あらかじめ決められた複数の温度の各々において、外部端子ＶＣ１に所定の電圧（例えば、ＶＤＤ／２）を印加した状態で外部端子ＯＵＴ１から出力される発振信号の周波数を測定することにより、発振器１の周波数温度特性を評価する。
【００９４】
そして、発振器１の周波数温度特性が所定の基準（仕様）を満たす場合は、図１１の工程Ｓ４０に移行し、発振器１の周波数温度特性が所定の基準（仕様）を満たさない場合は、図１２の工程Ｓ１００〜Ｓ１５０の処理を再度行うようにしてもよいし、図１１の工程Ｓ４０に移行せずに、当該発振器１を不合格品として廃棄してもよい。
【００９５】
以上に説明したように、本実施形態によれば、記憶部６０に記憶させた発熱用電流調整データに基づいて発振回路２が制御されている状態で周波数温度特性を調整した後に、不要になった発熱用電流調整データを記憶部６０から消去して、通常動作時に必要な基準周波数調整データを記憶部６０に記憶させる。そして、発熱用電流調整データが書き込まれる領域は、基準周波数調整データが書き込まれる領域に含まれるので、発熱用電流調整データを記憶させるために必要な領域を、基準周波数調整データを記憶させるために必要な領域とは別に設ける必要がなく、記憶部６０の容量の増大を低減させることができる。
【００９６】
また、本実施形態によれば、温度補償調整時において、発熱回路２８に、通常動作時に出力信号生成回路２４で消費される電流に近い所望の電流が流れ、発振器１（発振回路２）の発熱量は通常動作時と同程度になるため、通常動作時との温度差が小さい状態で周波数温度特性を精度良く調整することができる。また、発熱回路２８では、エネルギー源として交流信号（交流電流、交流電圧等）を用いていないため、時間変化に伴う電圧または電流の変動が発生することが低減されているため、発熱回路２８から発生する信号がノイズとして他の回路に影響する可能性を低減させることができる。さらに、本実施形態では、発熱回路２８を、振幅制御回路２２の内部に簡単な構成の小型の回路で実現しており、これにより、出力信号生成回路２４と同等の駆動能力を持つ発熱回路や発振用回路１０と出力信号生成回路２４の間のスイッチ回路が不要となり、回路規模の増加を抑制させることもできる。
【００９７】
［変形例］
本実施形態の発振器１（発振回路２）は、種々に変形可能である。
【００９８】
例えば、本実施形態では、発熱用電流調整データのビット数と基準周波数調整データのビット数が同じであるが、発熱用電流調整データのビット数は基準周波数調整データのビット数以下であってもよい。
【００９９】
また、例えば、発熱用電流調整データを記憶するレジスターは、基準周波数調整レジスターに限らず、温度補償調整モードにおいて使用されない分周切替レジスターや出力レベル調整レジスターであってもよい。例えば、発熱用電流調整データの少なくとも一部を分周切替レジスターや出力レベル調整レジスターに記憶するようにしてもよい。
【０１００】
また、例えば、発振器１（発振回路２）が、外部端子ＶＣ１（ＶＣ端子）を出力端子として用いる検査モードあるいは外部端子ＶＣ１（ＶＣ端子）からの入力信号がＡＦＣ回路３２に供給されずに他の回路に供給される検査モードを備える場合、これらの検査モードでは、ＡＦＣ回路３２が出力する周波数制御電圧ＶＡＦＣが発振用回路１０に供給されない。従って、例えば、発振回路２に、ＶＣ端子に所定の複数の電圧（例えば、０Ｖ、ＶＤＤ／２及びＶＤＤ）の各々が印加された時の周波数制御電圧ＶＡＦＣに相当する複数の電圧を発生させる電圧発生回路を設け、検査モードの時は、この電圧発生回路の出力電圧が
発振用回路１０に供給されるように制御すればよい。この場合、電圧発生回路が複数の電圧のいずれを発生させるかを選択するための電圧選択データが必要になるが、この電圧選択データは、発熱用電流調整データと同様、通常動作モードでは不要であるため、例えば、検査モードにおいて、基準周波数調整レジスター、分周切替レジスター及び出力レベル調整レジスターの少なくとも一部に電圧選択データを記憶させてもよい。
【０１０１】
また、例えば、本実施形態では、不揮発性メモリー６４が１回のみ書き込み可能なメモリーである場合や発振器１（発振回路２）の調整時間を短縮することを想定し、記憶部６０にはレジスター６２が設けられているが、不揮発性メモリー６４が複数回の書き込みが可能であるＥＥＰＲＯＭやフラッシュメモリー等であり、発振器１（発振回路２）の調整時間を短縮する必要がなければ、記憶部６０にはレジスター６２を設けなくてもよい。この場合、発振器１（発振回路２）の調整において、不揮発性メモリー６４に各種データを書き込めばよい。
【０１０２】
２．電子機器
図１３は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図１４は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【０１０３】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１３の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【０１０４】
発振器３１０は、発振回路３１２と振動子３１３とを備えている。発振回路３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０のＯＵＴ端子からＣＰＵ３２０に出力される。
【０１０５】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【０１０６】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【０１０７】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【０１０８】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１０９】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１１０】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７
０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【０１１１】
発振回路３１２として例えば上述した実施形態の発振回路２を適用し、又は、発振器３１０として例えば上述した実施形態の発振器１を適用することにより、信頼性の高い電子機器を実現することができる。
【０１１２】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１１３】
本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源、あるいは電圧可変型発振器（ＶＣＯ）等として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。本実施形態の電子機器３００は、発振器３１０として、例えば上述した実施形態の発振器１を適用することにより、例えば通信基地局などに利用可能な、高性能、高信頼性を所望される伝送機器にも適用することができる。
【０１１４】
３．移動体
図１５は、本実施形態の移動体の一例を示す図（上面図）である。図１５に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１５の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１１５】
発振器４１０は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【０１１６】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１１７】
発振器４１０が備える発振回路として例えば上述した実施形態の発振回路２を適用し、又は、発振器４１０として例えば上述した実施形態の発振器１を適用することにより、信頼性の高い移動体を実現することができる。
【０１１８】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動
車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１１９】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１２０】
例えば、上述した実施形態及び変形例の発振器は、温度補償機能と電圧制御機能（周波数制御機能）を有する発振器（ＶＣ−ＴＣＸＯ（Voltage Controlled Temperature Compensated Crystal Oscillator）等）であるが、本発明は、温度補償機能を有さない電圧制御型発振器（ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等）、電圧制御機能（周波数制御機能）を有さない温度補償型発振器（ＴＣＸＯ（Temperature Compensated Crystal Oscillator）等）、温度補償機能と電圧制御機能（周波数制御機能）をともに有さない発振器（ＳＰＸＯ（SimplePackaged Crystal Oscillator）等）、恒温槽型の発振器（ＯＣＸＯ（Oven Controlled Crystal Oscillator）等）などの発振器にも適用することができる。
【０１２１】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１２２】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１２３】
１  発振器、２  発振回路、３  振動子、４  パッケージ、５  蓋、６  外部端子（外部電極）、７ａ，７ｂ  収容室、８  封止部材、９  電子部品、１０  発振用回路、１１  発振部、１２  電流源回路、２０  出力回路、２２  振幅制御回路、２４  出力信号生成回路、２６  レプリカ回路、２８  発熱回路、３０  周波数調整回路、３２  ＡＦＣ回路、４０  温度補償回路、４２  温度センサー、５０  レギュレーター回路、６０  記憶部、６２  レジスター、６４  不揮発性メモリー、７０  スイッチ回路、８０  シリアルインターフェース（Ｉ／Ｆ）回路、９０，９１，９２  配線、１００  半導体基板、１１１
第１回路ブロック、１１２  第２回路ブロック、３００  電子機器、３１０  発振器、３１２  発振回路、３１３  振動子、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、４００  移動体、４１０  発振器、４２０，４３０，４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
2016152540.tif 000006
【図２】
2016152540.tif 000007
【図３】
2016152540.tif 000008
【図４】
2016152540.tif 000009
【図５】
2016152540.tif 000010
【図６】
2016152540.tif 000011
【図７】
2016152540.tif 000012
【図８】
2016152540.tif 000013
【図９】
2016152540.tif 000014
【図１０】
2016152540.tif 000015
【図１１】
2016152540.tif 000016
【図１２】
2016152540.tif 000017
【図１３】
2016152540.tif 000018
【図１４】
2016152540.tif 000019
【図１５】
2016152540.tif 000020