(57)【要約】【課題】外部電源の電圧低下を実際に検出するだけでなく、システムの上位装置側での電源遮断を外部とのインタフェース状態の異常に基づいて論理的に検出できるようにして、電源遮断検出を強化する。【解決手段】外部電源の供給が遮断される第１状態を電源遮断検出回路で検出すると共に、半導体装置の外部から同期信号を伴ったストリームデータの供給が不所望に遮断される第２状態をデータ遮断検出回路で検出し、電源遮断検出回路による前記第１状態又はデータ遮断検出回路による前記第２状態の何れかが検出された場合に制御回路で駆動部を電源遮断に対処させる。【選択図】図１
2016143029.tif 000002
【特許請求の範囲】
【請求項１】
外部電源を入力して内部電源を生成する電源部と、
外部から同期信号を伴ったストリームデータを入力するインタフェース部と、
前記インタフェース部に入力されたストリームデータを処理するロジック部と、
前記ロジック部によるストリームデータの処理に基づいて駆動信号を外部に出力する駆動部と、を有する半導体装置であって、
前記電源部は、前記外部電源の供給が遮断される第１状態を検出する電源遮断検出回路を含み、
前記ロジック部は前記半導体装置の外部から同期信号を伴ったストリームデータの供給が不所望に遮断される第２状態を検出するデータ遮断検出回路と、前記電源遮断検出回路による前記第１状態又は前記データ遮断検出回路による前記第２状態の何れかが検出された場合に電源遮断に前記駆動部を対処させるための制御を行なう制御回路とを含む、半導体装置。
【請求項２】
請求項１において、前記データ遮断検出回路は前記ストリームデータに伴う同期信号の有無に基づいて前記第２状態を検出する、半導体装置。
【請求項３】
請求項２において、前記データ遮断検出回路は、クロック信号を計数し計数値が前記同期信号によって初期化されるカウンタと、前記カウンタの計数値を閾値と比較するコンパレータと、前記閾値が書き換え可能に設定されるレジスタとを有し、
前記同期信号を伴ってストリームデータを入力するインタフェースモードが設定さていることを条件に、前記データ遮断検出回路は、前記カウンタの計数値が閾値を越えたことを前記第２状態と検出する、半導体装置。
【請求項４】
請求項１おいて、前記ロジック部は表示データを入力して処理し、
前記駆動部は、駆動信号を外部に出力して表示パネルを駆動し、
前記同期信号を伴ったストリームデータは、前記同期信号として表示タイミング信号を伴ってストリーム状に供給される表示データである、半導体装置。
【請求項５】
請求項４において、前記データ遮断検出回路は前記表示タイミング信号の内の所定の表示タイミング信号の有無に基づいて前記第２状態を検出する、半導体装置。
【請求項６】
請求項５において、前記所定の表示タイミング信号は水平同期信号である、半導体装置。
【請求項７】
請求項５において、前記所定の表示タイミング信号は垂直同期信号である、半導体装置。
【請求項８】
請求項５において、前記データ遮断検出回路は、クロック信号を計数し計数値が前記所定の表示タイミング信号によって初期化されるカウンタと、前記カウンタの計数値を閾値と比較するコンパレータと、前記閾値が書き換え可能に設定される閾値レジスタとを有し、
前記表示タイミング信号を伴ってストリームデータを入力するインタフェースモードが設定されていることを条件に、前記データ遮断検出回路は、前記カウンタの計数値が閾値を越えたことを前記第２状態と検出する、半導体装置。
【請求項９】
請求項４において、電源遮断に前記駆動部を対処させるための制御は、前記駆動部が前記表示パネルの各画素に残存する電荷情報を初期化するための制御である、半導体装置。
【請求項１０】
請求項４において、電源遮断に前記駆動部を対処させるための制御は、前記駆動部及びロジック部が前記表示パネルの各画素の電荷情報を揃えるための制御である、半導体装置。
【請求項１１】
請求項１において、前記外部電源は第１外部電源及び前記第１外部電源よりも絶対値的に低い電圧の第２外部電源であり、
前記内部電源は前記第１外部電源から生成される第１内部電源及び前記第２外部電源から生成される第２内部電源であり、
前記電源遮断検出回路は前記第１外部電源について前記第１状態を検出し、
前記インタフェース部及びロジック部は前記第２内部電源を動作電源として利用し、前記駆動部は前記第１内部電源を動作電源として利用する、半導体装置。
【請求項１２】
ホスト装置と、前記ホスト装置の制御を受ける駆動装置と、前記駆動装置によって駆動される被駆動装置と、電池電源部とを有する携帯端末であって、
前記駆動装置は、前記電池電源部からの外部電源を入力して内部電源を生成する電源部と、
前記ホスト装置から同期信号を伴ったストリームデータを入力するインタフェース部と、
前記インタフェース部に入力されたストリームデータを処理するロジック部と、
前記ロジック部によるストリームデータの処理に基づいて駆動信号を外部に出力する駆動部と、を有し、
前記電源部は、前記外部電源の供給が遮断される第１状態を検出する電源遮断検出回路を含み、
前記ロジック部は前記ホスト装置から同期信号を伴ったストリームデータの供給が不所望に遮断される第２状態を検出するデータ遮断検出回路と、前記電源遮断検出回路による前記第１状態又は前記データ遮断検出回路による前記第２状態の何れかが検出された場合に電源遮断に前記駆動部を対処させるための制御を行なう制御回路とを含む、携帯端末。
【請求項１３】
請求項１２おいて、前記ロジック部は表示データを入力して処理し、
前記駆動部は、駆動信号を外部に出力して被駆動装置である表示パネルを駆動し、
前記同期信号を伴ったストリームデータは、前記同期信号として表示タイミング信号を伴ってストリーム状に供給される表示データである、携帯端末。
【請求項１４】
請求項１３において、前記データ遮断検出回路は前記表示タイミング信号の内の水平同期信号の有無に基づいて前記第２状態を検出する、携帯端末。
【請求項１５】
請求項１３において、前記データ遮断検出回路は前記表示タイミング信号の内の垂直同期信号の有無に基づいて前記第２状態を検出する、携帯端末。
【請求項１６】
請求項１４において、前記データ遮断検出回路はクロック信号を計数し計数値が前記水平同期信号によって初期化されるカウンタと、前記カウンタの計数値を閾値とを比較するコンパレータと、前記閾値が書き換え可能に設定される閾値レジスタとを有し、
前記表示タイミング信号を伴ってストリームデータを入力するインタフェースモードが設定されていることを条件に、前記データ遮断検出回路は前記カウンタの計数値が閾値を越えたことを前記第２状態と検出する、携帯端末。
【請求項１７】
請求項１５において、前記データ遮断検出回路はクロック信号を計数し計数値が前記垂直同期信号によって初期化されるカウンタと、前記カウンタの計数値を閾値とを比較するコンパレータと、前記閾値が書き換え可能に設定される閾値レジスタとを有し、
前記表示タイミング信号を伴ってストリームデータを入力するインタフェースモードが設定されていることを条件に、前記データ遮断検出回路は前記カウンタの計数値が閾値を越えたことを前記第２状態と検出する、携帯端末。
【請求項１８】
請求項１３において、電源遮断に前記駆動部を対処させるための制御は前記駆動部が前記表示パネルの各画素に残存する電荷情報を初期化するための制御である、携帯端末。
【請求項１９】
請求項１３において、電源遮断に前記駆動部を対処させるための制御は、前記駆動部及びロジック部が前記表示パネルの各画素の電荷情報を揃えるための制御である、携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置や携帯端末における不所望な電源遮断に対処するための制御技術に係り、例えば液晶表示ドライバに適用して有効な技術に関する。
【背景技術】
【０００２】
液晶ドライバ等の駆動系の半導体装置の動作電源が遮断されるときにその半導体装置による外部への駆動状態を初期化若しくは安定化させてやることが必要になる。例えば、液晶表示ドライバの場合には、動作電源が遮断されるときに液晶パネルの画素に不所望な電荷情報が残留して残像や表示斑が持続されることのなうように、液晶パネルの各画素の電荷情報を放電させるなどの処理によって電源遮断に対処するための応答処理が行われている。応答処理の開始条件として、例えば特許文献１に記載のように液晶パネルの駆動に用いる駆動電源（ＶＤＤ２）の電圧低下の検出をその条件として用いることができる。そのような電源遮断に対する応答処理は駆動電圧よりも低い電圧の所謂ロジック電圧で動作するロジック回路が制御する。特許文献２では、駆動電源の電圧低下に基づいて上記応答処理を開始しようとしても、その途中で或いは先にロジック電源が低下して応答処理を完了できない場合があることを考慮して、ロジック電源の電圧低下を検出して応答処理を開始しようとする。特許文献３では駆動電源の電圧低下又はロジック電源の電圧低下の何れの場合にも応答処理を開始しようとする。特許文献３ではロジック電源の電圧低下に起因して応答処理を開始したときにはロジック回路の動作電源は駆動電源の電圧を降圧して用いるように考慮されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１７０３４９号公報
【特許文献２】特開２０１４−０１０２３１号公報
【特許文献３】特開２０１４−２０２７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者は電源遮断に対して応答処理を開始するための検出技術について検討した。これによれば、従来は外部電源の電圧低下を検出して応答処理を開始していた。その場合に、特許文献１のように駆動電源の電圧低下に基づいて応答処理を開始しても当該応答処理を制御するロジック回路の電源が必ず維持されるとは限らない。例えばバッテリー駆動される携帯端末のようなシステムの場合にバッテリーが外れた場合に駆動電源と共にロジック電源の電圧も不所望に低下して電源遮断を生ずる。このとき、ロジック電源の低下を緩和させるのに電源の安定化容量素子を外付けする対策を行なうことができるが、回路素子の増大と回路の大型化並びに組立工数の増加を招く事になる。特許文献２も同様である。特許文献３の場合には必ずしも駆動電源が所要電圧に維持される保証はなく、同じく安定化容量素子の外付けが必要になり、また、駆動電源を降圧してロジック回路の電源にするためのレギュレータのような回路を追加しなければならなくなる。
【０００５】
本発明の目的は、不所望な電源遮断に容易に且つ確実に対処することができる半導体装置、さらにはそのような半導体装置を適用した携帯端末を提供することにある。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。尚、本項において括弧内に記載した図面内参照符号などは理解を容易化するための一例である。
【０００８】
＜外部とのインタフェース状態の異常に基づく電源遮断の論理的検出＞
本発明者は、外部電源の電圧低下を実際に検出するだけでなく、システムの上位装置側での電源遮断を外部とのインタフェース状態の異常に基づいて論理的に検出することについて着眼した。
【０００９】
本発明に係る半導体装置（１，５）は、外部電源を入力して内部電源を生成する電源部（１４）と、外部から同期信号を伴ったストリームデータを入力するインタフェース部（１１）と、前記インタフェース部に入力されたストリームデータを処理するロジック部（１９）と、前記ロジック部によるストリームデータの処理に基づいて駆動信号を外部に出力する駆動部（３０）と、を有する。前記電源部は、前記外部電源の供給が遮断される第１状態（電源遮断）を検出する電源遮断検出回路（１５）を含む。前記ロジック部は前記半導体装置の外部から同期信号を伴ったストリームデータの供給が不所望に遮断される第２状態（データ遮断）を検出するデータ遮断検出回路（１７）と、前記電源遮断検出回路による前記第１状態又は前記データ遮断検出回路による前記第２状態の何れかが検出された場合に電源遮断に前記駆動部を対処させるための制御を行なう制御回路（１８）とを含む。
【００１０】
これによれば、外部からのストリームデータに対する不所望なデータ遮断の検出に基づいて電源遮断に対処することができる。即ち、外部電源の電圧低下を実際に検出するだけでなく、システムの上位装置側での電源遮断をデータ遮断という外部とのインタフェース状態の異常に基づいて論理的に検出可能になり、電源遮断検出を強化することができる。このことにより、電源系を安定化するための外付け容量素子を増やし又は大きくすることを要せず、システムの小型化とセットメーカなどのユーザの負担軽減に資することができる。
【００１１】
＜同期信号の有無に基づくデータ遮断検出＞
上記において、前記データ遮断検出回路は例えば前記ストリームデータに伴う同期信号の有無に基づいて前記第２状態を検出する。
【００１２】
これによれば、電源遮断によるシステムの上位装置側からの半導体装置への同期的なデータ供給異常を同期信号に着目することによって比較的容易に判別することができる。これは、例えば電池電源における装着電池の脱落や電池電圧低下等による電源遮断がシステム上で生じたとき、システムの上位装置側が半導体装置よりも先に異常になること、又は半導体装置内部の論理動作異常の発生に比べて外部インタフェース動作の異常の方が早く発生することを前提とする。
【００１３】
＜データ遮断検出回路による不所望なデータ遮断の検出＞
上記において、前記データ遮断検出回路は、例えばクロック信号を計数し計数値が前記同期信号によって初期化されるカウンタ（５１）と、前記カウンタの計数値を閾値と比較するコンパレータ（５４）と、前記閾値が書き換え可能に設定されるレジスタ（５２）とを有する。このとき、前記同期信号を伴ってストリームデータを入力するインタフェースモードが設定さていることを条件に、前記データ遮断検出回路は、前記カウンタの計数値が閾値を越えたことを前記第２状態と検出する。
【００１４】
これによればデータ遮断検出回路を比較的簡単に構成することができる。
【００１５】
＜表示ドライバ＞
上記において、前記ロジック部は表示データを入力して処理する、前記駆動部は、駆動信号を外部に出力して表示パネルを駆動する。前記同期信号を伴ったストリームデータは、前記同期信号として表示タイミング信号を伴ってストリーム状に供給される表示データである。
【００１６】
これによれば、半導体装置は表示ドライバとして機能し、不所望な電源遮断によって表示パネルの駆動信号が変則的に残って表示パネルの特性を劣化させたりする虞を排除することができる。
【００１７】
＜表示タイミング信号の有無に基づくデータ遮断検出＞
半導体装置を表示ドライバとして機能させる場合にも前記データ遮断検出回路は前記表示タイミング信号の内の所定の表示タイミング信号の有無に基づいて前記第２状態を検出すればよい。例えば、前記所定の表示タイミング信号は水平同期信号又は垂直同期信号であればよい。
【００１８】
＜データ遮断検出回路による不所望なデータ遮断の検出＞
半導体装置を表示ドライバとして機能させる場合にも前記データ遮断検出回路は、上記同様に、クロック信号を計数し計数値が前記所定の表示タイミング信号によって初期化されるカウンタと、前記カウンタの計数値を閾値とを比較するコンパレータと、前記閾値が書き換え可能に設定される閾値レジスタとを有し、前記表示タイミング信号を伴ってストリームデータを入力するインタフェースモードが設定されていることを条件に、前記データ遮断検出回路は、前記カウンタの計数値が閾値を越えたことを前記データ遮断と検出すればよい。
【００１９】
＜電源遮断に対処するための指示＞
上記において、電源遮断に前記駆動部を対処させるための制御は、例えば前記駆動部が前記表示パネルの各画素に残存する電荷情報を初期化するための制御、或いは、前記駆動部及びロジック部が前記表示パネルの各画素の電荷情報を揃えるための制御とされる。
【００２０】
これによれば、半導体装置が表示ドライバとして機能するとき、不所望な電源遮断によって表示パネルの駆動信号が変則的に残らないようにすることを容易に実現することができる。
【００２１】
＜外部電源及び内部電源＞
上記において、例えば、前記外部電源は第１外部電源（ＶＳＰ，ＶＳＮ）及び前記第１外部電源よりも絶対値的に低い電圧の第２外部電源（ＩＯＶＣＣ）である。このとき、前記内部電源は前記第１外部電源から生成される第１内部電源及び前記第２外部電源から生成される第２内部電源であり、記電源遮断検出回路は前記第１外部電源について前記電源遮断を検出し、前記インタフェース部及びロジック部は前記第２内部電源を動作電源として利用し、前記駆動部は前記第１内部電源を動作電源として利用する。
【００２２】
＜外部とのインタフェース状態の異常に基づく電源遮断の論理的検出可能な携帯端末＞
本発明に係る携帯端末（ＰＤＡ）は、ホスト装置（２）と、前記ホスト装置の制御を受ける駆動装置（１，５）と、前記駆動装置によって駆動される被駆動装置（３）と、電池電源部（１２０）とを有する。前記駆動装置は、前記電池電源部からの外部電源を入力して内部電源を生成する電源部と、前記ホスト装置から同期信号を伴ったストリームデータを入力するインタフェース部と、前記インタフェース部に入力されたストリームデータを処理するロジック部と、前記ロジック部によるストリームデータの処理に基づいて駆動信号を外部に出力する駆動部と、を有する。前記電源部は、前記外部電源の供給が遮断される第１状態（電源遮断）を検出する電源遮断検出回路を含む。前記ロジック部は前記ホスト装置から同期信号を伴ったストリームデータの供給が不所望に遮断される第２状態（データ遮断）を検出するデータ遮断検出回路と、前記電源遮断検出回路による前記第１状態又は前記データ遮断検出回路による前記第２状態の何れかが検出された場合に電源遮断に前記駆動部を対処させるための制御を行なう制御回路とを含む。
【００２３】
これによれば、ホスト装置からのストリームデータに対する不所望なデータ遮断の検出に基づいて電源遮断に対処することができる。即ち、駆動装置は、電池電源部における電池の離脱や電池電圧低下などによる外部電源の電圧低下を実際に検出するだけでなく、携帯端末の電源遮断をデータ遮断という外部とのインタフェース状態の異常に基づいて論理的に検出可能になり、電源遮断検出を強化することができる。このことにより、電源系を安定化するための外付け容量素子を増やし又は大きくすることを要せず、携帯端末の小型化とセットメーカなどのユーザの負担軽減に資することができる。
【００２４】
＜表示ドライバ＞
上記携帯端末において、例えば前記ロジック部は表示データを入力して処理し、前記駆動部は駆動信号を外部に出力して被駆動装置である表示パネルを駆動し、前記同期信号を伴ったストリームデータは、前記同期信号として表示タイミング信号を伴ってストリーム状に供給される表示データである。
【００２５】
これにより、駆動装置は表示パネルを駆動する表示ドライバとして機能され、不所望な電源遮断によって表示パネルの駆動信号が変則的に残って表示パネルの特性を劣化させたりする虞を排除することができる。
【００２６】
＜水平同期信号の有無に基づくデータ遮断検出＞
駆動装置が表示ドライバとして機能するとき、例えば前記データ遮断検出回路は前記表示タイミング信号の内の水平同期信号の有無に基づいて前記第２状態を検出し、或いは、前記データ遮断検出回路は前記表示タイミング信号の内の垂直同期信号の有無に基づいて前記第２状態を検出する。これは、例えば電池電源部における装着電池の脱落や電池電圧低下等による電源遮断が携帯端末上で生じたとき、当該端末のホスト装置側が駆動装置よりも先に異常になること、又は駆動装置内部の論理動作異常の発生に比べて外部インタフェース動作の異常の方が早く発生することを前提とする。
【００２７】
＜データ遮断検出回路による不所望なデータ遮断の検出＞
駆動装置が表示ドライバとして機能するとき、前記データ遮断検出回路は、例えばクロック信号を計数し計数値が前記水平同期信号（又は垂直同期信号）によって初期化されるカウンタと、前記カウンタの計数値を閾値と比較するコンパレータと、前記閾値が書き換え可能に設定される閾値レジスタとを有する。前記表示タイミング信号を伴ってストリームデータを入力するインタフェースモードが設定されていることを条件に、前記データ遮断検出回路は前記カウンタの計数値が閾値を越えたことを前記第２状態と検出する。
【００２８】
＜電源遮断に対処するための指示＞
駆動装置が表示ドライバとして機能するとき、電源遮断に前記駆動部を対処させるための制御は、例えば前記駆動部が前記表示パネルの各画素に残存する電荷情報を初期化するための制御、或いは前記駆動部及びロジック部が前記表示パネルの各画素の電荷情報を揃えるための制御である。
【００２９】
これによれば、駆動装置が表示ドライバとして機能するとき、不所望な電源遮断によって表示パネルの駆動信号が変則的に残らないようにすることを容易に実現することができる。
【発明の効果】
【００３０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３１】
すなわち、外部電源の電圧低下を実際に検出するだけでなく、システムの上位装置側での電源遮断を外部とのインタフェース状態の異常に基づいて論理的に検出でき、電源遮断検出を強化することができる。更に、電源系を安定化するための外付け容量素子を増やし又は大きくすることを要せず、システムの小型化とセットメーカなどのユーザの負担軽減に資することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は本発明に係る半導体装置の一例として表示ドライバを例示するブロック図である。
【図２】図２は表示パネルの概略的な回路構成を例示する回路図である。
【図３】図３は駆動部を電源遮断に対処させるための第１制御態様を採用した表示ドライバの説明図である。
【図４】図４は駆動部を電源遮断に対処させるための第２制御態様を採用した表示ドライバの説明図である。
【図５】図５はデータ遮断検出回路の一例を示すブロック図である。
【図６】図６はデータ遮断が発生しないときのデータ遮断検出回路の動作タイミングを例示するタイミングチャートである。
【図７】図７はデータ遮断が発生するときのデータ遮断検出回路の動作タイミングを例示するタイミングチャートである。
【図８】図８はホスト装置などのシステム上位側での不所望な電源遮断（電池電源部からの電池脱落）が生じたとき駆動部を表示ドライバの電源遮断に対処させたときの動作タイミングを例示するタイミングチャートである。
【図９】図９は電源遮断フラグＶＦＬＧがセットされた時刻ｔ１からアブノーマルパワーオフシーケンスを開始した場合の動作を例示するタイミングチャートである。
【図１０】図１０は電源遮断フラグＶＦＬＧのセットからアブノーマルパワーオフシーケンスを開始して図８と同じ処理時間を得るようにした場合の動作を例示するタイミングチャートである。
【図１１】図１１は表示ドライバと共にタッチパネルコントローラを内蔵した図３又は図４の半導体装置１を適用した携帯端末の一例を示すブロック図である。
【発明を実施するための形態】
【００３３】
図１には本発明に係る半導体装置の一例として表示ドライバが例示される。同図に示される表示ドライバ５は、特に制限されないが、必要に応じて適宜の他の回路ブロックと共に単結晶シリコンのような１個の半導体基板にＣＭＯＳ集積回路製造技術によって形成されている。
【００３４】
図１には不所望な電源遮断によって表示パネル３に悪影響が及ぶことを防止するための特徴的な構成を主眼に表示ドライバ５の構成が例示される。したがって、ここでは表示ドライバ５の一般的な構成については図示を省略している。
【００３５】
特に制限されないが、図１では表示パネル３として液晶表示パネルを想定する。この表示パネル３は図２に例示されるように、ガラス基板上に複数個の画素６０がマトリクス状に配置され、夫々の画素６０は直列接続された薄膜トランジスタ６１と液晶素子６２を有する。夫々の画素の液晶素子６２には共通電位Ｖｃｍｏが与えられる。薄膜トランジスタ６１の選択端子はＸ方向毎に対応する走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍに接続され、薄膜トランジスタ６１の信号端子はＹ方向毎に対応する信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎに接続される。走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍの夫々の画素のラインが表示ラインとされ、表示ライン単位で画素６０の薄膜トランジスタ６１がオンされることによって表示ラインが選択され（表示ラインの走査）、表示ラインの選択期間（水平表示期間）毎に信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎから液晶素子６２に階調電圧が印加される。印加された階調電圧は薄膜トランジスタ６１がオフされることによって、次に選択されるまで液晶素子の容量成分に保持されて液晶のシャッタ状態を保つ。電源スイッチなどによる正規の電源遮断では、電源が動作保証電圧以下になる前に全ての画素の電荷を放電させるシャットダウンシーケンスが行われるようになっている。例えば全て表示ラインを選択すると共に全ての信号電極及び共通電位Ｖｃｏｍにグランド電位を与える。仮に不所望に電源が遮断される場合に上記シャットダウンシーケンスの完了まで動作保証電圧を保つことができない場合がある。そうすると、表示ラインの選択及び階調電圧の選択に異常を来たす結果、画素に不所望な電荷情報が残存して、表示斑を生じ、ひいては画素６０に特性劣化を招くことになる。図１にはそのような不所望な電源遮断に対処するための特徴的な構成が例示される。
【００３６】
図１において、表示ドライバ５は、外部電源ＶＳＰ，ＶＳＮ，ＩＯＶＣＣを入力して内部電源を生成する電源部１４と、外部から同期信号としてすい長句同期信号や水平同期信号のような表示タイミング信号を伴ったストリーム状の表示データＶＤＡＴを入力するインタフェース部１１と、インタフェース部１１に入力された表示データＶＤＡＴを処理するロジック部１９と、ロジック部１９による表示データＶＤＡＴの処理に基づいて走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍ及び信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎに駆動信号を出力する駆動部３０とを有する。電源部１４は、例えば外部電源ＶＳＰの供給が遮断される第１状態（電源遮断）を検出する電源遮断検出回路１５を含む。電源遮断検出回路１５は、特に制限されないが、外部電源ＶＳＰの抵抗分圧電圧をコンパレータで所定の基準電位と比較して外部電源ＶＳＰが所定の電圧以下になったことを検出することにより、外部電源ＶＳＰについて第１状態（電源遮断）が発生したと判別する。このように、ここで言う電源遮断は動作保証電圧を維持できなくなった状態を意味するものではない。電源遮断検出回路１５は前記第１状態を検出すると電源遮断検出フラグＶＦＬＧをセット状態にする。ロジック部１９は表示ドライバ５の外部から同期信号を伴ったストリームデータＶＤＡＴの供給が不所望に遮断される第２状態（データ遮断）を検出するデータ遮断検出回路１７を有する。データ遮断検出回路１７は前記第２状態を検出するとデータ遮断検出フラグＤＦＬＧをセット状態にする。ロジック部１９は電源遮断検出フラグＶＦＬＧ又はデータ遮断検出フラグＤＦＬＧの何れかがセット状態にされた場合に電源遮断に駆動部３０を対処させるための制御を行なう制御回路（以下単にアブノーマル制御回路とも記す）１８を備える。以下において電源遮断に駆動部３０を対処させるための制御による処理をアブノーマルパワーオフシーケンスとも称する。
【００３７】
図１の例では駆動部３０は走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍに表示ラインの選択信号を出力するゲート制御ドライバ３４と、信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎに画素の階調駆動信号を出力するソースドライバ３３を有する。ソースドライバ３３は、データラッチ回路３１に表示ライン単位でラッチされたライン表示データに基づいて階調電圧選択回路３２が選択した選択データに従って階調駆動信号を出力する。
【００３８】
電源遮断に駆動部３０を対処させるための制御は、例えばゲート制御ドライバ３４、ソースドライバ３３、及びデータラッチ回路３１に与えられる。電源遮断に対処させるための第１制御態様は、制御信号ＩＮＳＴ１によってゲート制御ドライバ３４に対して走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍの全て（全表示ライン）を選択させ、且つ制御信号ＩＮＳＴ２によってソースドライバ３３に対して信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎの全て及びに共通電位Ｖｃｏｍにグランド電位を供給させる制御である。これによって表示パネル３の全画素６０の電荷情報が放電される。電源遮断に対処させるための第２制御態様は、制御信号ＩＮＳＴ１によってゲート制御ドライバ３４に対して走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍの全て（全表示ライン）を選択させ、且つ制御信号ＩＮＳＴ３によってデータラッチ回路３１に黒データをラッチさせ或いは階調電圧選択回路３２に黒色階調電圧を選択させる。これによって表示パネル３の全画素６０は大凡放電状態に対応する黒データを表示する。
【００３９】
図３には上記第１制御態様を採用した表示ドライバ５の詳細が例示され、図４には上記第２制御態様を採用した表示ドライバ５の詳細が例示される。特に制限されないが、図３及び図４では表示ドライバ５と同一の半導体基板にタッチパネルコントローラを内蔵した半導体装置１の例を示す。
【００４０】
図３及び図４においてホスト装置２に接続されるインタフェース部１１は画像データインタフェース１２と制御信号インタフェース１３を有する。特に制限されないが、画像データインタフェース１１は表示タイミングに同期して表示データを入力するＭＩＰＩ（Mobile Industry Processor Interface）−ＤＳＩ（Display Serial Interface）のビデオモードに準拠する動作モード（単にビデオモードとも称する）と、表示タイミングに非同期で表示データを入力する第２インタフェースモードとしてのＭＩＰＩコマンドモードに準拠する動作モード（単にコマンドモードとも称する）を有する。コマンドモード又はビデオモードの指定は制御信号インタフェース１３を介して外部からモードレジスタ５３に設定される。制御信号インタフェース１３は特に制限されないが制御データや制御コマンドの入出力に割り当てられ、ＭＩＰＩ又はＭＤＤＩ（Mobile Display Digital Interface）などに準拠する。この例に従えばデータ遮断検出回路１７はビデオモードで入力する表示データＶＤＡＴの遮断を表示タイミング信号の有無に基づいて判別する。その判別手法については後述する。
【００４１】
ビデオモードで入力される表示データは一緒に入力される垂直同期信号で表示フレームが規定され、一緒に入力される水平同期信号で水平同期期間が規定される。ビデオモードで入力された表示データに対して制御部１６は一緒に入力された垂直同期信号と水平同期信号に従って表示フレームと水平同期期間を認識しながら表示ライン単位で表示データをデータラッチ回路３１にラッチし、ラッチされた表示ライン単位のデータによって階調電圧選択回路３２が階調選択データを生成し、これをソースドライバ３３が受け取って信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎを駆動する。ゲート制御ドライバ３４は水平同期期間毎単位で走査電極Ｓｃａｎ＿１〜Ｓｃａｎ＿ｍを順次選択する。
【００４２】
コマンドモードで入力された表示データは一旦フレームバッファメモリ２０に格納され、格納された表示データは制御部１６の内部で生成された水平同期信号による水平同期期間毎にデータラッチ３１に表示ライン単位で読み出され、ラッチされた表示ライン単位のデータによって階調電圧選択回路３２が階調選択データを生成し、これをソースドライバ３３が受け取って信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎを駆動する。ゲート制御ドライバ３４は水平同期期間毎単位で走査電極Ｓｃａｎ＿１〜Ｓｃａｎ＿ｍを順次選択する。尚、図３及び図４に示される制御部１６、フレームバッファメモリ２０、データラッチ３１及び階調電圧選択回路３２は図1のロジック部１９に含まれる回路である。
【００４３】
タッチパネルコントローラはマイクロコンピュータ（ＭＰＵ）４０、タッチパネル制御部４１、Ｔｘドライバ４２、Ｒｘドライバ４３、アナログ・デジタル返還回路（ＡＤＣ）４４及びデータメモリ４５によって構成され、タッチパネル４を用いたタッチセンス動作を行なう。タッチパネル４は、Ｔｘドライバによって順次走査駆動される複数本の駆動電極と、駆動電極に交差的に配置された複数の検出電極とを有し、電極間の交差部には既定の容量成分が形成されている。Ｔｘドライバ４２で駆動電極を駆動したとき、交差部における被検体（例えば指）の有無に応ずる静電容量の相違に従って検出電極に現れる電荷をＲｘレシーバで積分し、積分電荷をＡＤＣ４４でデジタルタッチ信号に変換してデータメモリ４５に蓄積する。ＭＰＵ４０はタッチパネル４の全面のデジタルタッチ信号をデータメモリ４５から読み出し、デジタルタッチ信号の分布に基づいてタッチ座標を取得する。
【００４４】
電源部１４はアナログ用の外部電源（第１外部電源）ＶＳＰ，ＶＳＮとそれよりも絶対値的に電圧の低いロジック用の外部電源（第２外部電源）ＩＯＶＣＣを入力する。それら外部電源は携帯端末の場合には電池電源部から供給されることになる。例えばＶＳＰ＝＋５．４Ｖ、ＶＳＮ＝−５．４Ｖ、ＩＯＶＣＣ＝１．８とされる。電源部１４は外部電源（第１外部電源）ＶＳＰ，ＶＳＮに基づいて階調電圧やゲート駆動電圧などに用いる第１内部電源を生成してソースドライバ３３及びゲート制御ドライバ３４等に供給し、また、外部電源（第２外部電源）ＩＯＶＣＣに基づいて１．８Ｖのようなホストフェース用の第２内部電源をインタフェース部１１に供給すると共に１．３Ｖのような内部ロジック用の第２内部電源を制御部１６、フレームバッファメモリ２０、データラッチ３１、及び階調電圧選択回路３２に供給する。尚、ＭＰＵ４０、タッチパネル制御部４１、データメモリ４５、ＡＤＣ４４等には外部電源（第２外部電源）ＩＯＶＣＣに基づいて生成された１．３Ｖのような内部ロジック用の内部電源が供給され、Ｔｘドライバ４２及びＲｘレシーバ４３等には外部電源（第１外部電源）ＶＳＰに基づいて生成された内部電源が供給される。
【００４５】
電源遮断に駆動部３０を対処させるための第１制御態様を採用した図３において、制御信号ＩＮＳＴ１によってゲート制御ドライバ３４は走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍの全て（全表示ライン）を選択している。制御信号ＩＮＳＴ２をソースドライバ３３だけに供することによって信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎの全てにグランド電位を供給するには、ソースドライバ３３の最終出力段を選択的に直接グランドに接続可能にするためのスイッチ回路を制御信号ＩＮＳＴ２でスイッチ制御するように構成すればよい。制御信号ＩＮＳＴ２を階調電圧選択回路３２だけに供することによって信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎの全てにグランド電位を供給するには、階調電圧選択回路３２の最終出力段を選択的に直接グランド選択レベルに接続可能にするためのスイッチ回路を制御信号ＩＮＳＴ２でスイッチ制御するように構成すればよい。また、制御信号ＩＮＳＴ２をデータラッチ回路３１だけに供することによって信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎの全てにグランド電位を供給するには、データラッチ回路３１の各ビットの入力を選択的に直接グランド選択値に接続可能にするためのスイッチ回路を制御信号ＩＮＳＴ２でスイッチ制御するように構成すればよい。共通電位Ｖｃｏｍにグランド電位を供給するには、ソースドライバ３３が制御信号ＩＮＳＴ２を受け取って、共通電位Ｖｃｏｍに選択的にグランド電位を供給するためのスイッチ回路を制御信号ＩＮＳＴ２でスイッチ制御するように構成すればよい。
【００４６】
駆動部３０を電源遮断に対処させるための第２制御態様を採用した図４において、制御信号ＩＮＳＴ１によってゲート制御ドライバ３４は走査電極Ｓｃｎ＿１〜Ｓｃｎ＿ｍの全て（全表示ライン）を選択している。制御信号ＩＮＳＴ３をソースドライバ３３だけに供することによって信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎの全てに黒表示の電位を供給するには、ソースドライバ３３の最終出力段を選択的に直接黒表示の電圧に接続可能にするためのスイッチ回路を制御信号ＩＮＳＴ３でスイッチ制御するように構成すればよい。制御信号ＩＮＳＴ３を階調電圧選択回路３２だけに供することによって信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎの全てに黒表示の電位を供給するには、階調電圧選択回路３２の最終出力段を選択的に直接黒表示の選択レベルに接続可能にするためのスイッチ回路を制御信号ＩＮＳＴ３でスイッチ制御するように構成すればよい。また、制御信号ＩＮＳＴ３をデータラッチ回路３１だけに供することによって信号電極Ｓｉｇ＿１〜Ｓｉｇ＿ｎの全てに黒表示の電位を供給するには、データラッチ回路３１の入力にアブノーマル制御回路１８から黒表示データを入力可能にするためのスイッチ回路を制御信号ＩＮＳＴ３でスイッチ制御するように構成すればよい。共通電位Ｖｃｏｍに対する制御は特に必要ではない。
【００４７】
図５にはデータ遮断検出回路１７の一例が示される。データ遮断検出回路１７は、内蔵発振器５０で生成されるクロック信号ＯＳＣＣＬＫを計数し計数値ＣＮＴが例えば同期信号ＶＳＹＮＣ（ＨＳＹＮＣ）によって初期化されるカウンタ５１と、カウンタ５１の計数値ＣＮＴを閾値ＤＴＣＴと比較するコンパレータ５４と、閾値ＤＴＣＴが書き換え可能に設定される閾値レジスタ５２とを有する。カウンタ５１のリセットに水平同期信号ＨＳＹＮＣを用いる場合は閾値ＤＴＣＴとして水平表示期間（水平同期信号ＨＳＹＮＣに挟まれた期間）におけるカウンタ５１の計数値よりも大きな値を設定する。カウンタ５１のリセットに垂直同期信号ＶＳＹＮＣを用いる場合は閾値ＤＴＣＴとして垂直表示期間（垂直同期信号ＶＳＹＮＣに挟まれた期間）におけるカウンタ５１の計数値よりも大きな値を設定する。コンパレータ５４の出力は前記ビデオモードが設定されている場合に有効とされる。即ち、モードレジスタ５３にビデオモードが設定されている場合にだけコンパレータ５４の出力がそのままゲート回路５５からデータ遮断フラグＤＦＬＧとして出力される。データ遮断検出回路１７は、ビデオモードが設定さていることを条件に、カウンタ５１の計数値が閾値ＤＴＣＤを越えたことを第２状態（前記データ遮断）と検出する。即ち、ＣＮＴ＜ＤＴＣＴでＤＦＬＧ＝Ｌｏｗでデータ遮断未発生とされ、ＣＮＴ＞ＤＴＣＴでＤＦＬＧ＝Ｈｉｇｈでデータ遮断発生とされる。
【００４８】
データ遮断が発生しないときのデータ遮断検出回路１７の動作タイミングを例示する図６のように、ＭＩＰＩ−ＤＳＩパケットに代表されるような表示データＶＤＡＴが連続する限りカウンタ５１の計数値ＣＮＴは閾値ＤＴＣＴに達する前にリセットされるので、データ遮断フラグＤＦＬＧはローレベル（リセット状態）に維持される。図においてＢＰはブランキングパケット、ＲＧＢはＲＧＢデータである。ＨＳは水平同期コードであって水平同期信号ＨＳＹＮＣと等価の同期信号であり、ＶＳは垂直同期コードであって垂直同期信号ＶＳＹＮＣと等価の同期信号である。
【００４９】
一方、データ遮断が発生するときき、データ遮断検出回路１７の動作タイミングを例示する図７のように、ＭＩＰＩ−ＤＳＩパケットに代表されるような表示データＶＤＡＴの入力が途中で遮断されると、その後、カウンタ５１の計数動作だけが進んで計数値ＣＮＴが閾値ＤＴＣＴを超える。これによってデータ遮断フラグＤＦＬＧがハイレベルにセットされる。
【００５０】
図８にはホスト装置２などのシステム上位側での不所望な電源遮断（電池電源部からの電池脱落）が生じたとき駆動部３０を表示ドライバ５の電源遮断に対処させたときの動作タイミングが例示される。システム上位側での不所望な電源遮断が生ずることによって時刻ｔ０に外部電源ＶＳＰの電圧が低下し始める。外部電源ＶＳＰが電源遮断検出回路１５の検出電位以下になると電源遮断フラグＶＦＬＧがセットされる（時刻ｔ３）。この間に、ホスト装置２の動作が不安定化してビデオモードでの表示データの供給が時刻ｔ１で停止した場合を想定する。これによってデータ遮断検出回路１７はデータ遮断フラグＤＦＬＧをセットする。ビデオモードにおいてデータ遮断フラグＤＦＬＧがセットされると、アブノーマル制御回路１８は駆動回路３０を電源ＶＳＰの電源遮断に対処させるための制御として、アブノーマルパワーオフシーケンスを開始する（ｔ２）。このアブノーマルパワーオフシーケンスに割り当て可能な時間はｔ５−ｔ２時間である。時刻ｔ５はインタフェース部１及びロジック部１９の動作電源に用いる外部電源ＩＯＶＣＣが動作保証電圧を維持できなくなったときの時刻である。時刻ｔ５以降になるとロジック部１９は正常動作されず、表示ドライバ５はシャットダウン状態になる。仮に図９に例示されるように電源遮断フラグＶＦＬＧがセットされた時刻ｔ１からアブノーマルパワーオフシーケンスを開始した場合にはその処理時間はｔ５−ｔ３となり、図８の時間ｔ５−ｔ２に比べて著しく短くなり、アブノーマルパワーオフシーケンスが完了する前に表示ドライバ５がシャットダウン状態になってしまう可能性が増す。電源遮断フラグＶＦＬＧのセットからアブノーマルパワーオフシーケンスを開始して図８と同じ処理時間ｔ５−ｔ２を得るには図１０に例示されるようにロジック用の外部電源ＩＯＶＣＣが電圧降下する速度を遅くするために外部電源ＩＯＶＣＣの電源経路に大きな安定化容量を外付けして処理時間ｔ６−ｔ３を確保できるようにしなければならない。
【００５１】
図８乃至図１０の説明から明らかなようにホスト装置２からのビデオモードによる表示データに対する不所望なデータ遮断の検出に基づいて不所望な電源遮断に対処することができる。即ち、外部電源ＶＳＰの電圧低下を実際に検出するだけでなく、電池電源部を共有するシステムの上位側ホスト装置２での電源遮断をデータ遮断というホスト装置２とのインタフェース状態の異常に基づいて論理的に検出可能になり、電源遮断検出を強化することができる。このことにより、電源系を安定化するための外付け容量素子を増やし又は大きくすることを要せず、システムの小型化とセットメーカなどのユーザの負担軽減に資することができる。
【００５２】
図１１には表示ドライバ５と共にタッチパネルコントローラを内蔵した図３又は図４の半導体装置１を適用した携帯端末の一例が示される。同図に示される携帯端末は携帯電話又はスマートフォンなどであって、データ処理システムの一例とされる。
【００５３】
携帯端末ＰＤＡは、表示部としての表示モジュール１００、送受信用のアンテナ１０７、音声出力用のスピーカ１０６、音声入力用のマイクロホン１０５、ホスト装置２からなる。表示モジュール１００はガラス基板に形成された表示パネル３、その上に形成されたタッチパネル４、及びそのガラス基板上に実装された半導体装置１によって構成される。ホスト装置２は、特に制限されないが、スピーカ１０４やマイクロホン１０５の信号入出力を行なう音声インタフェース１１６、アンテナ１０７との間の信号の入出力を行なう高周波インタフェース１１５、メモリ１１４及び通信プロトコル処理とその他のアプリケーション処理を制御するベースバンド・アプリケーションプロセッサ部（ＢＢ／ＡＰＰ）１１０を有する。ＢＢ／ＡＰＰ１１０は、特に制限されないが、音声信号や送受信信号に係る信号処理を行なうＤＳＰ（Digital Signal Processor）１１１、カスタム機能（ユーザ論理）を提供するＡＳＩＣ（Application Specific Integrated Circuits）１１２、及び装置全体の制御を行なうデータ処理装置としてのマイクロプロセッサ若しくはマイクロコンピュータ（以下、マイコンと略す）１１３を有する。
【００５４】
特に制限されないが、携帯端末ＰＡＤは電池電源部１２０をシステムの電源として備える。電池電源部１２０は図示を省略する電池を有し、表示ドライバ５を備えた半導体装置１に電源ＶＳＰ，ＶＳＮ，ＩＯＶＣＣを供給すると共に、ホスト装置２にその動作電源を供給する。ホスト装置２の電力消費は半導体装置１の電力消費に比べて大きいから、電池電源部１２０から電池が外れた場合、半導体装置１に比べてホスト装置２の電源遮断の方が早く生ずる場合が多いと考えられる。即ち、電源ＶＳＰ，ＶＳＮ，ＩＯＶＣＣの電圧が動作保証電圧以下になるまでの時間に比べてホスト装置２の動作電源が動作保証電圧以下になるまでの時間の方が短くなる。そのような場合には、図８で説明したように電源遮断フラグＶＦＬＧがセットされるよりも早いタイミングでデータ遮断フラグＤＦＬＧがセットされる。したがって、ホスト装置２がビデオモードで表示データを表示ドライバ５に供給して表示パネル３に表示を行っている最中に電池が脱落しても、表示ドライバ５は電源遮断フラグＶＦＬＧがセットされる前にアブノーマルパワーオフシーケンスを介して完了させることがき。アブノーマルパワーオフシーケンスを完了させるために十分な時間的余裕を得ることができる。このことにより、表示ドライバ５への外部電源系を安定化するための外付け容量素子を増やし又は大きくすることを要せず、携帯端末ＰＡＤの小型化とセットメーカなどのユーザの負担軽減に資することができる。
【００５５】
以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５６】
例えば、本発明に係る半導体装置の一例である表示ドライバが表示駆動の対象とする表示パネルは液晶表示パネルに限定されず、エレクトロルミネッセンスパネル等のその他の表示パネルであってよい。本発明に係る半導体装置が駆動対象とする被駆動回路は表示パネルに限定されず、例えばモータなどのスピンドルのように停止時に始動位置に停止させることが必要になる機器や、停止時の回路状態を初期状態に戻す事が必要にされるその他の回路装置であってよい。
【００５７】
電源遮断の第１状態及びデータ遮断の第２状態の検出方法は上記実施の形態に限定されず適宜変更可能である。例えば、第１状態の検出は電圧検出に限定されず、電流検出であっても良い。また、第１状態の検出対象は駆動部の駆動電源として用いる外部電源に限定されず、ロジック部の動作電源として用いる外部電源であっても、更にはそれら双方であっても良い。
【００５８】
データ遮断の第２状態の検出対象とされる同期信号を伴ったストリームデータはビデオモードの表示データに限定されない。同期信号はＶＳＹＮＣやＨＳＹＮＣのような表示タイミング信号に限定されず連続する複数のデータパケットの夫々の先頭などに配置される特定の識別パケットなどであっても良い。
【符号の説明】
【００５９】
１  タッチパネルコントローラ内蔵表示ドライバ
２  ホスト装置
３  表示パネル
５  表示ドライバ
１１  インタフェース部
１２  画像データインタフェース
１３  制御信号インタフェース
１４  電源部
１５  電源遮断検出回路
１６  制御部
１７  データ遮断検出回路
１８  制御回路
１９  ロジック部
２０  フレームバッファメモリ
３０  駆動部
３１  データラッチ回路
３２  階調電圧選択回路
３３  ソースドライバ
３４  ゲート制御ドライバ
５０  内蔵発振器
５１  カウンタ
５２  閾値レジスタ
５３  モードレジスタ
５４  コンパレータ
６０  画素
６１  薄膜トランジスタ
６２  液晶素子
Ｖｃｏｍ  共通電位
Ｓｃｎ＿１〜Ｓｃｎ＿ｍ  走査電極
Ｓｉｇ＿１〜Ｓｉｇ＿ｎ  信号電極
ＶＳＰ，ＶＳＮ，ＩＯＶＣＣ  外部電源
ＶＤＡＴ  表示タイミング信号を伴ったストリーム状の表示データ
ＶＦＬＧ  電源遮断検出フラグ
ＤＦＬＧ  データ遮断検出フラグ
ＩＮＳＴ１〜ＩＮＳＴ３  制御信号
ＶＳＰ，ＶＳＮ  アナログ用の外部電源（第１外部電源）
ＩＯＶＣＣ  ロジック用の外部電源（第２外部電源）
ＯＳＣＣＬＫ  クロック信号
ＶＳＹＮＣ  垂直同期信号
ＨＳＹＮＣ  水平同期信号
ＣＮＴ  計数値
ＤＴＣＴ  閾値
ＰＤＡ  携帯端末
１００  表示モジュール
１２０  電池電源部
【図１】
2016143029.tif 000003
【図２】
2016143029.tif 000004
【図３】
2016143029.tif 000005
【図４】
2016143029.tif 000006
【図５】
2016143029.tif 000007
【図６】
2016143029.tif 000008
【図７】
2016143029.tif 000009
【図８】
2016143029.tif 000010
【図９】
2016143029.tif 000011
【図１０】
2016143029.tif 000012
【図１１】
2016143029.tif 000013