(57)【要約】【課題】本発明は、信頼性の高い貫通電極基板及びその製造方法を提供することを目的とする。【解決手段】本発明の一実施形態に係る貫通電極基板は、第１面及び第１面とは反対側の第２面を有し、第１面と第２面とを貫通する貫通孔が設けられた絶縁基板と、貫通孔の内部に配置され、第１面と第２面とを接続する貫通電極と、を有し、第１面と貫通孔の第１側壁とのなす角は９１°以上１００°以下であり、第２面における貫通孔の径は、絶縁基板の厚さの１／２以下である。【選択図】図２
2016063114.tif 000002
【特許請求の範囲】
【請求項１】
第１面及び前記第１面とは反対側の第２面を有し、前記第１面と前記第２面とを貫通する貫通孔が設けられた絶縁基板と、
前記貫通孔の内部に配置され、前記第１面と前記第２面とを接続する貫通電極と、を有し、
前記第１面と前記貫通孔の第１側壁とのなす角は９１°以上１００°以下であり、
前記第２面における前記貫通孔の径は、前記絶縁基板の厚さの１／２以下であることを特徴とする貫通電極基板。
【請求項２】
前記貫通孔は、前記第１側壁の前記第２面の側に第２側壁をさらに有し、
前記第１面と前記第２側壁とのなす角は８９°より大きく９１°未満であることを特徴とする請求項１に記載の貫通電極基板。
【請求項３】
前記貫通孔は、前記第１側壁の前記第２面の側に第２側壁をさらに有し、
前記第１面と前記第２側壁とのなす角は、前記第１面と前記第１側壁とのなす角よりも大きいことを特徴とする請求項１に記載の貫通電極基板。
【請求項４】
前記貫通電極は、第１導電層及び第２導電層を含み、
前記第１導電層は、前記絶縁基板と前記第２導電層との間に配置され、
前記第２導電層は、前記貫通孔を充填して配置されることを特徴とする請求項１乃至３のいずれか一に記載の貫通電極基板。
【請求項５】
前記第１導電層は、前記第２導電層の拡散を抑制する材料であることを特徴とする請求項４に記載の貫通電極基板。
【請求項６】
絶縁基板の第１面側から、前記第１面に対して９１°以上１００°以下の角度をなすテーパ形状を有する有底孔を形成し、
前記絶縁基板の前記第１面及び前記有底孔の内部に第１導電層を形成し、
前記第１導電層上に前記有底孔を充填するように第２導電層を形成し、
前記絶縁基板の前記第１面とは反対側の第２面側から、前記有底孔の底部に形成された前記第１導電層を露出するまで前記絶縁基板をエッチングすることを特徴とする貫通電極基板の製造方法。
【請求項７】
前記第１導電層は、蒸着法によって形成され、
前記蒸着法は、前記絶縁基板の前記第１面の法線に対して傾斜した方向から基板に対して蒸着する斜め蒸着法であることを特徴とする請求項６に記載の貫通電極基板の製造方法。
【請求項８】
前記第２導電層は、めっき法によって形成され、
前記めっき法は、前記第１面側の前記第１導電層上に前記第２導電層が形成されることを抑制する添加剤を含むめっき液を使用することを特徴とする請求項６又は７に記載の貫通電極基板の製造方法。
【請求項９】
前記第２導電層を形成する前に、前記有底孔を露出する開口部を有するマスクを形成し、
前記第２導電層を形成した後に、前記マスクを除去し、前記第２導電層から露出した前記第１導電層をエッチングすることを特徴とする請求項６乃至８のいずれか一に記載の貫通電極基板の製造方法。
【請求項１０】
前記絶縁基板の前記第２面側からエッチングするときに、
露出された前記第１導電層は、前記第２面側から見て前記第２導電層を覆っていることを特徴とする請求項６乃至９のいずれか一に記載の貫通電極基板の製造方法。
【請求項１１】
前記絶縁基板の前記第２面側からエッチングするときに、
前記第１導電層はエッチングストッパとなることを特徴とする請求項６乃至１０のいずれか一に記載の貫通電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は貫通電極基板及びその製造方法に関し、開示される一実施形態は、貫通電極基板に形成された貫通孔の側壁と貫通電極基板の表面との傾斜角度に関する。
【背景技術】
【０００２】
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。このような集積回路には、回路動作のために必要な電源やロジック信号を外部装置（チップ）から入力するための接続端子が配置されている。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、チップの接続端子のピッチと比較して数倍から数十倍程度小さい。
【０００３】
上記のように、各々の接続端子のピッチが異なる集積回路とチップとを接続する場合に、接続端子のピッチを変換するための仲介基板となるインターポーザが使用される。インターポーザでは、基板の一方の面に配置された第１端子には集積回路が実装され、他方の面に配置された第２端子にはチップが実装され、第１端子と第２端子とは当該基板を貫通する貫通電極によって接続されている。
【０００４】
また、インターポーザとしては、シリコン基板を使用した貫通電極基板であるＴＳＶ（Through-Silicon Via）やガラス基板を使用した貫通電極基板であるＴＧＶ（Through-Glass Via）が開発されている（例えば、特許文献１）。特に、ＴＧＶは、例えば４．５世代と呼ばれる、ガラス基板の縦横サイズが７３０ｍｍ×９２０ｍｍの大型のガラス基板を使用して製造することができるため、製造コストを下げることができる点で有利である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１１０３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、集積回路の微細化・複雑化に伴い、ＴＳＶやＴＧＶにおいて貫通孔のアスペクト比（孔径に対する孔の深さ）が大きくなると、貫通孔に充填される貫通電極の埋め込み性（膜の付き回り性）が悪くなり、貫通電極内部にボイドが形成されてしまう場合がある。貫通電極内部にボイドが形成されると、ボイドからの脱ガスによる素子や膜質の劣化、ボイドによる機械的強度の低下が問題となる。
【０００７】
本発明は、上記実情に鑑み、信頼性の高い貫通電極基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態に係る貫通電極基板は、第１面及び第１面とは反対側の第２面を有し、第１面と第２面とを貫通する貫通孔が設けられた絶縁基板と、貫通孔の内部に配置され、第１面と第２面とを接続する貫通電極と、を有し、第１面と貫通孔の第１側壁とのなす角は９１°以上１００°以下であり、第２面における貫通孔の径は、絶縁基板の厚さの１／２以下である。
【０００９】
上記の貫通電極基板によれば、アスペクト比が２以上の貫通孔又は有底孔であっても、貫通孔又は有底孔の内部にボイドを発生させることなく第２導電層を充填することができる。
【００１０】
また、別の態様において、貫通孔は、第１側壁の第２面の側に第２側壁をさらに有し、第１面と第２側壁とのなす角は８９°より大きく９１°未満であってもよい。
【００１１】
上記の貫通電極基板によれば、貫通孔の内部の第２導電層の深さ方向の抵抗を低減することができる。
【００１２】
また、別の態様において、貫通孔は、第１側壁の第２面の側に第２側壁をさらに有し、第１面と第２側壁とのなす角は、第１面と第１側壁とのなす角よりも大きくてもよい。
【００１３】
上記の貫通電極基板によれば、貫通孔又は有底孔の内部にボイドが発生する確率をより低減することができる。
【００１４】
また、別の態様において、貫通電極は、第１導電層及び第２導電層を含み、第１導電層は、絶縁基板と第２導電層との間に配置され、第２導電層は、貫通孔を充填して配置されてもよい。
【００１５】
また、別の態様において、第１導電層は、第２導電層の拡散を抑制する材料であってもよい。
【００１６】
上記の貫通電極基板によれば、第２導電層が基板中に拡散することを抑制することができる。
【００１７】
本発明の一実施形態に係る貫通電極基板の製造方法は、絶縁基板の第１面側から、第１面に対して９１°以上１００°以下の角度をなすテーパ形状を有する有底孔を形成し、絶縁基板の第１面及び有底孔の内部に第１導電層を形成し、第１導電層上に有底孔を充填するように第２導電層を形成し、絶縁基板の第１面とは反対側の第２面側から、有底孔の底部に形成された第１導電層を露出するまで絶縁基板をエッチングする。
【００１８】
上記の貫通電極基板の製造方法によれば、アスペクト比が２以上の貫通孔又は有底孔であっても、貫通孔又は有底孔の内部にボイドを発生させることなく第２導電層を充填することができる。
【００１９】
また、別の態様において、第１導電層は、蒸着法によって形成され、蒸着法は、絶縁基板の第１面の法線に対して傾斜した方向から基板に対して蒸着する斜め蒸着法であってもよい。
【００２０】
上記の貫通電極基板の製造方法によれば、アスペクト比がより高い有底孔に対しても、有底孔の底部の外周端部まで付き回り良く成膜することができる。
【００２１】
また、別の態様において、第２導電層は、めっき法によって形成され、めっき法は、第１面側の第１導電層上に第２導電層が形成されることを抑制する添加剤を含むめっき液を使用してもよい。
【００２２】
上記の貫通電極基板の製造方法によれば、有底孔の内部以外の箇所に第２導電層が形成されることを抑制することができる。
【００２３】
また、別の態様において、第２導電層を形成する前に、有底孔を露出する開口部を有するマスクを形成し、第２導電層を形成した後に、マスクを除去し、第２導電層から露出した第１導電層をエッチングしてもよい。
【００２４】
上記の貫通電極基板の製造方法によれば、不要な第２導電層を除去する工程を省略することができる。
【００２５】
また、別の態様において、絶縁基板の第２面側からエッチングするときに、露出された第１導電層は、第２面側から見て第２導電層を覆っていてもよい。
【００２６】
上記の貫通電極基板の製造方法によれば、エッチングによって第２導電層がエッチングされることを抑制することができる。
【００２７】
また、別の態様において、絶縁基板の第２面側からエッチングするときに、第１導電層はエッチングストッパとなってもよい。
【００２８】
上記の貫通電極基板の製造方法によれば、エッチング工程の制御性を向上させることができる。
【発明の効果】
【００２９】
本発明によれば、信頼性の高い貫通電極基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態１に係る貫通電極基板の概要を示す平面図である。
【図２】本発明の実施形態１に係る貫通電極基板のＡ−Ｂ断面図である。
【図３】本発明の実施形態１に係る貫通電極基板の製造方法において、基板内部にレーザ光を照射する工程を示す断面図である。
【図４】本発明の実施形態１に係る貫通電極基板の製造方法において、基板内部に変質領域を形成する工程を示す断面図である。
【図５】本発明の実施形態１に係る貫通電極基板の製造方法において、薬液を使用して基板の変質領域をエッチングする工程を示す断面図である。
【図６】本発明の実施形態１に係る貫通電極基板の製造方法において、基板内部に有底孔を形成する工程を示す断面図である。
【図７】本発明の実施形態１に係る貫通電極基板の製造方法において、有底孔内部にシード層を形成する工程を示す断面図である。
【図８】本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上にレジストマスクを形成する工程を示す断面図である。
【図９】本発明の実施形態１に係る貫通電極基板の製造方法において、レジストマスクから露出したシード層上にめっき層を形成する工程を示す断面図である。
【図１０】本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。
【図１１】本発明の実施形態１に係る貫通電極基板の製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。
【図１２】本発明の実施形態１に係る貫通電極基板の製造方法において、有底孔が形成された基板に第１支持基板を貼り合せる工程を示す断面図である。
【図１３】本発明の実施形態１に係る貫通電極基板の製造方法において、有底孔が形成された基板を裏面からスリミングして貫通孔を形成する工程を示す断面図である。
【図１４】本発明の実施形態１に係る貫通電極基板の製造方法において、スリミングによって突出した貫通電極を除去する工程を示す断面図である。
【図１５】本発明の実施形態１に係る貫通電極基板の製造方法において、貫通電極基板上に絶縁層を形成する工程を示す断面図である。
【図１６】本発明の実施形態１に係る貫通電極基板の製造方法において、絶縁層上及び貫通電極上にシード層を形成する工程を示す断面図である。
【図１７】本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上にレジストマスクを形成する工程を示す断面図である。
【図１８】本発明の実施形態１に係る貫通電極基板の製造方法において、レジストマスクから露出したシード層上にめっき層を形成する工程を示す断面図である。
【図１９】本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。
【図２０】本発明の実施形態１に係る貫通電極基板の製造方法において、めっき層から露出したシード層をエッチングして第２配線を形成する工程を示す断面図である。
【図２１】本発明の実施形態１に係る貫通電極基板の製造方法において、貫通孔及び第２配線が形成された基板から第１支持基板を剥離する工程を示す断面図である。
【図２２】本発明の実施形態１に係る貫通電極基板の製造方法において、貫通電極及び第２配線が形成された基板に第２支持基板を貼り合せる工程を示す断面図である。
【図２３】本発明の実施形態１に係る貫通電極基板の製造方法において、第２配線が形成された面とは反対の面に第１配線を形成する工程を示す断面図である。
【図２４】本発明の実施形態１に係る貫通電極基板の製造方法において、貫通孔、第１配線、及び第２配線が形成された基板から第２支持基板を剥離する工程を示す断面図である。
【図２５】本発明の実施形態１に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。
【図２６】本発明の実施形態１に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。
【図２７】本発明の実施形態１に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。
【図２８】比較例の貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。
【図２９】比較例の貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。
【図３０】本発明の実施形態１の変形例１に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。
【図３１】本発明の実施形態１の変形例２に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。
【図３２】本発明の実施形態１に係る貫通電極基板の製造方法において使用される、斜め蒸着による成膜装置の概略図である。
【図３３】本発明の実施形態１に係る貫通電極基板の製造方法において、斜め蒸着で導電層が形成された貫通電極基板の断面図を示す模式図である。
【図３４】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、シード層上にめっき層を形成する工程を示す断面図である。
【図３５】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、シード層及びめっき層をエッチングする工程を示す断面図である。
【図３６】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、第１配線を形成する工程を示す断面図である。
【図３７】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、第１配線上に多層配線構造を形成する工程を示す断面図である。
【図３８】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、多層配線構造が形成された基板に第１支持基板を貼り合せる工程を示す断面図である。
【図３９】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、有底孔が形成された基板を裏面からスリミングして貫通孔を形成する工程を示す断面図である。
【図４０】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、第１配線が形成された面とは反対の面に第２配線を形成する工程を示す断面図である。
【図４１】本発明の実施形態１の変形例３に係る貫通電極基板の製造方法によって得られた貫通電極基板を示す断面図である。
【図４２】本発明の第３実施形態に係る半導体装置を示す図である。
【図４３】本発明の第３実施形態に係る半導体装置の別の例を示す図である。
【図４４】本発明の第３実施形態に係る半導体装置のさらに別の例を示す図である。
【図４５】実施例１における評価方法を示す貫通電極の断面図である。
【発明を実施するための形態】
【００３１】
〈実施形態１〉
以下、本発明の実施形態１に係る貫通電極基板及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【００３２】
［貫通電極基板の構成］
図１及び図２を用いて、本発明の実施形態１に係る貫通電極基板の構成について詳細に説明する。実施形態１では、貫通電極基板の表裏面にそれぞれ１層の配線が配置され、それらの配線が貫通電極によって接続された構造について説明するが、この構造に限定するものではなく、例えば、表裏面に多層配線が配置されていてもよく、また、トランジスタなどの素子が配置されていてもよい。
【００３３】
図１は、本発明の実施形態１に係る貫通電極基板の概要を示す平面図である。また、図２は、本発明の実施形態１に係る貫通電極基板のＡ−Ｂ断面図である。図１及び図２に示すように、本発明の実施形態１に係る貫通電極基板１０は、第１面１０１及び第１面１０１とは反対側の第２面１０２を有し、第１面１０１と第２面１０２とを貫通する貫通孔１２０が設けられた基板１００と、貫通孔１２０の内部に配置され、第１面１０１と第２面１０２とを接続する貫通電極１１０とを有する。
【００３４】
図１において、貫通電極１１０は第１導電層１１１及び第２導電層１１２を含み、第１導電層１１１は基板１００と第２導電層１１２の間に配置され、第２導電層１１２は貫通孔１２０を充填して配置される。また、第１導電層１１１は第２導電層１１２が基板１００中に拡散することを抑制する材料であってもよい。ここで、第１面１０１と貫通孔１２０の第１側壁１２１とのなす角度１３１は９１°以上１００°以下である。ここで、角度１３１は、好ましくは９１°以上９５°以下であるとよい。また、角度１３１は、より好ましくは９１.５°以上９３．５°以下であるとよい。また、図１に示すように、第１面１０１における貫通孔１２０の第１孔径１２３は第２面１０２における貫通孔１２０の第２孔径１２４に比べて大きい。つまり、貫通孔１２０はテーパ形状である。また、貫通孔１２０の第２孔径１２４は基板１００の厚さの１／２以下である。つまり、貫通孔１２０のアスペクト比は２以上である。
【００３５】
基板１００の第１面１０１側には、第１絶縁層１４０と第１配線１５０とが配置されている。第１絶縁層１４０は、基板１００の第１面１０１及び貫通電極１１０の一部の上に配置され、貫通電極１１０の一部を露出する開口部１４１が設けられている。つまり、第１絶縁層１４０は、少なくとも一部が貫通電極１１０に接し、他の一部が外部に露出されるように配置されている。第１配線１５０は、第１絶縁層１４０上及び開口部１４１内部に配置され、貫通電極１１０と電気的に接続される。また、第１配線１５０は、第１絶縁層１４０上及び貫通電極１１０上に配置された第３導電層１５１と、第３導電層１５１上に配置された第４導電層１５２とを含む。
【００３６】
また、基板１００の第２面１０２側にも第１面１０１側と同様に、第２絶縁層１６０と第２配線１７０とが配置されている。第２絶縁層１６０は、基板１００の第２面１０２及び貫通電極１１０の一部の上に配置され、貫通電極１１０の一部を露出する開口部１６１が設けられている。つまり、第２絶縁層１６０は、少なくとも一部が貫通電極１１０に接し、他の一部が外部に露出されるように配置されている。第２配線１７０は、第２絶縁層１６０上及び開口部１６１内部に配置され、貫通電極１１０と電気的に接続される。また、第２配線１７０は、第２絶縁層１６０上及び貫通電極１１０上に配置された第５導電層１７１と、第５導電層１７１上に配置された第６導電層１７２とを含む。
【００３７】
基板１００は、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が２×１０−６［／Ｋ］以上１７×１０−６［／Ｋ］以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。基板１００の厚さは、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。基板１００の厚さは、より好ましくは、２００μｍ以上４００μｍ以下であるとよい。上記の基板の厚さの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。また、上記の基板の厚さの上限よりも基板が厚くなると貫通孔の形成工程が長くなる。その影響で、製造工程が長期化し、製造コストも上昇してしまう。
【００３８】
第１導電層１１１は、下地の基板１００と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、第２導電層１１２が銅（Ｃｕ）を含む場合、第１導電層１１１は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、第１導電層１１１の厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲で適宜選択することができる。
【００３９】
第２導電層１１２は、第１導電層１１１との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。第２導電層１１２は貫通孔１２０の内部を充填するように配置されている。つまり、貫通孔１２０の内部にはボイド等が形成されず、貫通孔１２０の内部の空間は第２導電層１１２で満たされている。
【００４０】
第１絶縁層１４０及び第２絶縁層１６０は、ガスや水分を透過する性質を有する樹脂層を使用することができる。樹脂層としては、上記のポリイミドの他に、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記の樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。ここで、第１絶縁層１４０及び第２絶縁層１６０に使用する樹脂は、応力緩和を目的として、常温にて１×１０９［ｄｙｎｅ／ｃｍ２］以下のヤング率を有する樹脂を使用してもよい。
【００４１】
また、第１絶縁層１４０及び第２絶縁層１６０は樹脂層に限定されず、無機絶縁層を使用することもできる。無機絶縁層としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）などを使用することができる。ここで、第１絶縁層１４０及び第２絶縁層１６０として、上記の無機絶縁層を単層で使用してもよく、積層で使用してもよい。また、第１絶縁層１４０及び第２絶縁層１６０として、樹脂層と無機絶縁層とを積層してもよい。
【００４２】
第３導電層１５１及び第５導電層１７１は、下地の第１絶縁層１４０及び第２絶縁層１６０と密着性がよい導電材料を使用することができる。例えば、第１導電層１１１と同様に、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、第４導電層１５２及び第６導電層１７２が銅（Ｃｕ）を含む場合、第３導電層１５１及び第５導電層１７１は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、第３導電層１５１及び第５導電層１７１の厚さは、特に制限はないが、例えば、２０ｎｍ以上１μｍ以下の範囲で適宜選択することができる。また、第３導電層１５１及び第５導電層１７１の厚さは、より好ましくは１００ｎｍ以上３００ｎｍ以下であるとよい。
【００４３】
第４導電層１５２及び第６導電層１７２は、第３導電層１５１及び第５導電層１７１との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、第２導電層１１２と同様に、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。
【００４４】
以上のように、実施形態１に係る貫通電極基板１０によると、基板１００の第１面１０１と貫通孔１２０の第１側壁１２１とのなす角が９１°以上１００°以下となることで、アスペクト比が２以上の貫通孔であっても、貫通孔１２０内部にボイドを発生させることなく第２導電層１１２を充填することができる。したがって、信頼性の高い貫通電極基板を得ることができる。
【００４５】
また、貫通電極１１０が、上記のように第１導電層１１１及び第２導電層１１２を含み、第１導電層１１１として第２導電層１１２の拡散を抑制する材料を選択することで、貫通電極１１０に含まれる材料が基板１００中に拡散することを抑制できる。つまり、リークパスの発生を抑制することができるため、信頼性が高い貫通電極基板を得ることができる。また、第２導電層１１２と貫通孔１２０の側壁との密着性が悪い場合でも、第１導電層１１１が配置されていることで、貫通孔１２０における基板１００と貫通電極１１０との密着性を向上させることができる。
【００４６】
［貫通電極基板の製造方法］
図３乃至図２４を用いて、本発明の実施形態１に係る貫通電極基板の製造方法を説明する。図３乃至図２４において、図２に示す要素と同じ要素には同一の符号を付した。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。
【００４７】
図３は、本発明の実施形態１に係る貫通電極基板の製造方法において、基板内部にレーザ光を照射する工程を示す断面図である。図３では、フェムト秒レーザを基板１００に照射することで、貫通孔を形成したい領域の基板の材料を変質させ、エッチングする方法について説明する。ここで、光源３００から出射されたレーザ光３０１は基板１００の第１面１０１側から入射され、基板１００の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光３０１が焦点を結んだ位置では、高いエネルギーが基板１００に供給され、基板の材料が変質する。例えば、貫通孔の側壁が基板の表面に対して角度１３１の傾斜を有するように貫通孔を形成したい場合、レーザ光３０１の焦点サイズを変化させながら光源３００を基板の板厚方向に走査すればよい。
【００４８】
図４は、本発明の実施形態１に係る貫通電極基板の製造方法において、基板内部に変質領域を形成する工程を示す断面図である。変質領域１０３は所望の有底孔又は貫通孔の形状に合わせて、適宜形状を変更することができる。実施形態１の製造方法では、有底孔を形成してから基板をスリミングすることによって貫通孔を形成するため、図３及び図４では、変質領域１０３が基板１００の板厚方向全てに形成されない（つまり、有底孔の形状に変質領域１０３が形成される）方法を例示した。一方で、有底孔を形成する工程を設けずに、変質領域１０３をエッチングする工程だけで貫通孔を形成する場合は、基板を板厚方向に全て変質させてもよい。ここで、変質領域１０３の領域が後の有底孔又は貫通孔の大きさになるため、所望の有底孔又は貫通孔の大きさに合わせて変質領域を調整すればよい。
【００４９】
図５は、本発明の実施形態１に係る貫通電極基板の製造方法において、薬液を使用して基板の変質領域をエッチングする工程を示す断面図である。変質領域１０３は変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板全体を薬液３１１に浸漬させることで変質領域１０３が選択的に又は他の領域に比べて早い速度でエッチングされる。図５では、容器３１０に入れられた薬液３１１に基板１００を浸漬することでエッチングを行う方法を示す。ここで、エッチングに使用する薬液３１１として、基板１００がガラス基板であれば、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。
【００５０】
図６は、本発明の実施形態１に係る貫通電極基板の製造方法において、基板内部に有底孔を形成する工程を示す断面図である。上記の薬液３１１を使用したエッチングによって変質領域１０３を除去することで、有底孔３２０を形成する。ここで、有底孔３２０の側壁３２１と基板１００の第１面１０１とのなす角度１３１が９１°以上１００°以下となるように有底孔３２０が形成される。ここで、角度１３１は、好ましくは９１°以上９５°以下であるとよい。また、角度１３１は、より好ましくは９１.５°以上９３．５°以下であるとよい。また、図６に示すように、第１面１０１における有底孔３２０の第１孔径３２３は第２面１０２における有底孔３２０の第２孔径３２４に比べて大きい。つまり、有底孔３２０はテーパ形状である。また、有底孔３２０の第２孔径３２４は基板１００の厚さの１／２以下である。つまり、有底孔３２０のアスペクト比は２以上である。また、有底孔３２０の平面視における形状には特に制限はなく、例えば円形でもよく、それ以外にも矩形や多角形であってもよい。
【００５１】
ここで、図３乃至６では、基板１００の有底孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで有底孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板１００に照射し、基板を融解することで有底孔又は貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはＣＯ２レーザなどを使用することができる。
【００５２】
図７は、本発明の実施形態１に係る貫通電極基板の製造方法において、有底孔内部にシード層を形成する工程を示す断面図である。図６に示すように、基板１００の設けられた有底孔３２０の内部に、後に第１導電層１１１となるシード層３２５を形成する。シード層３２５は、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、ＰＶＤ法（真空蒸着法およびスパッタリング法等）又はＣＶＤ法等により形成することができる。シード層３２５に使用する材料は、後にシード層３２５上に形成するめっき層３４０と同じ材質を選択することができる。シード層３２５は、後の工程でめっき層３４０を形成する際に、電解めっき法におけるシードとして利用するために設けられる。ここで、シード層３２５は、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、シード層３２５は、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。
【００５３】
図８は、本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上にレジストマスクを形成する工程を示す断面図である。図８に示すように、シード層３２５上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン３３０を形成する。レジストパターン３３０は、少なくとも有底孔３２０を露出するように形成される。
【００５４】
図９は、本発明の実施形態１に係る貫通電極基板の製造方法において、レジストマスクから露出したシード層上にめっき層を形成する工程を示す断面図である。図８に示すように、レジストパターン３３０を形成後、シード層３２５に通電して電解めっき法を行い、レジストパターン３３０から露出しているシード層３２５上に、有底孔３２０を充填するようにめっき層３４０を形成する。
【００５５】
図９では、有底孔３２０以外の領域にはめっき層３４０が形成されないように、レジストパターン３３０を形成してめっき層３４０を形成する方法について例示したが、この方法に限定されない。例えば、めっき層３４０を形成するための電解めっき法において、基板１００の第１面１０１のシード層３２５上にめっき層３４０が形成されることを抑制する添加剤を含むめっき液を使用した電解めっき法を行うことができる。また、電解めっき法の他にもはんだめっき法等を用いてもよい。
【００５６】
図１０は、本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。図１０に示すように、めっき層３４０を形成した後に、レジストパターン３３０を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
【００５７】
図１１は、本発明の実施形態１に係る貫通電極基板の製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図１１に示すように、レジストパターン３３０によって覆われ、上にめっき層３４０が形成されなかった領域のシード層３２５及び基板１００の第１面１０１から突出しためっき層３４０を除去する。
【００５８】
ここで、図８乃至図１１の工程において、有底孔３２０の内部に充填されるめっき層３４０とは別に、基板１００の第１面１０１上に配線を形成することもできる。具体的には、有底孔３２０と共に配線を形成したい領域が開口されたレジストパターン３３０を形成し、その領域のシード層３２５を露出させ、めっき層３４０を形成する。これによって、図８乃至図１１の工程で、有底孔３２０内部に充填されためっき層３４０と同じ工程で配線を形成することができる。
【００５９】
図１２は、本発明の実施形態１に係る貫通電極基板の製造方法において、有底孔が形成された基板に第１支持基板を貼り合せる工程を示す断面図である。図１２に示すように、シード層３２５及びめっき層３４０が充填された有底孔３２０を有する基板１００と第１支持基板３４５とを粘着シート３５０を用いて貼り合せる。第１支持基板３４５は、後の工程で基板１００に歪みが生じないように、基板１００と同等又はそれ以上の剛性を有する基板を使用することができる。例えば、基板１００にガラス基板を使用する場合、第１支持基板３４５として基板１００と同様のガラス基板を使用することができる。また、第１支持基板３４５はガラス基板以外にもサファイア基板等の絶縁性基板、シリコン基板等の半導体基板、又はステンレス基板等の導電性基板を使用することができる。
【００６０】
また、粘着シート３５０は、部材を挟んで両面に粘着層が配置されている。粘着シート３５０の粘着層のうち基板１００及びめっき層３４０側の粘着層（以下、基板粘着層という場合がある）は、刺激（この例では所定温度以上の熱）の印加によって粘着力が低下する。粘着シート３５０の第１支持基板３４５側の粘着層（以下、支持粘着層という場合がある）は、例えば、感圧粘着剤であってもよい。また、支持粘着層は、少なくとも基板粘着層の粘着力が低下する刺激の程度においては、粘着力がほとんど低下しない。また、基板粘着層及び支持粘着層は両方又は一方が導電性を有していてもよい。
【００６１】
粘着シート３５０の両面に設けられた粘着層によって第１支持基板３４５と基板１００との位置関係が固定される。これによって、第１支持基板３４５は、粘着シート３５０を介して基板１００を第１面１０１側から支持する。
【００６２】
また、図１２に示すように、粘着シート３５０は、基板１００の端部より外側に拡がっている部分（外周部３６０）を有する。外周部３６０は、基板粘着層の表面３５１が露出された状態となり、粘着シート３５０の基板粘着層が導電性を有していれば、電解めっき法による処理を施す際に、電源から電流を供給するための電極として用いることができる。
【００６３】
図１３は、本発明の実施形態１に係る貫通電極基板の製造方法において、有底孔が形成された基板を裏面からエッチング（スリミング）して貫通孔を形成する工程を示す断面図である。図１３では、基板１００の第２面１０２側からスリミングを行うことで、基板１００を薄板化する。スリミングとしては、例えばウェットエッチングやＣＭＰ（Chemical Mechanical Polishing）を使用することができる。スリミングによって有底孔３２０の底部に形成されたシード層３２５を露出するまで基板１００を薄板化することで、有底孔３２０から貫通孔１２０を形成する。ここで、基板１００は第１支持基板３４５によって支持されているため、基板１００が薄化されても基板１００の反りが抑制され、また、製造工程中の強度を保つこともできる。
【００６４】
スリミングにウェットエッチングを使用する場合、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、スリミングにＣＭＰを使用する場合、研磨剤として酸化セリウム（セリア）を使用することができる。セリアを使用したＣＭＰは、ガラスや酸化シリコンを高速研磨することができる。セリアは、機械的な研磨作用だけでなく、水と共に作用して化学的に酸化シリコンを研磨する作用を有し、高い研磨速度を得ることができる。
【００６５】
上記のように、スリミングによって有底孔３２０の底部に形成されたシード層３２５を露出する工程において、シード層３２５はスリミングの処理に対するストッパの機能を有していてもよい。例えば、ＨＦを使用してスリミングを行う場合、シード層３２５としてＨＦにエッチングされない又はＨＦに対するエッチングレートが基板１００よりも低い材料を使用することができ、Ｔｉ、ＴｉＮ、Ｍｏ、ＭｏＮなどを使用することができる。また、スリミングの処理によってめっき層３４０がエッチングされることを抑制するため、シード層３２５は、第２面１０２側から見てめっき層３４０を覆っていてもよい。つまり、第２面１０２側から見たときに、めっき層３４０はシード層３２５から露出されている部分がないことが好ましい。しかし、スリミングの工程によってめっき層３４０が信頼性を悪化させる程度に変形しなければ、当該工程においてめっき層３４０がシード層３２５から露出される部分があってもよい。
【００６６】
図１４は、本発明の実施形態１に係る貫通電極基板の製造方法において、スリミングによって突出した貫通電極を除去する工程を示す断面図である。ここでは、図１３に示す工程において、スリミングのストッパとして機能し、基板１００の第２面１０２から突出したシード層３２５及びめっき層３４０を除去する。シード層３２５及びめっき層３４０を除去する工程として、ドライエッチング、ウェットエッチング、又はＣＭＰを使用することができる。この工程によって、シード層３２５及びめっき層３４０は基板１００の第２面１０２と面位置になるようにエッチングされてもよく、また、第２面１０２に対して凹形状（紙面上方に凹みを有する形状）となってもよく、第２面１０２に対して凸形状（紙面下方に突出する形状）となってもよい。この工程によって、第１導電層１１１及び第２導電層１１２を含む貫通電極１１０が形成される。
【００６７】
図１５は、本発明の実施形態１に係る貫通電極基板の製造方法において、貫通電極基板上に絶縁層を形成する工程を示す断面図である。ここで、第２絶縁層１６０として、感光性ポリイミドを使用した方法について説明する。図１５に示すように、第２絶縁層１６０として感光性ポリイミドをスピンコート法等の塗布法を使用して基板１００の第２面１０２上に塗布し、フォトマスクを用いて露光し、現像することで、貫通電極１１０の少なくとも一部を露出する開口部１６１を形成する。
【００６８】
開口部１６１を形成した後に、塗布した第２絶縁層１６０を硬化させるために熱硬化処理を行う。熱硬化処理は、使用する第２絶縁層１６０のガラス転移温度以下に設定することが好ましい。ガラス転移温度を越す温度で硬化させると、開口部１６１の形状が変形してしまい、設計寸法よりも開口径が大きくなるなどの問題が発生するからである。例えば、第２絶縁層１６０として感光性ポリイミドを使用した場合、感光性ポリイミドのガラス転移温度が２８０℃であれば、２５０℃で熱処理を行うことが好ましく、例えば、２５０℃、１時間、窒素雰囲気下で熱処理を行うとよい。なお、熱硬化の処理に限らず、この工程以降の熱処理は、感光性ポリイミドのガラス転移温度を越えないようにして行うことが好ましい。
【００６９】
図１６は、本発明の実施形態１に係る貫通電極基板の製造方法において、絶縁層上及び貫通電極上にシード層を形成する工程を示す断面図である。図１６に示すように、第２絶縁層１６０上及び開口部１６１の内部で露出された貫通電極１１０上に、後に第５導電層１７１となるシード層３７０を形成する。シード層３７０は、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、ＰＶＤ法（真空蒸着法およびスパッタリング法等）又はＣＶＤ法等により形成することができる。シード層３７０に使用する材料は、後にシード層３７０上に形成するめっき層３９０と同じ材質を選択することができる。シード層３７０は、後の工程でめっき層３９０を形成する際に、電解めっき法におけるシードとして利用するために設けられる。ここで、シード層３７０は、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、シード層３７０は、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。
【００７０】
図１７は、本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上にレジストマスクを形成する工程を示す断面図である。図１７に示すように、シード層３７０上にフォトレジストを塗布した後に、露光及び現像を行うことにより配線パターンを形成したい領域が開口されたレジストパターン３８０を形成する。
【００７１】
図１８は、本発明の実施形態１に係る貫通電極基板の製造方法において、レジストマスクから露出したシード層上にめっき層を形成する工程を示す断面図である。図１８に示すように、レジストパターン３８０を形成後、電解めっき法を用いて、レジストパターン３８０から露出しているシード層３７０上にめっき層３９０を形成する。ここで、電解めっき法において、外周部３６０において露出した基板粘着層の表面３５１から電流を供給してもよい。
【００７２】
図１９は、本発明の実施形態１に係る貫通電極基板の製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。図１９に示すように、めっき層３９０を形成した後に、レジストパターン３８０を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
【００７３】
図２０は、本発明の実施形態１に係る貫通電極基板の製造方法において、めっき層から露出したシード層をエッチングして第２配線を形成する工程を示す断面図である。図２０に示すように、レジストパターン３８０によって覆われ、上にめっき層３９０が形成されなかった領域のシード層３７０を除去（エッチング）することで、各々の配線を電気的に分離する。シード層３７０のエッチングによって、めっき層３９０の表面もエッチングされて薄膜化するため、この薄膜化の影響を考慮してめっき層３９０の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。この工程によって、貫通電極１１０上及び第２絶縁層１６０上に第５導電層１７１及び第６導電層１７２を含む第２配線１７０が形成される。
【００７４】
図２１は、本発明の実施形態１に係る貫通電極基板の製造方法において、貫通孔及び第２配線が形成された基板から第１支持基板を剥離する工程を示す断面図である。第２配線１７０が形成された後に所定温度以上の熱処理を行うことで、粘着シート３５０の基板側の粘着層である基板粘着層の粘着力を低下させる。そして、基板１００から粘着シート３５０及び第１支持基板３４５を剥離する。このとき、当該熱処理は粘着シート３５０の基板粘着層の反対面側に配置された支持粘着層が第１支持基板３４５と剥離しない程度の温度で行うことが好ましい。ここで、熱処理は基板１００及び第１支持基板３４５全体を加熱する方法であってもよく、レーザ照射等によって接合箇所を局所的に加熱する方法であってもよい。
【００７５】
図２２は、本発明の実施形態１に係る貫通電極基板の製造方法において、貫通電極及び第２配線が形成された基板に第２支持基板を貼り合せる工程を示す断面図である。図２２に示すように、貫通電極１１０及び第２配線１７０が形成された基板１００と第２支持基板４００とを粘着シート４１０を用いて貼り合せる。第２支持基板４００は、後の工程で基板１００に歪みが生じないように、基板１００と同等又はそれ以上の剛性を有する基板を使用することができる。例えば、基板１００にガラス基板を使用する場合、第２支持基板４００として基板１００と同様のガラス基板を使用することができる。また、第２支持基板４００はガラス基板以外にもサファイア基板等の絶縁性基板、シリコン基板等の半導体基板、又はステンレス基板等の導電性基板を使用することができる。
【００７６】
第２支持基板４００を貼り合せる粘着シート４１０は、第１支持基板３４５を貼り合せる粘着シート３５０と同様のものを使用することができる。つまり、粘着シート４１０は部材を挟んで両面に粘着層が配置されており、第２支持基板４００側の支持粘着層は、基板１００側の基板粘着層の粘着力が低下する刺激の程度では粘着力がほとんど低下しない。したがって、例えば熱処理等の刺激によって基板１００と粘着シート４１０とを選択的に剥離することができる。
【００７７】
上記のように、粘着シート４１０の両面に設けられた粘着層によって第２支持基板４００と基板１００との位置関係が固定される。これによって、第２支持基板４００は、粘着シート４１０を介して基板１００を第２面１０２側から支持する。
【００７８】
また、図２２に示すように、粘着シート４１０は、基板１００の端部より外側に拡がっている部分（外周部４１２）を有する。外周部４１２は、基板粘着層の表面４１１が露出された状態となり、粘着シート４１０の基板粘着層が導電性を有していれば、電解めっき法による処理を施す際に、電源から電流を供給するための電極として用いられる。
【００７９】
図２３は、本発明の実施形態１に係る貫通電極基板の製造方法において、第２配線が形成された面とは反対の面に第１配線を形成する工程を示す断面図である。ここでは、図１５乃至図２０に示す工程と同じ処理を行うことで、基板１００の第１面１０１側に第１絶縁層１４０及び第１配線１５０を形成する。
【００８０】
図２４は、本発明の実施形態１に係る貫通電極基板の製造方法において、貫通孔、第１配線、及び第２配線が形成された基板から第２支持基板を剥離する工程を示す断面図である。第１配線１５０が形成された後に所定温度以上の熱処理を行うことで、粘着シート４１０の基板側の粘着層である基板粘着層の粘着力を低下させる。そして、基板１００から粘着シート４１０及び第２支持基板４００を剥離する。このとき、当該熱処理は粘着シート４１０の基板粘着層の反対面側に配置された支持粘着層が第２支持基板４００と剥離しない程度の温度で行うことが好ましい。ここで、熱処理は基板１００及び第２支持基板４００全体を加熱する方法であってもよく、レーザ照射等によって接合箇所を局所的に加熱する方法であってもよい。
【００８１】
以上のように、実施形態１に係る貫通電極基板１０の製造方法によると、基板１００の第１面１０１と貫通孔１２０の第１側壁１２１とのなす角が９１°以上１００°以下となることで、アスペクト比が２以上の有底孔又は貫通孔であっても、貫通孔１２０内部にボイドを発生させることなく第２導電層１１２を充填することができる。したがって、信頼性の高い貫通電極基板を得ることができる。
【００８２】
また、有底孔３２０を充填するめっき層３４０を形成する際に、レジストパターン３３０を形成してめっき層３４０を形成する、又は、基板１００の第１面１０１のシード層３２５上にめっき層３４０が形成されることを抑制する添加剤を含むめっき液を使用してめっき層３４０を形成することで、有底孔３２０以外の箇所にめっき層３４０が形成されることを抑制することができる。したがって、不要なめっき層を除去する工程を省略することができ、工程の短縮化、製造コストの低減の効果が得られる。
【００８３】
また、基板１００を第２面１０２側からスリミングする際に、第２面１０２側から見てシード層３２５がめっき層３４０を覆っていることで、例えば上記スリミングがＨＦを用いたウェットエッチングで行われる場合、めっき層３４０がＨＦに曝されてエッチングされることを抑制することができる。したがって、貫通電極の形状変化に起因するボイドの発生を抑制することができるため、信頼性の高い貫通電極基板を得ることができる。また、シード層３２５が上記スリミングのエッチングストッパとして機能することで、スリミング工程の制御性を向上させることができる。
【００８４】
［本発明における有底孔へのめっき層の充填工程］
図２５乃至図２７を用いて、本発明の実施形態１に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程について詳しく説明する。ここでは、基板１００に形成された有底孔３２０に対してめっき層３４０を充填させる方法について説明する。図２５乃至図２７で示す工程は、図８から図９の工程をより詳細に説明したものである。
【００８５】
図９でも説明したように、めっき層３４０はシード層３２５に通電する電解めっき法によって形成される。電解めっき法において、めっき層の成長速度は電流密度が高い箇所ほど早くなることが知られている。図２５に示すような有底孔又は貫通孔に対してシード層を形成し、当該シード層に通電すると、有底孔又は貫通孔の段差部３２６（ショルダー部３２６）付近の電流密度が高くなり、当該ショルダー部３２６付近にめっき層３４０が厚く形成されることが出願人の鋭意検討によって判明した。
【００８６】
図２５に示す状態からさらにめっき層３４０を成長させると、有底孔３２０の側壁３２１と基板１００の第１面１０１とのなす角度１３１が９１°以上１００°以下であるため、有底孔３２０の底部付近では側壁３２１から成長しためっき層３４１と底部３２２から成長しためっき層３４２とが合成される。その結果、図２６に示すように、めっき層３４０は有底孔３２０の底部３２２から基板１００の第１面１０１側に向かって順次成長する。
【００８７】
そして、最終的には図２７に示すように、めっき層３４０は有底孔３２０を充填するように形成される。つまり、めっき層３４０は有底孔３２０の内部にボイドを発生させることなく形成される。つまり、めっき層が厚く形成されてしまう有底孔又は貫通孔のショルダー部３２６付近において、有底孔又は貫通孔の側壁を基板１００の第１面１０１に対して９１°以上１００°以下の角度にすることで、ボイドがなく信頼性の高い貫通電極基板を得ることができる。
【００８８】
［比較例における有底孔へのめっき層の充填工程］
図２８及び図２９を用いて、比較例の貫通電極基板において、有底孔の内部にめっき層を充填する工程について詳しく説明する。ここでは、基板５００に形成された有底孔５２０の側壁５２１が基板５００の第１面５０１に対して垂直である場合について説明する。
【００８９】
上記のように、有底孔５２０に対してシード層５２５を形成し、シード層５２５に通電して電解めっき法による処理を行うと、ショルダー部５２６付近の電流密度が高くなり、図２８に示すようにショルダー部５２６付近にめっき層５４０が厚く形成される。
【００９０】
図２８に示す状態からさらにめっき層５４０を成長させると、側壁５２１付近のめっき層５４１の成長速度に比べてショルダー部５２６付近のめっき層５４６の成長速度の方が早いため、有底孔５２０の内部にめっき層５４１が充填されるよりも先にショルダー部５２６付近のめっき層５４６が有底孔５２０を閉じてしまう。その結果、図２９に示すように、有底孔５２０内部にはボイド５５０が形成されてしまう。
【００９１】
［実施形態１の変形例１］
図３０は、本発明の実施形態１の変形例１に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。図３０に示す有底孔４２０は、図２７に示す有底孔３２０と類似しているが、有底孔４２０は第１側壁４２１と、第１側壁４２１の第２面１０２側の第２側壁４２２とを有し、第１側壁４２１と第１面１０１とのなす角度４２３は９１°以上１００°以下であり、第２側壁４２２と第１面１０１とのなす角度４２４が８９°より大きく９１°未満である点において、有底孔３２０とは相違する。ここで、角度４２３は、好ましくは９１°以上９５°以下であるとよい。また、角度４２３は、より好ましくは９１.５°以上９３．５°以下であるとよい。また、角度４２４は、好ましくは直角であるとよい。
【００９２】
［実施形態１の変形例２］
図３１は、本発明の実施形態１の変形例２に係る貫通電極基板において、有底孔の内部にめっき層を充填する工程を示す断面図である。図３１に示す有底孔４２５は、図２７に示す有底孔３２０と類似しているが、有底孔４２５は第１側壁４２６と、第１側壁４２６の第２面１０２側の第２側壁４２７とを有し、第１側壁４２６と第１面１０１とのなす角度４２８は９１°以上１００°以下であり、第２側壁４２７と第１面１０１とのなす角度４２９は角度４２８よりも大きい点において、有底孔３２０とは相違する。ここで、角度４２８は、好ましくは９１°以上９５°以下であるとよい。また、角度４２８は、より好ましくは９１.５°以上９３．５°以下であるとよい。
【００９３】
図３０及び図３１に示すような、めっき層が充填された有底孔は、図９乃至図２４を用いて説明した方法によって、それぞれ貫通電極基板となる。ここで、基板１００を第２面１０２側からスリミングする際に、第２側壁４２２又は第２側壁４２７の途中でスリミングを止めることで、第１面１０１とのなす角度が異なる第１側壁及び第２側壁が設けられた貫通孔を有する貫通電極基板を得ることができる。
【００９４】
以上のように、実施形態１の変形例に係る貫通電極基板によると、少なくともめっき層が厚く形成されてしまう有底孔又は貫通孔のショルダー部４３０付近において、有底孔又は貫通孔の第１側壁４２１、４２６を基板１００の第１面１０１に対して９１°以上１００°以下の角度にすることで、ボイドがなく信頼性の高い貫通電極基板を得ることができる。また、第２側壁４２２、４２７と第１面１０１とのなす角度は第１側壁４２１、４２６と第１面１０１とのなす角度よりも大きくてもよく、小さくてもよい。したがって、貫通孔の設計自由度が向上する。貫通孔の内部の第２導電層の深さ方向の抵抗を低減したい場合は図３０に示すように角度４２４を８９°より大きく９１°未満とすればよい。また、貫通孔又は有底孔の内部のボイド発生抑制効果をより高めるためには、図３１に示すように角度４２９を角度４２８よりも大きくすればよい。
【００９５】
［シード層の形成方法］
ここで、図７に示したシード層３２５の形成方法について、詳細に説明する。シード層３２５を形成する工程では、アスペクト比が２を超すような高アスペクト比の貫通孔の内部に導電層を形成する必要があるため、膜の付き回り性の良好な成膜方法が必要である。膜の付き回り性の良好な方法として、例えば、無電解めっき法等の成長面に対して等方的に膜成長が起こる方法や、蒸着法のように異方性が高く成膜源と基板との位置関係により付き回り良く成膜できる方法を挙げることができる。ここでは、一例として、斜め蒸着による成膜方法について、詳細に説明する。なお、斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾斜した方向から基板の表面に到達するように設定された蒸着である。
【００９６】
図３２は、本発明の実施形態１に係る貫通電極基板の製造方法において使用される、斜め蒸着による成膜装置の概略図である。図３２に示す成膜装置は、蒸着を行うために高真空を達成する真空チャンバ１１５０、ターボ分子ポンプ（ＴＭＰ）１２２０、ゲートバルブ１２２２で構成されている。真空チャンバ１１５０は、蒸着材料の飛行方向に平行な線と基板の垂線１１３０とを含む平面において両者の線のなす角度１１３２を一定に傾けた状態で基板を固定するホルダ１１４１、ホルダ１１４１を固定して一定の角度１１３２を保ったままホルダ１１４１を回転させる回転支持柱１１４０、蒸着源１２１２を保持する坩堝１２１０、蒸着源１２１２を蒸発させる電子ビーム１２０１を生成する電子銃１２００を備えている。
【００９７】
蒸着中は、蒸発した蒸着材料１２１４の直進性を高めるため、ＴＭＰを用いて、例えば１０−３〜１０−６Ｐａの高い真空状態で行うことが望ましい。このような高真空状態で蒸着を行うと、蒸発した蒸着材料１２１４がチャンバ内の気体分子と衝突確率が低下するため、散乱による進行方向の変化が少なくなる。その結果、蒸着材料１２１４は非常に高い直進性を持って基板に到達するため、例えばアスペクト比が２を超すような高いアスペクト比の貫通孔に対しても、十分な被覆性を得ることができる。また、ホルダ１１４１を傾けた状態で回転支持柱１１４０を回転させながら蒸着を行うことで、貫通孔の円周方向には一様に成膜することができる。
【００９８】
図３３は、本発明の実施形態１に係る貫通電極基板の製造方法において、斜め蒸着で導電層が形成された貫通電極基板の断面図を示す模式図である。電子ビーム１２０１によって蒸発した蒸着材料１２１４は、基板の垂線１１３０に対して一定の角度１１３２で基板に入射する。角度１１３２は、蒸着膜を形成したい貫通孔のアスペクト比によって決定すればよいが、例えば、少なくとも有底孔３２０の底部３２２の外周端部３２９に到達するような角度にすればよい。
【００９９】
以上のように、アスペクト比が高い有底孔に対して斜め蒸着法によってシード層を形成することで、有底孔の底部の外周端部まで付き回り良く成膜することができる。したがって、ボイドの発生が抑制された貫通電極を得ることができるため、より信頼性が高い貫通電極基板を得ることができる。
【０１００】
［実施形態１の変形例３］
図３４乃至図４１を用いて、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法を説明する。図３４乃至図４１において、図２に示す要素と同じ要素には同一の符号を付した。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。また、実施形態１の変形例３に係る貫通電極基板の製造方法は、図７に示すシード層を形成する工程までは実施形態１と同様なので、それ以降の工程について説明する。
【０１０１】
図３４は、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、シード層上にめっき層を形成する工程を示す断面図である。図３４では、図９に示した方法とは異なり、レジストパターンを形成しない状態でシード層３２５の全面にめっき層３４０を形成する。ここでは、少なくとも有底孔３２０を充填するようにめっき層３４０を形成する。また、めっき層３４０の表面が平坦になるようにめっき層３４０を形成してもよい。
【０１０２】
図３５は、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、シード層及びめっき層をエッチングする工程を示す断面図である。図３５では、有底孔に充填されたシード層３２５及びめっき層３４０を残してエッチング又は研磨を行う。エッチングを行う場合はドライエッチング又はウェットエッチングを使用することができ、研磨を行う場合はＣＭＰを使用することができる。
【０１０３】
図３６は、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、第１配線を形成する工程を示す断面図である。図３６では、図１５乃至２０とは異なり、貫通孔１２０及び貫通電極１１０が形成される前、つまり、有底孔３２０及び有底孔内に充填されたシード層３２５及びめっき層３４０が形成された状態で第１配線１５０が形成される。第１配線１５０の形成方法は図１５乃至図２０と同様の方法を使用することができる。
【０１０４】
図３７は、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、第１配線上に多層配線構造を形成する工程を示す断面図である。図３７に示すように、第１配線１５０上に第３絶縁層１８０を介して第７導電層１９１及び第８導電層１９２を含む第３配線１９０を形成し、第３配線１９０上に第４絶縁層２００を介して第９導電層２１１及び第１０導電層２１２を含む第４配線２１０を形成する。第３配線１９０及び第４配線２１０は図１５乃至２０と同様の方法で形成することができる。ここで、図３７では、第１配線層１５０、第３配線層１９０、及び第４配線層２１０の３層の多層配線構造を形成する方法を示したが、この方法に限定されず、３層よりも多くの層を有する多層配線構造を形成してもよく、また、それよりも少ない層を有する多層配線構造を形成してもよい。
【０１０５】
図３８は、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、多層配線構造が形成された基板に第１支持基板を貼り合せる工程を示す断面図である。図３８に示すように、基板１００の多層配線構造が形成された側（第１面１０１側）に粘着シート２２０を用いて第１支持基板３４５を貼り合せる。ここで、粘着シート２２０は図１２の粘着シート３５０や図２２の粘着シート４１０と同様のものを使用することができる。
【０１０６】
図３９は、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、有底孔が形成された基板を裏面からスリミングして貫通孔を形成する工程を示す断面図である。図３９では、基板１００の第２面１０２側からスリミングを行うことで、基板を薄板化し、有底孔３２０から貫通孔１２０を形成する。基板１００の薄板化は図１３及び図１４と同様の方法を使用することができる。
【０１０７】
図４０は、本発明の実施形態１の変形例３に係る貫通電極基板の製造方法において、第１配線が形成された面とは反対の面に第２配線を形成する工程を示す断面図である。図４０では、基板１００の第２面１０２側に第２配線１７０を形成する。第２配線１７０の形成方法は図１５乃至図２０と同様の方法を使用することができる。第２配線１７０を形成後に、基板１００から粘着シート２２０及び第１支持基板３４５を剥離することで、図４１に示す貫通電極基板を得ることができる。ここで、第１支持基板３４５を基板１００から剥離する方法は、図２１及び図２４と同様の方法を使用することができる。また、ここでは、基板１００の第２面１０２側には第２配線１７０を１層形成する工程を示したが、第１面１０１側と同様に第２配線１７０上に多層配線構造を形成してもよい。
【０１０８】
以上のように、実施形態１の変形例３に係る貫通電極基板の製造方法によると、支持基板と貼り合せ、剥離する工程が１回で済むため、工程を短縮化することができる。また、多層配線構造を有する貫通電極基板とすることで、多様な配線引き回しを実現することができる。
【０１０９】
＜実施形態２＞
実施形態２においては、実施形態１における貫通電極基板を用いて製造される半導体装置について説明する。
【０１１０】
図４２は、本発明の実施形態２に係る半導体装置を示す図である。半導体装置１０００は、３つの貫通電極基板１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。貫通電極基板１３１０は、第１配線１５０、第２配線１７０等で形成された接続端子１５１１、１５１２を有している。これらの貫通電極基板１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、貫通電極基板１３２０の接続端子１５２２とバンプ１６２０により接続されている。貫通電極基板１３２０の接続端子１５２１と、貫通電極基板１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。
【０１１１】
なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
【０１１２】
図４３は、本発明の実施形態２に係る半導体装置の別の例を示す図である。図４３に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、および貫通電極基板１３００が積層され、ＬＳＩ基板１４００に接続されている。
【０１１３】
半導体チップ１４１０と半導体チップ１４２０との間に貫通電極基板１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、貫通電極基板１３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【０１１４】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板１３００に形成してもよい。
【０１１５】
図４４は、本発明の実施形態２に係る半導体装置の別の例を示す図である。上記２つの例（図４２、図４３）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図４４に示す例では、ＬＳＩ基板１４００には、６つの貫通電極基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
【０１１６】
図４４の例では、ＬＳＩ基板１４００上に貫通電極基板１３１０、１３５０が接続され、貫通電極基板１３１０上に貫通電極基板１３２０、１３４０が接続され、貫通電極基板１３２０上に貫通電極基板１３３０が接続され、貫通電極基板１３５０上に貫通電極基板１３６０が接続されている。なお、図４３に示す例のように、貫通電極基板１３００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、貫通電極基板１３３０、１３４０、１３６０などが半導体チップに置き換えられてもよい。
【０１１７】
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
【実施例１】
【０１１８】
以下、本発明の実施形態１に係る貫通電極基板及びその比較例の貫通電極基板を作製し、貫通電極の埋め込み性を評価した結果について具体的に説明する。ここで、表１に示す実施例は、実施形態１に係る貫通電極基板における貫通電極の埋め込み性の評価結果であり、比較例は実施形態１に類似した貫通電極基板における貫通電極の埋め込み性の評価結果である。実施例と比較例との違いは、基板１００の第１面１０１と貫通孔１２０の第１側壁１２１とのなす角度１３１（図２参照）である。
【０１１９】
［実施例と比較例との検査結果比較］
表１は、実施例と比較例を比較したものである。実施例及び比較例は複数の角度を有するサンプルについて評価を行い、角度１３１の範囲に応じて異なるサンプル名を付与している。なお、角度１３１は、図２における基板１００の第１面１０１と貫通孔１２０の第１側壁１２１とのなす角度である。表１の評価では、角度１３１の異なる複数のサンプルについて、貫通電極の断面形状を観察することで埋め込み性及びビア表面の凹凸を評価した。ここで、埋め込み性とは貫通電極内部のボイド発生の有無であり、ビア表面の凹凸とは、図４５に示すように、貫通孔が形成されていない平坦部におけるめっき層３４０の表面からの貫通電極の中央部における凹形状の深さ８００、又は、凸形状の高さ９００である。なお、サンプルのサイズは、貫通孔の深さを約１００μｍに固定し、貫通孔の底部の幅を５μｍ〜３７．５μｍの範囲で複数のサイズを準備した。
【０１２０】
【表１】
2016063114.tif 000003
【０１２１】
表１に示すように、角度１３１が９１°以上１００°以下の範囲では、ボイドの発生はなく、ビア表面の凹凸についても実用に適した範囲内であることが判った。特に、角度１３１が９１．５°以上９３．５°以下の範囲では、ビア表面の凹凸も１μｍ以下であり、非常に良好な結果が得られた。一方、角度１３１が９１°未満の比較例（１）ではボイドが発生してしまった。また、角度１３１が１００°よりも大きい比較例（２）では、ボイドは発生しないものの、ビア表面の凹凸が１０μｍ以上の凹形状となってしまい、実用に適さない結果となった。
【０１２２】
以上のように、実施例１の評価結果からも、本発明の実施形態１に係る貫通電極基板によって、貫通電極の良好な埋め込み性が得られ、信頼性の高い貫通電極基板を得ることができることが判明した。
【０１２３】
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【０１２４】
１０：貫通電極基板
１００、５００：基板
１０１、５０１：第１面
１０２：第２面
１０３：変質領域
１１０：貫通電極
１１１：第１導電層
１１２：第２導電層
１２０：貫通孔
１２１、４２１、４２６：第１側壁
１２３、３２３：第１孔径
１２４、３２４：第２孔径
１３１、４２３、４２４、４２８、４２９、１１３２：角度
１４０：第１絶縁層
１４１、１６１：開口部
１５０：第１配線
１５１：第３導電層
１５２：第４導電層
１６０：第２絶縁層
１７０：第２配線
１７１：第５導電層
１７２：第６導電層
３００：光源
３０１：レーザ光
３１０：容器
３１１：薬液
３２０、４２０、４２５、５２０：有底孔
３２１、５２１：側壁
３２２：底部
３２５、３７０、５２５：シード層
３２６、４３０、５２６：ショルダー部
３２９：外周端部
３３０、３８０：レジストパターン
３４０、３４１、３４２、３９０、５４０、５４１、５４６：めっき層
３４５：第１支持基板
３５０、４１０：粘着シート
３５１、４１１：表面
３６０、４１２：外周部
４００：第２支持基板
４２２、４２７：第２側壁
５５０：ボイド
１０００：半導体装置
１１３０：垂線
１１４０：回転支持柱
１１４１：ホルダ
１１５０：真空チャンバ
１２００：電子銃
１２０１：電子ビーム
１２１０：坩堝
１２１２：蒸着源
１２１４：蒸着材料
１２２２：ゲートバルブ
１３００：貫通電極基板
１３１０、１３２０、１３３０、１３４０、１３５０、１３６０：貫通電極基板
１４００：ＬＳＩ基板
１４１０、１４２０：半導体チップ
１５００、１５１１、１５１２、１５２１、１５２２、１５３２：接続端子
１６１０、１６２０、１６３０、１６４０、１６５０：バンプ
１７００：ワイヤ
【図１】
2016063114.tif 000004
【図２】
2016063114.tif 000005
【図３】
2016063114.tif 000006
【図４】
2016063114.tif 000007
【図５】
2016063114.tif 000008
【図６】
2016063114.tif 000009
【図７】
2016063114.tif 000010
【図８】
2016063114.tif 000011
【図９】
2016063114.tif 000012
【図１０】
2016063114.tif 000013
【図１１】
2016063114.tif 000014
【図１２】
2016063114.tif 000015
【図１３】
2016063114.tif 000016
【図１４】
2016063114.tif 000017
【図１５】
2016063114.tif 000018
【図１６】
2016063114.tif 000019
【図１７】
2016063114.tif 000020
【図１８】
2016063114.tif 000021
【図１９】
2016063114.tif 000022
【図２０】
2016063114.tif 000023
【図２１】
2016063114.tif 000024
【図２２】
2016063114.tif 000025
【図２３】
2016063114.tif 000026
【図２４】
2016063114.tif 000027
【図２５】
2016063114.tif 000028
【図２６】
2016063114.tif 000029
【図２７】
2016063114.tif 000030
【図２８】
2016063114.tif 000031
【図２９】
2016063114.tif 000032
【図３０】
2016063114.tif 000033
【図３１】
2016063114.tif 000034
【図３２】
2016063114.tif 000035
【図３３】
2016063114.tif 000036
【図３４】
2016063114.tif 000037
【図３５】
2016063114.tif 000038
【図３６】
2016063114.tif 000039
【図３７】
2016063114.tif 000040
【図３８】
2016063114.tif 000041
【図３９】
2016063114.tif 000042
【図４０】
2016063114.tif 000043
【図４１】
2016063114.tif 000044
【図４２】
2016063114.tif 000045
【図４３】
2016063114.tif 000046
【図４４】
2016063114.tif 000047
【図４５】
2016063114.tif 000048