(57)【要約】【課題】半導体ウエハーの外周の欠けチップ部でプローブ針がパッシベーション膜に接触するのを抑制しつつアーキングの発生を抑制できる半導体装置の製造方法を提供する。【解決手段】半導体ウエハーに、電極パッドを除きパッシベーション膜２０で被覆された複数個のチップ部と半導体ウエハ外周１０１の欠けチップ部が形成され、プローブ針４１ａをチップ部の電極パッド１８ａに接触させて複数個のチップ部を同時に検査する方法において、欠けチップ部のプローブ針４１ａが当接する複数の予定位置の少なくとも半導体ウエハー外周側１０１の前記予定位置に、半導体ウエハーの基板部１１をパッシベーション膜２０から露出させる開口を有する半導体装置の製造方法である。【選択図】図３
2016096238.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハーに、電極パッドを除きパッシベーション膜で被覆された複数個のチップ部と前記半導体ウエハー外周の欠けチップ部が形成され、プローブ針を前記チップ部の前記電極パッドに接触させて複数個のチップ部を同時に検査する半導体装置の製造方法において、
前記欠けチップ部の前記プローブ針が当接する複数の予定位置の少なくとも前記半導体ウエハー外周側の前記予定位置に、前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口を有する半導体装置の製造方法。
【請求項２】
請求項１において、
前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口は、
前記基板部上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上にフォトレジスト膜を形成し、前記フォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記パッシベーション膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜を除去して前記基板部を露出させる工程を経て形成される半導体装置の製造方法。
【請求項３】
請求項１または２において、
前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口は、
前記基板部上に絶縁膜を形成する工程と、
前記絶縁膜上に第１のフォトレジスト膜を形成し、前記第１のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記絶縁膜上に第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクとして前記絶縁膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記絶縁膜を除去して前記基板部を露出させる工程と、
前記第１のレジストパターンを剥離する工程と、
前記基板部及び前記絶縁膜上に金属層を形成する工程と、
前記金属層上に第２のフォトレジスト膜を形成し、前記第２のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記金属層上に第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクとして前記金属層をエッチングすることで、前記半導体ウエハーの外周に位置する前記金属層を除去して前記基板部を露出させる工程と、
前記第２のレジストパターンを剥離する工程と、
残された前記金属層及び前記絶縁膜上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に第３のフォトレジスト膜を形成し、前記第３のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上に第３のレジストパターンを形成する工程と、
前記第３のレジストパターンをマスクとして前記パッシベーション膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜を除去して前記基板部を露出させる工程を経て形成される半導体装置の製造方法。
【請求項４】
請求項１または２において、
前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口は、
前記基板部上に絶縁膜を形成する工程と、
前記絶縁膜上に金属層を形成する工程と、
前記金属層上に第１のフォトレジスト膜を形成し、前記第１のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記金属層上に第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクとして前記金属層をエッチングすることで、前記半導体ウエハーの外周に位置する前記金属層を除去する工程と、
前記第１のレジストパターンを剥離する工程と、
残された前記金属層及び前記絶縁膜上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に第２のフォトレジスト膜を形成し、前記第２のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上に第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクとして前記パッシベーション膜及び前記絶縁膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜及び前記絶縁膜を除去して前記基板部を露出させる工程を経て形成される半導体装置の製造方法。
【請求項５】
半導体ウエハーに、電極パッドを除きパッシベーション膜で被覆された複数個のチップ部と前記半導体ウエハー外周の欠けチップ部が形成され、プローブ針を前記チップ部の前記電極パッドに接触させて複数個のチップ部を同時に検査する半導体装置の製造方法において、
前記欠けチップ部の前記プローブ針が当接する複数の予定位置の少なくとも前記半導体ウエハー外周側の前記予定位置に、前記半導体ウエハーの基板部上の絶縁膜を前記パッシベーション膜から露出させる開口を有する半導体装置の製造方法。
【請求項６】
請求項５において、
前記半導体ウエハーの基板部上の絶縁膜を前記パッシベーション膜から露出させる開口は、
前記基板部上に絶縁膜を形成する工程と、
前記絶縁膜上に金属層を形成する工程と、
前記金属層上に第１のフォトレジスト膜を形成し、前記第１のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記金属層上に第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクとして前記金属層をエッチングすることで、前記半導体ウエハーの外周に位置する前記金属層を除去する工程と、
前記第１のレジストパターンを剥離する工程と、
残された前記金属層及び前記絶縁膜上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に第２のフォトレジスト膜を形成し、前記第２のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上に第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクとして前記パッシベーション膜及び前記絶縁膜の
一部をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜及び前記絶縁膜の一部を除去して前記基板部上の前記絶縁膜を露出させる工程を経て形成される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体ウエハーに形成されたチップ部の電気的特性検査は、半導体ウエハー上のチップ部の電極パッドにプローブ針を接触させてチップ部の電気的測定を行うものである。検査効率を高めるために複数のチップ部を同時に検査するいわゆるマルチテストが多く採用されている。
【０００３】
半導体ウエハーの最外周領域にはチップ部が欠けて形成される欠けチップ部が存在する。この欠けチップ部における外周側には電極パッドがパッシベーション膜（保護膜）で覆われていてパッド開口されていない領域が存在する。そのため、複数のチップ部を同時に検査するマルチテストを行う際には欠けチップ部においてパッシベーション膜に接触するプローブ針が発生する。このプローブ針がパッシベーション膜の一部を削り取ることがあるため、プローブ針の先端にパッシベーション膜が付着することがある。その付着したパッシベーション膜によってプローブ針の接触抵抗が高くなり、チップ部のＲon抵抗等の素子特性が正確に測定できず、測定異常が発生することがある。特に、大電流駆動ＩＣの電気特性測定において測定異常が発生しやすい。
【０００４】
また、パッシベーション膜が付着したプローブ針の使用を続けると、そのプローブ針が接触した電極パッドの信頼性が低下するため、そのような電極パッドを有するチップをボンディング等により実装するのは好ましくない。
【０００５】
また、プローブ針がパッシベーション膜に接触するとプローブ針の磨耗が激しくなり、プローブ針の寿命が短くなるという課題もある。
【０００６】
上記の課題を改善する方法が特許文献１に開示されている。この改善方法は、ウエハー最外周領域の欠けチップ部に金属層を残存させ、その金属層をパッシベーション膜から露出させるものである。このようにすれば、欠けチップ部においてもプローブ針を電極パッドと同様の金属層に接触させることができ、パッシベーション膜に接触するプローブ針を無くすことができる。
【０００７】
しかし、上記の改善方法では、半導体ウエハーの最外周領域に露出した金属層が存在するため、ウエハー不良となる不具合が発生することがある。詳細には、ＩＣ製造工程中のパッシベーション膜のドライエッチング工程（もしくはアッシング工程）において、ウエハー外周に露出した金属層によって「アーキング」と呼ばれる異常放電が発生する。この異常放電によってウエハー不良が発生することがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３８５３９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の幾つかの態様は、半導体ウエハーの外周の欠けチップ部でプローブ針がパッシベーション膜に接触するのを抑制しつつアーキングの発生を抑制できる半導体装置の製造方法に関連している。
【課題を解決するための手段】
【００１０】
本発明の一態様は、半導体ウエハーに、電極パッドを除きパッシベーション膜で被覆された複数個のチップ部と前記半導体ウエハー外周の欠けチップ部が形成され、プローブ針を前記チップ部の前記電極パッドに接触させて複数個のチップ部を同時に検査する半導体装置の製造方法において、前記欠けチップ部の前記プローブ針が当接する複数の予定位置の少なくとも前記半導体ウエハー外周側の前記予定位置に、前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口を有する半導体装置の製造方法である。
【００１１】
上記本発明の一態様によれば、欠けチップ部のプローブ針が当接する複数の予定位置の少なくとも半導体ウエハー外周側の前記予定位置に、前記半導体ウエハーの基板部をパッシベーション膜から露出させる開口を有する。これにより、半導体ウエハーの外周の欠けチップ部でプローブ針がパッシベーション膜に接触するのを抑制しつつアーキングの発生を抑制することができる。
【００１２】
また、本発明の一態様は、上記本発明の一態様において、前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口は、前記基板部上にパッシベーション膜を形成する工程と、前記パッシベーション膜上にフォトレジスト膜を形成し、前記フォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記パッシベーション膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜を除去して前記基板部を露出させる工程を経て形成される半導体装置の製造方法である。
【００１３】
上記本発明の一態様によれば、レジストパターンをマスクとしてパッシベーション膜をエッチングすることで、半導体ウエハーの外周に位置する前記パッシベーション膜を除去して基板部を露出させる。これにより、半導体ウエハーの外周の欠けチップ部でプローブ針がパッシベーション膜に接触するのを抑制しつつアーキングの発生を抑制することができる。
【００１４】
また、本発明の一態様は、上記本発明の一態様において、前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口は、前記基板部上に絶縁膜を形成する工程と、前記絶縁膜上に第１のフォトレジスト膜を形成し、前記第１のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記絶縁膜上に第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記絶縁膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記絶縁膜を除去して前記基板部を露出させる工程と、前記第１のレジストパターンを剥離する工程と、前記基板部及び前記絶縁膜上に金属層を形成する工程と、前記金属層上に第２のフォトレジスト膜を形成し、前記第２のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記金属層上に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記金属層をエッチングすることで、前記半導体ウエハーの外周に位置する前記金属層を除去して前記基板部を露出させる工程と、前記第２のレジストパターンを剥離する工程と、残された前記金属層及び前記絶縁膜上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に第３のフォトレジスト膜を形成し、前記第３のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上に第３のレジストパターンを形成する工程と、前記第３のレジストパターンをマスクとして前記パッシベーション膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜を除去して前記基板部を露出させる工程を経て形成される半導体装置の製造方法である。
【００１５】
上記本発明の一態様によれば、第３のレジストパターンをマスクとしてパッシベーション膜をエッチングすることで、半導体ウエハーの外周に位置する前記パッシベーション膜を除去して基板部を露出させる。これにより、半導体ウエハーの外周の欠けチップ部でプローブ針がパッシベーション膜に接触するのを抑制しつつアーキングの発生を抑制することができる。
【００１６】
また、本発明の一態様は、上記本発明の一態様において、前記半導体ウエハーの基板部を前記パッシベーション膜から露出させる開口は、前記基板部上に絶縁膜を形成する工程と、前記絶縁膜上に金属層を形成する工程と、前記金属層上に第１のフォトレジスト膜を形成し、前記第１のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記金属層上に第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記金属層をエッチングすることで、前記半導体ウエハーの外周に位置する前記金属層を除去する工程と、前記第１のレジストパターンを剥離する工程と、残された前記金属層及び前記絶縁膜上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に第２のフォトレジスト膜を形成し、前記第２のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記パッシベーション膜及び前記絶縁膜をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜及び前記絶縁膜を除去して前記基板部を露出させる工程を経て形成される半導体装置の製造方法である。
【００１７】
上記本発明の一態様によれば、第２のレジストパターンをマスクとしてパッシベーション膜及び絶縁膜をエッチングすることで、半導体ウエハーの外周に位置する基板部を露出させる。このため、工程を簡略化することができる。
【００１８】
本発明の一態様は、半導体ウエハーに、電極パッドを除きパッシベーション膜で被覆された複数個のチップ部と前記半導体ウエハー外周の欠けチップ部が形成され、プローブ針を前記チップ部の前記電極パッドに接触させて複数個のチップ部を同時に検査する半導体装置の製造方法において、前記欠けチップ部の前記プローブ針が当接する複数の予定位置の少なくとも前記半導体ウエハー外周側の前記予定位置に、前記半導体ウエハーの基板部上の絶縁膜を前記パッシベーション膜から露出させる開口を有する半導体装置の製造方法である。
【００１９】
上記本発明の一態様によれば、欠けチップ部のプローブ針が当接する複数の予定位置の少なくとも半導体ウエハー外周側の前記予定位置に、前記半導体ウエハーの基板部上の絶縁膜をパッシベーション膜から露出させる開口を有する。これにより、半導体ウエハーの外周の欠けチップ部でプローブ針がパッシベーション膜に接触するのを抑制しつつアーキングの発生を抑制することができる。
【００２０】
また、本発明の一態様は、上記本発明の一態様において、前記半導体ウエハーの基板部上の絶縁膜を前記パッシベーション膜から露出させる開口は、前記基板部上に絶縁膜を形成する工程と、前記絶縁膜上に金属層を形成する工程と、前記金属層上に第１のフォトレジスト膜を形成し、前記第１のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記金属層上に第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記金属層をエッチングすることで、前記半導体ウエハーの外周に位置する前記金属層を除去する工程と、前記第１のレジストパターンを剥離する工程と、残された前記金属層及び前記絶縁膜上にパッシベーション膜を形成する工程と、前記パッシベーション膜上に第２のフォトレジスト膜を形成し、前記第２のフォトレジスト膜にウエハー周辺露光を行った後に現像することで、前記パッシベーション膜上に第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして前記パッシベーション膜及び前記絶縁膜の一部をエッチングすることで、前記半導体ウエハーの外周に位置する前記パッシベーション膜及び前記絶縁膜の一部を除去して前記基板部上の前記絶縁膜を露出させる工程を経て形成される半導体装置の製造方法である。
【００２１】
上記本発明の一態様によれば、第２のレジストパターンをマスクとしてパッシベーション膜及び絶縁膜の一部をエッチングすることで、半導体ウエハーの外周に位置する基板部上の絶縁膜を露出させる。このため、工程を簡略化することができる。
【図面の簡単な説明】
【００２２】
【図１】（Ａ）〜（Ｅ）は本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図２】（Ａ），（Ｂ）は本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図３】図２（Ｂ）に示す半導体ウエハーにプローブ針を接触させて検査する様子を模式的に示す図。
【図４】（Ａ）〜（Ｄ）は本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図５】（Ａ），（Ｂ）は本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図６】は本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
［実施の形態１］
図１〜図３は、本発明の一態様に係る半導体装置の製造方法を説明するための図である。なお、図１及び図２は、半導体ウエハーの外周領域１０１及び製品チップ領域１０２を示す断面図である。欠けチップ部はウエハー外周領域１０１とその内側の製品チップ領域１０２とを跨いで形成され、ＩＣチップ部は製品チップ領域１０２のみに形成される。
【００２５】
まず、図１（Ａ）に示すように、シリコン基板１１を有する半導体ウエハーを用意する。このシリコン基板１１にはトランジスター等の半導体素子（図示せず）が形成されており、この半導体素子を含むシリコン基板１１上には絶縁膜（図示せず）が形成されている。この絶縁膜をエッチング加工するためのフォトレジスト膜にウエハー周辺露光および現像を行うことで、半導体ウエハーの最外周のフォトレジスト膜が除去され、絶縁膜は除去される。なお、ウエハー周辺露光は、外周領域１０１における半導体ウエハーの最外周の端部から２ｍｍ以上４ｍｍ以下の範囲を全て露光してもよい。
【００２６】
次いで、絶縁膜上にＡｌ合金等からなる金属層１２を形成する。次いで、金属層１２上にフォトレジスト膜を塗布し、露光及びウエハー周辺露光を行う。その後、フォトレジスト膜を現像することにより、金属層１２上にはレジストパターン１３が形成される。このレジストパターン１３は、ウエハー周辺露光によって半導体ウエハーの外周が開口されている。
【００２７】
次に、図１（Ｂ）に示すように、レジストパターン１３をマスクとして金属層１２をエッチングすることで、絶縁膜上には金属配線１２ａが形成される。この金属配線１２ａは半導体素子と電気的に接続されている。また、半導体ウエハーの外周の金属層１２は除去されている。次いで、レジストパターン１３を剥離する。次いで、金属配線１２ａを含む全面上に層間絶縁膜１４を形成する。次いで、層間絶縁膜１４上にフォトレジスト膜を塗布し、露光及び現像することで、層間絶縁膜１４上にはレジストパターン１５が形成される。
【００２８】
次に、図１（Ｃ）に示すように、レジストパターン１５をマスクとして層間絶縁膜１４をエッチングすることで、金属配線１２ａ上には接続孔１４ａが形成される。次いで、レジストパターン１５を剥離する。次いで、この接続孔１４ａ内及び層間絶縁膜１４上にＷ膜を形成し、このＷ膜をＣＭＰ（Chemical Mechanical Polishing）によって研磨することで、層間絶縁膜１４上のＷ膜が除去され、接続孔１４ａ内にＷプラグ１６が埋め込まれる。
【００２９】
次に、図１（Ｄ）に示すように、層間絶縁膜１４及びＷプラグ１６上にフォトレジスト膜を塗布し、ウエハー周辺露光を行った後、フォトレジスト膜を現像する。これにより、層間絶縁膜１４上にはレジストパターン１７が形成される。
【００３０】
この後、図１（Ｅ）に示すように、レジストパターン１７をマスクとして層間絶縁膜１４をエッチングすることで、半導体ウエハーの外周の層間絶縁膜１４が除去される。次いで、層間絶縁膜１４及びＷプラグ１６を含む全面上にＡｌ合金等からなる金属層１８を形成する。次いで、金属層１８上にフォトレジスト膜を塗布し、露光及びウエハー周辺露光を行う。その後、フォトレジスト膜を現像することにより、金属層１８上にはレジストパターン１９が形成される。このレジストパターン１９は、ウエハー周辺露光によって半導体ウエハーの外周が開口されている。
【００３１】
次に、図２（Ａ）に示すように、レジストパターン１９をマスクとして金属層１８をエッチングすることで、層間絶縁膜１４上には電極パッド１８ａ及び金属配線（図示せず）が形成される。この電極パッド１８ａはＷプラグ１６を介して金属配線１２ａと電気的に接続されている。また、半導体ウエハーの外周の金属層１８は除去されている。
【００３２】
次いで、電極パッド１８ａを含む全面上にパッシベーション膜２０を形成する。次いで、パッシベーション膜２０上にフォトレジスト膜を塗布し、露光及びウエハー周辺露光を行う。その後、フォトレジスト膜を現像することにより、パッシベーション膜２０上にはレジストパターン２１が形成される。このレジストパターン２１は、ウエハー周辺露光によって半導体ウエハーの外周２１ａが開口されている。
【００３３】
この後、図２（Ｂ）に示すように、レジストパターン２１をマスクとしてパッシベーション膜２０をドライエッチングする。これにより、パッシベーション膜２０には、電極パッド１８ａを露出させるパッド開口２０ａ及び半導体ウエハーの基板部であるシリコン基板１１を露出させる開口２０ｂが形成される。
【００３４】
次に、図３に示すように、チップ部の電気的特性検査を行う。以下に詳細に説明する。
【００３５】
半導体ウエハー３１はＩＣチップ部３３と欠けチップ部を有し、欠けチップ部はウエハー外周領域１０１とその内側の製品チップ領域１０２とを跨いで形成される。電気的特性検査は、プローブカード４１のプローブ針４１ａをチップ部の電極パッド１８ａに接触させて複数個のＩＣチップ部を同時に検査するものであって、その同時検査単位３２は８個のＩＣチップ部を同時に検査する。なお、本実施の形態では、８個のＩＣチップ部を同時検査しているが、８個に限定されるものではなく、８個以外の複数のＩＣチップ部を同時検査することも可能である。
【００３６】
図３及び図２（Ｂ）に示すように、半導体ウエハーの最外周の端部から２ｍｍ以上４ｍｍ以下の範囲の基板部（シリコン基板１１）をパッシベーション膜２０から露出させている。つまり、欠けチップ部のプローブ針４１ａが当接する複数の予定位置の少なくとも半導体ウエハー外周側の前記予定位置に、シリコン基板１１をパッシベーション膜２０から露出させる開口２０ｂを有する。このため、複数個のＩＣチップ部を同時に検査しても、図３に示すようにプローブ針４１ａがパッシベーション膜２０に接触することを抑制できる。従って、パッシベーション膜がプローブ針４１ａに付着することを抑制でき、プローブ針４１ａの汚染を抑制できる。よって、電極パッドの信頼性低下を抑制でき、プローブ針の磨耗や劣化を低減でき、電気的特性検査の精度の低下を抑制できる。
【００３７】
また、半導体ウエハーの最外周の端部から２ｍｍ以上４ｍｍ以下の範囲のシリコン基板１１をパッシベーション膜２０から露出させているため、半導体ウエハーの最外周領域に露出した金属層が存在しない。このため、ＩＣ製造工程中のパッシベーション膜のドライエッチング工程（もしくはアッシング工程）において「アーキング」と呼ばれる異常放電の発生を抑制できる。その結果、ウエハー不良の発生を低減できる。
【００３８】
なお、本実施の形態では、２層の金属配線を有する２層配線の半導体装置について説明しているが、１層または３層以上の金属配線を有する半導体装置とすることも可能である。３層以上の金属配線を有する場合は、金属配線の形成工程を繰り返すことで実現できる。
【００３９】
［実施の形態２］
図４及び図５は、本発明の一態様に係る半導体装置の製造方法を説明するための図であり、図１及び図２と同一部分には同一符号を付し、同一部分の説明は省略する。
【００４０】
まず、図４（Ａ）に示すように、シリコン基板１１を有する半導体ウエハーを用意する。このシリコン基板１１にはトランジスター等の半導体素子（図示せず）が形成されており、この半導体素子を含むシリコン基板１１上には絶縁膜（図示せず）が形成されている。この絶縁膜における半導体ウエハーの最外周に位置する部分は除去されていない。
【００４１】
次いで、絶縁膜上にＡｌ合金等からなる金属層１２を形成する。次いで、金属層１２上にレジストパターン１３を形成する。このレジストパターン１３は、実施の形態１と同様に、ウエハー周辺露光によって半導体ウエハーの外周が開口されている。
【００４２】
次に、図４（Ｂ）に示すように、レジストパターン１３をマスクとして金属層１２をエッチングすることで、絶縁膜上には金属配線１２ａが形成される。半導体ウエハーの外周の金属層１２は除去されている。次いで、レジストパターン１３を剥離する。次いで、金属配線１２ａを含む全面上に層間絶縁膜１４を形成する。次いで、層間絶縁膜１４上にフォトレジスト膜を塗布し、露光及び現像することで、層間絶縁膜１４上にはレジストパターン１５が形成される。
【００４３】
次に、図４（Ｃ）に示すように、レジストパターン１５をマスクとして層間絶縁膜１４をエッチングすることで、金属配線１２ａ上には接続孔１４ａが形成される。次いで、レジストパターン１５を剥離する。次いで、この接続孔１４ａ内及び層間絶縁膜１４上にＷ膜を形成し、このＷ膜をＣＭＰによって研磨することで、層間絶縁膜１４上のＷ膜が除去され、接続孔１４ａ内にＷプラグ１６が埋め込まれる。このとき、半導体ウエハーの外周に位置する層間絶縁膜１４は除去されていない。
【００４４】
次に、図４（Ｄ）に示すように、層間絶縁膜１４及びＷプラグ１６を含む全面上にＡｌ合金等からなる金属層１８を形成する。次いで、金属層１８上にフォトレジスト膜を塗布し、露光及びウエハー周辺露光を行う。その後、フォトレジスト膜を現像することにより、金属層１８上にはレジストパターン１９が形成される。このレジストパターン１９は、ウエハー周辺露光によって半導体ウエハーの外周が開口されている。
【００４５】
次に、図５（Ａ）に示すように、レジストパターン１９をマスクとして金属層１８をエッチングすることで、層間絶縁膜１４上には電極パッド１８ａ及び金属配線（図示せず）が形成される。この電極パッド１８ａはＷプラグ１６を介して金属配線１２ａと電気的に接続されている。また、半導体ウエハーの外周の金属層１８は除去されるが、半導体ウエハーの外周の層間絶縁膜１４は除去されていない。
【００４６】
次いで、電極パッド１８ａを含む全面上にパッシベーション膜２０を形成する。次いで、パッシベーション膜２０上にフォトレジスト膜を塗布し、露光及びウエハー周辺露光を行う。その後、フォトレジスト膜を現像することにより、パッシベーション膜２０上にはレジストパターン２１が形成される。このレジストパターン２１は、ウエハー周辺露光によって半導体ウエハーの外周２１ａが開口されている。
【００４７】
この後、図５（Ｂ）に示すように、レジストパターン２１をマスクとしてパッシベーション膜２０及び層間絶縁膜１４をドライエッチングする。これにより、パッシベーション膜２０には電極パッド１８ａを露出させるパッド開口２０ａが形成され、パッシベーション膜２０及び層間絶縁膜１４には半導体ウエハーの基板部であるシリコン基板１１を露出させる開口２０ｃが形成される。
【００４８】
次に、実施の形態１と同様の方法で、チップ部の電気的特性検査を行う。
【００４９】
本実施の形態においても実施の形態１と同様の効果を得ることができる。
【００５０】
また、本実施の形態では、金属層１８については当該金属層１８をエッチングによりパターニングする際に半導体ウエハーの外周に位置する金属層１８を除去している。しかし、絶縁膜及び層間絶縁膜１４については当該絶縁膜及び層間絶縁膜１４それぞれをエッチングにより加工する際に半導体ウエハーの外周に位置する部分を除去していない。その代わりに、半導体ウエハーの外周に位置するパッシベーション膜２０を除去する工程で絶縁膜及び層間絶縁膜１４のウエハー外周部分を除去している。このため、工程を簡略化することができる。
【００５１】
なお、実施の形態１と実施の形態２を組み合わせて実施することも可能である。
【００５２】
［実施の形態３］
図６は、本発明の一態様に係る半導体装置の製造方法を説明するための図であり、図５と同一部分には同一符号を付し、同一部分の説明は省略する。本実施の形態は、実施の形態２の図４から図５（Ａ）までは共通である。この後、図６に示すように、レジストパターン２１をマスクとしてパッシベーション膜２０及び層間絶縁膜１４の一部をドライエッチングする。これにより、パッシベーション膜２０には電極パッド１８ａを露出させるパッド開口２０ａが形成され、パッシベーション膜２０には半導体ウエハーの基板部であるシリコン基板１１上の層間絶縁膜１４を露出させる開口２０ｄが形成される。
【００５３】
次に、実施の形態１と同様の方法で、チップ部の電気的特性検査を行う。
【００５４】
本実施の形態においても実施の形態１と同様の効果を得ることができる。
【符号の説明】
【００５５】
１１…シリコン基板、１２…金属層、１２ａ…金属配線、１３…レジストパターン、１４…層間絶縁膜、１４ａ…接続孔、１５…レジストパターン、１６…Ｗプラグ、１７…レジストパターン、１８…金属層、１８ａ…電極パッド、１９…レジストパターン、２０…パッシベーション膜、２０ａ…パッド開口、２０ｂ，２０ｃ…開口、２１…レジストパターン、２１ａ…半導体ウエハーの外周、３１…半導体ウエハー、３２…同時検査単位、３３…ＩＣチップ部、４１…プローブカード、４１ａ…プローブ針、
１０１…ウエハー外周領域、１０２…製品チップ領域。
【図１】
2016096238.tif 000003
【図２】
2016096238.tif 000004
【図３】
2016096238.tif 000005
【図４】
2016096238.tif 000006
【図５】
2016096238.tif 000007
【図６】
2016096238.tif 000008