(57)【要約】【課題】複数段の単位回路１００を有する昇圧回路１０において、トランジスタに高い耐圧が要求されないようにする。【解決手段】昇圧回路は単位回路１００を１０段接続した構成とする。各段の単位回路１００は、信号Ｖi(n)の電圧を、トランジスタ１０２のオンにより保持し、トランジスタ１０２のオフ後に、当該保持した電圧をクロック信号Ｃk_B3の電圧変化でシフトさせ、トランジスタ１０４のオンにより、当該保持した電圧を信号Ｖo(n)として出力させる。トランジスタ１０２のゲート電圧を、信号Ｖi(n-1)の電圧をクロック信号Ｃk_B1で振幅させた電圧とし、トランジスタ１０４のゲート電圧を、信号Ｖi(n)の電圧をクロック信号Ｃk_B2で振幅させた電圧とする。【選択図】図４
2016086553.tif 000002
【特許請求の範囲】
【請求項１】
複数段の単位回路を備え、
前記複数段の単位回路のそれぞれは、
第１端子と、第２端子と、第３端子と、
第１トランジスタと、第２トランジスタと、
を含み、
前記複数段の単位回路には、第１クロック信号、第２クロック信号および第３クロック信号が供給され、
前記複数段のうち、一の段の単位回路における第３端子から出力される信号が、前記一の段の次段の単位回路における第２端子と、前記一の段の次々段の単位回路における第１端子とに供給され、
前記単位回路は、
前記第２端子に供給された信号の電圧を、前記第１トランジスタのオンにより保持し、
前記第１トランジスタのオフ後に、当該保持した電圧を前記第３クロック信号の電圧変化でシフトさせ、
前記第２トランジスタのオンにより、当該保持した電圧を前記第３端子から出力させ、
前記第１トランジスタのゲート電圧は、前記第１端子に入力された信号の電圧を前記第１クロック信号で振幅させた電圧であり、
前記第２トランジスタのゲート電圧は、前記第２端子に入力された信号の電圧を前記第２クロック信号で振幅させた電圧である
ことを特徴とする昇圧回路。
【請求項２】
所定の場合に、複数段の単位回路のうち、
第１段の単位回路から所定段の単位回路まで、前記第１クロック信号、前記第２クロック信号および前記第３クロック信号の供給が停止される、
ことを特徴とする請求項１に記載の昇圧回路。
【請求項３】
前記所定の場合に、
前記所定段の単位回路における第２端子に、前記第２クロック信号の反転信号がコンデンサを介して供給される
ことを特徴とする請求項２に記載の昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路に関する。
【背景技術】
【０００２】
比較的低電圧の入力信号を昇圧して、比較的高電圧の出力信号を得る昇圧回路としては、次のような技術が知られている。例えば、ダイオード接続されたトランジスタが複数接続されたチャージポンプ回路において、トランジスタの基板バイアスを調整することにより、トランジスタのしきい値電圧上昇を緩和し、昇圧能力の低下を防止した技術が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２７１８３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、所定の電圧分だけシフトさせる単位回路を複数段接続する構成を想定した場合、昇圧の段階的進行に応じて、すなわち、下流に位置する単位回路ほど出力電圧が高くなり、なんらかの策を講じないと、構成素子、特にトランジスタに高い耐圧が要求されて、半導体に集積することが困難になる、という問題が指摘されている。
本発明は、このような事情に鑑みてなされたものであり、その目的の一つは、複数段の単位回路を有する構成において、トランジスタに高い耐圧が要求されない昇圧回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様に係る昇圧回路は、複数段の単位回路を備え、前記複数段の単位回路のそれぞれは、第１端子と、第２端子と、第３端子と、第１トランジスタと、第２トランジスタと、を含み、前記複数段の単位回路には、第１クロック信号、第２クロック信号および第３クロック信号が供給され、前記複数段のうち、一の段の単位回路における第３端子から出力される信号が、前記一の段の次段の単位回路における第２端子と、前記一の段の次々段の単位回路における第１端子とに供給され、前記単位回路は、前記第２端子に供給された信号の電圧を、前記第１トランジスタのオンにより保持し、前記第１トランジスタのオフ後に、当該保持した電圧を前記第３クロック信号の電圧変化でシフトさせ、前記第２トランジスタのオンにより、当該保持した電圧を前記第３端子から出力させ、前記第１トランジスタのゲート電圧は、前記第１端子に入力された信号の電圧を前記第１クロック信号で振幅させた電圧であり、前記第２トランジスタのゲート電圧は、前記第２端子に入力された信号の電圧を前記第２クロック信号で振幅させた電圧であることを特徴とする。
【０００６】
上記一態様に係る昇圧回路によれば、一の段の単位回路における第３端子から出力される信号が、当該一の段の次段の単位回路における第２端子と、当該一の段の次々段の単位回路における第１端子とに供給される。逆にいえば、一の段の単位回路における第１端子に入力される信号は、当該一の段の２段前の単位回路における第３端子から出力された信号であり、一の段の単位回路における第２端子に入力される信号は、当該一の段の前段の単位回路における第３端子から出力された信号である。このため、一の段の単位回路において、第１端子の電圧と第２端子の電圧との差は、前段の単位回路の第３端子から出力される電圧分である。
第１トランジスタをオンさせるゲート電圧は、第１端子に入力された信号の電圧を第１クロック信号で振幅させた電圧であり、第２トランジスタをオンさせるゲート電圧は、第２端子に入力された信号の電圧を第２クロック信号で振幅させた電圧である。
このため、第１トランジスタをオンさせるゲート電圧は、第１端子に入力された信号の電圧と、第３端子から出力される信号の電圧とに対し、各段にわたって所定の関係となり、また、第２トランジスタをオンさせるゲート電圧についても、第２端子に入力された信号の電圧（第１端子に入力された信号の電圧に対して第３端子から出力される信号の電圧分だけシフトした関係にある電圧）と、第３端子から出力される信号の電圧とに対し、各段にわたって一定の関係となる。このため、各段の単位回路同士で比較したときに、同じ２点間（特にトランジスタのゲート・ソース間）で電圧が大きく異なる部分が存在しないので、半導体に集積化する場合に高い耐圧が要求されることがない。
なお、ここでいう各段には、接続状態において例外となる第１段（初段）は除かれる。また、ここでいう昇圧には、グランドを基準に正極側に電圧を高める場合と、負極側に電圧を低める場合との双方が含まれる。
【０００７】
上記一態様に係る昇圧回路において、所定の場合に、複数段の単位回路のうち、第１段の単位回路から所定段の単位回路まで、前記第１クロック信号、前記第２クロック信号および前記第３クロック信号の供給が停止される構成としても良い。この構成によれば、比較的程度が低い昇圧の安定動作が可能となる。
なお、この構成において、上記所定の場合に、前記所定段の単位回路における第２端子に、前記第２クロック信号の反転信号がコンデンサを介して供給されても良い。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る昇圧回路の構成を示すブロック図である。
【図２】昇圧回路における単位回路の接続を説明するための図である。
【図３】昇圧回路におけるクロックゲート回路の構成を示す図である。
【図４】昇圧回路における単位回路の構成を示す図である。
【図５】半導体基板に形成されたトランジスタの構成を示す断面図である。
【図６】通常動作モードの動作を説明するための波形図である。
【図７】通常動作モードの動作を説明するための波形図である。
【図８】部分停止モードの接続を説明するための図である。
【図９】部分停止モードの動作を説明するための波形図である。
【図１０】比較例に係る昇圧回路の単位回路の構成を示すブロック図である。
【図１１】比較例に係る単位回路の動作を説明するための波形図である。
【図１２】比較例に係る単位回路の動作を説明するための図である。
【図１３】比較例に係る単位回路の動作を説明するための図である。
【図１４】比較例に係る単位回路を半導体基板に形成した場合の断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
【００１０】
図１は、本発明の実施形態に係る昇圧回路１０の構成を示す図である。この昇圧回路１０は、第１段から第１０段までの単位回路１００や、信号Ｖin1を出力するオペアンプ１２等を含み、各段の単位回路１００によって電圧を順次低下させて、これによって負側に昇圧して、信号Ｖoutとして出力するものである。
【００１１】
本実施形態では、動作モードとして、通常動作モードと部分停止モードとが用意される。このうち、通常動作モードは、第１段から第１０段までの全段の単位回路１００による昇圧動作をイネーブル（有効）とするモードであり、負側の電圧を低くしたい場合（絶対値で大きくしたい場合）に用いられる。
一方、部分停止モードは、第１段から第１０段までのうち、第１段を最上流としたときに、上流側（入力側）から連続する単位回路１００の昇圧動作をディセーブル（無効）とさせるが、それ以外の、下流側（出力側）で連続する単位回路１００の昇圧動作をイネーブルとさせるモードであり、負側の電圧を通常動作モードと比較して低くする必要がない場合に用いられる。なお、動作モードを決定する部分は、例えば図示省略した上位回路である。
【００１２】
オペアンプ１２における一方の入力端（＋）には、外部から抵抗Ｒ１を介した正極性の信号Ｖpinと、出力である負極性の信号Ｖoutを、抵抗Ｒ２を介して帰還した信号Ｖfbとの加算信号が供給される。本実施形態では、抵抗Ｒ１、Ｒ２の抵抗比を１：１０とする。なお、本説明において、電圧については負極性については例えば−１．０Ｖと負符号付きで表記するが、正極性については正符号を省略して１．０Ｖと表記する。また、極性の基準はグランドＧndである。一方、オペアンプ１２における他方の入力端（−）は、グランドＧndに接地されている。
【００１３】
信号Ｖpinの電圧は、昇圧回路１０の出力である信号Ｖoutの電圧の−１／１０で指定する。例えば、信号Ｖoutの電圧として−１０Ｖを所望する場合、信号Ｖpinは１．０Ｖである。なお、この場合、オペアンプ１２の出力である信号Ｖin1の電圧は１．０Ｖとなる。また、信号Ｖoutの電圧を所望の−１０Ｖよりも低下させる場合（絶対値で大きくする場合）、信号Ｖpinを１．０Ｖよりも上昇させ、信号Ｖoutの電圧を−１０Ｖよりも上昇させる場合（絶対値で小さくする場合）、信号Ｖpinは１．０Ｖよりも低下させる。
【００１４】
さて、第１段から第１０段までの単位回路１００は、互いに共通な構成であり、各段の単位回路１００は、図において丸数字の「１」〜「３」が付された第１端子、第２端子および第３端子を有する。このうち、第１端子および第２端子が単位回路１００の入力端子であり、第３端子が単位回路１００の出力端子である。
また、単位回路１００は、第１端子、第２端子および第３端子のほか、３個の端子からなるクロック入力端子を有する。
【００１５】
図２は、単位回路１００の接続状態を説明するための図である。ここでは、第１段から第１０段までの単位回路１００のうち、ある段に着目して、当該着目段を第ｎ段と表記して、第ｎ段に対して２段前の第（ｎ−２）段から当該第ｎ段まで、連続する３段の単位回路１００の接続状態を示している。
この図に示されるように、第ｎ段目の単位回路１００の第１端子には、第（ｎ−２）段目の単位回路１００の第３端子から出力される信号Ｖo(n-2)が供給される。第ｎ段目の単位回路１００の第２端子には、当該第ｎ段に対して前段の第（ｎ−１）段目の単位回路１００の第３端子から出力される信号Ｖo(n-1)が供給される。一方、第ｎ段目の単位回路１００の第３端子から信号Ｖo(n)が出力される。
換言すれば、第（ｎ−２）段の単位回路１００の第３端子から出力される信号は、次段である第（ｎ−１）段の単位回路１００の第２端子と、次々段である第ｎ段の単位回路の第１端子とに供給される。
【００１６】
なお、第ｎ段の単位回路１００の第２端子に供給される信号Ｖo(n-1)を、第（ｎ−１）段の単位回路１００からの出力信号と捉えるのではなく、当該第ｎ段の単位回路１００への入力信号と捉えてＶi(n)と表記する場合もある。また、第ｎ段の単位回路１００の第１端子に供給される信号Ｖo(n-2)は、第（ｎ−１）の単位回路１００の第２端子に入力される信号Ｖi(n-1)でもある。
【００１７】
第ｎ段目の単位回路１００の第１端子には、直流カット用のコンデンサを介して信号Ｃkv(n-1)が上記上位回路から供給される。信号Ｃkv(n-1)は、部分停止モードにおいて、第１段から第１０段までのうち、次のような場合に限り、後述するクロック信号となり、他の場合には、通常動作モードとなる場合を含めて、例えばグランドＧndのＬレベルで一定である。詳細には、信号Ｃkv(n-1)がクロック信号となる場合とは、部分停止モードにおいて、第１段から第（ｎ−１）段までの昇圧動作を無効とし、第ｎ段から第１０段までの昇圧動作を有効とさせる場合、すなわち、第ｎ段が昇圧動作を有効とさせる単位回路１００の初段となる場合である。
【００１８】
説明を図１に戻すと、第１段から第１０段までの単位回路１００の接続において、最上流の第１段に対しては前々段が存在しないので、当該第１段の単位回路１００の第１端子には、信号Ｖi(0)として電源としての電圧Ｖddが印加される。同様に、第１段に対して前段が存在せず、また、第２段に対して前々段が存在しないので、第１段の単位回路１００の第２端子および第２段の単位回路１００の第１端子には、信号Ｖi(1)としてグランドＧnd、すなわち電圧ゼロが印加される。
一方、最終段である第１０段の単位回路１００の第３端子から出力される信号Ｖo(10)は、昇圧回路１０の出力である信号Ｖoutとして出力される。
【００１９】
第１段から第１０段までの単位回路１００には、それぞれクロックゲート回路２０が一対一に対応して設けられる。各クロックゲート回路２０は、電圧Ｖdd、２・Ｖdd、Ｖin1の３種類を電源とする論理回路の集合体であり、３系統のクロック信号Ｃk1、Ｃk2、Ｃk3を開閉して、対応する段の単位回路１００に、クロック信号Ｃk_B1、Ｃk_B2、Ｃk_B3として供給する。
【００２０】
また、第１段に対応するクロックゲート回路２０には、当該第１段の単位回路１００における昇圧動作の有効／無効を指定するイネーブル信号Ｅnb(1)が供給される。同様に、第２段から第１０段に対応するクロックゲート回路２０には、イネーブル信号Ｅnb(2)〜Ｅnb(10)が個別に供給される。
なお、イネーブル信号Ｅnb(1)〜Ｅnb(10)の各々は、対応する段の単位回路１００における昇圧動作の有効を指定する場合にはＨレベルとなり、無効を指定する場合にはＬレベルとなる。換言すれば、イネーブル信号Ｅnb(1)〜Ｅnb(10)の各々は、部分停止モードにおいて昇圧動作の無効が指定される段のみ、Ｌレベルとなる。
【００２１】
クロックゲート回路２０に供給されるイネーブル信号Ｅnb(1)〜Ｅnb(10)およびクロック信号Ｃk1、Ｃk2、Ｃk3は、上述した上位回路から供給される。また、イネーブル信号Ｅnb(1)〜Ｅnb(10)およびクロック信号Ｃk1、Ｃk2、Ｃk3のＬレベルはグランドＧndすなわち電圧ゼロであり、Ｈレベルは電圧Ｖddである。
【００２２】
図３は、クロックゲート回路２０の構成を示す図である。クロックゲート回路２０は、第１段から第１０段までにわたって共通な構成であるので、ここでは、一般的な第ｎ段で代表して説明している。
この図に示されるように、クロックゲート回路２０は、ＡＮＤ回路２１２、２２２、２３２と、ＮＯＴ回路（インバータ）２１４、２１６、２２４、２２６、２３４、２３６とを含む。
このうち、ＡＮＤ回路２１２は、クロック信号Ｃk1とイネーブル信号Ｅnb(n)との論理積信号を出力し、ＮＯＴ回路２１４は、当該論理積信号の論理を反転した否定信号を出力し、ＮＯＴ回路２１６は、当該否定信号を再否定し、当該論理積信号を正転（肯定）させて、クロック信号Ｃk_B1として出力する。ここで、ＡＮＤ回路２１２およびＮＯＴ回路２１４の電源電圧はＶddであるのに対し、ＮＯＴ回路２１６の電源電圧は２倍の２・Ｖddである。このため、クロック信号Ｃk_B1は、イネーブル信号Ｅnb(n)がＨレベルであれば、クロック信号Ｃk1のＨレベルの電圧Ｖddを２倍の電圧２・Ｖddにレベルシフトした信号となる。
【００２３】
また、ＡＮＤ回路２２２は、クロック信号Ｃk2とイネーブル信号Ｅnb(n)との論理積信号を出力し、ＮＯＴ回路２２４は、当該論理積信号の論理を反転した否定信号を出力し、ＮＯＴ回路２２６は、当該否定信号を再否定し、当該論理積信号を正転させて、クロック信号Ｃk_B2として出力する。ＡＮＤ回路２２２、ＮＯＴ回路２２４、２２６の電源電圧はＶddであるので、クロック信号Ｃk_B2は、イネーブル信号Ｅnb(n)がＨレベルであれば、クロック信号Ｃk2としてそのまま出力されることになる。
【００２４】
また、ＡＮＤ回路２３２は、クロック信号Ｃk3とイネーブル信号Ｅnb(n)との論理積信号を出力し、ＮＯＴ回路２３４は、当該論理積信号の論理を反転した否定信号を出力し、ＮＯＴ回路２３６は、当該否定信号を再否定し、当該論理積信号を正転させて、クロック信号Ｃk_B3として出力する。ＡＮＤ回路２３２およびＮＯＴ回路２３４の電源電圧はＶddであるのに対し、ＮＯＴ回路２３６の電源電圧は、オペアンプ１２から出力される信号Ｖin1の電圧である。このため、クロック信号Ｃk_B3は、イネーブル信号Ｅnb(n)がＨレベルであれば、クロック信号Ｃk3のＨレベルの電圧Ｖddを信号Ｖin1の電圧にレベルシフトした信号となる。
【００２５】
なお、図３では、クロックゲート回路２０について説明便宜のために、正論理で示しているが、例えばクロック信号Ｃk1からクロック信号Ｃk_B1を出力する系でいえば、クロック信号Ｃk1とイネーブル信号Ｅnb(n)との否定論理積信号をＮＡＮＤ回路で求めて、当該否定論理積信号を、電源電圧を２・ＶddとするＮＯＴ回路で再否定して、クロック信号Ｃk_B1として出力する負論理の構成としても良い。
【００２６】
図４は、単位回路１００の構成を示す図である。単位回路１００についても、第１段から第１０段までにわたって共通な構成であるので、第ｎ段で代表して説明している。
この図に示されるように、単位回路１００は、ダイオードＤa、Ｄb、Ｎチャネル型のトランジスタ１０２、１０４、コンデンサＣx1、Ｃx2、Ｃx3、Ｃを含む。
単位回路１００の第１端子は、ダイオードＤaのカソード端子に接続される。また、第２端子は、ダイオードＤbのカソード端子およびトランジスタ１０２（第１トランジスタ）のドレイン端子に接続される。クロック信号Ｃk_B1が供給される端子は、コンデンサＣx1の一端に接続され、クロック信号Ｃk_B2が供給される端子は、コンデンサＣx2の一端に接続され、クロック信号Ｃk_B3が供給される端子は、コンデンサＣx3の一端に接続される。
【００２７】
ダイオードＤaのアノード端子、コンデンサＣx1の他端およびトランジスタ１０２のゲート端子は、ノードＮ１として互いに共通接続される。ダイオードＤbのアノード端子、コンデンサＣx2の他端およびトランジスタ１０４（第２トランジスタ）のゲート端子は、ノードＮ２として互いに共通接続される。また、トランジスタ１０２のソース端子、コンデンサＣx3の他端およびトランジスタ１０４のドレイン端子は、ノードＮ３として互いに共通接続される。
【００２８】
トランジスタ１０４のソース端子は、コンデンサＣの一端と、単位回路１００において丸数字の「３」が付された第３端子とに接続されている。このため、トランジスタ１０４のソース端子における電圧が信号Ｖo(n)として出力されることになる。
なお、コンデンサＣの他端はグランドに接地されている。このため、信号Ｖo(n)は、電圧変動が抑えられて、出力されることになる。
【００２９】
また、単位回路１００では、それぞれ破線で示されるように、第３端子から第２端子に向かう方向を順方向とするダイオードＤc1と、第３端子からノードＮ３に向かう方向を順方向とするダイオードＤc2と、第３端子からノードＮ３に向かう方向を順方向とするダイオードＤc3が寄生する。
このように単位回路１００において、ダイオードＤc1、Ｄc2、Ｄc3が寄生する理由は、トランジスタ１０２、１０４を半導体基板に形成したときの構造による。
そこで次に、トランジスタ１０２等の構造について説明する。
【００３０】
図５は、半導体基板に形成されたトランジスタ１０２等の構造を示す部分断面図である。この図の例では、例えばＰ型の半導体基板４１においてトランジスタ１０２が、次のように形成されている。すなわち、Ｎチャネル型のトランジスタ１０２はＰウェル４３に形成されて、当該Ｐウェル４３は、半導体基板４１とはディープＮウェル４２によって電気的に分離されている。
Ｐウェル４３には、Ｎ型の拡散層４５、４６と、Ｐ型の拡散層５１とがそれぞれ形成されており、このうち、拡散層４５がドレイン端子となって、信号Ｖi(n)が供給される第２端子に接続され、拡散層４６がソース端子となってノードＮ３に電気的に接続される。拡散層４５、４６の間には、酸化膜４７を介してポリシリコン等からなる電極４８が形成されて、当該電極４８がゲート端子となってノードＮ１に電気的に接続される。また、拡散層５１は、当該単位回路１００の第３端子、すなわちトランジスタ１０４のソース端子に接続されている。このため、トランジスタ１０２の基板電位は、トランジスタ１０４におけるソース端子の電位となる。
【００３１】
したがって、このように構成されたトランジスタ１０２では、Ｐウェル４３からＮ型の拡散層４５に向かう方向を順方向とするダイオードＤc1が寄生し、Ｐウェル４３からＮ型の拡散層４６に向かう方向を順方向とするダイオードＤc2が寄生する。
【００３２】
ここではトランジスタ１０２について説明したが、トランジスタ１０４についても図５において接続先が括弧書で記載されているように同様な構成となる。すなわち、トランジスタ１０４では、拡散層４５がノードＮ３に接続され、ゲート端子がノードＮ２に接続され、拡散層４６、５１が第３端子に接続される。このため、トランジスタ１０４では、図５では図示しないが、Ｐウェル４３からＮ型の拡散層４５に向かう方向を順方向とするダイオード（図４においてＤc3）が寄生する。
【００３３】
次に、昇圧回路１０の動作について、通常動作モードと部分停止モードとに分けて説明する。
通常動作モードでは、上述したようにイネーブル信号Ｅnb(1)〜Ｅnb(10)は、すべてＨレベルとなる。このため、第１段から第１０段までに対応するクロックゲート回路２０は、クロック信号Ｃk1〜Ｃk3のうち、クロック信号Ｃk1、Ｃk3の論理振幅をそれぞれ変換してクロック信号Ｃk_B1、Ｃk_B3として出力し、クロック信号Ｃk2をクロック信号Ｃk_B2として出力する。
【００３４】
図６は、通常動作モードにおいて、第１段の単位回路１００の動作を説明するための波形図である。
ここでは説明のため、信号Ｖpinの電圧が１．０Ｖであって、信号Ｖoutの電圧として−１０Ｖ（信号Ｖfbの電圧が−１．０Ｖ）が出力される場合を想定して説明する。この場合、信号Ｖin1は、上述したように１．０Ｖとなるので、当該信号Ｖin1を電源とするＮＯＴ回路２３６から出力される信号、すなわちクロック信号Ｃk_B3のＨレベルは、１．０Ｖとなる。また、電源電圧Ｖddを１．８Ｖとすると、クロック信号Ｃk_B1のＨレベルは、電圧Ｖddの２倍の３．６Ｖとなり、クロック信号Ｃk_B2のＨレベルは、電圧Ｖddの１．８Ｖとなる。
【００３５】
単位回路１００では、図６に示されるように、クロック信号Ｃk_B1〜Ｃk_B3で規定される期間Ｔa、Ｔbが交互に繰り返され、これによって昇圧動作が実行される。期間Ｔaでは、クロック信号Ｃk_B1、Ｃk_B3がともにＨレベルであって、クロック信号Ｃk_B2がＬレベルであり、期間Ｔbでは、クロック信号Ｃk_B1、Ｃk_B3がともにＬレベルであって、クロック信号Ｃk_B2がＨレベルである。
なお、クロック信号Ｃk_B1〜Ｃk_B3（クロック信号Ｃk1〜Ｃk3）のレベルが変化するタイミングは、コンデンサＣに蓄積された電圧がトランジスタ１０２、１０４の同時オンによってリーク等してしまうのを防止するために、若干ずらした関係となっている。詳細には、期間Ｔbの終了タイミングａにおいてクロック信号Ｃk_B2がＨからＬレベルに変化し、この後のタイミングｂにおいてクロック信号Ｃk_B3がＬからＨレベルに変化し、引き続き期間Ｔaの開始タイミングｃにおいてクロック信号Ｃk_B1がＬからＨレベルに変化する一方、期間Ｔaの終了タイミングｄにおいてクロック信号Ｃk_B1がＨからＬレベルに変化し、この後のタイミングｅにおいてクロック信号Ｃk_B3がＨからＬレベルに変化し、引き続き期間Ｔbの開始タイミングｆにおいてクロック信号Ｃk_B2がＬからＨレベルに変化する、という関係となっている。
【００３６】
さて、第１段の単位回路１００において、第１端子に入力される信号Ｖi(0)は電圧Ｖdd（１．８Ｖ）であり、第２端子に入力される信号Ｖi(1)は電圧ゼロである。
第１段の単位回路１００において、第１端子の電圧は、ノードＮ１の電圧がダイオードＤaにおいて順方向電圧だけ降下した電圧である。このため、ノードＮ１は、信号Ｖi(0)の電圧にダイオードＤaの順方向電圧だけ加算した電圧に対し、直流成分がコンデンサＣx1によりカットされたクロック信号Ｃk_B1が重畳される。
【００３７】
ここで、ダイオードＤaの順方向電圧を０．５Ｖとすると、ノードＮ１の電圧は、期間Ｔaにおいてクロック信号Ｃk_B1がＨレベルのとき、信号Ｖi(0)の１．８Ｖから当該順方向電圧の０．５Ｖだけ加算した２．３Ｖ（Ｈレベル）となり、タイミングｄにおいてクロック信号Ｃk_B1がＬレベルに変化したとき、当該２．３Ｖから当該クロック信号Ｃk_B1の振幅だけ負側に振った−１．３Ｖ（Ｌレベル）となる。なお、ノードＮ１がＬレベルになったとき、当該ノードＮ１は、第１端子における信号Ｖi(0)の電圧Ｖdd（１．８Ｖ）よりも低位となるが、ダイオードＤaによって逆流が阻止される。
【００３８】
また、第１段の単位回路１００において、ノードＮ２では、ノードＮ１と同様に、信号Ｖi(1)の電圧にダイオードＤbの順方向電圧だけ加算した電圧に対し、直流成分がコンデンサＣx2によりカットされたクロック信号Ｃk_B2が重畳される。ここで、ダイオードＤbの電圧降下分を、ダイオードＤaと同様に０．５Ｖとすると、ノードＮ２の電圧は、期間Ｔbにおいてクロック信号Ｃk_B2がＨレベルのとき、信号Ｖi(1)の電圧ゼロから当該降下分の０．５Ｖだけ加算した０．５Ｖ（Ｈレベル）となり、タイミングａにおいてクロック信号Ｃk_B2がＬレベルに変化したときに、当該０．５Ｖから当該クロック信号Ｃk_B2の振幅だけ負側に振った−１．３Ｖ（Ｌレベル）となる。なお、ノードＮ２がＬレベルになったとき、第２端子における信号Ｖi(1)の電圧ゼロよりも低位となるが、ダイオードＤbによって逆流は阻止される。
【００３９】
ここで、第１段の単位回路１００において、詳細については後述するが、ノードＮ１がＨレベルのときにトランジスタ１０２がオンし、ノードＮ１がＬレベルのときにトランジスタ１０２がオフする。一方、ノードＮ２がＨレベルのときに、トランジスタ１０４がオンし、ノードＮ２がＬレベルのときに、トランジスタ１０４がオフする。
【００４０】
ノードＮ３は、トランジスタ１０２がオフしているタイミングｂにおいてクロック信号Ｃk_B3がＨレベルに変化するとき、当該クロック信号Ｃk_B3の振幅分だけ上昇する。この後、タイミングｃにおいてノードＮ１がＨレベルに変化することによってトランジスタ１０２がオンしたときに、ノードＮ３は信号Ｖi(1)の電圧ゼロに確定する。
一方、トランジスタ１０２がオフしているタイミングｅにおいてクロック信号Ｃk_B3がＬレベルに変化するとき、ノードＮ３は、当該クロック信号Ｃk_B3の電圧変化分だけ下降するので、−１．０Ｖとなる。この後、タイミングｆにおいてノードＮ２がＨレベルに変化することによってトランジスタ１０４がオンしたときに、当該−１．０Ｖが信号Ｖo(1)として出力されるとともに、コンデンサＣの一端に保持される。
【００４１】
このため、第１段の単位回路１００において期間Ｔa、Ｔbが交互に繰り返されると、当該期間ＴaにおいてノードＮ３は、第２端子に供給された信号Ｖi(1)の電圧ゼロとなり、次の期間Ｔbにおいて、当該信号Ｖi(1)の電圧ゼロをクロック信号Ｃk_B3の振幅分だけ低下させて、信号Ｖo(1)として出力する構成となる。すなわち、第１段の単位回路１００は、信号Ｖin(1)の０Ｖを、クロック信号Ｃk_B3の振幅分である１．０Ｖだけ下降させて、その下降させた電圧である−１．０Ｖを、信号Ｖo(1)として出力する構成となる。
【００４２】
通常動作モードにおいて、第２段以降の単位回路１００の動作については、次の点以外において第１段の単位回路１００と同様となる。すなわち、第１段の単位回路１００では、第１端子に供給される信号Ｖi(0)の電圧は、第２端子に供給される信号Ｖi(1)の電圧よりも１．８Ｖだけ高位となるのに対し、例えば第２段の単位回路１００では、第１端子に供給される信号Ｖi(1)の電圧は、第２端子に供給される信号Ｖi(2)の電圧よりも１．０Ｖだけ高位となる。
【００４３】
図７は、通常動作モードにおいて、第２段以降の単位回路１００の動作を説明するための波形図である。
なお、図７では、第２段から第１０段までの単位回路１００を一般的に説明するために、第ｎ段の単位回路１００についての信号Ｖi(n-1)、Ｖi(n)、Ｖo(n)の電圧波形を示している。ここで、Ｖxは、信号Ｖi(n)の電圧であり、信号Ｖi(n-1)、Ｖo(n)、ノードＮ１、Ｎ２、Ｎ３の電圧については、電圧Ｖxとの相対値で示される。
【００４４】
このように、第１段の単位回路１００にしても、第２段以降の単位回路１００にしても、それぞれ第２端子に供給される信号の電圧を、クロック信号Ｃk_B3の振幅分（信号Ｖin1で振幅が規定された分、ここでは１．０Ｖ）だけ下降させて出力する。したがって、最終の第１０段の単位回路の第３端子から出力される信号Ｖo(10)、すなわち昇圧回路１０の出力である信号Ｖoutは、信号Ｖi(1)の電圧ゼロを、単位回路１００の段数分の１０回低下させた−１０Ｖとなる。
このようにして、信号Ｖoutは、信号Ｖpinで指定された通りの電圧となる。
【００４５】
なお、信号Ｖoutの電圧が−１０Ｖよりも上昇したとき（絶対値で小さくなったとき）、信号Ｖin1の電圧が１．０Ｖよりも上昇して、信号Ｖoutの電圧を低下させる方向（絶対値で大きくなる方向）に作用する。反対に、信号Ｖoutの電圧が−１０Ｖよりも低下したとき、信号Ｖin1の電圧が１．０Ｖよりも低下して、信号Ｖoutの電圧を上昇させる方向に作用する。したがって、昇圧回路１０によれば、信号Ｖoutの電圧は、信号Ｖpinの電圧の−１０倍でバランスすることになる。
【００４６】
ところで、第ｎ段の単位回路１００では、期間Ｔaにおいて、ノードＮ１、すなわちトランジスタ１０２のゲート端子の電圧（ゲート電圧）がＨレベルになる。このＨレベルのゲート電圧は、第ｎ段の単位回路１００の第１端子に供給された信号Ｖi(n-1)の電圧を、ダイオードＤaの順方向電圧だけ嵩上げした電圧である。
一方、当該期間Ｔaにおいて、当該トランジスタ１０２のソース端子であるノードＮ３は、第２端子に供給される信号Ｖi(n)の電圧である。当該信号Ｖi(n)の電圧は、第１端子に供給される信号Ｖi(n-1)の電圧よりも、第１段であれば１．８Ｖだけ低位であり、第２段以降であれば１．０Ｖだけ低位である。
したがって、トランジスタ１０２のゲート電圧のＨレベルは、ソース電圧よりも第１段では２．３Ｖだけ高くなり、第２段以降では１．５Ｖだけ高くなるので、当該トランジスタ１０２は、Ｈレベルのゲート電圧で十分にオンすることになる。
【００４７】
また、第ｎ段の単位回路１００では、期間Ｔbにおいて、トランジスタ１０２のゲート端子の電圧（ゲート電圧）はＬレベルとなる。このＬレベルのゲート電圧は、Ｈレベルを、クロック信号Ｃk_B1の振幅（３．６Ｖ）だけ下降させた電圧である。
一方、当該期間Ｔbにおいて、ノードＮ３は、第２端子に供給された信号Ｖi(n)の電圧をクロック信号Ｃk_B3の振幅（１．０Ｖ）だけ下降させた電圧となる。
したがって、トランジスタ１０２のゲート電圧のＬレベルは、ソース電圧よりも第１段であれば、０．３Ｖだけ低くなり、第２段以降であれば１．１Ｖだけ低くなるので、当該トランジスタ１０２は、Ｌレベルのゲート電圧で十分にオフすることになる。
【００４８】
トランジスタ１０４のオンオフについていえば、期間Ｔbにおいて、当該トランジスタ１０４のゲート電圧はＨレベルになる。このＨレベルのゲート電圧は、第２端子に供給された信号Ｖi(n)の電圧を、ダイオードＤbの順方向電圧だけ嵩上げした電圧である。
一方、当該期間Ｔbにおいて、当該トランジスタ１０４のソース端子である第３端子は、信号Ｖi(n)の電圧に対して、−１．０Ｖとなる関係（１．０Ｖだけ低い関係）にある。
したがって、トランジスタ１０４のゲート電圧のＨレベルは、ソース電圧よりも１．５Ｖだけ高くなるので、当該トランジスタ１０４は、Ｈレベルのゲート電圧で十分にオンすることになる。
【００４９】
また、期間Ｔaにおいて、トランジスタ１０４のゲート電圧はＬレベルになる。このＬレベルのゲート電圧は、Ｈレベルを、クロック信号Ｃk_B2の振幅（１．８Ｖ）だけ下降させた電圧である。
一方、期間Ｔaにおいて、第３端子は、信号Ｖi(n)の電圧をクロック信号Ｃk_B3の振幅（１．０Ｖ）だけ下降させた電圧となる。
したがって、トランジスター１０４のゲート電圧のＬレベルは、ソース電圧よりも０．３Ｖだけ低くなるので、当該トランジスタ１０４は、Ｌレベルのゲート電圧で十分にオフすることになる。
【００５０】
このように、昇圧回路１０において、信号Ｖoutの昇圧の程度を大きくして例えば−１０Ｖで出力する場合、第１段の単位回路１００に入力される信号Ｖin(1)の電圧ゼロを、各段の単位回路１００で順次１Ｖずつ低下させる構成となっている。なお、単位回路１００での電圧低下分である１Ｖは、クロック信号Ｃk_B3の振幅であって、オペアンプ１２の出力である信号Ｖin1で規定される点は、上述した通りである。
【００５１】
一方、昇圧回路１０において、昇圧の程度を小さくして信号Ｖoutを例えば−３Ｖで出力する場合に全段の単位回路１００を用いて昇圧する構成を仮定したとき、１段の単位回路１００による電圧低下分は０．３Ｖとなる。実施形態において、１段の電圧低下分は、ＮＯＴ回路２３６から出力されるクロック信号Ｃk_B3の振幅、すなわちＮＯＴ回路２３６の電源である信号Ｖin1の電圧で規定される。１段の電圧低下分を０．３Ｖとするためには、信号Ｖin1の電圧を０．３Ｖとすれば良いはずであるが、このように低い電圧では、ＮＯＴ回路２３６が動作しない、または、その動作が不安定になりやすい。
【００５２】
このため、本実施形態では、昇圧の程度が小さい信号Ｖoutを出力する場合、動作モードを部分停止モードに移行させて、信号Ｖin1の電圧として１．０Ｖ付近が確保されるように、第１段から第１０段までの単位回路１００のうち、第１段から第（ｎ−１）段までの単位回路１００による昇圧を無効とさせ、第ｎ段以降の単位回路１００によって昇圧を有効とさせる。これにより、ＮＯＴ回路２３６の安定動作を確保するとともに、昇圧を有効とさせる昇圧段数を調整することによって、昇圧の程度が小さい信号Ｖoutを所望の電圧で出力する構成となっている。
そこで次に、このような部分停止モードにおける動作について説明する。
【００５３】
上位回路は、所望する信号Ｖoutの電圧に応じて、昇圧を無効／有効とさせる単位回路１００を決定するとともに、昇圧を無効とさせる単位回路１００に対応するクロックゲート回路２０へのイネーブル信号をＬレベルとし、昇圧を有効とさせる単位回路１００に対応するクロックゲート回路２０へのイネーブル信号をＨレベルとする。
【００５４】
なお、上位回路は、昇圧を無効とさせる単位回路１００については第１段から連続させ、昇圧を有効とさせる単位回路１００については、無効とする単位回路の次段から連続させる。また、上位回路は、どの段まで昇圧を無効とするかについて（どの段から昇圧を有効とさせるかについて）は、例えば信号Ｖoutの電圧範囲に応じて予めテーブル化して記憶している。くわえて、上位回路は、例えば第（ｎ−１）段まで昇圧を無効とし、続く第ｎ段から昇圧を有効とさせる場合に、第（ｎ−１）段に対応する信号Ｃkv(n-1)をクロック信号Ｃk2（Ｃk_B2）の反転信号とし、他の段に対応する信号Ｃkv(1)〜Ｃkv(n-2)と、Ｃkv(n)〜Ｃkv(9)をＬレベルに固定する。
【００５５】
部分停止モードについて具体例を挙げて説明する。ここでは例えば、信号Ｖpinの電圧が０．２８Ｖであって信号Ｖoutの電圧を−２．８Ｖとする場合に、上位回路が、第１段から第１０段までの単位回路１００のうち、初段の第１段から第８段までの単位回路１００の昇圧を無効とし、続く第９段および第１０段の単位回路１００の昇圧を有効とさせる場合について説明する。
【００５６】
図８は、この場合の第１段から第１０段までの単位回路１００の状態を簡易的に示す説明図である。
この場合、上位回路は、まず、昇圧を無効とする段のイネーブル信号Ｅnb(1)〜Ｅnb(8)をＬレベルとし、昇圧を有効とする段のイネーブル信号Ｅnb(9)、Ｅnb(10)をＨレベルとする。これにより、図において、クロック信号Ｃk_B1〜Ｃk_B3は、第１段から第８段までに対応する単位回路１００には「×」で示されるように供給されず（Ｌレベルで固定され）、第９段および第１０段に対応する単位回路１００には「○」で示されるように供給される。
【００５７】
クロック信号Ｃk_B1〜Ｃk_B3が供給されない第１段から第８段のうち、第１段から第６段（図示省略）までの単位回路１００では、第３端子から出力される信号Ｖo(1)〜Ｖo(6)、すなわち信号Ｖi(2)〜Ｖi(7)は、コンデンサＣを介したリークによって、電圧ゼロとなる。ただし、第７段の単位回路１００の第３端子から出力される信号Ｖo(7)、つまり信号Ｖi(8)は、信号Ｃkv(8)によって次に説明するような信号となる。
【００５８】
詳細には、第７段の単位回路１００の第３端子では、電圧ゼロの信号Ｖi(7)に対して、当該第７段の単位回路１００において寄生するダイオードＤc1によって、順方向電圧だけ嵩上げした電圧に、信号Ｃkv(8)の直流成分がコンデンサＣによってカットされた状態で重畳される。ここで、ダイオードＤc1の順方向電圧をダイオードＤa、Ｄbと同様に０．５Ｖとすると、信号Ｖi(8)は、図９に示されるように、信号Ｃkv(8)がＨレベルの１．８Ｖのときに、信号Ｖi(7)の電圧ゼロから当該ダイオードＤc1の順方向電圧だけ嵩上げした０．５Ｖとなり、信号Ｃkv(8)がＬレベルの電圧ゼロに低下したとき、当該０．５Ｖから、当該信号Ｃkv(8)の振幅だけ低下させた−１．３Ｖとなる。
なお、図９は、部分停止モードにおいて、昇圧が無効とされる最後段である第８段の単位回路１００の動作を中心に説明するための波形図である。
【００５９】
一方、信号Ｖi(9)、つまり第８段の単位回路１００の第３端子から出力される信号は、上述した信号Ｖi(8)の振幅低位側の−１．３Ｖを、当該第８段の単位回路１００において寄生するダイオードＤc1の順方向電圧だけ嵩上げした−０．８Ｖとなる。
【００６０】
第９段以降の単位回路１００には、クロック信号Ｃk_B1〜Ｃk_B3が供給されるので、昇圧が実行される。なお、昇圧が有効にされる初段の第９段では、第１端子に供給される信号Ｖi(8)は、−１．３Ｖ／０．５Ｖで切り替わり、第２端子に供給される信号Ｖi(9)は、−０．８Ｖとなる。
このため、ノードＮ１、Ｎ２、Ｎ３の電圧が、通常動作モードと異なるものの、第９段の単位回路１００は、基本的な動作原理は同じで反転動作を実行する。
【００６１】
すなわち、第９段の単位回路１００において、ノードＮ１は、期間Ｔaで第１端子の信号Ｖi(8)の０．５Ｖを、ダイオードＤaの順方向電圧の０．５Ｖだけ嵩上げした１．０Ｖの状態と、この１．０Ｖをクロック信号Ｃk_B1の振幅だけ下降させた−２．６Ｖの状態とで交互に切り替わる。
また、ノードＮ３は、ノードＮ１が高位の１．０Ｖのときにトランジスタ１０２がオンすることによって、信号Ｖi(9)の−０．８Ｖとなり、ノードＮ１がタイミングｄで低位の−２．６Ｖに変化してトランジスタ１０２がオフした後、タイミングｅでクロック信号Ｃk_B3が１．０Ｖから０Ｖに変化したときに、−０．８Ｖから当該変化分の１．０Ｖだけ下降して−１．８Ｖとなる。
【００６２】
一方、ノードＮ２は、期間Ｔbで第２端子の信号Ｖi(9)の−０．８Ｖを、ダイオードＤbの順方向電圧の０．５Ｖだけ嵩上げした−０．３Ｖ（Ｈレベル）の状態と、この−０．３Ｖをクロック信号Ｃk_B2の振幅だけ下降させた−２．１Ｖ（Ｌレベル）の状態とで交互に切り替わる。この切り替わりにおいて、ノードＮ２がＨレベルのときにトランジスタ１０４がオンして、ノードＮ３における−１．８Ｖが、第３端子から信号Ｖo(9)、すなわち、第１０段の単位回路１００に入力される信号Ｖi(10)として出力されるとともに、コンデンサＣに保持される。
第１０段の単位回路１００は、通常動作モードと同様に、第２端子に供給される信号Ｖi(10)の電圧を、クロック信号Ｃk_B3の振幅の１Ｖだけ低下させて出力することになるので、信号Ｖo(10)、すなわち、信号Ｖoutの電圧は−２．８Ｖとなる。
【００６３】
ここでは、昇圧について第１段から第８段までを無効とし、第９段および第１０段を有効とさせたが、信号Ｖoutの電圧として例えば−３．８Ｖを所望する場合には、第１段から第７段までを無効とし、第８段から第１０段までを有効とさせれば良い。
【００６４】
なお、昇圧を無効とさせる単位回路１００を第１段から第（ｎ−１）段までとしたときに、昇圧が有効となる第ｎ段の昇圧分である−１．８Ｖは、
第１に、電圧ゼロを第（ｎ−２）段におけるダイオードＤc1の順方向電圧（０．５Ｖ）だけ嵩上げした電圧（０．５Ｖ）とし、
第２に、当該電圧（０．５Ｖ）を、信号Ｃkv(n-1)の振幅、すなわち電源電圧Ｖdd（１．８Ｖ）だけ低下させた電圧（−１．３Ｖ）とし、
第３に、当該電圧（−１．３Ｖ）を第（ｎ−１）段におけるダイオードＤc1の順方向電圧（０．５Ｖ）だけ嵩上げした電圧（−０．８Ｖ）とし、
第４に、当該電圧（−０．８Ｖ）をクロック信号Ｃk_B3の振幅、信号Ｖin1の電圧（ここでは１Ｖ）だけ低下させた電圧（−１．８Ｖ）である。
【００６５】
すなわち、説明を簡略化するために、各段において寄生するダイオードＤc1の順方向電圧をＶdropとすると、部分停止モードにおいて、第ｎ段の昇圧分は、
Ｖdrop−Ｖdd＋Ｖdrop−Ｖin1
と表すことができ、
また、第（ｎ＋１）段以降における各段の昇圧分は信号Ｖin1の電圧分となる。
【００６６】
したがって、部分停止モードにおいて、昇圧を有効とさせる段数を設定したり、ＮＯＴ回路２３６が安定動作する範囲において信号Ｖin1を操作したりすることによって、比較的に自由に信号Ｖoutの電圧を調整することができる。
【００６７】
ここで、本実施形態の優位性について、比較例と対比して説明する。図１０は、比較例に係る単位回路の構成を示す図である。この単位回路の構成についての詳細な説明は省略するが、４つのＮチャネル型トランジスタと、２つのＰチャネル型トランジスタとが次に説明するように相補的に動作する。
【００６８】
図１１は、比較例に係る単位回路の動作を説明するための各部の波形図である。この図に示されるように、比較例に係る単位回路においても、クロック信号φ０〜φ３で規定される期間Ｔa、Ｔbが交互に繰り返される。
【００６９】
詳細には、クロック信号φ０、φ３がＨレベルであり、クロック信号φ１、φ２がＬレベルである期間Ｔaでは、図１２に示されるように、クロックφ３のＨレベルへの変化によって、ノードＢの電圧が引き上げられて、当該ノードＢにゲート端子が接続された２つのＮチャネル型トランジスタをオンさせる。これにより、当該期間Ｔaの前の期間ＴbにおいてコンデンサＣ１に保持された電圧（ノードＮ１１の電圧）が、クロック信号φ１のＬレベルへの変化分だけ引き下げられて、信号Ｖo(n)として出力されるとともに、当該ノードＮ１１にゲート端子が接続されたＰチャネル型トランジスタをオンさせる。これにより、単位回路に入力される信号Ｖi(n)とクロック信号φ０との電位差がコンデンサＣ０で保持される。また、クロック信号φ２と信号Ｖo(n)との電位差がコンデンサＣ２で保持される。
【００７０】
また、クロック信号φ０、φ３がＬレベルであり、クロック信号φ１、φ２がＨレベルである期間Ｔbでは、図１３に示されるように、クロックφ２のＨレベルへの変化によって、ノードＡの電圧が引き上げられて、当該ノードＡにゲート端子が接続された２つのＮチャネル型トランジスタをオンさせる。これにより、期間ＴaにおいてコンデンサＣ０に保持された電圧（ノードＮ１０の電圧）が、クロック信号φ０のＬレベルへの変化分だけ引き下げられて、信号Ｖo(n)として出力されるとともに、当該ノードＮ１０にゲート端子が接続されたＰチャネル型トランジスタをオンさせる。これにより、信号Ｖi(n)とクロック信号φ１との電位差がコンデンサＣ１で保持される。また、クロック信号φ３と信号Ｖo(n)との電位差がコンデンサＣ３で保持される。
【００７１】
このように、比較例に係る単位回路においても、期間Ｔa、Ｔbが交互に繰り返されると、信号Ｖi(n)の電圧が、クロック信号φ０、φ１の振幅だけ低下して信号Ｖo(n)として出力される。したがって、このような単位回路が複数段接続されると、実施形態と同様な昇圧動作が実行される。
【００７２】
ただし、比較例に係る単位回路では、次のような問題が指摘されている。
この問題について説明すると、比較例に係る単位回路においては、Ｎチャネル型およびＰチャネル型トランジスタを含む相補型、いわゆるＣＭＯＳ型となる。このうち、Ｎチャネル型トランジスタは、図５に示したような構造となるが、Ｐチャネル型トランジスタは、例えば図１４に示されるように、Ｐ型の半導体基板４１のＮウェル５３に形成される。このＮウェル５３は、図の例では、電圧Ｖdd（１．８Ｖ）に保たれるが、半導体基板４１の電位（グランド）よりも低下させることはできない。
２つのＰチャネル型トランジスタのゲート端子のうち、ノードＮ１１には、期間Ｔaにおいて、信号Ｖo(n)の電圧が印加され（図１１、図１２参照）、ノードＮ１０には、期間Ｔbにおいて信号Ｖo(n)の電圧が同様に印加される（図１１、図１３参照）。信号Ｖo(n)は、単位回路の下流側となるにつれて、大きな負電圧となる。このため、ゲート（ノードＮ１０またはＮ１１）とＮウェル５３との間で高電圧が印加されるので、Ｐチャネル型のトランジスタは、このような高電圧に耐えられるだけの能力が必要となる、という問題がある。
【００７３】
これに対して、本実施形態では、図５に示されるように、トランジスタ１０２における基板電位、すなわちＰウェル４３の電位が、出力である信号Ｖo(n)となっている。また、ゲート端子であるノードＮ１、Ｎ２の電圧は、当該信号Ｖo(n)との相対値で規定されている。
詳細には、第ｎ段の単位回路１００において、トランジスタ１０２をオンさせるゲート電圧（ノードＮ１の電圧）は、上述したように信号Ｖi(n-1)の電圧をダイオードＤaの順方向電圧だけ嵩上げした電圧である。ここで、信号Ｖi(n-1)は、信号Ｖo(n-2)である。信号Ｖo(n)は信号Ｖo(n-2)を単位回路１００で２段分昇圧した電圧である。このため、トランジスタ１０２におけるゲート・バルク（Ｐウェル４３）間の電圧は、２段分の昇圧電圧とダイオードＤaの順方向電圧とを合算した関係に保たれる（第１段を除く）。
同様に、第ｎ段の単位回路１００において、トランジスタ１０４をオンさせるゲート電圧（ノードＮ２の電圧）は、上述したように信号Ｖi(n)の電圧をダイオードＤbの順方向電圧だけ嵩上げした電圧である。ここで、信号Ｖo(n)は信号Ｖi(n)を単位回路の１段分の昇圧した電圧であるので、トランジスタ１０４におけるゲート・バルク（Ｐウェル４３）間の電圧は、１段分の昇圧電圧とダイオードＤbの順方向電圧とを合算した関係に保たれる（第１段を除く）。
したがって、本実施形態では、トランジスタ１０２、１０４の耐圧については、単位回路１００の位置（上流側であるか下流側であるか）にかかわらず、小さくて済むので、半導体への集積化が容易となるのである。
【００７４】
なお、上述した実施形態では、トランジスタ１０２、１０４をＮチャネル型としたが、Ｐチャネル型としても良い。トランジスタ１０２、１０４をＰチャネル型とする場合、半導体基板はＮ型となる。
また、グランドを基準に負極側に電圧を低める構成のほか、正極側に電圧を高める構成としても良い。
なお、実施形態にあっては、単位回路１００の段数を「１０」としたが、これ以外であっても良い。
【符号の説明】
【００７５】
１０…昇圧回路、１２…オペアンプ、２０…クロックゲート回路、１００…単位回路、１０２、１０４…トランジスタ、Ｄa、Ｄb、Ｄc1、Ｄc2、Ｄc3…ダイオード。
【図１】
2016086553.tif 000003
【図２】
2016086553.tif 000004
【図３】
2016086553.tif 000005
【図４】
2016086553.tif 000006
【図５】
2016086553.tif 000007
【図６】
2016086553.tif 000008
【図７】
2016086553.tif 000009
【図８】
2016086553.tif 000010
【図９】
2016086553.tif 000011
【図１０】
2016086553.tif 000012
【図１１】
2016086553.tif 000013
【図１２】
2016086553.tif 000014
【図１３】
2016086553.tif 000015
【図１４】
2016086553.tif 000016