(57)【要約】【課題】多層配線基板の配線幅を狭ピッチで形成し、多層配線基板上のはんだバンプを狭ピッチで形成することを可能とする多層配線基板の製造方法を提供する。【解決手段】絶縁基板の表裏面にシード層を層間接続状態に形成するシード層形成工程と、シード層表面に配線用めっきレジストを形成する配線用めっきレジスト形成工程と、電解銅めっきを施してシード層の上に配線層を形成する電解銅めっき工程と、配線層及び配線用めっきレジストの上に電極形成予定部を除いて電極用めっきレジストを形成する電極用めっきレジスト形成工程と、電極形成予定部にはんだめっき層を形成するはんだめっき工程と、配線用めっきレジスト及び電極用めっきレジストを除去するめっきレジスト除去工程と、めっきレジスト除去工程後に露出したシード層を除去するエッチング工程と、はんだめっき層の形成部位を残してソルダーレジスト層を形成するソルダーレジスト形成工程とを有する。【選択図】      図２
2016096245.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の表裏面にシード層を層間接続状態に形成するシード層形成工程と、
前記シード層表面に配線用めっきレジストを形成する配線用めっきレジスト形成工程と、
前記配線用めっきレジストが形成された前記絶縁基板に電解銅めっきを施して前記シード層の上に配線層を形成する電解銅めっき工程と、
前記配線層及び前記配線用めっきレジストの上に電極形成予定部を除いて電極用めっきレジストを形成する電極用めっきレジスト形成工程と、
前記電極用めっきレジストが形成された前記絶縁基板にはんだめっきを施して前記電極形成予定部にはんだめっき層を形成するはんだめっき工程と、
前記配線用めっきレジスト及び前記電極用めっきレジストを除去するめっきレジスト除去工程と、
該めっきレジスト除去工程後に露出した前記シード層を除去するエッチング工程と、
前記はんだめっき層の形成部位を残してソルダーレジスト層を形成するソルダーレジスト形成工程とを有する多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の配線層が積層された多層配線基板を製造する方法に関する。
【背景技術】
【０００２】
近年、ネットワーク情報社会の急速な進展に伴い、半導体デバイスの高機能・小型化に対応した高密度実装としてフリップチップ実装が普及している。そして、このフリップチップ実装において、半導体デバイスとマザーボードとの間を、インターポーザーと称される多層配線基板を介して接続することにより、高密度実装することが行われている。
【０００３】
多層配線基板は、特許文献１及び特許文献２に記載されるように、複数の配線層（配線パターン）が積層され、少なくとも表面と裏面の両面に配線層が形成されたものであり、これら両面の配線層は、絶縁基板を貫通するスルーホール（導通孔、貫通孔）により接続されている。また、多層配線基板の表面及び裏面の配線層のパッド部（電極、シード層）には、半導体デバイス及びマザーボードと接合するためのはんだバンプがそれぞれ設けられ、これらのはんだバンプを介して多層配線基板の表面側に半導体デバイスが接続されるとともに、多層配線基板の裏面側にマザーボードが接続されることで、半導体デバイスとマザーボードとの間が電気的に接続されるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５‐１３６２８２号公報
【特許文献２】特開２００３‐２４３５７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、このような多層配線基板を製造する際には、図４に示すように、あらかじめ銅箔２１が積層された絶縁基板１１上にシード層３１を形成しておき（図４（ａ））、このシード層３１上に配線用めっきレジスト４１を形成した後に電解銅めっきを施すことによりパターニングされた配線層１２を形成する（図４（ｂ））。そして、配線用めっきレジスト４１を除去し、さらにシード層３１及び銅箔２１を除去した後で（図４（ｃ））、パッド部１２ａを残して配線層１２をソルダーレジスト層１４で被覆する（図４（ｄ））。このため、パッド部１２ａ上にはんだバンプを形成する際には、図４（ｅ）に示すように、はんだボール１３ａをパッド部１２ａにリフロー実装することによって形成することが行われる。
【０００６】
しかしながら、半導体デバイスの高密度実装の要求は益々高まっており、半導体デバイスの端子間隔の狭ピッチ化が進められている。このため、多層配線基板の配線幅を狭くして高密度化するとともに、パッド部の直径も小さくすることが求められるようになっており、これに伴ってはんだバンプも狭ピッチで形成することが要求されるようになってきている。このため、はんだボールを用いる方法では、狭ピッチ化に対応することが難しくなっている。
そこで、狭ピッチ化に適しているめっき法によりはんだバンプの形成を行おうとすると、ソルダーレジスト層を形成した後に無電解めっきを行い、さらにメッキレジスト形成を行うなど、プロセスが多くなってしまう。
【０００７】
本発明は、このような事情に鑑みてなされたもので、多層配線基板の配線幅を狭ピッチで形成するとともに、多層配線基板上のはんだバンプを狭ピッチで形成することを可能とする多層配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の多層配線基板の製造方法は、絶縁基板の表裏面にシード層を層間接続状態に形成するシード層形成工程と、前記シード層表面に配線用めっきレジストを形成する配線用めっきレジスト形成工程と、前記配線用めっきレジストが形成された前記絶縁基板に電解銅めっきを施して前記シード層の上に配線層を形成する電解銅めっき工程と、前記配線層及び前記配線用めっきレジストの上に電極形成予定部を除いて電極用めっきレジストを形成する電極用めっきレジスト形成工程と、前記電極用めっきレジストが形成された前記絶縁基板にはんだめっきを施して前記電極形成予定部にはんだめっき層を形成するはんだめっき工程と、前記配線用めっきレジスト及び前記電極用めっきレジストを除去するめっきレジスト除去工程と、該めっきレジスト除去工程後に露出した前記シード層を除去するエッチング工程と、前記はんだめっき層の形成部位を残してソルダーレジスト層を形成するソルダーレジスト形成工程とを有する。
【０００９】
あらかじめ形成したシード層の上に配線用めっきレジストを形成し、その後に電解銅めっきで配線層を形成することから、配線用めっきレジストにより区画された矩形状断面の配線パターン形状の配線層を形成することができる。したがって、微細化された配線幅の配線パターンを形成することができる。
また、配線用めっきレジスト上に電極用めっきレジストを重ねて形成し、この状態ではんだめっきを施すことで、微細化された小径のパッド部に容易にはんだめっき層からなるはんだバンプを形成することができるので、多層配線基板上のはんだバンプを狭ピッチで形成することができる。
さらに、配線用めっきレジストを除去することなく電極用めっきレジストを重ねて形成し、パッド部上にはんだめっき層を形成した後に配線用めっきレジスト及び電極用めっきレジストを一度に除去することとしているので、配線用めっきレジストと電極用めっきレジストとを別々に除去する場合と比べて多層配線基板の製造工程を簡略化することができる。
【発明の効果】
【００１０】
本発明によれば、多層配線基板の配線幅を狭ピッチで形成できるとともに、多層配線基板上のはんだバンプを狭ピッチで形成することができ、かつ、多層配線基板の製造工程を簡略化することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の多層配線基板の製造方法の前半工程を説明する要部断面図である。
【図２】本発明の多層配線基板の製造方法の後半工程を説明する要部断面図である。
【図３】本発明の多層配線基板により製造される多層配線基板を用いた半導体デバイスとマザーボートとの接続構造を説明する断面図である。
【図４】従来の多層配線基板の製造方法を説明する要部断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の多層配線基板の製造方法の実施形態について、図面を参照しながら説明する。
図１及び図２は、本発明の多層配線基板の製造方法の各工程を説明する要部断面図である。また、図３は、本発明の多層配線基板の製造方法により製造される多層配線基板１を用いた半導体デバイス２とマザーボード３との接続構造を説明する断面図である。
【００１３】
多層配線基板１は、例えば図３に示すように、ガラスエポキシ樹脂等の絶縁部材を介して複数の配線層１２が積層された絶縁基板１１の表裏面のパッド部１２ａ上に、半導体デバイス２やマザーボード３との接続に用いる複数のはんだバンプ１３とソルダーレジスト層１４を形成したものである。また、絶縁基板１１の両面に配置される配線層１２は、絶縁基板１１を貫通する貫通孔１１ａを介して電気的に接続されている。したがって、パッド部１２ａ上に形成したはんだバンプ１３を介して多層配線基板１の上面側に半導体デバイス２が接続されるとともに、多層配線基板１の下面側にマザーボード３が接続されることで、半導体デバイス２とマザーボード３との間が電気的に接続されるようになっている。
また、この多層配線基板１において、絶縁基板１１の表面に積層された配線層１２は、ソルダーレジスト層１４で覆われているが、パッド部１２ａ及びはんだバンプ１３の形成部分には、開口部１４ａが形成されており、はんだバンプ１３が露出して設けられる。
【００１４】
なお、図３に示す多層配線基板１においては、絶縁基板１１の内部の配線層１２と合わせて４層の配線層１２が設けられた４層配線構造となっているが、本実施形態の多層配線基板の層数はこれに限定されるものではなく、２層の配線層を有する２層配線構造等、他にも複数の配線層１２を積み上げた構造とすることもできる。
【００１５】
また、このように構成される多層配線基板１を用いて、図３に示すように、半導体デバイス２とマザーボード３とを接続する際には、多層配線基板１の裏面側のはんだバンプ１３とマザーボード３の電極とが接するようにしてマザーボード３上に多層配線基板１を配置するとともに、この多層配線基板１の表面側のはんだバンプ１３と半導体デバイス２の端子部とが接するようにして多層配線基板１上に半導体デバイス２を配置する。そして、このマザーボード３、多層配線基板１及び半導体デバイス２の積層体を加熱して各はんだバンプ１３を溶融させた後に冷却することにより、多層配線基板１を介してマザーボード３と半導体デバイス２とを接続することができる。
【００１６】
次に、本発明の実施形態の多層配線基板の製造方法について説明する。
まず、図１（ａ）に示すように、表裏面に銅箔２１が積層された絶縁基板１１を用意して、この絶縁基板１１に表裏を貫通する貫通孔１１ａを形成する。そして、この貫通孔１１ａが形成された絶縁基板１１に無電解銅めっきを施し、絶縁基板１１の表裏面に層間接続状態にシード層３１を形成することにより、絶縁基板１１の表裏面を導通させる（シード層形成工程）。
【００１７】
次に、このシード層３１の表裏面に、図１（ｂ）に示すように、配線用めっきレジスト４１を形成する（配線用めっきレジスト形成工程）。この際、配線用めっきレジスト４１は、配線層１２の配線パターン形状を溝状に残して絶縁基板１１の表裏面のシード層３１上に光反応によりパターニングされて形成され、シード層３１が配線パターン形状に露出した状態とされる。
そして、このように配線用めっきレジスト４１が形成された絶縁基板１１に電解銅めっきを施すことにより、図１（ｃ）に示すように、シード層３１の上に配線パターン形状に形成された配線層１２を形成するとともに、貫通孔１１ａ内を介して絶縁基板１１の層の異なる配線層１２どうしを接続する（電解銅めっき工程）。
【００１８】
続いて、図１（ｄ）に示すように、絶縁基板１１の表面に設けられる配線層１２及び配線用めっきレジスト４１の上に、電極形成予定部であるパッド部１２ａを除いて電極用めっきレジスト４２を重ねて形成する（電極用めっきレジスト形成工程）。この際、電極用めっきレジスト４２は、配線用めっきレジスト形成工程と同様に、光反応により配線層１２のパッド部１２ａを残して配線層１２及び配線用めっきレジスト４１上に形成され、配線層１２のパッド部１２ａのみが露出した状態となる。
このように、電極用めっきレジスト４２で被覆され、パッド部１２ａのみが露出した状態とされる絶縁基板１１に、図１（ｅ）に示すように、はんだめっきを施して、パッド部１２ａ上にはんだめっき層１５を形成する（はんだめっき工程）。
【００１９】
そして、はんだめっき層１５を形成した後に、図２（ａ）に示すように、配線用めっきレジスト４１と電極用めっきレジスト４２を剥離して除去する（めっきレジスト除去工程）。さらに、図２（ｂ）に示すように、これらの配線用めっきレジスト４１と電極用めっきレジスト４２を除去した絶縁基板１１をフラッシュエッチングして、配線層１２の間に露出するシード層２１と銅箔１１を除去する（エッチング工程）。
また、図２（ｃ）に示すように、はんだめっき層１５の形成部位、すなわちパッド部１２ａを残して、絶縁基板１１の表面にソルダーレジスト層１４を形成し（ソルダーレジスト形成工程）、多層配線基板１００を製造する。
なお、ソルダーレジスト形成工程後の多層配線基板１００をリフローすることで、はんだめっき層１５をその表面張力によって変形させ、図３に示すように、球状に形成したはんだバンプ１３を形成することができる。
【００２０】
このように、本実施形態の多層配線基板の製造方法では、あらかじめ無電解めっきで形成したシード層２１の上に配線用めっきレジスト４１を形成し、その後に電解銅めっきで配線層１２を形成することから、配線用めっきレジスト４２により区画された矩形状断面の配線パターン形状の配線層１２を形成することができる。したがって、微細化された配線幅の配線パターンを形成することができる。
また、配線用めっきレジスト４１上に電極用めっきレジスト４２を重ねて形成し、この状態ではんだめっきを施すことで、微細化された小径のパッド部１２ａに容易にはんだめっき層１５からなるはんだバンプ１３を形成することができるので、多層配線基板１００上のはんだバンプ１３を狭ピッチで形成することができる。
【００２１】
ちなみに、図４に示す従来の多層配線基板の製造方法において、はんだバンプをはんだめっきによって形成しようとしても、図４（ｄ）に示す状態では、シード層３１が除去されていることから、電解めっきを施すことはできない。このため、狭ピッチ化に適しためっき法によってはんだバンプを形成しようとする場合には、図４（ｄ）に示す状態から更に無電解銅めっき層を形成して、その無電解銅めっき層の上に電極用めっきレジストを形成する必要があり、プロセスが多くなる。
【００２２】
一方、本実施形態の多層配線基板の製造方法では、配線用めっきレジスト４１を除去することなく電極用めっきレジスト４２を重ねて形成し、パッド部１２ａ上にはんだめっき層１５を形成した後に配線用めっきレジスト４１及び電極用めっきレジスト４２を一度に除去することとしているので、配線用めっきレジスト４１と電極用めっきレジスト４２とを別々に除去する場合と比べて多層配線基板１の製造工程を簡略化することができる。
【００２３】
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【符号の説明】
【００２４】
１  多層配線基板
２  半導体デバイス
３  マザーボード
１１  絶縁基板
１１ａ  貫通孔
１２  配線層
１２ａパッド部
１３  はんだバンプ
１４  ソルダーレジスト層
１５  はんだめっき層
２１  銅箔
３１  シード層
４１  配線用めっきレジスト
４２  電極用めっきレジスト
【図１】
2016096245.tif 000003
【図２】
2016096245.tif 000004
【図３】
2016096245.tif 000005
【図４】
2016096245.tif 000006