(57)【要約】【課題】信頼性の高い貫通電極基板及びその製造方法を提供する。【解決手段】第１面及び前記第１面に対向する第２面を有する基板と、前記第１面及び前記第２面を貫通し、平面視において長径及び短径を有する形状を有する貫通孔と、前記貫通孔に配置され、前記第１面側に配置された配線と前記第２面側に配置された配線とを電気的に接続する貫通電極と、を備える、貫通電極基板が提供される。前記貫通孔の長径に対する孔の深さのアスペクト比は４以下である。【選択図】図３
2016225360.tif 000002
【特許請求の範囲】
【請求項１】
第１面及び前記第１面に対向する第２面を有する基板と、
前記第１面及び前記第２面を貫通し、平面視において長径及び短径を有する形状を有する貫通孔と、
前記貫通孔に配置され、前記第１面側に配置された配線と前記第２面側に配置された配線とを電気的に接続する貫通電極と、
を備える、貫通電極基板。
【請求項２】
前記貫通孔は、平面視において楕円形状である、請求項１に記載の貫通電極基板。
【請求項３】
前記貫通孔の前記長径に対する孔の深さのアスペクト比が４以下である、請求項１又は請求項２に記載の貫通電極基板。
【請求項４】
請求項１乃至３の何れか一項に記載の前記貫通電極基板と、
前記貫通電極基板の前記第１面側に配置された前記配線に接続された第１配線構造体と、
前記貫通電極基板の前記第２面側に配置された前記配線に接続された第２配線構造体と、
を備えるインターポーザ。
【請求項５】
請求項１乃至３の何れか一項に記載の前記貫通電極基板と、
前記貫通電極基板に並んで配置された他の基板またはチップと、
を備える半導体装置。
【請求項６】
第１面及び前記第１面に対向する第２面を有する基板の一部に変質層を形成し、
前記変質層をエッチングして、前記第１面及び前記第２面を貫通し、平面視において長径及び短径を有する形状の有する貫通孔を形成し、
前記貫通孔にシード層を形成し、
前記シード層上にめっき層を形成すること、
を含む貫通電極基板の製造方法。
【請求項７】
前記貫通孔は、平面視において楕円形状である、請求項６に記載の貫通電極基板の製造方法。
【請求項８】
前記貫通孔の前記長径に対する孔の深さのアスペクト比が４以下である、請求項６又は請求項７に記載の貫通電極基板の製造方法
【請求項９】
前記シード層は、スパッタリング法によって形成される、請求項６乃至８の何れか一項に記載の貫通電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置に関し、特に、貫通電極基板に形成された貫通孔の形状に関する。
【背景技術】
【０００２】
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。このような集積回路には、回路動作のために必要な電源やロジック信号を外部装置（チップ）から入力するための接続端子が配置されている。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、チップの接続端子のピッチと比較して数倍から数十倍程度小さい。
【０００３】
上記のように、各々の接続端子のピッチが異なる集積回路とチップとを接続する場合に、接続端子のピッチサイズを変換するための仲介基板となるインターポーザが用いられる。インターポーザでは、基板の一方の面に配置された配線には集積回路が実装され、他方の面に配置された配線にはチップが実装され、基板の両面にそれぞれ配置された配線同士は当該基板を貫通する貫通電極によって接続されている。
【０００４】
インターポーザとしては、シリコン基板を使用した貫通電極基板であるＴＳＶ（Through-Silicon Via）やガラス基板を使用した貫通電極基板であるＴＧＶ（Through-Glass Via）が開発されている（例えば、特許文献１及び特許文献２）。特に、ＴＧＶの場合、例えば４．５世代と呼ばれる、ガラス基板の縦横サイズが７３０ｍｍ×９２０ｍｍの大型のガラス基板を使用して製造することができるため、製造コストを下げることができる点で有利である。また、ＴＧＶの場合、ガラス基板の特性である透明性を利用した部品への展開を図ることができる点で有利である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１４７９７１号公報
【特許文献２】特開２０１３−１１０３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、集積回路の微細化・複雑化に伴い、ＴＳＶやＴＧＶにおいて貫通孔のアスペクト比（孔径に対する孔の深さ）が大きくなると、貫通孔に充填される貫通電極の埋め込み性又は貫通電極に用いられる薄膜の付き回り性が悪くなってしまう。貫通電極の埋め込み性又は付き回り性が悪くなると、上記の基板の両面にそれぞれ配置された配線同士の電気的接続を確保することができなくなる。また、当該配線同士の電気的接続がかろうじて確保された場合であっても、貫通電極の接続面積が小さくなってしまう。このような場合、貫通孔の一部の領域に形成された貫通電極に電流が集中するため、過剰な自己発熱による貫通電極の破壊などの問題が発生してしまう。つまり、上記のように、貫通電極の埋め込み性又は付き回り性が悪いと、貫通電極基板としての信頼性が悪化することが問題となる。
【０００７】
本発明は、そのような課題に鑑みてなされたものであり、信頼性の高い貫通電極基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態に係る貫通電極基板は、第１面及び前記第１面に対向する第２面を有する基板と、前記第１面及び前記第２面を貫通し、平面視において長径及び短径を有する形状を有する貫通孔と、前記貫通孔に配置され、前記第１面側に配置された配線と前記第２面側に配置された配線とを電気的に接続する貫通電極と、を備える。
【０００９】
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。
【００１０】
前記貫通孔は、平面視において楕円形状であってもよい。
【００１１】
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。
【００１２】
前記貫通孔の前記長径に対する孔の深さのアスペクト比は、４以下であってもよい。
【００１３】
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。
【００１４】
本発明の一実施形態に係るインターポーザは、上記の貫通電極基板と、貫通電極基板の第１面側に配置された配線に接続された第１配線構造体と、貫通電極基板の第２面側に配置された配線に接続された第２配線構造体と、を有する。
【００１５】
上記のインターポーザによれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。
【００１６】
本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板に並んで配置された他の基板またはチップを有する。
【００１７】
上記の半導体装置によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。
【００１８】
本発明の一実施形態に係る貫通電極基板の製造方法は、第１面及び前記第１面に対向する第２面を有する基板の一部に変質層を形成し、前記変質層をエッチングして、前記第１面及び前記第２面を貫通し、平面視において長径及び短径を有する形状の有する貫通孔を形成し、前記貫通孔にシード層を形成し、前記シード層上にめっき層を形成すること、を含む。
【００１９】
上記の貫通電極基板の製造方法によれば、貫通孔内部の側壁に対するシード層の付き回り性を向上させることができる。
【００２０】
前記貫通孔は、平面視において楕円形状であってもよい。
【００２１】
上記の貫通電極基板の製造方法によれば、貫通孔内部の側壁に対するシード層の付き回り性を向上させることができる。
【００２２】
前記貫通孔の前記長径に対する孔の深さのアスペクト比が４以下であってもよい。
【００２３】
上記の貫通電極基板の製造方法によれば、貫通孔内部の側壁に対するシード層の付き回り性を向上させることができる。
【００２４】
シード層は、スパッタリング法によって形成されてもよい。
【００２５】
上記の貫通電極基板の製造方法によれば、従来の成膜装置及び成膜プロセスを用いてシード層を形成することができる。
【発明の効果】
【００２６】
本発明によれば、信頼性の高い貫通電極基板を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る貫通電極基板の概要を示す平面図である。
【図２】本発明の一実施形態に係る貫通電極基板の部分拡大平面図である。
【図３】本発明の一実施形態に係る貫通電極基板の部分斜視図である。
【図４】本発明の一実施形態に係る貫通電極基板の部分断面図である。
【図５】本発明の一実施形態に係る貫通電極基板の部分断面図である。
【図６】本発明の一実施形態に係るインターポーザの概要を示す平面図である。
【図７】本発明の一実施形態に係るインターポーザのＢ−Ｂ’断面図である。
【図８】本発明の一実施形態に係るインターポーザの製造方法において、基板内部にレーザ光を照射する工程を示す断面図である。
【図９】本発明の一実施形態に係るインターポーザの製造方法において、基板内部に変質領域を形成する工程を示す断面図である。
【図１０】本発明の一実施形態に係るインターポーザの製造方法において、薬液を使用して基板の変質領域をエッチングする工程を示す断面図である。
【図１１】本発明の一実施形態に係るインターポーザの製造方法において、基板に貫通孔を形成する工程を示す断面図である。
【図１２】本発明の一実施形態に係るインターポーザの製造方法において、基板の一方の面側から貫通孔内部にシード層を形成する工程を示す断面図である。
【図１３】本発明の一実施形態に係るインターポーザの製造方法において、基板の他方の面側から貫通孔内部にシード層を形成する工程を示す断面図である。
【図１４】本発明の一実施形態に係るインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。
【図１５】本発明の一実施形態に係るインターポーザの製造方法において、レジストマスクを除去する工程を示す断面図である。
【図１６】本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。
【図１７】本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の上面に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。
【図１８】本発明の一実施形態に係るインターポーザの製造方法において、絶縁層及び開口部に露出された配線上にシード層を形成する工程を示す断面図である。
【図１９】本発明の一実施形態に係るインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。
【図２０】本発明の一実施形態に係るインターポーザの製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。
【図２１】本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。
【図２２】本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。
【図２３】本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面側にシード層及びめっき層を形成する工程を示す断面図である。
【図２４】本発明の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。
【図２５】本発明の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。
【図２６】本発明の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。
【発明を実施するための形態】
【００２８】
以下、図面を参照して本発明に係る貫通電極基板、貫通電極基板の製造方法、並びに貫通電極基板を用いたインターポーザ及び半導体装置について説明する。但し、本発明の貫通電極基板、貫通電極基板の製造方法、並びに貫通電極基板を用いたインターポーザ及び半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、説明の便宜上、上方又は下方という語句を用いて説明するが、上下方向が逆転してもよい。
【００２９】
図１〜図５を用いて、本発明の一実施形態に係る貫通電極基板１０について説明する。
【００３０】
（第１実施形態）
図１は、本発明の第１の実施形態に係る貫通電極基板の概要を示す平面図である。図２は、図１に示した貫通電極基板におけるＡ領域の拡大図である。図３は、図２に示した貫通電極基板におけるＡ領域の斜視図である。
【００３１】
図１に示すように、本発明の第１の実施形態に係る貫通電極基板１０では、基板１０１に貫通孔１０３が設けられている。また、図３に示すように、貫通電極基板１０は、貫通孔１０３に貫通電極１０７が設けられている。
【００３２】
基板１０１は、第１面１０１ａ、及び第１面１０１ａに対向する第２面１０１ｂを有する。また、基板１０１には、第１面１０１ａと第２面１０１ｂとを貫通する貫通孔１０３が設けられており、貫通孔１０３の内部には第１面１０１ａと第２面１０１ｂとを接続する側壁１０５が設けられる。
【００３３】
貫通電極基板１０に設けられた貫通孔１０３は、平面視において、長径及び短径を有する形状である。言い換えると、貫通孔１０３は、一方向に伸延した形状を有する。図１〜図３において、一例として、貫通孔１０３は、図中におけるｘ方向に短軸を有し、ｙ方向に長軸を有する楕円形状である。楕円形状を有する貫通孔１０３の短軸の長さ（短径）はＬ１であり、長軸の長さ（長径）はＬ２である。貫通孔１０３の長径Ｌ２に対する孔の深さのアスペクト比（以下、長径のアスペクト比ともいう）は、４以下であることが好ましい。貫通孔１０３が楕円形状を有するため、貫通孔１０３の短軸方向、即ち、ｘ方向に微細化が可能になる。
【００３４】
貫通孔１０３には、貫通電極１０７が設けられる。貫通電極１０７は側壁１０５上に配置される。図３に示すように、貫通電極１０７は、少なくとも貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５に設けられる。上述したように、貫通孔のアスペクト比（孔径に対する孔の深さ）が大きくなると、貫通孔に充填される貫通電極の埋め込み性又は貫通電極に用いられる薄膜の付き回り性が悪くなってしまう。例えば、スパッタリング法などの成膜方法によって貫通孔にシード層を形成する際に、アスペクト比が貫通孔に対して大きい場合、シード層の付き回り性が悪くなる。このような場合、基板１０１の第１面１０１ａ側に設けられた配線と第２面１０１ｂ側に設けられた配線の安定した電気的接続（以降、「上下配線の安定した電気的接続」という）を得ることが難しくなり、上下配線が電気的に絶縁状態になってしまう虞がある。
【００３５】
しかしながら、本発明の第１の実施形態に係る貫通電極基板１０においては、貫通孔１０３が楕円形状を有するため、貫通孔１０３の短径Ｌ１に対する孔の深さのアスペクト比（以下、短径のアスペクト比ともいう）は相対的に大きくなるが、長径のアスペクト比は相対的に小さくなる。そのため、少なくとも相対的にアスペクト比が小さい、貫通孔１０３の長軸方向（ｙ方向）の両端部では、スパッタリング法などの成膜方法によってシード層を形成する際に、貫通孔１０３の長軸方向（ｙ方向）に対して、基板１０１の第１面１０１ａ側又は第２面１０１ｂ側の斜め上から入射されたスパッタリング原子が、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域に到達する。そのため、少なくとも貫通孔１０３の長軸方向（ｙ方向）の両端部では、貫通孔１０３に充填される貫通電極１０７の良好な埋め込み性又は貫通電極１０７に用いられる薄膜の良好な付き回り性が維持され、貫通電極１０７を形成することができる。したがって、上下配線の安定した電気的接続を実現することができ、貫通電極基板１０の信頼性を向上させることができる。
【００３６】
図４は図２に示した貫通電極基板１０のＡ領域をＹ−Ｙ´線に沿ってｘ方向から見た断面図であり、図５は図２に示した貫通電極基板１０のＡ領域をＸ−Ｘ´線に沿ってｙ方向から見た断面図である。スパッタリング法によってスパッタリング原子を基板１０１の第１面１０１ａ側及び第２面１０１ｂ側から貫通孔１０３に入射させてシード層４０１を形成する場合、図４に示すように、貫通孔１０３の長径のアスペクト比が相対的に小さいため、貫通孔１０３の長軸方向（ｙ方向）の両端部では、スパッタリング原子が貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域に堆積し、貫通孔１０３において第１面１０１ａ側から第２面１０１ｂ側にかけてシード層４０１を形成することができる。このシード層４０１上にめっき層４０３を電解めっき法によって形成し、図４に示すように、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域に貫通電極１０７を形成することができる。
【００３７】
一方、図５に示すように、貫通孔１０３の短径のアスペクト比は相対的に大きいため、貫通孔１０３の短軸方向（ｘ方向）では、スパッタリング原子が貫通孔１０３の内部にまで到達せず、第１面１０１ａ側及び第２面１０１ｂ側にのみ堆積する。その結果、シード層４０１上にめっき層４０３を電解めっき法によって形成すると、貫通孔１０３の短軸方向（ｘ方向）側の側壁１０５の第１面１０１ａ側及び第２面１０１ｂ側にのみめっき層４０３が形成される。
【００３８】
図３〜図５に示すように、本発明に係る貫通電極基板１０では、貫通孔１０３の短径のアスペクト比が相対的に大きいため、貫通孔１０３の短軸方向（ｘ方向）側の側壁１０５では、シード層４０１の付き回り性が悪くなってしまう。しかしながら、貫通孔１０３の長径のアスペクト比は相対的に小さいため、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５では、シード層４１０の良好な付き回り性が実現できる。そのため、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域に貫通電極１０７を形成することができ、上下配線の安定した電気的接続が可能になる。
【００３９】
以上のように、本発明の第１の実施形態係る貫通電極基板１０によると、ｘ方向への微細化を実現することができるとともに、上下配線の安定した電気的接続を実現する貫通電極１０７を得ることができるため、信頼性の高い貫通電極基板を提供することができる。
【００４０】
以上の図１〜図５では、貫通孔１０３の形状が長軸及び短軸を有する楕円形状である例を説明したが、貫通孔１０３の形状は、平面視において、長径及び短径を有する形状、即ち、一方向に伸延した形状を有していれば、楕円形状に限定されない。例えば、貫通孔１０３は、平面視において、長方形であってもよい。
【００４１】
（第２実施形態）
図６〜図２３を用いて、本発明の第２の実施形態に係るインターポーザ６０の構成及び製造方法について説明する。本実施形態では、インターポーザ６０の貫通電極基板として第１の実施形態で説明した貫通電極基板１０を用いた例について説明する。
【００４２】
図６は、本発明の一実施形態に係るインターポーザの概要を示す平面図である。また、図７は、本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図６及び図７に示すように、本発明に係るインターポーザ６０は、第１面（上面）６０１及び第２面（下面）６０３を有し、第１面６０１と第２面６０３とを貫通する貫通孔６０５が設けられた基板６００と、貫通孔６０５の内部に配置され、第１面６０１と第２面６０３とを接続する貫通電極６０７とを有する。
【００４３】
図７において、貫通電極６０７はシード層６０９及びめっき層６１１を含み、シード層６０９は貫通孔６０５の側壁６１３上に配置され、めっき層６１１はシード層６０９上に配置される。めっき層６１１を電解めっき法で形成する場合、シード層６０９に通電することでめっき層６１１を形成する。また、シード層６０９はめっき層６１１が基板６００中に拡散することを抑制する材料を用いる。貫通孔６０５の形状は、図１〜図５に示す貫通孔１３と同様に楕円形状である。
【００４４】
基板６００の第１面６０１側には、第１絶縁層６１５と第１配線６１９とが配置されている。第１絶縁層６１５は、基板６００の第１面６０１及び貫通電極６０７の一部の上に配置され、貫通電極６０７の一部を露出する開口部６１７が設けられている。つまり、第１絶縁層６１５は、少なくとも一部が貫通電極６０７に接し、他の一部が外部に露出されるように配置されている。第１配線６１９は、第１絶縁層６１５上及び開口部６１７内部に配置され、貫通電極６０７と電気的に接続される。また、第１配線６１９は、第１絶縁層６１５上及び貫通電極６０７上に配置されたシード層６２１と、シード層６２１上に配置されためっき層６２３とを含む。ここで、第１絶縁層６１５及び第１配線６１９を第１配線構造体ともいう。
【００４５】
また、基板６００の第２面６０３側にも第１面６０１側と同様に、第２絶縁層６２５と第２配線６３１とが配置されている。第２絶縁層６２５には、基板６００の第２面６０３及び貫通電極６０７の一部の上に配置され、貫通電極６０７の一部を露出する開口部６２７が設けられている。つまり、第２絶縁層６２５は、少なくとも一部が貫通電極６０７に接し、他の一部が外部に露出されるように配置されている。第２配線６２９は、第２絶縁層６２５上及び開口部６２７内部に配置され、貫通電極６０７と電気的に接続される。また、第２配線６２９は、第２絶縁層６２５上及び貫通電極６０７上に配置されたシード層６３１と、シード層６３１上に配置されためっき層６３３とを含む。ここで、第２絶縁層６２５及び第２配線６２９を第２配線構造体ともいう。
【００４６】
基板６００としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が２×１０−６［／Ｋ］以上１７×１０−６［／Ｋ］以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。基板６００の厚さは、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。基板６００の厚さは、より好ましくは、２００μｍ以上４００μｍ以下である。上記の基板の厚さの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。また、上記の基板の厚さの上限よりも基板が厚くなると貫通孔の形成工程が長くなる。その影響で、製造工程が長期化し、製造コストも上昇してしまう。
【００４７】
シード層６０９は、下地の基板６００と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層６１１が銅（Ｃｕ）を含む場合、シード層６０９は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、シード層６０９の厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲で適宜選択することができる。
【００４８】
めっき層６１１は、シード層６０９との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。めっき層６１１は貫通孔６０５内部の側壁６１３に沿って配置されている。つまり、貫通孔６０５の内部には空洞が設けられている。ただし、上記の構造に限定されることはなく、貫通孔６０５内部がめっき層６１１によって充填されていてもよい。又は側壁６１３に沿って配置されためっき層６１１の内側の領域に樹脂材料などの充填材料が配置されていてもよい。
【００４９】
第１絶縁層６１５及び第２絶縁層６２３は、ガスや水分を透過する性質を有する樹脂層を使用することができる。樹脂層としては、上記のポリイミドの他に、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記の樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。ここで、第１絶縁層６１５及び第２絶縁層６２３に使用する樹脂は、応力緩和を目的として、常温にて１×１０９［ｄｙｎｅ／ｃｍ２］以下のヤング率を有する樹脂を使用してもよい。
【００５０】
また、第１絶縁層６１５及び第２絶縁層６２３は樹脂層に限定されず、無機絶縁層を使用することもできる。無機絶縁層としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）などを使用することができる。ここで、第１絶縁層６１５及び第２絶縁層６２３として、上記の無機絶縁層を単層で使用してもよく、積層で使用してもよい。また、第１絶縁層６１５及び第２絶縁層６２３として、樹脂層と無機絶縁層とを積層してもよい。
【００５１】
また、第１絶縁層６１５及び第２絶縁層６２３として、フィルム状樹脂を用いることができる。フィルム状樹脂とは、１μｍ以上１００μｍ以下のフィルムであり、基板に形成する前からフィルム状となっている樹脂である。フィルム状樹脂は、シート状樹脂又はラミネート状樹脂ということもできる。
【００５２】
シード層６２１、６３１は、下地の第１絶縁層６１５及び第２絶縁層６２３と密着性がよい導電材料を使用することができる。例えば、シード層６０９と同様に、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層６２３、６３３が銅（Ｃｕ）を含む場合、シード層６２１、６３１は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、シード層６２１、６３１の厚さは、特に制限はないが、例えば、２０ｎｍ以上１μｍ以下の範囲で適宜選択することができる。また、シード層６２１、６３１の厚さは、より好ましくは１００ｎｍ以上３００ｎｍ以下である。
【００５３】
めっき層６２３、６３３は、シード層６２１、６３１との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、めっき層６１１と同様に、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。
【００５４】
以上のように、本発明の第２の実施形態に係るインターポーザ６０によると、上下配線の安定した電気的接続を実現する貫通電極６０７を得ることができるため、信頼性の高いインターポーザを提供することができる。また、第１絶縁層６１５及び第２絶縁層６２３がガスや水分を透過するため、貫通孔６０５内部の空洞に含まれるガスや水分が外部に放出されやすくなる。したがって、貫通電極６０７の酸化を抑制することができ、インターポーザ６０を構成する材料から放出されるガスが充満し、貫通孔６０５内部の内圧が上昇することに起因する破裂などの問題を抑制することができる。
【００５５】
［貫通電基板及びインターポーザの製造方法］
図８〜図２３を用いて、本発明の第２の実施形態に係るインターポーザ６０の製造方法を説明する。図８〜図２３は、図７と同様に、図６示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図８〜図２３において、図７に示す構成と同じ又は類似の構成には同一の符号を付した。ここで、貫通電極基板としてガラス基板を使用したガラスインターポーザの製造方法について説明する。
【００５６】
図８は、本発明の一実施形態に係るインターポーザの製造方法において、基板内部にレーザ光を照射する工程を示す断面図である。図８では、フェムト秒レーザを基板６００に照射することで、貫通孔を形成したい領域の基板の材料を変質させ、エッチングする方法について説明する。ここで、光源８００から出射されたレーザ光８０１は基板６００の第１面６０１側から入射され、基板６００の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光８０１が焦点を結んだ位置では、高いエネルギーが基板６００に供給され、基板の材料が変質する。
【００５７】
上記では、変質層を形成する方法としてフェムト秒レーザを用いた製造方法を例示したが、フェムト秒レーザ以外の方法で変質層を形成することができる。例えば、波長λのパルスレーザをレンズで集光することで変質層を形成してもよい。尚、レーザ光８０１は、基板６００の第２面６０３側から入射されてもよく、第１面６０１側及び第２面６０３側から入射されてもよい。
【００５８】
上記のレーザのパルス幅、波長、及びエネルギー等は、基板に用いられる材質の組成及び吸収係数等に応じて適宜設定される。例えば、ガラス基板に変質層を形成する場合、パルスレーザのパルス幅は１ナノ秒（ｎｓｅｃ）以上２００ｎｓｅｃ以下の範囲とするとよい。パルス幅が下限よりも短いと、高価なレーザ発振器が必要となり、パルス幅が上限よりも長いと、レーザパルスの尖頭値が低下して加工性が低下するという問題が生じる。また、パルスレーザの波長λは、５３５ｎｍ以下とするとよい。波長λが上限よりも長いと、照射スポットが大きくなるため、微小孔を形成することが困難になる、及び熱の影響で照射スポットの周囲が割れやすくなるという問題が生じる。
【００５９】
図９は、基板６００の内部に変質領域を形成する工程を示す断面図である。図９に示すように、上記のレーザ照射によって基板６００には第１面６０１側から第２面６０３側に向かって変質領域９０１が形成される。変質領域９０１の領域が後の貫通孔６０５になるため、貫通孔６０５の形状及び大きさに合わせて変質領域９０１を調整する。ここで、変質領域９０１は貫通孔６０５の形状に合わせて、楕円形状となるよう形成する。尚、楕円形状を有する、変質領域９０１の長径のアスペクト比が４以下となるように変質領域を形成することが好ましい。
【００６０】
ここで、変質領域について詳しく説明する。上記のように、ガラス基板のレーザ光が照射された領域では、光化学的な反応が起きる。その結果、レーザ光が照射された領域では、Ｅ’センターや非架橋酸素などの欠陥、及び／又は、レーザ照射による急熱・急冷によって発生した、高温度域における疎なガラス構造が生成される。上記の欠陥及び疎なガラス構造は、レーザ光の照射を行っていない領域のガラス基板に比べて所定のエッチング液に対してエッチングされやすくなる。
【００６１】
図１０は、本発明の一実施形態に係るインターポーザの製造方法において、薬液を使用して基板の変質領域をエッチングする工程を示す断面図である。基板６００を薬液１００１に浸漬させると、変質領域９０１には微小な孔や微小な溝が形成されるため、変質領域９０１は変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板６００全体を薬液１００１に浸漬させることで変質領域９０１が選択的に又は変質していない領域に比べて早い速度でエッチングされる。図１０では、容器１０００に入れられた薬液１００１に基板６００を浸漬することで第１面６０１側及び第２面６０３側の両面側からエッチングを行う方法を示す。
【００６２】
ここで、エッチングに使用する薬液１００１は、変質領域９０１以外の領域に対して変質領域９０１を選択的又は早いエッチングレートでエッチングできる薬液を用いる。例えば、基板６００がガラス基板であれば、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。スピンコート式のエッチングを行う場合は、片面ずつ処理を行う。ここで、エッチング液、エッチング時間、エッチング処理温度については、形成された変質領域９０１の形状や、目的とする貫通孔の加工形状に応じて適宜選択されてもよい。
【００６３】
図１１は、本発明の一実施形態に係るインターポーザの製造方法において、基板に貫通孔を形成する工程を示す断面図である。上記の薬液１００１を使用したエッチングによって変質領域９０１を除去することで、側壁６１３によって囲まれた貫通孔６０５を形成する。貫通孔６０５は、短径及び長径を有する楕円形状である。尚、貫通孔６０５の長径のアスペクト比は、４以下であることが好ましい。
【００６４】
ここで、図８至図１１は、基板６００において貫通孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで貫通孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板６００に照射し、基板を融解することで貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはＣＯ２レーザなどを使用することができる。
【００６５】
図１２は、本発明の一実施形態に係るインターポーザの製造方法において、基板の一方の面（第１面６０１）側から貫通孔内部にシード層を形成する工程を示す断面図である。図１２に示すように、基板６００の設けられた貫通孔６０５に対して、第１面６０１及び側壁６１３に第１シード層６０９Ａを形成する。ここで、図１７に示すシード層６０９のうち、第１面６０１及び第１面６０１側の側壁６１３に形成されるシード層６０９を第１シード層６０９Ａという。
【００６６】
第１シード層６０９Ａは、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタリング法等のＰＶＤ法により形成することができる。第１シード層６０９Ａに使用する材料は、後に第１シード層６０９Ａ上に形成するめっき層６１１と同じ材質を選択することができる。ここで、第１シード層６０９Ａは、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、第１シード層６０９Ａは、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。貫通孔６０５が楕円形状であるため、図１２に示すように、貫通孔６０５の長軸方向の両端部において、スパッタリング原子が貫通孔６０５の半分以上の深さまで到達して側壁６１３上に堆積し、第１シード層６０９Ａが形成される。一方、図示してはいないが、貫通孔６０５の短軸方向では、スパッタリング原子が貫通孔６０５の内部にまで到達せず、第１面６０１側にのみ堆積する。
【００６７】
図１３は、本発明の一実施形態に係るインターポーザの製造方法において、基板の他方の面（第２面６０３）側から貫通孔内部にシード層を形成する工程を示す断面図である。図１３に示すように、基板６００の設けられた貫通孔６０５に対して、第２面６０３及び側壁６１３に第２シード層６０９Ｂを形成する。ここで、図７に示すシード層６０９のうち、第２面６０３及第２面６０３側の側壁６１３に形成されるシード層６０９を第２シード層６０９Ｂという。
【００６８】
第２シード層６０９Ｂは、第１シード層６０９Ａと同様に、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタリング法等のＰＶＤ法により形成することができる。第２シード層６０９Ｂに使用する材料は、後に第２シード層６０９Ｂ上に形成するめっき層６１１と同じ材質を選択することができる。つまり、第１シード層６０９Ａと同様の材料を選択することができる。ここで、第２シード層６０９Ｂは、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、第２シード層６０９Ｂは、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。貫通孔６０５が楕円形状であるため、図１３に示すように、貫通孔６０５の長軸方向の両端部において、スパッタリング原子が貫通孔６０５の半分以上の深さまで到達して側壁６１３上に堆積し、第２シード層６０９Ｂが形成される。一方、図示してはいないが、貫通孔６０５の短軸方向では、スパッタリング原子が貫通孔６０５の内部にまで到達せず、第２面６０３側にのみ堆積する。以下、第１シード層６０９Ａ及び第２シード層６０９Ｂを併せてシード層６０９という。図１３に示すように、貫通孔６０５の長軸方向の両端部の側壁６１３全域に、シード層６０９が形成される。
【００６９】
尚、シード層６０９は、基板６００の一方の面側（第１面６０１側又は第２面６０３側）から真空蒸着法などによって形成されてもよい。例えば、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾斜した方向から基板の表面に到達するように設定することにより、貫通孔６０５内にシード層６０９を形成してもよい。
【００７０】
図１４は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。図１４に示すように、まず、シード層６０９上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン１４００を形成する。レジストパターン１４００は、少なくとも貫通孔６０５を露出するように形成される。次に、シード層６０９に通電することで電解めっきを行い、レジストパターン１４００から露出しているシード層６０９上にめっき層６１１を形成する。
【００７１】
図１５は、本発明の一実施形態に係るインターポーザの製造方法において、レジストマスクを除去する工程を示す断面図である。図１５に示すように、めっき層６１１を形成した後に、レジストパターン１４００を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
【００７２】
図１６は、本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図１６に示すように、レジストパターン１４００によって覆われ、めっき層６１１が形成されなかった領域のシード層６０９を除去する。
【００７３】
ここで、図１４〜図１６の工程において、貫通孔６０５の内部に形成される貫通電極６０７及び貫通電極６０７に接続された第１面６０１及び第２面６０３上の配線とは電気的に独立した配線を第１面６０１及び第２面６０３上に形成することもできる。具体的には、貫通電極６０７から電気的に独立した配線を形成したい領域が開口されたレジストパターン１４００を形成し、その領域のシード層６０９を露出させ、めっき層６１１を形成し、めっき層６１１が形成されていない領域のシード層６０９を除去する。これによって、図１４〜図１６の工程で形成された貫通電極６０７と同じ工程で配線を形成することができる。
【００７４】
図１７は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の上面（第１面６０１）に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。ここで、第１絶縁層６１５として、感光性ポリイミドを使用した方法について説明する。図１７に示すように、第１絶縁層６１５として感光性ポリイミドをスピンコート法等の塗布法を使用して基板６００の第１面６０１上に塗布し、フォトマスクを用いて露光し、現像することで、貫通電極６０７の少なくとも一部を露出する開口部６１７を形成する。
【００７５】
開口部６１７を形成した後に、塗布した第１絶縁層６１５を硬化させるために熱硬化処理を行う。熱硬化処理は、使用する第１絶縁層６１５のガラス転移温度以下に設定することが好ましい。ガラス転移温度を越す温度で硬化させると、開口部６１７の形状が変形してしまい、設計寸法よりも開口径が大きくなるなどの問題が発生するからである。例えば、第１絶縁層６１５として感光性ポリイミドを使用した場合、感光性ポリイミドのガラス転移温度が２８０℃であれば、２５０℃で熱処理を行うことが好ましく、例えば、２５０℃、１時間、窒素雰囲気下で熱処理を行うとよい。なお、熱硬化の処理に限らず、この工程以降の熱処理は、感光性ポリイミドのガラス転移温度を越えないようにして行うことが好ましい。
【００７６】
ここで、第１絶縁層６１５として塗布法によって樹脂材料を形成する絶縁層の代わりに、フィルム状樹脂を貼り付けることで得られる絶縁層を用いてもよい。フィルム状樹脂は基板に形成する前からフィルム状の形状を保持しているため、貫通孔６０５上に形成しても樹脂が貫通孔６０５内部にほとんど落ち込むことなく貫通孔６０５の端部を覆って中空構造を形成することができる。第１絶縁層６１５としてフィルム状樹脂を用いた場合、フォトリソグラフィ工程及びエッチング工程によって開口部６１７を形成することができる。又は、レーザ等のエネルギー線を用いて樹脂を昇華させることで開口部６１７を形成してもよい。
【００７７】
図１８は、本発明の一実施形態に係るインターポーザの製造方法において、絶縁層及び開口部に露出された配線上にシード層を形成する工程を示す断面図である。図１８に示すように、第１絶縁層６１５上及び開口部６１７の内部で露出された貫通電極６０７上に、シード層６２１を形成する。シード層６２１は、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、ＰＶＤ法（真空蒸着法およびスパッタリング法等）又はＣＶＤ法等により形成することができる。シード層６２１に使用する材料は、後にシード層６２１上に形成するめっき層６２３と同じ材質を選択することができる。ここで、シード層６２１は、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、シード層６２１は、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。
【００７８】
図１９は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。図１９に示すように、シード層６２１上にフォトレジストを塗布した後に、露光及び現像を行うことにより配線パターンを形成したい領域が開口されたレジストパターン１９００を形成する。次に、シード層６２１に通電することで電解めっきを行い、レジストパターン１９００から露出しているシード層６２１上にめっき層６２３を形成する。
【００７９】
図２０は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。図２６に示すように、めっき層６２３を形成した後に、レジストパターン１９００を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
【００８０】
図２１は、本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図２１に示すように、レジストパターン１９００によって覆われ、めっき層６２３が形成されなかった領域のシード層６２１を除去（エッチング）することで、各々の配線を電気的に分離する。シード層６２１のエッチングによって、めっき層６２３の表面もエッチングされて薄膜化されるため、この薄膜化の影響を考慮してめっき層６２３の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。また、この工程によって、貫通電極６０７上及び第１絶縁層６１５上にシード層６２１及びめっき層６２３を含む第１配線６１９が形成される。
【００８１】
図２２は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面（第２面６０３）に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。図２２に示す第２絶縁層６２５は、第１絶縁層６１５と同じ材料及び方法で形成することができる。開口部６１７と同様にして、第２絶縁層６２５には、貫通電極６０７の少なくとも一部を露出する開口部６２７が形成される。
【００８２】
図２３は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面（第２面６０３）側にシード層及びめっき層を形成する工程を示す断面図である。ここでは、図１８〜図２１に示す工程と同じ処理を行うことで、基板６００の第２面６０３側に第２配線６２９を形成する。
【００８３】
以上のように、実施形態２に係るインターポーザ６０の製造方法によると、貫通孔６０５内部の側壁６１３に対するシード層６０９の付き回り性を向上させることができる。したがって、貫通孔側壁に対する付き回り性を向上させるためにシード層の形成方法を工夫する必要がなくなり、従来の成膜装置及び成膜プロセスを用いてシード層を形成することができる。
【００８４】
（実施形態３）
第３の実施形態では、第１の実施形態に示す貫通電極基板１０又は第２の実施形態に示すインターポーザ６０を用いて製造される半導体装置について説明する。以下の説明では、第１の実施形態に示す貫通電極基板１０を用いた半導体装置について説明するが、貫通電極基板１０をインターポーザ６０に置き換えてもよい。
【００８５】
図２４は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置２４００は、３つの貫通電極基板２４０１、２４０３、２４０５が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板２４０７に接続されている。貫通電極基板２４０１は、第１面（上面）側に設けられた配線、及び第２面（下面）側に設けられた配線等で形成された接続端子２４０９、２４１１を有している。これらの貫通電極基板２４０１、２４０３、２４０５はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子２４１１は、ＬＳＩ基板２４０７の接続端子２４１９とバンプ２４２１により接続されている。接続端子２４０９は、貫通電極基板２４０３の接続端子２４１５とバンプ２４２３により接続されている。貫通電極基板２４０３の接続端子２４１３と、貫通電極基板２４０５の接続端子２４１７と、についても、接続端子同士がバンプ２４２５を介して接続する。バンプ２４２１、２４２３、２４２５は、例えば、インジウム、銅、金等の金属を用いる。
【００８６】
なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
【００８７】
図２５は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図２５に示す半導体装置２５００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）２５０１、２５０３、および貫通電極基板２５０５が積層され、ＬＳＩ基板２５０７に接続されている。
【００８８】
半導体チップ２５０１と半導体チップ２５０３との間に貫通電極基板２５０５が配置され、バンプ２５１７、２５１９により接続されている。ＬＳＩ基板２５０７上に半導体チップ２５０１が載置され、ＬＳＩ基板２５０１と半導体チップ２５０３とはワイヤ２５２１により接続されている。この例では、貫通電極基板２５０５は、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ２５０１を３軸加速度センサとし、半導体チップ２５０３を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【００８９】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板２５０５に形成してもよい。
【００９０】
図２６は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。図２４及び図２５に示した２つの例は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図２６に示す例では、ＬＳＩ基板２６１３には、６つの貫通電極基板２６０１、２６０３、２６０５、２６０７、２６０９、２６１１が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
【００９１】
図２６の例では、ＬＳＩ基板２６１３上に貫通電極基板２６０１、２６０９が接続され、貫通電極基板２６０１上に貫通電極基板２６０３、２６０７が接続され、貫通電極基板２６０３上に貫通電極基板２６０５が接続され、貫通電極基板２６０９上に貫通電極基板２６１１が接続されている。尚、貫通電極基板を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、図２６に示す貫通電極基板２６０５、２６０７、２６１１などが半導体チップに置き換えられてもよい。
【００９２】
図２４〜図２６を参照して説明した半導体装置は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
【００９３】
以上のように、本発明に係る貫通電極基板によると、貫通孔の形状が長径及び短径を有する、即ち、一方向に伸延した形状であるため、貫通孔の短径のアスペクト比は相対的に大きくなるが、長径のアスペクト比は相対的に小さくなる。そのため、少なくとも相対的にアスペクト比が小さい、貫通孔の長径方向の両端部では、スパッタリング法などの成膜方法によってシード層を形成する際に、貫通孔の長径方向に対して、スパッタリング原子が、貫通孔の長径方向の両端部の側壁の全域に到達し、貫通孔に充填される貫通電極の良好な埋め込み性又は貫通電極に用いられる薄膜の良好な付き回り性が維持される。したがって、貫通孔の短径方向への微細化が実現されるとともに、上下配線の安定した電気的接続を実現することができる貫通電極を形成することができる。
【００９４】
尚、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００９５】
１０：貫通電極基板
１０１、６００：基板
１０１ａ、６０１：第１面
１０１ｂ、６０３：第２面
１０３、６０５：貫通孔
１０５、６１３：側壁
１０７、６０７：貫通電極
４０１、６０９：シード層
４０３、６１１：めっき層
６１５：第１絶縁層
６２５：第２絶縁層
６１９：第１配線
６２９：第２配線
２４００、２５００、２６００：半導体装置
【図１】
2016225360.tif 000003
【図２】
2016225360.tif 000004
【図３】
2016225360.tif 000005
【図４】
2016225360.tif 000006
【図５】
2016225360.tif 000007
【図６】
2016225360.tif 000008
【図７】
2016225360.tif 000009
【図８】
2016225360.tif 000010
【図９】
2016225360.tif 000011
【図１０】
2016225360.tif 000012
【図１１】
2016225360.tif 000013
【図１２】
2016225360.tif 000014
【図１３】
2016225360.tif 000015
【図１４】
2016225360.tif 000016
【図１５】
2016225360.tif 000017
【図１６】
2016225360.tif 000018
【図１７】
2016225360.tif 000019
【図１８】
2016225360.tif 000020
【図１９】
2016225360.tif 000021
【図２０】
2016225360.tif 000022
【図２１】
2016225360.tif 000023
【図２２】
2016225360.tif 000024
【図２３】
2016225360.tif 000025
【図２４】
2016225360.tif 000026
【図２５】
2016225360.tif 000027
【図２６】
2016225360.tif 000028