(57)【要約】【課題】パワー半導体素子におけるコンタクト抵抗を低減する材料を提供するとともに、コンタクト抵抗の低減を実現するパワー半導体素子を実現する。【解決手段】本発明の１つのパワー半導体素子は、金属配線３０が接続するコンタクト層２０と、炭化シリコン結晶中に形成されるｎ型半導体領域又はｐ型半導体領域からなる不純物領域との間に、ｎ型又はｐ型のドーパントとともにシリコン（Ｓｉ）及び炭素（Ｃ）を含む炭化シリコンを含有する中間層１０を備える。【選択図】図５
2016152378.tif 000002
【特許請求の範囲】
【請求項１】
金属配線が接続するコンタクト層と、炭化シリコン結晶中に形成されるｎ型半導体領域又はｐ型半導体領域からなる不純物領域との間に、
ｎ型又はｐ型のドーパントとともにシリコン（Ｓｉ）及び炭素（Ｃ）を含む炭化シリコンを含有する中間層を備える、
パワー半導体素子。
【請求項２】
前記不純物領域がｐ型半導体領域であり、かつ
前記中間層の価電子帯上端のエネルギー準位が、前記コンタクト層の仕事関数と、前記ｐ型半導体領域の価電子帯上端のエネルギー準位との間にある、
請求項１に記載のパワー半導体素子。
【請求項３】
前記不純物領域がｎ型半導体領域であり、かつ
前記中間層の伝導帯下端のエネルギー準位が、前記コンタクト層の仕事関数と、前記ｎ型半導体領域の伝導帯下端のエネルギー準位との間にある、
請求項１に記載のパワー半導体素子。
【請求項４】
前記ｎ型半導体領域又は前記ｐ型半導体領域の不純物濃度が、１×１０１８ｃｍ−３以上である、
請求項１に記載のパワー半導体素子。
【請求項５】
前記中間層において、前記シリコン（Ｓｉ）を１としたときに、前記炭素（Ｃ）の原子数比が０．０５以上０．６以下である、
請求項１乃至請求項４のいずれか１項に記載のパワー半導体素子。
【請求項６】
前記コンタクト層がニッケル（Ｎｉ）を含み、かつ
前記コンタクト層と前記ｐ型半導体領域との間に、前記中間層を備える、
請求項１又は請求項２に記載のパワー半導体素子。
【請求項７】
前記シリコン（Ｓｉ）を１としたときに、前記ｐ型のドーパントの原子数比が０．０１以上０．１以下である、
請求項１又は請求項２に記載のパワー半導体素子。
【請求項８】
前記ドーパントが、ｐ型のドーパントであり、かつ、ボロン（Ｂ）及びアルミニウム（Ａｌ）の群から選択される少なくとも１種である、
請求項１又は請求項２に記載のパワー半導体素子。
【請求項９】
前記ドーパントが、ｎ型ドーパントであり、かつ、リン（Ｐ）である、
請求項１又は請求項３に記載のパワー半導体素子。
【請求項１０】
シリコン源となる第１材料と、不飽和炭化水素化合物から選択される少なくとも１種類の、炭素源となる第２材料と、ｎ型又はｐ型のドーパント材料とを含む混合溶液を加熱することにより、ｎ型又はｐ型のドーパントとともにシリコン（Ｓｉ）及び炭素（Ｃ）を含む炭化シリコンを含有する中間層を、
金属配線が接続するコンタクト層と、炭化シリコン結晶中に形成されるｎ型半導体領域又はｐ型半導体領域からなる不純物領域との間に形成する中間層形成工程を含む、
パワー半導体素子の製造方法。
【請求項１１】
前記中間層において、前記シリコン（Ｓｉ）を１としたときに、前記炭素（Ｃ）の原子数比が０．０５以上０．６以下である、
請求項１０に記載のパワー半導体素子の製造方法。
【請求項１２】
前記第１材料は、シクロペンタシラン（Ｃｙｃｌｏｐｅｎｔａｓｉｌａｎｅ）、シクロヘキサシラン（Ｃｙｃｌｏｈｅｘａｓｉｌａｎｅ）、ネオペンタシラン（Ｎｅｏ−ｐｅｎｔａｓｉｌａｎｅ）、及びポリジヒドロシラン（Ｐｏｌｙｈｙｄｒｏｓｉｌａｎｅ）の群から選択される少なくとも１種類である、
請求項１０又は請求項１１に記載のパワー半導体素子の製造方法。
【請求項１３】
前記第２材料は、常温常圧において液状であり、かつｎが５以上１８以下であって一般式ＣｎＨ２ｎ−２又はＣｎＨ２ｎ−４の環式炭化水素化合物、及びｎが５以上１８以下であって一般式ＣｎＨ２ｎ又はＣｎＨ２ｎ−２の鎖式炭化水素化合物の群から選択される少なくとも１種類の材料である、
請求項１０又は請求項１１に記載のパワー半導体素子の製造方法。
【請求項１４】
シリコン（Ｓｉ）の供給源となる第１材料と、不飽和炭化水素化合物から選択される少なくとも１種類の、炭素（Ｃ）の供給源となる第２材料とを含む混合溶液からなる、
前駆体材料。
【請求項１５】
前記第１材料は、シクロペンタシラン（Ｃｙｃｌｏｐｅｎｔａｓｉｌａｎｅ）、シクロヘキサシラン（Ｃｙｃｌｏｈｅｘａｓｉｌａｎｅ）、ネオペンタシラン（Ｎｅｏ−ｐｅｎｔａｓｉｌａｎｅ）、及びポリジヒドロシラン（Ｐｏｌｙｈｙｄｒｏｓｉｌａｎｅ）の群から選択される少なくとも１種類である、
請求項１４に記載の前駆体材料。
【請求項１６】
前記第２材料は、常温常圧において液状であり、かつｎが５以上１８以下であって一般式ＣｎＨ２ｎ−２又はＣｎＨ２ｎ−４の環式炭化水素化合物、及びｎが５以上１８以下であって一般式ＣｎＨ２ｎ又はＣｎＨ２ｎ−２の鎖式炭化水素化合物の群から選択される少なくとも１種類の材料である、
請求項１４に記載の前駆体材料。
【請求項１７】
前記第２材料は、シクロヘキセン（Ｃｙｃｌｏｈｅｘｅｎｅ）、１−ヘキシン（１−Ｈｅｘｙｎｅ）、２−ヘキシン（２−Ｈｅｘｙｎｅ）、３−ヘキシン（３−Ｈｅｘｙｎｅ）、シクロペンテン（Ｃｙｃｌｏｐｅｎｔｅｎ）、シクロオクテン（Ｃｙｃｌｏｏｃｔｅｎｅ）、１，３−シクロペンタジエン（１，３−Ｃｙｃｌｏｐｅｎｔａｄｉｅｎｅ）、１，３−シクロヘキサジエン（１，３−Ｃｙｃｌｏｈｅｘａｄｉｅｎｅ）、１，４−シクロヘキサジエン（１，４−Ｃｙｃｌｏｈｅｘａｄｉｅｎｅ）、１−ヘキセン（１−Ｈｅｘｅｎｅ）、２−ヘキセン（２−Ｈｅｘｅｎｅ）、３−ヘキセン（３−Ｈｅｘｅｎｅ）、１，３−ヘキサジエン（１，３−Ｈｅｘａｄｉｅｎｅ）、１，４−ヘキサジエン（１，４−Ｈｅｘａｄｉｅｎｅ）、及び１，５−ヘキサジエン（１，５−Ｈｅｘａｄｉｅｎｅ）の群から選択される少なくとも１種類の材料である、
請求項１４に記載の前駆体材料。
【請求項１８】
前記混合溶液が、ｎ型又はｐ型のドーパント材料をさらに含む、
請求項１４に記載の前駆体材料。
【請求項１９】
前記混合溶液中において、前記シリコン（Ｓｉ）を１としたときに、前記炭素（Ｃ）の原子数比が０．０５以上０．６以下である、
請求項１４乃至請求項１８のいずれか１項に記載の前駆体材料。
【請求項２０】
前記ドーパント材料がｐ型のドーパントであり、かつ、
デカボラン（Ｂ１０Ｈ１４）、ＢＨ３−ＴＨＦ錯体、ＢＨ３−ジメチルスルフィド、アルミナムブトキシド、アルミナムエトキシド、及びジメチルアルミナムクロライドの群から選択される少なくとも１種類である、
請求項１８に記載の前駆体材料。
【請求項２１】
前記混合溶液中において、前記シリコン（Ｓｉ）の原子数を１としたときに、前記ｐ型のドーパントの原子数比が０．０１以上０．１以下である、
請求項２０に記載の前駆体材料。
【請求項２２】
前記ドーパント材料がｎ型ドーパントであり、かつ、
白燐及び黄燐の群から選択される少なくとも１種である、
請求項１８に記載の前駆体材料。
【請求項２３】
前記混合溶液中において、前記シリコン（Ｓｉ）の原子数を１としたときに、前記ｎ型ドーパントの原子数比が０．０１以上０．１以下である、
請求項２２に記載の前駆体材料。
【請求項２４】
シリコン（Ｓｉ）の供給源となる第１材料と、不飽和炭化水素化合物から選択される少なくとも１種類の、炭素（Ｃ）の供給源となる第２材料とを含む混合溶液を加熱することによって形成される、
炭化シリコンを含有する層。
【請求項２５】
前記第１材料は、シクロペンタシラン（Ｃｙｃｌｏｐｅｎｔａｓｉｌａｎｅ）、シクロヘキサシラン（Ｃｙｃｌｏｈｅｘａｓｉｌａｎｅ）、ネオペンタシラン（Ｎｅｏ−ｐｅｎｔａｓｉｌａｎｅ）、及びポリジヒドロシラン（Ｐｏｌｙｈｙｄｒｏｓｉｌａｎｅ）の群から選択される少なくとも１種類であり、かつ
前記第２材料は、シクロヘキセン（Ｃｙｃｌｏｈｅｘｅｎｅ）、１−ヘキシン（１−Ｈｅｘｙｎｅ）、２−ヘキシン（２−Ｈｅｘｙｎｅ）、３−ヘキシン（３−Ｈｅｘｙｎｅ）、シクロペンテン（Ｃｙｃｌｏｐｅｎｔｅｎ）、シクロオクテン（Ｃｙｃｌｏｏｃｔｅｎｅ）、１，３−シクロペンタジエン（１，３−Ｃｙｃｌｏｐｅｎｔａｄｉｅｎｅ）、１，３−シクロヘキサジエン（１，３−Ｃｙｃｌｏｈｅｘａｄｉｅｎｅ）、１，４−シクロヘキサジエン（１，４−Ｃｙｃｌｏｈｅｘａｄｉｅｎｅ）、１−ヘキセン（１−Ｈｅｘｅｎｅ）、２−ヘキセン（２−Ｈｅｘｅｎｅ）、３−ヘキセン（３−Ｈｅｘｅｎｅ）、１，３−ヘキサジエン（１，３−Ｈｅｘａｄｉｅｎｅ）、１，４−ヘキサジエン（１，４−Ｈｅｘａｄｉｅｎｅ）、及び１，５−ヘキサジエン（１，５−Ｈｅｘａｄｉｅｎｅ）の群から選択される少なくとも１種類の材料である、
請求項２４に記載の炭化シリコンを含有する層。
【請求項２６】
前記シリコン（Ｓｉ）を１としたときに、前記炭素（Ｃ）の原子数比が０．０５以上０．６以下である、
請求項２４又は請求項２５のいずれか１項に記載の炭化シリコンを含有する層。
【請求項２７】
前記層が、パワー半導体素子における、金属配線が接続するコンタクト層と、炭化シリコン結晶中に形成されるｐ型半導体領域からなる不純物領域との間に形成され、かつ
前記層の価電子帯上端のエネルギー準位が、前記コンタクト層の仕事関数と、前記ｐ型半導体領域の価電子帯上端のエネルギー準位との間にある、
請求項２４乃至請求項２６のいずれか１項に記載の炭化シリコンを含有する層。
【請求項２８】
前記層が、パワー半導体素子における、金属配線が接続するコンタクト層と、炭化シリコン結晶中に形成されるｎ型半導体領域からなる不純物領域との間に形成され、かつ
前記層の伝導帯下端のエネルギー準位が、前記コンタクト層の仕事関数と、前記ｎ型半導体領域の伝導帯下端のエネルギー準位との間にある、
請求項２４乃至請求項２６のいずれか１項に記載の炭化シリコンを含有する層。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、前駆体溶液、及び炭化シリコンを含有する層、並びに、パワー半導体素子及びパワー半導体素子の製造方法に関する。
【背景技術】
【０００２】
情報機器分野、電気自動車分野、産業用ロボット分野、及び太陽光・風力発電等の自然エネルギー分野を含む数多くの分野において、低損失、高パワー、高周波、及び高集積を可能にし、省エネルギー化と、持続可能な社会を実現し得る素子として、近年、パワー半導体素子への注目が集まっている。特に、ワイドギャップ半導体の代表例といえる炭化シリコン（ＳｉＣ，Silicon Carbide）には、産業界の大きな期待が集まっているため、複数の企業及び大学において、炭化シリコンを用いたパワー半導体素子の研究及び開発が行われている。
【０００３】
しかしながら、例えば、将来が有望な炭化シリコンを用いたパワー半導体素子にも、いまだ十分に解決されていない幾つかの技術的問題が存在する。具体的には、炭化シリコンと金属電極との接触面における抵抗値を可能な限り低減することは、重要な技術課題の１つである。従来、ｎ型の炭化シリコンとｐ型の炭化シリコンの各々に対応するオーミック電極用の金属材料を最適化しようとする方法が開示されている。具体的には、ｎ型の炭化シリコンとｐ型の炭化シリコンの各々に対して異なる金属層を形成する技術が開示されている。（特許文献１）。また、本願発明者らの一部は、シクロペンタシラン（Ｃｙｃｌｏｐｅｎｔａｓｉｌａｎｅ）とシクロヘキセン（Ｃｙｃｌｏｈｅｘｅｎｅ）とを含む液体材料から、炭化シリコンを含有する層を形成する方法を開示している（非特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−７７８６０号公報
【非特許文献】
【０００５】
【非特許文献１】Ｔａｋａｓｈｉ  Ｍａｓｕｄａ  他４名、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，５３，０３１３０４，２０１４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ワイドギャップ半導体である炭化シリコンと電極を形成する金属材料とが接触する界面領域においては、炭化シリコンの伝導帯或いは価電子帯のエネルギー準位と金属材料の仕事関数の隔たりが大きく、そのコンタクト抵抗の値は高くなってしまう。従って、コンタクト抵抗を低減するためには、炭化シリコンと金属電極間のエネルギー障壁をきめ細かく調整することが必要となる。それを可能にする方法が存在すれば、素子の設計における自由度を格段に向上させることにつながる。また、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスとは異なる新たなプロセスを採用することができれば、原材料や製造エネルギーの使用効率の格段の向上が見込まれる。
【課題を解決するための手段】
【０００７】
本発明は、上述の諸問題の少なくとも１つを解決することにより、パワー半導体素子におけるコンタクト抵抗を低減する材料の提供、及びそのような材料を一部に備えた、コンタクト抵抗の低減を実現するパワー半導体素子、及びその製造方法の提供に大きく貢献し得る。
【０００８】
本願発明者らは、パワー半導体素子におけるコンタクト抵抗を低減する材料、及びコンタクト抵抗を低減し得るパワー半導体素子の新たな構造を創出すべく、鋭意研究を重ねた。本願発明者らによる多くの試行錯誤と詳細な分析により、ある特定の複数の材料から生成される、炭化シリコンを含有する単層又は積層を、パワー半導体素子の一部に備えることによって、コンタクト抵抗の低減を実現し得ることを見出した。また、本願発明者らは、従来と比較して大幅に簡素化ないし省エネルギー化が可能であるとともに大面積化も容易なプロセスによって、工業性ないし量産性に優れた、前述の、炭化シリコンを含有する層を製造することができることを併せて見出した。本発明は上述の各視点に基づいて創出された。
【０００９】
本発明の１つのパワー半導体素子は、金属配線が接続するコンタクト層と、炭化シリコン結晶中に形成されるｎ型半導体領域又はｐ型半導体領域からなる不純物領域との間に、ｎ型又はｐ型のドーパントとともにシリコン（Ｓｉ）及び炭素（Ｃ）を含む炭化シリコンを含有する中間層を備える。
【００１０】
このパワー半導体素子においては、シリコン（Ｓｉ）及び炭素（Ｃ）を含む炭化シリコンを含有する中間層が採用される。この中間層は、シリコン（Ｓｉ）を１としたときの炭素（Ｃ）の原子数比を変えることによって、伝導帯及び／又は価電子帯のエネルギー準位を変化させることによってバンドギャップを制御することができる。従って、この中間層が、金属配線が接続するコンタクト層と、炭化シリコン結晶中に形成されるｎ型半導体領域又はｐ型半導体領域との間に存在することにより、該コンタクト層と該ｎ型半導体領域又は該ｐ型半導体領域とが直接接する場合に比べて、エネルギー障壁を低減することが可能となるため、コンタクト抵抗を低減することが可能となる。その結果、パワー半導体素子の消費電力の低減に貢献することができる。
【００１１】
なお、上述の不純物領域がｐ型半導体領域であれば、上述の中間層の価電子帯上端のエネルギー準位が、上述のコンタクト層の仕事関数と上述のｐ型半導体領域の価電子帯上端のエネルギー準位との間にあることが、確度高くコンタクト抵抗を低減することを実現し得る。また、上述の不純物領域がｎ型半導体領域であれば、上述の中間層の伝導帯下端のエネルギー準位が、上述のコンタクト層の仕事関数と上述のｎ型半導体領域の伝導帯下端のエネルギー準位との間にあることが、確度高くコンタクト抵抗を低減することを実現し得る。
【００１２】
また、本発明の１つのパワー半導体素子の製造方法は、シリコン源となる第１材料と、不飽和炭化水素化合物から選択される少なくとも１種類の、炭素源となる第２材料と、ｎ型又はｐ型のドーパント材料とを含む混合溶液を加熱することにより、ｎ型又はｐ型のドーパントとともにシリコン（Ｓｉ）及び炭素（Ｃ）を含む炭化シリコンを含有する中間層を、金属配線が接続するコンタクト層と、炭化シリコン結晶中に形成されるｎ型半導体領域又はｐ型半導体領域からなる不純物領域との間に形成する中間層形成工程を含む。
【００１３】
このパワー半導体素子の製造方法によれば、上述の混合溶液を加熱することによって形成される炭化シリコンを含有する中間層が、コンタクト層と、炭化シリコン結晶中に形成されるｎ型半導体領域又はｐ型半導体領域との間に形成される。ここで、その中間層は、シリコン（Ｓｉ）を１としたときの炭素（Ｃ）の原子数比を変えることによって、伝導帯及び／又は価電子帯のエネルギー準位を変化させることによってバンドギャップを制御することができる。従って、このパワー半導体素子の製造方法によれば、該コンタクト層と該ｎ型半導体領域又は該ｐ型半導体領域とが直接接する場合に比べて、エネルギー障壁を低減することが可能となるため、低いコンタクト抵抗のパワー半導体素子を製造することができる。その結果、このパワー半導体素子の製造方法は、コンタクト抵抗の低減によって、パワー半導体素子の消費電力の低減に貢献することができる。
【００１４】
また、本発明の１つの前駆体材料は、シリコン（Ｓｉ）の供給源となる第１材料と、不飽和炭化水素化合物から選択される少なくとも１種類の、炭素（Ｃ）の供給源となる第２材料とを含む混合溶液からなる。
【００１５】
この前駆体材料は、上述の混合溶液を加熱することによって生成される炭化シリコンを含有する材料の出発材である。また、第１材料と第２材料との混合比率（例えば、原子数比）を変化させることにより、前述の炭化シリコンを含有する材料は、シリコン（Ｓｉ）を１としたときの炭素（Ｃ）の原子数比を変化させることが可能となる。その結果、その炭化シリコンを含有する材料の伝導帯及び／又は価電子帯のエネルギー準位を変化させることによってバンドギャップを制御することができる。また、この前駆体溶液を出発材とすることにより、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって前述の炭化シリコンを含有する層（パターン形成される層を含む）を形成することができる。従って、この前駆体溶液を採用することにより、従来と比較して大幅に簡素化ないし省エネルギー化が可能であるとともに大面積化も容易な、いわば工業性ないし量産性に優れたプロセスによって、例えば、パワー半導体素子に適用し得る前述の炭化シリコンを含有する層を製造することができる。
【００１６】
また、本発明の１つの炭化シリコンを含有する層は、シリコン（Ｓｉ）の供給源となる第１材料と、不飽和炭化水素化合物から選択される少なくとも１種類の、炭素（Ｃ）の供給源となる第２材料とを含む混合溶液を加熱することによって形成される。
【００１７】
上述の混合溶液を加熱することによって形成される、この炭化シリコンを含有する層は、第１材料と第２材料との混合比率（例えば、原子数比）を変化させることにより、シリコン（Ｓｉ）を１としたときの炭素（Ｃ）の原子数比を変化させることが可能となる。その結果、伝導帯及び／又は価電子帯のエネルギー準位を変化させることによってバンドギャップを制御することができる。従って、例えば、パワー半導体素子のコンタクト層とｎ型半導体領域又はｐ型半導体領域とが直接接する場合に比べて、エネルギー障壁を低減することが可能となる。その結果、この炭化シリコンを含有する層は、例えば、コンタクト抵抗の低減によってパワー半導体素子の消費電力の低減に貢献することができる。
【００１８】
ところで、本願において「膜」という表現には「層」の意味が含まれる。加えて、「層」という表現には「膜」の意味が含まれる。
【発明の効果】
【００１９】
本発明の１つのパワー半導体素子によれば、コンタクト層とｎ型半導体領域又は該ｐ型半導体領域とが直接接する場合に比べて、コンタクト抵抗を低減することが可能となる。その結果、パワー半導体素子の消費電力の低減に貢献することができる。また、本発明のパワー半導体素子の製造方法によれば、コンタクト層とｎ型半導体領域又は該ｐ型半導体領域とが直接接する場合に比べて、より低いコンタクト抵抗のパワー半導体素子を製造することができる。
【００２０】
また、本発明の１つの前駆体材料によれば、該前駆体を加熱することによって生成される炭化シリコンを含有する材料のシリコン（Ｓｉ）を１としたときの炭素（Ｃ）の原子数比を変化させることが可能となる。その結果、その炭化シリコンを含有する材料のバンドギャップを変化させることが可能となるため、例えば、パワー半導体素子のコンタクト層とｎ型半導体領域又はｐ型半導体領域との間に前述の炭化シリコンを含有する材料を介在させることによって、パワー半導体素子の低抵抗化に貢献し得る。また、本発明の１つの炭化シリコンを含有する層によれば、その層中のシリコン（Ｓｉ）を１としたときの炭素（Ｃ）の原子数比を変化させることが可能となる。その結果、その炭化シリコンを含有する層のバンドギャップを変化させることが可能となるため、例えば、パワー半導体素子のコンタクト層とｎ型半導体領域又はｐ型半導体領域との間に前述の炭化シリコンを含有する材料を介在させることによって、パワー半導体素子の低抵抗化に貢献し得る。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態における炭化シリコン含有層のＦＴ−ＩＲ分光法による測定結果の一例である。
【図２】本発明の第１の実施形態における炭化シリコン含有層の光電子収量分光法（ＰＹＳ）による測定結果の一例である。
【図３】本発明の第１の実施形態における炭化シリコン含有層の逆光電子分光法（ＩＰＥＳ）による測定結果の一例である。
【図４】本発明の第１の実施形態における、シクロヘキセン混合比率の変化に伴う炭化シリコン含有層のバンドギャップの変化に関する測定結果の一例である。
【図５】本発明の第１の実施形態におけるパワー半導体素子の全体構成及びその製造方法の一過程を示す断面模式図である。
【図６】図５のＸ領域の拡大図である。
【図７】本発明の第１の実施形態におけるパワー半導体素子の製造方法の一過程を示す断面模式図である。
【図８】本発明の第１の実施形態におけるパワー半導体素子の製造方法の一過程を示す断面模式図である。
【図９】本発明の第１の実施形態におけるパワー半導体素子のエネルギー準位図である。
【図１０】本発明の第２の実施形態の変形例（１）におけるパワー半導体素子の全体構成を示す断面模式図である。
【図１１】本発明の第２の実施形態の変形例（２）におけるパワー半導体素子の図６に相当する一部拡大図である。
【図１２】本発明の第２の実施形態の変形例（３）におけるパワー半導体素子の全体構成を示す断面模式図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態であるパワー半導体素子及びその製造方法を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
【００２３】
＜第１の実施形態＞
１．本実施形態のパワー半導体素子に適用する前駆体溶液、及び炭化シリコンを含有する層（本願においては、「炭化シリコン含有層」ともいう）の製造方法
本実施形態の前駆体溶液は、溶質として少なくとも以下の（ａ）〜（ｃ）の材料を含む混合溶液である。
（ａ）シリコン（Ｓｉ）の供給源（本願においては、シリコン源ともいう）と考えられる第１材料
（ｂ）炭素（Ｃ）の供給源（本願においては、炭素源ともいう）と考えられる、不飽和炭化水素化合物から選択される少なくとも１種類の第２材料
（ｃ）ｐ型のドーパント材料（本願においては、「ドーパント前駆体」ともいう）
【００２４】
より具体的の一例として、本実施形態の１つの第１材料は、シクロペンタシラン（Ｃｙｃｌｏｐｅｎｔａｓｉｌａｎｅ）、シクロヘキサシラン（Ｃｙｃｌｏｈｅｘａｓｉｌａｎｅ）、ネオペンタシラン（Ｎｅｏ−ｐｅｎｔａｓｉｌａｎｅ）、及びポリジヒドロシラン（Ｐｏｌｙｈｙｄｒｏｓｉｌａｎｅ）の群から選択される少なくとも１種類である。
【００２５】
また、具体的な一例として、本実施形態の１つの第２材料は、常温常圧（例えば、２５℃、１０１３ｈＰａ）において液状であり、かつｎが５以上１８以下であって一般式ＣｎＨ２ｎ−２又はＣｎＨ２ｎ−４の環式炭化水素化合物、及びｎが５以上１８以下であって一般式ＣｎＨ２ｎ又はＣｎＨ２ｎ−２の鎖式炭化水素化合物の群から選択される少なくとも１種類の材料である。
なお、本実施形態の効果の少なくとも一部の効果が奏され得る限り、前述の環式炭化水素化合物又は鎖式炭化水素化合物の一部の水素が、公知の置換基によって置き換えられてもよい。さらに、第２材料の代表的な具体例は、シクロヘキセン（Ｃｙｃｌｏｈｅｘｅｎｅ）、１−ヘキシン（１−Ｈｅｘｙｎｅ）、２−ヘキシン（２−Ｈｅｘｙｎｅ）、３−ヘキシン（３−Ｈｅｘｙｎｅ）、シクロペンテン（Ｃｙｃｌｏｐｅｎｔｅｎ）、シクロオクテン（Ｃｙｃｌｏｏｃｔｅｎｅ）、１，３−シクロペンタジエン（１，３−Ｃｙｃｌｏｐｅｎｔａｄｉｅｎｅ）、１，３−シクロヘキサジエン（１，３−Ｃｙｃｌｏｈｅｘａｄｉｅｎｅ）、１，４−シクロヘキサジエン（１，４−Ｃｙｃｌｏｈｅｘａｄｉｅｎｅ）、１−ヘキセン（１−Ｈｅｘｅｎｅ）、２−ヘキセン（２−Ｈｅｘｅｎｅ）、３−ヘキセン（３−Ｈｅｘｅｎｅ）、１，３−ヘキサジエン（１，３−Ｈｅｘａｄｉｅｎｅ）、１，４−ヘキサジエン（１，４−Ｈｅｘａｄｉｅｎｅ）、及び１，５−ヘキサジエン（１，５−Ｈｅｘａｄｉｅｎｅ）の群から選択される少なくとも１種類である。
【００２６】
また、本実施形態の１つの前駆体溶液は、シリコン源と考えられる上述の第１材料と、炭素源と考えられる第２材料、及びボロン（Ｂ）の供給源と考えられるｐ型のドーパント材料であるデカボラン（ｄｅｃａｂｏｒａｎｅ）を含む。なお、デカボランの代わりに、ｐ型のドーパント材料である、ＢＨ３−ＴＨＦ錯体、ＢＨ３−ジメチルスルフィド、アルミナムブトキシド、アルミナムエトキシド、及びジメチルアルミナムクロライド、及びその他の公知のアルミニウム錯体の群から選択される少なくとも１種類を採用することも本実施形態の変形例の一態様である。
【００２７】
また、本実施形態の混合溶液中のシリコン（Ｓｉ）と炭素（Ｃ）との原子数比の一例は、シリコン（Ｓｉ）を１としたときに、炭素（Ｃ）の原子数比が０．０５以上０．６以下である。
【００２８】
本実施形態は、スピンコート法によって炭化シリコン含有層を形成する。具体的には、基板（例えば、炭化シリコン基板又はシリコン基板）上に、上述の前駆体溶液を滴下した後、約２０００ｒｐｍの回転を３０秒間行うことによって、該前駆体溶液の層を形成する。その後、その基板を約３８０℃に加熱（本焼成）することによって、基板上に炭化シリコン含有層が形成される。なお、スピンコート法を採用する場合、本焼成前に予備焼成（例えば、８０℃以上２００℃以下）を行った後、公知の型押し加工、及びその後の大気圧下におけるプラズマ又はウェットエッチング技術を用いた全面エッチングを施すことによって、炭化シリコン含有層の前駆体層のパターンが形成される。さらにその後、加熱（本焼成）工程を経ることによって、本実施形態の炭化シリコン含有層を形成することができる。
【００２９】
上述のとおり、本実施形態によれば、従来と比較して大幅に簡素化ないし省エネルギー化が可能であるとともに大面積化も容易なプロセスによって、工業性ないし量産性に優れた炭化シリコン含有層を製造することができることは特筆に値する。なお、本実施形態の炭化シリコン含有層のエッチング工程として、真空プロセスを用いた、いわゆるドライエッチング技術（代表的には、プラズマエッチング技術）を採用することを妨げない。
【００３０】
また、本実施形態において採用し得る他の一態様は、蒸着法による炭化シリコン含有層の形成である。例えば、上述の前駆体溶液を出発材とする、蒸着処理による炭化シリコン含有層の形成を採用する。具体的には、代表的には窒素雰囲気中において、その前駆体溶液を加熱して気化させるとともに、約３８０℃に加熱した基板（例えば、炭化シリコン基板又はシリコン基板）をその前駆体溶液を収容する容器に略対向するように配置することによって、その基板上に炭化シリコン含有層が形成される。一つの例においては、５分間の前駆体溶液の加熱及び蒸着処理によって、約１００ｎｍ厚の炭化シリコン含有層が形成される。
【００３１】
２．本実施形態の炭化シリコン含有層の分析結果
［ＦＴ−ＩＲによる分析結果］
フーリエ変換赤外分光光度計（Ｂｒｕｋｅｒ  Ｏｐｔｉｃｓ社製、型式：ＡＬＰＨＡ）を用いて、ＦＴ−ＩＲ分光法による、上述の炭化シリコン含有層の測定を行った。
【００３２】
図１は、本実施形態の炭化シリコン含有層のＦＴ−ＩＲ分光法による測定結果の一例である。図１中の（Ａ）は、上述のスピンコート法によって形成された炭化シリコン含有層の測定結果であり、図１中の（Ｂ）は、上述の蒸着法によって形成された炭化シリコン含有層の測定結果である。
【００３３】
図１に示すように、（Ａ）及び（Ｂ）のいずれの測定結果においても、波数２０８０ｃｍ−１近傍にシリコンと水素との結合に帰属される吸収ピークと、波数２９２０ｃｍ−１近傍に炭素と水素との結合に帰属される吸収ピークと、波数７８０ｃｍ−１近傍に炭素とシリコンの結合に帰属される吸収ピークが確認される。本実施形態の前駆体溶液を出発材とする炭化シリコン含有層は、その他の炭化シリコン含有層とは異なる吸収ピークを有していることが分かる。加えて、図１（Ａ）のスピンコート法によって形成された炭化シリコン含有層は、波数９８０ｃｍ−１近傍にＳｉ−ＣＨ２の結合に帰属される特徴的な吸収ピークが存在することが分かった。この吸収ピークを有するスピンコート法によって形成された炭化シリコン含有層は、蒸着法によって形成された炭化シリコン含有層と比較して、膜の柔軟性を向上させ、塗布膜にも関わらず上下界面層との接触性を上げることで良質な物理的および電気的なコンタクトを実現し得るという技術的効果を有していると考えられる。
【００３４】
次に、本願発明者らは、第１材料と第２材料との混合比を変更することによる、本実施形態の前駆体溶液を出発材とする炭化シリコン含有層の特性の変化を調査した。一例として、３ｗｔ％のデカボランを溶解した、シクロペンタシラン（以下、「ＣＰＳ」ともいう。）とシクロヘキセンとの混合溶液を加熱することによって形成される炭化シリコン含有層の諸特性の分析結果は、以下のとおりである。なお、後述する図２乃至図４における「ｐ値」は、ＣＰＳとシクロヘキセンとの合計体積を１としたときの、シクロヘキセンの体積比（volume ratio）を示す。
【００３５】
［バンドギャップの変化に関する分析結果］
図２は、本実施形態における炭化シリコン含有層の光電子収量分光法（ＰＹＳ）による測定結果の一例である。また、図３は、本実施形態における炭化シリコン含有層の逆光電子分光法（ＩＰＥＳ）による測定結果の一例である。なお、図２及び図３の実線が実測地である。また、図２及び図３中の「Ｅ  ｗ．ｒ．ｔ  ＶＬ」とは、Ｅｎｅｒｇｙ  ｗｉｔｈ  ｒｅｇａｒｄ  ｔｏ  Ｖａｃｕｕｍ  Ｌｅｖｅｌの略であり、真空準位に対するエネルギーの値の意味である。なお、図２及び図３においては、参考データとして、炭化シリコン（ＳｉＣ）基板の結果が示されている。また、図４は、本実施形態における、シクロヘキセン混合比率の変化に伴う炭化シリコン含有層のバンドギャップの変化に関する測定結果の一例である。また、図４においては、バンドギャップの変化に加えて、電気伝導度（Ｓ／ｃｍ）の変化と活性化エネルギー（ｅＶ）の変化とが示されている。
【００３６】
ここで、光電子収量分光法（ＰＹＳ）とは、紫外光を測定対象に照射し、光電効果により励起された電子を電流計で検出することによって、仕事関数(金属)及びイオン化ポテンシャルを測定する方法である。本実施形態の光電子収量分光法（ＰＹＳ）による測定装置は、テックサイエンス社製（型式：ＰＹＳ−２００）である。また、逆光電子分光法（ＩＰＥＳ）とは、低速電子線（５−５０ｅＶ）を測定対象に照射することにより電子を伝導帯に注入し、電子の運動エネルギーに相当する光を検出することによって、伝導帯の電子状態を測定する方法である。本実施形態の逆光電子分光法（ＩＰＥＳ）による測定装置は、ＰＳＰ  Ｖａｃｕｕｍ  Ｔｅｃｈｎｏｌｏｇｙ社製（型式：ＩＰＥＳ）である。また、本実施形態における、炭化シリコン含有層のバンドギャップの測定結果は、紫外・可視領域における透過率/反射率測定（ＵＶ−ＶＩＳ  ＴＲ）（Science Computing International社製、型式：ＦｉｌｍＴｅｋ  ３０００）による測定結果を用いて吸収係数を見積もり、そこからＴａｕｃプロットにより導出された。
【００３７】
図２に示すように、ｐ値を変化させることによってバンドギャップの値は大きく変化することが確認された。また、この時、図２及び図３に示すように、ｐ値を変化させることによって、伝導帯下端と価電子帯上端のエネルギー準位が変動し、その結果バンドギャップの変化が生じることが明らかになった。従って、本実施形態の炭化シリコン含有層は、本実施形態の前駆体溶液中の第１材料と第２材料との混合比を変更するという、極めて簡便な方法によって、伝導帯下端と価電子帯上端のエネルギー準位を変動させること、及びそれに伴うバンドギャップの変動を実現したことが分かる。加えて、本実施形態の炭化シリコン含有層の出発材がその前駆体溶液であるため、ドーパント材料をその前駆体溶液中に混合するという、極めて簡便な方法によって、例えばｐ型のドーパントを含む炭化シリコン含有層を形成することができることも特筆に値する。
【００３８】
また、図４に示すように、ｐ値を変化させることによって、バンドギャップのみならず、電気伝導度（Ｓ／ｃｍ）及び活性化エネルギー（ｅＶ）が変化することが分かる。従って、本実施形態の炭化シリコン含有層は、本実施形態の前駆体溶液中の第１材料と第２材料との混合比を変更するという、極めて簡便な方法によって、電気伝導度（Ｓ／ｃｍ）及び活性化エネルギー（ｅＶ）を変化させることを実現し得る。
【００３９】
ところで、本実施形態においては、一例としてｐ型のドーパント前駆体が採用されたが、本実施形態のドーパント前駆体はｐ型に限定されない。例えば、本実施形態の変形例の１つとして、リン（Ｐ）の供給源と考えられるｎ型のドーパント前駆体である白燐、黄燐を含むことも採用され得る。その結果、ｎ型のドーパントを含む炭化シリコン含有層を形成することができる。
【００４０】
＜第２の実施形態＞
本願発明者らは、上述の知見に基づいて、第１の実施形態の炭化シリコン含有層を活用したパワー半導体素子の構造を以下に開示する。
【００４１】
１．本実施形態のパワー半導体素子の全体構成
図５は、本実施形態におけるパワー半導体素子１００の製造方法の一過程及び全体構成を示す断面模式図である。また、図６は、図５のＸ領域の拡大図である。加えて、図７及び図８は、それぞれ、パワー半導体素子１００の製造方法の一過程を示す断面模式図である。
【００４２】
図５に示すように、本実施形態におけるパワー半導体素子１００においては、ｎ型の炭化シリコン基板６６の表面側に、ｎ型の炭化シリコンのエピタキシャル層６４が形成されている。また、本実施形態のパワー半導体素子１００におけるスイッチング動作を実現するために、ｐ型炭化シリコン層からなる不純物領域であるｐ型半導体領域５４、ｐ＋型炭化シリコン層からなる不純物領域であるｐ＋型半導体領域５２、ｎ＋型炭化シリコンからなる不純物領域であるｎ＋型半導体領域６２、例えば、酸化シリコンからなるゲート絶縁膜７０、及び例えばポリシリコンからなるゲート電極４０が、それぞれ公知の方法によって形成されている。加えて、パワー半導体素子１００は、公知の方法を用いて、上層側に、例えば酸化シリコンからなる層間絶縁膜８０を介してアルミニウム（Ａｌ）からなる金属配線３０を備えるとともに、ｎ型の炭化シリコン基板６６の裏面側に、ニッケル（Ｎｉ）を含む金属層である、いわゆるオーミック金属層２２と、例えば金（Ａｕ）からなる裏面配線９０を備える。層間絶縁膜８０、オーミック金属層２２、及び裏面配線９０も、公知の方法によって形成することができる。
【００４３】
なお、パワー半導体素子１００のｎ型のエピタキシャル層６４、ｎ＋型半導体領域６２、ｐ型半導体領域５４、及びｐ＋型半導体領域５２における不純物（ドーパント）の濃度は特に限定されない。なお、代表的なｎ型のエピタキシャル層６４の不純物（ドーパント）の濃度は、１．０×１０１３ｃｍ−3以上１．０×１０１７ｃｍ−3以下である。また、代表的なｎ＋型半導体領域６２の不純物（ドーパント）の濃度は、５．０×１０１７ｃｍ−3以上５．０×１０２１ｃｍ−3以下である。また、代表的なｐ型半導体領域５４の不純物（ドーパント）の濃度は、１．０×１０１５ｃｍ−3以上５．０×１０１８ｃｍ−3以下である。加えて、代表的なｐ＋型半導体領域５２の不純物（ドーパント）の濃度は、１．０×１０１８ｃｍ−3以上５．０×１０２１ｃｍ−3以下である。
【００４４】
また、本実施形態のパワー半導体素子１００は、コンタクト層２０とｐ＋型半導体領域５２との間に、第１の実施形態の、ｐ型のドーパントを含む炭化シリコン含有層からなる中間層１０を備えている。
【００４５】
具体的には、コンタクト層２０は、金属配線３０とｐ＋型半導体領域５２又はｎ＋型半導体領域６２とが直接接する場合に比べてコンタクト抵抗値を低減させるために設けられる層であり、代表的には、オーミックコンタクトを形成するための層である。
【００４６】
本実施形態においては、ｐ＋型半導体領域５２、ｎ＋型半導体領域６２、及びゲート電極４０上に、第１の実施形態のｐ型のドーパント材料を含む前駆体溶液をスピンコート法によって層状に形成する。その後、公知の型押し加工、及びその後の大気圧下におけるプラズマ又はウェットエッチング技術を用いた全面エッチングを施すことによって、炭化シリコン含有層の前駆体層のパターンが形成される。さらにその後、加熱（本焼成）工程を経ることによって、図７に示すように、ｐ＋型半導体領域５２上に、中間層１０を形成することができる。なお、中間層１０は、コンタクト抵抗の低減の観点から言えば、ｐ＋型半導体領域５２の全てを覆うように配置されることが好ましい。その後、図８に示すように、公知の方法によって、パターンが形成されたコンタクト層２０を製造することができる。
【００４７】
また、本実施形態の中間層１０におけるシリコン（Ｓｉ）と炭素（Ｃ）との原子数比の一例は、シリコン（Ｓｉ）を１としたときに、炭素（Ｃ）の原子数比が０．０５以上０．６以下である。
【００４８】
加えて、本実施形態の中間層１０におけるシリコン（Ｓｉ）とｐ型のドーパントとの原子数比の一例は、シリコン（Ｓｉ）を１としたときに、ｐ型のドーパントの原子数比が０．０１以上０．１以下である。
【００４９】
なお、パワー半導体素子１００は、ｎ＋型半導体領域６２との抵抗値を低減する為にニッケル（Ｎｉ）を含む金属を、コンタクト層２０として採用する。また、コンタクト層２０中のニッケル（Ｎｉ）は、コンタクト層２０の形成時に、ｎ＋型半導体領域６２との反応によって合金（ニッケル・シリサイド）化する場合がある。
【００５０】
上述の製造方法によって形成されるパワー半導体素子１００は、コンタクト層２０、中間層１０及びｐ＋型半導体領域５２との間で、図９のエネルギー準位図に示される関係が形成される。なお、図９においては、中間層１０のうち、図２及び図３の（２）のグラフに表される中間層１０の例（ｐ値が０．６の例）を採用している。
【００５１】
既に述べたとおり、中間層１０の価電子帯上端のエネルギー準位が変動する特性を活かすことにより、コンタクト層２０とｐ＋型半導体領域５２とが直接接する場合に比べて、エネルギー障壁を低減することが可能となり、コンタクト抵抗を低減することが可能となる。その結果、パワー半導体素子１００の消費電力の低減に貢献することができる。
【００５２】
より具体的には、本実施形態のパワー半導体素子１００においては、図９に示すように、中間層１０の価電子帯上端のエネルギー準位が、コンタクト層２０の仕事関数と、ｐ型半導体領域（本実施形態においては、ｐ＋半導体領域５４）の価電子帯上端のエネルギー準位との間に存在している。従って、上述のとおり、エネルギー障壁をいわば多段的に形成することが可能となるため、コンタクト抵抗を低減することが可能となる。
【００５３】
なお、本願発明者らの知見によれば、特に、中間層１０の価電子帯上端のエネルギー準位が、コンタクト層２０の仕事関数と、ｐ型半導体領域（本実施形態においては、ｐ＋半導体領域５４）の価電子帯上端のエネルギー準位との中間値±０．３ｅＶ以内の範囲であることが、より確度高くコンタクト抵抗の低減に貢献し得るため、好適である。
【００５４】
本実施形態の中間層１０を採用すれば、第１の実施形態の前駆体溶液中の第１材料と第２材料との混合比を変更するという、極めて簡便な方法によって、価電子帯上端のエネルギー準位、又は伝導帯下端のエネルギー準位を変動させること、及びそれに伴うバンドギャップの変動を実現しうるため、エネルギー障壁のギャップをきめ細かく調整することが可能となる。その結果、パワー半導体素子の設計における自由度を格段に向上させることができる）。また、中間層１０の製造は、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスを要しない。そのため、原材料や製造エネルギーの使用効率の各段の向上を実現することができる。
【００５５】
＜第２の実施形態の変形例（１）＞
図１０は、本変形例におけるパワー半導体素子２００の全体構成を示す断面模式図である。本変形例におけるパワー半導体素子２００は、第２の実施形態のパワー半導体素子１００の中間層１０を中間層２１０に変更したこと、及びコンタクト層２０をアルミニウム（Ａｌ）及び／又はチタン（Ｔｉ）を含むコンタクト層２２０に変更したこと以外は、第１の実施形態のパワー半導体素子１００の構造及びその製造方法と同じである。従って、重複する説明は省略され得る。
【００５６】
本変形例におけるパワー半導体素子２００は、ｐ＋型半導体領域５２との抵抗値を低減するアルミニウム（Ａｌ）及び／又はチタン（Ｔｉ）を含む金属を、コンタクト層２２０として採用する。また、コンタクト層２２０中のアルミニウム（Ａｌ）及び／又はチタン（Ｔｉ）は、コンタクト層２２０の形成時に、ｎ＋型半導体領域６２との反応によって合金（アルミニウム・シリサイド及び／又はチタン）化する場合がある。また、本実施形態のパワー半導体素子２００は、コンタクト層２２０とｎ＋型半導体領域６２との間に、第１の実施形態の、ｎ型のドーパントを含む炭化シリコン含有層からなる中間層２１０を備えている。
【００５７】
従って、例えば、アルミニウム（Ａｌ）を含むコンタクト層２２０として採用した場合、図１１に示すように、中間層２１０をコンタクト層２２０とｎ＋型半導体領域６２との間に介在させることによって、コンタクト層２２０とｎ＋型半導体領域６２とが直接接する場合に比べて、エネルギー障壁を低減することが可能となる。その結果、コンタクト抵抗を低減することが可能となるため、パワー半導体素子２００の消費電力の低減に貢献することができる。
【００５８】
なお、本実施形態の中間層２１０におけるシリコン（Ｓｉ）とｎ型ドーパントとの原子数比の一例は、シリコン（Ｓｉ）を１としたときに、ｎ型ドーパントの原子数比が０．０１以上０．１以下である。
【００５９】
なお、中間層２１０の伝導帯下端のエネルギー準位が、コンタクト層２２０の仕事関数と、ｎ型半導体領域（本実施形態においては、ｎ＋半導体領域６２）の伝導帯下端のエネルギー準位との間にあることは、コンタクト抵抗の低減に確度高く貢献し得るため、好適な一態様である。なお、本願発明者らの知見によれば、特に、中間層２１０の伝導帯下端のエネルギー準位が、コンタクト層２２０の仕事関数と、ｎ型半導体領域（本実施形態においては、ｎ＋半導体領域６２）の伝導帯下端のエネルギー準位との中間値±０．３ｅＶ以内の範囲であることが、より確度高くコンタクト抵抗の低減に貢献し得るため、好適である。
【００６０】
＜第２の実施形態の変形例（２）＞
図１１は、本変形例におけるパワー半導体素子の図６に相当する一部拡大図である。なお、本変形例におけるパワー半導体素子は、第２の実施形態のパワー半導体素子１００の中間層１０を積層の中間層３１０，３１５に変更したこと以外は、第１の実施形態のパワー半導体素子１００の構造及びその製造方法と同じである。従って、重複する説明は省略され得る。
【００６１】
図１１に示すパワー半導体素子は、コンタクト層２０とｐ＋型半導体領域５２との間に、第１の実施形態の、ｐ型のドーパントを含む、炭化シリコン含有層からなる積層の中間層３１０，３１５を備えている。より具体的には、ｐ＋型半導体領域５２に接する中間層３１０は、例えば、図２及び図３の（３）のグラフに表される１つの中間層１０の例（ｐ値が０．６の例）を採用している。また、コンタクト層２０側に接する中間層３１５は、第１の実施形態の前駆体溶液の第１材料及び第２材料の混合比が調整されることにより、ｐ値が０．６のときの価電子帯上端と、ｐ型半導体領域（本実施形態においては、ｐ＋半導体領域５４）の価電子帯上端のエネルギー準位との間に、価電子帯上端が形成される他の中間層の例を採用している。
【００６２】
上述の構成を備えることにより、コンタクト層２０とｐ＋型半導体領域５２との間に、いわば階段状のエネルギー準位が形成されるため、確度高くコンタクト抵抗の低減に貢献することができる。なお、この変形例においては、２段階のエネルギー準位が形成されているが、３以上の段階を有するエネルギー準位が形成されることも、採用し得る他の一態様である。
【００６３】
＜第２の実施形態の変形例（３）＞
図１２は、本変形例におけるパワー半導体素子３００の全体構成を示す断面模式図である。なお、本変形例におけるパワー半導体素子は、第２の実施形態のパワー半導体素子１００の中間層１０を中間層３１０に変更したこと、第２の実施形態のパワー半導体素子１００のｐ＋型半導体領域５２を、ｐ型半導体領域５４に変更したこと以外は、第１の実施形態のパワー半導体素子１００の構造及びその製造方法と同じである。従って、重複する説明は省略され得る。
【００６４】
本変形例においては、上述のとおり、ｐ＋型半導体領域５２が設けられていない。しかしながら、中間層３１０が直接ｐ型半導体領域５４に接していたとしても、中間層３１０のバンドギャップ（例えば、価電子帯上端のエネルギー準位）を制御することによって、エネルギー障壁の低減を図ることができる。なお、この態様における、代表的なｐ型半導体領域５４の不純物（ドーパント）の濃度は、１．０×１０１５ｃｍ−３以上５．０×１０１８ｃｍ−３以下である。また、中間層３１０の価電子帯上端のエネルギー準位は、５．２５ｅＶになるように、第１の実施形態の前駆体溶液の第１材料及び第２材料の混合比が調整される。
【００６５】
従って、この態様においては、ｐ＋型半導体領域５２を設ける必要がなくなるため、製造工程の簡素化、及び歩留まりの向上を実現し得る。
【００６６】
なお、本変形例の別の態様の１つとして、中間層３１０の伝導帯下端のエネルギー準位を制御することによって、第２の実施形態の変形例（１）におけるｎ＋型半導体領域６２を設けない態様を採用することも可能である。
【００６７】
また、上述の第２の実施形態における前駆体溶液の層を予備焼成する際、予備焼成温度は、もっとも好ましくは、８０℃以上２５０℃以下である。これは、該前駆体溶液の層中の溶媒を、より適度に又は十分に蒸発させることが出来るからである。また、特に、その後に型押し工程を行う場合は、前述の温度範囲で予備焼成を行うことにより、将来的な塑性変形を可能にする特性を発現させるためにより好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。
【００６８】
また、第２の実施形態において、型押し加工を施す際の圧力は０．１ＭＰａ以上２０ＭＰａ以下の範囲という低い圧力であっても、予備焼成後の該前駆体溶液の層（炭化シリコン含有層の前駆体層）が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。その結果、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。なお、０．１ＭＰａ以上２０ＭＰａ以下の圧力によって型押し加工を施す理由は以下のとおりである。まず、その圧力が０．１ＭＰａ未満の場合には、圧力が低すぎて該前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に該前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、型押し工程においては、１ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことがより好ましい。
【００６９】
また、上述の型押し加工が施される工程（型押し工程）において、予め、型押し面が接触することになる、炭化シリコン含有層の前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、該前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、該前駆体層と型との間の摩擦力を低減することができるため、該前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
【００７０】
以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
【符号の説明】
【００７１】
１０，２１０，３１０，３１５      中間層
２０，２２０      コンタクト層
２２      オーミック金属層
３０      金属配線
４０      ゲート電極
５２      ｐ＋型半導体領域
５４      ｐ型半導体領域
６２      ｎ＋型半導体領域
６４      ｎ型の炭化シリコンのエピタキシャル層
６６      炭化シリコン基板
７０      ゲート絶縁膜
８０      層間絶縁膜
９０      裏面配線
１００，２００，３００      パワー半導体素子
【図１】
2016152378.tif 000003
【図２】
2016152378.tif 000004
【図３】
2016152378.tif 000005
【図４】
2016152378.tif 000006
【図５】
2016152378.tif 000007
【図６】
2016152378.tif 000008
【図７】
2016152378.tif 000009
【図８】
2016152378.tif 000010
【図９】
2016152378.tif 000011
【図１０】
2016152378.tif 000012
【図１１】
2016152378.tif 000013
【図１２】
2016152378.tif 000014