(57)【要約】【課題】ショットキーバリアダイオード（ＳＢＤ）のリーク電流を抑えるために、トレンチの深部に絶縁層を形成し、トレンチの浅部に導電層を形成し、トレンチの底面に接する範囲にｐ型領域を形成する技術が知られているが、スイッチング時の動作が安定しない。【解決手段】ｐ型領域２４をアノード電極８に導通させる。そのために、トレンチの側面を傾斜させ、傾斜側面に沿って導通経路２６を形成する。ｐ型領域２４の電位が安定し、スイッチング時の動作が安定する。【選択図】図３
2016225333.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、その半導体基板の表面にショットキー接触するアノード電極と、その半導体基板の裏面にオーミック接触するカソード電極と、を備えているＳＢＤであり、
前記半導体基板の表面から裏面に向けて延びるトレンチが形成されており、
そのトレンチの内面が絶縁膜で被覆されており、
前記内面が前記絶縁膜で被覆されている前記トレンチの深部に絶縁層が堆積しており、
前記内面が前記絶縁膜で被覆されている前記トレンチの浅部に導電層が堆積しており、
前記半導体基板内に、
前記アノード電極に接するｎ型の表面側領域と、
前記カソード電極に接するｎ型の裏面側領域と、
前記表面側領域と前記裏面側領域を接続するｎ型の中間領域と、
前記トレンチの底面に接するｐ型の領域と、
前記ｐ型の領域を前記アノード電極に接続する導通経路、
が形成されているＳＢＤ。
【請求項２】
前記トレンチの側壁に、前記表面に接近するにつれて前記トレンチの幅が拡大する向きに傾斜している傾斜側壁が形成されており、
その傾斜側壁に沿って前記導通経路が形成されている請求項１に記載のＳＢＤ。
【請求項３】
同じ半導体基板にＳＢＤとＭＯＳが形成されており、
前記ＭＯＳのトレンチゲート電極と、前記トレンチの浅部に堆積した前記導電層が、同一電位であることを特徴する請求項１または２に記載のＳＢＤ。
【請求項４】
同じ半導体基板にＳＢＤとＭＯＳが交互に形成されており、
前記ＭＯＳのトレンチゲート電極が、前記トレンチの浅部に堆積した前記導電層を兼用することを特徴する請求項１または２に記載のＳＢＤ。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、ＳＢＤ（ショットキーバリアダイオード, Schottky Barrier Diode）を開示する。
【背景技術】
【０００２】
ｎ型の半導体基板に対して、表面にショットキー接触するアノード電極と、裏面にオーミック接触するカソード電極を設けることによって、ＳＢＤを得ることができる。
ＳＢＤはリーク電流が流れやすいという問題を備えており、リーク電流を抑制する技術が特許文献１に開示されている。特許文献１の技術では、下記の構成を採用する。
（１）半導体基板の表面から裏面に向けて延びるトレンチを形成する。
（２）トレンチの内面を絶縁膜で被覆する。
（３）内面が絶縁膜で被覆されているトレンチの深部に絶縁層を堆積させる。
（４）内面が絶縁膜で被覆されているトレンチの浅部に導電層を堆積させる。
（５）トレンチの底面に接する範囲にｐ型領域を形成する。
上記の構成を採用すると、ＳＢＤの耐圧を確保しながら、リーク電流を抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１０３９２号公報（特に図２参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術によって、ＳＢＤの耐圧を確保しながら、リーク電流を抑制することができる。しかしながら特性が安定せず、経時的に変化しやすいことが判明した。
また特許文献１に記載のように、同じ半導体基板内に、ＳＢＤとＭＯＳを形成することがある。この場合、ＭＯＳのゲート電極に印加する電位によって、ＭＯＳのオン・オフを制御する。そのスイッチング時においてＳＢＤの動作が安定せず、ＳＢＤの耐圧が損なわれたり、大きなリーク電流が流れたりすることがあった。
【課題を解決するための手段】
【０００５】
上記現象が生じる理由を検討したところ、従来の技術では、ｐ型領域がフローティングされており、その電位が安定せず、ｐ型領域の電位が経時的に変動することに起因することが判明した。特に、同じ半導体基板内にＳＢＤとＭＯＳが形成されている場合、ＭＯＳのゲート電極に印加する電位によってｐ型領域の電位が変動し、それによってＳＢＤの特性が変動することが判明した。本明細書に開示する技術は、上記の知見に基づいて創作されたものである。
【０００６】
本明細書で開示するＳＢＤは、半導体基板と、その半導体基板の表面にショットキー接触するアノード電極と、その半導体基板の裏面にオーミック接触するカソード電極を備えている。
半導体基板には、その表面から裏面に向けて延びるトレンチが形成されており、そのトレンチの内面は縁膜で被覆されている。内面が絶縁膜で被覆されているトレンチの深部には絶縁層が堆積しており、そのトレンチの浅部には導電層が堆積している。半導体基板内には、アノード電極に接するｎ型の表面側領域と、カソード電極に接するｎ型の裏面側領域と、表面側領域と裏面側領域を接続するｎ型の中間領域が形成されている。さらに、トレンチの底面に接する範囲にｐ型領域が形成されており、そのｐ型領域をアノード電極に接続する導通経路が形成されている。
【０００７】
上記のＳＢＤによると、
（ａ）トレンチの浅部に形成されている導電層がフィールドプレートのように作動する。すなわち、導電層から空乏層が伸び、トレンチとトレンチの間に存在する半導体領域がピンチオフする。ＪＢＳＢＤ（ジャンクションバリアショットキーバリアダイオード, Junction Barrier Schottky Barrier Diode）が得られ、リーク電流を抑制する。
（ｂ）しかも、トレンチに沿って導電層が深さ方向に延びていることから、空乏層が深さ方向にも延びる。ＴＭＢＳＤ（トレンチＭＯＳバリアショットキーダイオード, Trench MOS Barrier Schottky Diode）が得られ、リーク電流の抑制効果が高い。
（ｃ）導電層の下方に厚い堆積絶縁層が存在することから、電界集中が緩和され、高い耐圧が得られる。
（ｄ）ｐ型領域からｎ型領域に空乏層が広がり、リーク電流をさらに抑制し、耐圧をさらに高めることができる。
（ｅ）しかもｐ型領域の電位がフローティングせず、アノード電位に固定されていることから上記事象が安定的に得られ、ＳＢＤの特性が時間とともに変動することを防止する。
【０００８】
トレンチの側壁を傾斜させると、傾斜側壁に沿って導通経路を形成することができる。半導体基板の裏面側から表面に接近するにつれてトレンチの幅が拡大する向きに傾斜している側面を形成すると、半導体基板の表面側から傾斜側面に不純物を注入することができ、注入した不純物によって導通経路を形成することができる。
【０００９】
特許文献１に開示されているように、同じ半導体基板にＳＢＤとＭＯＳを形成することがある。その場合、ＭＯＳのトレンチゲート電極と、トレンチの浅部に堆積した導電層であってＳＢＤのリーク電流を抑制する導電層を同一電位にすることがある。
この場合は、ｐ型領域の電位をアノード電位に固定するのが特に有利である。ｐ型領域の電位がフローティングしていると、ゲート電極の電位を切換えるスイッチングの際にｐ型領域の電位が不安定に変動し、ＳＢＤの特性が不安定に変化する。ｐ型領域の電位をアノード電位に固定しておくと、スイッチングの際における不安定な挙動が抑制される。
導電層の下方に厚い堆積絶縁層が存在する構造は、上記の場合に特に有利である。厚い堆積絶縁を介して導電層と半導体領域が対向することから、寄生容量が低下し、ゲート電極の電位変化速度を高速化することができる。
【００１０】
特許文献１に開示されているように、同じ半導体基板にＳＢＤとＭＯＳを交互に形成することがある。この場合、ＭＯＳのトレンチゲート電極が、トレンチの浅部に堆積した導電層であってＳＢＤのリーク電流を抑制する導電層を兼用することがある。この場合はトレンチゲート電極と導電層の電位が共通になってしまう。ｐ型領域の電位をアノード電位に固定しておくと、ＭＯＳをスイッチングする際に生じる不安定な挙動が抑制される。この場合も、厚い堆積絶縁層を利用することで、ゲート電極の電位変化速度を高速化することができる。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
【図面の簡単な説明】
【００１１】
【図１】実施例１のＳＢＤの平面図である。
【図２】図１のII―II線断面図である。
【図３】図１のIII―III線断面図である。
【図４】図２の第１変形例を示す。
【図５】図２の第２変形例を示す。
【図６】図２の第３変形例を示す。
【図７】実施例２のＳＢＤの平面図である。
【図８】図７のVIII―VIII線断面図である。
【図９】実施例３のＳＢＤの断面図である。
【図１０】ＳＢＤのトレンチの平面配置例１を示す図である。
【図１１】ＳＢＤのトレンチの平面配置例２を示す図である。
【図１２】ＳＢＤのトレンチの平面配置例３を示す図である。
【発明を実施するための形態】
【００１２】
下記に説明する実施例の主要な特徴を列記しておく。
（特徴１）ｐ型領域の幅は、トレンチの幅より、狭くてもよいし、等しくてもよいし、広くてもよい。
（特徴２）ｐ型領域とアノード電極を接続する導通経路はｐ型の不純物注入領域である。
（特徴３）ストライプ状に伸びる複数本のトレンチが形成されており、トレンチ毎に導通経路が形成されている。
（特徴４）複数本のストライプ状トレンチの周囲を一巡してストライプ状トレンチ毎に形成されているｐ型領域を導通させるｐ型領域が形成されており、複数本のストライプ状トレンチに共通する導通経路が形成されている。
（特徴５）ｐ型領域とアノード電極を接続する導通経路は、ＳＢＤが形成されている範囲の外側輪郭にあたる部分に形成されている。
【実施例】
【００１３】
（実施例１）
図１は、ＳＢＤ２を構成する半導体基板６の平面図を示している。実際のＳＢＤ２は、図２・図３に示すように、半導体基板６の表面に、アノード電極８と層間絶縁膜１０が形成されている。図１では、アノード電極８と層間絶縁膜１０を除去した状態の半導体基板６の表面を示している。図１に示すように、半導体基板６の表面には、複数本の平行に延びるストライプ状のトレンチ４が形成されている。なお、図面は、技術をわかりやすく理解するためのものであり、寸法などは実際の実施品と異なっている。
【００１４】
図２と３に示すように、トレンチ４は半導体基板６の表面から裏面側に向けて延びている。トレンチ４の内面（側面と底面）は、熱酸化絶縁膜２０で被覆されている。半導体基板６はＳｉＣ結晶で形成されており、トレンチ４を形成した半導体基板６を酸素雰囲気中で熱処理すると、トレンチ４の内面にＳｉＯ２膜が形成される。このＳｉＯ２膜が熱酸化絶縁膜２０となる。
内面が熱酸化絶縁膜２０で覆われているトレンチ４の深部には、絶縁層２２が堆積している。内面が熱酸化絶縁膜２０で覆われているトレンチ４の内部にＣＶＤ法でＳｉＯ２層を堆積し、その後にエッチングして堆積した絶縁層の表面の高さを調整することによって、トレンチ４の深部に絶縁層２２を堆積することができる。図１では、熱酸化絶縁膜２０と絶縁層２２の境界が図示されていない。実際には、トレンチ４の内面に沿って熱酸化絶縁膜２０が延びており、その内側に絶縁層２２が充填されている。
内面が熱酸化絶縁膜２０で覆われているトレンチ４の浅部には、導電層１８が堆積している。深部に絶縁層２２が充填されたトレンチ４の内部にＣＶＤ法でポリシリコン層を堆積し、その後にエッチングしてポリシリコン層の表面の高さを調整することによって、トレンチ４の浅部に導電層１８を堆積することができる。
トレンチ４の表面を覆う範囲の半導体基板６の表面に、層間絶縁膜１０が形成されている。層間絶縁膜１０と層間絶縁膜１０の間において露出する半導体基板６の表面と層間絶縁膜１０の上には、アノード電極８が形成されている。導電層１８は、層間絶縁膜１０によってアノード電極８から絶縁され、熱酸化絶縁膜２０によって半導体基板６から絶縁されている。
【００１５】
半導体基板６は、ｎ型のＳｉＣ単結晶基板１４の上に、ｎ型のＳｉＣ単結晶層１２をエピタキシャル成長して得られたものである。アノード電極８は、ｎ型のＳｉＣ単結晶層１２にショットキー接触する材質の金属で形成されている。半導体基板６の裏面には、カソード電極１６が形成されている。カソード電極１６は、ｎ型のＳｉＣ単結晶基板１４にオーミック接触する材質の金属で形成されている。
【００１６】
半導体基板６は、アノード電極８に接するｎ型の表面側領域（トレンチ４と４の間で、表面に露出する範囲にあるｎ型のＳｉＣ単結晶層１２の表面近傍領域１２ａ）と、カソード電極１６に接するｎ型の裏面側領域（裏面に露出するｎ型のＳｉＣ単結晶基板１４の裏面近傍領域１４ｂ）と、表面側領域と裏面側領域を接続するｎ型の中間領域（ＳｉＣ単結晶層１２の表面近傍以外の領域１２ｂとＳｉＣ単結晶基板１４の裏面近傍以外の領域１４ａ）を備えている。
【００１７】
トレンチ４の底面に接する範囲には、ｐ型領域２４が形成されている。ｐ型領域２４はＳｉＣ単結晶層１２の中間深さにあり、ＳｉＣ単結晶層１２と熱酸化絶縁膜２０で覆われている。
【００１８】
図１に示すように、トレンチ４は図１の上下方向に長く延びている。図３に示すように、トレンチ４の上下方向における両端部には、傾斜側面が形成されている。トレンチ４の傾斜側面は、半導体基板４の表面に接近するにつれてトレンチ４の長さが拡大する向きに傾斜している。すなわち、傾斜側壁は斜め上方を向いており、半導体基板６の表面側から不純物を注入することで、傾斜側面に沿った範囲に不純物を注入することができる。参照番号２６は、傾斜側面に沿った範囲にｐ型不純物を高濃度に注入した範囲を示す。ｐ型不純物の注入範囲は、アノード電極８とｐ型領域２４の間を延びており、アノード電極８とｐ型領域２４を導通させ、アノード電極８の電位とｐ型領域２４の電位を等しくする。ｐ型不純物を高濃度に注入した範囲は、アノード電極８とｐ型領域２４の導通経路２６となる。トレンチの側壁にｐ型不純物を高濃度に注入した範囲が形成されていると、その範囲を超えて空乏層が伸びることはない。本実施例では、ＳＢＤ領域の外側輪郭に相当する部分に導通経路２６が形成されているために、それよりも外側に空乏層が伸びないことによってＳＢＤの特性が低下することがない。なお、図１の半導体基板６の外周部には、図示しない周辺耐圧構造が形成されている。周辺耐圧構造には、ガードリングやリサーフ層といった周知の技術を利用することができ、その説明を省略する。
【００１９】
上記のＳＢＤ２の場合、（アノード電極８の電位―ＳｉＣ単結晶層１２の表面電位）＞アノード電極８とＳｉＣ単結晶層１２のショットキー障壁の関係にあると、アノード電極８からカソード電極１６に順方向電流が流れる。それに対して、（アノード電極８の電位―ＳｉＣ単結晶層１２の表面電位）＜アノード電極８とＳｉＣ単結晶層１２のショットキー障壁の関係にあると、アノード電極８とカソード電極１６の間で電流が流れない。
【００２０】
電流が流れない状態では、下記の事象が得られる。
（ａ）トレンチ４の内部に形成されている導電層１８からＳｉＣ単結晶層１２内に空乏層が伸びる。左右から伸びる空乏層が連続して半導体領域をピンチオフする。これによってＳｉＣ単結晶層１２の表面における電界強度が低下し、リーク電流が抑制される。
（ｂ）導電層１８がトレンチ４に沿って深さ方向に延びていることから空乏層も深さ方向に延びる。ＳｉＣ単結晶層１２の表面における電界強度が十分に低下し、リーク電流の抑制効果が高い。
（ｃ）導電層１８の下方に厚い堆積絶縁層２２が存在することから、半導体基板６内における電界集中が緩和され、高い耐圧が得られる。
（ｄ）ｐ型領域２４からｎ型領域（ＳｉＣ単結晶層１２内）に空乏層が広がり、リーク電流をさらに抑制し、耐圧をさらに高めることができる。
（ｅ）しかもｐ型領域２４の電位がフローティングせず、アノード電極８の電位に固定されていることから上記事象が安定的に得られる。ＳＢＤ２の特性が時間とともに変化することが防止できる。
【００２１】
導電層１８の電位は、アノード電極８の電位に等しくしてもよい。これに代えて、図示しないゲート電極の電位に等しくしてもよい。後者の場合、ｐ型領域２４の電位をアノード電極８の電位に固定することが特に効果的である。
（ｆ）後者の場合、スイッチングの際に電位が変動する導電層１８に対して堆積絶縁層２２を介してｐ型領域２４が対向する構造となる。この場合、導電層１８の電位に応じてｐ型領域２４内で誘電現象が生じ、ｐ型領域２４の電位が安定しない。ｐ型領域２４の電位をアノード電極８の電位に固定すれば、その不安定さが生じない。
（ｇ）導電層１８とｐ型領域２４の間にある絶縁層２２の厚みが厚く、導電層１８と絶縁層２２とｐ型領ゲート電極域２４で形成される寄生コンデンサの容量が低い。このために導電層１８の電位（この場合はゲート電極の電位に等しい）を高速に変化させることができ、スイッチングに要する時間を短縮することができる。
【００２２】
実施例１では、トレンチ４を利用して電界強度を低下させる。トレンチ４に加えて電界緩和構造を付加してもよい。
図４は、トレンチ４と４の間において半導体基板６の表面に露出した範囲にｐ型領域２８を付加した例を示す。ｐ型領域２８は、電界緩和作用をもたらす。ｐ型領域２８は、不純物高濃度領域２８ａと不純物低濃度領域２８ｂで構成してもよい。不純物高濃度領域２８ａを利用すると、アノード電極８と不純物高濃度領域２８ａがオーミック接触する関係を得ることができ、電界緩和効果が増大する。
【００２３】
図５に示すように、電界緩和用のｐ型領域３０を、トレンチ４に隣接する位置に設けてもよい。
また、図６に示すように、ＳｉＣ単結晶層１２を、不純物低濃度層１２ｃと不純物高濃度層１２ｄの積層構造で構成してもよい。不純物高濃度層１２ｄといっても、ＳｉＣ単結晶基板１４より不純物濃度が薄いことが好ましい。
【００２４】
（実施例２）
図７に示すように、実施例２では、複数本のストライプ状トレンチの周囲を一巡する環状のトレンチ４ｄが形成されている。図７では、最外周のストライプ状トレンチ４ｂを、内側を延びるストライプ状トレンチ４ｃから区別している。トレンチ４ｂ、４ｃ、４ｄの底面に臨む範囲には、図８に示すように、ｐ型領域２４が形成されている。トレンチ４ｂ、４ｃの底面に臨む範囲に形成されているｐ型領域２４は、トレンチ４ｄの底面に臨む範囲に形成されているｐ型領域２４によって、互いに導通している。
この場合、最外周のストライプ状トレンチ４ｂの外側の側面を傾斜側面とする。この場合も、半導体基板４の表面に接近するにつれてトレンチ４の幅が拡大する向きに傾斜させる。すなわち、側壁が斜め上方を向くように傾斜させる。すると、半導体基板６の表面側から不純物を注入することで、傾斜側面に沿った範囲に不純物を注入することができる。参照番号２６は、傾斜側面に沿った範囲にｐ型不純物を注入した範囲を示す。ｐ型不純物の注入範囲は、アノード電極８とｐ型領域２４の間を延びており、アノード電極８とｐ型領域２４を導通させ、アノード電極８の電位とｐ型領域２４の電位を等しくする。上記したように、トレンチ４ｂ、４ｃ、４ｄの底面に臨む範囲に形成されているｐ型領域２４は互いに導通している。すべてのｐ型領域２４の電位がアノード電極の電位に固定される。
【００２５】
図２に示したように、ｐ型領域２４の幅はトレンチ４の底面の幅に等しくてもよい。あるいは、図４、８等に示したように、ｐ型領域２４の幅はトレンチ４の底面の幅よりも広くてもよい。図示はしないが、ｐ型領域２４の幅がトレンチ４の底面の幅より狭くてもよい。あるいは複数個に分轄されていてもよい。ｐ型領域の幅は特に限定されない。
【００２６】
（実施例３）
図９は、特許文献１の図２に示されている断面を示す。この断面では、実施例３の断面と特許文献１が開示する半導体装置の断面が同じであり、特許文献１の図面を流用して実施例３を説明する。
実施例３では、同じ半導体基板内にＳＢＤとＭＯＳが形成されている。実施例３では、ＳＢＤとＭＯＳが交互に出現する。ＳＢＤとＭＯＳの境界に、トレンチ４が形成されている。
【００２７】
トレンチ４ｅと４ｆ間には、図２と同様な断面が観測される。この範囲にはＳＢＤが形成されている。トレンチ４ｄと４ｅの間には、ＭＯＳが形成されている。ＭＯＳの形成範囲は、ｎ型不純物を高濃度に含むソース領域３２と、ｐ型不純物を高濃度に含むコンタクト領域３４と、ｐ型不純物を低濃度に含むボディ領域３６が形成されている。ＳｉＣ単結晶層１２はＭＯＳのドリフト層となり、ＳｉＣ単結晶基板１４はＭＯＳのドレイン層となる。アノード電極８は、ＭＯＳのソース電極を兼用し、カソード電極１６はＭＯＳのドレイン電極を兼用する。ソース領域３２とコンタクト領域３４は、不純物を高濃度に含んでおり、ソース電極を兼用するアノード電極８にオーミック接触する。
【００２８】
各トレンチの導電層１８は、ＭＯＳのトレンチゲート電極でもあり、ＳＢＤのリーク電流を抑制する導電層でもある。導電層１８は、両者を兼用する。導電層１８は、図示しないゲート電圧調整回路に接続されている。ゲート電圧調整回路は、ＭＯＳをオン・オフするために、経時的に変化する電圧を出力する。導電層１８の電圧は、アノード電極８の電圧と異なり、時間的に変化する。
【００２９】
特許文献１の場合、ｐ型領域２４の電位がフローティングされている。この場合、ＳＢＤの特性が不安定となる。特に、ＭＯＳのスイッチング時にｐ型領域２４の電位が不安定に変動し、ＳＢＤの特性が不安定となる。本実施例では、ｐ型領域２４の電位がアノード電極８の電位に固定されており、ＳＢＤの特性が不安定となることがない。
本実施例の場合、ＭＯＳに代えてＩＧＢＴとしてもよい。
【００３０】
（実施例４）
実施例４では、図示はしないが、同じ半導体基板内に、図９に示したＳＢＤ構造が連続する領域と、ＭＯＳ構造が連続する領域が形成されている。この実施例の場合、ＳＢＤ領域内のｐ型領域２４はアノード電極８に導通させ、ＭＯＳ領域内のｐ型領域２４はフローティングさせることが好ましい。これによって、ＳＢＤの特性とＭＯＳの特性の双方をそれぞれに最適化することができる。本実施例の場合も、ＭＯＳに代えてＩＧＢＴとしてもよい。
【００３１】
（ＳＢＤ領域内に形成するトレンチの平面形状）
図１と図７に平面形状は一例であり、それに限定されない。図１０に示すように、格子状のトレンチ４ｇを形成してもよい。図１１に示すように、六角形を形成する格子状のトレンチ４ｈであってもよい。あるいは、図１２に示すように、格子点に配置された柱状のトレンチ４ｉの集合であってもよい。それぞれのトレンチの底面に臨む範囲に形成されているｐ型領域をアノード電極に導通させることで、本明細書で説明した事象を得ることができる。
【００３２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３３】
２： ＳＢＤ
４：トレンチ
６：半導体基板
８：アノード電極
１０：層間絶縁膜
１２：ＳｉＣ単結晶層
１４：ＳｉＣ単結晶基板
１６：カソード電極
１８：導電層
２０：熱酸化絶縁膜
２２：堆積絶縁層
２４：ｐ型領域
２６：導通経路
２８：電界緩和用ｐ型領域
３０：電界緩和用ｐ型領域
３２：ソース領域
３４：コンタクト領域
３６：ボディ領域
【図１】
2016225333.tif 000003
【図２】
2016225333.tif 000004
【図３】
2016225333.tif 000005
【図４】
2016225333.tif 000006
【図５】
2016225333.tif 000007
【図６】
2016225333.tif 000008
【図７】
2016225333.tif 000009
【図８】
2016225333.tif 000010
【図９】
2016225333.tif 000011
【図１０】
2016225333.tif 000012
【図１１】
2016225333.tif 000013
【図１２】
2016225333.tif 000014