(57)【要約】【課題】冗長な回路を追加することなく、低電源電圧下の動作でも安定した動作を可能とする。【解決手段】本開示のパワーオンリセット回路は、基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、を備える。【選択図】  図１
2016086253.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路。
【請求項２】
基準電圧発生回路は、バンドギャップリファレンス回路から成る、
請求項１に記載のパワーオンリセット回路。
【請求項３】
バンドギャップリファレンス回路は、
１個のダイオード素子から成る第１のダイオード素子と、
複数個のダイオード素子が並列接続されて成る第２のダイオード素子と、
第１のダイオード素子と第２のダイオード素子とに同じ電流値の電流を供給する電流源と、
第１のダイオード素子の端子間電圧と第２のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有し、
基準電圧よりも電圧の立ち上がりが遅いノードは、オペアンプの出力ノードである、
請求項２に記載のパワーオンリセット回路。
【請求項４】
比較電圧発生回路は、
電源電圧の電源ラインとグランドとの間に直列に接続された２つの抵抗素子と、
基準電圧発生回路から出力される制御電圧に応じて電源ラインと２つの抵抗素子との間を選択的に接続するスイッチ素子と、
を有する抵抗分割回路から成る、
請求項１に記載のパワーオンリセット回路。
【請求項５】
基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路を有する高周波通信装置。
【請求項６】
伝送対象の信号を高周波の信号に変換して送信する送信部と、
送信部から送信された高周波の信号を伝送する導波管ケーブルと、
導波管ケーブルを通して受信した高周波の信号を元の伝送対象の信号に復元する受信部と、を備え、
送信部は、送信部と導波管ケーブルとの間を結合するコネクタ装置に内蔵され、
受信部は、導波管ケーブルと受信部との間を結合するコネクタ装置に内蔵されており、
送信部及び受信部の少なくとも一方は、パワーオンリセット回路を有する、
請求項５に記載の高周波通信装置。
【請求項７】
高周波の信号は、ミリ波帯の信号である、
請求項５に記載の高周波通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、パワーオンリセット回路及び高周波通信装置に関する。
【背景技術】
【０００２】
様々な電子機器には、電源電圧の立ち上がりを監視し、電源電圧が所望電圧以上になったら所望の回路をリセットするパワーオンリセット回路が備えられている。パワーオンリセット回路は、一般的に、電源電圧を抵抗分割して得られる比較電圧を、比較器を用いて基準電圧と比較する方式を採っている。この方式を採るパワーオンリセット回路では、電源電圧が低いときに誤動作を起こす懸念がある。
【０００３】
低電源電圧動作時の誤動作を防止するために、従来は、比較器の基準入力となる基準電圧と、比較入力となる比較電圧との間に時間差を持たせるように工夫している（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２７８０５６号公報
【特許文献２】特開２０１０−２１３０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術でも、十分動作保証がされていなかった。また、動作保証のための冗長な回路を付加する構成となっている。具体的には、特許文献１に記載の従来技術では、プロセスばらつきによって低電圧動作時に誤動作を起こす可能性がある。また、特許文献２に記載の従来技術では、基準電圧源及び比較器の他に、基準電圧と比較電圧との間に時間差を持たせるための冗長な回路（スタートアップ回路）を用いる構成となっている。
【０００６】
そこで、本開示は、冗長な回路を追加することなく、低電源電圧下の動作時でも安定した動作が可能なパワーオンリセット回路及び当該パワーオンリセット回路を有する高周波通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本開示のパワーオンリセット回路は、
基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備える。
また、上記の目的を達成するための本開示の高周波通信装置は、上記の構成のパワーオンリセット回路を有する。
【０００８】
上記の構成のパワーオンリセット回路あるいは高周波通信装置において、比較電圧発生回路を動作させる制御電圧として、基準電圧発生回路の特定のノードの電圧を用いることで、冗長な回路を追加しなくても、基準電圧と比較電圧との間に時間差を持たせることができる。そして、電源電圧の立ち上がり時には、基準電圧が安定した後に比較電圧が上昇し、立ち下がり時には、基準電圧が不安定になる前に比較電圧が下降するため、低電源電圧下の動作時でも安定した動作が可能となる。
【発明の効果】
【０００９】
本開示によれば、冗長な回路を追加することなく、低電源電圧下の動作時でも安定した動作が可能となるため、十分な動作保証を行うことができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示の一実施形態に係るパワーオンリセット回路の構成例を示す回路図である。
【図２】図２は、基準電圧発生回路を構成するバンドギャップリファレンス回路の動作原理についての説明図であり、図２Ａには、ダイオードの順方向電圧Ｖdと電流Ｉとの関係を示し、図２Ｂには、ダイオードの順方向電圧Ｖd及び異なる電流Ｉ1，Ｉ2を流したときの電圧差ΔＶdの温度に対する変化を示し、図２Ｃには、異なる電流Ｉ1，Ｉ2を生成するための回路構成を示している。
【図３】図３は、スタートアップ回路の必要性について説明する図であり、図３Ａには、スタートアップ回路を備えないバンドギャップリファレンス回路の回路構成を示し、図３Ｂには、電源電圧ＶDDが上昇するときの電圧Ｖaと電圧Ｖbとの差Ｖa−Ｖbの変化を示している。
【図４】図４は、バンドギャップリファレンス回路におけるオペアンプの出力電圧ＶGPの立ち上がりについて説明する図である。
【図５】図５は、本開示の一実施形態に係るパワーオンリセット回路の回路動作を説明する図であり、図５Ａには、電源電圧の立ち上がり時の電圧変化を示し、図５Ｂには、電源電圧の立ち下がり時の電圧変化を示している。
【図６】図６は、本開示の一実施形態に係るパワーオンリセット回路におけるバイアス電圧の選定の一例について説明する図である。
【図７】図７は、本開示の一実施形態に係るパワーオンリセット回路を有する高周波通信装置の一例を示す概略構成図であり、図７Ａには、高周波通信装置のシステム構成の一例を示し、図７Ｂには、送信部及び受信部の具体的な構成の一例を示している。
【図８】図８は、本開示の高周波通信装置に用いられる誘電体導波管及びコネクタ装置の構成の一例を示す一部断面を含む概略平面図である。
【発明を実施するための形態】
【００１１】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示のパワーオンリセット回路及び高周波通信装置、全般に関する説明
２．本開示の一実施形態に係るパワーオンリセット回路
２−１．基準電圧発生回路
２−１−１．バンドギャップリファレンス回路の動作原理
２−１−２．スタートアップ回路について
２−２．比較電圧発生回路・比較回路
２−３．パワーオンリセット回路の回路動作
２−３−１．電源電圧の立ち上がり時
２−３−２．電源電圧の立ち下がり時
２−４．本実施形態の作用、効果
２−５．バイアス電圧の選定
３．高周波通信装置
【００１２】
＜本開示のパワーオンリセット回路及び高周波通信装置、全般に関する説明＞
本開示のパワーオンリセット回路及び高周波通信装置にあっては、基準電圧発生回路について、バンドギャップリファレンス回路から成る構成とすることができる。また、バンドギャップリファレンス回路について、１個のダイオード素子から成る第１のダイオード素子と、複数個のダイオード素子が並列接続されて成る第２のダイオード素子と、第１のダイオード素子と第２のダイオード素子とに同じ電流値の電流を供給する電流源と、第１のダイオード素子の端子間電圧と第２のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有する構成とすることができる。そして、基準電圧よりも電圧の立ち上がりが遅いノードを、オペアンプの出力ノードとすることができる。
【００１３】
上述した好ましい構成を含む本開示のパワーオンリセット回路及び高周波通信装置にあっては、比較電圧発生回路について、電源電圧の電源ラインとグランドとの間に直列に接続された２つの抵抗素子と、基準電圧発生回路から出力される制御電圧に応じて電源ラインと２つの抵抗素子との間を選択的に接続するスイッチ素子と、を有する抵抗分割回路から成る構成とすることができる。
【００１４】
また、本開示の高周波通信装置にあっては、伝送対象の信号を高周波の信号に変換して送信する送信部と、送信部から送信された高周波の信号を伝送する導波管ケーブルと、導波管ケーブルを通して受信した高周波の信号を元の伝送対象の信号に復元する受信部と、を備える構成とすることができる。そして、送信部は、送信部と導波管ケーブルとの間を結合するコネクタ装置に内蔵され、受信部は、導波管ケーブルと受信部との間を結合するコネクタ装置に内蔵されており、送信部及び受信部の少なくとも一方は、パワーオンリセット回路を有する構成とすることができる。また、高周波の信号について、ミリ波帯の信号である構成とすることができる。
【００１５】
＜本開示の一実施形態に係るパワーオンリセット回路＞
図１は、本開示の一実施形態に係るパワーオンリセット回路の構成例を示す回路図である。図１に示すように、本実施形態に係るパワーオンリセット回路１０は、基準電圧発生回路１、比較電圧発生回路２、及び、比較回路３を備えており、電源電圧ＶDDの立ち上がりを監視し、電源電圧ＶDDが所望電圧以上になったら所望の回路をリセットする動作を行う。すなわち、パワーオンリセット回路１０は電源監視回路と言うこともできる。電源電圧ＶDDは、１．０［Ｖ］〜１．２［Ｖ］程度、例えば１．１［Ｖ］の低電圧である。
【００１６】
［基準電圧発生回路］
基準電圧発生回路１は、例えばバンドギャップリファレンス回路から成り、比較回路３で用いる基準電圧ＶREFを発生する。基準電圧発生回路１は、ｐチャネル型の電界効果トランジスタＭ1〜Ｍ3と、第１のダイオード素子Ｄ1と、第２のダイオード素子Ｄ2と、抵抗素子Ｒ1〜Ｒ4と、容量素子Ｃと、オペアンプＯＰと、スタートアップ回路１１と、を有している。第１のダイオード素子Ｄ1は、１個のダイオード素子から成る。第２のダイオード素子Ｄ2は、複数個（Ｋ個）のダイオード素子が並列接続されて成る。
【００１７】
電界効果トランジスタＭ1と第１のダイオード素子Ｄ1とは、電源電圧ＶDDの電源ラインＬとグランド（ＧＮＤ）との間に直列に接続されている。第１のダイオード素子Ｄ1は、ベースとコレクタとが共通接続されたダイオード接続構成のｐｎｐバイポーラトランジスタから成る。電界効果トランジスタＭ2と抵抗素子Ｒ1と第２のダイオード素子Ｄ2とは、電源ラインＬとグランドとの間に直列に接続されている。第２のダイオード素子Ｄ2は、ダイオード接続構成のｐｎｐバイポーラトランジスタがＫ個並列に接続された構成となっている。電界効果トランジスタＭ1と電界効果トランジスタＭ2とは、第１のダイオード素子Ｄ1と第２のダイオード素子Ｄ2とに同じ電流を供給する電流源となる。
【００１８】
電界効果トランジスタＭ1と電界効果トランジスタＭ2とは、第１のダイオード素子Ｄ1と第２のダイオード素子Ｄ2とに同じ電流値の電流を供給する電流源となる。ここで、「同じ電流値」とは、とは、厳密に同じ電流値である場合の他、実質的に同じ電流値である場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００１９】
電界効果トランジスタＭ3と抵抗素子Ｒ2とは、電源ラインＬとグランドとの間に直列に接続されている。そして、電界効果トランジスタＭ3と抵抗素子Ｒ2との共通接続ノードが本基準電圧発生回路１の出力ノードＮOUTとなり、この出力ノードＮOUTから基準電圧発生回路１の出力電圧ＢＧＲOUTが導出される。この出力電圧ＢＧＲOUTは、比較回路３に基準電圧ＶREFとして供給される。
【００２０】
抵抗素子Ｒ3は、電界効果トランジスタＭ1と第１のダイオード素子Ｄ1との共通接続ノードＮ1と出力ノードＮOUTとの間に接続されている。抵抗素子Ｒ4は、電界効果トランジスタＭ2と抵抗素子Ｒ1との共通接続ノードＮ2と出力ノードＮOUTとの間に接続されている。容量素子Ｃは、出力ノードＮOUTとグランドとの間に接続されている。
【００２１】
電界効果トランジスタＭ1とダイオード素子Ｄ1との共通接続ノードＮ1の電圧Ｖaは、第１のダイオード素子Ｄ1の端子間電圧であり、オペアンプＯＰの反転（−）入力となる。電界効果トランジスタＭ2と抵抗素子Ｒ1との共通接続ノードＮ2の電圧Ｖbは、第２のダイオード素子Ｄ2の端子間電圧であり、オペアンプＯＰの非反転（＋）入力となる。電源電圧ＶDDの立ち上げ時、オペアンプＯＰの出力ノードＮOPの電圧は、基準電圧発生回路１の出力電圧ＢＧＲOUT、即ち基準電圧ＶREFよりも立ち上がりが遅い。その理由については後述する。
【００２２】
オペアンプＯＰの出力ノードＮOPの電圧、即ちオペアンプＯＰの出力電圧ＶGPは、電界効果トランジスタＭ1〜Ｍ3の各ゲート電極に印加される。これにより、オペアンプＯＰは、ノードＮ1の電圧Ｖa、ノードＮ2の電圧Ｖb、及び、出力電圧ＢＧＲOUTが上昇し、Ｖa＝Ｖbになるように、電流源である電界効果トランジスタＭ1，Ｍ2のゲート電圧（＝出力電圧ＶGP）を制御する。また、オペアンプＯＰの出力電圧ＶGPは、比較電圧発生回路２に対してその動作を制御する制御電圧として供給される。
【００２３】
（バンドギャップリファレンス回路の動作原理）
ここで、基準電圧発生回路１を構成するバンドギャップリファレンス回路の動作原理について、図２を用いて説明する。バンドギャップリファレンス回路は、ダイオードの温度特性を利用しており、その動作原理は以下の通りである。
【００２４】
図２Ａに示すように、ダイオードの両端に順方向電圧Ｖdを印加すると、ダイオードに電流Ｉが流れる。順方向電圧Ｖdと電流Ｉとの関係は、次式（１）となる。
【数１】
2016086253.tif 000003
ここで、ｋBはボルツマン定数、Ｔは絶対温度、ｅは電荷量、Ｉsは飽和電流量である。
【００２５】
電流源からダイオードに電流Ｉ1を流す場合、ダイオードの両端にかかる電圧Ｖdは、図２Ｂに下向きの矢印（点線）で示すように温度に比例して小さくなる（温度係数が負（ＣＴＡＴ：Complementary To Absolute Temperature））。電流源からダイオードに異なる電流Ｉ1，電流Ｉ2を流す場合、ダイオードの両端にかかる電圧の差ΔＶdは、図２Ｂに上向きの矢印（実線）で示すように温度に比例して大きくなる（温度係数が正（ＰＴＡＴ：Proportional To Absolute Temperature））。この温度に対する異なる変化を利用することで、温度変化一定の電圧源、即ち基準電圧発生回路１を作製することができる。
【００２６】
異なる電流Ｉ1，電流Ｉ2を生成するために、図２Ｃに示すように、電流源（Ｍ1）からの電流Ｉ1を１個のダイオード素子Ｄ1に流す回路と、電流源（Ｍ2）からの電流Ｉ1をＫ個並列接続されて成るダイオード素子Ｄ2に流す回路とを作製する。ダイオード素子Ｄ1とダイオード素子Ｄ2の両端に発生する電圧Ｖd1と電圧Ｖd2との電圧差ΔＶd（＝Ｖd1−Ｖd2）は、Ｉ1＝Ｋ×Ｉ2から、式（１）より、次式（２）となる（ＰＴＡＴ）。
【００２７】
【数２】
2016086253.tif 000004
【００２８】
ＰＴＡＴ，ＣＴＡＴの温度係数は、以下のように計算できる。
【数３】
2016086253.tif 000005
【数４】
2016086253.tif 000006
【００２９】
式（３）、式（４）より、次式（５）において、適切な定数α1，α2を設定することにより、温度依存のない回路を作製することができる。
【数５】
2016086253.tif 000007
【００３０】
そして、図１において、抵抗素子Ｒ1〜Ｒ4の各抵抗値を選択することにより、基準電圧発生回路１を構成するバンドギャップリファレンス回路は、式（５）のような温度依存性がない回路となる。
【００３１】
（スタートアップ回路について）
とこで、電源電圧ＶDDの立ち上げ時、バンドギャップは複数の安定点が存在するため、バンドギャップリファレンス回路にはスタートアップ回路１１が必須となる。この点について以下により具体的に説明する。
【００３２】
図３Ａは、スタートアップ回路を備えないバンドギャップリファレンス回路を示す回路図である。図３Ａに示すバンドギャップリファレンス回路において、電源電圧ＶDDを上昇させると、ノードＮ1の電圧ＶaとノードＮ2の電圧Ｖbとの差Ｖa−Ｖbは図３Ｂに示すように変化する。具体的には、電源電圧ＶDDが０〜Ｖ1の間、Ｖa−Ｖb≒０となる領域がある。
【００３３】
オペアンプＯＰの入力換算オフセットが存在するため、図３Ａに示すバンドギャップリファレンス回路は、Ｖa−Ｖb≒０となる領域でも安定的に動作することができる。本バンドギャップリファレンス回路では、Ｖ1≒０．４［Ｖ］、Ｖ2≒０．７［Ｖ］程度である。複数の解（妨害解）を回避するために、通常、スタートアップ回路を備えている。基準電圧発生回路１で用いるスタートアップ回路１１について以下に具体的に説明する。
【００３４】
図１に示すように、スタートアップ回路１１は、ｐチャネル型の電界効果トランジスタＭ4，Ｍ5と、ｎチャネル型の電界効果トランジスタＭ6，Ｍ7と、抵抗素子Ｒ5と、有している。電界効果トランジスタＭ4と抵抗素子Ｒ5とは、電源ラインＬとグランドとの間に直列に接続されている。電界効果トランジスタＭ4のゲート電極には、オペアンプＯＰの出力電圧ＶGPが印加される。
【００３５】
電界効果トランジスタＭ5と電界効果トランジスタＭ6とは、電源ラインＬとグランドとの間に直列に接続されており、各ゲート電極が共通に接続されることによってインバータ回路ＩＮＶを構成している。このインバータ回路ＩＮＶの入力端（ゲート電極の共通接続ノード）は、電界効果トランジスタＭ4と抵抗素子Ｒ5との共通接続ノードＮ3に接続されている。電界効果トランジスタＭ7は、電源ラインＬとグランドとの間に接続され、そのゲート電極がインバータ回路ＩＮＶの出力端（ドレイン電極の共通接続ノード）に接続されている。
【００３６】
上記の構成のスタートアップ回路１１において、電源電圧ＶDDが入力されると、電界効果トランジスタＭ4に電流Ｉ5が流れ、ノードＮ3に電圧Ｖ5が発生する。電源電圧ＶDDが所望の電圧値以下の場合、ノードＮ3の電圧Ｖ5は、インバータ回路ＩＮＶで反転されて電界効果トランジスタＭ7を導通状態とし、オペアンプＯＰの出力ノードＮOPをグランドレベルに固定する。
【００３７】
電源電圧ＶDDが十分高くなり、所望の電圧値を超えると、ノードＮ3の電圧Ｖ5は、インバータ回路ＩＮＶで反転されて電界効果トランジスタＭ7を非導通状態とし、オペアンプＯＰの出力ノードＮOPとグランドとの間の接続を遮断し、バンドギャップリファレンス回路をスタートアップさせる。ノードＮ3の電圧Ｖ5については、電源電圧ＶDDが図３Ｂの電圧Ｖ1よりも大きい電圧値でスタートアップ回路１１を動作させるように選定する。
【００３８】
スタートアップ後、電流源である電界効果トランジスタＭ1と電界効果トランジスタＭ2とから第１のダイオード素子Ｄ1と第２のダイオード素子Ｄ2へ電流が流れている。そして、ノードＮ1の電圧Ｖa及びノードＮ2の電圧Ｖbは共に０［Ｖ］よりも大きい（Ｖa，Ｖb＞０）。Ｖa＝ＶbとなるようにオペアンプＯＰが動作するが、Ｖa＝Ｖb＝０の解（妨害解）を取ることはなく、従って、バンドギャップリファレンス回路は安定に動作する。
【００３９】
スタートアップ回路１１が動作し、オペアンプＯＰが動作を開始した後、Ｖa＝Ｖbとなるように、オペアンプＯＰはその出力電圧（出力ノードＮOPの電圧）ＶGPを調整する。具体的には、電圧Ｖa，Ｖbが高くなりすぎると、電流源である電界効果トランジスタＭ1，Ｍ2のドレイン−ソース間電圧Ｖdsを潰してしてしまうため（小さくしてしまうため）、オペアンプＯＰはその出力電圧ＶGPを電源電圧ＶDDの増加に伴って調整する。そして、電源電圧ＶDDが一定になると、オペアンプＯＰの出力電圧ＶGPも一定となる。
【００４０】
一方、電圧Ｖa，Ｖbは、オペアンプＯＰのゲインが発生すると安定解に落ち着くため、図４に示すように、オペアンプＯＰの出力電圧ＶGPよりも先に一定値を取る。基準電圧発生回路１の出力電圧ＢＧＲOUTは、電圧Ｖa，Ｖbと比例関係にあるため、電圧Ｖa，Ｖbと同時に一定値を取る。このため、オペアンプＯＰの出力電圧ＶGPは、基準電圧発生回路１の出力電圧ＢＧＲOUTに比べて遅れて一定値を取る。換言すれば、オペアンプＯＰの出力ノードＮOPの電圧ＶGPは、基準電圧発生回路１の出力電圧ＢＧＲOUTである基準電圧ＶREFよりも立ち上がりが遅い。
【００４１】
［比較電圧発生回路・比較回路］
比較電圧発生回路２は、インバータ回路２１と、ｐチャネル型の電界効果トランジスタＭ8と、抵抗素子Ｒa，Ｒbと、を有する抵抗分割回路から成り、基準電圧発生回路１から制御電圧として供給されるオペアンプＯＰの出力電圧ＶGPを受けて動作状態となる。
【００４２】
比較電圧発生回路２において、インバータ回路２１は、基準電圧発生回路１から供給されるオペアンプＯＰの出力電圧ＶGPの極性を反転して電界効果トランジスタＭ8のゲート電極に印加する。電界効果トランジスタＭ8と抵抗素子Ｒaと抵抗素子Ｒbとは、電源電圧ＶDDの電源ラインＬとグランドとの間に直列に接続されている。
【００４３】
スイッチ素子の一例である電界効果トランジスタＭ8は、導通状態になることによって抵抗素子Ｒa，Ｒbに電源電圧ＶDDを印加するとともに、比較回路３にイネーブル信号ＥＮを供給する。抵抗素子Ｒaと抵抗素子Ｒbとは分割抵抗であり、電界効果トランジスタＭ8が導通状態にあるときに、それらの抵抗比によって電源電圧ＶDDを分圧し、それらの共通接続ノードＮ4から、電源電圧ＶDDに応じた分圧電圧を得る。この分圧電圧は、比較回路３に比較電圧ＶCOMPとして供給される。
【００４４】
比較回路３は、コンパレータ３１によって構成されている。コンパレータ３１は、比較電圧発生回路２からイネーブル信号ＥＮが供給されることによって動作状態となる。コンパレータ３１は、基準電圧発生回路１の出力電圧ＢＧＲOUTである基準電圧ＶREFを非反転（＋）入力とし、比較電圧発生回路２の分圧電圧である比較電圧ＶCOMPを反転（−）とする。そして、コンパレータ３１は、比較電圧ＶCOMPを基準電圧ＶREFと比較し、基準電圧ＶREFを超えている間低レベルの作動信号ＰＯＲを後段の論理回路（図示せず）に供給する。また、コンパレータ３１は、比較電圧ＶCOMPが基準電圧ＶREF以下の場合には高レベルの停止信号を後段の論理回路に供給する。
【００４５】
［パワーオンリセット回路の回路動作］
次に、上述した構成のパワーオンリセット回路１０の、電源電圧ＶDDの立ち上がり時及び立ち下がり時の回路動作について、図５を用いて説明する。図５Ａには、電源電圧ＶDDの立ち上がり時の電圧変化を示し、図５Ｂには、電源電圧ＶDDの立ち下がり時の電圧変化を示している。
【００４６】
（電源電圧の立ち上がり時）
バンドギャップリファレンス回路から成る基準電圧発生回路１は、その出力電圧ＢＧＲOUTを比較回路３に対してその基準電圧ＶREFとして供給する（ＢＧＲOUT＝ＶREF）。基準電圧発生回路１には、電源電圧ＶDDの立ち上げ時、出力電圧ＢＧＲOUT、即ち基準電圧ＶREFよりも電圧の立ち上がりが遅いノードが存在する。具体的には、オペアンプＯＰの出力ノードＮOPが、基準電圧ＶREFよりも電圧の立ち上がりが遅いノードである。出力ノードＮOPの電圧が、基準電圧ＶREFよりも立ち上がりが遅い理由については先述した通りである。
【００４７】
そして、オペアンプＯＰの出力ノードＮOPの電圧、即ち出力電圧ＶGPが、基準電圧ＶREFの安定時に比較電圧発生回路２を動作させるための制御電圧として用いられる。比較電圧発生回路２は、オペアンプＯＰの出力電圧ＶGPを受けて動作する。具体的には、出力電圧ＶGPがインバータ回路２１を介して電界効果トランジスタＭ8のゲート電極に印加されることで、当該電界効果トランジスタＭ8が導通状態となる。そして、比較電圧発生回路２は、抵抗素子Ｒaと抵抗素子Ｒbとによる抵抗分割によって比較電圧ＶCOMPを発生する。
【００４８】
これにより、図５Ａに示す電圧変化から明らかなように、電源電圧ＶDDの立ち上がり時には、基準電圧ＶREFが安定した後比較電圧ＶCOMPが上昇する。そして、比較回路３において、比較電圧ＶCOMPと基準電圧ＶREFとの比較が行われ、比較電圧ＶCOMPが基準電圧ＶREFを超えている間低レベルの作動信号ＰＯＲがコンパレータ３１から出力される。比較電圧ＶCOMPが基準電圧ＶREF以下のときには高レベルの停止信号がコンパレータ３１から出力される。
【００４９】
（電源電圧の立ち下がり時）
基準電圧発生回路１を構成するバンドギャップリファレンス回路は、オペアンプＯＰが利得を持つ間、出力電圧ＢＧＲOUTを維持しようと動作する回路である。従って、電源電圧ＶDDの立ち下げ時には、図５Ｂに示ように、基準電圧ＶREFは、電源電圧ＶDDの立ち下がりよりも遅れて立ち下がる。一方、比較電圧ＶCOMPは、電源電圧ＶDDとほぼ同時に立ち下がり、電源電圧ＶDDに比例して下降する（低下する）。
【００５０】
すなわち、比較電圧ＶCOMPは、基準電圧ＶREFが不安定になる前に下降する。そして、比較回路３において、比較電圧ＶCOMPと基準電圧ＶREFとの比較が行われ、比較電圧ＶCOMPが基準電圧ＶREF以下になると、コンパレータ３１は、作動信号ＰＯＲの出力を停止する。換言すれば、コンパレータ３１は、高レベルの停止信号を出力する。
【００５１】
［本実施形態の作用、効果］
上述したように、本実施形態に係るパワーオンリセット回路１０によれば、電源電圧ＶDDの立ち上がり時には、基準電圧ＶREFが安定した後比較電圧ＶCOMPが上昇するため、低電源電圧下の回路動作時でも安定した動作が可能となる。また、電源電圧ＶDDの立ち下がり時には、基準電圧ＶREFが不安定になる前に比較電圧ＶCOMPが下降するため、低電源電圧下の回路動作時でも安定した動作が可能となる。
【００５２】
また、本実施形態に係るパワーオンリセット回路１０では、比較電圧発生回路２の動作を制御する制御電圧として、基準電圧発生回路１の特定のノード、例えばオペアンプＯＰの出力ノードＮOPの電圧ＶGPを用いている。これにより、遅延回路などの冗長な回路を追加しなくても、基準電圧ＶREFと比較電圧ＶCOMPとの間に時間差を持たせることができる。そして、冗長な追加回路ないことで、回路規模の縮小化及び回路面積の削減を図ることができる。
【００５３】
［バイアス電圧の選定］
ここで、本実施形態に係るパワーオンリセット回路１０におけるバイアス電圧の選定、即ち、電源電圧ＶDDに対する基準電圧ＶREFや比較電圧ＶCOMP等の選定の一例について、図６を用いて説明する。
【００５４】
電源電圧ＶDDは、１．０［Ｖ］〜１．２［Ｖ］程度、例えば１．１［Ｖ］の低電圧である。すなわち、本実施形態に係るパワーオンリセット回路１０は、電源電圧ＶDDが１．０［Ｖ］〜１．２［Ｖ］程度の単一低電源電圧ての電源監視回路となる。
【００５５】
バンドギャップリファレンス回路によって生成される基準電圧ＶREFは、１．１［Ｖ］に対して６０〜７０［％］程度の値に設定される。パワーオンリセット回路１０が動作可能な電圧（以下、「ＰＯＲ動作電圧」と記述する）ＶPORは、後段の論理回路（図示せず）の動作保証電圧となる。このＰＯＲ動作電圧ＶPORは、１．１［Ｖ］に対して８０〜９０［％］程度の値に設定される。
【００５６】
比較電圧ＶCOMPの選定については次の通りである。
・比較電圧ＶCOMPが高いと、基準電圧ＶREFと交差する時間が早くなり、低電源電圧時の動作不良が発生する可能性がある。
・比較電圧ＶCOMPが低いと、プロセスばらつきで基準電圧ＶREFよりも低い電圧と成る可能性がある。
上記の２点を考慮し、シミュレーションでばらつきを確認しつつ、動作不良が発生しない比較電圧ＶCOMPの値を選定することになる。具体的には、比較電圧ＶCOMPについて、１．１［Ｖ］に対して７０〜７５［％］程度の値に設定するのが好ましい。
【００５７】
＜高周波通信装置＞
上述した実施形態に係るパワーオンリセット回路１０は、１．０［Ｖ］〜１．２［Ｖ］程度の電源電圧ＶDDで動作する様々な電子機器（電子装置）に適用して好適なものである。様々な電子機器の一つとして、高周波通信装置を例示することができる。以下に、本開示の技術が適用される例えば高周波通信装置について説明する。
【００５８】
図７は、本開示の技術が適用される、即ち、上記の実施形態に係るパワーオンリセット回路１０を有する高周波通信装置の一例を示す概略構成図である。図７Ａには、高周波通信装置のシステム構成の一例を示し、図７Ｂには、送信部及び受信部の具体的な構成の一例を示している。
【００５９】
図７Ａに示すように、本適用例に係る高周波通信装置２０は、高周波の信号を送信する送信部３０と、高周波の信号を受信する受信部４０と、送信部３０と受信部４０との間で高周波の信号を伝送する誘電体導波管（誘電体導波管ケーブル）５０と、を備える構成となっている。
【００６０】
ここでは、高周波の信号として例えばミリ波帯の信号を、誘電体導波管を用いて伝送する伝送システムを例に挙げて説明する。
因みに、高周波の信号がミリ波帯の信号（ミリ波通信）であることで、次のような利点がある。
【００６１】
ａ）ミリ波通信は通信帯域を広く取れるため、データレートを大きくとることが簡単にできる。
ｂ）伝送に使う周波数が他のベースバンド信号処理の周波数から離すことができ、ミリ波とベースバンド信号の周波数の干渉が起こり難い。
ｃ）ミリ波帯は波長が短いため、波長に応じて決まる導波構造を小さくできる。加えて、距離減衰が大きく回折も少ないため電磁シールドが行ない易い。
ｄ）通常の無線通信では、搬送波の安定度については、干渉などを防ぐために厳しい規制がある。そのような安定度の高い搬送波を実現するためには、高い安定度の外部周波数基準部品と逓倍回路やＰＬＬ（位相同期ループ回路）などが用いられ、回路規模が大きくなる。これに対して、ミリ波通信では、容易に外部に漏れないようにできるとともに、安定度の低い搬送波を伝送に使用することができ、回路規模の増大を抑えることができる。
【００６２】
ミリ波の信号を伝送する、本適用例に係る高周波通信装置２０において、送信部３０は、伝送対象の信号をミリ波の信号に変換し、誘電体導波管５０へ出力する処理を行う。受信部４０は、誘電体導波管５０を通して伝送されるミリ波の信号を受信し、元の伝送対象の信号に戻す（復元する）処理を行う。
【００６３】
本例にあっては、送信部３０は、第１の通信装置３００内に設けられ、受信部４０は、第２の通信装置４００内に設けられる。この場合、誘電体導波管５０は、第１の通信装置３００と第２の通信装置４００の間で高周波の信号を伝送するということもなる。誘電体導波管５０を通して信号の送受信を行う各通信装置３００，４００においては、送信部３０と受信部４０とが対となって組み合わされて配置される。第１の通信装置３００と第２の通信装置４００との間の信号の伝送方式については、片方向（一方向）の伝送方式であってもよいし、双方向の伝送方式であってもよい。
【００６４】
次に、図７Ｂを用いて、送信部３０及び受信部４０の具体的な構成の一例について説明する。
【００６５】
送信部３０は、例えば、伝送対象の信号を処理してミリ波の信号を生成する信号生成部３０１を有している。信号生成部３０１は、伝送対象の信号をミリ波の信号に変換する信号変換部であり、例えば、ＡＳＫ（Amplitude Shift Keying：振幅偏移）変調回路から成る構成となっている。具体的には、信号生成部３０１は、発振器３０２から与えられるミリ波の信号と伝送対象の信号とを乗算器３０３で乗算することによってミリ波のＡＳＫ変調波を生成し、バッファ３０４を介して出力する構成を採っている。送信部３０と誘電体導波管５０との間には、コネクタ装置６０が介在している。コネクタ装置６０は、例えば、容量結合、電磁誘導結合、電磁界結合、共振器結合などによって、送信部３０と誘電体導波管５０とを結合する。
【００６６】
一方、受信部４０は、例えば、誘電体導波管５０を通して与えられるミリ波の信号を処理して元の伝送対象の信号を復元する信号復元部４０１を有している。信号復元部４０１は、受信したミリ波の信号を、元の伝送対象の信号に変換する信号変換部であり、例えば、自乗（二乗）検波回路から成る構成となっている。具体的には、信号復元部４０１は、バッファ４０２を通して与えられるミリ波の信号（ＡＳＫ変調波）を乗算器４０３で自乗することによって元の伝送対象の信号に変換し、バッファ４０４を通して出力する構成を採っている。誘電体導波管５０と受信部４０との間には、コネクタ装置７０が介在している。コネクタ装置７０は、例えば、容量結合、電磁誘導結合、電磁界結合、共振器結合などによって、誘電体導波管５０と受信部４０とを結合する。
【００６７】
誘電体導波管（誘電体導波管ケーブル）５０は、ミリ波を誘電体内に閉じ込めつつ伝送する導波構造で構成し、ミリ波帯域の電磁波を効率よく伝送させる特性を有するものとする。例えば、一定範囲の比誘電率と一定範囲の誘電正接を持つ誘電体素材を含んで構成された誘電体導波管５０にするとよい。
【００６８】
図８に、本適用例に係る高周波通信装置２０に用いられる誘電体導波管５０及びコネクタ装置６０，７０の構成の一例を示す。本例にあっては、上記の構成の送信部３０がＩＣ化されてコネクタ装置６０に内蔵され、上記の構成の受信部４０がＩＣ化されてコネクタ装置７０に内蔵されている。送信部３０には、信号線や電源線等の配線８０Ａが接続されている。送信部３０と誘電体導波管５０の一方の端部との間にはカプラ９０Ａが介在している。受信部４０には、信号線や電源線等の配線８０Ｂが接続されている。受信部４０と誘電体導波管５０の他方の端部との間にはカプラ９０Ｂが介在している。
【００６９】
上述したように、本適用例に係る高周波通信装置２０は、送信部３０と受信部４０との間で誘電体導波管５０を介してミリ波帯の信号の伝送を行う伝送システムにおいて、送信部３０と受信部４０とをＩＣ化してコネクタ装置６０とコネクタ装置７０とに内蔵した構成を採っている。コネクタ装置６０に内蔵された送信部３０、及び、コネクタ装置７０に内蔵された受信部４０は信号変換用のＩＣである。ミリ波帯の信号を伝送する伝送システムでは、１．０［Ｖ］〜１．２［Ｖ］程度、例えば１．１［Ｖ］の低電源電圧の単一電源が用いられ、この単一電源からコネクタ装置６０とコネクタ装置７０とに対して電源供給が行われる。
【００７０】
このような低電圧電源を動作電源として用いる本適用例に係る高周波通信装置２０は、上記の実施形態に係るパワーオンリセット回路１０を用いている。具体的には、コネクタ装置６０に内蔵された送信部３０、及び、コネクタ装置７０に内蔵された受信部４０がパワーオンリセット回路１０を有することになる。これにより、低電源電圧下でも、電源立ち上げ時や電源立ち下げ時に、送信部３０や受信部４０の安定した動作を保証することができる。
【００７１】
また、コネクタ装置６０に内蔵された送信部３０、及び、コネクタ装置７０に内蔵された受信部４０、即ち、信号変換用のＩＣは微小なチップである。ここで、上記の実施形態に係るパワーオンリセット回路１０は、冗長な追加回路ないことで、回路規模の縮小化及び回路面積の削減を図ることができる。従って、当該パワーオンリセット回路１０は、コネクタ装置６０やコネクタ装置７０に内蔵される微小なチップから成る信号変換用のＩＣ（３０，４０）に形成することが可能となる。
【００７２】
尚、ここでは、送信部３０及び受信部４０の双方がパワーオンリセット回路１０を有するものとしたが、いずれか一方がパワーオンリセット回路１０を有する構成を採ることも可能である。
【００７３】
尚、本開示は以下のような構成をとることもできる。
［１］基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路。
［２］基準電圧発生回路は、バンドギャップリファレンス回路から成る、
上記［１］に記載のパワーオンリセット回路。
［３］バンドギャップリファレンス回路は、
１個のダイオード素子から成る第１のダイオード素子と、
複数個のダイオード素子が並列接続されて成る第２のダイオード素子と、
第１のダイオード素子と第２のダイオード素子とに同じ電流値の電流を供給する電流源と、
第１のダイオード素子の端子間電圧と第２のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有し、
基準電圧よりも電圧の立ち上がりが遅いノードは、オペアンプの出力ノードである、
上記［２］に記載のパワーオンリセット回路。
［４］比較電圧発生回路は、
電源電圧の電源ラインとグランドとの間に直列に接続された２つの抵抗素子と、
基準電圧発生回路から出力される制御電圧に応じて電源ラインと２つの抵抗素子との間を選択的に接続するスイッチ素子と、
を有する抵抗分割回路から成る、
上記［１］から上記［３］のいずれかに記載のパワーオンリセット回路。
［５］基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路を有する高周波通信装置。
［６］伝送対象の信号を高周波の信号に変換して送信する送信部と、
送信部から送信された高周波の信号を伝送する導波管ケーブルと、
導波管ケーブルを通して受信した高周波の信号を元の伝送対象の信号に復元する受信部と、を備え、
送信部は、送信部と導波管ケーブルとの間を結合するコネクタ装置に内蔵され、
受信部は、導波管ケーブルと受信部との間を結合するコネクタ装置に内蔵されており、
送信部及び受信部の少なくとも一方は、パワーオンリセット回路を有する、
上記［５］に記載の高周波通信装置。
［７］高周波の信号は、ミリ波帯の信号である、
上記［５］又は上記［６］に記載の高周波通信装置。
【符号の説明】
【００７４】
１・・・基準電圧発生回路（バンドギャップリファレンス回路）、２・・・比較電圧発生回路（抵抗分割回路）、３・・・比較回路、１０・・・パワーオンリセット回路、１１・・・スタートアップ回路、２０・・・高周波通信装置、３０・・・送信部、４０・・・受信部、５０・・・誘電体導波管（誘電体導波管ケーブル）
【図１】
2016086253.tif 000008
【図２】
2016086253.tif 000009
【図３】
2016086253.tif 000010
【図４】
2016086253.tif 000011
【図５】
2016086253.tif 000012
【図６】
2016086253.tif 000013
【図７】
2016086253.tif 000014
【図８】
2016086253.tif 000015