(57)【要約】【課題】高調波時間インタリーブによって、ＡＷＧの出力信号の帯域幅を広くする。【解決手段】第１合算部１２０は、サンプル・クロックｆｓと、その周波数を数倍した信号を加算して合算基準信号を生成する。デ・インタリーブ部１０８は、入力波形データ１０２を受けて、デ・インタリーブ波形データを出力する。ＤＡＣ１１４Ａ〜Ｄの夫々は、対応するデ・インタリーブ波形データを受けて、アナログ信号をそれぞれ出力する。ミキサ１１８Ａ〜Ｄの夫々は、合算信号と、対応するＤＡＣからのアナログ信号とを受けて、混合信号を夫々出力する。第２合算部１３０は、これら混合信号を受けて合算し、入力波形データ１０２に対応するアナログ波形信号を生成する。【選択図】図６
2016206201.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を供給するサンプル・クロック部と、
上記基準信号を第１入力端子で受け、第２信号を第２入力端子で受け、合算基準信号を生成するよう構成される第１合算部と、
入力波形データを受けて複数のデ・インタリーブ波形データを出力するデ・インタリーブ部と、
それぞれ対応する上記デ・インタリーブ波形データを受けて、対応するアナログ信号を出力するよう構成される複数のデジタル・アナログ・コンバータと、
それぞれ対応する上記アナログ信号を受けると共に、上記合算基準信号を受けて、対応する混合信号を出力する複数のミキサ部と、
複数の上記ミキサ部それぞれから上記混合信号を受けて、上記入力波形データを表すフル帯域幅のアナログ出力信号を生成する第２合算部と
を具える高調波時間インタリーブ・システム。
【請求項２】
上記基準信号を受けて、上記高調波を生成するよう構成される周波数乗算部と、
上記高調波信号を受けて、遅延高調波信号を出力するよう構成される遅延部と
を更に具え、
上記第１合算部が、上記遅延高調波信号を更に受けて上記合算基準信号を生成するよう構成され、
上記基準信号が、上記サンプル・レートに等しい周波数を有する交流信号であり、上記第２信号が直流信号である請求項１記載の高調波時間インタリーブ・システム。
【請求項３】
上記サンプル・クロック部からの上記基準信号を受けて第３信号を出力するよう構成される周波数乗算部を更に具え、
上記第１合算部が、上記第３信号を更に受けるよう構成される請求項１又は２記載の高調波時間インタリーブ・システム。
【請求項４】
デ・インタリーブ部で入力信号を受ける処理と、
上記デ・インタリーブ部で上記入力信号を複数のデ・インタリーブ信号に分離する処理と、
複数の上記デ・インタリーブ信号を対応するアナログ信号にそれぞれ変換する処理と、
複数のミキサ部の中の対応する上記ミキサ部において、対応する上記アナログ信号を基準信号と混合することで、それぞれ対応する混合アナログ信号を生成する処理と、
上記混合アナログ信号を合算して上記入力信号を表すフル帯域幅のアナログ出力信号を生成する合算処理と
を具える高調波時間インタリーブ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、任意波形発生装置（ＡＷＧ）に関し、特に、帯域幅とＤＡＣサンプル・レートを拡張するために、ＡＷＧに組み込む高調波時間インタリーブ・システム及び方法に関する。
【背景技術】
【０００２】
過去１０年以上に渡り、いくつかのメーカーでは、オシロスコープにおける帯域幅を何倍かに拡張するために、ミキサを用いた回路構成を利用してきている。こうした回路構成では、ミキサの技術を用いて、複数の帯域を並べることによって、全帯域をカバーする。いくつかのメーカーでは、デジタル帯域幅インタリーブ（ＤＢＩ）を研究開発してきており、この技術では、１つの入力信号を複数のパスで処理し、このとき、１つの帯域を有する１つのパスにつき１つのミキサを利用し、これらミキサ毎に周波数の異なる局部発振器（ＬＯ）が必要なので、複数のＬＯを用意する必要がある。よって、これらパス間の特性をマッチングさせるのが難しく、コストアップの原因となる。更に、これらパスから、１つの出力信号を再構築するのに、ソフトウェア処理によるミキサ機能が必要となる。しかし、こうした困難な点はあるものの、あるメーカーでは、複数のミキサを用いて帯域幅を増加させることで、帯域幅６３ＧＨｚのオシロスコープの開発に成功している。
【０００３】
あるメーカーは、オシロスコープにおいて、１つのチャンネルを使って、複数のアクイジション・データに広がる帯域幅へと帯域幅を増加させるシーケンシャル・マルチ・アクイジションの手法を提案している。その他に研究開発されてきているものとしては、一般的なミキサを用いて高調波を生成するように回路を構成した高調波ミキサの考え方があり、これは、基準発振回路を用いた複数信号の合算において、係数（factor）１.０を用いる。また、非同期時間インタリーブ（asynchronous time interleave：ＡＴＩ）も研究開発されているが、これも高調波ミキサの手法の１つであり、各チャンネルにおいて、複数の帯域を並べることで広い帯域をカバーする。その他にも、ここ１０年ほどの間に、ミキサを用いた多数の回路構成が提案されてきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−０５５６３４号公報
【特許文献２】米国特許公開第２００４／０１２８０７６号明細書
【特許文献３】米国特許第７５３５３９４号明細書
【非特許文献】
【０００５】
【非特許文献１】「DPO70000SXシリーズ・パフォーマンス・オシロスコープ」の製品紹介サイト、テクトロニクス、［online］、［２０１６年３月３１日検索］、インターネット<http://jp.tek.com/oscilloscope/dpo70000sx>
【非特許文献２】「Infiniium Zシリーズ オシロスコープ」の製品紹介サイト、キーサイト・テクノロジー・インク、４チャンネルDSOZ634A Infiniiumオシロスコープ：帯域幅６３ＧＨｚ、２チャンネルDSOZ632A Infiniiumオシロスコープ：帯域幅６３ＧＨｚ、［online］、［２０１６年４月８日検索］、インターネット<http://www.keysight.com/ja/pcx-x205212/infiniium-z-series-oscilloscopes?cc=JP&lc=jpn>
【非特許文献３】「ArbExpressソフトウェア」の製品紹介サイト、テクトロニクス、［online］、［２０１６年４月１８日検索］、インターネット<http://jp.tek.com/product-software-series/arbexpress-signal-generator-software>
【非特許文献４】「RFX100 RFXpress − RF／IF／IQ波形生成ソフトウェア」の製品紹介サイト、テクトロニクス、［online］、［２０１６年４月１８日検索］、インターネット<http://jp.tek.com/product-software-series/rfxpress>
【非特許文献５】「SerialXpress− 任意波形ジェネレータ用ジッタ生成ソフトウェア」の製品紹介サイト、テクトロニクス、［online］、［２０１６年４月１８日検索］、インターネット<http://jp.tek.com/datasheet/serialxpress/sdx100-sdxup-datasheet>
【発明の概要】
【発明が解決しようとする課題】
【０００６】
オシロスコープは、アナログの入力信号をアナログ・デジタル・コンバータ（ＡＤＣ）を用いてデジタル化し、この入力信号を表す波形データを生成するが、任意波形発生装置（ＡＷＧ）は、これとは逆に、波形データからデジタル・アナログ・コンバータ（ＤＡＣ）を用いて、波形データが表すアナログの出力波形信号を生成する。ＡＷＧの出力信号は、例えば、被試験デバイスに供給し、被試験デバイスが正常に動作しているかの試験に利用できる。出力信号に意図的にノイズを加えたり、振幅が正常値よりも意図的に高い電圧を有するようにするなどして、被試験デバイスが、どの程度まで異常な信号に対する耐性を有しているかを試験する耐性試験なども行われている。
【０００７】
ＵＳＢ３.０など、現在のシリアル・デジタル・インターフェースの規格は、今後、益々高速化した規格へと置き換わることが予定されている。そこでは、非常に高い周波数の信号が利用されるので、ＡＷＧにおいても、益々高い周波数の出力信号を生成できることが要求される。しかし、ナイキストの原理により、必要とされる出力信号の最高周波数の少なくとも２倍以上のサンプル・レートで、ＤＡＣを動作させることが必要となる。よって、単純に１つのＤＡＣでアナログ出力信号を生成する場合、そのＤＡＣサンプル・レートで、出力信号の最高周波数が制限されてしまう。そこで、こうした限界を打ち破り、より高い周波数の出力信号を生成できる手法が必要とされている。
【０００８】
上述のＡＴＩやＤＢＩを利用する場合、ソフトウェア・ミキサ機能を用いて、波形データを生成する必要がある。また、ＤＢＩでは、複数のミキサのために、周波数の異なるＬＯ信号がそれぞれ必要となる。ＡＴＩでは、複数のミキサのために、位相の異なるＬＯ信号をそれぞれ供給する必要がある。これらの点は、複数パス間で特性をマッチングさせるのに、困難が伴うことを意味する。
【課題を解決するための手段】
【０００９】
本発明は、高調波時間インタリーブ（harmonic time interleave：ＨＴＩ）システムに関し、これは、基準信号を供給するよう構成されるサンプル・クロック供給部と、第１入力端子で基準信号を受け、第２入力端子で第２信号を受け、合算基準信号を生成するよう構成される第１合算部と、入力信号（入力波形データ）を受けて複数のデ・インタリーブ信号（波形データ）を出力するデ・インタリーブ部と、それぞれ対応するデ・インタリーブ信号を受けて、対応するアナログ信号を出力するよう構成される複数のデジタル・アナログ・コンバータと、それぞれ対応するアナログ信号を受けると共に、上記合算基準信号を受けて、対応する混合信号を出力する複数のミキサ部と、複数のミキサ部それぞれから混合信号を受けて、上記入力信号（入力波形データ）を表すフル帯域幅のアナログ波形出力信号を生成する第２合算部とを具えている。
【００１０】
本発明の実施形態は、高調波時間インタリーブ方法に関するものであり、この方法は、デ・インタリーブ部で入力信号（入力波形データ）を受ける処理と、上記デ・インタリーブ部で上記入力信号を複数のデ・インタリーブ信号（波形データ）に分離する処理と、複数の上記デ・インタリーブ信号を対応するアナログ信号にそれぞれ変換する処理と、複数のミキサ部の中の対応する上記ミキサ部において、対応する上記アナログ信号を基準信号と混合することで、それぞれ対応する混合アナログ信号を生成する処理と、上記混合アナログ信号を合算して上記入力信号を表すフル帯域幅のアナログ波形出力信号を生成する合算処理とを具えている。
【図面の簡単な説明】
【００１１】
【図１】図１は、ＡＷＧに組み込まれた本発明の実施形態による高調波時間インタリーブ（ＨＴＩ）アーキテクチャのブロックである。
【図２】図２は、ミキサに入力される局部発振器信号のグラフの例であって、複数の高調波ピークの位相が揃った状態におけるグラフを示す。
【図３】図３は、図１のＨＴＩアーキテクチャのミキサに入力される局部発振器信号のグラフの例であって、ピークが最小化するよう複数の高調波ピークの位相を変更したグラフを示す。
【図４】図４は、入力波形データが表す入力波形信号のスペクトラム分布を示す。
【図５】図５は、ＤＡＣメモリに記憶されるエイリアスを含む波形データのスペクトラム分布を示す。
【図６】図６は、本発明の実施形態による４重ＨＴＩ アーキテクチャのブロック図である。
【図７】図７は、図６に示す高調波ミキサそれぞれの出力信号のスペクトラム分布を示す。
【発明を実施するための形態】
【００１２】
以下の図面において、類似又は対応する構成要素には、同じ符号を付して説明する。なお、これら図面の縮尺は、必ずしも同一ではない。
【００１３】
本発明は、大まかに言えば、高調波時間インタリーブ（ＨＴＩ）に関し、これは、任意波形発生装置（ＡＷＧ）のための新しい回路構成であって、出力信号生成部に高調波ミキサを利用し、回路全体としての実質的なデジタル・アナログ・コンバータ（ＤＡＣ）サンプル・レートが、回路中の複数のＤＡＣの個々のサンプル・レートよりも高くなり、これによって、帯域幅を増加させるものである。類似する他の技術（例えば、ＡＴＩやＤＢＩなど）と比較したＨＴＩの利点としては、特に、信号を再構築するのにソフトウェアによるミキサ機能を必要としない点が挙げられる。そして、入力波形データをＭ重に時間領域でデ・インタリーブしてから、これらデ・インタリーブ入力波形データをデジタル・アナログ・コンバータに供給する。これは、全てのミキサに、高調波を含む同じ局部発振器（ＬＯ）基準信号を加えるこによって実現できる。ミキサのＬＯ基準信号中の高調波は、局部発振器（ＬＯ）及び乗算回路から生成され、また、ミキサのＬＯ入力端子に入力されるとき、信号対ノイズ比（ＳＮＲ）が最大となるように、位相関係を最適化するように設定される。
【００１４】
インタリーブ処理は、従来から典型的には、オシロスコープのアクイジション・システムで行われており、このとき、アナログ・デジタル・コンバータへ信号を入力する前に、サンプル・ホールド回路を利用している。このシステムがどのように機能しているかを良く検討することは、本発明において、ＡＷＧにＨＴＩシステムを応用するにあたり、高調波がどうしてそのように特定されるか理解するのに役立つ。このとき、サンプル・ホールド回路は、繰り返しレートがｆｓのインパルスと等しいＬＯ入力信号を用いたミキサであって、ｆｓをサンプル・レートであると考えることができる。即ち、サンプル・ホールド回路は、別の視点から見れば、ＬＯ入力信号をサンプル・クロックとしたミキサと考えられる。
【００１５】
基準信号である、このサンプル・クロックの周波数領域のスペクトラムも、周波数領域において複数のインパルスから構成される列（シリーズ）であって、これら高調波の周波数間隔Δｆは、サンプル・クロックのインパルス間の時間的周期Ｔと直接関係している。その関係は、次の式で示される。
【００１６】
【数１】
2016206201.tif 000003
【００１７】
変数Δｆは、サンプル・クロックのインパルス列における複数の高調波間の周波数間隔であり、Ｔは、時間領域におけるインパルス間の時間である。
【００１８】
標準的なデジタイザでは、次の式に示すように、そのサンプル・レートｆｓで、Ｔの値が定まる。
【００１９】
【数２】
2016206201.tif 000004
【００２０】
数式１及び２に基いて、サンプル・クロックのインパルス列における高調波間の周波数間隔は、次の数式３に示すように、サンプル・レートと等しいことがわかる。
【００２１】
【数３】
2016206201.tif 000005
【００２２】
よって、ミキサとしてのサンプル・ホールド回路も、ＤＣ（直流）から０.５ｆｓまでの低帯域を通過させる。例えば、本発明によるミキサのＬＯ入力信号の全体の成分は、図１に示すように、数式４のように定めることができる。
【００２３】
【数４】
2016206201.tif 000006
【００２４】
ここで、変数Ｙは、使用する高調波の個数である。
【００２５】
この発振器信号中のコサイン項のそれぞれに、ゼロ位相基準位置に合致するピークがあるなら、図２に示すように、１.０でオフセットされた複数パルスからなるパルス列（パルスのシリーズ）のようになる。よって、従来のサンプル・ホールド回路におけるインパルス列のようにも見える。しかし、これは、理想的なサンプル・ホールド回路（ミキサ）に比較して、ずっと少ない項しかないので、異なっている。
【００２６】
デジタイザ中の標準的なサンプル・ホールド回路（ミキサ）と比較した本発明のもう１つの利点は、高調波が位相に関して最適化されて、ＬＯ信号が、より一層、図３に示すものに近くなることである。即ち、ピークを最小化し、ＬＯ信号の信号対ノイズ比を改善するように高調波の位相を変更して、ミキサに入力されるＬＯ基準信号中の高調波信号の振幅を最大化する一方で、合算信号中のピークと谷を最小化する。こうしたことは、標準的なサンプル・ホールド回路（ミキサ）では、できないことである。
【００２７】
図１は、本発明の実施形態の例によるＨＴＩアーキテクチャを用いた任意波形発生装置（ＡＷＧ）１００のブロック図である。入力波形１０２は、デジタル波形データであって、ＡＷＧ１００が出力しようとするアナログ波形信号１０６に対応している。入力波形１０２は、ＡＳＣＩＩコードによるファイルや、プログラムによるアルゴリズムを用いたものであっても良い。また、本願出願人であるテクトロニクスは、ＡｒｂＥｘｐｒｅｓｓ（登録商標）、ＲＦＸｐｒｅｓｓ（登録商標）、ＳｅｒｉａｌＸｐｒｅｓｓ（登録商標）といった波形データの作成及び編集ソフトウェアを提供しており、こうしたアプリケーション・ソフトウェアにより、波形データを作成することもできる。更には、オシロスコープで取り込んだデジタル波形データをＡＷＧに転送することで、ＡＷＧから、取り込まれたデジタル波形データに対応するアナログ波形信号を出力することもできる。
【００２８】
入力波形データ１０２は、帯域幅エンハンス（ＢＷＥ：Bandwidth Enhance、帯域幅改善）フィルタ１０４を通過した後、Ｍ重デ・インタリーブ・ブロック１０８でＭ通りにデ・インタリーブされる。ＢＷＥフィルタ１０４は、デジタル的な演算処理を用いて、ハードウェア・システムで生成された入力波形１０２の位相と振幅について、その全出力帯域幅に渡って補正する。ＢＷＥフィルタ１０４は、ＡＷＧの製造過程において、予め校正しておくと良い。
【００２９】
ＢＷＥフィルタ１０４の出力信号は、Ｍ重デ・インタリーブ・ブロック１０８に送られる。Ｍ重デ・インタリーブ・ブロック１０８は、フィルタ処理された入力波形データを係数ＭでＭ通りにデ・インタリーブする。ここで、デ・インタリーブは、インタリーブと逆の処理であり、Ｍは、任意の整数である。デ・インタリーブされたＭ個の波形データは、Ｍ×Ｍのマルチ入力及びマルチ出力（ＭＩＭＯ）多相（polyphase）フィルタ行列１１２で処理される。ＭＩＭＯフィルタ行列１１２は、Ｍ通りのＤＡＣパスにおける位相と振幅のミスマッチを補正して、Ｍ個の波形データの位相と振幅をマッチングさせる。図６に示すように、４重のデ・インタリーブＤＡＣシステムの場合では、ＭＩＭＯフィルタ行列１１２は、４×４に配列されたフィルタから構成される１６個のフィルタを含んでいても良い（詳しくは、後述する）。デ・インタリーブされたＭ個の入力波形データは、それぞれ対応するＭ個のＤＡＣメモリ１１０Ａ〜１１０ｎに記憶される。
【００３０】
図示しないが、システム中のＭ個のＤＡＣ（デジタル・アナログ・コンバータ）１１４Ａ〜１１４ｎの１つ１つが、更に、複数のインタリーブされたＤＡＣから構成しても良い。そうした場合では、ＭＩＭＯフィルタ行列１１２の機能としては、これらパスの補正をも提供するものに変化する。例えば、図６に示す４重システムにおいて、もしＤＡＣ１１４Ａ〜１１４Ｄのそれぞれが８個のデ・インタリーブ・パスを有するとすれば、メインの４個のＤＡＣミキサ・パスに加えて、個々のＤＡＣデ・インタリーブ・パスも補正するために、３２×３２のＭＩＭＯフィルタ行列を用いるとしても良い。
【００３１】
Ｍ個のＤＡＣメモリ１１０Ａ〜ｎのそれぞれ中の波形データの各サンプルの位相は、互いに異なっている。即ち、これらＭ個の波形データのそれぞれのサンプルの周期をＴとすれば、これらＭ個の波形データそれぞれ中のサンプルの位相は、デ・インタリーブ処理によって、時間的にＴ／Ｍずつ互いに異なる位相に位置づけられるようにデ・インタリーブされる。サンプル単位で考えれば、オリジル入力波形データのサンプルのＭ個サンプルずつ異なるサンプルを、Ｍ個のデ・インタリーブ波形データに順次分配したものとなる。ただし、Ｍ個のＤＡＣメモリ中の各デ・インタリーブ波形データが表すアナログ波形信号は、実質的に同じである。ＤＡＣメモリ１１０Ａ〜ｎのそれぞれ中の波形データを生成するために行われたデ・インタリーブ処理は、次の式で示すことができる。
【００３２】
ｎ＝０・・・Ｎ−１（即ち、０からＮ−１まで１ずつ増加）
メモリ０＝ｘ（ｎ＊Ｍ＋０）
メモリ１＝ｘ（ｎ＊Ｍ＋１）
メモリ２＝ｘ（ｎ＊Ｍ＋２）
メモリ３＝ｘ（ｎ＊Ｍ＋３）
（中略）
メモリＭ−１＝ｘ（ｎ＊Ｍ＋Ｍ−１）
【００３３】
ここで、ｘ（）は、オリジナルの入力波形データを表す。例えば、ｘ（０）は入力波形データの最初の波形データであり、ｘ（１）は２番目の波形データであり、以下同様である。また、変数Ｎは、サンプル数で表した入力波形データ１０２の長さをＭで割り算して得られる実数に対して、この実数以下の最大の整数である。具体的には、床関数を用いて、次の数式で示される。
【００３４】
【数５】
2016206201.tif 000007
【００３５】
よって、例えば、Ｍ＝４の場合では、各ＤＡＣメモリに入るデ・インタリーブ波形データは、オリジナルの入力波形データがデ・インタリーブされて、次のように分配されたものである。
メモリ０＝ｘ（０），ｘ（４），ｘ（８），ｘ（12），・・・（以下略）
メモリ１＝ｘ（１），ｘ（５），ｘ（９），ｘ（13），・・・（以下略）
メモリ２＝ｘ（２），ｘ（６），ｘ（10），ｘ（14），・・・（以下略）
メモリ３＝ｘ（３），ｘ（７），ｘ（11），ｘ（15），・・・（以下略）
【００３６】
次に、例えば、オリジナルの入力波形データの表すアナログ波形信号（入力波形信号）が、図４に示す５０ＧＨｚまでのスペクトラムを有している場合を考えてみる。この例では、Ｍ＝４とする。デ・インタリーブ・ブロック１０８においてデ・インタリーブ処理が実行された後において、４つのＤＡＣメモリ１１０Ａ〜１１０Ｄそれぞれにおけるデ・インタリーブ波形データに対応するアナログ波形信号のスペクトラムの振幅応答は、図５に示すように現れることになる。新しいサンプル・レート（即ち、ＤＡＣサンプル・レート）は、オリジナルの入力波形データのサンプル・レートと比較して、Ｍ分の１（この例では、４分の１）で良いことになる。例えば、図４及び５に示す例では、オリジナルの入力波形データのサンプル・レートを１００ＧＳ／ｓ（ギガ・サンプル毎秒）とすれば、ＤＡＣサンプル・レートｆｓは、２５ＧＳ／ｓとなる。オリジナルの波形信号の全スペクトラムが、各ＤＡＣメモリのデ・インタリーブ波形データ中に含まれるが、図５の波形が示すように、そのうちの１２.５ＧＨｚ以上の１２.５ＧＨｚ帯域幅毎の３つの帯域は、エイリアスとして０〜１２.５ＧＨｚの帯域内に現れる。上述の如く、４つのＤＡＣメモリのデ・インタリーブ波形データのサンプルは、オリジナルの入力波形データのＴ／Ｍ（この例では、Ｔ／４）ずつ異なる位相のサンプルに順次対応しており、ここでＴは、ＤＡＣサンプル・レートｆｓの逆数（周期、つまり、サンプルのインターバル）であり、Ｍは、ＤＡＣパスの個数である。
【００３７】
ＤＡＣメモリ１１０Ａ〜ｎ中のデ・インタリーブ波形データは、それぞれ対応するＤＡＣ１１４Ａ〜ｎに送られる。サンプル・クロック回路１１６からのサンプル・レートｆｓのサンプル・クロックも、ＤＡＣ１１４Ａ〜ｎに供給される。よって、ＤＡＣメモリ１１０Ａ〜ｎそれぞれの波形データは、対応するＤＡＣ１１４Ａ〜ｎにおいて、サンプル・レートｆｓでクロックされ、エイリアスを含むアナログ出力信号を生成する。ＤＡＣ１１４Ａ〜ｎから出力されるこれらアナログ出力信号は、それぞれ対応するミキサ１１８Ａ〜ｎに供給される。
【００３８】
ミキサ１１８Ａ〜ｎのそれぞれは、同じ局部発振器（ＬＯ）から多数の高調波を含む基準信号（ＬＯ基準信号）を受ける。このＬＯ基準信号は、合算部１２０が生成する。合算部１２０は、実質的に係数（factor：因数）が１.０に等しいＤＣ入力信号の項と共に、サンプル・クロック回路１１６からのサンプル・レートｆｓのサンプル・クロックを受ける。２重又は３重のデ・インタリーブ・システムでは、１．０のＤＣ項と、サンプル・レートｆｓに等しい周波数の項とが必要となる。４重又は５重のデ・インタリーブ・システムでは、１．０のＤＣ項、サンプル・レートｆｓに等しい周波数の項とに加えて、サンプル・レートｆｓの２倍に等しい周波数の項が必要となる。６重又は７重のデ・インタリーブ・システムでは、１．０のＤＣ項、サンプル・レートｆｓに等しい周波数の項、サンプル・レートｆｓの２倍に等しい周波数の項に加えて、サンプル・レートｆｓの３倍に等しい周波数の項が必要となる。これら以上のＤＡＣパスが多くなるシステムにおいても、同様にして必要な項が増える。
【００３９】
そこで、必要な高調波の個数Ｙに応じて、周波数乗算回路１２２Ａ〜ｎを用意する。周波数乗算回路のパスのそれぞれに、オプションで、対応する遅延回路１２４Ａ〜ｎを設けても良い。遅延回路１２４Ａ〜ｎは、複数の高調波信号を合算して基準信号を生成するときに、各高調波のレベルを最大にしつつ、最終的に合算して得られる基準信号中のピークと谷が最小となるようにする。これによって、ミキサに入力されるＬＯ基準信号の信号対ノイズ比（ＳＮＲ）が、より高いものになる。もしこうした遅延回路を利用した場合では、ＬＯ基準信号ｌｏは、次の式に従って求められる。
【００４０】
【数６】
2016206201.tif 000008
【００４１】
もし遅延回路を利用しない場合には、ＬＯ基準信号ｌｏは、上述の数式４に従って求められる。
【００４２】
遅延回路１２４Ａ〜ｎの遅延量は、回路の製造過程において、ブロック１２９で示すように求めても良い。遅延量は、複数の高調波のピークを最大化する一方で同時に、これら複数の高調波を合算したＬＯ基準信号中の複数のピーク値（ばらつき：標準偏差）は最小となるように選択される。これによって、パワー・レベルのより高い高調波を利用可能となり、その結果として、信号対ノイズ比が改善される。
【００４３】
本発明によるシステムは、ミキサ１１８Ａ〜ｎの後に、それぞれに対応する遅延回路１２６Ａ〜ｎが設けられる。遅延回路１２６Ａ〜ｎは、図１に示すように、Ｔ／Ｍずつ遅延量が異なっている。ここで、Ｔは、ＤＡＣ１１４Ａ〜ｎそれぞれのサンプルのインターバル（サンプルの間隔）であり、Ｍは、Ｍ重デ・インタリーブにおけるＤＡＣチャンネル（ＤＡＣパス）の個数である。
【００４４】
ＤＡＣ１１４Ａ〜ｎの出力信号は、上述のように、それぞれ対応するミキサ１１８で混合処理（mix）され、遅延回路１２６で遅延された後、合算部１３０で合算され、最終的なアナログ出力波形信号１０６が生成される。合算部１３０は、パワー・コンバイナ（power combiner：電力合成回路）で実現しても良い。複数のミキサの出力信号が１つに合算されると、不要なエイリアスはキャンセルされて無くなる一方で、所望の信号成分（入力波形信号に対応する成分）は残り、入力波形信号を表すアナログ出力波形信号１０６が再構築される。
【００４５】
次に、アナログ出力波形信号１０６は、ローパス・フィルタ１２８を通過し、望ましくない周波数帯域である上側の周波数帯域が除去される。除去される帯域は、図７の示すスペクトラムでは、周波数帯域７０６にある信号成分である。
【００４６】
図６は、本発明の実施形態の例による４重ＨＴＩアーキテクチャ６００を示すブロック図である。
【００４７】
図７は、４重デ・インタリーブ・システムにおいて、ＤＡＣ１１４Ａ〜Ｄの出力信号のそれぞれが対応するミキサ１１８Ａ〜Ｄに入力された場合において、ミキサ１１８Ａ〜Ｄのそれぞれの出力信号のスペクトラムを示す。スペクトラム７００は、合算部１２０からの基準信号中の１.０項とＤＡＣの出力信号とを乗算（混合：mix）した結果である。スペクトラム７０２は、合算部１２０からの基準信号中のサンプル周波数（サンプル・レートｆｓ）の項とＤＡＣの出力信号とを乗算した結果である。最後に、スペクトラム７０４及び７０６は、合算部１２０からの基準信号中のサンプル周波数の２倍（２ｆｓ）の項とＤＡＣの出力信号とを乗算した結果である。即ち、複数のエイリアス信号の帯域が、スペクトラム全体に広がっている。
【００４８】
図６に示す４重デ・インタリーブ・システムにおける４つのミキサ１１８Ａ〜Ｄの全ては、振幅応答が同じであり、ＡＷＧで生成しようとする入力波形信号について、図７に示したようなスペクトラム成分を有する出力信号を生成する。しかし、これらミキサからの出力信号それぞれの位相は、デ・インタリーブ・ブロック１０８の遅延量（delay factor：遅延要因）によって異なっている。よって、これらミキサの出力信号が合算部１３０で合算されたとき、必要の無いエイリアシング成分はキャンセルされ、所望の信号成分だけが残る。こうして、ほぼ５０ＧＨｚ帯域幅までの信号の再構築が実現される。
【００４９】
本発明の実施形態は、概して、信号の再構築にソフトウェアによるミキサ機能を必要とせず、よって、ＡＴＩやＤＢＩシステムに比較して、システムが、より高速化及び単純化される。言い換えると、本発明の実施形態では、信号再構築のために周波数変換ブロックを必要とせず、信号を再構築するのに、Ｍ個のデジタイザの出力信号を時間領域でインタリーブするだけで良い。これによって、ＡＷＧのデジタイザの帯域幅とサンプル・レートを、より効率良く利用できる。例えば、ＡＴＩシステムを利用して、１出力チャンネルで７０ＧＨｚの帯域幅が得られる場合、周波数特性が同レベルのデバイスを用いたＨＴＩシステムでは、１出力チャンネルで約９０〜９５ＧＨｚの帯域幅が得られる。
【００５０】
例えば、８重デ・インタリーブ・システム（図示せず）を利用すれば、９０ＧＨｚ帯域幅の出力信号を生成することもできる。この場合、例えば、それぞれが２５ＧＳ／ｓで１２．５ＧＨｚ帯域幅の２出力チャンネルを有するＡＷＧを４台用いて８個のデ・インタリーブ・パスを構成しても良い。
【００５１】
本発明の実施形態において、複数のパス（パイプ）それぞれのミキサの全てに、同じＬＯ基準信号が加えられる。このＬＯ基準信号には、例えば、多数の高調波が含まれる。これに比較して、ＡＴＩシステムでは、各ミキサについて発振器高調波の異なる位相を利用し、これによって、エイリアスされた高帯域を時間的にシフトする一方で、低帯域は時間的なシフトをしないようにしている。全てのミキサに同じＬＯ基準信号を加えることが、位相再構築において、ソフトウェア・ミキサを不要とするための手法の一部分を構成している。
【００５２】
ＢＷＥフィルタ１０４及びＭ×ＭのＭＩＭＯフィルタ行列１１２の最適な特性は、ＡＷＧ１００の製造時に実施される校正処理によって設定される。最初の工程では、周波数掃引されるサイン波形信号（特性が既知）を入力波形データとして利用し、Ｍ×ＭのＭＩＭＯフィルタ行列１１２を校正することによって、複数のデ・インタリーブ・パスの特性をマッチングさせる。サイン波形信号の各周波数に関して、ＡＷＧの出力信号をオシロスコープで取込み、出力信号を測定する。全帯域幅に渡って周波数掃引した結果を用いて、最適なＭＩＭＯフィルタ行列を演算で求める。この工程の間、ＢＷＥフィルタ１０４の特性は、ユニット・インパルス特性に設定される。なお、ＢＷＥフィルタ１０４は、上述のように、実際には、デジタル的な演算処理機能として実現されることに留意されたい。
【００５３】
ＭＩＭＯフィルタ行列１１２が設定されたので、校正処理の第２工程では、ＢＷＥフィルタ１０４を校正するのに、ＭＩＭＯフィルタ行列１１２を利用する。入力波形データとして、理想的なステップ信号を表す波形データを利用し、ＡＷＧに、この波形データに基づく出力信号を発生させる。この出力信号をオシロスコープで取込んで分析する。このとき、オシロスコープや、ＡＷＧからオシロスコープまでの途中にあるケーブル等の影響は除去され、ＡＷＧの出力信号の特性だけを抽出する（即ち、ディエンベッドする）。続いて、ＢＷＥフィルタ１０４のあるべき特性が、例えば、次のようにして計算される。
【００５４】
【数７】
2016206201.tif 000009
【００５５】
ここで、変数Ｈｂｗｅは、ＢＷＥフィルタ１０４のスペクトラム特性である。Ｈｂｗｅに対して逆フーリエ変換を実行することで、実際のフィルタ係数が得られる。ＨＬＰは、入力波形データのサンプル・レートのナイキスト・ポイントの丁度手前でカットオフする特性を有するローパス・フィルタのスペクトラム特性である。Ｈｘは、ＡＷＧで生成しようとする理想的なステップ信号のスペクトラム特性である。Ｈacquiredは、ＡＷＧの出力信号のスペクトラム特性である。
【００５６】
図示した実施形態を参照しながら、本発明の原理を記述し、特徴を説明してきたが、こうした原理から離れることなく、図示した実施形態の構成や細部を変更したり、望ましい形態に組み合わせても良いことが理解できよう。本発明は、例えば、以下のような種々の概念から表現することもできる。ただし、本発明は、これらに限定されるものではない。
【００５７】
本発明の概念１は、高調波時間インタリーブ（ＨＴＩ：Harmonic Time Interleave）システムであって、
基準信号を供給するサンプル・クロック部と、
上記基準信号を第１入力端子で受け、第２信号を第２入力端子で受け、合算基準信号を生成するよう構成される第１合算部と、
入力信号（入力波形データ）を受けて複数のデ・インタリーブ信号（波形データ）を出力するデ・インタリーブ部と、
それぞれ対応する上記デ・インタリーブ信号を受けて、対応するアナログ信号を出力するよう構成される複数のデジタル・アナログ・コンバータと、
それぞれ対応する上記アナログ信号を受けると共に、上記合算基準信号を受けて、対応する混合信号を出力する複数のミキサ部と、
複数の上記ミキサ部それぞれから上記混合信号を受けて、上記入力信号を表すフル帯域幅のアナログ波形出力信号を生成する第２合算部と
を具えている。
【００５８】
本発明の概念２は、上記概念１のＨＴＩシステムであって、上記入力信号を上記デ・インタリーブ部に供給する前に、上記入力信号の位相及び振幅を補正するよう構成される帯域幅エンハンス・フィルタを更に具えている。
【００５９】
本発明の概念３は、上記概念１のＨＴＩシステムであって、上記基準信号を受けて上記第２信号を生成するよう構成される周波数乗算部を更に具えている。
【００６０】
本発明の概念４は、上記概念１のＨＴＩシステムであって、上記第１合算部は、遅延高調波信号を受けて上記合算基準信号を生成するよう構成されており、上記ＨＴＩシステムが、
上記基準信号を受けて、上記高調波を生成するよう構成される周波数乗算部と、
上記高調波信号を受けて、上記遅延高調波信号を出力するよう構成される遅延部と
を更に具え、上記基準信号は、上記サンプル・レートに等しい周波数を有する交流信号（例えば、コサイン波）であり、上記第２信号は、係数（factor）がほぼ１.０に等しい直流信号であることを特徴としている。
【００６１】
本発明の概念５は、上記概念１のＨＴＩシステムであって、上記第１合算部は、複数の遅延高調波信号を受けて、上記合算基準信号を生成するよう構成されており、上記ＨＴＩシステムが、
上記基準信号を受けて、複数の上記高調波信号を生成する複数の周波数乗算部と、
それぞれが複数の上記周波数乗算部に対応し、上記高調波信号を受けて、上記遅延高調波信号を出力する複数の遅延部と
を更に具え、上記基準信号は、上記デジタル・アナログ・コンバータのサンプル・レートに等しい周波数を有するコサイン波形信号であり、上記第２信号は、係数がほぼ１.０に等しい直流であることを特徴としている。
【００６２】
本発明の概念６は、上記概念５のＨＴＩシステムであって、上記遅延部のそれぞれは、上記合算基準信号のピークを最小化するよう構成されている。
【００６３】
本発明の概念７は、上記概念１のＨＴＩシステムであって、上記基準信号は、上記デジタル・アナログ・コンバータのサンプル・レートに等しい周波数を有する交流信号（例えば、コサイン波形信号）であり、上記第２信号が、係数がほぼ１.０に等しい直流であることを特徴としている。
【００６４】
本発明の概念８は、上記概念７のＨＴＩシステムであって、複数の上記デ・インタリーブ信号が４つあり、複数の上記デジタル・アナログ・コンバータが４つあり、複数の上記ミキサ部が４つあることを特徴としている。
【００６５】
本発明の概念９は、上記概念８のＨＴＩシステムであって、上記第１合算部は、第３信号を受けるよう構成されており、上記ＨＴＩシステムが、上記サンプル・クロック部からの上記基準信号を受けて上記第３信号を出力するよう構成される周波数乗算部を更に具えている。
【００６６】
本発明の概念１０は、上記概念１のＨＴＩシステムであって、それぞれ対応する上記混合信号を受けて、遅延混合信号を上記第２合算部に出力する複数の遅延部を更に具えている。
【００６７】
本発明の概念１１は、上記概念１０のＨＴＩシステムであって、複数の上記遅延部の１つは、遅延量Ｔを有し、残りの上記遅延部は、Ｔ（Ｍ−１）／Ｍの遅延量を有し、このとき、Ｍは、デ・インタリーブ・パスの個数であり、Ｔはサンプル・インターバルであることを特徴としている。
【００６８】
本発明の概念１２は、高調波時間インタリーブ方法であって、
デ・インタリーブ部で入力信号を受ける処理と、
上記デ・インタリーブ部で上記入力信号を複数のデ・インタリーブ信号に分離する処理と、
複数の上記デ・インタリーブ信号を対応するアナログ信号にそれぞれ変換する処理と、
複数のミキサ部の中の対応する上記ミキサ部において、対応する上記アナログ信号を基準信号と混合することで、それぞれ対応する混合アナログ信号を生成する処理と、
上記混合アナログ信号を合算して上記入力信号を表すフル帯域幅のアナログ波形出力信号を生成する合算処理と
を具えている。
【００６９】
本発明の概念１３は、上記概念１２の高調波時間インタリーブ方法であって、サンプル・クロック信号と第２信号を合算して上記基準信号を生成する処理を更に具えている。
【００７０】
本発明の概念１４は、上記概念１３の高調波時間インタリーブ方法であって、このとき、上記第２信号は、係数がほぼ１に対応する直流値である。
【００７１】
本発明の概念１５は、上記概念１２の高調波時間インタリーブ方法であって、上記混合アナログ信号を合算処理する前に、上記混合アナログ信号をそれぞれ遅延する処理を更に具えている。
【符号の説明】
【００７２】
１００  任意波形発生装置（ＡＷＧ）
１０２  入力波形データ
１０４  ＢＷＥフィルタ
１０８  デ・インタリーブ・ブロック
１１０  ＤＡＣメモリ
１１２  ＭＩＭＯフィルタ行列
１１４  ＤＡＣ
１１６  サンプル・クロック回路
１１８  ミキサ
１２０  第１合算部
１２２  周波数乗算回路
１２４  遅延回路
１２６  遅延回路
１２８  ローパス・フィルタ
１２９  遅延量制御設定ブロック
１３０  第２合算部
ｆｓ  ＤＡＣサンプル・レート
【図１】
2016206201.tif 000010
【図２】
2016206201.tif 000011
【図３】
2016206201.tif 000012
【図４】
2016206201.tif 000013
【図５】
2016206201.tif 000014
【図６】
2016206201.tif 000015
【図７】
2016206201.tif 000016