(57)【要約】【課題】複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができるようにするものである。【解決手段】CMOSイメージセンサは、複数の画素からなる画素領域を有する。複数のCMOSイメージセンサのそれぞれに対して凸レンズが設けられる。支持基板には、複数のCMOSイメージセンサが配置される。本開示は、例えば、複数のCMOSイメージセンサが支持基板に配置される固体撮像装置等に適用することができる。【選択図】図４
2016096163.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素からなる画素領域を有する複数の撮像部と、
前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
前記複数の撮像部が配置される支持基板と
を備える固体撮像装置。
【請求項２】
前記第１のレンズは、凸レンズである
ように構成された
請求項１に記載の固体撮像装置。
【請求項３】
前記支持基板の水平方向および垂直方向に２個ずつ配置された４個の前記撮像部に対して設けられた４個の前記第１のレンズの交点に設けられた第２のレンズ
をさらに備える
請求項１に記載の固体撮像装置。
【請求項４】
前記第２のレンズは、凹レンズである
ように構成された
請求項３に記載の固体撮像装置。
【請求項５】
前記複数の撮像部のそれぞれは、バンプを介して前記支持基板に配置される
ように構成された
請求項１に記載の固体撮像装置。
【請求項６】
前記複数の撮像部のそれぞれは、前記画素領域を有するセンサ基板と、撮像を制御する回路を有する回路基板とが積層されることにより構成され、
前記複数の撮像部のそれぞれは、前記回路基板に設けられた前記バンプを介して前記支持基板に配置される
ように構成された
請求項５に記載の固体撮像装置。
【請求項７】
前記複数の撮像部の全体に対して設けられた全体レンズ
をさらに備える
請求項１に記載の固体撮像装置。
【請求項８】
前記複数の画素のそれぞれに対して設けられた画素レンズ
をさらに備える
請求項１に記載の固体撮像装置。
【請求項９】
複数の画素からなる画素領域を有する複数の撮像部と、
前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
前記複数の撮像部が配置される支持基板と
を備える固体撮像装置を形成する
固体撮像装置の製造方法。
【請求項１０】
複数の画素からなる画素領域を有する複数の撮像部と、
前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
前記複数の撮像部が配置される支持基板と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置および製造方法、並びに電子機器に関し、特に、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができるようにした固体撮像装置および製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
大型のCIS（CMOS（Complementary Metal-Oxide Semiconductor） Image Sensor）を１チップで形成する場合、ウェハからのチップの取得効率が悪いため、歩留りが低下する。そこで、１チップで形成された複数の小型のCISをタイリングし、ワイヤボンディングで電気的に接続して大型のCISを製造することにより、大型のCISの生産性を向上させることが考えられている（例えば、特許文献１参照）。
【０００３】
しかしながら、このようにして製造された大型のCISに含まれる小型のCISの間には、ワイヤボンディングによるミリオーダーの大きな隙間（繋ぎ目）が存在し、その隙間に入射する光を小型のCISで受光することはできない。従って、大型のCISに対応するサイズの１枚の撮像画像を生成するためには、小型のCISのそれぞれで撮像された画像を用いて補間等の画像処理を行うことにより、隙間に入射する光に対応する画像を生成する必要があり、画像処理の負荷が大きい。よって、大型のCISに対応するサイズの高解像度や高フレームレートの撮像画像を生成することは難しく、このような大型のCISは、撮像用途に適さない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2008-235768号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、小型のCISをタイリングすることにより大型のCISを製造する場合に、小型のCISの画素領域の間に発生する隙間に入射する光を画素領域で受光可能にすることにより、画像処理の負荷を軽減することが求められている。
【０００６】
本開示は、このような状況に鑑みてなされたものであり、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができるようにするものである。
【課題を解決するための手段】
【０００７】
本開示の第１の側面の固体撮像装置は、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える固体撮像装置である。
【０００８】
本開示の第１の側面においては、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とが備えられる。
【０００９】
本開示の第２の側面の製造方法は、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える固体撮像装置を形成する固体撮像装置の製造方法である。
【００１０】
本開示の第２の側面においては、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える固体撮像装置が形成される。
【００１１】
本開示の第３の側面の電子機器は、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とを備える電子機器である。
【００１２】
本開示の第３の側面においては、複数の画素からなる画素領域を有する複数の撮像部と、前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、前記複数の撮像部が配置される支持基板とが備えられる。
【発明の効果】
【００１３】
本開示の第１および第３の側面によれば、撮像することができる。また、本開示の第１および第３の側面によれば、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができる。
【００１４】
また、本開示の第２の側面によれば、固体撮像装置を形成することができる。さらに、本開示の第２の側面によれば、複数の撮像部が配置される場合に、各撮像部の画素領域の間の隙間に入射する光を画素領域で受光することができる固体撮像装置を形成することができる。
【００１５】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１６】
【図１】本開示を適用した固体撮像装置の第１実施の形態の構成例を示すブロック図である。
【図２】図１のCMOSイメージセンサの構成例を示す図である。
【図３】撮像部の構造例を示す上面図である。
【図４】撮像部の構造例を示す断面図である。
【図５】撮像部の製造方法を説明する断面図である。
【図６】本開示を適用した固体撮像装置の第２実施の形態の撮像部の構造例を示す上面図である。
【図７】本開示を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、および本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１実施の形態：固体撮像装置（図１乃至図５）
２．第２実施の形態：固体撮像装置（図６）
３．第３実施の形態：撮像装置（図７）
【００１８】
＜第１実施の形態＞
（固体撮像装置の第１実施の形態の構成例）
図１は、本開示を適用した固体撮像装置の第１実施の形態の構成例を示すブロック図である。
【００１９】
図１の固体撮像装置１０は、撮像部１１と画像処理部１２により構成され、比較的大きいサイズの画像を撮像する。
【００２０】
具体的には、固体撮像装置１０の撮像部１１は、例えば、固体撮像装置１０で撮像する画像のサイズを９分割したサイズの画像をそれぞれ撮像対象とする９個のCMOSイメージセンサ２１−１乃至２１−９が行列状に２次元配置されることにより構成される。このように、撮像部１１は、小型の９個のCMOSイメージセンサ２１−１乃至２１−９により構成されるので、撮像部１１の生産性は、固体撮像装置１０で撮像する画像のサイズを撮像対象とする大型のCMOSイメージセンサからなる撮像部に比べて向上する。
【００２１】
なお、以下では、CMOSイメージセンサ２１−１乃至２１−９を特に区別する必要がない場合、それらをまとめてCMOSイメージセンサ２１という。９個のCMOSイメージセンサ２１は、それぞれ、撮像を行い、その結果得られる撮像画像を画像処理部１２に供給する。
【００２２】
画像処理部１２は、CMOSイメージセンサ２１から供給される撮像画像を用いて、CMOSイメージセンサ２１の間の水平方向および垂直方向の隙間に入射し、CMOSイメージセンサ２１で受光されない光に対応する撮像画像を補間する。これにより、画像処理部１２は、撮像部１１に対応するサイズの１枚の撮像画像を生成する。画像処理部１２は、生成された１枚の撮像画像を出力する。
【００２３】
（CMOSイメージセンサの構成例）
図２は、図１のCMOSイメージセンサ２１の構成例を示す図である。
【００２４】
CMOSイメージセンサ２１（撮像部）は、画素領域５１、画素駆動線５２、垂直信号線５３、垂直駆動部５４、カラム処理部５５、水平駆動部５６、システム制御部５７、信号処理部５８、およびメモリ部５９が、図示せぬシリコン基板等の半導体基板(チップ)に形成されたものである。
【００２５】
CMOSイメージセンサ２１の画素領域５１には、入射光の光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子を有する複数の画素が、行列状に２次元配置され、撮像を行う。また、画素領域５１には、行列状の画素に対して行ごとに画素駆動線５２が形成され、列ごとに垂直信号線５３が形成される。
【００２６】
垂直駆動部５４は、シフトレジスタやアドレスデコーダなどによって構成され、画素領域５１の各画素を行単位等で駆動する。垂直駆動部５４の各行に対応した図示せぬ出力端には、画素駆動線５２の一端が接続されている。垂直駆動部５４の具体的な構成について図示は省略するが、垂直駆動部５４は、読み出し走査系および掃き出し走査系の２つの走査系を有する構成となっている。
【００２７】
読み出し走査系は、各画素からの画素信号を行単位で順に読み出すように、各行を順に選択し、選択行の画素駆動線５２と接続する出力端から選択信号等を出力する。これにより、読み出し走査系により選択された行の画素は、光電変換素子に蓄積された電荷の電気信号を画素信号として読み出し、垂直信号線５３に供給する。
【００２８】
掃き出し走査系は、光電変換素子から不要な電荷を掃き出す(リセットする)ために、読み出し系の走査よりもシャッタスピードの時間分だけ先行して、各行の画素駆動線５２と接続する出力端からリセット信号を出力する。この掃き出し走査系による走査により、いわゆる電子シャッタ動作が行ごとに順に行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことをいう。
【００２９】
カラム処理部５５は、画素領域５１の列ごとに信号処理回路を有する。カラム処理部５５の各信号処理回路は、選択行の各画素から垂直信号線５３を通して出力される画素信号に対して、CDS(Correlated Double Sampling)（相関二重サンプリング）処理等のノイズ除去処理、A/D変換処理等の信号処理を行う。カラム処理部５５は、信号処理後の画素信号を一時的に保持する。
【００３０】
水平駆動部５６は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部５５の信号処理回路を順番に選択する。この水平駆動部５６による選択走査により、カラム処理部５５の各信号処理回路で信号処理された画素信号が順番に信号処理部５８に出力される。
【００３１】
システム制御部５７は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部５４、カラム処理部５５、および水平駆動部５６を制御する。
【００３２】
信号処理部５８は、少なくとも加算処理機能を有する。信号処理部５８は、カラム処理部５５から出力される画素信号に対して加算処理等の種々の信号処理を行う。このとき、信号処理部５８は、必要に応じて、信号処理の途中結果などをメモリ部５９に格納し、必要なタイミングで参照する。信号処理部５８は、信号処理後の画素信号を撮像画像として図１の画像処理部１２に供給する。
【００３３】
メモリ部５９は、DRAM（Dynamic Random Access Memory）やSRAM（Static Random Access Memory）などにより構成される。
【００３４】
以上のように構成される９個のCMOSイメージセンサ２１の垂直駆動部５４や水平駆動部５６等は、電気的に接続されている。そして、水平方向に並ぶCMOSイメージセンサ２１の同一の行は同時に選択され、選択された行の最も左のCMOSイメージセンサ２１の左端の画素から順に画素信号が出力されるように制御される。
【００３５】
（撮像部の構造例）
図３は、撮像部１１の構造例を示す上面図であり、図４は、撮像部１１の構造例を示す断面図である。
【００３６】
図４に示すように、撮像部１１には、支持基板７１が設けられる。この支持基板７１には、図３に示すように、支持基板７１の水平方向および垂直方向に３個ずつ合計９個のCMOSイメージセンサ２１−１乃至２１−９がそれぞれ配置される。CMOSイメージセンサ２１−１乃至２１−９のそれぞれに対しては、CMOSイメージセンサ２１の画素領域５１間の隙間に入射した光が画素領域５１に集光するように設計された凸レンズ７２−１乃至７２−９（第１のレンズ）が形成される。なお、以下では、特に凸レンズ７２−１乃至７２−９を区別する必要がない場合、それらをまとめて凸レンズ７２という。
【００３７】
CMOSイメージセンサ２１は、例えば、裏面照射型および積層型のCMOSイメージセンサのCSP(Chip size package)である。具体的には、CMOSイメージセンサ２１は、画素領域５１が形成される半導体基板であるセンサ基板８１と、撮像を制御する回路として画素領域５１以外の各部が形成される半導体基板である回路基板８２とにより構成される。そして、センサ基板８１と回路基板８２は、センサ基板８１の光の照射面（裏面）と反対側の面（表面）に設けられた配線層８３と、回路基板８２の一方の面に設けられた配線層８４とが接合するように、積層される。
【００３８】
また、センサ基板８１上の画素領域５１には、画素ごとに、カラーフィルタ８５が設けられ、そのカラーフィルタ８５の裏面側にはオンチップレンズ８６（画素レンズ）が形成される。オンチップレンズ８６は、平坦化膜８７により平坦化され、平坦化膜８７の裏面側には、シール樹脂８８を介して、オンチップレンズ８６を保護する保護基板としてのガラス基板８９が接合される。
【００３９】
回路基板８２は、シリコン基板等の支持基板１０１の裏面側にSiO2層１０２等が形成されることにより構成される。SiO2層１０２には、ALパッド１０３が埋め込まれており、SiO2層１０２と支持基板１０１には、ALパッド１０３を底部としたTSV(Through Silicon Via)１０４が形成される。また、TSV１０４の内部を覆うようにメタル配線１０５が形成され、メタル配線１０５上には、バンプ１０６が形成される。このバンプ１０６を介して、CMOSイメージセンサ２１は、支持基板７１に配置される。
【００４０】
９個のCMOSイメージセンサ２１の凸レンズ７２の裏面側には、９個のCMOSイメージセンサ２１の全体に対して、レンズ７３（全体レンズ）が形成される。なお、図３では、説明の便宜上、レンズ７３は図示していない。
【００４１】
以上のように、各CMOSイメージセンサ２１の裏面側には、凸レンズ７２が形成されるので、レンズ７３を介してCMOSイメージセンサ２１の画素領域５１どうしの隙間ｄに入射する光が、凸レンズ７２により屈折され、画素領域５１に入射する。従って、CMOSイメージセンサ２１は、隙間ｄに入射する光に対応する画像を撮像することができる。
【００４２】
なお、凸レンズ７２、レンズ７３、およびオンチップレンズ８６の材料は、有機樹脂であってもよいし、無機材料であってもよい。
【００４３】
（撮像部の製造方法）
図５は、撮像部１１の製造方法を説明する断面図である。
【００４４】
図５Ａに示すように、まず、９個のCMOSイメージセンサ２１が、CMOSイメージセンサ２１ごとに製造され、研磨される。次に、図５Ｂに示すように、９個のCMOSイメージセンサ２１が、支持基板７１にタイリング（配置）される。
【００４５】
その後、図５Ｃに示すように、９個のCMOSイメージセンサ２１に対して、リソグラフィー、インプリント、キャスティングなどの方法で、凸レンズ７２がそれぞれ形成される。最後に、図５Ｄに示すように、凸レンズ７２の裏面側に、９個のCMOSイメージセンサ２１−１乃至２１−９全体に対してレンズ７３が形成され、これにより撮像部１１の製造が完了する。
【００４６】
以上のように、CMOSイメージセンサ２１はCSPである。これにより、CMOSイメージセンサ２１間の隙間がCMOSイメージセンサ２１間をワイヤボンディングで電気的に接続する場合に比べて縮小され、CMOSイメージセンサ２１の画素領域５１間の隙間ｄの幅は、100umオーダーになる。また、各CMOSイメージセンサ２１は研磨される。これにより、CMOSイメージセンサ２１の端面と画素領域５１の距離が短縮され、隙間ｄの幅は、数十umオーダーになる。
【００４７】
さらに、各CMOSイメージセンサ２１の裏面側にはレンズ７２が形成される。これにより、隙間ｄに入射された光を画素領域５１で受光することができる。その結果、隙間ｄのうち、どのCMOSイメージセンサ２１でも撮像することができない領域の幅は、umオーダーになる。
【００４８】
このように、撮像部１１では、どのCMOSイメージセンサ２１でも撮像することができない領域の幅が小さいため、画像処理部１２における補間が容易である。その結果、固体撮像装置１０は、撮像部１１に対応するサイズの高解像度や高フレームレートの撮像画像を生成することができる。
【００４９】
＜第２実施の形態＞
（固体撮像装置の第２実施の形態の撮像部の構造例）
本開示を適用した固体撮像装置の第２実施の形態は、撮像部１１の構造を除いて、第１実施の形態と同一である。従って、以下では、第２実施の形態の撮像部１１の構造についてのみ説明する。
【００５０】
図６は、本開示を適用した固体撮像装置の第２実施の形態の撮像部１１の構造例を示す上面図である。
【００５１】
なお、図６では、図３と同様に、説明の便宜上、レンズ７３は図示していない。
【００５２】
図６に示すように、第２実施の形態の撮像部１１の構造は、２×２配列の４つの凸レンズ７２ごとに、その交点に凹レンズ１２１−１乃至１２１−４が設けられる点が、第１実施の形態の撮像部１１の構造と異なる。
【００５３】
具体的には、凹レンズ１２１−１は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１−１，２１−２，２１−４、および２１−５に対して設けられた４個の凸レンズ７２−１，７２−２，７２−４、および７２−５の交点に設けられる。
【００５４】
また、凹レンズ１２１−２は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１−２，２１−３，２１−５、および２１−６に対して設けられた４個の凸レンズ７２−２，７２−３，７２−５、および７２−６の交点に設けられる。
【００５５】
さらに、凹レンズ１２１−３は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１−４，２１−５，２１−７、および２１−８に対して設けられた４個の凸レンズ７２−４，７２−５，７２−７、および７２−８の交点に設けられる。
【００５６】
また、凹レンズ１２１−４は、支持基板７１の水平方向および垂直方向に２個ずつ配置された４個のCMOSイメージセンサ２１−５，２１−６，２１−８、および２１−９に対して設けられた４個の凸レンズ７２−５，７２−６，７２−８、および７２−９の交点に設けられる。
【００５７】
以上のように、第２実施の形態の撮像部１１では、４つの凸レンズ７２の各交点に凹レンズ１２１−１乃至１２１−４が形成されるので、その交点に入射される光は画素領域５１に向けて屈折する。その結果、隙間ｄのうちの、どのCMOSイメージセンサ２１でも撮像することができない領域がより削減される。
【００５８】
＜第３実施の形態＞
（撮像装置の一実施の形態の構成例）
図７は、本開示を適用した電子機器としての撮像装置の一実施の形態の構成例を示すブロック図である。
【００５９】
図７の撮像装置１０００は、ビデオカメラやデジタルスチルカメラ等である。撮像装置１０００は、レンズ群１００１、固体撮像素子１００２、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８からなる。ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、操作部１００７、および電源部１００８は、バスライン１００９を介して相互に接続されている。
【００６０】
レンズ群１００１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００２の撮像面上に結像する。固体撮像素子１００２は、上述した撮像部１１からなる。固体撮像素子１００２は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して撮像画像としてＤＳＰ回路１００３に供給する。
【００６１】
ＤＳＰ回路１００３は、例えば画像処理部１２として機能する。ＤＳＰ回路１００３は、固体撮像素子１００２から供給される撮像画像に対して補間等の画像処理を行い、画像処理後の撮像画像をフレーム単位でフレームメモリ１００４に供給し、一時的に記憶させる。
【００６２】
表示部１００５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の撮像画像を表示する。
【００６３】
記録部１００６は、ＤＶＤ(Digital Versatile Disk)、フラッシュメモリ等からなり、フレームメモリ１００４に一時的に記憶されたフレーム単位の撮像画像を読み出し、記録する。
【００６４】
操作部１００７は、ユーザによる操作の下に、撮像装置１０００が持つ様々な機能について操作指令を発する。電源部１００８は、電源を、ＤＳＰ回路１００３、フレームメモリ１００４、表示部１００５、記録部１００６、および操作部１００７に対して適宜供給する。
【００６５】
本技術を適用する電子機器は、画像取込部（光電変換部）に撮像部１１を用いる装置であればよく、撮像装置１０００のほか、撮像機能を有する携帯端末装置、画像読取部にCMOSイメージセンサを用いる複写機などがある。
【００６６】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
【００６７】
また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【００６８】
例えば、CMOSイメージセンサ２１は、CCD(Charge Coupled Device)イメージセンサであってもよい。また、CMOSイメージセンサ２１は、CMOSイメージセンサ２１ごとに異なる用途の画像を撮像してもよい。さらに、撮像部１１を構成するCMOSイメージセンサ２１の数は、複数であればよく、９個に限定されない。
【００６９】
また、CMOSイメージセンサ２１のCSPでは、平坦化膜８７にシール樹脂８８を介してガラス基板８９が形成されないようにしてもよい。この場合、９個のCMOSイメージセンサ２１のCSPが支持基板７１にタイリングされた後、９個のCMOSイメージセンサ２１の平坦化膜８７全体に対してシール樹脂８８が形成され、そのシール樹脂８８を介してガラス基板８９が接合される。
【００７０】
なお、本開示は、以下のような構成もとることができる。
【００７１】
（１）
複数の画素からなる画素領域を有する複数の撮像部と、
前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
前記複数の撮像部が配置される支持基板と
を備える固体撮像装置。
（２）
前記第１のレンズは、凸レンズである
ように構成された
前記（１）に記載の固体撮像装置。
（３）
前記支持基板の水平方向および垂直方向に２個ずつ配置された４個の前記撮像部に対して設けられた４個の前記第１のレンズの交点に設けられた第２のレンズ
をさらに備える
前記（１）または（２）に記載の固体撮像装置。
（４）
前記第２のレンズは、凹レンズである
ように構成された
前記（３）に記載の固体撮像装置。
（５）
前記複数の撮像部のそれぞれは、バンプを介して前記支持基板に配置される
ように構成された
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記複数の撮像部のそれぞれは、前記画素領域を有するセンサ基板と、撮像を制御する回路を有する回路基板とが積層されることにより構成され、
前記複数の撮像部のそれぞれは、前記回路基板に設けられた前記バンプを介して前記支持基板に配置される
ように構成された
前記（５）に記載の固体撮像装置。
（７）
前記複数の撮像部の全体に対して設けられた全体レンズ
をさらに備える
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
前記複数の画素のそれぞれに対して設けられた画素レンズ
をさらに備える
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）
複数の画素からなる画素領域を有する複数の撮像部と、
前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
前記複数の撮像部が配置される支持基板と
を備える固体撮像装置を形成する
固体撮像装置の製造方法。
（１０）
複数の画素からなる画素領域を有する複数の撮像部と、
前記複数の撮像部のそれぞれに対して設けられた第１のレンズと、
前記複数の撮像部が配置される支持基板と
を備える電子機器。
【符号の説明】
【００７２】
１０  固体撮像装置，  ２１−１乃至２１−９  CMOSイメージセンサ,  ５１  画素領域,  ７１  支持基板,  ７２−１乃至７２−９  凸レンズ,  ７３  レンズ，  ８１  センサ基板,  ８２  回路基板,   ８６  オンチップレンズ,  １０６  バンプ，  １２１−１乃至１２１−４  凹レンズ，  １０００  撮像装置
【図１】
2016096163.tif 000003
【図２】
2016096163.tif 000004
【図３】
2016096163.tif 000005
【図４】
2016096163.tif 000006
【図５】
2016096163.tif 000007
【図６】
2016096163.tif 000008
【図７】
2016096163.tif 000009