(57)【要約】【課題】テスト時間を削減し、低コスト化を図ることのできる利得試験器を得る。【解決手段】被測定回路１の入力側の電圧を入力側振幅検出器４で検出し、出力側の電圧を出力側振幅検出器５で検出する。第１の可変利得増幅器６ａは入力側振幅検出器４の出力を利得仕様の上限で増幅し、第２の可変利得増幅器６ｂは入力側振幅検出器４の出力を利得仕様の下限で増幅する。第１の電圧比較器８ａ及び第２の電圧比較器８ｂは、出力側振幅検出器５の出力が、第１の可変利得増幅器６ａの出力値と第２の可変利得増幅器６ｂの出力値との間に入っているかを比較する。ＡＮＤ回路９は第１の電圧比較器８ａと第２の電圧比較器８ｂの出力の論理積演算を行う。【選択図】図１
2016024032.tif 000002
【特許請求の範囲】
【請求項１】
被測定回路の入力側の電圧を検出する入力側振幅検出器と、
前記被測定回路の出力側の電圧を検出する出力側振幅検出器と、
前記入力側振幅検出器の出力を第１の利得で増幅する第１の利得増幅器と、
前記入力側振幅検出器の出力を前記第１の利得より低い第２の利得で増幅する第２の利得増幅器と、
前記出力側振幅検出器の出力が、前記第１の利得増幅器の出力と前記第２の利得増幅器の出力との間の値であるか否かを判定する電圧比較手段とを備えたことを特徴とする利得試験器。
【請求項２】
被測定回路の入力側の電圧を検出する入力側振幅検出器と、
前記被測定回路の出力側の電圧を検出する出力側振幅検出器と、
前記入力側振幅検出器の出力を増幅する利得増幅器と、
前記利得増幅器の出力を減衰する減衰器と、
前記出力側振幅検出器の出力が、前記利得増幅器の出力と前記減衰器の出力との間の値であるか否かを判定する電圧比較手段とを備えたことを特徴とする利得試験器。
【請求項３】
被測定回路の入力側の電圧を検出する入力側振幅検出器と、
前記被測定回路の出力側の電圧を検出する出力側振幅検出器と、
前記出力側振幅検出器の出力を第１の減衰量と、当該第１の減衰量より小さい減衰量である第２の減衰量とでそれぞれ減衰する第１の減衰器及び第２の減衰器と、
前記入力側振幅検出器の出力が、前記第１の減衰器の出力と前記第２の減衰器の出力との間の値であるか否かを判定する電圧比較手段とを備えたことを特徴とする利得試験器。
【請求項４】
前記第１の利得増幅器の出力と前記第２の利得増幅器の出力は、利得仕様値の上限と下限の値であることを特徴とする請求項１記載の利得試験器。
【請求項５】
前記利得増幅器の出力と前記減衰器の出力は、利得仕様値の上限と下限の値であることを特徴とする請求項２記載の利得試験器。
【請求項６】
前記第１の減衰器の利得を利得仕様値の上限の逆数とし、前記第２の減衰器の利得を利得仕様値の下限の逆数としたことを特徴とする請求項３記載の利得試験器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログＩＣの回路ブロックの利得をオンチップで測定し、仕様に対する合否判別を行う利得試験器に関する。
【背景技術】
【０００２】
テストコスト削減目的から、アナログＩＣの回路ブロックの利得をオンチップで測定し、仕様に対する合否判別を行う。アナログＩＣの主要な仕様は利得である。従来のオンチップ利得試験器は被試験回路に印加する試験信号の振幅を掃引していた（例えば特許文献１及び非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−８８５９３号公報
【非特許文献】
【０００４】
【非特許文献１】A．Valdes-garcia，et．al，“A CMOS RF RMS Detector for Built-in Testing of Wireless Transceivers，”in IEEE VLSI Test Symposium，2005，pp．249-254．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のオンチップ利得試験器の構成は利得ＧＣＵＴを持つ被測定ブロックの入出力につながる振幅検出器の出力をそれぞれ直接モニタする構成となっていた。従って、利得ＧＣＵＴの使用に対する試験をするためには次のようなプロセスを経る必要があった。すなわち、まず、試験信号をある振幅レベルＶａｃ１に設定し、被測定ブロックの出力に接続された振幅検出器出力Ｖｄｅｔを得る。次に被測定ブロックの入力に接続された振幅検出器出力を観測しつつ試験信号の振幅レベルを掃引する。振幅検出器出力としてＶｄｅｔが得られた時の試験信号振幅レベルＶａｃ２から利得ＧＣＵＴ＝Ｖａｃ２／Ｖａｃ１を得る。このため、テスト時間増加によるコスト増を招く問題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、テスト時間を削減し、低コスト化を図ることのできる利得試験器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る利得試験器は、被測定回路の入力側の電圧を検出する入力側振幅検出器と、被測定回路の出力側の電圧を検出する出力側振幅検出器と、入力側振幅検出器の出力を第１の利得で増幅する第１の利得増幅器と、入力側振幅検出器の出力を第１の利得より低い第２の利得で増幅する第２の利得増幅器と、出力側振幅検出器の出力が、第１の利得増幅器の出力と第２の利得増幅器の出力との間の値であるか否かを判定する電圧比較手段とを備えたものである。
【発明の効果】
【０００８】
この発明の利得試験器は、被測定回路の出力を検出する出力側振幅検出器の出力値を、入力側振幅検出器の出力を第１の利得で増幅した値と、第１の利得より低い第２の利得で増幅した値と比較することで被測定回路の利得試験を行うようにしたので、テスト時間を削減し、低コスト化を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１による利得試験器を示す構成図である。
【図２】この発明の実施の形態２による利得試験器を示す構成図である。
【図３】この発明の実施の形態３による利得試験器を示す構成図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１による利得試験器を示す構成図である。
図１に示す利得試験器は、被測定回路１の入力端子２に接続された入力側振幅検出器４、被測定回路１の出力端子３に接続された出力側振幅検出器５、第１の可変利得増幅器６ａ、第２の可変利得増幅器６ｂ、レジスタ７、第１の電圧比較器８ａ、第２の電圧比較器８ｂ、ＡＮＤ回路９を備える。
【００１１】
被測定回路１は、利得試験器としての試験対象となる回路であり、その入力端子２に入力側振幅検出器４が、出力端子３に出力側振幅検出器５が接続されている。なお、図面ではこれら入力側振幅検出器４と出力側振幅検出器５は、それぞれ入力端子２と出力端子３との間にスイッチが示されているが、これらスイッチは利得試験を行う場合にオンとなるスイッチである。入力側振幅検出器４及び出力側振幅検出器５は同等の性能を有し、入力信号振幅に対し単調増加特性を持つ。入力側振幅検出器４の出力は第１の可変利得増幅器６ａ及び第２の可変利得増幅器６ｂに接続される。外部の利得仕様情報は予めレジスタ７に書き込まれている。このレジスタ７の出力は第１の可変利得増幅器６ａ及び第２の可変利得増幅器６ｂの利得制御端子に接続される。第１の可変利得増幅器６ａの出力は第１の電圧比較器８ａの正相端子に接続される。第２の可変利得増幅器６ｂの出力は第２の電圧比較器８ｂの逆相端子に接続される。出力側振幅検出器５の出力は第１の電圧比較器８ａの逆相端子及び第２の電圧比較器８ｂの正相端子に接続される。第１の電圧比較器８ａ及び第２の電圧比較器８ｂの出力はＡＮＤ回路９に接続される。また、第１の電圧比較器８ａ、第２の電圧比較器８ｂ及びＡＮＤ回路９によって電圧比較手段が構成されている。
【００１２】
次に、実施の形態１の動作について説明する。
ある固定振幅レベルの入力信号ＶＲＦは入力側振幅検出器４において振幅検出され、その出力としてＶｄｅｔを得る。この出力電圧Ｖｄｅｔは第１の可変利得増幅器６ａ及び第２の可変利得増幅器６ｂにてそれぞれ利得仕様値における利得の上限ＧＨ及び下限ＧＬに増幅される。その結果、その出力にはそれぞれＧＨＶｄｅｔ及びＧＬＶｄｅｔを得る。一方、被測定回路１は入力信号ＶＲＦをその利得ＧＣＵＴで増幅し、出力にＧＣＵＴＶＲＦを得る。これが出力側振幅検出器５において振幅検出され、ＧＣＵＴＶｄｅｔを得る。第１の電圧比較器８ａの逆相端子に出力側振幅検出器５の出力ＧＣＵＴＶｄｅｔを印加、正相端子に第１の可変利得増幅器６ａの出力ＧＨＶｄｅｔを印加する。同様に、第２の電圧比較器８ｂの正相端子に出力側振幅検出器５の出力ＧＣＵＴＶｄｅｔを印加し、逆相端子に第２の可変利得増幅器６ｂの出力ＧＬＶｄｅｔを印加する。従って、被測定回路１の利得ＧＣＵＴが仕様値の上限ＧＨ側で仕様満足している場合（すなわち、ＧＣＵＴＶｄｅｔ＜ＧＨＶｄｅｔ）、第１の電圧比較器８ａの出力はＨになり、一方、仕様不満足の場合Ｌになる。同様に、被測定回路１の利得が仕様値の下限ＧＬ側で仕様満足している場合（すなわち、ＧＣＵＴＶｄｅｔ＞ＧLＶｄｅｔ）、第２の電圧比較器８ｂの出力はＨになり、一方、仕様不満足の場合はＬになる。第１の電圧比較器８ａ及び第２の電圧比較器８ｂの出力がＡＮＤ回路９の入力に印加されるため、被測定回路１の仕様値の上限ＧＨ下限ＧＬ共に満足である場合のみ、すなわちＧＬ＜ＧＣＵＴ＜ＧＨの場合のみＡＮＤ回路９は仕様満足していることを示すＨを出力する。つまり、利得試験が試験信号掃引することなく可能である。
【００１３】
すなわち、本実施の形態では試験信号を掃引することなくある固定振幅レベルで与える。この時の被測定回路１の入力側に接続された入力側振幅検出器４の出力Ｖｄｅｔを仕様値の上限ＧＨ及び下限ＧＬで増幅したもの（それぞれＧＨ×Ｖｄｅｔ及びＧＬ×Ｖｄｅｔ）と被測定回路１（利得ＧＣＵＴ）の出力に接続された出力側振幅検出器５の出力ＧＣＵＴ×Ｖｄｅｔを比較する。従って、試験信号を掃引しなくてもＧＬ×ＶｄｅｔとＧＨ×Ｖｄｅｔの間にＧＣＵＴ×Ｖｄｅｔが入っているか否かで仕様に対する試験が可能である。
【００１４】
以上説明したように、実施の形態１の利得試験器によれば、被測定回路の入力側の電圧を検出する入力側振幅検出器と、被測定回路の出力側の電圧を検出する出力側振幅検出器と、入力側振幅検出器の出力を第１の利得で増幅する第１の利得増幅器と、入力側振幅検出器の出力を第１の利得より低い第２の利得で増幅する第２の利得増幅器と、出力側振幅検出器の出力が、第１の利得増幅器の出力と第２の利得増幅器の出力との間の値であるか否かを判定する電圧比較手段とを備えたので、測定時間の短縮が可能で、低コスト化を図ることができる。
【００１５】
また、実施の形態１の利得試験器によれば、第１の利得増幅器の出力と第２の利得増幅器の出力は、利得仕様値の上限と下限の値であるようにしたので、仕様を満足しているか否かを容易に確認することができる。
【００１６】
実施の形態２．
図２は、実施の形態２の利得試験器を示す構成図である。
実施の形態２の利得試験器は、入力側振幅検出器４、出力側振幅検出器５、可変利得増幅器６、レジスタ７、第１の電圧比較器８ａ、第２の電圧比較器８ｂ、ＡＮＤ回路９、可変減衰器１０を備えている。ここで、入力側振幅検出器４と出力側振幅検出器５とレジスタ７〜ＡＮＤ回路９は、図１に示した実施の形態１と同様であるため、対応する部分に同一符号を付してその説明を省略する。可変利得増幅器６は、実施の形態１における第１，第２の可変利得増幅器６ａ，６ｂと同様の可変利得増幅器である。可変減衰器１０は、その入力端子が可変利得増幅器６に接続され、出力端子が第２の電圧比較器８ｂの逆相端子に接続されている。すなわち、実施の形態２は、入力側振幅検出器４の出力を増幅する可変利得増幅器を可変利得増幅器６のみとし、かつ、その出力を二つに分岐し、一方を実施の形態１と同様に第１の電圧比較器８ａの正相端子に接続し、他方は可変減衰器１０を介して第２の電圧比較器８ｂの逆相端子に接続したものである。
【００１７】
次に、実施の形態２の動作について説明する。
実施の形態１と同様、入力信号ＶＲＦは入力側振幅検出器４において振幅検出され、その出力としてＶｄｅｔを得る。この出力電圧Ｖｄｅｔは可変利得増幅器６にて利得仕様値の上限ＧＨで増幅され、ＧＨＶｄｅｔを出力する。さらに可変利得増幅器６の出力は可変減衰器１０にて利得Ｌに減衰（Ｌ＜１）され、ＧＬＶｄｅｔ＝ＧＨＬＶｄｅｔを出力する。また、実施の形態１と同様、出力側振幅検出器５は出力ＧＣＵＴＶｄｅｔを得る。これら振幅検出器出力に関し、実施の形態１と同様、第１の電圧比較器８ａの逆相端子に出力側振幅検出器５の出力ＧＣＵＴＶｄｅｔを印加し、正相端子に可変利得増幅器６の出力ＧＨＶｄｅｔを印加する。同様に、第２の電圧比較器８ｂの正相端子に出力側振幅検出器５の出力ＧＣＵＴＶｄｅｔを印加し、逆相端子に可変減衰器１０の出力ＧＬＶｄｅｔを印加する。従って、実施の形態１と同様、被測定回路１の利得ＧＣＵＴが仕様値の上限ＧＨ側で仕様満足している場合、第１の電圧比較器８ａの出力はＨになり、一方、仕様不満足の場合はＬになる。同様に、被測定回路１の利得が仕様値の下限ＧＬ側で仕様満足している場合、第２の電圧比較器８ｂの出力はＨになり、一方、仕様不満足の場合はＬになる。第１の電圧比較器８ａ及び第２の電圧比較器８ｂの出力がＡＮＤ回路９の入力に印加されるため、被測定回路１の利得仕様値の上限ＧＨ下限ＧＬ共に満足である場合にのみ、すなわち、ＧＬ＜ＧＣＵＴ＜ＧＨの場合のみＡＮＤ回路９は仕様満足していることを示すＨを出力する。つまり、利得試験が試験信号掃引することなく可能である。
【００１８】
以上説明したように、実施の形態２の利得試験器によれば、被測定回路の入力側の電圧を検出する入力側振幅検出器と、被測定回路の出力側の電圧を検出する出力側振幅検出器と、入力側振幅検出器の出力を増幅する利得増幅器と、利得増幅器の出力を減衰する減衰器と、出力側振幅検出器の出力が、利得増幅器の出力と減衰器の出力との間の値であるか否かを判定する電圧比較手段とを備えたので、実施の形態１の効果に加えて、利得増幅器を１つに減らし、減衰器に置き換えることで回路規模を削減できる効果がある。
【００１９】
また、実施の形態２の利得試験器によれば、利得増幅器の出力と減衰器の出力は、利得仕様値の上限と下限の値であるようにしたので、仕様を満足しているか否かを容易に確認することができる。
【００２０】
実施の形態３．
図３は、実施の形態３の利得試験器を示す構成図である。
実施の形態３の利得試験器は、入力側振幅検出器４、出力側振幅検出器５、レジスタ７、第１の電圧比較器８ａ、第２の電圧比較器８ｂ、ＡＮＤ回路９、第１の可変減衰器１０ａ、第２の可変減衰器１０ｂを備えている。ここで、入力側振幅検出器４〜ＡＮＤ回路９の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。第１の可変減衰器１０ａ及び第２の可変減衰器１０ｂは、それぞれ実施の形態２の可変減衰器１０と同様の可変減衰器であり、出力側振幅検出器５の出力を入力し、その出力を第１の電圧比較器８ａ及び第２の電圧比較器８ｂに接続する。すなわち、実施の形態３では、入力側振幅検出器４の出力をそれぞれ第１の電圧比較器８ａの正相端子及び第２の電圧比較器８ｂの逆相端子に直接接続する。また、被測定回路１の出力に接続される出力側振幅検出器５の出力を二つに分岐し、それぞれ第１の可変減衰器１０ａ及び第２の可変減衰器１０ｂに接続する。さらに、第１の可変減衰器１０ａの出力は第１の電圧比較器８ａの逆相端子に、第２の可変減衰器１０ｂの出力は第２の電圧比較器８ｂの正相端子に接続する。第１の電圧比較器８ａ及び第２の電圧比較器８ｂの出力以降は実施の形態１、２と同様である。
【００２１】
次に、実施の形態３の動作について説明する。
実施の形態１と同様、入力信号ＶＲＦは入力側振幅検出器４において振幅検出され、その出力としてＶｄｅｔを得る。また、入力信号ＶＲＦは被測定回路１により増幅されＧＣＵＴＶＲＦを得る。さらに、実施の形態１と同様、出力側振幅検出器５の出力ＧＣＵＴＶｄｅｔを得る。出力側振幅検出器５の出力ＧＣＵＴＶｄｅｔは第１の可変減衰器１０ａ及び第２の可変減衰器１０ｂに入力される。ここで第１の可変減衰器１０ａ及び第２の可変減衰器１０ｂの利得は、レジスタ７によって、それぞれ利得仕様値の上限及び下限の逆数、すなわち、１／ＧＨ及び１／ＧＬに設定される。第１の可変減衰器１０ａの出力ＧＣＵＴ／ＧＨ＊Ｖｄｅｔは、第１の電圧比較器８ａの逆相端子に接続される。同様に、第２の可変減衰器１０ｂの出力ＧＣＵＴ／ＧＬ＊Ｖｄｅｔは第２の電圧比較器８ｂの正相端子に接続される。入力側振幅検出器４の出力Ｖｄｅｔは第１の電圧比較器８ａの正相端子及び第２の電圧比較器８ｂの逆相端子に印加される。従って、実施の形態１と同様、被測定回路１の利得ＧＣＵＴが仕様値の上限ＧＨ側で仕様満足している場合、第１の電圧比較器８ａの出力はＨになり、仕様不満足の場合はＬになる。同様に、被測定回路１の利得が仕様値の下限ＧＬ側で仕様満足している場合、第２の電圧比較器８ｂの出力はＨになり、仕様不満足の場合はＬになる。第１の電圧比較器８ａ及び第２の電圧比較器８ｂの出力がＡＮＤ回路９の入力に印加されるため、被測定回路１の利得仕様の上限ＧＨ下限ＧＬ共に満足である場合にのみ、すなわちＧＬ＜ＧＣＵＴ＜ＧＨの場合のみＡＮＤ回路９は仕様満足していることを示すＨを出力する。つまり、利得試験が試験信号掃引することなく可能である。
【００２２】
以下、具体例を説明する。
Ｖｄｅｔ＝０．５Ｖ，ＧＣＵＴ＝１．６，ＧＨ＝２，ＧＬ＝１とする。
この場合、第１の可変減衰器１０ａの出力は、ＧＣＵＴ／ＧＨ＊Ｖｄｅｔ＝０．４Ｖとなる。これは、Ｖｄｅｔ＝０．５Ｖよりも小さいので、第１の電圧比較器８ａの出力はＨとなる。
一方、第２の可変減衰器１０ｂの出力は、ＧＣＵＴ／ＧＬ＊Ｖｄｅｔ＝０．８Ｖとなる。これはＶｄｅｔ＝０．５Ｖよりも大きいので、第２の電圧比較器８ｂの出力はＨとなる。従って、ＡＮＤ回路９の出力はＨとなる。
【００２３】
以上説明したように、実施の形態３の利得試験器によれば、被測定回路の入力側の電圧を検出する入力側振幅検出器と、被測定回路の出力側の電圧を検出する出力側振幅検出器と、出力側振幅検出器の出力を第１の減衰量と、第１の減衰量より小さい減衰量である第２の減衰量とでそれぞれ減衰する第１の減衰器及び第２の減衰器と、入力側振幅検出器の出力が、第１の減衰器の出力と第２の減衰器の出力との間の値であるか否かを判定する電圧比較手段とを備えたので、実施の形態１の効果に加えて、利得増幅器を全て減衰器に置き換えることで回路規模をさらに削減できる効果がある。
【００２４】
また、実施の形態３の利得試験器によれば、第１の減衰器の利得を利得仕様値の上限の逆数とし、第２の減衰器の利得を利得仕様値の下限の逆数としたので、仕様を満足しているか否かを容易に確認することができる。
【００２５】
実施の形態４．
実施の形態４は、上記実施の形態１〜３の応用例として利得圧縮点試験を示すものである。
利得試験器の構成としては、実施の形態１〜３のいずれでも可能であるが、その一例として実施の形態１の構成を例としてその動作を説明する。
【００２６】
被測定回路１の入力に仕様で定められている振幅で試験信号ＶＲＦを入力する。この時、被測定回路１は利得圧縮され利得がＧＣＵＴＣであるとする。さらに、レジスタ７は、許容される利得圧縮値である上限値ＧＨＣ及び下限値ＧＬＣに書き換える。以降は実施の形態１と同様に動作し、ＧＬＣ＜ＧＣＵＴＣ＜ＧＨＣの場合のみＡＮＤ回路９は仕様満足していることを示すＨを出力する。つまり、利得圧縮点試験が試験信号掃引することなく可能である。従って、測定時間の短縮が可能である。
【００２７】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００２８】
１  被測定回路、２  入力端子、３  出力端子、４  入力側振幅検出器、５  出力側振幅検出器、６  可変利得増幅器、６ａ  第１の可変利得増幅器、６ｂ  第２の可変利得増幅器、７  レジスタ、８ａ  第１の電圧比較器、８ｂ  第２の電圧比較器、９  ＡＮＤ回路、１０  可変減衰器、１０ａ  第１の可変減衰器、１０ｂ  第２の可変減衰器。
【図１】
2016024032.tif 000003
【図２】
2016024032.tif 000004
【図３】
2016024032.tif 000005