(57)【要約】      （修正有）【課題】発振スイングが制御可能であり、包絡線検波器の使用を回避しつつ、そのプロセス、電圧及び温度の変動を適切に扱うことができる発振器デバイスを提供する。【解決手段】発振器デバイス１００であって、発振信号を発生して出力するために設けられる発振回路１０と、制御信号Ｃｔｒｌ、Ｃに応答してバイアス電流信号Ｉｄｃを発生してバイアス電流信号を発振回路に出力するバイアス回路２０と、基準電圧信号を発生する基準発生回路３０’と、バイアス回路の出力において観察される電圧信号Ｖｔａｉｌを、基準発生回路の出力電圧信号Ｖ’ｔａｉｌと減算することによりエラー信号Ｅｒｒを決定する減算回路３１と、エラー信号Ｅｒｒから制御信号を決定して制御信号をバイアス回路に出力するコントローラ３２を備える。【選択図】図３
2016096533.tif 000002
【特許請求の範囲】
【請求項１】
発振器デバイス（１００）であって、
発振信号を発生して出力するために設けられる発振回路（１０）と、
制御信号（Ｃｔｒｌ，Ｃ）に応答してバイアス電流信号（Ｉｄｃ）を発生して前記バイアス電流信号を前記発振回路に出力するために設けられるバイアス回路（２０）と、
基準電圧信号（Ｖｒｅｆ）を発生するために設けられ、前記制御信号（Ｃｔｒｌ，Ｃ）に応答して、基準バイアス電流信号（Ｉｄｃ’）を発生するために設けられた別のバイアス回路（２０’）を備える基準発生回路（３０）と、
前記バイアス回路（２０）の出力において観察される電圧信号（Ｖｔａｉｌ）を、前記別のバイアス回路（２０’）の出力において観察される基準電圧信号（Ｖｒｅｆ）と比較することによりエラー信号（Ｅｒｒ）を決定するために設けられた比較手段（３１）とを備え、
前記電圧信号（Ｖｔａｉｌ）は前記発振信号の振幅レベルを示し、
前記基準電圧信号（Ｖｒｅｆ）は所望の発振振幅を示し、
前記発振器デバイス（１００）は、
前記エラー信号（Ｅｒｒ）から前記制御信号（Ｃ，Ｃｔｒｌ）を決定して前記制御信号を前記バイアス回路（２０）及び前記別のバイアス回路（２０’）に出力するために設けられたコントローラ（３２）を備え、
これにより、前記バイアス電流信号は、前記発振信号の振幅レベルを制御するように調整する発振器デバイス（１００）。
【請求項２】
前記発振回路（１０）は共振タンク（１１）を備える請求項１に記載の発振器デバイス。
【請求項３】
前記バイアス回路（２０）及び前記別のバイアス回路（２０’）は電流源を備える請求項１又は２に記載の発振器デバイス。
【請求項４】
前記発振回路は第１のレール電圧を供給するために設けられる請求項１〜３のうちのいずれか１つに記載の発振器デバイス。
【請求項５】
前記バイアス回路は第２のレール電圧が供給するために設けられる請求項１〜４のうちのいずれか１つに記載の発振器デバイス。
【請求項６】
前記制御信号を受信して適応化された制御信号を少なくとも前記バイアス回路に出力するために設けられるインターフェース回路（３３）をさらに備える請求項１〜５のうちのいずれか１つに記載の発振器デバイス。
【請求項７】
前記コントローラは制御アルゴリズムを実行するために設けられる請求項１〜６のうちのいずれか１つに記載の発振器デバイス。
【請求項８】
前記制御アルゴリズムはＰＩＤ制御アルゴリズムである請求項７に記載の発振器デバイス。
【請求項９】
エラー電圧信号をデジタル化するためのアナログ／デジタル変換器と、前記制御信号を変換するためのデジタル／アナログ変換器とをさらに備える請求項１〜８のうちのいずれか１つに記載の発振器デバイス。
【請求項１０】
前記電圧信号（Ｖｔａｉｌ）をフィルタリングするローパスフィルタを備える請求項１〜９のうちのいずれか１つに記載の発振器デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に発振器の分野に関し、より具体的には、発振振幅を制御することができる発振器である。
【背景技術】
【０００２】
現代の通信アプリケーションにおいては、低ノイズであってキャリア周波数で動作する非常に安定なオンチップ局部発振器は、無線トランシーバで不可欠である。例えばＬＣ発振器、水晶発振器などの共振タンクを有する発振器は、よく研究された設計のトレードオフと手順に基づいてその高い性能と比較的低消費電力のために広く採用されている。
【０００３】
そのような発振器の重要な設計パラメータは、発振振幅（また、発振スイングという。）である。発振振幅は、発振器の位相ノイズと電力消費量に影響を与える。また、次のステージを駆動する方法に関連している。例えば、発振信号の振幅が低い場合、発振器は電流制限された領域で動作し、発振器のバイアス電流が増加すると、発振器が電圧制限された領域に入るまで、位相雑音が改善され、ここで、発振信号の振幅がさらに増大することができず、位相ノイズが低下し始める。加えて、十分な信号振幅は、システムの適切な動作を保証するために、典型的には、分周器又はバッファである次の発振器段に提供する必要がある。一方、発振器はより大きな発振振幅を達成するためにより多くの電力を消費する。実用的な無線通信システムにおいて、発振振幅は、電力消費量、位相ノイズと次段の要件との間のトレードオフとして決定される。
【０００４】
性能及び電力消費を最適化するために、発振振幅は厳密に制御する必要がある。しかし、発振信号のスイングが能動トランジスタ及び受動素子の両方のプロセス変動、回路の電源電圧の変動などの要因の多くに依存するだけでなく、周囲温度などにも依存する。これらの要素は、通常、プロセス、電圧及び温度（ＰＶＴ）の変動と呼ばれる。シミュレーションによって得られた目標の発振スイングはほとんど、製造後の実際のスイングと同じではない。時々、発振器も回路での損失が原因でＰＶＴ変動と推定よりも大きいので、発振することができない。広い同調範囲を有する発振器では、追加の以下の問題がある：発振スイングは、周波数依存のＬＣタンク損失及びトランジスタ特性の結果として、周波数に応じて変化する。十分なマージンを残すためには、回路設計者は、多くの場合、設計時にマージンを残して、発振信号のスイングが最適よりも結果的に高い電力消費で、必要以上に大きくなるようにする。
【０００５】
図１は、典型的なクロス結合されたＬＣ発振器を示す。ＬＣ発振器は受動的な共振タンクを含み、受動的な共振タンクは並列ＬＣタンクと、テール電流源Ｉｄｃを有する差動トランスコンダクタである。ＬＣタンクは所望の発振周波数で共振する一方、トランスコンダクタはＬＣタンクの損失を補償することで発振を励起し維持することができる。発振器出力信号は共振周波数での理想的な正弦波に近づく。理想的な線形トランスコンダクタにおいて、発振信号のスイングはバウンドなしに時間の経過とともに指数関数的に成長し、このことは発振信号のスイングが時間の経過とともに無限に近づくことを意味する。実際には、トランジスタにおける非線形性のために、発振信号のスイングは、電圧供給及びバイアス条件によって制限される。
【０００６】
より具体的に、図１は、ＮＭＯＳクロスカップルトポロジーに基づいたＬＣ発振回路を示す。発振器３０は、共振タンク１１と、ＮＭＯＳの対Ｍ１，Ｍ２を含む能動回路１２と、テール電流源２０とを備え、ここで、テール電流源２０はバイアス電流Ｉｄｃをトランジスタ対Ｍ１，Ｍ２に提供する。発振を開始するとき、発振器の出力ノードＶＯＮ，ＶＯＰにおける発振振幅が増大し、複数のＮＭＯＳトランジスタにおける信号レベルの発振振幅も増加し、すなわち、Ｍ１とＭ２におけるゲート−ソース間電圧振幅が増加する。トランジスタＭ１及びＭ２の非直線性のために、テール電流源の出力の電圧Ｖｔａｉｌの振幅は発振振幅とともに増加する。そのため、発振器出力の高周波発振信号の振幅の指標は、能動トランジスタをバイアスするために使用されるテール電流２０の電圧レベルから低周波数で得られる。これは、従来の設計のように、発振器３０の出力に接続された付加的な回路の使用を回避し、ここで、包絡線検波器は発振回路ＶＯＮ，ＶＯＰの出力に接続され、また、共振タンク１１に接続される。共振タンク１１に専用の包絡線検波器を追加することの欠点は、包絡線検波器の入力インピーダンスは、タンクのための余分な負担になることである。包絡線検波器の抵抗負荷は、タンクのＱ値を低下させ、発振器のノイズと消費電力を増加させる。その容量性負荷は、発振器の共振周波数を変化させ、周波数同調範囲が劣化する。また、包絡線検波器は、システム全体の消費電力を増大余分な電力を消費する。
【０００７】
図１に示されるトランスコンダクタは、ＮＭＯＳトランジスタを使用して構成されているが、ＮＭＯＳトランジスタはＰＭＯＳトランジスタ、又はＮ−もしくはＰ型のバイポーラトランジスタで置き換えることができる。いくつかの代替トポロジーが可能である。
【０００８】
従って、要約すると、発振信号の振幅を得るための従来のアプローチは、発振器出力に包絡線検波器を取り付けることである。包絡線検波器が直接に共振タンクをロードする発振器の出力に接続されているので、包絡線検波器の入力インピーダンスは、発振器共振タンクに余分な負担となる。包絡線検波器の抵抗負荷は、共振タンクのＱファクタを劣化させ、発振器のノイズと電力消費量を増加させる一方、容量性負荷は、発振器の共振周波数を変化させ、周波数同調範囲が劣化する。発振器はより高い周波数で寄生しますます敏感であるので、これらの問題は、ＲＦアプリケーションにおいてさらに深刻である。加えて、包絡線検波器は、システム全体の消費電力を増大余分な電力を消費する。
【０００９】
非特許文献１において、コアトランジスタの動的なバイアスを有する２つのＣ級電圧制御発振器を提供している。これは、発振起動のロバスト性を損なうことなく、発振振幅を最大化する。このようにして、公知のトレードオフ遭遇のＣ級ＶＣＯでの解決策を提供する。発振の起動を検出するようにテール電流の電圧が使用される。
【００１０】
非特許文献２において、固有の振幅検波器は、負性抵抗のＣＭＯＳ  ＬＣ発振器に存在することが示されている。ＣＭＯＳのＶＣＯのコモンモードノードのＤＣバイアスは、発振振幅に依存する。非特許文献２は、このＤＣバイアス（すなわちテール電流電圧）が発振振幅のための固有の検波器としてどのように使用するかの方法について説明している。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】L. Fanori and P. Andreani, "Highly Efficient Class-C CMOS VCOs, Including a Comparison With Class-B VCOs", IEEE Journal Solid-State Circuits, vol. 48, no. 7, July 2013, pp. 1730-1740
【非特許文献２】P. Kinget, "Amplitude detection inside CMOS LC oscillators", IEEE International Symposium on Circuits and Systems 2006
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、従来技術の解決策で欠落していることは、発振器デバイスの設計が局部発振器のスイングは、プロセス、電圧及び温度の変動に影響されることを考慮しなければならないことである。これにより、出力振幅を監視し、それを調節するために適切な方法の必要性がある。
【００１３】
本発明の実施態様の目的は、発振スイングが制御可能であり、包絡線検波器の使用を回避しつつ、そのプロセス、電圧及び温度の変動を適切に扱うことができる発振器デバイスを提供することにある。
【課題を解決するための手段】
【００１４】
上記目的は、本発明による解決策によって達成される。
【００１５】
第１の態様において、本発明は発振器デバイスに関するものであって、発振器デバイスは、
発振信号を発生して出力するために設けられる発振回路と、
制御信号に応答してバイアス電流信号を発生して発振回路にバイアス電流信号を印加するために設けられるバイアス回路と、
基準電圧信号を発生するために設けられ、制御信号に応答して基準バイアス電流信号を導出するために設けられる別のバイアス回路を備える基準発生回路と、
別のバイアス回路の出力で観察された基準電圧信号とバイアス回路の出力で観測される電圧信号を比較することにより、エラー信号を決定するために設けられる比較手段とを備え、
電圧信号は発振信号の振幅レベルを示し、
基準電圧信号は所望の発振振幅を示し、
発振器デバイスは、
エラー信号から制御信号を決定するために設けられ、バイアス回路及び別のバイアス回路に制御信号を出力するために設けられるコントローラを備え、
これにより、バイアス電流信号は、発振信号の振幅レベルを制御するように調整することができる。
【００１６】
提案された解決策は、実際にＰＶＴ変動を考慮することができる。基準発生回路はその出力電圧が所望の発振振幅を表すようにバイアスされている。発振器及び基準発生回路のテール電流源の電圧はそれぞれ、エラー信号を決定するために比較され、そこから適応信号が導出される。発振器は、ＰＶＴ変動の影響を受けているとき、基準発生回路は、同一のＰＶＴ変動に影響され、従って、ＰＶＴの変動に起因する不確実性が低下し、あるいは発振器と基準発生回路の組み合わせで相殺される。その結果、発振振幅は正確にＰＶＴ条件の変化にもかかわらず、制御することができる。
【００１７】
好ましい実施形態では、発振回路は共振タンクを備える。これは、ＬＣタンク、水晶発振子、もしくはＭＥＭＳ共振器とすることができる。
【００１８】
好ましくは、バイアス回路及び別のバイアス回路は電流源を備える。
【００１９】
一実施形態では、発振回路は第１のレール電圧を供給するために設けられる。バイアス回路は有利には、第２レール電圧を供給するために設けられる。
【００２０】
他の実施形態ではさらに、発振器デバイスは、制御信号を受信して適応化された制御信号をバイアス回路に出力し、オプションで別のバイアス回路に出力するインターフェース回路を備える。
【００２１】
一実施形態では、コントローラは、制御アルゴリズム、好ましくはＰＩＤ制御アルゴリズムを実行するように構成される。
【００２２】
他の実施形態では、発振器デバイスはさらに、前記エラー信号をデジタル化するアナログ／デジタル変換器と、制御信号を変換するためのデジタル／アナログ変換器とを備える。
【００２３】
他の実施形態では、発振器デバイスはさらに、前記電圧信号をフィルタリングするためのローパスフィルタを備える。
【００２４】
本発明及び従来技術に対して達成される利点を要約する目的のために、本発明の特定の目的及び利点は上記及びここに記載されている。もちろん、全てのこのような目的又は利点は、本発明の任意の特定の実施形態に従って達成され得ることが理解されるべきである。従って、例えば、当業者は、以下の方法で具現化又は実施することができることを認識するであろう。本発明は、ここで教示又は開示されたような他の目的又は利点を達成することなく、ここで教示す１つの利点又は利点のグループを最適化する方法で具現化又は実施することができる。
【００２５】
本発明の上記及び他の態様は明らかであり、以下に説明する実施例を参照して説明される。
【００２６】
本発明は、添付図面を参照しながら、実施形態によりさらに説明され、ここで同様の参照番号は種々の図面における同様の構成要素を示す。
【図面の簡単な説明】
【００２７】
【図１】ＬＣタンク共振器と、ＮＭＯＳのクロス結合トランジスタ対と、テール電流源に基づく従来の共振発振器を示す図である。
【図２】ＮＭＯＳトランジスタと、テール電流源とに基づく基準発生回路を示す図である。
【図３】本発明の実施形態に係る、自動振幅制御（ＡＡＣ）ループを有する発振器デバイスのブロック図である。
【図４】積分コントローラとして開示される、発振器と、基準回路と、エラー増幅器と、積分器とを有する発振器ＡＡＣループの実施形態を示す図である。
【図５】発振器と、基準回路と、ＡＤＣと、デジタルアキュムレータと、ＤＡＣとの発振器ＡＡＣループの実施形態を示す図である。
【図６】発振器、基準回路、コンパレータ、デジタルアキュムレータとＤＡＣとを有する発振器ＡＡＣループの実施形態を示す図である。
【図７】発振器と、２つの基準回路と、３状態コンパレータと、デジタルアキュムレータと、ＤＡＣとを有する発振器ＡＡＣループの実施形態を示す図である。
【図８】ＬＣタンク共振器と、ＰＭＯＳクロス結合トランジスタ対と、テール電流源とに基づく共振発振器と、ＰＭＯＳトランジスタとテール電流源に基づく基準発生回路とを示す図である。
【図９】ＬＣタンク共振器、ＮＭＯＳ及びＰＭＯＳのダブルクロス結合されたトランジスタ対、及びテール電流源に基づく共振発振器と、ＮＭＯＳ、ＰＭＯＳ、及びテール電流源に基づく基準発生回路とを示す図である。
【図１０】ＬＣタンク共振器、ＮＭＯＳ及びＰＭＯＳのトランジスタ、及びテール電流源に基づく共振発振器と、ＮＭＯＳ及びＰＭＯＳトランジスタ並びにテール電流源に基づく基準発生回路とを示す図である。
【図１１】ＬＣタンク共振器、ＮＭＯＳトランジスタ及びテール電流源に基づく共振発振器と、ＮＭＯＳトランジスタ及びテール電流源に基づく基準発生回路とを示す図である。
【図１２】水晶発振子、ＮＭＯＳトランジスタ及びテール電流源に基づく共振発振器と、ＮＭＯＳトランジスタ及びテール電流源に基づく基準発生回路とを示す図である。
【図１３】能動ＡＡＣループを有する発振器の差動出力信号の過渡波形を示す図である。
【図１４】能動ＡＡＣループと振幅検出信号Ｖｔａｉｌと基準信号Ｖｒｅｆ（Ｖ’ｔａｉｌ）の過渡波形を示す図である。
【図１５】能動ＡＡＣループを有する消費電流コントローラ３１の出力信号（Ｖｃｔｒｌ）の過渡波形を示す図である。
【図１６】発振周波数を掃引するときに、能動ＡＡＣループなしの発振器の差動出力信号の過渡波形を示す図である。
【図１７】発振周波数を掃引するときに、能動ＡＡＣループを有する発振器の差動出力信号の過渡波形を示す図である。
【発明を実施するための形態】
【００２８】
本発明は特定の実施形態に関して一定の図面を参照して説明するが、本発明は、これが、請求の範囲によってのみ限定されるものではない。
【００２９】
また、明細書及び請求の範囲において「第１」、「第２」などの用語は、類似の要素を区別するために使用され、それらはシーケンスを説明するための、いずれかの時間的、空間的、順位付け、又は他の方法で限定されない。そのように使用される用語は適切な状況下で交換可能であり、ここで記載される本発明の実施形態は、本明細書に記載又は例示した以外のシーケンスでの動作が可能であることが理解されるべきである。
【００３０】
請求の範囲で使用される「備える」という用語は、その後に列挙される手段に限定されると解釈されるべきではないことに留意されたい。それは他の要素又はステップを排除するものではなく、言及される記載の特徴、整数、ステップ又は構成要素の存在を特定するものとして解釈されるべきことである。しかし、その存在又は一つ以上の他の特徴、整数、ステップ又は構成要素、又はグループの追加を排除するものではありません。従って、「手段Ａ及びＢを備えるデバイス」という表現の範囲は成分Ａ及びＢを備えるデバイスに限定されるべきではない。本発明に関して、デバイスの唯一の関連構成要素がＡとＢであることを意味する。
【００３１】
本明細書を通して「一実施形態」又は「実施形態」の参照は、実施形態に関連して記載される特定の特徴、構造又は特性が本発明の少なくとも１つの実施形態に含まれていることを意味する。従って、本明細書を通じて様々な箇所で「一実施形態において」又は「一実施形態において」の句の出現は、必ずしも全て同じ実施形態を参照していないが、参照してもよい。また、一つ又はそれ以上の実施形態において本開示から当業者には明らかであるように、特定の特徴、構造又は特性は、任意の適切な方法で組み合わせることができる。
【００３２】
同様に、本発明の例示的な実施形態の説明において、本発明の様々な特徴は、開示を合理化し、様々な発明の態様のうちの１つ又は複数の理解を助ける目的のため、時々その単一の実施形態、図、又は説明に一緒にグループ化されることは理解されるべきである。しかし、開示のこの方法は、クレームされた発明は、各請求項に明示的に記載されているよりも多くの特徴を必要とするという意図を反映するものと解釈されるべきではない。添付の請求項が反映するように、むしろ、本発明の態様は、単一の前述の開示された実施形態の全ての特徴より少ない。従って、詳細な説明、添付の請求の範囲はここに明示的に本発明の別個の実施形態として独立している各請求項と共に、この詳細な説明に組み込まれる。
【００３３】
また、ここでに記載のいくつかの実施形態は、他の実施形態を備えるいくつかのではなく、他の特徴を備えるが、異なる実施形態の特徴の組合せは、本発明の範囲内であると意図されている。当業者によって理解されるように、異なる実施形態を形成する。例えば、添付の請求の範囲では、請求項の実施形態のいずれかは、任意の組み合わせで使用することができる。
【００３４】
本発明の特定の特徴又は態様について、明細書における特定の用語の使用はそれを意味すると解釈されるべきではなく、用語は、その用語が関連する本発明の特徴又は態様の任意の特定の特性を含むように制限するために本明細書中で再定義されていることに留意すべきである。
【００３５】
本明細書で提供される説明において、多数の特定の詳細が記載されている。しかしながら、本発明の実施形態はこれらの特定の詳細なしに実施できることを理解される。他の例において、周知の方法、構造、及び技術は、この説明の理解を曖昧にしないために詳細には示されていない。
【００３６】
発振器デバイスは、一般的に受動的な共振タンクと能動回路で構成される共振発振回路を備える。共振タンクはタンクの時定数によって決定される周波数で共振する一方、共振を維持することができるように、能動回路は共振タンクのエネルギー損失を補償する。共振が励起され維持されると、回路が発振している。
【００３７】
発振振幅（スイング）は能動回路の電源電圧、トランジスタ特性、発振器トポロジー及びバイアスによって決定される。プロセス、電圧及び温度（ＰＶＴ）の変動のために、発振の振幅を正確に予測することはできない。一方、所望の性能及び電力バジェットを満たすためには、事前に定義されたレベルでの発振振幅を検出して制御する必要がある。
【００３８】
本開示による技術は、発振器の出力信号の振幅を監視するために専用の包絡線検波器を必要としない。むしろ、それは発振器自体に組み込まれている包絡線検波動作を利用し、発振器は能動トランジスタＭ１、Ｍ２（図１参照）で発生する。テール電流源２０は、高い出力インピーダンスを有し、その結果、テール電流源の電圧Ｖｔａｉｌは、トランジスタＭ１、Ｍ２、及びそれらのドレイン電流によって決定される。Ｍ１及びＭ２における包絡線検波の効果は、トランジスタＭ１及びＭ２における電流−電圧関係の２次非線形性に基づいている。発振振幅が増大するときに、Ｍ１とＭ２の平均ゲート・ソース間電圧が減少し、これより高いＶｔａｉｌ信号のＤＣレベルを取得する。発振の振幅が減少するときには、その逆である。言い換えると、発振器出力における発振信号は能動なトランジスタＭ１，Ｍ２を介して発生され、能動なトランジスタＭ１，Ｍ２は大信号駆動の下で２次非直線性を示す。テール電流源２０の高いＤＣインピーダンスは、テール電圧Ｖｔａｉｌがテール電流源により直接に影響を受けないが、発振振幅のみによって決定される。信号Ｖｔａｉｌは、例えば基準回路によって発生される基準電圧と比較することができる。
【００３９】
図１の発振回路３０の発振振幅は、発振器の電流源２０のテール電流Ｉｄｃを介して調整することができる。テール電流Ｉｄｃを大きくすると、発振振幅が大きくなる。テール電流Ｉｄｃが減少した場合、発振振幅が減少する。この効果は、発振器出力の発振振幅を調整するために使用される。
【００４０】
検波して検出された発振振幅を所望の発振振幅と比較するために、図２に示す基準発生回路３０’が使用される。基準発生回路３０’のトポロジーは、発振器のＤＣ信号パスと同じである。基準回路３０はトランジスタＭ０及び電流源２０を備え、電流源２０はトランジスタＭ０のバイアスのためにバイアス電流Ｉｄｃ’を出力する。トランジスタＭ０’のサイズＷ’／Ｌ及びテール電流源Ｉｄｃ’に依存する基準発生回路のバイアスは、テール電流源の出力電圧Ｖ’ｔａｉｌが所望の発振振幅を表すように決定される。発振器３０のテール電流源２０、２０’及び基準発生回路の電圧を比較し、すなわち、ＶｔａｉｌとＶ’ｔａｉｌの電圧を比較することにより、発振回路３０の出力ノードＶＯＰ，ＶＯＮにおける発振振幅が所望の振幅より小さいか大きいかを推定することができる。
【００４１】
図３は、出力発振信号の振幅の自動制御のためのフィードバックループ（ここで、ＡＡＣループという。）を用いる提案された発振器デバイス１００のブロック図を示す。検出された発振振幅と所望の振幅との比較に基づいて、自動振幅制御（ＡＡＣ）のループは、発振器出力の振幅が所望の振幅と同じであることを保証する。上述したように、発振器３０の電流源２０の出力における信号Ｖｔａｉｌは、出力発振信号の振幅を示す。同様に、基準回路３０の電流源２０’の出力における信号Ｖ’ｔａｉｌが所望の振幅を示す。（電圧Ｖｔａｉｌを介して）検出された発振振幅と（電圧Ｖ’ｔａｉｌを介して）所望の振幅は、減算回路３１で減算される。減算回路３１は、例えば、コンパレータ、差動増幅器、差動アナログ／デジタル変換器（ＡＤＣ）又は同様の回路であってもよい。ＶｔａｉｌＶ’ｔａｉｌとの差からエラー信号Ｅｒｒが決定される。エラー信号Ｅｒｒは、コントローラ３２に送られる。電流源２０を調整することにより、発振器の振幅を調整する方法を決定する。コントローラ出力Ｃｔｒｌは、オプションのインターフェース回路３３を介して、発振器３０のテール電流源を制御するために使用される。インターフェース回路は、コントローラ、又はバイアス回路２０に埋め込まれてもよい。インターフェース回路は、コントローラ出力信号Ｃｔｒｌを制御信号Ｃに変換し、制御信号Ｃはテール電流源２０によって受信される。例えば、コントローラ出力Ｃｔｒｌは電圧信号とすることができ、インターフェース回路３３は、電流信号にこの電圧信号に変換することができ、電圧信号はカレントミラー回路を経由してテール電流源２０にコピーされる。別の例において、コントローラ出力信号Ｃｔｒｌはデジタル信号である。インターフェース回路３３は、このデジタル信号をアナログ電圧又は電流に変換することができ、テール電流源２０を制御する。
【００４２】
制御回路３２は、制御アルゴリズムを用いて実際の振幅と所望の振幅との差を低減することを目的とする。一般に、コントローラ３２は負帰還の原理に基づいて動作する。実際に検出された振幅を所望の振幅よりも大きい場合、コントローラの出力は、発振振幅を低減する。実際の振幅が所望の信号よりも小さい場合、コントローラ出力は、発振振幅を増大させる。そのため、実際の発振振幅は、コントローラ３２の動作のために所望の振幅に近くなる。制御アルゴリズムは、比例積分微分（ＰＩＤ）制御アルゴリズム、又はＰＩＤコントローラの任意の変形であることができる。単独の比例制御アルゴリズムのときは、コントローラ出力Ｃｔｒｌはコントローラ入力におけるエラー信号Ｅｒｒに比例する。単独の積分制御アルゴリズムのときは、コントローラ出力Ｃｔｒｌは、コントローラ入力のエラー信号Ｅｒｒの積分値に比例し、すなわちエラー信号の累算値に基づいて決定される。単独の微分制御アルゴリズムのとき、コントローラ出力は、制御入力のエラー信号の微分に比例し、すなわち、エラー信号の変化率に基づいて決定される。これら３つの制御アルゴリズムは、任意の構成で組み合わされ、又は別々に使用することができる。
【００４３】
発振器３０でのテール電流源２０は、制御信号Ｃｔｒｌ又は変換された制御信号Ｃを用いて調整されたとき、テール電流源２０によって受信され、発振器の振幅はそれに応じて変化する。テール電流源は、様々な方法で調整することができる。テール電流源は、ＭＯＳトランジスタとして実施されている場合、テール電流はゲート−ソース間電圧信号によって制御される。テール電流源がカレントミラーに基づいている場合、電流は、基準電流信号によって制御することができる。テール電流源を切り替え可能な単位電流源（例えば、切り替え可能なトランジスタ）の配列で構成されている場合、次に、テール電流は、それぞれの単位電流源のスイッチングを制御するためのデジタル信号によって調整することができる。本発明は、それに応じて、基準発生回路３０’が発振器のバイアス条件と一致し、かつ、ＰＶＴの変動が基準電圧Ｖ’ｔａｉｌ及び検出電圧Ｖｔａｉｌに対して同様の効果をもたらすように、基準回路３０におけるテール電流源２０を調整することを提案している。その結果、ＡＡＣループは、ＰＶＴの変動に敏感であり、発振振幅をより正確に制御することができる。
【００４４】
理想的には、基準回路におけるテール電流源２０の調整は、ＰＶＴ変動の最適な補正を可能にするために発振回路におけるテール電流源の調整に比例する必要がある。振幅制御ループは、スタートアップフェーズの最初以降、発振器の高速起動を可能にし、ループは、振幅における欠損を検出し、従って、バイアス電流を増加させ、振幅の立ち上げをスピードアップする。発振振幅が目標振幅に到達すると、ループの振幅が過剰に検出し、従って、バイアス電流を減少させ、このことは発振器が安定した後、発振器の電力消費量を低減する。同様に、振幅制御ループは振幅不足を検出することができるので、このことは発振器が正常にＰＶＴ変動にもかかわらず、スタートが保証される。
【００４５】
振幅制御ループはまた、発振器の柔軟であってオンデマンド制御を可能にする。例えば、より高い発振振幅が要求される高性能アプリケーションのために、目標発振振幅は、基準回路を経由して高く設定することができ、その結果ループは発振器で高振幅を確実にする。低い発振振幅を使用することができる低性能アプリケーションのために、目標発振振幅は、基準回路を介して低く設定することができ、ループは、発振器で低い振幅を確保し、その結果、発振器の電力消費を低減する。
【００４６】
ＡＡＣループを有する発振回路の一例が図４に示されている。まず最初に、検出電圧Ｖｔａｉｌと基準電圧Ｖ’ｔａｉｌがエラー増幅器３１で比較され、エラー増幅器はエラー信号Ｅｒｒを出力する。この実施例では、エラー信号はＶｔａｉｌとＶ’ｔａｉｌとの電圧差を表す電圧信号Ｖｅｒｒである。このエラー信号は、積分器３２によって積分され、積分器３２は積分制御器として機能する。積分器は制御信号Ｃｔｒｌ（すなわち、電圧信号Ｖｃｔｒｌ）を出力し、制御信号は明示的なインターフェース回路３３なしで、直接に発振器及び基準発生器のバイアス電流を制御するために使用される。例えば、発振振幅が基準振幅よりも大きい場合、ＶｔａｉｌはＶ’ｔａｉｌより高い。従って、エラー増幅器の出力Ｅｒｒが負である。これは、積分器３２の出力を低下させる。積分器の出力が低下するように、発振器のバイアス電流Ｉｄｃが減少し、従って、発振器の出力信号の振幅を減少させる。最終的に、負帰還動作に起因し、Ｖｔａｉｌと基準信号Ｖ’ｔａｉｌ間の振幅差がゼロに減少し、発振信号の振幅が基準振幅に近づく。
【００４７】
図５は、アナログの実施例を示す。検出信号及び基準信号は、相互コンダクタンス増幅器（ＴＣＡ）３１の差動入力に供給される。増幅器３１の出力におけるエラー信号Ｅｒｒは、電流に変換されたこれら２つの電圧の差を表す電流信号である。電流信号ＩＥｒｒは、スケーリングされた２つのオフセット電流ΔＩとΔＩ’にミラーリングされ、一方のΔＩは発振器のバイアス電流Ｉｄｃに印加され、他方のΔＩ’は基準回路のバイアス電流Ｉ’ＤＣに印加される。必要に応じて、ローパスフィルタ（ＬＰＦ）は、フィードバックループの帯域幅を低減し安定性を確保するために追加されてもよい。このアナログ実施例の欠点の１つは、フィードバックループ内の能動回路による注入ノイズであり、すなわちＴＣＡ及び／又はＬＰＦは、発振器３０の位相ノイズを劣化させる。通常、発振器は、そのテール電流源からのノイズに非常に敏感であるので、フィードバックループ内の回路のノイズ性能は、発振器の位相ノイズへの影響を低減するように最適化する必要がある。これは必然的に、フィードバックループのより高い電力消費をもたらす。アナログ実施例の別の欠点は、フィードバックループを容易にオフにすることができないことである。所望の発振信号の振幅が設定されると、フィードバックループは、電力を節約するためにオフにする必要がある。しかし、バイアス電流ＩｄｃとＩｄｃ’の調整は、アナログ量であり、これは動作するフィードバックループによって維持される必要がある。
【００４８】
図３のフィードバックループはまた混合された信号領域で実施することができる。図６は混合された信号の実施例を示す。発振器３０と、基準発生回路３０’と、それらのテール電流源がアナログ領域である。減算回路３１はマルチビットのアナログ／デジタル変換器（ＡＤＣ）であり、アナログ／デジタル変換器（ＡＤＣ）はアナログ入力信号ＶｔａｉｌとＶ’ｔａｉｌ間の振幅の差をデジタル信号Ｅｒｒに変換する。この場合において、積分制御コントローラはデジタルアキュムレータである。インターフェース回路はデジタル／アナログ変換器（ＤＡＣ）であり、デジタル／アナログ変換器（ＤＡＣ）はコントローラのデジタル出力Ｃｔｒｌをアナログ電流信号に変換し、アナログ電流信号は発振器及び基準回路における複数のテール電流源によって受信される。検出信号Ｖｔａｉｌと基準信号Ｖ’ｔａｉｌはアナログ／デジタル変換器によって差動演算され、アナログ／デジタル変換器は減算回路として動作する。ＡＤＣは、ＶｔａｉｌとＶ’ｔａｉｌの差をデジタルエラー信号Ｅｒｒにデジタル化する。デジタルエラー信号は、その後、アキュムレータ３２によって累積され、アキュムレータ３２はデジタル方式で積分制御器として機能する。アキュムレータ（累算）結果Ｃｔｒｌは、デジタル／アナログ変換器（ＤＡＣ）３３を制御するために使用され、デジタル／アナログ変換器（ＤＡＣ）３３はコントローラ３２とテール電流源２０と２０’との間のインターフェース回路として機能する。必要に応じて、Ｃｔｒｌ信号は、スケーリング回路によってスケーリングすることができ、スケーリング回路はインターフェースＤＡＣ回路の前段で制御信号にスケーリング係数αを適用する。制御信号のスケーリングは、どのような早さで振幅差を調整するかを調整し、すなわち、エラー信号をどのような早さでゼロに近づけるかを調整する。スケーリング回路は、アキュムレータに集積されてもよい。混合された信号のアプローチの利点は、ループのほとんどについてノイズ耐性があるということである。ノイズがＡＡＣのフィードバックループに注入する可能性がある唯一の２つの場所がＡＤＣとＤＡＣである。多くのＤＡＣ回路の実施例は既に最小化ノイズが存在する。アナログ／デジタル変換のときに、ＡＤＣは、アキュムレータの出力に対して異なるレベルの間で反転させる量子化ノイズを導入する。ひいては所望の振幅レベルを中心にディザリングする発振スイングが発生する。この問題を解決するために、発振器信号のスイングが所望のレベルに十分近くなったとき、帰還動作を無効にすることができる。このことはＤＡＣのデジタル入力を保持することによって行うことができ、発振器のバイアス電流は変わらないようにする。このとき、基準回路と同様に、ＡＤＣ、アキュムレータ及びスケーリング回路αを含むフィードバックループ内の他の回路は消費電力を低減するために完全にオフにすることができる。
【００４９】
図６の実施例では、エラー信号Ｅｒｒを計算するためのＡＤＣの代わりに、コンパレータを使用することによって簡略化することができる。ここで、ＶｔａｉｌとＶ’ｔａｉｌとの間の差を検出するためのマルチビットＡＤＣの代わりに、信号がより高くなることを決定するためにコンパレータ３１を用いてもよい。そのような実施例で、比較器は、マルチビットのＡＤＣに比べて、より高い量子化ノイズを発生する１ビットのＡＤＣとして機能する。
【００５０】
図７は、図６の混合された信号のＡＡＣループの変形された実施例を示す。図６に示すコンパレータのフィードバックの実施例とは異なり、図７の実施例は２つの基準発生回路３０’及び３０”を使用し、それぞれ電流源２０，２０”を使用する。各基準発生回路は、基準電圧（Ｖ’ｔａｉｌ１，Ｖ’ｔａｉｌ２、それぞれ）を発生し、各基準電圧は、所望の発振スイングの上限及び下限を定義する。例えば、Ｖ’ｔａｉｌ１はより高いバウンド（Ｖ’ｔａｉｌ１＞Ｖ’ｔａｉｌ２）である。３状態コンパレータ３１はＶｔａｉｌを２つの基準電圧Ｖ’ｔａｉｌ１とＶ’ｔａｉｌ２と比較してエラー信号を出力する。エラー信号は、Ｖｔａｉｌがより高いバウンドＶ’ｔａｉｌ１以上であるか、下限と上限の範囲内であるか、下限Ｖ’ｔａｉｌ２未満であるかを示す。このとき、コンパレータ出力のＥｒｒは次式のようになる。
【００５１】
【数１】
2016096533.tif 000003
【００５２】
ＶｔａｉｌがＶ’ｔａｉｌ１とＶ’ｔａｉｌ２の間になると、コンパレータ出力のエラー信号Ｅｒｒはゼロに等しくなる。発振器信号の振幅が上限と下限の範囲内になるまで、アキュムレータの出力における制御信号Ｃｔｒｌが一定に維持される。アキュムレータの出力は異なるレベル間でフリップしないので、発振スイングは所望の振幅レベルを中心にディザリング（迷走動作）されない。３状態コンパレータを使用して、所望の振幅に達すると、図６のように２つの値の間のアキュムレータ出力反転を回避する。発振スイングが予め設定された上限と下限の範囲内になると、発振器のバイアス電流は、このように安定化される。
【００５３】
提案されたＡＡＣのフィードバックループは、共振タンク及び電流源を含む種々の発振回路に適用することができる。電流源の両端の低周波電圧は、振幅検出信号として使用されるＶｔａｉｌ信号である。基準発生回路３０’は使用される発振回路のレプリカ回路である必要がある。対応する基準回路３０’は、発振回路３０と、同じＤＣ電流経路、同じバイアス条件、又は変形されたバイアス状態で構成されるべきである。共振タンク１１は、例えばＬＣタンク、水晶発振子、微細加工された（ＭＥＭＳ）共振器であってもよい。異なる発振器及びそれぞれの基準発生回路のいくつかの例を図８〜図１２に示されている。
【００５４】
図８は、ＮＭＯＳ能動トランジスタ及びＰ型テール電流源に基づく基準発生回路３０’とともに、ＬＣタンク共振器、ＮＭＯＳのクロス結合された能動トランジスタ対とＰ型のテール電流源に基づく典型的な共振発振器３０とを示す。
【００５５】
図９は、ＮＭＯＳ及びＰＭＯＳ能動トランジスタ及びテール電流源に基づく基準発生回路とともに、ＬＣタンク共振器、ＮＭＯＳ及びＰＭＯＳのダブルクロス結合された能動トランジスタ対並びにテール電流源に基づく典型的な共振発振器を示す。
【００５６】
図１０は、ＮＭＯＳ及びＰＭＯＳ能動トランジスタ及びテール電流源に基づく基準発生回路とともに、ＬＣタンク共振器、ＮＭＯＳ及びＰＭＯＳ能動トランジスタ及びテール電流源に基づく典型的な共振発振器を示す。
【００５７】
図１１は、ＮＭＯＳ能動トランジスタ及びテール電流源に基づく基準発生回路とともに、ＬＣタンク共振器、ＮＭＯＳ能動トランジスタ及びテール電流源に基づく典型的な共振発振器を示す。テール電流源の電圧はまた高周波数の発振信号を含んでいるので、ローパスフィルタ（ＬＰＦ）は発振信号を抑制し、検出された発振振幅に関する信号保持情報と同様にＶｔａｉｌとして低周波信号を維持するために印加される。
【００５８】
図１２は、ＮＭＯＳトランジスタとテール電流源に基づく基準発生回路３０’とともに、結晶タンク共振器、ＮＭＯＳ能動トランジスタ及びテール電流源に基づく典型的な共振発振器３０を示す。図１１の発振器と同様に、この実施例において、テール電流源の電圧は高周波発振信号を含む。従って、ローパスフィルタ（ＬＰＦ）は、発振信号を抑制し、検出された発振振幅に関する信号保持情報と同様にＶｔａｉｌとして低周波信号を維持するために印加される。
【００５９】
テスト回路は図４に示された実施例に続いて構成され、提案された発振器の振幅の検出及び制御ループの動作を確認するためにシミュレーションされる。図１３〜図１７は過渡シミュレーション結果を示す。開始時（Ｔ＜２００ｎｓ）では、発振器３０はまず発振を開始する。このときの発振振幅は（ほぼゼロで）非常に低いので、Ｖｒｅｆ（Ｖ’ｔａｉｌ）とＶｔａｉｌの差が図１４に示す通り負（すなわち、エラー信号Ｖｅｒｒ＜０）である。コントローラ３１は、発振信号の振幅レベルの不足を検出し、その制御アルゴリズムにより、コントローラ３１は基準回路３０のテール電流源２０と同様に、テール電流２０を増加させるように、発振器３０のインターフェース回路３３の電流源２０を介して調整する。発振がおよそ２００ｎｓ（図１３）で確立した後、発振スイング（発振振幅）が２５０ｍＶである目標値を超える。Ｖｒｅｆ（Ｖ’ｔａｉｌ）とＶｔａｉｌの差は、図１４に示すように正（Ｖｅｒｒ＞０）であり、コントローラは発振振幅の過剰を検出する。制御アルゴリズムは、図１３に示すように、２５０ｍＶの発振振幅を低減するためのインターフェース回路を介して徐々にバイアス発振器を減少させる。振幅は、約１．１μｓで所望の振幅（２５０ｍＶ）に等しくなる点まで低下する。この時点で、ＶｔａｉｌとＶｒｅｆ（Ｖ’ｔａｉｌ）の振幅は、図１４に図示されたものとほぼ同じである（Ｖｅｒｒを≧０）。コントローラ３１は、エラー信号Ｖｅｒｒをゼロに近いことを検出すると、発振器の振幅が所望のレベルに達したことを知る。そのアルゴリズムは、発振器のバイアス電流レベルを維持する。この時点以降は、発振器の振幅が所望の振幅を中心に安定化される。
【００６０】
図１５は、シミュレーションされた発振器デバイスの消費電流とバイアス制御入力を示す。ＡＡＣループ動作の結果として、発振器デバイスのスケールの消費電流振幅が調整されることが分かる。
【００６１】
図１６及び図１７はそれぞれ、発振器の周波数が最小から最大まで掃引されるときの発振信号の過渡波形を示す。このシミュレーションでは、発振器は１．４２ＧＨｚから１．９５ＧＨｚに同調させることができる。図１６は、ＡＡＣループが非能動化された発振信号の過渡波形を示す。すなわち、発振器のバイアス電流は、周波数範囲に亘って固定されている。異なる共振周波数において異なるＬＣタンクインピーダンスのために、発振振幅は周波数同調範囲にわたってかなり変化する。図に示すように、１．４２ＧＨｚにおいて発振スイングは２１５ｍＶになる一方、１．９５ＧＨｚにおいて、スイングはほぼ１００％だけ増大して４２３ｍＶになる。周波数が重畳カーブで調整されているので、信号包絡線の鋸歯状の形状になる。ＡＡＣループが活性化されると、図１７は、発振器の過渡波形を示す。これは、同調範囲にわたって、振幅が比較的一定であることがわかる：１．４２ＧＨｚのときのスイングが２８７ｍＶであり、１．９５ＧＨｚのときスイングはわずか２．５％のミスマッチで、２８０ｍＶである。
【００６２】
上述のＡＡＣループを採用した発振器デバイスは、多くの利点を提供しており、発振器デバイスは、発振器の起動を保証し、所望の発振振幅がＰＶＴ変動にもかかわらず、到達されることを確実にする。このことは、高速起動の起動段階中又は通常の動作中、発振器のバイアス条件を調整することによって、異なる動作周波数を横切って所望の発振振幅を維持するように、発振器の振幅のオンデマンドで柔軟な制御を可能にする。さらに、発振器信号の振幅は、容易に発振器デバイスの位相ノイズが最適された事前に定義されたレベルに設定することができる。
【００６３】
本発明について、図面及び前述の説明において詳細に図示及び説明してきたが、このような図示及び説明は、限定的な例示又は例示としないと考えられるべきである。前述の説明は、本発明の特定の実施形態を詳述する。しかし、それは、上記のテキストに表示されるかの詳細に関係なく、本発明は多くの方法で実施できることが理解されよう。本発明は、開示された実施形態に限定されるものではない。
【００６４】
開示された実施例に対する他の変形は、図面、開示及び添付の特許請求の範囲の研究からから、本発明を実施する際に理解し、当業者により行うことができる、特許請求の範囲において、「備える」という用語は他の構成要素又はステップを排除せず、不定冠詞「ａ」又は「ａｎ」で示す「１つの」は、複数を排除するものではない。単一のプロセッサ又は他のユニットは、特許請求の範囲に記載のいくつかのアイテムの機能を満たすことができる。特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用できないことを示すものではない。コンピュータプログラムは、光記憶媒体、又は、他のハードウェアの一部として又は一緒に供給される固体媒体のような適切な媒体上に記憶／配布されてもよく、インターネット又は他の有線若しくは無線通信システムを介するような他の形態で配布されてもよい。請求項における任意の参照符号は、範囲を限定するものとして解釈されるべきではない。
【図１】
2016096533.tif 000004
【図２】
2016096533.tif 000005
【図３】
2016096533.tif 000006
【図４】
2016096533.tif 000007
【図５】
2016096533.tif 000008
【図６】
2016096533.tif 000009
【図７】
2016096533.tif 000010
【図８】
2016096533.tif 000011
【図９】
2016096533.tif 000012
【図１０】
2016096533.tif 000013
【図１１】
2016096533.tif 000014
【図１２】
2016096533.tif 000015
【図１３】
2016096533.tif 000016
【図１４】
2016096533.tif 000017
【図１５】
2016096533.tif 000018
【図１６】
2016096533.tif 000019
【図１７】
2016096533.tif 000020
【外国語明細書】
2016096533.tif 000021
2016096533.tif 000022
2016096533.tif 000023
2016096533.tif 000024
2016096533.tif 000025
2016096533.tif 000026
2016096533.tif 000027
2016096533.tif 000028
2016096533.tif 000029
2016096533.tif 000030
2016096533.tif 000031
2016096533.tif 000032
2016096533.tif 000033
2016096533.tif 000034
2016096533.tif 000035
2016096533.tif 000036
2016096533.tif 000037
2016096533.tif 000038
2016096533.tif 000039
2016096533.tif 000040
2016096533.tif 000041
2016096533.tif 000042
2016096533.tif 000043
2016096533.tif 000044
2016096533.tif 000045
2016096533.tif 000046
2016096533.tif 000047