(57)【要約】【課題】２つの電子部品を配線部品を介して信頼性よく接続できる構造の電子部品装置を提供する。【解決手段】配線部品搭載領域Ａが画定された第１絶縁層３１と、配線部品搭載領域Ａを除いて第１絶縁層３１の上に形成された配線層Ｐと、第１絶縁層３１の上に形成され、配線部品搭載領域Ａの上に開口部３２ａを備え、かつ、配線層Ｐの上に接続ホールＨを備えた第２絶縁層３２と、第２絶縁層３２の開口部３２ａ内の配線部品搭載領域Ａに搭載され、一方の接続部Ｃと他方の接続部Ｃとを備えた配線部品４０とを有する配線基板１と、配線部品４０の一方の接続部Ｃに接続されると共に、配線基板１の一方の接続ホールＨ内の配線層Ｐに接続された第１電子部品６０と、配線部品４０の他方の接続部Ｃに接続されると共に、配線基板１の他方の接続ホールＨ内の配線層Ｐに接続された第２電子部品７０とを含む。【選択図】図１１
2016096224.tif 000002
【特許請求の範囲】
【請求項１】
配線部品搭載領域が画定された第１絶縁層と、
前記配線部品搭載領域を除いて前記第１絶縁層の上に形成された配線層と、
前記第１絶縁層の上に形成され、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層と、
前記第２絶縁層の開口部内の前記配線部品搭載領域に搭載され、一方の接続部と他方の接続部とを備えた配線部品と
を含む配線基板と、
前記配線部品の一方の接続部に接続されると共に、前記配線基板の一方の接続ホール内の前記配線層に接続された第１電子部品と、
前記配線部品の他方の接続部に接続されると共に、前記配線基板の他方の接続ホール内の前記配線層に接続された第２電子部品と
を有することを特徴とする電子部品装置。
【請求項２】
前記配線部品は接着剤を介して前記第１絶縁層の上に搭載され、
前記配線部品は内部に内部配線層を有し、前記配線部品の上面側に配置された前記一方の接続部と前記他方の接続部とが前記内部配線層に接続されていることを特徴とする請求項１に記載の電子部品装置。
【請求項３】
前記第１電子部品及び前記第２電子部品は、銅柱を含む第１接続端子と、銅柱を含む第２接続端子とをそれぞれ備え、前記第１接続端子の高さは前記第２接続端子の高さよりも低く設定されており、かつ、
前記第１電子部品及び前記第２電子部品の各第１接続端子が前記配線部品の接続部にそれぞれ接続され、前記第１電子部品及び前記第２電子部品の各第２接続端子が前記配線基板の配線層にそれぞれ接続されることを特徴とする請求項１又は２に記載の電子部品装置。
【請求項４】
前記第２絶縁層は、ソルダレジスト層であることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
【請求項５】
前記配線部品の上面の高さ位置は、前記配線層の上面の高さ位置よりも高いことを特徴とする請求項付記１乃至４のいずれか一項に記載の電子部品装置。
【請求項６】
前記配線部品は、シリコン配線部品であることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品装置。
【請求項７】
配線部品搭載領域が画定された第１絶縁層の上に、前記配線部品搭載領域を除いて配線層を形成する工程と、
前記第１絶縁層の上に、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層を形成する工程と、
前記第２絶縁層の開口部内の前記配線部品搭載領域に、一方の接続部と他方の接続部とを備えた配線部品を搭載する工程と
を含む方法により配線基板を得る工程と、
前記配線部品の一方の接続部及び前記配線基板の一方の接続ホール内の前記配線層に第１電子部品を接続する工程と、
前記配線部品の他方の接続部及び前記配線基板の他方の接続ホール内の前記配線層に第２電子部品を接続する工程と
を有することを特徴とする電子部品装置の製造方法。
【請求項８】
前記配線部品を搭載する工程において、
前記配線部品は接着剤を介して前記第１絶縁層の上に搭載され、
前記配線層の上面の高さ位置を基準にして、前記配線部品の上面の高さ位置を所定の高さ位置に調整することを特徴とする請求項７に記載の電子部品装置の製造方法。
【請求項９】
前記第２絶縁層は、ソルダレジスト層であることを特徴とする請求項７又は８に記載の電子部品装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、電子機器に使用される電子部品装置は、配線基板の上に電子部品が搭載されている。配線基板上に２つの電子部品を横方向に並べて搭載する電子部品装置では、２つの電子部品が微細配線を介して接続される。
【０００３】
２つの電子部品を接続する方法としては、微細配線を内蔵する配線部品を配線基板に配置する方法、又は配線基板に微細配線を作り込む方法などがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２９８２３５号公報
【特許文献２】特開２００６−２６１３１１号公報
【特許文献３】特開２０１４−９９５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
後述する予備的事項の欄で説明するように、２つの半導体チップを配線部品を介して接続する配線基板では、配線基板とその上に配置された配線部品とに半導体チップの接続端子を接続する必要がある。
【０００６】
このため、配線基板に接続される半導体チップの接続端子は配線部品の厚み以上の高い高さが必要になる。よって、特に半導体チップの接続端子が狭ピッチ化されると、接続端子の形成が困難になると共に、配線基板との接続の信頼性が得られなくなる。
【０００７】
２つの電子部品を配線部品を介して信頼性よく接続できる構造の電子部品装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
以下の開示の一観点によれば、配線部品搭載領域が画定された第１絶縁層と、前記配線部品搭載領域を除いて前記第１絶縁層の上に形成された配線層と、前記第１絶縁層の上に形成され、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層と、前記第２絶縁層の開口部内の前記配線部品搭載領域に搭載され、一方の接続部と他方の接続部とを備えた配線部品とを含む配線基板と、前記配線部品の一方の接続部に接続されると共に、前記配線基板の一方の接続ホール内の前記配線層に接続された第１電子部品と、前記配線部品の他方の接続部に接続されると共に、前記配線基板の他方の接続ホール内の前記配線層に接続された第２電子部品とを有する電子部品装置が提供される。
【０００９】
また、その開示の他の観点によれば、配線部品搭載領域が画定された第１絶縁層の上に、前記配線部品搭載領域を除いて配線層を形成する工程と、前記第１絶縁層の上に、前記配線部品搭載領域の上に開口部を備え、かつ、前記配線層の上に接続ホールを備えた第２絶縁層を形成する工程と、前記第２絶縁層の開口部内の前記配線部品搭載領域に、一方の接続部と他方の接続部とを備えた配線部品を搭載する工程とを含む方法により配線基板を得る工程と、前記配線部品の一方の接続部及び前記配線基板の一方の接続ホール内の前記配線層に第１電子部品を接続する工程と、前記配線部品の他方の接続部及び前記配線基板の他方の接続ホール内の前記配線層に第２電子部品を接続する工程とを有する電子部品装置の製造方法が提供される。
【発明の効果】
【００１０】
以下の開示によれば、電子部品装置の配線基板では、第１絶縁層の配線部品搭載領域には、配線層が形成されておらず、第１絶縁層の配線部品搭載領域の上に第２絶縁層の開口部が配置されている。
【００１１】
そして、第２絶縁層の開口部内に露出する第１絶縁層の配線部品搭載領域に配線部品が搭載される。これにより、配線部品の上面の高さ位置は、配線層及び第２絶縁層の厚み分だけ低い位置に配置される。
【００１２】
従って、配線層の上面の高さ位置と、配線部品の上面の高さ位置との間の高さの差を小さくすることができるため、配線層に接続される電子部品の接続端子の高さを低くすることができる。
【００１３】
よって、電子部品内の高さの異なる接続端子を、配線基板の配線層及び配線部品に信頼性よく接続することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は予備的事項に係る電子部品装置を説明するための断面図である。
【図２】図２（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その１）である。
【図３】図３（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その２）である。
【図４】図４（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その３）である。
【図５】図５は実施形態の配線基板を示す断面図である。
【図６】図６は実施形態の配線基板に搭載される配線部品の一例を示す断面図である。
【図７】図７（ａ）及び（ｂ）は配線基板に配線部品を搭載する様子を示す断面図である。
【図８】図８は図５の配線基板を平面からみた縮小平面図である。
【図９】図９は図５の配線基板に電子部品を搭載して電子部品装置を製造する方法を示す断面図（その１）である。
【図１０】図１０は図５の配線基板に電子部品を搭載して電子部品装置を製造する方法を示す断面図（その２）である。
【図１１】図１１は実施形態の電子部品装置を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、実施形態について、添付の図面を参照して説明する。
【００１６】
実施形態を説明する前に、基礎となる予備的事項について説明する。図１は予備的事項に係る電子部品装置を示す部分断面図である。
【００１７】
図１に示すように、電子部品装置の配線基板１００では、絶縁層２００の上にパッドＰを含む配線層３００が形成されている。また、絶縁層２００の上に、パッドＰ上に開口部４００ａが設けられたソルダレジスト層４００が形成されている。
【００１８】
さらに、ソルダレジスト層４００の上に配線部品５００が接着剤（不図示）によって固定されている。配線部品５００には微細な配線層５２０が内蔵されており、上面に配線層５２０の接続部Ｃが形成されている。
【００１９】
そして、第１半導体チップ６００の第１接続端子Ｔ１がはんだ３２０によって配線部品５００の一方の接続部Ｃに接続されている。また、第１半導体チップ６００の第２接続端子２が配線基板１００の一方のパッドＰにはんだ３２０によって接続されている。
【００２０】
また同様に、第２半導体チップ６２０の第１接続端子Ｔ１がはんだ３３０によって配線部品５００の他方の接続部Ｃに接続されている。また、第２半導体チップ６２０の第２接続端子Ｔ２が配線基板１００の他方のパッドＰにはんだ３３０によって接続されている。
【００２１】
このようにして、第１半導体チップ６００と第２半導体チップ６２０とが配線部品５００の微細な配線層５２０を介して相互接続されている。
【００２２】
ここで、配線部品５００はソルダレジスト層４００の上に配置されるため、配線部品５００の厚みの全体が段差となる。
【００２３】
このため、第１半導体チップ６００の第２接続端子Ｔ２を配線基板１００のパッドＰに接続するには、第２接続端子Ｔ２の高さを配線部品５００の段差以上の高さに設定する必要がある。
【００２４】
一方、第１半導体チップ６００の第１接続端子Ｔ１を配線部品５００の接続部Ｃに接続するには、配線部品５００の段差を考慮する必要はない。このため、第１半導体チップ６００の第１接続端子Ｔ１の高さはかなり低く設定される。
【００２５】
このように、第１半導体チップ６００の第２接続端子Ｔ２の高さは、配線部品５００の厚みの影響により、第１接続端子Ｔ１の高さよりもかなり高く設定される。
【００２６】
例えば、配線部品５００の厚み：５０μｍ、配線部品５００の下の接着剤（不図示）の厚み：１０μｍ、配線基板１００のパッドＰの厚み：１５μｍ、ソルダレジスト層４００のパッドＰ上からの厚み：２０μｍに設定される。
【００２７】
この場合は、配線基板１００のパッドＰの上面から配線部品５００の接続部Ｃの上面のまでの高さは、８０μｍと高くなる。
【００２８】
第１半導体チップ６００の第２接続端子Ｔ２は、上記した高さに対応するように高さを高く設定する必要がある。配線部品５００及びソルダレジスト層４００の厚みが厚くなると、それらの高さ位置の差はさらに大きくなる。
【００２９】
近年では、半導体チップの高性能化により、接続端子のピッチが狭小化されている。特に半導体チップの接続端子が狭ピッチ化されると、高さが７５μｍ以上の高い接続端子を形成することは困難になる。
【００３０】
また、半導体チップ内で接続端子の高さの差が大きくなると、半導体チップと、配線線基板及び配線部品との接続の信頼性が得られなくなる。
【００３１】
以上のことから、半導体チップの接続端子の高さを低くして接続の信頼性を確保できる構造の配線基板が求められる。
【００３２】
以下に説明する実施形態では、前述した課題を解消することができる。
【００３３】
（実施形態）
図２〜図１０は実施形態の配線基板及び電子部品装置を説明するための図である。以下、配線基板及び電子部品装置の製造方法を説明しながら、配線基板及び電子部品装置の構造について説明する。
【００３４】
第１実施形態の配線基板の製造方法では、まず、図２（ａ）に示すような構造のコア基板１０を用意する。コア基板１０は、ガラスエポキシ樹脂などから形成される絶縁基板１２を備えている。絶縁基板１２には厚み方向に貫通するスルーホールＴＨが形成されており、スルーホールＴＨ内に貫通導体ＴＣが充填されている。
【００３５】
また、コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１は貫通電極ＴＣを介して相互接続されている。
【００３６】
あるいは、スルーホールＴＨの側壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔に樹脂体が充填されていてもよい。
【００３７】
コア基板１０のスルーホールＴＨはドリルなどによって形成される。また、コア基板１０の第１配線層２１及び貫通電極ＴＣは、めっき法及びフォトリソグラフィなどを使用して形成される。
【００３８】
次いで、図２（ｂ）に示すように、コア基板１０の両面側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより絶縁層３１をそれぞれ形成する。絶縁層３１はエポキシ樹脂又はポリイミド樹脂などから形成される。第１絶縁層の一例が絶縁層３１である。
【００３９】
絶縁層３１の上面には、後に配線部品を搭載するための配線部品搭載領域Ａが画定されている。
【００４０】
続いて、図３（ａ）に示すように、配線部品搭載領域Ａを除いてコア基板１０の両面側の絶縁層３１をレーザで加工することにより、第１配線層２１に到達するビアホールＶＨをそれぞれ形成する。
【００４１】
さらに、図３（ｂ）に示すように、コア基板１０の両面側の絶縁層３１の上に、ビアホールＶＨ内のビア導体を介して第１配線層２１に接続される第２配線層２２をそれぞれ形成する。第２配線層２２は、絶縁層３１の配線部品搭載領域Ａを除く領域に形成される。
【００４２】
図３（ｂ）では、第２配線層２２のパッドＰの部分が示されている。
【００４３】
第２配線層２２は、島状のパッドであってもよいし、あるいは引き出し配線の一端にパッドが繋がって配置されていてもよい。
【００４４】
第２配線層２２は、セミアディティブ法によって形成される。詳しく説明すると、まず、絶縁層３１の上及びビアホールＶＨの内面に無電解めっき又はスパッタ法により銅などからなるシード層（不図示）を形成する。
【００４５】
次いで、第２配線層２２が配置される領域に開口部が設けられためっきレジスト層（不図示）を形成する。さらに、シード層をめっき給電経路に利用する電解めっきにより、めっきレジスト層の開口部に銅などからなる金属めっき層（不図示）を形成する。
【００４６】
さらに、めっきレジスト層を除去した後に、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。
【００４７】
以上により、シード層及び金属めっき層により第２配線層２２が形成される。
【００４８】
次いで、図４（ａ）に示すように、コア基板１０の上面側のパッドＰ及び絶縁層３１の上に感光性のソルダレジスト材３２ａを形成する。ソルダレジスト材３２ａの形成は、液状のソルダレジスト材を塗布してもよいし、あるいはフィルム状のソルダレジスト材をラミネートしてもよい。
【００４９】
次いで、図４（ｂ）に示すように、ソルダレジスト材３２ａに対して、フォトリソグラフィに基づいて露光及び現像を行うことにより、ソルレジスト層３２を形成する。ソルダレジスト層３２は、配線部品搭載領域Ａの上に一括した開口部３２ａを備え、パッドＰの上に接続ホールＨを備えて形成される。
【００５０】
第２絶縁層の一例がソルダレジスト層３２である。第２絶縁層は最上の保護用の絶縁層として形成され、ソルダレジスト層３２以外にも各種の絶縁材料を使用することができる。
【００５１】
また、コア基板１０の下面側の絶縁層３１の上に、第２配線層２２の接続部上に開口部３３ａが設けられたソルダレジスト層３３を形成する。
【００５２】
このようにして、絶縁層３１の配線部品搭載領域Ａには、第２配線層２２（パッドＰ）及びソルダレジスト層３２が形成されないようにし、配線部品搭載領域Ａの全体にわたって絶縁層３１が露出する空きスペースとする。
【００５３】
以上により、最上のソルダレジスト層３２の開口部３２ａ内の配線部品搭載領域Ａに絶縁層３１が露出した構造のベース配線基板１ａを得る。図４（ｂ）のベース配線基板１ａの例では、絶縁基板１２の両面側に２層の多層配線層（第１、第２配線層２１，２２）を形成したが、多層配線層の積層数は任意に設定することができる。
【００５４】
次いで、図５に示すように、絶縁層３１の配線部品搭載領域Ａに、接着剤１４を介して配線部品４０を搭載して固定する。
【００５５】
配線部品４０は内部に微細な内部配線層４２を備えており、上面に内部配線層４２の接続部Ｃが露出して形成されている。また、配線部品４０は内部にグランド層Ｇが形成されている。特に図示されていないが、配線部品４０の上面にグランド層Ｇの接続部が同様に露出して形成されている。
【００５６】
例えば、配線部品４０の内部配線層４２のライン（幅）：スペース（間隔）は２μｍ：２μｍである。これに対して、ベース配線基板１ａの第２配線層２２のライン（幅）：スペース（間隔）は１０μｍ：１０μｍである。
【００５７】
このように、配線部品４０の内部配線層４２は、狭ピッチの接続端子を備えた半導体チップ同士を接続するため、ベース配線基板１ａの第２配線層２２よりもピッチが狭く設定される。
【００５８】
図６には、配線部品４０の好適な具体例が示されている。図６に示すように、配線部品４０として、シリコンを基板として使用するシリコン配線部品４０ａがある。シリコン配線部品４０ａでは、シリコン基板４５の上に、第１絶縁層４６、グランド層Ｇ、第２絶縁層４６ａ、内部配線層４８、及び第３絶縁層４６ｂが順に積層されている。
【００５９】
第３絶縁層４６ｂには内部配線層４８に到達する第１ビアホールＶＨ１が形成されている。また、第３絶縁層４６ｂ及び第２絶縁層４６ａにはグランド層Ｇに到達する第２ビアホールＶＨ２が形成されている。
【００６０】
そして、第１ビアホールＶＨ１内のビア導体を介して内部配線層４８に接続される接続パッドＰ１が第３絶縁層４６ｂの上に形成されている。また、第２ビアホールＶＨ２内のビア導体を介してグランド層Ｇに接続される接続パッドＰ２が第３絶縁層４６ｂの上に形成されている。
【００６１】
さらに、第３絶縁層４６ｂの上に、接続パッドＰ１，Ｐ２の上に開口部４９ａがそれぞれ配置された保護絶縁層４９が形成されている。
【００６２】
シリコン配線部品４０ａの一端側の接続パッドＰ１，Ｐ２に第１半導体チップの接続端子が接続される。また、シリコン配線部品４０ａの他端側の接続パッドＰ１，Ｐ２に第２半導体チップの接続端子が接続される。
【００６３】
このようにして、第１半導体チップと第２半導体チップとがシリコン配線部品４０ａを介して相互接続される。
【００６４】
シリコン配線部品４０ａの他に、セラミックスやポリイミドフィルムなどを基板として使用する各種の配線部品を使用することができる。
【００６５】
次に、前述した図５の配線部品４０の搭載方法について、図７（ａ）及び（ｂ）の部分拡大図を参照してさらに説明する。図７（ａ）に示すように、まず、絶縁層３１の配線部品搭載領域Ａに接着剤１４を塗布する。接着剤１４としては、エポキシ樹脂系の接着剤が使用される。接着剤１４の塗布時の厚みは、例えば２０μｍ〜３０μｍ程度である。
【００６６】
そして、同じく図７（ａ）に示すように、搭載ツール５０に配線部品４０の上面側を固定する。配線部品４０を搭載する際には、配線基板１のパッドＰの上面の位置を基準として、パッドＰの上面から所要の高さ位置に配線部品４０の上面が配置されるようにする。
【００６７】
図７（ａ）に図７（ｂ）を加えて参照すると、レーザ高さ測定装置によって配線基板１のパッドＰの上面の高さを測定し、パッドＰに対する配線部品４０の接続部Ｃの高さ位置を調整する。
【００６８】
配線部品４０の高さ位置の調整は、搭載ツール５０に固定された配線部品４０を接着剤１４に当接させ、下側に押し込んだり、上側に持ち上げたりして行なわれる。
【００６９】
半導体チップの接続端子は、段差の異なる配線基板１のパッドＰと配線部品４０の接続部Ｃとに同時に接続される。配線基板１のパッドＰ、配線部品４０、接着剤１４、及びソルダレジスト層３２などの各厚みは、製造公差によって基板内又は基板間でばらつきが生じている。
【００７０】
このため、配線基板１のパッドＰの高さ位置に対して配線部品４０の接続部Ｃの高さ位置が極力ばらつかないように配線部品４０の高さ位置が調整される。これにより、後に半導体チップの接続端子を配線基板１のパッドＰ及び配線部品４０の接続部Ｃに接続する際に、接続がオープンになることなく信頼性よく接続することができる。
【００７１】
さらに、配線部品４０の高さ位置を調整した後に、配線部品４０から搭載ツール５０を取り外す。その後に、加熱処理することにより、接着剤１４を硬化させる。
【００７２】
以上により、図５に示すように、実施形態の配線基板１が得られる。配線基板１は、ベース配線基板１ａの配線部品搭載領域Ａに配線部品４０が搭載されて構築される。
【００７３】
図５に示すように、実施形態の配線基板１では、前述した図２（ａ）で説明したコア基板１０の両面側に、第１配線層２１の上にビアボールＶＨを備えた絶縁層３１がそれぞれ形成されている。
【００７４】
両面側の絶縁層３１の上には、ビアホールＶＨ内のビア導体を介して第１配線層２１に接続される第２配線層２２がそれぞれ形成されている。コア基板１０の上面側の第２配線層２２は、絶縁層３１の配線部品搭載領域Ａを除く領域に形成されている。コア基板１０の上面側の第２配線層２２では、パッドＰの部分が図示されている。
【００７５】
また、コア基板１０の下面側の絶縁層３１の上に、第２配線層２２の接続部上に開口部３３ａが設けられたソルダレジスト層３３が形成されている。
【００７６】
図８は図５の配線基板１を平面からみた縮小平面図である。図８のＩ−Ｉに沿った断面が図５の断面図に相当する。
【００７７】
図５に図８の縮小平面図を加えて参照すると、コア基板１０の上面側の絶縁層３１の上にソルダレジスト層３２が形成されている。ソルダレジスト層３２は、最上の保護用の絶縁層の一例である。ソルダレジスト層３２は、絶縁層３１の配線部品搭載領域Ａに一括した開口部３２ａを備え、パッドＰの上に接続ホールＨを備えて形成されている。
【００７８】
図８の縮小平面図に示すように、配線部品搭載領域Ａを介して対向する領域に複数の接続ホールＨが２列に並んでそれぞれ配置されている。各接続ホールＨの下にパッドＰがそれぞれ配置されている。
【００７９】
このように、絶縁層３１の配線部品搭載領域Ａには、第２配線層２２（パッドＰ）及びソルダレジスト層３２が形成されておらず、ソルダレジスト層３２の開口部３２内の全体に絶縁層３１が露出している。
【００８０】
そして、ソルダレジスト層３２の開口部３２内の絶縁層３１の上に接着剤１４によって配線部品４０が固定されて搭載されている。
【００８１】
これにより、配線部品４０の上面の高さ位置は、パッドＰ及びソルダレジスト層３２の厚み分だけ予備的事項の構造よりも低い位置に配置される。
【００８２】
従って、配線基板１のパッドＰの上面の高さ位置と、配線部品４０の上面の高さ位置との間の高さの差を小さくすることができる。その結果、配線基板１のパッドＰに接続される半導体チップの接続端子の高さを予備的事項の構造よりも低くすることができる。
【００８３】
しかも、配線基板１のパッドＰの高さ位置を基準にして配線部品４０の高さ位置が調整されるため、配線基板１のパッドＰの上面から配線部品４０の上面までの高さを一定に制御することができる。
【００８４】
よって、半導体チップ内の高さの異なる接続端子を、配線基板１のパッドＰ及び配線部品４０に信頼性よく接続することができる。
【００８５】
配線部品４０の厚みはパッドＰの厚みよりも厚いため、ソルダレジスト層３２の開口部３２ａ内に搭載されるとしても、配線部品４０の上面の高さ位置はパッドＰの上面の高さ位置よりも高い位置に配置される。
【００８６】
図８の縮小平面図に示すように、配線部品４０は四角形状を有し、内部配線層４２は一端側から他端側に延在して形成され、複数の内部配線層４２が縦方向に並んで配置されている。そして、各内部配線層４２の両端部に接続される接続部Ｃがそれぞれ露出して形成されている。
【００８７】
次に、図５及び図８の実施形態の配線基板１を使用して電子部品装置を製造する方法について説明する。図９に示すように、まず、第１半導体チップ６０及び第２半導体チップ７０を用意する。第１、第２半導体チップ６０，７０は、第１接続端子Ｔ１及び第２接続端子Ｔ２をそれぞれ備えている。第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１は配線部品４０の接続部Ｃに接続されるため、高さが低く設定されている。
【００８８】
一方、第１、第２半導体チップ６０，７０の各第２接続端子Ｔ２は配線基板１のパッドＰに接続されるため、高さが高く設定されている。
【００８９】
第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１及び第２接続端子Ｔ２は、銅柱６０ａとその先端に設けられたはんだ６０ｂとからそれぞれ形成される。銅柱６０ａ及びはんだ６０ｂは、例えば、めっき法によって形成される。
【００９０】
第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１及び第２接続端子Ｔ２の各直径は５μｍ〜７０μｍ、例えば２０μｍである。また、配線部品４０に接続される第１接続端子Ｔ１の配置ピッチは３０μｍ〜７０μｍ、例えば５０μｍ程度である。図９では、第１、第２半導体チップ６０，７０の各第１接続端子Ｔ１は１つしか描かれていないが、実際には複数で形成されている。
【００９１】
また、配線基板１のパッドＰに接続される第２接続端子Ｔ２の配置ピッチは３０μｍ〜１２０μｍ、例えば８０μｍである。
【００９２】
また、第１、第２接続端子Ｔ１，Ｔ２の先端のはんだ６０ｂの厚みは、２μｍ〜３０μｍ、例えば２５μｍである。
【００９３】
次いで、図１０に示すように、チップマウンタ（不図示）に第１半導体チップ６０を固定する。そして、第１半導体チップ６０を配線基板１及び配線部品４０の一端部の上に配置する。
【００９４】
このとき、図１０に図８の縮小平面図を加えて参照すると、第１半導体チップ６０の第１接続端子Ｔ１のはんだ６０ｂが配線部品４０の一方の接続部Ｃ上に配置され、第２接続端子Ｔ２のはんだ６０ｂが配線基板１の一方のパッドＰ上に配置される。
【００９５】
さらに同様に、チップマウンタ（不図示）に第２半導体チップ７０を固定する。そして、配線部品４０を介して第１半導体チップ６０と対向するように、第２半導体チップ７０を配線基板１及び配線部品４０の他端部の上に配置する。
【００９６】
このとき、図１０に図８の縮小平面図を加えて参照すると、第２半導体チップ７０の第１接続端子Ｔ１のはんだ６０ｂが配線部品４０の他方の接続部Ｃ上に配置され、第２接続端子Ｔ２のはんだ６０ｂが配線基板１の他方のパッドＰ上に配置される。
【００９７】
その後に、リフロー加熱することにより、第１半導体チップ６０の第１接続端子Ｔ１をはんだ６０ｂを介して配線部品４０の一方の接続部Ｃに接続する。また同時に、第１半導体チップ６０の第２接続端子Ｔ２をはんだ６０ｂを介して配線基板１の一方のパッドＰに接続する。
【００９８】
さらに同時に、第２半導体チップ７０の第１接続端子Ｔ１がはんだ６０ｂを介して配線部品４０の他方の接続部Ｃに接続される。また同時に、第２半導体チップ７０の第２接続端子Ｔ２がはんだ６０ｂを介して配線基板１の他方のパッドＰに接続される。
【００９９】
第１、第２半導体チップ６０，７０の第１、第２接続端子Ｔ１，Ｔ２の各はんだ６０ｂとして、錫（Ｓｎ）−銀（Ａｇ）系のはんだを使用する場合は、２４５℃程度の温度でリフロー加熱が行われる。
【０１００】
その後に、図１１に示すように、第１半導体チップ６０と、配線基板１及び配線部品４０との隙間にアンダーフィル樹脂６２を充填する。また同様に、第２半導体チップ７０と、配線基板１及び配線部品４０との隙間にアンダーフィル樹脂７２を充填する。
【０１０１】
さらに、コア基板１０の下面側の第２配線層２２の接続部にはんだボールを搭載するなどして外部接続端子ＥＴを形成する。
【０１０２】
以上により、実施形態の電子部品装置２が得られる。コア基板１０が多面取り用の大型基板である場合は、各製品領域が得られるように配線基板１が切断される。
【０１０３】
図１１に示すように、実施形態の電子部品装置２では、前述した図５の配線基板１に搭載された配線部品４０の一方の接続部Ｃに、第１半導体チップ６０の高さが低い方の第１接続端子Ｔ１がはんだ６０ｂを介して接続されている。
【０１０４】
また、前述した図５の配線基板１の一方のパッドＰに、第１半導体チップ６０の高さが高い方の第２接続端子Ｔ２がはんだ６０ｂを介して接続されている。
【０１０５】
前述したように、配線部品４０は、ソルダレジスト層３２の開口部３２ａ内の絶縁層３１の上に搭載される。このため、ソルダレジスト層３２の上に配線部品４０を搭載する場合に比べて、第２配線層２２（パッドＰ）及びソルダレジスト層３２の厚み分だけ、配線部品４０の接続部Ｃの上面の高さ位置を低くすることができる。
【０１０６】
これより、配線基板１のパッドＰの高さ位置と、配線部品４０の接続部Ｃの高さ位置との間の高さの差を小さくすることができる。
【０１０７】
従って、第１半導体チップ６０の高さが高い方の第２接続端子Ｔ２の高さを低くすることができる。
【０１０８】
前述した予備的事項と同様に、配線部品４０の厚み：５０μｍ、接着剤１４の厚み：１０μｍ、配線基板１のパッドＰの厚み：１５μｍ、ソルダレジスト層３２のパッドＰ上での厚み：２０μｍとする場合について検討してみる。
【０１０９】
本実施形態では、上記した厚みの場合、配線基板１のパッドＰの上面から配線部品４０の接続部Ｃの上面までの高さは、４５μｍ程度と低くなる。
【０１１０】
このように、第１半導体チップ６０の高さが高い方の第２接続端子Ｔ２の高さを低くすることができる。このため、半導体チップの接続端子が狭ピッチ化されるとしても、接続端子を容易に形成できるようになる。
【０１１１】
また、前述したように、配線部品４０は、配線基板１のパッドＰの上面の高さ位置を基準として、設計スペック内の所定の高さ位置に調整されて搭載される。このため、第１半導体チップ６０の第２接続端子Ｔ２を配線基板１のパッドＰに歩留りよく接続することができ、接続の信頼性を確保することができる。
【０１１２】
第１半導体チップ６０の第２接続端子Ｔ２の高さが多少ばらつくとしても、第２接続端子Ｔ２の先端のはんだ６０によってそのばらつきを吸収することができる。
【０１１３】
また、配線部品４０を介して第１半導体チップ６０と対向するように第２半導体チップ７０が同様に搭載されている。配線基板１に搭載された配線部品４０の他方の接続部Ｃに、第２半導体チップ７０の高さが低い方の第１接続端子Ｔ１がはんだ６０ｂを介して接続されている。
【０１１４】
また、配線基板１の他方のパッドＰに、第２半導体チップ７０の高さが高い方の第２接続端子Ｔ２がはんだ６０ｂを介して接続されている。
【０１１５】
第２半導体チップ７０においても、前述した第１半導体チップ６０と同様に、第２接続端子Ｔ２を配線基板１のパッドＰに信頼性よく接続することができる。
【０１１６】
このようして、第１半導体チップ６０と第２半導体チップ７０とが配線部品４０の微細な内部配線層４２を介して相互接続されている。
【０１１７】
本実施形態の電子部品装置２では、微細な内部配線層４２が内蔵された配線部品４０を第１半導体チップ６０と第２半導体チップ７０との間の領域のみに配置することで、両者を相互接続することができる。
【０１１８】
このため、コア基板１０上の全体にわたって微細配線を形成する場合よりも製造コストを削減することができる。また、配線基板１の上に配線部品４０を搭載するため、配線基板に形成したキャビティに配線部品を埋め込む方式よりも製造コストを削減することができる。
【０１１９】
さらには、前述したように、配線基板１のパッドＰと配線部品４０との間の段差を低くできるため、第１、第２半導チップ６０，７０と配線基板１及び配線部品４０との接続の信頼性を確保できる。
【０１２０】
前述した形態では、電子部品として半導体チップを例示したが、キャパシタ素子、抵抗素子及びインダクタ素子などから選択される各種の電子部品を搭載することができる。
【０１２１】
（付記１）
配線部品搭載領域が画定された第１絶縁層と、
前記配線部品搭載領域を除いて前記第１絶縁層の上に形成された配線層と、
前記第１絶縁層の上に形成され、前記第１絶縁層の配線部品搭載領域の上に開口部を備え、前記配線層の上に接続ホールを備えた第２絶縁層と、
前記第２絶縁層の開口部内の前記第１絶縁層の上に接着剤を介して搭載された配線部品と、
前記配線部品の上面側に配置された一方の接続部と他方の接続部と、
前記配線部品の内部に形成され、前記一方の接続部と他方の接続部とに接続された内部配線層と
を有することを特徴とする配線基板。
【０１２２】
（付記２）
前記第２絶縁層は、ソルダレジスト層であることを特徴とする付記１に記載の配線基板。
【０１２３】
（付記３）
前記配線部品の上面の高さ位置は、前記配線層の上面の高さ位置よりも高いことを特徴とする付記１又は２に記載の配線基板。
【０１２４】
（付記４）
前記配線部品は、シリコン配線部品であることを特徴とする付記１乃至３のいずれかに記載の配線基板。
【０１２５】
（付記５）
配線部品搭載領域が画定された第１絶縁層の上に、前記配線部品搭載領域を除いて配線層を形成する工程と、
前記第１絶縁層の上に、前記配線部品搭載領域の上に開口部を備えた第２絶縁層を形成する工程と、
前記第２絶縁層の開口部内の前記配線部品搭載領域に配線部品を搭載する工程と
を有することを特徴とする配線基板の製造方法。
【０１２６】
（付記６）
前記配線部品を搭載する工程において、
前記配線部品は接着剤を介して前記第１絶縁層の上に搭載され、
前記配線層の上面の高さ位置を基準にして、前記配線部品の上面の高さ位置を所定の高さ位置に調整することを特徴とする付記６に記載の配線基板の製造方法。
【０１２７】
（付記７）
前記第２絶縁層は、ソルダレジスト層であることを特徴とする付記６又は７に記載の配線基板の製造方法。
【符号の説明】
【０１２８】
１…配線基板、１ａ…ベース配線基板、２…電子部品装置、１０…コア基板、１２…絶縁基板、１４…接着剤、２１…第１配線層、２２…第２配線層，３１…絶縁層、４６…第１絶縁層，４６ａ…第２絶縁層、４６ｂ…第３絶縁層、３２ａ，３３ａ，４９ａ…開口部、３２，３３…ソルダレジスト層、４０…配線部品、４０ａ…シリコン配線部品、４２，４８…内部配線層、４９…保護絶縁層、５０…搭載ツール、６０…第１半導体チップ、６０ａ…銅柱、６０ｂ…はんだ、６２，７２…アンダーフィル樹脂、７０…第２半導体チップ、Ａ…配線部品搭載領域、ＥＴ…外部接続端子、Ｇ…グランド層、Ｈ…接続ホール、ＴＣ…貫通導体、ＴＨ…スルーホール、ＶＨ，ＶＨ１，ＶＨ２…ビアホール。
【図１】
2016096224.tif 000003
【図２】
2016096224.tif 000004
【図３】
2016096224.tif 000005
【図４】
2016096224.tif 000006
【図５】
2016096224.tif 000007
【図６】
2016096224.tif 000008
【図７】
2016096224.tif 000009
【図８】
2016096224.tif 000010
【図９】
2016096224.tif 000011
【図１０】
2016096224.tif 000012
【図１１】
2016096224.tif 000013