(57)【要約】【課題】表示タイムラグを短くすることが可能な撮像装置を提供すること。【解決手段】記憶手段に記憶された画像データを水平方向に複数の領域に分割する分割手段と、前記分割された領域の画像データを記憶するラインメモリと、前記記憶手段に記憶される画像データの水平画素数と前記ラインメモリの記憶容量に応じて前記分割される領域を決める決定手段であって、右端の領域以外の他の全ての領域の水平画素数が、前記右端の領域の水平画素数よりも少なくなるように、前記分割される領域を決定する手段と、前記ラインメモリに記憶された画像データを現像する現像手段と、現像された画像データを表示する表示手段と、を備えることを特徴とする。【選択図】図３
2016086205.tif 000002
【特許請求の範囲】
【請求項１】
撮像手段と、
前記撮像手段により得られた画像データを記憶する記憶手段と、
前記記憶手段に記憶された画像データを水平方向に複数の領域に分割する分割手段と、
前記分割された領域の画像データを記憶するラインメモリと、
前記記憶手段に記憶される画像データの水平画素数と前記ラインメモリの記憶容量に応じて前記分割される領域を決める決定手段であって、前記複数の領域のうち、右端の領域以外の他の全ての領域の水平方向の画素数が、前記右端の領域の水平方向の画素数よりも少なくなるように、前記分割される領域を決定する決定手段と、
前記ラインメモリに記憶された画像データを現像する現像手段と、
前記現像手段により現像された画像データを表示する表示手段と、
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
従来から、電子カメラ等で撮像されたディジタル画像を領域ごとに分割して、入力画像における画像データの入力順または符号化データ内の画像ブロックの並び順で画像処理および符号化を行う技術は公知である。
【０００３】
画像入力から画像出力までの処理遅延を短くする構成について、特許文献１にて開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２４６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の特許文献１では、画像の現像処理や符号化処理などを領域ごとに分割して処理することで、画像入力から画像出力までの処理遅延（表示タイムラグ）が長くなってしまうという課題があった。
【０００６】
そこで、本発明は、表示タイムラグを短くすることが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の撮像装置は、撮像手段と、前記撮像手段により得られた画像データを記憶する記憶手段と、前記記憶手段に記憶された画像データを水平方向に複数の領域に分割する分割手段と、前記分割された領域の画像データを記憶するラインメモリと、前記記憶手段に記憶される画像データの水平画素数と前記ラインメモリの記憶容量に応じて前記分割される領域を決める決定手段であって、前記複数の領域のうち、右端の領域以外の他の全ての領域の水平方向の画素数が、前記右端の領域の水平方向の画素数よりも少なくなるように、前記分割される領域を決定する決定手段と、前記ラインメモリに記憶された画像データを現像する現像手段と、前記現像手段により現像された画像データを表示する表示手段とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、表示タイムラグを短くすることが可能な撮像装置の提供を実現できる。
【図面の簡単な説明】
【０００９】
【図１】撮像装置の構成を示す図である。
【図２】画像データの分割処理を示すフローチャートである。
【図３】分割数と水平画素数の関係を示す図である。
【図４】分割数と水平画素数の関係を示す図である。
【図５】分割数と水平画素数の関係を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を用いて説明する。図１は撮像装置の構成を説明するためのブロック図である。
【００１１】
画像入力から画像出力までの一連の処理を順に追って説明する。撮像光学系から入力された画像データをセンサ補正部１０１にてセンサ補正処理を行なう。センサ補正処理とは、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）センサ、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサなどから得られるディジタル画像データの欠陥画素を補正する処理や列アンプ出力のばらつきを補正する処理などが挙げられる。
【００１２】
センサ補正部１０１でセンサ補正された画像データをメモリ１０２に書き込む。第１の処理部１０３にて、メモリ１０２に記憶された画像データを用いて、コントラストＡＦを行うための評価値や自動露出制御（ＡＥ）を行うためのＡＥ評価値、ホワイトバランスを自動調整するための評価値などを生成する処理を行う。
【００１３】
第２の処理部１０４にて、メモリ１０２に記憶された画像データに対し、ガンマ補正やノイズ低減処理、偽色処理やＡＦ／ＡＥ／ＡＷＢ処理部１０３にて得られたホワイトランス係数をかけるなどの現像処理を行い、現像された画像をメモリ１０２に記憶する。表示部１０５にて、画像バッファ１０２に記憶された現像後の画像データを一括処理で表示する。また、表示部１０５では、表示装置（表示パネルやテレビなど）の解像度や入力フォーマットに応じて画像データの拡縮やフォーマット変換を行ない表示させる。
【００１４】
本実施形態では、第２の処理部１０４において、画像データの垂直方向に隣接する複数の画素に対するフィルタ処理を行う。そのため、第２の処理部１０４は垂直方向に隣接する複数の画素を記憶するための複数のラインメモリを有する。ここで、ラインメモリの容量を削減するため、本実施形態では、メモリ１０２に記憶された１画面の画像データを水平方向に分割し、分割した領域毎に、第２の処理部１０４によるフィルタ処理を行う。このように構成することで、フィルタ処理のための各ラインメモリの容量を、１画面の水平方向の画素数よりも少ない容量とすることができる。
【００１５】
第２の処理部１０４は、例えば、図３（ａ）に示す三つの領域それぞれについて、最初のラインから順に画像データを読み出し、読み出した所定数のラインの画像データを所定数のラインメモリに記憶する。そして、所定数のラインメモリに記憶された、垂直方向に隣接する画素の画像データに対してフィルタ処理を行う。
【００１６】
図２は第２の処理部１０４に入力される画像データの分割処理の方法を示すためのフローチャートである。まず、分割判定処理Ｓ２０１にて、水平方向の分割数を設定する。入力画像の水平解像度が予め決められた使用可能なラインメモリの水平画素数以下であれば、分割数は０となり、一括処理設定を行う（Ｓ２０４）。入力画像の水平解像度が予め決められた使用可能なラインメモリの水平画素数を越えている場合は、最小分割数設定処理Ｓ２０２にて、水平の分割数を設定する。
【００１７】
図３（ａ）では、本実施形態の分割される領域と各領域の水平画素数の関係を示している。たとえば、現像処理に入力する画像データにおいて、分割前の水平画素数３０１が３８４０画素で使用可能なラインメモリの最大水平画素数が１５３６画素であった場合、
最小分割数＝入力水平画素数／水平分割ラインメモリ画素数…（式１）
となり、（式１）より３８４０画素／１５３６＝２．５となり、分割数が整数をとるとすると最小分割数は３となる。
【００１８】
次に分割水平画素数設定処理Ｓ２０３にて、Ｓ２０２で設定された分割数から、右端以外の領域の水平画素数である第１の水平画素数３０２と、右端の領域の水平画素数である第２の水平画素数３０３を決定する。第２の水平画素数３０３を基準とし、使用可能なラインメモリの水平画素数とすると、第２の水平画素数３０３は１５３６画素となる。
【００１９】
第１の水平画素数３０２は、
（入力水平画素数−第２の水平画素数）／（分割数−１）…（式２）
となり、
（式２）から、第１の水平画素数３０２＝（３８４０−１５３６）／（３−１）＝１１５２画素となる。
即ち、本実施形態では、分割された領域のうち、右端の領域の水平画素数をラインメモリに記憶可能な画素数とする。更に、右端以外の全ての領域の水平画素数を、この右端の領域の水平画素数よりも少なくなるように決定する。なお、図３では、右端の領域以外の他の領域の水平画素数を全て同一としたが、同一にする必要はない。
【００２０】
図４（ａ）は１画面を水平に均等分割した場合の分割数と水平画素数の関係を示す。現像処理に入力する画像データにおいて、分割前の水平画素数４０１が３８４０画素で使用可能なラインメモリの最大水平画素数が１５３６画素であった場合、
第１の水平画素数４０２＝入力水平画素数／分割数…（式３）
第２の水平画素数４０３＝第１の水平画素数４０２…（式４）
となり、（式１）の結果と（式３）とから、
第１の水平画素数４０２＝３８４０／３＝１２８０画素
となる。
また、（式４）から第２の水平画素数４０３＝１２８０画素となる。
【００２１】
図５（ａ）では、水平に分割された第１の水平画素数を使用可能なラインメモリの水平画素数とした場合における分割数と水平画素数の関係を示す。現像処理に入力する画像データにおいて、分割前の水平画素数５０１が３８４０画素で使用可能なラインメモリの水平画素数が１５３６画素であった場合、分割水平画素数設定処理Ｓ２０３にて、最小分割数設定処理Ｓ２０２で設定された分割数から第１の水平画素数５０２と第２の水平画素数３２３を決定する。
【００２２】
第１の水平画素数５０２を基準とし、使用可能なラインメモリの水平画素数とすると、第１の水平画素数５０２は１５３６画素となる。
第２の水平画素数５０３は、
入力水平画素数−（第１の水平画素数×（分割数−１））…（式５）
となり、（式１）の結果と（式５）から、
第２の水平画素数５０３＝３８４０−（１５３６×（３−１））＝７６８画素となる。
【００２３】
次に、図３（ｂ）にて、実施例１における現像された画像データを一括処理で表示する表示部１０５での表示処理開始位置３０５について説明する。現像処理と画像表示の処理速度を同程度とする。たとえば、３８４０画素×２１６０画素の画像を処理する時間を３３．３ｍｓとする。
【００２４】
本実施形態では、第２の処理部１０４により現像処理された画像データを、１画面の左上の画素から水平方向に順にメモリ１０２から読み出して表示する。また、前述のように、第２の処理部１０４は、１画面の画像データを三つの領域に分割し、左側の領域から順に現像処理を行う。そのため、第２の処理部１０４において、例えば、図３（ａ）の左側二つの領域３０２の処理が共に完了し、画素３０５が現像されるタイミングまで画像表示を開始することができない。
【００２５】
画素３０５の現像処理が終了すると、現像処理と画像表示の処理速度が同程度なのため、表示可能となる。画像データの垂直画素数３０４を２１６０画素とした場合、現像された画像データを一括処理で表示する表示部１０５での表示処理開始位置３０５まで処理する画素数は、１１５２画素×水平２分割×２１６０画素＝２３０４画素×２１６０画素である。
【００２６】
次に、図４（ｂ）にて、図４（ａ）における均等分割時に現像された画像データを一括処理で表示する表示部１０５での表示処理開始位置３１５について説明する。図３（ｂ）の場合と同様、第２の処理部１０４において画素４０５が現像されるタイミングまで画像表示を開始することができない。画素４０５の現像処理が終了すると、現像処理と画像表示の処理速度が同程度なのため、一括処理で表示可能となる。垂直画素数４０４を２１６０画素とした場合、現像された画像データを一括処理で表示する表示部１０５での表示処理開始位置４０５まで処理する画素数は、１２８０画素×水平２分割×２１６０画素＝２５６０画素×２１６０画素である。
【００２７】
次に、図５（ｂ）にて、図５（ａ）における第１の水平画素数を基準に現像された画像データを一括処理で表示する表示部１０５での表示処理開始位置５０５について説明する。図３（ｂ）と同様、現像処理部１０４において画素５０５が現像されるタイミングまで画像表示を開始することができない。
【００２８】
画素５０５の現像処理が終了すると、現像処理と画像表示の処理速度が同程度なのため、一括処理で表示可能となる。垂直画素数５０４を２１６０画素とした場合、現像された画像データを一括処理で表示する表示部１０５での表示処理開始位置５０５まで処理する画素数は、１５３６画素×水平２分割×２１６０画素＝３０７２画素×２１６０画素である。
【００２９】
表示開始までの処理画素数について、図３（ａ）のように分割した場合は３３．３ｍｓ×２３０４画素／３８４０画素＝１９．９８ｍｓから表示を開始可能となる。また、図４（ａ）のように均等に分割した場合３３．３ｍｓ×２５６０画素／３８４０画素＝２２．２ｍｓで表示を開始可能となる。また、図５（ａ）のように分割した場合、３３．３ｍｓ×３０７２画素／３８４０画素＝２６．６４ｍｓで表示を開始可能となる。
【００３０】
このように、図４（ａ）、図５（ａ）のように分割する場合に比べ、図３（ａ）のように分割するので、表示するまでのタイムラグを短くすることができる。
そのため、本実施形態では、１画面を分割して処理する場合、入力される水平画素数とラインメモリに記憶可能な水平画素数を基準に、右端以外の領域の水平画素数が右端の水平画素数より少なくなるようにする。
【００３１】
これにより、現像処理における総処理画素数を少なくすることで、画像表示までの遅延、つまり表示タイムラグを短くすることができる。
【符号の説明】
【００３２】
１０１  センサ補正部、１０２  メモリ、１０３  第１の処理部、１０４  第２の処理部
【図３】
2016086205.tif 000003
【図４】
2016086205.tif 000004
【図５】
2016086205.tif 000005
【図１】
2016086205.tif 000006
【図２】
2016086205.tif 000007