(57)【要約】【課題】単純な構成で、かつ、各検出素子からの信号出力の際に制御手段でのクロックごとの処理を的確に行うことが可能なＸ線画像撮影装置を提供する。【解決手段】被写体を介して照射されたＸ線を検出する所定個数の検出素子２０で形成された複数のイメージセンサー３０が二次元状に配列されたＸ線画像撮影装置１において、従列接続された複数のイメージセンサー３０のうち一端側のイメージセンサー３０(1)が制御手段４０と接続されており、制御手段４０から一端側のイメージセンサー３０(1)に対して出力要求信号が入力されるごとに、より上流側のイメージセンサー３０から順次、制御手段４０または従列接続された上流側のイメージセンサー３０に信号を１つずつ移していくようにして、各イメージセンサー３０からの信号Ｎの出力処理が行われるように構成されている。【選択図】図７
2016042671.tif 000002
【特許請求の範囲】
【請求項１】
被写体を介して照射されたＸ線を検出する所定個数の検出素子で形成されたイメージセンサーを複数個備え、前記複数のイメージセンサーが二次元状に配列されたＸ線画像撮影装置において、
前記イメージセンサーからの信号出力を制御する制御手段を備え、
前記複数のイメージセンサーは従列接続されており、
従列接続された前記複数のイメージセンサーのうちの一端側の前記イメージセンサーが前記制御手段と接続されており、
当該一端側のイメージセンサーは、前記制御手段から出力要求信号が入力されると同時に当該イメージセンサー内の一の前記検出素子の信号を前記制御手段に出力した後、当該イメージセンサーに従列接続された下流側の前記イメージセンサーに前記出力要求信号を送信し、
前記下流側の各イメージセンサーは、当該イメージセンサーに従列接続された上流側の前記イメージセンサーから出力要求信号が入力されると同時に当該イメージセンサー内の一の前記検出素子の信号を前記上流側のイメージセンサーに出力した後、当該イメージセンサーに従列接続された下流側の前記イメージセンサーに前記出力要求信号を送信し、
前記制御手段から前記一端側のイメージセンサーに対して出力要求信号が入力されるごとに、より上流側の前記イメージセンサーから順次、前記制御手段または従列接続された上流側の前記イメージセンサーに信号を１つずつ移していくようにして、前記各イメージセンサーからの信号の出力処理が行われるように構成されていることを特徴とするＸ線画像撮影装置。
【請求項２】
前記イメージセンサーは、
複数の前記検出素子で形成されており、かつ、少なくとも前記複数の検出素子の各記憶部が従列接続されており、
前記制御手段から、または当該イメージセンサーに従列接続された上流側の前記イメージセンサーから、前記出力要求信号が入力されるごとに、当該出力要求信号が入力されたタイミングで当該イメージセンサー内の、従列接続された前記各記憶部のうち最上流の前記記憶部に格納されている前記信号を前記制御手段または前記上流側のイメージセンサーに出力するとともに、
当該イメージセンサー内の前記検出素子の前記記憶部にそれぞれ格納されている前記信号を、従列接続された上流側の前記記憶部にそれぞれシフトさせると同時に、当該イメージセンサーに従列接続された下流側の前記イメージセンサーに前記出力要求信号を送信することを特徴とする請求項１に記載のＸ線画像撮影装置。
【請求項３】
前記各検出素子は、
前記記憶部として、撮影には使用されないシフト用の記憶部をそれぞれ備え、
前記制御手段からの移し替えを指示する指示を受信すると、前記信号を前記シフト用の記憶部に移し替えることを特徴とする請求項２に記載のＸ線画像撮影装置。
【請求項４】
二次元状に配列された前記複数のイメージセンサーが複数のグループに分けられており、
１つの前記グループに属する前記複数のイメージセンサーが従列接続されており、
前記各グループの、従列接続された前記複数のイメージセンサーのうちの一端側の前記イメージセンサーがそれぞれ前記制御手段と接続されていることを特徴とする請求項１から請求項３のいずれか一項に記載のＸ線画像撮影装置。
【請求項５】
二次元状に配列された前記複数のイメージセンサーが、基板上に、当該基板の法線方向に２層形成されていることを特徴とする請求項１から請求項４のいずれか一項に記載のＸ線画像撮影装置。
【請求項６】
前記複数のイメージセンサーの２層は、互いに対して、前記基板の法線に直交する方向に整数画素プラス半画素分ずれた状態に配列されていることを特徴とする請求項５に記載のＸ線画像撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線画像撮影装置に係り、特に、被写体を介して照射されたＸ線を検出するＸ線画像撮影装置に関する。
【背景技術】
【０００２】
被写体を介して照射されたＸ線を検出素子で検出して画像データを生成するＸ線画像撮影装置が種々開発されている。このタイプのＸ線画像撮影装置はＦＰＤ（Flat Panel Detector）として知られており、従来は支持台等と一体的に形成された、いわゆる専用機型（固定型等ともいう。）として構成されていたが、近年、検出素子等を筐体内に収納し、持ち運び可能とされた可搬型（カセッテ型等ともいう。）のＸ線画像撮影装置が開発され、実用化されている。
【０００３】
そして、従来、Ｘ線画像撮影装置は、検出素子としてフォトダイオード等を用いたものが多かったが、現在では、検出素子としてＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーやフォトンカウンティング用のイメージセンサー等を用いたＸ線画像撮影装置も開発されている（例えば特許文献１、２等参照）。
【０００４】
ところで、被写体である患者の身体を撮影するＸ線画像撮影装置は、例えば３００ｍｍ×４００ｍｍ程度の大きさが必要になる場合がある。そして、イメージセンサーが、例えば１００μｍ×１００μｍの大きさの検出素子を１００×１００個配列した１０ｍｍ×１０ｍｍの大きさであったとすると、単純に計算して、このイメージセンサーを３０×４０＝１２００個配列すれば上記のＸ線画像撮影装置を形成することができる。
【０００５】
そして、被写体を介してＸ線画像撮影装置にＸ線を照射して撮影を行った後、各イメージセンサーの各検出素子で検出されて蓄積されている検出素子ごとの信号を出力させる処理が行われる。その際、例えば、Ｘ線画像撮影装置のＣＰＵ（Central Processing Unit）等の制御手段が、上記の１２００個の各イメージセンサーに１クロックごとに一斉に出力要求信号を送信すると、各イメージセンサーは、１クロックごとに１個の検出素子の信号を制御手段に出力する。
【０００６】
そのため、上記の例では、制御手段には、１クロックごとに１２００個の信号が出力されてくる。そして、上記の例では各イメージセンサーはそれぞれ１００×１００＝１万個の検出素子を有しているため、制御手段は、上記の１クロックごとの処理を１万回繰り返して、各イメージセンサーの各検出素子に蓄積されている信号を出力させるように構成される。なお、制御手段は、出力された検出素子ごとの各信号を、Ｘ線画像撮影装置の記憶手段に保存したり、外部に転送したりする。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１７２９７１号公報
【特許文献２】特開平０５−０７２３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記の例では、１クロックで１２００個の信号を処理できる高性能なＣＰＵ等が必要になることは措くとしても、１２００個の各イメージセンサーについて、制御手段から出力要求信号を送信するための信号線と、イメージセンサーから制御手段に信号を出力するための信号線の少なくとも２本の配線がそれぞれ必要になるため、例えば基板等に少なくとも２４００本の配線が必要になり、配線すべき信号線等の本数が非常に多くなるといった問題がある。
【０００９】
また、制御手段とイメージセンサーとを接続する信号線の長さが、イメージセンサーごとに異なった長さになる。すなわち、制御手段から物理的に離れた位置に配置されたイメージセンサーと制御手段とを接続する信号線の長さは、制御手段から物理的に近い位置に配置されたイメージセンサーと制御手段とを接続する信号線の長さよりも長くなる。そのため、上記のようにクロックで同期をとりながら出力要求信号を制御手段から各イメージセンサーに送信しても、制御手段に近い位置に配置されたイメージセンサーからは比較的速やかに信号が出力されてくるが、制御手段から離れた位置に配置されたイメージセンサーからは比較的遅れて信号が出力される。
【００１０】
そのため、各イメージセンサーから出力された信号が制御手段に入力されるタイミングがイメージセンサーごとにばらばらになり、制御手段で処理を行いにくくなったり、処理を行えなくなったり、或いは制御手段で信号の区切りを間違えて信号を読み違ったりするといった問題も生じ得る。
【００１１】
そして、このような問題を回避するために、仮に、制御手段と各イメージセンサーとを接続する２４００本の各信号線の長さが全て同じ長さになるように構成すると、信号線の長さを同じにするために基板上での各信号線等のレイアウトが非常に複雑になってしまう。また、各信号線の長さを揃えない代わりに、例えば、各信号線に遅延回路を設けると、２４００本の各信号線の１本１本についてそれぞれ信号の送信タイミング等を適切に精度良く遅延させればならなくなるとともに、各信号線についてそれぞれどの程度遅延させればよいかを割り出す作業が非常に複雑なものとなってしまう等の問題が生じる。
【００１２】
このように、上記のように、二次元状に配列された多数のイメージセンサーと制御手段とをそれぞれ信号線で接続する構成を採用すると、基板上での配線のレイアウトやハードウエア等の構成が非常に複雑になり、あまり現実的或いは実用的とは言い難い構成になってしまう。
【００１３】
本発明は、上記の点を鑑みてなされたものであり、単純な構成で、かつ、各検出素子からの信号出力の際に制御手段でのクロックごとの処理を的確に行うことが可能なＸ線画像撮影装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記の問題を解決するために、本発明のＸ線画像撮影装置は、
被写体を介して照射されたＸ線を検出する所定個数の検出素子で形成されたイメージセンサーを複数個備え、前記複数のイメージセンサーが二次元状に配列されたＸ線画像撮影装置において、
前記イメージセンサーからの信号出力を制御する制御手段を備え、
前記複数のイメージセンサーは従列接続されており、
従列接続された前記複数のイメージセンサーのうちの一端側の前記イメージセンサーが前記制御手段と接続されており、
当該一端側のイメージセンサーは、前記制御手段から出力要求信号が入力されると同時に当該イメージセンサー内の一の前記検出素子の信号を前記制御手段に出力した後、当該イメージセンサーに従列接続された下流側の前記イメージセンサーに前記出力要求信号を送信し、
前記下流側の各イメージセンサーは、当該イメージセンサーに従列接続された上流側の前記イメージセンサーから出力要求信号が入力されると同時に当該イメージセンサー内の一の前記検出素子の信号を前記上流側のイメージセンサーに出力した後、当該イメージセンサーに従列接続された下流側の前記イメージセンサーに前記出力要求信号を送信し、
前記制御手段から前記一端側のイメージセンサーに対して出力要求信号が入力されるごとに、より上流側の前記イメージセンサーから順次、前記制御手段または従列接続された上流側の前記イメージセンサーに信号を１つずつ移していくようにして、前記各イメージセンサーからの信号の出力処理が行われるように構成されていることを特徴とする。
【発明の効果】
【００１５】
本発明のような方式のＸ線画像撮影装置によれば、単純な構成で、かつ、各検出素子からの信号出力の際に制御手段でのクロックごとの処理を的確に行うことが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係るＸ線画像撮影装置の外観を示す斜視図である。
【図２】図１のＸ−Ｘ線に沿う断面図である。
【図３】センサー基板上にイメージセンサーを二次元状に配列させた状態を表す図であり、（Ａ）は斜視図、（Ｂ）は断面図を表す。
【図４】イメージセンサーの具体的な構成を表す図である。
【図５】Ｘ線画像撮影装置の等価回路を概略的に表すブロック図である。
【図６】本実施形態に係るＸ線画像撮影装置のセンサー基板１１上の構成等を表す平面図である。
【図７】図６の構成を簡略化して表すイメージ図である。
【図８】（Ａ）従列接続された各記憶部の最上流側の記憶部に格納されている信号が出力される状態を表す図であり、（Ｂ）各記憶部に格納されている各信号が上流側の記憶部にシフトされた状態を表す図である。
【図９】最上流のイメージセンサーと制御手段とを結ぶ出力線を２本にした状態を表す図である。
【図１０】複数のイメージセンサーを列ごと等の複数のグループに分ける等した状態を表す図である。
【図１１】（Ａ）各検出素子に設けられたシフト用の記憶部を表す図であり、（Ｂ）制御手段から配線を介して各イメージセンサーに制御信号を送信するように構成した例を表す図である。
【図１２】制御手段と各イメージセンサーとを入力線で直接接続した変形例を表す図である。
【図１３】イメージセンサーを二次元状に配列した場合に画素が存在しない部分が生じることを表す図である。
【図１４】画素が存在しない部分の信号を線形補間等で算出することを表す図である。
【図１５】センサー基板上に形成した上下２層のイメージセンサーを縦方向や横方向に整数画素プラス半画素分ずらして配列した状態等を表す図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係るＸ線画像撮影装置の実施の形態について、図面を参照して説明する。
【００１８】
なお、以下では、Ｘ線画像撮影装置で用いられるイメージセンサーとしてフォトンカウンティング用のイメージセンサーを用いる場合について説明するが、この他にも、上記のように、例えばＣＭＯＳイメージセンサー等を用いることも可能であり、その場合にも本発明が適用される。また、以下では、Ｘ線画像撮影装置が、可搬型のＸ線画像撮影装置である場合について説明するが、専用機型のＸ線画像撮影装置に適用することも可能である。
【００１９】
さらに、以下の各図における各部材の相対的な大きさや長さ等は、必ずしも現実の装置における相対的な大きさや長さ等を反映していない。また、以下では、Ｘ線発生装置から照射されたＸ線が入射するＸ線画像撮影装置の面であるＸ線入射面Ｒ（図１や図２参照）の法線方向（すなわち図１や図２に示すようにＸ線画像撮影装置１を載置した場合の上下方向）を、Ｘ線画像撮影装置における上下方向として説明する。
【００２０】
［Ｘ線画像撮影装置の構成例について］
以下、まず、本実施形態に係るＸ線画像撮影装置の構成例について簡単に説明する。図１は、Ｘ線画像撮影装置の構成例の外観を示す斜視図であり、図２は、図１のＸ−Ｘ線に沿う断面図である。
【００２１】
本実施形態では、Ｘ線画像撮影装置１は、後述するイメージセンサー３０等が形成されたセンサーパネルＳＰが筐体２内に収納されて構成されている。また、筐体２の一方の側面には、電源スイッチ３ａを含むスイッチ類３やコネクター４、インジケーター５等が配置されており、図示を省略するが、筐体２の側面等に、外部と無線通信を行うためのアンテナ４５（後述する図５参照）等が設けられている。
【００２２】
また、図２に示すように、筐体２内には、基台１０が配置されており、基台１０のＸ線入射面Ｒ側すなわち上面側に、図示しない鉛の薄板等を介してガラス基板等の絶縁基板で形成されたセンサー基板１１が配置されている。そして、本実施形態では、センサー基板１１上に、後述する複数のイメージセンサー３０が二次元状に配列されて設けられている。
【００２３】
そして、本実施形態では、図２に示すように、センサー基板１１の上方すなわちＸ線入射面Ｒ側には、センサー基板１１や各イメージセンサー３０等を保護したり、センサーパネルＳＰに所定の剛性を持たせたりするためのガラス基板１２が、センサー基板１１に貼付される等して設けられている。
【００２４】
なお、ガラス基板１２は必ずしも設けなくてもよい。また、図示を省略するが、前述したように、Ｘ線画像撮影装置１を、シンチレーターを備えるいわゆる間接型のＸ線画像撮影装置として形成する場合には、ガラス基板１２の代わりに、シンチレーターの蛍光体層等が形成されたシンチレーター基板をセンサー基板１１に貼付してもよく、また、イメージセンサー３０上に直接的または間接的に蒸着したり貼付する等して設けるように構成することが可能である。
【００２５】
また、図２に示すように、基台１０の下面側には、電子部品１３等の必要な部材や回路等が配設されたＰＣＢ基板１４やバッテリー１５等が取り付けられている。本実施形態では、このようにして、基台１０やセンサー基板１１、複数の検出素子２０等でセンサーパネルＳＰが形成されている。また、センサーパネルＳＰと筐体２の側面との間に緩衝材１６が設けられている。
【００２６】
一方、本実施形態では、Ｘ線画像撮影装置１のセンサーパネルＳＰでは、例えば図３（Ａ）、（Ｂ）に示すように、センサー基板１１上に、複数のイメージセンサー３０が圧着されたり接着される等して二次元状に配列されている。また、図示が省略するが、各イメージセンサー３０を保護するために樹脂や無機材料等からなる保護層で各イメージセンサー３０等を被覆するように形成するなど、必要な構成が適宜設けられる。
【００２７】
ここで、イメージセンサー３０の具体的な構成例について説明する。本実施形態では、例えば図４に示すように、１個のイメージセンサー３０に属する後述する各検出素子２０（図５参照）の光電変換部２１が共通とされている。なお、光電変換部２１を各検出素子２０ごとに区画したり分離する等して構成することも可能である。
【００２８】
そして、シリコン等で形成された光電変換部２１の上側（すなわちＸ線入射面Ｒ（図１、図２参照）に近い側）には、イメージセンサー３０の電極３１が形成されており、電極３１には、後述するバイアス電源４１（図５参照）から逆バイアス電圧が印加される。また、光電変換部２１の下側には、酸化膜等で形成された絶縁層３２を介して回路部３３が形成されており、回路部３３内に、後述する各検出素子２０のアンプ回路２２やコンパレーター２３、カウント回路２４（図５参照）等の必要な回路等が形成されている。
【００２９】
そして、図示を省略するが、本実施形態では、絶縁層３２中に、光電変換部２１と、回路部３３内に形成された後述する各検出素子２０のアンプ回路２２とを電気的に接続する複数のホールが二次元状に形成されており、これらの複数のホールがそれぞれ各検出素子２０に相当するものとなっている。すなわち、本実施形態では、イメージセンサー３０の内部に各検出素子２０が二次元状に配列されている。
【００３０】
そして、イメージセンサー３０の回路部３３が、センサー基板１１上に配線された信号線３４Ａ、３４Ｂに接続されている。そして、これらの信号線３４Ａ、３４Ｂを介してイメージセンサー３０に出力要求信号が送信されたり、イメージセンサー３０から信号が出力されたりするようになっているが、この点については後で詳しく説明する。
【００３１】
次に、本実施形態に係るＸ線画像撮影装置１の回路構成等について説明する。図５は、Ｘ線画像撮影装置の等価回路を概略的に表すブロック図である。前述したように、本実施形態では、Ｘ線画像撮影装置１は、複数個のイメージセンサー３０を備えており、各イメージセンサー３０内にはそれぞれ、被写体を介して照射されたＸ線を検出する所定個数の検出素子２０が形成されている。
【００３２】
検出素子２０は、前述した光電変換部２１を備えている。そして、光電変換部２１は、Ｘ線画像撮影装置１が直接型の場合には当該光電変換素子２１にＸ線が入射した場合に、Ｘ線画像撮影装置１が間接型の場合には入射したＸ線がシンチレーターで変換された可視光等の電磁波が当該光電変換部２１に入射した場合に、その内部で、入射したＸ線や電磁波のエネルギーに応じた量の電荷すなわち電子正孔対を発生させるようになっている。
【００３３】
光電変換部２１には、プレアンプ２２ａおよびメインアンプ２２ｂ等を備えるアンプ回路２２が接続されており、アンプ回路２２は、光電変換部２１内で発生して流入してきた電荷を増幅して、電荷量に応じた大きさのアナログ値の電圧を出力する。そして、アンプ回路２２から出力されたアナログ値の電圧は、コンパレーター２３の一方の入力端子に入力される。また、コンパレーター２３の他方の入力端子には、基準電圧源４２から基準電圧Ｖ０が入力される。
【００３４】
コンパレーター２３は、アンプ回路２２から出力されたアナログ値の電圧の値が基準電圧Ｖ０以上であれば「１」の電気信号を出力し、アンプ回路２２から出力されたアナログ値の電圧の値が基準電圧Ｖ０未満であれば「０」の電気信号を出力して、アンプ回路２２から出力されたアナログ値の電圧を「０」、「１」のデジタル値の電気信号に変換する。なお、上記の基準電圧Ｖ０は、信号とノイズとを区別するための基準となる電圧である。
【００３５】
そして、光電変換部２１にＸ線や電磁波の光子が１個入射して、コンパレーター２３から出力されるデジタル信号が「０」から「１」に変わると、積分回路等で形成されたカウント回路２４が、カウント値Ｎ（初期値は０）を１ずつ増加させる。このように、カウント回路２４のカウント値Ｎは、光電変換部２１に入射したＸ線や電磁波の光子の数を表すものであり、本実施形態のようなフォトンカウンティング方式のＸ線画像撮影装置１における検出素子２０ごとの画像データに対応するものである。
【００３６】
一方、Ｘ線撮影の際に照射されるＸ線以外の、宇宙線等の自然放射線が光電変換部２１に入射しても、それはノイズであるため、光電変換部２１に入射したＸ線や電磁波の光子の個数としてカウントすべきでない。そのため、本実施形態では、異常に大きなエネルギーを有する自然放射線が光電変換部２１に入射した場合には、カウント回路２４がそれを光電変換部２１に入射したＸ線や電磁波の光子の個数としてカウントしないようになっている。
【００３７】
具体的には、本実施形態では、アンプ回路２２から出力されたアナログ値の電圧は、前述したコンパレーター２３以外に、マスク用コンパレーター２５の一方の入力端子にも入力するようになっている。そして、マスク用コンパレーター２５の他方の入力端子には、基準電圧源４２から、上記の基準電圧Ｖ０より高い電圧値に設定されたマスク用基準電圧Ｖthが入力するようになっており、マスク用コンパレーター２５は、アンプ回路２２から出力されたアナログ値の電圧の値がマスク用基準電圧Ｖth以上であれば「１」のデジタル信号を出力するようになっている。
【００３８】
そして、マスク用コンパレーター２５の出力端子は、マスク回路２６に接続されており、マスク回路２６は、マスク用コンパレーター２５から出力されるデジタル信号が「０」から「１」に変わると、コンパレーター２３からカウント回路２４へのデジタル信号の入力をマスクするようになっている。すなわち、本実施形態では、光電変換部２１に入射したＸ線や電磁波の光子のエネルギーが大きく、アンプ回路２２から出力されたアナログ値の電圧の値がマスク用基準電圧Ｖth以上である場合には、光電変換部２１に入射したのは自然放射線であるとして、カウント回路２４のカウント値Ｎを増加させないようになっている。
【００３９】
［Ｘ線画像撮影装置の構成例における検出素子以外の構成等について］
また、図５に示すように、Ｘ線画像撮影装置１は、制御手段４０を備えている。制御手段４０は、ＣＰＵやＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、入出力インターフェース等がバスに接続されたコンピューターや、ＦＰＧＡ（Field Programmable Gate Array）等で構成されている。専用の制御回路で構成されていてもよい。
【００４０】
そして、制御手段４０は、前述したバイアス電源４１を制御して、バイアス線４１ａを介して光電変換部２１に逆バイアス電圧を印加させるようになっている。また、制御手段４０は、前述した基準電圧源４２を制御してコンパレーター２３やマスク用コンパレーター２５に基準電圧Ｖ０やマスク用基準電圧Ｖthを供給させたり、或いは基準電圧Ｖ０やマスク用基準電圧Ｖthの値を設定するようになっている。
【００４１】
また、制御手段４０には、ＳＲＡＭ（Static ＲＡＭ）やＳＤＲＡＭ（Synchronous ＤＲＡＭ）等で構成される記憶手段４３が接続されており、各イメージセンサー３０の各検出素子２０から送信されてきた信号（すなわち上記の例ではカウント値Ｎ）を、記憶手段４３に一時的に保存することができるようになっている。なお、制御手段４０による各イメージセンサー３０からの信号出力の制御の仕方については後で説明する。
【００４２】
さらに、制御手段４０には、アンテナ４５やコネクター４（図１参照）等が接続された通信部４４が接続されており、制御手段４０は、通信部４４を制御して、記憶手段４３に保存している個数Ｎの情報を、アンテナ４５を介して無線方式で、或いはコネクター４を介して有線方式で、外部装置に転送させたり、或いは、通信部４４を介して外部装置から送信されてきた信号等を受信するようになっている。なお、図５では図示を省略するが、Ｘ線画像撮影装置１には、このほか、バッテリー等の必要な機器や回路等が適宜備えられる。
【００４３】
［各イメージセンサーからの信号出力のための構成等について］
次に、本実施形態に係るＸ線画像撮影装置１における、各イメージセンサー３０の各検出素子２０からの信号出力のための構成等について説明する。また、本実施形態に係るＸ線画像撮影装置１の作用についてもあわせて説明する。
【００４４】
本実施形態では、図４に示したように、各イメージセンサー３０は、センサー基板１１上に配線された信号線３４Ａ、３４Ｂに接続されており、これらの信号線３４Ａ、３４Ｂを介してイメージセンサー３０に出力要求信号が送信されたり、イメージセンサー３０から信号が出力されたりするようになっている。なお、以下では、出力要求信号の送信に用いられる信号線３４Ａを入力線３４Ａといい、信号の出力に用いられる信号線３４Ｂを出力線３４Ｂという。
【００４５】
そして、本実施形態では、図６に示すように、入力線３４Ａおよび出力線３４Ｂは、センサー基板１１上で平行に配線されており、二次元状に配列された複数のイメージセンサー３０を従列に接続するように配置されている。すなわち、本実施形態では、隣接するイメージセンサー３０同士が入力線３４Ａと出力線３４Ｂとで接続されるようになっている。
【００４６】
そして、各イメージセンサー３０のうち、従列接続の最上流のイメージセンサー３０（図６では右上端のイメージセンサー３０）は、入力線３４Ａおよび出力線３４Ｂを介して制御手段４０に接続されている。なお、図２に示したように、制御手段４０等の電子部品１３をセンサー基板１１や基台１０の裏側に設ける場合には、従列接続の最上流のイメージセンサー３０と制御手段４０とを、例えばハーネスやフレキシブル回路基板等で接続するように構成することが可能である。
【００４７】
また、以下、あるイメージセンサー３０から見て、当該イメージセンサー３０に従列接続されている２つのイメージセンサー３０のうち、入力線３４Ａや出力線３４Ｂに沿ってより制御手段４０に近い側のイメージセンサー３０を上流側のイメージセンサー３０といい、より制御手段４０から離れる側のイメージセンサー３０を下流側のイメージセンサー３０というものとする。
【００４８】
この場合、例えば、従列接続された最上流のイメージセンサー３０から順に１、２、…の番号を付して説明すると、ｎ番目のイメージセンサー３０(n)に対して、ｎ−１番目のイメージセンサー３０(n-1)が従列接続された上流側のイメージセンサー３０ということになり、ｎ＋１番目のイメージセンサー３０(n+1)が従列接続された下流側のイメージセンサー３０ということになる。なお、以下の説明では、例えば図７に示すようなイメージ図を用いて説明する。
【００４９】
そして、本実施形態では、上記のようにして、被写体を介してＸ線画像撮影装置１にＸ線が照射されて撮影が行われると、その後の制御手段４０による各イメージセンサーからの信号出力処理が、以下のようにして行われるようになっている。
【００５０】
制御手段４０は、上記のように従列接続された複数のイメージセンサー３０のうち一端側、すなわち前述した最上流のイメージセンサー３０(1)に、あるクロックタイミングで入力線３４Ａを介して出力要求信号を送信する。イメージセンサー３０(1)は、制御手段４０から出力要求信号が入力されると同時に、イメージセンサー３０(1)に属する複数の検出素子２０のうちの１つの検出素子２０の信号（すなわち画像データとしてのカウント値Ｎ。以下、信号Ｎという。）を、出力線３４Ｂを介して制御手段４０に出力する。
【００５１】
すなわち、本実施形態では、制御手段４０があるクロックタイミングで入力線３４Ａを介してイメージセンサー３０(1)に出力要求信号を送信すると同時に、そのクロックタイミングで、すなわち遅延することなく、イメージセンサー３０(1)から制御手段４０に出力線３４Ｂを介して信号Ｎが出力されるようになっている。
【００５２】
一方、イメージセンサー３０(1)内では、例えば図８（Ａ）に示すように、複数の検出素子２０の各記憶部２７が従列接続されている。なお、検出素子２０の記憶部２７としては、例えば上記の例では、信号Ｎであるカウント値Ｎが格納されているカウント回路２４を用いることができる。
【００５３】
そして、イメージセンサー３０(1)は、上記のように制御手段４０から出力要求信号が入力されると同時に、図８（Ａ）に示すように、そのタイミングで、従列接続された各記憶部２７のうち最上流側の記憶部２７１に格納されている信号Ｎ１１を制御手段４０に出力する。そして、それと同時に、図８（Ｂ）に示すように、各記憶部２７に格納されている各信号Ｎ１２〜Ｎ１１００００（なお、図８（Ａ）、（Ｂ）では１個のイメージセンサー３０内に１万個の検出素子２０が設けられている場合が示されている。）をそれぞれ従列接続された上流側の記憶部２７にシフトさせる。
【００５４】
そして、イメージセンサー３０(1)は、このように各信号Ｎ１２〜Ｎ１１００００をシフトさせた後、イメージセンサー３０(1)に従列接続された下流側のイメージセンサー３０(2)（図６や図７参照）に入力線３４Ａを介して出力要求信号を送信する。
【００５５】
イメージセンサー３０(2)は、上記のようにして上流側のイメージセンサー３０(1)から入力線３４Ａを介して出力要求信号が入力されると同時に、図８（Ａ）、（Ｂ）に示したイメージセンサー３０(1)の場合と同様に、各記憶部２７の中から信号Ｎ２１を出力線３４Ｂを介して上流側のイメージセンサー３０(1)に出力する。
【００５６】
イメージセンサー３０(2)からイメージセンサー３０(1)に信号Ｎ２１が出力されると、イメージセンサー３０(1)は、図８（Ｂ）に示すように、イメージセンサー３０(2)から出力されてきた信号Ｎ２１を、従列接続された各記憶部２７のうち空になっている最下流側の記憶部２７に格納する。このようにして、イメージセンサー３０(2)からイメージセンサー３０(1)に信号Ｎ２１が移される。
【００５７】
この場合、上記では、以上の動作が、制御手段４０からイメージセンサー３０(1)に出力要求信号が入力されると同時に生じると説明したが、実際には、制御手段４０からイメージセンサー３０(1)への出力要求信号の入力と、イメージセンサー３０(1)内での信号Ｎ１２〜Ｎ１１００００のシフト、イメージセンサー３０(1)からイメージセンサー３０(2)への出力要求信号の入力等にはそれぞれ僅かずつ遅延が生じる。
【００５８】
そのため、上記のようにイメージセンサー３０(2)からイメージセンサー３０(1)に信号Ｎ２１が出力される時点では、イメージセンサー３０(1)内での信号Ｎ１２〜Ｎ１１００００のシフトは終わっており、イメージセンサー３０(1)の最下流側の記憶部２７は空になっている。そのため、イメージセンサー３０(2)からイメージセンサー３０(1)に信号Ｎ２１を出力する際に、信号Ｎ２１は、イメージセンサー３０(1)内の各記憶部２７に格納されている信号Ｎに上書きされてしまうことなく、イメージセンサー３０(1)内の空になっている最下流側の記憶部２７に的確に移し替えることが可能となる。
【００５９】
そして、イメージセンサー３０(2)は、上記のように、イメージセンサー３０(1)に信号Ｎ２１を出力すると、図８（Ａ）、（Ｂ）に示したイメージセンサー３０(1)の場合と同様にして、従列接続された各記憶部２７に格納されている各信号Ｎ２２〜Ｎ２１００００をそれぞれ従列接続された上流側の記憶部２７にシフトさせた後、イメージセンサー３０(2)に従列接続された下流側のイメージセンサー３０(3)（図６や図７参照）に入力線３４Ａを介して出力要求信号を送信する。
【００６０】
このようにして、制御手段４０から入力線３４Ａを介してイメージセンサー３０(1)に出力要求信号を入力すると、各イメージセンサー３０は同時に（実際には上記のように僅かずつ遅延しながら）、当該イメージセンサー３０に従列接続された上流側のイメージセンサー３０に出力線３４Ｂを介して信号Ｎを出力して移し（なお、イメージセンサー３０(1)は信号Ｎを制御手段４０に出力する。）、内部の記憶部２７間で信号Ｎをシフトさせた後、当該イメージセンサー３０に従列接続された下流側のイメージセンサー３０に入力線３４Ａを介して出力要求信号を送信する。
【００６１】
そして、本実施形態では、この処理を、制御手段４０からイメージセンサー３０(1)に出力要求信号が入力されるごとに行い、より上流側のイメージセンサー３０から順次、一端側の最上流側のイメージセンサー３０(1)は制御手段４０に、また、他のイメージセンサー３０は従列接続された上流側のイメージセンサー３０に、それぞれ信号を１つずつ移していくようにして、各イメージセンサー３０内の各記憶部２７に格納された全ての信号Ｎを制御手段４０に出力するようになっている。
【００６２】
［効果］
以上のように、本実施形態に係るＸ線画像撮影装置１によれば、センサー基板１１上で複数のイメージセンサー３０が従列接続されるように構成されるため、センサー基板１１上に配線されるべき信号線は、基本的に入力線３４Ａと出力線３４Ｂの２本だけでよい。そのため、Ｘ線画像撮影装置１におけるセンサー基板１１上の配線を非常に単純な構成とすることが可能となる。
【００６３】
また、制御手段４０は、従列接続された最上流のイメージセンサー３０(1)のみと接続されている。そして、上記のように、制御手段４０から最上流のイメージセンサー３０(1)に入力された出力要求信号は、実際には僅かずつ遅延しながら下流側の各イメージセンサー３０に次々に伝達される。また、図８（Ａ）、（Ｂ）に示したようなイメージセンサー３０内での信号Ｎのシフトも僅かずつ遅延しながら行われる。
【００６４】
しかし、少なくとも制御手段４０があるクロックタイミングで最上流のイメージセンサー３０(1)に出力要求信号を送信してイメージセンサー３０(1)から信号Ｎを出力させた次のクロックタイミングでは、イメージセンサー３０(1)内の従列接続された各記憶部２７のうちの最上流側の記憶部２７１に（図８（Ａ）、（Ｂ）参照）に、既に次の信号Ｎがシフトされて格納されている。そのため、制御手段４０が次のクロックタイミングで最上流のイメージセンサー３０(1)に出力要求信号を送信すると同時に、イメージセンサー３０(1)から次の信号Ｎを出力させることが可能となる。
【００６５】
このように、本実施形態に係るＸ線画像撮影装置１によれば、少なくとも制御手段４０と最上流のイメージセンサー３０(1)との間では、制御手段４０から出力要求信号が入力されると同時に、遅延なく、イメージセンサー３０(1)から信号Ｎが出力される。そのため、本実施形態に係るＸ線画像撮影装置１によれば、制御手段４０は、各イメージセンサー３０内の各検出素子２０の記憶部２７から信号を出力させる信号出力処理の際に、クロックごとに、遅延を生じることなく、的確に信号出力処理を行うことが可能となる。
【００６６】
［変形例１］
なお、本実施形態では、上記のように、従列接続された最上流のイメージセンサー３０(1)は、入力線３４Ａを介して制御手段４０から出力要求信号が入力されると、それと同時に遅延なく、出力線３４Ｂを介して制御手段４０に信号Ｎを出力する。しかし、例えば、入力線３４Ａ等の引き回しの関係等で、制御手段４０から最上流のイメージセンサー３０(1)までの入力線３４Ａや出力線３４Ｂの長さが長くなると、制御手段４０上では、出力要求信号を出力したタイミングと、イメージセンサー３０(1)からの信号Ｎを受信するタイミングがずれる可能性がある。
【００６７】
そこで、例えば図９に示すように、少なくとも最上流のイメージセンサー３０(1)と制御手段４０とを結ぶ出力線３４Ｂを２本にして、イメージセンサー３０(1)から一方の出力線３４Ｂ１に信号Ｎを出力する際に、それと同時に出力要求信号（或いはそれに対応するパルス信号等。以下同じ。）を他方の出力線３４Ｂ２を出力するように構成し、出力線３４Ｂ１、３４Ｂ２を介してイメージセンサー３０(1)から制御手段４０に信号Ｎと出力要求信号を同時に返すように構成することが可能である。
【００６８】
このように構成すれば、制御手段４０は、イメージセンサー３０(1)から返ってきた出力要求信号に基づいて、イメージセンサー３０(1)からの信号Ｎの送信が開始されたことを認識することが可能となり、信号Ｎの区切りを間違える等の問題を生じることなく信号出力処理を的確に行うことが可能となる。
【００６９】
［変形例２］
また、上記の例、すなわち、１００×１００＝１万個の検出素子で構成されるイメージセンサー３０をセンサー基板１１上に３０×４０＝１２００個配列してセンサーパネルＳＰを形成した場合、上記の実施形態では、全ての信号Ｎを制御手段４０に出力させるために１２００万クロックの時間がかかることになる。
【００７０】
そこで、例えば図１０に示すように、複数のイメージセンサー３０を、例えば列ごと等の複数のグループに分け、１つのグループ内で複数のイメージセンサー３０が従列接続されるように構成し、各グループの、従列接続された複数のイメージセンサー３０のうちの一端側のイメージセンサー３０（図１０では各グループの最も上側の各イメージセンサー３０）がそれぞれ制御手段４０と接続されるように構成することが可能である。
【００７１】
このように構成すれば、例えば上記の例で言えば、全ての信号Ｎを制御手段４０に出力させるためのクロック数を１／３０或いは１／４０に減らすことが可能となり、全ての信号Ｎを出力させるために要する時間を短縮することが可能となる。
【００７２】
なお、この場合、前述したように、制御手段４０から各グループの一端側の各イメージセンサー３０に同時に出力要求信号を送信しても、各イメージセンサー３０から制御手段４０に信号Ｎが出力されるタイミングがばらばらになる可能性がある。しかし、例えば上記の例の場合には、制御手段４０からの出力要求信号に対して制御手段４０に送信されてくる信号Ｎの数は３０個或いは４０個程度であるから、例えば制御手段４０と各グループの一端側のイメージセンサー３０とを結ぶ入力線３４Ａや出力線３４Ｂの長さを揃えてセンサー基板１１上にレイアウトし、各信号Ｎが制御手段４０に同時に出力されるようにすること等はさほど困難なことではない。また、図９に示したように、各グループの一端側のイメージセンサー３０から制御手段４０に信号Ｎを出力する際に出力要求信号も同時に制御手段４０に返すように構成し、制御手段４０が、各イメージセンサー３０から返ってきた出力要求信号に基づいて各信号Ｎをまとめて処理するように構成することも可能である。
【００７３】
［変形例３］
また、上記の実施形態では、信号Ｎの出力の際に、信号Ｎをシフトするために各イメージセンサー３０内の各検出素子２０の記憶部２７が用いられ（図８（Ａ）、（Ｂ）参照）、この記憶部２７として、検出素子２０のカウント回路２４（図５参照）を用いる場合について説明した。
【００７４】
しかし、前述したように、検出素子２０のカウント回路２４は、撮影の際に、検出素子２０の光電変換部２１に入射したＸ線や電磁波の個数Ｎをカウントするために用いられるものでもある。そのため、上記の実施形態のように、信号Ｎの出力処理の際に、記憶部２７として検出素子２０のカウント回路２４を用いて信号Ｎをシフトするように構成する場合、撮影と信号Ｎの出力処理とを同時に行うことができなくなる。
【００７５】
そこで、例えば図１１（Ａ）に示すように、各検出素子２０がそれぞれ、記憶部２７として、撮影には使用されないシフト用の記憶部２４Ａを備えるように構成する。そして、図１１（Ｂ）に示すように、制御手段４０から配線３５を介して各イメージセンサー２０に移し替えを指示する制御信号を送信するように構成し、イメージセンサー２０が制御手段４０からこの制御信号を受信すると、各検出素子２０に指示して、カウント回路２４内に格納されている信号Ｎをシフト用の記憶部２４Ａに移し替えさせるように構成することが可能である。
【００７６】
このように構成すれば、撮影には検出素子２０のカウント回路２４を用い、信号Ｎの出力処理にはカウント回路２４とは別のシフト用の記憶部２４Ａを用いることが可能となるため、撮影と信号Ｎの出力処理とを同時に行うことが可能となる。
【００７７】
なお、この場合、制御手段４０が出力要求信号を送信して信号Ｎの出力処理を開始する前に、各検出素子２０のカウント回路２４からシフト用の記憶部２４Ａへの信号Ｎの移し替えが完了していればよいため、上記のように制御手段４０から各イメージセンサー３０への制御信号の送信のタイミングに多少ばらつきが生じても問題は生じない。
【００７８】
そして、制御手段４０は、撮影が終了するごとに、配線３５を介して各イメージセンサー３０内の各検出素子２０に上記の制御信号を送信してカウント回路２４からシフト用の記憶部２４Ａに信号Ｎを移し替えさせた後、上記のように、最上流のイメージセンサー３０(1)に出力要求信号を送信して、信号Ｎの出力処理を開始する。そして、撮影が行われたら、各検出素子２０に光電変換部２１に入射したＸ線や電磁波の光子の個数Ｎすなわち信号Ｎの検出処理を行わせるように構成される。
【００７９】
また、この変形例３の構成を、上記の変形例２（図１０参照）等の他の変形例に適用することも可能である。
【００８０】
さらに、上記のように、シフト用の記憶部２４Ａを設けず、上記の実施形態のように撮影と信号Ｎの出力処理とを同時に行うことができないように構成する場合、信号Ｎの出力処理を行っている最中に誤って撮影が行われ、各検出素子２０で信号Ｎの検出処理を行ってしまうと、上記のように記憶部２７としてのカウント回路２４間を前回の撮影で得られた信号Ｎがシフトされている間に、カウント回路２４が信号Ｎすなわち個数Ｎを増加させてしまうような事態が生じる虞れがある。
【００８１】
そこで、このような場合にも、例えば図１１（Ｂ）に示したように、制御手段４０と各イメージセンサー３０とを結ぶ配線３５を設け、例えば、信号Ｎの出力処理を行っている間、制御手段４０から各イメージセンサー３０に検出処理を行わないように指示する制御信号を送信し、各イメージセンサー３０はこの制御信号が入力されている間（すなわち信号Ｎの出力処理を行っている間）は、各検出素子２０に検出処理を行わせないように構成することが可能である。このように構成すれば、上記のような事態が生じることを的確に防止することが可能となる。
【００８２】
［変形例４］
一方、上記の実施形態や各変形例では、１個のイメージセンサー３０内に複数の検出素子２０が設けられていることを前提として説明した。しかし、例えば１個のイメージセンサー３０内に１つの検出素子２０しか設けられていない場合もある。そして、このような場合にも、上記の実施形態や各変形例を適用することが可能である。
【００８３】
また、１個のイメージセンサー３０内に１つの検出素子２０しか設けられていない場合には、図８（Ａ）、（Ｂ）に示したイメージセンサー３０内での各記憶部２７上での信号Ｎのシフトは行われず、制御手段４０から最上流のイメージセンサー３０(1)に送信された出力要求信号がイメージセンサー３０間で転送されると、それに応じてイメージセンサー３０から上流側のイメージセンサー３０或いは最上流のイメージセンサー３０(1)から制御手段４０に信号Ｎが送信される状態になる。
【００８４】
また、上記のように、制御手段４０からの配線の長さが長くなるほど、制御手段４０からの信号が遅延して到達することを利用して、例えば図１２に示すように、制御手段４０と各イメージセンサー３０とを入力線３４Ａで直接接続するが、従列接続されている各イメージセンサー３０のうち、より上流側のイメージセンサー３０と制御手段４０とを結ぶ入力線３４Ａの長さが、より下流側のイメージセンサー３０と制御手段４０とを結ぶ入力線３４Ａの長さよりも短くなるように入力線３４Ａを配線することも可能である。
【００８５】
このように構成すると、制御手段４０から出力要求信号を送信した場合、入力線３４Ａの制御手段４０からの長さが短いほど、出力要求信号が早く到達する。そのため、出力要求信号がまず最上流のイメージセンサー３０(1)に到達してイメージセンサー３０(1)から制御手段４０に信号Ｎが出力され、続いて出力要求信号がイメージセンサー３０(2)に到達してイメージセンサー３０(2)からイメージセンサー３０(1)に信号Ｎが出力され、さらに出力要求信号がイメージセンサー３０(3)に到達してイメージセンサー３０(3)からイメージセンサー３０(2)に信号Ｎが出力される。
【００８６】
そのため、この変形例４（図１２参照）のように構成しても、上記のようにして、信号Ｎをより上流側のイメージセンサー３０にシフトさせながら、信号Ｎを制御手段４０に順次出力させることが可能となり、信号Ｎの出力処理を的確に行うことが可能となる。
【００８７】
［変形例５］
ところで、上記のように、センサー基板１１上にイメージセンサー３０を二次元状に配列した場合、例えばイメージセンサー３０の周縁部分に画素すなわち検出素子２０が設けられていない部分があったり、或いは図３（Ａ）に示したように、イメージセンサー３０同士の間に隙間が生じたりする場合がある。そして、このように画素が設けられていない部分や隙間の部分では、例えば図１３に示すように、信号Ｎを検出することができない。なお、図１３や以下の各図において、アルファベットは各画素すなわち各検出素子２０における信号Ｎを表す。
【００８８】
そして、このような場合、例えば図１４にα、β、…で示されているように、画素が存在しない部分（すなわち上記のように画素が設けられていない部分や隙間の部分等）の信号Ｎは、それに隣接する画素の信号Ｎの平均（例えば信号αは信号Ｂと信号Ｃとの平均）や、その周囲の画素の信号Ｎの平均等で算出して線形補間するように構成することが可能である。また、他の補間の仕方を採用することも可能である。
【００８９】
また、例えば、センサー基板１１上にイメージセンサー３０を上下（すなわちセンサー基板１１の法線方向）に２層形成し、しかも、上下の各イメージセンサー３０を縦方向および横方向（すなわちセンサー基板１１の法線に直交する方向であり、図１３中のｘ方向およびｙ方向。以下同じ。）に整数画素分ずらした状態に配列するように構成することも可能である。このように構成すると、例えば上層のイメージセンサー３０における画素が存在しない部分（図１４のα、β、…参照）の位置に下層のイメージセンサー３０の画素が配置されるようになるため、少なくとも上層のイメージセンサー３０における画素が存在しない部分の信号Ｎとして、下層のイメージセンサー３０の対応する位置の画素の信号Ｎを用いることが可能となる。
【００９０】
また、上記のように、センサー基板１１上にイメージセンサー３０を上下に２層形成する際に、例えば図１５に示すように、上下の各イメージセンサー３０を縦方向および横方向に整数画素プラス半画素分（すなわち０．５、１．５、…画素分）ずらした状態に配列するように構成することも可能である。なお、図１５では、実線で示される上層のイメージセンサー３０の各検出素子２０（すなわち各画素）の信号Ｎが大文字のアルファベットで表されており、１点鎖線で示される下層のイメージセンサー３０の各検出素子２０（すなわち各画素）の信号Ｎが小文字のアルファベットで表されている。
【００９１】
このように構成すると、図１４に示した場合と同様に、例えば上層のイメージセンサー３０（図１５の実線参照）における画素が存在しない部分の各画素の信号Ｎを、下層のイメージセンサー３０（図１５の１点鎖線参照）の各画素の信号Ｎで補間することが可能となるとともに、この場合は、イメージセンサー３０のもともとの１画素を４分割した各画素と見なすことが可能となるため、撮影される画像の解像度を４倍に向上させることが可能となる。
【００９２】
すなわち、例えば図１５において斜線を付した１の部分の分割された画素の信号Ｎを、上層のイメージセンサー３０の画素の信号Ａと下層のイメージセンサー３０の画素の信号ａの平均値（Ａ＋ａ）／２として算出し、例えば図１５において斜線を付した２の部分の分割された画素の信号Ｎを、上層のイメージセンサー３０の画素の信号Ｂと下層のイメージセンサー３０の画素の信号ａの平均値（Ｂ＋ａ）／２として算出するようにして、分割された各画素の信号Ｎを算出することができる。
【００９３】
また、例えば図１５において斜線を付した３の部分の分割された画素のように、上層のイメージセンサー３０における画素が存在しない部分の分割された画素の信号Ｎについては、例えば、まず、図１４に示したように上層のイメージセンサー３０の画素の信号Ｂと信号Ｃとで補間して画素が存在しない部分の画素の信号αを算出し、それと下層のイメージセンサー３０の画素の信号ｃの平均値（α＋ｃ）／２として算出するように構成することができる。
【００９４】
そして、このように構成することで、例えば上層のイメージセンサー３０（図１５の実線参照）における画素が存在しない部分の各画素の信号Ｎを、下層のイメージセンサー３０（図１５の１点鎖線参照）の各画素の信号Ｎで補間することが可能となる。また、それとともに、撮影される画像の解像度を４倍に向上させることが可能となる。
【００９５】
なお、本発明が上記の実施形態等に限定されず、本発明の趣旨を逸脱しない限り、適宜変更可能であることは言うまでもない。
【００９６】
例えば、図８（Ａ）、（Ｂ）では、イメージセンサー３０内の各記憶部２７を従列接続しておき、信号出力処理の際、各記憶部２７間をシフトさせて信号Ｎを上流側に移していく場合について説明したが、必ずしもこのように構成する必要はない。例えば、図示を省略するが、イメージセンサー３０のある記憶部２７から信号Ｎを読み出して制御手段４０や上流側のイメージセンサー３０に出力した後、空になった記憶部２７に、下流側のイメージセンサー３０から出力された信号Ｎを格納するようにして信号Ｎを順次出力するように構成することも可能である。
【符号の説明】
【００９７】
１  Ｘ線画像撮影装置
１１  センサー基板（基板）
２０  検出素子
２４  カウント回路（記憶部）
２４Ａ  シフト用の記憶部
２７  記憶部
２７１  最上流の記憶部
３０  イメージセンサー
３０(1)  一端側のイメージセンサー
４０  制御手段
Ｎ  信号
ｘ、ｙ  基板の法線に直交する方向
【図１】
2016042671.tif 000003
【図２】
2016042671.tif 000004
【図３】
2016042671.tif 000005
【図４】
2016042671.tif 000006
【図５】
2016042671.tif 000007
【図６】
2016042671.tif 000008
【図７】
2016042671.tif 000009
【図８】
2016042671.tif 000010
【図９】
2016042671.tif 000011
【図１０】
2016042671.tif 000012
【図１１】
2016042671.tif 000013
【図１２】
2016042671.tif 000014
【図１３】
2016042671.tif 000015
【図１４】
2016042671.tif 000016
【図１５】
2016042671.tif 000017