(57)【要約】      （修正有）【課題】撮像信号に縞状のノイズを増やすことなく、位相差検出用の画素と撮像用の画素の読み出しを高速化する。【解決手段】位相差検出と撮像の両方を行う第１の画素２０１は、２つの光電変換部であるフォトダイオードＰＤ２０３、２０４、ＰＤ２０３、２０４の各々の電荷をフローティングディフュージョンＦＤ２０７に転送する転送部である転送スイッチ２０５、２０６を備えている。撮像のみを行う第２の画素２０８は、１つのＰＤ２０９、ＰＤ２０９の電荷をＦＤフローティングディフュージョン２０７に転送する転送スイッチ２１０を備える。第１の画素２０１と、第２の画素２０８を、行方向と列方向に交互に配置する。【選択図】図３
2016225774.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個（Ｎは、２以上の自然数）の光電変換部と前記Ｎ個の光電変換部の電荷を電荷電圧変換部に転送するＮ個の転送部を備える第１の画素と、Ｍ個（ＭはＮよりも小さい自然数）の光電変換部と前記Ｍ個の光電変換部の電荷を前記電荷電圧変換部に転送するＭ個の転送部を備える第２の画素とが行方向および列方向に混合して複数配置された画素配列と、
前記第１の画素の転送部に駆動パルスを供給する第１の配線と、
前記第２の画素の転送部に駆動パルスを供給する第２の配線と、を有し、
前記第１の配線が連続する２行に配置された前記第１の画素により共有されるとともに、前記第２の配線が連続する２行に配置された前記第２の画素により共有されることを特徴とする撮像素子。
【請求項２】
前記画素配列において、前記第１の画素と前記第２の画素が行方向と列方向に交互に配置されたことを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記画素配列の前記第１の画素および前記第２の画素の各々は規則的に配置されたカラーフィルターを備え、
前記第１の画素と前記第２の画素は、異なる分光透過率のカラーフィルターを備えることを特徴とする請求項１または２に記載の撮像素子。
【請求項４】
前記第１の画素は、緑色の光を透過するカラーフィルターを備えることを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記第１の画素と前記第２の画素の各々はマイクロレンズを備えることを特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。
【請求項６】
前記第１の配線と前記第２の配線は、異なる画素行の間に配置されることを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
【請求項７】
さらに、前記画素配列の信号を読み出すための読み出し回路を有し、
前記第１の画素の信号を読み出す時刻と、前記第２の画素の信号を読み出す時刻が異なることを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
【請求項８】
前記第１の画素から読み出した信号を焦点検出に用いることを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
【請求項９】
請求項１乃至８のいずれか１項に記載の撮像素子と、
前記撮像素子の出力信号に所定の信号処理を施す信号処理回路と、
前記撮像素子および前記信号処理回路を制御する制御手段と、
を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
従来、撮像素子の１画素に対応する１つのマイクロレンズに対して２つのフォトダイオード（以下、ＰＤ）を設けることで各々のＰＤが撮影レンズの異なる瞳面の光を受光し、各々のＰＤの信号から位相差方式の焦点検出を行う構成がある（特許文献１）。
【０００３】
このような構成によれば、複数のＰＤの信号を加算することで鑑賞用の画像信号を生成することが可能であるため、撮像用の撮像素子を用いて撮像と同時に位相差方式の焦点検出を行うことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１０６１９４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のように１画素に２つのＰＤを備えた構成にした場合、２つのＰＤの信号を個別に読み出すためには、１画素に１つのＰＤを備えた構成と比べて２倍の読み出し時間がかかってしまうという問題がある。
【０００６】
本発明は、上記問題を鑑みて、撮像用の撮像素子を用いて撮像と同時に位相差検出を行う構成において、画素信号の読み出し時間を短縮することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するためになされたものであり、Ｎ個（Ｎは、２以上の自然数）の光電変換部と前記Ｎ個の光電変換部の電荷を電荷電圧変換部に転送するＮ個の転送部を備える第１の画素と、Ｍ個（ＭはＮよりも小さい自然数）の光電変換部と前記Ｍ個の光電変換部の電荷を前記電荷電圧変換部に転送するＭ個の転送部を備える第２の画素とが行方向および列方向に混合して複数配置された画素配列と、前記第１の画素の転送部に駆動パルスを供給する第１の配線と、前記第２の画素の転送部に駆動パルスを供給する第２の配線と、を有し、前記第１の配線が連続する２行に配置された前記第１の画素により共有されるとともに、前記第２の配線が連続する２行に配置された前記第２の画素により共有されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、撮像素子を用いて撮像と同時に位相差検出用の信号を取得する場合に、撮像信号に縞状のノイズを増やすことなく、信号読み出しの高速化を実現することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】撮像装置の構成ブロック図。
【図２】撮像素子の概略図。
【図３】撮像素子の１画素の構成の概略を示す図。
【図４】画素アレイの一部を模式的に表す図。
【図５】画素部を構成する画素に関わる回路構成を示す等価回路図。
【図６】読み出し回路１０３の構成図。
【図７】駆動パターンを示すタイミングチャート。
【図８】駆動配線の位置関係を模式的に示す第１のレイアウト図。
【図９】駆動配線の位置関係を模式的に示す第２のレイアウト図。
【図１０】駆動配線の位置関係を模式的に示す第３のレイアウト図。
【図１１】駆動配線の位置関係を模式的に示す第４のレイアウト図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を用いて説明する。図１は、本実施形態における撮像装置であるデジタルカメラの構成ブロック図である。
【００１１】
図１において、レンズ部１００１は、被写体の光学像を撮像素子１００５に結像させる。レンズ駆動装置１００２は、レンズ部１００１のズーム制御、フォーカス制御、絞り制御などを行う。メカニカルシャッタ１００３は、シャッタ駆動装置１００４によって制御され、撮像素子１００５を遮光する。
【００１２】
撮像素子１００５は、レンズ部１００１で結像された被写体の光学像を画像信号として取り込む。なお、撮像素子１００５の詳細な構成については後述する。撮像信号処理回路１００６は、撮像素子１００５から出力される画像信号に対する各種補正処理やデータ圧縮処理を施す。また、撮像信号処理回路１００６は、撮像素子１００５から出力される位相差信号によるデフォーカス量を算出する測距演算回路も含む。
【００１３】
タイミング発生回路１００７は、撮像素子１００５、撮像信号処理回路１００６に、各種タイミング信号を出力する。全体制御・演算部１００９は、各種演算を行うとともに撮像装置全体を制御する。メモリ部１００８は、画像データなどを一時的に記憶する。
【００１４】
記録媒体制御インターフェース部１０１０は、半導体メモリ等の着脱自在な記録媒体１０１１に対する画像データの記録または読み出しを行う。表示部１０１２は、各種情報や撮影画像を表示する。測光装置１０１３は、撮影時の露出量を決定するために被写体輝度を測光する。
【００１５】
次にデジタルカメラの動作について説明する。まず、操作者によりメイン電源（不図示）がオンされると、デジタルカメラの各部に電力が供給される。操作者によりレリーズボタン（不図示）が押されると、撮像信号処理回路１００６の測距演算回路は、撮像素子１００５から出力される位相差信号によるデフォーカス量（被写体の象ずれ量）を算出する。
【００１６】
その後、レンズ駆動装置１００２によりレンズ部１００１を駆動して被写体に合焦しているか否かを判断し、合焦していないと判断した場合には再びレンズ部１００１を駆動し、像ずれ量の演算を行う。そして、合焦が確認された後に撮像動作を開始する。
【００１７】
撮像素子１００５から出力された画像データは、撮像信号処理回路１００６で各種画像処理を施され、全体制御・演算部１００９の制御によりメモリ部１００８に書き込まれる。撮像信号処理回路１００６では、画像データの並べ替え処理、加算処理等が行われる。メモリ１００８に書き込まれた画像データは、全体制御・演算部１００９の制御により記録媒体制御Ｉ／Ｆ部１０１０を介して記録媒体１０１１に記録される。
【００１８】
図２は、本発明の実施形態の撮像素子の概略図である。図２において、撮像素子１００は、複数の画素が２次元状に配列された画素アレイ１０１と、画素アレイ１０１における画素行を選択する垂直選択回路１０２と、画素アレイ１０１における画素列を選択する水平選択回路１０４を備えている。さらに、画素アレイ１０１に含まれる複数の画素のうち、垂直選択回路１０２によって選択された画素行にある画素の信号を読み出す読み出し回路１０３と、各回路の動作モードなどを外部から決定するためのシリアルインターフェイス（ＳＩ）１０５を備える。
【００１９】
なお、撮像素子１００は、図示された構成要素以外にも、例えば、垂直選択回路１０２、水平選択回路１０４、信号読み出し部１０３等にタイミングを提供するタイミングジェネレータや制御回路などを備える。
【００２０】
垂直選択回路１０２は、画素アレイ１０１の複数の画素行を順に選択し、選択した画素行にある画素の信号を読み出し回路１０３に読み出す。水平選択回路１０４は、読み出し回路１０３に画素行毎に読みだされた画素信号を列毎に順次選択して撮像素子１００の外部に出力する。
【００２１】
図３は、本発明の実施形態における撮像素子１００の１画素の構成を示す概略図である。図３（ａ）は、位相差検出と撮像の両方を行う第１の画素２０１を示す。
【００２２】
第１の画素２０１は、マイクロレンズ２０２、２つの光電変換部であるフォトダイオード（以下、ＰＤ）２０３、２０４、ＰＤ２０３、２０４で発生した電荷を一時的に蓄積するフローティングディフュージョン（以下、ＦＤ）２０７を備える。また、ＰＤ２０３、２０４の各々の電荷をＦＤ２０７に転送する転送部である転送スイッチ２０５、２０６を備えている。ＦＤ２０７は、後述するように電荷電圧変換部として機能する。さらに、第１の画素２０１は、図示された構成要素以外にも、後述する複数の構成要素を備える。
【００２３】
また、図３（ｂ）は、位相差検出を行わず撮像のみを行う第２の画素２０８を示す。第２の画素２０８は、マイクロレンズ２０２、１つのＰＤ２０９、ＰＤ２０９で発生した電荷を一時的に蓄積するＦＤ２０７、ＰＤ２０９の電荷をＦＤ２０７に転送する転送スイッチ２１０を備える。位相差検出と撮像の両方を行う第１の画素２０１と撮像のみを行う第２の画素２０８の違いは、１つの画素に２つのＰＤおよびそれに対応した２つの転送スイッチが設けられているかどうかである。
【００２４】
位相差検出と撮像の両方を行う第１の画素２０１のＰＤ２０３、２０４は、マイクロレンズ２０２を介して撮影レンズの異なる瞳面の光を受光している。そのため、ＰＤ２０３の信号とＰＤ２０４の信号を個別に読み出して比較することで、位相差検出方式により撮像レンズのピントずれを検出することが可能となる。なお、位相差検出方式は、特許文献１に記載されているように公知技術であるため、ここでは詳細な説明を省略する。
【００２５】
また、ＰＤ２０３の信号とＰＤ２０４の信号を混合することによって、撮像のみを行う第２の画素２０８のＰＤ２０９の信号と同様に、撮影レンズの同一の瞳面の光を受光した信号を得ることができる。したがって、ＰＤ２０３の信号とＰＤ２０４の信号を混合することで、撮像信号として取り扱うことが可能となる。
【００２６】
ここで、第１の画素２０１は、Ｎ個（Ｎは、２以上の自然数）の光電変換部であるＰＤと、Ｎ個のＰＤの電荷を電荷電圧変換部であるＦＤに転送するＮ個の転送部である転送スイッチとを備える構成であればよい。また、第２の画素２０８は、Ｍ個（ＭはＮよりも小さい自然数）の光電変換部であるＰＤと、Ｍ個のＰＤの電荷を電荷電圧変換部であるＦＤに転送するＭ個の転送部である転送スイッチとを備える構成であればよい。
【００２７】
図４は、画素アレイ１０１の一部を模式的に表した図である。図４において、画素３０１がＨ列目Ｖ行目に配置され、画素３０２がＨ列目Ｖ＋１行目に配置されている。他の画素についても同様に、何列目、何行目に配置されているかを示している。なお、図４では４行×２列の画素配列を示しているが、２次元の画像を提供するために、画素アレイ１０１はさらに多くの画素を有する。
【００２８】
ここで、画素３０１、３０３、３０６、３０８は、図３（ａ）で説明した位相差検出と撮像の両方を行う第１の画素２０１であり、画素３０２、３０４、３０５、３０７は、図３（ｂ）で説明した撮像のみを行う第２の画素２０８である。すなわち、第１の画素２０１および第２の画素２０８が行方向および列方向に混合して交互に複数配置された画素配列となっている。また、第１の画素と第２の画素の各々は、マイクロレンズを備えている。
【００２９】
さらに、第１の画素である画素３０１、３０３、３０６、３０８には、緑色の光を透過しやすいカラーフィルターであるＧフィルターが配置されている。また、第２の画素である画素３０２、３０４には、青色の光を透過しやすいカラーフィルターであるＢフィルターが配置されている。さらに、第２の画素である画素３０５、３０７には、赤色の光を透過しやすいカラーフィルターであるＲフィルターが配置されている。すなわち、第１の画素と第２の画素は、それぞれ異なる分光透過率のカラーフィルターを備える。
【００３０】
このように、異なる波長の光を透過しやすいカラーフィルターを２行２列の単位で規則的に配置する（ベイヤー画素配列）ことによって、カラー画像の撮像を行うことができる。
【００３１】
本実施形態では、位相差検出と撮像の両方を行う画素には、Ｇフィルターを配置している。これは、Ｇフィルターは、ＲフィルターやＢフィルターと比較して感度が高いため、位相差検出の精度を高めるためには、位相差検出と撮像の両方を行う画素にＧフィルターを配置するのが好ましい。
【００３２】
ただし、この限りではなく、画素３０１、３０３にＲフィルターを配置し、画素３０６、３０８にＢフィルターを配置し、画素３０２、３０４、３０５、３０７にＧフィルターを配置してもよい。つまり、Ｇフィルターを配置する画素が同一の画素構成となるように、位相差検出を行う画素の全てにＧフィルターを配置するか、或いは撮像のみを行う画素の全てにＧフィルターを配置すれば良い。
【００３３】
図５は、図３の画素に関わる回路構成を示す等価回路図である。ここでは、模式的に１列２行分の画素の回路構成を記載する。図５において、１行目に位相差検出と撮像の両方を行う画素２０１を配置し、２行目に撮像のみを行う画素２０８が配置されている。各画素から信号を読み出すための出力部４０１は、画素２０１と画素２０８で兼用される。画素２０１と画素２０８の２画素で出力部４０１を兼用することで、画素アレイ内の回路数を減らすことができ、開口率を向上させるとともに、ＰＤ２０３、２０４、２０９の面積拡大、すなわち飽和電荷量の向上に寄与している。
【００３４】
転送スイッチ２０５、２０６、２１０は、それぞれ転送パルスφＴＸ１ｎ、φＴＸ２ｎ、φＴＸ３ｎによって駆動され、ＰＤ２０３、２０４、２０９の各々で発生した光電荷をＦＤ２０７に転送する。ＦＤ２０７は、ＰＤから転送された電荷を一時的に蓄積するバッファとしての役割を有し、増幅ＭＯＳアンプ４０２は、ソースフォロアとして機能する。選択スイッチ４０３は、選択パルスφＳＥＬｘによって駆動され、信号を読み出す画素を選択する。
【００３５】
ＦＤ２０７、増幅ＭＯＳアンプ４０２、及び図示しない定電流源からフローティングディフュージョンアンプが構成される。そして、選択スイッチ４０３により選択された画素のＦＤ２０７の電荷量に応じた電圧信号が、列出力線４０４に出力され、読み出し回路１０３に読み出される。
【００３６】
リセットスイッチ４０５は、リセットパルスφＲＥＳｘを受けて定電圧源ＶＤＤによりＦＤ２０７をリセットする。転送パルスφＴＸ１ｎ、φＴＸ２ｎ、φＴＸ３ｎ、選択パルスφＳＥＬｘ、リセットパルスφＲＥＳｘの添え字ｎとｘは、それぞれ、ｎ番目に駆動されること、ｘ番目に駆動されることを示す。行方向に全ての画素の信号を読み出すまで、順次駆動される。
【００３７】
図６は、各画素列に設けられる読み出し回路１０３の構成図である。列回路１１０１は、画素列毎に設けられており、各画素列の画素から信号が読み出される。ここでは１列分のみ示しているが、画素列毎に列数分だけ配置される。
【００３８】
スイッチ１１０２は、転送パルスφＴＮによりオンオフ制御され、列出力線４０４を介して読み出されるＦＤ２０７のリセット解除時の電位に対応するリセット信号をコンデンサ１１０３に保持する。
【００３９】
スイッチ１１０４は、転送パルスφＳ１によりオンオフ制御され、列出力線４０４を介して読み出されるＰＤ２０３の撮像信号にリセット信号が含まれる第１のＰＤ信号をコンデンサ１１０５に保持する。
【００４０】
スイッチ１１０６は、転送パルスφＳ２によりオンオフ制御され、列出力線４０４を介して読み出されるＰＤ２０３の撮像信号とＰＤ２０４の撮像信号にリセット信号が加算された第２のＰＤ信号をコンデンサ１１０７に保持する。
【００４１】
コンデンサ１１０３、１１０５、１１０７に保持された信号は、各々スイッチ１１０８、１１０９、１１１０を介して読み出しアンプ１１１１に読み出される。
【００４２】
スイッチ１１０９と１１０８をオンした場合、読み出しアンプ１１１１は、コンデンサ１１０５に保持された第１のＰＤ信号とコンデンサ１１０３に保持されたリセット信号の差分を増幅することで、ＰＤ２０３の撮像信号を外部出力信号線１１１２に出力する。
【００４３】
また、スイッチ１１１０と１１０８をオンした場合、読み出しアンプ１１１１は、コンデンサ１１０７に保持された第２のＰＤ信号とコンデンサ１１０３に保持されたリセット信号の差分を増幅する。そして、ＰＤ２０３の撮像信号にＰＤ２０４の撮像信号が加算された信号を外部出力信号線１１１２に出力する。
【００４４】
なお、列回路１１０１には、上記構成の他に、列毎のゲインアンプやＡＤ変換器等をさらに備えるように構成してもよい。
【００４５】
次に、上記構成を有する固体撮像素子の駆動方法について説明する。図７は、２行の信号を読み出し回路１０３に読み出す駆動を行う場合の駆動パターンを示すタイミングチャートである。
【００４６】
まず、期間ｔ５０１に、リセットパルスφＲＥＳｘが高電位（以下、Ｈｉｇｈレベルと記載）に保たれている状態で転送パルスφＴＸ１ｎ、φＴＸ２ｎを同時にＨｉｇｈレベルにする。そして、リセットスイッチ４０５がオンになっている状態で転送スイッチ２０５、２０６がオンになる。そして、ＦＤ２０７とＰＤ２０３、２０４の電位が定電圧源ＶＤＤにより初期電位にリセットされる。その後、転送パルスφＴＸ１ｎ、φＴＸ２ｎを低電位（以下、Ｌｏｗレベルと記載）にすることで、ＰＤ２０３、２０４における電荷蓄積が開始される。
【００４７】
同様に、期間ｔ５０２に、リセットパルスφＲＥＳｘがＨｉｇｈレベルに保たれている状態で転送パルスφＴＸ３ｎをＨｉｇｈレベルにする。そして、リセットスイッチ４０５がオンになっている状態で転送スイッチ２１０がオンになり、ＦＤ２０７とＰＤ２０９の電位が定電圧源ＶＤＤにより初期電位にリセットされる。その後、転送パルスφＴＸ３ｎをＬｏｗレベルにすることで、ＰＤ２０９における電荷蓄積が開始される。
【００４８】
ＰＤ２０３、２０４とＰＤ２０９は異なる行にあり、異なるタイミングで信号が読み出されるため、電荷蓄積の時間を同じにするためには、上述したようにリセットも異なるタイミングで行う。
【００４９】
次に、電荷蓄積時間に基づいて決められる所定時間経過後、期間ｔ５０３において、選択パルスφＳＥＬｘをＨｉｇｈレベルにして選択スイッチ４０３をオンすることで読み出し行を選択し、１行分の信号の読み出し動作が行われる。また、期間ｔ５０３では、リセットパルスφＲＥＳｘをＬｏｗレベルにしてＦＤ２０７のリセットを解除する。期間ｔ５０３において信号を読み出す画素は、位相差検出と撮像の両方を行う画素２０１である。
【００５０】
期間ｔ５０４において、転送パルスφＴＮをＨｉｇｈレベルにしてスイッチ１１０２をオンし、ＦＤ２０７のリセット解除時の電位に対応するリセット信号を列回路１１０１のコンデンサ１１０３に読み出して保持する。
【００５１】
期間ｔ５０５において、転送パルスφＴＸ１ｎと転送パルスφＳ１を同時にＨｉｇｈレベルにして転送スイッチ２０５とスイッチ１１０４を同時にオンする。そして、ＰＤ２０３の光電変換信号である撮像信号にリセット信号が含まれる第１のＰＤ信号をコンデンサ１１０５に読み出して保持する。
【００５２】
期間ｔ５０６において、転送パルスφＴＸ１ｎ、φＴＸ２ｎと転送パルスφＳ２を同時にＨｉｇｈレベルにして転送スイッチ２０５、２０６とスイッチ１１０６を同時にオンする。そして、ＰＤ２０３の撮像信号とＰＤ２０４の撮像信号が加算された信号にリセット信号が含まれる第２のＰＤ信号をコンデンサ１１０７に読み出して保持する。
【００５３】
なお、期間ｔ５０５において、転送パルスφＴＸ１ｎをＨｉｇｈレベルにして転送スイッチ２０５をオンし、ＰＤ２０３の電荷をＦＤ２０７に転送しているので、期間ｔ５０６では転送パルスφＴＸ１ｎはＬｏｗレベルのままでもよい。以上説明した期間ｔ５０１の終了から期間ｔ５０６の終了までが電荷蓄積時間となる。
【００５４】
以上のようにして、水平選択回路１０４によりスイッチ１１０８、１１０９、１１１０がオンオフ制御される。そして、列回路１１０１のコンデンサ１１０３に保持されたリセット信号、コンデンサ１１０５に保持された第１のＰＤ信号、コンデンサ１１０７に保持された第２のＰＤ信号は読み出しアンプ１１１１を介して撮像素子の外部に出力される。
【００５５】
まず、スイッチ１１０９と１１０８をオンすることで、コンデンサ１１０５に保持された第１のＰＤ信号とコンデンサ１１０３に保持されたリセット信号の差分を読み出しアンプ１１１１により増幅する。そして、ＰＤ２０３の撮像信号であるＡ像信号を外部出力信号線１１１２に出力する。
【００５６】
また、スイッチ１１１０と１１０８をオンすることで、コンデンサ１１０７に保持された第２のＰＤ信号とコンデンサ１１０３に保持されたリセット信号の差分を読み出しアンプ１１１１により増幅する。そして、ＰＤ２０３の撮像信号であるＡ像信号とＰＤ２０４の撮像信号であるＢ像信号が加算されたＡ像＋Ｂ像信号を外部出力信号線１１１２に出力する。
【００５７】
Ａ像＋Ｂ像信号は、ＰＤ２０３の撮像信号であるＡ像信号とＰＤ２０４の撮像信号であるＢ像信号が合成された信号であるので、撮像信号処理回路１００６などでＡ像＋Ｂ像信号からＡ像信号を減算することで、ＰＤ２０４の撮像信号であるＢ像信号が生成される。
【００５８】
期間ｔ５０７において、次の画素の信号を読み出すための準備として、リセットパルスφＲＥＳｘをＨｉｇｈレベルしてリセットスイッチ４０５をオンすることで、ＦＤ２０７をリセットする。
【００５９】
期間ｔ５０８において、リセットパルスφＲＥＳｘをＬｏｗレベルにしてＦＤ２０７のリセットを解除する。期間ｔ５０８において信号を読み出す画素は、撮像のみを行う画素２０８である。
【００６０】
期間ｔ５０９において、転送パルスφＴＮをＨｉｇｈレベルにしてスイッチ１１０２をオンし、ＦＤ２０７のリセット解除時の電位に対応するリセット信号を列回路１１０１のコンデンサ１１０３に読み出して保持する。
【００６１】
期間ｔ５１０において、転送パルスφＴＸ３ｎと転送パルスφＳ２を同時にＨｉｇｈレベルにして転送スイッチ２１０とスイッチ１１０６を同時にオンする。そして、ＰＤ２０９の光電変換信号である撮像信号にリセット信号が含まれる第３のＰＤ信号をコンデンサ１１０７に読み出して保持する。
【００６２】
以上のようにして、水平選択回路１０４によりスイッチ１１０８、１１１０がオンオフ制御される。そして、列回路１１０１のコンデンサ１１０３に保持されたリセット信号、コンデンサ１１０７に保持された第３のＰＤ信号は読み出しアンプ１１１１を介して撮像素子の外部に出力される。
【００６３】
スイッチ１１１０と１１０８をオンすることで、コンデンサ１１０７に保持された第３のＰＤ信号とコンデンサ１１０３に保持されたリセット信号の差分を読み出しアンプ１１１１により増幅する。そして、ＰＤ２０９の撮像信号を外部出力信号線１１１２に出力する。
【００６４】
ここで、撮像のみを行う画素２０８から信号を読み出す際には、位相差検出用の第１のＰＤ信号を読み出す時間が不要となる。したがって、位相差検出と撮像の両方を行う画素２０１と撮像のみを行う画素２０８を別々に駆動することで、撮像のみを行う画素２０８の信号読み出しを高速化することが可能となる。
【００６５】
また、位相差検出と撮像の両方を行う画素２０１と撮像のみを行う画素２０８の駆動は図４で示したように２行２列の単位で行われ、画素２０１には同色のＧフィルターが設けられるとともに、その駆動は同じであるため、行毎の駆動差によるノイズ差が生じない。
【００６６】
図８は、図４に示した画素について、駆動パルスを供給する配線の位置関係を模式的に示す第１のレイアウト図である。図７で示した駆動を行うためには、位相差検出と撮像の両方を行う画素２０１と撮像のみを行う画素２０８の駆動を異なる時刻に行う必要がある。
【００６７】
しかしながら、同一の行には各々の画素が混在するため、同一の行を同時に駆動することが出来ない。そこで、図８に示すように、各画素の駆動パルスが供給される配線を連続する２行毎に共有する構成にすることで、連続する２行分の駆動で第１の画素２０１の信号と第２の画素２０８の信号を読み出す。
【００６８】
配線６０１は、上下方向に隣接する２つの画素のＦＤ２０７同士を接続する。画素３０１と画素３０６は位相差検出と撮像の両方を行う第１の画素２０１であり、転送パルスφＴＸ１ｎと転送パルスφＴＸ２ｎが同じ第１の配線６０２、６０３を介して供給される。同様に画素３０３と画素３０８も位相差検出と撮像の両方を行う画素２０１であり、転送パルスφＴＸ１ｎ＋１とφＴＸ２ｎ＋１が同じ配線を介して供給される。
【００６９】
次に、画素３０２と画素３０５は撮像のみを行う第２の画素２０８であり、転送パルスφＴＸ３ｎが同じ第２の配線６０４を介して供給される。同様に、画素３０４と画素３０７も撮像のみを行う画素で２０８であり、転送パルスφＴＸ３ｎ＋１が同じ配線を介して供給される。
【００７０】
まず、図７の期間ｔ５０３で示した駆動により、Ｖ行目Ｈ列目に位置する画素３０１とＶ＋１行目Ｈ＋１列目に位置する画素３０６から信号を読み出すために、転送パルスφＴＸ１ｎ、φＴｘ２ｎを供給する。続いて、図６の期間ｔ５０８で示した駆動により、Ｖ＋１行目Ｈ列目に位置する画素３０２とＶ行目Ｈ＋１列目に位置する画素３０５から信号を読み出ために、転送パルスφＴＸ３ｎを供給する。
【００７１】
Ｖ行目、Ｖ＋１行目の画素の信号読み出しが終わると、同様にして、図７の期間ｔ５０３で示した駆動により、転送パルスφＴＸ１ｎ＋１、φＴｘ２ｎ＋１を供給する。そして、Ｖ＋２行目Ｈ列目に位置する画素３０３とＶ＋３行目Ｈ＋１列目に位置する画素３０８から信号を読み出す。
【００７２】
続いて、期間ｔ５０８で示した駆動により、Ｖ＋３行目Ｈ列目に位置する画素３０４とＶ＋２行目Ｈ＋１列目に位置する画素３０７から信号を読み出すために、転送パルスφＴＸ３ｎを供給する。
【００７３】
図９は、図４に示した画素について、駆動配線の位置関係を模式的に示す第２のレイアウト図である。図８のレイアウトでは、ＦＤ２０７および転送スイッチ２０５、２０６、２１０がＰＤに対して同一方向（図における下方向）に位置するように配置されている。これに対し、図９のレイアウトでは、位相差検出と撮像の両方を行う画素２０１と撮像のみを行う画素２０８とでＦＤ２０７および転送スイッチ２０５、２０６、２１０が配置される位置が異なるように配置したものである。
【００７４】
このような配置にすることで、駆動パルスを供給する信号線を共有する２画素間でのＦＤおよび転送スイッチ同士の距離が近くなる。そして、転送パルスφＴＸ１、φＴＸ２、φＴＸ３を供給する配線の配線長と、ＦＤ２０７同士を接続する配線６０１の配線長を短縮でき、面積効率を上げる事が可能となる。
【００７５】
図１０は、図４に示した画素について、駆動配線の位置関係を模式的に示す第３のレイアウト図である。図１０のレイアウトでは、転送パルスφＴＸ１ｎとφＴＸ２ｎで駆動する画素行と、転送パルスφＴＸ３ｎで駆動する画素行が異なる。
【００７６】
具体的には、転送パルスφＴＸ１ｎ、φＴＸ２ｎで駆動する画素は、Ｖ行目、Ｖ＋１行目の画素３０１と画素３０６であるのに対し、転送パルスφＴＸ３ｎで駆動する画素は、Ｖ＋１行目、Ｖ＋２行目の画素３０２、画素３０７である。
【００７７】
このように２行単位でなく、位相差検出と撮像の両方を行う画素２０１と撮像のみを行う画素２０８の駆動配線をずらすことによって、列方向に配置される画素配線の密度を下げることが可能となる。そして、さらに面積効率を上げる事が可能となる。
【００７８】
図１１は、図４に示した画素について、駆動配線の位置関係を模式的に示す第４のレイアウト図である。図１１のレイアウトでは、図１０のレイアウトと同じく転送パルスφＴＸ１ｎとφＴＸ２ｎで駆動する画素行と転送パルスφＴＸ３ｎで駆動する画素行が異なる。
【００７９】
さらに、隣接する列の画素同士（例えば、Ｈ列とＨ＋１列）でＦＤ２０７および転送スイッチ２０５、２０６、２１０が配置される位置が異なるように配置したものである。このような配置にすることで、さらに配線長が短くなり、面積効率を上げる事が可能となる。
【００８０】
以上説明したように、２行毎に位相差検出と撮像の両方を行う画素２０１と撮像のみを行う画素２０８に駆動パルスを供給する信号配線を共有する構成にするとともに、図７に示した駆動を行うことにより以下のような効果を奏することができる。
【００８１】
すなわち、撮像用の撮像素子を用いて撮像と同時に位相差検出を行う構成において、撮像信号に縞状のノイズを増やすことなく、画素信号の読み出し時間を短縮し、信号読み出しの高速化を実現することが可能となる。
【００８２】
なお、このような画素配置と駆動方法では、撮像素子１００から画素データが１行毎に順次出力されるのではなく、２行２列毎に入れ替わることになる。画像信号として使用する際には、データ順を画素配置どおりにするために、撮像素子１００の内部もしくは、外部（例えば、撮像信号処理回路１００６など）で画素データを並べ替えればよい。
【００８３】
位相差検出と撮像の両方を行う画素において、リセット信号の読み出しを行い、その後１つ目のＰＤの信号（Ａ像信号）を読み出し、次に１つ目のＰＤの信号に上乗せして２つ目のＰＤの信号を撮像信号（Ａ像＋Ｂ像信号）として読み出している。このように、Ａ像信号の読み出し後、リセット信号を読み出さずに、Ａ像＋Ｂ像信号を読み出すことで、リセット信号の読み出し回数を減らすことによって信号読み出しを高速化している。
【００８４】
さらに、位相差検出と撮像の両方を行うことが可能な画素であっても、位相差検出を行う駆動と位相差検出を行わない駆動を画面内で切り替えることで、さらなる信号読み出しの高速化を図ることができる。すなわち、焦点検出に用いる画素行のみ位相差検出を行うための読み出し駆動を行い、それ以外の画素行は位相差検出を行わない読み出し駆動を行うという制御が考えられる。
【００８５】
この場合、焦点検出に用いる画素行に関しては、リセット読み出しを行った後、１つめのＰＤの信号（Ａ像信号）の読み出し、１つめのＰＤと２つめのＰＤの加算信号である撮像信号（Ａ像＋Ｂ像信号）の読み出しを行う。
【００８６】
一方、位相差検出を行わない画素行では、リセット読み出しを行った後、Ａ像信号を読み出さず、撮像信号（Ａ像＋Ｂ像信号）の読み出しを行う。これによって、焦点検出に用いる画素行以外の信号読み出しの高速化が行えるため、全行の信号読み出し時間をさらに短縮することが可能となる。
【００８７】
（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００８８】
２０１  第１の画素
２０３、２０４  フォトダイオード（光電変換部）
２０７  フローティングディフュージョン（電荷電圧変換部）
２０５、２０６、２１０  転送スイッチ（転送部）
２０８  第２の画素
６０２、６０３  第１の配線
６０４  第２の配線
【図１】
2016225774.tif 000003
【図２】
2016225774.tif 000004
【図３】
2016225774.tif 000005
【図４】
2016225774.tif 000006
【図５】
2016225774.tif 000007
【図６】
2016225774.tif 000008
【図７】
2016225774.tif 000009
【図８】
2016225774.tif 000010
【図９】
2016225774.tif 000011
【図１０】
2016225774.tif 000012
【図１１】
2016225774.tif 000013