(57)【要約】【課題】  ＤＵＴのジッタやスイングを校正する。【解決手段】被試験デバイス（ＤＵＴ）１３０の動作パラメータをダイナミックに校正するシステム１００には、データ・パターンを生成する信号生成装置１１０と、クロック信号を生成するよう構成されるＤＵＴと、生成されるクロック信号のマージンをデータ・パターンからオシロスコープ上で生成したアイ・ダイアグラムと比較して測定するよう構成されるオシロスコープ１２０とがある。校正ユニット１４０は、信号生成装置１１０のためのジッタ値候補を生成でき、ジッタ値候補で生成されるデータ・パターンによって、ＤＵＴ１３０が生成するクロック信号が所定耐性レベル内となるかどうかの判断をオシロスコープ１２０から受け、それに応じてジッタ値を変更する。校正ユニット１４０は、また、更に電圧スイング値を生成するよう構成してもよい。【選択図】図１
2016218042.tif 000002
【特許請求の範囲】
【請求項１】
試験測定システムに結合された被試験デバイス（ＤＵＴ）の動作パラメータをダイナミックに校正するシステムであって、
データ・パターンを生成するよう構成される信号生成装置と、
クロック信号を生成するよう構成されるＤＵＴと、
上記信号生成装置と上記ＤＵＴとに結合され、生成される上記クロック信号のマージンを上記データ・パターンから生成したアイ・ダイアグラムと比較して測定するよう構成されるオシロスコープと、
上記信号生成装置と上記オシロスコープとに結合される校正ユニットであって、上記信号生成装置のためのジッタ値候補を生成するよう構成されると共に、上記ジッタ値候補で生成したデータ・パターンによると、上記ＤＵＴが生成する上記クロックが、上記データ・パターンから上記オシロスコープで生成される上記アイ・ダイアグラムの測定されるアイ幅から所定耐性レベル内となるかどうかの判断を上記オシロスコープから受けるよう構成される校正ユニットと
を具えるダイナミックに動作パラメータを校正するシステム。
【請求項２】
上記校正ユニットが、更に電圧スイング値候補を生成し、該電圧スイング値候補を上記信号生成装置へ送り、上記電圧スイング値候補によると、上記ＤＵＴが生成する上記クロックが、上記データ・パターンから上記オシロスコープで生成される上記アイ・ダイアグラムの測定される上記アイ幅から所定耐性レベル内となるかどうかの判断を上記オシロスコープから受けるよう構成される請求項１記載の動作パラメータを校正するシステム。
【請求項３】
オシロスコープ及び信号生成装置に結合された被試験デバイス（ＤＵＴ）の少なくとも１つの動作パラメータを校正する方法であって、
上記信号生成装置からのデータ・パターンを受ける処理と、
ジッタ値候補を生成する処理と、
生成された上記ジッタ値候補を上記ＤＵＴに供給する処理と、
上記データ・パターンから上記オシロスコープで生成される上記アイ・ダイアグラムの測定されるアイ幅から所定耐性レベル内にあるクロック信号を、上記ジッタ値候補によって上記ＤＵＴが生成するかどうかの判断を上記オシロスコープから受ける処理と
を具える少なくとも１つの動作パラメータを校正する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して校正に関し、特に、データ・パターンのダイナミックな校正のための方法及びシステムに関する。
【背景技術】
【０００２】
信号生成装置は、良く知られた従来技術である。ジッタ校正のような校正が、ビット・エラー・レート・アナライザのような信号生成装置や、任意信号／波形生成装置（ＡＷＧ）において、利用可能である。典型的には、これら信号生成装置は、汎用であり、関心のある所与の信号を校正する。典型的には、２つのパラメータ（ジッタ及びスウィング）が、試行錯誤によって、同時に校正される。典型的な校正では、予期されるジッタ及びスウィング値に関して校正される。この校正方法は、モバイル・ハイデフニション・リンク技術（ＭＨＬ３．２など）や高精細度マルチメディア・インターフェース技術（ＨＤＭＩ（登録商標）１．４／２．０など）のような特定のデータ接続のために利用される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９１０１１８号公報
【非特許文献】
【０００４】
【非特許文献１】「オシロスコープ」の紹介ページ、［online］、テクトロニクス社、［２０１５年１２月２８日検索］、インターネット<URL：http://jp.tek.com/oscilloscope#all>
【非特許文献２】「任意波形ジェネレータ」の紹介ページ、［online］、テクトロニクス社、［２０１５年１２月２８日検索］、インターネット<URL：http://jp.tek.com/arbitrary-waveform-generator>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
既存の校正手順は、マニュアルで行われ、これは時間がかかり、エラーが生じがちである。また、オシロスコープに関して、アプリケーションと、その校正要件とを途切れなく結びつける簡単な方法がない。
【０００６】
本発明の実施形態は、従来技術のこれら及び他の制約を解決しようとするものである。
【課題を解決するための手段】
【０００７】
本発明のいくつかの見方としては、試験測定システムに結合された被試験デバイス（ＤＵＴ）の動作パラメータをダイナミックに校正するシステムがあり、これは、データ・パターンを生成するよう構成される信号生成装置と、クロック信号を生成するよう構成されるＤＵＴと、信号生成装置とＤＵＴとに結合され、生成されるクロック信号のマージンをデータ・パターンからオシロスコープ上で生成したアイ・ダイアグラムと比較して測定するよう構成されるオシロスコープと、校正ユニットとを含んでいる。いくつかの実施形態では、校正ユニットは、信号生成装置とオシロスコープとに結合され、信号生成装置のためのジッタ値候補を生成するよう構成される。校正ユニットは、また、ジッタ値候補で生成したデータ・パターンによると、ＤＵＴが生成するクロックが、データ・パターンからオシロスコープで生成されるアイ・ダイアグラムの測定されるアイ幅から所定耐性レベル内となるかの判断をオシロスコープから受けるよう構成される。校正ユニットは、また、更に電圧スイング値候補を生成し、この電圧スイング値候補を信号生成装置へ送り、この電圧スイング値候補によると、ＤＵＴが生成するクロックが、データ・パターンからオシロスコープで生成されるアイ・ダイアグラムの測定されるアイ幅から所定耐性レベル内となるかの判断をオシロスコープから受けるよう構成される。
【０００８】
本発明のいくつかの見方としては、関連する方法もある。加えて、本発明は、以下のような種々の概念から記述しても良い。
【０００９】
本発明の概念１は、試験測定システムに結合された被試験デバイス（ＤＵＴ）の動作パラメータをダイナミックに校正するシステムであって、このシステムは、
データ・パターンを生成するよう構成される信号生成装置と、
クロック信号を生成するよう構成されるＤＵＴと、
上記信号生成装置と上記ＤＵＴとに結合され、生成される上記クロック信号のマージンを上記データ・パターンから生成したアイ・ダイアグラムと比較して測定するよう構成されるオシロスコープと、
上記信号生成装置と上記オシロスコープとに結合される校正ユニットであって、上記信号生成装置のためのジッタ値候補を生成するよう構成されると共に、上記ジッタ値候補で生成したデータ・パターンによると、上記ＤＵＴが生成する上記クロックが、上記データ・パターンから上記オシロスコープで生成される上記アイ・ダイアグラムの測定されるアイ幅から所定耐性レベル内となるかどうかの判断を上記オシロスコープから受けるよう構成される校正ユニットと
を具えている。
【００１０】
本発明の概念２は、上記概念１による動作パラメータを校正するシステムであって、このとき、上記校正ユニットが、更に電圧スイング値候補を生成し、該電圧スイング値候補を上記信号生成装置へ送り、上記電圧スイング値候補によると、上記ＤＵＴが生成する上記クロックが、上記データ・パターンから上記オシロスコープで生成される上記アイ・ダイアグラムの測定される上記アイ幅から所定耐性レベル内となるかどうかの判断を上記オシロスコープから受けるよう構成される。
【００１１】
本発明の概念３は、上記概念１による動作パラメータを校正するシステムであって、
上記信号生成装置に結合され、校正されたパターンを記憶するよう校正されるメモリを更に具えている。
【００１２】
本発明の概念４は、上記概念１による動作パラメータを校正するシステムであって、このとき、上記信号生成装置が、上記ＤＵＴの上記クロックに関係するクロック信号を受けて、受けた上記クロック信号と揃った（align）上記データ・パターンを生成する位相ロック・ループを有している。
【００１３】
本発明の概念５は、上記概念１による動作パラメータを校正するシステムであって、このとき、上記ジッタ値候補は、繰り返し処理によって生成される。
【００１４】
本発明の概念６は、上記概念５による動作パラメータを校正するシステムであって、このとき、最終的なジッタ値候補は、正規化したジッタ値要素によって調整した初期ジッタ値から構成される。
【００１５】
本発明の概念７は、オシロスコープ及び信号生成装置に結合された被試験デバイス（ＤＵＴ）の少なくとも１つの動作パラメータを校正する方法であって、この方法は、
上記信号生成装置からのデータ・パターンを受ける処理と、
ジッタ値候補を生成する処理と、
生成された上記ジッタ値候補を上記ＤＵＴに供給する処理と、
上記データ・パターンから上記オシロスコープで生成される上記アイ・ダイアグラムの測定されるアイ幅から所定耐性レベル内にあるクロック信号を、上記ジッタ値候補によって上記ＤＵＴが生成するかどうかの判断を上記オシロスコープから受ける処理と
を具えている。
【００１６】
本発明の概念８は、上記概念７による少なくとも１つの動作パラメータを校正する方法であって、
電圧スイング値候補を生成する処理と、
上記電圧スイング値候補を上記信号生成装置に送る処理と、
上記電圧スイング値候補によると、上記ＤＵＴが生成する上記クロック信号が、上記データ・パターンから上記オシロスコープで生成される上記アイ・ダイアグラムの測定されるアイ幅から所定耐性レベル内となるかどうかの判断を上記オシロスコープから受ける処理と
を具えている。
【００１７】
本発明の概念９は、上記概念７による少なくとも１つの動作パラメータを校正する方法であって、１つ以上の校正されたパターンを上記信号生成装置に関連するメモリに記憶する処理を更に具えている。
【００１８】
本発明の概念１０は、上記概念９による少なくとも１つの動作パラメータを校正する方法であって、位相ロック・ループを用いて、分周されたクロック信号のクロックと揃った（align）データ・パターンを生成する処理を更に具えている。
【００１９】
本発明の概念１１は、上記概念７による少なくとも１つの動作パラメータを校正する方法であって、上記ジッタ値候補を用いた測定に基づき、第２ジッタ値を生成する処理を更に具えている。
【００２０】
本発明の概念１２は、上記概念７による少なくとも１つの動作パラメータを校正する方法であって、上記第２ジッタ値を生成するために、上記ジッタ値候補を正規化する処理を更に具えている。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施形態による校正のための接続を説明するブロック図である。
【図２Ａ】図２Ａは、本発明の実施形態によるデータ・パターンの校正のためのハイブリッド方法の工程を説明するフローチャート例の一部分である。
【図２Ｂ】図２Ｂは、本発明の実施形態によるデータ・パターンの校正のためのハイブリッド方法の工程を説明するフローチャート例の一部分である。
【図２Ｃ】図２Ｃは、本発明の実施形態によるデータ・パターンの校正のためのハイブリッド方法の工程を説明するフローチャート例の一部分である。
【図３】図３は、本発明の実施形態による多項式の近似曲線を用いたシステムの周期性ジッタを説明するグラフである。
【図４】図４は、本発明の実施形態による校正の収束を説明するグラフである。
【図５】図５は、本発明の実施形態による１ＭＨｚ成分に関する周期性ジッタ値を示すマージナル・アイに関するダイナミック校正を実行した後の校正結果、アイ・ダイアグラム及びスペクトラムを示す。
【図６】図６は、本発明の実施形態による５００ｋＨｚ成分に関する周期性ジッタ値を示すマージナル・アイに関するダイナミック校正を実行した後の最終的な校正結果、アイ・ダイアグラム及びスペクトラムを示す。
【発明を実施するための形態】
【００２２】
本発明の実施形態を説明するが、これらの例を添付の図で説明することがある。これらの図は、説明の都合であって、限定することを意図したものではない。本発明は、これら実施形態との関連で説明されるが、この説明は、これら特定の実施形態に本発明の範囲を限定することは意図していない。
【００２３】
本願における実施形態は、データ・パターンのダイナミックな校正に関する方法及びシステムを提供する。明細書における「１つの実施形態」又は「ある実施形態」との言及は、その実施形態と関連して説明される特定の特徴、構造、特性又は機能が、本発明の少なくとも１つの実施形態に含まれることを意味する。明細書中の色々な個所に現れる「１つの実施形態では」の言いまわしは、必ずしも全て同じ実施形態に言及するものではない。本発明の実施形態は、本願では、より良い理解のために、特定の典型的な細部を用いて説明される。しかし、開示される本発明は、当業者であれば、これら特定の細部を利用しなくても実現できる。本発明の実施形態は、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）のようなハードウェアで、若しくは、汎用コンピュータ、特定用途コンピュータと連動して動作するコンピュータ・ソフトウェアを用いて、又は、こうした例の組み合わせを用いて実現しても良い。ブロック図に示すコンポーネント及びデバイスは、本発明の典型的な実施形態の実例であり、本発明が不明確になるのを避けようとするものである。また、種々の要素間の接続は、直接とは限らず、その間のデータ転送は、変更することができる。
【００２４】
いくつかの実施形態では、 ダイナミックな校正のための方法が被試験デバイス（ＤＵＴ）の出力信号に対して実施され、これは、信号生成装置への基準入力信号として与えられる。信号生成装置は、任意波形生成装置（arbitrary waveform generator：AWG）のような任意の信号生成装置でよく、これは、ＤＵＴへの入力信号として利用される逆方向（backward）データ・パターンを生成する。データ・パターンは、ソース（信号源）ＤＵＴで生成される順方向クロック信号に対して校正される。ソース順方向クロックは、いくつかの例では、ｅＣＢＵＳ  ＦＷＤと呼ばれることがあり、また、データ・パターン（ＡＷＧからのデータ・パターンなど）は、ｅＣＢＵＳ  ＢＷＤデータと呼ばれることがある。ＡＷＧからの校正されたパターンは、ビット・エラー・レート（ＢＥＲ）値をチェックするために、ＤＵＴへの入力信号として再度供給される。
【００２５】
ある実施形態では、本発明のハイブリッド方法は、オシロスコープ上で動作し、校正が完全かを判断し、スカラー値に関してだけ校正するのではないソフトウェアによって、マージナル（marginal：周縁）アイ開口を満たすように校正する。そのため、データ・パターン（例えば、ＡＷＧパターン）は、ＤＵＴ出力信号に基いて、もっと多くの周期性ジッタ及び電圧スイングを加えることで調整される。
【００２６】
図１に示すように、本発明の実施形態による校正システム１００を、校正の接続のブロック図と共に説明する。校正システム１００には、オシロスコープ１２０に接続された信号生成装置１１０がある。信号生成装置１１０は、オシロスコープ１２０からソース（信号源）ＤＵＴ（Device Under Test：被試験デバイス）１３０へと通過する逆方向（backward）データ・パターンのようなデータ・パターンを生成する。ＤＵＴ１３０は、（ｅＣＢＵＳ  ＦＷＤ  ＣＬＫのような）順方向（Forward）クロックを生成し、それをオシロスコープ１２０へと送るよう構成される。ソースＤＵＴ１３０は、オシロスコープを通して信号生成装置１１０から逆方向データ・パターンも受け取る。校正システム１００には、更に、どの程度校正するか判断し、周期性ジッタＰｊを付加し、スイング電圧を調整する校正ユニット１４０もある。
【００２７】
説明の都合上、本発明の実施形態は、信号生成装置１１０を任意波形生成装置（ＡＷＧ）として言及して説明される。しかし、当業者であれば、信号生成装置は、ＡＷＧ以外の任意の信号生成でも良いことが理解できよう。信号生成装置１１０は、校正されたパターンを記憶するために、メモリ１１２に結合される。
【００２８】
本発明の実施形態は、ｅＣＢＵＳ  ＢＷＤデータのような逆方向データ・パターン上の周期性ジッタと電圧スイングとを、マージナル・アイ要件を満たすように校正する。加えて、逆方向データのジッタ耐性を求める。これは、ＭＨＬコンプライアンス試験仕様のような、あるプロトコルに関する試験仕様で特定される逆方向データの最大ジッタに、ソースＤＵＴ１３０が耐えられるかを確認するものである。
【００２９】
いくつかの実施形態では、２つのクロック周期性ジッタ成分が１０ＭＨｚと７ＭＨｚで与えられる。図１に示すシステムは、ソースＤＵＴのＣＫジッタを構成する１ＭＨｚ及び５００ｋＨｚジッタ成分に関してｅＣＢＵＳ−Ｓ  ＢＷＤパターンを別々に校正でき、これは、ダイナミック校正を実行することで実現される。こうしたダイナミック校正を実行することは、ＤＵＴに依存してＤＵＴのジッタが増減することがあり、従って（ＡＷＧパターンのような）データ・パターンをこれらの値に応じて調整できるので、好ましい。
【００３０】
図１に示すように、ＤＵＴから結果として生じるＡＶＬＩＮＫ又はＴＭＤＳデータ出力のような信号を、信号生成装置１１０の外部クロック入力レンジで許容できるものにスケール調整するため、外部クロック分周回路ＣＬＫ１５０が配置される。クロック分周回路１５０は、可変分周器を用いて、ＤＵＴ出力の高い周波数信号を１０ＭＨｚから８０ＭＨｚの間の入力レンジに変換する。受けた基準クロック入力信号は、続いて、信号生成装置１１０内の内部クロック発振器のＰＬＬ回路で使用される。従って、外部基準クロック信号と「可変」形式とが、信号生成装置の周波数を、ソースＤＵＴ１３０に由来する外部クロックへと調整するのに利用される。信号生成装置１１０のクロック入力レンジがＤＵＴ１３０の出力クロックと整合（マッチ）している実施形態であれば、クロック分周回路１５０は必要ないであろう。
【００３１】
信号生成装置１１０は、外部クロック分周器１５０からの外部基準クロック入力を加えることによって、ソースＤＵＴ１３０と同期され、そして、信号生成装置１１０中のハードウェア位相ロック・ループ（ＰＬＬ）は、これにロックし、受信した基準クロックに基いて校正されたパターンを生成する。
【００３２】
ある実施形態では、校正部１４０が、ジッタ成分を順次校正する。例えば、最初に１ＭＨｚジッタが校正され、続いて、５００ｋＨｚジッタとしても良い。次に、エラー・パターンが、信号生成装置１１０の出力信号の１ＭＨｚと５００ｋＨｚで校正される。校正部１４０は、スイング校正を実施し、ＡＷＧ利得を算出し、続いて、詳しくは後述するクリーン（つまり、干渉のない）マージンを有するｅＣＢＵＳ−Ｄ  ＢＷＤデータに合格する（pass）までジッタ量を調整する。
【００３３】
校正を始める場合、最初に、相対的に正確な初期周期性ジッタ値が選択される。この初期値は、ＤＵＴ１３０の出力信号とＡＷＧからの逆方向データ・パターンとに基いて、マージナル・アイ・ダイヤグラム試験の条件を満たすのに必要となるであろうオシロスコープ１２０で実行される繰り返し（反復）の回数を決定する。
【００３４】
図１に記述のシステムに関しては、経験的に求められるように、１ユニット・インターバル（ＵＩ）を用いることが、１ＭＨｚ及び５００ｋＨｚでの初期ジッタ値Ｐｊについての最適な初期値である。しかし、本発明の実施形態は、推定値に到達するために、３ポイント校正を実行するのにも利用できる。
【００３５】
図２Ａ、２Ｂ及び２Ｃを参照すると、本発明の実施形態によるデータ・パターンの校正のためのハイブリッド方法を描いたフローチャートが提示されている。この方法は、先に言及したｅＣＢＵＳ  ＦＷＤ  ＣＬＫのような順方向クロックを生成するソースＤＵＴ１３０を設定（セットアップ）する２０１の工程で始まる。工程２０２では、信号生成装置１１０が、先に言及したｅＣＢＵＳ  ＢＷＤデータのような逆方向データを生成するよう設定される。また、工程２０２では、オシロスコープとそのソフトウェアが、高度な自動ジッタ、アイ・ダイアグラム及びタイミンング測定を行うように設定される。こうした測定を行うソフトウェアは、例えば、米国オレゴン州ビーバートンのテクトロニクス・インコーポレテッドから入手可能なＤＰＯＪＥＴソフトウェアでも良い。
【００３６】
工程２０３では、詳しくは後述する２次多項式を用いて、スイング及びジッタ値に関する３ポイント校正が実施される。いくつかの実施形態では、３ポイント校正を実施せずに単に推定初期ジッタが用いられることもあるが、そのダイナミック校正では、完了するのに、より多数のサイクルを必要とすることがある。
【００３７】
工程２０４では、例えば、信号パスの損失に関して１５０ｍＶマスクの高さを＋７５ｍＶに、そして、ジッタ値を加えた後の立ち上がり時間に合致する５０ｍVに、というように、信号生成装置のスイング調整が設定される。工程２０５では、初期Ｐｊ値が設定され、例えば、１ＭＨｚにおいて１ＵＩの初期Ｐｊ値で開始する。工程２０６では、入力ビット・ストリームがＤＵＴ１３０から読み出され、初期Ｐｊ値が適用される。工程２０７（図２Ｂ）では、ジッタ・パターンが信号生成装置１１０に転送され、工程２０８では、オシロスコープのソフトウェアでアイの輪郭を形成することによって、アイ開口値又は複数の値が測定される。工程２０９では、オシロスコープのソフトウェアが、アイ測定値がジッタ試験基準を満たしたかを判断する。例えば、この基準は、もしアイ開口が＜（マスク幅＋１０％）  ＡＮＤ  ＞（実際のマスク幅−１０％）ＡＮＤ  アイ・マスｊのヒット＜権利放棄（waiver）限度（例えば、５０ヒット）ならば、満たされるとしても良い。もちろん、他の基準も可能である。もし測定値がこの基準を満たすならば、工程２１０（図２Ｃ）から始めて、ジッタ値が校正される。工程２１０では、オシロスコープのソフトウェアで追加のマスクが形成され、これは、中央マスクの一番上に重ねて配置される。オシロスコープのソフトウェアは、重複した（オーバーラップ）セグメントに関してマスクのヒットを提供するので、この追加マスクは、アイの高さの決定が合っているかどうか判断するのに役立つ。工程２１１において、もし重複したマスク・セグメントがうまく機能していないのなら、工程２１２において、信号生成装置のスイング利得をある倍率（factor：係数）によって増加させるが、もしそうでないなら、工程２１３において決定されるように、スイング調整を完了する。次に、信号生成装置のパターンは、工程２１４において、校正されたパターンに関してメモリ１１２に保存される。
【００３８】
工程２０９（図２Ｂ）に戻ると、もし、そうではなくて、アイ測定値がジッタ試験基準を満たさないなら、挿入されるジッタが調整される。判断ブロック２１５は、どちらの方法でジッタが調整されるべきか判断する。例えば、判断ブロック２１５は、「もしアイ開口＜マスク幅−１０％  ＯＲ  アイ・マスクヒット」の基準を適用しても良い。他の基準を利用しても良い。もしジッタを減少させるべきなら、工程２１６で減少させる。そうではなくて、もしジッタを加えるべきなら、工程２１７で加えられる。続いて、図２Ａを再度参照すると、フローは工程２０６に戻り、入力ビット・ストリームが再度読み出され、新しいＰｊ値が適用される。
【００３９】
上述のジッタの校正に関する方法は、レンジ内の目標値を達成する。本発明の実施形態は、クローズド（閉じた）ループ校正を実現するための非線形方程式を提供する。その収束は、減衰する形式で生じる。
【００４０】
工程２０３に戻ると、３ポイント校正は、信号生成装置にロードされるパターンに関する３つのスイング値を生成して測定すると共に、そのパターンを信号生成装置にロードすることにより３つのジッタ値を生成させて測定することを意味する。いくつかの実施形態では、スイングに関する３つの値としては、例えば、１.０V、７５０ｍＶ及び５００ｍＶとしても良い。周期性ジッタに関しては、３つの値としては、１.０ＵＩ、１.５ＵＩ及び２.０ＵＩとしても良い。これら値は、設定で変更可能である。また、工程２０３では、２次多項式フィットが実施され、目標値のための関心のある値が推定される。この推定ジッタ値は、ｍ初期Ｐｊと呼ぶ。周期性ジッタ値に関するシステム応答３００は、図３に示すようなものである。
【００４１】
推定スイング値は、ジッタ値を校正するのに利用される。最初に、ジッタがビット・ストリームに加えられるので、スイング値が最初に校正され、ビットの傾斜は緩慢となり、アイ開口が減少する。そのため、もしスイングが変化し続ければ、もっと多くのジッタを加えても良く、これは、もっと高いジッタ数のマージナル・アイに達する。そのため、スイング校正を最初に完了し、続いて、ジッタ校正ステップが実施される。
【００４２】
ある例では、目標のアイ幅（Target Eye Width：TEW）が３.３ナノ秒で、これは中央マスクのアイ幅である。その目標は、＋／−５％であり、これは、校正ジッタが、３.３ナノ秒−０.０５＊（３.３ナノ秒）と３.３ナノ秒＋０.０５＊（３.３ナノ秒）との間にあることを意味する。
【００４３】
ある実施形態では、クローズド・ループ校正ロジックが、カスタマイズした（custom：状況に合わせて変更した）非線形方程式を実行する。
【００４４】
最初に、Ｐｊの１ＵＩ値の初期挿入の後に、アイ幅が工程２０８（図２Ｂ）で測定される。例えば、測定されたアイ幅（Measured Eye Width：MEW）が５ナノ秒であると仮定する。次に、測定されたＭＥＷがＴＥＷから、どの程度離れているかを評価することによって、時間値が求められる。この例では、ＭＥＷ−ＴＥＷ＝５ナノ秒−３.５ナノ秒、つまり、１.５ナノ秒である。
【００４５】
続いて、「どの程度離れているかの値」が、目標値を用いて正規化され、これは、１.５ナノ秒／３.５ナノ秒＝０.４２８６と与えられる。この値は、ｉｎｃｒ＿Ｐｊとなり、次の繰り返しのためのＰｊ増加（incremental）値として利用される。
【００４６】
次の繰り返し（反復）での値は、ｍ初期Ｐｊ＝ｍ初期Ｐｊ＋ｉｎｃｒ＿Ｐｊであり、これは、１ＵＩ＋０.４２８６＝１.４２８６である。
【００４７】
先に見たように、増加量ｉｎｃｒ＿Ｐｊは、ポジティブであり、これは、もっと多くのジッタを工程２１７で加えて良いことを意味する。
【００４８】
もし、そうではなくて、例えば、ＭＥＷが２.５ナノ秒なら、これは３.３ナノ秒の目標値を下回り、「どの程度離れているかの値」は、＝ＭＥＷ−ＴＥＷ＝２.５ナノ秒−３.３ナノ秒＝−０.８ナノ秒として算出される。続いて、「どの程度離れているかの値」を正規化すると、−０.８ナノ秒／３.５ナノ秒＝−０.２２６が与えられる。工程２１６において、−０.２２６を１.０の初期ジッタ値、ｍ初期Ｐｊに加えると、ジッタ挿入値は減少する。
【００４９】
先に見てきたように、増加はネガティブであり、これは、アイのマージンを満たすにはジッタの付加を減らす必要があることを意味する。そのため、自動的に増加又は減少させた量のジッタが、クローズド・ループ校正の一部として生じる。工程２０６〜２１７は、測定されるアイ幅が特定のレンジ内に存在するまで繰り返される。校正部１４０（図１）の校正ロジックは、上述のように多項式とクローズド・ループ方法によるハイブリッド・モデルである。
【００５０】
図４を参照すると、収束グラフ４００は、本発明の実施形態による校正フローの例を示す。最初に、４１０として描かれた結果を用いて、２次多項式フィットが実行される。続いて、測定されるアイ幅出力が３.３ナノ秒の目標値の５％内に収まるまで、４２０〜４２６で描かれるように、複数のクローズド・ループ値が複数繰り返して計算される。
【００５１】
正確な信号生成（校正を伴う）に使用される技術には、２つの主要ステップがある：
【００５２】
ステップ１：特性評価−各パラメータを適切なレンジに渡って変化させ、複数の測定値の特性を表す多項式の近似曲線（poly-fit）を得る。
【００５３】
ステップ２：精密調整−妥当性確認試験が、特定評価ステップでの推定値を用いて実行される。測定値が所望の精度内であるなら、それ以上のステップは必要ない。もしそうでないなら、所望精度内の所望値に収束するように、更なる繰り返しアルゴリズムが適用される。このステップは、第１ステップでの推定値と、導関数ベース（derivative-based）の最適化工程における変更を利用した精密調整したものとを利用する。
【００５４】
先の２つのステップは、ＤＵＴのＴｘクロックに関するジッタに基いて、ジッタを調整することによって、ｅＣＢＵＳ  ＢＷＤデータ・パターンのような逆方向データ・パターンの校正を可能にする。
【００５５】
図５及び６を参照すると、本発明の実施形態によるマージナル・アイに関するダイナミック校正を実行した後の最終的な校正の結果であり、１ＭＨｚ成分に関する周期性ジッタ値５１０（図５）と、５００ｋＨｚ成分に関する周期性ジッタ値６１０（図６）とを示すアイ・ダイアグラム及びスペクトラムが示されている。
【００５６】
利点としては、本発明の実施形態は、リアルタイム（ＲＴ）オシロスコープと連動して機能し、目標とする障害のシーケンスを制御するための信号生成装置と連結する設備を提供する。
【００５７】
更に、本発明の実施形態は、ＣＴＳ仕様のような特定の仕様で必要とされるパターンをユーザに自動的に校正させるようにすると共に、校正すべき複数パターンのセットをユーザに特定させる。各試験が実行されると、校正結果は、パターンの形式に基いて自動的に適用される。
【００５８】
当業者であれば、本発明は何らかの特定規格（standard）に限定されるものはなく、発明の範囲を狭めることなく、類似のアーキテクチャを有するシステムに応用可能であることが理解できよう。
【００５９】
先の説明は、明確さと理解しやすさを意図して記述したものである。本願で記載された実施形態の広く種々の変更という観点から、この記述は、説明の都合に過ぎず、本発明の範囲を限定すると考えるべきではない。説明の都合から、本発明の特定の実施形態を説明し、記述してきたが、本発明の要旨と範囲から離れることなく、種々の変更を行って良い。従って、本発明は、添付の請求項によるのを除いて、限定されるべきではない。
【符号の説明】
【００６０】
１００  校正 システム
１１０  信号生成装置
１１２  メモリ
１２０  オシロスコープ
１３０  ソースＤＵＴ
１４０  校正ユニット
１５０  クロック分周回路
【図１】
2016218042.tif 000003
【図２Ａ】
2016218042.tif 000004
【図２Ｂ】
2016218042.tif 000005
【図２Ｃ】
2016218042.tif 000006
【図３】
2016218042.tif 000007
【図４】
2016218042.tif 000008
【図５】
2016218042.tif 000009
【図６】
2016218042.tif 000010
【外国語明細書】
【発明の名称】System and method for calibrating operational parameters
【技術分野】
【０００１】
This invention generally relates to calibration and, more particularly, relates to methods and systems for dynamic calibration of data patterns.
【背景技術】
【０００２】
Signal generators are well known in the art. Calibrations like a jitter calibration are available on signal generators such as a Bit Error Rate Analyzer or on an arbitrary signal/waveform generator (AWG).  Typically, these signal generators are general-purpose and calibrate a given signal of interest.  Typically, two parameters, Jitter and Swing, are calibrated at a time by trial and error. In a typical calibration, the pattern gets calibrated for expected jitter and swing values. This calibration method is used for particular data connections such as the Mobile High-Definition Link technologies, (such as MHL3.2) and High-Definition Multimedia Interface technologies (such as HDMI1.4/2.0).
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９１０１１８号公報
【非特許文献】
【０００４】
【非特許文献１】「オシロスコープ」の紹介ページ、［online］、テクトロニクス社、［２０１５年１２月２８日検索］、インターネット<URL：http://jp.tek.com/oscilloscope#all>
【非特許文献２】「任意波形ジェネレータ」の紹介ページ、［online］、テクトロニクス社、［２０１５年１２月２８日検索］、インターネット<URL：http://jp.tek.com/arbitrary-waveform-generator>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
The existing calibration procedures are done manually, which is time consuming and error prone. Also, there is no easy way for the oscilloscope to seamlessly tie an application and its calibration requirements.
【０００６】
Embodiments of the invention address these and other limitations of the prior art.
【課題を解決するための手段】
【０００７】
Aspects of the invention include a system for dynamically calibrating operational parameters of a Device Under Test (DUT) coupled to a test and measurement system that includes a signal generator structured to generate a data pattern, a DUT structured to generate a clock signal, an oscilloscope coupled to the signal generator and to the DUT and structured to measure margins of the generated clock signal compared to an eye-diagram produced on the oscilloscope from the data pattern, and a calibration unit. In some embodiments the calibration unit is coupled to the signal generator and to the oscilloscope, and structured to produce a candidate a jitter value for the signal generator. The calibration unit is also structured to receive a determination from the oscilloscope whether the data pattern generated with the candidate jitter value causes the DUT to produce the generated clock signal within a pre-determined tolerance level from a measured eye width of the eye-diagram generated by the oscilloscope from the data pattern. The calibration unit may also be further structured to generate a candidate voltage swing value, send the candidate voltage swing value to the signal generator, and receive a determination from the oscilloscope whether the candidate voltage swing value causes the DUT to produce the generated clock signal within the pre-determined tolerance level from the measured eye width of the eye-diagram generated by the oscilloscope from the data pattern. 
【０００８】
Aspects of the invention also include associated methods. Besides, the present invention may be described from various concepts as below.
【０００９】
A concept 1 of the present invention is a system for dynamically calibrating operational parameters of a Device Under Test (DUT) coupled to a test and measurement system, the system comprising:
a signal generator structured to generate a data pattern;
a DUT structured to generate a clock signal;
an oscilloscope coupled to the signal generator and to the DUT and structured to measure margins of the generated clock signal compared to an eye-diagram produced on the oscilloscope from the data pattern; and
a calibration unit coupled to the signal generator and to the oscilloscope, the calibration unit structured to produce a candidate a jitter value for the signal generator, and to receive a determination from the oscilloscope whether the data pattern generated with the candidate jitter value causes the DUT to produce the generated clock signal within a pre-determined tolerance level from a measured eye width of the eye-diagram generated by the oscilloscope from the data pattern.
【００１０】
A concept 2 of the present invention is the system for calibrating operational parameters according to the concept 1, in which the calibration unit is further structured to generate a candidate voltage swing value, send the candidate voltage swing value to the signal generator, and receive a determination from the oscilloscope whether the candidate voltage swing value causes the DUT to produce the generated clock signal within the pre-determined tolerance level from the measured eye width of the eye-diagram generated by the oscilloscope from the data pattern. 
【００１１】
A concept 3 of the present invention is the system for calibrating operational parameters according to the concept 1, further comprising:
a memory coupled to the signal generator and structured to store calibrated patterns.
【００１２】
A concept 4 of the present invention is the system for calibrating operational parameters according to the concept 1 in which the signal generator comprises a phase locked loop structured to accept a clock signal related to the clock signal of the DUT and to generate the data pattern aligned to the accepted clock signal.
【００１３】
A concept 5 of the present invention is the system for calibrating operational parameters according to the concept 1 in which the candidate jitter value is generated through a reiterative process.
【００１４】
A concept 6 of the present invention is the system for calibrating operational parameters according to the concept 5 in which a final candidate jitter value comprises an initial jitter value adjusted by a normalized jitter value factor.
【００１５】
A concept 7 of the present invention is a method of calibrating at least one operative parameter of a Device Under Test (DUT) coupled to an oscilloscope and to a signal generator, the method comprising:
accepting a data pattern from the signal generator;
generating a candidate jitter value;
providing the generated candidate jitter value to the DUT; and
receiving from the oscilloscope a determination whether the candidate jitter value causes the DUT to produce a clock signal that is within a pre-determined tolerance level from a measured eye width of the eye-diagram generated by the oscilloscope from the data pattern.
【００１６】
A concept 8 of the present invention is the method of calibrating at least one operative parameter according to the concept 7, further comprising:
generating a candidate voltage swing value;
sending the candidate voltage swing value to the signal generator; and
receiving from the oscilloscope a determination from the oscilloscope whether the candidate voltage swing value causes the DUT to produce the generated clock signal within the pre-determined tolerance level from the measured eye width of the eye-diagram generated by the oscilloscope from the data pattern.
【００１７】
A concept 9 of the present invention is the method of calibrating at least one operative parameter according to the concept 7 further comprising storing one or more calibrated patterns in a memory associated with the signal generator.
【００１８】
A concept 10 of the present invention is the method of calibrating at least one operative parameter according to the concept 9, further comprising generating the data pattern aligned to the clock of the divided clock signal using a phase locked loop.
【００１９】
A concept 11 of the present invention is the method of calibrating at least one operative parameter according to the concept 7 further comprising generating a second jitter value based on a measurement using the candidate jitter value.
【００２０】
A concept 12 of the present invention is the method of calibrating at least one operative parameter according to the concept 11, further comprising normalizing the candidate jitter value to produce the second jitter value.
【図面の簡単な説明】
【００２１】
【図１】FIG. 1 is a block diagram illustrating connections for calibration according to embodiments of the invention.
【図２Ａ】FIG. 2A is a portion of an example flowchart illustrating operations of a hybrid method for calibration of data patterns in accordance with embodiments of the invention.
【図２Ｂ】FIG. 2B is a portion of an example flowchart illustrating operations of a hybrid method for calibration of data patterns in accordance with embodiments of the invention.
【図２Ｃ】FIG. 2C is a portion of an example flowchart illustrating operations of a hybrid method for calibration of data patterns in accordance with embodiments of the invention.
【図３】FIG. 3 is a chart illustrating periodic jitter of the system using poly-fit estimation in accordance with embodiments of the invention.
【図４】FIG. 4 is a graph illustrating calibration convergence in accordance with embodiments of the invention.
【図５】FIG. 5 shows calibrated results after dynamic calibration with Marginal EYE, EYE diagram and Spectrum showing Periodic jitter values for 1MHz in accordance with an embodiment of the invention.
【図６】FIG. 6 shows calibrated results after dynamic calibration with Marginal EYE, EYE diagram and Spectrum showing Periodic jitter values for 500kHz in accordance with an embodiment of the invention.
【発明を実施するための形態】
【００２２】
Reference is made to embodiments of the invention, examples of which may be illustrated in the accompanying figures. These figures are intended to be illustrative, not limiting. Although the invention is described in the context of these embodiments, it should be understood that this description is not intended to limit the scope of the invention to these particular embodiments.
【００２３】
The embodiments herein provide method and system for dynamic calibration of data patterns. References in the specification to “one embodiment” or “an embodiment” means that a particular feature, structure, characteristic, or function described in connection with the embodiment is included in at least one embodiment of the invention. The appearances of the phrase “in one embodiment” in various places in the specification are not necessarily all referring to the same embodiment. Embodiments of the invention are described herein using specific exemplary details for better understanding. However, the invention disclosed can be implemented by a person skilled in the art without the use of these specific details. Embodiments of the invention may be implemented in hardware, such as an Application Specific Integrated Circuit (ASIC), a Field Programmable Gate Array (FPGA), or with computer software operating in conjunction with a general purpose computer, a specific purpose computer, or a combination of such examples. Components and devices shown in block diagram are illustrative of exemplary embodiments of the invention and are meant to avoid obscuring the invention. Also, the connections between various elements may not necessarily be direct and the data transfer in between can be subjected to modifications.
【００２４】
In some embodiments a method for dynamic calibration is performed on an output of a Device Under Test (DUT) which is given as reference input to a signal generator. The signal generator can be any signal generator like an arbitrary waveform generator (AWG) which generates backward data patterns to be used as input for the DUT. The data pattern is calibrated with respect to a forward clock signal generated by the source DUT. The Source Forward Clock may be referred to in some examples as eCBUS FWD and the data pattern (like a data pattern from an AWG) may be referred to as eCBUS BWD data. The calibrated pattern from the AWG is provided back as an input to the DUT to check for Bit Error Rate (BER) values.
【００２５】
In an embodiment, a hybrid method of the present invention calibrates to meet marginal EYE opening through software running on an oscilloscope for determining that calibration is completed, and not merely calibrated with a scalar value. So, the data pattern, for example the AWG pattern, is adjusted by adding more periodic jitter and voltage swing based on the DUT output.
【００２６】
A calibration system 100 according to embodiments of the invention is illustrated with a calibration connection diagram as shown in Fig 1. The calibration system 100 includes a signal generator 110 connected to an oscilloscope 120. The signal generator 110 generates data patterns, such as backward data patterns, for passing through the oscilloscope 120 to a source DUT (Device Under Test) 130. The DUT 130 is configured to generate a forward clock (such as an eCBUS FWD CLK) and send it to the oscilloscope 120. The source DUT 130 also receives the backward data patterns from the signal generator 110 through the oscilloscope. The calibration system 100 further includes a calibration unit 140 for determining how much to calibrate, adding periodic jitter Pj and adjusting swing voltage.
【００２７】
For the purpose of explanation, embodiments of the invention are described with reference to the signal generator 110 as an arbitrary waveform generator (AWG). However, a person ordinarily skilled in the art would appreciate that the signal generator may be any signal generator other than AWG also. The signal generator 110 is coupled to a memory 112 for storing calibrated patterns.
【００２８】
Embodiments of the invention calibrate periodic jitter on the backward data patterns, such as eCBUS BWD data, and voltage swing, to meet marginal EYE requirements. Additionally embodiments determine the jitter tolerance of the backward data. This confirms that the source DUT 130 tolerates the maximum jitter of the backward data specified by test specifications for certain protocols, such as the MHL compliance test specification. 
【００２９】
In some embodiments two clock periodic jitter components are provided at 10MHz and 7MHz, and two data jitter components are provided at 1MHz and 500 kHz. The system illustrated in FIG. 1 can calibrate eCBUS-S BWD patterns for 1MHz and 500KHz jitter components separately, which accounts for the source DUT CK jitter, and this is achieved by performing dynamic calibration. Performing such a dynamic calibration is preferred because the DUT can have more or less jitter depending on the DUT and then the data pattern (like AWG pattern) can get adjusted for these values. 
【００３０】
As illustrated in FIG. 1, an external clock divider circuit CLK 150 is positioned to scale a signal from the DUT, such as a resultant AVLINK or TMDS data output to one that may be accepted by an external clock input range of the signal generator 110. The clock divider circuit 150 converts the higher frequency signals from the DUT output to an input range between 10MHZ to 800MHZ, using a variable divider. The received reference clock input is then used in the PLL circuit of an internal clock oscillator within the signal generator 110. Therefore, the external reference clock signal and ‘Variable’ type is used to adjust the signal generator frequency to the external clock that originates with the source DUT  130. In embodiments where the clock input range of the signal generator 110 matches an output clock of the DUT 130, the clock divider circuit 150 would not be necessary.
【００３１】
The signal generator 110 is made to be synchronous with the source DUT 130 by applying an external REF CK input from the external clock divider 150, and a hardware Phase Locked Loop (PLL) in the signal generator 110 locks to this and generates calibrated patterns based on the received reference clock.
【００３２】
In an embodiment, a calibrator 140 sequentially calibrates jitter components. For example first a 1MHz jitter may be calibrated, followed by 500 kHz jitter. Next, error patterns are calibrated at 1MHz and 500 KHz from the signal generator 110 output. The calibrator 140 performs swing calibration and computes the AWG gain, and then adjusts the jitter amount until it passes an eCBUS-D BWD Data with clean (i.e., non-interfering) margins, as described in more detail below.
【００３３】
When the calibration is to begin, first a relatively accurate initial periodic jitter value is selected. The initial value determines the number of iterations that will be needed to satisfy the marginal eye diagram test that is performed by the oscilloscope 120 based on the output of the DUT 130 and backward data patterns from the AWG.
【００３４】
As experimentally determined, having a 1 Unit Interval (UI) is an optimal initial value for an initial jitter value Pj at 1MHz and 500 KHz for the system described in FIG. 1. However, embodiments of the invention can also be used to perform a 3-point calibration to arrive an estimated value.
【００３５】
Referring to FIGS. 2A, 2B, and 2C, a flow diagram depicting a hybrid method for calibration of data patterns is provided in accordance with an embodiment of the present invention. The method begins with an operation of 201 for setting up the source DUT 130 for generating a forward clock, such as the previously mentioned eCBUS FWD CLK. In operation 202, the signal generator 110 is set up to generate backward data, such as the previously mentioned eCBUS BWD data. Also in operation 202 the oscilloscope and its software are set up for making advanced automated jitter, eye-diagram and timing measurements. The software for making such measurements may be, for example, DPOJET software available from Tektronix, Inc. of Beaverton Oregon. 
【００３６】
In operation 203, a 3-point calibration for swing and jitter values is performed using a second order polynomial, as described in more detail below. In some embodiments merely an estimated initial jitter may be used, without performing the 3-point calibration, but the dynamic calibration may take more cycles to complete.
【００３７】
In operation 204, the signal generator swing adjustment is set as, for example, 150mV mask height + 75mV for signal path loss and 50mV to meet rise time after adding the jitter value. In operation 205, the initial Pj value is set, starting with, for example an initial Pj value of 1UI@1MHZ. In operation 206, an input bit stream is read from the DUT 130 and the initial Pj value is applied. In operation 207 (FIG. 2B), the jitter pattern is transferred to the signal generator 110 and, in operation 208, an EYE open value or set of values is measured by creating an EYE contour in the oscilloscope software. In operation 209 the oscilloscope software determines if the eye measurement satisfies the jitter test criteria. For example, the criteria may be satisfied if the eye Open < (Mask width + 10%) AND > (Actual Mask width - 10%) AND EYE Masj hits < waiver limit (for example 50 hits). Of course, other criteria are also possible. If the measurement satisfies the criteria, the jitter values are calibrated beginning with operation 210 (FIG. 2C).  In operation 210, an additional mask is created in the oscilloscope software which overlaps and sits at a top portion of the center mask. This additional mask helps to determine whether the Eye Height determination is met, since the oscilloscope software provides mask hits for any overlapping segment. In operation 211, if the overlap mask segment fails, the swing gain of the signal generator is increased by a factor in operation 212, otherwise the swing adjustment is complete as determined in operation 213. Next the signal generator pattern is saved in the memory 112 with the calibrated pattern in operation 214.
【００３８】
Returning back to operation 209 (FIG. 2B), if instead the eye measurement does not satisfy the jitter test criteria, then the inserted jitter is adjusted. The decision block 215 determines which way the jitter is to be adjusted. For example the decision block 215 may apply the criterion of “if eye open<Mask width-10% OR EYE MASK hits.” Other criteria may also be used. If jitter is to be reduced, it is reduced in operation 216. Otherwise, if jitter is to be added, it is added in operation 217. Then, referring back to FIG. 2A, the flow returns back to operation 206, the input bit stream is again read and a new Pj value applied.
【００３９】
The method for calibration of jitter described above achieves a target value within range. Embodiments of the present invention provide a non-linear equation to achieve a closed loop calibration. The convergence happens in a damping fashion.
【００４０】
Returning back to operation 203, the 3-point calibration means to generate and measure three swing values for a pattern loaded in the signal generator, and generate and measure 3 jitter values by loading the pattern into the signal generator. In some embodiments the 3 values for swing may include 1.0V, 750mV and 500mV, for example. For periodic jitter, the 3 values may include 1.0UI, 1.5UI and 2.0UI. These values are configurable. Also in operation 203, the polynomial fit of order 2 is performed and the value of interest for the target value is estimated. This estimated jitter value will be called as m_initialPj. The system response 300 for the periodic jitter value is as shown in Fig. 3.
【００４１】
The estimated swing value is used to calibrate the jitter value. First the swing value is initially calibrated since jitter is added to the bit stream, the slope of the bits becomes slow and eye opening reduces. So, if swing keeps varying, then more jitter can be added, which gets to a marginal eye at higher jitter numbers. So, the swing calibration is completed first and then jitter calibration steps are performed.
【００４２】
In an example, the target Eye Width (TEW) is 3.3ns, which is the center mask eye width value. The range is +/-5% which means the calibrated jitter value should lie between 3.3ns- 0.05*(3.3ns) and 3.3ns+0.05*(3.3ns).
【００４３】
In an embodiment, the Closed Loop calibration logic implements a custom nonlinear equation:
【００４４】
First, the eye width is measured in the operation 208 (FIG. 2B) after the initial insertion of Pj 1UI value. For example, assume the measured Eye Width (MEW) is 5ns. Next a time value is determined by evaluating how far the measured MEW is from TEW. In this example, MEW - TEW = 5ns - 3.5ns, or 1.5ns.
【００４５】
Then a ‘how_far_value’ is normalized with the target value which gives 1.5ns/3.5ns = 0.4286. This value becomes incr_Pj, and is used as the incremental Pj value for next iteration.
【００４６】
The next iteration value is m_initialPj = m_initialPj + incr_Pj which is 1UI + 0.4286 = 1.4286.
【００４７】
As observed above, the increment incr_Pj is positive which means more jitter can be added in operation 217.
【００４８】
If instead, for example, the MEW is 2.5ns, which is below target value of 3.3ns, the ‘how_far_value’ is computed as = MEW - TEW = 2.5ns - 3.3ns = -0.8ns. Then normalizing ‘how far value’ gives -0.8ns/3.5ns = -0.226. Adding the -0.226 to the initial jitter value m_initialPj of 1.0 reduces the jitter insertion value in the operation 216.
【００４９】
As observed above, the increment is negative which means jitter addition has to be reduced to meet the eye margins. So, the automatically incremented or reduced amount of jitter happens as part of the closed loop calibration. The operations 206 - 217 are repeated until the measured eye width is within the specified range. The calibration logic of the calibrator 140 (FIG. 1) is a hybrid model with a combination of polynomial and closed loop methods as described above.
【００５０】
Referring to Fig. 4, convergence graph 400 illustrates an example calibration flow in accordance with an embodiment of the invention. First a second-order polynomial fit is performed with the result illustrated as 410. Then the closed-loop values are calibrated in multiple iterations until the measured eye width output falls within 5% of the target value of 3.3ns, as illustrated in 420-426.
【００５１】
The technique used for accurate signal generation (with calibration) includes two main steps:
【００５２】
Step 1: Characterization - Each parameter is varied across an appropriate range, and a poly-fit is obtained to characterize the measured values.
【００５３】
Step 2: Fine-Tuning - A validation test is run with the estimated values from the characterization step. If the measured values are within the accuracy desired, there are no further steps required. If not, then a further iterative algorithm is applied to converge on the desired values within the desired accuracy. This step uses the estimates from the first step, and fine-tunes those using modifications of the derivative-based optimization operation.
【００５４】
The above two steps enables the calibration of the backward data patterns, such as eCBUS BWD data patterns by adjusting jitter based on jitter with DUT Tx Clock.
【００５５】
Referring to FIGs. 5 and 6, the final calibrated results after performing dynamic calibration with Marginal EYE, EYE diagram and Spectrum showing periodic jitter value 510 for 1MHz (FIG. 5) and periodic jitter value 610 for 500 kHz (FIG. 6) components is shown in accordance with an embodiment of the invention.
【００５６】
In an advantageous aspect, embodiments of the invention work in conjunction with a Real-time (RT) oscilloscope, and provides a facility to interface with a signal generator to controls the sequence of target impairments. 
【００５７】
Further, embodiments of the present invention lets users automatically calibrate pattern required by the particular specifications, such as the CTS specification, and lets the user specify a set of patterns to be calibrated. When each test is run, the calibration results are automatically applied based on the pattern type.
【００５８】
It shall be well understood to a person skilled in the art that the invention is not limited to any particular standard, but is applicable to systems having similar architecture without depraving from the inventive scope.
【００５９】
The foregoing description has been described for purposes of clarity and understanding. In view of the wide variety of permutations to the embodiments described herein, the description is intended to be illustrative only, and should not be taken as limiting the scope of the invention. Although specific embodiments of the invention have been illustrated and described for purposes of illustration, various modifications may be made without departing from the spirit and scope of the invention. Accordingly, the invention should not be limited except as by the appended claims.
【符号の説明】
【００６０】
100  calibration system
110  signal generator
112  Memory
120  oscilloscope
130  source DUT
140  calibration unit
150  clock divider circuit
【請求項１】
A system for dynamically calibrating operational parameters of a Device Under Test (DUT) coupled to a test and measurement system, the system comprising:
a signal generator structured to generate a data pattern;
a DUT structured to generate a clock signal;
an oscilloscope coupled to the signal generator and to the DUT and structured to measure margins of the generated clock signal compared to an eye-diagram produced on the oscilloscope from the data pattern; and
a calibration unit coupled to the signal generator and to the oscilloscope, the calibration unit structured to produce a candidate a jitter value for the signal generator, and to receive a determination from the oscilloscope whether the data pattern generated with the candidate jitter value causes the DUT to produce the generated clock signal within a pre-determined tolerance level from a measured eye width of the eye-diagram generated by the oscilloscope from the data pattern.
【請求項２】
The system for calibrating operational parameters according to claim 1, in which the calibration unit is further structured to generate a candidate voltage swing value, send the candidate voltage swing value to the signal generator, and receive a determination from the oscilloscope whether the candidate voltage swing value causes the DUT to produce the generated clock signal within the pre-determined tolerance level from the measured eye width of the eye-diagram generated by the oscilloscope from the data pattern. 
【請求項３】
A method of calibrating at least one operative parameter of a Device Under Test (DUT) coupled to an oscilloscope and to a signal generator, the method comprising:
accepting a data pattern from the signal generator;
generating a candidate jitter value;
providing the generated candidate jitter value to the DUT; and
receiving from the oscilloscope a determination whether the candidate jitter value causes the DUT to produce a clock signal that is within a pre-determined tolerance level from a measured eye width of the eye-diagram generated by the oscilloscope from the data pattern.
【要約】
【課題】 Calibrate jitter or swing of DUT.
【解決手段】 A system 100 for dynamically calibrating operational parameters of a Device Under Test (DUT) 130 includes a signal generator 110 for generating a data pattern, a DUT structured to generate a clock signal, an oscilloscope 120 structured to measure margins of the generated clock signal compared to an eye-diagram produced on the oscilloscope from the data pattern. A calibration unit 140 can produce a candidate a jitter value for the signal generator 110, receive a determination from the oscilloscope 120 whether the data pattern generated with the candidate jitter value causes the DUT 130 to produce the generated clock signal within a pre-determined tolerance level, and modify the jitter value accordingly. The calibration unit 140 may also be further structured to generate voltage swing values.
【選択図】図１
【図１】
2016218042.tif 000011
【図２Ａ】
2016218042.tif 000012
【図２Ｂ】
2016218042.tif 000013
【図２Ｃ】
2016218042.tif 000014
【図３】
2016218042.tif 000015
【図４】
2016218042.tif 000016
【図５】
2016218042.tif 000017
【図６】
2016218042.tif 000018