(57)【要約】      （修正有）【課題】フィンの側面に絶縁膜のバリを残さず、かつ、フィンをドーム状に形成できるようにする半導体装置の製造方法を提供する。【解決手段】素子分離用絶縁膜３ｂと活性領域ｋとに跨るようにｙ方向に延在する開口パターンＯＰａ，ＯＰｂを有するマスク膜ＭＦを形成する工程と、マスク膜ＭＦをマスクとして活性領域ｋを選択的にエッチングすることにより、第１のトレンチ７ａ〜７ｄを形成する工程と、マスク膜ＭＦをマスクとして素子分離用絶縁膜３ｂを選択的にエッチングすることにより、第１のトレンチ７ａ〜７ｄとともにｙ方向に延在する１本のトレンチを構成する第２のトレンチを形成する工程と、第１及び第２のトレンチそれぞれの底面に形成された底面反応生成物を除去する工程と、マスク膜ＭＦをマスクとして素子分離用絶縁膜３ｂを選択的にさらにエッチングすることにより、第２のトレンチの底面の位置を下げる工程とを備える。【選択図】図５
2016207907.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜からなる素子分離領域と、半導体基板からなる活性領域とが第１の方向に沿って交互に存在する半導体基板上に、前記素子分離領域と前記活性領域とに跨るように前記第１の方向に延在する開口パターンを有するマスク膜を形成する工程と、
前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、第１のトレンチを形成する工程と、
前記第１のトレンチを形成した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にエッチングすることにより、前記第１のトレンチとともに前記第１の方向に延在する１本のトレンチを構成する第２のトレンチを形成する工程と、
前記第２のトレンチを形成した後、前記第１及び第２のトレンチそれぞれの底面に形成された底面反応生成物を除去する工程と、
前記底面反応生成物を除去する工程を実施した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にさらにエッチングすることにより、前記第２のトレンチの底面の位置を下げる工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２のトレンチを形成する工程では、エッチング後の前記第１のトレンチの底面と前記第２のトレンチの底面とが同じ深さに位置するよう、前記素子分離領域を選択的にエッチングする
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記素子分離領域を選択的にさらにエッチングした後の前記第１のトレンチの底面には、前記第１の方向に沿う断面の形状が略半円形であるフィンが形成される
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記底面反応生成物を除去する工程では、前記第１及び第２のトレンチそれぞれの側面に形成された側面反応生成物に対して、前記底面反応生成物を選択的に除去する
ことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記第１のトレンチを形成する工程は、
前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、予備トレンチを形成する工程と、
前記予備トレンチの内表面に保護膜を形成する工程と、
前記保護膜のうち前記予備トレンチの底面に形成された部分を選択的に除去する工程と
を繰り返すことによって前記第１のトレンチを形成するよう構成される
ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記保護膜を形成する工程は、前記保護膜の膜厚が所定値に達したときに自己整合的に前記保護膜の形成が停止される方法によって行う
ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記方法はプラズマ酸化法である
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記予備トレンチを形成する工程では、ボーイング形状が発生しない深さまで、前記予備トレンチの形成を行う
ことを特徴とする請求項３乃至８のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
絶縁膜からなる素子分離領域と、半導体基板からなる活性領域とが第１の方向に沿って交互に存在する半導体基板上に、前記素子分離領域と前記活性領域とに跨るように前記第１の方向に延在する開口パターンを有するマスク膜を形成する工程と、
前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、第１のトレンチを形成する工程と、
前記第１のトレンチを形成した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にエッチングすることにより、前記第１のトレンチとともに前記第１の方向に延在する１本のトレンチを構成する第２のトレンチを形成する工程と、
前記第２のトレンチを形成した後、前記第１及び第２のトレンチそれぞれの底面、並びに、前記第２のトレンチを形成する際に前記第１及び第２のトレンチの境界部分に形成される突起部の表面に形成された底面反応生成物を除去する工程と、
前記底面反応生成物を除去する工程を実施した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にさらにエッチングすることにより、前記第２のトレンチの底面の位置を下げるとともに前記突起部を除去する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項１０】
前記素子分離領域を選択的にさらにエッチングした後の前記第１のトレンチの底面には、前記第１の方向に沿う断面の形状が略半円形であるフィンが形成される
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記底面反応生成物を除去する工程では、前記第１及び第２のトレンチそれぞれの側面に形成された側面反応生成物に対して、前記底面反応生成物を選択的に除去する
ことを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１のトレンチを形成する工程は、
前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、予備トレンチを形成する工程と、
前記予備トレンチの内表面に保護膜を形成する工程と、
前記保護膜のうち前記予備トレンチの底面に形成された部分を選択的に除去する工程と
を繰り返すことによって前記第１のトレンチを形成するよう構成される
ことを特徴とする請求項９乃至１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記保護膜を形成する工程は、前記保護膜の膜厚が所定値に達したときに自己整合的に前記保護膜の形成が停止される方法によって行う
ことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記方法はプラズマ酸化法である
ことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記予備トレンチを形成する工程では、ボーイング形状が発生しない深さまで、前記予備トレンチの形成を行う
ことを特徴とする請求項１２乃至１４のいずれか一項に記載の半導体装置の製造方法。
【請求項１６】
半導体基板の主面に、絶縁膜領域で囲まれてなる活性領域を区画する工程と、
前記絶縁膜領域及び前記活性領域それぞれの上面に跨る開口パターンを有するマスク膜を形成する工程と、
前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、第１のトレンチを形成する工程と、
前記第１のトレンチを形成した後、第１のエッチング選択比を有する第１の条件で前記マスク膜をマスクとするドライエッチングを行うことによって前記素子分離領域をエッチングすることにより、前記第１のトレンチとともに１本のトレンチを構成する第２のトレンチを形成する工程と、
前記第２のトレンチを形成した後、前記第１及び第２のトレンチそれぞれの内表面に形成された反応生成物のうち、前記第１及び第２のトレンチそれぞれの底面に形成された部分である底面反応生成物を除去する工程と、
前記底面反応生成物を除去する工程を実施した後、前記第１のエッチング選択比よりも小さい第２のエッチング選択比を有する第２の条件で前記マスク膜をマスクとするドライエッチングを行うことによって前記素子分離領域を選択的にさらにエッチングすることにより、前記第２のトレンチの底面を前記第１のトレンチの底面より低い位置まで下げる工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項１７】
前記素子分離領域を選択的にさらにエッチングした後の前記第１のトレンチの底面には、前記第１の方向に沿う断面の形状が略半円形であるフィンが形成される
ことを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記第１のトレンチを形成する工程は、
前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、予備トレンチを形成する工程と、
前記予備トレンチの内表面に保護膜を形成する工程と、
前記保護膜のうち前記予備トレンチの底面に形成された部分を選択的に除去する工程と
を繰り返すことによって前記第１のトレンチを形成するよう構成される
ことを特徴とする請求項１６又は１７に記載の半導体装置の製造方法。
【請求項１９】
前記保護膜を形成する工程は、前記保護膜の膜厚が所定値に達したときに自己整合的に前記保護膜の形成が停止される方法によって行う
ことを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記方法はプラズマ酸化法である
ことを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記予備トレンチを形成する工程では、ボーイング形状が発生しない深さまで、前記予備トレンチの形成を行う
ことを特徴とする請求項１８乃至２０のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、半導体基板と絶縁膜に跨って設けられるトレンチを有する半導体装置の製造方法に関する。
【０００２】
半導体装置の製造工程では、シリコン酸化膜などの絶縁膜とシリコンからなる半導体基板とに跨るトレンチの形成が行われる場合がある。一例を挙げると、ＤＲＡＭ(Dynamic Random Access Memory)の製造工程では、半導体基板の表面にワード線トレンチを設け、その内部に導電膜を埋め込むことによってワード線（以下、「埋め込みワード線」と称する）を形成する場合があり、その場合のワード線トレンチは、半導体基板の表面にマトリクス状に形成した複数の活性領域と、これらの間に配置される絶縁膜からなる素子分離領域とに跨るように形成される。
【０００３】
特許文献１〜７には、埋め込みワード線を有する半導体装置の例が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０１６８４２号公報
【特許文献２】特開２００８−０９１８７１号公報
【特許文献３】特開２０１１−２４３８０２号公報
【特許文献４】特開２０１２−２３４９６４号公報
【特許文献５】特開２０１２−２５３０８６号公報
【特許文献６】特開２０１２−２５３１２２号公報
【特許文献７】特開２０１３−１４９６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１〜７に開示される埋め込みワード線は、いずれもフィン構造と呼ばれる構造を有している。これは、ワード線トレンチの底面から半導体基板のみを突出させた構造であり、突出した半導体基板が魚のひれ（フィン）のように見えることから、フィン構造と呼ばれる。埋め込みワード線をフィン構造にすることで、埋め込みワード線をゲート電極とするセルトランジスタのチャネル抵抗を減少させることが可能になる。
【０００６】
フィン構造のワード線トレンチを形成する工程は、次のようなものとなる。すなわち、まず初めに素子分離領域を形成することにより半導体基板の表面に活性領域を区画した後、埋め込みワード線のパターンを有するマスク膜を形成する。そして、このマスク膜をマスクとしてまずシリコンを選択的にエッチングすることにより、第１のトレンチを形成する。続いて、こうして形成した第１のトレンチの底面よりも深い位置まで素子分離領域を構成する絶縁膜を選択的にエッチングすることにより、第２のトレンチを形成する。こうして形成した第１及び第２のトレンチは、素子分離領域と活性領域の境界で一体化し、１本のワード線トレンチを構成する。
【０００７】
しかしながら、上記の工程でワード線トレンチを形成する場合、ワード線トレンチの底面から突出した半導体基板（フィン）の側面に絶縁膜のバリが残ってしまうという問題がある。このようなバリが残ると、フィンの側面をチャネル領域として有効に利用できなくなるため、フィン構造を採用するメリットが失われてしまう。また、バリはゲート絶縁膜の形成を阻害する要因となり、絶縁耐性の高いゲート絶縁膜を形成できなくなるので、リーク電流の増大という問題が発生する。さらに、高い駆動電流を得る観点から、フィンの形状は、埋め込みワード線の延在方向に沿う断面の形状が半円形となるようなもの（以下、このようなフィンの形状を「ドーム状」と称する）にすることが最も好ましいが、上記の工程では、シリコンのエッチングの際に残るシリコンのバリの影響で上記断面の形状が矩形となり、その結果として電界効果が希薄となるため、高い駆動電流を得ることが困難になってしまう。
【０００８】
したがって、フィンの側面に絶縁膜のバリが残らず、また、フィンをドーム状に形成できる半導体装置の製造方法が求められている。
【課題を解決するための手段】
【０００９】
本発明の一側面による半導体装置の製造方法は、絶縁膜からなる素子分離領域と、半導体基板からなる活性領域とが第１の方向に沿って交互に存在する半導体基板上に、前記素子分離領域と前記活性領域とに跨るように前記第１の方向に延在する開口パターンを有するマスク膜を形成する工程と、前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、第１のトレンチを形成する工程と、前記第１のトレンチを形成した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にエッチングすることにより、前記第１のトレンチとともに前記第１の方向に延在する１本のトレンチを構成する第２のトレンチを形成する工程と、前記第２のトレンチを形成した後、前記第１及び第２のトレンチそれぞれの底面に形成された底面反応生成物を除去する工程と、前記底面反応生成物を除去する工程を実施した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にさらにエッチングすることにより、前記第２のトレンチの底面の位置を下げる工程とを備えることを特徴とする。
【００１０】
本発明の他の一側面による半導体装置の製造方法は、絶縁膜からなる素子分離領域と、半導体基板からなる活性領域とが第１の方向に沿って交互に存在する半導体基板上に、前記素子分離領域と前記活性領域とに跨るように前記第１の方向に延在する開口パターンを有するマスク膜を形成する工程と、前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、第１のトレンチを形成する工程と、前記第１のトレンチを形成した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にエッチングすることにより、前記第１のトレンチとともに前記第１の方向に延在する１本のトレンチを構成する第２のトレンチを形成する工程と、前記第２のトレンチを形成した後、前記第１及び第２のトレンチそれぞれの底面、並びに、前記第２のトレンチを形成する際に前記第１及び第２のトレンチの境界部分に形成される突起部の表面に形成された底面反応生成物を除去する工程と、前記底面反応生成物を除去する工程を実施した後、前記マスク膜をマスクとするドライエッチングによって前記素子分離領域を選択的にさらにエッチングすることにより、前記第２のトレンチの底面の位置を下げるとともに前記突起部を除去する工程とを備えることを特徴とする。
【００１１】
本発明のさらに他の一側面による半導体装置の製造方法は、半導体基板の主面に、絶縁膜領域で囲まれてなる活性領域を区画する工程と、前記絶縁膜領域及び前記活性領域それぞれの上面に跨る開口パターンを有するマスク膜を形成する工程と、前記マスク膜をマスクとするドライエッチングによって前記活性領域を選択的にエッチングすることにより、第１のトレンチを形成する工程と、前記第１のトレンチを形成した後、第１のエッチング選択比を有する第１の条件で前記マスク膜をマスクとするドライエッチングを行うことによって前記素子分離領域をエッチングすることにより、前記第１のトレンチとともに１本のトレンチを構成する第２のトレンチを形成する工程と、前記第２のトレンチを形成した後、前記第１及び第２のトレンチそれぞれの内表面に形成された反応生成物のうち、前記第１及び第２のトレンチそれぞれの底面に形成された部分である底面反応生成物を除去する工程と、前記底面反応生成物を除去する工程を実施した後、前記第１のエッチング選択比よりも小さい第２のエッチング選択比を有する第２の条件で前記マスク膜をマスクとするドライエッチングを行うことによって前記素子分離領域を選択的にさらにエッチングすることにより、前記第２のトレンチの底面を前記第１のトレンチの底面より低い位置まで下げる工程とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、フィンの側面に絶縁膜のバリを残さず、かつ、フィンをドーム状に形成することが可能になる。すなわち、素子分離領域は半導体基板の表面に設けたトレンチ内に絶縁膜を埋め込むことによって形成されるが、通常、このトレンチの幅はトレンチの深さが深くなるほど狭くなっており、したがって、素子分離領域の幅もトレンチの深さに依存して深くなるほど狭くなる。その結果、第１のトレンチを形成する際、素子分離領域がマスクとなって、第１のトレンチの第１の方向の側面（素子分離領域によって構成される側面）に半導体基板のバリが残る。このバリが存在するために、第２のトレンチの形成中に、第１のトレンチと第２のトレンチの境界部分に突起部が生ずる。この突起部は、第２のトレンチを形成している間に、素子分離領域の選択的なエッチングによって生ずる底面反応生成物によって覆われた状態となる。背景技術では、この底面反応生成物を除去することなく、最後まで連続的に第２のトレンチの形成を実施していたが、底面反応生成物は素子分離領域のエッチングに対してマスクとして作用するため、第２のトレンチ形成の最終段階まで上記突起部が残存することとなり、その結果として、フィンの側面に絶縁膜のバリが残り、また、フィンをドーム状に形成できなくなっていた。本発明によれば、第２のトレンチを形成する途中で一旦底面反応生成物を除去しているので、その後の素子分離領域のエッチングによって、上記突起部を効果的に除去することができる。したがって、上記のように、フィンの側面に絶縁膜のバリを残さず、かつ、フィンをドーム状に形成することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】（ａ）は、本発明の第１の実施の形態による半導体装置１の平面構成を示す図であり、（ｂ）は、（ａ）のＡ−Ａ線断面に対応する半導体装置１の断面図であり、（ｃ）は、（ａ）のＢ−Ｂ線断面に対応する半導体装置１の断面図である。
【図２】図１に示した半導体装置１の模式的な斜視片側断面図である。
【図３】（ａ）は、図１に示した半導体装置１の製造工程における上面図であり、（ｂ）は、（ａ）のＡ−Ａ線断面に対応する半導体装置１の断面図であり、（ｃ）は、（ａ）のＢ−Ｂ線断面に対応する半導体装置１の断面図である。
【図４】（ａ）は、図１に示した半導体装置１の製造工程（図３に続く工程）における上面図であり、（ｂ）は、（ａ）のＡ−Ａ線断面に対応する半導体装置１の断面図であり、（ｃ）は、（ａ）のＢ−Ｂ線断面に対応する半導体装置１の断面図である。
【図５】（ａ）は、図１に示した半導体装置１の製造工程（図４に続く工程）における上面図であり、（ｂ）は、（ａ）のＡ−Ａ線断面に対応する半導体装置１の断面図であり、（ｃ）は、（ａ）のＢ−Ｂ線断面に対応する半導体装置１の断面図である。
【図６】（ａ）は、図１に示した半導体装置１の製造工程（図５に続く工程）における上面図であり、（ｂ）は、（ａ）のＡ−Ａ線断面に対応する半導体装置１の断面図であり、（ｃ）は、（ａ）のＢ−Ｂ線断面に対応する半導体装置１の断面図である。
【図７】（ａ）は、図１に示した半導体装置１の製造工程（図６に続く工程）における上面図であり、（ｂ）は、（ａ）のＡ−Ａ線断面に対応する半導体装置１の断面図であり、（ｃ）は、（ａ）のＢ−Ｂ線断面に対応する半導体装置１の断面図である。
【図８】（ａ）は、図１に示した半導体装置１の製造工程（図７（ｂ）に続く工程）における断面図であり、（ｂ）は、図１に示した半導体装置１の製造工程（図７（ｃ）に続く工程）における断面図である。
【図９】本発明の第２の実施の形態による半導体装置１の製造工程における断面図である。
【図１０】（ａ）（ｂ）は背景技術における半導体装置の断面図であり、それぞれ図８（ａ）（ｂ）に対応している。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１５】
初めに、本発明の第１の実施の形態による半導体装置の製造方法によって製造される半導体装置１の構成について、図１及び図２を参照しながら説明する。
【００１６】
本実施の形態による半導体装置１は、図１に示すように、半導体基板２を備えて構成される。半導体基板２としてはｐ型単結晶シリコン基板を用いることが好適であるが、他の種類の基板を用いてもよい。半導体基板２の主面には、多数のメモリセルが形成されるセルアレイ部と、セルアレイ部に対してリードやライトなどの各種制御を行うための各種回路が配置される周辺回路部とが設けられる。図１には、このうちセルアレイ部の一部分を示している。
【００１７】
半導体基板２の主面のうちセルアレイ部に相当する領域においては、図１に示すように、それぞれ平行四辺形の平面形状を有する複数の活性領域ｋ（活性領域ｋ１，ｋ２を含む）がマトリクス状に配置される。これらの活性領域ｋは、いわゆるＳＴＩ(Shallow Trench Isolation)法による素子分離領域を構成する素子分離用絶縁膜３ａ，３ｂ（図１（ｂ）（ｃ）参照）によって区画されるもので、１つ１つが島状に独立している。素子分離用絶縁膜３ａ，３ｂは、半導体基板２の主面に埋め込まれたシリコン酸化膜によって構成される。
【００１８】
各活性領域ｋは、半導体基板２の主面内で互いに直交するｘ方向及びｙ方向（第１の方向）のそれぞれに沿って、等間隔で配置される。ｙ方向に隣接する２つの活性領域ｋは、素子分離用絶縁膜３ｂによって互いに分離される。したがって、半導体基板２の主面においては、ｙ方向に沿って、素子分離用絶縁膜３ｂである素子分離領域と、半導体基板２からなる活性領域ｋとが交互に存在している。ｘ方向に隣接する２つの活性領域ｋは、素子分離用絶縁膜３ａによって互いに分離される。また、各活性領域ｋの平面形状は、ｙ方向に平行な対辺と、ｘ方向及びｙ方向のそれぞれに対して傾斜したｘ'方向に平行な対辺とを有する平行四辺形となっている。各活性領域ｋには、図１（ｂ）に示すように、それぞれｎチャネルＭＯＳトランジスタである２つのセルトランジスタＴｒａ，Ｔｒｂが形成される。セルトランジスタＴｒａ，Ｔｒｂは、それぞれ対応するセルキャパシタＣとともにＤＲＡＭのメモリセルを構成する。
【００１９】
半導体基板２の主面には、それぞれｙ方向に延在する複数のワード線トレンチＴが形成される。各ワード線トレンチＴの下部には、ゲート絶縁膜１４を介して、導電体であるワード線１５（ワード線１５ａ，１５ｂを含む）が埋め込まれている。各ワード線トレンチＴの上部（各ワード線１５の上面）には、例えばシリコン窒化膜であるキャップ絶縁膜２０が配置される。キャップ絶縁膜２０は、後述するビット線２３や容量コンタクトプラグ２７などの半導体基板２の表面に配置される各種の導電体と、各ワード線１５との間の絶縁を確保する役割を果たす。
【００２０】
各ワード線トレンチＴ（ワード線１５）のｘ方向の配置は、ｙ方向に並ぶ一連の活性領域ｋを２本のワード線１５が通過することとなるように決定される。以下、図１（ｂ）に示した活性領域ｋ１に着目して説明するが、他の活性領域ｋについても同様である。
【００２１】
活性領域ｋ１に対応する２本のワード線１５ａ，１５ｂは、活性領域ｋ１を互いに面積の等しい３つの領域に分割するように配置される。これら３つの領域内に位置する半導体基板２の表面には、それぞれ不純物拡散層２１ａ〜２１ｃが形成される。このうち不純物拡散層２１ａ（ビット線拡散層）はワード線１５ａ，１５ｂの間に配置され、不純物拡散層２１ｂ（第１の容量拡散層）は、ワード線１５ａを挟んで不純物拡散層２１ａの反対側に配置され、不純物拡散層２１ｃ（第２の容量拡散層）は、ワード線１５ｂを挟んで不純物拡散層２１ａの反対側に配置される。不純物拡散層２１ａ〜２１ｃはいずれも、リンなどのｎ型の不純物を半導体基板２内にイオン注入することによって形成されるｎ型不純物拡散層である。
【００２２】
ワード線１５ａ，１５ｂはそれぞれ、セルトランジスタＴｒａ，Ｔｒｂのゲート電極を構成する。また、不純物拡散層２１ａは、セルトランジスタＴｒａ，Ｔｒｂに共通な一方の被制御電極を構成し、不純物拡散層２１ｂ，２１ｃはそれぞれ、セルトランジスタＴｒａ，Ｔｒｂの他方の被制御電極を構成する。セルトランジスタＴｒａ，Ｔｒｂのチャネルは、それぞれワード線１５ａ，１５ｂの周囲に位置する半導体基板２内の領域に形成される。
【００２３】
ここで、図１（ｃ）から理解されるように、ワード線トレンチＴの底面には、半導体基板２である活性領域ｋと素子分離用絶縁膜３ｂとがｙ方向に交互に露出する。そして、図１（ｃ）及び図２から理解されるように、活性領域ｋの露出面は、ｙ方向に沿う断面の形状が略半円形であるドーム状のフィンＤＦ（フィンＤＦａ，ＤＦｂを含む）を構成する。なお、本明細書でいう「略半円形」には、完全な半円形の他に、半導体基板２のうちワード線トレンチＴの底面から突出している部分の角が丸く削られた形状を含む。上述したように、フィンＤＦを設けることによって、セルトランジスタのチャネル抵抗を低減することが可能になる。また、フィンＤＦの断面形状を略半円形とすることによって、矩形とする場合に比べて高い駆動電流を得ることが可能になる。
【００２４】
半導体基板２の表面には、上面がキャップ絶縁膜２０と同一の平面を構成するパッドシリコン酸化膜４が配置される。このパッドシリコン酸化膜４の上面には、それぞれｘ方向に延在する複数のビット線２３が配置される。各ビット線２３は、例えば、金属シリサイド膜と、金属シリサイド膜の上面に接する金属窒化膜と、金属窒化膜の上面に接する金属膜とからなる金属積層膜により構成される。各ビット線２３の上面には、例えばシリコン窒化膜からなるカバー絶縁膜２４が配置される。また、カバー絶縁膜２４の側面及びビット線２３の側面には、例えばシリコン窒化膜からなるサイドウォール絶縁膜２５が配置される。カバー絶縁膜２４及びサイドウォール絶縁膜２５は、対応するビット線２３と、その近傍に位置する他の導電体（後述する容量コンタクトプラグ２７や下部電極２８など）との間の絶縁を確保する役割を果たす。
【００２５】
各ビット線２３のｙ方向の配置は、ｘ方向に並ぶ一連の活性領域ｋそれぞれの中央部の上方を、１本のビット線２３が通過することとなるように決定される。したがって、ビット線２３のｙ方向の配置ピッチは、活性領域ｋのｙ方向の配置ピッチと同じ値となる。各ビット線２３は、パッドシリコン酸化膜４を貫通するビット線コンタクトプラグ２２により、対応する各活性領域ｋに形成された不純物拡散層２１ａと接続される。ビット線コンタクトプラグ２２は、例えばｎ型不純物含有シリコン膜によって構成される。ここで、本実施の形態では各ビット線２３が直線状であるとしているが、必ずしも直線状でなくてもよく、ｘ方向に並ぶ一連の活性領域ｋそれぞれの中央部の上方を通過しつつ、全体としてｘ方向に延在していればよい。
【００２６】
パッドシリコン酸化膜４の上面には、ビット線２３及びカバー絶縁膜２４の全体を覆う膜厚で、シリコン酸化膜である層間絶縁膜２６が形成される。層間絶縁膜２６の上面には、それぞれ有底円筒形に整形された導電体である複数の下部電極２８がマトリクス状に配置される。各下部電極２８はセルキャパシタＣの一方の電極を構成するもので、各セルトランジスタと一対一に対応して設けられる。各下部電極２８の下面は、層間絶縁膜２６を貫通して設けられる容量コンタクトプラグ２７によって、対応する不純物拡散層２１ｂ又は不純物拡散層２１ｃに接続される。
【００２７】
層間絶縁膜２６の上面にはまた、下部電極２８の全体を覆う膜厚で、セルキャパシタＣの他方の電極を構成する上部電極３０が形成される。上部電極３０と下部電極２８及び容量コンタクトプラグ２７との間には容量絶縁膜２９が形成され、この容量絶縁膜２９によって、上部電極３０と下部電極２８及び容量コンタクトプラグ２７とは絶縁されている。上部電極３０は、複数のセルキャパシタＣに共通である。
【００２８】
以上、半導体装置１の構成について説明した。次に、この半導体装置１の製造方法について、図３〜図８を参照しながら説明する。
【００２９】
まず、図３に示すように、半導体基板２の上面２ａに、マトリクス状に並ぶ複数の活性領域ｋを形成する。具体的には、半導体基板２の上面２ａにトレンチを設け、その内部にシリコン酸化膜を埋め込むことによって、複数の活性領域ｋを区画する素子分離用絶縁膜３ａ，３ｂを形成する。各活性領域ｋ及び素子分離用絶縁膜３ｂのｙ方向の幅は例えば２５ｎｍとする。また、素子分離用絶縁膜３ａ，３ｂの深さＨ１（上面２ａから素子分離用絶縁膜３ａ，３ｂの底面までのｚ方向の距離）は、例えば２５０ｎｍとする。
【００３０】
素子分離用絶縁膜３ｂのｙ方向の一方側面３ｂａ及び他方側面３ｂｂはそれぞれ、素子分離用絶縁膜３ｂの底面３ｂ１のｙ方向の幅が上面３ｕ１のｙ方向の幅より小さくなるように傾斜して形成される。一方側面３ｂａ及び他方側面３ｂｂそれぞれの具体的な傾斜角度は、半導体基板２の上面２ａに対して８５〜８８°となる範囲で、同じ値とすることが好ましい。
【００３１】
次に、図４に示すように、半導体基板２の上面２ａに、例えば厚さ１ｎｍのパッドシリコン酸化膜４を成膜した後、その上面に、例えば厚さ６０ｎｍの非晶質シリコン膜である第１のマスク膜５、及び、例えば厚さ６０ｎｍのシリコン酸化膜である第２のマスク膜６を順に積層してなるマスク膜ＭＦを形成する。これらの膜の形成は、ＣＶＤ(Chemical Vapor Deposition)法を用いて行うことが好適である。なお、パッドシリコン酸化膜４は薄いため、マスク膜として機能するものではない。
【００３２】
続いて、図示しない有機膜を成膜し、この有機膜に、リソグラフィ法を用いて、図１に示したワード線トレンチＴと同じ平面形状の開口パターンを形成する。そして、この有機膜をマスクとするドライエッチングによって、開口パターンを第２のマスク膜６に転写する。これにより、第２のマスク膜６に、ワード線トレンチＴと同じ平面形状の開口パターンＯＰ（開口パターンＯＰａ，ＯＰｂを含む）が形成される。開口パターンＯＰは、素子分離用絶縁膜３ｂからなる素子分離領域と、半導体基板２からなる活性領域ｋとがｙ方向に沿って交互に存在する半導体基板２上に、素子分離領域と活性領域ｋとに跨るようにｙ方向に延在する開口部となる。
【００３３】
次に、第２のマスク膜６をマスクとするドライエッチングにより、図５に示すように、開口パターンＯＰを第１のマスク膜５及びパッドシリコン酸化膜４に転写する。この段階で、開口パターンＯＰの底面には、半導体基板２の上面２ａと、素子分離用絶縁膜３ｂの上面３ｕ１（図３（ｃ）参照）とがｙ方向に交互に露出することになる。
【００３４】
次に、上記のようにして開口パターンＯＰを形成したマスク膜ＭＦをマスクとするドライエッチングによって、活性領域ｋを選択的にエッチングする。これにより、底面７ｂｓと、ｘ方向に対向する側面７ｓａ，７ｓｂとを有する第１のトレンチ７（第１のトレンチ７ａ〜７ｄを含む）が形成される。第１のトレンチ７の深さＨ２（上面２ａから底面７ｂｓまでのｚ方向の距離）は、素子分離用絶縁膜３ａ，３ｂの深さＨ１（例えば２５０ｎｍ）より小さい値、例えば１２０ｎｍとする。
【００３５】
第１のトレンチ７を形成するためのドライエッチングは、例えば、例えばＣｌ２（塩素）、Ｏ２（酸素）、Ｎ２（窒素）の混合ガスプラズマを用い、圧力１．３（Ｐａ）、高周波ソースパワー４００（Ｗ）、高周波バイアスパワー８５（Ｗ）の条件下で行うことが好適である。ソースパワーはガスプラズマを発生させるパワーであり、バイアスパワーはプラズマ中に存在するイオンを半導体基板２に引きよせ異方性エッチングを促進するためのパワーを意味する。この条件で第１のトレンチ７を形成した場合、シリコンを１２０ｎｍエッチングする間にシリコン酸化膜も４０ｎｍ程度エッチングされる。したがって、図５に示すように、第１のトレンチ７を形成した後の第２のマスク膜６の残存膜厚は約２０ｎｍとなり、第１のトレンチ７を形成した後の素子分離用絶縁膜３ｂの上面３ｕ２は、半導体基板２の上面２ａの位置より下に位置することになる。
【００３６】
ここで、上述したように、素子分離用絶縁膜３ｂのｙ方向の一方側面３ｂａ及び他方側面３ｂｂはそれぞれ、素子分離用絶縁膜３ｂの底面３ｂ１のｙ方向の幅が上面３ｕ１のｙ方向の幅より小さくなるように傾斜している。したがって、第１のトレンチ７を形成するために半導体基板２をエッチングする際に素子分離用絶縁膜３ｂがマスクとして機能し、その結果、第１のトレンチ７の側面には、図５（ｃ）に示すように、エッチングされずに残った半導体基板２であるシリコンのバリ７ｈが発生する。バリ７ｈは、一方側面３ｂａ及び他方側面３ｂｂに沿ってｚ方向に延在するように形成される。
【００３７】
次に、図６に示すように、マスク膜ＭＦをマスクとするドライエッチングによって素子分離用絶縁膜３ｂを選択的にエッチングする。これにより、第１のトレンチ７とともにｙ方向に延在する１本のトレンチを構成する第２のトレンチ８（第２のトレンチ８ａ，８ｂを含む）が形成される。
【００３８】
このエッチングは、エッチング後に、第２のトレンチ８の底面８ｂｓと、第１のトレンチ７の底面７ｂｓとが同じ深さに位置するように調整して行う。具体的には、シリコンに対するシリコン酸化膜のエッチング速度比（第１のエッチング選択比）が１０〜１１となるようにエッチング条件（第１の条件）を設定することにより、活性領域ｋを構成するシリコンのエッチングを抑制しつつ、素子分離用絶縁膜３ｂのエッチングを行う。より具体的には、例えばＣＦ４（テトラフロロカーボン）、Ｃ４Ｆ６（ヘキサフロロブタジエン）、Ｏ２、Ａｒ（アルゴン）の混合ガスプラズマを用い、圧力４．０（Ｐａ）、高周波ソースパワー１２００（Ｗ）、高周波バイアスパワー１８００（Ｗ）の条件下で、２０秒間のエッチングを行えばよい。エッチング後の第１のトレンチ７及び第２のトレンチ８それぞれの深さＨ３（上面２ａから底面７ｂｓ，８ｂｓまでのｚ方向の距離）は、例えば１３０ｎｍとなる。なお、シリコン酸化膜からなる第２のマスク膜６はエッチング途中で消滅し、その後は、非晶質シリコン膜からなる第１のマスク膜５が実質的なマスク膜として機能する。
【００３９】
このエッチングでは、シリコンのエッチングを抑制するために、反応生成物が発生しやすい高次フロン（Ｃ４Ｆ６）を利用している。このため、エッチング終了後の第１のトレンチ７及び第２のトレンチ８それぞれの側面には側面反応生成物９ａが形成され、底面７ｂｓ，８ｂｓには底面反応生成物９ｂが形成される。側面反応生成物９ａ及び底面反応生成物９ｂは、カーボン（Ｃ）とフッ素（Ｆ）からなる有機重合物である。また、図５を参照して説明したバリ７ｈに起因して、第１のトレンチ７及び第２のトレンチ８の境界部分に、突起部Ｐが発生する。突起部Ｐは、シリコンからなるシリコン突起部Ｐａと、シリコン酸化膜からなる絶縁膜突起部Ｐｂとから構成される。底面反応生成物９ｂは、突起部Ｐの表面を覆うように形成される。
【００４０】
次に、底面反応生成物９ｂの除去工程を実施する。この工程は、底面反応生成物９ｂが除去される一方、側面反応生成物９ａが除去されないように実施する。具体的には、例えばＣＦ４、Ｏ２、Ａｒの混合ガスプラズマを用い、圧力４．０（Ｐａ）、高周波ソースパワー１２００（Ｗ）、高周波バイアスパワー２６００（Ｗ）の条件下で、５秒間のエッチングを行えばよい。これにより、図７に示すように、側面反応生成物９ａを残存させたまま、突起部Ｐの表面を含む底面に形成された底面反応生成物９ｂのみが選択的に除去される。
【００４１】
次に、マスク膜ＭＦをマスクとするドライエッチングによって素子分離用絶縁膜３ｂを選択的にさらにエッチングする。このエッチングでは、シリコンに対するシリコン酸化膜のエッチング速度比（第２のエッチング選択比）が上記第１のエッチング選択比よりも小さい２〜３となるように、エッチング条件（第２の条件）を設定する。より具体的には、例えばＣＦ４、Ｃ４Ｆ８（オクタフロロシクロブタン）、Ｏ２、Ａｒの混合ガスプラズマを用い、圧力４．０（Ｐａ）、高周波ソースパワー１２００（Ｗ）、高周波バイアスパワー２６００（Ｗ）の条件下で、１５秒間のエッチングを行えばよい。これにより、図８に示すように、第２のトレンチ８の底面８ｂｓが第１のトレンチ７の底面の位置より低い位置まで下がる。具体的な例では、エッチング後の第２のトレンチ８の深さＨ５（上面２ａから底面８ｂｓまでのｚ方向の距離）は１８０ｎｍとなる。また、突起部Ｐが完全に除去され、さらに、底面８ｂｓに対して突出する半導体基板２の肩部が除去される結果、第１のトレンチ７の底面に、ｙ方向に沿う断面の形状が略半円形であるドーム状のフィンＤＦが形成される。フィンＤＦの上端の位置は、図７の段階における底面７ｂｓの位置に比べると、わずかに低くなる。具体的な例では、上面２ａからフィンＤＦの上端までのｚ方向の距離Ｈ４は１４５ｎｍとなる。この場合、深さＨ５が１８０ｎｍであるとすれば、フィンＤＦの高さは３５ｎｍとなる。ここまでの工程で形成された第１のトレンチ７及び第２のトレンチ８により、図１及び図２に示したワード線トレンチＴが構成される。
【００４２】
ここで、上記エッチングを行うとき、図７に示したように、第１のトレンチ７及び第２のトレンチ８それぞれの側面は側面反応生成物９ａによって覆われている。この側面反応生成物９ａは側面保護膜として機能し、第１のトレンチ７及び第２のトレンチ８が横方向にエッチングされ、その結果として第１のトレンチ７及び第２のトレンチ８がボーイング形状を呈することを防止している。なお、本実施の形態では、ドライエッチング中に自然発生する側面反応生成物９ａを側面保護膜として用いているが、後述する第２の実施の形態と同様にして、意図的に側面保護膜として機能する膜を形成することも可能である。
【００４３】
底面反応生成物９ｂを除去することの効果について、図１０に示す比較例を参照しながら詳しく説明する。図１０は、底面反応生成物９ｂの除去工程を行うことなく、第２のトレンチ８のエッチングを最後まで連続して行った場合の例を示している。この場合、突起部Ｐの表面に残存する底面反応生成物９ｂがエッチングに対するマスクとして機能するため、図１０に示すように、突起部Ｐの一部（特にシリコン突起部Ｐａ）が最後まで残存する。そしてその結果、フィンのｙ方向に沿う断面の形状が矩形となるので、上述したように、ゲート電極の電界効果が希薄となり、セルトランジスタの駆動電流が減少してしまう。また、フィンの側面に、素子分離用絶縁膜３ｂのバリ８ｈが残存しやすくなる。このバリ８ｈは、後の工程で実施されるゲート絶縁膜１４（図１参照）の形成を阻害する要因となり、絶縁耐性の高いゲート絶縁膜１４を形成できなくなるので、リーク電流の増大という問題が発生する。これに対し、本実施の形態では、図８に示したようにドーム状のフィンＤＦを形成でき、また、フィンＤＦの側面にバリ８ｈが残存することもないので、これらの問題の発生を回避できる。
【００４４】
第１のトレンチ７及び第２のトレンチ８からなるワード線トレンチＴを形成した後には、図１に示したように、ワード線トレンチＴの側面にゲート絶縁膜１４を形成する。次いで、ワード線トレンチＴを埋設するように、全面にメタル膜を形成する。このメタル膜は、窒化チタンやタングステンなどによって構成される。その後、塩素プラズマを用いるドライエッチングによってメタル膜をエッチバックすることにより、上面がワード線トレンチＴ内に位置する埋め込みワード線１５を形成する。
【００４５】
次に、ワード線１５の上面を覆い、かつ、ワード線トレンチＴの上部を埋設するキャップ絶縁膜２０を形成する。続いて、イオン注入法を用いて半導体基板２の表面内にｎ型不純物を導入し、さらに熱処理を行うことにより、不純物拡散層２１ａ〜２１ｃを形成する。なお、不純物拡散層２１ａ〜２１ｃの形成は、素子分離用絶縁膜３ａ，３ｂの形成直後に行うこととしてもよい。次に、不純物拡散層２１ａの上面に接続するビット線コンタクトプラグ２２を形成した後、ビット線コンタクトプラグ２２の上面に接続し、かつ、ｘ方向に延在するビット線２３を形成する。ビット線２３上にはカバー絶縁膜２４が形成され、側面にはサイドウォール絶縁膜２５が形成される。
【００４６】
次に、カバー絶縁膜２４およびサイドウォール絶縁膜２５を覆う膜厚で、全面に層間絶縁膜２６を形成する。続いて、それぞれ層間絶縁膜２６を貫通する複数の容量コンタクトプラグ２７を形成する。容量コンタクトプラグ２７はセルトランジスタごとに設けられ、下面で、対応するセルトランジスタの不純物拡散層２１ｂ又は不純物拡散層２１ｃと接続する。
【００４７】
続いて、層間絶縁膜２６の上面に、セルトランジスタと一対一に対応する複数の下部電極２８を形成する。下部電極２８の配置は、下面で対応する容量コンタクトプラグ２７の上面と接続するように決定される。その後、下部電極２８の表面を覆う容量絶縁膜２９を形成し、さらに、上部電極３０を形成することにより、セルキャパシタＣが完成する。ここまでの工程を実施することにより、ＤＲＡＭである半導体装置１が完成する。
【００４８】
以上説明したように、本実施の形態による半導体装置の製造方法によれば、第２のトレンチ８を形成する途中で一旦底面反応生成物９ｂを除去しているので、その後の素子分離用絶縁膜３ｂのエッチングによって、突起部Ｐを効果的に除去することができる。したがって、フィンＤＦの側面に絶縁膜のバリを残さず、かつ、フィンＤＦをドーム状に形成することが可能になる。
【００４９】
また、本実施の形態による半導体装置の製造方法によれば、底面反応生成物９ｂを除去する際、側面反応生成物９ａは除去しないようにしているので、素子分離用絶縁膜３ｂのエッチングを行う際に第１のトレンチ７及び第２のトレンチ８が横方向にエッチングされ、その結果として第１のトレンチ７及び第２のトレンチ８がボーイング形状を呈することが防止される。
【００５０】
次に、本発明の第２の実施の形態による半導体装置の製造方法について、図９を参照しながら説明する。本実施の形態による半導体装置の製造方法は、第１のトレンチ７を形成するためのエッチングを複数回に分けて行う点で第１の実施の形態による半導体装置の製造方法と異なる。その他の点では第１の実施の形態による半導体装置の製造方法と同様であるので、同一の構成には同一の符号を付し、以下では相違点に着目して説明する。
【００５１】
図９（ａ）〜（ｆ）は、本実施の形態による第１のトレンチ７の製造工程を示している。なお、これらの図に示した断面は、図１（ａ）のＡ−Ａ線に対応する半導体装置１の断面を示している。図９（ａ）〜（ｆ）に示す製造工程の概略を説明すると、この製造工程には、マスク膜ＭＦをマスクとするドライエッチングによって活性領域ｋを選択的にエッチングすることにより、予備トレンチ（図示した予備トレンチ７１，７２）を形成する工程と、予備トレンチの内表面に保護膜（図示した側面反応生成物４０ａ１，４０ａ２、及び、底面反応生成物４０ｂ１，４０ｂ２）を形成する工程と、形成した保護膜のうち予備トレンチの底面に形成された部分（図示した底面反応生成物４０ｂ１，ｂ２）を選択的に除去する工程とが含まれる。そして、これらの工程を繰り返し実施することにより、第１のトレンチ７が形成される。図９には、図４（ｂ）に示した開口パターンＯＰをパッドシリコン酸化膜４にまで転写した状態から、上記各工程を２回繰り返し、最後にもう一度トレンチの形成を行うことによって第１のトレンチ７を形成する例を図示している。以下、各工程について詳しく説明する。
【００５２】
まず、図９（ａ）の工程では、マスク膜ＭＦをマスクとするドライエッチングにより、半導体基板２の上面からの深さＨ２１の予備トレンチ７１を形成する。深さＨ２１は、例えば６０ｎｍとする。このドライエッチングは、例えばＣｌ２（塩素）、Ｏ２（酸素）、Ｎ２（窒素）の混合ガスプラズマを用い、圧力１．３（Ｐａ）、高周波ソースパワー４００（Ｗ）、高周波バイアスパワー８５（Ｗ）の条件下で行うことが好適である。なお、深さＨ２１がある程度以上に大きくなると、横方向のエッチングが増長され、予備トレンチ７１のｘ方向の幅が拡大し始める。つまり、予備トレンチ７１にボーイング形状が発生し始める。したがって、深さＨ２１はボーイング形状が発生しない深さに留めることが好ましい。深さＨ２１の具体的な最適値は、予備トレンチ７１の幅や深さ等によりボーイング形状の発生の仕方が異なるため一義的には決められないが、エッチング対象となる材料や予備トレンチ７１の形状に基づいて経験的又は実験的に決めることが可能である。一例では、深さＨ２１を７０ｎｍ以下とすれば、ボーイング形状の発生を回避できる。
【００５３】
上記ドライエッチングでは、カーボン（Ｃ）やフッ素（Ｆ）を含むガスを使用しないことから、第１の実施の形態で説明したような有機重合物からなる反応生成物は形成されない。しかし、ボーイング形状の発生を防止するためには側面保護膜としての反応生成物が必要なので、図９（ａ）の工程では、意図的に、予備トレンチ７１の内表面に反応生成物を形成する。具体的には、プラズマ酸化法を用いて、シリコン酸化膜からなる反応生成物を形成する。こうして生成される反応生成物には、図示した予備トレンチ７１の側面７ｓａ１，７ｓｂ１に形成される側面反応生成物４０ａ１と、予備トレンチ７１の底面７ｂｓ１に形成される底面反応生成物４０ｂ１とが含まれる。また、非晶質シリコン膜からなる第１のマスク膜５の露出面にも、側面反応生成物４０ｃが形成される。この工程における反応生成物の形成は、具体的には、例えばＯ２、Ａｒ（アルゴン）の混合ガスプラズマを用い、圧力１．３（Ｐａ）、高周波ソースパワー１５００（Ｗ）、高周波バイアスパワー５０（Ｗ）の条件下で行うことが好適である。
【００５４】
ここで、上記工程で形成される反応生成物の膜厚は、０．５ｎｍから２ｎｍの範囲とすることが好ましい。プラズマ酸化法では、反応生成物であるシリコン酸化膜の厚さが２ｎｍを超えると自己整合的に膜形成が停止するため、反応生成物の膜厚が２ｎｍを超えて形成されることはなく、したがって、予備トレンチ７１が反応生成物によって埋設されてしまうこともない。
【００５５】
次に、予備トレンチ７１の底面７ｂｓ１に形成された底面反応生成物４０ｂ１を、ドライエッチング法を用いて選択的に除去する。このドライエッチングは、例えばＣＦ４、Ａｒの混合ガスプラズマを用い、圧力１．０（Ｐａ）、高周波ソースパワー３００（Ｗ）、高周波バイアスパワー１００（Ｗ）の条件下で行えばよい。これにより、図９（ｂ）に示すように、底面反応生成物４０ｂ１が選択的に除去され、予備トレンチ７１の底面７ｂｓ１が露出する。
【００５６】
次に、マスク膜ＭＦをマスクとするドライエッチングを再度実施することにより、図９（ｃ）に示すように、半導体基板２の上面からの深さＨ２２の予備トレンチ７２を形成する。予備トレンチ７２は、予備トレンチ７１を下方向に延長した形状のトレンチとなる。ここでも、第２の深さＨ２２は、予備トレンチ７２にボーイング形状が発生しない深さとすることが好ましいが、この場合、側面反応生成物４０ａ１が形成されている部分はボーイング形状を発生させる深さに算入しなくてよいので、深さＨ２２から深さＨ２１を減じて得られる値を、上述したボーイング形状が発生しない値に留めればよい。具体的には、深さＨ２２を深さＨ２１より例えば４０ｎｍ大きい値（深さＨ２１が６０ｎｍであれば、深さＨ２２は１００ｎｍ）とすればよい。
【００５７】
次に、図９（ａ）の工程と同様のプラズマ酸化法を用いて、予備トレンチ７２の内表面に反応生成物を形成する。これにより、図９（ｄ）に示すように、図示した予備トレンチ７２の側面７ｓａ２，７ｓｂ２に形成される側面反応生成物４０ａ２と、予備トレンチ７２の底面７ｂｓ２に形成される底面反応生成物４０ｂ２とを含む反応生成物が形成される。なお、図９（ｄ）では、図９（ａ）の工程で形成した反応生成物を、ここで形成した反応生成物に含めている。ここでも、形成される反応生成物の膜厚は０．５ｎｍから２ｎｍの範囲とすることが好ましい。
【００５８】
次に、図９（ｂ）の工程と同様のドライエッチング法を用いて、予備トレンチ７２の底面７ｂｓ２に形成された底面反応生成物４０ｂ２を選択的に除去する。これにより、図９（ｅ）に示すように、底面反応生成物４０ｂ２が選択的に除去され、予備トレンチ７２の底面７ｂｓ２が露出する。
【００５９】
最後に、マスク膜ＭＦをマスクとするドライエッチングを再度実施することにより、図９（ｆ）に示すように、半導体基板２の上面からの深さＨ２の第１のトレンチ７を形成する。ここでも、深さＨ２から深さＨ２２を減じて得られる値を、上述したボーイング形状が発生しない値に留めることが好ましい。こうすることで、第１のトレンチ７にボーイング形状が発生することを防止できる。深さＨ２が上述したように例えば１２０ｎｍであり、深さＨ２２が上述したように例えば１００ｎｍである場合、深さＨ２から深さＨ２２を減じて得られる値は２０ｎｍであるので、第１のトレンチ７にボーイング形状が発生することを十分に抑止できる。
【００６０】
以上説明したように、本実施の形態による半導体装置の製造方法によれば、素子分離用絶縁膜３ｂのエッチングを行う際に発生し得るボーイング形状だけでなく、半導体基板２のエッチングを行う際に発生し得るボーイング形状についても、効果的に発生を防止することが可能になる。
【００６１】
なお、図９に示した一連の工程は、同一チャンバー内に半導体基板２を載置した状態で、プラズマ条件を変更することによって連続して実施することができる。したがって、見掛け上、一工程として処理される。
【００６２】
また、本実施の形態では反応生成物としてシリコン酸化膜を用いる例を説明したが、プラズマガスとしてＮ２やＮＨ３（アンモニア）を用いることにより、シリコン窒化膜を反応生成物として用いることも可能である。なお、シリコン酸化膜やシリコン窒化膜からなる反応生成物は、後に実施される素子分離用絶縁膜３ｂのエッチング工程（第２のトレンチ８の形成工程）で除去されることになる。
【００６３】
以上、本発明の好ましい実施の形態について説明したが、本発明は、上記実施の形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６４】
例えば、第２の実施の形態で説明したボーイング形状の発生を防止する方法は、ライン状のトレンチに限らず、シリコン膜に凹部又は貫通部を設ける際に広く適用できる。例えば、図９（ａ）に示した第１のマスク膜５はシリコンから形成されているが、仮に第１のマスク膜５の膜厚が７０ｎｍ以上となると、開口パターンＯＰ（図５参照）を設けるために第１のマスク膜５をエッチングする際にボーイング形状が発生してしまう。このように第１のマスク膜５にボーイング形状が発生してしまっては、ワード線トレンチＴを高い精度で形成することなど到底不可能である。そこで、開口パターンＯＰを形成するために第２の実施の形態で説明したような複数回に分割してエッチングを行う方法を用いれば、開口パターンＯＰにボーイング形状が発生することを防止でき、それによって、ワード線トレンチＴを高い精度で形成することが可能になる。
【００６５】
また、図１に示した下部電極２８を形成する際には、１０００ｎｍ以上の膜厚を有するシリコン膜（犠牲層。図示せず）に円形の孤立キャパシタホールを形成し、その内表面に導体膜を配置することにより、下部電極２８を形成することになる。この場合、孤立キャパシタホールにボーイング形状が発生すると、隣接する他の孤立キャパシタホールと一体化してしまう可能性がある。そうすると、隣接する下部電極２８間が短絡してしまうので、ＤＲＡＭとしての正常動作を望むことはできなくなる。そこで、孤立キャパシタホールを形成するために第２の実施の形態で説明したような複数回に分割してエッチングを行う方法を用いれば、孤立キャパシタホールにボーイング形状が発生することを防止でき、それによって、隣接する下部電極２８間で短絡が発生することを防止することが可能になる。
【００６６】
孤立キャパシタホールの形成に第２の実施の形態を適用する例について、以下で、より詳しく説明する。孤立キャパシタホールを形成するための犠牲層としては、例えば非晶質シリコン膜が用いられる。微細化された半導体装置１においては、孤立キャパシタホールの直径は４０ｎｍ程度であり、隣接する孤立キャパシタホール間の分離幅は２０ｎｍ程度である。犠牲層に孤立キャパシタホールを形成する際には、マスク膜としてシリコン酸化膜やシリコン窒化膜が用いられる。
【００６７】
このような前提の下で膜厚１０００ｎｍ以上の犠牲層に孤立キャパシタホールを形成する場合、深さ６０ｎｍの予備トレンチをドライエッチング法により形成する工程と、予備トレンチの内面にシリコン酸化膜からなる反応生成物を形成する工程と、そのうち予備トレンチの底面に形成された底面反応生成物をドライエッチング法により除去する工程とを繰り返し行うことにより、ボーイング形状の発生を効果的に防止することが可能になる。なお、予備トレンチを形成するためのドライエッチングは、例えば、ＨＢｒ（臭化水素）、ＳＦ６（６フッ化硫黄）、Ｏ２の混合ガスプラズマを用い、圧力０．６（Ｐａ）、高周波ソースパワー３００（Ｗ）、高周波バイアスパワー５００（Ｗ）の条件下で行うことが好適である。このドライエッチングにおいても混合ガスプラズマにカーボンが含まれないので、第１の実施の形態で説明したような有機重合物は発生しない。したがって、上記のように反応生成物を意図的に形成する必要がある。
【符号の説明】
【００６８】
１                                半導体装置
２                                半導体基板
２ａ                              半導体基板２の上面
３ａ，３ｂ                        素子分離用絶縁膜
３ｂ１                            素子分離用絶縁膜３ｂの底面
３ｂａ，３ｂｂ                    素子分離用絶縁膜３ｂのｙ方向側面
３ｕ１，３ｕ２                    素子分離用絶縁膜３ｂの上面
４                                パッドシリコン酸化膜
５                                第１のマスク膜
６                                第２のマスク膜
７，７ａ〜７ｄ                    第１のトレンチ
７ｂｓ                            第１のトレンチ７の底面
７ｂｓ１                          予備トレンチ７１の底面
７ｂｓ２                          予備トレンチ７２の底面
７ｈ，８ｈ                        バリ
７ｓａ，７ｓｂ                    第１のトレンチ７のｘ方向側面
７ｓａ１，７ｓｂ１                予備トレンチ７１のｘ方向側面
７ｓａ２，７ｓｂ２                予備トレンチ７２のｘ方向側面
８，８ａ，８ｂ                    第２のトレンチ
８ｂｓ                            第２のトレンチ８の底面
９ａ，４０ａ１，４０ａ２，４０ｃ  側面反応生成物
９ｂ，４０ｂ１，４０ｂ２          底面反応生成物
１４                              ゲート絶縁膜
１５，１５ａ，１５ｂ              ワード線
２０                              埋込絶縁膜
２１ａ〜２１ｃ                    不純物拡散層
２２                              ビット線コンタクトプラグ
２３                              ビット線
２４                              カバー絶縁膜
２５                              サイドウォール絶縁膜
２６                              層間絶縁膜
２７                              容量コンタクトプラグ
２８                              下部電極
２９                              容量絶縁膜
３０                              上部電極
７１，７２                        予備トレンチ
Ｃ                                セルキャパシタ
ＤＦ，ＤＦａ，ＤＦｂ              フィン
ｋ，ｋ１，ｋ２                    活性領域
ＭＦ                              マスク膜
ＯＰ，ＯＰａ，ＯＰｂ              開口パターン
Ｐ                                突起部
Ｐａ                              シリコン突起部
Ｐｂ                              絶縁膜突起部
Ｔ                                ワード線トレンチ
Ｔｒａ，Ｔｒｂ                    セルトランジスタ
【図１】
2016207907.tif 000003
【図２】
2016207907.tif 000004
【図３】
2016207907.tif 000005
【図４】
2016207907.tif 000006
【図５】
2016207907.tif 000007
【図６】
2016207907.tif 000008
【図７】
2016207907.tif 000009
【図８】
2016207907.tif 000010
【図９】
2016207907.tif 000011
【図１０】
2016207907.tif 000012