(57)【要約】【課題】表示画像のコントラストの均一化を向上することができる液晶表示装置を提供する。【解決手段】液晶表示部１０は、マトリックス状に配列された複数の画素回路１１と、画素回路１１を垂直方向に走査する垂直走査回路１３とを備え、画素回路１１に供給される画素信号に基づいて画像を液晶表示する。垂直走査回路１３は、液晶表示部１０に表示される画像を構成するフレーム単位で画素回路１１の垂直走査方向を変更可能に構成される。画素信号供給部２０は、垂直走査方向にしたがって垂直走査回路１３により垂直走査される画素回路１１に対応した画素信号を画素回路１１に供給する。【選択図】図１
2016177035.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配列された複数の画素回路と、前記画素回路を垂直走査方向に走査する垂直走査回路とを備え、前記画素回路に供給される画素信号に基づいて画像を液晶表示する液晶表示部と、
前記垂直走査方向にしたがって前記垂直走査回路により垂直走査される前記画素回路に対応した画素信号を前記画素回路に供給する画素信号供給部と、
を有し、
前記画素回路は、
画素電極と共通電極とによって挟まれた液晶を備え、前記液晶は前記画素電極に印加される電圧と前記共通電極に印加される電圧との電位差に応じて駆動され、入射した光が前記液晶にて前記電位差に応じて変調される画素部と、
選択的に画素信号を入力する第１トランジスタと、前記第１トランジスタを介して選択的に入力された画素信号を保持する第１保持容量部と、前記第１保持容量部に保持された画素信号を転送する第２トランジスタと、前記第２トランジスタを介して転送された画素信号を保持する第２保持容量部とを備え、前記複数の画素回路のすべての前記第１保持容量部に保持された画素信号を、前記複数の画素回路のすべての前記第２保持容量部に一括して転送し、前記第２保持容量部に保持された画素信号に応じた電圧を前記画素電極に印加して前記液晶を駆動する駆動部と、
を備え、
前記垂直走査回路は、前記液晶表示部に表示される画像を構成するフレーム単位で前記画素回路の垂直走査方向を変更可能に構成される、
ことを特徴とする液晶表示装置。
【請求項２】
前記液晶は、前記フレーム毎に前記画素電極に印加される電圧と前記共通電極に印加される電圧との極性が、正極性と負極性とで交互に反転して交流駆動され、
前記垂直走査回路は、前記液晶が正極性で駆動される第１の正極性のフレームでは、第１の垂直走査方向で前記画素回路を垂直走査し、前記第１の正極性のフレームに連続して前記液晶が負極性で駆動される第１の負極性のフレームでは、前記第１の垂直走査方向とは異なる第２の垂直走査方向で前記画素回路を垂直走査する
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記垂直走査回路は、前記第１の負極性のフレームに連続して前記液晶が正極性で駆動される第２の正極性のフレームでは、前記第２の垂直走査方向で前記画素回路を垂直走査し、前記第２の正極性のフレームに連続して前記液晶が負極性で駆動される第２の負極性のフレームでは、前記第１の垂直走査方向で前記画素回路を垂直走査する
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記垂直走査回路は、マトリックス状に配列された複数の前記画素回路のうち、奇数行に配置された前記画素回路と、偶数行に配置された前記画素回路とを、独立して個別に垂直走査可能に構成され、奇数行に配置された前記画素回路と偶数行に配置された前記画素回路とで逆方向に垂直走査する
ことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対向する半導体基板と透光性基板との間に液晶を挟み込む構造を採用した反射型の液晶表示装置に関する。
【背景技術】
【０００２】
従来、この種の技術としては、例えば以下に示す特許文献１に記載されたものが知られている。特許文献１には、シリコン基板上にマトリックス状に配置された複数の画素回路を備えた反射型の液晶表示装置が記載されている。画素回路は、画素信号が第２のトランジスタを介して第２のコンデンサに書き込まれて保持され、保持された画素信号は第１のトランジスタを介して第１のコンデンサに転送されて保持される。第１のコンデンサに保持された画素信号は、液晶表示素子の反射電極に印加され、液晶表示素子が駆動される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１３３１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の液晶表示装置において、第１のコンデンサが画素信号を保持する一方の電極端子と第２のコンデンサが画素信号を保持する一方の電極端子との間には、寄生容量が形成されていた。これにより、第１のコンデンサが画素信号を保持する一方の電極端子と第２のコンデンサが画素信号を保持する一方の電極端子とは、この寄生容量により容量結合されていた。
【０００５】
この寄生容量の容量値が第１のコンデンサの容量値に対して無視できないほどの値になると、寄生容量による電圧のクロストークが生じる。すなわち、第２のコンデンサに保持された画素信号の電圧が寄生容量を介して第１のコンデンサの一方の電極端子にクロストークする。
【０００６】
クロストークが生じると、第１のコンデンサに保持された画素信号の電圧が変動する。画素信号の電圧が変動すると、液晶表示された画像のコントラストが不均一になる。すなわち、従来の液晶表示装置は、液晶表示された画像の上下方向に対してコントラストが傾斜状に変化するといった不具合を招いていた。
【０００７】
本発明の目的は、寄生容量によるクロストークに起因する表示画像におけるコントラストの変化を抑制し、表示画像のコントラストの均一化を向上することができる液晶表示装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、マトリックス状に配列された複数の画素回路と、前記画素回路を垂直走査方向に走査する垂直走査回路とを備え、前記画素回路に供給される画素信号に基づいて画像を液晶表示する液晶表示部と、前記液晶表示部の前記画素回路に画素信号を供給する画素信号供給部と、を有し、前記画素回路は、画素電極と共通電極とによって挟まれた液晶を備え、前記液晶は前記画素電極に印加される電圧と前記共通電極に印加される電圧との電位差に応じて駆動され、入射した光が前記液晶にて前記電位差に応じて変調される画素部と、選択的に画素信号を入力する第１トランジスタと、前記第１トランジスタを介して選択的に入力された画素信号を保持する第１保持容量部と、前記第１保持容量部に保持された画素信号を転送する第２トランジスタと、前記第２トランジスタを介して転送された画素信号を保持する第２保持容量部とを備え、前記複数の画素回路のすべての前記第１保持容量部に保持された画素信号を、前記複数の画素回路のすべての前記第２保持容量部に一括して転送し、前記第２保持容量部に保持された画素信号に応じた電圧を前記画素電極に印加して前記液晶を駆動する駆動部と、を備え、前記垂直走査回路は、前記液晶表示部に表示される画像を構成するフレーム単位で前記画素回路の垂直走査方向を変更可能に構成され、前記画素信号供給部は、前記垂直走査方向にしたがって前記垂直走査回路により垂直走査される前記画素回路に対応した画素信号を前記画素回路に供給することを特徴とする液晶表示装置を提供する。
【発明の効果】
【０００９】
本発明の液晶表示装置によれば、本発明は、表示画像のコントラストの均一化を向上した液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】本発明の第１実施形態に係る液晶表示装置における液晶表示部の構成を示す構成図である。
【図３】本発明の第１実施形態に係る液晶表示装置の垂直走査回路の構成を示すブロック図である。
【図４】液晶の駆動電圧と透過率との特性の一例を示す図である。
【図５】液晶に印加される電圧と液晶の駆動態様とを模式的に示す図である。
【図６】本発明の第１実施形態に係る液晶表示装置の液晶表示画面における代表的な画素の配置を示す模式図である。
【図７】従来の液晶表示装置の諸信号の変化を示すタイミングチャートである。
【図８】本発明の第１実施形態に係る液晶表示装置の諸信号の変化を示すタイミングチャートである。
【図９】本発明の第１実施形態に係る液晶表示装置における、液晶表示画面上の代表的な画素の位置と液晶駆動実効電圧との関係を示す模式図である。
【図１０】本発明の第２実施形態に係る液晶表示装置の垂直走査回路の構成を示すブロック図である。
【図１１】本発明の第２実施形態に係る液晶表示装置の垂直走査回路が行う垂直走査の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を用いて本発明を実施するための実施形態を説明する。
【００１２】
（第１実施形態）
図１を参照して、本発明の第１実施形態に係る液晶表示装置の構成を説明する。図１において、液晶表示装置１は、液晶表示部１０と、液晶表示部１０に画素信号を供給する画素信号供給部２０とを備えている。
【００１３】
液晶表示部１０は、図２に示すように構成されている。
【００１４】
図２において、液晶表示部１０は、画素回路１１、水平走査回路１２及び垂直走査回路１３を備えている。
【００１５】
画素回路１１は、ｍ本の列データ線Ｄ（Ｄ１〜Ｄｍ）とｎ本の行走査線Ｇ（Ｇ１〜Ｇｎ）との各交差部にマトリクス状に複数（ｍ×ｎ個）配列されている。複数の画素回路１１は、すべて同一に構成されている。したがって、ここでは、列データ線Ｄ１と行走査線Ｇ１との交差部に配置された画素回路１１を代表して、画素回路１１の構成を説明する。
【００１６】
画素回路１１は、第１トランジスタＴｒ１、第２トランジスタＴｒ２、第１保持容量部Ｃ１、第２保持容量部Ｃ２、及び液晶ＬＣを備えている。
【００１７】
第１トランジスタＴｒ１は、スイッチングトランジスタであり、例えばＮチャネルのＭＯＳ型の電界効果トランジスタで構成されている。第１トランジスタＴｒ１は、ゲート端子が行走査線Ｇ１に接続され、ドレイン端子が列データ線Ｄ１に接続されている。第１トランジスタＴｒ１は、行走査線Ｇ１に与えられる行選択信号に応じて導通制御され、列データ線Ｄ１に与えられる画素信号を選択的に画素回路１１に入力する。
【００１８】
第２トランジスタＴｒ２は、転送トランジスタであり、例えばＮチャネルのＭＯＳ型の電界効果トランジスタで構成されている。第２トランジスタＴｒ２は、ゲート端子がトリガ信号線ＴＳに接続され、ドレイン端子が第１トランジスタＴｒ１のソース端子に接続されている。第２トランジスタＴｒ２は、トリガ信号線ＴＳに与えられるトリガ信号（Ｔｒｇ）に応じて導通制御される。第２トランジスタＴｒ２は、第１保持容量部Ｃ１に保持された画素信号を第２保持容量部Ｃ２に転送する。
【００１９】
第１保持容量部Ｃ１は、例えば金属からなる第１電極部１４ａ及び第２電極部１４ｂで誘電体（図示せず）を挟んだ、所謂ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造で構成されている。第１保持容量部Ｃ１は、第１電極部１４ａが第１トランジスタＴｒ１のソース端子及び第２トランジスタＴｒ２のドレイン端子に接続され、第２電極部１４ｂが基準電位共通端子Ｃｏｍに接続されている。基準電位共通端子Ｃｏｍには、予め設定された基準電位Ｖｃｏｍ、例えば接地電位が与えられる。第１保持容量部Ｃ１は、第１トランジスタＴｒ１を介して選択的に入力された画素信号を保持する。
【００２０】
第２保持容量部Ｃ２は、例えば金属からなる第１電極部１５ａ及び第２電極部１５ｂで誘電体（図示せず）を挟んだ、所謂ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造で構成されている。第２保持容量部Ｃ２は、第１電極部１５ａが第２トランジスタＴｒ２のソース端子に接続され、第２電極部１５ｂが基準電位共通端子Ｃｏｍに接続されている。第２保持容量部Ｃ２は、第２トランジスタＴｒ２を介して第１保持容量部Ｃ１から転送された画素信号を保持する。
【００２１】
液晶ＬＣは、光反射性を有する画素電極１６ａと、画素電極１６ａに離間して対向配置された共通電極１６ｂとの間に充填封止されて構成されている。画素電極１６ａは、第２トランジスタＴｒ２のソース端子及び第２保持容量部Ｃ２の第１電極部１５ａに接続されている。共通電極１６ｂは、共通電極端子ＣＥに接続されている。共通電極端子ＣＥには、画素電極１６ａに与えられる画素信号の電圧に応じて予め設定された共通電極電圧Ｖｃｅが与えられる。
【００２２】
液晶ＬＣは画素電極１６ａに与えられる画素信号の電圧と、共通電極１６ｂに与えられる共通電極電圧Ｖｃｅとの電位差に応じて駆動される。
【００２３】
上述のように、画素回路１１は、画素電極１６ａと共通電極１６ｂに挟まれた液晶ＬＣを備えた画素部と、第１トランジスタＴｒ１、第２トランジスタＴｒ２、第１保持容量部Ｃ１、及び第２保持容量部を備えた駆動部とを備えている。
【００２４】
画素部では、液晶ＬＣは画素電極１６ａに印加される電圧と共通電極１６ｂに印加される電圧との電位差に応じて駆動され、入射した光が液晶ＬＣにて電位差に応じて変調され。
【００２５】
水平走査回路１２には、列データ線Ｄ（Ｄ１〜Ｄｍ）が接続されている。水平走査回路１２は、水平同期信号（Ｈｓｔ）、水平走査用のクロック信号（Ｈｃｋ）及び画素信号を入力する。水平走査回路１２は、水平同期信号、水平走査用のクロック信号に基づいて、画素信号を列データ線Ｄ１〜Ｄｍに順次、１水平走査期間単位で出力する。
【００２６】
垂直走査回路１３には、行走査線Ｇ１〜Ｇｎが接続されている。垂直走査回路１３は、垂直同期信号（Ｖｓｔ）、垂直走査用のクロック信号（Ｖｃｋ）を入力する。垂直走査回路１３は、垂直同期信号、垂直走査用のクロック信号に基づいて、行走査線Ｇ１〜Ｇｎに順次行選択信号を１水平走査期間単位で供給する。
【００２７】
垂直走査回路１３は、垂直走査の方向を指示する走査方向指示信号を入力し、走査方向指示信号に基づいて垂直走査方向を決定する。垂直走査回路１３は、液晶表示部１０に表示される画像を構成するフレーム単位で画素回路１１の垂直走査方向を変更可能に構成される。
【００２８】
垂直走査回路１３は、走査方向指示信号が行走査線Ｇ１から行走査線Ｇｎの順（以下、この順序を昇順と呼ぶ）に走査方向を指示している場合には、行走査線Ｇ１〜Ｇｎに行選択信号を昇順で供給する。または、垂直走査回路１３は、走査方向指示信号が昇順の走査方向とは逆方向となる行走査線Ｇｎから行走査線Ｇ１の順（以下、この順序を降順と呼ぶ）に走査方向を指示している場合には、行走査線Ｇ１〜Ｇｎに行選択信号を降順で供給する。
【００２９】
図１に戻って、画素信号供給部２０は、入力回路２１、アクセス制御回路２２及び生成回路２３を備えている。
【００３０】
入力回路２１は、液晶表示部１０に表示される画像の画像データを入力し、入力した画像データを画素回路１１に供給して液晶ＬＣを駆動するための信号となる画素信号として液晶表示部１０に供給する。
【００３１】
入力回路２１は、フレームメモリ２１１、Ｄ／Ａ変換回路２１２及び極性反転回路２１３を備えている。
【００３２】
フレームメモリ２１１は、液晶表示部１０に表示される画像の１フレーム分の画像データが入力される毎に、それまで保持していた１フレーム分の画像データに代えて新たに入力された１フレーム分の画像データを保持する。
【００３３】
フレームメモリ２１１は、書き込み制御信号に基づいて、１フレーム分の画像データを入力し、入力した画像データを保持する。書き込み制御信号は、垂直同期信号（Ｖｓｔ）に同期してフレームメモリ２１１に与えられる。これにより、フレームメモリ２１１は、１フレーム分の画像データが入力される毎に、それまで保持していた１フレーム分の画像データに代えて新たに１フレーム分の画像データが入力されて保持される。
【００３４】
フレームメモリ２１１は、読み出し制御信号に基づいて、保持した画像データをＤ／Ａ変換回路２１２に読み出す。読み出し制御信号は、垂直同期信号（Ｖｓｔ）ならびに垂直走査用のクロック信号（Ｖｃｋ）に同期してフレームメモリ２１１に与えられる。これにより、フレームメモリ２１１に保持された画像データは、行走査線Ｇ１〜Ｇｎが順次選択されるのに同期して、選択された行走査線Ｇ１〜Ｇｎに接続されたそれぞれの画素回路１１に対応した画素信号として読み出される。
【００３５】
フレームメモリ２１１は、走査方向指示信号に基づいて、保持した画像データを読み出す。
【００３６】
すなわち、フレームメモリ２１１は、走査方向指示信号が昇順を指示している場合には、まず始めに行走査線Ｇ１に接続された画素回路１１に供給される画素信号に対応した画像データを読み出す。次いで、フレームメモリ２１１は、行走査線Ｇ２から行走査線Ｇｎの順にそれぞれの行走査線に接続された画素回路１１に供給される画素信号に対応した画像データを順次読み出す。
【００３７】
一方、フレームメモリ２１１は、走査方向指示信号が降順を指示している場合には、まず始めに行走査線Ｇｎに接続された画素回路１１に供給される画素信号に対応した画像データを読み出す。次いで、フレームメモリ２１１は、行走査線Ｇｎ−１から行走査線Ｇ１の順にそれぞれの行走査線に接続された画素回路１１に供給される画素信号に対応した画像データを順次読み出す。
【００３８】
フレームメモリ２１１は、保持した画像データをＤ／Ａ変換回路２１２に読み出す。
【００３９】
Ｄ／Ａ変換回路２１２は、フレームメモリ２１１から読み出されたデジタル信号の画像データをアナログ信号に変換する。Ｄ／Ａ変換回路２１２は、変換で得られたアナログ信号の画像データを画素信号として極性反転回路２１３に出力する。
【００４０】
極性反転回路２１３は、Ｄ／Ａ変換回路２１２から出力されたアナログ信号の画素信号を入力する。極性反転回路２１３は、図５を参照して後述するように、液晶ＬＣを交流駆動するために液晶ＬＣに正極性の駆動電圧と負極性の駆動電圧が交互に印加されるように、画素信号の信号電圧のレベルを正転もしくは反転する。極性反転回路２１３は、信号電圧のレベルを正転または反転した画素信号を液晶表示部１０の画素回路１１に供給する。
【００４１】
なお、第１実施形態では、液晶表示部１０の画素回路１１は、アナログ信号の画素信号を用いて液晶ＬＣを駆動している。これに対して、デジタル信号の画素信号を用いて液晶ＬＣを駆動する構成を採用した場合には、デジタル信号の画素データはアナログ信号の画素信号に変換する必要はないので、Ｄ／Ａ変換回路２１２は不要となる。
【００４２】
アクセス制御回路２２は、書き込み制御信号、読み出し制御信号、及び走査方向指示信号を入力する。アクセス制御回路２２は、書き込み制御信号、読み出し制御信号及び走査方向指示信号に基づいて、フレームメモリ２１１における画像データの入出力を制御する。
【００４３】
アクセス制御回路２２は、フレームメモリ２１１に１フレーム分の画像データが入力される毎に、それまで保持していた１フレーム分の画像データに代えて新たに入力した１フレーム分の画像を保持するようにフレームメモリ２１１の入出力を制御する。
【００４４】
アクセス制御回路２２は、書き込み制御信号をフレームメモリ２１１に与え、書き込み制御信号に基づいてフレームメモリ２１１の書き込み動作を制御する。アクセス制御回路２２は、画素回路１１に１フレーム分の画素信号が供給されるのと同期してフレームメモリ２１１に１フレーム分の画像データが入力して保持されるようにフレームメモリ２１１の書き込み動作を制御する。
【００４５】
アクセス制御回路２２は、読み出し制御信号をフレームメモリ２１１に与え、読み出し制御信号に基づいて、フレームメモリ２１１の読み出し動作を制御する。アクセス制御回路２２は、フレームメモリ２１１に保持された画像データが選択された行走査線Ｇ１〜Ｇｎに接続されたそれぞれの画素回路１１に対応した画素信号として読み出されるようにフレームメモリ２１１の読み出し動作を制御する。
【００４６】
アクセス制御回路２２は、走査方向指示信号をフレームメモリ２１１に与え、走査方向指示信号に基づいて、画像データをフレームメモリ２１１から読み出す読み出し動作を制御する。アクセス制御回路２２は、フレームメモリ２１１に保持された画像データが走査方向指示信号が指示する昇順または降順にしたがって読み出されるようにフレームメモリ２１１の読み出し動作を制御する。
【００４７】
生成回路２３は、液晶表示部１０で用いられる垂直同期信号（Ｖｓｔ）などの諸信号を含めて、アクセス制御回路２２からフレームメモリ２１１に与えられる書き込み制御信号、読み出し制御信号及び走査方向指示信号を生成する。生成回路２３は、生成した書き込み制御信号、読み出し制御信号及び走査方向指示信号をアクセス制御回路２２に与える。
【００４８】
図３は垂直走査回路１３の一構成を示す構成図である。
【００４９】
図３において、垂直走査回路１３は、第１シフトレジスタ回路３１、第２シフトレジスタ回路３２、選択回路３３、レベルシフト回路３４を備えている。
【００５０】
第１シフトレジスタ回路３１は、垂直同期信号（Ｖｓｔ）と垂直走査用のクロック信号（Ｖｃｋ）とを入力する。第１シフトレジスタ回路３１は、垂直同期信号（Ｖｓｔ）に基づいてシフト動作を開始し、垂直走査用のクロック信号（Ｖｃｋ）を行選択信号として順次シフトする。第１シフトレジスタ回路３１は、図３の矢印Ａ１の方向に行選択信号をシフトする。
【００５１】
すなわち、第１シフトレジスタ回路３１は、出力端子Ｒ１から出力端子Ｒｎの方向に行選択信号をシフトする。したがって、第１シフトレジスタ回路３１は、行選択信号を出力端子Ｒ１から出力端子Ｒ２，…，Ｒｎ−１，Ｒｎの順で順次出力する。第１シフトレジスタ回路３１から順次出力された行選択信号は、選択回路３３に与えられる。
【００５２】
第２シフトレジスタ回路３２は、垂直同期信号（Ｖｓｔ）と垂直走査用のクロック信号（Ｖｃｋ）とを入力する。第２シフトレジスタ回路３２は、垂直同期信号（Ｖｓｔ）に基づいてシフト動作を開始し、垂直走査用のクロック信号（Ｖｃｋ）を行選択信号として順次シフトする。したがって、第２シフトレジスタ回路３２は、第１シフトレジスタ回路３１と同期してシフト動作を行う。
【００５３】
第２シフトレジスタ回路３２は、第１シフトレジスタ回路３１と異なる点は、図３の矢印Ａ２の方向に行選択信号をシフトする。したがって、第２シフトレジスタ回路３２は、第１シフトレジスタ回路３１のシフト方向とは逆方向に行選択信号をシフトする。
【００５４】
すなわち、第２シフトレジスタ回路３２は、出力端子Ｒｎから出力端子Ｒ１の方向に行選択信号をシフトする。したがって、第２シフトレジスタ回路３２は、行選択信号を出力端子Ｒｎから出力端子Ｒｎ−１，…，Ｒ２，Ｒ１の順で順次出力する。第２シフトレジスタ回路３２から順次出力された行選択信号は、選択回路３３に与えられる。
【００５５】
選択回路３３は、第１シフトレジスタ回路３１及び第２シフトレジスタ回路３２の出力端子Ｒｍ（ｍ＝１〜ｎ）に出力された行選択信号のいずれか一方の行選択信号を選択する。
選択回路３３は、走査方向指示信号に基づいて、行選択信号を択一的に選択する。
【００５６】
すなわち、選択回路３３は、走査方向指示信号が昇順を指示している場合には、第１シフトレジスタ回路３１から出力された行選択信号を選択する。一方、選択回路３３は、走査方向指示信号が降順を指示している場合には、第２シフトレジスタ回路３２から出力された行選択信号を選択する。
【００５７】
選択回路３３は、選択した行選択信号を出力端子Ｓｍ（ｍ＝１〜ｎ）からレベルシフト回路３４に出力する。
【００５８】
例えば選択回路３３は、第１シフトレジスタ回路３１及び第２シフトレジスタ回路３２の出力端子Ｒ２に出力された行選択信号のいずれか一方の行選択信号を選択する。選択回路３３は、選択した行選択信号を出力端子Ｓ２からレベルシフト回路３４に出力する。
【００５９】
レベルシフト回路３４は、選択回路３３から与えられた行選択信号の電圧レベルを、第１トランジスタＴｒ１のスイッチングが可能となるゲート電圧レベルまで昇圧する。レベルシフト回路３４は、昇圧した行選択信号を対応する行走査線Ｇ１〜Ｇｎに与える。
【００６０】
すなわち、レベルシフト回路３４は、選択回路３３の出力端子Ｓｍ（ｍ＝１〜ｎ）から出力された行選択信号を行走査線Ｇｍ（ｍ＝１〜ｎ）に与える。例えば、レベルシフト回路３４は、選択回路３３の出力端子Ｓ２から出力された行選択信号の電圧レベルを昇圧した後、昇圧した行選択信号を行走査線Ｇ２に与える。
【００６１】
上記構成の垂直走査回路１３では、走査方向指示信号が昇順を指示している場合には、第１シフトレジスタ回路３１から順次出力された行選択信号が順次行走査線Ｇ１〜Ｇｎに与えられる。これにより、行走査線Ｇ１〜Ｇｎは、行走査線Ｇ１からＧ２，…Ｇｎ−１，Ｇｎの順で順次選択され、昇順で走査される。
【００６２】
一方、垂直走査回路１３では、走査方向指示信号が降順を指示している場合には、第２シフトレジスタ回路３２から順次出力された行選択信号が順次行走査線Ｇｎ〜Ｇ１に与えられる。これにより、行走査線Ｇ１〜Ｇｎは、行走査線ＧｎからＧｎ−１，…Ｇ２，Ｇ１の順で順次選択され、降順で走査される。
【００６３】
したがって、行走査線Ｇ１〜Ｇｎの走査方向は、走査方向指示信号に基づいて垂直走査回路１３によって昇順または降順に変更することができる。
【００６４】
次に、上記構成の液晶表示部１０の画素回路１１に画素信号を書き込んで液晶ＬＣを駆動する基本的な動作について説明する。
【００６５】
なお、垂直走査の方向を変えて液晶ＬＣを駆動する動作については、垂直走査の方向を変えるといった本発明の技術的特徴を採用していない従来技術と対比させて後述する。
【００６６】
水平走査回路１２から各列データ線Ｄ１〜Ｄｍに対応した各画素信号が、１水平走査期間の間、各列データ線Ｄ１〜Ｄｍに出力される。一方、第１トランジスタＴｒ１を導通状態にする行選択信号が垂直走査回路１３から行走査線Ｇ、例えば行走査線Ｇ１に１水平走査期間の間出力される。これにより、ゲート端子が行走査線Ｇ１に接続されたｍ個の第１トランジスタＴｒ１は導通状態となる。
【００６７】
各列データ線Ｄ１〜Ｄｍに出力された各画素信号は、各列データ線Ｄ１〜Ｄｍに対応して接続された第１トランジスタＴｒ１を介して第１保持容量部Ｃ１に与えられて書き込まれる。この後、第１トランジスタＴｒ１を非導通状態にする選択信号が垂直走査回路１３から行走査線Ｇ１に出力される。これにより、ゲート端子が行走査線Ｇ１に接続されたｍ個の第１トランジスタＴｒ１は非導通状態となる。
【００６８】
第１保持容量部Ｃ１に書き込まれた画素信号は、次の垂直走査期間に新たな画素信号が与えられるまでの非選択期間中、第１保持容量部Ｃ１に保持される。なお、すべての画素回路１１の第１保持容量部Ｃ１に画素信号が書き込まれて保持される動作が終了するまでは、第２トランジスタＴｒ２は非導通状態にある。
【００６９】
このような画素信号の書き込み動作は、すべての行走査線Ｇに対して実行され、１フレーム分の画素信号がｍ×ｎ個のすべての画素回路１１の第１保持容量部Ｃ１に順次書き込まれて保持される。
【００７０】
１フレーム分の画素信号の書き込み動作が終了すると、第２トランジスタＴｒ２を導通状態とするトリガ信号がすべての画素回路１１の第２トランジスタＴｒ２のゲート端子に一括して共通に与えられる。これにより、すべての画素回路１１の第２トランジスタＴｒ２は、同時に導通状態となる。すべての画素回路１１において、第１保持容量部Ｃ１に保持された画素信号は、第２トランジスタＴｒ２を介して第２保持容量部Ｃ２に一斉に転送されるとともに画素信号に対応した電圧として画素電極１６ａに印加される。第２保持容量部Ｃ２に転送された画素信号は、第２保持容量部Ｃ２に保持される。
【００７１】
すべての画素回路１１の各画素電極１６ａに画素信号に対応した電圧が印加された後、第２トランジスタＴｒ２を非導通状態とするトリガ信号が第２トランジスタＴｒ２のゲート端子に与えられ、第２トランジスタＴｒ２は非導通状態となる。この後、上述したようにして、次フレームの画素信号の書き込み動作が開始される。
【００７２】
次フレームの画素信号の書き込み動作が行われている間、第２トランジスタＴｒ２は非導通状態を維持している。これにより、第２保持容量部Ｃ２に転送された画素信号は、第２保持容量部Ｃ２に保持されると共に、画素信号に対応した電圧として画素電極１６ａに印加された状態を保持する。
【００７３】
第２保持容量部Ｃ２に保持されている画素信号は、画素信号電圧が画素電極１６ａに印加される。画素電極１６ａに印加された画素信号の電圧と、共通電極１６ｂに印加された共通電極電圧Ｖｃｅとの電位差に応じて液晶ＬＣが駆動され、各画素回路１１に書き込まれた画素信号に応じた表示が行われる。
【００７４】
反射型液晶表示装置に好適な液晶表示モードとしては、電界効果複屈折モードがある。電界効果複屈折モードでは、液晶の誘電異方性と初期配向によってノーマリーブラック型あるいはノーマリーホワイト型の特性を得ることができる。第１実施形態では、図４を参照して、ノーマリーブラック型について説明する。
【００７５】
図４は第１実施形態で用いられる液晶ＬＣの液晶駆動電圧−透過率特性の一例を示す図である。図４において、横軸は液晶ＬＣの画素電極１６ａに印加される電圧であり、縦軸は表示画像のモノクロ（白黒）の表示色を示しており、電圧Ｖ１は、表示画像の黒色（出力光強度Ｐｂ）に対応し、電圧Ｖ２は表示画像の白色（出力光強度Ｐｗ）に対応している。
【００７６】
液晶表示部１０において、通常液晶は表示画像の焼き付きや液晶材料の劣化を防止する観点から、正極性の電圧印加と負極性の電圧印加とを交互に反転して設定した交流電圧で交流駆動することが好ましい。ここで、正極性とは、画素電極１６ａに印加する電圧が共通電極電圧Ｖｃｅよりも高い場合であり、負極性とは、画素電極１６ａに印加する電圧が共通電極電圧Ｖｃｅよりも低い場合である。
【００７７】
画素信号を１つのトランジスタを介して１つの保持容量部に取り込んで保持するような構成の画素回路では、すべての画素回路の液晶に同時に画素信号を供給することができない。これにより、液晶ＬＣの共通電極１６ｂに印加する共通電極電圧Ｖｃｅを変化させず、黒を表示するときには、共通電極電圧Ｖｃｅ＋電圧Ｖ１となる電圧と、共通電極電圧
Ｖｃｅ−電圧Ｖ１となる電圧とが交互に画素電極１６ａに印加される。一方、白を表示するときには、共通電極電圧Ｖｃｅ＋電圧Ｖ２となる電圧と、共通電極電圧Ｖｃｅ−電圧Ｖ２となる電圧とが交互に画素電極１６ａに印加される。ここで、電圧Ｖ１，Ｖ２は図４に示す電圧である。このような駆動態様では、液晶ＬＣの画素電極１６ａに印加される電圧の振幅は、最大で２×Ｖ２となる。
【００７８】
これに対して、第１実施形態では、液晶表示部１０は、図５に示すようにして液晶ＬＣに電圧を印加して駆動している。図５は第１実施形態で用いられる液晶ＬＣに印加される電圧と、液晶ＬＣの駆動態様を模式的に示したものである。
【００７９】
図５に示すように、正極性で黒色表示する際に画素電極１６ａに印加する電圧Ｖａと、負極性で白色表示する際に画素電極１６ａに印加する電圧Ｖａとは略等しいレベルとなる。また、正極性で白色表示する際に画素電極１６ａに印加する電圧Ｖｂと、負極性で黒色表示する際に画素電極１６ａに印加する電圧Ｖｂとは略等しいレベルとなる。このように、画素電極１６ａには、正負各極性の電圧範囲およびレベルを振幅方向でオーバラップさせた形態の電圧が供給される。
【００８０】
正極性において黒色表示する際に、共通電極１６ｂには、画素電極１６ａに印加される電圧Ｖａに対して電圧Ｖ１だけ低い電圧の共通電極電圧Ｖｃｅが印加される。また、負極性において黒色表示する際に、共通電極１６ｂには、画素電極１６ａに印加される電圧Ｖｂに対して電圧Ｖ１だけ高い電圧の共通電極電圧Ｖｃｅが印加される。すなわち、共通電極電圧Ｖｃｅは、正極性では電圧Ｖａ−電圧Ｖ１となり、負極性では電圧Ｖｂ＋電圧Ｖ１となる。
【００８１】
一方、正極性において白色表示する際に、共通電極１６ｂには、画素電極１６ａに印加される電圧Ｖｂに対して電圧Ｖ２だけ低い電圧の共通電極電圧Ｖｃｅが印加される。また、負極性において白色表示する際に、共通電極１６ｂには、画素電極１６ａに印加される電圧Ｖａに対して電圧Ｖ２だけ低い電圧の共通電極電圧Ｖｃｅが印加される。すなわち、共通電極電圧Ｖｃｅは、正極性では電圧Ｖｂ−電圧Ｖ２となり、負極性では電圧Ｖａ＋電圧Ｖ２となる。
【００８２】
このように、正負の極性において黒色表示もしくは白色表示をする場合には、図５に示すように、画素電極１６ａに印加される電圧の振幅は電圧Ｖａ−電圧Ｖｂ、すなわち電圧Ｖ２−電圧Ｖ１となる。これにより、画素電極１６ａに印加すべき印加電圧は、共通電極電圧Ｖｃｅを変化させない場合に比べて、小振幅にすることが可能となる。この結果、液晶表示部１０は、第１トランジスタＴｒ１、第２トランジスタＴｒ２や第１保持容量部Ｃ１、第２保持容量部Ｃ２の必要耐圧を低減させることが可能となり、素子の高密度化を実現することができる。
【００８３】
次に、第１実施形態と、第１実施形態の技術的特徴である、行走査線Ｇ１〜Ｇｎの走査方向を変えるといった構成を採用していない従来技術とを対比させて、第１実施形態の液晶表示装置１の動作及び効果について説明する。
【００８４】
まず、発明が解決しようとする課題の欄で触れた従来技術が招く不具合について説明する。
【００８５】
ここで、図６に示す液晶表示部１０の液晶表示画面６１において、マトリックス状に配置された複数の画素回路１１で構成された各画素のうち、画素ａを図６の矢印６２で示す垂直走査方向に対して走査の起点側に位置する画素の代表とする。画素ｂを垂直走査方向に対して走査の略中間に位置する画素の代表とする。画素ｃを垂直走査方向に対して走査の終点側に位置する画素の代表とする。
【００８６】
図７は上述の第１実施形態の技術的特徴が採用されていない場合の画素ａ、画素ｂ、画素ｃに係わる諸信号の模式的な信号波形を示すタイミングチャートである。なお、図７に示すタイミングチャートにおいて諸信号は、各画素ａ，ｂ，ｃに白色が表示される際の電圧変化を示している。また、図７に示すタイミングチャートにおいて諸信号は、図５に示したように液晶ＬＣの両電極に印加される電圧の極性が１フレーム期間毎に交互に反転して液晶ＬＣを交流駆動する際の電圧変化を示している。
【００８７】
図７において、画素信号Ｄａ，Ｄｂ，Ｄｃは、水平走査回路１２から列データ線Ｄ１〜Ｄｎを介して各画素ａ，ｂ，ｃに対応した画素回路１１に書き込まれて、第１保持容量部Ｃ１の第１電極部１４ａに保持される信号を表す。画素信号電圧Ｖａ，Ｖｂ，Ｖｃは、第２保持容量部Ｃ２の第１電極部１５ａに保持される画素信号の信号電圧を表す。
【００８８】
図７において、各画素ａ，ｂ，ｃを構成する各画素回路１１には、行選択信号が１垂直走査期間内に順次供給され、かつ行選択信号に同期して画素信号が供給される。
【００８９】
すなわち、画素ａの画素回路１１は、時刻ｔ１で行選択信号Ｇａが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄａが供給される。これにより、画素ａの画素回路１１は、時刻ｔ１で第１トランジスタＴｒ１を介して画素信号Ｄａが書き込まれる。書き込まれた画素信号Ｄａの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【００９０】
画素ｂの画素回路１１は、時刻ｔ２で行選択信号Ｇｂが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄｂが供給される。これにより、画素ｂの画素回路１１は、時刻ｔ２で第１トランジスタＴｒ１を介して画素信号Ｄｂが書き込まれる。書き込まれた画素信号Ｄｂの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【００９１】
画素ｃの画素回路１１は、時刻ｔ３で行選択信号Ｇｃが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄｃが供給される。これにより、画素ｃの画素回路１１は、時刻ｔ３で第１トランジスタＴｒ１を介して画素信号Ｄｃが書き込まれる。書き込まれた画素信号Ｄｃの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【００９２】
その後時刻ｔ４でトリガ信号（Ｔｒｇ）が各画素ａ，ｂ，ｃの画素回路１１に同時に供給されると、各画素信号Ｄａ、Ｄｂ、Ｄｃは第２保持容量部Ｃ２の第１電極部１５ａに転送されて保持される。これにより、各画素ａ，ｂ，ｃの各画素回路１１の画素信号が更新される。すなわち、各画素ａ，ｂ，ｃの各画素回路１１のロウレベルの画素信号がハイレベルの画素信号に更新される。
【００９３】
ここで、発明が解決しようとする課題の欄で説明したように、寄生容量が第１保持容量部Ｃ１の第１電極部１４ａと第２保持容量部Ｃ２の第１電極部１５ａとの間に形成されている場合を想定する。
【００９４】
寄生容量が形成されていると、第１保持容量部Ｃ１の第１電極部１４ａと第２保持容量部Ｃ２の第１電極部１５ａとは、寄生容量結合される。これにより、画素信号が第１保持容量部Ｃ１の第１電極部１４ａに書き込まれた時に、第１保持容量部Ｃ１の第１電極部１４ａの電圧変化が第２保持容量部Ｃ２の第１電極部１５ａにクロストークする。電圧のクロストークが生じると、それまで第２保持容量部Ｃ２の第１電極部１５ａに保持されていた画素信号の画素信号電圧が変化する。
【００９５】
画素信号電圧の変化が生じている期間は、画素信号を画素回路１１に書き込むタイミングによって異なる。
【００９６】
図７のタイミングチャートにおいて、画素ａの画素回路１１では、時刻ｔ１で画素信号Ｄａが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖａが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ４で供給されると、画素信号電圧Ｖａは、画素ａの画素回路１１に書き込まれた画素信号のハイレベルの画素信号電圧となる。したがって、画素ａの画素回路１１では、時刻ｔ１から時刻ｔ４までの期間保持している画素信号電圧Ｖａが変化する。
【００９７】
画素ｂの画素回路１１では、時刻ｔ２で画素信号Ｄｂが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖｂが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ４で供給されると、画素信号電圧Ｖｂは、画素ｂの画素回路１１に書き込まれた画素信号のハイレベルの画素信号電圧となる。したがって、画素ｂの画素回路１１では、時刻ｔ２から時刻ｔ４までの期間保持している画素信号電圧Ｖｂが変化する。
【００９８】
画素ｃの画素回路１１では、時刻ｔ３で画素信号Ｄｃが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖｃが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ４で供給されると、画素信号電圧Ｖｃは、画素ｃの画素回路１１に書き込まれた画素信号のハイレベルの画素信号電圧となる。したがって、画素ｃの画素回路１１では、時刻ｔ３から時刻ｔ４までの期間保持している画素信号電圧Ｖｃが変化する。
【００９９】
このように、画素信号電圧の変化が生じている期間は、画素ａの画素回路１１が最も長く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で短くなる。
【０１００】
１垂直走査期間で各画素ａ，ｂ，ｃで画素信号の画素信号電圧の変化が生じている期間が異なると、各画素ａ，ｂ，ｃの輝度が変化している期間も異なる。すなわち、各画素ａ，ｂ，ｃの輝度が低下している期間は、画素ａが最も長くなり、次いで画素ｂ、画素ｃの順で短くなる。
【０１０１】
これにより、液晶表示画面６１の上方に向かうほど表示画像の輝度が低下している期間が長く、液晶表示画面６１の下方に向かうほど表示画像の輝度が低下している期間が短くなる。この結果、液晶表示画面６１に表示される画像は、表示画面の上部のコントラストが一番低い状態でコントラストが表示画面の上部から下部に向かって傾斜状に変化するといった不具合が生じる。
【０１０２】
これに対して、第１実施形態の液晶表示装置１は、画素回路１１おける垂直走査方向を変える構成を採用することにより、図６に示す画素ａ、画素ｂ、画素ｃに係わる諸信号の模式的な信号波形は、図８のタイミングチャートに示すようになる。
【０１０３】
図８において、画素信号Ｄａ，Ｄｂ，Ｄｃは、水平走査回路１２から列データ線Ｄ１〜Ｄｎを介して各画素ａ，ｂ，ｃに対応した画素回路１１に書き込まれて、第１保持容量部Ｃ１の第１電極部１４ａに保持される信号を表す。画素信号電圧Ｖａ，Ｖｂ，Ｖｃは、第２保持容量部Ｃ２の第１電極部１５ａに保持される画素信号の信号電圧を表す。
【０１０４】
なお、図８に示すタイミングチャートにおいて諸信号は、各画素ａ，ｂ，ｃに白色が表示される際の電圧変化を示している。また、図８に示すタイミングチャートにおいて諸信号は、図５に示したように液晶ＬＣの両電極に印加される電圧の極性が１サブフレーム毎に交互に反転して液晶ＬＣを交流駆動する際の電圧変化を示している。
【０１０５】
ここで、液晶表示部１０に表示される画像を構成する１つのフレームは、２つの連続したサブフレームで構成されているものとする。また、１垂直走査期間における垂直走査によって１つのサブフレームの画像が構成される。
【０１０６】
図８において、第１フレームＦ１は、前半部のサブフレームＳＦ１（−）と後半部のサブフレームＳＦ１（＋）とで構成されている。第１フレームＦ１に続く第２フレームＦ２は、前半部のサブフレームＳＦ２（−）と後半部のサブフレームＳＦ２（＋）とで構成されている。
【０１０７】
ここで、（−）は図５に示す負極性で液晶ＬＣを駆動することを示し、（＋）は図５に示す正極性で液晶ＬＣを駆動することを示している。したがって、各サブフレームの前半部では、液晶ＬＣは負極性で駆動され、各サブフレームの後半部では、液晶ＬＣは正極性で駆動される。
【０１０８】
第１フレームのサブフレームＳＦ１（−）の垂直走査では、時刻ｔ１で走査方向指示信号はロウレベルからハイレベルに移行する。ここで、走査方向指示信号は、例えばロウレベルで降順の垂直走査方向を示し、ハイレベルで昇順の垂直走査方向を示すものとする。したがって、サブフレームＳＦ１（−）では、垂直走査方向は昇順となる。すなわち、画素ａ，画素ｂ，画素ｃの順で垂直走査が行われ、この順序で画素信号が書き込まれる。
【０１０９】
ここで、サブフレームＳＦ１（−）の前のサブフレーム（図示せず）では、時刻ｔ＝０でトリガ信号（Ｔｒｇ）が画素回路１１に供給され、ロウレベルの画素信号が、各画素ａ，ｂ，ｃの画素回路１１に書き込まれているものとする。
【０１１０】
その後、画素ａの画素回路１１は、時刻ｔ１で行選択信号Ｇａが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄａが供給される。これにより、画素ａの画素回路１１は、時刻ｔ１で第１トランジスタＴｒ１を介して画素信号Ｄａが書き込まれる。書き込まれた画素信号Ｄａの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１１１】
画素ａの画素回路１１では、時刻ｔ１で画素信号Ｄａが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖａが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ４で供給されると、画素信号電圧Ｖａは、画素ａの画素回路１１に書き込まれた画素信号Ｄａのハイレベルの画素信号電圧となる。したがって、画素ａの画素回路１１では、時刻ｔ１から時刻ｔ４までの期間△ｔ１の間保持している画素信号電圧Ｖａが変化する。
【０１１２】
画素ｂの画素回路１１は、時刻ｔ２で行選択信号Ｇｂが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄｂが供給される。これにより、画素ｂの画素回路１１は、時刻ｔ２で第１トランジスタＴｒ１を介して画素信号Ｄｂが書き込まれる。書き込まれた画素信号Ｄｂの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１１３】
画素ｂの画素回路１１では、時刻ｔ２で画素信号Ｄｂが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖｂが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ４で供給されると、画素信号電圧Ｖｂは、画素ｂの画素回路１１に書き込まれた画素信号Ｄｂのハイレベルの画素信号電圧となる。したがって、画素ｂの画素回路１１では、時刻ｔ２から時刻ｔ４までの期間△ｔ２の間保持している画素信号電圧Ｖｂが変化する。
【０１１４】
画素ｃの画素回路１１は、時刻ｔ３で行選択信号Ｇｃが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄｃが供給される。これにより、画素ｃの画素回路１１は、時刻ｔ３で第１トランジスタＴｒ１を介して画素信号Ｄｃが書き込まれる。書き込まれた画素信号Ｄｃの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１１５】
画素ｃの画素回路１１では、時刻ｔ３で画素信号Ｄｃが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖｃが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ４で供給されると、画素信号電圧Ｖｃは、画素ｃの画素回路１１に書き込まれた画素信号Ｄｃのハイレベルの画素信号電圧となる。したがって、画素ｃの画素回路１１では、時刻ｔ３から時刻ｔ４までの期間△ｔ３の間保持している画素信号電圧Ｖｃが変化する。
【０１１６】
このように、各画素ａ，ｂ、ｃの画素回路１１における画素信号電圧Ｖａ，Ｖｂ，Ｖｃが△Ｖだけ上昇して変化が生じている期間の大小関係は、△ｔ１＞△ｔ２＞△ｔ３となる。すなわち、画素信号電圧の変化が生じている期間は、画素ａの画素回路１１が最も長く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で短くなる。これにより、先に説明したように、液晶表示画面６１の上方に向かうほど表示画像の輝度が低下している期間が長く、液晶表示画面６１の下方に向かうほど表示画像の輝度が低下している期間が短くなる。この結果、サブフレームＳＦ１（−）では、液晶表示画面６１に表示される画像は、表示画面の上部のコントラストが一番低い状態でコントラストが表示画面の上部から下部に向かって傾斜状に変化する。
【０１１７】
なお、表示画面の全面に黒色を表示した場合に、表示画像の輝度の変化は上記白色を表示した場合と逆となる。この結果、液晶表示画面６１に表示される画像は、白色を表示した場合と同様に表示画面の上部のコントラストが一番低い状態でコントラストが表示画面の下部から上部に向かって傾斜状に変化する。また、表示画面の全面に黒色を表示した場合に、表示画像の輝度の変化が上記白色を表示した場合と逆となることは、以下の説明においても同様である。
【０１１８】
次に、第１フレームのサブフレームＳＦ１（−）に続くサブフレームＳＦ１（＋）の垂直走査では、時刻ｔ５で走査方向指示信号はハイレベルからロウレベルに移行する。したがって、サブフレームＳＦ１（＋）では、垂直走査方向は昇順から降順に変更される。すなわち、サブフレームＳＦ１（＋）では、走査方向がサブフレームＳＦ１（−）の走査方向とは逆方向に変更される。したがって、画素ｃ，画素ｂ，画素ａの順で垂直走査が行われ、この順序で画素信号が書き込まれる。
【０１１９】
まず、画素ｃの画素回路１１は、時刻ｔ５で行選択信号Ｇｃが第１トランジスタＴｒ１のゲート端子に供給され、ロウレベルの画素信号Ｄｃが供給される。これにより、画素ｃの画素回路１１は、時刻ｔ５で第１トランジスタＴｒ１を介して画素信号Ｄｃが書き込まれる。書き込まれた画素信号Ｄｃの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１２０】
画素ｃの画素回路１１では、時刻ｔ５で画素信号Ｄｃが書き込まれると、上記寄生容量結合によりそれまで保持されていたハイレベルの画素信号電圧Ｖｃが変化して所定の電圧△Ｖだけ下降する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ８で供給されると、画素信号電圧Ｖｃは、画素ｃの画素回路１１に書き込まれた画素信号Ｄｃのハイレベルの画素信号電圧となる。したがって、画素ｃの画素回路１１では、時刻ｔ５から時刻ｔ８までの期間△ｔ１の間保持している画素信号電圧Ｖｃが変化する。
【０１２１】
画素ｂの画素回路１１は、時刻ｔ６で行選択信号Ｇｂが第１トランジスタＴｒ１のゲート端子に供給され、ロウレベルの画素信号Ｄｂが供給される。これにより、画素ｂの画素回路１１は、時刻ｔ６で第１トランジスタＴｒ１を介して画素信号Ｄｂが書き込まれる。書き込まれた画素信号Ｄｂの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１２２】
画素ｂの画素回路１１では、時刻ｔ６で画素信号Ｄｂが書き込まれると、上記寄生容量結合によりそれまで保持されていたハイレベルの画素信号電圧Ｖｂが変化して所定の電圧△Ｖだけ下降する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ８で供給されると、画素信号電圧Ｖｂは、画素ｂの画素回路１１に書き込まれた画素信号Ｄｂのハイレベルの画素信号電圧となる。したがって、画素ｂの画素回路１１では、時刻ｔ６から時刻ｔ８までの期間△ｔ２の間保持している画素信号電圧Ｖｂが変化する。
【０１２３】
画素ａの画素回路１１は、時刻ｔ７で行選択信号Ｇａが第１トランジスタＴｒ１のゲート端子に供給され、ロウレベルの画素信号Ｄａが供給される。これにより、画素ａの画素回路１１は、時刻ｔ７で第１トランジスタＴｒ１を介して画素信号Ｄａが書き込まれる。書き込まれた画素信号Ｄａの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１２４】
画素ａの画素回路１１では、時刻ｔ７で画素信号Ｄａが書き込まれると、上記寄生容量結合によりそれまで保持されていたハイレベルの画素信号電圧Ｖａが変化して所定の電圧△Ｖだけ下降する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ８で供給されると、画素信号電圧Ｖａは、画素ａの画素回路１１に書き込まれた画素信号Ｄａのハイレベルの画素信号電圧となる。したがって、画素ａの画素回路１１では、時刻ｔ７から時刻ｔ８までの期間△ｔ３の間保持している画素信号電圧Ｖａが変化する。
【０１２５】
このように、各画素ａ，ｂ、ｃの画素回路１１における画素信号電圧Ｖａ，Ｖｂ，Ｖｃが△Ｖだけ下降して変化が生じている期間の大小関係は、△ｔ３＜△ｔ２＜△ｔ１となる。すなわち、画素信号電圧の変化が生じている期間は、画素ｃの画素回路１１が最も長く、次いで画素ｂの画素回路１１、画素ａの画素回路１１の順で短くなる。
【０１２６】
これにより、先に説明したように、液晶表示画面６１の下方に向かうほど表示画像の輝度が低下している期間が長く、液晶表示画面６１の上方に向かうほど表示画像の輝度が低下している期間が短くなる。この結果、サブフレームＳＦ１（＋）では、液晶表示画面６１に表示される画像は、表示画面の下部のコントラストが一番低い状態でコントラストが表示画面の下部から上部に向かって傾斜状に変化する。
【０１２７】
また、画素ａの画素回路１１における画素信号電圧Ｖａが変化している期間△ｔ３は、サブフレームＳＦ１（−）の画素ｃの画素回路１１における画素信号電圧Ｖｃが変化している期間△ｔ３と同一となる。
【０１２８】
さらに、画素ｂの画素回路１１における画素信号電圧Ｖｂが変化している期間△ｔ２は、サブフレームＳＦ１（−）の画素ｂの画素回路１１における画素信号電圧Ｖｂが変化している期間△ｔ２と同一となる。画素ｃの画素回路１１における画素信号電圧Ｖｃが変化している期間△ｔ１は、サブフレームＳＦ１（−）の画素ａの画素回路１１における画素信号電圧Ｖａが変化している期間△ｔ１と同一となる。
【０１２９】
これにより、コントラストが傾斜する傾斜の傾向は、サブフレームＳＦ１（−）とサブフレームＳＦ１（＋）とでは逆の傾向となる。この結果、サブフレームＳＦ１（−）とサブフレームＳＦ１（＋）との画像が連続して表示されると、第１フレームＦ１の画像のコントラストは、平均化されて視認される。
【０１３０】
次に、第１フレームのサブフレームＳＦ１（＋）に続く第２フレームのサブフレームＳＦ１（−）の垂直走査では、第１フレームＦ１のサブフレームＳＦ１（−）と同様にして昇順で垂直走査を行ってもよい。この場合でも、上述のようにコントラストの平均化は向上する。
【０１３１】
しかしながら、サブフレーム毎に垂直走査方向を変更した場合には、液晶ＬＣを交流駆動する際の極性によって液晶ＬＣに印加される液晶駆動電圧の変動が偏ってしまう。例えば、画素ａの画素回路１１は、第１フレームＦ１のサブフレームＳＦ１（−）では液晶駆動電圧の実効値の低下が大きくなる一方、第２フレームＦ２のサブフレームＳＦ１（−）では液晶駆動電圧の実効値の低下が小さくなる。ここで、液晶駆動電圧の実効値とは、１サブフレームの期間に液晶ＬＣに印加される電圧を平均した値を示すものとする。
【０１３２】
この結果、第２フレームＦ２に続く次のフレーム以降、サブフレーム毎に垂直走査方向を変更した場合には、液晶ＬＣを交流駆動する際の極性に対して液晶駆動電圧の実効値が低下する際の低下の大小の傾向が固定化されてしまう。
【０１３３】
これを回避するために、第１実施形態では、第１フレームのサブフレームＳＦ１（＋）に続く第２フレームのサブフレームＳＦ１（−）の垂直走査は、第１のフレームのサブフレームＳＦ１（＋）と同様に降順で行われる。
【０１３４】
まず、画素ｃの画素回路１１は、時刻ｔ９で行選択信号Ｇｃが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄｃが供給される。これにより、画素ｃの画素回路１１は、時刻ｔ９で第１トランジスタＴｒ１を介して画素信号Ｄｃが書き込まれる。書き込まれた画素信号Ｄｃの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１３５】
画素ｃの画素回路１１では、時刻ｔ９で画素信号Ｄｃが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖｃが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ１２で供給されると、画素信号電圧Ｖｃは、画素ｃの画素回路１１に書き込まれた画素信号Ｄｃのハイレベルの画素信号電圧となる。したがって、画素ｃの画素回路１１では、時刻ｔ９から時刻ｔ１２までの期間△ｔ１の間保持している画素信号電圧Ｖｃが変化する。
【０１３６】
画素ｂの画素回路１１は、時刻ｔ１０で行選択信号Ｇｂが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄｂが供給される。これにより、画素ｂの画素回路１１は、時刻ｔ１０で第１トランジスタＴｒ１を介して画素信号Ｄｂが書き込まれる。書き込まれた画素信号Ｄｂの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１３７】
画素ｂの画素回路１１では、時刻ｔ１０で画素信号Ｄｂが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖｂが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ１２で供給されると、画素信号電圧Ｖｂは、画素ｂの画素回路１１に書き込まれた画素信号Ｄｂのハイレベルの画素信号電圧となる。したがって、画素ｂの画素回路１１では、時刻ｔ１０から時刻ｔ１２までの期間△ｔ２の間保持している画素信号電圧Ｖｂが変化する。
【０１３８】
画素ａの画素回路１１は、時刻ｔ１１で行選択信号Ｇａが第１トランジスタＴｒ１のゲート端子に供給され、ハイレベルの画素信号Ｄａが供給される。これにより、画素ａの画素回路１１は、時刻ｔ１１で第１トランジスタＴｒ１を介して画素信号Ｄａが書き込まれる。書き込まれた画素信号Ｄａの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１３９】
画素ａの画素回路１１では、時刻ｔ１１で画素信号Ｄａが書き込まれると、上記寄生容量結合によりそれまで保持されていたロウレベルの画素信号電圧Ｖａが変化して所定の電圧△Ｖだけ上昇する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ１２で供給されると、画素信号電圧Ｖａは、画素ａの画素回路１１に書き込まれた画素信号Ｄａのハイレベルの画素信号電圧となる。したがって、画素ａの画素回路１１では、時刻ｔ１１から時刻ｔ１２までの期間△ｔ３の間保持している画素信号電圧Ｖａが変化する。
【０１４０】
このように、各画素ａ，ｂ、ｃの画素回路１１における画素信号電圧Ｖａ，Ｖｂ，Ｖｃが△Ｖだけ上昇して変化が生じている期間の大小関係は、△ｔ３＜△ｔ２＜△ｔ１となる。すなわち、画素信号電圧の変化が生じている期間は、画素ｃの画素回路１１が最も長く、次いで画素ｂの画素回路１１、画素ａの画素回路１１の順で短くなる。
【０１４１】
これにより、先に説明したように、液晶表示画面６１の下方に向かうほど表示画像の輝度が低下している期間が長く、液晶表示画面６１の上方に向かうほど表示画像の輝度が低下している期間が短くなる。この結果、サブフレームＳＦ２（−）では、液晶表示画面６１に表示される画像は、表示画面の下部のコントラストが一番低い状態でコントラストが表示画面の下部から上部に向かって傾斜状に変化する。
【０１４２】
次に、第１フレームのサブフレームＳＦ２（−）に続くサブフレームＳＦ２（＋）の垂直走査では、時刻ｔ１３で走査方向指示信号はロウレベルからハイレベルに移行する。したがって、サブフレームＳＦ２（＋）では、垂直走査方向は降順から昇順に変更される。すなわち、サブフレームＳＦ２（＋）では、走査方向がサブフレームＳＦ２（−）の走査方向とは逆方向に変更される。したがって、画素ａ，画素ｂ，画素ｃの順で垂直走査が行われ、この順序で画素信号が書き込まれる。
【０１４３】
まず、画素ａの画素回路１１は、時刻ｔ１３で行選択信号Ｇａが第１トランジスタＴｒ１のゲート端子に供給され、ロウレベルの画素信号Ｄａが供給される。これにより、画素ａの画素回路１１は、時刻ｔ１３で第１トランジスタＴｒ１を介して画素信号Ｄａが書き込まれる。書き込まれた画素信号Ｄａの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１４４】
画素ａの画素回路１１では、時刻ｔ１３で画素信号Ｄａが書き込まれると、上記寄生容量結合によりそれまで保持されていたハイレベルの画素信号電圧Ｖａが変化して所定の電圧△Ｖだけ下降する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ１６で供給されると、画素信号電圧Ｖａは、画素ａの画素回路１１に書き込まれた画素信号Ｄａのロウレベルの画素信号電圧となる。したがって、画素ａの画素回路１１では、時刻ｔ１３ら時刻ｔ１６までの期間△ｔ１の間保持している画素信号電圧Ｖａが変化する。
【０１４５】
画素ｂの画素回路１１は、時刻ｔ１４で行選択信号Ｇｂが第１トランジスタＴｒ１のゲート端子に供給され、ロウレベルの画素信号Ｄｂが供給される。これにより、画素ｂの画素回路１１は、時刻ｔ１４で第１トランジスタＴｒ１を介して画素信号Ｄｂが書き込まれる。書き込まれた画素信号Ｄｂの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１４６】
画素ｂの画素回路１１では、時刻ｔ１４で画素信号Ｄｂが書き込まれると、上記寄生容量結合によりそれまで保持されていたハイレベルの画素信号電圧Ｖｂが変化して所定の電圧△Ｖだけ下降する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ１６で供給されると、画素信号電圧Ｖｂは、画素ｂの画素回路１１に書き込まれた画素信号Ｄｂのロウレベルの画素信号電圧となる。したがって、画素ｂの画素回路１１では、時刻ｔ１４から時刻ｔ１６までの期間△ｔ２の間保持している画素信号電圧Ｖｂが変化する。
【０１４７】
画素ｃの画素回路１１は、時刻ｔ１５で行選択信号Ｇｃが第１トランジスタＴｒ１のゲート端子に供給され、ロウレベルの画素信号Ｄｃが供給される。これにより、画素ｃの画素回路１１は、時刻ｔ１５で第１トランジスタＴｒ１を介して画素信号Ｄｃが書き込まれる。書き込まれた画素信号Ｄｃの画素信号電圧は、第１保持容量部Ｃ１の第１電極部１４ａに保持される。
【０１４８】
画素ｃの画素回路１１では、時刻ｔ１５で画素信号Ｄｃが書き込まれると、上記寄生容量結合によりそれまで保持されていたハイレベルの画素信号電圧Ｖｃが変化して所定の電圧△Ｖだけ下降する。この後、トリガ信号（Ｔｒｇ）が時刻ｔ１６で供給されると、画素信号電圧Ｖｃは、画素ｃの画素回路１１に書き込まれた画素信号Ｄｃのロウレベルの画素信号電圧となる。したがって、画素ｃの画素回路１１では、時刻ｔ１５から時刻ｔ１６までの期間△ｔ３の間保持している画素信号電圧Ｖｃが変化する。
【０１４９】
このように、各画素ａ，ｂ、ｃの画素回路１１における画素信号電圧Ｖａ，Ｖｂ，Ｖｃが△Ｖだけ下降して変化が生じている期間の大小関係は、△ｔ１＞△ｔ２＞△ｔ３となる。すなわち、画素信号電圧の変化が生じている期間は、画素ａの画素回路１１が最も長く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で短くなる。
【０１５０】
これにより、先に説明したように、液晶表示画面６１の上方に向かうほど表示画像の輝度が低下している期間が長く、液晶表示画面６１の下方に向かうほど表示画像の輝度が低下している期間が短くなる。この結果、サブフレームＳＦ２（＋）では、液晶表示画面６１に表示される画像は、表示画面の上部のコントラストが一番低い状態でコントラストが表示画面の上部から下部に向かって傾斜状に変化する。
【０１５１】
また、画素ａの画素回路１１における画素信号電圧Ｖａが変化している期間△ｔ１は、サブフレームＳＦ２（−）の画素ｃの画素回路１１における画素信号電圧Ｖｃが変化している期間△ｔ１と同一となる。
【０１５２】
さらに、画素ｂの画素回路１１における画素信号電圧Ｖｂが変化している期間△ｔ２は、サブフレームＳＦ２（−）の画素ｂの画素回路１１における画素信号電圧Ｖｂが変化している期間△ｔ２と同一となる。画素ｃの画素回路１１における画素信号電圧Ｖｃが変化している期間△ｔ３は、サブフレームＳＦ２（−）の画素ａの画素回路１１における画素信号電圧Ｖａが変化している期間△ｔ３と同一となる。
【０１５３】
これにより、コントラストが傾斜する傾斜の傾向は、サブフレームＳＦ２（−）とサブフレームＳＦ２（＋）とでは逆の傾向となる。この結果、サブフレームＳＦ２（−）とサブフレームＳＦ２（＋）との画像が連続して表示されると、第２フレームＦ２の画像のコントラストは、平均化されて視認される。
【０１５４】
第２フレームＦ２に続く第３フレームＦ３以降のフレーム（図示せず）では、上述のように第１フレームＦ１と第２フレームＦ２とが順次連続して実行される。
【０１５５】
図９は画素ａ，ｂ，ｃと液晶駆動実効電圧との関係を示す模式図であり、同図（ａ）はサブフレームＳＦ１（−）における関係を示し、同図（ｂ）はサブフレームＳＦ２（＋）における関係を示している。また、図９（ｃ）はサブフレームＳＦ２（−）における関係を示し、同図（ｄ）はサブフレームＳＦ２（−）における関係を示している。
【０１５６】
図９（ａ）において、サブフレームＳＦ１（−）では、液晶駆動実効電圧は、全面白色表示の場合に画素ａの画素回路１１が最も低く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で高くなっている。一方、全面黒色表示の場合には、画素ａの画素回路１１が最も高く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で低くなっている。
【０１５７】
これに対して、 図９（ｂ）において、サブフレームＳＦ１（＋）では、液晶駆動実効電圧は、全面白色表示の場合に画素ａの画素回路１１が最も高く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で低くなっている。一方、全面黒色表示の場合には、画素ａの画素回路１１が最も低く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で高くなっている。
【０１５８】
このように、サブフレームＳＦ１（−）とサブフレームＳＦ１（＋）とでは、画素ａ，ｂ，ｃにおける液晶駆動実効電圧の変化の傾向は、白色表示及び黒色表示ともに逆の傾向を示している。
【０１５９】
また、図９（ｃ）において、サブフレームＳＦ２（−）では、液晶駆動実効電圧は、全面白色表示の場合に画素ａの画素回路１１が最も高く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で低くなっている。一方、全面黒色表示の場合には、画素ａの画素回路１１が最も低く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で高くなっている。
【０１６０】
これに対して、 図９（ｄ）において、サブフレームＳＦ２（＋）では、液晶駆動実効電圧は、全面白色表示の場合に画素ａの画素回路１１が最も低く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で高くなっている。一方、全面黒色表示の場合には、画素ａの画素回路１１が最も高く、次いで画素ｂの画素回路１１、画素ｃの画素回路１１の順で低くなっている。
【０１６１】
このように、サブフレームＳＦ２（−）とサブフレームＳＦ２（＋）とでは、画素ａ，ｂ，ｃにおける液晶駆動実効電圧の変化の傾向は、白色表示及び黒色表示ともに逆の傾向を示している。
【０１６２】
したがって、画像のコントラストが傾斜する傾斜の傾向は、連続するサブフレームＳＦ１（−）とサブフレームＳＦ１（＋）とでは逆の傾向となり、連続するサブフレームＳＦ２（−）とサブフレームＳＦ２（＋）とでは逆の傾向となる。
【０１６３】
この結果、サブフレームＳＦ１（−）とサブフレームＳＦ１（＋）との画像が連続して表示されると、第１フレームＦ１の画像のコントラストは、平均化される。また、サブフレームＳＦ２（−）とサブフレームＳＦ２（＋）との画像が連続して表示されると、第２フレームＦ２の画像のコントラストは、平均化される。
【０１６４】
したがって、第１実施形態の液晶表示装置１は、寄生容量によるクロストークに起因する表示画像におけるコントラストの変化を抑制し、表示画像のコントラストの均一化を向上することができる。この結果、第１実施形態の液晶表示装置１は、高品位な液晶表示を提供することができる。
【０１６５】
なお、上記第１実施形態では、画像を構成する１つのフレームが２つのサブフレームで構成されている場合について説明した。これに対して、１つのフレームがサブフレームに分かれていない場合には、第１実施形態で説明した１つのサブフレームをフレームに置き換えることで、同様の効果を得ることができる。
【０１６６】
（第２実施形態）
図１０を参照して、本発明の第２実施形態に係る液晶表示装置の構成を説明する。
【０１６７】
第２実施形態において、第１実施形態と主に異なる点は、マトリックス状に複数配置された画素回路１１により構成された画素回路部１０１を、１つの垂直走査回路１３に代えて２つの垂直走査回路１０２−１，１０２−２で走査するようにしたことである。
【０１６８】
したがって、ここでは、主に上述した第１実施形態との相違点について説明する。
【０１６９】
垂直走査回路１０２−１は、画素回路部１０１の行走査線Ｇ１〜Ｇ２ｎのうち、奇数行の行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）を走査する。
【０１７０】
垂直走査回路１０２−１には、奇数行の行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）が接続されている。垂直走査回路１０２−１は、垂直同期信号（Ｖｓｔ）、垂直走査用のクロック信号（Ｖｃｋ）を入力する。
【０１７１】
垂直走査回路１０２−１は、垂直同期信号、垂直走査用のクロック信号に基づいて、行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）に順次行選択信号を１水平走査期間単位で供給する。
【０１７２】
垂直走査回路１０２−１は、垂直走査の方向を指示する走査方向指示信号に基づいて、垂直走査方向を決定する。
【０１７３】
垂直走査回路１０２−１は、走査方向指示信号が行走査線Ｇ１から行走査線Ｇ（２ｎ−１）の昇順に走査方向を指示している場合には、行選択信号を昇順で供給する。または、垂直走査回路１０２−１は、走査方向指示信号が昇順の走査方向とは逆方向となる行走査線Ｇ（２ｎ−１）から行走査線Ｇ１の降順に走査方向を指示している場合には、行選択信号を降順で供給する。
【０１７４】
垂直走査回路１０２−１は、第１シフトレジスタ回路３１−１、第２シフトレジスタ回路３２−１、選択回路３３−１、レベルシフト回路３４−１、アンドゲート回路３５−１〜３５−（２ｎ−１）を備えている。
【０１７５】
第１シフトレジスタ回路３１−１は、垂直同期信号（Ｖｓｔ）と垂直走査用のクロック信号（Ｖｃｋ）とを入力する。第１シフトレジスタ回路３１−１は、垂直同期信号に基づいてシフト動作を開始し、垂直走査用のクロック信号を行選択信号として順次シフトする。第１シフトレジスタ回路３１−１は、図１０の矢印Ｂ１の方向に垂直走査用のクロック信号をシフトする。
【０１７６】
すなわち、第１シフトレジスタ回路３１−１は、出力端子Ｒ１から出力端子Ｒ（２ｎ−１）の方向に行選択信号をシフトする。第１シフトレジスタ回路３１−１は、第１実施形態で用いたと同じ垂直走査用のクロック信号（Ｖｃｋ）の奇数番目のクロック信号を行選択信号として出力端子Ｒ１から出力端子Ｒ３，…，Ｒ（２ｎ−３），Ｒ（２ｎ−１）の順で順次出力する。例えば第１シフトレジスタ回路３１−１は、垂直走査用のクロック信号（Ｖｃｋ）の３番目のクロック信号を行選択信号として出力端子Ｒ３から出力する。
【０１７７】
第１シフトレジスタ回路３１−１から順次出力された行選択信号は、選択回路３３−１に与えられる。
【０１７８】
第２シフトレジスタ回路３２−１は、垂直同期信号（Ｖｓｔ）と垂直走査用のクロック信号（Ｖｃｋ）とを入力する。第２シフトレジスタ回路３２−１は、垂直同期信号（Ｖｓｔ）に基づいてシフト動作を開始し、垂直走査用のクロック信号を行選択信号として順次シフトする。したがって、第２シフトレジスタ回路３２−１は、第１シフトレジスタ回路３１−１と同期してシフト動作を行う。
【０１７９】
第２シフトレジスタ回路３２−１は、図１０の矢印Ｂ２の方向に行選択信号をシフトする。したがって、第２シフトレジスタ回路３２−１は、第１シフトレジスタ回路３１−１のシフト方向とは逆方向に行選択信号をシフトする。
【０１８０】
すなわち、第２シフトレジスタ回路３２−１は、出力端子Ｒ（２ｎ−１）から出力端子Ｒ１の方向に行選択信号をシフトする。第２シフトレジスタ回路３２−１は、第１実施形態１で用いたと同じ垂直走査用のクロック信号の奇数番目のクロック信号を行選択信号として出力端子Ｒ（２ｎ−１）から出力端子（２ｎ−３），…，Ｒ３，Ｒ１の順で順次出力する。例えば第２シフトレジスタ回路３２−１は、垂直走査用のクロック信号の３番目のクロック信号を行選択信号として出力端子Ｒ（２ｎ−３）から出力する。
【０１８１】
第２シフトレジスタ回路３２−１から順次出力された行選択信号は、選択回路３３−１に与えられる。
【０１８２】
選択回路３３−１は、第１シフトレジスタ回路３１−１及び第２シフトレジスタ回路３２−１の出力端子Ｒｍ（ｍ＝１，３…，（２ｎ−３），（２ｎ−１））に出力された行選択信号を入力する。選択回路３３−１は、走査方向指示信号に基づいて、入力した行選択信号のいずれか一方の行選択信号を択一的に選択する。
【０１８３】
すなわち、選択回路３３−１は、走査方向指示信号が昇順を指示している場合には、第１シフトレジスタ回路３１−１から出力された行選択信号を選択する。一方、選択回路３３−１は、走査方向指示信号が降順を指示している場合には、第２シフトレジスタ回路３２−１から出力された行選択信号を選択する。
【０１８４】
選択回路３３−１は、選択した行選択信号を出力端子Ｓｍからレベルシフト回路３４−１に出力する。例えば選択回路３３−１は、第１シフトレジスタ回路３１−１及び第２シフトレジスタ回路３２−１の出力端子Ｒ３に出力された行選択信号のいずれか一方の行選択信号を選択する。選択回路３３−１は、選択した行選択信号を出力端子Ｓ３からレベルシフト回路３４に出力する。
【０１８５】
レベルシフト回路３４−１は、選択回路３３−１から与えられた行選択信号の電圧レベルを、第１トランジスタＴｒ１のスイッチングが可能となるゲート電圧レベルまで昇圧する。レベルシフト回路３４−１は、昇圧した行選択信号を対応するアンドゲート回路３５−１〜３５−（２ｎ−１）の一方の入力に与える。
【０１８６】
すなわち、レベルシフト回路３４−１は、選択回路３３−１の出力端子Ｓｍからレベルシフト回路３４−１に出力されて昇圧された行選択信号をアンドゲート回路３５（−ｍ）（ｍ＝１，３，…，（２ｎ−３），（２ｎ−１））に出力する。例えば、レベルシフト回路３４−１は、選択回路３３−１の出力端子Ｓ３からレベルシフト回路３４−１に出力されて昇圧された行選択信号をアンドゲート回路３５−３に出力する。
【０１８７】
アンドゲート回路３５−１〜３５−（２ｎ−１）は、レベルシフト回路３４−１から出力された行選択信号と切替信号とを入力する。
【０１８８】
切替信号は、奇数行に配置された画素回路１１と偶数行に配置された画素回路１１とで垂直走査する画素回路１１を切り替える信号である。例えば、切替信号がハイレベルでは、奇数行に配置された画素回路１１が垂直走査され、切替信号がロウレベルでは、偶数行に配置された画素回路１１が垂直走査される。切替信号は、生成回路２３で生成され、液晶表示部１０及びアクセス制御回路２２に与えられる。
【０１８９】
アンドゲート回路３５−１〜３５−（２ｎ−１）は、出力端子が対応する行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）に接続されている。アンドゲート回路３５−１〜３５−（２ｎ−１）は、切替信号がハイレベルになると、レベルシフト回路３４−１から与えられた行選択信号を行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）に順次出力する。
【０１９０】
したがって、奇数行に配置された画素回路１１が垂直走査される場合には、選択回路３３−１の出力端子Ｓｍから順次出力されて昇圧された行選択信号は、行走査線Ｇｍに順次与えられる。ここで、ｍ＝１，３…，（２ｎ−３），（２ｎ−１））である。
【０１９１】
上記構成の垂直走査回路１０２−１では、走査方向指示信号が昇順を指示している場合には、第１シフトレジスタ回路３１−１から順次出力された行選択信号が順次行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）に与えられる。これにより、行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）は、行走査線Ｇ１からＧ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）の順で順次選択され、昇順で走査される。
【０１９２】
一方、垂直走査回路１０２−１では、走査方向指示信号が降順を指示している場合には、第２シフトレジスタ回路３２−１から順次出力された行選択信号が順次行走査線Ｇ（２ｎ−１），Ｇ（２ｎ−３），…，Ｇ３，Ｇ１に与えられる。これにより、行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）は、行走査線Ｇ（２ｎ−１）からＧ（２ｎ−３），…Ｇ３，Ｇ１の順で順次選択され、降順で走査される。
【０１９３】
したがって、奇数行の行走査線Ｇ１，Ｇ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）の走査方向は、走査方向指示信号に基づいて垂直走査回路１０２−１によって昇順または降順に変更することができる。
【０１９４】
垂直走査回路１０２−２は、画素回路部１０１の行走査線Ｇ１〜Ｇ２ｎのうち、偶数行の行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎを走査する。
【０１９５】
垂直走査回路１０２−２には、偶数行の行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎが接続されている。垂直走査回路１０２−２は、垂直走査回路１０２−１と同様に垂直同期信号（Ｖｓｔ）、垂直走査用のクロック信号（Ｖｃｋ）を入力する。
【０１９６】
垂直走査回路１０２−２は、垂直同期信号、垂直走査用のクロック信号に基づいて、行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎに順次行選択信号を１水平走査期間単位で供給する。
【０１９７】
垂直走査回路１０２−２は、垂直走査の方向を指示する走査方向指示信号に基づいて、垂直走査方向を決定する。
【０１９８】
垂直走査回路１０２−２は、走査方向指示信号が行走査線Ｇ２から行走査線Ｇ２ｎの昇順に走査方向を指示している場合には、行選択信号を昇順で供給する。または、垂直走査回路１０２−２は、走査方向指示信号が昇順の走査方向とは逆方向となる行走査線Ｇ２ｎから行走査線Ｇ２の降順に走査方向を指示している場合には、行選択信号を降順で供給する。
【０１９９】
垂直走査回路１０２−２は、第１シフトレジスタ回路３１−２、第２シフトレジスタ回路３２−２、選択回路３３−２、レベルシフト回路３４−２、アンドゲート回路３５−２〜３５−２ｎを備えている。
【０２００】
第１シフトレジスタ回路３１−２は、垂直同期信号（Ｖｓｔ）と垂直走査用のクロック信号（Ｖｃｋ）とを入力する。第１シフトレジスタ回路３１−２は、垂直同期信号に基づいてシフト動作を開始し、垂直走査用のクロック信号を行選択信号として順次シフトする。第１シフトレジスタ回路３１−２は、図１０の矢印Ｃ１の方向に垂直走査用のクロック信号をシフトする。
【０２０１】
すなわち、第１シフトレジスタ回路３１−２は、出力端子Ｒ２から出力端子Ｒ２ｎの方向に行選択信号をシフトする。第１シフトレジスタ回路３１−２は、第１実施形態で用いたと同じ垂直走査用のクロック信号（Ｖｃｋ）の偶数番目のクロック信号を行選択信号として出力端子Ｒ２から出力端子Ｒ４，…，Ｒ（２ｎ−２），Ｒ２ｎの順で順次出力する。例えば第１シフトレジスタ回路３１−２は、垂直走査用のクロック信号（Ｖｃｋ）の４番目のクロック信号を行選択信号として出力端子Ｒ４から出力する。
【０２０２】
第１シフトレジスタ回路３１−２から順次出力された行選択信号は、選択回路３３−２に与えられる。
【０２０３】
第２シフトレジスタ回路３２−２は、垂直同期信号（Ｖｓｔ）と垂直走査用のクロック信号（Ｖｃｋ）とを入力する。第２シフトレジスタ回路３２−２は、垂直同期信号（Ｖｓｔ）に基づいてシフト動作を開始し、垂直走査用のクロック信号を行選択信号として順次シフトする。したがって、第２シフトレジスタ回路３２−２は、第１シフトレジスタ回路３１−２と同期してシフト動作を行う。
【０２０４】
第２シフトレジスタ回路３２−２は、図１０の矢印Ｃ２の方向に行選択信号をシフトする。したがって、第２シフトレジスタ回路３２−２は、第１シフトレジスタ回路３１−２のシフト方向とは逆方向に行選択信号をシフトする。
【０２０５】
すなわち、第２シフトレジスタ回路３２−２は、出力端子Ｒ２ｎから出力端子Ｒ２の方向に行選択信号をシフトする。第２シフトレジスタ回路３２−２は、第１実施形態１で用いたと同じ垂直走査用のクロック信号の偶数番目のクロック信号を行選択信号として出力端子Ｒ２ｎから出力端子（２ｎ−２），…，Ｒ４，Ｒ２の順で順次出力する。例えば第２シフトレジスタ回路３２−２は、垂直走査用のクロック信号の４番目のクロック信号を行選択信号として出力端子Ｒ（２ｎ−２）から出力する。
【０２０６】
第２シフトレジスタ回路３２−２から順次出力された行選択信号は、選択回路３３−１に与えられる。
【０２０７】
選択回路３３−２は、第１シフトレジスタ回路３１−２及び第２シフトレジスタ回路３２−２の出力端子Ｒｍ（ｍ＝２，４…，（２ｎ−２），２ｎ）に出力された行選択信号を入力する。選択回路３３−２は、走査方向指示信号に基づいて、入力した行選択信号のいずれか一方の行選択信号を択一的に選択する。
【０２０８】
すなわち、選択回路３３−２は、走査方向指示信号が昇順を指示している場合には、第１シフトレジスタ回路３１−２から出力された行選択信号を選択する。一方、選択回路３３−２は、走査方向指示信号が降順を指示している場合には、第２シフトレジスタ回路３２−２から出力された行選択信号を選択する。
【０２０９】
選択回路３３−２は、選択した行選択信号を出力端子Ｓｍからレベルシフト回路３４−２に出力する。例えば選択回路３３−２は、第１シフトレジスタ回路３１−２及び第２シフトレジスタ回路３２−２の出力端子Ｒ４に出力された行選択信号のいずれか一方の行選択信号を選択する。選択回路３３−２は、選択した行選択信号を出力端子Ｓ４からレベルシフト回路３４に出力する。
【０２１０】
レベルシフト回路３４−２は、選択回路３３−２から与えられた行選択信号の電圧レベルを、第１トランジスタＴｒ１のスイッチングが可能となるゲート電圧レベルまで昇圧する。レベルシフト回路３４−２は、昇圧した行選択信号を対応するアンドゲート回路３５−２〜３５−２ｎの一方の入力に与える。
【０２１１】
すなわち、レベルシフト回路３４−２は、選択回路３３−２の出力端子Ｓｍからレベルシフト回路３４−２に出力されて昇圧された行選択信号をアンドゲート回路３５（−ｍ）（ｍ＝２，４，…，（２ｎ−２），２ｎ）に出力する。例えば、レベルシフト回路３４−２は、選択回路３３−２の出力端子Ｓ４からレベルシフト回路３４−２に出力されて昇圧された行選択信号をアンドゲート回路３５−４に出力する。
【０２１２】
アンドゲート回路３５−２〜３５−２ｎは、レベルシフト回路３４−２から出力された行選択信号と、反転回路１０３で電圧レベルが反転された切替信号とを入力する。アンドゲート回路３５−２〜３５−２ｎは、アンドゲート回路３５−１〜３５−（２ｎ−１）に与えられる切替信号とは電圧レベルが反転した切替信号が与えられる。
【０２１３】
アンドゲート回路３５−２〜３５−２ｎは、出力端子が対応する行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎに接続されている。アンドゲート回路３５−２〜３５−２ｎは、切替信号がロウレベルになると、電圧レベルがハイレベルに反転された切替信号がアンドゲート回路３５−２〜３５−２ｎの一方の入力端子に与えられる。これにより、アンドゲート回路３５−２〜３５−２ｎは、レベルシフト回路３４−２から与えられた行選択信号を行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎに順次出力する。
【０２１４】
したがって、偶数行に配置された画素回路１１が垂直走査される場合には、選択回路３３−２の出力端子Ｓｍから順次出力されて昇圧された行選択信号は、行走査線Ｇｍに与えられる。ここで、ｍ＝２，４…，（２ｎ−２），２ｎである。
【０２１５】
上記構成の垂直走査回路１０２−２では、走査方向指示信号が昇順を指示している場合には、第１シフトレジスタ回路３１−２から順次出力された行選択信号が順次行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎに与えられる。これにより、行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎは、行走査線Ｇ２からＧ４，…，Ｇ（２ｎ−２），Ｇ２ｎの順で順次選択され、昇順で走査される。
【０２１６】
一方、垂直走査回路１０２−２では、走査方向指示信号が降順を指示している場合には、第２シフトレジスタ回路３２−２から順次出力された行選択信号が順次行走査線Ｇ２ｎ，Ｇ（２ｎ−２），…，Ｇ４，Ｇ２に与えられる。これにより、行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎは、行走査線Ｇ２ｎからＧ（２ｎ−２），…Ｇ４，Ｇ２の順で順次選択され、降順で走査される。
【０２１７】
したがって、偶数行の行走査線Ｇ２，Ｇ４，…，Ｇ（２ｎ−２），Ｇ２ｎの走査方向は、走査方向指示信号に基づいて垂直走査回路１０２−２によって昇順または降順に変更することができる。
【０２１８】
画素信号供給部２０は、上述の垂直走査に対して、垂直走査される行走査線Ｇ１〜Ｇ２ｎに接続された各画素回路１１に対応した画素信号を供給する。すなわち、画素信号供給部２０は、生成回路２３で生成される走査方向指示信号及び切替信号に基づいて、アクセス制御回路２２の制御の下にフレームメモリ２１１からＤ／Ａ変換回路２１２を介して液晶表示部１０に画素信号を供給する。
【０２１９】
垂直走査回路１０２−１，１０２−２は、走査方向指示信号及び切替信号に基づいて、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）と偶数行の行走査線Ｇ２〜Ｇ２ｎとを例えば以下のように走査する。
【０２２０】
垂直走査回路１０２−１は、例えば昇順で行走査線を走査し、垂直走査回路１０２−２は、降順で行走査線を走査する場合には、例えば以下のように走査が行われる。
【０２２１】
まず、垂直走査回路１０２−１は、奇数行の行走査線Ｇ１に行選択信号を与え、続いて垂直走査回路１０２−２は、偶数行の行走査線Ｇ２ｎに行選択信号を与える。次いで、垂直走査回路１０２−１は、奇数行の行走査線Ｇ３に行選択信号を与え、続いて垂直走査回路１０２−２は、偶数行の行走査線Ｇ（２ｎ−２）に行選択信号を与える。
【０２２２】
一方、垂直走査回路１０２−１は、例えば降順で行走査線を走査し、垂直走査回路１０２−２は、昇順で行走査線を走査する場合には、例えば以下のように走査が行われる。
【０２２３】
まず、垂直走査回路１０２−１は、奇数行の行走査線Ｇ（２ｎ−１）に行選択信号を与え、続いて垂直走査回路１０２−２は、偶数行の行走査線Ｇ２に行選択信号を与える。次いで、垂直走査回路１０２−１は、奇数行の行走査線Ｇ（２ｎ−３）に行選択信号を与え、続いて垂直走査回路１０２−２は、偶数行の行走査線Ｇ４に行選択信号を与える。
【０２２４】
このように、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）と偶数行の行走査線Ｇ２〜Ｇ２ｎとは、交互に垂直走査され、かつ垂直走査方向が互いに逆方向となるように垂直走査される。
【０２２５】
また、垂直走査回路１０２−１，１０２−２は、例えば図１１に示すように画素回路部１０１を垂直走査する。
【０２２６】
図１１は、画素回路部１０１の垂直走査の一例を示す図である。図１１は図８に示すタイミングチャートにおいて、サブフレームＳＦ１（−）、サブフレームＳＦ１（＋）、サブフレームＳＦ２（−）、サブフレームＳＦ１（＋）の垂直走査の一例を示している。
【０２２７】
図１１において、サブフレームＳＦ１（−）では、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）は、行走査線Ｇ１からＧ３，…，Ｇ（２ｎ−３），Ｇ（２ｎ−１）の昇順の方向（下向きの矢印で示す）に垂直走査される。これに対して、偶数行の行走査線Ｇ２〜Ｇ２ｎは、行走査線Ｇ２ｎからＧ（２ｎ−２），…，Ｇ４，Ｇ２の降順の方向（上向きの矢印で示す）に垂直走査される。すなわち、サブフレームＳＦ１（−）は、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）と偶数行の行走査線Ｇ２〜Ｇ２ｎとで垂直走査方向が互いに逆方向で垂直走査される。
【０２２８】
サブフレームＳＦ１（＋）では、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）は、行走査線Ｇ（２ｎ−１）からＧ（２ｎ−３），…，Ｇ３，Ｇ１の降順の方向（上向きの矢印で示す）に垂直走査される。これに対して、偶数行の行走査線Ｇ２〜Ｇ２ｎは、行走査線Ｇ２からＧ４，…，Ｇ（２ｎ−２），Ｇ２ｎの昇順の方向（下向きの矢印で示す）に垂直走査される。
【０２２９】
すなわち、サブフレームＳＦ１（＋）は、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）と偶数行の行走査線Ｇ２〜Ｇ２ｎとで垂直走査方向が互いに逆方向で垂直走査される。また、サブフレームＳＦ１（＋）は、サブフレームＳＦ１（−）に対して、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）と偶数行の行走査線Ｇ２〜Ｇ２ｎとの垂直走査方向が逆方向となる。
【０２３０】
サブフレームＳＦ２（−）では、サブフレームＳＦ１（＋）と同様にして垂直走査が行われる。サブフレームＳＦ２（＋）では、サブフレームＳＦ１（−）と同様にして垂直走査が行われる。
【０２３１】
第１の実施形態では、連続したサブフレームＳＦ１（＋）とサブフレームＳＦ２（−）とで行走査線の垂直走査方向を同じ方向としている。この垂直走査方法では、各画素ａ，ｂ，ｃにおける液晶駆動実効電圧の同じ大小関係が２フレーム単位で繰り返し発生し、これにより、液晶表示された画面においてフリッカーといったちらつき現象が生じる可能性がある。
【０２３２】
これに対して、第２実施形態では、奇数行の行走査線Ｇ１〜Ｇ（２ｎ−１）と偶数行の行走査線Ｇ２〜Ｇ２ｎとの垂直走査方向が互いに逆方向になるように垂直走査される。これにより、第２実施形態では、２フレーム単位で発生するフリッカーは時間的に互いに逆転するので、液晶表示画面においてフリッカーは空間的に平均化される。この結果、第２実施形態では、第１実施形態で得られる効果に加えて、フリッカーの視認性を大幅に低減することができる。
【０２３３】
本発明の第１実施形態及び第２実施形態では、液晶表示部１０に供給される画素信号がすべての画素回路１１の第２保持容量部Ｃ２に一括して転送されて保持されたときに、液晶ＬＣを駆動する駆動電圧が決定される。
【０２３４】
本発明は、このような動作上の特徴に着目して、フレーム単位で行走査線の垂直走査方向を変更できる構成を採用することにより、表示画像のコントラストの傾斜特性を改善することが可能となる。また、本発明は、上記動作上の特徴に着目して、奇数行の行走査線と偶数行の行走査線とを独立して個別に逆方向となるように垂直走査する構成を採用することにより、表示画面に生じるフリッカーの視認性を大幅に低減することができる。
【符号の説明】
【０２３５】
１，２  液晶表示装置  
１０  液晶表示部
１１  画素回路
１２  水平走査回路
１３，１０２−１，１０２−２  垂直走査回路
２０  画素信号供給部
Ｃ１  第１保持容量部
Ｃ２  第２保持容量部
Ｇ１〜Ｇｎ  行走査線  
ＬＣ  液晶
Ｔｒ１，Ｔｒ２  トランジスタ
【図１】
2016177035.tif 000003
【図２】
2016177035.tif 000004
【図３】
2016177035.tif 000005
【図４】
2016177035.tif 000006
【図５】
2016177035.tif 000007
【図６】
2016177035.tif 000008
【図７】
2016177035.tif 000009
【図８】
2016177035.tif 000010
【図９】
2016177035.tif 000011
【図１０】
2016177035.tif 000012
【図１１】
2016177035.tif 000013