(57)【要約】【目的】回路規模及び装置規模の増大を抑えつつ所望の階調電圧を得ることができる階調電圧生成回路及び映像表示装置を提供する。【構成】階調電圧生成回路は、第１〜第ｍの階調電圧のうちから、映像信号に基づく各画素の輝度レベルに対応した階調電圧を選択しこれを表示デバイスに供給するデータドライバに設けられている。階調電圧生成回路は、互いに異なる第１〜第ｎの電源電圧に基づいて第１〜第ｎの基準電圧を夫々が生成する第１〜第ｎのバッファと、直列接続された複数の抵抗からなり、第１〜第ｎの基準電圧の供給を受けて、夫々異なる電圧値を有する第１〜第ｍの階調電圧を生成するラダー抵抗３３と、を含む。第１〜第ｎのバッファ各々の出力端は、ラダー抵抗における互いに異なるｎ箇所の抵抗接続点に夫々接続されており、ラダー抵抗による電流路に沿って互いに隣接する抵抗接続点間の各々の抵抗値は等しい。【選択図】図３
2016099555.tif 000002
【特許請求の範囲】
【請求項１】
第１〜第ｍ（ｍは２以上の整数）の階調電圧のうちから、映像信号に基づく各画素の輝度レベルに対応した階調電圧を選択しこれを表示デバイスに供給するデータドライバに設けられている階調電圧生成回路であって、
互いに異なる第１〜第ｎ（ｎは３以上の整数）の電源電圧に基づいて第１〜第ｎの基準電圧を夫々が生成する第１〜第ｎのバッファと、
直列接続された複数の抵抗からなり、前記第１〜第ｎの基準電圧の供給を受けて、夫々異なる電圧値を有する前記第１〜第ｍの階調電圧を生成するラダー抵抗と、
を含み、
前記第１〜第ｎのバッファ各々の出力端は、前記ラダー抵抗における互いに異なるｎ箇所の抵抗接続点に夫々接続されており、
前記ラダー抵抗による電流路に沿って互いに隣接する前記抵抗接続点間の各々の抵抗値が等しいことを特徴とする階調電圧生成回路。
【請求項２】
所定の電源から前記第１〜第ｎの電源電圧の入力を受け、前記第１〜第ｎのバッファに供給する第１〜第ｎの入力端子を更に備えることを特徴とする請求項１に記載の階調電圧生成回路。
【請求項３】
前記ラダー抵抗は、前記第１〜第ｍの階調電圧を出力する第１〜第ｍの出力タップを有し、
前記第１〜第ｍの出力タップ間は、前記表示デバイスのガンマ特性に応じた電圧値の前記第１〜第ｍの階調電圧を出力することを特徴とする請求項１又は２に記載の階調電圧生成回路。
【請求項４】
表示デバイスと、
映像信号の供給を受け、前記映像信号に基づいて画素データを生成する駆動制御部と、
前記画素データの輝度レベルに対応した階調電圧を選択しこれを表示デバイスに供給するデータドライバと、
を含み、
前記データドライバは、互いに異なる第１〜第ｎ（ｎは３以上の整数）の電源電圧に基づいて第１〜第ｍ（ｍは２以上の整数）の階調電圧を生成する階調電圧生成回路と、前記第１〜第ｍの階調電圧のうちから、前記画素データの輝度レベルに対応した階調電圧を選択する階調電圧選択部と、選択した前記階調電圧に基づいて画素駆動電圧を生成して前記表示デバイスのデータラインに印加する出力アンプ回路と、を含み、
前記階調電圧生成回路は、
前記第１〜第ｎの電源電圧に基づいて前記第１〜第ｎの基準電圧を夫々が生成する第１〜第ｎのバッファと、
直列接続された複数の抵抗からなり、前記第１〜第ｎの基準電圧の供給を受けて、夫々異なる電圧値を有する前記第１〜第ｍの階調電圧を生成するラダー抵抗と、
を含み、
前記第１〜第ｎのバッファ各々の出力端は、前記ラダー抵抗における互いに異なるｎ箇所の抵抗接続点に夫々接続されており、
前記ラダー抵抗による電流路に沿って互いに隣接する前記抵抗接続点間の各々の抵抗値が等しいことを特徴とする映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調電圧生成回路及び映像表示装置に関する。
【背景技術】
【０００２】
表示デバイスとしての例えば液晶表示パネルには、２次元画面の水平方向に伸張する複数のゲートラインと、２次元画面の垂直方向に伸張する複数のソースラインと、が交叉するように配置されている。更に、液晶表示パネルには、入力映像信号によって表される各画素の輝度レベルに対応した階調表示電圧をソースラインの各々に印加するソースドライバと、走査信号をゲートラインに印加するゲートドライバと、が搭載されている。
【０００３】
このようなソースドライバとして、複数の階調電圧を生成する階調電圧生成回路を含むものが知られている（例えば、特許文献１参照）。かかる階調電圧生成回路では、抵抗ラダー回路の入力タップに接続されたバッファが、所定の電源から供給された電源電圧に応じた基準電圧を抵抗ラダー回路の入力タップに印加することにより、複数の階調電圧を生成するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１５１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような階調電圧生成回路において、抵抗ラダー回路の複数の入力タップは、液晶表示パネルのガンマカーブの変曲点に応じた位置に設けられている。したがって、抵抗ラダー回路の隣接する入力タップ間における抵抗値は夫々異なる。その結果、各ガンマバッファに供給される階調電源電圧のうち隣接するガンマバッファに供給される電源電圧の電位差が夫々等しい場合であっても、抵抗値の小さい電流路に電流が集中して、各ガンマバッファを流れる電流量に差異が生じる。その際、電流量がガンマバッファの電流供給の許容値を超えると、抵抗ラダーに所望の基準電圧が印加されず、所望の階調電圧が得られなくなってしまう。
【０００６】
そこで、電流量が許容値を超えないよう、ガンマバッファの電流供給の許容値を大きく設定しようとすると、ガンマバッファのサイズを大きく設計する必要があり、回路全体のサイズ、ひいては映像表示装置全体のサイズが増大してしまう。
【０００７】
また、電流量の差異を調整するため、階調電圧生成回路の内部に別途調整回路等を設けることも考えられるが、その場合もやはり回路全体のサイズ、ひいては映像表示装置全体のサイズが増大してしまうという問題があった。
【０００８】
本発明は、上記問題を解決するためになされたものであり、回路規模及び装置規模の増大を抑えつつ所望の階調電圧を得ることができる階調電圧生成回路及び映像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る階調電圧生成回路は、第１〜第ｍ（ｍは２以上の整数）の階調電圧のうちから、映像信号に基づく各画素の輝度レベルに対応した階調電圧を選択しこれを表示デバイスに供給するデータドライバに設けられている階調電圧生成回路であって、互いに異なる第１〜第ｎ（ｎは３以上の整数）の電源電圧に基づいて第１〜第ｎの基準電圧を夫々が生成する第１〜第ｎのバッファと、直列接続された複数の抵抗からなり、前記第１〜第ｎの基準電圧の供給を受けて、夫々異なる電圧値を有する前記第１〜第ｍの階調電圧を生成するラダー抵抗と、を含み、前記第１〜第ｎのバッファ各々の出力端は、前記ラダー抵抗における互いに異なるｎ箇所の抵抗接続点に夫々接続されており、前記ラダー抵抗による電流路に沿って互いに隣接する前記抵抗接続点間の各々の抵抗値が等しいことを特徴とする。
【００１０】
また、本発明に係る映像表示装置は、表示デバイスと、映像信号の供給を受け、前記映像信号に基づいて画素データを生成する駆動制御部と、前記画素データの輝度レベルに対応した階調電圧を選択しこれを表示デバイスに供給するデータドライバと、を含み、前記データドライバは、互いに異なる第１〜第ｎ（ｎは３以上の整数）の電源電圧に基づいて第１〜第ｍ（ｍは２以上の整数）の階調電圧を生成する階調電圧生成回路と、前記第１〜第ｍの階調電圧のうちから、前記画素データの輝度レベルに対応した階調電圧を選択する階調電圧選択部と、選択した前記階調電圧に基づいて画素駆動電圧を生成して前記表示デバイスのデータラインに印加する出力アンプ回路と、を含み、前記階調電圧生成回路は、前記第１〜第ｎの電源電圧に基づいて前記第１〜第ｎの基準電圧を夫々が生成する第１〜第ｎのバッファと、直列接続された複数の抵抗からなり、前記第１〜第ｎの基準電圧の供給を受けて、夫々異なる電圧値を有する前記第１〜第ｍの階調電圧を生成するラダー抵抗と、を含み、前記第１〜第ｎのバッファ各々の出力端は、前記ラダー抵抗における互いに異なるｎ箇所の抵抗接続点に夫々接続されており、前記ラダー抵抗による電流路に沿って互いに隣接する前記抵抗接続点間の各々の抵抗値が等しいことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、回路規模及び装置規模の増大を抑えつつ所望の階調電圧を得ることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る階調電圧生成回路を搭載した映像表示装置の概略構成を示す図である。
【図２】駆動制御部１及びデータドライバ２の内部構成を示すブロック図である。
【図３】階調電圧生成回路２２の内部構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１４】
図１は、本発明に係る階調電圧生成回路を搭載した映像表示装置の概略構成を示す図である。かかる映像表示装置は、駆動制御部１、データドライバ２、走査ドライバ３及び表示デバイス４を含む。
【００１５】
駆動制御部１は、映像信号中から水平同期信号を抽出しこれを水平同期信号ＨＳとして走査ドライバ３に供給する。また、駆動制御部１は、かかる映像信号に基づき、各画素毎にその画素の輝度レベルを例えば８ビットで表す画素データＰＤの系列を生成し、これを画素データ信号ＰＤＳとしてデータドライバ２に供給する。また、駆動制御部１は、階調電源電圧ＶＥをデータドライバ２に供給する。
【００１６】
データドライバ２は、画素データ信号ＰＤＳ中の画素データＰＤの系列を取り込み、１水平走査ライン分の画素データＰＤの取り込みが為される度に、取り込んだ画素データＰＤを、夫々が示す輝度レベルに対応した電圧値を有する画素駆動電圧に変換して表示デバイス４のデータラインに印加する。
【００１７】
走査ドライバ３は、上記した水平同期信号ＨＳに同期させて水平走査パルスを生成し、これを表示デバイス４の水平走査ラインに順次印加する。
【００１８】
表示デバイス４は、例えば液晶又は有機ＥＬパネル等からなる。表示デバイス４には、夫々が２次元画面の水平方向に伸張するｘ個（ｘは２以上の自然数）の水平走査ラインＤ1〜Ｄxと、夫々が２次元画面の垂直方向に伸張するｙ個（ｙは２以上の自然数）のデータラインＳ1〜Ｓyとが形成されている。水平走査ライン及びデータラインの各交叉部の領域には、画素を担う表示セルが形成されている。
【００１９】
図２は、駆動制御部１及びデータドライバ２の内部構成を示すブロック図である。駆動制御部１は、パネルコントローラ１１と、階調電源１２を有する。データドライバ２は、シフトレジスタラッチ部２１、Ｄ／Ａ変換部２３、階調電圧生成回路２２及び出力アンプ回路２４を有する。
【００２０】
パネルコントローラ１１は、入力映像信号に基づき各画素毎の輝度レベルを表す画素データＰＤを生成し、データドライバ２のシフトレジスタラッチ部２１に供給する。
【００２１】
階調電源１２は、階調電源電圧Ｖ1〜Ｖ256を生成するための階調電源電圧ＶE1、ＶE2及びＶE3を生成し、夫々をデータドライバ２の階調電圧生成回路２２に供給する。
【００２２】
シフトレジスタラッチ部２１は、パネルコントローラ１１から供給された画素データＰＤの系列を画素データＰ1〜ＰKとしてＤ／Ａ変換部２３に供給する。
【００２３】
階調電圧生成回路２２は、階調電源１２から供給された階調電源電圧ＶE1〜ＶE3に基づいて２５６段階の階調電圧Ｖ1〜Ｖ256を生成し、Ｄ／Ａ変換部２３に供給する。
【００２４】
Ｄ／Ａ変換部２３は、上記画素データＰ1〜ＰKに応じて階調電圧Ｖ1〜Ｖ256を選択し、選択した階調電圧を階調輝度電圧Ｂ1〜ＢKとして出力アンプ回路２４に供給する。
【００２５】
出力アンプ回路２４は、階調輝度電圧Ｂ1〜ＢKの各々を所望に増幅したものを画素駆動電圧Ｇ1〜ＧKとして表示デバイス４のデータラインＤ1〜ＤKに夫々印加する。
【００２６】
図３は、階調電圧生成回路２２の内部構成を示すブロック図である。階調電圧生成回路２２は、入力端子３１ａ〜３１ｃ、ガンマバッファ３２ａ〜３２ｃ、抵抗ラダー回路３３を含む。
【００２７】
入力端子３１ａ〜３１ｃは、階調電源１２から夫々階調電源電圧ＶE1〜ＶE3の入力を受け、これをガンマバッファ３２ａ〜３２ｃに夫々供給する。
【００２８】
ガンマバッファ３２ａ〜３２ｃは、例えばボルテージフォロア回路から構成されている。ガンマバッファ３２ａは、入力端子３１ａを介して供給された階調電源電圧ＶE1を保持し、所定のタイミングで基準電圧ＶS1として抵抗ラダー回路３３に供給する。ガンマバッファ３２ｂは、入力端子３１ｂを介して供給された階調電源電圧ＶE2を保持し、所定のタイミングで基準電圧ＶS2として抵抗ラダー回路３３に供給する。ガンマバッファ３２ｃは、入力端子３１ｃを介して供給された階調電源電圧ＶE3を保持し、所定のタイミングで基準電圧ＶS3として抵抗ラダー回路３３に供給する。
【００２９】
ガンマバッファ３２ａ〜３２ｃの各々の出力端は、抵抗ラダー回路３３の入力タップＴ1〜Ｔ3（すなわち、抵抗接続点）にそれぞれ接続されている。
【００３０】
入力端子３１ａ及びガンマバッファ３２ａは、ラインＬ１によって、抵抗ラダー回路３３の入力タップＴ1と接続されている。入力端子３１ｂ及びガンマバッファ３２ｂは、ラインＬ２によって、抵抗ラダー回路３３の入力タップＴ2に接続されている。入力端子３１ｃ及びガンマバッファ３２ｃは、ラインＬ３によって、抵抗ラダー回路３３の入力タップＴ3に接続されている。
【００３１】
抵抗ラダー回路３３は、直列に接続された２５５個の抵抗Ｒ1、Ｒ2、・・・Ｒ255からなる。抵抗ラダー回路３３は、抵抗Ｒ1〜Ｒ255の各々の両端に接続された出力タップから、階調電圧Ｖ1〜Ｖ256を出力し、Ｄ／Ａ変換部２３に供給する。抵抗Ｒ1〜Ｒ255の各々の抵抗値は、表示デバイス４のガンマ特性に応じた階調電圧Ｖ1〜Ｖ256が供給されるように設定されている。すなわち、抵抗ラダー回路３３の複数の出力タップは、表示デバイス４のガンマ特性に応じた階調電圧Ｖ1〜Ｖ256が出力されるような位置に夫々設けられている。
【００３２】
抵抗ラダー回路３３の入力タップＴ1とＴ2との間には、直列接続された抵抗Ｒ1〜Ｒjからなる第１抵抗段ＲＸが接続されている。抵抗ラダー回路３３の入力タップＴ2とＴ3との間には、直列接続された抵抗Ｒj+1〜Ｒ255からなる第２抵抗段ＲＹが接続されている。
【００３３】
第１抵抗段ＲＸ及び第２抵抗段ＲＹは、同じ抵抗値を有する。すなわち、入力タップＴ2は、抵抗Ｒ1〜Ｒ255の抵抗値の合計を１：１で按分した位置に設けられている。
【００３４】
このような構成を有する階調電圧生成回路２２において、階調電源１２から供給される階調電源電圧ＶE1と階調電源電圧ＶE2との間の電位差が、階調電源電圧ＶE2と階調電源電圧ＶE3との間の電位差と同じであった場合、第１抵抗段ＲＸと第２抵抗段ＲＹの抵抗値が等しいため、ラインＬ１を流れる電流Ｉ1、ラインＬ２を流れる電流Ｉ2及びラインＬ３を流れる電流Ｉ3の電流値は、夫々等しくなる。
【００３５】
以上説明したように、本発明に係る階調電圧生成回路２２では、第１抵抗段ＲＸと第２抵抗段ＲＹの抵抗値が等しくなるような位置に入力タップＴ2が設けられ、入力端子３２ｂ及びガンマバッファ３２ｃがラインＬ２を介して入力タップＴ2と接続されている。
【００３６】
この構成によれば、階調電源１２から供給される階調電源電圧の各ガンマバッファ間における電位差が同じであった場合、各ラインを流れる電流量に差異が生じない。したがって、特定の電流路に集中して電流が流れないため、ガンマバッファのサイズを大きく設計する必要がなく、階調電圧生成回路のサイズの増大、ひいては映像表示装置のサイズの増大を抑えることが可能となる。
【００３７】
また、各ラインＬ１〜Ｌ３を流れる電流Ｉ1〜Ｉ3の電流値が等しくなるため、電流調整回路等を別途設ける必要がない。そのため、階調電圧生成回路及び映像表示装置のサイズの増大を抑えるとともに、階調電圧生成回路全体としての抵抗値及び消費電流を低く抑えることができる。
【００３８】
なお、上記実施例では、階調電圧生成回路が３つの入力端子及び３つのガンマバッファを有する例について説明したが、入力端子及びガンマバッファの数はこれに限られない。例えば、４つの入力端子及び４つのガンマバッファを有し、基準電圧を４つの入力タップから抵抗ラダー回路３３に供給する構成であってもよい。要するに、隣接する入力タップ間における抵抗ラダー回路３３の抵抗値が、各入力タップ間で夫々等しくなるように構成されていればよい。
【００３９】
また、上記実施例では、階調電圧生成回路２２が３つの入力端子３１ａ〜３１ｃを有し、各入力端子が階調電源１２から階調電源電圧ＶE1〜ＶE3の入力を受ける場合について説明した。しかし、例えば階調電圧生成回路２２が１つの入力端子のみを有し、階調電源１２から単一の電源電圧の入力を受け、これを階調電圧生成回路２２の内部で分圧して、複数の階調電源電圧ＶE1〜ＶE3を生成する構成であってもよい。
【００４０】
また、上記実施例では、抵抗ラダー回路３３が直列に接続された２５５個の抵抗Ｒ1〜Ｒ255からなり、２５６段階の階調電圧Ｖ1〜Ｖ256を生成する例について説明した。しかし、抵抗の数及び階調電圧の段階数はこれに限られない。
【００４１】
また、上記実施例では、ガンマバッファ３２ａ〜３２ｃがボルテージフォロア回路から構成される例について説明したが、これに限られず、階調電源電圧ＶE1〜ＶE3を夫々増幅して基準電圧ＶS1〜ＶS3を生成する増幅器として構成されてもよい。
【００４２】
要するに、本発明に係る階調電圧生成回路は、第１〜第ｍ（ｍは２以上の整数）の階調電圧（例えば、Ｖ１〜Ｖ２５６）のうちから、映像信号に基づく各画素の輝度レベルに対応した階調電圧を選択しこれを表示デバイス（４）に供給するデータドライバ（２）に設けられている階調電圧生成回路（２２）であって、互いに異なる第１〜第ｎ（ｎは３以上の整数）の電源電圧（例えば、ＶＥ１〜ＶＥ３）に基づいて第１〜第ｎの基準電圧（例えば、ＶＳ１〜ＶＳ３）を夫々が生成する第１〜第ｎのバッファ（例えば、３２ａ〜３２ｃ）と、直列接続された複数の抵抗（例えば、Ｒ１〜Ｒ２５５）からなり、前記第１〜第ｎの基準電圧の供給を受けて、夫々異なる電圧値を有する前記第１〜第ｍの階調電圧を生成するラダー抵抗と、を含み、前記第１〜第ｎのバッファ各々の出力端は、前記ラダー抵抗における互いに異なるｎ箇所の抵抗接続点（例えば、Ｔ１〜Ｔ３）に夫々接続されており、前記ラダー抵抗による電流路に沿って互いに隣接する前記抵抗接続点間の各々の抵抗値（ＲＸ，ＲＹ）が等しいことを特徴とするものである。
【符号の説明】
【００４３】
１    駆動制御部
２    データドライバ
３    走査ドライバ
４    表示デバイス
１１  パネルコントローラ
１２  階調電源
２１  シフトレジスタラッチ部
２２  階調電圧生成回路
２３  Ｄ／Ａ変換部
２４  出力アンプ回路
３１ａ〜３１ｃ  入力端子
３２ａ〜３２ｃ  ガンマバッファ
３３  抵抗ラダー回路
【図１】
2016099555.tif 000003
【図２】
2016099555.tif 000004
【図３】
2016099555.tif 000005