(57)【要約】【課題】電源回路の回路規模増大を抑える。【解決手段】トランスＴ１の一次巻線Ｌ１に接続されるスイッチング素子ＳＷ１と、トランスＴ１の二次巻線Ｌ２に接続されるダイオードＤと、スイッチング素子ＳＷ１のオン、オフを制御する制御信号Ｓを生成する制御回路２とを備える電源回路において、トランスＴ１の二次巻線Ｌ２にかかる電圧Ｖｔを用いて、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの差がゼロになるように、スイッチング素子ＳＷ１のオフタイミングを示す第１のパルス波を生成し、パルストランスＴ２の一次巻線Ｌ１から二次巻線Ｌ２に伝わる第１のパルス波を用いて、制御信号Ｓを生成する。【選択図】図１
2016189673.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの一次巻線に接続されるスイッチング素子と、
前記トランスの二次巻線に接続される整流回路と、
前記スイッチング素子のオン、オフを制御する制御信号を生成する制御回路と、
を備え、
前記制御回路は、
前記二次巻線にかかる電圧を用いて、当該電源回路の出力電圧と目標電圧との差がゼロになるように、前記スイッチング素子の制御タイミングを示す第１のパルス波を生成するパルス波生成回路と、
パルストランスと、
前記パルストランスの一次巻線から二次巻線に伝わる前記第１のパルス波を用いて、前記制御信号を生成する制御信号生成回路と、
を備えることを特徴とする電源回路。
【請求項２】
請求項１に記載の電源回路であって、
前記制御タイミングは前記スイッチング素子のオフタイミングであり、
前記制御信号生成回路は、前記第１のパルス波、及び、前記スイッチング素子のオンタイミングを示す第２のパルス波を用いて、前記制御信号を生成する
ことを特徴とする電源回路。
【請求項３】
請求項２に記載の電源回路であって、
前記パルス波生成回路は、前記出力電圧が前記目標電圧よりも大きくなるほど、ローレベルからハイレベルに切り替わるタイミングが早くなり、前記出力電圧が前記目標電圧よりも小さくなるほど、ローレベルからハイレベルに切り替わるタイミングが遅くなる前記第１のパルス波を生成し、
前記制御信号生成回路は、前記第２のパルス波のレベルがローレベルからハイレベルになると、前記制御信号のレベルをローレベルからハイレベルに切り替え、前記第１のパルス波のレベルがローレベルからハイレベルになると、前記制御信号のレベルをハイレベルからローレベルに切り替える
ことを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
電源回路として、例えば、フライバック式コンバータやフォワード式コンバータなどの絶縁型の電源回路が知られている。
また、絶縁型の電源回路の制御方法として、例えば、出力電圧に相当するパルス波をパルストランスを介して電源回路の二次側から一次側にフィードバックし、そのパルス波をアナログ値に変換し、そのアナログ値と目標電圧との差がゼロになるようにトランスの一次巻線に接続されるスイッチング素子を制御することが知られている。例えば、特許文献１参照。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３０５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のようなフィードバック制御を行う電源回路は、出力電圧に相当するパルス波を生成する回路、パルス波をアナログ値に変換する回路、及びアナログ値と目標電圧との差がゼロになるようにスイッチング素子を制御する回路を備える必要があるため、回路規模が増大してしまう。
【０００５】
本発明の一側面に係る目的は、回路規模の増大を抑えた電源回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る一つの形態である電源回路は、トランスと、前記トランスの一次巻線に接続されるスイッチング素子と、前記トランスの二次巻線に接続される整流回路と、前記スイッチング素子のオン、オフを制御する制御回路とを備える。
【０００７】
前記制御回路は、前記二次巻線にかかる電圧を用いて、当該電源回路の出力電圧と目標電圧との差がゼロになるように、前記スイッチング素子の制御タイミングを示す第１のパルス波を生成する矩形波生成回路と、パルストランスと、前記パルストランスの一次巻線から二次巻線に伝わる前記第１のパルス波を用いて、前記スイッチング素子のオン、オフを制御する制御信号を生成する制御信号生成回路とを備える。
【発明の効果】
【０００８】
本発明によれば、電源回路の回路規模増大を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態の電源回路の一例を示す図である。
【図２】出力波形の一例を示す図である。
【図３】実施形態の電源回路の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下図面に基づいて実施形態について詳細を説明する。
図１は、実施形態の電源回路の一例を示す図である。
図１に示す電源回路は、絶縁型ＤＣＤＣコンバータ１と、制御回路２とを備える。
【００１１】
絶縁型ＤＣＤＣコンバータ１は、フライバック式コンバータであって、トランスＴ１と、スイッチング素子ＳＷ１（例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor））と、トランスＴ１の二次巻線Ｌ２にかかる電圧Ｖｔを整流するダイオードＤ（整流回路）と、ダイオードＤにより整流される電圧を平滑するコンデンサＣ１とを備える。すなわち、トランスＴ１の一次巻線Ｌ１の一方端は絶縁型ＤＣＤＣコンバータ１の入力端子ＩＮを介して外部の直流電源Ｐの出力端子に接続され、トランスＴ１の一次巻線Ｌ１の他方端はスイッチング素子ＳＷ１の一方の端子（例えば、ドレイン端子）に接続され、トランスＴ１の二次巻線Ｌ２の一方端はダイオードＤのアノード端子に接続され、トランスＴ１の二次巻線Ｌ２の他方端はコンデンサＣ１の一方の端子に接続されている。ダイオードＤのカソード端子はコンデンサＣ１の他方の端子及び絶縁型ＤＣＤＣコンバータ１の出力端子ＯＵＴを介して外部の負荷Ｌｏに接続されている。負荷Ｌｏはたとえば、モータを制御する三相交流インバータの各アームを構成するパワースイッチング素子の駆動電源である。スイッチング素子ＳＷ１の他方の端子（例えば、ソース端子）は第１のグランドに接続され、トランスＴ１の二次巻線Ｌ２の他方端及びコンデンサＣ１の一方の端子は第１のグランドと異なる第２のグランドに接続されている。
【００１２】
スイッチング素子ＳＷ１がオンすると、直流電源Ｐから入力端子ＩＮ及びトランスＴ１の一次巻線Ｌ１を介してスイッチング素子ＳＷ１へ電流が流れ、トランスＴ１にエネルギーが蓄積される。その後、スイッチング素子ＳＷ１がオフすると、トランスＴ１に蓄積されたエネルギーの解放により、トランスＴ１の二次巻線Ｌ２からダイオードＤ及び出力端子ＯＵＴを介して負荷Ｌｏへ電流が流れる。
【００１３】
制御回路２は、パルス波生成回路２１と、パルストランスＴ２と、制御信号生成回路２２とを備える。
パルス波生成回路２１は、コンパレータＣｏｍｐ１、Ｃｏｍｐ２と、定電圧源Ｐｃｖ１、Ｐｃｖ２と、エラーアンプＡｍｐと、定電流源Ｐｃｃと、スイッチング素子ＳＷ２（例えば、ＭＯＳＦＥＴ）と、コンデンサＣ２とを備える。コンパレータＣｏｍｐ１のプラスの入力端子はトランスＴ１の二次巻線Ｌ２の一方端に接続され、コンパレータＣｏｍｐ１のマイナスの入力端子は定電圧源Ｐｃｖ１の出力端子に接続され、コンパレータＣｏｍｐ１の出力端子はスイッチング素子ＳＷ２の制御端子（例えば、ゲート端子）に接続されている。スイッチング素子ＳＷ２の一方の端子（例えば、ドレイン端子）は、定電流源Ｐｃｃの出力端子、コンデンサＣ２の一方の端子、及びコンパレータＣｏｍｐ２のプラスの入力端子に接続されている。スイッチング素子ＳＷ２の他方の端子（例えば、ソース端子）及びコンデンサＣ２の他方の端子は第２のグランドに接続されている。エラーアンプＡｍｐのマイナスの入力端子はコンデンサＣ１の他方の端子または出力端子ＯＵＴに接続され、エラーアンプＡｍｐのプラスの入力端子は定電圧源Ｐｃｖ２の出力端子に接続され、エラーアンプＡｍｐの出力端子はコンパレータＣｏｍｐ２のマイナスの入力端子に接続されている。コンパレータＣｏｍｐ２の出力端子はパルストランスＴ２の一次巻線Ｌ１の一方端に接続され、パルストランスＴ２の一次巻線Ｌ１の他方端は第２のグランドに接続されている。
【００１４】
制御信号生成回路２２は、クロック生成回路２２１と、ＲＳフリップフロップ２２２と、駆動回路２２３とを備える。ＲＳフリップフロップ２２２のリセット端子Ｒは、パルストランスＴ２の二次巻線Ｌ２の一方端に接続され、ＲＳフリップフロップ２２２のセット端子Ｓはクロック生成回路２２１の出力端子に接続され、ＲＳフリップフロップ２２２の出力端子Ｑは駆動回路２２３の入力端子に接続されている。駆動回路２２３の出力端子はスイッチング素子ＳＷ１の制御端子（例えば、ゲート端子）に接続されている。なお、パルストランスＴ２の二次巻線Ｌ２の他方端は所定の電源に接続されている。
【００１５】
＜パルス波生成回路２１の動作例＞
まず、スイッチング素子ＳＷ１がオフからオンに切り替わり、コンパレータＣｏｍｐ１のプラスの入力端子に入力される電圧Ｖｔ（トランスＴ１の二次巻線Ｌ２にかかる電圧Ｖｔ）がコンパレータＣｏｍｐ１のマイナスの入力端子に入力される閾値電圧Ｖｔｈ（定電圧源Ｐｃｖ１から出力される閾値電圧Ｖｔｈ）よりも小さくなると、コンパレータＣｏｍｐ１の出力端子からスイッチング素子ＳＷ２の制御端子へ出力される電圧がハイレベルからローレベルになる。すると、スイッチング素子ＳＷ２がオンからオフに切り替わり、定電流源Ｐｃｃの出力電流によってコンデンサＣ２の充電が開始され、コンパレータＣｏｍｐ２のプラスの入力端子に入力される電圧Ｖｃ（コンデンサＣ２にかかる電圧Ｖｃ）が上昇し始める（図２（ａ）の時間ｔ１）。
【００１６】
次に、コンパレータＣｏｍｐ２のプラスの入力端子に入力される電圧ＶｃがコンパレータＣｏｍｐ２のマイナスの入力端子に入力される電圧Ｖｅよりも大きくなると、コンパレータＣｏｍｐ２の出力端子からパルストランスＴ２の一次巻線Ｌ１及び二次巻線Ｌ２を伝わってＲＳフリップフロップ２２２のリセット端子Ｒへ出力される電圧Ｖｒがローレベルからハイレベルになる（図２（ａ）の時間ｔ２）。
【００１７】
そして、スイッチング素子ＳＷ１がオンからオフに切り替わり、コンパレータＣｏｍｐ１のプラスの入力端子に入力される電圧ＶｔがコンパレータＣｏｍｐ１のマイナスの入力端子に入力される閾値電圧Ｖｔｈよりも大きくなると、コンパレータＣｏｍｐ１の出力端子からスイッチング素子ＳＷ２の制御端子へ出力される電圧がローレベルからハイレベルになる。すると、スイッチング素子ＳＷ２がオフからオンに切り替わってコンデンサＣ２が放電され、コンパレータＣｏｍｐ２のプラスの入力端子に入力される電圧ＶｃがコンパレータＣｏｍｐ２のマイナスの入力端子に入力される電圧Ｖｅよりも小さくなり、コンパレータＣｏｍｐ２の出力端子からパルストランスＴ２の一次巻線Ｌ１及び二次巻線Ｌ２を伝わってＲＳフリップフロップ２２２のリセット端子Ｒへ出力される電圧Ｖｒがハイレベルからローレベルになる（図２（ａ）の時間ｔ３）。すなわち、コンパレータＣｏｍｐ１、定電圧源Ｐｃｖ１、スイッチング素子ＳＷ２、定電流源Ｐｃｃ、及びコンデンサＣ２からなる回路は、電源回路の一次側で生成される制御信号Ｓにほぼ同期した「のこぎり波」を電源回路の二次側で生成する。また、コンパレータＣｏｍｐ２は、この「のこぎり波」と電圧Ｖｅとの比較結果に応じたパルス幅の電圧Ｖｒ（制御タイミングを示す第１のパルス波）をパルストランスＴ２を介してＲＳフリップフロップ２２２のリセット端子Ｒへ出力する。これにより、制御信号Ｓにほぼ同期した第１のパルス波（矩形波）を電源回路の二次側から一次側へフィードバックさせることができる。
【００１８】
＜制御信号生成回路２２の動作例＞
まず、クロック生成回路２２１の出力端子からＲＳフリップフロップ２２２のセット端子Ｓへ出力される電圧Ｖｓがローレベルからハイレベルになると、ＲＳフリップフロップ２２２の出力端子Ｑから駆動回路２２３へ出力される電圧Ｖｏがローレベルからハイレベルになり、駆動回路２２３からスイッチング素子ＳＷ１の制御端子へ出力される制御信号Ｓがローレベルからハイレベルになり、スイッチング素子ＳＷ１がオフからオンに切り替わる（図２（ｂ）の時間ｔ１）。なお、電圧Ｖｓは、一定周期でローレベルからハイレベルになり、ローレベルからハイレベルになってから一定時間経過後、ハイレベルからローレベルになるものとする。すなわち、電圧Ｖｓは、「スイッチング素子ＳＷ１のオンタイミングを示す第２のパルス波（矩形波）」に相当する。
【００１９】
次に、コンパレータＣｏｍｐ２の出力端子からパルストランスＴ２の一次巻線Ｌ１及び二次巻線Ｌ２を伝わってＲＳフリップフロップ２２２のリセット端子Ｒへ出力される電圧Ｖｒがローレベルからハイレベルになると、ＲＳフリップフロップ２２２の出力端子Ｑから駆動回路２２３へ出力される電圧Ｖｏがハイレベルからローレベルになり、駆動回路２２３からスイッチング素子ＳＷ１の制御端子へ出力される制御信号Ｓがハイレベルからローレベルになり、スイッチング素子ＳＷ１がオンからオフに切り替わる（図２（ｂ）の時間ｔ２）。
【００２０】
＜出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒよりも大きい場合のフィードバック制御例＞
出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒよりも大きくなるほど、エラーアンプＡｍｐの出力端子からコンパレータＣｏｍｐ２のマイナスの入力端子に出力される電圧Ｖｅが小さくなる。電圧Ｖｅが小さくなるほど、電圧Ｖｒがローレベルからハイレベルに切り替わるタイミング（図２（ａ）の時間ｔ２や図２（ｂ）の時間ｔ２）が早くなるため、スイッチング素子ＳＷ１のオフタイミングも早くなる。また、電圧Ｖｓは一定周期でローレベルからハイレベルになるため、スイッチング素子ＳＷ１のオンタイミングは変わらない。従って、出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒよりも大きくなるほどスイッチング素子ＳＷ１のオン期間が短くなり、その分出力電圧Ｖｏｕｔが小さくなるため、出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒに近づく。
【００２１】
＜出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒよりも小さい場合のフィードバック制御例＞
出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒよりも小さくなるほど、エラーアンプＡｍｐの出力端子からコンパレータＣｏｍｐ２のマイナスの入力端子に出力される電圧Ｖｅが大きくなる。電圧Ｖｅが大きくなるほど、電圧Ｖｒがローレベルからハイレベルに切り替わるタイミング（図２（ａ）の時間ｔ２や図２（ｂ）の時間ｔ２）が遅くなるため、スイッチング素子ＳＷ１のオフタイミングも遅くなる。また、電圧Ｖｓは一定周期でローレベルからハイレベルになるため、スイッチング素子ＳＷ１のオンタイミングは変わらない。従って、出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒよりも小さくなるほどスイッチング素子ＳＷ１のオン期間が長くなり、その分出力電圧Ｖｏｕｔが大きくなるため、出力電圧Ｖｏｕｔが目標電圧Ｖｔａｒに近づく。
【００２２】
すなわち、パルス波生成回路２１は、トランスＴ１の二次巻線Ｌ２にかかる電圧Ｖｔを用いて、コンデンサＣ１または出力端子ＯＵＴにかかる出力電圧Ｖｏｕｔ（当該電源回路の出力電圧）と目標電圧Ｖｔａｒとの差がゼロになるように、スイッチング素子ＳＷ１の制御タイミング（オフタイミング）を示す第１のパルス波を生成する。また、制御信号生成回路２２は、パルストランスＴ２の一次巻線Ｌ１から二次巻線Ｌ２に伝わる第１のパルス波、及び、第２のパルス波を用いて、スイッチング素子ＳＷ１のオン、オフを制御する制御信号Ｓを生成する。
【００２３】
なお、パルス波生成回路２１の回路構成は、電圧Ｖｔを用いて、出力電圧Ｖｏｕｔと目標電圧Ｖｔａｒとの差がゼロになるように、第１のパルス波を生成することが可能な回路構成であれば、図１に示す回路構成に限定されない。また、制御信号生成回路２２の回路構成は、パルストランスＴ２の一次巻線Ｌ１から二次巻線Ｌ２に伝わる第１のパルス波を用いて、制御信号Ｓを生成することが可能な回路構成であれば、図１に示す回路構成に限定されない。
【００２４】
このように、実施形態の電源回路では、パルス波生成回路２１及び制御信号生成回路２２を備えて制御回路２を構成している。これにより、出力電圧Ｖｏｕｔに相当するパルス波を生成する回路、パルストランスＴ２の一次巻線から二次巻線に伝わるパルス波をアナログ値に変換する回路、及びアナログ値と目標電圧Ｖｔａｒとの差がゼロになるようにスイッチング素子ＳＷ１の制御信号Ｓを生成する回路を備える制御回路に比べて、制御回路２の回路規模を小さくすることができる。従って、電源回路の回路規模増大を抑えることができる。
【００２５】
また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
上記実施形態では、絶縁型ＤＣＤＣコンバータ１としてフライバック式コンバータを採用しているが、図３に示すようにダイオードＤ２（整流回路）及びインダクタＬをさらに備えたフォワード式コンバータを絶縁型ＤＣＤＣコンバータ１として採用してもよい。
【００２６】
また、上記実施形態では、パルストランスＴ２の一次巻線Ｌ１にスイッチング素子ＳＷ１のオフタイミングを伝達していたが、制御タイミングを示す第１のパルス波としてオンタイミングを伝達しても良い。この場合、クロック生成回路２２１はオフタイミングを生成し、オンタイミングを早めたり遅らせたりすることでスイッチング素子ＳＷ１のオン時間を制御できる。
【符号の説明】
【００２７】
１    ＤＣＤＣコンバータ
２    制御回路
２１  パルス波生成回路
２２  制御信号生成回路
２２１  クロック生成回路
２２２  フリップフロップ
２２３  駆動回路
【図１】
2016189673.tif 000003
【図２】
2016189673.tif 000004
【図３】
2016189673.tif 000005