(57)【要約】【課題】電極駆動回路の回路規模を小さくした電子放出源アレイと、解像度特性の高い撮像装置及び表示装置を提供する。【解決手段】電子放出源アレイのゲート電極を画素ごとに分割し、電極駆動回路と接続する。一方、集束電極およびエミッタ電極はそれぞれ直流電源へと接続する。画素ごとに分割されたゲート電極に電極駆動回路からパルス電圧を印加し、ゲート電極とエミッタ電極との間に電位差を与え、電子を放射させるとともに、ゲート電極−集束電極間および隣接するゲート電極間に電位差を与えることで、電子放出源ごとおよび画素ごとに静電レンズを形成する。さらに、この電子放出源アレイを用いて撮像装置及び表示装置を構成する。【選択図】図１
2016195085.tif 000002
【特許請求の範囲】
【請求項１】
突起形状のエミッタ電極と、該エミッタ電極を取り囲むゲート開口を有するゲート電極と、前記エミッタ電極から放出される電子を集束させるための静電レンズを形成する集束電極とを備えた電子放出源を、複数配列した電子放出源アレイにおいて、
前記エミッタ電極には、全ての電子放出源で共通の第１の電圧が印加され、
前記集束電極には、全ての電子放出源で共通の第２の電圧が印加され、
前記ゲート電極は、電子放出の単位領域ごとに分割して設けられており、
電子放出を行う単位領域の前記電子放出源の前記ゲート電極のみに、前記第１及び第２の電圧よりも高い電圧を印加し、他のゲート電極には電子放出が生じない電圧を印加するゲート電極の駆動回路を備えたことを特徴とする電子放出源アレイ。
【請求項２】
請求項１に記載の電子放出源アレイにおいて、
前記ゲート電極の前記単位領域は、隣接する前記単位領域と抵抗を介して接続されていることを特徴とする電子放出源アレイ。
【請求項３】
請求項１又は２に記載の電子放出源アレイにおいて、
ゲート電極の前記駆動回路は、前記単位領域ごとに前記ゲート電極に接続された選択用トランジスタと、前記選択用トランジスタのゲート又はソース／ドレインにそれぞれ接続する水平走査回路と垂直走査回路とを備えることを特徴とする電子放出源アレイ。
【請求項４】
請求項１又は２に記載の電子放出源アレイにおいて、
ゲート電極の前記駆動回路は、前記単位領域ごとに設けられた抵抗と選択用トランジスタの直列回路と、前記直列回路の抵抗の一端又は前記選択用トランジスタのゲートにそれぞれ接続する水平走査回路と垂直走査回路とを備え、前記直列回路の抵抗と前記選択用トランジスタの接続点に前記ゲート電極が接続されたことを特徴とする電子放出源アレイ。
【請求項５】
請求項１又は２に記載の電子放出源アレイにおいて、
ゲート電極の前記駆動回路は、前記単位領域ごとに前記ゲート電極に接続されたレベルシフト回路と、前記レベルシフト回路を選択する水平走査回路と垂直走査回路とを備えることを特徴とする電子放出源アレイ。
【請求項６】
請求項１又は２に記載の電子放出源アレイにおいて、
ゲート電極の前記駆動回路は、前記単位領域ごとに前記ゲート電極に接続されたバッファ回路と、前記バッファ回路の電源供給端又は入力ゲートにそれぞれ接続する水平走査回路と垂直走査回路とを備えることを特徴とする電子放出源アレイ。
【請求項７】
請求項１〜６のいずれか一項に記載の電子放出源アレイと、
前記電子放出源アレイに対向して配設される光電変換膜と、を備え、
入射光像に対応して前記光電変換膜に蓄積される正孔を、前記電子放出源アレイから放射される電子により再結合させて、再結合の際に生じる電気信号を映像信号として取り出すことを特徴とする撮像装置。
【請求項８】
請求項１〜６のいずれか一項に記載の電子放出源アレイと、
前記電子放出源アレイに対向して配設される発光層と、を備え、
前記電子放出源アレイから放射される電子により前記発光層を発光させて、画像を表示させることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出源をマトリクス状に配置した電子放出源アレイと、その電子放出源アレイを用いた撮像装置及び表示装置に関する。
【背景技術】
【０００２】
従来、素子を加熱することなく、電界放射によって電子を放出する電子放出源（冷陰極）を、マトリクス状に配置した電子放出源アレイが提案されている。この電子放出源アレイは、光電変換膜と組み合わせることで撮像装置を構成することができ、また、発光層と組み合わせることにより表示装置を構成することができる［特許文献１，２］。
【０００３】
図１１は、電子放出源アレイを構成する１つの電界集束型電子放出源１０の概略図（断面図）であり、「スピント（Spindt）型冷陰極」に代表される電子放出源に、さらに集束電極を備えている。なお、「スピント型冷陰極」とは、蒸着法によって形成された錐体形状の突起電極を有する冷陰極である。
【０００４】
電子放出源（冷陰極）１０は、陰極配線１１１上に設けられた針状に尖った先端を持つ円錐形のエミッタ電極（陰極）１１２と、それを取り囲むように直径φのゲート開口を有するゲート電極１１４、および陰極配線１１１とゲート電極１１４との間の絶縁膜１１３を有する。エミッタ電極１１２には、電源１５１により陰極電圧Ｖｃ（通常は接地電位であり、電源を省略することも多い。）が印加される。ゲート電極（電子引出電極）１１４は、エミッタ電極（陰極）１１２から電子を引き出すために用いられ、電源１５２によりエミッタ電極１１２に対して正の電圧Ｖｇを印加することで、エミッタ電極１１２の先端部分に電界が集中し、電子が真空中に放射される。なお、ゲート開口の直径φは、例えば１μｍ程度に設定されるが、印加電圧や放出電子の強度等を考慮して、適宜設計できる。
【０００５】
電界集束型の電子放出源１０は、さらに、ゲート電極１１４上に絶縁膜１１５を介して集束電極１１６を設けた構造を有している。集束電極１１６および絶縁膜１１５には、ゲート電極１１４に設けられたゲート開口と同心円になるよう、直径φ’の開口が形成される。この直径φ’は、ゲート開口の直径と同程度にすることも、さらに大きな径とすることもできる。集束電極１１６には、ゲート電極１１４との間に電位差を設けることで静電レンズを形成するべく、電源１５３よりゲート電極電圧Ｖｇとは別の電圧（通常、ゲート電極電圧Ｖｇより低い電圧）Ｖｆが印加される。集束電極１１６とゲート電極１１４との間の電界による静電レンズ効果により、電子の空間広がりが抑えられ、エミッタ電極１１２から放射された電子ビームが集束される。
【０００６】
図１２に、電子放出源アレイを利用した撮像装置２０９の概念図を示す。
【０００７】
撮像装置２０９は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、及び電子放出源アレイ１０９からなる真空デバイスであり、さらに、映像信号を読み出す外部回路を備える。
【０００８】
透光性基板２１０上に透光性導電膜２２０が形成され、さらに、透光性導電膜２２０の上に光電変換膜２３０が形成される。また、電子放出源アレイ１０９は、図１１の電界集束型電子放出源１０がマトリクス状に配置されたものであり、光電変換膜２３０と真空空間を隔てて対向するように保持されている。メッシュ状電極２４０は、光電変換膜２３０と電子放出源アレイ１０９との間に配設され、電源２５０により電子放出源アレイから電子を引き出して加速するための電圧が印加される。
【０００９】
撮像装置２０９の動作について説明する。レンズを通した光（入射光像）は、撮像装置２０９に対して透光性基板２１０の上面側から入射し、透光性基板２１０及び透光性導電膜２２０を透過し、光電変換膜２３０に到達する。この透過光により、光電変換膜２３０内に電子・正孔対が生じる。電源３１１によって高電圧が透光性導電膜２２０に印加され、光電変換膜２３０内に生じる電界により正孔が移動して、光電変換膜２３０の電子放出源アレイ１０９側の表面に、入射光像に対応した分布で正孔が蓄積される。
【００１０】
次に、蓄積された電荷を一画素ずつ読み取って、映像信号を作る。すなわち、電子放出源アレイ１０９の陰極配線１１１及びゲート電極１１４の電位を走査し、電子放出源アレイ１０９の各単位領域（画素に対応）のエミッタ電極１１２から、順次電子ビームを光電変換膜２３０に対して放出する。電子放出源アレイ１０９から放出される電子と光電変換膜２３０に蓄積された正孔とが再結合し、蓄積電荷に対応する電流が、透光性導電膜２２０を介して閉回路を流れる。
【００１１】
電子放出源アレイ１０９から放射された電子ビームの位置（各画素）に対応して、抵抗３１２に流れた電流による電圧降下の変動分を時系列の信号として出力し、この出力信号を信号増幅・処理回路３２０で増幅、処理することで、映像信号として取り出す。こうして入射光像に対応した画像を、モニタ３３０に出力することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第５０４１８７５号公報
【特許文献１】特許第５３３１０４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
撮像装置２０９の解像度特性は、電子放出源アレイ１０９から放射される電子の空間広がりに依存し、光電変換膜２３０上での空間広がりが小さいほど高い解像度特性が得られる。電子放出源から放射される電子は、一般に発散角を有しており、放射状の軌道を描いて光電変換膜２３０側へと進行するため、光電変換膜２３０上における電子の空間広がりを抑制して高い解像度特性を得るためには、静電レンズを利用することが有効である。
【００１４】
集束電極１１６を備える電子放出源１０は、各電子放出源に個別の静電レンズを形成することができるが、この個別の静電レンズのみでは電子ビームの集束効果は十分ではない。そこで、電子放出源ごとの静電レンズに加えて、画素ごとに分割された静電レンズを形成し、二重の静電レンズで電子の空間広がりを絞ることが提案されている。例えば、画素ごとに分割された集束電極１１６のうち、複数の集束電極を用いて画素サイズを超える静電レンズを形成し、電子の集束効果を高める手法が考えられるが［特許文献２］、各集束電極および電子放出源アレイの各電極をそれぞれ異なる電極駆動回路に接続する必要があり、回路部や配線部が複雑になる。
【００１５】
図１３は、従来の電子放出源アレイ１０９の電極駆動回路の例である。図１３（ａ）は、ゲート電極及びエミッタ電極の駆動回路であり、図１３（ｂ）は、集束電極の駆動回路を示す。
【００１６】
図１３（ａ）において、図面縦方向に伸びて所定間隔で配置されるストライプ状の電極（配線）は、図１１、図１２の電子放出源の陰極配線１１１となる配線であり、図面横方向に伸びて所定間隔で配置されるストライプ状の電極（配線）は、図１１、図１２の電子放出源のゲート電極１１４を構成する配線である。陰極配線１１１とゲート電極配線１１４との交差部が電子放出の単位領域、すなわち画素となり、各画素あたり所定数のエミッタ電極１１２が形成される。
【００１７】
各陰極配線１１１は、エミッタ電極駆動回路１６０で駆動される。エミッタ電極駆動回路１６０は、水平アドレス回路１６１と、各陰極配線１１１に接続されるバッファ回路１６２とを備え、水平アドレス回路１６１によりバッファ回路１６２を選択して、陰極配線１１１を順次走査するように駆動する。バッファ回路１６２は、例えばＣＭＯＳ回路等からなるインバータとして構成され、その両端に給電される電圧Ｖｃ1又はＶｃ2に基づく出力電圧を、水平アドレス回路１６１からの信号により切り替えて出力し、陰極配線１１１に供給する。
【００１８】
各ゲート電極配線１１４は、ゲート電極駆動回路１７０で駆動される。ゲート電極駆動回路１７０は、垂直アドレス回路１７１と、各ゲート電極配線１１４に接続されるバッファ回路１７２とを備え、垂直アドレス回路１７１によりバッファ回路１７２を選択して、ゲート電極配線１１４を順次走査するように駆動する。バッファ回路１７２は、例えばＣＭＯＳ回路等からなるインバータとして構成され、その両端に給電される電圧Ｖｇ1又はＶｇ2に基づく出力電圧を、垂直アドレス回路１７１からの信号により切り替えて出力し、ゲート電極配線１１４に供給する。
【００１９】
図１３（ｂ）において、集束電極１１６は、画素ごとに独立して設けられている。集束電極１１６の駆動回路１８０は、いわゆるアクティブマトリックスの駆動回路であって、各画素の集束電極１１６には、選択用トランジスタ１２１が接続され、水平走査回路１３０と垂直走査回路１４０により選択用トランジスタ１２１が選択されて、集束電極１１６に順次所定電圧を印加する。
【００２０】
このような電子放出源アレイ１０９の電極駆動回路において、ある画素の電子放出源から電子ビームを放射する場合、当該画素のエミッタ電極配線１１１を選択してＬｏ電圧を印加（他のエミッタ電極配線はＨｉ）するとともに、当該画素のゲート電極配線１１４を選択してＨｉ電圧を印加（他のゲート電極配線はＬｏ）すると、選択された画素のゲート電極電圧がエミッタ電極電圧よりも高くなって当該画素から電子ビームが放射され、他の画素は電子ビームが発生しない状態となる。
【００２１】
このとき、垂直走査回路１４０により電子ビームを放射している画素の行が選択されて、当該行の選択用トランジスタ１２１がＯＮ（他の行のトランジスタはＯＦＦ）するとともに、水平走査回路１３０により電子ビームを放射している画素の列が選択されて、当該列の配線にベストフォーカスの電圧Ｖｆが供給される（他の列は異なる電位）。こうして、選択された画素の集束電極１１６のみに電圧Ｖｆが供給されて、静電レンズが形成され、電子ビームが集束される。
【００２２】
このように、電子ビームを制御することができるが、従来の電子放出源アレイは、エミッタ電極、ゲート電極、及び集束電極に、それぞれの電極駆動回路が必要であり、配線構造が複雑で回路規模が大きくなるため、製造工程が複雑化し、画素の微細化・高集積化が困難であった。
【００２３】
従って、上記のような問題点に鑑みてなされた本発明の目的は、電極駆動回路の回路規模を小さくし、製造工程の短縮化と高集積化を可能とすることができる電子放出源アレイを提供することにある。
【００２４】
また、回路規模の小さい電極駆動回路であっても、電子放出源ごとの静電レンズに加えて、画素ごとに、又は画素サイズを超える大きさの静電レンズを形成し、高い電子集束効果を得ることができる電子放出源アレイを提供することにある。
【００２５】
さらに、本発明の目的は、電子放出源アレイを用いた、解像度特性の高い撮像装置及び表示装置を提供することにある。
【課題を解決するための手段】
【００２６】
上記課題を解決するために本発明に係る電子放出源アレイは、突起形状のエミッタ電極と、該エミッタ電極を取り囲むゲート開口を有するゲート電極と、前記エミッタ電極から放出される電子を集束させるための静電レンズを形成する集束電極とを備えた電子放出源を、複数配列した電子放出源アレイにおいて、前記エミッタ電極には、全ての電子放出源で共通の第１の電圧が印加され、前記集束電極には、全ての電子放出源で共通の第２の電圧が印加され、前記ゲート電極は、電子放出の単位領域ごとに分割して設けられており、電子放出を行う単位領域の前記電子放出源の前記ゲート電極のみに、前記第１及び第２の電圧よりも高い電圧を印加し、他のゲート電極には電子放出が生じない電圧を印加するゲート電極の駆動回路を備えたことを特徴とする。
【００２７】
前記電子放出源アレイは、前記ゲート電極の前記単位領域が、隣接する前記単位領域と抵抗を介して接続されていることが望ましい。
【００２８】
また、前記電子放出源アレイは、ゲート電極の前記駆動回路が、前記単位領域ごとに前記ゲート電極に接続された選択用トランジスタと、前記選択用トランジスタのゲート又はソース／ドレインにそれぞれ接続する水平走査回路と垂直走査回路とを備えることが望ましい。
【００２９】
また、前記電子放出源アレイは、ゲート電極の前記駆動回路が、前記単位領域ごとに設けられた抵抗と選択用トランジスタの直列回路と、前記直列回路の抵抗の一端又は前記選択用トランジスタのゲートにそれぞれ接続する水平走査回路と垂直走査回路とを備え、前記直列回路の抵抗と前記選択用トランジスタの接続点に前記ゲート電極が接続されることが望ましい。
【００３０】
また、前記電子放出源アレイは、ゲート電極の前記駆動回路が、前記単位領域ごとに前記ゲート電極に接続されたレベルシフト回路と、前記レベルシフト回路を選択する水平走査回路と垂直走査回路とを備えることが望ましい。
【００３１】
また、前記電子放出源アレイは、ゲート電極の前記駆動回路が、前記単位領域ごとに前記ゲート電極に接続されたバッファ回路と、前記バッファ回路の電源供給端又は入力ゲートにそれぞれ接続する水平走査回路と垂直走査回路とを備えることが望ましい。
【００３２】
上記課題を解決するために本発明に係る撮像装置は、前記電子放出源アレイと、前記電子放出源アレイに対向して配設される光電変換膜と、を備え、入射光像に対応して前記光電変換膜に蓄積される正孔を、前記電子放出源アレイから放射される電子により再結合させて、再結合の際に生じる電気信号を映像信号として取り出すことを特徴とする。
【００３３】
また、上記課題を解決するために本発明に係る表示装置は、前記電子放出源アレイと、前記電子放出源アレイに対向して配設される発光層と、を備え、前記電子放出源アレイから放射される電子により前記発光層を発光させて、画像を表示させることを特徴とする。
【発明の効果】
【００３４】
本発明における電子放出源アレイによれば、電極駆動回路が必要な電極はゲート電極のみであり、集束電極およびゲート電極には電極駆動回路は必要としない（直流電源のみ）。よって、回路規模を小さくすることができる。また、電子放出源アレイから放射される電子は、電子放出源ごとに形成される静電レンズと、画素サイズ程度の大きさの静電レンズを通過するため、２重の静電レンズを通過することにより、高い集束効果を得ることができる。
【００３５】
また、本発明における電子放出源アレイによれば、画素ごとに分割したゲート電極を、抵抗を介して接続することにより、複数の集束電極にわたり電位分布を形成させ、画素サイズを超える大きさの静電レンズを形成することができ、電子ビームの高い集束効果を得ることができる。
【００３６】
さらに、本発明によれば、電子ビーム集束効果の高い電子放出源アレイを用い、解像度特性の高い撮像装置及び表示装置を得ることができる。
【図面の簡単な説明】
【００３７】
【図１】第１実施例の電子放出源アレイを概略的に示す図である。
【図２】本発明の電子放出源アレイを用いた撮像装置を概略的に示す図である。
【図３】第２実施例の電子放出源アレイと、それを用いた撮像装置を概略的に示す図である。
【図４】第３実施例の電子放出源アレイと、それを用いた撮像装置を概略的に示す図である。
【図５】第４実施例の電子放出源アレイと、それを用いた撮像装置を概略的に示す図である。
【図６】第５実施例の電子放出源アレイと、それを用いた撮像装置を概略的に示す図である。
【図７】本発明の電子放出源アレイを用いた表示装置を概略的に示す図である。
【図８】シミュレーションに用いた電子放出源の解析モデルである。
【図９】本発明の電子放出源アレイの電子集束効果の解析結果を示す図である。
【図１０】従来技術の電子放出源アレイの電子集束効果の解析結果を示す図である。
【図１１】電界集束型電子放出源を概略的に示す図である。
【図１２】電子放出源アレイを利用した撮像装置の概念図である。
【図１３】従来の電子放出源アレイの電極駆動回路の例である。
【発明を実施するための形態】
【００３８】
以下、本発明の実施の形態について説明する。
【００３９】
（実施の形態１）
本発明の実施の形態１としての電子放出源アレイ１００の構成を説明する。本発明の電子放出源アレイは、電子放出源を構成する電極のうち、ゲート電極を画素ごとに分割し、電極駆動回路と接続するとともに、集束電極とエミッタ電極には直流電圧を印加する。
【００４０】
図１は、第１実施例としての電子放出源アレイ１００を概略的に示す図である。図１（ａ）は、電子放出源アレイ１００の断面構造を示しており、図１（ｂ）は、電子放出源アレイ１００の平面図に基づいて、ゲート電極駆動回路１２０の例を示している。
【００４１】
図１（ａ）の電子放出源アレイ１００の構造について説明する。図１（ａ）は、図１（ｂ）の電子放出源アレイのＡ−Ａ’断面図に相当する。
【００４２】
基板１１０上に集束電極型の電子放出源がアレイ状に配列される。基板１１０は、ガラス基板、石英基板、シリコン基板、或いはＳＯＩ（Silicon on Insulator）基板等が利用できる。例えば、シリコン基板の内部にゲート電極駆動回路１２０を形成したものが用いられる。
【００４３】
基板１１０上に、陰極配線１１１が形成される。本発明において、陰極配線１１１は、各画素（各電子放出源）の共通電極として、一体形成することができる。陰極配線１１１の材料は、例えば、加工性の良いニオブ（Ｎｂ）等の金属が利用可能であるが、他にも、例えば金、銀、銅等の金属や、ＩＴＯ、ＺｎＯ、ＩＧＺＯなどの酸化物導電性材料等、導電性を有し、所定のパターニングが可能な任意の材料を利用することが可能である。
【００４４】
陰極配線１１１上にエミッタ電極１１２を設ける。電子ビーム放出の単位領域あたり、すなわち一画素あたり複数のエミッタ電極１１２を設けて良い。例えば、図示のように、一画素あたり縦３×横３の９個のエミッタ電極１１２を設けることができる。なお、１画素あたりの冷陰極の個数は１個でも良く、また更に多数個配置しても良い。冷陰極の数が少なければ画素サイズを微小化することができ、また、反対に、冷陰極を多くすることにより高い電流密度の電子ビームを得ると共に、製造過程で生じた個々の冷陰極の形状・特性のバラツキの平均化が図られ、画素ごとの電子ビームを均一化することができる。
【００４５】
エミッタ電極材料として、例えば、モリブデン（Ｍｏ）またはチタン（Ｔｉ）等の高融点金属を選択し、電子ビーム蒸着等を行うことにより、円錐形状のエミッタ電極１１２を形成する。電極材料は、電子線の放出が可能な他の金属であっても良い。なお、エミッタ電極１１２の製造工程は様々な手法が開発されており、任意の製造工程を採用することができる。本発明において、全エミッタ電極１１２には、電源１５１により共通の直流電圧Ｖｃ（第１の電圧）が印加される。なお、エミッタ電極（陰極）の電圧は、通常は接地電位であり、電源を省略することも多い。
【００４６】
エミッタ電極１１２の上部に、絶縁膜１１３を介してゲート電極１１４を設ける。本発明において、ゲート電極１１４は電子放出の単位領域（画素）ごとに分割され、各画素で独立して電圧が設定できるように構成される。各画素のゲート電極１１４には、後述のゲート電極駆動回路１２０が接続され、所定の電圧が供給される。ゲート電極１１４は、各エミッタ電極１１２を取り囲むように直径φのゲート開口を有する。ゲート電極１１４の材料は、例えば、加工性の良いニオブ（Ｎｂ）等の金属が利用可能であるが、他にも、例えば金、銀、銅、チタン、モリブデン等の金属や、酸化物導電性材料等、導電性を有し、所定のパターニングが可能な任意の材料を適用することが可能である。
【００４７】
ゲート電極１１４の上部に、絶縁膜１１５を介して集束電極１１６を設ける。本発明において、集束電極１１６は、各画素（各電子放出源）の共通電極として、一体形成することができる。集束電極１１６は、各エミッタ電極１１２を取り囲むように直径φ’の開口を有する。また、集束電極４の材料も、例えば、ニオブ、金、銀、銅、アルミニウム、チタン、モリブデン等の金属や、酸化物導電性材料等、導電性が良好でパターニングし易い材料を適宜選択することができる。本発明において、全集束電極１１６には、電源１５３により共通の直流電圧Ｖｆ（第２の電圧）が印加される。
【００４８】
絶縁膜１１３及び絶縁膜１１５は、電子放出のための開口を形成するため、ドライエッチングでの異方性エッチングができる材料が望ましく、さらに、電極下へのサイドエッチングができるよう、ウェットエッチング（等方性のエッチング）ができるものであることが望ましい。具体的には、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム等、通常の半導体製造工程で使用する各種の無機または有機の絶縁膜が利用できる。また、それぞれの膜の厚さは、各電極に印加される電圧や求められる電界強度、絶縁強度等に基づいて、適宜設定することができる。
【００４９】
図１（ｂ）に、ゲート電極駆動回路１２０の例を示す。平面図から明らかなように、ゲート電極１１４は、画素ごとに独立して形成される。
【００５０】
図１（ｂ）のゲート電極駆動回路１２０は、いわゆるアクティブマトリックスの駆動回路であって、各画素のゲート電極１１４には、選択用トランジスタ１２１が接続され、水平走査回路１３０と垂直走査回路１４０により選択用トランジスタ１２１が選択されて、ゲート電極１１４に順次所定のゲート電圧（パルス電圧）Ｖｇを印加する。このゲート電圧Ｖｇは、エミッタ電極の電圧Ｖｃ（第１の電圧）及び集束電極の電圧Ｖｆ（第２の電圧）より高く、エミッタ電極との電圧差（Ｖｇ−Ｖｃ）により電子放出が行われ、集束電極との電位差（Ｖｇ−Ｖｆ）により静電レンズが形成される電圧が選択される。
【００５１】
水平走査回路１３０及び垂直走査回路１４０は、従来から公知のものを用いることができる。例えば、水平走査回路１３０は、水平アドレス回路１３１と、選択用トランジスタ１２１に接続されるバッファ回路１３２とを備え、水平アドレス回路１３１によりバッファ回路１３２を選択して、ゲート電極１１４の列を水平方向に順次走査するように駆動する。バッファ回路１３２は、例えばＣＭＯＳ回路等からなるインバータとして構成され、その両端に給電される電圧Ｖｈ1又はＶｈ2に基づく出力電圧を、水平アドレス回路１３１からの信号により切り替えて出力する。
【００５２】
垂直走査回路１４０は、垂直アドレス回路１４１と、選択用トランジスタ１２１に接続されるバッファ回路１４２とを備え、垂直アドレス回路１４１によりバッファ回路１４２を選択して、ゲート電極１１４の行を垂直方向に順次走査するように駆動する。バッファ回路１４２は、例えばＣＭＯＳ回路等からなるインバータとして構成され、その両端に給電される電圧Ｖｖ1又はＶｖ2に基づく出力電圧を、垂直アドレス回路１４１からの信号により切り替えて出力する。
【００５３】
図１（ｂ）の回路では、垂直走査回路１４０から選択用トランジスタ１２１のゲートに画素行を選択する選択電圧（例えば、５Ｖ）が印加され、選択された行の選択用トランジスタ１２１がＯＮ（他の行のトランジスタはＯＦＦ）する。また、水平走査回路１３０から、選択された画素列の選択用トランジスタ１２１のソース（又はドレイン）に対して、ゲート電極１１４の電圧Ｖｇが供給される（他の列は、例えば接地電位）。これにより、水平走査回路１３０と垂直走査回路１４０により選択された画素のゲート電極１１４に、パルス電圧Ｖｇが印加される。
【００５４】
なお、ゲート電極駆動回路１２０はこれに限られるものではなく、選択された画素のゲート電極１１４にパルス電圧Ｖｇを印加することができる、任意の回路構成を採用することができる。
【００５５】
電子放出源アレイ１００の動作について説明する。
【００５６】
エミッタ電極１１２には共通の直流電圧Ｖｃ（例えば、０Ｖ）を印加し、集束電極１１６には共通の直流電圧Ｖｆ（ゲート電圧Ｖｇよりも低い電圧、例えば、−２０Ｖ）を印加する。この状態において、画素ごとに分割されたゲート電極１１４に電極駆動回路１２０からパルス電圧Ｖｇ（例えば、６０Ｖ）を印加して、１画素ずつ順番に選択する。なお、ゲート電極の電圧Ｖｇは、エミッタ電極との距離や電子ビーム電流量等を考慮して、３０Ｖ〜１００Ｖ程度の電圧が適宜選択される。
【００５７】
選択された画素では、ゲート電極１１４とエミッタ電極１１２間の電位差（Ｖｇ−Ｖｃ）によりエミッタ電極１１２の先端に電界が集中し電子が放射されるとともに、集束電極１１６とゲート電極１１４との間の電位差（Ｖｆ−Ｖｇ）により電子放出源ごとに電子の空間広がりを抑制する静電レンズ１１７が形成される。また、特定の画素のゲート電極のみにパルス電圧（Ｖｇ）が印加され、他の画素のゲート電極は低電圧（例えば０Ｖ）となるため、隣接する画素間のゲート電極１１４の電位差により、画素ごとに電子の空間広がりを抑制する静電レンズ１１８も形成される。
【００５８】
電子放出源ごとの静電レンズ１１７に加えて、画素ごとに静電レンズ１１８を形成することにより、電子ビームの高い集束効果を得ることができる。
【００５９】
本発明の電子放出源アレイは、画素ごとに分割したゲート電極１１４にパルス電圧を印加するだけで、ゲート電極−エミッタ電極間、ゲート電極−集束電極間、隣接するゲート電極間に電位差を与えることができる。このとき、１）エミッタ先端への電界集中による電子放射、２）電子放出源毎の静電レンズ形成、３）画素毎の静電レンズ形成を同時に行うことが可能となる。よって、集束電極１１６とエミッタ電極１１２には電極駆動回路が不要となり、従来技術に比べて小さい回路規模で、電子放射の制御と優れた電子集束効果とを同時に得ることができる。
【００６０】
（実施の形態２）
以下に、本発明の実施の形態２の撮像装置について説明をする。図２は、本発明の実施の形態２としての撮像装置２００の構成を、概略的に示す図である。図２の撮像装置２００には、図１に示した第１実施例の電子放出源アレイ１００が利用されている。
【００６１】
本実施の形態における撮像装置は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、および電子放出源アレイ１００を備える。
【００６２】
透光性基板２１０は、例えば、ガラス、石英、サファイア等で構成することができる。なお、Ｘ線を撮像する場合は、ベリリウム（Ｂｅ）、窒化ホウ素（ＢＮ）、酸化アルミニウム（Ａｌ2Ｏ3）等で構成すればよく、撮像する光の波長に応じて材料を選択すればよい。
【００６３】
透光性導電膜２２０は、透光性基板２１０上に形成され、例えば、酸化スズ（ＳｎＯ2）膜、ＩＴＯ膜、又はアルミニウム（Ａｌ）等の金属又は金属酸化物の薄膜材料で構成することができる。この透光性導電膜２２０には、外部回路３１０が接続されており、この外部回路３１０に含まれる電源３１１によって電圧が印加される。なお、透光性導電膜２１０への印加電圧は、例えば１５００Ｖ程度が選択される。
【００６４】
光電変換膜２３０は透光性導電膜２２０の上に形成される。光電変換膜２３０の材料としては、セレン（Ｓｅ）、シリコン（Ｓｉ）、等の半導体材料や、酸化鉛（ＰｂＯ）、三硫化アンチモン（Ｓｂ2Ｓ3）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、砒化ガリウム（ＧａＡｓ）、テルル化亜鉛（ＺｎＴｅ）等の化合物半導体材料を用いることができる。例えば、モルファスセレン（α−Ｓｅ）を厚さ１５μｍ程度堆積させて、光電変換膜２３０を作製する。また、複数の材料層（α−ＳｅとＣｅＯ2，Ｓｂ2Ｓ3等）の積層構造としても良い。この光電変換膜２３０は、高電界（例えば、１０8Ｖ／ｍ）を印加することで、膜内でアバランシェ増倍現象による光生成電荷の増大が生じ、感度を飛躍的に向上させることができる。
【００６５】
光電変換膜２３０に対向して、真空空間を隔てて、電子放出源アレイ１００が配置される。光電変換膜２３０と電子放出源アレイ１００との間隔は、例えば、５００μｍ程度とする。
【００６６】
この電子放出源アレイ１００は、図１で説明した第１実施例の電子放出源アレイと同じであるが、電極駆動回路等は簡略化されて描かれている。電子放出源アレイ１００の構造・動作は第１実施例と同じであるので、詳細な説明は省略するが、水平走査回路１３０と垂直走査回路１４０によりトランジスタ１２１が選択されて、順次ゲート電極１１４にパルス電圧Ｖｇが印加され、画素ごとに電子ビームが放射される。
【００６７】
光電変換膜２３０と電子放出源アレイ１００との間に、メッシュ状電極２４０が配置される。メッシュ状電極２４０は、公知の金属材料、合金材料、又は半導体材料等によって構成される。また、このメッシュ状電極２４０には、電源２５０が接続されており、電子放出源アレイ１００のエミッタ電極１１２の電圧よりも高い電圧が印加され、放出される電子の加速電界を形成する。
【００６８】
透光性導電膜２２０には外部回路３１０が接続される。外部回路３１０は、例えば、電源３１１と、抵抗３１２と、コンデンサ３１３とを含み、抵抗３１２に流れた電流による電圧降下の変動分を、コンデンサ３１３を介して信号増幅・処理回路３２０へ出力する。
信号増幅・処理回路３２０は、外部回路３１０からの出力信号を増幅するとともに、所定の信号処理を行い、電子ビームが照射された位置に対応する時系列信号として、映像信号を出力する。
【００６９】
図２の撮像装置の動作は、第１実施例の電子放射源アレイを用いたことを除き、基本的には、従来（図１２）の撮像装置の動作と同じである。すなわち、透光性基板２１０の上面から入射する光により、光電変換膜２３０内に電子・正孔対が生じる。外部回路３１０に含まれる電源３１１によって、高電圧が透光性導電膜２２０に印加されると、光電変換膜２３０の中を、正孔がアバランシェ増倍現象を伴いながら電子放出源アレイ１００の側に向けて移動し、光電変換膜２３０の電子放出源アレイ側に蓄積される。
【００７０】
一方、電子放出源アレイ１００のゲート電極１１４には、各画素に配置した選択用トランジスタ１２１を介して、垂直走査回路１４０および水平走査回路１３０からパルス電圧Ｖｇが印加され、画素ごとに順次電子が放射される。集束電極１１６とゲート電極１１４との電位差により各集束電極１１６の開口部周辺には静電レンズ１１７が形成されるとともに、隣接する画素のゲート電極間の電位差により静電レンズ１１８が形成される。放射された電子は２つの静電レンズを通過する際に集束されるとともに、メッシュ状電極２４０へと向かい加速される。放射された電子が光電変換膜２３０へと到達することにより、光電変換膜２３０に蓄積された正孔が読み出され、透光性導電膜２２０から外部回路３１０及び信号増幅・処理回路３２０を経て、映像信号が出力される。
【００７１】
このように、電子ビームの集束効果の高い電子放出源アレイ１００により、解像度の高い撮像装置２００が実現できる。
【００７２】
図３は、本発明の第２実施例としての電子放出源アレイ１０１と、その電子放出源アレイ１０１を利用した、撮像装置２０１の構成を、概略的に示す図である。
【００７３】
図３の第２実施例の電子放出源アレイ１０１の構造について説明する。
【００７４】
基板上の陰極配線１１１にエミッタ電極１１２を設け、エミッタ電極１１２の上部に、絶縁膜１１３を介してゲート電極１１４及び集束電極１１６を設けた個別の電子放出源の構造は、第１実施例と同じである。
【００７５】
陰極配線１１１及び集束電極１１６は、各画素（各電子放出源）の共通電極として、それぞれ一体形成され、全エミッタ電極１１２には、共通の直流電圧Ｖｃ（ここでは、接地電圧）が印加され、全集束電極１１６には、電源１５３により共通の直流電圧Ｖｆが印加される。また、ゲート電極１１４は画素ごとに分割され、駆動回路により選択された画素にパルス電圧Ｖｇが与えられるように構成される。
【００７６】
ゲート電極１１４の駆動回路について説明する。
【００７７】
各画素に対して、抵抗１２５と選択用トランジスタ１２１の直列回路が設けられる。抵抗１２５の一端は垂直走査回路１４０に接続され、他端は選択用トランジスタ１２１のソース（又はドレイン）に接続される。水平走査回路１３０が選択用トランジスタ１２１のゲートに接続され、選択用トランジスタ１２１のドレイン（又はソース）は接地電位に接続される。なお、水平走査回路１３０と垂直走査回路１４０の接続関係は、反対であっても良いが、動作速度の観点からは水平走査回路１３０をゲートに接続して、トランジスタ１２１を選択することが望ましい。第１実施例と同様に、ゲート電極１１４は画素ごとに独立しており、各画素のゲート電極１１４は、抵抗１２５と選択用トランジスタ１２１の接続点に接続される。
【００７８】
この駆動回路において、電子放出源が非選択のとき、水平走査回路１３０からＨｉレベル（例えば５Ｖ）の電圧が出力され、選択用トランジスタ１２１はＯＮ状態であるか、又は、垂直走査回路１４０からＬｏレベル（例えば０Ｖ）の電圧が出力され、ゲート電極１１４の電位が０Ｖとなっている。選択した画素の電子放出源から電子ビームを放出するには、垂直走査回路１４０から選択画素の行にＨｉレベル（パルス電圧Ｖｇ）を印加するとともに、水平走査回路１３０から選択画素のトランジスタのゲートにＬｏレベルの電位（例えば、０Ｖ）を印加して、その画素の選択用トランジスタ１２１をＯＦＦにし、抵抗１２５と選択用トランジスタ１２１の接続点の電圧を、垂直走査回路１４０から供給される電圧Ｖｇとする。この電圧Ｖｇがゲート電極１１４に印加され、エミッタ電極１１２との電位差により電子ビームが放射される。このとき、集束電極１１６とゲート電極１１４との電位差により、２重の静電レンズが形成されることは、第１実施例と同じである。
【００７９】
第１実施例では、水平走査回路１３０がゲート電圧Ｖｇを出力していたが、第２実施例では、垂直走査回路１４０がゲート電圧Ｖｇを出力し、水平走査回路１３０が選択用トランジスタ１２１により画素選択を行っている。一般に、水平走査回路１３０の駆動速度は垂直走査回路１４０に比べて速いため、第２実施例の電極駆動回路は、第１実施例に比べて高速動作が可能になるとの利点がある。
【００８０】
図３の撮像装置２０１は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、及び、第２実施例の電子放出源アレイ１０１を備える。また、外部回路３１０、及び信号増幅・処理回路３２０が接続される。
【００８１】
図３の撮像装置２０１の構成・動作は、第２実施例の電子放射源アレイ１０１を用いたことを除き、基本的には、図２の撮像装置２００と同じであるので、説明を省略する。
【００８２】
図４は、本発明の第３実施例としての電子放出源アレイ１０２と、その電子放出源アレイ１０２を利用した、撮像装置２０２の構成を、概略的に示す図である。
【００８３】
図４の第３実施例の電子放出源アレイ１０２の構造について説明する。
【００８４】
基板上の陰極配線１１１にエミッタ電極１１２を設け、エミッタ電極１１２の上部に、絶縁膜１１３を介してゲート電極１１４及び集束電極１１６を設けた個別の電子放出源の構造は、第１実施例と同じである。
【００８５】
陰極配線１１１及び集束電極１１６は、各画素（各電子放出源）の共通電極として、それぞれ一体形成され、全エミッタ電極１１２には、共通の直流電圧Ｖｃ（ここでは、接地電圧）が印加され、全集束電極１１６には、電源１５３により共通の直流電圧Ｖｆが印加される。また、ゲート電極１１４は画素ごとに分割され、駆動回路により選択された画素にパルス電圧Ｖｇが与えられるように構成される。
【００８６】
ゲート電極１１４の駆動回路について説明する。
【００８７】
各画素に対して、選択用トランジスタ１２１，１２２及び抵抗１２５の直列回路が設けられる。選択用トランジスタ１２１のソース（又はドレイン）は電源１５４に接続され、ゲートは水平走査回路１３０に接続され、ドレイン（又はソース）が、もう一つの選択用トランジスタ１２２のソース（又はドレイン）に接続される。電源１５４は、ゲート電極１１４を駆動する電圧Ｖｇを出力できる。選択用トランジスタ１２２のゲートは垂直走査回路１４０に接続され、ドレイン（又はソース）は抵抗１２５の一端に接続される。また、抵抗１２５の他端は、接地電位に接続される。なお、水平走査回路１３０と垂直走査回路１４０の接続関係は、反対であっても良い。第１実施例と同様に、ゲート電極１１４は画素ごとに独立しており、各画素のゲート電極１１４は、選択用トランジスタ１２２と抵抗１２５の接続点に接続される。
【００８８】
この駆動回路において、選択用トランジスタ１２１，１２２と抵抗１２５の直列回路は、電源１５４に接続されレベルシフト回路として機能する。電子放出源が非選択のとき、水平走査回路１３０からＬｏレベル（例えば０Ｖ）の電圧が出力され、選択用トランジスタ１２１がＯＦＦ状態であるか、又は、垂直走査回路１４０からＬｏレベル（例えば０Ｖ）の電圧が出力され、選択用トランジスタ１２２がＯＦＦ状態であり、ゲート電極１１４の電位が０Ｖとなっている。選択した画素の電子放出源から電子ビームを放出するには、水平走査回路１３０から選択画素の列にＨｉレベル（例えば５Ｖ）を印加して選択用トランジスタ１２１をＯＮ状態にするとともに、垂直走査回路１４０から選択画素の行にＨｉレベル（例えば５Ｖ）を印加して選択用トランジスタ１２２をＯＮ状態にして、抵抗１２５と選択用トランジスタ１２２の接続点の電圧を電源１５４の電圧Ｖｇとする。この電圧Ｖｇがゲート電極１１４に印加され、エミッタ電極１１２との電位差により電子ビームが放射される。このとき、集束電極１１６とゲート電極１１４との電位差により、２重の静電レンズが形成されることは、第１実施例と同じである。
【００８９】
第１及び第２実施例では、水平走査回路１３０又は垂直走査回路１４０がゲート電圧Ｖｇを出力していたため、走査回路自体が比較的高い電圧パルスを扱うことになり、高耐圧化が必要になったり、動作速度が遅くなったりする可能性があるが、第３実施例の電極駆動回路は、レベルシフト回路を用い、これを水平走査回路と垂直走査回路で選択するから、走査回路を比較的低い電圧で駆動することができ、高速動作が可能になるとの利点がある。
【００９０】
図４の撮像装置２０２は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、及び、第３実施例の電子放出源アレイ１０２を備える。また、外部回路３１０、及び信号増幅・処理回路３２０が接続される。
【００９１】
図４の撮像装置２０２の構成・動作は、第３実施例の電子放射源アレイ１０２を用いたことを除き、基本的には、図２の撮像装置２００と同じであるので、説明を省略する。
【００９２】
図５は、本発明の第４実施例としての電子放出源アレイ１０３と、その電子放出源アレイ１０３を利用した、撮像装置２０３の構成を、概略的に示す図である。
【００９３】
図５の第４実施例の電子放出源アレイ１０３の構造について説明する。
【００９４】
基板上の陰極配線１１１にエミッタ電極１１２を設け、エミッタ電極１１２の上部に、絶縁膜１１３を介してゲート電極１１４及び集束電極１１６を設けた個別の電子放出源の構造は、第１実施例と同じである。
【００９５】
陰極配線１１１及び集束電極１１６は、各画素（各電子放出源）の共通電極として、それぞれ一体形成され、全エミッタ電極１１２には、共通の直流電圧Ｖｃ（ここでは、接地電圧）が印加され、全集束電極１１６には、電源１５３により共通の直流電圧Ｖｆが印加される。また、ゲート電極１１４は画素ごとに分割され、駆動回路により選択された画素にパルス電圧Ｖｇが与えられるように構成される。
【００９６】
ゲート電極１１４の駆動回路について説明する。
【００９７】
各画素に対して、バッファ回路１２３が設けられる。バッファ回路１２３は、例えばＣＭＯＳ回路等からなるインバータとして構成され、その一端（電源供給端）が垂直走査回路１４０に接続され、他端が接地電位に接続される。垂直走査回路１４０は、選択画素の行にパルス電圧Ｖｇを供給することができる。バッファ回路１２３は、その両端に給電される垂直走査回路１４０からの供給電圧（Ｖｇ）又は接地電位（０Ｖ）に基づく出力電圧を、水平走査回路１３０からの入力ゲートへの信号により切り替えて出力する。なお、水平走査回路１３０と垂直走査回路１４０の接続関係は、反対であっても良いが、動作速度の観点からは水平走査回路１３０でバッファ回路１２３を選択することが望ましい。第１実施例と同様に、ゲート電極１１４は画素ごとに独立しており、各画素のゲート電極１１４は、バッファ回路１２３の出力端に接続される。
【００９８】
この駆動回路において、電子放出源が非選択のとき、水平走査回路１３０からＨｉレベル（例えば５Ｖ）の電圧が出力され、バッファ回路１２３が接地電位を選択するか、又は、垂直走査回路１４０からＬｏレベル（例えば０Ｖ）の電圧が出力され、バッファ回路１２３の出力電圧が０Ｖとなっている。選択した画素の電子放出源から電子ビームを放出するには、垂直走査回路１４０から選択画素の行にＨｉレベル（パルス電圧Ｖｇ）を印加するとともに、水平走査回路１３０から選択画素の列にＬｏｗレベル（例えば、０Ｖ）を印加して、その画素のバッファ回路１２３の出力を垂直走査回路１４０からの電圧Ｖｇとする。この電圧Ｖｇがゲート電極１１４に印加され、エミッタ電極１１２との電位差により電子ビームが放射される。このとき、集束電極１１６とゲート電極１１４との電位差により、２重の静電レンズが形成されることは、第１実施例と同じである。なお、水平走査回路１３０からの出力電圧（Ｈｉ又はＬｏ）とバッファ回路１２３の出力電圧（Ｖｇ又は０Ｖ）との対応関係は、回路構成によりどのように対応付けても良い。
【００９９】
第１実施例では、水平走査回路１３０がゲート電圧Ｖｇを出力していたが、第４実施例では、垂直走査回路１４０がゲート電圧Ｖｇを出力し、水平走査回路１３０がバッファ回路１２３により画素選択を行っている。一般に、水平走査回路１３０の駆動速度は垂直走査回路１４０に比べて速いため、第４実施例の電極駆動回路は、第１実施例に比べて高速動作が可能になるとの利点がある。
【０１００】
図５の撮像装置２０３は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、及び、第４実施例の電子放出源アレイ１０３を備える。また、外部回路３１０、及び信号増幅・処理回路３２０が接続される。
【０１０１】
図５の撮像装置２０３の構成・動作は、第４実施例の電子放射源アレイ１０３を用いたことを除き、基本的には、図２の撮像装置２００と同じであるので、説明を省略する。
【０１０２】
図６は、本発明の第５実施例としての電子放出源アレイ１０４と、その電子放出源アレイ１０４を利用した、撮像装置２０４の構成を、概略的に示す図である。
【０１０３】
図６の第５実施例の電子放出源アレイ１０４の構造について説明する。
【０１０４】
基板上の陰極配線１１１にエミッタ電極１１２を設け、エミッタ電極１１２の上部に、絶縁膜１１３を介してゲート電極１１４及び集束電極１１６を設けた個別の電子放出源の構造は、第１実施例と同じである。
【０１０５】
陰極配線１１１及び集束電極１１６は、各画素（各電子放出源）の共通電極として、それぞれ一体形成され、全エミッタ電極１１２には、共通の直流電圧Ｖｃ（ここでは、接地電圧）が印加され、全集束電極１１６には、電源１５３により共通の直流電圧Ｖｆが印加される。
【０１０６】
第５実施例においては、ゲート電極１１４は画素ごとに分割して形成されるが、隣接するゲート電極間は抵抗１１９を介して接続される。駆動回路により選択された画素のゲート電極１１４にパルス電圧Ｖｇが与えられると、ゲート電極１１４が抵抗１１９を介して接続されているため、選択されたゲート電極に与えられたパルス電圧Ｖｇは、隣接した画素のゲート電極にも減衰して伝達し、電位のグラディエーションができる。
【０１０７】
なお、ゲート電極駆動回路は、図６では第１実施例と同じ回路としているが、第２乃至第４実施例と同じ駆動回路としても良い。
【０１０８】
本実施例の電子放出源アレイ１０４においては、ゲート電極駆動回路１２０により、選択された画素のゲート電極１１４にパルス電圧Ｖｇが印加され、ゲート電極１１４とエミッタ電極１１２との電位差により電子ビームが放射され、また、集束電極１１６とゲート電極１１４との電位差により各集束電極の開口部周辺には静電レンズ１１７が形成されるのは、第１実施例と同様である。
【０１０９】
本実施例では、選択された画素に隣接する画素のゲート電極１１４にも、抵抗１１９で減衰したパルス電圧Ｖｇが印加される。ただし、隣接する画素のゲート電極１１４とエミッタ電極１１２の電位差は、電子ビーム放射が生じない程度の大きさとする。このような条件となるように抵抗１１９の値を設定してゲート電圧を供給すると、選択された画素のゲート電極、隣接する画素のゲート電極、及び、その他のゲート電極の間の電位差により画素サイズを超える大きさの静電レンズが形成される。
【０１１０】
これにより、本実施例は、電子ビームの集束効果がより高くなるとの利点がある。
【０１１１】
図６の撮像装置２０４は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、及び、第３実施例の電子放出源アレイ１０２を備える。また、外部回路３１０、及び信号増幅・処理回路３２０が接続される。
【０１１２】
図６の撮像装置２０４の構成・動作は、第５実施例の電子放射源アレイ１０４を用いたことを除き、基本的には、図２の撮像装置２００と同じであるので、説明を省略する。
【０１１３】
本実施例では、電子放出源アレイ１０４の電子ビーム集束効果が高いため、より精細な画像を得ることができる。
【０１１４】
（実施の形態３）
以下に、本発明の実施の形態３の表示装置について説明をする。図７は、本発明の実施の形態３としての表示装置４００の構成を、概略的に示す図である。図７の表示装置４００には、図１に示した第１実施例の電子放出源アレイ１００が利用されている。
【０１１５】
本実施の形態３における表示装置４００は、透光性基板４１０、透光性導電膜４２０、発光層４３０、および電子放出源アレイ１００を備える。
【０１１６】
透光性基板４１０は、例えば、ガラス、石英、サファイア等で構成することができる。
【０１１７】
透光性導電膜４２０は、透光性基板４１０上に形成され、例えば、酸化スズ（ＳｎＯ2）膜、ＩＴＯ膜、又はアルミニウム（Ａｌ）等の金属又は金属酸化物の薄膜材料で構成することができる。この透光性導電膜４２０には、外部電源４４０によって、電子を引き込むための陽極電圧が印加される。
【０１１８】
発光層４３０としては、電子を受けて発光する蛍光体を用いることができ、例えば、青色蛍光体（ＺｎＳ：Ａｇ，Ａｌ）、緑色蛍光体（Ｙ2ＳｉＯ5：Ｔｂ3+、Ｙ3（Ａｌ，Ｇａ）5Ｏ12：Ｔｂ3+、又はＺｎＯ：Ｚｎ）、及び赤色蛍光体（Ｙ2Ｏ3：Ｅｕ3+）等を用いることができる。発光層４３０の材料は、表示装置に求められる発光特性に応じて適宜選択できる。
【０１１９】
発光層４３０に対向して、真空空間を隔てて、電子放出源アレイ１００が配置される。
【０１２０】
この電子放出源アレイ１００は、図１で説明した第１実施例の電子放出源アレイと同じであり、水平走査回路１３０と垂直走査回路１４０によりトランジスタ１２１が選択されて、順次ゲート電極１１４にパルス電圧Ｖｇが印加され、画素ごとに電子ビームが放射される。
【０１２１】
なお、電子放出源アレイとしては、第２乃至第５の実施例の電子放出源アレイ１０１〜１０４を利用しても良い。
【０１２２】
図７の表示装置４００の動作について説明する。
【０１２３】
透光性導電膜４２０に電源４４０から正電圧を印加した状態で、電子放出源アレイ１００において、ゲート電極１１４にパルス電圧Ｖｇが印加され、各画素から電子ビームが順次放出されて走査されると、発光層４３０に電子が照射されて画素領域ごとに発光が生じ、画像を表示することができる。
【０１２４】
（電子集束効果の検証）
本発明の電子放出源アレイの電子集束効果について、シミュレーションにより検証した。
【０１２５】
図８は、シミュレーションに用いた電子放出源の解析モデルである。電子放出源の構造は、本発明と従来技術で共通とした。
【０１２６】
陰極配線１１１上に円錐状のエミッタ電極１１２を設け、０．５μｍの絶縁膜１１３を介してゲート電極１１４を配置する。ゲート電極は、ゲート開口の直径を０．６μｍとし、ゲート開口部において、ゲート電極を０．６μｍの高さとする。また、ゲート電極１１４上に、０．２μｍの絶縁膜１１５を介して集束電極１１６を配置し、その開口の直径を１．２μｍとする。なお、ゲート電極及び集束電極の厚さは０．１μｍである。
【０１２７】
このように、電子放出源の解析モデルは、集束電極１１６の高さよりも、ゲート電極１１４の高さが高い構造とした。なお、図８の構造は、集束電極の位置が低いことにより、図１１の電子放出源の構造よりも、中央部（エミッタ電極上方）の減速電界が小さくなり、電子減速が少ない分、電子ビーム電流が大きく取れることが確認できた。
【０１２８】
図９は、本発明の電子放出源アレイの電子集束効果の解析結果であり、図１０は、従来技術の電子放出源アレイの電子集束効果の解析結果である。解析結果の電子軌道と等電位線の分布を、それぞれ示す。
【０１２９】
図９及び図１０において、１画素は一方向に配列された１１個の電子放出源を有しており、その中央の電子放出源について、中心から右側に放射する電子についての電子軌道を計算した。なお、図で濃い色で描かれた１１個の凸部は、図８の電子放出源のゲート電極を示している。
【０１３０】
図９の本発明における電圧条件は、エミッタ電極の電圧Ｖｃを全画素で０Ｖとし、集束電極の電圧Ｖｆを全画素で−２０Ｖとした。また、ゲート電極の電圧Ｖｇは、電子放出を行う中央の画素のみ６０Ｖとし、他の画素（隣接する画素）は０Ｖとした。
【０１３１】
図１０の従来技術における電圧条件は、図１２及び図１３において、あるゲート電極配線の中央の画素が選択されたものとして設定した。すなわち、エミッタ電極の電圧Ｖｃは、電子放出を行う中央の画素列のみ０Ｖとし、他の画素（隣接する列の画素）は６０Ｖとした。ゲート電極の電圧Ｖｇは、各画素が同じ行のゲート電極配線に接続されているから、電子放出を行う中央の画素も、隣接する画素も、ともに６０Ｖとした。集束電極の電圧Ｖｆは、各画素で独立であり、電子放出を行う中央の画素を０Ｖとし、他の画素（隣接する列の画素）は−２０Ｖとした。
【０１３２】
本発明（図９）においては、集束電極の電圧は全画素で共通であるが、ゲート電極は隣接する画素との間で６０Ｖの電位差があるため、集束電極の開口部より、等電位線が張り出している様子が見て取れる。そして、この等電位線の形状は、従来技術と同様に、画素単位での静電レンズを構成する。
【０１３３】
さらに、図９と図１０を比較すると、本発明の電子放出源アレイの電子軌道は、従来技術の電子軌道よりも広がりが抑制されており、従来よりも集束効果の高い静電レンズを実現できることが確認できた。
【０１３４】
本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。したがって、本発明は、上述の実施例によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【０１３５】
１０    電子放出源（冷陰極）
１００〜１０４，１０９  電子放出源アレイ
１１０  基板
１１１  陰極配線
１１２  エミッタ電極
１１３  絶縁膜
１１４  ゲート電極
１１５  絶縁膜
１１６  集束電極
１１７，１１８  静電レンズ
１１９  抵抗
１２０  ゲート電極駆動回路
１２１，１２２  選択用トランジスタ
１２３  バッファ回路
１２５  抵抗
１３０  水平走査回路
１４０  垂直走査回路
１５１〜１５４  電源
１６０  エミッタ電極駆動回路
１７０  ゲート電極駆動回路
１８０  集束電極駆動回路
２００〜２０４，２０９  撮像装置
２１０  透光性基板
２２０  透光性導電膜
２３０  光電変換膜
２４０  メッシュ状電極
２５０  電源
３１０  外部回路
３２０  信号増幅・処理回路
３３０  モニタ
４００  表示装置
４１０  透光性基板
４２０  透光性導電膜
４３０  発光層
４４０  外部電源
【図１】
2016195085.tif 000003
【図２】
2016195085.tif 000004
【図３】
2016195085.tif 000005
【図４】
2016195085.tif 000006
【図５】
2016195085.tif 000007
【図６】
2016195085.tif 000008
【図７】
2016195085.tif 000009
【図８】
2016195085.tif 000010
【図１１】
2016195085.tif 000011
【図１２】
2016195085.tif 000012
【図１３】
2016195085.tif 000013
【図９】
2016195085.tif 000014
【図１０】
2016195085.tif 000015