(57)【要約】【課題】半導体基板の反りを抑制することができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】実施形態に係る半導体装置は、半導体基板と、絶縁層と、埋め込み領域とを備える。絶縁層は、半導体基板上に設けられる。埋め込み領域は、絶縁層に設けられ、絶縁層が有する応力とは作用方向が反対の応力を有する。また、絶縁層は、内部に配線が設けられ、埋め込み領域は、絶縁層における配線の形成領域以外の領域で、絶縁層における配線が設けられる層と同一の層に設けられる。【選択図】図１
2016207945.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
半導体基板上に設けられる絶縁層と、
前記絶縁層に設けられ、前記絶縁層が有する応力とは作用方向が反対向きの応力を有する埋め込み領域と
を備えることを特徴とする半導体装置。
【請求項２】
前記絶縁層は、
内部に配線が設けられ、
前記埋め込み領域は、
前記絶縁層における前記配線の形成領域以外の領域に設けられる
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記埋め込み領域は、
前記絶縁層における前記配線が設けられる層と同一の層に設けられる
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体基板は、
前記絶縁層が設けられる側の表面と対向する側の表面から入射する光を光電変換する光電変換素子を備える
ことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
半導体基板上に絶縁層を形成する工程と、
前記絶縁層に凹部を形成する工程と、
前記凹部に、前記絶縁層が有する応力とは作用方向が反対向きの応力を有する部材を埋め込む工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記絶縁層に形成される複数の前記凹部のうち、前記部材が埋め込まれる一部の凹部以外の凹部に配線材料を埋め込む工程
を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に絶縁層を備える半導体装置がある。かかる半導体装置は、絶縁層が応力を持つ場合、応力によって半導体基板に反りが生じることがある。例えば、半導体基板は、上面に圧縮応力を持つ絶縁層が設けられる場合、絶縁層が面方向外側へ伸長しようとする応力によって、上に凸の弓なり状に反ることがある。
【０００３】
逆に、半導体基板は、上面に引張応力を持つ絶縁層が設けられる場合、絶縁層が面方向内側へ収縮しようとする応力によって下に凸の弓なり状に反ることがある。かかる半導体基板の反りは、半導体装置の製造プロセスの精度を劣化させる原因となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−４９０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、半導体基板の反りを抑制することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、半導体基板と、絶縁層と、埋め込み領域とを備える。絶縁層は、半導体基板上に設けられる。埋め込み領域は、前記絶縁層に設けられ、前記絶縁層が有する応力とは作用方向が反対の応力を有する。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態に係る半導体装置の模式的な断面を示す説明図。
【図２】図２は、実施形態に係る半導体装置の製造工程を示す説明図。
【図３】図３は、実施形態に係る半導体装置の製造工程を示す説明図。
【図４】図４は、実施形態に係る半導体装置の製造工程を示す説明図。
【図５】図５は、実施形態に係る裏面照射型の固体撮像装置の模式的な断面を示す説明図。
【図６】図６は、実施形態に係る表面照射型の固体撮像装置の模式的な断面を示す説明図。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態に係る半導体装置および半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。ここでは、半導体基板上に絶縁層が設けられ、絶縁層の内部に配線が設けられる半導体装置を例に挙げて説明するが、これは一例である。本実施形態は、半導体基板上に絶縁層が設けられる任意の半導体装置に適用することができる。
【０００９】
図１は、実施形態に係る半導体装置１の模式的な断面を示す説明図である。図１に示すように、半導体装置１は、半導体基板１０と、半導体基板１０上に設けられる絶縁層１１とを備える。半導体基板１０は、例えば、シリコン基板である。絶縁層１１は、例えば、酸化シリコンによって形成される。
【００１０】
また、絶縁層１１の表面側内部には、配線１３が設けられる。配線１３は、例えば、銅によって形成される。配線１３が設けられた絶縁層１１の表面は、キャップ層１４によって被覆される。キャップ層１４は、例えば、窒化シリコンによって形成される。
【００１１】
さらに、半導体装置１は、キャップ層１４の表面に、絶縁層１１を備える。かかる絶縁層１１も、例えば、酸化シリコンによって形成され、表面側内部に配線１３が設けられる。そして、配線１３が設けられた絶縁層１１の表面は、キャップ層１４によって被覆される。このように、半導体装置１は、半導体基板１０上に、配線１３が埋設された２層の絶縁層１１が積層された構造を備える。
【００１２】
ここで、絶縁層１１は、酸化シリコンによって形成されるコンプレッシブ膜であり、圧縮応力を有する。このため、絶縁層１１は、図１に黒塗矢印で示すように、面方向外側へ伸長しようとする。これに対して、半導体基板１０は、シリコン基板であるため、応力が殆どない。
【００１３】
したがって、半導体基板１０は、このままでは、上に凸の弓なり状に反ってしまう。また、半導体基板１０は、積層される絶縁層１１の枚数が増大するほど、絶縁層１１から大きな応力を受けるので、反りが大きくなる。そして、かかる半導体基板１０の反りは、半導体装置１の製造プロセスの精度を劣化させる原因となる。
【００１４】
そこで、半導体装置１は、各絶縁層１１の内部に、絶縁層１１が有する応力とは作用方向が反対向きの応力を有する埋め込み領域１２を備える。ここでは、絶縁層１１が圧縮応力を有する。このため、半導体装置１は、図１に白抜き矢印で示すように、絶縁層１１の面方向内側へ収縮しようとする引張応力を有する埋め込み領域１２を備える。埋め込み領域１２は、例えば、窒化シリコンによって形成される。
【００１５】
これにより、埋め込み領域１２の伸縮しようとする応力によって、絶縁層１１の伸長しようとする応力を低減することができるため、半導体基板１０の反りを抑制することができる。
【００１６】
また、半導体装置１は、絶縁層１１中に配線１３が設けられる場合、配線１３の形成領域以外の領域に埋め込み領域１２が設けられる。これにより、半導体装置１は、埋め込み領域１２を形成するために配線パターンの設計変更を行う必要がなく、既存の配線パターンをそのまま使用しても、半導体基板１０の反りを抑制することができる。
【００１７】
また、半導体装置１は、絶縁層１１中に配線１３が設けられる場合、絶縁層１１における配線１３が設けられる層と同一の層に、埋め込み領域１２が設けられる。これにより、半導体装置１は、後述する絶縁層１１に配線１３用の溝１６（図２参照）を形成する工程で、配線１３の形成位置を避けつつ、同時に埋め込み領域１２用の凹部１７（図２参照）を形成することが可能である。
【００１８】
次に、図２〜図４を参照して、実施形態に係る半導体装置１の製造方法について説明する。図２〜図４は、実施形態に係る半導体装置１の製造工程を示す説明図である。半導体装置１を製造する場合には、図２の（ａ）に示すように、半導体基板１０を用意する。半導体基板１０は、例えば、ボロンなどのＰ型の不純物がドープされたシリコン基板である。
【００１９】
なお、半導体基板１０は、リンなどのＮ型の不純物がドープされたシリコン基板であってもよく、不純物を含まないノンドープのシリコン基板や、ＳＯＩ（Silicon  On  Insulator）基板などといった他の半導体基板であってもよい。
【００２０】
その後、例えば、ＣＶＤ（Chemical  Vapor  Deposition）装置によって、半導体基板１０の表面に、酸化シリコンを積層することによって絶縁層１１を形成する。このとき、形成される絶縁層１１は、圧縮応力を持つ。
【００２１】
続いて、図２の（ｂ）に示すように、絶縁層１１の表面にレジスト１５を塗布し、フォトリソグラフィーによってレジスト１５をパターニングすることによって、配線１３および埋め込み領域１２（図１参照）の形成位置上のレジスト１５を選択的に除去する。
【００２２】
その後、レジスト１５をマスクとして使用し、ＲＩＥ（Reactive  Ion  Etching）装置によって、絶縁層１１をエッチングする。これにより、本実施形態では、埋め込み領域１２用の凹部１７を形成するためのエッチング工程を別途追加する必要がなく、一度のエッチングによって、絶縁層１１に配線１３用の溝１６と埋め込み領域１２用の凹部１７とを同一の層内に同時に形成することができる。
【００２３】
しかも、既存の配線パターンが形成されるマスクの空き領域に、埋め込み領域１２用のパターンを追加することによって、マスクの設計を大きく変更せずに、配線１３用の溝１６の形成領域以外の領域に、埋め込み領域１２用の凹部１７を形成することができる。
【００２４】
続いて、図２の（ｃ）に示すように、埋め込み領域１２用の凹部１７を選択的にマスク材１８によって埋戻す。その後、図３の（ａ）に示すように、絶縁層１１およびマスク材１８の表面に、例えば、スパッタリングまたはメッキによって、銅層１３ａを積層する。
【００２５】
その後、図３の（ｂ）に示すように、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）装置によって、銅層１３ａの表面を研磨し、不要な部分の銅層１３ａを除去することにより、絶縁層１１およびマスク材１８の最上面を露出させて配線１３を形成する。
【００２６】
なお、ここでは、ダマシン法によって、配線１３の溝１６へ直接銅を埋め込んで配線１３を形成したが、配線１３の溝１６の内周面をバリアメタルによって被覆した後に、銅を埋め込んで配線１３を形成してもよい。
【００２７】
続いて、図３の（ｃ）に示すように、例えば、アッシング装置によって、埋め込み領域１２用の凹部１７に埋め込まれたマスク材１８をアッシングして除去する。その後、図４の（ａ）に示すように、例えば、ＣＶＤ装置によって、絶縁層１１および配線１３の表面に、絶縁層１１が有する圧縮応力とは作用方向が反対向きの引張応力を有する窒化シリコン膜１２ａを積層する。
【００２８】
その後、図４の（ｂ）に示すように、例えば、ＣＭＰ装置によって、窒化シリコン膜１２ａの表面を研磨し、不要な部分の窒化シリコン膜１２ａを除去することにより、絶縁層１１および配線１３の最上面を露出させて埋め込み領域１２を形成する。
【００２９】
このように、圧縮応力を有する絶縁層１１の表面側内部に、引張応力を有する埋め込み領域１２を形成し、埋め込み領域１２の伸縮応力によって、絶縁層１１の伸長応力を低減することによって、半導体基板１０の反りを抑制することができる。
【００３０】
なお、ここでは、埋め込み領域１２用の凹部１７上に窒化シリコン膜１２ａを積層して埋め込み領域１２を形成したが、埋め込み領域１２の材料は、窒化シリコンに限定されるものではない。
【００３１】
例えば、埋め込み領域１２用の凹部１７上に、絶縁層１１が有する応力とは作用方向が反対向きの応力を有する性質を持った、ＳｉＯ（酸化シリコン）系、ＳｉＣ（炭化シリコン）系、ＳｉＯＮ（酸窒化シリコン）系、ＳｉＯＣ（炭素添加酸化シリコン）系、またはＰＳＺ（ポリシラザン）などの膜を積層して埋め込み領域１２を形成してもよい。かかる場合、埋め込み領域１２用の凹部１７上に形成する膜の成膜方法は、例えば、ＰＥＣＶＤ（Plasma  Enhanced  Chemical  Vapor  Deposition）法、熱ＣＶＤ法、塗布法などを用いる。
【００３２】
かかる材料および成膜方法によっても、絶縁層１１に、絶縁層１１が有する応力とは作用方向が反対向きの応力を有する埋め込み領域１２を形成することができるので、半導体基板１０の反りを抑制することができる。
【００３３】
続いて、図４の（ｃ）に示すように、例えば、ＣＶＤ装置によって、絶縁層１１、配線１３、および埋め込み領域１２の最上面に、Ｃｕ（銅）拡散防止膜としての窒化シリコンを積層することによって、キャップ層１４を形成する。
【００３４】
その後、図２〜図４に示す製造工程と同様の製造工程を行い、キャップ層１４上に、絶縁層１１、配線１３、埋め込み領域１２、およびキャップ層１４を順次形成することによって、図１に示す半導体装置１が完成する。
【００３５】
次に、図５および図６を参照して、実施形態に係る埋め込み領域１２を固体撮像装置に採用した場合について説明する。図５は、実施形態に係る裏面照射型の固体撮像装置１ａの模式的な断面を示す説明図であり、図６は、実施形態に係る表面照射型の固体撮像装置１ｂの模式的な断面を示す説明図である。
【００３６】
なお、図５および図６に示す構成要素のうち、図１に示す構成要素と同一の構成要素については、図１に示す構成要素と同一の符号を付することにより、その詳細な説明を省略する。
【００３７】
図５に示すように、実施形態に係る裏面照射型の固体撮像装置１ａは、下層側から順に、支持基板１００、キャップ層１４、絶縁層１１、半導体基板１０、反射防止膜２２、カラーフィルタ２３、およびマイクロレンズ２４を備える。
【００３８】
支持基板１００は、例えば、シリコン基板である。なお、絶縁層１１の内部には、図１に示す半導体装置１と同様に、配線１３および埋め込み領域１２が設けられる。また、半導体基板１０は、例えば、ボロンなどのＰ型の不純物がドープされており、内部に、リンなどのＮ型の不純物がドープされたＮ型の半導体領域２０を備える。
【００３９】
かかる半導体基板１０と各Ｎ型の半導体領域２０とは、それぞれＰＮ接合を形成して光電変換素子ＰＤとして機能する。各光電変換素子ＰＤの間は、例えば、ＤＴＩ（Deep  Trench  Isolation）２１、あるいはＰ型の半導体領域によって素子分離される。
【００４０】
また、反射防止膜２２は、例えば、窒化シリコンによって形成され、マイクロレンズ２４側から入射する光の反射を防止する。カラーフィルタ２３は、例えば、赤、緑、および青のうち何れか一色の光を選択的に透過させる光学フィルタである。マイクロレンズ２４は、入射する光を光電変換素子ＰＤへ集光する平凸レンズである。
【００４１】
かかる固体撮像装置１ａを製造する工程には、絶縁層１１およびキャップ層１４を介して、半導体基板１０と支持基板１００とを貼合する工程が含まれる。具体的には、固体撮像装置１ａを製造する場合には、まず、半導体基板１０内に、光電変換素子ＰＤおよびＤＴＩ２１を形成する。
【００４２】
その後、図２〜図４に示す工程と同様の工程によって、半導体基板１０の表面（ここでは、下面）に、絶縁層１１、配線１３、埋め込み領域１２、およびキャップ層１４を形成する。さらに、同様の工程を繰り返すことにより、キャップ層１４の表面（ここでは、下面）に、絶縁層１１、配線１３、埋め込み領域１２、およびキャップ層１４を形成する。
【００４３】
その後、最表面のキャップ層１４と支持基板１００とを貼り合わせて接合させ、支持基板１００を支持した状態で、半導体基板１０を裏面（ここでは、上面）側から研削および研磨して薄化することにより、光電変換素子ＰＤの受光面を露出させる。
【００４４】
最後に、光電変換素子ＰＤの受光面（ここでは、半導体基板１０の上面）側に、反射防止膜２２、カラーフィルタ２３、およびマイクロレンズ２４を順次形成して、固体撮像装置１ａが完成する。このように、固体撮像装置１ａの製造工程には、絶縁層１１およびキャップ層１４を介して、半導体基板１０と支持基板１００とを貼合する工程が含まれている。
【００４５】
かかる工程では、半導体基板１０に反りが生じていた場合、最表層のキャップ層１４と支持基板１００との接合面に接合不良が生じるが、固体撮像装置１ａは、絶縁層１１の内部に、埋め込み領域１２を備えるため、半導体基板１０の反りを抑制することができる。したがって、固体撮像装置１ａによれば、最表層のキャップ層１４と支持基板１００との間に接合不良が発生することを抑制することができる。
【００４６】
次に、図６に示すように、実施形態に係る表面照射型の固体撮像装置１ｂは、光電変換素子ＰＤが設けられるセンサ領域３と、センサ領域３の周囲に設けられるロジック回路領域４とを備える。
【００４７】
かかる固体撮像装置１ｂは、表面照射型であるため、半導体基板１０の表面（ここでは、上面）側に絶縁層１１およびキャップ層１４が設けられる。そして、センサ領域３には、２段に積層された絶縁層１１およびキャップ層１４の上に、カラーフィルタ２３およびマイクロレンズ２４が順次積層される。なお、センサ領域３では、光電変換素子ＰＤへの光の入射を妨げないよう、絶縁層１１の中でＮ型の半導体領域２０上を除く領域に、配線１３が設けられる。
【００４８】
ここで、固体撮像装置１ｂは、絶縁層１１におけるＮ型の半導体領域２０上の領域に埋め込み領域１２が設けられると、埋め込み領域１２によって光電変換素子ＰＤへの光の入射が妨げられる。
【００４９】
そこで、固体撮像装置１ｂは、ロジック回路領域４側の絶縁層１１中で、配線１３の形成領域以外の領域に、埋め込み領域１２を備える。これにより、固体撮像装置１ｂは、光電変換素子ＰＤへの光の入射を妨げることなく、半導体基板１０の反りを抑制することができる。
【００５０】
上述したように、実施形態に係る半導体装置は、半導体基板上に設けられる絶縁層に、絶縁層が有する応力とは作用方向が反対向きの応力を有する埋め込み領域を備える。かかる半導体装置によれば、半導体基板の反りを抑制することができる。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１  半導体装置、  １ａ，１ｂ  固体撮像装置、  ３  センサ領域、  ４  ロジック回路領域、  １０  半導体基板、  １１  絶縁層、  １２  埋め込み領域、  １２ａ  窒化シリコン膜、  １３  配線、  １３ａ  銅層、  １４  キャップ層、  １５  レジスト、  １６  溝、  １７  凹部、  １８  マスク材、  ２０  Ｎ型の半導体領域、  ２２  反射防止膜、  ２３  カラーフィルタ、  ２４  マイクロレンズ、  １００  支持基板、  ＰＤ  光電変換素子
【図１】
2016207945.tif 000003
【図２】
2016207945.tif 000004
【図３】
2016207945.tif 000005
【図４】
2016207945.tif 000006
【図５】
2016207945.tif 000007
【図６】
2016207945.tif 000008