(57)【要約】【課題】画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正する。【解決手段】マトリックス状に配置された画素回路を含む表示装置であって、画素回路は、発光素子と、発光素子に供給される電流量を第１の電圧に応じて制御する駆動回路と、第１のゲート電圧に応じて、発光素子と駆動回路との間の導通状態と非導通状態とを切り替える第１のトランジスタと、発光素子からの光の輝度を検出する光センサと、第１の電圧に応じた第２の電圧を保持する容量と、第２のトランジスタと、を備え、第２のトランジスタは、光センサの検出結果と、容量に保持された第２の電圧とに応じて決定される第２のゲート電圧に基づき導通状態に切り替わり、第１のトランジスタは、第２のトランジスタが導通状態に切り替わることで印加される第１のゲート電圧に基づき非導通状態に制御されることを特徴とする、表示装置。【選択図】図４
2016109911.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置された画素回路を含む表示装置であって、
前記画素回路は、
電流量に応じた輝度で発光する発光素子と、
前記発光素子に供給される電流量を、印可された第１の電圧に応じて制御する駆動回路と、
制御端子に印加された第１のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第１のトランジスタと、
前記発光素子から出射される光の輝度を検出する光センサと、
前記第１の電圧に応じて印可された第２の電圧を保持する容量と、
前記第１のトランジスタへの前記第１のゲート電圧の印加を制御する第２のトランジスタと、
を備え、
前記第２のトランジスタは、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定される第２のゲート電圧に基づき導通状態に切り替わり、
前記第１のトランジスタは、前記第２のトランジスタが導通状態に切り替わることで印加される前記第１のゲート電圧に基づき非導通状態に制御されることを特徴とする、表示装置。
【請求項２】
前記容量に保持された前記第２の電圧の放電期間は、前記光センサの検出結果に応じて制御され、
前記放電期間に基づき、前記発光素子の発光期間の長さが制御される、請求項１に記載の表示装置。
【請求項３】
前記第１のトランジスタは、第１の制御端子と、第１の端子及び第２の端子とを備え、
前記第２のトランジスタは、第２の制御端子と、第３の端子及び第４の端子とを備え、
前記第２のトランジスタの前記第３の端子は、前記第１のトランジスタの前記第１の制御端子に接続され、
前記光センサの一方の端子と、前記容量の一方の端子との双方は、前記第２のトランジスタの前記第２の制御端子側に接続されることを特徴とする、請求項１または２に記載の表示装置。
【請求項４】
前記発光素子から出射される光の輝度を検出する第１の光センサに対して直列に接続され、かつ、前記容量に対して並列に接続され、前記発光素子からの直接光が遮蔽された第２の光センサを備え、
前記容量に保持された前記第２の電圧の放電期間は、前記第１の光センサ及び前記第２の光センサの検出結果に応じて制御されることを特徴とする、請求項３に記載の表示装置。
【請求項５】
前記第２のトランジスタにおける、前記第２の制御端子と前記第３の端子との間の導通状態と非導通状態とを切り替える第１のスイッチング素子を備え、
前記発光素子の発光期間の事前に設けられた準備期間において、
前記第２のトランジスタ及び前記第１のスイッチング素子が導通状態に制御されることで、前記第２の制御端子の電位が、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御され、
前記容量に、前記閾値電圧が補償された前記第２の電圧が保持されることを特徴とする、請求項３または４に記載の表示装置。
【請求項６】
前記第２のトランジスタの前記第２の制御端子の電位は、前記準備期間において、所定の電位に制御された後に、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御されることを特徴とする、請求項５に記載の表示装置。
【請求項７】
前記第２の電圧を保持する第１の容量とは異なる第２の容量と、
前記第１の容量の一方の端子に対する、前記第２の電圧の印加を制御する第２のスイッチング素子と、
を備え、
前記第２の容量は、前記第２のスイッチング素子と、前記第１の容量の当該一方の端子との間に介在し、
前記第２のスイッチング素子が導通状態に制御されることで、前記第２の電圧が、前記第２の容量を介して、前記第１の容量の当該一方の端子に印可されることを特徴とする、請求項５または６に記載の表示装置。
【請求項８】
前記第２のスイッチング素子は、前記第２のトランジスタの前記第２の制御端子の電位が、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御された後に、導通状態に制御されることを特徴とする、請求項７に記載の表示装置。
【請求項９】
前記第２のトランジスタの前記第４の端子に対する、前記第２の電圧の印加を制御する第３のスイッチング素子を備え、
導通状態に制御された、前記第２のトランジスタ、前記第１のスイッチング素子、及び前記第３のスイッチング素子を介して、第２のトランジスタの前記第２の制御端子に前記第２の電圧が印可されることで、当該第２の制御端子の電位が、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御されることを特徴とする、請求項５または６に記載の表示装置。
【請求項１０】
前記第３のスイッチング素子は、前記前記第１のスイッチング素子に同期して切り替えられることを特徴とする、請求項９に記載の表示装置。
【請求項１１】
マトリックス状に配置された画素回路を含む表示装置に画像を表示させるための表示方法であって、
前記画素回路は、
電流量に応じた輝度で発光する発光素子と、
前記発光素子に供給される電流量を、印可された第１の電圧に応じて制御する駆動回路と、
制御端子に印加された第１のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第１のトランジスタと、
前記発光素子から出射される光の輝度を検出する光センサと、
前記第１の電圧に応じて印可された第２の電圧を保持する容量と、
前記第１のトランジスタへの前記第１のゲート電圧の印加を制御する第２のトランジスタと、
を備え、
前記第２のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定される第２のゲート電圧に基づき導通状態に切り替わることと、
前記第１のトランジスタが、前記第２のトランジスタが導通状態に切り替わることで印可される前記第１のゲート電圧に基づき非導通状態に制御されることと、
を含むことを特徴とする、表示方法。
【請求項１２】
マトリックス状に配置された画素回路を含む表示装置に画像を表示させるためのプログラムであって、
前記画素回路は、
電流量に応じた輝度で発光する発光素子と、
前記発光素子に供給される電流量を、印可された第１の電圧に応じて制御する駆動回路と、
制御端子に印加された第１のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第１のトランジスタと、
前記発光素子から出射される光の輝度を検出する光センサと、
前記第１の電圧に応じて印可された第２の電圧を保持する容量と、
前記第１のトランジスタへの前記第１のゲート電圧の印加を制御する第２のトランジスタと、
を備え、
前記第２のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定される第２のゲート電圧に基づき導通状態に切り替わることと、
前記第１のトランジスタが、前記第２のトランジスタが導通状態に切り替わることで印可される前記第１のゲート電圧に基づき非導通状態に制御されることと、
を実行させることを特徴とする、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示方法、及びプログラムに関する。
【背景技術】
【０００２】
近年においては、表示装置として、有機ＥＬ（Organic  Electro-Luminescence）素子などの自発光素子を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置が提供されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−５２４０９０号公報
【特許文献２】特開２００６−５０６３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方で、有機ＥＬ素子のような自発光素子（以降では、単に「発光素子」と記載する場合がある）は、その発光輝度と発光時間とに比例して劣化する特性があることが知られている。表示装置に表示させる画像の内容は一様ではなく、そのため、発光素子（有機ＥＬ素子）の劣化にもばらつきがある。例えば、白色等の輝度の高い色を表示している発光素子は、黒色等の輝度の低い色を表示している発光素子に比べて、劣化が進行しやすい傾向にある。
【０００５】
発光素子の劣化が進行すると、当該発光素子の輝度は、劣化の進行が遅い他の発光素子に比べて相対的に低下する傾向にある。このような現象は、一般的に「イメージ・スティッキング（焼き付き）」として知られている。
【０００６】
このような発光素子の劣化に伴う画素間の輝度のばらつきを低減する技術の一例が、特許文献１に開示されている。即ち、特許文献１に開示された技術では、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子に供給される電流量を制御することで、当該発光素子の輝度劣化を補償している。しかしながら、特許文献１に係る技術では、発光素子に供給される電流量を制御するためのトランジスタを飽和領域で動作させることになるため、当該トランジスタの特性変動の影響を受け、動作が不安定となる場合がある。
【０００７】
また、他の一例として、特許文献２には、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子の発光時間（デューティー比）を制御することで、当該発光素子の輝度劣化を補償する技術が開示されている。しかしながら、特許文献２に係る技術は、発光時のデューティー比を制御することで発光素子の発光量を制御する駆動方式のため、動画像を表示する場合において、本来表示されていない輪郭が観測される、所謂疑似輪郭が発生する場合がある。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、マトリックス状に配置された画素回路を含む表示装置であって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子に供給される電流量を、印可された第１の電圧に応じて制御する駆動回路と、制御端子に印加された第１のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第１のトランジスタと、前記発光素子から出射される光の輝度を検出する光センサと、前記第１の電圧に応じて印可された第２の電圧を保持する容量と、前記第１のトランジスタへの前記第１のゲート電圧の印加を制御する第２のトランジスタと、を備え、前記第２のトランジスタは、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定される第２のゲート電圧に基づき導通状態に切り替わり、前記第１のトランジスタは、前記第２のトランジスタが導通状態に切り替わることで印加される前記第１のゲート電圧に基づき非導通状態に制御されることを特徴とする、表示装置が提供される。
【００１０】
前記容量に保持された前記第２の電圧の放電期間は、前記光センサの検出結果に応じて制御され、前記放電期間に基づき、前記発光素子の発光期間の長さが制御されてもよい。
【００１１】
前記第１のトランジスタは、第１の制御端子と、第１の端子及び第２の端子とを備え、前記第２のトランジスタは、第２の制御端子と、第３の端子及び第４の端子とを備え、前記第２のトランジスタの前記第３の端子は、前記第１のトランジスタの前記第１の制御端子に接続され、前記光センサの一方の端子と、前記容量の一方の端子との双方は、前記第２のトランジスタの前記第２の制御端子側に接続されてもよい。
【００１２】
前記発光素子から出射される光の輝度を検出する第１の光センサに対して直列に接続され、かつ、前記容量に対して並列に接続され、前記発光素子からの直接光が遮蔽された第２の光センサを備え、前記容量に保持された前記第２の電圧の放電期間は、前記第１の光センサ及び前記第２の光センサの検出結果に応じて制御されてもよい。
【００１３】
前記第２のトランジスタにおける、前記第２の制御端子と前記第３の端子との間の導通状態と非導通状態とを切り替える第１のスイッチング素子を備え、前記発光素子の発光期間の事前に設けられた準備期間において、前記第２のトランジスタ及び前記第１のスイッチング素子が導通状態に制御されることで、前記第２の制御端子の電位が、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御され、前記容量に、前記閾値電圧が補償された前記第２の電圧が保持されてもよい。
【００１４】
前記第２のトランジスタの前記第２の制御端子の電位は、前記準備期間において、所定の電位に制御された後に、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御されてもよい。
【００１５】
前記第２の電圧を保持する第１の容量とは異なる第２の容量と、前記第１の容量の一方の端子に対する、前記第２の電圧の印加を制御する第２のスイッチング素子と、を備え、前記第２の容量は、前記第２のスイッチング素子と、前記第１の容量の当該一方の端子との間に介在し、前記第２のスイッチング素子が導通状態に制御されることで、前記第２の電圧が、前記第２の容量を介して、前記第１の容量の当該一方の端子に印可されてもよい。
【００１６】
前記第２のスイッチング素子は、前記第２のトランジスタの前記第２の制御端子の電位が、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御された後に、導通状態に制御されてもよい。
【００１７】
前記第２のトランジスタの前記第４の端子に対する、前記第２の電圧の印加を制御する第３のスイッチング素子を備え、導通状態に制御された、前記第２のトランジスタ、前記第１のスイッチング素子、及び前記第３のスイッチング素子を介して、第２のトランジスタの前記第２の制御端子に前記第２の電圧が印可されることで、当該第２の制御端子の電位が、当該第２のトランジスタの閾値電圧に応じて決定される電位に制御されてもよい。
【００１８】
前記第３のスイッチング素子は、前記前記第１のスイッチング素子に同期して切り替えられてもよい。
【００１９】
また、上記課題を解決するために、本発明の別の観点によれば、マトリックス状に配置された画素回路を含む表示装置に画像を表示させるための表示方法であって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子に供給される電流量を、印可された第１の電圧に応じて制御する駆動回路と、制御端子に印加された第１のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第１のトランジスタと、前記発光素子から出射される光の輝度を検出する光センサと、前記第１の電圧に応じて印可された第２の電圧を保持する容量と、前記第１のトランジスタへの前記第１のゲート電圧の印加を制御する第２のトランジスタと、を備え、前記第２のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定される第２のゲート電圧に基づき導通状態に切り替わることと、前記第１のトランジスタが、前記第２のトランジスタが導通状態に切り替わることで印可される前記第１のゲート電圧に基づき非導通状態に制御されることと、を含むことを特徴とする、表示方法が提供される。
【００２０】
また、上記課題を解決するために、本発明の別の観点によれば、マトリックス状に配置された画素回路を含む表示装置に画像を表示させるためのプログラムであって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子に供給される電流量を、印可された第１の電圧に応じて制御する駆動回路と、制御端子に印加された第１のゲート電圧に応じて、前記発光素子と前記駆動回路との間の導通状態と非導通状態とを切り替える第１のトランジスタと、前記発光素子から出射される光の輝度を検出する光センサと、前記第１の電圧に応じて印可された第２の電圧を保持する容量と、前記第１のトランジスタへの前記第１のゲート電圧の印加を制御する第２のトランジスタと、を備え、前記第２のトランジスタが、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定される第２のゲート電圧に基づき導通状態に切り替わることと、前記第１のトランジスタが、前記第２のトランジスタが導通状態に切り替わることで印可される前記第１のゲート電圧に基づき非導通状態に制御されることと、を実行させることを特徴とする、プログラムが提供される。
【発明の効果】
【００２１】
以上説明したように本発明によれば、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムが提供される。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る表示装置における輝度劣化補償の原理について説明するための説明図である。
【図２】本発明の一実施形態に係る表示装置における輝度劣化補償の原理について説明するための説明図である。
【図３】本発明の第１の実施形態に係る表示装置の構成の一例について説明するための説明図である。
【図４】同実施形態に係る画素回路の構成の一例について説明するための説明図である。
【図５】実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。
【図６】図５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図７】図５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図８】図５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図９】図５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図１０】図５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図１１】発光輝度に応じた、補償用データ信号の制御の一例について説明するための説明図である。
【図１２】発光輝度に応じた、補償用データ信号の制御の一例について説明するための説明図である。
【図１３】発光輝度に応じた、補償用データ信号の制御の一例について説明するための説明図である。
【図１４】本発明の第１の実施形態に係る画素回路の構成の一例について説明するための説明図である。
【図１５】同実施形態に係る画素回路の駆動タイミングの一例について説明するための概略的なタイミングチャートである。
【図１６】図１５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図１７】図１５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図１８】図１５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図１９】図１５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【図２０】図１５に示した各タイミングにおける、画素回路を構成する各素子の接続関係について説明するための説明図である。
【発明を実施するための形態】
【００２３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２４】
＜１．補償の原理＞
まず、本発明の実施形態に係る表示装置の特徴をよりわかりやすくするために、当該表示装置が、画素ごとに発光素子の劣化量に応じて、当該発光素子の発光量を補償（補正）する制御（即ち、輝度劣化補償）の原理について説明する。
【００２５】
例えば、図１及び図２は、本発明の実施形態に係る表示装置における輝度劣化補償の原理について説明するための説明図である。例えば、図１は、本発明の実施形態に係る表示装置の画素回路の回路構成を、特に輝度劣化補償のための回路に着目しモデル化して示している。また、図２は、図１で示した回路の概略的な駆動タイミングについて、特に、発光素子の発光時間に着目して示している。
【００２６】
図１に示す画素回路は、駆動回路１１７と、制御トランジスタＥＭ−ＴＦＴと、有機ＥＬ素子ＯＬＥＤと、光センサＰｓと、センサ容量Ｃｓとを含む。
【００２７】
有機ＥＬ素子ＯＬＥＤは、所謂電流駆動素子であり、供給される駆動電流Ｉｃに比例して発光輝度が変化する。
【００２８】
駆動回路１１７は、データ信号Ｄａｔａ（輝度に応じた電圧信号）の供給を受けて、当該データ信号Ｄａｔａに応じた輝度で有機ＥＬ素子ＯＬＥＤを発光させるための駆動電流Ｉｃを出力するための構成である。
【００２９】
駆動回路１１７は、例えば、２つのトランジスタと１つの保持容量とを含む所謂２Ｔ１Ｃ回路や、６つのトランジスタと１つの保持容量とを含む所謂６Ｔ１Ｃ回路等により構成され得る。このような構成の場合には、駆動回路１１７は、例えば、所謂駆動トランジスタを含み、当該駆動トランジスタのゲート端子にデータ信号Ｄａｔａを供給することで、当該データ信号Ｄａｔａに応じて変化するソース−ドレイン間電流を、駆動電流Ｉｃとして出力する。
【００３０】
もちろん、上記に示す駆動回路１１７の構成はあくまで一例であり、供給されたデータ信号Ｄａｔａに応じて、出力される駆動電流Ｉｃを制御可能であれば（即ち、データ信号Ｄａｔａをアナログ電流Ｉｃに変換可能であれば）、当該駆動回路１１７の構成は特に限定されない。
【００３１】
制御トランジスタＥＭ−ＴＦＴは、例えば、Ｐチャネル型のＭＯＳＦＥＴ（metal−oxide−semiconductor  field−effect  transistor）により構成され得る。
【００３２】
制御トランジスタＥＭ−ＴＦＴのソース端子側には駆動回路１１７が接続されており、ドレイン端子側には、有機ＥＬ素子ＯＬＥＤのアノード側が接続されている。また、有機ＥＬ素子のカソード側には、電源電圧ＥＬＶＳＳが接続されている。即ち、制御トランジスタＥＭ−ＴＦＴがオン状態の場合（即ち、ソース−ドレイン間が導通状態の場合）には、駆動回路１１７からの駆動電流Ｉｃが、制御トランジスタＥＭ−ＴＦＴを介して有機ＥＬ素子ＯＬＥＤに供給され、当該駆動電流Ｉｃに応じて有機ＥＬ素子ＯＬＥＤが発光することとなる。
【００３３】
光センサＰｓは、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサＰｓの材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。光センサＰｓは、一方の端子が、制御トランジスタＥＭ−ＴＦＴのゲート端子に接続され、他方の端子が、所定の電位の電極に接続されている。光センサＰｓは、有機ＥＬ素子ＯＬＥＤからの光の一部が照射されるように設けられている。
【００３４】
また、センサ容量Ｃｓの一方の端子は、制御トランジスタＥＭ−ＴＦＴのゲート端子に接続され、他方の端子は、光センサＰｓと同様に所定の電位の電極に接続されている。センサ容量Ｃｓは、制御トランジスタＥＭ−ＴＦＴのゲート端子に印加された電圧を保持する。
【００３５】
光センサＰｓにより有機ＥＬ素子ＯＬＥＤから出射された光が検出されると、当該光センサＰｓに、検出された光の輝度（即ち、有機ＥＬ素子ＯＬＥＤの輝度）に応じた電流が流れる。なお、光センサＰｓの検出結果に応じて当該光センサＰｓに流れる電流を、「センシング電流Ｉｓ」と記載する場合がある。
【００３６】
センサ容量Ｃｓに保持された電圧は、光センサＰｓの検出結果に応じたセンシング電流Ｉｓによって放電され、当該放電に伴い、制御トランジスタＥＭ−ＴＦＴのゲート端子の電位が上昇する。即ち、制御トランジスタＥＭ−ＴＦＴのゲート端子の電位Ｖｇは、光センサＰｓの検出結果に応じたセンシング電流Ｉｓと、センサ容量Ｃｓの時定数とに依存して上昇する。そして、制御トランジスタＥＭ−ＴＦＴのゲート端子の電位Ｖｇが、制御トランジスタＥＭ−ＴＦＴの閾値電圧Ｖｔｈに達すると、当該制御トランジスタＥＭ−ＴＦＴはオフ状態（即ち、ソース−ドレイン間が非導通状態）となる。
【００３７】
なお、以降の説明では、所謂トランジスタやスイッチング素子の導通状態を「オン状態」と称し、非導通状態を「オフ状態」と称する場合がある。
【００３８】
ここで、図２を参照して、有機ＥＬ素子ＯＬＥＤの輝度劣化量に応じた、当該有機ＥＬ素子ＯＬＥＤの発光量の補償（補正）に係る仕組みについて説明する。図２において、参照符号Ｔ０は、１フレーム期間中に設けられた有機ＥＬ素子ＯＬＥＤを発光させるための発光期間を示している。また、参照符号Ｔ１は、劣化前の有機ＥＬ素子ＯＬＥＤの発光期間を示している。なお、有機ＥＬ素子ＯＬＥＤの劣化前の状態を、以降では「初期状態」と記載する場合がある。
【００３９】
初期状態に比べて有機ＥＬ素子ＯＬＥＤの劣化が進行すると、当該劣化に伴い有機ＥＬ素子ＯＬＥＤの輝度は低下するため、光センサＰｓによる検出結果に伴うセンシング電流Ｉｓは、有機ＥＬ素子ＯＬＥＤの劣化に伴い減少する。これにより、センサ容量Ｃｓに保持された電圧の放電時間が長くなり、制御トランジスタＥＭ−ＴＦＴのゲート端子の電位Ｖｇが閾値電圧Ｖｔｈに達するまでの時間が延長されるため、結果として、有機ＥＬ素子ＯＬＥＤの発光期間が延長される。図２において、参照符号Ｔ２で示された補償発光期間は、有機ＥＬ素子ＯＬＥＤの劣化に伴い延長される発光期間を示している。
【００４０】
ここで、有機ＥＬ素子ＯＬＥＤの発光量は、当該有機ＥＬ素子ＯＬＥＤに流れる電流（即ち、駆動電流Ｉｃ）と発光期間の長さとに比例する。そのため、本発明の実施形態に係る表示装置では、上記に説明した、有機ＥＬ素子ＯＬＥＤの劣化に伴い発光期間を延長させる仕組みを利用することで、当該有機ＥＬ素子ＯＬＥＤの輝度劣化の補償を可能とする。
【００４１】
なお、上記に説明した、有機ＥＬ素子ＯＬＥＤの劣化に伴い発光期間を延長させるための画素回路の詳細な構成の一例については、別途後述する。
【００４２】
以上、図１及び図２を参照して、本発明の実施形態に係る表示装置が、画素ごとに発光素子の劣化量に応じて、当該発光素子の発光量を補償（補正）する制御の原理について説明した。
【００４３】
＜２．第１の実施形態＞
［２．１．表示装置の構成］
次に、本発明の第１の実施形態に係る表示装置について説明する。まず、図３を参照して、本実施形態に係る表示装置１０の機能構成の一例について説明する。図３は、本実施形態に係る表示装置１０の構成の一例について説明するための説明図である。なお、図３において、図面の横方向を行方向（Ｘ方向）、縦方向を列方向（Ｙ方向）と称する場合がある。図３に示すように、本実施形態に係る表示装置１０は、表示部１００と、スキャンドライバ１２０と、データドライバ１３０とを有する。
【００４４】
表示部１００は、複数の画素回路１１０を有し、データ信号に対応する画像を、当該複数の画素回路１１０により形成される表示画素に表示させる。表示部１００には、複数行の走査線１１２及び１１３と、初期化信号線１１６とのそれぞれが、行方向（Ｘ方向）に向けて延伸するように設けられている。また、表示部１００には、複数列のデータ線１１４及び補償用信号線１１５のそれぞれが、列方向（Ｙ方向）に向けて延伸するように設けられている。なお、本説明では、図３に示すように、表示部１００には、ｎ（ｎは２以上の整数）行の走査線１１２、走査線１１３、及び初期化信号線１１６と、ｍ（ｍは２以上の整数）列のデータ線１１４及び補償用信号線１１５とが設けられているものとして説明する。
【００４５】
複数の画素回路１１０のそれぞれは、行方向（Ｘ方向）に延伸する複数の走査線１１２及び１１３と、列方向（Ｙ方向）に延伸する複数のデータ線１１４との交差箇所それぞれに対応して配置されている。なお、画素回路１１０の詳細な構成については別途後述する。
【００４６】
また、表示部１００には、高電位電源ＶＤＤと、低電位電源ＶＧＬと、電源電圧ＥＬＶＤＤ及びＥＬＶＳＳとが接続され、図視しない上位の制御回路による制御に基づき、各電源から当該電源に対応する電圧が印加される。
【００４７】
スキャンドライバ１２０には、Ｙ方向に複数配された走査線１１２及び１１３と、初期化信号線１１６とが接続されている。
【００４８】
スキャンドライバ１２０は、行ごとに配された走査線１１２及び１１３を介して、当該行に対応する各画素回路１１０にＳｃａｎ信号を供給する。このとき、スキャンドライバ１２０には、走査線１１３に対して、走査線１１２にＳｃａｎ信号を供給するタイミングよりも１水平走査期間だけ早いタイミングで、Ｓｃａｎ信号を供給する。即ち、ｉ番目（１≦ｉ≦ｎ）の水平走査期間に供給されるＳｃａｎ信号をＳｃａｎ（ｉ）信号とすると、スキャンドライバ１２０は、各画素回路１１０に対して、走査線１１２を介してＳｃａｎ（ｉ）信号を供給し、走査線１１３を介してＳｃａｎ（ｉ−１）信号を供給する。
【００４９】
また、スキャンドライバ１２０は、走査線１１２及び１１３を介してＳｃａｎ信号を画素回路１１０に供給するタイミングに応じて、当該画素回路１１０に対して初期化信号Ｉｎｉｔを供給する。なお、以降の説明では、ｉ番目の水平走査期間に対応して供給される初期化信号Ｉｎｉｔを、「初期化信号Ｉｎｉｔ（ｉ）」と記載する場合がある。
【００５０】
データドライバ１３０には、Ｘ方向に複数配されたデータ線１１４及び補償用信号線１１５が接続されている。
【００５１】
データドライバ１３０は、列ごとに配されたデータ線１１４を介して、当該列に対応する各画素回路１１０に発光輝度（換言すると、階調）に応じたデータ信号Ｄａｔａ（電圧信号）を供給する。なお、以降の説明では、ｊ列目の画素回路１１０に対して供給されるデータ信号Ｄａｔａを、「データ信号Ｄａｔａ（ｊ）」と記載する場合がある。
【００５２】
また、データドライバ１３０は、列ごとに配された補償用信号線１１５を介して、当該列に対応する各画素回路１１０に、発光輝度（階調）に応じた補償用データ信号Ｃｏｍｐ．Ｄａｔａ（電圧信号）を供給する。なお、以降の説明では、ｊ列目の画素回路１１０に対して供給される補償用データ信号Ｃｏｍｐ．Ｄａｔａを、「補償用データ信号Ｃｏｍｐ．Ｄａｔａ（ｊ）」と記載する場合がある。
【００５３】
以上、図３を参照して、本実施形態に係る表示装置１０の機能構成の一例について説明した。なお、上記に説明した表示装置１０の機能構成はあくまで一例であり、画素回路１１０に対して、各信号を供給することが可能であれば、スキャンドライバ１２０やデータドライバ１３０の構成は特に限定されない。
【００５４】
［２．２．画素回路の構成］
次に、図４を参照して、本実施形態に係る画素回路１１０の構成の一例について説明する。図４は、本実施形態に係る画素回路１１０の構成の一例について説明するための説明図である。図４では、図３に示す表示部１００を構成する複数の画素回路１１０のうち、ｎ行目に配置される画素回路１１０の一例を示している。なお、表示部１００を構成する他の画素回路１１０については、図４に示す画素回路１１０の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。
【００５５】
図４に示すように、画素回路１１０は、有機ＥＬ素子ＯＬＥＤと、駆動回路１１７と、制御トランジスタＭ１及びＭ３と、スイッチングトランジスタＭ２、Ｍ４、Ｍ１４、及びＭ３１と、光センサＰｓ１及びＰｓ２と、センサ容量Ｃｓと、容量Ｃ１及びＣ２とを含む。
【００５６】
制御トランジスタＭ１及びＭ３は、例えば、Ｐチャネル型のＭＯＳＦＥＴ（metal−oxide−semiconductor  field−effect  transistor）により構成され得る。
【００５７】
また、駆動回路１１７は、図１を参照して前述した駆動回路１１７に相当する。
【００５８】
図４に示すように、制御トランジスタＭ１のソース端子側には駆動回路１１７が接続されており、ドレイン端子側には、有機ＥＬ素子ＯＬＥＤのアノード側が接続されている。また、有機ＥＬ素子のカソード側には、電源電圧ＥＬＶＳＳが接続されている。
【００５９】
駆動回路１１７は、スイッチングトランジスタＭ３１を介して、データ線１１４に接続されている。スイッチングトランジスタＭ３１は、走査線１１２を介して伝達されるＳｃａｎ（ｎ）信号に応じて、オンまたはオフする。即ち、Ｓｃａｎ（ｎ）信号に基づきスイッチングトランジスタＭ３１がオン状態（即ち、導通状態）となることで、データ線１１４を介して伝達されたデータ信号Ｄａｔａが、駆動回路１１７に供給される。また、駆動回路１１７には、図視しない電源電圧ＥＬＶＤＤから電源電圧が供給される。
【００６０】
このような構成により、駆動回路１１７は、データ線１１４及びスイッチングトランジスタＭ３１を介して供給されたデータ信号Ｄａｔａに応じた駆動電流Ｉｃを、後段に位置する制御トランジスタＭ１のソース端子に供給する。
【００６１】
制御トランジスタＭ３のソース端子側には、高電位電源ＶＤＤが接続され、ドレイン端子側には、制御トランジスタＭ１のゲート端子側が接続される。即ち、制御トランジスタＭ３がオンまたはオフすることで、制御トランジスタＭ１がオンまたはオフに制御される。なお、制御トランジスタＭ１のゲート端子が接続されるノードを、以降では、「ノードＮｂ」と記載する場合がある。また、制御トランジスタＭ１及びＭ３のそれぞれが、オン状態またはオフ状態に切り替わるタイミングの詳細については、画素回路１１０の駆動タイミングとあわせて別途後述する。
【００６２】
容量Ｃ１は、一方の端子が制御トランジスタＭ１のゲート端子側に位置するノードＮｂに接続され、他方の端子が高電位電源ＶＤＤに接続される。また、当該ノードＮｂと、低電位電源ＶＧＬとの間には、スイッチングトランジスタＭ２が介在する。スイッチングトランジスタＭ２は、初期化信号線１１６を介して供給される初期化信号Ｉｎｉｔに応じて、オンまたはオフする。
【００６３】
また、制御トランジスタＭ３のゲート端子が接続されるノードを、「ノードＮａ」とした場合に、補償用信号線１１５と当該ノードＮａとは、スイッチングトランジスタＭ１５及び容量Ｃ２を介して接続される。スイッチングトランジスタＭ１５は、走査線１１２を介して伝達されるＳｃａｎ（ｎ）信号に応じて、オンまたはオフする。即ち、Ｓｃａｎ（ｎ）信号に基づきスイッチングトランジスタＭ１５がオン状態（導通状態）となることで、補償用信号線１１５を介して伝達された補償用データ信号Ｃｏｍｐ．Ｄａｔａが、ノードＮａに供給される。
【００６４】
制御トランジスタＭ３のドレイン端子（換言すると、ノードＮｂ）と、ゲート端子（換言すると、ノードＮａ）との間には、スイッチングトランジスタＭ４が介在する。スイッチングトランジスタＭ４は、制御トランジスタＭ３のゲート端子とドレイン端子との間をバイパスすることで、制御トランジスタＭ３をダイオード接続状態とし、当該制御トランジスタＭ３の閾値電圧のばらつきを補償するための構成である。スイッチングトランジスタＭ４は、走査線１１３を介して伝達されるＳｃａｎ（ｎ−１）信号に応じて、オンまたはオフする。
【００６５】
光センサＰｓ１及びＰｓ２は、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサＰｓ１及びＰｓ２の材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。
【００６６】
光センサＰｓ１は、有機ＥＬ素子ＯＬＥＤからの光の一部が照射されるように設けられている。光センサＰｓ１は、一方の端子が制御トランジスタＭ３のゲート端子側に位置するノードＮａに接続され、他方の端子が低電位電源ＶＧＬに接続される。
【００６７】
光センサＰｓ２は、有機ＥＬ素子ＯＬＥＤからの直接光が遮蔽されるように設けられており、画素回路１１０の構造などの要因により、周囲から侵入してくる反射光や、他の画素回路１１０からの光等のノイズ成分を検出する。光センサＰｓ２は、一方の端子が制御トランジスタＭ３のゲート端子側に位置するノードＮａに接続され、他方の端子が高電位電源ＶＤＤに接続される。このとき、光センサＰｓ１及びＰｓ２は、直列に接続される。このような構成により、光センサＰｓ１の検出結果に基づき、当該光センサＰｓ１を流れるセンシング電流Ｉｓから、光センサＰｓ２の検出結果に基づき、ノイズ成分が除去（キャンセル）される。
【００６８】
センサ容量Ｃｓは、一方の端子が制御トランジスタＭ３のゲート端子側に位置するノードＮａに接続され、他方の端子が低電位電源ＶＧＬに接続される。センサ容量Ｃｓは、ノードＮａに対して供給された補償用データ信号Ｃｏｍｐ．Ｄａｔａを保持するための構成である。センサ容量Ｃｓに保持された補償用データ信号Ｃｏｍｐ．Ｄａｔａは、光センサＰｓ１及びＰｓ２の検出結果に応じて放電され、当該放電に伴い、制御トランジスタＭ３のゲート電圧Ｖｇが制御される。なお、詳細については、別途後述する。
【００６９】
以上、図４を参照して、本実施形態に係る画素回路１１０の構成の一例について説明した。
【００７０】
［２．３．駆動タイミング］
次に、図５〜図１０を参照して、図４に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明する。図５は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。また、図６〜図１０は、図５に示した各タイミングにおける、画素回路１１０を構成する各素子の接続関係について説明するための説明図である。
【００７１】
図５に示すように、本実施形態に係る表示装置１０は、参照符号Ｆｒａｍｅで示された１フレーム期間を期間Ｔ１１〜Ｔ１６に分けて、画素回路１１０を駆動する。なお、期間Ｔ１１〜Ｔ１６のうち、期間Ｔ１３〜Ｔ１５が、有機ＥＬ素子ＯＬＥＤが発光する発光期間に相当し、期間Ｔ１１、Ｔ１２、及びＴ１６が、有機ＥＬ素子ＯＬＥＤが消灯する非発光期間に相当する。また、図５に示す例では、期間Ｔ１１〜Ｔ１６における、初期化信号Ｉｎｉｔ、Ｓｃａｎ（ｎ−１）信号、及びＳｃａｎ（ｎ）信号の変化と、ノードＮａ及びＮｂの電位の変化とを示している。なお、期間Ｔ１１及びＴ１２で示された期間が、１水平走査期間１Ｈに相当する。また、期間Ｔ１１及びＴ１２で示された期間と同様の時間幅を有する、期間Ｔ１３及びＴ１４で示された期間についても、１水平走査期間１Ｈに相当することとなる。
【００７２】
まず、期間Ｔ１１に着目する。図６は、期間Ｔ１１における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ１１では、初期化信号Ｉｎｉｔに応じてスイッチングトランジスタＭ２がオン状態に切り替わり、Ｓｃａｎ（ｎ−１）信号に応じてスイッチングトランジスタＭ４がオン状態に切り替わる。なお、このとき、スイッチングトランジスタＭ１５及びＭ３１はオフ状態である。また、制御トランジスタＭ１及びＭ３についてもオフ状態となる。
【００７３】
図６に示すように、スイッチングトランジスタＭ２及びＭ４がオン状態に切り替わることで、制御トランジスタＭ３のゲート端子に、電圧ＶＧＬが書き込まれる。これにより、制御トランジスタＭ３のゲート端子（換言すると、ノードＮａの電位）が、電圧ＶＧＬにより初期化される。
【００７４】
次に、期間Ｔ１２に着目する。図７は、期間Ｔ１２における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ１２では、初期化信号Ｉｎｉｔに応じてスイッチングトランジスタＭ２がオフ状態に切り替わる。また、期間Ｔ１1において、制御トランジスタＭ３のゲート端子が電圧ＶＧＬにより初期化されることで、期間Ｔ１２では、当該制御トランジスタＭ３がオン状態に切り替わる。そのため、制御トランジスタＭ３とスイッチングトランジスタＭ４との双方がオン状態となり、制御トランジスタＭ３は、ドレイン端子（ノードＮｂ）とゲート端子（ノードＮａ）とがバイパスされた、所謂ダイオード接続状態となる。
【００７５】
ここで、制御トランジスタＭ３の閾値電圧をＶｔｈとすると、制御トランジスタＭ３がダイオード接続状態となることで、制御トランジスタＭ３のゲート端子（ノードＮａ）の電位は、当該閾値電圧Ｖｔｈに応じた電位ＶＤＤ−Ｖｔｈに制御される。このような制御により、複数の画素回路１１０間における、制御トランジスタＭ３の閾値電圧Ｖｔｈのばらつきが補償される。
【００７６】
次に、期間Ｔ１３及び期間Ｔ１４に着目する。図８は、期間Ｔ１３及び期間Ｔ１４における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ１３及び期間Ｔ１４では、Ｓｃａｎ（ｎ）信号に応じて、スイッチングトランジスタＭ３１がオン状態に切り替わる。これにより、データ線１１４を介して伝達されたデータ信号Ｄａｔａが、駆動回路１１７に供給される。
【００７７】
また、期間Ｔ１３及び期間Ｔ１４では、Ｓｃａｎ（ｎ）信号に応じて、スイッチングトランジスタＭ１５がオン状態に切り替わり、Ｓｃａｎ（ｎ−１）信号に応じて、スイッチングトランジスタＭ４がオフ状態に切り替わる。これにより、補償用信号線１１５を介して伝達された補償用データ信号Ｃｏｍｐ．Ｄａｔａが、スイッチングトランジスタＭ１５及び容量Ｃ２を介して、制御トランジスタＭ３のゲート端子（ノードＮｂ）に書き込まれる。なお、このとき、制御トランジスタＭ３のゲート電圧Ｖｇは、当該制御トランジスタＭ３の閾値電圧（ＶＤＤ−Ｖｔｈ）より高くなるため、制御トランジスタＭ３はオフ状態に切り替わる。
【００７８】
また、スイッチングトランジスタＭ２は、初期化信号Ｉｎｉｔに応じて、期間Ｔ１３においてオン状態に切り替わり、次いで、期間Ｔ１４においてオフ状態に切り替わる。これにより、制御トランジスタＭ１のゲート端子（ノードＮｂ）に、電圧ＶＧＬが書き込まれ、当該制御トランジスタＭ１がオン状態に切り替わる。
【００７９】
以上のような制御に基づき、駆動回路１１７から、データ信号Ｄａｔａに応じた駆動電流Ｉｃが、制御トランジスタＭ１を介して有機ＥＬ素子ＯＬＥＤに供給され、当該有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｃに応じた輝度で発光する。
【００８０】
次に、期間Ｔ１５に着目する。図９は、期間Ｔ１５における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ１５では、Ｓｃａｎ（ｎ）信号に応じて、スイッチングトランジスタＭ１５及びＭ３１がオフ状態に切り替わる。
【００８１】
スイッチングトランジスタＭ１５がオフ状態に切り替わると、制御トランジスタＭ３のゲート端子（ノードＮａ）がフローティングの状態となり、センサ容量Ｃｓに補償用データ信号Ｃｏｍｐ．Ｄａｔａが保持される。また、有機ＥＬ素子ＯＬＥＤの発光に伴い、当該有機ＥＬ素子ＯＬＥＤの輝度に応じて、光センサＰｓ１及びＰｓ２にセンシング電流Ｉｓが流れる。このとき、センシング電流Ｉｓにより、センサ容量Ｃｓに保持された補償用データ信号Ｃｏｍｐ．Ｄａｔａが放電され、当該放電に伴い、制御トランジスタＭ３のゲート電圧Ｖｇが低下する。
【００８２】
次に、期間Ｔ１６に着目する。図１０は、期間Ｔ１６における、画素回路１１０を構成する各素子の接続関係を示している。図１０に示す状態では、光センサＰｓ１及びＰｓ２の検出結果に基づくセンシング電流Ｉｓにより、制御トランジスタＭ３のゲート電圧Ｖｇが、当該制御トランジスタＭ３の閾値電圧ＶＤＤ−Ｖｔｈに達し、制御トランジスタＭ３がオン状態に切り替わる。これにより、制御トランジスタＭ１のゲート端子（ノードＮｂ）に、電圧ＶＤＤが書き込まれ、当該制御トランジスタＭ１がオフ状態に切り替わる。これにより、駆動回路１１７から有機ＥＬ素子ＯＬＥＤに供給される駆動電流Ｉｃが遮断され、当該有機ＥＬ素子ＯＬＥＤは消灯する。
【００８３】
なお、上述した一連の動作は、表示装置１０の各構成を動作させる装置のＣＰＵを機能させるためのプログラムによって構成することができる。このプログラムは、その装置にインストールされたＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）を介して実行されるように構成してもよい。また、このプログラムは、上述した処理を実行する構成が含まれる装置が読み出し可能であれば、記憶される位置は限定されない。例えば、装置の外部から接続される記録媒体にプログラムが格納されていてもよい。この場合には、プログラムが格納された記録媒体を装置に接続することによって、その装置のＣＰＵに当該プログラムを実行させるように構成するとよい。
【００８４】
以上、図５〜図１０を参照して、図４に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明した。なお、上記に説明した例では、制御トランジスタＭ１及びＭ３として、Ｐチャネル型のトランジスタを適用する場合を例に説明したが、当該制御トランジスタＭ１及びＭ３は、必ずしもＰチャネル型のトランジスタには限定されない。具体的な一例として、制御トランジスタＭ１及びＭ３をＮチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。
【００８５】
［２．４．補償用データ信号の制御］
次に、本実施形態に係る表示装置１０における、補償用データ信号Ｃｏｍｐ．Ｄａｔａの制御の一例について説明する。
【００８６】
図５及び図８を参照して前述したように、１フレーム期間中の期間Ｔ１３及びＴ１４（図５参照）における、制御トランジスタＭ３のゲート電圧Ｖｇは、補償用データ信号Ｃｏｍｐ．Ｄａｔａに基づき決定される。また、期間Ｔ１３及びＴ１４（図５参照）におけるゲート電圧Ｖｇは、光センサＰｓ１及びＰｓ２による有機ＥＬ素子ＯＬＥＤの輝度の検出結果に伴うセンシング電流Ｉｓによる、期間Ｔ１５におけるゲート電圧Ｖｇの変化の初期値に相当する。即ち、当該ゲート電圧Ｖｇの初期値に応じて、有機ＥＬ素子ＯＬＥＤの発光期間（特に、期間Ｔ１５）が変化することとなる。
【００８７】
また、階調に応じたデータ信号Ｄａｔａにより、有機ＥＬ素子ＯＬＥＤの発光輝度も変化し、当該発光輝度の変化に伴い、光センサＰｓ１を流れるセンシング電流Ｉｓも変化する。
【００８８】
具体的な一例として、白色（２５５階調）を表示させる場合には、有機ＥＬ素子ＯＬＥＤの発光輝度はより高くなり、光センサＰｓ１を流れるセンシング電流Ｉｓが大きくなるため、有機ＥＬ素子ＯＬＥＤの発光期間はより短くなる傾向にある。
【００８９】
これに対して、灰色などの中間階調（例えば、１２８階調）を表示させる場合には、白色（２５５階調）を表示させる場合に比べて、有機ＥＬ素子ＯＬＥＤの発光輝度はより低くなり、光センサＰｓ１を流れるセンシング電流Ｉｓもより小さくなる。そのため、灰色などの中間階調（例えば、１２８階調）を表示させる場合には、有機ＥＬ素子ＯＬＥＤの発光期間は、白色（２５５階調）を表示させる場合に比べて、より長くなる（例えば、２倍の長さとなる）傾向にある。
【００９０】
一方で、上記に示すように、表示させる階調に依存して有機ＥＬ素子ＯＬＥＤの発光期間が変化すると、光センサＰｓ１の検出対象が、階調表示のために発光された光と、輝度劣化補償のために発光された光とを判別することが困難となり、補償精度に影響する場合がある。
【００９１】
このような状況を鑑みて、本実施形態に係る表示装置１０では、発光輝度（階調）に応じて補償用データ信号Ｃｏｍｐ．Ｄａｔａを制御している。そこで、図１１〜図１３を参照して、発光輝度（階調）に応じた、補償用データ信号Ｃｏｍｐ．Ｄａｔａの制御の一例について説明する。図１１〜図１３は、発光輝度（階調）に応じた、補償用データ信号Ｃｏｍｐ．Ｄａｔａの制御の一例について説明するための説明図である。
【００９２】
例えば、図１１は、発光輝度（階調）に応じた、補償用データ信号Ｃｏｍｐ．Ｄａｔａの制御について説明するために、モデル化された画素回路の回路構成の一例を示している。図１１に示す例は、図１を参照して説明した画素回路に対して、制御トランジスタＥＭ−ＴＦＴのゲート端子に、補償用データ信号Ｃｏｍｐ．Ｄａｔａを供給するための構成を追加している。
【００９３】
即ち、図１１に示す例では、制御トランジスタＥＭ−ＴＦＴのゲート端子に供給された補償用データ信号Ｃｏｍｐ．Ｄａｔａが、センサ容量Ｃｓに保持される。また、センサ容量Ｃｓに保持された補償用データ信号Ｃｏｍｐ．Ｄａｔａは、光センサＰｓの検出結果に応じたセンシング電流Ｉｓによって放電され、当該放電に伴い、制御トランジスタＥＭ−ＴＦＴのゲート端子の電位が上昇する。そして、制御トランジスタＥＭ−ＴＦＴのゲート端子の電位Ｖｇが、制御トランジスタＥＭ−ＴＦＴの閾値電圧Ｖｔｈに達すると、当該制御トランジスタＥＭ−ＴＦＴはオフ状態となる。
【００９４】
ここで、図１２を参照する。図１２は、発光輝度（階調）に依存せずに、補償用データ信号Ｃｏｍｐ．Ｄａｔａの電圧値を固定値とした場合における、発光輝度（階調）ごとの、制御トランジスタＥＭ−ＴＦＴのゲート電圧Ｖｇの時系列に沿った変化の一例を示している。図１２に示すグラフにおいて、横軸は、時間ｔを示しており、縦軸は、制御トランジスタＥＭ−ＴＦＴのゲート電圧Ｖｇを示している。なお、図１２に示す例では、白色（２５５諧調）を表示させる場合と、灰色などの中間階調（１２８階調）を表示させる場合との双方について、時系列に沿ったゲート電圧Ｖｇの変化の一例を示している。また、図１２に示す例では、有機ＥＬ素子ＯＬＥＤが劣化していない状態（初期状態）であるものとする。
【００９５】
図１２に示すように、発光輝度（階調）に依存せずに、補償用データ信号Ｃｏｍｐ．Ｄａｔａの電圧値が一定のため、白色（２５５諧調）及び中間階調（１２８諧調）の双方において、ゲート電圧Ｖｇの初期値は一定となる。なお、図１２に示すゲート電圧Ｖｇの電圧値Ｖｇiｎiｔは、図１２に示す例における、ゲート電圧Ｖｇの初期値を示している。
【００９６】
前述したように、制御トランジスタＥＭ−ＴＦＴのゲート電圧Ｖｇは、光センサＰｓの検出結果に基づき、当該光センサＰｓを流れるセンシング電流Ｉｓに応じて、初期値Ｖｇiｎiｔから時系列に沿って上昇する。そして、ゲート電圧Ｖｇが、制御トランジスタＥＭ−ＴＦＴの閾値電圧Ｖｔｈに達すると、当該制御トランジスタＥＭ−ＴＦＴはオフ状態に切り替わり、有機ＥＬ素子ＯＬＥＤは消灯する。
【００９７】
このとき、図１２に示すように、ゲート電圧Ｖｇが、閾値電圧Ｖｔｈに達するまでの期間は、光センサＰｓにより検出された有機ＥＬ素子ＯＬＥＤの発光輝度に応じて変化する。例えば、図１２に示す例では、中間階調（１２８諧調）を表示させる場合には、白色（２５５諧調）を表示させる場合に比べて、ゲート電圧Ｖｇが閾値電圧Ｖｔｈに達するまでにより長い期間（例えば、２倍の期間）を要する。
【００９８】
これに対して、図１３は、発光輝度（階調）に応じて補償用データ信号Ｃｏｍｐ．Ｄａｔａの電圧値を制御した場合における、発光輝度（階調）ごとの、制御トランジスタＥＭ−ＴＦＴのゲート電圧Ｖｇの時系列に沿った変化の一例を示している。なお、図１２に示すグラフにおける横軸及び縦軸は、図１２に示すグラフと同様である。また、図１３に示す例では、図１２に示す例と同様に、白色（２５５諧調）を表示させる場合と、灰色などの中間階調（１２８階調）を表示させる場合との双方について、時系列に沿ったゲート電圧Ｖｇの変化の一例を示している。また、図１３に示す例では、有機ＥＬ素子ＯＬＥＤが劣化していない状態（初期状態）であるものとする。
【００９９】
図１３において、参照符号Ｖｇ１２８は、中間階調（１２８階調）を表示させる場合における補償用データ信号Ｃｏｍｐ．Ｄａｔａの電圧値に応じた、制御トランジスタＥＭ−ＴＦＴのゲート電圧Ｖｇの初期値の一例を示している。また、参照符号Ｖｇ２５５は、白色（２５５階調）を表示させる場合における補償用データ信号Ｃｏｍｐ．Ｄａｔａの電圧値に応じた、制御トランジスタＥＭ−ＴＦＴのゲート電圧Ｖｇの初期値の一例を示している。
【０１００】
図１３に示す例では、白色（２５５階調）及び中間階調（１２８階調）のそれぞれを表示させる場合において、制御トランジスタＥＭ−ＴＦＴのゲート電圧Ｖｇが、閾値電圧Ｖｔｈに達するまでの期間（即ち、図１３中の基準発光期間Ｔ５）が一定となるように、当該ゲート電圧Ｖｇの初期値Ｖｇ２５５及びＶｇ１２８が調整されている。
【０１０１】
具体的な一例として、白色（２５５階調）を表示した場合における単位時間当たりのゲート電圧Ｖｇの変化量が、中間階調（１２８階調）を表示した場合の２倍であるものとする。この場合には、白色（２５５階調）を表示した場合における、閾値電圧Ｖｔｈに達するまでのゲート電圧Ｖｇの変化量が、中間階調（１２８階調）を表示した場合の２倍となるように、ゲート電圧Ｖｇの初期値Ｖｇ２５６及びＶｇ１２８を設定すればよい。なお、図１３に示すように、白色（２５５階調）に対応するゲート電圧Ｖｇの初期値Ｖｇ２５５と、中間階調（１２８階調）に対応するゲート電圧Ｖｇの初期値Ｖｇ１２８との間の大小関係は、Ｖｇ２５５＜Ｖｇ１２８となる。
【０１０２】
なお、白色（２５５階調）及び中間階調（１２８階調）以外の他の階調についても、基準発光期間Ｔ５が一定となるように、ゲート電圧Ｖｇの初期値を設定すればよい。もちろん、必ずしも全ての階調に対してゲート電圧Ｖｇの初期値を設定する必要は無く、一部の階調については、補間処理に基づきゲート電圧Ｖｇの初期値が算出されてもよい。
【０１０３】
以上のように、補償用データ信号Ｃｏｍｐ．Ｄａｔａが、発光輝度（階調）に応じて制御されることで、初期状態（即ち、劣化前）の有機ＥＬ素子ＯＬＥＤの発光期間が、発光輝度（階調）に依らずに一定となるように制御される。このような構成により、有機ＥＬ素子ＯＬＥＤの発光期間は階調データに影響されないため、本実施形態に係る表示装置１０は、有機ＥＬ素子ＯＬＥＤの劣化分を判別して検出し、当該検出結果に応じて発光期間を延長することが可能となる。
【０１０４】
以上、図１１〜図１３を参照して、本実施形態に係る表示装置１０における、補償用データ信号Ｃｏｍｐ．Ｄａｔａの制御の一例について説明した。
【０１０５】
［２．５．まとめ］
以上説明したように、本実施形態に係る画素回路１１０は、発光輝度（階調）に応じたデータ信号Ｄａｔａに応じて有機ＥＬ素子ＯＬＥＤの輝度制御を行うための駆動回路１１７と、当該駆動回路１１７の後段に位置する、有機ＥＬ素子ＯＬＥＤの発光量を補正するための回路群とを備える。このような構成により、本実施形態に係る表示装置１０は、発光輝度（階調）に応じた有機ＥＬ素子ＯＬＥＤの輝度制御と、有機ＥＬ素子ＯＬＥＤの輝度劣化の補償とを独立して制御することが可能となる。
【０１０６】
また、駆動回路１１７の後段に位置する回路群では、光センサＰｓ１の検出結果に応じてセンサ容量Ｃｓの放電期間が変化し、センサ容量Ｃｓの放電に伴い、制御トランジスタＭ３のゲート電圧Ｖｇが制御される。これにより、本実施形態に係る画素回路１１０では、有機ＥＬ素子ＯＬＥＤの輝度劣化量に応じて、センサ容量Ｃｓの放電期間が延長され、当該放電期間の延長に伴い、有機ＥＬ素子ＯＬＥＤの発光期間（特に、図５の期間Ｔ１５）が延長される。即ち、本実施形態に係る画素回路１１０に依れば、有機ＥＬ素子ＯＬＥＤの輝度劣化量に応じて、当該有機ＥＬ素子ＯＬＥＤの発光期間が延長されるため、結果として、有機ＥＬ素子ＯＬＥＤの輝度劣化を補償することが可能となる。
【０１０７】
また、上記に示した画素回路１１０の構成（図４参照）と、当該画素回路１１０の制御（図５〜図１０）とにより、有機ＥＬ素子ＯＬＥＤの輝度劣化の補償に係る制御を、当該画素回路１１０内部で完結させることが可能となる。
【０１０８】
また、本実施形態に係る画素回路１１０は、有機ＥＬ素子ＯＬＥＤの発光を制御するための制御トランジスタＭ１の切り替えが、制御トランジスタＭ３の切り替えにより制御されるように構成されている。このような構成により、本実施形態に係る画素回路１１０では、制御トランジスタＭ１の切り替えに係る時間がより短くなるように制御される。
【０１０９】
また、本実施形態に係る表示装置１０では、複数の画素回路１１０間における制御トランジスタＭ３の閾値電圧Ｖｔｈのばらつきが補償されるため、当該閾値電圧Ｖｔｈのばらつきに伴う、制御トランジスタＭ１の切り替えタイミングの変化が抑制される。即ち、本実施形態に係る表示装置１０に依れば、有機ＥＬ素子ＯＬＥＤの輝度劣化に応じた補償発光期間を高精度に制御することが可能となる。
【０１１０】
以上のような構成により、本実施形態に係る表示装置１０は、より好適な態様で、有機ＥＬ素子ＯＬＥＤの輝度設定と、当該有機ＥＬ素子ＯＬＥＤの輝度劣化量に応じた発光量の補正とを実現することが可能となる。
【０１１１】
＜３．第２の実施形態＞
次に、本発明の第２の実施形態に係る表示装置１０について説明する。なお、第２の実施形態に係る表示装置１０は、前述した第１の実施形態に係る表示装置１０と、画素回路１１０の構成や、当該画素回路１１０の駆動タイミングが特に異なる。そのため、本説明では、画素回路１１０の構成、及び、当該画素回路１１０の駆動タイミングに着目して説明し、その他の構成については、詳細な説明は省略する。
【０１１２】
［３．１．画素回路の構成］
まず、図１４を参照して、第２の実施形態に係る画素回路１１０の構成の一例について説明する。図１４は、本実施形態に係る画素回路１１０の構成の一例について説明するための説明図である。図１４では、図３に示す表示部１００を構成する複数の画素回路１１０のうち、ｎ行目に配置される画素回路１１０の一例を示している。なお、表示部１００を構成する他の画素回路１１０については、図１４に示す画素回路１１０の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。
【０１１３】
図１４に示すように、本実施形態に係る画素回路１１０は、有機ＥＬ素子ＯＬＥＤと、駆動回路１１７と、制御トランジスタＭ１及びＭ３と、スイッチングトランジスタＭ２、Ｍ４、Ｍ２５、Ｍ２６、及びＭ３１と、光センサＰｓ１及びＰｓ２と、センサ容量Ｃｓと、容量Ｃ１とを含む。
【０１１４】
なお、図１４に示す、駆動回路１１７と、制御トランジスタＭ１及びＭ３と、有機ＥＬ素子ＯＬＥＤとは、前述した第１の実施形態（図４参照）に係る、駆動回路１１７と、制御トランジスタＭ１及びＭ３と、有機ＥＬ素子ＯＬＥＤとに相当する。同様に、光センサＰｓ１及びＰｓ２と、センサ容量Ｃｓとは、前述した第１の実施形態（図４参照）に係る、光センサＰｓ１及びＰｓ２と、センサ容量Ｃｓとに相当する。また、図１４に示す、スイッチングトランジスタＭ２、Ｍ４、及びＭ３１と、容量Ｃ１とは、前述した第１の実施形態（図４参照）に係る、スイッチングトランジスタＭ２、Ｍ４、及びＭ３１と、容量Ｃ１とに相当する。
【０１１５】
図１４に示すように、制御トランジスタＭ１のソース端子側には駆動回路１１７が接続されており、ドレイン端子側には、有機ＥＬ素子ＯＬＥＤのアノード側が接続されている。また、有機ＥＬ素子のカソード側には、電源電圧ＥＬＶＳＳが接続されている。
【０１１６】
駆動回路１１７は、スイッチングトランジスタＭ３１を介して、データ線１１４に接続されている。スイッチングトランジスタＭ３１は、走査線１１２を介して伝達されるＳｃａｎ（ｎ）信号に応じて、オンまたはオフする。即ち、Ｓｃａｎ（ｎ）信号に基づきスイッチングトランジスタＭ３１がオン状態（即ち、導通状態）となることで、データ線１１４を介して伝達されたデータ信号Ｄａｔａが、駆動回路１１７に供給される。また、駆動回路１１７には、図視しない電源電圧ＥＬＶＤＤから電源電圧が供給される。
【０１１７】
このような構成により、駆動回路１１７は、データ線１１４及びスイッチングトランジスタＭ３１を介して供給されたデータ信号Ｄａｔａに応じた駆動電流Ｉｃを、後段に位置する制御トランジスタＭ１のソース端子に供給する。
【０１１８】
制御トランジスタＭ３のソース端子側には、スイッチングトランジスタＭ２５を介して高電位電源ＶＤＤが接続され、ドレイン端子側には、制御トランジスタＭ１のゲート端子側が接続される。スイッチングトランジスタＭ２５は、後述するＳｅｎｓｅ信号により、オンまたはオフする。なお、Ｓｅｎｓｅ信号は、例えば、スキャンドライバ１２０が、各画素回路１１０に対して供給すればよい。もちろん、各画素回路１１０に対して、所定のタイミングでＳｅｎｓｅ信号を供給することが可能であれば、当該Ｓｅｎｓｅ信号の供給元は特に限定されない。
【０１１９】
また、制御トランジスタＭ３のソース端子側には、スイッチングトランジスタＭ２６を介して、補償用信号線１１５が接続される。スイッチングトランジスタＭ２５は、走査線１１３を介して伝達されるＳｃａｎ（ｎ−１）信号に応じて、オンまたはオフする。即ち、Ｓｃａｎ（ｎ−１）信号に基づきスイッチングトランジスタＭ２６がオン状態（即ち、導通状態）となることで、補償用信号線１１５を介して伝達された補償用データ信号Ｃｏｍｐ．Ｄａｔａが、制御トランジスタＭ３のソース端子に供給される。
【０１２０】
なお、以降では、制御トランジスタＭ１のゲート端子が接続されるノードを、「ノードＮｂ」と記載する場合がある。また、制御トランジスタＭ３のゲート端子が接続されるノードを、「ノードＮａ」と記載する場合がある。
【０１２１】
容量Ｃ１は、一方の端子が制御トランジスタＭ１のゲート端子側に位置するノードＮｂに接続され、他方の端子が高電位電源ＶＤＤに接続される。また、当該ノードＮｂと、低電位電源ＶＧＬとの間には、スイッチングトランジスタＭ２が介在する。スイッチングトランジスタＭ２は、初期化信号線１１６を介して供給される初期化信号Ｉｎｉｔに応じて、オンまたはオフする。
【０１２２】
制御トランジスタＭ３のドレイン端子（換言すると、ノードＮｂ）と、ゲート端子（換言すると、ノードＮａ）との間には、スイッチングトランジスタＭ４が介在する。スイッチングトランジスタＭ４は、制御トランジスタＭ３のゲート端子とドレイン端子との間をバイパスすることで、制御トランジスタＭ３をダイオード接続状態とし、当該制御トランジスタＭ３の閾値電圧のばらつきを補償するための構成である。スイッチングトランジスタＭ４は、走査線１１３を介して伝達されるＳｃａｎ（ｎ−１）信号に応じて、オンまたはオフする。
【０１２３】
光センサＰｓ１は、有機ＥＬ素子ＯＬＥＤからの光の一部が照射されるように設けられている。光センサＰｓ１は、一方の端子が制御トランジスタＭ３のゲート端子側に位置するノードＮｂに接続され、他方の端子が低電位電源ＶＧＬに接続される。
【０１２４】
光センサＰｓ２は、有機ＥＬ素子ＯＬＥＤからの直接光が遮蔽されるように設けられており、画素回路１１０の構造などの要因により、周囲から侵入してくる反射光や、他の画素回路１１０からの光等のノイズ成分を検出するための構成である。光センサＰｓ２は、一方の端子が制御トランジスタＭ３のゲート端子側に位置するノードＮｂに接続され、他方の端子が高電位電源ＶＤＤに接続される。このとき、光センサＰｓ１及びＰｓ２は、直列に接続される。このような構成により、光センサＰｓ１の検出結果に基づき、当該光センサＰｓ１を流れるセンシング電流Ｉｓから、光センサＰｓ２の検出結果に基づき、ノイズ成分が除去（キャンセル）される。
【０１２５】
センサ容量Ｃｓは、一方の端子が制御トランジスタＭ３のゲート端子側に位置するノードＮｂに接続され、他方の端子が低電位電源ＶＧＬに接続される。センサ容量Ｃｓは、ノードＮｂに対して供給された補償用データ信号Ｃｏｍｐ．Ｄａｔａを、保持するための構成である。センサ容量Ｃｓに保持された補償用データ信号Ｃｏｍｐ．Ｄａｔａは、光センサＰｓ１及びＰｓ２の検出結果に応じて放電され、当該放電に伴い、制御トランジスタＭ３のゲート電圧Ｖｇが制御される。
【０１２６】
以上、図１４を参照して、本実施形態に係る画素回路１１０の構成の一例について説明した。
【０１２７】
［３．２．駆動タイミング］
次に、図１５〜図２０を参照して、図１４に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明する。図１５は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。また、図１６〜図２０は、図１５に示した各タイミングにおける、画素回路１１０を構成する各素子の接続関係について説明するための説明図である。
【０１２８】
図１５に示すように、本実施形態に係る表示装置１０は、参照符号Ｆｒａｍｅで示された１フレーム期間を期間Ｔ２１〜Ｔ２５に分けて、画素回路１１０を駆動する。なお、期間Ｔ２１〜Ｔ２５のうち、期間Ｔ２３及びＴ２４が、有機ＥＬ素子ＯＬＥＤが発光する発光期間に相当し、期間Ｔ２１、Ｔ２２、及びＴ２５が、有機ＥＬ素子ＯＬＥＤが消灯する非発光期間に相当する。また、図１５に示す例では、期間Ｔ２１〜Ｔ２５における、初期化信号Ｉｎｉｔ、Ｓｃａｎ（ｎ−１）信号、Ｓｃａｎ（ｎ）信号、及びＳｅｎｓｅ信号の変化と、ノードＮａ及びＮｂの電位の変化とを示している。なお、期間Ｔ２１及びＴ２２で示された期間が、１水平走査期間１Ｈに相当する。
【０１２９】
まず、期間Ｔ２１に着目する。図１６は、期間Ｔ２１における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ２１では、初期化信号Ｉｎｉｔに応じてスイッチングトランジスタＭ２がオン状態に切り替わり、Ｓｃａｎ（ｎ−１）信号に応じてスイッチングトランジスタＭ４及びＭ２６がオン状態に切り替わる。
【０１３０】
図１６に示すように、スイッチングトランジスタＭ２及びＭ４がオン状態に切り替わることで、制御トランジスタＭ３のゲート端子に、電圧ＶＧＬが書き込まれ、当該制御トランジスタＭ３のゲート端子（換言すると、ノードＮａの電位）が、電圧ＶＧＬにより初期化される。そして、制御トランジスタＭ３のゲート端子が電圧ＶＧＬにより初期化されることで、制御トランジスタＭ３は、オン状態に切り替わる。なお、このとき、スイッチングトランジスタＭ２５及びＭ３１はオフ状態である。また、制御トランジスタＭ１についてもオフ状態となる。
【０１３１】
次に、期間Ｔ２２に着目する。図１７は、期間Ｔ２２における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ２２では、初期化信号Ｉｎｉｔに応じてスイッチングトランジスタＭ２がオフ状態に切り替わる。これにより、期間Ｔ２２において、制御トランジスタＭ３は、ドレイン端子（ノードＮｂ）とゲート端子（ノードＮａ）とがバイパスされた、所謂ダイオード接続状態となる。
【０１３２】
また、このとき、補償用信号線１１５を介して伝達された補償用データ信号Ｃｏｍｐ．Ｄａｔａが、スイッチングトランジスタＭ２６を介して、制御トランジスタＭ３のソース端子に供給される。これにより、制御トランジスタＭ３のゲート端子（ノードＮａ）の電位が、当該制御トランジスタＭ３の閾値電圧Ｖｔｈと、補償用データ信号Ｃｏｍｐ．Ｄａｔａとに応じた電位Ｃｏｍｐ．Ｄａｔａ−Ｖｔｈに制御される。このような制御により、複数の画素回路１１０間における、制御トランジスタＭ３の閾値電圧Ｖｔｈのばらつきが補償される。
【０１３３】
次に、期間Ｔ２３に着目する。図１８は、期間Ｔ２３における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ２３では、Ｓｃａｎ（ｎ）信号に応じて、スイッチングトランジスタＭ３１がオン状態に切り替わる。これにより、データ線１１４を介して伝達されたデータ信号Ｄａｔａが、駆動回路１１７に供給される。
【０１３４】
また、期間Ｔ２３では、初期化信号Ｉｎｉｔに応じて、スイッチングトランジスタＭ２がオン状態に切り替わる。また、Ｓｃａｎ（ｎ−１）信号に応じて、スイッチングトランジスタＭ２６及びＭ４がオフ状態に切り替わる。これにより、制御トランジスタＭ１のゲート端子（ノードＮｂ）に、電圧ＶＧＬが書き込まれ、当該制御トランジスタＭ１がオン状態に切り替わる。
【０１３５】
また、期間Ｔ２３では、Ｓｅｎｓｅ信号に応じて、スイッチングトランジスタＭ２５がオン状態に切り替わる。これにより、制御トランジスタＭ３のソース端子が、高電位電源ＶＤＤに接続される。
【０１３６】
以上のような制御に基づき、駆動回路１１７から、データ信号Ｄａｔａに応じた駆動電流Ｉｃが、制御トランジスタＭ１を介して有機ＥＬ素子ＯＬＥＤに供給され、当該有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｃに応じた輝度で発光する。
【０１３７】
次に、期間Ｔ２４に着目する。図１９は、期間Ｔ２４における、画素回路１１０を構成する各素子の接続関係を示している。期間Ｔ２４では、初期化信号Ｉｎｉｔに応じて、スイッチングトランジスタＭ２がオフ状態に切り替わる。
【０１３８】
スイッチングトランジスタＭ２がオフ状態に切り替わると、制御トランジスタＭ３のゲート端子（ノードＮａ）がフローティングの状態となり、センサ容量Ｃｓに閾値電圧Ｖｔｈが補償された補償用データ信号Ｃｏｍｐ．Ｄａｔａ−Ｖｈが保持される。また、有機ＥＬ素子ＯＬＥＤの発光に伴い、当該有機ＥＬ素子ＯＬＥＤの輝度に応じて、光センサＰｓ１及びＰｓ２にセンシング電流Ｉｓが流れる。このとき、センシング電流Ｉｓにより、センサ容量Ｃｓに保持された補償用データ信号Ｃｏｍｐ．Ｄａｔａ−Ｖｔｈが放電され、当該放電に伴い、制御トランジスタＭ３のゲート電圧Ｖｇが低下する。
【０１３９】
次に、期間Ｔ２５に着目する。図２０は、期間Ｔ２５における、画素回路１１０を構成する各素子の接続関係を示している。図２０に示す状態では、光センサＰｓ１及びＰｓ２の検出結果に基づくセンシング電流Ｉｓにより、制御トランジスタＭ３のゲート電圧Ｖｇが、当該制御トランジスタＭ３の閾値電圧ＶＤＤ−Ｖｔｈに達し、制御トランジスタＭ３がオン状態に切り替わる。これにより、制御トランジスタＭ１のゲート端子（ノードＮｂ）に、電圧ＶＤＤが書き込まれ、当該制御トランジスタＭ１がオフ状態に切り替わる。これにより、駆動回路１１７から有機ＥＬ素子ＯＬＥＤに供給される駆動電流Ｉｃが遮断され、当該有機ＥＬ素子ＯＬＥＤは消灯する。
【０１４０】
以上、図１５〜図２０を参照して、図１４に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明した。なお、上記に説明した例では、制御トランジスタＭ１及びＭ３として、Ｐチャネル型のトランジスタを適用する場合を例に説明したが、当該制御トランジスタＭ１及びＭ３は、必ずしもＰチャネル型のトランジスタには限定されない。具体的な一例として、制御トランジスタＭ１及びＭ３をＮチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。
【０１４１】
［３．３．まとめ］
本実施形態に係る表示装置１０は、以上説明した画素回路１１０の回路構成、及び、当該画素回路１１０の制御に基づき、前述した第１の実施形態に係る表示装置１０と同様の作用効果を奏することが可能となる。
【０１４２】
即ち、本実施形態に係る画素回路１１０は、発光輝度（階調）に応じたデータ信号Ｄａｔａに応じて有機ＥＬ素子ＯＬＥＤの輝度制御を行うための駆動回路１１７と、当該駆動回路１１７の後段に位置する、有機ＥＬ素子ＯＬＥＤの発光量を補正するための回路群とを備える。このような構成により、本実施形態に係る表示装置１０は、発光輝度（階調）に応じた有機ＥＬ素子ＯＬＥＤの輝度制御と、有機ＥＬ素子ＯＬＥＤの輝度劣化の補償とを独立して制御することが可能となる。
【０１４３】
また、駆動回路１１７の後段に位置する回路群では、光センサＰｓ１の検出結果に応じてセンサ容量Ｃｓの放電期間が変化し、センサ容量Ｃｓの放電に伴い、制御トランジスタＭ３のゲート電圧Ｖｇが制御される。これにより、本実施形態に係る画素回路１１０では、有機ＥＬ素子ＯＬＥＤの輝度劣化量に応じて、センサ容量Ｃｓの放電期間が延長され、当該放電期間の延長に伴い、有機ＥＬ素子ＯＬＥＤの発光期間（特に、図１５の期間Ｔ２４）が延長される。即ち、本実施形態に係る画素回路１１０に依れば、有機ＥＬ素子ＯＬＥＤの輝度劣化量に応じて、当該有機ＥＬ素子ＯＬＥＤの発光期間が延長されるため、結果として、有機ＥＬ素子ＯＬＥＤの輝度劣化を補償することが可能となる。
【０１４４】
また、上記に示した画素回路１１０の構成（図１４）と当該画素回路１１０の制御（図１５〜図２０）とにより、有機ＥＬ素子ＯＬＥＤの輝度劣化の補償に係る制御を、当該画素回路１１０内部で完結させることが可能となる。
【０１４５】
また、本実施形態に係る画素回路１１０は、有機ＥＬ素子ＯＬＥＤの発光を制御するための制御トランジスタＭ１の切り替えが、制御トランジスタＭ３の切り替えにより制御されるように構成されている。このような構成により、本実施形態に係る画素回路１１０では、制御トランジスタＭ１の切り替えに係る時間がより短くなるように制御される。
【０１４６】
また、本実施形態に係る表示装置１０では、複数の画素回路１１０間における制御トランジスタＭ３の閾値電圧Ｖｔｈのばらつきが補償されるため、当該閾値電圧Ｖｔｈのばらつきに伴う、制御トランジスタＭ１の切り替えタイミングの変化が抑制される。即ち、本実施形態に係る表示装置１０に依れば、有機ＥＬ素子ＯＬＥＤの輝度劣化に応じた補償発光期間を高精度に制御することが可能となる。
【０１４７】
また、前述した第１の実施形態に係る画素回路１１０（図８参照）では、制御トランジスタＭ３のゲート端子に対して、容量Ｃ２を介して、補償用データ信号Ｃｏｍｐ．Ｄａｔａが書き込まれていた。これに対して、本実施形態に係る画素回路１１０（図１７参照）では、制御トランジスタＭ３のゲート端子に対して、スイッチングトランジスタＭ２６及び制御トランジスタＭ３を介して、補償用データ信号Ｃｏｍｐ．Ｄａｔａが書き込まれる。このような構成により、本実施形態に係る画素回路１１０は、前述した第１の実施形態に係る画素回路１１０に比べて、容量素子の数が削減される。一般的に、画素回路中における容量素子の占める面積は、他の素子に比べて大きくなる傾向にある。そのため、本実施形態に係る画素回路１１０は、前述した第１の実施形態に係る画素回路１１０に比べて、より小型化することが可能となる場合がある。
【０１４８】
＜４．まとめ＞
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１４９】
１０    表示装置
１００  表示部
１１０  画素回路
１１２  走査線
１１３  走査線
１１４  データ線
１１５  補償用信号線
１１６  初期化信号線
１１７  駆動回路
１２０  スキャンドライバ
１３０  データドライバ
【図１】
2016109911.tif 000003
【図２】
2016109911.tif 000004
【図３】
2016109911.tif 000005
【図４】
2016109911.tif 000006
【図５】
2016109911.tif 000007
【図６】
2016109911.tif 000008
【図７】
2016109911.tif 000009
【図８】
2016109911.tif 000010
【図９】
2016109911.tif 000011
【図１０】
2016109911.tif 000012
【図１１】
2016109911.tif 000013
【図１２】
2016109911.tif 000014
【図１３】
2016109911.tif 000015
【図１４】
2016109911.tif 000016
【図１５】
2016109911.tif 000017
【図１６】
2016109911.tif 000018
【図１７】
2016109911.tif 000019
【図１８】
2016109911.tif 000020
【図１９】
2016109911.tif 000021
【図２０】
2016109911.tif 000022