(57)【要約】【課題】単一の電流検出抵抗でバイパス回路及び定電流回路に流れる電流を検出する。【解決手段】ＬＥＤ電流制御回路は、電流制限回路端子間に流れるＬＥＤ電流を制限する電流制限回路１０２と、第１部分ＬＥＤ列１３と第２部分ＬＥＤ列１４との間に接続されたバイパス回路端子間に流れるバイパス電流を制限するバイパス回路１０１と、電流制限回路出力端子及びバイパス回路出力端子に接続された電流情報検出素子１０３とを有し、電流制限回路は、電流検出素子によって検出された電流情報及び予第１係数に基づいてＬＥＤ電流を制限し、バイパス回路は、脈流電圧の状態に応じて、電流情報及び第１係数とは異なった第２係数に基づいてバイパス電流を制限して、第１部分ＬＥＤ列からバイパス回路を介して電流検出素子に流れていた電流を、バイパス回路を介さずに第２部分ＬＥＤ列へ向けて流れるように制御することを特徴とする。【選択図】図４
2016195143.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数のＬＥＤを含む第１部分ＬＥＤ列、及び、直列接続された複数のＬＥＤを含み前記第１部分ＬＥＤ列と直列接続された第２部分ＬＥＤ列を含むＬＥＤ列に脈流電圧が印加されたときに、前記ＬＥＤ列に流れる電流を制御する電流制御回路であって、
前記第２部分ＬＥＤ列の最終段のＬＥＤのカソードに接続された電流制限回路入力端子及び電流制限回路出力端子を含み、前記電流制限回路入力端子及び前記電流制限回路出力端子間を流れるＬＥＤ電流を制限する電流制限回路と、
前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との間に接続されたバイパス回路入力端子及び前記電流制限回路出力端子と接続されたバイパス回路出力端子を含み、前記バイパス回路入力端子及び前記バイパス回路出力端子間を流れるバイパス電流を制限するバイパス回路と、
前記電流制限回路出力端子及び前記バイパス回路出力端子と接続された電流検出素子と、を有し、
前記電流制限回路は、前記電流検出素子によって検出された電流情報及び予め定められた第１係数に基づいて前記ＬＥＤ電流を制限し、
前記バイパス回路は、前記脈流電圧の状態に応じて、前記電流検出素子によって検出された前記電流情報及び予め定められた前記第１係数とは異なった第２係数に基づいて前記バイパス電流を制限して、前記第１部分ＬＥＤ列から前記バイパス回路を介して前記電流検出素子に流れていた電流を、前記バイパス回路を介さずに前記第２部分ＬＥＤ列へ向けて流れるように制御する、
ことを特徴とするＬＥＤ電流制御回路。
【請求項２】
前記電流制限回路は、前記ＬＥＤ電流の大きさを制限する第１電流制限素子と、前記電流情報及び前記第１係数を使用して前記第１電流制限素子を制御する第１電流制御部と、を有し、
前記バイパス回路は、前記バイパス電流を制限する第２電流制限素子と、前記電流情報及び前記第２係数を使用して前記第２電流制限素子を制御する第２電流制御部と、を有する、請求項１に記載のＬＥＤ電流制御回路。
【請求項３】
前記第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、
前記第１電流制御部は、第１基準電源と、前記電流情報と前記第１係数とを使用して電圧が決定される第１可変電源とを有し、
前記第２電流制御部は、第２基準電源と、前記電流情報と前記第２係数とを使用して電圧が決定される第２可変電源とを有し、
前記第１電流制限素子のゲートソース間電圧は、第１基準電源の電圧から第１可変電源の電圧を減算したものであり、前記第２電流制限素子のゲートソース間電圧は、第２基準電源の電圧から第２可変電源の電圧を減算したものである、請求項２に記載のＬＥＤ電流制御回路。
【請求項４】
前記第１係数及び前記第２係数、並びに前記第１基準電源及び前記第２基準電源の電圧はそれぞれ、可変である、請求項３に記載のＬＥＤ電流制御回路。
【請求項５】
前記ＬＥＤ列は、直列接続された複数のＬＥＤを含み前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との間に直列接続された第３部分ＬＥＤ列を更に有し、前記バイパス回路入力端子は、前記第１部分ＬＥＤ列と前記第３部分ＬＥＤ列との間に接続され、
前記第２部分ＬＥＤ列と前記第３部分ＬＥＤ列との間に接続された第２バイパス回路入力端子と、前記電流制限回路出力端子に接続された第２バイパス回路出力端子とを有し、前記第２バイパス回路端子入力端子及び前記第２バイパス回路端子出力端子間に流れる第２バイパス電流を制限する第２バイパス回路を更に有し、
前記第２バイパス回路は、前記脈流電圧の状態に応じて、前記電流検出素子によって検出された前記電流情報と、予め定められた前記第１係数及び前記第２係数とは異なった第３係数に基づいて前記第２バイパス電流を制限して、前記第３部分ＬＥＤ列から前記第２バイパス回路を介して前記電流検出素子に流れていた電流を、前記第２バイパス回路を介さずに前記第２部分ＬＥＤ列へ向けて流れるように制御する、請求項１〜４の何れか一項に記載のＬＥＤ電流制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ（Light Emitting Diode、発光ダイオード）電流制御回路に関する。より詳細には、本発明は、商用交流電源の電圧に応じて、点灯する個数が変化するようにＬＥＤに流れる電流を制御するＬＥＤ電流制御回路に関する。
【背景技術】
【０００２】
商用交流電源から出力される電圧を全波整流して得られた波形を有する電圧を複数のＬＥＤが直列接続されたＬＥＤ列に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路が知られている。脈流電圧とも称される全波整流された電圧をＬＥＤ列に印加すると、全波整流された電圧が直列接続されたＬＥＤ列の合計の閾値電圧より低い位相ではＬＥＤが全て点灯しないので、ＬＥＤ照明装置は、暗く且つフリッカの目立つものになる。ＬＥＤが発光しない時間を削減するために、全波整流された電圧に応じてＬＥＤ列に含まれるＬＥＤが点灯する個数を変化させる駆動方式が知られている。
【０００３】
例えば、特許文献１の図２６には、ＬＥＤ照明装置２６００が示されている。ＬＥＤ照明装置２６００は、商用交流電源と、ブリッジ整流器２６０５と、ＬＥＤ群１〜３を含むＬＥＤ列と、ＦＥＴＱ１と、バイポーラトランジスタＱ２及び抵抗Ｒ２、Ｒ３を含むバイパス回路と、電流制限抵抗Ｒ１とを備える。また、ＬＥＤ照明装置２６００のバイパス回路をディプレッション型ＦＥＴ及び抵抗で構成し、電流制限抵抗Ｒ１を定電流回路で置き換えることにより、ＬＥＤ照明装置２６００と同等の機能を維持し且つ素子数の削減及び動作の安定化を図ることが知られている。
【０００４】
図１は、従来のＬＥＤ照明装置の一例の回路ブロック図である。
【０００５】
ＬＥＤ照明装置８００は、ＬＥＤ駆動回路８０と、商用交流電源８２とを有する。ＬＥＤ駆動回路８０は、ブリッジ整流器８１と、第１部分ＬＥＤ列８３と、第２部分ＬＥＤ列８４と、バイパス回路８０１と、電流制限回路８０２とを有する。第１部分ＬＥＤ列８３と、第２部分ＬＥＤ列８４とは、直列接続されて、ＬＥＤ列を形成する。バイパス回路８０１と、電流制限回路８０２とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。
【０００６】
ブリッジ整流器８１は４個のダイオード８１ａを有し、入力端子に商用交流電源８２が接続されている。ブリッジ整流器８１の端子Ｅは全波整流された電圧を出力し、ブリッジ整流器８１の端子Ｆはバイパス回路８０１から電流Ｉが入力される。第１部分ＬＥＤ列８３は直列接続された複数のＬＥＤ８３ａを有し、第２部分ＬＥＤ列８４は直列接続された複数のＬＥＤ８４ａを有する。第１部分ＬＥＤ列８３の初段のＬＥＤ８３ａのアノードは端子Ｅに接続され、第１部分ＬＥＤ列８３の最終段のＬＥＤ８３ａのカソードは第２部分ＬＥＤ列８４の初段のＬＥＤ８３ａのアノードに接続されている。
【０００７】
バイパス回路８０１はディプレッション型のＦＥＴ８５と抵抗８７とを有し、ＦＥＴ８５のドレインは第１部分ＬＥＤ列８３と第２部分ＬＥＤ列８４との間を接続する接続部に接続されている。ＦＥＴ８５のソースは抵抗８７の右端子に接続され、ゲートは抵抗８７の左端子及び端子Ｆに接続されている。電流制限回路８０２はディプレッション型のＦＥＴ８６と抵抗８８とを有し、ＦＥＴ８６のドレインは第２部分ＬＥＤ列８４の最終段のＬＥＤ８４ａのカソードに接続されている。ＦＥＴ８６のソースは抵抗８８の右端子に接続され、ゲートは抵抗８８の左端子及びＦＥＴ８５のソースに接続されている。ＦＥＴ８５及びＦＥＴ８６は、電気特性が互いに等しくなるように形成される。
【０００８】
図２（ａ）はＬＥＤ駆動回路８０に印加される電圧の１周期を示し、図２（ｂ）は図２（ａ）に示す電圧が印加されたときに流れる電流Ｉの大きさを示す図である。
【０００９】
印加された電圧が第１部分ＬＥＤ列８３の閾値電圧以下となっている期間では電流Ｉは流れない。この期間は、図２（ｂ）においてｔ１で示される。印加された電圧が、第１部分ＬＥＤ列８３の閾値電圧を越え、且つ第１部分ＬＥＤ列８３の閾値電圧と第２部分ＬＥＤ列８４の閾値電圧との合計の電圧に満たない期間では、第１部分ＬＥＤ列８３からバイパス回路８０１を経由して電流Ｉが流れる。このときＦＥＴ８５は、抵抗８７からのフィードバックにより定電流動作する（以下第１の定電流動作状態と称する）。この期間は、図２（ｂ）においてｔ２で示される。さらに印加された電圧が上昇し、第１部分ＬＥＤ列８３の閾値電圧と第２部分ＬＥＤ列８４の閾値電圧との合計の電圧を越えると、第２部分ＬＥＤ列８４にも電流が流れるようになる。このとき抵抗８７の電圧降下が大きくなりＦＥＴ８５はオフし、ＦＥＴ８６が抵抗８８からのフィードバックにより定電流動作する（以下第２の定電流動作状態と称する）。この期間は、図２（ｂ）においてｔ３で示される。
【００１０】
ＬＥＤ駆動回路８０は、印加される電圧に応じて、ＬＥＤ８３ａ及び８４ａが全く点灯しない期間と、第１部分ＬＥＤ列８３のみが点灯する期間と、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４が共に点灯する期間とを備える。
【００１１】
また、電流制限回路及びバイパス回路にそれぞれ含まれるＦＥＴのソースに接続される抵抗に流れる電流を検出してＦＥＴに流れる電流を制御することにより、ＬＥＤ照明装置の発光効率、力率及び全高調波歪を改善することが知られている。
【００１２】
図３は、特許文献２に示される従来のＬＥＤ照明装置の等価回路ブロック図である。
【００１３】
ＬＥＤ照明装置９００は、ＬＥＤ駆動回路９０と、商用交流電源９２とを有する。ＬＥＤ駆動回路９０は、ブリッジ整流器９１と、第１部分ＬＥＤ列９３と、第２部分ＬＥＤ列９４と、バイパス回路９０１と、電流制限回路９０２と、第１電流検出抵抗９０３と、第２電流検出抵抗９０４とを有する。第１部分ＬＥＤ列９３と、第２部分ＬＥＤ列９４とはそれぞれ、直列接続された複数のＬＥＤを有する。バイパス回路９０１と、電流制限回路９０２と、第１電流検出抵抗９０３と、第２電流検出抵抗９０４とはＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。ブリッジ整流器９１、商用交流電源９２、第１部分ＬＥＤ列９３及び第２部分ＬＥＤ列９４はそれぞれ、ブリッジ整流器８１、商用交流電源８２、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４に対応する構成を有する。
【００１４】
バイパス回路９０１は、エンハンス型ＦＥＴであるＦＥＴ９５と、バイパス回路電流制御部９７０とを有する。バイパス回路電流制御部９７０は、バイパス回路基準電源９７１とバイパス回路可変電源９７２とを有する。バイパス回路基準電源９７１のマイナス端子はＦＥＴ９５のソースと接続し、バイパス回路基準電源９７１のプラス端子はバイパス回路可変電源９７２のプラス端子と接続され、バイパス回路可変電源９７２のマイナス端子はＦＥＴ９５のゲートに接続される。ＦＥＴ９５のゲートソース間電圧は、バイパス回路基準電源９７１の両端間の電圧からＦＥＴ９５のソース電圧の定数倍（バイパス回路可変電源９７２のゲイン）の電圧を減算したものである。
【００１５】
バイパス回路可変電源９７２は、第１電流検出抵抗９０３に流れる電流、すなわちＦＥＴ９５のドレイン電流が増加すると、ＦＥＴ９５のゲートに出力する電圧が低下する。仮にＦＥＴ９５のドレイン電流が増加すると、バイパス回路基準電源９７１の電圧から減算されるＦＥＴ９５のソース電圧（前述のように定数倍される）が増加するので、ＦＥＴ９５のゲートソース間電圧は低下しドレイン電流を減らそうとする。また仮にＦＥＴ９５のドレイン電流が減少すると、バイパス回路基準電源９７１の電圧から減算されるＦＥＴ９５のソース電圧（前述のように定数倍される）が減少するので、ＦＥＴ９５のゲートソース間電圧は上昇しドレイン電流を増やそうとする。つまりバイパス回路９０１は第１電流検出抵抗９０３及び第２電流検出抵抗９０４によりネガティブフィードバックが掛っている。このとき第１電流検出抵抗９０３及び第２電流検出抵抗９０４の抵抗値を適当な値にすることにより、バイパス回路９０１は所望の電流による定電流動作が可能になる。
【００１６】
ブリッジ整流器９１から出力される電圧が第１部分ＬＥＤ列９３と第２部分ＬＥＤ列９４との合計の閾値電圧を越えて、第２部分ＬＥＤ列に電流が流れ出すと、ＦＥＴ９５のゲートソース間電圧が低下してバイパス回路９０１に流れる電流、すなわちＦＥＴ９５に流れる電流は減少する。
【００１７】
電流制限回路９０２は、エンハンス型ＦＥＴであるＦＥＴ９６と、定電流回路電流制御部９８０とを有する。定電流回路電流制御部９８０は、電流制限回路基準電源９８１と、電流制限回路可変電源９８２とを有する。電流制限回路基準電源９８１のマイナス端子はＦＥＴ９６のソースと接続し、電流制限回路基準電源９８１のプラス端子は電流制限回路可変電源９８２のプラス端子と接続され、電流制限回路可変電源９８２のマイナス端子はＦＥＴ９６のゲートに接続される。ＦＥＴ９６のゲートソース間電圧は、電流制限回路基準電源９８１の両端間の電圧からＦＥＴ９６のソース電圧の定数倍（電流制限回路可変電源９８２のゲイン）の電圧を減算したものである。電流制限回路９０２は、バイパス回路９０１と同様な構成を有する。
【００１８】
電流制限回路９０２は、第２電流検出抵抗９０４に流れる電流、すなわちＦＥＴ９６のドレイン電流が増加すると、ＦＥＴ９６のゲートに出力する電圧が低下する。仮にＦＥＴ９６のドレイン電流が増加すると、電流制限回路基準電源９８１の電圧から減算されるＦＥＴ９６のソース電圧（前述のように定数倍される）が増加するので、ＦＥＴ９６のゲートソース間電圧は低下しドレイン電流を減らそうとする。また仮にＦＥＴ９６のドレイン電流が減少すると、電流制限回路基準電源９８１の電圧から減算されるＦＥＴ９６のソース電圧（前述のように定数倍される）が減少するので、ＦＥＴ９６のゲートソース間電圧は上昇しドレイン電流を増やそうとする。つまり電流制限回路９０２は第２電流検出抵抗９０４によりネガティブフィードバックが掛っている。このとき第２電流検出抵抗９０４の抵抗値を適当な値にすることにより、電流制限回路９０２は所望の電流による定電流動作が可能になる。
【００１９】
また、ＬＥＤ列に含まれる部分ＬＥＤ列の数及び電流検出抵抗の数を増やし、バイパス回路９０１と同一の構成を有する複数のバイパス回路を並列接続することにより、発光効率、力率及び全高調波歪が更に良好なＬＥＤ照明装置を提供することが可能になる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特表２０１３−５０２０８１号公報
【特許文献２】国際公開第２０１３／１００７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、ＬＥＤ照明装置９００では、バイパス回路９０１及び電流制限回路９０２を流れる電流を検出するために第１電流検出抵抗９０３及び第２電流検出抵抗９０４がそれぞれが配置されることに起因する種々の問題がある。例えば、発光効率等を向上させるためにバイパス回路９０１の数を増加させると、バイパス回路９０１の数の増加に応じて、電流検出抵抗の数が増加する。バイパス回路や電流検出回路の集積化に際し、電流検出抵抗の抵抗値の精度を向上させるために、電流検出抵抗として外付けの抵抗を使用する場合、電流検出抵抗の数に応じて端子数が増加することになる。また、電流検出抵抗の数が増加するに従って、電流検出抵抗で消費される消費電力が増加する。
【００２２】
また、ＬＥＤ駆動回路９０では、後段に位置する電流制限回路９０２に流れる電流を検出する第２電流検出抵抗９０４が、前段に位置するバイパス回路９０１に流れる電流を検出する第１電流検出抵抗９０３と接地との間に配置される。ＬＥＤ駆動回路９０では、第２電流検出抵抗９０４は第１電流検出抵抗９０３と接地の間に配置されるため、バイパス回路９０１、電流制限回路９０２、第１電流検出抵抗９０３及び第２電流検出抵抗９０４の接続関係が複雑になる。
【００２３】
また、ＬＥＤ照明装置９００では、第２部分ＬＥＤ列に電流が流れている間も、バイパス回路可変電源９７２の電圧を規定するためにバイパス回路９０１を介して第１電流検出抵抗９０３に電流が流れている。この電流は、第１部分ＬＥＤ列９３の発光量を増大させることに寄与するが、ＦＥＴ９５における電圧降下が大きいため電力損失が大きく、ＬＥＤ照明装置９００の発光効率を低下させる原因になる。
【００２４】
本発明は、単一の電流検出抵抗により検出された電流に基づいてバイパス回路及び定電流回路が制御されるＬＥＤ電流制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、本発明に係るＬＥＤ電流制御回路は、直列接続された複数のＬＥＤを含む第１部分ＬＥＤ列、及び、直列接続された複数のＬＥＤを含み第１部分ＬＥＤ列と直列接続された第２部分ＬＥＤ列を含むＬＥＤ列に脈流電圧が印加されたときに、ＬＥＤ列に流れる電流を制御する電流制御回路であって、第２部分ＬＥＤ列の最終段のＬＥＤのカソードに接続された電流制限回路入力端子及び電流制限回路出力端子を含み、電流制限回路入力端子及び電流制限回路出力端子間を流れるＬＥＤ電流を制限する電流制限回路と、第１部分ＬＥＤ列と第２部分ＬＥＤ列との間に接続されたバイパス回路入力端子及び電流制限回路出力端子と接続されたバイパス回路出力端子を含み、バイパス回路入力端子及びバイパス回路出力端子間を流れるバイパス電流を制限するバイパス回路と、電流制限回路出力端子及びバイパス回路出力端子と接続された電流検出素子と、を有し、電流制限回路は、電流検出素子によって検出された電流情報及び予め定められた第１係数に基づいてＬＥＤ電流を制限し、バイパス回路は、脈流電圧の状態に応じて、電流検出素子によって検出された電流情報及び予め定められた第１係数とは異なった第２係数に基づいてバイパス電流を制限して、第１部分ＬＥＤ列からバイパス回路を介して電流検出素子に流れていた電流を、バイパス回路を介さずに第２部分ＬＥＤ列へ向けて流れるように制御することを特徴とする。
【００２６】
さらに、本発明に係るＬＥＤ電流制御回路では、電流制限回路は、ＬＥＤ電流の大きさを制限する第１電流制限素子と、電流情報及び第１係数を使用して第１電流制限素子を制御する第１電流制御部と、を有し、バイパス回路は、バイパス電流を制限する第２電流制限素子と、電流情報及び第２係数を使用して第２電流制限素子を制御する第２電流制御部と、を有することが好ましい。
【００２７】
さらに、本発明に係るＬＥＤ電流制御回路では、第１電流制限素子及び第２電流制限素子はそれぞれ、ＦＥＴであり、第１電流制御部は、第１基準電源と、電流情報と第１係数とを使用して電圧が決定される第１可変電源とを有し、第２電流制御部は、第２基準電源と、電流情報と第２係数とを使用して電圧が決定される第２可変電源とを有し、第１電流制限素子のゲートソース間電圧は、第１基準電源の電圧から第１可変電源の電圧を減算したものであり、第２電流制限素子のゲートソース間電圧は、第２基準電源の電圧から第２可変電源の電圧を減算したものであることが好ましい。
【００２８】
さらに、本発明に係るＬＥＤ電流制御回路では、第１係数及び第２係数、並びに第１基準電源及び第２基準電源の電圧はそれぞれ、可変であることが好ましい。
【００２９】
さらに、本発明に係るＬＥＤ電流制御回路では、ＬＥＤ列は、直列接続された複数のＬＥＤを含み第１部分ＬＥＤ列と第２部分ＬＥＤ列との間に直列接続された第３部分ＬＥＤ列を更に有し、バイパス回路入力端子は、第１部分ＬＥＤ列と第３部分ＬＥＤ列との間に接続され、第２部分ＬＥＤ列と第３部分ＬＥＤ列との間に接続された第２バイパス回路入力端子と、電流制限回路出力端子に接続された第２バイパス回路出力端子とを有し、第２バイパス回路端子入力端子及び第２バイパス回路端子出力端子間に流れる第２バイパス電流を制限する第２バイパス回路を更に有し、第２バイパス回路は、脈流電圧の状態に応じて、電流検出素子によって検出された電流情報と、予め定められた第１係数及び第２係数とは異なった第３係数に基づいて第２バイパス電流を制限して、第３部分ＬＥＤ列から第２バイパス回路を介して電流検出素子に流れていた電流を、第２バイパス回路を介さずに第２部分ＬＥＤ列へ向けて流れるように制御することが好ましい。
【発明の効果】
【００３０】
本発明では、単一の電流検出抵抗により検出された電流に基づいてバイパス回路及び定電流回路が制御されるＬＥＤ電流制御回路を提供することが可能になった。
【図面の簡単な説明】
【００３１】
【図１】従来のＬＥＤ照明装置の一例の回路ブロック図である。
【図２】（ａ）は図１に示すＬＥＤ駆動回路に印加される電圧の１周期を示す図であり、（ｂ）は（ａ）に示す電圧が印加されたときに流れる電流の大きさを示す図である。
【図３】従来のＬＥＤ照明装置の他の例の回路ブロック図である。
【図４】ＬＥＤ照明装置の一例の回路ブロック図である。
【図５】図４に示すＬＥＤ照明装置の内部回路の回路ブロック図である。
【図６】図４に示すＬＥＤ照明装置の他の内部回路の回路ブロック図である。
【図７】（ａ）は図４に示すＬＥＤ照明装置が有するＦＥＴの電圧−電流特性を示す図であり、（ｂ）は図４に示すＬＥＤ照明装置が有するＦＥＴのドレイン電流を示す図であり、（ｃ）は図４に示すＬＥＤ照明装置が有するＦＥＴのゲートソース間電圧を示す図である。
【図８】ＬＥＤ照明装置の他の例の回路ブロック図である。
【図９】（ａ）は図８に示すＬＥＤ照明装置が有するＦＥＴの電圧−電流特性を示す図であり、（ｂ）は図８に示すＬＥＤ照明装置が有するＦＥＴのドレイン電流を示す図であり、（ｃ）は図８に示すＬＥＤ照明装置が有するＦＥＴのゲートソース間電圧を示す図である。
【図１０】ＬＥＤ照明装置の更に他の例の回路ブロック図である。
【図１１】（ａ）は図１０に示すＬＥＤ照明装置が有するＦＥＴの電圧−電流特性を示す図であり、（ｂ）は図１０に示すＬＥＤ照明装置が有するＦＥＴのドレイン電流を示す図であり、（ｃ）は図１０に示すＬＥＤ照明装置が有するＦＥＴのゲートソース間電圧を示す図である。
【図１２】（ａ）は図１０に示すＬＥＤ照明装置が有するＦＥＴの電圧−電流特性と電流制御部の電圧−電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。
【図１３】（ａ）は図１０に示すＬＥＤ照明装置において漏れ電流が生じている場合のＦＥＴの電圧−電流特性を示す図であり、（ｂ）は（ａ）の場合のＦＥＴのドレイン電流を示す図であり、（ｃ）は（ａ）の場合のＦＥＴのゲートソース間電圧を示す図である。
【図１４】（ａ）は図１３の場合のＦＥＴの電圧−電流特性と電流制御部の電圧−電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。
【図１５】（ａ）は図１０に示すＬＥＤ照明装置において漏れ電流が生じていない場合のＦＥＴの電圧−電流特性を示す図であり、（ｂ）は（ａ）の場合のＦＥＴのドレイン電流を示す図であり、（ｃ）は（ａ）の場合のＦＥＴのゲートソース間電圧を示す図である。
【図１６】（ａ）は図１５の場合のＦＥＴの電圧−電流特性と電流制御部の電圧−電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。
【図１７】ＬＥＤ照明装置の更に他の例の回路ブロック図である。
【図１８】（ａ）は図１７に示すＬＥＤ照明装置が有するＦＥＴの電圧−電流特性を示す図であり、（ｂ）は図１７に示すＬＥＤ照明装置が有するＦＥＴのドレイン電流を示す図であり、（ｃ）は図１７に示すＬＥＤ照明装置が有するＦＥＴのゲートソース間電圧を示す図である。
【図１９】（ａ）は図１７に示すＬＥＤ照明装置が有するＦＥＴの電圧−電流特性と電流制御部の電圧−電流特性との関係を示す図であり、（ｂ）は（ａ）の部分拡大図である。
【図２０】（ａ）は直列接続された２つの半導体装置を有するＬＥＤ照明装置の一例の回路ブロック図であり、（ｂ）は直列接続された２つの半導体装置を有するＬＥＤ照明装置の他の例の回路ブロック図であり、（ｃ）は直列接続された２つの半導体装置を有するＬＥＤ照明装置の更に他の例の回路ブロック図である。
【図２１】（ａ）は図２０（ａ）に示すＬＥＤ照明装置のＦＥＴのドレイン電流を示す図であり、（ｂ）は図２０（ｂ）に示すＬＥＤ照明装置のＦＥＴのドレイン電流を示す図であり、（ｃ）は図２０（ｃ）に示すＬＥＤ照明装置のＦＥＴのドレイン電流を示す図である。
【図２２】（ａ）は並列接続された２つの半導体装置を有するＬＥＤ照明装置の一例の回路ブロック図であり、（ｂ）は並列接続された２つの半導体装置を有するＬＥＤ照明装置の他の例の回路ブロック図である。
【図２３】（ａ）は図２２（ａ）に示すＬＥＤ照明装置のＦＥＴのドレイン電流を示す図であり、（ｂ）は図２２（ｂ）に示すＬＥＤ照明装置のＦＥＴのドレイン電流を示す図である。
【発明を実施するための形態】
【００３２】
以下図面を参照して、本発明に係るＬＥＤ照明装置、ＬＥＤ駆動回路及びＬＥＤ電流制御回路について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明との均等物に及ぶ点に留意されたい。
【００３３】
図４は、第１実施形態に係るＬＥＤ照明装置の回路ブロック図である。
【００３４】
ＬＥＤ照明装置１００は、ＬＥＤ駆動回路１０と、商用交流電源１２とを有する。ＬＥＤ駆動回路１０は、ブリッジ整流器１１と、第１部分ＬＥＤ列１３と、第２部分ＬＥＤ列１４と、バイパス回路１０１と、電流制限回路１０２と、電流検出抵抗１０３とを有する。第１部分ＬＥＤ列１３と、第２部分ＬＥＤ列１４とはそれぞれ、直列接続された複数のＬＥＤを有する。バイパス回路１０１と、電流制限回路１０２と、電流検出抵抗１０３とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。ブリッジ整流器１１、商用交流電源１２、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４はそれぞれ、ブリッジ整流器８１、商用交流電源８２、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４に対応する構成を有する。バイパス回路１０１は、エンハンス型ＦＥＴであるＦＥＴ１５と、バイパス回路電流制御部１７０とを有する。ＦＥＴ１５のドレインは第１部分ＬＥＤ列１３と第２部分ＬＥＤ列１４との間に接続されたバイパス電流入力端子であり、ＦＥＴ１５のソースは電流検出抵抗１０３の一方の端子に接続されたバイパス電流出力端子である。電流制限回路１０２は、エンハンス型ＦＥＴであるＦＥＴ１６と、電流制限回路電流制御部１８０とを有する。ＦＥＴ１６のドレインは第２部分ＬＥＤ列１４の最終段のＬＥＤのカソードに接続された制限電流入力端子であり、ＦＥＴ１６のソースは電流検出抵抗１０３の一方の端子に接続された制限電流出力端子である。
【００３５】
図５は、バイパス回路電流制御部１７０の内部回路の回路ブロック図である。
【００３６】
バイパス回路電流制御部１７０は、バイパス回路基準電源１７１と、バイパス回路可変電源１７２とを有する。バイパス回路基準電源１７１は、オペアンプ１７１０と、抵抗値がＲ11である第１１抵抗１７１１と、抵抗値がＲ12である第１２抵抗１７１２とを有する。第１２抵抗１７１２は、可変抵抗である。オペアンプ１７１０のプラス入力端子には１Ｖの電圧が入力され、オペアンプ１７１０の出力端子からは、
Ｖref＝（１＋（Ｒ12／Ｒ11））×１Ｖ
が出力される。
【００３７】
バイパス回路可変電源１７２は、増幅部１７３と、第１減算部１７４と、第２減算部１７５とを有する。増幅部１７３は、オペアンプ１７３０と、抵抗値がＲ31である第３１抵抗１７３１と、抵抗値がＲ72である第７２抵抗１７３２とを有する。第７２抵抗１７３２は、可変抵抗である。オペアンプ１７３０のプラス入力端子には電流検出抵抗１０３の端子間電圧Ｖsenが入力され、オペアンプ１７３０の出力端子からは、
Ｖsen1＝（１＋（Ｒ72／Ｒ31））×Ｖsen
が出力される。ここで、１＋（Ｒ72／Ｒ31）をバイパス回路ゲインｇbとすると、
Ｖsen1＝ｇb×Ｖsen
となる。
【００３８】
第１減算部１７４は、オペアンプ１７４０と、抵抗値がＲ41である第４１抵抗１７４１と、抵抗値がＲ42である第４２抵抗１７４２と、抵抗値がＲ43である第４３抵抗１７４３と、抵抗値がＲ44である第４４抵抗１７４４とを有する。オペアンプ１７４０の出力端子からは、
Ｖ40out＝（１＋（Ｒ44／Ｒ43））×
（（Ｒ42／（Ｒ41＋Ｒ42））Ｖsen1−（Ｒ44／（Ｒ43＋Ｒ44））Ｖsen）
が出力される。ここで、第４１抵抗１７４１、第４２抵抗１７４２、第４３抵抗１７４３及び第４４抵抗１７４４の抵抗値Ｒ41、Ｒ42、Ｒ43及びＲ44を全て等しくすることにより、
Ｖ40out＝Ｖsen1−Ｖsen
とすることができる。
【００３９】
第２減算部１７５は、オペアンプ１７５０と、抵抗値がＲ51である第５１抵抗１７５１と、抵抗値がＲ52である第５２抵抗１７５２と、抵抗値がＲ53である第５３抵抗１７５３と、抵抗値がＲ54である第５４抵抗１７５４とを有する。オペアンプ１７５０の出力端子からは、
Ｖ50out＝（１＋（Ｒ54／Ｒ53））×
〔（Ｒ52／（Ｒ51＋Ｒ52））Ｖref−（Ｒ54／（Ｒ53＋Ｒ54））Ｖ40out〕
が出力される。ここで、第５１抵抗１７５１、第５２抵抗１７５２、第５３抵抗１７５３及び第５４抵抗１７５４の抵抗値Ｒ51、Ｒ52、Ｒ53及びＲ54を全て等しくすることにより、
Ｖ50out＝Ｖref−Ｖ40out
＝Ｖref−（Ｖsen1−Ｖsen）＝（Ｖref−Ｖsen1）＋Ｖsen
とすることができる。ここで、Ｖ50outはＦＥＴ１５のゲート電圧Ｖgである。また、ＦＥＴ１５のソース電圧Ｖｓは電流検出抵抗１０３の端子間電圧Ｖsenである。したがって、ＦＥＴ１５のゲートソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｇ−Ｖｓ
＝Ｖ50out−Ｖsen
＝（Ｖref−Ｖsen1）＋Ｖsen−Ｖsen
＝Ｖref−Ｖsen1
＝Ｖref−ｇb×Ｖsen
となる。
【００４０】
図６は、電流制限回路電流制御部１８０の内部回路の回路ブロック図である。
【００４１】
電流制限回路電流制御部１８０は、電流制限回路基準電源１８１と、電流制限回路可変電源１８２とを有する。電流制限回路基準電源１８１は、バイパス回路基準電源１７１と同一の構成を有し、オペアンプ１７１０と同様に、オペアンプ１８１０の出力端子からは、
Ｖref＝（１＋（Ｒ12／Ｒ11））×１Ｖ
が出力される。
【００４２】
電流制限回路可変電源１８２は、増幅部１８３と、第１減算部１８４と、第２減算部１８５とを有する。第１減算部１８４は、バイパス回路可変電源１７２の第１減算部１７４と同一の構成を有し、第２減算部１８５は、バイパス回路可変電源１７２の第２減算部１７５と同一の構成を有する。
【００４３】
増幅部１８３は、オペアンプ１８３０と、抵抗値がＲ31である第３１抵抗１８３１と、抵抗値がＲ82である第８２抵抗１８３２とを有する。第８２抵抗１８３２は、可変抵抗である。オペアンプ１８３０のプラス入力端子には電流検出抵抗１０３の端子間電圧Ｖsenが入力され、オペアンプ１８３０の出力端子からは、
Ｖsen2＝（１＋（Ｒ82／Ｒ31））×Ｖsen
が出力される。ここで、１＋（Ｒ82／Ｒ31）を電流制限回路ゲインｇcとすると、
Ｖsen2＝ｇc×Ｖsen
となる。したがって、ＦＥＴ１６のゲートソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｇ−Ｖｓ
＝Ｖ50out−Ｖsen
＝（Ｖref−Ｖsen2）＋Ｖsen−Ｖsen
＝Ｖref−Ｖsen2
＝Ｖref−ｇc×Ｖsen
となる。
【００４４】
バイパス回路可変電源１７２の増幅部１７３と、電流制限回路可変電源１８２の増幅部１８３とでは、第７２抵抗１７３２の抵抗値と、第８２抵抗１８３２の抵抗値とを相違させることにより、ゲインを相違させている。
【００４５】
図７（ａ）は、ＦＥＴ１５及び１６のＶｇｓ−Ｉｄ曲線と、増幅部１７３及び１８３で生成される電圧との関係を示す図である。図７（ｂ）は、ＦＥＴ１５のドレイン電流Ｉｄ、ＦＥＴ１６のドレイン電流Ｉｄ及びＦＥＴ１５及び１６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図７（ｃ）は、ＦＥＴ１５のゲートソース間電圧Ｖｇｓ及びＦＥＴ１６のゲートソース間電圧Ｖｇｓの経時的変化を示す図である。図７（ａ）において、横軸はＦＥＴ１５及び１６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ１５及び１６のドレイン電流Ｉｄを示す。図７（ｂ）において、横軸は全波整流波形の１周期分の時間を示し、縦軸はＦＥＴ１５及び１６のドレイン電流Ｉｄを示す。図７（ｂ）において、実線はＦＥＴ１５のドレイン電流Ｉｄを示し、破線はＦＥＴ１６のドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ１５及び１６のドレイン電流の合計の電流を示す。図７（ｃ）において、横軸は図７（ｂ）の横軸に対応する時間を示し、縦軸はＦＥＴ１５及び１６のゲートソース間電圧Ｖｇｓを示す。図７（ｃ）において、実線はＦＥＴ１５のゲートソース間電圧Ｖｇｓを示し、破線はＦＥＴ１６のゲートソース間電圧Ｖｇｓを示す。図７（ｃ）において、ｔ１で示される期間は印加された電圧が第１部分ＬＥＤ列１３の閾値電圧以下であり、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れていない期間である。また、ｔ２で示される期間は印加された電圧が第１部分ＬＥＤ列１３の閾値電圧よりも大きく且つ第１部分ＬＥＤ列１３の閾値電圧と第２部分ＬＥＤ列１４の閾値電圧との合計の電圧以下であり、第１部分ＬＥＤ列１３に電流が流れている期間である。また、ｔ３で示される期間は印加された電圧が第１部分ＬＥＤ列１３の閾値電圧と第２部分ＬＥＤ列１４の閾値電圧との合計の電圧よりも大きくなり、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れている期間である。
【００４６】
図７（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れていないので、電流検出抵抗１０３にも電流は流れない。電流検出抵抗１０３に電流が流れていないで、図７（ｃ）に示すように、ＦＥＴ１５及び１６のゲートソース間電圧Ｖｇｓは共にＶrefとなる。
【００４７】
図７（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列１３に電流が流れ且つ第２部分ＬＥＤ列１４に電流が流れていない。期間ｔ２において電流検出抵抗１０３に生じる電位差をＶsen_t2とすると、ＦＥＴ１５のゲートソース間電圧ＶｇｓはＶref−ｇb×Ｖsen_t2となり、ＦＥＴ１６のゲートソース間電圧ＶｇｓはＶref−ｇc×Ｖsen_t2となる。ＦＥＴ１５のゲートソース間電圧ＶｇｓであるＶref−ｇb×Ｖsen_t2は図７（ａ）及び７（ｃ）のＶｇｓ１と等しい。
【００４８】
図７（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列１３及び第２部分ＬＥＤ列１４の双方に電流が流れている。期間ｔ３において電流検出抵抗１０３に生じる電位差をＶsen_t3とすると、ＦＥＴ１５のゲートソース間電圧ＶｇｓはＶref−ｇb×Ｖsen_t3となり、ＦＥＴ１６のゲートソース間電圧ＶｇｓはＶref−ｇc×Ｖsen_t3となる。ＦＥＴ１６のゲートソース間電圧ＶｇｓであるＶref−ｇc×Ｖsen_t3は図７（ａ）及び７（ｃ）のＶｇｓ２と等しい。また、ＦＥＴ１５のゲートソース間電圧ＶｇｓであるＶref−ｇb×Ｖsen_t3はＦＥＴ１５の閾値電圧よりも小さくなるので、期間ｔ３では、バイパス回路１０１を介して電流は流れない。バイパス回路１０１は、期間ｔ２においてバイパス回路１０１を介して電流検出抵抗１０３に流れていた電流を、期間ｔ３において第２部分ＬＥＤ列１４に向けて流れるように制御する。
【００４９】
図８は、第２実施形態に係るＬＥＤ照明装置の回路ブロック図である。
【００５０】
ＬＥＤ照明装置２００は、ＬＥＤ駆動回路２０と、商用交流電源２２とを有する。ＬＥＤ駆動回路２０は、ブリッジ整流器２１と、第１部分ＬＥＤ列２３と、第２部分ＬＥＤ列２４と、バイパス回路２０１と、電流制限回路２０２と、電流検出抵抗２０３とを有する。第１部分ＬＥＤ列２３と、第２部分ＬＥＤ列２４とはそれぞれ、直列接続された複数のＬＥＤを有する。バイパス回路２０１と、電流制限回路２０２と、電流検出抵抗２０３とは、ＬＥＤ列に流れる電流を制御するＬＥＤ電流制御回路として機能する。ブリッジ整流器２１、商用交流電源２２、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４はそれぞれ、ブリッジ整流器８１、商用交流電源８２、第１部分ＬＥＤ列８３及び第２部分ＬＥＤ列８４に対応する構成を有する。バイパス回路２０１は、デプレッション型ＦＥＴであるＦＥＴ２５と、バイパス回路電流制御部２７０とを有する。電流制限回路２０２は、デプレッション型ＦＥＴであるＦＥＴ２６と、電流制限回路電流制御部２８０とを有する。
【００５１】
バイパス回路電流制御部２７０は、バイパス回路基準電源１７１に対応する構成を有さずに、バイパス回路可変電源１７２に対応するバイパス回路可変電源２７２のみを有することがバイパス回路電流制御部１７０と相違する。また、電流制限回路電流制御部２８０は、電流制限回路基準電源１８１に対応する構成を有さずに、電流制限回路可変電源１８２に対応する電流制限回路可変電源２８２のみを有することが電流制限回路電流制御部１８０と相違する。バイパス回路電流制御部２７０及び電流制限回路電流制御部２８０にそれぞれ配置されるＦＥＴ２５及び２６の閾値電圧は０Ｖよりも十分に小さいため、ゲート電圧を上昇させなくてもよいので、基準電源は配置されない。
【００５２】
図９（ａ）は、ＦＥＴ２５及び２６のＶｇｓ−Ｉｄ曲線と、増幅部２７３及び２８３で生成される電圧との関係を示す図である。図９（ｂ）は、ＦＥＴ２５のドレイン電流Ｉｄ、ＦＥＴ２６のドレイン電流Ｉｄ及びＦＥＴ２５及び２６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図９（ｃ）は、ＦＥＴ２５のゲートソース間電圧Ｖｇｓ、ＦＥＴ２６のゲートソース間電圧Ｖｇｓ及び電流検出抵抗２０３の端子間電圧の絶対値の経時的変化を示す図である。図９（ａ）において、横軸はＦＥＴ２５及び２６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ２５及び２６のドレイン電流Ｉｄを示す。図９（ｂ）において、横軸は全波整流波形の１周期分の時間を示し、縦軸はＦＥＴ２５及び２６のドレイン電流Ｉｄを示す。図９（ｂ）において、実線はＦＥＴ２５のドレイン電流Ｉｄを示し、破線はＦＥＴ２６のドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ２５及び２６のドレイン電流の合計の電流を示す。図９（ｃ）において、横軸は図７（ｂ）の横軸に対応する時間を示し、縦軸はＦＥＴ２５及び２６のゲートソース間電圧Ｖｇｓ（絶対値）を示す。図９（ｃ）において、実線はＦＥＴ２５のゲートソース間電圧Ｖｇｓの絶対値を示し、破線はＦＥＴ２６のゲートソース間電圧Ｖｇｓの絶対値を示し、一点鎖線は電流検出抵抗２０３の端子間電圧を示す。図９（ｃ）において、ｔ１で示される期間は印加された電圧が第１部分ＬＥＤ列２３の閾値電圧以下であり、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れていない期間である。また、ｔ２で示される期間は印加された電圧が第１部分ＬＥＤ列２３の閾値電圧よりも大きく且つ第１部分ＬＥＤ列２３の閾値電圧と第２部分ＬＥＤ列２４の閾値電圧との合計の電圧以下であり、第１部分ＬＥＤ列２３に電流が流れている期間である。また、ｔ３で示される期間は印加された電圧が第１部分ＬＥＤ列２３の閾値電圧と第２部分ＬＥＤ列２４の閾値電圧との合計の電圧よりも大きくなり、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れている期間である。
【００５３】
図９（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れていないので、電流検出抵抗２０３にも電流は流れない。電流検出抵抗１０３に電流が流れていないで、図７（ｃ）に示すように、ＦＥＴ１５及び１６のゲートソース間電圧Ｖｇｓは共に０Ｖとなる。
【００５４】
図９（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列２３に電流が流れ且つ第２部分ＬＥＤ列２４に電流が流れていない。期間ｔ２において電流検出抵抗２０３に生じる電位差をＶsen_t2とすると、ＦＥＴ２５のゲートソース間電圧Ｖｇｓは−ｇb×Ｖsen_t2となり、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは−ｇc×Ｖsen_t2となる。ＦＥＴ１５のゲートソース間電圧Ｖｇｓである−ｇb×Ｖsen_t2の大きさは図９（ａ）及び９（ｃ）のＶｇｓ１と等しい（図９では絶対値で表示）。
【００５５】
図９（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列２３及び第２部分ＬＥＤ列２４の双方に電流が流れている。期間ｔ３において電流検出抵抗２０３に生じる電位差をＶsen_t3とすると、ＦＥＴ２５のゲートソース間電圧Ｖｇｓは−ｇb×Ｖsen_t3となり、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは−ｇc×Ｖsen_t3となる。ＦＥＴ２６のゲートソース間電圧Ｖｇｓである−ｇc×Ｖsen_t3は図９（ａ）及び９（ｃ）のＶｇｓ２と等しい（図９では絶対値で表示）。また、ＦＥＴ２５のゲートソース間電圧Ｖｇｓである−ｇb×Ｖsen_t3はＦＥＴ２５の閾値電圧よりも小さくなるので、期間ｔ３では、バイパス回路２０１を介して電流は流れない。バイパス回路２０１は、期間ｔ２において、バイパス回路２０１を介して電流検出抵抗２０３に流れていた電流を第２部分ＬＥＤ列１４に向けて流れるように制御する。
【００５６】
図１０は、第３実施形態に係るＬＥＤ照明装置の回路ブロック図である。
【００５７】
ＬＥＤ照明装置１１０は、ＬＥＤ駆動回路１１１と、商用交流電源１２とを有する。ＬＥＤ駆動回路１１１は、バイパス回路１０１に対応する構成を有する第１バイパス回路１０１ａ及び第２バイパス回路１０１ｂを有することがＬＥＤ駆動回路１０と相違する。また、ＬＥＤ照明装置１１０は、ＬＥＤ列が第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４に分割されていることがＬＥＤ１００と相違する。
【００５８】
第１バイパス回路１０１ａは、エンハンス型ＦＥＴであるＦＥＴ１５ａと、第１バイパス回路電流制御部１７０ａとを有する。第１バイパス回路電流制御部１７０ａは、第１バイパス回路基準電源１７１ａと、第１バイパス回路可変電源１７２ａとを有する。第１バイパス回路可変電源１７２ａのゲインはｇb1である。第１バイパス回路１０１ａは、脈流電圧の状態に応じて、第１バイパス回路１０１ａを介して電流検出抵抗１０３に流れていた電流を第２部分ＬＥＤ列１３ｂに向けて流れるように制御する。
【００５９】
第２バイパス回路１０１ｂは、エンハンス型ＦＥＴであるＦＥＴ１５ｂと、第２バイパス回路電流制御部１７０ｂとを有する。第２バイパス回路電流制御部１７０ｂは、第２バイパス回路基準電源１７１ｂと、第２バイパス回路可変電源１７２ｂとを有する。第２バイパス回路可変電源１７２ｂのゲインはｇb2である。第２バイパス回路１０１ｂは、脈流電圧の状態に応じて、第２バイパス回路１０１ｂを介して電流検出抵抗１０３に流れていた電流を第３部分ＬＥＤ列１４に向けて流れるように制御する。
【００６０】
図１１（ａ）は、ＦＥＴ１５ａ、１５ｂ及び１６のＶｇｓ−Ｉｄ曲線と、増幅部１７３ａ、１７３ｂ及び１８３で生成される電圧との関係を示す図である。図１１（ｂ）は、ＦＥＴ１５ａのドレイン電流Ｉｄ、ＦＥＴ１５ｂのドレイン電流Ｉｄ、ＦＥＴ１６のドレイン電流Ｉｄ並びにＦＥＴ１５ａ、１５ｂ及び１６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図１１（ｃ）は、ＦＥＴ１５ａ、１５ｂ及び１６のゲートソース間電圧Ｖｇｓの経時的変化を示す図である。図１１（ａ）〜１１（ｃ）の縦軸及び横軸は、図７（ａ）〜７（ｃ）の縦軸及び横軸にそれぞれ対応する。図１１（ｂ）において、実線はＦＥＴ１５ａのドレイン電流Ｉｄを示し、破線はＦＥＴ１５ｂのドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ１６のドレイン電流Ｉｄを示す。また、二点鎖線はＦＥＴ１５ａ、１５ｂ及び１６のドレイン電流の合計の電流を示す。図１１（ｃ）において、実線はＦＥＴ１５ａのゲートソース間電圧Ｖｇｓを示し、破線はＦＥＴ１５ｂのゲートソース間電圧Ｖｇｓを示し、一点鎖線はＦＥＴ１６のゲートソース間電圧Ｖｇｓを示す。図１１（ｃ）において、ｔ１で示される期間は、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れていない期間である。また、ｔ２で示される期間は、第１部分ＬＥＤ列１３ａのみに電流が流れている期間である。また、ｔ３で示される期間は、第１部分ＬＥＤ列１３ａ及び第２部分ＬＥＤ列１３ｂに電流が流れている期間である。また、ｔ４で示される期間は、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れている期間である。
【００６１】
図１１（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れていないので、電流検出抵抗１０３にも電流は流れない。電流検出抵抗１０３に電流が流れていないで、図１１（ｃ）に示すように、ＦＥＴ１５ａ、１５ｂ及び１６のゲートソース間電圧Ｖｇｓは共にＶrefとなる。
【００６２】
図１１（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列１３ａにのみ電流が流れている。期間ｔ２において電流検出抵抗１０３に生じる電位差をＶsen_t2とすると、ＦＥＴ１５ａのゲートソース間電圧ＶｇｓはＶref−ｇb1×Ｖsen_t2となり、ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓはＶref−ｇb2×Ｖsen_t2となる。また、ＦＥＴ１６のゲートソース間電圧ＶｇｓはＶref−ｇc×Ｖsen_t2となる。ＦＥＴ１５ａのゲートソース間電圧ＶｇｓであるＶref−ｇb1×Ｖsen_t2は図１１（ａ）及び１１（ｃ）のＶｇｓ１ａと等しい。
【００６３】
図１１（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列１３ａ及び第２部分ＬＥＤ列１３ｂに電流が流れている。期間ｔ３において電流検出抵抗１０３に生じる電位差をＶsen_t3とすると、ＦＥＴ１５ａのゲートソース間電圧ＶｇｓはＶref−ｇb1×Ｖsen_t3となり、ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓはＶref−ｇb2×Ｖsen_t3となる。また、ＦＥＴ１６のゲートソース間電圧ＶｇｓはＶref−ｇc×Ｖsen_t3となる。ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓであるＶref−ｇb2×Ｖsen_t2は図１１（ａ）及び１１（ｃ）のＶｇｓ１ｂと等しい。
【００６４】
図１１（ｃ）に示す期間ｔ４では、第１部分ＬＥＤ列１３ａ、第２部分ＬＥＤ列１３ｂ及び第３部分ＬＥＤ列１４の全てに電流が流れている。期間ｔ４において電流検出抵抗１０３に生じる電位差をＶsen_t4とすると、ＦＥＴ１５ａのゲートソース間電圧ＶｇｓはＶref−ｇb1×Ｖsen_t4となり、ＦＥＴ１５ｂのゲートソース間電圧ＶｇｓはＶref−ｇb2×Ｖsen_t4となる。また、ＦＥＴ１６のゲートソース間電圧ＶｇｓはＶref−ｇc×Ｖsen_t4となる。ＦＥＴ１６のゲートソース間電圧ＶｇｓであるＶref−ｇc×Ｖsen_t4は図１１（ａ）及び１１（ｃ）のＶｇｓ２と等しい。
【００６５】
図１２（ａ）は、ＦＥＴ１５ａ、１５ｂ及び１６の電圧−電流特性と、第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ及び電流制限回路１０２の電流制御部の電圧−電流特性との関係を示す図である。図１２（ｂ）は、図１２（ａ）に示す図の部分拡大図である。図１２（ａ）及び１２（ｂ）それぞれにおいて、横軸はＦＥＴ１５ａ、１５ｂ及び１６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ１５ａ、１５ｂ及び１６のドレイン電流を示す。図１２（ａ）及び１２（ｂ）それぞれにおいて、実線はＦＥＴ１５ａ、１５ｂ及び１６の電圧−電流特性を示し、破線は第１バイパス回路電流制御部１７０ａの電圧−電流特性を示す。また、一点鎖線は第２バイパス回路電流制御部１７０ｂの電圧−電流特性を示し、二点鎖線は電流制限回路電流制御部１８０の電圧−電流特性を示す。なお第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ又は電流制限回路１０２の電圧とは、第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ又は電流制限回路１０２が単独に動作しているときのＦＥＴ１５ａ、１５ｂ、１６のゲートソース間電圧Ｖｇｓに相当する。また第１、２、３バイパス回路電流制御部の電流とは、第１バイパス回路１０１ａ、第２バイパス回路１０１ｂ又は電流制限回路１０２が単独に動作しているときのＦＥＴ１５ａ、１５ｂ、１６のドレイン電流Ｉｄに相当する。
【００６６】
第１バイパス回路電流制御部１７０ａの電圧−電流特性は、ＦＥＴ１５ａのゲート電圧Ｖｇは、
Ｖｇ＝Ｖref＋Ｖsen−ｇb1×Ｒs×Ｉｄｓ
であり、ＦＥＴ１５ａのソース電圧Ｖｓは、
Ｖｓ＝Ｖsen
となるので、ＶｇｓとＩｄｓとで表すと、
Ｖｇｓ＝Ｖref−ｇb1×Ｒs×Ｉｄｓ
の関係となる。同様に、第２バイパス回路電流制御部１７０ｂの電圧−電流特性は、ＦＥＴ１５ｂのゲート電圧Ｖｇは、
Ｖｇ＝Ｖref＋Ｖsen−ｇb2×Ｒs×Ｉｄｓ
であり、ＦＥＴ１５ａのソース電圧Ｖｓは、
Ｖｓ＝Ｖsen
となるので、ＶｇｓとＩｄｓとで表すと、
Ｖｇｓ＝Ｖref−ｇb2×Ｒs×Ｉｄｓ
の関係となる。同様に、電流制限回路電流制御部１８０の電圧−電流特性は、ＦＥＴ１５ｂのゲート電圧Ｖｇは、
Ｖｇ＝Ｖref＋Ｖsen−ｇc×Ｒs×Ｉｄｓ
であり、ＦＥＴ１５ａのソース電圧Ｖｓは、
Ｖｓ＝Ｖsen
となるので、ＶｇｓとＩｄｓとで表すと、
Ｖｇｓ＝Ｖref−ｇc×Ｒs×Ｉｄｓ
の関係となる。ここで、Ｒsは電流検出抵抗１０３の抵抗値である。第１バイパス回路電流制御部１７０ａ、第２バイパス回路電流制御部１７０ｂ及び電流制限回路電流制御部１８０の電圧−電流特性直線とＦＥＴの電圧−電流特性の電圧−電流特性曲線の交点がＦＥＴの動作点となる。すなわちバイパス回路基準電源１７１ａ等の電圧Ｖrefと電流検出抵抗１０３の抵抗値Ｒsが与えられれば、第１バイパス回路可変電源１７２ａ、第２バイパス回路可変電源１７２ｂ及び電流制限回路可変電源１８２のゲインｇb1、ｇb2及びｇcを決定することにより、第１部分ＬＥＤ列１３ａ、第２ＬＥＤ１３ｂ及び第３部分ＬＥＤ列１４に流す電流が決定される。
【００６７】
電圧Ｖrefやゲインｇb1、ｇb2、ｇcが適切に設定されていれば、第２バイパス回路１０１ｂが定電流動作しているときに第１バイパス回路１０１ａはカットオフしている。同様に電流制限回路１０２が定電流動作しているときには第１、２バイパス回路１０１ａ及び１０１ｂはカットオフしている。しかしながら電圧Ｖrefやゲインｇb1、ｇb2、ｇcが不適切に設定されていると、例えば電流制限回路１０２が定電流動作しているときに第２バイパス回路１０１ｂに漏れ電流が生じることがある。そこで図１３〜図１６を参照して、ＬＥＤ照明装置１１０における漏れ電流防止機能について説明する。
【００６８】
図１３及び１４はＬＥＤ照明装置１１０において漏れ電流が生じている場合の電気特性を示す図であり、図１５及び１６はＬＥＤ照明装置１１０において漏れ電流が生じていない場合の電気特性を示す図である。図１３及び図１５は図１１に対応する図であり、図１４及び１６は図１２に対応する図である。
【００６９】
図１３〜図１６において、商用交流電源１２には、１２０Ｖの振幅を有する交流電圧を印加されており、ＦＥＴ１５ａ、１５ｂ及び１６の閾値電圧は３．８Ｖであり、電流検出抵抗１０３の抵抗値は１Ωである。図１３及び１４において、第１バイパス回路基準電源１７１ａ、第２バイパス回路基準電源１７１ｂ及び電流制限回路基準電源１８１の電圧は、４．１Ｖである。また、第１バイパス回路可変電源１７２ａのゲインｇb1は３．４であり、第２バイパス回路可変電源１７２ｂのゲインｇb2は２．５であり、電流制限回路可変電源１８２のゲインｇcは２．０である。一方、図１５及び１６において、第１バイパス回路基準電源１７１ａ、第２バイパス回路基準電源１７１ｂ及び電流制限回路基準電源１８１の電圧は、８．０Ｖである。また、第１バイパス回路可変電源１７２ａのゲインｇb1は５９．１であり、第２バイパス回路可変電源１７２ｂのゲインｇb2は４５．９であり、電流制限回路可変電源１８２のゲインｇcは３７．５である。
【００７０】
図１３（ｃ）の期間ｔ２では、ＦＥＴ１５ａに７０ｍＡの電流が流れ、ＦＥＴ１５ｂ及び１６には電流が流れないので合計の電流は７０ｍＡになる。図１３（ｃ）の期間ｔ３では、ＦＥＴ１５ｂに９１ｍＡの電流が流れ、ＦＥＴ１５ａ及び１６には電流が流れないので合計の電流は９１ｍＡになる。しかしながら本条件の場合、前述のようにゲインｇc等が不適切に設定されているため図１３（ｅ）の期間ｔ４ではバイパス回路１０１ｂに漏れ電流が生じている。このとき合計の電流は１１２ｍＡであるものの、ＦＥＴ１６に流れる電流は１０４ｍＡであり、ＦＥＴ１５ｂに８ｍＡの電流が流れている。第２バイパス回路基準電源１７１ｂの電圧Ｖrefが４．１であり、且つ第２バイパス回路可変電源１７２ｂのゲインｇb2が２．５である場合、電流検出抵抗１０３に流れる電流が１１２ｍＡであるとき、
Ｖｇｓ＝Ｖref−ｇb2×Ｖsen_t4
＝４．１Ｖ−２．５×１２２ｍＡ×１Ω
＝３．８２Ｖ
となる。このため、図１４（ｂ）に示すように、８ｍＡの漏れ電流がＦＥＴ１６ｂを介して流れることになる。そこで、第１バイパス回路基準電源１７１ａ、第２バイパス回路基準電源１７１ｂ及び電流制限回路基準電源１８１の電圧、及び第１バイパス回路可変電源１７２ａ、第２バイパス回路可変電源１７２ｂのゲインを変更して、漏れ電流をゼロにする。
【００７１】
図１５（ｃ）の期間ｔ２では、ＦＥＴ１５ａに７０ｍＡの電流が流れ、ＦＥＴ１５ｂ及び１６には電流が流れないので合計の電流は７０ｍＡになる。図１５（ｃ）の期間ｔ３では、ＦＥＴ１５ｂに９０ｍＡの電流が流れ、ＦＥＴ１５ａ及び１６には電流が流れないので合計の電流は９０ｍＡになる。また、図１５（ｃ）の期間ｔ４では、ＦＥＴ１６に１１０ｍＡの電流が流れ、ＦＥＴ１５ａ及び１５ｂには電流が流れないので合計の電流は１１０ｍＡになる。第２バイパス回路基準電源１７１ｂの電圧Ｖrefが８．０であり、且つ第２バイパス回路可変電源１７２ｂのゲインｇb2が４５．９である場合、電流検出抵抗１０３に流れる電流が１１０ｍＡであるとき、
Ｖｇｓ＝Ｖref−ｇb2×Ｖsen_t4
＝８．０Ｖ−４５．９×１１０ｍＡ×１Ω
＝２．９５１Ｖ
となり、ＦＥＴ１５ｂの閾値電圧３．８Ｖよりも低くなる。
【００７２】
図１７は、第４実施形態に係るＬＥＤ照明装置の回路ブロック図である。
【００７３】
ＬＥＤ照明装置２１０は、ＬＥＤ駆動回路２１１と、商用交流電源２２とを有する。ＬＥＤ駆動回路２１１は、バイパス回路２０１に対応する構成を有する第１バイパス回路２０１ａ及び第２バイパス回路２０１ｂを有することがＬＥＤ駆動回路２０と相違する。また、ＬＥＤ照明装置２１０は、ＬＥＤ列が第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４に分割されていることがＬＥＤ照明装置２００と相違する。
【００７４】
第１バイパス回路２０１ａは、デプレッション型ＦＥＴであるＦＥＴ２５ａと、第１バイパス回路電流制御部２７０ａとを有する。第１バイパス回路電流制御部２７０ａは、ゲインがｇb1である第１バイパス回路可変電源２７２ａを有する。
【００７５】
第２バイパス回路２０１ｂは、デプレッション型ＦＥＴであるＦＥＴ２５ｂと、第２バイパス回路電流制御部２７０ｂとを有する。第２バイパス回路電流制御部２７０ｂは、ゲインがｇb2である第２バイパス回路可変電源２７２ｂを有する。
【００７６】
図１８（ａ）は、ＦＥＴ２５ａ、２５ｂ及び２６のＶｇｓ−Ｉｄ曲線と、増幅部２７３ａ、２７３ｂ及び２８３で生成される電圧との関係を示す図である。図１８（ｂ）は、ＦＥＴ２５ａのドレイン電流Ｉｄ、ＦＥＴ２５ｂのドレイン電流Ｉｄ、ＦＥＴ２６のドレイン電流Ｉｄ並びにＦＥＴ２５ａ、２５ｂ及び１６それぞれのドレイン電流Ｉｄの合計値の経時的変化を示す図である。図１８（ｃ）は、ＦＥＴ２５ａ、２５ｂ及び２６のゲートソース間電圧Ｖｇｓ（絶対値）の経時的変化を示す図である。図１８（ａ）〜１８（ｃ）の縦軸及び横軸は、図９（ａ）〜９（ｃ）の縦軸及び横軸にそれぞれ対応する。図１８（ｂ）において、実線はＦＥＴ２５ａのドレイン電流Ｉｄを示し、破線はＦＥＴ２５ｂのドレイン電流Ｉｄを示し、一点鎖線はＦＥＴ２６のドレイン電流Ｉｄを示す。また、二点鎖線はＦＥＴ２５ａ、２５ｂ及び２６のドレイン電流の合計の電流を示す。図１８（ｃ）において、実線はＦＥＴ２５ａのゲートソース間電圧Ｖｇｓを示し、破線はＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓを示し、一点鎖線はＦＥＴ２６のゲートソース間電圧Ｖｇｓを示す。図１８（ｃ）において、ｔ１で示される期間は、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れていない期間である。また、ｔ２で示される期間は、第１部分ＬＥＤ列２３ａのみに電流が流れている期間である。また、ｔ３で示される期間は、第１部分ＬＥＤ列２３ａ及び第２部分ＬＥＤ列２３ｂに電流が流れている期間である。また、ｔ４で示される期間は、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れている期間である。
【００７７】
図１８（ｃ）に示す期間ｔ１では、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れていないので、電流検出抵抗２０３にも電流は流れない。電流検出抵抗２０３に電流が流れていないで、図１８（ｃ）に示すように、ＦＥＴ２５ａ、２５ｂ及び２６のゲートソース間電圧Ｖｇｓは共に０Ｖとなる。
【００７８】
図１８（ｃ）に示す期間ｔ２では、第１部分ＬＥＤ列２３ａにのみ電流が流れている。期間ｔ２において電流検出抵抗２０３に生じる電位差をＶsen_t2とすると、ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓは−ｇb1×Ｖsen_t2となり、ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓは−ｇb2×Ｖsen_t2となる。また、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは−ｇc×Ｖsen_t2となる。ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓである−ｇb1×Ｖsen_t2は図１８（ａ）及び１８（ｃ）のＶｇｓ１ａと等しい。
【００７９】
図１８（ｃ）に示す期間ｔ３では、第１部分ＬＥＤ列２３ａ及び第２部分ＬＥＤ列２３ｂに電流が流れている。期間ｔ３において電流検出抵抗２０３に生じる電位差をＶsen_t3とすると、ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓは−ｇb1×Ｖsen_t3となり、ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓは−ｇb2×Ｖsen_t3となる。また、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは−ｇc×Ｖsen_t3となる。ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓである−ｇb2×Ｖsen_t2は図１８（ａ）及び１８（ｃ）のＶｇｓ１ｂと等しい。
【００８０】
図１８（ｃ）に示す期間ｔ４では、第１部分ＬＥＤ列２３ａ、第２部分ＬＥＤ列２３ｂ及び第３部分ＬＥＤ列２４の全てに電流が流れている。期間ｔ４において電流検出抵抗２０３に生じる電位差をＶsen_t4とすると、ＦＥＴ２５ａのゲートソース間電圧Ｖｇｓは−ｇb1×Ｖsen_t4となり、ＦＥＴ２５ｂのゲートソース間電圧Ｖｇｓは−ｇb2×Ｖsen_t4となる。また、ＦＥＴ２６のゲートソース間電圧Ｖｇｓは−ｇc×Ｖsen_t4となる。ＦＥＴ２６のゲートソース間電圧Ｖｇｓである−ｇc×Ｖsen_t4は図１８（ａ）及び１８（ｃ）のＶｇｓ２と等しい。
【００８１】
図１９（ａ）は、ＦＥＴ２５ａ、２５ｂ及び２６の電圧−電流特性と、第１バイパス回路２０１ａ、第２バイパス回路１０１ｂ及び電流制限回路２０２の電流制御部の電圧−電流特性との関係を示す図である。図１９（ｂ）は、図１９（ａ）に示す図の部分拡大図である。図１９（ａ）及び１９（ｂ）それぞれにおいて、横軸はＦＥＴ２５ａ、２５ｂ及び２６のゲートソース間電圧Ｖｇｓを示し、縦軸はＦＥＴ２５ａ、２５ｂ及び２６のドレイン電流を示す。図１９（ａ）及び１９（ｂ）それぞれにおいて、実線はＦＥＴ２５ａ、２５ｂ及び２６の電圧−電流特性を示し、破線は第１バイパス回路電流制御部２７０ａの電圧−電流特性を示す。また、一点鎖線は第２バイパス回路電流制御部２７０ｂの電圧−電流特性を示し、二点鎖線は電流制限回路電流制御部２７１の電圧−電流特性を示す。
【００８２】
第１バイパス回路電流制御部２７０ａの電圧−電流特性は、
Ｖｇｓ＝−ｇb1×Ｒs×Ｉｄｓ
の関係となり、第２バイパス回路電流制御部２７０ｂの電圧−電流特性は、
Ｖｇｓ＝−ｇb2×Ｒs×Ｉｄｓ
の関係となり、電流制限回路電流制御部２７１の電圧−電流特性は、
Ｖｇｓ＝−ｇc×Ｒs×Ｉｄｓ
の関係となる。ここで、Ｒsは電流検出抵抗２０３の抵抗値である。第１バイパス回路電流制御部２７０ａ、第２バイパス回路電流制御部２７０ｂ及び電流制限回路電流制御部２８０の電圧−電流特性直線とＦＥＴの電圧−電流特性の電圧−電流特性曲線の交点がＦＥＴの動作点となる。第１バイパス回路可変電源２７２ａ、第２バイパス回路可変電源２７２ｂ及び電流制限回路可変電源２８２のゲインｇb1、ｇb2及びｇcを決定することにより、第１部分ＬＥＤ列２３ａ、第２ＬＥＤ２３ｂ及び第３部分ＬＥＤ列２４に流す電流が決定される。
【００８３】
図２０（ａ）〜２０（ｃ）はそれぞれ、２つのバイパス回路及び１つの電流制限回路を有する半導体装置を直列接続したＬＥＤ照明装置の回路ブロック図である。
【００８４】
ＬＥＤ照明装置３００は、ブリッジ整流器１１と、商用交流電源１２と、第１部分ＬＥＤ列１３ａ〜第６部分ＬＥＤ列１３ｆと、第１半導体装置３０１と、第２半導体装置３０２とを有する。ブリッジ整流器１１及び商用交流電源１２は、ＬＥＤ照明装置１００が有するものとそれぞれ同一の機能及び構成を有する。また、第１部分ＬＥＤ列１３ａ〜第６部分ＬＥＤ列１３ｆはそれぞれ、直列接続されたＬＥＤを有する。
【００８５】
第１半導体装置３０１は、ＬＥＤ駆動回路１１１と同様に第１バイパス回路１０１ａ及び第２バイパス回路１０１ｂと、電流制限回路１０２と、電流検出抵抗１０３とを有する。第２半導体装置３０２は、電流検出抵抗１０３を有さないことが第１半導体装置３０１と相違する。第１半導体装置３０１の第１バイパス回路１０１ａのＦＥＴのドレインは、第１部分ＬＥＤ列１３ａと第２部分ＬＥＤ列１３ｂとの間に接続される。第１半導体装置３０１の第２バイパス回路１０１ｂのＦＥＴのドレインは、第２部分ＬＥＤ列１３ｂと第３部分ＬＥＤ列１３ｃとの間に接続される。第１半導体装置３０１の電流制限回路１０２のＦＥＴのドレインは、第３部分ＬＥＤ列１３ｃと第４部分ＬＥＤ列１３ｄとの間に接続される。第２半導体装置３０２の第１バイパス回路１０１ａのＦＥＴのドレインは、第４部分ＬＥＤ列１３ｄと第５部分ＬＥＤ列１３ｅとの間に接続される。第２半導体装置３０２の第２バイパス回路１０１ｂのＦＥＴのドレインは、第５部分ＬＥＤ列１３ｅと第６部分ＬＥＤ列１３ｆとの間に接続される。第２半導体装置３０２の電流制限回路１０２のＦＥＴのドレインは、第６部分ＬＥＤ列１３ｆの最終段のＬＥＤのカソードに接続される。第１半導体装置３０１と、第２半導体装置３０２とは、第１半導体装置３０１及び第２半導体装置３０２のＦＥＴのソースを互いに接続することにより直列接続される。
【００８６】
ＬＥＤ照明装置３１０は、ＬＥＤ照明装置３００のように第１半導体装置３０１と第２半導体装置３０２とが直列接続されるのではなく、２つの第１半導体装置３０１が直列接続されていることがＬＥＤ照明装置３００と相違する。ＬＥＤ照明装置３１０では、同一の構成を有する２つの第１半導体装置３０１を直列接続することにより、第１部分ＬＥＤ列１３ａ〜第６部分ＬＥＤ列１３ｆの電流を制御する回路が形成される。
【００８７】
ＬＥＤ照明装置３２０は、ＬＥＤ照明装置３００のように第１半導体装置３０１と第２半導体装置とが直列接続されるのではなく、第３半導体装置３０３と第４半導体装置３０４とが直列接続されていることがＬＥＤ照明装置３００と相違する。第３半導体装置３０３及び第４半導体装置３０４はそれぞれ、電流検出抵抗１０３の代わりに電流検出抵抗１０３ａ及び電流検出抵抗１０３ｂを有することが第１半導体装置３０１と相違する。電流検出抵抗１０３ａ及び電流検出抵抗１０３ｂは互いに抵抗値が相違する。ＬＥＤ照明装置３２０では、電流検出抵抗１０３ａ及び電流検出抵抗１０３ｂの抵抗値を相違させることで、第３半導体装置３０３及び第４半導体装置３０４のバイパス回路及び電流制限回路のゲインを一致させることができる。すなわち、ＬＥＤ照明装置３２０では、第３半導体装置３０３及び第４半導体装置３０４の第１バイパス回路１０１ａのゲインは互いに等しく、第３半導体装置３０３及び第４半導体装置３０４の第２バイパス回路１０１ｂのゲインは互いに等しい。また、第３半導体装置３０３及び第４半導体装置３０４の電流制限回路１０２のゲインは互いに等しい。
【００８８】
図２１（ａ）〜２１（ｃ）はそれぞれ、ＬＥＤ照明装置３００〜３２０のＦＥＴのドレイン電流Ｉｄの一例を示す図である。
【００８９】
図２１（ａ）〜２１（ｃ）では、ＬＥＤ照明装置３００〜３２０のＦＥＴのドレイン電流Ｉｄは同一の波形を有している。一例では、ＬＥＤ照明装置３００〜３２０において、商用交流電源１２には、１２０Ｖの振幅を有する交流電圧を印加されており、ＦＥＴの閾値電圧は３．８Ｖであり、基準電源の電圧は４．１Ｖに設定される。ＬＥＤ照明装置３００の第１半導体装置３０１及びＬＥＤ照明装置３１０の前段の第１半導体装置３０１において、第１バイパス回路可変電源１７２ａのゲインｇb1は１２に設定され、第２バイパス回路可変電源１７２ｂのゲインｇb2は８に設定される。また、ＬＥＤ照明装置３００の第１半導体装置３０１及びＬＥＤ照明装置３１０の前段の第１半導体装置３０１において、電流制限回路可変電源１８２のゲインｇcは４に設定される。ＬＥＤ照明装置３００の第２半導体装置３０２及びＬＥＤ照明装置３１０の後段の第１半導体装置３０１において、第１バイパス回路可変電源１７２ａのゲインｇb1は３に設定され、第２バイパス回路可変電源１７２ｂのゲインｇb2は２に設定される。また、ＬＥＤ照明装置３００の第２半導体装置３０２及びＬＥＤ照明装置３１０の後段の第１半導体装置３０１において、電流制限回路可変電源１８２のゲインｇcは１に設定される。ＬＥＤ照明装置３２０の第３半導体装置３０３において、第１バイパス回路可変電源１７２ａのゲインｇb1は３に設定され、第２バイパス回路可変電源１７２ｂのゲインｇb2は２に設定され、電流制限回路可変電源１８２のゲインｇcは１に設定される。ＬＥＤ照明装置３２０の第４半導体装置３０４において、第１バイパス回路可変電源１７２ａのゲインｇb1は３に設定され、第２バイパス回路可変電源１７２ｂのゲインｇb2は２に設定され、電流制限回路可変電源１８２のゲインｇcは１に設定される。ＬＥＤ照明装置３００の第１半導体装置３０１及び第２半導体装置３０２、ＬＥＤ照明装置３１０の第１半導体装置３０１の電流検出抵抗１０３、並びにＬＥＤ照明装置３２０の第４半導体装置３０４の電流検出抵抗１０３ｂの抵抗値は１Ωである。また、ＬＥＤ照明装置３２０の第３半導体装置３０３の電流検出抵抗１０３ａの抵抗値は４Ωである。
【００９０】
図２２（ａ）及び２２（ｂ）はそれぞれ、２つのバイパス回路及び１つの電流制限回路を有する半導体装置を並列接続したＬＥＤ照明装置の回路ブロック図である。
【００９１】
ＬＥＤ照明装置３３０は、ブリッジ整流器１１と、商用交流電源１２と、第１部分ＬＥＤ列１３ａ〜第３部分ＬＥＤ列１３ｃと、第１半導体装置３０１と、第２半導体装置３０２とを有する。ブリッジ整流器１１及び商用交流電源１２は、ＬＥＤ照明装置１００が有するものとそれぞれ同一の機能及び構成を有する。また、第１部分ＬＥＤ列１３ａ〜第３部分ＬＥＤ列１３ｃはそれぞれ、直列接続されたＬＥＤを有する。
【００９２】
第１半導体装置３０１の第１バイパス回路１０１ａ及び第２バイパス回路１０１ｂのＦＥＴのドレインは、第１部分ＬＥＤ列１３ａと第２部分ＬＥＤ列１３ｂとの間に接続される。第１半導体装置３０１の電流制限回路１０２及び第２半導体装置３０２の第１バイパス回路１０１ａのＦＥＴのドレインは、第２部分ＬＥＤ列１３ｂと第３部分ＬＥＤ列１３ｃとの間に接続される。第２半導体装置３０２の第２バイパス回路１０１ｂ及び第２半導体装置３０２の電流制限回路１０２のＦＥＴのドレインは、第３部分ＬＥＤ列１３ｃの最終段のＬＥＤのカソードに接続される。第１半導体装置３０１と、第２半導体装置３０２とは、第１半導体装置３０１及び第２半導体装置３０２のＦＥＴのソースを互いに接続することにより並列接続される。
【００９３】
ＬＥＤ照明装置３４０は、ブリッジ整流器１１と、商用交流電源１２と、第１部分ＬＥＤ列１３ａ〜第３部分ＬＥＤ列１３ｃと、並列接続された２つの第１半導体装置３０１とを有する。ブリッジ整流器１１及び商用交流電源１２は、ＬＥＤ照明装置１００が有するものとそれぞれ同一の機能及び構成を有する。また、第１部分ＬＥＤ列１３ａ〜第３部分ＬＥＤ列１３ｃはそれぞれ、直列接続されたＬＥＤを有する。
【００９４】
２つの第１半導体装置３０１の第１バイパス回路１０１ａのＦＥＴのドレインは、第１部分ＬＥＤ列１３ａと第２部分ＬＥＤ列１３ｂとの間に接続される。２つの第１半導体装置３０１の第２バイパス回路１０１ｂのＦＥＴのドレインは、第２部分ＬＥＤ列１３ｂと第３部分ＬＥＤ列１３ｃとの間に接続される。２つの第１半導体装置３０１の電流制限回路１０２のＦＥＴのドレインは、第３部分ＬＥＤ列１３ｃの最終段のＬＥＤのカソードに接続される。２つの第１半導体装置３０１は、２つの第１半導体装置３０１の電流検出抵抗１０３の接地側の端子を互いに接続することにより並列接続される。
【００９５】
図２３（ａ）及び２３（ｂ）はそれぞれ、ＬＥＤ照明装置３３０及び３４０のＦＥＴのドレイン電流Ｉｄの一例を示す図である。
【００９６】
図２３（ａ）及び２３（ｂ）では、ＬＥＤ照明装置３３０及び３４０のＦＥＴのドレイン電流Ｉｄは同一の波形を有している。一例では、ＬＥＤ照明装置３３０及び３４０において、商用交流電源１２には、１２０Ｖの振幅を有する交流電圧を印加されており、ＦＥＴの閾値電圧は３．８Ｖであり、基準電源の電圧は４．１Ｖに設定され、電流検出抵抗１０３ｂの抵抗値は１Ωである。ＬＥＤ照明装置３３０の第１半導体装置３０１において、第１バイパス回路可変電源１７２ａ及び第２バイパス回路可変電源１７２ｂのゲインｇb1及びｇb2は８に設定され、電流制限回路可変電源１８２のゲインｇcは４に設定される。ＬＥＤ照明装置３３０の第２半導体装置３０２において、第１バイパス回路可変電源１７２ａのゲインｇb1は４に設定され、第２バイパス回路可変電源１７２ｂ及び電流制限回路可変電源１８２のゲインｇb2及びｇcは２に設定される。ＬＥＤ照明装置３４０の２つの第１半導体装置３０１において、第１バイパス回路可変電源１７２ａのゲインｇb1は１６に設定され、第２バイパス回路可変電源１７２ｂのゲインｇb2は８に設定される。また、電流制限回路可変電源１８２のゲインｇcは４に設定される。
【００９７】
ＬＥＤ駆動回路１０、２０、１１１及び２１１は、単一の電流検出抵抗により検出される電圧に基づいてＦＥＴのドレイン電流を制御することができるので、電流検出抵抗で消費される電力を最小限にすることができる。
【００９８】
また、ＬＥＤ駆動回路１０、２０、１１１及び２１１では、ＦＥＴのゲートソース間電圧を規定するときに使用するバイパス回路ゲイン及び電流制限回路ゲインを適当な値に設定することにより、漏れ電流をなくすことができる。
【００９９】
また、ＬＥＤ照明装置３００、３１０、３２０、３３０及び３３０では、単一の電流検出抵抗を有する半導体装置によりＬＥＤに印加される電流を制御する制御部が形成される。このため、制御部を形成する複数の半導体装置を直列接続又は並列接続する場合でも、配線の接続関係が複雑になることはない。
【０１００】
デプレッション型ＦＥＴを有するＬＥＤ駆動回路２０及び２１１では、バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有していないが、バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有する構成を採用してもよい。バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有する構成を採用することにより、電流検出抵抗が検出する電圧とゲインとにより調整可能な範囲が広くなるので、漏れ電流が流れないように設定することがより容易になる。
【符号の説明】
【０１０１】
１０、２０、１１１、２１１、８０、９０    ＬＥＤ駆動回路
１１、２１、８１、９１    ブリッジ整流器
１２、２２、８２、９２    商用交流電源
１３、１３ａ、１３ｂ、１４、２３、２３ａ、２３ｂ、２４、８３、８４、９３、９４    ＬＥＤ列（第１部分ＬＥＤ列、第２部分ＬＥＤ列、第３部分ＬＥＤ列）
１５、１５ａ、１５ｂ、１６、２５、２５ａ、２５ｂ、２６、８５、８６、９５、９６    ＦＥＴ（第１電流制限素子、第２電流制限素子）
１００、１１０、２００、２１０、３００、３１０、３２０、３３０、３４０、８００、９００    ＬＥＤ照明装置
１０１、１０１ａ、１０１ｂ、２０１、２０１ａ、２０１ｂ、８０１、９０１    バイパス回路（バイパス回路、第２バイパス回路）
１０２、２０２、８０２、９０２    電流制限回路
１０３、２０３    電流検出抵抗（電流情報検出素子）
１７０、１７０ａ、１７０ｂ、２７０、２７０ａ、２７０ｂ、９７０    バイパス回路電流制御部（第２電流制御部）
１８０、２８０、９８０    電流制限回路電流制御部（第１電流制御部）
【図１】
2016195143.tif 000003
【図２】
2016195143.tif 000004
【図３】
2016195143.tif 000005
【図４】
2016195143.tif 000006
【図５】
2016195143.tif 000007
【図６】
2016195143.tif 000008
【図７】
2016195143.tif 000009
【図８】
2016195143.tif 000010
【図９】
2016195143.tif 000011
【図１０】
2016195143.tif 000012
【図１１】
2016195143.tif 000013
【図１２】
2016195143.tif 000014
【図１３】
2016195143.tif 000015
【図１４】
2016195143.tif 000016
【図１５】
2016195143.tif 000017
【図１６】
2016195143.tif 000018
【図１７】
2016195143.tif 000019
【図１８】
2016195143.tif 000020
【図１９】
2016195143.tif 000021
【図２０】
2016195143.tif 000022
【図２１】
2016195143.tif 000023
【図２２】
2016195143.tif 000024
【図２３】
2016195143.tif 000025