(57)【要約】【課題】入力電圧に応じた最適なスイッチング周波数での動作を実現することができるスイッチング電源装置を提供する。【解決手段】出力電圧Ｖｏと基準電圧とを比較して、その誤差電圧を負荷の状態を示すＦＢ信号として一次側へ送出するエラーアンプとして機能するシャントレギュレータＺ１と、ＦＢ信号に応じてスイッチング周波数を生成する周波数生成回路１３と、ＦＢ信号とスイッチング素子Ｑ１を流れる電流とを比較することでスイッチング素子Ｑ１をターンオフさせるタイミングを決定するオフタイミング決定回路として機能するＳ／ＯＣＰ検出回路１５と、スイッチング素子Ｑ１のオンデューティに応じて、周波数生成回路１３によって生成されるスイッチング周波数を補正する周波数補正回路として機能するスイッチング電流波形補正回路１６とを備えている。【選択図】図２
2016189655.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の入力電圧を整流した直流電圧をトランスの一次巻線に印加し、前記トランスの一次巻線に接続されたスイッチング素子をスイッチング動作させることで、前記トランスの二次巻線にパルス電圧を誘起させ、整流ダイオードと平滑コンデンサとを有する二次側整流平滑回路によって整流平滑した出力電圧を負荷に出力するスイッチング電源装置であって、
前記出力電圧と基準電圧とを比較して、その誤差電圧をフィードバック信号として一次側へ送出するエラーアンプと、
前記フィードバック信号に応じてスイッチング周波数を生成する周波数生成回路と、
前記フィードバック信号と前記スイッチング素子を流れる電流とを比較することで前記スイッチング素子をターンオフさせるタイミングを決定するオフタイミング決定回路と、
前記スイッチング素子のオンデューティに応じて、前記周波数生成回路によって生成される前記スイッチング周波数を補正する周波数補正回路とを具備することを特徴とするスイッチング電源装置。
【請求項２】
前記周波数補正回路は、前記オンデューティが大きくなるほど大きくなる補正電流を生成して、前記オフタイミング決定回路によって前記フィードバック信号と比較される前記スイッチング素子を流れる電流に重畳させることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記周波数補正回路は、所定の前記オンデューティから前記補正電流を生成することを特徴とする請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作によって出力電圧制御を行うスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置において、軽中負荷時にスイッチング周波数を低減させることで、スイッチング素子での損失を低減させ、効率を向上させる技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１５８１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
商用交流電源の電圧は、国によって異なり、１００Ｖ〜１２０Ｖの１００Ｖ系と、２００Ｖ〜２６０Ｖの２００Ｖ系とに大別される。スイッチング電源装置は、これらの全ての入力電圧に対応することが望まれている。しかしながら、従来技術では、スイッチング周波数の低減を開始させる周波数可変動作ポイントや低減率は、予め用意された１つの設定に基づいて制御されている。従って、入力電圧が異なっても、スイッチング周波数の周波数可変動作ポイントや低減率は、共通の設定が用いられることになる。従って、入力電圧によっては、最適なスイッチング周波数での動作を実現することができず、思い通りに効率を向上させることができないという問題点があった。
【０００５】
本発明の目的は、従来技術の上記問題を解決し、入力電圧に応じた最適なスイッチング周波数での動作を実現することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のスイッチング電源装置は、交流電源の入力電圧を整流した直流電圧をトランスの一次巻線に印加し、前記トランスの一次巻線に接続されたスイッチング素子をスイッチング動作させることで、前記トランスの二次巻線にパルス電圧を誘起させ、整流ダイオードと平滑コンデンサとを有する二次側整流平滑回路によって整流平滑した出力電圧を負荷に出力するスイッチング電源装置であって、前記出力電圧と基準電圧とを比較して、その誤差電圧をフィードバック信号として一次側へ送出するエラーアンプと、前記フィードバック信号に応じてスイッチング周波数を生成する周波数生成回路と、前記フィードバック信号と前記スイッチング素子を流れる電流とを比較することで前記スイッチング素子をターンオフさせるタイミングを決定するオフタイミング決定回路と、前記スイッチング素子のオンデューティに応じて、前記周波数生成回路によって生成される前記スイッチング周波数を補正する周波数補正回路とを具備することを特徴とする。
さらに、本発明のスイッチング電源装置において、前記周波数補正回路は、前記オンデューティが大きくなるほど大きくなる補正電流を生成して、前記オフタイミング決定回路によって前記フィードバック信号と比較される前記スイッチング素子を流れる電流に重畳させても良い。
さらに、本発明のスイッチング電源装置において、前記周波数補正回路は、所定の前記オンデューティから前記補正電流を生成しても良い。
【発明の効果】
【０００７】
本発明によれば、入力電圧に応じた最適なスイッチング周波数での動作を実現することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係るスイッチング電源装置の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示すコントローラＩＣの第１の実施の形態の回路構成を示す回路構成図である。
【図３】図２に示すスイッチング素子のオンデューティと補正電流との関係を説明するための波形図である。
【図４】図２に示すスイッチング素子のオンデューティと入力電圧との関係を説明するための波形図である。
【図５】本発明に係るスイッチング電源装置の実施の形態による効率向上効果を説明するためのグラフである。
【図６】図２に示すスイッチング電流波形補正回路の他の実施の形態の回路構成を示す回路構成図である。
【図７】図６に示すスイッチング電流波形補正回路の他の実施の形態の回路構成図におけるスイッチング素子のオンデューティと入力電圧との関係を説明するための波形図である。
【発明を実施するための形態】
【０００９】
本実施の形態のスイッチング電源装置は、図１を参照すると、整流回路ＤＢと、平滑コンデンサＣｉｎ、Ｃｏ、Ｃｄと、トランスＴと、コントローラＩＣ１と、整流ダイオードＤ１、Ｄ２と、シャントレギュレータＺ１と、フォトカプラを構成する発光ダイオードＰＣ１及び受光トランジスタＰＣ２と、電流検出抵抗Ｒｏｃｐと、抵抗Ｒｂ、Ｒｃと、コンデンサＣ４とを備えている。
【００１０】
ダイオードがブリッジ構成された整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には商用交流電源ＡＣが接続され、商用交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力正極端子と整流出力負極端子との間には、平滑コンデンサＣｉｎが接続されている。また、整流回路ＤＢの整流出力負極端子は接地端子に接続されている。これにより、商用交流電源ＡＣを整流回路ＤＢと平滑コンデンサＣｉｎとで整流平滑した直流電源（入力電圧）が得られる。
【００１１】
コントローラＩＣ１は、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子と当該スイッチング素子のスイッチング制御を行うための制御回路が内蔵されており、Ｄ／ＳＴ（ＭＯＳＦＥＴドレイン／起動電流入力）端子と、Ｓ／ＯＣＰ（ＭＯＳＦＥＴソース／過電流保護）端子と、Ｖｃｃ（制御回路電源電圧入力）端子と、ＦＢ／ＯＬＰ（フィードバック信号入力／過負荷保護信号入力）端子と、ＧＮＤ端子とを備えている。
【００１２】
一次側（入力側）から二次側（負荷側）へ電力を供給するトランスＴは、一次巻線Ｐおよび補助巻線Ｄと、二次巻線Ｓとで構成されており、整流回路ＤＢの整流出力正極端子がトランスＴの一次巻線Ｐの一端部に接続され、トランスＴの一次巻線Ｐの他端部がコントローラＩＣ１のＤ／ＳＴ端子に接続されていると共に、コントローラＩＣ１のＳ／ＯＣＰ端子が抵抗Ｒｏｃｐを介して接地端子に接続されている。これにより、コントローラＩＣ１が内蔵するスイッチング素子をオン／オフ制御することで、トランスＴの一次巻線Ｐに与えられた電力が、トランスＴの二次巻線Ｓに伝達され、トランスＴの二次巻線Ｓにパルス電圧が発生する。また、電流検出抵抗Ｒｏｃｐは、コントローラＩＣ１が内蔵するスイッチング素子を流れる電流を電圧信号Ｖｏｃｐとして検出する抵抗として接続されている。コントローラＩＣ１は、スイッチング素子を流れる電流に対応した電圧信号Ｖｏｃｐが予め設定された過電流閾値以上になると、二次側に供給する電力を制限する過電流保護（ＯＣＰ）機能を有している。
【００１３】
トランスＴの一次巻線Ｐの両端間には、ダイオードＤ３とコンデンサＣａと抵抗Ｒａとからなるスナバ回路が接続されている。ダイオードＤ３とコンデンサＣａとがトランスＴの一次巻線Ｐの両端間に直列に接続されていると共に、抵抗ＲａがコンデンサＣａと並列に接続されている。ダイオードＤ３は、コントローラＩＣ１に内蔵されたスイッチング素子がターンオフした時にトランスＴの１次巻線Ｐに発生する電圧で順方向バイアスされる向きに接続されている。
【００１４】
トランスＴの二次巻線Ｓの両端子間には、整流ダイオードＤ１を介して平滑コンデンサＣｏが接続されている。トランスＴの二次巻線Ｓに誘起される電圧は、整流ダイオードＤ１と平滑コンデンサＣｏにより整流平滑され、平滑コンデンサＣｏの端子間電圧が出力電圧Ｖｏとして出力端子から出力される。なお、平滑コンデンサＣｏの正極端子に接続されているラインが電源ラインとなり、平滑コンデンサＣｏの負極端子が接続されたラインは接地端子に接続されたＧＮＤラインとなる。
【００１５】
出力の電源ラインとＧＮＤラインとの間には、発光ダイオードＰＣ１とエラーアンプとして機能するシャントレギュレータＺ１とが直列に接続されている。出力の電源ラインに発光ダイオードＰＣ１のアノードが接続され、発光ダイオードＰＣ１のカソードがシャントレギュレータＺ１のカソードが接続され、シャントレギュレータＺ１のアノードがＧＮＤラインに接続されている。また、電源ラインとＧＮＤラインとの間には、分圧用の抵抗Ｒｂ及び抵抗Ｒｃが直列に接続され、抵抗Ｒｂと抵抗Ｒｃとの接続点がシャントレギュレータＺ１の制御端子ａに接続されている。抵抗Ｒｂと抵抗Ｒｃとで分圧された出力電圧Ｖｏは、シャントレギュレータＺ１の制御端子ａに入力され、シャントレギュレータＺ１の内部基準電圧と比較される。これにより、誤差電圧に応じた電流が発光ダイオードＰＣ１を流れ、発光ダイオードＰＣ１を流れる電流がＦＢ（フィードバック）信号として発光ダイオードＰＣ１から１次側の受光トランジスタＰＣ２に出力される。コントローラＩＣ１は、ＦＢ／ＯＬＰ端子に入力されるＦＢ信号に基づいてスイッチング素子のデューティ比やスイッチング周波数を制御し、二次側に供給する電力量を制御する。
【００１６】
また、トランスＴの補助巻線Ｄの両端子間には、整流ダイオードＤ２を介して平滑コンデンサＣｄが接続され、整流ダイオードＤ２と平滑コンデンサＣｄとの接続点がコントローラＩＣ１のＶｃｃ端子に接続されている。これにより、補助巻線Ｄに発生した電圧は、整流ダイオードＤ２及び平滑コンデンサＣｄにより整流平滑され、ＩＣ用電源電圧ＶｃｃとしてコントローラＩＣ１のＶｃｃ端子に供給される。
【００１７】
次に、図１示すコントローラＩＣ１の回路構成について、図２を参照して説明する。
コントローラＩＣ１は、図２を参照すると、Ｎチャネル型のパワーＭＯＳＦＥＴ等からなるスイッチング素子Ｑ１と、ＦＢ信号検出部１１と、周波数変更回路１２と、周波数生成回路１３と、スイッチング素子駆動回路１４と、Ｓ／ＯＣＰ検出回路１５と、スイッチング電流波形補正回路１６とを備えている。
【００１８】
ＦＢ信号検出部１１は、抵抗Ｒ１〜Ｒ４と、Ｎ型ＭＯＳＦＥＴＱ２とからなる。Ｎ型ＭＯＳＦＥＴＱ２のゲートは、受光トランジスタＰＣ２が接続されたＦＢ／ＯＬＰ端子に接続されていると共に、抵抗Ｒ１を介してレギュレータ電圧Ｒｅｇに接続されている。また、Ｎ型ＭＯＳＦＥＴＱ２のドレインはレギュレータ電圧Ｒｅｇに接続されている。そして、Ｎ型ＭＯＳＦＥＴＱ２のソースは、抵抗Ｒ２〜Ｒ４の直列抵抗を介して１次側ＧＮＤに接統されている。これにより、抵抗Ｒ２と抵抗Ｒ３との接続点の電圧と、抵抗Ｒ３と抵抗Ｒ４との接続点の電圧とは、ＦＢ信号に応じた電圧となり、この電圧が周波数変更回路１２とＳ／ＯＣＰ検出回路１５に出力される。
【００１９】
周波数変更回路１２は、Ｎ型ＭＯＳＦＥＴＱ３と、抵抗Ｒ５、Ｒ６と、Ｐ型ＭＯＳＦＥＴＱ４とで構成されている。Ｎ型ＭＯＳＦＥＴＱ３のゲートは、抵抗Ｒ２と抵抗Ｒ３の接続点に接続されている。そして、Ｐ型ＭＯＳＦＥＴＱ４と抵抗Ｒ６とがレギュレータ電圧Ｒｅｇと１次側ＧＮＤとの間に直列に接続され、Ｎ型ＭＯＳＦＥＴＱ３のドレインは抵抗Ｒ５を介してＰ型ＭＯＳＦＥＴＱ４のドレイン及びゲートに接続されている。これにより、Ｐ型ＭＯＳＦＥＴＱ４のドレイン電流がＦＢ信号に応じた電流値となり、この電流値が周波数生成回路１３に出力される。
【００２０】
２次側からのＦＢ信号は、負荷状態に応じて変化し、重負荷から軽負荷、無負荷に向かって増加する。例えば、軽負荷時の場合には、受光トランジスタＰＣ２にＦＢ信号が比較的大きな電流が流れ、Ｎ型ＭＯＳＦＥＴＱ２のゲート電圧を低下させる。これにより、抵抗Ｒ２と抵抗Ｒ３の接続点にゲートが接続されているＮ型ＭＯＳＦＥＴＱ３のドレイン電流も低下し、Ｐ型ＭＯＳＦＥＴＱ４のドレイン電流も同様に低下する。
【００２１】
周波数生成回路１３は、Ｐ型ＭＯＳＦＥＴＱ５、Ｑ９、Ｑ１０と、Ｎ型ＭＯＳＦＥＴＱ６〜Ｑ８、Ｑ１１と、コンデンサＣｓと、抵抗Ｒ８〜Ｒ１０と、コンパレータＣＰ１、ＣＰ２と、ＳＲ型のフリップフロップＦＦ１とで構成されている。周波数変更回路１２のＰ型ＭＯＳＦＥＴＱ４と、Ｐ型ＭＯＳＦＥＴＱ５、Ｑ９とは、電流ミラー回路を構成し、周波数変更回路１２のＮ型ＭＯＳＦＥＴＱ３のドレインは抵抗Ｒ５を介してＰ型ＭＯＳＦＥＴＱ４、Ｑ５、Ｑ９のゲートに接続されている。また、Ｐ型ＭＯＳＦＥＴＱ５は、電流ミラー回路を構成するＮ型ＭＯＳＦＥＴＱ６〜Ｑ８の電流源となっている。
【００２２】
レギュレータ電圧Ｒｅｇと１次側ＧＮＤとの間に、Ｐ型ＭＯＳＦＥＴＱ９、Ｑ１０と、Ｎ型ＭＯＳＦＥＴＱ１１と、Ｎ型ＭＯＳＦＥＴＱ７、Ｑ８の並列回路とが直列に接続され、Ｐ型ＭＯＳＦＥＴＱ１０とＮ型ＭＯＳＦＥＴＱ１１との接続点と１次側ＧＮＤとの間に、コンデンサＣｓが接続されている。これにより、Ｐ型ＭＯＳＦＥＴＱ１０とＮ型ＭＯＳＦＥＴＱ１１との相補的なオンオフに伴ってコンデンサＣｓへの充放電が行われる。すなわち、Ｐ型ＭＯＳＦＥＴＱ１０がオン状態では、Ｐ型ＭＯＳＦＥＴＱ９のドレイン電流でコンデンサＣｓが充電される。Ｎ型ＭＯＳＦＥＴＱ１１がオン状態では、Ｎ型ＭＯＳＦＥＴＱ７、Ｑ８のドレイン電流（ここで、Ｐ型ＭＯＳＦＥＴＱ１０と、Ｎ型ＭＯＳＦＥＴＱ７又はＱ８の電流が１：１とすれば、充電の２倍の電流）でコンデンサＣｓが放電される。
【００２３】
コンデンサＣｓの充放電の切替タイミング、すなわちＰ型ＭＯＳＦＥＴＱ１０とＮ型ＭＯＳＦＥＴＱ１１との相補的なオンオフ切替タイミングは、抵抗Ｒ８〜Ｒ１０、コンパレータＣＰ１、ＣＰ２、フリップフロップＦＦ１によって行われる。抵抗Ｒ８〜１０は、レギュレータ電圧Ｒｅｇと１次側ＧＮＤとの間に直列に接続されている。そして、抵抗Ｒ８と抵抗Ｒ９との接続点がコンパレータＣＰ１の反転入力子に、抵抗Ｒ９と抵抗Ｒ１０との接続点がコンパレータＣＰ２の非反転入力子にそれぞれ接続されている。コンパレータＣＰ１の非反転入力端子とコンパレータＣＰ２の反転入力端子には、コンデンサＣｓが接続され、コンデンサＣｓの電圧Ｖｃｓが入力される。コンパレータＣＰ１の出力端子は、フリップフロップＦＦ１のセット端子Ｓに、コンパレータＣＰ２の出力端子は、フリップフロップＦＦ１のリセット端子Ｒにそれぞれ接続され、フリップフロップＦＦ１の出力端子Ｑは、Ｐ型ＭＯＳＦＥＴＱ１０とＮ型ＭＯＳＦＥＴＱ１１のゲートに接続されている。これにより、コンデンサＣｓの電圧Ｖｃｓが充電によって上昇し、抵抗Ｒ８と抵抗Ｒ９との接続点の電圧Ｖａに達すると、コンパレータＣＰ１によってフリップフロップＦＦｌがセットされる。フリップフロップＦＦｌがセットされると、出力端子Ｑの出力がＨレベルとなり、Ｐ型ＭＯＳＦＥＴＱ１０がオフ状態でＮ型ＭＯＳＦＥＴＱ１１がオン状態となってコンデンサＣｓが放電される。コンデンサＣｓの電圧Ｖｃｓが放電によって下降し、抵抗Ｒ９と抵抗Ｒ１０との接続点の電圧Ｖｂに達すると、コンパレータＣＰ２によってフリップフロップＦＦｌがリセットされる。フリップフロップＦＦｌがリセットされると、出力端子Ｑの出力がＬレベルとなり、Ｐ型ＭＯＳＦＥＴＱ１０がオン状態でＮ型ＭＯＳＦＥＴＱ１１がオフ状態となってコンデンサＣｓが充電される。
【００２４】
スイッチング素子駆動回路１４は、ＳＲ型のフリップフロップＦＦ２、ノア回路ＮＯＲ、バッファＢＦとで構成されている。フリップフロップＦＦ１の出力Ｑは、フリップフロップＦＦ２のセット端子Ｓとノア回路ＮＯＲ１の一方の入力端子に接続され、フリップフロップＦＦ２の反転出力端子Ｑｂがノア回路ＮＯＲ１の他方の入力端子に接続されている。そして、ノア回路ＮＯＲ１の出力端子はバッファＢＦを介してスイッチング素子Ｑ１のゲートに接続され、ノア回路ＮＯＲ１の出力がスイッチング素子Ｑ１をスイッチング制御するゲート信号Ｖｇとなる。これにより、フリップフロップＦＦ１のセットにより、フリップフロップＦＦ２もセットされ、その後のフリップフロップＦＦ１のリセットにより、スイッチング素子Ｑ１がターンオンされる。そして、フリップフロップＦＦ２がリセットされると、スイッチング素子Ｑ１がターンオフされる。
【００２５】
フリップフロップＦＦ２のリセット端子Ｒには、コンパレータＣＰ３の出力端子が接続されている。コンパレータＣＰ３は、抵抗Ｒｓと、外付けの電流検出抵抗Ｒｏｃｐとで、過電流検出並びに、ＦＢ信号とスイッチング素子Ｑ１に流れるスイッチング電流を比較して出力電圧Ｖｏを制御するＳ／ＯＣＰ検出回路１５を構成している。コンパレータＣＰ３の非反転端子は、抵抗Ｒｓを介してＳ／ＯＣＰ端子（スイッチング素子Ｑ１のソースと電流検出抵抗Ｒｏｃｐとの接続点）に接続されている。また、コンパレータＣＰ３の反転端子は、抵抗Ｒ３と抵抗Ｒ４との接続点に接続され、ＦＢ信号が入力される。従って、フリップフロップＦＦ１がリセット、すなわちコンデンサＣｓの充電が開始されてから、コンパレータＣＰ３によってフリップフロップＦＦ２がリセットされるまでがスイッチング素子Ｑ１オンデューティとなる。Ｓ／ＯＣＰ検出回路１５は、ＦＢ信号とスイッチング素子Ｑ１を流れる電流とを比較することでスイッチング素子Ｑ１をターンオフさせるタイミングを決定するオフタイミング決定回路として機能する。
【００２６】
コンパレータＣＰ３の非反転端子には、スイッチング電流波形補正回路１６による補正電流Ｉｒｓが重畳される。スイッチング電流波形補正回路１６は、電流ミラー回路を構成するＰ型ＭＯＳＦＥＴＱ１２、１３と、コンデンサＣｓの電圧Ｖｃｓに応じてＰ型ＭＯＳＦＥＴＱ１２，Ｑ１３のミラー電流を可変するＮ型ＭＯＳＦＥＴＱ１４と、抵抗Ｒ７とで構成されている。コンパレータＣＰ３の非反転端子には、Ｐ型ＭＯＳＦＥＴＱ１３のドレインが接続されている。Ｐ型ＭＯＳＦＥＴＱ１２、Ｑ１３のゲートと、Ｐ型ＭＯＳＦＥＴＱ１２のドレインと、Ｎ型ＭＯＳＦＥＴＱ１４のドレインとが接続され、Ｎ型ＭＯＳＦＥＴＱ１４のゲートはコンデンサＣｓに接続され、Ｎ型ＭＯＳＦＥＴＱ１４のソースは抵抗Ｒ７を介して１次側ＧＮＤに接続されている。これにより、Ｎ型ＭＯＳＦＥＴＱ１４のドレイン電流は、電流ミラー回路のＰ型ＭＯＳＦＥＴＱ１２、Ｑ１３にも同様に流れ、抵抗Ｒｓを介してコンパレータＣＰ３の非反転端子に補正電流Ｉｒｓとして重畳される。補正電流Ｉｒｓによってスイッチング電流波形が補正されると、コンパレータＣＰ３は、本来のスイッチング電流値に達する前にスイッチング素子Ｑ１をオフさせる信号をフリップフロップＦＦ２のリセット端子へ出力する。これにより、シャントレギュレータＺ１の制御端子ａの電圧は低下して、出力電圧Ｖｏｕｔを一定に保とうとする制御動作になる。すると、受光トランジスタＰＣ２が接続されているＦＢ信号のＦＢ／ＯＬＰ端子電圧は上昇し、コンデンサＣｓへの充放電電流が増加し、スイッチング周波数が上昇することになる。このように、スイッチング電流波形補正回路１６は、スイッチング素子Ｑ１のオンデューティに応じて周波数生成回路１３によって生成されるスイッチング周波数を補正する周波数補正回路として機能する。
【００２７】
Ｎ型ＭＯＳＦＥＴＱ１４のドレイン電流は、コンデンサＣｓの電圧Ｖｃｓに応じて変化する。ここで、コンデンサＣｓの電圧Ｖｃｓ波形は三角波であるため、コンデンサＣｓの充電時において、抵抗Ｒｓに流れる補正電流Ｉｒｓは、図３に示すように、時間の経過に対して上昇する。従って、オンデューティが大きければ大きいほど補正電流Ｉｒｓが大きくなり、スイッチング電流波形が大きく補正されることになる。
【００２８】
ここで、スイッチング素子Ｑ１のオンデューティは、同じ負荷条件であれば、図４に示すように、入力電圧がＡＣ１００Ｖ系である場合の方が、入力電圧がＡＣ２００Ｖ系である場合よりも大きくなる。従って、入力電圧がＡＣ２００Ｖ系である場合よりも、入力電圧がＡＣ１００Ｖ系である場合の方が、補正電流Ｉｒｓによってスイッチング電流波形が大きく補正され、スイッチング周波数が早い段階から上昇することになる。
【００２９】
ＡＣ１００Ｖ系の方が無負荷から重負荷へ変移させた条件に対してスイッチング周波数の上昇は早い段階から始める。ＡＣ２００Ｖ系では、無負荷から中負荷にかけては周波数の変化は乏しく、中負荷から重負荷へ変移させた条件からスイッチング周波数の上昇が始まることになる。
【００３０】
図５には、本実施の形態で周波数低減機能を実行した場合の負荷率Ｐｏ（％）とスイッチング周波数（ｋＨｚ）との関係が示されている。実線は、入力電圧がＡＣ１００Ｖ系の場合の周波数低減カーブが、点線は、入力電圧がＡＣ２００Ｖ系の場合の周波数低減カーブが示されている。図５によると、入力電圧がＡＣ２００Ｖ系である場合には、負荷率が低くなってくると、入力電圧がＡＣ１００Ｖ系である場合に比べて早いタイミングでスイッチング周波数の低減を開始されていることがわかる。また、中負荷時から軽負荷時において、入力電圧がＡＣ１００Ｖ系である場合のスイッチング周波数が、入力電圧がＡＣ２００Ｖ系である場合のスイッチング周波数に比べて高く制御されていることがわかる。
【００３１】
入力電圧がＡＣ１００Ｖ系である場合、入力電圧が低いため、スイッチング素子Ｑ１の損失は、スイッチング損失よりもオン抵抗による導通損失が主体であったが、負荷条件に応じてスイッチング周波数を上昇させることでスイッチング電流のピーク値が抑えられる。これにより、相対的にスイッチング素子Ｑ１の導通損失の抑制が可能になり、効率を向上できる。
【００３２】
入力電圧がＡＣ２００Ｖ系である場合、入力電圧が高いため、スイッチング素子Ｑ１での損失は、導通損失よりもスイッチング損失が主体であったが、負荷条件（オンデューティー）に応じてスイッチング周波数を上昇させることで軽負荷〜中負荷にかけてスイッチング周波数を抑えられる。これにより、相対的にＡＣ２００Ｖ系のスイッチング損失の抑制が可能になり、効率を向上できる。
【００３３】
また、図６に示すように、ＧＮＤとコンデンサＣｓとの間に、抵抗Ｒ１１と抵抗Ｒ１２とを直列に接続し、抵抗Ｒ１１と抵抗Ｒ１２との接続点をＮ型ＭＯＳＦＥＴＱ１４のゲートに接続したスイッチング電流波形補正回路１６ａを採用するようにしても良い。スイッチング電流波形補正回路１６ａによると、抵抗Ｒ１１と抵抗Ｒ１２との抵抗値を設定することで、図７に示すように補正電流Ｉｒｓが流れ始めるタイミングを制御することができる。従って、スイッチング電流波形補正回路１６ａは、所定のオンデューティから補正電流Ｉｒｓを生成してスイッチング素子Ｑ１を流れる電流に重畳させる周波数補正回路として機能する。
【００３４】
以上説明したように、本実施の形態によれば、商用交流電源ＡＣの入力電圧を整流した直流電圧をトランスＴの一次巻線Ｐに印加し、トランスＴの一次巻線Ｐに接続されたスイッチング素子Ｑ１をスイッチング動作させることで、トランスＴの二次巻線Ｓにパルス電圧を誘起させ、整流ダイオードＤ１と平滑コンデンサＣｏとを有する二次側整流平滑回路によって整流平滑した出力電圧Ｖｏを負荷に出力するスイッチング電源装置であって、出力電圧Ｖｏと基準電圧とを比較して、その誤差電圧をＦＢ信号として一次側へ送出するエラーアンプとして機能するシャントレギュレータＺ１と、ＦＢ信号に応じてスイッチング周波数を生成する周波数生成回路１３と、ＦＢ信号とスイッチング素子Ｑ１を流れる電流とを比較することでスイッチング素子Ｑ１をターンオフさせるタイミングを決定するオフタイミング決定回路として機能するＳ／ＯＣＰ検出回路１５と、スイッチング素子Ｑ１のオンデューティに応じて、周波数生成回路１３によって生成されるスイッチング周波数を補正する周波数補正回路として機能するスイッチング電流波形補正回路１６とを備えている。
この構成により、同じ負荷条件であれば、入力電圧に応じて異なるオンデューティに基づいてスイッチング周波数を補正することができるため、入力電圧に応じた最適なスイッチング周波数での動作を実現することができる。例えば、負荷領域ｏｒＡＣ２００Ｖ系を判断してスイッチング周波数の変化を抑えることにより、最適なスイッチング周波数で動作をさせることが可能となりＡＣ１００系とＡＣ２００Ｖ系との両方で最適な効率改善につながる。
【００３５】
さらに、本実施の形態によれば、スイッチング電流波形補正回路１６は、オンデューティが大きくなるほど大きくなる補正電流Ｉｒｓを生成して、Ｓ／ＯＣＰ検出回路１５によってＦＢ信号と比較されるスイッチング素子Ｑ１を流れる電流に重畳させる。
この構成により、簡単な構成でオンデューティに基づいたスイッチング周波数の補正を行うことができる。
【００３６】
さらに、本実施の形態によれば、スイッチング電流波形補正回路１６ａは、所定のオンデューティから補正電流Ｉｒｓを生成する。
この構成により、例えば、ＡＣ１００系のみがとり得るオンデューティから補正電流Ｉｒｓを生成することができる。これにより、ＡＣ１００系において無負荷から重負荷へ変移させた条件に対してスイッチング周波数を早い段階から上昇させることができる。
【００３７】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００３８】
１  コントローラＩＣ
１１  ＦＢ信号検出部
１２  周波数変更回路
１３  周波数生成回路
１４  スイッチング素子駆動回路
１５  Ｓ／ＯＣＰ検出回路
１６、１６ａ  スイッチング電流波形補正回路
ＢＦ  バッファ
Ｃｉｎ、Ｃｏ、Ｃｄ  平滑コンデンサ
Ｃａ、Ｃｓ  コンデンサ
ＣＰ１、ＣＰ２、ＣＰ３  コンパレータ
Ｄ１、Ｄ２  整流ダイオード
Ｄ３  ダイオード
ＤＢ  整流回路
ＦＦ１、ＦＦ２  フリップフロップ
ＮＯＲ１  ノア回路
ＰＣ１  発光ダイオード
ＰＣ２  受光トランジスタ
Ｑ１  スイッチング素子
Ｑ２、Ｑ３、Ｑ６〜Ｑ８、Ｑ１１、Ｑ１４  Ｎ型ＭＯＳＦＥＴ
Ｑ４、Ｑ５、Ｑ９、Ｑ１０、Ｑ１２、Ｑ１３  Ｐ型ＭＯＳＦＥＴ
Ｒ１〜Ｒ１２、Ｒａ、Ｒｂ、Ｒｃ、Ｒｓ  抵抗
Ｒｏｃｐ  電流検出抵抗
Ｒｅｇ  内部電源回路
Ｔ  トランス
Ｐ  一次巻線
Ｄ  補助巻線
Ｓ  二次巻線
Ｚ１  シャントレギュレータ
【図１】
2016189655.tif 000003
【図２】
2016189655.tif 000004
【図３】
2016189655.tif 000005
【図４】
2016189655.tif 000006
【図５】
2016189655.tif 000007
【図６】
2016189655.tif 000008
【図７】
2016189655.tif 000009