(57)【要約】【課題】歩留まりの高い半導体発光素子を実現する。【解決手段】  半導体発光素子は、基板と、基板の上層に形成された、第一半導体層、活性層、及び第二半導体層と、第一電極とを有する。第二半導体層は、第一半導体層とは異なる導電型の窒化物半導体からなり、第一領域内において活性層とは反対側に位置する面が凹凸面を含んで構成される一方、第一領域とは異なる第二領域内において活性層とは反対側に位置する面が平坦面で構成される。第一電極は、第二領域内において、第一半導体層に接触すると共に、活性層及び第二半導体層に対して絶縁性を有した状態で形成されている。第二領域内のうち、第一電極と接触する領域に位置する第一半導体層の上層には、活性層及び第二半導体層が形成されていない。【選択図】        図１
2016195171.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上層に形成された、ｎ型又はｐ型の窒化物半導体からなる第一半導体層と、
前記第一半導体層の上層に形成され、窒化物半導体からなる活性層と、
前記活性層の上層に形成され、前記第一半導体層とは異なる導電型の窒化物半導体からなり、第一領域内において前記活性層とは反対側に位置する面が凹凸面を含んで構成される一方、前記第一領域とは異なる第二領域内において前記活性層とは反対側に位置する面が平坦面で構成される第二半導体層と、
前記第二領域内において、前記第一半導体層に接触すると共に、前記活性層及び前記第二半導体層に対して絶縁性を有した状態で形成された第一電極とを備え、
前記第二領域内において、前記第一電極と接触している領域に位置する前記第一半導体層の上層には前記活性層及び前記第二半導体層が形成されていないことを特徴とする半導体発光素子。
【請求項２】
前記第二領域内において、少なくとも前記第二半導体層及び前記活性層を貫通し、前記第一半導体層に達する孔部を有し、
前記第一電極は、前記活性層及び前記第二半導体層に対して絶縁状態が保持された状態で前記孔部に挿入され、前記第一半導体層に接触するように形成されていることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記活性層は、非極性面を結晶面とする窒化物半導体で構成されていることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記活性層は、前記第一領域及び前記第二領域にわたって、前記第一半導体層側に位置する面、及び前記第二半導体層の側に位置する面の双方が凹凸面を含んで構成されていることを特徴とする請求項３に記載の半導体発光素子。
【請求項５】
前記活性層は、前記第一領域及び前記第二領域にわたって、前記第一半導体層側に位置する面、及び前記第二半導体層の側に位置する面の双方が平坦面で構成されていることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項６】
前記第二半導体層と接触した第二電極を備え、
前記第一電極は、前記第二電極に対して絶縁状態が保持された状態で前記第一半導体層に接触していることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
半導体発光素子の製造方法であって、
基板を準備する工程（ａ）と、
前記基板の上層に、ｎ型又はｐ型の窒化物半導体からなる第一半導体層を成長させる工程（ｂ）と、
前記第一半導体層の上層に窒化物半導体からなる活性層を成長させる工程（ｃ）と、
前記活性層の上層に、前記第一半導体層とは異なる導電型の窒化物半導体からなる第二半導体層を成長させる工程（ｄ）と、
前記第二半導体層の上面のうち、第一領域内に位置する前記第二半導体層の上面の少なくとも一部に対して凹凸形状を形成する工程（ｅ）と、
前記第一領域とは異なる第二領域内の少なくとも一部において、前記第二半導体層及び前記活性層をエッチングして、底面に前記第一半導体層を露出させる工程（ｆ）と、
前記第二半導体層及び前記活性層と電気的に絶縁した状態で露出した前記第一半導体層の上面の少なくとも一部に前記第一電極を形成する工程（ｇ）とを有することを特徴とする半導体発光素子の製造方法。
【請求項８】
前記工程（ｆ）は、前記第二領域内の少なくとも一部において、前記第二半導体層及び前記活性層をエッチングして、底面に前記第一半導体層が露出してなる溝部を形成する工程であり、
前記工程（ｇ）は、前記第二半導体層及び前記活性層と電気的に絶縁した状態で前記溝部内に導電性材料を充填して前記第一電極を形成する工程であることを特徴とする請求項７に記載の半導体発光素子の製造方法。
【請求項９】
前記工程（ｂ）は、非極性面を結晶成長面として前記第一半導体層を成長させる工程であることを特徴とする請求項７又は８に記載の半導体発光素子の製造方法。
【請求項１０】
前記工程（ｂ）は、前記第一領域及び前記第二領域にわたって、非極性面を結晶成長面として前記第一半導体層を成長させる工程であることを特徴とする請求項９に記載の半導体発光素子の製造方法。
【請求項１１】
前記工程（ｄ）の終了後、前記工程（ｆ）の開始前に、少なくとも前記第一領域内における前記第二半導体層の上層に第二電極を形成する工程（ｈ）を有し、
前記工程（ｇ）が、前記第二電極と電気的に絶縁した状態で前記第一電極を形成する工程であることを特徴とする請求項７〜１０のいずれか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体発光素子の素子構造の一つとして、いわゆるビア構造型の半導体発光素子の開発が進められている。例えば、下記特許文献１には、ビア構造型の半導体発光素子を採用することにより、電流が半導体内で横方向に拡がるべき距離が小さくなり、直列抵抗を小さくすることができ、高電流駆動が実現できることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−０４７９８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者は、上記のようなビア構造型の半導体発光素子を製造するに際して歩留まりが悪化するという特有の課題を見出し、本発明に至った。
【課題を解決するための手段】
【０００５】
本発明に係る半導体発光素子は、
基板と、
前記基板の上層に形成された、ｎ型又はｐ型の窒化物半導体からなる第一半導体層と、
前記第一半導体層の上層に形成され、窒化物半導体からなる活性層と、
前記活性層の上層に形成され、前記第一半導体層とは異なる導電型の窒化物半導体からなり、第一領域内において前記活性層とは反対側に位置する面が凹凸面を含んで構成される一方、前記第一領域とは異なる第二領域内において前記活性層とは反対側に位置する面が平坦面で構成される第二半導体層と、
前記第二領域内において、前記第一半導体層に接触すると共に、前記活性層及び前記第二半導体層に対して絶縁性を有した状態で形成された第一電極とを備え、
前記第二領域内において、前記第一電極と接触している領域に位置する前記第一半導体層の上層には前記活性層及び前記第二半導体層が形成されていないことを特徴とする。
【０００６】
上記の半導体発光素子によれば、第二半導体層が、活性層とは反対側に位置する面に凹凸が形成されているため、活性層から発せられた光を素子外に取り出すことのできる光量が上昇し、光取り出し効率が向上する。
【０００７】
第一電極は、活性層及び第二半導体層存在しない領域において、第一半導体層に接触するように形成されている。この第一電極は、第二半導体層の前記活性層とは反対側に位置する面が凹凸面を含んで構成されている第一領域内ではなく、第二半導体層の前記活性層とは反対側に位置する面が平坦面で構成されている第二領域内に設けられている。
【０００８】
活性層及び第二半導体層が存在しない領域を形成するためには、当該領域内に位置する第二半導体層及び活性層に対して、例えばエッチング等を施すことで形成されるが、エッチング対象となる第二半導体層の上面が平坦面で構成されるため、エッチング処理時に与えるエネルギーを対象箇所に対して均一的に与えることができる。このため、同一素子に複数の第一電極を形成する場合、この第一電極を形成するためのエッチング領域を同一の寸法で形成できる。よって、製造される各素子間の電気的特性を均一化させることができ、歩留まりの高い半導体発光素子が実現される。
【０００９】
この半導体発光素子は、ビア型の構造のみならず、フリップチップ型の構造とすることができる。
【００１０】
前記第二領域内において、少なくとも前記第二半導体層及び前記活性層を貫通し、前記第一半導体層に達する孔部を有し、
前記第一電極は、前記活性層及び前記第二半導体層に対して絶縁状態が保持された状態で前記孔部に挿入され、前記第一半導体層に接触するように形成されているものとしても構わない。これにより、歩留まりの良いビア型構造の半導体発光素子が実現される。
【００１１】
上記の素子において、前記活性層は、非極性面を結晶面とする窒化物半導体で構成されているものとしても構わない。
【００１２】
窒化物半導体で構成された半導体発光素子においては、内部電界に起因して発光効率が低下するという別の課題がある。従来、窒化物半導体を用いた半導体発光素子は、ｃ面成長によって作製されていた。ここで「ｃ面成長」とは、ｃ面に垂直な方向、すなわちｃ軸に沿ってエピタキシャル成長させることを意味する。
【００１３】
ｃ軸方向に関しては、Ｇａ原子とＮ原子が非対称的に配置されている。このとき、ＧａＮ層の成長面となるｃ面においては、Ｇａ原子のみを含むＧａ原子面が僅かにプラスに帯電する一方、Ｎ原子のみを含むＮ原子面が僅かにマイナスに帯電し、結果としてｃ軸方向に自発分極が発生する。また、ＧａＮ結晶層上に異種半導体層をヘテロエピタキシャル成長させた場合、両者の格子定数の違いによって、ＧａＮ結晶に圧縮歪や引っ張り歪が生じ、ＧａＮ結晶内でｃ軸方向に圧電分極（ピエゾ分極）が発生する。
【００１４】
活性層は、一般的には量子井戸構造を有している。量子井戸構造を形成するに際しては上記のヘテロエピタキシャル成長が必要となる。よって、ｃ面を成長面として活性層を含む半導体層を成長した場合、量子井戸内に自発分極やピエゾ分極に起因した内部電界がｃ軸方向に発生する。この結果、電子と正孔の再結合確率が下がって発光効率が低下してしまう。
【００１５】
これに対し、上記の半導体発光素子によれば、活性層が非極性面で構成されるため、全ての活性層が極性面で構成される場合と比較して内部電界が低下し、前記再結合確率が向上する。
【００１６】
上記の構成において、前記活性層は、前記第一領域及び前記第二領域にわたって、前記第一半導体層側に位置する面、及び前記第二半導体層の側に位置する面の双方が凹凸面を含んで構成されているものとしても構わない。
【００１７】
また、別の態様として、前記活性層は、前記第一領域及び前記第二領域にわたって、前記第一半導体層側に位置する面、及び前記第二半導体層の側に位置する面の双方が平坦面で構成されているものとしても構わない。
【００１８】
また、上記半導体発光素子は、
前記第二半導体層と接触した第二電極を備え、
前記第一電極は、前記第二電極に対して絶縁状態が保持された状態で前記第一半導体層に接触しているものとしても構わない。
【００１９】
また、本発明は、
基板を準備する工程（ａ）と、
前記基板の上層に、ｎ型又はｐ型の窒化物半導体からなる第一半導体層を成長させる工程（ｂ）と、
前記第一半導体層の上層に窒化物半導体からなる活性層を成長させる工程（ｃ）と、
前記活性層の上層に、前記第一半導体層とは異なる導電型の窒化物半導体からなる第二半導体層を成長させる工程（ｄ）と、
前記第二半導体層の上面のうち、第一領域内に位置する前記第二半導体層の上面の少なくとも一部に対して凹凸形状を形成する工程（ｅ）と、
前記第一領域とは異なる第二領域内の少なくとも一部において、前記第二半導体層及び前記活性層をエッチングして、底面に前記第一半導体層を露出させる工程（ｆ）と、
前記第二半導体層及び前記活性層と電気的に絶縁した状態で露出した前記第一半導体層の上面の少なくとも一部に前記第一電極を形成する工程（ｇ）とを有することを特徴とする。
【００２０】
上記方法によれば、素子間の寸法の均一化を図りながらも、光取り出し効率の向上した半導体発光素子が製造される。
【００２１】
上記方法において、前記工程（ｂ）は、非極性面を結晶成長面として前記第一半導体層を成長させる工程であるものとしても構わない。これにより、内部電界が低下し、再結合確率が向上した半導体発光素子が実現される。
【００２２】
ところで、上述した工程（ｂ）を実現するための方法としては、種々の方法を採用することができる。
【００２３】
一例としては、工程（ａ）の後に、基板の上面に窒化物半導体からなる第三半導体層を成長させた後、この第三半導体層に対して所定の方向に延伸する溝部（以下、「第一溝部」と呼ぶ。）を形成する工程（ｂ１）を実行する。第一溝部は、基板の面が露出しない範囲内の深さとする。
【００２４】
工程（ｂ１）の実行後、再び第三半導体層を成長させる工程（ｂ２）を実行する。工程（ｂ２）の実行前において、第一溝部が存在することで凹凸面が形成されており、この凹凸面上に第三半導体層が成長することで少なくとも非極性面を成長面とした第三半導体層が形成される。
【００２５】
工程（ｂ２）の実行後、第一半導体層を成長させる工程（ｂ３）を実行する。第一半導体層は、第三半導体層の成長面に引き続き成長することになるため、少なくとも非極性面を成長面として形成される。この工程（ｂ１）~（ｂ３）によって、工程（ｂ）を実現することができる。
【００２６】
別の一例としては、工程（ｂ１）の実行後に、第一半導体層を成長させる工程（ｂ３）を実行することで、工程（ｂ）を実現してもよい。すなわち、工程（ｂ３）の実行前において、第一溝部が存在することで凹凸面が形成されており、この凹凸面上に第一半導体層が成長することで、少なくとも非極性面を成長面とした第一半導体層が形成される。
【００２７】
更に別の一例としては、工程（ａ）の後に、基板の上面に窒化物半導体からなる第三半導体層を成長させ、その後に第一半導体層を成長させる工程（ｂ４）を実行する。その後、第一半導体層に対して、所定の方向に延伸する溝部を形成する工程（ｂ５）を実行する。そして、工程（ｂ５）の実行後、再び第一半導体層を成長させる工程（ｂ６）を実行する。工程（ｂ６）の実行前において、第一溝部が存在することで凹凸面が形成されており、この凹凸面上に第一半導体層が成長することで、少なくとも非極性面を成長面とした第一半導体層が形成される。この工程（ｂ４）~（ｂ６）によって、工程（ｂ）を実現することができる。
【００２８】
前記工程（ｆ）は、前記第二領域内の少なくとも一部において、前記第二半導体層及び前記活性層をエッチングして、底面に前記第一半導体層が露出してなる溝部を形成する工程であり、
前記工程（ｇ）は、前記第二半導体層及び前記活性層と電気的に絶縁した状態で前記溝部内に導電性材料を充填して前記第一電極を形成する工程であるものとしても構わない。
【００２９】
この方法によれば、第一電極は第二半導体層及び活性層を貫通する溝部（以下、適宜「第二溝部」と呼ぶ。）内に充填されるため、いわゆるビア構造型の半導体発光素子が実現される。これにより、電流分布密度の均一性が良好となり、高電流駆動に適した半導体発光素子が実現される。
【００３０】
前記工程（ｂ）は、前記第一領域及び前記第二領域にわたって、非極性面を結晶成長面として前記第一半導体層を成長させる工程であるものとしても構わない。
【００３１】
また、上記方法において、前記工程（ｄ）の終了後、前記工程（ｆ）の開始前に、少なくとも前記第一領域内における前記第二半導体層の上層に第二電極を形成する工程（ｈ）を有し、
前記工程（ｇ）が、前記第二電極と電気的に絶縁した状態で前記第一電極を形成する工程であるものとしても構わない。
【００３２】
上記構成によれば、活性層の表面に凹凸形状を有する半導体発光素子において、第一電極を形成する際に、エッチング量を最小限に抑制することができ、歩留まりの高い半導体発光素子が実現される。
【発明の効果】
【００３３】
本発明によれば、歩留まりの高い半導体発光素子を実現することができる。
【図面の簡単な説明】
【００３４】
【図１】第一実施形態の半導体発光素子の構造を模式的に示す図面である。
【図２Ａ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｂ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｃ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｄ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｅ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｆ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｇ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｈ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｉ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｊ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｋ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｌ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｍ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｎ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｏ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｐ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図２Ｑ】第一実施形態の半導体発光素子の製造工程を示す一工程図である。
【図３】第二実施形態の半導体発光素子の構造を模式的に示す図面である。
【図４Ａ】第二実施形態の半導体発光素子の製造工程を示す一工程図である。
【図４Ｂ】第二実施形態の半導体発光素子の製造工程を示す一工程図である。
【図４Ｃ】第二実施形態の半導体発光素子の製造工程を示す一工程図である。
【図４Ｄ】第二実施形態の半導体発光素子の製造工程を示す一工程図である。
【図４Ｅ】第二実施形態の半導体発光素子の製造工程を示す一工程図である。
【図５】第二実施形態の半導体発光素子の構造を模式的に示す別の図面である。
【発明を実施するための形態】
【００３５】
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００３６】
［第一実施形態］
本発明の第一実施形態につき、説明する。
【００３７】
〈構造〉
図１は、半導体発光素子の構造を模式的に示す図面であり、いわゆる「ビア構造型」と呼ばれる素子に対応する。図１において、（ａ）は光取り出し面とは反対側から見たときの模式的な平面図であり、（ｂ）は（ａ）内におけるＡ−Ａ線で切断したときの模式的な断面図であり、ここでは［０００１］方向及び［１−１００］方向で形成される平面で切断したときの模式的な断面図に相当する。
【００３８】
なお、本明細書では、ミラー指数を示すカッコ内の数字の直前に付された符号「−」はその指数の反転を示しており、図面内における「バー」と同義である。また、本明細書において、｛１−１０１｝面とは、（１−１０１）面、及びこの（１−１０１）面と結晶学的に等価な面、すなわち（１０−１１）面、（０１−１１）面、（０−１１１）面、（−１１０１）面、及び（−１０１１）面を含む概念である。また、本明細書において、＜１１−２０＞方向とは、［１１−２０］方向、及びこの［１１−２０］方向と結晶学的に等価な方向、すなわち［１−２１０］方向、［−２１１０］方向、［−１−１２０］方向、［−１２−１０］方向、及び［２−１−１０］方向を含む概念である。
【００３９】
また、本明細書において、単に「ＡｌＧａＮ」という表記をしている場合には、ＡｌとＧａを含む窒化物半導体であるという意味を示すものであり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。ＩｎＧａＮやＡｌＩｎＧａＮという表記についても同様である。
【００４０】
半導体発光素子１は、基板１１と、第一半導体層１５と、活性層１７と、第二半導体層１９と、第一電極４１とを備えている。第一半導体層１５は基板１１の上層に形成され、活性層１７は第一半導体層１５の上層に形成され、第二半導体層１９は活性層１７の上層に形成されている。また、半導体発光素子１は、第一電極４１及び第二電極２１を有している。
【００４１】
ここで、説明の都合上、図１（ｂ）に示すように、半導体発光素子１を第一領域３及び第二領域４の２つの領域に分ける。第二領域４は第一電極４１が形成されている領域及びその近傍の領域に対応し、第一領域３は半導体発光素子１において第二領域４よりも第一電極４１の配置箇所から離れた領域に対応している。
【００４２】
本実施形態では、第二半導体層１９は、第一領域３内において活性層１７とは反対側に位置する面が凹凸面を含んで構成される一方、第二領域４内において活性層１７とは反対側に位置する面が平坦面で構成されている。そして、半導体発光素子１は、第二領域４内に孔部７を有しており、この孔部７内に挿入されるように第一電極４１が形成されている。
【００４３】
以下、各要素の詳細な構成の一例について説明する。
【００４４】
（基板１１、素子基板１２）
基板１１は、例えばサファイア基板で構成される。また、素子基板１２は、ＣｕＷ、Ｗ、Ｍｏなどの導電性基板、Ｓｉなどの半導体基板、又はＡｌＮ等の絶縁性基板に配線パターンを設けたもので構成される。なお、図１（ｂ）に示されるように、素子基板１２において、第一電極４１に電気的に接続される領域と、第二電極２１に電気的に接続される領域との間は絶縁性が確保されている。この絶縁性を確保するための方法は種々の方法を採り得るが、一例としてはパターニングによって実現することができる。図１に示す半導体発光素子１は、基板１１の側が光取り出し面を構成する。
【００４５】
（接合層４３）
接合層４３は、例えば、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。この接合層４３は、基板１１と素子基板１２とを接合する際に、両者の密着性を確保するための層として機能している。
【００４６】
（保護層４２）
保護層４２は、例えばＰｔ系の金属（ＴｉとＰｔの合金）、Ｗ、Ｍｏ、Ｎｉなどで構成される。接合層４３を介した接合の際に、接合層４３を構成する材料が第二電極２１側に拡散して、第二電極２１における反射率が落ちることによる光取り出し効率の低下を防止する機能を果たしている。
【００４７】
なお、図１（ｂ）に示すように、接合層４３を構成する材料が第一電極４１側に拡散するのを防止する目的で、第一電極４１の上面に保護層４２を設けても構わない。
【００４８】
（第一電極４１）
第一電極４１は、例えばＣｒ−Ａｕで構成される。図１（ａ）に示すように、本実施形態の半導体発光素子１は、離散的に配置された複数の第一電極４１を有する構成である。
【００４９】
第一電極４１は、第二領域４内における第二半導体層１９及び活性層１７を貫通し、第一半導体層１５に達する孔部７に挿入されることで形成されている。なお、本実施形態では、第一半導体層１５がｎ型半導体層であり、第二半導体層１９がｐ型半導体層であるものとして説明する。このとき、第一電極４１はｎ側電極に相当する。
【００５０】
（第二電極２１）
第二電極２１は、第二半導体層１９の面上に形成されており、例えばＡｇ系の金属（ＮｉとＡｇの合金）、Ａｌ、又はＲｈ等を含む金属材料で構成することができる。これらの材料は、活性層１７から射出される光を反射させることのできる導電性の材料である。このように構成することで、活性層１７から素子基板１２の側に向かって放出された光を、第二電極２１で反射させて、取り出し面側（基板１１側）へと導くことができるので、高い光取り出し効率が実現される。本実施形態では、第二電極２１はｐ側電極に相当する。
【００５１】
（絶縁層５４）
絶縁層５４は、上述したように、第一電極４１と第二電極２１の間の絶縁性、第一電極４１と第二半導体層１９との間の絶縁性、及び第一電極４１と活性層１７との間の絶縁性を確保する目的で設けられている。本実施形態では、絶縁層５４は、第一電極４１の外側面の一部、及び第二電極２１の素子基板１２側の面の一部に設けられているものとしているが、上記の目的が実現できる範囲内で絶縁層５４の形成箇所及び形成態様は適宜変更可能である。なお、絶縁層５４はＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3又はＡｌ2Ｏ3などで構成されるものとして構わない。
【００５２】
（第一半導体層１５）
本実施形態において、第一半導体層１５は、ｎ型のＡｌＮ層で構成される。なお、ＡｌＮの他、一般式Ａｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０≦ｘ２≦１，０≦ｙ２≦１）で規定されるｎ型の窒化物半導体層で構成することができる。また、本実施形態では、図２Ｄ等を参照して後述するように、第一半導体層１５は、非極性面（例えば｛１−１０１｝面）に平行な成長面１５ａと、極性面（例えば｛０００１｝面）に平行な成長面１５ｂを有する。
【００５３】
（活性層１７）
本実施形態において、活性層１７は、Ａｌx3Ｇａ1-x3Ｎ（０＜ｘ３≦１）／ＡｌＮが一周期又は多周期で積層された構成である。一例として、Ａｌ0.8Ｇａ0.2Ｎからなる発光層とＡｌＮからなる障壁層が多周期繰り返されて構成されている。なお、活性層１７の構成は、発光波長に応じて適宜選択される。また本実施形態では、図２Ｅ等を参照して後述されるように、活性層１７は、第一半導体層１５と同様に、非極性面（例えば｛１−１０１｝面）に平行な成長面１７ａと、極性面（例えば｛０００１｝面）に平行な成長面１７ｂを有する。なお、活性層１７は、Ａｌ組成を異ならせることでバンドギャップエネルギーに差を設けた２種類の窒化物半導体層（ＡｌＧａＮ又はＡｌＩｎＧａＮ）が一周期又は多周期で積層されていても構わない。
【００５４】
（第二半導体層１９）
本実施形態において、第二半導体層１９は、ｐ型Ａｌx4Ｇａ1-X4Ｎ（０＜ｘ４≦１）からなるｐ型クラッド層と、ｐ型クラッド層の上層に形成されたｐ+型ＧａＮからなるｐ型コンタクト層を含んで構成される。そして、このｐ型コンタクト層に接触するように第二電極２１が形成されている。なお、ｐ型コンタクト層は、ｐ+型Ａｌx5Ｇａ1-X5Ｎ（０＜ｘ５≦１）で構成しても構わない。
【００５５】
（第三半導体層１３）
本実施形態において、半導体発光素子１は、第三半導体層１３を備えており、この第三半導体層１３の上層に第一半導体層１５が形成されている。第一半導体層１５は、第三半導体層１３の上層にエピタキシャル成長することで形成された層である。
【００５６】
本実施形態において、第三半導体層１３はＡｌＮ層で構成される。なお、ＡｌＮの他、一般式Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０≦ｘ１≦１，０≦ｙ１≦１）で規定される窒化物半導体層で構成することができる。なお、Ａｌx1Ｇａy1Ｉｎ1-x1-y1ＮのＩｎ組成は１％以下とするのが好ましく、Ａｌx1Ｇａy1Ｉｎ1-x1-y1ＮのＡｌ組成は、活性層１７からの発光波長に応じて適宜選択される。
【００５７】
この第三半導体層１３は、所定の方向（ここでは［１１−２０］方向とする。）に沿って延伸する溝部（凹部）１４を有している。なお、本実施形態では、溝部１４の延伸方向を［１１−２０］方向とするが、延伸方向は、［１１−２０］方向に対して結晶学的に等価な方向、すなわち＜１１−２０＞方向であるものとして構わないし、他の方向であっても構わない。
【００５８】
本構成によれば、活性層１７が、非極性面に平行な成長面１７ａ（後述する図２Ｅ参照）を有しているため、内部電界の影響が抑制されており、発光効率の高い発光素子が実現される。
【００５９】
また、ビア構造型の半導体発光素子においては、通常、図１（ａ）に示すように、同一の素子に複数のビア電極（ここでは第一電極４１に対応）が形成される。そして、第一電極４１が挿入されている孔部７が形成されている第二領域４では、上述したように、第二半導体層１９の上面が平坦面で構成されている。後述するように、この孔部７はエッチングによって形成されるが、このようにエッチング対象面が平坦面で形成されることで、エッチングエネルギーを活性層１７に均一的に与えることができる。よって、この第一電極４１を挿入するための孔部７を同一の寸法で形成できるので、製造される各半導体発光素子１間の電気的特性が均一化され、高い歩留まりが実現できる。
【００６０】
〈製造方法〉
第一実施形態に係る半導体発光素子１の製造方法につき、図１及び図２Ａ〜図２Ｑの各図を参照して説明する。なお、以下の図面のうち、図２Ａ〜図２Ｇ、図２Ｎ〜図２Ｑ、及び図２Ｈ（ｂ）〜図２Ｍ（ｂ）の各図においては、図１（ｂ）と同様に、各時点における素子を図１（ａ）内におけるＡ−Ａ線に対応する箇所で切断したときの模式的な断面図に相当する。また、図２Ｈ（ａ）〜図２Ｍ（ａ）は、図１（ａ）と同様に、各時点における素子を光取り出し面とは反対側から見たときの模式的な平面図に相当する。
【００６１】
（ステップＳ１）
基板１１を準備する（図２Ａ参照）。この基板１１としては、一例として（０００１）面を有するサファイア基板を用いることができる。
【００６２】
準備工程として、基板１１のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板１１を配置し、処理炉内に流量が例えば１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
【００６３】
本ステップＳ１が工程（ａ）に対応する。
【００６４】
（ステップＳ２）
図２Ｂに示すように、基板１１の（０００１）面上に、例えばＡｌＮからなる第三半導体層１３を形成する。具体的な方法の一例としては、ＭＯＣＶＤ装置の炉内温度を９００℃以上１６００℃以下の温度とし、キャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）及びアンモニアを処理炉内に供給する。ＴＭＡとアンモニアの流量比（Ｖ／ＩＩＩ比）を１０以上４０００以下の値とし、成長圧力を１ｋＰａ以上７０ｋＰＡ以下の値とし、供給時間を適宜調整することで、所望の膜厚のＡｌＮが形成される。ここでは、膜厚が６００ｎｍのＡｌＮからなる第三半導体層１３を形成した。
【００６５】
なお、第三半導体層１３として、Ａｌx1Ｇａy1Ｉｎ1-x1-y1Ｎ（０＜ｘ１≦１，０≦ｙ１≦１）を形成する場合には、ＴＭＡ、アンモニアに加えて、トリメチルガリウム（ＴＭＧ）、及びトリメチルインジウム（ＴＭＩ）を組成に応じた所定の流量で供給すればよい。
【００６６】
（ステップＳ３）
図２Ｃに示すように、第三半導体層１３に対して、所定の例えば＜１１−２０＞方向に沿った溝部（第一溝部）１４を形成する。溝部１４の底面に基板１１が露出しない範囲内の深さで溝部１４を形成するように制御するのが好ましい。
【００６７】
具体的な方法の一例としては、ステップＳ２まで実行することで得られたウェハを処理炉から取り出し、フォトリソグラフィ法及びリアクティブイオンエッチング法（ＲＩＥ法）によって第三半導体層１３の＜１１−２０＞方向に平行な複数の溝を所定の間隔で形成する。なお、図２Ｃでは、＜１１−２０＞方向と結晶学的に等価な一の方向である［１１−２０］方向に溝部１４を延伸させている。
【００６８】
本ステップＳ２〜Ｓ３が工程（ｂ１）に対応する。
【００６９】
（ステップＳ４）
図２Ｄに示すように、＜１１−２０＞方向に沿った溝部１４が形成された第三半導体層１３の上面に対して、第一半導体層１５を形成する。具体的な方法の一例としては、ステップＳ３の実行完了後のウェハを再びＭＯＣＶＤ装置の炉内に入れ、ＭＯＣＶＤ装置の炉内温度を９００℃以上１６００℃以下の温度とし、キャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとしてＴＭＡ、アンモニア、及びｎ型ドーパントとしてのテトラエチルシラン等を処理炉内に供給する。ＴＭＡとアンモニアの流量比（Ｖ／ＩＩＩ比）を１０以上４０００以下の値とし、成長圧力を１ｋＰａ以上７０ｋＰａ以下の値とし、供給時間を適宜調整することで、所望の膜厚のＡｌＮが形成される。ここでは、膜厚が３０００ｎｍのｎ型ＡｌＮからなる第一半導体層１５を形成した。
【００７０】
なお、第一半導体層１５として、ｎ型のＡｌx2Ｇａy2Ｉｎ1-x2-y2Ｎ（０＜ｘ２≦１，０≦ｙ２≦１）を形成する場合には、ＴＭＡ、アンモニア、テトラエチルシランに加えて、ＴＭＧ、及びＴＭＩを、組成に応じた所定の流量で供給すればよい。
【００７１】
基板１１の上面が露出しない深さを有する溝部１４が形成された第三半導体層１３の上面に対して結晶を成長させることで、非極性面（ここでは一例として｛１−１０１｝面）に平行な成長面１５ａを有する第一半導体層１５が形成される。なお、図２Ｄに示す構成では、第一半導体層１５は、一部の箇所に極性面に平行な成長面１５ｂを有しているが、第一半導体層１５が非極性面に平行な成長面１５ａのみを有する構成であってもよい。
【００７２】
本ステップＳ４が工程（ｂ３）に対応する。なお、ステップＳ２〜Ｓ４が工程（ｂ）に対応する。
【００７３】
（ステップＳ５）
図２Ｅに示すように、非極性面（ここでは｛１−１０１｝面）に平行な成長面１５ａ、及び極性面（ここでは｛０００１｝面）に平行な成長面１５ｂを有する第一半導体層１５の上面に、活性層１７を成長させる。具体的な方法の一例としては、ＭＯＣＶＤ装置の炉内温度を９００℃以上１６００℃以下の温度とし、キャリアガスとして窒素ガス及び水素ガスを流しながら、原料ガスとしてＴＭＡ及びアンモニアを処理炉内に膜厚に応じて所定時間供給する工程と、原料ガスとしてＴＭＡ、ＴＭＧ及びアンモニアを処理炉内に膜厚に応じて所定時間供給する工程とを、周期数に応じて所定回数繰り返す。これにより、多周期のＡｌx3Ｇａ1-x3Ｎ（０＜ｘ３≦１）／ＡｌＮからなる活性層１７が形成される。
【００７４】
なお、活性層１７として、Ａｌx3Ｇａy3Ｉｎ1-x3-y3Ｎ（０＜ｘ３≦１，０≦ｙ３≦１）／Ａｌx4Ｇａy4Ｉｎ1-x4-y4Ｎ（０＜ｘ４≦１，０≦ｙ４≦１）を形成する場合には、原料ガスとして、ＴＭＡ、アンモニア、ＴＭＧ、及びＴＭＩを、組成に応じた所定の流量で供給すればよい。
【００７５】
ステップＳ４において、非極性面に平行な成長面１５ａ、及び極性面に平行な成長面１５ｂを有する第一半導体層１５が形成されているため、この状態で本ステップＳ５においてエピタキシャル成長させることで、図２Ｅに示すように、非極性面に平行な成長面１７ａ及び極性面に平行な成長面１７ｂを有する活性層１７が形成される。なお、ステップＳ４において、第一半導体層１５が非極性面に平行な成長面１５ａのみを有する構成である場合には、本ステップＳ５において、活性層１７が非極性面に平行な成長面１７ａのみを有する構成であっても構わない。
【００７６】
本ステップＳ５が工程（ｃ）に対応する。
【００７７】
（ステップＳ６）
図２Ｆに示すように、活性層１７の上面に第二半導体層１９を成長させる。具体的な方法の一例としては、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃として、原料ガスとして、アンモニア、ＴＭＡ及びＴＭＧに加えて、ｐ型不純物を構成するためのビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を含めて更に成長させる。これにより、活性層１７の上層にｐ型Ａｌx4Ｇａ1-X4Ｎ（０＜ｘ４≦１）で構成された第二半導体層１９が形成される。なお、更に原料ガスの流量を変更してｐ+型ＧａＮ層をその上層に形成しても構わない。この場合、ｐ型Ａｌx4Ｇａ1-X4Ｎ（０＜ｘ４≦１）とｐ+型ＧａＮ層とによって第二半導体層１９が構成される。またｐ+型ＧａＮ層をｐ+型Ａｌx5Ｇａ1-X5Ｎ（０＜ｘ5≦１）で構成しても構わない。
【００７８】
本実施形態では、図２Ｆに示すように、第二半導体層１９の上面が平坦面となるように形成されている。第二半導体層１９の製膜条件を適宜設定することで、このように第二半導体層１９の上面を平坦面とすることが可能である。
【００７９】
本ステップＳ６が工程（ｄ）に対応する。
【００８０】
（ステップＳ７）
ステップＳ１〜Ｓ６を経て得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００８１】
（ステップＳ８）
次に、第二半導体層１９の面のうち、第二領域４内の第二半導体層１９に対してマスクをした状態で、露出している第一領域３内の第二半導体層１９に対してＫＯＨ等のアルカリ溶液を浸す。これにより、図２Ｇに示すように、第一領域３内にのみ第二半導体層１９の上面に凹凸形状５が形成される。
【００８２】
本ステップＳ８が工程（ｅ）に対応する。なお、本ステップＳ８は、ステップＳ７の前に実行されるものとしても構わない。
【００８３】
（ステップＳ９）
図２Ｈに示すように、第二半導体層１９の上面に第二電極２１を形成する。具体的には、第二半導体層１９の上面のうち、一以上の島状領域２４以外の領域に対して選択的に第二電極２１を形成する。このステップＳ９を経たウェハは、第二半導体層１９が島状に露出した領域２４と、第二電極２１が露出した領域を上面に有する。ここで、前記島状領域２４は、第二領域４内に形成される。
【００８４】
第二電極２１の具体的な形成方法は、例えば以下の通りである。
【００８５】
まず、第二電極２１を形成しない領域に対応した第二半導体層１９の上面の領域に、パターニングによってレジストを塗布する。このレジストを塗布する領域は、後に第一電極４１を形成する領域及び第一電極４１に近くて電流が集中しやすい領域に対応する。その後、レジストの上面を含む全面に、例えばスパッタ装置にて膜厚１５０ｎｍのＡｇ及び膜厚３０ｎｍのＮｉを成膜する。なお、この材料膜として、第二半導体層１９との密着性を高めるために、Ａｇ層の下に膜厚１．５ｎｍ程度のＮｉを成膜しても構わない。
【００８６】
次に、レジストをリフトオフした後、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で４００℃〜５５０℃（例えば４００℃）、６０秒〜３００秒間のコンタクトアニール処理を行って、第二電極２１を形成する。不活性ガス雰囲気でアニールをした場合、マイグレーションによる第二半導体層１９側へのＡｇの拡散を少なくすることができるため、ドライエア雰囲気の場合よりも更にショットキー効果を高めることができる。
【００８７】
本ステップＳ９が工程（ｈ）に対応する。
【００８８】
（ステップＳ１０）
図２Ｉに示すように、ステップＳ９を経て露出している、第二領域４内に位置する第二半導体層１９の面に対してエッチングを行って第一半導体層１５の上面を露出させる。
【００８９】
具体的には、ステップＳ９の終了時点で形成された第二電極２１の上面に対して、パターニングによってレジスト５１を塗布する。その後、このレジスト５１をマスクとして、第一半導体層１５の一部上面が露出するまで、第二半導体層１９及び活性層１７を、ＩＣＰ装置を用いたドライエッチングによって除去する。なお、本ステップＳ１０において、第一半導体層１５についても一部エッチング除去しても構わない。本ステップＳ１０によって、溝部７が形成される。この溝部７は「第二溝部」に対応する。
【００９０】
ステップＳ１０で形成される溝部７は、その後に第一半導体層１５に電流を供給するための第一電極４１を埋め込むための空間となる。このため、ステップＳ１０では、溝部７の底面の全ての領域において第一半導体層１５の面が露出するまで、エッチングを進行させる必要がある。
【００９１】
ここで、ステップＳ８において凹凸形状５が形成されている第二半導体層１９の面に対して、本ステップＳ１０を実行する場合について検討する。ステップＳ８で実行されるウェットエッチング工程は、ドライエッチングに比べて制御性が悪いため、第二半導体層１９の表面に形成されている凹凸形状５のピッチや高さはランダムに決定される。この結果、本ステップＳ１０において、溝部７の底面の全ての領域において第一半導体層１５の面が露出させるまでに必要なエッチング量は、素子毎に異なる場合が想定される。このため、製造される各素子において、確実に溝部７の底面の全ての領域に第一半導体層１５の面を露出させるためには、当該エッチング工程におけるエッチング量を多く確保しておく必要がある。この結果、供給するエッチングエネルギーが増大になるおそれがある。
【００９２】
また、エッチング開始時における半導体層の面に凹凸形状５が形成されていることで、投入されるエッチングエネルギーが基板１１に平行な面方向に分散されやすく、エッチング開始当初にエッチングが進行しにくい結果、供給するエッチングエネルギーが増大になるおそれがある。
【００９３】
これに対し、本実施形態のように、第二領域４内をエッチングして溝部７を形成する場合には、エッチング対象領域に係る第二半導体層１９の上面が平坦に構成されている。また、活性層１７の形状については、第一半導体層１５の厚み、溝部７のピッチ及び深さによって制御可能である。つまり、本ステップＳ９の前の段階で、設定されていた第一半導体層１５の厚み、溝部７のピッチ及び深さ等の情報に基づいて、本ステップＳ１０においてどの程度の深さまでエッチングを進行させれば第一半導体層１５の面を露出させられるかということを予め算定することができる。つまり、本実施形態に係る方法であれば、第一領域３内をエッチングする場合よりも、エッチング時に印加するエネルギー量を少なくすることができる。
【００９４】
本ステップＳ１０は工程（ｆ）に対応する。
【００９５】
（ステップＳ１１）
次に、ステップ１０において形成されていたレジスト５１をリフトオフした後、図２Ｊに示すように、溝部７の底面の中央部及び第二電極２１の上面に、パターニングによってレジスト５３を形成する。すなわち、溝部７の底面においてレジスト５３の外周に第一半導体層１５の上面を露出させた状態とする。その後、全面に絶縁層５４を形成する。絶縁層５４としてはＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、Ａｌ2Ｏ3等を用いることができる。
【００９６】
その後、図２Ｋに示すようにレジスト５３をリフトオフする。このとき、溝部７の内側面及び第二電極２１の一部上面に絶縁層５４が形成される。
【００９７】
（ステップＳ１２）
第二電極２１の上面にパターニングによってレジスト５５を形成する。その後、溝部７を充填するように、導電性材料を成膜して第一電極４１を形成する（図２Ｌ参照）。第一電極４１の形成方法の一例としては、膜厚１００ｎｍのＣｒと膜厚０．５〜３μｍのＡｕを蒸着した後、窒素雰囲気中で２５０℃、１分間程度のアニール処理を行う。その後、レジスト５５をリフトオフする（図２Ｍ参照）。
【００９８】
ステップＳ１１〜Ｓ１２によって、第二電極２１と電気的に絶縁した状態で溝部７内に第一電極４１が形成される。ステップＳ１１〜Ｓ１２が工程（ｇ）に対応する。
【００９９】
（後のステップ）
露出している第一電極４１，第二電極２１の上面に保護層４２、接合層４３を形成し、接合層４３を介して素子基板１２を接合する（図１参照）。具体的な一例としては以下の通りである。
【０１００】
電子線蒸着装置（ＥＢ装置）にて、ＴｉとＰｔを３周期成膜することで保護層４２を形成し、その後、保護層４２の上面（Ｐｔ表面）に、Ｔｉ及びＡｕ−Ｓｎハンダを蒸着させることで接合層４３を形成する。そして、この接合層４３を介して、各電極（４１，２１）に対して電圧を印加するための素子基板１２を貼り合わせる。素子基板１２としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、Ｓｉ等の半導体基板、又はＡｌＮ等の絶縁性基板に配線パターンを設けたものを利用することができる。
【０１０１】
〈別の製造方法〉
上述の方法では、ステップＳ２〜Ｓ４によって工程（ｂ）を実行したが、工程（ｂ）は種々の方法で実現することができる。なお、ステップＳ５以後については上述した内容と共通であるため割愛する。
【０１０２】
第一の方法は、図２Ｃに示す状態から、再度第三半導体層１３を成長させる工程（ｂ２）を実行した後、ステップＳ４と同様に第一半導体層１５を成長させる方法である（図２Ｎ参照）。工程（ｂ２）の実行前において、第一領域３内には溝部１４が存在することで凹凸面が形成されており、この凹凸面上に第三半導体層１３が成長することで、少なくとも非極性面１３ａを成長面とした第三半導体層１３が形成される。よって、その後に第一半導体層１５を成長させることで、図２Ｏに示すように、少なくとも非極性面に平行な成長面１５ａを有する第一半導体層１５が形成される。
【０１０３】
第二の方法は、図２Ｂに示す状態から第一半導体層１５を成長させる工程（ｂ４）を実行した後、所定の例えば＜１１−２０＞方向に沿った溝部を形成する工程（ｂ５）を実行する方法である（図２Ｐ参照）。そして、工程（ｂ５）の実行後、再び第一半導体層１５を成長させる工程（ｂ６）を実行する。工程（ｂ６）の実行前において、第一半導体層１５には凹凸面が形成されており、この凹凸面上に第一半導体層１５が再成長することで、図２Ｑに示すように、少なくとも非極性面に平行な成長面１５ａを有する第一半導体層１５が形成される。
【０１０４】
［第二実施形態］
本発明の第二実施形態につき、説明する。なお、本実施形態において、第一実施形態と共通の要素に対しては同一の符号を付し、その説明を適宜割愛する。
【０１０５】
〈構造〉
図３は、半導体発光素子の構造を模式的に示す図面である。図３は、図１と同様に、（ａ）は光取り出し面とは反対側から見たときの模式的な平面図であり、（ｂ）は（ａ）内におけるＡ−Ａ線で切断したときの模式的な断面図である。第一実施形態と共通の要素に対しては同一の符号を付している。なお、本実施形態の半導体発光素子１ａは、非極性面を成長面とする構造ではないため、第一実施形態とは異なり、図面内においてミラー指数を表示していない。
【０１０６】
本実施形態の半導体発光素子１ａにおいても、第一実施形態と同様に、第二半導体層１９は、第一領域３内において活性層１７とは反対側に位置する面が凹凸面で構成される一方、第二領域４内において活性層１７とは反対側に位置する面が平坦面で構成されている。そして、半導体発光素子１は、第二領域４内に孔部７を有しており、この孔部７内に挿入されるように第一電極４１が形成されている。
【０１０７】
本実施形態の半導体発光素子１ａにおいても、第一実施形態と同様に、孔部２４はエッチングによって形成される。図３に示すように、エッチング対象面が平坦面で形成されることで、エッチングエネルギーを活性層１７に均一的に与えることができる。よって、この第一電極４１を挿入するための孔部７を同一の寸法で形成できるので、製造される各半導体発光素子１ａ間の電気的特性が均一化され、高い歩留まりが実現できる。
【０１０８】
〈製造方法〉
第二実施形態に係る半導体発光素子１ａの製造方法につき、図３、及び図４Ａ〜図４Ｅを参照して説明する。なお、図４Ａ〜図４Ｂ、及び図４Ｃ（ｂ）〜図４Ｅ（ｂ）の各図においては、図３（ｂ）と同様に、各時点における素子を図３（ａ）内におけるＡ−Ａ線に対応する箇所で切断したときの模式的な断面図に相当する。また、図４Ｃ（ａ）〜図４Ｅ（ａ）は、図３（ａ）と同様に、各時点における素子を光取り出し面とは反対側から見たときの模式的な平面図に相当する。なお、第一実施形態と共通の箇所については説明を割愛する。
【０１０９】
（ステップＳ２１）
ステップＳ１と同様に、基板１１を準備する。この基板１１としては、一例として（０００１）面を有するサファイア基板を用いることができる。ステップＳ２１が工程（ａ）に対応する。
【０１１０】
（ステップＳ２２〜Ｓ２４）
図４Ａに示すように、基板１１上に第一半導体層１５、活性層１７、及び第二半導体層１９を形成する。具体的な方法の一例は以下の通りである。
【０１１１】
（ステップＳ２２）
まず、基板１１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層３６に対応する。具体的なアンドープ層３６の形成方法は、例えば以下の通りである。まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのＴＭＧ、及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、基板１１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【０１１２】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【０１１３】
そして、アンドープ層３６の上層に第一半導体層１５を形成する。引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ0.06Ｇａ0.94Ｎの組成を有し、Ｓｉ濃度が５×１０19／ｃｍ3で、厚みが２μｍの第一半導体層１５がアンドープ層３６の上層に形成される。
【０１１４】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有する第一半導体層１５を実現してもよい。
【０１１５】
上記の説明では、第一半導体層１５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
【０１１６】
このステップＳ２２が工程（ｂ）に対応する。
【０１１７】
（ステップＳ２３）
次に、第一半導体層１５の上層に、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる活性層１７を形成する。
【０１１８】
具体的には、まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのＴＭＩ及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が１５周期繰り返されてなる活性層１７が、第一半導体層１５の上層に形成される。
【０１１９】
このステップＳ２３が工程（ｃ）に対応する。
【０１２０】
（ステップＳ２４）
次に、活性層１７の上層に、例えばＡｌＧａＮで構成される第二半導体層１９を形成する。第二半導体層１９の具体的な形成方法は例えば以下の通りである。
【０１２１】
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのＣｐ2Ｍｇを処理炉内に６０秒間供給する。これにより、活性層３３の表面に、厚みが２０ｎｍのＡｌ0.3Ｇａ0.7Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ0.13Ｇａ0.87Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層により第二半導体層１９が形成される。
【０１２２】
なお、その後、ＴＭＡの供給を停止すると共に、Ｃｐ2Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０20／ｃｍ3程度のｐ型コンタクト層を形成してもよい。この場合、第二半導体層１９にはこのｐ型コンタクト層も含まれる。
【０１２３】
このステップＳ２４が工程（ｄ）に対応する。
【０１２４】
（ステップＳ２５）
ウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【０１２５】
（ステップＳ２６）
次に、第二半導体層１９の面のうち、第二領域４内の第二半導体層１９に対してマスクをした状態で、露出している第一領域３内の第二半導体層１９に対してＫＯＨ等のアルカリ溶液を浸す。これにより、図４Ｂに示すように、第一領域３内にのみ第二半導体層１９の上面に凹凸形状５が形成される。
【０１２６】
本ステップＳ２６が工程（ｅ）に対応する。なお、本ステップＳ２６は、ステップＳ２５の前に実行されるものとしても構わない。
【０１２７】
（ステップＳ２７）
図４Ｃに示すように、ステップＳ９と同様に第二電極２１を形成する。本ステップＳ２７は工程（ｈ）に対応する。
【０１２８】
（ステップＳ２８）
図４Ｄに示すように、ステップＳ１０と同様、ステップＳ２７を経て露出している、第二領域４内に位置する第二半導体層１９の面に対してエッチングを行って第一半導体層１５の上面を露出させる。本ステップＳ２８では、第一実施形態におけるステップＳ１０と同様に、上面が平坦面で構成された、第二領域４内の第二半導体層１９、及びその下方の活性層１７に対してエッチングが行われるため、隣接箇所に対しても同じ寸法のエッチング量で第一半導体層１５を露出させることができる。
【０１２９】
本ステップＳ２８は工程（ｆ）に対応する。
【０１３０】
（ステップＳ２９）
図４Ｅに示すように、ステップＳ１１〜Ｓ１２と同様の方法で絶縁層５４及び第一電極４１を形成する。本ステップＳ２９が工程（ｇ）に対応する。
【０１３１】
（後のステップ）
その後も第一実施形態と同様の工程を経て、図３に示すような半導体発光素子１ａが実現される。
【０１３２】
なお、この後、基板１１を剥離する工程を実行しても構わない。より具体的な一例としては、基板１１を上に、素子基板１２を下に向けた状態で、基板１１側からＫｒＦエキシマレーザを照射して、基板１１とエピタキシャル層の界面を分解させることで基板１１の剥離を行う。その後、ウェハ上に残存しているＧａＮ（アンドープ層３６）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、第一半導体層１５を露出させる。この工程を経ることで、図５に示す半導体発光素子１ａが実現される。なお、図５は、（ａ）が光取り出し面側（第一半導体層１５側）から見た模式的な平面図であり、（ｂ）が素子１ａを（ａ）におけるＡ−Ａ線で切断したときの模式的な断面図である。
【０１３３】
［別実施形態］
以下において、別実施形態の構成について説明する。
【０１３４】
〈１〉  第一実施形態の構成では、活性層１７が、第一領域３及び第二領域４の双方に非極性面に平行な成長面１７ａを有する場合について説明した。しかし、活性層１７は、少なくとも一部の領域において、非極性面に平行な成長面１７ａを有する構成であるものとしても構わない。
【０１３５】
〈２〉  第一実施形態において、溝部１４の延伸方向が＜１１−２０＞方向である場合を例に挙げて説明したが、これはあくまで一例であり、活性層１７が非極性面に平行な成長面１７ａを有して成長することができれば、溝部１４の延伸方向は他の方向でも構わない。
【０１３６】
〈３〉  上記の各実施形態では、第一半導体層１５をｎ型半導体層とし、第二半導体層１９をｐ型半導体層として説明したが、これはあくまで一例であって、上記実施形態の構成からｎ型とｐ型を反転させた半導体発光素子を本発明から排除する趣旨ではない。
【０１３７】
〈４〉  上記の各実施形態では、第一電極４１が孔部７内に形成された、ビア型構造の半導体発光素子１について説明した。しかし、例えば第二領域４を基板１１の端部領域とすることで、同様に、歩留まりの高い横型やフリップチップ型の半導体発光素子１を実現することができる。
【符号の説明】
【０１３８】
１，１ａ            ：    半導体発光素子
３            ：    第一領域
４            ：    第二領域
５            ：    凹凸形状
７            ：    孔部／溝部（第二溝部）
１１            ：    基板
１２            ：    素子基板
１３            ：    第三半導体層
１４            ：    溝部（第一溝部）
１５            ：    第一半導体層
１５ａ          ：    第一半導体層の非極性面
１５ｂ          ：    第一半導体層の極性面
１７            ：    活性層
１７ａ          ：    活性層の非極性面
１７ｂ          ：    活性層の極性面
１９            ：    第二半導体層
２１            ：    第二電極
２４            ：    島状領域
３６            ：    アンドープ層
４１            ：    第一電極
４２            ：    保護層
４３            ：    接合層
５１            ：    レジスト
５３            ：    レジスト
５４            ：    絶縁層
５５            ：    レジスト
【図１】
2016195171.tif 000003
【図２Ａ】
2016195171.tif 000004
【図２Ｂ】
2016195171.tif 000005
【図２Ｃ】
2016195171.tif 000006
【図２Ｄ】
2016195171.tif 000007
【図２Ｅ】
2016195171.tif 000008
【図２Ｆ】
2016195171.tif 000009
【図２Ｇ】
2016195171.tif 000010
【図２Ｈ】
2016195171.tif 000011
【図２Ｉ】
2016195171.tif 000012
【図２Ｊ】
2016195171.tif 000013
【図２Ｋ】
2016195171.tif 000014
【図２Ｌ】
2016195171.tif 000015
【図２Ｍ】
2016195171.tif 000016
【図２Ｎ】
2016195171.tif 000017
【図２Ｏ】
2016195171.tif 000018
【図２Ｐ】
2016195171.tif 000019
【図２Ｑ】
2016195171.tif 000020
【図３】
2016195171.tif 000021
【図４Ａ】
2016195171.tif 000022
【図４Ｂ】
2016195171.tif 000023
【図４Ｃ】
2016195171.tif 000024
【図４Ｄ】
2016195171.tif 000025
【図４Ｅ】
2016195171.tif 000026
【図５】
2016195171.tif 000027