(57)【要約】      （修正有）【課題】酸化物半導体をチャネル層に用いるＣＨＥ型ＴＦＴの製造において、ソース電極、ドレイン電極等の酸化を抑止し、かつ適正な断面形状にウェットエッチング加工できる方法を提供する。【解決手段】ソース、ドレイン配線として、下地層１３及びキャップ層１５をＭｏＮｉＮｂ合金膜で、低抵抗層１４をＣｕで形成する。この積層金属膜を一度のウェットエッチングでパターニングし、ドレイン電極１６及びソース電極１７を形成する。耐食性が良いＭｏＮｉＮｂ合金で覆われているので、主配線層のＣｕが腐食せず、かつプラズマＣＶＤにより酸化性雰囲気で酸化物からなる保護絶縁膜１８を形成しても、Ｃｕが酸化しない。ウェットエッチングで積層金属膜の側壁テーパ角を２０度以上７０度未満に制御できる。【選択図】図５
2016189477.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
ゲート絶縁膜と、
酸化物半導体からなるチャネル層と、
ソース電極およびドレイン電極と、
保護膜と、
を有する薄膜トランジスタであって、
前記ゲート電極、前記ソース電極、前記ドレイン電極その他の当該薄膜トランジスタの
動作に寄与する導電体配線層の少なくともいずれかが、下層バリア層、主配線低抵抗層及
び上層キャップ層を含む積層金属膜で形成され、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャッ
プ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなること、
を特徴とする薄膜トランジスタ。
【請求項２】
請求項１に記載の薄膜トランジスタであって、
前記ゲート電極は絶縁性基板上に形成され、
前記ゲート絶縁膜は前記ゲート電極を覆って前記絶縁性基板上に積層され、
前記チャネル層は、前記ゲート絶縁膜を間に挟んで前記ゲート電極の上に配置された酸
化物半導体からなり、
前記ソース電極および前記ドレイン電極は、前記チャネル層上に間隙を設け互いに分離
して配置され、
前記保護膜は前記ソース電極及びドレイン電極、並びに前記間隙に露出する前記チャネ
ル層を覆うこと、
を特徴とする薄膜トランジスタ。
【請求項３】
請求項１に記載の薄膜トランジスタであって、
前記ゲート電極は絶縁性基板上に形成され、
前記ゲート絶縁膜は前記ゲート電極を覆って前記絶縁性基板上に積層され、
前記ソース電極及び前記ドレイン電極は前記ゲート絶縁膜上に間隙を設け互いに分離し
て配置され、
前記チャネル層は、前記ソース電極及びドレイン電極の前記間隙に跨がって配置された
酸化物半導体からなり、
前記保護膜は前記ソース電極、前記ドレイン電極及び前記チャネル層を覆うこと、
を特徴とする薄膜トランジスタ。
【請求項４】
請求項１に記載の薄膜トランジスタであって、
さらにチャネル保護層を有し、
前記ゲート電極は絶縁性基板上に形成され、
前記ゲート絶縁膜は前記ゲート電極を覆って前記絶縁性基板上に積層され、
前記チャネル層は、前記ゲート絶縁膜を間に挟んで前記ゲート電極の上に配置された、
酸化物半導体からなり、
前記チャネル保護層は前記チャネル層上およびゲート絶縁膜上の一部に配置され、
前記ソース電極および前記ドレイン電極は前記チャネル層上に間隙を設け互いに分離し
て配置され、
前記保護膜は前記ソース電極及びドレイン電極、並びに前記チャネル保護層を覆うこと
、
を特徴とする薄膜トランジスタ。
【請求項５】
請求項１に記載の薄膜トランジスタにおいて、
前記モリブデン合金は、ニッケルを１０〜４０原子％含有し、ニオブを４〜２０原子％
含有し、残りがモリブデンであること、を特徴とする薄膜トランジスタ。
【請求項６】
請求項１に記載の薄膜トランジスタにおいて、
前記下層バリア層、主配線低抵抗層及び上層キャップ層を含む前記積層金属膜で形成さ
れる、前記ゲート電極、あるいは前記ソース電極および前記ドレイン電極の、側壁テーパ
角は２０度以上７０度未満であること、を特徴とする薄膜トランジスタ。
【請求項７】
ゲート電極と、ゲート絶縁膜と、酸化物半導体からなるチャネル層と、ソース電極およ
びドレイン電極と、保護膜とを有する薄膜トランジスタを製造する方法であって、
前記ゲート電極、前記ソース電極、前記ドレイン電極その他の当該薄膜トランジスタの
動作に寄与する導電体配線層の少なくともいずれかを、下層バリア層、主配線低抵抗層及
び上層キャップ層を含む積層金属膜で形成し、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャッ
プ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなり、前記
積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェットエッチン
グでパターニングすること、
を特徴とする薄膜トランジスタの製造方法。
【請求項８】
請求項７に記載の薄膜トランジスタの製造方法であって、
絶縁性基板上に前記ゲート電極を形成する工程と、
前記ゲート電極上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記酸化物半導体を主成分とする前記チャネル層を形成する工程
と、
前記チャネル層を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記
下層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブ
を含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成す
る工程と、
前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェットエ
ッチングによりパターニングして、前記チャネル層上にて間隙を有し互いに分離した前記
ソース電極及び前記ドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極と前記間隙に露出する前記チャネル層とを覆う前記保
護膜を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項９】
請求項７に記載の薄膜トランジスタの製造方法であって、
絶縁性基板上に前記ゲート電極を形成する工程と、
前記ゲート電極上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前
記下層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオ
ブを含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成
する工程と、
前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェットエ
ッチングでパターニングして、前記ゲート電極上にて間隙を有し互いに分離した前記ソー
ス電極及び前記ドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極の形成後、それらの前記間隙に跨がり、前記酸化物半
導体を主成分とする前記チャネル層を形成する工程と、
前記ソース電極及びドレイン電極と前記チャネル層とを覆う前記保護膜を形成する工程
と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項１０】
請求項７に記載の薄膜トランジスタの製造方法であって、
絶縁性基板上に前記ゲート電極を形成する工程と、
前記ゲート電極上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記酸化物半導体を主成分とする前記チャネル層を形成する工程
と、
前記チャネル層上およびゲート絶縁膜上の一部にチャネル保護層を形成する工程と、
前記チャネル層を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記
下層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブ
を含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成す
る工程と、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウ
ェットエッチングでパターニングして、前記ゲート電極上にて間隙を有し互いに分離した
前記ソース電極及び前記ドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極と前記チャネル保護層とを覆う、前記保護膜を形成す
る工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項１１】
請求項７に記載の薄膜トランジスタの製造方法において、
前記保護膜のドライエッチングによりコンタクトホールを形成する工程を有し、前記コ
ンタクトホール底部に前記ソース電極あるいはドレイン電極の前記上層キャップ層が露出
すること、
を特徴とする薄膜トランジスタの製造方法。
【請求項１２】
請求項７に記載の薄膜トランジスタの製造方法において、
前記モリブデン合金は、ニッケルを１０〜４０原子％含有し、ニオブを４〜２０原子％
含有し、残りがモリブデンであること、を特徴とする薄膜トランジスタの製造方法。
【請求項１３】
請求項７に記載の薄膜トランジスタの製造方法において、
前記酸化物半導体は、インジウム、ガリウム、亜鉛及びスズのうち少なくとも１種類の
金属元素を含む酸化物であること、を特徴とする薄膜トランジスタの製造方法。
【請求項１４】
請求項７に記載の薄膜トランジスタの製造方法であって、
前記ゲート電極、前記ソース電極、前記ドレイン電極その他の当該薄膜トランジスタの
動作に寄与する導電体配線層の少なくともいずれかの側壁テーパ角が２０度以上７０度未
満であること、を特徴とする薄膜トランジスタの製造方法。
【請求項１５】
ゲート電極と、
ゲート絶縁膜と、
アモルファスシリコンからなるチャネル層と、
ソース電極およびドレイン電極と、
保護膜と、
を有する薄膜トランジスタであって、
前記ゲート電極、前記ソース電極、前記ドレイン電極その他の当該薄膜トランジスタの
動作に寄与する導電体配線層の少なくともいずれかが、下層バリア層、主配線低抵抗層及
び上層キャップ層を含む積層金属膜で形成され、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャッ
プ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなること、
を特徴とする薄膜トランジスタ。
【請求項１６】
ゲート電極と、ゲート絶縁膜と、アモルファスシリコンからなるチャネル層と、ソース
電極およびドレイン電極と、保護膜とを有する薄膜トランジスタを製造する方法であって
、
前記ゲート電極、前記ソース電極、前記ドレイン電極その他の当該薄膜トランジスタの
動作に寄与する導電体配線層の少なくともいずれかが、下層バリア層、主配線低抵抗層及
び上層キャップ層を含む積層金属膜で形成され、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャッ
プ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなり、前記
積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェットエッチン
グでパターニングすること、
を特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャネル部分に酸化物半導体を用いた薄膜トランジスタ（Thin Film Transi
stor：ＴＦＴ）、及びその製造方法に関する。
【背景技術】
【０００２】
アクティブマトリクス基板を具備した液晶パネルは薄型テレビ、タブレット端末、スマ
ートフォンなどの製品に用いられている。薄型テレビに代表される大型パネルのアプリケ
ーションでは、三次元表示や動画質向上のための高駆動周波数化、４Ｋ解像度（４Ｋ２Ｋ
）など画素数の増大、画面サイズ大型化といった要求がある。一方、タブレット端末やス
マートフォンに代表される中小型パネルのアプリケーションでは、画素サイズの高精細化
、回路内蔵技術による狭額縁化といったニーズが高まっている。これらの要求に応えるに
は、アクティブマトリクス基板においては、ＴＦＴ素子の高移動度化や高集積化、信号線
の低抵抗化が必要となる。この点で、ＴＦＴのチャネルを従来、標準的であったアモルフ
ァスシリコンに代えて、酸化物半導体で形成することに関心が集まっている。特に最近は
、キャリアの高移動度と特性均一性とを兼ね備えたデバイスとして、透明アモルファス酸
化物半導体（Transparent Amorphous Oxide Semiconductors：ＴＡＯＳ）を用いたＴＦＴ
が注目されている。
【０００３】
ここで、ＴＦＴの代表的な構造として、チャネルエッチ（ＣＨＥ）型とチャネルエッチ
ストッパ（ＣＥＳ）型とがある。図１２はＣＨＥ型ＴＦＴの模式的な垂直断面図であり、
図１３はＣＥＳ型ＴＦＴの模式的な垂直断面図である。いずれのＴＦＴも逆スタガ型であ
り、ガラスなどの絶縁性基板５０上にゲート電極５２、ゲート絶縁膜５４、チャネル層５
６が順番に形成され、その上に、ドレイン電極５８及びソース電極６０が通常、同一の金
属薄膜（以下ＳＤメタルと称する）をパターニングして形成される。
【０００４】
図１２に示すＣＨＥ型ＴＦＴではＳＤメタルはチャネル層５６の表面を覆って積層され
、そのエッチングでは、ソース−ドレイン間を分離する間隙にチャネル層５６が露出する
。そのため、ＳＤメタルのエッチングの際に、チャネル層５６がエッチングされたり、良
好な半導体物性をエッチングダメージにより失ったりしないようにする必要がある。
【０００５】
図１３に示すＣＥＳ型ＴＦＴではチャネル層５６の形成後、Ｓ／Ｄメタルのパターニン
グの際におけるエッチング液の接触を避けるために、チャネル層５６を保護するためのス
トッパ層７０が成膜される。ストッパ層７０はフォトリソグラフィ技術によりパターニン
グされ、ドレイン電極５８及びソース電極６０とチャネル層５６との接触部分は除去され
るが、ソース−ドレイン間に位置するチャネル上にはエッチングストッパ７２として残さ
れる。しかる後、ＳＤメタルが積層されパターニングされ、エッチングストッパ７２上に
てＳＤメタルがエッチング除去されることにより互いに分離したドレイン電極５８とソー
ス電極６０とが形成される。このトランジスタ構造を保護するために、その上に保護膜６
２が形成される。例えば、液晶パネルでは、保護膜６２にコンタクトホール６４を形成し
、保護膜６２に積層される透明な画素電極６６が当該コンタクトホール６４を介してソー
ス電極６０に電気的に接続される。
【０００６】
ＣＨＥ型の製造プロセスでは、ストッパ層７０の形成及びパターニングが省略されるの
で、ＣＥＳ型よりプロセスの簡素化が可能であり製造コストを低減できる。そのため、酸
化物半導体をチャネル層５６に用いたＣＨＥ型ＴＦＴの実現が望まれている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２００４−１４０３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、ＣＨＥ型の製造プロセスを成立させるＳＤメタルの材料や膜構造と、エッチン
グ液との組合せが難しいという課題があった。言い換えればエッチング加工形状が優れ、
かつＴＡＯＳ層が溶解せず、かつ半導体物性も劣化しない、ＳＤメタルの材料、膜構造と
、エッチング液との組合せが難しいという課題があった。
【０００９】
また酸化物半導体は還元性雰囲気に曝されると特性が劣化し得る。よって、酸化物半導
体を用いたＣＨＥ型ＴＦＴでは、チャネル層５６に接する保護膜６２やゲート絶縁膜５４
を酸化ケイ素等の酸化物絶縁体とすることが望ましい。ところが、酸化物絶縁体をＣＶＤ
（Chemical Vapor Deposition）で成膜する際の雰囲気は酸化性雰囲気であるため、ドレ
イン電極５８、ソース電極６０の表面が銅（Ｃｕ）などの酸化しやすい金属からなると、
保護膜６２の成膜時に酸化し、電気抵抗の増加や断線等の不良が生じるという問題があっ
た。
【００１０】
ソース電極及びドレイン電極（以下、これら２つの電極を合わせてＳＤ電極と称する）
の材料の候補としては、酸化しにくい金属単層か、Ｃｕなどの低抵抗な材料を別の金属材
料で上下から挟んだ３層構造が挙げられる。ここで当該３層構造における下層はＣｕが半
導体層に拡散するのを防ぐバリア層で、半導体層とのオーミックコンタクト性に優れてい
ることが望ましい。また上層はＣｕの酸化を防ぐキャップ層である。この３層構造をパタ
ーニングする際に、例えば複数の段階に分けてエッチングすると、ＣＨＥ型の上述した製
造プロセスの簡素化の利点が損なわれる。一方、当該３層構造を一度にエッチングすると
、エッチングレートの相違などの影響で、いずれかの層がその他の層より大きく横方向に
後退する場合がある。例えばキャップ層のみが深くサイドエッチされると、期待するＣｕ
層の酸化防止の機能が損なわれる。また逆にキャップ層のエッチング速度が小さいと、エ
ッチングで形成される積層構造の側面のテーパ角が大きくなって垂直に近くなったり、あ
るいは逆テーパになったりする。この結果、ＴＡＯＳ層上やＳＤ電極上に堆積される保護
膜等の被覆性が損なわれたりするという問題があった。
【００１１】
本発明は上記問題点を解決するためになされたものであり、特に酸化物半導体をチャネ
ル層に用いるＴＦＴにおける電極及びチャネル層の好適な構造及びその製造方法であって
、またアモルファスシリコン(ａ−Ｓｉ)をチャネル層に用いるＴＦＴでも適用可能なＴＦ
Ｔ構造及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
（１）本発明に係る薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、酸化物半導
体からなるチャネル層と、ソース電極およびドレイン電極と、保護膜と、を有する薄膜ト
ランジスタであって、前記ゲート電極、前記ソース電極、前記ドレイン電極その他の当該
薄膜トランジスタの動作に寄与する導電体配線層の少なくともいずれかが、下層バリア層
、主配線低抵抗層及び上層キャップ層を含む積層金属膜で形成され、前記主配線低抵抗層
は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層の少なくとも一方
は、ニッケル及びニオブを含有するモリブデン合金からなることとした。
【００１３】
（２）上記（１）に記載の薄膜トランジスタにおいて、前記ゲート電極は絶縁性基板上
に形成され、前記ゲート絶縁膜は前記ゲート電極を覆って前記絶縁性基板上に積層され、
前記チャネル層は、前記ゲート絶縁膜を間に挟んで前記ゲート電極の上に配置された酸
化物半導体からなり、前記ソース電極および前記ドレイン電極は、前記チャネル層上に間
隙を設け互いに分離して配置され、前記保護膜は前記ソース電極及びドレイン電極、並び
に前記間隙に露出する前記チャネル層を覆うこととすることができる。
【００１４】
（３）上記（１）に記載の薄膜トランジスタにおいて、前記ゲート電極は絶縁性基板上
に形成され、前記ゲート絶縁膜は前記ゲート電極を覆って前記絶縁性基板上に積層され、
前記ソース電極及び前記ドレイン電極は前記ゲート絶縁膜上に間隙を設け互いに分離して
配置され、前記チャネル層は、前記ソース電極及びドレイン電極の前記間隙に跨がって配
置された酸化物半導体からなり、前記保護膜は前記ソース電極、前記ドレイン電極及び前
記チャネル層を覆うこととすることができる。
【００１５】
（４）上記（１）に記載の薄膜トランジスタにおいて、さらにチャネル保護層を有し、
前記ゲート電極は絶縁性基板上に形成され、前記ゲート絶縁膜は前記ゲート電極を覆って
前記絶縁性基板上に積層され、前記チャネル層は、前記ゲート絶縁膜を間に挟んで前記ゲ
ート電極の上に配置された、酸化物半導体からなり、前記チャネル保護層は前記チャネル
層上およびゲート絶縁膜上の一部に配置され、前記ソース電極および前記ドレイン電極は
前記チャネル層上に間隙を設け互いに分離して配置され、前記保護膜は前記ソース電極及
びドレイン電極、並びに前記チャネル保護層を覆うこととすることができる。
【００１６】
（５）上記（１）に記載の薄膜トランジスタにおいて、前記モリブデン合金は、ニッケ
ルを１０〜４０原子％含有し、ニオブを４〜２０原子％含有し、残りがモリブデンである
こととすることができる。
【００１７】
（６）上記（１）に記載の薄膜トランジスタにおいて、前記下層バリア層、主配線低抵
抗層及び上層キャップ層を含む前記積層金属膜で形成される、前記ゲート電極、あるいは
前記ソース電極および前記ドレイン電極の、側壁テーパ角は２０度以上７０度未満である
こととすることができる。
【００１８】
（７）本発明に係る薄膜トランジスタの製造方法は、ゲート電極と、ゲート絶縁膜と、
酸化物半導体からなるチャネル層と、ソース電極およびドレイン電極と、保護膜とを有す
る薄膜トランジスタを製造する方法であって、前記ゲート電極、前記ソース電極、前記ド
レイン電極その他の当該薄膜トランジスタの動作に寄与する導電体配線層の少なくともい
ずれかを、下層バリア層、主配線低抵抗層及び上層キャップ層を含む積層金属膜で形成し
、前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャッ
プ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなり、前記
積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェットエッチン
グでパターニングすることとした。
【００１９】
（８）上記（７）に記載の薄膜トランジスタの製造方法において、絶縁性基板上に前記
ゲート電極を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記酸化物半導体を主成分とする前記チャネル層を形成する工程と
、前記チャネル層を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記
下層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブ
を含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成す
る工程と、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウ
ェットエッチングによりパターニングして、前記チャネル層上にて間隙を有し互いに分離
した前記ソース電極及び前記ドレイン電極を形成する工程と、前記ソース電極及びドレイ
ン電極と前記間隙に露出する前記チャネル層とを覆う前記保護膜を形成する工程と、を有
することとすることができる。
【００２０】
（９）上記（７）に記載の薄膜トランジスタの製造方法において、絶縁性基板上に前記
ゲート電極を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記
下層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブ
を含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成す
る工程と、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウ
ェットエッチングでパターニングして、前記ゲート電極上にて間隙を有し互いに分離した
前記ソース電極及び前記ドレイン電極を形成する工程と、前記ソース電極及びドレイン電
極の形成後、それらの前記間隙に跨がり、前記酸化物半導体を主成分とする前記チャネル
層を形成する工程と、前記ソース電極及びドレイン電極と前記チャネル層とを覆う前記保
護膜を形成する工程と、を有することとすることができる。
【００２１】
（１０）上記（７）に記載の薄膜トランジスタの製造方法において、絶縁性基板上に前
記ゲート電極を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を形成する工程と
、前記ゲート絶縁膜上に前記酸化物半導体を主成分とする前記チャネル層を形成する工程
と、前記チャネル層上およびゲート絶縁膜上の一部にチャネル保護層を形成する工程と、
前記チャネル層を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記下
層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブを
含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成する
工程と、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェ
ットエッチングでパターニングして、前記ゲート電極上にて間隙を有し互いに分離した前
記ソース電極及び前記ドレイン電極を形成する工程と、前記ソース電極及びドレイン電極
と前記チャネル保護層とを覆う、前記保護膜を形成する工程と、を有することとすること
ができる。
【００２２】
（１１）上記（７）に記載の薄膜トランジスタの製造方法において、前記保護膜のドラ
イエッチングによりコンタクトホールを形成する工程を有し、前記コンタクトホール底部
に前記ソース電極あるいはドレイン電極の前記上層キャップ層が露出することとすること
ができる。
【００２３】
（１２）上記（７）に記載の薄膜トランジスタの製造方法において、前記モリブデン合
金は、ニッケルを１０〜４０原子％含有し、ニオブを４〜２０原子％含有し、残りがモリ
ブデンであることとすることができる。
【００２４】
（１３）上記（７）に記載の薄膜トランジスタの製造方法において、前記酸化物半導体
は、インジウム、ガリウム、亜鉛及びスズのうち少なくとも１種類の金属元素を含む酸化
物であることとすることができる。
【００２５】
（１４）上記（７）に記載の薄膜トランジスタの製造方法において、前記ゲート電極、
前記ソース電極、前記ドレイン電極その他の当該薄膜トランジスタの動作に寄与する導電
体配線層の少なくともいずれかの側壁テーパ角が２０度以上７０度未満であることとする
ことができる。
【００２６】
（１５）他の本発明に係る薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、アモ
ルファスシリコンからなるチャネル層と、ソース電極およびドレイン電極と、保護膜と、
を有する薄膜トランジスタであって、前記ゲート電極、前記ソース電極、前記ドレイン電
極その他の当該薄膜トランジスタの動作に寄与する導電体配線層の少なくともいずれかが
、下層バリア層、主配線低抵抗層及び上層キャップ層を含む積層金属膜で形成され、前記
主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層の
少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなる。
【００２７】
（１６）他の本発明に係る薄膜トランジスタの製造方法は、ゲート電極と、ゲート絶縁
膜と、アモルファスシリコンからなるチャネル層と、ソース電極およびドレイン電極と、
保護膜とを有する薄膜トランジスタを製造する方法であって、前記ゲート電極、前記ソー
ス電極、前記ドレイン電極その他の当該薄膜トランジスタの動作に寄与する導電体配線層
の少なくともいずれかが、下層バリア層、主配線低抵抗層及び上層キャップ層を含む積層
金属膜で形成され、前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及
び前記上層キャップ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合
金からなり、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度の
ウェットエッチングでパターニングする。
【発明の効果】
【００２８】
本発明によれば、酸化物半導体をチャネル層に用いるＣＨＥ型ＴＦＴの製造において、
ソース電極、ドレイン電極等の酸化を抑止し、かつ適正な断面形状にウェットエッチング
加工できる。またａ−Ｓｉ  ＴＦＴにも適用できる。
【図面の簡単な説明】
【００２９】
【図１】本発明に関わるＣｕ配線用エッチング液に１０分間浸漬した後の、アモルファスＩｎＧａＺｎ複合酸化物膜のキャリア密度を示すグラフである。
【図２】本発明に関わるＣｕ配線用エッチング液に１０分間浸漬した前後における、アモルファスＩｎＧａＺｎ複合酸化物膜表面の相対的な各元素の存在割合の変化を示す模式図である。
【図３】本発明に関わるＣｕ配線用エッチング液を使った場合の、Ｃｕ膜、Ｍｏ合金膜、およびアモルファスＩｎＧａＺｎ複合酸化物膜のエッチングレートを示す説明図である。
【図４】本発明のウェットエッチングプロセスでＭｏ合金／Ｃｕ／Ｍｏ合金３層膜をエッチングしたときの断面加工形状を示すＳＥＭ写真である。
【図５】ＩＰＳ方式の液晶表示パネルの垂直断面の一部の模式図である。
【図６】第１フォトリソグラフィ工程を説明するためのアクティブマトリクス基板の垂直断面の一部の模式図、および概略のプロセスフロー図である。
【図７】第２フォトリソグラフィ工程を説明するためのアクティブマトリクス基板の垂直断面の一部の模式図、および概略のプロセスフロー図である。
【図８】第３フォトリソグラフィ工程を説明するためのアクティブマトリクス基板の垂直断面の一部の模式図、および概略のプロセスフロー図である。
【図９】第４フォトリソグラフィ工程を説明するためのアクティブマトリクス基板の垂直断面の一部の模式図、および概略のプロセスフロー図である。
【図１０】第５フォトリソグラフィ工程を説明するためのアクティブマトリクス基板の垂直断面の一部の模式図、および概略のプロセスフロー図である。
【図１１】ＳＤ配線にＭｏ合金／Ｃｕ／Ｍｏ合金３層構造を採用したときの、ＣＨＥ型ＴＡＯＳ−ＴＦＴのＶｇ−Ｉｄ特性である。
【図１２】ＣＨＥ型ＴＦＴの模式的な垂直断面図である。
【図１３】ＣＥＳ型ＴＦＴの模式的な垂直断面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態（以下実施形態という）の一つである、酸化物半導体を採用
したＣＨＥ型ＴＦＴについて、図面に基づいて説明する。実施形態として液晶表示パネル
に用いられるＴＦＴを説明する。
【００３１】
図１は、ソース、ドレイン層のウェットエッチング過程を模擬した実験結果である。過
酸化水素および有機酸を主成分としてｐＨ＝３に調整した、本発明に関わるＣｕ配線用エ
ッチング液に５分間浸漬する処理を行った後の、アモルファスＩｎＧａＺｎ複合酸化物膜
のキャリア密度の変化を示している。未処理の場合および同様に当該処理を施した２枚の
試料（サンプル１およびサンプル２）について、２５０℃および３５０℃で１時間アニー
ルした後の値を示している。ここで、図１の各棒グラフ対において左側の棒グラフが２５
０℃の場合の値を表し、右側の棒グラフが３５０℃の場合の値を表す。
【００３２】
良好なＴＦＴ特性を得るためには、酸化物半導体層の単膜物性としてキャリア密度が１
０１６ｃｍ−３以下であるのが望ましい。図１に示す結果は、３５０℃で１ｈアニールす
れば、いずれの試料も１０１６ｃｍ−３以下であり、ＴＡＯＳ膜を活性層にしてＴＦＴを
形成する上で良好な特性の範囲内にある。すなわち、ＴＡＯＳ膜が本発明で用いるＳＤメ
タルエッチング液に触れてしまっても、当該アニールにより良好な半導体物性が維持され
るので、チャネルエッチ型のデバイス構造を形成することができる。なお２５０℃、１ｈ
のアニールでは、いずれのサンプルもキャリア密度が１０１６ｃｍ−３以上であり、エッ
チングプロセスに関わらず半導体層としては不適である。
【００３３】
図２も図１と同様に、ソース、ドレイン層のウェットエッチング過程を模擬した実験結
果である。図１と同仕様の、本発明に関わるＣｕ配線用エッチング液に１０分間浸漬した
前後における、アモルファスＩｎＧａＺｎ複合酸化物（ａ−ＩＧＺＯ）膜表面の相対的な
各元素の存在割合の変化を示している。
【００３４】
エッチング液浸漬後には、相対的にわずかに亜鉛（Ｚｎ）が減少してインジウム（Ｉｎ
）が増加している。これはｐＨ＝３の条件でＺｎがわずかに選択溶解したことによるが、
大きな存在割合の変化はない。
【００３５】
図３は、図１や図２と同仕様の、本発明に関わるＣｕ配線用エッチング液に浸漬したと
きにおける、Ｃｕ膜，モリブデン（Ｍｏ）合金膜（Ｍｏ−２０ａｔ％Ｎｉ−５ａｔ％Ｎｂ
），ａ−ＩＧＺＯ膜のエッチレートを示している。ＣｕやＭｏ合金に対してａ−ＩＧＺＯ
のエッチレートは遅く十分なエッチング選択比が取れる。
【００３６】
図１〜図３の結果から、ＣＨＥ型ＴＡＯＳ−ＴＦＴを製造するプロセスにおいて、過酸
化水素および有機酸を主成分とするエッチング液を採用して、ソース、ドレイン層をエッ
チングしても、酸化物半導体層はほとんどエッチングされず、かつ半導体物性の劣化もな
いことがわかる。
【００３７】
図４は、Ｍｏ合金／Ｃｕ／Ｍｏ合金３層構造を、図１の説明で記載したＣｕ配線用の液
でエッチングしたときの断面加工形状を示すＳＥＭ（Scanning Electron Microscope：走
査型電子顕微鏡）写真であり、サンプル１及びサンプル２それぞれについての写真を並べ
て示している。Ｍｏ合金の組成はＭｏ−２０ａｔ％Ｎｉ−５ａｔ％Ｎｂである。上のＭｏ
合金層、Ｃｕ層及び下のＭｏ合金層の膜厚はそれぞれ、５０，３００，２０ｎｍである。
ジャストエッチ時間の１．５倍エッチングしている。良好なテーパ形状が得られており、
エッチング残渣も確認されなかった。
【００３８】
図４の結果から、エッチング加工自体に関しても問題がないことがわかる。
【００３９】
次に図１から図４で説明した本発明のエッチング液を使って、液晶ディスプレイ用ＴＦ
Ｔ基板を作製するプロセスに関して説明する。
【００４０】
図５はインプレインスイッチング（In Plane Switching：ＩＰＳ）方式の液晶表示パネ
ルの垂直断面の一部を拡大して模式的に示した図である。液晶表示パネルはアクティブマ
トリクス方式であり、アクティブマトリクス基板３０とカラーフィルタ基板３１とを有し
、対向配置されるそれら基板３０，３１の間隙に液晶３２が充填される。
【００４１】
アクティブマトリクス基板３０の液晶３２に向かう面に、各画素に対応してアクティブ
素子が形成され、さらに液晶３２に面して配向膜２３が形成される。本実施形態では当該
アクティブ素子としてＣＨＥ型の酸化物半導体ＴＦＴ３３が作られる。アクティブマトリ
クス基板３０は、透明基板１の液晶３２側の面にＴＦＴ３３、共通電極８及び画素電極２
０やこれらへの配線などを形成される。ＴＦＴ３３はゲート電極６、ドレイン電極１６、
ソース電極１７及びチャネル層１２などから構成される。図５に示すＴＦＴ３３は逆スタ
ガ型であり、ゲート電極６の上にゲート絶縁膜１１を介してチャネル層１２が積層され、
その上に積層する金属膜を用いてドレイン電極１６及びソース電極１７が形成される。画
素電極２０は保護絶縁膜１８に形成されたスルーホール１９を介してソース電極１７に接
続される。一方、ドレイン電極１６は映像信号線に接続される。走査信号線からゲート電
極６に印加される電圧に応じてＴＦＴ３３がオンすると、画素電極２０は映像信号線から
映像信号に応じた電圧を印加される。また、各画素領域に対応して透明電極材からなる共
通電極８が配置され、共通電極８は共通信号線７を介して所定のコモン電位（基準電位）
を印加される。画素電極２０と共通電極８とはそれらの間の電位差で液晶３２内に横方向
の成分を有した電界を発生させ、液晶３２の配向方向を変化させて液晶３２を駆動するこ
とができる。
【００４２】
カラーフィルタ基板３１は透明基板２２の液晶３２側の面に、画素の境界に沿ってブラ
ックマトリクス２４を形成され、また画素に対応する領域にカラーフィルタ２５を形成さ
れる。ブラックマトリクス２４及びカラーフィルタ２５を覆ってオーバーコート層２６が
形成され、さらに液晶３２に面して配向膜２３が形成される。
【００４３】
アクティブマトリクス基板３０及びカラーフィルタ基板３１を構成する透明基板１，２
２の外側面にはそれぞれ偏光フィルム２７が貼られる。
【００４４】
以降、アクティブマトリクス基板の製造方法について図６から図１０までを用いて順に
説明しつつ、本発明に係るＣＨＥ型ＴＦＴの製造方法を説明する。図６（ａ）、図７（ａ
）、図８（ａ）、図９（ａ）、図１０（ａ）はアクティブマトリクス基板の垂直断面のう
ちＴＦＴが形成される部分を拡大して模式的に示した図であり、アクティブマトリクス基
板の製造工程を複数段階に分けて順に示している。具体的には、各図ともフォトレジスト
パタン形成後の薄膜のエッチング加工が終わりフォトレジストを除去した状態を示してい
る。なお、それら断面は図５に示した部分に対応している。また、図６（ｂ）、図７（ｂ
）、図８（ｂ）、図９（ｂ）、図１０（ｂ）はそれぞれ図６（ａ）、図７（ａ）、図８（
ａ）、図９（ａ）、図１０（ａ）に対応した概略のプロセスフロー図である。
【００４５】
図６を用いて第１フォトリソグラフィ工程を説明する。まず、無アルカリガラス等の絶
縁体からなる透明基板１上にインジウム錫酸化物（ＩＴＯ）からなる透明導電膜２をスパ
ッタリングにより成膜する（ステップＳ１）。ここで、透明導電膜２は、インジウム亜鉛
酸化物（ＩＺＯ）、インジウム錫亜鉛酸化物（ＩＴＺＯ）等であってもよい。透明導電膜
２の膜厚は１０ｎｍ〜１５０ｎｍ程度が好適であり、約３０ｎｍが好適である。
【００４６】
続いて、下地層３、低抵抗層４、キャップ層５をこの順序でスパッタリングにより連続
成膜し積層金属膜を形成する（ステップＳ２）。
【００４７】
下地層３は低抵抗層４の密着性を補うものであり、例えば９９％以上の純度を持つ純モ
リブデン（Ｍｏ）、Ｍｏを主成分とする合金、ＣｕＭｎ合金、ＣｕＴｉ合金等で形成され
る。また、下地層３は省略することもできる。本実施形態では後述するキャップ層５と同
じ組成のＭｏ、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）の合金で形成する。下地層３の膜厚は
１０ｎｍ〜１００ｎｍ程度であり、本実施形態では２０ｎｍである。
【００４８】
低抵抗層４は銅あるいは銅合金等の低抵抗率の金属からなる。本実施形態の低抵抗層４
は９９．９９％純度（４Ｎ純度）の純Ｃｕからなる。低抵抗層４の膜厚は１００ｎｍ〜５
００ｎｍ程度であり、設計上要求される配線シート抵抗に応じて決定される。
【００４９】
キャップ層５はＭｏを主成分とする合金からなる。Ｍｏを主成分とする当該合金は、Ｎ
ｉ含有量が１０〜４０原子％、Ｎｂ含有量が４〜２０原子％、残部ＭｏのＭｏＮｉＮｂ合
金であることが望ましく、１５〜２０原子％Ｎｉ、５〜１０原子％Ｎｂの組成範囲が更に
好適である。このような組成のＭｏＮｉＮｂ合金をキャップ層５として採用することで得
られる効果については後述する。本実施形態では、キャップ層５はＮｉ含有量が１５原子
％、Ｎｂ含有量が５原子％、残部ＭｏのＭｏＮｉＮｂ合金を採用する。キャップ層５の膜
厚は３０ｎｍ〜１５０ｎｍ程度が好適であり、本実施形態では５０ｎｍとする。
【００５０】
次に、ハーフ露光マスクを用いてフォトレジストパタンを形成する（ステップＳ３）。
フォトレジストはポジ型であり、現像により露光領域ＡＥ（バイナリ露光部）のフォトレ
ジストは除去され、ハーフ露光領域ＡＨ（ハーフ露光部）のフォトレジストは非露光領域
ＡＮより薄くなって残存する。具体的には、ゲート電極６、走査信号線（図示せず）、走
査信号線端子（図示せず）、共通信号線７、共通信号線端子（図示せず）を構成する部分
を非露光領域ＡＮとしてフォトレジストを厚く形成し、共通電極８を形成する部分をハー
フ露光領域ＡＨとしてフォトレジストを薄く形成する。
【００５１】
この露光領域ＡＥに開口が形成されたフォトレジストパタンをマスクとして用いて、下
地層３、低抵抗層４、キャップ層５を一括エッチングし（ステップＳ４）、続いて透明導
電膜２をウェットエッチングする（ステップＳ５）。下地層３、低抵抗層４、キャップ層
５の一括エッチング液は、Ｃｕを錯イオン化して溶解しやすくする成分、過酸化水素及び
有機酸を含む、弱酸性の水溶液が好適である。下地層３及びキャップ層５をＭｏＮｉＮｂ
合金で形成する場合、後に示すように、このエッチングにおいてパタン後退量が好適とな
るように合金の混合比を設定し、好適な角度で順テーパな断面形状を歩留りよく得ること
ができる。具体的には、キャップ層５が低抵抗層４より異常に速く横方向に後退したり、
またその結果、低抵抗層４の側壁テーパ角が小さくなる、つまり側壁が横方向になだらか
な傾斜となったりすることを防止でき、また逆にキャップ層５の側方への後退が低抵抗層
４より小さい場合に生じる庇化を防止できる。透明導電膜２のエッチング液はシュウ酸水
溶液が好適である。
【００５２】
次に、ハーフ露光領域ＡＨのフォトレジストをアッシングにより除去し（ステップＳ６
）、フォトレジストパタンの開口をハーフ露光領域ＡＨにまで拡大させる。これをマスク
とし弱酸性の過酸化水素及び有機酸を含む水溶液を用いてエッチングして、ハーフ露光領
域ＡＨの下地層３、低抵抗層４、キャップ層５を除去し（ステップＳ７）、しかる後、剥
離液によりフォトレジストを剥離する（ステップＳ８）。
【００５３】
以上の工程により、ゲート電極６、走査信号線（図示せず）、走査信号線端子（図示せ
ず）、共通信号線７、共通信号線端子（図示せず）、共通電極８等が形成される。
【００５４】
図７を用いて第１フォトリソグラフィ工程に続く第２フォトリソグラフィ工程を説明す
る。プラズマＣＶＤ法によりＮＨ３及びＳｉＨ４を原料ガスとする窒化ケイ素を堆積させ
てゲート絶縁膜下層９を成膜し、Ｎ２Ｏ及びＳｉＨ４を原料ガスとする酸化ケイ素を堆積
させてゲート絶縁膜上層１０を成膜し、これら下層９と上層１０とからなる積層膜である
ゲート絶縁膜１１を形成する（ステップＳ９）。
【００５５】
なお、ゲート絶縁膜１１を酸化ケイ素単層とすると、酸化ケイ素を堆積成膜する際にゲ
ート電極６、走査信号線（図示せず）、走査信号線端子（図示せず）、共通信号線７、共
通信号線端子（図示せず）が、Ｎ２Ｏに由来する酸化性のプラズマに曝される。この点、
本実施形態では、キャップ層５がバリアとして作用することにより低抵抗層４の酸化を防
ぐことができるので、ゲート絶縁膜１１を酸化ケイ素単層で形成することもできる。特に
、ＭｏＮｉＮｂ合金は、純Ｍｏよりもバリア性能が優れており比較的薄い膜厚で高歩留り
を得ることができる。
【００５６】
続けて、チャネル層１２を形成する酸化物半導体層をスパッタリングにより成膜する（
ステップＳ１０）。酸化物半導体層はインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚ
ｎ）、スズ（Ｓｎ）のうち少なくとも一種類の金属元素を含む酸化物であり、例えば、Ｉ
ｎ、Ｇａ、Ｚｎの混合酸化物であってもよいし、Ｚｎ、Ｓｎの混合酸化物であってもよい
。本実施形態では、酸化物半導体層をカチオン分率が１：１：１のＩｎＧａＺｎ非晶質混
合酸化物で形成する。酸化物半導体層の膜厚は３０ｎｍ〜１５０ｎｍ程度とすることがで
き、本実施形態では５０ｎｍである。
【００５７】
次に、バイナリ露光マスクを用いてフォトレジストパタンを形成する（ステップＳ１１
）。このフォトレジストパタンをマスクとして用いて、酸化物半導体層を選択的にエッチ
ングし、ゲート電極６の上のゲート絶縁膜１１の表面にいわゆる島状パタンの酸化物半導
体層からなるチャネル層１２を形成する（ステップＳ１２）。酸化物半導体層のエッチン
グ液はシュウ酸水溶液が好適である。最後に剥離液によりフォトレジストを剥離する（ス
テップＳ１３）。
【００５８】
以上の工程により、ゲート絶縁膜１１及びチャネル層１２が形成される。
【００５９】
図８を用いて第２フォトリソグラフィ工程に続く第３フォトリソグラフィ工程を説明す
る。ゲート絶縁膜１１及びチャネル層１２の表面に、下地層１３、低抵抗層１４、キャッ
プ層１５をこの順序でスパッタリングにより連続成膜し積層金属膜を形成する（ステップ
Ｓ１４）。この積層金属膜によりドレイン電極１６やソース電極１７などが形成される。
【００６０】
下地層１３はドレイン電極１６やソース電極１７とチャネル層１２とのオーミックコン
タクトを確保し、低抵抗層１４の密着性を補い、Ｃｕの酸化物半導体層への拡散を抑制す
るものであり、例えば９９％以上の純度を持つ純Ｍｏ、Ｍｏを主成分とする合金等である
。本実施形態では後述するキャップ層１５と同じ組成のＭｏＮｉＮｂ合金で形成する。下
地層１３の膜厚は１０ｎｍ〜１００ｎｍ程度であり、本実施形態では２０ｎｍである。
【００６１】
低抵抗層１４はＣｕ及びＣｕ合金等の低抵抗率の金属である。本実施形態の低抵抗層１
４は４Ｎ純度の純Ｃｕからなる。低抵抗層１４の膜厚は１００ｎｍ〜５００ｎｍ程度であ
り、設計上要求される配線シート抵抗に応じて決定される。
【００６２】
キャップ層１５はＭｏを主成分とする合金からなる。Ｍｏを主成分とする当該合金は、
Ｎｉ含有量が１０〜４０原子％、Ｎｂ含有量が４〜２０原子％、残部ＭｏのＭｏＮｉＮｂ
合金であることが望ましく、１５〜２０原子％Ｎｉ、５〜１０原子％Ｎｂの組成範囲が更
に好適である。このような組成のＭｏＮｉＮｂ合金をキャップ層１５として採用すること
で得られる効果については後述する。本実施形態では、キャップ層１５としてＮｉ含有量
が１５原子％、Ｎｂ含有量が５原子％、残部ＭｏのＭｏＮｉＮｂ合金を採用する。キャッ
プ層１５の膜厚は３０ｎｍ〜１５０ｎｍ程度が好適であり、本実施形態では５０ｎｍであ
る。
【００６３】
次に、バイナリ露光マスクを用いてフォトレジストパタンを形成し（ステップＳ１５）
、下地層１３、低抵抗層１４、キャップ層１５を一括エッチングする（ステップＳ１６）
。下地層１３、低抵抗層１４、キャップ層１５のエッチング液は弱酸性の過酸化水素及び
有機酸を含む水溶液が好適であり、酸化物半導体層をほとんど溶解することなく、その表
面のキャリア密度を増大させるようなダメージを与えずにエッチングすることが可能であ
る。下地層１３及びキャップ層１５をＭｏＮｉＮｂ合金で形成する場合、ゲート電極６等
を形成した上述の積層金属膜の場合と同様に、このエッチングにおいて好適な角度で順テ
ーパである断面形状を歩留りよく得ることができる。最後に剥離液によりフォトレジスト
を剥離する（ステップＳ１７）。
【００６４】
以上の工程により、ドレイン電極１６、ソース電極１７、映像信号線（図示せず）、映
像信号線端子（図示せず）等が形成される。
【００６５】
図９を用いて第３フォトリソグラフィ工程に続く第４フォトリソグラフィ工程を説明す
る。まず、Ｎ２Ｏ及びＳｉＨ４を原料ガスとするプラズマＣＶＤ法により酸化ケイ素から
なる保護絶縁膜１８（保護膜）を成膜する（ステップＳ１８）。このとき、上述の第３フ
ォトリソグラフィ工程にて積層金属膜で形成されたドレイン電極１６、ソース電極１７等
は、Ｎ２Ｏに由来する酸化性のプラズマに曝される。キャップ層１５はこの酸化性雰囲気
に対するバリアとして機能する耐酸化性を有する材料で形成され、低抵抗層１４の酸化を
防ぐ。特に、本実施形態で採用するＭｏＮｉＮｂ合金は、例えば純Ｍｏよりもバリア性能
が優れており、比較的薄い膜厚で高歩留りを得ることができる。
【００６６】
次に、バイナリ露光マスクを用いてフォトレジストパタンを形成する（ステップＳ１９
）。これをエッチングマスクとして用いてＳＦ６やＣＦ４等のフッ素系のガスでドライエ
ッチングすることにより、ソース電極１７上、及び映像信号線端子（図示せず）上等の保
護絶縁膜１８にスルーホール１９を形成し、同時に走査信号線端子（図示せず）上の保護
絶縁膜１８及びゲート絶縁膜１１にもスルーホール（図示せず）を形成する（ステップＳ
２０）。この際、スルーホールの底部に露出するソース電極１７、映像信号線端子（図示
せず）、走査信号線端子（図示せず）等のキャップ層１５，５はドライエッチングガスに
曝される。特にソース電極１７、映像信号線端子（図示せず）のキャップ層１５は曝され
る時間が長くなる。キャップ層１５，５の材料には当該ドライエッチングに対する耐蝕性
を有するものを用いる。これにより、その下層の低抵抗層１４，４がドライエッチングガ
スに曝されダメージを受けることを防止する。また、この後に形成される透明導電膜とソ
ース電極１７等とのスルーホールを介したコンタクトにて良好な電気的特性を得ることが
できる。この点、本実施形態で用いるＭｏＮｉＮｂ合金は、純Ｍｏとは異なりフッ素系の
ガスによるドライエッチング処理に対して耐蝕性を有しており好適である。最後にアッシ
ングと剥離液とを併用してフォトレジストを剥離する（ステップＳ２１）。
【００６７】
以上の工程により、保護絶縁膜１８とスルーホール１９とが形成される。
【００６８】
図１０を用いて第４フォトリソグラフィ工程に続く第５フォトリソグラフィ工程を説明
する。ＩＴＯからなる透明導電膜をスパッタリングにより成膜する（ステップＳ２２）。
透明導電膜はＩＺＯやＩＴＺＯ等で形成してもよい。透明導電膜は１０ｎｍ〜１５０ｎｍ
程度の膜厚に形成され、約５０ｎｍが好適である。
【００６９】
次に、バイナリ露光マスクを用いてフォトレジストパタンを形成し（ステップＳ２３）
、これをエッチングマスクとして透明導電膜をエッチング加工する（ステップＳ２４）。
透明導電膜のエッチング液はシュウ酸水溶液が好適である。最後に剥離液によりフォトレ
ジストを剥離する（ステップＳ２５）。
【００７０】
以上の工程により、ソース電極１７にスルーホール１９を介して電気的に接続される画
素電極２０や、走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線
端子（図示せず）等が形成される。
【００７１】
上述した第１〜第５フォトリソグラフィ工程を経て図５に示した液晶表示パネルのアク
ティブマトリクス基板が完成する。
【００７２】
以上説明したＴＡＯＳ−ＴＦＴは逆スタガＣＨＥ型であった。この他、コプラナ型ＴＦ
ＴやＣＥＳ型ＴＦＴも本発明の配線材料とエッチング液との組合せで実現することができ
る。またａ−Ｓｉ−ＴＦＴも本発明の配線材料とエッチング液との組合せで実現すること
ができる。いずれもＣＨＥ型ＴＡＯＳ−ＴＦＴを製造する場合と比較して、プロセスの観
点からはやりやすくなる。
【００７３】
［実験結果］
本実施形態ではキャップ層５，１５をＭｏＮｉＮｂ合金で形成し、特に当該ＭｏＮｉＮ
ｂ合金は、ニッケルを１０〜４０原子％含有し、ニオブを４〜２０原子％含有し、残りを
モリブデンとする混合比のものが好適である。この点に関する実験結果について以下説明
する。表１は実験結果をまとめたものであり、組成が異なる１３種類の試料それぞれにつ
いて耐酸化性、ウェットエッチングにおける加工性、ドライエッチング（Ｄ／Ｅ）耐性を
評価した。
【表１】
2016189477.tif 000003
【００７４】
（試料）
試料は、キャップ層／低抵抗層／下地層の積層構成の薄膜をスパッタリング法によりガ
ラス基板上に成膜したものであり、そのキャップ層の組成を表１に示す１３種類とした。
例えば、試料番号４の“Ｍｏ−１０Ｎｉ−４Ｎｂ”はＮｉが１０原子％（ａｔ％）、Ｎｂ
が４ａｔ％で残部がＭｏであることを表している。低抵抗層は４Ｎ純度のＣｕとした。下
層はキャップ層と同じ組成とした。キャップ層、低抵抗層、下地層の膜厚はそれぞれ５０
ｎｍ、３００ｎｍ、２０ｎｍとした。
【００７５】
（耐酸化性の評価）
ＣＶＤにより酸化ケイ素を成膜する工程（ステップＳ１８）を模擬して、Ｎ２Ｏプラズ
マ中に薄膜試料を曝し（基板温度２７０℃）、四探針法によるシート抵抗と、光学顕微鏡
観察による表面シミ発生状況の観察により耐酸化性を評価した。
【００７６】
低抵抗層であるＣｕ薄膜の抵抗率（約２０ｎΩｍ）とその膜厚（３００ｎｍ）から、こ
れらの薄膜試料のシート抵抗として約０．０６７Ω／□が期待できる。しかしながら、Ｎ
ｉを含有しないキャップ層組成である純Ｍｏ（試料番号１）やＭｏ−４ａｔ％Ｎｂ（試料
番号２）の薄膜試料のシート抵抗は、低抵抗層が酸化されてしまっていることに起因して
概ね一桁高い値を示した。また、これら試料の表面には酸化銅に由来するシミが多く観察
された。Ｍｏ−１０ａｔ％Ｎｉ（試料番号３）では著しいシート抵抗上昇は無かったが、
試料表面には僅かではあるが酸化銅に由来するシミが観察された。例えば、このシミの部
分が信号線を構成してしまったならば断線等の欠陥となる。試料番号１〜３のキャップ層
組成については耐酸化性を×（不良）と判定した。一方、ＭｏＮｉＮｂ三元合金系（試料
番号４〜１３）ではシート抵抗が概ね期待値であり表面シミも観察されないので、これら
の耐酸化性を○（良好）と判定した。
【００７７】
（加工性の評価）
キャップ層／低抵抗層／下地層薄膜からなる積層金属膜の一括ウェットエッチング（ス
テップＳ４，Ｓ７，Ｓ１６で行う）を模擬し、フォトレジストパタン形成した薄膜試料を
ｐＨ３の過酸化水素、有機酸を含む水溶液でエッチングした。そしてエッチング後の薄膜
パタンエッジの断面を走査型電子顕微鏡で観察し、フォトレジストパタンエッジからの下
地層エッジの後退量と、低抵抗層の側壁テーパ角を読み取ることにより加工性を評価した
。なお、エッチング時間はジャストエッチング時間の１．５倍とした。
【００７８】
下地層後退量は概ね１μｍ未満であることが望ましい。しかしながら、キャップ層組成
がＭｏＮｉ二元系のＭｏ−１０ａｔ％Ｎｉ（試料番号３）やＭｏＮｉＮｂ三元合金系でも
特にＮｉ含有量が高いＭｏ−５０ａｔ％Ｎｉ−４ａｔ％Ｎｂ（試料番号１３）では下地層
後退量が著しく大きい。そのため加工性を×（不良）と判定した。
【００７９】
また、テーパ角は２０度以上７０度未満であることが望ましく、３０度以上５０度未満
であることが特に好ましい。しかしながら、キャップ層組成がＮｉを含有しない純Ｍｏ（
試料番号１）やＭｏ−４ａｔ％Ｎｂ（試料番号２）ではテーパ角が１０度未満、即ちキャ
ップ層が大きく後退した状態となり、キャップ層に期待される耐酸化性を発揮することが
できなくなる。そのため加工性を×（不良）と判定した。また、特にＮｂ含有量が高いＭ
ｏ−１０ａｔ％Ｎｉ−３０ａｔ％Ｎｂ（試料番号６）ではテーパ角が８７度とほぼ基板面
に垂直となり、この上を覆うゲート絶縁膜や保護絶縁膜の被覆性を損なってしまう。その
ため加工性を×（不良）と判定した。一方、その他のキャップ層組成（試料番号４，５，
７〜１２）では下地層後退量、テーパ角とも望ましい範囲にある。そのため加工性を○（
良好）と判定した。このうち、１５〜２０ａｔ％Ｎｉかつ５〜１０ａｔ％Ｎｂの範囲のキ
ャップ層組成（試料番号７〜１０）ではテーパ角が特に好ましい範囲にある。そのため加
工性を◎（特に良好）と判定した。
【００８０】
（ドライエッチング耐性の評価）
保護絶縁膜１８をドライエッチングしてスルーホール１９等を形成する工程（ステップ
Ｓ２０）を模擬し、フォトレジストパタン形成した薄膜試料をＳＦ６ガスを用いてドライ
エッチングした。そして、エッチング深さとエッチング時間からエッチングレートを算出
し、さらに酸化ケイ素のエッチングレートとの比から選択比を算出することによりドライ
エッチングに対する耐蝕性を評価した。
【００８１】
選択比は概ね６以上であることが望ましい。しかしながら、Ｎｉを含有しないキャップ
層組成である純Ｍｏ（試料番号１）やＭｏ−４ａｔ％Ｎｂ（試料番号２）の薄膜試料の選
択比は４以下と低い。そのためドライエッチング耐性を×（不良）と判定した。一方、Ｎ
ｉを１０ａｔ％以上含有するその他のキャップ層組成（試料番号３〜１３）の薄膜試料の
選択比は８以上と高い。そのためドライエッチング耐性を○（良好）と判定した。
【００８２】
（総合評価）
以上の耐酸化性、加工性、ドライエッチング耐性それぞれの評価結果に基づいて薄膜試
料のキャップ膜組成を総合評価した。耐酸化性、加工性、ドライエッチング耐性のうち一
つでも×（不良）判定項目があるものは総合評価を×（不良）とした。また、耐酸化性、
加工性、ドライエッチング耐性の全項目が○（良好）判定の場合は総合評価を○（良好）
とし、その内加工性の評価が◎（特に良好）判定の場合は総合評価も◎（特に良好）とし
た。
【００８３】
１０〜４０ａｔ％Ｎｉかつ４〜２０ａｔ％Ｎｂの組成範囲にあるＭｏＮｉＮｂ三元系合
金（試料番号４，５，７〜１２）がキャップ膜として○（良好）であり、そのうち１５〜
２０ａｔ％Ｎｉかつ５〜１０ａｔ％Ｎｂの組成範囲にあるＭｏＮｉＮｂ三元系合金（試料
番号７〜１０）が◎（特に良好）であった。
【００８４】
次に上述の方法で製造したチャネルエッチ型ＴＡＯＳ−ＴＦＴの特性について、図面を
基に説明する。
【００８５】
図１１は、本発明の製造方法で形成したチャネルエッチ型ＴＦＴのＶｇ−Ｉｄ特性であ
る。図１１において横軸がゲート電圧Ｖｇ、縦軸がドレイン電流Ｉｄである。ＳＤ配線材
料はＭｏ合金／Ｃｕ／Ｍｏ合金３層構造で、Ｍｏ合金の組成はＭｏ−２０ａｔ％Ｎｉ−５
ａｔ％Ｎｂである。上のＭｏ合金層、Ｃｕ層及び下のＭｏ合金層の膜厚はそれぞれ、５０
，３００，２０ｎｍである。ＴＦＴのチャネル幅Ｗ＝５０μｍ、チャネル長Ｌ＝８μｍで
ある。ＳＤ間の電圧Ｖｄ＝１０Ｖおよび０．１Ｖに関してＶｇ−Ｉｄ特性を示している。
各特性値について、移動度μ＝７．０ｃｍ２／Ｖｓ、しきい電圧Ｖｔｈ＝２．０Ｖ、Ｓ値
Ｓ＝０．７Ｖ／ｄｅｃである。ＳＤエッチングの際のＴＡＯＳ膜の劣化がなく、またパッ
シベーション膜ＳｉＯ２のＣＶＤの際におけるＳＤメタルの酸化がなく、良好なＴＦＴ特
性が得られた。
【００８６】
次に図１１にてＶｇ−Ｉｄ特性を示したＴＦＴについての信頼性評価結果を説明する。
Ｖｇ＝±２０Ｖ，Ｖｄ＝０Ｖ，９０℃、２０００秒の条件で、ストレスを負荷した直後の
ＶｔｈシフトΔＶｔｈは、ポジティブバイアス（＋２０Ｖ）、ネガティブバイアス（−２
０Ｖ）のそれぞれにおいて、ΔＶｔｈ＝＋０．６Ｖ，−０．８Ｖであり、いずれも１Ｖ未
満の値となった。
【００８７】
以上の実施例のように、本発明の薄膜トランジスタの方法により、優れた特性のチャネ
ルエッチ型のＴＡＯＳ−ＴＦＴを製造することができた。本発明の方法は、チャネルエッ
チ型ＴＦＴを製造できるＳＤ配線のエッチング方法が特長である。このエッチング方法は
、チャネルエッチストッパ型、コプラナ型など、他のデバイス構造にも適用できる。また
当然ながら、ａ−Ｓｉ−ＴＦＴの配線材料とエッチングの組合せとしても適用できる。
【符号の説明】
【００８８】
１，２２  透明基板、２  透明導電膜、３，１３  下地層、４，１４  低抵抗層、５，
１５  キャップ層、６  ゲート電極、７  共通信号線、８  共通電極、９  ゲート絶縁膜
下層、１０  ゲート絶縁膜上層、１１  ゲート絶縁膜、１２  チャネル層、１６  ドレイ
ン電極、１７  ソース電極、１８  保護絶縁膜、１９  スルーホール、２０  画素電極、
２３  配向膜、２４  ブラックマトリクス、２５  カラーフィルタ、２６  オーバーコー
ト層、２７  偏光フィルム、３０  アクティブマトリクス基板、３１  カラーフィルタ基
板、３２  液晶。
【図１】
2016189477.tif 000004
【図２】
2016189477.tif 000005
【図３】
2016189477.tif 000006
【図５】
2016189477.tif 000007
【図６】
2016189477.tif 000008
【図７】
2016189477.tif 000009
【図８】
2016189477.tif 000010
【図９】
2016189477.tif 000011
【図１０】
2016189477.tif 000012
【図１１】
2016189477.tif 000013
【図１２】
2016189477.tif 000014
【図１３】
2016189477.tif 000015
【図４】
2016189477.tif 000016
【手続補正書】
【提出日】平成28年6月16日(2016.6.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、
酸化物半導体からなるチャネル層と、
前記ゲート電極と前記チャネル層との間に設けられたゲート絶縁膜と、
前記チャネル層を基準として前記ゲート絶縁膜とは反対側に設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を、前記チャネル層とは反対側から覆う保護膜と、
を有する薄膜トランジスタであって、
前記ソース電極及び前記ドレイン電極の少なくとも一方が、前記チャネル層側から前記保護膜側に向かって、下層バリア層、主配線低抵抗層及び上層キャップ層をこの順で含む積層金属膜で形成され、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層は、いずれも、ニッケル及びニオブを含有するモリブデン合金からなり、
前記モリブデン合金は、ニッケルを１０〜４０原子％含有し、ニオブを４〜２０原子％含有し、残りがモリブデンであること、
を特徴とする薄膜トランジスタ。
【請求項２】
前記ソース電極および前記ドレイン電極の両方が、前記積層金属膜で形成されている、
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
ゲート電極と、
酸化物半導体からなるチャネル層と、
前記ゲート電極と前記チャネル層との間に設けられたゲート絶縁膜と、
前記チャネル層を基準として前記ゲート絶縁膜とは反対側に設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を、前記チャネル層とは反対側から覆う保護膜と、
を有する薄膜トランジスタであって、
前記ゲート電極は、前記ゲート電極側から前記チャネル層側に向かって、下層バリア層、主配線低抵抗層及び上層キャップ層をこの順で含む積層金属膜で形成され、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層は、いずれも、ニッケル及びニオブを含有するモリブデン合金からなり、
前記モリブデン合金は、ニッケルを１０〜４０原子％含有し、ニオブを４〜２０原子％含有し、残りがモリブデンであること、
を特徴とする薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜は、酸化物ゲート絶縁膜であり、
前記保護膜は、酸化物絶縁膜であること、
を特徴とする請求項１乃至３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記モリブデン合金内のニッケルの含有量が１５〜２０原子％であり、前記モリブデン合金内のニオブの含有量が５〜１０原子％であること、
を特徴とする請求項１乃至４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記積層金属膜で形成された前記ソース電極および前記ドレイン電極は、側壁テーパ角が２０度以上７０度未満であること、
を特徴とする請求項１乃至５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記ソース電極および前記ドレイン電極は、前記チャネル層上に間隙を設け互いに分離して配置され、
前記保護膜は、前記ソース電極及びドレイン電極、並びに前記間隙に露出する前記チャネル層を覆うこと、
を特徴とする請求項１乃至６のいずれか１項に記載の薄膜トランジスタ。