(57)【要約】      （修正有）【課題】基準放電管を使わないとともに、放電周期と放電時間を任意の値に可変できる放電管放電装置を提供する。【解決手段】パルス波形の電圧を供給する放電管電圧出力部PGと、放電管電圧出力部PGの電圧をスイッチングするフォトMOSリレーＰＭＯＳ−１０、ＰＭＯＳ−１１、ＰＭＯＳ−２０、ＰＭＯＳ−２１と、フォトMOSリレーの制御端子（ゲート）に時分割信号を出力する時分割信号出力部DIVと、電流検出抵抗と、積分回路を備えた放電管電流検出部LDと、制御部CONTと、から構成する。【選択図】図１
2016189238.tif 000002
【特許請求の範囲】
【請求項１】
水銀ランプ、メタルルハイドロランプなどの複数の放電管を駆動する放電管用放電装置であって、
パルス波形の電圧を出力する放電管電圧出力部と、前記放電管への電圧供給をスイッチングするフォトMOSリレーと、前記フォトMOSリレーの制御端子（ゲート）にパルス信号を出力する時分割信号出力部と、前記放電管の電流を電圧変換する電流検出抵抗と、前記電圧抵抗器に現れる電圧を入力するとともに前記電圧を積分回路で積分する積分回路を備えた放電管電流検出部と、前記放電管電圧出力部と前記放電管電流検出部ならびに装置全体を監視、制御する制御部とから構成する
ことを特徴とする放電管用放電装置。
【請求項２】
請求項１において、
前記制御は、前記放電管電圧出力部のパルス波形を変更するとともに、前記時分割信号出力部からフォトMOSリレーの制御端子（ゲート）へ出力するパルス信号を変更することで放電管の放電周期を変更する機能を備えた
ことを特徴とする放電管用放電装置。
【請求項３】
請求項２において、
前記制御は、と前記放電管電流検出部で積分した前記電圧を監視して、あらかじめ定めた値の範囲に収まっていない場合、放電管は異常ないし故障と判断して異常信号を外部に出力する機能を備えた
ことを特徴とする放電管用放電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、水銀ランプ、メタルルハイドロランプなどの放電管の放電装置に係り、特に、複数の放電管を放電する放電管用放電装置に関するものである。
【背景技術】
【０００２】
高電圧を間欠的に印加させて放電管を放電する放電装置は従来から使用されている。複数の放電管を放電する場合、先行文献１は、放電管には、トランスの一次側を接続しており、前記トランスの二次側に可変インダクタンスとコンデンサーと、放電管電流検出装置に接続している。あらかじめ定めた放電管を基準放電管とするとともに、前記基準放電管の電流（基準放電管電流）を放電管電流検出装置で計測するとともに、前記基準放電菅電流を基準にして前記基準放電管以外の放電管の電流を制御することで、全体の放電管が揃って放電することを開示している。前記可変インダクタンスの値を変更することで、前記可変インダクタンスと前記コンデンサーの共振周期を変更すること放電周期の変更を行う。さらに前記基準放電管電流は、スイッチング素子により制御することにより放電管の放電周期と放電期間は可変インダクタンスとコンデンサーで定められた範囲以外に任意の値に変更できることを先行文献１は開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2006-49028号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基準放電管が劣化、故障した場合、残りのすべての放電管に影響を与る。たとえば放電管製造工程において複数の放電管の電極の表面を改質するとき、放電条件が異なることで品質にばらつきがおきてしまう。基準放電管と、可変インダクタンスおよびコンデンサーを使わないとともに、放電周期と放電時間を任意の値に可変できる放電管放電装置が求められている。
【課題を解決するための手段】
【０００５】
パルス波形の電圧を供給する放電管電圧出力部と、放電管電圧出力部の電圧をスイッチングするフォトMOSリレーと、前記フォトMOSリレーの制御端子（ゲート）に時分割信号を出力する時分割信号出力部と、電流検出抵抗と、積分回路を備えた放電管電流検出部と、制御部と、から構成する。
【発明の効果】
【０００６】
放電管は、放電管電圧出力部の電圧印加タイミングと、前記フォトMOSリレーの制御端子（ゲート）を司る時分割信号出力部の出力タイミングと、を制御することにより放電するので、基準放電管と、可変インダクタンスおよびコンデンサーとを採用する必要はない。制御部は、放電管電圧出力部の出力波形と出力タイミングと、時分割信号出力部の出力波形と、出力タイミングと、を変更するので、放電周期の変更の自由度が大きくとれる。さらに、各放電管の放電電流を検出する回路を備えたことから放電管の放電状態をモニターできるので、異常または故障した放電管を検出することが可能となる。また放電管製造工程において複数の放電管に印加する電圧と放電時間を揃えることが可能なことから、放電管の電極表面を均一にできるため、放電管の製品品質がばらつくことを防止できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の放電管装置構成を説明する図
【図２】本発明の放電管放電装置の動作状態を説明する図
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態１.を図１と図２を参照しながら詳細に説明する。
【０００９】
実施の形態１．
【００１０】
図１は、本発明の放電管用放電装置の構成を説明する図である。T1とT2は第１、第２の放電管であり、TNはN番目の放電管(図示せず）である。各放電管の内部に備える２個の電極は、放電管電圧出力部PGの放電管電圧出力部出力線Out-PGと、放電管電圧出力部帰線In-PGにつなげている。前記放電管電圧出力部PGは、放電管を放電する電圧を供給する。前記放電管T1に繋いだ前記放電管電圧出力部出力線Out-PGと、放電管電圧出力部帰線In-PGに、ＰMOS-１０とPMOS-１１のフォトMOSFETから構成するフォトMOSリレーをつなぐ。さらに前記フォトMOSリレーの制御端子（ゲート）に、時分割信号出力部DIVの時分割信号出力線DIV-1Cをつないでいる。保護抵抗R10は、前記放電管T1に流れる電流を制限することで前記放電管T1を保護する抵抗である。抵抗R11は、前記放電管T1に流れる電流を電圧に変換する電流検出用抵抗である。前記電流検出用抵抗R11に現れる電圧は電流検出入力線IN-LD-T1を介して放電管電流検出部LDに入力する。C1は前記電流検出用抵抗R11の保護用コンデンサーである。
【００１１】
前記放電管T1と同様に、前記放電管T2は、PMOS-２０とPMOS-２１のフォトMOSFETから構成するフォトMOSリレーを備えるととともに、前記フォトMOSリレーの制御端子（ゲート）に時分割信号出力線DIV-2Cをつないでいる。保護抵抗R２0は放電管T2を保護する。抵抗R21は、前記放電管T2に流れる電流を電圧に変換する電流検出用抵抗である。前記電流検出用抵抗R21に流れる電流は、前記電流検出用抵抗R21の両端に現れる。前記電流検出用抵抗R21に現れる電圧は電流検出入力線IN-LD-T２を介して前記放電管電流検出部LDに繋いでいる。C2は前記電流検出用抵抗R21の保護用コンデンサーである。
【００１２】
前記放電管電流検出部LDは、積分回路（図示せず）を備えており、前記電流検出用抵抗R11ないし前記電流検出用抵抗R21に現れる電圧は、それぞれ前記放電管電流検出部LDの前記積分回路により積分される。前記放電管電流検出部LDの出力を制御部CONTにつなげる。
【００１３】
前記制御部CONTは、放電装置全体を制御するとともに、放電管電圧出力部PGから出すパルス波形の周期、パルス時間幅（電圧出力期間）と、前記時分割信号出力部DIVの時分割信号出力線の出力の選択と、出力するパルス波形の周期、パルス時間幅（出力期間）を指定する。
【００１４】
前記放電管T1とT2以外の放電管の回路構成（図示せず）は、前記放電管T1と同じ回路構成である。  
【００１５】
図２は、本発明の放電管放電装置の動作状態を説明する図である。
Timing-OUT-PGは放電管電圧出力部PGの電圧出力波形（パルス波形）である。t1は電圧出力期間であり放電管に電圧が供給される期間である。t2は電圧出力停止期間であり放電管に電圧が供給されない期間を表す。Timing-DIV-1Cは、前記時分割信号出力部DIVから前記放電管T1につないでいるフォトMOSリレーの制御端子（ゲート）へ出力する出力波形（パルス波形）である。t1Cは、前記フォトMOSリレーの制御端子（ゲート）がオンする出力期間である。前記電圧出力期間t1と、前記フォトMOSリレーがオンする前記出力期間t1Cとが、互いに重なった期間に、前記放電管T1は放電する。
【００１６】
前記制御部CONTは、規定した時間を経た後、前記放電管電流検出部LDの出力信号（積分された電圧）が、あらかじめ先に定めた基準値の範囲に収まっていることを判断（判断その１）するとともに前記電圧が前記基準値の範囲から逸脱したとき、まず初めに前記制御部CONTは、あらかじめ定めたアルゴリズムに従って前記電圧出力期間t1と、前記電圧出力停止期間t2の値を、増加ないし減少させて前記放電管電流検出部LDが出すパルス波形の周期、パルス時間幅（電圧出力期間）を変更するとともに、前記フォトMOSリレーの制御端子（ゲート）がオンする前記出力期間t1Cの値を増加ないし減少させることで当該放電管の放電状態を変更する。それでも前記放電管電流検出部LDの出力信号（積分された電圧）が前記基準値の範囲に収まらない場合、当該放電管は異常ないし故障であると判断（判断その２）する。異常ないし故障と判定した場合、前記制御部CONTは放電装置の外部に異常ないし故障を表す信号（電圧出力、警告音声発声、警告灯の放電など）を出力する。
【００１７】
前記制御部CONTは、前記放電管T1の放電周期、放電期間を変更するため前記電圧出力期間t1の値と、前記出力期間t1Cの値と、前記フォトMOSリレーの制御端子（ゲート）がオンする前記出力期間t1Cの値を増減する機能を備える。
【００１８】
前記判断その１とその２、また前記アルゴリズムは、前記制御部CONTに備えたCPUのプログラムで処理されることを想定していることから簡単なフローチャートで実現できるので詳細な内容は省いた。
【００１９】
Timing-DIV-2Cは、前記時分割信号出力部DIVから、前記放電管T2につないでいるフォトMOSリレーの制御端子（ゲート）へ出力する出力波形（パルス波形）である。t2Cは、前記フォトMOSリレーの制御端子（ゲート）がオンする出力期間である。
【００２０】
前記放電管T1、T2以外の放電管に対して、前記時分割信号出力部DＩVから、前記放電管T1へ出力する時分割信号の出力波形Timing-DIV-1Cと同一波形の信号が出される。DIV-NCは前記放電管TNにつないだフォトMOSリレーの制御端子（ゲート）への時分割信号出力線である。
【００２１】
本発明が備えた特徴により、各放電管に均等な電力の分配を行えるので、エネルギー分配の平準化が図れることで結果的に、電源装置の効率的運用が実現できるので前記電源装置の簡素化とコストダウンが実現できる。また放電管製造工程内の、放電管の電極の表面改質に必要なアニーリング工程において複数の放電管に印加する電圧と放電時間を揃えることが可能なことから、放電管の電極表面を均一にできるため、放電管の製品品質がばらつくことを防止できる。
【符号の説明】
【００２２】
T1、T2、TN             放電管
PG                      放電管電圧出力部
Out-PG                 放電管電圧出力部出力線
In-PG                   放電管電圧出力部入力線
DIV                     時分割信号出力部  
DIV-1C                  放電管T1への時分割信号出力線
DIV-2C                 放電管T2への時分割信号出力線
DIV-NC                 放電管TNへの時分割信号出力線
CONT                    制御部
PMOS-１０、PMOS-１０  フォトMOSFET
PMOS-２０、PMOS-２１  フォトMOSFET
LD                       放電管電流検出部
IN-LD-T1                 放電管T1用電流検出入力線
IN-LD-T2                 放電管T2用電流検出入力線
R10、R20                保護用抵抗
R11                      放電管T1の電流検出用抵抗
R21                      放電管T2の電流検出用抵抗
C1                       放電管T1の電流検出用抵抗の保護用コンデンサー
C2                       放電管T2の電流検出用抵抗の保護用コンデンサー
Timing-Out-PG           放電管電圧出力部の出力波形
ｔ1                      電圧出力期間
ｔ2                      電圧出力停止期間
Timing-DIV-1C           放電管T1につないだフォトMOSリレーの制御端子
（ゲート）へ出力される時分割信号出力の出力波形
t1C                      放電管T1につないだフォトMOSリレーの制御端子
（ゲート）がオンする出力期間
Timing-DIV2C             放電管T2につないだフォトMOSリレーの制御端子
（ゲート）へ出力される時分割信号出力部の出力波形
t2C                      放電管T2につないだフォトMOSリレーの制御端子
（ゲート）がオンする出力期間
【図１】
2016189238.tif 000003
【図２】
2016189238.tif 000004