(57)【要約】【課題】電力損失を低減させた電源装置及びインダクタ素子を提供する。【解決手段】実施形態によれば、電力変換回路と、制御回路と、を備えた電源装置が提供される。電力変換回路は、スイッチング素子とインダクタ素子とを有し、直流電源及び直流負荷に接続され、直流電源から供給される２０Ｖ以上の直流の入力電圧を、スイッチング素子のスイッチングにより、直流負荷に応じた直流の出力電圧に変換し、出力電圧を直流負荷に供給する。制御回路は、５００ｋＨｚ以上３ＭＨｚ以下の周波数でスイッチング素子のスイッチングを制御する。インダクタ素子は、マンガンを含むフェライトが用いられ、比透磁率が１５００以下であり、磁路中に０．１０ｍｍ以上０．２５ｍｍ以下のギャップが設けられたコアと、コアに巻き付けられた巻線と、を有する。【選択図】図１
2016067088.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子とインダクタ素子とを有し、直流電源及び直流負荷に接続され、前記直流電源から供給される２０Ｖ以上の直流の入力電圧を、前記スイッチング素子のスイッチングにより、前記直流負荷に応じた直流の出力電圧に変換し、前記出力電圧を前記直流負荷に供給する電力変換回路と、
５００ｋＨｚ以上３ＭＨｚ以下の周波数で前記スイッチング素子のスイッチングを制御する制御回路と、
を備え、
前記インダクタ素子は、
マンガンを含むフェライトが用いられ、比透磁率が１５００以下であり、磁路中に０．１０ｍｍ以上０．２５ｍｍ以下のギャップが設けられたコアと、
前記コアに巻き付けられた巻線と、
を有する電源装置。
【請求項２】
前記電力変換回路は、ダイオードとコンデンサとをさらに有する降圧チョッパ回路である請求項１記載の電源装置。
【請求項３】
前記コアは、前記巻線が挿通される軸部と、前記巻線を囲む本体部と、を有する一対の磁性部材を有し、前記一対の磁性部材のそれぞれの前記軸部の間に、前記ギャップを設ける請求項１又は２に記載の電源装置。
【請求項４】
スイッチング素子を有し、直流電源及び直流負荷に接続され、前記直流電源から供給される２０Ｖ以上の直流の入力電圧を、前記スイッチング素子のスイッチングにより、前記直流負荷に応じた直流の出力電圧に変換し、前記出力電圧を前記直流負荷に供給する電力変換回路と、５００ｋＨｚ以上３ＭＨｚ以下の周波数で前記スイッチング素子のスイッチングを制御する制御回路と、を備えた電源装置の前記電力変換回路に用いられるインダクタ素子であって、
マンガンを含むフェライトが用いられ、比透磁率が１５００以下であり、磁路中に０．１０ｍｍ以上０．２５ｍｍ以下のギャップが設けられたコアと、
前記コアに巻き付けられた巻線と、
を有するインダクタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電源装置及びインダクタ素子に関する。
【背景技術】
【０００２】
入力電圧を所定の出力電圧に変換して負荷に供給する電源装置がある。電源装置は、スイッチング素子、インダクタ素子、整流素子及びコンデンサなどを有し、スイッチング素子のスイッチングによって電圧の変換を行う。こうした電源装置では、スイッチング素子のスイッチング周波数を高くすることにより、インダクタ素子のインダクタンスやコンデンサの容量を小さくすることができる。例えば、電源装置の小形化を図ることができる。
【０００３】
一方、インダクタ素子のコアに用いられる磁性材料では、一般的に、周波数を高くすると電力の損失が増加する。また、磁性材料での電力の損失は、動作時の磁束密度の増加にともなって大きくなる。磁性材料での電力損失の増加は、インダクタ素子の発熱を招く。このため、スイッチング周波数を高くした場合には、インダクタ素子での発熱を抑制するために、インダクタ素子に放熱器を設ける必要がある。こうした放熱器は、電源装置の小形化の妨げとなる。このため、電源装置及びこれに用いられるインダクタ素子では、電力損失の低減が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２３０００６号公報
【特許文献２】特開２０１１−１８９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電力損失を低減させた電源装置及びインダクタ素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、電力変換回路と、制御回路と、を備えた電源装置が提供される。前記電力変換回路は、スイッチング素子とインダクタ素子とを有し、直流電源及び直流負荷に接続され、前記直流電源から供給される２０Ｖ以上の直流の入力電圧を、前記スイッチング素子のスイッチングにより、前記直流負荷に応じた直流の出力電圧に変換し、前記出力電圧を前記直流負荷に供給する。前記制御回路は、５００ｋＨｚ以上３ＭＨｚ以下の周波数で前記スイッチング素子のスイッチングを制御する。前記インダクタ素子は、マンガンを含むフェライトが用いられ、比透磁率が１５００以下であり、磁路中に０．１０ｍｍ以上０．２５ｍｍ以下のギャップが設けられたコアと、前記コアに巻き付けられた巻線と、を有する。
【発明の効果】
【０００７】
本発明の実施形態によれば、電力損失を低減させた電源装置及びインダクタ素子を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る電源装置を模式的に表すブロック図である。
【図２】図２（ａ）及び図２（ｂ）は、実施形態に係るインダクタ素子を表す模式図である。
【図３】実施形態に係るインダクタ素子の特性の一例を表すグラフ図である。
【図４】実施形態に係るインダクタ素子の特性の一例を表すグラフ図である。
【図５】実施形態に係るインダクタ素子の特性の一例を表すグラフ図である。
【発明を実施するための形態】
【０００９】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１０】
図１は、実施形態に係る電源装置を模式的に表すブロック図である。  
図１に表したように、電源装置１０は、電力変換回路１２と、制御回路１４と、を備える。電力変換回路１２は、一対の入力端子１２ａ、１２ｂと、一対の出力端子１２ｃ、１２ｄと、を有する。各入力端子１２ａ、１２ｂは、直流電源２に接続される。各出力端子１２ｃ、１２ｄは、直流負荷４に接続される。
【００１１】
なお、本願明細書において、「接続」とは、電気的な接続を意味し、物理的に接続されていない場合や他の要素を介して接続されている場合も含むものとする。例えば、トランスなどを介して磁気的に結合している場合も、「接続」に含むものとする。
【００１２】
電力変換回路１２は、直流電源２から供給される直流の入力電圧ＶＩＮを直流負荷４に応じた直流の出力電圧ＶＯＵＴに変換し、出力電圧ＶＯＵＴを直流負荷４に供給する。出力電圧ＶＯＵＴの絶対値は、入力電圧ＶＩＮの絶対値と異なる。すなわち、電力変換回路１２は、いわゆるＤＣ−ＤＣコンバータである。
【００１３】
直流負荷４は、例えば、発光ダイオード（Light-emitting diode：ＬＥＤ）などの照明光源を有する照明負荷である。電源装置１０は、例えば、照明負荷を直流負荷４として含む照明装置に用いられる。直流負荷４は、照明負荷に限ることなく、例えば、ヒータなどでもよい。
【００１４】
入力電圧ＶＩＮは、２０Ｖ以上である。直流電源２は、例えば、交流の商用電源を整流する整流回路である。入力電圧ＶＩＮは、例えば、交流１００Ｖの商用電源を全波整流し、整流後の脈流電圧を平滑した約１４１Ｖの直流電圧である。
【００１５】
入力端子１２ａは、直流電源２の正極に接続される。入力端子１２ｂは、直流電源２の負極に接続される。従って、電源装置１０の適切な使用状態において、入力端子１２ａの電位は、入力端子１２ｂの電位よりも高い。入力端子１２ａは、換言すれば、高電位入力端子であり、入力端子１２ｂは、換言すれば、低電位入力端子である。
【００１６】
出力端子１２ｃの電位は、出力端子１２ｄの電位よりも高い。出力端子１２ｃは、換言すれば、高電位出力端子であり、出力端子１２ｄは、換言すれば、低電位出力端子である。出力端子１２ｄは、入力端子１２ｂに接続されている。出力端子１２ｄの電位は、例えば、入力端子１２ｂの電位及び直流電源２の負極の電位と実質的に同じである。
【００１７】
電力変換回路１２は、スイッチング素子２０と、インダクタ素子２２と、ダイオード２４と、コンデンサ２６と、を有する。電力変換回路１２は、スイッチング素子２０のスイッチングにより、入力電圧ＶＩＮを出力電圧ＶＯＵＴに変換する。
【００１８】
スイッチング素子２０は、一対の主電極２０ａ、２０ｂと、制御電極２０ｃと、を有する。一方の主電極２０ａは、入力端子１２ａに接続されている。他方の主電極２０ｂは、インダクタ素子２２の一端に接続されている。インダクタ素子２２の他端は、出力端子１２ｃに接続されている。従って、インダクタ素子２２の両端には、２０Ｖ以上の電圧が印加される。この例では、例えば、１４１Ｖの電圧が、インダクタ素子２２の両端に印加される。
【００１９】
ダイオード２４のカソードは、スイッチング素子２０の主電極２０ｂに接続されている。ダイオード２４のアノードは、入力端子１２ｂに接続されている。コンデンサ２６の一端は、出力端子１２ｃに接続されている。コンデンサ２６の他端は、出力端子１２ｄに接続されている。
【００２０】
制御回路１４は、スイッチング素子２０の制御電極２０ｃに接続されている。制御回路１４は、スイッチング素子２０のスイッチングを制御する。制御回路１４は、５００ｋＨｚ以上３ＭＨｚ以下のスイッチング周波数で、スイッチング素子２０をスイッチングさせる。スイッチング周波数は、より好ましくは、５００ｋＨｚ以上２ＭＨｚ以下である。
【００２１】
この例において、電力変換回路１２は、降圧チョッパ回路である。電力変換回路１２は、例えば、約１４１Ｖの入力電圧ＶＩＮを約３０Ｖの出力電圧ＶＯＵＴに変換する。電力変換回路１２は、これに限ることなく、少なくともスイッチング素子２０とインダクタ素子２２とを有する他の形式のチョッパ回路などでもよい。電力変換回路１２は、例えば、昇圧チョッパ回路でもよい。
【００２２】
スイッチング素子２０は、例えば、ｎチャネル形のＦＥＴである。例えば、主電極２０ａは、ドレインであり、主電極２０ｂは、ソースであり、制御電極２０ｃは、ゲートである。スイッチング素子２０は、例えば、ｐチャネル形のＦＥＴでもよいし、バイポーラトランジスタなどでもよい。
【００２３】
図２（ａ）及び図２（ｂ）は、実施形態に係るインダクタ素子を表す模式図である。  
図２（ａ）は、インダクタ素子２２の分解斜視図である。  
図２（ｂ）は、インダクタ素子２２の底面図である。  
図２（ａ）及び図２（ｂ）に表したように、インダクタ素子２２は、コア３０と、コア３０に巻き付けられる巻線３４と、を有する。巻線３４は、略円筒状である。巻線３４は、例えば、導線を円筒状に巻くことによって形成される。巻線３４は、円筒状に限ることなく、四角筒状などでもよい。巻線３４は、筒状又は環状であればよい。
【００２４】
コア３０は、第１磁性部材３１と、第２磁性部材３２と、で構成されている。第１磁性部材３１は、略直方体状の本体部３１ａを有する。本体部３１ａの側面には、略半円状の凹部３１ｂが設けられている。凹部３１ｂは、本体部３１ａの底面に連続している。すなわち、本体部３１ａは、凹部３１ｂによって２面に開口が設けられた形状になっている。
【００２５】
また、本体部３１ａには、軸部３１ｃが設けられている。軸部３１ｃは、凹部３１ｂの内底面から本体部３１ａの側面側の開口に向かって延びる。軸部３１ｃは、丸棒状である。軸部３１ｃの外径は、巻線３４の内径と実質的に同じである。軸部３１ｃは、例えば、角棒状でもよい。軸部３１ｃの形状は、巻線３４の形状に応じた形状とすればよい。
【００２６】
第２磁性部材３２は、本体部３２ａと、凹部３２ｂと、軸部３２ｃと、を有する。第２磁性部材３２の形状は、第１磁性部材３１の形状と実質的に同じであるから詳細な説明は省略する。
【００２７】
互いに凹部３１ｂ、３２ｂを対面させて各磁性部材３１、３２を組み合わせる。これにより、コア３０が形成される。また、各磁性部材３１、３２を組み合わせる際に、巻線３４を軸部３１ｃ、３２ｃに挿通し、凹部３１ｂ、３２ｂ内に収容する。これにより、巻線３４が、コア３０に保持される。換言すれば、巻線３４は、軸部３１ｃ、３２ｃに巻き付けられる。
【００２８】
このように、各軸部３１ｃ、３２ｃには、巻線３４が挿通される。各本体部３１ａ、３２ａは、各凹部３１ｂ、３２ｂ内に巻線３４を収容し、巻線３４を囲む。すなわち、この例において、コア３０は、いわゆるＥＰコアである。コア３０は、ＥＰコアに限ることなく、他の形状のコアでもよい。
【００２９】
インダクタ素子２２では、巻線３４に電流が流れると、例えば、第１磁性部材３１の軸部３１ｃから、本体部３１ａ、第２磁性部材３２の本体部３２ａ、及び、軸部３２ｃを経て、再び第１磁性部材３１の軸部３１ｃへと至る磁路ＭＰが形成される。なお、各磁性部材３１、３２を通る磁束の向きは、巻線３４に流れる電流の向きによって変化する。
【００３０】
軸部３１ｃの軸方向の長さは、凹部３１ｂの内底面から側面の開口までの距離よりも僅かに短い。同様に、軸部３２ｃの軸方向の長さは、凹部３２ｂの内底面から側面の開口までの距離よりも僅かに短い。これにより、コア３０は、軸部３１ｃと軸部３２ｃとの間に、ギャップ３０ｇを設ける。すなわち、コア３０は、磁路ＭＰ中にギャップ３０ｇを設ける。ギャップ３０ｇの長さは、０．１０ｍｍ以上０．２５ｍｍ以下である。ギャップ３０ｇの長さは、換言すれば、軸部３１ｃと軸部３２ｃとの間の距離である。なお、ギャップ３０ｇは、例えば、本体部３１ａと本体部３２ａとの間に設けてもよい。
【００３１】
各磁性部材３１、３２には、マンガンを含むフェライトが用いられている。各磁性部材３１、３２は、ＭＦｅ２Ｏ４を含む。Ｍは、例えば、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、銅（Ｃｕ）、または、亜鉛（Ｚｎ）などの各種の２価金属イオンである。Ｍは、複数の２価金属イオンを含んでもよい。以下では、Ｍの主成分がマンガンであるものを、「Ｍｎ系フェライト」と称す。Ｍの主成分がニッケルであるものを、「Ｎｉ系フェライト」と称す。すなわち、各磁性部材３１、３２は、Ｍｎ系フェライトを含む。Ｍｎ系フェライトは、換言すれば、Ｍに含まれるマンガンの割合が、ニッケルの割合よりも多いものである。Ｎｉ系フェライトは、換言すれば、Ｍに含まれるニッケルの割合が、マンガンの割合よりも多いものである。
【００３２】
また、各磁性部材３１、３２の比透磁率は、１５００以下である。各磁性部材３１、３２の比透磁率は、より好ましくは、１２００以下である。
【００３３】
図３は、実施形態に係るインダクタ素子の特性の一例を表すグラフ図である。  
図３の横軸は、動作時の最大磁束密度Ｂｍ（Ｔ）である。  
図３の縦軸は、電力損失密度Ｐｃｖ（Ｗ／ｍ３）である。  
図３は、組成の異なる複数の磁性材料の１ＭＨｚにおける最大磁束密度Ｂｍと電力損失密度Ｐｃｖとの関係を表している。  
図３において、特性ＣＴ１は、比透磁率を６００としたＭｎ系フェライト材（マンガン亜鉛フェライト）の特性の一例を表す。  
特性ＣＴ２は、比透磁率を１２５０としたＭｎ系フェライト材の特性の一例を表す。  
特性ＣＴ３は、比透磁率を１２０としたＮｉ系フェライト材の特性の一例を表す。  
特性ＣＴ４は、比透磁率を４００としたＮｉ系フェライト材の特性の一例を表す。  
特性ＣＴ５は、比透磁率を８００としたＮｉ系フェライト材の特性の一例を表す。  
特性ＣＴ６は、比透磁率を１５００としたＮｉ系フェライト材の特性の一例を表す。
【００３４】
図３に表したように、最大磁束密度Ｂｍが５ｍＴ〜１００ｍＴ程度の範囲では、Ｍｎ系フェライト材の方が、Ｎｉ系フェライト材よりも磁性材としての損失が小さいことが分かる。
【００３５】
また、比透磁率を１５００以下にする。これにより、損失をより抑制することができる。比透磁率が１５００を超えるような磁性材は、５００ｋＨｚでは損失が小さくても、例えば１ＭＨｚ以上の高い周波数になると、磁性材としての損失が加速的に増加する。このため、低損失を狙う条件下では採用が難しい。例えば、比透磁率６００の特性ＣＴ１は、比透磁率１２５０の特性ＣＴ２よりも低損失である。従って、比透磁率を１２００以下にする。これにより、損失をより低減させることができる。
【００３６】
図４は、実施形態に係るインダクタ素子の特性の一例を表すグラフ図である。  
図４の横軸は、スイッチング周波数（ＭＨｚ）である。  
図４の縦軸は、電力損失密度（Ｗ／ｍ３）である。  
図４は、同じ比透磁率のＭｎ系フェライト材とＮｉ系フェライト材とにおけるスイッチング周波数と電力損失密度との関係を表している。
【００３７】
図４に表したように、約１ＭＨｚ〜２ＭＨｚの範囲では、Ｍｎ系フェライト材の方が、Ｎｉ系フェライト材よりも低損失である。２ＭＨｚを超えると、Ｍｎ系フェライト材の損失は急増する。３ＭＨｚを超えると、低損失材として用いることが難しくなる。
【００３８】
このように、５００ｋＨｚ〜２ＭＨｚで動作し、入力電圧が２０Ｖを超える場合には、比透磁率が１５００程度以下のＭｎ系フェライトをコア３０に採用する。これにより、インダクタ損失を低減することができる。
【００３９】
図５は、実施形態に係るインダクタ素子の特性の一例を表すグラフ図である。  
図５の横軸は、ギャップ３０ｇの長さ（ｍｍ）である。図５の縦軸は、電力損失（Ｗ）である。
【００４０】
図５は、ギャップ３０ｇの長さを変化させた時の、インダクタ素子２２における電力損失のシミュレーションの一例を表す。シミュレーションでは、比透磁率６００のＭｎＺｎのＭｎ系フェライト材を磁性材として用いる。コア３０の外形サイズを約７ｍｍ×７ｍｍ×４ｍｍとする。７ｍｍ×７ｍｍは、図２（ｂ）の縦及び横に相当する。４ｍｍは、図２（ａ）の高さに相当する。図５は、このコア３０に巻線３４を施し、約８５μＨを得る条件のもと、磁路中に設けるギャップ３０ｇの長さに対するインダクタ部品の損失を解析したものである。ギャップ３０ｇの長さを変えた場合、巻線３４の巻き数も変更している。また、シミュレーションでは、直流負荷４に流れる電流を約１６０ｍＡ、スイッチング周波数を１ＭＨｚとする。
【００４１】
図５に表したように、インダクタ素子２２における電力損失は、ギャップ３０ｇの長さを０．１ｍｍ〜０．２５ｍｍとしたときに、小さくすることができる。ギャップ３０ｇの長さが０．１ｍｍ以下、あるいは０．２５ｍｍを超えると、インダクタ素子２２の損失は急激に大きくなる。
【００４２】
このように、スイッチング周波数および動作電圧に対し、磁性材料の選択、ギャップ長の選択を適切に選ぶことにより、インダクタ素子２２の電力損失を小さくすることができる。
【００４３】
入力電圧が２０Ｖを超え、５００ｋＨｚ以上３ＭＨｚ以下で動作する電源装置１０に用いられるインダクタ素子２２において、比透磁率が１５００以下のＭｎ系フェライト材をコア３０に用い、磁路中のギャップ３０ｇの長さを０．１０ｍｍ以上０．２５ｍｍ以下にする。
【００４４】
これにより、電力損失を低減することができる。これにより、例えば、放熱器などを設ける必要が無くなり、電源装置１０をより小形にすることができる。
【００４５】
以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものではなく、種々の変形が可能である。
【００４６】
本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
２…直流電源、  ４…直流負荷、  １０…電源装置、  １２…電力変換回路、  １２ａ、１２ｂ…入力端子、  １２ｃ、１２ｄ…出力端子、  １４…制御回路、  ２０…スイッチング素子、  ２２…インダクタ素子、  ２４…ダイオード、  ２６…コンデンサ、  ３０…コア、  ３０ｇ…ギャップ、  ３１…第１磁性部材、  ３２…第２磁性部材、  ３４…巻線、  ＭＰ…磁路
【図１】
2016067088.tif 000003
【図２】
2016067088.tif 000004
【図３】
2016067088.tif 000005
【図４】
2016067088.tif 000006
【図５】
2016067088.tif 000007