(57)【要約】【課題】パッケージに用いられる透明樹脂の異物混入による画質の低下を抑止することが可能な固体撮像装置を提供する。【解決手段】ベース層１８、カラーフィルタ層１９およびオーバーコート層２０を半導体基板１１上に形成し、ボンディングワイヤ２５、パット電極１６およびランド電極２２が覆われるようにオーバーコート層２０上に透明樹脂層２６を塗布し、光電変換部１３Ｂの開口部ＫＢから透明樹脂層２６までの距離Ｌ２が開口部ＫＢの開口径Ｌ１の５倍以上になるように透明スペーサ層ＳＰの膜厚を設定する。【選択図】図５
2016195205.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部が設けられた半導体基板と、
前記半導体基板上に設けられた透明スペーサ層とを備え、
前記光電変換部の開口部からの距離が前記開口部の開口径の５倍以上になるように前記透明スペーサ層の膜厚が設定される固体撮像装置。
【請求項２】
前記半導体基板上に設けられた配線層と、
前記配線層に設けられたパッド電極とを備え、
前記透明スペーサ層は、前記パッド電極上を避けるようにして前記半導体基板上に設けられている請求項１に記載の固体撮像装置。
【請求項３】
前記透明スペーサ層は、
前記配線層を平坦化するベース層と、
前記ベース層上に設けられたカラーフィルタ層と、
前記カラーフィルタ層を前記透明樹脂層から保護するオーバーコート層とを備える請求項２に記載の固体撮像装置。
【請求項４】
前記開口径は前記配線層の最上層で規定される請求項３に記載の固体撮像装置。
【請求項５】
前記透明スペーサ層を覆うように配置され、前記半導体基板をパッケージ化する透明樹脂層と、
前記パッド電極に接続されたボンディングワイヤとを備え、
前記透明樹脂層は、前記パッド電極および前記ボンディングワイヤを覆うように前記透明スペーサ層上に設けられている請求項２に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では、パッケージに透明樹脂を用いたものがある。この時、透明樹脂に異物が混入し、画質を低下させることがあった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２２６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、パッケージに用いられる透明樹脂の異物混入による画質の低下を抑止することが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、半導体基板と、透明スペーサ層とを備える。半導体基板は、光電変換部が設けられている。透明スペーサ層は、前記半導体基板上に設けられている。前記光電変換部の開口部からの距離が前記開口部の開口径の５倍以上になるように前記透明スペーサ層の膜厚が設定される。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
【図３】図３は、図１の固体撮像装置のパッケージング方法を示す断面図である。
【図４】図４は、図１の固体撮像装置のパッケージング方法を示す断面図である。
【図５】図５は、図１の固体撮像装置のパッケージング方法を示す断面図である。
【図６】図６は、図１の固体撮像装置のパッケージに用いられる透明樹脂の異物混入時の光入射経路を示す断面図である。
【図７】図７（ａ）は、図１の固体撮像装置のパッケージに用いられる透明樹脂に混入した異物に起因する遮光率算出時のモデルを示す図、図７（ｂ）は、図１の固体撮像装置のパッケージに用いられる透明樹脂に混入した異物サイズと遮光率との関係を示す図である。
【図８】図８は、第２実施形態に係る固体撮像装置が適用されるデジタルカメラの概略構成を示すブロック図である。
【図９】図９は、第３実施形態に係る固体撮像装置が適用されるカメラモジュールの概略構成を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣＡ、ＰＣＢがロウ方向ＲＤおよびカラム方向ＣＤにｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。なお、画素ＰＣＡは、画素ＰＣＢに比べて光を受光する開口部の面積が大きい。例えば、画素ＰＣＡの開口部の開口径は２μｍ以上、画素ＰＣＢの開口部の開口径は１μｍ以下に設定することができる。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣＡ、ＰＣＢの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣＡ、ＰＣＢから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【０００９】
また、固体撮像装置には、読み出し対象となる画素ＰＣＡ、ＰＣＢを垂直方向に走査する垂直走査回路２、画素ＰＣＡ、ＰＣＢとの間でソースフォロア動作を行うことにより、画素ＰＣＡ、ＰＣＢから垂直信号線Ｖｌｉｎにカラムごとに画素信号ＶＳＡ、ＶＳＢを読み出す負荷回路３、各画素ＰＣＡ、ＰＣＢの信号成分をＣＤＳ（ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ）にてカラムごとに検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣＡ、ＰＣＢを水平方向に走査する水平走査回路５、画素信号ＶＳＡ、ＶＳＢと比較される基準電圧ＶＲＥＦをカラムＡＤＣ回路４に出力する基準電圧発生回路６、各画素ＰＣＡ、ＰＣＢの読み出しや蓄積のタイミングを制御するタイミング制御回路７および画素ＰＣＡ、ＰＣＢの駆動時に画素ＰＣＡ、ＰＣＢを駆動する駆動電圧ＤＶを発生する駆動電圧発生回路８が設けられている。
【００１０】
そして、垂直走査回路２にて各画素ＰＣＡ、ＰＣＢが垂直方向に走査されることで、ロウ方向ＲＤに各画素ＰＣＡ、ＰＣＢが選択される。そして、負荷回路３において、その画素ＰＣＡ、ＰＣＢとの間でソースフォロア動作が行われることにより、各画素ＰＣＡ、ＰＣＢから読み出された画素信号ＶＳＡ、ＶＳＢが垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、各画素ＰＣＡ、ＰＣＢから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣＡ、ＰＣＢの信号成分がＣＤＳにてカラムごとに検出される。そして、各画素ＰＣＡ、ＰＣＢの信号成分が水平方向にシリアルに転送されることで出力信号Ｓ１、Ｓ２として出力される。そして、これらの出力信号Ｓ１、Ｓ２を合成することでダイナミックレンジを向上させることが可能となる。
【００１１】
図２は、図１の固体撮像装置の画素の構成例を示す回路図である。なお、図２では、２画素１セル構成を例にとった。
図２において、画素ＰＣＡには、フォトダイオードＰＤＡおよび読み出しトランジスタＴＤＡが設けられ、画素ＰＣＢには、フォトダイオードＰＤＢおよび読み出しトランジスタＴＤＢが設けられている。そして、画素ＰＣＡ、ＰＣＢにおいて、行選択トランジスタＴＳ、増幅トランジスタＴＧおよびリセットトランジスタＴＲが共有されている。また、増幅トランジスタＴＧとリセットトランジスタＴＲと読み出しトランジスタＴＤＡ、ＴＤＢとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００１２】
読み出しトランジスタＴＤＡのソースは、フォトダイオードＰＤＡに接続され、読み出しトランジスタＴＤＡのゲートには、読み出し信号ΦＤＡが入力される。読み出しトランジスタＴＤＢのソースは、フォトダイオードＰＤＢに接続され、読み出しトランジスタＴＤＢのゲートには、読み出し信号ΦＤＢが入力される。また、リセットトランジスタＴＲのソースは、読み出しトランジスタＴＤＡ、ＴＤＢのドレインに接続され、リセットトランジスタＴＲのゲートには、リセット信号ΦＲが入力され、リセットトランジスタＴＲのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴＳのゲートには、行選択信号ΦＳが入力され、行選択トランジスタＴＳのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴＧのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴＧのゲートは、読み出しトランジスタＴＤＡ、ＴＤＢのドレインに接続され、増幅トランジスタＴＧのドレインは、行選択トランジスタＴＳのソースに接続されている。なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ΦＤＡ、ΦＤＢ、リセット信号ΦＲおよび行選択信号ΦＳをロウごとに画素ＰＣＡ、ＰＤＢに伝送することができる。なお、駆動電圧ＤＶは、行選択信号ΦＳ、読み出し信号ΦＤＡ、ΦＤＢおよびリセット信号ΦＲのパルス電圧として用いることができる。
【００１３】
図３〜図５は、図１の固体撮像装置のパッケージング方法を示す断面図である。
図３において、半導体基板１１には、画素分離するＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）１２が形成されている。なお、半導体基板１１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＳｉＣ、ＧａＡｌＡｓ、ＧａＩｎＡｓＰなどを用いることができる。ＳＴＩ１２の材料は、例えば、ＳｉＯ２などを用いることができる。ＳＴＩ１２で画素分離された半導体基板１１には、光電変換部１３Ａ、１３Ｂが形成されている。半導体基板１１はＰ型半導体を用いることができる。光電変換部１３Ａ、１３Ｂはｎ−型不純物拡散層を用いることができる。半導体基板１１上には絶縁層１４が設けられている。絶縁層１４には配線層１５が形成され、配線層１５には、パット電極１６が設けられている。配線層１５およびパット電極１６上には保護膜１７が形成されている。保護膜１７にはパット電極１６を露出させる開口部１７Ａが形成されている。絶縁層１４の材料は、例えば、ＳｉＯ２などを用いることができる。保護膜１７の材料は、例えば、ＳｉＮなどを用いることができる。配線層１５およびパット電極１６の材料は、例えば、Ａｌ、Ｃｕなどの金属を用いることができる。
【００１４】
次に、図４に示すように、スピンコートなどの方法にてベース層１８を保護膜１７上に形成する。ベース層１８は配線層１５を平坦化することができる。さらに、スピンコートなどの方法にてカラーフィルタ層１９をベース層１８上に形成する。さらに、スピンコートなどの方法にてオーバーコート層２０をカラーフィルタ層１９上に形成する。オーバーコート層２０は図５の透明樹脂層２６からカラーフィルタ層１９を保護することができる。ベース層１８、カラーフィルタ層１９およびオーバーコート層２０は、透明スペーサ層ＳＰを構成することができる。透明スペーサ層ＳＰは、図５の透明樹脂層２６と光電変換部１３Ａ、１３Ｂとの間の距離を設定することができる。そして、フォトリソグラフィ技術およびエッチング技術を用いてベース層１８、カラーフィルタ層１９およびオーバーコート層２０をパターニングすることにより、パット電極１６を露出させる。なお、ベース層１８、カラーフィルタ層１９およびオーバーコート層２０の材料は、ポリカーボネート、ポリエチレンまたはアクリルなどの透明樹脂を用いることができる。カラーフィルタ層１９には、波長選択性を持たせるために、赤色、緑色または青色などの顔料や染料を添加することができる。ベース層１８の膜厚は１μｍ程度、カラーフィルタ層１９の膜厚は１μｍ程度、オーバーコート層２０の膜厚は１０μｍ程度に設定することができる。
【００１５】
次に、図５に示すように、ベース層１８、カラーフィルタ層１９およびオーバーコート層２０を半導体基板１１上に形成した後、半導体基板１１をダイシングすることにより、半導体基板１１をチップ化する。そして、ベース層１８、カラーフィルタ層１９およびオーバーコート層２０が形成された半導体チップＨＰを実装基板２１上に実装する。なお、実装基板２１上にはランド電極２２を形成し、実装基板２１の裏面には突出電極２４を形成することができる。ランド電極２２と突出電極２４とは貫通電極２３を介して電気的に接続することができる。そして、ボンディングワイヤ２５を介してパット電極１６とランド電極２２とを電気的に接続する。そして、ボンディングワイヤ２５、パット電極１６およびランド電極２２が覆われるようにオーバーコート層２０上に透明樹脂層２６を塗布し硬化させる。なお、透明樹脂層２６の材料は、ポリカーボネート、ポリエチレンまたはアクリルなどを用いることができる。透明樹脂層２６の膜厚は７００μｍ程度に設定することができる。
【００１６】
ここで、光電変換部１３Ｂの開口部ＫＢからの距離Ｌ２が開口部ＫＢの開口径Ｌ１の５倍以上になるように透明スペーサ層ＳＰの膜厚を設定することができる。この時、開口部ＫＢの開口径Ｌ１は配線層１５の最上層で規定することができる。開口部ＫＢは配線層１５で囲まれていてもよい。また、オーバーコート層２０の膜厚は５μｍ以上に設定することができる。開口部ＫＢが短辺と長辺を持つ場合には、開口部ＫＢの開口径Ｌ１は開口部ＫＢの短辺で規定することができる。開口径が互いに異なる光電変換部１３Ａ、１３Ｂがある場合には、小さい方の光電変換部１３Ｂの開口径に対して距離Ｌ２を規定することができる。
【００１７】
図６は、図１の固体撮像装置のパッケージに用いられる透明樹脂の異物混入時の光入射経路を示す断面図である。
図６において、透明樹脂層２６に異物２８が混入したものとする。この時、異物２８が光電変換部１３Ｂ上にあると、光電変換部１３Ｂに入射する入射光ＬＩが遮られ、光電変換部１３Ｂに入射する光量が低下する。ここで、光電変換部１３Ｂの開口部ＫＢからの距離Ｌ２を開口部ＫＢの開口径Ｌ１の５倍以上に設定することにより、異物２８で散乱された散乱光ＫＩを光電変換部１３Ｂに効率よく入射させることができ、光電変換部１３Ｂに入射する光量の低下を抑制することができる。この時、異物２８が透明樹脂層２６に混入した時に異物２８による遮光率が１０％以下になるように透明スペーサ層ＳＰの膜厚を設定することが好ましい。異物２８による遮光率が１０％以下の場合には、製品不良ではないとすることができる。
【００１８】
図７（ａ）は、図１の固体撮像装置のパッケージに用いられる透明樹脂に混入した異物に起因する遮光率算出時のモデルを示す図、図７（ｂ）は、図１の固体撮像装置のパッケージに用いられる透明樹脂に混入した異物サイズと遮光率との関係を示す図である。なお、図７（ｂ）では、距離Ｌ２が２μｍ、５μｍおよび１０μｍの場合について異物サイズＤと遮光率との関係を示した。
図７（ａ）において、開口部ＫＢ上に異物２８があり、異物２８による散乱光ＫＩが開口部ＫＢに入射するものとして、異物サイズＤと遮光率との関係を求めた。この時、図７（ｂ）に示すように、異物サイズＤが増大すると、遮光率が増大する。ただし、異物サイズＤが２．５μｍ以下の場合には、距離Ｌ２を１０μｍ以上にすることにより、遮光率を１０％以下にすることができる。
【００１９】
（第２実施形態）
図８は、第２実施形態に係る固体撮像装置が適用されるデジタルカメラの概略構成を示すブロック図である。
図８において、デジタルカメラ３１は、カメラモジュール３２および後段処理部３３を有する。カメラモジュール３２は、撮像光学系３４および固体撮像装置３５を有する。後段処理部３３は、イメージシグナルプロセッサ（ＩＳＰ）３６、記憶部３７及び表示部３８を有する。なお、固体撮像装置３５は、図１の構成を用いることができる。また、ＩＳＰ３６の少なくとも一部の構成は固体撮像装置３５とともに１チップ化するようにしてもよい。
【００２０】
撮像光学系３４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置３５は、被写体像を撮像する。ＩＳＰ３６は、固体撮像装置３５での撮像により得られた画像信号を信号処理する。記憶部３７は、ＩＳＰ３６での信号処理を経た画像を格納する。記憶部３７は、ユーザの操作等に応じて、表示部３８へ画像信号を出力する。表示部３８は、ＩＳＰ３６あるいは記憶部３７から入力される画像信号に応じて、画像を表示する。表示部３８は、例えば、液晶ディスプレイである。なお、カメラモジュール３２は、デジタルカメラ３１以外にも、例えばカメラ付き携帯電話やスマートフォン等の電子機器に適用するようにしてもよい。また、上述した固体撮像装置は、単層構造の半導体チップに形成されていてもよいし、積層構造の半導体チップに形成されていてもよい。
【００２１】
（第３実施形態）
図９は、第３実施形態に係る固体撮像装置が適用されるカメラモジュールの概略構成を示す断面図である。
図９において、被写体からカメラモジュール５０のレンズ４０へ入射した光は、メインミラー４１、サブミラー４２およびメカシャッタ４６を経て固体撮像装置４７に入射する。サブミラー４２で反射した光は、照度センサ４３に入射する。カメラモジュール５０では、照度センサ４３での検出結果に基づいて感度調整が行われる。固体撮像装置４７および照度センサ４３として図１の構成を用いることができる。メインミラー４１で反射した光は、レンズ４４およびプリズム４５を経てファインダ４８に入射する。
【００２２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２３】
１  画素アレイ部、２  垂直走査回路、３  負荷回路、４  カラムＡＤＣ回路、５  水平走査回路、７  タイミング制御回路、８  駆動電圧発生回路、ＰＣＡ、ＰＣＢ  画素、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線
【図１】
2016195205.tif 000003
【図２】
2016195205.tif 000004
【図３】
2016195205.tif 000005
【図４】
2016195205.tif 000006
【図５】
2016195205.tif 000007
【図６】
2016195205.tif 000008
【図７】
2016195205.tif 000009
【図８】
2016195205.tif 000010
【図９】
2016195205.tif 000011