(57)【要約】【課題】電源電圧を下げることができ、安全に起動させることができる光半導体素子駆動回路を得る。【解決手段】帰還容量ＣＦＢは差動オペアンプＵ１の反転入力端子と出力端子の間に接続されている。第１の抵抗Ｒ１の一端が電源ＶＤＤに接続されている。Ｎ型電界効果トランジスタＭＮ１のゲートが差動オペアンプＵ１の出力端子に接続され、ドレインが第１の抵抗Ｒ１の他端に接続され、ソースが共通端子に接続されている。Ｐ型電界効果トランジスタＭＰ１のゲートがＮ型電界効果トランジスタＭＮ１のドレインに接続され、ソースが電源ＶＤＤに接続されている。光半導体素子Ｄ１のアノードがＰ型電界効果トランジスタＭＰ１のドレインに接続され、カソードが共通端子に接続されている。帰還抵抗ＲＦＢが差動オペアンプＵ１の反転入力端子と光半導体素子Ｄ１のアノードの間に接続されている。【選択図】図１
2016144168.tif 000002
【特許請求の範囲】
【請求項１】
入力端子、反転入力端子、及び出力端子を持つ差動オペアンプと、
前記差動オペアンプの前記反転入力端子と前記出力端子の間に接続された帰還容量と、
一端が電源に接続された第１の抵抗と、
ゲートが前記差動オペアンプの前記出力端子に接続され、ドレインが前記第１の抵抗の他端に接続され、ソースが共通端子に接続されたＮ型電界効果トランジスタと、
ゲートが前記Ｎ型電界効果トランジスタの前記ドレインに接続され、ソースが電源に接続されたＰ型電界効果トランジスタと、
アノードが前記Ｐ型電界効果トランジスタのドレインに接続され、カソードが前記共通端子に接続された光半導体素子と、
前記差動オペアンプの前記反転入力端子と前記光半導体素子の前記アノードの間に接続された帰還抵抗とを備えることを特徴とする光半導体素子駆動回路。
【請求項２】
前記差動オペアンプの前記反転入力端子と前記共通端子の間に接続された第２の抵抗を更に備えることを特徴とする請求項１に記載の光半導体素子駆動回路。
【請求項３】
前記Ｎ型電界効果トランジスタの前記ソースと前記共通端子の間に接続された第３の抵抗を更に備えることを特徴とする請求項１又は２に記載の光半導体素子駆動回路。
【請求項４】
一端が前記差動オペアンプの前記出力端子と前記Ｎ型電界効果トランジスタの前記ゲートの間に接続され、他端が前記共通端子に接続された第４の抵抗を更に備えることを特徴とする請求項１〜３の何れか１項に記載の光半導体素子駆動回路。
【請求項５】
一端が前記差動オペアンプの前記出力端子に接続され、他端が前記Ｎ型電界効果トランジスタの前記ゲートと前記第４の抵抗の間に接続された第５の抵抗を更に備えることを特徴とする請求項４に記載の光半導体素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザーダイオードなどの光半導体素子を駆動する光半導体素子駆動回路に関する。
【背景技術】
【０００２】
レーザーダイオードのように電流により制御する光半導体素子は、電圧制御型電流源回路による駆動がよく行われる。例えば非特許文献１の電流源回路では、制御電圧をＮＰＮ型バイポーラトランジスタにより電流に変換して光半導体素子に供給する。そして、トランジスタの出力に接続された電流検出抵抗の両端の電圧を差動オペアンプにフィードバックすることで光半導体素子に流れる電流値を一定に保っている。電源投入直後にはトランジスタのベース電圧は０Ｖでありトランジスタはオフ状態のため光半導体素子に電流は流れず、安全に回路を起動させることができる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｎｅｉｌ  Ａｌｂａｕｇｈ著“オプトエレクトロニクス回路の事例集”テキサスインスツルメンツ，  ２００９年１２月２日，ｐ３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
非特許文献１の回路構成では、光半導体素子に印加できる電圧の上限は電源電圧からトランジスタのベースエミッタ間電圧分だけ低くなってしまう。ＮＰＮ型バイポーラの代わりにＮ型電界効果トランジスタを用いても同様に閾値電圧分だけ低くなる。また、電流検出抵抗を用いているために更に余分な電圧が必要である。このため、光半導体素子の動作電圧範囲は狭く、低消費電力化を目的として電源電圧を下げることが困難であった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は電源電圧を下げることができ、安全に起動させることができる光半導体素子駆動回路を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る光半導体素子駆動回路は、入力端子、反転入力端子、及び出力端子を持つ差動オペアンプと、前記差動オペアンプの前記反転入力端子と前記出力端子の間に接続された帰還容量と、一端が電源に接続された第１の抵抗と、ゲートが前記差動オペアンプの前記出力端子に接続され、ドレインが前記第１の抵抗の他端に接続され、ソースが共通端子に接続されたＮ型電界効果トランジスタと、ゲートが前記Ｎ型電界効果トランジスタの前記ドレインに接続され、ソースが電源に接続されたＰ型電界効果トランジスタと、アノードが前記Ｐ型電界効果トランジスタのドレインに接続され、カソードが前記共通端子に接続された光半導体素子と、前記差動オペアンプの前記反転入力端子と前記光半導体素子の前記アノードの間に接続された帰還抵抗とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明では、増幅器であるＮ型電界効果トランジスタとＰ型電界効果トランジスタを縦続接続し、その出力を帰還抵抗を介して差動オペアンプの反転入力端子へフィードバックする。これにより、電源電圧を下げることができ、安全に起動させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る光半導体素子駆動回路を示す回路図である。
【図２】比較例に係る光半導体素子駆動回路を示す回路図である。
【図３】本発明の実施の形態２に係る光半導体素子駆動回路を示す回路図である。
【図４】本発明の実施の形態３に係る光半導体素子駆動回路を示す回路図である。
【図５】本発明の実施の形態４に係る光半導体素子駆動回路を示す回路図である。
【図６】本発明の実施の形態５に係る光半導体素子駆動回路を示す回路図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る光半導体素子駆動回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る光半導体素子駆動回路を示す回路図である。差動オペアンプＵ１は入力端子、反転入力端子、及び出力端子を持つ。帰還容量ＣＦＢが差動オペアンプＵ１の反転入力端子と出力端子の間に接続され、反転入力端子と出力端子は交流的に短絡されている。
【００１１】
第１の抵抗Ｒ１の一端が電源ＶＤＤに接続されている。Ｎ型電界効果トランジスタＭＮ１のゲートが差動オペアンプＵ１の出力端子に接続され、ドレインが第１の抵抗Ｒ１の他端に接続され、ソースが共通端子に接続されている。
【００１２】
Ｐ型電界効果トランジスタＭＰ１のゲートがＮ型電界効果トランジスタＭＮ１のドレインに接続され、ソースが電源ＶＤＤに接続されている。光半導体素子Ｄ１のアノードがＰ型電界効果トランジスタＭＰ１のドレインに接続され、カソードが共通端子に接続されている。共通端子は通常は接地端子であり、一般に接地先は装置の筐体にあたるため、放熱の役割も果たしている。
【００１３】
帰還抵抗ＲＦＢが差動オペアンプＵ１の反転入力端子と光半導体素子Ｄ１のアノードの間に接続されている。第２の抵抗Ｒ２が差動オペアンプＵ１の反転入力端子と共通端子の間に接続されている。
【００１４】
続いて、本実施の形態に係る光半導体素子駆動回路の動作を説明する。電源投入直後、差動オペアンプＵ１の入力端子と反転入力端子はともに０Ｖであり、出力端子も０Ｖとなっている。このため、次段のＮ型電界効果トランジスタＭＮ１の出力は電源電圧レベルとなっており、Ｐ型電界効果トランジスタＭＰ１はチャネルがオフ状態のためＰ型電界効果トランジスタＭＰ１の出力は０Ｖとなる。従って、光半導体素子Ｄ１に電流は流れず、電源投入直後に誤動作することがない。
【００１５】
次に、差動オペアンプＵ１の入力端子に正の入力電圧を印加していくと反転入力端子の電圧はいまだ０Ｖのため差動オペアンプＵ１の出力は電源電圧レベルに向けて上昇する。次段のＮ型電界効果トランジスタＭＮ１の出力は逆に０Ｖに向けて下降する。Ｐ型電界効果トランジスタＭＰ１の出力は逆に電源電圧レベルに向けて上昇し光半導体素子Ｄ１に電流が流れ始める。やがて光半導体素子Ｄ１のアノード電圧が差動オペアンプＵ１の入力電圧の（ＲＦＢ＋Ｒ２）／Ｒ２倍になったところで差動オペアンプＵ１の入力端子と反転入力端子が等しくなり、出力が平衡状態に達する。
【００１６】
続いて、本実施の形態の効果を比較例と比較して説明する。図２は、比較例に係る光半導体素子駆動回路を示す回路図である。比較例では、制御電圧をＮＰＮ型バイポーラトランジスタＱ１により電流に変換して光半導体素子Ｄ１に供給する。そして、トランジスタＱ１の出力に接続された電流検知用抵抗Ｒ６の両端の電圧を差動オペアンプＵ１にフィードバックすることで光半導体素子Ｄ１に流れる電流値を一定に保っている。電源投入直後にはトランジスタＱ１のベース電圧は０ＶでありトランジスタＱ１はオフ状態のため光半導体素子Ｄ１に電流は流れず、安全に回路を起動させることができる。しかし、光半導体素子Ｄ１に印加できる電圧の上限は電源電圧からトランジスタＱ１のベースエミッタ間電圧分だけ低くなってしまう。また、電流検出抵抗Ｒ６を用いているために更に余分な電圧が必要である。このため、光半導体素子の動作電圧範囲は狭く、低消費電力化を目的として電源電圧を下げることが困難である。
【００１７】
一方、本実施の形態では、増幅器であるＮ型電界効果トランジスタＭＮ１とＰ型電界効果トランジスタＭＰ１を縦続接続し、その出力を帰還抵抗ＲＦＢを介して差動オペアンプＵ１の反転入力端子へフィードバックする。比較例と比較して増幅段が増加したことで、フィードバックループによる位相の動きは大きくかつオープンループ利得は上がるためより発振しやすくなっている。そこで、発振を抑えるために帰還容量ＣＦＢを位相補償容量として追加し、更に帰還抵抗ＲＦＢと組み合わせてローパスフィルタを構成することで位相余裕を確保し発振を抑制させている。また、抵抗ＲＦＢと抵抗Ｒ２による抵抗分割によりＰ型電界効果トランジスタＭＰ１の利得を低下させることで、更に発振を抑制させている。
【００１８】
また、光半導体素子Ｄ１の駆動にＰ型電界効果トランジスタを用いることで、電源電圧から光半導体素子Ｄ１に与える電圧までの下降分をＰ型電界効果トランジスタＭＰ１のオン抵抗によるものだけにとどめ、閾値電圧分が下降するＮ型電界効果トランジスタを使った場合に比べ一般に低く抑えることができる。例えば電源電圧３．３Ｖで動作するトランジスタの閾値電圧は０．８Ｖ程度であるのに対し、トランジスタのオン抵抗は１００ｍΩ以下のものもあり、光半導体素子Ｄ１に１Ａの電流を流しても電圧降下は０．１Ｖとなる。また、光半導体素子Ｄ１に流れる電流を一定に保つ制御方式から、光半導体素子Ｄ１のアノードとカソードの間に印加される電圧を一定に保つ制御方式に変更したことで電流検知抵抗が不要となり、更に電源電圧を下げることができる。
【００１９】
ただし、Ｐ型電界効果トランジスタＭＰ１を用いた場合、電源投入時にＰ型電界効果トランジスタＭＰ１のゲートが０ＶになっているとＰ型電界効果トランジスタＭＰ１のチャネルが導通し光半導体素子Ｄ１が誤発光するなど誤動作をする可能性がある。そこで、Ｐ型電界効果トランジスタＭＰ１の前段にＮ型電界効果トランジスタＭＮ１を配置している。電源投入時はＮ型電界効果トランジスタＮＭ１のチャネルが導通しないことを利用し、Ｐ型電界効果トランジスタＭＰ１のゲートをＮ型電界効果トランジスタＭＮ１の負荷抵抗Ｒ１により電源側にプルアップしておくことでＰ型電界効果トランジスタＭＰ１のチャネルをオフさせる。これにより、光半導体素子Ｄ１の誤動作を抑制して安全に起動させることができる。
【００２０】
実施の形態２．
図３は、本発明の実施の形態２に係る光半導体素子駆動回路を示す回路図である。実施の形態１の構成に第３の抵抗Ｒ３が追加されている。第３の抵抗Ｒ３はＮ型電界効果トランジスタＭＮ１のソースと共通端子の間に接続されたソースデジェネレーション抵抗である。これにより、Ｎ型電界効果トランジスタＭＮ１の利得を下げ、ひいては全体のループ利得を下げることができる。従って、更に安定な回路となり、発振を抑制することができる。また、利得自体もトランジスタのトランスコンダクタンスに依存せず、ほぼＲ１／Ｒ３の一定値を取るため位相余裕のばらつきを抑えることができる。
【００２１】
実施の形態３．
図４は、本発明の実施の形態３に係る光半導体素子駆動回路を示す回路図である。実施の形態１の構成に第４の抵抗Ｒ４が追加されている。第４の抵抗Ｒ４の一端が差動オペアンプＵ１の出力端子とＮ型電界効果トランジスタＭＮ１のゲートの間に接続され、他端が共通端子に接続されている。第４の抵抗Ｒ４は差動オペアンプＵ１の出力を接地するプルダウン抵抗である。これにより、電源非投入時に差動オペアンプＵ１の出力がハイインピーダンスの状態であっても第４の抵抗Ｒ４によりＮ型電界効果トランジスタＭＮ１を確実にオフすることができるため、更に安全な回路となる。
【００２２】
実施の形態４．
図５は、本発明の実施の形態４に係る光半導体素子駆動回路を示す回路図である。実施の形態３の構成に第５の抵抗Ｒ５が追加されている。第５の抵抗Ｒ５の一端が差動オペアンプＵ１の出力端子に接続され、他端がＮ型電界効果トランジスタＭＮ１のゲートと第４の抵抗Ｒ４の間に接続されている。このため、抵抗Ｒ４と抵抗Ｒ５で抵抗分割した電圧をＮ型電界効果トランジスタＭＮ１のゲートに与えることになる。これにより、プルダウンの効果に加え、ループ利得を下げて更に安定な回路となり、発振を抑制することができる。
【００２３】
実施の形態５．
図６は、本発明の実施の形態５に係る光半導体素子駆動回路を示す回路図である。実施の形態１に比べて、差動オペアンプＵ１の反転入力端子を接地する第２の抵抗Ｒ２が省略されている。これにより、差動オペアンプＵ１の入力範囲を広げることができる。差動入力オペアンプＵ１の入力をＤ−Ａ変換器等で制御する場合、Ｄ−Ａ変換器等の出力範囲をより広く使用することができ、回路の分解能をあげることができる。なお、ループ利得が大きくなることから発振抑制のために、本実施の形態と実施の形態２，３を併用するとよい。
【符号の説明】
【００２４】
ＣＦＢ  帰還容量、Ｄ１  光半導体素子、ＭＮ１  Ｎ型電界効果トランジスタ、ＭＰ１  Ｐ型電界効果トランジスタ、ＲＦＢ  帰還抵抗、Ｒ１  第１の抵抗、Ｒ２  第２の抵抗、Ｒ３  第３の抵抗、Ｒ４  第４の抵抗、Ｒ５  第５の抵抗、Ｕ１  差動オペアンプ、ＶＤＤ  電源
【図１】
2016144168.tif 000003
【図２】
2016144168.tif 000004
【図３】
2016144168.tif 000005
【図４】
2016144168.tif 000006
【図５】
2016144168.tif 000007
【図６】
2016144168.tif 000008