(57)【要約】      （修正有）【課題】プローブへのパッド片の付着を減らす試験用パッドを有する半導体装置を提供する。【解決手段】半導体装置１は、基板２上に設けられた半導体素子４２（トランジスタ）と、半導体素子４２上に設けられた絶縁層と、絶縁層上に設けられ第１パッド部１１ａ及び第２パッド部１１ｂからなり、かつ、それらが接続されてなるパッド電極１０と、を備える。パッド電極１０は、半導体素子４２に電気的に接続され、第２パッド部１１ｂは、その表面に複数の溝を有する。溝は、表面にプローブが接触し移動する方向に連続して延在している。【選択図】図１
2016195221.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた半導体素子と、
前記半導体素子上に設けられた絶縁層と、
前記絶縁層上に設けられ、第１パッド部および第２パッド部からなり、且つそれらが接続されてなるパッド電極と、
を備え、
前記パッド電極は、前記半導体素子に電気的に接続され、
前記第２パッド部は、その表面に複数の溝を有し、前記溝は、前記表面にプローブが接触し移動する方向に連続して延在してなる、半導体装置。
【請求項２】
前記第２パッド部は、高周波測定に用いられる、請求項１に記載の半導体装置。
【請求項３】
前記第２パッド部は、金を含む、請求項１又は請求項２に記載の半導体装置。
【請求項４】
半導体装置上に形成されたパッド電極にプローブを接触させて前記半導体装置の特性を測定する方法であって、
第１パッド部および第２パッド部からなり、且つそれらが接続されてなる前記パッド電極に対し、前記プローブを前記第２パッド部から前記第１パッド部の方向に移動させながら、前記プローブを前記第２パッド部に接触させる工程と、
前記プローブを前記第２パッド部に接触させた後に、前記プローブを用いて前記半導体装置の電気特性を測定する工程と、
を備え、
前記半導体装置は、前記パッド電極に接続された半導体素子を含み、
前記第２パッド部は、前記プローブが前記移動する方向に連続して延在する複数の溝を含み、前記溝は前記第２パッド部の表面に設けられる、半導体装置の測定方法。
【請求項５】
前記第２パッド部は、高周波測定に用いられる、請求項４に記載の半導体装置の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の測定方法に関する。
【背景技術】
【０００２】
特許文献１は、半導体装置及びその試験方法を開示する。具体的には、特許文献１は、試験用パッドが配設された半導体装置、及びその試験用パッドを用いた半導体装置の電気特性評価を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１４７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
組立前に半導体装置の電気特性を評価するために、プローブを半導体装置のパッドに当てる。測定の後に、プローブを半導体装置から外す。発明者の観察によれば、このとき、プローブの先端には、破片が付着している。発明者の調査によれば、破片は、測定の際にプローブが接触したパッドの分離片（以下、これを「パッド片」として参照する）であった。この事実によれば、プローブがパッドに接触するとき、プローブにパッド片が付着することがある。プローブにパッド片が付着すると、プローブの測定性能が劣化する。
【０００５】
本発明の一側面は、上記の事情を鑑みて為されたものであり、プローブへのパッド片の付着を低減可能な試験用パッドを有する半導体装置を提供することを目的とする。本発明の別の側面は、プローブへのパッド片の付着を低減可能な試験用パッドを有する半導体装置の測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体装置は、基板上に設けられた半導体素子と、半導体素子上に設けられた絶縁層と、絶縁層上に設けられ、第１パッド部および第２パッド部からなり、且つそれらが接続されてなるパッド電極と、を備え、パッド電極は、半導体素子に電気的に接続され、第２パッド部は、その表面に複数の溝を有し、溝は、表面にプローブが接触し移動する方向に連続して延在してなる。
【０００７】
本発明の別の側面に係る半導体装置の測定方法は、半導体装置上に形成されたパッド電極にプローブを接触させて半導体装置の特性を測定する方法であって、第１パッド部および第２パッド部からなり、且つそれらが接続されてなるパッド電極に対し、プローブを第２パッド部から第１パッド部の方向に移動させながら、プローブを第２パッド部に接触させる工程と、プローブを第２パッド部に接触させた後に、プローブを用いて半導体装置の電気特性を測定する工程と、を備え、半導体装置は、パッド電極に接続された半導体素子を含み、第２パッド部は、プローブが移動する方向に連続して延在する複数の溝を含み、溝は第２パッド部の表面に設けられる。
【０００８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【０００９】
以上説明したように、本発明の一側面によれば、プローブへのパッド片の付着を低減可能な試験用パッドを有する半導体装置が提供される。本発明の別の側面によれば、プローブへのパッド片の付着を低減可能な試験用パッドを有する半導体装置の測定方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る半導体装置を模式的に示す平面図である。
【図２】本発明の第１実施形態に係る半導体装置を模式的に示す図である。
【図３】本発明の第１実施形態に係る半導体装置の特性の測定を行う際のプローブを模式的に示した図である。
【図４】本発明の第１実施形態に係る半導体装置を含む組立体を模式的に示す図である。
【図５】本発明の第１実施形態における半導体装置を作製する方法を示す流れ図である。
【図６】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図７】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図８】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図９】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図１０】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図１１】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図１２】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図１３】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【図１４】図５に示す作製工程の各々において形成される生産物を概略的に示す図である。
【発明を実施するための形態】
【００１１】
引き続き、いくつかの具体例を説明する。
【００１２】
本発明の一側面に係る半導体装置は、基板上に設けられた半導体素子と、半導体素子上に設けられた絶縁層と、絶縁層上に設けられ、第１パッド部および第２パッド部からなり、且つそれらが接続されてなるパッド電極と、を備え、パッド電極は、半導体素子に電気的に接続され、第２パッド部は、その表面に複数の溝を有し、溝は、表面にプローブが接触し移動する方向に連続して延在してなる。
【００１３】
この半導体装置によれば、パッド電極は特性測定のための第２パッド部を備え、この第２パッド部を用いて半導体装置の特性測定が行われることができる。第２パッド部のパッド表面は、第一の方向に沿った複数の溝を有するので、この第一の方向に沿ってプローブを接触させると、プローブと第２パッド部との物理的な接触に伴うパッド片の付着が減少する。パッド電極が電気接続のための第１パッド部を備え、半導体装置と外部電気回路との電気接続が第１パッド部を用いて行われる。第１パッド部は、半導体装置の特性測定に用いられていないので、第１パッド部のパッド表面には、該パッド表面とプローブとの接触によって傷つかない。
【００１４】
本発明の一側面に係る半導体装置では、第２パッド部は、高周波測定に用いられることができる。この半導体装置によれば、複数の溝を有する第２パッド部は高周波特性の測定に利用可能である。高周波測定用プローブとプローブパッドとの接触に伴うプローブへのパッド片の付着が減少する。
【００１５】
本発明の一側面に係る半導体装置では、第２パッド部は、金を含んでもよい。この半導体装置によれば、金属のなかで比較的柔らかい金を含む第２パッド部とプローブとの物理的な接触に伴うプローブへの金片の付着が減少する。
【００１６】
本発明の別の側面に係る半導体装置の測定方法は、半導体装置上に形成されたパッド電極にプローブを接触させて半導体装置の特性を測定する方法であって、第１パッド部および第２パッド部からなり、且つそれらが接続されてなるパッド電極に対し、プローブを第２パッド部から第１パッド部の方向に移動させながら、プローブを第２パッド部に接触させる工程と、プローブを第２パッド部に接触させた後に、プローブを用いて半導体装置の電気特性を測定する工程と、を備え、半導体装置は、パッド電極に接続された半導体素子を含み、第２パッド部は、プローブが移動する方向に連続して延在する複数の溝を含み、溝は第２パッド部の表面に設けられる。
【００１７】
この半導体装置の測定方法によれば、パッド電極の第２パッド部にプローブを当てて、半導体装置の特性測定を行うことができる。第一の方向に沿った複数の溝を有する第２パッド部に、特性評価における電気接続のためにプローブを該第一の方向に移動させて接触させるので、プローブに付着するパッド量が減少する。
【００１８】
本発明の別の側面に係る半導体装置の測定方法では、第２パッド部は、高周波測定に用いられることができる。この半導体装置の電気特性を測定する方法によれば、高い剛性を有する高周波測定用プローブの使用の際にも、第２パッド部の複数の溝によって、プローブと第２パッド部との物理的な接触に伴うパッド片の付着が減少する。
【００１９】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体装置を作製する方法、半導体装置の電気特性を測定する方法、及び半導体装置に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２０】
（第１の実施の形態）
図１は、第１実施形態に係る半導体装置を模式的に示す図である。図１の（ａ）部に示されるように、半導体装置１は、周辺領域Ｐ１と内部領域Ｐ２とを有する。周辺領域Ｐ１には、パッドが配置される。内部領域Ｐ２には、内部回路４０が配置される。内部回路４０は、配線を介してパッドに接続される。半導体装置１は、一例として集積回路の形態を有する。最初に、周辺領域Ｐ１について説明する。半導体装置１は、基板２上に設けられた第１パッド電極１０を備える。第１パッド電極１０は、例えば、プローブの信号端子と接触するための信号パッド電極１１と、プローブの二つの基準電位端子にそれぞれ接触するための二つの基準電位パッド電極１２、１３とを有する。信号パッド電極１１は、組立体との電気接続のための第１パッド部１１ａ及び半導体装置１の特性測定における電気的接続のための第２パッド部１１ｂを備える。同様に、基準電位パッド電極１２、１３は、組立体との電気接続のための第１パッド部１２ａ、１３ａを備え、該特性測定における電気的接続のための第２パッド部１２ｂ、１３ｂを備える。本実施例では、信号パッド電極１１は、基準電位パッド電極１２、１３と基本的に同じ構造を有する。引き続く説明では、信号パッド電極１１を説明する。ただし、本実施形態は、信号パッド電極１１に限定されないことは言うまでもない。
【００２１】
半導体装置１は、内部回路４０、及び配線導体４１ａ、４１ｂ、４１ｃを備える。内部回路４０は、一又は複数のトランジスタ４２といった半導体素子を含み、トランジスタ４２は、配線導体４１ａ、４１ｂ、４１ｃを介してパッドに接続されている。信号パッド電極１１は、例えば、高周波測定に適用可能なパッド電極であることができる。本実施例では、半導体装置１は、例えば、第２パッド電極２０及び第３パッド電極３０を更に備える。第２パッド電極２０は、例えば、高周波測定に適用可能なパッド電極であり、第３パッド電極３０は、例えば、直流（ＤＣ）用のパッド電極であることができる。
【００２２】
図２の（ａ）部は、半導体装置の信号パッド電極を示す平面図である。半導体装置１は、周辺領域Ｐ１と内部領域Ｐ２とを有し、周辺領域Ｐ１は、信号パッド電極を含み、また、周辺領域Ｐ１は、第１パッド部１１ａを含む接続パッドエリアＰ３と、第２パッド部１１ｂを含む測定パッドエリアＰ４を有する。測定パッドエリアＰ４は、接続パッドエリアＰ３に接しており、接続パッドエリアＰ３と半導体チップの縁１ａとの間に設けられる。
【００２３】
周辺領域Ｐ１の信号パッド電極では、第１パッド部１１ａが第２パッド部１１ｂの隣に設けられている。本実施例では、第２パッド部１１ｂ及び第１パッド部１１ａは、半導体装置１の縁１ａから内部回路４０への方向に順に配置されており、測定用パッド部の追加によって半導体チップ幅が内部回路４０のサイズに対して大きくなることを避けている。第２パッド部１１ｂの幅Ｌ３は第１パッド部１１ａの幅Ｌ１に比べて小さい。第１パッド部１１ａの幅Ｌ１は、例えば、１００μｍ〜３００μｍである。第１パッド部１１ａの長さＬ２は、例えば、１００μｍ〜３００μｍである。
【００２４】
引き続く説明から理解されるように、第２パッド部１１ｂは、測定用に用いられるパッド部であり、第１パッド部１１ａを介して、内部回路４０に接続されている。このため、例えば、第２パッド部１１ｂに傷が残されたとしても、第２パッド部１１ｂは、半導体装置１の動作中の電流経路として使用されないため、半導体装置１の特性に影響しない。
【００２５】
図２の（ｂ）部を参照すると、半導体装置１は、基板２、内部回路４０、配線構造体６０、絶縁層７０、及び信号パッド電極１１を備える。この断面において、半導体層５０、配線構造体６０、絶縁層７０、及び信号パッド電極１１は、この順に基板２上に設けられる。基板２は、例えば、ＧａＡｓ基板を含む。内部回路４０のトランジスタ４２は、例えば、ＨＥＭＴを含み、また、内部回路４０と信号パッド電極１１とを接続するための配線導体４１ａを有する。トランジスタ４２は、半導体層５０に設けられる。配線構造体６０は、半導体層５０上に設けられ、また、半導体層５０上に設けられた層間絶縁膜６１と、この層間絶縁膜６１上に設けられた配線層６２とを含む。配線構造体６０は、層間絶縁膜６１及び配線層６２に限定されることなく、追加の層間絶縁膜及び配線層を含むことができ、配線構造体６０において、層間絶縁膜及び配線層は、交互に基板主面の法線方向に配列される。層間絶縁膜６１は、例えば、ポリイミドなどの樹脂を含む。配線層６２上に誘電率の低い樹脂層が設けられるので、高周波回路に適した層間絶縁膜６１が提供される。配線層６２は、例えば、ポリイミドを含む。配線構造体６０は、内部回路４０と信号パッド電極１１とを接続する。配線構造体６０には、ビア６５が設けられる。ビア６５を介して、配線層６２が内部回路４０に接続される。ビア６５は、例えば、金配線を含む。
【００２６】
本実施例では、配線構造体６０の最上層に配線層６２が設けられており、配線層６２及び層間絶縁膜６１を覆う絶縁層７０が設けられている。絶縁層７０は、例えば、ポリイミドを含む。また、絶縁層７０は、接続パッドエリアＰ３に設けられた配線層６２の上に第１開口７１を有している。第１開口７１を介して、信号パッド電極１１の第１パッド部１１ａが配線層６２に接続される。絶縁層７０は、測定パッドエリアＰ４に設けられた複数の第２開口７２を有し、第２開口７２の各々は、第１の方向として参照される第１軸Ａｘ１の方向に延在する。本実施例では、第２開口７２は、半導体チップの縁１ａから内部領域Ｐ２への方向に延在し、この方向に垂直な方向に配列される。第２開口７２の配列全体を覆うように第２パッド部１１ｂが設けられる。第２開口７２の開口形状のアスペクト比（Ｌ６／Ｗ１）は、例えば、第１開口７１の開口形状のアスペクト比（Ｌ２／Ｌ１）より大きい。第２パッド部１１ｂは、複数の第２開口７２の凹み形状に応じた複数の溝７３を含み、本実施例では、第２パッド部１１ｂは、測定パッドから接続パッドへの方向に交差する方向に配列された３つの溝を有し、これらの溝は同じ方向に延在する。
【００２７】
図２の（ａ）部と（ｂ）部とを参照する。第２パッド部１１ｂの幅Ｌ３は、例えば、６０μｍ〜１５０μｍであり、第２パッド部１１ｂの長さＬ４は、６０μｍ〜１５０μｍである。第２パッド部１１ｂの溝７３の配列は幅Ｌ５を有し、幅Ｌ５は、例えば、４０μｍ〜１００μｍであり、溝７３の配列は長さＬ６を有し、長さＬ６は、例えば、４０μｍ〜１００μｍである。各溝７３の幅Ｗ１は、例えば、５μｍ〜１０μｍである。また、溝７３の間隔Ｗ２は、例えば、５μｍ〜１０μｍである。溝７３の深さＤ１は、例えば、１μｍ〜３μｍである。
【００２８】
第１パッド部１１ａのための開口の側面は、絶縁層７０から成る。第２パッド部１１ｂの溝７３におための開口の側面は、絶縁層７０から成り、開口の底面は、絶縁層７０又は層間絶縁膜６１から成る。後の説明から理解されるように、第１開口７１及び第２開口７２は、同じエッチング工程で形成される。本実施例では、絶縁層７０の下地に対するエッチングの選択比に起因して、第２開口７２が第１開口７１より深い。第２開口７２の下に設けられた配線構造体６０には、導電体１４が設けられない。ＤＴ２はＤＴ１より厚い。
【００２９】
本実施形態では、第２パッド電極２０は、第１パッド電極１０と同様に第２パッド部において複数の溝を有することができる。一方、ＤＣ測定用として準備された第３パッド電極３０は、第１パッド電極１０と異なり、複数の溝を有さなくてもよい。ＤＣ測定用のプローブは、一般にプローブ針と呼ばれる微細な針金状の形状を有する。ＤＣ測定用のプローブは、全体がしなるため、パッド表面にかかる圧力が分散され、バッドの損傷を低減できる。いっぽう、高周波測定用プローブは、高周波信号を伝送するための、伝送線路を備えた基板の形状を有している。高周波測定用プローブは、高周波特性の劣化を防止するため、その先端だけに、短い接触子を有している。このため、高周波測定用プローブは、パッドにかかる圧力をプローブ全体で分散することができない。本実施例で説明するように、プローブ先端の前方方向に沿って連続して延在する溝を設けたことにより、高周波測定用プローブの接触子とパッドとの接触面積が小さくなる。これにより、高周波測定用プローブのパッド上におけるスベリ量が大きくなる。これにより、パッドにかかる圧力が分散でき、パッド表面の損傷が低減することができる。第２パッド部１１ｂの厚みＨ１は、例えば、１μｍ〜３μｍである。
【００３０】
図３の（ａ）部〜（ｃ）部は、第１実施形態に係る半導体装置の特性の測定を行う際のプローブを模式的に示した図である。プローブ８０は、例えば、高周波測定用プローブの形態を有することができる。図３の（ａ）部は、プローブの外観を示す図である。図３の（ｂ）部は、信号パッド電極の第２パッド部に接触するプローブをＡｘ１方向に垂直なＡｘ２方向から描いた図である。図３の（ｃ）部は、信号パッド電極の第２パッド部に接触するプローブをＡｘ１方向から描いた図である。プローブ８０は、一つの信号端子８１と、二つの基準電位端子８２、８３を有する。プローブ８０の先端部分の第３幅Ｗ３は、例えば２０μｍ〜４０μｍである。また、プローブ８０の先端部分の第４幅Ｗ４は、例えば２０μｍ〜４０μｍである。プローブ８０の先端部分が、第２パッド部１１ｂに接触する。
【００３１】
図３の（ｂ）部及び（ｃ）部に示されるように、溝７３の深さＤ１は、例えば、１μｍ〜３μｍであるので、溝７３上に位置するプローブ８０の先端部分は、第２パッド部１１ｂの溝７３内の金属に接触しない。第２パッド部１１ｂの溝７３の幅Ｗ１と間隔Ｗ２との比率を変えて第２パッド部１１ｂを作製することによって、第２パッド部１１ｂに接触するプローブ８０の先端部分の面積を変更することができる。
【００３２】
本実施形態では、第１パッド電極１０は特性測定のための第２パッド部１１ｂを備える。この第２パッド部１１ｂを用いて半導体装置１の特性測定を行うことができる。一方、第１パッド部１１ａは、半導体装置１の特性測定に用いられないので、第１パッド部１１ａのパッド表面には、プローブ８０が接触しない。このため、第１パッド部１１ａは、接触に伴う傷を受けない。第２パッド部１１ｂのパッド表面は、第１の方向を示すＡｘ１方向に延在する複数の溝７３を有する。第２パッド部１１ｂにＡｘ１方向にプローブ８０を移動させながらパッド表面にプローブ８０を突き当てて、確実な接触を得るために、プローブ８０でパッドを押圧する。測定終了後に、プローブ８０の先端には、これまでに比べて少ないパッド片が付着することがある。プローブ８０の押圧力は、第２パッド部１１ｂとの接触のために、ある程度の大きな値に設定される一方で、複数の溝７３を含むパッド表面と、プローブ８０の先端との接触面積が小さくなる。これにより、プローブ８０の先端と第２パッド部１１ｂとの摩擦力が小さくなり、この摩擦力の低下によって、プローブ８０の押圧力は、プローブ自身の弾性の作用によって、プローブ８０の先端が第２パッド部１１ｂ上を滑る方向にも作用する。プローブ８０の先端は、パッドに入り込むというよりは、パッド表面に沿って移動する。この結果、第２パッド部１１ｂのパッド片がプローブに付着する量が減少し、また、第２パッド部１１ｂのパッド表面への損傷が低減される。これは、溝７３が、プローブ８０の先端が移動する方向に延在して設けられることにより、初めて達成される効果である。
【００３３】
本実施形態では、第２パッド部１１ｂは、金（Ａｕ）を含んでもよい。柔らかい金を含む第２パッド部１１ｂのパッド表面とプローブ８０との物理的接触に伴う接触抵抗が低下する。これにより、プローブ８０と第２パッド部１１ｂとの接触の際に金パッドに生じる損傷を低減でき、また、プローブ８０への金片の付着を減少できる。
【００３４】
図４は、第１実施形態に係る半導体装置を含む組立体を模式的に示す図である。半導体装置１は、第１パッド部１１ａの上に設けられたバンプ電極といった導電体１４を備える。この導電体１４によって、半導体装置１と支持体１５とが接続されて組立体３が作製される。導電体１４は、例えば、ＳｎＡｇＣｕを含む。支持体１５は、例えば、パッケージ、回路基板、及び実装基板などであることができる。
【００３５】
図５は、第１実施形態における半導体装置を作製する方法を示す流れ図である。図６〜図１４は、図５に示す作製工程の各々において形成される生産物を概略的に示す図である。これ故に、図６〜図１４は、信号パッド電極１１を含む半導体装置１、及び、信号パッド電極１１を含む半導体装置１を作製するための中間生産物を示す。図６の（ａ）部〜図１３の（ａ）部は、生産物を示す平面図であり、図６の（ｂ）部〜図１３の（ｂ）部は、それぞれ、図６の（ａ）部に示されるＶＩｂ−ＶＩｂ線に沿ってとられた断面図であり、図７の（ａ）部〜図１４の（ａ）部においても、ＶＩＩｂ−ＶＩＩｂ線〜ＸＩＶｂ−ＸＩＶｂ線が示される。
【００３６】
工程Ｓ１では、図６の（ａ）部及び（ｂ）部に示されるように、基板２に内部回路４０が形成される。半導体素子のための積層構造の形成では、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）又は分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）によって一又は複数の半導体層５０が基板２上に成長される。次いで、この半導体層５０に、例えば、内部回路４０のためのトランジスタ４２が作製される（図１を参照）。
【００３７】
工程Ｓ２では、図７の（ａ）部及び（ｂ）部に示されるように、配線構造体６０が形成される。配線構造体６０の形成工程では、内部回路４０上に層間絶縁膜６１が形成され、その層間絶縁膜６１の上に、配線層６２が形成される。層間絶縁膜６１は、例えば、プラズマＣＶＤ法によって形成される。工程Ｓ２では、ビア６５が形成され、配線層６２は、ビア６５を介して内部回路４０に接続される。ビア６５は、例えば、ドライエッチングによって形成される。本実施例では、単一の層間絶縁膜６１及び単一の配線層６２の形成を説明したが、層間絶縁膜６１及び配線層６２の形成を繰り返すことによって、多層配線を含む配線構造体を形成することができる。
【００３８】
工程Ｓ３では、図８の（ａ）部及び（ｂ）部に示されるように、絶縁層７０が配線構造体６０上に形成される。本実施例では、配線構造体６０の最上層に配線層６２が設けられており、絶縁層７０が、層間絶縁膜６１及び配線層６２を覆っている。絶縁層７０は、例えば、プラズマＣＶＤ法によって形成される。本実施例では、絶縁層７０の上に、第１開口７１及び第２開口７２を形成するためのマスク６３が形成される。また、第１開口７１は、第１パッド部１１ａの絶縁層７０上での位置を規定し、第２開口７２は、第２パッド部１１ｂの絶縁層７０上での位置を規定する。マスク６３は、第１開口７１を規定するための第１開口及び第２開口を有するパターンを有する。マスク６３の第１開口は、第１パッド部１１ａに関係する第１開口７１を規定する。マスク６３の第２開口は、ストライプ形状を有し、第２パッド部１１ｂに関係する第２開口７２を規定する。マスク６３の第１開口は、第１開口７１のための接続パッドエリアＰ３に設けられる。また、マスク６３の第２開口は、複数の第２開口７２のための測定パッドエリアＰ４に設けられる。マスク６３は、フォトリソグラフィ及びエッチングによって形成される。また、マスク６３は、例えば、ホトレジストを含む。
【００３９】
工程Ｓ４では、図９の（ａ）部及び（ｂ）部に示されるように、マスク６３を用いたエッチングにより、第１開口７１及び第２開口７２が形成される。第１開口７１は、後の工程で形成される第１パッド部１１ａが配線層６２に接続されるために十分なサイズを有する。第２開口７２は、例えば、長方形の開口形状を有することができる。開口の形成工程では、配線構造体６０が、例えば、エッチングによって、配線構造体６０上の絶縁層７０に第１開口７１及び第２開口７２が形成される。第２開口７２の開口エリアの面積が、第１開口７１の開口エリアに比べて小さい。また、第１開口７１及び第２開口７２の下地の違いに起因して、第２開口７２の深さが、第１開口７１の深さに比べて深くなる。開口の形成後、例えば、有機薬品を用いてマスク６３を除去する。
【００４０】
工程Ｓ５では、図１０の（ａ）部及び（ｂ）部に示されるように、信号パッド電極１１を形成するためのマスク６４が形成される。マスク６４は、例えば、ホトレジストなどのレジストを含むことができる。マスク６４は、ホトリソグラフィによって形成される。マスク６４は、例えば、第１パッド部１１ａ及び第２パッド部１１ｂが形成されるべき位置に設けられ、また、個々の開口は第１パッド部１１ａ、第２パッド部１１ｂの平面形状に対応する形状を有する。
【００４１】
工程Ｓ６では、図１１の（ａ）部及び（ｂ）部に示されるように、絶縁層７０の上に信号パッド電極１１が形成される。信号パッド電極１１の形成工程は、例えば、工程Ｓ５で形成したレジストのマスク６４を用いたメッキ法によることができる。メッキ法により形成された信号パッド電極１１は、例えば、Ａｕを含む。第１開口７１の位置に合わせて、信号パッド電極１１の第１パッド部１１ａが設けられ、第１パッド部１１ａは配線層６２に第１開口７１を介して接続される。第１パッド部１１ａは、第１開口７１の形状に応じた窪みを形成する。第２開口７２の位置に合わせて、第２パッド部１１ｂが設けられ、第２パッド部１１ｂは、複数の第２開口７２の開口形状に応じた形状を有する複数の溝７３を備える。信号パッド電極１１の形成後に、マスク６４を除去する。
【００４２】
これらの工程を介して、半導体生産物４を作製することによって、半導体生産物４が準備された。半導体生産物４の準備は、作製に限定されない。半導体生産物４は、半導体装置１と、信号パッド電極１１とを備える半導体装置１のアレイを有する。個々の一において、信号パッド電極１１は、組立用の第１パッド部１１ａ及び測定用の第２パッド部１１ｂを含む。工程６では、信号パッド電極１１の形成に加えて、図１に示される第１パッド部１２ａと第２パッド部１２ｂとを備える基準電位パッド電極１２が形成される。第１パッド部１２ａは電気接続のために用いられ、第２パッド部１２ｂは、半導体装置１の特性測定における電気的接続のために用いられる。工程６では、第１パッド部１３ａと第２パッド部１３ｂとを備える基準電位パッド電極１３も形成される。
【００４３】
工程Ｓ７では、図１２の（ａ）部及び（ｂ）部に示されるように、プローブ８０を第２パッド部１１ｂに接触させた後に、半導体装置１の電気特性が測定される。信号パッド電極１１は第２パッド部１１ｂを備えるので、第１パッド部１１ａでなく第２パッド部１１ｂを用いて半導体装置１の特性測定を行うことができる。第２パッド部１１ｂのパッド表面は、Ａｘ１方向に延在する複数の溝７３を有する。このため、特性評価における電気接続の際に、このＡｘ１方向に沿ってプローブ８０を移動しながら第２パッド部１１ｂの表面にプローブ８０を接触させる。この接触態様によって、プローブ８０に付着するパッド片の量が減少する。
【００４４】
工程Ｓ８では、図１３の（ａ）部及び（ｂ）部に示されるように、半導体装置１の特性測定の後に、半導体装置１の第１パッド部１１ａ上に、半導体装置１と支持体１５と電気接続のための導電体１４が形成される。導電体１４は、例えばバンプ電極を含む。
【００４５】
工程Ｓ９では、図１４の（ａ）部及び（ｂ）部に示されるように、半導体生産物４の分離によって、半導体チップの形態の半導体装置１を作製する。チップ分離は、例えば、へき開やダイシングによって行うことができる。工程１０では、半導体装置１の第１パッド部１１ａの上の導電体１４を介して、例えば、支持体１５のための基板に接続して、組立体３を形成する。この組立体３の半導体装置１の第２パッド部１１ｂにはプローブ傷が残っている。しかし、この第２パッド部１１ｂは、組立体３における電気接続には用いられない。
【００４６】
以上説明したように、実施形態に係る製造方法の具体例は、半導体装置１の作製、半導体装置１の特性測定、半導体装置１上への導電体１４形成、及び半導体装置１の組立による組立体３の形成を含むことができる。
【産業上の利用可能性】
【００４７】
本発明の一側面によれば、プローブへのパッド片の付着が減少した試験用パッドを有する半導体装置が提供される。本発明の別の側面によれば、プローブへのパッド片の付着を低減可能な試験用パッドを有する半導体装置の測定方法が提供される。
【符号の説明】
【００４８】
１…半導体装置、２…基板、４…半導体生産物、１０…第１パッド電極、１１…信号パッド電極、１１ａ…第１パッド部、１１ｂ…第２パッド部、７３…溝。
【図１】
2016195221.tif 000003
【図２】
2016195221.tif 000004
【図３】
2016195221.tif 000005
【図４】
2016195221.tif 000006
【図５】
2016195221.tif 000007
【図６】
2016195221.tif 000008
【図７】
2016195221.tif 000009
【図８】
2016195221.tif 000010
【図９】
2016195221.tif 000011
【図１０】
2016195221.tif 000012
【図１１】
2016195221.tif 000013
【図１２】
2016195221.tif 000014
【図１３】
2016195221.tif 000015
【図１４】
2016195221.tif 000016