(57)【要約】【課題】検出装置において、検出出力の出力精度を高め、また、断線検知のための別途の要素を設けることなく、グランドハーネスの断線時に異常を検知できるようにする。【解決手段】検出装置２は、検出物理量に応じた検出信号を出力する検出部２１と、検出部２１の検出信号に応じた制御信号が入力され、その制御信号を電流に変換してＯＵＴ端子２７から出力する出力回路２２とを備える。また、ＯＵＴ端子２７の出力電圧を帰還抵抗２８を介して帰還する帰還回路２３と、検出部２１の検出信号の信号値と帰還抵抗２８の帰還電圧に基いて、出力回路２２に入力する制御信号を制御する負帰還制御回路２４とを備える。帰還抵抗２８の抵抗値は、ＧＮＤハーネス５の断線時にＯＵＴ端子２７に流れる電流を正常下限電流値未満にする大きさの抵抗値である。【選択図】図１
2016070835.tif 000002
【特許請求の範囲】
【請求項１】
電源端子及びグランド端子から供給される電力によって動作し、所定の物理量を検出して、検出した物理量に応じた検出出力を信号出力端子から出力する検出装置であって、前記電源端子は、電源ハーネスを介して外部の電源の正極に接続され、前記グランド端子は、グランドハーネスを介して前記外部の電源の負極に接続され、前記信号出力端子は、信号ハーネスを介して外部の負荷抵抗に接続される検出装置において、
所定の物理量を検出して、検出した物理量に応じた検出信号を出力する検出部と、
前記検出部から出力された検出信号の信号値に応じた制御信号が入力され、入力された制御信号を電流に変換して出力する、出力電流の電流経路が前記信号出力端子に接続された出力回路と、
前記信号出力端子から出力される出力電圧であって、前記信号出力端子に流れる電流が前記外部の負荷抵抗に発生する電圧降下によって決まる出力電圧を帰還抵抗を介して帰還する帰還回路と、
前記検出部から出力される検出信号の信号値及び前記帰還回路から帰還される帰還電圧の電圧値に基いて、前記出力回路に入力する制御信号を生成して出力する負帰還制御回路とを備え、
前記帰還抵抗は、前記グランドハーネス又は前記電源ハーネスの断線時に前記信号出力端子に流れる電流の電流経路の少なくとも一部を形成し、
前記帰還抵抗の抵抗値は、前記グランドハーネス、前記電源ハーネス、及び前記信号ハーネスが断線していない正常時に前記信号出力端子に流れる電流の下限値を正常下限電流値とすると、前記グランドハーネス又は前記電源ハーネスの断線時に前記信号出力端子に流れる電流の電流値を前記正常下限電流値未満の電流値にする大きさの抵抗値である、ことを特徴とする検出装置。
【請求項２】
前記外部の負荷抵抗は、プルダウン抵抗であり、
前記帰還抵抗の抵抗値は、前記グランドハーネスの断線時に前記信号出力端子に流れる電流の電流値を前記正常下限電流値未満の電流値にする大きさの抵抗値である、ことを特徴とする請求項１に記載の検出装置。
【請求項３】
前記出力回路は、ディスクリート半導体のＰＮＰ型バイポーラトランジスタ又はディスクリート半導体のＰチャネル型電界効果トランジスタを有し、前記ＰＮＰ型バイポーラトランジスタのコレクタに流れる電流又は前記Ｐチャネル型電界効果トランジスタのドレインに流れる電流が該出力回路の出力電流であり、前記ＰＮＰ型バイポーラトランジスタのコレクタ又は前記Ｐチャネル型電界効果トランジスタのドレインが前記信号出力端子に接続されている、ことを特徴とする請求項２に記載の検出装置。
【請求項４】
前記外部の負荷抵抗は、プルアップ抵抗であり、
前記帰還抵抗の抵抗値は、前記電源ハーネスの断線時に前記信号出力端子に流れる電流の電流値を前記正常下限電流値未満の電流値にする大きさの抵抗値である、ことを特徴とする請求項１に記載の検出装置。
【請求項５】
前記出力回路は、ディスクリート半導体のＮＰＮ型バイポーラトランジスタ又はディスクリート半導体のＮチャネル型電界効果トランジスタを有し、前記ＮＰＮ型バイポーラトランジスタのコレクタに流れる電流又は前記Ｎチャネル型電界効果トランジスタのドレインに流れる電流が該出力回路の出力電流であり、前記ＮＰＮ型バイポーラトランジスタのコレクタ又は前記Ｎチャネル型電界効果トランジスタのドレインが前記信号出力端子に接続されている、ことを特徴とする請求項４に記載の検出装置。
【請求項６】
前記出力回路は、入力される制御信号を電流に変換する電圧電流変換回路と、前記電圧電流変換回路により変換された電流と同じ値又は比例した値の電流を出力するカレントミラー回路とを有し、前記カレントミラー回路の出力電流が該出力回路の出力電流である、ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の検出装置。
【請求項７】
前記負帰還制御回路は、
前記帰還回路から帰還される帰還電圧の電圧値をデジタル化して出力する第１のＡＤＣと、
デジタル値をアナログ値に変換するためのＤＡＣコードが入力され、入力されたＤＡＣコードに基いて、前記出力回路に入力する制御信号を生成して出力するＤＡＣと、
前記検出部から出力される検出信号の信号値と前記第１のＡＤＣから出力されるデジタル化された帰還電圧の電圧値とに基いて、前記ＤＡＣコードを演算して前記ＤＡＣに出力する制御演算部とを有する、ことを特徴とする請求項１乃至請求項６のいずれか一項に記載の検出装置。
【請求項８】
前記負帰還制御回路は、前記電源端子から入力される電圧の電圧値に比例する代表電圧値をデジタル化して出力する第２のＡＤＣを備え、
前記制御演算部は、前記第２のＡＤＣから出力されるデジタル化された代表電圧値に基いて、前記信号出力端子から出力される出力電圧が前記電源端子から入力される電圧の電圧値に比例するように、前記ＤＡＣコードを演算して前記ＤＡＣに出力する、ことを特徴とする請求項７に記載の検出装置。
【請求項９】
前記制御演算部は、前記第１のＡＤＣから出力されるデジタル化された帰還電圧の電圧値の変化の履歴に基いて、前記信号出力端子から出力される出力電圧が前記検出部から出力される検出信号の信号値に応じた目標出力電圧値と同じになるように、前記ＤＡＣコードを演算して前記ＤＡＣに出力する、ことを特徴とする請求項７又は請求項８に記載の検出装置。
【請求項１０】
前記信号出力端子と前記グランド端子又は電源端子との間に接続された保護素子をさらに備え、
前記保護素子は、該保護素子の一端側から他端側の方向と他端側から一端側の方向のいずれの方向からも、前記外部の電源の電源電圧よりも所定電圧値高い電圧を上回る電圧が加えられると、導通状態となる素子である、ことを特徴とする請求項１乃至請求項９のいずれか一項に記載の検出装置。
【請求項１１】
請求項１乃至請求項９のいずれか一項に記載の検出装置と、前記検出装置から出力される検出出力に応じて、所定の処理を行う処理装置と、を備えた検出システムであって、
前記処理装置は、
電力を供給する電源と、
前記検出装置の信号出力端子と前記電源との間に接続される負荷抵抗を有し、前記信号出力端子に流れる電流を前記負荷抵抗を介して電圧に変換する入力部と、
前記入力部により変換された電圧に応じて、所定の処理を行う処理部とを備え、
前記検出装置は、前記電源端子が電源ハーネスを介して前記処理装置の電源の正極に接続され、前記グランド端子がグランドハーネスを介して前記処理装置の電源の負極に接続され、前記信号出力端子が信号ハーネスを介して前記処理装置の負荷抵抗に接続されている、ことを特徴とする検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の物理量を検出して、検出した物理量に応じた検出出力を出力する検出装置、及び所定の物理量を検出して、検出した物理量に応じて、所定の処理を行う検出システムに関するものである。
【背景技術】
【０００２】
従来から、所定の物理量を検出して、検出した物理量に応じた検出出力を出力する検出装置と、検出装置から出力される検出出力に応じて、所定の処理を行う処理装置と、を備える検出システムが知られている（例えば特許文献１参照）。この検出システムにおいて、検出装置は、処理装置の電源から電源ハーネス（電源線）及びグランドハーネス（接地線）を介して供給される電力によって動作し、所定の物理量を検出し、検出した物理量に応じた検出出力を信号出力端子から出力する。この検出出力は、信号ハーネス（信号線）を介して処理装置に入力され、処理装置は、入力された検出出力に応じて、所定の処理を行う。
【０００３】
処理装置は、入力された検出出力に応じた電圧を生成する入力部と、入力部により生成された電圧に応じて所定の処理を行う処理部とを有している。入力部は、検出装置の信号出力端子に流れる電流を負荷抵抗（プルダウン抵抗）を介して電圧に変換して、その電流に応じた電圧を処理部に入力する。処理部は、入力部から入力された電圧に応じて、所定の処理を行う。
【０００４】
検出装置は、所定の物理量を検出する検出部と、検出した物理量に応じた検出出力を生成する出力回路を有している。検出部は、所定の物理量を検出して、検出した物理量に応じた検出信号電圧を０．５Ｖ〜４．５Ｖの範囲で出力する。出力回路は、処理装置の処理部に入力される電圧（検出装置の信号出力端子から出力される電圧）が検出部から出力される検出信号電圧と同じになるように、検出部から出力される検出信号電圧を電流に変換して、その電流を信号出力端子に流す（いわゆるボルテージフォロワとして動作する）。従って、出力回路の温度特性や非直線性、ばらつきによる影響がなく、また、検出システムに異常がなければ、処理装置の処理部に入力される電圧は、検出部の出力する検出信号電圧と同じ０．５Ｖ〜４．５Ｖの範囲となる。処理装置の処理部は、入力される電圧が０．５Ｖ〜４．５Ｖのときに、正常であると判断し、入力される電圧が０．５Ｖ未満又は４．５Ｖを超えるときには、異常が発生していると判断する。
【０００５】
また、検出装置は、グランドハーネスの断線時に処理装置に異常を検知させるための断線検知部及び遮断部を有している。グランドハーネスが断線していないときには、断線検知部によって遮断部が導通状態に維持されて、検出部及び出力回路に電力が供給され、検出部及び出力回路が動作する。これにより、処理装置の処理部に入力される電圧は、０．５Ｖ〜４．５Ｖの範囲になり、処理装置の処理部によって、正常と判断される。一方、グランドハーネスが断線しているときには、断線検知部によって遮断部が非導通状態にされて、検出部及び出力回路への電力の供給が遮断され、検出部及び出力回路への電流供給を停止する。これにより、検出装置から処理装置の処理部に流れ込む電流は小さくなり、処理部の負荷抵抗で発生する電圧は、０Ｖ近く（０．５Ｖ未満）になり、処理装置の処理部によって、異常であると判断される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１５６７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した従来の検出システムは、出力回路がボルテージフォロワであるため、出力回路の温度特性やばらつきは補償されているが、回路構成によっては、出力回路の温度特性や非直線性、個体ばらつきの影響のために、検出装置の信号出力端子から出力される出力電圧（処理装置の処理部に入力される電圧）を検出部の出力する検出信号電圧と同じにすることが困難である。
【０００８】
また、従来の検出システムでは、遮断部での電圧降下のために、以下の問題を有する。すなわち、遮断部がバイポーラトランジスタなどのように、回路電流によらない一定の電圧降下（Ｖｃｅｓａｔ）を持ってしまうと、レシオメトリック動作がしづらくなる。また、遮断部がバイポーラトランジスタのように一定の電圧降下がないタイプのスイッチング素子であっても、遮断部の導通時の抵抗（オン抵抗、接触抵抗）が大きいと、検出部及び出力回路にかかる電圧が小さくなってしまう。また、遮断部よりも検出部及び出力回路側でパルス的に電流を消費する際、電流値に応じて遮断部での電圧降下も変化するので、検出部及び出力回路にかかる電圧もパルス状に変化し、検出出力にパルス状のノイズが重畳してしまう。例えば、消費電流が１５ｍＡ±１０ｍＡでパルス状に変化した際の遮断部での電圧降下は、オン抵抗１０Ω（小信号ＭＯＳＦＥＴに相当）の場合、１５０ｍＶ±１００ｍＶとなり、オン抵抗０．１Ω（パワーＭＯＳＦＥＴに相当）の場合、１．５ｍＶ±１ｍＶとなる。アナログリニア出力を行うセンサは１％程度の誤差を要求されるものもあり、±１００ｍＶに匹敵する出力変動は許容しがたい。これを回避するために、遮断部はオン抵抗の小さいＭＯＳＦＥＴが望ましいが、オン抵抗の小さいＭＯＳＦＥＴは、高価であり、サイズも大きい。遮断部を機械的なスイッチ（リレーなど）にすると、接触抵抗は小さいが、サイズが大きくなったり、消費電流が増えたりしてしまう。
【０００９】
また、断線検知部及び遮断部は、断線検知のための専用の要素であり、そのためのコストやスペースが発生する。すなわち、断線検知部及び遮断部を有していることにより、コストが高くなり、サイズが大きくなってしまう。
【００１０】
一方、検出装置全体の回路を、グランドハーネス断線時の挙動を考慮した集積回路として構成することも考えられる。しかしながら、検出装置の用途や生産数量を鑑みると、汎用の電子部品やＩＣ製品を組合わせて検出装置全体の回路を構成した方が合理的なケースが多く、検出装置全体の回路を集積回路とする集積回路の専用設計は、必ずしも有効でない。
【００１１】
そこで、汎用の電子部品やＩＣ製品を組合わせて検出装置全体の回路を構成することが考えられる。この場合、汎用のＩＣ製品の端子を検出装置の信号出力端子に直接接続することが考えられる。しかしながら、汎用のＩＣ製品は、ＩＣ製品の電源端子とグランド端子を除く各端子に静電気保護用のダイオードがある。従って、汎用のＩＣ製品の端子を検出装置の信号出力端子に直接接続すると、グランドハーネス断線時に、静電気保護用のダイオードが検出装置の信号出力端子への電流経路（従って、処理装置の負荷抵抗への電流経路）になってしまい、大きな電流（検出装置の消費電流程度）が負荷抵抗に流れるので、断線検知のために望ましくない。これを解消するために、汎用のＩＣ製品の端子と検出装置の信号出力端子との間に高抵抗を接続することが考えられるが、高抵抗を接続すると、検出装置の正常時の出力インピーダンスが増大してしまい、望ましくない。
【００１２】
本発明は、上記課題を解決するためになされたものであり、検出出力の出力精度を高めることができ、また、断線検知のための別途の要素を設けることなく、グランドハーネス又は電源ハーネスの断線時に異常を検知させることができる検出装置及び検出システムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明の検出装置は、電源端子及びグランド端子から供給される電力によって動作し、所定の物理量を検出して、検出した物理量に応じた検出出力を信号出力端子から出力する検出装置であって、前記電源端子は、電源ハーネスを介して外部の電源の正極に接続され、前記グランド端子は、グランドハーネスを介して前記外部の電源の負極に接続され、前記信号出力端子は、信号ハーネスを介して外部の負荷抵抗に接続される検出装置において、所定の物理量を検出して、検出した物理量に応じた検出信号を出力する検出部と、前記検出部から出力された検出信号の信号値に応じた制御信号が入力され、入力された制御信号を電流に変換して出力する、出力電流の電流経路が前記信号出力端子に接続された出力回路と、前記信号出力端子から出力される出力電圧であって、前記信号出力端子に流れる電流が前記外部の負荷抵抗に発生する電圧降下によって決まる出力電圧を帰還抵抗を介して帰還する帰還回路と、前記検出部から出力される検出信号の信号値及び前記帰還回路から帰還される帰還電圧の電圧値に基いて、前記出力回路に入力する制御信号を生成して出力する負帰還制御回路とを備え、前記帰還抵抗は、前記グランドハーネス又は前記電源ハーネスの断線時に前記信号出力端子に流れる電流の電流経路の少なくとも一部を形成し、前記帰還抵抗の抵抗値は、前記グランドハーネス、前記電源ハーネス、及び前記信号ハーネスが断線していない正常時に前記信号出力端子に流れる電流の下限値を正常下限電流値とすると、前記グランドハーネス又は前記電源ハーネスの断線時に前記信号出力端子に流れる電流の電流値を前記正常下限電流値未満の電流値にする大きさの抵抗値である、ものである。
【００１４】
本発明の検出装置において、外部の負荷抵抗は、プルダウン抵抗であり、帰還抵抗の抵抗値は、グランドハーネスの断線時に信号出力端子に流れる電流の電流値を正常下限電流値未満の電流値にする大きさの抵抗値である、ことが好ましい。
【００１５】
また、本発明の検出装置において、出力回路は、ディスクリート半導体のＰＮＰ型バイポーラトランジスタ又はディスクリート半導体のＰチャネル型電界効果トランジスタを有し、ＰＮＰ型バイポーラトランジスタのコレクタに流れる電流又はＰチャネル型電界効果トランジスタのドレインに流れる電流が該出力回路の出力電流であり、ＰＮＰ型バイポーラトランジスタのコレクタ又はＰチャネル型電界効果トランジスタのドレインが信号出力端子に接続されている、ことが好ましい。
【００１６】
また、本発明の検出装置において、外部の負荷抵抗は、プルアップ抵抗であり、帰還抵抗の抵抗値は、電源ハーネスの断線時に信号出力端子に流れる電流の電流値を正常下限電流値未満の電流値にする大きさの抵抗値である、ことが好ましい。
【００１７】
また、本発明の検出装置において、出力回路は、ディスクリート半導体のＮＰＮ型バイポーラトランジスタ又はディスクリート半導体のＮチャネル型電界効果トランジスタを有し、ＮＰＮ型バイポーラトランジスタのコレクタに流れる電流又はＮチャネル型電界効果トランジスタのドレインに流れる電流が該出力回路の出力電流であり、ＮＰＮ型バイポーラトランジスタのコレクタ又はＮチャネル型電界効果トランジスタのドレインが信号出力端子に接続されている、ことが好ましい。
【００１８】
また、本発明の検出装置において、出力回路は、入力される制御信号を電流に変換する電圧電流変換回路と、電圧電流変換回路により変換された電流と同じ値又は比例した値の電流（ばらつき等による誤差は、無視する）を出力するカレントミラー回路とを有し、カレントミラー回路の出力電流が該出力回路の出力電流である、ことが好ましい。
【００１９】
また、本発明の検出装置において、負帰還制御回路は、帰還回路から帰還される帰還電圧の電圧値をデジタル化して出力する第１のＡＤＣと、デジタル値をアナログ値に変換するためのＤＡＣコードが入力され、入力されたＤＡＣコードに基いて、出力回路に入力する制御信号を生成して出力するＤＡＣと、検出部から出力される検出信号の信号値と第１のＡＤＣから出力されるデジタル化された帰還電圧の電圧値とに基いて、ＤＡＣコードを演算してＤＡＣに出力する制御演算部とを有する、ことが好ましい。
【００２０】
また、本発明の検出装置において、負帰還制御回路は、電源端子から入力される電圧の電圧値に比例する代表電圧値をデジタル化して出力する第２のＡＤＣを備え、制御演算部は、第２のＡＤＣから出力されるデジタル化された代表電圧値に基いて、信号出力端子から出力される出力電圧が電源端子から入力される電圧の電圧値に比例するように、ＤＡＣコードを演算してＤＡＣに出力する、ことが好ましい。
【００２１】
また、本発明の検出装置において、制御演算部は、第１のＡＤＣから出力されるデジタル化された帰還電圧の電圧値の変化の履歴に基いて、信号出力端子から出力される出力電圧が検出部から出力される検出信号の信号値に応じた目標出力電圧値と同じになるように、ＤＡＣコードを演算してＤＡＣに出力する、ことが好ましい。
【００２２】
また、本発明の検出装置において、信号出力端子とグランド端子又は電源端子との間に接続された保護素子をさらに備え、保護素子は、該保護素子の一端側から他端側の方向と他端側から一端側の方向のいずれの方向からも、外部の電源の電源電圧よりも所定電圧値高い電圧を上回る電圧が加えられると、導通状態となる素子である、ことが好ましい。
【００２３】
また、本発明の検出システムは、請求項１乃至請求項９のいずれか一項に記載の検出装置と、検出装置から出力される検出出力に応じて、所定の処理を行う処理装置と、を備えた検出システムであって、処理装置は、電力を供給する電源と、検出装置の信号出力端子と電源との間に接続される負荷抵抗を有し、信号出力端子に流れる電流を負荷抵抗を介して電圧に変換する入力部と、入力部により変換された電圧に応じて、所定の処理を行う処理部とを備え、検出装置は、電源端子が電源ハーネスを介して処理装置の電源の正極に接続され、グランド端子がグランドハーネスを介して処理装置の電源の負極に接続され、信号出力端子が信号ハーネスを介して処理装置の負荷抵抗に接続されている、ものである。
【発明の効果】
【００２４】
本発明によれば、帰還回路及び負帰還制御回路の働きによって、出力回路の温度特性や非直線性、個体ばらつきの影響を抑えて、検出部の検出した物理量に応じた検出出力を信号出力端子から出力することができる。従って、検出出力の出力精度を高めることができる。しかも、帰還回路の帰還抵抗の働きによって、グランドハーネス又は電源ハーネスが断線したときに、信号出力端子に流れる電流を正常時の電流値の範囲外にして、グランドハーネス又は電源ハーネスの断線時に異常を検知させることができる。従って、断線検知のための別途の要素（専用の要素）を設けることなく、グランドハーネス又は電源ハーネスの断線時に異常を検知させることができる。また、出力回路と信号出力端子との間に高抵抗を接続することなく、グランドハーネス又は電源ハーネスの断線時に異常を検知させることができる。従って、出力回路と信号出力端子との間に高抵抗を接続しないことにより、正常時に、低インピーダンスで検出出力を出力することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態に係る検出システムの構成を示す電気回路図。
【図２】同検出システムのＧＮＤハーネスの断線時の等価回路図。
【図３】同検出システムのＧＮＤハーネスの断線時の負帰還制御回路の動作停止時の等価回路図。
【図４】同検出システムのＧＮＤハーネス断線時及び正常時のＩＮ端子に流れる電流の特性を示す図。
【図５】本発明の第２の実施形態に係る検出システムの構成を示す電気回路図。
【図６】本発明の第３の実施形態に係る検出システムの構成を示す電気回路図。
【図７】同検出システムのＤＡＣコードの出力処理を示すフローチャート。
【図８】同検出システムの出力電圧の出力特性を示す図。
【図９】同検出システムの出力電圧の出力特性と出力電圧の目標出力電圧値との関係を説明する図。
【図１０】同検出システムの別のＤＡＣコードの出力処理を示すフローチャート。
【図１１】同検出システムの出力電圧の変化の例を示す図。
【図１２】本発明の第４の実施形態に係る検出システムの構成を示す電気回路図。
【図１３】本発明の第５の実施形態に係る検出システムの構成を示す電気回路図。
【図１４】本発明の第６の実施形態に係る検出システムの構成を示す電気回路図。
【図１５】本発明の第７の実施形態に係る検出システムの構成を示す電気回路図。
【発明を実施するための形態】
【００２６】
以下、本発明を具体化した実施形態による検出システムについて図面を参照して説明する。
＜第１の実施形態＞
図１は、第１の実施形態による検出システムの構成を示す。検出システム１は、所定の物理量を検出して、検出した物理量に応じて、所定の処理を行うシステムである。検出システム１は、所定の物理量を検出して、検出した物理量に応じた検出出力を出力する検出装置２と、検出装置２から出力される検出出力に応じて、所定の処理を行う処理装置３とを備える。
【００２７】
検出装置２は、所定の物理量を検出する検出部２１と、検出部２１の検出した物理量に応じた検出出力を生成するための出力回路２２と、帰還回路２３と、負帰還制御回路２４とを備える。また、検出装置２は、外部から電力の供給を受けるためのＶｃｃ端子（電源端子）２５及びＧＮＤ端子（グランド端子）２６と、検出部２１の検出した物理量に応じた検出出力を外部に出力するめのＯＵＴ端子（信号出力端子）２７とを備える。すなわち、検出装置２は、Ｖｃｃ端子２５及びＧＮＤ端子２６から供給される電力によって動作し、検出部２１により所定の物理量を検出して、その物理量に応じた検出出力を帰還回路２３、負帰還制御回路２４、及び出力回路２２により生成する。そして、検出装置２は、その検出出力をＯＵＴ端子２７から出力する。
【００２８】
処理装置３は、検出装置２の検出出力に応じた電圧を生成するための入力部３１と、入力部３１により生成された電圧に応じて所定の処理を行う処理部３２とを備える。また、処理装置３は、検出装置２の検出出力を入力部３１に入力するためのＩＮ端子（信号入力端子）３３と、電力を供給する電源３４とを備える。すなわち、処理装置３は、電源３４から供給される電力によって動作し、ＩＮ端子３３に検出装置２の検出出力が入力され、その検出出力に応じた電圧を入力部３１により生成し、その電圧に応じて処理部３２により所定の処理を行う。また、処理装置３は、検出装置２に電力を供給するためのＶｃｃ端子（電源端子）３５及びＧＮＤ端子（グランド端子）３６を備える。
【００２９】
電源３４は、処理装置３の各部及び検出装置２の各部に電力を供給するものであり、所定の直流の電源電圧Ｖｃｃ（５．０Ｖ）を出力する電源である。ＩＮ端子３３は、入力部３１に接続されている。入力部３１は、負荷抵抗３７を有している。負荷抵抗３７は、一端側がＩＮ端子３３に接続されており、他端側が電源３４に接続されている。ＩＮ端子３３と負荷抵抗３７の一端側との間は、処理部３２に接続されている。すなわち、入力部３１は、ＩＮ端子３３に流れる電流を負荷抵抗３７を介して電圧に変換して、ＩＮ端子３３に流れる電流に応じた電圧を処理部３２に入力する。負荷抵抗３７は、プルダウン抵抗であり、他端側が電源３４の負極に接続されている。処理部３２に入力される電圧を入力電圧Ｖｉｎと呼ぶ。負荷抵抗３７の抵抗値は、所定の抵抗値（例えば２ｋΩ）である。
【００３０】
処理部３２は、電源３４の正極と負極との間に接続されており、電源３４から供給される電力によって動作し、入力部３１から入力される入力電圧Ｖｉｎ（入力部３１により変換された電圧）に応じて、所定の処理を行う。すなわち、処理部３２は、電源３４の電源電圧Ｖｃｃに基いて、入力部３１から入力される入力電圧Ｖｉｎを検出する（読取る）。入力電圧Ｖｉｎは、負荷抵抗３７がプルダウン抵抗であるため、負荷抵抗３７に発生する電圧をＶＬとすると、Ｖｉｎ＝ＶＬである（負荷抵抗３７がプルアップ抵抗の場合は、Ｖｉｎ＝Ｖｃｃ−ＶＬである。Ｖｃｃは、電源３４の電源電圧）。負荷抵抗３７に発生する電圧ＶＬは、ＩＮ端子３３に流れる電流の電流値をＩｉｎとし、負荷抵抗３７の抵抗値をＲＬとすると、ＶＬ＝Ｉｉｎ×ＲＬである。
【００３１】
そして、処理部３２は、その入力電圧Ｖｉｎに基いて、検出システム１が正常であるか異常であるかを判断する。すなわち、処理部３２は、入力電圧Ｖｉｎが所定の正常下限電圧値Ｖｌｉｍａ（０．５Ｖ）から所定の正常上限電圧値Ｖｌｉｍｂ（４．５Ｖ）の正常入力電圧値範囲内のときに、検出装置２が正常であると判断する。つまり、処理部３２は、入力電圧Ｖｉｎが正常下限電圧値Ｖｌｉｍａ（０．５Ｖ）以上かつ正常上限電圧値Ｖｌｉｍｂ（４．５Ｖ）以下のとき（Ｖｌｉｍａ≦Ｖｉｎ≦Ｖｌｉｍｂのとき）に、正常であると判断する。一方、処理部３２は、入力電圧Ｖｉｎが所定の下限異常電圧値Ｖｌｉｍｘ（０．３Ｖ）以下又は所定の上限異常電圧値Ｖｌｉｍｙ（４．７Ｖ）以上のとき（Ｖｉｎ≦Ｖｌｉｍｘ又はＶｌｉｍｙ≦Ｖｉｎのとき）には、異常であると判断する。
【００３２】
なお、入力電圧Ｖｉｎが正常判別値範囲外のとき（Ｖｉｎ＜Ｖｌｉｍａ又はＶｌｉｍｂ＜Ｖｉｎのとき）に、異常であると判断することも可能である。本実施形態では、入力電圧Ｖｉｎが正常下限電圧値Ｖｌｉｍａ付近又は正常上限電圧値Ｖｌｉｍｂ付近の正常な状態を異常と誤判断しないために、入力電圧Ｖｉｎが下限異常電圧値Ｖｌｉｍｘ以下又は上限異常電圧値Ｖｌｉｍｙ以上のときに、異常であると判断する。
【００３３】
そして、処理部３２は、正常であると判断したときには、入力電圧Ｖｉｎに基いて、検出装置２の検出した物理量を判断して、不図示の制御対象を制御する等の所定の通常処理を行う。一方、処理部３２は、異常であると判断したときには、不図示の報知部により異常である旨を報知する等の所定の安全処理を行う。Ｖｃｃ端子３５は、電源３４の正極に接続されており、ＧＮＤ端子３６は、電源３４の負極に接続されている。
【００３４】
検出装置２は、Ｖｃｃハーネス（電源ハーネス）４、ＧＮＤハーネス（グランドハーネス）５、及び信号ハーネス６を介して処理装置３に接続される。すなわち、検出装置２のＶｃｃ端子２５は、Ｖｃｃハーネス４を介して処理装置３のＶｃｃ端子３５に接続され、検出装置２のＧＮＤ端子２６は、ＧＮＤハーネス５を介して処理装置３のＧＮＤ端子３６に接続される。また、検出装置２のＯＵＴ端子２７は、信号ハーネス６を介して処理装置３のＩＮ端子３３に接続される。
【００３５】
このように検出装置２が処理装置３に接続されることで、検出装置２のＶｃｃ端子２５は、Ｖｃｃハーネス４を介して処理装置３の電源３４の正極に接続され、検出装置２のＧＮＤ端子２６は、ＧＮＤハーネス５を介して処理装置３の電源３４の負極に接続される。処理装置３の電源３４は、検出装置２にとって、外部の電源である。また、検出装置２のＯＵＴ端子２７は、信号ハーネス６を介して処理装置３の負荷抵抗３７に接続される。処理装置３の負荷抵抗３７は、検出装置２にとって、外部の負荷抵抗である。負荷抵抗３７は、検出装置２のＯＵＴ端子２７と電源３４との間に接続されることになる。
【００３６】
従って、検出装置２が処理装置３に接続された状態では、検出装置２は、処理装置３の電源３４から供給される電力によって動作して、所定の物理量を検出し、検出した物理量に応じた検出出力をＯＵＴ端子２７から出力する。検出装置２のＯＵＴ端子２７から出力された検出出力は、信号ハーネス６を介して処理装置３のＩＮ端子３３に入力される。これにより、処理装置３は、検出装置２のＯＵＴ端子２７から出力される検出出力に応じて、所定の処理を行う。つまり、入力部３１は、ＯＵＴ端子２７に流れる電流を負荷抵抗３７を介して電圧に変換して、その電流に応じた入力電圧Ｖｉｎを処理部３２に入力し、処理部３２は、その入力電圧Ｖｉｎ（入力部３１により変換された電圧）に応じて、所定の処理を行う。
【００３７】
検出装置２において、検出部２１は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に接続されている。検出部２１は、Ｖｃｃ端子２５から供給される電圧によって動作し、所定の物理量を検出して、検出した物理量に応じた検出信号を出力する。本実施形態では、検出部２１は、検出信号として、検出した物理量に応じた電圧の検出信号電圧Ｖｓを出力する。本実施形態では、検出信号の信号値は、検出信号電圧Ｖｓの電圧値である。検出部２１の検出する所定の物理量は、例えば、検出対象物の移動距離や回転角度などである。
【００３８】
検出部２１は、物理量を所定の下限物理量から所定の上限物理量の検出範囲で検出し、検出した物理量に応じて、検出信号電圧Ｖｓを所定の下限検出信号電圧Ｖｓａから所定の上限検出信号電圧Ｖｓｂの検出信号電圧値範囲（Ｖｓａ≦Ｖｓ≦Ｖｓｂ）で出力する。すなわち、検出部２１は、検出した物理量が下限物理量のときに、検出信号電圧Ｖｓとして下限検出信号電圧Ｖｓａを出力し、検出した物理量が上限物理量のときに、検出信号電圧Ｖｓとして上限検出信号電圧Ｖｓｂを出力する。そして、検出部２１は、検出した物理量が大きいほど、検出信号電圧Ｖｓとして高い電圧を出力する。
【００３９】
検出部２１は、下限検出信号電圧Ｖｓａとして、処理装置３における正常下限電圧値Ｖｌｉｍａと同じ電圧（０．５Ｖ）を出力し、上限検出信号電圧Ｖｓｂとして、処理装置３における正常上限電圧値Ｖｌｉｍｂと同じ電圧（４．５Ｖ）を出力する。すなわち、検出部２１における検出信号電圧値範囲は、処理装置３における正常入力値範囲と同じであり、検出部２１は、検出信号電圧Ｖｓを処理装置３における正常入力値範囲と同じ範囲（Ｖｌｉｍａ≦Ｖｓ≦Ｖｌｉｍｂ）で出力する。検出部２１は、そのように設計されている。検出信号電圧Ｖｓは、ＯＵＴ端子２７から出力する出力電圧Ｖｏｕｔを負帰還制御回路２４に指令する指令値の役割を担っている。
【００４０】
出力回路２２は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に接続されており、また、負帰還制御回路２４に接続されている。出力回路２２は、Ｖｃｃ端子２５から供給される電圧によって動作し、負帰還制御回路２４から検出信号電圧Ｖｓに応じた（検出部２１から出力される検出信号の信号値に応じた）制御信号が入力され、入力された制御信号を電流に変換して出力する。出力回路２２に入力される制御信号（負帰還制御回路２４から出力される制御信号）は、出力回路２２の出力電流を制御するための制御信号であり、この電圧を制御信号Ｖｑと呼ぶ。
【００４１】
出力回路２２は、例えばトランジスタのような制御素子（１つ又は複数）を有しており、入力された制御信号Ｖｑに応じて制御素子が動作することにより、入力された制御信号Ｖｑを電流に変換して、入力された制御信号Ｖｑに応じた電流を出力する。ＯＵＴ端子２７は、出力回路２２に接続されており、出力回路２２の出力電流の電流経路は、ＯＵＴ端子２７に接続されている。出力回路２２は、Ｖｃｃ端子２５から出力回路２２を経由してＯＵＴ端子２７に流れる電流を出力する。
【００４２】
出力回路２２は、制御素子の動作によって、制御信号Ｖｑの電圧値が低いほど、小さい電流を出力し、制御信号Ｖｑの電圧値（信号値）が高いほど、大きい電流を出力する。また、出力回路２２は、負帰還制御回路２４からの制御信号Ｖｑの入力経路が非導通状態のときには、制御素子が非導通状態になって、出力回路２２を経由しての電流経路が非導通状態になり、電流を出力しなくなる（出力電流が０になる）。
【００４３】
帰還回路２３は、ＯＵＴ端子２７と負帰還制御回路２４との間に接続されている。帰還回路２３は、帰還抵抗２８を有している。帰還抵抗２８は、一端側がＯＵＴ端子２７に接続されており、他端側が負帰還制御回路２４に接続されている。すなわち、帰還回路２３は、ＯＵＴ端子２７から出力される出力電圧Ｖｏｕｔを帰還抵抗２８を介して負帰還制御回路２４に帰還する。ＯＵＴ端子２７から出力される出力電圧Ｖｏｕｔは、ＯＵＴ端子２７に流れる電流が負荷抵抗３７に発生する電圧降下によって決まる出力電圧である。帰還回路２３から負帰還制御回路２４に帰還される電圧を帰還電圧Ｖｐと呼ぶ。帰還抵抗２８の抵抗値は、所定の抵抗値（例えば１００ｋΩ）である。後述のように、帰還抵抗２８は、ＧＮＤハーネス５の断線時に、ＯＵＴ端子２７に流れる電流の電流経路の少なくとも一部を形成する。
【００４４】
負帰還制御回路２４は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に接続されており、また、検出部２１及び帰還回路２３に接続されている。負帰還制御回路２４は、Ｖｃｃ端子２５から供給される電圧によって動作する。負帰還制御回路２４は、検出部２１から出力された検出信号電圧Ｖｓ及び帰還回路２３から帰還された帰還電圧Ｖｐが入力され、検出信号電圧Ｖｓ（検出部２１から出力される検出信号の信号値）及び帰還電圧Ｖｐに基いて、出力回路２２に入力する制御信号Ｖｑを生成して出力する。負帰還制御回路２４の出力する制御信号Ｖｑは、検出信号電圧Ｖｓに応じた（検出部２１から出力される検出信号の信号値に応じた）信号である。
【００４５】
負帰還制御回路２４は、検出信号電圧Ｖｓの電圧値と帰還電圧Ｖｐの電圧値とが同じになるように、出力回路２２に入力する制御信号Ｖｑを生成して出力する。帰還抵抗２８の他端側（帰還抵抗２８と負帰還制御回路２４との間）からＧＮＤ端子２６への電流経路は存在していない（帰還抵抗２８の他端側とＧＮＤ端子２６との間に無限大の抵抗があると考えることができる）。従って、帰還電圧Ｖｐの電圧値は、ＯＵＴ端子２７から出力される出力電圧Ｖｏｕｔの電圧値と同じであり、負帰還制御回路２４は、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、制御信号Ｖｑを生成して出力する。
【００４６】
負帰還制御回路２４は、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が所定の動作電圧（例えば２Ｖ）以上のときに正常に動作して、上記のように制御信号Ｖｑを出力する。また、負帰還制御回路２４は、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が動作電圧未満になると、制御信号Ｖｑを出力するための動作が停止して、出力回路２２への制御信号Ｖｑの出力経路が非導通状態になる。
【００４７】
検出部２１、帰還回路２３、及び負帰還制御回路２４の全体（又は一部）は、１つの集積回路として作製されており、その集積回路の各端子に、静電気保護用ダイオードが設けられている。すなわち、帰還抵抗２８の他端側（帰還抵抗２８と負帰還制御回路２４との間）とＧＮＤ端子２６との間に、静電気保護用ダイオード９１が設けられている（他の静電気保護用ダイオードや寄生ダイオードについては、図示を省略している）。
【００４８】
このような構成の検出システム１において、Ｖｃｃハーネス４、ＧＮＤハーネス５、及び信号ハーネス６が断線していない正常時には、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧は、電源３４の電源電圧（５．０Ｖ）になる。従って、正常時には、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が負帰還制御回路２４の動作電圧（例えば２Ｖ）以上になり、負帰還制御回路２４は、正常に動作する。すなわち、負帰還制御回路２４は、ＯＵＴ端子２７から出力される出力電圧Ｖｏｕｔの電圧値が検出部２１から出力される検出信号電圧Ｖｓの電圧値と同じになるように、出力回路２２に入力する制御信号Ｖｑを出力する。これにより、出力回路２２は、その制御信号Ｖｑに応じた電流を出力し、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、出力回路２２から電流が出力される。
【００４９】
このとき、帰還回路２３及び負帰還制御回路２４の働きによって（出力電圧Ｖｏｕｔの負帰還制御によって）、出力回路２２の温度特性や非直線性、個体ばらつき、温度環境による負荷抵抗３７の抵抗値の変動の影響が抑えられる。すなわち、それらの影響を抑えて、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、出力回路２２から電流が出力される。
【００５０】
出力回路２２の出力電流は、Ｖｃｃ端子２５から出力回路２２を経由してＯＵＴ端子２７に流れ、ＯＵＴ端子２７から信号ハーネス６、ＩＮ端子３３を経由して入力部３１の負荷抵抗３７に流れる。これにより、入力部３１から処理部３２に入力電圧Ｖｉｎが入力される。検出信号電圧Ｖｓが低いほど、ＯＵＴ端子２７に流れる電流が小さくなって、入力電圧Ｖｉｎが低くなる。また、検出信号電圧Ｖｓが高いほど、ＯＵＴ端子２７に流れる電流が高くなって、入力電圧Ｖｉｎが高くなる。
【００５１】
ＯＵＴ端子２７と負荷抵抗３７との間に抵抗が接続されていないので、入力電圧Ｖｉｎの電圧値は、出力電圧Ｖｏｕｔの電圧値と同じであり、検出信号電圧Ｖｓの電圧値と同じになる。検出部２１は、検出信号電圧Ｖｓを正常下限電圧値Ｖｌｉｍａ（０．５Ｖ）≦Ｖｓ≦正常上限電圧値Ｖｌｉｍｂ（４．５Ｖ）の範囲で出力するので、処理部３２に入力される入力電圧Ｖｉｎは、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ≦正常上限電圧値Ｖｌｉｍｂになる。これにより、処理部３２によって、検出システム１が正常な状態であると判断される。
【００５２】
Ｖｃｃハーネス４の断線時には、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が０になり、検出部２１、負帰還制御回路２４、出力回路２３は、動作しない。このため、出力回路２２から電流が出力されず、ＯＵＴ端子２７に電流が流れない。これにより、処理部３２に入力される入力電圧Ｖｉｎは、Ｖｉｎ≦下限異常電圧値Ｖｌｉｍｘ（０．３Ｖ）になり、処理部３２によって、検出システム１が異常な状態であると判断される。
【００５３】
また、信号ハーネス６の断線時には、信号ハーネス６が断線していることにより、ＯＵＴ端子２７からＩＮ端子３３に電流が流れない。これにより、処理部３２に入力される入力電圧Ｖｉｎは、Ｖｉｎ≦下限異常電圧値Ｖｌｉｍｘ（０．３Ｖ）になり、処理部３２によって、検出システム１が異常な状態であると判断される。
【００５４】
ＧＮＤハーネス５の断線時には、ＯＵＴ端子２７が検出装置２内の最も低い電位となるため、静電気保護用ダイオード９１及び帰還抵抗２８が、ＯＵＴ端子２７に流れる電流の電流経路を形成し、検出装置２のグランドから静電気保護用ダイオード９１、帰還抵抗２８を経由してＯＵＴ端子２７に電流が流れる。また、ＧＮＤハーネス５の断線時であっても、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が負帰還制御回路２４の動作電圧以上であれば、負帰還制御回路２４が動作して、出力回路２２が電流を出力し、出力回路２２からＯＵＴ端子２７に電流が流れる。これらの電流は、ＯＵＴ端子２７から信号ハーネス６、ＩＮ端子３３を経由して負荷抵抗３７に流れる。従って、これらの電流が大きいと、処理部３２に入力される入力電圧Ｖｉｎが下限異常電圧値Ｖｌｉｍｘ＜Ｖｉｎになってしまい、処理部３２において異常な状態であると判断されない。
【００５５】
そこで、本実施形態の検出装置２は、帰還抵抗２８を高抵抗にすることにより、ＧＮＤハーネス５の断線時に、処理部３２に入力される入力電圧ＶｉｎがＶｉｎ≦下限異常電圧値Ｖｌｉｍｘになるようにして、処理部３２に異常を判断させるようにしている。このことについて、以下に説明する。
【００５６】
ＧＮＤハーネス５が断線した状態では、検出装置２のグランドから静電気保護用ダイオード９１、帰還抵抗２８を経由してＯＵＴ端子２７に電流が流れる。この状態では、電源３４の電源電圧から保護ダイオード９１の電圧降下を差し引いた電圧と、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧電流特性と帰還抵抗２８と負荷抵抗によって決まるインピーダンスとによって電流値が決まる。従って、帰還抵抗２８の抵抗値が高ければ、ＧＮＤハーネス５の断線時に、上記電流値が小さくなって、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧を負帰還制御回路２４の動作電圧未満にして、負帰還制御回路２４の制御信号Ｖｑの出力のための動作を停止させることができる。
【００５７】
また、負帰還制御回路２４の動作が停止した状態では、負帰還制御回路２４から出力回路２２への制御信号Ｖｑの入力経路が非導通状態になるため、出力回路２２は、出力回路２２を経由しての電流経路が非導通状態になり、電流を出力しなくなる。この状態では、電源３４からＶｃｃ端子３５→Ｖｃｃハーネス４→Ｖｃｃ端子２５→検出部２１と負帰還制御回路２４→静電気保護用ダイオード９１→帰還抵抗２８→ＯＵＴ端子２７→信号ハーネス６→ＩＮ端子３３→負荷抵抗３７を経由する経路でのみ電流が流れる。このとき、帰還抵抗２８の抵抗値が高ければ、この電流が小さくなり、処理部３２に入力される入力電圧Ｖｉｎが低くなる。従って、帰還抵抗２８の抵抗値を高く設定することにより、ＧＮＤハーネス５の断線時に、処理部３２に入力される入力電圧Ｖｉｎを、Ｖｉｎ＜正常下限電圧値Ｖｌｉｍａに、さらにはＶｉｎ≦下限異常電圧値Ｖｌｉｍｘにすることができる。
【００５８】
また、正常時にＯＵＴ端子２７に流れる電流の下限値を、正常下限電流値Ｉｌｉｍａとすると、入力電圧Ｖｉｎが正常下限電圧値ＶｌｉｍａのときにＯＵＴ端子２７に流れる電流の電流値が、正常下限電流値Ｉｌｉｍａである。入力電圧Ｖｉｎ＜正常下限電圧値Ｖｌｉｍａになるのは、ＯＵＴ端子２７に流れる電流の電流値が正常下限電流値Ｉｌｉｍａ未満のときである。また、入力電圧Ｖｉｎが下限異常電圧値ＶｌｉｍｘのときにＯＵＴ端子２７に流れる電流の電流値を、下限異常電流値Ｉｌｉｍｘとすると、下限異常電流値Ｉｌｉｍｘ以下の電流値は、正常下限電流値Ｉｌｉｍａ未満の電流値である。入力電圧Ｖｉｎ≦下限異常電圧値Ｖｌｉｍｘになるのは、ＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下のときである。下限異常電流値Ｉｌｉｍｘ以下の電流値は、正常下限電流値Ｉｌｉｍａ未満の電流値である。
【００５９】
これらのことから、本実施形態の検出装置２は、ＧＮＤハーネス５の断線時に、負帰還制御回路２４が動作を停止しかつＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下となるように、帰還抵抗２８の抵抗値を高く設定している。つまり、帰還抵抗２８の抵抗値は、ＧＮＤハーネス５の断線時に負帰還制御回路２４の動作を停止させる大きさの抵抗値であって、かつ、ＧＮＤハーネス５の断線時にＯＵＴ端子２７に流れる電流の電流値を下限異常電流値Ｉｌｉｍｘ以下にする大きさの抵抗値である。ここで、負帰還制御回路２４の動作を停止させるとは、負帰還制御回路２４の制御信号Ｖｑの出力のための動作を停止させるということである。帰還抵抗２８の抵抗値は、このような大きさの所定の抵抗値（例えば１００ｋΩ）である。帰還抵抗２８の抵抗値の求め方については、後述する。
【００６０】
帰還抵抗２８の抵抗値が上記の抵抗値であることにより、ＧＮＤハーネス５の断線時には、以下のように動作する。すなわち、ＧＮＤハーネス５が断線すると、ＯＵＴ端子２７が検出装置内の最も低い電位となり、検出装置２のグランドから静電気保護用ダイオード９１、帰還抵抗２８を経由してＯＵＴ端子２７に電流が流れる。このとき、帰還抵抗２８の抵抗値が上記の抵抗値であることにより、負帰還制御回路２４が制御信号Ｖｑの出力のための動作を停止し、出力回路２２は、出力回路２２を経由しての電流経路が非導通状態になり、電流を出力しなくなる。その結果、電源３４からＶｃｃ端子３５→Ｖｃｃハーネス４→Ｖｃｃ端子２５→検出部２１と負帰還制御回路２４→静電気保護用ダイオード９１→帰還抵抗２８→ＯＵＴ端子２７→信号ハーネス６→ＩＮ端子３３→負荷抵抗３７を経由する経路でのみ電流が流れる。つまり、帰還抵抗２８を経由する電流経路が、ＯＵＴ端子２７に流れる電流の唯一の電流経路となる。このとき、帰還抵抗２８の抵抗値が上記の抵抗値であることにより、ＯＵＴ端子２７に流れる（ＯＵＴ端子２７から負荷抵抗３７に流れる）電流の電流値が下限異常電流値Ｉｌｉｍｘ以下になる。これにより、処理部３２に入力される入力電圧Ｖｉｎは、Ｖｉｎ≦下限異常電圧値Ｖｌｉｍｘになり、処理部３２によって、検出システム１が異常な状態であると判断される。
【００６１】
なお、入力電圧Ｖｉｎが正常判別値範囲外（Ｖｉｎ＜正常下限電圧値Ｖｌｉｍａ、又は、正常上限電圧値Ｖｌｉｍｂ＜Ｖｉｎ）のときに異常であると判断することも可能である。この場合、帰還抵抗２８の抵抗値は、ＧＮＤハーネス５断線時に負帰還制御回路２４の動作を停止させる大きさの抵抗値であって、かつ、ＧＮＤハーネス５断線時にＯＵＴ端子２７に流れる電流の電流値を正常下限電流値Ｉｌｉｍａ未満にする大きさの抵抗値であればよい。
【００６２】
帰還抵抗２８の抵抗値の求め方について、以下に説明する。Ｖｃｃ端子２５に流れる電流をＩｃｃとし、ＯＵＴ端子２７に流れる電流をＩｏｕｔとし、ＧＮＤ端子２６に流れる電流をＩｇｎｄする。また、出力回路２２の出力電流（出力回路２２からＯＵＴ端子２７に流れる電流）をＩｇとする。また、検出部２１、負帰還制御回路２４、出力回路２２から検出装置２のグランドに流れる電流の合計電流をＩｓｃｇとする。正常時には、Ｉｓｃｇ＝Ｉｇｎｄ、Ｉｇ＝Ｉｏｕｔである。
【００６３】
ＧＮＤハーネス５が断線した状態における検出システム１の等価回路は、図２に示すようになる。ＧＮＤハーネス５の断線時には、検出装置２のグランドから静電気保護用ダイオード９１、帰還抵抗２８を経由してＯＵＴ端子２７に電流が流れる。この電流をＩｆとする。また、ＧＮＤハーネス５が断線した状態であっても、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が負帰還制御回路２４の動作電圧以上であれば、負帰還制御回路２４が制御信号Ｖｑを出力するための動作をして、出力回路２２が電流を出力する。従って、ＧＮＤハーネス５の断線時には、Ｉｆ＋Ｉｇ＝Ｉｏｕｔとなる。また、Ｉｆ＝Ｉｓｃｇである。
【００６４】
電源３４の電源電圧をＶｃｃ（５．０Ｖ）とし、静電気保護用ダイオード９１による電圧降下をＶｄとし、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧をＶｓｃｇとし、帰還抵抗２８による電圧降下をＶｆとし、負荷抵抗３７による電圧降下をＶＬとする。すると、ＧＮＤハーネス５が断線した状態では、以下の式（１）の関係にある。
【００６５】
【数１】
2016070835.tif 000003
【００６６】
ここで、帰還抵抗２８の抵抗値をＲｆ（例えば１００ｋΩ）とすると、Ｖｆ＝Ｉｆ×Ｒｆである。また、負荷抵抗３７の抵抗値をＲＬ（例えば２ｋΩ）とすると、ＶＬ＝Ｉｏｕｔ×ＲＬである。ＧＮＤハーネス５の断線時には、Ｉｏｕｔ＝Ｉｆ＋Ｉｇであり、また、Ｉｆ＝Ｉｓｃｇである。従って、式（１）は、以下の式（２）となる。つまり、ＧＮＤハーネス５が断線した状態では、以下の式（２）の関係にある。
【００６７】
【数２】
2016070835.tif 000004
【００６８】
負帰還制御回路２４の動作電圧をＶｕ（２Ｖ）とする。帰還抵抗２８の抵抗値Ｒｆが、ＧＮＤハーネス５断線時に負帰還制御回路２４の制御信号Ｖｑの出力のための動作を停止させる大きさの抵抗値であるとは、帰還抵抗２８の抵抗値Ｒｆが、ＧＮＤハーネス５断線時にＶｓｃｇをＶｕ未満にする値ということである。すなわち、Ｖｓｃｇ＝ＶｕのときのＩｓｃｇをＩｓｃｇ（Ｖｕ）とすると、抵抗値Ｒｆが以下の式（３）を満たす値であるということである。式（３）は、Ｖｓｃｇ＜Ｖｕ及び式（２）から導かれる。なお、Ｖｓｃｇ＜Ｖｕのときには、負帰還制御回路２４が制御信号Ｖｑの出力のための動作を停止して、出力回路２２が電流を出力しないので、式（２）におけるＩｇを０として、式（３）が導かれる。
【００６９】
【数３】
2016070835.tif 000005
【００７０】
式（３）において、Ｒｆは、求めようとする値であり、Ｖｕ、Ｖｃｃ、Ｖｄ、ＲＬは、既知の一定の値である。従って、Ｉｓｃｇ（Ｖｕ）の値を知ることができれば、そのＩｓｃｇ（Ｖｕ）の値と既知のＶｕ、Ｖｃｃ、Ｖｄ、ＲＬの値を用いて、式（３）を満たすＲｆの値を求めることができる。
【００７１】
正常時の検出システム１において、電源３４の電源電圧をＶｃｃからＶｕに変えると、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧Ｖｓｃｇは、Ｖｕになる。このとき、負帰還制御回路２４が制御信号Ｖｑの出力のための動作を停止して、出力回路２２が電流を出力しないので、Ｉｇ＝０であり、Ｉｏｕｔ＝０である。従って、電源３４の電源電圧がＶｕのとき、Ｉｃｃ＝Ｉｓｃｇとなる。すなわち、正常時の検出装置２において電源３４の電源電圧をＶｕにしたときのＩｃｃは、Ｖｓｃｇ＝ＶｕのときのＩｓｃｇ、すなわち、Ｉｓｃｇ（Ｖｕ）である。
【００７２】
従って、正常時の検出装置２において、電源３４の電源電圧をＶｕにして、そのときのＩｃｃを測定すれば、そのＩｃｃがＩｓｃｇ（Ｖｕ）であり、Ｉｓｃｇ（Ｖｕ）の値を知ることができる。そして、そのＩｓｃｇ（Ｖｕ）の値を用いて、式（３）を満たすＲｆの値を求めることができる。式（３）を満たすＲｆの値は、ＧＮＤハーネス５の断線時に負帰還制御回路２４の制御信号Ｖｑの出力のための動作を停止させる大きさの帰還抵抗２８の抵抗値である。
【００７３】
帰還抵抗２８の抵抗値が、式（３）から求めたＲｆの値であることにより、ＧＮＤハーネス５の断線時には、負帰還制御回路２４の制御信号Ｖｑの出力のための動作が停止して、出力回路２２が電流を出力しなくなる（Ｉｇ＝０になる）。
【００７４】
この状態における検出システム１の等価回路は、図３に示すようになる。この状態では、電源３４からＶｃｃ端子３５→Ｖｃｃハーネス４→Ｖｃｃ端子２５→検出部２１と負帰還制御回路２４→静電気保護用ダイオード９１→帰還抵抗２８→ＯＵＴ端子２７→信号ハーネス６→ＩＮ端子３３→負荷抵抗３７を経由する経路でのみ電流が流れる。すなわち、Ｉｃｃ＝Ｉｓｃｇ＝Ｉｆ＝Ｉｏｕｔである。この状態では、Ｉｇ＝０なので、以下の式（４）の関係にある。
【００７５】
【数４】
2016070835.tif 000006
【００７６】
入力電圧Ｖｉｎが下限異常電圧値Ｖｌｉｍｘ（０．３Ｖ）のときのＩｏｕｔを、下限異常電流値Ｉｌｉｍｘとする。下限異常電流値Ｉｌｉｍｘは、Ｉｌｉｍｘ＝Ｖｌｉｍｘ／ＲＬ（例えば１５０μＡ）である。帰還抵抗２８の抵抗値Ｒｆが、ＧＮＤハーネス５の断線時にＩｏｕｔをＩｌｉｍｘ以下（Ｉｏｕｔ≦Ｉｌｉｍｘ）にする大きさであるとは、Ｉｓｃｇ＝ＩｌｉｍｘのときのＶｓｃｇをＶｓｃｇ（Ｉｌｉｍｘ）とすると、抵抗値Ｒｆが以下の式（５）を満たす値であるということである。式（５）は、Ｉｏｕｔ≦Ｉｌｉｍｘ、Ｉｏｕｔ＝Ｉｓｃｇ、及び式（４）から導かれる。
【００７７】
【数５】
2016070835.tif 000007
【００７８】
式（５）において、Ｒｆは、求めようとする値であり、Ｉｌｉｍｘ、Ｖｃｃ、Ｖｄ、ＲＬは、既知の一定の値である。従って、Ｖｓｃｇ（Ｉｌｉｍｘ）の値を知ることができれば、そのＶｓｃｇ（Ｉｌｉｍｘ）の値と既知のＩｌｉｍｘ、Ｖｃｃ、Ｖｄ、ＲＬの値を用いて、式（５）を満たすＲｆの値を求めることができる。式（５）を満たすＲｆの最小値（式（５）を満たすＲｆの値のうち、式（５）の左辺と右辺とが等しくなるときのＲｆの値）をＲｆｌｉｍとする。
【００７９】
正常時の検出システム１において、電源３４の電源電圧を０〜Ｖｃｃまで変化させると、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧Ｖｓｃｇは、０〜Ｖｃｃまで変化する。このとき、電源３４の電源電圧が０〜Ｖｕのときは、Ｖｓｃｇが０〜Ｖｕになり、負帰還制御回路２４が制御信号Ｖｑの出力のための動作を停止して、出力回路２２が電流を出力しないので、Ｉｇ＝０であり、Ｉｏｕｔ＝０である。従って、電源３４の電源電圧が０〜Ｖｕのとき、Ｉｃｃ＝Ｉｓｃｇとなる。すなわち、正常時の検出装置２において電源３４の電源電圧を０〜ＶｕにしたときのＩｃｃは、Ｖｓｃｇが０〜ＶｕのときのＩｓｃｇである。つまり、正常時の検出装置２において電源３４の電源電圧を０〜Ｖｕに変化させた状況において、Ｉｃｃ＝Ｉｌｉｍｘのときの電源３４の電源電圧は、Ｉｓｃｇ＝ＩｌｉｍｘのときのＶｓｃｇ、すなわち、Ｖｓｃｇ（Ｉｌｉｍｘ）である。
【００８０】
従って、正常時の検出装置２において、電源３４の電源電圧を０〜Ｖｕに変化させて、ＩｃｃがＩｌｉｍｘになったときの電源電圧を測定すれば、その電源電圧がＶｓｃｇ（Ｉｌｉｍｘ）であり、Ｖｓｃｇ（Ｉｌｉｍｘ）の値を知ることができる。そして、そのＶｓｃｇ（Ｉｌｉｍｘ）の値を用いて、式（５）を満たすＲｆの値を求めることができる。式（５）を満たすＲｆの値は、ＧＮＤハーネス５の断線時にＯＵＴ端子２７に流れる電流Ｉｏｕｔの電流値を下限異常電流値Ｉｌｉｍｘ以下にする大きさの帰還抵抗２８の抵抗値である。式（３）と式（５）の両方を満たすＲｆの値が帰還抵抗２８の抵抗値であり、帰還抵抗２８の抵抗値は、このようにして求めることができる。実際のＲｆの値を選ぶ際には、Ｒｆｌｉｍ（式（５）を満たすＲｆの最小値）より大きい抵抗値を選ぶのが望ましい。そうすることにより、処理装置３でのＧＮＤハーネス５断線の判定が確実に行われるようにすることができる。
【００８１】
図４は、ＧＮＤハーネス５断線時の特性曲線Ａ、及び、正常時の特性曲線Ｂを示す。ＧＮＤハーネス５断線時の特性曲線Ａは、ＧＮＤハーネス５断線時（負帰還制御回路２４の動作停止時）におけるＶｓｃｇに対するＩｃｃの特性を示す曲線である。ＧＮＤハーネス５断線時の特性曲線Ａは、図示のような直線となり、以下の式（６）で表される。ＧＮＤハーネス５断線時（負帰還制御回路２４の制御信号Ｖｑの出力のための動作の停止時）には、Ｖｓｃｇ＜Ｖｕならば、図３の等価回路となり、Ｉｃｃ＝Ｉｓｃｇなので、上記の式（４）から式（６）が得られる。
【００８２】
【数６】
2016070835.tif 000008
【００８３】
正常時の特性曲線Ｂは、正常時において電源３４の電源電圧を０〜５Ｖに変化させたときのＶｓｃｇに対するＩｃｃの特性（電圧電流特性）を示す曲線である。正常時には、電源３４の電源電圧＝Ｖｓｃｇである。正常時の特性曲線Ｂは、図示のような曲線となる。これは、正常時には、Ｉｃｃ＝Ｉｇ＋Ｉｓｃｇであるためである。Ｖｓｃｇ（電源３４の電源電圧）が０Ｖ〜Ｖｕの間は、負帰還制御回路２４の能動素子が十分に動作しないため、Ｉｓｃｇが少ししか流れない。また、Ｖｓｃｇが０Ｖ〜Ｖｕの間は、負帰還制御回路２４が制御信号Ｖｑを出力するための動作を停止して、出力回路２２がＩｇを出力しないため、Ｉｇ＝０である。従って、Ｖｓｃｇが０Ｖ〜Ｖｕの間は、Ｉｃｃが少ししか流れない。ＶｓｃｇがＶｕよりも高くなると、負帰還制御回路２４の内部回路が制御信号Ｖｑを出力するための動作をして、出力回路２２が電流を出力するため、Ｉｇが増加して、Ｉｃｃが増加する。Ｖｓｃｇが増加すると、内部のバイアス電流の増加等に伴い、Ｉｃｃが増加する。また、Ｉｃｃは、検出部２１の検出する物理量に応じて変動する。これは、検出部２１の検出する物理量に応じてＩｇが変動するためである。従って、この変動は、ＶｓｃｇがＶｕよりも高い範囲（負帰還制御回路２４が制御信号Ｖｑを出力するための動作をする範囲）で生じる。この変動幅を図中の破線で示す。
【００８４】
ＧＮＤハーネス５断線時でも、正常時でも、Ｖｓｃｇに対するＩｃｃの特性を示す特性曲線特上のどこかに動作点があるはずである。従って、ＧＮＤハーネス５断線時の特性曲線Ａと正常時の特性曲線Ｂとの交点が動作点となる。つまり、ＧＮＤハーネス５断線時の特性曲線Ａと正常時の特性曲線Ｂとの交点Ｐが動作点となって、ＧＮＤハーネス５断線時のＶｓｃｇとＩｃｃが決まることになる。正常時の特性曲線Ｂを数式で表すことができれば、その式と式（６）の連立方程式から求めたＶｓｃｇとＩｃｃが、交点Ｐであり、ＧＮＤハーネス５断線時のＶｓｃｇとＩｃｃである、ということである。
【００８５】
Ｒｆの値によって、ＧＮＤハーネス５断線時の特性曲線Ａ及び正常時の特性曲線Ｂは変化し、交点Ｐ（ＧＮＤハーネス５断線時のＶｓｃｇとＩｃｃ）も変化する。交点ＰのＩｃｃ座標がＩｌｉｍｘ以下であれば、Ｒｆは、ＧＮＤハーネス５断線時のＩｃｃをＩｌｉｍｘ以下にする大きさである、ということである。式（５）を満たすＲｆの値を求めるということは、交点ＰのＩｃｃ座標がＩｌｉｍｘ以下になるようなＲｆの値を求めることに相当し、ＧＮＤハーネス５断線時のＩｏｕｔ（＝Ｉｃｃ）をＩｌｉｍｘ以下にする大きさのＲｆの値を求めることに相当する。
【００８６】
本実施形態の検出装置２及び検出システム１によれば、帰還回路２３及び負帰還制御回路２４の働きによって、出力回路２２の温度特性や非直線性、個体ばらつき、温度環境による負荷抵抗３７の抵抗値の変動の影響を抑えることができる。すなわち、それらの影響を抑えて、検出部２１の検出した物理量に応じた検出出力をＯＵＴ端子２７から出力することができる。従って、ＯＵＴ端子２７から出力する検出出力の出力精度を高めることができる。
【００８７】
しかも、帰還抵抗２８の働きによって、ＧＮＤハーネス５の断線時に、ＯＵＴ端子２７に流れる電流を下限異常電流値Ｉｌｉｍｘ以下（正常下限電流値Ｉｌｉｍａ未満）にして、処理部３２への入力電圧Ｖｉｎを下限異常電圧値Ｖｌｉｍｘ以下（正常下限電圧値Ｖｌｉｍａ未満）にできる。すなわち、処理装置３に異常を検知させることができる。従って、断線検知のための別途の要素（専用の要素）を設けることなく、ＧＮＤハーネス５の断線時に処理装置３に異常を検知させることができる。
【００８８】
断線検知のための別途の要素を設けていないことにより、その要素による電圧降下がなく、従来における電圧降下による問題を解消することができる。また、断線検知のための別途の要素を設けていないことにより、そのためのコストやスペースが不要であり、検出装置２のサイズを小さくすることができる。
【００８９】
また、出力回路２２とＯＵＴ端子２７との間に高抵抗を接続することなく、ＧＮＤハーネス５の断線時に、処理装置３に異常を検知させることができる。出力回路２２とＯＵＴ端子２７との間に高抵抗を接続していないことにより、正常時に、出力回路２２から低インピーダンスで負荷抵抗３７に電流を供給することができる。
【００９０】
また、ＧＮＤハーネス５の断線時には、帰還抵抗２８の抵抗値が高いことによって、検出部２１、負帰還制御回路２４、及び出力回路２２にかかる電圧が小さくなる（負帰還制御回路２４は動作を停止し、出力回路２２は電流を出力しなくなる）。すなわち、ＧＮＤハーネス５の断線時には、検出部２１、負帰還制御回路２４、及び出力回路２２で消費される電流が小さくなる。これにより、電流消費を小さく抑えることができる。また、検出装置２は、Ｖｃｃ端子２５及びＧＮＤ端子２６が処理装置３の電源３４に接続されているので、電源３４の電源電圧に比例するように検出出力を出力するレシオメトリック動作を行うことができる。
【００９１】
なお、本実施形態において、検出装置２は、Ｖｃｃ端子２５及びＧＮＤ端子２６が処理装置３の電源３４とは別の外部の電源に接続されていてもよい。また、出力回路２２とＯＵＴ端子２７との間に低インピーダンス素子（直流的なインピーダンスが負荷抵抗３７に比べて十分に小さい素子）が接続されていてもよい。また、Ｖｃｃ端子２５とＯＵＴ端子２７との間に帰還抵抗２８とは別の高抵抗が接続されていてもよく、ＯＵＴ端子２７とＧＮＤ端子２６との間に帰還抵抗２８とは別の高抵抗が接続されていてもよい。これらの場合、帰還抵抗２８とは別の高抵抗を経由する別の電流経路ができるため、ＧＮＤハーネス５断線時の特性曲線Ａは、図４に示す曲線とは異なる曲線（式（６）とは異なる式で表される曲線）となるものの、ＶＳＣＧに対する単調関数で表される曲線になることには変わりない。これらの場合でも、ＧＮＤハーネス５断線時の特性曲線Ａと正常時の特性曲線Ｂとの交点としてＩｃｃが求まり、それがＩｌｉｍｘ以下であればよい。また、回路保護やノイズ対策のための素子（但し、出力回路２２とＯＵＴ端子２７との間を低抵抗に保つ素子）がＯＵＴ端子２７に接続されていてもよい。また、入力部３１は、負荷容量（コンデンサ）を有していてもよい。
【００９２】
＜第２の実施形態＞
図５は、第２の実施形態による検出システムの構成を示す。本実施形態の検出システム１は、検出装置２の出力回路２２、負帰還制御回路２４の構成、及び処理装置３の入力部３１の構成が上記第１の実施形態を具体化したものとなっている。また、検出装置２は、汎用の電子部品やＩＣ製品を組合わせて検出装置２全体の回路を構成している。本実施形態における他の構成については、上記第１の実施形態と同様である。
【００９３】
入力部３１は、上記第１の実施形態の構成に加え、負荷容量（コンデンサ）３９を有している。負荷容量３９は、一端側がＩＮ端子３３に接続されており、他端側が電源３４の負極に接続されている。
【００９４】
出力回路２２は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に接続されており、また、負帰還制御回路２４に接続されている。出力回路２２は、トランジスタ４１と、トランジスタ４２と、抵抗４３と、抵抗４４とを有する。トランジスタ４１は、ＮＰＮ型バイポーラトランジスタである。トランジスタ４１は、抵抗４４と共に、エミッタフォロワ回路を構成しており、ベースが負帰還制御回路２４に接続されており、コレクタが抵抗４３を介してＶｃｃ端子２５に接続されており、エミッタが抵抗４４を介してＧＮＤ端子２６に接続されている。トランジスタ４２は、ディスクリート半導体のＰＮＰ型バイポーラトランジスタである。トランジスタ４２は、ベースがトランジスタ４１のコレクタに接続されており、エミッタがＶｃｃ端子２５に接続されており、コレクタがＯＵＴ端子２７に接続されている。抵抗４３、４４の抵抗値は、それぞれ、所定の抵抗値（例えば、５１ｋΩ、１０ｋΩ）である。
【００９５】
出力回路２２は、Ｖｃｃ端子２５から供給される電圧によって動作し、負帰還制御回路２４から検出信号電圧Ｖｓに応じた（検出部２１から出力される検出信号の信号値に応じた）制御信号が入力され、入力された制御信号を電流に変換して出力する。すなわち、出力回路２２は、トランジスタ４１によって、負帰還制御回路２４から入力された制御信号Ｖｑを電流に変換し、その電流によって、トランジスタ４２のベース電流を制御して、トランジスタ４２のコレクタに流れる電流を制御する。トランジスタ４２のコレクタに流れる電流が出力回路２２の出力電流である。出力回路２２は、このようにして、入力された制御信号Ｖｑを電流に変換して、入力された制御信号Ｖｑに応じた電流を出力する。
【００９６】
出力回路２２は、制御信号Ｖｑの電圧値が低いほど、小さい電流を出力し、制御信号Ｖｑの電圧値が高いほど、大きい電流を出力する。また、出力回路２２は、負帰還制御回路２４からの制御信号Ｖｑの電圧値が約０．７Ｖより小さいときには、トランジスタ４１、４２が非導通状態になって、出力回路２２を経由しての電流経路が非導通状態になり、電流を出力しなくなる（出力電流が０になる）。
【００９７】
負帰還制御回路２４は、オペアンプ５１を有している。オペアンプ５１は、汎用ＩＣであり、オペアンプ５１の電源端子とグランド端子を除く各端子に、すなわち、オペアンプ５１の非反転入力端子、反転入力端子、及び出力端子に、静電気保護用ダイオード９３、９４、９５、９６、９７、９８が設けられている。
【００９８】
オペアンプ５１は、電源端子がＶｃｃ端子２５に接続されており、グランド端子がＧＮＤ端子２６に接続されている。また、オペアンプ５１は、非反転入力端子が検出部２１に接続されており、反転入力端子が帰還回路２３の帰還抵抗２８に接続されており、出力端子が出力回路２２に接続（トランジスタ４１のベースに接続）されている。従って、オペアンプ５１は、Ｖｃｃ端子２５から供給される電圧によって動作し、検出部２１から出力される検出信号電圧Ｖｓ及び帰還回路２３から帰還される帰還電圧Ｖｐに基いて、出力回路２２に入力する制御信号Ｖｑを生成して出力する。オペアンプ５１の出力する制御信号Ｖｑは、検出信号電圧Ｖｓに応じた信号である。制御信号Ｖｑは、オペアンプ５１の出力端子から出力されて、出力回路２２に入力（トランジスタ４１のベースに入力）される。
【００９９】
オペアンプ５１は、検出信号電圧Ｖｓの電圧値と帰還電圧Ｖｐの電圧値とが同じになるように、出力回路２２に入力する制御信号Ｖｑを生成して出力する。帰還抵抗２８の他端側（帰還抵抗２８とオペアンプ５１の反転入力端子との間）からＧＮＤ端子２６への電流経路は存在していない（帰還抵抗２８の他端側とＧＮＤ端子２６との間に無限大の抵抗があると考えることができる）。従って、帰還電圧Ｖｐの電圧値は、ＯＵＴ端子２７から出力される出力電圧Ｖｏｕｔの電圧値と同じであり、オペアンプ５１は、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、制御信号Ｖｑを生成して出力する。
【０１００】
オペアンプ５１は、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が所定の動作電圧（例えば２Ｖ）以上のときに正常に動作して、上記のように制御信号Ｖｑを出力する。また、オペアンプ５１は、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が動作電圧未満になると、出力回路２２に出力する制御信号Ｖｑの電圧値が約０．７Ｖ未満になる。
【０１０１】
トランジスタ４２がディスクリート半導体のＰＮＰ型バイポーラトランジスタであることにより、ＧＮＤ端子２６とＯＵＴ端子２７との間には、寄生ダイオードが形成されていない。帰還抵抗２８の抵抗値は、上記第１の実施形態と同様である。
【０１０２】
このような構成の検出システム１において、正常時には、上記第１の実施形態と同様に、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、出力回路２２から電流が出力される。出力回路２２の出力電流は、Ｖｃｃ端子２５から出力回路２２のトランジスタ４２を経由してＯＵＴ端子２７に流れ、ＯＵＴ端子２７から信号ハーネス６、ＩＮ端子３３を経由して入力部３１の負荷抵抗３７に流れる。上記第１の実施形態と同様に、処理部３２に入力される入力電圧Ｖｉｎは、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ≦正常上限電圧値Ｖｌｉｍｂになり、処理部３２によって、正常な状態であると判断される。
【０１０３】
また、Ｖｃｃハーネス４の断線時及び信号ハーネス６の断線時には、上記第１の実施形態と同様に、処理部３２に入力される入力電圧ＶｉｎがＶｉｎ≦下限異常電圧値Ｖｌｉｍｘになり、処理部３２によって、異常な状態であると判断される。
【０１０４】
ＧＮＤハーネス５の断線時には、ＯＵＴ端子２７が検出装置２内の最も低い電位となり、オペアンプ５１の静電気保護用ダイオード９４及び帰還抵抗２８が、ＯＵＴ端子２７に流れる電流の電流経路を形成し、検出装置２のグランドからオペアンプ５１の静電気保護用ダイオード９４、帰還抵抗２８を経由してＯＵＴ端子２７に電流が流れることになる。このとき、上記第１の実施形態と同様に、帰還抵抗２８の働きによって（帰還抵抗２８の抵抗値が高いことによって）、ＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下になる。つまり、オペアンプ５１の制御信号Ｖｑの出力動作が停止して、出力回路２２が非導通状態になり、帰還抵抗２８を経由する電流経路が、ＯＵＴ端子２７に流れる電流の唯一の電流経路となって、ＯＵＴ端子２７に流れる電流の電流値がＩｌｉｍｘ以下になる。これにより、処理部３２に入力される入力電圧ＶｉｎがＶｉｎ≦下限異常電圧値Ｖｌｉｍｘになり、処理部３２によって、異常な状態であると判断される。
【０１０５】
本実施形態の検出装置２及び検出システム１によれば、上記第１の実施形態と同様の作用、効果を得ることができる。また、オペアンプ５１の出力端子が検出装置２のＯＵＴ端子２７に直接に接続されていないので、検出装置２のＯＵＴ端子２７に接続される負荷容量３９があっても、発振しないという利点がある（検出装置２のＯＵＴ端子２７に接続される負荷容量３９がある場合、オペアンプ５１の出力端子を検出装置２のＯＵＴ端子２７に直接に接続すると、発振してしまう）。
【０１０６】
なお、本実施形態において、トランジスタ４２は、ディスクリート半導体のＰチャネル型電界効果トランジスタであってもよい。この場合、Ｐチャネル型電界効果トランジスタのドレインがＯＵＴ端子２７に接続され、Ｐチャネル型電界効果トランジスタのドレインに流れる電流が出力回路２２の出力電流である。処理装置３の入力部３１は、上記第１の実施形態と同様の構成であってもよい。
【０１０７】
＜第３の実施形態＞
図６は、第３の実施形態による検出システムの構成を示す。本実施形態の検出システム１は、検出装置２の検出部２１、出力回路２２、帰還回路２３、負帰還制御回路２４の構成が上記第２の実施形態と異なっている。また、検出装置２は、上記第２の実施形態の構成に加え、検出部２１及び負帰還制御回路２４に電圧を供給するレギュレータ６１と、Ｖｃｃ端子２５から供給される電圧を分圧する抵抗６２、６３と、静電気から回路を保護するための保護素子６４とを有している。処理装置３は、上記第２の実施形態と同様の構成であり、図示を省略している。本実施形態における他の構成については、上記第２の実施形態と同様である。
【０１０８】
レギュレータ６１は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に接続されている。レギュレータ６１は、３端子レギュレータであり、Ｖｃｃ端子２５から供給される電圧によって動作し、所定の一定の電圧（例えば３．３Ｖ）を生成して出力する。レギュレータ６１から出力される電圧は、検出部２１及び負帰還制御回路２４に供給される。
【０１０９】
抵抗６２、６３は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に直列に接続されている。抵抗６２と抵抗６３との間は、負帰還制御回路２４に接続されている。すなわち、抵抗６２、６３は、Ｖｃｃ端子２５から供給される電源電圧を分圧して、その分圧した電圧を負帰還制御回路２４に出力する。抵抗６２、６３は、Ｖｃｃ端子２５から供給される電源電圧を所定の分圧比で分圧する。抵抗６２、６３の抵抗値は、それぞれ、所定の抵抗値（例えば、２０ｋΩ、３０ｋΩ）である。抵抗６２、６３により分圧された電圧を代表電圧Ｖｈと呼ぶ。代表電圧Ｖｈの電圧値（代表電圧値）は、Ｖｃｃ端子２５から入力される電圧の電圧値に比例する。
【０１１０】
検出部２１は、レギュレータ６１とＧＮＤ端子２６との間に接続されている。検出部２１は、レギュレータ６１から供給される電圧によって動作し、所定の物理量を検出して、検出した物理量に応じた検出信号を出力する。本実施形態では、検出部２１は、検出信号として、検出した物理量の値に応じたデジタル値の検出信号値Ｄｓを出力する。例えば、検出部２１は、上記第２の実施形態の構成に加え、検出信号電圧Ｖｓの電圧値をデジタル化する変換部を有しており、この変換部によって検出信号電圧Ｖｓの電圧値をデジタル化して、デジタル化された検出信号電圧Ｖｓの電圧値を検出信号値Ｄｓとして出力する。本実施形態では、検出信号の信号値は、検出信号値Ｄｓである。
【０１１１】
検出部２１は、検出信号値Ｄｓを出力するために、上記第１の実施形態と同様に、検出した物理量に応じた検出信号電圧Ｖｓを生成する。但し、本実施形態では、検出部２１は、レギュレータ６１から供給される電圧によって動作するため、検出信号電圧Ｖｓの検出信号電圧値範囲（Ｖｓａ≦Ｖｓ≦Ｖｓｂ）は、上記第１の実施形態とは異なる範囲となる。
【０１１２】
検出部２１は、検出した物理量が下限量のときに、検出信号値Ｄｓとして下限検出信号値Ｄｓａを出力し、検出した物理量が上限量のときに、検出信号値Ｄｓとして上限検出信号値Ｄｓｂを出力する。そして、検出部２１は、検出した物理量が大きいほど、検出信号値Ｄｓとして大きい値を出力する。検出信号値Ｄｓは、ＯＵＴ端子２７から出力する出力電圧Ｖｏｕｔを負帰還制御回路２４に指令する指令値の役割を担っている。
【０１１３】
出力回路２２は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に接続されており、また、負帰還制御回路２４に接続されている。出力回路２２は、トランジスタ４５と、トランジスタ４６と、トランジスタ４７と、抵抗４８とを有する。トランジスタ４５は、ＮＰＮ型バイポーラトランジスタである。トランジスタ４５は、入力電圧を電流に変換する電圧電流変換回路を構成している。トランジスタ４５は、エミッタフォロワ回路（エミッタ接地回路）であり、ベースが負帰還制御回路２４に接続されており、コレクタがトランジスタ４６を介してＶｃｃ端子２５に接続されており、エミッタが抵抗４８を介してＧＮＤ端子２６に接続されている。抵抗４８の抵抗値は、所定の抵抗値（例えば１ｋΩ）である。
【０１１４】
トランジスタ４６、４７は、各々、ＰＮＰ型バイポーラトランジスタである。トランジスタ４６、４７は、トランジスタ４５により変換された電流と同じ値又は比例した値の電流（本実施形態では同じ値の電流）を出力するカレントミラー回路を構成している（ばらつき等による誤差は、無視する）。すなわち、トランジスタ４６は、ベースがトランジスタ４７のベースに接続されており、エミッタがＶｃｃ端子２５に接続されており、コレクタがトランジスタ４５のコレクタに接続されている。また、トランジスタ４７は、ベースがトランジスタ４６のベースに接続されており、エミッタがＶｃｃ端子２５に接続されており、コレクタがＯＵＴ端子２７に接続されている。また、トランジスタ４６のベース及びトランジスタ４７のベースがトランジスタ４５のコレクタに接続されている。
【０１１５】
出力回路２２は、Ｖｃｃ端子２５から供給される電圧によって動作し、負帰還制御回路２４から検出信号値Ｄｓに応じた（検出部２１から出力される検出信号の信号値に応じた）制御信号が入力され、入力された制御信号を電流に変換して出力する。すなわち、出力回路２２は、トランジスタ４５によって、負帰還制御回路２４から入力された制御信号Ｖｑを電流に変換し、その電流と同じ電流をトランジスタ４６、４７によって生成する。トランジスタ４７のコレクタに流れる電流（トランジスタ４６、４７によって構成されているカレントミラー回路の出力電流）が出力回路２２の出力電流である。出力回路２２は、このようにして、入力された制御信号Ｖｑを電流に変換して、入力された制御信号Ｖｑに応じた電流を出力する。
【０１１６】
出力回路２２は、制御信号Ｖｑの電圧値が低いほど、小さい電流を出力し、制御信号Ｖｑの電圧値が高いほど、大きい電流を出力する。また、出力回路２２は、負帰還制御回路２４からの制御信号Ｖｑの電圧値が０．７Ｖより小さいときには、トランジスタ４５、４６、４７が非導通状態になって、出力回路２２を経由しての電流経路が非導通状態になり、電流を出力しなくなる（出力電流が０になる）。
【０１１７】
帰還回路２３は、上記第２の実施形態と同様の帰還抵抗２８に加え、帰還電圧Ｖｐを調整するための抵抗６５を有している。抵抗６５は、帰還抵抗２８の他端側（帰還抵抗２８と負帰還制御回路２４との間）とＧＮＤ端子２６との間に接続されている。すなわち、帰還回路２３は、ＯＵＴ端子２７から出力される出力電圧Ｖｏｕｔを帰還抵抗２８と抵抗６５とにより分圧し、その分圧した電圧を帰還電圧Ｖｐとして負帰還制御回路２４に帰還する。帰還抵抗２８及び抵抗６５は、出力電圧Ｖｏｕｔを所定の分圧比で分圧する。帰還抵抗２８、抵抗６５の抵抗値は、それぞれ、所定の抵抗値（例えば、１００ｋΩ、２００ｋΩ）である（帰還抵抗２８の抵抗値は、上記第２の実施形態と同様）。
【０１１８】
負帰還制御回路２４は、レギュレータ６１とＧＮＤ端子２６との間に接続されており、また、検出部２１及び帰還回路２３に接続されている。負帰還制御回路２４は、レギュレータ６１から供給される電圧によって動作する。制御演算部７４は、検出部２１から出力された検出信号値Ｄｓ、抵抗６２、６３により分圧された代表電圧Ｖｈ、及び帰還回路２３から帰還された帰還電圧Ｖｐが入力される。そして、制御演算部７４は、これら検出信号値Ｄｓ（検出部２１から出力される検出信号の信号値）、代表電圧Ｖｈ、及び帰還電圧Ｖｐに基いて、出力回路２２に入力する制御信号Ｖｑを生成して出力する。
【０１１９】
負帰還制御回路２４は、レギュレータ６１から供給される電圧が所定の動作電圧（例えば２．５Ｖ）以上のときに正常に動作して、制御信号Ｖｑを出力する。また、負帰還制御回路２４は、レギュレータ６１から供給される電圧が動作電圧未満になると、制御信号Ｖｑを出力するための動作を停止して、出力回路２２への制御信号Ｖｑの出力経路が非導通状態になる。
【０１２０】
負帰還制御回路２４は、ワンチップマイコンからなり、アナログ値をデジタル値に変換する第１のＡＤＣ７１及び第２のＡＤＣ７２と、デジタル値をアナログ値に変換するＤＡＣ７３と、各種の制御及び演算を行う制御演算部７４と、メモリ（不図示）等を有する。第１のＡＤＣ７１の入力端子には、検出装置２のグランドと接続される静電気保護用ダイオード９９が設けられている。なお、負帰還制御回路２４の各部の他の端子にも、静電気保護用ダイオードが設けられているが、それらについては、図示を省略している。
【０１２１】
第１のＡＤＣ７１は、入力端子が帰還回路２３に（帰還抵抗２８と抵抗６５との間に）接続されており、出力端子が制御演算部７４に接続されている。第１のＡＤＣ７１は、帰還回路２３から帰還された帰還電圧Ｖｐの電圧値をデジタル化して、そのデジタル化した帰還電圧Ｖｐの電圧値を制御演算部７４に出力する。
【０１２２】
第２のＡＤＣ７２は、入力端子が抵抗６２と抵抗６３との間に接続されており、出力端子が制御演算部７４に接続されている。第２のＡＤＣ７２は、抵抗６２、６３により分圧された代表電圧Ｖｈの電圧値をデジタル化して、そのデジタル化した代表電圧Ｖｈの電圧値を制御演算部７４に出力する。
【０１２３】
ＤＡＣ７３は、入力端子が制御演算部７４に接続されており、出力端子が出力回路２２に（トランジスタ４５に）接続されている。ＤＡＣ７３は、デジタル値をアナログ値に変換するためのＤＡＣコードが制御演算部７４から入力され、入力されたＤＡＣコードに対応する電圧値の電圧を生成して、その電圧を出力回路２２に（トランジスタ４５に）出力する。すなわち、ＤＡＣ７３は、制御演算部７４からＤＡＣコードが入力され、そのＤＡＣコードに基いて、出力回路２２に入力する制御信号Ｖｑを生成して出力する。
【０１２４】
制御演算部７４は、検出部２１の出力する検出信号値Ｄｓ（検出信号の信号値）、第２のＡＤＣ７２の出力するデジタル化された代表電圧Ｖｈの電圧値、及び第１のＡＤＣ７１の出力するデジタル化された帰還電圧Ｖｐの電圧値に基いて、ＤＡＣコードを演算してＤＡＣ７３に出力する。制御演算部７４がＤＡＣコードをＤＡＣ７３に出力することにより、ＤＡＣ７３から（負帰還制御回路２４から）制御信号Ｖｑが出力される。
【０１２５】
保護素子６４は、ＯＵＴ端子２７とＧＮＤ端子２６との間に接続されており、一端側がＯＵＴ端子２７に接続されており、他端側がＧＮＤ端子２６に接続されている。保護素子６４は、保護素子６４の一端側から他端側の方向と他端側から一端側の方向のいずれの方向からも、処理装置３の電源３４の電源電圧（５．０Ｖ）よりも所定電圧値高い電圧（例えば６．０Ｖ）を上回る電圧が加えられると、導通状態となる素子である。保護素子６４は、それ以下の電圧では導通状態に至らないので、ＧＮＤハーネス５の断線時に電流経路とならない。保護素子６４は、双方向ツェナーダイオードである。保護素子６４は、ＯＵＴ端子２７にかかる静電気から回路を保護する。
【０１２６】
図７は、制御演算部７４におけるＤＡＣコードの出力処理を示す。まず、制御演算部７４は、検出部２１から出力される検出信号値Ｄｓに基いて、目標出力電圧値Ｖｄｓｔ（ＯＵＴ端子２７から出力させるべき出力電圧Ｖｏｕｔの電圧値）を決定する（＃１）。すなわち、制御演算部７４は、検出部２１から出力される検出信号値Ｄｓを取得し、その検出信号値Ｄｓに応じた（検出部２１から出力される検出信号の信号値に応じた）目標出力電圧値Ｖｄｓｔを決定する。このとき、制御演算部７４は、目標出力電圧値Ｖｄｓｔを処理装置３における正常入力電圧値範囲（正常下限電圧値Ｖｌｉｍａ〜正常上限電圧値Ｖｌｉｍｂ）と同じ範囲で決定する。すなわち、制御演算部７４は、検出信号値Ｄｓが下限検出信号値Ｄｓａのとき（検出部２１の検出した物理量が下限量のとき）に、目標出力電圧値Ｖｄｓｔを正常下限電圧値Ｖｌｉｍａと同じ電圧（０．５Ｖ）に決定する。また、制御演算部７４は、検出信号値Ｄｓが上限検出信号値Ｄｓｂのとき（検出部２１の検出した物理量が上限量のとき）に、目標出力電圧値Ｖｄｓｔを正常上限電圧値Ｖｌｉｍｂと同じ電圧（４．５Ｖ）に決定する。そして、制御演算部７４は、検出信号値Ｄｓが大きいほど（検出部２１の検出した物理量が大きいほど）、目標出力電圧値Ｖｄｓｔを高く決定する。このような目標出力電圧値Ｖｄｓｔの決定は、検出信号値Ｄｓの所定倍（Ｖｌｉｍｂ／Ｄｓｂ倍）の値を目標出力電圧値Ｖｄｓｔとすることにより行われる。
【０１２７】
続いて、制御演算部７４は、抵抗６２、６３により分圧された代表電圧Ｖｈに基いて、目標出力電圧値Ｖｄｓｔを調整する（＃２）。すなわち、制御演算部７４は、第２のＡＤＣ７２から出力されるデジタル化された代表電圧Ｖｈの電圧値を取得し、代表電圧Ｖｈの電圧値と抵抗６２、６３における分圧比とに基いて、Ｖｃｃ端子２５から供給される電圧の現在の電圧値Ｖｄｄｎを求める。抵抗６２、６３における分圧比は、予めメモリに記憶されている。そして、制御演算部７４は、その電圧値Ｖｄｄｎに基いて、以下の式（１１）により、目標出力電圧値Ｖｄｓｔを調整する。
【０１２８】
【数１１】
2016070835.tif 000009
【０１２９】
Ｖｄｓｔ’は、調整後の目標出力電圧値Ｖｄｓｔである。基準供給電圧値Ｖｄｄ０は、Ｖｃｃ端子２５から供給される電圧の基準の電圧値（５．０Ｖ）であり、予めメモリに記憶されている。そして、制御演算部７４は、式（１１）により算出したＶｄｓｔ’を新たに目標出力電圧値Ｖｄｓｔとする（目標出力電圧値Ｖｄｓｔに置き換える）。このように目標出力電圧値Ｖｄｓｔを調整することにより、同じ検出信号値Ｄｓ（検出部２１の同じ検出物理量）に対する目標出力電圧値Ｖｄｓｔは、Ｖｃｃ端子２５から供給される電圧（電源３４の電源電圧Ｖｃｃ）の電圧値に比例することになる。つまり、検出信号値Ｄｓは、電源３４の電源電圧Ｖｃｃに対してレシオメトリックな目標出力電圧値Ｖｄｓｔに換算され、同じ検出信号値Ｄｓに対してＶｄｓｔ／Ｖｃｃが一定となる。
【０１３０】
また、制御演算部７４は、帰還回路２３から帰還された帰還電圧Ｖｐに基いて、出力電圧Ｖｏｕｔの現在の電圧値Ｖｎを検出する（＃３）。すなわち、制御演算部７４は、第１のＡＤＣ７１から出力されるデジタル化された帰還電圧Ｖｐの電圧値を取得し、帰還電圧Ｖｐの電圧値と帰還回路２３における分圧比とに基いて、出力電圧Ｖｏｕｔの電圧値Ｖｎを求める。帰還回路２３における分圧比は、予めメモリに記憶されている。
【０１３１】
そして、制御演算部７４は、目標出力電圧値Ｖｄｓｔ及び出力電圧Ｖｏｕｔの電圧値Ｖｎに基いて、ＤＡＣコードを算出し、そのＤＡＣコードをＤＡＣ７３に出力する（＃４）。すなわち、制御演算部７４は、以下の式（１２）により、次にＤＡＣ７３から出力させるべきＤＡＣ出力値Ｄｎ＋１（ＤＡＣ７３の出力電圧の電圧値であって、制御信号Ｖｑの電圧値）を算出する。
【０１３２】
【数１２】
2016070835.tif 000010
【０１３３】
Ｄｎは、前回にＤＡＣ７３から出力させたＤＡＣ出力値である。αは、パラメータであり、メモリに記憶されている。そして、制御演算部７４は、算出したＤＡＣ出力値Ｄｎ＋１に対応するＤＡＣコード（ＤＡＣ７３の出力電圧の電圧値が、算出したＤＡＣ出力値Ｄｎ＋１になるＤＡＣコード）を生成し、そのＤＡＣコードをＤＡＣ７３に出力する。ＤＡＣ７３は、ＤＡＣ出力値Ｄｎ＋１の出力電圧（制御信号Ｖｑ）を出力することになり、出力回路２２は、ＤＡＣ出力値Ｄｎ＋１に応じた電流を出力し、出力電圧Ｖｏｕｔの電圧値は、ＤＡＣ出力値Ｄｎ＋１に対応する電圧値Ｖｎ＋１になる。制御演算部７４は、上記＃１〜＃４の処理を所定の時間間隔で繰り返す。
【０１３４】
制御演算部７４が、このようにＤＡＣコードを出力すること（＃３と＃４の処理を繰り返すこと）により、出力電圧Ｖｏｕｔの電圧値は、目標出力電圧値Ｖｄｓｔと同じになる。このことについて、以下に説明する。
【０１３５】
ＤＡＣ出力値Ｄに対する出力電圧Ｖｏｕｔの出力特性は、図８に示すようになる。すなわち、出力電圧Ｖｏｕｔの電圧値は、ＤＡＣ出力値Ｄが下限値付近及び上限値付近では、ＤＡＣ出力値Ｄによらずに、ほぼ一定の値となり、それ以外の範囲では、ＤＡＣ出力値Ｄの上昇に伴って、ほぼ一定の比率（一定の傾き）で上昇する。この一定の比率を、傾き係数と呼ぶ。出力特性は、出力回路２２の温度特性や非直線性、個体ばらつき、温度環境による負荷抵抗３７の抵抗値の変動の影響によって、変化する。このため、その出力特性を予め関数で置き換えることやテーブルなどで覚えさせておくことは困難である。
【０１３６】
式（１２）のパラメータαの値が出力特性の傾き係数に一致していれば、図９に示すように、ＤＡＣ出力値Ｄｎ＋１に対応する出力電圧Ｖｏｕｔの電圧値Ｖｎ＋１は、目標出力電圧値Ｖｄｓｔに一致する。従って、パラメータαの値が出力特性の傾き係数と同じである場合には、上記＃３及び＃４の処理を行うことにより、出力電圧Ｖｏｕｔの電圧値Ｖｎ＋１は、目標出力電圧値Ｖｄｓｔと同じになる。また、パラメータαの値が出力特性の傾き係数と同じでない場合であっても、上記＃３及び＃４の処理を繰り返すことにより、出力電圧Ｖｏｕｔの電圧値Ｖｎ＋１、Ｖｎ＋２、Ｖｎ＋３、・・・は、目標出力電圧値Ｖｄｓｔに近づいていく。
【０１３７】
従って、制御演算部７４が＃３及び＃４の処理によってＤＡＣコードを出力することにより、出力電圧Ｖｏｕｔの電圧値は、目標出力電圧値Ｖｄｓｔと同じになる。出力特性が変化した場合でも、その影響を抑えて、出力電圧Ｖｏｕｔの電圧値は、目標出力電圧値Ｖｄｓｔと同じになる。パラメータαの値は、検出装置２の設計段階において計測した出力特性の傾き係数であってもよいし、検出装置２の動作中に、複数の異なるＤＡＣ出力値と、そのときの出力電圧値Ｖｏｕｔの電圧値とに基いて算出した値であってもよい。＃３及び＃４の処理は、制御演算部７４が、帰還電圧Ｖｐの電圧値に基いて、出力電圧Ｖｏｕｔの電圧値が目標出力電圧値Ｖｄｓｔと同じになるように、ＤＡＣコードを演算して出力するということである。
【０１３８】
また、制御演算部７４が＃２の処理によって目標出力電圧値Ｖｄｓｔを調整することにより、同じ検出信号値Ｄｓに対する出力電圧Ｖｏｕｔの電圧値は、Ｖｃｃ端子２５から供給される電圧（電源３４の電源電圧Ｖｃｃ）の電圧値に比例することになる。つまり、出力電圧Ｖｏｕｔは、電源３４の電源電圧Ｖｃｃに対してレシオメトリックな電圧値となり、同じ検出信号値Ｄｓに対してＶｏｕｔ／Ｖｃｃが一定となる。＃２の処理は、制御演算部７４が、代表電圧値Ｖｈの電圧値に基いて、出力電圧Ｖｏｕｔの電圧値がＶｃｃ端子２５から供給される電圧の電圧値に比例するように、ＤＡＣコードを演算して出力するということである。
【０１３９】
このような構成の検出システム１において、正常時には、出力電圧Ｖｏｕｔの電圧値が検出信号値Ｄｓに応じた目標電圧値Ｖｄｓｔと同じになるように、出力回路２２から電流が出力される。このとき、帰還回路２３及び負帰還制御回路２４の働きによって（＃３、＃４の処理の繰返しによる出力電圧Ｖｏｕｔの負帰還制御によって）、出力回路２２の温度特性や非直線性、個体ばらつき、温度環境による負荷抵抗３７の抵抗値の変動の影響が抑えられる。すなわち、それらの影響を抑えて、出力電圧Ｖｏｕｔの電圧値が目標電圧値Ｖｄｓｔと同じになるように、出力回路２２から電流が出力される。また、抵抗６２、６３及び負帰還制御回路２４の＃２の処理の働きにより、電源電圧Ｖｃｃが変動した場合でも、出力電圧Ｖｏｕｔが電源電圧Ｖｃｃに比例する（同じ検出信号値Ｄｓに対してＶｏｕｔ／Ｖｃｃが一定となる）ように、出力回路２２から電流が出力される。
【０１４０】
出力回路２２の出力電流は、Ｖｃｃ端子２５から出力回路２２のトランジスタ４７を経由してＯＵＴ端子２７に流れ、ＯＵＴ端子２７から信号ハーネス６、ＩＮ端子３３を経由して入力部３１の負荷抵抗３７に流れる。処理部３２に入力される入力電圧Ｖｉｎは、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ≦正常上限電圧値Ｖｌｉｍｂになり、処理部３２によって、正常な状態であると判断される。
【０１４１】
また、Ｖｃｃハーネス４の断線時及び信号ハーネス６の断線時には、上記第２の実施形態と同様に、処理部３２に入力される入力電圧ＶｉｎがＶｉｎ≦下限異常電圧値Ｖｌｉｍｘになり、処理部３２によって、異常な状態であると判断される。
【０１４２】
ＧＮＤハーネス５の断線時には、静電気保護用ダイオード９９、抵抗６５、及び帰還抵抗２８が、ＯＵＴ端子２７に流れる電流の電流経路を形成し、検出装置２のグランドから静電気保護用ダイオード９９、帰還抵抗２８を経由する経路と、検出装置２のグランドから抵抗６５、帰還抵抗２８を経由する経路で、ＯＵＴ端子２７に電流が流れることになる。このとき、上記第２の実施形態と同様に、帰還抵抗２８の働きによって（帰還抵抗２８の抵抗値が高いことによって）、ＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下になる。つまり、負帰還制御回路２４の制御信号Ｖｑの出力動作が停止して、出力回路２２が非導通状態になり、帰還抵抗２８を経由する電流経路が、ＯＵＴ端子２７に流れる電流の唯一の電流経路となって、ＯＵＴ端子２７に流れる電流の電流値がＩｌｉｍｘ以下になる。これにより、処理部３２に入力される入力電圧ＶｉｎがＶｉｎ≦下限異常電圧値Ｖｌｉｍｘになり、処理部３２によって、異常な状態であると判断される。
【０１４３】
本実施形態の検出装置２及び検出システム１によれば、上記第２の実施形態と同様の作用、効果を得ることができる。また、出力回路２２におけるエミッタフォロワ回路やカレントミラー回路は、制御性がよく（リニアに近い）、負帰還制御回路２４による負帰還制御が安定し、また、それらの出力特性のばらつきや変動は、負帰還制御回路２４による負帰還制御で吸収される。また、検出装置２のＯＵＴ端子２７に接続される負荷容量３９があっても、発振し難い。また、出力電圧Ｖｏｕｔのアナログダイナミックレンジが広くとれる。
【０１４４】
また、抵抗６２、６３及び負帰還制御回路２４の＃２の処理の働きにより、電源３４の電源電圧Ｖｃｃに対してレシオメトリックな出力電圧Ｖｏｕｔを出力することができる。つまり、電源３４の電源電圧Ｖｃｃが変動した場合でも、同じ検出信号値Ｄｓに対してＶｏｕｔ／Ｖｃｃを一定に保つことができる。検出装置２において、検出部２１及び負帰還制御回路２４（ワンチップマイコン）は、電源３４から供給される電源電圧Ｖｃｃをレギュレータ６１で降圧した電圧によって動作する。つまり、検出装置２は、検出部２１及び負帰還制御回路２４の局部的な電源電圧が検出装置２全体の電源電圧と異なっている。検出装置２は、検出装置２の局部的な電源電圧が検出装置２全体の電源電圧と異なっているが、ハードウェアを追加することなく、レシオメトリックな出力電圧Ｖｏｕｔを出力でき、メリットが大きい。
【０１４５】
なお、本実施形態において、負帰還制御回路２４は、ＦＰＧＡやＡＳＩＣからなっていてもよい。また、第１のＡＤＣ７１と第２のＡＤＣ７２は、１つの同じものを使ってもよい。すなわち、１つのＡＤＣによって、時分割で、帰還電圧Ｖｐの電圧値をデジタル化して出力する動作と、代表電圧Ｖｈの電圧値をデジタル化して出力する動作を行うようにしてもよい。また、保護素子６４は、バリスタであってもよい。また、保護素子６４に代えて、通常のツェナーダイオードを２つ逆向きに直列にして、ＯＵＴ端子２７とＧＮＤ端子２６との間に接続してもよい。また、ＯＵＴ端子２７とＶｃｃ端子２５との間に保護素子が接続されていてもよい。
【０１４６】
また、抵抗６２、６３、第２のＡＤＣ７２、及び制御演算部７４の＃２の処理を削除した構成であってもよい。このような構成であっても、レシオメトリックな出力電圧Ｖｏｕｔの出力以外は、上記と同様の作用、効果を得ることができる。
【０１４７】
また、検出部２１は、上記第２の実施形態と同様の構成であってもよい。この場合、検出信号電圧Ｖｓをデジタル化して検出信号値Ｄｓとする変換部を、検出部２１と負帰還制御回路２４との間に設けるか、又は、負帰還制御回路２４内に設ければよい。また、出力回路２２は、上記第２の実施形態と同様の構成であってもよい。また、処理装置３は、上記第１の実施形態と同様の構成であってもよい。また、ＤＡＣの種類には、抵抗ラダー型やデルタシグマ型など種々あるが、ＤＡＣ７３は、どのような種類のＤＡＣであってもよい。例えば、ＰＷＭ出力をフィルターで平滑するような回路も、ＤＡＣ回路の一つの種類と考えられる。ＤＡＣ７３は、このようなＰＷＭ出力をフィルターで平滑するような回路であってもよい。
【０１４８】
図１０は、制御演算部７４におけるＤＡＣコードの出力処理の変形例を示す。上記第３の実施形態において、ＤＡＣ出力値（制御信号Ｖｑの電圧値）を変化させたとき、出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）は、以下の式（２１）にしたがって、変化していく。
【０１４９】
【数２１】
2016070835.tif 000011
【０１５０】
つまり、出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）は、ＤＡＣ出力値を変化させても、直ぐには、ＤＡＣ出力値に対応する電圧値Ｖ＋∞にならない。出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）は、時定数Ｔ＝Ｒ×Ｃに応じて、時間の経過につれて、ＤＡＣ出力値に対応する電圧値Ｖ＋∞に近づいていき、十分に時間が経過すると、ＤＡＣ出力値に対応する電圧値Ｖ＋∞に達する（収束する）。また、出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）は、ＤＡＣ出力値を変化させた後の任意の時刻ｔＣに着目すると、時刻ｔＣ以降、その時刻ｔＣにおける電圧値Ｖ（ｔＣ）から、式（２１）にしたがって、電圧値Ｖ＋∞に近づいていき、電圧値Ｖ＋∞に達する。電圧値Ｖ＋∞を収束値と呼ぶ。例えば、出力電圧Ｖｏｕｔが０の状況において、ＤＡＣ出力値を変化させ、そのＤＨＣ出力値に対応する出力電圧Ｖｏｕｔの電圧値Ｖ＋∞が４．７Ｖであったとすると、出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）は、図１１のように変化していく。
【０１５１】
従って、出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）が十分に収束しない状態（出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）がＤＡＣ出力値に対応する収束値Ｖ＋∞に十分に近づいていない状態）で、次のＤＡＣ出力値を決定する状況が生じ得る。また、出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）が十分に収束するまで待ってから次のＤＡＣ出力値を決定するのでは、ＤＡＣ出力値を制御する時間間隔すなわち出力電圧Ｖｏｕｔを制御する時間間隔が長くなってしまう。その結果、出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ）が目標出力電圧値Ｖｄｓｔと同じになるまでに時間がかかってしまう虞がある。
【０１５２】
図１０に示すＤＡＣコードの出力処理は、これらのことを改善するものである。図１０に示すＤＡＣコードの出力処理では、以下のようにして、ＤＡＣコードを出力する。まず、制御演算部７４は、上記第３の実施形態の＃１の処理と同様に、目標出力電圧値Ｖｄｓｔを決定する（＃１１）。
【０１５３】
続いて、制御演算部７４は、帰還回路２３から帰還された帰還電圧Ｖｐの変化に基いて、検出システム１の時定数Ｔ（＝Ｃ×Ｒ）、及び出力電圧Ｖｏｕｔの収束値Ｖ＋∞を検出する（＃１２）。すなわち、制御演算部７４は、少なくとも３つの異なる時刻ｔ１、ｔ２、ｔ３、・・・での出力電圧Ｖｏｕｔの電圧値Ｖ（ｔ１）、Ｖ（ｔ２）、Ｖ（ｔ３）、・・・を、上記第３の実施形態の＃３の処理と同様の方法で検出する。そして、制御演算部７４は、それらｔ１、ｔ２、ｔ３、・・・、Ｖ（ｔ１）、Ｖ（ｔ２）、Ｖ（ｔ３）、・・・、及び、式（２１）から、時定数Ｔ及び収束値Ｖ＋∞を算出する。すなわち、ｔ１、ｔ２、ｔ３、・・・、Ｖ（ｔ１）、Ｖ（ｔ２）、Ｖ（ｔ３）、・・・を式（２１）に適用した連立方程式や最小自乗法などによって、時定数Ｔ及び収束値Ｖ＋∞を算出する。
【０１５４】
また、制御演算部７４は、上記第３の実施形態の＃２の処理と同様に、式（１１）により、目標出力電圧値Ｖｄｓｔを調整する（＃１３）。
【０１５５】
続いて、制御演算部７４は、時定数Ｔ及び目標出力電圧値Ｖｄｓｔに基いて、出力電圧Ｖｏｕｔの予測電圧値Ｖ’を算出する（＃１４）。すなわち、制御演算部７４は、次にＤＡＣコードを出力するときよりも未来の時刻をｔＶとして、以下の式（２２）により、出力電圧Ｖｏｕｔの時刻ｔＶにおける予測電圧値Ｖ’を算出する。
【０１５６】
【数２２】
2016070835.tif 000012
【０１５７】
時刻ｔＶは、時刻ｔ１を基準（ｔ１＝０）とした時刻（時刻ｔ１からの経過時間）である。なお、式（２２）において、Ｖ（ｔ１）は、Ｖ（ｔ２）又はＶ（ｔ３）であってもよい。この場合、時刻ｔＶは、時刻ｔ２を基準（ｔ２＝０）とした時刻（時刻ｔ２からの経過時間）又は時刻ｔ３を基準（ｔ３＝０）とした時刻（時刻ｔ３からの経過時間）となる。また、式（２２）において、Ｖ＋∞を目標出力電圧値Ｖｄｓｔに置き換えてもよい。次にＤＡＣコードを出力する時刻をｔＵとし、時刻ｔＵから時刻ｔＶまでの時間（ｔＶ−ｔＵ）を予測先行時間とする。予測先行時間（ｔＶ−ｔＵ）は、ＤＡＣコードの出力時間間隔（＃１１〜＃１５の処理を繰り返す時間が、この時間に相当する）のｋ倍とされる（ｋは、１以上の任意の整数）。
【０１５８】
そして、制御演算部７４は、目標出力電圧値Ｖｄｓｔ及び出力電圧Ｖｏｕｔの予測電圧値Ｖ’に基いて、ＤＡＣコードを算出し、そのＤＡＣコードをＤＡＣ７３に出力する（＃１５）。すなわち、制御演算部７４は、以下の式（２３）により、次にＤＡＣ７３から出力させるべきＤＡＣ出力値Ｄｎ＋１を算出する。
【０１５９】
【数２３】
2016070835.tif 000013
【０１６０】
つまり、上記第３の実施形態の式（１２）における電圧値Ｖ’を予測電圧値Ｖｎ’に代えた式により、ＤＡＣ７３から出力させるべきＤＡＣ出力値Ｄを算出する。そして、制御演算部７４は、算出したＤＡＣ出力値Ｄｎ＋１に対応するＤＡＣコードを生成し、そのＤＡＣコードをＤＡＣ７３に出力する。制御演算部７４は、上記＃１１〜＃１５の処理を所定の時間間隔で繰り返す。＃１２、＃１４、及び＃１５の処理は、制御演算部７４が、帰還電圧Ｖｐの電圧値の変化の履歴に基いて、出力電圧Ｖｏｕｔの電圧値が目標出力電圧値Ｖｄｓｔと同じになるように、ＤＡＣコードを演算して出力するということである。
【０１６１】
このようなＤＡＣコードの出力処理によれば、上記第３の実施形態のＤＡＣコードの出力処理と同様の作用、効果を得ることができる。しかも、出力電圧Ｖｏｕｔの目標出力電圧値Ｖｄｓｔへの収束時間（出力電圧Ｖｏｕｔの電圧値が目標出力電圧値Ｖｄｓｔと同じになるまでの時間）を早くすることが可能である。予測先行時間（ｔＶ−ｔＵ）が短いほど、収束時間が早くなるが、オーバーシュートやアンダーシュートが発生する虞がある。逆に、予測先行時間が長いほど、オーバーシュートやアンダーシュートが発生しないが、収束時間が遅くなる。予測先行時間は、必要な出力精度や収束時間に応じて、適宜設定される。
【０１６２】
なお、本実施形態において、＃１２の処理による時定数Ｔの算出は、ＤＡＣコードを出力する毎に行うのではなく、ＤＡＣコードの出力を所定回数行う毎に行ってもよい。また、時定数Ｔは、検出装置２の設計段階において計測した値をメモリに記憶しておいてもよい。また、ＤＡＣ出力値を大きく変えるとき（検出部２１の検出物理量が大きく変化したとき）に＃１１〜＃１５の処理を行い、それ以外のときには、上記第３の実施形態の＃１〜＃４の処理を行うようにしてもよい。
【０１６３】
＜第４の実施形態＞
図１２は、第４の実施形態による検出システムの構成を示す。本実施形態の検出システム１は、検出装置２の出力回路２２の構成、及び処理装置３の入力部３１の構成が上記第１の実施形態と異なっている。本実施形態における他の構成については、上記第１の実施形態と同様である。なお、上記第１の実施形態と同様に、検出部２１、帰還回路２３、及び負帰還制御回路２４の全体（又は一部）は、１つの集積回路として作製されており、その集積回路の各端子に、静電気保護用ダイオードが設けられている。すなわち、検出装置２の帰還抵抗２８の他端側（帰還抵抗２８と負帰還制御回路２４との間）と電源との間に、静電気保護用ダイオード９２が設けられている（他の静電気保護用ダイオードや寄生ダイオードについては、図示を省略している）。
【０１６４】
入力部３１は、上記第１の実施形態と同様に、負荷抵抗３７を有している。但し、本実施形態では、負荷抵抗３７は、プルアップ抵抗であり、一端側がＩＮ端子３３に接続されており、他端側が電源３４の正極に接続されている。
【０１６５】
負荷抵抗３７がプルアップ抵抗であるため、処理部３２に入力される（処理部３２が検知する）入力電圧Ｖｉｎは、Ｖｉｎ＝Ｖｃｃ−ＶＬである。Ｖｃｃは、電源３４の電源電圧であり、ＶＬは、ＩＮ端子３３に電流が流れることにより負荷抵抗３７に発生する電圧である。負荷抵抗３７に発生する電圧ＶＬは、ＩＮ端子３３に流れる電流の電流値をＩｉｎとし、負荷抵抗３７の抵抗値をＲＬとすると、ＶＬ＝Ｉｉｎ×ＲＬである。
【０１６６】
出力回路２２は、上記第１の実施形態と同様に、入力された制御信号Ｖｑを電流に変換して、入力された制御信号Ｖｑに応じた電流を出力する。また、出力回路２２は、上記第１の実施形態と同様に、負帰還制御回路２４からの制御信号Ｖｑの入力経路が非導通状態のときには、出力回路２２を経由しての電流経路が非導通状態になり、電流を出力しなくなる（出力電流が０になる）。
【０１６７】
但し、本実施形態では、出力回路２２は、ＯＵＴ端子２７から出力回路２２を経由してＧＮＤ端子２６に流れる電流を出力する。つまり、出力回路２２は、処理装置３からＯＵＴ端子２７を経由して出力回路２２に電流を引き込むように、電流を発生させる。また、本実施形態では、出力回路２２は、制御信号Ｖｑの電圧値が低いほど、大きい電流を出力し、制御信号Ｖｑの電圧値が高いほど、小さい電流を出力する。出力回路２２における他の構成は、上記第１の実施形態と同様である。
【０１６８】
本実施形態では、負荷抵抗３７がプルアップ抵抗であるため、ＯＵＴ端子２７に流れる電流が小さいほど、処理部３２に入力される入力電圧Ｖｉｎが高くなる。すなわち、本実施形態では、入力電圧Ｖｉｎが正常上限電圧値Ｖｌｉｍｂ（４．５Ｖ）のときにＯＵＴ端子２７に流れる電流の電流値が、正常下限電流値Ｉｌｉｍａ（正常時にＯＵＴ端子２７に流れる電流の下限値）である。そして、ＯＵＴ端子２７に流れる電流の電流値が正常下限電流値Ｉｌｉｍａ未満のときに、正常上限電圧値Ｖｌｉｍｂ（４．５Ｖ）＜入力電圧Ｖｉｎになる。また、入力電圧Ｖｉｎが上限異常電圧値Ｖｌｉｍｙ（４．７Ｖ）のときにＯＵＴ端子２７に流れる電流の電流値を下限異常電流値Ｉｌｉｍｘとすると、ＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下のときに、上限異常電圧値Ｖｌｉｍｙ≦入力電圧Ｖｉｎになる。下限異常電流値Ｉｌｉｍｘ以下の電流値は、正常下限電流値Ｉｌｉｍａ未満の電流値である。
【０１６９】
本実施形態では、後述のように、帰還抵抗２８は、Ｖｃｃハーネス４の断線時に、ＯＵＴ端子２７に流れる電流の電流経路の少なくとも一部を形成する。帰還抵抗２８の抵抗値は、上記第１の実施形態と同様の高い抵抗値である。但し、本実施形態では、負荷抵抗３７がプルアップ抵抗であるため、帰還抵抗２８の抵抗値は、以下のような抵抗値である。すなわち、帰還抵抗２８の抵抗値は、Ｖｃｃハーネス４の断線時に負帰還制御回路２４の動作を停止させる大きさの抵抗値であって、かつ、Ｖｃｃハーネス４の断線時にＯＵＴ端子２７に流れる電流を下限異常電流値Ｉｌｉｍｘ以下にする大きさの抵抗値である。
【０１７０】
このような構成の検出システム１において、正常時には、上記第１の実施形態と同様に、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、出力回路２２から電流が出力される。但し、本実施形態では、出力回路２２の出力電流は、負荷抵抗３７からＩＮ端子３３、信号ハーネス６、ＯＵＴ端子２７、出力回路２２を経由して流れ、出力回路２２からＧＮＤ端子２６に流れる。また、本実施形態では、検出信号電圧Ｖｓが低いほど、ＯＵＴ端子２７に流れる電流が大きくなって、入力電圧Ｖｉｎが低くなり、検出信号電圧Ｖｓが高いほど、ＯＵＴ端子２７に流れる電流が小さくなって、入力電圧Ｖｉｎが高くなる。処理部３２に入力される入力電圧Ｖｉｎは、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ≦正常上限電圧値Ｖｌｉｍｂになり、処理部３２によって、正常な状態であると判断される。
【０１７１】
ＧＮＤハーネス５の断線時には、Ｖｃｃ端子２５とＧＮＤ端子２６との間の電圧が０になり、検出部２１、負帰還制御回路２４、出力回路２３は、動作しない。このため、出力回路２２から電流が出力されず、ＯＵＴ端子２７に電流が流れない。これにより、処理部３２に入力される入力電圧Ｖｉｎは、上限異常電圧値Ｖｌｉｍｙ（４．７Ｖ）≦Ｖｉｎになり、処理部３２によって、検出システム１が異常な状態であると判断される。
【０１７２】
また、信号ハーネス６の断線時には、信号ハーネス６が断線していることにより、ＯＵＴ端子２７からＩＮ端子３３に電流が流れない。これにより、処理部３２に入力される入力電圧Ｖｉｎは、上限異常電圧値Ｖｌｉｍｙ（４．７Ｖ）≦Ｖｉｎになり、処理部３２によって、検出システム１が異常な状態であると判断される。
【０１７３】
Ｖｃｃハーネス４の断線時には、ＯＵＴ端子２７が検出装置２内の最も高い電位となり、帰還抵抗２８及び静電気保護用ダイオード９２が、ＯＵＴ端子２７に流れる電流の電流経路を形成し、ＯＵＴ端子２７から帰還抵抗２８、静電気保護用ダイオード９２を経由して電流が流れることになる。このとき、上記第１の実施形態と同様に、帰還抵抗２８の働きによって（帰還抵抗２８の抵抗値が高いことによって）、ＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下になる。つまり、負帰還制御回路２４の制御信号Ｖｑの出力動作が停止して、出力回路２２が非導通状態になり、帰還抵抗２８を経由する電流経路が、ＯＵＴ端子２７に流れる電流の唯一の電流経路となって、ＯＵＴ端子２７に流れる電流の電流値がＩｌｉｍｘ以下になる。これにより、処理部３２に入力される入力電圧Ｖｉｎが上限異常電圧値Ｖｌｉｍｙ（４．７Ｖ）≦Ｖｉｎになり、処理部３２によって、異常な状態であると判断される。
【０１７４】
なお、入力電圧Ｖｉｎが正常判別値範囲外（Ｖｉｎ＜正常下限電圧値Ｖｌｉｍａ、又は、正常上限電圧値Ｖｌｉｍｂ＜Ｖｉｎ）のときに異常であると判断することも可能である。この場合、帰還抵抗２８の抵抗値は、Ｖｃｃハーネス４断線時に負帰還制御回路２４の動作を停止させる大きさの抵抗値であって、かつ、Ｖｃｃハーネス４断線時にＯＵＴ端子２７に流れる電流を正常下限電流値Ｉｌｉｍａ未満にする大きさの抵抗値であればよい。
【０１７５】
本実施形態の検出装置２及び検出システム１によれば、上記第１の実施形態と同様の作用、効果を得ることができる。
【０１７６】
＜第５の実施形態＞
図１３は、第５の実施形態による検出システムの構成を示す。本実施形態の検出システム１は、検出装置２の出力回路２２、負帰還制御回路２４の構成、及び処理装置３の入力部３１の構成が上記第４の実施形態を具体化したものとなっている。また、検出装置２は、汎用の電子部品やＩＣ製品を組合わせて検出装置２全体の回路を構成している。本実施形態における他の構成については、上記第４の実施形態と同様である。
【０１７７】
入力部３１は、上記第４の実施形態の構成に加え、負荷容量（コンデンサ）３９を有している。負荷容量３９は、一端側がＩＮ端子３３に接続されており、他端側が電源３４の負極に接続されている。
【０１７８】
出力回路２２は、Ｖｃｃ端子２５とＧＮＤ端子２６との間に接続されており、また、負帰還制御回路２４に接続されている。出力回路２２は、トランジスタ８１と、トランジスタ８２と、抵抗８３と、抵抗８４とを有する。トランジスタ８１は、ＰＮＰ型バイポーラトランジスタである。トランジスタ８１は、ベースが負帰還制御回路２４に接続されており、エミッタが抵抗８３を介してＶｃｃ端子２５に接続されており、コレクタが抵抗８４を介してＧＮＤ端子２６に接続されている。トランジスタ８２は、ディスクリート半導体のＮＰＮ型バイポーラトランジスタである。トランジスタ８２は、ベースがトランジスタ８１のコレクタに接続されており、コレクタがＯＵＴ端子２７に接続されており、エミッタがＧＮＤ端子２６に接続されている。抵抗８３、抵抗８４の抵抗値は、それぞれ、所定の抵抗値（例えば、１０ｋΩ、５１ｋΩ）である。
【０１７９】
出力回路２２は、Ｖｃｃ端子２５から供給される電圧によって動作し、負帰還制御回路２４から検出信号電圧Ｖｓに応じた（検出部２１から出力される検出信号の信号値に応じた）制御信号が入力され、入力された制御信号を電流に変換して出力する。すなわち、出力回路２２は、トランジスタ８１によって、負帰還制御回路２４から入力された制御信号Ｖｑを電流に変換し、その電流によって、トランジスタ８２のベース電流を制御して、トランジスタ８２のコレクタに流れる電流を制御する。トランジスタ８２のコレクタに流れる電流が出力回路２２の出力電流である。出力回路２２は、このようにして、入力された制御信号Ｖｑを電流に変換して、入力された制御信号Ｖｑに応じた電流を出力する。
【０１８０】
出力回路２２は、ＯＵＴ端子２７から出力回路２２を経由してＧＮＤ端子２６に流れる電流を出力する。つまり、出力回路２２は、処理装置３からＯＵＴ端子２７を経由して出力回路２２に電流を引き込むように、電流を発生させる。出力回路２２は、制御信号Ｖｑの電圧値が低いほど、大きい電流を出力し、制御信号Ｖｑの電圧値が高いほど、小さい電流を出力する。また、出力回路２２は、負帰還制御回路２４からの制御信号Ｖｑの電圧値が約４．３Ｖより大きいときには、トランジスタ８１、８２が非導通状態になって、出力回路２２を経由しての電流経路が非導通状態になり、電流を出力しなくなる（出力電流が０になる）。
【０１８１】
負帰還制御回路２４は、上記第２の実施形態と同様のオペアンプ５１である。但し、本実施形態では、オペアンプ５１の出力端子がトランジスタ８１のベースに接続されている。オペアンプ５１は、上記第２の実施形態と同様に、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、制御信号Ｖｑを生成して出力する。
【０１８２】
トランジスタ８２がディスクリート半導体のＮＰＮ型バイポーラトランジスタであることにより、ＯＵＴ端子２７とＶｃｃ端子２５との間には、寄生ダイオードが形成されていない。帰還抵抗２８の抵抗値は、上記第４の実施形態と同様の高い抵抗値である。
【０１８３】
このような構成の検出システム１において、正常時には、上記第４の実施形態と同様に、出力電圧Ｖｏｕｔの電圧値が検出信号電圧Ｖｓの電圧値と同じになるように、出力回路２２から電流が出力される。出力回路２２の出力電流は、負荷抵抗３７からＩＮ端子３３、信号ハーネス６、ＯＵＴ端子２７、出力回路２２のトランジスタ８２を経由して流れ、トランジスタ８２からＧＮＤ端子２６に流れる。上記第４の実施形態と同様に、処理部３２に入力される入力電圧Ｖｉｎは、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ≦正常上限電圧値Ｖｌｉｍｂになり、処理部３２によって、正常な状態であると判断される。
【０１８４】
また、ＧＮＤハーネス５の断線時及び信号ハーネス６の断線時には、上記第４の実施形態と同様に、処理部３２に入力される入力電圧Ｖｉｎが上限異常電圧値Ｖｌｉｍｙ≦Ｖｉｎになり、処理部３２によって、異常であると判断される。
【０１８５】
Ｖｃｃハーネス４の断線時には、ＯＵＴ端子２７が検出装置２内の最も高い電位となり、帰還抵抗２８及びオペアンプ５１の静電気保護用ダイオード９３が、ＯＵＴ端子２７に流れる電流の電流経路を形成し、ＯＵＴ端子２７から帰還抵抗２８、オペアンプ５１の静電気保護用ダイオード９３を経由して電流が流れることになる。このとき、上記第４の実施形態と同様に、帰還抵抗２８の働きによって（帰還抵抗２８の抵抗値が高いことによって）、ＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下になる。つまり、オペアンプ５１の制御信号Ｖｑの出力動作が停止して、出力回路２２が非導通状態になり、帰還抵抗２８を経由する電流経路が、ＯＵＴ端子２７に流れる電流の唯一の電流経路となって、ＯＵＴ端子２７に流れる電流の電流値がＩｌｉｍｘ以下になる。これにより、処理部３２に入力される入力電圧Ｖｉｎが上限異常電圧値Ｖｌｉｍｙ≦Ｖｉｎになり、処理部３２によって、異常な状態であると判断される。
【０１８６】
本実施形態の検出装置２及び検出システム１によれば、上記第４の実施形態と同様の作用、効果を得ることができる。
【０１８７】
なお、本実施形態において、トランジスタ８２は、ディスクリート半導体のＮチャネル型電界効果トランジスタであってもよい。この場合、Ｎチャネル型電界効果トランジスタのドレインがＯＵＴ端子２７に接続され、Ｎチャネル型電界効果トランジスタのドレインに流れる電流が出力回路２２の出力電流である。
【０１８８】
＜第６の実施形態＞
図１４は、第６の実施形態による検出システムの構成を示す。本実施形態の検出システム１は、検出装置２の構成、及び処理装置３の構成が上記第１の実施形態と異なっている。
【０１８９】
検出装置２は、上記第１の実施形態の検出装置２と同様の構成を２セット備える２重系の装置である。検出装置２は、Ｖｃｃ端子２５と、ＧＮＤ端子２６と、第１の検出部２１ａと、第１の出力回路２２ａと、第１の帰還回路２３ａと、第１の負帰還制御回路２４ａと、第１のＯＵＴ端子２７ａとを備えている。第１の帰還回路２３ａは、第１の帰還抵抗２８ａを有している。また、検出装置２は、第２の検出部２１ｂと、第２の出力回路２２ｂと、第２の帰還回路２３ｂと、第２の負帰還制御回路２４ｂと、第２のＯＵＴ端子２７ｂとを備えている。第２の帰還回路２３ｂは、第２の帰還抵抗２８ｂを有している。
【０１９０】
Ｖｃｃ端子２５、ＧＮＤ端子２６、第１の検出部２１ａ、第１の出力回路２２ａ、第１の帰還回路２３ａ、第１の負帰還制御回路２４ａ、及び第１のＯＵＴ端子２７ａによって、上記第１の実施形態の検出装置２と同様の１つのセットが構成されている。また、Ｖｃｃ端子２５、ＧＮＤ端子２６、第２の検出部２１ｂ、第２の出力回路２２ｂ、第２の帰還回路２３ｂ、第２の負帰還制御回路２４ｂ、及び第２のＯＵＴ端子２７ｂによって、上記第１の実施形態の検出装置２と同様の別の１つのセットが構成されている。
【０１９１】
処理装置３は、検出装置２に対応した２重系の装置であり、入力部３１と、処理部３２と、第１のＩＮ端子３３ａと、第２のＩＮ端子３３ｂと、電源３４とを備える。入力部３１は、第１の負荷抵抗３７ａと、第２の負荷抵抗３７ｂとを有する。第１の負荷抵抗３７ａ及び第２の負荷抵抗３７ｂは、各々、プルダウン抵抗である。第１の負荷抵抗３７ａは、一端側が第１のＩＮ端子３３ａに接続されており、他端側が電源３４の負極に接続されている。第２の負荷抵抗３７ｂは、一端側が第２のＩＮ端子３３ｂに接続されており、他端側が電源３４の負極に接続されている。
【０１９２】
入力部３１は、第１のＩＮ端子３３ａに流れる電流を第１の負荷抵抗３７ａを介して電圧に変換して、第１のＩＮ端子３３ａに流れる電流に応じた第１の入力電圧Ｖｉｎ１を処理部３２に入力する。また、入力部３１は、第２のＩＮ端子３３ｂに流れる電流を第２の負荷抵抗３７ｂを介して電圧に変換して、第２のＩＮ端子３３ｂに流れる電流に応じた第２の入力電圧Ｖｉｎ２を処理部３２に入力する。
【０１９３】
処理部３２は、入力部３１から入力される第１の入力電圧Ｖｉｎ１及び第２の入力電圧Ｖｉｎ２に応じて、所定の処理を行う。すなわち、処理部３２は、電源３４の電源電圧Ｖｃｃに基いて、入力部３１から入力される第１の入力電圧Ｖｉｎ１及び第２の入力電圧Ｖｉｎ２を検出する（読取る）。そして、処理部３２は、第１の入力電圧Ｖｉｎ１と第２の入力電圧Ｖｉｎ２の両方が正常下限電圧値Ｖｌｉｍａ（０．５Ｖ）以上かつ正常上限電圧値Ｖｌｉｍｂ（４．５Ｖ）以下のときに、正常であると判断する。一方、処理部３２は、第１の入力電圧Ｖｉｎ１と第２の入力電圧Ｖｉｎ２の少なくともいずれか一方が下限異常電圧値Ｖｌｉｍｘ（０．３Ｖ）以下又は上限異常電圧値Ｖｌｉｍｙ（４．７Ｖ）以上のときには、異常であると判断する。そして、処理部３２は、正常であると判断したときには、第１の入力電圧Ｖｉｎ１に基いて第１の検出部２１ａの検出した物理量を判断し、また、第２の入力電圧Ｖｉｎ２に基いて第１の検出部２１ａの検出した物理量を判断し、所定の通常処理を行う。一方、処理部３２は、異常であると判断したときには、所定の安全処理を行う。
【０１９４】
検出装置２のＶｃｃ端子２５は、Ｖｃｃハーネス４を介して処理装置３のＶｃｃ端子３５に接続され、検出装置２のＧＮＤ端子２６は、ＧＮＤハーネス５を介して処理装置３のＧＮＤ端子３６に接続される。また、検出装置２の第１のＯＵＴ端子２７ａは、第１の信号ハーネス６ａを介して処理装置３の第１のＩＮ端子３３ａに接続され、検出装置２の第２のＯＵＴ端子２７ｂは、第２の信号ハーネス６ｂを介して処理装置３の第２のＩＮ端子３３ｂに接続される。
【０１９５】
第１の検出部２１ａ、第１の帰還回路２３ａ、第１の負帰還制御回路２４ａ、第２の検出部２１ｂ、第２の帰還回路２３ｂ、第２の負帰還制御回路２４ｂの全体（又は一部）は、１つの集積回路として作製されており、その集積回路の各端子に、静電気保護用ダイオードが設けられている。すなわち、第１の帰還抵抗２８ａの他端側とＧＮＤ端子２６との間に、静電気保護用ダイオード９１ａが形成されており、第２の帰還抵抗２８ｂの他端側とＧＮＤ端子２６との間に、静電気保護用ダイオード９１ｂが形成されている（他の静電気保護用ダイオードや寄生ダイオードについては、図示を省略している）。
【０１９６】
第１の帰還抵抗２８ａ及び第２の帰還抵抗２８ｂの抵抗値は、各々、上記第１の実施形態と同様の高い抵抗値である。すなわち、帰還抵抗２８ａの抵抗値は、ＧＮＤハーネス５断線時に負帰還制御回路２４ａの動作を停止させる大きさの抵抗値であって、かつ、ＧＮＤハーネス５断線時にＯＵＴ端子２７ａに流れる電流を下限異常電流値Ｉｌｉｍｘ１以下にする大きさの抵抗値である。なお、下限異常電流値Ｉｌｉｍｘ１は、正常下限電流値Ｉｌｉｍａ１（正常時にＯＵＴ端子２７ａに流れる電流の下限値）未満の電流値であって、入力電圧Ｖｉｎ１が下限異常電圧値Ｖｌｉｍｘ（０．３Ｖ）のときにＯＵＴ端子２７ａに流れる電流の電流値である。また、帰還抵抗２８ｂの抵抗値は、ＧＮＤハーネス５断線時に負帰還制御回路２４ｂの動作を停止させる大きさの抵抗値であって、かつ、ＧＮＤハーネス５断線時にＯＵＴ端子２７ｂに流れる電流を下限異常電流値Ｉｌｉｍｘ２以下にする大きさの抵抗値である。なお、下限異常電流値Ｉｌｉｍｘ２は、正常下限電流値Ｉｌｉｍａ２（正常時にＯＵＴ端子２７ｂに流れる電流の下限値）未満の電流値であって、入力電圧Ｖｉｎ２が下限異常電圧値Ｖｌｉｍｘ（０．３Ｖ）のときにＯＵＴ端子２７ｂに流れる電流の電流値である。
【０１９７】
このような構成の検出システム１において、正常時には、処理部３２に入力される第１の入力電圧Ｖｉｎ１は、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ１≦正常上限電圧値Ｖｌｉｍｂになる。また、第２の入力電圧Ｖｉｎ２も、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ２≦正常上限電圧値Ｖｌｉｍｂになる。これにより、処理部３２によって、正常な状態であると判断される。
【０１９８】
また、Ｖｃｃハーネス４の断線時には、処理部３２に入力される第１の入力電圧Ｖｉｎ１は、Ｖｉｎ１≦下限異常電圧値Ｖｌｉｍｘになり、また、処理部３２に入力される第２の入力電圧Ｖｉｎ２も、Ｖｉｎ２≦下限異常電圧値Ｖｌｉｍｘになる。これにより、処理部３２によって、異常な状態であると判断される。
【０１９９】
また、第１の信号ハーネス６ａの断線時には、処理部３２に入力される第１の入力電圧Ｖｉｎ１は、Ｖｉｎ１≦下限異常電圧値Ｖｌｉｍｘになる（処理部３２に入力される第２の入力電圧Ｖｉｎ２は、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ２≦正常上限電圧値Ｖｌｉｍｂになる）。これにより、処理部３２によって、異常な状態であると判断される。
【０２００】
また、第２の信号ハーネス６ｂの断線時には、処理部３２に入力される第２の入力電圧Ｖｉｎ２は、Ｖｉｎ２≦下限異常電圧値Ｖｌｉｍｘになる（処理部３２に入力される第１の入力電圧Ｖｉｎ１は、正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ１≦正常上限電圧値Ｖｌｉｍｂになる）。これにより、処理部３２によって、異常な状態であると判断される。
【０２０１】
ＧＮＤハーネス５の断線時には、静電気保護用ダイオード９１ａ及び第１の帰還抵抗２８ａが、第１のＯＵＴ端子２７ａに流れる電流の電流経路を形成し、検出装置２のグランドから静電気保護用ダイオード９１ａ、第１の帰還抵抗２８ａを経由して第１のＯＵＴ端子２７ａに電流が流れることになる。また、静電気保護用ダイオード９１ｂ及び第２の帰還抵抗２８ａが、第２のＯＵＴ端子２７ｂに流れる電流の電流経路を形成し、検出装置２のグランドから静電気保護用ダイオード９１ｂ、第２の帰還抵抗２８ｂを経由して第２のＯＵＴ端子２７ｂに電流が流れることになる。このとき、第１の帰還抵抗２８ａの働きによって（第１の帰還抵抗２８ａの抵抗値が高いことによって）、第１のＯＵＴ端子２７ａに流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ１以下になる。これにより、処理部３２に入力される第１の入力電圧Ｖｉｎ１は、Ｖｉｎ１≦下限異常電圧値Ｖｌｉｍｘになる。また、第２の帰還抵抗２８ｂの働きによって（第２の帰還抵抗２８ｂの抵抗値が高いことによって）、第２のＯＵＴ端子２７ｂに流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ２以下になる。これにより、処理部３２に入力される第２の入力電圧Ｖｉｎ２も、Ｖｉｎ２≦下限異常電圧値Ｖｌｉｍｘになる。これにより、処理部３２によって、異常な状態であると判断される。
【０２０２】
本実施形態の検出装置２及び検出システム１によれば、上記第１の実施形態と同様の作用、効果を得ることができる。
【０２０３】
なお、本実施形態において、第１の負帰還制御回路２４ａ及び第２の負帰還制御回路２４ｂは、上記第２の実施形態と同様の構成であってもよい。また、第１の出力回路２２ａ及び第２の出力回路２２ｂは、上記第２の実施形態と同様の構成であってもよい。また、第１の出力回路２２ａ及び第２の出力回路２２ｂは、上記第４又は第５の実施形態と同様の構成であってもよい。この場合、処理装置３の負荷抵抗３７ａ、３７ｂがプルダウン抵抗であればよい。また、検出装置２は、上記第１の実施形態の検出装置２と同様の構成を３セット以上備える多重系の装置であってもよい。この場合、処理装置３が検出装置２に対応した多重系の装置であればよい。
【０２０４】
＜第７の実施形態＞
図１５は、第７の実施形態による検出システムの構成を示す。本実施形態の検出システム１は、検出装置２の構成が上記第１の実施形態と異なっている。処理装置３の構成は、上記第１の実施形態と同様であり、図示を省略している。本実施形態における他の構成については、上記第１の実施形態と同様である。
【０２０５】
検出装置２は、出力回路２２と帰還抵抗２８との接続点と、ＯＵＴ端子２７との間に、低インピーダンス素子（コイル）８９が接続されている。低インピーダンス素子８９が接続されていることにより、ＯＵＴ端子２７から出力される出力電圧Ｖｏｕｔは、低インピーダンス素子８９の分だけ、検出部２１の出力する検出信号電圧Ｖｓよりも低くなる。検出信号電圧Ｖｓと出力電圧Ｖｏｕｔとの差をＶεとする。
【０２０６】
検出部２１は、上記第１の実施形態と同様に、所定の物理量を検出し、検出した物理量に応じて、検出信号電圧Ｖｓを出力する。但し、本実施形態では、下限検出信号電圧Ｖｓａとして、処理装置３における正常下限電圧値ＶｌｉｍａよりもＶεだけ高い電圧を出力し、上限検出信号電圧Ｖｓｂとして、処理装置３における正常上限電圧値ＶｌｉｍｂよりもＶεだけ高い電圧を出力する。すなわち、検出部２１は、検出信号電圧Ｖｓを処理装置３における正常入力値範囲よりもＶεだけ高い範囲（Ｖｌｉｍａ＋Ｖε≦Ｖｓ≦Ｖｌｉｍｂ＋Ｖε）で出力する。検出部２１は、そのように設計されている。
【０２０７】
なお、低インピーダンス素子８９の直流的なインピーダンスが負荷抵抗３７に比べて十分に小さい場合には、Ｖεは、ほぼ０になる。従って、この場合には、検出部２１は、検出信号電圧Ｖｓを、上記第１の実施形態と同様に、処理装置３における正常入力値範囲と同じ範囲（Ｖｌｉｍａ≦Ｖｓ≦Ｖｌｉｍｂ）で出力するようにしてもよい。帰還抵抗２８の抵抗値は、上記第１の実施形態と同様の抵抗値である。検出装置２における他の構成は、上記第１の実施形態と同様である。
【０２０８】
このような構成の検出システム１において、正常時には、上記第１の実施形態と同様に、処理部３２に入力される入力電圧Ｖｉｎが正常下限電圧値Ｖｌｉｍａ≦Ｖｉｎ≦正常上限電圧値Ｖｌｉｍｂになり、処理部３２によって、正常な状態であると判断される。また、Ｖｃｃハーネス４の断線時及び信号ハーネス６の断線時には、上記第１の実施形態と同様に、処理部３２に入力される入力電圧ＶｉｎがＶｉｎ≦下限異常電圧値Ｖｌｉｍｘになり、処理部３２によって、異常な状態であると判断される。
【０２０９】
また、ＧＮＤハーネス５の断線時には、上記第１の実施形態と同様に、帰還抵抗２８の働きによって（帰還抵抗２８の抵抗値が高いことによって）、ＯＵＴ端子２７に流れる電流の電流値が下限異常電流値Ｉｌｉｍｘ以下になる。これにより、処理部３２に入力される入力電圧ＶｉｎがＶｉｎ≦下限異常電圧値Ｖｌｉｍｘになり、処理部３２によって、異常な状態であると判断される。
【０２１０】
本実施形態の検出装置２及び検出システム１によれば、上記第１の実施形態と同様の作用、効果を得ることができる。
【０２１１】
なお、本実施形態において、低インピーダンス素子８９は、抵抗やフィルタであってもよい。また、出力回路２２及び負帰還制御回路２４は、上記第２又は上記第３の実施形態と同様の構成であってもよい。また、処理装置３は、上記第２の実施形態と同様の構成であってもよい。また、出力回路２２は、上記第４又は第５の実施形態と同様の構成であってもよい。この場合、処理装置３の負荷抵抗３７がプルダウン抵抗であればよい。
【符号の説明】
【０２１２】
１    検出システム
２    検出装置
３    処理装置
４    Ｖｃｃハーネス（電源ハーネス）
５    ＧＮＤハーネス（グランドハーネス）
６、６ａ、６ｂ    信号ハーネス
２１、２１ａ、２１ｂ  検出部
２２、２２ａ、２２ｂ    出力回路
２３、２３ａ、２３ｂ    帰還回路
２４、２４ａ、２４ｂ    負帰還制御回路
２５    Ｖｃｃ端子（電源端子）
２６    ＧＮＤ端子（グランド端子）
２７、２７ａ、２７ｂ    ＯＵＴ端子（信号出力端子）
２８、２８ａ、２８ｂ    帰還抵抗
３１    入力部
３２    処理部
３３、３３ａ、３３ｂ    ＩＮ端子（信号入力端子）
３４    電源
３５    Ｖｃｃ端子（電源端子）
３６    ＧＮＤ端子（グランド端子）
３７、３７ａ、３７ｂ    負荷抵抗
３９    負荷容量
４２    トランジスタ（ディスクリート半導体のＰＮＰ型バイポーラトランジスタ）
４５    トランジスタ（電圧電流変換回路）
４６、４７    トランジスタ（カレントミラー回路）
５１    オペアンプ
６１    レギュレータ
６２、６３    抵抗
６４    保護素子
６５    抵抗
７１    第１のＡＤＣ
７２    第２のＡＤＣ
７３    ＤＡＣ
７４    制御演算部
８２    トランジスタ（ディスクリート半導体のＮＰＮ型バイポーラトランジスタ）
８９    低インピーダンス素子
９１、９２、９３、９４、９５、９６、９７、９８、９９    静電気保護用ダイオード
【図１】
2016070835.tif 000014
【図２】
2016070835.tif 000015
【図３】
2016070835.tif 000016
【図４】
2016070835.tif 000017
【図５】
2016070835.tif 000018
【図６】
2016070835.tif 000019
【図７】
2016070835.tif 000020
【図８】
2016070835.tif 000021
【図９】
2016070835.tif 000022
【図１０】
2016070835.tif 000023
【図１１】
2016070835.tif 000024
【図１２】
2016070835.tif 000025
【図１３】
2016070835.tif 000026
【図１４】
2016070835.tif 000027
【図１５】
2016070835.tif 000028