(57)【要約】【課題】従来よりも光取り出し効率の向上した半導体発光素子を提供する。【解決手段】  半導体発光素子の製造方法は、半導体層の面上の所定の領域に、電極を形成するための材料膜を成膜した後、当該材料膜に対してアニール処理を施して電極を形成する工程と、半導体層の面上であって、前記電極が形成されていない領域に、電流遮断層を形成する工程とを有する。電流遮断層を形成する工程において、当該電流遮断層を形成するための材料膜を成膜し、当該材料膜に対してアニール処理が行われない。【選択図】        図２Ｄ
2016195170.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子の製造方法であって、
前記半導体発光素子は、
ｐ型半導体層、活性層及びｎ型半導体層を含む半導体層と、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層とを有する構成であり、
基板を準備する工程（ａ）と、
前記基板の上層に前記半導体層を形成する工程（ｂ）と、
前記半導体層の前記第二面上の所定の領域に、前記第二電極を形成するための材料膜を成膜した後、当該材料膜に対してアニール処理を施して第二電極を形成する工程（ｃ）と、
前記半導体層の前記第二面上であって、前記第二電極が形成されていない領域に前記電流遮断層を形成する工程（ｄ）と、
前記工程（ｄ）の実行後、前記半導体層の前記第一面上に前記第一電極を形成する工程（ｅ）とを有し、
前記工程（ｄ）は、前記電流遮断層を形成するための材料膜を成膜し、当該材料膜に対してアニール処理を行わないことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記工程（ｄ）において成膜される材料膜が、前記活性層からの射出光を反射させる材料で構成されていることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記工程（ｄ）において成膜される材料膜が、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、又はＰｔのうちの一以上を含む材料で構成されていることを特徴とする請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記工程（ｂ）の実行後、且つ前記工程（ｅ）の実行前に、前記半導体層の前記第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に絶縁層を形成する工程（ｆ）を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法。
【請求項５】
前記工程（ｆ）の実行後、且つ前記工程（ｅ）の実行前に、前記第二電極、前記電流遮断層、及び前記絶縁層の上面を覆うように導電層を形成する工程（ｇ）を有することを特徴とする請求項４に記載の半導体発光素子の製造方法。
【請求項６】
ｐ型半導体層、活性層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された、前記活性層からの射出光を反射させる材料からなる電流遮断層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする半導体発光素子。
【請求項７】
ｐ型半導体層、活性層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層と、
前記半導体層の第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に形成された絶縁層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする半導体発光素子。
【請求項８】
前記電流遮断層が、前記活性層からの射出光を反射させる材料で構成されていることを特徴とする請求項７に記載の半導体発光素子。
【請求項９】
前記電流遮断層が、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、又はＰｔのうちの一以上を含む材料で構成されていることを特徴とする請求項６〜８のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に、ｐ型半導体層、活性層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子の製造方法に関する。また、本発明は、このような半導体発光素子に関する。
【背景技術】
【０００２】
近年、窒化物半導体を用いた発光素子の開発が進められている。この発光素子は、ｎ型半導体層と、ｐ型半導体層と、これらｎ型半導体層及びｐ型半導体層に挟まれるように形成された活性層とを含んで構成される。ｎ型半導体層とｐ型半導体層の間に電位差が設けられることで両者間に電流が流れ、活性層内で電子と正孔が再結合して発光する。活性層内で生成されたこの光を有効に利用すべく、種々の研究開発が進められている。
【０００３】
例えば、下記特許文献１には、いわゆる「縦型構造」を有する発光素子が開示されている。縦型構造の素子とは、活性層に対して基板に直交する方向に電圧が印加されることで、活性層が発光する素子を指す。
【０００４】
図７は、特許文献１に開示された発光素子の断面図を模式的に示したものである。従来の発光素子９０は、基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６、活性層９７、及びｎ型半導体層９８が基板９１側から順に積層されて構成される。
【０００５】
絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。
【０００６】
反射電極９５は、活性層９７で生成された光のうち、基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４２０７７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、活性層９７から下向きに放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁層９４内を通過することになる。絶縁層９４は透明膜として構成されるものの、この絶縁層９４内を光が通過する際に数％の光が絶縁層９４によって吸収されてしまう。より詳細には、活性層９７から絶縁層９４を通過して反射膜９３に達するまでに３−４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁層９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３−４％の光が吸収される。
【０００９】
つまり、従来の構成では、活性層９７から放射された光のうち、下向きに放射された光を反射させて取り出し効率を高めてはいるものの、一部の光が絶縁層９４内に吸収されてしまっているため、取り出し効率を十分に高められているとはいえない。
【００１０】
本発明は、上記の課題に鑑み、従来よりも光取り出し効率の向上した半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体発光素子の製造方法は、以下の点を特徴とする。
【００１２】
前記半導体発光素子は、
ｐ型半導体層、活性層及びｎ型半導体層を含む半導体層と、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層とを有する構成である。
【００１３】
そして、前記半導体発光素子の製造方法は、
基板を準備する工程（ａ）と、
前記基板の上層に前記半導体層を形成する工程（ｂ）と、
前記半導体層の前記第二面上の所定の領域に、前記第二電極を形成するための材料膜を成膜した後、当該材料膜に対してアニール処理を施して第二電極を形成する工程（ｃ）と、
前記半導体層の前記第二面上であって、前記第二電極が形成されていない領域に前記電流遮断層を形成する工程（ｄ）と、
前記工程（ｄ）の実行後、前記半導体層の前記第一面上に前記第一電極を形成する工程（ｅ）とを有し、
前記工程（ｄ）は、前記電流遮断層を形成するための材料膜を成膜し、当該材料膜に対してアニール処理を行わない。
【００１４】
上記の方法によって製造された半導体発光素子は、半導体層のうち、第一電極に対して第一方向に対向する領域内に位置する半導体層には、電流遮断層が接触して形成されている。この電流遮断層は、上記工程（ｄ）において、材料膜を成膜した後にアニール処理を行わずに形成された層である。一方、半導体層のうち、第一電極の一部を構成する電流供給部に対して第一方向に対向しない領域に位置する半導体層には、第二電極が形成されている。この第二電極は、上記工程（ｃ）において、材料膜を成膜した後にアニール処理が施されることで形成された層である。
【００１５】
つまり、この方法で製造された半導体発光素子によれば、第一電極に対して第一方向に対向する位置において半導体層と接触する電流遮断層は、第一電極に対して第一方向に対向しない位置において半導体層と接触する第二電極よりも、半導体層との間の接触抵抗が高くなるように形成される。このため、第一電極と第二電極の間に電圧が印加されると、電流は、接触抵抗の高い電流遮断層の形成領域、すなわち第一電極に対して第一方向に対向する領域又はその近傍に向かっては流れにくくなり、接触抵抗の低い第二電極の形成領域に向かって流れやすくなる。つまり、半導体層内に流れる電流を、基板の面に平行な方向に拡げる効果が得られる。この結果、活性層内の広い範囲に発光領域を設けることができ、発光効率が高められる。また、図７に示す半導体発光素子９０のように、電流を拡げる目的で絶縁層を設ける必要がないため、絶縁層内で光が吸収されるという事態が生じない。この結果、従来の発光素子９０よりも光取り出し効率が高められる。
【００１６】
電流遮断層を形成するに際しては、電流遮断層を構成する材料膜を成膜した後、アニール処理を行う方法も考えられる。このとき、アニール温度をある温度以上に設定すると、電流遮断層が半導体層との間でオーミック接触してしまう可能性があるため、前記の温度よりは低い温度条件でアニール処理をすることが想定される。低い温度でアニール処理をした場合には、電流遮断層と半導体層との間でショットキー接触が形成されることから、電流遮断層と半導体層との接触抵抗を、第二電極と半導体層との接触抵抗よりも高くすることができる。
【００１７】
第一電極に対して第一方向に対向する領域において、電流遮断層と半導体層がショットキー接触していればよいとすれば、素子全体の抵抗値を必要以上に上げないようにするという観点からは、電流遮断層を形成するに際して、ショットキー接触が実現できる範囲内の温度条件でアニール処理を行う方法が考えられる。しかしながら、本発明者の鋭意研究により、アニール処理を行って電流遮断層を形成した場合と比べて、上記工程（ｄ）のようにアニール処理を行うことなく電流遮断層を形成した場合の方が、動作電圧を低下させる機能を有することを見出した。この点は、「発明を実施するための形態」の項で後述される。
【００１８】
つまり、上記の方法によれば、動作電圧の上昇を出来る限り抑制しつつ、従来よりも光取り出し効率の向上した半導体発光素子が実現される。
【００１９】
前記工程（ｄ）において成膜される材料膜は、前記活性層からの射出光を反射させる材料で構成されていても構わない。
【００２０】
この方法によれば、電流遮断層が反射機能を有する構成となる。なお、この工程（ｄ）において成膜される材料膜は、例えば、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、又はＰｔのうちの一以上を含む材料で構成されることができる。
【００２１】
上記の方法によれば、第二電極と電流遮断層とが半導体層の第二面上に形成されており、第二電極及び電流遮断層が、共に活性層からの射出光を反射させる機能を有する材料で構成されている。このため、更に光の取り出し効率を高めることができる。
【００２２】
前記半導体発光素子の製造方法は、更に、前記工程（ｂ）の実行後、且つ前記工程（ｅ）の実行前に、前記半導体層の前記第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に絶縁層を形成する工程（ｆ）を有するものとしても構わない。
【００２３】
この方法によれば、隣接する素子を分離する工程を実行する際のエッチングストッパー層として機能させるための絶縁層を形成することができる。
【００２４】
前記半導体発光素子の製造方法は、更に、前記工程（ｆ）の実行後、且つ前記工程（ｅ）の実行前に、前記第二電極、前記電流遮断層、及び前記絶縁層の上面を覆うように導電層を形成する工程（ｇ）を有するものとしても構わない。
【００２５】
また、本発明に係る半導体発光素子は、
ｐ型半導体層、活性層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された、前記活性層からの射出光を反射させる材料からなる電流遮断層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする。
【００２６】
また、本発明に係る半導体発光素子は、ｐ型半導体層、活性層及びｎ型半導体層を含む半導体層を有してなる半導体発光素子であって、
前記半導体層の第一面上に接触して形成された第一電極と、
前記半導体層の第一面とは反対側の第二面上であって、前記第一電極に対して前記第一面又は前記第二面に直交する方向である第一方向に対向する位置を除く少なくとも一部の領域に形成された、前記活性層からの射出光を反射させる材料からなる第二電極と、
前記半導体層の第二面上であって、前記第一電極に対して前記第一方向に対向する位置に形成された電流遮断層と、
前記半導体層の第二面上であって、前記第二電極が形成される領域及び前記電流遮断層が形成される領域を除いた端部の領域に形成された絶縁層とを有し、
前記電流遮断層と前記半導体層との接触抵抗が、前記第二電極と前記半導体層との接触抵抗よりも高いことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、動作電圧の上昇を招くことなく、従来よりも光取り出し効率の高い半導体発光素子が実現される。
【図面の簡単な説明】
【００２８】
【図１Ａ】半導体発光素子の一実施形態の構成を模式的に示す図面である。
【図１Ｂ】半導体発光素子の一実施形態の構成を模式的に示す図面である。
【図２Ａ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｂ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｃ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｄ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｅ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｆ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｇ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｈ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｉ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図２Ｊ】半導体発光素子の製造方法を模式的に示す工程断面図の一部である。
【図３】実施例１と比較例１の両素子の電流−電圧特性（Ｉ−Ｖ特性）を示すグラフである。
【図４】コンタクトアニール温度によって接触抵抗が制御できることを説明するための図である。
【図５】半導体発光素子の別実施形態の構成を模式的に示す図面である。
【図６】半導体発光素子の別実施形態の構成を模式的に示す図面である。
【図７】従来の発光素子の構成を模式的に示す図面である。
【発明を実施するための形態】
【００２９】
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「ＡｌＧａＮ」という記述は、ＡｌｍＧａ１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」という記述についても同様である。
【００３０】
［構成］
図１Ａ及び図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ｂは光取り出し方向から見たときの平面図に対応し、図１Ａは図１Ｂ内におけるＸ−Ｘ線で切断したときの断面図に対応する。半導体発光素子１は、基板３、半導体層５、第一電極１５、電流遮断層１４、及び第二電極１３を含んで構成される。以下では、半導体発光素子１を単に「発光素子１」と適宜略記する。
【００３１】
（基板３）
基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
【００３２】
（半導体層５）
本実施形態では、半導体層５は、基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。
【００３３】
ｐ型半導体層１１は、例えばＭｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。
【００３４】
活性層９は、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。活性層９は、少なくともエネルギーバンドギャップの異なる２種類の材料からなる層が積層されて構成されていればよい。活性層９の構成材料は、生成したい光の波長に応じて適宜選択される。
【００３５】
ｎ型半導体層７は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。なお、ｎ型半導体層７は、ｐ型半導体層１１と異なる組成の材料で構成されているものとしても構わない。
【００３６】
（第二電極１３）
第二電極１３は、半導体層５、より詳細にはｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第二電極１３はｐ側電極を構成する。
【００３７】
本実施形態において、第二電極１３は、活性層９から射出される光に対して高い反射率（例えば７５％以上であり、より好ましくは９０％以上）を示す導電性の材料で構成される。より具体的には、例えばＡｇ、Ａｌ、又はＲｈを含む材料で構成される。
【００３８】
（第一電極１５）
第一電極１５は、ｎ型半導体層７の上面に形成されており、例えばＣｒ−Ａｕで構成される。本実施形態では、第一電極１５はｎ側電極を構成する。
【００３９】
図１Ｂに示すように、本実施形態の発光素子１では、基板３とは反対側から、すなわち光取り出し方向から見たときに、第一電極１５がｎ型半導体層７の周囲を取り囲むように形成されている。より詳細には、第一電極１５は、離間した３箇所において、所定の方向に延伸するように構成されている。ただし、この第一電極１５の延伸する本数については、３本に限られるものではなく４本以上であっても構わない。図１Ｂに示した第一電極１５の形状はあくまで一例であって、設計に応じて適宜変更して構わない。
【００４０】
なお、図１Ｂに示す例では、第一電極１５が、一部の箇所において光取り出し方向から見て幅広な領域１５ａを有している。この領域１５ａは、例えばＡｕ、Ｃｕなどで構成されるワイヤ（不図示）が連絡されることで、パッド電極を構成するものとしても構わない。このとき、ワイヤの他端は基板３の給電パターンなどに接続されるものとして構わない。なお、第一電極１５は、この幅広な領域１５ａを必ずしも備えなければならないというものではない。
【００４１】
第二電極１３と第一電極１５の間に電圧を印加することで、活性層９内を電流が流れ、活性層９が発光する。
【００４２】
第二電極１３は、上述したように、活性層９で生成される光に対して高い反射率を示す材料で構成される。図１Ａに示す発光素子１は、活性層９から射出された光をｎ型半導体層７側に取り出すことが想定されている。第二電極１３は、活性層９から基板３側に向けて射出された光をｎ型半導体層７側に向けて反射させることで、光取り出し効率を高める機能を果たしている。
【００４３】
（導電層２０）
導電層２０は、基板３の上層に形成されている。本実施形態では、導電層２０は、保護層２３、接合層２１、接合層１９及び保護層１７の多層構造で構成されている。
【００４４】
接合層１９及び接合層２１は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらの接合層１９と接合層２１は、基板３上に形成された接合層２１と、別の基板（後述する成長基板２５）上に形成された接合層１９を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層１９及び接合層２１は、単一の層として一体化されているものとしても構わない。
【００４５】
保護層１７は、例えばＮｉ／Ｔｉ／Ｐｔの多層構造で構成される。このうち、Ｔｉ／Ｐｔ層は、接合層（１９，２１）を構成する材料が第二電極１３側に拡散して、第二電極１３の反射率が低下することを抑制する目的で設けられている。また、Ｎｉ層は、Ｔｉ／Ｐｔ層に含まれる材料、特にＴｉが第二電極１３側に拡散し、第二電極１３の反射率が低下することを抑制する目的で設けられている。ただし、保護層１７は、少なくとも接合層（１９，２１）を構成する材料が拡散するのを抑制する機能を有する材料で構成されていればよい。
【００４６】
保護層２３は、例えば保護層１７と同一の材料で構成され、接合層（１９，２１）を構成する材料が基板３側に拡散するのを抑制する目的で設けられている。ただし、保護層２３は必ずしも備えられていなくても構わない。
【００４７】
（電流遮断層１４）
発光素子１は、電流遮断層１４を備える。電流遮断層１４は、半導体層５、より詳細にはｐ型半導体層１１と接触する箇所であって、第二電極１３が形成されていない領域の少なくとも一部に形成されている。本実施形態では、電流遮断層１４は、第二電極１３と同様に、活性層９から射出される光に対して高い反射率を示す材料で構成されている。
【００４８】
図１Ａに示すように、第二電極１３及び電流遮断層１４は、いずれもｐ型半導体層１１と接触して形成されている。前述したように、第二電極１３は、ｐ型半導体層１１との間でオーミック接触が形成されている。一方で、電流遮断層１４は、ｐ型半導体層１１との間でショットキー接触が形成されており、第二電極１３に比べてｐ型半導体層１１との接触抵抗が高い。
【００４９】
電流遮断層１４は、基板３の面に直交する方向（以下、適宜「第一方向」と記載する。）に関して、第一電極１５に対向する位置に形成されている。仮に、第一方向に第一電極１５と対向する位置において、ｐ型半導体層１１との接触抵抗が低い層が形成されている場合、発光素子１に対して電圧を印加すると、第一方向に第一電極１５と対向する領域内に大部分の電流が流れてしまう。この結果、活性層９の特定の領域のみが発光してしまい、発光効率が低下する。電流遮断層１４は、活性層９を流れる電流を基板３の面に平行な方向に拡げることで、活性層９の発光効率を高める機能を有している。
【００５０】
また、本実施形態のように、電流遮断層１４が、活性層９で生成された光に対して高い反射率を示す材料で形成されることで、第二電極１３と同様の理由により、光取り出し効率を向上させることができる。
【００５１】
（絶縁層２４）
本実施形態において、発光素子１は、半導体層５の端部領域において、ｐ型半導体層１１の一部と接触して形成された絶縁層２４を備えている。絶縁層２４は、例えばＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、Ａｌ2Ｏ3などで構成される。この絶縁層２４は、製造方法の項で後述するように、素子分離時におけるエッチングストッパとして機能させる目的で設けられている。
【００５２】
なお、図１Ａでは図示していないが、半導体層５の側面に保護膜としての絶縁層を形成しても構わない。
【００５３】
図１Ａに示す発光素子１によれば、従来よりも光取り出し効率が向上する点については、発光素子１の製造方法の説明を行った後に説明される。
【００５４】
［製造方法］
次に、発光素子１の製造方法の一例につき、図２Ａ〜図２Ｊに模式的に示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。
【００５５】
（ステップＳ１）
図２Ａに示すように、成長基板２５を準備する。成長基板２５としては、一例としてＣ面を有するサファイア基板を用いることができる。
【００５６】
準備工程として、成長基板２５のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板２５を配置し、処理炉内に流量が例えば１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
【００５７】
このステップＳ１が工程（ａ）に対応する。
【００５８】
（ステップＳ２）
図２Ｂに示すように、成長基板２５の上層に、アンドープ層２７、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。
【００５９】
まず、成長基板２５の上面に、ＧａＮよりなる低温バッファ層を形成し、その上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層２７に対応する。具体的なアンドープ層２７の形成方法は、例えば以下の通りである
【００６０】
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板２５の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【００６１】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【００６２】
次に、アンドープ層２７の上層にｎ型半導体層７を形成する。ｎ型半導体層７の具体的な形成方法は、例えば以下の通りである。
【００６３】
まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ0.06Ｇａ0.94Ｎの組成を有し、厚みが２μｍのｎ型半導体層７がアンドープ層２７の上層に形成される。
【００６４】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有してなるｎ型半導体層７を実現してもよい。
【００６５】
上記の説明では、ｎ型半導体層７に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
【００６６】
次に、ｎ型半導体層７の上層に活性層９を形成する。活性層９の具体的な形成方法は、例えば以下の通りである。
【００６７】
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層、及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が１５周期積層されてなる活性層９が、ｎ型半導体層７の上層に形成される。
【００６８】
次に、活性層９の上層にｐ型半導体層１１を形成する。ｐ型半導体層１１の具体的な形成方法は、例えば以下の通りである。
【００６９】
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層３３の表面に、厚みが２０ｎｍのＡｌ0.3Ｇａ0.7Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ0.13Ｇａ0.87Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層１１が形成される。
【００７０】
なお、この工程の後、ＴＭＡの供給を停止すると共に、ＣＰ2Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０20／ｃｍ3程度のｐ型ＧａＮ層を有してなるｐ型半導体層１１を実現してもよい。
【００７１】
このステップＳ２が工程（ｂ）に対応する。
【００７２】
（ステップＳ３）
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００７３】
（ステップＳ４）
ｐ型半導体層１１の上面の所定箇所に絶縁層２４を形成する（図２Ｃ参照）。
【００７４】
より具体的には、隣接する素子との境界となる領域内におけるｐ型半導体層１１の上面に、例えばＡｌ2Ｏ3をスパッタリング法によって２００ｎｍ程度の膜厚で成膜することで絶縁層２４を形成する。なお、成膜する材料は絶縁性材料であればよく、Ａｌ2Ｏ3の他、ＳｉＮやＳｉＯ2でも構わない。
【００７５】
このステップＳ４が工程（ｆ）に対応する。
【００７６】
（ステップＳ５）
ｐ型半導体層１１の上面の所定領域に第二電極１３を形成する（図２Ｃ参照）。第二電極１３の具体的な形成方法は、例えば以下の通りである。
【００７７】
ｐ型半導体層１１の上面の所定領域に、導電性材料で構成された材料膜を成膜する。一例としては、スパッタリング法によってｐ型半導体層１１の上面の所定の領域に、膜厚１２０ｎｍ程度のＡｇ及び膜厚３０ｎｍ程度のＮｉを成膜する。
【００７８】
ここで、材料膜に含まれるＡｇは、発光素子１が備える活性層９から射出される光に対して高い反射率（９０％以上）を示す材料の例である。活性層９から射出される光に対して高い反射率を示す材料であれば、Ａｇ以外の材料（例えばＡｌやＲｈなど）が含まれるものとしても構わない。また、これらの高反射率を示す材料を含む合金で構成されていても構わない。
【００７９】
また、材料膜に含まれるＮｉは、他の層との密着性を高める目的で成膜されているものであるが、十分な密着性が確保されていればこの材料膜にＮｉを含めなくても構わない。また、密着性を確保するための他の材料が含まれるものとしても構わない。
【００８０】
上記の材料膜を成膜した後に、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で例えば４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行う。これにより、ｐ型半導体層１１との間でオーミック接触が形成された、第二電極１３が形成される。
【００８１】
ステップＳ５は、工程（ｃ）に対応する。このステップＳ５を、ステップＳ４の前に行っても構わない。
【００８２】
（ステップＳ６）
次に、ｐ型半導体層１１が露出している領域に電流遮断層１４を形成する（図２Ｄ参照）。
【００８３】
より具体的な一例としては、ステップＳ５と同様に、スパッタリング法によって、ｐ型半導体層１１の上面の所定の領域に、膜厚１７０ｎｍ程度のＡｇ及び膜厚３０ｎｍ程度のＮｉを成膜する。
【００８４】
そして、本ステップＳ６では、製膜後にアニール処理を行わない。これにより、本ステップで成膜された材料膜は、ｐ型半導体層１１との間でショットキー接触が形成される。これにより電流遮断層１４が形成される。
【００８５】
このステップＳ６で成膜する材料としては、ステップＳ５と同様に、発光素子１が備える活性層９から射出される光に対して高い反射率を示す材料を用いることができる。例えば、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、又はＰｔを含む材料とすることができる。
【００８６】
このステップＳ６は、工程（ｄ）に対応する。
【００８７】
（ステップＳ７）
第二電極１３及び電流遮断層１４の上面を覆うように、全面に保護層１７を形成する。その後、保護層１７の上面に接合層１９を形成する（図２Ｅ参照）。具体的な方法の一例は以下のとおりである。
【００８８】
まず、電子線蒸着装置（ＥＢ装置）を用いて、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで保護層１７を形成する。更にその後、保護層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで接合層１９を形成する。
【００８９】
（ステップＳ８）
成長基板２５とは別に準備された基板３の上面に、ステップＳ７と同様の方法で、保護層２３及び接合層２１を形成する（図２Ｆ参照）。基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。なお、保護層２３については形成しないものとしても構わない。
【００９０】
（ステップＳ９）
図２Ｇに示すように、成長基板２５の上層に形成された接合層１９と、基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
【００９１】
この工程により、接合層１９及び接合層２１が溶融して接合されることで、基板３と成長基板２５が表裏面に貼り合わされた構造が形成される。つまり、接合層１９と接合層２１は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップＳ９の実行前の段階で保護層２３及び保護層１７が形成されていることで、接合層（１９，２１）の構成材料の拡散が抑制されている。
【００９２】
（ステップＳ１０）
次に、成長基板２５を剥離する（図２Ｈ参照）。より具体的には、成長基板２５を上に向け、基板３を下に向けた状態で、成長基板２５側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板２５の構成材料（本実施形態ではサファイア）を透過し、アンドープ層２７の構成材料（本実施形態ではＧａＮ）によって吸収されるような波長の光とする。これにより、アンドープ層２７でレーザ光が吸収されるため、成長基板２５とアンドープ層２７の界面が高温化してＧａＮが分解され、成長基板２５が剥離される。
【００９３】
その後、ウェハ上に残存しているＧａＮ（アンドープ層２７）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層７を露出させる。なお、本ステップＳ１０においてアンドープ層２７が除去されて、ｐ型半導体層１１、活性層９、及びｎ型半導体層７が、基板３側からこの順に積層されてなる半導体層５が残存する（図２Ｉ参照）。
【００９４】
（ステップＳ１１）
次に、図２Ｊに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２４の上面が露出するまで半導体層５をエッチングする。このとき、上述したように絶縁層２４はエッチングストッパーとして機能する。
【００９５】
なお、図２Ｊでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
【００９６】
（ステップＳ１２）
次に、ｎ型半導体層７の上面の所定の領域、より詳細には、ｎ型半導体層７の上面のうち、第二電極１３に対して鉛直方向に対向しない領域の一部、すなわち電流遮断層１４に対して鉛直方向に対向する領域の一部に、第一電極１５を形成する。具体的な方法の一例としては、ｎ型半導体層７の上面のうち、第一電極１５を形成する予定の領域以外をレジスト等でマスクした状態で、ｎ型半導体層７の上面に膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕを蒸着する。その後、マスクを剥離して、窒素雰囲気中で２５０℃、１分間程度のアニール処理を行う。
【００９７】
このステップＳ１２が工程（ｅ）に対応する。
【００９８】
（ステップＳ１３）
次に、各素子同士を例えばレーザダイシング装置によって分離し、基板３の裏面を例えばＡｇペーストにてパッケージと接合する。その後は、第一電極１５の一部領域に対してワイヤボンディングを行う。以上の工程を経て、図１Ａに示す発光素子１が製造される。
【００９９】
なお、上述した製造方法では、ステップＳ５において第二電極１３を形成する際に成膜した材料膜と、ステップＳ６において電流遮断層１４を形成する際に成膜した材料膜を、同一の材料とした。しかし、活性層９からの射出光を反射させることのできる材料であり、アニール処理の有無によって半導体層との界面における接触抵抗に差異を設けることができる材料であれば、どのような材料を用いても構わない。
【０１００】
また、少なくとも第二電極１３を形成する際に成膜した材料膜については活性層９からの射出光を反射させることのできる材料とし、電流遮断層１４を形成する際に成膜した材料膜については、上記反射機能を有しない材料としても構わない。ただし、上述した製造方法によって製造される半導体発光素子１と比べて、反射機能が低下するため、光取り出し効率を更に高めるという観点からは、全ての材料膜について活性層３３からの射出光を反射させることのできる材料とするのが好ましい。
【０１０１】
［作用］
図１Ａに示す発光素子１によれば、前述したように、電流遮断層１４が設けられることで、活性層９内の広い範囲に電流を流すことができ、発光効率が高められる。そして、この電流遮断層１４によって電流を拡げる効果が実現できるため、図７に示す発光素子９０のように、電流を拡げる目的で絶縁層９４を設ける必要がない。
【０１０２】
この結果、第二電極１３及び電流遮断層１４を、活性層９から射出される光に対する反射率の高い材料で構成することで、活性層９から基板３に向けて射出された光を、絶縁層内を透過させることなく光取り出し面（ｎ型半導体層７）に向けて反射させることができる。この結果、従来よりも光取り出し効率が向上する。
【０１０３】
また、電流遮断層１４をノンアニールで形成したことで、発光素子１の動作電圧を低下させることができる。この点につき、以下、実施例と比較例を参照して説明する。
【０１０４】
（実施例１）
実施例１の素子は、上記ステップＳ１〜Ｓ１３を経て製造された素子である。
【０１０５】
（比較例１）
比較例１の素子は、ステップＳ６においてアニール処理が行われた点を除いては、実施例１と同様の方法で製造された素子である。このときのアニール温度は、第二電極１３を形成するためのステップＳ５で実行された温度よりも低温の３００℃とされた。
【０１０６】
（結果及び分析）
図３は、実施例１と比較例１の両素子の電流−電圧特性（Ｉ−Ｖ特性）を示すグラフである。図３の結果によれば、実施例１の素子の方が、比較例１の素子に比べて動作電圧が低下していることが分かる。具体的には、１Ａの電流を注入するに際し、比較例１の素子では約４．１Ｖの電圧を印加する必要があったが、実施例１の素子では約３．８Ｖの電圧を印加することで実現できている。
【０１０７】
図４は、模擬的に形成した検証用素子と、その検証用素子におけるアニール温度と抵抗率の関係を示すグラフである。図４（ａ）に示す検証用素子７０は、ｐ型ＡｌＧａＮ層７１上に、膜厚１５０ｎｍのＡｇ層７２を形成し、その上層に膜厚３０ｎｍのＮｉ層７３を形成して構成されている。このＡｇ層７２とＮｉ層７３によって、ステップＳ５及びステップＳ６で成膜される材料膜が模擬されている。
【０１０８】
図４（ｂ）は、ｐ型ＡｌＧａＮ層７１上にＡｇ層７２及びＮｉ層７３を蒸着後、異なるアニール温度でコンタクトアニール処理を行った後、検証用素子７０の抵抗率を測定してアニール温度との関係をグラフ化したものである。図４（ｂ）において、アニール温度が４００℃のときは、５００Ωｍ程度の値が示されているが、これは接触していない箇所の抵抗が表示されているものであって、接触部分における抵抗はほぼ０でオーミック接触が実現されている。なお、４５０℃の場合も４００℃と同等の抵抗率が実現されており、オーミック接触が実現されていることが分かる。
【０１０９】
これに対し、アニール温度が３５０℃の場合は、アニール温度が４００℃の場合よりも接触抵抗が高くなっており、アニール温度を３００℃とすると更に接触抵抗が高くなっている。このことから、アニール温度を低くすることで、ｐ型ＡｌＧａＮ層７１とＡｇ層７２をショットキー接触とすることができ、且つその温度を低くすることで接触抵抗を高くできることが分かる。
【０１１０】
図４によれば、ステップＳ６において電流遮断層１４を形成するに際しては、ショットキー接触が形成される温度条件（例えば３５０℃や３００℃）でアニール処理をすることで、第二電極１３に比べてｐ型半導体層１１との接触抵抗を高めることができることが分かる。本発明者においても、金属等の材料膜を半導体層の上面に接触させてショットキー接触を構成する場合においては、密着性を確保する観点からも、オーミック接触が形成されないような温度条件下でアニール処理を行うのが好ましいと考えていた。また、アニール処理を行わない場合においては、当該箇所の抵抗値が極めて高くなることが予想されるところ、アニール処理を行った場合と比べて動作電圧を高める結果になると考えられていた。
【０１１１】
しかし、本発明者の鋭意研究により、図３に示すように、ステップＳ６においてアニール処理を行なわずに素子を形成した場合、アニール処理を行った場合と比べて動作電圧が低下するという新たな知見を得た。この理由としては、アニール処理を行った場合、電流遮断層１４がオーミック特性に近づいているものと考えられる。この結果、微少電流が電流遮断層１４にも流れ込んでしまうため、接触抵抗が高い領域に電流が流れることで電圧が高くなったものと考えられる。
【０１１２】
つまり、上記の方法によれば、従来の発光素子９０よりも光取り出し効率を向上させつつ、更に動作電圧を低下させる効果が得られる。
【０１１３】
［別実施形態］
以下、別実施形態につき説明する。
【０１１４】
〈１〉  図１Ｂに示すように、発光素子１がパッド電極１５ａを有する場合には、パッド電極１５ａに近い領域内においては電流遮断層１４を形成し、パッド電極１５ａから遠い領域内においては、電流遮断層１４よりはｐ型半導体層１１との接触抵抗の低い電流遮断層１４ａ（不図示）を形成しても構わない。この場合、電流遮断層１４ａについては、ステップＳ５よりは低温でアニール処理を行うことで形成されるものとしても構わない。
【０１１５】
かかる構成によれば、パッド電極１５ａの近傍に電流が集中するのが抑制され、半導体層５が高温化される事態を防ぐことができる。これにより、発光素子１の長寿命化が実現される。
【０１１６】
〈２〉  上記の実施形態では、第二電極１３が、電流遮断層１４及び絶縁層２４の膜厚よりも薄く、第二電極１３の下層に電流遮断層１４の一部が潜り込む構成（図１Ａ参照）を例示して説明した。しかし、第二電極１３、電流遮断層１４、及び絶縁層２４の層の厚みの関係は設計に応じて適宜設定されるものとして構わない。
【０１１７】
例えば、図５に示される構造のように、第二電極１３及び電流遮断層１４がほぼ同等の厚みで構成され、絶縁層２４の厚みが電流遮断層１４よりも薄く、電流遮断層１４の一部が絶縁層２４の下層に潜り込む構成であっても構わない。また、図６に示される構造のように、第二電極１３、電流遮断層１４及び絶縁層２４の厚みがほぼ同等であり、いずれの層も、基板３の面に平行な方向にのみ隣接して、基板３の面に直交する方向には隣接しない構成であっても構わない。
【０１１８】
〈３〉  第二電極１３を形成する材料膜は、活性層９から射出される光の波長に応じて、適宜選択されるものとして構わない。例えば、活性層９からの光が波長３５０ｎｍ未満の深紫外光の領域である場合には、第二電極１３を形成する材料をＡｌを含む材料とすることができる。また、活性層９からの光が波長３５０ｎｍ以上５９０ｎｍ以下の領域、すなわち紫外光〜黄色光の領域である場合には、第二電極１３を形成する材料をＡｇを含む材料とすることができる。また、活性層９からの光が５９０ｎｍを超える領域、すなわち橙色光〜赤外光領域である場合には、第二電極１３を形成する材料をＡｇ、Ｃｕ、又はＡｕを含む材料とすることができる。
【０１１９】
なお、電流遮断層１４が、第二電極１３と同様に、活性層９から射出される光に対して反射機能を有する材料を用いて形成される場合には、これらの材料についても、前記した第二電極１３と同様に活性層９から射出される光の波長に応じて適宜選択されるものとして構わない。
【０１２０】
〈４〉  上述の実施形態では、半導体層５に関し、光取り出し面を構成する側がｎ型半導体層７であり、第二電極１３及び電流遮断層１４と接触する側がｐ型半導体層１１であるものとして説明した。しかし、半導体層５の導電型は反転させても構わない。
【０１２１】
〈５〉  図１Ａ、図５、又は図６に示した発光素子１において、更に光取り出し効率を向上させる目的でｎ型半導体層７の上面に微細な凹凸形状を形成するものとしても構わない。
【０１２２】
〈６〉  上記の実施形態では、発光素子１が保護層１７を備えているものとして説明したが、保護層１７を必ずしも備えなければならないものではない。ただし、保護層１７を備えることで、第二電極１３及び電流遮断層１４の反射率が低下されるのを抑制することができるため、高い光取り出し効率を持続的に実現させるためには保護層１７を備えるのが好ましい。
【符号の説明】
【０１２３】
１      ：    半導体発光素子
３      ：    基板
５      ：    半導体層
７      ：    ｎ型半導体層
９      ：    活性層
１１      ：    ｐ型半導体層
１３      ：    第二電極
１４      ：    電流遮断層
１５      ：    第一電極
１５ａ    ：    パッド電極
１７      ：    保護層
１９      ：    接合層
２０      ：    導電層
２１      ：    接合層
２３      ：    保護層
２５      ：    成長基板
２７      ：    アンドープ層
７０      ：    検証用素子
７１      ：    ｐ型ＡｌＧａＮ層
７２      ：    Ａｇ層
７３      ：    Ｎｉ層
９０      ：    従来の発光素子
９１      ：    基板
９２      ：    導電層
９３      ：    反射膜
９４      ：    絶縁層
９５      ：    反射電極
９６      ：    ｐ型半導体層
９７      ：    活性層
９８      ：    ｎ型半導体層
９９      ：    半導体層
１００      ：    ｎ側電極
【図１Ａ】
2016195170.tif 000003
【図１Ｂ】
2016195170.tif 000004
【図２Ａ】
2016195170.tif 000005
【図２Ｂ】
2016195170.tif 000006
【図２Ｃ】
2016195170.tif 000007
【図２Ｄ】
2016195170.tif 000008
【図２Ｅ】
2016195170.tif 000009
【図２Ｆ】
2016195170.tif 000010
【図２Ｇ】
2016195170.tif 000011
【図２Ｈ】
2016195170.tif 000012
【図２Ｉ】
2016195170.tif 000013
【図２Ｊ】
2016195170.tif 000014
【図３】
2016195170.tif 000015
【図４】
2016195170.tif 000016
【図５】
2016195170.tif 000017
【図６】
2016195170.tif 000018
【図７】
2016195170.tif 000019