(57)【要約】【課題】設定された値に応じたＰＷＭ信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路、電圧変換装置及び信号発生方法を提供する。【解決手段】ＣＰＵ１１は、ＰＷＭ回路１５が有するＰＷＭ信号生成部１５３が生成するＰＷＭ信号のＮ（＝３）周期毎に、ＰＷＭ回路１５に設定すべき目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚを特定し、特定したＹ及びＺの大きさとＸの大きさとを比較した結果により、Ｙ及びＺを組み合わせることによりＮ個の設定値を決定して、上記ＰＷＭ信号の周期毎に１つずつＰＷＭ回路１５に設定する。【選択図】図１
2016144233.tif 000002
【特許請求の範囲】
【請求項１】
設定された値に応じたデューティを有する信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記信号の１周期毎に設定する制御部とを備える信号発生回路において、
前記制御部は、
前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定する手段と、
該手段が特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を前記発生部に設定すべく決定する決定手段と
を有する
ことを特徴とする信号発生回路。
【請求項２】
前記決定手段は、前記Ｎ個の設定可能値を、Ｍ個（Ｍは２≦Ｍ≦Ｎを満たす自然数）の設定可能値の平均的な値が前記所定の値に最も近くなるように順次決定するようにしてあることを特徴とする請求項１に記載の信号発生回路。
【請求項３】
前記決定手段は、前記Ｎ個の設定可能値を、各設定可能値の平均的な値が、前記所定の値に最も近くなるように決定するようにしてあることを特徴とする請求項１に記載の信号発生回路。
【請求項４】
所定の値及びＮ個の設定可能値の対応関係を記憶する記憶部を備え、
該記憶部は、Ｎ個の設定可能値を、各設定可能値の平均的な値が、対応する所定の値に最も近くなるように予め決定して記憶してあり、
前記決定手段は、前記所定の値に対応するＮ個の設定可能値を前記記憶部の記憶情報から決定するようにしてある
ことを特徴とする請求項１に記載の信号発生回路。
【請求項５】
前記制御部は、前記決定手段が決定したＮ個の設定可能値を前記信号の１周期毎に前記記憶部から順次読み出して前記発生部に設定するようにしてあることを特徴とする請求項４に記載の信号発生回路。
【請求項６】
請求項１から５の何れか１項に記載の信号発生回路と、該信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、
前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づくＰＷＭ制御により、前記所定の値を算出する手段を有することを特徴とする電圧変換装置。
【請求項７】
設定された値に応じたデューティを有する信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記信号の１周期毎に設定する制御部とを備える信号発生回路で前記信号を発生させる方法において、
前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定し、
特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を前記発生部に設定すべく決定する
ことを特徴とする信号発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定された値に応じたデューティを有する信号を発生する発生部と、目標の値に応じて発生部に設定可能な値を設定する制御部とを備える信号発生回路、電圧変換装置及び信号発生方法に関する。
【背景技術】
【０００２】
従来、スイッチング素子をＰＷＭ信号で駆動することによって電圧を変換する電圧変換装置が広く利用されている。このＰＷＭ制御方式の電圧変換装置では、例えば電圧の目標値に基づいて電圧指令値を算出し、算出した電圧指令値に応じた値をＰＷＭ信号の発生部に設定することによって、設定された値に応じたデューティのＰＷＭ信号を発生する。このように、スイッチング素子を駆動するＰＷＭ信号のデューティを電圧の目標値に応じて変化させることにより、電圧の目標値に応じた出力電圧が得られる。
【０００３】
ここで、ＰＷＭ信号の生成部に設定可能な値（以下、設定可能値という）の最小の増分（即ち最小単位）が比較的大きい場合は、目標値の変化に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧が階段状に変化することとなる。また例えば、ＰＷＭ制御による操作量としてＰＷＭ信号の生成部に設定すべき目標の値が算出される場合、目標の値の最小の増分よりも設定可能値の最小の増分の方が大きいときは、目標値の変化及び負荷変動に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧に誤差が生じる。
【０００４】
これに対し、特許文献１には、ＰＷＭ信号のオン／オフ時間をＰＷＭ制御の１周期毎に演算する際に、電圧指令値を被除数とする除算の剰余を切り捨てて演算することによってオン／オフ時間を算出し、算出結果に基づいてＰＷＭパルスを出力するＰＷＭインバータが開示されている。上記の演算で生じた剰余は、オン／オフ時間に反映されずに切り捨てられた電圧指令値に相当する。
【０００５】
このＰＷＭインバータでは、切り捨てた剰余を次の周期以降の演算における電圧指令値に順次加算することにより、前回の演算でオン／オフ時間に反映されなかった剰余が次回の演算の際に新たなオン／オフ時間に反映され、その際の剰余が更に次の演算に反映されることが繰り返される。このため、ＰＷＭ信号の発生部に対して設定されるオン／オフ時間の平均値を、本来設定されるべき目標のオン／オフ時間に近づけることができる。つまり、発生部に設定される値の最小の増分を、平均的には実際の増分よりも小さくすることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平３−９８４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された技術では、ＰＷＭ制御の１周期毎に除算を含む演算を実行してＰＷＭ信号のオン／オフ時間を決定するため、１周期毎に多大な処理負荷が発生する。このため、処理能力が低い安価なマイクロコンピュータでは、目標値の変化が比較的少ない場合であっても、上記の演算処理と通信等の他の処理とを並列的に、且つ安定的に実行することができない虞があった。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、設定された値に応じたデューティを有する信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路、電圧変換装置及び信号発生方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る信号発生回路は、設定された値に応じたデューティを有する信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記信号の１周期毎に設定する制御部とを備える信号発生回路において、前記制御部は、前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定する手段と、該手段が特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を前記発生部に設定すべく決定する決定手段とを有することを特徴とする。
【００１０】
本発明に係る信号発生回路は、前記決定手段は、前記Ｎ個の設定可能値を、Ｍ個（Ｍは２≦Ｍ≦Ｎを満たす自然数）の設定可能値の平均的な値が前記所定の値に最も近くなるように順次決定するようにしてあることを特徴とする。
【００１１】
本発明に係る信号発生回路は、前記決定手段は、前記Ｎ個の設定可能値を、各設定可能値の平均的な値が、前記所定の値に最も近くなるように決定するようにしてあることを特徴とする。
【００１２】
本発明に係る信号発生回路は、所定の値及びＮ個の設定可能値の対応関係を記憶する記憶部を備え、該記憶部は、Ｎ個の設定可能値を、各設定可能値の平均的な値が、対応する所定の値に最も近くなるように予め決定して記憶してあり、前記決定手段は、前記所定の値に対応するＮ個の設定可能値を前記記憶部の記憶情報から決定するようにしてあることを特徴とする。
【００１３】
本発明に係る信号発生回路は、前記制御部は、前記決定手段が決定したＮ個の設定可能値を前記信号の１周期毎に前記記憶部から順次読み出して前記発生部に設定するようにしてあることを特徴とする。
【００１４】
本発明に係る電圧変換装置は、上述の信号発生回路と、該信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づくＰＷＭ制御により、前記所定の値を算出する手段を有することを特徴とする。
【００１５】
本発明に係る信号発生方法は、設定された値に応じたデューティを有する信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記信号の１周期毎に設定する制御部とを備える信号発生回路で前記信号を発生させる方法において、前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定し、特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を前記発生部に設定すべく決定することを特徴とする。
【００１６】
本発明にあっては、所定の値が、発生部に設定すべき目標の値であり、制御部は、目標の値に応じて発生部に設定可能な設定可能値を決定して設定する。具体的には、制御部は、発生部が発生する信号のＮ周期毎に、目標の値に最も近い設定可能値及び２番目に近い設定可能値を特定し、特定した２つの設定可能値の大きさと目標の値の大きさとを比較した結果により、特定した２つの設定可能値の中からＮ個の設定可能値を決定して、上記信号の１周期毎に１つずつ設定部に設定する。
これにより、制御部が決定するＮ個の設定可能値について目標の値に最も近い設定可能値及び２番目に近い設定可能値の割合が適宜決定されるため、Ｎ個の設定可能値の平均的な値が、設定可能値の最小の増分よりもきめ細かく調整される。
【００１７】
本発明にあっては、制御部が決定するＮ個の設定可能値について、目標の値に最も近い設定可能値を１個目の設定可能値と決定し、１個目からＭ個目（２≦Ｍ≦Ｎ）までの設定可能値の平均的な値が目標の値に最も近くなるように、Ｍ個目の設定可能値を決定することをＮ−１回だけ繰り返す。
これにより、信号のＮ周期中のどの周期にあっても、第１周期からその周期までに発生部に設定された設定可能値の平均的な値が目標の値に最も近くなる。
【００１８】
本発明にあっては、制御部が決定するＮ個の設定可能値について、Ｎ個全ての設定可能値の平均的な値が目標の値に最も近くなるようにＮ個の設定可能を決定する。
これにより、信号のＮ周期全体について、発生部に設定されたＮ個の設定可能値の平均的な値が目標の値に最も近くなる。
【００１９】
本発明にあっては、その平均的な値が目標の値に最も近くなるように予め算出されたＮ個の設定可能値と、目標の値との対応関係が記憶部に記憶されている。制御部は、発生部に設定すべき目標の値に対応するＮ個の設定可能値を記憶部の記憶情報から決定する。
これにより、目標の値に応じて決定すべきＮ個の設定可能値が、制御部による制御の実行時に容易に決定される。
【００２０】
本発明にあっては、制御部は、記憶部からＮ個の設定可能値を順次読み出して発生部に設定する。
これにより、記憶部の記憶情報が、順次発生部に設定される。
【００２１】
本発明にあっては、上述の信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧変換回路が電圧を変換し、変換された電圧に基づくＰＷＭ制御により、信号発生回路の制御部が発生部に設定すべき目標の値を算出する。
これにより、信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路が電圧変換装置に適用されて、出力電圧の精度が向上する。
【発明の効果】
【００２２】
本発明によれば、制御部が決定するＮ個の設定可能値について目標の値に最も近い設定可能値及び２番目に近い設定可能値の割合が適宜決定されるため、Ｎ個の設定可能値の平均的な値が、設定可能値の最小の増分よりもきめ細かく調整される。
従って、設定された値に応じたデューティを有する信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１に係る信号発生回路を備える電圧変換装置の構成例を示すブロック図である。
【図２】本発明の実施の形態１に係る信号発生回路の動作を説明するためのタイミング図である。
【図３】Ｎ個の設定値によってＰＷＭ信号の平均的なデューティが定まる動作を説明するための説明図である。
【図４】本発明の実施の形態１に係る信号発生回路でＮ個の設定値を決定する方法を説明するための説明図である。
【図５】本発明の実施の形態１に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【図６】本発明の実施の形態１における設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図７】本発明の実施の形態１に係る信号発生回路で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。
【図８】本発明の実施の形態２に係る信号発生回路でＮ個の設定値を決定する方法を説明するための説明図である。
【図９】本発明の実施の形態２における設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図１０】本発明の実施の形態２に係る信号発生回路で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。
【図１１】本発明の実施の形態３に係る信号発生回路を備える電圧変換装置の構成例を示すブロック図である。
【図１２】本発明の実施の形態３に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２４】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係る信号発生回路を備える電圧変換装置の構成例を示すブロック図である。図中１ａは信号発生回路であり、信号発生回路１ａは、デューティが変化するＰＷＭ信号を発生して電圧変換回路２に与える。電圧変換回路２は、外部のバッテリ３の電圧を変換して外部の負荷４に供給する。ここでは電圧変換回路２がバッテリ３の電圧を降圧するが、バッテリ３の電圧を昇圧又は昇降圧するものであってもよい。
【００２５】
信号発生回路１ａは、ＣＰＵ１１を有するマイクロコンピュータからなる。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ１２ａ、一時的に発生した情報を記憶するＲＡＭ１３ａ、アナログの電圧をデジタルの電圧値に変換するＡ／Ｄ変換器１４（検出部に相当）、ＰＷＭ信号を発生するＰＷＭ回路（発生部に相当）１５、及び複数の割込要求を処理する割込コントローラ１６と互いにバス接続されている。信号発生回路１ａのうち、ＰＷＭ回路１５を除いたものが制御部１０ａであるが、ＰＷＭ回路１５が制御部１０ａに含まれていてもよい。
【００２６】
ＲＡＭ１３ａは、ＰＷＭ回路１５が有するレジスタバッファ１５１に対して転送されるべき複数のデータが記憶されたデューティデータテーブル１３１を含んでいる。デューティデータテーブル１３１に記憶されたデータは、割込コントローラ１６が制御する後述の割込処理にて、順次レジスタバッファ１５１に設定されるようになっている。
【００２７】
ＰＷＭ回路１５は、レジスタバッファ１５１の内容が周期的にロードされるデューティレジスタ１５２と、デューティレジスタ１５２の内容に応じたデューティのＰＷＭ信号を生成するＰＷＭ信号生成部１５３とを有する。ＰＷＭ信号生成部１５３は、デューティレジスタ１５２に対してレジスタバッファ１５１の内容をロードするためのロード信号を与える。
【００２８】
ＰＷＭ信号生成部１５３は、不図示の内部クロックと、デューティレジスタ１５２の内容とに基づいて、内部クロックの周期の整数倍のオン時間を有するＰＷＭ信号を生成する。ＰＷＭ信号生成部１５３が生成したＰＷＭ信号は、電圧変換回路２に与えられると共に、割込要求の１つとして割込コントローラ１６に与えられる。
【００２９】
割込コントローラ１６は、複数の割込要求を受け付け可能に構成されており、何れかの割込要求を受け付けた場合、ＣＰＵ１１に対してインタラプトを要求する信号（所謂ＩＮＴ信号）を与え、ＣＰＵ１１からアクノレッジ信号（所謂ＩＮＴＡ信号）が与えられたときに、各割込要求に対応する割込ベクタをバスに送出する。バスに送出された割込ベクタがＣＰＵ１１に読み込まれた場合、ＣＰＵ１１が各割込要求に対応する割込処理を実行するようになっている。
【００３０】
電圧変換回路２は、ドレインがバッテリ３の正極端子に接続されたＮチャネル型のＭＯＳＦＥＴ（以下、単にＦＥＴという）２１と、該ＦＥＴ２１のソース及びバッテリ３の負極端子夫々にドレイン及びソースが接続されたＦＥＴ２２と、ＰＷＭ回路１５のＰＷＭ信号生成部１５３から与えられたＰＷＭ信号に基づいてＦＥＴ２１及びＦＥＴ２２夫々のゲートに駆動信号を与える駆動回路２６とを備える。
【００３１】
ＦＥＴ２２のドレイン及びソース間には、インダクタ２３及び抵抗器２４の直列回路を介して負荷４が接続されている。負荷４には、コンデンサ２５が並列に接続されている。抵抗器２４及びコンデンサ２５の接続点の電圧が、Ａ／Ｄ変換器１４に与えられる。抵抗器２４の両端には電流検出器２７が接続されており、電流検出器２７の検出電圧がＡ／Ｄ変換器１４に与えられる。
【００３２】
上述の構成において、信号発生回路１ａのＣＰＵ１１は、例えば電圧ループ制御及び電流ループ制御を並列的に実行する電流モード制御方式によって負荷４に供給する電圧を制御する。電圧ループ制御では、ＣＰＵ１１は負荷４に供給された出力電圧をＡ／Ｄ変換器１４で変換したデジタルの電圧値を、目標の電圧値から減算した偏差に基づいて、後段の電流ループ制御で目標の電流値となる操作量を演算する。この電圧ループ制御では、電圧変換回路２が出力する電圧が制御量である。
【００３３】
電流ループ制御では、ＣＰＵ１１は電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換したデジタルの電流値を、前段の電圧ループ制御からの目標の電流値から減算した偏差に基づいて、ＰＷＭ回路１５に対する操作量を演算する。ＣＰＵ１１は更に、演算した操作量（所定の値に相当：以下、目標の値という）に応じてＰＷＭ回路１５に設定可能な設定可能値（以下、単に設定値という）を決定する。ＰＷＭ回路１５は、決定された設定値が設定されることにより、設定値に応じたデューティのＰＷＭ信号を発生する。この電流ループ制御では、電圧変換回路２が出力する電流が制御量である。
【００３４】
ここで、電圧変換装置の出力電圧及び出力電流が時間的に比較的穏やかに変動する場合、上記の電圧ループ制御及び電流モード制御の制御周期をＰＷＭ周期のＮ倍（Ｎは２以上の自然数）の周期で行っても十分であると言える。そこで本実施の形態１では、ＰＷＭ周期のＮ周期毎にＰＷＭ回路１５に対するＮ個の設定値をまとめて決定してデューティデータテーブル１３１に記憶しておき、ＰＷＭ周期で発生する割込処理にて１周期毎に１つの設定値をＰＷＭ回路１５に設定する。以下では、簡単のためにＮ＝３とする。
【００３５】
次に、ＰＷＭ信号生成部１５３がデューティレジスタ１５２の内容に応じたＰＷＭ信号を生成する仕組みについて説明する。
図２は、本発明の実施の形態１に係る信号発生回路１ａの動作を説明するためのタイミング図である。図２に示す５つのタイミング図は、何れも同一の時間軸を横軸としてあり、縦軸には、図の上から、生成されるＰＷＭ信号の信号レベル、ＰＷＭ周期で実行される割込処理の実行状態、レジスタバッファ１５１の内容、レジスタバッファ１５１の内容をデューティレジスタ１５２にロードするためのロード信号のオン／オフ状態、及びデューティレジスタ１５２の内容を示してある。
【００３６】
ＰＷＭ信号は、時刻ｔ２１からｔ２２まで、時刻ｔ２２からｔ２３まで、及び時刻ｔ２３からｔ３１までの夫々が、Ｎ周期（Ｎ＝３）における第１周期、第２周期、及び第３周期であり、信号レベルがＨ（ハイ）であるオン時間が夫々時間Ｔ２１、Ｔ２２及びＴ２３である。時刻ｔ１３からｔ２１までは、１つ前のＮ周期における第３周期であり、オン時間は時間Ｔ１３である。ＰＷＭ信号の各周期における信号レベルがＨからＬに変化する時の立ち下がりが、割込コントローラ１６に対する割込要求として受け付けられて割込処理が１回実行される。
【００３７】
具体的には、時刻ｔ１３、ｔ２１、ｔ２２及びｔ２３夫々から時間Ｔ１３、Ｔ２１、Ｔ２２及びＴ２３が経過した時に割込処理が１回だけ実行される。このうち、第３周期における割込処理は、第１周期及び第２周期における割込処理と比較して、次のＮ周期のための設定値をまとめて算出するための時間だけ実行時間が長くなる。算出された設定値は、デューティデータテーブル１３１における第１アドレスから第３アドレスまでの連続した記憶領域に、夫々第１設定値、第２設定値及び第３設定値として記憶される。
【００３８】
デューティデータテーブル１３１に記憶された第１設定値、第２設定値及び第３設定値夫々は、各設定値が記憶されたときの第３周期における割込処理、並びに次のＮ周期における第１周期及び第２周期夫々における割込処理により順次読み出されて、レジスタバッファ１５１に設定される。これにより、第１周期、第２周期及び第３周期夫々における割込処理では、レジスタバッファ１５１の内容が、第２設定値、第３設定値及び次のＮ周期のための第１設定値に書き替えられる。
【００３９】
一方、ＰＷＭ信号の信号レベルがＬからＨに変化する時の立ち上がり、即ち時刻ｔ１３、ｔ２１、ｔ２２、ｔ２３、及びｔ３１で、ＰＷＭ信号生成部１５３からデューティレジスタ１５２に対してレジスタバッファ１５１の内容をロードするためのロード信号が与えられる。これにより、第１周期、第２周期及び第３周期夫々の間、デューティレジスタ１５２の内容は第１設定値、第２設定値及び第３設定値に保持される。この内容によって第１周期、第２周期及び第３周期夫々におけるＰＷＭ信号のオン時間が決定されてデューティが定まる。
【００４０】
なお、図２に示す例では、１つ前のＮ周期における第３周期内に、次のＮ周期のための３つの設定値を算出したが、この算出が第３周期内に完了しない場合は、デューティデータテーブル１３１をダブルバッファとして、デューティデータテーブル１３１に対する書き込みと読み出しとが競合しないようにすればよい。具体的には、連続する第３周期、第１周期及び第２周期の間に３つの設定値を算出して一方のバッファに書き込み、これに続く第３周期、第１周期及び第２周期の間に次の３つの設定値を算出して他方のバッファに書き込むと共に、各周期における割込処理にて一方のバッファから先に算出した３つの設定値を順次読み出すようにすればよい。
【００４１】
次に、目標の値に応じた設定値をＰＷＭ回路１５に設定する具体例について説明する。
図３は、Ｎ個の設定値によってＰＷＭ信号の平均的なデューティが定まる動作を説明するための説明図である。図の横軸は時間を表し、縦軸はＰＷＭ信号の信号レベルを表す。図３では、３つの連続するＮ（＝３）周期夫々について、ＰＷＭ周期の第１周期、第２周期及び第３周期におけるＰＷＭ信号がオン／オフに変化する様子を示してある。各ＰＷＭ周期におけるＰＷＭ信号は、前半がオンであり、後半がオフである。
【００４２】
本実施の形態１では、ＰＷＭ回路１５が発生するＰＷＭ信号の周期が１０μｓであり、ＰＷＭ回路１５に設定可能な値の最小の増分が１であって、この増分の１がＰＷＭ信号のデューティの３％に対応する。換言すれば、ＰＷＭ回路１５が発生するＰＷＭ信号のデューティは、３％刻みで設定が可能である。その一方で、ＣＰＵ１１がＰＷＭ回路１５に設定すべき目標の値として演算した結果の最小の増分は０．１又はそれ以下であるものとする。この演算は、例えばＰＩＤ演算であり、演算が行われるタイミング及びＰＷＭ回路１５に設定値が設定されるタイミングの例は、図２に示した通りである。
ＰＩＤ演算によって目標のデューティが算出される場合は、算出されたデューティの％値の最小の増分を０．３％とし、算出されたデューティに１００／３を乗じた値を上記の目標の値とすれば、上記の場合と同じ結果が得られる。
【００４３】
図３に示すタイミングにおいて、最初のＮ周期におけるＰＩＤ演算の結果が１９．４（デューティで言えば１９．４×３＝５８．２％に相当：以下、対応する％値のみを括弧書きで示す）である場合、前述した第１設定値、第２設定値及び第３設定値の夫々が、１９（５７％）、２０（６０％）及び１９（５７％）として決定される。設定値の増分の１がデューティの３％に対応し、デューティの１％が０．１μｓに対応するから、各設定値によって次のＮ周期に発生する各ＰＷＭ信号のオン時間は、夫々５．７μｓ、６．０μｓ及び５．７μｓとなり、平均のオン時間が５．８μｓとなる。これは即ち平均のデューティが５８％になったことを示す。
【００４４】
同様にして、２つ目のＮ周期におけるＰＩＤ演算の結果が１９．６（５８．８％）である場合、第１設定値、第２設定値及び第３設定値の夫々が、１９（５７％）、２０（６０％）及び２０（６０％）として決定される。その結果、各設定値によって次のＮ周期に発生する各ＰＷＭ信号のオン時間は、夫々５．７μｓ、６．０μｓ及び６．０μｓとなり、平均のオン時間が５．９μｓとなる。これは即ち平均のデューティが５９％になったことを示す。このように、Ｎ周期におけるＰＷＭ信号の平均のデューティは、１％刻みで設定可能となる。
【００４５】
次に、目標の値に対応する第１設定値、第２設定値及び第３設定値の決定方法について説明する。
図４は、本発明の実施の形態１に係る信号発生回路１ａでＮ個の設定値を決定する方法を説明するための説明図である。図中「○」はＮ個（Ｎ＝３）の設定値を表し、「●」はＭ個（２≦Ｍ≦Ｎ）の設定値の平均値を表す。第１設定値については平均値が意味を持たないので、「●」の個数は「○」の個数よりも１つだけ少ない。
【００４６】
目標の値Ｘに対して、先ず最も近い設定値Ｙ及び２番目に近い設定値Ｚが特定される。図４の例では、Ｘより大きく、且つＸより１／２以上大きくないＹが最初に特定され、ＺがＹ−１と特定される。図４に示す場合とは異なって、Ｘより小さく、且つＸより１／２以上小さくないＹが最初に特定される場合（図示を省略）、ＺがＹ＋１と特定される。
【００４７】
本実施の形態１では、Ｙ及びＹ−１のうちからＮ個の設定値が順次決定される。その際に、第１設定値から第Ｍ（２≦Ｍ≦Ｎ）設定値までの平均値が目標の値Ｘに最も近い値となるように第Ｍ設定値が決定される。第１設定値については、第１及び第２設定値の平均値が目標の値Ｘに最も近くなることを見越して第２設定値よりも先に決定されるため、第１設定値は、常にＹと決定される。図４の場合、第２設定値の候補値はＹ又はＹ−１である。
【００４８】
第２設定値が決定される場合、第２設定値の２つの候補値夫々と第１設定値との平均値のうち、どちらがＸに近いのかが判定される。この場合、２つの候補値はＹ又はＹ−１であり、第１設定値はＹであるから、Ｙ及びＹの平均値であるＹと、Ｙ−１及びＹの平均値であるＹ−１／２とを比較してどちらがＸに近いのかが判定される。図４の場合は、ＹよりもＹ−１／２の方がＸに近いため、第２設定値はＹ−１と決定される。
【００４９】
第３設定値が決定される場合、第３設定値の２つの候補値夫々と第２設定値及び第１設定値との平均値のうち、どちらがＸに近いのかが判定される。この場合、第３設定値の２つの候補値はＹ又はＹ−１であり、第２設定値はＹ−１であり、第１設定値はＹであるから、Ｙ、Ｙ−１及びＹの平均値であるＹ−１／３と、Ｙ−１、Ｙ−１及びＹの平均値であるＹ−２／３のうちのどちらがＸに近いのかが判定される。図２の場合は、Ｙ−２／３よりもＹ−１／３の方がＸに近いため、第３設定値はＹ−１／３と決定される。
【００５０】
以上の図２、３及び４では、Ｎが３の場合について説明したが、Ｎが２又は４以上の場合についても同様である。以下では、上述したＮ個の設定値を決定する信号発生回路１ａの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２ａに予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図５は、本発明の実施の形態１に係る信号発生回路１ａでＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートであり、図６は、本発明の実施の形態１における設定値決定のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。
【００５１】
図５におけるループカウンタＪと、図６における目標の値Ｘ、目標の値に最も近い値Ｙ、２番目に近い値Ｚ、ループカウンタＭ、Ｍ個の設定値の合計値Ｓ、値Ａｙ及び値Ａｚは、ＲＡＭ１３ａに記憶される。ループカウンタＪの初期値はＮである。図６の処理で決定された第１、第２及び第３設定値は、デューティデータテーブル１３１にアドレス順に記憶される。
【００５２】
ＰＷＭ周期の割込が発生してＣＰＵ１１の制御が図５の処理に移った場合、ＣＰＵ１１は、ループカウンタＪがＮ（ここでは３）であるか否かを判定し（Ｓ１０）、Ｎである場合（Ｓ１０：ＹＥＳ）、Ｊを１とする（Ｓ１１）。その後、ＣＰＵ１１は、負荷４に供給された出力電圧をＡ／Ｄ変換器１４で変換したデジタルの出力電圧値を取り込み（Ｓ１２）、取り込んだ出力電圧値に基づいて電圧ループ制御に係る演算を実行し（Ｓ１３）、操作量として目標の電流値を算出する。
【００５３】
その後、ＣＰＵ１１は、電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換したデジタルの出力電流値を取り込み（Ｓ１４）、取り込んだ出力電流値に基づいて電流ループ制御に係る演算を実行し（Ｓ１５）、操作量としてＰＷＭ回路１５に設定すべき目標の値Ｘを算出してＲＡＭ１３ａに記憶する。電流ループ制御を省略するために、ステップＳ１４及びＳ１５を実行しないようにしてもよい。次いで、ＣＰＵ１１は、設定値決定に係るサブルーチンを呼び出して実行する（Ｓ１６）。
【００５４】
設定値決定に係るサブルーチンからリターンした場合、ＣＰＵ１１は、Ｎ個の設定値のうちの第Ｊ設定値をデューティデータテーブル１３１から読み出し（Ｓ１７）、読み出した第Ｊ設定値をレジスタバッファ１５１に設定して（Ｓ１８）、割り込まれたルーチンにリターンする。
一方、ステップＳ１０でＪがＮではない場合（Ｓ１０：ＮＯ）、ＣＰＵ１１は、Ｊを１だけインクリメントした（Ｓ１９）後、第Ｊ設定値をレジスタバッファ１５１に設定するためにステップＳ１７に処理を移す。
【００５５】
図６に移って、ＰＷＭ割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、ＲＡＭ１３ａに記憶された目標の値Ｘに最も近い設定値Ｙを特定する（Ｓ２１）と共に、２番目に近い設定値Ｚを特定し（Ｓ２２）、更に第１設定値をＹと決定する（Ｓ２３）。この時点で、ＺはＹ＋１又はＹ−１の何れか一方に特定される。次いで、ＣＰＵ１１は、ループカウンタＭを１とし（Ｓ２４）、Ｍ個の設定値の合計値ＳをＹとする（Ｓ２５）。
【００５６】
その後、ＣＰＵ１１は、ＭがＮであるか否かを判定し（Ｓ２６）、Ｎである場合（Ｓ２６：ＹＥＳ）、呼び出されたルーチンにリターンする。ＭがＮではない場合（Ｓ２６：ＮＯ）、ＣＰＵ１１は、Ｍを１だけインクリメントした（Ｓ２７）後、（Ｓ＋Ｙ）／Ｍの値Ａｙを算出する（Ｓ２８）と共に、（Ｓ＋Ｚ）／Ｍの値Ａｚを算出する（Ｓ２９）。ここで算出したＡｙ及びＡｚは、Ｍ個の設定値の平均値になり得る２つの候補値である。
【００５７】
次いで、ＣＰＵ１１は、｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜以下であるか否かを判定する（Ｓ３０）。ここでの判定は、上記２つの候補値のうち、何れか目標の値Ｘに近いのかを判定するものである。｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜以下である場合（Ｓ３０：ＹＥＳ）、ＣＰＵ１１は、第Ｍ設定値をＹと決定し（Ｓ３１）、Ｍ個の設定値の合計値ＳをＳ＋Ｙに置き換えた（Ｓ３２）後、ステップＳ２６に処理を移す。一方、｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜より大きい場合（Ｓ３０：ＮＯ）、ＣＰＵ１１は、第Ｍ設定値をＺと決定し（Ｓ３３）、Ｍ個の設定値の合計値ＳをＳ＋Ｚに置き換えた（Ｓ３４）後、ステップＳ２６に処理を移す。
【００５８】
上述のフローチャートでは、目標の値Ｘに最も近い設定値Ｙと共に２番目に近い設定値Ｚを先に特定して、Ｚの値（Ｙ＋１又はＹ−１）をＲＡＭ１３ａに記憶したが、この方法に限定されるものではない。例えば、第Ｍ設定値を決定する際に、第１設定値から第Ｍ−１設定値までの平均値を算出しておき、この平均値と目標の値Ｘとの大小関係を判定することによって、ＺがＹ＋１であるのか、又はＹ−１であるのかを都度特定するようにしてもよい。
【００５９】
次に、上述のようにして決定されたＮ個の設定値の複数の例について説明する。
図７は、本発明の実施の形態１に係る信号発生回路１ａで目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。目標の値は、小数以下２桁の数値で表されるものとする。例えば目標の値が０．００から０．１７の範囲内にある場合、第１、第２及び第３設定値は、夫々０、０及び０と決定される。この場合、Ｎ個の設定値の平均値は０．００であり、これによるＰＷＭ信号のデューティの平均値は０％となり、オン時間は０．０μｓである。目標の値が０．１７から０．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々０、１及び０と決定され、Ｎ個の設定値の平均値は四捨五入して０．３３であり、これによるＰＷＭ信号のデューティの平均値は１％となり、オン時間は０．１μｓである。
【００６０】
目標の値が０．５０から０．８３の範囲内にある場合、第１、第２及び第３設定値は、夫々０、１及び１と決定され、Ｎ個の設定値の平均値は０．６７であり、これによるＰＷＭ信号のデューティの平均値は２％となり、オン時間は０．２μｓである。目標の値が０．８３から１．１７の範囲内にある場合、第１、第２及び第３設定値は、夫々１、１及び１と決定され、Ｎ個の設定値の平均値は１．００であり、これによるＰＷＭ信号のデューティの平均値は３％となり、オン時間は０．３μｓである。以下同様に、目標の値が１だけ大きくなる毎に、Ｎ個の設定値及びその平均値が１だけ大きくなり、デューティの平均値が３％だけ大きくなり、オン時間の平均値が０．３μｓだけ長くなる。
【００６１】
特に図３に対応する場合について言えば、目標の値が１９．１７から１９．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々１９、２０及び１９と決定され、Ｎ個の設定値の平均値は１９．３３であり、これによるＰＷＭ信号のデューティの平均値は５８％となり、オン時間は５．８μｓである。また、目標の値が１９．５０から１９．８３の範囲内にある場合、第１、第２及び第３設定値は、夫々１９、２０及び２０と決定され、Ｎ個の設定値の平均値は１９．６６であり、これによるＰＷＭ信号のデューティの平均値は５９％となり、オン時間は５．９μｓである。
【００６２】
以上のように本実施の形態１によれば、制御部１０ａの中枢として機能するＣＰＵ１１は、ＰＷＭ回路１５に設定すべき目標の値Ｘに応じてＰＷＭ回路１５に設定可能な設定値を決定して設定する。具体的には、ＣＰＵ１１は、ＰＷＭ回路１５が有するＰＷＭ信号生成部１５３が発生するＰＷＭ信号のＮ（＝３）周期毎に、目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚを特定し、特定したＹ及びＺの大きさとＸの大きさとを比較した結果により、Ｙ及びＺの中からＮ個の設定値を決定して、上記ＰＷＭ信号の１周期毎に１つずつＰＷＭ回路１５に設定する。
これにより、ＣＰＵ１１が決定するＮ個の設定値について目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚの割合が適宜特定されるため、Ｎ個の設定値の平均的な値が、ＰＷＭ回路１５に設定可能な値の最小の増分よりもきめ細かく調整される。
従って、設定された値に応じたデューティを有する信号を周期的に発生するＰＷＭ回路（発生部）１５に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能となる。
【００６３】
また、実施の形態１によれば、ＣＰＵ１１が決定するＮ個の設定値について、目標の値Ｘに最も近い設定値Ｙを第１設定値と決定し、第１設定値から第Ｍ設定値（２≦Ｍ≦Ｎ）までの平均的な値が目標の値Ｘに最も近くなるように、第Ｍ設定値を決定することをＮ−１回だけ繰り返す。
従って、ＰＷＭ信号のＮ周期中のどの周期にあっても、第１周期からその周期までにＰＷＭ回路１５に設定された設定値の平均的な値を目標の値Ｘに最も近い値にすることが可能となる。
【００６４】
（実施の形態２）
実施の形態１が、第１設定値及び第Ｍ設定値（２≦Ｍ≦Ｎ）を直接的に順次決定する形態であるのに対し、実施の形態２は、Ｍ個の設定値のうち目標の値に２番目に近い設定値の個数を算出することにより、Ｎ個の設定値を間接的に決定する形態である。
実施の形態２における電圧変換装置の構成は、実施の形態１における図１に示すものと同様であるため、実施の形態１に対応する箇所には同一の符号を付してその説明を省略する。
【００６５】
図８は、本発明の実施の形態２に係る信号発生回路１ａでＮ個の設定値を決定する方法を説明するための説明図である。目標の値Ｘに対して、先ず最も近い設定値Ｙ及び２番目に近い設定値Ｚが特定される。図８の例では、Ｘより小さく、且つＸより１／２以上小さくないＹが最初に特定され、ＺがＹ＋１と特定される。
【００６６】
さて、第１設定値から第Ｎ設定値までが全てＹと決定されたと仮定すると、全ての設定値の平均値はＹとなる。次に、Ｎ個の設定値のうち１つだけ設定値がＹではなくＺ（図８の場合はＹ＋１）と決定された場合、全ての設定値の平均値は、Ｙから１／Ｎだけ増減（図８の場合は増加）する。同様に、Ｚと決定される設定値が１つ増加する毎に全ての設定値の平均値が１／Ｎだけ増減（図８の場合は増加）する。
【００６７】
Ｚと決定される設定値の数と全ての設定値の平均値との関係が上述のとおりであることを考慮して、Ｚと決定される設定値の数を求めるには、ＹからＺに向けて１／Ｎずつ増減させた値とＸとの大小関係を都度判定すればよい。より具体的には、１／ＮずつＫ回増減して大小関係が逆転した場合、Ｋ回増減した値ｙａと、Ｋ−１回増減した値ｙｂとで、どちらがＸに近いかを判定し、近い方の回数（Ｋ又はＫ−１）をＺと決定される設定値の数とすればよい。
【００６８】
更に具体的には、Ｋ−１回増減した値ｙｂから１／２Ｎだけ増減した値ｙｃとＸとの大小関係を判定すればよい。図８の場合は、Ｋ＝２であり、ｙｃの方がＸより大きいと判定されるため、Ｋ−１の値がＺと判定される設定値の数となる。
【００６９】
上述したアルゴリズムをＸの側から見れば、ＸとＹとの差分ｘから１／Ｎを減算することを繰り返し、Ｋ回減算したときに減算結果ｘａが負になった場合、ｘから１／ＮをＫ−１回減算した値ｘｂから更に１／２Ｎを減算した値ｘｃが負になるか否かによって、Ｚと決定される設定値の数を決定すればよい。図８の例ではＫ＝２であり、ｘｃが負になるから、Ｚの数が１と決定される。仮にｘｃが正であればＺの数が２と決定される。
【００７０】
なお、ＸとＹとの差分ｘから先に１／２Ｎを減算しておき、この減算結果から１／Ｎが何回減算したときに減算結果が負になるかによって、Ｚと決定される設定値の数を決定してもよい。１／２Ｎを減算したときの減算結果が負であれば、Ｚの数が０と決定され、１／ＮをＫ回減算したときの減算結果が負であればＺの数がＫと決定される。後述するフローチャートでは、このアルゴリズムで説明する。図８の例では、ｘから１／２Ｎを減算した結果から１／Ｎを１回減算したときに減算結果が負になるから、Ｚの数が１と決定される。
【００７１】
以下では、上述した信号発生回路１ａの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２ａに予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図９は、本発明の実施の形態２における設定値決定のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。図９における設定値の数Ｋ、及びＸとＹの差分ｘは、ＲＡＭ１３ａに記憶される。ＰＷＭ割込処理に係るＣＰＵ１１の処理手順は、実施の形態１における図５に示すものと同様であるため、図示及び説明を省略する。
【００７２】
ＰＷＭ割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、ＲＡＭ１３ａに記憶された目標の値Ｘに最も近い設定値Ｙを特定する（Ｓ４０）と共に、２番目に近い設定値Ｚを特定し（Ｓ４１）、更にＺと決定される設定値の数Ｋを０とする（Ｓ４２）。その後、ＣＰＵ１１は、ＸとＹの差分ｘを算出し（Ｓ４３）、算出したｘから１／２Ｎを減算した値を新たにｘとする（Ｓ４４）。
【００７３】
次いで、ＣＰＵ１１は、ｘが負であるか否かを判定し（Ｓ４５）、負である場合（Ｓ４５：ＹＥＳ）、後述するステップＳ４９に処理を移す。ｘが負ではない場合（Ｓ４５：ＮＯ）、ＣＰＵ１１は、Ｋの値を１だけインクリメントし（Ｓ４６）、ｘから１／Ｎを減算した値を新たにｘとする（Ｓ４７）。
【００７４】
次いで、ＣＰＵ１１は、ｘが負であるか否かを判定し（Ｓ４８）、負ではない場合（Ｓ４８：ＮＯ）、ステップＳ４６に処理を移す。ｘが負である場合（Ｓ４８：ＹＥＳ）、ＣＰＵ１１は、この時点で（値が）Ｙと決定されたＮ−Ｋ個の設定値と、（値が）Ｚと決定されたＫ個の設定値とをデューティデータテーブル１３１に記憶し（Ｓ４９）、呼び出されたルーチンにリターンする。
なお、ステップＳ４５及びＳ４８では、ｘが負であるか否かを判定したが、判定に等号を含めて、ｘが０以下で有るか否かを判定するようにしてもよい。
【００７５】
次に、上述のようにして決定されたＮ個の設定値の複数の例について説明する。
図１０は、本発明の実施の形態２に係る信号発生回路１ａで目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。図１０では、Ｎ個の設定値に含まれる第１設定値、第２設定値及び第３設定値を数値の昇順に並べてあるが、これに限定されるものではなく、降順に並べてもよいし、順不同に並べてもよい。
【００７６】
図１０に示す目標の値及びＮ個の設定値は、実施の形態１における図７に示すものと比較して、第１設定値、第２設定値及び第３設定値の並び順が一部異なるだけであり、図表中の数値そのものに違いはない。Ｎ個の設定値の平均値は、図７に示す値と全く同一である。
【００７７】
具体的に異なる点を挙げると、目標の値が０．１７から０．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々０、０及び１と決定され、目標の値が１．１７から０．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々１、１及び２と決定される。また、目標の値が１９．１７から１９．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々１９、１９及び２０と決定される。
【００７８】
以上のように本実施の形態２によれば、制御部１０ａが決定するＮ個の設定値について、Ｎ個全ての設定値の平均的な値が目標の値に最も近くなるようにＮ個の設定値を決定する。
これにより、信号のＮ周期全体について、発生部に設定されたＮ個の設定値の平均的な値が目標の値に最も近くなる。
【００７９】
（実施の形態３）
実施の形態１は、決定されたＮ個の設定値が、ＲＡＭ１３ａに含まれるデューティデータテーブル１３１に一旦書き込まれた後、ＰＷＭ周期で順次読み出される形態であるのに対し、実施の形態３は、Ｎ個の設定値が、ＲＯＭに含まれるデューティデータテーブルに予め記憶された内容から決定されて、ＰＷＭ周期で順次読み出される形態である。
図１１は、本発明の実施の形態３に係る信号発生回路１ｂを備える電圧変換装置の構成例を示すブロック図である。
【００８０】
信号発生回路１ｂは、ＣＰＵ１１を有するマイクロコンピュータからなる。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ１２ｂ、一時的に発生した情報を記憶するＲＡＭ１３ｂ、Ａ／Ｄ変換器１４、ＰＷＭ回路１５、及び割込コントローラ１６と互いにバス接続されている。信号発生回路１ｂのうち、ＰＷＭ回路１５を除いたものが制御部１０ｂであるが、ＰＷＭ回路１５が制御部１０ｂに含まれていてもよい。
【００８１】
ＲＯＭ１２ｂは、デューティデータテーブル（記憶部に相当）１２１を含み、該デューティデータテーブル１２１には、実施の形態２における図１０に示す目標の値の各範囲に夫々対応付けられたＮ個の設定値が予め複数組記憶されている。デューティデータテーブル１２１は、制御部１０ｂの外部の他のメモリに含まれていてもよい。デューティデータテーブル１２１に記憶された複数組のＮ個の設定値の中から、Ｎ周期毎の割込処理にて１組の第１設定値、第２設定値及び第３設定値が決定される。
【００８２】
ＲＡＭ１３ｂは、実施の形態１におけるＲＡＭ１３ａとは異なり、デューティデータテーブル１３１を含まない。信号発生回路１ｂの動作を説明するためのタイミング図については、実施の形態１の図２に示すものと同様である。
その他、実施の形態１に対応する箇所には同様の符号を付して、その説明を省略する。
【００８３】
デューティデータテーブル１２１に記憶された内容から決定された第１設定値、第２設定値及び第３設定値夫々は、各設定値が決定されたときの第３周期における割込処理、並びに次のＮ周期における第１周期及び第２周期夫々における割込処理により順次読み出されて、レジスタバッファ１５１に設定される。
【００８４】
以下では、上述したＮ個の設定値を決定する信号発生回路１ｂの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２ｂに予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図１２は、本発明の実施の形態３に係る信号発生回路１ｂでＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートである。図１２におけるループカウンタＪ及び目標の値Ｘは、ＲＡＭ１３ｂに記憶される。ループカウンタＪの初期値はＮである。
【００８５】
なお、ステップＳ５０からＳ５８までの処理のうち、ステップＳ５６以外の処理は、実施の形態１における図５に示すステップＳ１０からＳ１８までの処理と同様であるため、詳細な説明を省略する。
【００８６】
ＰＷＭ周期の割込が発生してＣＰＵ１１の制御が図１２の処理に移った場合、ＣＰＵ１１は、ループカウンタＪがＮ（ここでは３）であるか否かを判定し（Ｓ５０）、Ｎである場合（Ｓ５０：ＹＥＳ）、Ｊを１とする（Ｓ５１）。その後、ＣＰＵ１１は、出力電圧に基づく電圧ループ制御、及び出力電流に基づく電流ループ制御に係る演算を実行する（Ｓ５２〜Ｓ５５）。
【００８７】
次いで、ＣＰＵ１１は、デューティデータテーブル１２１の内容、即ちテーブルに記憶された目標の値の各範囲と、上述の演算によって算出した目標の値Ｘとを照合する（Ｓ５６）。照合の結果、目標の値Ｘが含まれる範囲に対応してデューティデータテーブル１２１に記憶されているＮ個の設定値が、決定された設定値となる。
【００８８】
次いで、ＣＰＵ１１は、第Ｊ設定値をデューティデータテーブル１２１から読み出し（Ｓ５７）、読み出した第Ｊ設定値をレジスタバッファ１５１に設定して（Ｓ５８）、割り込まれたルーチンにリターンする。、
【００８９】
以上のように本実施の形態３によれば、その平均的な値が目標の値Ｘに最も近くなるように予め算出されたＮ個の設定値と、目標の値の範囲との対応関係がＲＯＭ１２ｂに記憶されている。ＣＰＵ１１は、ＰＷＭ回路１５に設定すべき目標の値Ｘに対応するＮ個の設定値を、ＲＯＭ１２ｂの記憶情報から決定する。
従って、目標の値Ｘに応じて決定すべきＮ個の設定値を、ＣＰＵ１１による制御の実行時に容易に決定することが可能となる。
【００９０】
また、実施の形態３によれば、制御部１０ｂに含まれるＣＰＵ１１が、割込処理にてＲＯＭ１２ｂからＮ個の設定値を順次読み出してＰＷＭ回路１５に設定する。
従って、ＲＯＭ１２ｂの内容を順次ＰＷＭ回路１５に設定することが可能となる。
【００９１】
更に、実施の形態１、２又は３によれば、上述の信号発生回路１ａ又は１ｂが発生したＰＷＭ信号のデューティに応じたスイッチングによって電圧変換回路２が電圧を変換し、変換された電圧に基づくＰＷＭ制御により、信号発生回路１ａ又は１ｂのＣＰＵ１１がＰＷＭ回路１５に設定すべき目標の値を算出する。
従って、ＰＷＭ信号を周期的に発生するＰＷＭ回路１５に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路１ａ又は１ｂを電圧変換装置に適用して、出力電圧の精度を向上させることが可能となる。
【００９２】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【００９３】
１ａ、１ｂ      信号発生回路
１０ａ、１０ｂ  制御部
１１            ＣＰＵ（特定する手段、決定手段）
１２ａ、１２ｂ  ＲＯＭ
１２１          デューティデータテーブル（記憶部）
１３ａ、１３ｂ  ＲＡＭ
１３１          デューティデータテーブル
１４            Ａ／Ｄ変換器
１５            ＰＷＭ回路（発生部）
１５１          レジスタバッファ
１５２          デューティレジスタ
１５３          ＰＷＭ信号生成部
１６            割込コントローラ
２              電圧変換回路
２６            駆動回路
２７            電流検出器
３              バッテリ
４              負荷
【図１】
2016144233.tif 000003
【図２】
2016144233.tif 000004
【図３】
2016144233.tif 000005
【図４】
2016144233.tif 000006
【図５】
2016144233.tif 000007
【図６】
2016144233.tif 000008
【図７】
2016144233.tif 000009
【図８】
2016144233.tif 000010
【図９】
2016144233.tif 000011
【図１０】
2016144233.tif 000012
【図１１】
2016144233.tif 000013
【図１２】
2016144233.tif 000014
【手続補正書】
【提出日】平成28年4月15日(2016.4.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定された値に応じたＰＷＭ信号を発生する発生部と、目標の値に応じて発生部に設定可能な値を設定する制御部とを備える信号発生回路、電圧変換装置及び信号発生方法に関する。
【背景技術】
【０００２】
従来、スイッチング素子をＰＷＭ信号で駆動することによって電圧を変換する電圧変換装置が広く利用されている。このＰＷＭ制御方式の電圧変換装置では、例えば電圧の目標値に基づいて電圧指令値を算出し、算出した電圧指令値に応じた値をＰＷＭ信号の発生部に設定することによって、設定された値に応じたデューティのＰＷＭ信号を発生する。このように、スイッチング素子を駆動するＰＷＭ信号のデューティを電圧の目標値に応じて変化させることにより、電圧の目標値に応じた出力電圧が得られる。
【０００３】
ここで、ＰＷＭ信号の発生部に設定可能な値（以下、設定可能値という）の最小の増分（即ち最小単位）が比較的大きい場合は、目標値の変化に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧が階段状に変化することとなる。また例えば、ＰＷＭ制御による操作量としてＰＷＭ信号の発生部に設定すべき目標の値が算出される場合、目標の値の最小の増分よりも設定可能値の最小の増分の方が大きいときは、目標値の変化及び負荷変動に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧に誤差が生じる。
【０００４】
これに対し、特許文献１には、ＰＷＭ信号のオン／オフ時間をＰＷＭ制御の周期毎に演算する際に、電圧指令値を被除数とする除算の剰余を切り捨てて演算することによってオン／オフ時間を算出し、算出結果に基づいてＰＷＭパルスを出力するＰＷＭインバータが開示されている。上記の演算で生じた剰余は、オン／オフ時間に反映されずに切り捨てられた電圧指令値に相当する。
【０００５】
このＰＷＭインバータでは、切り捨てた剰余を次の周期以降の演算における電圧指令値に順次加算することにより、前回の演算でオン／オフ時間に反映されなかった剰余が次回の演算の際に新たなオン／オフ時間に反映され、その際の剰余が更に次の演算に反映されることが繰り返される。このため、ＰＷＭ信号の発生部に対して設定されるオン／オフ時間の平均値を、本来設定されるべき目標のオン／オフ時間に近づけることができる。つまり、発生部に設定される値の最小の増分を、平均的には実際の増分よりも小さくすることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平３−９８４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された技術では、ＰＷＭ制御の周期毎に除算を含む演算を実行してＰＷＭ信号のオン／オフ時間を決定するため、周期毎に多大な処理負荷が発生する。このため、処理能力が低い安価なマイクロコンピュータでは、目標値の変化が比較的少ない場合であっても、上記の演算処理と通信等の他の処理とを並列的に、且つ安定的に実行することができない虞があった。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、設定された値に応じたＰＷＭ信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路、電圧変換装置及び信号発生方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る信号発生回路は、設定された値に応じたＰＷＭ信号を周期的に発生する発生部と、目標の値に応じて、前記発生部に前記信号の周期毎に、前記発生部に設定可能な設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路において、前記制御部は、前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記目標の値に最も近い設定可能値及び２番目に近い設定可能値を特定する手段と、該手段が特定した２つの設定可能値及び前記目標の値夫々の大きさに基づいて、前記２つの設定可能値を組み合わせてなるＮ個の設定可能値を前記発生部に設定すべく決定する決定手段とを有することを特徴とする。
【００１０】
本発明の一態様に係る信号発生回路は、前記決定手段は、前記Ｎ個の設定可能値を、Ｍ個（Ｍは２≦Ｍ≦Ｎを満たす自然数）の設定可能値の平均的な値が前記目標の値に最も近くなるように決定するようにしてあることを特徴とする。
【００１１】
本発明の一態様に係る信号発生回路は、前記決定手段は、前記Ｎ個の設定可能値を、各設定可能値の平均的な値が、前記目標の値に最も近くなるように決定するようにしてあることを特徴とする。
【００１２】
本発明の一態様に係る信号発生回路は、目標の値及びＮ個の設定可能値の対応関係を記憶する記憶部を備え、該記憶部は、Ｎ個の設定可能値を、各設定可能値の平均的な値が、対応する目標の値に最も近くなるように予め決定して記憶してあり、前記決定手段は、前記目標の値に対応するＮ個の設定可能値を前記記憶部の記憶情報から決定するようにしてあることを特徴とする。
【００１３】
本発明の一態様に係る信号発生回路は、前記制御部は、前記決定手段が決定したＮ個の設定可能値を前記信号の周期毎に前記記憶部から順次読み出して前記発生部に設定するようにしてあることを特徴とする。
【００１４】
本発明の一態様に係る電圧変換装置は、上述の信号発生回路と、該信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づくＰＷＭ制御により、前記目標の値を算出する手段を有することを特徴とする。
【００１５】
本発明の一態様に係る信号発生方法は、設定された値に応じたＰＷＭ信号を周期的に発生する発生部と、目標の値に応じて、前記発生部に前記信号の周期毎に、前記発生部に設定可能な設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路で前記信号を発生させる方法において、前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記目標の値に最も近い設定可能値及び２番目に近い設定可能値を特定し、特定した２つの設定可能値及び前記目標の値夫々の大きさに基づいて、前記２つの設定可能値を組み合わせてなるＮ個の設定可能値を前記発生部に設定すべく決定することを特徴とする。
【００１６】
本態様にあっては、制御部は、目標の値に応じて発生部に設定可能な設定可能値を決定して設定する。具体的には、制御部は、発生部が発生する信号のＮ周期毎に、目標の値に最も近い設定可能値及び２番目に近い設定可能値を特定し、特定した２つの設定可能値の大きさと目標の値の大きさとを比較した結果により、特定した２つの設定可能値を組み合わせることによりＮ個の設定可能値を決定して、上記信号の周期毎に１つずつ発生部に設定する。
これにより、制御部が決定するＮ個の設定可能値について目標の値に最も近い設定可能値及び２番目に近い設定可能値の割合が適宜決定されるため、Ｎ個の設定可能値の平均的な値が、設定可能値の最小の増分よりもきめ細かく調整される。
【００１７】
本態様にあっては、制御部が決定するＮ個の設定可能値について、目標の値に最も近い設定可能値を１個目の設定可能値と決定し、１個目からＭ個目（２≦Ｍ≦Ｎ）までの設定可能値の平均的な値が目標の値に最も近くなるように、Ｍ個目の設定可能値を決定することをＮ−１回だけ繰り返す。
これにより、信号のＮ周期中のどの周期にあっても、第１周期からその周期までに発生部に設定された設定可能値の平均的な値が目標の値に最も近くなる。
【００１８】
本態様にあっては、制御部が決定するＮ個の設定可能値について、Ｎ個全ての設定可能値の平均的な値が目標の値に最も近くなるようにＮ個の設定可能を決定する。
これにより、信号のＮ周期全体について、発生部に設定されたＮ個の設定可能値の平均的な値が目標の値に最も近くなる。
【００１９】
本態様にあっては、その平均的な値が目標の値に最も近くなるように予め決定されたＮ個の設定可能値と、目標の値との対応関係が記憶部に記憶されている。制御部は、目標の値に対応して発生部に設定すべきＮ個の設定可能値を記憶部の記憶情報から決定する。
これにより、目標の値に応じて決定すべきＮ個の設定可能値が、制御部による制御の実行時に容易に決定される。
【００２０】
本態様にあっては、制御部は、記憶部からＮ個の設定可能値を順次読み出して発生部に設定する。
これにより、記憶部の記憶情報が、順次発生部に設定される。
【００２１】
本態様にあっては、上述の信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧変換回路が電圧を変換し、変換された電圧に基づくＰＷＭ制御により、信号発生回路の制御部が発生部に設定すべき目標の値を算出する。
これにより、信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路が電圧変換装置に適用されて、出力電圧の精度が向上する。
【発明の効果】
【００２２】
上記によれば、制御部が決定するＮ個の設定可能値について目標の値に最も近い設定可能値及び２番目に近い設定可能値の割合が適宜決定されるため、Ｎ個の設定可能値の平均的な値が、設定可能値の最小の増分よりもきめ細かく調整される。
従って、設定された値に応じたＰＷＭ信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１に係る信号発生回路を備える電圧変換装置の構成例を示すブロック図である。
【図２】本発明の実施の形態１に係る信号発生回路の動作を説明するためのタイミング図である。
【図３】Ｎ個の設定値によってＰＷＭ信号の平均的なデューティが定まる動作を説明するためのタイミング図である。
【図４】本発明の実施の形態１に係る信号発生回路でＮ個の設定値を決定する方法を説明するための説明図である。
【図５】本発明の実施の形態１に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【図６】本発明の実施の形態１における設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図７】本発明の実施の形態１に係る信号発生回路で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。
【図８】本発明の実施の形態２に係る信号発生回路でＮ個の設定値を決定する方法を説明するための説明図である。
【図９】本発明の実施の形態２における設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図１０】本発明の実施の形態２に係る信号発生回路で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。
【図１１】本発明の実施の形態３に係る信号発生回路を備える電圧変換装置の構成例を示すブロック図である。
【図１２】本発明の実施の形態３に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２４】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係る信号発生回路を備える電圧変換装置の構成例を示すブロック図である。図中１ａは信号発生回路であり、信号発生回路１ａは、デューティが変化するＰＷＭ信号を発生して電圧変換回路２に与える。電圧変換回路２は、外部のバッテリ３の電圧を変換して外部の負荷４に供給する。ここでは電圧変換回路２がバッテリ３の電圧を降圧するが、バッテリ３の電圧を昇圧又は昇降圧するものであってもよい。
【００２５】
信号発生回路１ａは、ＣＰＵ１１を有するマイクロコンピュータである。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ１２ａ、一時的に発生した情報を記憶するＲＡＭ１３ａ、アナログの電圧をデジタル値に変換するＡ／Ｄ変換器１４、ＰＷＭ信号を発生するＰＷＭ回路（発生部に相当）１５、及び複数の割込要求を処理する割込コントローラ１６と互いにバス接続されている。信号発生回路１ａのうち、ＰＷＭ回路１５を除いたものが制御部１０ａであるが、ＰＷＭ回路１５が制御部１０ａに含まれていてもよい。
【００２６】
ＲＡＭ１３ａは、ＰＷＭ回路１５が有するレジスタバッファ１５１に対して設定されるべき複数のデータが記憶されたデューティデータテーブル１３１を含んでいる。デューティデータテーブル１３１に記憶されたデータは、割込コントローラ１６が調停する後述の割込処理にて、順次レジスタバッファ１５１に設定されるようになっている。
【００２７】
ＰＷＭ回路１５は、レジスタバッファ１５１の内容が周期的にロードされるデューティレジスタ１５２と、デューティレジスタ１５２の内容に応じたデューティのＰＷＭ信号を生成するＰＷＭ信号生成部１５３とを有する。ＰＷＭ信号生成部１５３は、デューティレジスタ１５２に対してレジスタバッファ１５１の内容をロードするためのロード信号を与える。
【００２８】
ＰＷＭ信号生成部１５３は、不図示の内部クロックと、デューティレジスタ１５２の内容とに基づいて、内部クロックの周期の整数倍のオン時間を有するＰＷＭ信号を生成する。ＰＷＭ信号生成部１５３が生成したＰＷＭ信号は、電圧変換回路２に与えられると共に、割込要求の１つとして割込コントローラ１６に与えられる。
【００２９】
割込コントローラ１６は、複数の割込要求を受け付け可能に構成されており、何れかの割込要求を受け付けた場合、ＣＰＵ１１に対してインタラプトを要求する信号（所謂ＩＮＴ信号）を与え、ＣＰＵ１１からアクノレッジ信号（所謂ＩＮＴＡ信号）が与えられたときに、各割込要求に対応する割込ベクタをバスに送出する。バスに送出された割込ベクタがＣＰＵ１１に読み込まれた場合、ＣＰＵ１１が各割込要求に対応する割込処理を実行するようになっている。
【００３０】
電圧変換回路２は、ドレインがバッテリ３の正極端子に接続されたＮチャネル型のＭＯＳＦＥＴ（以下、単にＦＥＴという）２１と、該ＦＥＴ２１のソース及びバッテリ３の負極端子夫々にドレイン及びソースが接続された同期整流用のＦＥＴ２２と、ＰＷＭ回路１５のＰＷＭ信号生成部１５３から与えられたＰＷＭ信号に基づいてＦＥＴ２１及びＦＥＴ２２夫々のゲートに駆動信号を与える駆動回路２６とを備える。
【００３１】
ＦＥＴ２２のドレイン及びソース間には、インダクタ２３及び抵抗器２４の直列回路を介して負荷４が接続されている。負荷４には、コンデンサ２５が並列に接続されている。抵抗器２４及びコンデンサ２５の接続点の電圧が、Ａ／Ｄ変換器１４に与えられる。抵抗器２４の両端には電流検出器２７が接続されており、電流検出器２７の検出電圧がＡ／Ｄ変換器１４に与えられる。
【００３２】
上述の構成において、信号発生回路１ａのＣＰＵ１１は、例えば電圧ループ制御及び電流ループ制御を並列的に実行する電流モード制御方式によって負荷４に供給する電圧を制御する。電圧ループ制御では、ＣＰＵ１１は負荷４に供給された出力電圧をＡ／Ｄ変換器１４で変換したデジタル値を、目標の電圧値から減算した偏差に基づいて、後段の電流ループ制御で目標の電流値となる操作量を演算する。この電圧ループ制御では、電圧変換回路２が出力する電圧が制御量である。
【００３３】
電流ループ制御では、ＣＰＵ１１は電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換したデジタル値を、前段の電圧ループ制御からの目標の電流値から減算した偏差に基づいて、ＰＷＭ回路１５に対する操作量を演算する。ＣＰＵ１１は更に、演算した操作量（以下、目標の値という）に応じてＰＷＭ回路１５に設定可能な設定可能値（以下、単に設定値という）を決定する。ＰＷＭ回路１５は、決定された設定値が設定されることにより、設定値に応じたデューティのＰＷＭ信号を発生する。この電流ループ制御では、電圧変換回路２が出力する電流が制御量である。
【００３４】
ここで、電圧変換装置の出力電圧及び出力電流が時間的に比較的穏やかに変動する場合、上記の電圧ループ制御及び電流ループ制御の制御周期をＰＷＭ周期のＮ倍（Ｎは２以上の自然数）の周期で行っても十分であると言える。そこで本実施の形態１では、ＰＷＭ周期のＮ周期毎にＰＷＭ回路１５に対するＮ個の設定値をまとめて決定してデューティデータテーブル１３１に記憶しておき、ＰＷＭ周期で発生する割込処理にて周期毎に１つの設定値をＰＷＭ回路１５に設定する。以下では、簡単のためにＮ＝３とする。
【００３５】
次に、ＰＷＭ信号生成部１５３がデューティレジスタ１５２の内容に応じたＰＷＭ信号を生成する仕組みについて説明する。
図２は、本発明の実施の形態１に係る信号発生回路１ａの動作を説明するためのタイミング図である。図２に示す５つのタイミング図は、何れも同一の時間軸を横軸としてあり、縦軸には、図の上から、生成されるＰＷＭ信号の信号レベル、ＰＷＭ周期で実行される割込処理の実行状態、レジスタバッファ１５１の内容、レジスタバッファ１５１の内容をデューティレジスタ１５２にロードするためのロード信号のオン／オフ状態、及びデューティレジスタ１５２の内容を示してある。
【００３６】
ＰＷＭ信号は、時刻ｔ２１からｔ２２まで、時刻ｔ２２からｔ２３まで、及び時刻ｔ２３からｔ３１までの夫々が、Ｎ周期（Ｎ＝３）における第１周期、第２周期、及び第３周期であり、信号レベルがＨ（ハイ）であるオン時間が夫々時間Ｔ２１、Ｔ２２及びＴ２３である。時刻ｔ１３からｔ２１までは、１つ前のＮ周期における第３周期であり、オン時間は時間Ｔ１３である。ＰＷＭ信号の各周期における信号レベルがＨからＬに変化する時の立ち下がりが、割込コントローラ１６に対する割込要求として受け付けられて割込処理が１回実行される。
【００３７】
具体的には、時刻ｔ１３、ｔ２１、ｔ２２及びｔ２３夫々から時間Ｔ１３、Ｔ２１、Ｔ２２及びＴ２３が経過した時に割込処理が１回だけ実行される。このうち、第３周期における割込処理は、第１周期及び第２周期における割込処理と比較して、次のＮ周期のための設定値をまとめて決定するための時間だけ実行時間が長くなる。決定された設定値は、デューティデータテーブル１３１における第１アドレスから第３アドレスまでの連続した記憶領域に、夫々第１設定値、第２設定値及び第３設定値として記憶される。
【００３８】
デューティデータテーブル１３１に記憶された第１設定値、第２設定値及び第３設定値夫々は、各設定値が記憶されたときの第３周期における割込処理、並びに次のＮ周期における第１周期及び第２周期夫々における割込処理により順次読み出されて、レジスタバッファ１５１に設定される。これにより、第１周期、第２周期及び第３周期夫々における割込処理では、レジスタバッファ１５１の内容が、第２設定値、第３設定値及び次のＮ周期のための第１設定値に書き替えられる。
【００３９】
一方、ＰＷＭ信号の信号レベルがＬからＨに変化する時の立ち上がり、即ち時刻ｔ１３、ｔ２１、ｔ２２、ｔ２３、及びｔ３１で、ＰＷＭ信号生成部１５３からデューティレジスタ１５２に対してレジスタバッファ１５１の内容をロードするためのロード信号が与えられる。これにより、第１周期、第２周期及び第３周期夫々の間、デューティレジスタ１５２の内容は第１設定値、第２設定値及び第３設定値に保持される。この内容によって第１周期、第２周期及び第３周期夫々におけるＰＷＭ信号のオン時間が決定されてデューティが定まる。
【００４０】
なお、図２に示す例では、１つ前のＮ周期における第３周期内に、次のＮ周期のための３つの設定値を決定したが、この決定が第３周期内に完了しない場合は、デューティデータテーブル１３１をダブルバッファとして、デューティデータテーブル１３１に対する書き込みと読み出しとが競合しないようにすればよい。具体的には、連続する第３周期、第１周期及び第２周期の間に３つの設定値を決定して一方のバッファに書き込み、これに続く第３周期、第１周期及び第２周期の間に次の３つの設定値を決定して他方のバッファに書き込むと共に、各周期における割込処理にて一方のバッファから先に決定した３つの設定値を順次読み出すようにすればよい。
【００４１】
次に、目標の値に応じた設定値をＰＷＭ回路１５に設定する具体例について説明する。
図３は、Ｎ個の設定値によってＰＷＭ信号の平均的なデューティが定まる動作を説明するためのタイミング図である。図の横軸は時間を表し、縦軸はＰＷＭ信号の信号レベルを表す。図３では、３つの連続するＮ（＝３）周期夫々について、ＰＷＭ周期の第１周期、第２周期及び第３周期におけるＰＷＭ信号がオン／オフに変化する様子を示してある。各ＰＷＭ周期におけるＰＷＭ信号は、前半がオンであり、後半がオフである。
【００４２】
本実施の形態１では、ＰＷＭ回路１５が発生するＰＷＭ信号の周期が１０μｓであり、ＰＷＭ回路１５に設定可能な値の最小の増分が１であって、この増分の１がＰＷＭ信号のデューティの３％に対応する。換言すれば、ＰＷＭ回路１５が発生するＰＷＭ信号のデューティは、３％刻みで設定が可能である。その一方で、ＣＰＵ１１がＰＷＭ回路１５に設定すべき目標の値として演算した結果の最小の増分は０．１又はそれ以下であるものとする。この演算は、例えばＰＩＤ演算であり、演算が行われるタイミング及びＰＷＭ回路１５に設定値が設定されるタイミングの例は、図２に示した通りである。
ＰＩＤ演算によって目標のデューティが算出される場合は、算出されたデューティの％値の最小の増分を０．３％とし、算出されたデューティに１００／３を乗じた値を上記の目標の値とすれば、上記の場合と同じ結果が得られる。
【００４３】
図３に示すタイミングにおいて、最初のＮ周期におけるＰＩＤ演算の結果が１９．４（デューティで言えば１９．４×３＝５８．２％に相当：以下、対応する％値のみを括弧書きで示す）である場合、前述した第１設定値、第２設定値及び第３設定値の夫々が、１９（５７％）、２０（６０％）及び１９（５７％）として決定される。設定値の増分の１がデューティの３％に対応し、デューティの１％が０．１μｓに対応するから、各設定値によって次のＮ周期に発生する各ＰＷＭ信号のオン時間は、夫々５．７μｓ、６．０μｓ及び５．７μｓとなり、平均のオン時間が５．８μｓとなる。これは即ち平均のデューティが５８％になったことを示す。
【００４４】
同様にして、２つ目のＮ周期におけるＰＩＤ演算の結果が１９．６（５８．８％）である場合、第１設定値、第２設定値及び第３設定値の夫々が、１９（５７％）、２０（６０％）及び２０（６０％）として決定される。その結果、各設定値によって次のＮ周期に発生する各ＰＷＭ信号のオン時間は、夫々５．７μｓ、６．０μｓ及び６．０μｓとなり、平均のオン時間が５．９μｓとなる。これは即ち平均のデューティが５９％になったことを示す。このように、Ｎ周期におけるＰＷＭ信号の平均のデューティは、１％刻みで設定可能となる。
【００４５】
次に、目標の値に対応する第１設定値、第２設定値及び第３設定値の決定方法について説明する。
図４は、本発明の実施の形態１に係る信号発生回路１ａでＮ個の設定値を決定する方法を説明するための説明図である。図中「○」はＮ個（Ｎ＝３）の設定値を表し、「●」はＭ個（２≦Ｍ≦Ｎ）の設定値の平均値を表す。第１設定値については平均値が意味を持たないので、「●」の個数は「○」の個数よりも１つだけ少ない。
【００４６】
目標の値Ｘに対して、先ず最も近い設定値Ｙ及び２番目に近い設定値Ｚが特定される。図４の例では、Ｘより大きく、且つＸより１／２以上大きくないＹが最初に特定され、ＺがＹ−１と特定される。図４に示す場合とは異なって、Ｘより小さく、且つＸより１／２以上小さくないＹが最初に特定される場合（図示を省略）、ＺがＹ＋１と特定される。
【００４７】
本実施の形態１では、Ｙ及びＺ（＝Ｙ−１）のうちからＮ個の設定値が順次決定される。その際に、第１設定値から第Ｍ（２≦Ｍ≦Ｎ）設定値までの平均値が目標の値Ｘに最も近い値となるように第Ｍ設定値が順次決定される。第１設定値については、第１及び第２設定値の平均値が目標の値Ｘに最も近くなることを見越して第２設定値よりも先に決定されるため、第１設定値は、常にＹと決定される。図４の場合、第２設定値の候補値はＹ又はＺである。
【００４８】
第２設定値が決定される場合、第２設定値の２つの候補値夫々と第１設定値との平均値のうち、どちらがＸに近いのかが判定される。この場合、２つの候補値はＹ又はＺ（＝Ｙ−１）であり、第１設定値はＹであるから、ＹとＹとの平均値であるＹ、及びＹ−１とＹとの平均値であるＹ−１／２を比較してどちらがＸに近いのかが判定される。図４の場合は、ＹよりもＹ−１／２の方がＸに近いため、第２設定値はＺと決定される。
【００４９】
第３設定値が決定される場合、第３設定値の２つの候補値夫々と第２設定値及び第１設定値との平均値のうち、どちらがＸに近いのかが判定される。この場合、第３設定値の２つの候補値はＹ又はＺ（＝Ｙ−１）であり、第２設定値はＺであり、第１設定値はＹであるから、ＹとＹ−１とＹとの平均値であるＹ−１／３、及びＹ−１とＹ−１とＹとの平均値であるＹ−２／３のうちのどちらがＸに近いのかが判定される。図２の場合は、Ｙ−２／３よりもＹ−１／３の方がＸに近いため、第３設定値はＹと決定される。
【００５０】
以上の図２、３及び４では、Ｎが３の場合について説明したが、Ｎが２又は４以上の場合についても同様である。以下では、上述したＮ個の設定値を決定する信号発生回路１ａの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２ａに予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図５は、本発明の実施の形態１に係る信号発生回路１ａでＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートであり、図６は、本発明の実施の形態１における設定値決定のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。
【００５１】
図５におけるループカウンタＪと、図６における目標の値Ｘ、目標の値Ｘに最も近い値Ｙ、２番目に近い値Ｚ、ループカウンタＭ、Ｍ個の設定値の合計値Ｓ、値Ａｙ及び値Ａｚは、ＲＡＭ１３ａに記憶される。ループカウンタＪの初期値はＮである。図６の処理で決定された第１、第２及び第３設定値は、デューティデータテーブル１３１内の連続したアドレスに順次記憶される。
【００５２】
ＰＷＭ周期の割込が発生してＣＰＵ１１の制御が図５の処理に移った場合、ＣＰＵ１１は、ループカウンタＪがＮ（ここでは３）であるか否かを判定し（Ｓ１０）、Ｎである場合（Ｓ１０：ＹＥＳ）、Ｊを１とする（Ｓ１１）。その後、ＣＰＵ１１は、負荷４に供給された出力電圧をＡ／Ｄ変換器（検出部に相当）１４で変換した出力電圧値を取り込み（Ｓ１２）、取り込んだ出力電圧値に基づいて電圧ループ制御に係る演算を実行し（Ｓ１３）、操作量として目標の電流値を算出する。
【００５３】
その後、ＣＰＵ１１は、電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換した出力電流値を取り込み（Ｓ１４）、取り込んだ出力電流値に基づいて電流ループ制御に係る演算を実行し（Ｓ１５）、操作量としてＰＷＭ回路１５に設定すべき目標の値Ｘを算出してＲＡＭ１３ａに記憶する。電流ループ制御を省略するために、ステップＳ１４及びＳ１５を実行しないようにしてもよい。次いで、ＣＰＵ１１は、設定値決定に係るサブルーチンを呼び出して実行する（Ｓ１６）。
【００５４】
設定値決定に係るサブルーチンからリターンした場合、ＣＰＵ１１は、Ｎ個の設定値のうちの第Ｊ設定値をデューティデータテーブル１３１から読み出し（Ｓ１７）、読み出した第Ｊ設定値をレジスタバッファ１５１に設定して（Ｓ１８）、割り込まれたルーチンにリターンする。
一方、ステップＳ１０でＪがＮではない場合（Ｓ１０：ＮＯ）、ＣＰＵ１１は、Ｊを１だけインクリメントした（Ｓ１９）後、第Ｊ設定値をレジスタバッファ１５１に設定するためにステップＳ１７に処理を移す。
【００５５】
図６に移って、ＰＷＭ割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、ＲＡＭ１３ａに記憶された目標の値Ｘに最も近い設定値Ｙを特定する（Ｓ２１：特定する手段に相当）と共に、２番目に近い設定値Ｚを特定し（Ｓ２２：特定する手段に相当）、更に第１設定値をＹと決定する（Ｓ２３：決定手段に相当）。この時点で、ＺはＹ＋１又はＹ−１の何れか一方に特定される。次いで、ＣＰＵ１１は、ループカウンタＭを１とし（Ｓ２４）、Ｍ個の設定値の合計値ＳをＹとする（Ｓ２５）。
【００５６】
その後、ＣＰＵ１１は、ＭがＮであるか否かを判定し（Ｓ２６）、Ｎである場合（Ｓ２６：ＹＥＳ）、呼び出されたルーチンにリターンする。ＭがＮではない場合（Ｓ２６：ＮＯ）、ＣＰＵ１１は、Ｍを１だけインクリメントした（Ｓ２７）後、（Ｓ＋Ｙ）／Ｍの値Ａｙを算出する（Ｓ２８）と共に、（Ｓ＋Ｚ）／Ｍの値Ａｚを算出する（Ｓ２９）。ここで算出したＡｙ及びＡｚは、Ｍ個の設定値の平均値になり得る２つの候補値である。
【００５７】
次いで、ＣＰＵ１１は、｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜以下であるか否かを判定する（Ｓ３０）。ここでの判定は、上記２つの候補値のうち、何れが目標の値Ｘに近いのかを判定するものである。｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜以下である場合（Ｓ３０：ＹＥＳ）、ＣＰＵ１１は、第Ｍ設定値をＹと決定し（Ｓ３１：決定手段に相当）、Ｍ個の設定値の合計値ＳをＳ＋Ｙに置き換えた（Ｓ３２）後、ステップＳ２６に処理を移す。一方、｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜より大きい場合（Ｓ３０：ＮＯ）、ＣＰＵ１１は、第Ｍ設定値をＺと決定し（Ｓ３３：決定手段に相当）、Ｍ個の設定値の合計値ＳをＳ＋Ｚに置き換えた（Ｓ３４）後、ステップＳ２６に処理を移す。
【００５８】
上述のフローチャートでは、目標の値Ｘに最も近い設定値Ｙと共に２番目に近い設定値Ｚを先に特定して、Ｚの値（Ｙ＋１又はＹ−１）をＲＡＭ１３ａに記憶したが、この方法に限定されるものではない。例えば、第Ｍ設定値を決定する際に、第１設定値から第Ｍ−１設定値までの平均値を算出しておき、この平均値と目標の値Ｘとの大小関係を判定することによって、目標の値Ｘに最も近い設定値Ｙを都度特定し、更に２番目に近い設定値ＺがＹ＋１であるのか、又はＹ−１であるのかを都度特定するようにしてもよい。
【００５９】
次に、上述のようにして決定されたＮ個の設定値の複数の例について説明する。
図７は、本発明の実施の形態１に係る信号発生回路１ａで目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。目標の値は、小数以下２桁の数値で表されるものとする。以下、代表的な目標の値の範囲について、Ｎ個の設定値を列挙して説明する。例えば目標の値が０．００から０．１７の範囲内にある場合、第１、第２及び第３設定値は、夫々０、０及び０と決定される。この場合、Ｎ個の設定値の平均値は０．００であり、これによるＰＷＭ信号のデューティの平均値は０％となり、オン時間は０．０μｓである。目標の値が０．１７から０．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々０、１及び０と決定され、Ｎ個の設定値の平均値は四捨五入して０．３３であり、これによるＰＷＭ信号のデューティの平均値は１％となり、オン時間は０．１μｓである。
【００６０】
目標の値が０．５０から０．８３の範囲内にある場合、第１、第２及び第３設定値は、夫々０、１及び１と決定され、Ｎ個の設定値の平均値は０．６７であり、これによるＰＷＭ信号のデューティの平均値は２％となり、オン時間は０．２μｓである。目標の値が０．８３から１．１７の範囲内にある場合、第１、第２及び第３設定値は、夫々１、１及び１と決定され、Ｎ個の設定値の平均値は１．００であり、これによるＰＷＭ信号のデューティの平均値は３％となり、オン時間は０．３μｓである。以下同様に、目標の値の範囲が１．１７から２．１７までの間に含まれる３つの範囲の夫々について、目標の値の範囲の下限及び上限が１だけ大きくなる毎に、Ｎ個の設定値及びその平均値が１だけ大きくなるように決定され、デューティの平均値が３％だけ大きくなり、オン時間の平均値が０．３μｓだけ長くなる。
【００６１】
特に図３に対応する場合について言えば、目標の値が１９．１７から１９．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々１９、２０及び１９と決定され、Ｎ個の設定値の平均値は１９．３３であり、これによるＰＷＭ信号のデューティの平均値は５８％となり、オン時間は５．８μｓである。また、目標の値が１９．５０から１９．８３の範囲内にある場合、第１、第２及び第３設定値は、夫々１９、２０及び２０と決定され、Ｎ個の設定値の平均値は１９．６６であり、これによるＰＷＭ信号のデューティの平均値は５９％となり、オン時間は５．９μｓである。
【００６２】
以上のように本実施の形態１によれば、制御部１０ａの中枢として機能するＣＰＵ１１は、ＰＷＭ回路１５に設定すべき目標の値Ｘに応じてＰＷＭ回路１５に設定可能な設定値を決定して設定する。具体的には、ＣＰＵ１１は、ＰＷＭ回路１５が有するＰＷＭ信号生成部１５３が生成するＰＷＭ信号のＮ（＝３）周期毎に、目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚを特定し、特定したＹ及びＺの大きさとＸの大きさとを比較した結果により、Ｙ及びＺを組み合わせることによりＮ個の設定値を決定して、上記ＰＷＭ信号の周期毎に１つずつＰＷＭ回路１５に設定する。
これにより、ＣＰＵ１１が決定するＮ個の設定値について目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚの割合が適宜決定されるため、Ｎ個の設定値の平均的な値が、ＰＷＭ回路１５に設定可能な値の最小の増分め細かく調整される。
従って、設定された値に応じたＰＷＭ信号を周期的に発生するＰＷＭ回路（発生部）１５に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能となる。
【００６３】
また、実施の形態１によれば、ＣＰＵ１１が決定するＮ個の設定値について、目標の値Ｘに最も近い設定値Ｙを第１設定値と決定し、第１設定値から第Ｍ設定値（２≦Ｍ≦Ｎ）までの平均的な値が目標の値Ｘに最も近くなるように、第Ｍ設定値を決定することをＮ−１回だけ繰り返す。
従って、ＰＷＭ信号のＮ周期中のどの周期にあっても、第１周期からその周期までにＰＷＭ回路１５に設定された設定値の平均的な値を目標の値Ｘに最も近い値にすることが可能となる。
【００６４】
（実施の形態２）
実施の形態１が、第１設定値及び第Ｍ設定値（２≦Ｍ≦Ｎ）を順次決定する形態であるのに対し、実施の形態２は、Ｍ個の設定値のうち目標の値に２番目に近い設定値の個数を算出することにより、Ｎ個の設定値を一括して決定する形態である。
実施の形態２における電圧変換装置の構成は、実施の形態１における図１に示すものと同様であるため、実施の形態１に対応する箇所には同一の符号を付してその説明を省略する。
【００６５】
図８は、本発明の実施の形態２に係る信号発生回路１ａでＮ個の設定値を決定する方法を説明するための説明図である。目標の値Ｘに対して、先ず最も近い設定値Ｙ及び２番目に近い設定値Ｚが特定される。図８の例では、Ｘより小さく、且つＸより１／２以上小さくないＹが最初に特定され、ＺがＹ＋１と特定される。
【００６６】
さて、第１設定値から第Ｎ設定値までが全てＹと決定されたと仮定すると、全ての設定値の平均値はＹとなる。次に、Ｎ個の設定値のうち１つだけ設定値がＹではなくＺ（図８の場合はＹ＋１）と決定された場合、全ての設定値の平均値は、Ｙに対して１／Ｎだけ増加（又は減少）する（図８の場合は増加する）。同様に、Ｚと決定される設定値が１つ増加する毎に全ての設定値の平均値が１／Ｎだけ増加（又は減少）する（図８の場合は増加する）。
【００６７】
Ｚと決定される設定値の数と全ての設定値の平均値との関係が上述のとおりであることを考慮して、Ｚと決定される設定値の数を求めるには、ＹからＺに向けて１／Ｎずつ加算（又は減算）した値とＸとの大小関係を都度判定すればよい。より具体的には、Ｙに対して１／ＮをＫ回加算（又は減算）した値とＸとの大小関係が逆転した場合、Ｋ回加算（又は減算）した値ｙａと、Ｋ−１回加算（又は減算）した値ｙｂとで、どちらがＸに近いかを判定し、近い方の回数（Ｋ又はＫ−１）をＺと決定される設定値の数とすればよい。
【００６８】
具体的に図８の場合は、Ｙに対して１／ＮをＫ−１回加算（又は減算）した値ｙｂに更に１／２Ｎを加算（又は減算）した値ｙｃとＸとの大小関係を判定すればよい。図８の場合は（図８の左半分参照）、Ｋ＝２であり、ｙｃの方がＸより大きいと判定されるため、Ｋ−１の値（＝１）がＺと判定される設定値の数となる。
【００６９】
上述したアルゴリズムをＸの側から見れば（図８の右半分参照）、ＸとＹとの差分ｘから１／Ｎを減算することを繰り返し、Ｋ回減算したときに減算結果ｘａが負になった場合、ｘから１／ＮをＫ−１回減算した値ｘｂから更に１／２Ｎを減算した値ｘｃが負になるか否かによって、Ｚと決定される設定値の数を決定すればよい。図８の例ではＫ＝２であり、ｘｃが負になるから、Ｚの数が１と決定される。仮にｘｃが正であればＺの数が２と決定される。
【００７０】
なお、ＸとＹとの差分ｘから先に１／２Ｎを減算しておき、この減算結果から１／Ｎを何回減算したときに減算結果が負になるかによって、Ｚと決定される設定値の数を決定してもよい。１／２Ｎを減算したときの減算結果が負であれば、Ｚの数が０と決定され、１／ＮをＫ回減算したときの減算結果が負であればＺの数がＫと決定される。後述するフローチャートでは、このアルゴリズムで説明する。図８の例では、ｘから１／２Ｎを減算した結果から１／Ｎを１回減算したときに減算結果が負になるから、Ｚの数が１と決定される。
【００７１】
以下では、上述した信号発生回路１ａの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２ａに予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図９は、本発明の実施の形態２における設定値決定のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。図９における設定値の数Ｋ、及びＸとＹの差分ｘは、ＲＡＭ１３ａに記憶される。ＰＷＭ割込処理に係るＣＰＵ１１の処理手順は、実施の形態１における図５に示すものと同様であるため、図示及び説明を省略する。
【００７２】
ＰＷＭ割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、ＲＡＭ１３ａに記憶された目標の値Ｘに最も近い設定値Ｙを特定する（Ｓ４０：特定する手段に相当）と共に、２番目に近い設定値Ｚを特定し（Ｓ４１：特定する手段に相当）、更にＺと決定される設定値の数Ｋを０とする（Ｓ４２）。その後、ＣＰＵ１１は、ＸとＹの差分ｘを算出し（Ｓ４３）、算出したｘから１／２Ｎを減算した値を新たにｘとする（Ｓ４４）。
【００７３】
次いで、ＣＰＵ１１は、ｘが負であるか否かを判定し（Ｓ４５）、負である場合（Ｓ４５：ＹＥＳ）、後述するステップＳ４９に処理を移す。ｘが負ではない場合（Ｓ４５：ＮＯ）、ＣＰＵ１１は、Ｋの値を１だけインクリメントし（Ｓ４６）、ｘから１／Ｎを減算した値を新たにｘとする（Ｓ４７）。
【００７４】
次いで、ＣＰＵ１１は、ｘが負であるか否かを判定し（Ｓ４８）、負ではない場合（Ｓ４８：ＮＯ）、ステップＳ４６に処理を移す。ｘが負である場合（Ｓ４８：ＹＥＳ）、ＣＰＵ１１は、この時点で（値が）Ｙと決定された（決定手段に相当）Ｎ−Ｋ個の設定値と、（値が）Ｚと決定された（決定手段に相当）Ｋ個の設定値とをデューティデータテーブル１３１に記憶し（Ｓ４９）、呼び出されたルーチンにリターンする。
なお、ステップＳ４５及びＳ４８では、ｘが負であるか否かを判定したが、判定に等号を含めて、ｘが０以下で有るか否かを判定するようにしてもよい。
【００７５】
次に、上述のようにして決定されたＮ個の設定値の複数の例について説明する。
図１０は、本発明の実施の形態２に係る信号発生回路１ａで目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。図１０では、Ｎ個の設定値に含まれる第１設定値、第２設定値及び第３設定値を数値の昇順に並べてあるが、これに限定されるものではなく、降順に並べてもよいし、順不同に並べてもよい。
【００７６】
図１０に示す目標の値及びＮ個の設定値は、実施の形態１における図７に示すものと比較して、第１設定値、第２設定値及び第３設定値の並び順が一部異なるだけであり、図表中の数値そのものに違いはない。Ｎ個の設定値の平均値は、図７に示す値と全く同一である。
【００７７】
具体的に異なる点を挙げると、目標の値が０．１７から０．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々０、０及び１と決定され、目標の値が１．１７から０．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々１、１及び２と決定される。また、目標の値が１９．１７から１９．５０の範囲内にある場合、第１、第２及び第３設定値は、夫々１９、１９及び２０と決定される。
【００７８】
以上のように本実施の形態２によれば、制御部１０ａが決定するＮ個の設定値について、Ｎ個全ての設定値の平均的な値が目標の値に最も近くなるようにＮ個の設定値を決定する。
従って、信号のＮ周期全体について、ＰＷＭ回路１５に設定されたＮ個の設定値の平均的な値を目標の値に最も近い値にすることが可能となる。
【００７９】
（実施の形態３）
実施の形態１は、Ｎ周期毎に順次決定されたＮ個の設定値が、ＲＡＭ１３ａに含まれるデューティデータテーブル１３１に一旦書き込まれた後、ＰＷＭ周期で順次読み出される形態であるのに対し、実施の形態３は、Ｎ個の設定値が、ＲＯＭに含まれるデューティデータテーブルに予め記憶された内容から選択されることにより、Ｎ周期毎に一括して決定されて、ＰＷＭ周期で順次読み出される形態である。
図１１は、本発明の実施の形態３に係る信号発生回路１ｂを備える電圧変換装置の構成例を示すブロック図である。
【００８０】
信号発生回路１ｂは、ＣＰＵ１１を有するマイクロコンピュータである。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ１２ｂ、一時的に発生した情報を記憶するＲＡＭ１３ｂ、Ａ／Ｄ変換器１４、ＰＷＭ回路１５、及び割込コントローラ１６と互いにバス接続されている。信号発生回路１ｂのうち、ＰＷＭ回路１５を除いたものが制御部１０ｂであるが、ＰＷＭ回路１５が制御部１０ｂに含まれていてもよい。
【００８１】
ＲＯＭ１２ｂは、デューティデータテーブル（記憶部に相当）１２１を含み、該デューティデータテーブル１２１には、実施の形態２における図１０に示す目標の値の各範囲に夫々対応付けられたＮ個の設定値が予め複数組記憶されている。デューティデータテーブル１２１は、制御部１０ｂの外部の他のメモリに含まれていてもよい。デューティデータテーブル１２１に記憶された複数組のＮ個の設定値の中から、Ｎ周期毎の割込処理にて１組の第１設定値、第２設定値及び第３設定値が決定される。
【００８２】
ＲＡＭ１３ｂは、実施の形態１におけるＲＡＭ１３ａとは異なり、デューティデータテーブル１３１を含まない。信号発生回路１ｂの動作を説明するためのタイミング図については、実施の形態１の図２に示すものと同様である。
その他、実施の形態１に対応する箇所には同様の符号を付して、その説明を省略する。
【００８３】
Ｎ個の設定値は、例えばＮ周期（Ｎ＝３）における第３周期で決定される。デューティデータテーブル１２１に記憶された内容から決定された第１設定値、第２設定値及び第３設定値夫々は、各設定値が決定されたときの第３周期における割込処理、並びに次のＮ周期における第１周期及び第２周期夫々における割込処理により順次読み出されて、レジスタバッファ１５１に設定される。
【００８４】
以下では、上述したＮ個の設定値を決定する信号発生回路１ｂの動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２ｂに予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図１２は、本発明の実施の形態３に係る信号発生回路１ｂでＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートである。図１２におけるループカウンタＪ及び目標の値Ｘは、ＲＡＭ１３ｂに記憶される。ループカウンタＪの初期値はＮである。
【００８５】
なお、ステップＳ５０からＳ５８までの処理のうち、ステップＳ５６以外の処理は、実施の形態１における図５に示すステップＳ１０からＳ１８までの処理と同様であるため、詳細な説明を省略する。
【００８６】
ＰＷＭ周期の割込が発生してＣＰＵ１１の制御が図１２の処理に移った場合、ＣＰＵ１１は、ループカウンタＪがＮ（ここでは３）であるか否かを判定し（Ｓ５０）、Ｎである場合（Ｓ５０：ＹＥＳ）、Ｊを１とする（Ｓ５１）。その後、ＣＰＵ１１は、出力電圧に基づく電圧ループ制御、及び出力電流に基づく電流ループ制御に係る演算を実行する（Ｓ５２〜Ｓ５５）。
【００８７】
次いで、ＣＰＵ１１は、デューティデータテーブル１２１の内容、即ちテーブルに記憶された目標の値の各範囲と、上述の演算によって算出した目標の値Ｘとを照合する（Ｓ５６）。照合の結果、目標の値Ｘが含まれる範囲に対応してデューティデータテーブル１２１に記憶されているＮ個の設定値が、決定された設定値となる（決定手段に相当）。
【００８８】
次いで、ＣＰＵ１１は、第Ｊ設定値をデューティデータテーブル１２１から読み出し（Ｓ５７）、読み出した第Ｊ設定値をレジスタバッファ１５１に設定して（Ｓ５８）、割り込まれたルーチンにリターンする。
【００８９】
以上のように本実施の形態３によれば、その平均的な値が目標の値Ｘに最も近くなるように予め決定されたＮ個の設定値と、目標の値の範囲との対応関係がＲＯＭ１２ｂのデューティデータテーブル１２１に記憶されている。ＣＰＵ１１は、目標の値Ｘに対応してＰＷＭ回路１５に設定すべきＮ個の設定値を、割込処理にてデューティデータテーブル１２１から順次読み出して決定する。
従って、目標の値Ｘに応じて決定すべきＮ個の設定値を、ＣＰＵ１１による制御の実行時に容易に決定することが可能となる。
【００９０】
また、実施の形態３によれば、制御部１０ｂに含まれるＣＰＵ１１が、割込処理にてデューティデータテーブル１２１からＮ個の設定値を順次読み出してＰＷＭ回路１５に設定する。
従って、デューティデータテーブル１２１の内容を順次ＰＷＭ回路１５に設定することが可能となる。
【００９１】
更に、実施の形態１、２又は３によれば、上述の信号発生回路１ａ又は１ｂが発生したＰＷＭ信号のデューティに応じたスイッチングによって電圧変換回路２が電圧を変換し、変換された電圧に基づくＰＷＭ制御により、信号発生回路１ａ又は１ｂのＣＰＵ１１がＰＷＭ回路１５に設定すべき目標の値を算出する。
従って、ＰＷＭ信号を周期的に発生するＰＷＭ回路１５に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路１ａ又は１ｂを電圧変換装置に適用して、出力電圧の精度を向上させることが可能となる。
【００９２】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【００９３】
１ａ、１ｂ  信号発生回路
１０ａ、１０ｂ  制御部
１１  ＣＰＵ（特定する手段、決定手段）
１２ａ、１２ｂ  ＲＯＭ
１２１  デューティデータテーブル（記憶部）
１３ａ、１３ｂ  ＲＡＭ
１３１  デューティデータテーブル
１４  Ａ／Ｄ変換器（検出部）
１５  ＰＷＭ回路（発生部）
１５１  レジスタバッファ
１５２  デューティレジスタ
１５３  ＰＷＭ信号生成部
１６  割込コントローラ
２  電圧変換回路
２６  駆動回路
２７  電流検出器
３  バッテリ
４  負荷
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
設定された値に応じたＰＷＭ信号を周期的に発生する発生部と、目標の値に応じて、前記発生部に前記信号の周期毎に、前記発生部に設定可能な設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路において、
前記制御部は、
前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記目標の値に最も近い設定可能値及び２番目に近い設定可能値を特定する手段と、
該手段が特定した２つの設定可能値及び前記目標の値夫々の大きさに基づいて、前記２つの設定可能値を組み合わせてなるＮ個の設定可能値を前記発生部に設定すべく決定する決定手段と
を有する
ことを特徴とする信号発生回路。
【請求項２】
前記決定手段は、前記Ｎ個の設定可能値を、Ｍ個（Ｍは２≦Ｍ≦Ｎを満たす自然数）の設定可能値の平均的な値が前記目標の値に最も近くなるように決定するようにしてあることを特徴とする請求項１に記載の信号発生回路。
【請求項３】
前記決定手段は、前記Ｎ個の設定可能値を、各設定可能値の平均的な値が、前記目標の値に最も近くなるように決定するようにしてあることを特徴とする請求項１に記載の信号発生回路。
【請求項４】
目標の値及びＮ個の設定可能値の対応関係を記憶する記憶部を備え、
該記憶部は、Ｎ個の設定可能値を、各設定可能値の平均的な値が、対応する目標の値に最も近くなるように予め決定して記憶してあり、
前記決定手段は、前記目標の値に対応するＮ個の設定可能値を前記記憶部の記憶情報から決定するようにしてある
ことを特徴とする請求項１に記載の信号発生回路。
【請求項５】
前記制御部は、前記決定手段が決定したＮ個の設定可能値を前記信号の周期毎に前記記憶部から順次読み出して前記発生部に設定するようにしてあることを特徴とする請求項４に記載の信号発生回路。
【請求項６】
請求項１から５の何れか１項に記載の信号発生回路と、該信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、
前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づくＰＷＭ制御により、前記目標の値を算出する手段を有することを特徴とする電圧変換装置。
【請求項７】
設定された値に応じたＰＷＭ信号を周期的に発生する発生部と、目標の値に応じて、前記発生部に前記信号の周期毎に、前記発生部に設定可能な設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路で前記信号を発生させる方法において、
前記信号のＮ周期（Ｎは２以上の自然数）毎に、前記目標の値に最も近い設定可能値及び２番目に近い設定可能値を特定し、
特定した２つの設定可能値及び前記目標の値夫々の大きさに基づいて、前記２つの設定可能値を組み合わせてなるＮ個の設定可能値を前記発生部に設定すべく決定する
ことを特徴とする信号発生方法。