(57)【要約】【課題】同期整流方式が適用される整流部の通流損失を低減させて低損失化、高効率化を可能にした共振型ＤＣ−ＤＣコンバータを提供する。【解決手段】インバータ、トランス及び整流部を備えた絶縁型ＤＣ−ＤＣコンバータであって、インバータ２０の出力側のコンデンサＣ２等による共振現象を利用してトランスＴｒ１の一次側に共振電流を流すようにした共振型ＤＣ−ＤＣコンバータにおいて、整流部４０Ａは、ＳｉＣ等のワイドバンドギャップ半導体からなるＭＯＳＦＥＴ ＳＷ１〜ＳＷ４と、これらに逆並列に接続されたシリコン系半導体からなるダイオードＤ１〜Ｄ４と、を有する整流素子を備え、これらの整流素子は、ダイオードＤ１〜Ｄ４の順方向に電流を通流させるべき期間にＭＯＳＦＥＴ ＳＷ１〜ＳＷ４をオンさせ、整流素子の電流をＭＯＳＦＥＴ ＳＷ１〜ＳＷ４のチャネルとダイオードＤ１〜Ｄ４とに分流させる。【選択図】図１
2016144326.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電力を交流電力に変換するインバータと、前記インバータから出力される交流電力を絶縁して伝達するトランスと、前記トランスから出力される交流電力を直流電力に変換して負荷に供給する整流部と、を備えた絶縁型ＤＣ−ＤＣコンバータであって、
前記インバータの出力側に設けられた共振素子による電気的共振現象を利用して前記トランスの一次側に共振電流を流すようにした共振型ＤＣ−ＤＣコンバータにおいて、
前記整流部は、
ワイドバンドギャップ半導体からなるＦＥＴと、前記ＦＥＴに逆並列に接続されたシリコン系半導体からなるダイオードと、を有する整流素子を複数備え、
前記整流素子は、前記ダイオードの順方向に電流を通流させるべき期間に前記ＦＥＴをオンさせることにより、前記整流素子を流れる電流を前記ＦＥＴのチャネルと前記ダイオードとに分流させることを特徴とする共振型ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載した共振型ＤＣ−ＤＣコンバータにおいて、
前記整流部は、
入力側が前記トランスの二次側に接続され、かつ、出力側が前記負荷に接続されたブリッジ回路の各辺に前記整流素子をそれぞれ接続して構成されることを特徴とする共振型ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または２に記載した共振型ＤＣ−ＤＣコンバータにおいて、
前記ＦＥＴが、ワイドバンドギャップ半導体からなるＭＯＳＦＥＴであることを特徴とする共振型ＤＣ−ＤＣコンバータ。
【請求項４】
請求項１〜３の何れか１項に記載した共振型ＤＣ−ＤＣコンバータにおいて、
前記シリコン系半導体からなるダイオードに並列に、ショットキーバリアダイオードを接続したことを特徴とする共振型ＤＣ−ＤＣコンバータ。
【請求項５】
請求項４に記載した共振型ＤＣ−ＤＣコンバータにおいて、
前記ショットキーバリアダイオードがワイドバンドギャップ半導体からなることを特徴とする共振型ＤＣ−ＤＣコンバータ。
【請求項６】
請求項５に記載した共振型ＤＣ−ＤＣコンバータにおいて、
前記ＦＥＴを前記ショットキーバリアダイオードと同じ種類のワイドバンドギャップ半導体からなるＭＯＳＦＥＴにより形成し、前記ＭＯＳＦＥＴと前記ショットキーバリアダイオードとを逆並列に接続したペアをパッケージとして構成したことを特徴とする共振型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流入力電力をインバータにより交流電力に変換し、この交流電力を、トランスを介して整流部により直流電力に変換して出力することにより、入力側と出力側とを絶縁しつつ直流−直流変換を行う絶縁型ＤＣ−ＤＣコンバータであって、電気的共振現象を利用して損失の低減を図った共振型ＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
周知のように、電力変換装置には、直流電圧の大きさを変換するＤＣ−ＤＣコンバータ、交流電圧の大きさ及び周波数を変換するＡＣ−ＡＣコンバータ、直流電圧を交流電圧に変換するＤＣ−ＡＣコンバータ（いわゆるインバータ）等がある。
【０００３】
前記ＤＣ−ＤＣコンバータの一例として、図３に示す回路が公知となっている。
図３において、１０は直流電源Ｅ及び入力端子１ａ，１ｂからなる入力部、２１は平滑用のコンデンサＣ１及び半導体スイッチング素子Ｑ１〜Ｑ４からなる高周波インバータ、３０はトランスＴｒ１からなる絶縁部、４１はダイオードＤ１〜Ｄ４及び平滑用のコンデンサＣ３からなる整流部、５０は出力端子２ａ，２ｂからなる出力部であり、これらの出力端子２ａ，２ｂ間に負荷Ｒが接続されている。
【０００４】
このＤＣ−ＤＣコンバータでは、直流電源Ｅから入力される直流電力をインバータ２１により高周波の交流電力に変換したうえで、絶縁部３０のトランスＴｒ１によってその一次側から二次側に伝達し、更に、整流部４１により直流電力に変換して負荷Ｒに出力する。これにより、入力側と出力側とを絶縁しつつ直流−直流変換を行う絶縁型ＤＣ−ＤＣコンバータとして機能させることができる。
周知のように、トランスＴｒ１では、その一次側に入力された交流電力の電気エネルギーを磁気エネルギーに変換して二次側に伝達し、電気エネルギーとして出力することにより、一次側と二次側とを電気的に絶縁しつつ交流電力を伝達している。
【０００５】
図３の整流部４１における整流素子としては、基本的に、整流作用を持つ半導体デバイスであるダイオードＤ１〜Ｄ４が用いられている。
ここで、ダイオードに順方向に電流が流れると、その電流とダイオードの両端電圧との積に比例したジュール熱が発生し、電力が消費される。この消費電力を時間的に積分したものが損失であり、ダイオードまたは整流素子の通流損失、導通損失等と称されている。
【０００６】
ところで、ダイオードの順方向電圧には電圧オフセットがある。この電圧オフセットは、半導体スイッチング素子であるＭＯＳＦＥＴ等には見られないもので、ダイオードの種類にもよるが、概ね０．５〜１．５［Ｖ］程度の値であり、温度依存性を有することが多い。ダイオードの順方向電流は、ダイオードの両端電圧がオフセット電圧以上の値になった状態で立ち上がり、以後は、オフセット電圧と、微分抵抗と電流との積に応じた電圧との和を電圧降下として流れる。このため、ダイオードでは、微分抵抗が同等であるＭＯＳＦＥＴ等に比べて、同じ順方向電流を流す際の電圧降下が大きくなり、結果として通流損失が大きくなる。
【０００７】
そこで、特許文献１に記載されているように、整流部を構成するダイオードに代わる素子としてＭＯＳＦＥＴを用い、もともとのダイオードへの通流期間に前記ＭＯＳＦＥＴをオンさせてそのチャネルに電流を流す、「同期整流」と呼ばれる方式が提案されている。このとき、ＭＯＳＦＥＴには、本来の順方向通流時とは逆向きに電流が流れるため、「逆導通」ということがある。
図４は、同期整流方式が適用される上記特許文献１記載のＤＣ−ＤＣコンバータの回路構成図である。図４において、ＳＷａ〜ＳＷｄはＭＯＳＦＥＴ、Ｌはインダクタ、Ｃ４，Ｃ５はコンデンサを示し、その他の部品には図３と同一の参照符号を付してある。
【０００８】
次に、図５は、絶縁型ＤＣ−ＤＣコンバータの整流部に関して、図３における整流部４１のダイオードＤ１〜Ｄ４に代えて、図４と同様にＭＯＳＦＥＴにより同期整流方式の整流部４２を構成した例を示している。図５では、ＭＯＳＦＥＴ本体を符号ＳＷ１〜ＳＷ４により表し、ＭＯＳＦＥＴが有する寄生ダイオードを符号ＢＤ１〜ＢＤ４によって表してあるが、以下では、場合によりＭＯＳＦＥＴの全体についても符号ＳＷ１〜ＳＷ４を使用することとする。
なお、図５におけるＭＯＳＦＥＴ ＳＷ１〜ＳＷ４は、何れもシリコン（Ｓｉ）系の半導体を用いて構成されたＳｉ−ＭＯＳＦＥＴである。
【０００９】
図５に示した回路では、上下アームのＭＯＳＦＥＴが同時にオンしないように、例えばＭＯＳＦＥＴ ＳＷ２，ＳＷ３がオフしてから所定のデッドタイムを置いてＳＷ１，ＳＷ４をそれぞれオンさせ、ＳＷ２，ＳＷ３をオンさせるタイミングよりもデッドタイムだけ早めにＳＷ１，ＳＷ４をそれぞれオフさせている。上記のデッドタイムは、ＭＯＳＦＥＴ ＳＷ２，ＳＷ３とＳＷ１，ＳＷ４とが同時にオンすることがないような尤度を持たせた最小限の時間に設定されており、ＭＯＳＦＥＴ ＳＷ１，ＳＷ４の逆導通の時間に比べると非常に短いものである。
【００１０】
図５の寄生ダイオードＢＤ１，ＢＤ４は、ＭＯＳＦＥＴ ＳＷ１，ＳＷ４本来の通流方向に対して逆並列に備わっており、寄生ダイオードＢＤ１，ＢＤ４の通流方向は、図３における整流部４１のダイオードＤ１，Ｄ４の通流方向と等しい。これらの寄生ダイオードは内蔵ダイオード、ボディーダイオードとも呼ばれており、寄生ダイオードには、前述したデッドタイムに電流が流れる。
このように、ＭＯＳＦＥＴには逆導通特性があり、しかも寄生ダイオードを有効活用できるため、同期整流に適した素子ということができる。
【００１１】
なお、後掲の非特許文献１に記載されているように、絶縁型ＤＣ−ＤＣコンバータにおいても、整流部として、ダイオードの代わりにＭＯＳＦＥＴによる同期整流を行うことによって通流損失を低減できることが知られており、実用化された事例もある。
【００１２】
ところで、近年、パワー半導体素子の分野において、炭化ケイ素（ＳｉＣ）系半導体や窒化ガリウム（ＧａＮ）系半導体といったワイドバンドギャップ半導体を用いた素子の研究開発が活発になされており、既に実用化も始まっている。ワイドバンドギャップ半導体が、従来のシリコン（Ｓｉ）系半導体と比べて優れている点として、高耐圧の素子を低オン抵抗で作製可能なこと、高温動作が可能なことが知られており、これらは、ワイドバンドギャップ半導体の禁制帯幅（バンドギャップ）が大きいこと、及び、絶縁破壊電界が大きいことから生じる利点である。
【００１３】
この種のワイドバンドギャップ半導体を用いれば、前述のごとく、高耐圧の素子を低オン抵抗にて作製することができ、導通損失の低減が可能になる。また、ＳｉＣ系のＭＯＳＦＥＴはＳｉ系のＭＯＳＦＥＴに比べてスイッチング速度が高いことが知られており、スイッチング損失も小さい。このため、スイッチング素子の動作周波数が高い条件でも使用可能であると共に、高周波化に伴って周辺回路のコンデンサやインダクタ等の受動部品を小型化することができるため、パワー密度、すなわち機器の体積当たりの電力容量を高めることが可能になる。
【００１４】
また、ＳｉＣ系の半導体を用いた、ダイオードの一種であるショットキーバリアダイオード（ＳＢＤ）も実用化されている。従来のＳｉ系の半導体の場合、高耐圧の分野ではＳＢＤは物性的な理由から作ることができず、もっぱらＰ−Ｎ接合を用いたダイオードが提供されているが、Ｐ−Ｎ接合によるダイオードはスイッチング損失の一種である逆回復損失が大きいという問題がある。
【００１５】
これに対し、ＳｉＣ系のＳＢＤは、理論的に逆回復現象が発生しないため低損失なダイオードとして知られている。このため、スイッチング素子とダイオード（環流ダイオード）とを逆並列に接続したペアを用いることが必要な汎用インバータ等の分野において、電力変換効率を向上するには、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアによる“オールＳｉＣ”デバイスを用いることが理想的と考えられており、最近、市販も開始されている（“オールＳｉＣ”は、“Ａｌｌ−ＳｉＣ”と表記されたり、“フルＳｉＣ”と呼称されたりすることもある）。  
【００１６】
しかしながら、ＳｉＣ−ＭＯＳＦＥＴはようやく実用化の途に就いた段階であり、一方、ＳｉＣ−ＳＢＤは、ＳｉＣ−ＭＯＳＦＥＴに比べると実現上の技術的な難易度が低いため、ＳｉＣ−ＭＯＳＦＥＴに先駆けて普及しつつある。このため、汎用インバータ等の分野では、Ｓｉ系のスイッチング素子であるＩＧＢＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアによる“ハイブリッド”デバイスが考案され、このハイブリッドデバイスは、ＳｉＣ−ＭＯＳＦＥＴ及びＳｉＣ−ＳＢＤによるオールＳｉＣデバイスに先行して実用化されている。
【００１７】
そこで、絶縁型ＤＣ−ＤＣコンバータにおいても、整流部のダイオードとして従来のＳｉ系のダイオードに代えてＳｉＣ−ＳＢＤを適用することが注目されており、これにより、逆回復損失が発生しなくなって低損失化を図ることができる。また、同期整流方式を採用する場合には、図６に示す整流部４３のように、ＭＯＳＦＥＴ ＳＷ１〜ＳＷ４としてＳｉＣ−ＭＯＳＦＥＴを使用することにより、通流損失及びスイッチング損失の低減、電力変換効率の向上が期待されている。
【００１８】
最近では、オールＳｉＣデバイスとして、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアを１パッケージに同梱した素子や、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアを２組直列に接続してなる回路要素を１パッケージに同梱したハーフブリッジモジュール（２ｉｎ１モジュールともいう）等が製品化されている。
【００１９】
例えば、図７は、整流部４４をオールＳｉＣハーフブリッジモジュール４４Ｘ，４４Ｙにより構成した例であり、これらのモジュール４４Ｘ，４４Ｙは、寄生ダイオードＢＤ１〜ＢＤ４を備えたＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ） ＳＷ１〜ＳＷ４と、ＳｉＣ−ＳＢＤであるショットキーバリアダイオードＳＢＤ１〜ＳＢＤ４とによって構成されている。なお、以下では、ショットキーバリアダイオードを“ＳＢダイオード”ともいうこととする。
この種のハーフブリッジモジュールは、１パッケージのモジュールによってインバータや整流部の一相分の上下アームを構成できるため、汎用性が高い。更には、取り扱いやすく、簡素化・小型化にも有利と考えられるので、オールＳｉＣハーフブリッジモジュールは、今後、ＳｉＣデバイスの普及期において、入手性が高くコストの面でも有利な製品カテゴリーになっていくと考えられる。
【００２０】
ところで、絶縁型ＤＣ−ＤＣコンバータに設けられるインバータは、スイッチング素子のスイッチング作用によって直流電力を交流電力に変換しており、スイッチング素子が、スイッチング、すなわちターンオフまたはターンオンする際には、通常、電圧・電流がいずれもゼロではない期間が存在し、その期間には電圧と電流との積に比例した電力が消費される。この消費電力を時間的に積分したものが損失であり、スイッチング損失と称されている。
【００２１】
絶縁型ＤＣ−ＤＣコンバータの一種として、図８に示すように、スイッチング素子Ｑ１〜Ｑ４からなるフルブリッジ回路の出力側とトランスＴｒ１の一次側との間に共振素子を挿入して高周波共振インバータ２０を構成し、電気的な共振現象を利用してスイッチングを行うことにより、スイッチング損失を抑制させた共振型ＤＣ−ＤＣコンバータが知られている。
図８では、共振素子としてコンデンサＣ２を用いた例を示しているが、共振素子は、少なくともコンデンサを含み、更にインダクタを含む場合もある。
【００２２】
この種の共振型ＤＣ−ＤＣコンバータは、トランス及び共振素子であるインダクタのインダクタンスと、共振素子であるコンデンサのキャパシタンスとを調整することにより、インバータのスイッチング素子をターンオンしたときから振動電流（共振電流）が発生するようにしてある。このため、半周期の振動電流が流れ終わったタイミングでスイッチング素子をターンオフすると、理想的には、ターンオン時及びターンオフ時には電流が流れていない条件でスイッチングが行われることになり、理論上、スイッチング損失がなくなる。この動作を、ソフトスイッチングという。
なお、図９は、共振型ＤＣ−ＤＣコンバータにおけるソフトスイッチングの概念を、スイッチング素子、例えば図８におけるスイッチング素子Ｑ１の電圧・電流波形及びＤＣ−ＤＣコンバータの出力電圧・電流波形として示したものであり、スイッチング素子Ｑ１の電流がゼロの期間にスイッチングすることにより、ソフトスイッチングが可能になる。
【００２３】
上述した共振型ＤＣ−ＤＣコンバータにおいても、前述した（非共振型の）絶縁型ＤＣ−ＤＣコンバータと同様に、整流部として、Ｓｉ系のダイオードに代えてＳｉＣ−ＳＢＤ等のＳＢダイオードを適用する例や、図１０に示すように、寄生ダイオードを備えたＳｉ−ＭＯＳＦＥＴにより同期整流を行う例、図１１に示すように、寄生ダイオードを備えたＳｉＣ−ＭＯＳＦＥＴにより同期整流を行う例、更には、図１２に示すように、オールＳｉＣデバイス、とりわけオールＳｉＣハーフブリッジモジュール４４Ｘ，４４Ｙを用いた例などが考えられる。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２０１０−４７２６号公報（段落［００２３］〜［００２５］，［００３３］〜［００３５］、図１等）
【００２５】
【非特許文献１】富士時報，Ｖｏｌ．８５，Ｎｏ．３，ｐｐ．２２６−２３０  「８０ＰＬＵＳ適合の高効率フロントエンド電源」，２０１２年３月発行
【発明の概要】
【発明が解決しようとする課題】
【００２６】
図１０に示した共振型ＤＣ−ＤＣコンバータの整流部４２に同期整流方式を適用した場合、デッドタイムには、整流部４２の寄生ダイオードに電流が流れる。デッドタイムは、前述したように最小限の時間に設定され、従来のＳｉ系のパワー半導体素子を主体とする電力変換装置を対象とした動作周波数においては、整流部４２のＭＯＳＦＥＴの逆導通期間に比べて非常に短い。このため、ＭＯＳＦＥＴの寄生ダイオードの特性が問題になることは特段なかったと考えられる。
【００２７】
しかしながら、図１１のように、ＳｉＣ等のワイドバンドギャップ半導体からなるＭＯＳＦＥＴを用いた整流部４３により同期整流を行う場合、動作周波数の高周波化によってスイッチング周期が短縮される反面、デッドタイムの長さは余り変えることはできない。
このため、整流部４３のＭＯＳＦＥＴの逆導通期間に比べてデッドタイムの比率が大きくなり、また、単位時間当たりでもデッドタイムの占める期間が動作周波数に比例して増加することになる。すなわち、ＭＯＳＦＥＴの寄生ダイオードに電流が流れる期間が長くなる。
一般に、ＭＯＳＦＥＴの寄生ダイオードは、電流−電圧特性が劣っており、寄生素子ではない整流部品として設計・製作されるダイオードに比べると電圧降下が大きいため、整流部４３にワイドバンドギャップ半導体からなるＭＯＳＦＥＴを使用する場合には、整流部４３における通流損失を低減させるという同期整流の効果が十分に発揮されなくなる恐れがある。
【００２８】
これに対して、図１２に示すように、整流部４４にオールＳｉＣハーフブリッジモジュール４４Ｘ，４４Ｙ等のオールＳｉＣデバイスを用いる場合には、ＭＯＳＦＥＴの寄生ダイオードに比べて電流−電圧特性に優れるＳｉＣ−ＳＢＤとしてのＳＢダイオードＳＢＤ１〜ＳＢＤ４がＳｉＣ−ＭＯＳＦＥＴに並列に接続されているため、デッドタイムに通流するダイオードがＳｉＣ−ＭＯＳＦＥＴの寄生ダイオードのみである場合に比べると、通流損失は低減される。しかしながら、ＳｉＣ−ＳＢＤのオフセット電圧はＳｉＣ−ＭＯＳＦＥＴの寄生ダイオードに比べると小さいものの、比較的大きいことから、通流損失を低減させる観点からは未だ改良の余地が残されている。
【００２９】
そこで、本発明の解決課題は、同期整流方式が適用される整流部の通流損失を低減させて低損失化、高効率化を可能にした共振型ＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００３０】
上記課題を解決するため、請求項１に係る発明は、直流入力電力を交流電力に変換するインバータと、前記インバータから出力される交流電力を絶縁して伝達するトランスと、前記トランスから出力される交流電力を直流電力に変換して負荷に供給する整流部と、を備えた絶縁型ＤＣ−ＤＣコンバータであって、
前記インバータの出力側に設けられた共振素子による電気的共振現象を利用して前記トランスの一次側に共振電流を流すようにした共振型ＤＣ−ＤＣコンバータにおいて、
前記整流部は、
ワイドバンドギャップ半導体からなるＦＥＴと、前記ＦＥＴに逆並列に接続されたシリコン系半導体からなるダイオードと、を有する整流素子を複数備え、
前記整流素子は、前記ダイオードの順方向に電流を通流させるべき期間に前記ＦＥＴをオンさせることにより、前記整流素子を流れる電流を前記ＦＥＴのチャネルと前記ダイオードとに分流させるものである。
【００３１】
請求項２に係る発明は、請求項１に記載した共振型ＤＣ−ＤＣコンバータにおいて、前記整流部は、入力側が前記トランスの二次側に接続され、かつ、出力側が前記負荷に接続されたブリッジ回路の各辺に前記整流素子をそれぞれ接続して構成されるものである。
【００３２】
請求項３に係る発明は、請求項１または２に記載した共振型ＤＣ−ＤＣコンバータにおいて、前記ＦＥＴが、ワイドバンドギャップ半導体からなるＭＯＳＦＥＴであることを特徴とする。
【００３３】
請求項４に係る発明は、請求項１〜３の何れか１項に記載した共振型ＤＣ−ＤＣコンバータにおいて、前記シリコン系半導体からなるダイオードに並列に、ショットキーバリアダイオードを接続したことを特徴とする。
【００３４】
請求項５に係る発明は、請求項４に記載した共振型ＤＣ−ＤＣコンバータにおいて、前記ショットキーバリアダイオードがワイドバンドギャップ半導体からなることを特徴とする。
【００３５】
請求項６に係る発明は、請求項５に記載した共振型ＤＣ−ＤＣコンバータにおいて、前記ＦＥＴを前記ショットキーバリアダイオードと同じ種類のワイドバンドギャップ半導体からなるＭＯＳＦＥＴにより形成し、前記ＭＯＳＦＥＴと前記ショットキーバリアダイオードとを逆並列に接続したペアをパッケージとして構成したことを特徴とする。
【発明の効果】
【００３６】
本発明によれば、整流部における通流損失を低減させて同期整流効果を高め、低損失・高効率、更には小型でパワー密度の高い共振型ＤＣ−ＤＣコンバータを実現することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施形態に係る共振型ＤＣ−ＤＣコンバータの回路構成図である。
【図２】本発明の第２実施形態に係る共振型ＤＣ−ＤＣコンバータの回路構成図である。
【図３】公知の絶縁型ＤＣ−ＤＣコンバータの回路構成図である。
【図４】特許文献１に記載された従来技術の回路構成図である。
【図５】公知の絶縁型ＤＣ−ＤＣコンバータの整流部に同期整流方式を適用した場合の回路構成図である。
【図６】公知の絶縁型ＤＣ−ＤＣコンバータの整流部に同期整流方式を適用し、かつＳｉＣ−ＭＯＳＦＥＴを適用した場合の回路構成図である。
【図７】公知の絶縁型ＤＣ−ＤＣコンバータの整流部に同期整流方式を適用し、かつオールＳｉＣハーフブリッジモジュールを適用した場合の回路構成図である。
【図８】公知の共振型ＤＣ−ＤＣコンバータの回路構成図である。
【図９】共振型ＤＣ−ＤＣコンバータにおけるソフトスイッチングの概念図である。
【図１０】公知の共振型ＤＣ−ＤＣコンバータの整流部に同期整流方式を適用した場合の回路構成図である。
【図１１】公知の共振型ＤＣ−ＤＣコンバータの整流部に同期整流方式を適用し、かつＳｉＣ−ＭＯＳＦＥＴを適用した場合の回路構成図である。
【図１２】公知の共振型ＤＣ−ＤＣコンバータの整流部に同期整流方式を適用し、かつオールＳｉＣハーフブリッジモジュールを適用した場合の回路構成図である。
【発明を実施するための形態】
【００３８】
以下、図に沿って本発明の実施形態を説明する。なお、各実施形態を示す図面では、同一または対応する回路要素に同一の符号を付してある。
また、本発明の構成は各実施形態によって何ら限定されるものではなく、特に、各実施形態に係る回路では、入力側に直流電源、出力側に抵抗等の負荷が接続されている例を示しているが、直流電源の構成や負荷の種類は特に限定されるものではない。更に、入力側や出力側に別の電力変換回路が接続されて、全体として一体の共振型ＤＣ−ＤＣコンバータとして製品の形態を成すような場合や、製品の一部をなす場合も本発明に包含される。
【００３９】
また、各実施形態の入出力は基本的に直流であるものの、交流的な脈動・変動成分や電圧レベルの変動を伴う可能性を排除するものではない。
更に、各実施形態の主要な回路部分（入出力端子間の回路部分）は代表的な構成を簡略的に示しており、保護回路等、他の回路要素が存在する場合や代替的な部品を使用する場合を排除するものではない。
【００４０】
まず、図１に従って本発明の第１実施形態を説明する。
図１は、第１実施形態に係る共振型ＤＣ−ＤＣコンバータの回路構成図であり、整流部４０Ａ以外は、前述した図８と同様に構成されている。
【００４１】
すなわち、図１に示すように、本実施形態に係る共振型ＤＣ−ＤＣコンバータは、入力部１０、高周波共振インバータ２０、絶縁部３０、整流部４０Ａ、及び出力部５０からなり、絶縁部３０としてのトランスＴｒ１を介して、その一次側に高周波共振インバータ２０が、二次側に整流部４０Ａがそれぞれ接続されている。
なお、入力部１０では、直流電源Ｅの正負極が入力端子１ａ，１ｂにそれぞれ接続されている。
【００４２】
高周波共振インバータ２０は、入力端子１ａ，１ｂの間に接続された平滑用のコンデンサＣ１を介して、ＭＯＳＦＥＴからなる半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４が単相フルブリッジインバータを構成するように接続されている。これらのスイッチング素子Ｑ１，Ｑ２同士の接続点及びスイッチング素子Ｑ３，Ｑ４同士の接続点は、共振素子としてのコンデンサＣ２を介してトランスＴｒ１の一次側に接続されている。
【００４３】
整流部４０Ａには、ＭＯＳＦＥＴ ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が単相フルブリッジコンバータを構成するように接続されている。
本実施形態及び後述の第２実施形態では、ＭＯＳＦＥＴ ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４としてＳｉＣ−ＭＯＳＦＥＴを用いた場合につき説明するが、ワイドバンドギャップ半導体はＳｉＣ系に限らず、また、ＦＥＴの種類もＭＯＳＦＥＴに何ら限定されない。但し、各実施形態では同期整流を行う趣旨から、整流部のスイッチング素子は逆導通可能なＦＥＴを用いる必要があり、この点で、一般的にＭＯＳＦＥＴの使用が想定される。ちなみに、ＭＯＳＦＥＴ以外の素子としては、ＨＥＭＴ（高電子移動度トランジスタ）や、ＨＥＭＴとノーマリーオフスイッチング素子とを組合わせてノーマリーオフ化を図ったカスコード回路等を使用することが考えられる。
【００４４】
図１のＭＯＳＦＥＴ ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、素子本来の通流方向（順方向）に対して逆並列となる寄生ダイオードＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４をそれぞれ備えている。
更に、ＭＯＳＦＥＴ ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４には、同じく素子本来の通流方向に対して逆並列となるダイオード（逆並列ダイオード）Ｄ１，Ｄ２，Ｄ３，Ｄ４がそれぞれ接続されている。これらのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は、Ｓｉ系のダイオードである。
また、整流部４０Ａの出力側には平滑用のコンデンサＣ３が接続されており、出力部５０の出力端子２ａ，２ｂを介して負荷Ｒが接続されている。
【００４５】
上記構成の共振型ＤＣ−ＤＣコンバータは、高周波共振インバータ２０のスイッチング動作及び電気的共振動作により直流電力を交流電力に変換したうえで、トランスＴｒ１の一次側から二次側に磁気エネルギーとして伝達し、更に整流部４０Ａにより直流電力に変換して出力することで、入力側と出力側とを絶縁しつつ直流−直流変換を行う。
ここで、図８と同様に、高周波共振インバータ２０の出力部には共振素子としてのコンデンサＣ２が挿入されており、電気的な共振現象を利用してソフトスイッチングを行い、スイッチング損失を抑制させるように設計されている。前述したように、共振素子には、コンデンサＣ２に加えてインダクタを更に含む場合もある。
【００４６】
本実施形態では、トランスＴｒ１のインダクタンスとコンデンサＣ２のキャパシタンスとにより、インバータ２０のスイッチング素子をターンオンしたときから振動電流が発生するように調整されている。そして、半周期の振動電流が流れ終わったタイミングでスイッチング素子をターンオフすることで、理想的にはターンオン時及びターンオフ時には電流が流れていない条件でスイッチングが行われることになり、理論上、スイッチング損失がなくなる。
【００４７】
また、図８におけるダイオードＤ１，Ｄ４への通流期間に相当する期間中に、図１の整流部４０ＡのＭＯＳＦＥＴ ＳＷ１，ＳＷ４をオンさせ、図８におけるダイオードＤ２，Ｄ３への通流期間に相当する期間中にＭＯＳＦＥＴ ＳＷ２，ＳＷ３をオンさせることにより、各ＭＯＳＦＥＴのチャネルに逆導通による電流を流して同期整流を行う。
【００４８】
以下、この同期整流における各期間や条件に応じた整流部４０Ａの動作及び通流損失について、同期整流非適用時や従来技術による同期整流適用時との比較を交えて考察する。
以下の説明では、代表的に、ＭＯＳＦＥＴ ＳＷ１，ＳＷ４及び寄生ダイオードＢＤ１，ＢＤ４、並びにダイオードＤ１，Ｄ４の動作に関して説明するが、ＭＯＳＦＥＴ ＳＷ２，ＳＷ３及び寄生ダイオードＢＤ２，ＢＤ３、並びにダイオードＤ２，Ｄ３に関しても、動作は同様である。
【００４９】
整流部４０ＡのＭＯＳＦＥＴ ＳＷ１，ＳＷ４がオンして逆導通している期間であって、ＭＯＳＦＥＴ ＳＷ１，ＳＷ４のドレインソース間電圧の絶対値がダイオードＤ１，Ｄ４のオンする電圧以下である期間では、ＭＯＳＦＥＴ ＳＷ１，ＳＷ４による逆導通経路が電流経路の大部分となる。この期間における整流部４０Ａの損失は、従来技術（図１１，図１２）による同期整流の場合と同等であるが、図８の同期整流非適用時のごとく順方向電圧に電圧オフセットがあるダイオードＤ１，Ｄ４のみに通流させる場合に比べ、本実施形態では電圧オフセット分の電圧降下がない分、整流部４０Ａの通流損失は大幅に低減される。
【００５０】
そして、整流部４０ＡのＭＯＳＦＥＴ ＳＷ１，ＳＷ４のドレイン−ソース間電圧の絶対値が、ダイオードＤ１，Ｄ４がオンする電圧を超える期間では、ＭＯＳＦＥＴ ＳＷ１，ＳＷ４の逆導通に加えてダイオードＤ１，Ｄ４にも電流が分流するため、整流部４０Ａの抵抗値が大幅に低下する。
なお、本実施形態及び従来技術（図１１，図１２）の同期整流動作においてもＭＯＳＦＥＴ ＳＷ１，ＳＷ４の寄生ダイオードＢＤ１，ＢＤ４への分流が生じ得るが、これらの寄生ダイオードＢＤ１，ＢＤ４は電流−電圧特性が劣っており、寄生素子ではない製品として設計・製作されるダイオードＤ１，Ｄ４に比べると、オフセット電圧や抵抗分が大きいため、整流部４０Ａの抵抗値低減への寄与は小さい。従って、本実施形態の上記期間における整流部４０Ａの損失は、従来技術である同期整流非適用時（図８）はもとより、同期整流適用時（図１１）に比べても大幅に低減されることになる。
【００５１】
また、従来技術（図１２）の同期整流動作では、ＳｉＣ−ＳＢＤであるＳＢダイオードＳＢＤ１，ＳＢＤ４への分流が生じ得るものであり、これらのＳＢダイオードＳＢＤ１，ＳＢＤ４はＭＯＳＦＥＴ ＳＷ１，ＳＷ４の寄生ダイオードＢＤ１，ＢＤ４に比べると電流−電圧特性に優れているが、本実施形態におけるＳｉ系ダイオードＤ１，Ｄ４に比べるとオフセット電圧が大きいため、整流部の抵抗値低減への寄与が小さい。よって、本実施形態の上記期間における整流部４０Ａの損失は、従来技術（図１２）による同期整流適用時に比べても低減される。
【００５２】
上記のように、本実施形態によれば、負荷電流が定格電流に対して軽負荷である運転条件においても、あるいは重負荷である運転条件においても、整流部４０Ａの導通損失を低減することができ、この利点は、スイッチング周波数に依存せずに享受することができる。
【００５３】
次に、整流部４０ＡのＭＯＳＦＥＴ ＳＷ１，ＳＷ４をオフさせて逆導通させないデッドタイムの動作について説明する。
従来技術（図１１）の同期整流適用時におけるデッドタイムでは、もっぱら整流部４３のＭＯＳＦＥＴ ＳＷ１，ＳＷ４の寄生ダイオードＢＤ１，ＢＤ４に通流する。一方、図１０のようにＳｉ系のＭＯＳＦＥＴを主体とした電力変換装置の動作周波数では、整流部４２のＭＯＳＦＥＴ ＳＷ１，ＳＷ４の逆導通期間に比べてデッドタイムが非常に小さいため、寄生ダイオードＢＤ１，ＢＤ４の特性が顕在的な問題になることは特段なかった。
【００５４】
しかし、本実施形態のように、ワイドバンドギャップ半導体素子からなるＭＯＳＦＥＴを用いてＤＣ−ＤＣコンバータを高周波化する場合、整流部４０ＡのＭＯＳＦＥＴの逆導通期間に対してデッドタイムの期間の比率が大きくなり、単位時間当たりでもデッドタイムが占める割合が動作周波数に比例して増加する。すなわち、通常のダイオードよりも電圧降下が大きいＭＯＳＦＥＴの寄生ダイオードへの通流期間が長くなり、同期整流時に整流部における通流損失を低減させる効果が十分に得られなくなる。
【００５５】
また、従来技術（図１２）の同期整流適用時におけるデッドタイムでは、ＳｉＣ−ＳＢＤであるＳＢダイオードＳＢＤ１，ＳＢＤ４への通流が発生する。しかしながら、これらのＳＢダイオードＳＢＤ１，ＳＢＤ４は、ＭＯＳＦＥＴ ＳＷ１，ＳＷ４の寄生ダイオードＢＤ１，ＢＤ４に比べると電流−電圧特性が優れるが、Ｓｉ系ダイオードに比べるとオフセット電圧が大きく、従って電圧降下が大きく、通流損失も大きい。
【００５６】
これに対して、本実施形態では、デッドタイムにおける電流経路の大部分を、電流−電圧特性に優れ、とりわけオフセット電圧が小さく、従って電圧降下の小さいＳｉ系のダイオードＤ１，Ｄ４が担うため、高周波化に伴ってデッドタイムの占める割合が高くなったとしても、整流部における通流損失の増大を抑制することができる。
【００５７】
ところで、この種の分野で一般的にダイオードによる整流が行われる場合、Ｓｉ系のダイオードでは、順方向通流しているオン状態から逆方向の高電圧によるオフ状態に遷移する際に起こる逆回復現象により、大きな損失が発生する。これに対し、ＳｉＣ−ＳＢＤは理論的に逆回復現象が発生しないため、低損失なダイオードとして知られている。
また、ＳｉＣ−ＭＯＳＦＥＴがようやく実用化の途に就いた段階である一方で、ＳｉＣ−ＳＢＤは、ＳｉＣ−ＭＯＳＦＥＴに比べると実現における技術的な難易度が低いため、ＳｉＣ−ＭＯＳＦＥＴに先駆けて普及してきた経緯がある。このため、従来ではＳｉ系のダイオードが使われてきた箇所の、ＳｉＣ−ＳＢＤへの置換が一般化してきている。
【００５８】
前述したように、汎用インバータ等の分野では、電力変換効率を向上するために、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアによる“オールＳｉＣ”デバイスを用いることが理想的と考えられており、最近、市販も始まっている。一方、ＳｉＣ−ＳＢＤとＳｉＣ−ＭＯＳＦＥＴとの開発・実用化時期の違いから、Ｓｉ系のＩＧＢＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアによる“ハイブリッド”デバイスが、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤによるオールＳｉＣデバイスに先行して実用化されてきた。
【００５９】
絶縁型ＤＣ−ＤＣコンバータにおいても、整流部のダイオードとして従来のＳｉ系のダイオードに代えてＳｉＣ−ＳＢＤを用いることが考えられ、その場合、逆回復損失の発生がなくなって一般的には低損失になると考えられる。
しかし、本実施形態のような共振型のＤＣ−ＤＣコンバータでは、前述のごとくソフトスイッチングが行われ、いわゆるゼロ電流スイッチングやゼロ電圧スイッチングが行われることから、整流部４０Ａにおいて同期整流が行われる場合には、ダイオードＤ１，Ｄ４の順方向電流の通流の停止と高電圧によるオフ状態への遷移とが時間的に分離される結果、理論的に、ダイオードＤ１，Ｄ４がＳｉ系のダイオードであるにも関わらず逆回復現象は起こらない。
従って、逆回復損失の発生を憂慮することなく、ＳｉＣ−ＳＢＤよりもオフセット電圧が低く、電圧降下の小さいＳｉ系のダイオードを用いることができ、ＳｉＣ−ＳＢＤを用いる場合に比べて整流部４０Ａにおける損失を低減することが可能となる。
【００６０】
以上のように、本実施形態によれば、整流部４０Ａの通流損失を低減・抑制できるため、共振型ＤＣ−ＤＣコンバータの低損失・高効率化、及び、これらに伴って冷却体の小型化も可能になり、ひいては、動作周波数の高周波化を通して受動素子の小型化にも寄与する。また、特に重負荷条件において、整流部４０Ａに流す電流をＳｉＣ−ＭＯＳＦＥＴの逆導通動作とＳｉ系のダイオードへの通流とによって分流することから、従来の同期整流適用時（図１１，図１２）のＳｉＣ−ＭＯＳＦＥＴや同期整流非適用時（図８）のダイオードに比べて、素子の負担を軽くして信頼性の向上を図ることができ、定格を抑えた素子の採用による低コスト化を図ることもできる。
【００６１】
総じて、本実施形態によれば、特にＳｉＣ系等のワイドバンドギャップ半導体素子を適用して高周波化する場合に、低損失・高効率化やこれに付随する利点を得ることができる。
すなわち、共振型ＤＣ−ＤＣコンバータを高周波化する場合に、整流部における通流損失を低減させるという同期整流の効果が大きく、低損失・高効率化、更には小型でパワー密度の高い共振型ＤＣ−ＤＣコンバータを実現することができる。なお、本実施形態では、インバータ等に従来のＳｉ系の素子を使用したり、相対的に低い動作周波数を適用したりする場合にも、効率改善の効果を得ることができる。
【００６２】
次に、本発明の第２実施形態について説明する。
図２は、第２実施形態に係る共振型ＤＣ−ＤＣコンバータの回路構成図である。この実施形態において、整流部４０Ｂは、ＳｉＣ系のＭＯＳＦＥＴ ＳＷ１，ＳＷ２及びＳｉＣ系のＳＢダイオードＳＢＤ１，ＳＢＤ２を内蔵したオールＳｉＣハーフブリッジモジュール４０Ｘと、ＳｉＣ系のＭＯＳＦＥＴ ＳＷ３，ＳＷ４及びＳｉＣ系のＳＢダイオードＳＢＤ３，ＳＢＤ４を内蔵したオールＳｉＣハーフブリッジモジュール４０Ｙと、ＭＯＳＦＥＴ ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４にそれぞれ逆並列に接続されたＳｉ系のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４と、から構成されている。
すなわち、この第２実施形態は、第１実施形態におけるＳｉ系のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４に、ＳＢダイオードＳＢＤ１，ＳＢＤ２，ＳＢＤ３，ＳＢＤ４をそれぞれ並列に接続したものに相当する。
【００６３】
最近では、前述したオールＳｉＣデバイスとして、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアを１パッケージに同梱した素子や、本実施形態で用いている、ＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤとを逆並列に接続したペアを２組直列に接続した回路要素を１パッケージに同梱してなるハーフブリッジモジュール（２ｉｎ１モジュールともいう）等が製品化されている。特に、ハーフブリッジモジュールは、１パッケージのモジュールによって一相分の上下アームを実現できるため、汎用性が高いと共に、取り扱いやすく、簡素化・小型化にも有利と考えられる。このため、オールＳｉＣハーフブリッジモジュールは、今後、ＳｉＣデバイスの普及期において、入手性が高くコストの面でも有利な製品カテゴリーになっていくと考えられる。
【００６４】
この第２実施形態についても、基本的な構成や動作は第１実施形態に準ずる。なお、第２実施形態に関する特徴的な点として、整流部４０Ｂの同期整流におけるデッドタイムにおいて、ＳｉＣ系のＳＢダイオードＳＢＤ１，ＳＢＤ４への通流も生じ得るが、ＳＢダイオードＳＢＤ１，ＳＢＤ４よりもオフセット電圧の低いＳｉ系ダイオードＤ１，Ｄ４への通流が優先的に行われるので、Ｓｉ系ダイオードがない場合に比べて、整流部４０Ｂの電圧降下及び通流損失が低減される。また、電圧がＳＢダイオードＳＢＤ１，ＳＢＤ４のオフセット電圧以上になった場合は、ＳｉＣ系のＳＢダイオードＳＢＤ１，ＳＢＤ４とＳｉ系のダイオードＤ１，Ｄ４とによって分流されるため、全体として抵抗値が低減する。
【００６５】
なお、前述した第１実施形態のように、整流部４０Ａの構成として、ＳｉＣ−ＭＯＳＦＥＴにＳｉ系ダイオードのみを逆並列接続し、ＳｉＣ系のＳＢダイオードを含まないようにすれば、回路の簡素化・小型化・低コスト化が図れる場合がある一方、この第２実施形態のように、より大規模の量産によって汎用性・入手性が高いと想定されるハーフブリッジモジュール４０Ｘ，４０Ｙを用いることで、低コスト化ひいては簡素化・小型化を期待することができる場合もある。従って、これらの事情に鑑み、第１実施形態または第２実施形態を適宜選択して適用することが望ましい。
【産業上の利用可能性】
【００６６】
本発明は、いわゆる絶縁型ＤＣ−ＤＣコンバータであって電気的な共振現象の利用により損失を低減した共振型ＤＣ−ＤＣコンバータとして、例えば、サーバー電源、鉄道車両や電気自動車の電源システム、太陽光発電システム等を構成する各種の電力変換装置に利用することができる。
【符号の説明】
【００６７】
１ａ，１ｂ：入力端子
２ａ，２ｂ：出力端子
１０：入力部
２０：高周波共振インバータ
２１：高周波インバータ
３０：絶縁部
４０Ａ，４０Ｂ，４１〜４４：整流部
４０Ｘ，４０Ｙ，４４Ｘ，４４Ｙ：オールＳｉＣハーフブリッジモジュール
５０：出力部
Ｑ１〜Ｑ４：半導体スイッチング素子
Ｔｒ１：トランス
ＳＷ１〜ＳＷ４：ＭＯＳＦＥＴ
Ｄ１〜Ｄ４：ダイオード
ＢＤ１〜ＢＤ４：寄生ダイオード
ＳＢＤ１〜ＳＢＤ４：ショットキーバリアダイオード
Ｃ１，Ｃ２，Ｃ３：コンデンサ
Ｅ：直流電源
Ｒ：負荷
【図１】
2016144326.tif 000003
【図２】
2016144326.tif 000004
【図３】
2016144326.tif 000005
【図４】
2016144326.tif 000006
【図５】
2016144326.tif 000007
【図６】
2016144326.tif 000008
【図７】
2016144326.tif 000009
【図８】
2016144326.tif 000010
【図９】
2016144326.tif 000011
【図１０】
2016144326.tif 000012
【図１１】
2016144326.tif 000013
【図１２】
2016144326.tif 000014