(57)【要約】      （修正有）【課題】ＤＵＴのレーザボルテージテストのための装置及び方法を提供する。システムは、ＤＵＴ内のデバイスのレーザボルテージプロービング及びレーザボルテージイメージングを可能にする。【解決手段】ＤＵＴが所定の能動デバイスを変化させるテスト信号を受信しているときＤＵＴの選択領域が照射される。ＤＵＴから反射された光は収集され、電気信号に変換される。電気信号はＡＤＣによってサンプリングされ、ＡＤＣの出力はＦＰＧＡに送信される。ＦＰＧＡは、スペクトラムアナライザ又はベクトルアナライザをエミュレートする出力を提供するため、信号を処理する。【選択図】なし【特許請求の範囲】
【請求項１】
被試験デバイス（ＤＵＴ）内における能動デバイスのレーザボルテージテストのための方法であり、
前記ＤＵＴが所定の前記能動デバイスをスイッチング状態にさせるテスト信号を受信しているとき、前記ＤＵＴの選択領域をレーザビームで照射するステップと、
前記選択領域からの反射光を収集するステップと、
前記反射光を電気信号に変換するステップと、
前記電気信号を、アナログ−デジタル変換器（ＡＤＣ）を用いてサンプリングして、デジタル出力を提供するステップと、
前記デジタル出力をフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に適用し、前記ＦＰＧＡを用いて前記デジタル出力の処理をおこない、且つ前記選択領域内における前記能動デバイスの前記スイッチング状態に対応するレーザボルテージテスト信号を生成するステップとを含む、方法。
【請求項２】
前記処理をおこなうことは、予め規定された分解処理を前記デジタル出力におこなうことを含む、請求項１に記載の方法。
【請求項３】
前記処理をおこなうことは、高速フーリエ変換（ＦＦＴ）を前記デジタル出力におこなうことを含む、請求項１に記載の方法。
【請求項４】
前記デジタル出力を提供するステップは、複数のデジタル信号を複数のチャネルに提供することを含む、請求項１に記載の方法。
【請求項５】
前記レーザボルテージテスト信号を生成することは、複数のテスト信号を複数のＦＰＧＡチャネル上に生成することを含む、請求項４に記載の方法。
【請求項６】
前記複数のテスト信号のそれぞれを、デジタル−アナログ変換器（ＤＡＣ）に適用することをさらに含む、請求項５に記載の方法。
【請求項７】
前記複数のテスト信号のそれぞれのペアは、ベクトルアナライザの出力をエミュレートするように構成される、請求項６に記載の方法。
【請求項８】
前記それぞれのペアは、（Ｒ、Θ）ペア又は（Ｘ、Ｙ）ペアを含む、請求項７に記載の方法。
【請求項９】
前記複数のテスト信号のそれぞれは、スペクトラムアナライザの出力をエミュレートするように構成される、請求項６に記載の方法。
【請求項１０】
前記選択領域を照射することは、クロック信号に応じて一連のレーザパルスを生成することを含む、請求項１に記載の方法。
【請求項１１】
前記クロック信号をテスト同期信号に相関させることをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記電気信号をサンプリングすることは、前記電気信号を、増幅を介さず直接的に前記ＡＤＣに適用することを含む、請求項１１に記載の方法。
【請求項１３】
前記クロック信号を、前記テスト同期信号に対してずらすことをさらに含む、請求項１１に記載の方法。
【請求項１４】
前記ＤＵＴが所定の前記能動デバイスを反復的にスイッチング状態にさせる反復テスト信号を受信するように、自動試験装置（ＡＴＥ）動作させて、反復的な一連の１及び０を少なくとも毎秒百万回反復する周期でスキャンチェーンに送信するステップと、
前記ＦＰＧＡを使用して、連続する期間の前記スキャンチェーン信号を平均し、前記スキャンチェーン信号より高い信号対雑音比を有する、前記スキャンチェーンにおける波形の複製を生成するステップとをさらに含む、請求項１に記載の方法。
【請求項１５】
被試験デバイス（ＤＵＴ）内における能動デバイスのレーザボルテージテストのためのシステムであり、
ｔナノ秒のパルス分離時間を有するレーザパルス列を提供するモード同期レーザ（ＭＬＬ）と、
前記パルスを前記ＤＵＴの選択領域に方向づけ、前記ＤＵＴからの反射パルスを収集し、前記反射パルスを光センサに方向づけるように構成されたビーム光学系と、
前記反射パルスを受信し、前記反射パルスに対応する電気信号を出力し、且つ前記ｔナノ秒のパルス分離時間より短い緩和時間を有するように構成された光センサと、
前記光センサと電気的に接続され、且つ前記光センサの前記電気信号を前記モード同期レーザと同期してサンプリングするアナログ−デジタル変換器（ＡＤＣ）と、
前記ＡＤＣと電気的に接続され、且つ前記ＡＤＣから前記サンプリングされた信号を受信し処理し、前記選択領域内における能動デバイスのスイッチング状態に対応するレーザテスト信号を出力するように構成されたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）とを含む、システム。
【請求項１６】
前記ＭＬＬ及び前記ＡＤＣと電気的に接続され、且つクロック信号及び同期信号を受信し、前記クロック信号を前記同期信号に対してずらすことを可能にした位相同期ループ（ＰＬＬ）ボードをさらに含む、請求項１５に記載のシステム。
【請求項１７】
前記ＦＰＧＡは、予め規定された分解処理を前記サンプリングされた信号におこなう、請求項１５に記載のシステム。
【請求項１８】
前記ＦＰＧＡは、高速フーリエ変換（ＦＦＴ）を前記サンプリングされた信号におこなう、請求項１５に記載のシステム。
【請求項１９】
前記ＦＰＧＡと電気的に接続され、且つ前記ＦＰＧＡの出力を変換するように構成されたデジタル−アナログ変換器（ＤＡＣ）をさらに含む、請求項１５に記載のシステム。
【請求項２０】
前記ＡＤＣは、増幅器の介入なく、前記光センサに直接的且つ電気的に接続される、請求項１５に記載のシステム。
【請求項２１】
前記ＡＤＣは、複数のサンプリング信号を複数のチャネルに出力し、前記ＦＰＧＡは、複数の処理チャネルを用いて前記サンプリング信号を処理するように構成された、請求項１５に記載のシステム。
【請求項２２】
連続波（ＣＷ）レーザをさらに含む、請求項１５に記載のシステム。
【請求項２３】
前記ＤＵＴから反射されるＣＷレーザビームを受信するように構成された第２の光センサをさらに含む、請求項２２に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本願は米国特許第８，７５４，６３３号に関連し、その開示全体が参照文献として本明細書に組み込まれる。
【０００２】
［技術分野］
本発明は、レーザ照射を用いて集積回路をプロービングするための装置及び方法に関し、反射レーザ光は能動的被試験デバイス（ＤＵＴ）のスイッチングによって変調される。
【背景技術】
【０００３】
プローピングシステムは、集積回路（ＩＣ）の設計とレイアウトとをテスト及びデバッグするために、当該技術分野において用いられている。ＩＣのプロービングのためのレーザを利用した様々なシステムが先行技術において知られる。本明細書には先行技術の一部が記載されるものの、特許文献１〜３も閲読することが読者に推奨され、またそれら文献の全体が参照文献として本願明細書に組み込まれる。さらなる関連情報は、非特許文献１〜１３において見受けられ、それらの全体が参照文献として本願明細書に組み込まれる。
【０００４】
既知であるように、例えば自動試験及び評価（ＡＴＥ）テスタとしても知られる自動試験装置などの商業上利用可能であるテストプラットフォームは、ＩＣのデバッグ及びテストの際に、ＩＣの被試験デバイス（ＤＵＴ）に適用されるテストパターン（テストベクトルとしても言及される）を生成するために使用される。また、種々のシステム及び方法は、テストベクトルに対するＤＵＴの応答をテストするために用いられ得る。そのような一方法は一般にレーザボルテージプロービング（ＬＶＰ）として言及される。ＬＶＰなどのレーザを利用したシステムがプロービングに用いられる場合、ＤＵＴはレーザによって照射され、ＤＵＴから反射された光がプロービングシステムにより収集される。ＤＵＴにレーザビームが当たるとき、ＤＵＴの種々の素子（スイッチングトランジスタ）のテストベクトルに対する応答によって、レーザビームは変調される。これは自由キャリア密度の電気的変調と、屈折率の結果的な摂動と、最も一般的にはシリコンであるＩＣ材料の吸収率とに起因している。従って、反射光の解析によってＤＵＴにおける様々なデバイスの動作に関する情報が提供される。
【０００５】
図１は、先行技術による、レーザを利用したボルテージプロービングシステム構造１００の主要な構成要素を示す一般的な概略図である。図１では、破線矢印は光路を示し、実線矢印は電気信号路を示す。曲線によって表される光路は、通常、光ファイバケーブルを用いて構成される。プロービングシステム１００は、特にこの例ではデュアルレーザ源であるレーザ源ＤＬＳ１１０、光学ベンチ１１２、並びにデータ取得及び解析装置１１４を含む。光学ベンチ１１２はＤＵＴ１６０を設置するための設備を含む。
【０００６】
従来のＡＴＥテスタ１４０は、ＤＵＴ１６０へそしてＤＵＴ１６０から、刺激信号を供給し応答信号１４２を受信し、また、トリガー及びクロック信号１４４をタイムベースボード１５５へと供給し得る。通常、テスタからの信号はテストボード、ＤＵＴボード（アダプタープレート）、及びこれらの部品すべてを接続する種々の配線及びインターフェイスを介してＤＵＴに伝送される。また一般に、ＡＴＥとＬＶＰシステムとは、関連をもたない様々な会社によって製造され販売される。このように、本発明のシステムの実施形態に記載される論及はＬＶＰシステムのみに関し、ＡＴＥには関しない。つまり、ＡＴＥはプロービングシステム１００の部分ではない。
【０００７】
プロービングシステム１００に戻ると、タイムベースボード１５５は信号の取得をＤＵＴ刺激及びレーザパルスと同期させる。ワークステーション１７０は、信号取得ボード１５０、タイムベースボード１５５、及び光学ベンチ１１２からのデータを制御、並びに受信、処理、そして表示する。
【０００８】
ここで、プロービングシステム１００の様々な構成要素はより詳細に記載される。ＤＵＴテストにおいて時間分解能は重要度が高いことから、図１の実施形態では先行技術のパルス状のレーザが用いられ、そのレーザのパルス幅はシステムの時間分解能を決定する。デュアルレーザ源１１０は、１０〜３５ｐｓ幅のパルスを生成するために用いられるパルスモード同期レーザ源ＭＬＬ１０４と、外部でゲートをかけて約１μｓ幅のパルスを生成することができる連続波レーザ源ＣＷＬ１０６との、２つのレーザからなる。ＭＬＬ１０４のソースは、固定周波数、通常は１００ＭＨｚで動作され、タイムベースボード１５５の位相同期ループ（ＰＬＬ）を介して、ＤＵＴに供給される刺激１４２と、ＡＴＥテスタによって供給されるトリガー及びクロック信号１４４と、同期される必要がある。ＤＬＳ１１０の出力は、光ファイバケーブル１１５を用いて光学ベンチ１１２に伝送される。そして、光ビームは、ＤＵＴ１６０の選択部分を照射するように光ビームを方向づけるビーム光学系１２５によって操作される。ビーム光学系１２５はレーザ走査型顕微鏡（ＬＳＭ１３０）及びビーム操作光学系（ｂｅａｍ  ｍａｎｉｐｕｌａｔｉｏｎ  ｏｐｔｉｃｓ）（ＢＭＯ１３５）からなる。対物レンズなど、このような光学系設定において従来から用いられる所定の素子は表示されていない。一般に、ＢＭＯ１３５は、要求される形状、焦点、偏光などにビームを操作するために必要である光学素子からなり、ＬＳＭ１３０はＤＵＴの特定の領域上でビームをスキャンさせるために必要とされる素子からなる。ＬＳＭ１３０は、ビームをスキャンさせることに加えて、ＬＳＭ及び対物レンズの視野内のどこにでもレーザビームを方向づけ、「とどめる」ためのベクトルポイントモードを有する。Ｘ−Ｙ−Ｚステージ１２０は静止しているＤＵＴ１６０に対してビーム光学系１２５を移動させる。ステージ１２０とＬＳＭ１３０のベクトルポイントモードとを用いて、ＤＵＴ１６０の任意の対象点が照射されプロービングされ得る。
【０００９】
ＤＵＴ１６０のプロービングにおいて、ＡＴＥ１４０は、タイムベースボード１５５の位相同期ループに供給されるトリガー及びクロック信号と同期して、刺激信号１４２をＤＵＴに送信する。位相同期ループは、ＭＬＬ１０４を制御してその出力パルスをＤＵＴへの刺激信号１４２に同期させる。ＭＬＬ１０４は、刺激されるＤＵＴの特定の対象デバイスを照射するレーザパルスを放射する。ＤＵＴからの反射光はビーム光学系１２５によって収集され、光ファイバケーブル１３４を介して光センサ１３８に伝送される。反射ビームは、刺激信号に対するデバイスの応答次第で、（例えば強度などの）特性を変化させる。
【００１０】
付随的に、入射レーザパワーをモニタし、またレーザパワーの変動を補償する目的で、例えば光学ベンチ１１２は、ＭＬＬ１０４入射パルスの一部分を、光ファイバケーブル１３２を介して光センサ１３６に転換する手段を提供する。
【００１１】
光センサ１３６、１３８の出力信号は、信号取得ボード１５０に送信され、そして信号取得ボード１５０は信号をコントローラ１７０に送信する。また、タイムベースボード１５５の位相同期ループの操作によって、コントローラ１７０は、ＤＵＴ１６０の刺激信号１４２に関してＭＬＬ１０４パルスの正確な時間位置を制御する。時間位置を変化させ、光センサ信号をモニタすることによって、コントローラ１７０は刺激信号１４２に対するＤＵＴの時間応答性を解析することができる。解析の時間分解能はＭＬＬ１０４パルス幅に依存する。
【００１２】
また、連続波ＬＶＰをおこなうことも当該技術分野において知られており、連続波レーザはＤＵＴのデバイスを照射するために用いられ、連続的な反射光が収集される。連続的な反射光は、種々の刺激信号に対する能動状態のデバイスの応答、つまりスイッチングに関するタイミング情報を含む。反射光信号は、例えばアバランシェフォトダイオード（ＡＰＤ）などの光センサによって連続的に電気信号に変換され、増幅される。タイミング情報は、電気信号に含まれ、デバイス変化の検出を示し、その変化はオシロスコープを用いて時間領域か、或いはスペクトラムアナライザを用いて周波数領域で表示されることが可能である。
【００１３】
ＬＶＰにＣＷレーザが用いられるとき、ビームは、シリコンウエハ内部の能動状態のトランジスタに焦点を合わせられる。トランジスタから反射される光の量はトランジスタの電圧の関数を含むということが起こるので、反射されたレーザビームが、重ね合わせられた振幅変調信号をそこに有し、該信号の包絡線によってプロービングされる電気的波形が複製される。反射された光は光センサによって捕捉され、光センサは振幅変調光学信号をシリコン上の電圧波形の複製へと変換して戻す。参考として、反射性の変化は比較的小さく、通常の値は百万分率で１００（ｐｐｍ）のみであり得る。しかしながら、低雑音、高速検出、及び非常に高速のオシロスコープにより、この光学プロービング技術を用いて数ギガヘルツの波形を再構成することが可能である。この技術は、レーザがこの場合ＣＷ（つまり著しく遅い）であり、検出器及び電子装置は著しく高速である必要があることから、“低速レーザ、高速検出器”の選択肢として言及され得る。
【００１４】
一方で、ＭＬＬ技術が用いられるとき、著しく高速のレーザが比較的低速の電子装置と共に用いられる。使用されるレーザはモード同期レーザであり、これは、１００ＭＨｚの繰り返し速度で、一連の例えば５ｐｓＦＷＨＭパルスを出力する。光電子工学的な検出機構はＣＷに対するものと同様であり得るが、パルスが５ピコ秒のみに合わせて局在化されるので、各ＭＬＬ光学パルスは非常に高速の（〜５ｐｓ）波形サンプリングをおこなう。検出電子装置は５ｐｓの光学パルスよりも比較的低速であり、これはパルスが１０ナノ秒毎に発生するのみであるためである（１００ＭＨｚのレーザに対して）。事実、パルスピッキング法は、単一の５ｐｓ光学パルスを通過させるのみで適用されることが可能であり、検出器はテストループ期間毎にその単一のパルスの輝度を登録することのみを必要とし、実際には検出を著しく遅らせる。
【００１５】
これらの両方法の隠れた複雑性は、ＤＵＴからの微弱な反射と比較的低い変調レベル（約１００ｐｐｍ）との組合せのため、測定における信号対雑音比（ＳＮＲ）が非常に低いこと（典型的には１よりもはるかに低い）である。結果的に、ＳＮＲレベルを使用可能なレベルに上げるために（例としてＳＮＲ１０）、数千又は数百万の繰り返し測定がおこなわれる必要がある。これらの各方法に存在するその他の問題は、以下のとおりである。
【００１６】
ＣＷ検出法は、ＤＵＴから反射された振幅変調ＣＷレーザビームが赤外線検出器に当たるときに開始される。検出器におけるレーザ強度は、通常、５０〜１００μＷであり、振幅は１００〜５００ｐｐｍの信号で変調される。２つの最も大きい雑音源は、検出器の雑音等価電力（ＮＥＰ）とレーザビーム自身のショット雑音とであり、前者は後者よりわずかに大きい。検出器のＮＥＰは約１０ｐＷ／√Ｈｚであり、優れたレーザでは、レーザ自身の雑音はショット雑音をわずかに超えるのみである。このため、通常はＳＮＲ＜１である出力信号が得られる。また、デジタル化オシロスコープに直接送信されるには低すぎる振幅を有する出力信号をも提供されるため、検出器に続くＲＦ増幅器を必要とする。幸いにも、検出器からの雑音は大きいので、ＲＦ増幅器段階における雑音への寄与は重大ではない。増幅器の雑音は重大ではないが、測定される信号立ち上がり時間における増幅器の帯域幅の影響は重大であるということは言及するに値する。このため、システムから増幅器を除くことが理想的である。
【００１７】
オシロスコープは、反射された波形をサンプリングするために通常は使用される。波形のＳＮＲは１未満であるので、多くの波形は、適切な出力信号を得るために共に平均される必要がある。この段階はオシロスコープによっておこなわれ、オシロスコープは繰り返しテストループからデータを同期的に補足し、平均をとり、変調された波形である単一の出力を提供する。
【００１８】
ＭＬＬ法の主要な課題は、各テストループ周期時に被試験デバイス（ＤＵＴ）おいて１つのＭＬＬ光学パルスのみを適用することにある。光学パルスはＣＷと同様の方法でＤＵＴによって振幅変調され、検出器に戻される。システムにおける制限は検出器の雑音及びレーザのショット雑音である。ＭＬＬ法における１つの難しい点はパルス光の性質にある。ＣＷの平均強度とＭＬＬレーザが同様であるが、ＭＬＬパルスのパワーが５ｐｓＦＷＨＭのみの持続時間に閉じ込められる場合、その５ｐｓの間の強度はＣＷの強度よりも著しく大きく、時間とともに一定に広がる。例えば、ＭＬＬレーザが、５ｐｓのみでそのすべてのパワーを消失し、各１０ｎｓ周期のうちの残りの９９９５ｐｓは暗闇になる場合、ＭＬＬビームのピーク強度はＣＷビームよりも約２０００倍強力である。つまり、各ＭＬＬ測定はＣＷ法の約２０００倍の情報を捕捉することになるが、その代償として、ＭＬＬは波形を１回の５ｐｓのみサンプリングし、一方でＣＷシステムは波形全体を捕捉する。故に、１０ｎｓの波形を充足させるには２０００回のＭＬＬ測定が必要であるが、ＣＷはこの時間を使って全体で２０００回の１０ｎｓ波形を平均することができる。この２つの効果は差し引きゼロになり、一方の方法が他方の方法に対して有利であることはない。
【００１９】
近年、レーザボルテージイメージング技術は、ＤＵＴ領域における異なる点の電圧に相関する２次元グレースケールの画像を提供すべく発展してきている。さらに具体的には、ＬＳＭがＤＵＴ領域のラスタスキャンに用いられ、反射光の領域内の各点で、信号が収集され、単一のデータ値を提供する。つまり、周波数帯の範囲にわたってスペクトルを提供するよりも、各点で、特定の周波数スペクトルにおける信号の振幅がスペクトラムアナライザから取得される。実際には、スペクトラムアナライザは、対象となる単一の周波数（ゼロスパンとよばれる）を抽出し、その周波数における受信信号の強さに対し直接的に比例する出力値を提供するように設定される。故に、ＬＳＭがＤＵＴの選択領域をスキャンするとき、対象周波数にアクティビティが存在しなければ、スペクトラムアナライザは低出力を提供するか又は出力がなく、一方で対象周波数にアクティビティが存在すれば、スペクトラムアナライザは高出力を提供する。つまり、スペクトラムアナライザは、その振幅が対象の選択周波数における信号の強さに比例する出力信号を提供する。この出力は、スキャンされた領域の各点におけるデバイスのアクティビティに対応するグレイスケールレベルを示す、スキャン領域のマップを生成するために用いられ得る。
【００２０】
上述のシステム及び方法は、ＤＵＴの機能性についての貴重な情報を提供する一方で、ＤＵＴ内の種々の能動デバイスの応答についてさらなる情報を非侵入的に取得することが所望される。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】米国特許第５２０８６４８号明細書
【特許文献２】米国特許第５２２０４０３号明細書
【特許文献３】米国特許第５９４０５４５号明細書
【非特許文献】
【００２２】
【非特許文献１】「レーザボルテージプローブ（ＬＶＰ）：フリップチップパッケージマイクロプロセッサー用の新規の光学プロービング技術（Laser Voltage Probe (LVP):A Novel Optical Probing Technology for Flip-ChipPackaged Microprocessors）」、Ｙｅｅ，Ｗ．Ｍ．他、テストおよび故障解析技術の国際シンポジウム（International Symposium for Testing and Failure Analysis（ＩＳＴＦＡ）)、２０００年、ｐｐ．３〜８
【非特許文献２】「電気光学プロービングを用いたシリコン裏面からの波長取得(Waveform Acquisition from the Backside of Silicon UsingElectro-Optic Probing)」、Ｂｒｕｃｅ，Ｍ．他、テストおよび故障解析技術の国際シンポジウム（ＩＳＴＦＡ）、１９９９年、ｐｐ．１９−２５
【非特許文献３】「光学波形プロービング−非フリップチップデバイス及びその他のアプリケーションのための戦略(Optical Waveform Probing- Strategies for Non-Flipchip Devices andOther Applications)」、Ｋｏｌａｃｈｉｎａ，Ｓ．他、テストおよび故障解析技術の国際シンポジウム（ＩＳＴＦＡ）、２００１年、ｐｐ．５１−５７
【非特許文献４】「シリコンにおける電気光学効果(Electrooptical Effects in Silicon)」、Ｓｏｒｅｆ，Ｒ．Ａ．、及びＢ．Ｒ．Ｂｅｎｎｅｔｔ、ＩＥＥＥ量子エレクトロニクスジャーナル(IEEE Journal of Quantum Electronics)、１９８７年、ＱＥ−２３（１）、ｐｐ．１２３〜９
【非特許文献５】「ＣＭＯＳ集積回路のレーザビーム裏側プロービング(Laser Beam Backside Probing of CMOS Integrated Circuits)」、Ｋａｓａｐｉ，Ｓ．他、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｒｅｌｉａｂｉｌｉｔｙ、１９９９年、３９：ｐ．９５７
【非特許文献６】「光学位相シフト検出を用いた集積回路波形プロービング(Integrated Circuit Waveform Probing Using Optical Phase ShiftDetection)」、Ｗｉｌｓｈｅｒ  Ｋ．他、テストおよび故障解析技術の国際シンポジウム（ＩＳＴＦＡ）、２０００年、ｐｐ．４７９−８５
【非特許文献７】「フリップチップ搭載型シリコン集積回路における内部電気信号のピコ秒非浸襲性光学検出(Picosecond Noninvasive Optical Detection of Internal ElectricalSignals in Flip-Chip-Mounted Silicon Integrated Circuits)」、Ｈｅｉｎｒｉｃｈ  Ｈ．Ｋ．、ＩＢＭ  Ｊｏｕｒｎａｌ  ｏｆ  Ｒｅｓｅａｒｃｈ  ａｎｄ  Ｄｅｖｅｌｏｐｍｅｎｔ、１９９０年、３４（２／３）：ｐｐ．１６２〜７２
【非特許文献８】「集積シリコンデバイス用の非浸襲性シート電荷密度プローブ(Noninvasive sheet charge density probe for integrated silicondevices)」、Ｈｅｉｎｒｉｃｈ，Ｈ．Ｋ．、Ｄ．Ｍ．Ｂｌｏｏｍ、及びＢ．Ｒ．Ｈｅｍｅｎｗａｙ、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、１９８６年、４８（１６）：ｐｐ．１０６６〜１０６８
【非特許文献９】「集積シリコンデバイス用の非浸襲性シート電荷密度プローブに対する誤り(Erratum to Noninvasive sheet charge density probe for integratedsilicon devices)」、Ｈｅｉｎｒｉｃｈ，Ｈ．Ｋ．、Ｄ．Ｍ．Ｂｌｏｏｍ、及びＢ．Ｒ．Ｈｅｍｅｎｗａｙ、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、１９８６年、４８（２６）：ｐ．１８１１
【非特許文献１０】「非浸襲性光学プローブを用いたシリコンバイポーラ接合トランジスタにおけるリアルタイムデジタル信号の測定(Measurement of real-time digital signals in a silicon bipolarjunction transistor using a noninvasive optical probe)」、Ｈｅｉｎｒｉｃｈ，Ｈ．Ｋ．他、ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ、１９８６年、２２（１２）：ｐｐ．６５０−６５２
【非特許文献１１】「マルチモードレーザダイオードプローブを用いた、シリコン集積回路における電荷変調の光学検出(Optical detection of charge modulation in silicon integratedcircuits using a multimode laser-diode probe)」、Ｈｅｍｅｎｗａｙ、Ｂ．Ｒ．他、ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ、１９８７年、８（８）：ｐｐ．３４４−３４６
【非特許文献１２】「シリコンバイポーラ接合トランジスタにおけるギガヘルツ電荷密度変調の光学サンプリング(Optical Sampling of GHz Charge Density Modulation in SiliconBipolar Junction Transistors)」、Ａ．Ｂｌａｃｋ、Ｃ．Ｃｏｕｒｖｉｌｌｅ、Ｇ．Ｓｃｈｕｌｔｈｅｉｓ、Ｈ．Ｈｅｉｎｒｉｃｈ、Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ、１９８７年、Ｖｏｌ．２３，Ｎｏ．１５，ｐｐ．７８３−７８４
【非特許文献１３】「１２０ｎｍ及び６５ｎｍ技術の特大及び最小サイズデバイスにおけるレーザボルテージプロービングとマッピング結果との比較(Comparison of Laser Voltage Probing and Mapping Results inOversized and Minimum Size Devices of 120nm and 65nm Technology)」、Ｋｉｎｄｅｒｅｉｔ  Ｕ、Ｂｏｉｔ  Ｃ、Ｋｅｒｓｔ  Ｕ、Ｋａｓａｐｉ  Ｓ、Ｉｓｐａｓｏｉｕ  Ｒ、Ｎｇ  Ｒ、Ｌｏ  Ｗ、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｒｅｌｉａｂｉｌｉｔｙ  ４８  （２００８年）、１３２２−１３２６、１９ｔｈ  Ｅｕｒｏｐｅａｎ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｒｅｌｉａｂｉｌｉｔｙ  ｏｆ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、Ｆａｉｌｕｒｅ  Ｐｈｙｓｉｃｓ  ａｎｄ  Ａｎａｌｙｓｉｓ（ＥＳＲＥＦ  ２００８年）
【発明の概要】
【発明が解決しようとする課題】
【００２３】
以下の発明の概要は、本発明の一部の態様及び特性に対して基本的な理解をするために組み入れられる。この発明の概要は、本発明の広範囲にわたる概要ではなく、また本発明のキーになる若しくは重要な要素を具体的に特定すること、又は本発明の範囲を示すこと、を意図するものではない。その唯一の目的は、以下に示されるより詳細な説明の前置きとして、本発明のいくつかのコンセプトを単純化した形態で示すことにある。
【００２４】
本発明の種々の実施形態では、ＤＵＴのレーザボルテージプロービング及び／又はイメージングのための装置及び方法が提供される。本開示の実施形態の背後にあるコンセプトは、適度に高速である電子装置と共に高速ＭＬＬ光学パルスを使用する、組合せの方法である。具体的には、テストループ毎にただ１つのＭＬＬ光学パルスを選択するためにパルスピッカーを用いるというよりも、本実施形態ではあらゆるパルスを通過させる。即ち、１０ｎｓ毎のパルス（１００ＭＨｚ）ということになるが、そのようなパルスを、高速アナログ−デジタル変換器（ＡＤＣ）を用いて、その速度でデジタル化することが可能である。ＡＤＣによる多量のデータ出力は、ＦＰＧＡ内部で収集され処理されることが可能であり、そして、信号に対応する比較的少量の処理データは、より低いデータ速度で出力されることができる。
【課題を解決するための手段】
【００２５】
本質的に、ＭＬＬが高速レーザと低速電子装置に依存し、ＣＷは低速レーザではあるが高速の電子装置に依存する一方で、本発明の実施形態では、高速レーザと「中速」の電子装置が用いられる。具体的に、ＭＬＬレーザビーム源は高帯域幅信号を生成するために用いられ、電子装置は隣接する反射パルスを分離することが可能であるのに十分な速度を備えた光センサを用いる。例えば、１００ＭＨｚのＭＬＬが用いられる場合、光センサは、パルス同士の間の１０ｎｓ時間より速く緩和されることが可能であることが必要とされる（緩和時間）。中速電子装置は、各レーザパルスの変調振幅を捕捉するように構成されるので、ＭＬＬのサンプリング速度を有する必要がある。提示される実施例では、１００ＭＨｚのサンプリングが必要とされ、これはＣＷシステムに必要とされるＧＨｚレベルより低速である。電子装置は、すべてのデータを内部で処理するＦＰＧＡチップを含み、処理が終了した後にのみ、結果をチップ外に送信する。そして、そのようなシステムは、ＭＨｚレベルの電子装置を使用する一方で、高速ＭＬＬからタイミングを発生させるので、ＣＷシステムのようなＧＨｚのタイミング性能を原理的に有し得るという結果が得られる。
【００２６】
開示の実施形態では、ＭＬＬはごくわずかに可変である。例えば、ＭＬＬは、＋／−５０ｐｐｍの可変範囲を有し得り、つまり、１００，０００ＭＨｚ＋／−５０００．０Ｈｚを超えて動作されることが可能であることを意味する。これはＰＬＬ回路にとって重要であり、その理由は、１０ｎｓパルスの整数が１つのテストループ期間に入ることを確実にするのに十分なパルスタイミングを調整することができることが必要であるためである。１０ｎｓパルスの実施例では、５０ｐｐｍ可変により、１０．００００＋／−０．０００５ｎｓを意味する。
【００２７】
明確にするため、例として、１００．０５μsの長さのテストループを考える。１００．００５μsは、１００００５ｎｓであり、これは１０．００００ｎｓにおける１００００．５クロック時間である。１００００．５は整数ではない。この場合、クロックパルスを１０．０００ｎｓから１０．０００５ｎｓに伸長することが必要とされ、結果として正確に１００００（整数）の数のパルスがテストループ期間を満たす。テストループにおいて整数のＭＬＬパルスが得られると、パルスは、テストループに関連して時間において実質的に固定された状態になり、各テストループにおいて同様の相対的な位置にアライメントされることが保証される。
【００２８】
ＤＵＴのレーザプロービングのための装置及び方法が開示される。システムは、ＤＵＴ内のデバイスの、レーザボルテージプロービング及び／又はイメージングと、状態マッピングとを可能にする。ＤＵＴが所定の能動デバイスをスイッチさせるテスト信号を受信しているとき、ＤＵＴの選択領域が照射される。ＤＵＴから反射された光は、光センサによって収集され、電気信号に変換される。光センサの出力はＡＤＣによってサンプリングされる。ＡＤＣの出力は、複数チャネルの出力を提供するように信号を処理する、特別にプログラムされたＦＰＧＡに入力される。複数チャネルの出力は、例えばＦＰＧＡの各チャネルに別々のＤＡＣを提供する、ＤＡＣチップによって変換される。ＤＡＣの出力は個別に扱われ、複数のスペクトラムアナライザの信号をエミュレートすることができる。また、ＤＡＣの出力は、ペアでおこなわれるので、複数のベクトルアナライザの信号をエミュレートすることができる。
【００２９】
本発明のその他の態様及び特徴は、本明細書に記載される種々の実施形態の記載により明らかになり、添付の特許請求の範囲に記載される本発明の範囲及び意思の内に含まれる。
【００３０】
本明細書に包含され、その一部を構成する添付の図面は、本発明の実施形態を例示し、詳細な説明と共に本発明の原理を説明し描出する役割を担う。図面は、図によって例示の実施形態の主な特徴を示すことが意図されている。また、図面では、実際の実施形態のすべての特徴や、描かれる要素の相対的なサイズが描出されることは意図されていない。そして、図面は正確な縮尺率ではない。
【図面の簡単な説明】
【００３１】
【図１】図１は、先行技術によるレーザを利用したボルテージプローブシステム構造の主要な構成要素を示す一般的な概略図である。
【図２】図２は、本発明の実施形態のシステムにおける主要な構成要素を示す模式図である。
【図３】図３は、一実施形態におけるＡＤＣとＦＰＧＡとの装置を示す概略図である。
【図４】図４は、図２及び図３の実施形態によって生成される信号の波形を示す模式図である。
【図５】図５は、ＭＬＬレーザ及びＣＷレーザを有するデュアルレーザ源が使用される実施形態を示す一般的概略図である。
【図６】図６は、図５の実施形態と共に用いられ得る、ＣＷレーザを使用するＡＤＣとＦＰＧＡとの装置のための実施形態を示す。
【図７】図７は、図５の実施形態と共に用いられ得る、ＭＬＬレーザを使用するＡＤＣとＦＰＧＡとの装置のための実施形態を示す。
【図８】図８は、図５及び図７の実施形態によって生成される信号の波形を示す模式図である。
【発明を実施するための形態】
【００３２】
本発明は、図面において例示される特定の実施形態に関して本明細書に記載される。しかしながら、図面に示される種々の実施形態は例示のみであり、添付の特許請求の範囲において規定される発明を限定しないということが理解される必要がある。
【００３３】
本発明の種々の実施形態により、ＤＵＴの選択領域内における能動状態のトランジスタをプロービングするための非侵入的、非接触的方法の装置及び方法が提供される。これらのシステム及び方法は、本明細書において、レーザボルテージプロービング（ＬＶＰ）又はレーザボルテージイメージング（ＬＶＩ）と言及される。記載される方法では、ＭＬＬシステムの有効性とＣＷシステムの有効性とを組み合わせることで先行技術のシステムが拡大される。システム適用の実施例を示す様々な実施形態が以下に記載される。
【００３４】
図２は、ＤＵＴ２６０のレーザボルテージプロービング又はイメージングをおこなうための、本発明の実施形態におけるシステムの概略図を示す。モード同期レーザ２０４は、トリガークロック２４０からのトリガー信号に応じてレーザパルス２１５の列を生成する。この実施例では、トリガーは１００ＭＨｚであり、パルス２１５は５ｐｓＦＷＨＭ（半値全幅）を有し、１０ｎｓのパルス間で分布する（パルス間隔）。ＢＭＯ２３５は、ＭＬＬ２０４からＤＵＴ２６０への順番で配置された、偏光ビームスプリッタキューブ（ＰＢＳ）２３２、１／４波長板２３４、及び対物レンズ２３６を含む。ＤＵＴ２６０におけるレーザパルス入射は振幅変調され、光学レーザ信号２５２として反射される。パルス２５２は検出器（光センサ）２４５によって検出され、検出器は光学信号をアナログ電気信号に変換する。検出器２４５からの電気信号はアナログ−デジタル変換器（ＡＤＣ）２５０に入力される。ＡＤＣは、検出器の出力をＭＬＬと同期的にサンプリングする。図２の実施例では、１００ＭＨｚのクロック信号が２つに分割され、一方の複製はＭＬＬに送信され、ＭＬＬはこのクロックに同期することが可能であり、他方はＡＤＣに送信され、ＡＤＣは常に検出器出力のピークでサンプリングをする。この実施例において、ＡＤＣは、クロック信号毎に１００ＭＳＰＳ（１秒毎に百万サンプリング）の速度で動作する。ＡＤＣの出力は、実質的にサンプリングオシロスコープをエミュレートし、オシロスコープの必要なくレーザボルテージプロービング（ＬＶＰ）に使用されることができる。
【００３５】
一実施形態では、付加的なＰＬＬボード２４４が用いられ、パルスを１０ｐｓ程度の精度で移動させることができる。つまりＰＬＬボード２４４は、テストクロックパルスに関してクロックパルスに遅延を導入することができる。この方法では、ある程度任意のサイズの波形を測定することができる。一実施例では、図４に示されるように、ＰＬＬ出力はごくわずかに（例えば５０ｐｐｍ）周波数を制御する。つまり、クロック２４０は、ＰＬＬボード２４４の出力によって制御される、ごく狭い可変範囲（＋／−５０ｐｐｍ）を有する電圧制御水晶発振器である。
【００３６】
また例えば、第１のデータ群が取得され、そしてレーザが例えば５ｎｓずらされ、別のデータ群が取得され、そしてエイリアス周波数を２倍にする２つのデータ群は、２００ＭＳＰＳのデータを提供するために間引きされることが可能である。ＰＬＬボード２４４のその他の副次的有用性は、テストループクロックに同期することであり、またＤＵＴクロックが所定の方法でテストクロックに同期されると考えられ、つまり、「スペクトラムアナライザ」クロック（ＡＤＣ２５０及びＦＰＧＡ２６０によってエミュレートされる）及びＤＵＴクロックが同期されるため、測定される周波数は、テストクロック及びスペクトラムアナライザがそれぞれの（そしてわずかに異なる）タイムベースにより動作するときに起こるように、見失われるか又は見つけ出される必要がない。
【００３７】
レーザボルテージイメージング（ＬＶＩ）技術は、特定の周波数で能動状態であるトランジスタの物理的な位置を示す。ＬＶＩを取得するため、検出器からの信号は通常はスペクトラムアナライザに入力される。しかしながら図２の実施形態では、スペクトラムアナライザは使用されず、ＡＤＣからのデータは、ＬＰＶ波形を複製するか又はＬＶＩ測定用のスペクトラムアナライザとして動作させることが可能な、特別に構成されたＦＰＧＡ（フィールドプログラマブルゲートアレイ）２６０に入力される。一実施形態では、ＦＰＧＡは、例えばＦＦＴ（高速フーリエ変換）など、予め規定された分解処理をサンプリングにおこなう。一実施例として、カリフォルニア州サンノゼのＸｉｌｉｎｘ社から入手可能なＳｐａｒｔａｎ−６  ＦＰＧＡが挙げられる。Ｓｐａｒｔａｎ−６は、１８０までのＤＳＰ構成ブロックを含み、４８ビットのアキュムレータでの１８×１８符号付き乗算のためにプログラムされることが可能であり、ＤＳＰはパイプライン処理で４００ＭＨｚまで処理可能である。正弦・余弦、対数、及び平方和は検索テーブルで決定される。この実施例は、ＦＰＧＡがＦＦＴを算出するときにＦＦＴ全体を算出するという点において有利である。言い換えると、１、２、又はさらに１０００の周波数で信号を表示、モニタ、又は検討することが可能であり、データはすべてそこにある。
【００３８】
図３は、ＡＤＣ２５０及びＦＰＧＡ２６０の実施形態を示す概略図である。図３の実施例では、ＡＤＣは１４ビットで処理をし、１０５ＭＳＰＳ未満を出力する。ＡＤＣ２５０は、入力として、クロック２４０から同期クロック信号を受信する（ＡＴＥクロック信号であり得る）。図３の実施例では、クロック信号は、ＭＬＬと同様、１００ＭＨｚである。またＡＤＣ２５０は、入力として、検出器２４５から信号ｖ（ｔ）も受信する。この実施例では、ＡＤＣ出力はパラレルバスに供給される１４ビットである。ｖｎとして示されるＡＤＣの出力は、ＦＰＧＡ２６０に入力される。ＦＰＧＡは、複数のデジタル信号を出力するために、図３の点線吹き出しで示されるようにｖｎを処理する。複数の信号は、ベクトルアナライザ又はスペクトルアナライザ信号を実質的にエミュレートするアナログ信号を出力するために、デジタル−アナログ変換器２７０に適用される。図３に示されるように、ＤＡＣ２７０は、複数のチャネルを設けた単一のチップの形態で構成されてもよく、各チャネルはＦＰＧＡ２６０の出力のうちの１つを処理し、また各チャネルはＡＤＣ２５０の１つの出力に対応する。提示される実施形態では、ＦＰＧＡは８チャネルを出力するので、８チャネルのＤＡＣ２７０チップが用いられ得る。信号は、４つのベクトルアナライザをエミュレートする４つの出力を得るため（即ち、４つのベクトルアナライザの（ｘ，ｙ）若しくは（ｒ，θ））、ペアで処理されることが可能であるか、又は、各チャネルは、８つのスペクトラムアナライザの出力をエミュレートするため独立していてもよい。
【００３９】
図４は、種々の信号のプロットと各パルスのＡＤＣ出力データとを示す。上部の波形はプローブされるＤＵＴ信号である。その下はＭＬＬレーザパルスであり、続いてその下は検出器信号の出力である。検出器信号の下は、ＭＬＬパルスと同期されるＡＤＣトリガーパルスである。各ＡＤＣトリガーパルス（クロック）について、ＡＤＣデータ出力がＡＤＣトリガーの下部に提示される。
【００４０】
一実施形態では、ＭＬＬ検出器とＣＷ検出器との中間の性能である検出器が用いられることが可能である。例えば、約１ＧＨｚの性能を備えた検出器が適切である。つまり、ＣＷシステムとは異なり、１０又は２０ＧＨｚの検出器は必要とされない。一方で、通常はＭＬＬシステムに使用される低速の検出器は、すべてのパルスを受信するために十分に高速であるか明確ではないので、使用されることはできない。また、１つのテストループ期間毎に１つのパルスのみが光センサへと通過する先行技術とは異なり、本実施形態では、すべてのＭＬＬ光パルスを通過させるので、十分に高速の検出器が必要とされ、新規のパルスが捕捉されるときに以前のパルスのメモリは存在しない。つまり、検出器は、ＭＬＬの期間である１０ｎｓで、以前のパルスを「自身で消去する」ことが必要とされる。これは１ＧＨｚの検出器によって適切におこなわれる。
【００４１】
適切な検出器の一例として、カリフォルニア州アーバインのＮｅｗｐｏｒｔ  Ｃｏｒｐｏｒａｔｉｏｎ社より販売されるモデル１６１１ＦＣ−ＡＣが挙げられる。この検出器は、２０ｐＷ/√ＨｚのＮＥＰを伴い、３０ｋＨｚ〜１ＧＨｚで動作する、ヒ化ガリウムインジウム（ＩｎＧａＡｓ）受光装置である。一実施形態におけるこの検出器に見込まれる性能は、以下のように算出される。検出器は、２００ｐｐｍのレベルのＤＵＴ波形によって変調される１００μＷの戻りビームを受信すると考えられる。１００ＭＨｚで動作する１００μＷのＭＬＬは光学パルス毎に１ｐＪを出力する。選択された検出器の応答性は１Ａ／Ｗであることから、検出器は、パルス毎に１ｐＣの電荷、つまり６．２５×１０６の電子を生成する。ＭＬＬがショット制限される場合、平均で、パルス毎の√（６．２５×１０６）＝２５００電子の１σＲＭＳ変動が存在し得る。それとは別に、検出器の雑音等価電力は、２０ｐＷ／√Ｈｚ×√１ＧＨｚ＝６３２ｎＷであり、７００Ｖ／Ｗの変換利得は４４３μＶ  ＲＭＳに等しい。
【００４２】
光学パルス自体に関して、検出器の立ち上がり及び立ち下がり時間はそれぞれ４００ｐｓに特定され、１ｐＣの電荷が８００ｐｓにわたって拡散することが考えられ、
2016109673.tif 000002
【００４３】
の検出器出力をもたらす。
【００４４】
この測定における雑音は、検出器のＮＥＰからの４４３μＶの寄与、及びショット雑音による３５０μＶの寄与からなる。これらは、５６４μＶのＲＭＳ雑音レベルを得るために二乗和の平方根（ａｄｄ  ｉｎ  ｑｕａｄｒａｔｕｒｅ）が算出される。
【００４５】
この測定の信号は２００ｐｐｍであると考えられ、信号Ｓ＝２００ｐｐｍ×０．８７５Ｖ＝１７５μＶであることが見込まれる。
【００４６】
これらのことすべてを合わせ、１７５μＶの信号と５６４μＶの雑音が載る８７５ｍＶのパルスが得られる。このように、ＳＮＲは１７５／５６４＝０．３１であり、この測定において１０のＳＮＲを得るために、Ｎ＝５６４／（１７５／１０）２＝１０３８の平均をとる。しかしながら、この実施形態が用いられると、光センサの信号は、先行技術のように増幅器を使用することなく、ＡＤＣ２５０によって直接的にサンプリングされることが可能である。通常、あらゆる増幅器はいくらかの雑音を信号に付加するが、実際には、検出器が非常に多くの雑音を出すので、増幅器によって付加される少々の超過雑音は影響を与えることはない。故に、増幅器を付加することに負の側面は存在しないと考えられ得るが、増幅器が雑音を付加しないとしてもその有限帯域幅は検出器から出力されるあらゆる高速エッジを遅延させるので、これは間違いである。仮想的に無雑音であり得るが、例えば、検出器から出力される４０ピコ秒のエッジは１０ＧＨｚの帯域幅を有する増幅器によって５０ピコ秒をやや超えるまで広げられ得る。これを回避するため、図２及び図３の実施形態において、光センサの信号は、増幅器の介入なくＡＤＣによって直接的にサンプリングされる。無論のこと、エッジの広がりは重要ではないか又はほとんど重要ではない場合、ＡＤＣにサンプリングされる前に信号を増幅するために、増幅器が光センサとＡＤＣの間に挿入されてもよい。
【００４７】
図５は、ＭＬＬレーザ５０４とＣＷレーザ５０６とを有するデュアルレーザ源５１０を使用する実施形態を示す一般的概略図である。図５において、図1の要素と類似する要素は、５で始まるシリーズであることを除いて同様の参照符号を有する。これらの要素は、図５の実施形態を理解するために必要である範囲を除いて、再度記載されない。
【００４８】
図５の実施形態は、ＭＬＬ又はＣＷレーザのいずれかを用いてレーザボルテージプロービング・イメージングをおこなうことを可能にする。ＭＬＬ照射を用いるテストは、図２〜図４に関して記載される方法と同様におこなわれる。ＭＬＬの場合、図２のセンサ２４５と類似するセンサ５４５は反射ビームを収集するために使用される。一方で、ＣＷレーザ５０６を使用するとき、より高速のセンサ５３３が用いられてもよい。センサ５３３は、例えば９ＧＨｚのセンサ、即ちセンサ５４５より約１０倍高速であってよい。センサ５３３の出力は、テスタ５４０の同期信号に同期される又は同期されないクロック信号に基づいてサンプリングされるために、ＡＤＣ５５０に送信される。
【００４９】
図５に示されるように、ＣＷレーザは、１０６４ｎｍの波長を有するレーザ又は１３１０ｎｍの波長を有するレーザであってよい。１０６４ｎｍ波長のＣＷレーザが用いられるとき、連続レーザビームはＤＵＴ内部に電子正孔対を生成し、テストを妨害し得るということが言及される。故に、１３１０ｎｍの連続ビームは電子正孔対を生成せず、センサからのあらゆる信号が用いられることができることから、本実施形態には１３１０ｎｍ波長が好ましい。ＣＷレーザを使用するための設定の実施例は、図６に提示される。
【００５０】
図６では、ＣＷレーザ源５０６からのレーザビームはＤＵＴから反射され、本実施例において５０ＭＨｚで動作する検出器５３３によって検知される。センサ出力は、本実施例では１００ＭＨｚであるクロック速度でＡＤＣ５５０によってサンプリングされる。クロック信号は、ＭＬＬ５０４に用いられるクロックと同様のものであり得る外部クロック５４０からＡＤＣ５５０に入力される。クロック信号は付加的なＰＬＬボード５４４を用いてずらされてもよい。ＡＤＣ５５０の出力は、この場合には８チャネルを出力するＦＰＧＡ５６０に送信される。矢印で示されるように、ＦＰＧＡ５６０はＡＤＣ５５０の出力を処理し、本実施例では８チャネルを出力する。
【００５１】
図７は、図５のＭＬＬレーザを用いる設定の実施例を示す。ＭＬＬレーザ５０４は、クロック５４０からのクロック信号に応じてパルスを生成する。図７の実施例では、システムはテストクロック信号も受信し、ＰＬＬボード５４４は、同期するためか又はテストクロックに関してクロック５４０をずらすために用いられることが可能であり、これはボックス内のΔΦによって視覚的に示される。センサ５４５は、ＤＵＴから反射されたパルスを検出するために用いられる。この実施例では、センサ５４５は、１ＧＨｚで動作するヒ化ガリウムインジウム（ＩｎＧａＡｓ）光センサである。センサ５４５からの信号出力は、クロック５４０からのクロック信号に応じてＡＤＣ５５０によって直接的にサンプリングされる。これは、センサ５４５の信号波形上に配置された丸５５１によって視覚的に示される。
【００５２】
つまり、ＰＬＬボード５４４を使用することによって、サンプリングのタイミングをテストクロックに関してずらすことができる。これは吹き出しに模式的に示される。ＰＬＬボード５４４がテストクロックに関して第１の位置ｔ０にサンプリングクロックを設定するとき、第１のテストループにおいて、複数の、例えば１０００のサンプリングがおこなわれる。サンプリングは図８において概略的に示される。これらのサンプルは、各サンプリング位置についての所定の平均値を得るために平均されることが可能である。そして、第２回目がおこなわれ、ＰＬＬボード５４４は、本実施例ではテストクロックに関してやや遅延された第２の位置ｔ１にサンプリングクロックを設定する。別の一連のサンプルが取得され平均がとられる。これが多数回反復され、その平均値は、センサ５４５から出力された実際の波形を再構築するために使用されることが可能である。前述のように、ＡＤＣ５５０の出力はＦＰＧＡ５６０に送信され、ＦＰＧＡ５６０の出力は複数のＤＡＣ５７０によって変換される。
【００５３】
上述の記載から、８つのＤＡＣから出力されるスペクトル及びベクトルアナライザのエミュレートの実施例が示される。しかし、その他の実施形態では、ＦＰＧＡは、時間平均をおこない、ほぼリアルタイムに波形を生成することを可能にするように予めプログラムされる。そのような実施形態は、例えば、スキャンチェーンデバッグをおこなうために用いられることができる。本願では、ＡＴＥは、通常は２０ＭＨｚより低いというかなり低速度で、反復的な一連の１と０とをスキャンチェーンに導入させる。特に典型的なスキャンチェーンデバッグは、永続的に反復する「１、１、０、０」の信号を導入し、ＡＴＥがこれらの信号を１０ＭＨｚの速度でＤＵＴに送信する場合、その周期は毎秒２．５百万回反復する。開示のＡＤＣ及びＦＰＧＡの装置は、もちろんのこと低性能（ＳＮＲ＜１）であろうこの信号を取得できるが、信号は数多く反復するので、ＦＰＧＡは連続する数多くの期間のスキャンチェーン信号の平均をおこない、スキャンチェーンにおける波形の高ＳＮＲの複製を非常に迅速に取得することができる。
【００５４】
実施例として、ＤＵＴに１０ＭＨｚで導入される「１、１、０、０」の場合に、２５００回の平均が１ミリ秒のみでおこなわれることが可能である。この平均された信号が、高速ＤＡＣ（１００ＭＳＰＳ）を用いてＦＰＧＡから出力されるとき、波形のほぼ「ライブの」画像がもたらされる。ユーザは実質的に１ｍｓの遅延を認識することはできないので、ユーザがレーザビームの焦点を当てるあらゆるところで、ユーザはプローブされる波形のほぼリアルタイムの画像を得る。
【００５５】
本実施形態におけるテスト方法は以下のように進められる。ＡＴＥは、反復的な一連の１及び０のビットからなるスキャンチェーンデバッグ信号を送信するようにプログラムされる。その一連のものは、例えば４ビット、８ビットなど、少ない数の１及び０からなる必要がある。ＦＰＧＡ２６０は、ＡＤＣ２５０から受信される信号を平均するように予めプログラムされる。ここでまた、ＡＤＣ２５０は、パラレルバス２４３で１４ビットワードとして出力を送信してもよい。そして、レーザは、ＤＵＴ上の第１の位置に留められ、スキャンチェーンデバッグ信号がＤＵＴに適用される。反射される信号は収集され、ＦＰＧＡ２６０はＡＤＣ２５０から受信される信号を平均する。十分な信号が収集されると、例えば１ミリ秒後など、ビームは次の位置に移動される。この時点で、ＦＰＧＡ２６０は、前の位置の結果的な平均波形をＤＡＣ２７０に送信し、新規の位置の信号の平均を開始する。チップの任意の所望の領域をスキャンするため、これが必要な回数反復される。
【００５６】
本発明は特定の実施形態に関して記述されているが、これらの実施形態に限定されない。特に、当業者によって、添付の特許請求の範囲により規定される本発明の範囲及び意思からはずれることなく様々な変形及び改変形が適用されてもよい。さらに、上述のすべての先行技術文献はその言及によって本明細書に組み込まれる。
【図１】
2016109673.tif 000003
【図２】
2016109673.tif 000004
【図３】
2016109673.tif 000005
【図４】
2016109673.tif 000006
【図５】
2016109673.tif 000007
【図６】
2016109673.tif 000008
【図７】
2016109673.tif 000009
【図８】
2016109673.tif 000010
【外国語明細書】
2016109673000001.pdf
2016109673000002.pdf
2016109673000003.pdf
2016109673000004.pdf