(57)【要約】【課題】画像データの入力部が終端抵抗を介して終端電圧に接続された表示装置に対し、終端抵抗における余計な消費電力を低減する。【解決手段】表示制御装置２００は、抵抗Ｒを介して終端部に接続されたデータ入力部１４０に入力された単位フレームごとの表示画像データに応じて表示素子の各画素に対するデータ書き換えを行う表示装置１００を制御する。表示制御装置は、入力映像データの単位フレームごとの画像データに基づいて生成した表示画像データをデータ入力部に出力する。入力映像データにおける第１および第２の単位フレームの画像データが互いに同じであるときには、データ出力手段から、第２の単位フレームの後の第３の単位フレームの画像データに基づく表示画像データに代えて、終端部に供給される電圧Ｖｔｔと等しい電圧を第３の単位フレームのフレーム期間にて出力させる制御手段２１０，２２０を有する。【選択図】図２
2016099457.tif 000002
【特許請求の範囲】
【請求項１】
抵抗を介して終端部に接続されたデータ入力部を有し、該データ入力部に入力された単位フレームごとの表示画像データに応じて表示素子の各画素に対するデータ書き換えを行う表示装置を制御する表示制御装置であって、
該表示制御装置に入力された入力映像データにおける前記単位フレームごとの画像データに基づいて生成した前記表示画像データを前記データ入力部に出力するデータ出力手段と、
前記終端部に電圧を供給する終端電圧供給手段と、
前記入力映像データにおける第１の単位フレームの画像データと該第１の単位フレームより後の第２の単位フレームの画像データとを比較して、該第１および第２の単位フレームの画像データが互いに同じであるときは、前記データ出力手段から前記データ入力部に、前記入力映像データにおける前記第２の単位フレームの後の少なくとも１つの第３の単位フレームの画像データに基づく前記表示画像データに代えて、前記終端部に供給される前記電圧と等しい電圧を前記第３の単位フレームのフレーム期間にわたって出力させる制御手段とを有すること特徴とする表示制御装置。
【請求項２】
前記制御手段は、前記第１および第２の単位フレームの画像データが互いに異なるときと同じであるときとで、前記終端電圧供給手段から前記終端部に供給される前記電圧を異ならせることを特徴とする請求項１に記載の表示制御装置。
【請求項３】
前記単位フレームは、１フレームおよび該１フレームより短い期間の１サブフレームのうち一方であることを特徴とする請求項１に記載の表示制御装置。
【請求項４】
抵抗を介して終端部に接続されたデータ入力部と、表示素子とを有し、前記データ入力部に入力された単位フレームごとの表示画像データに応じて表示素子の各画素に対するデータ書き換えを行う表示装置であって、
請求項１から３のいずれか一項に記載の表示制御装置を有することを特徴とする表示装置。
【請求項５】
抵抗を介して終端部に接続されたデータ入力部を有し、該データ入力部に入力された単位フレームごとの表示画像データに応じて表示素子の各画素に対するデータ書き換えを行う表示装置を制御する表示制御装置に含まれるコンピュータに、
該表示制御装置に入力された入力映像データにおける前記単位フレームごとの画像データに基づいて生成した前記表示画像データを前記データ入力部に出力させるコンピュータプログラムであって、
前記コンピュータに、
前記入力映像データにおける第１の単位フレームの画像データと該第１の単位フレームより後の第２の単位フレームの画像データとを比較させ、
該比較において該第１および第２の単位フレームの画像データが互いに同じであるときは、前記データ入力部に対して、前記入力映像データにおける前記第２の単位フレームの後の少なくとも１つの第３の単位フレームの画像データに基づく前記表示画像データに代えて、前記終端部に供給される前記電圧と等しい電圧を前記第３の単位フレームのフレーム期間にわたって出力させること特徴とする表示制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ等の表示装置に対する制御を行う表示制御装置に関する。
【背景技術】
【０００２】
一般に、ＤＤＲ ＳＤＲＡＭ（Double Data Rate Synchronous Dynamic Random Access Memory）の入出力のインターフェイスとして、ＳＳＴＬ（Stub Series Termination Logic）規格が採用されている。ＳＳＴＬ規格を採用したＤＤＲ ＳＲＡＭの回路信号線路は、各データ信号線が終端抵抗を介して終端電圧に接続されることで、波形の乱れが少ない高速のデータ転送を実現している。
【０００３】
波形の品質の確保と消費電力の低減とを両立する電子機器として、特許文献１にて開示されたものがある。特許文献１には、データ記憶手段とデータ処理手段とを接続するデータ信号線に終端抵抗を介して終端電圧を印加する終端電圧生成手段と、データ信号線と終端抵抗との間に接続された通電遮断手段とを有する電子機器が開示されている。データ処理手段は、データ記憶手段の構成を検知し、その検知結果に基づいて通電遮断手段によりデータ信号線と終端抵抗との間を通電させて終端抵抗を有効にしたり、データ信号線と終端抵抗との間を遮断して終端抵抗を無効にしたりする。終端抵抗が無くても信号（データ）の品質がデバイス規格を満足する場合に終端抵抗を無効にすることで、余計な消費電力を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２１７２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１にて開示された技術では、終端抵抗を無効にすることができるのは終端抵抗が無くてもデータの品質がデバイス規格を満足する場合に限られるため、消費電力の低減効果が得られる機会が制限される。
【０００６】
本発明は、画像データ（表示画像データ）の入力部が終端抵抗を介して終端電圧に接続された表示装置に対し、表示画像データの品質による制限を受けることなく終端抵抗における余計な消費電力の低減効果が得られるようにした表示制御装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一側面としての表示制御装置は、抵抗を介して終端部に接続されたデータ入力部を有し、該データ入力部に入力された単位フレームごとの表示画像データに応じて表示素子の各画素に対するデータ書き換えを行う表示装置を制御する。該表示制御装置は、該表示制御装置に入力された入力映像データにおける単位フレームごとの画像データに基づいて生成した表示画像データをデータ入力部に出力するデータ出力手段と、終端部に電圧を供給する終端電圧供給手段と、入力映像データにおける第１の単位フレームの画像データと該第１の単位フレームより後の第２の単位フレームの画像データとを比較して、該第１および第２の単位フレームの画像データが互いに同じであるときは、データ出力手段からデータ入力部に、入力映像データにおける第２の単位フレームの後の少なくとも１つの第３の単位フレームの画像データに基づく前記表示画像データに代えて、終端部に供給される電圧と等しい電圧を第３の単位フレームのフレーム期間にわたって出力させる制御手段とを有すること特徴とする。
【０００８】
なお、上記表示制御装置を含む表示装置も、本発明の他の一側面を構成する。
【０００９】
また、本発明の他の一側面としての表示制御プログラムは、抵抗を介して終端部に接続されたデータ入力部を有し、該データ入力部に入力された単位フレームごとの表示画像データに応じて表示素子の各画素に対するデータ書き換えを行う表示装置を制御する表示制御装置に含まれるコンピュータに、該表示制御装置に入力された入力映像データにおける単位フレームごとの画像データに基づいて生成した表示画像データをデータ入力部に出力させるコンピュータプログラムである。該表示制御プログラムは、コンピュータに、入力映像データにおける第１の単位フレームの画像データと該第１の単位フレームより後の第２の単位フレームの画像データとを比較させ、該比較において該第１および第２の単位フレームの画像データが互いに同じであるときは、データ入力部に対して、入力映像データにおける第２の単位フレームの後の少なくとも１つの第３の単位フレームの画像データに基づく表示画像データに代えて、終端部に供給される電圧と等しい電圧を第３の単位フレームのフレーム期間にわたって出力させること特徴とする。
【発明の効果】
【００１０】
本発明によれば、表示画像データが入力されるデータ入力部が抵抗を介して終端部に接続された表示装置に対し、該表示装置に入力される表示画像データの品質を確保しつつ、該抵抗における余計な消費電力を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１であるパネル制御回路を有する液晶表示装置の構成を示すブロック図。
【図２】実施例１のパネル制御回路の構成を示すブロック図。
【図３】実施例１の液晶表示装置における液晶表示パネル部の構成を示すブロック図。
【図４】上記液晶表示パネル部に印加されるランプ電圧を示す図。
【図５】実施例１における水平同期信号ＨＳと水平走査クロック信号ＨＣＬＫと表示データＤＡＴＡの入力タイミングを示すタイミングチャート。
【図６】実施例１における水平同期信号ＨＳと水平リセット信号ＣＲＳＴとカウンタクロック信号ＣＣＬＫの入力タイミングを示すタイミングチャート。
【図７】実施例１における表示制御処理を示すフローチャート。
【図８】実施例１および実施例２における表示データＤＡＴＡと終端電圧Ｖｔｔとの関係を示す図。
【図９】実施例２における表示制御処理を示すフローチャート。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１３】
図１には、本発明の実施例１である表示制御装置としてのパネル制御回路２００と、表示素子としての液晶表示パネル１００と、ランプ電圧生成回路３００とを有する表示装置の構成を示している。この表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、パーソナルコンピュータ、デジタルカメラ、カーナビゲーション等の各種電子機器に搭載することができる。
【００１４】
パネル制御回路２００は、外部から入力された映像データ（以下、入力映像データという）ＩＮＤＡＴＡに対してガンマ補正や色むら補正等の各種処理を行って表示画像データ（以下、単に表示データという）ＯＵＴＤＡＴＡを生成する。そして、該表示データＯＵＴＤＡＴＡを液晶表示パネル１００に出力する。また、パネル制御回路２００は、後述する各種電圧や各種信号を生成して、液晶表示パネル１００に供給する。ランプ電圧生成回路３００は、図４に示すランプ電圧を生成して液晶表示パネル１００に供給する。
【００１５】
液晶表示パネル１００は、複数の画素（ここでは、例として、ＸＧＡ解像度に対応する水平１０２４画素×垂直７６８画素とする）を含む表示領域１３０にて画像を表示する。液晶表示パネル１００は、水平（Ｈ）駆動回路１１０および垂直（Ｖ）シフトレジスタ１２０を含む。
【００１６】
図３には、液晶表示パネル１００のより詳しい構成を示している。Ｈ駆動回路１１０は、インプットデータレジスタ１１１と、データメモリ１１２と、データコンパレータ１１３と、ＳＷコントローラ１１４とを含む。インプットデータレジスタ１１１は、パネル制御回路２００で生成された表示用画像データとしての表示データＯＵＴＤＡＴＡを順次受け取って、Ｎ＋１個の垂直ライン分の表示データを記憶する。
【００１７】
液晶表示パネル１００に設けられたデータ入力部１４０において、表示データＯＵＴＤＡＴＡは、コンパレータの一方の入力端子に入力されるとともに、終端抵抗Ｒを介して終端電圧Ｖｔｔが印加される終端端子（終端部）に接続、すなわち終端されている。一方、データ入力部１４０において、基準電圧Ｖｒｅｆはコンパレータの他方の入力端子に入力される。これにより、入力された表示データＯＵＴＤＡＴＡの電圧が基準電圧Ｖｒｅｆより高ければデータ入力部１４０（コンパレータ）からＨｉ電圧がインプットデータレジスタ１１１に出力される。また、表示データＯＵＴＤＡＴＡの電圧が基準電圧Ｖｒｅｆより低ければ、データ入力部１４０からＬｏｗ電圧がインプットデータレジスタ１１１に出力される。
【００１８】
ただし、表示データＯＵＴＤＡＴＡがデータ入力部１４０に入力されるごとに、データ入力部１４０と終端端子との間の終端抵抗Ｒに電流が流れるため消費電力が発生する。本実施例では、この余計な消費電力の発生を抑えるために、表示データＯＵＴＤＡＴＡの電圧と終端電圧Ｖｔｔとを等しくする期間を設ける。これについては、後に詳しく説明する。
【００１９】
データメモリ１１２は、インプットデータレジスタ１１１が受けたＮ番目の垂直ライン（以下、Ｎラインという）の表示データＯＵＴＤＡＴＡを記憶する。データコンパレータ１１３は、データメモリ１１２に記憶された表示データＯＵＴＤＡＴＡと、データコンパレータ１１３に入力されるカウンタクロック信号ＣＣＬＫのカウント値とを比較する。カウンタクロック信号ＣＣＬＫは、Ｈ駆動回路１１０による画素電圧のサンプリングタイミングを制御するためのサンプリングクロック信号である。ＳＷコントローラ１１４は、データコンパレータ１１３からの出力に基づいて、表示データ用データ線スイッチとしてのアナログスイッチ（ＳＷ）１３３のスイッチングを行うＳＷ信号１３２を、アナログＳＷ１３３をオン／オフ可能な電圧に変換して出力する。
【００２０】
ランプ電圧生成回路３００は、表示領域１３０に垂直方向に延びるように配線された複数本の表示データ用データ線としてのビデオ線１３４に供給可能なサンプリング用電圧としてのランプ電圧（ＲＶ）１３１を生成する。アナログＳＷ１３３のオン／オフは、各ビデオ線１３４に対するランプ電圧（ＲＶ）１３１の供給を制御する。ＸＧＡでは、１０２４本のビデオ線１３４が表示領域１３０に含まれており、ビデオ線１３４ごとにアナログＳＷ１３３が設けられている。
【００２１】
Ｖシフトレジスタ１２０は、パネル制御回路２００からの垂直走査スタート信号ＶＳと垂直走査クロック信号ＶＣＬＫを受けて、表示領域１３０に水平方向に延びるように配線された複数本の水平走査線１３５へのＶ走査信号（選択電圧）の出力を制御する。ＸＧＡでは、７６８本の水平走査線１３５が表示領域１３０に含まれる。詳しくは後述するが、ランプ電圧（ＲＶ）１３１は、１本の水平走査線１３５にＶ走査信号が印加される期間において変化する（例えば、図４に示すように単調増加する）ように生成される。Ｖシフトレジスタ１２０およびアナログＳＷ１３３によって電圧サンプリング部が構成される。
【００２２】
各水平走査線１３５と各ビデオ線１３４とが交差する箇所には、画素スイッチング素子としての画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８が設けられている。これら画素トランジスタ１３６、画素コンデンサ１３７および液晶（ＬＣ）１３８により１つの画素が構成される。また、液晶（ＬＣ）１３８を挟むように、不図示の画素電極と透明電極とが設けられている。
【００２３】
アナログＳＷ１３３を介してビデオ線１３４に供給されるランプ電圧（ＲＶ）１３１は、画素トランジスタ１３６のドレインに接続される。これにより、画素トランジスタ１３６のゲートが水平走査線１３５に接続され、水平走査線１３５からのＶ走査信号によって画素トランジスタ１３６のオン／オフが制御される。画素コンデンサ１３７は、画素トランジスタ１３６のソースに接続され、ビデオ線１３４に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧としてチャージする。ビデオ線１３４は、画素トランジスタ１３６のソースに接続されるとともに、配線としてのビデオ線１３４自体がコンデンサ容量として機能し、画素コンデンサ１３７の容量より大きい容量（数百から数万倍）を形成する。また、画素コンデンサ１３７の他端は、コンデンサ共通電圧ＶｃｏｍＣに接続されている。液晶（ＬＣ）１３８は、画素コンデンサ１３７にチャージされて不図示の画素電極に印加される液晶駆動電圧と、不図示の透明電極に印加される液晶共通電圧ＶｃｏｍＬとの差である電位差に応じて駆動される。
【００２４】
続いて、図１および図３を用いて、液晶表示パネル１００およびランプ電圧生成回路３００の動作について詳しく説明する。前述したように、パネル制御回路２００にて生成された表示データＯＵＴＤＡＴＡは、一旦、不図示のラインバッファまたはフレームバッファに記憶される。そして、記憶された表示データＯＵＴＤＡＴＡは、周波数拡散クロック（Spread Spectrum Frequency Synthesizer Clock：ＳＳＣ）に応じた周期で読み出される。この結果、カウンタクロック信号ＣＣＬＫと表示データＯＵＴＤＡＴＡとが同期化される。ＣＣＬＫに同期化された表示データＯＵＴＤＡＴＡは、データ線を介して液晶表示パネル１００のＨ駆動回路１１０に入力される。
【００２５】
Ｈ駆動回路１１０に入力された表示データＯＵＴＤＡＴＡは、Ｈ駆動回路１１０内のインプットデータレジスタ１１１に格納される。インプットデータレジスタ１１１は、パネル制御回路２００からの水平スタート信号である水平同期信号ＨＳを受け取る。そして、図５に示すように、水平同期信号ＨＳを起点として、表示データＯＵＴＤＡＴＡ（図にはＤＡＴＡと記す）を水平走査クロック信号ＨＣＬＫに同期して画像データＤ１〜Ｄ１０２４として格納していく。ＸＧＡ解像度では、水平方向の表示データＯＵＴＤＡＴＡとして１０２４個の画像データを記憶する。データメモリ１１２は、インプットデータレジスタ１１１にて受けたＮラインの表示データＯＵＴＤＡＴＡを記憶する。このとき、インプットデータレジスタ１１１には、次のラインであるＮ＋１ラインの表示データＯＵＴＤＡＴＡが入力される。
【００２６】
データコンパレータ１１３は、図６に示すように、水平同期信号ＨＳと同期して出力される水平リセット信号ＣＲＳＴを起点としてカウンタクロック信号ＣＣＬＫのカウントを行うカウンタを含む。そして、データコンパレータ１１３は、データメモリ１１２に記憶されている表示データＯＵＴＤＡＴＡと上記カウンタによるカウント値とを比較する。例えば、表示データＯＵＴＤＡＴＡが１０ビットの階調であり、画像データＤ１が１００であるとすると、データコンパレータ１１３は、カウント値１００にてＳＷコントローラ１１４にコンパレータ出力を行う。また、例えば、画像データＤ２が４である場合は、データコンパレータ１１３は、カウント値４にてＳＷコントローラ１１４にコンパレータ出力を行う。このようにして、データコンパレータ１１３は、水平方向に１０２４のコンパレータ出力を行うことが可能である。
【００２７】
ＳＷコントローラ１１４は、データコンパレータ１１３からの１０２４のコンパレータ出力を電圧変換し、１０２４個のアナログＳＷ１３３に対して制御信号を出力する。アナログＳＷ１３３をオン／オフすることにより、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１をビデオ線１３４に印加したり遮断したりする制御を行う。１０２４個のアナログＳＷ１３３は、水平リセット信号ＣＲＳＴにより全てがオン状態となってランプ電圧（ＲＶ）１３１がビデオ線１３４に印加された状態としている。アナログＳＷ１３３はコンパレータ出力を受けるとオフ状態となり、ランプ電圧（ＲＶ）１３１がビデオ線１３４に印加されない状態（遮断状態）となる。
【００２８】
次に、ランプ電圧生成回路３００によるランプ電圧の生成について説明する。ここでは、ランプ電圧生成回路３００が、デジタルデータをアナログ変換するＤ／Ａコンバータにより構成されている場合について説明する。パネル制御回路２００は、Ｄ／Ａコンバータであるランプ電圧生成回路３００にＤ／ＡＣＬＫとＤ／ＡＤＡＴＡとを入力する。Ｄ／ＡＣＬＫは、Ｄ／Ａコンバータのデータ更新を行わせるクロックである。また、Ｄ／ＡＤＡＴＡは、Ｄ／ＡＣＬＫのクロック数に応じてインクリメントしていくデータであり、ランプ電圧のインクリメントを指示するデータである。これらＤ／ＡＣＬＫとＤ／ＡＤＡＴＡは、前述した水平リセット信号ＣＲＳＴを起点として、ＣＬＫと同期してパネル制御回路２００から出力される。
【００２９】
Ｄ／ＡＣＬＫとＤ／ＡＤＡＴＡがＤ／Ａコンバータとしてのランプ電圧生成回路３００に入力されることで、例えばランプ電圧生成回路３００の階調を１０ｂｉｔとした場合には、ランプ電圧生成回路３００は１０２４の分解能にてランプ波形を生成する。この結果、ランプ電圧生成回路３００は、図４に示すように単調変化（ここでは単調増加）するランプ電圧を生成する。すなわち、ランプ電圧生成回路３００から出力されるランプ電圧（ＲＶ）１３１は、水平リセット信号ＣＲＳＴの入力時点で所定の開始電圧となり、例えばＤ１において図４中に「Ｄ１：１００」で示す電圧となってビデオ線１３４に印加される。前述したようにランプ電圧生成回路３００の階調を１０ｂｉｔの１０２４分解能とし、０を最下位データとした場合において、ランプ電圧の最大電圧（Δ電圧）が４Ｖであるとするとき、「Ｄ１：１００」で示す電圧は、
｛（１００−１）／１０２３｝×４Ｖ＝０．３８７１Ｖ
となる。このため、ランプ電圧の開始電圧に対して＋０．３８７１Ｖがビデオ線１３４に印加される。また、ランプ電圧（ＲＶ）１３１は、例えばＤ２においては図４中に「Ｄ２：４」で示す電圧としてビデオ線１３４に印加される。「Ｄ２：４」で示す電圧は、
｛（４−１）／１０２３｝×４＝０．０１１７Ｖ
となり、ランプ電圧の開始電圧に対して＋０．０１１７Ｖがビデオ線１３４に印加される。
【００３０】
このようにして、１０２４本のビデオ線１３４にランプ電圧からサンプリングされた電圧が印加される。ビデオ線１３４に印加された電圧は、Ｖシフトレジスタ１２０から出力されるＶ走査信号によって、１水平走査線１３５における１０２４個（Ｈ１〜Ｈ１０２４）の画素トランジスタ１３６のゲートに接続される。これにより、１０２４個の画素トランジスタ１３６がオンになる。
【００３１】
画素トランジスタ１３６のオンにより、ビデオ線１３４と画素コンデンサ１３７は画素トランジスタ１３６を介して接続され、画素トランジスタ１３６にランプ電圧からサンプリングされた液晶駆動電圧がチャージされる。こうして、Ｈ１〜Ｈ１０２４の画素コンデンサ１３７にそれぞれチャージされた液晶駆動電圧により液晶１３８が駆動される。
【００３２】
パネル制御回路２００から垂直走査スタート信号ＶＳと垂直走査クロック信号ＶＣＬＫを受けたＶシフトレジスタ１２０は、水平走査線１３５に出力されるＶ走査信号を、クロックＶＣＬＫごとに垂直方向にＶ１からＶ７６８まで順次走査する。この走査により、液晶表示パネル１００の表示領域１３０の全画素に対して、液晶駆動電圧の書き込み（チャージ）を行うことができる。そして、透明電極に印加される液晶共通電圧ＶｃｏｍＬと画素電極に印加される液晶駆動電圧との差に応じて液晶１３８が駆動され、表示領域１３０に画像が表示される。
【００３３】
次に、図２を用いてパネル制御回路２００の構成を説明する。パネル制御回路２００は、画像データ比較部２１０と、画像データ生成部２２０と、ガンマ／色むら補正回路２４０と、電源ＩＣ２５０，２６０と、タイミング生成回路２３０とを有する。
【００３４】
画像データ比較部２１０は、入力映像データＩＮＤＡＴＡにおける第１のフレームの画像データと該第１のフレームより後の第２のフレームの画像データとを比較して、該第１および第２のフレームの画像データが互いに同じか否かを判定する。ここにいう「フレーム」は、入力映像データおよび表示データを構成する１コマの画像を意味し、本実施例での単位フレームである。１フレームの周期である１フレーム期間は、液晶表示パネル１００の全画素（例えば前述した水平１０２４画素×垂直７６８画素）に対して表示データＯＵＴＤＡＴＡが書き込まれる時間であり、例えば１／６０秒である。また、第１および第２のフレームは、互いに連続した２フレームであってもよいし、互いに離間した（すなわち、間に他の少なくとも１フレームを挟んだ）２フレームであってもよい。
【００３５】
画像データ生成部２２０は、画像データ比較部２１０を通過した入力映像データＩＮＤＡＴＡにおけるフレームごとの画像データに基づいて表示データ（ただし、ガンマ／色むら補正回路２４０による処理前の画像データ）を生成する。ただし、画像データ比較部２１０により第１および第２のフレームの画像データが互いに同じであると判定された場合はこの限りではない。この場合、画像データ生成部２２０は、入力映像データＩＮＤＡＴＡにおける第２のフレームの後の第３のフレームの画像データに基づく表示データを生成しない。そして、電源ＩＣ２５０から液晶表示パネル１００のデータ入力部１４０における終端端子に供給される終端電圧Ｖｔｔと等しい電圧を第３のフレームのフレーム期間にわたって表示データとして出力する。なお、第３のフレームは１フレームに限らず、連続した２フレーム以上であってもよい（すなわち少なくとも１フレームであればよい）。
【００３６】
ガンマ／色むら補正回路２４０は、画像データ生成部２２０にて各フレームの画像データから生成された表示データに対してガンマ補正や色むら補正等の各種処理を行って、出力用の表示データＯＵＴＤＡＴＡを生成する。そして、該表示データＯＵＴＤＡＴＡを、液晶表示パネル１００のデータ入力部１４０に出力する。
【００３７】
画像データ生成部２２０はデータ出力手段に相当し、電源ＩＣ２５０は終端電圧供給手段に相当する。また、画像データ比較部２１０と画像データ生成部２２０とにより制御手段が構成される。
【００３８】
電源ＩＣ２６０は、液晶表示パネル１００のデータ入力部１４０に、前述した基準電圧Ｖｒｅｆを供給する。基準電圧Ｖｒｅｆは、表示データＯＵＴＤＡＴＡの最大値（Ｈｉ電圧）と最小値（Ｌｏｗ電圧）の中間の電位に設定される。
【００３９】
タイミング生成回路２３０は、液晶表示パネル１００のＨ駆動回路１１０およびＶシフトレジスタ１２０とランプ電圧生成回路３００に対して、前述した各種信号ＨＳ、ＨＣＬＫ、ＣＣＬＫ、ＣＲＳＴ、Ｄ／ＡＣＬＫ、ＶＳおよびＶＣＬＫを出力する。
【００４０】
図７のフローチャートには、画像データ比較部２１０および画像データ生成部２２０により行われる表示制御処理の流れを示している。この処理は、画像データ比較部２１０および画像データ生成部２２０を少なくとも含むコンピュータにより、コンピュータプログラムとしての表示制御プログラムに従って実行される。また、図８（ａ），（ｂ）には、画像データ比較部２１０による比較結果（判定結果）に応じて出力される表示データＯＵＴＤＡＴＡ（図には単にＤＡＴＡと記す）と終端電圧Ｖｔｔとの関係を示している。
【００４１】
まず、ステップＳ１０１において、画像データ比較部２１０は、入力映像データＩＮＤＡＴＡを取り込む。
【００４２】
そして、ステップＳ１０２において、画像データ比較部２１０は、前述したように第１のフレームの画像データと第２のフレームの画像データとを比較する。ここでは、第１および第２のフレームは連続した２フレームとする。画像データ比較部２１０は、第１および第２のフレームの画像データ同士が全画素において同一であるときは、これら画像データが互いに同じであると判定し、ステップＳ１０４に進む。第１および第２のフレームの画像データのうち１画素でも異なれば、これら画像データが互いに同じであるとは判定せず（互いに異なると判定し）、ステップＳ１０３に進む。
【００４３】
ステップＳ１０３では、画像データ生成部２２０は、第１および第２のフレームの画像データに基づいて生成したこれらフレームごとの表示データＯＵＴＤＡＴＡをガンマ／色むら補正回路２４０を通して液晶表示パネル１００のデータ入力部１４０に出力する。さらに、第２のフレームの次の第３のフレーム（ここでは１フレーム）の画像データに基づいて生成した表示データＯＵＴＤＡＴＡもガンマ／色むら補正回路２４０を通して液晶表示パネル１００のデータ入力部１４０に出力する。すなわち、画像データ生成部２２０は、液晶表示パネル１００に、第２のフレームの画像データに基づく表示データが書き込まれた状態から第３のフレームの画像データに基づく表示データに書き換えさせる。
【００４４】
図８（ａ）には、入力映像データのフレームごとの画像データが連続して異なる場合の表示データ（ＤＡＴＡ）を示している。丸囲みの数字１〜６を付した６つのフレームのうち互いに連続した前後の２フレーム（例えば、フレーム１，２やフレーム４，５）が第１および第２のフレームに相当する。
【００４５】
フレーム１，２の画像データが互いに異なるときは、フレーム１，２の画像データに基づいて生成された表示データが液晶表示パネル１００に出力されるのに続き、フレーム３の画像データに基づいて生成された表示データもデータ入力部１４０に出力される。フレーム４，５の画像データが互いに異なるときは、フレーム４，５の画像データに基づいて生成された表示データが液晶表示パネル１００に出力されるのに続き、フレーム６の画像データに基づいて生成された表示データもデータ入力部１４０に出力される。このとき、画像データ生成部２２０は、電源ＩＣ２５０に対して終端電圧Ｖｔｔの値を通常の設定値（第１の所定値）に設定させる。この終端電圧Ｖｔｔに対して終端抵抗Ｒを介してデータ入力部１４０が接続されることで、液晶表示パネル１００に入力される表示データの品質が確保され、フレームごとの液晶表示パネル１００での高速かつ高品質でのデータ書き換えが行われる。
【００４６】
一方、ステップＳ１０４では、画像データ生成部２２０は、ステップＳ１０２において画像データが互いに同じであると判定されたフレームである同データフレームがＮフレーム以上（Ｎは２以上の自然数）連続したか否かを判定する。Ｎの値は任意に設定することができる。本実施例では、Ｎ＝２とする。同データフレームがＮフレーム以上連続しなかった場合はステップＳ１０３に進み、Ｎフレーム以上連続した場合はステップＳ１０６に進む。
【００４７】
ステップＳ１０６では、画像データ生成部２２０は、液晶表示パネル１００にデータ書き換えを行わせないフレーム期間を設ける。図８（ｂ）には、入力映像データにおけるフレーム１，２が同データフレームであり、またフレーム４，５が同データフレームである場合の表示データ（ＤＡＴＡ）を示している。この場合、画像データ生成部２２０は、フレーム２の後のフレーム３の１フレーム期間およびフレーム５の後のフレーム６の１フレーム期間にわたって、液晶表示パネル１００のデータ入力部１４０に、表示データとしてＬｏｗ電圧を出力し続ける。これにより、フレーム３，６のそれぞれの１フレーム期間において、これらフレーム３，６の画像データに基づく表示データによる液晶表示パネル１００のデータ書き換えを行わせないようにする。
【００４８】
続いてステップＳ１０７では、画像データ生成部２２０は、電源ＩＣ２５０に、データ書き換えを行わないフレーム期間（フレーム３，６の各１フレーム期間）における終端電圧Ｖｔｔを通常の設定値よりも低いＬｏｗ電圧（第２の電圧）に切り換えさせる。この終端電圧ＶｔｔとしてのＬｏｗ電圧は、表示データとしてのＬｏｗ電圧と等しい電圧である。これにより、液晶表示パネル１００のデータ書き換えを行わないフレーム期間において終端抵抗Ｒに電流が流れることを回避でき、終端抵抗Ｒでの余計な電力消費の発生を抑えることができる。
【００４９】
前述した同データフレームの数Ｎに対する液晶表示パネル１００のデータ書き換えを行わないフレーム期間（少なくとも１つの第３のフレームの数）Ｍは、液晶表示パネル１００に表示される映像に不具合が生じない範囲で任意に設定することができる。例えば、Ｎ＝２に対してＭ＝１や２であってもよいし、Ｎ＝４に対してＭ＝１や２以上であってもよい。
【００５０】
なお、本実施例において説明した液晶表示パネル１００の構成やその駆動方法は例にすぎず、他の構成や駆動方法を用いてもよい。
【実施例２】
【００５１】
次に、本発明の実施例２につい説明する。本実施例において、パネル制御回路２００および液晶表示パネル１００の構成は、実施例１において図１〜図３を用いて説明した構成と同じである。
【００５２】
実施例１では、単位フレームとして、１／６０秒等の１フレーム期間を有するフレームを用いる場合について説明したが、単位フレームとしてこのフレームよりも短い期間（フレームを複数に分割した個々の期間）を有するサブフレームを用いてもよい。１サブフレームの周期である１サブフレーム期間は、液晶表示パネル１００の全画素（例えば前述した水平１０２４画素×垂直７６８画素）のうち一部に対して表示データＯＵＴＤＡＴＡが書き込まれる時間であり、例えば１／１２０秒や１／２４０秒である。
【００５３】
図９のフローチャートには、本実施例において画像データ比較部２１０および画像データ生成部２２０により行われる表示制御処理の流れを示している。また、図８（ｃ），（ｄ）には、画像データ比較部２１０による比較結果（判定結果）に応じて出力される表示データＯＵＴＤＡＴＡ（図には単にＤＡＴＡと記す）と終端電圧Ｖｔｔとの関係を示している。
【００５４】
まず、ステップＳ２０１において、画像データ比較部２１０は、入力映像データＩＮＤＡＴＡを取り込む。
【００５５】
そして、ステップＳ２０２において、画像データ比較部２１０は、第１のサブフレームの画像データと第２のサブフレームの画像データとを比較する。ここでは、第１および第２のサブフレームは互いに連続した２サブフレームとする。ただし、第１および第２のサブフレームは互いに離間した（すなわち、間に他の少なくとも１サブフレームを挟んだ）２サブフレームであってもよい。
【００５６】
画像データ比較部２１０は、第１および第２のサブフレームの画像データ同士が全画素において同一であるときは、これら画像データが互いに同じであると判定し、ステップＳ２０４に進む。第１および第２のサブフレームの画像データのうち１画素でも異なれば、これら画像データが互いに同じであるとは判定せず（互いに異なると判定し）、ステップＳ２０３に進む。
【００５７】
ステップＳ２０３では、画像データ生成部２２０は、第１および第２のサブフレームの画像データに基づいて生成したこれらサブフレームごとの表示データＯＵＴＤＡＴＡをガンマ／色むら補正回路２４０を通して液晶表示パネル１００のデータ入力部１４０に出力する。さらに、第２のサブフレームの次の第３のサブフレーム（ここでは１サブフレーム）の画像データに基づいて生成した表示データＯＵＴＤＡＴＡもガンマ／色むら補正回路２４０を通して液晶表示パネル１００のデータ入力部１４０に出力する。すなわち、画像データ生成部２２０は、液晶表示パネル１００に、第２のサブフレームの画像データに基づく表示データが書き込まれた状態から第３のサブフレームの画像データに基づく表示データに書き換えさせる。
【００５８】
図８（ｃ）には、入力映像データのサブフレームごとの画像データが連続して異なる場合の表示データ（ＤＡＴＡ）を示している。丸囲みの数字１′〜６′を付した６つのサブフレームのうち互いに連続した前後の２サブフレーム（例えば、サブフレーム１′，２′やサブフレーム４′，５′）が第１および第２のサブフレームに相当する。サブフレーム１′〜６′は、そのすべてが１フレーム内で分割された６つのサブフレームであってもよいし、複数のフレーム内で分割された（例えば、３フレームが２サブフレームずつに分割された）サブフレームであってもよい。
【００５９】
サブフレーム１′，２′の画像データが互いに異なるときは、サブフレーム１′，２′の画像データに基づいて生成された表示データが液晶表示パネル１００に出力される。そしてこれに続き、サブフレーム３′の画像データに基づいて生成された表示データもデータ入力部１４０に出力される。サブフレーム４′，５′の画像データが互いに異なるときは、サブフレーム４′，５′の画像データに基づいて生成された表示データが液晶表示パネル１００に出力される。そしてこれに続き、サブフレーム６′の画像データに基づいて生成された表示データもデータ入力部１４０に出力される。このとき、画像データ生成部２２０は、電源ＩＣ２５０に対して終端電圧Ｖｔｔの値を通常の設定値（第１の所定値）に設定させる。実施例１と同様に、終端電圧Ｖｔｔに対して終端抵抗Ｒを介してデータ入力部１４０が接続されることで、液晶表示パネル１００に入力される表示データの品質が確保され、サブフレームごとの液晶表示パネル１００での高速かつ高品質でのデータ書き換えが行われる。
【００６０】
一方、ステップＳ２０４では、画像データ生成部２２０は、ステップＳ２０２において画像データが互いに同じであると判定されたサブフレームである同データサブフレームがＮサブフレーム以上（Ｎは２以上の自然数）連続したか否かを判定する。Ｎの値は任意に設定することができる。本実施例では、Ｎ＝２とする。同データサブフレームがＮサブフレーム以上連続しなかった場合はステップＳ２０３に進み、Ｎサブフレーム以上連続した場合はステップＳ２０６に進む。
【００６１】
ステップＳ２０６では、画像データ生成部２２０は、液晶表示パネル１００にデータ書き換えを行わせないサブフレーム期間を設ける。図８（ｄ）には、入力映像データにおけるサブフレーム１′，２′が同データサブフレームであり、またサブフレーム４′，５′が同データサブフレームである場合の表示データ（ＤＡＴＡ）を示している。この場合、画像データ生成部２２０は、サブフレーム２′の後のサブフレーム３′とサブフレーム５′の後のサブフレーム６′のそれぞれの１サブフレーム期間にわたり、液晶表示パネル１００のデータ入力部１４０に、表示データとしてＬｏｗ電圧を出力し続ける。これにより、サブフレーム３′，６′のそれぞれの１サブフレーム期間において、これらサブフレーム３′，６′の画像データに基づく表示データによる液晶表示パネル１００のデータ書き換えを行わせないようにする。そして、ステップＳ２０７に進む。
【００６２】
ステップＳ２０７では、画像データ生成部２２０は、電源ＩＣ２５０に、データ書き換えを行わないサブフレーム期間（サブフレーム３′，６′の各１サブフレーム期間）における終端電圧Ｖｔｔを通常の設定値より低いＬｏｗ電圧（第２の電圧）に切り換えさせる。この終端電圧ＶｔｔとしてのＬｏｗ電圧は、表示データとしてのＬｏｗ電圧と等しい電圧である。これにより、液晶表示パネル１００のデータ書き換えを行わないサブフレーム期間において終端抵抗Ｒに電流が流れることを回避でき、終端抵抗Ｒでの余計な電力消費の発生を抑えることができる。
【００６３】
前述した同データサブフレームの数Ｎに対する液晶表示パネル１００のデータ書き換えを行わないサブフレーム期間（少なくとも１つの第３のサブフレームの数）Ｍは、液晶表示パネル１００に表示される映像に不具合が生じない範囲で任意に設定することができる。例えば、Ｎ＝２に対してＭ＝１や２であってもよいし、Ｎ＝４に対してＭ＝１や２以上であってもよい。
【実施例３】
【００６４】
次に、本発明の実施例３について説明する。実施例１，２では、液晶表示パネル１００のデータ書き換えを行わないフレーム期間またはサブフレーム期間において表示データＯＵＴＤＡＴＡとしてＬｏｗ電圧を出力し、終端電圧ＶｔｔをＬｏｗ電圧に設定した。
【００６５】
これに対して、本実施例では、データ書き換えを行わないフレーム期間またはサブフレーム期間において表示データＯＵＴＤＡＴＡとしてＨｉ電圧を出力するとともに、終端電圧Ｖｔｔを表示データＯＵＴＤＡＴＡのＨｉ電圧と等しいＨｉ電圧に設定する。この場合でも、液晶表示パネル１００のデータ書き換えを行わないフレーム期間またはサブフレーム期間において終端抵抗Ｒに電流が流れることを回避でき、終端抵抗Ｒでの余計な電力消費の発生を抑えることができる。
【００６６】
上記各実施例では、入力映像データにおける前後の第１および第２の単位フレーム（フレームまたはサブフレーム）の画像データが互いに同じかどうかを比較する。そして、これらの画像データが同じ場合は、第２の単位フレームの後の少なくとも１つの第３の単位フレームの画像データに基づく表示データに代えて、終端電圧Ｖｔｔと等しい電圧を第３の単位フレームのフレーム期間にわたって液晶表示パネル１００に出力する。これにより、液晶表示パネル１００に入力される表示データの品質を確保しつつ、終端抵抗Ｒにおける余計な消費電力を低減することができる。
【００６７】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【符号の説明】
【００６８】
１００  液晶表示パネル
１４０  データ入力部
２００  パネル制御回路
２１０  画像データ比較部
２２０  画像データ生成部
２５０  電源ＩＣ
【図１】
2016099457.tif 000003
【図２】
2016099457.tif 000004
【図３】
2016099457.tif 000005
【図４】
2016099457.tif 000006
【図５】
2016099457.tif 000007
【図６】
2016099457.tif 000008
【図７】
2016099457.tif 000009
【図８】
2016099457.tif 000010
【図９】
2016099457.tif 000011