(57)【要約】【課題】従来よりもキャビティ内における電子部品の固定を強固にすることが可能な電子部品内蔵配線板及びその製造方法の提供を目的とする。【解決手段】本発明の電子部品内蔵配線板１０では、積層コア基板１１が、複数の第１絶縁樹脂層１２と複数の第１導電層１３とが交互に積層されてなる。そして、小キャビティ１６Ａは、第１絶縁樹脂層１２を３層貫通して形成されているのに対し、大キャビティ１６Ｂは、第１絶縁樹脂層１２を５層貫通して形成されている。また、小キャビティ１６Ａと大キャビティ１６Ｂとに共通して、キャビティ１６Ａ，１６Ｂの厚さ方向の中央に、中央絶縁樹脂層１２Ａが位置している。【選択図】図１
2016207940.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁樹脂層と複数の導電層とを交互に積層してなる積層コア基板と、
前記積層コア基板の表裏の両側に重ねられ、前記積層コア基板と異なる組成の絶縁樹脂層と導電層とを積層してなるビルドアップ層と、
前記積層コア基板の少なくとも１つの前記絶縁樹脂層を貫通して、電子部品をそれぞれ収容する複数のキャビティと、を有する電子部品内蔵配線板であって、
前記複数のキャビティは、前記積層コア基板の板厚方向で互いに厚さが異なる第１と第２のキャビティを含み、
前記積層コア基板の板厚方向の中央の絶縁樹脂層が、前記複数のキャビティに共通してそれらキャビティの厚さ方向の中央に位置している。
【請求項２】
請求項１に記載の電子部品内蔵配線板であって、
前記キャビティの内側面と前記電子部品の外側面との隙間に充填される充填樹脂が、前記積層コア基板の前記絶縁樹脂層と同じ組成になっている。
【請求項３】
請求項１又は２に記載の電子部品内蔵配線板であって、
前記積層コア基板の前記絶縁樹脂層は前記ビルドアップ層の前記絶縁樹脂層よりも厚い。
【請求項４】
請求項３に記載の電子部品内蔵配線板であって、
前記積層コア基板の前記導電層は前記ビルドアップ層の前記導電層よりも厚い。
【請求項５】
請求項３又は４に記載の電子部品内蔵配線板であって、
前記積層コア基板の前記絶縁樹脂層を貫通するビア導体のビア径が、前記ビルドアップ層の前記絶縁樹脂層を貫通するビア導体のビア径よりも大きい。
【請求項６】
請求項１乃至５の何れか１の請求項に記載の電子部品内蔵配線板であって、
前記第２キャビティは前記第１キャビティよりも、前記積層コア基板の前記絶縁樹脂層偶数層分厚くなっている。
【請求項７】
請求項６の何れか１の請求項に記載の電子部品内蔵配線板であって、
前記第１キャビティに収容される前記電子部品はキャパシタ部品であり、前記第２キャビティに収容される前記電子部品はコイル部品である。
【請求項８】
請求項１乃至７の何れか１の請求項に記載の電子部品内蔵配線板であって、
表側の前記ビルドアップ層の最外層には、実装電子部品と接続するための実装電子部品接続部が備えられ、
前記複数のキャビティに収容されている各前記電子部品は、前記実装電子部品接続部に前記実装電子部品が接続される際に、前記積層コア基板の板厚方向から透視されると前記実装電子部品に全体が重なるように配置されている。
【請求項９】
請求項１乃至８の何れか１の請求項に記載の電子部品内蔵配線板であって、
前記積層コア基板の前記導電層はサブトラクティブ法により形成されている一方、前記ビルドアップ層の前記導電層はセミアディティブ法により形成されている。
【請求項１０】
請求項９に記載の電子部品内蔵配線板であって、
前記積層コア基板の前記絶縁樹脂層は芯材を含んでいる一方、前記ビルドアップ層の前記絶縁樹脂層は芯材を含んでいない。
【請求項１１】
複数の絶縁樹脂層と複数の導電層とを交互に積層して積層コア基板を形成することと、
前記積層コア基板の前記絶縁樹脂層を貫通して複数のキャビティを形成することと、
前記複数のキャビティに電子部品をそれぞれ収容することと、
前記積層コア基板の表裏の両側に、前記積層コア基板と異なる組成の絶縁樹脂層と導電層とを積層してなるビルドアップ層を重ねることと、を行う電子部品内蔵基板の製造方法であって、
前記積層コア基板の板厚方向の中央となる中央の前記絶縁樹脂層の表裏の両側に、前記導電層と他の前記絶縁樹脂層とを交互に重ねていく積層工程により、前記積層コア基板を形成することと、
前記積層工程における前記中央の絶縁樹脂層に対する前記他の絶縁樹脂層の積層数が異なる複数のタイミングで前記絶縁樹脂層を貫通することで、前記積層コア基板の板厚方向で互いに厚さが異なる第１と第２のキャビティを含む複数のキャビティを形成することと、を行う。
【請求項１２】
請求項１１に記載の電子部品内蔵配線板の製造方法であって、
全ての前記キャビティの表裏の両側を、前記積層コア基板の前記絶縁樹脂層で覆い、
各前記キャビティを覆う前記絶縁樹脂層を前記キャビティの内側面と前記電子部品の外側面との隙間に染み出させて充填樹脂を形成する。
【請求項１３】
請求項１１又は１２に記載の電子部品内蔵配線板の製造方法であって、
前記積層コア基板の前記絶縁樹脂層を前記ビルドアップ層の前記絶縁樹脂層よりも厚くする。
【請求項１４】
請求項１３に記載の電子部品内蔵配線板の製造方法であって、
前記積層コア基板の前記導電層を前記ビルドアップ層の前記導電層よりも厚くする。
【請求項１５】
請求項１３又は１４に記載の電子部品内蔵配線板の製造方法であって、
前記積層コア基板の前記絶縁樹脂層を貫通するビア導体のビア径を、前記ビルドアップ層の前記絶縁樹脂層を貫通するビア導体のビア径よりも大きくする。
【請求項１６】
請求項１１乃至１５の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
前記第２キャビティを前記第１キャビティよりも、前記積層コア基板の前記絶縁樹脂層偶数層分厚くする。
【請求項１７】
請求項１６に記載の電子部品内蔵配線板の製造方法であって、
前記第１キャビティに前記電子部品としてキャパシタ部品を収容し、前記第２キャビティに前記電子部品としてコイル部品を収容する。
【請求項１８】
請求項１１乃至１７の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
前記ビルドアップ層の表側の最外層に、実装電子部品と接続するための実装電子部品接続部を備え、
前記複数のキャビティに収容される各前記電子部品を、前記実装電子部品接続部に前記実装電子部品が接続される際に、前記積層コア基板の板厚方向から透視されると前記実装電子部品に全体が重なるように配置する。
【請求項１９】
請求項１１乃至１８の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
前記積層コア基板の前記導電層をサブトラクティブ法により形成し、前記ビルドアップ層の前記導電層をセミアディティブ法により形成する。
【請求項２０】
請求項１９に記載の電子部品内蔵配線板の製造方法であって、
前記積層コア基板の前記絶縁樹脂層として芯材を含む樹脂シートを用い、前記ビルドアップ層の前記絶縁樹脂層として芯材を含まない樹脂シートを用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を収容するキャビティをコア基板に複数備えてそれらキャビティがビルドアップ層で覆われている電子部品内蔵配線板及びその製造方法に関する。
【背景技術】
【０００２】
この種の電子部品内蔵配線板として、複数のキャビティが一様にコア基板を貫通する構造になっているものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１８７１２５（段落［００１６］、図１、２）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の電子部品内蔵配線板の構造では、キャビティに収容される電子部品の大きさが異なる場合、小さい電子部品にとってコア基板を貫通しているキャビティは過剰に大きいものとなる。即ち、従来の電子部品内蔵配線板では、キャビティと電子部品との大きさのバランスが悪くなることが起こり得る。
【０００５】
本発明は、上記事情に鑑みてなされたもので、キャビティと電子部品との大きさのバランスが良い電子部品内蔵配線板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためなされた請求項１に係る発明は、複数の絶縁樹脂層と複数の導電層とを交互に積層してなる積層コア基板と、前記積層コア基板の表裏の両側に重ねられ、前記積層コア基板と異なる組成の絶縁樹脂層と導電層とを積層してなるビルドアップ層と、前記積層コア基板の少なくとも１つの前記絶縁樹脂層を貫通して、電子部品をそれぞれ収容する複数のキャビティと、を有する電子部品内蔵配線板であって、前記複数のキャビティは、前記積層コア基板の板厚方向で互いに厚さが異なる第１と第２のキャビティを含み、前記積層コア基板の板厚方向の中央の絶縁樹脂層が、前記複数のキャビティに共通してそれらキャビティの厚さ方向の中央に位置している。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係る電子部品内蔵配線板の側断面図
【図２】電子部品内蔵配線板の製造工程を示す側断面図
【図３】電子部品内蔵配線板の製造工程を示す側断面図
【図４】電子部品内蔵配線板の製造工程を示す側断面図
【図５】電子部品内蔵配線板の製造工程を示す側断面図
【図６】電子部品内蔵配線板の製造工程を示す側断面図
【図７】電子部品内蔵配線板の製造工程を示す側断面図
【図８】電子部品内蔵配線板の製造工程を示す側断面図
【図９】電子部品内蔵配線板の製造工程を示す側断面図
【図１０】電子部品内蔵配線板の製造工程を示す側断面図
【図１１】電子部品内蔵配線板の製造工程を示す側断面図
【図１２】電子部品内蔵配線板の製造工程を示す側断面図
【図１３】電子部品内蔵配線板の製造工程を示す側断面図
【図１４】電子部品内蔵配線板の製造工程を示す側断面図
【図１５】電子部品内蔵配線板の製造工程を示す側断面図
【図１６】電子部品内蔵配線板の製造工程を示す側断面図
【図１７】電子部品内蔵配線板の製造工程を示す側断面図
【図１８】ＣＰＵが搭載されている状態の電子部品内蔵配線板の側断面図
【図１９】変形例に係る積層コア基板の部分平断面図
【図２０】変形例に係る電子部品内蔵配線板の側断面図
【図２１】変形例に係る電子部品内蔵配線板の側断面図
【発明を実施するための形態】
【０００８】
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１８に基づいて説明する。図１に示すように、本実施形態の電子部品内蔵配線板１０は、本発明の「電子部品」としての積層セラミックコンデンサ１７Ａ（本発明の「キャパシタ部品」に相当する）及び積層セラミックコイル１７Ｂ（本発明の「コイル部品」に相当する）が内蔵されている積層コア基板１１の表裏の両面にビルドアップ層２０，２０を積層してなる。
【０００９】
積層コア基板１１は、複数の第１絶縁樹脂層１２と複数の第１導電層１３とが交互に積層されてなる。詳細には、複数の第１絶縁樹脂層１２のうち板厚方向の中央に位置する中央絶縁樹脂層１２Ａの表裏の両側に第１導電層１３，１３が形成されていて、その第１導電層１３，１３上に第１絶縁樹脂層１２と第１導電層１３とが３層ずつ交互に重ねられている。また、第１絶縁樹脂層１２は、プリプレグ（芯材を樹脂含浸してなるＢステージの樹脂シート）から形成され、その厚さは２０〜３０μｍとなっている。
【００１０】
また、積層コア基板１１には、複数の第１絶縁樹脂層１２を貫通する２つのキャビティ１６，１６が形成されていて、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂはこれらキャビティ１６，１６にそれぞれ収容されることで積層コア基板１１に内蔵されている。積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは、共に、セラミックス製の角柱体の両端部を１対の電極３１，３１で覆った構造になっていて、それらの平面形状は対応するキャビティ１６，１６の平面形状より一回り小さくなっている。また、積層セラミックコンデンサ１７Ａの厚さ（即ち、積層セラミックコンデンサ１７Ａの電極３１の表裏の一方の面である第１主面３１Ｆと、表裏の他方の面である第２主面３１Ｂとの間の距離）は、第１絶縁樹脂層１２略３層分であるのに対し、積層セラミックコイル１７Ｂの厚さ（即ち、積層セラミックコイル１７Ｂの電極３１の表裏の一方の面である第１主面３１Ｆと、表裏の他方の面である第２主面３１Ｂとの間の距離）は、第１絶縁樹脂層１２略５層分である。
【００１１】
各第１絶縁樹脂層１２には、それぞれ複数のビアホール１２Ｈが形成され、それらビアホール１２Ｈは、中央絶縁樹脂層１２Ａに向かって徐々に縮径したテーパー状になっている。なお、中央絶縁樹脂層１２Ａに形成されているビアホール１２Ｈは、下方に向かって徐々に縮径したテーパー状になっている。これらビアホール１２Ｈ内にめっきが充填されて複数のビア導体１２Ｄ（本発明の「第１ビア導体」に相当する）が形成されている。そして、第１絶縁樹脂層１２のビア導体１２Ｄによって、積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂと第１導電層１３との間及び第１絶縁樹脂層１２同士の間が接続されている。なお、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂに接続するビア導体１２Ｄは、第１主面３１Ｆ側にのみ配されていて、第２主面３１Ｂ側には配されていない。また、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂの第１主面３１Ｆに接続するビア導体１２Ｄは、後述するビルドアップ層２０のビア導体２１Ｄも含めて同軸上に接続されている。
【００１２】
積層コア基板１１の表側面であるＦ面１１Ｆ側のビルドアップ層２０も、裏側面であるＢ面１１Ｂ側のビルドアップ層２０も共に、積層コア基板１１側から、第２絶縁樹脂層２１と第２導電層２２とを２層ずつ交互に積層してなる。第２絶縁樹脂層２１は、例えば、味の素ファインテクノ社製のＡＢＦフィルムであり、芯材を含んでいない。また、第２絶縁樹脂層２１の厚さは７〜１５μｍであり、積層コア基板１１の第１絶縁樹脂層１２よりも薄くなっている。また、第２導電層２２も、積層コア基板１１の第１導電層１３より薄くなっている（つまり、積層コア基板１１の第１絶縁樹脂層１２、第２導電層２２が共に、ビルドアップ層２０の第２絶縁樹脂層２１、第２導電層２２よりも厚くなっている）。
【００１３】
ビルドアップ層２０の第２絶縁樹脂層２１にも、複数のビアホール２１Ｈが形成され、それらビアホール２１Ｈ内にめっきが充填されて複数のビア導体２１Ｄ（本発明の「第２ビア導体」に相当する）が形成されている。そして、第２絶縁樹脂層２１のビア導体２１Ｄによって、第１導電層１３と第２導電層２２との間及び第２導電層２２同士の間が接続されている。また、第２絶縁樹脂層２１が積層コア基板１１の第１絶縁樹脂層１２よりも薄くなっていることに伴い第２絶縁樹脂層２１のビア導体２１Ｄは第１絶縁樹脂層１２のビア導体１２Ｄよりも短くなっていると共に、第２絶縁樹脂層２１のビア導体２１Ｄのビア径が第１絶縁樹脂層１２のビア導体１２Ｄのビア径よりも小さくなっている。
【００１４】
ビルドアップ層２０のうち最外層の第２導電層２２上には、ソルダーレジスト層２５が積層されている。ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導電層２２のうちパッド用孔から露出した部分がパッド２６になっている。
【００１５】
さて、上述したように、積層セラミックコンデンサ１７Ａと積層セラミックコイル１７Ｂとでは厚さが異なっていて、積層セラミックコンデンサ１７Ａが積層セラミックコイル１７Ｂよりも厚くなっている。本実施形態の電子部品内蔵配線板１０では、これら積層セラミックコンデンサ１７Ａと積層セラミックコイル１７Ｂとの厚さの違いに合わせて、２つのキャビティ１６，１６の厚さが異なっている（以下、適宜、積層セラミックコンデンサ１７Ａが収容されているキャビティ１６を「小キャビティ１６Ａ」といい、積層セラミックコイル１７Ｂが収容されているキャビティ１６を「大キャビティ１６Ｂ」という。なお、小キャビティ１６Ａが本発明の「第１キャビティ」に相当し、大キャビティ１６Ｂが本発明の「第２キャビティ」に相当する）。
【００１６】
小キャビティ１６Ａは、第１絶縁樹脂層１２を３層貫通して形成されているのに対し、大キャビティ１６Ｂは、第１絶縁樹脂層１２を５層貫通して形成されている。また、小キャビティ１６Ａと大キャビティ１６Ｂとに共通して、キャビティ１６Ａ，１６Ｂの厚さ方向の中央に、中央絶縁樹脂層１２Ａが位置している。つまり、小キャビティ１６Ａ、大キャビティ１６Ｂ及び積層コア基板１１の厚さ方向の中央が全て中央絶縁樹脂層１２Ａの位置で共通している。なお、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは、キャビティ１６Ａ，１６Ｂから僅かに突出し、それらの第１主面３１Ｆ及び第２主面３１Ｂが、第１導電層１３の最外面とそれぞれ面一になっている。
【００１７】
また、積層セラミックコンデンサ１７Ａと小キャビティ１６Ａの内側面との間及び積層セラミックコイル１７Ｂと大キャビティ１６Ｂの内側面との間には素子保持樹脂１６Ｊ（本発明の「充填樹脂」に相当する）が充填され、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは各キャビティ１６Ａ，１６Ｂの内側面の全体から離間する位置に配置されている。この素子保持樹脂１６Ｊは第１絶縁樹脂層１２と同じ組成になっている。
【００１８】
次に、本実施形態の電子部品内蔵配線板１０の製造方法について説明する。まず、積層コア基板１１は以下のようにして製造される。
（１）図２（Ａ）に示すように、中央絶縁樹脂層１２Ａとしてのプリプレグの表裏の両面に、銅箔１２Ｃがラミネートされているものが用意される。
【００１９】
（２）図２（Ｂ）に示すように、積層コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて複数のビアホール１２Ｈが形成される。
【００２０】
（３）電解めっき処理が行われ、図２（Ｃ）に示すように、電解めっきがビアホール１２Ｈ内に充填されてビア導体１２Ｄが形成されると共に、銅箔１１Ｃ上に電解めっき膜が形成される。以降、銅箔１１Ｃと電解めっき膜とを合わせて電解めっき層３４という。
【００２１】
（４）図２（Ｄ）に示すように、電解めっき層３４上に、所定パターンのエッチングレジスト３３が形成される。
【００２２】
（５）エッチングが行われ、図３（Ａ）に示すように、電解めっき層３４のうちエッチングレジスト３３から露出した部分が除去される。
【００２３】
（６）エッチングレジスト３３が剥離され、図３（Ｂ）に示すように、残された電解めっき層３４により第１導電層１３が形成される。これにより、中央絶縁樹脂層１２Ａの表裏の第１導電層１３，１３がビア導体１２Ｄにより接続された状態になる。
【００２４】
（７）図３（Ｃ）に示すように、中央絶縁樹脂層１２Ａの表裏の両面上の第１導電層１３，１３上に、第１絶縁樹脂層１２としてのプリプレグと銅箔３７とが積層されてから、加熱プレスされる。その際、第１導電層１３，１３同士の間がプリプレグにて埋められる。
【００２５】
（８）図４（Ａ）に示すように、表裏の両側の第１絶縁樹脂層１２にＣＯ２レーザが照射されて複数のビアホール１２Ｈ，１２Ｈが形成される。これらビアホール１２Ｈ，１２Ｈは、第１導電層１３，１３上に配置される。
【００２６】
（９）電解めっき処理が行われ、図４（Ｂ）に示すように、電解めっきがビアホール１２Ｈ，１２Ｈ内に充填されてビア導体１２Ｄ，１２Ｄが形成されると共に、電解めっき層３４．３４が形成される。
【００２７】
（１０）図４（Ｃ）に示すように、電解めっき層３４，３４上に、所定パターンのエッチングレジスト３３，３３が形成される。
【００２８】
（１１）エッチングが行われ、図５（Ａ）に示すように、電解めっき層３４，３４のうちエッチングレジスト３３，３３から露出した部分が除去される。
【００２９】
（１２）エッチングレジスト３３，３３が剥離され、図５（Ｂ）に示すように、残された電解めっき層３４，３４により第１導電層１３，１３が形成される。
【００３０】
（１３）図５（Ｃ）に示すように、既に積層されている第１絶縁樹脂層１２群（以降、単に「第１絶縁樹脂層１２群」という）に、ルーター又はＣＯ２レーザによって小キャビティ１６Ａが形成される。
【００３１】
（１４）図６（Ａ）に示すように、小キャビティ１６Ａが塞がれるように、ＰＥＴフィルムからなるテープ９０が第１絶縁樹脂層１２群のＦ面１２Ｆ上に張り付けられる。
【００３２】
（１５）積層セラミックコンデンサ１７Ａが用意される。
【００３３】
（１６）図６（Ｂ）に示すように、積層セラミックコンデンサ１７Ａがマウンター（図示せず）によって小キャビティ１６Ａに収められる。
【００３４】
（１７）図６（Ｃ）に示すように、第１絶縁樹脂層１２群の裏側面であるＢ面１２Ｂ上の第１導電層１３上に、第１絶縁樹脂層１２としてのプリプレグと銅箔３７とが積層されてから、加熱プレスされる。その際、第１導電層１３，１３同士の間がプリプレグにて埋められ、重ねられた第１絶縁樹脂層１２から染み出た樹脂が小キャビティ１６Ａの内面と積層セラミックコンデンサ１７Ａとの隙間に充填される。
【００３５】
（１８）図７（Ａ）に示すように、テープ９０が除去される。
【００３６】
（１９）図７（Ｂ）に示すように、第１絶縁樹脂層１２群の表側面であるＦ面１２Ｆ上の第１導電層１３上に、第１絶縁樹脂層１２としてのプリプレグと銅箔３７とが積層されてから、加熱プレスされる。その際、第１導電層１３，１３同士の間がプリプレグにて埋められ、重ねられた第１絶縁樹脂層１２から染み出た樹脂が小キャビティ１６Ａの内面と積層セラミックコンデンサ１７Ａとの隙間に充填される。また、小キャビティ１６Ａを覆う表裏の第１絶縁樹脂層１２，１２から染み出て小キャビティ１６Ａの内面と積層セラミックコンデンサ１７Ａとの隙間に充填された熱硬化性樹脂によって素子保持樹脂１６Ｊが形成される。
【００３７】
（２０）上記した（８）〜（１２）と同様の処理により、図７（Ｃ）に示すように、第１絶縁樹脂層１２群の最外面に第１導電層１３が形成されて、第１導電層１３同士の間及び第１導電層１３と積層セラミックコンデンサ１７Ａとの間がビア導体１２Ｄによって接続された状態になる。
【００３８】
（２１）図８（Ａ）に示すように、第１絶縁樹脂層１２群に、ルーター又はＣＯ２レーザによって大キャビティ１６Ｂが形成される。
【００３９】
（２２）上記した（１４）〜（１９）と同様の処理により、図８（Ｂ）に示すように、大キャビティ１６Ｂに積層セラミックコイル１７Ｂが収められ、その上から第１絶縁樹脂層１２が積層される。
【００４０】
（２３）上記した（８）〜（１２）と同様の処理により、図９に示すように、第１絶縁樹脂層１２群の最外面に第１導電層１３が形成されて、第１導電層１３同士の間及び第１導電層１３と積層セラミックコイル１７Ｂとの間がビア導体１２Ｄによって接続された状態になる。以上で積層コア基板１１が完成する。なお、上述した積層コア基板１１の導電層１３の形成方法は、サブトラクティブ法又はテンティング法と呼ばれている。
【００４１】
次に、ビルドアップ層２０の形成以降の製造工程を説明する。
（１）図１０に示すように、積層コア基板１１の表裏の両側の最外層の第１導電層１３，１３上に第２絶縁樹脂層２１としてのＡＢＦフィルムが積層されて、加熱プレスされる。
【００４２】
（２）図１１に示すように、積層コア基板１１の表裏の両側の第２絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。
【００４３】
（３）無電解めっき処理が行われ、第２絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解めっき膜（図示せず）が形成される。
【００４４】
（４）図１２に示すように、無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
【００４５】
（５）電解めっき処理が行われ、図１３に示すように、めっきがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、第２絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
【００４６】
（６）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）が除去され、図１４に示すように、残された電解めっき膜３９及び無電解めっき膜により、積層コア基板１１の表裏の各第２絶縁樹脂層２１上に第２導電層２２が形成される。そして、積層コア基板１１の表裏の最外層の各第１導電層１３の一部と第２導電層２２とがビア導体２１Ｄによって接続される。
【００４７】
（７）上記した（１）〜（６）と同様の処理により、図１５に示すように、積層コア基板１１の表裏の各第２導電層２２上にさらに第２絶縁樹脂層２１と第２導電層２２とが形成されて、第２導電層２２同士の間がビア導体２１Ｄによって接続された状態になる。
【００４８】
（８）図１６に示すように、積層コア基板１１の表裏の最外層の各第２導電層２２上にソルダーレジスト層２５，２５が積層される。
【００４９】
（９）図１７に示すように、積層コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、積層コア基板１１の表裏の最外層の各第２導電層２２のうちパッド用孔から露出した部分がパッド２６になる。
【００５０】
（１０）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図１に示した金属膜４１が形成される。以上で電子部品内蔵配線板１０が完成する。なお、上述したビルドアップ層２０の第２導電層２２の形成方法は、セミアディティブ法と呼ばれている。
【００５１】
本実施形態の電子部品内蔵配線板１０の構造及び製造方法に関する説明は以上である。次に電子部品内蔵配線板１０の使用例と作用効果とを説明する。本実施形態の電子部品内蔵配線板１０は、パッド２６上に、半田バンプ２７が形成されて、その上（Ｆ面１０Ｆ側）にＣＰＵ９５等が搭載されて半田付けされることで使用される。このとき、ＣＰＵ９５のパッドがビア導体１２Ｄ，２１Ｄを介して積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂの各電極３１，３１に接続される。そして、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂが、例えば、ＣＰＵ９５に対する電源ラインに接続されて、その電源ラインの電圧の安定化のために使用されることが考えられる。また、これら積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂが信号ラインに接続されてノイズ除去のために使用されることも考えられる。また、これら積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは、積層コア基板１１の板厚方向から透視されると、ＣＰＵ９５に全体が重なる。なお、電子部品内蔵配線板１０のＢ面１０Ｂ側はマザーボード（図示せず）に接続される。
【００５２】
さて、本実施形態の電子部品内蔵配線板１０では、上述したように、積層セラミックコンデンサ１７Ａが積層セラミックコイル１７Ｂよりも積層コア基板１１の板厚方向で小さくなっている。このため、それら積層セラミックコンデンサ１７Ａと積層セラミックコイル１７Ｂとをそれぞれ収容するキャビティ１６Ａ，１６Ｂが同じ大きさであると、積層セラミックコンデンサ１７Ａにとってキャビティ１６Ａが大きすぎることになる。
【００５３】
しかしながら、本実施形態の電子部品内蔵配線板１０では、積層コア基板１１が複数の第１絶縁樹脂層１２を積層してなり、キャビティ１６Ａ，１６Ｂがそれら複数の第１絶縁樹脂層１２のうちの所定数の第１絶縁樹脂層１２を貫通して形成されているので、キャビティ１６Ａ，１６Ｂを積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂの厚さに合わせて形成することができ、積層セラミックコンデンサ１７Ａとキャビティ１６Ａとの大きさのバランスを良くすることができる。
【００５４】
また、積層セラミックコンデンサ１７Ａにとってキャビティ１６Ａが大きすぎると、キャビティ１６Ａ内に第１絶縁樹脂層１２が入り込むため、積層コア基板１１の凹凸が大きくなると考えられる。しかも、キャビティ１６Ａ内に充填される素子保持樹脂１６Ｊの量が不十分となり、キャビティ１６Ａ内における積層セラミックコンデンサ１７Ａの固定が十分になされないことも考えられる。これに対して、本実施形態の電子部品内蔵配線板１０では、キャビティ１６Ａ，１６Ｂを積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂの厚さに合わせて形成することができるので、上述した問題の発生が防がれる。
【００５５】
また、これらキャビティ１６Ａ，１６Ｂが、積層コア基板１１の製造過程における、中央絶縁樹脂層１２Ａに対する他の第１絶縁樹脂層１２の積層数が異なる複数のタイミングで第１絶縁樹脂層１２群を貫通することで形成されるので、異なる大きさのキャビティ１６Ａ，１６Ｂを容易に形成することができる。
【００５６】
ところで、一般的に、絶縁層に芯材を含む樹脂フィルムを用い、導電層をエッチングにより形成するサブトラクティブ法により形成される基板と、絶縁層に芯材を含まない樹脂フィルムを用い、導電層をメッキにより形成するセミアディティブ法により形成される基板とでは、サブトラクティブ法により形成される基板の方が剛性が強くなる一方、セミアディティブ法により形成される基板の方が配線パターンを密（ファイン）にすることができる。これに対して、本実施形態の電子部品内蔵配線板１０では、積層コア基板１１がサブトラクティブ法により形成され、ビルドアップ層２０がセミアディティブ法により形成されているので、最外層の第２導電層２２の配線パターンを密（ファイン）にしつつ、電子部品内蔵配線板１０全体の剛性を向上することができる。
【００５７】
また、積層コア基板１１の第１絶縁樹脂層１２、第１導電層１３が比較的厚く、ビルドアップ層２０の第２絶縁樹脂層２１、第２導電層２２が比較的薄くなっているので、最外層の第２導電層２２の配線パターンの密（ファイン）具合を確保しながら電子部品内蔵配線板１０全体の剛性を向上させるという効果を得つつも、積層コア基板１１の第１絶縁樹脂層１２、第１導電層１３とビルドアップ層２０の第２絶縁樹脂層２１、第２導電層２２とが同じ厚さになっているものと比べて、電子部品内蔵配線板１０を薄くすることができる。
【００５８】
また、本実施形態では、２つのキャビティ１６Ａ，１６Ｂの両方が表裏から第１絶縁樹脂層１２に覆われているので、キャビティ１６Ａ，１６Ｂと積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂとの間の素子保持樹脂１６Ｊが芯材を有する第１絶縁樹脂層１２から染み出る樹脂により形成されている。これにより、キャビティ１６が表裏から第２絶縁樹脂層２１に覆われて素子保持樹脂１６Ｊが芯材を有しない第２絶縁樹脂層２１から染み出る樹脂により形成される場合よりも、積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂがキャビティ１６Ａ，１６Ｂ内で動くことが規制され、キャビティ１６Ａ，１６Ｂ内における積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂの固定を強固にすることができる。
【００５９】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００６０】
（１）上記実施形態では、各キャビティ１６に電子部品が１つずつ収容されていたが、１つのキャビティ１６に複数の電子部品が収容されていてもよい。その際、図１９に示すように、キャビティ１６内に電子部品同士の接触を防ぐ突起１６Ｔが形成されていてもよい。
【００６１】
（２）上記実施形態では、積層コア基板１１の第１絶縁樹脂層１２がビルドアップ層２０の第２絶縁樹脂層２１よりも厚くなっていたが、ビルドアップ層２０の第２絶縁樹脂層２１が厚くなっていてもよいし、両者の厚さが同じであってもよい。
【００６２】
（３）上記実施形態では、積層コア基板１１の第１導電層１３がビルドアップ層２０の第２導電層２２よりも厚くなっていたが、ビルドアップ層２０の第２導電層２２が厚くなっていてもよいし、両者の厚さが同じであってもよい。
【００６３】
（４）上記実施形態では、上記実施形態では、積層セラミックコンデンサ１７Ａに接続されたビア導体１２Ｄ，２１ＤがＦ面１０Ｆ側のみに設けられていたが、図２０に示すように、Ｆ面１０Ｆ側とＢ面１０Ｂ側との両方に設けられていてもよい。この場合、積層セラミックコンデンサ１７Ａに接続されたビア導体１２Ｄ，２１Ｄがマザーボードに接続されてもよい。
【００６４】
（５）上記実施形態では、積層コア基板１１を構成する第１絶縁樹脂層１２の数が７つで奇数であったが、偶数であってもよい。この場合、複数の第１絶縁樹脂層１２のうち中央の２つの第１絶縁樹脂層１２が中央絶縁樹脂層１２Ａに相当する。
【００６５】
（６）上記実施形態では、本発明の「電子部品」が積層セラミックコンデンサ１７Ａや積層セラミックコイル１７Ｂであったが、例えば、コンデンサ、抵抗、サーミスタ、コイル等の受動部品や、ＩＣ回路等の能動部品などであってもよい。また、各キャビティ１６に収容される複数の「電子部品」は異なるものであってもよいし、同じものであってもよい。
【００６６】
（７）上記実施形態では、２つのキャビティ１６Ａ，１６Ｂの両方が表裏から第１絶縁樹脂層１２により覆われていたが、例えば、大キャビティ１６Ｂが表裏から第２絶縁樹脂層２１により覆われている構成であってもよい。この場合、大キャビティ１６Ｂ内の素子保持樹脂１６Ｊが第２絶縁樹脂層２１から染み出た樹脂により形成される。
【００６７】
（８）上記実施形態では、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂが、それらを収容するキャビティ１６Ａ，１６Ｂよりも厚かったが、薄くてもよい。この場合であっても、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂの厚さとキャビティ１６Ａ，１６Ｂの厚さとの差を小さくすることができ、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂとキャビティ１６Ａ，１６Ｂとの大きさのバランスを良くすることができる。
【００６８】
（９）上記実施形態では、積層コア基板１１の第１絶縁樹脂層１２が全て同じ厚さになっていたが、図２１に示すように、複数の第１絶縁樹脂層１２のうち中央絶縁樹脂層１２Ａが他の第１絶縁樹脂層１２よりも厚い構成であってもよい。図２１に示す電子部品内蔵配線板１０Ｖでは、中央絶縁樹脂層１２Ａの厚さが他の第１絶縁樹脂層１２の厚さの３倍になっている。そして、小キャビティ１６Ａは、中央絶縁樹脂層１２Ａのみを貫通して形成されているのに対し、大キャビティ１６Ｂは、中央絶縁樹脂層１２Ａとその表裏１層ずつの第１絶縁樹脂層１２，１２を貫通して形成されている。
【００６９】
また、この電子部品内蔵配線板１０Ｖの中央絶縁樹脂層１２Ａには、導電用貫通孔５４が形成されている。導電用貫通孔５４は、中央絶縁樹脂層１２Ａの表裏の両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔５４Ａ，５４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。導電用貫通孔５４内にはめっきが充填されてスルーホール導電導体５５が形成され、そのスルーホール導電導体５５によって中央絶縁樹脂層１２Ａの表裏の第１導電層１３, １３の間が接続されている。
【符号の説明】
【００７０】
１０    電子部品内蔵配線板
１１    積層コア基板
１２    第１絶縁樹脂層
１２Ａ    中央絶縁樹脂層
１２Ｄ    ビア導体
１３    第１導電層
１６    キャビティ
１６Ａ    小キャビティ（第１キャビティ）
１６Ｂ    大キャビティ（第２キャビティ）
１６Ｊ    素子保持樹脂（充填樹脂）
１７Ａ    積層セラミックコンデンサ（電子部品、キャパシタ部品）
１７Ｂ    積層セラミックコイル（電子部品、コイル部品）
２０    ビルドアップ層
２１    第２絶縁樹脂層
２１Ｄ    ビア導体
２２    第２導電層
【図１】
2016207940.tif 000003
【図２】
2016207940.tif 000004
【図３】
2016207940.tif 000005
【図４】
2016207940.tif 000006
【図５】
2016207940.tif 000007
【図６】
2016207940.tif 000008
【図７】
2016207940.tif 000009
【図８】
2016207940.tif 000010
【図９】
2016207940.tif 000011
【図１０】
2016207940.tif 000012
【図１１】
2016207940.tif 000013
【図１２】
2016207940.tif 000014
【図１３】
2016207940.tif 000015
【図１４】
2016207940.tif 000016
【図１５】
2016207940.tif 000017
【図１６】
2016207940.tif 000018
【図１７】
2016207940.tif 000019
【図１８】
2016207940.tif 000020
【図１９】
2016207940.tif 000021
【図２０】
2016207940.tif 000022
【図２１】
2016207940.tif 000023