(57)【要約】【課題】疑似輪郭の発生を抑制し、かつ、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正する。【解決手段】マトリックス状に配置された画素回路を含む表示装置であって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサと、前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間において、印可された第２の電圧と、前記光センサの検出結果とに基づいて、当該発光素子に供給される電流量を制御する、補償制御回路と、を備えることを特徴とする、表示装置。【選択図】図２
2016109912.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置された画素回路を含む表示装置であって、
前記画素回路は、
電流量に応じた輝度で発光する発光素子と、
前記発光素子から出射される光の輝度を検出する光センサと、
前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間において、印可された第２の電圧と、前記光センサの検出結果とに基づいて、当該発光素子に供給される電流量を制御する、補償制御回路と、
を備えることを特徴とする、表示装置。
【請求項２】
前記補償制御回路は、
印可された前記第２の電圧を保持する容量と、
前記第２の期間において、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御する発光制御トランジスタと、
を備えることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記容量に保持された前記第２の電圧の放電期間は、前記光センサの検出結果に応じて制御され、
前記放電期間に基づき、前記第２の期間の長さが制御される、請求項２に記載の表示装置。
【請求項４】
前記光センサと前記容量とは並列に接続され、
前記光センサの一方の端子と、前記容量の一方の端子との双方は、前記発光制御トランジスタのゲート端子側に接続され、
前記第１の期間において前記発光制御トランジスタのゲート端子に印可された前記第２の電圧が、前記容量に保持されることを特徴とする、請求項３に記載の表示装置。
【請求項５】
前記発光制御トランジスタのゲート端子に対して、前記第２の電圧の印加の有無を切り替えるスイッチング素子を含み、
前記第１の期間において、前記スイッチング素子がオン状態に制御され、
前記第２の期間において、前記スイッチング素子がオフ状態に制御されることで、前記発光制御トランジスタのゲート端子がフローティング状態に制御されることを特徴とする、請求項４に記載の表示装置。
【請求項６】
前記画素回路は、
ゲート端子に印可される前記第１の電圧に基づき、ソース−ドレイン間を流れる電流量を制御する駆動トランジスタを備え、
前記発光素子に供給される電流量は、前記駆動トランジスタと、前記補償制御回路とに基づき制御される、請求項１〜５のいずれか一項に記載の表示装置。
【請求項７】
前記駆動トランジスタは、前記補償制御回路の前段に設けられ、
前記補償制御回路は、前記駆動トランジスタを介して供給される電流に基づき、前記発光素子に供給される電流量を制御する、請求項６に記載の表示装置。
【請求項８】
電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサとを備えた画素回路が、マトリックス状に配置された表示装置に、画像を表示させるための表示方法であって、
前記発光素子の発光期間中における、所定の長さの第１の期間において、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させることと、
前記第１の期間とは異なる第２の期間において、印可された第２の電圧と、前記光センサの検出結果とに基づいて、当該発光素子に供給される電流量を制御すること、
を含むことを特徴とする、表示方法。
【請求項９】
電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサとを備えた画素回路が、マトリックス状に配置された表示装置に、画像を表示させるためのプログラムであって、
前記発光素子の発光期間中における、所定の長さの第１の期間において、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させることと、
前記第１の期間とは異なる第２の期間において、印可された第２の電圧と、前記光センサの検出結果とに基づいて、当該発光素子に供給される電流量を制御すること、
を実行させることを特徴とする、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示方法、及びプログラムに関する。
【背景技術】
【０００２】
近年においては、表示装置として、有機ＥＬ（Organic  Electro-Luminescence）素子などの自発光素子を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置が提供されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−５２４０９０号公報
【特許文献２】特開２００６−５０６３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方で、有機ＥＬ素子のような自発光素子（以降では、単に「発光素子」と記載する場合がある）は、その発光輝度と発光時間とに比例して劣化する特性があることが知られている。表示装置に表示させる画像の内容は一様ではなく、そのため、発光素子（有機ＥＬ素子）の劣化にもばらつきがある。例えば、白色等の輝度の高い色を表示している発光素子は、黒色等の輝度の低い色を表示している発光素子に比べて、劣化が進行しやすい傾向にある。
【０００５】
発光素子の劣化が進行すると、当該発光素子の輝度は、劣化の進行が遅い他の発光素子に比べて相対的に低下する傾向にある。その結果、例えば、ある一定のパターンを長時間表示した後に均一な表示を行った場合に、パターンが残存して視認されるという現象が発生する場合がある。このような現象は、一般的に「イメージ・スティッキング（焼き付き）」として知られている。
【０００６】
このような発光素子の劣化に伴う画素間の輝度のばらつきを低減する技術の一例が、特許文献１に開示されている。即ち、特許文献１に開示された技術では、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子に供給される電流量を制御することで、当該発光素子の輝度劣化を補償している。しかしながら、特許文献１に係る技術では、発光素子に供給される電流量を制御するためのトランジスタを飽和領域で動作させることになるため、当該トランジスタの特性変動の影響を受け、動作が不安定となる場合がある。
【０００７】
また、他の一例として、特許文献２には、画素回路内に設けられたフォトダイオードにより発光素子からの光の一部を受光し、受光結果に基づき発光素子の発光時間（デューティー比）を制御することで、当該発光素子の輝度劣化を補償する技術が開示されている。しかしながら、特許文献２に係る技術は、発光時のデューティー比を制御することで発光素子の発光量を制御する駆動方式のため、動画像を表示する場合において、本来表示されていない輪郭が観測される、所謂疑似輪郭が発生する場合がある。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、疑似輪郭の発生を抑制し、かつ、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、マトリックス状に配置された画素回路を含む表示装置であって、前記画素回路は、電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサと、前記発光素子の発光期間中における、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させる所定の長さの第１の期間とは異なる第２の期間において、印可された第２の電圧と、前記光センサの検出結果とに基づいて、当該発光素子に供給される電流量を制御する、補償制御回路と、を備えることを特徴とする、表示装置が提供される。
【００１０】
前記補償制御回路は、印可された前記第２の電圧を保持する容量と、前記第２の期間において、前記光センサの検出結果と、前記容量に保持された前記第２の電圧とに応じて決定されるゲート電圧に基づき、ソース−ドレイン間を流れる電流量を制御する発光制御トランジスタと、を備えてもよい。
【００１１】
前記容量に保持された前記第２の電圧の放電期間は、前記光センサの検出結果に応じて制御され、前記放電期間に基づき、前記第２の期間の長さが制御されてもよい。
【００１２】
前記光センサと前記容量とは並列に接続され、前記光センサの一方の端子と、前記容量の一方の端子との双方は、前記発光制御トランジスタのゲート端子側に接続され、前記第１の期間において、前記第２の電圧が、前記発光制御トランジスタのゲート端子に印可され、かつ、前記容量に保持されてもよい。
【００１３】
前記発光制御トランジスタのゲート端子に対して、前記第２の電圧の印加の有無を切り替えるスイッチング素子を含み、前記第１の期間において、前記スイッチング素子がオン状態に制御され、前記第２の期間において、前記スイッチング素子がオフ状態に制御されることで、前記発光制御トランジスタのゲート端子がフローティング状態に制御されてもよい。
【００１４】
前記画素回路は、ゲート端子に印可される前記第１の電圧に基づき、ソース−ドレイン間を流れる電流量を制御する駆動トランジスタを備え、前記発光素子に供給される電流量は、前記駆動トランジスタと、前記補償制御回路とに基づき制御されてもよい。
【００１５】
前記駆動トランジスタは、前記補償制御回路の前段に設けられ、前記補償制御回路は、前記駆動トランジスタを介して供給される電流に基づき、発光素子に供給される電流量を制御してもよい。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサとを備えた画素回路が、マトリックス状に配置された表示装置に、画像を表示させるための表示方法であって、前記発光素子の発光期間中における、所定の長さの第１の期間において、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させることと、前記第１の期間とは異なる第２の期間において、印可された第２の電圧と、前記光センサの検出結果とに基づいて、当該発光素子に供給される電流量を制御すること、を含むことを特徴とする、表示方法が提供される。
【００１７】
また、上記課題を解決するために、本発明の別の観点によれば、電流量に応じた輝度で発光する発光素子と、前記発光素子から出射される光の輝度を検出する光センサとを備えた画素回路が、マトリックス状に配置された表示装置に、画像を表示させるためのプログラムであって、前記発光素子の発光期間中における、所定の長さの第１の期間において、当該発光素子を輝度制御のための第１の電圧に応じた輝度で常時発光させることと、前記第１の期間とは異なる第２の期間において、印可された第２の電圧と、前記光センサの検出結果とに基づいて、当該発光素子に供給される電流量を制御すること、を実行させることを特徴とする、プログラムが提供される。
【発明の効果】
【００１８】
以上説明したように本発明によれば、疑似輪郭の発生を抑制し、かつ、画素ごとの発光素子の劣化量に応じて、当該発光素子の発光量をより好適な態様で補正することが可能な、表示装置、表示方法、及びプログラムを提供される。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る表示装置の構成の一例について説明するための説明図である。
【図２】同実施形態に係る画素回路の構成の一例について説明するための説明図である。
【図３】同実施形態に係る画素回路の駆動タイミングの一例について説明するための概略的なタイミングチャートである。
【図４】同実施形態に係る表示装置における、相対輝度と、補償後の輝度劣化率との間の関係の一例を示した図である。
【発明を実施するための形態】
【００２０】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２１】
＜１．表示装置の構成＞
まず、図１を参照して、本発明の一実施形態に係る表示装置の概略構成の一例について説明する。図１は、本実施形態に係る表示装置の構成の一例について説明するための説明図である。なお、図１において、図面の横方向を行方向（Ｘ方向）、縦方向を列方向（Ｙ方向）と称する場合がある。図１に示すように、本実施形態に係る表示装置１０は、表示部１００と、スキャンドライバ１２０と、データドライバ１３０とを有する。
【００２２】
表示部１００は、複数の画素回路１１０を有し、データ信号に対応する画像を、当該複数の画素回路１１０により形成される表示画素に表示させる。表示部１００には、複数行の走査線１１２及び補償制御信号線１１３のそれぞれが、行方向（Ｘ方向）に向けて延伸するように設けられている。また、表示部１００には、複数列のデータ線１１４及び補償用電圧信号線１１５のそれぞれが、列方向（Ｙ方向）に向けて延伸するように設けられている。なお、本説明では、図１に示すように、表示部１００には、Ｍ（Ｍは２以上の整数）行の走査線１１２及び補償制御信号線１１３と、Ｎ（Ｎは２以上の整数）列のデータ線１１４及び補償用電圧信号線１１５とが設けられているものとして説明する。
【００２３】
複数の画素回路１１０のそれぞれは、行方向（Ｘ方向）に延伸する複数の走査線１１２と、列方向（Ｙ方向）に延伸する複数のデータ線１１４との交差箇所それぞれに対応して配置されている。なお、画素回路１１０の詳細な構成については別途後述する。
【００２４】
また、表示部１００には、図示しない上位の制御回路から、電源電圧Ｖｄｄと電源電圧Ｖｓｓと基準電圧ＧＮＤとがそれぞれ供給される。電源電圧Ｖｄｄと電源電圧Ｖｓｓとは、例えば、画素回路１１０が有する発光素子を発光させるための電流を供給する信号である。
【００２５】
スキャンドライバ１２０には、Ｙ方向に複数配された走査線１１２及び補償制御信号線１１３が接続されている。スキャンドライバ１２０は、行ごとに配された走査線１１２を介して、当該行に対応する各画素回路１１０にＳｃａｎ信号を供給する。また、スキャンドライバ１２０は、行ごとに配された補償制御信号線１１３を介して、当該行に対応する各画素回路１１０にＳＷ信号を供給する。なお、Ｓｃａｎ信号及びＳＷ信号の詳細については別途後述する。
【００２６】
データドライバ１３０には、Ｘ方向に複数配されたデータ線１１４及び補償用電圧信号線１１５が接続されている。データドライバ１３０は、列ごとに配されたデータ線１１４を介して、当該列に対応する各画素回路１１０に発光輝度（換言すると、階調）に応じたＤＴ信号を供給する。また、データドライバ１３０は、列ごとに配された補償用電圧信号線１１５を介して、当該列に対応する各画素回路１１０に所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏを印可する。なお、ＤＴ信号及びセンサ初期電圧Ｖｓｏの詳細については別途後述する。
【００２７】
＜２．画素回路の構成＞
次に、図２を参照して、本実施形態に係る画素回路の構成の一例について説明する。図２は、本実施形態に係る画素回路の構成の一例について説明するための説明図である。
【００２８】
図２では、図１に示す表示部１００を構成する複数の画素回路１１０のうち、ｉ行ｊ列の交差箇所に対応して配置される画素回路１１０の一例を示している。また、表示部１００を構成する他の画素回路１１０については、図２に示す画素回路１１０の構成と同様の構成をとることが可能であるため、詳細な説明を省略する。
【００２９】
図２に示すように、画素回路１１０は、有機ＥＬ素子ＯＬと、保持容量Ｃ１と、スイッチングトランジスタＭ１と、駆動トランジスタＭ２と、光センサＰｓと、センサ容量Ｃｓと、発光制御トランジスタＭ３と、スイッチングトランジスタＭ４とを有する。
【００３０】
駆動トランジスタＭ２及び発光制御トランジスタＭ３は、例えば、Ｐチャネル型のＭＯＳＦＥＴ（metal−oxide−semiconductor  field−effect  transistor）により構成され得る。
【００３１】
図２に示すように、駆動トランジスタＭ２は、ドレイン端子に発光制御トランジスタＭ３のソース端子が接続され、ソース端子には電源電圧Ｖｄｄを供給する信号線が接続される。また、発光制御トランジスタＭ３のドレイン端子には、有機ＥＬ素子ＯＬのアノード側が接続される。また、有機ＥＬ素子ＯＬのカソード側には、電源電圧Ｖｓｓが接続されている。
【００３２】
スイッチングトランジスタＭ１は、ソース端子がデータ線１１４に接続され、ドレイン端子が駆動トランジスタＭ２のゲート端子に接続されており、走査線１１２を介してゲート端子に伝達されるＳｃａｎ信号に応じて、オンまたはオフする。
【００３３】
保持容量Ｃ１は、一方の端子が、駆動トランジスタＭ２のゲート端子に接続され、他方の端子が、基準電圧ＧＮＤに接続されており、駆動トランジスタＭ２のゲート端子の電位を保持する。
【００３４】
即ち、スイッチングトランジスタＭ１がオン状態となることで、データドライバ１３０から、データ線１１４を介して駆動トランジスタＭ２のゲート端子に、発光輝度（換言すると、階調）に応じたＤＴ信号が伝達される。次いで、スイッチングトランジスタＭ１がオフ状態となることで、データ線１１４を介して伝達されたＤＴ信号が保持容量Ｃ１に保持される。
【００３５】
スイッチングトランジスタＭ４は、ソース端子が補償用電圧信号線１１５に接続され、ドレイン端子が発光制御トランジスタＭ３のゲート端子に接続されており、補償制御信号線１１３を介してゲート端子に伝達されるＳＷ信号に応じて、オンまたはオフする。
【００３６】
光センサＰｓは、例えば、フォトダイオードやフォトランジスタ等により構成され得る。また、光センサＰｓの材料としては、例えば、ポリシリコン、アモルファスシリコン等が挙げられる。光センサＰｓは、一方の端子が、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子が、基準電圧ＧＮＤに接続されている。光センサＰｓは、有機ＥＬ素子ＯＬからの光の一部が照射されるように設けられている。
【００３７】
また、センサ容量Ｃｓの一方の端子は、発光制御トランジスタＭ３のゲート端子に接続され、他方の端子は、基準電圧ＧＮＤに接続されている。このような構成に基づき、センサ容量Ｃｓは、発光制御トランジスタＭ３のゲート端子の電位Ｖｇ３を保持する。
【００３８】
スイッチングトランジスタＭ４がオン状態になると、データドライバ１３０から、補償用電圧信号線１１５を介して発光制御トランジスタＭ３のゲート端子に、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が印可される。なお、センサ初期電圧Ｖｓｏが、「第２の電圧」の一例に相当する。また、センサ初期電圧Ｖｓｏは、発光制御トランジスタＭ３をリニア領域で動作させるために、十分に低い電圧に設定されていることが望ましい。
【００３９】
これにより、発光制御トランジスタＭ３がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して、有機ＥＬ素子ＯＬに供給され、当該有機ＥＬ素子ＯＬの発光状態が制御される。なお、以降では、発光制御トランジスタＭ３のドレイン−ソース間を流れる電流を、電流Ｉｃと明示的に区別する場合には、「電流ＩＬ」と記載する場合がある。
【００４０】
次いで、スイッチングトランジスタＭ４がオフ状態になると、発光制御トランジスタＭ３のゲート端子がフローティングの状態となる。これにより、補償用電圧信号線１１５を介して印可されたセンサ初期電圧Ｖｓｏが、センサ容量Ｃｓに保持される。なお、この時点では、発光制御トランジスタＭ３はオン状態であり、当該発光制御トランジスタＭ３のドレイン−ソース間を流れる電流ＩＬ＝Ｉｃである。
【００４１】
その後、センサ容量Ｃｓに保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓの検出結果に基づくセンシング電流Ｉｓによって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。
【００４２】
なお、スイッチングトランジスタＭ４がオフ状態に制御されてから、発光制御トランジスタＭ３がオフ状態となるまでの時間は、センシング電流Ｉｓとセンサ容量Ｃｓとの関係に応じて決定される。具体的には、有機ＥＬ素子ＯＬの輝度が高いほど、センシング電流Ｉｓの電流量は増大し、センサ容量Ｃｓの放電時間は短くなる。換言すると、有機ＥＬ素子ＯＬの輝度が低いほど、センシング電流Ｉｓの電流量は減少し、センサ容量Ｃｓの放電時間は長くなる。
【００４３】
そのため、例えば、有機ＥＬ素子ＯＬが劣化して輝度が低下した場合には、劣化前に比べて、センシング電流Ｉｓの電流量は減少し、センサ容量Ｃｓの放電時間はより長くなる。これにより、有機ＥＬ素子ＯＬの劣化後は、劣化前に比べて、発光制御トランジスタＭ３がオン状態となる期間が長くなるため、有機ＥＬ素子ＯＬの実効輝度が上昇し、結果として、当該有機ＥＬ素子ＯＬの輝度劣化が補償される。
【００４４】
以上、図２を参照して、本実施形態に係る画素回路の構成の一例について説明した。
【００４５】
＜３．駆動タイミング＞
次に、図３を参照して、図２に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明する。図３は、本実施形態に係る画素回路１１０の駆動タイミングの一例について説明するための概略的なタイミングチャートである。なお、本説明では、ｉ行ｊ列に位置する画素回路１１０の場合を例に説明し、他の画素回路１１０については、同様のため詳細な説明は省略する。
【００４６】
図３において、参照符号Ｔ０は、１フレーム期間中における有機ＥＬ素子ＯＬの発光させることで画像を表示させるための発光期間を模式的に示している。なお、図３に示すタイミングチャートでは、説明をわかりやすくするために、有機ＥＬ素子ＯＬの発光期間Ｔ０を１フレーム期間として示しており、その他の制御のための期間については図示を省略している。そのため、１フレーム期間中に、発光期間Ｔ０とは別に、例えば、駆動トランジスタの閾値のばらつきを補償するための制御期間等を別途設けてもよいことは言うまでもない。
【００４７】
図３に示すように、本実施形態に係る画素回路１１０は、発光期間Ｔ０を、常時発光期間Ｔ１と、輝度劣化補償発光期間Ｔ２とに分けて制御可能に構成されている。常時発光期間Ｔ１は、有機ＥＬ素子ＯＬを、発光輝度（階調）に応じたＤＴ信号に応じて決定される定電流Ｉｃに基づき常時発光させる期間を示している。また、輝度劣化補償発光期間Ｔ２は、光センサＰｓの検出結果に応じて、有機ＥＬ素子ＯＬに供給される電流ＩＬの電流量と、当該電流ＩＬが供給される期間とを制御することで、有機ＥＬ素子ＯＬの輝度劣化を補償するための期間である。なお、常時発光期間Ｔ１が、「第１の期間」の一例に相当する。また、輝度劣化補償発光期間Ｔ２が、「第２の期間」の一例に相当する。
【００４８】
ここで、図３に示した各タイミングについて、図２に示した画素回路１１０の回路構成をあわせて参照しながら説明する。
【００４９】
図３に示すように、ｉ行目の走査線１１２を介して供給されるＬレベルのＳｃａｎ信号（即ち、Ｓｃａｎｉ）により、画素回路１１０内のスイッチングトランジスタＭ１がオン状態となる。これにより、当該画素回路１１０内の駆動トランジスタＭ２のゲート端子に、ｊ列目のデータ線１１４を介して、発光輝度（換言すると、階調）に応じたＤＴ信号が伝達される。そして、当該Ｓｃａｎ信号がＨレベルになると、スイッチングトランジスタＭ１がオフ状態となり、データ線１１４を介して伝達されたＤＴ信号（即ち、ＤＴｊ）が保持容量Ｃ１に保持される。なお、保持容量Ｃ１に保持されるＤＴ信号が、「第１の電圧」の一例に相当する。
【００５０】
このように、Ｓｃａｎ信号に同期して、画素回路１１０内の保持容量Ｃ１に、発光輝度に応じたＤＴ信号が保持される。なお、Ｓｃａｎ信号がＬレベルとなり、保持容量Ｃ１にＤＴ信号が保持される（即ち、画素回路１１０にデータの書き込みを行う）期間は、表示部１００を構成する画素回路１１０の数（即ち、画素数）にもよるが、例えば、数１０μｓとなる。
【００５１】
また、ＬレベルのＳｃａｎ信号の供給が開始されるタイミングに同期して、ｉ行目の補償制御信号線１１３を介してＬレベルのＳＷ信号（即ち、ＳＷｉ）の供給が開始され、画素回路１１０内のスイッチングトランジスタＭ４がオン状態となる。これにより、当該画素回路１１０内の発光制御トランジスタＭ３のゲート端子に、ｊ列目の補償用電圧信号線１１５を介して、所定の電位にあらかじめ調整されたセンサ初期電圧Ｖｓｏ（Ｖｓｏ＜０）が、ゲート電圧Ｖｇ３として印可される。
【００５２】
これにより、発光制御トランジスタＭ３がオン状態となり、データ線１１４から伝達されて保持容量Ｃ１に保持されたＤＴ信号（即ち、ＤＴｊ）に応じて駆動トランジスタＭ２が選択的にオン状態となる。そして、保持容量Ｃ１に保持されたＤＴ信号に応じた駆動電流Ｉｃが、発光制御トランジスタＭ３を介して有機ＥＬ素子ＯＬに供給される。これにより、有機ＥＬ素子ＯＬは、駆動電流Ｉｃに応じた輝度で発光する。
【００５３】
なお、有機ＥＬ素子ＯＬが駆動電流Ｉｃに応じた輝度で発光する期間、即ち、ＬレベルのＳＷ信号の供給によりスイッチングトランジスタＭ４がオン状態となり、センサ初期電圧Ｖｓｏに基づき発光制御トランジスタＭ３が駆動する期間が、常時発光期間Ｔ１に相当する。
【００５４】
次いで、ＳＷ信号がＨレベルになると、スイッチングトランジスタＭ４がオフ状態となり、補償用電圧信号線１１５を介して印可されたセンサ初期電圧Ｖｓｏがセンサ容量Ｃｓに保持される。
【００５５】
その後、センサ容量Ｃｓに保持されたセンサ初期電圧Ｖｓｏは、光センサＰｓの検出結果に基づくセンシング電流Ｉｓによって放電され、当該放電に伴い、発光制御トランジスタＭ３のゲート電圧Ｖｇ３は、電位Ｖｓｏから上昇する。そして、当該ゲート電圧Ｖｇ３が、発光制御トランジスタＭ３の閾値電圧Ｖｔｈ３に到達すると、当該発光制御トランジスタＭ３はオフ状態となり、電流ＩＬ＝０となる（即ち、有機ＥＬ素子ＯＬは消灯する）。
【００５６】
なお、センサ容量Ｃｓに保持されたセンサ初期電圧Ｖｓｏが、光センサＰｓの検出結果に基づくセンシング電流Ｉｓによって放電されることで、発光制御トランジスタＭ３のゲート電圧Ｖｇ３が制御される期間が、輝度劣化補償発光期間Ｔ２に相当する。なお、前述したように、輝度劣化補償発光期間Ｔ２の長さは、センサ容量Ｃｓの放電時間に相当し、センシング電流Ｉｓとセンサ容量Ｃｓとの関係に応じて決定される。
【００５７】
このように、図３に示す例では、画素回路１１０は、（Ｔ１＋Ｔ２）／Ｔ０のデューティー比で駆動することとなる。なお、常時発光期間Ｔ１が長く設定されるほど（即ち、ＳＷ信号がＬレベルとなる期間が長いほど）、デューティー比がより高くなる傾向にある。そのため、例えば、常時発光期間Ｔ１を比較的長めに設定することで、疑似輪郭の発生を抑止することも可能となる。
【００５８】
なお、上述した一連の動作は、表示装置１０の各構成を動作させる装置のＣＰＵを機能させるためのプログラムによって構成することができる。このプログラムは、その装置にインストールされたＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）を介して実行されるように構成してもよい。また、このプログラムは、上述した処理を実行する構成が含まれる装置が読み出し可能であれば、記憶される位置は限定されない。例えば、装置の外部から接続される記録媒体にプログラムが格納されていてもよい。この場合には、プログラムが格納された記録媒体を装置に接続することによって、その装置のＣＰＵに当該プログラムを実行させるように構成するとよい。
【００５９】
以上、図３を参照して、図２に示した、本実施形態に係る画素回路１１０を構成する各素子の駆動タイミングの一例について説明した。
【００６０】
＜４．輝度劣化の補償の原理＞
次に、上記に説明した本実施形態に係る表示装置１０における、有機ＥＬ素子ＯＬの輝度劣化の補償に係る動作の原理について、図２に示した画素回路１１０の回路構成をあわせて参照しながら、簡単なモデル式に基づき説明する。
【００６１】
まず、画素回路１１０中の光センサＰｓの抵抗をＲｓとした場合に、当該抵抗Ｒｓが、有機ＥＬ素子ＯＬの輝度に反比例する特性に着目した第１のモデルについて説明する。有機ＥＬ素子ＯＬの輝度は、発光制御トランジスタＭ３のドレイン−ソース間電流ＩＬ＝Ｉｃの場合は、当該電流Ｉｃに比例し、電流ＩＬ＝０の場合には０となる。また、劣化前の輝度に対する劣化後の輝度の割合を示す輝度劣化率をａとすると、有機ＥＬ素子ＯＬが発光している状態における、光センサＰｓの抵抗Ｒｓは、ａ・Ｉｃに反比例するため、以下に示す（式１）で表される。なお、以下に示す（式１）におけるＫｒｓは、抵抗Ｒｓと、ａ・Ｉｃとの間の関係を決める定数である。
【００６２】
【数１】
2016109912.tif 000003
【００６３】
また、発光制御トランジスタＭ３のゲート電圧Ｖｇ３と、光センサＰｓの抵抗Ｒｓとの間には、以下に（式２）として示す関係式が成り立つ。
【００６４】
【数２】
2016109912.tif 000004
【００６５】
上記に示した（式２）を、ｔを０〜ｔ、Ｖｇ３をＶｓｏ〜Ｖｇ３の各範囲で積分すると、以下に（式３）で示す関係式が導かれる。
【数３】
2016109912.tif 000005
【００６６】
ここで、上記に示した（式３）に対して、前述した（式１）を代入し、ｔ＝Ｔ２において、Ｖｇ３＝Ｖｔｈ３とすると、以下に（式４）として示す関係式が導かれる。なお、以下に示す（式４）におけるＫ２は、ａ・Ｉｃ及びセンサ容量Ｃｓと、時間Ｔ２との間の関係を決める定数である。
【００６７】
【数４】
2016109912.tif 000006
【００６８】
次に、光センサＰｓを流れるセンシング電流Ｉｓの電流値（以下、単に「電流値Ｉｓ」と記載する場合がある）が、有機ＥＬ素子ＯＬの輝度に比例する特性に着目した第２のモデルについて説明する。有機ＥＬ素子ＯＬの輝度は、発光制御トランジスタＭ３のドレイン−ソース間電流ＩＬ＝Ｉｃの場合は、当該電流Ｉｃに比例し、電流ＩＬ＝０の場合には０となる。また、輝度劣化率をａとした場合には、有機ＥＬ素子ＯＬが発光している状態における、光センサＰｓの電流値Ｉｓは、ａ・Ｉｃに比例するため、以下に示す（式５）で表される。
【００６９】
【数５】
2016109912.tif 000007
【００７０】
また、発光制御トランジスタＭ３のゲート電圧Ｖｇ３と、光センサＰｓの電流値Ｉｓとの間には、以下に（式６）として示す関係式が成り立つ。
【００７１】
【数６】
2016109912.tif 000008
【００７２】
上記に示した（式６）を、ｔを０〜ｔ、Ｖｇ３をＶｓｏ〜Ｖｇ３の各範囲で積分すると、以下に（式７）で示す関係式が導かれる。
【００７３】
【数７】
2016109912.tif 000009
【００７４】
ここで、上記に示した（式７）に対して、前述した（式５）を代入し、ｔ＝Ｔ２において、Ｖｇ３＝Ｖｔｈ３とすると、以下に（式８）として示す関係式が導かれる。
【００７５】
【数８】
2016109912.tif 000010
【００７６】
以上、（式４）及び（式８）として示したように、第１のモデルと第２のモデルとの双方において、定数Ｋ２の定義は異なるものの、時間Ｔ２が同様の式で表される。その結果、輝度Ｌは、当該輝度Ｌと電流Ｉｃとの間の比例関係を示す比例係数Ｋ１を用いることで、以下に示す（式９）で表される。
【００７７】
【数９】
2016109912.tif 000011
【００７８】
ここで、図３に示すタイミングチャートに基づき説明したデューティー比（Ｔ１＋Ｔ２）／Ｔ０は、１００％を超えることはないため、以下に（式１０）として示す条件式を設けている。
【００７９】
【数１０】
2016109912.tif 000012
【００８０】
上記に（式９）として示した輝度Ｌを示す式と、（式１０）として示した条件式とに基づき、劣化前の有機ＥＬ素子ＯＬの輝度Ｌｉ（以降では、「初期輝度Ｌｉ」と称する場合がある）は、輝度劣化率を１（即ち、劣化なし）として、以下に示す（式１１）で表される。
【００８１】
【数１１】
2016109912.tif 000013
【００８２】
また、劣化後の有機ＥＬ素子ＯＬの輝度Ｌｄについては、輝度劣化率をａ（ａ＜１）として、以下に示す（式１２）で表される。
【００８３】
【数１２】
2016109912.tif 000014
【００８４】
ここで、上記に示した（式１１）及び（式１２）に基づき、輝度劣化を補償した後の輝度劣化率Ｌｄ／Ｌｉは、以下に示す（式１３）で表される。
【００８５】
【数１３】
2016109912.tif 000015
【００８６】
なお、ある輝度劣化率ａ及び電流Ｉｃの条件下において、劣化後のデューティー比が１００％（即ち、１）となる場合に、補償後の輝度劣化率Ｌｄ／Ｌｉが最大値をとるものと考えられる。このとき、劣化後のデューティー比が１００％（即ち、１）となる場合の条件は、以下に示す（式１４）で表される。
【００８７】
【数１４】
2016109912.tif 000016
【００８８】
また、このときの補償後の輝度劣化率Ｌｄ／Ｌｉの最大値をＬｄ／Ｌｉ（ｍａｘ）とした場合に、Ｌｄ／Ｌｉ（ｍａｘ）は、以下に示す（式１５）で表される。
【００８９】
【数１５】
2016109912.tif 000017
【００９０】
ここで、図４に、本実施形態に係る表示装置１０における、相対輝度と、補償後の輝度劣化率Ｌｄ／Ｌｉとの間の関係の一例を示す。図４において、縦軸は、補償後の輝度劣化率Ｌｄ／Ｌｉを示している。また、横軸は、相対輝度を示している。なお、本説明において、相対輝度とは、全白輝度（即ち、輝度の最大値）が１００％となるように規格化された輝度を示すものとする。
【００９１】
図４は、有機ＥＬ素子ＯＬの輝度劣化率ａ＝０．９５、１フレーム中の発光期間Ｔ０における常時発光期間Ｔ１が占める割合（即ち、常時発光期間Ｔ１のデューティー比）Ｔ１／Ｔ０＝０．５としたとき、相対輝度が１０％となる電流値Ｉｃにおいて、上記に示した（式１４）を満たす場合における、相対輝度と補償後の輝度劣化率Ｌｄ／Ｌｉとの間の関係の一例を示している。
【００９２】
図４に示す例では、相対輝度が１０％となる場合に、上記に示した（式１５）に基づき、補償後の輝度劣化率Ｌｄ／Ｌｉが、最大値（Ｌｄ／Ｌｉ＝０．９７４）となる。
【００９３】
ここで、図４を参照するとわかるように、相対輝度が、補償後の輝度劣化率Ｌｄ／Ｌｉが最大となる輝度よりも低い輝度においては、補償後の輝度劣化率Ｌｄ／Ｌｉは、相対輝度の低下に伴い急激に減少し、有機ＥＬ素子ＯＬの輝度劣化率ａ＝０．９５に収束する。これは、電流Ｉｃの低下により、デューティー比が１００％以下となる初期輝度Ｌｉは大きくなるのに対して、劣化後の輝度Ｌｄについては、デューティー比が前述した（式１０）に基づき１００％に固定されることに起因する。そして、初期輝度Ｌｉについて、デューティー比が１００％となる輝度以下の相対輝度においては、補償後の輝度劣化率Ｌｄ／Ｌｉは、有機ＥＬ素子ＯＬの輝度劣化率ａに一致して０．９５で一定となる。
【００９４】
これに対して、相対輝度が、補償後の輝度劣化率Ｌｄ／Ｌｉが最大となる輝度よりも高い輝度においては、補償後の輝度劣化率Ｌｄ／Ｌｉは、相対輝度の上昇に伴い、ゆっくりと減少する。これは、輝度劣化補償発光期間Ｔ２が、１−Ｔ１／Ｔ０＝０．５から０に向けてゆっくりと減少していることに起因する。
【００９５】
このように、光センサＰｓの感度特性に合わせて、光センサＰｓの設計パラメタ（例えば、センサの大きさ、センサへの照射光量、センサ容量Ｃｓの値等）を、目標とする輝度劣化率ａを考慮して最適化することにより、輝度劣化補償期間Ｔ２を設定することが可能である。一般的には、可能な限り広い輝度範囲において、輝度劣化の補償を可能とすることが望まれるが、補償後の輝度劣化率Ｌｄ／Ｌｉが最大値をとる相対輝度を低くすると、高輝度における、補償後の輝度劣化率Ｌｄ／Ｌｉが小さくなる傾向にある。そのため、補償後の輝度劣化率Ｌｄ／Ｌｉが最大値をとる輝度としては、１０％から２０％の範囲内に設定することが好ましい。
【００９６】
なお、前述したように、光センサＰｓは、例えば、フォトダイオードやフォトランジスタ等により構成され得る。一般的に、フォトダイオードは、前述した第２のモデルに近い特性を示す傾向にある。また、フォトランジスタは、前述した第１のモデルと第２のモデルとの中間の特性を示す傾向にある。
【００９７】
また、上記の説明では、図２に示す画素回路１１０の各トランジスタとして、Ｐチャネル型のトランジスタを適用した場合を例に説明したが、必ずしも同構成に限定するものではない。具体的な一例として、図２に示す画素回路１１０の各トランジスタを、Ｎチャネル型のトランジスタとして構成してもよい。なお、その場合には、各信号の電位の関係を、各トランジスタの特性にあわせて適宜変更すればよいことは言うまでもない。
【００９８】
以上、本実施形態に係る表示装置１０における、有機ＥＬ素子ＯＬの輝度劣化の補償に係る動作の原理について、図２及び図４を参照しながら、簡単なモデル式に基づき説明した。
【００９９】
＜５．まとめ＞
以上説明したように、本実施形態に係る表示装置１０は、１フレーム中の発光期間Ｔ０を、常時発光期間Ｔ１と、輝度劣化補償発光期間Ｔ２とに分けて制御可能に構成されている。このような構成のもと、表示装置１０は、常時発光期間Ｔ１において、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御を行う。また、表示装置１０は、当該常時発光期間Ｔ１に次いで設けられた輝度劣化補償発光期間Ｔ２の長さを制御することで、有機ＥＬ素子ＯＬの輝度劣化量に応じて、当該有機ＥＬ素子ＯＬの発光量を補正する（即ち、輝度劣化を補償する）。
【０１００】
このような構成により、本実施形態に係る表示装置１０は、発光輝度（階調）に応じた有機ＥＬ素子ＯＬの輝度制御と、有機ＥＬ素子ＯＬの輝度劣化の補償とを独立して制御することが可能となる。即ち、本実施形態に係る表示装置１０に依れば、より好適な態様で、有機ＥＬ素子ＯＬの輝度設定と、当該有機ＥＬ素子ＯＬの輝度劣化量に応じた発光量の補正とを実現することが可能となる。
【０１０１】
また、本実施形態に係る表示装置１０では、常時発光期間Ｔ１の長さを適宜変更することが可能である。そのため、本実施形態に係る表示装置１０に依れば、常時発光期間Ｔ１の長さを、当該表示装置１０の運用形態にあわせて適宜設定することで、所謂疑似輪郭の発生を抑制することが可能となる。
【０１０２】
また、本実施形態に係る表示装置１０では、光センサＰｓの感度特性に合わせて、光センサＰｓの設計パラメタ（例えば、センサの大きさ、センサへの照射光量、センサ容量Ｃｓの値等）を適宜調整することで、目標とする輝度劣化率ａにあわせて輝度劣化補償期間Ｔ２を適宜調整することが可能である。即ち、本実施形態に係る表示装置１０に依れば、輝度劣化補償期間Ｔ２における動作を、当該表示装置１０の運用形態にあわせて適宜設定することが可能である。
【０１０３】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１０４】
１０    表示装置
１００  表示部
１１０  画素回路
１１２  走査線
１１３  補償制御信号線
１１４  データ線
１１５  補償用電圧信号線
１２０  スキャンドライバ
１３０  データドライバ
【図１】
2016109912.tif 000018
【図２】
2016109912.tif 000019
【図３】
2016109912.tif 000020
【図４】
2016109912.tif 000021