(57)【要約】【課題】検出位置への物体の近接度合いに応じた静電容量の変化を示す検出信号に含まれるオフセット成分を調節できる入力装置を提供する。【解決手段】  検出位置への物体の近接状態に応じた情報を入力する入力装置であって、検出位置における物体の近接度合いに応じて静電容量が変化するセンサ素子ＣＳが形成されたセンサ部１００と、センサ素子ＣＳに電圧ＶＤＤを供給する電圧供給部１８０と、電圧ＶＤＤが供給されたセンサ素子ＣＳの蓄積電荷ＱＳに応じた検出信号Ｖｓを生成する検出信号生成部１１０と、入力されるオフセット設定信号ＯＦＳに応じたオフセット電荷ＱＸを生成し、センサ素子ＣＳから検出信号生成部１１０に出力される蓄積電荷ＱＳにオフセット電荷ＱＸを加える電荷生成部１２０とを有する。【選択図】図１
2016177339.tif 000002
【特許請求の範囲】
【請求項１】
検出位置への物体の近接状態に応じた情報を入力する入力装置であって、
前記検出位置への物体の近接度合いに応じて静電容量が変化するセンサ素子が形成されたセンサ部と、
前記センサ素子に所定の電圧を供給する電圧供給部と、
前記所定の電圧が供給された前記センサ素子の蓄積電荷に応じた検出信号を生成する検出信号生成部と、
入力されるオフセット設定信号に応じたオフセット電荷を生成し、前記センサ素子から前記検出信号生成部へ転送される前記蓄積電荷に前記オフセット電荷を加える電荷生成部と
を有する入力装置。
【請求項２】
前記電荷生成部は、
複数のキャパシタと、
前記複数のキャパシタにそれぞれ第１電圧を供給するキャパシタ電圧供給部と、
前記複数のキャパシタから、前記オフセット設定信号に応じて１つ又は複数のキャパシタを選択し、当該選択したキャパシタに前記第１電圧の供給によって蓄積されたキャパシタ電荷を合成し、当該合成したキャパシタ電荷を前記オフセット電荷として出力する電荷合成部とを有する、
請求項１に記載の入力装置。
【請求項３】
前記複数のキャパシタは、それぞれ異なる静電容量を有しており、
前記複数のキャパシタの静電容量においてｋ番目（ｋは１以上の整数を示す。）に小さい静電容量は、最小の静電容量の２（ｋ−１）倍である、
請求項２に記載の入力装置。
【請求項４】
前記電荷生成部は、
複数のキャパシタと、
前記複数のキャパシタに、複数の異なる電圧からそれぞれ前記オフセット設定信号に応じて選択した電圧を供給するキャパシタ電圧供給部と、
前記キャパシタ電圧供給部の電圧供給によって前記複数のキャパシタにそれぞれ蓄積されるキャパシタ電荷を合成し、当該合成したキャパシタ電荷を前記オフセット電荷として出力する電荷合成部とを有する、
請求項１に記載の入力装置。
【請求項５】
前記キャパシタ電圧供給部は、前記オフセット設定信号に応じて、第２電圧、ゼロ電圧又は前記第２電圧の極性を反転させた電圧の何れかを前記複数のキャパシタにそれぞれ供給し、
前記複数のキャパシタは、それぞれ異なる静電容量を有しており、
前記複数のキャパシタの静電容量においてｋ番目（ｋは１以上の整数を示す。）に小さい静電容量は、最小の静電容量の３（ｋ−１）倍である、
請求項４に記載の入力装置。
【請求項６】
前記検出信号生成部は、入力されるゲイン設定信号に応じて、前記蓄積電荷に対する前記検出信号のゲインを変更可能であり、
前記検出信号生成部に入力する前記ゲイン設定信号に応じて、前記検出信号のレベルが所定のレンジに収まる方向へ前記オフセット電荷が変化するように、前記電荷生成部に入力する前記オフセット設定信号を変更する制御部を有する、
請求項１乃至請求項５のいずれか一項に記載の入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出位置への物体の近接状態に応じた情報を入力する入力装置に係り、特に、検出位置への物体の近接度合いに応じて静電容量が変化するセンサ素子を用いた入力装置に関する。
【背景技術】
【０００２】
ノート型コンピュータのタッチパッドや、スマートフォンのタッチパネルなど、各種の電子機器のユーザーインターフェース装置では、物体（指やペンなど）の接触や近接を静電容量の変化により検出するセンサが広く用いられている。
【０００３】
近年では、静電容量式のセンサを用いて、検出面に接触した指先だけでなく、検出面から離れた位置にある指先も検出できるホバリング機能を搭載した製品が実用化されている。特許文献１は、そのようなホバリング機能の一例を開示するものであり、指と検出面との距離に応じて検出分解能と検出感度を段階的に変更し、段階ごとに、遠方ホバー操作、近接ホバー操作およびタッチ操作を検出する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４７６６３４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
検出面から指先が離れるホバー操作では、タッチ操作に比べて静電容量の変化が非常に小さくなるため、静電容量の検出感度を高めることが必要となる。しかしながら、検出感度をあまり高くすると、静電容量検出回路において出力される検出信号のレベルが上限値に達してしまい、正常な検出信号が得られなくなる場合がある。すなわち、静電容量の検出信号は、指先の動きに応じて変化する信号成分とオフセット成分との和であるため、微小な信号成分を検出するために検出感度をあまり高くすると、信号成分だけでなくオフセット成分も大きくなり、検出信号のレベルが上限値に達してしまう。従って、静電容量の微小な変化を検出することが困難になる。
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、検出位置への物体の近接度合いに応じたセンサ素子の静電容量の微小な変化を検出できる入力装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る入力装置は、検出位置への物体の近接状態に応じた情報を入力する入力装置であって、前記検出位置における物体の近接度合いに応じて静電容量が変化するセンサ素子が形成されたセンサ部と、前記センサ素子に所定の電圧を供給する電圧供給部と、前記所定の電圧が供給された前記センサ素子の蓄積電荷に応じた検出信号を生成する検出信号生成部と、入力されるオフセット設定信号に応じたオフセット電荷を生成し、前記センサ素子から前記検出信号生成部へ転送される前記蓄積電荷に前記オフセット電荷を加える電荷生成部とを有する。
【０００８】
この構成によれば、物体の近接度合いに応じて静電容量が変化する前記センサ素子に所定の電圧が供給されることにより、その静電容量に応じた蓄積電荷が前記センサ素子に蓄積され、前記蓄積電荷に応じた検出信号が前記検出信号生成部において生成される。前記電荷生成部では、前記オフセット設定信号に応じたオフセット電荷が生成され、当該生成されたオフセット電荷が、前記センサ素子から前記検出信号生成部へ転送される前記蓄積電荷に加えられる。前記検出信号生成部では、前記オフセット電荷が加えられた前記蓄積電荷に応じて、前記検出信号が生成される。そのため、前記検出信号には、前記オフセット電荷に対応したオフセット成分が含まれることとなり、そのオフセット成分を前記オフセット設定信号に応じて調節することが可能となる。従って、前記検出位置への物体の近接度合いに応じた前記センサ素子の静電容量の変化が非常に小さい場合でも、前記オフセット設定信号に応じて前記オフセット成分を調節することにより、当該静電容量の微小な変化に対応した微小な信号成分が含まれた前記検出信号のレベルを、前記検出信号生成部において出力可能な信号レベルの範囲内に調節することが可能となる。
【０００９】
好適に、前記電荷生成部は、複数のキャパシタと、前記複数のキャパシタにそれぞれ第１電圧を供給するキャパシタ電圧供給部と、前記複数のキャパシタから、前記オフセット設定信号に応じて１つ又は複数のキャパシタを選択し、当該選択したキャパシタに前記第１電圧の供給によって蓄積されたキャパシタ電荷を合成し、当該合成したキャパシタ電荷を前記オフセット電荷として出力する電荷合成部とを有してよい。
【００１０】
この構成によれば、前記複数のキャパシタに前記第１電圧がそれぞれ供給されることにより、前記複数のキャパシタに前記キャパシタ電荷がそれぞれ蓄積される。前記電荷合成部では、前記複数のキャパシタから、前記オフセット設定信号に応じて１つ又は複数のキャパシタが選択され、当該選択されたキャパシタに蓄積される前記キャパシタ電荷が合成され、当該合成されたキャパシタ電荷が前記オフセット電荷として出力される。従って、前記オフセット電荷は、前記オフセット設定信号に応じて調節可能となる。
【００１１】
好適に、前記複数のキャパシタは、それぞれ異なる静電容量を有しており、前記複数のキャパシタの静電容量においてｋ番目（ｋは１以上の整数を示す。）に小さい静電容量は、最小の静電容量の２（ｋ−１）倍であってよい。
【００１２】
この構成によれば、前記最小の静電容量のキャパシタに蓄積される前記キャパシタ電荷と比較して、他のキャパシタに蓄積される前記キャパシタ電荷は２の累乗倍の大きさを持つ。これらの前記キャパシタ電荷が前記オフセット設定信号に応じて合成されることにより、その合成結果として前記オフセット電荷が得られる。従って、前記オフセット電荷は、前記オフセット設定信号に応じて、前記最小の静電容量のキャパシタに蓄積されるキャパシタ電荷の整数倍の大きさに設定可能となる。
【００１３】
好適には、前記電荷生成部は、複数のキャパシタと、前記複数のキャパシタに、複数の異なる電圧からそれぞれ前記オフセット設定信号に応じて選択した電圧を供給するキャパシタ電圧供給部と、前記キャパシタ電圧供給部の電圧供給によって前記複数のキャパシタにそれぞれ蓄積されるキャパシタ電荷を合成し、当該合成したキャパシタ電荷を前記オフセット電荷として出力する電荷合成部とを有する。
【００１４】
この構成によれば、前記複数のキャパシタの各々に供給される電圧が前記オフセット設定信号に応じて選択されることにより、前記複数のキャパシタの各々に蓄積される前記キャパシタ電荷が前記オフセット設定信号に応じて選択される。また、前記複数のキャパシタに蓄積される前記キャパシタ電荷を合成した結果として、前記オフセット電荷が得られる。従って、前記オフセット電荷は、前記オフセット設定信号に応じて調節可能となる。
【００１５】
好適に、前記キャパシタ電圧供給部は、前記オフセット設定信号に応じて、第２電圧、ゼロ電圧又は前記第２電圧の極性を反転させた電圧の何れかを前記複数のキャパシタにそれぞれ供給してよい。前記複数のキャパシタは、それぞれ異なる静電容量を有しており、前記複数のキャパシタの静電容量においてｋ番目（ｋは１以上の整数を示す。）に小さい静電容量は、最小の静電容量の３（ｋ−１）倍であってよい。
【００１６】
この構成によれば、各キャパシタに蓄積される前記キャパシタ電荷は、正電荷、ゼロ電荷、又は、正電荷と絶対値が等しい負電荷であり、前記オフセット設定信号に応じてこれらの何れかが選択される。また、前記最小の静電容量のキャパシタに蓄積される正電荷又は負電荷と比較して、他のキャパシタに蓄積される正電荷又は負電荷は３の累乗倍の大きさを持つ。前記複数のキャパシタに蓄積されるこれらの前記キャパシタ電荷の合成結果として、前記オフセット電荷が得られる。従って、前記オフセット電荷は、前記オフセット設定信号に応じて、前記最小の静電容量のキャパシタに蓄積される正電荷の整数倍の大きさに設定可能となる。
【００１７】
好適に、前記検出信号生成部は、入力されるゲイン設定信号に応じて、前記蓄積電荷に対する前記検出信号のゲインを変更可能であってよい。この場合、上記入力装置は、前記検出信号生成部に入力する前記ゲイン設定信号に応じて、前記検出信号のレベルが所定のレンジに収まる方向へ前記オフセット電荷が変化するように、前記電荷生成部に入力する前記オフセット設定信号を変更する制御部を有してよい。
【００１８】
この構成によれば、前記ゲイン設定信号に応じて前記検出信号生成部のゲインが変更されると、この変更されたゲインに応じて、前記検出信号のレベルが所定のレンジに収まる方向へ前記オフセット電荷が変化するように、前記電荷生成部に入力する前記オフセット設定信号が変更される。すなわち、前記検出信号生成部のゲインが変更されても、前記検出信号のレベルが所定のレンジに収まるように前記オフセット電荷が制御される。そのため、前記センサ素子の静電容量の微小な変化から大きな変化までを広範囲に検出可能となり、物体の近接状態の検出が可能な前記検出位置と物体との距離の範囲が広くなる。
【発明の効果】
【００１９】
本発明によれば、検出位置への物体の近接度合いに応じたセンサ素子の静電容量の変化を示す検出信号に含まれるオフセット成分を調節できるため、微小な静電容量の変化を検出することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る入力装置の構成例を示す図である。
【図２】図１に示す入力装置において、一のセンサ素子の静電容量検出に関わる回路のより詳しい構成例を示す図である。
【図３】第１の実施形態に係る入力装置における電荷生成部の構成の一例を示す図である。
【図４】第１の実施形態に係る入力装置の動作を説明するためのタイミングチャートである。
【図５】第２の実施形態に係る入力装置における電荷生成部の構成の一例を示す図である。
【図６】第２の実施形態に係る入力装置の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００２１】
＜第１の実施形態＞
図１は、本発明の実施形態に係る入力装置の構成例を示す図である。本実施形態に係る入力装置は、検出位置への物体の近接状態に応じた情報を入力する入力装置であり、図１の例において、センサ部１００と、電圧供給部１８０と、切り替え部１９０と、検出信号生成部１１０と、電荷生成部１２０と、ホールド部１３０と、ＡＤ変換器１４０と、制御部１５０と、記憶部１６０と、インターフェース部１７０とを有する。なお、本明細書における「近接」とは、検出位置に対して物体が接触しない状態で近くにあることと、接触した状態にあることを両方含む。
【００２２】
センサ部１００は、複数の検出位置において物体の近接状態を検出する複数のセンサ素子を備えた装置であり、図１の例では、格子状に交差して配置された駆動電極ＥＤ１，ＥＤ２，…，ＥＤｍとセンス電極ＥＳ１，ＥＳ２，…，ＥＳｎを有する。駆動電極ＥＤ１〜ＥＤｍは、それぞれ同一方向へ平行に伸びて形成され、等間隔に並んで配置される。センス電極ＥＳ１〜ＥＳｎは、駆動電極ＥＤ１〜ＥＤｍに対してそれぞれ垂直な方向へ伸びて形成され、等間隔に並んで配置される。駆動電極ＥＤ１〜ＥＤｍとセンス電極ＥＳ１〜ＥＳｎが交差する位置（検出位置）には、それぞれ寄生的なキャパシタが形成されており、このキャパシタがセンサ素子ＣＳとして機能する。接地電位に対して静電結合を有する物体（指先など）がセンサ素子ＣＳへ近接すると、その近接度合に応じてセンサ素子ＣＳの静電容量が変化する。
【００２３】
駆動電極ＥＤ１〜ＥＤｍとセンス電極ＥＳ１〜ＥＳｎは、例えば、平らな検出面上に配設されており、検出面上に複数のセンサ素子ＣＳがマトリクス状に分布する。入力装置は、この複数のセンサ素子ＣＳにおける静電容量の変化を周期的に検出し、その検出値に基づいて、検出面に近接する物体の有無やその数、物体が近接した位置、検出面と物体との距離など、物体の近接状態に関する種々の情報を取得する。
【００２４】
電圧供給部１８０は、センサ部１００に形成された複数のセンサ素子ＣＳにそれぞれ所定の電圧（ＶＤＤ）を印加する。図１の例において、電圧供給部１８０は、駆動電極ＥＤ１，ＥＤ２，…，ＥＤｍに接続されたスイッチ部ＵＡ１，ＵＡ２，…，ＵＡｍと、センス電極ＥＳ１，ＥＳ２，…，ＥＳｎに接続されたスイッチ部ＵＢ１，ＵＢ２，…，ＵＢｎを有する。
【００２５】
スイッチ部ＵＡｊ（ｊは１からｍまでの整数を示す。）は、駆動電極ＥＤｊに形成されたセンサ素子ＣＳに電圧ＶＤＤを供給する場合、駆動電極ＥＤｊを電圧ＶＤＤの供給ラインに接続する。またスイッチ部ＵＡｊは、この電圧ＶＤＤの供給によってセンサ素子ＣＳに蓄積された電荷（蓄積電荷ＱＳ）が検出信号生成部１１０に転送される場合、駆動電極ＥＤｊをグランドに接続する。
【００２６】
スイッチ部ＵＢｉ（ｉは１からｎまでの整数を示す。）は、センス電極ＥＳｉに形成されたセンサ素子ＣＳに電圧ＶＤＤを供給する場合、センス電極ＥＳｉとグランドに接続する。またスイッチ部ＵＢｉは、センサ素子ＣＳに蓄積された蓄積電荷ＱＳが検出信号生成部１１０に転送される場合、センス電極ＥＳｉをグランドから切り離す。
【００２７】
図２は、図１に示す入力装置において、一のセンサ素子ＣＳの静電容量検出に関わる回路のより詳しい構成例を示す図である。
図２の例において、スイッチ部ＵＡｊは、スイッチ素子ＳＡ１及びＳＡ２を有する。スイッチ素子ＳＡ１は電圧ＶＤＤの供給ラインと駆動電極ＥＤｊとの間に設けられ、スイッチ素子ＳＡ２は駆動電極ＥＤｊとグランドとの間に設けられる。
また図２の例において、スイッチ部ＵＢｉは、センス電極ＥＳｉとグランドとの間に設けられたスイッチ素子ＳＢを有する。
【００２８】
切り替え部１９０は、センス電極ＥＳ１〜ＥＳｎの中から検出信号生成部１１０に接続する一のセンス電極ＥＳｉを選択する回路であり、図１の例ではスイッチ素子ＳＧ１，ＳＧ２，…，ＳＧｎを有する。スイッチ素子ＳＧｉは、センス電極ＥＳｉと検出信号生成部１１０の入力との間に設けられる。
【００２９】
検出信号生成部１１０は、電圧供給部１８０によって電圧ＶＤＤが供給されたセンス素子ＣＳの蓄積電荷ＱＳに応じた検出信号Ｖｓを生成する。すなわち、検出信号生成部１１０は、切り替え部１９０によって選択されたセンス電極ＥＳｉのセンサ素子ＣＳから転送される蓄積電荷ＱＳに比例した電圧を検出信号Ｖｓとして出力する。
【００３０】
図２の例において、検出信号生成部１１０は、オペアンプ１１１と、キャパシタＣＦと、スイッチ素子ＳＲを有する。オペアンプ１１１とキャパシタＣＦはチャージアンプを構成しており、切り替え部１９０を介してセンス電極ＥＳｉから転送されるセンサ素子ＣＳの蓄積電荷ＱＳに応じた検出信号Ｖｓを出力する。オペアンプ１１１の反転入力端子は、キャパシタＣＦを介してオペアンプ１１１の出力に接続されるとともに、切り替え部１９０を介してセンス電極ＥＳ１〜ＥＳｎの何れか一つに接続される。オペアンプ１１１の非反転入力端子はグランドに接続される。スイッチ素子ＳＲは、キャパシタＣＦと並列に接続されており、検出信号Ｖｓの生成を開始する前にキャパシタＣＦの電荷を放電する。
【００３１】
オペアンプ１１１は、反転入力端子の電圧がゼロ（グランド電位）となるようにキャパシタＣＦを充電する検出信号Ｖｓを出力する。電圧ＶＤＤの供給によってセンサ素子ＣＳに蓄積電荷ＱＳが蓄積された後、スイッチ部ＵＡｊのスイッチ素子ＳＡ２によって駆動電極ＥＤｊがグランドに接続されるとともに、オペアンプ１１１の反転入力端子がセンス電極ＥＳｉに接続されると、センス電極ＥＳｉがグランド電位とほぼ等しくなるようにオペアンプ１１１がキャパシタＣＦを充電することで、センサ素子ＣＳの両端の電位差がゼロになる。センサ素子ＣＳの蓄積電荷ＱＳは、ほぼ全てがキャパシタＣＦへ転送される。従って、オペアンプ１１１が出力する検出信号Ｖｓは、蓄積電荷ＱＳにほぼ比例した電圧となり、この電圧はセンサ素子ＣＳの静電容量にほぼ比例する。
【００３２】
なお、検出信号生成部１１０は、制御部１５０から入力されるゲイン設定信号ＧＳに応じて、蓄積電荷ＱＳに対する検出信号ＶＳのゲインを変更することができる。ゲインの変更は、例えばキャパシタＣＦの静電容量を変更することにより行う。図２の例において、キャパシタＣＦは可変容量回路であり、ゲイン設定信号ＧＳに応じて静電容量が変化する。蓄積電荷ＱＳが一定とすると、検出信号ＶＳはキャパシタＣＦの静電容量に反比例する。そのため、キャパシタＣＦの静電容量をゲイン設定信号ＧＳに応じて変更することにより、蓄積電荷ＱＳに対する検出信号ＶＳのゲインを変更することができる。可変容量回路は、例えば、複数のキャパシタの並列回路において各キャパシタと直列に設けられたスイッチ素子をゲイン設定信号ＧＳに応じて制御することにより実現可能である。スイッチ素子のオンオフによりキャパシタの並列接続数を変更することで、静電容量を変更することができる。
【００３３】
ホールド部１３０は、検出信号生成部１１０において生成された検出信号Ｖｓを保持する回路であり、図２の例では、スイッチ素子ＳＨとキャパシタＣＨを有する。キャパシタＣＨの一端がスイッチ素子ＳＨを介して検出信号生成部１１０の出力に接続され、キャパシタＣＨの他端がグランドに接続される。スイッチ素子ＳＨがオンすると、キャパシタＣＨは検出信号Ｖｓとほぼ同じ電圧となり、スイッチ素子ＳＨがオフすると、キャパシタＣＨの電圧がスイッチ素子ＳＨのオン期間とほぼ等しい電圧に保持される。
【００３４】
ＡＤ変換器１４０は、ホールド部１３０において保持された検出信号Ｖｓをデジタル信号に変換して制御部１５０に出力する。
【００３５】
電荷生成部１２０は、制御部１５０から入力されるオフセット設定信号ＯＦＳに応じたオフセット電荷ＱＸを生成し、センサ素子ＣＳから検出信号生成部１１０へ転送される蓄積電荷ＱＳにオフセット電荷ＱＸを加える。
【００３６】
図３は、第１の実施形態に係る入力装置における電荷生成部１２０の構成の一例を示す図である。図３の例に示す電荷生成部１２０は、キャパシタＣＸ１，ＣＸ２，…，ＣＸｐと、キャパシタ電圧供給部１２１と、電荷合成部１２２を有する。
【００３７】
キャパシタＣＸ１，ＣＸ２，…，ＣＸｐは、それぞれ異なる静電容量を有する。例えば、キャパシタＣＸ１，ＣＸ２，…，ＣＸｐは、符号の数字が小さいほど静電容量が小さく、キャパシタＣＸ１が最小の静電容量を有する。この最小の静電容量を「Ｃ」とすると、キャパシタＣＸｋ（ｋは１からｐまでの整数を示す。）は「Ｃ×２（ｋ−１）」の静電容量を有する。すなわち、キャパシタＣＸ１，ＣＸ２，…，ＣＸｐは、最小の静電容量Ｃに対して２の累乗倍の静電容量を有する。
【００３８】
キャパシタ電圧供給部１２１は、キャパシタＣＸ１，ＣＸ２，…，ＣＸｐにそれぞれ第１電圧（例えば電圧ＶＤＤ）を供給する。図３の例において、キャパシタ電圧供給部１２１は、キャパシタＣＸ１，ＣＸ２，…，ＣＸｐの一端にそれぞれ接続されたスイッチ部ＵＤ１，ＵＤ２，…，ＵＤｐを有する。キャパシタＣＸ１，ＣＸ２，…，ＣＸｐの他端は、それぞれグランドに接続される。
【００３９】
スイッチ部ＵＤｋは、キャパシタＣＸｋに電圧ＶＤＤを供給する場合、キャパシタＣＸｋの一端を電圧ＶＤＤの供給ラインに接続し、この電圧ＶＤＤの供給によってキャパシタＣＸｋに蓄積された電荷（キャパシタ電荷）が検出信号生成部１１０に転送される場合、キャパシタＣＸｋの一端を電圧ＶＤＤの供給ラインから切り離す。スイッチ部ＵＤｋは、例えば図３に示すように、キャパシタＣＸｋの一端と電圧ＶＤＤの供給ラインとの間に設けられたスイッチ素子ＳＤを有する。
【００４０】
電荷合成部１２２は、キャパシタＣＸ１〜ＣＸｐから、オフセット設定信号ＯＦＳに応じて１つ又は複数のキャパシタを選択し、当該選択したキャパシタに電圧ＶＤＤの供給によって蓄積されたキャパシタ電荷を合成し、当該合成したキャパシタ電荷をオフセット電荷ＱＸとして出力する。図３の例において、電荷合成部１２２は、キャパシタＣＸ１〜ＣＸｐをそれぞれ検出信号生成部１１０の入力（オペアンプ１１１の反転入力端子）に接続するためのスイッチ素子ＳＪ１，ＳＪ２，…，ＳＪｐを有する。スイッチ素子ＳＪｋは、スイッチ部ＵＤｋが接続されたキャパシタＣＸｋの一端と検出信号生成部１１０の入力との間に設けられており、オフセット設定信号ＯＦＳに応じてオン又はオフする。
【００４１】
電圧ＶＤＤを正の電圧とすると、スイッチ素子ＳＪｋを介して検出信号生成部１１０の入力に接続されるキャパシタＣＸｋの一端には正の電圧ＶＤＤが印加されるため、キャパシタＣＸｋから検出信号生成部１１０の入力に転送されるキャパシタ電荷は正電荷である。一方、電圧供給部１８０では、センス電極ＥＳｉをスイッチ素子ＳＢによりグランドに接続した状態で駆動電極ＥＤｉに電圧ＶＤＤが印加されるため、センス電極ＥＳｉを通じて検出信号生成部１１０の入力に転送されるセンサ素子ＣＳの蓄積電荷ＱＳは負電荷である。すなわち、電荷生成部１２０が生成するオフセット電荷ＱＸは、センサ素子ＣＳの蓄積電荷ＱＳに対して逆の極性を有する。従って、オフセット設定信号ＯＦＳに応じて電荷生成部１２０のオフセット電荷ＱＸを増大させることにより、検出信号生成部１１０へ入力される電荷の総量が小さくなり、検出信号Ｖｓの電圧レベルが低下する。すなわち、オフセット設定信号ＯＦＳに応じて検出信号Ｖｓのオフセット成分を減らすことができる。
【００４２】
図１に戻る。
制御部１５０は、入力装置の全体的な動作を制御する回路であり、例えば、記憶部１６０に格納されるプログラムの命令コードに従って処理を行うコンピュータや、特定の機能を実現するロジック回路を含んで構成される。処理部１５０の処理は、その全てをコンピュータにおいてプログラムに基づいて実現してもよいし、その一部若しくは全部を専用のロジック回路（ＡＳＩＣ等）で実現してもよい。
【００４３】
制御部１５０は、検出信号生成部１１０のゲインを設定するゲイン設定信号ＧＳと、電荷生成部１２０において生成するオフセット電荷ＱＸを設定するオフセット設定信号ＯＦＳをそれぞれ生成する。
例えば制御部１５０は、オフセット調整を行う動作モードにおいて、ＡＤ変換器１４０から入力した検出信号のレベルが所定の範囲から外れた場合、検出信号のレベルが当該所定の範囲内へ入るようにオフセット設定信号を生成する。
また、例えば制御部１５０は、検出面から離れた指先を検出する動作モードにおいて、微弱な静電容量の変化を検出するため検出信号生成部１１０のゲインを大きくするようにゲイン設定信号ＧＳを生成する。
【００４４】
ただし、検出信号生成部１１０のゲインを変更すると、検出信号Ｖｓに含まれるオフセット成分によって検出信号Ｖｓが所定のレンジに収まらなくなる場合がある。そこで、制御部１５０は、検出信号生成部１１０に入力するゲイン設定信号ＧＳに応じて、検出信号Ｖｓのレベルが所定のレンジに収まる方向へオフセット電荷ＱＸが変化するように、電荷生成部１２０に入力するオフセット設定信号ＯＦＳを変更する。
【００４５】
なお制御部１５０は、ゲイン設定信号ＧＳやオフセット設定信号ＯＦＳの他、電圧供給部１８０、切り替え部１９０、検出信号生成部１１０、電荷生成部１２０、ホールド部１３０における各スイッチ素子の制御信号を生成してもよい。
【００４６】
記憶部１６０は、制御部１５０において処理に使用される定数データや変数データを記憶する。制御部１５０がコンピュータを含む場合、記憶部１６０は、そのコンピュータにおいて実行されるプログラムを記憶してもよい。記憶部１６０は、例えば、ＤＲＡＭやＳＲＡＭなどの揮発性メモリ、フラッシュメモリなどの不揮発性メモリ、ハードディスクなどを含む。
【００４７】
ここで、上述した構成を有する本実施形態に係る入力装置の動作について説明する。
入力装置は、センサ部１００に形成されるｎ×ｍ個のセンサ素子ＣＳを順番に走査し、その静電容量を検出する。一のセンサ素子ＣＳの静電容量を検出する場合、電圧供給部１８０は、当該一のセンサ素子ＣＳを形成する一の駆動電極ＥＤｊと一のセンス電極ＥＳｉを選択し、当該選択した２つの電極間に電圧ＶＤＤを供給する。この電圧ＶＤＤの供給によってセンサ素子ＣＳに電荷ＱＳが蓄積されると、切り替え部１９０が当該一のセンス電極ＥＳｉを検出信号生成部１１０の入力に接続する。これにより、センサ素子ＣＳの蓄積電荷ＱＳが検出信号生成部１１０へ転送され、検出信号生成部１１０が蓄積電荷ＱＳに応じた検出信号Ｖｓを生成する。
【００４８】
図４は、第１の実施形態に係る入力装置の動作を説明するためのタイミングチャートである。図４のタイミングチャートは、駆動電極ＥＤｊとセンス電極ＥＳｉとの間に形成された一のセンサ素子ＣＳに対する静電容量の検出動作を示す。入力装置は、このタイミングチャートに示す検出動作をｎ×ｍ個のセンサ素子ＣＳについて順番に実行する。
図４Ａは、電圧供給部１８０におけるスイッチ部ＵＡｊのスイッチ素子ＳＡ１とスイッチ部ＵＢｉにおけるスイッチ素子ＳＢのオンオフ状態を示す。
図４Ｂは、電圧供給部１８０におけるスイッチ部ＵＡｊのスイッチ素子ＳＡ２のオンオフ状態を示す。
図４Ｃは、切り替え部１９０のスイッチ素子ＳＧｉのオンオフ状態を示す。
図４Ｄは、電荷生成部１２０におけるキャパシタ電圧供給部１２１のスイッチ素子ＳＤのオンオフ状態を示す。
図４Ｅは、電荷生成部１２０における電荷合成部１２２のスイッチ素子ＳＪ１〜ＳＪｐのオンオフ状態を示す。
図４Ｆは、検出信号生成部１１０におけるスイッチ素子ＳＲのオンオフ状態を示す。
図４Ｇは、ホールド部１３０におけるスイッチ素子ＳＨのオンオフ状態を示す。
図４Ｈは、検出信号Ｖｓの電圧の変化を示す。
図４Ｉは、ホールド部１３０において保持される信号Ｖｈの電圧の変化を示す。
【００４９】
まず最初の期間Ｔ１において、電圧供給部１８０のスイッチ素子ＳＡ１，ＳＢがオン、スイッチ素子ＳＡ２がオフする（図４Ａ，図４Ｂ）。これにより、センサ素子ＣＳに電圧ＶＤＤが供給され、電荷ＱＳが蓄積される。センス電極ＥＳｉに生じる蓄積電荷ＱＳは負の極性を有する。
【００５０】
また期間Ｔ１において、キャパシタ電圧供給部１２１のスイッチ素子ＳＤが全てオンする（図４Ｄ）。これにより、キャパシタＣＸ１〜ＣＸｐにそれぞれ電圧ＶＤＤが供給され、キャパシタ電荷が蓄積される。電荷合成部１２２を介して検出信号生成部１１０に接続されるキャパシタＣＸ１〜ＣＸｐの電極には、正極性のキャパシタ電荷が生じる。
【００５１】
更に期間Ｔ１において、検出信号生成部１１０のスイッチ素子ＳＲがオンする（図４Ｆ）。これにより、検出信号生成部１１０のキャパシタＣＦの電荷が放電されてゼロになり、検出信号Ｖｓの電圧もゼロになる（図４Ｈ）。
【００５２】
期間Ｔ２に移行すると、電圧供給部１８０のスイッチ素子ＳＡ１，ＳＢがオフし（図４Ａ）、スイッチ素子ＳＡ２がオンし（図４Ｂ）、センス電極ＥＳｉが検出信号生成部１１０の入力に接続される（図４Ｃ）。これにより、センサ素子ＣＳの負極性の蓄積電荷ＱＳが検出信号生成部１１０の入力に転送される。またこのとき、キャパシタ電圧供給部１２１のスイッチ素子ＳＤが全てオフし（図４Ｄ）、電荷合成部１２２のスイッチ素子ＳＪ１〜ＳＪｐがオフセット設定信号ＯＦＳに応じてそれぞれオン又はオフする（図４Ｅ）。これにより、電荷生成部１２０のキャパシタ（ＣＸ１〜ＣＸｐ）に蓄積される正極性のキャパシタ電荷は、オン状態となったスイッチ素子（ＳＪ１〜ＳＪｐ）を通って合成され、合成されたキャパシタ電荷が正極性のオフセット電荷ＱＸとして検出信号生成部１１０の入力に転送される。従って、検出信号生成部１１０のキャパシタＣＦには、負極性の蓄積電荷ＱＳと正極性のオフセット電荷ＱＸとを加えた電荷が蓄積され、オペアンプ１１１が出力する検出信号Ｖｓの電圧は、キャパシタＣＦの電荷に比例した電圧となる（図４Ｈ）。
【００５３】
上述した期間Ｔ１の電荷蓄積動作と期間Ｔ２の電荷転送動作を１セットとして、同様の動作が更に２セット行われる（期間Ｔ３とＴ４、期間Ｔ５とＴ６）。これにより、検出信号生成部１１０のキャパシタＣＦには３回分の転送電荷が蓄積され、検出信号Ｖｓの電圧は階段状に上昇する（図４Ｈ）。３セット目の最後の電荷転送動作が行われる期間Ｔ６において、ホールド部１３０のスイッチ素子ＳＨがオンし（図４Ｇ）、ホールド部１３０のキャパシタＣＨに保持される信号Ｖｈの電圧は検出信号Ｖｓと等しくなる（図４Ｉ）。期間Ｔ６においてキャパシタＣＨの信号Ｖｈが更新されると、ＡＤ変換器１４０がこの信号Ｖｈをデジタル信号に変換し、制御部１４０に入力する。期間Ｔ１〜Ｔ６の動作によって一のセンサ素子ＣＳの静電容量に応じた検出信号Ｖｓがホールド部１３０に保持されると、次のセンサ素子ＣＳの静電容量を検出するため、検出信号生成部１１０のキャパシタＣＦの電荷が放電される（図４Ｆ，期間Ｔ７）。
【００５４】
以上説明したように、本実施形態に係る入力装置によれば、物体の近接度合いに応じて静電容量が変化するセンサ素子ＣＳに所定の電圧ＶＤＤが供給されることにより、その静電容量に応じた蓄積電荷ＱＳがセンサ素子ＣＳに蓄積され、蓄積電荷ＱＳに応じた検出信号Ｖｓが検出信号生成部１１０において生成される。電荷生成部１２０では、制御部１５０により生成されるオフセット設定信号ＯＦＳに応じたオフセット電荷ＱＸが生成され、当該生成されたオフセット電荷ＱＸが、センサ素子ＣＳから検出信号生成部１１０へ転送される蓄積電荷ＱＸに加えられる。検出信号生成部１１０では、オフセット電荷ＱＸが加えられた蓄積電荷ＱＳに応じて、検出信号Ｖｓが生成される。そのため、検出信号Ｖｓには、オフセット電荷ＱＸに対応したオフセット成分が含まれることとなり、そのオフセット成分をオフセット設定信号ＯＦＳに応じて調節することが可能となる。従って、検出位置への物体の近接度合いに応じたセンサ素子ＣＳの静電容量の変化が非常に小さい場合でも、オフセット設定信号ＯＦＳに応じて検出信号Ｖｓのオフセット成分を調節することにより、当該静電容量の微小な変化に対応した微小な信号成分が含まれた検出信号Ｖｓのレベルを、検出信号生成部１１０において出力可能な信号レベルの範囲内に調節できる。
例えば、ホバリング機能を実現するために蓄積電荷ＱＳに対する検出信号Ｖｓのゲインを高めた場合でも、オフセット設定信号ＯＦＳによって検出信号Ｖｓのオフセット成分を小さくすることにより、静電容量の微小な変化を示す検出信号Ｖｓの信号成分のレベルを検出信号生成部１１０が出力可能な信号レベルの範囲内に収めることができる。
【００５５】
また、本実施形態に係る入力装置によれば、電荷生成部１２０のキャパシタＣＸ１〜ＣＸｐはそれぞれ異なる静電容量を有しており、キャパシタＣＸ１〜ＣＸｐにおいてｋ番目に小さい静電容量が、最小の静電容量Ｃに対して２（ｋ−１）倍に設定されている。これにより、最小の静電容量Ｃを持つキャパシタＣＸ１に蓄積される最小のキャパシタ電荷Ｑ（Ｑ＝Ｃ×ＶＤＤ）と比較して、他のキャパシタＣＸ２，ＣＸ３，…，ＣＸｐに蓄積されるキャパシタ電荷は２の累乗倍の大きさを持つ（Ｑ×２，Ｑ×２２，…，Ｑ×２（ｐ−１））。これらのキャパシタ電荷がオフセット設定信号ＯＦＳに応じて合成されることにより、その合成結果としてオフセット電荷ＱＸが得られる。オフセット電荷ＱＸは、次の式で表される。
［数１］
ＱＸ＝Ｑ×｛Ａ１＋Ａ２×２＋Ａ３×２２＋…＋Ａｐ×２（ｐ−１）｝  …（１）
ただし、Ａ１〜Ａｐは１又は０の値を持つ。
このように、オフセット電荷ＱＸは、二進法で表現された整数を最小のキャパシタ電荷Ｑに乗じた値となる。従って、オフセット電荷ＱＸは、オフセット設定信号ＯＦＳに応じて、キャパシタ電荷Ｑの整数倍の大きさに設定することが可能である。これにより、オフセット電荷ＱＸを均一な分解能で設定できるため、検出信号Ｖｓのオフセット成分を適切なレベルに調節し易くなる。
【００５６】
また、本実施形態に係る入力装置によれば、ゲイン設定信号ＧＳに応じて検出信号生成部１１０のゲインが変更されると、この変更されたゲインに応じて、検出信号Ｖｓのレベルが所定のレンジに収まる方向へオフセット電荷ＱＸが変化するように、電荷生成部１２０に入力するオフセット設定信号ＯＦＳが変更される。すなわち、検出信号生成部１１０のゲインが変更されても、検出信号Ｖｓのレベルが所定のレンジに収まるようにオフセット電荷ＱＸが制御される。これにより、センサ素子ＣＳの静電容量の微小な変化から大きな変化までを広範囲に検出できるため、物体の近接状態の検出が可能な距離の範囲を広くすることができる。
【００５７】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
【００５８】
図５は、第２の実施形態に係る入力装置における電荷生成部１２０Ａの構成の一例を示す図である。第２の実施形態に係る入力装置は、図３に示す電荷生成部１２０を図５に示す電荷生成部１２０Ａに置き換えたものであり、他の構成は既に説明した図１に示す入力装置と同様である。
【００５９】
図５の例に示す電荷生成部１２０Ａは、キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐと、キャパシタ電圧供給部１２１Ａと、電荷合成部１２２Ａを有する。
【００６０】
キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐは、それぞれ異なる静電容量を有する。例えば、キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐは、符号の数字が小さいほど静電容量が小さく、キャパシタＣＸＡ１が最小の静電容量を有する。この最小の静電容量を「Ｃ」とすると、キャパシタＣＸＡｋ（ｋは１からｐまでの整数を示す。）は「Ｃ×３（ｋ−１）」の静電容量を有する。すなわち、キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐは、最小の静電容量Ｃに対して３の累乗倍の静電容量を有する。
【００６１】
キャパシタ電圧供給部１２１Ａは、キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐに、複数の異なる電圧からそれぞれオフセット設定信号ＯＦＳに応じて選択した電圧を供給する。例えば、キャパシタ電圧供給部１２１Ａは、オフセット設定信号ＯＦＳに応じて、第２電圧（例えばＶＤＤ）、ゼロ電圧、又は第２電圧の極性を反転させた電圧（例えば−ＶＤＤ）の何れかをキャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐにそれぞれ供給する。
【００６２】
図５の例において、キャパシタ電圧供給部１２１は、キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐの一端にそれぞれ接続されたスイッチ部ＵＥ１，ＵＥ２，…，ＵＥｐと、キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐの他端に接続されたスイッチ部ＵＦとを有する。キャパシタＣＸＡ１，ＣＸＡ２，…，ＣＸＡｐの他端は、電荷合成部１２２Ａにおいて共通に接続される。
【００６３】
スイッチ部ＵＥｋは、３つのスイッチ素子ＳＥ１，ＳＥ２，ＳＥ３を有する。スイッチ素子ＳＥ１は、電圧ＶＤＤの供給ラインとキャパシタＣＸＡｋの一端との間に設けられる。スイッチ素子ＳＥ２は、電圧−ＶＤＤの供給ラインとキャパシタＣＸＡｋの一端との間に設けられる。スイッチ素子ＳＥ３は、キャパシタＣＸＡｋの一端とグランドとの間に設けられる。
【００６４】
スイッチ部ＵＦは、共通接続されたキャパシタＣＸＡ１〜ＣＸＡｐの他端とグランドとの間に設けられたスイッチ素子ＳＦを有する。
【００６５】
電荷合成部１２２Ａは、キャパシタ電圧供給部１２１Ａの電圧供給によってキャパシタＣＸＡ１〜ＣＸＡｐにそれぞれ蓄積されるキャパシタ電荷を合成し、当該合成したキャパシタ電荷をオフセット電荷ＱＸとして出力する。図５の例において、電荷合成部１２２Ａは、共通接続されたキャパシタＣＸＡ１〜ＣＸＡｐの他端と検出信号生成部１１０の入力（オペアンプ１１１の反転入力端子）との間に設けられたスイッチ素子ＳＬを有する。スイッチ素子ＳＬは、キャパシタ電圧供給部１２１ＡによってキャパシタＣＸＡ１〜ＣＸＡｐに電圧が供給される期間にオフし、キャパシタＣＸＡ１〜ＣＸＡｐからキャパシタ電圧供給部１２１Ａへキャパシタ電荷を転送する期間にオンする。
【００６６】
図６は、第２の実施形態に係る入力装置の動作を説明するためのタイミングチャートであり、図４と同様に、一のセンサ素子ＣＳに対する静電容量の検出動作を示す。
図６Ａ，図６Ｂは、先に説明した図４Ａ，図４Ｂと同じである。
図６Ｃは、切り替え部１９０のスイッチ素子ＳＧｉ並びに電荷生成部１２０Ａのスイッチ素子ＳＬのオンオフ状態を示す。
図６Ｄは、電荷生成部１２０Ａにおけるキャパシタ電圧供給部１２１Ａのスイッチ素子ＳＦのオンオフ状態を示す。
図６Ｅは、電荷生成部１２０Ａにおけるキャパシタ電圧供給部１２１Ａのスイッチ素子ＳＥ１，ＳＥ２のオンオフ状態を示す。
図６Ｆは、電荷生成部１２０Ａにおけるキャパシタ電圧供給部１２１Ａのスイッチ素子ＳＥ３のオンオフ状態を示す。
図６Ｇ〜図６Ｊは、先に説明した図４Ｆ〜図４Ｉと同じである。
【００６７】
最初の期間Ｔ１において、電圧供給部１８０のスイッチ素子ＳＡ１，ＳＢがオン（図６Ａ）、スイッチ素子ＳＡ２がオフ（図６Ｂ）となり、センサ素子ＣＳに電荷ＱＳが蓄積される。センス電極ＥＳｉに生じる蓄積電荷ＱＳは負の極性を有する。
【００６８】
また期間Ｔ１において、キャパシタ電圧供給部１２１Ａのスイッチ素子ＳＦがオンするとともに（図６Ｄ）、スイッチ部ＵＥ１〜ＵＥｐに含まれるスイッチ素子ＳＥ１〜ＳＥ３がオフセット設定信号ＯＦＳに応じてそれぞれオン又はオフする（図６Ｅ，図６Ｆ）。これにより、キャパシタＣＸＡ１〜ＣＸＡｐには、それぞれ電圧ＶＤＤ，電圧−ＶＤＤ又はゼロ電圧の何れかが供給され、供給電圧に応じたキャパシタ電荷（正電荷／ゼロ／負電荷）が蓄積される。
【００６９】
更に期間Ｔ１において、検出信号生成部１１０のスイッチ素子ＳＲがオンすることによりキャパシタＣＦの電荷がリセットされて、検出信号Ｖｓの電圧がゼロになる（図６Ｇ，図６Ｉ）。
【００７０】
期間Ｔ２に移行すると、電圧供給部１８０のスイッチ素子ＳＡ１，ＳＢがオフし（図６Ａ）、スイッチ素子ＳＡ２がオンし（図６Ｂ）、センス電極ＥＳｉが検出信号生成部１１０の入力に接続される（図６Ｃ）。これにより、センサ素子ＣＳの蓄積電荷ＱＳが検出信号生成部１１０の入力に転送される。またこのとき、キャパシタ電圧供給部１２１Ａにおいてスイッチ素子ＳＦがオフし（図６Ｄ）、スイッチ素子ＳＥ３がオンし（図６Ｆ）、電荷合成部１２２Ａのスイッチ素子ＳＬがオンする（図６Ｃ）。これにより、電荷生成部１２０ＡのキャパシタＣＸＡ１〜ＣＸＡｐに蓄積される正極性又は負極性のキャパシタ電荷は、合成されてスイッチ素子ＳＬを通り、正極性又は負極性のオフセット電荷ＱＸとして検出信号生成部１１０の入力に転送される。従って、検出信号生成部１１０のキャパシタＣＦには、負極性の蓄積電荷ＱＳと正極性又は負極性のオフセット電荷ＱＸとを加えた電荷が蓄積され、オペアンプ１１１が出力する検出信号Ｖｓの電圧は、キャパシタＣＦの電荷に比例した電圧となる（図６Ｉ）。
【００７１】
上述した期間Ｔ１の電荷蓄積動作と期間Ｔ２の電荷転送動作を１セットとして、同様の動作が更に２セット行われる（期間Ｔ３とＴ４、期間Ｔ５とＴ６）。これにより、検出信号生成部１１０のキャパシタＣＦには３回分の転送電荷が蓄積され、検出信号Ｖｓの電圧は階段状に上昇する（図６Ｉ）。３セット目の最後の電荷転送動作が行われる期間Ｔ６において、ホールド部１３０のスイッチ素子ＳＨがオンし（図６Ｈ）、ホールド部１３０のキャパシタＣＨに保持される信号Ｖｈの電圧は検出信号Ｖｓと等しくなる（図６Ｊ）。期間Ｔ６においてキャパシタＣＨの信号Ｖｈが更新されると、ＡＤ変換器１４０がこの信号Ｖｈをデジタル信号に変換し、制御部１４０に入力する。期間Ｔ１〜Ｔ６の動作によって一のセンサ素子ＣＳの静電容量に応じた検出信号Ｖｓがホールド部１３０に保持されると、次のセンサ素子ＣＳの静電容量を検出するため、検出信号生成部１１０のキャパシタＣＦの電荷が放電される（図６Ｇ，期間Ｔ７）。
【００７２】
以上説明したように、本実施形態に係る入力装置によれば、電荷生成部１２０Ａの各キャパシタ（ＣＸＡ１〜ＣＸＡｐ）に供給される電圧がオフセット設定信号ＯＦＳに応じて選択されることにより、各キャパシタ（ＣＸＡ１〜ＣＸＡｐ）に蓄積されるキャパシタ電荷がオフセット設定信号ＯＦＳに応じて選択される。また、キャパシタＣＸＡ１〜ＣＸＡｐに蓄積されるキャパシタ電荷を合成した結果として、オフセット電荷ＱＸが得られる。従って、オフセット電荷ＱＸは、オフセット設定信号ＯＦＳに応じて調節可能となり、検出信号Ｖｓのオフセット成分をオフセット設定信号ＯＦＳに応じて調節することが可能となる。従って、検出位置への物体の近接度合いに応じたセンサ素子ＣＳの静電容量の変化が非常に小さい場合でも、オフセット設定信号ＯＦＳに応じて検出信号Ｖｓのオフセット成分を調節することにより、当該静電容量の微小な変化に対応した微小な信号成分が含まれた検出信号Ｖｓのレベルを、検出信号生成部１１０において出力可能な信号レベルの範囲内に調節できる。
【００７３】
また、本実施形態に係る入力装置によれば、電荷生成部１２０ＡのキャパシタＣＸＡ１〜ＣＸＡｐはそれぞれ異なる静電容量を有しており、キャパシタＣＸＡ１〜ＣＸＡｐにおいてｋ番目に小さい静電容量が、最小の静電容量Ｃに対して３（ｋ−１）倍に設定されている。これにより、最小の静電容量Ｃを持つキャパシタＣＸＡ１に蓄積される正又は負のキャパシタ電荷±Ｑ（Ｑ＝Ｃ×ＶＤＤ）と比較して、他のキャパシタＣＸＡ２，ＣＸＡ３，…，ＣＸＡｐに蓄積されるキャパシタ電荷は３の累乗倍の大きさを持つ（±Ｑ×３，±Ｑ×３２，…，±Ｑ×３（ｐ−１））。オフセット設定信号ＯＦＳに応じてキャパシタＣＸＡ１〜ＣＸＡｐの各々に蓄積されるキャパシタ電荷（Ｑ×３（ｋ−１），ゼロ，又は−Ｑ×３（ｋ−１））が合成されることにより、その合成結果としてオフセット電荷ＱＸが得られる。オフセット電荷ＱＸは、次の式で表される。
［数２］
ＱＸ＝Ｑ×｛Ｂ１＋Ｂ２×３＋Ｂ３×３２＋…＋Ｂｐ×３（ｐ−１）｝  …（２）
ただし、Ｂ１〜Ｂｐは１，−１又は０の値を持つ。
このように、オフセット電荷ＱＸは、平衡三進法で表現された整数（負数を含む）を最小のキャパシタ電荷Ｑに乗じた値となる。従って、オフセット電荷ＱＸは、オフセット設定信号ＯＦＳに応じて、キャパシタ電荷Ｑの整数倍の大きさに設定することが可能である。これにより、オフセット電荷ＱＸを均一な分解能で設定できるため、検出信号Ｖｓのオフセット成分を適切なレベルに調節し易くなる。
【００７４】
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
【００７５】
例えば上述した実施形態では、物体の近接状態を検出するセンサ素子として、格子状に配置された電極パターンにおける２つの交差した電極間のキャパシタが用いられているが、本発明はこの例に限定されない。本発明の他の実施形態では、回路基板等に形成された電極と近接する物体との間に形成されるキャパシタをセンサ素子として利用し、その静電容量（自己容量）を検出してもよいし、物体の近接に応じて静電容量が変化する他の種々のセンサ素子を用いてもよい。
【産業上の利用可能性】
【００７６】
前記実施の形態では、指等の操作による情報を入力するユーザーインターフェース装置を基本として発明が説明されているが、本発明の入力装置は、人体に限定されない種々の物体の近接によって生じるセンサ素子の静電容量の変化に応じた情報を入力する装置に広く適用可能である。
【符号の説明】
【００７７】
１００…センサ部、１１０…検出信号生成部、１２０，１２０Ａ…電荷生成部、１２１，１２１Ａ…電荷合成部、１２２，１２２Ａ…キャパシタ電圧供給部、１３０…ホールド部、１４０…ＡＤ変換器、１５０…制御部、１６０…記憶部、１７０…インターフェース部、１８０…電圧供給部、１９０…切り替え部、ＣＳ…センサ素子、ＣＸ１〜ＣＸｐ，ＣＸＡ１〜ＣＸＡｐ…キャパシタ、ＵＤ１〜ＵＤｍ…駆動電極、ＥＳ１〜ＥＳｎ…センス電極、ＱＳ…蓄積電荷、ＱＸ…オフセット電荷。
【図１】
2016177339.tif 000003
【図２】
2016177339.tif 000004
【図３】
2016177339.tif 000005
【図４】
2016177339.tif 000006
【図５】
2016177339.tif 000007
【図６】
2016177339.tif 000008