(57)【要約】【課題】  額縁部の幅が増大することを抑えること、また配線構造を簡易化することによって、液晶表示装置を小型化すること。【解決手段】  液晶表示装置は、画素電極３は、複数のものが所定の方向においてグループを構成しているとともに、それらの画素電極３のそれぞれに電気的に接続された画像信号線８のうち特定の画像信号線８（SL3）のみが駆動回路部２０に電気的に接続されており、第１の基板１は、液晶６側の面の表示領域９を介して駆動回路部２０と対向する側に、額縁部１１に平面視で重なる画素電極選択回路２２が配置されており、画素電極選択回路２２は、特定の画像信号線８（SL3）を通してグループを構成する複数の画素電極３のそれぞれに駆動回路部２０から画像信号を時分割で供給する。【選択図】  図１
2016218330.tif 000002
【特許請求の範囲】
【請求項１】
液晶側の面に所定の方向に形成された複数本のゲート信号線と、前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の各交差部に対応してそれぞれ配置された、薄膜トランジスタ及び画素電極と、を備えて成る表示領域、及び前記表示領域の周囲に額縁部を有する第１の基板と、
前記第１の基板との間に液晶を挟持する第２の基板と、
前記第１の基板の前記第２の基板よりも外側に突出している突出部にあって前記表示領域を駆動する駆動回路部と、を有している液晶表示装置であって、
前記画素電極は、複数のものが前記所定の方向においてグループを構成しているとともに、それらの画素電極のそれぞれに電気的に接続された前記画像信号線のうち特定の画像信号線のみが前記駆動回路部に電気的に接続されており、
前記第１の基板は、液晶側の面の前記表示領域を介して前記駆動回路部と対向する側に、前記額縁部に平面視で重なる画素電極選択回路が配置されており、
前記画素電極選択回路は、前記特定の画像信号線を通して前記グループを構成する複数の画素電極のそれぞれに前記駆動回路部から画像信号を時分割で供給する液晶表示装置。
【請求項２】
前記グループを構成する複数の画素電極は、３個乃至１２個の画素電極である請求項１に記載の液晶表示装置。
【請求項３】
前記グループを構成する複数の画素電極は、赤色表示用の画素電極、緑色表示用の画素電極、青色表示用の画素電極であり、これらの画素電極のそれぞれに電気的に接続されている前記画像信号線のうちの１本を通して前記駆動回路部から画像信号が時分割で供給される請求項１または請求項２に記載の液晶表示装置。
【請求項４】
前記特定の画像信号線は、前記グループを構成する複数の画素電極のうち最後に前記画像信号が供給される画素電極に電気的に接続されている請求項１乃至請求項３のいずれかに記載の液晶表示装置。
【請求項５】
前記額縁部は、前記駆動回路部側の部位の幅をＷ１、前記駆動回路部と前記表示領域を介して対向する側の部位の幅をＷ２としたとき、Ｗ１≦Ｗ２である請求項１乃至請求項４のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルの表示部の周囲に額縁部を有する液晶表示装置（Liquid  Crystal  display  ：ＬＣＤ）に関するものである。
【背景技術】
【０００２】
従来、ＬＣＤは、薄膜トランジスタ（Thin  Film  Transistor  ：ＴＦＴ）を含む画素部が多数形成されたアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、ＴＦＴ及び画素電極に対向する側の面（液晶側の面）の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極が形成されている。また、ＬＣＤが画素電極と共通電極との間で液晶に印加する横電界を形成するＩＰＳ（In-Plane  Switching）方式のＬＣＤである場合、共通電極はアレイ側基板の画素電極と同じ面内に形成される。ＬＣＤが画素電極と共通電極との間で液晶に印加する端部電界を形成するＦＦＳ（Fringe  Field  Switching）方式のＬＣＤである場合、共通電極はアレイ側基板の画素部に画素電極の上方または下方に絶縁層を挟んで形成される。また、カラーフィルタ側基板の液晶側の面には、それぞれの画素部に対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが形成されており、それぞれの画素部を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。
【０００３】
従来のアクティブマトリクス型のＬＣＤの基本構成の１例を図５に示す。例えばＩＰＳ方式のＬＣＤの場合、ＴＦＴ５２を含む画素部P11，P12，P13〜Pmnが多数形成されたアレイ側基板は、その上の第１の方向（例えば、行方向）に形成された複数本のゲート信号線５７（GL1，GL2，GL3〜GLm）と、第１の方向と交差する第２の方向（例えば、列方向）にゲート信号線５７（GL1，GL2，GL3〜GLm）と交差させて形成された複数本の画像信号線（ソース信号線）５８（SL1，SL2，SL3〜SLn）と、ゲート信号線５７（GL1，GL2，GL3〜GLm）と画像信号線５８（SL1，SL2，SL3〜SLn）の各交差部に対応して形成された、ＴＦＴ５２及び液晶に印加する横電界（水平電界）を形成するための画素電極PE11，PE12，PE13〜PEmn及び共通電極（基準電極）と、それらを含む画素部P11，P12，P13〜Pmnと、共通電極に共通電圧（Vcom）を供給する共通電圧線６２と、を有する構成である。なお、図５において、５９は表示領域、７０はゲート信号線選択回路７１及び画像信号線選択回路７２を駆動する駆動回路部、７１はゲート信号線５７（GL1，GL2，GL3〜GLm）に順次ゲート信号を入力するゲート信号線選択回路（第１のセレクタ回路）、７２は画像信号線５８（SL1，SL2，SL3〜SLn）に順次画像信号を入力する画像信号線選択回路（第２のセレクタ回路）、７３は駆動回路部７０とゲート信号線選択回路７１との間で駆動信号、制御信号等を入出力するための第１の接続線、７４は駆動回路部７０と画像信号線選択回路７２との間で駆動信号、制御信号等を入出力するための第２の接続線、８０は液晶表示パネルである。ＩＰＳ方式のＬＣＤは、垂直電界によってツイステッドネマチック（Twisted  Nematic  ：ＴＮ）液晶を駆動するＬＣＤと比較して、コントラスト、グレー反転、色ずれ等の視野角特性を高めることができる。その結果、広視野角を得ることができるので、大型のＬＣＤに好適に用いられている。
【０００４】
ＴＦＴ５２は、例えば、アモルファスシリコン(a-Si)、低温多結晶シリコン（Low-Temperature  Poly  Silicon  ：ＬＴＰＳ）等から成る半導体膜を有し、ゲート電極部、ソース電極部、ドレイン電極部の３端子部を有する構成である。そして、ゲート電極部に所定電位の電圧(例えば、６Ｖ)を印加することにより、ソース電極部とドレイン電極部の間の半導体膜（チャンネル）に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。また、画素電極PE11，PE12，PE13・・・PEmnは、一般に酸化インジウムスズ(Indium  Tin  Oxide  :ITO)等から成る透明導電体層から構成されている。
【０００５】
図６は、図５の構成のＬＣＤにおいて、画像信号線選択回路７２の詳細な構成を示す回路図である。図６に示すように、ゲート信号線GL1，GL2，GL3と画像信号線SL1，SL2，SL3，SL4，SL5，SL6との各交差部に対応して、ＴＦＴ及び画素電極R11，G11，B11〜B32が形成されている。画像信号線SL1〜SL6のそれぞれの画像信号の入力端部には、ＣＭＯＳトランスファゲート素子80a，80b，80c，80d，80e，80fがそれぞれ接続されており、ＣＭＯＳトランスファゲート素子80a〜80cの各ソース電極は、駆動回路部７０の画像信号入力端子Ｓ１に共通接続され、ＣＭＯＳトランスファゲート素子80d〜80fの各ソース電極は、駆動回路部７０の画像信号入力端子Ｓ２に共通接続されている。第２の接続線７４は、チップオングラス（Chip  On  Glass  ：ＣＯＧ）方式でアレイ側基板上に実装された画像信号線駆動用ＩＣ，ＬＳＩ等から成る駆動回路部７０の画像信号入力端子Ｓ１，Ｓ２と、画像信号線選択回路７２とを電気的に接続するものである。また、ＣＭＯＳトランスファゲート素子80a〜80cの各ドレイン電極は、それぞれ画像信号線SL1，SL2，SL3に接続され、ＣＭＯＳトランスファゲート素子80d〜80fの各ドレイン電極は、それぞれ画像信号線SL4，SL5，SL6に接続されている。
【０００６】
ＣＭＯＳトランスファゲート素子80a〜80fはそれぞれ、ｐ型ＭＯＳトランジスタ（ｐチャンネルＴＦＴ）とｎ型ＭＯＳトランジスタ（ｎチャンネルＴＦＴ）が、それらのソース電極とドレイン電極が共通接続されて成り、ｐ型ＭＯＳトランジスタのゲート電極とｎ型ＭＯＳトランジスタのゲート電極が制御入力電極とされている。即ち、ｐ型ＭＯＳトランジスタのゲート電極にロー（Ｌ）の信号が入力されるとともにｎ型ＭＯＳトランジスタのゲート電極にハイ（Ｈ）の信号が入力されたときに、ソース電極とドレイン電極との間に電流が流れて画像信号が入力される。
【０００７】
また、MUXR，XMUXR，MUXG，XMUXG，MUXB，XMUXBは、画像信号線SL1〜SL6を時分割駆動するための時分割信号入力線である。MUXRは、ＣＭＯＳトランスファゲート素子80a，80dのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXR（MUXRの反転信号線）はＣＭＯＳトランスファゲート素子80a，80dのｐ型ＭＯＳトランジスタのゲート電極に接続されており、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力されたときに、画像信号入力端子Ｓ１，Ｓ２から入力された画像信号SigR1，SigR2が、画像信号線SL1，SL4を伝送される。MUXGは、ＣＭＯＳトランスファゲート素子80b，80eのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXG（MUXGの反転信号線）はＣＭＯＳトランスファゲート素子80b，80eのｐ型ＭＯＳトランジスタのゲート電極に接続されており、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力されたときに、画像信号入力端子Ｓ１，Ｓ２から入力された画像信号SigG1，SigG2が、画像信号線SL2，SL5を伝送される。MUXBは、ＣＭＯＳトランスファゲート素子80c，80fのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXB（MUXBの反転信号線）はＣＭＯＳトランスファゲート素子80c，80fのｐ型ＭＯＳトランジスタのゲート電極に接続されており、MUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画像信号入力端子Ｓ１，Ｓ２から入力された画像信号SigB1，SigB2が、画像信号線SL3，SL6を伝送される。
【０００８】
図７は、図５の画素電極R11，G11，B11を時分割で駆動するためのタイミングチャートである。ゲート信号線GL1がオン状態のときであって、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力されたときに、画素電極R11に所定の画像信号が入力される。ゲート信号線GL1がオン状態のときであって、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力されたときに、画素電極G11に所定の画像信号が入力される。ゲート信号線GL1がオン状態のときであって、MUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画素電極B11に所定の画像信号が入力される。
【０００９】
図８は、図５の回路構成のＬＣＤについて、額縁部を含む全体構成の平面図である。図８に示すように、平面視で表示領域５９の周囲に額縁部６１が設けられており、一般的に額縁部６１は黒色等の遮光性の色合いを有している。そして、アレイ側基板５１のカラーフィルタ側基板６０から外側に突出した突出部Ｐにおける液晶側の面に、駆動回路部７０が配置されており、矩形枠状の額縁部６１の駆動回路部７０側の部位ＧＢ１に重なるように画像信号線選択回路７２が配置されている。突出部Ｐの液晶側の面の端縁部には、駆動回路部７０に駆動信号、制御信号等を入出力するためのＦＰＣ（Flexible  Printed  Circuit）７７が設置されている。駆動回路部７０とＦＰＣ７７とを電気的に接続する第３の接続線７５が、突出部Ｐの液晶側の面に形成されている。また、アレイ側基板５１の液晶側の面に、額縁部６１の駆動回路部７０側の部位ＧＢ１の一端部から部位ＧＢ１の長手方向に略直交する方向に伸びている他の部位ＧＢ２に重なるようにゲート信号線選択回路７１が形成されている。また、画素部５４は、ＴＦＴ５２及び画素電極５３を含んで成る。
【００１０】
ゲート信号線選択回路７１、画像信号線選択回路７２は、ＣＶＤ（Chemical  Vapor  Deposition）法等の薄膜形成法によって形成される。この場合、ＴＦＴ５２は、低温多結晶シリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）から成るチャンネルを有しており、このＬＴＰＳを用いてｎチャンネルＴＦＴ及びｐチャンネルＴＦＴを形成すると、ＣＭＯＳ回路を基礎とした駆動回路、ＳＲＡＭ回路、Ｄ／Ａ変換器、画像表示部等をガラス基板上に一体的に集積化することができる。
【００１１】
また、他の従来例として、表示領域の周囲に、信号線に信号を供給するソース回路と、信号線のうちの所定本を一組としてその一組内の各信号線にソース回路からの信号を時分割駆動で順次供給する複数のセレクタとを内蔵して有するＬＣＤであって、表示領域は、第１の辺と、第１の辺にその一部が対向して第１の辺より長い第２の辺とを含む多角形状を有し、第１の辺の周囲にセレクタの一部を配置し、第２の辺の周囲にセレクタの残りの一部を配置するように構成されたことにより、表示領域周囲の額縁領域の増加を抑えたＬＣＤが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１３−２３８８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図８に示す上記従来のＬＣＤにおいては、枠状の額縁部６１の駆動回路部７０側の部位ＧＢ１に重なるように画像信号線選択回路７２が配置されているために、額縁部６１の駆動回路部７０側の部位ＧＢ１が他の部位よりも幅が大きくなり、その結果、ＬＣＤの小型化に支障をきたすという問題点があった。また、図６に示すように、画像信号線選択回路７２を駆動するための配線、画像信号線選択回路７２の周囲の配線の数が多いために、配線構造の簡易化が難しいという問題点があった。
【００１４】
また、特許文献１に開示されたＬＣＤにおいては、駆動ＩＣと対向する側の第２の辺の周囲に配置されたセレクタの残りの一部と、駆動ＩＣとを電気的に接続する配線が、表示領域の外側に引回されて形成されているために、ＬＣＤの小型化及び配線構造の簡易化が十分とはいえなかった。
【００１５】
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、額縁部の幅が増大することを抑えること、また配線構造を簡易化することによって、ＬＣＤを小型化することである。
【課題を解決するための手段】
【００１６】
本発明の液晶表示装置は、液晶側の面に所定の方向に形成された複数本のゲート信号線と、前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の各交差部に対応してそれぞれ配置された、薄膜トランジスタ及び画素電極と、を備えて成る表示領域、及び前記表示領域の周囲に額縁部を有する第１の基板と、
前記第１の基板との間に液晶を挟持する第２の基板と、
前記第１の基板の前記第２の基板よりも外側に突出している突出部にあって前記表示領域を駆動する駆動回路部と、を有している液晶表示装置であって、
前記画素電極は、複数のものが前記所定の方向においてグループを構成しているとともに、それらの画素電極のそれぞれに電気的に接続された前記画像信号線のうち特定の画像信号線のみが前記駆動回路部に電気的に接続されており、
前記第１の基板は、液晶側の面の前記表示領域を介して前記駆動回路部と対向する側に、前記額縁部に平面視で重なる画素電極選択回路が配置されており、
前記画素電極選択回路は、前記特定の画像信号線を通して前記グループを構成する複数の画素電極のそれぞれに前記駆動回路部から画像信号を時分割で供給する構成である。
【００１７】
本発明の液晶表示装置は、好ましくは、前記グループを構成する複数の画素電極は、３個乃至１２個の画素電極である。
【００１８】
また本発明の液晶表示装置は、好ましくは、前記グループを構成する複数の画素電極は、赤色表示用の画素電極、緑色表示用の画素電極、青色表示用の画素電極であり、これらの画素電極のそれぞれに電気的に接続されている前記画像信号線のうちの１本を通して前記駆動回路部から画像信号が時分割で供給される。
【００１９】
また本発明の液晶表示装置は、好ましくは、前記特定の画像信号線は、前記グループを構成する複数の画素電極のうち最後に前記画像信号が供給される画素電極に電気的に接続されている。
【００２０】
また本発明の液晶表示装置は、好ましくは、前記額縁部は、前記駆動回路部側の部位の幅をＷ１、前記駆動回路部と前記表示領域を介して対向する側の部位の幅をＷ２としたとき、Ｗ１≦Ｗ２である。
【発明の効果】
【００２１】
本発明の液晶表示装置は、液晶側の面に所定の方向に形成された複数本のゲート信号線と、ゲート信号線と交差させて形成された複数本の画像信号線と、ゲート信号線と画像信号線の各交差部に対応してそれぞれ配置された、薄膜トランジスタ及び画素電極と、を備えて成る表示領域、及び表示領域の周囲に額縁部を有する第１の基板と、
第１の基板との間に液晶を挟持する第２の基板と、
第１の基板の第２の基板よりも外側に突出している突出部にあって表示領域を駆動する駆動回路部と、を有している液晶表示装置であって、
画素電極は、複数のものが所定の方向においてグループを構成しているとともに、それらの画素電極のそれぞれに電気的に接続された画像信号線のうち特定の画像信号線のみが駆動回路部に電気的に接続されており、
第１の基板は、液晶側の面の表示領域を介して駆動回路部と対向する側に、額縁部に平面視で重なる画素電極選択回路が配置されており、
画素電極選択回路は、特定の画像信号線を通してグループを構成する複数の画素電極のそれぞれに駆動回路部から画像信号を時分割で供給する構成であることから、以下のような効果を奏する。第１の基板は、液晶側の面の表示領域を介して駆動回路部と対向する側に、額縁部に平面視で重なる画素電極選択回路が配置されているので、額縁部の幅が増大することを抑えることができる。また、画素電極は、複数のものが所定の方向においてグループを構成しているとともに、それらの画素電極のそれぞれに電気的に接続された画像信号線のうち特定の画像信号線のみが駆動回路部に電気的に接続されているので、配線構造が簡易化される。以上より、液晶表示装置の小型化が達成される。
【００２２】
本発明の液晶表示装置は、グループを構成する複数の画素電極は、３個乃至１２個の画素電極である場合、配線構造が簡易化されるとともに、各画素電極に表示を１フレーム保持するのに十分な電力を時分割駆動によって供給することができる。
【００２３】
また本発明の液晶表示装置は、グループを構成する複数の画素電極は、赤色表示用の画素電極、緑色表示用の画素電極、青色表示用の画素電極であり、これらの画素電極のそれぞれに電気的に接続されている画像信号線のうちの１本を通して駆動回路部から画像信号が時分割で供給される場合、フルカラーの表示を行う液晶表示装置を小型化することができる。
【００２４】
また本発明の液晶表示装置は、特定の画像信号線は、グループを構成する複数の画素電極のうち最後に画像信号が供給される画素電極に電気的に接続されている場合、グループを構成する複数の画素電極のすべてに画像信号を供給することができるので、高い表示品質を保持することができる。
【００２５】
また本発明の液晶表示装置は、額縁部は、駆動回路部側の部位の幅をＷ１、駆動回路部と表示領域を介して対向する側の部位の幅をＷ２としたとき、Ｗ１≦Ｗ２である場合、額縁部の駆動回路部側の部位の幅を小さくして、配線構造が複雑化しやすい駆動回路部周囲の面積を小さくすることができる。その結果、液晶表示装置をより小型化することができる。
【図面の簡単な説明】
【００２６】
【図１】図１（ａ），（ｂ）は、本発明の液晶表示装置について実施の形態の１例を示す図であり、（ａ）は液晶表示装置の平面図、（ｂ）は（ａ）のＡ１−Ａ２線における断面図である。
【図２】図２は、本発明の液晶表示装置の画素電極選択回路について実施の形態の１例を示す図であり、画素電極選択回路の詳細を示す回路図である。
【図３】図３は、本発明の液晶表示装置の画素電極選択回路について実施の形態の他例を示す図であり、画素電極選択回路の詳細を示す回路図である。
【図４】図４（ａ）は、図２の液晶表示装置の画素電極選択回路の駆動を説明するためのタイミングチャート、（ｂ）は、図３の液晶表示装置の画素電極選択回路の駆動を説明するためのタイミングチャートである。
【図５】図５は、従来の液晶表示装置のブロック回路図である。
【図６】図６は、図５の液晶表示装置の画素電極選択回路の詳細を示す回路図である。
【図７】図７は、図６の液晶表示装置の画素電極選択回路の駆動を説明するためのタイミングチャートである。
【図８】図８は、図５の液晶表示装置について額縁部を含む全体構成の平面図である。
【発明を実施するための形態】
【００２７】
以下、本発明のＬＣＤの実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のＬＣＤの実施の形態における構成部材のうち、本発明のＬＣＤを説明するための主要部を示している。従って、本発明のＬＣＤは、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。
【００２８】
図１〜図４は、本発明のＬＣＤについて実施の形態の例を示す図である。これらの図に示すように、本発明のＬＣＤは、液晶６側の面に所定の方向（例えば、行方向）に形成された複数本のゲート信号線７（GL1，GL2，GL3〜GLm）と、ゲート信号線７と交差させて形成された複数本の画像信号線８（SL1，SL2，SL3〜SLn）と、ゲート信号線７と画像信号線８の各交差部に対応してそれぞれ配置された、ＴＦＴ２及び画素電極３と、を備えて成る表示領域９、及び表示領域９の周囲に額縁部１１を有するガラス基板等から成る第１の基板１と、第１の基板１との間に液晶６を挟持するガラス基板等から成る第２の基板１０と、第１の基板１の第２の基板１０よりも外側に突出している突出部Ｐにあって表示領域９を駆動する駆動回路部２０と、を有しているＬＣＤであって、画素電極３は、複数のものが所定の方向においてグループを構成しているとともに、それらの画素電極３のそれぞれに電気的に接続された画像信号線８のうち特定の画像信号線８（SL3等）のみが駆動回路部２０に直接電気的に接続されており、第１の基板１は、液晶６側の面の表示領域９を介して駆動回路部２０と対向する側に、額縁部１１に平面視で重なる画素電極選択回路２２が配置されており、画素電極選択回路２２は、特定の画像信号線８を通してグループを構成する複数の画素電極３のそれぞれに駆動回路部２０から画像信号を時分割で供給する構成である。この構成により、以下のような効果を奏する。第１の基板１は、液晶６側の面の表示領域９を介して駆動回路部２０と対向する側に、額縁部１１に平面視で重なる画素電極選択回路２２が配置されているので、額縁部１１の幅が増大することを抑えることができる。また、画素電極３は、複数のものが所定の方向においてグループを構成しているとともに、それらの画素電極３のそれぞれに電気的に接続された画像信号線８のうち特定の画像信号線８のみが駆動回路部２０に常時電気的に接続されているので、配線構造が簡易化される。以上より、ＬＣＤの小型化が達成される。なお、グループを構成している画素電極３のそれぞれに電気的に接続された画像信号線８のうち特定の画像信号線８（SL3等）のみが駆動回路部２０に直接電気的に接続されているが、駆動回路部２０に物理的に接続されているともいえる。また、グループを構成している画素電極３のそれぞれに電気的に接続された画像信号線８のうち特定の画像信号線８以外の画像信号線８は、駆動回路部２０に直接電気的に接続されておらず、特定の画像信号線８を介して、例えばスイッチングにより駆動回路部２０に電気的に一時的に接続されるように構成される。
【００２９】
図１（ａ）に示すように、平面視で表示領域９の周囲に額縁部１１が設けられており、一般的に額縁部１１は黒色等の遮光性の色合いを有しているが、必ずしも額縁部１１は遮光性の色合いを有していなくてもよい。そして、第１の基板（アレイ側基板）１の第２の基板（カラーフィルタ側基板）１０から外側に突出した突出部Ｐにおける液晶６側の面に、駆動回路部２０が配置されており、矩形枠状の額縁部１１の駆動回路部２０と表示領域９を介して対向する側の部位ＧＢ３に重なるように画素電極選択回路（第２のセレクタ回路）２２が配置されている。また、第１の基板１の液晶６側の面に、額縁部１１の駆動回路部２０側の部位ＧＢ１の一端部から部位ＧＢ１の長手方向に略直交する方向に伸びている他の部位ＧＢ２に重なるようにゲート信号線選択回路（第１のセレクタ回路）２１が形成されている。ＣＯＧ方式等により実装されたＩＣ，ＬＳＩ等から成る駆動回路部２０は、ゲート信号線選択回路２１及び画素電極選択回路２２を駆動する。ゲート信号線選択回路２１は、ゲート信号線７（GL1，GL2，GL3〜GLm）に順次ゲート信号を入力する。第１の接続線２３は、駆動回路部２０とゲート信号線選択回路２１との間で駆動信号、制御信号等を入出力する。第２の接続線２４は、駆動回路部２０と画像信号線８とを電気的に接続するものであり、画素電極選択回路２２へ画像信号を伝送する。ＦＰＣ２７は、突出部Ｐの液晶６側の面の端縁部に設置されている。駆動回路部２０とＦＰＣ２７とを電気的に接続する第３の接続線２５が、突出部Ｐの液晶６側の面に形成されており、第３の接続線２５は、ＦＰＣ２７と駆動回路部２０との間で駆動信号、制御信号等を入出力する。また、駆動回路部２０と画素電極選択回路２２を電気的に接続する時分割信号入力線としての第４の接続線２６が、額縁部の部位ＧＢ２と重なるように形成されている。また、画素部４は、ＴＦＴ２及び画素電極３を含んで成る。
【００３０】
ゲート信号線選択回路２１、画素電極選択回路２２は、ＣＶＤ法等の薄膜形成法によって形成される。この場合、ＴＦＴ２は好ましくは、ＬＴＰＳから成るチャンネルを有しており、このＬＴＰＳを用いてｎチャンネルＴＦＴ及びｐチャンネルＴＦＴを形成すると、ＣＭＯＳ回路を基礎とした駆動回路、ＳＲＡＭ回路、Ｄ／Ａ変換器、画像表示部等をガラス基板上に一体的に集積化することができる。
【００３１】
図１（ｂ）は、図１（ａ）のＡ１−Ａ２線における断面図である。図１（ｂ）に示すように、画素電極選択回路２２は、額縁部１１の駆動回路部２０と表示領域９を介して対向する側の部位ＧＢ３に重なるように配置されている。額縁部１１は、例えば遮光性を有するものである場合、ブラックマトリクス等から成る遮光層11aを、第２の基板１０の液晶６側の面の周縁部に形成することによって設けられる。また、第１の基板１の液晶６側の面の周縁部と、第２の基板１０の液晶６側の面の周縁部とが、エポキシ樹脂、シリコーン樹脂、合成ゴム等から成る封止材１２によって接着され、液晶６を封止している。画素電極選択回路２２は、封止材１２によって覆われていてもよく、あるいは封止材１２によって覆われていなくてもよい。また、画素電極選択回路２２は、平面視で額縁部１１から表示領域９に入り込まないように形成されていることがよい。この場合、画素電極選択回路２２が表示品質を劣化させないものとなる。
【００３２】
図２は、本発明のＬＣＤの画素電極選択回路２２について実施の形態の１例を示す図であり、画素電極選択回路２２の詳細を示す回路図である。画素電極R11，G11，B11〜B32は、３個のものがゲート信号線（GL1，GL2，GL3〜）においてグループを構成している。すなわち、フルカラーの表示を行うための好適な構成であり、グループを構成する３個の画素電極（例えば、R11，G11，B11）は、赤色表示用の画素電極（例えば、R11）、緑色表示用の画素電極（例えば、G11）、青色表示用の画素電極（例えば、B11）であり、これらの画素電極（R11，G11，B11）のそれぞれに電気的に接続されている画像信号線（例えば、SL1，SL2，SL3）のうちの１本（例えば、SL3）を通して駆動回路部２０から画像信号（例えば、SigR1，SigG1，SigB1）が時分割で供給される構成である。この場合、フルカラーの表示を行う液晶表示装置を小型化することができる。
【００３３】
各グループは、画素電極R11，G11，B11のグループ、画素電極R12，G12，B12のグループ、画素電極R21，G21，B21のグループ、画素電極R22，G22，B22のグループ、画素電極R31，G31，B31のグループ、画素電極R32，G32，B32のグループである。画素電極R11，G11，B11のグループについて、これらの画素電極R11，G11，B11のそれぞれに電気的に接続された画像信号線SL1，SL2，SL3のうち１本の画像信号線SL3のみが、第２の接続線２４を介して、駆動回路部２０の画像信号入力端子Ｓ１に電気的に接続されている。画素電極選択回路２２は、１本の画像信号線SL3を通してグループを構成する３個の画素電極R11，G11，B11のそれぞれに駆動回路部２０から画像信号SigR1，SigG1，SigB1を時分割で供給する。
【００３４】
MUXR，XMUXR，MUXG，XMUXG，MUXB，XMUXBは、画素電極R11，G11，B11〜B32を時分割駆動するための時分割信号入力線である。MUXRは、ＣＭＯＳトランスファゲート素子30aのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXR（MUXRの反転信号線）はＣＭＯＳトランスファゲート素子30aのｐ型ＭＯＳトランジスタのゲート電極に接続されている。MUXGは、ＣＭＯＳトランスファゲート素子30bのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXG（MUXGの反転信号線）はＣＭＯＳトランスファゲート素子30bのｐ型ＭＯＳトランジスタのゲート電極に接続されている。MUXBは、ＣＭＯＳトランスファゲート素子30cのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXB（MUXBの反転信号線）はＣＭＯＳトランスファゲート素子30cのｐ型ＭＯＳトランジスタのゲート電極に接続されている。
【００３５】
そして、図４（ａ）のタイミングチャートに示すように、ゲート信号線GL1がオン状態であり、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力され、かつMUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画像信号入力端子Ｓ１から入力された画像信号SigR1が、画像信号線SL3を伝送されてきて、画素電極R11に入力される。このとき、ＣＭＯＳトランスファゲート素子30a，30cがオン状態となっている。
【００３６】
また、ゲート信号線GL1がオン状態であり、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力され、かつMUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画像信号入力端子Ｓ１から入力された画像信号SigG1が、画像信号線SL3を伝送されてきて、画素電極G11に入力される。このとき、ＣＭＯＳトランスファゲート素子30b，30cがオン状態となっている。
【００３７】
また、ゲート信号線GL1がオン状態であり、ＣＭＯＳトランスファゲート素子30cがオフ状態（非導通状態）であるとき、例えば、MUXBにＨの信号が入力されず及び／またはXMUXBにＬの信号が入力されないときに、画像信号入力端子Ｓ１から入力された画像信号SigB1が、画像信号線SL3を伝送されてきて、画素電極B11に入力される。このようにして、画素電極R11，G11，B11が順次、時分割駆動される。なお、画像信号SigR1，SigG1を画像信号線SL3を伝送させる際に、画素電極B11に画像信号SigR1，SigG1が順次入力されるが、それらの入力は画像信号SigB1の入力によってリセットされ、画像信号SigB1の入力が画素電極B11において１フレーム保持されるので、表示品質に影響することはない。
【００３８】
画素電極R12，G12，B12のグループについて、MUXRは、ＣＭＯＳトランスファゲート素子30dのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXRはＣＭＯＳトランスファゲート素子30dのｐ型ＭＯＳトランジスタのゲート電極に接続されている。MUXGは、ＣＭＯＳトランスファゲート素子30eのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXRはＣＭＯＳトランスファゲート素子30eのｐ型ＭＯＳトランジスタのゲート電極に接続されている。MUXBは、ＣＭＯＳトランスファゲート素子30fのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXBはＣＭＯＳトランスファゲート素子30fのｐ型ＭＯＳトランジスタのゲート電極に接続されている。
【００３９】
そして、ゲート信号線GL1がオン状態であり、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力され、かつMUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画像信号入力端子Ｓ２から入力された画像信号SigR2が、画像信号線SL6を伝送されてきて、画素電極R12に入力される。このとき、ＣＭＯＳトランスファゲート素子30d，30fがオン状態となっている。
【００４０】
また、ゲート信号線GL1がオン状態であり、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力され、かつMUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画像信号入力端子Ｓ２から入力された画像信号SigG2が、画像信号線SL6を伝送されてきて、画素電極G12に入力される。このとき、ＣＭＯＳトランスファゲート素子30e，30fがオン状態となっている。
【００４１】
また、ゲート信号線GL1がオン状態であり、ＣＭＯＳトランスファゲート素子30fがオフ状態（非導通状態）であるとき、例えば、MUXBにＨの信号が入力されず及び／またはXMUXBにＬの信号が入力されないときに、画像信号入力端子Ｓ２から入力された画像信号SigB2が、画像信号線SL6を伝送されてきて、画素電極B12に入力される。このようにして、画素電極R12，G12，B12が順次、時分割駆動される。なお、画像信号SigR2，SigG2を画像信号線SL6を伝送させる際に、画素電極B12に画像信号SigR2，SigG2が順次入力されるが、それらの入力は画像信号SigB2の入力によってリセットされ、画像信号SigB2の入力が画素電極B12において１フレーム保持されるので、表示品質に影響することはない。
【００４２】
画素電極R21，G21，B21のグループは、画素電極R11，G11，B11のグループと同様にしてゲート信号線GL2がオン状態のときに順次、時分割駆動される。画素電極R22，G22，B22のグループは、画素電極R12，G12，B12のグループと同様にしてゲート信号線GL2がオン状態のときに順次、時分割駆動される。
【００４３】
画素電極R31，G31，B31のグループは、画素電極R11，G11，B11のグループと同様にしてゲート信号線GL3がオン状態のときに順次、時分割駆動される。画素電極R32，G32，B32のグループは、画素電極R12，G12，B12のグループと同様にしてゲート信号線GL3がオン状態のときに順次、時分割駆動される。
【００４４】
以上の時分割駆動をすべてのゲート信号線及び画素電極について順次行うことにより、１フレームの表示を実行させることができる。
【００４５】
本発明のＬＣＤは、グループを構成する複数の画素電極は、３個乃至１２個の画素電極であることが好ましい。この場合、配線構造が簡易化されるとともに、各画素電極に表示を１フレーム保持するのに十分な電力を時分割駆動によって供給することができる。すなわち、グループを構成する複数の画素電極が１３個以上となると、各画素電極に時分割で入力される画像信号のパルス幅（時間幅）が小さくなり、各画素電極に表示を１フレーム保持するのに十分な電力を時分割駆動によって供給することが難しくなる傾向がある。
【００４６】
また本発明のＬＣＤは、画像信号を伝送する特定の画像信号線は、グループを構成する複数の画素電極のうち最後に画像信号が供給される画素電極に電気的に接続されていることが好ましい。図２の画素電極R11，G11，B11のグループの場合、画像信号SigR1，SigG1，SigB1を伝送する１本の画像信号線SL3は、グループを構成する３個の画素電極R11，G11，B11のうち最後に画像信号SigB1が供給される画素電極B11に電気的に接続されている。この場合、グループを構成する３個の画素電極R11，G11，B11のすべてに画像信号SigR1，SigG1，SigB1を供給することができるので、高い表示品質を保持することができる。すなわち、３個の画素電極R11，G11，B11のすべてについて、最終的に入力された画像信号がそれぞれSigR1，SigG1，SigB1となり、それらが１フレーム保持されるからである。
【００４７】
図３は、本発明のＬＣＤの画素電極選択回路２２について実施の形態の他例を示す図であり、画素電極選択回路２２の詳細を示す回路図である。図３の構成は、図２の構成においてＣＭＯＳトランスファゲート素子30c，30fを省いたものである。この場合、時分割信号入力線MUXB，XMUXBも省くことができ、配線構造がさらに簡易化されたものとなる。画素電極R11，G11，B11について、図４（ｂ）に示すように、ゲート信号線GL1がオン状態であり、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力されたときに、画像信号入力端子Ｓ１から入力された画像信号SigR1が、画像信号線SL3を伝送されてきて、画素電極R11に入力される。また、ゲート信号線GL1がオン状態であり、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力されたときに、画像信号入力端子Ｓ１から入力された画像信号SigG1が、画像信号線SL3を伝送されてきて、画素電極G11に入力される。また、ゲート信号線GL1がオン状態であり、ＣＭＯＳトランスファゲート素子30a，30bがオフ状態（非導通状態）であるとき、例えば、MUXRにＨの信号が入力されず及び／またはXMUXRにＬの信号が入力されないとき、かつMUXGにＨの信号が入力されず及び／またはXMUXGにＬの信号が入力されないときに、画像信号入力端子Ｓ１から入力された画像信号SigB1が、画像信号線SL3を伝送されてきて、画素電極B11に入力される。このようにして、画素電極R11，G11，B11が順次、時分割駆動される。
【００４８】
また、画素電極R12，G12，B12について、ゲート信号線GL1がオン状態であり、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力されたときに、画像信号入力端子Ｓ２から入力された画像信号SigR2が、画像信号線SL6を伝送されてきて、画素電極R12に入力される。ゲート信号線GL1がオン状態であり、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力されたときに、画像信号入力端子Ｓ２から入力された画像信号SigG2が、画像信号線SL6を伝送されてきて、画素電極G12に入力される。ゲート信号線GL1がオン状態であり、ＣＭＯＳトランスファゲート素子30d，30eがオフ状態（非導通状態）であるとき、例えば、MUXRにＨの信号が入力されず及び／またはXMUXRにＬの信号が入力されないとき、かつMUXGにＨの信号が入力されず及び／またはXMUXGにＬの信号が入力されないときに、画像信号入力端子Ｓ２から入力された画像信号SigB2が、画像信号線SL6を伝送されてきて、画素電極B12に入力される。このようにして、画素電極R12，G12，B12が順次、時分割駆動される。
【００４９】
画素電極R21，G21，B21のグループは、画素電極R11，G11，B11のグループと同様にしてゲート信号線GL2がオン状態のときに順次、時分割駆動される。画素電極R22，G22，B22のグループは、画素電極R12，G12，B12のグループと同様にしてゲート信号線GL2がオン状態のときに順次、時分割駆動される。
【００５０】
画素電極R31，G31，B31のグループは、画素電極R11，G11，B11のグループと同様にしてゲート信号線GL3がオン状態のときに順次、時分割駆動される。画素電極R32，G32，B32のグループは、画素電極R12，G12，B12のグループと同様にしてゲート信号線GL3がオン状態のときに順次、時分割駆動される。
【００５１】
以上の時分割駆動をすべてのゲート信号線及び画素電極について順次行うことにより、１フレームの表示を実行させることができる。
【００５２】
図２、図３に示した本発明のＬＣＤにおいて、例えばグループを構成する３個の画素電極R11，G11，B11のそれぞれに駆動回路部２０から画像信号SigR1，SigG1，SigB1を時分割で供給する画像信号線SL3は、他の画像信号線SL1，SL2よりも抵抗が小さいことが好ましい。この場合、画素電極R11，G11は、画像信号SigR1，SigG1が画像信号線SL3及び画素電極選択回路２２を介して入力されるため、画像信号SigB1と比較して画像信号SigR1，SigG1は波形の鈍りが生じ、その結果画素電極R11，G11への画像信号SigR1，SigG1の書き込みが不十分となり表示品質が劣化しやすい傾向がある。従って、画像信号線SL3の抵抗が他の画像信号線SL1，SL2よりも抵抗が小さい場合、画像信号SigR1，SigG1の波形の鈍りを抑えることができる。また、画像信号SigR1，SigG1，SigB1のパルス幅を狭めて高速で時分割駆動を行う際に、画像信号SigR1，SigG1，SigB1のさらなる波形の鈍り、変形等を抑えることもできる。画像信号線SL3の抵抗を小さくするには、その幅を広くする、厚みを厚くする、低抵抗の材料を用いて形成するという手段によって実現することができる。画像信号線SL1，SL2，SL3は、アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ），タングステン（Ｗ），クロム（Ｃｒ），銀（Ａｇ），銅（Ｃｕ），ネオジウム（Ｎｄ）等から選ばれた元素から成る金属材料、これらの元素を主成分とする合金材料、または窒化チタン，窒化タンタル，窒化モリブデン等の金属窒化物等の導電性を有する材料を用いて形成される。画像信号線SL1，SL2，SL3を構成する導電層は、これらの材料から成る単層構造のもの、または積層構造のものとすることができる。積層構造とすることにより、より低抵抗化を実現することができる。
【００５３】
また本発明のＬＣＤは、図１（ａ）に示すように、額縁部１１は、駆動回路部２０側の部位ＧＢ１の幅をＷ１、駆動回路部２０と表示領域９を介して対向する側の部位ＧＢ３の幅をＷ２としたとき、Ｗ１≦Ｗ２であることが好ましい。この場合、額縁部１１の駆動回路部２０側の部位ＧＢ１の幅を小さくして、配線構造が複雑化しやすい駆動回路部２０周囲の面積を小さくすることができる。その結果、ＬＣＤをより小型化することができる。また、Ｗ１／Ｗ２は、０．５〜１であることがよい。Ｗ１／Ｗ２が０．５未満では、駆動回路部２０と画像信号線８とを電気的に接続する第２の接続線２４が部位ＧＢ１で斜め配線構造とされるが、第２の接続線２４同士の間の間隔が狭くなりすぎてそれらの間で寄生容量が発生しやすくなる傾向がある。
【００５４】
なお、本発明のＬＣＤは、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良を含んでいてもよい。
【産業上の利用可能性】
【００５５】
本発明のＬＣＤは各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドアップディスプレイ装置、プロジェクタ装置、デジタル表示式腕時計、スマートウォッチ、頭部装着型画像表示装置（Head  Mounted  Display  device  ：ＨＭＤ）などがある。
【符号の説明】
【００５６】
１  第１の基板
２  ＴＦＴ
３  画素電極
４  画素部
６  液晶
７  ゲート信号線
８  画像信号線
９  表示領域
１０  第２の基板
１１  額縁部
２０  駆動回路部
２２  画素電極選択回路
【図１】
2016218330.tif 000003
【図２】
2016218330.tif 000004
【図３】
2016218330.tif 000005
【図４】
2016218330.tif 000006
【図５】
2016218330.tif 000007
【図６】
2016218330.tif 000008
【図７】
2016218330.tif 000009
【図８】
2016218330.tif 000010