(57)【要約】【課題】半導体チップの小型化を実現する。【解決手段】光方向性結合器ＰＯと、第１の反射率を有する第１層目の配線Ｍ１との間に、第１の反射率よりも小さい第２の反射率（５０％以下）を有する低反射率膜ＬＲを形成する。これにより、光方向性結合器ＰＯの上方に第１層目の配線Ｍ１を形成しても、光方向性結合器ＰＯの第１光導波路ＷＯ１内および第２光導波路ＷＯ２内を伝搬する光信号へ及ぼす、第１層目の配線Ｍ１で反射した光の影響が低減する。従って、光方向性結合器ＰＯの上方に、第１層目の配線Ｍ１を配置することが可能となり、第１層目の配線Ｍ１のレイアウトの制限が緩和される。【選択図】図１
2016218132.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された半導体層からなる光導波路と、
前記光導波路を覆うように前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された、第１の反射率を有する配線と、
を有し、
前記光導波路と前記配線との間に、前記第１の反射率よりも小さい第２の反射率を有する低反射率膜が形成されている、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記低反射率膜の前記第２の反射率は、５０％以下である、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
平面視において、前記低反射率膜の端部が前記配線の端部よりも外側に位置する、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
平面視において、前記低反射率膜の端部が前記配線の端部よりも１μｍ以上外側に位置する、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記光導波路内を第１方向に光信号が進行し、前記第１方向と互いに直交する第２方向と第３方向とを含む断面において、
前記低反射率膜の一端と同一側では、前記低反射率膜の一端が、前記配線の下面の一端と、前記光導波路の上面の一端とを結んだ第１の線よりも外側に位置し、
前記低反射率膜の他端と同一側では、前記低反射率膜の他端が、前記配線の下面の他端と、前記光導波路の上面の他端とを結んだ第２の線よりも外側に位置する、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第２の絶縁膜は、下層の絶縁膜と上層の絶縁膜とから構成され、
前記低反射率膜は、前記下層の絶縁膜と前記上層の絶縁膜との間に位置する、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記低反射率膜は、前記第２の絶縁膜と前記配線との間に位置し、前記配線の下面と接している、半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記低反射率膜は、前記配線の側面に形成されている、半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記低反射率膜は、基準電位に固定されている、半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記低反射率膜は、タングステン、タンタル、チタンまたは窒化チタンである、半導体装置。
【請求項１１】
請求項１記載の半導体装置において、
前記配線は、アルミニウムまたは銅からなる、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、例えば半導体チップ内に種々の光デバイスを有する半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
半導体層の一部である光導波路と、光導波路の一方の側における半導体層に形成され、第１導電型の不純物が導入された第１の不純物領域と、光導波路の他方の側における半導体層に形成され、第１導電型と反対の第２導電型の不純物が導入された第２の不純物領域とを有する光半導体装置が特開２０１２−０２７１９８号公報（特許文献１）に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０２７１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通常、シリコン（Ｓｉ）を材料とする光導波路の真上には電気配線層は形成しない。これは、光導波路内を光信号が伝搬する際に漏れた光（エバネッセント光（Evanescent light）、近接場光などとも言う。）が、その真上に位置する電気配線層で反射して、光導波路内を伝搬する光信号と干渉することを回避するためである。しかし、そのため、電気配線層のレイアウトが制限されて、半導体チップの縮小が困難となっていた。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態による半導体装置は、半導体基板と、半導体基板上に形成された絶縁層と、絶縁層上に形成された半導体層からなる光導波路と、光導波路を覆うように絶縁層上に形成された層間絶縁膜と、層間絶縁膜上に形成された第１の反射率を有する配線と、を有する。さらに、光導波路と配線との間に、第１の反射率よりも小さい第２の反射率を有する低反射率膜が形成されている。
【発明の効果】
【０００７】
一実施の形態によれば、半導体チップの小型化を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１による半導体装置の要部断面図である。
【図２】（ａ）、（ｂ）および（ｃ）はそれぞれ、実施の形態１による低反射率膜の第１の配置例、第２の配置例および第３の配置例を示す要部平面図である。
【図３】実施の形態１による半導体装置の製造工程を示す要部断面図である。
【図４】図３に続く、半導体装置の製造工程を示す要部断面図である。
【図５】図４に続く、半導体装置の製造工程を示す要部断面図である。
【図６】図５に続く、半導体装置の製造工程を示す要部断面図である。
【図７】実施の形態２による半導体装置の要部断面図である。
【図８】実施の形態３による半導体装置の要部断面図である。
【図９】実施の形態３による半導体装置の製造工程を示す要部断面図である。
【図１０】図９に続く、半導体装置の製造工程を示す要部断面図である。
【図１１】図１０に続く、半導体装置の製造工程を示す要部断面図である。
【図１２】図１１に続く、半導体装置の製造工程を示す要部断面図である。
【発明を実施するための形態】
【０００９】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１１】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１２】
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
【００１４】
（実施の形態１）
近年、シリコン（Ｓｉ）を材料とした光信号用の伝送線路を作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで光通信用モジュールを実現する技術、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。
【００１５】
本実施の形態１において開示される技術内容は、シリコンフォトニクス技術を用いた半導体装置を構成する種々のデバイスのうち、特に、光デバイスに適用される技術である。よって、以下の説明では、ＳＯＩ（Silicon On Insulator）基板上に集積された光デバイスの構造およびその製造方法について説明する。また、以下の説明では、光デバイスのうち、光方向性結合器および光変調器を例示し、２層構造の多層配線を例示するが、これらに限定されるものではない。
【００１６】
＜半導体装置の構造＞
本実施の形態１による半導体装置の構造について、図１および図２を用いて説明する。図１は、本実施の形態１による半導体装置の要部断面図である。図２（ａ）、（ｂ）および（ｃ）はそれぞれ、本実施の形態１による低反射率膜の第１の配置例、第２の配置例および第３の配置例を示す要部平面図である。
【００１７】
１．光変調器
図１に示すように、光変調器ＰＣは、単結晶シリコン（Ｓｉ）からなる半導体基板ＳＵＢの主面上に、絶縁層（ＢＯＸ層、下層クラッド層とも言う。）ＣＬを介して形成されたシリコン（Ｓｉ）からなる半導体層（ＳＯＩ層とも言う。）ＳＬにより構成されている。絶縁層ＣＬの厚さは、例えば２〜３μｍ程度である。半導体層ＳＬの厚さは、例えば１００〜３００ｎｍが適切な範囲と考えられるが（他の条件によってはこの範囲に限定されないことはもとよりである）、２００ｎｍを中心値とする範囲が最も好適と考えられる。ここでは、一例としてｐｉｎ構造の光変調器ＰＣについて説明する。
【００１８】
光変調器ＰＣは、紙面垂直方向（図１に示すｚ方向）に延在しており、紙面垂直方向と直交する紙面左右方向（図１に示すｘ方向）で見た場合、その中央部に光導波路（コア層とも言う。）ＷＯが形成されている。従って、光導波路ＷＯ内に導入される光信号は、紙面垂直方向に進行する。光導波路ＷＯは、真性半導体、すなわちｉ（intrinsic）型の半導体により形成されている。
【００１９】
光導波路ＷＯの一方の側（紙面左側）における半導体層ＳＬには、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲが形成されている。このｐ型の半導体ＰＲは、光導波路ＷＯと並行するように形成されている。また、光導波路ＷＯの他方の側（紙面右側）における半導体層ＳＬには、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲが形成されている。このｎ型の半導体ＮＲは、光導波路ＷＯと並行するように形成されている。すなわち、ｐ型の半導体ＰＲとｎ型の半導体ＮＲとの間の半導体層ＳＬが、真性半導体からなる光導波路ＷＯとなっており、ｐｉｎ構造が形成されている。ｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにはそれぞれ電極（後述する第１プラグＰＬ１）が接続されている。
【００２０】
電極に印加される電圧により、真性半導体からなる光導波路ＷＯ内のキャリア密度が変化して、その領域の屈折率が変化する。これにより、光変調器ＰＣを伝搬する光に対する実効的な屈折率が変化して、光変調器ＰＣから出力される光の位相を変化させることができる。
【００２１】
光変調器ＰＣは、第１層間絶縁膜（上層クラッド層とも言う。）ＩＤ１により覆われており、第１層間絶縁膜ＩＤ１の上面上に第１層目の配線Ｍ１が形成されている。第１層間絶縁膜ＩＤ１は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば２〜３μｍ程度である。第１層間絶縁膜ＩＤ１には、ｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにそれぞれ達する接続孔（コンタクト・ホールとも言う。）ＣＴ１が形成されている。接続孔ＣＴ１の内部には、バリアメタルが併用されたタングステン（Ｗ）を主導電材料とする第１プラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬ１が形成されている。バリアメタルは、第１プラグＰＬ１を構成する主導電材料の金属の拡散防止等のために設けられており、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
【００２２】
この第１プラグＰＬ１を介してｐ型の半導体ＰＲと第１層目の配線Ｍ１、ｎ型の半導体ＮＲと第１層目の配線Ｍ１とが電気的に接続されている。第１層目の配線Ｍ１は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる主導電材料で構成されている。例えば主導電材料の下面および上面にはバリアメタルが形成されてもよい。この場合のバリアメタルは、第１層目の配線Ｍ１を構成する主導電材料の金属の拡散防止等のために設けられており、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
【００２３】
また、第１層目の配線Ｍ１は、第２層間絶縁膜ＩＤ２により覆われており、第２層間絶縁膜ＩＤ２の上面上に第２層目の配線Ｍ２が形成されている。第２層間絶縁膜ＩＤ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば２〜３μｍ程度である。第２層間絶縁膜ＩＤ２には、第１層目の配線Ｍ１に達する接続孔（ビア・ホールとも言う。）ＣＴ２が形成されている。接続孔ＣＴ２の内部には、バリアメタルが併用されたタングステン（Ｗ）を主導電材料とする第２プラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬ２が形成されている。上記第１プラグＰＬ１と同様に、バリアメタルは、第２プラグＰＬ２を構成する主導電材料の金属の拡散防止等のために設けられており、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
【００２４】
この第２プラグＰＬ２を介して第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。第２層目の配線Ｍ２は、上記第１層目の配線Ｍ１と同様に、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる主導電材料で構成されている。例えば主導電材料の下面および上面にはバリアメタルが形成されてもよい。この場合のバリアメタルは、第２層目の配線Ｍ２を構成する主導電材料の金属の拡散防止等のために設けられており、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
【００２５】
第２層目の配線Ｍ２は、保護膜ＴＣにより覆われており、その一部を開口して、第２層目の配線Ｍ２の上面が露出している。
【００２６】
２．光方向性結合器
図１に示すように、光方向性結合器ＰＯは、半導体基板ＳＵＢの上面上に、絶縁層ＣＬを介して形成された半導体層ＳＬにより構成されている。
【００２７】
光方向性結合器ＰＯは、第１光導波路（光を用いる伝送線路、コア層とも言う。）ＷＯ１と、第１光導波路ＷＯ１に並行する第２光導波路（光を用いる伝送線路、コア層とも言う。）ＷＯ２とからなり、両者は互いに離間して設けられている。また、第１光導波路ＷＯ１および第２光導波路ＷＯ２は、紙面垂直方向（図１に示すｚ方向）に延在している。従って、第１光導波路ＷＯ１内および第２光導波路ＷＯ２内に導入される光信号は、紙面垂直方向に進行する。
【００２８】
また、第１光導波路ＷＯ１および第２光導波路ＷＯ２は、平面視においてそれぞれのほぼ中央部は屈曲し、所定の長さ（結合長さ）において近接する光結合領域を有している。すなわち、この光結合領域には、第１光導波路ＷＯ１の第１光結合部ＷＯ１ａおよび第２光導波路ＷＯ２の第２光結合部ＷＯ２ａが設けられている。さらに、光方向性結合器ＰＯは、第１層間絶縁膜ＩＤ１により覆われている。
【００２９】
上述のような一対の光導波路の一方の第１光導波路ＷＯ１内を進行する光の光電界分布は、第１層間絶縁膜ＩＤ１を介して隣接した他方の第２光導波路ＷＯ２まで広がった光電界分布である。従って、第１光導波路ＷＯ１内を進行した光が第１光結合部ＷＯ１ａの始端に達すると、第２光導波路ＷＯ２に電界振幅が等しい偶対称モードと奇対称モードが同相で励起される。これら２つのモードが光結合領域を伝搬していくにつれて、２つのモード間に位相差が生じ、この位相差がπになる伝搬距離（すなわち、光結合領域の結合長さ）に達すると、第１光導波路ＷＯ１から第２光導波路ＷＯ２へ光が移行する。
【００３０】
よって、光結合領域における第１光結合部ＷＯ１ａと第２光結合部ＷＯ２ａとの距離、結合長さおよび屈折率差（第１光導波路ＷＯ１および第２光導波路ＷＯ２の屈折率と第１層間絶縁膜ＩＤ１の屈折率との差）を選択することにより、所望する光方向性結合器ＰＯが構成される。
【００３１】
また、第１層間絶縁膜ＩＤ１の上面上には、第１層目の配線Ｍ１が形成され、第１層目の配線Ｍ１は、第２層間絶縁膜ＩＤ２および保護膜ＴＣにより覆われている。
【００３２】
ここで、第１層間絶縁膜ＩＤ１は、下層の絶縁膜ＩＤＡと上層の絶縁膜ＩＤＢとから構成され、光方向性結合器ＰＯの上方であって、下層の絶縁膜ＩＤＡと上層の絶縁膜ＩＤＢとの間に、低反射率膜ＬＲが形成されている。
【００３３】
低反射率膜ＬＲは、反射率が５０％以下の低反射率材料からなり、例えばタングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。また、低反射率膜ＬＲの厚さは、例えば１００〜５００ｎｍが適切な範囲と考えられるが（他の条件によってはこの範囲に限定されないことはもとよりである）、３００ｎｍを中心値とする範囲が最も好適と考えられる。
【００３４】
ところで、通常、例えば前記特許文献１に示すように、光導波路の上方には、電気配線層は形成されない。これは、光導波路内を光信号が伝搬する際に漏れた光が、その真上に位置する電気配線層で反射して、光導波路内を伝搬する光信号と干渉することを回避するためである。一般に、電気配線層は、その電気抵抗を低減するため、例えばアルミニウム（Ａｌ）または銅（Ｃｕ）などの低抵抗の導電材料を主として構成されるが、これら導電材料は、例えば９５％程度の高い反射率を有する。このため、光導波路の上方に電気配線層を形成した場合、光導波路から漏れた光は、ほぼ電気配線層で反射して、光導波路内を伝搬する光信号と干渉する。また、加工余裕などを考慮して、必要以上に光導波路から離して電気配線層は形成される。このため、電気配線層のレイアウトが制限されて、半導体チップの縮小が困難となっていた。
【００３５】
しかし、本実施の形態１では、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２と第１層目の配線Ｍ１との間で、かつ、第１層目の配線Ｍ１の真下に、第１層目の配線Ｍ１と離間して、反射率が５０％以下の低反射率膜ＬＲが配置されている。これにより、光方向性結合器ＰＯの第１光導波路ＷＯ１内および第２光導波路ＷＯ２内を光信号が伝搬する際に光が漏れても、その漏れた光が、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２の上方に位置する第１層目の配線Ｍ１に到達しにくくなり、第１層目の配線Ｍ１からの光の反射が抑えられる。また、低反射率膜ＬＲの反射率は、第１層目の配線Ｍ１の反射率よりも低く、例えば５０％以下であるので、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２から漏れた光は、低反射率膜ＬＲによって反射されにくく、光方向性結合器ＰＯの第１光導波路ＷＯ１内および第２光導波路ＷＯ２内を伝搬する光信号との干渉も低減される。
【００３６】
従って、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２の上方に、第１層目の配線Ｍ１を配置することが可能となり、第１層目の配線Ｍ１のレイアウトの制限が緩和されて、半導体チップを縮小することができる。
【００３７】
なお、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２から漏れた光が、第１層目の配線Ｍ１に到達しにくい構造とするには、平面視において、低反射率膜ＬＲが第１層目の配線Ｍ１を包含するように形成することが望ましい。
【００３８】
例えば図２（ａ）に示すように、光信号が進行する方向（ｚ方向）と半導体基板ＳＵＢの主面で直交するｘ方向では、低反射率膜ＬＲの一端が、その一端と同一側の第１層目の配線Ｍ１の一端よりも１μｍ以上外側に位置し、低反射率膜ＬＲの他端が、その他端と同一側の第１層目の配線Ｍ１の他端よりも１μｍ以上外側に位置するように、低反射率膜ＬＲのｘ方向の幅を設定する。
【００３９】
または、例えば図２（ｂ）に示すように、光信号が進行する方向（ｚ方向）と互いに直交するｘ方向とｙ方向とを含む断面において、第１層目の配線Ｍ１の下面の一端（左側の一端）と、光導波路ＯＧＷの上面の一方の端部（左側の端部）とを結んだ第１の線Ｌ１を求める。同様に、第１層目の配線Ｍ１の下面の他方の端部（右側の端部）と、光導波路ＯＧＷの上面の他方の端部（右側の端部）とを結んだ第２の線Ｌ２を求める。そして、低反射率膜ＬＲの一方の端部が、第１の線Ｌ１よりも外側に位置し、低反射率膜ＬＲの他方の端部が第２の線Ｌ２よりも外側に位置するように、低反射率膜ＬＲのｘ方向の幅を設定する。
【００４０】
但し、平面視において、低反射率膜ＬＲが第１層目の配線Ｍ１を包含するように形成することは必須の技術ではない。例えば図２（ｃ）に示すように、第１層目の配線Ｍ１のｘ方向の幅が光導波路ＯＧＷのｘ方向の幅よりも著しく大きい場合は、光信号が進行する方向（ｚ方向）と互いに直交するｘ方向とｙ方向とを含む断面において、第１層目の配線Ｍ１の下面の一方の端部（左側の端部）と、光導波路ＯＧＷの上面の一方の端部（左側の端部）とを結んだ第１の線Ｌ１を求める。同様に、第１層目の配線Ｍ１の下面の他方の端部（右側の端部）と、光導波路ＯＧＷの上面の他方の端部（右側の端部）とを結んだ第２の線Ｌ２を求める。そして、低反射率膜ＬＲの一方の端部が、第１の線Ｌ１よりも外側に位置し、低反射率膜ＬＲの他方の端部が第２の線Ｌ２よりも外側に位置するように、低反射率膜ＬＲのｘ方向の幅を設定する。
【００４１】
また、低反射率膜ＬＲは、基準電位に固定されていることが望ましい。しかし、第１層目の配線Ｍ１または第２層目の配線Ｍ２など、他の電気配線層と電気的に接続された電気配線層として使用してもよく、あるいは第１層目の配線Ｍ１または第２層目の配線Ｍ２など、他の電気配線層とは独立した電気配線層として使用してもよい。
【００４２】
＜半導体装置の製造方法＞
本実施の形態１による半導体装置の製造方法について、図３〜図１１を用いて工程順に説明する。図３〜図１１は、本実施の形態１による製造工程中の半導体装置（光方向性結合器および光変調器）の要部断面図である。
【００４３】
まず、図３に示すように、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された絶縁層ＣＬと、絶縁層ＣＬの上面上に形成された半導体層ＳＬと、からなるＳＯＩ基板（この段階ではＳＯＩウェハと称する平面略円形の基板）を準備する。
【００４４】
半導体基板ＳＵＢは単結晶シリコン（Ｓｉ）からなる支持基板であり、絶縁層ＣＬは酸化シリコン（ＳｉＯ２）からなり、半導体層ＳＬはシリコン（Ｓｉ）からなる。半導体基板ＳＵＢの厚さは、例えば７５０μｍ程度である。絶縁層ＣＬの厚さは、例えば２〜３μｍ程度である。半導体層ＳＬの厚さは、例えば１００〜３００ｎｍ程度、好ましくは２００ｎｍ程度である。
【００４５】
ＳＯＩ基板は、例えばＳＩＭＯＸ（Silicon Implanted Oxide）法、貼り合わせ法またはスマートカット（Smart-Cut）法などにより形成することができる。ＳＩＭＯＸ法では、例えばシリコン（Ｓｉ）からなる半導体基板の主面に高いエネルギーで酸素（Ｏ）をイオン注入し、その後の熱処理でシリコン（Ｓｉ）と酸素（Ｏ）とを結合させて絶縁膜を形成することにより、ＳＯＩ基板は形成される。また、貼り合わせ法では、例えば上面に絶縁膜を形成したシリコン（Ｓｉ）からなる半導体基板と、もう１枚のシリコン（Ｓｉ）からなる半導体基板とを高熱および圧力を加えることで接着して貼り合わせた後、片側の半導体基板を研磨して薄膜化することで、ＳＯＩ基板は形成される。また、スマートカット法では、例えばシリコン（Ｓｉ）からなる半導体基板の主面に絶縁膜を形成した後、水素イオン注入を行い、もう１枚のシリコン（Ｓｉ）からなる半導体基板と接合する。その後、熱処置を行うことにより、水素脆化現象を利用して片方の半導体基板を剥離することで、ＳＯＩ基板は形成される。
【００４６】
次に、レジストマスクを用いて、半導体層ＳＬをドライエッチング法により加工して、光方向性結合器ＰＯ用の半導体層ＳＬおよび光変調器ＰＣ用の半導体層ＳＬを形成する。続いて、光方向性結合器ＰＯ用の半導体層ＳＬに所定の不純物を導入する。また、光変調器ＰＣ用の半導体層ＳＬの一部（ｐ型の半導体ＰＲが形成される部分）にｐ型不純物を導入し、他の一部（ｎ型の半導体ＮＲが形成される部分）にｎ型不純物を導入する。
【００４７】
以上の工程により、第１光導波路ＷＯ１および第２光導波路ＷＯ２からなる光方向性結合器ＰＯが形成される。また、光導波路ＷＯ、光導波路ＷＯを挟んで一方の側に位置するｐ型の半導体ＰＲおよび他方の側に位置するｎ型の半導体ＮＲからなるｐｉｎ構造の光変調器ＰＣが形成される。
【００４８】
次に、図４に示すように、光方向性結合器ＰＯおよび光変調器ＰＣを覆うように絶縁層ＣＬの上面上に、下層の絶縁膜ＩＤＡを堆積する。下層の絶縁膜ＩＤＡは、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１〜２μｍ程度である。続いて、下層の絶縁膜ＩＤＡの上面を、例えばＣＭＰ（Chemical Mechanical Polishing）法などにより平坦化する。
【００４９】
次に、下層の絶縁膜ＩＤＡの上面上に、例えばスパッタリング法などにより、反射率が５０％以下の低反射率材料、例えばタングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）などを堆積し、レジストマスクを用いて、この低反射率材料をドライエッチング法により加工して、低反射率膜ＬＲを形成する。低反射率膜ＬＲの厚さは、例えば１００〜５００ｎｍ程度、好ましくは３００ｎｍ程度である。
【００５０】
次に、図５に示すように、低反射率膜ＬＲを覆うように下層の絶縁膜ＩＤＡの上面上に、上層の絶縁膜ＩＤＢを堆積する。上層の絶縁膜ＩＤＢは、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１〜２μｍである。続いて、上層の絶縁膜ＩＤＢの上面を、例えばＣＭＰ法などにより平坦化して、下層の絶縁膜ＩＤＡおよび上層の絶縁膜ＩＤＢとからなる第１層間絶縁膜ＩＤ１を形成する。
【００５１】
次に、第１層間絶縁膜ＩＤ１に、光変調器ＰＣのｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにそれぞれ達する接続孔ＣＴ１を形成する。続いて、接続孔ＣＴ１の内部にバリアメタルを介して導電膜を埋め込み、この埋め込まれた導電膜を主導電材料とする第１プラグＰＬ１を形成する。第１プラグＰＬ１を構成する主導電材料は、例えばアルミニウム（Ａｌ）またはタングステン（Ｗ）などからなり、バリアメタルは、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。
【００５２】
次に、第１層間絶縁膜ＩＤ１の上面上に、例えばスパッタリング法などにより、バリアメタル、金属膜（主導電材料）およびバリアメタルを順次堆積し、レジストマスクを用いて、この積層膜をドライエッチング法により加工して、第１層目の配線Ｍ１を形成する。第１層目の配線Ｍ１を構成する主導電材料は、例えばアルミニウム（Ａｌ）などからなり、例えば主導電材料にバリアメタルをさらに形成する場合は、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。
【００５３】
次に、図６に示すように、第１層目の配線Ｍ１を覆うように第１層間絶縁膜ＩＤ１の上面上に、第２層間絶縁膜ＩＤ２を堆積する。第２層間絶縁膜ＩＤ２は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば２〜３μｍ程度である。
【００５４】
次に、第２層間絶縁膜ＩＤ２の上面を、例えばＣＭＰ法などにより平坦化した後、第２層間絶縁膜ＩＤ２に、第１層目の配線Ｍ１に達する接続孔ＣＴ２を形成する。続いて、接続孔ＣＴ２の内部にバリアメタルを介して導電膜を埋め込み、この埋め込まれた導電膜を主導電材料とする第２プラグＰＬ２を形成する。第２プラグＰＬ２を構成する主導電材料は、例えばアルミニウム（Ａｌ）またはタングステン（Ｗ）などからなり、バリアメタルは、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。
【００５５】
次に、第２層間絶縁膜ＩＤ２の上面上に、例えばスパッタリング法などにより、バリアメタル、金属膜（主導電材料）およびバリアメタルを順次堆積し、レジストマスクを用いて、この積層膜をドライエッチング法により加工して、第２層目の配線Ｍ２を形成する。第２層目の配線Ｍ２を構成する主導電材料は、例えばアルミニウム（Ａｌ）などからなり、例えば主導電材料にバリアメタルをさらに形成する場合は、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。
【００５６】
その後、図１に示したように、第２層目の配線Ｍ２を覆うように保護膜ＴＣを形成した後、保護膜ＴＣを加工して、第２層目の配線Ｍ２の上面を露出させる。これにより、本実施の形態１による半導体装置が略完成する。
【００５７】
このように、本実施の形態１によれば、光方向性結合器ＰＯの上方に第１層目の配線Ｍ１を形成しても、低反射率膜ＬＲを、第１層目の配線Ｍ１と光方向性結合器ＰＯとの間に、第１層目の配線Ｍ１と離間して形成することにより、光方向性結合器ＰＯの第１光導波路ＷＯ１内および第２光導波路ＷＯ２内を伝搬する光信号へ及ぼす、第１層目の配線Ｍ１で反射した光の影響が低減される。従って、光方向性結合器ＰＯの上方に、第１層目の配線Ｍ１を配置することが可能となり、第１層目の配線Ｍ１のレイアウトの制限が緩和されて、半導体チップを縮小することができる。
【００５８】
（実施の形態２）
本実施の形態２が前述した実施の形態１と相違する点は、低反射率膜ＬＲの配置である。すなわち、前述の実施の形態１では、第１層目の配線Ｍ１を覆う第１層間絶縁膜ＩＤ１を下層の絶縁膜ＩＤＡと上層の絶縁膜ＩＤＢとで構成し、下層の絶縁膜ＩＤＡと上層の絶縁膜ＩＤＢとの間に低反射率膜ＬＲを形成したが、本実施の形態２では、第１層間絶縁膜ＩＤ１と第１層目の配線Ｍ１との間に、第１層目の配線Ｍ１と接して低反射率膜ＬＲを形成する。
【００５９】
本実施の形態２による半導体装置は、低反射率膜ＬＲの配置以外は、前述した実施の形態１による半導体装置とほぼ同様であるので、以下、相違点を中心に説明する。
【００６０】
＜半導体装置の構造＞
本実施の形態２による半導体装置の構造について、図７を用いて説明する。図７は、本実施の形態２による半導体装置の要部断面図である。
【００６１】
図７に示すように、前述の実施の形態１と同様に、半導体装置には、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された絶縁層ＣＬと、絶縁層ＣＬの上面上に形成された半導体層ＳＬと、からなるＳＯＩ基板が用いられており、半導体層ＳＬによって光方向性結合器ＰＯおよび光変調器ＰＣが構成されている。また、第１層目の配線Ｍ１および第２層目の配線Ｍ２が形成されており、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２の上方にも第１層間絶縁膜ＩＤ１を介して第１層目の配線Ｍ１が形成されている。第１層間絶縁膜ＩＤ１の厚さは、例えば２〜３μｍ程度である。
【００６２】
しかし、前述の実施の形態１と異なり、低反射率膜ＬＲは、光方向性結合器ＰＯおよび光変調器ＰＣを覆う第１層間絶縁膜ＩＤ１と第１層目の配線Ｍ１との間に、第１層目の配線Ｍ１と接して形成されている。
【００６３】
低反射率膜ＬＲは、反射率が５０％以下の低反射率材料からなり、例えばタングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。また、低反射率膜ＬＲの厚さは、例えば１００〜５００ｎｍ程度、好ましくは３００ｎｍ程度である。
【００６４】
また、低反射率膜ＬＲは、平面視において、低反射率膜ＬＲが第１層目の配線Ｍ１を包含するように形成されている。例えば光信号が進行する方向（ｚ方向）と半導体基板ＳＵＢの主面で直交するｘ方向では、低反射率膜ＬＲの一端が、その一端と同一側の第１層目の配線Ｍ１の一端よりも１μｍ以上外側に位置し、低反射率膜ＬＲの他端が、その他端と同一側の第１層目の配線Ｍ１の他端よりも１μｍ以上外側に位置するように、低反射率膜ＬＲのｘ方向の幅を設定する。
【００６５】
また、低反射率膜ＬＲは、基準電位に固定されていることが望ましい。しかし、第１層目の配線Ｍ１または第２層目の配線Ｍ２など、他の電気配線層と電気的に接続された電気配線層として使用してもよく、あるいは第１層目の配線Ｍ１または第２層目の配線Ｍ２など、他の電気配線層とは独立した電気配線層として使用してもよい。
【００６６】
このように、本実施の形態２によれば、光方向性結合器ＰＯの上方に第１層目の配線Ｍ１を形成しても、低反射率膜ＬＲを、第１層目の配線Ｍ１の真下に、第１層目の配線Ｍ１に接して形成することにより、光方向性結合器ＰＯの第１光導波路ＷＯ１内および第２光導波路ＷＯ２内を伝搬する光信号へ及ぼす、第１層目の配線Ｍ１で反射した光の影響が低減される。従って、光方向性結合器ＰＯの上方に、第１層目の配線Ｍ１を配置することが可能となり、第１層目の配線Ｍ１のレイアウトの制限が緩和されて、半導体チップを縮小することができる。
【００６７】
（実施の形態３）
本実施の形態３が前述した実施の形態１と相違する点は、低反射率膜ＬＲの配置である。
すなわち、前述の実施の形態１では、第１層目の配線Ｍ１を覆う第１層間絶縁膜ＩＤ１を下層の絶縁膜ＩＤＡと上層の絶縁膜ＩＤＢとで構成し、下層の絶縁膜ＩＤＡと上層の絶縁膜ＩＤＢとの間に低反射率膜ＬＲを形成したが、本実施の形態３では、第１層目の配線Ｍ１の下面および側面に、第１層目の配線Ｍ１と接して低反射率膜ＬＲを形成する。
【００６８】
本実施の形態３による半導体装置は、低反射率膜ＬＲの配置以外は、前述した実施の形態１による半導体装置とほぼ同様であるので、以下、相違点を中心に説明する。
【００６９】
＜半導体装置の構造＞
本実施の形態３による半導体装置の構造について、図８を用いて説明する。図８は、本実施の形態３による半導体装置の要部断面図である。
【００７０】
図８に示すように、前述の実施の形態１と同様に、半導体装置には、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された絶縁層ＣＬと、絶縁層ＣＬの上面上に形成された半導体層ＳＬと、からなるＳＯＩ基板が用いられており、半導体層ＳＬによって光方向性結合器ＰＯおよび光変調器ＰＣが構成されている。また、第１層目の配線Ｍ１および第２層目の配線Ｍ２が形成されており、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２の上方にも第１層間絶縁膜ＩＤ１を介して第１層目の配線Ｍ１が形成されている。
【００７１】
しかし、前述の実施の形態１と異なり、低反射率膜ＬＲは、第１層目の配線Ｍ１の下面および側面に、第１層目の配線Ｍ１と接して形成されている。また、下面および側面に加えて、第１層目の配線Ｍ１の上面にも、低反射率膜ＬＲを形成してもよい。
【００７２】
低反射率膜ＬＲは、反射率が５０％以下の低反射率材料からなり、例えばタングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。また、低反射率膜ＬＲの厚さは、例えば１００〜５００ｎｍ程度、好ましくは３００ｎｍ程度である。
【００７３】
また、低反射率膜ＬＲは、基準電位に固定されていることが望ましい。しかし、第１層目の配線Ｍ１または第２層目の配線Ｍ２など、他の電気配線層と電気的に接続された電気配線層として使用してもよく、あるいは第１層目の配線Ｍ１または第２層目の配線Ｍ２など、他の電気配線層とは独立した電気配線層として使用してもよい。
【００７４】
＜半導体装置の製造方法＞
本実施の形態３による半導体装置の製造方法について、図９〜図１２を用いて工程順に説明する。図９〜図１２は、本実施の形態１による製造工程中の半導体装置の要部断面図である。
【００７５】
図９に示すように、前述の実施の形態１と同様にして、ＳＯＩ基板を準備し、ＳＯＩ基板を構成する半導体層ＳＬを加工することにより、第１光導波路ＷＯ１および第２光導波路ＷＯ２からなる光方向性結合器ＰＯ、並びに光導波路ＷＯ、光導波路ＷＯを挟んで一方の側に位置するｐ型の半導体ＰＲおよび他方の側に位置するｎ型の半導体ＮＲからなるｐｉｎ構造の光変調器ＰＣが形成される。
【００７６】
次に、光方向性結合器ＰＯおよび光変調器ＰＣを覆うように絶縁膜ＣＬの上面上に、第１層間絶縁膜ＩＤ１を形成する。第１層間絶縁膜ＩＤ１は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば２〜３μｍ程度である。
【００７７】
次に、第１層間絶縁膜ＩＤ１の上面を、例えばＣＭＰ法などにより平坦化した後、第１層間絶縁膜ＩＤ１に接続孔ＣＴ１を形成し、この接続孔ＣＴ１の内部に第１プラグＰＬ１を形成する。
【００７８】
次に、図１０に示すように、第１層間絶縁膜ＩＤ１および第１プラグＰＬ１の上面上に、第２層間絶縁膜ＩＤ２を形成する。第２層間絶縁膜ＩＤ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。
【００７９】
次に、レジストマスクを用いて、第２層間絶縁膜ＩＤ２をドライエッチング法により加工して、所定の領域に配線溝ＴＲを形成する。
【００８０】
次に、配線溝ＴＲの側面および底面を含む第２層間絶縁膜ＩＤ２の上面上に、例えばスパッタリング法などにより、反射率が５０％以下の低反射率材料、例えばタングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる低反射率膜ＬＲを形成する。低反射率膜ＬＲの厚さは、例えば１００〜５００ｎｍ程度、好ましくは３００ｎｍ程度である。続いて、光方向性結合器ＰＯの上方に形成された配線溝ＴＲの側面および底面に形成された低反射率膜ＬＲを残し、それ以外の低反射率膜ＬＲを除去する。なお、本実施の形態３では、光方向性結合器ＰＯの上方に形成された配線溝ＴＲの側面および底面のみに低反射率膜ＬＲを形成したが、他の領域の配線溝ＴＲの側面および底面に、低反射率膜ＬＲを形成してもよい。
【００８１】
次に、配線溝ＴＲの側面および底面を含む第２層間絶縁膜ＩＤ２の上面上に、バリアメタルＢＭを形成した後、例えばＣＶＤ法またはスパッタリング法により、銅（Ｃｕ）のシード層を形成し、さらに電解めっき法を用いてシード層上に銅（Ｃｕ）めっき膜ＣＭを形成する。銅（Ｃｕ）めっき膜ＣＭによって配線溝ＴＲの内部を埋め込む。例えば銅（Ｃｕ）めっき膜ＣＭにバリアメタルＢＭをさらに形成する場合は、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなり、その厚さは、例えば５〜２０ｎｍ程度である。
【００８２】
次に、図１１に示すように、配線溝ＴＲ以外の領域のバリアメタルＢＭおよび銅（Ｃｕ）めっき膜ＣＭを、例えばＣＭＰ法により除去して、銅（Ｃｕ）を主導電材料とする第１層目の配線Ｍ１を形成する。
【００８３】
次に、図１２に示すように、第２層間絶縁膜ＩＤ２および第１層目の配線Ｍ１の上面上に、第３層間絶縁膜ＩＤ３を形成する。第３層間絶縁膜ＩＤ３は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。
【００８４】
次に、第３層間絶縁膜ＩＤ３の上面を、例えばＣＭＰ法などにより平坦化した後、第３層間絶縁膜ＩＤ３に接続孔ＣＴ２を形成し、この接続孔ＣＴ２の内部に第２プラグＰＬ２を形成する。続いて、第３層間絶縁膜ＩＤ３の上面上に、第２プラグＰＬ２と電気的に接続する第２層目の配線Ｍ２を形成する。
【００８５】
その後、図８に示したように、第２層目の配線Ｍ２を覆うように保護膜ＴＣを形成した後、保護膜ＴＣを加工して、第２層目の配線Ｍ２の上面を露出させる。これにより、本実施の形態３による半導体装置が略完成する。
【００８６】
このように、本実施の形態３によれば、光方向性結合器ＰＯの上方に第１層目の配線Ｍ１を形成しても、低反射率膜ＬＲを、第１層目の配線Ｍ１の下面および側面に、第１層目の配線Ｍ１に接して形成したことにより、光方向性結合器ＰＯの第１光導波路ＷＯ１および第２光導波路ＷＯ２内を伝搬する光信号へ及ぼす、第１層目の配線Ｍ１で反射した光の影響が低減される。従って、光方向性結合器ＰＯの上方に、第１層目の配線Ｍ１を配置することが可能となり、第１層目の配線Ｍ１のレイアウトの制限が緩和されて、半導体チップを縮小することができる。
【００８７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００８８】
ＢＭ  バリアメタル
ＣＬ  絶縁層（ＢＯＸ層、下層クラッド層）
ＣＭ  銅めっき膜
ＣＴ１  接続孔（コンタクト・ホール）
ＣＴ２  接続孔（ビア・ホール）
ＩＤ１  第１層間絶縁膜（上層クラッド層）
ＩＤ２  第２層間絶縁膜
ＩＤ３  第３層間絶縁膜
ＩＤＡ  下層の絶縁膜
ＩＤＢ  上層の絶縁膜
ＬＲ  低反射率膜
Ｍ１  第１層目の配線
Ｍ２  第２層目の配線
ＮＲ  ｎ型の半導体
ＯＧＷ  光導波路
ＰＣ  光変調器
ＰＬ１  第１プラグ（埋め込み電極、埋め込みコンタクト）
ＰＬ２  第２プラグ（埋め込み電極、埋め込みコンタクト）
ＰＯ  光方向性結合器
ＰＲ  ｐ型の半導体
ＳＬ  半導体層（ＳＯＩ層）
ＳＵＢ  半導体基板
ＴＣ  保護膜
ＴＲ  配線溝
ＷＯ  光導波路（コア層）
ＷＯ１  第１光導波路（光を用いる伝送線路、コア層）
ＷＯ１ａ  第１光結合部
ＷＯ２  第２光導波路（光を用いる伝送線路、コア層）
ＷＯ２ａ  第２光結合部
【図１】
2016218132.tif 000003
【図２】
2016218132.tif 000004
【図３】
2016218132.tif 000005
【図４】
2016218132.tif 000006
【図５】
2016218132.tif 000007
【図６】
2016218132.tif 000008
【図７】
2016218132.tif 000009
【図８】
2016218132.tif 000010
【図９】
2016218132.tif 000011
【図１０】
2016218132.tif 000012
【図１１】
2016218132.tif 000013
【図１２】
2016218132.tif 000014