(57)【要約】【課題】バイポーラトランジスタのコレクタ−エミッタ間の電圧が低下しても、バイポーラトランジスタが負荷に流すことのできる最大電流の低下を抑制できる、電源制御装置を提供すること。【解決手段】フィードバック電圧が低下すると出力電圧を上昇させる電源回路を制御する電源制御装置であって、前記電源回路の前記出力電圧の出力部に接続されるエミッタと、負荷に接続されるコレクタとを有するバイポーラトランジスタと、前記コレクタから出力される電源電圧から、前記フィードバック電圧を生成するフィードバック回路とを備え、前記フィードバック回路は、前記バイポーラトランジスタのコレクタ−エミッタ間電圧を検出する検出回路と、前記コレクタ−エミッタ間電圧が所定の電圧以下に低下したことが前記検出回路により検出された場合、前記電源電圧を分圧して前記フィードバック電圧を低下させる分圧回路とを有する、電源制御装置。【選択図】図１
2016218524.tif 000002
【特許請求の範囲】
【請求項１】
フィードバック電圧が低下すると出力電圧を上昇させる電源回路を制御する電源制御装置であって、
前記電源回路の前記出力電圧の出力部に接続されるエミッタと、負荷に接続されるコレクタとを有するバイポーラトランジスタと、
前記コレクタから出力される電源電圧から、前記フィードバック電圧を生成するフィードバック回路とを備え、
前記フィードバック回路は、
前記バイポーラトランジスタのコレクタ−エミッタ間電圧を検出する検出回路と、
前記コレクタ−エミッタ間電圧が所定の電圧以下に低下したことが前記検出回路により検出された場合、前記電源電圧を分圧して前記フィードバック電圧を低下させる分圧回路とを有する、電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御装置に関する。
【背景技術】
【０００２】
従来、ダイオードが並列に接続されたＦＥＴを介して、負荷に給電する、電源装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３２２１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の電源装置のように、ダイオードがＦＥＴに並列に接続されている構成では、電圧変動などが発生すると、ＦＥＴがオフ状態でも不要な電流がダイオードを経由して流れることがある。ダイオード及びＦＥＴを、バイポーラトランジスタに置き換えることにより、そのような不要な電流が流れることを防止することができる。
【０００５】
しかしながら、バイポーラトランジスタのコレクタ−エミッタ間の電圧が低下すると、バイポーラトランジスタの特性上、バイポーラトランジスタが負荷に流すことのできる最大電流は低下してしまう。
【０００６】
そこで、バイポーラトランジスタのコレクタ−エミッタ間の電圧が低下しても、バイポーラトランジスタが負荷に流すことのできる最大電流の低下を抑制できる、電源制御装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
一つの案では、
フィードバック電圧が低下すると出力電圧を上昇させる電源回路を制御する電源制御装置であって、
前記電源回路の前記出力電圧の出力部に接続されるエミッタと、負荷に接続されるコレクタとを有するバイポーラトランジスタと、
前記コレクタから出力される電源電圧から、前記フィードバック電圧を生成するフィードバック回路とを備え、
前記フィードバック回路は、
前記バイポーラトランジスタのコレクタ−エミッタ間電圧を検出する検出回路と、
前記コレクタ−エミッタ間電圧が所定の電圧以下に低下したことが前記検出回路により検出された場合、前記電源電圧を分圧して前記フィードバック電圧を低下させる分圧回路とを有する、電源制御装置が提供される。
【発明の効果】
【０００８】
一態様によれば、前記コレクタ−エミッタ間電圧が前記所定の電圧以下に低下すると、前記フィードバック電圧が低下するので、前記出力電圧は前記電源回路により上昇する。前記出力電圧の上昇に伴って、前記コレクタ−エミッタ間電圧は上昇するので、前記バイポーラトランジスタが前記負荷に流すことのできる最大電流の低下を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】電源制御装置を備える電源装置の第一の構成例を示す図である。
【図２】電源制御装置を備える電源装置の第二の構成例を示す図である。
【図３】電源制御装置を備える電源装置の第三の構成例を示す図である。
【図４】電源制御装置を備える電源装置の第四の構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に従って説明する。
【００１１】
図１は、電源制御装置を備える電源装置１の構成例を示す図である。電源装置１は、一定の電源電圧Ｖｃｃの直流電力を負荷９０に供給する装置の一例である。負荷９０は、例えば、電源電圧Ｖｃｃが入力されるＶｄｄ端子を有する中央演算処理装置（ＣＰＵ）である。電源電圧Ｖｃｃは、グランド基準の電圧であり、Ｖｄｄ端子は、電源入力端子である。
【００１２】
電源装置１は、共通の負荷９０に対して並列に接続される複数の電源回路を備え、当該複数の電源回路から負荷９０に電力を給電する冗長電源の一例である。図１の場合、電源装置１は、負荷９０に給電する第１の電源系統と第２の電源系統とを備え、第１の電源系統は、第１の電源回路１１と、第１の電源制御装置１０とを備え、第２の電源系統は、第２の電源回路２１と、第２の電源制御装置２０とを備える。
【００１３】
第２の電源回路２１は、第１の電源回路１１と同じ構成を有し、第２の電源制御装置２０は、第１の電源制御装置１０と同じ構成を有する。したがって、第２の電源回路２１及び第２の電源制御装置２０の説明については、第１の電源回路１１及び第１の電源制御装置１０の下記の説明を援用する。
【００１４】
第１の電源回路１１は、ＦＢ端子に入力されるフィードバック電圧Ｖｆが低下すると出力電圧Ｖｃｃ１を上昇させる電源回路の一例であり、一定の出力電圧Ｖｃｃ１の直流電力を生成する。ＦＢ端子は、フィードバック入力端子である。第１の電源回路１１は、入力電源電圧Ｖｂに基づいて出力電圧Ｖｃｃ１を生成する回路であり、出力電圧Ｖｃｃ１を出力する出力部１１ａを有する。
【００１５】
第１の電源回路１１は、出力電圧Ｖｃｃ１をフィードバックするのではなく電源電圧Ｖｃｃをフィードバックする。これにより、第１の電源回路１１は、バイポーラトランジスタＱ１２のコレクタ−エミッタ間の電圧降下変動によらずに、電源電圧Ｖｃｃが所定の目標電圧Ｖｔに維持されるように、出力電圧Ｖｃｃ１を制御できる。つまり、第１の電源回路１１は、負荷９０に流れる負荷電流の変化による電圧降下変動だけでなく、バイポーラトランジスタＱ１２の温度特性や電流特性のばらつきによる電圧降下変動も吸収できるので、負荷９０に供給される電源電圧Ｖｃｃを高精度に制御できる。
【００１６】
第１の電源回路１１は、例えば、電源ＩＣ１と、出力トランジスタＱ１１とを備えるシリーズレギュレータである。第１の電源回路１１は、ＤＣ−ＤＣコンバータであってもよい。電源ＩＣ１は、入力電源電圧Ｖｂが入力される＋Ｂ端子と、フィードバック電圧Ｖｆが入力されるＦＢ端子と、出力トランジスタＱ１１のベース電流を制御するｏｕｔ端子とを有する。
【００１７】
出力トランジスタＱ１１は、入力電源電圧Ｖｂが入力されるエミッタと、出力電圧Ｖｃｃ１を出力するコレクタと、ｏｕｔ端子に接続されるベースとを有するＰＮＰ型のバイポーラトランジスタである。
【００１８】
他の電源系統の第２の電源回路２１又は第２のバイポーラトランジスタＱ２２の出力変動により、電源電圧Ｖｃｃが目標電圧Ｖｔを超える場合がある。このような場合、電源ＩＣ１は、フィードバック電圧Ｖｆに基づいてバイポーラトランジスタＱ１１のベース電流を絞ることで、第１の電源回路１１の出力電流を減少させる。
【００１９】
第１の電源制御装置１０は、一定の電源電圧Ｖｃｃが生成されるように、第１の電源回路１１を制御する装置の一例である。第１の電源制御装置１０は、第１の制御スイッチ回路１３と、第１のフィードバック回路１２とを備える。第１の制御スイッチ回路１３は、ＰＮＰ型の第１のバイポーラトランジスタＱ１２を有する。
【００２０】
第１のバイポーラトランジスタＱ１２は、第１の電源回路１１の出力電圧Ｖｃｃ１の出力部１１ａに接続されるエミッタと、負荷９０に接続されるコレクタと、ベース抵抗Ｒ１１を介してグランドに接続されるベースとを有する制御スイッチである。第１のバイポーラトランジスタＱ１２は、出力部１１ａと負荷９０との間に直列に挿入される。
【００２１】
第１の制御スイッチ回路１３は、第１の電源回路１１の出力が正常な場合、第１のバイポーラトランジスタＱ１２のオンにより、電源電圧Ｖｃｃの直流電力を負荷９０に供給する。一方、第１の制御スイッチ回路１３は、第１の電源回路１１の出力が異常な場合（例えば、過電圧、短絡又は異常な電圧低下など）、第１のバイポーラトランジスタＱ１２のオフにより、電源電圧Ｖｃｃの電位部から第１の電源回路１１への逆流を防止する。
【００２２】
第１のバイポーラトランジスタＱ１２は、出力電圧Ｖｃｃ１がベース−エミッタ間の順方向電圧以上になると、抵抗Ｒ１１で決まるベース電流がベースに流れ、出力電圧Ｖｃｃ１から電圧Ｖｃｅを減じた電圧である電源電圧Ｖｃｃが負荷９０に供給される。
【００２３】
バイパススイッチＱ１３は、出力電圧Ｖｃｃ１が（Ｖｚｄ１＋Ｖｂｅ１）よりも大きい過電圧状態で、第１のバイポーラトランジスタＱ１２のベース電流をバイパスし、第１のバイポーラトランジスタＱ１２を強制的にオフするＰＮＰ型のバイポーラトランジスタである。Ｖｚｄ１は、ツェナーダイオードＺＤ１のツェナー電圧であり、Ｖｂｅ１は、バイパススイッチＱ１３のベース−エミッタ間の電圧である。抵抗Ｒ１３は、バイパススイッチＱ１３のベース−エミッタ間に接続され、バイパススイッチＱ１３のベースは、抵抗Ｒ１２とツェナーダイオードＺＤ１を介してグランドに接続される。
【００２４】
第１のフィードバック回路１２は、第１のバイポーラトランジスタＱ１２のコレクタから出力される電源電圧Ｖｃｃから、ＦＢ端子に入力されるフィードバック電圧Ｖｆを生成する回路の一例である。第１のフィードバック回路１２は、例えば、第１の検出回路１７と、第１の分圧回路１８とを有する補正回路である。
【００２５】
第１の検出回路１７は、第１のバイポーラトランジスタＱ１２のコレクタ−エミッタ間の電圧Ｖｃｅを検出する検出回路の一例である。第１の検出回路１７は、例えば、抵抗Ｒ１７と、抵抗Ｒ１８と、第１のコンパレータＣＭＰ１とを有する。抵抗Ｒ１７は、第１のバイポーラトランジスタＱ１２のエミッタに接続される一端と、第１のコンパレータＣＭＰ１の非反転入力端子に接続される他端とを有する。抵抗Ｒ１８は、グランドに接続される一端と、第１のコンパレータＣＭＰ１の非反転入力端子に接続される他端とを有する。第１のコンパレータＣＭＰ１の反転入力端子は、第１のバイポーラトランジスタＱ１２のコレクタに接続される。
【００２６】
第１の分圧回路１８は、第１のバイポーラトランジスタＱ１２のコレクタ−エミッタ間の電圧Ｖｃｅが所定の閾値電圧Ｖｔｈ以下に低下したことが第１の検出回路１７により検出された場合、電源電圧Ｖｃｃを分圧することによりフィードバック電圧Ｖｆを低下させる分圧回路の一例である。
【００２７】
第１の電源回路１１と負荷９０との間に第１のバイポーラトランジスタＱ１２が使用される場合、通常の電流が第１のバイポーラトランジスタＱ１２のコレクタ−エミッタ間に流れている状態では、例えば０．２〜０．３Ｖの電圧降下がコレクタ−エミッタ間に発生する。しかし、コレクタ−エミッタ間の電圧降下が０．１Ｖ以下になると、バイポーラトランジスタのＶｃｅ−Ｉｃ特性（電圧Ｖｃｅとコレクタ電流Ｉｃとの相関特性）により、電流がほとんど流れない（例えば、１００ｍＡ未満）。このように、第１のバイポーラトランジスタＱ１２のコレクタ−エミッタ間の電圧降下が０．１Ｖ以下になるのは、第１の電源回路１１の出力電圧Ｖｃｃ１が、他系統の第２の電源回路２１の出力電圧Ｖｃｃ２よりも０．１〜０．２Ｖ程度低いためである。
【００２８】
そこで、例えば、第１の分圧回路１８は、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅが閾値電圧Ｖｔｈ（例えば、０．２Ｖ）以下に低下したことが検出された場合、電源電圧Ｖｃｃを分圧することによってフィードバック電圧Ｖｆを低下させる。これにより、出力電圧Ｖｃｃ１は第１の電源回路１１により上昇するので、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅも上昇する。よって、第１のバイポーラトランジスタＱ１２のコレクタから出力される電圧が、第２のバイポーラトランジスタＱ２２のコレクタから出力される電圧と同程度となるので、第１の電源系統と第２の電源系統との出力電流の差を低減することができる。このように、複数の電源系統間の出力電流が平衡するので、一部の電源系統への電流集中を回避し、電流集中によるトランジスタや平滑コンデンサなどの過熱や大型化を防止することができる。
【００２９】
例えば、Ｖｃｃ１＝５Ｖ，Ｒ１７＝２００Ω、Ｒ１８＝４．８ｋΩの場合、抵抗Ｒ１７の電圧降下は０．２Ｖであり、非反転入力端子の電圧は、４．８Ｖである。つまり、抵抗Ｒ１７の電圧降下分の０．２Ｖが、上述の閾値電圧Ｖｔｈに相当する。一方、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅが０．１Ｖの場合、電源電圧Ｖｃｃは、４．９Ｖ（＝Ｖｃｃ１−Ｖｃｅ）である。したがって、コンパレータＣＭＰ１は、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅが閾値電圧Ｖｔｈよりも低い０．１Ｖであるため、ローレベルの電圧ＶＬを出力する。この場合のフィードバック電圧Ｖｆは、
Ｖｆ＝Ｒ１５／（Ｒ１４＋Ｒ１５）×（Ｖｃｃ−ＶＬ）＋ＶＬ
と表すことができる。つまり、第１の分圧回路１８は、フィードバック電圧Ｖｆを、電圧Ｖｃｅが閾値電圧Ｖｔｈを超えている場合の電圧値よりも低下させる。例えば、Ｒ１４＝１５０Ω、Ｒ１５＝４．７ｋΩ、ＶＬ＝０．１５Ｖである。
【００３０】
フィードバック電圧Ｖｆが低下することにより、出力電圧Ｖｃｃ１は第１の電源回路１１により上昇するので、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅも上昇する。第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅの上昇により、第１のバイポーラトランジスタＱ１２のコレクタから出力されるコレクタ電流Ｉｃが増加する。その結果、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅと第２のバイポーラトランジスタＱ２２の電圧Ｖｃｅとがほぼ同じ電圧値（例えば、０．２Ｖ）で平衡する。したがって、第１のフィードバック回路１２が追加されることによって、第１のフィードバック回路１２が無い場合に比べて、他の電源系統との出力電流の差が縮小される。これにより、電源回路の出力トランジスタＱ１のようなパワー素子の温度差が縮小し、一部の電源回路に電流が集中する場合と比較して、パワー素子の温度低減により、耐久寿命が向上する。
【００３１】
図２は、電源制御装置を備える電源装置２の構成例を示す図である。図１の形態と同一構成については、図１の上述の説明を援用し、当該同一構成についての説明を省略する。
【００３２】
電源装置２は、第１の電源回路１１と第３の電源制御装置３０とを第１の電源系統として備え、第２の電源回路２１と第４の電源制御装置４０とを第２の電源系統として備える。第４の電源制御装置４０は、第３の電源制御装置３０と同じ構成を有する。したがって、第２の電源系統の説明については、第１の電源系統の下記の説明を援用する。
【００３３】
第３の電源制御装置３０は、第１の制御スイッチ回路１３と、第３のフィードバック回路１４とを備える。第４の電源制御装置４０は、第２の制御スイッチ回路２３と、第４のフィードバック回路２４とを備える。
【００３４】
第３のフィードバック回路１４は、図１の第１のフィードバック回路１２の補正機能に加えて、第４のフィードバック回路２４の補正機能を休止させる機能を備える。第３のフィードバック回路１４は、第１のバイポーラトランジスタＱ１２のＶｃｅが閾値電圧Ｖｔｈ以下である場合、第４のフィードバック回路２４の補正機能を休止させるコンパレータＣＭＰ１２を備える。
【００３５】
同様に、第４のフィードバック回路２４は、図１の第２のフィードバック回路２２の補正機能に加えて、第３のフィードバック回路１４の補正機能を休止させる機能を備える。第４のフィードバック回路２４は、第２のバイポーラトランジスタＱ２２のＶｃｅが閾値電圧Ｖｔｈ以下である場合、第３のフィードバック回路１４の補正機能を休止させるコンパレータＣＭＰ２２を備える。
【００３６】
負荷９０に流れる負荷電流が低下すると、第２のバイポーラトランジスタＱ２２の電圧Ｖｃｅが閾値電圧以下となり、コンパレータＣＭＰ２２は、ローレベルを出力する。これにより、コンパレータＣＭＰ１の反転入力端子の入力電圧は、０．１Ｖ程度に低下し、第１のバイポーラトランジスタＱ１２のＶｃｅによらずに、コンパレータＣＭＰ１の出力はハイレベルに固定される。これにより、第３のフィードバック回路１４の補正機能（つまり、第１の分圧回路１８による分圧機能）は休止する。このような休止機能を備えることで、第１と第２の電源系統間で出力電流のアンバランスが発生していなくても、第１のバイポーラトランジスタＱ１２から出力されるコレクタ電流が小さいために、第３のフィードバック回路１４の補正が誤って実行されることを防止することができる。
【００３７】
第３のフィードバック回路１４は、コンパレータＣＭＰ１の反転入力端子と電源電圧Ｖｃｃの電位部との間に、抵抗Ｒ１９を有する。抵抗Ｒ１９により、コンパレータＣＭＰ２２のローレベルの出力時、電源電圧Ｖｃｃの電位部からコンパレータＣＭＰ２２への流入電流は制限され、コンパレータＣＭＰ１の反転入力端子の入力電圧は、コンパレータＣＭＰ１の非反転入力端子よりも確実に下がる。よって、コンパレータＣＭＰ２２は、第３のフィードバック回路１４の補正機能を確実に休止できる。
【００３８】
同様に、第４のフィードバック回路２４は、コンパレータＣＭＰ２の反転入力端子と電源電圧Ｖｃｃの電位部との間に、抵抗Ｒ２９を有する。抵抗Ｒ２９により、コンパレータＣＭＰ１２のローレベルの出力時、電源電圧Ｖｃｃの電位部からコンパレータＣＭＰ１２への流入電流は制限され、コンパレータＣＭＰ２の反転入力端子の入力電圧は、コンパレータＣＭＰ２の非反転入力端子よりも確実に下がる。よって、コンパレータＣＭＰ１２は、第４のフィードバック回路２４の補正機能を確実に休止できる。
【００３９】
図３は、電源制御装置を備える電源装置３の構成例を示す図である。図１，２の形態と同一構成については、図１，２の上述の説明を援用し、当該同一構成についての説明を省略する。
【００４０】
電源装置３は、第１の電源回路１１と第５の電源制御装置５０とを第１の電源系統として備え、第２の電源回路２１と第６の電源制御装置６０とを第２の電源系統として備える。第６の電源制御装置６０は、第５の電源制御装置５０と同じ構成を有する。したがって、第２の電源系統の説明については、第１の電源系統の下記の説明を援用する。
【００４１】
第５の電源制御装置５０は、第１の制御スイッチ回路１３と、第５のフィードバック回路１５とを備える。第６の電源制御装置６０は、第２の制御スイッチ回路２３と、第６のフィードバック回路２５とを備える。
【００４２】
第５のフィードバック回路１５は、図１の第１のフィードバック回路１２の補正機能に加えて、フィードバック電圧Ｖｆの分圧機能をキャンセルする機能を備える。第５のフィードバック回路１５は、自電源回路（第１の電源回路１１）の出力電圧Ｖｃｃ１が他電源回路（第２の電源回路２１）の出力電圧Ｖｃｃ２よりも高い場合、フィードバック電圧Ｖｆを分圧する機能をキャンセルするコンパレータＣＭＰ１３を備える。
【００４３】
同様に、第６のフィードバック回路２５は、図１の第２のフィードバック回路２２の補正機能に加えて、フィードバック電圧Ｖｆの分圧機能をキャンセルする機能を備える。第６のフィードバック回路２５は、自電源回路（第２の電源回路２１）の出力電圧Ｖｃｃ２が他電源回路（第１の電源回路１１）の出力電圧Ｖｃｃ１よりも高い場合、フィードバック電圧Ｖｆを分圧する機能をキャンセルするコンパレータＣＭＰ２３を備える。
【００４４】
自電源回路が他電源回路よりも出力電圧が高く、且つ、軽負荷或いは電圧Ｖｃｅのばらつきにより電圧Ｖｃｅが閾値電圧Ｖｔｈ以下となる場合について説明する。
【００４５】
例えば、Ｖｃｃ２＝４．９Ｖ，Ｖｃｃ１＝５．０Ｖ，Ｒ１７＝２００Ω，Ｒ１８＝４．８ｋΩの場合、抵抗Ｒ１７の電圧降下分は０．２Ｖとなる。このとき、コンパレータＣＭＰ１３の出力レベルは、ローレベルとなり、コンパレータＣＭＰ１の反転入力端子はローレベルとなる。そのため、電圧Ｖｃｅに関係なく、コンパレータＣＭＰ１の出力はハイレベルに固定されるので、フィードバック電圧Ｖｆは分圧されない。フィードバック電圧Ｖｆは、電源電圧Ｖｃｃがそのままフィードバックされる。
【００４６】
したがって、自電源回路が最高出力を出力し、且つ、軽負荷或いはＶｃｅのばらつきが生じている場合、フィードバック回路による不要な電圧補正が回避され、負荷への供給電圧精度の低下を回避することができる。
【００４７】
図４は、電源制御装置を備える電源装置４の構成例を示す図である。図１の形態と同一構成については、図１の上述の説明を援用し、当該同一構成についての説明を省略する。
【００４８】
電源装置４は、第１の電源回路１１と第７の電源制御装置７０とを第１の電源系統として備え、第２の電源回路２１と第８の電源制御装置８０とを第２の電源系統として備える。第８の電源制御装置８０は、第７の電源制御装置７０と同じ構成を有する。したがって、第２の電源系統の説明については、第１の電源系統の下記の説明を援用する。
【００４９】
第７の電源制御装置７０は、第１の制御スイッチ回路１３と、差動増幅器ＯＰ１を有する第７のフィードバック回路１６とを備える。第８の電源制御装置８０は、第２の制御スイッチ回路２３と、差動増幅器ＯＰ２を有する第８のフィードバック回路２６とを備える。
【００５０】
図１の第１のフィードバック回路１２は、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅが閾値電圧Ｖｔｈ以下の場合、電源電圧Ｖｃｃを分圧したフィードバック電圧Ｖｆを電源ＩＣ１のＦＢ端子に印加することで、出力電圧Ｖｃｃ１を上昇させている。これに対し、図４の第７のフィードバック回路１６は、第１のバイポーラトランジスタのＶｃｅを差動増幅器ＯＰ１で増幅し、その増幅した電圧と電源電圧Ｖｃｃとの電位差を抵抗Ｒ１５，Ｒ１４で分圧し、その分圧電圧をフィードバック電圧ＶｆとしてＦＢ端子に供給する。これにより、第１の電源回路１１の出力電圧Ｖｃｃ１を連続的に上昇補正させることができる。
【００５１】
第１の電源回路１１は、フィードバック電圧Ｖｆが所定の目標電圧Ｖｔになるように動作する。図４の場合、
Ｖｆ＝Ｖｃｃ×Ｒ１５／（Ｒ１５＋Ｒ１４）
＋（Ｖｃｅ×Ｒ３７／Ｒ３６）×Ｒ１４／（Ｒ１５＋Ｒ１４）
と表すことができる。
【００５２】
Ｒ１４＝３００Ω、Ｒ１５＝４．７ｋΩ、Ｒ３６＝Ｒ３８＝９１０Ω、Ｒ３７＝Ｒ３９＝１５ｋΩ、Ｖｃｃ２＝５．１Ｖ，Ｖｃｃ１＝５．０Ｖ，フィードバック電圧Ｖｆの目標電圧Ｖｔ＝５Ｖ、第１のバイポーラトランジスタＱ１２のＶｃｅ＝０．１Ｖの場合、差動増幅器ＯＰ１の出力電圧は１．６５Ｖ，フィードバック電圧Ｖｆは４．７１Ｖとなる。フィードバック電圧Ｖｆは目標電圧Ｖｔの５Ｖ未満のため、電源ＩＣ１内の誤差増幅器により、出力トランジスタＱ１１のベース電流が増加し、Ｖｃｃ１＝５．３Ｖ、第１のバイポーラトランジスタＱ１２の電圧Ｖｃｅは０．３Ｖとなる。その結果、差動増幅器ＯＰ１の出力電圧は４．９５Ｖ、フィードバック電圧Ｖｆは５．０となるので、出力電圧Ｖｃｃ１と電源電圧Ｖｃｃとはほぼ平衡する。
【００５３】
以上、電源制御装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００５４】
例えば、フィードバック回路は、バイポーラトランジスタのコレクタ−エミッタ間電圧が所定の電圧以下に低下したことが検出された場合、自電源回路の出力電圧の目標電圧を上昇させてもよい。これにより、出力電圧は自電源回路により上昇する。よって、出力電圧の上昇に伴って、自電源回路に直列接続されるバイポーラトランジスタのコレクタ−エミッタ間の電圧は上昇するので、当該バイポーラトランジスタが負荷に流すことのできる最大電流の低下を抑制することができる。
【符号の説明】
【００５５】
１  電源装置
１０  第１の電源制御装置
１１  第１の電源回路
１２  第１のフィードバック回路
１３  第１の制御スイッチ回路
１７  第１の検出回路
１８  第１の分圧回路
９０  負荷
Ｑ１２  第１のバイポーラトランジスタ
【図１】
2016218524.tif 000003
【図２】
2016218524.tif 000004
【図３】
2016218524.tif 000005
【図４】
2016218524.tif 000006