(57)【要約】      （修正有）【課題】２種類のエミッタ領域を有するエミッタを備えるバイポーラトランジスタデバイスを提供する。【解決手段】第１の表面を有する半導体本体１００と、半導体本体内の、第１のドーピング型のベース領域１０、及び第１のエミッタ領域２０と、を含むバイポーラ半導体デバイスである。第１のエミッタ領域は第１の表面に隣接し、第１のドーピング型と相補的な第２のドーピング型の複数の第１の種類のエミッタ領域２１、第２のドーピング型の複数の第２の種類のエミッタ領域２２、第１のドーピング型の複数の第３の種類のエミッタ領域２３、及び再結合中心を含む再結合領域２４を含む。【選択図】図１
2016189465.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラ半導体デバイスであって、
第１の表面を有する半導体本体と、
前記半導体本体内の、第１のドーピング型のベース領域、および第１のエミッタ領域と、
を含み、
前記第１のエミッタ領域は前記第１の表面に隣接し、前記第１のドーピング型と相補的な第２のドーピング型の複数の第１の種類のエミッタ領域、前記第２のドーピング型の複数の第２の種類のエミッタ領域、前記第１のドーピング型の複数の第３の種類のエミッタ領域、および再結合中心を含む再結合領域を含み、
前記第１の種類のエミッタ領域および前記第２の種類のエミッタ領域は前記第１の表面から前記半導体本体内へ延在し、
前記第１の種類のエミッタ領域は、前記第２の種類のエミッタ領域よりも高いドーピング濃度を有し、前記第１の表面から前記半導体本体内へより深く延在し、
前記第３の種類のエミッタ領域は前記第１の種類のエミッタ領域および前記第２の種類のエミッタ領域に隣接し、
前記再結合領域は、少なくとも、前記第１の種類のエミッタ領域および前記第３の種類のエミッタ領域内に配置される、
バイポーラ半導体デバイス。
【請求項２】
前記ベース領域と前記第１のエミッタ領域との間の前記第１のドーピング型のフィールドストップ領域をさらに含み、
前記フィールドストップ領域のドーピング濃度は前記ベース領域の前記ドーピング濃度よりも高い、
請求項１に記載のバイポーラ半導体デバイス。
【請求項３】
前記フィールドストップ領域の最小ドーピング濃度と前記ベース領域の最大ドーピング濃度との比が２〜４である、請求項２に記載のバイポーラ半導体デバイス。
【請求項４】
前記第１の種類のエミッタ領域内の前記再結合領域内における電荷キャリア寿命と前記第３の種類のエミッタ領域内の前記再結合領域内における電荷キャリア寿命との比が２〜４である、請求項１に記載のバイポーラ半導体デバイス。
【請求項５】
前記第１の種類のエミッタ領域および前記第２の種類のエミッタ領域の外部の前記再結合領域内における電荷キャリア寿命が、
１００ナノ秒〜５０マイクロ秒、
５００ナノ秒〜３０マイクロ秒、および
１マイクロ秒〜２０マイクロ秒、
のうちの１つである、請求項１に記載のバイポーラ半導体デバイス。
【請求項６】
前記第３の種類のエミッタ領域が前記半導体本体の垂直方向において前記第２の種類のエミッタ領域に隣接し、前記半導体本体の水平方向において前記第１の種類のエミッタ領域に隣接する、請求項１に記載のバイポーラ半導体デバイス。
【請求項７】
前記半導体本体の水平面内において、前記第１の種類のエミッタ領域および前記第２の種類のエミッタ領域が、
細長形、
リング形、および
長方形、
からなる群から選択される形状を各々有する、請求項１に記載のバイポーラ半導体デバイス。
【請求項８】
前記半導体本体の水平面内において、前記複数の第１の種類のエミッタ領域および前記複数の第２の種類のエミッタ領域のうちの一方が格子の形状を有する、請求項１に記載のバイポーラ半導体デバイス。
【請求項９】
前記第１のエミッタ領域から離間配置される前記第２のドーピング型の第２のエミッタ領域をさらに含み、
前記ベース領域が前記第１のエミッタ領域と前記第２のエミッタ領域との間に配置される、
請求項１に記載のバイポーラ半導体デバイス。
【請求項１０】
前記第２のエミッタ領域と前記ベース領域との間の前記第１のドーピング型の本体領域と、
前記本体領域と隣り合い、ゲート誘電体によって前記本体領域から誘電的に絶縁されるゲート電極と、
をさらに含む、請求項１に記載のバイポーラ半導体デバイス。
【請求項１１】
前記第１の表面から前記第１のエミッタ領域を貫いて延在する前記第１のドーピング型のエミッタ短絡部をさらに含む、請求項１０に記載のバイポーラ半導体デバイス。
【請求項１２】
前記半導体本体の垂直方向における前記第１の種類の半導体領域の深さが０．３マイクロメートル〜１マイクロメートルの範囲から選択され、
前記半導体本体の横方向における前記第１の種類の半導体領域の幅が０．５マイクロメートル〜５０マイクロメートルの範囲から選択される、
請求項１に記載のバイポーラ半導体デバイス。
【請求項１３】
方法であって、
第１の打ち込みプロセスにおいて、１つの導電型のドーパント原子を半導体本体の第１の表面の第１の表面区分内に打ち込むこと、および前記打ち込むことの最中に、前記第１の表面の第２の表面区分を被覆することと、
第１の活性化プロセスにおいて、前記第１の表面区分の下方に第１のドープ領域を形成するために、前記第１の打ち込みプロセスにおいて打ち込まれた前記ドーパント原子の少なくとも一部分を活性化することと、
第２の打ち込みプロセスにおいて、前記１つの導電型のドーパント原子を前記第１の表面区分および前記第２の表面区分内に打ち込むことと、
第２の活性化プロセスにおいて、第２のドープ領域および再結合領域を、前記再結合領域が前記第２のドープ領域よりも前記第２の表面領域から大きく離間配置されるように、形成するために、前記第２の打ち込みプロセスにおいて打ち込まれた前記ドーパント原子の一部分のみを活性化することと、
を含む、方法。
【請求項１４】
前記第１の打ち込みプロセスにおいて打ち込まれた前記ドーパント原子の少なくとも一部分を活性化することが、レーザアニールプロセスを含む、請求項１３に記載の方法。
【請求項１５】
前記レーザアニールプロセスの継続時間が１００〜１０００ナノ秒である、請求項１４に記載の方法。
【請求項１６】
前記第２の打ち込みプロセスにおいて打ち込まれた前記ドーパント原子の一部分のみを活性化することが、３５０〜４５０℃の温度におけるアニールプロセスを含む、請求項１３に記載の方法。
【請求項１７】
前記温度プロセスの継続時間が３０分〜５時間である、請求項１６に記載の方法。
【請求項１８】
前記第１の打ち込みプロセスおよび前記第２の打ち込みプロセスの少なくとも一方における前記ドーパント原子が、
ホウ素原子、
アルミニウム原子、
インジウム原子、および
ガリウム原子、
からなる群から選択される、請求項１３に記載の方法。
【請求項１９】
前記第１の打ち込みプロセスが少なくとも１つの第１の打ち込みエネルギーを含み、前記第２の打ち込みプロセスが少なくとも１つの第２の打ち込みエネルギーを含み、
前記少なくとも１つの第１の打ち込みエネルギー、前記少なくとも１つの第２の打ち込みエネルギー、前記第１の活性化プロセスおよび前記第２の活性化プロセスが、前記第１のドープ領域が前記第２のドープ領域よりも前記第１の表面から前記半導体本体内へ深く延在するように、互いに適合される、
請求項１３に記載の方法。
【請求項２０】
前記少なくとも１つの第１の打ち込みエネルギー、前記少なくとも１つの第２の打ち込みエネルギー、前記第１の活性化プロセスおよび前記第２の活性化プロセスが、前記第１の表面から見た時の前記第１のドープ領域の深さが、前記第１の表面から見た時の前記第２のドープ領域の深さの１．５倍〜５倍となるように、互いに適合される、請求項１９に記載の方法。
【請求項２１】
前記第１の打ち込みエネルギーが、前記打ち込まれたイオンの投影飛程が２０ナノメートル〜５００ナノメートルになるように、選定される、請求項１９に記載の方法。
【請求項２２】
前記第１の打ち込みプロセスにおける前記ドーパントがホウ素を含み、
前記打ち込みエネルギーが、２０ｋｅＶ〜５００ｋｅＶの範囲から、または２０ｋｅＶ〜２００ｋｅＶの範囲から選択される、
請求項２１に記載の方法。
【請求項２３】
前記第１の打ち込みプロセスにおける打ち込みドーズが１Ｅ１４ｃｍ−２よりも高い、請求項１３〜２２のいずれか一項に記載の方法。
【請求項２４】
前記第２の打ち込みプロセスにおける打ち込みドーズが１Ｅ１５ｃｍ−２よりも低い、請求項１３〜２３のいずれか一項に記載の方法。
【請求項２５】
前記第１の表面から離間配置される第２のドーピング型のフィールドストップ領域を形成することをさらに含む、請求項１３〜２４のいずれか一項に記載の方法。
【請求項２６】
前記フィールドストップ領域が第１のエミッタ領域の前に形成される、請求項２５に記載の方法。
【請求項２７】
前記第１の表面区分および前記第２の表面区分が、
細長形、
リング形、および
長方形、
からなる群から選択される形状を各々有する、請求項１３〜２６のいずれか一項に記載の方法。
【請求項２８】
前記第１の表面区分および前記第２の表面区分の一方が格子の形を有する、請求項１３〜２６のいずれか一項に記載の方法。
【請求項２９】
前記第１の表面区分が楕円形表面区分である、請求項１３〜２６のいずれか一項に記載の方法。
【請求項３０】
前記第１の表面区分の面積と前記第２の表面区分の面積との比が０．０５〜５である、請求項１３〜２８のいずれか一項に記載の方法。
【請求項３１】
第１のエミッタ領域から離間配置される第２のエミッタ領域を、ベース領域が前記第１のエミッタ領域と前記第２のエミッタ領域との間に配置されるように、形成することをさらに含む、請求項１３〜３０のいずれか一項に記載の方法。
【請求項３２】
前記第２のエミッタ領域と前記ベース領域との間の前記第１の導電型の本体領域を形成することと、
前記本体領域と隣り合い、前記本体領域から誘電的に絶縁されるゲート電極を形成することと、
をさらに含む、請求項３１に記載の方法。
【請求項３３】
前記第１の表面から前記第１のエミッタ領域を貫いて延在する前記第１のドーピング型のエミッタ短絡部を形成することをさらに含む、請求項３２に記載の方法。
【請求項３４】
前記半導体本体が内部領域および縁部領域を含み、
前記複数のトランジスタセルを形成することが、前記複数のトランジスタセルを前記内部領域内に形成することを含み、
前記第１のドープ領域を形成することが、前記第１のドープ領域を前記内部領域内にのみ形成することを含む、
請求項１３〜３３のいずれか一項に記載の方法。
【請求項３５】
前記第１の打ち込みプロセスが、前記１つの導電型の前記ドーパント原子を、前記ドーパント原子が打ち込まれる前記第１の表面積の幅が０．５マイクロメートル〜５０マイクロメートルの範囲から選択されるように、打ち込むことを含む、請求項１３〜３４のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概して、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ）などの、バイポーラトランジスタデバイスに関する。
【背景技術】
【０００２】
ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）は、様々な種類の電気負荷のスイッチングのために広く用いられる。例えば、ＩＧＢＴは、ほんの数例を挙げると、電力変換用途、電気駆動用途、または照明用途において使用することができる。
【０００３】
ＩＧＢＴは、相補的なドーピング型（導電型）を有する、コレクタ領域（しばしば、ドレイン領域と呼ばれる）およびエミッタ領域（しばしば、ソース領域と呼ばれる）を含む、電圧制御型ＭＯＳトランジスタデバイスである。ＩＧＢＴは、ゲート誘電体によって本体領域から誘電的に絶縁され、本体領域と隣り合い、本体領域と隣り合ってエミッタ領域からベース領域（ドリフト領域）へ延在する、ゲート電極をさらに含む。ベース領域は本体領域とコレクタ領域との間に配置される。ＩＧＢＴのオン状態では、ゲート電極はエミッタ領域とベース領域との間の本体領域内に導通チャネルを作り出し、それにより、エミッタ領域は第１の導電型の電荷キャリアをドリフト領域内に注入することができる。同時に、コレクタ領域は第２の導電型の電荷キャリアをベース領域内に注入し、第１および第２の導電型の電荷キャリアはベース領域内で電荷キャリアプラズマを形成する。この電荷キャリアプラズマによりＩＧＢＴの比較的低い導通損失がもたらされる。
【０００４】
ＩＧＢＴの関連動作パラメータは、飽和電圧（しばしば、ＶＣＥｓａｔと呼ばれる）、ターンオフスイッチング損失（しばしば、Ｅｏｆｆと呼ばれる）、および電流ロバスト性（短絡能力と呼ばれる場合もある）である。後者は、ＩＧＢＴが、特定の時間量（例えば、１０μｓ）の間、破壊されずに導通可能な最大電流レベル、またはＩＧＢＴを破壊するのに要する電流レベルのいずれかによって定義することができる。従来のＩＧＢＴ設計では、飽和電圧が減少するにつれてスイッチング損失が増大し、その逆も成り立つという、飽和電圧とスイッチング損失との間のトレードオフが存在する。さらに、スイッチング損失が増大するにつれて電流ロバスト性が増大するという、スイッチング損失と電流ロバスト性との間のトレードオフが存在する。
【０００５】
それゆえ、ＩＧＢＴなどの、バイポーラ半導体デバイスの電流ロバスト性を増大させる必要がある。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｓ．Ｍ．Ｓｚｅ：「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ，Ｐｈｙｓｉｃｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ」、ｐａｇｅ  ７３，Ｊｏｎ  Ｗｉｌｅｙ＆Ｓｏｎｓ，１９８５，ＩＳＢＮ  ０−４７１−８７４２４−８
【発明の概要】
【課題を解決するための手段】
【０００７】
一実施形態はバイポーラ半導体デバイスに関する。バイポーラ半導体デバイスは、第１の表面を有する半導体本体と、半導体本体内の、第１のドーピング型のベース領域、および第１のエミッタ領域と、を含む。第１のエミッタ領域は第１の表面に隣接し、第１のドーピング型と相補的な第２のドーピング型の複数の第１の種類のエミッタ領域、第２のドーピング型の複数の第２の種類のエミッタ領域、第１のドーピング型の複数の第３の種類のエミッタ領域、および再結合中心を含む再結合領域を含む。第１の種類のエミッタ領域および第２の種類のエミッタ領域は第１の表面から半導体本体内へ延在する。第１の種類のエミッタ領域は、第２の種類のエミッタ領域よりも高いドーピング濃度を有し、第１の表面から半導体本体内へより深く延在し、第３の種類のエミッタ領域は第１の種類のエミッタ領域および第２の種類のエミッタ領域に隣接し、再結合領域は、少なくとも、第１の種類のエミッタ領域および第３の種類のエミッタ領域内に配置される。
【０００８】
別の実施形態は、バイポーラ半導体デバイス内のエミッタ領域を製作するための方法に関する。本方法は、第１の打ち込みプロセスにおいて、第１の導電型のドーパント原子を半導体本体の第１の表面の第１の表面区分内に打ち込むこと、およびこの打ち込むことの最中に、第１の表面の第２の表面区分を被覆することと、第１の活性化プロセスにおいて、第１の表面区分の下方に第１のドープ領域を形成するために、第１の打ち込みプロセスにおいて打ち込まれたドーパント原子の少なくとも一部分を活性化することと、第２の打ち込みプロセスにおいて、第１の導電型のドーパント原子を第１の表面区分および第２の表面区分内に打ち込むことと、第２の活性化プロセスにおいて、第２のドープ領域および再結合領域を、再結合領域が第２のドープ領域よりも第２の表面領域から大きく離間配置されるように、形成するために、第２の打ち込みプロセスにおいて打ち込まれたドーパント原子の一部分のみを活性化することと、を含む。
【０００９】
以下において、図面を参照しながら実施例を説明する。図面は、特定の原理を示す役割を果たす。そのため、これらの原理を理解するために必要な態様のみが示される。図面は原寸に比例していない。図面において、同じ参照符号は同様の特徴を表す。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る、バイポーラ半導体デバイスの第１のエミッタ領域を含む半導体本体の一区分の垂直断面図を示す。
【図２Ａ】図１に示される半導体領域のドーピング濃度を示す図である。
【図２Ｂ】図１に示される半導体領域のドーピング濃度を示す図である。
【図３】一実施形態に係る、第１のエミッタ領域およびフィールドストップ領域を含む半導体本体の一区分の垂直断面図を示す。
【図４Ａ】図３に示される半導体領域のドーピング濃度を示す図である。
【図４Ｂ】図３に示される半導体領域のドーピング濃度を示す図である。
【図５】半導体本体の水平面内における第１のエミッタ領域の細長い第１の種類のエミッタ領域および細長い第２の種類のエミッタ領域を示す図である。
【図６】半導体本体の水平面内における第１のエミッタ領域のリング形の第１の種類のエミッタ領域およびリング形の第２の種類のエミッタ領域を示す図である。
【図７】半導体本体の水平面内における第１のエミッタ領域の格子状の第１の種類のエミッタ領域および長方形の第２の種類のエミッタ領域を示す図である。
【図８】半導体本体の水平面内における第１のエミッタ領域の長方形の第１の種類のエミッタ領域および長方形の第２の種類のエミッタ領域を示す図である。
【図９】ダイオードとして実装されるバイポーラ半導体デバイスの垂直断面図を示す。
【図１０】ＩＧＢＴとして実装されるバイポーラ半導体デバイスの垂直断面図を示す。
【図１１】半導体本体の内部領域および縁部領域を示す図である。
【図１２】異なる第１のエミッタ領域を実装された異なるＩＧＢＴのスイッチング損失対飽和電圧を示す図である。
【図１３】異なる第１のエミッタ領域を実装された異なるＩＧＢＴの電流ロバスト性（破壊電流）対飽和電圧を示す図である。
【図１４Ａ】第１の種類のエミッタ領域および第２の種類のエミッタ領域を形成するための方法の一実施形態を示す図である。
【図１４Ｂ】第１の種類のエミッタ領域および第２の種類のエミッタ領域を形成するための方法の一実施形態を示す図である。
【図１５】フィールドストップ領域を形成するための方法の一実施形態を示す図である。
【図１６】少なくとも１つの第３の種類のエミッタ領域を形成する様子を示す図である。
【図１７】第３の種類のエミッタ領域の一実施形態を示す図である。
【図１８】少なくとも１つの第３の種類のエミッタ領域のさらなる実施形態を示す図である。
【発明を実施するための形態】
【００１１】
図１は、バイポーラ半導体デバイスの一区分の垂直断面図を示す。図１を参照すると、半導体デバイスは、第１の表面１０１を有する半導体本体１００を含む。半導体本体１００は、第１の表面１０１と反対側の第２の表面をさらに含む。しかし、この第２の表面は図１の視野外にある。図１は、半導体本体１００の垂直断面図、すなわち、第１の表面１０１と直交する切断面内の図を示す。半導体本体１００は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、または同様のものなどの、従来の半導体材料を含んでもよい。以下では、ドーピング濃度およびドーパントドーズの例は、シリコンを含む半導体本体１００に関する。しかし、これらのドーピング濃度およびドーパントドーズは、シリコン以外の材料を含む半導体本体１００に容易に適合され得る。例えば、以下において記載されているドーピング濃度およびドーズは、記載されているドーピング濃度に１０（１Ｅ１）を乗じることによって、ＳｉＣを含む半導体本体における使用に容易に適合され得る。同様に、以下において記載されている寸法は、シリコンに基づく半導体本体を含む半導体デバイスに関する。これらの寸法がデバイスの電流の流れの方向の寸法である場合には、これらの寸法は、記載されている寸法を１０（１Ｅ１）で割ることによって、ＳｉＣに基づく半導体本体における使用に容易に適合され得る。
【００１２】
半導体デバイスは、第１のドーピング型（導電型）のベース領域１０（ドリフト領域と呼ばれる場合もある）と、第１のエミッタ領域２０と、を含む。第１のエミッタ領域２０は第１の表面１０１に隣接し、複数の第１の種類のエミッタ領域２１および複数の第２の種類のエミッタ領域２２を含む。第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２は、第１のドーピング型と相補的な第２のドーピング型のドープ領域である。第１のエミッタ領域２０は、第１のドーピング型の複数の第３の種類のエミッタ領域２３、および再結合中心を含む再結合領域２４をさらに含む。複数の第１の種類のエミッタ領域２１の各々および複数の第２の種類のエミッタ領域２２の各々は、第１の表面１０１から半導体本体１００内へ延在する。半導体デバイスは第１の表面１０１上の第１の電極３１をさらに含んでもよい。この第１の電極３１は第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２と接触する。一実施形態によれば、第１の表面１０１における第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２のドーピング濃度は、第１の電極３１とこれらの領域２１、２２との間にオーム接触が存在するようになる濃度である。
【００１３】
第１の種類のエミッタ領域２１は第２の種類のエミッタ領域２２よりも半導体本体１００内へ深く延在する。図１において、ｄ１は、半導体本体１００の垂直方向における第１の種類のエミッタ領域２１の寸法を表す。半導体本体１００の「垂直方向」は、第１の表面１０１と直交する方向である。同様に、ｄ２は、半導体本体１００の垂直方向における第２の種類のエミッタ領域２２の寸法を表す。一実施形態によれば、ｄ１は１００ナノメートル（ｎｍ）〜２マイクロメートル（μｍ）、特に、３００ｎｍ〜１μｍであり、ｄ２は５０ｎｍ〜１μｍ、特に、６０ｎｍ〜３００ｎｍである。それぞれ、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２のこれらの寸法間の比ｄ１／ｄ２は、例えば、１．５〜５、および、特に、２〜４である。さらに、第１の種類のエミッタ領域２１の電気的活性ドーピング濃度は第２の種類のエミッタ領域２２の電気的活性ドーピング濃度よりも高いか、または第１の種類のエミッタ領域２１の電気的活性ドーパントドーズは第２の種類のエミッタ領域２２の電気的活性ドーパントドーズよりも高い。「電気的活性ドーピング濃度」は、体積当たりの（通常、１ｃｍ３当たりの）活性ドーパント原子の数を定義し、「電気的活性ドーパントドーズ」は、それぞれの第１の種類または第２の種類のエミッタ領域の第１の表面１０１の所定の表面積（通常、１ｃｍ２）内に導入された活性ドーパント原子の総数を表す。「活性ドーパント原子」は、半導体本体１００の結晶格子内に組み込まれた電気的活性ドーパント原子であり、それにより、これらのドーパント原子は電気導通に寄与することができる（すなわち、ｎ型ドーパントの場合には、電子を提供し、ｐ型ドーパントの場合には、電子を受け取る）。特に明記しない限り、本明細書で使用する「ドーピング濃度」は電気的活性ドーピング濃度を意味する。
【００１４】
一実施形態によれば、第１の種類のエミッタ領域２１内の最大ドーピング濃度は１．５Ｅ１６ｃｍ−３〜１．５Ｅ２０ｃｍ−３、特に、１Ｅ１７ｃｍ−３〜１Ｅ１９ｃｍ−３、または２Ｅ１７ｃｍ−３〜２Ｅ１８ｃｍ−３である。第２の種類のエミッタ領域２２内の最大ドーピング濃度は、１Ｅ１６ｃｍ−３〜１Ｅ１９ｃｍ−３、特に、３Ｅ１６ｃｍ−３〜１Ｅ１８ｃｍ−３、または１Ｅ１７ｃｍ−３〜１Ｅ１８ｃｍ−３である。Ｎ２１／Ｎ２２を、第１の種類のエミッタ領域２１内のドーピング濃度と第２の種類のエミッタ領域２２内のドーピング濃度との比とする。一実施形態によれば、この比Ｎ２１／Ｎ２２は、１．５〜１Ｅ４、２〜１００、または２．５〜１０である。
【００１５】
図１を参照すると、第３の種類のエミッタ領域２３は第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２に隣接する。より具体的には、複数の第３の種類のエミッタ領域２３の各々は、半導体本体１００の垂直方向において第２の種類のエミッタ領域２２のうちの１つに隣接し、２つの隣同士の第１の種類のエミッタ領域２１の間に配置される。再結合領域２４は第１の種類のエミッタ領域２１および第３の種類のエミッタ領域２３内に配置される。任意選択的に、再結合領域２４の区分は第２の種類のエミッタ領域２２内にも配置される。すなわち、再結合領域２４は第２の種類のエミッタ領域内へ延在してもよい。しかし、これは図１に示されていない。図１に示される実施形態では、再結合領域２４は第１の種類のエミッタ領域２１内に配置されるが、電流の流れの方向において第１の種類のエミッタ領域２１に隣接するベース領域１０（または、フィールドストップ領域４１、図３参照）の区分内には配置されない。「電流の流れ」の方向は、図１に示される実施形態における半導体本体の垂直方向である。
【００１６】
図２Ａは、半導体本体１００の垂直方向に延びる線に沿った、第１の種類のエミッタ領域２１のうちの１つおよびベース領域１０のドーピング濃度を概略的に示す。図２Ｂは、半導体本体１００の垂直方向に延びる線に沿った、複数の第２の種類のエミッタ領域２２のうちの１つおよびベース領域１０のドーピング濃度を概略的に示す。図２Ａおよび図２Ｂを参照すると、第１の種類のエミッタ領域２１のドーピング濃度は第２の種類のエミッタ領域２２のドーピング濃度よりも高く、第２の種類のエミッタ領域２２のドーピング濃度はベース領域１０のドーピング濃度よりも高い。例えば、ドーピング濃度は、５Ｅ１２ｃｍ−３〜５Ｅ１４ｃｍ−３の範囲から選択される。
【００１７】
バイポーラ半導体デバイスの垂直断面図を同じく示す図３を参照すると、バイポーラ半導体デバイスはフィールドストップ領域４１をさらに含んでもよい。フィールドストップ領域４１はベース領域１０と第１のエミッタ領域２０との間に配置され、ベース領域１０と同じドーピング型を有する。フィールドストップ領域４１はベース領域１０よりも高いドーピング濃度を有する。一実施形態によれば、フィールドストップ領域４１は、ピークドーピング濃度が５Ｅ１４ｃｍ−３〜５Ｅ１５ｃｍ−３の範囲から選択されるように、実装される。フィールドストップ領域４１のドーパントドーズは、例えば、０．５Ｅ１２ｃｍ−２〜１Ｅ１２ｃｍ−２である。
【００１８】
半導体本体１００の垂直方向におけるフィールドストップ領域４１のドーピングプロファイルは、いくつかの異なるドーピングプロファイルから選択することができる。一実施形態によれば、フィールドストップ領域４１のドーピング濃度は、ベース領域１０と第１の種類のエミッタ領域２１との間で垂直方向に実質的に一定である。これは、第１の種類のエミッタ領域２１のうちの１つ、および隣接するフィールドストップ領域４１内におけるドーピング濃度を概略的に示す図４Ａに概略的に示される。別の実施形態（図４Ａにおいて破線で示される）によれば、フィールドストップ領域４１のドーピングプロファイルは２つ以上のドーピング最大点を有する。これらの最大点の各々における最大ドーピング濃度はベース領域１０のドーピング濃度よりも高い。これらの最大点のうちの２つの間の最小ドーピング濃度は、ベース領域１０のドーピング濃度よりも高いか、ベース領域１０のドーピング濃度と実質的に等しいか、またはベース領域１０のドーピング濃度よりも低くなり得る。一実施形態によれば、これらの最大点は異なるピーク濃度を有し、ピーク濃度は、第１の表面１０１までのそれぞれの最大点の距離が増大するにつれて減少する。
【００１９】
図４Ｂには、第２の種類のエミッタ領域２２のうちの１つ、第３の種類のエミッタ領域２３、フィールドストップ領域４１およびベース領域１０を通り抜ける垂直線に沿ったドーピング濃度が示されており、第３の種類のエミッタ領域２３内のドーピング濃度は第２の種類のエミッタ領域２２に向かって減少してもよい。すなわち、第３の種類のエミッタ領域２３は、それらがフィールドストップ領域４１に隣接する領域内でそれらの最大ドーピング濃度を有し、それらが第２の種類のエミッタ領域２２に隣接する領域内でそれらの最小ドーピング濃度を有してもよい。別の実施形態によれば、フィールドストップ領域４１は第３の種類のエミッタ領域２３内へ延在する。例えば、フィールドストップ領域４１は、フィールドストップ領域４１が第２の種類のエミッタ領域２２に隣接する領域内でその最大ドーピング濃度を有してもよい。
【００２０】
半導体本体１００の水平面内においては、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２をそれぞれ設計するための様々な仕方が存在する。いくつかの例を以下において図５〜図８を参照して説明する。これらの図の各々は半導体本体１００の一区分の水平断面図を示す。具体的には、図５〜図８は、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２を通り抜ける水平切断面Ａ−Ａ内における半導体本体１００の断面を各々示す。半導体本体１００内の水平切断面Ａ−Ａの位置は図１および図３に示されている。
【００２１】
図５を参照すると、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２は両方とも細長い半導体領域であることができる。図５には、細長い第１の種類のエミッタ領域２１をどのように実装することができるのかについてのいくつかの実施形態が示される。一実施形態によれば、第１の種類のエミッタ領域２１はそれらの縦方向に連続している。別の実施形態によれば、１つの細長い領域２１は、それらの縦方向に離間配置される２つ以上の細長い小領域２１１、２１２、２１３を含む。一実施形態によれば、細長い第１の種類のエミッタ領域は縦方向に沿って実質的に一定の幅を有する。別の実施形態によれば、幅は縦方向に沿って最小幅と最大幅との間で変化する。一実施形態によれば、最大幅は最小幅の２倍である。より一般的には、最大幅と最小幅との比は１．５〜１００、特に、１．８〜１０である。
【００２２】
１つのデバイス内の第１の種類のエミッタ領域２１は、同じ形状を有するように、例えば、図５に示される形状のうちの１つを有するように、実装されてもよい。しかし、１つのデバイス内に、異なる形状を有する第１の種類のエミッタ領域を実装することも可能である。
【００２３】
図６に示される別の実施形態によれば、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２は同心リングとして実装される。図６に示される実施形態では、中心は１つの第２の種類のエミッタ領域２２によって形成される。ただし、これはほんの一例にすぎない。第１の種類のエミッタ領域２１を複数の同心リングの中心内に有することも可能である。単なる例示の目的のために、図６に示される同心リングは長方形リングである。例えば、円形リング、楕円形リング、多角形リング、または同様のものなどの、任意の他の種類の同心リングが同様に用いられてもよいことに留意されたい。
【００２４】
図７に示される実施形態では、複数の第１の種類のエミッタ領域２１は、複数の第２の種類のエミッタ領域２２を包囲する格子状半導体領域を形成する。本実施形態では、第２の種類のエミッタ領域２２は長方形形状を有する。ただし、これはほんの一例にすぎない。第２の種類のエミッタ領域２２は、楕円形形状、円形形状、多角形形状、または同様のものを有するように実装することもできるであろう。１つの半導体デバイス内に、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２のいくつかの異なる形状を有することでさえ可能である。
【００２５】
別の実施形態（不図示）によれば、複数の第２の種類のエミッタ領域２２が、複数の第１の種類のエミッタ領域２１を包囲する格子状の半導体領域を形成する。
【００２６】
図８に示されるさらに別の実施形態によれば、複数の第１の種類のエミッタ領域２１の各々および複数の第２の種類のエミッタ領域２２の各々は長方形形状を有し、そのため、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２の全体的な配置はチェッカー盤に似ている。
【００２７】
一実施形態によれば、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２は、第１の表面１０１内において、第１の種類のエミッタ領域２１の全面積と第２の種類のエミッタ領域２２の全面積との比が０．０５〜５、特に０．１〜１になるように、実装される。
【００２８】
本明細書において先に説明された、第１のエミッタ領域２０、ベース領域１０、および任意選択的なフィールドストップ領域４１を有するトポロジは、例えば、ダイオード、ＩＧＢＴ、ＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ、バイポーラ接合トランジスタ）、またはサイリスタなどの、任意の種類のバイポーラ半導体デバイス内において実装することができる。
【００２９】
図９は、先に説明された種類の第１のエミッタ領域２０を実装されたバイポーラダイオードの垂直断面図を概略的に示す。図９では（ならびに以下において説明される図１０では）、第１のエミッタ領域２０は概略的に示されるのみである。第１のエミッタ領域２０の細部については、本明細書において先に説明された図１〜図８が参照される。第１のエミッタ領域２０およびベース領域１０のほかに、図９に示されるダイオードは第１のドーピング型の第２のエミッタ領域５１を含む。第２のエミッタ領域５１はベース領域１０に隣接し、ベース領域１０よりも高いドーピング濃度を有する。一実施形態によれば、ベース領域１０のドーピング濃度は５ｅ１２ｃｍ−３〜５ｅ１４ｃｍ−３（シリコンデバイスの場合）であり、その一方で、第２のエミッタ領域５１のドーピング濃度は１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３である。第２のエミッタ領域５１は半導体本体１００の第２の表面１０２の領域内にある。第２の電極３２が第２の表面１０２上に配置され、第２のエミッタ領域５１とオーム接触する。ダイオード内において、任意選択的なフィールドストップ領域４１は第２のエミッタ領域５１とベース領域１０との間に配置される。
【００３０】
一実施形態によれば、第１のドーピング型（ベース領域１０、第２のエミッタ領域５１および任意選択的なフィールドストップ領域４１のドーピング型）はｎ型であり、第２の型（第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２のドーピング型）はｐ型である。本実施形態では、第１の電極３１はダイオードのアノードＡを形成し、第２の電極３２はダイオードのカソードＫを形成する。
【００３１】
図１０はＩＧＢＴの垂直断面図を示す。ＩＧＢＴは、第１のエミッタ領域２０、ベース領域１０、および任意選択的なフィールドストップ領域４１のほかに、第１のドーピング型の第２のエミッタ領域６２、第２のドーピング型の本体領域６１、およびゲート電極６３を有する少なくとも１つのトランジスタセルを含む。ゲート電極６３は本体領域６１と隣り合い、ゲート誘電体６４によって本体領域６１から誘電的に絶縁される。図１０では、数個のこのようなトランジスタセルが示されている。ＩＧＢＴ全体は、数千個、数万個、数十万個、またはそれよりも多数のトランジスタセルを含んでもよい。個々のトランジスタセルは、第２の電極３２に接続される第２のエミッタ領域６２（ソース領域と呼ばれる場合もある）を有することによって、並列に接続される。第２の電極３２はＩＧＢＴのエミッタノード（エミッタ端子）Ｅを形成する。第１の電極３１はＩＧＢＴのコレクタＣを形成する。ゲート電極６３は共通ゲートアノードＧに接続される。ゲートアノードＧへのゲート電極６３のこの接続は図１０では概略的に示されるのみである。図１０では、ゲート電極６３は別個の電極として描かれているが、これらのゲート電極６３は、半導体本体１００の水平面内において格子形状を有する１つの連続したゲート電極の区分であることができることに留意されたい。一実施形態によれば、図１０に示されるＩＧＢＴでは、第１のドーピング型（ベース領域１０、任意選択的なフィールドストップ領域４１および第２のエミッタ領域６２のドーピング型）はｎ型であり、第２のドーピング型（第１の種類のエミッタ領域２１、第２の種類のエミッタ領域２２、および本体領域６１のドーピング型）はｐ型である。フィールドストップ領域は、ｎ型の第３のエミッタ領域２３の一部であってもよい。
【００３２】
一実施形態によれば、ＩＧＢＴは逆導通ＩＧＢＴ（ｒｅｖｅｒｓｅ−ｃｏｎｄｕｃｔｉｎｇ  ＩＧＢＴ）(ＲＣ−ＩＧＢＴ）として実装される。この場合には、エミッタ領域２０は、第１の表面１０１からエミッタ領域２０を貫いて、それぞれ、ベース領域１０もしくはフィールドストップ領域内へ、またはその内部へ延在する、第１のドーピング型の半導体領域（エミッタ短絡部）２６（図１０において点線で示される）を含む。
【００３３】
図１０はＩＧＢＴの区分のみを示す。トランジスタセルが配置されるＩＧＢＴの領域は、活性デバイス領域と呼ぶことができる。一実施形態によれば、第１の種類のエミッタ領域２１、第２の種類のエミッタ領域２２、および第３の種類のエミッタ領域２３を有する第１のエミッタ２０は、活性デバイス領域の下方にのみ配置される。図１１を参照してこれを説明する。図１１は、バイポーラ半導体デバイスが組み込まれた半導体本体１００の全体断面図を示す。図１１を参照すると、半導体本体１００は内部領域１１０（活性領域）および縁部領域１２０を含む。縁部領域１２０は（図示のとおり）半導体本体１００の縁部と内部領域１１０との間に配置されてもよい。代替的に、縁部領域は、バイポーラ半導体の活性領域１１０と、同じ半導体本体内に組み込まれた別の半導体デバイス（不図示）の活性領域との間に配置される。半導体本体１００の「縁部」は、半導体本体１００の水平方向の末端をなす水平表面である。
【００３４】
図１１に概略的に示されるように、内部領域内にのみ、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２の両方が配置される。縁部領域１２０内では、少なくとも第１の種類のエミッタ領域２１は省かれる。一実施形態によれば、第１のエミッタ２０は縁部領域１２０内で省かれる。この場合には、縁部領域１２０内のドーピング濃度はベース領域１０内のドーピング濃度に対応してもよい。別の実施形態によれば、縁部領域内では、第１のエミッタ２０は、第２の種類のエミッタ領域２２、第３の種類のエミッタ領域２３、および再結合領域２４を含む。これらの代替例はどちらも、内部領域１１０と比べて縁部領域１２０内により低いキャリア密度を提供し、それにより、デバイスをターンオフする場合のダイナミックアバランシェのリスクが低減され、ターンオフ耐久性が改善される。別の実施形態によれば、縁部領域１２０は、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２を有する第１のエミッタ２０を含む。これらの領域２１、２２は、縁部領域内では、第１の種類のエミッタ領域２１の全面積と第２の種類のエミッタ領域２２の全面積との比が縁部領域１２０内では内部領域１１０内よりも小さくなるように、実装される。例えば、図１および図２に示されるとおりのデバイスでは、これは、縁部領域１２０内では内部領域１１０と比べてｗ２を増大させることによって、および／または縁部領域１２０内では内部領域と比べてｗ１を縮小することによって、得られてもよい。任意選択的に、縁部領域１２０内の電流密度を低減するこれらの設計方策は、内部領域１１０と縁部領域１２０との間の遷移領域内で同様に実装されてもよく、それにより、この遷移領域が内部領域１１０内へ、少数キャリア拡散距離の最大３倍、または少数キャリア拡散距離の最大１．５倍、延在するようにする。例えば、ＩＧＢＴでは、少数キャリア拡散距離は、電流の流れの方向におけるドリフト領域１０の長さ（厚さ）と実質的に等しくてもよい。
【００３５】
説明の目的のために、第１のドーピング型はｎ型であり、第２のドーピング型はｐ型であると仮定される。図９に示されるダイオードは順方向バイアスモードおよび逆方向バイアスモードで動作させることができる。順方向バイアスモードでは、ベース領域１０と、第１のエミッタ２０の第１の種類および第２の種類のエミッタ領域２１、２２との間のｐｎ接合に順方向バイアスをかける電圧がアノードＡとカソードＫとの間に印加される（第１のドーピング型がｎ型である場合には、この電圧は正電圧である）。この動作モードでは、第１のエミッタ２０は第２の型の電荷キャリア（正孔）をベース領域１０内に注入し、第２のエミッタ５１は第１の型の電荷キャリア（電子）をベース領域１０内に注入する。ベース領域１０内に注入された第１の型の電荷キャリアおよび第２の型の電荷キャリアは、ダイオードの低導通損失を提供する電荷キャリアプラズマを形成する。逆方向バイアスモードでは、第１の種類および第２の種類のエミッタ領域２１、２２とベース領域１０（および、それぞれ、第３の種類のエミッタ領域２３）との間のｐｎ接合に逆方向バイアスがかかるように、（負）電圧がアノードＡとカソードＫとの間に印加される。この場合には、空乏領域（空間電荷領域）がベース領域１０内に広がり、それにより、ダイオードを通る電流の流れが阻止される。
【００３６】
ＩＧＢＴに関して、順方向バイアスモードのみをさらに詳細に説明する。コレクタＣとエミッタＥとの間に正電圧が印加されると、ＩＧＢＴは順方向バイアスモードになる。順方向バイアスモードでは、ＩＧＢＴをオン状態およびオフ状態で動作させることができる。オン状態では、ゲート電極６３は、ゲート電極Ｇを介して好適な駆動電位を受けることによって、それらが、第２のエミッタ領域６２（ソース領域）とベース領域１０との間の本体領域６１内の導通チャネルを作り出すように、駆動される。これらの導通チャネルを介して、第２のエミッタ領域６２は第１の型の電荷キャリア（電子）をベース領域１０内に注入し、その一方で、第１のエミッタ領域２０は第２の型の電荷キャリア（正孔）をベース領域１０内に注入する。オフ状態では、ゲート電極６３は、第２のエミッタ領域６２とベース領域１０との間の本体領域６１内の導通チャネルが遮断されるように、駆動される。この場合には、コレクタＣとエミッタＥとの間に印加される正電圧により、空乏領域（空間電荷領域）がベース領域１０と本体領域６１との間のｐｎ接合から始まってベース領域１０内に広がる。図１０には詳細に示されていない仕方で、本体領域６１は、第２のエミッタ領域６２と同様に、第２の電極３２およびエミッタＥにそれぞれ接続される。
【００３７】
以下において、ＩＧＢＴのオン状態（ダイオードの順方向バイアス状態に対応する）における第１のエミッタ２０の機能性をより詳細に説明する。これに関して、第１のエミッタ２０および隣接するデバイス領域が詳細に示される、図１および図３を参照する。以下の説明は、単純化したモデルに基づき、最も関連性の高い態様に焦点を当てることに留意されたい。オン状態では、第１の種類のエミッタ領域２１は第２の型の電荷キャリアをベース領域１０内に直接注入するか（図１参照）、または任意選択的なフィールドストップ領域４１を通してベース領域１０内に注入する（図３参照）。第２の種類のエミッタ領域２２は第２の型の電荷キャリアを第３の種類のエミッタ領域２３を通してベース領域１０内に注入するか、あるいは第３の種類のエミッタ領域２３およびフィールドストップ領域４１を通してベース領域１０内に注入する。
【００３８】
ＩＧＢＴのオン状態では、ＩＧＢＴを通る電流の電流レベルは、ＩＧＢＴのコレクタ−エミッタ経路Ｃ−Ｅと直列に接続される負荷（不図示）によって規定されてもよい。負荷およびＩＧＢＴを有する直列回路は供給電圧源に接続される。負荷の動作負荷に依存して、電流レベルは、例えば、数１００ミリアンペア（ｍＡ）などの、比較的低いレベルと、例えば、数１０アンペア（Ａ）などの、高いレベルとの間で変化してもよい。例えば、負荷内に短絡回路が存在する時に、高電流レベル（すなわち、公称電流よりも数倍大きい電流レベル）が生じ得る。以下においては、ＩＧＢＴが破壊されずに耐えることができる電流レベルを最大電流レベルと呼ぶ。さらに、電流レベルが所定の電流閾値を下回る動作モードを通常モードと呼び、電流レベルが所定のレベルと最大レベルとの間にある動作モードを高電流モードと呼ぶ。
【００３９】
以下において説明されるように、第１のエミッタ２０は、通常動作モードでは、低いスイッチング損失を達成することを助け、高電流モードでは、高い最大電流レベルに達することを助ける。通常動作モードでは、主として、第２の種類のエミッタ領域２２が電荷キャリアをベース領域１０内に注入し、その一方で、第１の種類のエミッタ領域２１は第２の種類のエミッタ領域ほど電荷キャリアを注入しない。以下においてこの理由を説明する。
【００４０】
第１の種類のエミッタ領域２１と、それぞれ、ベース領域１０またはフィールドストップ領域４１との間には、第１のｐｎ接合が存在し、第２の種類のエミッタ領域２２と第３の種類のエミッタ領域２３との間には、第２のｐｎ接合が存在する。これらのｐｎ接合の各々はビルトイン電圧Ｖｂｉを有する。
【００４１】
ｐｎ接合のビルトイン電圧は次式によって与えられる。
2016189465.tif 000003
（（非特許文献１）参照）。ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電気素量、ｌｎは自然対数、ＮＡは、ｐｎ接合に隣接するｐ型（アクセプタ）層のドーピング濃度、ＮＤは、ｐｎ接合に隣接するｎ型（ドナー）層のドーピング濃度、およびｎｉは、ｐｎ接合を実装するために用いられる半導体材料の固有ドーピング（ｉｎｔｒｉｎｓｉｃ  ｄｏｐｉｎｇ）である。例えば、シリコンにおけるｎｉは室温において約１．４５Ｅ１０ｃｍ−３である。ｐ型領域とｎ型領域との間に正電圧が印加された時、かつこの電圧の電圧レベルがビルトイン電圧よりも高い時に、電荷キャリアはｐｎ接合を横切って流れることができる。
【００４２】
式（１）に基づき、第１のｐｎ接合のビルトイン電圧Ｖｂｉ１は、第１のｐｎ接合を形成する領域のドーピング濃度ＮＡ１およびＮＤ１によって規定される。説明の目的のために、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２の第２のドーピング型はｐ型であると仮定される。この場合、ＮＡ１は第１の種類のエミッタ領域２１のドーピング濃度を表し、ＮＤ１は、ベース領域１０のドーピング濃度（フィールドストップ領域が存在しない場合）、または第１の種類のエミッタ領域２１に隣接するフィールドストップ領域４１の区分のドーピング濃度（フィールドストップ領域が存在する場合）を表す。したがって、第２のｐｎ接合のビルトイン電圧Ｖｂｉ２は、第２の種類のエミッタ領域２２のドーピング濃度ＮＡ２、および第３の種類のエミッタ領域２３のドーピング濃度ＮＤ２によって規定される。上述の説明を参照すると、第１の種類のエミッタ領域２１は、第２の種類のエミッタ領域２２よりも高いドーピング濃度を有する。すなわち、
ＮＡ１＞ＮＡ２    （２）。
【００４３】
さらに、第２の種類のエミッタ領域２２に隣接する第３の種類のエミッタ領域２３の領域のドーピング濃度は、ベース領域１０のドーピング濃度と等しくてもよいか（フィールドストップ区域が存在しない場合）、第１の種類のエミッタ領域２１に隣接するフィールドストップ領域４１の区分のドーピング濃度と等しくてもよいか、第１の種類のエミッタ領域２１に隣接するフィールドストップ領域４１の区分のドーピング濃度より低くてもよいか、またはさらには、それより高くてもよい。すなわち、いずれにせよ、
ＮＤ１≧ＮＤ２    （３ａ）  または
ＮＤ１＜ＮＤ２    （３ｂ）。
【００４４】
式（１）〜式（２）および式（３ａ）を参照すると、第１のｐｎ接合のビルトイン電圧Ｖｂｉ１は第２のｐｎ接合のビルトイン電圧Ｖｂｉ２より高くてもよい。すなわち、
Ｖｂｉ１＞Ｖｂｉ２  （４）。
式（３ｂ）を参照して、ＮＤ１＜ＮＤ２である場合には、このとき、ＮＡ１は、式（４）が満たされるようにＮＡ２に対して十分高く選定されてもよい。
【００４５】
負荷によってＩＧＢＴ内に駆動される電流は、第１のｐｎ接合および第２のｐｎ接合の間の電圧に関連付けられる。第２のｐｎ接合間の電圧が第２のビルトイン電圧Ｖｂｉ２に達すると、ＩＧＢＴ内の電流が流れ始める。この時点では、第２の種類のエミッタ領域は第２の型の電荷キャリアの注入を開始するが、その一方で、第１の種類のエミッタ領域２１によって第２の型の電荷キャリアは実質的に注入されない。ＩＧＢＴ内に駆動される電流が増大するにつれて、第１のｐｎ接合間の電圧は増大し、第１のｐｎ接合間の電圧が第１のビルトイン電圧Ｖｂｉ１に達すると、第１の種類のエミッタ領域２１は電荷キャリアを注入し始める。このように、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域による電荷キャリアの注入は、ＩＧＢＴ内の電流の電流レベル（または電流密度レベル）に依存する。ＩＧＢＴの通常モード時である、電流レベルが電流閾値を下回る時には、主として、第２の種類のエミッタ領域が電荷キャリアを注入し、ＩＧＢＴの高電流モード時である、電流レベルが電流閾値を上回る時には、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２が電荷キャリアを注入する。例えば、ＩＧＢＴがオン状態であり、ＩＧＢＴの負荷経路（コレクタ−エミッタ経路）に接続された負荷内に短絡が存在する時に、ＩＧＢＴは高電流モードになる。
【００４６】
高電流モードでは、いわゆる、Ｅｇａｗａ効果またはカーク効果を阻止するために、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２の両方が電荷キャリアを注入することが望ましく、その結果、電流ロバスト性が増大する。第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２の両方に電荷キャリアを注入させる結果、高電流モードでは、第１のエミッタ２０の高いエミッタ効率がもたらされる。一般的に、エミッタ効率が増大するにつれて、ＩＧＢＴ内のスイッチング損失（ターンオフ損失）は増大する。しかし、高電流モードでは、第１のエミッタ２０の近くにおける電界強度の極端なピークを阻止することによって、電流ロバスト性を増大させることに重点が置かれる。
【００４７】
通常モードでは、第２の種類のエミッタ領域２２のみが電荷キャリアを注入するため、第１のエミッタ２０のエミッタ効率は高電流モードの場合よりも低い。この結果、通常モードでは、低いスイッチング損失（ターンオフ損失）がもたらされる。さらに、通常モードでは、電流レベルが増大するにつれて、エミッタ効率は増大する。以下においてこれについて説明する。
【００４８】
通常モードでは、エミッタ効率は、第２の種類のエミッタ領域のドーピング濃度、および再結合領域２４の存在によって支配される。第２の種類のエミッタ領域２２の所与のドーピング濃度において、再結合領域２４を有するＩＧＢＴのエミッタ効率は、再結合領域２４を有しない同等エミッタ領域のエミッタ効率よりも低い。再結合領域２４内では、第２の種類のエミッタ領域２２によって第３の種類のエミッタ領域２３内に注入された第２の型の電荷キャリアの一部分が再結合し、それにより、第３の種類のエミッタ領域２３を通過してベース領域１０内へ入る電荷キャリアは、第２の種類のエミッタ領域２２によって注入されたものよりも少なくなる。しかし、再結合領域２４内の再結合率は、再結合領域内を流れる電流の電流密度に依存し、再結合率は、電流密度が増大するにつれて減少する。それゆえ、電流密度が増大するにつれて、再結合領域２４内の電荷キャリア寿命は増大する。通常モードでは、より高い電流密度における電荷キャリア寿命のこの増大は、電流密度の増大に伴うエミッタ効率の増大に対応する。
【００４９】
第１のドーピング型の第３の種類の領域２３内の再結合領域２４は、第２の型の電荷キャリアを再結合させることに関して、第２のドーピング型の第１の種類のエミッタ領域２１内の再結合領域２４よりも効率が高い。それゆえ、再結合領域２４は、第１の種類のエミッタ領域２１によって形成される第１のエミッタ２０の部分のエミッタ効率も低下させるが、第２の種類のエミッタ領域２２によって形成される第１のエミッタ２０の部分の効率ほどは、これらの第１の種類のエミッタ領域２１の効率を低下させない。
【００５０】
測定により、第１の種類、第２の種類および第３の種類のエミッタ領域２１、２２、２３を有する第１のエミッタ２０は、飽和電圧およびスイッチング損失などのＩＧＢＴの他の性能パラメータを劣化させることなくＩＧＢＴの電流ロバスト性を増大させることを助けることが示されている。
【００５１】
図１２は、異なる第１のエミッタ領域を実装された、いくつかのＩＧＢＴの飽和電圧Ｖｃｅ，ｓａｔ対ターンオフスイッチング損失Ｅｏｆｆを示す。
【００５２】
図１２において、「三角形」、「Ｘ」、「星形」、「円」、および「プラス」記号は、図１および図３に示されるとおりの第１のエミッタ領域２０を実装されたＩＧＢＴの飽和電圧および対応するターンオフスイッチング損失を表す。「菱形」記号は、従来の（一様な）第１のエミッタを実装されたＩＧＢＴの飽和電圧Ｖｃｅ，ｓａｔおよび対応するスイッチング損失Ｅｏｆｆを表す。「菱形」によって表されるＩＧＢＴは、それらの第１のエミッタの異なるドーパントドーズを用いて製作された。これらの従来のＩＧＢＴでは、第１のエミッタのドーパントドーズが減少するにつれて、飽和電圧は増大し、スイッチング損失は減少する。図１２において、ＲＥＦは、図１または図３に係る第１のエミッタ２０を有するＩＧＢＴと同様の飽和電圧Ｖｃｅ，ｓａｔおよび同様のスイッチング損失を有する従来のＩＧＢＴを表す。以下において、このＩＧＢＴを基準デバイスＲＥＦと呼ぶ。「三角形」、「Ｘ」、「星形」、「円」、および「プラス」によって表されるＩＧＢＴは若干異なる飽和電圧を有する。これは、ＩＧＢＴは、第１の種類のエミッタ領域２１の幅ｗ１はこれらのＩＧＢＴの各々において実質的に同じとしつつ、それらの第２の種類のエミッタ領域の幅ｗ２は異なるように製作されたという事実によるものである。
【００５３】
図１３は、図１２を参照して説明されたＩＧＢＴの飽和電圧Ｖｃｅ，ｓａｔ対破壊電流Ｉｃｅ，ｄｅｓｔを示す。この場合も先と同様に、「菱形」記号は、従来の第１のエミッタ領域を有するＩＧＢＴを表し、「三角形」、「Ｘ」、「星形」、「円」、および「プラス」は、図１および図３の一方に示されるとおりの第１のエミッタ領域を有するＩＧＢＴを表す。図１３から、従来の第１のエミッタ領域を有するＩＧＢＴでは、飽和電圧が減少するにつれて破壊電流は増大することが分かる。ここで、上述の説明を参照すると、第１のエミッタ領域のドーパントドーズがより高くなる結果、より低い飽和電圧Ｖｃｅ，ｓａｔが生じる。第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２を有するＩＧＢＴは、飽和電圧およびスイッチング損失の観点からいえば、従来の第１のエミッタ領域を有する基準デバイスＲＥＦと同等であっても、破壊電流の観点からいえば、優れている。この特定の実施形態では、非従来的な第１のエミッタ領域２０を有するＩＧＢＴの破壊電流は基準デバイスＲＥＦの破壊電流の約２倍〜３倍である。基準デバイスＲＥＦと比べた破壊電流Ｉｃｅ，ｄｅｓｔの特定の増加は、第１のエミッタの特定の設計、特に、半導体本体１００の水平方向および垂直方向における第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２の寸法に依存する。
【００５４】
図１４Ａおよび図１４Ｂは、第１のエミッタ領域２０を製作するための方法の一実施形態を示す。図１４Ａを参照すると、本方法は、第２の型のドーパント原子を、第１の表面１０１を介して半導体本体１００内に打ち込み、打ち込まれたドーパント原子を活性化することによって、第１の種類のエミッタ領域２１を形成することを含む。ドーパント原子を打ち込むことは、打ち込みマスク２００を用いることを含み、それにより、ドーパント原子は、打ち込みマスク２００によって被覆されていない第１の表面１０１の領域内にのみ打ち込まれる。打ち込みドーズは、例えば、１Ｅ１４ｃｍ−２〜３Ｅ１５ｃｍ−２、特に、６Ｅ１４ｃｍ−２〜９Ｅ１４ｃｍ−２である。打ち込みエネルギーは、例えば、１０ｋｅＶ〜２００ｋｅＶ、特に、１５ｋｅＶ〜７０ｋｅＶである。任意選択的に、ドーパント原子を打ち込むことは、より高い打ち込みエネルギーにおけるさらなる打ち込みプロセスを含む。例えば、この追加の打ち込みプロセスにおける打ち込みドーズは、
１Ｅ１２ｃｍ−２〜１Ｅ１３ｃｍ−２、特に、３Ｅ１２ｃｍ−２〜７Ｅ１２ｃｍ−２であり、打ち込みエネルギーは１５０ｋｅＶ〜１９０ｋｅＶである。打ち込まれたドーパント原子を活性化することは、少なくとも、ドーパント原子が打ち込まれた半導体本体１００の領域がアニールされる、アニールプロセスを含んでもよい。一実施形態によれば、アニールプロセスは、打ち込まれたドーパント原子の実質的に１００％が活性化されるように、選定される。このようなアニールプロセスは、表面１０１の近くの半導体本体１００の領域を溶融するレーザアニールプロセスを含んでもよい。すなわち、このレーザアニールプロセスにおける温度は、第１の表面１０１の近くの領域が溶融するように、選択される。このレーザアニールプロセスの前に、打ち込みマスク２００は除去されてもよい。
【００５５】
レーザアニールプロセスは、溶融された領域が第１の種類のエミッタ領域２１の所望の深さｄ１に実質的に対応するように、選定される。レーザアニールプロセス後に、すなわち、半導体本体１００が冷えると、溶融された半導体領域は再結晶し、打ち込まれたドーパント原子は、再結晶した半導体領域の結晶格子内に組み込まれる。溶融された半導体領域内において、打ち込まれたドーパント原子は垂直方向に拡散し（再分布し）、それにより、第１の種類のエミッタ領域２１内のドーピング濃度は再結晶後に実質的に均一になる。打ち込まれたドーパント原子は横方向にも拡散する。しかし、第１の種類のエミッタ領域２１の幅ｗ１は深さｄ１よりも著しく大きく、そのため、横方向における拡散は無視できる。すなわち、アニールプロセスの結果、第１の種類のエミッタ領域２１の著しい拡大は生じない。一実施形態によれば、比ｗ１／ｄ１は、２〜１００、特に、５〜５０の範囲内にある。ｄ１は、０．３マイクロメートル（μｍ）〜１μｍの範囲内にあってもよく、ｗ１は、０．５μｍ〜５０μｍ、特に、１μｍ〜３５μｍ、または５μｍ〜１５μｍの範囲内にあってもよい。
【００５６】
一実施形態によれば、レーザアニールプロセスは、エネルギーが、１Ｊ／ｃｍ２〜１０Ｊ／ｃｍ２、特に、１．５Ｊ／ｃｍ２〜４．５Ｊ／ｃｍ２の範囲から選択されるというものである。
【００５７】
別の実施形態では、アニールプロセスは、打ち込まれたイオンの１００％未満のみが活性化されるように、選定される。それは、打ち込みの深さに対するアニールの深さを調整することによって達成することができる。
【００５８】
図１４Ｂを参照すると、本方法は、第２の型のドーパント原子を打ち込み、打ち込まれたドーパント原子を部分的に活性化することによって、第２の種類のエミッタ領域２２を形成することをさらに含む。第２の型のドーパント原子を打ち込むことは、マスクされない打ち込みを含んでもよく、それにより、ドーパント原子は、先に説明された第１の打ち込みプロセスでは打ち込みマスク２００によって被覆された第１の表面１０１の領域内に打ち込まれるが、第１の種類のエミッタ領域２１内にも打ち込まれる。この第２の打ち込みプロセスでは、打ち込みドーズは、例えば、１Ｅ１２ｃｍ−２〜１Ｅ１５ｃｍ−２、特に、２Ｅ１２ｃｍ−２〜１Ｅ１４ｃｍ−２、または３Ｅ１２ｃｍ−２〜１Ｅ１３ｃｍ−２である。第２のドーピング型がｐ型である場合には、第１の打ち込みプロセスおよび第２の打ち込みプロセスの両方における好適なドーパント原子は、ホウ素原子、アルミニウム原子、インジウム原子およびガリウム原子である。
【００５９】
第２の打ち込みプロセスにおいて打ち込まれた第２の型のドーパント原子を活性化することは、打ち込まれたドーパント原子を部分的にのみ活性化することを含んでもよい。すなわち、打ち込まれたドーパント原子の一部分のみが活性化される。打ち込まれたドーパント原子を部分的に活性化することは、３００℃〜５００℃、特に、３５０℃〜４２０℃の温度におけるアニールプロセス、および０．５ｈ〜５ｈ、特に、１ｈ〜４ｈの継続時間を含んでもよい。
【００６０】
第２の打ち込みプロセスにおけるドーパント原子の打ち込みは、半導体本体１００内に結晶欠陥を発生させる。上述された比較的低い温度におけるアニールプロセスでは、それらの結晶欠陥は回復されず、半導体本体１００内へより深く拡散し、それにより、再結合領域２４を形成する。この再結合領域２４内において、結晶欠陥は再結合中心を形成する。一実施形態によれば、第２のアニールプロセスの温度および継続時間は、再結合領域２４は第１の種類のエミッタ領域２１の内部に生じるが、第２の種類のエミッタ領域２２の内部および外部に生じるように、選択される。第１および第２の種類のエミッタ領域２１、２２の外部における再結合領域２４内の再結合効率は、これらの領域２１、２２の内部における再結合領域２４内よりも高い。
【００６１】
一実施形態によれば、再結合領域２４は、再結合領域２４内の再結合中心の濃度が、第１および第２の種類のエミッタ領域２１、２２の外部にある再結合領域２４の区分内の電荷キャリア寿命が、１００ナノ秒（ｎｓ）〜５０マイクロ秒（μｓ）、５００ナノ秒〜３０マイクロ秒、または１マイクロ秒〜２０マイクロ秒になるという濃度になるように、生成される。一実施形態によれば、第１の種類のエミッタ領域内の再結合領域２４内における電荷キャリア寿命と第３の種類のエミッタ領域２３内の再結合領域２４内における電荷キャリア寿命との比は２〜４である。
【００６２】
図１４Ｂに示される第１のエミッタ領域２０は、図１に示される第１のエミッタ領域に対応する。図３に示される第１のエミッタ領域２０は、第１の種類のエミッタ領域２１および第２の種類のエミッタ領域２２をそれぞれ製作する前にフィールドストップ領域４１を形成することによって、得ることができる。図１５を参照すると、フィールドストップ領域４１を形成することは、第１の型のドーパント原子を、第１の表面１０１を介して半導体本体１００内に打ち込むことを含んでもよい。代替的に、それらのドーパント原子は第２の表面を介して打ち込まれる。第１の型のドーパント原子を打ち込むことは、２つ以上の離間配置されたドーピング最大点を有するフィールドストップ領域４１を得るために、異なる打ち込みエネルギーにおけるいくつかの打ち込みプロセスを含んでもよい。例えば、打ち込み原子は、セレン（Ｓｅ）、リン（Ｐ）、ヒ素（Ａｓ）、およびアンチモン（Ｓｂ）のうちの少なくとも１つを含む。代替的に、放射線誘発損傷（例えば、空格子点）を有するドナーのような複合体を形成することができる水素（Ｈ）原子が打ち込まれてもよい。フィールドストップ領域４１を形成することは、打ち込まれたドーパント原子を少なくとも部分的に活性化するためのアニールプロセスをさらに含んでもよい。図３を参照して説明された種類のフィールドストップ領域４１の形成は周知であるため、この点に関するさらなる説明は必要ない。
【００６３】
図１６を参照すると、本方法は、打ち込みマスク２１０を用いてドーパント原子を、第１の表面１０１を介して打ち込み、打ち込まれたドーパント原子を活性化することによって、第２のドーピング型の少なくとも１つの第４の種類のエミッタ領域２５を形成することをさらに含んでもよい。少なくとも１つの第４の種類のエミッタ領域２５は、第１の種類および第２の種類のエミッタ領域２１、２２を形成する前に形成されてもよく、あるいは（図１６に示されるように）第１の種類のエミッタ領域および第２の種類のエミッタ領域２１、２２を形成した後に形成されてもよい。少なくとも１つの第４の種類のエミッタ領域は、第２の種類のエミッタ領域２２のドーピング濃度よりも高く、第１の種類のエミッタ領域２１のドーピング濃度よりも低いドーピング濃度を有するように製作される。
【００６４】
図１６を参照すると、打ち込みマスクは、少なくとも１つの第４の種類のエミッタ領域２５の部分が第１の種類のエミッタ領域２１および第２の種類のエミッタ領域内に製作されるように、選定することができる。しかし、第１の種類のエミッタ領域２１のドーピング濃度よりも低いドーピング濃度のために、第４の種類のエミッタ領域２５は、それが第２の種類のエミッタ領域２２内に製作される領域内でのみ有効である。垂直方向において、第３の種類のエミッタ領域はベース領域またはフィールドストップ領域内へそれぞれ延在してもよい。少なくとも１つの第４の種類のエミッタ領域は、第１の種類のエミッタ領域２１に加えて、デバイスをターンオフする際のＥｇａｗａ効果の抑制を助ける。
【００６５】
少なくとも１つの第４の種類のエミッタ領域の形状は第１および第２の種類のエミッタ領域の形状と無関係である。少なくとも１つの第４の種類のエミッタ領域２５がどのように実装され得るのかについてのいくつかの例を、以下において図１７および図１８を参照して説明する。第１の表面の上面図を示すこれらの図において、第１および第２の種類のエミッタ領域２１、２２（点線で示される）は、ストライプ（すなわち、細長い形状を有する）として実装される。ただし、これはほんの一例にすぎず、本明細書において先に説明された任意の他の形状が同様に用いられてもよい。
【００６６】
図１７に示される実施形態では、少なくとも１つの第４の種類のエミッタ領域２５はリング形である。本実施形態では、１つの第４の種類のエミッタ領域２５のみが示されている。しかし、デバイスは、同心リングとして実装されてもよい、２つ以上の第３の種類のエミッタ領域を実装されてもよい。
【００６７】
少なくとも１つの第４の種類のエミッタ領域２５がどのように実装され得るのかについての異なる実施形態を示す、図１８を参照すると、第４の種類のエミッタ領域２５は、細長形、または杭形（例えば、円形、楕円形もしくは長方形断面を有する）であることができる。
【００６８】
例えば、第４の種類の半導体領域２５の幅は、第１の種類のエミッタ領域２１の幅ｗ１の少なくとも２倍、５倍、またはさらには、１０倍超である。第４の種類のエミッタ領域２５の「幅」は、第４の種類のエミッタ領域の最も小小さい横寸法である。例えば、図１７に示されるリング形領域２５の場合には、幅は、リングを形成する細長い領域の幅である。第４の種類のエミッタ領域２５を製作するための打ち込みドーズは、例えば、１Ｅ１０ｃｍ−２〜１Ｅ１４ｃｍ−２の範囲から、３Ｅ１２ｃｍ−２〜５Ｅ１３ｃｍ−２の範囲から、または５Ｅ１２ｃｍ−２〜３Ｅ１３ｃｍ−２の範囲から選択される。アニールは、少なくとも、ドーパント原子が導入された領域が溶融される、レーザアニールプロセスを含んでもよい。
【００６９】
特に明記しない限り、本明細書において１つの図面を参照して先に説明された特徴は、任意の他の図面を参照して説明された特徴と組み合わせられてもよい。
【符号の説明】
【００７０】
１０  ベース領域
２０  第１のエミッタ領域
２１  第１の種類のエミッタ領域
２２  第２の種類のエミッタ領域
２３  第３の種類のエミッタ領域
２４  再結合領域
２６  エミッタ短絡部
４１  フィールドストップ領域
５１  第２のエミッタ領域
６１  本体領域
６３  ゲート電極
６４  ゲート誘電体
１００  半導体本体
１０１  第１の表面
１１０  内部領域
１２０  縁部領域
【図１】
2016189465.tif 000004
【図２Ａ】
2016189465.tif 000005
【図２Ｂ】
2016189465.tif 000006
【図３】
2016189465.tif 000007
【図４Ａ】
2016189465.tif 000008
【図４Ｂ】
2016189465.tif 000009
【図５】
2016189465.tif 000010
【図６】
2016189465.tif 000011
【図７】
2016189465.tif 000012
【図８】
2016189465.tif 000013
【図９】
2016189465.tif 000014
【図１０】
2016189465.tif 000015
【図１１】
2016189465.tif 000016
【図１２】
2016189465.tif 000017
【図１３】
2016189465.tif 000018
【図１４Ａ】
2016189465.tif 000019
【図１４Ｂ】
2016189465.tif 000020
【図１５】
2016189465.tif 000021
【図１６】
2016189465.tif 000022
【図１７】
2016189465.tif 000023
【図１８】
2016189465.tif 000024
【外国語明細書】
2016189465000001.pdf
2016189465000002.pdf
2016189465000003.pdf
2016189465000004.pdf