(57)【特許請求の範囲】
【請求項１】
デシメート化された挿入画像のシーケンスがメモリ装置（２）に書込まれ、主画像のシーケンスに挿入するために読取られる、画像内画像の挿入のための方法であって、
複数の挿入画像が、連続的に増分される書込みアドレスのもとで複数のフィールドとして循環態様で前記メモリ装置（２）に書込まれ、該複数の挿入画像は、その複数の挿入画像に対応の複数の書込み開始アドレスであって、最後の書込み開始アドレスと、該最後の書込み開始アドレスよりも古い最後から二番目の書込み開始アドレスを含む複数の書込み開始アドレスで始まる対応の複数のメモリ・セグメントに書込まれ、
各書込まれたフィールドの前記複数の書込み開始アドレスの各々が記憶され、
書込みアドレスが増分される各時間ごとに、それぞれの瞬時書込みアドレスを先に記憶された前記二番目の書込み開始アドレスと比較することによってオーバーテイク信号が形成され、該オーバーテイク信号は、それぞれの書込み開始アドレスが前記最後から二番目の書込み開始アドレスと一致したことでオーバーテイクが発生したことを示し、
前記オーバーテイク信号が形成されたとき、記憶された最後の書込み開始アドレスに対応するメモリ・セグメントが読出しのために選択され、
前記オーバーテイク信号が形成されなかったとき、前記最後から二番目の書込み開始アドレスに対応するメモリ・セグメントが読出しのために選択され、
選択された複数のメモリ・セグメントの一つに書込まれた挿入画像が、連続的に増分される読取りアドレスでもって前記主画像に挿入されるために読出される、
ことを特徴とする方法。
【請求項２】
前記書込み及び読取りアドレスは、第１のメモリ・アドレスから最後のメモリ・アドレスまで連続的に増分され、前記書込み及び読取りアドレスの各々が、最後のメモリ・アドレスに到達した後、再度、第１のメモリ・アドレスにリセットされることを特徴とする請求項１に記載の方法。
【請求項３】
前記複数の挿入画像を前記主画像に挿入するために、２つの挿入画像のためのセグメント・バッファ（７）において、画像位置及び大きさが、各場合において、ラインの数、かつまたラインごとのピクセルの形態で記憶されることを特徴とする請求項１または２に記載の方法。
【請求項４】
ラスタ修正は、表示されるべき画像のラスタ位置と、記憶された画像のラスタ位置との間の比較に基づいてラインをスキッピングもしくは反復することによって、行われることを特徴とする請求項１乃至３のいずれかに記載の方法。
【請求項５】
前記書込みアドレスが増分される各時間ごとに、瞬時書込みアドレスが、記憶された最後から二番目の書込み開始アドレスと一致する場合には、記憶された最後の書込み開始アドレスが、該最後の書込み開始アドレスに対応のメモリ・セグメントを読取るための読取り開始アドレスとして用いられ、他方、そうでない場合には、最後から二番目の書込み開始アドレスが、該最後から二番目の書込み開始アドレスに対応のメモリ・セグメントを読取るための読取り開始アドレスとして用いられるようにしたことを特徴とする請求項１乃至４のいずれかに記載の方法。
【請求項６】
デシメート化された挿入画像のシーケンスを主画像のシーケンスに挿入するための回路装置であって、
複数の挿入画像に対応の複数の書込み開始アドレスであって、最後の書込み開始アドレスと、該最後の書込み開始アドレスよりも古い最後から二番目の書込み開始アドレスを含む複数の書込み開始アドレスで始まるメモリ装置（２）の対応の複数のメモリ・セグメントに、連続的に増分する複数の書込みアドレスのもとで複数のフィールドとして前記複数の挿入画像を書込むための書込みコントローラ（４）を有し、
前記メモリ装置（２）に書込まれた各フィールドの書込み開始アドレスを記憶するためのセグメント・バッファ（７）を有し、それぞれの瞬時書込みアドレスを先に記憶された前記二番目の書込み開始アドレスと比較することによって、書込みアドレスが増分される各時間ごとに、前記書込みコントローラ（４）によってオーバーテイク信号が発生され得、該オーバーテイク信号は、それぞれの書込み開始アドレスが前記最後から二番目の書込み開始アドレスと一致したことでオーバーテイクが発生したことを示し、
前記オーバーテイク信号が供給される表示コントローラ（６）を有し、該表示コントローラ（６）は、連続的に増分される読取りアドレスを用いて前記セグメント・バッファ（７）に接続される読取りコントローラ（５）による読出しのために、かつ主画像への挿入のために、前記オーバーテイク信号が発生したとき、前記記憶された最後の書込み開始アドレスに対応するメモリ・セグメントを選択し、前記オーバーテイク信号が発生しなかったとき、前記最後から二番目の書込み開始アドレスに対応するメモリ・セグメントを選択することができる、
回路装置。
【請求項７】
前記書込みコントローラ（４）及び前記読取りコントローラ（５）は、各々、前記書込みアドレス及び前記読取りアドレスをそれぞれ増分するためのアドレス・カウンタ（１２）を有することを特徴とする請求項６に記載の回路装置。
【請求項８】
前記表示コントローラ（６）によって、前記複数の挿入画像の挿入位置が計算され、前記複数の挿入画像の各々に対応の挿入信号が挿入装置（３）に供給され得ることを特徴とする請求項６または７に記載の回路装置。
【請求項９】
前記表示コントローラ（６）によって、ラスタ修正が、表示されるべき画像のラスタ位置と、記憶された画像のラスタ位置との間の比較に基づいてラインをスキッピングもしくは反復することによって、行われ得ることを特徴とする請求項６乃至８のいずれかに記載の回路装置。
【請求項１０】
前記アドレス・カウンタ（１２）によって与えられる瞬時書込みアドレスを前記記憶された最後から二番目の書込み開始アドレスと比較するための比較器（１４）が設けられ、該比較器（１４）の出力は、マルチプレクサ（１３）を駆動するためのフリップ・フロップ（１５）に接続され、
前記記憶された最後から二番目の書込み開始アドレスは前記マルチプレクサ（１３）の第１の入力に存在し、前記記憶された最後の書込み開始アドレスは前記マルチプレクサ（１３）の第２の入力に存在し、その結果、前記アドレス・カウンタ（１２）の瞬時書込みアドレスと前記記憶された最後から二番目の書込み開始アドレスとが一致する場合には、前記マルチプレクサ（１３）は、読取り開始アドレスとして、前記記憶された最後の書込み開始アドレスを出力し、他方、そうでない場合には、前記マルチプレクサ（１３）は、読取り開始アドレスとして、前記記憶された最後から二番目の書込み開始アドレスを出力する、
ことを特徴とする請求項７乃至９のいずれかに記載の回路装置。
【発明の詳細な説明】
【０００１】
本発明は、特許請求の範囲の請求項１の前提条件から明瞭なように、デシメート化された挿入画像のシーケンスが、少なくとも２つのセグメントでメモリに書込まれて、主画像のシーケンスへの挿入のために読出される、画像内画像挿入のための方法に関し、また、特に請求項６の前提条件に従って該方法を実行するための、画像内画像挿入のための回路装置に関する。
【０００２】
１つ以上の挿入画像を主画像に（ＰＩＰ−Picture In Picture  画像内画像）挿入するための種々の方法及び装置が知られている。この場合、メモリに記憶された挿入画像は主画像と同期的に読出される。読出し速度は、挿入画像のデシメーションに対応する態様において、書込み速度よりも一般に早いので、挿入画像が現在の部分と先行する部分との合成であるという理由で、書込みポインタが読取りポインタによってオーバーテイクされる（追い越される）ために、挿入画像にシームもしくは継ぎ目が生じ得る。
【０００３】
特に、２つの部分が異なった動作段階から派生する場合においては、シームが通過する移動物体が歪まされた態様で表示されるので、妨害効果が生成される。さらに、挿入及び主画像の周波数が正確に対応していないならば、シームもしくは継ぎ目がずれて、特に不愉快なものとして知覚される。
【０００４】
ＥＰ  ０  ７３９  １３０  Ａ２  は、この問題を避けるために、メモリ装置に２つの挿入画像（もしくは各場合においてフィールド）を記憶するということが開示されており、それにより、次の画像が書込まれている間に正確に１つの画像が読出され得ると言う状態に常にある。これは、書込みポインタが読取りポインタによってオーバーテイクされる（追い越される）のを避けるけれども、それにもかかわらず、記憶容量が非常に大きくなければならず、このことは相当の価格と関連しているという重要な欠点がある。
【０００５】
従って、本発明は、比較的低い支出で、挿入画像がシームもしくは継ぎ目無しで発生され得るという、導入部で述べた型の画像内画像挿入のための方法かつまた回路装置を提供するという目的に基づいている。
【０００６】
この目的は、
−  挿入画像が、連続的に増分される書込みアドレスのもとで循環態様でメモリ装置に書込まれ、
−  各書込まれた挿入画像の最初のアドレスが記憶され、
−  瞬時アドレスを先に記憶されたアドレスと比較することによってオーバーテイク信号が形成され、該信号は、先のアドレスに到達したか否か、従って対応の画像内容が上書きされたか否かを示し、
−  オーバーテイク信号の評価によって、読出しの開始の前にオーバーテイキングが行われたか否かに依存して読出しのために現在もしくは先行するセグメントが選択され、
−  選択されたセグメントに記憶された挿入画像が、連続的に増分される読取りアドレスでもって読出されて、主画像に挿入される、
と言う事実によって区別される方法によって達成される。
【０００７】
さらに、該目的は、挿入画像のための少なくとも２つのセグメントを有したメモリ装置と、書込みコントローラと、読取りコントローラとを有し、デシメート化された挿入画像のシーケンスを主画像のシーケンスに挿入するための回路装置であって、
表示コントローラに供給され得るオーバーテイク信号が書込みコントローラによって発生され得、
セグメント・バッファが提供され、該セグメント・バッファは、読取りコントローラに接続されると共に、挿入画像の最初のかつ最後のアドレスを記憶するように働き、そして
読取りコントローラによって読出されるべきメモリ・セグメントは、オーバーテイク信号に依存する態様で表示コントローラによって選択され得る、
と言う事実によって特に区別される回路装置によって達成される。
【０００８】
本発明による解決法は、ポインタ間の速度差を用いた態様で、メモリ装置の適切な循環アドレッシングを介して、書込みポインタが読取りポインタによってオーバーテイクされるのを阻止されるという洞察に基づいている。この解決法の重要な長所は、挿入画像の大きさが変化した場合でさえこの解決法が有効であるということである。さらに、読取り及び書込みのために完全に分離したメモリ領域を提供することも必要ではなく、また、メモリの機構もしくは編成を挿入画像の大きさに適合させることも必要ではない。
【０００９】
従属の請求項は、本発明の長所的な展開を含んでいる。
【００１０】
従って、例えば、書込み及び読取りアドレスは、最初のメモリ・アドレスから最後のメモリ・アドレスまで連続的に増分され、各場合において、最後のメモリ・アドレスに達した後、再度、最初のメモリ・アドレスにリセットされる。
【００１１】
このため、本発明による回路装置において、書込みコントローラ及び読取りコントローラは、各々、書込みアドレス及び読取りアドレスをそれぞれ増分するためのアドレス・カウンタを有するという対策を講じるのが好ましい。
【００１２】
本発明のさらなる詳細、特徴及び長所は、図面を参照した以下の好適な実施例の説明から明らかになるであろう。
【００１３】
図１によると、主画像信号は、第１の入力Ａを介して本発明による回路装置に供給され、挿入画像信号は、第２の入力Ｂを介して供給される。挿入画像信号は、デシメーション装置（十進化装置）１に通され、また、同期化装置８にも通される。一般に垂直にデシメート化される（十進化される）挿入画像の画像信号は、フィールドの形態でメモリ２内にバッファ記憶され、読み出された後、主画像信号と一緒に挿入装置３に供給される。該挿入装置３は合成画像信号を生成する。
【００１４】
同期化装置８は、第１の出力を介してデシメーション装置１に接続され、第２の出力を介して書込みコントローラ４に接続される。書込みコントローラ４の第１の出力はメモリ２に接続され、他方、第２の出力はセグメント・バッファ７に接続され、かつ第３の出力は表示コントローラ６に接続される。セグメント・バッファ７の出力は読取りコントローラ５に接続され、該読取りコントローラ５には表示コントローラ６の第１の出力も供給される。読取りコントローラ５の出力は、メモリ２に出力される。最後に、表示コントローラの第２の出力は挿入装置３に供給され、該表示コントローラは、主画像の同期化信号のための入力Ｃを有する。
【００１５】
デシメーション装置１によってデシメート化されている挿入画像信号をメモリ２に書込むために、書込みコントローラ４は、必要なアドレスを発生する。例えばメモリ２の線形組織が与えられた、最も簡単な場合においては、書込みアドレス・ポインタが、各書込み動作の後に増分される。アドレス・ポインタが最後のアドレスに達すると、それは最初にリセットされ、その最初のアドレスのもとで書込みプロセスが継続され、このことは、デシメーションに従ってインターラプションを有するフィールドの期間に渡って行われる。この場合、先行する画像（フィールド）は不可避的に上書きされる。
【００１６】
新しいフィールドの各々の始めにおいて、第１の書込みアドレスがセグメント・バッファ７に記憶され、該セグメント・バッファは付加的に最後のアドレスも記憶する。さらに、フィールドの位置及び大きさも、ライン及びセグメント・バッファ７におけるラインごとのピクセルの形態で記憶され、それぞれ最後に記憶されたデータは上書きされない。従って、セグメント・バッファ７の記憶容量は、フィールドに対して記憶されるべき前記データの約２倍であり、該フィールドは、各場合において、瞬時のセグメント及びメモリ２内の現在のセグメントにおけるフィールドに対応する。
【００１７】
書込みポインタが増分されるごとに、書込みコントローラ４は付加的に、（現在記憶されているアドレスに対してではなく）先に記憶されたアドレスに対して、新しいアドレスが特定のオフセットを有しているか否かをチェックする。このオフセットは、高い垂直デシメーション係数の場合にはゼロでもあり得る。それは、本質的に、同期データ受容もしくはわずかに逸脱した垂直周波数の結果としてのオーバーテイキング（追い越し）をさけるための安全マージンとして働く。このオフセットでもって、オーバーテイク（追い越し）信号が発生され、アドレスに再度達したか否か、従って、この画像内容が上書きされたか否かを示す。
【００１８】
セグメント・バッファ７の内容は読取りコントローラ５に転送され、該読取りコントローラ５によって、挿入位置における読取り開始後に存在する２つのアドレスの１つにおいて始まり、メモリ２が読取られ、それにより、挿入画像が、その位置及び主画像における大きさに従って挿入装置３により発生され得る。
【００１９】
書込みコントローラ４によって伝送されるオーバーテイク信号に基づいて、表示コントローラ６は、メモリ２内に存在する２つのセグメントのいずれが読み出されるかを決定する。セグメントの選択は最初に常に最後のセグメントから進む。もしオーバーテイキングが読取りの開始前に生じたならば、次に、瞬時の（現在の）セグメントが読取られる。対応のセグメント選択信号は、読取りコントローラ５に伝送される。
【００２０】
挿入位置はまた、表示コントローラによっても計算される。表示コントローラ６は、さらに、ラスタ位置を修正するよう働き、このことは、表示された画像のラスタ位置と記憶された画像のラスタ位置との比較により、かつラインのスキッピングもしくは反復により行われる。最後に、表示コントローラ６は、また、多数画像挿入のためにも用いられ得る。
【００２１】
アルゴリズムを詳細に説明する前に、最初に、この明細書で用いられる用語を説明する。
【００２２】
上で説明したように、挿入画像のデシメート化されたピクセルが、最初にメモリ２内に記憶される。表示目的のために、それらは、主画像の一時的フレームワークにおいて再度メモリから読取られる。この目的のために、書込み及び読取りアドレスが別々のアドレス・カウンタから発生されなければならない。
【００２３】
図２は、メモリ２に書込みを行う際の対応の信号プロフィルを示す。書込みアドレス・カウンタの瞬時値は、メモリ２内のデシメート化された挿入ピクセルを有する書込みポインタを表す。用語「書込みポインタ」及び「読取りポインタ」は、この理由で用いられる。
【００２４】
取得ウインド（ｖａｑｗｉｎ）がパルス（ｖａｑｓｔａｒｔ）で始まり、書込みアドレス・ポインタが、各デシメート化されたピクセルで立ち上がる。挿入画像の見える部分だけがデシメート化されるので、書込みアドレス・ポインタは、垂直デシメーション段から得られる有効ラインが無いときはいつも静止する。デシメート化されるべき最後のラインの後、ポインタは開始位置にリセットされる。肩を有するランプの絵が表示に帰結する。
【００２５】
図３は、メモリ２からの読取りの際の対応の信号プロフィルを示す。メモリ２からの読取りを開始するために開始信号（ｖｄｉｓｓｔａｒｔ）が発生されなければならない瞬間は、主画像におけるデシメート化された挿入画像の所望の挿入位置に基づいて表示コントローラ６によって計算される。主画像の各ラインでもって、対応の挿入位置（ｈｄｉｓｓｔａｒｔ）において、デシメート化された挿入画像のラインが、次に、メモリから読取られ、主画像（ｖｉｄｅｏｍｕｘ）に挿入される。
【００２６】
肩を有するランプの絵が、再度、読取りアドレス・ポインタの表示に帰結する。読取り及び書込みアドレス・ポインタのランプは、それらの平均勾配に関して異なっている。後者は、特定の周期内で幾つかのメモリ・セルが掃引される速度を表すので、以下に詳細に考慮する。
【００２７】
書込みアドレス・ポインタの速度は、デシメーション係数が立ち上がるにつれ書込みアドレス・ポインタのランプが急勾配でなくなるような方法で厳密であるよう、デシメーション係数と共に変化する。
【００２８】
図４は、フレーム・モードにおける表示の場合に対するシーム（縫い目）の始まりを示す。フィールド・メモリだけが存在し、挿入画像がデシメート化されている場合には、書込みポインタは、一般に、読取りポインタによってオーバーテイク（追い越し）される。挿入画像（“ｉｎｓｅｒｔ#ｆｉｅｌｄ”）及び主画像（“ｐａｒｅｎｔ#ｆｉｅｌｄ”）のためのソース（源）は互いに対して一般に同期しているので、従ってシームもしくは縫い目が生成される。図４において、これは、比較的ゆっくりした書き込みポインタと、後者をオーバーテイクする（追い越す）読取りポインタとの間の交差点によって示され、大文字Ａ、Ｂは挿入画像のラスタ位置を示し、そして小文字のギリシャ文字  、  は主画像のラスタ位置を示す。
【００２９】
一時的な観点から、現在のフィールドはシームもしくは縫い目の前に読取られ、他方、より古い画像の部分はシームの後に再生される。この場合において、ライン飛び越し方法（飛び越しモード）の結果として、ラスタ位置がオーバーテイキングの場合に変化し、このことは引き続き再度修正されなければならないということに留意すべきである。
【００３０】
移動画像が表示されているときに、すなわち、現在の画像とより古い画像とが異なった移動段階を含んでいるときに特に、シームは非常に明瞭に見えるようになる。主画像及び挿入画像に対して異なった基準が用いられる場合には、次に、シームのローリングが発生する。異なったフレーム周波数の結果として、表示の開始におけるラスタ位置の結合は毎秒幾つかの回数で変化する。この正しくない位置に依存した態様で修正を行うことは非常に複雑な手順である。さらに、画像は垂直方向において非常に突飛でかつ不愉快なものとして知覚され得る。
【００３１】
本発明による方法及び本発明による回路装置は、得られなければならない２つの別々のフィールド・メモリ無しで、異なった範囲でデシメート化されている画像のシームレスな表示を、特にフレーム・モードにおいて、今や許容する。
【００３２】
以下の説明に対し、直交メモリ分割が選択されていると言うことを仮定する。結果として、メモリは固定された開始アドレスを有するラインに分割される。メモリにおけるこのようなラインの長さは、最大の画像によって決定される。
【００３３】
さらに、挿入画像及び主画像が同じ基準内に存在すると仮定する。２つの画像ソース（源）は同期していて良いが、それらの時間フレームについては、最初に互いに逸脱を有するべきではない。挿入画像が垂直及び水平にデシメート化されない場合には、シームレスな画像内画像の表示を発生するために１つのフィールド・メモリで充分である。その理由は、２つのアドレス・ポインタが同じ速度であるために互いにオーバーテイクする（追い越す）ことができないからである。ラスタ位置修正の場合は、例外を形成する。この修正は、主及び挿入画像位置の対応の結合が与えられた最初のラインで行われる。
【００３４】
この場合において、読取りアドレス・ポインタは１ラインだけジャンプする。このジャンプの間中、書込みアドレス・ポインタがオーバーテイクされる（追い越される）状況は避けられなければならない。これは、メモリ内に２つの追加のラインのための空間があるということにおいて達成される。
【００３５】
さらに、メモリ・アクセスの適切な制御が必要である。メモリには循環態様でフィールドが書込まれる。結果として、各新しいフィールドごとに、開始アドレスが、より低い物理アドレスの方向に、追加的に存在するラインの数だけシフトされる。書込み中にメモリの物理的な端部アドレスに達したならば、次に、ジャンプは開始アドレスに戻される。
【００３６】
図５は、書込み制御（ａ）及び読取り制御（ｂ）の間の対応の信号プロフィルを示す。従って、メモリ内には常に１より幾分大きい挿入フィールドがある。２つのフィールド・メモリの組織の場合と同様の態様において、この場合においても、書込みアドレス・ポインタは、メモリ・セグメントの可能化を決定する。信号“ｖａｑｓｔａｒｔ”、“ｖａｑｗｉｎ”、“ｖｄｉｓｓｔａｒｔ”及び“ｈｄｉｓｓｔａｒｔ”は、再度、図２及び図３におけるのと同じ意味を有する。
【００３７】
図６は、それぞれに有効なメモリ・セグメントを選択するためのブロック図を示す。回路は、アドレス・カウンタ１２を備え、該アドレス・カウンタ１２の出力は、第１のレジスタ１０にかつ比較器１４の第１の入力に接続される。回路はまた第２のレジスタ１１を備え、該第２のレジスタ１１の入力には第１のレジスタ１０の出力が接続される。回路はさらにマルチプレクサ１３をも備え、その第１の入力（ｌｉｎｅ#ａｄｒ#ｎｅｘｔ）は第１のレジスタ１０の出力に接続され、その第２の出力は第２のレジスタ１１の出力に接続される。この後者の出力は、また、比較器１４の第２の入力に接続され、比較器１４の出力はフリップ・フロップ１５に接続される。
【００３８】
読取りアクセスの制御のために、古い及び新しい挿入フィールドの開始アドレスがレジスタ１０、１１に記憶される。新しいフィールドの開始と共に、２つのレジスタ内容の古い方が拒絶され、そして以前は新しい開始アドレスが古いアドレスとなり、一方、存在する現在のアドレスは新しい開始アドレスとなる。メモリに循環態様で書込まれている結果として、古い方の挿入フィールドの開始が上書きされてしまったならば、それはもはや読取られることはできない。
【００３９】
有効メモリ・セグメントの選択のために、アドレス・カウンタ１２の内容（ｌｉｎｅ#ａｄｄｒｅｓｓ）は、比較器１４において、２つのフィールドの古い方（ｌｉｎｅ#ａｄｄｒｅｓｓ#ｃｕｒ）の開始アドレスと連続的に比較される。一致の場合には、フリップ・フロップ１５がセットされ、そして新しいフィールドの開始アドレスが、次に、マルチプレクサ１３の出力に存在する。新しいフィールドが開始されるならば、次に、フリップ・プロップはリセットされ、そして、レジスタ内容の変化の結果として、以前と同じ開始アドレスが、再度上書きされるまでマルチプレクサ１３の出力に存在する。この方法で、メモリの可能化は、各瞬間において有効メモリ・セグメントを指し示す。付加的に存在するメモリ空間は、読取りポインタが、ラスタ位置修正のためにジャンプの場合においてさえ書込みポインタに達するもしくはオーバーテイクする（追い越す）ことができないということを意味する。
【００４０】
しかしながら、一般的な要求を満足させるために、このシーケンスは拡張されなければならない。画像再生を有した高速送りもしくは巻戻しで操作されるビデオ・レコーダの場合には特に、基準からのかなりの偏差もしくは逸脱が生じ得る。この場合には、例として、保守状態及びテープ材料の摩耗を考慮することも必要である。メモリ制御は、伸張されたテープの影響を及び駆動機構の同期揺動をも補償することができなければならない。しかしながら、この場合における前提条件は、同期パルス分離がかかる信号の場合において未だ正しく動作するということである。
【００４１】
垂直周波数ｆν及び水平周波数（ｆH）は、以下のように、ラインの数Ｚを介して関連付けられる。
【００４２】
ｆν＝ｆH／Ｚ          （５．１）
【００４３】
主画像（ｆHp）の及び挿入画像（ｆHi）のライン周波数はアルゴリズムにとって興味のあることである。それらの揺動は、書込み及び読取り速度に直接影響する。挿入画像のライン周波数ｆHiが大きければ大きいほど、単位時間に一層大きいメモリ内容が書込まれる。主画像のライン周波数ｆHpが小さければ小さいほど、単位時間に一層少ないラインが読取られる。その反対も相応して真実である。
【００４４】
双方のソース（源）において同じ基準が用いられるならば、次に、以下の関係が真実であり、以下において、ｆHは所望のライン周波数である。
【００４５】
ｆHi#max  ＝  ｆH（１＋ｄｆHi）          （５．２）
【００４６】
ｆHi#min  ＝  ｆH（１＋ｄｆHi）          （５．３）
【００４７】
ｆHp#max  ＝  ｆH（１＋ｄｆHp）          （５．４）
【００４８】
ｆHp#min  ＝  ｆH（１＋ｄｆHp）          （５．５）
【００４９】
どんな垂直画像のデシメーションも行われないということを付加的に仮定している。ソース（源）は、再度、互いに同期している２つのソースであるので、書込み及び読取りポインタは、互いに対して任意の所望の位置を採用することができる。同様に、ポインタは、水平周波数の対応の結合が与えられて、双方向に互いをオーバーテイクする（追い越す）ことができる。
【００５０】
図７は、それぞれの書込み及び読取りポインタに対して必要とされるメモリ・ラインを示しており、それにおいて、Ｚａｃｑは、取得のために用いられるフィールドの画像ラインの数である。図示は、双方向におけるポインタのオーバーテイキング（追い越し）を避けるために、いかに多くのラインがメモリ内に付加的に存在しなければならないかを明瞭にしている。
【００５１】
Ｚｓ２＝Ｚａｃｑ｛（ｆHi#max−ｆHp#min）／ｆHi#max｝  （５．６）
【００５２】
Ｚｓ１＝Ｚａｃｑ｛（ｆHp#max−ｆHi#min）／ｆHp#max｝    （５．７）
【００５３】
シームレスの画像内画像の表示に対して付加的に必要とされるメモリの全量は、以下であることが分かる。
【００５４】
Ｚｑ＝Ｚａｃｑ＋Ｚｓ１＋Ｚｓ２          （５．８）
【００５５】
書込みの間、メモリは、古いフィールドの部分と、新しいフィールドの部分とを含む。書き込みアドレス・ポインタの位置を通して、２つのフィールドの一方が読取りのために可能化される。新しいフィールドのＺｓ１より少ないラインが書込まれてしまったならば、古いフィールドが可能化される。新しいフィールドのＺｓ１より少ないラインが書込まれてしまっていないならば、古いフィールドの開始からの距離は、Ｚｓ２よりも少ないラインであり、その結果、新しいフィールドが読取られ得る。
【００５６】
図８は、垂直デシメーションが行われていない場合におけるメモリ分割を示す。
【００５７】
次に、水平及び垂直方向においてデシメーションが行われたならば、これは、書込みアドレス・ポインタの速度に影響する。対応の関係が図９に示されている。この図においては、ランプの立ち上がりはより小さい。
【００５８】
最初に、デシメーションの結果として、書込み速度はかなりの範囲で変化すると仮定する。対照してみると、ライン周波数における変化に起因する揺動は小さいであろう。
【００５９】
このことから推せば、読取りポインタが、速度差のために書込みポインタによってもはやオーバーテイクされる（追い越される）ことができないにちがいない。結果として、シームレスの画像内画像の表示のためのメモリ・アウトレイ（メモリ支出）が、今や、デシメーション係数及び画像源の揺動範囲を用いて決定され得る。
【００６０】
0003906028.tif 000002
【００６１】
ラインの付加的な要件は、デシメーション係数が増加するにつれて減少する。最大値は、１の垂直デシメーション係数ｄｅｃver（垂直にデシメート化されない画像）に対して出現する。
【００６２】
読取りポインタが書込みポインタによってオーバーテイクされない（追い越されない）可能性もまた考慮されるであろう。小さい垂直デシメーション係数に対して、結果は、以下のさらなる追加的なメモリ要件である。
【００６３】
0003906028.tif 000003
【００６４】
意味ある結果に対して、右側のブラケット内の表現は正でなければならない。従って、この表現の有効性は以下の範囲に制限される。
【００６５】
0003906028.tif 000004
【００６６】
右側の制限よりも大きい値に対しては、Ｚｓ２#ｄｅｃはゼロに設定されるべきである。
【００６７】
有効性範囲を考慮すると、付加的なメモリ要件は、Ｚｓ１#ｄｅｃ及びＺｓ２#ｄｅｃの合計から帰結する。開始において行われた試験は、１の垂直デシメーション係数に対する特別の場合である。
【００６８】
従って、全メモリ要件は、以下であることがわかる。
【００６９】
0003906028.tif 000005
【００７０】
従って、以下に帰結する。
【００７１】
0003906028.tif 000006
【００７２】
そうでない場合には、以下が真実である。
【００７３】
0003906028.tif 000007
【００７４】
これから以下が帰結される。
【００７５】
0003906028.tif 000008
【００７６】
必要とされるメモリ・セルの全数は、１の垂直デシメーション係数に対してその最大値を有する。デシメーション係数が増加するにつれ、メモリ・セルの要求は大いに減少する。
【００７７】
メモリ２が３つのセグメントに拡張されるときも、本発明による方法は、ＡＡＢＢラスタにおける１００Ｈｚのフレーム周波数でもって使用することができるということも補足的に指摘されるべきである。
【図面の簡単な説明】
【図１】  本発明による回路装置のブロック図である。
【図２】  画像メモリに書込む際の信号プロフィルの図である。
【図３】  画像メモリから読取る際の信号プロフィルの図である。
【図４】  継ぎ目の起点を示す図である。
【図５】  本発明による信号プロフィルの図である。
【図６】  メモリ・セグメントを選択するための回路装置のブロック図である。
【図７】  垂直デシメーションが無い場合のアドレス・ポインタの図である。
【図８】  垂直デシメーションが無い場合のメモリ分割の図である。
【図９】  デシメーションの場合のメモリの出費の図である。
【図１】
0003906028.tif 000009
【図２】
0003906028.tif 000010
【図３】
0003906028.tif 000011
【図４】
0003906028.tif 000012
【図５】
0003906028.tif 000013
【図６】
0003906028.tif 000014
【図７】
0003906028.tif 000015
【図８】
0003906028.tif 000016
【図９】
0003906028.tif 000017