(57)【要約】【課題】動的にスケーラブルな、放射線耐性の、高整合性の、宇宙規格のＧＰＵを提供する。【解決手段】提供されるスケーラブルな、放射線耐性の、高整合性の、宇宙規格のグラフィックスプロセシングユニット（ＧＰＵ）は、オープンインターフェースをサポートし、知られている表示フォーマット、ならびに例えば、ホスト宇宙船が地球または月面の拠点（ｌｕｎａｒ  ｓｉｔｅ）に戻ることを必要とすることなしに任務現場で更新され得る未定義の、未来の表示フォーマットに関して十分なグラフィックスパフォーマンスをもたらす。提供されるＧＰＵは、柔軟性および動的なスケーラビリティをさらにもたらす。【選択図】図１
2016212856.tif 000002
【特許請求の範囲】
【請求項１】
グラフィックスプロセシングユニット（ＧＰＵ）を実装するための方法であって、
第１のＧＰＵコアにおいて、
Ｎの入力並行グラフィックデータセット（ＰＧＤ）を受信するステップであって、Ｎは、第１の数であるステップと、
前記Ｎの入力ＰＧＤのそれぞれがＮのグラフィックスエンジンのうちのそれぞれのグラフィックスエンジンに結合された第１の構成を動的に作成するステップと、
（ｉ）Ｐのグラフィックスエンジンをイネーブルにし、Ｐは、Ｎ以下の第２の数であること、および（ｉｉ）残りのＮ−Ｐのグラフィックスエンジンをディセーブルにすることを動的に行うステップと、
前記Ｐのイネーブルにされたグラフィックスエンジンのそれぞれにおいて、
（ｉ）関連する入力ＰＧＤを検証し、それにより、検証されたＰＧＤを生成するステップ、
（ｉｉ）前記検証されたＰＧＤをラスタ化し、それにより、ラスタ化されたＰＧＤを作成するステップ、および
（ｉｉｉ）前記ラスタ化されたＰＧＤを、前記第１の構成に従って同期し、それにより、同期調整されたＰＧＤを作成するステップによってＰＧＤを処理するステップと、
前記Ｐのグラフィックスエンジンのそれぞれからの前記同期調整されたＰＧＤをマージし、それにより、マージされたＰＧＤを作成するステップと、
前記マージされたＰＧＤを、第１の分配に従って複数のグラフィックスシンクに決定論的に分配するステップとを備える方法。
【請求項２】
入力並行グラフィックデータ（ＰＧＤ）のソースに結合され、前記入力ＰＧＤを制御するように構成されたソース構成モジュールと、
Ｎが数であるＮのグラフィックスエンジンであって、前記ソース構成モジュールに結合され、関連する入力ＰＧＤを受信して、前記ＰＧＤからラスタ化されたＰＧＤを生成するようにそれぞれ構成されたグラフィックスエンジンと、
前記Ｎのグラフィックスエンジンのそれぞれにそれぞれが結合されたＮの同期調整モジュールであって、それぞれのラスタ化されたＰＧＤを時間同期し、それにより、同期調整されたＰＧＤを生成するようにそれぞれが構成された同期調整モジュールと、
前記Ｎの同期調整モジュールのそれぞれに結合され、（ｉ）前記Ｎのグラフィックスエンジンのそれぞれから同期調整されたＰＧＤを受信し、（ｉｉ）前記同期調整されたＰＧＤをマージして、前記第１のコアからマージされたＰＧＤを生成するように構成されたマージモジュールと、
前記マージモジュールに結合され、前記マージされたＰＧＤを複数のグラフィックスシンクに分配するように構成された分配モジュールとを備える第１のコアを備えるグラフィックスプロセシングユニット（ＧＰＵ）。
【請求項３】
前記Ｎのグラフィックスエンジンに結合され、前記Ｎのグラフィックスエンジンのそれぞれを選択的にイネーブルにする、またはディセーブルにするように構成されたグラフィックデータ構成モジュールをさらに備えるＧＰＵであって、前記分配モジュールは、前記マージされたＰＧＤを、第１の分配に従って前記複数のグラフィックスシンクに決定論的に分配する請求項２に記載のＧＰＵ。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本出願は、参照により内容の全体が本明細書に組み込まれている、２０１５年４月３０日に出願した米国仮特許出願第６２／１５４９０４号の優先権の利益を主張するものである。
【０００２】
[0002]本明細書で説明される主題の実施形態は、一般に、グラフィックスプロセシングユニット（ｇｒａｐｈｉｃｓ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）に関し、より詳細には、スケーラブルな、放射線耐性の（ｒａｄｉａｔｉｏｎ−ｔｏｌｅｒａｎｔ）、宇宙規格の（ｓｐａｃｅ−ｒａｔｅｄ）、高整合性の（ｈｉｇｈ  ｉｎｔｅｇｒｉｔｙ）グラフィックスプロセシングユニット（ＧＰＵ）の設計および実装に関する。
【背景技術】
【０００３】
[0003]有人宇宙（ｈｕｍａｎ  ｓｐａｃｅ）液晶ディスプレイ（ＬＣＤ）ユニットおよび有人宇宙グラフィックスプロセシングユニット（ＧＰＵ）は、ニッチ市場（ｎｉｃｈｅ  ｍａｒｋｅｔ）である。有人宇宙ＬＣＤユニットおよび有人宇宙ＧＰＵを利用するいくつかの宇宙船が存在し、それらの宇宙船は、民間（ｃｏｍｍｅｒｃｉａｌ  ｉｎｄｕｓｔｒｙ）が有人宇宙ＬＣＤおよび有人宇宙ＧＰＵの開発に投資するにはあまりにも低い頻度でしか更新されない。更新の低い頻度に加えて、宇宙で使用するためのＧＰＵは、従来、大きな表示フォーマット変更が行われるたびにハードウェア再設計を必要とする。
【０００４】
[0004]通常、宇宙で使用するためのＧＰＵは、動的なスケーラビリティ、放射線耐性、オープンインターフェースのサポート、柔軟性、グラフィックスパフォーマンス、および高整合性などの、様々な、しばしば、競合する要件を満たすことが必要とされる。これらの要件を満たすために、宇宙で使用するためのＧＰＵは、従来、特定用途向け集積回路（ＡＳＩＣ）を使用して構築される。しかし、ＧＰＵを構築する従来のソリューションは、しばしば、電力消費問題または処理速度限度を有し、更新するのが困難である。フィールドプログラマブルゲートアレイ（ＦＰＧＡ）が、通常、ＡＳＩＣおよび民生品（Ｃｏｍｍｅｒｃｉａｌ  Ｏｆｆ  Ｔｈｅ  Ｓｈｅｌｆ）（ＣＯＴＳ）ＣＰＵと比べて、より費用対効果が大きいが、宇宙規格の（放射線耐性の）ＦＰＧＡは、通常、宇宙におけるＧＰＵのためのパフォーマンス要件を満たしてこなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
[0005]したがって、動的にスケーラブルな、放射線耐性の、高整合性の、宇宙規格のＧＰＵが所望される。所望されるＧＰＵは、オープンインターフェースをサポートし、知られている表示フォーマット、ならびにハードウェア更新を必要とすることなしに任務現場で（ｏｎ−ｍｉｓｓｉｏｎ）更新され得る未定義の、未来の表示フォーマットに関して十分なグラフィックスパフォーマンスをもたらす。所望されるＧＰＵは、未定義の任務のための柔軟性および動的なスケーラビリティをさらにもたらす。本発明は、これらの所望される特徴をもたらす。
【課題を解決するための手段】
【０００６】
[0006]この概要は、後段の詳細な説明のセクションにおいてさらに詳細に説明される選定された概念を、簡略化された形態で概説するように与えられる。この概要は、特許請求される主題の重要な特徴も、不可欠な特徴も特定することは意図しておらず、特許請求される主題の範囲を決定する助けとして使用されることも意図していない。
【０００７】
[0007]第１のＧＰＵコアにおいて、Ｎの入力並行グラフィックデータセット（ＰＧＤ）を受信することであって、Ｎは、第１の数であること、Ｎの入力ＰＧＤのそれぞれがＮのグラフィックスエンジンのうちのそれぞれのグラフィックスエンジンに結合された第１の構成を動的に作成すること、（ｉ）Ｐのグラフィックスエンジンをイネーブルにし、Ｐは、Ｎ以下の第２の数であること、および（ｉｉ）残りのＮ−Ｐのグラフィックスエンジンをディセーブルにすることを動的に行うこと、Ｐのイネーブルにされたグラフィックスエンジンのそれぞれにおいて、（ｉ）関連する入力ＰＧＤを検証し、それにより、検証されたＰＧＤを生成すること、（ｉｉ）検証されたＰＧＤをラスタ化（ｒａｓｔｅｒｉｚｅ）し、それにより、ラスタ化されたＰＧＤを作成すること、および（ｉｉｉ）ラスタ化されたＰＧＤを、第１の構成に従って同期し、それにより、同期調整されたＰＧＤを作成することによってＰＧＤを処理すること、Ｐのグラフィックスエンジンのそれぞれからの同期調整されたＰＧＤをマージし、それにより、マージされたＰＧＤを作成すること、およびマージされたＰＧＤを、第１の分配に従って複数のグラフィックスシンクに分配することを備えるＧＰＵを実装するための方法が、提供される。
【０００８】
[0008]やはり提供されるのが、入力ＰＧＤのソースに結合され、入力ＰＧＤを制御するように構成されたソース構成モジュールと、Ｎが数であるＮのグラフィックスエンジンであって、ソース構成モジュールに結合され、関連する入力ＰＧＤを受信して、そのＰＧＤからラスタ化されたＰＧＤを生成するようにそれぞれ構成されたグラフィックスエンジンと、Ｎのグラフィックスエンジンのそれぞれにそれぞれが結合されたＮの同期調整モジュールであって、それぞれのラスタ化されたＰＧＤを時間同期し、それにより、同期調整されたＰＧＤを生成するようにそれぞれが構成された同期調整モジュールと、Ｎの同期調整モジュールのそれぞれに結合され、（ｉ）Ｎのグラフィックスエンジンのそれぞれから同期調整されたＰＧＤを受信し、（ｉｉ）同期調整されたＰＧＤをマージして、第１のコアからマージされたＰＧＤを生成するように構成されたマージモジュールと、マージモジュールに結合され、マージされたＰＧＤを複数のグラフィックスシンクに分配するように構成された分配モジュールとを備える第１のコアを備えるＧＰＵである。
【０００９】
[0009]ＧＰＵを実装するための別の方法が提供される。この方法は、第１のＧＰＵコアにおいて、Ｎの入力並行グラフィックデータセット（ＰＧＤ）を受信することであって、Ｎは、第１の数であること、Ｎの入力ＰＧＤのそれぞれがＮのグラフィックスエンジンのうちのそれぞれのグラフィックスエンジンに関連付けられた第１の構成を動的に作成すること、（ｉ）Ｐのグラフィックスエンジンをイネーブルにし、Ｐは、Ｎ以下の第２の数であること、および（ｉｉ）残りのＮ−Ｐのグラフィックスエンジンをディセーブルにすることを動的に行うこと、Ｐのイネーブルにされたグラフィックスエンジンのそれぞれにおいて、（ｉ）検証されたＰＧＤを生成すること、（ｉｉ）検証されたＰＧＤをラスタ化し、それにより、ラスタ化されたＰＧＤを作成すること、および（ｉｉｉ）ラスタ化されたＰＧＤを、第１の構成に従って同期し、それにより、同期調整されたＰＧＤを作成することによってデータを処理すること、Ｐのグラフィックスエンジンのそれぞれに関連する同期調整されたＰＧＤのそれぞれをマージし、それにより、マージされたＰＧＤを作成すること、およびマージされたＰＧＤを、複数のグラフィックスシンクに分配することを備える。
【００１０】
[0010]他の望ましい特徴は、添付の図面、およびこの背景技術と併せて解釈される、後段の詳細な説明、および添付の特許請求の範囲から明白となろう。
【００１１】
[0011]主題のより完全な理解が、以下の図と併せて考慮される場合、後段の詳細な説明、および特許請求の範囲を参照することによって導き出されることが可能であり、同様の符号が、図のすべてにわたって同様の要素を指す。
【図面の簡単な説明】
【００１２】
【図１】[0012]例示的な実施形態による、ＧＰＵを通る並行グラフィックデータの流れを示す流れ図である。
【図２】[0013]例示的な実施形態によるＧＰＵを示す簡略化されたブロック図である。
【図３】[0014]例示的な実施形態による、さらなる詳細を与える図１の第１の部分を示す拡大されたブロック図である。
【図４】[0015]例示的な実施形態による、さらなる詳細を与える図１のさらなる拡大されたブロック図である。
【図５】[0016]例示的な実施形態による、さらなる詳細を与える図１の第２の部分を示す拡大されたブロック図である。
【発明を実施するための形態】
【００１３】
[0017]以下の詳細な説明は、単に例示的な性質のものであり、主題の実施形態、またはそのような実施形態の応用または用途を限定することは意図していない。本明細書で使用される「例示的」という語は、「例、実例、または例示の役割をすること」を意味する。本明細書で例示的であると説明される実施形態は、必ずしも、他のいずれの実施形態よりも好ましいとも、有利であるとも解釈されるべきではない。さらに、前述の技術分野、背景技術、発明の概要、または以下の詳細な説明において提示されるいずれの明示される、または暗示される理論によって拘束されることは意図していない。
【００１４】
[0018]簡単にするために、いくつかのシステムおよびサブシステム（ならびにそのようなシステムおよびサブシステムの個々の動作構成要素）の知られているグラフィックス処理および画像処理、センサ、および他の機能上の態様と関係する従来の技法について、本明細書で詳細に説明されることはない。さらに、本明細書に包含される様々な図に示される接続する線は、様々な要素の間の例示的な機能関係および／または物理的結合を表すことを意図している。多くの代替の、もしくはさらなる機能関係または物理的接続が、主題の実施形態において存在する可能性があることに留意されたい。
【００１５】
[0019]技法および技術は、本明細書では機能ブロック構成要素および／または論理ブロック構成要素の点で、様々なコンピューティング構成要素またはコンピューティングデバイスによって実行されることが可能な動作、処理タスク、および機能の記号表現を参照して説明されることが可能である。フィーチャを制御する機構が、プロセッサ、ロジック、および／またはメモリを利用することが可能である。そのような動作、タスク、および機能は、ときとして、プロセッサ実行型である、コンピュータ実行型である、コンピュータ化されている、ソフトウェア実装型である、またはコンピュータ実装型であるという言い方をされる。実際、１つまたは複数のデバイスが、表示システムのプロセッサエレクトロニクス内のメモリロケーションにおけるデータビットを表す電気信号を操作すること、ならびに信号の他の処理によって、説明される動作、タスク、および機能を実行することが可能である。データビットが保持されるメモリロケーションは、それらのデータビットに対応する特定の電気特性、磁気特性、光特性、または有機特性を有する物理的位置である。図に示される様々なブロック構成要素は、宇宙アプリケーションのために指定された機能を実行するように構成された任意の数のハードウェア構成要素、ソフトウェア構成要素、および／またはファームウェア構成要素によって実現されることが可能であることを認識されたい。例えば、システムまたは構成要素の実施形態が、１つまたは複数のマイクロプロセッサまたは他の制御デバイスの制御下で様々な機能を実行することが可能な様々な集積回路構成要素、例えば、メモリ要素、デジタルシグナルプロセッサ要素、論理要素、ルックアップテーブルなどを使用することが可能である。
【００１６】
[0020]以下の説明は、一緒に「結合された」要素またはノードまたはフィーチャについて述べることが可能である。本明細書で説明されるとおり、前段の説明と合致して、特に明記しない限り、「結合された」とは、１つの要素／ノード／フィーチャが、別の要素／ノード／フィーチャに直接に、または間接に、必ずしも機械的にではなく、つながれる（または別の要素／ノード／フィーチャと直接に、または間接に通信する）ことを意味する。このため、図面は、要素の１つの例示的な構成を示すことが可能であるものの、さらなる介在する要素、デバイス、フィーチャ、または構成要素が、図示される主題の実施形態に存在する可能性がある。さらに、ある術語は、単に参照の目的で以下の説明において使用される可能性もあり、限定することは意図していない。
【００１７】
[0021]本明細書で説明される実施形態は、単一の、または複数の放射線耐性のＦＰＧＡにおいて実施されることが可能である新規な方法およびシステムを提示する。本明細書で使用される「宇宙規格の」とは、放射線、振動負荷、音響負荷、真空、および／または温度によってもたらされる環境影響（ｅｎｖｉｒｏｎｍｅｎｔａｌ  ｉｍｐａｃｔｓ）および環境危険（ｅｎｖｉｒｏｎｍｅｎｔａｌ  ｈａｚａｒｄｓ）を克服する部分構成要素または慣行を使用する／含むデバイス／構成要素を意味する。本明細書で説明される方法およびシステムは、独立に（すなわち、外部中央処理装置（ＣＰＵ）からの指示を必要とすることなく、マスタ−スレーブ方法の一部ではない）動作することができ、オープンインターフェースを有する新規な宇宙規格の構成可能なＧＰＵを提供する。提示されるシステムおよび方法は、動的なスケーラビリティ、柔軟性、グラフィックスパフォーマンスを高整合性の情報表示とともに有利に提供する。この新規な方法およびシステムは、適切なサイズにされた機能を、最適化され、効率的に時間同期されることが可能なモジュールおよび部品に分割することによってパフォーマンスを向上させる。並行パスおよびデータ比較ステージが、放射線または他の原因による無効な、または欠落したデータが検出されることを確実にするように含められる。構成データが、無効な／欠落したデータ、または時間同期が失われることに対する挙動応答（ｂｅｈａｖｉｏｒ  ｒｅｓｐｏｎｓｅ）をもたらす。
【００１８】
[0022]本明細書で使用される「安全性クリティカルな（ｓａｆｅｔｙ  ｃｒｉｔｉｃａｌ）」とは、障害が、人間の負傷または死をもたらす可能性がある任意のコンピュータシステム、電子システム、または電気機械システムとして定義され、「冗長な」とは、別の構成要素または部分構成要素と同一の要件に準拠する一致する機能、または均等の機能を提供する構成要素または部分構成要素として定義される。並行パスおよびデータステージの点で説明されることに加えて、本明細書で説明される実施形態は、「安全性クリティカルな冗長なミラーリングされたメンバ」を有するという言い方をされることが可能であり、すなわち、この実施形態により設計され、同一のグラフィックスソースから同一のデータを受信するように構成され、イネーブルにされたＧＰＵ（後段の説明におけるグラフィックスソース１０８などの）が、（後段で概説される合計ＭのＧＰＵコアの）別のＧＰＵとして、一致する（冗長な）機能を使用して、グラフィックスソースデータを処理して、検証し、それにより、提供される実施形態が、安全性クリティカルな環境において使用されるのに適切であり、そのように使用されるのに適格であることを確実にする。
【００１９】
[0023]本明細書で使用される「放射線軽減（ｒａｄｉａｔｉｏｎ  ｍｉｔｉｇａｔｉｏｎ）」とは、非破壊的放射線被ばく（ｒａｄｉａｔｉｏｎ  ｄｏｓｉｎｇ）を検出し、決定論的に応答する能力として定義される。過去において、放射線被ばくの軽減は、冗長な機器を使用することによって対処された。本明細書で説明される実施形態は、１）データ破損を検出する能力を中間に入れる（ｉｎｔｅｒｊｅｃｔ）並行データパスを作成すること（例えば、図２および図３のモジュール１０６、２０１、２０３、および２０５参照）、２）データ破損を検出すること（例えば、モジュール４０２、４０４、４０６参照）、および３）フィードバックパスおよびコントロール（例えば、モジュール１０６、２０６、１１２、３０２、１２４、および１２６参照）を埋め込んで、検出されたデータ破損に決定論的に応答することによって新規な組込み型の放射線軽減技法を提示する。
【００２０】
[0024]前段で概説されるフィーチャの実施について、後段で詳細に説明される。説明される実施形態は、例に過ぎず、類似した標準を遵守するのに必要とされる任意の応用のためにＧＰＵを作成する際に、これらの新規な方法および構造を実施する手引きの役割をする。このため、本明細書で提示される例は、非限定的であることが意図される。
【００２１】
[0025]図１は、例示的な実施形態によるＧＰＵを通る並行グラフィックデータの流れを示す流れ図である。前述したとおり、ＧＰＵは、合計ＭのＧＰＵコアを備えることが可能であり、それらのＧＰＵコアのそれぞれは、同一のプロセスステップを備えることが可能である。さらに、後段で説明されるステップは、再編成されることが可能であり、本発明の範囲を逸脱することなしに、さらなるステップが追加されることが可能である。
【００２２】
[0026]プロセス２０が開始されると、ＧＰＵ（図２のＧＰＵ１００）のグラフィックスソースが選択される。ソース選択（ステップ２２）は、ステージ１スイッチ（図３の２０１、２０３、および２０５）を制御するソース構成モジュール（図３の１０６）を介して実現されて、並行グラフィックデータ（「ＰＧＤ」）がＧＰＵ（図２のＧＰＵ１００）に供給される。ＧＰＵは、Ｏｐｅｎ  Ｇｒａｐｈｉｃｓ  Ｌｉｂｒａｒｙ（ＯｐｅｎＧＬ）、デジタル化されたビデオ（ｈ．２６４）、ＡＲＩＮＣ８１８、Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ（ＬＶＤＳ）などの任意の業界標準オープンインターフェースフォーマットで動作する様々なグラフィックスソースからＰＧＤを柔軟に受け付ける。
【００２３】
[0027]ソースが選択されると、ＧＰＵ（図２のＧＰＵ１００）が、選択されたソースから最大でＮの並行グラフィックデータセット（ＰＧＤ）を受信する（ステップ２４）。ステップ２６において、プロセス２０は、Ｎの入力並行グラフィックデータセットのそれぞれがＮのグラフィックスエンジンのそれぞれのグラフィックスエンジンに結合される（モジュール２０６およびステージ２スイッチ（図３の２０８、２１０、２１２）を介して）第１の構成を動的に作成する。ステップ２６は、例えば、必要とされる場合、単一のソースからのＰＧＤを複数のグラフィックスエンジンに向かわせることによって、冗長性を動的に作成する、かつ／または低減する能力を有利にもたらす。
【００２４】
[0028]ステップ２８において、合計Ｎのグラフィックスエンジンのそれぞれが、グラフィックデータ構成モジュール（図３の１１２）からの制御を介してイネーブルにされる／選択される、またはディセーブルにされる／選択解除される。必要とされないグラフィックスエンジンをディセーブルにする能力を提供することは、電力消費に対する厳格な管理を可能にする。ステップ３０において、グラフィックスエンジンが、ジオメトリエンジン（図４の４０８）を介して、検証されたＰＧＤを生成し、グラフィックデータＣＲＣモジュール（図４の４０２）を介して、ＰＧＤを時間同期するために後のステップにおいて使用されるべきＣＲＣ妥当−タイムスタンプ／同期信号を生成する。
【００２５】
[0029]ステップ３２において、ソース妥当性モジュール（例えば、図４の２１４、２１６、および２１８）が「データ検査」を実行する。グラフィックスエンジンが、ＰＧＤを処理する。「データ検査」は、処理に先立つ入力ＰＧＤとグラフィックスエンジンによって処理された後のＰＧＤの間にデータ破損が存在しないことを検証する。妥当なデータ検査に応答して、ソース妥当性モジュール（例えば、２１４）が、後のステップによって受信される「入力データ妥当性通知（ｉｎｐｕｔ  ｄａｔａ  ｖａｌｉｄｉｔｙ  ｉｎｄｉｃａｔｉｏｎ）」信号を生成する。ステップ３４において、検証されたＰＧＤがラスタ化される。ラスタ化されたＰＧＤが、同期調整モジュール（例えば、図３の２２０、２２２、および２２４）に送られ、ラスタ化されたＰＧＤは、時間同期される。ラスタ化されたＰＧＤは、プロセスステップ３２から受信された入力データ妥当性信号、およびグラフィックデータ構成モジュール（図３の１１２）からの入力に基づいて時間同期される。特に、ステップ２２〜３４において、処理もデータも時間分割されず、代わりに、ステップ３６において、データが妥当である場合、データは、後のステップのために時間同期調整される。時間同期は、入力並行グラフィックデータが、一貫性を有し、出力グラフィックデータにおいて矛盾なく提示されることを確実にする。
【００２６】
[0030]ステップ３８において、ステップ３６において生成された同期調整されたＰＧＤが、残りのＭのコアのうちの少なくともいくつかからの受信された「整合性比較信号」に部分的に基づいてマージされて、一貫性のある表示にされる。ステップ４０において、比較モジュール（図５の３０２）が、「整合性比較」を実行し、比較モジュールは、第１のＧＰＵコアにおけるマージモジュールからのマージされたＰＧＤ（図５の３０８）を、第２のＧＰＵコアにおけるマージモジュールからのマージされたＰＧＤと比較する（第１のＧＰＵコアおよび第２のＧＰＵコアは、合計Ｍのコアのうちの２つである）。その２つのＰＧＤが等しい（または合致する）場合、このことは、データ比較と呼ばれ、比較モジュール３０２が、イネーブル信号（イネーブルが「オン」である）を生成する。データが合致しない（すなわち、「不一致（ｍｉｓｃｏｍｐａｒｅ）」）場合、比較モジュール３０２は、ディセーブルにする、またはイネーブルを「オフ」にする。例示的な実施形態において、比較モジュール３０２は、Ｍのコアのそれぞれの内部に見られる複数のマージモジュールの各マージモジュールからデータ入力を受信して、それぞれのイネーブル信号を生成する。イネーブル信号は第１のコアからの関連するマージされたＰＧＤが、別のコアからの異なるマージされたＰＧＤとマージされることを可能にし、一貫性のある表示を生成する。グラフィックデータ構成モジュール１１２は、放射線事象に対する知られているグラフィックデータシステム応答が分配のために提供されることを確実にする。
【００２７】
[0031]ステップ４２において、マージされたＰＧＤが、放射線軽減されたＰＧＤ表示またはＰＤＧ画像を、グラフィックスシンクを駆動するビームフォーマ（ｂｅａｍ  ｆｏｒｍｅｒ）に分配する分配モジュールに流れる。ステップ４４において、データ、ロジック、および／またはメモリを包含するデバイス構成モジュール（図５の１２４）が、イネーブル信号を受信し、後続のグラフィックスシンクに対するマージされたＰＧＤに関する分配を定義するＮ×Ｎ分配モジュール１２６を構成する制御信号を決定論的にリアルタイムで生成する。このフィーチャは、様々な現在、知られている表示フォーマットおよび未定義の表示フォーマットのサポートを柔軟に提供する。
【００２８】
[0032]図２は、例示的な実施形態によるグラフィックスプロセシングユニットＧＰＵ１００の簡略化されたブロック図である。ＧＰＵ１００の実施形態が、単一の放射線耐性のＦＰＧＡの中に含められ（この例において）、Ｍの同一のコア、すなわち、コア１（１０２）乃至コアＭ（１０４）を備える。この実施形態におけるＭのコアのそれぞれは、本明細書の後段で概説され、説明される同一の内部ブロックまたはサブモジュールを含む。
【００２９】
[0033]グラフィックスソースが、高レベルＰＧＤをＧＰＵ１００に供給する。ＧＰＵの入力側に、Ｎのグラフィックスソース、すなわち、グラフィックスソース１（１０８）乃至グラフィックスソースＮ（１１０）が存在する。前述したとおり、ＧＰＵ１００は、Ｏｐｅｎ  Ｇｒａｐｈｉｃｓ  Ｌｉｂｒａｒｙ（ＯｐｅｎＧＬ）、デジタル化されたビデオ、ＡＲＩＮＣ８１８、Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ（ＬＶＤＳ）などの任意の業界標準オープンインターフェースフォーマットで動作する様々なグラフィックスソースからグラフィックデータを受け付ける。有利には、実施形態において、グラフィックスソース１（１０８）乃至グラフィックスソースＮ（１１０）は、同一のオープンインターフェースフォーマットであることが必要とされない。さらに、ＧＰＵ１００は、関連するグラフィックスコマンドを受信することも、入力ＰＧＤが関連するグラフィックスコマンドを有することを必要とすることもなく、遠隔の中央処理装置からの指示を受けていることも、そのような中央処理装置と協働していることもないことが当業者には認識されよう。
【００３０】
[0034]ソース構成モジュール１０６が、Ｎのグラフィックスソースのうちのいずれが、Ｎのグラフィックスエンジン（グラフィックスエンジン１（１１４）乃至グラフィックスエンジンＮ（１１６））のそれぞれにグラフィックデータ入力を供給するかを制御し、Ｎのグラフィックスエンジンはそれぞれ、一種のグラフィックスプロセシングユニットである。Ｎのグラフィックスエンジンのそれぞれからの出力は、ソースデータ妥当性に基づいて同期調整される（モジュール１１８）。同期調整は、データ（データグループにグループ化された）が、ＧＰＵ内部ブロックまたはＧＰＵサブモジュールによって使用されるように適切な時刻に処理される時間同期方法である。同期調整は、従来の厳密な時間分割方法と比べて、より高い柔軟性、およびより高い効率をもたらす。なぜなら、同期調整では、データが、必要とされるとき、必要とされる場合に限って処理されるからである。グラフィックスエンジン（グラフィックスエンジン１（１１４）乃至グラフィックスエンジンＮ（１１６））およびモジュール１１８の機能については、図４に関連してより詳細に説明される。
【００３１】
[0035]グループ化された、同期調整されたデータ（モジュール１１８から出力された）は、マージモジュール１２０に対する入力となり、他のコアからの比較信号と結合されもする（ブロック１２２）。他のコアからの比較信号を組み込むことによって（ブロック１２２）、マージモジュール１２０は、Ｍのコアのそれぞれからの同期調整されたデータをマージして一貫性のある表示にする。マージモジュール１２０の機能については、図５に関連してより詳細に説明される。マージモジュール１２０からの出力は、Ｎ×Ｎ分配モジュール１２６に結合され、モジュール１２６は、デバイス構成モジュール１２４からの制御入力を受信する。
【００３２】
[0036]Ｎ×Ｎ分配モジュール１２６からの選択された出力が、ビームフォーマ１２８乃至ビームフォーマ１３０として示されるＮのビームフォーマに結合される。Ｎのビームフォーマは、グラフィックスシンク１３２乃至グラフィックスシンク１３４として示されるＮのグラフィックスシンクに入力を供給する。グラフィックスシンクは、液晶ディスプレイ（ＬＣＤ）または有機発光ダイオード（ＯＬＥＤ）ディスプレイなどの任意の適切なグラフィックスディスプレイデバイスまたはグラフィックスディスプレイモジュールであることが可能である。
【００３３】
[0037]直ちに明白なとおり、図２は、例示的な実施形態の放射線耐性のＧＰＵのＭのコアのそれぞれにおけるグラフィックデータの流れ、およびフィーチャのうちのいくつかの概略を与えることを意図する簡略化されたブロック図である。図２は、第１の領域１５０と第２の領域１５２に細分される。後続の図および説明が、これらの領域のそれぞれに関連するさらなる詳細を与える。
【００３４】
[0038]図３は、例示的な実施形態による、さらなる詳細を与える、図２の第１の領域１５０の拡大されたブロック図である。簡単にするために、可能なＮの対象物が存在する場合、その可能なＮの対象物のうちの第１のメンバ、第３のメンバ、および第Ｎのメンバだけが示される。概略として、第１の領域１５０は、２つのサブセクション、すなわち、本明細書で説明される、Ｎのグラフィックスエンジンのそれぞれのための入力を選択するための新規な方法と、Ｎのグラフィックスエンジンに関するさらなる詳細、および妥当性検査、および時間同期または同期調整のためのさらなる新規なフィーチャを与えるサブセクション２５０にさらに分割されることが可能である。特に、図３において、図２からのモジュール１１８が、ソース妥当性モジュール２１４と、同期調整モジュール２２０とをさらに備えるものとして示される。
【００３５】
[0039]Ｎのグラフィックスエンジン（第１の領域１５０）に対する入力を選択するための新規な方法が、以下のとおり与えられる。ソース構成モジュール１０６が、ＧＰＵ１００にグラフィックデータを供給するＮのグラフィックスソースの各グラフィックスソースを動的に、リアルタイムでイネーブルにする／ディセーブルにする、ルックアップテーブルなどのロジックおよびメモリを含む。ソース構成モジュール１０６からの出力が、スイッチ（２０８、２１０、および２１２として示されるＮのスイッチであるステージ２スイッチ）の次のステージに対する入力としてグラフィックスソース（例えば、１０８、２０２、または１１０）の選択を実施するために、複数のステージ１スイッチ（Ｎのステージ１スイッチ２０１乃至２０５）の各スイッチを制御する。次に、モジュール２０６が、Ｎのグラフィックスエンジン（１１４乃至１１６）のそれぞれのためのそれぞれの入力を選択する、複数のステージ２スイッチの各スイッチを動的に、リアルタイムで制御する、ルックアップテーブルなどのロジックおよびメモリを含む。組み合わされたソース構成モジュール１０６とモジュール２０６によって提供される選択方法は、Ｎのグラフィックスエンジンに対する様々な入力構成を動的にサポートし、例えば、グラフィックスソース１０８が、Ｎのグラフィックスエンジンのそれぞれに結合されて（または関連付けられて）、冗長性を高めることが可能である。
【００３６】
[0040]組み合わされたソース構成モジュール１０６とモジュール２０６によってもたらされる選択方法は、決定論的な検出、ならびに、Ｍのコアのすべてに関してレプリケートされる柔軟性である、電力および処理に対する動的な管理／制御に対する再構成応答を有利に可能にする。したがって、この新規な選択方法は、様々なシステム任務をサポートすることが可能な電力消費およびパフォーマンスに対する柔軟性をもたらす。例えば、システムの任務に応じて、グラフィックスパフォーマンスが高められて、これにより、電力消費が増加されることが可能であり、またはグラフィックスパフォーマンスが、電力消費を低減するために低下させられることが可能である。
【００３７】
[0041]実施形態において、グラフィックデータ構成モジュール１１２が、ロジックおよびメモリを備え、Ｎのグラフィックスエンジンのそれぞれをオンにすること、またはオフにすること（すなわち、イネーブルにすること、またはディセーブルにすること）が可能である。グラフィックデータ構成モジュール１１２は、別の動的に構成可能なフィーチャである。例えば、システムの任務に応じて、Ｎのグラフィックスエンジンのうちのいずれかがオフにされて（すなわち、ディセーブルにされて）、電力が節約されることも可能である。実施形態において、イネーブルにされた、すなわち、「オン」にされたＰのグラフィックスエンジンが存在することが可能であり、Ｐは、Ｎ未満の数であり、残りのＮ−Ｐのグラフィックスエンジンは、ディセーブルにされる、すなわち、「オフ」にされることが企図される。すべての時点でＮのグラフィックスエンジンのそれぞれがオンであること、またはオフであることを確実にすることにより、不要な電力消費が回避される。
【００３８】
[0042]冗長性を使用する別の実施形態において、グラフィックスソース１０８などの単一のグラフィックスソースが、Ｎのグラフィックスエンジンのそれぞれに対する入力である場合、もたらされる並行パスおよびデータ比較は、無効なデータまたは欠落したデータが検出されることを確実にすることが可能である。ＧＰＵ１００のこの構成において、妥当性検査および実質的に並行の処理が、一部のシステム任務およびシステムアプリケーションのために望ましい可能性がある。
【００３９】
[0043]Ｎのグラフィックスエンジン（１１４乃至１１６）のそれぞれが、グラフィックデータＣＲＣモジュール（図４の４０２、４０４、および４０６）において巡回冗長検査（ＣＲＣ）を実行する。グラフィックスエンジンは、挿入された、専用の、非侵入型の、データ独立のパターンを有する、着信するＰＧＤを処理することによってＣＲＣを実行し、ＣＲＣ妥当信号およびタイムスタンプ／同期信号を生成する。ＣＲＣ妥当信号およびタイムスタンプ／同期信号は、ソース妥当性モジュール（２１４、２１６、および２１８）によって受信されて、ＰＧＤを時間同期するために使用される。ＣＲＣ妥当信号およびタイムスタンプ／同期信号の生成については、図４に関連してさらに詳細に説明される。
【００４０】
[0044]Ｎのソース妥当性モジュール（２１４、２１６、および２１８）のそれぞれにおいて、ｉ）関連する入力ＰＧＤを、ｉｉ）グラフィックスエンジンによって処理されたＰＧＤと比較して、データ破損があったかどうかを決定すること、およびデータ破損が決定された場合、その判定に対応する入力データ妥当性通知を生成することによってグラフィックスエンジンにおいてデータ破損が存在しないことを検証する「データ検査」が行われる。この「データ検査」により、データの妥当性が保証される。ソース妥当性モジュール（例えば、２１４）からの出力は、それぞれの同期調整モジュールのための後の「入力データ妥当性指示」である。
【００４１】
[0045]複数のソース妥当性モジュール（２１４、２１６、および２１８）のそれぞれの出力が、複数の同期調整モジュール（２２０、２２２、および２２４）のそれぞれの同期調整モジュールに結合され、第１のグラフィックスエンジンからの関連するラスタ化されたＰＧＤ出力、および第２のグラフィックスエンジンからのラスタ化されたＰＧＤ出力も同様に結合される。例えば、同期調整モジュール２２２が、入力として、グラフィックスエンジン１１４からのラスタ化されたＰＧＤ２３２、グラフィックスエンジン２０４からのラスタ化されたＰＧＤ２３４、およびソース妥当性モジュール２１６からの入力２３６を受信する。同期調整モジュール２２２は、それらの利用可能な入力に部分的に基づいて、グラフィックデータ構成モジュール１１２に基づく柔軟性のある、決定論的な、障害調整された（ｆａｕｌｔ−ａｄｊｕｓｔｅｄ）データ応答を使用すべきか、またはラスタ化モジュール（図４の４１４）からのそれぞれの出力を使用すべきかを決定する。同期調整モジュール（２２０、２２２、および２２４）の機能については、図４に関連してより詳細に説明される。複数の同期調整モジュール（２２０、２２２、および２２４）のそれぞれからの出力は、図５に示される次のステージ（マージモジュール１２０などのマージモジュール）に送られる。同期調整２２２などの同期調整モジュールからの出力は、時間同期された決定論的なＰＧＤ（例えば、同期調整データ２２８）である。
【００４２】
[0046]図４は、例示的な実施形態による、グラフィックスエンジン（１１４、２０４、および１１６）のさらなる詳細を与える、図３のサブセクション２５０のさらなる拡大されたブロック図である。概略として、複数のグラフィックスエンジン（例えば、図１および図２からのグラフィックスエンジン１１４）からの各グラフィックスエンジンが、グラフィックデータ（ＣＲＣ）モジュールと、ジオメトリエンジンと、ラスタ化モジュールとを備える。グラフィックスエンジンは、関連する並行グラフィックデータセットを検証し、ラスタ化されたＰＧＤセットを生成する。特定の例を使用すると、グラフィックスエンジン１１４は、グラフィックデータＣＲＣモジュール４０２と、ジオメトリエンジン４０８と、ラスタ化モジュール４１４とを備える。これらのモジュールの機能については、後段で説明される。
【００４３】
[0047]一般に、各グラフィックデータ（ＣＲＣ）モジュールは、入力ＰＧＤを受信し、ＣＲＣ妥当信号と呼ばれるデータ比較信号、タイムスタンプ／同期、およびもたらされる関連する検証された並行グラフィックデータセットを生成する。各グラフィックデータ（ＣＲＣ）モジュールは、妥当性検査およびデータ検証、ならびに時間同期を実行するのに十分なロジックおよびメモリを備える。妥当性検査は、新規な非侵入型の様態で専用のデータ独立のパターンを並行グラフィックデータストリームの中に挿入することによって実行される。この専用のデータ独立のパターンは、グラフィックデータ（ＣＲＣ）モジュール内のメモリの中に記憶された静的な構成されたパターンであることが可能であり、または動的に構成されたパターンであることが可能である。グラフィックデータ（ＣＲＣ）モジュールからの出力は、それぞれのジオメトリエンジンに対する入力である。例示的な実施形態において、グラフィックデータＣＲＣモジュール４０２は、ステージ２スイッチ２０８を介してＰＧＤ入力を受信し、ＣＲＣ妥当信号４３０およびタイムスタンプ／同期信号４３２を生成する。グラフィックデータＣＲＣモジュール４０２からの検証されたＰＧＤ４３４は、ジオメトリエンジン４０８によって受信される入力である。
【００４４】
[0048]ジオメトリエンジン（ジオメトリエンジン４０８などの）の出力が、ラスタ化モジュール（ラスタ化モジュール４１４などの）に入力され、ラスタ化モジュールは、ラスタ化された並行グラフィックデータ（ラスタ化された並行グラフィックデータ４３８などの）を生成する。ラスタ化された並行グラフィックデータ４３８は、同期調整２２０によって同期され、同期調整２２０は、ラスタ化された並行グラフィックデータ４３８をＮの入力並行グラフィックデータセットのそれぞれのデータセットと時間同期することによって、同期調整された、決定論的な、並行グラフィックデータを作成する。
【００４５】
[0049]次に、ソース妥当性モジュール（例えば、ソース妥当性モジュール２１４、２１６、および２１８）において、「データ検査」が行われ、そのデータ検査は、複数の同期調整モジュール（例えば、２２０、２２２、および２２４）のそれぞれの同期調整モジュールによって受信されるように高整合性の、決定論的な「入力データ妥当性通知」信号を生成するために、データ比較信号（ＣＲＣ妥当信号）およびタイムスタンプ／同期信号を入力する。各同期調整モジュールは、それぞれのグラフィックデータ構成モジュール１１２からの入力、およびそれぞれのグラフィックスエンジン内の複数のラスタ化モジュール（例えば、ラスタ化モジュール４１４、４１６、および４１８）の関連するラスタ化モジュールからの入力を受信することもする。特定の例に移ると、実施形態において、ソース妥当性モジュール２１４が、ＣＲＣ妥当信号４３０およびタイムスタンプ／同期信号４３２を受信し、高整合性の、決定論的な通知信号出力４４０を生成する。同期調整モジュール２２０は、以下の入力、すなわち、柔軟性のある、決定論的な障害調整されたデータ応答４４２（グラフィックデータ構成モジュール１１２から受信される）、ラスタ化された並行グラフィックデータ４３８（ラスタ化モジュール４１４からの）、および入力データ妥当性通知信号４４０を受信する。
【００４６】
[0050]図５は、例示的な実施形態による、さらなる詳細を与える、図２の第２の領域１５２の拡大されたブロック図である。第２の領域１５２は、Ｍのコアのうちの１つの内部の図であり、以下に説明される機能は、Ｍのコアのそれぞれによって提供される。マージモジュール１２０が、Ｎのグラフィックスエンジンのそれぞれから同期調整された並行グラフィックデータセット（例えば、同期調整データ２２６、２２８、および２３０）を受信する。さらに、マージモジュール１２０が、比較モジュール３０２から比較信号を受信する。従来のＧＰＵは、通常、ポイントツーポイント処理を使用する。例示的な実施形態における新規なマージモジュール１２０は、ＭのコアのそれぞれからのＰＧＤの柔軟性のあるグループのポイントツーマルチポイント多重化を可能にして、並行グラフィックデータ入力の動的な、柔軟性のあるグループに基づく、一貫性のある、高整合性の、放射線耐性のＰＧＤグラフィックデータ「表示」を作成する。冗長な並行パス経由でＮ×Ｎマトリックスを通るマージされたＰＧＤの最終的な選択を可能にすることによって、放射線軽減された、高整合性の、時間同期されたＰＧＤ「表示データ」が、グラフィックスシンク（例えば、１３２、３０６、および１３４）にもたらされ、放射線耐性が実現される。ポイントツーマルチポイント多重化については、後段でさらに詳細に説明される。
【００４７】
[0051]それぞれのマージモジュール１２０からの出力（「マージされたＰＧＤ」）は、関連する比較モジュール３０２に対する入力となることが可能である。前述したとおり、比較モジュール３０２は、モジュール３０２が、第１のＧＰＵコア１０２におけるマージモジュール１２０からのマージされたＰＧＤ３０８を第２のＧＰＵコア１０４におけるマージモジュール１２０からのマージされたＰＧＤ３１０と比較して（第１のＧＰＵコア１０２および第２のＧＰＵコア１０４は、合計Ｍのコアのうちの２つである）、データ比較の２つのグループもしくはセットが同等であるかどうかを決定し、イネーブル信号を生成する／アサートする、またはイネーブルを「オフ」にする「整合性比較」を実行する。インスタントＧＰＵの実施形態において、比較モジュール３０２は、Ｍのコアのそれぞれの内部に見られる複数のマージモジュール１２０の各マージモジュール１２０からＰＧＤを受信することが可能である。
【００４８】
[0052]Ｎ×Ｎ分配モジュール１２６が、グラフィックスエンジンのそれぞれに関連付けられた、マージされた、同期調整された並行グラフィックデータ（ＰＧＤ）セットを受信し、それにより、Ｎ×ＮのマージされたＰＧＤが作成され、次に、第１の分配を定義する複数のイネーブル信号に従って、そのマージされたＰＧＤを複数のグラフィックスシンクに決定論的に分配する。前述したとおり、Ｎ×Ｎマトリックスによって分配されるマージされたＰＧＤは、冗長な並行パス経由で、グラフィックスシンク（例えば、１３２、３０６、および１３４）にもたらされる放射線軽減された、高整合性の、時間同期されたＰＧＤ「表示データ」を備える。実際には、このことは、Ｎ×Ｎ分配モジュール１２６からの出力が、第１の分配に従って、１つまたは複数のそれぞれのビームフォーマ（例えば、ビームフォーマ１２８、３０４、および１３０）を駆動し、ビームフォーマが、一般に、焦点を合わせられた信号を１つまたは複数のターゲットデバイスに送信することを意味する。実施形態において、ターゲットデバイスは、１つまたは複数のそれぞれのグラフィックスシンク（例えば、１３２、３０６、および１３４）である。
【００４９】
[0053]デバイス構成モジュール１２４は、データ、ロジック、および／またはメモリを包含し、イネーブル信号を受信する。イネーブル信号に基づいて、デバイス構成モジュール１２４は、第１の分配を定義するＮ×Ｎ分配モジュール１２６を再構成するのに十分な制御信号を決定論的に、リアルタイムで生成する。したがって、デバイス構成モジュール１２４は、第２の分配、第３の分配、および第ｎの分配を決定論的に、リアルタイムで定義する能力をもたらし、各分配は、Ｎ×Ｎ分配モジュール１２６に結合されたグラフィックスシンクに対して行われる。このフィーチャを用いて、デバイス構成モジュール１２４は、グラフィックスシンクの障害に対する障害応答として、Ｎのグラフィックスシンク（例えば、１３２、３０６、および１３４）に対する高整合性データの多重化のための新規なアプローチを提供する。
【００５０】
[0054]前述したシステムおよび方法は、ＧＰＵ１００の例示的な実施形態におけるＭのコアのそれぞれに関して繰り返される。
【００５１】
[0055]このように、放射線耐性のＧＰＵのための新規な方法およびシステムが提供される。提供される放射線耐性のＧＰＵは、オープンインターフェースをサポートし、知られている表示フォーマット、ならびに任務現場で更新され得る未定義の、未来の表示フォーマットに関して十分なグラフィックスパフォーマンスをもたらす。提供される方法およびシステムは、時間予算にも、時間分割にも依拠することなく、外部のマスタまたは中央処理装置を介したコマンドも、制御も必要としない。提供されるＧＰＵアプローチは、柔軟性、高整合性、および動的なスケーラビリティをさらに提供する。
【００５２】
[0056]少なくとも１つの例示的な実施形態が、前述の詳細な説明において提示されてきたが、多大な数の変形形態が存在することを認識されたい。また、本明細書で説明される例示的な実施形態は、特許請求される主題の範囲も、応用可能性も、構成も限定することは全く意図していないことも認識されたい。むしろ、前述の詳細な説明は、説明される実施形態を実施するための便利なロードマップを当業者に提供する。本出願を出願する時点における知られている均等物および予測可能な均等物を含む、特許請求の範囲によって規定される範囲を逸脱することなく、要素の機能および構成に様々な変更が行われることが可能であることを理解されたい。
【符号の説明】
【００５３】
１００  ＧＰＵ
１０２、１０４  ＧＰＵコア
１０６  ソース構成モジュール
１０８、１１０、２０２  グラフィックスソース
１１２  グラフィックデータ構成モジュール
１１４、１１６、２０４  グラフィックスエンジン
１２０  マージモジュール
１２４  デバイス構成モジュール
１２６  分配モジュール
１２８、１３０、３０４  ビームフォーマ
１３２、１３４、３０６  グラフィックスシンク
２０６  モジュール
２２０、２２２、２２４  同期調整モジュール
２１４、２１６、２１８  ソース妥当性モジュール
３０２  比較モジュール
４０２、４０４、４０６  グラフィックデータＣＲＣモジュール
４０８、４１０、４１２  ジオメトリエンジン
４１４、４１６、４１８  ラスタ化モジュール
【図１】
2016212856.tif 000003
【図２】
2016212856.tif 000004
【図３】
2016212856.tif 000005
【図４】
2016212856.tif 000006
【図５】
2016212856.tif 000007
【外国語明細書】
2016212856000001.pdf