(57)【要約】【課題】イントラ予測処理の高速化を実現する。【解決手段】イントラ予測部１０９は、所定の符号化規格に準拠した画面内予測処理を行う装置であって、画面内予測処理を並列処理するｎ（ｎは２以上の整数）個の予測処理部を備えている。そして、所定の符号化規格で定められる複数の予測モードから１以上の予測モードを除いたｍ（ｍは２以上の整数）個の予測モードの各々が、ｎ個の予測処理部のいずれかに割り当てられている。さらに、ｎ個の予測処理部の各々は、割り当てられている１以上の予測モードに対して、ｍ個の予測モードのうちいずれの予測モードが選択されるべきかを評価するための評価処理を行う。【選択図】図１
2016171561.tif 000002
【特許請求の範囲】
【請求項１】
所定の符号化規格に準拠した画面内予測処理を行う画面内予測装置であって、
前記画面内予測処理を並列処理するｎ（ｎは２以上の整数）個の予測処理部を備え、
前記所定の符号化規格で定められる複数の予測モードから１以上の予測モードを除いたｍ（ｍは２以上の整数）個の予測モードの各々が、前記ｎ個の予測処理部のいずれかに割り当てられており、
前記ｎ個の予測処理部の各々は、割り当てられている１以上の予測モードに対して、前記ｍ個の予測モードのうちいずれの予測モードが選択されるべきかを評価するための評価処理を行う
画面内予測装置。
【請求項２】
前記ｍは、前記ｎの整数倍であり、
前記ｍ個の予測モードは、前記ｎ個の予測処理部に均等に割り当てられている
請求項１記載の画面内予測装置。
【請求項３】
前記ｍ個の予測モードは、用いられる演算式が他の予測モードと対称性を有する予測モードを含み、前記対称性を有する予測モードと前記他の予測モードとは異なる予測処理部に割り当てられている
請求項１又は２記載の画面内予測装置。
【請求項４】
前記ｍ個の予測モードは、ＤＣ予測モードと、プラナー予測モードとを含み、
前記ＤＣ予測モードと前記プラナー予測モードとは異なる予測処理部に割り当てられている
請求項１〜３のいずれか１項に記載の画面内予測装置。
【請求項５】
前記複数の予測モードは、予測方向が１８０°異なる２つの予測モードを含み、
前記ｍ個の予測モードは、前記２つの予測モードの一方を含み、他方を含まない
請求項１〜４のいずれか１項に記載の画面内予測装置。
【請求項６】
前記複数の予測モードから除かれる前記１以上の予測モードは、処理対象ブロックの左下のブロックを参照する予測モードを含む
請求項１〜５のいずれか１項に記載の画面内予測装置。
【請求項７】
所定の符号化規格に準拠した画面内予測処理を行う画面内予測装置であって、
前記所定の符号化規格で定められる複数の予測モードのうち１以上の予測モードを除外予測モードとし、
前記複数の予測モードのうち前記除外予測モードに含まれない予測モードについて前記画面内予測処理を行う
画面内予測装置。
【請求項８】
前記複数の予測モードは、予測方向が１８０°異なる２つの予測モードを含み、
前記除外予測モードは、前記２つの予測モードの一方を含み、他方を含まない
請求項７記載の画面内予測装置。
【請求項９】
前記除外予測モードは、処理対象ブロックの左下のブロックを参照する予測モードを含む、
請求項７又は８記載の画面内予測装置。
【請求項１０】
所定の符号化規格に準拠した画面内予測処理を行う画面内予測方法であって、
ｎ（ｎは２以上の整数）個の予測処理部で前記画面内予測処理を並列処理する並列処理ステップを含み、
前記所定の符号化規格で定められる複数の予測モードから１以上の予測モードを除いたｍ（ｍは２以上の整数）個の予測モードの各々が、前記ｎ個の予測処理部のいずれかに割り当てられており、
前記並列処理ステップでは、前記ｎ個の予測処理部の各々は、割り当てられている１以上の予測モードに対して、前記ｍ個の予測モードのうちいずれの予測モードが選択されるべきかを評価するための評価処理を行う
画面内予測方法。
【請求項１１】
所定の符号化規格に準拠した画面内予測処理を行う画面内予測方法であって、
前記所定の符号化規格で定められる複数の予測モードのうち１以上の予測モードを除外予測モードとし、
前記除外予測モードは、前記複数の予測モードのうち予測方向が１８０°異なる一対の予測モードの一方のみを含み、
前記複数の予測モードのうち前記除外予測モードに含まれない予測モードについて前記画面内予測処理を行う
画面内予測方法。
【請求項１２】
所定の符号化規格に準拠した画面内予測処理を行う画面内予測回路であって、
前記画面内予測処理を並列処理するｎ（ｎは２以上の整数）個の予測処理回路を備え、
前記所定の符号化規格で定められる複数の予測モードから１以上の予測モードを除いたｍ（ｍは２以上の整数）個の予測モードの各々が、前記ｎ個の予測処理回路のいずれかに割り当てられており、
前記ｎ個の予測処理回路の各々は、割り当てられている１以上の予測モードに対して、前記ｍ個の予測モードのうちいずれの予測モードが選択されるべきかを評価するための評価処理を行う
画面内予測回路。
【請求項１３】
所定の符号化規格に準拠した画面内予測処理を行う画面内予測回路であって、
前記所定の符号化規格で定められる複数の予測モードのうち１以上の予測モードを除外予測モードとし、
前記除外予測モードは、前記複数の予測モードのうち予測方向が１８０°異なる一対の予測モードの一方のみを含み、
前記複数の予測モードのうち前記除外予測モードに含まれない予測モードについて前記画面内予測処理を行う
画面内予測回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、所定の符号化規格に準拠した画面内予測処理を行う画面内予測装置、画面内予測方法及び画面内予測回路に関する。
【背景技術】
【０００２】
動画像符号化規格として、ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４方式（以降、Ｈ．２６４方式と呼ぶ）が知られている。このような動画像符号化規格では、イントラ予測（画面内予測）において、複数のイントラ予測モードから一つを選択してイントラ予測が行われる（例えば、特許文献１参照）。
【０００３】
また、Ｈ．２６４の次世代の動画像符号化規格としてＨｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（ＨＥＶＣ）が検討されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２７３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような、イントラ予測処理では処理の高速化が望まれている。
【０００６】
本開示は、イントラ予測処理の高速化を実現できるイントラ予測装置、イントラ予測方法又は画面内予測回路を提供する。
【課題を解決するための手段】
【０００７】
本開示の一態様に係るイントラ予測装置は、所定の符号化規格に準拠した画面内予測処理を行う画面内予測装置であって、画面内予測処理を並列処理するｎ（ｎは２以上の整数）個の予測処理部を備えている。そして、符号化規格で定められる複数の予測モードから１以上の予測モードを除いたｍ（ｍは２以上の整数）個の予測モードの各々が、ｎ個の予測処理部のいずれかに割り当てられている。さらに、ｎ個の予測処理部の各々は、割り当てられている１以上の予測モードに対して、上記ｍ個の予測モードのうちいずれの予測モードが選択されるべきかを評価するための評価処理を行う。
【発明の効果】
【０００８】
本開示に係るイントラ予測装置、イントラ予測方法又は画面内予測回路は、イントラ予測処理の高速化を実現できる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態に係る画像符号化装置のブロック図
【図２】実施の形態に係る画像符号化処理のフローチャート
【図３】実施の形態に係るイントラ予測処理に用いられる画素データを示す図
【図４】実施の形態に係るイントラ予測部（画面内予測装置）のブロック図
【図５】実施の形態に係るイントラ予測処理のフローチャート
【図６】実施の形態に係るイントラ予測モードを示す図
【図７】実施の形態に係るプラナー予測モードを説明するための図
【図８】実施の形態に係るイントラ予測モードの割り当て例を示す図
【図９】実施の形態に係るイントラ予測モードの割り当て例を示す図
【図１０】実施の形態に係るイントラ予測モードの割り当てを説明するための図
【図１１】実施の形態に係るイントラ予測モードの割り当て例を示す図
【図１２】実施の形態に係るイントラ予測モードの割り当て例を示す図
【発明を実施するための形態】
【００１０】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、すでによく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１１】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
【００１２】
（実施の形態）
以下、図１〜図１２を用いて、実施の形態を説明する。説明の便宜上、ＨＥＶＣ規格に準拠した符号化処理を行う際の動作を説明するが、本実施の形態は、他の符号化規格に準拠した符号化処理に対しても適用できる。
【００１３】
［画像符号化装置の全体処理］
図１は、本実施の形態に係る画像符号化装置１００のブロック図である。
【００１４】
画像符号化装置１００は、入力画像１２１をＨＥＶＣの規格に基づいて圧縮符号化することで符号化信号１３１を生成する。
【００１５】
図１に示す画像符号化装置１００は、ピクチャ分割部１０１と、減算部１０２と、変換量子化部１０３と、エントロピー符号化部１０４と、逆量子化逆変換部１０５と、加算部１０６と、ループ内フィルタ１０７と、フレームメモリ１０８と、イントラ予測部１０９と、インター予測部１１０と、切替部１１１とを備える。
【００１６】
図２は、画像符号化装置１００による画像符号化処理のフローチャートである。
【００１７】
まず、ピクチャ分割部１０１は、入力画像１２１に含まれる符号化対象のピクチャを複数の符号化単位ブロック（コーディングユニット：ＣＵ）に分割し、分割された複数の符号化単位ブロックの各々をイントラ予測の処理単位である複数のブロック（プレディクションユニット：ＰＵ）に分割する（Ｓ１０１）。画像符号化装置１００に含まれる各処理部は、ＣＵ単位、ＰＵ単位又はＴＵ単位（ＴＵについては後述する）、もしくはそれらの集合体単位で処理を行う。各ＣＵ、ＰＵ及びＴＵのサイズは、画像特徴量など符号化対象ピクチャから算出される情報を用いて決められてもよく、また、後述のイントラ予測部又はインター予測部の予測を用いて決められてもよく、どのような基準でどのようなタイミングで決められても構わない。
【００１８】
次に、イントラ予測部１０９及びインター予測部１１０は予測画像１３０を生成する（Ｓ１０２）。具体的には、イントラ予測部１０９は、再構成画像１２６に基づくイントラ予測を用いて、予測画像１２８を生成する。なお、イントラ予測部１０９は、ＰＵ単位で予測画像１２８を生成する。
【００１９】
インター予測部１１０は、フレームメモリ１０８に格納されている再構成画像１２７を用いてインター予測処理を行うことで予測画像１２９を生成する。より具体的には、インター予測部１１０は、入力画像１２１の画素構成と最も似ている画素構成を持った領域を再構成画像の中から探索（動き探索）し、探索された再構成画像１２７内の領域を予測画像１２９として生成（動き補償）する。また、インター予測部１１０は、この処理をＰＵ単位で行う。
【００２０】
切替部１１１は、イントラ予測部１０９で生成された予測画像１２８と、インター予測部１１０で生成された予測画像１２９とのうち、符号化効率が良いと推測される方を予測画像１３０として選択する。具体的には、例えば、切替部１１１は、イントラ予測及びインター予測のうち、予測残差の符号化に要する情報量と、動きベクトル等のサイド情報量との和が最小となる予測方法を選択する。
【００２１】
次に、減算部１０２は、ピクチャ分割部１０１から出力される処理対象となる少なくとも１つ以上のＣＵと、イントラ予測部１０９又はインター予測部１１０から出力される予測画像１３０との差分を算出することで差分画像１２３を生成する（Ｓ１０３）。
【００２２】
変換量子化部１０３は、差分画像１２３を直交変換することで直交変換係数を生成する。変換量子化部１０３は、差分画像１２３を直交変換する場合、直交変換用のサブブロック単位で処理を行う。ここで、直交変換用のサブブロックは、トランスフォームユニット（ＴＵ）と呼ばれる。変換量子化部１０３は、さらに、得られた直交変換係数の各周波数成分を量子化することで量子化係数１２４を生成する（Ｓ１０４）。
【００２３】
逆量子化逆変換部１０５は、量子化係数１２４を逆量子化及び逆直交変換することで差分画像１２５を再構成する（Ｓ１０５）。
【００２４】
加算部１０６は、差分画像１２５と予測画像１３０とを加算することで再構成画像１２６を生成する（Ｓ１０６）。
【００２５】
ループ内フィルタ１０７は、再構成画像１２６に、デブロッキングフィルタ処理等のループ内フィルタ処理を行う。フレームメモリ１０８は、ループ内フィルタ処理が施された後の再構成画像１２７を格納する。
【００２６】
一方で、エントロピー符号化部１０４は、量子化係数１２４を可変長符号化することで符号化信号１３１を生成する（Ｓ１０７）。
【００２７】
以上の処理が対象ピクチャに含まれる全てのブロックに対して順次行われる（Ｓ１０８）。
【００２８】
［イントラ予測処理］
次に、イントラ予測部１０９によるイントラ予測処理について詳細に説明する。ここで、イントラ予測部１０９は、本開示に係る画面内予測装置に対応する。
【００２９】
イントラ予測部１０９は、既に符号化済みのブロック（再構成画像１２６）に含まれる、対象ブロックの周辺に位置する画素データを用いて、対象ブロックの予測画像１２８を生成する。具体的には、図３に示すように、イントラ予測部１０９は、左下、左、左上、上及び右上ブロックに含まれる画素データ（図３においてハッチングを付した画素のデータ）を用いてイントラ予測を行う。
【００３０】
図４は、イントラ予測部１０９のブロック図である。イントラ予測部１０９は、第１予測処理部１４１と、第２予測処理部１４２と、予測モード決定部１４３とを備える。
【００３１】
ここで、本実施の形態では、画像符号化装置１００で想定している符号化規格であるＨＥＶＣ規格に規定される３５個のイントラ予測モードのうち一部の予測モードの使用が制限される。つまり、イントラ予測部１０９は、ＨＥＶＣ規格で定められる３５個の予測モードから１以上の予測モードを除いたｍ（ｍは２以上の整数）個の予測モードから一つの予測モードを選択する。イントラ予測部１０９は、選択したイントラ予測モードに基づいてイントラ予測を行うことで予測画像１２８を生成する。
【００３２】
さらに、本実施の形態では、イントラ予測処理は、第１予測処理部１４１及び第２予測処理部１４２により並列処理される。具体的には、ｍ個の予測モードの各々が、第１予測処理部１４１及び第２予測処理部１４２のいずれかに割り当てられる。第１予測処理部１４１及び第２予測処理部１４２の各々は、割り当てられている１以上の予測モードに対して、ｍ個の予測モードのうちいずれの予測モードが選択されるべきかを評価するための評価処理を行う。ここで評価処理とは、具体的には、各予測モードのコスト値を算出する処理である。また、コスト値とは符号化効率を示す指標であり、具体的には、例えば、コスト値は入力画像１２１と予測画像１２８との差分を示し、差分が少ないほどコスト値は小さくなり、符号化効率がよいと推測できる。そして、最も小さいコスト値に対応する予測モードが、使用されるイントラ予測モードに決定される。
【００３３】
図５は、イントラ予測部１０９によるイントラ予測処理のフローチャートである。まず、第１予測処理部１４１及び第２予測処理部１４２によりｍ個の予測モードの評価処理が並列に行われる（Ｓ１２１）。具体的には、ｍ個の予測モードの各々のコスト値が算出される。ここで、第１予測処理部１４１及び第２予測処理部１４２の各々は、典型的には専用回路（ハードウェア）で構成される。なお、第１予測処理部１４１及び第２予測処理部１４２は、それぞれ個別に設けられたプロセッサがプログラムを実行することにより実現されてもよい。
【００３４】
次に、イントラ予測部１０９は、得られたコスト値のうち最もコスト値が小さい予測モードを使用するイントラ予測モードに決定する（Ｓ１２２）。具体的には、第１予測処理部１４１及び第２予測処理部１４２の各々は、自身が算出したコスト値のうち最小のコスト値と、当該最小のコストに対応する予測モードとを予測モード決定部１４３に通知する。予測モード決定部１４３は、第１予測処理部１４１及び第２予測処理部１４２から通知された予測モードのうちコスト値が小さいほうの予測モードを使用するイントラ予測モードに決定する。
【００３５】
なお、第１予測処理部１４１及び第２予測処理部１４２は、ｍ個の予測モードのコスト値の全てを予測モード決定部１４３に通知し、予測モード決定部１４３は、ｍ個の予測モードのうちコスト値が最も小さい予測モードを選択してもよい。
【００３６】
［予測モードの割り当て］
以下、第１予測処理部１４１及び第２予測処理部１４２への予測モードの割り当てについて説明する。
【００３７】
図６は、ＨＥＶＣで規定されている３５個のイントラ予測モード（モード０〜モード３４）を示す図である。図６に示すように、ＨＥＶＣ規格では、プラナー（Ｐｌａｎａｒ）予測モード（モード０）と、ＤＣ予測モード（モード１）と、３３個の方向予測モード（モード２〜３４）とが定義されている。なお、イントラ予測モードを単に予測モードとも表記する。また、予測モード０〜３４は、符号化規格で定められるモード０〜３４に対応する。
【００３８】
図７は、プラナー予測モード（モード０）を説明するための図である。図７に示すように、プラナー予測モードでは、対象ブロックの上、左、左下、右上のブロックの各々に含まれる４つの画素データの重み付け平均を算出することにより対象画素の予測値が算出される。
【００３９】
また、ＤＣ予測モード（モード１）では、対象ブロックの上部及び左部に隣接する使用可能な画素データの全てを用いて平均値が求められ、ブロックサイズによってはフィルタ処理が行われ、予測値が生成される。方向予測モードでは、対象ブロック周辺の使用可能な画素データのうち、その予測方向側に位置する画素データを用いて予測値が生成される。
【００４０】
図８及び図９は、第１予測処理部１４１及び第２予測処理部１４２に割り当てられる予測モードの一例を示す図である。図８及び図９に示すように、予測モード０、３〜１８が第１予測処理部１４１に割り当てられ、予測モード１、１９〜３４が第２予測処理部１４２に割り当てられる。また、予測モード２は使用されない。
【００４１】
このように、本実施の形態では、（１）ｍ個の予測モードが複数の予測処理部（第１予測処理部１４１及び第２予測処理部１４２）に均等に割り当てられる。言い換えると、ｍ個の予測モードが予測処理部の数の整数倍になるように、一部の予測モードの使用が制限され、複数の予測処理部に同数の予測モードが割り当てられる。さらに（２）プラナー予測モード（モード０）及びＤＣ予測モード（モード１）は、それぞれが別の予測処理部に割り当てられる。（３）複数の予測処理部に同数の方向予測モードが割り当てられる。
【００４２】
このように、割り当てることにより、複数の予測処理部の処理量（処理時間）の差を低減できる。ここで、並列処理を行う場合には、最も処理量が多い（処理時間が長い）予測処理部の処理に全体の処理時間が依存する。よって、複数の予測処理部の処理量（処理時間）の差を低減することで、全体の処理時間を効率よく短くすることができる。
【００４３】
また、方向予測モードと、その他のモード（プラナー予測モード及びＤＣ予測モード）とは処理量が異なる場合がある。よって、上記（２）及び（３）により、方向予測モードが同数になるように、かつ、その他のモードが同数になるように、複数の予測モードを複数の予測処理部に割り当てることで、処理量の差をより低減できる。
【００４４】
さらに、（４）図８に示すように、複数の予測モードは、モード１８（左上参照）を境に分割され、各予測処理部に割り当てられる。言い換えると、方向予測モードのうち、予測方向が隣接する予測モードが同一のグループに属するようにグループ化し、各グループを各予測処理部に割り当てる。これにより、各予測処理部で用いられる演算式が対称性を持つので、各予測処理部の回路の設計が容易になる。具体的には、一つの予測処理部の回路を他の予測処理部の回路に流用することが可能となる。これにより、設計工数を削減できるとともに、誤設計の抑制にもつながり、設計検証を容易に行うことができる。
【００４５】
例えば、図１０は４×４画素の対象ブロックで、（ａ）モード１４の予測を行った場合と（ｂ）モード２２の予測を行った場合を表している。モード１４の座標（２，３）の画素の予測値ｐ［２］［３］は、座標（−１，１）の画素値ｐ［−１］［１］及び座標（−１，２）の画素値ｐ［−１］［２］と、下記式（１）とを用いて算出される。
【００４６】
ｐ［２］［３］＝（７×ｐ［−１］［１］＋２５×ｐ［−１］［２］＋１６）／３２
・・・  （１）
また、モード２２の座標（３，２）の画素の予測値ｐ［２］［３］は、座標（１，−１）の画素値ｐ［１］［−１］及び座標（２，−１）の画素値ｐ［２］［−１］と、下記式（２）とを用いて算出される。
【００４７】
ｐ［３］［２］＝（７×ｐ［１］［−１］＋２５×ｐ［２］［−１］＋１６）／３２
・・・  （２）
このように、モード１４とモード２２とは対称性を有する。同様に、モード２〜１７の各々は、モード３４〜１９の各々と対称性を有する。よって、このように対称性を有する２つのモードを異なる予測処理部に割り当てることで、各予測処理部の回路の設計を容易にできる。
【００４８】
このように、本実施の形態では、各予測処理部に予測モードが均等に割り当てられるように予測モードの一部を制限する。これにより、各予測処理部の処理量のバラツキを低減できるので、並列処理を効率的に行うことができる。
【００４９】
一方で、予測モードの一部が制限されることで、予測精度が低下することが懸念される。本実施の形態では、使用を制限する予測モードを以下のように設定することにより、この予測精度の低下を抑制しつつ、効率的な並列処理を実現できる。
【００５０】
具体的には、本実施の形態では、図８及び図９に示すように、モード２の使用が制限される。ここで、モード２は、モード３４と予測方向が１８０°異なる関係にある。よって、モード２が有効な画像ではモード３４も有効である場合が多い。例えば、左下から右上方向に画素の相関がある場合には、モード２及びモード３４の両方が有効である。よって、制限する予測方法として、これらの一方を選択することで、予測精度の低下を抑制できる。
【００５１】
また、左下ブロックは、対象ブロックの符号化時に符号化済みでない場合がある。このような場合には、左下ブロックの画素データは、他の画素データ（例えば、左ブロックの画素データ）を用いて補完生成されるが、このように生成された予測値は、予測精度が高くない場合が多い。そのため、左下のブロックの画素データを参照する予測モードは、評価処理において算出されるコスト値が大きくなる傾向があり、その予測モードが選択される可能性は低くなる。つまり、左下のブロックの画素データを参照する予測モードを制限しても、結果的に選択される予測モードは変わらない可能性が高い。よって、左下ブロックの画素データを参照する予測モードを制限しても符号化効率の悪化が少ない。
【００５２】
なお、上記では、２つの予測処理部で並列処理が行われる場合を例に述べたが、並列処理を行う予測処理部の数は３以上であってもよい。なお、予測処理部の数が３以上の場合には、上記の（１）ｍ個の予測モードが複数の予測処理部に均等に割り当てられる、及び（３）複数の予測処理部に同数の方向予測モードが割り当てられる、を同時に満たすことはできない。よって、いずれか一方を満たすように、複数の予測モードが複数の予測処理に割り当てられればよい。
【００５３】
図１１は、４つの予測処理部に割り当てられる予測モードの一例を示す図である。図１１に示す例では、４つの予測モードに割り当てられる予測モードの数は等しい。また、上記と同様に、モード０とモード１とは異なる予測処理部に割り当てられる。また、図１１に示す例では、左下方向を参照する方向予測モードから順に３つのモード（モード２〜４）の使用が制限される。このように、複数の予測モードを制限する場合、対象ブロックの左下ブロックを参照する予測モードの中から、複数の予測モードを制限する。また、左下方向（モード２）から左上方向に向かう順に予測モードが制限される。
【００５４】
図１２は、４つの予測処理部に割り当てられる予測モードの別の例を示す図である。図１２に示す例では、複数の予測処理部に同数の方向予測モードが割り当てられているが、各予測処理部に割り当てられている予測モード数は異なる。
【００５５】
なお、図１１と図１２とを比較した場合、図１２では、使用しない予測モードがモード２のみであり、図１１に比べて、使用しない予測モードの数を減らすことができる。これにより、予測精度の低減を抑制できる。一方で、各予測処理部に割り当てられる予測モードの数が異なるため各予測処理部の処理量のばらつきは大きくなる。ただし、例えば、モード０及びモード１の処理量が、その他のモードの処理量に比べて少ない場合には、この処理量のばらつきを低減できる。
【００５６】
このように、各予測モードの処理量が異なる場合には、必ずしも各予測処理部に割り当てられる予測モードの数は等しくなくてもよい。言い換えると、各予測モードの処理量に基づき、各予測処理部の処理量の差が小さくなるように複数の予測モードを複数の予測処理部に割り当てればよい。
【００５７】
また、上記説明では、複数の条件をみたすように、複数の予測モードを複数の予測処理部に割り当てられているが、全ての条件を満たす必要はない。例えば、一部の条件を満たすように、複数の予測モードを複数の予測処理部に割り当ててもよい。
【００５８】
［まとめ］
以上のように、イントラ予測部１０９（画面内予測装置）は、所定の符号化規格に準拠した画面内予測処理を行う装置であって、画面内予測処理を並列処理するｎ（ｎは２以上の整数）個の予測処理部（第１予測処理部１４１及び第２予測処理部１４２）を備える。所定の符号化規格で定められる複数の予測モードから１以上の予測モードを除いたｍ（ｍは２以上の整数）個の予測モードの各々が、ｎ個の予測処理部のいずれかに割り当てられている。ｎ個の予測処理部の各々は、割り当てられている１以上の予測モードに対して、ｍ個の予測モードのうちいずれの予測モードが選択されるべきかを評価するための評価処理を行う。
【００５９】
これにより、ｎ個の予測処理部の処理量が均等になるように複数の予測モードをｎ個の予測処理部に割り当てられない場合であっても、一部の予測モードの使用が制限されることにより、各予測処理部の処理量のバラツキを低減できる。
【００６０】
例えば、ｍは、ｎの整数倍であり、ｍ個の予測モードは、ｎ個の予測処理部に均等に割り当てられていてもよい。
【００６１】
これにより、各予測処理部の処理量のバラツキを低減できる。
【００６２】
例えば、ｍ個の予測モードは、用いられる演算式が他の予測モードと対称性を有する予測モードを含み、対称性を有する予測モードと他の予測モードとは異なる予測処理部に割り当てられていてもよい。
【００６３】
これにより、各予測処理部の回路の設計を容易にすることができる。
【００６４】
例えば、ｍ個の予測モードは、ＤＣ予測モードと、プラナー予測モードとを含み、ＤＣ予測モードとプラナー予測モードとは異なる予測処理部に割り当てられていてもよい。
【００６５】
これにより、各予測処理部の処理量のバラツキを低減できる。
【００６６】
例えば、複数の予測モードは、予測方向が１８０°異なる２つの予測モードを含み、ｍ個の予測モードは、上記２つの予測モードの一方を含み、他方を含まなくてもよい。
【００６７】
これにより、予測モードを制限することによる予測精度の低下を抑制できる。すなわち、予測精度の低下を抑えつつ、予測処理部の処理量を低減できる。
【００６８】
例えば、複数の予測モードから除かれる１以上の予測モードは、処理対象ブロックの左下のブロックを参照する予測モードを含んでもよい。
【００６９】
これにより、予測モードを制限することによる予測精度の低下を抑制できる。すなわち、予測精度の低下を抑えつつ、予測処理部の処理量を低減できる。
【００７０】
ここで、制限される予測モードを除外予測モードと表記する。予測方向が１８０°異なる２つの予測モードの一方であって、かつ、処理対象ブロックの左下のブロックを参照する予測モードは、除外予測モードとしても予測精度の低下は小さい。すなわち、除外予測モードにこの予測モードを選ぶことによって、予測精度の低下を抑えつつ、予測処理部の処理量を低減できる。なお、２以上の予測モードを除外予測モードとする場合、除外予測モードの１つには、予測方向が１８０°異なる２つの予測モードの一方であって、かつ、処理対象ブロックの左下のブロックを参照する予測モードを選択する。さらに、それ以外の除外予測モードには、処理対象ブロックの左下のブロックを参照する予測モードから選択する。これにより、予測精度の低下を抑えつつ、予測処理部の処理量を低減できる。
【００７１】
本開示の技術的思想によれば、予測処理部が並列化されていない画面内予測装置、画面内予測方法、及び、画面内予測回路においても一定の効果が期待される。すなわち、予測モードを制限することにより予測処理部の処理量を低減させつつ、予測精度の低下を抑制できる。なお、予測処理部が並列化されている画面内予測装置、画面内予測方法、及び、画面内予測回路においては、各予測処理部の処理量のバラツキを低減できるため、本開示の技術的思想は予測処理部の処理量を低減する上でより効果的である。
【００７２】
本実施の形態においては、主にＨＥＶＣに準拠した画面内予測について示したが、他の符号化規格であっても、本開示の技術的思想の一部または全部が有効である場合がある。例えば、ＨＥＶＣの前の規格であるＨ．２６４方式にも用いることができる。
【００７３】
一方で、本開示の技術的思想はＨＥＶＣに準拠した画面内予測において、特に有用である。ＨＥＶＣは、Ｈ．２６４方式に比較して、画面内予測の処理量が格段に多い。これにより、ＨＥＶＣに準拠した画面内予測においては、処理量の低減することに加えて、予測処理部を並列化することにより処理量を分散させることがより重要となる。予測処理部が並列化されたことにより、各々の予測処理部の処理量のバラツキが新たな課題となりうる。本開示の技術的思想によれば、処理量のバラツキを低減できる。
【００７４】
さらに、ＨＥＶＣは、Ｈ．２６４方式に比較して、より高精度な画面内予測が求められる。すなわち、ＨＥＶＣの画面内予測においては、できるだけ画面内予測の精度を保ちながら処理量を低減することが望ましい。本開示の技術的思想によれば、画面内予測の精度の低下を抑えつつ、処理量を低減することができる。特に、予測方向が１８０°異なる２つの予測モードの一方を除外予測モードとすることにより、画面内予測の精度の低下をより抑制できる。
【００７５】
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面及び詳細な説明を提供した。
【００７６】
したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【００７７】
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【００７８】
なお、これらの全般的または具体的な態様は、装置、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラム及び記録媒体の任意な組み合わせで実現されてもよい。
【００７９】
また、上記実施の形態において、各構成要素は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
【００８０】
また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。
【００８１】
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
【００８２】
また、上記のフローチャートに示す複数のステップが実行される順序は、本開示を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記ステップの一部が、他のステップと同時（並列）に実行されてもよい。
【産業上の利用可能性】
【００８３】
本開示は、画面内予測装置及び画像符号化装置に適用可能である。具体的には、レコーダ、デジタルカメラ又はタブレット端末装置などに、本開示は適用可能である。
【符号の説明】
【００８４】
１００    画像符号化装置
１０１    ピクチャ分割部
１０２    減算部
１０３    変換量子化部
１０４    エントロピー符号化部
１０５    逆量子化逆変換部
１０６    加算部
１０７    ループ内フィルタ
１０８    フレームメモリ
１０９    イントラ予測部
１１０    インター予測部
１１１    切替部
１２１    入力画像
１２３，１２５    差分画像
１２４    量子化係数
１２６，１２７    再構成画像
１２８，１２９，１３０    予測画像
１３１    符号化信号
１４１    第１予測処理部
１４２    第２予測処理部
１４３    予測モード決定部
【図１】
2016171561.tif 000003
【図２】
2016171561.tif 000004
【図４】
2016171561.tif 000005
【図５】
2016171561.tif 000006
【図６】
2016171561.tif 000007
【図７】
2016171561.tif 000008
【図８】
2016171561.tif 000009
【図９】
2016171561.tif 000010
【図１０】
2016171561.tif 000011
【図１１】
2016171561.tif 000012
【図１２】
2016171561.tif 000013
【図３】
2016171561.tif 000014