(57)【特許請求の範囲】
【請求項１】
基板上に、入射光を電気信号に変換する光電変換素子と該光電変換素子に対応して設けられたスイッチング素子とからなる画素を、２次元的に複数有してなる画素部と、
前記画素を駆動させるために各画素行の複数の前記スイッチング素子のゲート電極に接続された複数の駆動配線と、
前記光電変換素子で発生した電気信号を読み出すために各画素列の複数の前記スイッチング素子のソース・ドレイン電極の一方に接続された複数の信号配線と、
複数の前記光電変換素子に接続された複数の共通バイアス配線と、
を有する光検出装置において、
前記光電変換素子は、下部電極と、上部電極と、前記上部電極と下部電極の間に配された半導体層と、を有し、
前記スイッチング素子は、前記ゲート電極と、前記ゲート電極上に配されたゲート絶縁膜と、前記ゲート絶縁膜上に配された前記ソース・ドレイン電極と、を有し、
前記駆動配線を覆うように設けられた層間絶縁層を有し、
前記駆動配線は、前記層間絶縁層を挟んで前記ゲート電極と異なる層で別々に設けられて前記層間絶縁層に設けられたコンタクトホールを介して前記ゲート電極と電気的に接続され、且つ前記層間絶縁層によって前記下部電極と分離されていることを特徴とする光検出装置。
【請求項２】
前記画素行と隣接する画素行との間隙の間隔は、前記駆動配線の線幅と略同一であることを特徴とする請求項１に記載の光検出装置。
【請求項３】
前記画素行と隣接する画素行との間隙の間隔は、前記駆動配線の線幅より狭く、前記駆動配線は隣接する画素の前記下部電極にオーバーラップされるよう設けられていることを特徴とする請求項１に記載の光検出装置。
【請求項４】
前記下部電極及び前記ゲート電極は前記層間絶縁層上に配されていることを特徴とする請求項１に記載の光検出装置。
【請求項５】
前記層間絶縁層はベンゾシクロブテンを含むことを特徴とする請求項１から４のいずれか１項に記載の光検出装置。
【請求項６】
請求項１〜５のいずれか１項に記載の光検出装置と、前記光検出装置上に設けられた放射線を光に変換する蛍光体とを有する放射線検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光検出装置及びそれを用いた放射線検出装置に関するものである。
【０００２】
【従来の技術】
従来、Ｘ線、γ線等の放射線を検出する放射線検出装置としては、放射線を可視光に変換し、その変換光を非晶質シリコン薄膜を用いた光電変換素子により検出するという、所謂間接型の放射線検出装置が知られている。このような放射線検出装置が製品化された理由としては、主に、光導電性を持った非晶質シリコンを核とした液晶技術の進歩により、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）及び光センサの大面積化が可能になった技術的背景がある。また、従来から使用されているＧＯＳ蛍光体又はＣｓＩ蛍光体等を組み合わせることにより、大画面で信頼性が高い放射線検出装置を安定的に作製可能になったことに拠る所が大きい。
【０００３】
従来の放射線検出装置としては、例えば、特開平０８−１１６０４４号公報等で開示されているＭＩＳ型光電変換素子を利用したものや、ＰＩＮ型光電変換素子とスイッチＴＦＴとを組み合わせたＰＩＮ−ＴＦＴ構造、或いはスイッチ素子にＰＩＮ型ダイオードを用いたＰＩＮ−ＰＩＮ構造の光センサアレー等多岐に渡る提案がなされているが、基本的には、光を光電変換素子により蓄積電荷として保存し、その電荷をスイッチ素子により順次読み出すと言った共通の駆動方法が一般的に用いられている。
【０００４】
図１９は一般的な放射線検出装置に利用される光センサアレーの模式的な等価回路を示す図である。図１９では説明を簡単化するために３×３の合計９個の画素から構成された光センサアレーを例として示している。図１９より明らかな様に、一般的には、１画素は１個の光電変換素子Ｓｉｊ（ｉ，ｊ＝１〜３）、スイッチＴＦＴ  Ｔｉｊ（ｉ，ｊ＝１〜３）を含んで構成され、この光電変換素子とスイッチＴＦＴから成る画素が複数２次元に配列されている。光電変換素子Ｓとしては上述のＭＩＳ型或いはＰＩＮ型等が用いられる。また、Ｖｓｎ（ｎ＝１〜３）は光電変換素子のバイアス配線であり、バイアス電源Ｂに接続されている。Ｖｇｎ（ｎ＝１〜３）はＴＦＴのゲート配線、Ｓｉｇｎ（ｎ＝１〜３）は信号線である。
【０００５】
夫々の光電変換素子Ｓｉｊの信号出力は、光電変換素子Ｓｉｊ自身に蓄積される。そして、駆動用回路Ｄの出力信号によってスイッチＴＦＴ  Ｔｉｊが順次オンし、光電変換素子Ｓｉｊ自身に蓄積された蓄積電荷に対応する電流が信号線Ｓｉｇｎ（ｎ＝１〜３）に流れる。この様にして読み出された信号は、信号処理回路Ａに入力され、出力信号として増幅された後、Ａ／Ｄ変換器ＥでＡ／Ｄ変換され出力される。
【０００６】
図２０はＭＩＳ−ＴＦＴ構造の１画素を示す模式的平面図である。一般的に、１画素はＭＩＳ型光電変換素子Ｓ、スイッチＴＦＴ  Ｔ、スイッチＴＦＴのゲート配線であるＶｇ配線、ゲート電極であるＶｇ電極、信号線であるＳｉｇ配線、スイッチＴＦＴのソース・ドレイン電極であるＳ−Ｄ電極、スイッチＴＦＴのＳ−Ｄ電極と光電変換素子の下部電極を電気接続するためのコンタクトホールＣＨｓ、光電変換素子のバイアス配線であるＶｓ配線により構成されている。
【０００７】
図２１は図２０中のＡ〜Ｄであるゲート配線部、ＭＩＳ型センサ部、ＴＦＴ部、信号線部の夫々の断面を配列した模式的断面図を示す。なお、図２１は機能素子別に層構成を模式的に示した場合の断面図を示している。図中１はガラス基板、３はＭＩＳ型光電変換素子の下部電極、８はＭＩＳ型光電変換素子のバイアス配線、２はスイッチＴＦＴのゲート配線、４はゲート電極、９はソース・ドレイン電極である。５，６，７はＭＩＳ型光電変換素子及びスイッチＴＦＴ等で同一層構成であるゲート絶縁膜、非晶質シリコン膜、ｎ+ オーミックコンタクト層である。１０はスイッチＴＦＴに接続されている信号線である。また、１００は保護膜、１０１は接着層、１０２は蛍光体層である。入射放射線は図２１の上部より蛍光体層１０２に入射する構成となっている。
【０００８】
現在、このような放射線検出装置に対しては、放射線量の低減を実現する高感度化の要求が高まっており、画像の高品位化を達成する高精細化も期待されている。この様な状況において、蛍光体の発光効率の改善を始めとして、光センサアレーの光収集効率の改善、更には光電変換素子そのものの改良、即ち光電変換効率の改善に至るまで多岐に渡り研究開発が進められている。
【０００９】
【発明が解決しようとする課題】
ところで、一般に、高画像品位を達成する場合、先ず、画素ピッチを微細化する必要があるが、単純に画素ピッチを微細化することは、逆に感度低下を引き起こす事になるため、単純には実現できない。この理由は、高精細化に伴って有効画素領域が同時に縮小される事はなく、同一有効画素領域、或いは、より大面積化が要求されているからである。
【００１０】
即ち、大面積化、高精細化に伴い、スイッチＴＦＴの駆動速度、信号処理速度等を高速化する必要があるため、スイッチＴＦＴの駆動配線、信号線等は、いっそうの低抵抗化が必要となる。また、スイッチＴＦＴのオン抵抗の低減等スイッチＴＦＴの大型化も場合により必要となる。言い換えれば、夫々の配線幅等は増加することはあっても縮小する事はなく、スイッチＴＦＴのサイズにおいても小型化が期待されるものではない。その結果、高精細化に伴い、夫々の配線幅が画素内に占める面積比が増大し、スイッチＴＦＴが占める面積も大きく変化しないため、画素に占める光電変換素子の開口率は、画素ピッチが縮小されるに従い、一般的には低下する傾向がある。
【００１１】
この様に大面積を維持しつつ高精細化を達成する場合、画素の開口率の低下が起こってしまい、高画像品位を実現することは難しい。また、一定の画像品位を得るためには、放射線量を増加すればよいが、これは、特に医療分野では人体への影響を考慮すると受け入れられるものではない。
【００１２】
図２２は１画素の模式的平面図を示す。図中Ｐは画素ピッチ、ＶｇはスイッチＴＦＴのゲート配線、Ｓｉｇは信号配線、Ｓは光電変換素子領域である。Ｖｇ配線幅をＷｇ、Ｓｉｇ配線幅をＷｓ、Ｖｇ配線と光電変換素子領域ＳとのクリアランスをＬｇ、Ｓｉｇ配線とのクリアランスをＬｓとすると、開口率Ａｐは以下の式により概略算出できる。
【００１３】
Ａｐ＝（Ｐ−Ｗｇ−２Ｌｇ）×（Ｐ−Ｗｓ−２Ｌｓ）／Ｐ2
実際には、スイッチＴＦＴ部があるため、ここで算出される開口率Ａｐに比較して、実際の開口率は小さい値になるが、説明を単純化するために、スイッチＴＦＴ部の面積は考慮しないこととする。
【００１４】
図２３は一例としてＶｇ配線幅をＷｇ＝１０μｍ、Ｓｉｇ配線幅をＷｓ＝８μｍ、Ｓｉｇ配線及びＶｇ配線のクリアランスをＬｇ＝Ｌｓ＝４μｍとして、画素ピッチに対する開口率の変化を示している。ここで、クリアランスＬｇはゲート配線及びゲート電極及び光電変換素子の下部電極を電気的に絶縁する必要があることと、同一層上に配置されるため、実際には、製造装置等の限界から４μｍ程度のスペースとして存在しているものである。また、クリアランスＬｓは光電変換素子部のＭＩＳ構成と信号線下部のＭＩＳ構成を電気的に分離するため、同様に４μｍ程度のスペースとして存在しているものである。
【００１５】
図２３から明らかな様に開口率Ａｐは画素ピッチＰが７０〜８０μｍ程度を境に画素ピッチが縮小するに従い急激に低下する事がわかる。即ち、現状では画素ピッチが７０〜８０μｍ程度の高精細化は、感度低下を大きく引き起こす事になるため、高画像品位は実現困難であった。一方、一般的な１５０μｍ〜２００μｍ程度の画素ピッチにおいても感度的には未だ十分であるとは言えない。つまり上述の様に夫々の配線幅、或いはスイッチＴＦＴサイズ等の制約があり、現状では開口率による改善では高感度化が見込めない状況であった。
【００１６】
本発明は、このような事情に鑑みなされたもので、その目的は、スイッチ素子の性能を落とすことなく、画素の開口率を改善し、高感度化及び高精細化を実現可能な光検出装置及び放射線検出装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明のこのような目的は、基板上に、入射光を電気信号に変換する光電変換素子と該光電変換素子に対応して設けられたスイッチング素子とからなる画素を、２次元的に複数有してなる画素部と、前記画素を駆動させるために各画素行の複数の前記スイッチング素子のゲート電極に接続された複数の駆動配線と、前記光電変換素子で発生した電気信号を読み出すために各画素列の複数の前記スイッチング素子のソース・ドレイン電極の一方に接続された複数の信号配線と、複数の前記光電変換素子に接続された複数の共通バイアス配線と、を有する光検出装置において、前記光電変換素子は、下部電極と、上部電極と、前記上部電極と下部電極の間に配された半導体層と、を有し、前記スイッチング素子は、前記ゲート電極と、前記ゲート電極上に配されたゲート絶縁膜と、前記ゲート絶縁膜上に配された前記ソース・ドレイン電極と、を有し、前記駆動配線を覆うように設けられた層間絶縁層を有し、前記駆動配線は、前記層間絶縁層を挟んで前記ゲート電極と異なる層で別々に設けられて前記層間絶縁層に設けられたコンタクトホールを介して前記ゲート電極と電気的に接続され、且つ前記層間絶縁層によって前記下部電極と分離されていることを特徴とする光検出装置によって達成される。
【００１８】
また、本発明の目的は、上記光検出装置と、前記光検出装置上に設けられた放射線を光に変換する蛍光体とを有する放射線検出装置によって達成される。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
（第１の実施形態）
本発明の第１の実施形態として、ＭＩＳ型光電変換素子を用いた半導体装置について説明する。図１は本実施形態の１画素の模式的平面図である。図中ＴはスイッチＴＦＴ（薄膜トランジスタ）部、Ｓはセンサ（光電変換素子）部、Ｖｇはゲート配線、Ｓｉｇは信号線、Ｖｓはバイアス配線、ＣＨｓはスイッチＴＦＴのＳ−Ｄ（ソース・ドレイン）電極と光電変換素子の下部電極を電気接続するためのコンタクトホール、ＣＨｇはスイッチＴＦＴのゲート配線とゲート電極を電気的に接続するためのコンタクトホールである。
【００２１】
図２は図１のＡ−Ａ線における模式的断面図、図３は図１のＢ−Ｂ線における模式的断面図である。図中１はガラス基板（絶縁基板）、３はＭＩＳ型光電変換素子の下部電極、２はスイッチＴＦＴのゲート配線（Ｖｇ配線）、４はゲート電極（Ｖｇ電極）、５，６，７はＭＩＳ型光電変換素子及びスイッチＴＦＴで同一層構成であるゲート絶縁膜、非晶質シリコン膜、ｎ+ オーミックコンタクト層、１１は平坦化機能を有する層間絶縁層である。ここで、図１は１画素を示しているが、実際にはこの１画素が図１９で説明したように２次元に配列されている。駆動方法は図１９と同様である。
【００２２】
ゲート配線２は画素の一辺に沿って形成され、このゲート配線２を挟む形で隣接画素が配置されている。この場合、図２に示すようにガラス基板１上にスイッチＴＦＴのゲート電極２が形成され、ゲート配線２を含むガラス基板１の全面に層間絶縁層１１が形成されており、互いに隣接する画素間においてスイッチＴＦＴのゲート配線２と光電変換素子の下部電極３とは平坦化機能を有する層間絶縁層１１で分離されている。
【００２３】
このように本実施形態では、スイッチＴＦＴのゲート配線２と光電変換素子の下部電極３が異なる層であるため、隣接する光電変換素子間の距離を短くする事ができ、スイッチＴＦＴのゲート配線２と光電変換素子の下部電極３とのクリアランスを必要としないので、開口率Ａｐを向上することが可能となり、高感度化を実現することができる。
【００２４】
また、本実施形態においては、光電変換素子の受光領域はＭＩＳ型半導体積層部であり、図２に示すように下部電極３はＭＩＳ型半導体積層部より一回り大きい構造となっている。そこで、ゲート配線２と光電変換素子との寄生容量の影響を考慮して、隣接する光電変換素子の下部電極３間にゲート配線２を概ねジャストで配置した構造としている。こうすることによって、ゲート配線２と光電変換素子との寄生容量が全くないため、クロストークによる問題がなく、画像劣化を防止することができる。また、図３に示すようにスイッチＴＦＴのゲート配線２とゲート電極４は層間絶縁層１１を挟んで異なる層で別々に形成されており、コンタクトホールを介して電気的に接続されている。
【００２５】
図４はスイッチＴＦＴのゲート配線２と光電変換素子の下部電極３とのクリアランスＬｇに対する開口率Ａｐの関係を示している。Ｌｇ＝４μｍとした場合を従来例とし、Ｌｇ≒０μｍとした場合を第１の実施形態としている。従来例では光電変換素子の下部電極３とスイッチＴＦＴのゲート配線２とを別々に形成するため、従来の一括で作成した構造の場合、製造装置の関係でＬｇ＝４μｍが限度である。これに対し、第１の実施形態ではＬｇ≒０で形成できるため、概ね開口率Ａｐを５〜２５％程度向上することができる。
【００２６】
特に、高精細化、即ち、画素ピッチが小さくなるに従って開口率Ａｐの改善効果を大きくでき、例えば、画素ピッチが１００μｍでは開口率は従来例に比較して１．１倍、５０μｍでは１．２５倍とすることができる。図５は本実施形態と従来例で画素ピッチを同じとした場合の開口率比を示す。但し、従来の開口率１に対する本実施形態の開口率比を示している。図５から従来の感度、即ち、光電変換素子が占める面積（Ｐ×Ｐ×Ａｐ）を同一にした場合、本実施形態では従来に比較して５μｍ程度画素ピッチを縮小する事が可能となり、高精細化も併せて実現することができる。
【００２７】
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態では以下の工程で半導体装置を作製する。
（１）図６に示す様にガラス基板上にスイッチＴＦＴのゲート配線としてＣｒ薄膜を３０００Åスパッターにより成膜し、ゲート配線をパターン形成する。
（２）図７に示す様に層間絶縁層１１としてＢＣＢ（ダウケミカル社製）を５０００Åスピン塗布し、硬化薄膜化させて、更にスイッチＴＦＴのゲート電極２との電気接合のためのコンタクトホールＣＨｇをＲＩＥにより形成する。
（３）図８に示す様にスイッチＴＦＴのゲート電極４及び光電変換素子の下部電極３としてＣｒ薄膜を１０００Åスパッターにより成膜し、ゲート電極４及び光電変換素子の下部電極３をパターン形成する。
（４）図９に示す様にプラズマＣＶＤによりゲート絶縁膜としてＳｉＮ膜３０００Å、活性層としてノンドープ非晶質シリコン膜６０００Å、ｎ+ オーミックコンタクト層１０００Åを連続形成する（図１２参照）。その後、スイッチＴＦＴのＳ−Ｄ電極と光電変換素子の下部電極とを電気的に接続するためのコンタクトホールＣＨｓをＲＩＥにより形成する。
（５）図１０に示す様に光電変換素子のバイアス配線Ｖｓ及びスイッチＴＦＴのＳ−Ｄ電極及び信号線ＳｉｇとしてＡｌ薄膜を１μｍスパッターにより成膜し、夫々パターン形成する。
（６）図１１に示す様にスイッチＴＦＴ部及び光電変換素子部等を画素毎に分離する。
【００２８】
その後、保護膜としてＳｉＮ膜及びポリイミド膜を積層することで半導体装置が完成する。更に、図２１と同様に保護膜の上にＧＯＳ蛍光体シートを接着剤で貼り合せることにより放射線検出装置が完成する。放射線としては、Ｘ線、α線、β線、γ線等を用いることができ、入射した放射線を蛍光体シートで可視光に変換し、変換された光を２次元に配列された光電変換素子で電気信号に変換することによって放射線撮影を行う。
【００２９】
また、ＭＩＳ型センサを単純に容量として用い、放射線を直接電荷に変換するＧａＡｓ等と組み合わせた場合においても、このＭＩＳ容量を大きく確保できる利点がある。つまり、半導体層として検出を行う放射線に対して感応性があるものを用いた場合には、特に蛍光体層を設ける必要はなく、放射線を直接電荷に変換することができるため、蛍光体層等の波長変換体を設けなくてもよい。
【００３０】
図１２は図１１のＡ−Ａ線における模式的断面図を示す。図１２ではセンサ部とＴＦＴ部を示している。図中１はガラス基板、３は光電変換素子の下部電極、Ｖｓは光電変換素子のバイアス配線である。また、２はスイッチＴＦＴのゲート配線、４はゲート電極、９はソース・ドレイン電極である。５，６，７は光電変換素子及びスイッチＴＦＴ等で同一層構成であるゲート絶縁膜、非晶質シリコン膜、ｎ+ オーミックコンタクト層である。図９で説明したようにゲート絶縁膜５、非晶質シリコン膜６、ｎ+ オーミックコンタクト層７はＣｒ薄膜上に順次形成される。本実施形態のように基板全面に絶縁膜を形成することによって、容易に基板全面を平坦化することが可能となる。
【００３１】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態では第１の実施形態と同様にＭＩＳ型光電変換素子を用いている。図１３は本実施形態の１画素の模式的平面図である。また、図１４は図１３のＡ−Ａ線における模式的断面図、図１５はＢ−Ｂ線における模式的断面図である。なお、図１３〜図１５では第１の実施形態と同一部分は同一符号を付している。
【００３２】
本実施形態では、図１４に示すように第１の実施形態に比べて隣接する画素間の間隔を狭くし、スイッチＴＦＴのゲート配線２と光電変換素子の下部電極３とが層間絶縁膜１１を挟んでオーバーラップして形成されている。この場合、ゲート配線２の線幅は第１の実施形態と同じであるからゲート配線２を光電変換素子の下部電極３とオーバーラップして形成することにより、開口率Ａｐの更なる向上が可能となり、従来に比較して概ね開口率Ａｐを１０〜５０％向上することができる。その他の構成は第１の実施形態と同様である。
【００３３】
なお、ゲート配線２と下部電極３との寄生容量を影響無い程度とするため、層間絶縁層１１を厚膜化し、寄生容量を低減することが望ましい。厚みは、少なくとも重なり幅以上が望ましい。即ち、重なり幅が１μｍであれば厚みは１μｍ以上、重なり幅が２μｍであれば厚みは２μｍ以上が望ましい。
【００３４】
また、光電変換素子部のＭＩＳ型半導体積層部を隣接間で連続とする事が考えられるが、夫々の光電変換素子の下部電極への段差乗り越え部分が大きくなるため、微小リーク等特性上注意する必要がある。また、第１の実施形態と同様に更に保護膜を形成し、その上に蛍光体シートを接着剤で貼り合わせることによって放射線検出装置を構成することができる。
【００３５】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態では、特に、大面積化に伴い層間絶縁膜の応力が問題となる場合があり、それを低減するための構造に特徴を有するものである。図１６は本実施形態の１画素の模式的平面図、図１７は図１６のＡ−Ａ線における模式的断面図、図１８はＢ−Ｂ線における模式的断面図である。第１の実施形態と同一部分は同一符号を付している。本実施形態では、ガラス基板１上にスイッチＴＦＴのゲート配線２を覆うようにストライプ状に層間絶縁層１１が形成され、層間絶縁層１１のガラス基板１上における被覆率を減少させている。層間絶縁層１１の構成以外は第１の実施形態と同様である。
【００３６】
本実施形態によれば、ガラス基板１上における層間絶縁層１１の被覆率を大幅に低減できるので、層間絶縁層１１の応力による光センサアレーの反りによって生じるセンサアレーの特性劣化等を防止でき、製造上においても応力によりステージ吸着の際にセンサアレーが割れる等の問題を解決することができる。また、第１の実施形態と同様に更に保護膜を形成し、その上に蛍光体シートを接着剤で貼り合わせることによって放射線検出装置を構成できる。
【００３７】
【発明の効果】
以上説明したように本発明によれば、隣接する画素間においてスイッチ素子の駆動配線と半導体素子の下部電極を平坦化機能を有する層間絶縁層で分離しているので、半導体素子とスイッチ素子の駆動配線とのクリアランスを実質的に不要にすることができ、その結果、画素の開口率を向上できると共に、高感度化及び高精細化を実現することができる。また、画素間においてスイッチ素子の駆動配線と半導体素子の下部電極が重なるように配置され、画素間にすき間がない構造となっているので、放射線の変換光が駆動配線と半導体素子のすき間を透過し、基板表面と裏面間で反射、透過を繰り返すことによる分解能の低下を低減することが可能である。
【図面の簡単な説明】
【図１】  本発明の光検出装置の第１の実施形態を示す模式的平面図である。
【図２】図１のＡ−Ａ線における模式的断面図である。
【図３】図１のＢ−Ｂ線における模式的断面図である。
【図４】画素ピッチと画素の開口率の関係を従来例と図１の実施形態で比較して示す図である。
【図５】図１の実施形態と従来との画素ピッチに対する開口率比を示す図である。
【図６】  図１の光検出装置の製造方法を説明するための図である。
【図７】  図１の光検出装置の製造方法を説明するための図である。
【図８】  図１の光検出装置の製造方法を説明するための図である。
【図９】  図１の光検出装置の製造方法を説明するための図である。
【図１０】  図１の光検出装置の製造方法を説明するための図である。
【図１１】  図１の光検出装置の製造方法を説明するための図である。
【図１２】図１１のＡ−Ａ線における模式的断面図である。
【図１３】本発明の第２の実施形態を示す模式的平面図である。
【図１４】図１３のＡ−Ａ線における模式的断面図である。
【図１５】図１３のＢ−Ｂ線における模式的断面図である。
【図１６】本発明の第３の実施形態を示す模式的平面図である。
【図１７】図１６のＡ−Ａ線における模式的断面図である。
【図１８】図１６のＢ−Ｂ線における模式的断面図である。
【図１９】一般的な放射線検出装置の光センサアレーを示す等価回路図である。
【図２０】ＭＩＳ−ＴＦＴ構造の１画素を示す模式的平面図である。
【図２１】図２０の模式的断面図である。
【図２２】１画素の開口率を説明するための図である。
【図２３】画素ピッチに対する開口率の変化を示す図である。
【符号の説明】
１    ガラス基板
２    スイッチＴＦＴのゲート配線
３    光電変換素子の下部電極
４    ゲート電極
５    ゲート絶縁膜
６    非晶質シリコン膜
７    ｎ+ オーミックコンタクト層
９    スイッチＴＦＴのソース・ドレイン電極
１１    層間絶縁膜
１００    保護膜
１０１    接着層
１０２    蛍光体層
Ｔ    ＴＦＴ部
Ｓ    センサ部
【図１】
0003884922.tif 000002
【図２】
0003884922.tif 000003
【図３】
0003884922.tif 000004
【図４】
0003884922.tif 000005
【図５】
0003884922.tif 000006
【図６】
0003884922.tif 000007
【図７】
0003884922.tif 000008
【図８】
0003884922.tif 000009
【図９】
0003884922.tif 000010
【図１０】
0003884922.tif 000011
【図１１】
0003884922.tif 000012
【図１２】
0003884922.tif 000013
【図１３】
0003884922.tif 000014
【図１４】
0003884922.tif 000015
【図１５】
0003884922.tif 000016
【図１６】
0003884922.tif 000017
【図１７】
0003884922.tif 000018
【図１８】
0003884922.tif 000019
【図１９】
0003884922.tif 000020
【図２０】
0003884922.tif 000021
【図２１】
0003884922.tif 000022
【図２２】
0003884922.tif 000023
【図２３】
0003884922.tif 000024