(57)【要約】【課題】光出力が向上できる半導体発光素子を提供する。【解決手段】実施形態によれば、半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた中間半導体層と、を含む。前記中間半導体層は、前記第２半導体層から前記第１半導体層に向かう第１方向に沿って交互に設けられた複数の第１層と複数の第２層とを含む第３半導体層と、前記第１半導体層と前記第３半導体層との間に設けられ前記第１方向に沿って交互に設けられた複数の第３層と複数の第４層とを含む第４半導体層と、を含む。前記中間半導体層は、前記第１方向に後退した第１凹部及び第２凹部を有する。前記第１方向に対して垂直な第２方向に沿った前記第１凹部の幅は、前記第２方向に沿った前記第２凹部の幅よりも大きい。【選択図】図１
2016171290.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形の第１半導体層と、
第２導電形の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた中間半導体層と、
を備え、
前記中間半導体層は、
前記第２半導体層から前記第１半導体層に向かう第１方向に沿って交互に設けられた複数の第１層と複数の第２層とを含む第３半導体層と、
前記第１半導体層と前記第３半導体層との間に設けられ前記第１方向に沿って交互に設けられた複数の第３層と複数の第４層とを含む第４半導体層と、
を含み、
前記中間半導体層は、前記第１方向に後退した第１凹部及び第２凹部を有し、
前記第１方向に対して垂直な第２方向に沿った前記第１凹部の幅は、前記第２方向に沿った前記第２凹部の幅よりも大きい、半導体発光素子。
【請求項２】
前記第１凹部の底部は、前記第４半導体層中に位置し、
前記第２凹部の底部は、前記第３半導体層中に位置する、請求項１記載の半導体発光素子。
【請求項３】
前記第２半導体層の一部は、前記第１凹部の少なくとも一部の中及び前記第２凹部の少なくとも一部の中に位置する、請求項１または２に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子に関する。
【背景技術】
【０００２】
窒化物半導体などの半導体を用いた半導体発光素子において、光出力の向上が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−８２４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、光出力が向上できる半導体発光素子を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた中間半導体層と、を含む。前記中間半導体層は、前記第２半導体層から前記第１半導体層に向かう第１方向に沿って交互に設けられた複数の第１層と複数の第２層とを含む第３半導体層と、前記第１半導体層と前記第３半導体層との間に設けられ前記第１方向に沿って交互に設けられた複数の第３層と複数の第４層とを含む第４半導体層と、を含む。前記中間半導体層は、前記第１方向に後退した第１凹部及び第２凹部を有する。前記第１方向に対して垂直な第２方向に沿った前記第１凹部の幅は、前記第２方向に沿った前記第２凹部の幅よりも大きい。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
【図２】図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図３】第１の実施形態に係る半導体発光素子を示す模式的断面図である。
【図４】図４（ａ）〜図４（ｃ）は、第１の実施形態に係る半導体発光素子を示す走査型電子顕微鏡像である。
【図５】図５は、半導体発光素子の特性を例示するグラフ図である。
【図６】図６（ａ）及び図６（ｂ）は、半導体発光素子の特性を例示するグラフ図である。
【図７】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図８】第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
【図９】第２の実施形態に係る別の半導体発光素子を例示する模式的断面図である。
【図１０】第２の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図面を参照して詳細に説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。  
図１に示すように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、中間半導体層３８と、を含む。
【０００９】
第１半導体層１０は、第１導電形である。第２半導体層２０は、第２導電形である。中間半導体層３８は、第１半導体層１０と第２半導体層２０との間に設けられる。
【００１０】
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。これらの半導体層は、例えば、窒化物半導体を含む。
【００１１】
中間半導体層３８は、第３半導体層３０と、第４半導体層４０と、を含む。第３半導体層３０は、例えば、発光部である。第３半導体層３０は、例えば、活性層を含む。第４半導体層４０は、例えば、超格子層である。
【００１２】
第２半導体層２０から第１半導体層１０に向かう方向を第１方向Ｄ１とする。第１方向Ｄ１と逆の方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの軸をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【００１３】
第１半導体層１０、中間半導体層３８及び第２半導体層２０は、Ｚ軸方向に沿って積層されている。これらの層のそれぞれは、Ｘ−Ｙ平面に沿って広がる。
【００１４】
図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。  
図２（ａ）は、第３半導体層３０を例示し、図２（ｂ）は、第４半導体層４０を例示している。  
図２（ａ）に示すように、第３半導体層３０は、複数の第１層３１と、複数の第２層３２と、を含む。複数の第１層３１と、複数の第２層３２と、は、第１方向Ｄ１に沿って交互に設けられる。複数の第１層３１及び複数の第２層３２は、Ｚ軸方向に沿って交互に積層される。第１層３１と第２層３２とのペア数は、例えば、２以上１０以下（例えば９）である。
【００１５】
第１層３１は、例えば障壁層である。第２層３２は、例えば井戸層である。第１層３１のバンドギャップエネルギーは、第２層３２のバンドギャップエネルギーよりも高い。第１層３１は、例えば、Ｉｎｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１＜１）を含む。第２層３２は、例えば、Ｉｎｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第１層３１は、例えば、ＧａＮを含む。第２層３２は、例えば、ＩｎＧａＮを含む。
【００１６】
第１層３１の厚さｔ３１は、例えば、３ｎｍ以上１０ｎｍ以下である。第２層３２の厚さｔ３２は、例えば、１ｎｍ以上５ｎｍ以下である。例えば、第１層３１の厚さｔ３１は、第２層３２の厚さｔ３２よりも厚い。これにより、キャリアの閉じ込めが効果的に行われ、高い効率が得られる。
【００１７】
図２（ｂ）に示すように、第４半導体層４０は、複数の第３層４３と、複数の第４層４４と、を含む。複数の第３層４３と、複数の第４層４４と、は、第１方向Ｄ１に沿って交互に設けられる。複数の第３層４３及び複数の第４層４４は、Ｚ軸方向に沿って交互に積層される。第３層４３と第４層４４とのペア数は、例えば、１０以上４０以下（例えば３０）である。
【００１８】
第３層４３は、例えば高バンドギャップエネルギー層である。第４層４４は、例えば低バンドギャップエネルギー層である。第３層４３のバンドギャップエネルギーは、第４層４４のバンドギャップエネルギーよりも高い。第３層４３は、例えば、Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０≦ｘ３＜１）を含む。第４層４４は、例えば、Ｉｎｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４≦１、ｘ３＜ｘ４）を含む。第３層４３は、例えば、ＧａＮを含む。第４層４４は、例えば、ＩｎＧａＮを含む。
【００１９】
第３層４３の厚さｔ４３は、例えば、０．５ｎｍ以上３ｎｍ以下である。第４層４４の厚さｔ４４は、例えば、０．５ｎｍ以上３ｎｍ以下である。厚さｔ４３は、厚さｔ４４と同じでも良く、異なっても良い。第４半導体層４０においては、光は、実質的に放出されない。第４層４４のバンドギャップエネルギーは、第２層３２のバンドギャップエネルギーよりも高い。例えば、第４層４４におけるＩｎの組成比は、第２層３２におけるＩｎの組成比よりも低い。
【００２０】
図１に示すように、基板６０ｓの上に、例えば、ＡｌＧａＮを含むバッファ層６１が設けられる。バッファ層６１の上に、低不純物濃度層６２が設けられる。低不純物濃度層６２は、例えば、ノンドープのＧａＮ層である。低不純物濃度層６２の上に、第１半導体層１０が設けられる。第１半導体層１０の上に、中間半導体層３８が設けられる。中間半導体層３８の上に、第２半導体層２０が設けられる。
【００２１】
基板６０ｓには、例えば、シリコン基板またはサファイア基板などが用いられる。
【００２２】
第１半導体層１０のｃ軸は、例えば、Ｚ軸方向に実質的に沿っている。
【００２３】
第１半導体層１０は、例えば、ｎ形の不純物を含むＧａＮを含む。ｎ形の不純物は、例えば、Ｓｉを含む。第２半導体層２０は、例えば、ｐ形の不純物を含む。ｐ形の不純物は、例えば、Ｍｇを含む。
【００２４】
この例では、第２半導体層２０は、第１ｐ形層２１と、第２ｐ形層２２と、を含む。第２ｐ形層２２は、第１ｐ形層２１と第３半導体層３０との間に配置される。第１ｐ形層２１は、例えば、ｐ形コンタクト層である。第２ｐ形層２２は、例えば、電子オーバーフロー抑制層である。第１ｐ形層２１は、例えば、ｐ形ＧａＮを含む。第２ｐ形層２２は、例えば、ｐ形ＡｌＧａＮを含む。
【００２５】
この例では、中間半導体層３８は、中間層３９をさらに含む。中間層３９は、第３半導体層３０と第４半導体層４０との間に設けられる。中間層３９は、例えば、ＧａＮを含む。中間層３９は、例えば、Ｓｉを含む。中間層３９の厚さは、例えば、５ｎｍ以上２０ｎｍ以下（例えば約１０ｎｍ）である。中間層３９は、省略しても良い。
【００２６】
半導体発光素子１１０は、基板６０ｓの上に、バッファ層６１、低不純物濃度層６２、第１半導体層１０、中間半導体層３８及び第２半導体層２０を、この順で順次成長させることで形成される。これらの半導体層の成長には、例えば、有機金属気相成長法などが用いられる。
【００２７】
図１に示すように、中間半導体層３８は、複数の凹部３５を有する。複数の凹部３５は、２種類に分けられる。すなわち、大きい凹部（深い凹部）と、小さい凹部（浅い凹部）と、の２種類の凹部３５が設けられる。
【００２８】
すなわち、中間半導体層３８は、第１凹部３６と、第２凹部３７と、を有する。第１凹部３６は、第１方向Ｄ１に後退し、第２凹部３７も第１方向Ｄ１に後退している。これらの凹部３５の中に、第２半導体層２０の一部が埋め込まれる。すなわち、第２半導体層の一部は、第１凹部３６の少なくとも一部の中、及び、第２凹部３７の少なくとも一部の中に位置する。
【００２９】
第１凹部３６の幅ｗ１は、第２凹部３７の幅ｗ２よりも大きい（広い）。第１幅ｗ１は、第１方向Ｄ１に対して垂直な第２方向Ｄ２（例えば、Ｘ軸方向など）に沿った幅である。幅ｗ２は、第２方向Ｄ２に沿った幅である。
【００３０】
第１凹部３６の底部３６ｅは、第４半導体層４０中に位置する。第１凹部３６の底部３６ｅの第１方向Ｄ１に沿った位置は、第１半導体層１０の第１方向Ｄ１に沿った位置と、第３半導体層３０の第１方向Ｄ１に沿った位置と、の間に設けられる。第１凹部３６の底部３６ｅの第１方向Ｄ１に沿った位置は、第１半導体層１０の第１方向Ｄ１に沿った位置と、第３半導体層３０の下面３０ｂの第１方向Ｄ１に沿った位置と、の間に設けられる。第３半導体層３０の下面３０ｂは、第３半導体層３０の、第４半導体層４０の側の面である。
【００３１】
第２凹部３７の底部３７ｅは、第３半導体層３０中に位置する。第２凹部３７の底部３７ｅの第１方向Ｄ１に沿った位置は、第４半導体層４０の第１方向Ｄ１に沿った位置と、第２半導体層２０の第１方向Ｄ１に沿った位置と、の間に設けられる。第２凹部３７の底部３７ｅの第１方向Ｄ１に沿った位置は、第４半導体層４０の第１方向Ｄ１に沿った位置と、第３半導体層３０の上面３０ａの第１方向Ｄ１に沿った位置と、の間に設けられる。第３半導体層３０の上面３０ａは、第３半導体層３０の、第２半導体層２０の側の面である。
【００３２】
第１凹部３６は、例えば、Ｚ軸方向において、第３半導体層３０を貫通している。第２凹部３７は、Ｚ軸方向において、第３半導体層３０を貫通していない。
【００３３】
第１凹部３６の側面は、第１方向Ｄ１に対して傾斜している。第１凹部３６の２つの側面（互いに対向する側面）の間の角度は、約５６度である。第１凹部３６の第１側面３６ｓと第１方向Ｄ１（Ｚ軸方向）との間の角度は、約２８度である。第１凹部３６の第１側面３６ｓは、例えば、（１−１０１）面に対応する。
【００３４】
第２凹部３７の側面も、第１方向Ｄ１に対して傾斜している。第２凹部３７の２つの側面（互いに対向する側面）の間の角度は、約５６度である。第２凹部３７の第２側面３７ｓと第１方向Ｄ１（Ｚ軸方向）との間の角度は、約２８度である。第２凹部３７の第２側面３７ｓは、例えば、（１−１０１）面に対応する。第２凹部３７は、第１凹部３６に対して、実質的に相似である。
【００３５】
凹部３５は、例えば、ピットである。
【００３６】
図３は、第１の実施形態に係る半導体発光素子を示す模式的断面図である。  
図３は、半導体発光素子１１０の断面ＴＥＭ像を基に描かれたものである。  
図３に示すように、第１半導体層１０、第４半導体層４０、第３半導体層３０及び第２半導体層２０を貫通する転位Ｄｉが存在する。第１凹部３６の第１側面３６ｓは、転位Ｄｉの周りを囲んでいる。
【００３７】
図４（ａ）〜図４（ｃ）は、第１の実施形態に係る半導体発光素子を示す走査型電子顕微鏡像である。  
図４（ａ）は、第２半導体層２０の表面のＳＥＭ像である。図４（ｂ）は、第２半導体層２０を形成する前の、第３半導体層３０の表面のＳＥＭ像である。図４（ｃ）は、図４（ｂ）を拡大したＳＥＭ像である。
【００３８】
図４（ａ）〜図４（ｃ）に示すように、複数の凹部３５が観察される。図４（ｃ）に示すように、第１凹部３６の径（幅ｗ１）は、第２凹部３７の径（幅ｗ２）の１．５倍以上２．５倍以下（例えば約２倍）である。第１凹部３６の径（幅ｗ１）は、例えば４０ｎｍ以上１２０ｎｍ以下（例えば約７５ｎｍ）である。第２凹部３７の径（幅ｗ２）は、例えば、２０ｎｍ以上５０ｎｍ以下（例えば約３５ｎｍ）である。
【００３９】
以下に説明するように、２種類の大きさの凹部３５を有する半導体発光素子１１０において、高い光出力が得られる。
【００４０】
以下、半導体発光素子についての実験結果について説明する。  
この実験の条件は、以下である。キャリアガスとしてＮ２が用いられる。シリコンの基板６０ｓの上に、ＡｌＧａＮを含むバッファ層６１を、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）及びＮＨ３（アンモニア）ガスを用いて成長させる。バッファ層６１の上に低不純物濃度層６２としてＧａＮをＴＭＧ及びＮＨ３ガスを用いて成長させる。
【００４１】
低不純物濃度層６２の上に、第１半導体層１０として、ＴＭＧ、ＮＨ３及びＳｉＨ４（シラン）ガスを用いて成長させる。第１半導体層１０の上に、第４半導体層４０を成長させる。すなわち、第３層４３として、ＧａＮをＴＭＧ及びＮＨ３ガスを用いて成長させ、第４層４４としてＩｎＧａＮをＴＭＧ、ＴＭＩ及びＮＨ３ガスを用いて成長させる。第３層４３及び第４層４４を交互に成長させる。第４層４４の成長温度は、第３層４３の成長温度と同じである。この実験では、第３層４３及び第４層４４の成長温度（第４半導体層４０の成長温度）が変更される。これにより、第４半導体層４０が形成される。ＴＭＧの代わりにＴＥＧを用いてもよい。ＳｉＨ４ガスを用いることで、第４半導体層４０の少なくとも一部がｎ形不純物を含んでもよい。
【００４２】
第４半導体層４０の上に、第３半導体層３０を成長させる。すなわち、第１層３１として、ＧａＮをＴＭＧ、ＮＨ３及びＨ２ガスを用いて７５０℃〜８５０℃で成長させ、第２層３２として、ＩｎＧａＮをＴＭＩ、ＴＭＧ及びＮＨ３ガスを用いて７００℃〜８００℃で成長させる。第１層３１及び第２層３２を交互に成長させる。これにより、第３半導体層４０が形成される。ＴＭＧの代わりにＴＥＧを用いてもよい。
【００４３】
一部の試料においては、この状態で、第３半導体層３０の表面が評価される。
【００４４】
別の試料においては、第３半導体層３０の上に、第２ｐ形層２２として、ｐ−ＡｌＧａＮをＴＭＡ、ＴＭＧ、ＮＨ３及びＣｐ２Ｍｇガスを用いて成長させる。第２ｐ形層２２の上に、第１ｐ形層２１として、ｐ−ＧａＮをＴＭＧ、ＮＨ３及びＣｐ２Ｍｇガスを用いて成長させる。これにより、第２半導体層２０が形成される。
【００４５】
この実験では、第４半導体層４０の成長条件が種々変更されている。第４半導体層４０の成長条件を変化させたときの、凹部３５の密度及び転位密度の変化の例について説明する。
【００４６】
図５は、半導体発光素子の特性を例示するグラフ図である。  
図５は、第４半導体層４０の成長温度ＴＧと、凹部３５の密度（凹部密度Ｄｐ）及び転位密度Ｄｄと、の関係を表している。横軸は、第４半導体層４０の成長温度ＴＧ（℃）である。成長温度ＴＧは、基準の成長温度Ｔｓを基準にして、表示されている。縦軸は、凹部密度Ｄｐ（／ｃｍ２）または転位密度Ｄｄ（／ｃｍ２）である。
【００４７】
図５において、第１凹部密度Ｄｐ１は、第１凹部３６の密度である。第２凹部密度Ｄｐ２は、第２凹部３７の密度である。合計凹部密度Ｄｐｔは、第１凹部３６及び第２凹部３７の合計の密度である。
【００４８】
第１凹部密度Ｄｐ１、第２凹部密度Ｄｐ２及び合計凹部密度Ｄｐｔは、走査型電子顕微鏡による観察により求められた値である。
【００４９】
図５から分かるように、第４半導体層４０の成長温度ＴＧが変化しても、合計凹部密度Ｄｐｔは、ほぼ変化しない。成長温度ＴＧが高くなると、第１凹部３６の第１凹部密度Ｄｐ１が減少し、第２凹部３７の第２凹部密度Ｄｐ２が増加する。
以下、第４半導体層４０の成長温度ＴＧを変化させたときの半導体発光素子の特性の変化の例について説明する。
【００５０】
図６（ａ）及び図６（ｂ）は、半導体発光素子の特性を例示するグラフ図である。  
図６（ａ）において、縦軸は、光出力ＬＯＰ（任意単位）である。図６（ｂ）において、縦軸は、動作電圧Ｖｏｐ（ボルト、Ｖ）である。これらの図において、横軸は、第４半導体層４０の成長温度ＴＧ（℃）である。
【００５１】
図６（ａ）に示すように、成長温度ＴＧが中程度の場合（ＴｓまたはＴｓ＋４０℃の場合）、光出力ＬＯＰは、高い。成長温度ＴＧが低い場合（Ｔｓ−４０℃の場合）、光出力ＬＯＰは若干低くなる。一方、成長温度ＴＧが高い場合（例えば、Ｔｓ＋６０℃の場合）、光出力ＬＯＰは著しく低い。
【００５２】
図６（ｂ）に示すように、成長温度ＴＧが低いと動作電圧Ｖｏｐは低く、成長温度ＴＧが高いと、動作電圧Ｖｏｐは高くなる。成長温度ＴＧの上昇につれて、動作電圧Ｖｏｐは上昇する。
【００５３】
図６（ａ）及び図６（ｂ）から、成長温度ＴＧは、Ｔｓ℃〜Ｔｓ＋４０℃であることが好ましい。このとき、高い光出力ＬＯＰと共に、低い動作電圧Ｖｏｐが得られる。動作電圧Ｖｏｐの観点からは、成長温度ＴＧが低いことが好ましいが、成長温度ＴＧが過度に低いと光出力ＬＯＰが低下する。
【００５４】
図５に関して説明したように、成長温度ＴＧが低いと、第２凹部３７（小さい凹部３５）の第２凹部密度Ｄｐ２は低くなる。成長温度ＴＧが過度に低い場合（Ｔｓ−４０℃）のときには、第２凹部３７が生成されず、実質的に第１凹部３６だけが生成される。第１凹部３６の底部３７ｅは、第４半導体層４０に達しており、第１凹部３６の密度が過度に高いと、リークの程度が激しくなると考えられる。このため、第１凹部３６だけでなく第２凹部３７が設けられることが好ましい。
【００５５】
しかしながら、図６（ａ）及び図６（ｂ）に示すように、成長温度ＴＧが過度に高いと、光出力ＬＯＰが著しく低下し、動作電圧Ｖｏｐが高くなる。第２凹部３７（小さい凹部３５）が過度に生成され、第１凹部３６（大きい凹部３５）の生成が抑制されると、第１凹部３６（大きい凹部３５）由来のキャリア注入が減少し、貫通転位の影響が大きくとなることが考えられる。このため、光出力ＬＯＰが著しく低下し、動作電圧Ｖｏｐが高くなると考えられる。
【００５６】
このように、大きいサイズの第１凹部３６と、小さいサイズの第２凹部３７とが設けられることで、高い光出力ＬＯＰと共に、低い動作電圧Ｖｏｐが得られる。
【００５７】
既に説明したように、成長温度ＴＧを変えたときにおいて、合計凹部密度Ｄｐｔは、ほぼ変化しない。第１凹部３６及び第２凹部３７の両方が生成され、その密度のバランスが適正なときに、高い光出力と低い動作電圧が得られる。成長温度ＴＧが基準の成長温度ＴｓまたはＴｓ＋４０℃の時に良好な特性が得られることから、第２凹部３７の第２凹部密度Ｄｐ２は、第１凹部３６の第１凹部密度Ｄｐ１よりも低いか、または、第２凹部３７の第２凹部密度Ｄｐ２が、第１凹部３６の第１凹部密度Ｄｐ１の２倍以下であることが好ましい。
【００５８】
上記のように、本実施形態において、２種類の大きさの凹部３５が形成される。そして、大きい第１凹部３６の底部３６ｅは、第４半導体層４０の途中の位置に位置し、小さい第２凹部３７の底部３７ｅは、第３半導体層２０の途中の位置に位置している。例えば、第４半導体層４０の形成の途中で、第１凹部３６が形成され、第３半導体層３０の形成の途中で、第２凹部３７が形成されると考えられる。
【００５９】
例えば、第４半導体層４０の形成の途中において、基板または下地層（例えば、第１半導体層１０）と第４半導体層４０との間の格子不整合により、歪みが蓄積されと考えられる。蓄積された歪みが所定の大きさを超えると、第１凹部３６が発生し始めると、考えられる。第１凹部３６により歪みがある程度緩和されて第４半導体層４０が形成されると考えられる。さらに、第３半導体層３０の形成の途中において、基板または下地層（例えば、中間層３９または第４半導体層４０）と第３半導体層３０との間の格子不整合により、歪みが蓄積されると考えられる。蓄積された歪みが所定の大きさを超えると、第２凹部３７が発生し始めると、考えられる。第２凹部３７により歪みがある程度緩和されて第３半導体層３０が形成されると考えられる。
【００６０】
図５に関して説明したように、成長温度ＴＧ及び成長速度ＧＲを変えても、合計凹部密度Ｄｐｔはほぼ変化しない。歪みを緩和する作用があると考えられる凹部３５を、どの位置から発生させるかが、特性に影響を与えていると考えられる。実施形態において、第３層４３及び第４層４４の成長温度（第４半導体層４０の成長温度）は、例えば、８００℃以上９２０℃以下である。
【００６１】
図７は、第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。  
図７に示すように、半導体発光素子１１０ａにおいては、中間層３９が省略されている。これ以外は、半導体発光素子１１０と同じである。半導体発光素子１１０ａにおいても、高い光出力が得られる。
【００６２】
（第２の実施形態）  
図８は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。  
図８に表したように、半導体発光素子１２０は、第１半導体層１０と、第２半導体層２０と、中間半導体層３８と、第１電極１０ｅと、第２電極２０ｅと、を含む。第１半導体層１０、第２半導体層２０及び中間半導体層３８については、半導体発光素子１１０と同様なので、説明を省略する。
【００６３】
第１電極１０ｅと第２電極２０ｅとの間に、第１半導体層１０が設けられる。第１半導体層１０と第２電極２０ｅとの間に、中間半導体層３８が設けられる。中間半導体層３８と第２電極２０ｅとの間に、第２半導体層２０が設けられる。
【００６４】
第１電極１０ｅと第２電極２０ｅとの間に電圧を印加することで、電流が第３半導体層３０に供給され、第３半導体層３０から光が放出される。半導体発光素子１２０は、例えば縦通電型のＬＥＤである。
【００６５】
半導体発光素子１２０は、基体７０、第１導電層５１及び第２導電層５２を含む。基体７０と第２半導体層２０との間に第２電極２０ｅが設けられる。基体７０と第２電極２０ｅとの間に第１導電層５１が設けられる。基体７０と第１導電層５１との間に第２導電層５２が設けられる。第１導電層５１及び第２導電層５２は、例えば、接合層である。基体７０は、導電性である。基体７０には、例えば、シリコン基板が用いられる。
【００６６】
半導体発光素子１２０においては、成長用の基板６０ｓが除去され、基体７０、第１導電層５１及び第２導電層５２が設けられている。半導体発光素子１２０においては、熱容量が大きい成長用の基板６０ｓが除去されるので、熱容量を小さくできる。高い放熱性が得られ、高い効率が得られる。
【００６７】
この例では、低不純物濃度層６５が設けられている。低不純物濃度層６５と中間半導体層３８との間に第１半導体層１０が配置される。低不純物濃度層６５の一部は、第１電極１０ｅの一部と、第１半導体層１０と、の間に配置される。低不純物濃度層６５は、例えば、低不純物濃度層６２の少なくとも一部を含む。低不純物濃度層６５は、バッファ層６１の少なくとも一部をさらに含んでも良い。低不純物濃度層６５における不純物濃度は、例えば、第１半導体層１０における不純物濃度よりも低い。
【００６８】
低不純物濃度層６５に開口部６５ｏが設けられ、開口部６５ｏを介して、第１電極１０ｅと第１半導体層１０とが電気的に接続される。
【００６９】
この例では、低不純物濃度層６５の表面に凹凸６５ｄｐが設けられている。凹凸６５ｄｐの深さは、例えば、第３半導体層３０から放射される発光光のピーク波長の０．５倍以上５倍以下である。凹凸６５ｄｐにより、高い光取り出し効率が得られる。
【００７０】
図９は、第２の実施形態に係る別の半導体発光素子を例示する模式的断面図である。  
図９に示すように、半導体発光素子１２１は、第１半導体層１０と、第２半導体層２０と、中間半導体層３８と、第１電極１０ｅと、第２電極２０ｅと、基体７０と、第１導電層５１と、第１絶縁層８１と、を含む。
【００７１】
第１半導体層１０は、基体７０からＺ軸方向に沿って離間する。第１半導体層１０は、第１半導体領域１０ｐと、第２半導体領域１０ｑと、を含む。第２半導体領域１０ｑは、Ｚ軸方向と交差する方向において、第１半導体領域１０ｐと並ぶ。
【００７２】
第２半導体層２０は、基体７０と第２半導体領域１０ｑとの間に設けられる。中間半導体層３８は、第２半導体層２０と第２半導体領域１０ｑとの間に設けられる。
【００７３】
第２電極２０ｅは、基体７０と第２半導体層２０との間に設けられる。第２電極２０ｅは、第２半導体層２０と電気的に接続される。
【００７４】
第１電極１０ｅは、基体７０と、第１半導体層１０の第１半導体領域１０ｐとの間に設けられる。第１電極１０ｅは、第１半導体領域１０ｐと電気的に接続される。
【００７５】
第１絶縁層８１は、基体７０と第１電極１０ｅとの間にもうけられる。第１絶縁層８１は、第１電極１０ｅと第２半導体層２０との間を絶縁する。第１絶縁層８１は、第１電極１０ｅと中間半導体層３８との間を絶縁する。
【００７６】
第１導電層５１は、基体７０と第１絶縁層８１との間、及び、基体７０と第２電極２０ｅとの間に設けられる。第１導電層５１は、第２電極２０ｅと電気的に接続される。基体７０は、例えば、導電性である。第１導電層５１は、基体７０と電気的に接続される。
【００７７】
この例では、電極層７０ｅが設けられている。電極層７０ｅと第１導電層５１との間に基体７０が設けられる。電極層７０ｅは、基体７０と電気的に接続される。
【００７８】
この例では、第３導電層５３及び第４導電層５４が設けられている。第４導電層５４は、例えばパッド部である。第４導電層５４と基体７０の一部との間に第３導電層５３が設けられている。第３導電層５３は、第１電極１０ｅ及び第４導電層５４と電気的に接続される。第３導電層５３と第１導電層５１との間に第２絶縁層８２が設けられる。第３導電層５３は、第１導電層５１と電気的に絶縁される。
【００７９】
第４導電層５４と、電極層７０ｅとの間に電圧を印加する。第３導電層５３、第１電極１０ｅ、第１半導体層１０、基体７０、第１導電層５１、第２電極２０ｅ及び第２半導体層２０を介して、中間半導体層３８の第３半導体層３０（図９では図示しない）に電流が供給される。光が放出される。
【００８０】
図１０は、第２の実施形態に係る別の半導体発光素子を示す模式的断面図である。  
図１０に表したように、本実施形態に係る別の半導体発光素子１２２は、第１半導体層１０と、第２半導体層２０と、中間半導体層３８と、第１電極１０ｅと、第２電極２０ｅと、基体７０と、第５導電層５５と、第３絶縁層８３と、を含む。
【００８１】
このｒ英においても、第１半導体層１０は、基体７０からＺ軸方向に沿って離間する。第１半導体層１０は、第１半導体領域１０ｐと、第２半導体領域１０ｑと、を含む。第２半導体領域１０ｑは、Ｚ軸方向と交差する方向において、第１半導体領域１０ｐと並ぶ。
【００８２】
第２半導体層２０は、基体７０と第２半導体領域１０ｑとの間に設けられる。中間半導体層３８は、第２半導体層２０と第２半導体領域１０ｑとの間に設けられる。
【００８３】
第２電極２０ｅは、基体７０と第２半導体層２０との間に設けられる。第２電極２０ｅは、第２半導体層２０と電気的に接続される。
【００８４】
第１電極１０ｅは、基体７０と、第１半導体層１０の第１半導体領域１０ｐとの間に設けられる。第１電極１０ｅは、第１半導体領域１０ｐと電気的に接続される。
【００８５】
第５導電層５５は、基体７０と第１電極１０ｅとの間、及び、基体７０と第２電極２０ｅとの間に設けられる。第５導電層５５は、第１電極１０ｅと電気的に接続される。基体７０は、例えば導電性である。第５導電層５５は、基体７０と電気的に接続される。
【００８６】
第３絶縁層８３は、第５導電層５５と第２電極２０ｅとの間、第５導電層５５と第２半導体層２０との間、第５導電層５５と中間半導体層３８との間に設けられる。
【００８７】
この例では、電極層７０ｅが設けられている。電極層７０ｅと第５導電層５５との間に基体７０が設けられる。電極層７０ｅは、基体７０と電気的に接続される。
【００８８】
この例では、第６導電層５６及び第７導電層５７が設けられている。第６導電層５６は、例えばパッド部である。第６導電層５６と基体７０の一部との間に第７導電層５７が設けられている。第７導電層５７は、第１電極１０ｅ及び第６導電層５６と電気的に接続される。第７導電層５７と第５導電層５５との間に第３絶縁層８３の一部が設けられる。第７導電層５７は、第５導電層５５と電気的に絶縁される。
【００８９】
第６導電層５６と、電極層７０ｅとの間に電圧を印加する。第７導電層５７、第２電極２０ｅ、第２半導体層２０、基体７０、第５導電層５５、第１電極１０ｅ及び第１半導体層１０を介して、中間半導体層３８の第３半導体層３０（図１０では図示しない）に電流が供給される。光が放出される。
【００９０】
実施形態によれば、光出力が向上できる半導体発光素子が提供できる。
【００９１】
本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００９２】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【００９３】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる第１〜第４半導体層、電極、基板及びバッファ層等の各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【００９４】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９５】
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００９６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００９７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９８】
１０…第１半導体層、  １０ｅ…第１電極、  １０ｐ…第１半導体領域、  １０ｑ…第２半導体領域、  ２０…第２半導体層、  ２０ｅ…第２電極、  ２１…第１ｐ形層、  ２２…第２ｐ形層、  ３０…第３半導体層、  ３０ａ…上面、  ３０ｂ…下面、  ３１…第１層、  ３２…第２層、  ３５…凹部、  ３６…第１凹部、  ３６ｅ…底部、  ３６ｓ…第１側面、  ３７…第２凹部、  ３７ｅ…底部、  ３７ｓ…第２側面、  ３８…中間半導体層、  ３９…中間層、  ４０…第４半導体層、  ４３…第３層、  ４４…第４層、  ５１〜５７…第１〜７導電層、  ６０ｓ…基板、  ６１…バッファ層、  ６２…低不純物濃度層、  ６５…低不純物濃度層、  ６５ｄｐ…凹凸、  ６５ｏ…開口部、  ７０…基体、  ７０ｅ…電極層、  ８１〜８３…第１〜第３絶縁層、  １１０、１１０ａ、１２０〜１２２…半導体発光素子、  Ｄ１、Ｄ２…第１、第２方向、  Ｄｄ…転位密度、  Ｄｅ…刃状転位密度、  Ｄｉ…転位、  Ｄｐ…凹部密度、  Ｄｐ１、Ｄｐ２…第１、第２凹部密度、  Ｄｐｔ…合計凹部密度、  Ｄｓ…螺旋転位密度、  ＧＲ…成長速度、  Ｇｓ…基準の成長速度、  ＬＯＰ…光出力、  ＴＧ…成長温度、  Ｔｓ…基準の成長温度、  Ｖｏｐ…動作電圧、  ｔ３１、ｔ３２、ｔ４３、ｔ４４…厚さ、  ｗ１、ｗ２…幅
【図１】
2016171290.tif 000003
【図２】
2016171290.tif 000004
【図３】
2016171290.tif 000005
【図５】
2016171290.tif 000006
【図６】
2016171290.tif 000007
【図７】
2016171290.tif 000008
【図８】
2016171290.tif 000009
【図９】
2016171290.tif 000010
【図１０】
2016171290.tif 000011
【図４】
2016171290.tif 000012