(57)【要約】【課題】多モード干渉器への応力の影響を低減できる半導体光素子を提供する。【解決手段】半導体光素子１１は、基板１３の半導体主面１３ａの第１エリア１３ｂ上の第１半導体積層１５、半導体主面１３ａの第２エリア１３ｃ上の多モード干渉器（ＭＭＩ）のための第２半導体積層１７及び半導体導波路構造１９と、第１半導体積層１５及び半導体導波路構造１９の表面を覆う第１無機絶縁膜２１、第１無機絶縁膜２１上に設けられた樹脂体２３、並びに第２エリア１３ｃ上の樹脂体２３上に設けられた第１金属体２９及び第２金属体３１を備える。第２エリア１３ｃは、第１部分、第２部分及び第３部分を含み、第１金属体２９、第２金属体３１及び第２半導体積層１７は、それぞれ、第１部分上、第２部分上及び第３部分上に設けられる。【選択図】図１
2016219493.tif 000002
【特許請求の範囲】
【請求項１】
半導体光素子であって、
第１エリア及び第２エリアを含む半導体主面を有する基板と、
フォトダイオードのための第１導電型領域及び第２導電型領域を含み、前記第１エリア上に設けられた第１半導体積層と、
前記第２エリア上に設けられており、多モード干渉器（ＭＭＩ）のための第２半導体積層と、
前記第１半導体積層を前記第２半導体積層に接続する半導体導波路構造と、
前記第１半導体積層及び前記半導体導波路構造の表面を覆う第１無機絶縁膜と、
前記第２エリア上の前記第２半導体積層を収容する開口を有すると共に、前記第１エリア及び前記第２エリアにおいて前記第１無機絶縁膜上に設けられた樹脂体と、
前記第１半導体積層の前記第１導電型領域及び前記第２導電型領域のいずれか一方に電気的に接続されており前記第１エリア上に設けられる第１電極と、
前記第１半導体積層の前記第１導電型領域及び前記第２導電型領域のいずれか他方に電気的に接続されており前記第１エリア上に設けられる第２電極と、
前記第２エリア上において前記樹脂体上に設けられた金属体と、
を備え、
前記第２エリアは、第１部分、第２部分及び第３部分を含み、前記第３部分は前記第１部分と前記第２部分との間に設けられ、
前記金属体は、前記第１部分上に設けられた第１金属体と、前記第２部分上に設けられた第２金属体とを含み、前記第２半導体積層は、前記第３部分上に設けられる、半導体光素子。
【請求項２】
前記第１金属体及び前記第２金属体と前記樹脂体との間に設けられた第２無機絶縁膜を更に備える、請求項１に記載された半導体光素子。
【請求項３】
前記基板の裏面に設けられた裏面金属層を更に備える、請求項１又は請求項２に記載された半導体光素子。
【請求項４】
前記樹脂体は、前記第１エリア上において第１厚さと前記第２エリア上において第２厚さと有し、前記第１厚さは前記第２厚さより小さい、請求項１〜請求項３のいずれか一項に記載された半導体光素子。
【請求項５】
前記第１電極及び前記第２電極の各々は、半導体に接触を成すオーミック金属層と、該オーミック金属層に接続されたパッド電極とを備え、
前記第１金属体及び前記第２金属体は、前記パッド電極と同じ構造を備える、請求項１〜請求項４のいずれか一項に記載された半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子に関しており、特に半導体製の多モード干渉器（ＭＭＩ）を備える半導体光素子に関する。
【背景技術】
【０００２】
特許文献１は、導波路型の半導体受光装置を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１２７３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明者の検討によれば、９０°ハイブリッド、特に多モード干渉器が、被覆用の樹脂体（例えば、ＢＣＢ樹脂）によって覆われるとき、樹脂体からの応力は、多モード干渉器を構成する半導体の屈折率を変化させる。９０°ハイブリッドは、その動作原理に起因して屈折率の変化に敏感である。このような応力による影響は、９０°ハイブリッドのチャネル間の光出力偏差といった光学特性に現れる可能性がある。発明者の更なる検討によれば、この屈折率変化は、樹脂体だけでなく、半導体領域を被覆する無機絶縁膜からも及ぼされる可能性がある。
【０００５】
本発明の一側面は、このような事情を鑑みて為されたものであり、多モード干渉器への応力の影響を低減できる半導体光素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る半導体光素子は、第１エリア及び第２エリアを含む半導体主面を有する基板と、フォトダイオードのための第１導電型領域及び第２導電型領域を含み、前記第１エリア上に設けられた第１半導体積層と、前記第２エリア上に設けられており、多モード干渉器（ＭＭＩ）のための第２半導体積層と、前記第１半導体積層を前記第２半導体積層に接続する半導体導波路構造と、前記第１半導体積層及び前記半導体導波路構造の表面を覆う第１無機絶縁膜と、前記第２エリア上の前記第２半導体積層を収容する開口を有すると共に、前記第１エリア及び前記第２エリアにおいて前記第１無機絶縁膜上に設けられた樹脂体と、前記第１半導体積層の前記第１導電型領域及び前記第２導電型領域のいずれか一方に電気的に接続されており前記第１エリア上に設けられる第１電極と、前記第１半導体積層の前記第１導電型領域及び前記第２導電型領域のいずれか他方に電気的に接続されており前記第１エリア上に設けられる第２電極と、前記第２エリア上において前記樹脂体上に設けられた金属体と、を備え、前記第２エリアは、第１部分、第２部分及び第３部分を含み、前記第３部分は前記第１部分と前記第２部分との間に設けられ、前記金属体は、前記第１部分上に設けられた第１金属体と、前記第２部分上に設けられた第２金属体とを含み、前記第２半導体積層は、前記第３部分上に設けられる。
【０００７】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【０００８】
以上説明したように、本発明の一側面によれば、多モード干渉器への応力の影響を低減できる半導体光素子を提供できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態に係る半導体光素子を模式的に示す平面図である。
【図２】図２は、図１に示された半導体光素子におけるいくつかの断面を示す図面である。
【図３】図３は、図１に示されたＩＩＩ−ＩＩＩ線に沿って取られた断面を示す図面である。
【図４】図４は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図５】図５は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図８】図８は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図９】図９は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図１０】図１０は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図１１】図１１は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図１２】図１２は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図１３】図１３は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図１４】図１４は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図１５】図１５は、本実施形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。
【図１６】図１６は、本実施形態の一実施例におけるＭＭＩの特性変動の見積もりを示す図面である。
【発明を実施するための形態】
【００１０】
引き続きいくつかの具体例を説明する。
【００１１】
一形態に係る半導体光素子は、（ａ）第１エリア及び第２エリアを含む半導体主面を有する基板と、（ｂ）フォトダイオードのための第１導電型領域及び第２導電型領域を含み、前記第１エリア上に設けられた第１半導体積層と、（ｃ）前記第２エリア上に設けられており、多モード干渉器（ＭＭＩ）のための第２半導体積層と、（ｄ）前記第１半導体積層を前記第２半導体積層に接続する半導体導波路構造と、（ｅ）前記第１半導体積層及び前記半導体導波路構造の表面を覆う第１無機絶縁膜と、（ｆ）前記第２エリア上の前記第２半導体積層を収容する開口を有すると共に、前記第１エリア及び前記第２エリアにおいて前記第１無機絶縁膜上に設けられた樹脂体と、（ｇ）前記第１半導体積層の前記第１導電型領域及び前記第２導電型領域のいずれか一方に電気的に接続されており前記第１エリア上に設けられる第１電極と、（ｈ）前記第１半導体積層の前記第１導電型領域及び前記第２導電型領域のいずれか他方に電気的に接続されており前記第１エリア上に設けられる第２電極と、（ｉ）前記第２エリア上において前記樹脂体上に設けられた金属体と、を備え、前記第２エリアは、第１部分、第２部分及び第３部分を含み、前記第３部分は前記第１部分と前記第２部分との間に設けられ、前記金属体は、前記第１部分上に設けられた第１金属体と、前記第２部分上に設けられた第２金属体とを含み、前記第２半導体積層は、前記第３部分上に設けられる。
【００１２】
この半導体光素子によれば、多モード干渉器（ＭＭＩ）のための第２半導体積層が、樹脂体の開口に収容されており、樹脂体からの応力を直接に受けない。第１無機絶縁膜が、第１半導体積層及び半導体導波路構造の表面を覆う。第１無機絶縁膜の熱膨張係数が、半導体光素子を構成する半導体の熱膨張係数より小さいとき、第１無機絶縁膜の成膜温度からの降温に際して、第１無機絶縁膜の収縮量は、半導体の収縮量より小さい。この差により、半導体光素子の半導体は、第１無機絶縁膜から応力を受ける。また、半導体光素子は、第１電極及び第２電極から隔置されており第２エリア上に設けられた第１金属体及び第２金属体を含む。第１金属体及び第２金属体の金属は、半導体の熱膨張係数より大きい熱膨張係数を有する。第１金属体及び第２金属体の形成温度からの降温に際して、第１金属体及び第２金属体は、第１無機絶縁膜によって半導体光素子の半導体に加えられる応力を打ち消す方向の応力を第２エリアにおいて半導体に及ぼす。この応力の追加により、第２エリア上の第２半導体積層の変形が低減される。さらに、半導体光素子では、第１電極及び第２電極は、第１半導体積層に電気的に接続され第１エリア上に設けられ、半導体の熱膨張係数より大きい熱膨張係数を有する。第１電極及び第２電極の形成温度からの降温に際して、第１電極及び第２電極の収縮量は、半導体の収縮量より大きく、第１電極及び第２電極は、第２エリアと異なる第１エリアにおいて第１金属体及び第２金属体と同様に、第１無機絶縁膜によって半導体光素子の半導体に加えられる応力を打ち消す方向の応力を半導体に及ぼす。第１エリア及び第２エリアの両方において、応力の低減が達成される。
【００１３】
一形態に係る半導体光素子は、前記第１金属体及び前記第２金属体と前記樹脂体との間に設けられた第２無機絶縁膜を更に備える。
【００１４】
この半導体光素子によれば、第２無機絶縁膜は、第１金属体及び第２金属体と樹脂体との間に位置して、第１金属体及び第２金属体の密着性を高める。
【００１５】
一形態に係る半導体光素子は、前記基板の裏面に設けられた裏面金属層を更に備える。
【００１６】
この半導体光素子によれば、裏面金属層が、基板の主面の反対側の裏面上に設けられる。裏面金属層の金属は、半導体の熱膨張係数より大きい熱膨張係数を有する。裏面金属層の形成温度から降温する際において、裏面金属層は、第１無機絶縁膜によって半導体光素子の半導体に加えられる応力を打ち消す方向の応力を基板に及ぼす。この応力の追加により、第２エリア上の第２半導体積層の変形が低減される。
【００１７】
一形態に係る半導体光素子では、前記樹脂体は、前記第１エリア上において第１厚さと前記第２エリア上において第２厚さと有し、前記第１厚さは前記第２厚さより小さい。
【００１８】
この半導体光素子によれば、樹脂体の第１厚さが樹脂体の第２厚さより小さいとき、第１電極又は第２電極と第１半導体積層との間の接触のために樹脂体に設けられる開口の段差を低減できる。
【００１９】
一形態に係る半導体光素子では、前記第１電極及び前記第２電極の各々は、半導体に接触を成すオーミック金属層と、該オーミック金属層に接続されたパッド電極とを備え、前記第１金属体及び前記第２金属体は、前記パッド電極と同じ構造を備える。
【００２０】
この半導体光素子によれば、第１金属体及び第２金属体は、パッド電極の形成の際に作製可能であり、第１金属体及び第２金属体の下地に対してパッド電極と同様の密着性を有する。
【００２１】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光素子、半導体光素子を作製する方法に係る本発明に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２２】
図１は、本実施形態に係る半導体光素子を模式的に示す平面図である。図２は、図１に示された半導体光素子におけるいくつかの断面を示す図面である。図３は、図１に示されたＩＩＩ−ＩＩＩ線に沿って取られた断面を示す図面である。この図面は、当該半導体光素子１１に入力された光がフォトダイオードに至る経路を示す。
【００２３】
図１、図２及び図３を参照すると、半導体光素子１１は、基板１３と、一又は複数の第１半導体積層１５と、第２半導体積層１７と、半導体導波路構造１９と、第１無機絶縁膜２１と、樹脂体２３と、第１電極２５と、第２電極２７と、第１金属体２９（２９ａ、２９ｂ）と、第２金属体３１（３１ａ、３１ｂ）とを備える。第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）は、第１電極２５及び第２電極２７から隔置されており、また電気的に絶縁されている。基板１３は半導体主面１３ａを有し、半導体主面１３ａは第１エリア１３ｂ及び第２エリア１３ｃを含む。第１エリア１３ｂ及び第２エリア１３ｃは、第１軸Ａｘ１の方向に配列されている。
【００２４】
半導体光素子１１における主要な半導体構造物は、第１半導体積層１５、第２半導体積層１７、及び半導体導波路構造１９を含む。第１半導体積層１５は、フォトダイオードのための半導体メサであって、第１エリア１３ｂ上に設けられる。具体的には、第１半導体積層１５は、第１導電型領域３３ａ、受光層３３ｂ及び第２導電型領域３３ｃを含む。また、第２半導体積層１７は、多モード干渉器（ＭＭＩ）のための半導体メサであって、第２エリア１３ｃ上に設けられる。第２半導体積層１７は、第１クラッド領域３５ａ、コア層３５ｂ及び第２クラッド領域３５ｃを含む。半導体導波路構造１９は、第１半導体積層１５及び第２半導体積層１７の一方を他方に接続する導波路メサであって、第１エリア１３ｂ及び第２エリア１３ｃ上に設けられる。本実施例では、半導体導波路構造１９は、第１クラッド領域３５ａ、コア層３５ｂ及び第２クラッド領域３５ｃを含む。図３に示されるように、半導体導波路構造１９は、第１半導体積層１５の２つ側面に突き当て接合ＢＪを成す。図２の（ａ）部に示されるように、第１半導体積層１５の残りの側面は、半導体保護膜３７（例えば、ノンドープＩｎＰ）によって覆われている。
【００２５】
第１無機絶縁膜２１は、第１半導体積層１５の表面（具体的には、側面及び上面）、並びに半導体導波路構造１９の表面（具体的には、側面及び上面）を覆う。第１無機絶縁膜２１は、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜といったシリコン系無機絶縁膜を備えることができる。第１無機絶縁膜２１の厚さは、例えば１００〜３００ｎｍであることができる。
【００２６】
樹脂体２３は、第１エリア１３ｂ及び第２エリア１３ｃにおいて第１無機絶縁膜２１上に設けられると共に、第２エリア１３ｃ上において開口２３ａを有する。開口２３ａは、第２エリア１３ｃ上の第２半導体積層１７を収容する。より詳細には、第２半導体積層１７の側面及び上面は、樹脂体２３に接触しておらず、また第１無機絶縁膜２１にも覆われていない。
【００２７】
本実施例では、第１軸Ａｘ１に交差する第２軸Ａｘ２の方向に、４つの第１半導体積層１５が配列されている。半導体光素子１１は、４つのフォトダイオードを含み、これらのフォトダイオードは、多モード干渉器（ＭＭＩ）のための第２半導体積層１７に半導体導波路構造１９を介して光学的に結合される。フォトダイオードは、多モード干渉器により分岐されたそれぞれの光信号を受ける。４つのフォトダイオードのための第１半導体積層１５は、第１エリア１３ｂにおいては、素子分離メサにより互いに隔置される。
【００２８】
第１電極２５及び第２電極２７は、第１エリア上に設けられている。第１電極２５は、第１半導体積層１５の第１導電型領域３３ａ及び第２導電型領域３３ｃのいずれか一方（本実施例では、第２導電型領域３３ｃ）に電気的に接続される。第２電極２７は、第１半導体積層１５の第１導電型領域３３ａ及び第２導電型領域３３ｃのいずれか他方（本実施例では、第１導電型領域３３ａ）に電気的に接続される。
【００２９】
第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）は、第２半導体積層１７を避けて第２エリア１３ｃ上の樹脂体２３上に設けられる。第１金属体２９及び第２金属体３１は、第１電極２５及び第２電極２７から隔置されて、第１電極２５及び第２電極２７に電気的に接続されないようにできる。
【００３０】
基板１３の半導体主面１３ａについて、具体的には、第２エリア１３ｃは、第１１部分１３ｄ、第１２部分１３ｅ及び第１３部分１３ｆを含み、第１１部分１３ｄ、第１２部分１３ｅ及び第１３部分１３ｆは、第１軸Ａｘ１の方向に配置されている。第１３部分１３ｆは、第１１部分１３ｄと第１２部分１３ｅとの間に設けられる。また、第２エリア１３ｃは、第２１部分１３ｇ、第２２部分１３ｈ及び第２３部分１３ｉを含み、第２１部分１３ｇ、第２２部分１３ｈ及び第２３部分１３ｉは、第２軸Ａｘ２の方向に配置されている。第２３部分１３ｉは、第２１部分１３ｇと第２２部分１３ｈとの間に設けられる。
【００３１】
第２半導体積層１７は、第１３部分１３ｆ及び第２３部分１３ｉの共通エリア１３ｊ上に位置する。共通エリア１３ｊ上には、樹脂体２３の開口２３ａが位置している。第１軸Ａｘ１上において、共通エリア１３ｊは、第１１部分１３ｄと第１２部分１３ｅとの間に設けられる。第２軸Ａｘ２上において、共通エリア１３ｊは、第２１部分１３ｇと第２２部分１３ｈとの間に設けられる。本実施例では、共通エリア１３ｊには、半導体構造物及び基板１３の半導体主面１３ａが露出されている。
【００３２】
第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）の配置について具体的に説明する。第１１金属体２９ａ及び第２１金属体３１ａは、それぞれ、第１１部分１３ｄ及び第１２部分１３ｅ上に位置すると共に、第１２金属体２９ｂ及び第２２金属体３１ｂは、それぞれ、第２１部分１３ｇ及び第２２部分１３ｈに位置する。共通エリア１３ｊ内の第２半導体積層１７は、第１１金属体２９ａと第２１金属体３１ａとの間に設けられており、また第１２金属体２９ｂと第２２金属体３１ｂとの間に設けられている。
【００３３】
この半導体光素子１１によれば、９０度ハイブリッドのための第２半導体積層１７が、樹脂体２３の開口２３ａに収容されており、樹脂体２３からの応力を直接に受けない。
【００３４】
第１無機絶縁膜２１が、第１半導体積層１５、第２半導体積層１７及び半導体導波路構造１９の表面を覆うとき、第１無機絶縁膜２１の熱膨張係数が、半導体光素子１１を構成する半導体の熱膨張係数より小さいので、第１無機絶縁膜２１の成膜温度から生産物の温度を下げる際において、第１無機絶縁膜２１の収縮量は、半導体の収縮量より小さい。この差により、半導体光素子１１の半導体は、第１無機絶縁膜２１から応力を受け、微小な変形を生じる。
【００３５】
半導体光素子１１は、第１電極２５及び第２電極２７から隔置されており第２エリア１３ｃ上に設けられた第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）を含む。第１金属体２９及び第２金属体３１の金属は、半導体の熱膨張係数より大きい熱膨張係数を有する。第１金属体及び第２金属体の形成温度から生産物を降温する際において、第１金属体２９及び第２金属体３１は、第１無機絶縁膜２１によって半導体光素子１１の半導体に加えられる応力を打ち消す方向の応力を第２エリア１３ｃ上の半導体に及ぼす。この応力により、第２エリア１３ｃ上の第２半導体積層１７の変形が低減される。
【００３６】
また、半導体光素子１１は、第１半導体積層１５に電気的に接続され第１エリア１３ｂ上に設けられた第１電極２５及び第２電極２７を含む。第１電極２５及び第２電極２７の金属は、半導体の熱膨張係数より大きい熱膨張係数を有する。第１電極２５及び第２電極２７の形成温度からの降温に際して、第１電極２５及び第２電極２７の収縮量は、半導体の収縮量より大きく、第１電極２５及び第２電極２７は、第２エリア１３ｃと異なる第１エリア１３ｂにおいて、第１無機絶縁膜２１によって半導体光素子１１の半導体に加えられる応力を打ち消す方向の応力を半導体に及ぼす。第１エリア１３ｂ上の第１電極２５及び第２電極２７並びに第２エリア１３ｃ上の第１金属体２９及び第２金属体３１により、素子全体にわたって反りの低減が可能になる。
【００３７】
半導体光素子１１は、基板１３の裏面１３ｋに設けられた裏面金属層３９を更に備える。この半導体光素子１１によれば、裏面金属層３９が、基板１３の半導体主面１３ａの反対側の裏面上に設けられる。裏面金属層３９の金属は、半導体の熱膨張係数より大きい熱膨張係数を有する。裏面金属層３９の形成温度からの降温の際に、裏面金属層３９は、第１無機絶縁膜２１によって半導体光素子１１の半導体に加えられる応力を打ち消す方向の応力を基板１３に及ぼす。この応力の追加により、第２エリア１３ｃ上の第２半導体積層１７の変形が低減される。本実施例では、裏面金属層３９は、第１エリア１３ｂ及び第２エリア１３ｃの両方の反対側の裏面１３ｋに設けられる。裏面金属層３９の厚さは、例えば０．３〜７．０μｍであることができる。
【００３８】
半導体光素子１１では、第１電極２５及び第２電極２７の各々は、半導体に接触を成すオーミック電極を備える。具体的には、第１電極２５は、第１オーミック金属層４１ａを介して半導体積層に接続されるパッド電極４３ａを備え、第２電極２７も、同様に、パッド電極４３ｂを備える。本実施例では、図２の（ａ）部に示されるように、第１オーミック金属層４１ａ上には、配線金属層４１ｂが設けられる。配線金属層４１ｂの厚さは、例えば３．０〜４．０μｍであることができる。配線金属層４１ｂは、例えばシード層４７ａ及びメッキ層４７ｂを含むことができる。図２の（ａ）部及び図３に示されるように、第１電極２５及び第２電極２７の配線金属層４１ｂは、パッド電極４３ａ、４３ｂと同じ構造を備えることができる。本実施例では、第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）は、パッド電極４３ａ、４３ｂと同じ構造を備えることができる。この半導体光素子１１によれば、第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）をパッド電極４３ａ、４３ｂの形成の際に作製可能であり、これにより、第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）は、その下地に対してパッド電極と同様の密着性を有する。
【００３９】
半導体光素子１１は、第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）と樹脂体２３との間に設けられた第２無機絶縁膜４９を更に備える。第２無機絶縁膜４９は、第１金属体２９及び第２金属体３１と樹脂体２３との間に位置して、第１金属体２９及び第２金属体３１の密着性を高めて、応力補償能を発揮させる。
半導体光素子１１の一例。
基板１３：半絶縁性ＩｎＰ、例えば厚さ１００〜１５０μｍ。
第１半導体積層１５。
第１導電型領域３３ａ：ｎ型ＩｎＰ。
受光層３３ｂ：アンドープＩｎＧａＡｓ。
第２導電型領域３３ｃ：ｐ型ＩｎＰ。
第２半導体積層１７及び半導体導波路構造１９。
第１クラッド領域３５ａ：ｎ型ＩｎＰ。
コア層３５ｂ：ｉ型ＧａＩｎＡｓＰ。
第２クラッド領域３５ｃ：ｉ型ＩｎＰ。
半導体保護膜３７：アンドープＩｎＰ。
第１電極２５及び第２電極２７。
シード層４７ａ：ＴｉＷ層、例えば厚さ０．２〜０．３μｍ。
メッキ層４７ｂ：Ａｕ、例えば厚さ３．０〜４．０μｍ。
第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）。
シード層４７ａ：ＴｉＷ層、例えば厚さ０．２〜０．３μｍ。
メッキ層４７ｂ：Ａｕ、例えば厚さ３．０〜４．０μｍ。
第１無機絶縁膜２１：シリコン酸化膜、例えば厚さ１００〜３００ｎｍ。
樹脂体２３：ベンゾシクロブテン（ＢＣＢ）樹脂。
裏面金属層３９：Ａｕ層、厚さ０．３〜７．０μｍ。
第２無機絶縁膜４９：ＳｉＯＮ、厚さ１００〜３００ｎｍ。
【００４０】
本実施例では、樹脂体２３は、フォトダイオードに係る構造物を配置する第１エリア１３ｂ上において第１厚さと、ＭＭＩに係る構造物を配置する第２エリア１３ｃ上において第２厚さと有する。第１厚さは第２厚さより小さい。図３に示されるように、本実施例では、第１エリア１３ｂと第２エリア１３ｃとの境界において樹脂体２３に段差２３ｃが形成されて、樹脂厚が境界において変わる。この半導体光素子１１によれば、樹脂体２３の第１厚さが樹脂体２３の第２厚さより小さいとき、第１電極２５又は第２電極２７と第１半導体積層１５との間の接触のために樹脂体２３に設けられる接続口２３ｂの深さを小さくできる。
樹脂体２３：ベンゾシクロブテン（ＢＣＢ）樹脂、厚さ２．０μｍ。
第１１厚さＨ１１（第１エリア１３ｂの基板上の厚さ）：厚さ４．４μｍ。
第１２厚さＨ１２（第１エリア１３ｂのメサ上の厚さ）：厚さ１．４μｍ。
第２１厚さＨ２１（第２エリア１３ｃの基板上の厚さ）：厚さ５．０μｍ。
第２２厚さＨ２２（第２エリア１３ｃのメサ上の厚さ）：厚さ２．０μｍ。
樹脂体２３の段差２３ｃのお陰で、第１エリア１３ｂ上において第１厚さが小さくなって第１電極２５の接続が容易になると共に、第１電極２５をパッド電極に４３ａに接続する配線導体が横切る傾斜段差２３ｄも小さくできる。
【００４１】
図１を参照すると、第１エリア１３ｂ上には、複数の第１電極２５及び複数の第２電極２７がフォトダイオードの数に対応して設けられている。一方、本実施例では、第２エリア１３ｃ上には、第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）がそれ自体単独で設けられている。これらの第１金属体２９及び第２金属体３１を備えない半導体光素子では、第１エリア１３ｂのみに、第１電極２５及び第２電極２７といった金属体が設けられており、半導体光素子のおもて面において、金属体の配置に係る不均一がある。第１金属体２９及び第２金属体３１の追加は、金属体の配置に係る不均一を低減することを可能にする。
【００４２】
図１に示されるような配置（第１１金属体２９ａ、第２１金属体３１ａ、第１２金属体２９ｂ及び第２２金属体３１ｂの配置）は、半導体光素子１１のレイアウトに大きな制約を与えず、またそのレイアウトに大きな負担を与えない。また、第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）は、第１電極２５及び第２電極２７の配置態様とは異なりパッド電極に接続されることが無く、また半導体積層に接合を成していない。これ故に、発明者の知見によれば、第１金属体２９（２９ａ、２９ｂ）及び第２金属体３１（３１ａ、３１ｂ）のように、単独で樹脂体２３上に設けられる金属体は、ある程度のサイズを有することが好ましく、この要求は、歪み低減からの要求に合致する。
【００４３】
第１１金属体２９ａ及び第２１金属体３１ａが、共通エリア１３ｊ内の第２半導体積層１７の複数の側方に位置するように第１軸Ａｘ１の方向に配置されて、歪みによる第２半導体積層１７の変形を低減する。また、第１２金属体２９ｂ及び第２２金属体３１ｂが、共通エリア１３ｊ内の第２半導体積層１７の別の側方に位置するように第２軸Ａｘ２の方向に配置されて、歪みによる第２半導体積層１７の変形を低減する。
【００４４】
本実施例では、第１１金属体２９ａ及び第２１金属体３１ａからなるペア、並びに第１２金属体２９ｂ及び第２２金属体３１ｂからなるペアが描かれているけれども、これらのペアのいずれか一方を半導体光素子１１が備えることができる。半導体光素子１１は、個々のペア内のいずれか一方の金属体を備えることができる。また、半導体光素子１１は、第１１金属体２９ａを第２１金属体３１ａに接続する接続金属体を備えることができ、及び／又は第１１金属体２９ａを第２２金属体３１ｂに接続する接続金属体を備えることができる。半導体光素子１１は、第１２金属体２９ｂを第２１金属体３１ａに接続する接続金属体を備えることができ、及び／又は第１２金属体２９ｂを第２２金属体３１ｂに接続する接続金属体を備えることができる。半導体光素子１１は、第２１金属体３１ａを第１１金属体２９ａに接続する接続金属体を備えることができ、及び／又は第２１金属体３１ａを第１２金属体２９ｂに接続する接続金属体を備えることができる。半導体光素子１１は、第２２金属体３１ｂを第１１金属体２９ａに接続する接続金属体を備えることができ、及び／又は第２２金属体３１ｂを第１２金属体２９ｂに接続する接続金属体を備えることができる。さらには、半導体光素子１１は、これらの接続金属体のいずれか２つを備えることができ、或いはこれらの接続金属体のいずれか３つを備えることができ、或いはこれらの接続金属体のすべてを備えることができる。
【００４５】
第１１金属体２９ａ及び第２１金属体３１ａが第２軸Ａｘ２の方向に延在するので、第２軸Ａｘ２の方向に係る反り（半導体光素子１１の反り）が低減されて、この結果、第２半導体積層１７の変形も低減される。具体的には、第２軸Ａｘ２の方向に関して、第１１金属体２９ａ及び第２１金属体３１ａの第１長さＬ１は、第２半導体積層１７内の最も大きいＭＭＩのサイズ幅ＤＷ１より大きく、また樹脂体２３の開口２３ａの第１開口幅ＰＷ１より大きい。
【００４６】
第１２金属体２９ｂ及び第２２金属体３１ｂが第１軸Ａｘ１の方向に延在するので、第１軸Ａｘ１の方向に係る反り（半導体光素子１１の反り）が低減されて、この結果、第２半導体積層１７の変形も低減される。具体的には、第１軸Ａｘ１の方向に関して、第１２金属体２９ｂ及び第２２金属体３１ｂの第２長さＬ２は、第２半導体積層１７内の最も大きいＭＭＩのサイズ長ＤＷ２より大きく、また樹脂体２３の開口２３ａの第２開口幅ＰＷ２より大きい。
【００４７】
例示すれば、第１１金属体２９ａ、第２１金属体３１ａ、第１２金属体２９ｂ及び第２２金属体３１ｂの幅Ｗは、例えば１．０μｍ以上であることができ、第１１金属体２９ａ、第２１金属体３１ａ、第１２金属体２９ｂ及び第２２金属体３１ｂの第１長さＬ１、第２長さＬ２は、例えば３５０μｍ以上であることができる。本実施例では、第１１金属体２９ａ、第２１金属体３１ａ、第１２金属体２９ｂ及び第２２金属体３１ｂは、第１電極２５及び第２電極２７から離れている。
【００４８】
図４〜図１５を参照しながら、半導体光素子を作製する方法を説明する。可能な場合には、理解の促進のために、半導体光素子１１のために図１〜図３において使用された符合を参照しながら説明を行う。
【００４９】
第１工程では、半導体ウエハといった成長用基板（以下の説明において「基板１３」として参照する）を準備する。フォトダイオード用のＰＤ半導体積層ＰＤＳＴＫ及びＭＭＩ用のＭＭＩ半導体積層ＭＭＩＳＴＫを例えば有機金属気相成長法により基板１３上に成長して、図４の（ａ）部に示されるようなエピタキシャル基板Ｅを作製する。エピタキシャル基板Ｅにおいては、ＭＭＩ半導体積層ＭＭＩＳＴＫはＰＤ半導体積層ＰＤＳＴＫに突き当て接合（図３に示される接合ＢＪに対応する）を成す。具体例を説明すると、有機金属気相成長法の結晶成長により、ｎ型ＩｎＰコンタクト層、ｉ型ＧａＩｎＡｓ光吸収層、ｐ型ＩｎＰクラッド層、ｐ＋ＧａＩｎＡｓコンタクト層を半絶縁性ＦｅドープＩｎＰウエハ上に成長して第１エピタキシャル基板を形成する。第１エピタキシャル基板上に、厚さ２００ｎｍのＳｉＮ膜を化学的気相成長法で堆積した後に、フォトリソグラフィ及びバッファードフッ酸によりバッドジョイントのためのパターンを有するＳｉＮマスクを形成する。続いて、ＨＣｌ系又はＨＢｒ系のウェットエッチングによりバッドジョイントメサを形成する。このエッチングにおいて、ｎ型ＩｎＰコンタクト層がエッチストップ層として機能するので、エッチングはＧａＩｎＡｓ光吸収層の消失により停止する。ＳｉＮマスクを除去することなく、ＳｉＮマスクを選択成長用マスクとして用いて、ｉ型ＧａＩｎＡｓＰコア層、及びｉ型ＩｎＰクラッド層のバッドジョイント再成長を行って、エピタキシャル基板Ｅを形成する。バッドジョイント再成長の後に、ＳｉＮマスクを除去する。
【００５０】
第２工程では、エピタキシャル基板Ｅ上に、ＭＭＩメサ、導波路メサ及びＰＤメサを規定するＳｉＮ製の第１マスク５１を形成する。第１マスク５１を用いてＭＭＩ半導体積層ＭＭＩＳＴＫ及びＰＤ半導体積層ＰＤＳＴＫをドライエッチングによりエッチングして、メサ構造物（図４の（ｂ）部に示されるメサ構造物ＭＳ）を形成する。具体的には、厚さ３００ｎｍのＳｉＮを成長すると共に、このＳｉＮにフォトリソグラフィ及びＣＦ４系ガスを用いた反応性イオンエッチングを適用して、ＳｉＮマスクを形成する。このＳｉＮマスクを用いてＣｌ２系ガスを用いて半導体のドライエッチングを行って半導体メサストライプを形成する。
【００５１】
第３工程では、図４の（ｂ）部に示されるように、第１マスク５１を除去することなく、選択成長のためのＳｉＮ製の第２マスク５３を形成する。第２マスク５３は、フォトダイオードの側面保護のための半導体保護膜３７を成長しないＭＭＩメサを覆う第１部分５３ａ、及びフォトダイオードのカソード電極を作製するエリアを覆う第２部分５３ｂを含む。具体的には、先のＳｉＮマスクを除去することなく、厚さ１００ｎｍのＳｉＮ膜を形成した後に。９０度ハイブリッド部及びｎ型コンタクト部を選択埋め込み再成長マスクで覆うためのレジストマスクを形成する。このレジストマスクを用いて、バッファードフッ酸により選択埋め込み再成長用ＳｉＮマスクを形成する。
【００５２】
第３工程を具体的に説明する。図５は、選択成長のための一例の工程を示す断面図であり、図５の（ａ）部、（ｂ）部、（ｃ）部及び（ｄ）部は、ＭＭＩメサ及び導波路メサにおける工程断面を示し、図５の（ｅ）部、（ｆ）部、（ｇ）部及び（ｈ）部は、フォトダイオードにおける工程断面を示す。図５の（ａ）部及び（ｅ）部に示されるように、第１マスク５１を除去することなく全面にＳｉＮ膜５２を化学的気相成長法により成長する。図５の（ｂ）部及び（ｆ）部に示されるように、選択成長すべきでないエリアを覆うレジストマスク５５を形成すると共に、レジストマスク５５を用いてＳｉＮ膜５２のエッチングを行って、第２マスク５３を形成する。エッチング後に、レジストマスク５５を除去する。図５の（ｃ）部に示されるように、第２マスク５３の第１部分５３ａが、選択成長しないＭＭＩメサの側面を覆い、第１部分５３ａ及び第１マスク５１が、選択成長しないＭＭＩメサの側面及び上面を覆う。図５の（ｇ）部に示されるように、第２マスク５３の第２部分５３ｂ（第１マスク５１の残存）がＰＤメサの上面及びｎ型コンタクト部を覆うと共に、ＰＤメサの側面が露出されている。第２マスク５３を用いて、アンドープＩｎＰといった半導体保護膜３７をＰＤメサの側面に成長する。選択成長の後に、図５の（ｄ）部及び図５の（ｈ）部に示されるように、第１マスク５１及び第２マスク５３を除去した後に、素子分離メサを作製して基板生産物Ｓ１を形成する。具体的には、ＨＣｌ系ウェットエッチングにより、ドライエッチングによる損傷層を除去した後に、ＳｉＮマスクを用いて、有機金属気相成長法の結晶成長によりＩｎＰの埋め込み再成長を行い、この選択成長後に、バッファードフッ酸より全てのＳｉＮマスクを除去する。次いで、素子分離メサを形成する。このメサ形成のために、厚さ３００ｎｍのＳｉＮ膜を形成すると共に、フォトリソグラフィ及びＣＦ４系反応性イオンエッチングを用いて、ＳｉＮ膜からＳｉＮマスクを形成する。このＳｉＮマスクを用いて、フォトダイオード間を電気的に分離するために、ｎ型ＩｎＰコンタクト層にパターン形成する。素子分離領域には、半絶縁性ＩｎＰ基板が露出される。
【００５３】
第４工程では、基板生産物Ｓ１上にパッシベーション構造（第１無機絶縁膜２１及び樹脂体２３を含む構造）を形成する。図６の（ａ）部に示されるように、シリコン酸化膜といった第１無機絶縁膜２１のための第１絶縁膜５７を基板生産物Ｓ１の全面に化学的気相成長法により形成する。第１絶縁膜５７上に、ＢＣＢ樹脂といった樹脂膜５９を塗布する。具体的には、厚さ２００ｎｍのシリコン酸化膜を化学的気相成長法により成膜する。この成膜温度は、例えば摂氏４００度である。このシリコン酸化膜上にベンゾシクロブテン（ＢＣＢ）樹脂を塗布して、光導波路構造及びフォトダイオード構造の上方に平坦な表面を形成する。ＢＣＢ樹脂のベーク温度は、例えば摂氏３００度である。作製工程中及び作製後における保護能を得るために、ＢＣＢ樹脂の厚さｂは、光導波路構造上において２．０μｍ程度であることが好ましい。
【００５４】
第５工程において、図６の（ｂ）部に示されるように、第１半導体積層１５へのコンタクトを成すための第１開口５９ａを樹脂膜５９に形成するために、第１半導体積層１５上の樹脂膜５９の一部を除去する。また、樹脂膜５９の一部を除去して、第２半導体積層１７を収容できる程度の第２開口５９ｂを第２エリア１３ｃに形成すると共に、電極パッドを配置するエリア上に第３開口５９ｃを形成する。図７の（ａ）部は、図６の（ｂ）部に示されたＶＩＩａ−ＶＩＩａ線に沿ってとられた断面を示し、図７の（ｂ）部は、図６の（ｂ）部に示されたＶＩＩｂ−ＶＩＩｂ線に沿ってとられた断面を示す。具体的には、ｐ側コンタクト部上のＢＣＢ樹脂を除去するためのレジストマスクを形成する。このレジストマスクは、ＭＭＩ部及び電極パット部を覆っている。このレジストマスクを用いてＣＦ４／Ｏ２系ガスによりＢＣＢ樹脂の反応性イオンエッチングを行って、ＢＣＢ樹脂にコンタクト開口部を形成する。このエッチング時の基板温度は、例えば摂氏８０度である。このエッチング後に、レジストマスクを除去する。続けて、ＭＭＩ部及び電極パット部上のＢＣＢ樹脂を除去するための別のレジストマスクを形成する。この別のレジストマスクは、ＭＭＩ部及び電極パット部を除き、コンタクト開口部を含むエリアを覆っている。別のレジストマスクを用いてＣＦ４／Ｏ２系ガスによりＢＣＢ樹脂の反応性イオンエッチングを行って、ＢＣＢ樹脂にＭＭＩ開口部及びパッドエリア開口部を形成する。このエッチング時の基板温度は、例えば摂氏８０度である。このエッチング後に、別のレジストマスクを除去する。
【００５５】
第６工程における処理を説明する。図８は、第６工程における断面を示す。図８の（ａ）部は、図６の（ｂ）部のＶＩＩａ−ＶＩＩａ線に沿ってとられており図７の（ａ）部に対応する断面を示し、図８の（ｂ）部は、図６の（ｂ）部のＶＩＩｂ−ＶＩＩｂ線に沿ってとられており図７の（ｂ）部に対応する断面を示す。この工程において、図８の（ａ）部及び（ｂ）部に示されるように、フォトダイオードのための第１半導体積層１５上のｐ側コンタクト開口内、半導体保護膜３７のｎ側コンタクト開口内及びパッド配置領域上の第１絶縁膜５７をエッチングにより除去する。このエッチングのためのマスク６１を形成する。マスク６１は、第２エリア１３ｃ上の構造物を覆うと共に、第１エリア１３ｂ上に開口６１ａを有する。開口６１ａ内にあって樹脂膜５９により覆われていない第１絶縁膜５７がエッチングにより除去される。エッチングにより樹脂膜５９もエッチングされるので、開口６１ａ内の樹脂膜５９はエッチングされて薄くなり、一方、マスク６１のパターン下の樹脂膜５９はエッチングされずに元の厚さを保つ。このエッチングにより、樹脂体２３及び第１絶縁膜５７が形成される。このエッチング時の基板温度は、例えば摂氏８０度である。このエッチング後に、マスク６１を除去する。具体的には、ＢＣＢ樹脂を薄くするエリア及び第１絶縁膜５７を除去するエリアに開口パターンを有するレジストマスクを形成する。レジストマスクは、ＭＭＩのための導波路領域上のＢＣＢ樹脂を覆っている。レジストマスクを用いてＣＦ４系反応性イオンエッチングによりシリコン酸化膜及びＢＣＢ樹脂をエッチングする。エッチングにより、フォトダイオードのためのｐ側及びｎ側コンタクト用のＳｉＯ２窓が形成されると共に、レジストマスクで覆われていないエリアのＢＣＢ樹脂の表層がエッチングされる。レジストマスクの開口の縁に合わせて、ＢＣＢ樹脂に段差が形成される。ＭＭＩのための導波路領域のＢＣＢ樹脂は、フォトダイオードを保護するＢＣＢより厚くなる。
【００５６】
第７工程を説明する。図９は、第７工程における断面を示す。図９の（ａ）部は、図６の（ｂ）部のＶＩＩａ−ＶＩＩａ線に沿ってとられており図７の（ａ）部に対応する断面を示し、図８の（ｂ）部は、図６の（ｂ）部のＶＩＩｂ−ＶＩＩｂ線に沿ってとられており図７の（ｂ）部に対応する断面を示す。この工程では、図９の（ａ）部及び（ｂ）部に示されるように、フォトダイオードのための第１半導体積層１５上のｐ側コンタクト開口内に第１オーミック金属層４１ａを形成すると共に、フォトダイオードのための第１半導体積層１５の素子分離メサ上にｎ側コンタクト開口内に第２オーミック金属層４１ｃを形成する。オーミックメタルの成膜時の基板温度は、例えば摂氏８０度である。具体的には、ｐ側のオーミック電極及びｎ側のオーミック電極の形成を電極金属（例えばｐ側がＴｉ／Ｐｔ／Ａｕの金属の積層体、ｎ側がＡｕＧｅＮｉ合金）の蒸着及びリフトオフにより行う。
【００５７】
第８工程を説明する。図１０は、第８工程における断面を示す。図１０の（ａ）部は、図６の（ｂ）部のＶＩＩａ−ＶＩＩａ線に沿ってとられており図７の（ａ）部に対応する断面を示し、図１０の（ｂ）部は、図６の（ｂ）部のＶＩＩｂ−ＶＩＩｂ線に沿ってとられており図７の（ｂ）部に対応する断面を示す。この工程において、図１０の（ａ）部及び（ｂ）部に示されるように、シリコン系無機絶縁膜を化学的気相成長法により基板全面に成膜すると共に、フォトリソグラフ及びエッチングによってｐ側オーミック電極及びｎ側オーミック電極上のシリコン系無機絶縁膜を除去して、第２無機絶縁膜４９のための第２絶縁膜６３を形成する。エッチング時の基板温度は、例えば摂氏８０度である。具体的には、ＳｉＯＮ（ＳｉＯ２、又はＳｉＮでもよい）を成膜した後に、コンタクト部上に開口を有するレジストマスクを形成する。レジストマスクを用いてＣＦ４系ガスの反応性イオンエッチングによりＳｉＯＮに開口を形成する。
【００５８】
第９工程を説明する。図１１は、第９工程における断面を示す。図１１の（ａ）部は、図６の（ｂ）部のＶＩＩａ−ＶＩＩａ線に沿ってとられており図７の（ａ）部に対応する断面を示し、図１１の（ｂ）部は、図６の（ｂ）部のＶＩＩｂ−ＶＩＩｂ線に沿ってとられており図７の（ｂ）部に対応する断面を示す。この工程において、図１１の（ａ）部及び（ｂ）部に示されるように、配線金属層４１ｂ、パッド電極４３ａ、４３ｂ、第１金属体２９、及び第２金属体３１を形成する。具体的には、電極金属のドライエッチングの際に保護層として働くレジストマスクを形成した後に、シート層のためのＴｉＷ膜をスパッタにより堆積する。さらに、金メッキ配線の形状を規定するレジストマスクを形成して、Ａｕメッキを形成する。Ａｕメッキ後にレジストマスクを除去する。次いで、Ａｕメッキ層をマスクとして用いて、ＳＦ６系エッチャントを用いて反応性イオンエッチングにより、不要なＴｉＷ膜を除去する。このエッチングの後に、レジスト製の保護マスクをアッシングにより除去する。第１エリア１３ｂ上のＡｕメッキ層（第１電極２５、第２電極２７、パッド電極４３ａ、４３ｂ）は、相対的に薄いＢＣＢ樹脂体に起因して第２エリア１３ｃ上のＡｕメッキ層（第１金属体２９及び第２金属体３１）より低い。この薄いＢＣＢ樹脂の開口を介して第１電極２５及び第２電極２７は、半導体にオーミック接触を成す。
【００５９】
第１０工程を説明する。図１２は、図６の（ｂ）部のＶＩＩａ−ＶＩＩａ線に沿ってとられており図７の（ａ）部に対応する断面を示す。図１１の（ａ）部を再び参照すると、ＭＭＩのための第２半導体積層１７上において、樹脂体２３は既に除去されているけれども、この第２半導体積層１７上に第１絶縁膜５７及び第２絶縁膜６３が残されている。第１０工程においては、図１２に示されるように、これらの絶縁膜をフォトリソグラフィ及びエッチングを用いて除去して、ＭＭＩの第２半導体積層１７の上面及び側面を露出させる。具体的には、応力による屈折率変化に敏感なＭＭＩのための導波路領域上の絶縁膜（ＳｉＯＮ及びＳｉＯ２）を除去するためのレジストマスクを形成すると共に、このマスクを用いてバッファードフッ酸によるウエットエッチングにより絶縁膜を除去する。レジストマスクの開口は、樹脂体２３の開口２３ａとほぼ同じサイズの開口を有することができる。
【００６０】
第１１工程を説明する。図１３は、図６の（ｂ）部のＶＩＩａ−ＶＩＩａ線に沿ってとられており図７の（ａ）部に対応した断面を示す。この工程では、基板１３の裏面を研削して、研削面を形成する。この研削面（基板１３の裏面）の全面上に裏面金属層３９を形成する。裏面金属層３９のための金属成膜時の基板温度は、例えば摂氏４０度である。これらの工程により、基板生産物ＳＰ１が完成する。具体的には、半絶縁性ＩｎＰ基板の裏面を研削し、基板厚を１００μｍ程度まで薄くする。例えば、研削前のＩｎＰ基板の厚さは、例えば３５０〜６００μｍである。半絶縁性ＩｎＰ基板の研削面（裏面）の全面に、裏面電極のための白金（Ｐｔ）層をスパッタにより形成すると共に、厚さ６μｍ程度のＡｕメッキ層を白金層上に形成する。必要な場合には、イオンミリング法により裏面電極にパターン形成して、所望のパターン（素子区画の境界から、例えば２５μｍ幅のエリアにおいてＡｕメッキ層及び白金層が除かれたパターン）を有する裏面金属層を形成する。イオンミリングに際して、基板温度は例えば摂氏２５０度程度に上昇する。この裏面金属層の形成に際しても、おもて面の金属層の作用により、基板の反りが小さくなる。
【００６１】
第１２工程においては、基板生産物ＳＰ１を分割して、図１４に示されるように、多数の半導体バーＳＢを作製する。半導体バーＳＢは、半導体光素子１１となるべき区画の一次元配列を含む。半導体バーＳＢの一端面には、ＭＭＩのための第２半導体積層１７に繋がれる半導体導波路構造１９の端部が到達している。図１４においては、半導体バーＳＢの向きを示すために矢印（エピ面から裏面金属層への方向に向かう矢印）が示されている。
【００６２】
第１３工程においては、半導体バーＳＢの端面における光入力及び／又は光出射を良好に行うために、半導体バーＳＢの端面に誘電体多層膜をコーティングする。誘電体多層膜の成膜では、図１５に示されるように、半導体バーＳＢの端面の向きを揃えて多数の半導体バーＳＢを束ねて、半導体バーＳＢのバンドルを形成する。半導体バーＳＢのバンドルの一面には、誘電体多層膜６５をコーティングすべき半導体バー端面ＳＢＥが現れている。この半導体バー端面ＳＢＥに一括して誘電体多層膜６５をコーティングする。
【００６３】
誘電体多層膜をコーティングした後に、第１４工程においては、半導体バーのバンドルをばらして、個々の半導体バーＳＢを分離して、半導体光素子１１を形成する。
【００６４】
図１６は、２×４のＭＭＩにおける幅の歪みと受光感度の変化との関係を示し図面である。図１６の（ａ）部に示されるＭＭＩに、矢印ＡＲＷ１、ＡＲＷ２の方向に歪みを加えた。図１６の（ｂ）部の右縦軸は、Ｉチャネルの偏差（ｃｈ１とｃｈ２に出力する光強度の差）を示し、図１６の（ｂ）部の左縦軸は、受光感度を示す。横軸は、幅方向の歪み率を示す。
二次元ビーム伝搬（２Ｄ−ＢＰＭ）法を用いるシミュレーションのためのモデルの説明。
ＭＭＩの長さＬＮＧ：３００μｍ。
ＭＭＩの幅ＷＤＴＨ：２０μｍ。
ＭＭＩの半導体厚：２μｍ。
入力光の波長：１５５０ｎｍ。
半導体の屈折率：３．２。
歪み率の定義：ＭＭＩ幅の応力による変化率。
この結果によれば、−３％及び＋３％以上の歪みにより９０°ハイブリッドのチャネル間の光出力偏差に０．５ｄＢ以上の変化が生じる、また、受光感度は、−３％及び＋３％より小さい歪みにより大きく変化する。例えば、１％の歪み率により、ＭＭＩの寸法は２０ｎｍ程度の変形になる。
【００６５】
基板（製造に際してはウエハ）の反りは、基板のおもて面上における位置にも依存する。発明者の検討によれば、上記の実施形態に示された金属体（２９、３１）を備えないＩｎＰウエハ上にＳｉＮ膜（例えば厚さ２００ｎｍ）を堆積すると、ＩｎＰウエハには、おもて面を凸にして反り（例えば反り量１０μｍ）が発生する。また、ＭＭＩ導波路のサイズの一例を示せば、ＭＭＩ導波路の長さは３００μｍであり、その幅は２０μｍである。基板の反りに係る応力は、ＩｎＰウエハの表面に形成されたＭＭＩ導波路を引き延ばす方向に歪ませる。長さ方向及び幅の方向に同じだけの歪みが生じと仮定すると、ＭＭＩ導波路の幅方向の歪みが、ＭＭＩの光学特性へ大きく影響すると推測される。上記の実施形態に示された金属体（２９、３１）を備えないＩｎＰウエハの裏面上に全面にわたってＡｕメッキ層（例えば厚さ６μｍ）を形成すると、ＩｎＰウエハには、おもて面を凸にして反りが発生する。反り量は、表面段差計などでＩｎＰウエハの径方向の表面形状をスキャンして測定されるウエハの曲率半径が、プロセス（膜堆積など）の前後で変化した量として定義される。
【００６６】
ＩｎＰウエハの熱膨張係数は、４．５×１０−６／Ｋであり、絶縁膜の熱膨張係数については、ＳｉＯ２の熱膨張係数は０．７×１０−６／Ｋであり、プラズマＳｉＮの熱膨張係数は２．５×１０−６／Ｋであり、プラズマＳｉＯＮの熱膨張係数は２．５×１０−６／Ｋである。半導体素子の製造工程における絶縁膜の成膜は、摂氏３００度程度の高温で行われる。成膜後の生産物を室温まで冷却する際に、絶縁膜の成膜に起因してＩｎＰウエハが反って、半導体構造物に応力が生じる。具体例になると、絶縁膜の熱膨張係数は、その成膜方法（スパッタ法、熱化学的気相成長（ＣＶＤ）法、又はプラズマ化学的気相成長（ＣＶＤ）法）に関係し、熱膨張係数の具体的な見積もり値は膜種及び成膜方法に依存する。このような背景もあり、ＭＭＩ導波路における歪みを低減できる手法が望まれており、発明者は、おもて面においてＭＭＩ導波路を設けるエリアに金属体を設けることが、歪み低減のための一手法として有効であることを見出した。
【００６７】
ＢＣＢ樹脂の熱膨張係数は例えば５２×１０−６／Ｋであって、ＩｎＰウエハの膨張係数と異なる。受光素子の動作中の温度範囲（動作温度は摂氏０度から摂氏８０度）及び製造工程の後の検査工程における高温通電試験（例えば摂氏２００度の熱処理）は、製造過程においてＩｎＰウエハに加えられる温度に比べると低いので、樹脂に係る膨張／収縮による応力変化はあまり大きくないと見積もられる。ＢＣＢ樹脂体の製造過程で十分な熱処理を樹脂に施すこと、例えば９０％以上の樹脂硬化度を得るような処理を樹脂に施すことによって、ＢＣＢ樹脂体に係る応力の影響の顕在化は避けられる可能性がある。
【００６８】
本実施例に係る半導体素子は、Ａｕ層を含む電極及び金属体を備える。金（Ａｕ）の熱膨張係数は、１４×１０−６／Ｋであり、この値はＩｎＰの熱膨張係数（４．５×１０−６／Ｋ）より大きい。これ故に、おもて面に金属体を追加することは、絶縁膜の成膜に起因するＩｎＰウエハの反りを低減することに寄与できると、発明者は考えている。また、ウエハ裏面には、実質的に全面に、例えばダイシング又はスクライブのためのエリアを除いて全面に、裏面電極層が形成される。裏面電極層の形成は、ＩｎＰウエハの裏面にＡｕ電極をメッキにより形成する工程（摂氏６０度程度の温度にＩｎＰウエハは曝される）及びＡｕに裏面電極用のパターンを形成する工程を備える。このミリング工程では、発明者の見積もりによれば、ＩｎＰウエハ及びＡｕ層の温度が摂氏２５０度程度にまで上昇する。この工程後の冷却において、ＩｎＰウエハの裏面上の裏面金属層と、おもて面上の金属体との両方の作用によって、ＩｎＰウエハの反りの変化を低減することができる。例示すれば、ＩｎＰウエハの裏面だけに大面積のＡｕ裏面電極が設けられる基板生産物では、ＡｕとＩｎＰの熱膨張係数差により、ＩｎＰウエハがおもて面を凸にして反って、この反りによる応力が発生する。しかしながら、ＩｎＰウエハのおもて面に厚めのＡｕを備える金属体を設けることによって、おもて面の絶縁膜、裏面のＡｕ及びおもて面のＡｕからの応力の一部又は全部が打ち消しあって、ＩｎＰウエハの反りを低減できる。この結果、ＭＭＩ導波路の歪みも抑制される。したがってＭＭＩ導波路の光学特性の変化が抑制される。
【００６９】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００７０】
以上説明したように、本実施形態によれば、多モード干渉器への応力の影響を低減できる半導体光素子を提供できる。
【符号の説明】
【００７１】
１１…半導体光素子、１３…基板、１５…第１半導体積層、１７…第２半導体積層、１９…半導体導波路構造、２１…第１無機絶縁膜、２３…樹脂体、２５…第１電極、２７…第２電極、２９…第１金属体、３１…第２金属体、３３ａ…第１導電型領域、３３ｂ…受光層、３３ｃ…第２導電型領域、３５ａ…第１クラッド領域、３５ｂ…コア層、３５ｃ…第２クラッド領域、３７…半導体保護膜、３９…裏面金属層、４７ａ…シード層、４７ｂ…メッキ層、４９…第２無機絶縁膜。
【図１】
2016219493.tif 000003
【図２】
2016219493.tif 000004
【図３】
2016219493.tif 000005
【図４】
2016219493.tif 000006
【図５】
2016219493.tif 000007
【図６】
2016219493.tif 000008
【図７】
2016219493.tif 000009
【図８】
2016219493.tif 000010
【図９】
2016219493.tif 000011
【図１０】
2016219493.tif 000012
【図１１】
2016219493.tif 000013
【図１２】
2016219493.tif 000014
【図１３】
2016219493.tif 000015
【図１４】
2016219493.tif 000016
【図１５】
2016219493.tif 000017
【図１６】
2016219493.tif 000018