(57)【要約】【課題】  半導体素子の実装不良を正確に検出可能な検出方法を提供する。【解決手段】  基板と、基板上に載置された複数の半導体素子とをワイヤ接続する際に、半導体素子の実装不良を検出する方法であって、基準の半導体素子の高さを基準高さＴ０として記憶する工程と、基準の半導体素子以外の半導体素子の高さを検出高さＴｘとして記憶する工程と、基準高さＴ０と検出高さＴｘとの差分Ｄｘ＝｜Ｔ０−Ｔｘ｜を算出する工程と、算出された差分Ｄｘと、あらかじめ設定された差分許容値Ｄ０とを比較する半導体素子の実装不良検出方法である。【選択図】図１
2016167557.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に載置された複数の半導体素子とをワイヤ接続する際に、半導体素子の実装不良を検出する方法であって、
基準の半導体素子の高さを基準高さＴ０として記憶する工程と、
基準の半導体素子以外の半導体素子の高さを検出高さＴｘとして記憶する工程と、
前記基準高さＴ０と前記検出高さＴｘとの差分Ｄｘ＝｜Ｔ０−Ｔｘ｜を算出する工程と、
前記算出された差分Ｄｘと、あらかじめ設定された差分許容値Ｄ０とを比較することを特徴とする、半導体素子の実装不良検出方法。
【請求項２】
前記あらかじめ設定された差分許容値（Ｄ０）は、４０μｍ以上である請求項１に記載の半導体素子の実装不良検出方法。
【請求項３】
前記あらかじめ設定された差分許容値（Ｄ０）は、４０μｍ以上９０μｍ以下である請求項１〜請求項３のいずれか１項に記載の半導体素子の実装不良検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の実装不良検出方法に関する。
【背景技術】
【０００２】
ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの発光装置には、発光素子、ツェナーダイオードなどの半導体素子（チップ）や、それらに給電するためのワイヤなど、複数の電子部品が実装されている。電子部品は、実装位置の位置精度や、高さ精度などが、所定の範囲内となるように管理される必要がある。例えば、特許文献１には、ワイヤボンディング時に、キャピラリツールの下端部がチップの電極に当接したタイミングをセンサによって検出し、キャピラリツールの高さ位置によりチップ高さを求め、この検出結果を高さ許容値と比較する工程と、を備えたワイヤボンディング方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２２３５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発光装置の製造工程内では、複数個のＬＥＤの集合体（以下、「基板」とも称する）で取り扱われる。基板は反りを有しているため、上述の方法では、チップの正確な高さが検出されず、チップの実装不良が生じる虞がある。特に、チップの高さが低く、基板の反り量が、そのチップ高さよりも大きい場合などは、チップを重ねて実装する、又は、実装されない、などの実装不良が、正確に検出されない場合がある。
【課題を解決するための手段】
【０００５】
本発明は、基板と、基板上に載置された複数の半導体素子とをワイヤ接続する際に、半導体素子の実装不良を検出する方法であって、基準の半導体素子の高さを基準高さＴ０として記憶する工程と、基準の半導体素子以外の半導体素子の高さを検出高さＴｘとして記憶する工程と、基準高さＴ０と検出高さＴｘとの差分Ｄｘ＝｜Ｔ０−Ｔｘ｜を算出する工程と、算出された差分Ｄｘと、あらかじめ設定された差分許容値Ｄ０とを比較する半導体素子の実装不良検出方法である。
【発明の効果】
【０００６】
以上により、基板上に実装された電子部品の高さを正確に検出することができ、半導体素子の実装不良を低減することができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の実施形態に係る半導体素子の実装不良検出方法を説明する図である。
【図２】図２は、本発明の実施形態に係る半導体素子の実装不良検出方法を説明する図である。
【発明を実施するための形態】
【０００８】
本発明を実施するための形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための半導体素子の実装不良検出方法を例示するものであって、本発明は、半導体素子の実装不良検出方法を以下に限定するものではない。
【０００９】
また、本明細書は、特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。尚、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
【００１０】
以下、半導体素子の上面を第１接続点、基板の上面を第２接続点とする場合について説明する。まず、ワイヤの接続方法について説明する。
【００１１】
（Ｓ１：ボールの形成）
図１（ａ）は、半導体素子３と、半導体素子３が実装された基板４と、半導体素子３上方に配置されたキャピラリ１と、を示す。キャピラリ１に挿通されたワイヤ２は、スパーク等によりその先端が溶融され、ボール２ａが形成される。ワイヤ２の径は、用いる電子部品等に応じて適宜選択することができる。ボール２ａの径は、ワイヤ２の組成やスパークの条件（電圧や時間）を調整することで、所望の径とすることができる。ワイヤ２の径に対するボール２ａの径の大きさは、例えば、ワイヤの径の１．５〜５倍程度の直径、さらに好ましくは、２〜３倍程度の直径とすることができる。
【００１２】
（Ｓ２：第１接続部に接続・第１接続部の高さ検出）
図１（ｂ）は、ボール２ａを半導体素子３の上面である第１接続点Ａに接続させた状態を示す図である。ボール２ａは、半導体素子３上に当接された後、キャピラリ１の先端で押圧されて、その一部が変形される。次いで、図１（ｃ）に示すように、超音波（Ｕ．Ｓ．）をかけてキャピラリ１を振動させ、さらにボール２ａを圧着して変形させる（潰す）。この一連の動作で、半導体素子３上、すなわち第１接続点Ａにワイヤが接続され、第１接続点の高さが検出される。詳細には、超音波をかけた後に、図１（ｄ）に示すようにキャピラリ１を上昇させるタイミングで検出されたキャピラリの高さ位置を、第１接続点の高さ（位置）としてセンサで検出し、記憶させる。
【００１３】
（Ｓ３：第２接続部に接続・第２接続部の高さ検出）
キャピラリ１に挿通されたワイヤ２は、半導体素子３に接続されたボール２ａから延伸されている。ボール部２ａから延ばされたワイヤ２が通されているキャピラリ１を、第２接続点Ｂまで移動させる。図１（ｅ）は、この延伸されたワイヤ２、基板４上の第２接続点Ｂに接続された状態を示す図である。尚、第１接続点Ａに接続させた後、第２接続点Ｂに接続させるまでの間のキャピラリ１の移動方向（上下方向、左右方向、前後方向）及び移動距離は、所望のループ形状に応じて適宜選択することができる。例えば、第２接続点Ｂ方向とは逆側にキャピラリ１を移動したり、再度ボール部２ａにキャピラリ１を当接させたり、キャピラリ１の移動に応じてワイヤ２を癖づけて、所望のループ形状とすることができる。
【００１４】
ワイヤ２は、基板４上に当接された後、超音波をかけてキャピラリ１を振動させると共にキャピラリ１の先端で押圧されて、切断される。この一連の動作で、基板４上、すなわち第２接続点Ｂにワイヤ２が接続される。ここでも、超音波をかけた後に、キャピラリ１を上昇させるタイミングで、検出されたキャピラリの高さ（位置）を、第２接続点Ｂの高さとしてセンサで検出し、記憶させておく。
【００１５】
（Ｓ４：半導体素子高さの記憶）
上述のようにして、第１接続点Ａと第２接続点Ｂとの間をワイヤで接続させる。ここで検出された第１接続点Ａの高さと第２接続点Ｂの高さとの距離（差）を、半導体素子高さ（Ｈ）として記憶する。上述のＳ１〜Ｓ４の工程が、各半導体素子に対して同様に行われる。
【００１６】
（Ｓ５：差分許容値との比較）
図２は、半導体素子の実装不良検出方法についての説明図であり、詳細には、半導体素子高さＴと、差分Ｄｘの算出、及び、差分許容値との関係について説明した図である。
【００１７】
図２（ａ）は、基準となる半導体素子の高さである基準高さ（Ｔ０）の算出方法ついて説明した図である。図１に示す方法によって、第１接続点である半導体素子の上面の高さ（位置）Ｈ０と、第２接続点である基板の上面の高さ（位置）Ｈ０‘の差分が、基準高さＴ０＝｜Ｈ０−Ｈ０’｜として算出される。
【００１８】
図２（ｂ）は、基準の半導体素子以外の半導体素子の高さである検出高さ（ＴＸ）の算出方法ついて説明した図である。ここでも、図１に示す方法によって、第１接続点である半導体素子の上面の高さ（位置）ＨＸと、第２接続点である基板の上面の高さ（位置）ＨＸ‘の差分が、検出高さＴＸ＝｜ＨＸ−ＨＸ’｜として算出される。
【００１９】
次いで、基準高さＴ０と、検出高さＴＸとの差分Ｄｘが算出される。
【００２０】
また、この検出高さ等から算出された差分とは別に、あらかじめ差分許容値（Ｄ０）を設定する。そして、あらかじめ設定した差分許容値（Ｄ０）と、算出された差分Ｄｘとを比較する。比較の結果、算出された差分Ｄｘが差分許容値Ｄ０の範囲内である場合は、その半導体素子は正常に実装されたと判断される。また、比較の結果、記憶された差分が差分許容値の範囲から外れている場合は、その半導体素子は正常に実装されていないと判断される。
【００２１】
このように、検出された半導体素子の高さＴｘと、基準半導体素子の高さＴ０との差分Ｄｘを記憶し、それを、あらかじめ設定したおいた差分許容値Ｄ０と比較することで、例えば、基板の反りなどにより、高さ位置の絶対値が大きく変化している場合であっても、半導体素子が積層されて実装された場合や、半導体素子が実装されていない場合などの実装不良と、半導体素子が１つ正しく実装されているかどうか、とを、誤判定しにくくすることができる。
【００２２】
ここで、「あらかじめ設定した差分許容値Ｄ０」は、用いる基板の材料、大きさ、更には半導体素子の大きさ、厚み、数等によって設定される値であり、装置（センサ）の仕様によっても変化するものであるが、差分許容値（Ｄ０）は、４０μｍ以上が好ましく、さらに４０μｍ以上９０以下が好ましい。
【００２３】
また、「基準高さ」として設定される「基準半導体素子」は、例えば、複数の半導体素子が実装された１枚の基板をワイヤボンディング装置に搬入して作業を行う際に、最初に測定される半導体素子、とすることができる。そして、その１枚の基板上で最初に接合される第１接続点の高さと第２接続点の高さとの差分（距離）を、基準高さ（Ｔ０）として記憶させる。この「基準高さ」は、前述の複数の半導体素子が実装された基板が測定対象の場合、基板ごとに設定されるものであり、基板が変更されると改めて設定される。また、「基準高さ」は、場合によっては、最初の測定のみで設定してもよく、あるいは、任意に定めた数点を初期の段階で複数測定し、それらの平均値から基準高さを設定してもよい。
【００２４】
また、上記では、第１接続点Ａを半導体素子上面、第２接続点Ｂを基板上面、としたが、これに限らず、第１接続点を基板上面、第２接続点を半導体素子上面、としてもよい。あるいは、一枚の基板上に、２個以上の半導体素子を実装し、第１接続点を第１半導体素子の上面、第２接続点を第２半導体素子の上面としてもよい。
【産業上の利用可能性】
【００２５】
本発明に係るワイヤの接続方法は、発光ダイオードやレーザダイオードなどの発光装置ＩＣ、メモリ等の半導体装置のワイヤボンディングにおいても広く利用することができる。
【符号の説明】
【００２６】
１…キャピラリ
２…ワイヤ
２ａ…ボール
３…半導体素子
４…基板
【図１】
2016167557.tif 000003
【図２】
2016167557.tif 000004