(57)【特許請求の範囲】
【請求項１】
高濃度一導電型ドレイン領域上の低濃度一導電型ドレイン領域に形成された他導電型ベース領域、高濃度一導電型ソース領域および他導電型ウェルにより構成された縦型絶縁ゲート電界効果トランジスタ本体と同一チップ上に拡散層で形成されて、ドレイン・ゲート間に接続された保護用の双方向ツェナーダイオードを有する縦型絶縁ゲート電界効果トランジスタにおいて、
前記双方向ツェナーダイオードが、前記高濃度一導電型ドレイン領域と、前記高濃度一導電型ドレイン領域とＰＮ接合させて前記低濃度一導電型ドレイン領域に形成された他導電型耐圧領域と、前記他導電型耐圧領域の直上に形成された他導電型拡散層と、前記他導電型拡散層に形成された高濃度一導電型拡散層とで構成されたことを特徴とする縦型絶縁ゲート電界効果トランジスタ。
【請求項２】
前記他導電型ウェルと前記他導電型耐圧領域とが互いに同じ不純物濃度であることを特徴とする請求項１記載の縦型絶縁ゲート電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は縦型絶縁ゲート電界効果トランジスタに関し、特に、保護用ダイオードを同一チップ上に備えた電力用の縦型絶縁ゲート電界効果トランジスタに関する。
【０００２】
【従来の技術】
コイルを負荷とするモーター・アクチュエーターやリレーなどに使われる電力用縦型絶縁ゲート電界効果トランジスタ（以下パワーMOSFETと記す）は、コイル負荷でオフする際に発生するコイルの逆起電力サージを吸収することができる保護用ダイオードとともに用いられるのが一般的である。この保護用ダイオードとして、双方向ツェナーダイオードをゲート・ソース間及びドレイン・ゲート間にそれぞれ挿入してパワーMOSFET本体と同一チップ上に集積してなることを特徴とするパワーMOSFETが、特開平３−０３８８８１号公報に記載されている。以下、このパワーＭＯＳＦＥＴについて、ドレイン・ゲート間の双方向ツェナーダイオードを拡散層で形成したものについて、図３および図４を参照して説明する。尚、パワーＭＯＳＦＥＴは、チップのセル部にトランジスタ機能を有する多数の並列接続されたユニットセルが通常配置されているが、本明細書での説明に用いる図面では、便宜上、１セル分のみを図示している。
【０００３】
N−ドレイン領域１がN＋ドレイン領域２上に形成されている。パワーＭＯＳＦＥＴ本体として、N−ドレイン領域１中にＰベース領域５，N＋ソース領域６が形成されているとともに，N＋ソース領域６とN−ドレイン領域１間のＰベース領域５上にゲート絶縁膜８を介してポリシリコンからなるゲート電極９が形成されている。DiはＰベース領域５とN−ドレイン領域１間の接合ダイオード、TrはＰベース領域５，N＋ソース領域６，N−ドレイン領域１をそれぞれベース，エミッタ，コレクタとする寄生トランジスタ、RBは寄生ベース抵抗である。ゲート・ソース間には、双方向ツェナーダイオードZGS（N型ポリシリコン膜１０−１，P＋型ポリシリコン膜１１，N型ポリシリコン膜１０−２からなる）を接続している。ドレイン・ゲート間にはN−ドレイン領域１中に形成したN＋ドレイン領域１２，P型拡散層３，N＋型拡散層４からなる双方向ツェナーダイオードZDGを接続している。ツェナーダイオードZGSは本体のゲートポリシリコンに連続して形成している。ツェナーダイオードZDGはN−ドレイン領域１中にイオン注入と、押込で形成している。降伏電圧を本体FETの降伏電圧より下げるためドレイン領域１と同一導電型でドレイン領域１よりやや高濃度の層１２を形成しておき、この中にツェナーダイオードを形成している。
【０００４】
上記構成のパワーMOSFETの動作を図５および図６を参照して説明する。  ゲート電圧VGSが上昇してパワーMOSFETがオンすると、ドレイン電流IDSが上昇し、ドレイン電圧VDSはVDS(on)となる。toffで入力電圧は下がりパワーMOSFETのドレイン電圧VDSは急上昇しはじめるがBVZGS＋BVZDGを越えた瞬間にパワーMOSFETのドレイン電圧VDSの上昇を抑えるようにゲート電圧が印加される。つまり、小電力のツェナーダイオードZDGでも本体のパワーMOSFETの増幅作用を使って充分大きな放電電流を流すことができる。
尚、ツェナーダイオードZDGの降伏電圧BVZDGは以下の条件を満たすように設計される。
BVZDG＜LVCER−BVZGS，
LVCER……寄生トランジスタのラッチバック電圧、
BVZGS……ツェナーダイオードZGSの降伏電圧、
また、BVZGSは以下の条件を満たすように設計される。
VGS(on)＜BVZGS＜VGS(max)，
VGS(on)……パワーMOSFETがオンする時のゲート電圧、
VGS(max)……ゲート破壊電圧
【０００５】
【発明が解決しようとする課題】
上述した従来のパワーMOSFETでは、寄生トランジスタのラッチバックを防止するためのドレイン・ゲート間に挿入される拡散層タイプの双方向ツェナーダイオードZDGの降伏電圧BVZDGをパワーMOSFET本体の降伏電圧BVDSより下げるため、双方向ツェナーダイオードZDG は、N−ドレイン領域１よりやや高濃度のN＋ドレイン領域１２にツェナーダイオードが形成されて構成されている。この双方向ツェナーダイオードZDG の降伏電圧BVZDGは負性抵抗波形であり、降伏電圧BVZDGを設計するとき、ブレークダウン後の負性抵抗波形による電圧低下を考慮する必要があり、設計が難しくなるという問題がある。また、パワーMOSFETの製造工程において、このN＋ドレイン領域１２を形成する工程が必要であり工程数が増加するという問題がある。
本発明は上記問題点に鑑みてなされたものであり、その目的は、双方向ツェナーダイオードZDG の降伏電圧BVZDGの設計が容易となる縦型絶縁ゲート電界効果トランジスタを提供することである。また、このとき、製造工程を増加させない縦型絶縁ゲート電界効果トランジスタを提供することである。
【０００６】
【課題を解決するための手段】
本発明の縦型絶縁ゲート電界効果トランジスタは、高濃度一導電型ドレイン領域上の低濃度一導電型ドレイン領域に形成された他導電型ベース領域、高濃度一導電型ソース領域および他導電型ウェルにより構成された縦型絶縁ゲート電界効果トランジスタ本体と同一チップ上に拡散層で形成されて、ドレイン・ゲート間に接続された保護用の双方向ツェナーダイオードを有する縦型絶縁ゲート電界効果トランジスタにおいて、双方向ツェナーダイオードが、高濃度一導電型ドレイン領域と、高濃度一導電型ドレイン領域とＰＮ接合させて低濃度一導電型ドレイン領域に形成された他導電型耐圧領域と、他導電型耐圧領域の直上に形成された他導電型拡散層と、他導電型拡散層に形成された高濃度一導電型拡散層とで構成されたことを特徴とする。
また、上記縦型絶縁ゲート電界効果トランジスタにおいて、前記他導電型ウェルと前記他導電型耐圧領域とが互いに同じ不純物濃度であることを特徴とする。
【０００７】
【発明の実施の形態】
以下に、本発明に基づき第１実施例のＮチャネル型パワーＭＯＳＦＥＴについて図１を参照して説明する。尚、図３に示したパワーＭＯＳＦＥＴと同一部分は同一符号を付して、重複する説明を省略する。図３に示したPウェル７の替わりにN−ドレイン領域１中の同じ位置にN＋ドレイン領域２まで到達するPウェル１３を形成している。そして、このPウェル１３を形成するとき同時に、図３に示したN＋ドレイン領域１２の替わりにP型拡散層３の直下のN−ドレイン領域１中にN＋ドレイン領域２まで到達するドレイン領域１と反対導電型でドレイン領域１よりやや高濃度のP型耐圧領域１４を形成し、ドレイン・ゲート間に接続される双方向ツェナーダイオードZDGを、N＋ドレイン領域２，P型耐圧領域１４＋P型拡散層３，N＋型拡散層４により構成している。このとき、双方向ツェナーダイオードZDGの降伏電圧は、N＋ドレイン領域２とP型耐圧領域１４とのＰＮ接合において、ドレイン領域１よりやや高濃度のP型耐圧領域１４側で主に決定されるため、本体FETの降伏電圧より下げられる。
【０００８】
上記構成により、双方向ツェナーダイオード（ＮＰＮ接合）のベース長（P型耐圧領域１４＋P型拡散層３からなるＰ層）が従来と比べて数倍長い構造となる。この構造により、ソース(エミッタ)側から来る順方向（VF）電荷をそのＰ層で中和しやすくなるため、２次降伏現象が起こりにくく、双方向ツェナーダイオードZDGの降伏電圧BVZDGのブレークダウン波形はハードな波形となる。またP型耐圧領域１４まで電荷が影響しにくいため、降伏電圧BVZDGは、N＋ドレイン領域２とP型耐圧領域１４とのＰＮ接合による降伏電圧BVCBOで主に決定され、BVCBO≒ＬVCEO (＝BVZDG)となり、耐圧設計が容易となる。また、P型耐圧領域１４は、Pウェル１３と同時に形成され、工程を追加する必要がない。
【０００９】
次に、本発明に基づき第２実施例のＮチャネル型パワーＭＯＳＦＥＴについて図２を参照して説明する。第１実施例が、チャネルが半導体本体の面方向に形成されるゲートプレーナ型のＭＯＳＦＥＴでの実施例であるのに対して、第２実施例は、チャネルが半導体本体の溝深さ方向に形成されるＵＭＯＳ構造のＭＯＳＦＥＴでの実施例である。N−ドレイン領域２１がN＋ドレイン領域２２上に形成されている。パワーＭＯＳＦＥＴ本体として、N−ドレイン領域２１中にＰベース領域２５，N＋ソース領域２６が形成されているとともに，Ｐベース領域２５を貫通する溝３２の内部にゲート絶縁膜２８を介してポリシリコンからなるゲート電極２９が形成されている。ゲート・ソース間には、双方向ツェナーダイオードZGS（N型ポリシリコン膜３０−１，P＋型ポリシリコン膜３１，N型ポリシリコン膜３０−２からなる）を接続している。図１に示したPウェル１３と同様にN−ドレイン領域２１中にN＋ドレイン領域２２まで到達するPウェル３３を形成している。そして、N−ドレイン領域２１中に、Pウェル３３と同時にドレイン領域２１と反対導電型でドレイン領域２１よりやや高濃度のP型耐圧領域３４、およびＰベース領域２５，N＋ソース領域２６と同時にP型拡散層２３，N＋型拡散層２４を形成しており、ドレイン・ゲート間に接続される双方向ツェナーダイオードZDGを、N＋ドレイン領域２２，P型耐圧領域３４＋P型拡散層２３，N＋型拡散層２４により構成している。このとき、双方向ツェナーダイオードZDGの降伏電圧は、N＋ドレイン領域２２とP型耐圧領域３４とのＰＮ接合において、ドレイン領域２１よりやや高濃度のP型耐圧領域３４側で主に決定されるため、本体FETの降伏電圧より下げられる。
【００１０】
上記構成により、双方向ツェナーダイオード（ＮＰＮ接合）のベース長（P型耐圧領域３４＋P型拡散層２３からなるＰ層）が従来と比べて数倍長い構造となる。この構造により、ソース(エミッタ)側から来る順方向（VF）電荷をそのＰ層で中和しやすくなるため、２次降伏現象が起こりにくく、双方向ツェナーダイオードZDGの降伏電圧BVZDGのブレークダウン波形はハードな波形となる。またP型耐圧領域３４まで電荷が影響しにくいため、降伏電圧BVZDGは、N＋ドレイン領域２２とP型耐圧領域３４とのＰＮ接合による降伏電圧BVCBOで主に決定され、BVCBO≒ＬVCEO (＝BVZDG)となり、耐圧設計が容易となる。また、P型耐圧領域３４は、Pウェル３３と同時に形成され、工程を追加する必要がない。
【００１１】
【発明の効果】
以上説明したように、本発明はドレイン・ゲート間の双方向ツェナーダイオードの降伏電圧を高濃度一導電型ドレイン領域と他導電型耐圧領域とのＰＮ接合で主に決定するようにしたので、保護用ダイオードとしての双方向ツェナーダイオードZDG の降伏電圧BVZDGの設計がBVCBO≒ＬVCEO (＝BVZDG)となるため容易となる。また、この縦型絶縁ゲート電界効果トランジスタを製造するとき、製造工程を増加させなくてもよい。
【図面の簡単な説明】
【図１】  本発明の第１実施例のパワーMOSFETの主要部断面図。
【図２】  本発明の第２実施例のパワーMOSFETの主要部断面図。
【図３】  従来のパワーMOSFETの主要部断面図。
【図４】  図３のパワーMOSFETの等価回路図。
【図５】  図３のパワーMOSFETのコイル負荷駆動時の等価回路図。
【図６】  図３のパワーMOSFETのコイル負荷駆動時のタイミングチャート。
【符号の説明】
１，２１  N−ドレイン領域
２，２２  N＋ドレイン領域
３，２３  Ｐ型拡散層
４，２４  N＋型拡散層
５，２５  Ｐベース領域
６，２６  N＋ソース領域
９，２９  ゲート電極
１３，３３  Ｐウェル
１４，３４  P型耐圧領域
【図１】
0003920176.tif 000002
【図２】
0003920176.tif 000003
【図３】
0003920176.tif 000004
【図４】
0003920176.tif 000005
【図５】
0003920176.tif 000006
【図６】
0003920176.tif 000007