(57)【特許請求の範囲】
【請求項１】
同相信号と逆相信号とからなる差動信号を増幅する増幅装置であって、
入力端子から出力端子に至る経路上に接続されており、前記入力端子から入力された差動信号を増幅する増幅回路と、
前記増幅回路の入力と出力との間に接続され、抵抗素子とキャパシタ素子を並列に接続した回路を含み、通過する信号の位相を変化させながら、前記増幅回路の出力を前記増幅回路の入力に帰還する帰還回路と、
前記増幅回路の位相調整端子と接地との間に接続されており、前記増幅回路を通過する信号の位相を変化させる位相制御回路とを備え、
前記増幅回路は、前記位相調整端子の１つである同相調整端子を有し且つ前記差動信号のうち同相信号に基づき動作する同相増幅部と、前記位相調整端子の他の１つである逆相調整端子を有し且つ前記差動信号のうち逆相信号に基づき動作する逆相増幅部とを含み、
前記帰還回路は、前記同相信号に基づき動作する同相帰還部と、前記逆相信号に基づき動作する逆相帰還部とを含み、
前記位相制御回路はインダクタ素子を含み、前記位相制御回路の一端は前記同相調整端子と前記逆相調整端子の両方に電気的に接続され、前記位相制御回路の他端は接地されている増幅装置。
【請求項２】
前記位相制御回路の前記インダクタ素子に対し、キャパシタ素子が並列接続されている請求項１に記載の増幅装置。
【請求項３】
前記同相増幅部および前記逆相増幅部は、いずれも、
ベースが入力に接続され、エミッタが前記同相調整端子および前記逆相調整端子のいずれか一方に接続されている第１のバイポーラトランジスタと、
エミッタが前記第１のバイポーラトランジスタのコレクタに接続され、コレクタが出力に接続されている第２のバイポーラトランジスタとを含んだ、請求項１に記載の増幅装置。
【請求項４】
前記同相増幅部および前記逆相増幅部は、いずれも、
ベースが入力に接続され、エミッタが前記同相調整端子または前記逆相調整端子のいずれか一方に接続され、コレクタが出力に接続されているバイポーラトランジスタを含んだ、請求項１に記載の増幅装置。
【請求項５】
前記増幅回路の出力に周波数変換回路が接続され、前記増幅回路で増幅された信号の周波数を変換する請求項１から４のいずれかに記載の増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号を増幅する増幅装置、および、入力信号を増幅しその周波数を変換する周波数変換装置に関し、より特定的には、広いダイナミックレンジを有し、半導体集積回路への集積化に適した増幅装置および周波数変換装置に関する。
【０００２】
【従来の技術】
携帯電話に代表される無線システムの受信機では、アンテナで受信した信号は、初段増幅回路によって増幅される。この初段増幅回路は、微弱信号を受信するときには低雑音かつ高利得の特性を有し、大信号を受信するときには低歪みかつ低利得の特性を有することが必要とされる。特に、近年の移動体通信では、基地局と移動局との間の距離に応じて、受信電界の特性が大きく変化する。このため、受信系には、従来よりも広いダイナミックレンジが必要とされている。また、受信フロントエンド部の増幅回路には、従来よりも厳しい低雑音性が要求されている。
【０００３】
増幅回路を安定的に動作させる方法として、増幅回路の入力または出力において、信号線と接地（グランド）との間に抵抗を挿入する方法が、広く用いられている。しかし、抵抗を入力側に挿入した場合には雑音特性が大きく劣化し、抵抗を出力側に挿入した場合には歪み特性が大きく劣化する。また、上記以外の方法として、入力に負帰還をかける方法、すなわち、位相を１８０度変換した信号を入力に帰還する方法が知られている。この方法によれば、雑音特性と歪み特性とがいずれも若干劣化するものの、回路全体として広いダイナミックレンジを有する増幅回路を実現することができる。また、負帰還回路は歪み補償回路としても動作するので、回路の工夫により、ダイナミックレンジをさらに広げることもできる。
【０００４】
以下、図１３から図１７を参照して、従来の負帰還増幅装置について説明する。第１の従来例として、特開平１０−２２７５１号公報に記載された「負帰還電力増幅装置」が知られている（図１３を参照）。図１３に示す増幅装置は、歪み補償回路として動作する負帰還回路を備え、マイクロ波帯で使用される。図１３において、トランジスタ６０１、６０２は、いずれも電界効果トランジスタであり、インダクタ６０３、６０４、６０５、および、キャパシタ６０６、６０７は、トランジスタ６０１、６０２の整合回路を構成している。マイクロストリップ線路６０８は、移相器の役割を果たしている。電源電圧Ｖｃｃは、マイクロストリップ線路６０８を介して増幅装置に印加される。
【０００５】
トランジスタ６０２の出力信号の一部は、インダクタ６０５、マイクロストリップ線路６０８、および、インダクタ６０４を経由して、トランジスタ６０１の入力に帰還される。この際、マイクロストリップ線路６０８の長さＬは、帰還信号とトランジスタ６０１の出力信号との位相差が１８０度となるように調整される。このように歪み成分を含んだ出力信号の一部を反転して入力に帰還することにより、高周波帯域における歪み特性を改善することができる。
【０００６】
第２の従来例として、特開平６−２１６６７０号公報に記載された「高出力増幅器」が知られている（図１４を参照）。図１４に示す増幅器は、信号線路用ストリップ線路７０１ａ、７０１ｂ、信号増幅用トランジスタ７０２、方向性結合器７０３、帰還用ストリップ線路７０４、スタブ７０５、帰還量変更用抵抗７０６ａ、７０６ｂ、レベル検出回路７０７、高調波抑圧制御回路７０８、および、終端抵抗７０９を備えている。
【０００７】
図１４において、入力は、信号線路用ストリップ線路７０１ａから供給され、信号増幅用トランジスタ７０２によって増幅される。信号増幅用トランジスタ７０２の出力は、所定の線路長を有する帰還用ストリップ線路７０４と方向性結合器７０３を経由して、信号増幅用トランジスタ７０２の入力に帰還される。これにより、信号増幅用トランジスタ７０２の入力には、２次高調波の逆位相の信号が帰還される。このようにして２次高調波の歪みをキャンセルすることにより、信号増幅用トランジスタ７０２の線形性を改善することができる。
【０００８】
第３の従来例として、特表平１１−５００２７６号公報に記載された「増幅器」が知られている（図１５を参照）。図１５に示す増幅器は、トランジスタ８０１、信号源８０２、８０３、信号源抵抗８０４、入力整合回路８０５、８０６、８０７、８０８、８０９、出力整合回路８１０、８１１、８１５、帯域通過フィルタ８１２、移相器８１３、可変減衰器８１４、および、負荷抵抗８１６を備えている。
【０００９】
図１５において、帯域通過フィルタ８１２は、トランジスタ８０１の出力の２次高調波を通過させる。移相器８１３と可変減衰器８１４とは、それぞれ、２次高調波の位相と振幅とを調節する。この増幅器では、第２の従来例と同様に、出力信号の２次高調波を入力に帰還することにより、増幅器の３次相互変調積を低減させることができる。
【００１０】
第４の従来例として、特開平７−９４９５４号公報に記載された「電力増幅装置」が知られている（図１６を参照）。図１６に示す増幅装置は、合成器９０１、電力増幅器９０２、分配器９０３、フィルタ９０４、可変位相器９０５、および、可変減衰器９０６を備えている。この増幅装置は、電力増幅器９０２の出力の基本波と２次、３次、４次などの高調波とを広帯域で１８０度位相変換し、電力増幅器９０２の入力に帰還する。このように電力増幅器９０２の出力の基本波と２次高調波とをともに入力に負帰還することにより、出力信号の歪みを補償することができる。
【００１１】
第５の従来例として、特開平１０−３３５９５４号公報に記載された「広帯域フィードバック増幅器」が知られている（図１７を参照）。図１７に示す増幅器は、増幅素子１００１、信号入力１００２、信号出力１００３、スロットライン接地面１００４、スロットライン解放面１００５、ストリップライン１００６、スロットライン変換部のマイクロストリップライン１００７、スロットライン１００８、バイアホール１００９、スルーホール１０１０、および、帰還量決定用抵抗１０１１を備えている。この増幅器は、第４の従来例と同じく、増幅素子１００１の出力を広帯域で１８０度位相変換し、増幅素子１００１の入力に帰還する。このように増幅素子１００１の出力の基本波と２次高調波とをともに入力に負帰還することにより、出力信号の歪みを補償することができる。なお、上記公報には、広帯域で１８０度位相変換する帰還回路の具体例が開示されている。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記第１ないし第５の従来例には、それぞれ、以下に示す問題がある。すなわち、上記第１の従来例の増幅装置には、２次高調波を３６０度近く位相変換して入力に帰還するため、２次高調波の負帰還による歪み補償を行わないという問題がある。また、上記第２および第３の従来例の増幅器には、基本波をほとんど帰還しないため、基本波付近の周波数に発生する３次相互変調波の負帰還による歪み補償を行わないという問題がある。さらに、上記第４および第５の従来例の増幅装置には、基本波と高調波の両方の位相調整を帰還回路のみで行うため、帰還回路が複雑で大規模になるという問題がある。
【００１３】
それ故に、本発明は、構成が簡単で、入力信号の基本波、３次相互変調波および２次高調波の位相を入力に負帰還でき、半導体集積回路への集積化に適した負帰還増幅装置および負帰還周波数変換装置を提供することを目的とする。
【００１４】
【課題を解決するための手段および発明の効果】
第１の発明は、同相信号と逆相信号とからなる差動信号を増幅する増幅装置であって、
入力端子から出力端子に至る経路上に接続されており、入力端子から入力された差動信号を増幅する増幅回路と、
増幅回路の入力と出力との間に接続され、抵抗素子とキャパシタ素子を並列に接続した回路を含み、通過する信号の位相を変化させながら、増幅回路の出力を増幅回路の入力に帰還する帰還回路と、
増幅回路の位相調整端子と接地との間に接続されており、増幅回路を通過する信号の位相を変化させる位相制御回路とを備え、
増幅回路は、位相調整端子の１つである同相調整端子を有し且つ差動信号のうち同相信号に基づき動作する同相増幅部と、位相調整端子の他の１つである逆相調整端子を有し且つ差動信号のうち逆相信号に基づき動作する逆相増幅部とを含み、
帰還回路は、同相信号に基づき動作する同相帰還部と、逆相信号に基づき動作する逆相帰還部とを含み、
位相制御回路はインダクタ素子を含み、位相制御回路の一端は同相調整端子と逆相調整端子の両方に電気的に接続され、位相制御回路の他端は接地されている。
このような第１の発明によれば、帰還回路と増幅回路との特性を好適に選択することにより、簡単な構成で、入力信号の基本波、３次相互変調波および２次高調波を負帰還することができる。したがって、ダイナミックレンジの広い増幅装置を提供することができる。
第２の発明は、第１の発明において、位相制御回路のインダクタ素子に対し、キャパシタ素子が並列接続されている。
このような第２の発明によれば、インダクタとキャパシタの値を好適に選択することにより、増幅回路における通過位相を調整することができる。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
第３の発明は、第１の発明において、同相増幅部および逆相増幅部は、いずれも、
ベースが入力に接続され、エミッタが同相調整端子および逆相調整端子のいずれか一方に接続されている第１のバイポーラトランジスタと、
エミッタが第１のバイポーラトランジスタのコレクタに接続され、コレクタが出力に接続されている第２のバイポーラトランジスタとを含む。
第４の発明は、第１の発明において、同相増幅部および逆相増幅部は、いずれも、ベースが入力に接続され、エミッタが同相調整端子または逆相調整端子のいずれか一方に接続され、コレクタが出力に接続されているバイポーラトランジスタを含む。
このような第３および第４の発明によれば、カスコード形式（またはシングル形式）の増幅回路を用いて入力信号を増幅することができる。特に、シングル形式を用いることにより、雑音特性の良い増幅回路を実現することができる。
第５の発明は、第１ないし第４の発明において、増幅回路の出力に周波数変換回路が接続され、増幅回路で増幅された信号の周波数を変換する。
このような第５の発明によれば、ダイナミックレンジの広い周波数変換装置を提供することができる。
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【発明の実施の形態】
（第１の参考例）
図１は、本発明の第１の参考例に係る増幅装置の回路図である。図１に示す増幅装置は、増幅回路１０、位相制御回路２０、帰還回路３０、ＤＣカットキャパシタ５０１、５０３、および、チョークインダクタ５０２を備えている。この増幅装置は、位相制御回路２０および帰還回路３０の作用により、入力信号と帰還信号の位相差が略１８０度となることを特徴とし、主に高周波帯域で使用される。
【００３５】
増幅回路１０は、バイポーラトランジスタ１０１、１０２、バイパスキャパシタ１０３、および、バイアス回路１０４、１０５を含み、入力端子Ｐ１から入力された信号を増幅する。位相制御回路２０は、インダクタ２０１を含んでいる。インダクタ２０１は、増幅回路１０の通過位相を調整するために使用される。帰還回路３０は、抵抗３０１、キャパシタ３０２、および、ＤＣカットキャパシタ３０３を含み、増幅回路１０の出力を入力に帰還する。抵抗３０１とキャパシタ３０２とは、帰還回路３０の通過位相を調整するために使用される。
【００３６】
図１に示す増幅装置では、入力端子Ｐ１は、ＤＣカットキャパシタ５０１を介して、バイポーラトランジスタ１０１のベースに接続される。バイポーラトランジスタ１０１のコレクタは、バイポーラトランジスタ１０２のエミッタに接続される。バイポーラトランジスタ１０２のコレクタは、ＤＣカットキャパシタ５０３を介して、出力端子Ｐ２に接続される。バイポーラトランジスタ１０１のエミッタは、増幅回路１０の位相調整用端子として機能し、インダクタ２０１を介して接地される。バイポーラトランジスタ１０１、１０２のベースには、それぞれ、バイアス回路１０４、１０５からベース電流が供給される。抵抗３０１とキャパシタ３０２とは、並列に接続される。その並列接続回路とＤＣカットキャパシタ３０３とは、バイポーラトランジスタ１０１のベースとバイポーラトランジスタ１０２のコレクタとの間に直列に挿入される。バイポーラトランジスタ１０２のベースは、バイパスキャパシタ１０３を介して接地される。電源電圧Ｖｃｃは、チョークインダクタ５０２を介してバイポーラトランジスタ１０２のコレクタに供給される。
【００３７】
図２を参照して、図１に示す増幅装置の動作を説明する。ここでは、図２（ａ）に示す回路（バイポーラトランジスタ１０１、１０２、バイパスキャパシタ１０３、および、インダクタ２０１からなる回路）、図２（ｂ）に示す回路（抵抗３０１とキャパシタ３０２とからなる回路）、および、図２（ｃ）に示す回路（図２（ａ）に示す回路と図２（ｂ）に示す回路とを接続した回路）の通過位相特性を検討する。
【００３８】
図２（ｄ）は、図２（ａ）に示す回路の通過位相特性図である。図２（ａ）における端子Ｐ３から端子Ｐ４までの通過位相は、図２（ｄ）に示すように、入力信号の周波数が増加するに従って１８０度から単調に減少する。また、通過位相が減少する割合は、インダクタ２０１の値によって定まる。
【００３９】
図２（ｅ）は、図２（ｂ）に示す回路の通過位相特性図である。図２（ｂ）における端子Ｐ５から端子Ｐ６までの通過位相は、入力信号の周波数が基本波の周波数ｆ0から２次高調波の周波数２ｆ0まで変化するとき、図２（ｅ）に示すように、０度から単調に増加する。また、通過位相が増加する割合は、抵抗３０１とキャパシタ３０２との値によって定まる。
【００４０】
図２（ｆ）は、図２（ｃ）に示す回路の通過位相特性図である。この図は、図２（ｄ）に示す特性と図２（ｅ）に示す特性とを加算して得られたものである。上述したように、入力信号の周波数が基本波の周波数ｆ0 から２次高調波の周波数２ｆ0 まで変化するとき、図２（ａ）に示す回路における通過位相は単調に減少し、図２（ｂ）に示す回路における通過位相は単調に増加する。したがって、インダクタ２０１、抵抗３０１、および、キャパシタ３０２の値をそれぞれ好適に選択することにより、図２（ｃ）に示す回路における通過位相を、図２（ｆ）に示すように、基本波の周波数ｆ0 と２次高調波の周波数２ｆ0 とを含む範囲において、略１８０度で一定にすることができる。
【００４１】
よって、図１に示す増幅装置は、位相を１８０度変換した２次高調波を入力に帰還することができる。すなわち、２次高調波を入力に負帰還することができる。また、３次相互変調波の周波数は、基本波の周波数ｆ0に近接している。したがって、この増幅装置は、位相を１８０度変換した３次相互変調波を入力に帰還することができる。すなわち、３次相互変調波を入力に負帰還することができる。
【００４２】
このように図１に示す増幅装置は、増幅回路１０の通過位相をインダクタ２０１で調整し、帰還回路３０の通過位相を抵抗３０１とキャパシタ３０２とで調整することにより、簡単な構成で、入力信号の基本波、３次相互変調波、および、２次高調波を入力に負帰還することができる。また、この増幅装置は、従来の増幅装置と比較してストリップラインやスロットラインを使用していない。したがって、マイクロ波帯で使用するものであっても、容易に半導体集積回路に集積化することができる。
【００４３】
以上に示すように、本参考例に係る増幅装置によれば、位相制御回路２０と帰還回路３０とを用いて帰還信号の位相を好適に調節することにより、回路全体として入力信号の基本波、３次相互変調波、および、２次高調波を負帰還することができる。したがって、簡単な構成で、ダイナミックレンジの広い高周波負帰還増幅装置を実現することができる。
【００４４】
（第２の参考例）
図３は、本発明の第２の参考例に係る増幅装置の回路図である。図３に示す増幅装置は、第１の参考例に係る増幅装置を差動対を用いて構成したものである。この増幅装置の動作および効果は、第１の参考例に係る増幅装置と同じである。そこで以下では、回路の動作および効果に関する説明を省略し、回路構成のみを説明する。
【００４５】
図３に示す増幅装置は、増幅回路１５、位相制御回路２５、帰還回路３５、ＤＣカットキャパシタ５０１ａ、５０１ｂ、５０３ａ、５０３ｂ、および、チョークインダクタ５０２ａ、５０２ｂを備えている。増幅回路１５、位相制御回路２５、および、帰還回路３５は、それぞれ、第１の参考例に係る増幅回路１０、位相制御回路２０、および、帰還回路３０を差動対を用いて構成したものである。
【００４６】
増幅回路１５は、バイポーラトランジスタ１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、および、バイアス回路１０４、１０５を含んでいる。増幅回路１５は、入力端子対｛Ｐ１＋、Ｐ１−｝から入力された差動信号を増幅する。位相制御回路２５は、インダクタ２０１ａ、２０１ｂを含んでいる。インダクタ２０１ａ、２０１ｂは、増幅回路１５の通過位相を調整するために使用される。帰還回路３５は、抵抗３０１ａ、３０１ｂ、キャパシタ３０２ａ、３０２ｂ、および、ＤＣカットキャパシタ３０３ａ、３０３ｂを含み、増幅回路１５の出力を入力に帰還する。抵抗３０１ａ、３０１ｂ、および、キャパシタ３０２ａ、３０２ｂは、帰還回路３５の通過位相を調整するために使用される。なお、差動回路では対となるトランジスタを接続するだけで、非差動回路におけるバイパスキャパシタと同じ効果が得られるので、増幅回路１５は、別途バイパスキャパシタを備える必要はない。
【００４７】
図３に示す増幅装置では、入力端子Ｐ１＋、Ｐ１−は、それぞれ、ＤＣカットキャパシタ５０１ａ、５０１ｂを介して、バイポーラトランジスタ１０１ａ、１０１ｂのベースに接続される。バイポーラトランジスタ１０１ａ、１０１ｂのコレクタは、それぞれ、バイポーラトランジスタ１０２ａ、１０２ｂのエミッタに接続される。バイポーラトランジスタ１０２ａ、１０２ｂのコレクタは、それぞれ、ＤＣカットキャパシタ５０３ａ、５０３ｂを介して、出力端子Ｐ２＋、Ｐ２−に接続される。バイポーラトランジスタ１０１ａ、１０１ｂのエミッタは、増幅回路１５の位相調整用端子として機能し、それぞれ、インダクタ２０１ａ、２０１ｂの一端に接続される。インダクタ２０１ａ、２０１ｂの他端は接続され、その接続点Ｑ１は接地される。バイポーラトランジスタ１０１ａ、１０１ｂのベースには、いずれもバイアス回路１０４からベース電流が供給される。バイポーラトランジスタ１０２ａ、１０２ｂのベースには、いずれもバイアス回路１０５からベース電流が供給される。
【００４８】
抵抗３０１ａとキャパシタ３０２ａとは、並列に接続される。その並列接続回路とＤＣカットキャパシタ３０３ａとは、バイポーラトランジスタ１０１ａのベースとバイポーラトランジスタ１０２ａのコレクタとの間に直列に挿入される。抵抗３０１ｂとキャパシタ３０２ｂとは、並列に接続される。その並列接続回路とＤＣカットキャパシタ３０３ｂとは、バイポーラトランジスタ１０１ｂのベースとバイポーラトランジスタ１０２ｂのコレクタとの間に直列に挿入される。電源電圧Ｖｃｃは、チョークインダクタ５０２ａ、５０２ｂを介して、それぞれ、バイポーラトランジスタ１０２ａ、１０２ｂのコレクタに供給される。
【００４９】
（第１の実施形態）
図４は、本発明の第１の実施形態に係る増幅装置の回路図である。図４に示す増幅装置は、第２の参考例に係る増幅装置において、位相制御回路２５を位相制御回路２６に置換したものである。本実施形態の構成要素のうち、第２の参考例と同一の構成要素については、同一の参照符号を付して、説明を省略する。
【００５０】
位相制御回路２６は、インダクタ２０１ａ、２０１ｂ、２０２を含んでいる。第２の参考例と同様に、バイポーラトランジスタ１０１ａ、１０１ｂのエミッタは、それぞれ、インダクタ２０１ａ、２０１ｂの一端に接続される。インダクタ２０１ａ、２０１ｂの他端は接続され、その接続点Ｑ２はインダクタ２０２を介して接地される。インダクタ２０２は、増幅回路の２次高調波の通過位相を調整するために使用される。
【００５１】
図５を参照して、図４に示す増幅装置の動作を説明する。位相制御回路２６には、差動信号が入力される。このため、接続点Ｑ２では２本の入力信号は互いに打ち消し合い、接続点Ｑ２の電位は、入力信号が交流であっても常に０Ｖとなる。したがって、出力信号の基本波成分の通過位相は、インダクタ２０２の影響を受けない。一方、角速度ωを用いて出力信号の２次高調波成分を表すと、非反転信号はｃｏｓ（２ωｔ）、反転信号はｃｏｓ｛２（ωｔ＋π）｝＝ｃｏｓ（２ωｔ）となり、両者は同相の信号であることがわかる。したがって、出力信号の２次高調波成分の通過位相は、インダクタ２０２の影響により遅れ位相となる。
【００５２】
ここで第１の参考例と同様に、図５（ａ）に示す回路（バイポーラトランジスタ１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、および、インダクタ２０１ａ、２０１ｂ、２０２からなる回路）、図５（ｂ）に示す回路（抵抗３０１ａとキャパシタ３０２ａとからなる回路）、および、図５（ｃ）に示す回路（図５（ａ）に示す回路と、図５（ｂ）に示す回路２個とを接続した回路）の通過位相特性を検討する。
【００５３】
図５（ｄ）は、図５（ａ）に示す回路の通過位相特性図である。図５（ａ）における端子対｛Ｐ３＋、Ｐ３−｝から端子対｛Ｐ４＋、Ｐ４−｝までの通過位相は、図５（ｄ）に示すように、入力信号の周波数が増加するに従って１８０度から単調に減少する。また、２次高調波成分（破線）の通過位相は、基本波成分（実線）と比べて遅れ位相となる。この理由は、基本波成分の通過位相がインダクタ２０１ａ、２０１ｂの値で決まるのに対し、２次高調波成分の通過位相は、さらにインダクタ２０２の値を加味して決まるからである。
【００５４】
図５（ｅ）は、図５（ｂ）に示す回路の通過位相特性図である。図５（ｂ）における端子Ｐ５＋から端子Ｐ６＋までの通過位相は、入力信号の周波数が基本波の周波数ｆ0から２次高調波の周波数２ｆ0まで変化するとき、図５（ｅ）に示すように、０度から単調に増加する。
【００５５】
図５（ｆ）は、図５（ｃ）に示す回路の通過位相特性図である。この図は、図５（ｄ）に示す特性と図５（ｅ）に示す特性とを加算して得られたものである。上述したように、入力信号の周波数が基本波の周波数ｆ0から２次高調波の周波数２ｆ0まで変化するとき、図５（ａ）に示す回路における通過位相は単調に減少し、図５（ｂ）に示す回路における通過位相は単調に増加する。したがって、インダクタ２０１ａ、２０１ｂ、２０２、抵抗３０１ａ、３０１ｂ、および、キャパシタ３０２ａ、３０２ｂの値をそれぞれ好適に選択することにより、図５（ｃ）に示す回路における通過位相を、図５（ｆ）に示すように、基本波の周波数ｆ0と２次高調波の周波数２ｆ0とを含む範囲において、略１８０度で一定にすることができる。
【００５６】
したがって、図４に示す増幅装置は、第２の参考例に係る増幅装置と同様に、２次高調波を入力に負帰還することができる。また、３次相互変調波の周波数は基本波の周波数ｆ0に近接しているので、この増幅装置は、３次相互変調波を入力に負帰還することができる。
【００５７】
このように図４に示す増幅装置は、増幅回路１５の通過位相をインダクタ２０１ａ、２０１ｂ、２０２で調整し、帰還回路３５の通過位相を抵抗３０１ａ、３０１ｂとキャパシタ３０２ａ、３０２ｂとで調整することにより、簡単な構成で、入力信号の基本波、３次相互変調波、および、２次高調波を入力に負帰還することができる。
【００５８】
また、この増幅装置は、第１の実施形態に係る増幅装置と比較して、２次高調波成分を独立して調整するためのインダクタ２０２を備えている。したがって、簡単な構成で、入力信号の基本波、３次相互変調波、および、２次高調波の通過位相をそれぞれ独立して調節することができる。よって、例えば、雑音特性など他の高周波特性が最適となるようにインダクタ２０１ａ、２０１ｂの値を選択した上で、インダクタ２０２の値を選択することができる。
【００５９】
以上に示すように、本実施形態に係る増幅装置によれば、インダクタ２０２を備えることにより、第２の参考例よりも高い自由度で、広いダイナミックレンジを有する高周波負帰還増幅装置を実現することができる。
【００６０】
（第２の実施形態）
図６は、本発明の第２の実施形態に係る増幅装置の回路図である。図６に示す増幅装置は、第２の参考例に係る増幅装置において、位相制御回路２５を位相制御回路２７に置換したものである。本実施形態の構成要素のうち、第２の参考例と同一の構成要素については、同一の参照符号を付して、説明を省略する。
【００６１】
位相制御回路２７は、インダクタ２０３を含んでいる。第２の参考例とは異なり、バイポーラトランジスタ１０１ａ、１０１ｂのエミッタは直接接続され、その接続点Ｑ３は、インダクタ２０３を介して接地される。インダクタ２０３は、増幅回路の２次高調波の通過位相を調整するために使用される。
【００６２】
図６に示す増幅装置は、抵抗３０１ａ、３０１ｂとキャパシタ３０２ａ、３０２ｂとの作用により、位相を１８０度変換した基本波を入力に帰還することができる。すなわち、基本波を入力に負帰還することができる。また、この増幅装置は、インダクタ２０３の作用により、位相を１８０度変換した２次高調波を入力に帰還することができる。すなわち、２次高調波を負帰還することができる。また、３次相互変調波の周波数は基本波の周波数ｆ0と近接している。したがって、この増幅装置は、位相を１８０度変換した３次相互変調波を入力に帰還することができる。すなわち、３次相互変調波を入力に負帰還することができる。
【００６３】
このように図６に示す増幅装置は、増幅回路１５の通過位相をインダクタ２０３で調整し、帰還回路３５の通過位相を抵抗３０１ａ、３０１ｂとキャパシタ３０２ａ、３０２ｂとで調整することにより、簡単な構成で、入力信号の基本波、３次相互変調波、および、２次高調波を入力に負帰還することができる。
【００６４】
一般に差動増幅回路では、対となる増幅回路の特性（ＤＣ特性およびＡＣ特性）が非常に近いこと、すなわち、ペア性が良いことが必要とされる。第３の実施形態に係る増幅装置はインダクタ２０１ａ、２０１ｂを使用するので、浮遊容量や寄生抵抗などのばらつきにより、差動回路のペア性が悪くなる場合がある。これに対して、図６に示す増幅装置はインダクタ２０１ａ、２０１ｂを使用しないので、増幅回路のペア性が劣化しないという効果を奏する。
【００６５】
以上に示すように、本実施形態に係る増幅装置によれば、インダクタ２０１ａ、２０１ｂを取り除くことにより、差動増幅回路のペア性を良く保ちながら、広いダイナミックレンジを有する高周波負帰還増幅装置を実現することができる。
【００６６】
（第３の参考例）
図７は、本発明の第３の参考例に係る周波数変換装置の回路図である。図７に示す周波数変換装置は、増幅回路１０、位相制御回路２０、帰還回路３０、周波数変換回路４０、ＤＣカットキャパシタ５０１、５０３ａ、５０３ｂ、５０４ａ、５０４ｂ、および、チョークインダクタ５０２ａ、５０２ｂを備えている。この周波数変換装置は、第１の参考例に係る増幅装置に周波数変換回路４０を追加したものである。本参考例の構成要素のうち、第１の参考例と同一の構成要素については、同一の参照符号を付して、説明を省略する。
【００６７】
周波数変換回路４０は、バイポーラトランジスタ４０１、４０２、バイアス回路４０３、および、キャパシタ４０４を備え、増幅回路１０の出力信号の周波数を変換する。
【００６８】
図７に示す周波数変換装置では、入力端子Ｐ１は、ＤＣカットキャパシタ５０１を介してバイポーラトランジスタ１０１のベースに接続される。バイポーラトランジスタ１０１のコレクタは、バイポーラトランジスタ１０２のエミッタに接続される。バイポーラトランジスタ１０２のコレクタは、バイポーラトランジスタ４０１のエミッタと、バイポーラトランジスタ４０２のエミッタの両方に接続される。バイポーラトランジスタ４０１、４０２のコレクタは、それぞれ、ＤＣカットキャパシタ５０３ａ、５０３ｂを介して、出力端子Ｐ３＋、Ｐ３−に接続される。バイポーラトランジスタ１０１のエミッタは、増幅回路１０の位相調整用端子として機能し、インダクタ２０１を介して接地される。バイポーラトランジスタ１０１、１０２のベースには、それぞれ、バイアス回路１０４、１０５からベース電流が供給される。バイポーラトランジスタ４０１、４０２のベースには、いずれも、バイアス回路４０３からベース電流が供給される。
【００６９】
抵抗３０１とキャパシタ３０２とは、並列に接続される。その並列接続回路とＤＣカットキャパシタ３０３とは、バイポーラトランジスタ１０１のベースとバイポーラトランジスタ１０２のコレクタとの間に直列に挿入される。バイポーラトランジスタ１０２のベースは、バイパスキャパシタ１０３を介して接地される。電源電圧Ｖｃｃは、チョークインダクタ５０２ａ、５０２ｂを介して、それぞれ、バイポーラトランジスタ４０１、４０２のコレクタに供給される。
【００７０】
入力端子Ｐ２＋、Ｐ２−は、それぞれ、ＤＣカットキャパシタ５０４ａ、５０４ｂを介して、バイポーラトランジスタ４０１、４０２のベースに接続される。キャパシタ４０４は、バイポーラトランジスタ４０１、４０２のコレクタ間に挿入され、ローカル信号の２次高調波の出力端子Ｐ３＋、Ｐ３−へのリークを低減する。
【００７１】
通常の使用形態では、入力端子Ｐ１には、アンテナで受信され低雑音増幅器で増幅されたＲＦ（Radio Frequency）信号が入力される。入力端子Ｐ２＋、Ｐ２−には、局部発振器から出力されたＬＯ（Local Oscillator）信号が入力される。出力端子Ｐ３＋、Ｐ３−からは、主に中間周波数の信号を含んだＩＦ（Intermediate Frequency）信号が出力される。
【００７２】
図７に示す周波数変換装置は、第１の参考例に係る増幅装置と同様に、入力端子Ｐ１から入力されたＲＦ信号について、位相を１８０度変換した基本波と２次高調波と入力に帰還することができる。すなわち、基本波と２次高調波とを入力に負帰還することができる。また、３次相互変調波の周波数は基本波周波数ｆ0に近接している。したがって、この周波数変換装置は、位相を１８０度変換した３次相互変調波を入力に帰還することができる。すなわち、３次相互変調波を入力に負帰還することができる。
【００７３】
このように図７に示す周波数変換装置は、増幅回路１０の通過位相をインダクタ２０１で調整し、帰還回路３０の通過位相を抵抗３０１とキャパシタ３０２とで調整することにより、簡単な構成で、入力信号の基本波、３次相互変調波、および、２次高調波を入力に負帰還することができる。また、この周波数変換装置は、従来の周波数変換装置と比較してストリップラインやスロットラインを使用していない。したがって、マイクロ波帯で使用するものであっても、容易に半導体集積回路に集積化することができる。また、従来の周波数変換装置では、周波数変換回路で発生したＬＯ信号の２次高調波が増幅回路の動作に悪影響を及ぼす。これに対し、図７に示す周波数変換装置では、位相制御回路２０を調整することにより、周波数変換回路４０で発生したＬＯ信号の２次高調波を、帰還回路３０および増幅回路１０を介して位相を１８０度反転させて、周波数変換回路４０に出力することができる。その結果、周波数変換回路４０で発生するＬＯ信号の２次高調波のレベルを低減することができる。
【００７４】
以上に示すように、本参考例に係る周波数変換装置によれば、位相制御回路２０と帰還回路３０とを用いて帰還信号の位相を好適に調節することにより、回路全体として入力信号の基本波、３次相互変調波、および、２次高調波を負帰還することができる。したがって、簡単な構成で、ダイナミックレンジの広い高周波負帰還周波数変換装置を実現することができる。
【００７５】
（第４の参考例）
図８は、本発明の第４の参考例に係る周波数変換装置の回路図である。図８に示す周波数変換装置は、第３の参考例に係る周波数変換装置を差動対を用いて構成したものである。この周波数変換装置の動作および効果は、第３の参考例に係る周波数変換装置と同じである。そこで以下では、回路の動作および効果に関する説明を省略し、回路構成のみを説明する。
【００７６】
図８に示す周波数変換装置は、増幅回路１５、位相制御回路２５、帰還回路３５、周波数変換回路４５、ＤＣカットキャパシタ５０１ａ、５０１ｂ、５０３ａ、５０３ｂ、５０４ａ、５０４ｂ、および、チョークインダクタ５０２ａ、５０２ｂを備えている。増幅回路１５、位相制御回路２５、帰還回路３５、および、周波数変換回路４５は、それぞれ、第３の参考例に係る増幅回路１０、位相制御回路２０、帰還回路３０、および、周波数変換回路４０を差動対を用いて構成したものである。
【００７７】
増幅回路１５、位相制御回路２５、および、帰還回路３５は、第２の参考例と同じであるので、説明を省略する。周波数変換回路４５は、バイポーラトランジスタ４０１ａ、４０１ｂ、４０２ａ、４０２ｂ、バイアス回路４０３、および、キャパシタ４０４を備え、増幅回路１５の出力信号の周波数を変換する。
【００７８】
図８に示す周波数変換装置では、入力端子Ｐ１＋、Ｐ１−は、それぞれ、ＤＣカットキャパシタ５０１ａ、５０１ｂを介して、バイポーラトランジスタ１０１ａ、１０１ｂのベースに接続される。バイポーラトランジスタ１０１ａ、１０１ｂのコレクタは、それぞれ、バイポーラトランジスタ１０２ａ、１０２ｂのエミッタに接続される。バイポーラトランジスタ１０２ａのコレクタは、バイポーラトランジスタ４０１ａのエミッタと、バイポーラトランジスタ４０２ａのエミッタの両方に接続される。バイポーラトランジスタ１０２ｂのコレクタは、バイポーラトランジスタ４０１ｂのエミッタと、バイポーラトランジスタ４０２ｂのエミッタの両方に接続される。バイポーラトランジスタ４０１ａ、４０１ｂのコレクタは接続点Ｒ１で接続され、バイポーラトランジスタ４０２ａ、４０２ｂのコレクタは接続点Ｒ２で接続され、接続点Ｒ１、Ｒ２は、それぞれ、ＤＣカットキャパシタ５０３ａ、５０３ｂを介して、出力端子Ｐ３＋、Ｐ３−に接続される。バイポーラトランジスタ１０１ａ、１０１ｂのエミッタは、増幅回路１５の位相調整用端子として機能し、それぞれ、インダクタ２０１ａ、２０１ｂの一端に接続される。インダクタ２０１ａ、２０１ｂの他端は接続され、その接続点Ｑ１は接地される。バイポーラトランジスタ１０１ａ、１０１ｂのベースには、いずれもバイアス回路１０４からベース電流が供給される。バイポーラトランジスタ１０２ａ、１０２ｂのベースには、いずれもバイアス回路１０５からベース電流が供給される。バイポーラトランジスタ４０１ａ、４０１ｂ、４０２ａ、４０２ｂのベースには、いずれもバイアス回路４０３からベース電流が供給される。
【００７９】
抵抗３０１ａとキャパシタ３０２ａとは、並列に接続される。その並列接続回路とＤＣカットキャパシタ３０３ａとは、バイポーラトランジスタ１０１ａのベースとバイポーラトランジスタ１０２ａのコレクタとの間に直列に挿入される。抵抗３０１ｂとキャパシタ３０２ｂとは、並列に接続される。その並列接続回路とＤＣカットキャパシタ３０３ｂとは、バイポーラトランジスタ１０１ｂのベースとバイポーラトランジスタ１０２ｂのコレクタとの間に直列に挿入される。電源電圧Ｖｃｃは、チョークインダクタ５０２ａ、５０２ｂを介して、それぞれ、接続点Ｒ１、Ｒ２に供給される。
【００８０】
入力端子Ｐ２＋は、ＤＣカットキャパシタ５０４ａを介して、バイポーラトランジスタ４０１ａ、４０２ｂのベースにそれぞれ接続される。入力端子Ｐ２−は、ＤＣカットキャパシタ５０４ｂを介して、バイポーラトランジスタ４０１ｂ、４０２ａのベースにそれぞれ接続される。キャパシタ４０４は、接続点Ｒ１、Ｒ２の間に挿入され、ローカル信号の２次高調波の出力端子Ｐ３＋、Ｐ３−へのリークを低減する。
【００８１】
（第３の実施形態）
図９は、本発明の第３の実施形態に係る周波数変換装置の回路図である。図９に示す周波数変換装置は、第４の参考例に係る周波数変換装置において、位相制御回路２５を位相制御回路２６に置換したものである。
【００８２】
図９に示す周波数変換装置の構成および効果は、第１の参考例および第１の実施形態に係る増幅装置、並びに、第３および第４の参考例に係る周波数変換装置についての説明から明らかであるので、ここでは説明を省略する。
【００８３】
本実施形態に係る周波数変換装置によれば、インダクタ２０２を備えることにより、簡単な構成で、第４の参考例よりも高い自由度で、広いダイナミックレンジを有する高周波負帰還周波数変換装置を実現することができる。
【００８４】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る周波数変換装置の回路図である。図１０に示す周波数変換装置は、第４の参考例に係る周波数変換装置において、位相制御回路２５を位相制御回路２７に置換したものである。
【００８５】
図１０に示す周波数変換装置の構成および効果は、第１の参考例および第２の実施形態に係る増幅装置、並びに、第３および第４の参考例に係る周波数変換装置についての説明から明らかであるので、ここでは説明を省略する。
【００８６】
本実施形態に係る周波数変換装置によれば、インダクタ２０１ａ、２０１ｂを取り除くことにより、差動増幅回路のペア性を良く保ちながら、広いダイナミックレンジを有する高周波負帰還周波数変換装置を実現することができる。
【００８７】
（各参考例および実施形態の変形例）
以下、第１および第２の参考例および第１および第２の実施形態に係る増幅装置、および、第３およびの第４の参考例および第３および第４の実施形態に係る周波数変換装置の変形例について説明する。以下に示す装置は、いずれも、これまでに述べた装置と同様の効果を奏する。
【００８８】
まず、各参考例および実施形態で示した帰還回路３０、３５に代えて、他の帰還回路を用いてもよい。例えば、図１１に示す３種類の帰還回路のいずれかを用いてもよい。図１１（ａ）に示す帰還回路３１は、抵抗３１１、および、キャパシタ３１２、３１３を備える。抵抗３１１とキャパシタ３１２とは直列に接続され、キャパシタ３１３はその直列接続回路と並列に接続される。図１１（ｂ）に示す帰還回路３２は、キャパシタ３２１、３２２、および、抵抗３２３を備える。キャパシタ３２１、３２２は直列に接続され、その接続点Ｓ１は抵抗３２３を介して接地される。図１１（ｃ）に示す帰還回路３３は、キャパシタ３３１、３３２、および、インダクタ３３３を備える。キャパシタ３３１、３３２は直列に接続され、その接続点Ｓ２は、インダクタ３３３を介して接地される。
【００８９】
例えば、図１１（ａ）に示す帰還回路を第１の参考例に係る増幅装置に用いる場合、端子Ｐ７はバイポーラトランジスタ１０１のベースに、端子Ｐ８はバイポーラトランジスタ１０２のコレクタにそれぞれ接続される。他の帰還回路を他の実施形態に係る装置に用いる場合も同様である。ただし、差動対を用いて構成される帰還回路３５の場合には、図１１に示す３種類の帰還回路のいずれかを対にして用いる。
【００９０】
また、各実施形態で示したカスコード形式の増幅回路１０、１５に代えて、他の構成を有する増幅回路を用いてもよい。例えば、シングル形式の増幅回路（図１２を参照）を用いてもよい。図１２に示す増幅装置において、増幅回路１１はバイポーラトランジスタ１０１およびバイアス回路１０４を備えており、バイポーラトランジスタ１０１のコレクタは、ＤＣカットキャパシタ５０３を介して、出力端子Ｐ２に接続される。上記以外の点は、第１の参考例に係る増幅装置と同じである。このようなシングル形式の増幅回路を用いることにより、雑音特性の良い増幅装置を実現することができる。シングル形式の増幅回路を他の実施形態に係る装置に用いる場合も同様である。
【００９１】
また、各参考例および実施形態で示したバイポーラトランジスタに代えて、ＳｉＧｅ／Ｓｉ、ＡｌＧａＡｓ／ＧａＡｓ、ＧａＩｎＰ／ＧａＡｓなどを用いたヘテロ接合バイポーラトランジスタを用いてもよい。これにより、雑音特性や歪み特性など高周波特性の良い装置を実現することができる。また、バイポーラトランジスタに代えて、ＭＯＳ  ＦＥＴを用いてもよい。これにより、低コストなＣＭＯＳプロセスを用いることができるので、各実施形態に係る装置を低コストで製造することができる。なお、このように置換可能なバイポーラトランジスタは、図１では１０１、１０２、図３、図４および図６では１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、図７では１０１、１０２、４０１、４０２、図８、図９および図１０では１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、４０１ａ、４０１ｂ、４０２ａ、４０２ｂの参照番号を付したものである。
【００９２】
また、各参考例および実施形態では位相制御回路２０、２５、２６、２７をインダクタを用いて構成したが、インダクタに代えて、インダクタとキャパシタとを並列接続した回路を用いてもよい。これにより、基本波と２次高調波に対する位相制御の自由度を大きくすることができる。なお、このように置換可能なインダクタは、図１および図７では２０１、図３および図８では２０１ａ、２０１ｂ、図４および図９では２０１ａ、２０１ｂ、２０２、図６および図１０では２０３の参照番号を付したものである。
【００９３】
また、各参考例および実施形態で示した抵抗にはポリシリコンを用い、キャパシタにはＭＯＳキャパシタまたはＭＩＭ（MetalInsulatorMetal）キャパシタを用い、インダクタをアルミ、銅または金などの配線層で形成することが望ましい。これにより、各参考例および実施形態に係る装置を半導体集積回路に容易に集積化することができる。なお、ポリシリコンを用いるべき抵抗は、図１および図７では３０１、図３、図４、図６、図８、図９および図１０では３０１ａ、３０１ｂの参照番号を付したものである。ＭＯＳキャパシタなどを用いるべきキャパシタは、図１では１０３、３０２、３０３、図３、図４、図６では３０２ａ、３０２ｂ、３０３ａ、３０３ｂ、図７では１０３、３０２、３０３、４０４、図８、図９および図１０では３０２ａ、３０２ｂ、３０３ａ、３０３ｂ、４０４の参照番号を付したものである。配線層で形成すべきインダクタは、図１および図７では２０１、図３および図８では２０１ａ、２０１ｂ、図４および図９では２０１ａ、２０１ｂ、２０２、図６および図１０では２０３の参照番号を付したものである。
【００９４】
また、各参考例および実施形態に係る装置の帰還信号の位相は、装置から信号源側を見た場合のインピーダンスと、装置から負荷側を見たインピーダンスとの影響を受ける。したがって、各参考例および実施形態に係る装置の入力または出力に整合回路を用いる場合には、整合回路のインピーダンスを考慮した上で、入力信号と基本波および２次高調波の帰還信号の位相差が１８０度となるように、位相制御回路および帰還回路を設計する必要がある。
【００９５】
以上に示すように、第１および第２の参考例および第１および第２の実施形態に係る増幅装置、第３およびの第４の参考例および第３および第４の実施形態に係る周波数変換装置、および、各参考例および実施形態の変形例に係る装置によれば、増幅回路の通過位相と帰還回路の通過位相の両方を調整することにより、回路全体として入力信号の基本波、３次相互変調波、および、２次高調波を入力に負帰還し、簡単な構成で、広いダイナミックレンジを有する高周波負帰還増幅装置および高周波負帰還周波数変換装置を実現することができる。
【図面の簡単な説明】
【図１】  本発明の第１の参考例に係る増幅装置の回路図である。
【図２】  本発明の第１の参考例に係る増幅装置の動作説明図である。
【図３】  本発明の第２の参考例に係る増幅装置の回路図である。
【図４】  本発明の第１の実施形態に係る増幅装置の回路図である。
【図５】  本発明の第１の実施形態に係る増幅装置の動作説明図である。
【図６】  本発明の第２の実施形態に係る増幅装置の回路図である。
【図７】  本発明の第３の参考例に係る周波数変換装置の回路図である。
【図８】  本発明の第４の参考例に係る周波数変換装置の回路図である。
【図９】  本発明の第３の実施形態に係る周波数変換装置の回路図である。
【図１０】  本発明の第４の実施形態に係る周波数変換装置の回路図である。
【図１１】  本発明の第１ないし４の参考例および第１ないし第４の実施形態に係る帰還回路の他の回路図である。
【図１２】  本発明の第１の参考例の変形例に係る増幅装置の回路図である。
【図１３】  第１の従来例の負帰還増幅装置を示す図である。
【図１４】  第２の従来例の負帰還増幅装置を示す図である。
【図１５】  第３の従来例の負帰還増幅装置を示す図である。
【図１６】  第４の従来例の負帰還増幅装置を示す図である。
【図１７】  第５の従来例の負帰還増幅装置を示す図である。
【符号の説明】
１０、１１、１５…増幅回路
２０、２５、２６、２７…位相制御回路
３０、３１、３２、３３、３５…帰還回路
４０、４５…周波数変換回路
１０１、１０２、４０１、４０２…バイポーラトランジスタ
１０３…バイパスキャパシタ
１０４、１０５、４０３、…バイアス回路
２０１、２０２、２０３、３３３…インダクタ
３０１、３１１、３２３…抵抗
３０２、３１２、３１３、３２１、３２２、３３１、３３２、４０４…キャパシタ
３０３、５０１、５０３、５０４…ＤＣカットキャパシタ
５０２…チョークインダクタ
【図１】
0003929031.tif 000002
【図２】
0003929031.tif 000003
【図３】
0003929031.tif 000004
【図４】
0003929031.tif 000005
【図５】
0003929031.tif 000006
【図６】
0003929031.tif 000007
【図７】
0003929031.tif 000008
【図８】
0003929031.tif 000009
【図９】
0003929031.tif 000010
【図１０】
0003929031.tif 000011
【図１１】
0003929031.tif 000012
【図１２】
0003929031.tif 000013
【図１３】
0003929031.tif 000014
【図１４】
0003929031.tif 000015
【図１５】
0003929031.tif 000016
【図１６】
0003929031.tif 000017
【図１７】
0003929031.tif 000018