(57)【要約】      （修正有）【課題】薄型化および平面サイズの小型化が容易な半導体装置を提供する。【解決手段】半導体装置は、絶縁層４０と、第１の端子５０と、第２の端子５２とを有する支持基板４８と、支持基板４８に、第１の電極パッドと第１の接着領域ＭＲとを有する第１の面３０ａを有する第１のＭＯＳＦＥＴ３１と、第２の電極パッドと第２の接着領域ＭＲとを有する第２の面３０ａを有する第２のＭＯＳＦＥＴ３２と、第１および第２の接着領域ＭＲに設けられた第３の面２０ｂと、第１の電極パッドに電気的に接続された第１の電極２６、２９が設けられ、第３の面２０ｂと反対の側の第４の面２０ａとを有する受光素子２０と、第４の面２０ａに、透光性および絶縁性を有する接着層３４と、接着層３４に光出射領域を含む第５の面１０ｂと、第１の端子と電気的に接続された第２の電極が設けられ、第５の面１０ｂと反対の側である第６の面とを有する発光素子１０と備える。【選択図】図１
2016219823.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、第１の端子と、第２の端子と、を有する支持基板と、
前記支持基板に設けられ、第１の電極パッドと第１の接着領域とを有する第１の面を有
する第１のＭＯＳＦＥＴと、
前記支持基板に設けられ、第２の電極パッドと第２の接着領域とを有する第２の面を有
する第２のＭＯＳＦＥＴと、
前記第１および第２の接着領域に設けられた第３の面と、前記第１の電極パッドに電気
的に接続された第１の電極が設けられ、前記第３の面と反対の側である第４の面とを有す
る受光素子と、
前記第４の面に設けられ、透光性および絶縁性を有する接着層と、
前記接着層に設けられ光出射領域を含む第５の面と、前記第１の端子と電気的に接続され
た第２の電極が設けられ、前記第５の面と反対の側である第６の面とを有する発光素子と
、
を備える半導体装置。
【請求項２】
前記第１の接着領域は、前記第１の面の前記第１の端子側に設けられ、前記第２の接着
領域は、前記第２の面の前記第１の端子側に設けられ、前記第１の電極パッドは、前記第
１の面の前記第２の端子側に設けられ、前記第２の電極パッドは、前記第２の面の前記第
２の端子側に設けられた請求項１に記載の半導体装置。
【請求項３】
前記第４の面は受光領域を有し、前記発光素子から前記支持基板の方向に見て、前記受
光領域は、前記光出射領域内に含まれる請求項１または２に記載の半導体装置。
【請求項４】
前記第１端子と前記第２の端子とは、前記絶縁層の前記第１のＭＯＳＦＥＴが設けられ
たダイパッド部を有する第７の面とは反対の側の第８の面にそれぞれ設けられた裏面部と
、前記絶縁層の側面にそれぞれ設けられた側面部と、を有する請求項１から３のいずれか
１つに記載の半導体装置。
【請求項５】
前記第２の端子の前記ダイパッド部と前記裏面部とは、前記絶縁層内に設けられた貫通
金属層により接続された請求項４に記載の半導体装置。
【請求項６】
前記受光素子は、フォトダイオードアレイを含む請求項１から５のいずれか１つに記載
の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
光結合装置（フォトカプラやフォトリレーを含む）は、発光素子を用いて入力電気信号
を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため
、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
【０００３】
産業用機器、事務用機器、家電機器では、ＤＣ電圧系、ＡＣ電源系、電話回線系および
制御系などの異なる電源系が１つの装置内に配置されている。しかし、異なる電源系や回
路系を直接結合すると、動作不良を生じることがある。
【０００４】
もし、光結合装置を用いると、異なる電源間が絶縁されるので、動作不良を抑制するこ
とができる。
【０００５】
たとえば、インバータ・エアコンなどでは、交流負荷用を含めて多数のフォトカプラが
使用される。また、テスター用途の信号切り替えに使用される場合、非常に多数のフォト
カプラーが実装される。このような場合、基板への実装面積を小さくする必要から、小型
化が強く要求される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−３６４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
薄型化および平面サイズの小型化が容易な半導体装置を提供する。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置は、絶縁層と、第１の端子と、第２の端子と、を有する支持基板
と、前記支持基板に設けられ、第１の電極パッドと第１の接着領域とを有する第１の面を
有する第１のＭＯＳＦＥＴと、前記支持基板に設けられ、第２の電極パッドと第２の接着
領域とを有する第２の面を有する第２のＭＯＳＦＥＴと、前記第１および第２の接着領域
に設けられた第３の面と、前記第１の電極パッドに電気的に接続された第１の電極が設け
られ、前記第３の面と反対の側である第４の面とを有する受光素子と、前記第４の面に設
けられ、透光性および絶縁性を有する接着層と、前記接着層に設けられ光出射領域を含む
第５の面と、前記第１の端子と電気的に接続された第２の電極が設けられ、前記第５の面
と反対の側である第６の面とを有する発光素子と、を備える。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は第１の実施形態にかかる光結合装置の模式断面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）は入力端子の変形例を表す模式断面図、である。
【図２】図２（ａ）は発光素子の模式側面図、図２（ｂ）は発光素子の模式平面図、図２（ｃ）は受光素子の模式平面図、図２（ｄ）はＢ−Ｂ線に沿った積層構造の模式断面図、図２（ｅ）は積層構造の模式側面図、である。
【図３】図３（ａ）は第１比較例にかかる光結合装置のワイヤボンディング前の模式断面図、図３（ｂ）はワイヤボンディング後の模式断面図、である。
【図４】図４（ａ）〜（ｈ）は、第２比較例にかかる光結合装置の製造工程を表す模式図である。
【図５】第１の実施形態にかかる光結合装置の構成図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態を説明する。
図１（ａ）は第１の実施形態にかかる光結合装置の模式断面図、図１（ｂ）はＡ−Ａ線
に沿った模式断面図、図１（ｃ）は入力端子の変形例を表す模式断面図、である。
光結合装置は、発光素子１０と、受光素子２０と、接着層３４と、ＭＯＳＦＥＴ３０と
、支持基板４８と、を有する。
【００１１】
支持基板４８は、絶縁層４０と、入力端子５０と、出力端子５２と、を有する。絶縁層
４０は、ガラスエポキシなどの基材とすることができる。また、入力端子５０および出力
端子５２は、絶縁層４０の基材の上面に設けた導電部と、その表面に設けられたＡｕ、Ａ
ｇ、Ｐｄのメッキ層などからなる保護層と、を含むことができる。
【００１２】
ＭＯＳＦＥＴ３０は、支持基板４８に接着され、動作領域ＥＲと、動作領域ＥＲとは反
対の側の接着領域ＭＲと、を含む第１の面３０ａを有する。
【００１３】
受光素子２０は、ＭＯＳＦＥＴ３０の接着領域ＭＲに接着され、受光領域と第１の電極
２６、２９と第２の電極２３、２７とを含む第１の面２０ａと、第１の面２０ａとは反対
の側である第２の面２０ｂと、を有する。受光素子２０の第２の面２０ｂは、ＭＯＳＦＥ
Ｔ３０の動作領域ＥＲとは絶縁される。
【００１４】
ＭＯＳＦＥＴ３０と受光素子２０とを絶縁するには、たとえば、ＭＯＳＦＥＴ３０の接
着領域ＥＲに絶縁層を設ければよい。または、受光素子２０の第２の面２０ｂに絶縁層を
設ければよい。または、受光素子２０の第２の面２０ｂと、ＭＯＳＦＥＴ３０の第１の面
３０ａの接着領域ＭＲと、の間に、絶縁性接着層を設ければよい。または、受光素子２０
の第２の面２０ｂと、ＭＯＳＦＥＴ３０の第１の面３０ａの接着領域ＭＲと、の間に、絶
縁された導電性シールド膜を配置することができる。導電性シールド膜は、チップ間の輻
射ノイズを低減する。導電性シールド膜は、シート状であり、連続体、離散した島状、線
状、あるいはこれらの複数の組み合わせでもよい。
【００１５】
接着層３４は、発光素子１０の第２の面１０ｂと、受光素子２０の受光領域２２と、を
接着し、透光性および絶縁性を有する。
【００１６】
受光素子２０は、発光素子１０から放出された放出光により、受光領域のｐｎ接合に光
起電力を生じる。ＭＯＳＦＥＴ３０は、動作領域ＥＲと、動作領域ＥＲとは反対の側に設
けられた接着領域ＭＲと、を含む第１の面３０ａを有する。動作領域ＥＲは、受光素子２
０の第１の電極２６、２９と接続されたゲート電極Ｇおよび受光素子２０の第２の電極２
３、２７と接続されたソース電極Ｓを含む。
【００１７】
光起電力がＭＯＳＦＥＴ３０のゲートに供給されると、ＭＯＳＦＥＴ３０がオンまたは
オフに切り替えられる。このようにして、光結合装置は、入力電気信号に応じた電気信号
を出力可能となる。
【００１８】
入力端子５０は、ＭＯＳＦＥＴ３０の接着領域ＭＲの側に設けられ、発光素子１０の第
１の電極１４および第２の電極１５にそれぞれ接続される。入力端子と絶縁された出力端
子５２は、ＭＯＳＦＥＴ３０のドレインと接続される。
【００１９】
また、出力端子５２は、絶縁層４０の第１の面４０ａに設けられたダイパッド部５２ｃ
を有することができる。ＭＯＳＦＥＴ３０は、ダイパッド部５２ｃに接着される。もし、
ＭＯＳＦＥＴが縦形ＭＯＳＦＥＴであると、ドレインであるチップの裏面３０ｂを出力端
子５２のダイパッド部５２ｃと接続できるので簡素な構造となる。
【００２０】
入力端子５０と出力端子５２とは、第１の面４０ａとは反対の側の絶縁層４０の第２の
面４０ｂにそれぞれ設けられた裏面部５０ａ、５２ａと、絶縁層４０の側面にそれぞれ設
けられた側面部５０ｂ、５２ｂと、をさらに有することができる。ダイパッド部５２ｃと
裏面部５２ａとは、絶縁層４０内に設けられた貫通金属層５２ｄにより接続できる。
【００２１】
また、図１（ｃ）に表すように、入力端子５０の上面部５０ｃと裏面部５０ａとは、絶
縁層４０内に設けられた貫通金属層５０ｄにより接続できる。このようにすると、上面部
５０ｃと、裏面部５０ａと、がより確実に接続できる。
【００２２】
支持基板４８と、ＭＯＳＦＥＴ３０と、受光素子２０と、発光素子１０と、は、封止樹
脂層９０で覆うことができる。封止樹脂層９０を遮光性にすると、外部からの光による誤
動作を抑制できる。また、封止樹脂層９０は、エポキシ、シリコーンなどとすることがで
きる。なお、光結合装置は、図１（ａ）、（ｂ）に表す構造に限定されず、フォトカプラ
やフォトリレーなどを含む光結合型絶縁装置を包含する。
【００２３】
図２（ａ）は発光素子の模式側面図、図２（ｂ）は発光素子の模式平面図、図２（ｃ）
は受光素子の模式平面図、図２（ｄ）はＢ−Ｂ線に沿った積層構造の模式断面図、図２（
ｅ）は積層構造の模式側面図、である。
図２（ａ）に表すように、透光性を有する基板１１は、第１の面１１ａと、第１の面１
１ａとは反対の側の第２の面１１ｂ、とを有する。  第２の面１１ｂに、発光層１２（ド
ット線）を含む半導体積層体１３が設けられる。半導体積層体１３は、基板１１の側とは
反対の側の面に、表面から発光層１２の下方まで到達する段差部を含む。段差部は、底面
１３ａを有する。
【００２４】
基板１１が、ＧａＡｓからなるものとすると、そのバンドギャップ波長は略８７０ｎｍ
である。このため、ＭＱＷ（Multi  Quantum Well：量子井戸）構造などからなる発光層
からの放出光Ｇの波長を、たとえば、８７０ｎｍより長く、１１００ｎｍよりも短くする
ことができる。なお、支持基板１１を、バンドギャップ波長が略５００ｎｍのＧａＰとす
ると、放出光Ｇの波長は、７００〜１１００ｎｍなどとすることができる。
【００２５】
段差部の底面１３ａには第１の電極１４、段差部を除く半導体積層体の１３の表面には
第２の電極１５が設けられる。第２の電極１５が発光層１３の上方を覆うと、上方へ向か
う放出光の多くは第２の電極１５により反射され、上方への放出光を低減できる。さらに
反射率を向上させるために、合金層を含まないオーミック接着金属や、透明半導体電極と
反射メタル層との積層構造を採用することもでき、上面への放射光を抑制し、外部への光
漏れを最小限の樹脂厚で構成することもできる。発光層１２から下方へ向かう放出光は、
発光素子１０の第２の面１０ｂのうちの光出射領域１８から放出され、受光素子２０の受
光領域２２に入射する。受光領域２２が、たとえば、直列接続されたｐｎ接合領域などを
含むと、光起電力を高めることができる。
【００２６】
図２（ｃ）に表す受光素子２０の受光領域２２は、上方からみて、発光素子１０の光出
射領域１８内に含まれるようにすることができる。このようにすると、受光領域２２が発
光素子１０からはみ出すことがない。このため、受光領域２２内で光起電力の分布を平均
化できるのでより好ましい。受光素子２０は、ｐｎ接合の一方の導電形層と接続された第
１の電極２６、２９と、ｐｎ接合の他方の導電形層と接続された第２の電極２３、２７と
、を有する。
【００２７】
図２（ｄ）に表すように、光出射領域１８から放出され、接着層３４を透過した放出光
Ｇは、受光領域２２に入射する。接着層３４は薄いので、発光素子１０からの放出光Ｇは
、光出射領域１８から受光領域２２へ効率よく入射する。また、他の制御素子部への光漏
れが抑制でき、その動作の安定性が向上する。発光素子１０の第１および第２の電極１４
、１５は、入力端子５０にそれぞれＡｕ、Ｃｕ、Ａｇなどのボンディングワイヤなどを用
いて接続可能である。
【００２８】
受光素子２０の第１の電極２６、２９は、ＭＯＳＦＥＴ３０のゲート電極Ｇに接続可能
であり、第２電極２３、２７はＭＯＳＦＥＴ３０のソース電極Ｓに接続可能である。
【００２９】
第１の実施形態では、支持基板４８の上に、ＭＯＳＦＥＴ３０と、受光素子２０と、発
光素子１０と、が、この順序で積層される。このため、パッケージの平面サイズや厚さを
低減し、光結合装置の小型化が容易となる。
【００３０】
ＭＯＳＦＥＴ３０が１つの場合、ＤＣ負荷制御を行うことができる。他方、図１のよう
に、２つのＭＯＳＦＥＴ３１、３２をソース・コモン接続とすると、ＡＣ負荷制御をおこ
なうことができる。
【００３１】
図３（ａ）は第１比較例にかかる光結合装置のワイヤボンディング前の模式断面図、図
３（ｂ）はワイヤボンディング後の模式断面図、である。
図３（ａ）に表すように、比較例では、ＭＯＳＦＥＴ１３０の表面の接着領域ＭＭＲを
挟んで両側にゲート電極やソース電極が含まれる動作領域ＥＥＲが設けられているものと
する。ボンディングワイヤＢＷは、キャピラリ１９０の中心軸の近傍に設けられた貫通穴
１９０ａを通して電極に押しつけられて接続される。ボンディングワイヤＢＷの直径が３
０μｍ以下と小さくても、キャピラリ１９０の外径は、２００μｍ近くになる。このため
、接着領域ＭＭＲの両側にワイヤボンディングＢＷのためのスペースが必要になりＭＯＳ
ＦＥＴ１３０のチップサイズが大きくなる。
【００３２】
これに対して、第１の実施形態では、図１（ｂ）に表すように、入力端子５０の側では
、ＭＯＳＦＥＴ３０の第１の面３０ａに動作領域ＥＲを設けず、ＭＯＳＦＥＴ３０の側面
と受光素子２０の側面とを近接させる。動作領域ＥＲを出力端子５２の側にのみ設けるこ
とにより、ＭＯＳＦＥＴ３０のチップサイズを縮小できる。さらに、パッケージ内に、受
光素子２０および発光素子１０を接着するための領域は不要となる。このため、光結合装
置を小型化することが容易となる。この結果、光結合装置のサイズを、たとえば、幅Ｌ２
を１．３５ｍｍ、長さＬ１を１．９ｍｍなどと縮小でき、機器内に高密度実装が可能とな
る。
【００３３】
また、ボンディングワイヤは、より下面側のボンディングを１ｓｔ、上面側のボンディ
ングをを２ｎｄにすることでワイアーの高さを低くでき、ひいては封止樹脂層厚さを薄く
、また下面側のボンディングエリアを小さくすることができるので、光結合装置のサイズ
を縮小できる。また、下面側のボンディングを１ｓｔとし、ボンディングボールを形成す
ると、垂直にワイアーを引き上げ、上面側の２ｎｄボンディングを素子と並行にし、装置
中央部に向けて圧着することにより、樹脂変形量に対応するボンディング強度が高められ
、樹脂変形や剥離に対する信頼性が増す。さらに素子間ボンディングワイヤを機器外形と
非平行（ななめ）に配置することによって、封止樹脂の温度変形による縦横方向伸縮によ
る応力をワイア長方向に分散し抑制することも可能である。その上、長いボンディングワ
イヤほど、機器中心に向かう方向に沿う配置にすることがさらに望ましい。
【００３４】
図４（ａ）〜（ｈ）は、第２比較例にかかる対向型光結合装置の製造工程を表す模式図
である。すなわち、図４（ａ）は発光側リードフレームの部分模式側面図、図４（ｂ）は
その部分断面平面図、図４（ｃ）は受光側リードフレームの部分模式側面図、図４（ｄ）
はその部分模式平面図、図４（ｅ）は２つのリードフレームを対向させた模式側面図、図
４（ｆ）はチップを光透過性樹脂で覆った構造の模式断面図、図４（ｇ）は光透過性樹脂
と、リードフレームとを光遮断性樹脂で成型した構造の模式断面図、である。
【００３５】
図４（ａ）、（ｂ）に表されるように、発光素子１１１が発光側リードフレーム１００
に接着される。なお、図４（ａ）は、Ｃ−Ｃ線に沿った部分模式断面図である。図４（ｃ
）、（ｄ）に表されるように、受光素子１２１および２つのＭＯＳＦＥＴ１３１、１３２
が受光側リードフレーム２００に接着される。なお、図４（ｃ）は、Ｄ−Ｄ線に沿った部
分模式断面図である。発光側リードフレーム１００と、受光側リードフレーム２００と、
を、図４（ｅ）のように、互いに対向させる。発光素子１１０と、受光素子１２０と、２
つのＭＯＳＦＥＴ  １３１、１３２と、を光透過性樹脂１６０で覆う。光透過性樹脂１６
０の形状は、表面張力などにより決められ光伝搬経路となる。
【００３６】
さらに、図４（ｇ）に表すように、光透過性樹脂１６０と、発光側リードフレーム１０
０と、受光側リードフレーム２００と、を光遮断性樹脂１７０により封止する。さらに、
図４（ｈ）に表すように、発光側リードフレーム１００および受光側リードフレーム２２
０をカットおよびフォーミングなどにより光結合装置とする。
【００３７】
第２比較例では、受光素子１２１および２つのＭＯＳＦＥＴ１３１、１３２が平面的に
配置されるので、パッケージの平面サイズを小型化することが困難である。また、光透過
性樹脂１６０と、これを包む光遮断性樹脂１７０と、の厚さが大きいため、薄型化が困難
である。さらに、対向型では量産性を高めることが困難であり、コスト低減が容易ではな
い。
【００３８】
これに対して、第１の実施形態では、発光素子１０と、受光素子２０と、ＭＯＳＦＥＴ
３０と、を３段に積層するため、パッケージの平面サイズの小型化、および薄型化が容易
となる。また、リードフレームを用いる対向型よりも、取り数を多くでき、量産性を高め
ることができ、コスト低減が容易となる。    
【００３９】
図５は、第１の実施形態にかかる光結合装置の構成図である。
受光素子２０は、制御回路２８をさらに有することができる。制御回路２８は、フォト
ダイオードアレイ２０ａの第１の電極２６、２９と、第２の電極２３、２７と、にそれぞ
れ接続されている。光信号がオンのとき、制御回路２８は、フォトダイオードアレイ２０
ａの電流や電圧をＭＯＳＦＥＴ３０、３１に供給する（たとえば、端子２６，２９と、端
子２３、２７との間をオープンにする）。また、光信号がオフのとき、制御回路２８は、
ＭＯＳＦＥＴ３０、３１のゲートＧとソースＳとの間を短絡し蓄積された電荷を引き抜き
、ＭＯＳＦＥＴ３０、３１をターンオフする（たとえば、端子２６、２９と、端子２３、
２７との間をショートする）。なお、最も簡単な制御回路２８の構成は、端子２６、２９
と、端子２３，２７との間に抵抗を接続するものである。このような構成とすると、ソー
ス・コモン接続されたＭＯＳＦＥＴ３１、３２のそれぞれのゲートに電圧を供給できる。
【００４０】
ＭＯＳＦＥＴ３１、３２は、たとえば、ｎチャネルエンハンスメント型とすることがで
きる。ＭＯＳＦＥＴ３１、３２は、フォトダイオードアレイ２０ａの第２の電極２３、２
７と接続される。それぞれのゲートは、第１の電極２６、２９と接続され、それぞれのド
レインＤは、出力端子５２となる。
【００４１】
光信号がオンのとき、ＭＯＳＦＥＴ３１、３２はともにオンとなり出力端子５２を介し
て、電源や負荷を含む外部回路と接続される。他方、光信号がオフのとき、ＭＯＳＦＥＴ
３１、３２はともにオフとなり、外部回路とは遮断される。ソース・コモン接続とすると
、リニアー出力が可能となり、アナログ信号やＡＣ信号の切り替えが容易となる。    
【００４２】
なお、通常、ドレインとソースとの間には、破線で表す寄生ｐｎダイオードＤ１、Ｄ２
が存在し、ＭＯＳＦＥＴ３１、３２がオンのとき、いずれかの寄生ダイオードＤ１、Ｄ２
を電流経路の一部とすることができる。
【００４３】
また、  ＭＯＳＦＥＴ３１、３２が高電流動作を行うとき、ＭＯＳＦＥＴ３１、３２の
発熱量が増大する。この場合、絶縁層４０内に設ける貫通金属層５２ｄをＭＯＳＦＥＴ３
１、３２の発熱部の下方に設けると、貫通金属層５２ｄを放熱経路とすることができ、熱
抵抗を低減できる。
【００４４】
実施形態の光結合装置により、薄型化および平面サイズの小型化が容易となる。この光
結合装置は、産業用機器、事務用機器、家電機器などにおいて広く用いることができる。
このため、異なる電源を内蔵する機器において、動作を正常かつ安定に保つことができる
。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
【符号の説明】
【００４６】
１０  発光素子、１４  （発光素子の）第１の電極、１５  （発光素子の）第２の電極
、１８  光出射領域、２０  受光素子、２２  受光領域、２６、２９  （受光素子の）第
１の電極、２３、２７  （受光素子の）第２の電極、３０、３１、３２  ＭＯＳＦＥＴ、
３４  接着層、４０  絶縁層、４８  支持基板、５０  入力端子、５０ｂ  側面部、５２
出力端子、５２ａ  裏面部、５２ｂ  側面部、５２ｃ  ダイパッド部、５２ｄ  貫通金
属層、ＥＲ（ＭＯＳＦＥＴの第１の面の）動作領域、ＭＲ  （ＭＯＳＦＥＴの第１の面の
）接着領域、Ｇ  放出光
【図１】
2016219823.tif 000003
【図２】
2016219823.tif 000004
【図３】
2016219823.tif 000005
【図４】
2016219823.tif 000006
【図５】
2016219823.tif 000007