(57)【特許請求の範囲】
【請求項１】
それぞれ複数層からなる第１・第２の内部電極を誘電体層を介して交互に積層し、第１の内部電極同士を接続するとともに第１の外部電極に導通させる複数の第１のビアホールと、第２の内部電極同士を接続するとともに第２の外部電極に導通させる複数の第２のビアホールとを設け、第１の内部電極形成層に、第２のビアホールが通る複数の島状の第１の内部電極非形成部を設け、第２の内部電極形成層に、第１のビアホールが通る複数の島状の第２の内部電極非形成部を設けた積層型電子部品において、
第１の内部電極を、前記第１の内部電極非形成部同士を連結する電極非形成部の連結部で分離し、
第２の内部電極を、前記第２の内部電極非形成部同士を連結する電極非形成部の連結部で分離し、
第１のビアホールを、第１の内部電極形成層内の前記第１の内部電極非形成部の連結部で分離された第１の内部電極同士を導通させる位置に通し、
第２のビアホールを、第２の内部電極形成層内の前記第２の内部電極非形成部の連結部で分離された第２の内部電極同士を導通させる位置に通し、
前記第１・第２の電極非形成部の連結部でそれぞれ分離された前記第１・第２の内部電極を、辺または頂点の一部が前記第１・第２の電極非形成部によりそれぞれ切り欠かれた矩形状をなすように形成し、
前記矩形状の第１・第２の内部電極の辺において、前記第１・第２の電極非形成部により切り欠かれた部分の長さを、前記第１・第２の電極非形成部により切り欠かれていない部分の長さよりもそれぞれ短くしたことを特徴とする積層型電子部品。
【請求項２】
前記第１・第２の電極非形成部は、前記第１・第２のビアホールよりも大きな径を有する円の円弧により区画されていることを特徴とする請求項１に記載の積層型電子部品。
【請求項３】
請求項１または２に記載の積層型電子部品が実装された配線基板。
【請求項４】
請求項１または２に記載の積層型電子部品を備えるデカップリング回路。
【請求項５】
請求項１または２に記載の積層型電子部品、請求項３に記載の配線基板、請求項４に記載のデカップリング回路のいずれかを備えた高周波回路。
【請求項６】
請求項１または２に記載の積層型電子部品の製造方法であって、
スクリーン版上の導電ペーストをスキージを移動させることによりスクリーン版下の誘電体表面に印刷して前記第１・第２の内部電極を形成する際、前記スキージを前記第１・第２の電極非形成部の連結部の連結方向と同一方向に進行させる、積層型電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、積層コンデンサや積層インダクタ等の内部電極をビアホールで接続した積層型電子部品およびその製造方法に関するものであり、また、これら積層型電子部品が実装された配線基板、積層型電子部品を備えたデカップリング装置、高周波回路に関するものである。
【０００２】
【従来の技術】
ＭＰＵなどのデカップリングコンデンサとして用いるコンデンサについては、等価直列インダクタンス（ＥＳＬ）が問題となっている。
【０００３】
このような課題を解決すべく、ＥＳＬを低減した積層コンデンサが特開平１１−２０４３７２に開示されている。
【０００４】
図７の（ａ）は従来の積層コンデンサの内部構造を示す斜視図であり、（ｂ）はその内部構造を示す断面図である。
また、図８はその積層コンデンサの内部構造を示す第１の内部電極形成層の平面図である。
また、図９はその積層コンデンサの内部構造を示す第２の内部電極形成層の平面図である。
図７〜図９において、５１は誘電体、５２は第１の内部電極、５３は第２の内部電極、５４は第１のビアホール、５５は第２のビアホール、５６は第１の外部電極、５７は第２の外部電極、６１は第１の内部電極５２の層に設けられた島状の内部電極非形成部、６２は第２の内部電極５３の層に設けられた島状の内部電極非形成部である。
【０００５】
図７に示すように、積層コンデンサは、複数の誘電体層からなる誘電体５１と、この誘電体５１における所定の誘電体層を介して互いに対向し、積層方向に交互に形成された複数対の第１の内部電極５２および第２の内部電極５３とにより構成されている。
【０００６】
これら複数の第１の内部電極５２間および複数の第１の内部電極５２とコンデンサの外面に形成された複数の第１の外部電極５６とをそれぞれ導通する複数の第１のビアホール５４が誘電体５１の内部に形成されている。また、同様に、複数の第２の内部電極５３間および複数の第２の内部電極５３とコンデンサの外面に形成された複数の第２の外部電極５７とをそれぞれ導通する複数の第２のビアホール５５が誘電体５１の内部に形成されている。
【０００７】
図８に示すように、第１の内部電極５２には、第２のビアホール５５が貫通する位置に、ビアホール５５の径よりも大きい径の島状の内部電極非形成部６１が設けられている。これにより、第２のビアホール５５は第１の内部電極５２の層を貫通するが、第１の内部電極５２に対して電気的に絶縁されている。
【０００８】
一方、図９に示すように、第２の内部電極５３には、第１のビアホール５４が貫通する位置に、ビアホール５４の径よりも大きい径の島状の内部電極非形成部６２が設けられている。これにより、第１のビアホール５４は第２の内部電極５３の層を貫通するが、第２の内部電極５３に対して電気的に絶縁されている。
【０００９】
このような構造の積層コンデンサは以下のような工程で製造される。すなわち、例えば誘電体５１を構成する誘電体層として複数のセラミックグリーンシートを用意し、所定のセラミックグリーンシート上に内部電極５２，５３を形成し、これらセラミックグリーンシートを積み重ねて積層方向にプレスし、必要単位に切断する（通常、セラミックグリーンシートは生チップが複数取りできる大判のシートであり、同時に複数の生チップを構成する。）。その後、切断して得られた生チップを焼成し、導電ペーストを塗布、印刷する等の方法により外部電極を形成する。
【００１０】
ここで、内部電極５２，５３の形成にあたっては、導電性ペーストを用いたスクリーン印刷が通常適用されている。
【００１１】
内部電極パターンが印刷されるべきセラミックグリーンシートにスクリーン版を設置し、このスクリーン版上には導電ペーストが置かれている。次に、スクリーン版上でスキージを移動させることにより、スクリーン版に予め形成されているパターンに応じて、セラミックグリーンシートの表面に導電ペーストによるパターンを形成する。ここで、スクリーン印刷版のパターンは、内部電極に相当する部分で導電ペーストが通過し、島状の内部電極非形成部に相当する部分では通過しないように形成されている。このようにして、所定のパターンにスクリーン印刷されたペースト状の内部電極は、この後、焼成されることにより、固体の内部電極として形成される。
【００１２】
【発明が解決しようとする課題】
このような従来の積層コンデンサおよびその製造方法には、以下に示す解決すべき課題があった。
【００１３】
内部電極に形成する島状の内部電極非形成部は、直径が例えば５００μｍ以下といった微小な径であるので、図１０に示すような印刷による滲みの影響を受けやすい。
【００１４】
図１０は印刷された内部電極のパターンを示した平面図である。図１０において、１５１はセラミックグリーンシート、１５２は導電ペーストで形成された内部電極、１６１は島状の導電ペースト非印刷部であり、１６５は滲みである。
【００１５】
このような印刷による滲みはスクリーン印刷時のスキージの形状、スキージの印刷時の印圧によりスクリーン版の非印刷パターンが微少にずれてしまうために発生する。すなわち、スクリーン印刷版上をスキージが移動する場合に、スクリーン印刷版がスキージからの圧力を受けるためにその移動方向にずれてしまう。このため、図１０に示すように島状の非印刷部１６１の端部にスキージの進行方向に広がる滲み１６５を生じる。特に、導電ペーストを通過させる部分（例えばメッシュ部）は、その性質上非常に薄いものであるため強度が弱く、伸び等の変形が生じてしまい、スキージの印圧により微少のずれやかすれ、滲みを生じやすい。
【００１６】
この課題を解決するため、図１１、図１２に示すような積層コンデンサを考案している。
図１１は積層コンデンサの内部構造を示す斜視図である。
図１２は積層コンデンサの内部構造を示す第１の内部電極が通る断面での平面図である。
【００１７】
図１１、図１２において、５１は誘電体、５２は第１の内部電極、５３は第２の内部電極、５４は第１のビアホール、５５は第２のビアホール、６１は第１の内部電極２に設けられた島状の内部電極非形成部、７１は島状の内部電極非形成部を連結する連結部である。
【００１８】
図１１、図１２に示すように、積層コンデンサを構成する第１、第２の内部電極５２，５３には、島状の内部電極非形成部６１を結ぶ電極非形成部の連結部７１が格子状に設けられている。その他の構成は図７に示した積層コンデンサと同じである。なお、第２の内部電極については、図１１に示すように、第１の内部電極の構造と反対に、第２のビアホールと導通し、第１のビアホールから絶縁しており、その他の構造は第１の内部電極と同じである。この格子状の連結部７１は、スクリーン印刷する際に、スクリーン印刷版の導電ペーストを通過させない部分の下に対応している。このスクリーン印刷版の導電ペーストを通過させない部分は、互いに連結されているため、スキージの進行により非印刷パターンのずれが生じにくい。このような構造とすることにより、印刷時の滲みによるパターン不良を抑制することができ、安定して内部電極を形成することができる。
【００１９】
しかし、このような積層コンデンサにおいては、次に示す新たな課題が発生する。
すなわち、図１２に示すように、島状の内部電極非形成部６１を結ぶ連結部７１を設けることにより、１層の第１・第２の内部電極５２，５３が複数の部分に分割される。これによりそれぞれの層での電気抵抗が増加するため、積層コンデンサ全体として等価直列抵抗（ＥＳＲ）が増加し、特性が劣化してしまう。
【００２０】
また、外部電極に、例えばバレルメッキを行う場合には、電解液にスチールボール（電気媒体）を混ぜて電解メッキを行う。
【００２１】
ここで、スチールボールが外部電極に接触することにより初めて電解メッキされるのであるが、内部電極が電気的に接続していないため、これに導通する各外部電極のそれぞれにスチールボールが接触しなければ、メッキできない。このためメッキの効率が悪くなる。一方で、メッキの質を向上させるためにはメッキ時間が長くなるが、スチールボールの入ったバレル内にコンデンサを長時間入れておくことになり、衝突等による二次的な不良を発生する頻度が増加する。
【００２２】
また、同様に内部電極が電気的に離間していることにより、これに導通する外部電極もそれぞれが電気的に離間されているため、特性測定を行う場合に、各外部電極毎に測定を行わなければならず、その測定が煩雑になる。
【００２３】
この発明の目的は、ＥＳＬ，ＥＳＲを改善した積層コンデンサ等の積層型電子部品およびその製造方法を提供することにある。
【００２４】
また、この発明の他の目的は、前述のような積層コンデンサを用いて構成される、配線基板、デカップリング回路および高周波回路を提供することにある。
【００２５】
【課題を解決するための手段】
この発明は、第２のビアホールが通る複数の島状の電極非形成部およびそれらの島状の電極非形成部同士を連結する電極非形成部の連結部で第１の内部電極を分離し、第１のビアホールが通る複数の島状の電極非形成部およびそれらの島状の電極非形成部同士を連結する電極非形成部の連結部で第２の内部電極を分離し、第１のビアホールを、第１の内部電極形成層内の電極非形成部の連結部で第１の内部電極同士を導通させる位置に通し、第２のビアホールを、第２の内部電極形成層内の電極非形成部の連結部で第２の内部電極同士を導通させる位置に通して積層コンデンサを構成する。
【００２６】
また、この発明は、前記積層電子部品を実装して配線基板を構成する。
【００２７】
また、この発明は、前記積層電子部品を備えてデカップリング回路を構成する。
【００２８】
また、この発明は、前記積層型電子部品、配線基板、およびデカップリング回路を備えて高周波回路を構成する。
【００２９】
また、この発明は、スクリーン版上の導電ペーストをスキージを移動させることによりスクリーン版下の誘電体表面に印刷して第１・第２の内部電極を形成する際、スキージを電極非形成部の連結部の連結方向と同一方向に進行させて積層コンデンサを製造する。
【００３０】
【発明の実施の形態】
第１の実施形態に係る積層コンデンサの構成について、図１〜図３を参照して説明する。
図１の（ａ）は積層コンデンサの内部構造を部分的に示す斜視図であり、（ｂ）はその内部構造を示す断面図である。
また、図２はその積層コンデンサの内部構造を示す第１の内部電極形成層の平面図である。
また、図３はその積層コンデンサの内部構造を示す第２の内部電極形成層の平面図である。
図１〜図３において、１は誘電体、２は第１の内部電極、３は第２の内部電極、４は第１のビアホール、５は第２のビアホール、６は第１の外部電極、７は第２の外部電極、１１は第１の内部電極２の層に設けられた島状の内部電極非形成部、１２は島状の内部電極非形成部１１を繋ぐ連結部、１３は第２の内部電極３の層に設けられた島状の内部電極非形成部、１４は島状の内部電極非形成部１３を繋ぐ連結部である。
【００３１】
図１に示すように、積層コンデンサは、複数の誘電体層からなる誘電体１と、この誘電体１における所定の誘電体層を介して互いに対向し、積層方向に交互に形成された複数対の第１の内部電極２および第２の内部電極３とにより構成されている。
【００３２】
これら複数の第１の内部電極２間、および複数の第１の内部電極２とコンデンサの外面に形成された複数の第１の外部電極６とをそれぞれ導通する複数の第１のビアホール４が誘電体層１の内部に形成されている。また、同様に、複数の第２の内部電極３間、および複数の第２の内部電極３とコンデンサの外面に形成された複数の第２の外部電極７とをそれぞれ導通する複数の第２のビアホール５が誘電体層１の内部に形成されている。
【００３３】
第１の内部電極２には、図２に示すように、第２のビアホール５が貫通する位置に、ビアホール５の径よりも大きい径の島状の第１の内部電極非形成部１１が設けられている。これにより、第２のビアホール５は第１の内部電極２の層を貫通するが、第１の内部電極２に対して電気的に絶縁されている。また、これらの第１の内部電極非形成部１１を結び、内部電極２のある辺に平行な直線状の連結部１２が形成されている。
【００３４】
第１のビアホール４は、直線状の連結部１２が設けられている領域に形成されており、島状の第１の電極非形成部１１および連結部１２より複数に分離された第１の内部電極２間を導通させている。このように層内に設けられた内部電極２のすべてを導通させている。
【００３５】
第２の内部電極３には、図３に示すように、第１のビアホール４が貫通する位置に、ビアホール４の径よりも大きい径の島状の第２の内部電極非形成部１３が設けられている。これにより、第１のビアホール４は第２の内部電極３の層を貫通するが、第２の内部電極３に対して電気的に絶縁されている。また、これらの第２の内部電極非形成部１３を結び、内部電極３のある辺に平行な直線状の連結部１４が形成されている。
【００３６】
第２のビアホール５は、直線状の連結部１４が設けられている領域に形成されており、島状の第２の電極非形成部１３および連結部１４より複数に分離された第２の内部電極３間を導通させている。このように層内に設けられた内部電極３のすべてを導通させている。
【００３７】
このような構造とすることにより、各内部電極の抵抗を低く抑えることができるため、積層コンデンサとしてのＥＳＬを低減しながら、ＥＳＲの上昇を抑制することができる。
【００３８】
また、層内の電極がすべて導通しているため、特性測定をする際に、一つの外部電極を用いて測定すればよい。このため、特性測定を簡素化することができる。
【００３９】
また、第１・第２の外部電極６，７にメッキを行う際にも、第１・第２の外部電極６，７がそれぞれ第１・第２の内部電極２，３および第１・第２のビアホール４，５を介して導通してるため、第１・第２の外部電極６，７のうち、それぞれ一つにスチールボールが接触すれば、電解メッキを行うことができ、効率良くメッキを行うことができる。
【００４０】
次に、第２の実施形態に係る積層コンデンサの構成について、図４、図５を参照して説明する。
図４は積層コンデンサの内部構造を部分的に示す斜視図である。
また、図５の（ａ）はその積層コンデンサの内部構造を示す第１の内部電極形成層の平面図であり、（ｂ）は第２の内部電極形成層の平面図である。
図４、図５において、１は誘電体、２は第１の内部電極、３は第２の内部電極、４は第１のビアホール、５は第２のビアホール、６は第１の外部電極、７は第２の外部電極、１１は第１の内部電極２に設けられた島状の内部電極非形成部、１３は第２の内部電極３に設けられた島状の内部電極非形成部、１５は島状の内部電極非形成部１１を繋ぐ連結部、１６は島状の内部電極非形成部１３を繋ぐ連結部である。
【００４１】
図４、図５に示した積層コンデンサは、連結部１５，１６が各内部電極の対向する二組の辺にそれぞれ直交し直線状に形成されているものであり、他の構成は図１〜図３に示した積層コンデンサと同じである。
【００４２】
このような構造とすることにより、第１の実施形態を同様の効果が得られるとともに、導電ペーストを印刷しない部分、すなわち版厚の厚い部分が増え、かつ格子状であるため、スクリーン印刷版の強度が増し、耐久性に優れるとともに、印刷精度が向上する。
【００４３】
なお、前記の実施形態においては、積層コンデンサを用いて説明したが、これに限るものではなく、積層インダクタ等、内部電極をビアホールで接続する構造の積層型電子部品であれば本発明に適用できる。
【００４４】
次に、前記積層コンデンサをデカップリングコンデンサとして用いたＭＰＵの構成について、図６を参照して説明する。
【００４５】
図６は、第１・第２の実施形態に係る積層コンデンサをデカップリングコンデンサとして用いているＭＰＵの構造例を図解的に示した断面図である。
【００４６】
図６に示すように、ＭＰＵ２１は、下面側にキャビティ２２が設けられた多層構造の配線基板２３を備えている。配線基板２３の上面には、ＭＰＵチップ２４が表面実装されている。また、配線基板２３のキャビティ２２内には、デカップリングコンデンサとして機能する積層コンデンサ１００、例えば第１の実施形態に係る積層コンデンサが収容されている。さらに、配線基板２３はマザーボード２５上に表面実装されている。
【００４７】
配線基板２３の表面および内部には、概略的に図示されるように、ＭＰＵ２１において必要な配線導体が形成されている。例えば、代表的なものについて説明すると、配線基板２３の内部には、電源用ホット側電極２６およびグラウンド電極２７が形成されている。
【００４８】
電源用ホット側電極２６は、電源用ホット側ビアホール３０を介して、積層コンデンサ１００の第１の外部電極６に電気的に接続され、電源用ホット側ビアホール３１を介して、ＭＰＵチップ２４の特定の端子３２に電気的に接続され、さらに、電源用ホット側ビアホール導体３３を介して、マザーボード２５にホット側導電ランド３４に電気的に接続されている。
【００４９】
また、グラウンド電極２７は、グラウンド用ビアホール導体３５を介して、積層コンデンサ１００の第２の外部電極７に電気的に接続され、グラウンド用ビアホール導体３６を介して、ＭＰＵチップ２４の特定の端子３７に電気的に接続され、さらに、グラウンド用ビアホール３８を介して、マザーボード２５のグラウンド用導電ランド３９に電気的に接続されている。
【００５０】
前述の積層コンデンサ１００の第１および第２の外部電極６，７とビアホール導体３０，３５との接続には、図６で詳細に図示していないがバンプによる接続が適用される。
【００５１】
このように、前述の実施形態に示した積層コンデンサをデカップリングコンデンサとして備えることにより、高速動作に十分対応することができる高性能なＭＰＵ等の高周波回路を構成できる。
【００５２】
【発明の効果】
この発明によれば、第２のビアホールが通る複数の島状の電極非形成部およびそれらの島状の電極非形成部同士を連結する電極非形成部の連結部で第１の内部電極を分離し、第１のビアホールが通る複数の島状の電極非形成部およびそれらの島状の電極非形成部同士を連結する電極非形成部の連結部で第２の内部電極を分離し、第１のビアホールを、第１の内部電極形成層内の電極非形成部の連結部で第１の内部電極同士を導通させる位置に通し、第２のビアホールを、第２の内部電極形成層内の電極非形成部の連結部で第２の内部電極同士を導通させる位置に通して積層コンデンサを構成する。これにより、各層の内部電極が電気的に分離すること無く、層内で電気的に導通しているため、抵抗値を低く抑えることができ、ＥＳＲを低く抑制した積層コンデンサを構成することができる。
【００５３】
また、この発明によれば、前記積層電子部品を実装することにより、優れた伝送特性を有する配線基板を構成することができる。
【００５４】
また、この発明によれば、前記積層電子部品を備えることにより、優れた性能を有するデカップリング回路を構成することができる。
【００５５】
また、この発明によれば、前記積層型電子部品、配線基板、およびデカップリング回路を備えることにより、優れた伝送特性を有する高周波回路を構成することができる。
【００５６】
また、この発明によれば、スクリーン版上の導電ペーストをスキージを移動させることによりスクリーン版下の誘電体表面に印刷して第１・第２の内部電極を形成する際、スキージを電極非形成部の連結部の連結方向と同一方向に進行させて積層コンデンサを製造することにより、内部電極印刷時の滲みおよびかすれを防止することができ、高信頼性を有する積層コンデンサを高精度に製造することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る積層コンデンサの内部構造を示す斜視図および断面図
【図２】第１の実施形態に係る積層コンデンサの内部構造を示す第１の内部電極形成層の平面図
【図３】第１の実施形態に係る積層コンデンサの内部構造を示す第２の内部電極形成層の平面図
【図４】第２の実施形態に係る積層コンデンサの内部構造を示す斜視図
【図５】積層コンデンサの内部構造を示す第１、第２の内部電極が通る形成層の平面図
【図６】第１・第２の実施形態に係る積層コンデンサをデカップリングコンデンサとして用いているＭＰＵの構造例を図解的に示した断面図
【図７】従来の積層コンデンサの内部構造を示す斜視図および断面図
【図８】従来の積層コンデンサの内部構造を示す第１の内部電極が通る断面での平面図
【図９】従来の積層コンデンサの内部構造を示す第２の内部電極形成層の平面図
【図１０】印刷された内部電極のパターンを示した平面図
【図１１】本願の前理となる積層コンデンサの内部構造を示す斜視図
【図１２】本願の前理となる積層コンデンサの内部構造を示す第１の内部電極形成層の平面図
【符号の説明】
１，５１−誘電体
２，５２−第１の内部電極
３，５３−第２の内部電極
４，５４−第１のビアホール
５，５５−第２のビアホール
６，５６−第１の外部電極
７，５７−第２の外部電極
１１−第１の内部電極２に設けられた島状の内部電極非形成部
１２−島状の内部電極非形成部１１を繋ぐ連結部
１３−第２の内部電極３に設けられた島状の内部電極非形成部
１４−島状の内部電極非形成部１３を繋ぐ連結部
１５−島状の内部電極非形成部１１を繋ぐ連結部
１６−島状の内部電極非形成部１３を繋ぐ連結部
２１−ＭＰＵ
２２−キャビティ
２３−配線基板
２４−ＭＰＵチップ
２５−マザーボード
２６−電源用ホット側電極
２７−グラウンド電極
３０，３１−電源用ホット側ビアホール
３２，３７−ＭＰＵチップ２４の特定の端子
３３−電源用ホット側ビアホール導体
３４−マザーボード２５のホット側導電ランド
３５，３６，３８−グラウンド用ビアホール導体
３９−マザーボード２５のグラウンド用導電ランド
６１−第１の内部電極５２に設けられた島状の内部電極非形成部
６２−第２の内部電極５３に設けられた島状の内部電極非形成部
７１−島状の内部電極非形成部を繋ぐ連結部
１５１−セラミックグリーンシート
１５２−導電ペーストで形成された内部電極
１６１−島状の内部電極非形成部
１６５−印刷による導電ペーストの滲み
【図１】
0003951648.tif 000002
【図２】
0003951648.tif 000003
【図３】
0003951648.tif 000004
【図４】
0003951648.tif 000005
【図５】
0003951648.tif 000006
【図６】
0003951648.tif 000007
【図７】
0003951648.tif 000008
【図８】
0003951648.tif 000009
【図９】
0003951648.tif 000010
【図１０】
0003951648.tif 000011
【図１１】
0003951648.tif 000012
【図１２】
0003951648.tif 000013