(57)【要約】      （修正有）【課題】ウォータフォール現象を防止できる表示装置を提供する。【解決手段】基板、基板上に配置され、ゲートライン及びゲート電極１２２を含むゲート配線１２１、１２２、１２３、基板上にゲート配線１２１、１２２、１２３と絶縁されて配置され、データライン１６２、ソース電極１６５及びドレイン電極１６６を含むデータ配線１６２、１６５、１６６、基板上にデータ配線１６２、１６５、１６６と絶縁されて配置され、ドレイン電極１６６とコンタクトホール１７５を介して連結された画素電極１８０、及びコンタクトホール１７５の下部に配置されたバックライト遮蔽電極１２８を含む。【選択図】図４
2016212391.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置され、ゲートライン及びゲート電極を含むゲート配線と、
前記基板上に前記ゲート配線と絶縁されて配置され、データライン、ソース電極及びドレイン電極を含むデータ配線と、
前記基板上に前記データ配線と絶縁されて配置され、前記ドレイン電極とコンタクトホールを介して連結された画素電極と、
前記コンタクトホールの下部に配置されたバックライト遮蔽電極と、を含むことを特徴とする表示装置。
【請求項２】
前記バックライト遮蔽電極は、前記ゲート配線と同じ層に配置されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記バックライト遮蔽電極は、前記ゲート配線と互いに離隔していることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記バックライト遮蔽電極は、島状を有することを特徴とする請求項１に記載の表示装置。
【請求項５】
前記バックライト遮蔽電極は、円状又は多角状を有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記バックライト遮蔽電極は、前記ドレイン電極と前記画素電極の重畳面積よりも大きい面積を有することを特徴とする請求項１に記載の表示装置。
【請求項７】
前記ドレイン電極は、前記ゲート電極と一部が重畳された第１のドレイン電極、及び前記第１のドレイン電極から延びて、多角状を有する第２のドレイン電極を含むことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記バックライト遮蔽電極は、前記第２のドレイン電極と前記画素電極の重畳面積よりも大きい面積を有することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記画素電極は、前記第２のドレイン電極と前記コンタクトホールを介して連結された画素電極接触部を含むことを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記データ配線と重畳して配置された半導体層を含むことを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、より詳細には、表示品質が改善された表示装置に関する。
【背景技術】
【０００２】
表示装置は、発光方式に応じて液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ（ＬＣＤ））、有機発光表示装置（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ  ｄｉｓｐｌａｙ（ＯＬＥＤ  ｄｉｓｐｌａｙ））、プラズマ表示装置（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ（ＰＤＰ））、及び電気泳動表示装置（ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  ｄｉｓｐｌａｙ）などに分類される。
【０００３】
表示装置は、互いに交叉するゲート配線及びデータ配線によって定義される画素領域がマトリックス状に配置され、各画素領域に薄膜トランジスタなどのスイッチング素子と画素電極が形成され、各画素領域に印加されるデータ信号がスイッチング素子によって制御されるアクティブマトリクス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ）タイプが広く使用されている。
【０００４】
最近、生産コストを低減させるため、半導体パターンとデータ配線パターンを一つのマスクを使用して形成する工程が商用化されている。この場合、データ配線パターンは、ウェットエッチングの等方性とエッチバック工程により平面視において半導体パターンよりも小さい幅で形成される。即ち、半導体パターンは平面視においてデータ配線パターンと重畳されない突出部を有するようになる。  
【０００５】
一般に、半導体パターンは、アモルファスシリコン（ａ−Ｓｉ）から形成されるが、アモルファスシリコンは、入射される光量に応じて伝導率が変化する。従って、半導体パターンの突出部は、バックライトユニットから光が提供されるか否かに応じてデータ配線パターンを電極とするキャパシタの静電容量が変わる。その結果、表示装置において、明るい帯と暗い帯が上から下に流れるように視認されるウォータフォール（ｗａｔｅｒｆａｌｌ）現象が発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は、ウォータフォール現象を防止できる表示装置を提供しようとする。
【課題を解決するための手段】
【０００７】
本発明に係る表示装置は、基板、前記基板上に配置された、ゲートライン及びゲート電極を含むゲート配線、前記基板上に前記ゲート配線と絶縁されて配置された、データライン、ソース電極、及びドレイン電極を含むデータ配線、前記基板上に前記データ配線と絶縁されて配置され、前記ドレイン電極とコンタクトホールを介して連結された画素電極、並びに、前記コンタクトホールの下方に配置されたバックライト遮蔽電極を含む。
【０００８】
前記バックライト遮蔽電極は、前記ゲート配線と同じ層に配置できる。
【０００９】
前記バックライト遮蔽電極は、前記ゲート配線と互いに離隔され得る。
【００１０】
前記バックライト遮蔽電極は、島状を有し得る。
【００１１】
前記バックライト遮蔽電極は、円状又は多角状を有し得る。
【００１２】
前記バックライト遮蔽電極は、前記ドレイン電極と前記画素電極の重畳面積よりも大きい面積を有し得る。
【００１３】
前記ドレイン電極は、前記ゲート電極と一部が重畳された第１のドレイン電極、及び前記第１のドレイン電極から延びて、四角状を有する第２のドレイン電極を含み得る。
【００１４】
前記バックライト遮蔽電極は、前記第２のドレイン電極と前記画素電極の重畳面積よりも大きい面積を有し得る。
【００１５】
前記画素電極は、前記第２のドレイン電極と前記コンタクトホールを介して連結された画素電極接触部を含み得る。
【００１６】
前記バックライト遮蔽電極は、前記画素電極接触部よりも大きい面積を有し得る。
【００１７】
前記表示装置は、前記データ配線と重畳して配置された半導体層を含み得る。
【００１８】
前記半導体層は、前記データ配線と直接接触し得る。
【００１９】
本発明に係る表示装置は、互いに対向して配置された第１の基板と第２の基板、前記第１の基板と前記第２の基板との間に位置する液晶層、前記第１の基板上に配置された、ゲートライン及びゲート電極を含むゲート配線、前記第１の基板上に前記ゲート配線と絶縁されて配置された、データライン、ソース電極、及びドレイン電極を含むデータ配線、前記第１の基板上に前記データ配線と絶縁されて配置され、前記ドレイン電極とコンタクトホールを介して連結された画素電極、並びに、前記コンタクトホールの下部に配置されたバックライト遮蔽電極を含む。
【００２０】
前記バックライト遮蔽電極は、前記ゲート配線と同じ層に配置され得る。
【００２１】
前記バックライト遮蔽電極は、前記ゲート配線と互いに離隔され得る。
【００２２】
前記バックライト遮蔽電極は、島状を有し得る。
【００２３】
前記バックライト遮蔽電極は、円状又は多角状を有し得る。
【００２４】
前記バックライト遮蔽電極は、前記ドレイン電極及び前記画素電極の重畳面積よりも大きい面積を有し得る。
【００２５】
前記ドレイン電極は、前記ゲート電極と一部が重畳された第１のドレイン電極、及び前記第１のドレイン電極から延びて、四角状を有する第２のドレイン電極を含み得る。
【００２６】
前記バックライト遮蔽電極は、前記第２のドレイン電極と前記画素電極の重畳面積よりも大きい面積を有し得る。
【００２７】
前記画素電極は、横枝電極、縦枝電極、前記横枝電極と前記縦枝電極から延びた複数の枝電極、前記縦枝電極から延びた接続部、及び前記接続部から延びた画素電極接触部を含み得る。
【００２８】
前記枝電極は、前記横枝電極と前記縦枝電極から左上方向に延びた第１の枝電極、前記横枝電極と前記縦枝電極から右上方向に延びた第２の枝電極、前記横枝電極と前記縦枝電極から左下方向に延びた第３の枝電極、及び前記横枝電極と前記縦枝電極から右下方向に延びた第４の枝電極を含み得る。
【００２９】
前記データ配線及び前記画素電極との間に配置されたカラーフィルタをさらに含み得る。
【発明の効果】
【００３０】
本発明に係る表示装置は、薄膜トランジスタと画素電極を連結するコンタクトホールの下部に島状のバックライト遮蔽電極を配置することにより、ウォータフォール現象を防止できる。
【図面の簡単な説明】
【００３１】
【図１】従来の表示装置のウォータフォール現象を示す平面図である。
【図２】本発明の一実施形態に係る表示装置のブロック図である。
【図３】図２に示された複数の画素の内の任意の１つの画素の概略構造を示す図である。
【図４】本発明の一実施例に係る表示パネルの画素を示す平面図である。
【図５】図４のＩ−Ｉ’に沿って切断した断面図である。
【図６】図４におけるゲート層導電体のみを別途示す平面図である。
【図７】図４における画素電極のみを別途示す平面図である。
【図８】図４における共通電極のみを別途示す平面図である。
【図９】本発明の他の一実施例に係る表示パネルの画素を示す平面図である。
【発明を実施するための形態】
【００３２】
以下、添付図面を参照して、本発明を詳細に説明する。
【００３３】
本発明は、様々な変更が可能で、様々な形態で実施できるところ、特定の実施例のみ図面に例示し、本文は、これを中心に説明する。しかし、本発明の範囲は前記特定の実施例に限定されるものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物又は代替物が、本発明の範囲に含まれるものと理解されるべきである。
【００３４】
本明細書において、或る部分が他の部分と連結されているとするとき、これは直接に連結されている場合だけではなく、その中間に他の素子を間に置いて電気的及び／又は機械的に連結されている場合も含む。また、或る部分が或る構成要素を含むとするとき、これは特に反対する記載がない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含みうることを意味する。
【００３５】
本明細書において、「第１の」、「第２の」、「第３の」などの用語は、様々な構成要素を説明するために使用できるが、このような構成要素は、前記用語によって限定されるものではない。前記用語は、一つの構成要素を他の構成要素から区別するために使用される。例えば、本発明の権利範囲から逸脱することなく、第１の構成要素が、第２の、又は第３の構成要素などと命名されることがあり、同様に、第２の又は第３の構成要素も交換して命名することができる。
【００３６】
本発明を明確に説明するために説明と関係ない部分は省略し、明細書の全体を通じて同一又は類似した構成要素については同一の参照符号を付ける。
【００３７】
図１は、従来の表示装置のウォータフォール現象を示す平面図である。
【００３８】
図１を参照すると、ウォータフォール（ｗａｔｅｒｆａｌｌ）現象は、表示装置１０で明るい帯ＡＡ１と暗い帯ＡＡ２が上から下に流れるように視認される現象である。このようなウォータフォール現象は、いくつかの原因によって発生し得るが、そのうちの一つは、半導体パターンの突出部がバックライトユニットの光に反応して発生する。
【００３９】
半導体パターンとデータ配線パターンが一つのマスクを用いて形成される場合、ウェットエッチングの等方性とエッチバック工程などにより平面視においてデータ配線パターンが半導体パターンよりも小さい幅で形成される。即ち、半導体パターンは、平面視においてデータ配線パターンと重畳されない突出部を有するようになる。
【００４０】
半導体パターンは、一般的にアモルファスシリコン（ａ−Ｓｉ）から形成されるが、アモルファスシリコンは、入射される光量に応じて伝導率が変化する。従って、半導体パターンの突出部は、バックライトユニットから光が提供されるか否かに応じてデータ配線パターンを電極とするキャパシタの静電容量が変わる。その結果、表示装置１０から明るい帯ＡＡ１と暗い帯ＡＡ２が上から下に流れるように視認されるウォータフォール現象が発生する。
【００４１】
そこで、本発明では、このようなウォータフォール現象が発生することを防止して表示品質を改善できる表示装置を提供しようとする。
【００４２】
本明細書において表示装置は、液晶表示パネルであることを前提として説明したが、これに限定されるものではなく、本発明に係る表示装置は、有機発光表示装置やプラズマ表示装置にも適用できる。
【００４３】
以下、図２及び図３を参照して、本発明の一実施形態に係る表示装置を詳細に説明する。図２は、本発明の一実施形態に係る表示装置のブロック図であり、図３は図２に示された複数の画素ＰＸの内の任意の１つの画素ＰＸの概略構造を示す図である。
【００４４】
図２を参照すると、表示装置は、表示パネル３００、ゲート駆動部（ｇａｔｅ  ｄｒｉｖｅｒ）４００、データ駆動部（ｄａｔａ  ｄｒｉｖｅｒ）５００、信号制御部６００、及び階調電圧生成部８００を含む。
【００４５】
信号制御部６００は、ホストから入力される映像信号Ｒ、Ｇ、Ｂとデータイネーブル信号ＤＥ、水平、垂直同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃ、及びクロック信号ＭＣＬＫを含む制御信号を入力される。
【００４６】
信号制御部６００は、データ制御信号ＣＯＮＴ２と映像データ信号ＤＡＴをデータ駆動部５００に出力し、ゲートラインを選択するためのゲート制御信号ＣＯＮＴ１をゲート駆動部４００に出力する。一方、信号制御部６００は、光源を調節するため、光源制御信号を光源発生部（）に出力する。
【００４７】
階調電圧生成部８００は、画素ＰＸに供給される全体階調電圧又は限定された数の階調電圧（以下、「基準階調電圧」という。）を生成し、データ駆動部５００に出力する。基準階調電圧は、共通電圧Ｖｃｏｍに対して極性が異なる電圧を有する。
【００４８】
データ駆動部５００は、階調電圧生成部８００から基準階調電圧を入力され、信号制御部６００からデータ制御信号ＣＯＮＴ２と映像データ信号に応答して階調電圧を複数のデータ線Ｄｌ〜Ｄｍに出力する。階調電圧生成部８００が限られた数の基準階調電圧だけを提供する場合、データ駆動部５００は、基準階調電圧を分圧して、より多くの数の拡張された階調電圧を生成する。
【００４９】
データ駆動部５００は、データ線Ｄｌ〜Ｄｍに拡張された階調電圧を供給し、その際、共通電圧Ｖｃｏｍに対して同じ差の電圧であるが、毎フレームごとに異なる極性の電圧を交互に各々の画素に印加する。
【００５０】
ゲート駆動部４００は、ゲート制御信号ＣＯＮＴ１に応答して、複数のゲート線Ｇ１〜Ｇｎにゲート信号を順次に出力する。ゲート信号は、選択されたゲートラインと接続された薄膜トランジスタをターンオンできるゲートオン電圧Ｖｏｎと選択されないゲートと接続された薄膜トランジスタをターンオフできるゲートオフ電圧Ｖｏｆｆを有する。
【００５１】
図３は、図２に示された複数の画素ＰＸの内の任意の１つの画素ＰＸの概略構造を示す図である。
【００５２】
図２及び図３を参照すると、表示パネル３００は、第１の基板１００、第１の基板１００と対向する第２の基板２００、及びこれらの間に介在した液晶層３を含む。
【００５３】
第１の基板１００は、複数の行と複数の列からなる行列形式に配列された画素ＰＸ、同じ行の画素ＰＸが各々連結された複数のゲート線Ｇ１〜Ｇｎ、及び同じ列の画素ＰＸが各々連結された複数のデータ線Ｄ１〜Ｄｍを有する。
【００５４】
第１の基板１００上に画素電極ＰＥが配置され、第２の基板２００上に共通電極ＣＥが配置される。画素電極ＰＥ、共通電極ＣＥ、及び液晶層３は、液晶キャパシタＣｌｃを形成する。
【００５５】
共通電極ＣＥは、第２の基板２００上に配置され、共通電圧Ｖｃｏｍが供給される。ただし、これに限定されるものではなく、共通電極ＣＥは、第１の基板１００上に配置され得、画素電極ＰＥの形態に応じて線状又は棒状を有し得る。
【００５６】
液晶層３は、第１の基板１００と第２の基板２００との間に配置されたシール材（未図示）内に満たされている。液晶層３は、誘電体として機能する。シール材（未図示）は、第１の基板１００又は第２の基板２００の何れかに配置され、第１の基板１００と第２の基板２００を結合させる。
【００５７】
第１の基板１００と第２の基板２００は、シール材（図示せず）又は間隔材（図示せず）によって、約２．０μｍ〜５．０μｍのセル間隔、即ち、セルギャップ（ｃｅｌｌ  ｇａｐ）を保持し、より好ましくには、約３．３μｍ〜３．７μｍのセルギャップ（ｃｅｌｌ  ｇａｐ）を保持する。  
【００５８】
偏光子（図示せず）は、実質的に偏光子の偏光軸又は透過軸が直交するように、第１の基板１００と第２の基板２００の各々に配置できる。即ち、偏光子は、第１の基板１００の上部又は下部と、第２の基板２００の上部又は下部に配置できる。
【００５９】
表示パネル３００に駆動装置４００、５００、６００、８００が連結されて表示装置が製造される。駆動装置４００、５００、６００、８００は、一つの集積回路チップに形成されて表示パネル３００上に直接実装されるか、又は可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（未図示）上にＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で実装された後、表示パネル３００に付着されるか、又は別途の印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）（未図示）上に実装されて表示パネル３００に連結される。
【００６０】
図４は、本発明の一実施例に係る表示パネルの画素を示す平面図であり、図５は、図４のＩ−Ｉ’に沿って切断した断面図である。図６は、図４におけるゲート層導電体のみを別途示す平面図であり、図７は、図４における画素電極のみを別途示す平面図であり、図８は、図４における共通電極のみを別途示す平面図である。
【００６１】
図４〜図８を参照すると、第１の基板１００は、ソーダ石灰ガラス（ｓｏｄａ  ｌｉｍｅ  ｇｌａｓｓ）又はボロシリケートガラスなどの透明なガラスやプラスチックなどからなる絶縁基板である。
【００６２】
第１の基板１００上にゲート信号を伝達するゲート配線１２１、１２２、１２３、ストレージライン配線１２５、１２６、及びバックライト遮蔽電極１２８を含むゲート層導電体が配置される。
【００６３】
ゲート層導電体１２１、１２２、１２３、１２５、１２６、１２８は、アルミニウム（Ａｌ）とアルミニウム合金などのアルミニウム系の金属、銀（Ａｇ）と銀合金などの銀系の金属、銅（Ｃｕ）と銅合金などの銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などのモリブデン系の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）などから成り得る。
【００６４】
また、ゲート層導電体１２１、１２２、１２３、１２５、１２６、１２８は、物理的性質が異なる複数の導電膜（未図示）を含む多重膜構造を有し得る。例えば、多重膜構造のうち一つの導電膜は、信号遅延や電圧降下を低減できるように低比抵抗（ｌｏｗ  ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系金属、銀系金属、銅系金属などからなり、他の一つの導電膜は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性に優れた物質、例えばモリブデン系金属、クロム、チタン、タンタルなどから成る。
【００６５】
これらの組み合わせの良い例としては、クロム下部膜とアルミニウム上部膜、アルミニウム下部膜とモリブデン上部膜、及びチタン下部膜と銅上部膜などを挙げることができる。ただし、本発明はこれに限定されるものではなく、ゲート層導電体１２１、１２２、１２３、１２５、１２６、１２８は、様々な他のいくつかの金属と導電体から成り得る。
【００６６】
ゲート配線１２１、１２２、１２３は、一方向、例えば横方向に延びているゲートライン１２１、ゲートライン１２１から突出して突起状に形成されたゲート電極１２２、及びゲートライン１２１から突出して突起状に形成され、ゲート電極１２２と所定の間隔で離隔されたゲート補償部１２３を含む。
【００６７】
ゲートライン１２１は、第１バックライト遮蔽電極１２８と一定の間隔ｄを保持するため、所定の形態で折り曲げた折曲領域１２１ａを含む。
【００６８】
ゲート電極１２２は、ソース電極１６５及びドレイン電極１６６とともに薄膜トランジスタの三端子を構成する。
【００６９】
ゲート補償部１２３は、マスクの目合せズレ（ｍｉｓａｌｉｇｎｍｅｎｔ）などによりゲート電極１２２とドレイン電極１６６間の静電容量が画素ごとに変わることによる画質の低下を防止できる。
【００７０】
ストレージラインの配線１２５、１２６は一方向、例えば、横方向に延びている水平部１２５、及び水平部１２５から突出して延びた垂直部１２６を含む。
【００７１】
ストレージラインの配線１２５、１２６は、画素電極１８０の少なくとも一つの辺に沿って延長される。ストレージラインの配線１２５、１２６は、画素電極１８０と重畳する部分と、重畳しない部分がある。
【００７２】
ストレージラインの配線１２５、１２６が画素電極１８０と重畳する場合、開口率の低下を防止するために画素電極１８０の縁に沿って重畳される。ストレージラインの配線１２５、１２６は、外部からストレージ電圧が印加される。ストレージ電圧は直流電圧でも良い。
【００７３】
ストレージラインの配線１２５、１２６の水平部１２５は、バックライト遮蔽電極１２８と一定の間隔ｄを保持するため、所定の形態で折り曲げた折曲領域１２５ａを含む。
【００７４】
即ち、ゲート配線１２１、１２２、１２３とストレージラインの配線１２５、１２６は、バックライト遮蔽電極１２８から一定の間隔ｄ以上離隔されてフリンジフィールドの形成が防止されるので、画質の低下を防止できる。
【００７５】
バックライト遮蔽電極１２８は、薄膜トランジスタと画素電極１８０を連結するコンタクトホール１７５の下方に配置される。
【００７６】
バックライト遮蔽電極１２８が配置される位置は、薄膜トランジスタの形態及び画素電極１８０の形態に応じて変わり得る。また、画素電極１８０が互いに異なる電圧が印加される複数の副画素電極を含む場合、バックライト遮蔽電極１２８も複数個あり得る。
【００７７】
バックライト遮蔽電極１２８は、如何なる制御信号も供給されず、如何なる導電体（例えば、ゲート配線、データ配線、ストレージライン配線、及び画素電極）とも連結されない。即ち、バックライト遮蔽電極１２８は、電気的にフローティング（ｆｌｏａｔｉｎｇ）された島（ｉｓｌａｎｄ）状を有する。
【００７８】
バックライト遮蔽電極１２８は、第２のドレイン電極１６６ｂ又は画素電極接触部１８５のように円状又は多角状を有し、開口率を向上させるため、図面に示されたように、六角形状に形成される。
【００７９】
バックライト遮蔽電極１２８は、第２のドレイン電極１６６ｂ及び画素電極接触部１８５の重畳面積よりも大きい面積を有し、第２のドレイン電極１６６ｂに重畳される半導体層１４０（後述）を、第２のドレイン電極１６６ｂにより被覆されていない突出部を含めて平面視において被覆する。
【００８０】
バックライト遮蔽電極１２８は、バックライトユニット（未図示）の光が半導体層の突出部に照射されて、データ配線パターン１６６を電極とするキャパシタの静電容量が変わり、画素電極１８０の電位が影響を受けることを防止する。
【００８１】
ゲート配線１２１、１２２、１２３、ストレージライン配線１２５、１２６、及びバックライト遮蔽電極１２８は、同じ工程により同時に形成できる。
【００８２】
ゲート層導電体１２１、１２２、１２３、１２５、１２６、１２８が形成された第１の基板１００上にゲート絶縁膜１３０が配置される。ゲート絶縁膜１３０は、シリコン酸化物（ＳｉＯｘ）や窒化ケイ素（ＳｉＮｘ）を含みうる。また、ゲート絶縁膜１３０は、酸化アルミニウム、酸化チタン、酸化タンタル、又は酸化ジルコニウムをさらに含みうる。
【００８３】
ゲート絶縁膜１３０上に半導体層１４０が配置される。半導体層１４０は、後述するデータ配線１６２、１６５、１６６と実質的に重畳される。半導体層１４０は、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ、以下、ａ−Ｓｉ）、結晶質シリコン（ｐｏｌｙ−Ｓｉ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）のうち少なくとも一つ以上の元素を含む酸化物半導体（ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などから成り得る。
【００８４】
半導体層１４０上にオーミックコンタクト層１５５、１５６が配置される。オーミックコンタクト層１５５、１５６は、後述するソース／ドレイン電極１６５、１６６と半導体層１４０との間の接触特性を改善させる役割をする。オーミックコンタクト層１５５、１５６は、ソース電極１６５とドレイン電極１６６との間のチャネル（ｃｈａｎｎｅｌ）領域には配置されない。
【００８５】
ここで、オーミックコンタクト層１５５、１５６は、ｎ型不純物が高濃度にドーピングされたアモルファスシリコン（以下、ｎ＋型ａ−Ｓｉ）から成り得る。もし、ソース／ドレイン電極１６５、１６６と半導体層１４２との間の接触特性が十分に確保されれば、オーミックコンタクト層１５５、１５６は、省略できる。
【００８６】
半導体層１４０上にデータ配線１６２、１６５、１６６が配置される。データ配線１６２、１６５、１６６は、前述したゲート層導電体１２１、１２２、１２３、１２５、１２６、１２８と同じ材料で形成できる。
【００８７】
データ配線１６２、１６５、１６６は、データライン１６２、ソース電極１６５、及びドレイン電極１６６を含む。データライン１６２は、ゲートライン１２１と交差する方向、例えば、縦方向に形成されて、ゲートライン１２１とともに画素領域を定義する。
【００８８】
ソース電極１６５は、データライン１６２から分岐されてゲート電極１２２の上部まで延長される。
【００８９】
ドレイン電極１６６は、ゲート電極１２２と一部が重畳された第１のドレイン電極１６６ａ、第１のドレイン電極１６６ａから延長され、多角状を有する第２のドレイン電極１６６ｂ、及び第２のドレイン電極１６６ｂから延びてゲート補償部１２３と重畳される第３ドレイン電極１６６ｃを含む。ただし、これに限定されるものではなく、第２のドレイン電極１６６ｂの形態は、薄膜トランジスタ及び画素電極１８０の配置に応じて、円状又は四角状などのように様々な形態に変形できる。
【００９０】
薄膜トランジスタの動作時、電荷が移動するチャンネル（Ｃｈａｎｎｅｌ）は、ソース電極１６５とドレイン電極１６６との間の半導体層１４０内に形成される。
【００９１】
半導体層１４０とデータ配線１６２、１６５、１６６が同じマスクを使用して形成される場合、データ配線１６２、１６５、１６６は、チャネル（Ｃｈａｎｎｅｌ）領域を除いて、その下に形成された半導体層１４０と実質的に同じパターンを有することができる。
【００９２】
しかし、同じマスクを使用してエッチングする技術に応じて半導体層１４０は、データ配線１６２、１６５、１６６の両側の側壁から約３μｍ以下の一定の距離でデータ配線１６２、１６５、１６６によって覆われていない突出部を有することができる。
【００９３】
データ配線１６２、１６５、１６６が形成された結果物の全体構造上に保護膜１６９が配置される。保護膜１６９は、例えば、シリコン酸化物、シリコン窒化物、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）の有機物、又はａ−Ｓｉ：Ｃ：Ｏ、  ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質などを含む単一膜又は多重膜の構造を有する。
【００９４】
保護膜１６９上に色フィルタ１７０が配置される。色フィルタ１７０は、画素領域上にのみ配置されるか、又は、画素領域及び薄膜トランジスタが配置された領域上に配置することができる。
【００９５】
色フィルタ１７０は、赤、緑、青、シアン（ｃｙａｎ）、マゼンタ（ｍａｇｅｎｔａ）、イエロウ（ｙｅｌｌｏｗ）、及びホワイト（ｗｈｉｔｅ）の何れかでも良い。赤、緑、及び青、又はシアン（ｃｙａｎ）、マゼンタ（ｍａｇｅｎｔａ）、及びイエロウ（ｙｅｌｌｏｗ）のような３つの基本色が色を形成するための基本的な画素群で構成されうる。ただし、これに限定されるものではなく、色フィルタ１７０は、第２の基板２００上に配置されることができる。
【００９６】
図示されていないが、色フィルタ１７０上にキャッピング層（未図示）がさらに配置され得る。キャッピング層（未図示）は、色フィルタ１７０で発生する汚染物質の液晶層３への流入を防止する。キャッピング層（未図示）は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）又は炭素注入酸化ケイ素（ＳｉＯＣ）などの無機物又は有機物から成り得る。  
【００９７】
保護膜１６９、及び色フィルタ１７０を貫いて第２のドレイン電極１６６ｂの一部を露出させるコンタクトホール１７５が形成される。
【００９８】
色フィルタ１７０上にデータライン１６２に沿って周囲遮蔽電極１７２が配置される。第２遮蔽電極１７２は、データライン１６２よりも大きい幅を有し、平面視において、データライン１６２をカバーするように配置される。
【００９９】
また、色フィルタ１７０上にゲートライン１２１と平行に突出電極１７３が配置される。突出電極１７３は、第２遮蔽電極１７２と一体に形成されうる。周囲遮蔽電極１７２と突出電極１７３は、ブラック階調に対応する電圧を受信する。周囲遮蔽電極１７２及び突出電極１７３は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）又はＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの透明導電体から成り得る。周囲遮蔽電極１７２及び突出電極１７３は、後述する画素電極１８０と同じ工程により同時に形成でき、別途の絶縁層を介して電気的に絶縁される。
【０１００】
色フィルタ１７０上の画素領域に画素電極１８０が配置される。画素電極１８０は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）又はＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの透明導電体から成り得る。
【０１０１】
画素電極１８０は、図４及び図７に示すように、一方向に配列された複数の面電極１８１、各面電極１８１から延びた枝電極１８３ａ、１８３ｂ、１８３ｃ、１８３ｄ、コンタクトホール１７５を介して第２のドレイン電極１６６ｂと連結される画素電極接触部１８５、及び隣接する面電極１８１同志、及び面電極１８１と画素電極接触部１８５とを連結する連結電極１８７を含む。
【０１０２】
面電極１８１は、菱状でも良い。枝電極１８３ａ、１８３ｂ、１８３ｃ、１８３ｄは、面電極１８１の各辺から斜線の方向に延長される。このとき、枝電極１８３ａ、１８３ｂ、１８３ｃ、１８３ｄは、該当の辺に垂直な方向に沿って延長される。
【０１０３】
枝電極１８３ａ、１８３ｂ、１８３ｃ、１８３ｄの間の空間は、スリット（ｓｌｉｔ）として定義され、そのスリットによって液晶分子の長軸１８４方向が決定される。即ち、液晶分子の長軸１８４は、そのスリットの長手方向に向かう。
【０１０４】
画素電極接触部１８５は、バックライト遮蔽電極１２８又は第２のドレイン電極１６６ｂのように多角状を有するが、これに限定されるものではなく、円状のように多様な形態を有し得る。
【０１０５】
一方、図示されていないが、画素電極１８０上に下部配向膜が位置し得る。下部配向膜は、垂直配向膜でも良く、光反応性物質を含む配向膜でも良い。下部配向膜は例えば、ポリアミック酸（Ｐｏｌｙａｍｉｃ  ａｃｉｄ）、ポリシロキサン（Ｐｏｌｙｓｉｌｏｘａｎｅ）、及びポリイミド（Ｐｏｌｙｉｍｉｄｅ）の何れかの物質から成る。
【０１０６】
第２の基板２００は、ソーダ石灰ガラス（ｓｏｄａ  ｌｉｍｅ  ｇｌａｓｓ）又はボロシリケートガラスなどの透明なガラスやプラスチックなどからなる絶縁基板である。
【０１０７】
第２の基板２００上に遮光部材２１０が配置される。遮光部材２１０は、ブラックマトリックス（ｂｌａｃｋ  ｍａｔｒｉｘ）とも呼ばれ、クロム酸化物（ＣｒＯｘ）のような金属又は不透明の有機膜材料などを含みうる。
【０１０８】
遮光部材２１０は、バックライトユニット（未図示）からの光が画素ＰＸを通過するように画素ＰＸの形状とほぼ類似した多数の開口部を有する。また、遮光部材２１０は、第１の基板１００に形成されたゲートライン１２１、データライン１６２、及び薄膜トランジスタに対応する部分に形成される。ただし、これに限定されるものではなく、遮光部材２１０は例えば、第１の基板１００上に配置できる。
【０１０９】
遮光部材２１０の上にカバー膜２２０が配置される。カバー膜２２０は、遮光部材２１０などの下方の層の凹凸面を平坦化したり、下方の層からの不純物の溶出を防止する。ただし、これに限定されるものではなく、遮光部材２１０が第１の基板１００上に配置される場合、カバー膜２２０は、第１の基板１００の遮光部材２１０上に配置できる。
【０１１０】
カバー膜２２０の上に共通電極２３０が配置される。
【０１１１】
共通電極２３０は、図４及び図８に示すように、互いに交叉する水平電極２３０ａ及び垂直電極２３０ｂを含む十字形状を有することができる。水平電極２３０ａと垂直電極２３０ｂとの間の交叉部は、面電極１８１の中心部に位置する。
【０１１２】
画素は、複数の共通電極２３０を含み得る。この時、複数の共通電極２３０は、互いに連結される。例えば、複数の共通電極２３０は、一体に構成される。共通電極２３０は、画素電極１８０と同一の物質で作成できる。
【０１１３】
図示されていないが、共通電極２３０上には配向膜をさらに配置でき、配向膜は、垂直配向膜や光重合物質が含まれた、光配向された配向膜でも良い。光重合物質は、反応性モノマー又は反応性メソゲンでも良い。
【０１１４】
図９は、本発明の他の一実施例に係る表示パネルの画素を示す平面図である。
【０１１５】
図９を参照すると、画素電極１９０は、横枝電極１９２、縦枝電極１９４、及び横枝電極１９２と縦枝電極１９４とから各々分岐されて延びた複数の枝電極１９６ａ  、１９６ｂ、１９６ｃ、１９６ｄ、接続部１９７、画素電極接触部１９８を含む。
【０１１６】
横枝電極１９２と縦枝電極１９４は、「一」字型であり、横枝電極１９２と縦枝電極１９４は、互いに合わせて十字型の枝電極を形成する。
【０１１７】
ただし、これに限定されるものではなく、横枝電極１９２と縦枝電極１９４は、画素電極１９０の一側から中央に行くほど間隔が広くなる形状でも良い。
【０１１８】
第１の枝電極１９６ａは、横枝電極１９２と縦枝電極１９４から分岐されて左上方向に延長され、第２の電極１９６ｂは、横枝電極１９２と縦枝電極１９４から分岐されて右上方向に延長される。第３の枝電極１９６ｃは、横枝電極１９２と縦枝電極１９４から分岐されて左下方向に延長され、第４の枝電極１９６ｄは、横枝電極１９２と縦枝電極１９４から分岐されて右下方向に延長される。
【０１１９】
第１ないし第４の枝電極１９６ａ、１９６ｂ、１９６ｃ、１９６ｄの辺は、電界を歪曲して液晶分子３０２の傾斜方向を決定する電界の水平成分を作り、電界の水平成分は、第１ないし第４の枝電極１９６ａ、１９６ｂ、１９６ｃ、１９６ｄの辺にほぼ水平に形成される。従って、液晶分子３０２は、画素電極１９０の４つの副領域（Ｄａ〜Ｄｄ）で４つの異なる方向に配列される。
【０１２０】
接続部１９７は、縦枝電極１９４と画素電極接触部１９８を連結する。
【０１２１】
画素電極接触部１９８は、保護膜１６９、及び色フィルタ１７０に形成されたコンタクトホール１７５を介して第２のドレイン電極１６６ｂと接触する。
【０１２２】
画素電極接触部１９８は、バックライト遮蔽電極１２８又は第２のドレイン電極１６６ｂのように多角状を有するが、これに限定されず、円状、多角形のように多様な形態を有し得る。
【０１２３】
この場合、共通電極は、複数のスリット（切開部）を有していない平板電極の形態を有し得る。
【０１２４】
以上、添付の図面を参照して、本発明の一実施例を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明のその技術的思想や本質的な特徴を変更せずに、他の具体的な形で実施できることを理解できるだろう。従って、前述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解されなければならない。
【符号の説明】
【０１２５】
３      液晶層
１０      表示装置
１００      第１の基板
１２１〜１２８      ゲート層導電体（総称）
１２１〜１２３      ゲート配線（総称）
１２１、１２２、１２３      ゲートライン、ゲート電極、ゲート補償部
１２１ａ      折曲領域
１２５〜１２６      ストレージライン配線（総称）
１２５、１２６      ストレージライン配線の水平部、垂直部
１２８      バックライト遮蔽電極
１３０      ゲート絶縁膜
１４０      半導体層
１５５、１５６      オーミックコンタクト層
１６２、１６５、１６６      データ配線（総称）
１６２      データライン
１６５      ソース電極
１６６      ドレイン電極
１６６ａ、１６６ｂ、１６６ｃ      第１、第２、第３ドレイン電極
１６９      保護膜
１７０      色フィルタ
１７２      周囲遮蔽電極
１７３      突出電極
１７５      コンタクトホール
１８０      画素電極
１８１      面電極
１８３ａ、１８３ｂ、１８３ｃ、１８３ｄ      枝電極
１８４      液晶分子の長軸
１８５      画素電極接触部
１８７      連結電極
１９０      画素電極
１９２      横枝電極
１９４      縦枝電極
１９６ａ、１９６ｂ、１９６ｃ、１９６ｄ      第１、第２、第３、第４の枝電極
１９７      接続部
１９８      画素電極接触部
２００      第２の基板
２１０      遮光部材
２２０      カバー部材
２３０      共通電極
２３０ａ、２３０ｂ      水平電極、垂直電極
３００      表示パネル
３０２      液晶分子
４００      ゲート駆動部
５００      データ駆動部
６００      信号制御部
８００      階調電圧生成部
ＡＡ１      明るい帯
ＡＡ２      暗い帯
ＣＥ      共通電極
Ｃｌｃ      液晶キャパシタ
ＣＯＮＴ１      ゲート制御信号
ＣＯＮＴ２      データ制御信号
Ｄ１〜Ｄｍ      データ線
Ｄａ、Ｄｂ、Ｄｃ、Ｄｄ      画素電極の副領域
ＤＡＴ      映像データ信号
ＤＥ      デ−タイネーブル
Ｇ１〜Ｇｎ      ゲート線
Ｈｓｙｎｃ、Ｖｓｙｎｃ      水平同期信号、垂直同期信号
ＭＣＬＫ      クロック信号
ＰＥ      画素電極
ＰＸ      画素
Ｒ、Ｇ、Ｂ  映像信号
Ｖｃｏｍ  共通電圧
Ｖｏｎ、Ｖｏｆｆ  ゲートオン、ゲートオフ電圧
【図１】
2016212391.tif 000003
【図２】
2016212391.tif 000004
【図３】
2016212391.tif 000005
【図４】
2016212391.tif 000006
【図５】
2016212391.tif 000007
【図６】
2016212391.tif 000008
【図７】
2016212391.tif 000009
【図８】
2016212391.tif 000010
【図９】
2016212391.tif 000011