(57)【特許請求の範囲】
【請求項１】
相補形プッシュプル構成をなす第１および第２のトランジスタと、
前記第１のトランジスタに対しベース電流を供給する第１の定電流回路と、
前記第２のトランジスタに対しベース電流を供給する第２の定電流回路と、
信号入力端子および前記第１のトランジスタのベースにそれぞれベースおよびエミッタが接続され、前記第１の定電流回路の出力電流のうち前記信号入力端子に印加される入力電圧に応じた電流を流す第３のトランジスタと、
前記信号入力端子および前記第２のトランジスタのベースにそれぞれベースおよびエミッタが接続され、前記第２の定電流回路の出力電流のうち前記信号入力端子に印加される入力電圧に応じた電流を流す第４のトランジスタと、
前記第１の定電流回路の出力電流のうち前記第３のトランジスタが流すべき電流の一部を当該第３のトランジスタに代わって流すことにより当該第３のトランジスタに流れる電流をほぼ一定にする第１の電流供給回路および前記第２の定電流回路の出力電流のうち前記第４のトランジスタが流すべき電流の一部を当該第４のトランジスタに代わって流すことにより当該第４のトランジスタに流れる電流をほぼ一定にする第２の電流供給回路のうち少なくとも一方の電流供給回路を備えていることを特徴とするプッシュプル出力回路。
【請求項２】
前記第１の電流供給回路は、前記第３のトランジスタに流すべき電流のうち所定の電流値を超える分の電流を流すように構成され、
前記第２の電流供給回路は、前記第４のトランジスタに流すべき電流のうち所定の電流値を超える分の電流を流すように構成されていることを特徴とする請求項１記載のプッシュプル出力回路。
【請求項３】
前記第１の電流供給回路は、前記第３のトランジスタに流れる電流に応じた電流を流すように構成され、
前記第２の電流供給回路は、前記第４のトランジスタに流れる電流に応じた電流を流すように構成されていることを特徴とする請求項１記載のプッシュプル出力回路。
【請求項４】
前記第１の電流供給回路は、
前記第１の定電流回路の出力電流を流す第５のトランジスタと、
前記第３のトランジスタに流れる電流を検出する電流検出回路と、
この電流検出回路により検出された電流が所定の電流値を超えている場合に前記第５のトランジスタにベース電流を供給する制御回路とから構成され、
前記第２の電流供給回路は、
前記第２の定電流回路の出力電流を流す第６のトランジスタと、
前記第４のトランジスタに流れる電流を検出する電流検出回路と、
この電流検出回路により検出された電流が所定の電流値を超えている場合に前記第６のトランジスタにベース電流を供給する制御回路とから構成されていることを特徴とする請求項１ないし３の何れかに記載のプッシュプル出力回路。
【請求項５】
差動増幅回路と、この差動増幅回路の出力電圧を入力とする請求項１ないし４の何れかに記載したプッシュプル出力回路とを備えたことを特徴とするオペアンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相補形のプッシュプル出力回路およびそれを用いて構成されるオペアンプに関する。
【０００２】
【従来の技術】
図５は、オペアンプにおいて従来から用いられている相補形のプッシュプル出力回路１の電気的構成を示している。電源線２と３との間には、ＰＮＰ形のトランジスタＱ１、抵抗Ｒ１およびＮＰＮ形のトランジスタＱ２が接続され、抵抗Ｒ１とトランジスタＱ２のエミッタとの共通接続点は、プッシュプル出力回路１の出力ノードｎ２とされている。抵抗Ｒ１は、トランジスタＱ１、Ｑ２を通して流れる貫通電流（アイドリング電流）を抑制するとともに、過電流保護回路４における電流検出回路として機能するものである。
【０００３】
電源線２に接続されたトランジスタＱ３、Ｑ４、Ｑ５は、それぞれ共通ベース線５を通してバイアス電圧ＶBIASが与えられ、定電流回路として動作するようになっている。また、電源線３に接続されたトランジスタＱ６、Ｑ７は、共通のベース線６を有する定電流回路として動作するようになっている。
【０００４】
ＰＮＰ形のトランジスタＱ８およびＮＰＮ形のトランジスタＱ９は、それぞれ上記トランジスタＱ１およびＱ２の駆動用トランジスタで、そのベースはともにプッシュプル出力回路１の入力ノードｎ１に接続されている。
【０００５】
過電流保護回路４は、トランジスタＱ４、Ｑ１０、Ｑ１１、Ｑ１２、およびトランジスタＱ１２のベース・エミッタ間に接続された上記抵抗Ｒ１から構成されている。抵抗Ｒ１に出力電流Ｉｏが流れて抵抗Ｒ１の両端電圧がＶｆ（約０．７Ｖ）を超えるとトランジスタＱ１２がオンとなり、トランジスタＱ１のベース電位を下げるようになっている。
【０００６】
【発明が解決しようとする課題】
上記構成を持つ相補形のプッシュプル出力回路１は、いわゆるＢ級の出力回路であって、入力電圧Ｖｉに対する出力電圧Ｖｏの不感帯を縮小し、クロスオーバー歪みの低減が図られている。この場合、トランジスタＱ１、Ｑ２、Ｑ８、Ｑ９の各ベース・エミッタ間電圧の絶対値をＶBE(Q1)、ＶBE(Q2)、ＶBE(Q8)、ＶBE(Q9)とし、抵抗Ｒ１の両端電圧をＶ(R1)とすれば、電圧Ｖ(R1)は次の（１）式で示す値となる。
Ｖ(R1)＝−ＶBE(Q2)＋ＶBE(Q9)＋ＶBE(Q8)−ＶBE(Q1)            …（１）
【０００７】
理想的には（１）式に示す電圧Ｖ(R1)が常に０Ｖとなることが望ましいが、各トランジスタのベース・エミッタ間電圧ＶBEは一定ではなく、コレクタ電流が増加するに従って（その絶対値が）上昇する特性を有している。このため、入力電圧Ｖｉや負荷変動により出力電流Ｉｏが変化すると、トランジスタＱ１、Ｑ２のコレクタ電流および駆動用のトランジスタＱ８、Ｑ９のコレクタ電流が変化して、電圧Ｖ(R1)は０Ｖから正または負の電圧に変化する。
【０００８】
その結果、電圧Ｖ(R1)が正の電圧となる場合には、入力電圧Ｖｉが入力信号０の状態に対応した電圧値においてトランジスタＱ１、Ｑ２にアイドリング電流が流れ、プッシュプル出力回路１ひいてはオペアンプの消費電流が増大してしまう。また、電圧Ｖ(R1)が負の電圧となる場合には、入力電圧Ｖｉが入力信号０の状態に対応した電圧値付近において不感帯が発生し、クロスオーバー歪みが発生してしまう。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、動作状態が変化しても消費電流の増加とクロスオーバー歪みの増大とを極力抑えることができる相補形のプッシュプル出力回路およびそれを用いて構成されるオペアンプを提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載した手段によれば、信号入力端子に印加された入力電圧は、第３および第４のトランジスタのベースに与えられ、それぞれ第３および第４のトランジスタのベース・エミッタ間電圧だけシフトされた上で、相補形プッシュプル構成をなす第１および第２のトランジスタのベースに与えられる。第３および第４のトランジスタは、それぞれ入力電圧に応じて第１および第２の定電流回路の出力電流のうち自己に流す電流を制御することにより、第１および第２のトランジスタのベース電流を制御する。これにより、本プッシュプル出力回路はＢ級の出力回路として動作する。
【００１１】
第１の電流供給回路は、第１の定電流回路の出力電流のうち第３のトランジスタが流すべき電流の一部を当該第３のトランジスタに代わって流し、入力電圧が変化したり負荷が変動したりして動作状態に変動が生じても第３のトランジスタに流れるコレクタ電流がほぼ一定となる。その結果、動作状態の変動による第３のトランジスタのベース・エミッタ間電圧の変化が小さくなって、第１ないし第４のトランジスタのベース・エミッタ間電圧のアンバランスに基づく消費電流の増加およびクロスオーバー歪みの増大を極力抑えることができる。
【００１２】
第２の電流供給回路を設けた場合も、同様にして動作状態の変動による第４のトランジスタのベース・エミッタ間電圧の変化が小さくなり、上述同様の効果を得ることができる。さらに、第１および第２の電流供給回路をともに設ければ、第３および第４のトランジスタのベース・エミッタ間電圧の変化がともに小さくなるので、消費電流の増加およびクロスオーバー歪みの増大をより一層抑えることができる。
【００１３】
請求項２に記載した手段によれば、第１、第２の電流供給回路は、それぞれ第３、第４のトランジスタに流すべき電流のうち所定の電流値を超える分の電流を流すので、第３、第４のトランジスタには一定（またはほぼ一定）の電流しか流れず、第３、第４のトランジスタのベース・エミッタ間電圧の変化が一層小さくなる。これにより、消費電流の増加およびクロスオーバー歪みの増大をより一層抑えることができる。
【００１４】
請求項３に記載した手段によれば、第１、第２の電流供給回路はそれぞれ第３、第４のトランジスタに流れる電流に応じた電流（例えば比例する電流）を流すので、動作状態の変動による第３、第４のトランジスタの電流変化量は小さくなる。これにより、消費電流の増加およびクロスオーバー歪みの増大を一層抑えることができる。
【００１５】
請求項４に記載した手段によれば、第１の電流供給回路について、第１の定電流回路の出力電流を流す第５のトランジスタを設け、制御回路は、電流検出回路により検出された第３のトランジスタに流れる電流が所定の電流値を超えている場合に第５のトランジスタをオン動作させる。第２の電流供給回路も同様に動作する。
【００１６】
これにより、第３、第４のトランジスタに流れる電流に基づいた２値化制御が行われ、従来構成のものに対し、動作状態の変動による第３、第４のトランジスタの電流変化量ひいてはベース・エミッタ間電圧の変化量が小さくなって、上述した効果と同様の効果が得られる。また、上記請求項２、３に記載した手段との組み合わせにより、一層の効果が得られる。
【００１７】
請求項５に記載した手段によれば、オペアンプは、入力電圧が変化したり負荷が変動したりして動作状態が変動した場合でも、歪みの小さい電圧を出力し続けることができる。また、負荷変動などによりオペアンプの動作状態が変動しても第１および第２のトランジスタを通して流れるアイドリング電流を低減でき、その分オペアンプの消費電流を下げることができる。
【００１８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図３を参照しながら説明する。
図１は、車両のＥＣＵ(Electronic Control Unit) などで用いられる集積回路装置（ＩＣ）に内蔵されたオペアンプの電気的構成を示している。この図１に示すオペアンプ２１は、高入力インピーダンス、高スルーレート、低消費電流を特徴としており、差動増幅回路２２と相補形Ｂ級のプッシュプル出力回路２３（以下、出力回路２３と称す）とから構成されている。
【００１９】
まず、オペアンプ２１の電源系統およびバイアス系統に関する構成について説明する。
電源線２４は、ＩＣの正側電源端子から図示しないイグニッションスイッチを介してバッテリの正極端子に接続され、電源線２５は、ＩＣのグランド側電源端子からバッテリの負極端子に接続されるようになっている。この接続状態においてイグニッションスイッチがオンされると、電源線２４と２５との間にバッテリ電圧ＶＢ（例えば１４Ｖ）が供給される。
【００２０】
ＰＮＰ形トランジスタＱ２１〜Ｑ２９は定電流回路として動作するもので、それぞれのベースはバイアス電圧ＶBIASを有する共通ベース線２６に接続されている。トランジスタＱ２１とＱ２２のエミッタは抵抗Ｒ２１を介して電源線に２４に接続されており、トランジスタＱ２３〜Ｑ２９のエミッタは直接電源線２４に接続されている。同様に、ＮＰＮ形トランジスタＱ３０〜Ｑ３４も定電流回路として動作し、それぞれのベースは共通ベース線２７に接続されている。トランジスタＱ３０とＱ３１のエミッタは直接電源線２５に接続され、トランジスタＱ３２、Ｑ３３、Ｑ３４のエミッタはそれぞれ抵抗Ｒ２２、Ｒ２３、Ｒ２４を介して電源線２５に接続されている。
【００２１】
ここで、トランジスタＱ２６とＱ２７、トランジスタＱ２８とＱ２９およびトランジスタＱ３３とＱ３４はそれぞれ並列接続されており、トランジスタＱ２８、Ｑ２９のコレクタとダイオード接続されたトランジスタＱ３０のコレクタとが接続されている。
【００２２】
続いて、差動増幅回路２２の構成について説明する。
ＮＰＮ形トランジスタＱ３５、Ｑ３６およびこれらを駆動するＰＮＰ形トランジスタＱ３７、Ｑ３８は差動入力トランジスタである。トランジスタＱ３７、Ｑ３８を付加することにより入力バイアス電流を低減することができる。トランジスタＱ３５、Ｑ３６のコレクタはそれぞれトランジスタＱ２３、Ｑ２４のコレクタに接続されており、エミッタはそれぞれ抵抗Ｒ２５、Ｒ２６を介してトランジスタＱ３４とＱ３５との共通のコレクタに接続されている。
【００２３】
トランジスタＱ３５、３６のベースは、それぞれトランジスタＱ３７、Ｑ３８のエミッタに接続されており、さらに抵抗Ｒ２７、Ｒ２８を介してマルチコレクタタイプのトランジスタＱ２２の相異なるコレクタに接続されている。また、コレクタ接地されたトランジスタＱ３７、Ｑ３８の各ベースには、それぞれ抵抗Ｒ２９、Ｒ３０を介して反転入力電圧Ｖinm 、非反転入力電圧Ｖinp が入力されるようになっている。
【００２４】
さらに、トランジスタＱ３７、Ｑ３８のベースには、ベース電流補償回路２８が接続されている。このベース電流補償回路２８は、トランジスタＱ３７、Ｑ３８のベース電流を自らに流すことにより、オペアンプ２１の入力バイアス電流を一層小さい値にまで低減するものである。これにより、オペアンプ２１の入力段は、高入力インピーダンスとなっている。
【００２５】
このベース電流補償回路２８において、コレクタ接地されたトランジスタＱ３９およびそのエミッタとトランジスタＱ２１のコレクタとの間に接続された抵抗Ｒ３１は、それぞれトランジスタＱ３７、Ｑ３８および抵抗Ｒ２７、Ｒ２８と同一特性（同一値）とされており、トランジスタＱ３７、Ｑ３８、Ｑ３９には等しい電流が流れるようになっている。トランジスタＱ３９のベースと電源線２５との間にはトランジスタＱ４０が接続され、このトランジスタＱ４０とともにカレントミラー回路を構成するとランジスタＱ４１、Ｑ４２のコレクタは、それぞれトランジスタＱ３７、Ｑ３８のベースに接続されている。
【００２６】
さて、トランジスタＱ３５、Ｑ３６のコレクタには、それぞれＰＮＰ形トランジスタＱ４３、Ｑ４４のエミッタが接続されており、これらトランジスタＱ４３、Ｑ４４のコレクタは、それぞれトランジスタＱ４５と抵抗Ｒta、トランジスタＱ４６と抵抗Ｒtbを介して電源線２５に接続されている。抵抗ＲtaとＲtbはレーザトリミング用の抵抗であり、このトリミングによってオペアンプ２１のオフセット電圧を極めて小さくできる。また、トランジスタＱ４３、Ｑ４４は、トランジスタＱ３５、Ｑ３６に流れる差動電流に基づいて動作し、オペアンプ２１の高スルーレート化に寄与している。
【００２７】
トランジスタＱ４３とＱ４４のベースは、共通に接続された上でトランジスタＱ３２のコレクタに接続されており、さらにダイオード接続されたトランジスタＱ４７とＱ４８を介して電源線２４に接続されている。トランジスタＱ４３とＱ４４のベースも共通に接続されており、全体として能動負荷を構成している。トランジスタＱ４５のコレクタは差動増幅回路２２の出力ノードｎ１（従って出力回路２３の入力ノード）であって、その出力ノードｎ１と電源線２５との間には位相補償用のコンデンサＣ２１が接続されている。
【００２８】
本発明の特徴部分である出力回路２３は以下のように構成されている。
相補形の関係を有するＰＮＰ形のトランジスタＱ４９（第１のトランジスタに相当）およびＮＰＮ形のトランジスタＱ５０（第２のトランジスタに相当）の各コレクタはそれぞれ電源線２４および２５に接続され、各エミッタは抵抗Ｒ３２を介して接続されている。抵抗Ｒ３２とトランジスタＱ５０のエミッタとの共通接続点は、出力回路２３の出力ノードｎ２とされている。抵抗Ｒ３２は、トランジスタＱ４９、Ｑ５０を通して流れる貫通電流（アイドリング電流）を抑制するとともに、後述する過電流保護回路２９における電流検出回路として機能するものである。
【００２９】
ＰＮＰ形のトランジスタＱ５１（第３のトランジスタに相当）およびＮＰＮ形のトランジスタＱ５２（第４のトランジスタに相当）は、それぞれ上記トランジスタＱ４９およびＱ５０の駆動用トランジスタで、そのベースはともに出力回路２３の入力ノードｎ１（信号入力端子に相当）に接続されている。トランジスタＱ５１のエミッタは、トランジスタＱ４９のベースとトランジスタＱ２５のコレクタに接続され、トランジスタＱ５１のコレクタは電源線２５に接続されている。また、トランジスタＱ５２のエミッタは、トランジスタＱ５０のベースとトランジスタＱ３１のコレクタに接続され、トランジスタＱ５２のコレクタは抵抗Ｒ３３を介して電源線２４に接続されている。ここで、定電流回路として動作するトランジスタＱ２５、Ｑ３１は、それぞれ本発明でいう第１の定電流回路、第２の定電流回路に相当する。
【００３０】
電源線２４とトランジスタＱ３１のコレクタとの間には、電流供給回路３０（第２の電流供給回路に相当）が接続されている。並列接続されたＮＰＮ形のトランジスタＱ５３、Ｑ５４（第６のトランジスタに相当）のコレクタおよびエミッタは、それぞれ電源線２４およびトランジスタＱ３１のコレクタに接続されており、ベースはＰＮＰ形トランジスタＱ５５のコレクタ・エミッタ間を介して電源線２４に接続されている。トランジスタＱ５５のベースは、トランジスタＱ５２のコレクタに接続されている。ここで、抵抗Ｒ３３は、トランジスタＱ５２に流れるコレクタ電流を検出する電流検出回路に相当し、トランジスタＱ５５は、その検出された電流が所定の電流値を超えている時にトランジスタＱ５３、Ｑ５４にベース電流を供給する制御回路に相当する。
【００３１】
過電流保護回路２９は、並列接続されたトランジスタＱ２６、Ｑ２７、このトランジスタＱ２６、Ｑ２７と電源線２５との間に接続されたトランジスタＱ５６、このトランジスタＱ５６とともにカレントミラー回路を構成するトランジスタＱ５７、トランジスタＱ４９のベースとトランジスタＱ５７のコレクタとの間に接続されたトランジスタＱ５８、およびトランジスタＱ５８のベース・エミッタ間に接続された上記抵抗Ｒ３２から構成されている。抵抗Ｒ３２に出力電流Ｉｏが流れて抵抗Ｒ３２の両端電圧がＶｆ（約０．７Ｖ）を超えるとトランジスタＱ５８がオンとなり、トランジスタＱ４９のベース電位が下がってトランジスタＱ４９がオフするようになっている。
【００３２】
次に、オペアンプ２１の動作、特に出力回路２３の動作について図２および図３も参照しながら説明する。
オペアンプ２１の差動増幅回路２２は、例えば車両の各部に配設されたセンサなどから入力される非反転入力電圧Ｖinp と反転入力電圧Ｖinm とを差動増幅し、その増幅した電圧をノードｎ１から出力する。上述したように、差動増幅回路２２は高入力インピーダンスであって且つオフセット電圧に対するトリミングがなされているため、センサからの入力電圧を誤差なく高精度に増幅することができる。また、高スルーレートを有しているため、高い周波数成分を含んでいる信号も精度良く増幅することができる。
【００３３】
出力回路２３は、差動増幅回路２２から入力した電圧Ｖｉを電流増幅する。オペアンプ２１は通常フィードバックをかけた状態で用いられ、この状態では出力電圧Ｖｏひいては入力電圧Ｖｉに所定のバイアス電圧が与えられる。出力回路２３は、このバイアス電圧よりも高い電圧を出力する場合には、トランジスタＱ４９を通して電流Ｉｏを出力し（ソース動作）、上記バイアス電圧よりも低い電圧を出力する場合には、トランジスタＱ５０を通して電流Ｉｏを出力する（シンク動作）。そして、トランジスタＱ４９とＱ５０の動作切り替わり時に発生するクロスオーバー歪みを低減するため、トランジスタＱ５１とＱ５２が接続されており、入力電圧Ｖｉに対する出力電圧Ｖｏの不感帯を縮小している。
【００３４】
「発明が解決しようとする課題」でも説明したが、トランジスタＱ４９、Ｑ５０、Ｑ５１、Ｑ５２の各ベース・エミッタ間電圧の絶対値をＶBE(Q49) 、ＶBE(Q50) 、ＶBE(Q51) 、ＶBE(Q52) とし、抵抗Ｒ３２の両端電圧をＶ(R32) とすれば、電圧Ｖ(R32) は次の（２）式で示す値となる。
Ｖ(R32) ＝−ＶBE(Q50) ＋ＶBE(Q52) ＋ＶBE(Q51) −ＶBE(Q49)   …（２）
【００３５】
本実施形態では、以下に説明するように出力電流Ｉｏの変化に対してトランジスタＱ５２のベース・エミッタ間電圧ＶBE(Q52) が一定になるように制御することにより、電圧Ｖ(R32) の変動を抑え、電圧Ｖ(R32) が極力０Ｖに近い電圧を維持できるようになっている。
【００３６】
トランジスタＱ３１が出力する定電流Ｉ(Q31)は、トランジスタＱ５０に最大出力電流が流れている時の当該トランジスタＱ５０のベース電流ＩB(Q50)よりも大きい値に設定されている。定電流Ｉ(Q31)とベース電流ＩB(Q50)との差分電流はトランジスタＱ５２に流れる。そして、抵抗Ｒ３３の両端電圧がＶｆ（約０．７Ｖ）を超える場合にトランジスタＱ５５がオンとなり、トランジスタＱ５３、Ｑ５４にベース電流が供給されて当該トランジスタＱ５３、Ｑ５４がオン状態となる。
【００３７】
その結果、定電流Ｉ(Q31)とベース電流ＩB(Q50)との差分電流は、トランジスタＱ５２とトランジスタＱ５３、Ｑ５４の並列回路との２系統を通して流れ、しかも差分電流の大部分は、トランジスタＱ５２ではなくトランジスタＱ５３、Ｑ５４の並列回路に流れることになる。
【００３８】
図２および図３は、それぞれトランジスタＱ５０に流れる出力電流Ｉｏに対するトランジスタＱ５３、Ｑ５４の並列回路に流れる電流Ｉ１およびトランジスタＱ５２に流れる電流Ｉ２の特性を示すシミュレーション結果である。このシミュレーションでは、定電流Ｉ(Q31)の値は約６００μＡに設定されている。
【００３９】
出力電流Ｉｏが０ｍＡから１０ｍＡまで増加するのに伴ってベース電流ＩB(Q50)が増加する場合、トランジスタＱ５３、Ｑ５４に流れる電流Ｉ１は数十μＡ減少する一方、トランジスタＱ５２に流れる電流Ｉ２は１２．８μＡのままほとんど変化していないことが分かる。一般にトランジスタのベース・エミッタ間電圧はコレクタ電流に依存して変化するので、トランジスタＱ５２に流れる電流Ｉ２が一定化されれば、そのベース・エミッタ間電圧ＶBE(Q52) も一定化される。その結果、所定条件の下で電圧Ｖ(R32) が０Ｖとなるように設定されていれば、出力電流Ｉｏが変化しても電圧Ｖ(R32) を極力０Ｖに近い電圧を維持できる。
【００４０】
出力電流Ｉｏが１０ｍＡ以上に増加すると、電流Ｉ１が急激に減少し、やがてトランジスタＱ５３、Ｑ５４がオフ状態に移行する。この場合、電流Ｉ２も４μＡ以下にまで減少しているが、これは出力電流ＩｏがトランジスタＱ５０の電流出力能力の限界に近くなり、トランジスタＱ５０の電流増幅率ｈFEが急減してベース電流ＩB(Q50)が急増したことによる。
【００４１】
以上説明したように、オペアンプ２１に用いた相補形のプッシュプル出力回路２３は、トランジスタＱ４９、Ｑ５０を駆動するトランジスタＱ５１、Ｑ５２を設けてＢ級動作とされているので、クロスオーバー歪みの低減が図られている。そして、トランジスタＱ５２に対しエミッタが共通となるようにトランジスタＱ５３、Ｑ５４の並列回路を設け、トランジスタＱ３１が出力する一定電流（約６００μＡ）とトランジスタＱ５０のベース電流ＩB(Q50)との差分電流のうち一定電流（１２．８μＡ）を超える大部分の電流を、トランジスタＱ５２に代わりトランジスタＱ５３、Ｑ５４の並列回路が流すように構成した。
【００４２】
これにより、出力電流Ｉｏが変動してもトランジスタＱ５２のコレクタ電流ひいてはベース・エミッタ間電圧ＶBE(Q52) が一定となるように制御され、電圧Ｖ(R32) の変動が抑えられて電圧Ｖ(R32) が極力０Ｖに近い電圧を維持できる。一般に、電圧Ｖ(R32) が正の電圧となる場合には、トランジスタＱ４９、Ｑ５０に電圧Ｖ(R32) に応じたアイドリング電流が流れ、電圧Ｖ(R32) が負の電圧となる場合には、不感帯が発生しクロスオーバー歪みが発生する。従って、出力電流Ｉｏにかかわらず電圧Ｖ(R32) を極力０Ｖに近い電圧に維持できる本出力回路２３を用いれば、負荷変動や出力電圧Ｖｏなどの動作状態の変動にかかわらず不感帯を縮小でき、オペアンプ２１の消費電流およびクロスオーバー歪みを極力抑制することが可能となる。
【００４３】
また、出力電流Ｉｏの増大によりベース電流ＩB(Q50)が増加すると、トランジスタＱ５３、Ｑ５４の並列回路に流れる電流が減少しやがて０となり、トランジスタＱ３１が出力する電流は全てトランジスタＱ５０のベース電流ＩB(Q50)となる。従って、トランジスタＱ５３、Ｑ５４の付加に起因してトランジスタＱ５０の駆動能力が低下することもない。
【００４４】
さらに、トランジスタＱ５２に流れる電流を抵抗Ｒ３３で検出し、その電流がトランジスタＱ５５のＶｆを超えている場合にトランジスタＱ５３、Ｑ５４の並列回路がオンとなる２値化制御（オンオフ制御）としたので、回路構成が簡単となる。また、抵抗Ｒ３３の抵抗値を調整することにより、そのしきい値の調整が容易となる。
【００４５】
(第２の実施形態)
次に、本発明の第２の実施形態についてプッシュプル出力回路の電気的構成を示す図４を参照しながら説明する。
図４に示す出力回路３１は、図１に示した出力回路２３と比較して、トランジスタＱ３１に対する電流供給回路３０に替えてトランジスタＱ２５に対する電流供給回路３２を備えた点が異なっている。その他の同一構成部分には同一符号を付して示している。
【００４６】
電流供給回路３２（第１の電流供給回路に相当）は、トランジスタＱ２５のコレクタと電源線２５との間に接続されている。並列接続されたＰＮＰ形のトランジスタＱ５９、Ｑ６０（第５のトランジスタに相当）のコレクタおよびエミッタは、それぞれ電源線２５およびトランジスタＱ２５のコレクタに接続されており、ベースはＮＰＮ形トランジスタＱ６１のコレクタ・エミッタ間を介して電源線２５に接続されている。トランジスタＱ６１のベースは、トランジスタＱ５１のコレクタに接続されているとともに、抵抗Ｒ３４を介して電源線２５に接続されている。
【００４７】
ここで、抵抗Ｒ３４は、トランジスタＱ５１に流れるコレクタ電流を検出する電流検出回路に相当し、トランジスタＱ６１は、その検出された電流が所定の電流値を超えている時にトランジスタＱ５９、Ｑ６０にベース電流を供給する制御回路に相当する。この電流供給回路３２は上述した電流供給回路３０と同様に動作するので、本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００４８】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１の実施形態に示した電流供給回路３０と第２の実施形態に示した電流供給回路３２との両者を備えた構成としても良い。この構成によれば、出力電流Ｉｏが変動してもトランジスタＱ５１のベース・エミッタ間電圧ＶBE(Q51) とトランジスタＱ５２のベース・エミッタ間電圧ＶBE(Q52) とがともに一定となるように制御されるので、電圧Ｖ(R32) の変動が一層抑えられて電圧Ｖ(R32) はより０Ｖに近い電圧を維持できる。その結果、トランジスタＱ４９〜Ｑ５２のベース・エミッタ間電圧のアンバランスに基づく消費電流の増加およびクロスオーバー歪みの増大をより一層抑えることができる。
【００４９】
トランジスタＱ５１、Ｑ５２に流れる電流に応じた電流例えば比例した電流を流すように電流供給回路を構成しても良い。この構成によっても、出力電流Ｉｏの変動に対しトランジスタＱ５１、Ｑ５２に流れる電流の変化幅が小さくなるので、電圧Ｖ(R32) の変動を抑える効果が得られる。
【００５０】
相補形Ｂ級のプッシュプル出力回路には、トランジスタＱ４９のベースとトランジスタＱ５０のベースとの間にトランジスタＱ５１、Ｑ５２に替えて２つのダイオードを直列に接続した構成としたものがある。この場合には、ダイオードの直列回路に電流供給回路を並列に接続し、ダイオードに流れる電流を一定化する構成とすれば良い。
【００５１】
素子温度を検出する温度検出手段を設け、それにより検出された温度に基づいてトランジスタＱ５３、Ｑ５４の並列回路、トランジスタＱ５９、Ｑ６０の並列回路に流す電流を制御する温度補償回路を付加しても良い。
出力回路２３、３１は、差動増幅回路２２と組み合わせてオペアンプとして用いる他、単独でまたは他の回路と組み合わせて種々のアンプとして用いることができる。
過電流保護回路２９は必要に応じて設ければ良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すオペアンプの電気的構成図
【図２】トランジスタＱ５０に流れる出力電流Ｉｏに対するトランジスタＱ５３、Ｑ５４の並列回路に流れる電流Ｉ１のシミュレーションによる特性図
【図３】トランジスタＱ５０に流れる出力電流Ｉｏに対するトランジスタＱ５２に流れる電流Ｉ２のシミュレーションによる特性図
【図４】本発明の第２の実施形態を示すプッシュプル出力回路の電気的構成図
【図５】従来技術を示す図４相当図
【符号の説明】
２１はオペアンプ、２２は差動増幅回路、２３、３１はプッシュプル出力回路、３０は電流供給回路（第２の電流供給回路）、３２は電流供給回路（第１の電流供給回路）、Ｑ２５はトランジスタ（第１の定電流回路）、Ｑ３１はトランジスタ（第２の定電流回路）、Ｑ４９はトランジスタ（第１のトランジスタ）、Ｑ５０はトランジスタ（第２のトランジスタ）、Ｑ５１はトランジスタ（第３のトランジスタ）、Ｑ５２はトランジスタ（第４のトランジスタ）、Ｑ５３、Ｑ５４はトランジスタ（第６のトランジスタ）、Ｑ５５、Ｑ６１はトランジスタ（制御回路）、Ｑ５９、Ｑ６０はトランジスタ（第５のトランジスタ）、Ｒ３３、Ｒ３４は抵抗（電流検出回路）、ｎ１は入力ノード（信号入力端子）である。
【図１】
0003906711.tif 000002
【図２】
0003906711.tif 000003
【図３】
0003906711.tif 000004
【図４】
0003906711.tif 000005
【図５】
0003906711.tif 000006