(57)【特許請求の範囲】
【請求項１】
第１駆動トランジスタ、第２駆動トランジスタ、第１負荷トランジスタ、第２負荷トランジスタ、第１転送トランジスタおよび第２転送トランジスタを含むメモリセルを備えた半導体記憶装置であって、
第１および第２ゲート電極層、第１および第２ドレイン−ドレイン接続層、第１および第２ドレイン−ゲート接続層、ソースコンタクト層を備え、
前記第１ゲート電極層は、前記第１駆動トランジスタおよび前記第１負荷トランジスタのゲート電極を含み、
前記第２ゲート電極層は、前記第２駆動トランジスタおよび前記第２負荷トランジスタのゲート電極を含み、
前記第１ゲート電極層と前記第２ゲート電極層との間の領域であるゲート電極層間領域には、前記第１および前記第２駆動トランジスタのソース領域が位置し、
前記ソースコンタクト層は、前記ゲート電極層間領域上に収まっており、
前記第１および前記第２ドレイン−ドレイン接続層は、前記第１および前記第２ゲート電極層より上の層に位置し、
平面的には、前記第１ドレイン−ドレイン接続層と前記第２ドレイン−ドレイン接続層との間に、前記第１および前記第２ゲート電極層が位置し、
前記第１ドレイン−ドレイン接続層は、前記第１駆動トランジスタのドレイン領域と前記第１負荷トランジスタのドレイン領域を接続し、
前記第２ドレイン−ドレイン接続層は、前記第２駆動トランジスタのドレイン領域と前記第２負荷トランジスタのドレイン領域を接続し、
前記第１および前記第２ドレイン−ゲート接続層は、前記第１および前記第２ドレイン−ドレイン接続層より上の層に位置し、
前記第１ドレイン−ゲート接続層は、前記第１ドレイン−ドレイン接続層と前記第２ゲート電極層を接続し、
前記第２ドレイン−ゲート接続層は、前記第２ドレイン−ドレイン接続層と前記第１ゲート電極層を接続し、
前記半導体記憶装置は、ワード線を備え、
前記ワード線は、前記第１および前記第２駆動トランジスタ側に位置し、
前記ワード線は、前記第１および前記第２転送トランジスタのゲート電極を含み、
前記ワード線は、直線状のパターンであり、
前記半導体記憶装置は、
第３転送トランジスタおよび第４転送トランジスタを含む他のメモリセルと、
第１および第２ビット線と、
他のワード線と、
ウェルコンタクト領域と、を備え、
前記他のメモリセルは、前記メモリセルと隣接して位置し、
前記第３転送トランジスタは、前記第１転送トランジスタと、前記第１ビット線が接続される第１ソース／ドレイン領域を共用し、
前記第４転送トランジスタは、前記第２転送トランジスタと、前記第２ビット線が接続される第２ソース／ドレイン領域を共用し、
前記他のワード線は、前記第３および前記第４転送トランジスタのゲート電極を含み、
前記他のワード線は、直線状のパターンであり、
前記ウェルコンタクト領域は、前記ワード線と前記他のワード線との間に位置し、
前記他のメモリセルは、前記メモリセルと、前記ウェルコンタクト領域を共用し、
前記第１および前記第２駆動トランジスタ、並びに、前記第１および前記第２負荷トランジスタは、フリップフロップを構成し、
前記フリップフロップは、前記第１および前記第２転送トランジスタを介して、前記第１および前記第２ビット線と接続されている、半導体記憶装置。
【請求項２】
請求項１において、
前記ソースコンタクト層は、前記ソース領域上に収まっている、半導体記憶装置。
【請求項３】
請求項１または２において、
前記ソース領域と前記ウェルコンタクト領域の間には、前記ワード線が位置する、半導体記憶装置。
【請求項４】
請求項１〜３のいずれかにおいて、
コンタクトパッド層を備え、
前記コンタクトパッド層は、前記ウェルコンタクト領域並びに前記第１および前記第２駆動トランジスタの前記ソース領域を、接地線と接続させるのに用いられ、
前記コンタクトパッド層は、前記第１および前記第２ドレイン−ドレイン接続層と同じ層に位置する、半導体記憶装置。
【請求項５】
第１駆動トランジスタ、第２駆動トランジスタ、第１負荷トランジスタ、第２負荷トランジスタ、第１転送トランジスタおよび第２転送トランジスタを含むメモリセルを備えた半導体記憶装置であって、
第１および第２ゲート電極層、第１および第２ドレイン−ドレイン接続層、第１および第２ドレイン−ゲート接続層、ソースコンタクト層を備え、
前記第１ゲート電極層は、前記第１駆動トランジスタおよび前記第１負荷トランジスタのゲート電極を含み、
前記第２ゲート電極層は、前記第２駆動トランジスタおよび前記第２負荷トランジスタのゲート電極を含み、
前記第１ゲート電極層と前記第２ゲート電極層との間の領域であるゲート電極層間領域には、前記第１および前記第２駆動トランジスタのソース領域が位置し、
前記ソースコンタクト層は、前記ゲート電極層間領域上に収まっており、
前記第１および前記第２ドレイン−ドレイン接続層は、前記第１および前記第２ゲート電極層より上の層に位置し、
平面的には、前記第１ドレイン−ドレイン接続層と前記第２ドレイン−ドレイン接続層との間に、前記第１および前記第２ゲート電極層が位置し、
前記第１ドレイン−ドレイン接続層は、前記第１駆動トランジスタのドレイン領域と前記第１負荷トランジスタのドレイン領域を接続し、
前記第２ドレイン−ドレイン接続層は、前記第２駆動トランジスタのドレイン領域と前記第２負荷トランジスタのドレイン領域を接続し、
前記第１および前記第２ドレイン−ゲート接続層は、前記第１および前記第２ドレイン−ドレイン接続層より上の層に位置し、
前記第１ドレイン−ゲート接続層は、前記第１ドレイン−ドレイン接続層と前記第２ゲート電極層を接続し、
前記第２ドレイン−ゲート接続層は、前記第２ドレイン−ドレイン接続層と前記第１ゲート電極層を接続し、
前記第１および前記第２駆動トランジスタは、ｎ型であり、
前記第１および前記第２負荷トランジスタは、ｐ型であり、
前記第１および前記第２転送トランジスタは、ｎ型であり、
第１層、第２層、第３層および第４層の導電層を備え、
前記第１層には、前記第１ゲート電極層、前記第２ゲート電極層、および副ワード線が位置し、
前記第２層には、前記第１ドレイン−ドレイン接続層、前記第２ドレイン−ドレイン接続層、電源線、第１コンタクトパッド層、第２コンタクトパッド層、および第３コンタクトパッド層が位置し、
前記第３層には、前記第１ドレイン−ゲート接続層、前記第２ドレイン−ゲート接続層、主ワード線、第４コンタクトパッド層、第５コンタクトパッド層、および第６コンタクトパッド層が位置し、
前記第４層には、第１ビット線、第２ビット線、および接地線が位置し、
前記副ワード線は、第１方向に延び、
前記電源線は、前記第１負荷トランジスタのソース領域および前記第２負荷トランジスタのソース領域と接続され、
前記第１コンタクトパッド層は、前記第１ビット線と前記第１転送トランジスタのソース／ドレイン領域との接続に用いられ、
前記第２コンタクトパッド層は、前記第２ビット線と前記第２転送トランジスタのソース／ドレイン領域との接続に用いられ、
前記第３コンタクトパッド層は、前記第１および前記第２駆動トランジスタの前記ソース領域を、前記接地線と接続させるのに用いられ、
前記主ワード線は、前記第１方向に延び、
前記第４コンタクトパッド層は、前記第１ビット線と前記第１転送トランジスタのソース／ドレイン領域との接続に用いられ、
前記第５コンタクトパッド層は、前記第２ビット線と前記第２転送トランジスタのソース／ドレイン領域との接続に用いられ、
前記第６コンタクトパッド層は、前記第１および前記第２駆動トランジスタの前記ソース領域を、前記接地線と接続させるのに用いられ、
前記第１および前記第２ビット線は、前記第１方向と直角に交わる第２方向に延び、
前記第１および前記第２駆動トランジスタ、並びに、前記第１および前記第２負荷トランジスタは、フリップフロップを構成し、
前記フリップフロップは、前記第１および前記第２転送トランジスタを介して、前記第１および前記第２ビット線と接続されている、半導体記憶装置。
【請求項６】
請求項１〜５のいずれかにおいて、
前記メモリセルは、複数あり、
第１導電型のウェルコンタクト領域および第２導電型のウェルコンタクト領域を、それぞれ、複数個ずつ備え、
前記第１導電型のウェルコンタクト領域は、第１方向に並ぶ所定数のメモリセル毎に一つ設けられ、
前記第２導電型のウェルコンタクト領域は、第１方向と直角に交わる第２方向に並ぶ２メモリセル毎に一つ設けられている、半導体記憶装置。
【請求項７】
請求項６において、
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、半導体記憶装置。
【請求項８】
請求項１〜７のいずれかにおいて、
前記第１ゲート電極層、前記第２ゲート電極層、前記第１ドレイン−ドレイン接続層、および前記第２ドレイン−ドレイン接続層は、それぞれ、直線状のパターンをし、かつ
これらは、互いに平行に配置されている、半導体記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、ＳＲＡＭ（static random access memory）のような半導体記憶装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
半導体記憶装置の一種であるＳＲＡＭは、リフレッシュ動作が不要なのでシステムを簡単にできることや低消費電力であるという特徴を有する。このため、ＳＲＡＭは、例えば、携帯電話のような携帯機器のメモリに好適に使用される。
【０００３】
携帯機器には、小型化の要請があり、このためには、ＳＲＡＭのメモリセルサイズを縮小しなければならない。
【０００４】
本発明の目的は、メモリセルサイズを小型化することが可能な半導体記憶装置を提供することである。
【０００５】
【課題を解決するための手段】
本発明の半導体記憶装置は、第１駆動トランジスタ、第２駆動トランジスタ、第１負荷トランジスタ、第２負荷トランジスタ、第１転送トランジスタおよび第２転送トランジスタを含むメモリセルを備えた半導体記憶装置であって、第１および第２ゲート電極層、第１および第２ドレイン−ドレイン接続層、第１および第２ドレイン−ゲート接続層、ソースコンタクト層を備え、前記第１ゲート電極層は、前記第１駆動トランジスタおよび前記第１負荷トランジスタのゲート電極を含み、前記第２ゲート電極層は、前記第２駆動トランジスタおよび前記第２負荷トランジスタのゲート電極を含み、前記第１ゲート電極層と前記第２ゲート電極層との間の領域であるゲート電極層間領域には、前記第１および前記第２駆動トランジスタのソース領域が位置し、前記ソースコンタクト層は、前記ゲート電極層間領域上に収まっており、前記第１および前記第２ドレイン−ドレイン接続層は、前記第１および前記第２ゲート電極層より上の層に位置し、平面的には、前記第１ドレイン−ドレイン接続層と前記第２ドレイン−ドレイン接続層との間に、前記第１および前記第２ゲート電極層が位置し、前記第１ドレイン−ドレイン接続層は、前記第１駆動トランジスタのドレイン領域と前記第１負荷トランジスタのドレイン領域を接続し、前記第２ドレイン−ドレイン接続層は、前記第２駆動トランジスタのドレイン領域と前記第２負荷トランジスタのドレイン領域を接続し、前記第１および前記第２ドレイン−ゲート接続層は、前記第１および前記第２ゲート電極層より上の層に位置し、前記第１および前記第２ドレイン−ゲート接続層は、前記第１および前記第２ドレイン−ドレイン接続層と異なる層にあり、前記第１ドレイン−ゲート接続層は、前記第１ドレイン−ドレイン接続層と前記第２ゲート電極層を接続し、前記第２ドレイン−ゲート接続層は、前記第２ドレイン−ドレイン接続層と前記第１ゲート電極層を接続する、ことを特徴とする。
【０００６】
本発明の半導体記憶装置は、インバータのゲートとなるゲート電極層と、インバータのドレイン同士を接続するドレイン−ドレイン接続層と、一方のインバータのゲートと他方のインバータのドレインとを接続するドレイン−ゲート接続層と、を備えている。本発明の半導体記憶装置は、三層（ゲート電極層、ドレイン−ドレイン接続層、ドレイン−ゲート接続層）を用いて、フリップフロップが形成される。このため、二層を用いてフリップフロップを形成する場合に比べて、各層のパターンを単純化（例えば、直線状のパターン）することができる。このように、本発明の半導体記憶装置によれば、各層のパターンを単純化できるので、例えば、メモリセルサイズが、４．５μｍ2以下の微細な半導体記憶装置にすることができる。
【０００７】
また、本発明の半導体記憶装置よれば、平面的には、第１ドレイン−ドレイン接続層と第２ドレイン−ドレイン接続層との間に、第１および第２ゲート電極層が位置している。このため、駆動トランジスタのソースコンタクト層をメモリセル中央部に配置することができる。さらに、ドレイン−ドレイン接続層と同じ層にあり、ソースコンタクト層が接続される配線をメモリセル中央部に配置することができる。これにより、第１および第２ドレイン−ゲート接続層形成の自由度が増すので、この点からも、メモリセルサイズの小型化に有利となる。なお、本発明において、ソースコンタクト層とは、駆動トランジスタのソース領域と配線層との接続に用いられる導電層である。
【０００８】
また、本発明の半導体記憶装置よれば、ドレイン−ゲート接続層が、ゲート電極層やドレイン−ドレイン接続層より上の層に位置する。このため、ドレイン−ゲート接続層とソースコンタクト層との接触を避けつつ、ソースコンタクト層をゲート電極層間領域（第１ゲート電極層と第２ゲート電極層との間の領域）上に収めることができる。したがって、本発明の半導体記憶装置よれば、駆動トランジスタの寄生抵抗を小さくすることがでる。また、ソース領域のパターンを単純化（例えば、ほぼ直線状パターンや、四角形パターンのような幅が、ほぼ一定なパターン）できるので、フォトリソグラフィにおいて、ソース領域のパターンの再現性が向上する。これにより、駆動トランジスタのチャネル幅の寸法精度が向上するので、メモリセルの動作の安定化を図ることができる。
【０００９】
本発明の半導体記憶装置は、次の構成にすることができる。前記ソース領域の幅は、ほぼ同じである。
【００１０】
本発明の半導体記憶装置は、次の構成にすることができる。前記ソースコンタクト層は、前記ソース領域上に収まっている。
【００１１】
本発明の半導体記憶装置は、次の構成にすることができる。本発明は、ワード線を備え、前記ワード線は、前記第１および前記第２駆動トランジスタ側に位置し、前記ワード線は、前記第１および前記第２転送トランジスタのゲート電極を含み、前記ワード線は、直線状のパターンである。
【００１２】
この構成において、ワード線のパターンは直線状であるので、一部が湾曲したパターンのワード線に比べて、ワード線の長さを短くできる。よって、この構成によれば、ワード線の低抵抗化を図ることができる。また、一部が湾曲したパターンのワード線は、湾曲部で細ることがある。これが、ワード線のサリサイドにおける細線効果の原因となり、この結果、ワード線の抵抗が局所的に上昇する。この構成によれば、ワード線のパターンは直線状であり、湾曲部がないので、湾曲部が原因となる細線効果の発生およびこれによるワード線の抵抗の局所的上昇を防ぐことができる。
【００１３】
本発明の半導体記憶装置は、次の構成にすることができる。本発明は、第３転送トランジスタおよび第４転送トランジスタを含む他のメモリセル、第１および第２ビット線、他のワード線、ウェルコンタクト領域、を備え、前記他のメモリセルは、前記メモリセルと隣接して位置し、前記第３転送トランジスタは、前記第１転送トランジスタと、前記第１ビット線が接続される第１ソース／ドレイン領域を共用し、前記第４転送トランジスタは、前記第２転送トランジスタと、前記第２ビット線が接続される第２ソース／ドレイン領域を共用し、前記他のワード線は、前記第３および前記第４転送トランジスタのゲート電極を含み、前記他のワード線は、直線状のパターンであり、前記ウェルコンタクト領域は、前記ワード線と前記他のワード線との間に位置し、前記他のメモリセルは、前記メモリセルと、前記ウェルコンタクト領域を共用する。
【００１４】
この構成によれば、ワード線および他のワード線が直線状のパターンなので、メモリセル面積を大きくすることなく、ウェルコンタクト領域をワード線と他のワード線との間に位置させることができる。よって、半導体記憶装置の小型化を実現できる。
【００１５】
この構成によれば、半導体記憶装置のラッチアップの発生を防ぐことが可能となる。この理由を説明する。一般に、トランジスタが動作してドレイン電流が流れると、基板電流（ドレイン端部からウェルコンタクト領域への電流）が流れる。特に、基板電流が大きいのは、ワード線が選択された状態の駆動トランジスタである。基板電流と基板抵抗（ウェル抵抗）との積に相当する電位の上昇は、ラッチアップの原因となる。この構成によれば、ウェルコンタクト領域を、メモリセル内であって、駆動トランジスタおよび転送トランジスタが形成されるウェルに、配置することができる。また、ワード線方向に沿って見ると、メモリセル毎に、ウェルコンタクト領域を配置することができる。このため、駆動トランジスタの位置とウェルコンタクト領域の位置とを近くにすることができるので、基板抵抗を下げることができる。よって、この構成によれば、ラッチアップの発生を防ぐことが可能となる。なお、ウェルコンタクト領域は、ｐ型が好ましい。
【００１６】
本発明の半導体記憶装置は、次の構成にすることができる。前記ソース領域と前記ウェルコンタクト領域の間には、前記ワード線が位置する。
【００１７】
本発明の半導体記憶装置は、次の構成にすることができる。本発明は、コンタクトパッド層を備え、前記コンタクトパッド層は、前記ウェルコンタクト領域および前記駆動トランジスタの前記ソース領域を、接地線と接続させるのに用いられ、前記コンタクトパッド層は、前記第１および前記第２ドレイン−ドレイン接続層と同じ層に位置する。
【００１８】
この構成によれば、コンタクトパッド層から接地線へのコンタクトを複数配置することができるので、ソース領域の寄生抵抗を低減することができる。また、この構成によれば、平面的に見ると、第１ドレイン−ドレイン接続層と第２ドレイン−ドレイン接続層との間に、第１ゲート電極層と第２ゲート電極層とが配置され、第１ゲート電極層と第２ゲート電極層との間に、コンタクトパッド層が配置される。そして、コンタクトパッド層とゲート電極層とは、一方が上層で、他方が下層という関係になる。従って、メモリセルサイズを大きくすることなく、ドレイン−ドレイン接続層と同じ層に、コンタクトパッド層を配置することができる。また、この構成によれば、メモリセルと他のメモリセルとで、直線状のコンタクトパッド層を共有することができる。
【００１９】
本発明の半導体記憶装置は、次の構成にすることができる。前記第１および前記第２駆動トランジスタは、ｎ型であり、前記第１および前記第２負荷トランジスタは、ｐ型であり、前記第１および前記第２転送トランジスタは、ｎ型であり、本発明は、第１層、第２層、第３層および第４層の導電層を備え、前記第１層には、前記第１ゲート電極層、前記第２ゲート電極層、および副ワード線が位置し、前記第２層には、前記第１ドレイン−ドレイン接続層、前記第２ドレイン−ドレイン接続層、電源線、第１コンタクトパッド層、第２コンタクトパッド層、および第３コンタクトパッド層が位置し、前記第３層には、前記第１ドレイン−ゲート接続層、前記第２ドレイン−ゲート接続層、主ワード線、第４コンタクトパッド層、第５コンタクトパッド層、および第６コンタクトパッド層が位置し、前記第４層には、第１ビット線、第２ビット線、および接地線が位置し、前記副ワード線は、第１方向に延び、前記電源線は、前記第１負荷トランジスタのソース領域および前記第２負荷トランジスタのソース領域と接続され、前記第１コンタクトパッド層は、前記第１ビット線と前記第１転送トランジスタのソース／ドレイン領域との接続に用いられ、前記第２コンタクトパッド層は、前記第２ビット線と前記第２転送トランジスタのソース／ドレイン領域との接続に用いられ、前記第３コンタクトパッド層は、前記駆動トランジスタの前記ソース領域を、前記接地線と接続させるのに用いられ、前記主ワード線は、第１方向に延び、前記第４コンタクトパッド層は、前記第１ビット線と前記第１転送トランジスタのソース／ドレイン領域との接続に用いられ、前記第５コンタクトパッド層は、前記第２ビット線と前記第２転送トランジスタのソース／ドレイン領域との接続に用いられ、前記第６コンタクトパッド層は、前記駆動トランジスタの前記ソース領域を、前記接地線と接続させるのに用いられ、前記第１および前記第２ビット線は、第１方向と直角に交わる第２方向に延びる。
【００２０】
この構成によれば、半導体記憶装置に要求される様々な性能（例えば、小型化、信頼性、安定性、スピード）を、バランスよく高めることが可能となる。
【００２１】
本発明の半導体記憶装置は、次の構成にすることができる。前記メモリセルは、複数あり、第１導電型のウェルコンタクト領域および第２導電型のウェルコンタクト領域を、それぞれ、複数個づつ備え、前記第１導電型のウェルコンタクト領域は、第１方向に並ぶ所定数のメモリセル毎に一つ設けられ、前記第２導電型のウェルコンタクト領域は、第１方向と直角に交わる第２方向に並ぶ２メモリセル毎に一つ設けられている。
【００２２】
この構成において、前記第２導電型のウェルコンタクト領域を、第２方向に並ぶ２メモリセル毎に一つ設けることができるのは、上述のように、本発明の半導体記憶装置では、ソースコンタクト層をゲート電極層間領域上に収めることができるので、互いに隣接して位置するメモリセルの境界付近に面積的な余裕ができるからである。なお、所定数とは、例えば、３２、６４である。
【００２３】
この構成において、前記第１導電型はｎ型であり、前記第２導電型はｐ型であるのが好ましい。これによれば、ｎ型トランジスタが形成されるウェルのウェルコンタクト領域は、ｐ型となり、ｐ型トランジスタが形成されるウェルのウェルコンタクト領域は、ｎ型となる。このため、ラッチアップ発生の抑制効果が高まる。この理由を以下に説明する。
【００２４】
基板電流と基板抵抗（ウェル抵抗）との積に相当する電位の上昇は、ラッチアップの原因となる。基板電流は、一般に、ｎ型トランジスタのほうがｐ型トランジスタよりも大きい。例えば、ｎ型トランジスタの基板電流が１ｅ−６Ａ／μｍに対して、ｐ型トランジスタの基板電流が１ｅ−９Ａ／μｍであり、三桁の差がある。一方、基板抵抗（ウェル抵抗）は、メモリセルがウェルコンタクト領域から離れるにしたがい、大きくなる。
【００２５】
この構成では、ｐ型ウェルコンタクト領域は、２メモリセル毎に一つ設けられているので、メモリセルはウェルコンタクト領域と比較的近い位置にある。このため、基板抵抗（ウェル抵抗）を比較的小さくすることができる。よって、ｎ型トランジスタの基板電流が比較的大きくても、基板抵抗（ウェル抵抗）は比較的小さいので、基板電流と基板抵抗（ウェル抵抗）との積が大きくなるのを防ぐことができる。
【００２６】
一方、ｎ型ウェルコンタクト領域は、所定数（例えば、３２）のメモリセル毎に一つ設けられているので、あるメモリセルはウェルコンタクト領域と比較的離れた位置にある。このため、基板抵抗（ウェル抵抗）が比較的大きくなる。しかし、ｐ型トランジスタの基板電流は比較的小さいので、基板抵抗（ウェル抵抗）が比較的大きくても、基板電流と基板抵抗（ウェル抵抗）との積が大きくなるのを防ぐことができる。以上がラッチアップ発生の抑制効果が高まる理由である。
【００２７】
また、この構成によれば、ｐ型ウェルコンタクト領域は、メモリセル内の接地線と接続させることができる。よって、ｐ型ウェルコンタクト領域のための専用の接地線の配線が不要となるので、半導体記憶装置の小型化を実現できる。
【００２８】
本発明の半導体記憶装置は、次の構成にすることができる。すなわち、前記第１のゲート電極層、前記第２のゲート電極層、前記第１のドレイン−ドレイン接続層、および前記第２のドレイン−ドレイン接続層は、それぞれ、直線状のパターンをし、かつ、これらは、互いに平行に配置されている。
【００２９】
この構成によれば、パターンが単純なので、微細なメモリセルサイズの半導体記憶装置にすることができる。
【００３０】
【発明の実施の形態】
本発明にかかる半導体記憶装置の一実施形態について説明する。本実施形態は、本発明にかかる半導体記憶装置を、ＳＲＡＭに適用したものである。まず、本実施形態の構造の概略を説明し、それから構造の詳細を説明し、最後に本実施形態の主な効果を説明する。
【００３１】
［本実施形態の構造の概略］
本実施形態の半導体記憶装置は、６個のＭＯＳ電界効果トランジスタにより、一つのメモリセルが構成されるタイプである。本実施形態の構造の概略を、メモリセルのフリップフロップを構成する部分の構造と、メモリセルの構造と、に分けて説明する。
【００３２】
｛メモリセルのフリップフロップを構成する部分の構造｝
図１は、本実施形態のメモリセルアレイの一部における導電層の第１層、第２層および第３層を示す平面図である。図１の理解を容易にするため、まず、第１層、第２層、第３層について個別に説明する。
【００３３】
第１層は、図３に示すように、ゲート電極層２１ａ、２１ｂおよび副ワード線２３が配置されている。第２層は、図５に示すように、ドレイン−ドレイン接続層３１ａ、３１ｂ等が配置されている。第３層は、図８に示すように、ドレイン−ゲート接続層４１ａ、４１ｂ等が配置されている。図３に示す構造上に、図５に示す構造が位置し、図５に示す構造上に、図８に示す構造が位置している。これを一つの図で表したのが図１である。
【００３４】
図１には、フリップフロップを構成する部分が表れている。これを、領域Ａに着目して説明する。領域Ａは、一つのメモリセルが形成される領域である。他の図面の領域Ａもこの意味である。
【００３５】
領域Ａには、６個のＭＯＳ電界効果トランジスタ、つまり、ｎチャネル型の転送トランジスタＱ1、Ｑ2、ｎチャネル型の駆動トランジスタＱ3、Ｑ4およびｐチャネル型の負荷トランジスタＱ5、Ｑ6が形成されている。駆動トランジスタＱ3と負荷トランジスタＱ5とで、一つのＣＭＯＳインバータが構成されている。また、駆動トランジスタＱ4と負荷トランジスタＱ6とで、一つのＣＭＯＳインバータが構成されている。この二つのＣＭＯＳインバータをクロスカップルすることにより、フリップフロップが構成される。領域Ａにある６個のＭＯＳ電界効果トランジスタで構成される回路を、等価回路で示すと図１６のようになる。
【００３６】
再び図１を参照して、ゲート電極層２１ａ、およびゲート電極層２１ｂは、それぞれ、直線状のパターンをしている。ゲート電極層２１ａは、駆動トランジスタＱ3および負荷トランジスタＱ5のゲート電極を構成し、さらに、これらのゲート電極同士を接続している。また、ゲート電極層２１ｂは、駆動トランジスタＱ4および負荷トランジスタＱ6のゲート電極を構成し、さらに、これらのゲート電極同士を接続している。
【００３７】
駆動トランジスタＱ3のドレインと負荷トランジスタＱ5のドレインとは、ドレイン−ドレイン接続層３１ａにより接続される。また、駆動トランジスタＱ4のドレインと負荷トランジスタＱ6のドレインとは、ドレイン−ドレイン接続層３１ｂにより接続される。ドレイン−ドレイン接続層３１ａおよびドレイン−ドレイン接続層３１ｂは、それぞれ、直線状のパターンをしている。
【００３８】
駆動トランジスタＱ3および負荷トランジスタＱ5のゲート電極（ゲート電極層２１ａ）とドレイン−ドレイン接続層３１ｂとは、ドレイン−ゲート接続層４１ｂにより接続されている。また、駆動トランジスタＱ4および負荷トランジスタＱ6のゲート電極（ゲート電極層２１ｂ）とドレイン−ドレイン接続層３１ａとは、ドレイン−ゲート接続層４１ａにより接続されている。ドレイン−ゲート接続層４１ａおよびドレイン−ゲート接続層４１ｂは、それぞれ、Ｌ字状のパターンをしている。Ｌ字状のパターンの第１の辺と第２の辺とで形成される角度は、ほぼ９０度である。ドレイン−ゲート接続層４１ａの第１の辺は、ドレイン−ゲート接続層４１ｂの第１の辺と対向している。ドレイン−ゲート接続層４１ａの第２の辺は、ドレイン−ゲート接続層４１ｂの第２の辺と対向している。ドレイン−ゲート接続層４１ａとドレイン−ゲート接続層４１ｂとは、ほぼ点対称である。
【００３９】
ゲート電極層２１ａ、ゲート電極層２１ｂ、ドレイン−ドレイン接続層３１ａおよびドレイン−ドレイン接続層３１ｂは、互いに平行に配置されている。そして、ドレイン−ドレイン接続層３１ａとドレイン−ドレイン接続層３１ｂとの間に、ゲート電極層２１ａ、２１ｂが位置している。
【００４０】
｛メモリセルの構造｝
次に、本実施形態のメモリセルの構造を説明する。本実施形態のメモリセルは、フィールド上に、第１層、第２層、第３層、第４層の導電層を、層間絶縁層を介して、順に重ねた構造をしている。フィールドは、図２に示すように、活性領域１１、１３、１５、１７と素子分離領域１９とが位置する領域である。第４層は、図１０に示すように、ビット線５１等が位置する層である。本実施形態のメモリセルは、図２に示すフィールド上に、前述した図１に示す第１層、第２層、第３層の導電層が位置し、そして、この上に、図１０に示す第４層の導電層が位置する構造をしている。
【００４１】
［本実施形態の構造の詳細］
本実施形態の構造の詳細を、下層から順に、図２〜図１５を用いて説明する。なお、図２〜図１３には、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線が記載されている。Ｂ１−Ｂ２線に沿った断面を示すのが図１４であり、Ｃ１−Ｃ２線に沿った断面を示すのが図１５である。
【００４２】
｛フィールド、第１層｝
図１１は、フィールドおよび第１層の導電層を示す平面図である。まず、フィールドについて、図２、図１４および図１５を用いて説明する。図２は、フィールドを示す平面図である。フィールドは、活性領域１１、１３、１５、１７および素子分離領域１９を有する。活性領域１１、１３、１５、１７は、シリコン基板の表面に形成されている。
【００４３】
活性領域１１は、ほぼ口の字型をしている。複数の活性領域１１が、図２中、ｘ軸方向に並んでいる。活性領域１１には、図１に示す転送トランジスタＱ1、Ｑ2、駆動トランジスタＱ3、Ｑ4が形成される。
【００４４】
活性領域１３は、ほぼエの字型をしている。複数の活性領域１３が、図２中、ｘ軸方向に並んでいる。活性領域１３には、図１に示す負荷トランジスタＱ5、Ｑ6が形成される。
【００４５】
活性領域１５は、例えば、ｘ方向に並ぶ３２メモリセル毎に一つが形成される。活性領域１５には、ｎウェルのウェルコンタクト領域が形成される。よって、３２メモリセル分に対応するｎウェルが、このウェルコンタクト領域を介して、ＶDD配線（電源線）と接続される。
【００４６】
活性領域１７は、ｙ方向に並ぶ２メモリセル毎に一つが形成される。活性領域１７には、ｐウェルのウェルコンタクト領域が形成される。よって、２メモリセル分に対応するｐウェルが、このウェルコンタクト領域を介して、ＶSS配線（接地線）と接続される。
【００４７】
活性領域１１、１３、１５、１７は、それぞれ、素子分離領域１９（深さ、例えば、４００ｎｍ）により、他の活性領域から分離されている。素子分離領域１９としては、例えば、ＳＴＩ（shallow trench isolation）がある。
【００４８】
図２に示すフィールドのＢ１−Ｂ２断面、Ｃ１−Ｃ２断面は、それぞれ、図１４、図１５に示すとおりである。これらの断面には、活性領域１１、１３や素子分離領域１９が表れている。
【００４９】
次に、フィールド上に位置する第１層について、図３、図１１、図１４および図１５を用いて説明する。図３は、第１層の導電層を示す平面図であり、第１層には、複数のゲート電極層２１ａ、２１ｂおよび複数の副ワード線２３（図３には、副ワード線２３ａ、２３ｂがあらわれている）が配置されている。ゲート電極層２１ａ、２１ｂおよび副ワード線２３は、例えば、ポリシリコン層上にサリサイド層を形成した構造を有する。
【００５０】
ゲート電極層２１ａ、２１ｂは、それぞれ、図３中、ｙ軸方向に延びた直線状のパターンを有する。一組のゲート電極層２１ａ、２１ｂが、互いに平行に、一つのメモリセル領域に配置される。ゲート電極層２１ａ、２１ｂは、図１に示す駆動トランジスタＱ3、Ｑ4、負荷トランジスタＱ5、Ｑ6のゲート電極となる。駆動トランジスタＱ3、Ｑ4のゲート長は、例えば、０．１８μｍである。負荷トランジスタＱ5、Ｑ6のゲート長は、例えば、０．２０μｍである。
【００５１】
副ワード線２３は、直線状のパターンを有し、図３中、ｘ軸方向に延びている。副ワード線２３は、駆動トランジスタ側に位置している。副ワード線２３は、上層に位置する主ワード線によって活性化／非活性化される。副ワード線２３は、転送トランジスタのゲート電極となる（図１に示す転送トランジスタＱ1、Ｑ2のゲート電極となるのは、副ワード線２３ａである。）。転送トランジスタのゲート長は、例えば、０．２４μｍである。
【００５２】
図３に示す第１層のＢ１−Ｂ２断面、Ｃ１−Ｃ２断面は、それぞれ、図１４、図１５に示すとおりである。これらの断面には、副ワード線２３ａ、２３ｂやゲート電極層２１ｂが表れている。
【００５３】
次に、活性領域に形成されるソース／ドレイン領域等について説明する。図１１に示すように、活性領域１１には、ｎ+型ソース／ドレイン領域１１ａが形成される。活性領域１３には、ｐ+型ソース／ドレイン領域１３ａが形成される。活性領域１５には、ｎ+型ウェルコンタクト領域１５ａが形成される。活性領域１７には、ｐ+型ウェルコンタクト領域１７ａが形成される。
【００５４】
ここで、ソース／ドレイン領域とは、ソースおよびドレインのうち、少なくとも一方の機能を果たす領域という意味である。なお、ｎ+型ソース／ドレイン領域１１ａ２は、転送トランジスタＱ1と、副ワード線２３ｂをゲート電極とする転送トランジスタＱ7と、で共用されるｎ+型ソース／ドレイン領域１１ａである。ｎ+型ソース／ドレイン領域１１ａ３は、転送トランジスタＱ2と、副ワード線２３ｂをゲート電極とする転送トランジスタＱ8と、で共用されるｎ+型ソース／ドレイン領域１１ａである。
【００５５】
フィールドおよび第１層を覆うように、例えば、シリコン酸化層のような層間絶縁層（図１１中には図示せず）が形成されている。図１４および図１５に示すように、この層間絶縁層６５は、ＣＭＰにより平坦化の処理がなされている。層間絶縁層６５には、ｎ+型ソース／ドレイン領域１１ａ等を露出する複数のコンタクトホール６３が形成されている。これらのコンタクトホール６３には、プラグ６１が埋め込まれている。プラグ６１は、ｎ+型ソース／ドレイン領域１１ａ、ｐ+型ソース／ドレイン領域１３ａ、ｎ+型ウェルコンタクト領域１５ａ、ｐ+型ウェルコンタクト領域１７ａに接続されている。プラグ６１の平面パターンは、図４に示すとおりである。プラグ６１の材料としては、例えば、タングステンがある。なお、コンタクトホール６３の上端部の径は、例えば、０．３０μｍであり、下端部の径は、例えば、０．２４μｍである。
【００５６】
｛第２層｝
第２層は、図１１に示す構造上に位置する。第２層の導電層は、図５に示すように、複数のドレイン−ドレイン接続層３１ａ、３１ｂ、ＶDD配線３３、複数のＢＬ（ビット線、ビット線／）コンタクトパッド層３５ａ、３５ｂ、複数のＶSS局所配線３７が配置されている。これらは、例えば、下敷きとなるチタン層（厚さ例えば、８．５ｎｍ）上に、チタンナイトライド層（厚さ例えば、１３５ｎｍ）を形成した構造を有する。
【００５７】
ドレイン−ドレイン接続層３１ａ、３１ｂは、それぞれ、図５中、ｙ軸方向に延びた直線状のパターンを有する。ドレイン−ドレイン接続層３１ａの本体部３１ａ３の幅は、ドレイン−ドレイン接続層３１ａの端部３１ａ１、３１ａ２の幅より小さい。同様に、ドレイン−ドレイン接続層３１ｂの本体部３１ｂ３の幅は、ドレイン−ドレイン接続層３１ｂの端部３１ｂ１、３１ｂ２の幅より小さい。本体部３１ａ３および本体部３１ｂ３の幅の値は、設計ルール上の最小値である。一組のドレイン−ドレイン接続層３１ａ、３１ｂが、一つのメモリセル領域に配置される。ドレイン−ドレイン接続層３１ａとドレイン−ドレイン接続層３１ｂとの間には、平面的に見ると、図１に示すように、一組のゲート電極層２１ａ、２１ｂが位置している。
【００５８】
ＶSS局所配線３７は、図５中、ｙ軸方向に延びた直線状のパターンを有する。ＶSS局所配線３７の端部の幅は、ＶSS局所配線３７の本体部の幅より大きい。ＶSS局所配線３７は、ドレイン−ドレイン接続層３１ａの端部３１ａ２とドレイン−ドレイン接続層３１ｂの端部３１ｂ２との間に位置する。そして、この位置から、ＶSS局所配線３７は、図５中、下に位置するメモリセルのドレイン−ドレイン接続層３１ａの端部３１ａ２とドレイン−ドレイン接続層３１ｂの端部３１ｂ２との間にまで延びている。ＶSS局所配線３７は、二つのメモリセルにつき、一つが配置される。
【００５９】
ＢＬコンタクトパッド層３５ａは、ビット線とｎ+型ソース／ドレイン領域１１ａ（図１１参照）とを接続するためのパッド層として機能する。同様に、ＢＬコンタクトパッド層３５ｂは、ビット線／とｎ+型ソース／ドレイン領域１１ａとを接続するためのパッド層として機能する。
【００６０】
ＢＬコンタクトパッド層３５ａは、一メモリセルのドレイン−ドレイン接続層３１ａと、図５中、その下にあるメモリセルのドレイン−ドレイン接続層３１ａとの間に位置する。同様に、ＢＬコンタクトパッド層３５ｂは、一メモリセルのドレイン−ドレイン接続層３１ｂと、図５中、その下にあるメモリセルのドレイン−ドレイン接続層３１ｂとの間に位置する。ＢＬコンタクトパッド層３５ａ、３５ｂは、二つのメモリセルにつき、それぞれ、一つが配置される。
【００６１】
ＶDD配線３３は、図５中、ｘ軸方向に延びた直線状のパターンを有する。ＶDD配線３３は、ｎ+型ウェルコンタクト領域１５ａ（図１１参照）と立体的に交差するように延びている。ＶDD配線３３は、ｎ+型ウェルコンタクト領域１５ａの上方に、分岐部３３ａ、３３ｂを有する。
【００６２】
図５に示す第２層に位置するドレイン−ドレイン接続層３１ａ、３１ｂ、ＶDD配線３３、ＢＬコンタクトパッド層３５ａ、３５ｂ、ＶSS局所配線３７は、図１１に示すプラグ６１と接続されている。この接続を、図５ではコンタクト部６１ｍで表す。
【００６３】
図５に示す第２層のＢ１−Ｂ２断面は、図１４に示すとおりである。この断面には、ドレイン−ドレイン接続層３１ｂ、ＢＬコンタクトパッド層３５ｂが表れている。
【００６４】
第２層を覆うように、例えば、シリコン酸化層のような層間絶縁層（図５中には図示せず）が形成されている。図１４および図１５に示すように、この層間絶縁層７１は、ＣＭＰにより平坦化の処理がなされている。図１４に示すように、層間絶縁層７１には、ドレイン−ドレイン接続層３１ｂ等を露出する複数のスルーホール７９が形成されている。スルーホール７９には、プラグ７５が埋め込まれている。また、図１５に示すように、層間絶縁層７１、６５には、ゲート電極層２１ｂを露出するスルーホール７７が形成されている。スルーホール７７には、プラグ７３が埋め込まれている。プラグ７３、７５と第２層の導電層との平面的関係を図示したのが図１２である。
【００６５】
プラグ７３について説明する。プラグ７３の平面パターンは、図６に示すとおりである。プラグ７３は、ゲート電極層２１ａ、２１ｂ（図３参照）に、接続されている。プラグ７３の断面を、図１５を用いて説明する。プラグ７３は、二つの層間絶縁層６５、７１を貫通するスルーホール７７に埋め込まれている。この断面において、プラグ７３は、ゲート電極層２１ｂと接続されている。プラグ７３の材料としては、例えば、タングステンを用いることができる。なお、スルーホール７７の上端部の径は、例えば、０．３２μｍであり、下端部の径は、例えば、０．２４μｍである。
【００６６】
プラグ７５について説明する。プラグ７５の平面パターンは、図７に示すとおりである。プラグ７５は、図１２に示すように、ドレイン−ドレイン接続層３１ａ、３１ｂ、ＶDD配線３３の分岐部３３ａ、３３ｂ、ＢＬコンタクトパッド層３５ａ、３５ｂ、ＶSS局所配線３７に接続されている。プラグ７５の断面を、図１４を用いて説明する。プラグ７５は、層間絶縁層７１を貫通するスルーホール７９に埋め込まれている。この断面において、プラグ７５は、ドレイン−ドレイン接続層３１ｂ、ＢＬコンタクトパッド層３５ｂと接続されている。プラグ７５の材料としては、例えば、タングステンを用いることができる。なお、スルーホール７９の上端部の径は、例えば、０．３０μｍであり、下端部の径は、例えば、０．２４μｍである。
【００６７】
｛第３層｝
第３層は、図１２に示す構造上に位置する。第３層の導電層は、図８に示すように、複数のドレイン−ゲート接続層４１ａ、４１ｂ、主ワード線４３、複数のＢＬコンタクトパッド層４５ａ、４５ｂ、複数のＶSSコンタクトパッド層４７、複数のＶDDコンタクトパッド層４９が配置されている。これらは、例えば、下から順に、チタンナイトライド層、アルミニウム−銅合金層、チタン層、チタンナイトライド層が積層された構造を有する。
【００６８】
ドレイン−ゲート接続層４１ａは、本体部４１ａ３と二つの端部４１ａ１、４１ａ２とを有する。本体部４１ａ３は、図８中、ｘ軸方向に延びている部分である。端部４１ａ１は、ドレイン−ゲート接続層４１ｂ側に曲がっている部分である。同様に、ドレイン−ゲート接続層４１ｂは、本体部４１ｂ３と二つの端部４１ｂ１、４１ｂ２とを有する。本体部４１ｂ３は、図８中、ｘ軸方向に延びている部分である。端部４１ｂ１は、ドレイン−ゲート接続層４１ａ側に曲がっている部分である。一組のドレイン−ゲート接続層４１ａ、４１ｂが、一つのメモリセル領域に配置される。
【００６９】
ＢＬコンタクトパッド層４５ａは、ビット線とｎ+型ソース／ドレイン領域１１ａとを接続するためのパッド層として機能する。同様に、ＢＬコンタクトパッド層４５ｂは、ビット線／とｎ+型ソース／ドレイン領域１１ａとを接続するためのパッド層として機能する。ＢＬコンタクトパッド層４５ａ、４５ｂは、二つのメモリセルにつき、それぞれ、一つが配置される。
【００７０】
ＶSSコンタクトパッド層４７は、図８中、ｙ軸方向に延び、二つの端部を有する。ＶSSコンタクトパッド層４７は、ＢＬコンタクトパッド層４５ａとＢＬコンタクトパッド層４５ｂとの間に位置する。ＶSSコンタクトパッド層４７は、二つのメモリセルにつき、一つが配置される。
【００７１】
主ワード線４３は、図８中、ｘ軸方向に、直線状に延びている。主ワード線４３は、図５に示すＶDD配線３３の上方に位置する。ＶDDコンタクトパッド層４９は、図５に示すＶDD配線３３の分岐部３３ａ、３３ｂの上方に位置する。
【００７２】
ドレイン−ゲート接続層４１ａの端部４１ａ１、ドレイン−ゲート接続層４１ｂの端部４１ｂ１は、それぞれ、図１２に示すプラグ７３と接続されている。この接続を、図８ではコンタクト部７３ｍで表す。また、ドレイン−ゲート接続層４１ａの端部４１ａ２、ドレイン−ゲート接続層４１ｂの端部４１ｂ２、ＢＬコンタクトパッド層４５ａ、４５ｂ、ＶSSコンタクトパッド層４７、ＶDDコンタクトパッド層４９は、図１２に示すプラグ７５と接続されている。この接続を、図８ではコンタクト部７５ｍで表す。
【００７３】
図８に示す第３層のＢ１−Ｂ２断面、Ｃ１−Ｃ２断面は、それぞれ、図１４、図１５に示すとおりである。この断面には、ドレイン−ゲート接続層４１ａ、４１ｂ、ＢＬコンタクトパッド層４５ｂ、主ワード線４３が表れている。これらを含む第３層の導電層上には、シリコン酸化層からなるハードマスク層４０が形成されている。ハードマスク層４０をマスクとして、第３層の導電層のパターンニングがなされる。これは、メモリセルの小型化により、レジストのみをマスクとして、第３層の導電層のパターンニングをするのが困難だからである。
【００７４】
第３層を覆うように、例えば、シリコン酸化層のような層間絶縁層が形成されている。図１４および図１５に示すように、この層間絶縁層８５は、ＣＭＰにより平坦化の処理がなされている。層間絶縁層８５には、ＢＬコンタクトパッド層４５ａ等が露出するスルーホール８３が形成されている。スルーホール８３には、プラグ８１が埋め込まれている。これを図示した平面図が図１３である。プラグ８１は、図１３に示すように、ＢＬコンタクトパッド層４５ａ、４５ｂ、ＶSSコンタクトパッド層４７、ＶDDコンタクトパッド層４９に接続されている。プラグ８１の平面パターンは、図９に示すとおりである。プラグ８１の材料としては、例えば、タングステンである。なお、スルーホール８３の上端部の径は、例えば、０．３６μｍであり、下端部の径は、例えば、０．２８μｍである。
【００７５】
｛第４層｝
第４層は、図１３に示す構造上に位置する。第４層は、図１０に示すように、複数のビット線５１、複数のビット線／５３、複数のＶSS配線５５、ＶDD配線５７が配置されている。これらは、図１０中、ｙ軸方向に、直線状に延びている。ＶSS配線５５は、ビット線５１とビット線／５３との間であって、メモリセル中央に配置されている。ＶDD配線５７は、ｘ方向に並ぶ、例えば、３２メモリセル毎に一本が配置されている。これらは、それぞれ、図１３に示すプラグ８１と接続されている。この接続を、図１０ではコンタクト部８１ｍで表す。ビット線５１等は、例えば、下から順に、チタンナイトライド層、アルミニウム−銅合金層、チタンナイトライド層が積層された構造を有する。
【００７６】
図１０に示す第４層のＢ１−Ｂ２断面は、図１４に示すとおりである。この断面には、ビット線／５３が表れている。ビット線／５３には、ビット線５１に流れる信号と相補の信号が流れる。以上が本実施形態の構造の詳細である。
【００７７】
なお、図１〜図１３に示されているパターンは、設計上のパターンである。これらのパターンは角部を有する。しかし、実際に半導体基板上に形成されるパターンは、光の近接効果により、角部を規定する線が曲線になっている。
【００７８】
［本実施形態の主な効果］
本実施形態の主な効果を説明する。
【００７９】
｛１｝本実施形態によれば、ＳＲＡＭの小型化を図ることができる。この理由は、以下のとおりである。本実施形態では、メモリセルのフリップフロップで情報の記憶を行う。フリップフロップは、一方のインバータの入力端子（ゲート電極）を他方のインバータの出力端子（ドレイン）に接続し、かつ他方のインバータの入力端子（ゲート電極）を一方のインバータの出力端子（ドレイン）に接続することにより、構成される。つまり、フリップフロップは、第１のインバータと第２のインバータをクロスカップル接続したものである。フリップフロップを二層で作製する場合、例えば、インバータのドレイン同士を接続するドレイン−ドレイン接続層と、インバータのゲートとインバータのドレインを接続するドレイン−ゲート接続層と、を一つの導電層にすることにより、クロスカップル接続ができる。
【００８０】
しかし、この構造によれば、この導電層は、一方のインバータのドレインが位置する領域と、他方のインバータのゲートが位置する領域と、これらを連結する領域と、にわたって形成される。よって、この導電層は、三つ端部を有するパターン（例えば、Ｔ字状やｈ字状のような分岐部を有するパターン）や、互いに腕部分が入り込み合った渦巻き状のパターンとなる。なお、Ｔ字状のパターンとしては、例えば、特開平１０−４１４０９号公報の図１に開示されている。ｈ字状のパターンとしては、例えば、Ｍ.Ｉshida,et.al.,ＩＥＤＭ Ｔech.Ｄigest(1998)、第２０１頁の図４（ｂ）に開示されている。渦巻き状のパターンとしては、例えば、Ｍ.Ｉshida,et.al.,ＩＥＤＭ Ｔech.Ｄigest(1998)、第２０１頁の図３（ｂ）に開示されている。このような複雑なパターンは、パターンが微細化すると、フォトエッチング工程での正確な形状再現が困難となるので、所望のパターンが得られず、メモリセルサイズの小型化の妨げとなる。
【００８１】
本実施形態によれば、図１に示すように、ＣＭＯＳインバータのゲートとなるゲート電極層（２１ａ、２１ｂ）、ＣＭＯＳインバータのドレイン同士を接続するドレイン−ドレイン接続層（３１ａ、３１ｂ）、一方のＣＭＯＳインバータのゲートと他方のＣＭＯＳインバータのドレインとを接続するドレイン−ゲート接続層（４１ａ、４１ｂ）を、それぞれ、異なる層に形成している。したがって、フリップフロップを形成するのに、三層が用いられることになる。よって、二層を用いてフリップフロップを形成する場合に比べて、各層のパターンを単純化（例えば、直線状に）することができる。このように、本実施形態によれば、各層のパターンを単純化できるので、例えば、０．１８μｍ世代において、メモリセルサイズが、４．５μｍ2以下の微細なＳＲＡＭにすることができる。
【００８２】
｛２｝本実施形態によれば、駆動トランジスタのソース領域の寄生抵抗を小さくでき、かつソース領域のパターンを単純化できる。まず、この理由を説明するために使う用語（ゲート電極層間領域、ｎ+型ソース領域１１ａ１、ソースコンタクト層６１ａ）について説明し、それからこの理由を説明する。
【００８３】
図１１を用いて、上記用語の説明をする。ゲート電極層間領域とは、ゲート電極層２１ａとゲート電極層２１ｂとの間の領域、つまり、ゲート電極層２１ａと、ゲート電極層２１ａの端部２１ａ１とゲート電極層２１ｂの端部２１ｂ１とを結ぶ線８７と、ゲート電極層２１ｂと、ゲート電極層２１ｂの端部２１ｂ２とゲート電極層２１ａの端部２１ａ２とを結ぶ線（図示せず）と、で規定される領域である。ｎ+型ソース領域１１ａ１とは、ｎ+型ソース／ドレイン領域１１ａのうち、駆動トランジスタＱ3、Ｑ4のソースとなる領域である。ソースコンタクト層６１ａとは、ソース領域１１ａ１にあるプラグ６１である。
【００８４】
つぎに、図１および図１１を用いて、上記理由の説明をする。ドレイン−ゲート接続層４１ａ、４１ｂ（図１３）が、ドレイン−ドレイン接続層３１ａ、３１ｂと同じ層にある場合を想定する。この構造では、駆動トランジスタＱ3、Ｑ4のソースコンタクト層６１ａを、ゲート電極層間領域上に収めることができない。ソースコンタクト層６１ａがドレイン−ゲート接続層４１ｂと接触するからである。したがって、これを避けるため、ソースコンタクト層６１ａの少なくとも一部が、ゲート電極層間領域からはみだした構造となる（すなわち、ソースコンタクト層６１ａの少なくとも一部が線８７を越える構造となる。）。これにより、ソース領域１１ａ１の面積が広がり、次の二つの問題が生じる。一つは、ソースコンタクト層６１ａが駆動トランジスタＱ3、Ｑ4のチャネルから離れるので、ソース領域の寄生抵抗が上昇する。他の一つは、ソース領域１１ａ１のパターンが複雑になる。
【００８５】
本実施形態によれば、ドレイン−ゲート接続層４１ｂ（図１３）が、ゲート電極層２１ａ、２１ｂより上の層に位置する。このため、ドレイン−ゲート接続層４１ｂとソースコンタクト層６１ａとの接触を避けつつ、ソースコンタクト層６１ａをゲート電極層間領域上に収めることができる。したがって、本実施形態よれば、駆動トランジスタＱ3、Ｑ4の寄生抵抗を小さくすることができ、かつソース領域１１ａ１のパターンを単純化（例えば、四角形パターンのような幅がほぼ一定なパターン）できる。
【００８６】
｛３｝本実施形態によれば、副ワード線２３の低抵抗化を図ることができ、かつ副ワード線２３の細線効果を防止できる。図１１を用いてこの理由を説明する。先程説明したような、ソースコンタクト層６１ａの少なくとも一部が、ゲート電極層間領域からはみだした構造だと、副ワード線２３ａがソースコンタクト層６１ａと接触するのを避けるため、副ワード線２３ａの一部を、副ワード線２３ｂ側に湾曲させなければならない。本実施形態によれば、ソースコンタクト層６１ａをゲート電極層間領域上に収めることができるので、メモリセルサイズを小型化しながらも、副ワード線２３を直線状のパターンにすることができる。
【００８７】
このように、本実施形態において、副ワード線２３のパターンは直線状であるので、一部が湾曲したパターンの副ワード線に比べて、線長を短くできる。よって、本実施形態によれば、副ワード線２３の低抵抗化を図ることができるのである。また、一部が湾曲したパターンの副ワード線は、湾曲部で細ることがあり、これが、細線効果の原因となる。本実施形態によれば、副ワード線２３のパターンは直線状であり、湾曲部がないので、湾曲部が原因となる細線効果の発生およびこれによる副ワード線２３の抵抗の局所的上昇を防ぐことができる。なお、本実施形態では、ワード線を副ワード線と主ワード線とに分けた構造をしているが、このように分けずに、一層構造のワード線（つまり副ワード線２３だけのワード線）にしてもよい。
【００８８】
｛４｝本実施形態によれば、１チップに形成できるメモリセルの数を増やすことができる。この理由は、以下のとおりである。先程説明したような、湾曲部を有するパターンの副ワード線だと、湾曲部が原因で、副ワード線間に、ウェルコンタクト領域を形成する面積的な余裕ができない。よって、所定数のメモリセル毎に、スペースを設け、そこにウェルコンタクト領域を形成しなければならない。しかし、このスペースは、メモリセルが形成されない、デッドスペースなので、この分だけ、１チップに形成できるメモリセルの数が減る。
【００８９】
本実施形態によれば、図１１に示すように、副ワード線２３が直線状のパターンなので、ｐ+型ウェルコンタクト領域１７ａを副ワード線２３ａと副ワード線２３ｂとの間に位置させることができる。この結果、本実施形態によれば、１チップに形成できるメモリセルの数を増やすことができるのである。
【００９０】
｛５｝ｐ+型ウェルコンタクト領域１７ａが、ｙ方向に並ぶ２メモリセル毎に一つ設けられている。また、ｎ型ウェルのウェルコンタクト領域となる活性領域１５は、例えば、ｘ方向に並ぶ３２メモリセル毎に一つが形成される。このため、本実施形態によれば、ラッチアップを防ぐことができる。この理由は、課題を解決するための手段の欄で説明している。
【図面の簡単な説明】
【図１】本実施形態のメモリセルアレイの一部における第１層、第２層および第３層の導電層を示す平面図である。
【図２】本実施形態のメモリセルアレイの一部におけるフィールドを示す平面図である。
【図３】本実施形態のメモリセルアレイの一部における第１層の導電層を示す平面図である。
【図４】本実施形態のメモリセルアレイの一部におけるプラグ６１を示す平面図である。
【図５】本実施形態のメモリセルアレイの一部における第２層の導電層を示す平面図である。
【図６】本実施形態のメモリセルアレイの一部におけるプラグ７３を示す平面図である。
【図７】本実施形態のメモリセルアレイの一部におけるプラグ７５を示す平面図である。
【図８】本実施形態のメモリセルアレイの一部における第３層の導電層を示す平面図である。
【図９】本実施形態のメモリセルアレイの一部におけるプラグ８１を示す平面図である。
【図１０】本実施形態のメモリセルアレイの一部における第４層の導電層を示す平面図である。
【図１１】本実施形態おける、フィールド、第１層、プラグ６１を示す平面図である。
【図１２】本実施形態おける、第２層、プラグ７３、７５を示す平面図である。
【図１３】本実施形態おける、第３層、プラグ８１を示す平面図である。
【図１４】本実施形態の平面のＢ１−Ｂ２線に沿った断面図である。
【図１５】本実施形態の平面のＣ１−Ｃ２線に沿った断面図である。
【図１６】本実施形態におけるＳＲＡＭの等価回路図である。
【符号の説明】
１１、１３、１５、１７  活性領域
１１ａ  ｎ+型ソース／ドレイン領域
１３ａ  ｐ+型ソース／ドレイン領域
１５ａ  ｎ+型ウェルコンタクト領域
１７ａ  ｐ+型ウェルコンタクト領域
１９  素子分離領域
２１ａ、２１ｂ  ゲート電極層
２１ａ１、２１ａ２、２１ｂ１、２１ｂ２  端部
２３  副ワード線
２３ａ、２３ｂ  副ワード線
３１ａ、３１ｂ  ドレイン−ドレイン接続層
３１ａ１  端部
３１ａ２  端部
３１ａ３  本体部
３１ｂ１  端部
３１ｂ２  端部
３１ｂ３  本体部
３３  ＶDD配線
３３ａ、３３ｂ  分岐部
３５ａ、３５ｂ  ＢＬコンタクトパッド層
３７  ＶSS局所配線
４０  ハードマスク層
４１ａ、４１ｂ  ドレイン−ゲート接続層
４１ａ１  端部
４１ａ２  端部
４１ａ３  本体部
４１ｂ１  端部
４１ｂ２  端部
４１ｂ３  本体部
４３  主ワード線
４５ａ、４５ｂ  ＢＬコンタクトパッド層
４７  ＶSSコンタクトパッド層
４９  ＶDDコンタクトパッド層
５１  ビット線
５３  ビット線／
５５  ＶSS配線
５７  ＶDD配線
６１  プラグ
６１ａ  ソースコンタクト層
６１ｍ  コンタクト部
６３  コンタクトホール
６５、７１  層間絶縁層
７３  プラグ
７３ｍ  コンタクト部
７５  プラグ
７５ｍ  コンタクト部
７７、７９  スルーホール
８１  プラグ
８１ｍ  コンタクト部
８３  スルーホール
８５  層間絶縁層
８７  線
【図１】
0004000436.tif 000002
【図２】
0004000436.tif 000003
【図３】
0004000436.tif 000004
【図４】
0004000436.tif 000005
【図５】
0004000436.tif 000006
【図６】
0004000436.tif 000007
【図７】
0004000436.tif 000008
【図８】
0004000436.tif 000009
【図９】
0004000436.tif 000010
【図１０】
0004000436.tif 000011
【図１１】
0004000436.tif 000012
【図１２】
0004000436.tif 000013
【図１３】
0004000436.tif 000014
【図１４】
0004000436.tif 000015
【図１５】
0004000436.tif 000016
【図１６】
0004000436.tif 000017