(57)【特許請求の範囲】
【請求項１】
基準クロックパルス信号を入力して、水平同期パルス信号及び垂直同期パルス信号を発生する固体撮像素子駆動用の同期信号パルス発生回路において、基準クロックパルス信号をカウントする計数回路の下位ビットをジョンソンカウンタで、上位ビットをグレイコードカウンタで構成したことを特徴とする同期信号パルス発生回路。
【請求項２】
前記計数回路を構成するジョンソンカウンタ及びグレイコードカウンタのカウント数は、前記固体撮像素子の水平方向の画素数に応じて切り替えられるように構成したことを特徴とする請求項１記載の同期信号パルス発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、撮像システムに用いる固体撮像素子の駆動用の同期信号パルス発生回路（ＳＳＧ）に関し、特に高速動作し且つ同期性ノイズの発生の抑制に効果がある同期信号パルス発生回路に関する。
【０００２】
【従来の技術】
一般に、固体撮像素子をテレビカメラ用として動作させるには、同期信号発生回路から得られる水平同期パルス信号と垂直同期パルス信号とで、固体撮像素子を駆動するパルスを形成することが必要である。この場合の撮像システムの構成例を図10に示す。図10において、101 はレンズ、102 は固体撮像素子、103 は固体撮像素子内部で発生したランダムノイズを抑制するためのＣＤＳ回路、104 はＣＤＳ回路103 の出力信号にガンマ補正等の処理を行う信号処理回路、105 は固体撮像素子102 の駆動制御回路、106 は同期信号パルス発生回路で、ｆ0 は基準クロックパルス信号、ＨD ，ＶD は水平同期、垂直同期パルス信号を示している。
【０００３】
そして、一般的に水平同期系の処理信号は、映像期間中にカウンタによる多段分周によって形成される。したがって、従来からのバイナリーカウンタを用いた場合、映像システムの実装基板上での占有面積の低減などのための集積回路化に対応するため、同期信号パルス発生回路と駆動制御回路とを単一半導体基板で集積回路化すると、集積回路内で同期信号パルス発生回路が駆動制御回路に干渉し映像信号に強い影響を与え、タテスジ状の固定パターンノイズ（ＦＰＮ）が映像に現れる。
【０００４】
これは、前記バイナリーカウンタの状態遷移に伴う電源回路の瞬間的な電流変化による電圧変動が、駆動制御回路を含めた駆動出力へ影響を及ぼすためと考えられている。
【０００５】
この問題点を解消するため、テレビジョン学会誌Ｖol．46，No.1，pp．97〜99（1992）には、グレイコードによる計数動作を行う計数回路が開示されている。グレイコードは10進数でのｎ計数に対するＮ段構成の計数回路において、各状態遷移に対して常にフリップフロップの変化数が１であるようなコードであり、６段の計数段（Ｑ0 〜Ｑ5 ）場合の回路構成例を図11に示し、その動作を示すタイミングチャートを図12に示す。図11において、111 は主クロック入力端子、112 〜114 は電源電圧、121 は立ち下がり同期タイプのＪＫ型フリップフロップ、122 〜126 は立ち上がり同期タイプのＪＫ型フリップフロップ、127 〜142 は２入力ＡＮＤ回路である。
【０００６】
このグレイコードカウンタで構成した計数回路は、図12の（Ｅ）で示すように、状態変化数は常に２と小さく、桁上がりによる一斉変化も存在しない。また同時変化数は均等化している。したがって、ＦＰＮ信号も抑制され、出力映像面においては、視覚的障害のない水準まで低下したと報告されている。
【０００７】
また、特開平６−２６１２２２号公報にも、同様の主旨のグレイコードカウンタを用いた同期信号パルス発生回路について開示がなされており、その回路構成を図13に、動作タイミングチャートを図14に示す。図13において、151 はインバータ回路、152,155,158,161,164 は立ち上がり同期タイプＪＫ型フリップフロップ、153,154,156,157,159,160,162,163 は２入力ＡＮＤ回路である。そして上記公報には、更に上記グレイコードカウンタのカウント数を、固体撮像素子の画素数に応じて切り替えるように構成することについても開示がなされている。
【０００８】
【発明が解決しようとする課題】
ところで、高速カメラシステムの同期信号パルス発生回路に対して、上記従来のグレイコードカウンタを用いた場合には、誤動作を発生させてしまうという問題点がある。次に、その理由を図13，図14を用いて説明する。図13に示したグレイコードカウンタを用いた計数回路においては、太線で示した経路が、計数回路の最高周波数を決めるクリティカルパスとなる。具体的には、図14のタイミングチャートに示すように、基準クロックパルス信号の“Ｌ”の期間（Ｔ／２）に、インバータ回路151 の立ち上がり遅延時間：ｔPLH (151) と、ＪＫ型フリップフロップ152 のクロック入力ＣＫ↑から出力ＱＮ↑までの遅延時間：ｔPLH (152) と、２入力ＡＮＤ回路154,157,160,162 の立ち上がり遅延時間：ｔPLH (154) ，ｔPLH (157) ，ｔPLH (160) ，ｔPLH (162) と、ＪＫ型フリップフロップ164 のセットアップ時間：ｔSU(164) との総和が間に合わなければ、カウントアップできず、誤動作してしまう。
【０００９】
すなわち、デューティ比が50％の場合は、基準クロックパルス信号の半分（Ｔ／２）は、次式（１）を満たす必要がある。
0003872144.tif 000002
【００１０】
Ｃ−ＭＯＳデバイスでは、設計マージンを考慮すると、この値が約14nsとなるので、35ＭＨ以上の基準クロックパルス信号では、設計が困難になってしまう。特に多画素化等でビット数が増加すると、グレイコードカウンタでは実現不可能となる。
【００１１】
また、前記従来のグレイコードカウンタを用いた計数回路においては、同時変化数を均等化するために、余分なゲートを付加接続している。すなわち、図11に示したテレビジョン学会誌に開示されているものにおいては、２入力ＡＮＤゲート137 〜142 が同時変化数を均等化するための余分なゲートにあたり、また特開平６−２６１２２２号公報開示のものにおいては、図15で示す負荷容量一致回路170 が、同時変化数を均等化するための余分なゲートにあたる。なお、図16に、その負荷容量一致回路の回路構成例を、図17に動作タイミングを示している。このような余分のゲートの付加は、消費電流の増大となり、発熱・バッテリーの寿命等から高速カメラには向かないという問題点がある。
【００１２】
更に、前記従来の技術においては、Ｎ個のフリップフロップでグレイコードカウンタを実現した場合、全体で２N 個の状態数がある。そして、たまたま使用しない状態がある場合、その状態をマスクするゲート回路が必要になってくる。このようなマスク用ゲート回路を実現するには、どうしても回路規模が大きくなり、ひいてはマスクするゲート回路により同時変化数を均等化することを、ますます困難にしてしまう。
【００１３】
本発明は、従来のグレイコードカウンタを用いた同期信号パルス発生回路における上記問題点を解消するためになされたもので、同時変化数を抑えることによりＦＰＮを抑圧し、基準クロックパルス信号の周波数が高い場合でも誤動作せず、余分なゲートを取り除いて全体の消費電流を抑え、状態数が偶数ならばマスク回路が不要となる、高速カメラに適した固体撮像素子駆動用の同期信号パルス発生回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記問題点を解決するための本発明の骨子は、バイナリーカウンタやグレイコードカウンタに代えてジョンソンカウンタを用い、高速動作し且つ同期性ノイズ（ＦＰＮ）が発生しにくい同期信号パルス発生回路を構成するものである。
【００１５】
次に、本発明の基本概念となる計数回路の基本構成を説明するための回路構成を図１に、その動作タイミングを図２に示す。図１は、図11及び図13に示した従来のグレイコードカウンタを用いた16進カウンタをジョンソンカウンタで構成したものである。図１において、１〜８は、立ち上がり同期タイプのＤ型フリップフロップであり、Ｄ型フリップフロップ１の正転出力Ｑ0 はＤ型フリップフロップ２のＤ入力へ、Ｄ型フリップフロップ２の正転出力Ｑ1 はＤ型フリップフロップ３のＤ入力へ、Ｄ型フリップフロップ３の正転出力Ｑ2 はＤ型フリップフロップ４のＤ入力へ、Ｄ型フリップフロップ４の正転出力Ｑ3 はＤ型フリップフロップ５のＤ入力へ、・・・・・Ｄ型フリップフロップ７の正転出力Ｑ6 はＤ型フリップフロップ８のＤ入力へとシフトレジスタ接続され、最終段Ｄ型フリップフロップ８の反転出力ＮＱ7 は、初段のＤ型フリップフロップ１のＤ入力へ帰還接続されている。
【００１６】
このように構成されている計数回路は、図２に示すように各Ｄ型フリップフロップが基準クロックＣＫの立ち上がりで１ビットずつ順番に変化する。したがって、グレイコードカウンタと同じように状態変化数が均一なので、同期性ノイズ（ＦＰＮ）を抑圧することができる。また、ジョンソンカウンタの動作周波数は、配線の遅延を無視すれば、ビット数が増加してもシフトレジスタとして動作する条件、周期Ｔ≧ｔpd（ＣＫ→Ｑ又はＣＫ→ＮＱの遅延時間）＋ｔSU（セットアップ時間）、を満たせば正常動作する。ＣＭＯＳデバイスでも 200ＭＨz 以上のクロックで動作することが確認されている。
【００１７】
請求項１記載の発明は、基準クロックパルス信号を入力して、水平同期パルス信号及び垂直同期パルス信号を発生する固体撮像素子駆動用の同期信号パルス発生回路において、基準クロックパルス信号をカウントする計数回路の下位ビットをジョンソンカウンタで、上位ビットをグレイコードカウンタで構成するものである。また請求項２記載の発明は、請求項１記載の同期信号パルス発生回路において、前記計数回路を構成するジョンソンカウンタ及びグレイコードカウンタのカウント数は、前記固体撮像素子の水平方向の画素数に応じて切り替えられるように構成するものである。
【００１８】
上記請求項１及び２記載の各発明を概念図で示すと図３のように表され、計数回路の下位ビットはジョンソンカウンタ（１／Ｘカウンタ，Ｍビット）11，上位ビットはグレイコードカウンタ（１／Ｙカウンタ，Ｎビット）12で構成され、このように初段をジョンソンカウンタ11で受けているので、ＦＰＮを抑圧し高速で動作することが可能である。更に、請求項２記載の発明においては、ジョンソンカウンタはＭビットなのでＸ＝２×Ｍと表現でき、グレイコードカウンタはＮビットなのでＹ＝２N と表現できる。したがって、固体撮像素子の水平画素数は、Ｘ×Ｙ＝２×Ｍ×２N となり、画素数が偶数であれば、容易に計数回路を実現することができる。そして、ジョンソンカウンタ及びグレイコードカウンタのカウント数Ｘ，Ｙの値を切り替えることにより、種々の水平画素数の固体撮像素子に対応させることができる。
【００１９】
【発明の実施の形態】
次に実施の形態について説明する。図４は本発明に係る同期信号パルス発生回路の第１の実施の形態の計数回路を示す回路構成図で、図５はその動作を説明するための説明図である。この実施の形態は、図１に示した基本構成に２入力ＯＲ回路21，２入力ＡＮＤ回路22，７入力ＡＮＤ回路23，７入力ＯＲ回路24が追加された構成となっている。この４個の回路によってブービートラップ回路（Booby Trap）25を構成している。このブービートラップ回路25は、任意のフリップフロップがノイズ等の誤動作で反転してしまう可能性がある場合、システムの暴走やハングアップ等を防ぐために正常な動作に戻してやる回路であり、次に図５に基づいて、上記ブービートラップ回路25を備えた計数回路の動作について説明する。
【００２０】
図５に示す動作は、カウント値が“０”，“１”の時は正常動作しているが、“２”の時にＤ型フリップフロップ６の内容がノイズ等で反転し、その出力端子Ｑ５へ出力されてしまった例を示している。図５において、点線の丸印が誤ビットを示している。そして、ブービートラップ回路が設けられていない場合には、それ以降誤ビットが伝搬し、システムリセットをかけない限り永遠に誤ループから抜けなくなってしまう。一方、ブービートラップ回路が設けられている場合は、カウント値が“３”，“４”までは誤ビットが伝搬しているが、カウント値が“５”になると正常動作に復帰することがわかる。
【００２１】
次に、ジョンソンカウンタの他の特長について説明する。同期信号パルス発生回路の機能としては、水平同期パルス信号を発生する必要があるが、そのためにはカウンタの出力をデコードしなければならない。この場合、グレイコードカウンタは全ビットからの情報をもとにデコードしなければならないが、ジョンソンカウンタの場合、隣り合う２ビットからの情報をもとにつくればよく、非常に簡単な構成で実現できる。例えば、カウント値７をデコードしたい場合、図６に示すような１個の２入力ＡＮＤ回路26で構成できる。しかも、１ビットしか変化しないのでバイナリーカウンタのようなスタティックハザートも発生しない。
【００２２】
次に、第２の実施の形態を図７に基づいて説明する。この実施の形態は請求項１記載の発明に対応するもので、図８はその動作を説明するタイミングチャートである。計数回路は、通常カウント値が大きくなると、ジョンソンカウンタでは回路規模が大きくなり、一方グレイコードカウンタではクリティカルパスのゲートの段数が増加するので高速化には向かないという欠点を持っていた。本実施の形態は、上記両方の欠点を相補うようにしたもので、計数回路の下位ビットをジョンソンカウンタで、上位ビットをグレイコードカウンタで構成したものである。
【００２３】
図７の図示例は、６進のジョンソンカウンタと、４進のグレイコードカウンタで構成したもので、24進カウンタとなっている。31〜36は立ち上がり同期タイプのＤ型フリップフロップ、37，39は２入力ＯＲ回路、38，40は２入力ＡＮＤ回路、41，42は排他的論理積（Ｅｘ−ＮＯＲ）回路を示しており、点線で囲んだ回路37〜40からなる部分がブービートラップ回路43で、図４に示した第１の実施の形態で説明したものと同一機能をもつものである。
【００２４】
このように構成された第２の実施の形態によれば、ジョンソンカウンタのみで構成した場合には、12個必要なＤ型フリップフロップが６個で済む。また、この計数回路の最高周波数を決めるクリティカルパスは、カウント値が“３”から“４”へ遷移する際の、図７において太線で示した経路である。したがって、次式（２）を満たせば正常動作する。
0003872144.tif 000003
これによりＣＭＯＳデバイスでも 100ＭＨz 程度まで動作することがわかる。
【００２５】
次に、第３の実施の形態を図９に基づいて説明する。この実施の形態は請求項２記載の発明に対応するもので、図９において、51はＭビットジョンソンカウンタ、52はＮビットグレイコードカウンタ、53はＭビットジョンソンカウンタ51の出力Ｑm とＮビットグレイコードカウンタ52のＥＮ端子間に接続されたトグルフリップフロップである。表１は、このように構成された計数回路において、Ｎ＝８，水平走査線本数Ｈ＝1024本，フレーム周期Ｔf ＝１／30秒の場合における、Ｍの値と固体撮像素子の画素数及び基準クロックパルス信号の周波数ｆ0 との関係を示す表である。すなわち、
画素数＝水平同期パルス信号発生器のカウンタ値×水平走査線数
＝２8 ×（２×Ｍ）×1024
≒50×Ｍ（万画素）
また、周波数＝画素数／周期
＝（50×Ｍ）×30
＝15×Ｍ（ＭＨz ）
となる。
この表からＭが１だけ増加する毎に、画素数では50万画素ずつ増加し、周波数では15ＭＨz ずつ増加していることがわかる。
【００２６】
【表１】
0003872144.tif 000004
【００２７】
このように固体撮像素子の水平方向の画素数に応じて、各カウンタを構成するフリップフロップの数を変化させることにより、種々のカウンタを作成することができる。
【００２８】
以上、３種の実施の形態について説明を行ったが、本発明の主旨を逸脱しない限り、種々の変形例や応用例が可能なことは、言うまでもない。
【００２９】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、同時変化数を抑えることによりＦＰＮを抑圧でき、基準クロックパルス信号の周波数が高い場合でも誤動作せず、また余分なゲートを取り除いて全体の消費電流を抑えることができ、しかも水平方向の画素数が偶数ならばマスク回路が不要となる高速カメラに適した固体撮像素子駆動用の同期信号パルス発生回路を実現することができる。
【図面の簡単な説明】
【図１】  本発明の基礎となる同期信号パルス発生回路の計数回路の基本構成を示す回路構成図である。
【図２】図１に示した計数回路の動作を説明するためのタイミングチャートである。
【図３】  請求項１及び２記載の発明を説明するための概念図である。
【図４】本発明の具体的な第１の実施の形態の計数回路を示す回路構成図である。
【図５】図４に示した第１の実施の形態の計数回路におけるブービートラップ回路の有無による動作比較を説明するための図である。
【図６】ジョンソンカウンタのデコード回路の構成例を示す図である。
【図７】第２の実施の形態の計数回路を示す回路構成図である。
【図８】図７に示した計数回路の動作を説明するためのタイミングチャートである。
【図９】第３の実施の形態の計数回路を示すブロック構成図である。
【図１０】一般的なテレビカメラのシステム構成例を示すブロック構成図である。
【図１１】従来の計数回路の構成例を示す回路構成図である。
【図１２】図11に示した計数回路の動作を説明するためのタイミングチャートである。
【図１３】従来の計数回路の他の構成例を示す回路構成図である。
【図１４】図13に示した計数回路の動作を説明するためのタイミングチャートである。
【図１５】図13に示した従来の計数回路に負荷容量一致回路を付加した回路構成を示す図である。
【図１６】図15に示した負荷容量一致回路の構成例を示す回路構成図である。
【図１７】図16に示した負荷容量一致回路の動作説明用のタイミングチャートである。
【符号の説明】
１〜８，31〜36  Ｄ型フリップフロップ
21，37，39  ２入力ＮＯＲ回路
22，26, 38，40  ２入力ＡＮＤ回路
23  ７入力ＡＮＤ回路
24  ７入力ＮＯＲ回路
25，43  ブービートラップ回路
41，42  排他的論理積回路
51  ｍ進ジョンソンカウンタ
52  ｎ進グレイコードカウンタ
53  ドグルフリップフロップ
【図１】
0003872144.tif 000005
【図２】
0003872144.tif 000006
【図３】
0003872144.tif 000007
【図４】
0003872144.tif 000008
【図５】
0003872144.tif 000009
【図６】
0003872144.tif 000010
【図７】
0003872144.tif 000011
【図８】
0003872144.tif 000012
【図９】
0003872144.tif 000013
【図１０】
0003872144.tif 000014
【図１１】
0003872144.tif 000015
【図１２】
0003872144.tif 000016
【図１３】
0003872144.tif 000017
【図１４】
0003872144.tif 000018
【図１５】
0003872144.tif 000019
【図１６】
0003872144.tif 000020
【図１７】
0003872144.tif 000021