(57)【特許請求の範囲】
【請求項１】
Ｐ型ＭＯＳ（１）のソースは、コイル（３）に接続し、コイル（３）のソースと接続していない側の端を端子Ａとし、Ｐ型ＭＯＳ（１）のドレインは、負荷回路に接続し、負荷回路のドレインと接続していない側の端を端子（Ｂ）とし、Ｐ型ＭＯＳ（１）のゲートは、抵抗（４）に接続し、抵抗（４）のゲートと接続していない側の端をゲート端子（Ｇ）とし、Ｐ型ＭＯＳ（２）のソースは、端子（Ａ）に接続し、ドレインは、Ｐ型ＭＯＳ（１）のゲートに接続し、Ｐ型ＭＯＳ（２）のソースとゲートの間に、コイル（５）と抵抗（６）を直列に接続し、コイル（５）と並列に抵抗（８）を接続し、コイル（５）は、コイル（３）と磁気相互結合し、また、Ｐ型ＭＯＳ（２）のゲートは、抵抗（７）に接続し、抵抗（７）のゲートと接続していない側の端を端子（Ｂ）に接続し、端子（Ａ）をプラス側、端子（Ｂ）をマイナス側とする過電流過電圧保護回路。
【請求項２】
前記Ｐ型ＭＯＳ（２）をＰＮＰ型バイポーラトランジスタ（２２）に置き換え、バイポーラトランジスタ（２２）のエミッタを端子（Ａ）に接続し、抵抗（６）と抵抗（７）の接続箇所にベースを接続し、コレクタをＰ型ＭＯＳ（１）のゲートに接続した請求項１記載の過電流過電圧保護回路。
【請求項３】
Ｐ型ＭＯＳ（１）のソースは、コイル（３）に接続し、コイル（３）のソースと接続していない側の端を端子Ａとし、Ｐ型ＭＯＳ（１）のドレインは、負荷回路に接続し、負荷回路のドレインと接続していない側の端を端子（Ｂ）とし、Ｐ型ＭＯＳ（１）のゲートは、抵抗（４）に接続し、抵抗（４）のゲートと接続していない側の端をゲート端子（Ｇ）とし、Ｐ型ＭＯＳ（２）のソースは、端子（Ａ）に接続し、ドレインは、ホトカプラ（１５）の発光ダイオードのアノードに接続し、その発光ダイオードのカソードを抵抗（１６）に接続し、抵抗（１６）のカソードと接続していない側の端を端子Ｂに接続し、ホトカプラ（１５）の受光トランジシタのコレクタを端子（Ａ）に接続し、エミッタをＰ型ＭＯＳ（１）のゲートに接続し、Ｐ型ＭＯＳ（２）のソースとゲートの間に、コイル（５）と抵抗（６）を直列に接続し、コイル（５）と並列に抵抗（８）を接続し、コイル（５）は、コイル（３）と磁気相互結合し、また、Ｐ型ＭＯＳ（２）のゲートは、抵抗（７）に接続し、抵抗（７）のゲートと接続していない側の端を端子（Ｂ）に接続し、端子（Ａ）をプラス側、端子（Ｂ）をマイナス側とする過電流過電圧保護回路。
【請求項４】
抵抗（９）の一方の端をＰ型ＭＯＳ（１）のソースに接続し、他方の端をコンデンサー（１０）に接続し、コンデンサー（１０）の抵抗（９）と接続していない側の端を端子（Ｂ）に接続した請求項１、３記載の過電流過電圧保護回路。
【請求項５】
Ｐ型ＭＯＳ（１）のソースは、コイル（３）に接続し、コイル（３）のソースと接続していない側の端を端子（Ａ）とし、Ｐ型ＭＯＳ（１）のドレインは、負荷回路に接続し、負荷回路のドレインと接続していない側の端を端子（Ｂ）とし、Ｐ型ＭＯＳ（１）のゲートは、抵抗（２４）に接続し、抵抗（２４）のゲートと接続していない側の端を端子（Ｂ）に接続し、また、Ｐ型ＭＯＳ（１）のゲートは、ツェナーダイオードのアノードに接続し、ツェナーダイオードのカソードは、端子（Ａ）に接続し、Ｐ型ＭＯＳ（２）のソースは、端子（Ａ）に接続し、ドレインは、Ｐ型ＭＯＳ（１）のゲートに接続し、Ｐ型ＭＯＳ（２）のソースとゲートの間に、コイル（５）と抵抗（６）を直列に接続し、ダイオード（２８）のアノードを、コイル（５）と抵抗（６）の接続箇所に接続し、カソードを端子（Ａ）に接続し、Ｐ型ＭＯＳ（２）のゲートは、抵抗（７）に接続し、抵抗（７）のゲートと接続していない側の端を端子（Ｂ）に接続し、端子（Ａ）、（Ｂ）の間に、コイル（１１）と抵抗（１２）とコンデンサー（１３）を直列に接続し、コイル（３）、（５）、（１１）は、同時に磁気相互結合し、端子（Ａ）をプラス側、端子（Ｂ）をマイナス側とする過電流過電圧保護回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、負荷である回路を、雷等のサージの過電流、過電圧から保護する過電流過電圧保護回路に関する。
【０００２】
【従来の技術】
従来のサージ保護は、電気の入力線とアースの間（プラス線とマイナス線の間）に、サージアブソーバを接続して、過電流、過電圧をアースに逃がすようにしている。
【０００３】
【発明が解決しようとする課題】
サージアブソーバが、通電（機能）して、サージの過電流、過電圧をアースに逃がすためには、電気の入力線の電圧が、定格電圧の２倍、あるいは、それ以上の電圧にならなければならない。そのために、負荷回路には、サージが流れる間、定格電圧の２倍以上の過電圧が印加され、定格電流の２倍以上の過電流が流れる。従って、負荷回路は、定格の２倍以上の過電圧、過電流によって、壊れるか、または、大きなダメージを受けるという問題点があった。
【０００４】
また、本発明者は、以前、エンハンスメント形絶縁ゲート形半導体（ＭＯＳ）のドレインとゲートの間に過電流遮断回路を接続し、そのＭＯＳのソースにコイルを接続し、そのコイルのソースと接続していない側の端とそのＭＯＳのゲートを抵抗で接続することによって、ラッシュカレントを定常電流の１．５倍程度に抑えて流し、ラッシュカレント状態が終わった後、定常電流を流す過電流保護装置を提出しているが、その保護装置は、過電流を抑えることは出来るが、過電圧を遮断することが出来ないという問題点があった。
【０００５】
本発明は、電気の入力線に、過電流、過電圧が発生すると、その過電流、過電圧を感知して、その過電流、過電圧が、負荷回路に流れる前に、その過電流、過電圧を遮断して、負荷回路を保護する過電流過電圧保護回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の過電流過電圧保護回路は、第１のＰ型エンハンスメント形絶縁ゲート形半導体（ＭＯＳ）のソースに第１のインダクタ（コイル）を接続し、ゲートに第２のＰ型ＭＯＳのドレインを接続し、第２のＰ型ＭＯＳのソースを、第１のインダクタの第１のＰ型ＭＯＳのソースと接続していない側の端に接続し、その第１のインダクタと磁気相互結合した第２のインダクタと第１の抵抗を直列に、第２のＰ型ＭＯＳのゲートとソースの間に接続し、そして、第１のＰ型ＭＯＳのゲートは、第１のゲート電圧供給箇所に第２の抵抗で接続し、第２のＰ型ＭＯＳのゲートは、第２のゲート電圧供給箇所に第３の抵抗で接続したものである。
【０００７】
【作用】
上記のように構成された過電流過電圧保護回路は、雷等によるサージによって、急に過電流が流れようとすると、第１のインダクタの両端に電圧が発生し、同時に、磁気相互結合（磁気誘導）により、第２のインダクタの両端にも電圧が発生する。その第２のインダクタに発生する電圧により、第２のＰ型ＭＯＳのゲート電圧が、そのＭＯＳのシュレッショルド電圧より大きくなると、第２のＰ型ＭＯＳは導通し、第１のＭＯＳのゲートとソースを短絡し、第１のＰ型ＭＯＳのゲートは、そのソース電圧と同じになり、第１のＰ型ＭＯＳは不導通になり、過電流、過電圧が流れる前に、過電流、過電圧を遮断する。
【０００８】
【実施例】
本発明の過電流過電圧保護回路の実施例について、図１により説明する。
Ｐ型ＭＯＳ１のソースは、コイル３に接続し、コイル３のソースと接続していない側の端を端子Ａとし、Ｐ型ＭＯＳ１のドレインは、負荷回路に接続し、負荷回路のドレインと接続していない側の端を端子Ｂとし、Ｐ型ＭＯＳ１のゲートは、抵抗４に接続し、抵抗４のゲートと接続していない側の端をゲート端子Ｇとする。そして、Ｐ型ＭＯＳ２のソースは、端子Ａに接続し、ドレインは、Ｐ型ＭＯＳ１のゲートに接続し、Ｐ型ＭＯＳ２のソースとゲートの間に、コイル５と抵抗６を直列に接続し、コイル５と並列に抵抗８を接続する。コイル５は、コイル３と磁気相互結合している。また、Ｐ型ＭＯＳ２のゲートは、抵抗７に接続し、抵抗７のゲートと接続していない側の端を端子Ｂに接続する。
そして、端子Ａをプラス側、端子Ｂをマイナス側とする過電流過電圧保護回路である。
【０００９】
通常、磁気相互結合した２個のコイルは、図２のコイル23、25のように、２個のコイルを近づけて回路図に描くが、図１においては、回路図全体が分かり易いように、コイル３、５を離して描いているが、図２に示すコイル23、25と同じ意味を持つものである。
【００１０】
各部のはたらきを説明する。
端子Ａがプラス、端子Ｂがマイナスの定常電圧がかかり、そして、ゲート端子Ｇには、Ｐ型ＭＯＳ１のソースに対して、つまり、端子Ａに対してシュレッショルド電圧以上のゲート電圧がかかり、Ｐ型ＭＯＳ１が導通して定常電流が流れている時、急に、端子Ａがプラス、端子Ｂがマイナスの過電圧がかかり、過電流が流れようとすると、コイル３のインダクタンスが急激な電流変化を阻止して、コイル３の両端に一瞬ある大きさの電圧が発生する。端子ＡとＰ型ＭＯＳ１のゲートの間の電位差は同じであるが、Ｐ型ＭＯＳ１のソースとゲートの間の電位差（ゲート電圧）は、コイル３に発生した電圧により、その電圧の大きさだけ小さくなり、Ｐ型ＭＯＳ１は、過電流が流れようとするのを抑える。また、コイル３に電圧が発生すると同時に、磁気相互結合したコイル５には、磁気誘導によって巻き線数比に比例して大きな電圧を発生させることが出来る。そして、コイル５に発生したその大きな電圧によって、一瞬に、Ｐ型ＭＯＳ２のゲート電圧は、そのスレッショルド電圧以上になって、Ｐ型ＭＯＳ２は導通状態になる。それによって、Ｐ型ＭＯＳ１のゲート電圧は、端子Ａの電圧とほぼ同じになって、Ｐ型ＭＯＳ１は、不導通状態になり、過電圧、過電流を遮断することができる。
【００１１】
Ｐ型ＭＯＳ１が遮断した後、過電圧は、Ｐ型ＭＯＳ１の両端にかかると共に、直列に接続した抵抗６，７の両端にかかる。定格（正常）電圧の時、抵抗６における電圧降下が、Ｐ型ＭＯＳ２のスレッショルド電圧未満になるように、そして、定格電圧より少し大きい電圧の時、Ｐ型ＭＯＳ２のスレッショルド電圧以上になるように、抵抗６と抵抗７の抵抗値の割合（比）を選べば、コイル５に発生した電圧によって、Ｐ型ＭＯＳ２が導通し、Ｐ型ＭＯＳ１が遮断した後、コイル５に発生した電圧が減少しても、過電圧により抵抗６における電圧降下が大きくなって、Ｐ型ＭＯＳ２のゲート電圧は、そのスレッショルド電圧以上になるために、Ｐ型ＭＯＳ２は導通状態にある。そして、過電圧が正常電圧近くに下がって、抵抗６における電圧降下が、Ｐ型ＭＯＳ２のスレッショルド電圧未満になるまで、Ｐ型ＭＯＳ２は導通状態を続ける。
【００１２】
これにより、Ｐ型ＭＯＳ１は、過電圧がかかり始める時から、過電圧が終わる時まで、不導通状態を続け、過電圧を完全に遮断することができ、そして、過電圧が終わった後、自動的に導通状態に復帰し、再び、定常電流を流すことができる。
【００１３】
また、図１の実施例のＰ型ＭＯＳ２をＰＮＰ形バイポーラトランジスタ（ＢｉＴＲ）に置き換えた実施例を、図３によって説明する。
図１の回路のＰ型ＭＯＳ２を取り除いて、ＢｉＴＲ22を接続する。図１の回路と同じで、重複する部分の説明は省きます。ＢｉＴＲ22のエミッタを端子Ａに接続し、抵抗６と抵抗７の接続箇所にベースを接続し、コレクタをＰ型ＭＯＳ１のゲートに接続する。そして、定格（正常）電圧の時、抵抗６における電圧降下が、ＢｉＴＲ22が導通する電圧より小さくなるように、そして、定格電圧より少し大きい電圧の時、ＢｉＴＲ22が導通する電圧より大きくなるように、抵抗６と抵抗７の抵抗値の割合（比）を選べば、図１の実施例の回路と同じように、コイル５に発生した電圧によって、Ｐ型ＭＯＳ１が遮断した後、コイル５に発生した電圧が減少しても、過電圧により抵抗６における電圧降下が大きくなって、ＢｉＴＲ22は導通状態にある。そして、過電圧が正常電圧近くに下がって、抵抗６における電圧降下が、ＢｉＴＲ22が導通する電圧より小さくなるまで、ＢｉＴＲ22は導通状態を続ける。
これにより、Ｐ型ＭＯＳ１は、過電圧がかかり始める時から、過電圧が終わる時まで、不導通状態を続け、過電圧を完全に遮断することができ、そして、過電圧が終わった後、自動的に導通状態に復帰し、再び、定常電流を流すことができる。
【００１４】
次に、図１の実施例にホトカプラを加えた実施例を、図４によって説明する。図１の回路と同じで、重複する部分の説明は省きます。Ｐ型ＭＯＳ２のドレインは、ホトカプラ15の発光ダイオード（ＬＥＤ）のアノードに接続し、そのＬＥＤのカソードは、抵抗16に接続し、抵抗16のカソードと接続していない側の端は、端子Ｂに接続する。ホトカプラ15の受光トランジスタのコレクターは、端子Ａに接続し、エミッタは、Ｐ型ＭＯＳ１のゲートに接続する。
【００１５】
この接続により、図１の回路と同じように、過電流が流れようとすると、コイル３に電圧が発生し、そして、コイル５に発生した電圧により、Ｐ型ＭＯＳ２は導通状態になり、Ｐ型ＭＯＳ２のドレイン電流が、ホトカプラ15のＬＥＤと抵抗16を流れ、端子Ｂに流れる。このドレイン電流により、ホトカプラ15のＬＥＤは発光し、受光トランシスタは導通状態になる。それによって、Ｐ型ＭＯＳ１のゲート電圧は、ほぼ端子Ａの電圧になって、Ｐ型ＭＯＳ１は、不導通状態になり、過電圧、過電流を遮断することができる。
【００１６】
その後、過電圧が正常電圧の近くまで下がって、Ｐ型ＭＯＳ２が不導通状態になると、ＬＥＤを流れる電流が止まり、受光トランジスタも不導通状態になり、そして、Ｐ型ＭＯＳ１は導通状態に戻り、再び、定常電流を流す。
これにより、Ｐ型ＭＯＳ１は、過電圧がかかり始める時から、過電圧が終わる時まで、不導通状態を続け、過電圧を完全に遮断することができ、そして、過電圧が終わった後、自動的に導通状態に復帰し、再び、定常電流を流すことができる。
【００１７】
次に、図１の実施例の端子ＡＢ間（負荷に並列）に、抵抗とコンデンサーを接続した実施例を、図５によって説明する。
図１の回路のＰ型ＭＯＳ１のソースに、抵抗９の一方の端を接続し、他方の端をコンデンサー10に接続し、コンデンサー10の抵抗９と接続していない側の端を端子Ｂに接続する。この実施例の回路の他の部分は、図１の回路と同じであるので、説明を省きます。
【００１８】
この回路に過電圧がかかり、過電流が流れようとすると、図１の実施例と同じように、コイル３に電圧が発生し、その発生した電圧の大きさだけＰ型ＭＯＳ１のゲート電圧が小さくなり、Ｐ型ＭＯＳ１は過電流を抑えるが、Ｐ型ＭＯＳ１のソースと端子Ｂの間に接続した抵抗９とコンデンサー10に電流が流れるために、コンデンサー10が飽和するまで、つまり、過電圧が最大の大きさになるまで、コイル３に過電流が流れ続ける。それによって、コイル３に、過電流が流れ始めた時の大きさ程ではないが、ある大きさの電圧が発生し続ける。そして、同時に、コイル５に巻き線数比に比例した大きさの電圧が発生し続ける。それにより、Ｐ型ＭＯＳ２のゲート電圧は、抵抗６における電圧降下にコイル５の電圧を加えた大きさになるために、Ｐ型ＭＯＳ２のゲート電圧が、抵抗６における電圧降下だけの大きさの場合に較べて、Ｐ型ＭＯＳ２は、より低抵抗の導通状態になり、Ｐ型ＭＯＳ１のゲート電圧を、端子Ａの電圧により速く近づけることができ、Ｐ型ＭＯＳ１をより速く不導通状態にして、過電流、過電圧をより速く遮断することができる。
【００１９】
次に、別の実施例を図６により説明する。図６の回路の部品で、図１の回路と同じ部品は、同じ番号を付ける。
Ｐ型ＭＯＳ１のソースは、コイル３に接続し、コイル３のソースと接続していない側の端を端子Ａとし、Ｐ型ＭＯＳ１のドレインは、負荷回路に接続し、負荷回路のドレインと接続していない側の端を端子Ｂとし、Ｐ型ＭＯＳ１のゲートは、抵抗24に接続し、抵抗24のゲートと接続していない側の端を端子Ｂに接続し、また、Ｐ型ＭＯＳ１のゲートは、ツェナーダイオードのアノードに接続し、ツェナーダイオードのカソードは、端子Ａに接続する。そして、Ｐ型ＭＯＳ２のソースは、端子Ａに接続し、ドレインは、Ｐ型ＭＯＳ１のゲートに接続し、Ｐ型ＭＯＳ２のソースとゲートの間に、コイル５と抵抗６を直列に接続し、ダイオード28のアノードを、コイル５と抵抗６の接続箇所に接続し、カソードを端子Ａに接続する。また、Ｐ型ＭＯＳ２のゲートは、抵抗７に接続し、抵抗７のゲートと接続していない側の端を端子Ｂに接続する。端子ＡＢ間に、コイル11と抵抗12とコンデンサー13を直列に接続する。コイル３、５、11は、同時に磁気相互結合しているコイルである。そして、端子Ａをプラス側、端子Ｂをマイナス側とする過電流過電圧保護回路である。
【００２０】
各部のはたらきを説明する。
ツェナーダイオード14のツェナー電圧をＰ型ＭＯＳ１のスレッショルド電圧より大きく設定すると、端子Ａがプラス、端子Ｂがマイナスの定常電圧がかかる時、Ｐ型ＭＯＳ１のゲート電圧が、スレッショルド電圧より大きくなり、Ｐ型ＭＯＳ１が導通して定常電流が流れる。
この接続により、図１の回路と同じように、過電圧がかかり、過電流が流れようとすると、コイル３に電圧が発生し、その発生した電圧の大きさだけＰ型ＭＯＳ１のゲート電圧が小さくなり、Ｐ型ＭＯＳ１は過電流を抑えるが、端子ＡＢ間に接続したコイル11と抵抗12とコンデンサー13に電流が流れるために、コンデンサー13が飽和するまで、つまり、過電圧が最大の大きさになるまで、コイル11に過電流が流れ続ける。それによって、コイル11に、ある大きさの電圧が発生し続ける。そして、同時に、コイル５に巻き線数比に比例した大きさの電圧が発生し続ける。それにより、Ｐ型ＭＯＳ２のゲート電圧は、抵抗６における電圧降下にコイル５の電圧を加えた大きさになるために、Ｐ型ＭＯＳ２のゲート電圧が、抵抗６における電圧降下だけの大きさの場合に較べて、Ｐ型ＭＯＳ２は、より低抵抗の導通状態になり、Ｐ型ＭＯＳ１のゲート電圧を、端子Ａの電圧により速く近づけることができ、Ｐ型ＭＯＳ１をより速く不導通状態にして、過電流、過電圧をより速く遮断することができる。
【００２１】
コイル３、５、11に、電流トランスを用いることもできる。
【００２２】
【発明の効果】
本発明は、以上に説明したように構成されているので、以下に記載するような効果を示す。コイル３とコイル５を磁気相互結合させることによって、主電流が流れるコイル３のインダクタンスを小さくして、発生する電圧を小さくしても、コイル５に巻き線数比に比例して大きな電圧を発生させて、Ｐ型ＭＯＳ２を導通させ、Ｐ型ＭＯＳ１を不導通状態にすることができ、また、コンデンサー10やコイル３、５と磁気相互結合したコイル11を接続することにより、主電流が流れるコイル３のインダクタンス、インピーダンスをさらに小さくしても、Ｐ型ＭＯＳ１を確実に不導通状態にすることができるので、小型のコイル３で過電流過電圧を遮断することができ、そして、定常電流が流れる時のコイル３における電圧降下（損失）も小さくすることができる。
【図面の簡単な説明】
【図１】本発明の過電流過電圧保護回路の実施例を示す回路図である。
【図２】磁気相互結合した２個のコイルの通常の描き方を示す図である。
【図３】本発明の過電流過電圧保護回路にバイポーラトランジスタを用いた実施例を示す回路図である。
【図４】本発明の過電流過電圧保護回路にホトカプラを用いた実施例を示す回路図である。
【図５】本発明の過電流過電圧保護回路に、負荷に並列に抵抗とコンデンサーを接続した実施例を示す回路図である。
【図６】本発明の過電流過電圧保護回路の３個のコイルを用いた実施例を示す回路図である。
【図１】
0003906438.tif 000002
【図２】
0003906438.tif 000003
【図３】
0003906438.tif 000004
【図４】
0003906438.tif 000005
【図５】
0003906438.tif 000006
【図６】
0003906438.tif 000007