(57)【要約】【課題】圧電素子を有する吐出駆動部に供給される駆動電圧におけるリップルを抑制して、安定した駆動電圧を得ることが可能なインクジェット記録ヘッドの駆動装置、及びこれを備える画像形成装置を提供する。【解決手段】記録ヘッド３１〜３４は、吐出駆動部３７と、駆動回路３８と、を備える。駆動回路３８は、吐出駆動部に供給される駆動電圧を生成する。駆動回路は、トランジスターＱ１と、コンデンサーＣ１と、オペアンプ９２と、抵抗Ｒ１１と、抵抗Ｒ１０と、コンデンサーＣ３と、を備える。抵抗Ｒ１０は、オペアンプ９２とゲートとの間に直列に設けられている。コンデンサーＣ３は、抵抗Ｒ１０に並列に設けられ、トランジスターの内部の静電容量の数値に基づいて定められる静電容量を有する。【選択図】図３
2016132098.tif 000002
【特許請求の範囲】
【請求項１】
複数の圧電素子を有し、前記圧電素子が駆動されることによりインクを吐出する吐出駆動部と、
所定の電源電圧に基づいて前記吐出駆動部に供給される駆動電圧を生成する駆動回路と、を備え、
前記駆動回路は、
第１端子に前記電源電圧が供給され、第２端子が前記吐出駆動部に接続されており、スイッチ動作によって前記駆動電圧を生成するトランジスターと、
前記吐出駆動部に並列に設けられた第１コンデンサーと、
前記トランジスターを前記スイッチ動作させる電圧信号を前記トランジスターの第３端子に出力する信号出力部と、
一端に前記電源電圧が供給され、他端が前記第３端子に接続された第１抵抗素子と、
前記信号出力部と前記第３端子との間に直列に設けられた第２抵抗素子と、
前記第２抵抗素子に並列に設けられ、前記トランジスターの内部の静電容量の数値に基づいて定められる静電容量を有する第２コンデンサーと、を備えるインクジェット記録ヘッドの駆動装置。
【請求項２】
一端が前記トランジスターの出力側の端子に接続され他端が前記信号出力部の入力側の端子に接続された第３抵抗、及び前記第３抵抗に並列に設けられた第３コンデンサーを有するフィルター回路を更に備える請求項１に記載のインクジェット記録ヘッドの駆動装置。
【請求項３】
前記第２のコンデンサーの静電容量は、前記トランジスターの前記第１端子及び前記第３端子間の静電容量と、前記第２端子及び前記第３端子間の静電容量とを合成した合成容量に基づいて定められる請求項１又は２に記載のインクジェット記録ヘッドの駆動装置。
【請求項４】
請求項１から３のいずれかに記載のインクジェット記録ヘッドの駆動装置を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の圧電素子を有する吐出駆動部と、前記吐出駆動部に供給される駆動電圧を生成する駆動回路と、を備えるインクジェット記録ヘッドの駆動装置、及びこれを備える画像形成装置に関する。
【背景技術】
【０００２】
一般に、記録ヘッドから用紙（記録媒体）にインクを吐出して、その用紙に画像を記録するインクジェット記録装置が知られている。このインクジェット記録装置は、例えばプリンター、複写機、ファクシミリ装置、又はこれらの複合機として利用される。インクジェット記録装置は、複数の圧電素子を有する吐出駆動部と、前記吐出駆動部に供給される駆動電圧を生成する駆動回路と、を備えている。前記駆動回路は、前記駆動電圧を前記吐出駆動部に供給して、前記圧電素子を駆動させる。
【０００３】
前記駆動回路には、スイッチ動作によって前記駆動電圧を生成するＦＥＴ（電界効果トランジスター）が設けられている。従来、ＦＥＴをオンオフすることにより前記ＦＥＴをスイッチ動作させるスイッチング電源装置が知られている（特許文献１参照）。
【０００４】
ところで、前記駆動回路において、出力を安定させるために、静電容量が比較的大きな平滑コンデンサーが前記吐出駆動部に並列に設けられる。一方、前記ＦＥＴとして廉価な汎用品が用いられた場合、ゲート−ソース間の電圧Ｖｇｓの耐電圧（例えば２０Ｖ程度）が低い。そのため、前記耐電圧よりも高い電源電圧を用いる場合は、前記電源電圧を分圧回路で分圧して前記ＦＥＴのゲート端子に供給する必要がある。前記分圧回路は、２つの抵抗素子から構成されており、そのうちの一つは、ＦＥＴのゲート端子とＦＥＴに電圧信号を供給する信号供給部との間に直列に設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−３８１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＦＥＴのゲート端子と前記信号供給部との間に前記抵抗素子が設けられていると、この抵抗素子とＦＥＴの内部の静電容量との影響によって、前記ＦＥＴのゲート端子に入力される前記電圧信号に遅れが生じる。つまり、信号供給部からの電圧信号の出力に対して、前記ＦＥＴのスイッチ動作の応答性が悪くなる。前記ＦＥＴの応答性が低下すると、前記ＦＥＴから出力される前記駆動電圧に交流成分が重畳して、所謂リップルが生じる。前記リップルを有する駆動電圧が前記吐出駆動部に供給されると、シートに対する印字画像に、前記リップルの周期に対応する縞模様が現れるという問題が生じる。
【０００７】
本発明は、前記事情に鑑みてなされたものであり、その目的は、圧電素子を有する吐出駆動部に供給される駆動電圧におけるリップルを抑制して、安定した駆動電圧を得ることが可能なインクジェット記録ヘッドの駆動装置、及びこれを備える画像形成装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一の局面に係るインクジェット記録ヘッドの駆動装置は、吐出駆動部と、駆動回路と、を備える。前記吐出駆動部は、複数の圧電素子を有し、前記圧電素子が駆動されることによりインクを吐出する。前記駆動回路は、所定の電源電圧に基づいて前記吐出駆動部に供給される駆動電圧を生成する。前記駆動回路は、トランジスターと、第１コンデンサーと、信号出力部と、第１抵抗素子と、第２抵抗素子と、第２コンデンサーと、を備える。前記トランジスターは、第１端子に前記電源電圧が供給され、第２端子が前記吐出駆動部に接続されており、スイッチ動作によって前記駆動電圧を生成する。前記第１コンデンサーは、前記吐出駆動部に並列に設けられている。前記信号出力部は、前記トランジスターを前記スイッチ動作させる電圧信号を前記トランジスターの第３端子に出力する。前記第１抵抗素子は、一端に前記電源電圧が供給され、他端が前記第３端子に接続されている。前記第２抵抗素子は、前記信号出力部と前記第３端子との間に直列に設けられている。前記第２コンデンサーは、前記第２抵抗素子に並列に設けられ、前記トランジスターの内部の静電容量の数値に基づいて定められる静電容量を有する。
【０００９】
本発明の他の局面に係る画像形成装置は、前記インクジェット記録ヘッドの駆動装置を備えている。
【発明の効果】
【００１０】
本発明によれば、圧電素子を有する吐出駆動部に供給される駆動電圧におけるリップルを抑制して、安定した駆動電圧を得ることが可能である。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態に係るインクジェット記録装置の構成を示す模式断面図である。
【図２】図２は、図１のインクジェット記録装置の構成を示すブロック図である。
【図３】図３は、図１のインクジェット記録装置の記録ヘッドが備える駆動回路の構成を示す回路図である。
【図４】図４は、図３の駆動回路に基づくシミュレーション回路の構成を示す回路図である。
【図５】図５は、図４のシミュレーション回路を駆動させたときのアンプにおける周波数−ゲイン特性を示す図である。
【図６】図６は、図４のシミュレーション回路を駆動させたときのアンプの出力電圧の波形図である。
【図７】図７（Ａ）は、図４のシミュレーション回路のコンデンサーＣ３が１０００ｐＦのときのＦＥＴのゲート電圧の波形であり、図７（Ｂ）は、図４のシミュレーション回路のコンデンサーＣ３が０ｐＦのときのＦＥＴのゲート電圧の波形である。
【発明を実施するための形態】
【００１２】
以下、適宜図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例にすぎず、本発明の技術的範囲を限定するものではない。
【００１３】
まず、図１及び図２を参照しつつ、本発明の実施形態に係るインクジェット記録装置Ｘ１（以下「記録装置Ｘ１」と略称する）について説明する。なお、図１は、記録装置Ｘ１が印刷可能である状態を示している。
【００１４】
図１及び図２に示すように、記録装置Ｘ１は、給紙カセット１、給紙・搬送部２、画像形成部３、インクタンク部４、搬送ユニット５、昇降機構６、排紙部７、制御ユニット８、電源装置１５（図２参照）、及びこれらを収容又は支持する本体フレーム１０などを備えている。
【００１５】
記録装置Ｘ１は、パソコン等の情報処理装置から入力される画像データに基づいて印刷処理を実行するプリンターである。なお、本発明に係る記録装置Ｘ１は、プリンターに限らず、複写機、ファクシミリ装置、複合機などにも適用可能である。
【００１６】
給紙カセット１には、記録装置Ｘ１において印刷対象となる用紙Ｐが収容される。もちろん、印刷対象は、紙に限らずＯＨＰシート又は布などの記録媒体であってもよい。給紙・搬送部２は、ピックアップローラー２１、搬送ローラー２２、搬送路２３、レジストローラー２４、手差しフィーダ２５、及び給紙ローラー２６を備えている。給紙・搬送部２は、給紙カセット１又は手差しフィーダ２５から用紙Ｐを１枚ずつ取り出して画像形成部３へ向けて給送する。
【００１７】
画像形成部３は、ブラック色、シアン色、マゼンタ色、イエロー色の各色に対応する記録ヘッド３１、３２、３３、３４を有する。記録ヘッド３１〜３４は、本発明のインクジェット記録ヘッドの一例である。これらの記録ヘッド３１〜３４は、ヘッドフレーム３５に支持されている。記録ヘッド３１〜３４の下端部には、インクを吐出する多数のノズル（吐出口）を有するインク吐出面３１Ａ〜３４Ａがそれぞれ設けられている。画像形成部３では、搬送ユニット５によって搬送される用紙Ｐに対してインク吐出面３１Ａ〜３４Ａからインクが吐出されることにより用紙Ｐに画像が記録される。
【００１８】
図２に示されるように、記録ヘッド３１〜３４それぞれは、ヘッド制御部３６と、吐出駆動部３７と、駆動回路３８とを有する。本発明のインクジェット記録ヘッドの駆動装置は、ヘッド制御部３６、吐出駆動部３７、及び駆動回路３８によって実現される。ヘッド制御部３６は、ＣＰＵやＲＯＭ、ＲＡＭなどを備えている。ヘッド制御部３６は、駆動回路３８に供給される電圧の制御などを行う。吐出駆動部３７は、複数の圧電素子を有している。記録ヘッド３１〜３４は、吐出駆動部３７の圧電素子を駆動させてインクを吐出させる。このようなインクの吐出方式は、インクジェット方式と称されている。前記圧電素子の具体例として、例えばピエゾ素子が適用可能である。
【００１９】
駆動回路３８は、電源装置１５から供給された電源電圧Ｖｃｃ（ＤＣ２４Ｖ〜２６Ｖ）に基づいて吐出駆動部３７に供給される駆動電圧を生成する。この駆動回路３８については後述する。
【００２０】
電源装置１５は、画像形成部３の記録ヘッド３１〜３４や制御ユニット８などに対して、これらが必要としている電力を供給するものである。図２に示されるように、電源装置１５は、制御ユニット８及び記録ヘッド３１〜３４それぞれと電源ケーブルで接続されており、電源装置１５から各構成要素それぞれに電力が供給されるように構成されている。本実施形態では、電源装置１５は、商用電圧であるＡＣ１００Ｖを整流して電源電圧Ｖｃｃ（ＤＣ２４Ｖ〜２６Ｖ）に変換して記録ヘッド３１〜３４の駆動回路３８に供給する。
【００２１】
図１に示されるように、インクタンク部４は、ブラック色、シアン色、マゼンタ色、イエロー色の各色に対応するインクが収容されたインクタンク４１、４２、４３、４４を備えている。インクタンク４１〜４４は、不図示のインクチューブにより同色の記録ヘッド３１〜３４にそれぞれ接続されており、記録ヘッド３１〜３４にインクを補給する。
【００２２】
搬送ユニット５は、記録ヘッド３１〜３４の下方に配置されている。搬送ユニット５は、用紙Ｐが載置される用紙搬送ベルト５１、用紙搬送ベルト５１を張架する張架ローラー５２〜５４、搬送ローラー５６、及びこれらを支持する搬送フレーム５５などを備えている。搬送ユニット５は、用紙Ｐをインク吐出面３１Ａ〜３４Ａに対向させつつ搬送する。
【００２３】
昇降機構６は、搬送ユニット５を下方から支持している。昇降機構６は、搬送ユニット５の底面の四隅に対応する四組の偏心カム６１、回転軸６２、及びベアリング群６３を備えている。昇降機構６は、搬送ユニット５を記録ヘッド３１〜３４に対して上下に昇降させる。
【００２４】
排紙部７は、画像形成部３の用紙搬送方向下流側に設けられている。排紙部７は、乾燥装置７１、搬送路７２、排紙ローラー７３、及び排紙トレイ７４などを有している。乾燥装置７１で乾燥された用紙Ｐは、搬送路７２を介して排紙ローラー７３により排紙トレイ７４に排出される。
【００２５】
次に、図３を参照して、記録ヘッド３１〜３４の駆動回路３８について説明する。
【００２６】
図３に示されるように、本実施形態の記録装置Ｘ１では、電源装置１５が、駆動回路３８に共通の電源電圧Ｖｃｃを印加する。
【００２７】
また、記録装置Ｘ１は、基本電圧生成回路８０を有する。基本電圧生成回路８０は、例えば、電源装置１５に備えられている。基本電圧生成回路８０は、複数の駆動回路３８に共通の基本電圧Ｖｂ２を生成するための回路である。基本電圧Ｖｂ２は、例えばＤＣ８Ｖ〜１２Ｖである。なお、図３には、一つの駆動回路３８だけが示されており、他の駆動回路３８の図示が省略されているが、基本電圧生成回路８０は、複数の駆動回路３８それぞれに基本電圧Ｖｂ２を供給する。
【００２８】
基本電圧生成回路８０は、ＤＡＣ（digital to analog converter）８１を有し、ＤＡＣ８１の出力に応じた基本電圧Ｖｂ２を生成する。ＤＡＣ８１は、基準電圧Ｖｒｅｆに基づき、ヘッド制御部３６からのデジタル値をアナログ電圧に変換する。ＤＡＣ８１の出力電圧は、オペアンプ８２および抵抗Ｒ４，Ｒ１２による増幅回路により所定の増幅率で増幅される。前記増幅回路の出力電圧が基本電圧Ｖｂ２として各駆動回路３８に印加される。
【００２９】
駆動回路３８は、ＤＡＣ９１を有し、ＤＡＣ９１の出力電圧Ｖｄａｃに応じた駆動電圧Ｖｏを生成する。ＤＡＣ９１は、基準電圧Ｖｒｅｆに基づき、ヘッド制御部３６からのデジタル値をアナログ電圧に変換する。さらに、各駆動回路３８は、オペアンプ９２および抵抗Ｒ２，Ｒ７による差動増幅回路を有する。ここで、オペアンプ９２は、本発明の信号出力部の一例である。オペアンプ９２は、後述のトランジスターＱ１をスイッチ動作させる電圧信号をトランジスターＱ１のゲートに出力する。
【００３０】
駆動回路３８は、前記差動増幅回路の出力によって駆動されるトランジスターＱ１を有する。本実施形態では、トランジスターＱ１は、Ｐ型の電界効果トランジスター（ＦＥＴ）である。トランジスターＱ１のソース（本発明の第１端子の一例）に電源電圧Ｖｃｃが印加され、そのゲート（本発明の第３端子の一例）にオペアンプ９２の出力が印加される。また、トランジスターＱ１のドレイン（本発明の第２端子の一例）が抵抗Ｒ２に接続され、ドレイン電圧が駆動電圧Ｖｏとされている。また、トランジスターＱ１のドレインが、吐出駆動部３７に接続されている。このようなトランジスターＱ１においては、ゲートに入力される電圧信号のレベルに応じてスイッチ動作（スイッチング）することによって、ドレインから吐出駆動部３７に供給される駆動電圧が生成される。
【００３１】
駆動回路３８は、吐出駆動部３７に並列に設けられたコンデンサーＣ１（本発明の第１コンデンサーの一例）を有する。コンデンサーＣ１は、トランジスターＱ１のドレインの出力電圧を安定化するためのものであり、所謂平滑コンデンサーと称されている。本実施形態では、コンデンサーＣ１は、その静電容量が４７μＦのものが用いられる。
【００３２】
駆動回路３８は、抵抗Ｒ１１（本発明の第１抵抗素子の一例）と、抵抗Ｒ１０（本発明の第２抵抗素子の一例）とを有する。抵抗Ｒ１１は、その一端に電源電圧Ｖｃｃが印加され、その他端はトランジスターＱ１のゲートに接続されている。抵抗Ｒ１０は、オペアンプ９２とトランジスターＱ１のゲートとの間にこれらと直列に設けられている。抵抗Ｒ１０及び抵抗Ｒ１１は、電源電圧Ｖｃｃを抵抗Ｒ１０及び抵抗Ｒ１１の分圧比によって分圧する分圧回路を構成する。この分圧回路があるため、トランジスターＱ１のゲート電圧の耐電圧が電源電圧Ｖｃｃよりも低い場合であっても、トランジスターＱ１のゲートに印加される電圧を、前記耐電圧よりも低くすることができる。
【００３３】
駆動回路３８は、抵抗Ｒ２（本発明の第３抵抗の一例）と、コンデンサーＣ２（本発明の第３コンデンサーの一例）とを有する。抵抗Ｒ２は、その一端がトランジスターＱ１のドレインに接続されており、その他端がオペアンプ９２の入力側の端子に接続されている。また、コンデンサーＣ２は、抵抗Ｒ２に並列に設けられている。抵抗Ｒ２とコンデンサーＣ２とによって、トランジスターＱ１の出力に含まれる高周波成分を除去するフィルター回路が構成されている。
【００３４】
駆動回路３８は、抵抗Ｒ６と、トランジスターＱ４とを有する。抵抗Ｒ６は、その一端に電源電圧Ｖｃｃが印加されており、その他端はトランジスターＱ１のソースに接続されている。トランジスターＱ４は、ＰＮＰ型のトランジスターである。トランジスターＱ４のベースはトランジスターＱ１のソースに接続されており、コレクタはトランジスターＱ１のゲートに接続されている。また、トランジスターＱ４のエミッタには電源電圧Ｖｃｃが印加されている。
【００３５】
このように駆動回路３８が構成されているため、汎用であり廉価なトランジスターＱ１を駆動回路３８に適用した場合でも、効果的にドレインの出力電圧を安定させることができる。すなわち、廉価なトランジスターＱ１は、その定格電圧が小さく、ゲートに印加される電圧を電源電圧Ｖｃｃよりも小さくする必要がある。例えば、トランジスターＱ１の定格電圧が２０Ｖである場合は、電源電圧Ｖｃｃよりも低いため、電源電圧Ｖｃｃをゲートに印加することができない。そのため、駆動回路３８においては、抵抗Ｒ１０及び抵抗Ｒ１１からなる前記分圧回路によってゲートに印加される電圧を電源電圧Ｖｃｃ未満にしている。しかしながら、前記分圧回路の抵抗Ｒ１０とトランジスターＱ１の内部の静電容量との影響によって、トランジスターＱ１のゲートに入力されるオペアンプ９２からの電圧信号に遅れが生じる。つまり、オペアンプ９２からの電圧信号の出力に対して、トランジスターＱ１のスイッチ動作の応答性が悪くなる。トランジスターＱ１の応答性が低下すると、トランジスターＱ１のドレインから出力される駆動電圧に交流成分が重畳して、所謂リップルが生じる。これに対して、本実施形態の駆動回路３８では、抵抗Ｒ１０に並列にコンデンサーＣ３（本発明の第２コンデンサーの一例）が設けられている。
【００３６】
コンデンサーＣ３は、トランジスターＱ１の内部の静電容量の数値に基づいて定められる静電容量を有する。コンデンサーＣ３の静電容量は、トランジスターＱ１のゲート及びソース間の静電容量と、ゲート及びドレイン間の静電容量とを合成した合成容量に基づいて定められる。本実施形態では、前記合成容量の３倍以上６５倍以下の範囲の静電容量のコンデンサーＣ３が適用される。つまり、本実施形態の記録装置Ｘ１のインクジェット記録ヘッドの駆動装置において、コンデンサーＣ３の静電容量は、前記合成容量の３倍以上６５倍以下の範囲内であることが好ましい。
【００３７】
これにより、オペアンプ９２からトランジスターＱ１のゲートに至る経路の抵抗成分（時定数）を等価的に小さくすることができ、オペアンプ９２から出力される電圧信号の遅れが改善され、トランジスターＱ１の応答性が向上する。その結果、トランジスターＱ１のドレインから出力される駆動電圧が安定し、リップルが生じなくなる。また、前記リップルが生じない駆動電圧によって吐出駆動部３８が制御されるため、用紙Ｐにインクによる画像が形成された場合でも、用紙Ｐに対する印字画像に、前記リップルの周期に対応する縞模様が現れなくなる。
【００３８】
以下、図４に示すシミュレーション用のシミュレーション回路１００を用いてシミュレーターによってシミュレーションした結果について説明する。図５は、前記シミュレーターによって得られたオペアンプ９２の周波数−ゲイン特性を示す図である。図５において、縦軸はゲイン［ｄＢ］であり、横軸は周波数［Ｈｚ］である。図６は、前記シミュレーターによって得られたオペアンプ９２の出力電圧の波形図である。図６において、縦軸は電圧［Ｖ］であり、横軸は時間［ｍｓ］である。
【００３９】
図４のシミュレーション回路１００は、駆動回路３８及び基本電圧生成回路８０を含んでいる。シミュレーション回路１００における抵抗Ｒ１は、吐出駆動部３７の負荷を想定したものであり、抵抗Ｒ１の抵抗値は５．１ｋΩである。このシミュレーション回路１００では、コンデンサーＣ１の静電容量が４７μＦであり、コンデンサーＣ２の静電容量が１０００ｐＦであり、コンデンサーＣ３の静電容量が１０００ｐＦである。また、トランジスターＱ１の定格電圧は２０Ｖであり、内部の静電容量は１５３ｐＦである。
【００４０】
図５に示されるように、前記シミュレーターによって得られたオペアンプ９２の周波数−ゲイン特性には、ゲインピーキング（周波数が上昇する現象）は現れなかった。ゲインピーキングが生じるオペアンプは、発振又はひずみが生じている可能性が高く、出力波形にリップルが生じる可能性が高い。しかしながら、駆動回路３８を含むシミュレーション回路１００では、上述したように、ゲインピーキングが生じず、また、図６に示されるように、オペアンプ９２の出力電圧の波形にもリップルは現れなかった。
【００４１】
また、図７（Ａ）は、図４のシミュレーション回路１００のコンデンサーＣ３が１０００ｐＦのときのトランジスターＱ１のゲート電圧の波形であり、図７（Ｂ）は、図４のシミュレーション回路１００のコンデンサーＣ３が設けられていないときのトランジスターＱ１のゲート電圧の波形である。図７において、縦軸は電圧［Ｖ］であり、横軸は時間［ｍｓ］である。図７（Ａ）に示されるように、コンデンサーＣ３が１０００ｐＦのときは、コンデンサーＱ１のゲート電圧は０．２３Ｖ／μｓの速度で電圧値が変化している。一方、図７（Ｂ）に示されるように、コンデンサーＣ３が０ｐＦのときは、コンデンサーＱ１のゲート電圧は０．１１Ｖ／μｓの速度で電圧値が変化している。つまり、コンデンサーＣ３が設けられている場合の方が、オペアンプ９２の電圧信号の遅延が少なく、トランジスターＱ１の応答性が良好であることが分かる。
【符号の説明】
【００４２】
Ｘ１：インクジェット記録装置
１５：電源装置
３１〜３４：記録ヘッド
３６：ヘッド制御部
３７：吐出駆動部
３８：駆動回路
【図１】
2016132098.tif 000003
【図２】
2016132098.tif 000004
【図３】
2016132098.tif 000005
【図４】
2016132098.tif 000006
【図５】
2016132098.tif 000007
【図６】
2016132098.tif 000008
【図７】
2016132098.tif 000009