(57)【特許請求の範囲】
【請求項１】
入賞領域に遊技媒体が入賞すると、所定個の遊技媒体を遊技者に払い出し、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機であって、
遊技の進行を制御する主制御部と情報通信制御部とが搭載された主制御基板と、
遊技機に設けられた電気部品の作動に関わる回路部と、前記主制御基板との間の情報通信を行う情報通信部とが設けられた複数の回路基板とを備え、
前記複数の回路基板には、前記主制御基板から遊技媒体の払出個数を示す情報としての個数信号を受信して前記電気部品としての遊技媒体の払出装置の制御を行う制御回路が設けられた払出制御基板と、前記電気部品としての表示状態が変化可能な可変表示装置の表示制御を行う表示制御回路が設けられた制御基板とが含まれ、
前記主制御基板と前記複数の回路基板とはシリアルラインで通信可能に接続され、前記情報通信制御部と各々の前記回路基板における前記情報通信部とは、前記シリアルラインで情報転送を行い、
前記主制御部は、
いずれの前記回路基板に信号を送信するのかを決定する決定手段を含み、
各々の前記回路基板への信号を、信号出力の期間が重複しないように時間をずらせて前記決定手段が決定した前記回路基板を特定可能に前記シリアルラインに出力することによって、前記各々の回路基板に情報を送信して前記回路部に各電気部品を制御させる
ことを特徴とする遊技機。
【請求項２】
入賞領域に遊技媒体が入賞すると、所定個の遊技媒体を遊技者に払い出し、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機であって、
遊技の進行を制御する主制御部と情報通信制御部とが搭載された主制御基板と、
遊技機に設けられた電気部品の作動に関わる回路部と、前記主制御基板との間の情報通信を行う情報通信部とが設けられた複数の回路基板とを備え、
前記複数の回路基板には、前記主制御基板から遊技媒体の払出個数を示す情報としての個数信号を受信して前記電気部品としての遊技媒体の払出装置の制御を行う制御回路が設けられた払出制御基板と、前記電気部品としての遊技機に設けられている発光体の点灯制御を行う発光体制御回路が設けられた制御基板とが含まれ、
前記主制御基板と前記複数の回路基板とはシリアルラインで通信可能に接続され、前記情報通信制御部と各々の前記回路基板における前記情報通信部とは、前記シリアルラインで情報転送を行い、
前記主制御部は、
いずれの前記回路基板に信号を送信するのかを決定する決定手段を含み、
各々の前記回路基板への信号を、信号出力の期間が重複しないように時間をずらせて前記決定手段が決定した前記回路基板を特定可能に前記シリアルラインに出力することによって、前記各々の回路基板に情報を送信して前記回路部に各電気部品を制御させる
ことを特徴とする遊技機。
【請求項３】
前記複数の回路基板は、どの遊技機種にも共通して使用される共通回路基板と、遊技機種に応じて使用される独自の個別基板とから構成される
請求項１または請求項２記載の遊技機。
【請求項４】
前記複数の回路基板には、少なくとも所定の遊技機種のグループ毎に共用される共通回路基板が含まれ、
前記共通回路基板は、あらかじめ決められた数のポートであって、当該遊技機において使用されるポートの数と同数または異なる数のポートを有する
請求項１または請求項２記載の遊技機。
【請求項５】
前記主制御部に供給される情報を取り込む情報入力回路部を備え、  前記情報入力回路部は、前記主制御基板との間の情報通信を行う情報通信部を有する情報入力回路基板に搭載された
請求項１または請求項２記載の遊技機。
【請求項６】
各々の前記回路基板における情報通信部に対して、対応する値が割り当てられ、
前記主制御部は、
所定のタイミングでカウンタの値を更新するカウンタ更新手段と、
前記カウンタの値に対応する情報通信部を、シリアルラインで情報転送を行う情報通信部として選択し、選択した情報通信部との間で情報転送を行う情報転送制御手段とを含む
請求項１から請求項５のうちのいずれかに記載の遊技機。
【請求項７】
前記情報通信部は、回路指定情報で指定された回路部を認識可能であり、
前記主制御部は、各回路部に情報を送信する際に回路指定情報を出力する
請求項１から請求項６のうちのいずれかに記載の遊技機。
【請求項８】
回路指定情報は、アドレスデータであり、
前記主制御部は、回路部に情報を送信する際に、シリアルラインに当該回路部を指定するアドレスデータを出力してから、当該シリアルラインに情報を出力する
請求項７記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パチンコ遊技機やコイン遊技機等の遊技機に関し、特に、始動入賞等にもとづいて特別の遊技が実行可能になり、遊技の結果、特定の条件が成立すると所定の遊技価値が付与可能となる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
可変表示部には複数の表示領域があり、通常、複数の可変表示の表示結果を時期を異ならせて表示するように構成されている。可変表示部には、例えば、図柄等の複数の識別情報が可変表示される。可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。「大当り」が発生すると、例えば、遊技者に大量の賞球などの価値が払い出される。
【０００４】
また、「大当り」の組合せ以外の「はずれ」の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００５】
そのような遊技機には、可変表示部を実現する表示装置、遊技効果を増すためのランプやＬＥＤ、電動部品を駆動するためのソレノイド、賞球および玉貸しのための機構、入賞や打球通過を検出するためのスイッチ等、多数の電気部品が設けられている。それらの電気部品は遊技の進行に伴って動作する必要があるので、遊技の進行を制御する遊技制御手段から指令を受けたり、遊技制御手段にセンサ情報を出力する必要がある。遊技機の機種が異なると、各電気部品の構成の仕方（数や配置など）が異なってくるので、基板も各機種対応に設計および製造を行う必要がある。なお、遊技制御手段は、一般には、マイクロコンピュータで実現される。また、電気部品とは、電気的に駆動される全ての部品を指す概念である。
【０００６】
【発明が解決しようとする課題】
従って、遊技機の機種が異なると、遊技制御マイクロコンピュータおよび各電気部品の駆動回路を搭載した遊技制御基板を変更しなければならない。すなわち、新たな機種を開発する際に従来の機種の遊技制御基板を流用できなくなり開発コストおよび製造コストがかさむ。また、従来機種の遊技制御基板を他機種に流用できないので、不要になったときには廃棄せざるを得ず、環境問題も生じてくる。
【０００７】
そこで、本発明は、各機種間で遊技制御マイクロコンピュータを搭載した主基板の共用化を図ることができ、開発コストや製造コストを低減できるとともにリサイクル性に優れた遊技機を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による遊技機は、入賞領域に遊技媒体が入賞すると、所定個の遊技媒体を遊技者に払い出し、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する主制御部と情報通信制御部とが搭載された主制御基板と、遊技機に設けられた電気部品の作動に関わる回路部と主制御基板との間の情報通信を行う情報通信部とが設けられた複数の回路基板とを備え、複数の回路基板には、主制御基板から遊技媒体の払出個数を示す情報としての個数信号を受信して電気部品としての遊技媒体の払出装置の制御を行う制御回路が設けられた払出制御基板と、電気部品としての表示状態が変化可能な可変表示装置の表示制御を行う表示制御回路が設けられた制御基板とが含まれ、主制御基板と複数の回路基板とはシリアルラインで通信可能に接続され、情報通信制御部と各々の回路基板における情報通信部とは、シリアルラインで情報転送を行い、主制御部は、いずれの回路基板に信号を送信するのかを決定する決定手段を含み、各々の回路基板への信号を、信号出力の期間が重複しないように時間をずらせて決定手段が決定した回路基板を特定可能にシリアルラインに出力することによって、各々の回路基板に情報を送信して回路部に各電気部品を制御させるように構成されたものである。
本発明による他の態様の遊技機は、入賞領域に遊技媒体が入賞すると、所定個の遊技媒体を遊技者に払い出し、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する主制御部と情報通信制御部とが搭載された主制御基板と、遊技機に設けられた電気部品の作動に関わる回路部と、主制御基板との間の情報通信を行う情報通信部とが設けられた複数の回路基板とを備え、複数の回路基板には、主制御基板から遊技媒体の払出個数を示す情報としての個数信号を受信して電気部品としての遊技媒体の払出装置の制御を行う制御回路が設けられた払出制御基板と、電気部品としての遊技機に設けられている発光体の点灯制御を行う発光体制御回路が設けられた制御基板とが含まれ、主制御基板と複数の回路基板とはシリアルラインで通信可能に接続され、情報通信制御部と各々の回路基板における情報通信部とは、シリアルラインで情報転送を行い、主制御部は、いずれの回路基板に信号を送信するのかを決定する決定手段を含み、各々の回路基板への信号を、信号出力の期間が重複しないように時間をずらせて決定手段が決定した回路基板を特定可能にシリアルラインに出力することによって、各々の回路基板に情報を送信して回路部に各電気部品を制御させることを特徴とする。
【０００９】
複数の回路基板は、どの遊技機種にも共通して使用される共通回路基板と、遊技機種に応じて使用される独自の個別基板とから構成されていてもよい。
また、複数の回路基板には、少なくとも所定の遊技機種のグループ毎に共用され、グループにおける最大想定数のポートを有する共通回路基板が含まれていてもよい。
遊技機は、主制御部に供給される情報を取り込む情報入力回路部を備え、情報入力回路部は、主制御基板との間の情報通信を行う情報通信部を有する情報入力回路基板に搭載された構成であってもよい。
情報通信部は、遊技制御部からの呼出に応じて、取り込んだ情報を主制御基板に送出する構成であってもよい。
各々の回路基板における情報通信部に対して、対応する値が割り当てられ、主制御部は、所定のタイミングでカウンタの値を更新するカウンタ更新手段と、カウンタの値に対応する情報通信部をシリアルラインで情報転送を行う情報通信部として選択し、選択した情報通信部との間で情報転送を行う情報転送制御手段とを含むように構成されていてもよい。
また、主制御部は、各回路部に情報を送信する際に回路指定情報を出力するように構成されていてもよい。
回路指定情報は、アドレスデータであり、主制御部は、回路部に情報を送信する際に、シリアルラインに回路部を指定するアドレスデータを出力してから、シリアルラインに情報を出力するように構成されていてもよい。
【００１０】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロットマシン等であってもよく、また、始動入賞等にもとづいて特別の遊技が実行可能になり、遊技の結果、特定の条件が成立すると所定の遊技価値が付与可能となる全ての遊技機に適用可能である。
【００１１】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００１２】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための画像表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。画像表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがあり、これらの図柄表示エリアは可変表示部を構成する。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートセンサ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口センサ１７によって検出される。
【００１３】
また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントセンサ２２で検出され、他方に入った入賞球はカウントセンサ２３で検出される。
【００１４】
遊技盤６には、複数の入賞口１９，２４が設けられている。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周の枠部には、遊技効果ランプ・ＬＥＤ（枠ランプ）２８が設けられている。そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する玉切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００１５】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートセンサ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口センサ１７で検出されると、図柄の変動を開始できる状態であれば、画像表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。画像表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間の経過と、所定個数（例えば１０個）の打球の入賞とのうちのいずれかの条件が成立するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントセンサ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。この継続権の発生は、所定回数（例えば１６ラウンド）許容される。
【００１６】
停止時の画像表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせであって、可変表示器１０の示す図柄が所定の図柄である場合には、その後、可変入賞球装置１５が高い頻度で開状態となるとともに、次に大当りとなる確率が高くなる。すなわち、遊技者にとってさらに有利な状態となる。
【００１７】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面には、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００１８】
機構板３６には、中継基板３０を介して画像表示装置９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された主制御基板３１、可変表示制御ユニット２９と主制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御と玉貸し制御とを行う払出制御用マイクロコンピュータ等が搭載された賞球基板３７が設置されている。さらに、機構板３６には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４が設置されている。
【００１９】
また、遊技盤６の裏面には、図３に示すように、各入賞口および入賞球装置に入賞した入賞玉を所定の入賞経路に沿って導く入賞玉集合カバー４０が設けられている。入賞玉集合カバー４０に導かれる入賞玉のうち、開閉板２０を経て入賞したものは、玉払出装置９７が相対的に多い景品玉数（例えば１５個）を払い出すように制御される。始動入賞口１４を経て入賞したものは、玉払出装置（図３において図示せず）が相対的に少ない景品玉数（例えば６個）を払い出すように制御される。そして、その他の入賞口２４および入賞球装置を経て入賞したものは、玉払出装置が相対的に中程度の景品玉数（例えば１０個）を払い出すように制御される。
【００２０】
このような制御を行うために、始動口センサ１７およびカウントセンサ２３からの信号が、主制御基板３１に送られる。遊技制御基板３１に各センサからの信号が送られると、遊技制御基板３１から賞球基板３７に、各入賞に対する玉払出個数を示す賞球個数信号が送られる。
【００２１】
図４は、遊技制御用のマイクロコンピュータを搭載した主制御基板（メイン基板）３１とメイン基板３１に電気的に接続される各基板との構成の一例を示すブロック図である。図４に示す構成では、メイン基板３１共通回路基板３５、賞球基板３７、スイッチ基板４２および表示制御基板８０が設けられている。メイン基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３が設けられている。基本回路５３は、各基板との間の情報通信を行う通信回路４７、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。なお、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている場合もある。
【００２２】
ＣＰＵ５６には、スイッチ基板４２および通信回路４７を介して、ゲートセンサ１２、始動口センサ１７、Ｖカウントセンサ２２およびカウントセンサ２３からの信号が入力される。また、ＣＰＵ５６は、通信回路４７および共通回路基板３５を介して、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を駆動する信号を与え、７セグメントＬＥＤによる可変表示器１０を駆動する信号を与える。また、Ｉ／Ｏポート５７を介して、大当りの発生を示す大当り情報、画像表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する。
【００２３】
表示制御基板８０には、可変表示部を構成する画像表示部（例えばＣＲＴ）９の表示制御を行う回路が搭載される。ＣＰＵ５６は、通信回路４７を介して表示制御基板８０に対して、遊技の進行に応じて、表示内容を指示する表示制御コマンドデータを送信する。
また、ＣＰＵ５６は、遊技の進行に応じて、通信回路４７を介して、装飾ランプ２５を点灯または滅灯させるための信号を共通回路基板３５に送信する。さらに、通信回路４７を介して、賞球基板３７に賞球個数信号を送信する。また、通信回路４７を介して、共通回路基板３５にソレノイドをＯＮ／ＯＦＦするための信号を送信する。
【００２４】
さらに、メイン基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、定期的（例えば、２ｍｓ毎）に基本回路５３にリセットパルスを与えてゲーム制御用のプログラムを先頭から再度実行させるための定期リセット回路６６と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
【００２５】
実施の形態１．
図５は、本発明の第１の実施の形態の各基板上の回路構成を示すブロック図である。図に示すように、この実施の形態では、メイン基板３１と、共通回路基板３５、賞球基板３７、表示制御基板８０およびスイッチ基板４２が通信線４１で接続されている。共通回路基板３５は、遊技機の全ての機種で共用が可能な基板である。すなわち、各機種において備えられるであろうと考えられる個数の電気部品を駆動できるだけの駆動回路とメイン基板３１からの情報を受信する受信回路とが設けられている。各機種において備えられるであろうと考えられる個数は最大値であるから、搭載された駆動回路のうちには、機種によっては、使用されない駆動回路もありうる。なお、この実施の形態では、共通回路基板３５はソレノイド１６，２１および装飾ランプ２５を駆動するために用いられるので、ランプ回路３５０およびソレノイド（ＳＯＬ）回路３６０という名称の駆動回路（受信回路を含む）が図示されているが、ランプやソレノイド以外の電気部品も駆動対象とすることができる。
なお、スイッチ基板４２に搭載される回路も、共通回路基板３５に搭載するようにしてもよい。
【００２６】
各機種において独自の電気部品、または、数機種では共用されるものの全機種で使用されるものではない電気部品を駆動するために、個別回路基板が設けられる。この実施の形態では、賞球制御回路３７０を備えた賞球基板３７、表示制御回路８００を備えた表示制御基板８０、およびスイッチ回路を備えたスイッチ基板４２が設けられている。賞球制御回路３７０は、メイン基板３１から賞球個数信号を受信し、玉払出装置９７から玉が払い出されるように制御する。表示制御回路８００は、メイン基板３１から表示制御コマンドデータを受信し、表示制御コマンドデータに従った表示が画像表示部９において行われるように制御する。
【００２７】
図６は、各基板における要部を示すブロック図である。なお、この例では、通信線４１から分岐したラインに、共通回路基板３５、賞球基板３７、表示制御基板８０およびスイッチ基板４２が接続される形態が示されている。メイン基板３１において、ＣＰＵ５６は、Ｉ／Ｏポート５７を介して各基板上の各回路を指定する信号を送出するとともに、通信回路４７を介して各基板上の各回路に情報送信し、各回路から情報受信する。通信回路４７として、例えば、汎用ＬＳＩである汎用同期／非同期レシーバトランスミッタ（ＵＳＡＲＴ）を用いることができる。
【００２８】
通信回路４７は、ＣＰＵ５６から１バイトのデータを入力すると、クロック信号に同期してそのデータを通信線４１にシリアル出力する。また、クロック信号に同期して通信線４１からシリアル信号を入力し、１バイトのパラレルデータとしてＣＰＵ５６に転送する。クロック信号は通信線４１にも供給されるが、ここでは、Ｉ／Ｏポート５７からの各基板上の各回路を指定する信号（回路指定信号）がアクティブになっているときにのみ通信線４１にクロック信号が出力されるとする。そのような制御回路は図６には示されていないが、ゲート回路を用いることによって容易に実現できる。
【００２９】
共通回路基板３５には、通信線４１のシリアルデータを入力しクロック信号で入力データをシフトするシフトレジスタ（シリアル−パラレル変換器）３５２、シフトレジスタ３５２の出力を通信線４１からの回路指定信号でラッチするラッチ回路３５３、およびラッチ回路３５３の出力を例えば１２Ｖに変換するドライバ回路３５４が搭載される。シフトレジスタ３５２、ラッチ回路３５３およびドライバ回路３５４は、ランプ回路３５０の実現例である。また、通信線４１のシリアルデータを入力しクロック信号で入力データをシフトするシフトレジスタ（シリアル−パラレル変換器）３６２、シフトレジスタ３６２の出力を通信線４１からの回路指定信号でラッチするラッチ回路３６３、およびラッチ回路３６３の出力を例えば１２Ｖに変換するドライバ回路３６４が搭載される。シフトレジスタ３６２、ラッチ回路３６３およびドライバ回路３６４は、ソレノイド回路３６０の実現例である。
【００３０】
なお、１２Ｖ電源は、通信線４１を介してメイン基板３１から供給されている。
また、この例ではランプ回路３５０とソレノイド回路３６０とを分けたが、共通回路基板３５に１つの共通回路を設け、１つのシフトレジスタおよび１つのラッチ回路を備えた構成としてもよい。
【００３１】
賞球基板３７には、メイン基板３１の通信回路と４７と同様の通信回路３７１、玉払出制御を行うＣＰＵ３７２、および玉払出装置９７を構成する各機構部品を駆動するドライバ回路３７３が搭載されている。
表示制御基板８０には、メイン基板３１の通信回路と４７と同様の通信回路８０１、表示制御コマンドデータを解釈して画像データを作成するＣＰＵ８０２、およびＣＰＵ８０２が作成した画像データをＣＲＴで表示できる映像データに変換するＣＲＴ制御部８０３が搭載されている。
【００３２】
スイッチ基板４２には、各センサの出力を入力するレシーバ回路４２１、およびレシーバ回路４２１の各出力を通信線４１からのクロック信号でシフトして通信線４１に送出するパラレル−シリアル変換器（Ｐ−Ｓ変換器）４２２が搭載されている。なお、レシーバ回路４２１は、例えば各センサ出力を受けるトランジスタである。
【００３３】
図７は、通信線４１の他の実現例を示すブロック図である。図７に示された例では、通信線４１は、共通回路基板３５、賞球基板３７、表示制御基板８０およびスイッチ基板４２で中継される。
【００３４】
図８は、図７に示された各基板における要部を示すブロック図である。共通回路基板３５には、通信線４１における下り通信線（メイン基板３１から各基板に至る情報を伝えるライン：丸囲み１のライン）からデータを受信してそのデータをシフトレジスタ３５２に出力するとともに、受信したデータをドライバ３５６に出力するレシーバ３５５が設けられている。ドライバ３５６は、レシーバ３５５からのデータを下り通信線に送出する。また、通信線４１における上り通信線（各基板からメイン基板３１に至る情報を伝えるライン：丸囲み２のライン）からのデータ（この場合にはソレノイド回路３６０のドライバ３６６からの下りデータ）は、レシーバ３５５で受信され、ドライバ３５６を介して上り通信線に送出される。
【００３５】
また、下り通信線からデータ（この場合にはランプ回路３５０のドライバ３５６からの下りデータ）を受信してそのデータをシフトレジスタ３６２に出力するとともに、受信したデータをドライバ３６６に出力するレシーバ３６５が設けられている。ドライバ３６６は、レシーバ３６５からのデータを下り通信線に送出する。また、通信線４１における上り通信線からのデータ（この場合には賞球制御回路３７０のドライバ３７６からの上りデータ）は、レシーバ３６５で受信され、ドライバ３６６を介して上り通信線に送出される。
【００３６】
賞球基板３７０には、下り通信線からデータ（この場合にはソレノイド回路３６０のドライバ３６６からの下りデータ）を受信してそのデータを通信回路３７２に出力するとともに、受信したデータをドライバ３７６に出力するレシーバ３７５が設けられている。ドライバ３７６は、レシーバ３７５からのデータを下り通信線に送出する。また、通信線４１における上り通信線からのデータ（この場合には表示制御回路８００のドライバ８０６からのデータ）は、レシーバ３７５で受信され、ドライバ３７６を介して上り通信線に送出される。
【００３７】
表示制御基板８０には、下り通信線からデータ（この場合には賞球制御回路３７０のドライバ３７６からの下りデータ）を受信してそのデータを通信回路８０２に出力するとともに、受信したデータをドライバ８０６に出力するレシーバ８０５が設けられている。ドライバ８０６は、レシーバ８０５からのデータを下り通信線に送出する。また、通信線４１における上り通信線からのデータ（この場合にはスイッチ回路４２０のドライバ４２６からのデータ）は、レシーバ８０５で受信され、ドライバ８０６を介して上り通信線に送出される。
【００３８】
スイッチ基板４２には、下り通信線からデータ（この場合には表示制御回路８００のドライバ８０６からの下りデータ）を終端する終端器（終端抵抗）４２６と、Ｐ−Ｓ変換器４２２からのデータを上り通信線に送出するドライバ４２６が設けられている。
なお、各基板におけるその他の構成は、図６に示された構成と同じである。また、図６に示された構成と図８に示された構成とは、通信線４１に対する入出力構成が異なるだけで、情報送受信制御は同じである。
【００３９】
次に動作について説明する。
図９は、メイン基板３１における基本回路５３のメイン動作の一例を示すフローチャートである。上述したように、この処理は、定期リセット回路６６が発するリセットパルスによって、例えば２ｍｓ毎に起動される。この例では、基本回路５３が起動されると、ＣＰＵ５６は、まず、スタックポインタの指定アドレスをセットするためのスタックセット処理を行う（ステップＳ１）。次いで、初期化処理を行う（ステップＳ２）。初期化処理では、ＣＰＵ５６は、ＲＡＭ５５にエラーが含まれているか判定し、エラーが含まれている場合には、ＲＡＭ５５を初期化するなどの処理を行う。そして、表示制御基板８０に送出される表示制御コマンドデータをＲＡＭ５５の所定の領域に設定する処理を行った後に（ステップＳ３）、入賞球信号処理を行う（ステップＳ４）。入賞球信号処理では、入賞があったか否かの判定と、入賞があった場合の賞球個数を決定する処理が行われる。
【００４０】
次いで、ＣＰＵ５６は、各基板に情報を送出する処理および各基板から情報を受信する処理（データ入出力処理）を行う（ステップＳ５）。
図１０は、データ入出力処理を示すフローチャートである。また、図１１は通信線４１で伝送される信号を示し、図１２は情報送受信タイミングの一例を示すタイミング図である。図１１に示すように、この例では、メイン基板３１から各基板に対して、送信データ、同期クロック（クロック信号）、回路指定信号となるイネーブル＃０〜＃４が通信線４１の下り通信線に送出され、スイッチ基板４２からの受信データが通信線４１の上り通信線に送出される。
【００４１】
この実施の形態では、データ入出力処理において、ランプ回路３５０への情報送信、ソレノイド回路３６０への情報送信、賞球制御回路３７０への情報送信、表示制御回路８００への情報送信、およびスイッチ回路４２０からの情報受信のいずれかが実行される。すなわち、２ｍｓの１回の基本回路５３の動作において、いずれかの送受信動作が実行される。いずれが実行されるのかは、通信カウンタの値で決まる。
【００４２】
データ入出力処理において、ＣＰＵ５６は、まず、通信カウンタの値を１増やす（ステップＳ５１）。通信カウンタの値が５であったなら０に戻す。そして、通信カウンタの値＝０ならば共通回路基板３５におけるランプ回路３５０への情報送信を行い、
通信カウンタの値＝１ならば共通回路基板３５におけるソレノイド回路３６０への情報送信を行い、
通信カウンタの値＝２ならば賞球基板３７への情報送信を行い、
通信カウンタの値＝３ならば表示制御基板８０への情報送信を行い、
通信カウンタの値＝４ならばスイッチ基板４２からの情報受信を行う。
【００４３】
ＣＰＵ５６は、通信カウンタの値が４であるならば（ステップＳ５２）、Ｉ／Ｏポート５７を介してスイッチ回路イネーブル信号（イネーブル＃４）をアクテイブであるローレベルにする（ステップＳ５３）。よって、スイッチ基板４２のみに通信線４１を介してイネーブル信号が与えられる。また、通信線４１にクロック信号が出力される。イネーブル信号が与えられると、スイッチ基板４２のＰ−Ｓ変換器４２２は動作可能状態になる。すると、図１２（Ｂ）に示すように、Ｐ−Ｓ変換器４２２はクロック信号立ち上がりに同期してシフト動作を行い、情報を１ビットずつ通信線４１の受信データのラインに送出する。
【００４４】
メイン基板３１の通信回路４７は、ＣＰＵ５６によって受信イネーブル状態に設定される（ステップＳ５４）。通信回路４７はもクロック信号が入力されるので、通信回路４７は、図１２（Ｂ）に示すように、クロック信号の立ち下がりに同期して、通信線４１の受信データのラインを取り込み、８ビットのデータの取り込みが完了すると受信終了通知をＣＰＵ５６に出力する。
【００４５】
受信終了通知を受けると、ＣＰＵ５６は、通信回路４７から受信データを入力し、それを保存する（ステップＳ５４，Ｓ５５）。保存されたデータは各センサの状態を示す情報であり、例えば、入賞球信号処理（ステップＳ４）で使用される。
【００４６】
通信カウンタが０であるならば（ステップＳ６１）、ＣＰＵ５６は、Ｉ／Ｏポート５７を介してランプ回路イネーブル信号（イネーブル＃０）をアクテイブであるローレベルにする（ステップＳ６２）。また、通信回路４７に、装飾ランプ２５の点灯／滅灯および可変表示器１０に表示される普通図柄を示す１バイトのデータを設定する（ステップＳ６３）。通信回路４７にはクロック信号が入力されるので、通信回路４７は、図１２（Ａ）に示すように、ＣＰＵ５６によって設定されたデータをクロック信号の立ち上がりに同期して１ビットずつ通信線４１の送信データのラインに出力する。
【００４７】
この場合、共通回路基板３５のランプ回路３５０のみに通信線４１を介してイネーブル信号が与えられる。また、通信線４１にクロック信号が出力される。イネーブル信号が与えられると、図１２（Ａ）に示すように、共通回路基板３５のシフトレジスタ３５２はクロック信号に同期して通信線４１の送信データのラインからデータを取り込みそれをシフトする。
【００４８】
通信回路４７は、８ビットのデータ送出が完了すると送信完了通知をＣＰＵ５６に出力する（ステップＳ６４）。すると、ＣＰＵ５６は、Ｉ／Ｏポート５７を介してイネーブル信号を非アクティブにする（ステップＳ６５）。共通回路基板３５のラッチ回路３５４は、イネーブル＃０の立ち上がりでシフトレジスタのパラレル出力をラッチし、そのデータをドライバ回路３５４に出力する。よって、ドライバ回路３５４は、メイン基板３１のＣＰＵ５６が設定した装飾ランプ２５の点灯／滅灯を示すデータに応じて装飾ランプ２５を点灯または滅灯させることができ、ＣＰＵ５６が設定した普通図柄を可変表示器１０に表示することができる。
【００４９】
通信カウンタが１であるならば（ステップＳ６６）、ＣＰＵ５６は、Ｉ／Ｏポート５７を介してソレノイド回路イネーブル信号（イネーブル＃１）をアクテイブであるローレベルにする（ステップＳ６７）。また、通信回路４７に、ソレノイド１６，２１の駆動状態を示すデータを設定する（ステップＳ６８）。そして、ＣＰＵ５６は、通信回路４７から送信完了通知を受けると、Ｉ／Ｏポート５７を介してイネーブル信号を非アクティブにする（ステップＳ６４，Ｓ６５）。
すると、ランプ回路３５０の場合と同様に、シフトレジスタ３６２およびラッチ回路３６３が動作し、メイン基板３１のＣＰＵ５６が設定したソレノイド１６，２１の駆動状態を示すデータに応じてソレノイド１６，２１が駆動される。
【００５０】
通信カウンタが２であるならば（ステップＳ６９）、ＣＰＵ５６は、Ｉ／Ｏポート５７を介して賞球制御回路イネーブル信号（イネーブル＃２）をアクテイブであるローレベルにする（ステップＳ７０）。また、通信回路４７に、賞球個数信号を示す１バイトのデータを設定する（ステップＳ７２）。通信回路４７は、図１２（Ａ）に示すように、ＣＰＵ５６によって設定されたデータをクロック信号の立ち上がりに同期して１ビットずつ通信線４１の送信データのラインに出力する。
【００５１】
この場合には、賞球基板３７のみに通信線４１を介してイネーブル信号が与えられている。イネーブル信号が与えられると、図１２（Ａ）に示すように、賞球基板３７の通信回路３７１はクロック信号に同期して通信線４１の送信データのラインからデータを取り込みそれをシフトする。
【００５２】
メイン基板３１の通信回路４７は、８ビットのデータ送出が完了すると送信完了通知をＣＰＵ５６に出力する（ステップＳ６４）。すると、ＣＰＵ５６は、Ｉ／Ｏポート５７を介してイネーブル信号を非アクティブにする（ステップＳ６５）。一方、賞球基板３７の通信回路３７１は、８ビットのデータ入力が完了すると、賞球基板３７のＣＰＵ３７２に対して受信完了通知を出力する。ＣＰＵ３７２は、その通知に応じて通信回路３７１が受信したデータを入力する。よって、賞球基板３７のＣＰＵ３７２は、メイン基板３１のＣＰＵ５６が送信した賞球個数信号を受信し、その信号に応じて玉払出制御を行うことができる。
【００５３】
通信カウンタが０，１，２，４でないならば、ＣＰＵ５６は、Ｉ／Ｏポート５７を介して表示制御回路イネーブル信号（イネーブル＃３）をアクテイブであるローレベルにする（ステップＳ７２）。また、通信回路４７に、表示制御コマンドデータを示す１バイトのデータを設定する（ステップＳ７３）。通信回路４７は、図１２（Ａ）に示すように、ＣＰＵ５６によって設定されたデータをクロック信号の立ち上がりに同期して１ビットずつ通信線４１の送信データのラインに出力する。
【００５４】
この場合には、表示制御基板８０のみに通信線４１を介してイネーブル信号が与えられている。イネーブル信号が与えられると、図１２（Ａ）に示すように、表示制御基板８０の通信回路８０１はクロック信号に同期して通信線４１の送信データのラインからデータを取り込みそれをシフトする。
【００５５】
メイン基板３１の通信回路４７は、８ビットのデータ送出が完了すると送信完了通知をＣＰＵ５６に出力する（ステップＳ６４）。すると、ＣＰＵ５６は、Ｉ／Ｏポート５７を介してイネーブル信号を非アクティブにする（ステップＳ６５）。一方、表示制御基板８０の通信回路８０１は、８ビットのデータ入力が完了すると、表示制御基板８０のＣＰＵ８０２に対して受信完了通知を出力する。ＣＰＵ８０２は、その通知に応じて通信回路８０１が受信したデータを入力する。よって、表示制御基板８０のＣＰＵ８０２は、メイン基板３１のＣＰＵ５６が送信した表示制御コマンドデータを受信し、表示制御コマンドデータに応じてＣＲＴに表示する画像データを作成することができる。
【００５６】
なお、クロック信号の周波数は例えば２０ｋＨｚ（周期５０μｓ）であり、４００μｓ（＝０．４ｍｓ）で１バイトのデータ転送が完了する。すなわち、２ｍｓのＣＰＵ５６の動作時間に対して、データ入出力処理に０．４ｍｓ費やされる。ただし、クロック周波数２０ｋＨｚは単なる例であって、実際の遊技機では、ＣＰＵ５６の処理量や通信線４１の長さ等を考慮して適宜選定される。
【００５７】
その後、メイン基板３１のＣＰＵ５７は、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ６）。また、各判定用乱数（大当りとするか否か決定するための乱数等）を示す各カウンタを更新する処理を行う（ステップＳ７）。
【００５８】
次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ８）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ９）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。その後、ＣＰＵ５６は、次に定期リセット回路６６からリセットパルスが与えられるまで、ステップＳ１０の表示用乱数（大当り図柄を決定するための乱数等）の更新処理を繰り返す。すなわち、各表示用乱数を発生させるための各カウンタの値の１加算を行う。
【００５９】
実施の形態２．
第１の実施の形態では、メイン基板３１のＣＰＵ５６は、各基板上の回路を指定する信号である各イネーブル信号を各基板に転送した。しかし、送信データ中にアドレス信号を含めることによって各基板上の回路を指定することもできる。図１３は、そのような実施の形態を示すブロック図である。
【００６０】
この実施の形態では、共通制御基板３５にも、通信回路３５８およびＣＰＵ３５９が搭載される。そして、ＣＰＵ３５９には、メイン基板３１から通信線４１を介して、送信データがアドレスであるかデータであるのかを示す信号（Ａ／Ｄ信号）が入力される。また、スイッチ回路４２にも通信回路４２８およびＣＰＵ４２９が搭載される。そして、ＣＰＵ４２９には、メイン基板３１から通信線４１を介してＡ／Ｄ信号が入力される。そして、賞球基板３７および表示制御基板８０のＣＰＵ３７２，８０２にもＡ／Ｄ信号が入力される。
【００６１】
図１４は、この実施の形態での通信線４１で伝送される信号を示し、図１５は情報送受信タイミングの一例を示すタイミング図である。図１４に示すように、メイン基板３１から各基板に対して、送信データ、同期クロック（クロック信号）、回路指定信号となるＡ／Ｄ信号が通信線４１の下り通信線に送出され、スイッチ基板４２からの受信データが通信線４１の上り通信線に送出される。なお、Ａ／Ｄ信号は、ローレベルで送信データがアドレスであることを示し、ハイレベルで送信データがデータであることを示すとする。
【００６２】
メイン基板３１のＣＰＵ５６は、いずれかの基板に情報を送信するときおよびいずれかの基板から情報を入力するときには、まず、図１５（Ａ）に示すように、ローレベルのＡ／Ｄ信号をＩ／Ｏポート５７から通信線４１２に出力する。そして、送信対象の基板または受信対象の基板に割り当てられたアドレスデータを通信回路４７に出力する。通信回路４７は、クロック信号の立ち上がりに同期してアドレスデータを通信線４１に送出する。
【００６３】
各基板において、Ａ／Ｄ信号は各ＣＰＵ３５９，３７２，８０２，４２９に入力されている。従って、各ＣＰＵ３５９，３７２，８０２，４２９は、各通信回路３５８，３７１，８０１，４２８を介して受信したデータがアドレスであるのかデータであるのか認識できる。各通信回路３５８，３７１，８０１，４２８は、通信線４１からのクロック信号の立ち下がりに同期して通信線４１からのデータを取り込み、８ビットのデータを受信したらＣＰＵ３５９，３７２，８０２，４２９に受信完了通知を出力する。各ＣＰＵ３５９，３７２，８０２，４２９は、受信完了通知を受けたら各通信回路３５８，３７１，８０１，４２８からデータを入力する。このデータはアドレスデータであるから、各ＣＰＵ３５９，３７２，８０２，４２９は、受信したアドレスデータが自身のアドレスを指しているのかどうか判定する。
【００６４】
次いで、メイン基板３１のＣＰＵ５６は、Ａ／Ｄ信号をハイレベルにして、直前に送出したアドレスデータに対応する基板に送出するデータを通信回路４７に設定する。または、直前に送出したアドレスデータに対応する基板からデータを受信するために通信回路４７を受信可能状態に設定する。
【００６５】
通信回路４７は、データが設定されると、クロック信号の立ち上がりに同期してデータを通信線４１に送出する。このデータは、図１５（Ｂ）に示すタイミングで全ての基板の通信回路３５８，３７１，８０１，４２８において受信され、各ＣＰＵ３５９，３７２，８０２，４２９に転送される。各ＣＰＵ３５９，３７２，８０２，４２９は、直前に自身のアドレスと一致するアドレスデータを受信していた場合にのみ、そのデータを使用する。そうでなければ、そのデータを廃棄する。なお、各ＣＰＵ３５９，３７２，８０２，４２９は、直前に自身のアドレスと一致するアドレスデータを受信していない場合には、通信回路３５８，３７１，８０１，４２８を受信可能状態にしないようにしてもよい。
【００６６】
アドレスデータがスイッチ基板４２を指定していた場合には、メイン基板３１のＣＰＵ５６は、通信回路４７を受信可能状態にする。また、スイッチ基板４２のＣＰＵ４２９は、レシーバ回路４２１を介して入力したした各センサのＯＮ／ＯＦＦ状態を通信回路４２８に設定する。通信回路４２８は、ＣＰＵ４２９からデータを受信すると、図１５（Ｃ）に示すように、通信線４１からのクロック信号の立ち上がりに同期して１ビットずつデータを通信線４１に送出する。メイン基板３１の通信回路４７は、クロック信号の立ち下がりに同期して通信線４１からデータを取り込み、８ビットのデータの取り込みが完了したら、ＣＰＵ５６に受信完了通知を出力する。ＣＰＵ５６は、受信完了通知に応じて、通信回路４７からデータを入力し、そのデータをスイッチ情報として保存する。
【００６７】
以上のようにして、メイン基板３１から各基板に対する情報転送と、各基板からメイン基板３１への情報転送とが実現される。この場合には、本来のデータの他にアドレスデータも送信する必要があるので、クロック周波数が例えば２０ｋＨｚである場合には、１回の情報送受信に０．８ｍｓかかる。
【００６８】
実施の形態３．
共通回路基板３５は、全ての機種で共用が可能な基板であるから、変更が施されない基板である。すると、全ての機種間で共通化されるメイン基板３１に共通回路基板３５に搭載される回路を設けてもよいことになる。図１６は、そのような考え方にもとづく第３の実施の形態を示すブロック図である。第１および第２の実施の形態では共通回路基板３５に搭載されていた各回路は、メイン基板３１における共通回路部３５ａとして実現される。ただし、この実施の形態では、共通回路部３５ａは、ＣＰＵ５６とＩ／Ｏポート５７で接続される。よって、共通回路部３５ａには、ランプやソレノイドを駆動するドライバ回路のみが設けられている。ドライバ回路の個数は、各機種において備えられるであろうと考えられる個数の電気部品を駆動できるだけの個数、すなわち想定しうる最大値である。
【００６９】
図１７は、この実施の形態の各基板上の回路構成を示すブロック図である。図に示すように、この実施の形態では、メイン基板３１と、賞球基板３７、表示制御基板８０およびスイッチ基板４２が通信線４１で接続されている。また、図１８は、各基板における要部を示すブロック図である。賞球基板３７、表示制御基板８０およびスイッチ基板４２の構成は、図６に示された構成と同じである。従って、メイン基板３１との間の情報送受信の仕方は、第１の実施の形態の場合と同じである。なお、図１８には通信線４１から分岐したラインに、賞球基板３７、表示制御基板８０およびスイッチ基板４２が接続される形態が示されているが、図８に示されたような、通信線４１が、賞球基板３７、表示制御基板８０およびスイッチ基板４２で中継される形態としてもよい。また、図１３に示されたようなＡ／Ｄ信号によって各基板を指定する構成にしてもよい。
【００７０】
実施の形態４．
スイッチ基板４２はメイン基板３１の遊技制御手段に情報を送り込むものである。よって、不正信号が遊技制御手段に送り込まれる可能性を低減するために、スイッチ基板４２に搭載される回路をメイン基板３１に設けてもよい。図１９は、そのような考え方にもとづく第４の実施の形態を示すブロック図である。第１〜第３の実施の形態ではスイッチ基板４２に搭載されていた各回路は、メイン基板３１におけるスイッチ回路部４２ａとして実現される。ただし、この実施の形態では、スイッチ回路部４２ａは、ＣＰＵ５６とＩ／Ｏポート５７で接続される。よって、スイッチ回路部４２ａには、各センサの情報を入力するレシーバ回路のみが設けられている。
なお、メイン基板３１と賞球制御基板３７および表示制御基板８０との間は、上記の各実施の形態の場合と同様に、通信線４１で接続される。
【００７１】
以上のように、ＣＰＵ５６を含み遊技制御手段を構成する基本回路５３が搭載されたメイン基板３１と、電気部品の駆動回路が搭載された各基板との間をシリアルデータ転送を行う通信線４１で接続したので、新たな機種を開発する場合には、メイン基板３１以外の基板を設計・製造するとともに、基本回路５３のソフトウェアを変更すればよい。従って、メイン基板３１のハードウェアを変更する必要はなく、各機種間でメイン基板３１を共通に使用することができる。
【００７２】
また、各機種において備えられるであろうと考えられる個数の電気部品を駆動できるだけの駆動回路を搭載した共通回路基板３５を備えた場合には、各機種間でその共通回路基板３５共通に使用できるので、設計・製造のコストをさらに低減することができる。
【００７３】
実施の形態５．
上記の各実施の形態の遊技機は、始動入賞にもとづいて画像表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、第１種パチンコ遊技機、第２種パチンコ遊技機および第３種パチンコ遊技機のそれぞれの遊技機において必要とされる駆動回路数は、機種が異なっても似かよっている。そこで、第１種パチンコ遊技機用の共通回路基板、第２種パチンコ遊技機用の共通回路基板および第３種パチンコ遊技機用の共通回路基板３５をそれぞれ用意し、メイン基板３１に搭載される回路以外の全ての電気回路を、それぞれの共通回路基板３５に搭載しておいてもよい。
【００７４】
図２０はそのような実施の形態を示すブロック図である。図２０に示すように、共通回路基板３５には、通信回路３５８とＣＰＵ３５９が搭載される。そして、ＣＰＵ３５９には、各線からの情報を入力するレシーバ回路３５６と、各電気部品を駆動するドライバ回路３５７が接続される。そして、このような共通回路基板３５が、第１種パチンコ遊技機、第２種パチンコ遊技機および第３種パチンコ遊技機のそれぞれに応じて用意される。各共通回路基板３５のドライバ回路３５７におけるドライバの数は、第１種パチンコ遊技機、第２種パチンコ遊技機および第３種パチンコ遊技機のそれぞれについて想定される最大数とする。
【００７５】
図２１は、この実施の形態での通信線４１で伝送される信号を示す。図に示すように、メイン基板３１から共通回路基板３５に対して、送信データおよび同期クロック（クロック信号）が通信線４１の下り通信線に送出され、共通回路基板３５からの受信データが通信線４１の上り通信線に送出される。メイン基板３１と共通回路基板３５との間の情報送受信の仕方は上記の各実施の形態の場合と同様であるが、この場合には、例えば、ｎバイト（ｎ：整数）のコマンドがメイン基板３１から共通回路基板３５に送信される。そして、ｎバイトのうちの第１バイトがヘッダとされる。ＣＰＵ３５９は、通信回路３５８を介してヘッダを受信すると、その後に送られてくる（ｎ−１）バイトを取り込む。（ｎ−１）バイトのデータ中には、ランプやソレノイドの駆動を示す信号、賞球個数信号、表示制御コマンドデータ等が含まれる。ＣＰＵ３５９は、それらのデータに従って、各電気部品および機構部品を駆動する。
【００７６】
また、ｎバイトのコマンドに加えて１バイトの情報受信を示すコマンドが定義される。メイン基板３１から共通回路基板３５にそのコマンドが送信されると、ＣＰＵ３５７はそのコマンドを解釈し、レシーバ回路３５６を介して入力したセンサ情報を、通信回路３５８を介して通信線４１に送出する。
なお、この実施の形態でも、レシーバ回路３５６をメイン基板３１に搭載するようにしてもよい。
【００７７】
このように、第１種パチンコ遊技機、第２種パチンコ遊技機および第３種パチンコ遊技機のそれぞれに応じた共通の共通回路基板３５を用意しておけば、遊技機全体でさらに基板の共通化を図ることができる。なお、第２種パチンコ遊技機および第３種パチンコ遊技機用の共通回路基板３５には、それぞれ、ランプ回路、ソレノイド回路以外にも例えばモータ回路が搭載される。
また、第１種パチンコ遊技機、第２種パチンコ遊技機および第３種パチンコ遊技機に応じて分けられる３種類の共通回路基板３５を用意しておくことは好ましい一例であるが、他の観点によって分けられる複数種類の共通回路基板３５を用意してもよい。
さらに、全ての機種に適用可能な共通回路基板３５を用意してもよい。そのような共通回路基板３５では、入出力ポート（例えばレシーバとドライバ）を最大の機種に合わせて設けておく必要があるが、遊技機全体でより基板の共通化を図ることができる。
【００７８】
実施の形態６．
第５の実施の形態における共通回路基板３５は、あるグループ（例えば、第１種パチンコ遊技機、第２種パチンコ遊技機または第３種パチンコ遊技機）で共用が可能な基板、または、全ての機種で共用が可能な基板であるから、機種間で共通化されるメイン基板３１に、共通回路基板３５に搭載される回路を設けてもよいことになる。図２２は、そのような考え方にもとづく第６の実施の形態を示すブロック図である。第５の実施の形態では共通回路基板３５に搭載されていた各回路は、メイン基板３１における共通回路部３５ｂとして実現される。この実施の形態では、共通回路部３５ｂは、ＣＰＵ５６とＩ／Ｏポート５７で接続される。よって、共通回路部３５ｂには、レシーバ回路およびドライバ回路のみが設けられている。ドライバ回路の個数は、各機種において備えられるであろうと考えられる個数の電気部品を駆動できるだけの個数、すなわち想定しうる最大値である。
【００７９】
実施の形態７．
上述したように、共通回路基板３５は、全ての遊技機種に適用できるように、または、遊技機種をグループ分けした場合の各グループに共通に適用できるように、想定しうる必要最大限の入出力ポートを備えていた。そのような共通回路基板３５を用いてもポート数が不足してしまう場合には、図２３に示すように、共通基板３５とともに機種専用基板４４を設けてもよい。図２３に示すように、機種専用基板４４には、通信回路４４１が搭載されるとともに、スイッチ回路４４２、ランプ回路４４３およびソレノイド回路４４４が搭載される。スイッチ回路４４２、ランプ回路４４３およびソレノイド回路４４４は、各機種で共用される共通回路基板３５では足りないポートを追加するために用いられる。従って、スイッチ回路４４２、ランプ回路４４３およびソレノイド回路４４４のうちには搭載されないものもある。なお、通信回路４４１、スイッチ回路４４２、ランプ回路４４３およびソレノイド回路４４４が搭載される。スイッチ回路４４２、ランプ回路４４３およびソレノイド回路４４４は、共通回路基板３５やスイッチ基板４２に搭載されていたものと同じ機能を果たす。
【００８０】
このように、各機種専用の機種専用基板４４を用いる場合には、共通回路基板３５によると不足するポートを容易に設けることができる。よって、ある機種において共通回路基板３５によるポートでは足りない場合に、共通回路基板３５の変更等を行う必要がなく、その結果、共通回路基板３５をより広範囲の機種で共用できる。
【００８１】
なお、上記の各実施の形態では、共通回路基板３５以外の基板として賞球基板３７および表示制御基板８０を例示したが、共通回路基板３５以外の基板構成として、機種に応じて種々の構成を採用することができる。
【００８２】
メイン基板３１から各基板に対してシリアルデータで情報を転送するようにした場合には、装置の検査を容易に行うことができる。図２４は、検査時の各基板の接続を示すブロック図である。図２４に示すように、検査時には、コネクタ（ＣＮ１〜ＣＮ４）１２１〜１２４を有する中継基板１１０が設置される。コネクタ１２１〜１２４には、例えば、検査装置２００に至るケーブルが接続される。なお、ここでは、共通回路基板３５、賞球基板３７、表示制御基板８０およびスイッチ基板４２を有する形態を例にする。
【００８３】
また、中継基板１１０には、メイン基板３１のコネクタ（ＣＮＡ）６９からの情報を入力するためのコネクタ（ＣＮＭ）１２０、表示制御基板８０のコネクタ（ＣＮＣ）１００に対して情報を出力するためのコネクタ（ＣＮＦ）１１３、スイッチ基板４２のコネクタ（ＣＮ３１）３０１からの情報を入力するためのコネクタ（ＣＮＧ）１１４、賞球基板３７のコネクタ（ＣＮ４１）４０１に対して情報を出力するためのコネクタ（ＣＮＨ）１１５、および共通回路基板３５のコネクタ（ＣＮ５１）５０１に対して情報をで力するためのコネクタ（ＣＮＬ）１１６が設けられている。
【００８４】
中継基板１１０に搭載されている変換回路１１１は、シリアルデータ送受信機能の他に、コネクタ１２１〜１２４を介して検査装置２００と入出力される検査データの変換機能を有する。
【００８５】
図２５および図２６は、中継基板１１０に検査装置２００から入出力される信号のフォーマットの一例を示す説明図である。
図２５に示された例では、フォーマット１には、以下の信号が含まれる。なお、フォーマット１による信号は、中継基板１１０から検査装置２００に出力される信号である。
【００８６】
発射球信号：発射球センサ３３のオン／オフ情報。
図柄番号：  後述するフォーマット２で指定される桁の表示図柄の図柄番号。変換回路１１０は、メイン基板３１からの表示制御コマンドデータにもとづいて図柄番号を設定する。
カラーデータ：  図柄の色を示す。同一図柄であっても色違いのものがある場合に設定される。変換回路１１０は、メイン基板３１からの表示制御コマンドデータにもとづいてカラーデータを生成する。
【００８７】
保留ランプ１信号〜保留ランプ４信号：  メイン基板３１の基本回路５３が制御する始動入賞記憶に対応したもの。
大入賞口ソレノイド信号：  大入賞口を開閉するためのソレノイドの状態を示す。この実施の形態では、開閉板２０を開閉するためのソレノイド２１の状態であり、メイン基板３１から出力される信号である。
始動口ソレノイド信号：  始動口を開閉するためのソレノイドの状態を示す。この実施の形態では、可変入賞球装置１５を開閉するためのソレノイド１６の状態であり、メイン基板３１から出力される信号である。
【００８８】
大当たり信号：  大当たりとなる図柄の組合せの停止時から大当たり処理終了までオンにする。変換回路１１０は、例えば、表示制御コマンドデータによる情報から、この大当たり信号を生成する。
普通図柄当たり信号：  この実施の形態では、７セグメントＬＥＤによる可変表示器１０の表示態様による当たり時にオンにする。変換回路１１０は、メイン基板３１から出力される可変表示器１０の表示図柄からこの信号を生成する。
【００８９】
確率変動中信号：  高確率時にオン、低確率時にオフにする。
図柄変動中信号：  図柄の変動中にオンにする。変換回路１１０は、メイン基板３１から入力した表示制御コマンドデータから、この信号を生成する。
図柄確定信号：  図柄の変動が停止してから所定期間（例えば１秒間）オンにする。変換回路１１０は、メイン基板３１から入力した表示制御コマンドデータから、この信号を生成する。
エラー信号：  遊技機がエラー状態になるとオンにする。
入賞口信号１〜６：通常の入賞口へ入賞したときにオンにする。
【００９０】
ここでは、フォーマット１において、図柄番号として８ビットが用意されているので、２５６種類の図柄を扱うことができる。また、カラーデータとして４ビットが用意されているので、１６種類の色を扱うことができる。このように多くの図柄および色を取り扱えるように決められているのは、多数の図柄表示領域をもつ遊技機を考慮したためである。すなわち、多くの機種間でこのフォーマットを共用したいからである。
【００９１】
図２６に示された例では、フォーマット２には、以下の信号が含まれる。なお、フォーマット２による信号は、検査装置２００から中継基板１１０に入力される信号である。なお、検査装置２００から中継基板１１０に入力される信号は、変換回路１１１でフォーマット逆変換された後、表示制御基板８０にシリアルデータとして与えられる。
【００９２】
図柄桁指定コード：  フォーマット１に設定されるべき図柄番号の表示桁を指定する信号。変換回路１１０は、図柄桁指定コードで指定された桁の表示図柄を図柄番号に変換してフォーマット１に設定する。ここでは図柄表示領域は３つであるので、図柄桁指定コードでは、１〜３のいずれかが指定される。
【００９３】
始動口スイッチ：  図柄変動を開始させるためのパルス信号。この実施の形態では、スイッチ基板４２からの始動口センサ１７のオンに対応した信号である。この信号が検査装置２００からメイン基板３１に与えられることによって、検査のために図柄変動を開始させることができる。
変動時間短縮ボタン：  図柄の変動時間を短縮させるためのパルス信号。この信号が表示制御基板８０側に与えられることによって、検査装置２００から検査のために図柄変動時間を短縮させることができる。
１０カウントスイッチ：  大入賞口に入賞する打玉の代わりとなるパルス信号。この実施の形態では、カウントセンサ２３のオンに対応した信号である。この信号が検査装置２００から遊技機に与えられることによって、検査のために大入賞口に打玉が入賞した状態を生成することができる。
Ｖスイッチ：  大入賞口の特定領域（Ｖゾーン）に入賞する打玉の代わりとなるパルス信号。この実施の形態では、Ｖカウントセンサ２２のオンに対応した信号である。この信号が検査装置２００からメイン基板３１に与えられることによって、検査のために大入賞口内のＶゾーンに打玉が入賞した状態を生成することができる。
【００９４】
ここでは、フォーマット２において、図柄桁指定コードとして４ビットが用意されているので、図柄表示領域として１６桁を扱うことができる。このように多くの桁を取り扱えるように決められているのは、多くの機種間でこのフォーマットを共用したいからである。
【００９５】
図２６に示された例では、フォーマット３には、以下の信号が含まれる。なお、フォーマット３による信号は、中継基板１１０から検査装置２００への信号である。
【００９６】
普通図柄番号：  後述するフォーマット４で指定される桁の普通図柄の図柄番号。この実施の形態では、可変表示器１０に表示される図柄の番号に相当する。変換回路１１０は、メイン基板３１から入力した普通図柄に関する情報を図柄番号に変換する。
普通図柄カラーデータ：  普通図柄の色を示す。同一図柄であっても色違いのものがある場合に設定される。この実施の形態では可変表示器１０は７セグメントＬＥＤで構成されているので、普通図柄カラーデータはない。その場合には０が設定される。
【００９７】
保留ランプ１信号〜保留ランプ４信号：  普通図柄表示器に対する保留ランプが設けられている場合には、変換回路１１１は、メイン基板３１から出力される保留ランプの点灯信号を用いて生成する。
【００９８】
ここでは、フォーマット３において、普通図柄番号として４ビットが用意されているので、１６種類の図柄を扱うことができる。また、カラーデータとして４ビットが用意されているので、１６種類の色を扱うことができる。このように多くの図柄および色を取り扱えるように決められているのは、多くの機種間でこのフォーマットを共用したいからである。
【００９９】
図２６に示された例では、フォーマット４には、以下の信号が含まれる。なお、フォーマット２による信号は、検査装置２００から中継基板１１０への信号である。
【０１００】
普通図柄桁指定コード：  フォーマット３に設定されるべき普通図柄番号の表示桁を指定する信号。変換回路１１０は、普通図柄桁指定コードで指定された桁の表示図柄を普通図柄番号に変換してフォーマット３に設定する。この実施の形態では普通図柄表示領域は１つであるので、図柄桁指定コードでは、１が指定される。
【０１０１】
作動口スイッチ：  普通図柄変動を開始させるためのパルス信号。この実施の形態では、ゲートセンサ１２のオンに対応した信号である。この信号が検査装置２００からメイン基板３１に与えられることによって、検査のために可変表示器１０の図柄変動を開始させることができる。
変動時間短縮ボタン：  普通図柄の変動時間を短縮させるためのパルス信号。この信号が検査装置２００からメイン基板３１に与えられることによって、検査のために普通図柄変動時間を短縮させることができる。
入賞スイッチ：  普通電動役物によって作動する入賞口に入賞する打玉の代わりとなるパルス信号。この実施の形態では、可変入賞球装置１５への入賞に対応した信号である。この信号が検査装置２００からメイン基板３１に与えられることによって、検査のために入賞口に打玉が入賞した状態を生成することができる。
【０１０２】
ここでは、フォーマット４において、普通図柄桁指定コードとして４ビットが用意されているので、普通図柄表示領域として１６桁を扱うことができる。このように多くの桁を取り扱えるように決められているのは、多くの機種間でこのフォーマットを共用したいからである。
【０１０３】
図２４に示された中継基板１１０において、各コネクタ１２１〜１２４が、検査装置２００との間でフォーマット１〜４の信号を入出力するコネクタとなる。このように、遊技機内部の情報を外部に伝達するための中継基板１１０を設け、かつ、変換回路１１１によって、所定のフォーマットで遊技機と検査装置２００との間で信号授受を行えるように構成すれば、検査が容易になるとともに、各機種間で共通の検査装置２００を使用することができる。従って、機種に応じて検査装置を作成する必要はなく、検査の簡略化を図ることができる。また、遊技機稼働時には、メイン基板３１と他の基板との間はシリアルデータ転送を行う通信線４１で接続されるので、変換回路１１１にシリアル通信機能を備えることによって、容易に各基板に試験のための信号を送ったり、各基板からの情報を検査装置２００に送出することができる。
なお、図２５および図２６に示されたフォーマットは簡単な一例であって、遊技機の機能に応じて種々の変形や追加を行うことができる。また、中継基板１１０は、一般に、装置出荷時には装置から外されている。
【０１０４】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技の進行を制御する主制御部と情報通信制御部とが搭載された主制御基板と、遊技機に設けられた電気部品の作動に関わる回路部と主制御基板との間の情報通信を行う情報通信部とが設けられた複数の回路基板とを備えた構成とし、複数の回路基板には、主制御基板から遊技媒体の払出個数を示す情報としての個数信号を受信して電気部品としての遊技媒体の払出装置の制御を行う制御回路が設けられた払出制御基板と、電気部品としての表示状態が変化可能な可変表示装置の表示制御を行う表示制御回路が設けられた制御基板または電気部品としての遊技機に設けられている発光体の点灯制御を行う発光体制御回路が設けられた制御基板とが含まれ、主制御基板と複数の回路基板とをシリアルラインで通信可能に接続し、情報通信制御部と各々の回路基板における情報通信部とはシリアルラインで情報転送を行い、主制御部が、いずれの回路基板に信号を送信するのかを決定する決定手段を含み、各々の回路基板への信号を、信号出力の期間が重複しないように時間をずらせて決定手段が決定した回路基板を特定可能にシリアルラインに出力することによって、各々の回路基板に情報を送信して回路部に各電気部品を制御させるように構成したので、主制御基板の流用可能性が高められて、開発コストや製造コストを低減でき、かつ、リサイクル性に優れた遊技機を提供できる効果がある。
【０１０５】
回路基板が、どの遊技機種にも共通して使用される共通回路基板と、遊技機種に応じて使用される独自の個別基板とから構成されている場合には、共通回路基板によって基板の共通化が図れるとともに、個別基板によって機種に最適の構成をとることができるので、全体として、製造コストを低減できる。
回路基板を、少なくとも所定の遊技機種のグループ毎に共用されるものとし、グループにおける最大想定数のポートを有する共通回路基板で構成した場合には、回路基板の側においてさらに共通化を図ることができる。
【０１０６】
主制御部に供給される情報を取り込む情報入力回路部が備えられ、情報入力回路部が、主制御基板との間の情報通信を行う情報通信部を有する情報入力回路基板に搭載された場合には、主制御部に供給される情報を取り扱う基板を機種特有の基板とすることができ、その結果、入力側の空きをなくすことによって不正入力を防止できる効果がある。
情報入力回路基板の情報通信部が、遊技制御部からの呼出に応じて情報を主制御基板に送出するように構成されている場合には、情報通信部は情報出力タイミングを特定でき、ラッチ回路等を有することなく構成できる。
そして、主制御部が、各回路に情報を送信する際に回路指定情報を送出するように構成されている場合には、各回路基板における情報転送制御が簡略化されるとともに、回路基板を容易に増設できる。
【図面の簡単な説明】
【図１】  パチンコ遊技機を正面からみた正面図である。
【図２】  パチンコ遊技機の内部構造を示す全体背面図である。
【図３】  パチンコ遊技機の遊技盤を背面からみた背面図である。
【図４】  主制御基板とそれに電気的に接続される各基板との構成の一例を示すブロック図である。
【図５】  本発明の第１の実施の形態の各基板上の回路構成を示すブロック図である。
【図６】  図５に示された各基板における要部を示すブロック図である。
【図７】  通信線の他の実現例を示すブロック図である。
【図８】  図７に示された各基板における要部を示すブロック図である。
【図９】  基本回路のメイン処理の一例を示すフローチャートである。
【図１０】  データ入出力処理を示すフローチャートである。
【図１１】  通信線で伝送される信号を示す説明図である。
【図１２】  情報送受信タイミングの一例を示すタイミング図である。
【図１３】  第２の実施の形態を示すブロック図である。
【図１４】  第２の実施の形態での通信線で伝送される信号を示す説明図である。
【図１５】  第２の実施の形態での情報送受信タイミングの一例を示すタイミング図である。
【図１６】  第３の実施の形態を示すブロック図である。
【図１７】  第３の実施の形態の各基板上の回路構成を示すブロック図である。
【図１８】  図１７に示された各基板における要部を示すブロック図である。
【図１９】  第４の実施の形態を示すブロック図である。
【図２０】  第５の実施の形態を示すブロック図である。
【図２１】  第５の実施の形態での通信線で伝送される信号を示す説明図である。
【図２２】  第６の実施の形態を示すブロック図である。
【図２３】  第７の実施の形態を示すブロック図である。
【図２４】  検査時の各基板の接続を示すブロック図である。
【図２５】  中継基板に検査装置から入出力される信号のフォーマットの一例を示す説明図である。
【図２６】  中継基板に検査装置から入出力される信号のフォーマットの一例を示す説明図である。
【符号の説明】
２５  装飾ランプ
３１  主制御基板（メイン基板）
３５  共通回路基板
３７  賞球基板
４１  通信線
５３  基本回路
５４  ＲＯＭ
５６  ＣＰＵ
【図１】
0003929592.tif 000002
【図２】
0003929592.tif 000003
【図３】
0003929592.tif 000004
【図４】
0003929592.tif 000005
【図５】
0003929592.tif 000006
【図６】
0003929592.tif 000007
【図７】
0003929592.tif 000008
【図８】
0003929592.tif 000009
【図９】
0003929592.tif 000010
【図１０】
0003929592.tif 000011
【図１１】
0003929592.tif 000012
【図１２】
0003929592.tif 000013
【図１３】
0003929592.tif 000014
【図１４】
0003929592.tif 000015
【図１５】
0003929592.tif 000016
【図１６】
0003929592.tif 000017
【図１７】
0003929592.tif 000018
【図１８】
0003929592.tif 000019
【図１９】
0003929592.tif 000020
【図２０】
0003929592.tif 000021
【図２１】
0003929592.tif 000022
【図２２】
0003929592.tif 000023
【図２３】
0003929592.tif 000024
【図２４】
0003929592.tif 000025
【図２５】
0003929592.tif 000026
【図２６】
0003929592.tif 000027