(57)【要約】      （修正有）【課題】絶縁耐圧を向上できる半導体発光素子を提供する。【解決手段】半導体発光素子１１０は、基体７０と、第１〜第３半導体層１０、２０、３０と、第１導電層５１と、絶縁層８１と、を含む。基体７０は、導電性である。第１半導体層１０は、第１導電形の領域を含む。第２半導体層２０は、第１半導体層１０と基体７０との間に設けられ、第２導電形である。第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第１導電層５１は、第２半導体層２０と基体７０との間に設けられ、第２半導体層２０と電気的に接続される。絶縁層８１は、基体７０と第１導電層５１との間に設けられ、第１導電層５１と基体７０とを電気的に絶縁し、第１半導体層１０と基体７０とを電気的に絶縁する。【選択図】図１
2016167512.tif 000002
【特許請求の範囲】
【請求項１】
導電性の基体と、
第１導電形の領域を含む第１半導体層と、
前記第１半導体層と前記基体との間に設けられた第２導電形の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、
前記第２半導体層と前記基体との間に設けられ前記第２半導体層と電気的に接続された第１導電層と、
前記基体と前記第１導電層との間に設けられ、前記第１導電層と前記基体とを電気的に絶縁し、前記第１半導体層と前記基体とを電気的に絶縁する絶縁層と、
を備えた半導体発光素子。
【請求項２】
第１パッドと、
第２パッドと、
をさらに備え、
前記第１パッドと前記第３半導体層との間に前記第１半導体層が配置され、前記第１パッドは、前記第１半導体層と電気的に接続され、
前記第１導電層の一部は、前記第２半導体層と前記基体との間に配置され、
前記第１導電層の別の一部は、前記第２パッドと前記基体との間に配置され、
前記第２パッドは、前記第１導電層の前記別の一部と電気的に接続される、請求項１記載の半導体発光素子。
【請求項３】
前記基体と前記絶縁層との間に設けられた金属層をさらに含む、請求項２記載の半導体発光素子。
【請求項４】
第１導電層は、第１金属領域と、第２金属領域と、を含み、
前記第１金属領域は、前記第２金属領域の一部と前記第２半導体層との間に設けられ、
前記第１導電層の一部は、前記第１金属領域と前記第２金属領域の前記一部を含み、
前記第１導電層の前記別の一部は、前記第２金属領域の別の一部を含む、請求項２または３に記載の半導体発光素子。
【請求項５】
前記第１導電層と前記絶縁層との間に設けられた金属層をさらに含む、請求項２記載の半導体発光素子。
【請求項６】
前記基体から前記第２半導体層に向かう第１方向と交差する平面内において、前記基体の外縁は、前記第１導電層の外縁の外に位置し、
前記絶縁層の外縁は、前記第１方向において、前記基体の前記外縁と重なる、請求項５記載の半導体発光素子。
【請求項７】
前記第２パッドの少なくとも一部は、前記基体から前記第２半導体層に向かう第１方向と交差する方向において、前記第１半導体層、前記第３半導体層及び前記第２半導体層を含む積層体の少なくとも一部と重なる請求項２〜６のいずれか１つに記載の半導体発光素子。
【請求項８】
前記第１パッドと前記第１導電層との間の距離は、１．５マイクロメートル以上３０マイクロメートル以下である、請求項２〜７のいずれか１つに記載の半導体発光素子。
【請求項９】
第１パッドと、
第２パッドと、
第２導電層と、
をさらに備え、
前記第１半導体層は、前記第１半導体領域と、前記基体から前記第２半導体層に向かう第１方向と交差する方向において第１半導体領域と並ぶ第２半導体領域と、を含み、
前記第１導電層の一部は、前記基体と前記第２半導体領域との間に配置され、
前記第１導電層の前記一部は、前記第２半導体領域と電気的に接続され、
前記第２パッドと前記基体との間に前記第１導電層の別の一部が配置され、
前記第２導電層の一部は、前記基体と前記第１半導体領域との間に配置され、
前記第２導電層の前記一部は、前記第１半導体領域と電気的に接続され、
前記第１パッドと前記基体との間に前記第２導電層の別の一部が配置され、
前記第１パッドは、前記第２導電層の前記別の一部と電気的に接続される、請求項１記載の半導体発光素子。
【請求項１０】
前記第１パッドの少なくとも一部は、前記基体から前記第２半導体層に向かう第１方向と交差する方向において、前記第１半導体層、前記第３半導体層及び前記第２半導体層を含む積層体の少なくとも一部と重なる請求項９記載の半導体発光素子。
【請求項１１】
前記第２パッドの少なくとも一部は、前記基体から前記第２半導体層に向かう第１方向と交差する方向において、前記第１半導体層、前記第３半導体層及び前記第２半導体層を含む積層体の少なくとも一部と重なる請求項９または１０に記載の半導体発光素子。
【請求項１２】
前記第１半導体層は、前記第３半導体層の側の第１面と、前記第１面とは反対側の第２面とを有し、
前記第１導電層と前記第２面との間の距離は、１．５マイクロメートル以上３０マイクロメートル以下である、請求項９〜１１のいずれか１つに記載の半導体発光素子。
【請求項１３】
絶縁層と、
第１パッドと、
前記絶縁層と前記第１パッドとの間に設けられ第１導電形の領域を含む第１半導体層と、
前記第１半導体層と前記絶縁層との間に設けられた第２導電形の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、
前記第２半導体層と電気的に接続された第１導電層であって、前記第１導電層の一部は前記絶縁層と前記第２半導体層との間に設けられた、前記第１導電層と、
前記第１導電層の前記一部と前記絶縁層との間に設けられた導電性の基体と、
第２パッドであって、前記第１導電層の別の一部は前記第２パッドと前記基体との間に配置された前記第２パッドと、
を備えた半導体発光素子。
【請求項１４】
前記第２パッドの少なくとも一部は、前記基体から前記第２半導体層に向かう第１方向と交差する方向において、前記第１半導体層、前記第３半導体層及び前記第２半導体層を含む積層体の少なくとも一部と重なる請求項１３記載の半導体発光素子。
【請求項１５】
前記第１パッドと前記第１導電層との間の距離は、１．５マイクロメートル以上３０マイクロメートル以下である、請求項１３または１４に記載の半導体発光素子。
【請求項１６】
金属膜をさらに備え、
前記絶縁層は、前記金属膜と前記基体との間に配置され、
前記金属膜は、前記基体及び前記第１導電層と電気的に絶縁されている、請求項１３〜１５のいずれか１つに記載の半導体発光素子。
【請求項１７】
前記基体は、前記第２半導体層から前記第１半導体層に向かう第１方向と交差する第２方向と交差する側面を有し、
前記絶縁層は、前記第２方向において前記側面と交差する側面部分を含む請求項１３〜１６のいずれか１つに記載の半導体発光素子。
【請求項１８】
前記第２半導体層から前記第１半導体層に向かう第１方向と交差する平面内において、前記絶縁層の外縁は、前記基体の外縁の外側に位置する、請求項１３〜１７のいずれか１つに記載の半導体発光素子。
【請求項１９】
前記絶縁層は酸化シリコンを含み、
前記絶縁層の厚さは、３マイクロメートル以下である、請求項１〜１８のいずれか１つに記載の半導体発光素子。
【請求項２０】
前記絶縁層は、窒化シリコンを含み、
前記絶縁層の厚さは、２０マイクロメートル以下である、請求項１〜１８のいずれか１つに記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Light Emitting Diode）などの半導体発光素子において、絶縁耐圧の向上が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許４９８９７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、絶縁耐圧を向上できる半導体発光素子を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体発光素子は、基体と、第１〜第３半導体層と、第１導電層と、絶縁層と、を含む。前記基体は、導電性である。前記第１半導体層は、第１導電形の領域を含む。前記第２半導体層は、前記第１半導体層と前記基体との間に設けられ、第２導電形である。前記第３半導体層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第１導電層は、前記第２半導体層と前記基体との間に設けられ、前記第２半導体層と電気的に接続される。前記絶縁層は、前記基体と前記第１導電層との間に設けられ、前記第１導電層と前記基体とを電気的に絶縁し、前記第１半導体層と前記基体とを電気的に絶縁する。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
【図２】第１の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
【図３】図３（ａ）〜図３（ｆ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
【図４】第１の実施形態に係る半導体発光素子を用いた発光装置を例示する模式的断面図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る別の半導体発光素子を例示する模式図である。
【図６】第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
【図７】第３の実施形態に係る半導体発光素子を例示する模式的断面図である。
【図８】図８（ａ）及び図８（ｂ）は、第３の実施形態に係る半導体発光素子の製造方法を例示する模式図である。
【図９】図９（ａ）〜図９（ｆ）は、第３の実施形態に係る別の半導体発光素子を例示する模式的断面図である。
【図１０】第３の実施形態に係る別の半導体発光素子を例示する模式的断面図である。
【図１１】実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。  
図１（ｂ）は、図１（ａ）に示す矢印ＡＡの方向からみた平面図である。図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。図１（ｂ）において、一部の要素を透視した状態を破線で表示している。
【０００９】
図１（ａ）及び図１（ｂ）に示すように、本実施形態に係る半導体発光素子１１０は、基体７０と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、絶縁層８１と、を含む。
【００１０】
基体７０は、導電性である。基体７０として、例えば、Ｓｉなどの半導体基板が用いられる。基体７０として、金属を含む基板を用いても良い。
【００１１】
第１半導体層１０は、第１導電形の領域を含む。  
第２半導体層２０は、第１半導体層１０と基体７０との間に設けられる。第２半導体層２０は、第２導電形である。
【００１２】
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下の例では、第１導電形がｎ形であり、第２導電形がｐ形とする。
【００１３】
第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第３半導体層３０は、活性層である。第３半導体層３０は、例えば発光部である。第３半導体層３０の例については、後述する。
【００１４】
第２半導体層２０から第１半導体層１０に向かう方向をＺ軸方向とする。Ｚ軸方向は、第２半導体層２０と第１半導体層１０とが積層される方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
【００１５】
基体７０から第２半導体層２０に向かう方向を第１方向Ｄ１とする。第１方向Ｄ１は、Ｚ軸方向に沿う。第１方向Ｄ１は、Ｚ軸方向に対して実質的に平行である。
【００１６】
第１半導体層１０、第２半導体層２０及び第３半導体層３０は、例えば窒化物半導体を含む。
【００１７】
第１半導体層１０、第２半導体層２０及び第３半導体層３０は、積層体１５に含まれる。積層体１５は、Ｘ−Ｙ平面に沿って広がっている。
【００１８】
第１導電層５１は、第２半導体層２０と基体７０との間に設けられる。第１導電層５１は、第２半導体層２０と電気的に接続されている。
【００１９】
本明細書において、電気的に接続されている状態は、第１導体と第２導体とが直接接している状態を含む。さらに、電気的に接続されている状態は、第１導体と第２導体との間に第３導体が挿入されて、第３導体を介して第１導体及び第２導体の間に電流が流れる状態を含む。
【００２０】
第１導電層５１は、光反射性である。第１導電層５１の少なくとも一部は、第２半導体層２０とオーミック接触する。
【００２１】
絶縁層８１は、基体７０と第１導電層５１との間に設けられる。絶縁層８１は、第１導電層５１と基体７０とを電気的に絶縁する。絶縁層８１は、第１半導体層１０と基体７０とを電気的に絶縁する。
【００２２】
この例では、半導体発光素子１１０には、第１パッド４５と、第２パッド５５と、が設けられている。
【００２３】
第１パッド４５と第３半導体層３０との間に、第１半導体層１０が配置される。第１パッド４５は、第１半導体層１０と電気的に接続される。第１半導体層１０がｎ形半導体である場合、第１パッド４５は、ｎ側パッドとなる。
【００２４】
図１（ｂ）に示すように、この例では、線状の電極４６が設けられる。電極４６は、第１パッド４５と接続されている。電極４６と第３半導体層３０との間に、第１半導体層１０が配置される。電極４６は、例えば、電流を広げる機能を有する。
【００２５】
例えば、第１導電層５１の一部（第１導電部分５１ａ）は、第２半導体層２０と基体７０との間に配置される。第１導電層５１の別の一部（第２導電部分５１ｂ）は、第２パッド５５と基体７０との間に配置される。第２パッド５５は、第１導電層５１の別の一部（第２導電部分５１ｂ）と電気的に接続される。
【００２６】
この例では、第１導電層５１は、積層膜の構成を有する。すなわち、第１導電層５１は、第１金属領域５１ｐと、第２金属領域５１ｑと、を含む。第１金属領域５１ｐは、第２金属領域５１ｑの一部５１ｑａと、第２半導体層２０と、の間に設けられる。第１導電層の上記の一部（第１導電部分５１ａ）は、第１金属領域５１ｐと、第２金属領域５１ｑの上記の一部５１ｑａを含む。一方、第１導電層５１の上記の別の一部（第２導電部分５１ｂ）は、第２金属領域５１ｑの別の一部５１ｑｂを含む。
【００２７】
第１導電層５１のうちの第１金属領域５１ｐは、第２半導体層２０とオーミック接触する。第１導電層５１のうちの第２金属領域５１ｑは、例えば、第１金属領域５１ｐを覆い、第１金属領域５１ｐを保護する。第２金属領域５１ｑは、電流を広げる機能を有する。第２金属領域５１ｑの上記の別の一部５１ｑｂの上に、第２パッド５５が設けられる。
【００２８】
第２パッド５５の少なくとも一部は、第１方向Ｄ１（例えばＺ軸方向）と交差する方向（例えば第２方向Ｄ２）において、積層体１５の少なくとも一部と重なる。例えば、第２パッド５５の少なくとも一部は、第２半導体層２０の少なくとも一部と、第２方向において重なる。第２パッド５５の少なくとも一部は、第２方向において、第３半導体層３０の少なくとも一部と重なっても良い。第２パッド５５の少なくとも一部は、第２方向Ｄ２において、第１半導体層１０の少なくとも一部と重なっても良い。
【００２９】
この例では、半導体発光素子１１０には、金属層７３及び金属膜７１がさらに設けられている。
【００３０】
金属層７３は、基体７０と絶縁層８１との間に設けられる。金属層７３は、例えば、積層体１５、第１導電層５１と、基体７０と、を接合する。金属層７３は、例えば、接合層である。
【００３１】
金属膜７１と金属層７３との間（すなわち、金属膜７１と第１導電層５１との間）に、基体７０が設けられる。後述するように、金属膜７１は、例えば、半導体発光素子１１０を実装する際の実装部として用いられる。
【００３２】
このように、半導体発光素子１１０においては、金属膜７１の上に、基体７０が設けられる。基体７０の上に、金属層７３が設けられる。金属層７３の一部の上に、第２金属領域５１ｑが設けられる。第２金属領域５１ｑの一部５１ｑａの上に、第１金属領域５１ｐ、第２半導体層２０、第３半導体層３０、第１半導体層１０、及び、第１パッド４５が、この順で設けられる。第２金属領域５１ｑの上記の別の一部５１ｑｂの上に、第２パッド５５が設けられる。
【００３３】
第１パッド４５と第２パッド５５との間に電圧が印加される。これらのパッドから電流が供給され、積層体１５（具体的には第３半導体層３０）から光が放出される。
【００３４】
半導体発光素子１１０は、ＬＥＤである。第３半導体層３０から放出された光（発光光）は、第１導電層５１で反射し、半導体発光素子１１０の外部に出射する。第１半導体層１０の表面が、光出射面となる。
【００３５】
例えば、半導体発光素子１１０は、Thin Film型のＬＥＤである。後述するように、半導体発光素子１１０においては、積層体１５の結晶が成長用基板の上に成長された後に、積層体１５が基体７０と接合される。そして、成長用基板が除去される。成長用基板は厚く、成長用基板の熱容量は大きい。半導体発光素子１１０においては、成長用基板が除去されるため、半導体発光素子１１０の熱容量を小さくでき、放熱性を高めることができる。
【００３６】
半導体発光素子１１０においては、導電性の基体７０は、ｎ側の導電体（第１パッド４５及び第１半導体層１０）から絶縁されている。そして、導電性の基体７０は、ｐ側の導電体（第２パッド５５、第１導電層５１及び第２半導体層２０）から絶縁されている。
【００３７】
このため、例えば、基体７０に高電圧（静電気などによる電圧）が印加された場合にも、この高電圧がｎ側の導電体またはｐ側の導電体に流れることが抑制できる。このような高電圧によって積層体１５の結晶が損傷することが抑制できる。半導体発光素子１１０においては、絶縁耐圧を向上することができる。
【００３８】
例えば、半導体発光素子１１０を使用する際には、基体７０の下面（この例では金属膜７１）が、実装用基板に対向するように配置される。基体７０が、ｎ側の導電体及びｐ側の導電体から絶縁されているため、使用時において、基体７０を介して、これらの導電体と実装用基板とがショートすることが抑制できる。実施形態によれば、使用時における絶縁耐圧を向上することができる。
【００３９】
例えば、Thin Film型のＬＥＤとして、ｎ形の半導体層が基体と電気的に接続される第１参考例がある。Thin Film型のＬＥＤとして、ｐ形の半導体層が基体と電気的に接続される第２参考例もある。これらの参考例においては、高電圧がｎ側の導電体またはｐ側の導電体に流れやすく、絶縁耐性が低い場合がある。
【００４０】
第３参考例として、フェースアップ型のＬＥＤがある。この参考例では、サファイアの成長基板などの上に、ｎ形半導体層、発光層及びｐ形半導体層が順次形成され、発光層及びｐ形半導体層の一部が除去される。そして、ｎ形半導体層の一部の上にｎ側パッドが設けられ、ｐ形半導体層の上にｐ側パッドが設けられる。この参考例では、ｎ形半導体層の下には反射性の導電層が設けられておらず、発光した光は、成長用基板を通過して成長用基板の側面などから外部に出射する。このため、ＬＥＤをマウントするパッケージ側に特別な工夫をしない限り、光の利用効率が低い。そして、半導体層で発生した熱は、熱伝導性の低い成長用基板を介して外部に伝導される。このため、放熱性が低く、効率が不十分である。
【００４１】
これに対して、実施形態に係る半導体発光素子１１０においては、成長用基板が除去されているため、光は基板に入射することがなく、光の損失が抑制できる。発光光の実質的に全てが、第１半導体層１０の表面から出射するため、第1半導体層１０の表面に光取り出し効率を高めるような構造を形成することで、光の損失を少なくすることができる。光の出射領域が第１半導体層１０の表面に実質的に限定されているため、出射した光の制御が容易になる。
【００４２】
実施形態においては、導電性の基体７０を用いる。導電性の基体７０の熱伝導率は高い。積層体１５で発生した熱は、基体７０を介して、効率良く実装基板などに伝達でき、高い放熱性が得られる。このとき、導電性の基体７０がｎ側およびｐ側の導電体から絶縁されることで、高い絶縁耐圧が得られる。
【００４３】
この例では、第１半導体層１０の光出射面に、凹凸１０ｄｐが設けられている。すなわち、第１半導体層１０は、第１面１０ａと第２面１０ｂとを有する。第１面１０ａは、第３半導体層３０の側の面である。第１面１０ａは、第３半導体層３０に対向する。第２面１０ｂは、第１面１０ａとは反対側の面である。第２面１０ｂが、光出射面となる。
【００４４】
凹凸１０ｄｐの高さ（深さ）は、例えば、ピーク波長の０．５倍以上３０倍以下である。凹凸１０ｄｐの高さ（深さ）は、例えば、０．２マイクロメートル（μｍ）以上２μｍ以下である。凹凸１０ｄｐを設けることで、積層体１５から効率良く光を取り出すことができる。凹凸１０ｄｐの凸部の、第１方向Ｄ１に対して垂直な方向（例えば第２方向Ｄ２でもよい）における幅は、例えば、ピーク波長の０．５倍以上３０倍以下である。第３半導体層３０から放出される光の強度は、ピーク波長において実質的にピーク（最高）となる。
【００４５】
半導体発光素子１１０においては、成長用基板が除去されため、第１半導体層１０の上面（光出射面、すなわち、第２面１０ｂ）と、第１導電層５１との間の距離は短い。
【００４６】
例えば、第１導電層５１と、第１半導体層１０の第２面１０ｂと、の間の距離ｔ１５は、１．５μｍ以上３０μｍ以下である。成長用基板が除去される構成により、距離ｔ１５をこのように短くできる。
【００４７】
例えば、距離ｔ１５は、第１導電層５１と第２面１０ｂとの間の最短の距離である。凹凸１０ｄｐが設けられている場合は、距離ｔ１５は、凹凸１０ｄｐの底部と第１導電層５１との間の距離に対応する。この例では、距離ｔ１５は、第１パッド４５と第１導電層５１との間の距離（最短の距離）に対応する。
【００４８】
半導体発光素子１１０において、絶縁膜８７がさらに設けられている。絶縁膜８７は、積層体１５の側面に設けられている。絶縁膜８７は、積層体１５の側面を覆う。積層体１５の側面は、Ｘ−Ｙ平面と交差する面である。絶縁膜８７により、積層体１５の側面を流れる電流が抑制でき、絶縁耐圧を向上することができる。そして、高い信頼性が得られる。絶縁膜８７は、例えば酸化シリコンを含む。絶縁膜８７は、例えばプラズマＣＤＶ（Chemical Vapor Deposition）などにより形成される。
【００４９】
第１導電層５１の第１金属領域５１ｐは、例えば、銀及びロジウムの少なくともいずれかを含む。第１金属領域５１ｐは、銀合金を含んでも良い。第１金属領域５１ｐとして、銀層、ロジウム層、または、銀合金層が用いられる。これにより、高い光反射率が得られる。第１金属領域５１ｐと第２半導体層２０との間において、低いコンタクト抵抗が得られる。第１金属領域５１ｐは、アルミニウムを含んでも良い。
【００５０】
第２金属領域５１ｑは、例えば、反射性である。第２金属領域５１ｑは、銀及びアルミニウムの少なくともいずれかを含む。
【００５１】
絶縁層８１は、例えば、シリコン、アルミニウム、ジルコニウム、ハフニウム及びチタンからなる群から選択された少なくとも１つを含む酸化物を含む。絶縁層８１は、例えば、上記の群から選択された少なくとも１つを含む窒化物を含んでも良い。絶縁層８１は、上記の群から選択された少なくとも１つを含む酸窒化物を含んでも良い。絶縁層８１は、例えば、酸化シリコン及び窒化シリコンの少なくともいずれかを含む。絶縁層８１として酸化シリコンが用いられる場合、光の吸収が少ない。そして、高い信頼性が得られる。絶縁層８１として窒化シリコンが用いられる場合、高い熱伝導性が得られる。そして、低い熱抵抗が得られる。
【００５２】
絶縁層８１が酸化シリコンを含む場合、絶縁層８１の厚さは、０．１μｍ以上３μｍ以下である。酸化シリコンの層の厚さが３μｍを超えると、放熱性が悪くなる。絶縁層８１が、窒化シリコンを含む場合、絶縁層８１の厚さは、０．１μｍ以上２０μｍ以下である。酸化シリコンの層の厚さが２０μｍを超えると、放熱性が悪くなる。
【００５３】
第１パッド４５は、例えば、Ａｌ膜と、Ｎｉ膜と、Ａｕ膜と、を含む。Ａｕ膜と第１半導体層１０との間にＮｉ膜が設けられる。Ｎｉ膜と第１半導体層１０との間にＡｌ膜が設けられる。
【００５４】
金属膜７１は、例えば、Ｎｉ及びＴｉの少なくともいずれかを含む。金属膜７１は、例えば、Ｎｉ膜７１ａと、Ｔｉ膜７１ｂと、を含む。Ｔｉ膜７１ｂは、Ｎｉ膜７１ａと基体７０との間に設けられる。
【００５５】
図２は、第１の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。  図２は、積層体１５を例示している。  
図２に示すように、第３半導体層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸方向に沿って交互に並ぶ。
【００５６】
井戸層３２は、例えば、Ａｌｘ１Ｇａ１−ｘ１−ｘ２Ｉｎｘ２Ｎ（０≦ｘ１≦１、０≦ｘ２≦１、ｘ１＋ｘ２≦１）を含む。障壁層３１は、Ａｌｙ１Ｇａ１−ｙ１−ｙ２Ｉｎｙ２Ｎ（０≦ｙ１≦１、０≦ｙ２≦１、ｙ１＋ｙ２≦１）を含む。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
【００５７】
例えば、第３半導体層３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有する。このとき、第３半導体層３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。
【００５８】
例えば、第３半導体層３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有しても良い。このとき、第３半導体層３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
【００５９】
第３半導体層３０から放出される光（発光光）のピーク波長は、例えば、２１０ナノメートル（ｎｍ）以上７８０ｎｍ以下である。実施形態において、ピーク波長は任意である。
【００６０】
この例では、第１半導体層１０は、第１導電形の領域１１（例えばｎ形半導体層）と、低不純物濃度領域１２と、を含む。第３半導体層３０と低不純物濃度領域１２との間に、第１導電形の領域１１が設けられる。低不純物濃度領域１２における不純物濃度は、第１導電形の領域１１における不純物濃度よりも低い。低不純物濃度領域１２における不純物濃度は、例えば、１×１０１７ｃｍ−３以下である。
【００６１】
第１半導体層１０の第１導電形の領域１１には、例えば、ｎ形不純物を含むＧａＮ層が用いられる。ｎ形不純物には、Ｓｉ、Ｏ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかが用いられる。第１導電形の領域１１は、例えば、ｎ側コンタクト層を含む。
【００６２】
低不純物濃度領域１２には、例えば、ノンドープのＧａＮ層が用いられる。低不純物濃度領域１２は、Ａｌを含む窒化物半導体（ＡｌＧａＮまたはＡｌＮ）を含んでも良い。これらのＧａＮ層、ＡｌＧａＮ層またはＡｌＮ層は、例えば、半導体層の結晶成長の際に用いられたバッファ層などを含んでも良い。
【００６３】
第２半導体層２０には、例えば、ｐ形不純物を含むＧａＮ層が用いられる。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかが用いられる。第２半導体層２０は、例えば、ｐ側コンタクト層を含む。
【００６４】
第１導電形の領域１１の厚さは、例えば、１００ｎｍ以上１００００ｎｍ以下である。  低不純物濃度領域１２の厚さは、例えば、１ｎｍ以上１００００ｎｍ以下である。  
第１半導体層１０の厚さは、例えば、１００ｎｍ以上２００００ｎｍ以下である。  
第２半導体層２０の厚さは、例えば、１０ｎｍ以上５０００ｎｍ以下である。  
第３半導体層３０の厚さは、例えば、０．３ｎｍ以上１０００ｎｍ以下である。  
障壁層３１の厚さは、例えば、０．１ｎｍ以上５００ｎｍ以下である。  
井戸層３２の厚さは、例えば、０．１ｎｍ以上１００ｎｍ以下である。
【００６５】
以下、半導体発光素子１１０の製造方法の例について説明する。  
図３（ａ）〜図３（ｆ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
【００６６】
図３（ａ）に示すように、基板１８（成長用基板）の上に、低不純物濃度膜１２ｆを形成する。低不純物濃度膜１２ｆは、例えばバッファ膜（例えば、Ａｌを含む窒化物半導体膜の積層膜など）を含む。低不純物濃度膜１２ｆは、さらに、ノンドープの窒化物半導体膜（ノンドープのＧａＮ層など）を含んでも良い。低不純物濃度膜１２ｆの上に、第１半導体膜１１ｆを形成する。第１半導体膜１１ｆは、第１半導体層１０の少なくとも一部となる。低不純物濃度膜１２ｆの少なくとも一部が、第１半導体層１０の少なくとも一部となっても良い。第１半導体膜１１ｆの上に、第３半導体層３０となる活性膜３０ｆを形成する。活性膜３０ｆの上に、第２半導体層２０となる第２半導体膜２０ｆを形成する。これにより、積層膜１５ｆが得られる。
【００６７】
これらの膜の形成においては、エピタキシャル結晶成長が行われる。例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー（Halide Vapor Phase Epitaxy：ＨＶＰＥ）法などが用いられる。
【００６８】
基板１８には、例えば、Ｓｉ、ＳｉＯ２、ＡｌＯ２、石英、サファイア、ＧａＮ、ＳｉＣ及びＧａＡsのいずれかの基板が用いられる。基板１８には、それらを組み合わせた基板を用いても良い。基板１８の面方位は任意である。
【００６９】
図３（ｂ）に示すように、第２半導体膜２０ｆの上に、所定の形状の第１金属領域５１ｐを形成する。第１金属領域５１ｐは、例えば、銀膜である。この銀膜の厚さは、例えば約２００ｎｍ（例えば１５０ｎｍ以上２５０ｎｍ以下）である。銀膜の形成後に、例えば、酸素を含む雰囲気中で熱処理（シンター処理）を行う。雰囲気中の酸素の割合は、例えば０．１％以上１００％以下である。酸素を含む雰囲気中における不活性ガス（例えば窒素など）の割合は、０％以上９９．９％以下である。熱処理の温度は、例えば約４００℃（例えば３５０℃以上４５０℃以下）である。
【００７０】
第１金属領域５１ｐ（銀膜）の上、及び、第２半導体層２０の上に、第２金属領域５１ｑを形成する。第２金属領域５１ｑとして、例えば、金属積層膜を形成する。金属積層膜は、例えばＴｉ／Ｐｔ／Ａｕ／Ｔｉである。金属積層膜の厚さは、例えば、１μｍである。
【００７１】
その上に、絶縁層８１を形成する。さらに、金属層７３の一部となる金属膜７３ａを形成する。これにより、構造体１５ｆｓが形成される。
【００７２】
例えば、金属膜７３ａとして、第１Ｐｔ膜、第１Ｔｉ膜、第２Ｐｔ膜、第２Ｔｉ膜及び第１ＡｕＳｎ膜をこの順で形成する。これらの膜は、例えば、スパッタにより形成される。第１ＡｕＳｎ膜と第１導電層５１との間に第２Ｔｉ膜が設けられる。第２Ｔｉ膜と第１導電層５１との間に第２Ｐｔ膜が設けられる。第２Ｐｔ膜と第１導電層５１との間に第１Ｔｉ膜が設けられる。第１Ｔｉ膜と第１導電層５１との間に第１Ｐｔ膜が設けられる。金属膜７３ａの厚さは、例えば、約２μｍ（例えば１．５μｍ以上２．５μｍ以下）である。
【００７３】
図３（ｃ）に示すように、対向基板７５が用意される。対向基板７５は、基体７０と、基体７０の上面に設けられた金属膜７３ｂと、を含む。金属膜７３ｂは、第３Ｔｉ膜、第３Ｐｔ膜、第４Ｔｉ膜及び第２ＡｕＳｎ膜を含む。第２ＡｕＳｎ膜と基体７０との間に第４Ｔｉ膜が設けられる。第４Ｔｉ膜と基体７０との間に第３Ｐｔ膜が設けられる。第３Ｐｔ膜と基体７０との間に第３Ｔｉ膜が設けられる。金属膜７３ｂの厚さは、例えば、約２μｍ（例えば１．５μｍ以上２．５μｍ以下）である。基体７０の厚さは、例えば、約７００μｍ（例えば５００μｍ以上１０００μｍ以下）である。
【００７４】
金属膜７３ｂと金属膜７３ａとを接触させて、構造体１５ｆｓと対向基板７５とが配置される。この状態で加熱し、金属膜７３ｂ及び金属膜７３ａを溶融させて接合する。加熱の温度は、例えば２２０℃以上３００℃以下（例えば約２８０℃）である。加熱の時間は、例えば、３分以上１０分以下（例えば約５分）である。
【００７５】
図３（ｄ）に示すように、基板１８を除去する。例えば、基板１８がシリコン基板の場合は、除去には、研削及びドライエッチング（例えばＲＩＥ：Reactive Ion Etching）などが用いられる。例えば、基板１８がサファイア基板の場合は、除去には、ＬＬＯ（Laser Lift Off）などが用いられる。この例では、低不純物濃度膜１２ｆの少なくとも一部が残っている。低不純物濃度膜１２ｆの表面が露出する。実施形態において、低不純物濃度膜１２ｆを除去しても良い。この場合は、第１半導体膜１１ｆの表面が露出する。
【００７６】
図３（ｅ）に示すように、低不純物濃度膜１２ｆの表面、または、第１半導体膜１１ｆの表面に凹凸１０ｄｐを形成する。例えば、酸を用いたウエット処理により、凹凸１０ｄｐが形成される。
【００７７】
積層膜１５ｆの一部を除去する。除去には、例えばＲＩＥまたはウエットエッチングなどが用いられる。積層膜１５ｆから、積層体１５が得られる。すなわち、第１半導体層１０、第２半導体層２０及び第３半導体層３０が形成される。第１導電層５１の第２導電部分５１ｂ（第２金属領域５１ｑの一部に対応）が露出する。
【００７８】
この後、絶縁膜８７（例えば、シリコン酸化膜）を、例えばＣＶＤ（Chemical Vapor Deposition）により形成する。シリコン酸化膜の厚さは、例えば約１００ｎｍ（例えば５０ｎｍ以上２００ｎｍ以下）である。
【００７９】
図３（ｆ）に示すように、シリコン酸化膜の一部を除去し、除去により露出した領域に、第１パッド４５及び第２パッド５５を形成する。例えば、第１半導体層１０の上に、第１パッド４５を形成する。第１導電層５１の第２導電部分５１ｂの上に、第２パッド５５を形成する。
【００８０】
さらに、基体７０の下面（裏面）に、金属膜７１を形成する。金属膜７１は、例えば、Ｎｉ膜と、Ｔｉ膜と、を有する。Ｎｉ膜と基体７０との間にＴｉ膜が設けられる。金属膜７１は、図３（ｃ）に示した状態の対向基板７５において、設けられても良い。
【００８１】
ウェーハを所定の形状で分断する。これにより、半導体発光素子１１０が得られる。  
上記の製造工程において、技術的に可能な範囲で、処理の順序を入れ替えても良い。適宜、アニール処理を行っても良い。
【００８２】
例えば、複数の半導体発光素子となる積層体が１つのウェーハ上に形成され、分断することで、複数の半導体発光素子が得られる。分断のダイシングストリート上のパッシベーション（絶縁膜８７）は除去してもよい。これにより、パッシベーションのクラックが抑制でき、歩留まりが向上する。
【００８３】
必要に応じて、基体７０（例えばシリコン基板）の厚さを縮小する処理を行っても良い。例えば、研削などの処理により基体７０の厚さを、例えば約１５０μｍ程度（例えば１００μｍ以上２００μｍ以下）にする。熱容量をさらに縮小することができる。
【００８４】
図４は、第１の実施形態に係る半導体発光素子を用いた発光装置を例示する模式的断面図である。  
図４に示すように、実施形態に係る発光装置２２０は、第１の半導体発光素子１１０と、第２の半導体発光素子１１０Ａと、実装基板１６０と、を含む。第２の半導体発光素子１１０Ａは、第１の半導体発光素子１１０と同様の構成を有する。
【００８５】
すなわち、第２の半導体発光素子１１０Ａは、導電性の基体７０Ａと、第１導電形の領域を含む第４半導体層１０Ａと、第４半導体層１０Ａと基体７０Ａとの間に設けられた第２導電形の第５半導体層２０Ａと、第４半導体層１０Ａと第５半導体層２０Ａとの間に設けられた第６半導体層３０Ａと、導電層５１Ａと、絶縁層８１Ａと、を含む。導電層５１Ａは、第５半導体層２０Ａと基体７０Ａとの間に設けられ、第５半導体層２０Ａと電気的に接続される。第４半導体層１０Ａ、第５半導体層２０Ａ及び第６半導体層３０Ａは、積層体１５Ａに含まれる。絶縁層８１Ａは、基体７０Ａと導電層５１Ａとの間に設けられる。絶縁層８１Ａは、導電層５１Ａと基体７０Ａとを電気的に絶縁し、第４半導体層１０Ａと基体７０Ａとを電気的に絶縁する。
【００８６】
第２の半導体発光素子１１０Ａは、第３パッド４５Ａ、第４パッド５５Ａ、金属層７３Ａ及び金属膜７１Ａを含む。第３パッド４５Ａ、第４パッド５５Ａ、金属層７３Ａ及び金属膜７１Ａのそれぞれの構成は、第１パッド４５、第２パッド５５、金属層７３及び金属膜７１のそれぞれの構成と同様なので、説明を省略する。
【００８７】
実装基板１６０は、導電性の基板１６０ｓと、第１実装電極１６２と、第２実装電極１６２Ａと、第１実装電極用絶縁層１６１と、第２実装電極用絶縁層１６１Ａと、を含む。第１実装電極用絶縁層１６１及び第２実装電極用絶縁層１６１Ａは、基板１６０ｓの上に設けられる。第１実装電極用絶縁層１６１の上に第１実装電極１６２が設けられる。第２実装電極用絶縁層１６１Ａの上に第２実装電極１６２Ａが設けられる。第１実装電極１６２及び第２実装電極１６２Ａは、例えば、金属膜である。
【００８８】
基板１６０ｓの一部の上に、第１の半導体発光素子１１０が配置される。基板１６０ｓの一部と金属膜７１との間に接合部材１６３が設けられる。
【００８９】
基板１６０ｓの別の一部の上に、第２の半導体発光素子１１０Ａが配置される。基板１６０ｓの別の一部と金属膜７１Ａとの間に接合部材１６３Ａが設けられる。
【００９０】
このように、実装基板１６０の上に、半導体発光素子１１０及び１１０Ａが実装される。接合部材１６３及び１６３Ａは、例えば、はんだなどの金属を含む。接合部材１６３及び１６３Ａには、例えば、導電性または絶縁性の樹脂（接着剤）などを含んでも良い。
【００９１】
例えば、第１パッド４５と第１実装電極１６２とが、配線１５２により接続される。第４パッド５５Ａと第２実装電極１６２Ａとが、配線１５３により接続される。第２パッド５５と第３パッド４５Ａとが、配線１５１により接続される。すなわち、２つの半導体発光素子が直列に接続される。
【００９２】
半導体発光素子１１０及び半導体発光素子１１０Ａにおいては、導電性の基体が半導体層から絶縁されているため、これらの基体の電位が、これらの半導体層とは独立している。例えば、基板１６０ｓの上に、複数の半導体発光素子が実装される場合にも、半導体発光素子の正常な動作が維持できる。
【００９３】
例えば、絶縁性の成長基板（サファイア基板など）を含む上記の第３参考例においては、複数の半導体発光素子を導電性の基板１６０ｓの上に配置し、これらの半導体発光素子を直列に接続しても正常な動作が得られる。しかしながら、既に説明したように、第３参考例においては、光の損失が大きく放熱性も低い。
【００９４】
一方、一般的なThin Film型の半導体発光素子においては、基体は、ｎ形の半導体層またはｐ形の半導体層と電気的に接続される。この場合には、複数の半導体発光素子を導電性の基板１６０ｓの上に配置して直列に接続すると、正常な動作が得られない。
【００９５】
これに対して、本実施形態に係る半導体発光素子においては、基体７０が半導体層から絶縁されている。このため、複数の半導体発光素子を導電性の基板１６０ｓの上に配置し、直列に接続した場合にも、正常な動作が得られる。すなわち、高放熱性で高効率の特性を得つつ、実装基板１６０の上に実装し直列に接続可能な半導体発光素子を得ることができる。実施形態によれば、半導体発光素子の用途が拡大できる。
【００９６】
図４に示した例において、基板１６０ｓが絶縁性である場合、基板１６０ｓの上に、実装用の金属層が設けられる。この金属層の上に、第１の半導体発光素子１１０及び第２の半導体発光素子１１０Ａが配置されても良い。この場合も、直列に接続しても、正常な動作が得られる。
【００９７】
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る別の半導体発光素子を例示する模式図である。  
図５（ｂ）は、図５（ａ）に示す矢印ＡＡの方向からみた平面図である。図５（ａ）は、図５（ｂ）のＢ１−Ｂ２線断面図である。図５（ｂ）において、一部の要素を透視した状態を破線で表示している。
【００９８】
図５（ａ）及び図５（ｂ）に示すように、本実施形態に係る別の半導体発光素子１１１も、基体７０と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、絶縁層８１と、を含む。これらの構成は、半導体発光素子１１０と同様なので説明を省略する。
【００９９】
半導体発光素子１１１も、第１パッド４５と、第２パッド５５と、をさらに含む。半導体発光素子１１１は、第２導電層４２をさらに含む。
【０１００】
第１半導体層１０は、第１半導体領域１０ｐと、第２半導体領域１０ｑと、を含む。第２半導体領域１０ｑは、第１方向Ｄ１（例えばＺ軸方向）と交差する方向（例えば第２方向Ｄ２）において、第１半導体領域１０ｐと並ぶ。
【０１０１】
第１導電層５１は、基体７０と第２半導体領域１０ｑとの間に配置される。第１導電層５１の一部（第１導電部分５１ａ）は、基体７０と第２半導体領域１０ｑとの間に配置される。第１導電層５１の上記の一部（第１導電部分５１ａ）は、第２半導体領域１０ｑと電気的に接続される。この場合も、第２パッド５５と基体７０との間に第１導電層５１の別の一部（第２導電部分５１ｂ）が配置される。
【０１０２】
第２パッド５５の少なくとも一部は、第１方向Ｄ１と交差する方向（例えば第２方向Ｄ２）において、第１半導体層１０、第３半導体層３０及び第２半導体層２０を含む積層体１５の少なくとも一部と重なる。
【０１０３】
第２導電層４２の一部（第２導電部分４２ａ）は、基体７０と第１半導体領域１０ｐとの間に配置される。第２導電層４２の上記の一部（第３導電部分４２ａ）は、第１半導体領域１０ｐと電気的に接続される。第２導電層４２は、第１半導体層１０に接続されたコンタクト電極である。第２導電層４２は、例えば、細線状である。第２導電層４２は、電流を広げる機能を有する。
【０１０４】
第２導電層４２の別の一部（第４導電部分４２ｂ）が、第１パッド４５と基体７０との間に配置される。第１パッド４５は、第２導電層４２の上記の別の一部（第４導電部分４２ｂ）と電気的に接続される。すなわち、第１パッド４５は、第２導電層４２を介して、第１半導体層１０の第１半導体領域１０ｐと電気的に接続される。
【０１０５】
第２導電層４２は、例えば、反射性である。第２導電層４２は、例えば、銀及びアルミニウムの少なくともいずれかを含む。第２導電層４２は、第１半導体領域１０ｐとオーミック接触する。
【０１０６】
第１パッド４５の少なくとも一部は、第１方向Ｄ１（例えばＺ軸方向）と交差する方向（例えば第２方向Ｄ２など）において、第１半導体層１０、第３半導体層３０及び第２半導体層２０を含む積層体１５の少なくとも一部と重なる。
【０１０７】
この例でも金属層７３が設けられる。金属層７３は、基体７０と絶縁層８１との間に設けられる。
【０１０８】
すなわち、半導体発光素子１１１においては、第２導電層４２及び第１パッド４５の配置が、半導体発光素子１１０におけるそれらの配置とは異なっている。
【０１０９】
半導体発光素子１１１においても、絶縁層８１により、第１導電層５１と基体７０とが電気的に絶縁され、第２導電層４２（第１半導体層１０）と基体７０とが電気的に絶縁される。半導体発光素子１１１においても、絶縁耐圧を向上することができる。複数の半導体発光素子１１１を、導電性の基板１６０ｓの上に配置して直列に接続した場合にも、正常な動作が得られる。高放熱性で高効率の特性を得つつ、直列に接続して実装可能な半導体発光素子を得ることができる。半導体発光素子の用途が拡大できる。
【０１１０】
半導体発光素子１１１に含まれる各要素には、半導体発光素子１１０に関して説明した構成（材料及び厚さなど）が適用できる。例えば、図３（ｂ）に関して説明した工程において、第２導電層４２を形成することで、半導体発光素子１１１が形成できる。
【０１１１】
図５に示すように、第１導電層５１の一部（第２金属領域５１ｑ）は、第２導電層４２とＺ軸方向において重なっている。これにより、半導体層から放出された光がこれらの導電層により効率良く反射でき、光の損失が抑制できる。
【０１１２】
半導体発光素子１１１において、第１導電層５１と、第１半導体層１０の第２面１０ｂ）と、の間の距離ｔ１５は、１．５μｍ以上３０μｍ以下である。距離ｔ１５は、第１導電層５１と第２面１０ｂとの間の最短の距離である。凹凸１０ｄｐが設けられている場合は、距離ｔ１５は、凹凸１０ｄｐの底部と第１導電層５１との間の距離に対応する。
【０１１３】
（第２の実施形態）  
図６は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。  
図６は、図１（ｂ）のＡ１−Ａ２線断面に対応する断面図である。  
図６に示すように、本実施形態に係る半導体発光素子１２０も、基体７０と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、絶縁層８１と、を含む。半導体層の構成は、半導体発光素子１１０と同様なので説明を省略する。
【０１１４】
半導体発光素子１２０においても、第１パッド４５と、第２パッド５５と、が設けられる。第１パッド４５と第３半導体層３０との間に、第１半導体層１０が配置される。第１パッド４５は、第１半導体層１０と電気的に接続される。
【０１１５】
第１導電層５１の一部（第１導電部分５１ａ）は、第２半導体層２０と基体７０との間に配置される。第１導電層５１の別の一部（第２導電部分５１ｂ）は、第２パッド５５と基体７０との間に配置される。第２パッド５５は、第１導電層５１の上記の別の一部（第２導電部分５１ｂ）と電気的に接続される。絶縁層８１は、基体７０と第１導電層５１との間に配置される。
【０１１６】
半導体発光素子１２０において、金属層７３がさらに設けられている。金属層７３は、第１導電層５１と絶縁層８１との間に設けられる。
【０１１７】
すなわち、導電性の基体７０の上に、金属層７３（例えば接合層）が設けられ、その上に、第１導電層５１が設けられる。第１導電層５１の一部（第１導電部分５１ａ）の上に、第２半導体層２０、第３半導体層３０及び第１半導体層１０が設けられる。第１半導体層１０の上に第１パッド４５が設けられる。第１導電層５１の別の一部（第２導電部分５１ｂ）の上に第２パッド５５が設けられる。
【０１１８】
半導体発光素子１２０においても、絶縁層８１により、第１導電層５１と基体７０とが電気的に絶縁され、第１半導体層１０と基体７０とが電気的に絶縁される。半導体発光素子１２０においても、絶縁耐圧を向上することができる。複数の半導体発光素子１２０を、導電性の基板１６０ｓの上に配置して直列に接続した場合にも、正常な動作が得られる。高放熱性で高効率の特性を得つつ、直列に接続して実装可能な半導体発光素子を得ることができる。半導体発光素子の用途が拡大できる。
【０１１９】
半導体発光素子１２０に含まれる各要素には、半導体発光素子１１０に関して説明した構成（材料及び厚さなど）が適用できる。半導体発光素子１２０において、半導体発光素子１１１に関して説明した第２導電層４２及び第１パッド４５の構成を適用しても良い。
【０１２０】
半導体発光素子１２０は、例えば、図３（ｂ）及び図３（ｃ）に関して説明した工程を適宜変更することで形成できる。
【０１２１】
例えば、図３（ｂ）に例示した工程において、第２金属領域５１ｑ及び絶縁層８１の形成を省略する。一方、図３（ｃ）に例示した工程において、対向基板７５において、基体７０と金属層７３との間に、絶縁層８１が設けられる。この後、接合工程、及び、半導体層の加工、パッドの形成、分断などを経て、半導体発光素子１２０が得られる。
【０１２２】
半導体発光素子１２０において、第２パッド５５の少なくとも一部は、第１方向Ｄ１と交差する方向（例えば第２方向Ｄ２）において、第１半導体層１０、第３半導体層３０及び第２半導体層２０を含む積層体１５の少なくとも一部と重なる。
【０１２３】
半導体発光素子１２０において、第１パッド４５と第１導電層５１との間の距離ｔ１５は、例えば、１．５μｍ以上３０μｍ以下である。
【０１２４】
半導体発光素子１２０におけるこの例では、Ｘ−Ｙ平面内（基体７０から第２半導体層２０に向かう第１方向Ｄ１と交差する平面内）において、基体７０の外縁７０ｒは、第１導電層５１の外縁５１ｒの外に位置している。すなわち。基体７０のサイズと、第１導電層５１のサイズと、が互いに異なっている。基体７０のサイズは、第１導電層５１のサイズよりも大きい。
【０１２５】
この例では、絶縁層８１の外縁８１ｒは、第１方向Ｄ１において、基体７０の外縁７０ｒと重なっている。例えば、絶縁層８１と基体７０とは、１つの工程で分断され、サイズが決まる。金属層７３の外縁７３ｒは、第１方向Ｄ１において、第１導電層５１の外縁５１ｒと重なっている。例えば、金属層７３と導電層５１とは、別の１つの工程で分断され、サイズが決まる。基体７０のサイズを、第１導電層５１のサイズよりも大きくすることで、例えば、基体７０を含む構造体と、第１導電層５１を含む構造体と、の接合が容易になる。
【０１２６】
半導体発光素子１２０の例において、第１導電層５１に、第２金属領域５１ｑが設けられていない。これにより、第１導電層５１は平坦であり、段差が抑制されている。これにより、第１導電層５１の段差に起因した絶縁層８１の絶縁性の低下が抑制される。より高い絶縁耐圧が得られる。
【０１２７】
（第３の実施形態）  
図７は、第３の実施形態に係る半導体発光素子を例示する模式的断面図である。  
図７は、図１（ｂ）のＡ１−Ａ２線断面に対応する断面図である。  
図７に示すように、本実施形態に係る半導体発光素子１３０は、絶縁層８１と、基体７０と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、第１導電層５１と、第１パッド４５と、第２パッド５５と、を含む。
【０１２８】
第１半導体層１０は、絶縁層８１と第１パッド４５との間に設けられる。第１半導体層１０は、第１導電形の領域１１（図２参照）を含む。第１半導体層１０は、低不純物濃度領域１２（図２参照）をさらに含んでも良い。第２半導体層２０は、第１半導体層１０と絶縁層８１との間に設けられる。第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。これらの半導体層には、半導体発光素子１１０に関して説明した構成が適用できる。
【０１２９】
第１導電層５１は、第２半導体層２０と電気的に接続される。第１導電層５１の一部（第１導電部分５１ａ）は、絶縁層８１と第２半導体層２０との間に設けられる。
【０１３０】
基体７０は、第１導電層５１の上記の一部（第１導電部分５１ａ）と、絶縁層８１と、の間に設けられる。
【０１３１】
第１導電層５１の別の一部（第２導電部分５１ｂ）は、第２パッド５５と基体７０との間に配置される。
【０１３２】
第２パッド５５の少なくとも一部は、第１方向Ｄ１（例えばＺ軸方向）と交差する方向（例えば第２方向Ｄ２）において、第１半導体層１０、第３半導体層３０及び第２半導体層２０を含む積層体１５の少なくとも一部と重なる。
【０１３３】
半導体発光素子１３０において、第２パッド５５の少なくとも一部は、第１方向Ｄ１と交差する方向（例えば第２方向Ｄ２など）において、第１半導体層１０、第３半導体層３０及び第２半導体層２０を含む積層体１５の少なくとも一部と重なる。
【０１３４】
第１パッド４５と第１導電層５１との間の距離ｔ１５は、１．５μｍ以上３０μｍ以下である。
【０１３５】
このように、半導体発光素子１３０は、Thin Film形のＬＥＤである。光の損失が少なく、放熱性が高い。
【０１３６】
半導体発光素子１３０において、第１半導体層１０の上面（第２面１０ｂ）が光出射面である。光出射面とは反対側の面が実装面となる。半導体発光素子１３０においては、実装面に絶縁層８１が設けられている。絶縁層８１により、実装面の電位は、半導体層と独立している。静電気などにより実装面に高電圧が加わった場合に、その高電圧が半導体層に加わることが抑制できる。これにより、絶縁耐圧を向上することができる。
【０１３７】
さらに、半導体発光素子１３０が導電性の基板１６０ｓなどの上に実装されたとき、この基板１６０ｓの電位は、半導体発光素子１３０の半導体層と、独立している。複数の半導体発光素子１３０を、導電性の基板１６０ｓの上に配置して直列に接続した場合にも、正常な動作が得られる。高放熱性で高効率の特性を得つつ、直列に接続して実装可能な半導体発光素子を得ることができる。半導体発光素子の用途が拡大できる。
【０１３８】
半導体発光素子１３０において、絶縁層８１、基体７０、第１導電層５１、第１パッド４５及び第２パッド５５には、半導体発光素子１１０に関して説明した構成を適用できる。半導体発光素子１３０において、第２金属領域５１ｑを設けても良い。第２導電層４２を設け、第１パッド４５を第２導電層４２と接続しても良い。
【０１３９】
この例では、半導体発光素子１３０は、金属層７３をさらに含む。金属層７３は、基体７０と第１導電層５１との間に設けられる。
【０１４０】
半導体発光素子１３０は、金属膜７１をさらに含む。絶縁層８１は、金属膜７１と基体７０との間に配置される。金属膜７１は、基体７０及び第１導電層５１と電気的に絶縁されている。
【０１４１】
例えば、半導体発光素子１３０がはんだなどの金属部材を用いて実装される場合、金属膜７１は、その金属部材と接合される。金属膜７１を設けることで、高熱伝導性で安定した実装が可能になる。金属膜７１は、必要に応じて設けられ、必要に応じて省略しても良い。
【０１４２】
この例では、絶縁層８１は、基体７０の下面に加えて、基体７０の側面７０ｓにも設けられている。すなわち、基体７０は、側面７０ｓを有する。側面７０ｓは、第１方向Ｄ１と交差する第２方向（例えば第２方向Ｄ２など）と交差する。第１方向Ｄ１は、基体７０から第２半導体層２０に向かうＺ軸方向であり、第２半導体層２０から第１半導体層１０に向かう方向に対して平行である。絶縁層８１は、側面部分８１ｂを含む。側面部分８１ｂは、第２方向Ｄ２において側面７０ｓと交差する。絶縁層８１は、主面部分８１ａを含む。主面部分８１ａは、第１方向Ｄ１において基体７０と交差する。
【０１４３】
すなわち、第１方向Ｄ１（第２半導体層２０から第１半導体層１０に向かう方向）と交差する平面（Ｘ−Ｙ平面）内において、絶縁層８１の外縁８１ｒは、基体７０の外縁７０ｒの外側に位置する。
【０１４４】
側面部分８１ｂを設けることで、基体７０の側面７０ｓにおいて、高い絶縁性が得られる。例えば、半導体発光素子１３０を実装基板１６０などの上に実装する際に、ショートが生じることが抑制できる。
【０１４５】
絶縁層８１は、例えば、酸化シリコンなどを含む。絶縁層８１は、例えば、スパッタなどにより形成される。
【０１４６】
半導体発光素子１３０は、半導体発光素子１３０に関して説明した製造方法を適宜変更して作製することができる。
【０１４７】
例えば、半導体発光素子１３０に関して説明した製造方法において、第２金属領域５１ｑ及び絶縁層８１の形成を省略して、図３（ｅ）に示した工程までを実施する。そして、第１パッド４５及び第２パッド５５を形成し、ウェーハを所定の形状で分断する。この後、基体７０の裏面及び側面などに絶縁層８１を形成する。
【０１４８】
この工程の例について説明する。  
図８（ａ）及び図８（ｂ）は、第３の実施形態に係る半導体発光素子の製造方法を例示する模式図である。  
図８（ａ）に示すように、分断された個別のチップ１３０ａを支持体８８ｂの上に配置する。チップ１３０ａは、例えば、半導体発光素子１３０となる。
【０１４９】
支持体８８ｂは、支持部８８ａにより支持されている。支持体８８ｂは、例えばフィルム状である。支持体８８ｂは、例えば粘着性を有する。支持体８８ｂとしては、例えば、「ブルーシート」を用いても良い。
【０１５０】
支持体８８ｂの上において、複数のチップ１３０ａの間隔は、ダイシング前の間隔よりも拡大されている。すなわち、エキスパンドされた状態で配置される。このとき、基体７０を上向きとする。すなわち、例えば、第１半導体層１０の側が、支持体８８ｂと対向する。
【０１５１】
例えば、絶縁層８１となる材料８１ｍｔをチップ１３０ａに供給する。例えば、スパッタなどの方法が用いられる。
【０１５２】
図８（ｂ）に示すように、複数の方向から、チップ１３０ａに向けて材料８１ｍｔを供給する。例えば、４つの方向で、スパッタが行われる。これにより、基体７０の主面に加えて、基体７０の４つの側面７０ｓに、絶縁層８１（側面部分８１ｂ）が形成される。例えば、絶縁層８１として、シリコン酸化膜が形成される。このシリコン酸化膜の厚さは、例えば、約１μｍ（例えば０．５μｍ以上３μｍ以下）である。例えば、絶縁層８１として、窒化シリコンを含む場合、窒化シリコンの膜の厚さは、０．１μｍ以上２０μｍ以下である。
【０１５３】
このような工程により、例えば、半導体発光素子１３０が得られる。例えば、絶縁層８１の厚さが、３μｍのときに、直流電圧で３００ボルトを超える耐圧が得られる。
【０１５４】
絶縁層８１の厚さは、絶縁層８１の成膜条件（成膜方法や成膜温度など）に応じて、所望の耐圧が得られるように、変更しても良い。
【０１５５】
半導体発光素子１３０のように、絶縁層８１は、基体７０の側面７０ｓの一部に設けても良く、側面７０ｓの全面に設けても良い。絶縁層８１が設けられる位置は、種々の変形が可能である。
【０１５６】
図９（ａ）〜図９（ｆ）は、第３の実施形態に係る別の半導体発光素子を例示する模式的断面図である。  
これらの図は、図１（ｂ）のＡ１−Ａ２線断面に対応する断面図である。  
図９（ａ）に示すように、半導体発光素子１３１においては、絶縁層８１は、基体７０の側面７０ｓ、及び、金属層７３の側面７３ｓを覆う。これ以外は、半導体発光素子１３０と同様である。
【０１５７】
金属層７３の側面７３ｓは、第１方向Ｄ１と交差する第２方向（例えば第２方向Ｄ２など）と交差する。絶縁層８１の側面部分８１ｂは、第２方向Ｄ２において、側面７０ｓ及び側面７３ｓと交差する。絶縁層８１の側面部分８１ｂは、絶縁膜８７の少なくとも一部と接している。これにより、高い信頼性が得られる。
【０１５８】
図９（ｂ）に示すように、半導体発光素子１３２においては、半導体発光素子１３１において、絶縁膜８５がさらに設けられている。これ以外は、半導体発光素子１３１と同様である。
【０１５９】
絶縁膜８５は、絶縁層８１の主面部分８１ａと基体７０との間に設けられる。絶縁膜８５は、絶縁層８１の一部と見なしても良い。すなわち、半導体発光素子１３２においては、絶縁層８１のうちの底部（第１方向Ｄ１において基体７０と交差する部分）の厚さは、絶縁層８１の側面部分８１ｂの厚さよりも厚い。底部の厚さは、絶縁膜８５の厚さと主面部分８１ａの厚さの計である。底部の厚さは、第１方向Ｄ１に沿った長さである。側面部分８１ｂの厚さは、第２方向Ｄ２に沿った長さである。絶縁層８１のうちの底部の厚さを厚くすることで、より高い絶縁性が得られる。
【０１６０】
半導体発光素子１３０に関して説明した上記の製造方法において、ウェーハを分断する前に、基体７０の表面に絶縁膜を形成する。この絶縁膜が、絶縁膜８５となる。絶縁膜８５は、例えば、酸化シリコン及び窒化シリコンの少なくともいずれかを含む。絶縁膜８５には、例えば、プラズマＣＶＤなどが用いられる。
【０１６１】
絶縁膜８５を形成することで、絶縁層８１の厚さを薄くできる。これにより、絶縁層８１の形成（例えばスパッタによる製膜）における温度が過度に高くなることが抑制できる。例えば、チップ１３０ａと支持体８８ｂとが固着することが抑制できる。支持体８８ｂが熱変形することが抑制できる。高い生産性が得られる。
【０１６２】
絶縁膜８５として形成される上記の絶縁膜を形成した後、分断の前に、ダイシングストリートと重なる位置の絶縁膜を除去することが好ましい。これにより、ダイシング工程（チップ化工程）において、この絶縁膜にクラックが生じることが抑制できる。高い歩留まりが得られる。
【０１６３】
図９（ｃ）に示すように、半導体発光素子１３３においては、半導体発光素子１３１において、金属膜７１がさらに設けられている。これ以外は、半導体発光素子１３１と同様である。
【０１６４】
金属膜７１は、例えば、導電膜の転写フィルムなどを用いて形成することができる。金属膜７１を用いて、はんだなどの金属部材により、実装が行われる。これにより、高い放熱性が得られる。
【０１６５】
金属膜７１は、例えば、Ｔｉ膜（厚さが約２００ｎｍ）／Ｎｉ膜（厚さが２００ｎｍ）の積層膜を含んでも良い。Ｔｉ膜により、絶縁層８１との間の密着性を向上できる。Ｔｉ膜は、例えば、はんだへのバリア層として機能する。Ｎｉ膜は、例えば、はんだに含まれるＳｎと合金を形成する。これにより、はんだと半導体発光素子との間において、強い結合が得られる。
【０１６６】
金属膜７１の面積は、第１導電層５１の面積よりも大きいことが好ましい。金属膜７１は、第１導電層５１を覆うように形成することが好ましい。第１導電層５１と重なる位置において、熱の発生が大きい。金属膜７１の面積を大きくすることで、高い放熱性が得られる。これにより、高い効率が得られる。
【０１６７】
例えば、はんだと金属材料との間の濡れ性は高く、はんだと絶縁材料との間の濡れ性は低い。このため、はんだが金属膜７１に接したときに、はんだが絶縁層８１と接することが抑制できる。これにより、半導体発光素子１３３において、はんだなどを介して電圧が加わる部分は、金属膜７１が設けられる下面（実装面）部分に限定される。これにより、絶縁層８１の側面部分８１ｂが薄くなった場合でも、高い絶縁耐圧が得られる。例えば、絶縁層８１において、主面部分８１ａと側面部分８１ｂとが接続される部分（角部）において、絶縁層８１の品質が低下する場合がある。この場合においても、金属膜７１によりはんだが接する領域が制限されることにより、高い絶縁耐圧が維持できる。
【０１６８】
図９（ｄ）に示すように、半導体発光素子１３４においては、半導体発光素子１３２において、金属膜７１がさらに設けられている。これ以外は、半導体発光素子１３２と同様である。
【０１６９】
絶縁膜８５が設けられていることで、絶縁層８１の厚さが厚い場合でも、半導体発光素子１３４の下面（実装面）の部分において、絶縁膜の全体の厚さを厚く維持できる。そして、金属膜７１により、はんだが接する部分が制御できる。より高い絶縁耐圧が得られる。
【０１７０】
図９（ｅ）に示すように、半導体発光素子１３５においては、半導体発光素子１３１において、絶縁膜８６がさらに設けられている。これ以外は、半導体発光素子１３１と同様である。
【０１７１】
半導体発光素子１３５においては、金属層７３の一部が、第１方向Ｄ１と交差する方向（例えば第２方向Ｄ２）において、第２積層体１５と交差している。例えば、積層体１５において、メサ部が設けられている。
【０１７２】
絶縁膜８６は、金属層７３と第１半導体層１０との間、金属層７３と第３半導体層３０との間、金属層７３と第２半導体層１０との間に設けられている。第２パッド５５は、第２方向Ｄ２において第１半導体層１０の少なくとも一部と交差している。
【０１７３】
絶縁膜８５の一部は、第１方向Ｄ１において第２半導体層２０と重なる。絶縁膜８５のこの一部は、第２半導体層２０の下面と、基体７０と、の間に位置する。
【０１７４】
半導体発光素子１３５においては、例えば、絶縁膜８７（パッシベーション膜）は、接合前に形成される。この構成により、発光部（第３半導体層３０）の側面部分でリークを抑制できる。歩留まりを向上することができる。
【０１７５】
図９（ｆ）に示すように、半導体発光素子１３６においては、半導体発光素子１３１において、基体７０の側面７０ｓが第１方向Ｄ１に対して傾斜している。これ以外は、半導体発光素子１３１と同様である。
【０１７６】
半導体発光素子１３６においては、基体７０のうちで金属層７３に近い部分の第２方向Ｄ２の長さは、基体７０のうちで金属層７３から遠い部分の第２方向Ｄ２の長さよりも長い。このように、基体７０の側面７０ｓを傾斜させることで、側面７０ｓに設けられる絶縁層８１のカバレッジが向上する。これにより、絶縁耐性がより高くできる。
【０１７７】
半導体発光素子１３１〜１３６においても、絶縁層８１により、半導体発光素子の実装面が半導体層と絶縁される。これにより、高い絶縁耐性が得られ、導電性の基板１６０ｓの上に配置して直列に接続した場合にも、正常な動作が得られる。高放熱性で高効率の特性を得つつ、直列に接続して実装可能な半導体発光素子を得ることができる。半導体発光素子の用途が拡大できる。
【０１７８】
図１０は、第３の実施形態に係る別の半導体発光素子を例示する模式的断面図である。  図１０は、図１（ｂ）のＡ１−Ａ２線断面に対応する断面図である。  
図１０に示すように、本実施形態に係る半導体発光素子１４０においては、絶縁層８１は、基体７０の下面の一部に設けられている。そして、金属膜７１が省略されている。これ以外は、半導体発光素子１３０と同様である。半導体発光素子１４０において、金属膜７１を設けても良い。
【０１７９】
半導体発光素子１４０においては、第１方向Ｄ１（例えば、Ｚ軸方向であり、第２半導体層２０から第１半導体層１０に向かう方向）と交差する平面（例えばＸ−Ｙ平面）において、基体７０の外縁７０ｒは、絶縁層８１の外縁８１ｒの外側に位置する。
【０１８０】
例えば、半導体発光素子１４０においても、光出射面（第２面１０ｂ）とは反対側の面が実装面となる。半導体発光素子１４０においても、実装面に絶縁層８１が設けられており、実装面の電位は、半導体層と独立している。実装面に静電気などにより高電圧が加わった場合に、その高電圧が半導体層に加わることが抑制できる。これにより、絶縁耐圧を向上することができる。
【０１８１】
例えば、接着剤などにより、絶縁層８１が、実装基板１６０に固定される。絶縁層８１により、基体７０は、実装基板１６０と絶縁される。
【０１８２】
（第３の実施形態）  
図１１は、実施形態に係る半導体発光素子の一部を例示する模式的断面図である。  
図１１は、上記の実施形態に係る絶縁層１１（または絶縁層１１Ａ）を例示している。  図１１に示すように、実施形態に係る絶縁層１１は、第１膜８１ｈと、第２膜８１ｉと、第３膜８１ｊと、を含む。
【０１８３】
第２膜８１ｉは、第１膜８１ｈと第３膜８１ｊとの間に設けられる。第１膜８１ｈ、第２膜８１ｉ及び第３膜８１ｊは、第１方向Ｄ１に沿って並ぶ。
【０１８４】
第１膜８１ｈは、酸化シリコンを含む。  
第２膜８１ｉは、窒化シリコン及び酸化アルミニウムの少なくともいずれかを含む。  
第３膜８１ｊは、酸化シリコンを含む。
【０１８５】
例えば、第２膜８１ｉが窒化シリコンを含む場合、絶縁層８１には、例えば、酸化シリコン／窒化シリコン／酸化シリコン（例えば、ＳｉＯ２／ＳｉＮｘ／ＳｉＯ２）の構成が適用される。第２膜８１ｉが酸化アルミニウムを含む場合、絶縁層８１には、酸化シリコン／酸化アルミニウム／酸化シリコン（例えば、ＳｉＯ２／Ａｌ２Ｏ３／ＳｉＯ２）の構成が適用される。さらに、絶縁層８１において、２つの酸化シリコンの膜の間に、窒化シリコン及び酸化アルミニウムの少なくともいずれかを含む膜が設けられても良い。
【０１８６】
本願発明者の実験によると、絶縁層として、例えば、酸化シリコンの単膜、または、酸化シリコン膜の積層膜に比べて、酸化シリコン／窒化シリコン／酸化シリコン、及び、酸化シリコン／酸化アルミニウム／酸化シリコンなどの積層膜（異なる材料の積層膜）においては、高い絶縁耐圧が得られることが分かった。
【０１８７】
例えば、ＳｉＯ２の単膜（厚さ約４μｍ）における絶縁耐圧は、７００Ｖ〜１１００Ｖである。
【０１８８】
一方、ＳｉＯ２（厚さ０．０５μｍ）／ＳｉＮｘ（厚さ約４μｍ）／ＳｉＯ２（厚さ０．０５μｍ）の積層膜における交流の絶縁耐圧は、約１４００Ｖ〜２１００Ｖである。酸化シリコン／酸化アルミニウム／酸化シリコンの積層膜においても同様の高い絶縁耐圧が得られる。
【０１８９】
例えば、Poole-Frenkel効果によると、高電圧印加時における誘電体膜内のリーク電流値は、誘電体膜の厚さ、誘電体の比誘電率、及び、誘電体のバリア高さに依存する。バリア高さは、誘電体の品質に強く依存する。品質が低いと、誘電体内にサブバンドのような不純物準位ができやすく、バリア高さが低くなる。その結果、リーク電流が流れやすくなる。
【０１９０】
酸化シリコンにおいては、バリア高さが高いためリーク電流が流れ難い。このため、絶縁耐圧は、ブレークダウンに依存する。一方、窒化シリコンまたは酸化アルミニウムにおいては、バリア高さが低く、リーク電流が流れやすい。このため、電界集中が抑制され、ブレークダウンが生じにくい。このように、酸化シリコンと窒化シリコンとでは、特性が異なる。酸化シリコンと酸化アルミニウムとでは、特性が異なる。
【０１９１】
本実施形態においては、酸化シリコンを含む第１膜８１ｈと、窒化シリコンおよび酸化アルミニウムを含む第２膜８１ｉと、酸化シリコンを含む第３膜８１ｊと、を組み合わせる。これにより、適度なリーク電流によってブレークダウンを抑制しつつ、高い絶縁耐圧を得ることができる。
【０１９２】
実施形態において、絶縁層８１が、酸化シリコンを含む第１膜８１ｈと、窒化シリコンおよび酸化アルミニウムを含む第２膜８１ｉと、を含み、第３膜８１ｊが省略されても良い。絶縁層８１が、酸化シリコンを含む第３膜８１ｊと、窒化シリコンおよび酸化アルミニウムを含む第２膜８１ｉと、を含み、第１膜８１ｈが省略されても良い。
【０１９３】
このように、本実施形態では、異なる材料を含む上記の積層膜を用いることで、さらに高い絶縁耐圧が得られる。
【０１９４】
上記の第１膜８１ｈ、第２膜８１ｉ及び第２膜８１ｊの構成は、上記の絶縁膜８５、８６及び８７の少なくともいずれかに適用しても良い。
【０１９５】
実施形態において、第１膜８１ｈの厚さは、例えば、０．０２μｍ以上２μｍ以下である。第２膜８１ｉの厚さは、例えば、０．５μｍ以上８μｍ以下である。第３膜８１ｊの厚さは、例えば、０．０２μｍ以上２μｍ以下である。これらの膜の厚さが過度に薄いと、絶縁性が不十分な場合がある。これらの膜の厚さが過度に厚いと、放熱性が不十分な場合がある。
【０１９６】
上記の実施形態によれば、絶縁耐圧を向上できる半導体発光素子が提供できる。
【０１９７】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０１９８】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０１９９】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる第１半導体層、第２半導体層、第３半導体層、第１導電層、第２導電層、第１パッド、第２パッド、金属層、絶縁層、及び、金属膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０２００】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０２０１】
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０２０２】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０２０３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２０４】
１０…第１半導体層、  １０Ａ…第４半導体層、  １０ａ…第１面、  １０ｂ…第２面、  １０ｄｐ…凸部、  １０ｐ…第１半導体領域、  １０ｑ…第２半導体領域、  １１…第１導電形の領域、  １１ｆ…第１半導体膜、  １２…低不純物濃度領域、  １２ｆ…低不純物濃度膜、  １５、１５Ａ…積層体、  １５ｆ…積層膜、  １５ｆｓ…構造体、  １８…基板、  ２０…第２半導体層、  ２０Ａ…第５半導体層、  ２０ｆ…第２半導体膜、  ３０…第３半導体層、  ３０Ａ…第６半導体層、  ３０ｆ…活性膜、  ３１…障壁層、  ３２…井戸層、  ４２…第２導電層、  ４２ａ…第３導電部分、  ４２ｂ…第４導電部分、  ４５…第１パッド、  ４５Ａ…第３パッド、  ４６…電極、  ５１…第１導電層、  ５１Ａ…導電層、  ５１ａ…第１導電部分、  ５１ｂ…第２導電部分、  ５１ｐ…第１金属領域、  ５１ｂ…第２金属領域、  ５１ｑａ、５１ｑｂ…部分、  ５１ｒ…外縁、  ５５…第２パッド、  ５５Ａ…第４パッド、  ７０、７０Ａ…基体、  ７０ｒ…外縁、  ７０ｓ…側面、  ７１、７１Ａ…金属膜、  ７１ａ…Ｎｉ膜、  ７１ｂ…Ｔｉ膜、  ７３、７３Ａ…金属層、  ７３ａ、７３ｂ…金属膜、  ７３ｒ…外縁、  ７３ｓ…側面、  ７５…対向基板、  ８１、８１Ａ…絶縁層、  ８１ａ…主面部分、  ８１ｂ…側面部分、  ８１ｅ…第１膜、  ８１ｆ…第２膜、  ８１ｇ…第３膜、  ８１ｍｔ…材料、  ８１ｒ…外縁、  ８５、８６、８７…絶縁膜、  ８８ａ…支持部、  ８８ｂ…支持体、  １１０、１１０Ａ、１１１、１２０、１３０〜１３６、１４０…半導体発光素子、  １３０ａ…チップ、  １５１、１５２、１５３…配線、  １６０…実装基板、  １６０ｓ…基板、  １６１…第１実装電極用絶縁膜、  １６１Ａ…第２実装電極用絶縁膜、  １６２…第１実装電極、  １６２Ａ…第２実装電極、  １６３、１６３Ａ…第１、第２接合部材、  ２１０…発光装置、  ＡＡ…矢印、  ＢＬ…障壁層、  Ｄ１…第１方向、  Ｄ２…第２方向、  ＷＬ…井戸層、  ｔ１５…距離
【図１】
2016167512.tif 000003
【図２】
2016167512.tif 000004
【図３】
2016167512.tif 000005
【図４】
2016167512.tif 000006
【図５】
2016167512.tif 000007
【図６】
2016167512.tif 000008
【図７】
2016167512.tif 000009
【図８】
2016167512.tif 000010
【図９】
2016167512.tif 000011
【図１０】
2016167512.tif 000012
【図１１】
2016167512.tif 000013