(57)【特許請求の範囲】
【請求項１】
実装基板に接合される実装表面を有する表面実装型の半導体装置であって、
第１表面と、第２表面と、前記第１表面よりも前記第２表面の近くに配置され動作時に発熱する発熱部と、前記第２表面上に金属層をパターニングして形成された少なくとも１つの電極と、を有する半導体チップと、
前記半導体チップを覆うように設けられた樹脂と、
前記半導体チップの前記第１表面から引き出された電極端子と、
を備え、
前記電極端子の実装面と、前記電極の表面と、が前記実装表面と略同一の平面となるように露出し、前記電極の前記表面の周囲は、前記樹脂によって取り囲まれていることを特徴とする表面実装型の半導体装置。
【請求項２】
前記電極端子の前記実装面と、前記電極の前記表面と、にそれぞれ設けられた半田層をさらに備えたことを特徴とする請求項１記載の半導体装置。
【請求項３】
実装基板に接合される実装表面を有する表面実装型の半導体装置であって、
リードフレームと、
前記リードフレームに接合された半導体チップであって、半導体の表面上に金属層をパターニングして形成された前記半導体チップよりも小さい少なくとも１つの電極が形成された半導体チップと、
前記半導体チップを覆うように設けられた樹脂と、
を備え、
前記リードフレームの実装面と、前記電極の表面と、が前記実装表面と略同一の平面となるように露出し、前記電極の前記表面の周辺は、前記樹脂によって取り囲まれていることを特徴とする表面実装型の半導体装置。
【請求項４】
接合部と、電極端子と、を有するリードフレームと、
第１表面と、前記リードフレームの前記接合部に接合されている第２表面と、前記第１表面上に金属層をパターニングして形成された少なくとも１つの電極と、を有する半導体チップと、
前記半導体チップを覆うように設けられた樹脂と、
を備え、
前記リードフレームの前記電極端子の実装面は、前記電極の表面と、略同一の平面上にあり、
前記電極の前記表面は、前記半導体チップの前記第１表面側に露出し、
前記電極の前記表面の周囲は、前記樹脂によって取り囲まれていることを特徴とする半導体装置。
【請求項５】
前記半導体チップの動作時に発熱する発熱部が、前記リードフレームに接合される前記半導体チップの表面よりも前記電極が形成された前記半導体チップの表面の近くに配置されていることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記樹脂は、前記電源端子の実装面上部に延在してなることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記半導体チップが接合された表面に対向する前記リードフレームの表面の少なくとも一部は、前記樹脂によって覆われることなく露出されたことを特徴とする請求項３〜６のいずれか１つに記載の半導体装置。
【請求項８】
前記樹脂によって覆われることなく露出された前記リードフレームの前記表面の前記少なくとも一部は、凹凸面であることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記リードフレームの前記実装面と、前記電極の前記表面と、にそれぞれ設けられた半田層をさらに備えたことを特徴とする請求項３〜８のいずれか１つに記載の半導体装置。
【請求項１０】
前記電極と前記樹脂との接合界面は、前記電極の厚み方向に沿って、湾曲あるいは段差の少なくともいずれかを有することを特徴とする請求項１〜９のいずれか１つに記載の半導体装置。
【請求項１１】
前記電極は、複数の金属層を積層してなり、前記複数の金属層のうちのいずれかの金属層の端面は、他の金属層の端面よりも後退してなることを特徴とする請求項１〜１０のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、より具体的には、表面実装型のパッケージ構造を有し、特にパワートランジスタや整流素子等のいわゆる電力用半導体を搭載して好適な半導体装置に関する。
【０００２】
【従来の技術】
表面実装型の半導体装置は、電極パターンが形成された実装基板などに対して半田リフロー法やフロー方式などの方法により確実且つ容易に実装することができ、小型・軽量で信頼性も高いなどの利点を有する。
【０００３】
図１１は、従来例の樹脂封止型の表面実装型半導体装置の断面構造を表す模式図である。
【０００４】
また、図１２は、この半導体装置を裏面側から眺めた模式図である。
【０００５】
これらの図面に例示した半導体装置は、「フラットパッケージ」などと称されるパッケージ構造を有するものであり、半導体チップ１０２の上面に、第１のリードフレーム１０４が半田などの固着材１０８によって接続され、また半導体チップ１０２の下面には、第２のリードフレーム１０６が固着材１１０によって接続されている。そして、これらがエポキシやシリコーンなどの樹脂１１２により封止されている。
【０００６】
図１２に表したように、この半導体装置の裏面側には、リードフレーム１０４、１０６のアウター・リード部が延出して、図示しない実装基板と接続可能とされている。
【０００７】
さて、この構造の場合、パッケージの厚さＴは、（上側樹脂層１１２Ａ）＋（第１のリードフレーム１０４）＋（固着材１０８）＋（半導体チップ１０２）＋（固着材１１０）＋（第２のリードフレーム１０６）＋（下側樹脂層１１２Ｂ）の合計となる。つまり、パッケージの厚さＴの薄型化に限界がある。
【０００８】
またさらに、第２のリードフレーム１０６の下側が、熱伝導率が比較的小さい樹脂層１１２Ｂにより覆われているので、通電動作時に半導体チップ１０２から発せられる熱の放散性にも限界がある。
【０００９】
このような第１従来例の課題であるパッケージ厚さの限界、及び放熱特性を改善する目的で、新たなる構造が考えられる。
【００１０】
図１３は、本発明者が本発明に至る過程で検討した樹脂封止型の表面実装型半導体装置の断面構造を表す模式図である。
【００１１】
また、図１４は、この半導体装置を裏面側から眺めた模式図である。
【００１２】
この半導体装置の場合、半導体チップ１０２の上面に、第１のリードフレーム１０４Ａと第２のリードフレーム１０４Ｂが、それぞれが半田などの固着材１０８Ａ、１０８Ｂによって接続されている。そして、これら全体が樹脂１１２により封止されている。但し、半導体チップ１０２の裏面側には全面に渡って金属層（例えば半田層など）２２０が形成されている。そして、樹脂１１２は図１４にも表したように、この裏面の金属層２２０がパッケージの裏面側に露出するように設けられている。この金属層２２０は、図示しない実装基板などに実装された際に、基板の導体ランドに接続される。
【００１３】
この構造の場合、パッケージ厚さＴは、（上側樹脂層１１２Ａ）＋（リードフレーム１０４Ａ、１０４Ｂ）＋（固着材１０８Ａ、１０８Ｂ）＋（半導体チップ１０２）＋（金属層２２０）の合計である。つまり、第１実施例と比較して薄型化を実現することができる。またさらに、半導体チップ１０２の下側に樹脂層が介在しないため、熱の放散性も優れているといえる。
【００１４】
【発明が解決しようとする課題】
ところで近年、パワートランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）や各種のサイリスタなどの電力制御に用いられる半導体装置に対して、さらなる省スペース化が要求されている。このような半導体装置としては、例えば、携帯電話やノート型パソコンの電源回路に用いられるパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やダイオード、あるいはカメラのストロボ回路に用いられるＩＧＢＴなどを挙げることができる。
【００１５】
しかしながら、本発明者の試作検討の結果、図１３乃至図１４に例示した構造をこれらの半導体装置に適用した場合に、２つの問題が生ずることが判明した。
【００１６】
まずその１つ目は、熱の放散性が不十分なことである。これは、半導体チップ１０２における発熱部位と関連する。
【００１７】
図１５は、半導体チップ１０２の一例としてのパワーＭＯＳＦＥＴの要部断面構造を例示する模式図である。
【００１８】
同図に例示した構造は、パワーＭＯＳＦＥＴとしては典型的な「縦型構造」と称されるものであり、その要部について概説すると以下の如くである。
【００１９】
すなわち、高濃度の半導体基板２０２の上に高抵抗層２０４が形成され、この表面に低濃度のチャネル層（「ベース層」と称されることもある）２０６、高濃度のソース層２０８が順次積層されている。そして、これら積層構造の表面側からトレンチＴが形成され、このトレンチの内壁面を覆うようにゲート絶縁膜２１０が設けられ、さらにゲート電極２１２によりトレンチＴが埋め込まれている。そして、ソース層２０８の表面にはソース電極２１８が形成され、一方基板２０２の裏面にはドレイン電極２２０が形成されている。なお、ゲート電極２１２についても、図示しない配線経路を介して半導体チップ１０２の表面側に接続用電極が設けられている。
【００２０】
つまり、このようなパワーＭＯＳＦＥＴを図１３及び図１４の半導体装置に適用した場合、ソース電極とゲート電極はリードフレーム１０４Ａ、１０４Ｂにそれぞれ接続され、チップ裏面の全面に渡って形成されたドレイン電極２２０は実装基板に直接接続されることとなる。
【００２１】
ところが、このようなパワーＭＯＳＦＥＴにおける主な発熱部位は、図１５に模式的に表した如く、高抵抗層２０４及びチャネル層２０６である。つまり、チップ１０２の表面付近において発熱が生ずる。このために、このようなチップ１０２を図１３及び図１４の半導体装置に搭載した場合、チップ１０２の表面付近において発生した熱を実装基板に放散させるためには、厚い基板２０２を介してチップの裏面側まで熱が伝導しなければならず、効率的ではない。すなわち、熱の放散性が不十分であるという問題を有する。
【００２２】
同様の問題は、パワーＭＯＳＦＥＴに限らず、多くのパワー用途あるいは電気力制御用の半導体装置についても生ずる。何故かと言えば、これらの半導体装置に搭載される半導体チップの殆どは、シリコン基板の表面層に素子領域が形成されて、これに対応して複数の電極が表面側に形成され、且つ、この表面層において発熱が生ずるからである。
【００２３】
つまり、このような半導体チップを図１３及び図１４の半導体装置に搭載した場合には、複数の電極が形成され、発熱が生ずるチップの表面側がリードフレーム１０４Ａ、１０４Ｂに接続されるため、表面部で生ずる発熱の放散性が不十分となる。
【００２４】
一方、図１３及び図１４の半導体装置が有する２つ目の問題は、信頼性に関する。すなわち、図１３及び図１４の構造の場合、半導体チップ１０２の側面から水分や湿気などが侵入しやすいという問題がある。
【００２５】
図１６は、図１３及び図１４の半導体装置におけるチップ１０２の端部付近の断面構造を拡大した模式図である。同図（ａ）に表したように、この構造においては、チップ１０２と終端切断側面２３０がチップ基板面に対して略垂直に形成され、この側面２３０に隣接して樹脂層１１２が埋め込まている。このような構造においては、チップ側面２３０と樹脂層１１２との境界部に湿気や水分Ｈが侵入しやすく、これらの侵入によって半導体装置の劣化が生ずる確率が高くなる。
【００２６】
また、チップ１０２の側面と樹脂層１１２とは単に突き合わされている状態に過ぎないので、両者の熱膨張率の相違や機械的な衝撃、経年変化などにより図１６（ｂ）に表したように、これら界面に「隙間」が生じやすい。このような隙間が生ずると、水分や湿気は容易に半導体装置の内部まで侵入し、動作の劣化や故障の原因となりうる。
【００２７】
また一方、最近では、図１７及び図１８に表したようなＢＧＡ（Ball Grid Array）構造のパッケージを有する半導体装置も提案されている。しかし、この構造の場合、薄型化、小型化あるいは放熱性の点では優れているものの、チップ１０２が気密封止されていないが故に、外部からの水分や汚染が半導体チップに付着することによって引き起こされる漏れ電流の増加が懸念される。この点は、ＣＳＰ（Chip Scale Package）構造のパッケージを有する半導体装置についても同様である。
【００２８】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、熱の放散性に優れ、且つ小型、薄型で、信頼性にも優れた半導体装置を提供することにある。
【００２９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置は、実装基板に接合される実装表面を有する表面実装型の半導体装置であって、第１表面と、第２表面と、前記第１表面よりも前記第２表面の近くに配置され動作時に発熱する発熱部と、前記第２表面上に金属層をパターニングして形成された少なくとも１つの電極と、を有する半導体チップと、前記半導体チップを覆うように設けられた樹脂と、前記半導体チップの前記第１表面から引き出された電極端子と、を備え、前記電極端子の実装面と、前記電極の表面と、が前記実装表面と略同一の平面となるように露出し、前記電極の前記表面の周囲は、前記樹脂によって取り囲まれていることを特徴とする。
【００３０】
上記構成によれば、半導体チップの発熱部からの熱を実装基板に効率的に放散し、しかも薄型で信頼性にも優れた半導体装置を提供することができる。
【００３１】
または、本発明の第２の半導体装置は、実装基板に接合される実装表面を有する表面実装型の半導体装置であって、リードフレームと、前記リードフレームに接合された半導体チップであって、半導体の表面上に金属層をパターニングして形成された前記半導体チップよりも小さい少なくとも１つの電極が形成された半導体チップと、前記半導体チップを覆うように設けられた樹脂と、を備え、前記リードフレームの実装面と、前記電極の表面と、が前記実装表面と略同一の平面となるように露出し、前記電極の前記表面の周辺は、前記樹脂によって取り囲まれていることを特徴とする。
【００３２】
または、本発明の第３の半導体装置は、接合部と、電極端子と、を有するリードフレームと、第１表面と、前記リードフレームの前記接合部に接合されている第２表面と、前記第１表面上に金属層をパターニングして形成された少なくとも１つの電極と、を有する半導体チップと、前記半導体チップを覆うように設けられた樹脂と、を備え、前記リードフレームの前記電極端子の実装面は、前記電極の表面と、略同一の平面上にあり、前記電極の前記表面は、前記半導体チップの前記第１表面側に露出し、前記電極の前記表面の周囲は、前記樹脂によって取り囲まれていることを特徴とする。
【００３４】
ここで、上記第２及び第３の半導体装置において、前記半導体チップの動作時に発熱する発熱部が、前記リードフレームに接合される前記半導体チップの表面よりも前記電極が形成された前記半導体チップの表面の近くに配置されているものとすれば、電極を介して実装基板に効率的に熱を放散させることができる。
【００３５】
また、上記第２乃至第３の半導体装置において、前記半導体チップが接合された表面に対向する前記リードフレームの表面の少なくとも一部は、前記樹脂によって覆われることなく露出されたものとすれば、リードフレームを介した熱の放散も促進することができる。
【００３６】
また、前記リードフレームの前記樹脂に覆われることなく露出してなる前記少なくとも一部の表面には、凹凸が設けられてなるものとすれば、リードフレームを介した熱の放散をさらに促進させることができる。
【００３７】
また、前記少なくとも１つ以上の電極と前記樹脂との接合界面は、前記電極の厚さ方向にみたときに湾曲あるいは段差の少なくともいずれかを有するものとすれば、樹脂の「食い付き」が良くなり、信頼性や耐湿性を向上させることができる。
【００３８】
また、前記少なくとも１つ以上の電極のそれぞれは、複数の金属層を積層してなり、前記複数の金属層のいずれかの端面は、他の金属層の端面よりも後退してなるものとしれば、「段差」を確実に形成し、樹脂の「食い付き」が良くなり、信頼性や耐湿性を向上させることができる。
【００３９】
また、前記電極端子の先端面と、前記電極の表面と、にそれぞれ設けられた半田層をさらに備えたものとすれば、基板への実装が容易となる。
【００４０】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
【００４１】
図１は、本発明の実施の形態にかかる表面実装型の半導体装置の断面構造を表す模式図である。
【００４２】
また、図２は、この半導体装置を裏面側から眺めた模式図である。
【００４３】
すなわち、本発明の半導体装置は、半導体チップ２の上面に、リードフレーム４が半田などの固着材８によって接続され、また半導体チップ２の下面（裏面）には、複数の電極２０Ａ、２０Ｂが形成されている。そして、これら半導体チップ２及びリードフレーム４のインナー部が覆われるように、エポキシやシリコーンなどの樹脂１２により封止されている。ここで、半導体装置の裏面側において、樹脂１２の表面がリードフレーム４及び電極２０Ａ、２０Ｂの表面とほぼ同一の高さとなるように形成されている。つまり、半導体装置の裏面には、リードフレーム４のアウター・リード部の裏面と複数の電極２０Ａ、２０Ｂの裏面が露出し、図示しない実装基板の導体ランド（マウント面）に接続可能とされている。そして、これらの周囲が樹脂１２により覆われた形態とされている。
【００４４】
本発明の半導体装置の場合、パッケージの厚さＴは、（上側樹脂層１２Ａ）＋（リードフレーム４）＋（固着材８）＋（半導体チップ２）＋（電極２０）の合計となる。つまり、パッケージの厚さＴを、図１３及び図１４に例示した半導体装置と同様に薄型にできる。
【００４５】
具体的には、例えば図１５に例示したようなパワーＭＯＳＦＥＴあるいはＩＧＢＴなどを搭載した場合に、パッケージの厚さＴを約０．５ｍｍにまで薄型化することができた。
【００４６】
またさらに、本発明によれば、チップ２の複数の電極２０Ａ、２０Ｂを裏面側、すなわち実装基板側に配置することにより、発熱を効率的に放散させることができる。すなわち、図１５に関して前述したように、半導体チップ２においては、殆ど全ての場合に、複数の電極が形成されたチップの表面付近において発熱が生ずる。従って、図１に例示したように、複数の電極２０Ａ、２０Ｂを裏面側（実装基板側）に向けて搭載することにより、チップ内部の発熱を効率的に実装基板に放散させることが可能となる。
【００４７】
例えば、図１５のパワーＭＯＳＦＥＴを本発明に用いた場合について説明すると、その上下をひっくり返して図１の半導体装置に搭載することとなる。つまり、シリコン基板２０２の裏面側に形成されたドレイン電極２２０はリードフレーム４に接続され、一方、ゲート電極２１２は電極２０Ａとして裏面側に露出させ、ソース電極２１８も電極２０Ｂとして裏面側に露出させる。このようにすると、パワーＭＯＳＦＥＴのチップ表面付近において生ずる発熱は、電極２０Ａ（ソース電極）及び電極２０Ｂ（ドレイン電極）を介して極めて効率的に実装基板に放散させることができる。
【００４８】
またさらに、本発明によれば、電極２０Ａ及び２０Ｂと樹脂１２との間の接合界面の形態に工夫を加えることにより、さらに信頼性も改善することができる。
【００４９】
図３は、本発明の半導体装置の裏面電極付近の断面構造のいくつかを拡大して表す模式図である。すなわち、本発明においては、電極２０Ａ、２０Ｂとその周囲の樹脂１２との接合界面に「湾曲」あるいは「段差」を設けることにより、この界面を介した湿気や水分などの侵入を抑制し、半導体装置の信頼性を改善できる。
【００５０】
図３（ａ）に表した例の場合、電極２０Ａ、２０Ｂと樹脂１２との界面は、電極の側に向かって湾曲した曲面とされている。このように湾曲させた形態とすると、電極２０Ａ、２０Ｂに対する樹脂１２の「食い付き」が良くなり、界面における「隙間」や樹脂１２の「剥離」などが生じにくくなる。従って、温度変化や振動あるいは機械的な衝撃に対しても高い信頼性が得られる。また同時に、湿気や水分が外部から界面を介して侵入する際の侵入パスが長くなることによっても、耐湿性が向上する。
【００５１】
図３（ａ）に例示したような湾曲形状は、例えば、ウエットエッチングにより形成することができる。すなわち、半導体チップ２の製造に際して、金属電極２０Ａ、２０Ｂのパターニングを行う。具体的には、半導体の表面に電極２０Ａ、２０Ｂとして、例えばアルミニウム（Ａｌ）あるいは銅（Ｃｕ）などの金属層を２０μｍ程度の厚みに形成した後、感光性レジストを塗布し、所定のマスクを介して露光し、現像することにより、レジストマスクを形成する。しかる後に、露出している金属層をエッチングするのであるが、この際に、ＲＩＥ（Reactive Ion Etching）やイオンミリングなどのいわゆる異方性ドライエッチングを施す代わりに、適当なエッチング液を用いてウエットエッチングを施す。すると、図３（ａ）に例示したような湾曲形状を得ることが可能である。あるいは、等方的なＣＤＥ（Chemical Dry Etching）によっても形成可能である。
【００５２】
このようにしてパターニングされた電極２０Ａ、２０Ｂを有する半導体チップを用いて図１及び図２に例示した半導体装置を組み立てることにより、図３（ａ）に表したように湾曲状に樹脂１２が食い込んだ半導体装置が得られる。
【００５３】
図３（ｂ）に表した具体例の場合、電極２０Ａ、２０Ｂと樹脂１２との接合界面は、樹脂１２の方に向かって湾曲している。このような界面形態を採用した場合にも、前述したものと同様に、電極２０Ａ、２０Ｂに対する樹脂１２の「食い付き」が良くなる。従って、界面における「隙間」や樹脂１２の「剥離」などが生じにくくなり、温度変化や振動あるいは機械的な衝撃に対しても高い信頼性が得られる。また同時に、湿気や水分が外部から界面を介して侵入する際の侵入パスが長くなることによっても、耐湿性が向上する。
【００５４】
また、本具体例の湾曲形状も、ウエットエッチングにより形成することができる。
【００５５】
図３（ｃ）に表した具体例の場合、電極２０Ａ、２０Ｂと樹脂１２との界面は、「段差」を有する。このように「段差」を設けることによっても、前述したものと同様に、電極２０Ａ、２０Ｂに対する樹脂１２の「食い付き」が良くなり、温度変化や振動あるいは機械的な衝撃に対しても高い信頼性が得られる。また同時に、湿気や水分が外部から界面を介して侵入する際の侵入パスが長くなることによっても、耐湿性が向上する。
【００５６】
このような段差形状は、例えば、電極２０Ａ、２０Ｂを積層構造とし、エッチング速度が異なる条件でエッチングすることにより実現できる。例えば、半導体の上にアルミニウム層と銅層とをこの順番に形成し、アルミニウム層よりも銅層のエッチング速度が大きい条件で電極２０Ａ、２０Ｂのパターニングを行えば、図３（ｃ）に例示したような段差形状が得られる。なお、この場合に採用する積層構造及びエッチング条件は、種々の組み合わせの中から適宜選択して同様に実施することができ、要は、下層（半導体に近い層）の金属層に対するエッチング速度よりも上層（半導体から遠い層）に対するエッチング速度の方が大きくなるようにすればよい。従って、この場合には、例えばＣＤＥ（Chemical Dry Etching）のようなドライエッチングを用いることもできる。
【００５７】
図３（ｄ）に表した具体例の場合も、電極２０Ａ、２０Ｂと樹脂１２との界面は、「段差」を有する。但し、本具体例においては、下層（半導体に近い層）の端面が上層（半導体から遠い層）よりも後退した段差が設けられている。
【００５８】
このような段差を設けることによっても、前述したものと同様に、信頼性、耐湿性を向上させることができる。特に、本具体例の場合は、樹脂１２が電極２０Ａ、２０Ｂの下層に食い込むように形成できるので、樹脂の「食い付き」をさらに強固にすることができる。
【００５９】
また、本具体例の段差形状も、下層を相対的にエッチング速度の大きい層とすることより、図３（ｃ）と同様の手法で形成できる。
【００６０】
またさらに、図３（ｅ）あるいは（ｆ）に例示したように、電極２０Ａ、２０Ｂを３層あるいはそれ以上の層からなる積層構造とし、その側面に「段差」を設けることによっても、同様の効果を得ることができる。この場合にも、図３（ｅ）に例示したように、下層（半導体に近い層）、中層、上層（半導体から遠い層）の順に、凹、凸、凹の如く段差を形成しても良く、あるいは図３（ｆ）に例示したように、下層、中層、上層の順に、凸、凹、凸の如く段差を形成してもよい。
【００６１】
またさらに、電極２０Ａ、２０Ｂを４層以上の積層構造とし、凹、凸、凹、凸・・・あるいは、凸、凹、凸、凹・・・の如く形成しても良い。
【００６２】
図４は、本発明の第１の変型例の半導体装置の断面構造を表す模式図である。
【００６３】
また、図５は、この半導体装置を裏面側から眺めた模式図である。これらの図面については、図１乃至図３に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６４】
本変型例においては、裏面の電極２０Ａが複数のパターンに分割されておらず、単一の形態を有する。例えば、図１５に例示したパワーＭＯＳＦＥＴを本発明に適用した場合には、この電極２０Ａをソース電極とすることができる。
【００６５】
このように単一の大きな電極パターンとすることにより、電気的及び熱的な接触をより確実なものとし、併せて実装基板に対する機械的な接合強度もより強固なものとすることができる。
【００６６】
なお、本変型例においても、電極２０Ａ、２０Ｂとその周囲の樹脂１２との接合界面は、図３（ａ）乃至（ｆ）に例示した如く湾曲あるいは段差を有するものとすることにより、さらに信頼性を向上させ、耐湿性も改善することができる。
【００６７】
図６は、本発明の第２の変型例の半導体装置の断面構造を表す模式図である。
【００６８】
また、図７は、この半導体装置を裏面側から眺めた模式図である。これらの図面についても、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６９】
本変型例においては、半導体装置の裏面において、電極２０Ａ、２０Ｂ、及びリードフレームの露出面に半田層３０が凸状に形成されている。このように半田を形成しておけば、図示しない実装基板の導体ランドに半導体装置を実装する際の接続が容易となる。なお、半田層３０は、実装基板の導体ランドに実装する際に溶融して拡がるので、パッケージの厚さ自体に実質的な増加はない。
【００７０】
なお、このような半田層３０は、メッキ法や侵漬法などの方法により形成することができる。
【００７１】
図８は、本発明の第３の変型例の半導体装置の断面構造を表す模式図である。
【００７２】
また、図９は、この半導体装置を裏面側から眺めた模式図である。これらの図面についても、図１乃至図７に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７３】
本変型例においては、半導体装置の表面側において、リードフレーム４のうちの半導体チップ２のマウント部４Ｍを露出させている。すなわち、樹脂１２は、リードフレーム４のアウターリード部のみを覆っている。
【００７４】
このようにすると、、パッケージの厚さＴは、（リードフレーム４）＋（固着材８）＋（半導体チップ２）＋（電極２０）の合計となる。つまり、上側の樹脂を取り除くことにより、さらなる薄型化が達成できる。具体的には、図１５に例示したパワーＭＯＳＦＥＴあるいはＩＧＢＴなどの半導体チップを搭載した場合に、パッケージの厚さＴを約０．４ｍｍにまで薄型化することができた。
【００７５】
またさらに、半導体チップ２のマウント部４Ｍを露出させることにより、この部分を介した熱の放散性を向上させることができる。つまり、例えば、半導体チップ２として図１５に例示したパワーＭＯＳＦＥＴを用いた場合には、チップ２において生じた発熱は、ソース電極である電極２０Ａ及びゲート電極である電極２０Ｂを介して実装基板に放散されると同時に、ドレイン電極からリードフレームのマウント部４Ｍを介して放散され、放熱効率をさらに向上させることが可能となる。しかも、本変型例においても、半導体チップ２は樹脂１２により封止されているので、十分に高い耐候性が得られる。
【００７６】
図１０は、本発明の第４の変型例の半導体装置の断面構造を表す模式図である。これらの図面についても、図１乃至図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００７７】
本変型例においても、前述した第３変型例と同様に、リードフレーム４のうちの半導体チップ２のマウント部４Ｍを露出させ、さらに、この露出部の表面に凹凸Ｒを設けている。このような凹凸Ｒは、放熱フィンあるいはヒートシンクとして作用し、熱の放散性をさらに向上させることが可能となる。従って、さらに発熱量が大きい半導体チップを搭載して安定した動作をさせることが可能となる。
【００７８】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００７９】
例えば、本発明におけるリードフレーム、半導体チップ、樹脂の具体的な形態や配置関係などに関しては、当業者が適宜設計変更したものも本発明の範囲に包含される。
【００８０】
また、半導体チップも、具体例として挙げたパワーＭＯＳＦＥＴあるいはＩＧＢＴには限定されず、その他の各種の半導体素子を用いて同様の作用効果を得ることができる。
【００８１】
【発明の効果】
以上詳述したように、本発明によれば、発熱部からの熱を実装基板に効率的に放散し、しかも薄型で信頼性にも優れた半導体装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる表面実装型の半導体装置の断面構造を表す模式図である。
【図２】図１の半導体装置を裏面側から眺めた模式図である。
【図３】本発明の半導体装置の裏面電極付近の断面構造のいくつかを拡大して表す模式図である。
【図４】本発明の第１の変型例の半導体装置の断面構造を表す模式図である。
【図５】図４の半導体装置を裏面側から眺めた模式図である。
【図６】本発明の第２の変型例の半導体装置の断面構造を表す模式図である。
【図７】図６の半導体装置を裏面側から眺めた模式図である。
【図８】本発明の第３の変型例の半導体装置の断面構造を表す模式図である。
【図９】図８の半導体装置を表面側から眺めた模式図である。
【図１０】本発明の第４の変型例の半導体装置の断面構造を表す模式図である。
【図１１】従来例の樹脂封止型の表面実装型半導体装置の断面構造を表す模式図である。
【図１２】図１１の半導体装置を裏面側から眺めた模式図である。
【図１３】本発明者が本発明に至る過程で検討した樹脂封止型の表面実装型半導体装置の断面構造を表す模式図である。
【図１４】図１３の半導体装置を裏面側から眺めた模式図である。
【図１５】半導体チップ１０２の一例としてのパワーＭＯＳＦＥＴの要部断面構造を例示する模式図である。
【図１６】図１３及び図１４の半導体装置におけるチップ１０２の端部付近の断面構造を拡大した模式図である。
【図１７】ＢＧＡ構造の半導体装置の断面構造を表す模式図である。
【図１８】図１７の半導体装置を裏面側から眺めた模式図である。
【符号の説明】
２ 半導体チップ
４ リードフレーム
４Ｍ マウント部
８ 固着材
１２ リードフレーム
１２Ａ 上側樹脂層
２０Ａ、２０Ｂ 電極
３０ 半田
１０２ チップ
１０２ 半導体チップ
１０４、１０４Ａ、１０４Ｂ、１０６ リードフレーム
１０８ 固着材
１１０ 固着材
１１２ 樹脂
１１２Ａ 上側樹脂層
１１２Ｂ 下側樹脂層
１３０ 半田バンプ
２０２ シリコン基板
２０４ 高抵抗層
２０６ チャネル層
２０８ ソース層
２１０ ゲート絶縁膜
２１２ ゲート電極
２１８ ソース電極
２２０ ドレイン電極
２２０ 金属層
２３０ チップ側面
２３０ 側面
２３０ 終端切断側面
Ｒ 凹凸
Ｔ トレンチ
【図１】
0003868777.tif 000002
【図２】
0003868777.tif 000003
【図３】
0003868777.tif 000004
【図４】
0003868777.tif 000005
【図５】
0003868777.tif 000006
【図６】
0003868777.tif 000007
【図７】
0003868777.tif 000008
【図８】
0003868777.tif 000009
【図９】
0003868777.tif 000010
【図１０】
0003868777.tif 000011
【図１１】
0003868777.tif 000012
【図１２】
0003868777.tif 000013
【図１３】
0003868777.tif 000014
【図１４】
0003868777.tif 000015
【図１５】
0003868777.tif 000016
【図１６】
0003868777.tif 000017
【図１７】
0003868777.tif 000018
【図１８】
0003868777.tif 000019