(57)【特許請求の範囲】
【請求項１】
第１導電型のシリコン基板と、
前記シリコン基板上に形成され、該シリコン基板より不純物濃度の低い第１導電型のシリコン半導体層と、
前記シリコン半導体層の上面の所定の領域に形成され、該シリコン半導体層との界面にｐｎ接合を形成する第２導電型のシリコン半導体領域と、
を備え、
前記シリコン基板、前記シリコン半導体層、及び、前記シリコン半導体領域には、重金属からなるライフタイムキラーが導入され、
前記シリコン基板の上面及び前記シリコン半導体層の面方位が（１００）面であり、
前記シリコン半導体層の厚みが、少なくとも３０μｍである、ことを特徴とする半導体素子。
【請求項２】
前記シリコン半導体層は、前記シリコン基板上にエピタキシャル成長することにより形成される、ことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記シリコン半導体層の上面に、前記シリコン半導体領域を包囲するように環状に形成された第２導電型のフィールドリミティングリングを、さらに備える、ことを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記シリコン半導体層の上面に、前記フィールドリミティングリングを介して前記シリコン半導体領域を包囲するように環状に形成された等電位リングを、さらに備える、ことを特徴とする請求項３に記載の半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に関し、詳しくは、ｐｎ接合構造の半導体素子に関する。
【０００２】
【従来の技術】
ダイオードのような半導体素子は、半導体基板の上面と下面とにそれぞれ電極が形成され、半導体基板の厚さ方向に電流が流れるように構成されている。このような半導体素子としては、ｐｎ接合構造とショットキバリア構造とがあるが、ｐｎ接合構造の半導体素子には逆方向の高電圧にも破壊しにくい特性を有することから、高耐圧用としてｐｎ接合構造の半導体素子が用いられている。
【０００３】
ｐｎ接合構造の半導体素子は、例えば、ｎ＋型半導体からなる半導体基板と、半導体基板の上面に一般的なエピタキシャル成長方法によって形成されたｎ−型半導体領域と、ｎ−型半導体領域の上面に一般的な不純物拡散方法によって形成されたＰ型半導体領域と、半導体基体の上面に形成され、Ｐ型半導体領域に電気的に接続されたアノード電極と、半導体基板の下面にｎ＋型の半導体基板に電気的に接続されたカソード電極と、を備えている。
【０００４】
また、例えば、ｎ−型半導体領域の上面のＰ型半導体領域の外周側に、Ｐ型半導体領域を包囲するように環状に形成されたフィールドリミティングリング（ＦＬＲ）を設けて、ｎ−型半導体領域とＰ型半導体領域との間のｐｎ接合で形成される空乏層をＦＬＲの外周側に広げ、半導体素子の高耐圧化を図っている。
【０００５】
ところで、このようなダイオードでは、半導体基板に、その基板主面の面方位が（１１１）面のシリコン単結晶基板が用いられている。また、半導体基板上のｎ−型半導体領域は、半導体基板の上面にエピタキシャル成長方法によって形成されるので、この面方位も（１１１）面になる。
【０００６】
【発明が解決しようとする課題】
しかし、面方位が（１１１）面のシリコン単結晶基板を使用したダイオードでは、逆方向電流（漏れ電流）が大きくなりやすく、この結果、逆方向電流のばらつきが大きくなりやすい。特に、ｎ−型半導体領域の厚さが厚くなると、逆方向電流及び逆方向電流のばらつきが大きくなりやすい。図４にｎ−型半導体領域の厚さを変化させた場合の逆方向電流のばらつき（逆方向電流の最大値、最小値及び平均値）をグラフに示す。図４に示すように、ｎ−型半導体領域の厚さが厚くなると、逆方向電流の最大値が大きくなり、逆方向電流のばらつきが大きくなる。特に、ｎ−型半導体領域の厚さが３０μｍ以上になると、逆方向電流の最大値が急激に大きくなり、逆方向電流の最大値と最小値との差が１０００倍以上になってしまう。このように、逆方向電流のばらつきが大きくなると、ダイオードの逆方向特性が不安定になってしまう。
【０００７】
本発明は、上記問題に鑑みてなされたものであり、逆方向電流のばらつきを抑制することできる半導体素子を提供することを目的とする。
また、本発明は、逆方向電流を抑制することできる半導体素子を提供することを目的とする。
さらに、本発明は、逆方向電流のばらつきを抑制しつつ、高耐圧化を安定的に達成することができる半導体素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体素子は、第１導電型のシリコン基板と、前記シリコン基板上に形成され、該シリコン基板より不純物濃度の低い第１導電型のシリコン半導体層と、前記シリコン半導体層の上面の所定の領域に形成され、該シリコン半導体層との界面にｐｎ接合を形成する第２導電型のシリコン半導体領域と、を備え、前記シリコン基板、前記シリコン半導体層、及び、前記シリコン半導体領域には、重金属からなるライフタイムキラーが導入され、前記シリコン基板の上面及び前記シリコン半導体層の面方位が（１００）面であり、前記シリコン半導体層の厚みが、少なくとも３０μｍである、ことを特徴とする。
【０００９】
この構成によれば、シリコン基板の上面及びシリコン半導体層の面方位が（１００）面になる。シリコン基板の上面及びシリコン半導体層の面方位が（１００）面なので、逆方向電流に大きな影響を及ぼす、シリコン基板の垂直方向の積層欠陥が成長しにくくなる。このため、シリコン半導体層の厚さが厚くなっても逆方向電流が大きくなりにくく、逆方向電流のばらつきが大きくなりにくい。したがって、逆方向電流及び逆方向電流のばらつきを抑制することできる。
【００１１】
前記シリコン半導体層は、前記シリコン基板上にエピタキシャル成長することにより形成されることが好ましい。この場合、シリコン半導体層の面方位は、シリコン基板の上面の面方位と同じになる。
【００１２】
前記シリコン半導体層の上面に、前記シリコン半導体領域を包囲するように環状に形成された第２導電型のフィールドリミティングリングを、さらに備えてもよい。この場合、ｐｎ接合により形成される空乏層をフィールドリミティングリングの外周側にまで広げることができ、半導体素子の高耐圧化を図ることができる。
【００１３】
前記シリコン半導体層の上面に、前記フィールドリミティングリングを介して前記シリコン半導体領域を包囲するように環状に形成された等電位リングを、さらに備えてもよい。この場合、ｐｎ接合により形成される空乏層を安定的かつ良好に半導体素子の横方向に広がることができるとともに、空乏層が半導体素子の側面まで広がることが阻止され、半導体素子の高耐圧化を安定的に達成することができる。
【００１４】
【発明の実施の形態】
以下、本発明の半導体素子について、いわゆるフィールドリミティングリング（ＦＬＲ）を有する高耐圧用のダイオードの場合を例にして説明する。図１に、本実施の形態のダイオードの断面図を示す。
【００１５】
図１に示すように、ダイオード１は、半導体基板２と、ｎ−型半導体層３と、Ｐ＋型半導体領域４と、フィールドリミティングリング（ＦＬＲ）５と、等電位リング（ＥＱＲ）６と、絶縁膜７と、上部電極８と、下部電極９と、を備えている。なお、半導体基板２、ｎ−型半導体層３、及びＰ＋型半導体領域４には、ライフタイムキラーとして、重金属、例えば、Ａｕが拡散されている。
【００１６】
半導体基板２は、第１導電型、例えば、ｎ型の不純物（例えば、アンチモン）が１．０×１０１８ｃｍ−３〜５．０×１０１８ｃｍ−３程度のように比較的高濃度に導入されたｎ＋型のシリコン単結晶基板から構成されている。この半導体基板２は、カソードコンタクト領域として機能する。また、半導体基板２は、その上面の面方位が（１００）面のシリコン単結晶基板が用いられている。すなわち、カソードコンタクト領域として機能する半導体基板２は、その上面の面方位がミラー指数で示す（１００）面であるシリコン単結晶基板によって構成されている。
【００１７】
ｎ−型半導体層３は、半導体基板２上に形成されている。ｎ−型半導体層３は、一般的なエピタキシャル成長方法によって形成され、カソード領域として機能する。ｎ−型半導体層３は、第１導電型、例えば、ｎ型の不純物（例えば、リン）が、５．０×１０１３ｃｍ−３〜５．０×１０１４ｃｍ−３程度のように比較的低濃度に導入され、半導体基板２より不純物濃度の低い、ｎ−型の半導体層から構成されている。
【００１８】
また、ｎ−型半導体層３は、半導体基板２上にエピタキシャル成長によって形成されているので、半導体基板２の上面の面方位を受け継ぎ、半導体基板２の上面と面方位を揃えて形成される。このため、ｎ−型半導体層３の面方位は、半導体基板２の上面と同じく、ミラー指数で示す（１００）面である。
【００１９】
ところで、逆方向電流（漏れ電流）の値は、例えば、高温で熱酸化を繰り返すことにより発生する積層欠陥に左右される。特に、逆方向電流の値は、オリエンテーションフラット（ファセット）に対して垂直方向に発生する欠陥に大きく左右される。このため、この垂直方向に発生する欠陥が成長すると、逆方向電流の値及び逆方向電流のばらつきが大きくなる。
【００２０】
この積層欠陥は、例えば、シリコンウエハを１２００℃のような高温で熱酸化することにより、シリコンウエハの表面近傍に発生し、欠陥の方向と結晶軸の方向とが一致すると、ウエハに対する圧縮応力、引っ張り応力、剪断応力等の各応力（例えば、熱酸化膜やメタルにより発生する外部応力や不純物拡散により発生する内部応力）により成長すると考えられる。
【００２１】
ここで、面方位が（１１１）面の場合、この結晶軸は、オリエンテーションフラットに対して垂直方向の結晶軸と、この結晶軸に対して６０°に交わる２つの結晶軸との３つの結晶軸がある。一方、面方位が（１００）面の場合、この結晶軸は、オリエンテーションフラットに対して４５°に交わる２つの結晶軸がある。このため、面方位が（１１１）面の場合には、逆方向電流の値に最も影響を与える欠陥の方向（垂直方向）と結晶軸の方向とが一致し、面方位が（１００）面の場合には、結晶軸方向と一致しない。
【００２２】
このため、半導体基板２の上面及びｎ−型半導体層３の面方位が（１１１）面であると、垂直方向の欠陥が成長して逆方向電流の値が大きくなり、逆方向電流のばらつきも大きくなる。一方、半導体基板２の上面及びｎ−型半導体層３の面方位が（１００）面であると、垂直方向の欠陥が成長しにくくなる。
【００２３】
本実施の形態では、半導体基板２の上面の面方位が（１００）面であり、さらにｎ−型半導体層３の面方位が（１００）面であるので、逆方向電流の値に最も影響を与える欠陥の方向（垂直方向）と結晶軸方向とが一致しないため、欠陥が成長しにくく、逆方向電流の値が大きくならず、逆方向電流のばらつきが抑制される。
【００２４】
ｎ−型半導体層３の厚さは３０μｍ以上であることが好ましい。ｎ−型半導体層３の厚さが３０μｍ以上になると逆方向電流が大きくなりやすく、逆方向電流がばらつきやすくなることから、逆方向電流及び逆方向電流のばらつきを抑制する本発明に適しているためである。ただし、ｎ−型半導体層３の厚さが厚くなりすぎると、ダイオード１の諸特性が低下することから、ｎ−型半導体層３の厚さは、３０μｍ〜１１０μｍであることが好ましく、３０μｍ〜８０μｍであることがさらに好ましい。
【００２５】
Ｐ＋型半導体領域４は、ｎ−型半導体層３の所定の領域に形成されている。Ｐ＋型半導体領域４は、一般的な不純物拡散方法によって形成される。例えば、ｐ型の不純物（例えば、ボロン）をｎ−型半導体層３の上面の所定の領域に選択的に導入することにより、ｎ−型半導体層３の上面の所定の領域に拡散され、この所定の領域にＰ＋型半導体領域４が形成される。このＰ＋型半導体領域４は、ダイオード１のアノード領域を構成する。本実施の形態では、Ｐ＋型半導体領域４の深さ（拡散深さ）をｎ−型半導体層３の上面から約１６μｍとした。
【００２６】
フィールドリミティングリング（ＦＬＲ）５は、ｎ−型半導体層３の上面に、Ｐ＋型半導体領域４を包囲するように環状に形成されている。ＦＬＲ５は、一般的な不純物拡散方法によって形成される。例えば、Ｐ＋型半導体領域４と同じｐ型の不純物（例えば、ボロン）を、ｎ−型半導体層３の上面のＰ＋型半導体領域４を包囲するように環状に導入することによりＦＬＲ５が形成される。このＦＬＲ５は、例えば、Ｐ＋型半導体領域４を形成する工程で、同じｐ型の不純物（例えば、ボロン）を拡散することにより形成される。ＦＬＲ５は、ｎ−型半導体層３とＰ＋型半導体領域４との間のｐｎ接合により形成される空乏層をＦＬＲ５の外周側にまで広げ、ダイオード１の高耐圧化を図ることができる。本実施の形態では、図１に示すように、２つのＦＬＲ５が形成されているが、ＦＬＲ５の数を多くするほど、ダイオード１を高耐圧化させることができるので、ダイオード１に必要な耐圧に応じてＦＬＲ５を所定数形成することが好ましい。
【００２７】
等電位リング（ＥＱＲ）６は、ｎ＋型半導体領域６ａと、金属膜６ｂとを備えている。ｎ＋型半導体領域６ａは、ｎ−型半導体層３の上面の外縁に、ＦＬＲ５を介してＰ＋型半導体領域４を包囲するように環状に形成されている。ｎ＋型半導体領域６ａは、一般的な不純物拡散方法によって、第１導電型、例えば、ｎ型の不純物（例えば、リン）を、ｎ−型半導体層３の上面の外縁に、ＦＬＲ５を介してＰ＋型半導体領域４を包囲するように環状に導入することにより形成されている。金属膜６ｂは、ｎ＋型半導体領域６ａ（ｎ−型半導体層３）の上面の外縁に環状に形成されている。金属膜６ｂは、例えば、アルミニウムの蒸着層から形成され、ｎ＋型半導体領域６ａに電気的に接続されている。ＥＱＲ６は、絶縁膜７の表面の電荷の安定化を図る機能、及び空乏層の外周への広がりを防止する機能を有する。このように、ＦＬＲ５及びＥＱＲ６が形成されているので、空乏層が安定的かつ良好にダイオード１の横方向に広がることができるとともに、空乏層がダイオード１の側面まで広がることが阻止され、ダイオード１の高耐圧化を安定的に達成することができる。
【００２８】
絶縁膜７は、ｎ−型半導体層３及びＦＬＲ５の上面と、Ｐ＋型半導体領域４の上面の外周側と、ｎ＋型半導体領域６ａの内周側とを被覆するように形成されている。本実施の形態では、絶縁膜７に、例えば、熱酸化によって形成されたシリコン酸化膜が用いられている。
【００２９】
上部電極８は、Ｐ＋型半導体領域４の上面に形成されている。上部電極８は、金属膜からなるアノード電極を構成し、Ｐ＋型半導体領域４（アノード領域）に電気的に接続されている。
【００３０】
下部電極９は、半導体基板２の下面に形成されている。下部電極９は、金属膜からなるカソード電極を構成し、半導体基板２（カソードコンタクト領域）に電気的に接続されている。
【００３１】
以上のように構成されたダイオード１は、半導体基板２の上面の面方位が（１００）面であり、さらにｎ−型半導体層３の面方位が（１００）面である。このため、逆方向バイアス状態における漏れ電流である逆方向電流が抑制され、逆方向電流のばらつきが抑制される。
【００３２】
本発明の効果を確認するため、ｎ−型半導体層３の厚さを変化させたダイオード１について、ｎ−型半導体層３の厚さ毎に逆方向電流（漏れ電流）を測定し、逆方向電流の最大値（ＭＡＸ）、最小値（ＭＩＮ）及び平均値（ＡＶＥ）を求めた。結果を図２及び図３に示す。また、図３には、逆方向電流の最大値と最小値との差（ＭＡＸ−ＭＩＮ）も示す。なお、比較のため、従来（半導体基板２の上面及びｎ−型半導体層３の面方位が（１１１）面のダイオード）の逆方向電流の最大値、最小値、ＭＡＸ−ＭＩＮを比較例として図３中に示す。
【００３３】
図２及び図３に示すように、上面の面方位が（１００）面の半導体基板２及び面方位が（１００）面のｎ−型半導体層３を用いることにより、逆方向電流の最大値が大きく減少する。このため、逆方向電流の最大値と最小値との差が小さくなり、逆方向電流のばらつきが抑制される。例えば、ｎ−型半導体層３の厚さが３０μｍの場合、実施例では０．１μＡであるのに対し、従来の比較例では１７９．９７μＡになる。このように、上面の面方位が（１００）面の半導体基板２及び面方位が（１００）面のｎ−型半導体層３を用いることにより、逆方向電流の最大値と最小値との差を約１／１８００にすることができ、逆方向電流のばらつきを抑制できることが確認された。
【００３４】
以上説明したように、本実施の形態によれば、上面の面方位が（１００）面の半導体基板２及び面方位が（１００）面のｎ−型半導体層３を用いることにより、逆方向電流の最大値が大きく減少し、逆方向電流が抑制される。このため、逆方向電流の最大値と最小値との差が小さくなり、逆方向電流のばらつきが抑制される。
【００３５】
本実施の形態によれば、ｎ−型半導体層３の上面に、Ｐ＋型半導体領域４を包囲するように、ＦＬＲ５が環状に形成されているので、ｎ−型半導体層３とＰ＋型半導体領域４との間のｐｎ接合により形成される空乏層をＦＬＲ５の外周側にまで広げ、ダイオード１の高耐圧化を図ることができる。
【００３６】
本実施の形態によれば、ｎ−型半導体層３の上面の外縁に、ＦＬＲ５を介してＰ＋型半導体領域４を包囲するように、ＥＱＲ６が環状に形成されているので、ＥＱＲ６は、絶縁膜７の表面の電荷の安定化、及び空乏層の外周への広がりを防止することができる。このように、ＦＬＲ５及びＥＱＲ６が形成されているので、空乏層が安定的かつ良好にダイオード１の横方向に広がることができるとともに、空乏層がダイオード１の側面まで広がることが阻止され、ダイオード１の高耐圧化を安定的に達成することができる。
【００３７】
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
【００３８】
上記実施の形態では、フィールドリミティングリング５を有する高耐圧用のダイオード１の場合を例に本発明を説明したが、半導体基板２とｎ−型半導体層３とＰ＋型半導体領域とを備え、半導体基板２の上面及びｎ−型半導体層３の面方位が（１００）面であればよく、例えば、ＦＬＲ５及びＥＱＲ６が形成されていないダイオード１であってもよい。
【００３９】
上記実施の形態では、半導体基板２上にエピタキシャル成長させて、ｎ−型半導体層３を形成した場合を例に本発明を説明したが、上面の面方位が（１００）面の半導体基板２上に、面方位が（１００）面のｎ−型半導体層３が形成されていればよく、ｎ−型半導体層３の製造方法は、エピタキシャル成長方法に限定されるものではない。
【００４０】
上記実施の形態では、第１導電型をｎ型とし、半導体基板２にの半導体基板を用いた場合を例に本発明を説明したが、第１導電型をｐ型として各部材の導電型を反転してもよい。また、上記実施の形態では、ダイオード１を製造する場合を本発明を説明したが、半導体素子としては、ｐｎ接合構造の半導体素子であればよい。
【００４１】
上記実施の形態では、ライフタイムキラーとして重金属（Ａｕ等）を拡散した場合を例に本発明を説明したが、ライフタイムキラーを拡散しない半導体素子にも適用することができる。ただし、ライフタイムキラーを拡散した場合の方が逆方向電流のばらつきが大きくなるので、本発明はライフタイムキラーを拡散した半導体素子に適用することにより、顕著な効果が得られる。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、逆方向電流のばらつきを抑制することできる。
【図面の簡単な説明】
【図１】本発明の実施の形態のダイオードの断面図である。
【図２】本発明の実施の形態のｎ−型半導体層の厚さと逆方向電流との関係を示すグラフである。
【図３】本発明の実施の形態及び従来のｎ−型半導体層と逆方向電流との関係を示す表である。
【図４】従来のｎ−型半導体層の厚さと逆方向電流との関係を示すグラフである。
【符号の説明】
１    ダイオード
２    半導体基板
３    ｎ−型半導体層
４    Ｐ＋型半導体領域
５    フィールドリミティングリング（ＦＬＲ）
６    等電位リング（ＥＱＲ）
７    絶縁膜
８    上部電極
９    下部電極
【図１】
0003951657.tif 000002
【図２】
0003951657.tif 000003
【図３】
0003951657.tif 000004
【図４】
0003951657.tif 000005