(57)【特許請求の範囲】
【請求項１】
複数個のソースパッド及び複数個のゲートパッドが形成された下部基板と、前記下部基板と接着剤で接着された上部基板とを有する液晶パネルと、
前記複数個のソースパッドと接続されて信号を伝達するソースＰＣＢと、
外部回路から前記ソースＰＣＢを通してゲート信号をゲートＰＣＢに伝達するため前記下部基板の角に隣接した複数個のゲートパッドと複数個のソースパッドとを接続するゲートロー電圧信号配線を含む複数のゲート信号伝送配線を有し、
かつ前記ゲートロー電圧信号配線の抵抗値が他の前記ゲート信号伝送配線の抵抗値よりも低くなるように構成された液晶表示装置。
【請求項２】
前記ゲート信号伝送配線は、少なくとも８個であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記複数個のソースパッド間にダミーパッドをさらに有することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記複数個のゲートパッド間にダミーパッドをさらに有することを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記複数個のゲート信号伝送配線は、前記下部基板上に直接装着されることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
ゲートロー電圧信号配線の抵抗値は３０Ω以下であることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
ゲートロー電圧信号配線の断面積は他のゲート信号配線の断面積よりも大きいことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関するものであり、特に前記液晶表示装置の液晶パネルに接続されるソースプリント回路基板（以下「ソースＰＣＢ」と称する）とゲートプリント回路基板（以下「ゲートＰＣＢと称する」）間を接続して信号を伝送するゲート信号伝送配線の構成に関するものである。
液晶表示装置の液晶パネルは、一般に透明な上部基板と下部基板及び前記上部基板と下部基板間に注入される液晶を含む。
【０００２】
【従来の技術】
一般的なアクティブマトリックス形液晶表示装置（ａｃｔｉｖｅ  ｍａｔｒｉｘ  ＬＣＤ）の場合、前記下部基板には複数の画素に対応する複数のスイッチング素子がマトリックス形態に形成される。前記スイッチング素子としてはソース電極とドレーン電極及びゲート電極で構成される薄膜トランジスタが広く使われる。この時前記下部基板には、前記ＴＦＴのゲート電極に走査信号を伝達するゲート配線と、前記ソース電極にデータ信号を伝達するためのデータ配線が形成され、前記ゲート配線とデータ配線は絶縁膜を間に置いて相互に交差するように形成される。また、前記各画素毎に前記ＴＦＴのドレーン電極と接触する画素電極が形成される。
【０００３】
一方、上部基板には透明な導電性金属を蒸着して共通電極を形成する。前記液晶表示装置がカラー表示手段の場合には、前記上部基板上にカラーフィルタを先に接着した後、前記カラーフィルタ上に共通電極を形成する。前述したように構成された下部基板と上部基板とは接着剤により相互に接着されて液晶が注入されて液晶パネルを構成する。
【０００４】
このように製作される液晶表示装置の場合、前記ゲート電極に印加される走査信号により前記データ配線を通して液晶に印加されるデータ信号が制御される。このような可変的なデータ信号により液晶の分極状態が段階的に変化し、これにより液晶表示装置でのグレイレベルが多様に表現できる。
【０００５】
前記液晶パネルの下部基板に形成された各配線に信号を印加する手段である駆動ＩＣは多様な方式で液晶パネルに装着される。例えば、ＣＯＢ（ｃhｉｐ  ｏｎ  ｂｏａｒｄ）、ＣＯＧ（ｃhｉｐ  ｏｎ  ｇｌａｓｓ）、ＴＣＰ（ｔａｐｅｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）等の方法がある。
【０００６】
前記ＣＯＢ方法は、セグメント方式の液晶表示装置または低い解像度の液晶表示装置に適用される。前記セグメント方式の液晶表示装置または低い解像度の液晶表示装置は相対的に小さい数のリードを必要とし、駆動ＩＣも小さい数のリードを有する。小さい数のリードを有する駆動ＩＣはプリント回路基板（ＰＣＢ）上に容易に装着できて、駆動ＩＣが装着された前記プリント回路基板は液晶表示装置の液晶パネルと所定の方法を通して接続される。
【０００７】
しかし、高解像度を有する液晶表示装置の場合には非常に多数のリードを有する駆動ＩＣが適用されるので，前記プリント回路基板に駆動ＩＣを装着することは容易でない。
【０００８】
一方、前記ＣＯＧ方式は、チップをパネル上に集積実装することにより接続安定が優秀で接続端子の付加がないので微細ピッチの実装ができる。前記チップ・オン・ガラス方式はプリント回路基板代わりに多層フレキシブルプリント回路基板（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ：以下「ＦＰＣ」と称する）がパネルにＡＣＦで接触して駆動ＩＣに入力信号を与える。前記チップ・オン・ガラス方式は費用節減と信頼性向上という長所を有する反面、不良に対する修理が困難で、駆動ＩＣ実装のためのパッド領域のためにパネルの大きさが大きくなる問題点がある。
【０００９】
また他の方式であるテープキャリアパッケージ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ：以下“ＴＣＰ”と称する）の場合は高分子フィルム上に駆動ＩＣチップを実装するパッケージである。この技術はＬＣＤだけでなく携帯用電話機等軽薄短小な製品で多く用いられる方法である。
【００１０】
図１は、一般的なテープキャリアパッケージが実装された液晶表示装置の構造を図示した断面図である。
図示したように、前記テープキャリアパッケージ構造３６は、駆動ＩＣ１７を高分子フィルム１９上に実装して、前記駆動ＩＣチップ１７が実装された高分子フィルム１９を前記上部基板１０と下部基板２０が接着された液晶パネルの下部基板２０とプリント回路基板３１に渡って異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）１８として接着して製作する。
【００１１】
このような構成を有するＴＣＰは、アレイ基板２０のデータ配線（図示せず）の一方の側または両側と、ゲート配線（図示せず）の一方の側または両側で信号を印加してパネルを駆動する（本明細書は駆動回路を接着する方式であり前述したＴＣＰ方式を例に挙げて説明する。）
【００１２】
図２は、ＴＣＰ方式を用いて駆動ＩＣを実装した液晶表示装置の概略的な平面図である。
図示したように、液晶表示装置１は、ゲート配線２６とデータ配線２８とが相互に交差して構成された下部基板２０と、前記下部基板２０と接着されて液晶パネルを構成する上部基板１０と、前記データ配線２８の片側に位置して前記データ配線２８と接続されて前記データ配線２８に信号を印加するソース駆動ＩＣチップが実装されたソースＴＣＰ３６と、前記ゲート配線２６の片側に位置して前記ゲート配線２６と接続されて前記ゲート配線２６に走査信号を伝達するゲート駆動ＩＣチップが実装されたゲートＴＣＰ３４を含む。
【００１３】
また、前記ソースＴＣＰ３６に接続されて外部の制御信号を伝達する媒介手段であるソースＰＣＢ３３と、前記ゲートＴＣＰ３４に接続されたゲートＰＣＢ３１とを含む。前記ゲートＰＣＢ３１と前記ソースＰＣＢ３３はＦＰＣ３７を通して電気的に接続される。
【００１４】
この時、前記ゲート駆動ＩＣを制御する外部回路は前記ソースＰＣＢ３３を通して前記ゲートＰＣＢ３１に流れ、この時、前述したＦＰＣ３７を利用して前記ソースＰＣＢ３３を通して流れるゲート駆動信号を前記ゲートＰＣＢ３１に伝達する。
すなわち、前記ＦＰＣ３７を通してＶｃｏｍ、Ｖｇh、Ｖｇｌ、Ｖｃｃ、Ｇｓｐ、Ｇｓｃ、Ｇｏｅ、ＧｎｄなどのゲートＴＣＰの駆動に必要な信号が前記ソースＰＣＢ３３から前記ゲートＰＣＢ３１に流れる。
【００１５】
前記信号中ゲート配線を通して直接流れる信号はゲートハイ（hｉｇh）電圧であるＶｇhとゲートロー（ｌｏｗ）電圧であるＶｇｌ信号であり、前記Ｖｃｏｍ信号は液晶パネルの上部基板に印加される信号であり、残りは前記ゲート配線を流れるゲート信号Ｇｓｃ、Ｇｏｅを制御して、前記駆動ＩＣを制御する信号Ｇｓｐである。
【００１６】
この時、前述した構成はゲート制御信号を前記ＦＰＣ３７という別途の部品を用いて伝達するので液晶表示装置を製作する際に材料費の上昇を伴ない、前記ＦＰＣ３７を前記ゲートＰＣＢと前記ソースＰＣＢとに接続する過程でハンダ付け不良による液晶モジュール不良が生じる。
【００１７】
したがって、このような問題点を解決するために最近にはＦＰＣの代わりに前記ゲート信号を伝送する配線を液晶パネルの下部基板に直接パターニングする構成が提案されている。
【００１８】
図３は、従来の構成より改善された構造であり、基板上にゲート信号伝送配線が構成された液晶表示装置５０の部分平面図である。
図示したように、下部基板２０上に前記ソースＰＣＢ３３側から前記ゲートＰＣＢ３１側に信号を伝送できるゲート信号伝送配線４０を形成する。前記ゲート信号伝送配線４０は望ましくはアルミニウム（Ａｌ）系列、モリブデン（Ｍｏ）系列、クロム（Ｃｒ）系列などの金属で製作される。
【００１９】
図４は、図３のＡ中のゲート信号伝送配線を拡大した拡大図である。
図示したように、前記下部基板（図３の２０）に形成されるゲート信号伝送配線４０の個数は少なくとも８個以上が必要であって、この時、各ゲート信号伝送配線４０に流れる信号は各々Ｖｃｏｍ、Ｖｇh、Ｖｇｌ、Ｖｃｃ、Ｇｓｐ、Ｇｓｃ、Ｇｏｅ、Ｇｎｄの配列を含む。
【００２０】
前記各ゲート信号伝送配線４０は、ソースパッド３０とゲートパッド２８とを通して流れ、この時１から８までの伝送配線間にダミーパッドをさらに構成することが望ましい。
このように構成された液晶表示装置用アレイ基板は、画質不良テストを経るが、その代表的な例がクロストークを測定することである。
【００２１】
一般に、ラインアドレッシング法では隣接画素の情報にしたがって信号に歪みを生じるクロストークが生じるが、このようなクロストークを測定する方法を図５を参照して説明する。
【００２２】
図５は、前記クロストークをテストするために液晶パネルの画面６１にウィンドウパターン６３を浮かべた平面図である。
図示したように、画面６１の真中にウィンドウパターン６３を表示してウィンドウ領域とウィンドウ周辺領域の階調表示が異なるように駆動させる。望ましくは、前記ウィンドウはブラックを示して前記ウィンドウの周辺部はグレイを示すようにした後、前記ウィンドウ周辺部の明るさの差異を定量的に測定してクロストークの程度を表示する。前記のように真中のウィンドウパターン６３を最も暗くした状態で、画面の上側から下側方向に電気光学透過曲線の傾斜が大きな電圧を印加して周辺部での明るさの差異を測定する場合最も正確なクロストーク値を得ることができる。
【００２３】
前記のようにグレー画面の中心付近にブラックのウィンドウパターン６３を表示する場合、前記ウィンドウパターン６３の左右周辺部は上下周辺部と異なる階調を示す。この時、前記上下周辺部と左右周辺部との階調差異が一定限度を越える場合をクロストークエラーという。
【００２４】
詳細に説明すると、１フレーム時間中のｔ１及びｔ３走査周期間には前記画面６１上にグレーのみ表示されて、ｔ２走査周期間はブラックのウィンドウパターン６３がグレーの周辺領域と一緒に表示される。この時、前記ブラックのウィンドウパターン６３は左右周辺部の階調に影響を与えて左右周辺部での階調差異を誘発する。すなわち、ブラックウィンドウ領域６３の左右方向にｔ２時間中の中間階調がｔ１であるかｔ３時間中の中間階調と異なるように表示される。このように、現れる画面異常形態を水平クロストークという。言い換えれば、水平クロストークは液晶画面内にブラックウィンドウパターンを示すと前記ブラックウィンドウパターンが左右周辺部分の明るさに影響を及ぼして前記左右周辺部に影のような微かな像が表示される現象である。
【００２５】
このようなクロストーク現象は、下のような多様な原因により生じる。
第一、データ電圧と共通電圧間の信号カップリングによる前記共通電圧の歪み、
第二、前記画素電極の面積抵抗であるか前記パッド部の接触抵抗による信号の歪み、
第三、前記ソース駆動ＩＣとデータ駆動ＩＣの電流駆動能力、
第四、前記薄膜トランジスタの充電能力不足などを挙げることができる。
【００２６】
以下多様な原因があるが、特に液晶パネルの特定モデルで生じる水平クロストークは、前記基板上にゲート信号伝送配線を直接パターンする構造で前記８個の信号中特にＶｇｌ信号に歪みを生じる現象が目立つことにその原因があった。
【００２７】
前記Ｖｇｌ電圧波形は、あらゆるゲート配線に同時に入力されるために多くの電流が消費され、したがって前記基板上に構成されたゲート信号伝送配線の長さや幅では前記Ｖｇｌ信号を円滑に流れるようにするのに無理がある。
【００２８】
したがって、前記ゲート信号伝送配線の抵抗により前記Ｖｇｌ信号波形に甚だしい歪みを生じて、このようなＶｇｌ波形の歪みはデータ信号の波形に影響を及ぼす。前記データ信号波形の非正常的な変化はすぐ前記データ電圧と共通電圧の差異により決定される液晶印加電圧の非正常的な変化を意味し、結果的に前記ウィンドウパターンがある時とない時の液晶の印加電圧間に相当な差異を誘発させて人の目に認知できる程度の水平クロストークが液晶画面に表示される。
【００２９】
図６Ａないし図６Ｂは、前述した図５のウィンドウパターンを浮かべた液晶パネルで前記ウィンドウ領域（図５の６３）及び境界部（図５の６４）における波形を示した図面である。（図３と図５を参照して説明する。）
【００３０】
図６Ａは、ソースＰＣＢ（図３の３３）から出力された電圧を前記ゲート信号伝送配線（図３の４０）を経ずに直接印加した第１の場合を図示したものであり、ウィンドウ領域（図５の６３）と前記ウィンドウ領域の上下境界領域（図５の６４）で測定したＶｇｌ信号波形が図示されている。図６Ｂは前記ソースＰＣＢ３３と前記ゲート信号伝送配線４０を通して前記ゲートＰＣＢ３１に流れる電圧を印加した第２の場合を図示したものであり、やはりウィンドウ領域（図５の６３）と前記ウィンドウ領域の上下境界領域で測定したＶｇｌ信号波形が図示されている。この時、前記波形は画面を縦に横断する図５の直線６０を沿って測定する。
【００３１】
図６Ａに図示した前記第１の場合には、前記ウィンドウ領域（図５の６３）の周辺部に現れるＶｇｌ信号６５と前記境界部（図５の６４）に現れるＶｇｌ信号６５ａ、６５ｂ間には大体４．２ｍＶの微弱な差異があるだけである。これに反し、図６Ｂに図示した前記第２の場合には、前記ウィンドウ領域（図５の６３）の境界部（図５の６４）に現れるＶｇｌ信号６５ａ、６５ｂとその周辺領域に現れたＶｇｌ信号６５間に約６７ｍＶの大きな電圧差異が存在する。
【００３２】
すなわち、前記ゲート信号伝送配線４０は、相当な抵抗値を有しており、前記ゲート信号伝送配線の抵抗がＶｇｌの波形に大きな影響を及ぼすという結論を得ることができる。
【００３３】
【発明が解決しようとする課題】
したがって、本発明は前記ＦＰＣの代わりをした新しい配線接続方法を通して低費用効率と配線不良のない液晶表示装置を製作することにその目的がある。
【００３４】
【課題を解決するための手段】
前述した目的を達成するための本発明による液晶表示装置は上部基板と、前記上部基板とシーラントで接着される複数個のソースパッド及び複数個のゲートパッドが形成された下部基板を有する液晶パネルと、前記複数個のソースパッドに信号を伝達するソースＰＣＢと、外部回路から前記ソースＰＣＢを通してゲート信号をゲートＰＣＢに伝達するため前記下部基板の角に隣接した複数個のゲートパッドと複数個のソースパッドとを接続するゲートロー電圧信号配線を含む複数のゲート信号伝送配線を有し、かつ前記ゲートロー電圧信号配線の抵抗値が他の前記ゲート信号伝送配線の抵抗値よりも低くなるように構成される。
【００３５】
発明の好ましい実施態様の１つは、さらに、前記ゲート信号伝送配線は、少なくとも８個であることを特徴とする。
発明の別の好ましい実施態様は、さらに、前記複数個のソースパッドと前記複数個のゲートパッド間にダミーパッドをさらに含むことを特徴とする。
【００３６】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を説明する。
本発明の実施例は、別途のＦＰＣ部品を用いずに、前記ＦＰＣに対応するゲート信号伝送配線を基板上に直接構成して、前記ゲート信号中Ｖｇｌ信号波形が歪みを生じないように、前記Ｖｇｌ信号が流れるゲート信号伝送配線の抵抗を制御して液晶表示装置を構成する。
【００３７】
図７は、本発明による液晶表示装置用アレイ基板の一部を図示した平面図である。
本発明では前記Ｖｇｌ信号波形の歪みによる画面の水平クロストークを無くすために、前記８個のゲート信号伝送配線１３５中の、前記Ｖｇｌ信号配線１３５ａの抵抗を小さくしてＶｇｌ信号波形の歪みを低減するものである。
抵抗を減らす方法には抵抗率が低い物質を前記ゲート信号伝送配線１３５の伝導性配線で用いる方法、配線の長さを短縮する方法、配線の長さが一定である場合には配線の面積を大きくする方法などを使用することができる。
【００３８】
図示したように、本発明による液晶表示装置１５０はゲート配線１４１とデータ配線１４３と薄膜トランジスタＴと画素を含む液晶パネル１５３と、前記液晶パネル１５３のゲート配線１４１に走査信号を入力するゲート駆動ＩＣ１４５と、データ配線１４３に画像信号を入力するソース駆動ＩＣ１４７を含んで前記ゲート駆動ＩＣ１４５に信号を印加するゲートＰＣＢ１４９と前記ソース駆動ＩＣ１４７に信号を印加するソースＰＣＢ１５１とを含む。
【００３９】
この時、前記液晶パネル１５３の角部にはゲート信号伝送配線１３５が構成され、これは前記ゲートＰＣＢ１４９に前述したゲート信号であるＶｃｏｍ、Ｖｇh、Ｖｇｌ、Ｖｃｃ、Ｇｓｐ、Ｇｓｃ、Ｇｏｅ、Ｇｎｄを入力する手段になる。
【００４０】
前記ゲート信号伝送配線１３５は、複数個のゲートパッド１６１とソースパッド１６３とを相互に接続し、前記ゲートパッド１６１及びソースパッド１６３は各々前記ゲート駆動ＩＣ１４５及びソース駆動ＩＣ１４７と接続されている。この時、前記各配線に沿って流れる電圧は互いに同じではないために、隣接した配線間には相互の電位差による電気的不良が生じる可能性がある。前記の問題点を解決するために、前記ゲートパッド１６１及びソースパッド１６３各々は、好ましくは、少なくとも一つ以上のダミーパッドを含んでおり、これは１から８までのゲート信号伝送配線１３５を前記ダミーパッドにより相互に電磁気的に遮断する。また、前記ゲート信号伝送配線１３５の長さは位置によって少しずつ異なるがこの配線の抵抗値は１００Ωにすることが望ましく、特に前記８個の信号中Ｖｇｌが流れるゲート信号伝送配線１３５ａは望ましくは３０Ω以下の抵抗値を有するように構成する。
【００４１】
これは前述したように、前記Ｖｇｌ信号伝送配線１３５ａの抵抗値を低くすることによって、ゲート信号（Ｖｇｌ：ｇａｔｅ  ｌｏｗ  ｖｏｌｔａｇｅ）の波形の歪を低減するためであり、前記３０Ω以下の抵抗値は液晶パネルに生じるクロストーク現象が人の目に認知されないことを基準に定められた値である。前述した３０Ω以下の抵抗値を得るために、本発明では前記Ｖｇｌ信号が流れるゲート配線の面積を大きくして構成するが、前記Ｖｇｌ信号が流れるゲート伝送配線の抵抗を３０Ω以下にするための方法は多様である。
【００４２】
図８は、本発明によって製作された液晶パネルのテストのためのウィンドウパターンを中心に測定した波形を図示した図面である（図５を参照して説明する）。本測定は３０Ω以下のゲート配線の抵抗値中、前記Ｖｇｌ信号伝送配線（図７の１３５ａ）の抵抗値が２０Ωの場合に、前記ウィンドウ領域及び周辺部でのＶｇｌ波形を測定したものである。図示した図面は実際の測定装置の画面をそのまま図面化したものである。図６Ｂに図示したＶｇｌ波形が示す約６７ｍＶの電圧偏差と比較する時、図８に図示されたウィンドウ境界部とウィンドウ周辺部でのＶｇｌ電圧偏差は２５ｍＶに過ぎないことが分かる。
【００４３】
【発明の効果】
したがって、前記Ｖｇｌ信号が流れるゲート信号伝送配線の面積を大きくして抵抗を小さくし、Ｖｇｌ信号波形の歪を低減することによって、信号歪により液晶パネルに現れるクロストーク現象を防止できる。
したがって、画質不良がない液晶表示装置を製作できる効果がある。
【図面の簡単な説明】
【図１】  一般的なテープキャリアパッケージ構造を図示した断面図である。
【図２】  一般的な液晶表示装置を概略的に図示した平面図である。
【図３】  ゲート信号伝送配線構造を有する従来の液晶表示装置を概略的に図示した平面図である。
【図４】  図３のＡを拡大した拡大図である。
【図５】  クロストークテストのために従来の液晶表示装置の画面にウィンドウパターンを表示させた平面図である。
【図６】  図６Ａないし図６Ｂは、前述した図５のウィンドウ領域と周辺領域とその境界部で現れるＶｇｌ信号波形を図示したグラフである。
【図７】  本発明による液晶表示装置用アレイ基板の一部を図示した平面図である。
【図８】  図７の薄膜トランジスタ（ＴＦＴ）“Ｔ”の拡大図である。
【図９】  本発明によって製作された液晶パネルに表示させたウィンドウ領域と周辺領域とその境界部で現れるＶｇｌ信号波形を図示したグラフである。
【符号の説明】
１３５：ゲート信号伝送配線
１３５ａ：Ｖｇｌゲート信号伝送配線
１４１：ゲート配線
１４３：データ配線
１４５：ゲート駆動ＩＣ
１４７：ソース駆動ＩＣ
１４９：ゲートＰＣＢ
１５０：液晶表示装置
１５１：ソースＰＣＢ
１５３：液晶パネル
１６１：ゲートパッド
１６３：ソースパッド
【図１】
0003940272.tif 000002
【図２】
0003940272.tif 000003
【図３】
0003940272.tif 000004
【図４】
0003940272.tif 000005
【図５】
0003940272.tif 000006
【図６】
0003940272.tif 000007
0003940272.tif 000008
【図７】
0003940272.tif 000009
【図８】
0003940272.tif 000010
【図９】
0003940272.tif 000011