(57)【特許請求の範囲】
【請求項１】
電気装置から利用回路に給電する第１の電源線と、
第１の電源線の電圧より絶対値の大きい電圧を前記電気装置から前記利用回路に給電する第２の電源線と、
前記電気装置から前記利用回路へ基準電位を供給する基準電位線と、
第１および第２の電源線ならびに前記基準電位線を含み、前記利用回路を前記電気装置に着脱可能に接続する接続手段と、
第２の電源線と前記基準電位線との間に接続された第１の容量と、
前記利用回路、第１および第２の電源線、前記基準電位線、前記接続手段、ならびに第１の容量を担持する担持体と、
第２の電源線と前記基準電位線との間にあって前記担持体に担持され、互いに直列に接続された第１の抵抗およびスイッチング素子とを含み、
該スイッチング素子は、第１および第２の電源線のうちの少なくとも一方に接続された制御端子を有し、該少なくとも一方の電源線の浮動状態に応動して導通して第１の容量と第１の抵抗との間で閉回路を閉成し、該少なくとも一方の電源線に給電されると非導通状態となって前記閉回路を開放することを特徴とする電荷放電回路。
【請求項２】
請求項１に記載の電荷放電回路において、該回路はさらに、
第１の電源線と前記基準電位線との間に接続された第２の容量と、
第１および第２の電源線の間に接続されて第１および第２の電源線の間の電圧を分圧して前記制御端子に与える分圧回路とを含み、
該分圧回路は、第１および第２の電源線が浮動状態になると、前記スイッチング素子を導通させて第１の容量における蓄積電荷を前記スイッチング素子および第１の抵抗を通して放電させ、第１および第２の電源線に給電されると、前記スイッチング素子を非導通状態として前記ループ回路を遮断する分圧を前記制御端子に与えることを特徴とする電荷放電回路。
【請求項３】
通信装置から集積回路に給電する正の電源線と、
前記正の電源線の電圧より絶対値の大きい負の電圧が給電される負の電源線と、
前記集積回路へ地気を供給する接地線と、
前記正および負の電源線ならびに接地線を含み、前記集積回路を前記通信装置に着脱可能に接続する接続手段と、
前記負の電源線と前記接地線との間に接続された第１の容量と、
前記正の電源線と前記接地線との間に接続された第２の容量と、
前記集積回路、前記正および負の電源線、前記接地線、前記接続手段、ならびに第１および第２の容量を担持するパッケージ基板と、
前記負の電源線と前記接地線との間にあって前記パッケージ基板に担持され、互いに直列に接続された第１の抵抗およびトランジスタと、
前記パッケージ基板に担持され、前記正および負の電源線の間に直列に接続された第２および第３の抵抗とを含み、
前記トランジスタは、第２および第３の抵抗の直列接続の中点に接続された制御端子を有し、
第２および第３の抵抗は、前記正および負の電源線が浮動状態になると、前記トランジスタを導通させて第１の容量における蓄積電荷を第１の抵抗を通して放電させ、前記正および負の電源線に給電されると、該正および負の電源線の間の電圧を分圧して前記トランジスタを非導通状態とする電圧を前記制御端子に与えることを特徴とする電子回路パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電荷放電回路に関し、たとえば、通信装置等の電気装置において活線挿抜する着脱可能なパッケージ基板に搭載したユーティリティ回路に対する保護回路に適用して好適なものである。
【０００２】
【従来の技術】
利用する装置等に着脱可能なパッケージ基板は、システムの運用中に装置から抜去されることがある。このように電源投入したままパッケージ基板を抜去するだけでなく、パッケージ基板の装着が行われても異常を起こさないように、パッケージ基板には、いわゆる活線挿抜に対応した保護回路が設けられている。その際、基板に供給される電源が印加されたまま挿抜されるから、搭載する各回路での電圧状態は、過渡的に定常状態ではなくなる。特にパッケージ基板を抜去した時に、この基板の端子が他の回路要素に接触し、抜去したパッケージ基板のコンデンサに蓄積された電荷が接触した他の回路素子に流入したりしてその回路素子を破壊することがある。
【０００３】
たとえば、交換機のライン回路等では、通常電源として、論理回路用の5V正電源Vccと加入者回路給電用に-48Vの負電源Vbbが使用されるが、活線挿抜時の異常電源変動の吸収や外部から電源回路に流入する雑音成分を除去するために、負電源Vbbと接地端子Eとの間および正電源Vccと接地端子Eとの間には、それぞれコンデンサが接続されている。このため、パッケージ基板の抜去後、この基板の端子が他の回路素子に接触した場合に、コンデンサに蓄積された残存電荷による電圧が、たとえばライン回路では負電源Vbbの-48Vと比較的大きいことから、接触した他の回路素子を破壊する虞が大きい。原因のひとつには、抜去したパッケージ基板を不用意に金属等の導電物上に載置する場合がある。
【０００４】
そこで、負電源Vbbと接地線との間には、コンデンサと並列に抵抗素子が接続されている。この接続で構成される回路は、前述した蓄積電荷による障害を防止するように、パッケージ基板を抜去後にこのコンデンサに蓄積されている電荷を放電させるものである。こうして、コンデンサに残存する電荷を放電させて、たとえ何らかの原因でコンデンサの端子が他の回路素子に接触しても、それらの回路素子を破壊することのないようにしている。
【０００５】
正電源Vccに接続されているコンデンサにおいてもパッケージ基板の抜去時には残存電荷が存在し得るが、通常、正電源Vccは負電源Vbbに比較して5Vと低く、この低い電圧による蓄積電荷は、正電源Vccに接続されているパッケージ内の集積回路内部で放電することができるから、特別に放電用抵抗素子を設けないで済ますことができる。
【０００６】
【発明が解決しようとする課題】
ところで、上述のようなパッケージ基板は、前述したように抜去時に残存電荷を放電させることはできるが、放電用の抵抗素子は、負電源Vbbと接地線Eとの間に固定的に接続されているから、装置にパッケージ基板を挿入した状態においても常にこれに電流が流れる。このためパッケージ基板は常時電力を消費し、パッケージ基板が装置に搭載される場合、装置の消費電力が大きくなるという問題があった。
【０００７】
本発明はこのような従来技術の欠点を解決し、パッケージ基板の抜去時に電源由来の残存電荷を放電させ、しかもパッケージ基板の装着時に無駄な電力の消費をなくすことができる電荷放電回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の電荷放電回路は上述の課題を解決するために、電気装置から利用回路に給電する第１の電源線と、第１の電源線の電圧より絶対値の大きい電圧を電気装置から利用回路に給電する第２の電源線と、電気装置から利用回路へ基準電位を供給する基準電位線と、第１および第２の電源線ならびに基準電位線を含み、利用回路を電気装置に着脱可能に接続する接続手段と、第２の電源線と基準電位線との間に接続された第１の容量と、利用回路、第１および第２の電源線、基準電位線、接続手段、ならびに第１の容量を担持する担持体と、第２の電源線と基準電位線との間にあって担持体に担持され、互いに直列に接続された第１の抵抗およびスイッチング素子とを含み、このスイッチング素子は、第１および第２の電源線のうちの少なくとも一方に接続された制御端子を有し、この少なくとも一方の電源線の浮動状態に応動して導通して第１の容量と第１の抵抗との間で閉回路を閉成し、この少なくとも一方の電源線に給電されると非導通状態となって閉回路を開放することを特徴とする。
【０００９】
本発明の電荷放電回路は、担持体に利用回路、第１および第２の電源線、基準電位線、接続手段、ならびに第１の容量を担持し、第２の電源線と基準電位線との間に第１の抵抗およびスイッチング素子を互いに接続し、制御端子に供給する第１および／または第２の電源線の浮動状態に応動した電圧にてスイッチング素子を導通にし、第１の容量と第１の抵抗との間に閉回路を形成して第１の容量に蓄積された電荷をスイッチング素子を介して第１の抵抗に通して放電させ、制御端子における第１および／または第２の電源線からの給電に応じた電圧にてスイッチング素子を非導通にして閉回路を開放して第１の抵抗での電力消費を防いでいる。
【００１０】
また、本発明の電子回路パッケージは上述の課題を解決するために、通信装置から集積回路に給電する正の電源線と、正の電源線の電圧より絶対値の大きい負の電圧が給電される負の電源線と、集積回路へ地気を供給する接地線と、正および負の電源線ならびに接地線を含み、集積回路を通信装置に着脱可能に接続する接続手段と、負の電源線と接地線との間に接続された第１の容量と、正の電源線と接地線との間に接続された第２の容量と、集積回路、正および負の電源線、接地線、接続手段、ならびに第１および第２の容量を担持するパッケージ基板と、負の電源線と接地線との間にあってパッケージ基板に担持され、互いに直列に接続された第１の抵抗およびトランジスタと、パッケージ基板に担持され、正および負の電源線の間に直列に接続された第２および第３の抵抗とを含み、トランジスタは、第２および第３の抵抗の直列接続の中点に接続された制御端子を有し、第２および第３の抵抗は、正および負の電源線が浮動状態になると、トランジスタを導通させて第１の容量における蓄積電荷を第１の抵抗を通して放電させ、正および負の電源線に給電されると、この正および負の電源線の間の電圧を分圧してトランジスタを非導通状態とする電圧を制御端子に与えることを特徴とする。
【００１１】
本発明の電子パッケージ回路は、トランジスタの制御端子に第２および第３の抵抗の直列接続の中点で分圧した電圧を印加させ、正および負の電源線を浮動状態にてトランジスタを導通させることにより、第１の容量における蓄積電荷を第１の抵抗を通して放電させ、正および負の電源線の給電に応動して正および負の電源線の間の電圧を分圧した電圧にてトランジスタを非導通状態にすることにより第１の抵抗での電力消費を防止している。
【００１２】
【発明の実施の形態】
次に添付図面を参照して本発明による電荷保護回路の一実施例を詳細に説明する。
【００１３】
本実施例は本発明と直接関係のない部分について図示および説明を省略する。ここで、信号の参照符号はその現れる接続線の参照番号で表す。本実施例は本発明の電荷放電回路を適用したパッケージ基板保護回路10である。パッケージ基板保護回路10は、図１に示すように、パッケージ基板100に搭載されている。パッケージ基板100にはユーティリティ回路（利用回路）12も搭載されている。パッケージ基板100は、本実施例では通信装置等の電気装置の棚箱（パッケージシェルフ、図示せず）に装着される電子回路パッケージ基板である。たとえば、電話システムのライン回路の場合、パッケージ基板100には、着脱可能なコネクタとしての入力端子102, 104および106を介して外部から、本実施例では+5Vの正電源Vcc、地気Eおよび-48Vの負電源Vbbがパッケージ基板保護回路10を経てユーティリティ回路12すなわちライン回路にそれぞれ供給される。
【００１４】
パッケージ基板保護回路（以下、単に保護回路という）10には、容量素子としてコンデンサ14, 16、抵抗素子18, 20, 22およびスイッチング素子としてトランジスタ24が含まれている。また、ユーティリティ回路12には、ライン回路としての各種処理機能を有するLSI（Large-Scale Integration）化された回路が含まれている。ユーティリティ回路12において+5Vの正電源Vccは論理回路用の電源である。接地端子Eはパッケージ基板100の接地基準電圧を示す。また、ユーティリティ回路12に供給される負電源Vbbはライン電圧に相当する直流電源で、通常-48Vである。
【００１５】
保護回路10内を通る正電源Vccの電源ライン108と接地ライン110との間にコンデンサ14が接続され、負電源Vbbの電源ライン112と接地ライン110との間にコンデンサ16が接続されている。コンデンサ14, 16の容量値は、活線挿抜時の過渡的な異常電圧によりユーティリティ回路12内の半導体素子等が破壊されないよう異常電源変動を吸収し、かつ電源ラインに生じる雑音を吸収する値に設定される。
【００１６】
正電源ライン108と負電源ライン112との間には、抵抗素子18, 20が直列に接続されている。抵抗素子18の一端18a側と抵抗素子20の一端20aとを接続した位置すなわち中点114での両電源の電圧を分圧する。位置114とPNPトランジスタ24の制御端子すなわちベース端子とが接続されて、この分圧して得られた電圧がPNPトランジスタ24に供給される。PNPトランジスタ24は、放電制御機能を有する。
【００１７】
なお、本実施例では、上述のスイッチング機能をバイポーラPNPトランジスタ24で実現しているが、本発明は、このような特定のタイプのトランジスタに限定されるものでなく、これ以外のスイッチング素子としてMOS（Metal Oxide Semiconductor）型トランジスタ、GaAsトランジスタ等を用いてもよい。また、分圧回路およびスイッチング素子の機能の少なくとも一部をオペアンプやコンパレータ等で実現してもよい。本実施例では、保護回路10をユーティリティ回路12の外付け回路として構成したが、保護回路10の全部または一部をユーティリティ回路12内に設けるようにしてもよい。
【００１８】
PNPトランジスタ24のベースには、位置114で分圧した電圧が印加される。PNPトランジスタ24のベース電圧は、この分圧で決まる。PNPトランジスタ24は、エミッタ端子が接地ライン110に接続され、コレクタ端子が抵抗素子22を介して負電源ライン112に接続されている。抵抗素子22およびトランジスタ24によって閉回路を形成し、この閉回路は、コンデンサ16の蓄積電荷を放電させる機能を有している。PNPトランジスタ24は、正電源Vccと負電源Vbbとの間の位置114における電圧値に応じてスイッチング動作する。
【００１９】
より詳細には、PNPトランジスタ24は、パッケージ基板100が装置（図示せず）に装着され、正負の電源Vcc, Vbbの印加中におけるベース電圧が正になるようにそれぞれ、抵抗素子18, 20の抵抗値R1, R2を設定する。このとき、ベース電圧はVB＝(R2・Vcc+R1・Vbb)/(R1+R2)となる。このように設定されていると、PNPトランジスタ24のベース-エミッタ電圧VBEには逆バイアスがかかる。これによりPNPトランジスタ24のスイッチングはオフになる。PNPトランジスタ24のオフ状態により、パッケージ基板100の挿入中に給電しても抵抗素子22では電力が消費されない。抵抗素子18, 20は、抵抗値を十分に大きい値に設定すると、ほとんど電力を消費しないことは明らかである。パッケージ基板100の装置実装時に、コンデンサ14, 16はそれぞれ正負の電源電圧Vcc, Vbbにより充電されている。このようにトランジスタ24のスイッチングをオフにして抵抗素子22での電力消費を防止している。
【００２０】
パッケージ基板100を抜去すると、入力端子102, 106から正負の電源電圧Vcc, Vbbがともに供給されない。このため、抵抗素子18の電源ライン108側の端子電圧がフローティングになる。コンデンサ14の蓄積電荷は、ユーティリティ回路12の内部回路を通して放電される。これにより電源ライン108の電位はライン110の電位に近づいていく。このような電圧の変化に応じて位置114のベース電圧VBはコンデンサ16に溜まった電荷により次第に正から負に変化する。このとき、トランジスタ24のベース-エミッタ間電圧VBEがバイアスの閾値点Vthを越えると、順バイアスになることから、PNPトランジスタ24のスイッチングはオン状態になる。これにより、コンデンサ16に溜まった電荷はPNPトランジスタがオフ状態になるまで、PNPトランジスタ24のエミッタ-コレクタを通って電流が流れる。抵抗素子22ではコンデンサ16から放電された電流が流れる。
【００２１】
放電を開始して電荷がある値まで減少すると、再びPNPトランジスタ24のベース電圧VBが逆バイアスとなり、PNPトランジスタ24はオフされる。この時点ではコンデンサ16に残存する電荷および電圧は十分降下していることから、他のパッケージの回路素子に接触しても破壊するようなことはない。
【００２２】
また、本実施例の保護回路10は負の電荷を放電する回路であるが、正の電荷を放電する回路にしてもよい。
【００２３】
図２の波形図は、パッケージ基板100の抜去時における各部の電圧電流を示す。図2(a)において、抵抗素子18を流れる電流値はIR1、抵抗素子22を流れる電流値はIR3で示す。また、図2(b)において、抵抗素子18および抵抗素子20の接続点114での電圧値はVBで表し、PNPトランジスタ24に印加されるベース電圧を示す。
【００２４】
いま、時間t0においてパッケージ基板100が装置（図示しない）から活線抜去されたとする。時間t0以前はパッケージ基板100が装置に装着された状態にあり、コンデンサ16には定格電圧Vbbにより電荷が蓄積されている。また、コンデンサ14には定格電圧Vccにより電荷が蓄積されている。この時点では、PNPトランジスタ24のベース電圧VBは前述のように逆バイアスとなっており、PNPトランジスタ24はオフ状態で、電流が遮断されることから、給電時における電力消費を防止している。
【００２５】
時間t0においてパッケージ基板100が抜去されたことにより、電源ライン108および電源ライン112が浮動状態になる。電流IR1は、(Vcc-Vbb)/(R1+R2)という関係から、PNPトランジスタ24がオンになる前においては、正電源Vccおよび負電源Vbbが減少する分に応じて減少する。実際には、コンデンサ16の電荷は抵抗素子18, 20を通しても放電されるが、抵抗値R1+R2は一般に大きい値に設定されているため、コンデンサ16はほとんど放電せず、他方、コンデンサ14は、主としてユーティリティ回路12により放電される。その放電は、ほぼコンデンサ16とユーティリティ回路12の内部抵抗成分による時定数で決定される。この結果、図2(b)の正電源Vccの電圧曲線30が地気Eの電圧に接近する。時間tdにおいてPNPトランジスタ24のベース-エミッタ間電圧VBEが導通を開始するバイアスの閾値点Vthに達して、PNPトランジスタ24がオン状態となった際に、コンデンサ14の蓄積電荷が抵抗素子22を介して放電する。
【００２６】
一方、負電源Vbbの電圧変化について説明する。PNPトランジスタ24のベース電圧VBに着目し、図2(b)の時間tdにおいてベース-エミッタ間電圧VBEが上述したバイアスの閾値点Vthに達すると、PNPトランジスタ24がオン状態となって、コンデンサ16の蓄積電荷が抵抗素子22にて放電する。この放電は、抵抗素子22の抵抗値R3およびPNPトランジスタ24の内部抵抗値の合成抵抗値とコンデンサ16の容量Cとの積に等しい時定数で行われる。この放電電流曲線が図2(a)のIR3である。また、基板100の抜去にともなう負電源Vbbの電圧変化は、コンデンサ16の電圧変化で表し、図2(b)に電圧曲線32に示す。
【００２７】
放電が開始すると、それにともなって負電源Vbbの電圧が減少するため一定時間後、PNPトランジスタ24のベース電圧VBは再び減少し、時間toffにおいてPNPトランジスタ24のベース-エミッタ間電圧VBEが順方向のバイアスの閾値点Vthを下回ることになり、PNPトランジスタ24がオフ状態となる。この時点ではコンデンサ16の電荷は大部分が放電しており、パッケージ基板100が他の素子に接触しても破壊する恐れはない。
【００２８】
なお、図２において各電圧、電流値を表す曲線は概念的に示したものであり、具体的な値を示唆するものではない。
【００２９】
以上のように構成することにより、PNPトランジスタ24は、両電源Vcc, Vbbに直列接続された抵抗素子18, 20同士の接続端点114で分圧された電圧値VBに応じて抵抗素子22に供給する電流を制御し、断状態にて抵抗素子22での電力消費を防ぎ、導通状態にて抵抗素子22で放電させる。PNPトランジスタ24の導通断と導通とを基板の装着時と抜去時とに応動させていることから、基板装着時の無駄な電力の消費をなくすことができ、基板抜去時にはこれまでと同様に放電させることができるので、他の基板への接触等による素子等の破壊から保護することができる。
【００３０】
【発明の効果】
このように本発明の電荷放電回路によれば、担持体に利用回路、第１および第２の電源線、基準電位線、接続手段、ならびに第１の容量を担持し、第２の電源線と基準電位線との間に第１の抵抗およびスイッチング素子を互いに接続し、制御端子に供給する第１および第２の電源線のうちの少なくとも一方の浮動状態に応じた電圧にてスイッチング素子を導通にし、第１の容量と第１の抵抗との間に閉回路を閉成して第１の容量にたまった電荷を第１の抵抗にて放電させ、制御端子に供給する第１および第２の電源線のうちの少なくとも一方からの給電に応じた電圧にてスイッチング素子を非導通にして閉回路を開放して第１の抵抗での電力消費を防ぐことにより、スイッチング素子の非導通と導通とを基板の装着時と抜去時とに応じて動作させることから、基板の装着時の無駄な電力の消費をなくすことができ、基板抜去時にはこれまでと同様に放電させることができるので、他の基板への接触等による素子等の破壊から保護することができる。
【図面の簡単な説明】
【図１】本発明の電荷放電回路を適用したパッケージ基板保護回路における実施例の構成を示すブロック図である。
【図２】図１のパッケージ基板保護回路の基板装着時および基板抜去時における電流の変化および電圧の変化を示す波形図である。
【符号の説明】
10  パッケージ基板保護回路
12  ユーティリティ回路
14, 16  コンデンサ
18, 20, 22  抵抗素子
24  PNPトランジスタ
【図１】
0003895579.tif 000002
【図２】
0003895579.tif 000003