(57)【特許請求の範囲】
【請求項１】
第１の半導体スイッチング素子と、第２の半導体スイッチング素子を有する信号反転増幅器を含み、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子は、前記信号反転増幅器に流れるショート電流を制限するために、共通オン期間を持たないように駆動される発振回路であって、
前記第１の半導体スイッチング素子の閾値電圧の絶対値と、第２の半導体スイッチング素子の閾値電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限するように構成され、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子の少なくとも一方と並列に定電流源を接続し、前記定電流源から安定発振に必要な不足電力を供給することを特徴とする発振回路。
【請求項２】
第１の半導体スイッチング素子と、第２の半導体スイッチング素子を有する信号反転増幅器を含み、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子は、前記信号反転増幅器に流れるショート電流を制限するために、共通オン期間を持たないように駆動される発振回路であって、
前記第１の半導体スイッチング素子の閾値電圧の絶対値と、第２の半導体スイッチング素子の閾値電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限するように構成され、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子の少なくとも一方と並列に接続され異なる定電流を供給する複数の定電流源と、
前記複数の定電流源から、安定発振に必要な不足電力を供給する定電流源を選択する選択回路と、
を含むことを特徴とする発振回路。
【請求項３】
請求項１、２のいずれかにおいて、
信号反転増幅器の電源電圧の絶対値は、安定発振に必要な電力を供給するための必要最小の値に設定されたことを特徴とする発振回路。
【請求項４】
請求項２において、
安定発振に必要な信号反転増幅器の最小電源電圧の絶対値と、信号反転増幅器の電源電圧の量産時におけるばらつき幅の値だけ前記最小電源電圧の絶対値より小さな第１の電源電圧の絶対値との間の値に、
前記信号反転増幅器の設計狙い電源電圧の絶対値が設定され、
前記選択回路は、
実量産時における信号反転増幅器の電源電圧の値に対応して、安定発振に必要な不足電力を供給する定電流源を選択することを特徴とする発振回路。
【請求項５】
請求項１において、
前記定電流源は、
前記第１の半導体スイッチング素子と並列に接続され異なる定電流を供給する複数の定電流源と、
前記第２の半導体スイッチング素子と並列に接続され異なる定電流を供給する複数の定電流源と、
を含み、
前記選択回路は、
前記複数の定電流源から、安定発振に必要な不足電力を供給する定電流源を選択することを特徴とする発振回路。
【請求項６】
請求項1〜５のいずれかにおいて、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路を含み、
前記信号反転増幅器は、
前記第１の半導体スイッチング素子を含む第１の回路と、
前記第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記第１の半導体スイッチング素子は、
第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動するように構成され、
前記第２の半導体スイッチング素子は、
前記第１の電位と異なる第２の電位側へ接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動するように構成されることを特徴とする発振回路。
【請求項７】
請求項１〜６のいずれかにおいて、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子が、共通オン期間を持たないように、それぞれがオフ駆動されるオフ領域は、
サブ閾値電流の流れるサブ閾値領域を含むことを特徴とする発振回路。
【請求項８】
請求項１〜７のいずれかにおいて、
前記第１の半導体スイッチング素子の閾値電圧の絶対値を｜Ｖ１｜、第２の半導体スイッチング素子の閾値電圧の絶対値を｜Ｖ２｜とし、信号反転増幅器の電源電圧の絶対値を｜Ｖreg｜とすると、
前記第１及び第２の半導体スイッチング素子の閾値電圧の絶対値の和が、次式を満足するように設定され、
｜Ｖreg｜≦  ｜Ｖ１｜  ＋  ｜Ｖ２｜
さらに、前記第１及び第2の半導体スイッチング素子の各閾値電圧の絶対値は、それぞれ次式で示すように信号反転増幅器の電源電圧の絶対値を下回る値となるように設定されている
｜Ｖreg｜＞  ｜Ｖ１｜
｜Ｖreg｜＞  ｜Ｖ２｜
ことを特徴とする発振回路。
【請求項９】
請求項１〜８のいずれかにおいて、
前記第１および第２の半導体スイッチング素子は、
異なる導電型の電界効果トランジスタ素子を用いて構成されたことを特徴とする発振回路。
【請求項１０】
請求項１〜９のいずれかにおいて、
発振回路の水晶振動子として、機械振動のし易さを表す指数Ｑ値の高いものを使用することを特徴とする発振回路。
【請求項１１】
請求項１０において、
前記Ｑ値は次式で表され、その値は１００００以上であることを特徴とする発振回路。
Ｑ=α／Ｒｘｔ
Ｒｘｔ：水晶振動子の抵抗成分
α：係数
【請求項１２】
請求項１〜１１のいずれかにおいて、
前記各半導体スイッチング素子の閾値電圧ＶTは、シリコン結晶表面の伝導型が完全に反転するときのゲート電圧として次式で表されることを特徴とする発振回路。
ＶT＝２φE＋[２・εS・ｑ・ＮA・(２φE)]1/2／(εS／d)
φE：フェルミ電位
εS：εsi（シリコンの比誘電率）×ε0（真空の誘電率）
ｑ：電子の電荷
ＮA：基板濃度
ｄ：酸化膜厚み
【請求項１３】
請求項1〜１２のいずれかの発振回路を備えたことを特徴とする電子回路。
【請求項１４】
請求項1〜１２のいずれかの発振回路を含んで構成されることを特徴とする半導体装置。
【請求項１５】
請求項1〜１２のいずれかの発振回路を含んで構成されることを特徴とする電子機器。
【請求項１６】
請求項1〜１２のいずれかの発振回路を含んで構成されることを特徴とする時計。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振回路、これを用いた電子回路、半導体装置、電子機器および時計に関する。
【０００２】
【背景技術】
従来より、携帯用の腕時計や、携帯用の電話、コンピュータ端末などには、発振回路が広く用いられている。このような携帯型の電子機器では、消費電力を節約し、電池の長寿命化を図ることが必要となる。
【０００３】
前記水晶発振回路は、信号反転増幅器と、水晶振動子を備えたフィードバック回路とを含んで構成される。前記信号反転増幅器は、一対のトランジスタを含み、各トランジスタは、例えばそのゲートが入力側、ドレインが出力側として用いられる。この場合、前記各トランジスタは、それらのドレイン側が互いに接続され、それらのソース側が、それぞれアース、電源電圧側へ接続されている。
【０００４】
以上の構成の水晶発振回路では、信号反転増幅器に電源電圧を印加すると、信号反転増幅器の出力が１８０度位相反転されて前記各トランジスタのゲートにフィードバック入力される。このフィードバック動作により、信号反転増幅器を構成するトランジスタが交互にオンオフ駆動され、水晶発振回路の発振出力が次第に増加し、ついには振動子が安定した振動を行うようになる。
【０００５】
【発明が解決しようとする課題】
しかし、従来の水晶発振回路では、信号反転増幅器に印加する電圧Ｖregの絶対値を、次式に示すように各トランジスタの閾値電圧ＶTP、ＶTNの絶対値の合計値以上に設定していた。
【０００６】
｜Ｖreg｜  ＞  ｜ＶTP｜  ＋  ｜ＶTN｜    ……  （１）
本発明者は、これが、信号反転増幅器内を高電位側から低電位側へショート電流ＩSが流れる原因となり、回路全体の電力消費の節減を図る上での問題となっていることを見出した。
【０００７】
そして、前記信号反転増幅器に流れるショート電流を制限するために、信号反転増幅器を構成する第１の半導体スイッチング素子及び第２の半導体スイッチング素子が、共通オン期間を持たないように駆動される発振回路についての開発（特願平９−８７７６３）を行い、信号反転増幅器に流れるショート電流を低減し、少ない電力消費で発振することができる発振回路を実現している。
【０００８】
本発明の目的は、信号反転増幅器に流れるショート電流をさらに低減し、少ない電力消費でより安定して発振することができる発振回路、電子回路、半導体装置、電子機器および時計を提供することにある。
【０００９】
【課題を解決するための手段】
（１）前記目的を達成するため、本発明の発振回路は、
第１の半導体スイッチング素子と、第２の半導体スイッチング素子を有する信号反転増幅器を含み、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子は、前記信号反転増幅器に流れるショート電流を制限するために、共通オン期間を持たないように駆動される。
【００１０】
このような構成とすることにより、前記信号反転増幅器に流れるショート電流を制限することができ、これにより、少ない電力消費で発振することができる発振回路を得ることができる。
【００１１】
本発明の発振回路の特徴は、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子の少なくとも一方と並列に定電流源を接続し、前記定電流源から安定発振に必要な不足電力を供給することにある。
【００１２】
以上の構成とすることにより、量産時のばらつきに起因して、安定発振に必要な電力が不足した場合でも、その不足分を半導体スイッチング素子と並列接続された定電流源から供給し、安定発振を行うことができる。これにより、量産時のばらつきに影響をされることなく、安定発振可能な低消費電力型の発振回路を得ることができる。
【００１３】
（２）また、本発明の発振回路は、
第１の半導体スイッチング素子と、第２の半導体スイッチング素子を有する信号反転増幅器を含み、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子は、前記信号反転増幅器に流れるショート電流を制限するために、共通オン期間を持たないように駆動される。
【００１４】
以上の構成とすることにより、信号反転増幅器に流れるショート電流を制限することができ、これにより、少ない電力消費で発振することができる発振回路を得ることができる。
【００１５】
本発明の発振回路の特徴は、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子の少なくとも一方と並列に接続され異なる定電流を供給する複数の定電流源と、
前記複数の定電流源から、安定発振に必要な不足電力を供給する定電流源を選択する選択回路と、
を含むことにある。
【００１６】
以上の構成とすることにより、製造時のばらつきが一様でない場合であっても、ばらつきの程度に応じた不足電力を供給できる最適な定電流源の選択が可能となる。この結果、製造時のばらつきにより、安定発振に必要な不足電力が変化した場合でも、常に適切な不足電力を供給することで、少ない電力消費でより安定した発振が可能な発振回路を実現できる。
【００１７】
（３）本発明において、
信号反転増幅器の電源電圧の絶対値は、安定発振に必要な電力を供給するための必要最小の値に設定されることが好ましい。
【００１８】
（４）本発明において、
安定発振に必要な信号反転増幅器の最小電源電圧の絶対値と、信号反転増幅器の電源電圧の量産時におけるばらつき幅の値だけ前記最小電源電圧の絶対値より小さな第1の電源電圧の絶対値との間の値に、
前記信号反転増幅器の設計狙い電源電圧の絶対値が設定され、
前記選択回路は、
実量産時における信号反転増幅器の電源電圧の値に対応して、安定発振に必要な不足電力を供給する定電流源を選択することが好ましい。
【００１９】
また、本発明において、
前記定電流源は、
前記第１の半導体スイッチング素子と並列に接続され異なる定電流を供給する複数の定電流源と、
前記第２の半導体スイッチング素子と並列に接続され異なる定電流を供給する複数の定電流源と、
を含み、
前記選択回路は、
前記複数の定電流源から、安定発振に必要な不足電力を供給する定電流源を選択することが好ましい。
【００２０】
以上の構成とすることにより、量産時にばらつきが発生した場合でも、発振回路を、安定発振するために必要な電圧に極めて近い低電圧で、発振回路をより効果的に省電力駆動することができる。
【００２１】
（５）本発明において、
前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子が、共通オン期間を持たないように、それぞれがオフ駆動されるオフ領域は、
サブ閾値電流の流れるサブ閾値領域を含むことが好ましい。
【００２２】
（６）信号反転増幅器を構成する前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子が、前記信号反転増幅器に流れるショート電流を制限するために、共通オン期間を持たないように駆動される発振回路の具体例を説明する。
【００２３】
（６−１）このような本発明の構成の一態様として、本発明の発振回路は、
前記第１の半導体スイッチング素子の閾値電圧の絶対値と、第２の半導体スイッチング素子の閾値電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値、好ましくはこの絶対値を超えた値に設定され、前記信号反転増幅器に流れるショート電流を制限する。
【００２４】
さらに本発明の発振回路は、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路を含み、
前記信号反転増幅器は、
前記第１の半導体スイッチング素子を含む第１の回路と、
前記第２の半導体スイッチング素子を含む第２の回路と、
を含み、
前記第１の半導体スイッチング素子は、
前記第１の電位側に接続され、前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動するように構成され、
前記第２の半導体スイッチング素子は、
前記第１の電位と異なる第２の電位側へ接続され、前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動するように構成され、
前記第１の半導体スイッチング素子の閾値電圧の絶対値と、第２の半導体スイッチング素子の閾値電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定され、前記信号反転増幅器に流れるショート電流を制限する。
【００２５】
本発明の水晶発振回路は、信号反転増幅器に電圧を印加すると、水晶振動子の励振駆動が開始される。信号反転増幅器の出力は、フィードバック回路により位相反転されてフィードバック入力される。そして、このフィードバック入力信号が、信号反転増幅器により反転増幅されて、出力されるという動作を繰り返して行う。
【００２６】
このとき、信号反転増幅器を構成する第１、第２の半導体スイッチング素子は、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する。
【００２７】
本発明では、前記第１、第２の半導体スイッチング素子の閾値電圧の絶対値の和が、信号反転増幅器の電源電圧の絶対値以上の値に設定されている。このため、回路駆動時に第１、第２の半導体スイッチング素子が同時にオン駆動されることが避けられ、この結果、信号反転増幅器に流れるショート電流を大幅に制限し、低消費電力化を図ることができる。
【００２８】
特に、本発明によれば、前記閾値電圧の条件を満足するように、第１、第２のトランジスタを製造することで、ショート電流対策を済ませてしまうことができ、ショート電流対策用の特別な回路部品が不要となる。これにより、回路全体の集積度を低下させることなく、水晶発振回路の低消費電力化を図ることが可能となる。
【００２９】
なお、本発明において、前記第１、第２の半導体スイッチング素子の閾値電圧の絶対値は、いずれも信号反転増幅器の電源電圧の絶対値を下回る値に設定する必要がある。
【００３０】
本発明において、
前記第１の半導体スイッチング素子の閾値電圧の絶対値を｜Ｖ１｜、第２の半導体スイッチング素子の閾値電圧の絶対値を｜Ｖ２｜とし、信号反転増幅器の電源電圧の絶対値を｜Ｖreg｜とすると、
前記第１及び第２の半導体スイッチング素子の閾値電圧の絶対値の和が、次式を満足するように信号反転増幅器の電源電圧の絶対値以上の値に設定され、
｜Ｖreg｜≦  ｜Ｖ１｜  ＋  ｜Ｖ２｜
さらに、前記第１及び第2の半導体スイッチング素子の各閾値電圧の絶対値は、それぞれ次式で示すように信号反転増幅器の電源電圧の絶対値を下回る値となるように設定されている。
【００３１】
｜Ｖreg｜＞  ｜Ｖ１｜
｜Ｖreg｜＞  ｜Ｖ２｜
（６−２）また、本発明の構成の他の態様として、本発明の発振回路は、
前記第１の半導体スイッチング素子および第２の半導体スイッチング素子のゲートに、第１の直流バイアス電圧および第２の直流バイアス電圧を印加するバイアス回路を含み、
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、
第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【００３２】
更に本発明の発振回路は、
前記信号反転増幅器の出力側と入力側との間に接続された水晶振動子を有し、前記信号反転増幅器の出力信号を位相反転して、前記信号反転増幅器にフィードバック入力するフィードバック回路と、
前記信号反転増幅器に直流バイアス電圧を印加するバイアス回路と、
を含み、
前記信号反転増幅器は、
前記第１の半導体スイッチング素子を含み、第１の電位側に接続された第１の回路と、
前記第２の半導体スイッチング素子を含み、前記第１の電位と異なる第２の電位側へ接続された第２の回路と、
を含み、
前記第１の半導体スイッチング素子は、
第１の電位側に接続され、ゲートに入力される前記フィードバック入力によりオンオフ駆動され前記水晶振動子を励振駆動するように構成され、
前記第２の半導体スイッチング素子は、
前記第１の電位と異なる第２の電位側へ接続され、ゲートに入力される前記フィードバック入力により前記第１の半導体スイッチング素子と異なるタイミングでオンオフ駆動され前記水晶振動子を励振駆動するように構成され、
前記バイアス回路は、
前記第１の半導体スイッチング素子のゲートに、第１の直流バイアス電圧を印加する第１のバイアス回路と、
前記第２の半導体スイッチング素子のゲートに、第２の直流バイアス電圧を印加する第２のバイアス回路とを、含み、
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、
前記第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせることを特徴とする。
【００３３】
本発明によれば、信号反転増幅器を構成する第１、第２の半導体スイッチング素子のゲートに、それぞれ第１、第２の直流バイアス電圧が印加される。
【００３４】
前記第１の直流バイアス電圧および第２の直流バイアス電圧は、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子が共通オン期間を持たない値に、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートに入力される前記信号反転増幅器のフィードバック入力の直流電位を個別にシフトさせる。
【００３５】
以上の構成を採用することにより、本発明によれば、信号反転増幅器を構成する第１、第２の半導体スイッチング素子が、前記フィードバック入力により互いに異なるタイミングでオンオフ駆動され、前記水晶振動子を励振駆動する際に、第１、第２の半導体スイッチング素子が、共にオンする共通オン期間が発生しない。このため、信号反転増幅器に流れるショート電流を大幅に低減し、少ない電力消費で安定発振できる水晶発振回路を得ることが可能となる。
【００３６】
特に、本発明によれば、第１、第２の半導体スイッチング素子の各閾値電圧の絶対値が小さい場合でも、信号反転増幅器のショート電流を低減することができる。このため、水晶発振回路の電源電圧をその分低い値にすることができ、この面からも、発振回路の低消費電力化を図ることが可能となる。
【００３７】
ここにおいて、前記第１の直流バイアス電圧は、前記第１の電位に設定され、前記第２の直流バイアス電圧は、前記第２の電位に設定されることが好ましい。
【００３８】
このような直流バイアス電圧の印加により、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の各ゲートへのフィードバック入力の直流電位が、個別に電源の第１の電位、第２の電位側にシフトされる。これにより、簡単な回路構成で、確実に信号反転増幅器のショート電流を低減することが可能な水晶発振回路を得ることができる。
【００３９】
（７）本発明において、
発振回路の水晶振動子として、機械振動のし易さを表す指数Ｑ値の高いものを使用することが好ましい。
【００４０】
さらに、前記Ｑ値は次式で表され、その値は１００００以上であることが好ましい。
【００４１】
Ｑ=α／Ｒｘｔ
Ｒｘｔ：水晶振動子の抵抗成分
α：係数
（８）本発明において、
前記各半導体スイッチング素子の閾値電圧ＶTは、例えば、シリコン結晶表面の伝導型が完全に反転するときのゲート電圧として次式で表される。
【００４２】
ＶT＝２φE＋[２・εS・ｑ・ＮA・(２φE)]1/2／(εS／d)
φE：フェルミ電位
εS：εsi（シリコンの比誘電率）×ε0（真空の誘電率）
ｑ：電子の電荷
ＮA：基板濃度
ｄ：酸化膜厚み
（９）また、本発明において、前記第１および第２の半導体スイッチング素子は、
異なる導電型の電界効果トランジスタ素子を用いて構成することができる。
【００４３】
また、本発明の電子回路は、
前述した本発明の発振回路を備えたことを特徴とする。
【００４４】
また、本発明の半導体装置は、
前述した本発明の発振回路または電子回路を含んで構成されることを特徴とする。
【００４５】
また、本発明の発明の電子機器は、
前述した本発明の発振回路または電子回路を含んで構成されることを特徴とする。
【００４６】
このようにすることにより、例えば携帯電話や、携帯型のコンピュータ端末などの携帯用電子機器の電力消費を低減し、内蔵された電池や、バッテリー等の２次電池の電力消費を小さくすることが可能となる。
【００４７】
また、本発明の時計は、
前述した本発明の発振回路または電子回路を含んで構成されることを特徴とする。
【００４８】
このようにすることより、消費電力の小さな携帯用時計を実現することができ、この結果、使用する電池をさらに小さなものとして時計全体の小型化を図ることが可能となり、また、同一の容量の電池を使用する場合には、電池の長寿命化を図ることが可能となる。
【００４９】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づき詳細に説明する。
【００５０】
（１）第１の実施の形態
（１−１）基本構成
図１には、本発明の第１の実施の形態にかかる水晶発振回路が示されている。本実施の形態の水晶発振回路は、クォーツタイプの腕時計に使用される水晶発振回路である。
【００５１】
本実施の形態の水晶発振回路は、信号反転増幅器３０と、フィードバック回路と、を含んで構成される。前記フィードバック回路は、水晶振動子１０と、抵抗１４と、位相補償用のコンデンサ１６，１８を含んで構成され、信号反転増幅器３０の出力ＶD（ｔ）を１８０度位相反転し、これをゲート信号ＶG（ｔ）として信号反転増幅器３０のゲートへフィードバック入力する。
【００５２】
前記信号反転増幅器３０は、第１の電位側と、これより低い電位の第２の電位側に接続され、両電位の電位差により電力供給を受け駆動されるように構成されている。ここで、前記第１の電位はアース電位ＶDDに設定され、第２の電位は電源回路部６０から供給される負の電源電位Ｖregに設定されている。
【００５３】
前記信号反転増幅器３０は、第１の回路４０と、第２の回路５０とを含んで構成される。
【００５４】
前記第１の回路４０は、第１の半導体スイッチング素子として機能するＰ型の電界効果トランジスタ４２を含んで構成され、このトランジスタ４２のソースは、アース側に接続され、ドレインは出力端子７０側へ接続され、そのゲートには前記フィードバック信号ＶG（ｔ）が印加される。
【００５５】
前記第２の回路５０は、第２の半導体スイッチング素子として機能するＮ型の電界効果トランジスタ５２を含んで構成され、このトランジスタ５２のソースは、電源回路部６０の電源端子側に接続され、ドレインは出力端子７０側へ接続され（ここではトランジスタ４２のドレインに接続されている）、そのゲートには前記フィードバック信号ＶG（ｔ）が印加される。
【００５６】
前記トランジスタ４２としては、Ｐ型でかつエンハンスメントタイプの電界効果型のトランジスタを用られ、前記トランジスタ５２としては、Ｎ型でかつエンハンスメントタイプのトランジスタを用いられている。そして、トランジスタ４２の閾値電圧ＶTP、トランジスタ５２の閾値電圧ＶTNの値は、次式に示すようにそれらの絶対値の合計値が、信号反転増幅器３０に印加される電源電圧（本実施の形態では、アース電位ＶDDを０に設定しているため、電源電圧はアース電位と電源電位の電位差であるＶregとなる）の絶対値以上の値になるように設定されている。
｜Ｖreg｜≦  ｜ＶTP｜  ＋  ｜ＶTN｜     ……（２）
さらに、前記各トランジスタ４２、５２の閾値電圧の絶対値は、それぞれ次式で示すように電源電圧の絶対値を下回る値となるように設定されている。
｜Ｖreg｜＞  ｜ＶTP｜
｜Ｖreg｜＞  ｜ＶTN｜     ……（３）
これにより、本実施の形態の水晶発振回路は、回路駆動時に信号反転増幅器３０へ流れるショート電流の値を大幅に低減し、低消費電力化を図ることができる。
【００５７】
以下にその理由を説明する。
【００５８】
図２には、従来の水晶発振回路のタイミングチャート、図３には、本実施の形態の水晶発振回路のタイミングチャートが示され、横軸は電源回路部６０から電源電圧Ｖregが印加されてからの経過時間、縦軸は信号反転増幅器３０へのフィードバック入力ＶG（ｔ）、各トランジスタ４２、５２のオン、オフ状態をそれぞれ表している。
【００５９】
前述したように、従来の水晶発振回路では、信号反転増幅器３０を構成する２つのトランジスタ４２、５２の閾値電圧は、前記（１）式を満足するように設定されていた。この場合、各トランジスタ４２、５２の閾値電圧と、アース電位ＶDD、電源電位Ｖregとの関係を図示すると、図４に示すようになる。即ち、信号反転増幅器３０へのフィードバック入力ＶG（ｔ）の値が、前記両閾値電圧ＶTP、ＶTNの電位に対し、
ＶTP＞ＶG（ｔ）＞ＶTN
の範囲の値をとると、両トランジスタ４２、５２が共にオンされるショート領域が存在する。
【００６０】
従って、図２に示すよう、フィードバック信号ＶG（ｔ）より各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオン駆動されてしまう共通オン期間が周期的に発生し、高電位（ＶDD）から低電位（Ｖreg）側へショート電流が流れてしまい、これが電力消費を低減する上での妨げとなっていた。
【００６１】
これに対し、本実施の形態では、各トランジスタ４２、５２の閾値電圧が、前記（２）式、（３）式を満足するように設定されている。この場合の各閾値電圧と、アース電位ＶDD、電源電位Ｖregとの関係を図示すると、図５に示すようになる。即ち、信号反転増幅器３０へのフィードバック入力ＶG（ｔ）の値が、前記両閾値電圧ＶTP、ＶTNの電位に対し、
ＶTN＞ＶG（ｔ）＞ＶTP
の範囲の値をとると、両トランジスタ４２、５２は、確実にオフされることになり、従来のように両トランジスタ４２、５２が共にオンしてしまう共通オン期間は存在しない。
【００６２】
すなわち、図３に示すよう、フィードバック信号ＶG（ｔ）により各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオンされる期間が存在しなくなり、従来問題になっていたショート電流を大幅に低減し、水晶発振回路の消費電力を少なくすることができる。
【００６３】
特に、本実施の形態では、信号反転増幅器３０のショート電流対策を、回路の部品点数を増やすことなく行うことができる。
【００６４】
また、本実施の形態では、前記各トランジスタ４２、５２の閾値電圧の絶対値が前記（３）式に示すように電源電圧Ｖregの絶対値より小さな値に設定されている。これにより、水晶発振回路の安定した発振動作を維持しつつ、低消費電力化を実現することができる。
【００６５】
すなわち、水晶発振回路において信号反転増幅器３０のフィードバック信号ＶG（ｔ）の振幅の絶対値は、信号反転増幅器の電源電圧Ｖregの絶対値を上回ることはない。このため、各トランジスタ４２、５２の閾値電圧の絶対値を前記（３）式を満足するように設定することにより、各トランジスタ４２、５２を安定して交互にオンオフ駆動させることができる。
【００６６】
本発明者らの実験によれば、絶対値が０．９ボルトの電源電圧Ｖregを用いて発振回路を駆動した際、各トランジスタ４２、５２の閾値電圧の絶対値の和を次式で示す範囲において変化させても良好な発振状態を維持でき、低消費電力化が可能であることが確認された。
【００６７】
１．４ボルト  ＞  ｜ＶTP｜  ＋  ｜ＶTN｜  ＞  ０．９ボルト
さらに、本実施の形態では、以下の理由から、トランジスタ４２、５２のオフリーク電流を小さくでき、この面からも、回路全体の消費電力を低減することができる。
【００６８】
図６は、エンハンスメント型トランジスタのドレイン電流ＩDとゲート・ソース間電圧ＶGSとの関係を表す特性図である。同図に示すよう、エンハンスメント型のトランジスタでは、ＩD−ＶGSの特性カーブは、閾値電圧を低くするに従い、左側にシフトし、図中破線で示すようにそのオフリーク電流が増大する（同図においてＶGSが閾値電圧ＶTH以下でトランジスタがオフしているとき、図中破線で示すようにこのトランジスタに流れる電流ＩDがオフリーク電流となる）。
【００６９】
従って、従来の発振回路のように、トランジスタ４２、５２の閾値電圧を低く設定すると、閾値電圧以下でのオフリーク電流が大きくなり、その分、消費電力が大きくなる。
【００７０】
これに対し本実施の形態では、（２）式で示すように各トランジスタ４２、５２の閾値電圧を大きな値に設定するため、各トランジスタ４２、５２を介して流れるオフリーク電流の値を大幅に小さくなり、回路全体の消費電力を低減することができる。
（１−２）ＯＦＦ領域の説明及び安定発振のための構成
次に、▲１▼具体的なＰｃｈ、Ｎｃｈトランジスタ４２、５２のＯＦＦ領域の定義について説明し、さらに、▲２▼信号反転増幅器３０のＰｃｈ、ＮｃｈトランジスタのＯＦＦ領域での安定発振について説明する。
【００７１】
▲１▼まず、Ｐｃｈ、Ｎｃｈトランジスタ４２、５２のＯＦＦ領域の定義を図９を参照して説明する。
【００７２】
Ｐｃｈトランジスタ４２のゲート電圧をＶGP、ソース電圧をＶSP、閾値電圧を
0003940879.tif 000002
ート・ソース電位差ＶGSPは、次式で表される。
【００７３】
0003940879.tif 000003
そして、Ｐｃｈトランジスタ４２のＯＦＦ領域は、次のａ式の条件を満足する、図９の、|ＶGP｜＜|ＶTP｜の領域１０００，１１００として定義される。
【００７４】
0003940879.tif 000004
【００７５】
ここで閾値電圧ＶTPは、シリコン結晶表面の伝導型が完全に反転するときのゲート電圧ＶGPとして定義され、以下の式で表される。
【００７６】
ＶTP＝２φE＋[２・εS・ｑ・ＮA・(２φE)]1/2／(εS／d)・・・ｂ式
φE：フェルミ電位
εS：εsi（シリコンの比誘電率）×ε0（真空の誘電率）
ｑ：電子の電荷
ＮA：基板濃度
ｄ：酸化膜厚み
次に、ＯＦＦ領域の一部を構成するサブ閾値領域１１００について説明する。
【００７７】
上記ａ式を満足するＯＦＦ領域では、シリコン結晶表面の伝導型が僅かしか反転せず、キャリア密度に勾配がある時、密度の高いところから低い方へキャリアが動く「キャリアの拡散」により、ドレイン電流ＩD(トランジスタのＯＦＦ電流)が流れる。このドレイン電流は、サブ閾値電流といわれ、以下の式で表される。
【００７８】
ＩD＝α・ｅｘｐ[ｑ・（ＶGP−ＶTP)／ｋ・Ｔ)]・・・ｃ式
α：係数    ｋ：ボルツマン定数    Ｔ：絶対温度
図９において、この電流が流れる領域１１００はサブ閾値領域とよばれ、ＯＦＦ領域の一部を構成する。
【００７９】
Ｎｃｈトランジスタ５２のＯＦＦ領域についても、Ｐｃｈトランジスタ４２と同様であるので、ここではその説明は省略する。
【００８０】
なお、上記各トランジスタ４２、５２のＯＦＦ領域の説明は、後述する各実施の形態にも適用できる。
【００８１】
▲２▼次に、Ｐｃｈ、Ｎｃｈトランジスタ４２、５２の共通ＯＦＦ領域での発振継続性について説明する。
【００８２】
▲２▼−１．  信号反転増幅器３０の駆動領域において、Ｐｃｈ、Ｎｃｈトランジスタ４２、５２が同時にＯＦＦする事があっても、上記▲１▼のサブ閾値領域１１００においてサブ閾値電流ＩD(トランジスタのＯＦＦ電流)が流れる。このため、この電流ＩDに応じた電源Ｖregからの電力供給により、発振継続が可能となる。
【００８３】
▲２▼−２．  更に、本実施の形態では、水晶振動子１０として、機械振動のし易さを表す指数Ｑ値の高いものを使用する。これにより、水晶振動子１０の慣性振動が大きくなる。このため、上記▲１▼のサブ閾値領域において、電源回路部６０からの電力供給が少なくても、より安定した発振継続が可能となる。Ｑ値は以下の式で表される。
【００８４】
Ｑ=α／Ｒｘｔ
Ｒｘｔ：水晶振動子の抵抗成分
α：係数
Ｑ値は１００００以上あることが望ましい。
（１−３）更なる低消費電力化のための構成
以下の式を満足しながら、更なる低消費電流化を図るには、トランジスタ４２、５２の閾値電圧ＶTP、ＶTNは低くせず、定電圧Ｖregを極限まで低下させなくてはならない。
【００８５】
0003940879.tif 000005
すなわち、図１０に示すように、閾値電圧を低下させると、サブ閾値領域１１００でのドレイン電流ＩDは、ｃ式から明らかなように指数的に増加する。このため、閾値電圧を低下させることは、好ましくない。
【００８６】
図１１、図１２は、Ｖregのみを変化させたものであり、図１１のＶreg1と図
0003940879.tif 000006
において、閾値電圧は同じ)
0003940879.tif 000007
印３０００方向へシフトする。
【００８７】
図１１、１２において、信号反転増幅器３０の直流バイアス電圧ＶDCに対するドレイン電流ＩDCを比較すると、ＩDC1＞ＩDC2となる。従って、定電圧｜Ｖreg｜の絶対値を低下させると消費電流が低減できることになる。
【００８８】
そこで課題になるのは、極限の低消費電流化を狙って、設計段階で図１２のように設計しても、定電圧及び閾値電圧は量産時に各製品毎にバラツキが発生してしまうことである。
【００８９】
これにより、定電圧Ｖreg2は、その設計値より定電圧が更に小さくなったり、或は、閾値電圧ＶTP、ＶTNも、その設計値よりその値が大きくなる可能性がある。そうなると、前述したｃ式から明らかなように、サブ閾値領域でのドレイン電流が小さくなり過ぎて安定発振が不可能となってしまう。
【００９０】
例えば、図１４Ａに示すように、安定発振に必要な最小定電圧をＶreg-A、量産時における定電圧のばらつき幅をΔＶregとする。そして、定電圧の設計狙い値を、上記最小定電圧Ｖreg-Aとして製品を設計すると、実際に製造された製品の定電圧の値は
最小値Ｖreg-min＝Ｖreg-A−（ΔＶreg／２）と、
最大値Ｖreg-max＝Ｖreg-A＋（ΔＶreg／２）と、
の間で変動する。従って、量産時に各製品毎にバラツキが発生し、定電圧Ｖregが設計値Ｖreg-Aより小さくなると、安定発振が不可能となってしまう。
【００９１】
このような課題を解決するために、本実施の形態では図１のような回路構成を採用する。
【００９２】
すなわち、量産時のバラツキに起因して、サブ閾値領域でのドレイン電流ＩDが小さくなり、安定発振に必要な電力が不足しても、その不足分を各トランジスタ４２、５２と並列に接続された定電流源６００、６１０の電流により補う構成を採用する。
【００９３】
サブ閾値領域の動作電流はＮｃｈトランジスタ５２の場合は、トランジスタ５２のサブ閾値電流ＩDと定電流源６１０の電流Ｉ２の和になる。その反対にＰｃｈトランジスタ４２の場合は、トランジスタ４２のサブ閾値電流ＩDと定電流源６００の電流Ｉ１の和になる。
【００９４】
これにより、量産バラツキにより設計段階で設定した値Ｖreg-Aより実際のＶregが小さくなったり、或は、ＶTP、ＶTNが高くなってサブ閾値領域でのドレイン電流が小さくなっても、安定発振が可能となる。
（２）第２の実施の形態
（２−１）定電圧の設計狙い値の変形例
Ｖreg、ＶTP、ＶTNの量産バラツキといっても様々である。例えば上記とは逆に、Ｖregが高く、或は、ＶTP、ＶTNが低くなる場合もある。つまりサブ閾値領域でのドレイン電流が充分大きくなり、定電流源６００、６１０の電流が安定発振に必要でない場合もある。
【００９５】
例えば、図１４Ａに示すように、定電圧の設計狙い値を上記最小定電圧をＶreg-Aとして製品を設計すると、量産時のバラツキにより、定電圧Ｖregが設計値Ｖreg-Aより大きく、電力供給が過剰になる場合もある。この場合には、定電流を全てカットしても低消費電力化を図ることはできない。
【００９６】
このような課題を解決するために、本実施の形態では、例えば図１４Ｂに示すように定電圧の設計狙い値がＶreg-Bとなるように製品を設計する。
【００９７】
すなわち、安定発振に必要な最小定電圧Ｖreg-Aの絶対値と、定電圧の量産時におけるばらつき幅ΔＶregの値だけ前記最小定電圧の絶対値より小さな第1の定電圧Ｖreg-MINの絶対値との間の値に、定電圧の設計狙い値Ｖreg-Bが設定される。ここでは、
設計狙い値Ｖreg-B＝（最小定電圧Ｖreg-A）−（ΔＶreg／２）
の値に設定されている。
【００９８】
そして、安定発振に必要な電力が不足しても、その不足分を各トランジスタ４２、５２と並列に接続された定電流源６００、６１０の電流により補う構成を採用する。
【００９９】
これにより、量産時のバラツキにより、定電圧Ｖregが変動しても、安定発振と低消費電力化を図ることができる。
【０１００】
（２−２）本実施の形態では、量産時のバラツキによる定電圧Ｖregの変動に対し、よりきめこまかく対処するために、本実施の形態では、図１３の回路構成を採用する。本実施の形態では、例えば図１４Ｂに示すように、安定発振に必要な最小定電圧Ｖreg-Aの絶対値と、定電圧の量産時におけるばらつき幅ΔＶregの値だけ前記最小定電圧の絶対値より小さな第1の定電圧Ｖreg-MINの絶対値との間の値に、定電圧の設計狙い値Ｖreg-Bがなるように製品を設計することが好ましい。
【０１０１】
本実施の形態の発振回路は、量産バラツキに対応するため複数の定電流源６００−１、６００−２、６００−３、６１０−１、６１０−２、６１０−３と、定電流源の選択回路とを有する。そして、安定発振を可能とする定電流源の電流値の最適化を、ＩＣ製造工程(検査工程)で行ない、前述した図１に示す回路を構成する。
【０１０２】
具体的には、トランジスタ４２と並列に、複数の第１の定電流源６００−１、６００−２、６００−３を接続するとともに、トランジスタ５２と並列に複数の第２の定電流源６１０−１、６１０−２、６１０−３を接続する。
【０１０３】
前記定電流源の選択回路は、以下のように構成される。
【０１０４】
すなわち、これら各トランジスタ６００−１、６００−２、６００−３、６１０−１、６１０−２、６１０−３とそれぞれ直列に、定電流源選択用のスイッチング素子６０２−１、６０２−２、６０２−３、６１２−１、６１２−２、６１２−３を接続する。
【０１０５】
記憶回路６２０には、外部入力信号ＩＮ１、ＩＮ２、ＩＮ３のいずれかの信号が入力される。そして、記憶回路６２０は、外部入力信号に基づき、前記３種類の選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３のいずれか１つを選択的に出力する。
【０１０６】
そして、記憶回路６２０から出力される３種類の選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３を、それぞれ各スイッチング素子６０２−１、６０２−２、６０２−３のゲートに入力するとともに、インバータ６１４−１、６１４−２、６１４−３を介して、各スイッチング素子６１２−１、６１２−２、６１２−３のゲートに入力する。
【０１０７】
従って、選択信号ＳＥＬ１が出力された場合には、１組のトランジスタ６０２−１、６１２−１がＯＮされ、１組の定電流源６００−１、６１０−１が択一的に選択される。
【０１０８】
同様に、選択信号ＳＥＬ２、ＳＥＬ３がそれぞれ出力された場合には、他の組の定電流源６００−２、６１０−２が択一的に選択され、または定電流源６００−３、６１０−３が択一的に選択されることになる。
【０１０９】
以下に、図１３の詳細を説明する。
【０１１０】
定電流源６００−１、６００−２、６００−３、６１０−１、６１０−２、６１０−３から供給される定電流は、以下の関係に設定される。
【０１１１】
Ｉ11＞Ｉ12＞Ｉ13、Ｉ21＞Ｉ22＞Ｉ23
ＩＣの検査工程において最初に、サブ閾値領域でのドレイン電流ＩDを測定する。
【０１１２】
その測定の結果、安定発振に必要なドレイン電流ＩDの不足分を判定し、不足電流を補充するために必要な定電流源を選択するための外部信号を記憶回路６２０へ入力する。例えば記憶回路６２０への外部入力信号としてＩＮ１＝Ｌｏｗ、ＩＮ２＝Ｈｉｇｈ、ＩＮ３＝Ｈｉｇｈレベルを入力する。それに応じて記憶回路６２０はＳＥＬ１＝Ｌｏｗ、ＳＥＬ２＝Ｈｉｇｈ、ＳＥＬ３＝Ｈｉｇｈを出力し、電流の大きな定電流源６００−１、６１０−１を選択する。
【０１１３】
なお、測定の結果、ドレイン電流ＩDが大きく安定発振に補足電流が全く必要ないと判断された場合には、外部入力信号としてＩＮ１＝Ｈｉｇｈ、ＩＮ２＝Ｈｉｇｈ、ＩＮ３＝Ｈｉｇｈレベルを入力する。それに応じて記憶回路６２０は、ＳＥＬ１＝Ｈｉｇｈ、ＳＥＬ２＝Ｈｉｇｈ、ＳＥＬ３＝Ｈｉｇｈを出力し、定電流源６００、６１０を選択しない。
【０１１４】
この様にして、量産バラツキに対応して安定発振に必要な定電流源の電流値を最適化する。
【０１１５】
なお、図１３の回路は、定電流源６００と定電流源６１０を対として、８通りの組み合わせで定電流源を選択することもでき、また、外部入力信号を３つから６つに増して、定電流源６００と定電流源６１０を各々個別に選択させる事も可能である。(ＶTP、ＶTNの量産バラツキは一方向ではないため。)
又、図１、図１３の回路は、定電流源６００と定電流源６１０を有するが、ＩＣ製造プロセスによっては、ＰｃｈトランジスタとＮｃｈトランジスタのサブ閾値領域でのドレイン電流特性が両者異なる場合もある。
【０１１６】
この場合、必要に応じて安定発振に必要な補充電流を、定電流源６００或は、定電流源６１０どちらか一方のみから補充するように構成しても良い。
【０１１７】
また、上記実施の形態では、発振回路が複数の定電流源を有し、ＩＣ検査工程で何れかの定電流源を選択する方式について説明したが、変形例として、１つの定電流源を持ち、ＩＣ検査工程で定電流源の電流能力そのものを調整する構成を採用しても良い。例えば、定電流源を構成するＦＥＴのバックゲート効果を利用して、ＦＥＴの閾値を変え、ドレイン電流として供給される定電流の値を制御するようにしてもよい。
【０１１８】
また記憶回路６２０は、ＥＥＰＲＯＭ、強誘電体メモリ、不揮発性メモリ、ＦＵＳＥ或はレーザーカットタイプのメモリ等で構成することができる。
▲３▼  次に、本発明の条件（２）式、（３）式を満足させた時のＶTP、ＶTNの関係について説明する。前記第１、第２の実施の形態及び後述する第３の実施の形態において、条件（２）式、（３）式におけるＶTP、ＶTNは
0003940879.tif 000008
でも
0003940879.tif 000009
どちらでもよい。
【０１１９】
0003940879.tif 000010
させながら発振開始電圧や発振停止電圧を低下させる場合などがある。
（３）第３の実施の形態
前記第１、２の実施の形態では、各トランジスタ４２、５２の閾値電圧が前記（２）式を満足するように構成し、ショート電流を低減する場合を例にとり説明したが、本実施の形態では、前記各トランジスタ４２、５２が従来のように（１）式に示す条件で形成されている場合でも、各トランジスタ４２、５２のゲートに直流バイアス電圧を印加することにより、前記第１の実施の形態と同様に、信号反転増幅器３０のショート電流を低減可能とするものである。
【０１２０】
図７には、本実施の形態の水晶発振回路が示されており、図８には、そのタイミングチャートが示されている。なお、前記第１、第２の実施の形態の定電流源６００、６１０及び定電流源の選択回路についての構成、並びにその他の構成は本実施の形態にそのまま適用できるため、これらの説明は、ここでは省略する。
【０１２１】
本実施の形態の水晶発振回路は、各トランジスタ４２、５２のの各ゲートに入力される前記信号反転増幅器３０のフィードバック入力ＶG（ｔ）の直流電位を個別にシフトさせる第１のバイアス回路７０、第２のバイアス回路８０を含んで構成される。
【０１２２】
前記各バイアス回路７０、８０は直流成分を除去するためのコンデンサ７２、８２と、直流バイアス電圧印加用の抵抗７４、８４とを含んで構成される。
【０１２３】
前記コンデンサ７２、８２は、ゲート信号ＶG（ｔ）から直流成分を除去し、その信号を対応するトランジスタ４２、５２のゲートへ印加するために用いられる。
【０１２４】
前記抵抗７４はトランジスタ４２のゲートと、アースＶDDとの間に接続され、トランジスタ４２のゲートに入力されるフィードバック入力ＶG（ｔ）の直流電位をアース電位ＶDDまで引き上げる。
【０１２５】
前記抵抗８４は、トランジスタ５２のゲートと電源Ｖregとの間に接続され、トランジスタ５２のゲートに入力されるフィードバック入力ＶG（ｔ）の直流電位を電源電位Ｖregまで引き下げる。
【０１２６】
以上の構成とすることにより、上記の信号反転増幅器３０にフィードバック入力されるゲート信号ＶG（ｔ）は、前記第１、第２のバイアス回路７０、８０によりＶGP（ｔ）、ＶGN（ｔ）に示すように直流電位がＶDD、電源電位Ｖregへと変更された状態で各トランジスタ４２、５２のゲートに印加される。
【０１２７】
従って、各トランジスタ４２、５２が交互にオン、オフ駆動される途中で、両トランジスタ４２、５２が共にオン駆動される期間が存在しなくなり、この結果前記第１の実施の形態と同様に、信号反転増幅器３０内を流れるショート電流を大幅に低減し、低消費電力化を図ることが可能となる。
【０１２８】
特に、本実施の形態では、エンハンスメント型トランジスタ４２、５２の各閾値電圧の絶対値を小さな値としても、ショート電流を低減することができる。この結果、信号反転増幅器３０に印加する電源電圧を小さなものとし、この面からも、消費電力を低減することが可能となる。
【０１２９】
なお、前記第１のバイアス回路７０、第２のバイアス回路８０の印加するバイアス電圧は、各トランジスタ４２、５２が共通オン期間を持たないことを条件として、前記実施の形態以外の電位に、各トランジスタ４２、５２のゲートへのフィードバック入力の直流電位を、個別にシフトさせるように構成してもよい。
【０１３０】
（４）その他の実施の形態
なお、本発明は、前記各実施の形態に限定されるものではなく、本発明の要旨の範囲内で各種の変形実施が可能である。
【０１３１】
例えば、前記実施の形態では、信号反転増幅器３０を構成する第１の回路４０，第２の回路５０を、それぞれ１個のトランジスタを用いて構成する場合を例に取り説明したが、必要に応じ第１，第２の回路４０，５０の機能を損なうことなく、前述以外の回路素子を組み合わせて回路を構成することも可能である。
【０１３２】
また、前記実施の形態の水晶発振回路や、電子回路を含む半導体装置を構成し、これを、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に搭載する事が好ましい。
【０１３３】
また、本実施の形態においては、水晶発振回路を時計用の電子回路に用いる場合を例にとり説明したが、本発明はこれに限らず、これ以外の用途、例えば携帯用の電話機、携帯用のコンピュータ端末およびその他の携帯機器等、電源容量に制約のある携帯用電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【０１３４】
また、前記各実施例では、振動源が水晶振動子である水晶発振回路を例にとり説明したが、本発明の技術は圧電素子を振動子とする圧電モータなどの駆動回路（ドライバー）にも応用が可能である。
【図面の簡単な説明】
【図１】本発明にかかる水晶発振回路の第１の実施の形態の回路図である。
【図２】従来の回路のタイミングチャート図である。
【図３】図１に示す回路のタイミングチャート図である。
【図４】従来の回路の閾値電圧と電源電位、アース電位との関係を表す説明図である。
【図５】第１の実施の形態における閾値電圧と、電源電位、アース電位との関係を表す説明図である。
【図６】エンハンスメント型トランジスタのＶGS−ＩD特性図である。
【図７】本発明の水晶発振回路の第３の実施の形態の回路図である。
【図８】第２の実施の形態のタイミングチャート図である。
【図９】オン領域とオフ領域の説明図である。
【図１０】ＶG−ＩD特性図である。
【図１１】ＶG−ＩD特性図である。
【図１２】ＶG−ＩD特性図である。
【図１３】本発明の水晶発振回路の第２の実施の形態の回路図である。
【図１４】図１４Ａ、図１４Ｂは、定電圧の設計狙い値の説明図である。
【符号の説明】
１０  水晶振動子
１４  フィードバック抵抗
３０  信号反転増幅器
４０  第１の回路
４２  電界効果トランジスタ
５０  第２の回路
５２  電界効果トランジスタ
６０  電源回路部
６００、６１０  定電流源
６２０  記憶回路
【図１】
0003940879.tif 000011
【図２】
0003940879.tif 000012
【図３】
0003940879.tif 000013
【図４】
0003940879.tif 000014
【図５】
0003940879.tif 000015
【図６】
0003940879.tif 000016
【図７】
0003940879.tif 000017
【図８】
0003940879.tif 000018
【図９】
0003940879.tif 000019
【図１０】
0003940879.tif 000020
【図１１】
0003940879.tif 000021
【図１２】
0003940879.tif 000022
【図１３】
0003940879.tif 000023
【図１４】
0003940879.tif 000024