(57)【特許請求の範囲】
【請求項１】
パチンコ球を検出して信号を出力する検出スイッチと、
一定の電圧を前記検出スイッチに供給する駆動系電源と、
前記駆動系電源によって供給される電圧を監視し、この監視電圧が前記検出スイッチのスレショルド電圧に基づき定まる所定の電圧に満たない場合には電圧低下信号を出力する電圧監視手段と、
前記検出スイッチから出力される出力信号と、前記電圧監視手段から出力される前記電圧低下信号とを受ける制御装置と、
前記駆動系電源によって供給される電圧よりも低い電圧を前記制御装置に供給する制御系電源とを備え、
前記制御装置は、遊技中、前記電圧低下信号を受けている間は前記出力信号を無効化し、前記電圧低下信号を受けなくなると前記出力信号を有効化するように制御する構成としたことを特徴とするパチンコ機。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、パチンコ機において、近接スイッチ等から出力される出力信号の誤検出を防止する技術に関する。
【０００２】
【従来の技術】
パチンコ機では、パチンコ球が所定の領域へ入賞又は通過すると、賞品球を払い出したり、図柄表示装置に表示される図柄を変動させたりする。この場合に、パチンコ球の入賞又は通過を検出する検出スイッチとしては、磁性の変化を利用する近接スイッチが一般的に用いられている。
上記の近接スイッチには所定の電圧（例えば、１２〔Ｖ〕）の駆動系電源が常時供給されており、近接スイッチの出力側が分圧回路等を介してパチンコ機内の制御装置に接続されている。このため、上記制御装置には、パチンコ球が通過しない状態ではハイレベルの信号が入力され、パチンコ球が通過するときにはローレベルのパルス信号が入力される。したがって、制御装置内では、近接スイッチから出力される出力信号について負論理で処理し、入賞に対する賞品球の払い出し処理等を行なっていた。
【０００３】
【発明が解決しようとする課題】
しかし、例えば瞬間的な停電のように何らかの原因によって、上記の駆動系電源の電圧が所定の電圧を一時的に下回るが、制御装置に供給される制御系電源の電圧はスレショルド電圧（threshold voltage ）を維持する場合がある。このような場合では、駆動系電源の電圧低下のために近接スイッチから出力される出力信号はローレベルとなる。一方、制御装置では通常の処理が継続して実行される。したがって、制御装置は近接スイッチから出力される出力信号を誤って処理してしまい、例えば入賞装置にパチンコ球が入賞していないにもかかわらず賞品球が払い出されるという問題があった。
本発明はこのような点に鑑みてなされたものであり、電源電圧の低下による誤った出力信号を受けた場合でもパチンコ機の誤作動を防止する信号の誤検出防止装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本出願の請求項１に記載された発明は、パチンコ球を検出して信号を出力する検出スイッチと、一定の電圧を前記検出スイッチに供給する駆動系電源と、前記駆動系電源によって供給される電圧を監視し、この監視電圧が前記検出スイッチのスレショルド電圧に基づき定まる所定の電圧に満たない場合には電圧低下信号を出力する電圧監視手段と、前記検出スイッチから出力される出力信号と前記電圧監視手段から出力される前記電圧低下信号とを受ける制御装置と、前記駆動系電源によって供給される電圧よりも低い電圧を前記制御装置に供給する制御系電源とを備え、前記制御装置は、遊技中、前記電圧低下信号を受けている間は前記出力信号を無効化し、前記電圧低下信号を受けなくなると前記出力信号を有効化するように制御する構成とした。
【０００５】
【作用】
請求項１の発明によれば、例えば瞬間的な停電のような何らかの原因によって、駆動系電源によって供給される電圧が検出スイッチのスレショルド電圧に基づき定まる所定の電圧に満たなくなると、電圧監視手段は電圧低下信号を出力する。制御装置は、遊技中、電圧低下信号を受けている間は出力信号を無効化し、電圧低下信号を受けなくなると出力信号を有効化するように制御を行う。このため、駆動系電源の低下による異常が検出されるので、パチンコ機の誤作動を防止できる。
【０００６】
【実施例】
以下、本発明の一実施例を図面に基づいて説明する。
図２は信号の誤検出防止装置の構成を示すブロック図であって、本発明を実施するために必要な最小限の構成を示す。なお、本実施例では説明を簡単にするために、信号出力手段１０の一つである近接スイッチ２００から出力される出力信号を受けて、賞品球を払い出す処理過程について説明する。
図において、制御装置１００は入力手段３０の一つであって、ＣＰＵ１１０、ＲＯＭ１０２、ＲＡＭ１０４、入力処理回路１１２および出力処理回路１１４によって構成されている。また、電圧監視回路１５０は電圧監視手段２０の一つであって、抵抗Ｒ１０，Ｒ１２によって構成されている。
【０００７】
まず、制御装置１００の構成について説明する。ＣＰＵ１１０は、ＲＯＭ１０２に格納された誤検出防止プログラムに従って賞品球払出装置２１０の動作を制御する。ＲＯＭ１０２には、ＥＰＲＯＭあるいはＥＥＰＲＯＭが使用される。ＲＡＭ１０４はＳＲＡＭ（あるいは、ＤＲＡＭ）やフラッシュＲＡＭ等が使用され、各種のデータあるいは入出力信号が格納される。
また、入力処理回路１１２は後述する電圧監視回路１５０から出力される検出信号と近接スイッチ２００から出力される出力信号を受けて、制御装置１００内で処理可能なデータ形式に変換し、バス１０６を介してＣＰＵ１１０又はＲＡＭ１０４へ転送する。出力処理回路１１４はＣＰＵ１１０からバス１０６を介して送られた指令データに従って、賞品球払出装置２１０に賞品球の払い出しを実行するための払出信号を送る。
なお、上記各構成要素は、いずれもバス１０６に互いに結合されている。
【０００８】
次に、電圧監視回路１５０の構成について説明する。電圧監視回路１５０において、駆動系電源Ｅ２は直列に接続された抵抗Ｒ１０と抵抗Ｒ１２を通じてアースに接続されている。この抵抗Ｒ１０と抵抗Ｒ１２の抵抗値は、駆動系電源Ｅ２が正常の電源電圧（例えば、１２〔Ｖ〕）であるときに、抵抗Ｒ１２の両端にかかる電圧がスレショルド電圧に達するように定められる。そして、抵抗Ｒ１０と抵抗Ｒ１２の間の接続点Ｐ１が入力処理回路１１２に接続され、抵抗Ｒ１２の両端にかかる電圧が検出信号として入力処理回路１１２に入力される。
【０００９】
さらに、近接スイッチ２００の接続構成について説明する。駆動系電源Ｅ２は近接スイッチ２００の一端に接続されており、この近接スイッチ２００の他端は直列に接続された抵抗Ｒ１６と抵抗Ｒ１８を通じてアースに接続されている。抵抗Ｒ１６と抵抗Ｒ１８の間の接続点は、抵抗Ｒ１４を通じて入力処理回路１１２に接続されている。さらに、抵抗Ｒ１４と入力処理回路１１２の接続点にはコンデンサＣの一端が接続され、コンデンサＣの他端はアースに接続されている。
なお、抵抗Ｒ１６と抵抗Ｒ１８は分圧回路を構成し、その抵抗値は駆動系電源Ｅ２が正常の電源電圧であるときに、抵抗Ｒ１８の両端にかかる電圧がスレショルド電圧に達するように定められる。また、抵抗Ｒ１４とコンデンサＣは積分回路を構成し、近接スイッチ２００にパチンコ球が通過する際に発生するパルス信号を、出力信号として入力処理回路１１２で検出できるように信号波形を整形する。
【００１０】
次に、上記の構成において本発明を実行するための処理手順について、図３を参照しつつ説明する。ここで、図３は本発明を実施するための処理手順を示すフローチャートであって、入力手段３０を具体化した処理である。また、このフローチャートは、図２に示す制御装置１００においてＲＯＭ１０２に格納された誤検出防止プログラムをＣＰＵ１１０が実行することによって実現され、一定期間（例えば、１ミリ秒）ごとに実行される。
なお、このフローチャートでは説明を簡単にするために、パチンコ球が入賞装置に入賞し、図２に示す近接スイッチ２００がこの入賞を検出して賞品球を払い出す処理について説明する。また、電圧監視回路１５０から出力される検出信号と近接スイッチ２００から出力される出力信号は、ともに負論理に従ってローレベル（例えば、０〔Ｖ〕）である場合を「オン」とし、ハイレベル（例えば、５〔Ｖ〕または３．３〔Ｖ〕）である場合を「オフ」とする。
【００１１】
まず、検出信号がオンか否かを判別する（ステップＳ１０）。もし、検出信号がオン（ＹＥＳ）、すなわち電圧低下信号であるならば本処理手順を終了する。一方、ステップＳ１０において検出信号がオフ（ＮＯ）ならば、出力信号がオンか否かを判別する（ステップＳ１２）。もし、出力信号がオフ（ＮＯ）ならば本処理手順を終了し、出力信号がオン（ＹＥＳ）ならば賞品球の払い出しを行う（ステップＳ１４）。こうして、パチンコ球が入賞装置に入賞するごとに、所定数の賞品球が払い出される。
【００１２】
上記のフローチャートを実行した場合における信号等の時系列的な変化を示すタイムチャートを図４に示す。
図４において、制御系電源Ｅ１については、基準電圧を「Ｖ１（例えば、５〔Ｖ〕または３．３〔Ｖ〕）」とし、スレショルド電圧を「Ｖ３」とする。また、駆動系電源Ｅ２については、基準電圧を「Ｖ２（例えば、１２〔Ｖ〕）」とし、所定の電圧を「Ｖ４」とする。さらに、上記の検出信号と出力信号については、ローレベルを「Ｌ」で示し、ハイレベルを「Ｈ」で示す。
【００１３】
上記の処理手順を実施した場合において、制御系電源Ｅ１の電圧３００と駆動系電源Ｅ２の電圧３０２が何らかの原因によって、時刻ｔ１０で基準電圧Ｖ１，Ｖ２から下がり始め、時刻ｔ１６で元に戻っている。この間、制御系電源Ｅ１の電圧３００はスレショルド電圧Ｖ３より越えているが、駆動系電源Ｅ２の電圧３０２は時刻ｔ１２から時刻ｔ１４までの間に所定の電圧Ｖ４を下回っている。
このため、駆動系電源Ｅ２の電圧３０２が所定の電圧Ｖ４よりも下回り、時刻ｔ１２にハイレベルからローレベルになる。また、駆動系電源Ｅ２の電圧３０２が所定の電圧Ｖ４に回復する時刻ｔ１４にローレベルからハイレベルに戻る。同様に、検出信号も時刻ｔ１２にハイレベルからローレベルになり、時刻ｔ１４にローレベルからハイレベルに戻るので、この間の出力信号は無視される。
【００１４】
なお、時刻ｔ１８から時刻ｔ２０までの間の出力信号は、ローレベルになっている。これは、パチンコ球が入賞装置に入賞し、近接スイッチ２００がこの入賞を検出したことを示す。このときには、制御系電源Ｅ１の電圧３００と駆動系電源Ｅ２の電圧３０２がともに正常であるので、検出信号はオフのままであり、この間の出力信号は有効に処理される。こうして、入賞装置へのパチンコ球の入賞に対する賞品球の払い出しが行われる。
【００１５】
したがって、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、電圧監視回路１５０から出力される検出信号によって近接スイッチ２００から出力される出力信号が無視される。このため、誤った出力信号によるパチンコ機の誤作動を防止することができる。
また、電圧監視回路１５０は二つ抵抗Ｒ１０，Ｒ１２のみで構成したので、回路構成は非常に簡単であり、本発明を実施するために必要なコストを最小限に抑えることができる。なお、抵抗Ｒ１０に代えて、ツェナダイオード（zener diode ）Ｄ１０を適用しても、上記実施例と同様の効果を得ることができる。
【００１６】
次に、本発明における他の構成（電圧監視回路１５０の他の構成）について説明する。図５と図６は電圧監視回路の他の構成を示す図であって、図５にはトランジスタを中心に構成した回路を、図６にはオペアンプを中心に構成した回路をそれぞれ示す。
【００１７】
まず、図５に示す回路について説明する。図中、「Ｉ／Ｆ」は図２に示す入力処理回路１１２に接続することを意味し、「ＳＷ」は近接スイッチ２００に接続することを意味する。なお、図２と同一の要素には同一番号を付し、説明を省略する。図５（Ａ）には、ＮＰＮ型トランジスタを使用した場合の回路構成を示す。制御系電源Ｅ１は抵抗Ｒ２０を通じてトランジスタＱ２０のコレクタ端子に接続され、トランジスタＱ２０のエミッタ端子はアースに接続されている。また、接続点Ｐ１はトランジスタＱ２０のベース端子に接続され、トランジスタＱ２０のコレクタ端子が入力処理回路１１２に接続されている。この回路構成において、通常の場合は、接続点Ｐ１における電圧ＶＰ１がトランジスタＱ２０のベース・エミッタ間電圧ＶＢＥよりも高くなり、出力される検出信号はオフ（ローレベル）になる。一方、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、接続点Ｐ１における電圧ＶＰ１がトランジスタＱ２０のベース・エミッタ間電圧ＶＢＥよりも低くなり、出力される検出信号はオン（ハイレベル，電圧低下信号）になる。
【００１８】
図５（Ｂ）には、ＰＮＰ型トランジスタを使用した場合の回路構成を示す。制御系電源Ｅ１はトランジスタＱ３０のエミッタ端子に接続され、トランジスタＱ３０のコレクタ端子は抵抗Ｒ３０を通じてアースに接続されている。また、接続点Ｐ１はトランジスタＱ３０のベース端子に接続され、トランジスタＱ３０のコレクタ端子が入力処理回路１１２に接続されている。この回路構成において、通常の場合は、接続点Ｐ１における電圧ＶＰ１が制御系電源Ｅ１の電圧からトランジスタＱ３０のベース・エミッタ間電圧ＶＢＥを減じた値よりも高くなり、出力される検出信号はオフ（ローレベル）になる。一方、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、接続点Ｐ１における電圧ＶＰ１が制御系電源Ｅ１の電圧からトランジスタＱ３０のベース・エミッタ間電圧ＶＢＥを減じた値よりも低くなり、出力される検出信号はオン（ハイレベル，電圧低下信号）になる。
【００１９】
図５（Ｃ）には、ＮＰＮ型とＰＮＰ型のトランジスタを一個ずつ使用した場合の回路構成を示す。制御系電源Ｅ１は抵抗Ｒ４０を通じてトランジスタＱ４０のエミッタ端子に接続され、トランジスタＱ４０のコレクタ端子は抵抗Ｒ４６を通じてアースに接続されている。同様に、並列して制御系電源Ｅ１は抵抗Ｒ４２を通じてトランジスタＱ４２のコレクタ端子に接続され、トランジスタＱ４２のエミッタ端子はツェナダイオードＤ４０のカソード側端子に接続され、ツェナダイオードＤ４０のアノード側端子はアースに接続されている。さらに、並列して制御系電源Ｅ１は抵抗Ｒ４４を通じてツェナダイオードＤ４０のカソード側端子に接続されている。なお、接続点Ｐ１はトランジスタＱ４２のベース端子に接続され、抵抗Ｒ４２とトランジスタＱ４２のコレクタ端子の間の接続点はトランジスタＱ４０のベース端子に接続されている。そして、トランジスタＱ４０のコレクタ端子が入力処理回路１１２に接続されている。この回路構成において、通常の場合は、接続点Ｐ１における電圧ＶＰ１がツェナダイオードＤ４０にかかる電圧ＶＺよりも高くなり、出力される検出信号はオフ（ローレベル）になる。一方、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、接続点Ｐ１における電圧ＶＰ１がツェナダイオードＤ４０にかかる電圧ＶＺよりも低くなり、出力される検出信号はオン（ハイレベル，電圧低下信号）になる。
【００２０】
図５（Ｄ）には、ＰＮＰ型トランジスタを二個使用した場合の回路構成を示す。制御系電源Ｅ１は、直列に接続された抵抗Ｒ６０と抵抗Ｒ６４を通じてアースに接続されている。同様に、並列して制御系電源Ｅ１は抵抗Ｒ６２を通じてトランジスタＱ６０のエミッタ端子に接続され、トランジスタＱ６０のコレクタ端子は抵抗Ｒ６６を通じてアースに接続されている。さらに、抵抗Ｒ６２とトランジスタＱ６０のエミッタ端子の間の接続点はトランジスタＱ６２のエミッタ端子に接続され、トランジスタＱ６２のコレクタ端子はアースに接続されている。なお、接続点Ｐ１はトランジスタＱ６２のベース端子に接続され、抵抗Ｒ６０と抵抗Ｒ６４の間の接続点Ｐ６０はトランジスタＱ６０のベース端子に接続されている。そして、トランジスタＱ６０のコレクタ端子が入力処理回路１１２に接続されている。この回路構成において、通常の場合は、接続点Ｐ１における電圧ＶＰ１が接続点Ｐ６０における電圧ＶＰ６０よりも高くなり、出力される検出信号はオフ（ハイレベル）になる。一方、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、接続点Ｐ１における電圧ＶＰ１が接続点Ｐ６０における電圧ＶＰ６０よりも低くなり、出力される検出信号はオン（ローレベル，電圧低下信号）になる。
【００２１】
次に、図６に示す回路について説明する。図５と同様に、「Ｉ／Ｆ」は図２に示す入力処理回路１１２に接続することを意味し、「ＳＷ」は近接スイッチ２００に接続することを意味する。なお、図２と同一の要素には同一番号を付し、説明を省略する。図６（Ａ）には、制御系電源Ｅ１の電圧を基準にした場合の回路構成を示す。制御系電源Ｅ１はオペアンプＯＰ１の逆相入力端子（−）に接続され、接続点Ｐ１はオペアンプＯＰ１の正相入力端子（＋）に接続されている。そして、オペアンプＯＰの出力端子は入力処理回路１１２に接続されている。この回路構成において、通常の場合は、接続点Ｐ１における電圧ＶＰ１が制御系電源Ｅ１の電圧Ｖ１よりも高くなり、出力される検出信号はオフ（ハイレベル）になる。一方、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、接続点Ｐ１における電圧ＶＰ１が制御系電源Ｅ１の電圧Ｖ１よりも低くなり、出力される検出信号はオン（ローレベル，電圧低下信号）になる。
【００２２】
図６（Ｂ）には、制御系電源Ｅ１の電圧より低い電圧を基準にした場合の回路構成を示す。制御系電源Ｅ１は、直列に接続された抵抗Ｒ７０と抵抗Ｒ７２を通じてアースに接続されている。この抵抗Ｒ７０と抵抗Ｒ７２の間の接続点Ｐ７０はオペアンプＯＰ１の逆相入力端子（−）に接続され、接続点Ｐ１はオペアンプＯＰ１の正相入力端子（＋）に接続されている。そして、オペアンプＯＰの出力端子は入力処理回路１１２に接続されている。  この回路構成において、通常の場合は、接続点Ｐ１における電圧ＶＰ１が接続点Ｐ７０における電圧ＶＰ７０よりも高くなり、出力される検出信号はオフ（ハイレベル）になる。一方、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、接続点Ｐ１における電圧ＶＰ１が接続点Ｐ７０における電圧ＶＰ７０よりも低くなり、出力される検出信号はオン（ローレベル，電圧低下信号）になる。
【００２３】
パチンコ機に最適な上記の六つの回路構成のいずれかを適用しても、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、電圧低下信号（オンの状態の検出信号）を入力処理回路１１２へ出力するので、その間に近接スイッチ２００から出力される出力信号は無視される。このため、誤った出力信号によるパチンコ機の誤作動を防止することができる。また、これらの回路構成では、入力処理回路１１２へ出力する検出信号のレベルはハイレベルかローレベルかがはっきりしているので、入力処理回路１１２での誤検出が防止できる。
【００２４】
なお、上記の実施例に代えて、図７に示すように、入力処理回路１１２に出力信号を入力させる前に異常を検出する構成としてもよい。図７は信号の誤検出防止装置の他の構成を示すブロック図であって、本発明を実施するために必要な最小限の構成を示す。なお、図２と同一の要素には同一番号を付し、説明を省略する。
ここで、図２と異なる点は、抵抗Ｒ１００、ＮＰＮ型のトランジスタＱ１００および入力手段３０に対応する論理和回路２２０をさらに設けたことであり、次のような構成である。すなわち、制御系電源Ｅ１は、直列に接続された抵抗Ｒ１００を通じてトランジスタＱ１００のコレクタ端子に接続され、トランジスタＱ１００のエミッタ端子はアースに接続されている。また、接続点Ｐ１はトランジスタＱ１００のベース端子に接続されている。さらに、抵抗Ｒ１００とトランジスタＱ１００のコレクタ端子の間の接続点Ｐ１０と、抵抗Ｒ１４とコンデンサＣの間の接続点Ｐ１２がは論理和回路２２０の入力側端子に接続されている。そして、論理和回路２２０の出力側端子は入力処理回路１１２に接続されている。なお、入力処理回路１１２は論理和回路２２０から出力される検出信号を受けて、制御装置１００内で処理可能なデータ形式に変換し、バス１０６を介してＣＰＵ１１０又はＲＡＭ１０４へ転送する処理を行う。
【００２５】
この構成において、論理和回路２２０の入力（接続点Ｐ１０と接続点Ｐ１２）と出力（ＯＵＴ，入力処理回路１１２の入力）の関係を示す真理値表４００は図８に示すようになる。なお、真理値表４００において、図４と同様にローレベルを「Ｌ」で示し、ハイレベルを「Ｈ」で示す。
真理値表４００から明らかなように、駆動系電源Ｅ２の電圧が所定の電圧を満たさない場合には、接続点Ｐ１０と接続点Ｐ１２はともにローレベル（Ｌ）になるが、このときの出力はハイレベル（Ｈ）である。この場合、駆動系電源Ｅ２の電圧が所定の電圧を満たす場合の検出信号と同一のレベルと同じ、すなわち検出信号はオフであるので、パチンコ機は誤動作しない。なお、他の場合では、接続点Ｐ１２の信号がそのまま入力処理回路１１２に入力されるので、通常の処理を行うことができる。
したがって、上記の構成では図３に示すような処理が不要になるので、パチンコ機処理の処理速度を向上させることができる。
【００２６】
以上では信号の誤検出防止装置の一実施例について説明したが、この信号の誤検出防止装置におけるその他の部分の構造、形状、大きさ、材質、個数、配置および動作条件等についても、本実施例に限定されるものでない。
例えば、信号出力手段１０として近接スイッチ２００を適用したが、パチンコ球やコイン等の物体の通過を検出するために使用される接点スイッチ等のような他の検出スイッチにも適用することができる。
同様に、遊技場の全パチンコ機を管理する管理コンピュータや他のパチンコ機内の制御コンピュータとの間で通信データを送受信する場合においても、その通信線に管理コンピュータや制御コンピュータの電源電圧を通知する線を設けることにより、送受信されたデータを処理する場合にも適用することができる。
これらの場合でも、上記の実施例と同様の効果を得ることができる。
【００２７】
【発明の効果】
本発明によれば、制御装置は、遊技中、電圧低下信号を受けている間は出力信号を無効化し、電圧低下信号を受けなくなると出力信号を有効化するように制御するので、誤った出力信号によるパチンコ機の誤作動が防止される。
特に、従来のように入賞装置にパチンコ球が入賞していないにもかかわらず、電圧異常のために賞品球払出装置が起動し、賞品球が払い出される不具合が防止される。
【図面の簡単な説明】
【図１】本発明の信号の誤検出防止装置の構成を示す概念図である。
【図２】信号の誤検出防止装置の構成を示すブロック図である。
【図３】本発明を実施するための処理手順を示すフローチャートである。
【図４】信号等の時系列的な変化を示すタイムチャートである。
【図５】電圧監視回路の他の構成を示す図である。
【図６】電圧監視回路の他の構成を示す図である。
【図７】信号の誤検出防止装置の他の構成を示すブロック図である。
【図８】論理和回路の入力と出力の関係を示す真理値表である。
【符号の説明】
１０  信号出力手段
２０  電圧監視手段
３０  入力手段
【図１】
0003951311.tif 000002
【図２】
0003951311.tif 000003
【図３】
0003951311.tif 000004
【図４】
0003951311.tif 000005
【図５】
0003951311.tif 000006
【図６】
0003951311.tif 000007
【図７】
0003951311.tif 000008
【図８】
0003951311.tif 000009