(57)【要約】【課題】  整流回路にダイオードを用いることなく力率改善を図るＡＣ／ＤＣコンバータを提供する。【解決手段】  本発明のＡＣ／ＤＣコンバータ１００は、交流電源に接続された整流回路１１０と、整流回路１１０に接続された力率改善回路１２０とを有する。整流回路１１０は、交流電源のＮ側入力に接続されたトランジスタＱＡ１、Ｌ側入力に接続されたトランジスタＱＡ２を含み、トランジスタＱＡ１、ＱＡ２は、入力された交流電圧の極性に同期して交互にオンされる。力率改善回路１２０は、インダクタＬ１、Ｌ２、ダイオードＤ１、Ｄ２、トランジスタＱＢ１、ＱＢ２、コンデンサＣを含む。Ｌ側入力と基準電位との間に、インダクタＬ１とトランジスタＱＢ１が直列に接続され、Ｎ側入力と基準電位との間に、インダクタＬ２とトランジスタＱＢ２が直列に接続される。【選択図】  図２
2016171617.tif 000002
【特許請求の範囲】
【請求項１】
入力される交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータであって、
入力される交流電源の一方の入力側と基準電位との間に接続された第１のトランジスタと、入力される交流電源の他方の入力側と基準電位との間に接続された第２のトランジスタとを含む整流回路と、
前記整流回路に電気的に接続された力率改善回路とを有し、
前記力率改善回路は、前記一方の入力側と基準電位との間に直列に接続された第１のインダクタおよび第３のトランジスタと、前記他方の入力側と基準電位との間に直列に接続された第２のインダクタおよび第４のトランジスタを含み、
第１のトランジスタがオンするとき、第４のトランジスタがオンするように制御され、
第２のトランジスタがオンするとき、第３のトランジスタがオンするように制御される、ＡＣ／ＤＣコンバータ。
【請求項２】
第１のトランジスタは、前記他方の入力側の電圧が基準電位よりも高いときにオンされ、第２のトランジスタは、前記一方の入力側の電圧が基準電位よりも高いときにオンされる、請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項３】
前記力率改善回路はさらに、直流電圧を出力する電源ラインと第３のトランジスタとの間に直列に接続された第１のダイオードと、前記電源ラインと第４のトランジスタとの間に直列に接続された第２のダイオードとを含む、請求項１または２に記載のＡＣ／ＤＣコンバータ。
【請求項４】
前記力率改善回路はさらに、直流電圧を出力する電源ラインと第３のトランジスタとの間に直列に接続された第５のトランジスタと、前記電源ラインと第４のトランジスタとの間に直列に接続された第６のトランジスタとを含む、請求項１または２に記載のＡＣ／ＤＣコンバータ。
【請求項５】
変換回路はさらに、前記整流回路および前記力率改善回路を制御する制御手段を含み、前記制御手段は、前記一方の入力側の電圧および前記他方の入力側の電圧を検出し、当該検出結果に基づき第１および第２の制御信号を第１および第２のトランジスタのゲートに出力し、かつ、第１および第２の制御信号と同期する第３および第４の制御信号を第３および第４のトランジスタのゲートに出力する、請求項１ないし４いずれか１つに記載のＡＣ／ＤＣコンバータ。
【請求項６】
前記第３の制御信号は、入力される交流電圧の周波数よりも高い周波数のパルス信号と第１の制御信号との論理積であり、前記第４の制御信号は、前記高い周波数のパルス信号と第２の制御信号の論理積である、請求項５に記載のＡＣ／ＤＣコンバータ。
【請求項７】
前記制御手段は、第５のトランジスタのゲートに出力する第５の制御信号および第６のトランジスタのゲートに出力する第６の制御信号を生成し、第５および第６の制御信号は、第３のトランジスタと第５のトランジスタが同時にオンしないように、かつ第４のトランジスタと第６のトランジスタが同時にオンしないようにタイミングが調整される、請求項４に記載のＡＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流入力を直流出力に変換するＡＣ／ＤＣコンバータに関し、特にその力率改善に関する。
【背景技術】
【０００２】
図１（Ａ）は、従来のＡＣ／ＤＣコンバータの構成を示す図である。同図に示すように、ＡＣ／ＤＣコンバータは、入力される交流電圧を４つのダイオードＤ１、Ｄ２、Ｄ３、Ｄ４のブリッジとコンデンサＣ１を有するコンデンサインプット型の整流回路１０と、インダクタＬ、ＭＯＳＦＥＴからなるトランジスタＱＢ、ダイオードＤ５、および平滑コンデンサＣ２を含む昇圧型の力率改善回路２０とを含む。力率改善回路２０は、入力交流電流が入力交流電圧と同様の正弦波状になるようにトランジスタＱＢのスイッチング動作を制御し、力率改善を図る。
【０００３】
図１（Ｂ）は、さらに効率改善を図った従来のＡＣ／ＤＣコンバータの構成を示す図である。同図に示すように、図１（Ａ）の整流回路１０のローサイド側のダイオードＤ２、Ｄ４をトランジスタＱＡ１、ＱＡ２に置換することでダイオードの電圧降下Ｖｆによる損失を削減するものである。このようなダイオードＤ１、Ｄ３とトランジスタＱＡ１、ＱＡ２を混合した混合ブリッジ方式は、例えば、特許文献１に記載されている。
【０００４】
また、特許文献２には、ダイオードブリッジからなる第１の整流回路と、混合ブリッジ方式の第２の整流回路とを有するＡＣ／ＤＣコンバータが開示されている。第２の整流回路は、２つの力率改善回路が並列接続となるように、２つのインダクタとこれに接続された２つのＭＯＳトランジスタとを備えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１５４５８２号
【特許文献２】特開２０１０−２８３９５３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１（Ａ）に示す従来のＡＣ／ＤＣコンバータは、ダイオードの電圧降下Ｖｆによる電力損失が大きくなり、効率が悪化して発熱する問題がある。他方、図１（Ｂ）に示すＡＣ／ＤＣコンバータでは、整流回路のハイサイド側にダイオードが残っているため、このダイオードの電圧降下Ｖｆによる電力損失が大きくなり、効率が悪化するという課題が依然として残っている。
【０００７】
本発明は、上記従来の課題を解決し、整流回路にダイオードを用いることなく力率改善を図るＡＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＡＣ／ＤＣコンバータは、入力される交流電圧を直流電圧に変換するものであって、入力される交流電源の一方の入力側と基準電位との間に接続された第１のトランジスタと、入力される交流電源の他方の入力側と基準電位との間に接続された第２のトランジスタとを含む整流回路と、前記整流回路に電気的に接続された力率改善回路とを有し、前記力率改善回路は、前記一方の入力側と基準電位との間に直列に接続された第１のインダクタおよび第３のトランジスタと、前記他方の入力側と基準電位との間に直列に接続された第２のインダクタおよび第４のトランジスタを含み、第１のトランジスタがオンするとき、第４のトランジスタがオンするように制御され、第２のトランジスタがオンするとき、第３のトランジスタがオンするように制御される。
【０００９】
好ましくは第１のトランジスタは、前記他方の入力側の電圧が基準電位よりも高いときにオンされ、第２のトランジスタは、前記一方の入力側の電圧が基準電位よりも高いときにオンされる。好ましくは前記力率改善回路はさらに、直流電圧を出力する電源ラインと第３のトランジスタとの間に直列に接続された第１のダイオードと、前記電源ラインと第４のトランジスタとの間に直列に接続された第２のダイオードとを含む。好ましくは前記力率改善回路はさらに、直流電圧を出力する電源ラインと第３のトランジスタとの間に直列に接続された第５のトランジスタと、前記電源ラインと第４のトランジスタとの間に直列に接続された第６のトランジスタとを含む。好ましくはＡＣ／ＤＣコンバータはさらに、前記整流回路および前記力率改善回路を制御する制御手段を含み、前記制御手段は、前記一方の入力側の電圧および前記他方の入力側の電圧を検出し、当該検出結果に基づき第１および第２の制御信号を第１および第２のトランジスタのゲートに出力し、かつ、第１および第２の制御信号と同期する第３および第４の制御信号を第３および第４のトランジスタのゲートに出力する。好ましくは前記第３の制御信号は、入力される交流電圧の周波数よりも高い周波数のパルス信号と第１の制御信号との論理積であり、前記第４の制御信号は、前記高い周波数のパルス信号と第２の制御信号の論理積である。好ましくは前記制御手段は、第５のトランジスタのゲートに出力する第５の制御信号および第６のトランジスタのゲートに出力する第６の制御信号を生成し、第５および第６の制御信号は、第３のトランジスタと第５のトランジスタが同時にオンしないように、かつ第４のトランジスタと第６のトランジスタが同時にオンしないようにタイミングが調整される。
【発明の効果】
【００１０】
本発明によれば、整流回路にはダイオードが用いられていないため、ダイオードの電圧降下に伴う電力損失をなくし、効率を改善し発熱を低減することができる。さらに力率改善回路は、第１のインダクタおよびこれに接続された第３のトランジスタと、第２のインダクタおよびこれに接続された第４のトランジスタとを含む２並列により構成されるため、力率改善回路に流れる電流を半分にし発熱を分散することができる。さらに、インターリーブＰＦＣ用ＩＣにより構成されたブリッジレスＰＦＣと比較して、電流検出と制御が簡単であり、汎用的なＰＦＣ用のＩＣに外付けの回路を追加することにより構成を簡単にすることができ、それ故、部品の選択肢が広く、低コスト化を図り易くなる。
【図面の簡単な説明】
【００１１】
【図１】図１（Ａ）、（Ｂ）は、従来のＡＣ／ＤＣコンバータの構成を示す図である。
【図２】本発明の第１の実施例に係るＡＣ／ＤＣコンバータの構成を示す図である。
【図３】本発明の第１の実施例に係るＡＣ／ＤＣコンバータの制御部の好ましい例を示す図である。
【図４】図３に示すＡＣ／ＤＣコンバータの各部の動作波形図である。
【図５】ダイオードブリッジレスのＡＣ／ＤＣコンバータの構成を示す図である。
【図６】本発明の第２の実施例に係るＡＣ／ＤＣコンバータの構成を示す図である。
【図７】図６に示すＡＣ／ＤＣコンバータの各部の動作波形図である。
【図８】図６に示すＡＣ／ＤＣコンバータの各部の動作波形図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態について説明する。本発明の実施形態に係るＡＣ／ＤＣコンバータは、セミ同期整流用のＦＥＴのゲート信号と同期して動作する２組の力率改善回路（ＰＦＣ）を有することにより、整流用のダイオードを使用することなく、力率改善の為の昇圧直流変換動作を可能とする。このようなＡＣ／ＤＣコンバータは、整流回路にダイオードを使用していないため、ダイオードの電圧降下Ｖｆによる電力損失がなくなり、効率が改善され、発熱を低減することができる。また、力率改善回路（ＰＦＣ）の主要部品に流れる電流が半分になり、発熱が分散される。さらに、インターリーブＰＦＣ用ＩＣ（集積回路）により構成されたブリッジレスＰＦＣ回路と比較して、電流検出と制御が簡単であり、汎用的なＰＦＣ用のＩＣに外付けの回路を追加することでより簡単に構成することが可能となり、それ故、部品の選択肢が広く、低コスト化しやすい。
【００１３】
本発明のＡＣ／ＤＣコンバータは、交流電力を直流電力に変換する回路、交流電力を直流電力に変換するスイッチング電源を含むものである。さらに本発明のＡＣ／ＤＣコンバータは、ＤＣ／ＤＣコンバータやインバータ回路に適用することが可能である。
【実施例】
【００１４】
図２は、本発明の第１の実施例に係るＡＣ／ＤＣコンバータの構成を示す図である。本実施例のＡＣ／ＤＣコンバータ１００は、交流電源のＬ側入力およびＮ側入力に電気的に接続された整流回路１１０と、整流回路１１０に電気的に接続されたＰＦＣ回路１２０とを含んで構成される。整流回路１１０は、ハイサイド側のダイオードを含まず、ローサイド側に一対のトランジスタとしてＱＡ１、ＱＡ２を含んで構成される。すなわち、トランジスタＱＡ１は、Ｎ側入力と電源ラインＬＶ２との間に接続され、トランジスタＱＡ２は、Ｌ側入力と電源ラインＬＶ２との間に接続される。トランジスタＱＡ１、ＱＡ２は、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、あるいはＧＡＮ ＨＥＭＴ等から構成される。第２の電源ラインＬＶ２は、基準電位として、例えばＧＮＤを供給する。トランジスタＱＡ１、ＱＡ２のゲートには、ここには図示しない制御部からの制御信号が供給され、入力される交流電圧の半波の極性に同期して交互にスイッチングされる。つまり、トランジスタＱＡ１は、Ｌ側入力の電圧がＧＮＤに対して高い電位にあるときオンし、Ｎ側入力を第２の電源ラインＬＶ２（ＧＮＤ）に接続し、このときトランジスタＱＡ２はオフである。トランジスタＱＡ２は、Ｎ側入力の電圧がＧＮＤに対して高い電位にあるときオンし、Ｌ側入力を第２の電源ラインＬＶ２（ＧＮＤ）に接続し、このときトランジスタＱＡ１はオフである。
【００１５】
ＰＦＣ回路１２０は、Ｌ側入力に接続された第１のインダクタＬ１、Ｎ側に接続された第２のインダクタＬ２、ダイオードＤ１、Ｄ２、トランジスタＱＢ１、ＱＢ２、コンデンサＣを含んで構成される。直流電圧を出力する電源ラインＬＶ１と基準電位を供給する電源ラインＬＶ２との間には、ダイオードＤ１とトランジスタＱＢ１が直列に接続され、かつダイオードＤ２とトランジスタＱＢ２が直列に接続される。ダイオードＤ１とトランジスタＱＢ１との接続ノードＮ１とＬ側入力との間に第１のインダクタＬ１が接続され、ダイオードＤ２とトランジスタＱＢ２の接続ノードＮ２とＮ側入力との間に第２のインダクタＬ２が接続される。トランジスタＱＢ１、ＱＢ２は、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、あるいはＧＡＮ ＨＥＭＴ等から構成され、そのゲートには、ここには図示しない制御部からの制御信号が供給される。力率改善回路１２０は、機能的に、第１のインダクタＬ１、ダイオードＤ１、トランジスタＱＢ１からなる第１の力率改善回路と、第２のインダクタＬ２、ダイオードＤ２、トランジスタＱＢ２からなる第２の力率改善回路とを含み、第１の力率改善回路および第２の力率改善回路は、入力される交流電圧の極性に応じて交互にインターリーブ動作される。
【００１６】
図３は、本実施例のＡＣ／ＤＣコンバータの制御部の好ましい構成例を示す図である。ＡＣ／ＤＣコンバータの制御部は、図３に示すように、入力同期整流制御部１３０、２並列制御部１４０、およびＰＦＣ制御部１５０を含んで構成される。ここで留意すべきは、入力同期整流部１３０、２並列制御部１４０およびＰＦＣ制御部１５０は、既存の入手可能なＩＣによって容易に実現されることである。
【００１７】
入力同期整流制御部１３０は、交流電源のＬ側入力およびＮ側入力の電圧を検出するための入力端子ＩＡ１、ＩＡ２を有する。入力端子ＩＡ１は、ノードＮ３に接続され、ＧＮＤを基準とするＬ側入力の電圧を検出する。入力端子ＩＡ２は、ノードＮ４に接続され、ＧＮＤを基準とするＮ側入力の電圧を検出する。さらに入力同期整流制御部１３０は、トランジスタＱＡ１、ＱＡ２の動作を制御する第１および第２の制御信号を出力する出力端子ＯＡ１、ＯＡ２を有する。
【００１８】
出力端子ＯＡ１は、トランジスタＱＡ１のゲートに第１の制御信号を出力し、入力端子ＩＡ１により検出された電圧（Ｌ側入力の電圧）がＧＮＤに対して高い電位にあるとき、トランジスタＱＡ１をオンさせ、Ｎ側入力をＧＮＤに接続させる。また、出力端子ＯＡ１からの第１の制御信号は、同時に２並列制御部１４０の入力端子ＩＢ１にも供給される。このとき、出力端子ＯＡ２からの第２の制御信号は、トランジスタＱＢ２をオフさせる。
【００１９】
他方、出力端子ＯＡ２は、入力端子ＩＡ２の電圧（Ｎ側入力の電圧）がＧＮＤに対して高い電位にあるとき、トランジスタＱＡ２をオンさせ、Ｌ側入力をＧＮＤに接続させる。また、出力端子ＯＡ１から第２の制御信号は、同時に２並列制御部１４０の入力端子ＩＢ２にも供給される。また、入力同期整流制御部１３０のＧＮＤ端子には、ＧＮＤに接続される。
【００２０】
２並列制御部１４０は、上記したように、入力同期整流制御部１３０の出力端子ＯＡ１、ＯＡ２から出力される第１および第２の制御信号を入力する入力端子ＩＢ１、ＩＢ２を有する。すなわち、入力端子ＩＢ１、ＩＢ２には、トランジスタＱＡ１、ＱＡ２のオン／オフ動作に同期した信号が入力される。２並列制御部１４０はさらに、ＰＦＣ制御部１５０の出力端子ＯＣ１に接続された入力端子ＩＢ３を有し、入力端子ＩＢ３には、入力される交流電圧の周波数よりも高い周波数のパルス信号が入力される。
【００２１】
さらに２並列制御部１４０は、トランジスタＱＢ１、ＱＢ２を制御するための第３および第４の制御信号を出力する出力端子ＯＢ１、ＯＢ２を有する。２並列制御部１４０は、入力端子ＩＢ１に入力された第１の制御信号と入力端子ＩＢ３に入力されたパルス信号とのＡＮＤ（論理積）となる第３の制御信号を出力端子ＯＢ１から出力し、かつ、入力端子ＩＢ２に入力された第２の制御信号と入力端子ＩＢ３に入力されたパルス信号とのＡＮＤ（論理積）となる第４の制御信号を出力端子ＯＢ２から出力する。２並列制御回路１４０のＧＮＤ端子もまたＧＮＤに接続される。
【００２２】
ＰＦＣ制御部１５０は、ノードＮ５に接続された入力端子ＩＣ１と、ノードＮ６に接続された入力端子ＩＣ２と、２並列制御部１４０の入力端子ＩＢ３に接続された出力端子ＯＣ１を有する。入力端子ＩＣ１は、入力電流を検出し、入力端子ＩＣ２は、出力電圧を検出し、これらの検出結果に基づき高い周波数のパルス信号を２並列制御部１４０の入力端子ＩＢ３に出力する。ＰＦＣ制御部１５０のＧＮＤ端子もまたＧＮＤに接続される。なお、ＰＦＣ制御部１５０は、汎用のＰＦＣコントロールＩＣを用いることができ、電流の連続モード制御(ＣＣＭ)でも臨界モード制御(ＣＲＭ)でも使用可能であり、また、マルチプライヤーの有、無(ワンコントロールタイプ)は問わない。
【００２３】
次に、本実施例のＡＣ／ＤＣコンバータの動作について説明する。図４は、図３に示す回路の各部の波形図である。時刻Ｔ１からＴ２の期間、交流電源のＬ側入力には、ＧＮＤに対して高い電位を有する正弦波状の電圧が表れる。このとき、入力同期整流制御部１３０の入力端子ＩＡ１には、図４（Ａ）に示すような正弦波状の電圧が入力される。入力端子ＩＡ１を介して、このような電圧が検出されると、入力同期整流制御部１３０は、図４（Ｃ）に示すように、時刻Ｔ１からＴ２の期間、Ｈレベルとなる第１の制御信号を出力端子ＯＡ１からトランジスタＱＡ１に出力する。これによりトランジスタＱＡ１がオンし、Ｎ側入力がＧＮＤに接続される。この間、第２の制御信号は、図４（Ｄ）に示すように、Ｌレベルであり、トランジスタＱＡ２はオフである。
【００２４】
時刻Ｔ２からＴ３の期間、交流電圧の極性が反転する。すなわち、Ｎ側入力には、ＧＮＤに対して高い電位の正弦波状の電圧が表れ、これが入力端子ＩＡ２に入力される。これにより、入力同期整流制御部１３０は、図４（Ｄ）に示すように、時刻Ｔ２からＴ３の期間、Ｈレベルとなる第２の制御信号を出力端子ＯＡ２からトランジスタＱＡ２に出力する。これにより、トランジスタＱＡ２がオンし、Ｌ側入力がＧＮＤに接続される。この間、第１の制御信号は、図４（Ｃ）に示すようにＬレベルであり、トランジスタＱＡ１はオフである。このように、入力同期整流制御部１３０は、交流電圧の入力電圧の極性に同期して、相補的な第１および第２の制御信号をトランジスタＱＡ１、ＱＡ２のゲートに出力する。
【００２５】
ＰＦＣ制御部１５０は、図４（Ｅ）に示すように、入力端子ＩＣ１により検出された入力電流および入力端子ＩＣ２により検出された出力電圧に基づき、入力される交流電圧の周波数よりも高い周波数のパルス信号を出力端子ＯＣ１から出力し、このパルス信号が２並列制御部１４０の入力端子ＩＢ３に入力される。２並列制御部１４０は、図４（Ｆ）に示すように、入力端子ＩＢ１に入力された第１の制御信号と入力端子ＩＢ３に入力されたパルス信号の論理積となる第３の制御信号を出力端子ＯＢ１から出力し、さらに図４（Ｇ）に示すように、入力端子ＩＢ２に入力された第２の制御信号と入力端子ＩＢ３に入力されたパルス信号の論理積となる第４の制御信号を出力端子ＯＢ２から出力する。トランジスタＱＢ１は、第３の制御信号に基づきスイッチング動作を行い、トランジスタＱＢ２は、第４の制御信号に基づきスイッチング動作を行う。
【００２６】
時刻Ｔ１からＴ２の期間、トランジスタＱＢ１は、第３の制御信号がＨレベルのときオンし、そのとき、トランジスタＱＢ１のソース／ドレイン間電圧Ｖｄｓは、図４（Ｈ）に示すように、入力された交流電圧に応じた正弦波状となり、入力された交流電圧に同期してドレイン電流が流れる。但し、トランジスタＱＢ１は、飽和領域で動作されるので、ドレイン電流はほぼ一定である。時刻Ｔ２からＴ３の期間、トランジスタＱＢは、第４の制御信号がＨレベルのときオンし、そのとき、トランジスタＱＢ２のソース／ドレイン間電圧Ｖｄｓは、図４（Ｉ）に示すように、入力された交流電圧に応じた正弦波状となり、入力された交流電圧に同期してドレイン電流が流れる。図４（Ｊ）は、ＡＣ／ＤＣコンバータの電源ラインＬＶ１から負荷に供給される直流電圧Ｖｏｕｔである。
【００２７】
これらの動作により、Ｎ側入力に接続されているトランジスタＱＡ１をオンしてＧＮＤと接続するのと同期してＬ側入力のＰＦＣ回路のトランジスタＱＢ１をスイッチング動作させ、Ｌ側入力に接続されているトランジスタＱＡ２をオンしてＧＮＤと接続するのと同期してＮ側入力のＰＦＣ回路のトランジスタＱＢ２をスイッチング動作させることにより、交流の極性に応じて２セットのＰＦＣ回路が交互にスイッチング動作する。こうして、整流用のダイオードを使用することなく、力率改善のための昇圧直流変換動作をする回路を提供することができる。
【００２８】
次に、比較例として、図５にダイオードブリッジレスの整流回路を有するＡＣ／ＤＣコンバータの構成を示す。このＡＣ／ＤＣコンバータは、インターリーブＰＦＣ用ＩＣ(例えば、ＴＩ社製ＵＣＣ２８０７０等)により構成されたブリッジレスＰＦＣ回路である。同図に示すＡＣ／ＤＣコンバータは、高効率を目的とするため、整流回路３０は、ダイオードブリッジレスの構成である。このような回路には、次のような欠点が有る。ＧＮＤ側の電流経路が単一では無いので、ＣＴ(カレントトランス)等が必要になり、それ故、電流検出制御が複雑になる。また、インターリーブ制御ＰＦＣ用であり、かつ特定のＩＣでしか回路を構成することができず、汎用性がない。さらに、電流経路内に２度コイルを通過するため、コイルの抵抗成分による電圧降下による損失が多く、また、コイル、ＦＥＴに常に電流が流れ、熱分散が不完全になる。
【００２９】
これに対して本実施例のＡＣ／ＤＣコンバータでは、インターリーブＰＦＣ用ＩＣにより構成されたブリッジレスＰＦＣ回路の欠点を下記のように解決することができる。すなわち、ＧＮＤ側の電流経路が単一で有るため、電流検出制御が従来の抵抗を使ったシンプルな回路となり、また汎用のＰＦＣ制御用のＩＣで回路を構成することが可能となる。また、ＰＦＣの主要部品が完全に２つに並列化することができ、発熱を分散することができる。
【００３０】
次に、本発明の第２の実施例について説明する。第１の実施例では、ＰＦＣ回路内にダイオードＤ１、Ｄ２を用いているが、ＡＣ１００／２４０Ｖ系ではＳｉＣ(シリーコンカーバイト)系のトランジスタ素子を使用する等により低ロス化を図ることが可能である。また、ＡＣ２４Ｖ系などの低電圧大電流に対応するためには、ダイオードＤ１、Ｄ２も同期整流化することによりさらに、高効率な整流およびＰＦＣ改善回路を構成することができる。以下に、その第２の実施例のＡＣ／ＤＣコンバータを図６に示す。
【００３１】
同図に示すように、第２の実施例に係るＡＣ／ＤＣコンバータ１００Ａは、ＰＦＣ回路のダイオードＤ１、Ｄ２を、トランジスタＱＢ３、ＱＢ４に置換している。それ以外の構成は、第１の実施例と同じであり、それらについては同一参照番号を付し、重複説明を省略する。
【００３２】
２並列制御部１４０はさらに、トランジスタＱＢ３、ＱＢ４を制御するための第５および第６の制御信号を出力端子ＯＢ３、ＯＢ４から出力する。２並列制御部１４０は、入力端子ＩＢ１に入力された第１の制御信号と入力端子ＩＢ３に入力されたパルス信号との論理積である第５の制御信号を出力端子ＯＢ３から出力し、また入力端子ＩＢ３に入力された第２の制御信号と入力端子ＩＢ３に入力されたパルス信号との論理積である第６の制御信号を出力端子ＯＢ４から出力するが、好ましい態様では、トランジスタＱＢ１とトランジスタＱＢ３とが同時にオンすることを避け、トランジスタＱＢ２とトランジスタＱＢ４とが同時にオンすることを避けるようにする。
【００３３】
第１の実施例のダイオードＤ１、Ｄ２は、トランジスタＱＢ１、ＱＢ２のターンオフ後に、インダクタＬ１、Ｌ２に蓄積されたエネルギー（電流）を負荷側に導通させる。従って、トランジスタＱＢ３、ＱＢ４は、トランジスタＱＢ１、ＱＢ２のターンオン後、次に、トランジスタＱＢ１、ＱＢ２がオンするタイミングまでの間、オンされるように制御されれば、第１の実施例と同じシーケンスでの動作が可能になる。
【００３４】
図７は、第３ないし第６の制御信号と、入力端子ＩＢ３に入力されるパルス信号との関係を示すタイミングチャートである。出力端子ＯＢ１、ＯＢ２から出力される第３の制御信号および第４の制御信号がＨレベルに立ち上がるタイミングを時間Ｔｄａだけ遅延させ、出力端子ＯＢ３、ＯＢ４から出力される第５の制御信号および第６の制御信号がＨレベルに立ち上がるタイミングを時間Ｔｄｂだけ遅延させる。遅延時間Ｔｄａ、Ｔｄｂは、トランジスタＱＢ１がオンする期間（第３の制御信号がＨレベルの期間）、トランジスタＱＢ３がオフするように（第５の制御信号がＬレベル）、同様に、トランジスタＱＢ２がオンする期間（第４の制御信号がＨレベルの期間）、トランジスタＱＢ４がオンするように（第６の制御信号がＬレベル）、調整される。
【００３５】
図８は、第２の実施例によるＡＣ／ＤＣコンバータの各部の波形図である。出力端子ＯＢ３、ＯＢ４から出力される第５の制御信号および第６の制御信号は、出力端子ＯＢ１、ＯＢ２から出力される第３の制御信号および第４の制御信号と同期するが、遅延Ｔｄａ、Ｔｄｂにより、一方がＨレベルのとき他方がＬレベルとなるようにタイミングが調整される。
【００３６】
このように第２の実施例によれば、第１の実施例のＰＦＣ回路１２０においてダイオードＤ１、Ｄ２で発生していた電圧降下Ｖｆによる損出を削減してさらに高効率なＡＣ／ＤＣコンバータを構成することができる。なお、上記の制御信号の遅延方法は、一例であり、他の遅延方法により、第３の制御信号（第４の制御信号）と第５の制御信号（第６の制御信号）とのＨレベルが重複しないようにしてもよい。
【００３７】
以上、本発明の好ましい態様について説明したが、本発明は、特定の実施形態に限定されるものではなく、本発明は、特許請求の範囲に基づき本発明の要旨を逸脱しない範囲で変形、変更が可能である。
【符号の説明】
【００３８】
１００：ＡＣ／ＤＣコンバータ
１１０：整流回路
１２０：ＰＦＣ回路
１３０：入力同期整流制御部
１４０：２並列制御部
１５０：ＰＦＣ制御部
【図１】
2016171617.tif 000003
【図２】
2016171617.tif 000004
【図３】
2016171617.tif 000005
【図４】
2016171617.tif 000006
【図５】
2016171617.tif 000007
【図６】
2016171617.tif 000008
【図７】
2016171617.tif 000009
【図８】
2016171617.tif 000010