(57)【要約】【課題】装置構成や製造工程を複雑化させることなく、表示特性を改善することが可能にすることを目的とする。【解決手段】第１接続点Ｐ1と第２接続点Ｐ2とを有し、電圧の印加により表示階調が変化する電気光学素子４６に電圧を印加するための画素電極４２と、第１信号線２２Aと、第２信号線２２Bと、第１信号線２２Aと第１接続点Ｐ1との接続を制御する第１トランジスターＴS1と、第２信号線２２Bと第２接続点Ｐ2との接続を制御する第２トランジスターＴS2と、第１信号線２２Aに第１駆動信号ＳAを供給するとともに、第１駆動信号ＳAに対して遅延した第２駆動信号ＳBを第２信号線２２Bに供給する出力部５０とを具備する。【選択図】図５
2016212216.tif 000002
【特許請求の範囲】
【請求項１】
第１接続点と第２接続点とを有し、電圧の印加により表示階調が変化する電気光学素子に電圧を印加するための画素電極と、
第１信号線と、
第２信号線と、
前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、
前記第２信号線と前記第２接続点との接続を制御する第２トランジスターと、
前記第１信号線に第１駆動信号を供給するとともに、前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する出力部と
を具備する表示装置用基板。
【請求項２】
前記第１トランジスターのゲートおよび前記第２トランジスターのゲートに接続された走査線を具備し、
前記第１トランジスターおよび前記第２トランジスターは、前記走査線に対する選択電圧の供給でオン状態に制御される
請求項１の表示装置用基板。
【請求項３】
前記出力部は、前記第２駆動信号を生成して前記第２信号線に出力する遅延回路を含み、
前記遅延回路は、環境温度が低いほどドレイン電流が減少する特性のトランジスターを含む
請求項１または請求項２の表示装置用基板。
【請求項４】
電圧の印加により表示階調が変化する電気光学素子と、
第１接続点と第２接続点とを有する画素電極と、
前記画素電極との間で前記電気光学素子に電圧を印加する対向電極と、
第１信号線と、
第２信号線と、
前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、
前記第２信号線と前記第２接続点との接続を制御する第２トランジスターと、
前記第１信号線に第１駆動信号を供給するとともに、前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する出力部と
を具備する表示装置。
【請求項５】
請求項４に記載の表示装置を備える
電子機器。
【請求項６】
第１接続点と第２接続点とを有し、電圧の印加により表示階調が変化する電気光学素子に電圧を印加するための画素電極と、第１信号線および第２信号線と、前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、前記第２信号線と前記第２接続点との接続を制御する第２トランジスターとを具備する表示装置の制御方法であって、
前記第１トランジスターおよび前記第２トランジスターをオンさせた状態で、前記第１信号線に第１駆動信号を供給し、前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する
表示装置の制御方法。
【請求項７】
電圧の印加により表示階調が変化する電気光学素子を利用した表示装置の表示装置用基板を製造する方法であって、
基板上に素子部を形成する第１工程と、
前記素子部を覆う絶縁層を形成する第２工程と、
前記絶縁層の導通孔を介して前記素子部に電気的に接続される第１接続点および第２接続点を含む画素電極を形成する第３工程とを含み、
前記第１工程では、第１信号線および第２信号線と、前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、前記第２信号線と前記第２接続点との接続を制御する第２トランジスターと、前記第１信号線に第１駆動信号を供給するとともに前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する出力部とを含む前記素子部を形成する
表示装置用基板の製造方法。
【請求項８】
前記第３工程では、前記出力部に含まれるトランジスターを、前記第１トランジスターおよび前記第２トランジスターと共通の工程で形成する
請求項７の表示装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子を駆動する技術に関する。
【背景技術】
【０００２】
例えば電気泳動素子や液晶素子等の電気光学素子を利用した表示装置では、低温環境下で電気光学素子の応答性が低下して表示性能が劣化する（例えば表示の切替え速度が低下する）という問題がある。特許文献１には、温度センサーによって環境温度の低下を検知した場合に、画素電極に電流を流して発熱させることで電気泳動素子を加熱する構成が開示されている。具体的には、画素電極の一端にデータ線を介して電圧Ｖdを供給するとともに、電圧Ｖdとは異なる電圧Ｖhを画素電極の他端にヒーター線を介して供給することで、画素電極の両端間に電位差を発生させて電流を流す。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２０４５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、データ線に供給される表示用の電圧Ｖdと、電気光学素子の加熱用の電圧Ｖhとを別個に生成する必要があるから、表示装置で使用される電圧を生成するための構成（例えば電源回路の構成）が複雑化するという問題がある。また、特許文献１の技術では、温度センサーの設置により表示装置の構成が複雑化するという問題もある。以上の事情を考慮して、本発明は、装置構成や製造工程を複雑化させることなく、表示特性を改善することを可能にすることを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明の好適な態様に係る表示装置用基板は、第１接続点と第２接続点とを有し、電圧の印加により表示階調が変化する電気光学素子に電圧を印加するための画素電極と、第１信号線と、第２信号線と、前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、前記第２信号線と前記第２接続点との接続を制御する第２トランジスターと、前記第１信号線に第１駆動信号を供給するとともに、前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する出力部とを具備する。以上の構成では、第２信号線から第２トランジスターを介して第２接続点に供給される第２駆動信号が、第１信号線から第１トランジスターを介して第１接続点に供給される第１駆動信号に対して遅延した関係にある。したがって、第１駆動信号の電圧が変動してから遅延時間にわたり第１接続点と第２接続点との間に電位差が発生し、当該電位差に応じた電流が流れることで画素電極が発熱する。電気光学素子に電圧を印加するための画素電極の発熱により電気光学素子が加熱されるから、電気光学素子の加熱に専用される電熱線等を設置した構成と比較すると、装置構成の複雑化を抑制しながら電気光学素子を加熱することが可能である。また、第２駆動信号が第１駆動信号を遅延させた関係にあるから、相異なる別個の電圧を生成して画素電極の両端間に印加する特許文献１の構成と比較して、画素電極に印加される電圧を生成するための構成が簡素化されるという利点もある。
【０００６】
本発明の好適な態様において、前記第１トランジスターのゲートおよび前記第２トランジスターのゲートに接続された走査線を具備し、前記第１トランジスターおよび前記第２トランジスターは、前記走査線に対する選択電圧の供給でオン状態に制御される。以上の構成では、第１トランジスターのゲートと第２トランジスターのゲートとが共通の走査線に接続されて同様に制御される。したがって、第１トランジスターと第２トランジスターとを個別の配線や信号で制御する構成と比較して、構成や制御が簡素化されるという利点がある。
【０００７】
本発明の好適な態様において、前記出力部は、前記第２駆動信号を生成して前記第２信号線に出力する遅延回路を含み、前記遅延回路は、環境温度が低いほどドレイン電流が減少する特性のトランジスターを含む。以上の構成では、第２駆動信号を生成する遅延回路を構成するトランジスターのドレイン電流が、環境温度が低いほど減少する。したがって、環境温度が低いほど遅延回路による第２駆動信号の遅延量が増加する。そして、第２駆動信号の遅延量が大きいほど、画素電極に電流が流れる時間長は長くなり、結果的に画素電極の発熱による電気光学素子の加熱は促進される。以上の説明から理解される通り、環境温度を検出する温度センサーを必要とせずに、環境温度に応じた電気光学素子の加熱（環境温度が低いほど電気光学素子を加熱する動作）が実現される。
【０００８】
以上の各態様に係る表示装置用基板は、例えば以下に例示する第１態様および第２態様に係る方法により製造される。第１態様に係る製造方法は、電圧の印加により表示階調が変化する電気光学素子を利用した表示装置の表示装置用基板を製造する方法であって、基板上に素子部を形成する第１工程と、前記素子部を覆う絶縁層を形成する第２工程と、
前記絶縁層の導通孔を介して前記素子部に電気的に接続される第１接続点および第２接続点を含む画素電極を形成する第３工程とを含み、前記第１工程では、第１信号線および第２信号線と、前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、前記第２信号線と前記第２接続点との接続を制御する第２トランジスターと、前記第１信号線に第１駆動信号を供給するとともに前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する出力部とを含む前記素子部を形成する。第２態様に係る製造方法は、前記第３工程では、前記出力部に含まれるトランジスターを、前記第１トランジスターおよび前記第２トランジスターと共通の工程で形成する。
【０００９】
本発明の好適な態様に係る表示装置は、電圧の印加により表示階調が変化する電気光学素子と、第１接続点と第２接続点とを有する画素電極と、前記画素電極との間で前記電気光学素子に電圧を印加する対向電極と、第１信号線と、第２信号線と、前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、前記第２信号線と前記第２接続点との接続を制御する第２トランジスターと、前記第１信号線に第１駆動信号を供給するとともに、前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する出力部とを具備する。
【００１０】
本発明の好適な態様に係る表示装置は、以下に例示する態様に係る制御方法により制御される。本発明の好適な態様に係る制御方法は、第１接続点と第２接続点とを有し、電圧の印加により表示階調が変化する電気光学素子に電圧を印加するための画素電極と、第１信号線および第２信号線と、前記第１信号線と前記第１接続点との接続を制御する第１トランジスターと、前記第２信号線と前記第２接続点との接続を制御する第２トランジスターとを具備する表示装置の制御方法であって、前記第１トランジスターおよび前記第２トランジスターをオンさせた状態で、前記第１信号線に第１駆動信号を供給し、前記第１駆動信号に対して遅延した第２駆動信号を前記第２信号線に供給する。
【００１１】
本発明の態様としては、表示装置用基板および表示装置のほか、当該表示装置を備える電子機器として概念することも可能である。本発明の電子機器としては、電子書籍、時計（設備時計、腕時計）、可搬型の携帯端末等が例示され得るが、本発明の適用範囲は以上の例示に限定されない。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る表示装置１００の構成図である。
【図２】画素回路ＰIXの回路図である。
【図３】電気泳動素子４６の駆動の説明図である。
【図４】表示装置１００の動作を示すタイミングチャートである。
【図５】書込期間、反転期間、および、表示期間の具体的な説明図である。
【図６】実施形態の出力部５０の構成図である。
【図７】インバーター回路INVの構成図である。
【図８】環境温度とインバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBの関係を示すグラフである。
【図９】素子部７０の各トランジスター（ＴS1，ＴS2，ＴRB）の断面図である。
【図１０】表示装置用基板８０の製造工程の説明図である。
【図１１】表示装置用基板８０の製造工程の説明図である。
【図１２】表示装置用基板８０の製造工程の説明図である。
【図１３】表示装置の製造工程の説明図である。
【図１４】電子機器（情報端末）の斜視図である。
【図１５】電子機器（電子ペーパー）の斜視図である。
【図１６】画素電極４２を流れる電流の説明図である。
【図１７】変形例に係る出力部５０の構成図である。
【発明を実施するための形態】
【００１３】
＜実施形態＞
図１は、本発明の好適な実施形態に係る表示装置１００のブロック図である。表示装置１００は、電圧の印加により表示階調が変化する電気泳動素子を利用した電気光学装置である。表示装置１００は、相互に対向する素子基板１０と対向基板６０とを具備する。対向基板６０は、素子基板１０からみて観察側（表示装置１００による表示画像を視認する観察者側）に位置する。素子基板１０と対向基板６０とは、所定の間隔をあけてシール材（図示略）で接合され、両基板の間隙内に電気泳動素子が封止される。
【００１４】
素子基板１０のうち対向基板６０との対向面には、図１に例示されるように、複数の画素回路ＰIXを含む画素部２０と、各画素回路ＰIXを駆動する駆動回路３０と、電圧生成回路３６と、複数（Ｎ個）の出力部５０[１]〜５０[Ｎ]とが設置される。他方、対向電極６２は、例えばガラスや石英等の光透過性の基板であり、素子基板１０との対向面には対向電極６２が形成される。対向電極６２は、ＩＴＯ(Indium Tin Oxide)等の光透過性の導電層であり、平面視で複数の画素回路ＰIXにわたり連続する。
【００１５】
電圧生成回路３６は、電圧ＶHおよび電圧ＶLを生成する。電圧ＶHは電圧ＶLを上回る（ＶH＞ＶL）。例えば電圧ＶHは１０Ｖ〜１５Ｖに設定され、電圧ＶLは例えば０Ｖに設定される。電圧生成回路３６が生成した電圧ＶHおよび電圧ＶLは駆動回路３０に供給される。また、電圧生成回路３６は、電圧ＶHおよび電圧ＶLの何れかに設定される共通電圧ＶCOMを生成および出力する。電圧生成回路３６が生成した共通電圧ＶCOMは、素子基板１０と対向基板６０との間に形成された導通部６３（いわゆる銀点）を介して対向電極６２に供給される。  
【００１６】
画素部２０は、Ｘ方向に延在するＭ本の走査線２４と、Ｘ方向に交差する（典型的にはＸ方向に直交する）Ｙ方向に延在するＮ組の信号線対２２とを有する（ＭおよびＮは自然数）。信号線対２２は、相互に間隔をあけてＹ方向に延在する第１信号線２２Aと第２信号線２２Bとを含む。複数の画素回路ＰIXは、各走査線２４と各信号線対２２との交差に対応して配置されて縦Ｍ行横Ｎ列の行列状に配列する。
【００１７】
図２は、画素回路ＰIXの回路図である。図２では、第ｍ行の第ｎ列に位置する任意の１個の画素回路ＰIXを図示している。画素回路ＰIXは、画素電極４２と第１トランジスターＴS1と第２トランジスターＴS2とを含んで構成される。画素電極４２は、電気泳動素子に電圧を印加するための電極であり、第１接続点Ｐ1と第２接続点Ｐ2とを含む。第１トランジスターＴS1は、第１信号線２２Aと画素電極４２の第１接続点Ｐ1との電気的な接続（導通/非導通）を制御するスイッチング素子として機能する。第２トランジスターＴS2は、第２信号線２２Bと画素電極４２の第２接続点Ｐ2との電気的な接続を制御するスイッチング素子として機能する。第１トランジスターＴS1および第２トランジスターＴS2は、Ｎチャネル型の薄膜トランジスターである。第１トランジスターＴS1および第２トランジスターＴS2のゲートは、共通の走査線２４に接続される。
【００１８】
第１接続点Ｐ1の電圧Ｖ1と第２接続点Ｐ2との電圧Ｖ2とを相違させた状態では、電圧Ｖ1と電圧Ｖ2との電圧差に応じた電流が第１接続点Ｐ1と第２接続点Ｐ2との間に流れて画素電極４２が発熱する。本実施形態では、画素電極４２の発熱により電気泳動素子４６を加熱する。すなわち、本実施形態の画素電極４２は、電気泳動素子４６に電圧を印加する本来の電極としての機能に加え、電気泳動素子４６を加熱する電熱線としても機能する。電気泳動素子４６の加熱のために効率的に発熱するように、本実施形態の画素電極４２は、図２の例示の通り、第１接続点Ｐ1と第２接続点Ｐ2とにわたり、Ｙ方向の正側と負側とで反復的に曲折した高抵抗な形状に形成される。
【００１９】
図３は、電気泳動素子４６の説明図である。電気泳動素子４６は、帯電粒子４６２の電気泳動を利用して階調を表現する電気光学素子であり、相対向する画素電極４２と対向電極６２との間に配置される。電気泳動素子４６は、相互に逆極性に帯電する白色の帯電粒子４６２Wと黒色の帯電粒子４６２Bと、各帯電粒子４６２（４６２B，４６２W）が泳動可能に分散された分散媒４６４とを含んで構成される。
【００２０】
図１の駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。走査線駆動回路３２と信号線駆動回路３４とは、例えばＩＣチップの形態で素子基板１０上に実装される。走査線駆動回路３２および信号線駆動回路３４には、電圧生成回路３６が生成した電圧ＶHおよび電圧ＶLが供給されるほか、同期信号等の各種の制御信号や表示階調を指定する画像信号が外部の上位装置から供給される。
【００２１】
図４は、表示装置１００の動作のタイミングチャートである。表示装置１００の動作の周期となる各単位期間（１フレーム）は、書込期間と反転期間と表示期間とを含んで構成される。書込期間では、画素回路ＰIXの指定階調に応じた電圧を各画素回路ＰIXに供給する書込動作が実行される。反転期間では、書込期間における各画素電極４２の電圧の変化が各画素の表示階調に実際に反映される。表示期間では、各画素の表示階調が維持される。
【００２２】
図４に例示される通り、走査線駆動回路３２は、各単位期間の書込期間において、第１行から第Ｍ行までのＭ本の走査線２４の各々を、走査信号Ｇ[１]〜Ｇ[Ｍ]の出力で水平走査期間Ｈ毎に順次に択一的に選択する。具体的には、第ｍ行（ｍ＝１〜Ｍ）の走査線２４に供給される走査信号Ｇ[ｍ]が所定の選択電圧ＶSELに設定されることで第ｍ行の走査線２４が選択される。
【００２３】
信号線駆動回路３４は、相異なる信号線対２２に対応するＮ本の配線７２に駆動信号ＶDR[１]〜ＶDR[Ｎ]を並列に供給する。第ｍ行の走査線２４の選択時に第ｎ列（ｎ＝１〜Ｎ）の配線７２に供給される駆動信号ＶDR[ｎ]は、第ｍ行の第ｎ列に位置する画素回路ＰIXに指定された階調に応じた電圧（ハイ／ローの論理レベル）に設定される。
【００２４】
図１に例示される通り、相異なる信号線対２２に対応するＮ個の出力部５０[１]〜５０[Ｎ]が素子基板１０に設置される。第ｎ列の出力部５０[ｎ]は、第ｎ列の配線７２と第ｎ列の信号線対２２との間に設置される。出力部５０[ｎ]は、信号線駆動回路３４から第ｎ列の配線７２に供給される駆動信号ＶDR[ｎ]に応じた第１駆動信号ＳA[ｎ]を第ｎ列の信号線対２２の第１信号線２２Aに供給するとともに、駆動信号ＶDR[ｎ]に応じた第２駆動信号ＳB[ｎ]を第ｎ列の信号線対２２の第２信号線２２Bに供給する。
【００２５】
書込期間内の第ｍ番目の水平走査期間Ｈにおいて走査線駆動回路３２が走査信号Ｇ[ｍ]を選択電圧ＶSELに設定することで第ｍ行の走査線２４を選択すると、第ｍ行の各画素回路ＰIXの第１トランジスターＴS1と第２トランジスターＴS2とがオン状態に制御される。第１トランジスターＴS1がオン状態に遷移すると、画素電極４２の第１接続点Ｐ1の電圧Ｖ1は、出力部５０[ｎ]が第１信号線２２Aに出力する第１駆動信号ＳA[ｎ]の電圧に変化し、画素電極４２の第２接続点Ｐ2の電圧Ｖ2は、出力部５０[ｎ]が第２信号線２２Bに出力する第２駆動信号ＳB[ｎ]の電圧に変化する。第１駆動信号ＳA[ｎ]および第２駆動信号ＳB[ｎ]の各々は、指定階調に応じて電圧ＶHおよび電圧ＶLの何れかに設定される。したがって、画素電極４２には電圧ＶHおよび電圧ＶLの何れかが印加される。
【００２６】
他方、電圧生成回路３６が対向電極６２に供給する共通電圧ＶCOMも、電圧ＶHおよび電圧ＶLの何れかに設定される。以上の説明から把握される通り、第１駆動信号ＳA[ｎ]と第２駆動信号ＳB[ｎ]と共通電圧ＶCOMとでは電圧の範囲が一致する。対向電極６２の共通電圧ＶCOMは、図４に例示される通り、書込期間および表示期間では電圧ＶLに維持され、反転期間では電圧ＶHに設定される。
【００２７】
図５は、単位期間内の各期間における表示階調の説明図である。図５では、黒色の帯電粒子４６２Bを正極性に帯電させるとともに、白色の帯電粒子４６２Wを負極性に帯電させた場合を便宜的に例示し、任意の１個の画素電極４２に対応する画素Ａの表示階調と他の画素電極４２に対応する画素Ｂの表示階調との変化に着目する。
【００２８】
まず、表示期間において、図５（１）に例示されるように、対向電極６２に電圧ＶL、画素Ａの画素電極４２に電圧ＶH、画素Ｂの画素電極４２に電圧ＶLがそれぞれ印加される場合を仮定する。画素Ａでは、正極性に帯電した黒色の帯電粒子４６２Bが対向電極６２側に位置し、負極性に帯電した白色の帯電粒子４６２Wが画素電極４２側に位置する。したがって、画素Ａは黒階調を表示する。他方、画素Ｂでは、画素Ａとは反対に、白色の帯電粒子４６２Wが対向電極６２側に位置するとともに黒色の帯電粒子４６２Bが画素電極４２側に位置する。すなわち、画素Ｂは白階調を表示する。
【００２９】
書込期間において、図５（２）に例示されるように、画素Ａの画素電極４２が電圧ＶHから電圧ＶLに遷移し、画素Ｂの画素電極４２が電圧ＶLから電圧ＶHに遷移した場合を想定する。書込期間では対向電極６２は電圧ＶLに維持されるから、画素Ｂでは、黒色の帯電粒子４６２Bが対向電極６２側に移動するとともに白色の帯電粒子４６２Wが画素電極４２側に移動する。すなわち、画素Ｂは直前の表示期間での白階調から黒階調に反転する。他方、画素Ａでは、対向電極６２および画素電極４２の双方が電圧ＶLであるから、帯電粒子４６２（４６２B，４６２W）の状態は直前の表示期間から変化しない。すなわち、画素Ａは直前の表示期間から引続き黒階調に維持される。
【００３０】
直後の反転期間では、図５（３）に例示されるように、対向電極６２は電圧ＶLから電圧ＶHに遷移する。画素Ａの画素電極４２は電圧ＶLに維持されるから、黒色の帯電粒子４６２Bが画素電極４２側に移動するとともに白色の帯電粒子４６２Wが対向電極６２側に移動する。すなわち、画素Ａは黒階調から白階調に反転する。他方、画素Ｂは表示期間から引続き白階調に維持される。図５（４）に例示されるように、対向電極６２が電圧ＶHから電圧ＶLに遷移した直後の表示期間でも、画素Ａは白階調に維持され、画素Ｂは黒階調に維持される。以上の説明から理解される通り、書込期間における各画素電極４２の電圧の変化が、反転期間での共通電圧ＶCOMの反転により各画素の表示階調に実際に反映される。
【００３１】
次に、画素電極４２の発熱による電気泳動素子４６の加熱について説明する。図４から理解される通り、本実施形態の出力部５０[ｎ]は、第２駆動信号ＳB[ｎ]を第１駆動信号ＳA[ｎ]に対して遅延させて第２信号線２２Bに供給する。具体的には、出力部５０[ｎ]は、信号線駆動回路３４から第ｎ列の配線７２[ｎ]に出力される駆動信号ＶDR[ｎ]に応じて電圧ＶHおよび電圧ＶLの何れかに設定された第１駆動信号ＳA[ｎ]を第ｎ列の信号線対２２の第１信号線２２Aに供給し、第１駆動信号ＳA[ｎ]を遅延させた関係にある電圧ＶHまたは電圧ＶLの第２駆動信号ＳB[ｎ]を第ｎ列の信号線対２２の第２信号線２２Bに供給する。すなわち、第１トランジスターＴS1および第２トランジスターＴS2がオンした状態で、第１信号線２２Aに第１駆動信号ＳA[ｎ]が供給され、第１駆動信号ＳA[ｎ]に対して遅延した第２駆動信号ＳB[ｎ]が第２信号線２２Bに供給される。図４には、第ｍ行の走査線２４が選択時に第１駆動信号ＳA[ｎ]および第２駆動信号ＳB[ｎ]が電圧ＶHに設定される場合が例示されている。第１駆動信号ＳA[ｎ]および第２駆動信号ＳB[ｎ]の供給により画素電極４２に電圧ＶHが印加された画素は、図５を参照した例示から理解される通り黒階調を表示する。
【００３２】
図４に例示される通り、第ｍ行の走査線２４の選択時には、第１駆動信号ＳA[ｎ]の電圧ＶHが第１信号線２２Aから画素電極４２の第１接続点Ｐ1に供給され、第１駆動信号ＳA[ｎ]に対して遅延時間ΔＴだけ遅延した時点から第２駆動信号ＳB[ｎ]の電圧ＶHが第２信号線２２Bから画素電極４２の第２接続点Ｐ2に供給される。すなわち、遅延時間ΔＴにわたる期間では、第１接続点Ｐ1に電圧ＶHが印加されるとともに第２接続点Ｐ2に電圧ＶLが印加され、両地点間には電圧差が発生する。したがって、第１接続点Ｐ1と第２接続点Ｐ2との電圧差（Ｖ1−Ｖ2）に応じた電流が画素電極４２を流れることになる。その結果、画素電極４２には電気抵抗に応じたジュール熱が発生して電気泳動素子４６が加熱される。以上の説明から理解される通り、遅延時間ΔＴが長いほど、画素電極４２に電流が流れる時間長が長くなり、電気泳動素子４６の加熱が促進される。
【００３３】
図６は、本実施形態の出力部５０[ｎ]の説明図である。出力部５０[ｎ]は、図６に例示されるように電圧制御回路５２と電圧制御回路５４とを含んで構成される。電圧制御回路５２は、信号線駆動回路３４から配線７２に出力された駆動信号ＶDR[ｎ]の電圧振幅を調整（拡大）することで電圧ＶHまたは電圧ＶLの第１駆動信号ＳA[ｎ]を生成して第１信号線２２Aに出力するレベルシフタである。電圧制御回路５２は、例えば、図６に例示されるように、インバーター回路ＩNV-3とインバーター回路ＩNV-4とを２段に接続して構成される。
【００３４】
電圧制御回路５４は、配線７２から分岐した配線７４に信号線駆動回路３４から出力された駆動信号ＶDR[ｎ]の電圧振幅を調整することで電圧ＶHまたは電圧ＶLの第２駆動信号ＳB[ｎ]を生成して第２信号線２２Bに出力するレベルシフタである。電圧制御回路５２と同様に、電圧制御回路５４もインバーター回路ＩNV-1およびインバーター回路ＩNV-2とを２段に接続して構成される。
【００３５】
図７は、インバーター回路ＩNVの構成図である。各インバーター回路ＩNV（ＩNV-1〜ＩNV-4）は共通の構成を有するから、図７ではインバーター回路ＩNV（ＩNV-1〜ＩNV-4）として説明する。図７に例示されるように、インバーター回路INVは、高位側の電圧ＶHと低側の電圧ＶLとの間に直列に介在するＰチャネル型のトランジスターＴRAとＮチャネル型のトランジスターＴRBとを含んで構成される。トランジスターＴRAおよびトランジスターＴRBのゲートには共通の入力信号が供給される。トランジスターＴRAおよびトランジスターＴRBは、画素部２０の第１トランジスターＴS1および第２トランジスターＴS2と同一の工程で、素子基板１０の面上に一括的に形成された薄膜トランジスターである。
【００３６】
インバーター回路INV-2（電圧制御回路５４）のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗは、インバーター回路ＩNV-4（電圧制御回路５２）のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗを上回る。例えば、インバーター回路ＩNV-4のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗを１０μｍとした場合、インバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗは１００μｍ程度（すなわち１０倍程度）である。以上の構成によれば、インバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのゲート容量（ひいては時定数）は、インバーター回路ＩNV（ＩNV-1，ＩNV-3，ＩNV-4）のトランジスターＴRAおよびトランジスターＴRBのゲート容量と比較して大きいから、第２駆動信号ＳB[ｎ]を第１駆動信号ＳA[ｎ]に対して遅延させることが可能である。すなわち、電圧制御回路５４は、第１駆動信号ＳA[ｎ]に対して図４の遅延時間ΔＴだけ遅延した第２駆動信号ＳB[ｎ]を生成する遅延回路として機能する。
【００３７】
なお、インバーター回路INV-2（電圧制御回路５４）のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌは、インバーター回路ＩNV（ＩNV-1，ＩNV-3，ＩNV-4）のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌと等しくなるように構成されてもよい。また、電圧制御回路５４のインバーター回路ＩNV-1では、トランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌおよびチャネル幅Ｗは、インバーター回路ＩNV-3およびインバーター回路ＩNV-4（電圧制御回路５２）と等しくなるように構成してもよい。
【００３８】
図８は、インバーター回路ＩNV-2（電圧制御回路５４）のトランジスターＴRAおよびトランジスターＴRBの電圧−電流特性（ゲート−ソース間の電圧ＶGSとドレイン電流ＩDとの関係）を示すグラフである。Ｎチャネル型のトランジスターＴRBの電圧−電流特性が実線で図示され、Ｐチャネル型のトランジスターＴRAの電圧−電流特性が破線で図示されている。また、表示装置１００が使用される温度（以下「環境温度」という）が高い場合と低い場合とで電圧−電流特性が併記されている。
【００３９】
図８から理解される通り、トランジスターＴRAおよびトランジスターＴRBにおける所定のゲート電圧ＶGSに対するドレイン電流ＩDは、環境温度が低いほど減少する。環境温度が低下してドレイン電流ＩDが減少するほど第１駆動信号ＳA[ｎ]に対する第２駆動信号ＳB[ｎ]の遅延時間ΔＴが増加するから、電気泳動素子４６の加熱が促進される。
【００４０】
以上に説明した通り、本実施形態では、第２信号線２２Bから第２トランジスターＴS2を介して第２接続点Ｐ2に供給される第２駆動信号ＳB[ｎ]が第１信号線２２Aから第１トランジスターＴS1を介して第１接続点Ｐ1に供給される第１駆動信号ＳA[ｎ]に対して遅延する。したがって、第１接続点Ｐ1が第１駆動信号ＳA[ｎ]の電圧Ｖ1に変動してから遅延時間ΔＴにわたり、第１接続点Ｐ1と第２接続点Ｐ2との間に電圧差が発生し（Ｖ1−Ｖ2）、当該電圧差に応じた電流が流れることで画素電極４２が発熱する。すなわち、本実施形態では、電気泳動素子４６に電圧を印加するための画素電極４２の発熱により電気泳動素子４６が加熱されるから、電気泳動素子４６の加熱に専用される電熱線等を設置する構成と比較すると、装置構成の複雑化を抑制しながら電気泳動素子４６を加熱することが可能である。また、第２駆動信号ＳB[ｎ]は、第１駆動信号ＳA[ｎ]を遅延させた関係にあるから、相異なる別個の電圧を生成して画素電極４２の両端間に印加する特許文献１の構成と比較して、画素電極４２に印加される電圧を生成するための構成が簡素化されるという利点もある。
【００４１】
本実施形態では、第１トランジスターＴS1のゲートと第２トランジスターＴS2のゲートとが共通の走査線２４に接続される。したがって、第１トランジスターＴS1と第２トランジスターＴS2とを個別の配線に接続して、それぞれに個別の信号を供給することで第１トランジスターＴS1と第２トランジスターＴS2とを制御する構成と比較して、構成や制御を簡素化することが可能である。
【００４２】
前述したように、電気泳動素子４６の応答特性は、環境温度に応じて変化する。具体的には、環境温度が低いほど、電気泳動素子４６の応答特性が劣化して表示性能が劣化しやすいという傾向がある。本実施形態では、環境温度が低いほどゲートソース間の電圧ＶGSに対するドレイン電流ＩDの電流量が減少する特性のトランジスターＴRAおよびトランジスターＴRBによって電圧制御回路５４が構成される。以上の構成では、環境温度が低いほど、第２駆動信号ＳB[ｎ]の遅延量が増加して画素電極４２に電流が流れる時間長ΔＴが長くなるから、結果的に画素電極４２の発熱による電気泳動素子４６の加熱が促進される。以上の構成によれば、環境温度を測定する温度センサー等の要素を必要とすることなく、環境温度に応じた電気泳動素子４６の加熱が実現される。
【００４３】
図９は、表示装置１００の構造の説明図である。図９では、画素部２０の内側の領域の断面と画素部２０の外側の領域の断面とが便宜的に併記されている。図９に例示される通り、珪素等の半導体材料で形成された素子基板１０の表面には絶縁膜Ｌ0が形成されている。絶縁膜Ｌ0の表面上のうち、画素部２０の内側の領域には各画素回路ＰIXのトランジスター（ＴS1，ＴS2）が形成され、画素部２０の外側の領域には電圧制御回路５４のトランジスター（ＴRA，ＴRB）が形成されている。なお、図９から図１３では、電圧制御回路５４のうちトランジスターＴRAのみが便宜的に図示されている。
【００４４】
各トランジスター（ＴS1，ＴS2，ＴRA）は絶縁層ＬCで覆われる。本実施形態の絶縁層ＬCは第１層ＬC1と第２層ＬC2との積層で構成される。さらに、画素部２０の内部の領域には、絶縁層ＬCを貫通する導通孔を介してトランジスター（ＴS1，ＴS2）と電気的に接続される画素電極４２が配置される。素子基板１０と対向基板６０とは、画素電極４２と対向電極６２とが相互に対向する状態で接合される。素子基板１０と対向基板６０との間隙には隔壁４８が形成され、隔壁４８で仕切られた空間内に電気泳動素子４６が封入されている。
【００４５】
画素部２０の内側の領域のトランジスター（ＴS1，ＴS2）は、絶縁膜Ｌ0の表面に形成される半導体層７２Aと、半導体層７２Aを被覆するゲート絶縁膜ＬAと、ゲート絶縁膜ＬA上に形成されるゲートＧと、ゲートＧの表面を被覆する絶縁層ＬBと、絶縁層ＬBの導通孔を介して半導体層７２Aに接続された配線ＷA（ソース，ドレイン）とを含んで構成される。同様に、画素部２０の外側の領域に形成されるトランジスターＴRAは、絶縁膜Ｌ0の表面に形成される半導体層７２Aと、半導体層７２Aを被覆するゲート絶縁膜ＬAと、ゲート絶縁膜ＬA上に形成されるゲートＧと、ゲートＧの表面を被覆する絶縁層ＬBと、配線ＷAとを含んで構成される。画素部２０の内側の領域のトランジスターＴS1およびトランジスターＴS2と、画素部２０の外側の出力部５０[ｎ]のトランジスターＴRAおよびトランジスターＴRBとは共通の工程で形成される。トランジスター（ＴS1，ＴS2，ＴRA）に共通する各要素（半導体層７２A、ゲート絶縁膜ＬA、ゲートＧ、絶縁層ＬB、配線ＷA）は、素子基板１０に形成される素子部７０と表現され得る。
【００４６】
＜表示装置１００の製造方法＞
図１０から図１３は、表示装置１００の製造工程の説明図である。素子基板１０の表面が絶縁膜Ｌ0で被覆された状態で図１０の第１工程が開始される。
【００４７】
第１工程では、素子基板１０上に素子部７０を形成する。具体的には、図１０に例示される通り、絶縁膜Ｌ0の表面上に、ａ-Ｓi（amorphous-silicon）層を形成し、ａ-Ｓi層を熱処理により結晶化させてｐ-Ｓi（Polycrystalline Silicon）層を形成する。次のレジスト工程（レジスト被覆形成、露光、現像等）で、ｐ-Ｓi層にレジストパタンを形成し、半導体層７２Aを形成する。半導体層７２Aのソース／ドレイン領域には不純物元素が注入される。次に、半導体層７２Aを被覆するゲート絶縁膜ＬAを形成するとともに、ゲート絶縁膜ＬAの表面にゲートＧを形成する。画素部２０のトランジスター（ＴS1，ＴS2）のゲートＧは、走査線２４と一体に形成される。次に、各トランジスター（ＴS1，ＴS2，ＴRA）のゲートＧの表面上に絶縁層ＬBを形成し、レジスト工程により絶縁層ＬBおよびゲート絶縁膜ＬAを貫通する導通孔（コンタクトホール）を形成するとともに、アルミニウム等の金属材料で配線ＷAが形成される。画素部２０のトランジスター（ＴS1，ＴS2）の配線ＷAは、例えば、第１信号線２２Aおよび第２信号線２２Bと一体に形成される。具体的にはトランジスターＴS1の配線ＷAは第１信号線２２Aと一体に形成され、トランジスターＴS2の配線ＷAは第２信号線２２Bと一体に形成される。
【００４８】
第１工程に続く第２工程では、素子部７０を覆う絶縁層ＬCを形成する。具体的には、図１１に例示されるように、素子部７０の表面上に第１層ＬC1と第２層ＬC2とを積層することで、配線ＷAを被覆する絶縁層ＬCが形成され、絶縁層ＬCを貫通する導通孔が形成される。以上の通り、第２工程でも、画素部２０の内側と外側とにわたり共通する工程で絶縁層ＬCが形成される。
【００４９】
第２工程に続く第３工程では、第２工程で形成した絶縁層ＬCの導通孔を介して素子部７０と電気的に接続される画素電極４２を形成する。画素電極４２は、例えばアルミニウム等の導電材料で形成され、図１２に示すように、絶縁層ＬCの導通孔を介してトランジスター（ＴS1，ＴS2）の配線ＷAに電気的に接続される。以上の第１工程から第３工程により、表示装置１００の表示装置用基板８０が形成される。表示装置用基板８０は、素子部７０と絶縁層ＬCと画素電極４２とを含んで構成される。
【００５０】
第３工程に続く第４工程では、絶縁層ＬCの表面上に隔壁４８を形成する。隔壁４８の平面形状は任意であるが、例えば画素回路ＰIX毎（あるいは画素回路ＰIXに空間を仕切る格子状に形成される。次に、対向電極６２と画素電極４２とが相対向する状態で、表示装置用基板８０と対向基板６０を、所定の間隔をあけてシール材（図示省略）で接合する。表示装置用基板８０と対向基板６０との間隙内には電気泳動素子４６が封入される。
【００５１】
以上の通り、第１工程では、画素部２０の内部の領域のトランジスター（ＴS1，ＴS2）と、画素部２０の外部の領域（電圧制御回路５４）のトランジスター（ＴRA，ＴRB）とが共通の工程で形成される。したがって、電圧制御回路５４を構成するトランジスターを、画素部２０のトランジスター（ＴS1，ＴS2）と別工程で形成する構成と比較して、製造工程を簡略化することが可能になる、という利点がある。
【００５２】
＜電子機器＞
本発明を応用した電子機器を以下に例示する。図１４は、表示装置１００を利用した携帯型の情報端末（電子書籍）３１０の斜視図である。図１４に示すように、情報端末３１０は、利用者が操作する操作子３１２と、表示部３１４に画像を表示する表示装置１００とを含んで構成される。利用者によって操作子３１２が操作されると表示部３１４の表示画像が切り替わる。
【００５３】
図１５は、表示装置１００を利用した電子ペーパー３２０の斜視図である。図１５に示すように、電子ペーパー３２０は、可撓性の基板（シート）３２２の表面に形成された表示装置１００を含んで構成される。
【００５４】
本発明が適用される電子機器は以上の例示に限定されない。例えば、携帯電話機や時計（腕時計），携帯型の音響再生装置，電子手帳，タッチパネル搭載型の表示装置など、各種の電子機器に本発明の表示装置１００を採用することが可能である。
【００５５】
＜変形例＞
以上の形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
【００５６】
（１）前述の実施形態では、インバーター回路INV-2（電圧制御回路５４）のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗが、他のインバーター回路（ＩNV-1，ＩNV-3,ＩNV-4）のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗを上回る構成とした。以上の例示以外に、例えば、インバーター回路INV-2（電圧制御回路５４）のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌおよびチャネル幅Ｗの双方が、他のインバーター回路（ＩNV-1，ＩNV-3,ＩNV-4）のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌおよびチャネル幅Ｗを上回る構成も好適に採用され得る。例えば、インバーター回路（ＩNV-1，ＩNV-3,ＩNV-4）のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌを３μｍとしてチャネル幅Ｗを３μｍとした場合、インバーター回路INV-2（電圧制御回路５４）のトランジスターＴRAおよびトランジスターＴRBでは、チャネル長Ｌを３０μｍとしてチャネル幅Ｗを３０μｍとした構成も好適に採用され得る。以上の構成によっても、インバーター回路INV-2（電圧制御回路５４）のトランジスターＴRAおよびトランジスターＴRBのゲート容量が増加するから、画素電極４２に電流を流す時間長（遅延時間ΔＴ）を十分に確保し、結果的に画素電極４２の発熱による電気泳動素子４６の加熱を促進することが可能である
【００５７】
（２）前述の実施形態では、第２駆動信号ＳB[ｎ]の電圧波形を図４に例示されるように矩形波で例示したが、実際には、第２トランジスターＴS2の容量特性等に起因して、図１６に例示されるように第２駆動信号ＳB[ｎ]の電圧波形がなまる。したがって、第１接続点Ｐ1と第２接続点Ｐ2との電圧差（Ｖ1−Ｖ2）は、図１６に例示されるように、経時的に変化する。
【００５８】
（３）前述の実施形態では、隔壁４８で仕切られた空間内に帯電粒子４６２（４６２B，４６２W）と分散媒４６４とを封止した隔壁型の電気泳動素子４６を例示したが、電気泳動素子４６の形態は以上の例示に限定されない。例えば、マイクロカプセルの内部に帯電粒子４６２（４６２B，４６２W）と分散媒４６４とを封止した構成や、黒色の領域と白色の領域とを逆極性に帯電させた複数の粒子を分散媒に分散させた構成も好適に採用され得る。また、本実施形態では、電気光学素子として電気泳動素子４６を例示したが、液晶素子等を電気光学素子として利用した構成も好適である。以上の説明から理解される通り、本発明は、電圧の印加により表示階調が変化する電気光学素子を利用した構成に好適に採用され、電気泳動素子４６や液晶素子は電気光学素子の典型例である。
【００５９】
（４）前述の実施形態では、素子基板１０上に出力部５０[ｎ]を配置した構成を例示したが、出力部５０[ｎ]の位置は以上の例示に限定されない。例えば、対向基板６０に出力部５０[ｎ]を設置するとともに、出力部５０[ｎ]から信号線対２２に第１駆動信号ＳA[ｎ]および第２駆動信号ＳB[ｎ]を出力してもよい。ただし、前述の実施形態では、画素回路ＰIXを構成するトランジスター（ＴS1，ＴS2）とともに出力部５０[ｎ]のトランジスター（ＴRA，ＴRB）が素子基板１０に形成されるから、対向基板６０にはトランジスターを形成する必要がない。したがって、画素回路ＰIXを素子基板１０に形成するとともに対向基板６０に出力部５０[ｎ]を形成した構成と比較して表示装置１００の製造工程が簡素化されるという利点がある。
【００６０】
（５）前述の実施形態では、駆動回路３０とともに電圧生成回路３６を素子基板１０上に設置した構成を例示したが、電圧生成回路３６の設置位置は以上の例示に限定されない。例えば、対向基板６０に電圧生成回路３６を設置した構成や、外部の上位装置に電圧生成回路３６を設置した構成が採用され得る。外部の上位装置に電圧生成回路３６を設置した構成では、同期信号等の各種の制御信号や画像信号とともに、電圧ＶHおよび電圧ＶLが上位装置から供給される。
【００６１】
（６）前述の実施形態では、電圧制御回路５２と電圧制御回路５４との双方を出力部５０に設置したが、図１７に例示されるように、出力部５０[ｎ]が電圧制御回路５４のみを含む構成（電圧制御回路５２を省略した構成）も好適に採用され得る。図１８の構成では、電圧ＶHまたは電圧ＶLの駆動信号ＶDR[ｎ]が信号線駆動回路３４から配線７２に出力され、出力部５０[ｎ]は、当該駆動信号ＶDR[ｎ]を第１駆動信号ＳA[ｎ]として第１信号線２２Aに出力する一方で、駆動信号ＶDR[ｎ]を遅延させた電圧ＶHまたは電圧ＶLの第２駆動信号ＳB[ｎ]を生成して第２信号線２２Bに出力する。以上の構成によっても、第１接続点Ｐ1と第２接続点Ｐ2との電圧の高低差（Ｖ1−Ｖ2）に応じた電流が画素電極４２を流れることで画素電極４２が発熱するから、電気泳動素子４６の加熱を促進することが可能である。以上の説明から理解される通り、出力部５０[ｎ]は、第１信号線２２Aに第１駆動信号ＳA[ｎ]を供給するとともに、第１駆動信号ＳA[ｎ]に対して遅延した第２駆動信号ＳB[ｎ]を第２信号線２２Bに供給する要素として包括的に表現され、具体的な構成や電圧振幅を調整する機能の有無は不問である。
【００６２】
（７）前述の実施形態では、電圧ＶHと電圧ＶLとの間で変動する共通電圧ＶCOMが対向電極６２に供給される構成を例示したが、共通電圧ＶCOMを一定の電圧に固定してもよい。ただし、共通電圧ＶCOMを一定の電圧に固定する構成では、第１駆動信号ＳA[ｎ]および第２駆動信号ＳB[ｎ]の電圧を、共通電圧ＶCOMに対して高位側の電圧ＶHと低位側の電圧ＶLとの間で階調に応じて切り換える必要がある。
【００６３】
（８）前述の実施形態では、電圧制御回路５４および電圧制御回路５２を、それぞれ２段のインバーター回路INVで構成したが、電圧制御回路５２および電圧制御回路５４を構成するインバーター回路ＩNVの段数は任意である。例えば３段以上のインバータ回路ＩNVで電圧制御回路５４および電圧制御回路５２を構成することも可能である。
【符号の説明】
【００６４】
１００……表示装置、１０……素子基板、２０……画素部、２２……信号線対、２２A……第１信号線、２２B……第２信号線、２４……走査線、３２……走査線駆動回路、３０……駆動回路、３４……信号線駆動回路、３６……電圧生成回路、４６……電気泳動素子、４６２……帯電粒子、４６４……分散媒、４８……隔壁、５０……出力部、５２……電圧制御回路、５４……遅延回路、６０……対向基板、６２……対向電極、６３……導通部、７０……素子部、７２……配線、７４……配線、８０……表示装置用基板、３１０……情報端末、３１２……操作子、３１４……表示部、３２０……電子ペーパー、３２２……基板。
【図１】
2016212216.tif 000003
【図２】
2016212216.tif 000004
【図３】
2016212216.tif 000005
【図４】
2016212216.tif 000006
【図５】
2016212216.tif 000007
【図６】
2016212216.tif 000008
【図７】
2016212216.tif 000009
【図８】
2016212216.tif 000010
【図９】
2016212216.tif 000011
【図１０】
2016212216.tif 000012
【図１１】
2016212216.tif 000013
【図１２】
2016212216.tif 000014
【図１３】
2016212216.tif 000015
【図１４】
2016212216.tif 000016
【図１５】
2016212216.tif 000017
【図１６】
2016212216.tif 000018
【図１７】
2016212216.tif 000019