(57)【特許請求の範囲】
【請求項１】
入力信号と、擬似ノイズ（ＰＮ）シーケンスと、１ビット入力を有するＦＩＲフィルタから成るフィルタリング手段とを具備し、
前記フィルタリング手段が、前記擬似ノイズシーケンスのサンプリング間隔を変更するために適用され、前記フィルタリング手段から出力される前記擬似ノイズシーケンスのサンプリング間隔が前記フィルタリング手段へ入力される前記擬似ノイズシーケンスのサンプリング間隔以下の長さを有し、それによって、前記擬似ノイズシーケンスを所定のオーバサンプリング比まで補間し、
その後、フィルタリングされた前記擬似ノイズシーケンスと前記入力信号との相関を求め、
前記相関が出力手段に送られることを特徴とする相関受信機。
【請求項２】
前記入力信号を変換するためのアナログ−ディジタル変換手段を具備することを特徴とする請求項１に記載の相関受信機。
【請求項３】
前記入力信号を変換するための前記アナログ−ディジタル変換手段が、ΣΔ変調器であることを特徴とする請求項２に記載の相関受信機。
【請求項４】
前記相関演算が、相関加算手段を用いて行われ、
前記各相関加算手段からの相関が、出力手段に送られることを特徴とする請求項１に記載の相関受信機。
【発明の詳細な説明】
【０００１】
（発明の分野）
この発明は、概して、ＤＳ−ＣＤＭＡ無線における受信機に関し、さらに詳細には、チップ間干渉および他の干渉を除去するためのパルス整合フィルタおよびチャネル選択度を提供する必要性に関するものである。
【０００２】
（関連技術）
全世界を通じて、セルラーシステムにおける１つの重要なステップは、アナログ送信からディジタル送信への変更である。同様に重要なことは、次世代のセルラー技術を導入するための効率的なディジタル送信方式を選択することである。さらに、快適に持ち歩くことができ、自宅、オフィス、道路、車等において、電話を掛けたり受けたりするために使用される、低コスト、ポケットサイズのコードレス電話を用いるパーソナル通信網（ＰＣＮｓ）の第１世代は、次世代ディジタルセルラーシステムのインフラストラクチャおよびセルラー周波数を使用するセルラーキャリアによって提供されることになると広く考えられている。これらの新たなシステムにおいて要求される重要な特徴は、通信容量を増加させることである。
【０００３】
現在では、チャネルアクセスは、周波数分割多元接続（ＦＤＭＡ）方法および時分割多元接続（ＴＤＭＡ）方法を使用して達成される。ＦＤＭＡでは、通信チャネルは、信号の送信パワーが集中する単一の無線周波数帯域である。隣接チャネルとの干渉は、特定周波数帯域内の単一のエネルギのみを通過させる帯域通過フィルタの使用により制限される。したがって、各チャネルには異なる周波数が割り当てられ、システムの容量は、利用可能な周波数並びにチャネル再利用により課される制限によって制限される。ＴＤＭＡシステムでは、チャネルは、同じ周波数上での一連の周期的な時間間隔のタイムスロットからなっている。各タイムスロットの時間的長さは、フレームと呼ばれる。所定の信号のエネルギは、これらのタイムスロットの内の１つに閉じ込められる。隣接チャネルの干渉は、タイムゲートまたは適正な時刻において受信した単一のエネルギのみを通過させる他の同期素子を用いることにより制限される。このようにして、異なる相対的な信号強さのレベルからくる干渉の問題は低減される。
【０００４】
ＴＤＭＡシステムにおける容量は、送信信号をより短いタイムスロット内に圧縮することにより増加させることができる。その結果、情報は、それに応じて、より速いバースト速度で送信されなければならず、占有スペクトルの量をそれに比例して増加させることになる。
【０００５】
ＦＤＭＡまたはＴＤＭＡシステム、または、ＦＤＭＡ／ＴＤＭＡハイブリッドシステムでは、２つの潜在的に干渉する信号が、同じ時刻において同じ周波数を確実に占有しないようにすることが、その目標である。これに対して、符号分割多元接続（ＣＤＭＡ）方式は、時間および周波数の両方において信号を重複させることができる。したがって、全てのＣＤＭＡ信号は、同じ周波数スペクトルを共有する。周波数領域または時間領域では、多数の接続信号が重ね合わされていることがわかる。
【０００６】
原則として、ＣＤＭＡシステムでは、送信される情報データストリームは、シグナチャシーケンスまたは拡散シーケンスとして知られる非常に高速のデータストリームに重ね合わせられる。一般に、シグナチャシーケンスデータは、バイナリ形式のビットストリームである。このシグナチャシーケンスを発生する１つの方法は、ランダムに見えるが許可された受信者は複製を作成することができる擬似ノイズ（ＰＮ）処理を用いる。情報データストリームおよび高ビット速度シグナチャシーケンスストリームは、２つのビットストリームが＋１または−１のバイナリで表されることを前提に、２つのビットストリームを乗算することによって結合される。この低ビット速度データストリームと高ビット速度信号の組み合わせは、情報データストリーム信号のコーディングまたは拡散と呼ばれる。各情報データストリームまたはチャネルには、単一の拡散符号が割り当てられる。
【０００７】
複数の符号化された情報信号は、無線周波数キャリアを、例えば、直角位相偏移変調（ＱＰＳＫ）によって変調し、複素信号として、受信機に、ともに受信される。符号化された信号の各々は、全ての他の符号化された信号、並びに、ノイズ関連信号と、周波数および時間の両方において重なりあう。受信機が認可された場合には、複素信号が単一の符号のうちの１つと関連づけられ、対応する情報信号が分離されてデコードされる。
【０００８】
「直接拡散を用いる伝統的ＣＤＭＡ」と呼ばれるＣＤＭＡ技術は、情報の１ビットを表すためにシグナチャシーケンスを使用する。送信されたシーケンスまたはそのコンプリメント（送信されたバイナリシーケンス値）を受信することは、情報ビットが「０」または「１」のいずれであるかを示している。シグナチャシーケンスは、通常、Ｎビットからなり、各ビットは「チップ」と呼ばれる。Ｎチップシーケンスの全体またはそのコンプリメントは、送信されたシンボルと呼ばれる。受信機は、受信した信号を、−１から＋１の範囲の正規化された値を生成するために、それ自体のシグナチャシーケンス発生器の既知のシグナチャシーケンスと相関を求める。大きな正の相関が生じたときには、「０」が検出され、大きな負の相関が生じるときには、「１」が検出される。
【０００９】
「直接拡散を用いた拡張ＣＤＭＡ」と呼ばれる他のＣＤＭＡ技術は、送信された各シーケンスによって１以上のビット情報を表すことができる。１組の符号ワード、一般には、直交符号ワードまたは双直交符号ワードは、一群の情報ビットをずっと長い符号シーケンスまたは符号シンボルに符号化するために使用される。シグナチャシーケンスまたは暗号化マスクは、送信前にバイナリ符号シーケンスに加えられたモジュロ−２である。受信機において、既知の暗号化マスクが、受信した信号をデスクランブルするために使用され、その後、全ての可能な符号ワードに相関させられる。最も大きな相関値を有する符号ワードは、どの符号ワードが送信された可能性が最も高いかを示し、どの情報ビットが送信された可能性が最も高いかを示している。１つのよく使用される直交符号は、ワルシュ−アダマール（ＷＨ）符号である。
【００１０】
伝統的ＣＤＭＡおよび拡張ＣＤＭＡの両方において、上述した「情報ビット」は、ブロックまたは畳み込み符号で符号化されたビットであってもよい。１以上の情報ビットは、データシンボルを構成することができる。また、シグナチャシーケンスまたは暗号化マスクは単一の符号シーケンスよりずっと長くてもよく、その場合には、符号シーケンスの後に、シグナチャシーケンスまたは暗号化マスクの残りが加えられる。
【００１１】
多くの無線通信システムにおいて、受信信号は、２つの成分、すなわち、Ｉ（同相）成分とＱ（直角位相）成分とを含んでいる。このことは、送信された信号が２つの成分を有し、かつ／または、介在チャネルまたは一貫性のあるキャリアリファレンスが無いことによって、送信された信号がＩ成分およびＱ成分に分割させられるために生ずる。ディジタル信号処理を使用する一般の受信機では、受信したＩ，Ｑ成分信号は、ＴＣ／Ｎ秒ごとにサンプリングされ、格納される。ここで、ＴＣはチップの継続時間である。
【００１２】
移動通信システムにおいて、基地局と移動局との間で送信される信号は、一般には、例えば、大きなビルや近くの山岳地帯からの反射により生ずるエコー歪みまたは時間散乱を受ける。信号が１つの経路ではなく多数の経路を進行すると、受信機が別々の、無作為に変化する遅延および振幅を有する多くのエコーを受信し、多重散乱が生ずる。したがって、ＣＤＭＡシステムには多重経路時間散乱が存在し、受信機は、異なる経路（「線(ray)」と呼ばれる）に沿って伝播してきた多バージョンの送信シンボルの複素信号を受信する。各識別可能な「線」は、一定の相対到着時間ｋ＊ＴＣ秒を有し、各信号イメージがＮチップシーケンスであるので、Ｉ，ＱチップサンプルのＮ個に及ぶ。多重経路時間散乱の結果、相関器は、１つの大きなスパイクではなく小さい複数のスパイクを出力する。送信シンボル（ビット）を最適に検出するために、受信したスパイクを結合しなければならない。一般に、このことはレイク(RAKE)受信機によって行われる。レイク受信機は、それが、多重経路の貢献を全て「かき集める」ためにその名がある。
【００１３】
レイク受信機は、種々の受信信号経路、すなわち、種々の伝送路からの信号エネルギを収集するためにダイバーシティ結合の形態を使用する。ダイバーシティはいくつかのチャネルがフェージングしたときに、フェージングしていないチャネル間で、なおも通信が可能であるように、冗長通信チャネルを提供する。ＣＤＭＡレイク受信機は、相関方法を使用して個々にエコー信号を検出し、それらを代数的に（同じ符号で）加算することにより、フェージングに対抗する。さらに、シンボル間干渉を避けるために、個別に検出されたエコーが、再度同期するように、該エコーに適当な遅延時間を挿入する。
【００１４】
レイク受信機の一態様において、拡散シーケンスと異なる遅延時間で受信した信号との相関値は、期待した遅延時間（ｄｔ）、すなわち、受信エコー間の期待時間で出力される遅延線を通過させる。レイクタップの出力は、その後、適当な重み付けをおこなう。そのような受信機は、Ｔ０にタップを配置することによって最も速い線、および、Ｔ０＋ｄｔにタップを配置することによりｄｔだけ遅れた線、以下同様、を検索する。重要なエネルギを有するレイクタップ出力は、適当に重み付けられ、受信した信号のノイズと干渉に対する比を最大化するように結合される。このように、遅延線の総遅延時間は、検索される到着遅延時間の量を決定する。
【００１５】
異なる線をコヒーレントに結合するポスト相関器を使用した従来のレイク受信機のブロック図を図１に示す。受信した無線信号は、例えば、余弦および正弦波形とミキシングして復調し、ＲＦ受信機において信号をフィルタリングし、Ｉ，Ｑチップサンプルを作成する。これらのチップサンプルは、Ｉ（同相）サンプルとＱ（直角位相）サンプルのそれぞれに１つずつの、２つのバッファからなるバッファによって蓄えられる。各バッファの最下位には、時間的に最も後に受信したチップサンプルが収容される。
【００１６】
マルチプレクサは、バッファに蓄えられたチップサンプルを受信し、一定の範囲のＩチップサンプルおよび同じ範囲のＱチップサンプルを複素相関器に送る。選択された範囲には、一定の時刻に到着したＮチップシーケンスに対応するＮ個のサンプルが含まれる。例えば、Ｉ，Ｑバッファが１５９個のチップサンプル（０−１５８）を収容する場合には、Ｎは１２８であり、マルチプレクサはチップサンプルｉ〜（ｉ＋１２７）をＩバッファから、チップサンプルｉ〜（ｉ＋１２７）をＱバッファから相関器に送る。ここで、ｉは、バッファが最初に満たされたときからの伝送路の離散時係数である。
【００１７】
複素相関値は、２組の信号サンプルＩ，Ｑを既知の拡散シーケンス（符号）に相関させる各複素相関器によって作成される。異なる複素相関器は、異なる受信サンプル範囲、したがって、異なる伝送路に対応している。マルチプレクサは、受信した信号を、直列または並列のいずれかで提供することができる。
【００１８】
一般に、複素相関器は、複素入力ストリーム（Ｉ＋ｊＱサンプル）を複素既知シーケンスに相関させ、複素相関値を生成する。シグナチャまたは拡散シーケンスが複素数ではない場合には、各複素相関器は、「半複素」相関器と定義される、２つのスカラー相関器として並列処理を行うことができる。シグナチャシーケンスが複素数である場合には、複素相関器は、複素入力を複素シーケンスに相関させる、「完全複素」相関器になる。
【００１９】
以下の相関において、複素相関値は、乗算器に送信され、そこで、複素レイクタップと呼ばれる複素数の重みを乗算される。各レイクタップは、実部と虚部とからなる復素数である。複素相関器は、一組のデータを既知のシグナチャシーケンスに相関させる。一般に、複素相関値とレイクタップ値との積の実部のみが、累積器に送られる。累積器は、処理された全ての伝送路についての重み付けした相関結果を総計し、累積結果をしきい素子に送る。しきい素子は、入力がしきい値より大きい場合にはバイナリ「０」を検出し、入力がしきい値より小さい場合には、バイナリ「１」を検出する。
【００２０】
数式表現では、受信機により受信されたチップサンプルが、Ｘ（ｎ）＝Ｉ（ｎ）＋ｊＱ（ｎ）であると考える。ここで、Ｉ（ｎ）はＩ成分サンプル、Ｑ（ｎ）はＱ成分サンプル、ｎは各離散時間に対応するチップサンプル係数である。図１において、Ｉ（ｎ）は１つのバッファに格納され、Ｑ（ｎ）は他のバッファに格納される。マルチプレクサは、同じ線に対応する一定範囲のＩサンプルと一定範囲のＱサンプルを選択する。所定のＮ個のサンプル（ｎ＝０，Ｎ−１）に対して、Ｍ（ｋ，ｎ）＝ＭＩ（ｋ，ｎ）＋ｊＭＱ（ｋ，ｎ）が、線ｋに対するマルチプレクサ出力である場合には、Ｍ（ｋ，ｎ）＝Ｘ（ｎ＋ｋ）、ＭＩ（ｋ，ｎ）＝Ｉ（ｎ＋ｋ）、ＭＱ（ｋ，ｎ）＝Ｑ（ｎ＋ｋ）である。
【００２１】
複素相関器は、マルチプレクサからの一定範囲のデータサンプルと既知の符号シーケンスとの相関相関を求める。受信データの離散時間サンプルであるデータサンプルＸ（ｋ），Ｘ（ｋ＋１），・・・，Ｘ（ｋ＋Ｎ−１）を想定する。受信機が、Ｎ個の値からなる（通常は１または−１の値）符号シーケンスＣ（０），Ｃ（１），・・・，Ｃ（Ｎ−１）の検出を試みる場合は、相関器は、Ｎ個のデータ値の内の幾組かと、以下のように、符号シーケンス値との相関を算出する。
【００２２】
【数１】
0003992436.tif 000002
ここで、ｋはデータシーケンスにおける開始位置を示している。これは、信号の到来の相対時刻に対応している。異なる到来時刻は、別々の伝送路に対応している。したがって、線ｋは、必要なデータ値の範囲｛Ｘ（ｋ），Ｘ（ｋ＋１），・・・，Ｘ（ｋ＋Ｎ−１）｝に対応している。Ｎが大きい場合には、線ｋ，ｋ＋１は、相当程度重複した範囲に対応している。
【００２３】
Ｒ（ｋ）の計算は、入力データ範囲に、並列に、または、直列にアクセスすることによって行うことができる。図２は、並列アプローチを示している。データバッファは、受信した信号の連続時間サンプルＸ（ｎ）を格納する。マルチプレクサは、相関器５５に送られるＮ個のデータ値の範囲｛Ｘ（ｋ），Ｘ（ｋ＋１），・・・，Ｘ（ｋ＋Ｎ−１）｝を選択する。相関器への各入力に対応する乗算器は、各入力値を対応する符号化シーケンス値と掛け合わせる。その積が、加算器において、相関値Ｒ（ｋ）を構成するために累積される。
【００２４】
図３は、Ｒ（ｋ）を計算するために入力範囲に直列にアクセスする場合について示している。入力バッファは受信したデータサンプルを格納する。１度に１つのサンプルのみの相関が算出されるので、バッファは、１サンプル長のみでよい。バッファが１サンプル長より大きい場合には、特定のサンプルＸ（ｋ＋ｉ）を選択するためにマルチプレクサが必要である。ここで、ｉは制御プロセッサによって決定される。選択された値は、相関器に送られる。相関器は、まず、入力Ｘ（ｋ＋ｉ）と符号化シーケンスの内の１要素Ｃ（ｉ）との積を、乗算器を用いて計算する。この積は、その後、過去の積を格納している累積器に加えられる。累積器は、最初は０に設定されており、その後、ｉが０からＮ−１までインクリメントされ、Ｎ個の積の累積が求められる。Ｎ個の積が累積された後に、それらは、相関値Ｒ（ｋ）を与える相関器から出力される。相関を並列または直列のいずれで行っても、各データ値Ｘ（ｎ）はｂ個のビットからなる。このビットは、全て同時に（並列計算）、または、１度に１つだけ（ビット直列アプローチ）アクセスされかつ使用される。
【００２５】
使用される相関方法にかかわらず、線ｋのための相関器は、マルチプレクサ出力Ｍ（ｋ，ｎ）を実符号シーケンスＣ（ｎ）に相関させ、複素相関値Ｒ（ｋ）＝ＲＩ（ｋ）＋ｊＲＱ（ｋ）を生成する。
【００２６】
ここで、
【数２】
0003992436.tif 000003
である。
【００２７】
レイク結合器は、相関値を掛け合わせ、その結果を決定統計値Ｚに蓄積するために、レイクタップＷ（ｋ）＝ＷＩ（ｋ）＋ｊＷＱ（ｋ）を使用する。ここで
【数３】
0003992436.tif 000004
この量Ｚは、その後、しきい素子７において、「０」または「１」のいずれが送られたかを決定するために、しきい値判断される。
【００２８】
図４は、現在のＣＤＭＡレイク受信機を示す他のブロック図である。直接シーケンスＣＤＭＡ（ＤＳ−ＣＤＭＡ）においては、パルス整合フィルタ、ここでは、有限インパルスフィルタ（ＦＩＲ）が必要である。このフィルタは、送信機における対応するパルス形フィルタとともに、ナイキスト基準を満足し、そのために、インターチップ干渉（ＩＣＩ）が存在しない。
【００２９】
また、システムは、デシメーションが行われる前に、正確な信号の位相を有していなければならないという問題がある。この処理は、フィルタリング前または後のいずれにおこなわれてもよい。フィルタリング後の信号については、臨界的なデシメートを行ってチップ速度まで下げることが可能である。しかしながら、このことは、サンプルを最大「アイオープニング」に対応させるべく、僅かなサンプル遅延によって信号の位相を補正することを必要とする。
【００３０】
また、より高速に位相を調節することにより、フィルタリングが行われる前に信号の正しい位相を得ることも可能である。しかしながら、このことは、各レイクタップに対して個別のデシメーティングフィルタを必要とし、レイクタップの数が少ない場合にのみ経済的である。
【００３１】
現在の基地局において、フィルタのコストは、多くのユーザ間で共有することができる。ここで、上記問題に対する解決策は、最大アイオープニングに「十分に近い」サンプリングを可能にするために、例えば、４〜８のオーバーサンプリング比を保持することである。４〜８のオーバーサンプリング比は、単なる一例であり、それよりも高い値、低い値またはそれらの間の値をとることもできる。また、その比が整数比である必要もない。チップ速度へのデシメーションが、その後、各レイクタップによって行われる。ここで、サンプリング比を小さくすればするほど、不正確なサンプリングからの情報の損失がより大きくなる。
【００３２】
しかしながら、移動局では、フィルタは、該フィルタに対する全てのコストを負担しなければならない１ユーザのみによって使用される。したがって、フィルタは理想的には、モバイルユニット内において、可能な限り少ない電力または小さいスペースを占めるように製造されるべきである。アナログ／ディジタル（Ａ／Ｄ）変換器により消費される電力も最小化されるべきである。
【００３３】
図４に示したモバイル受信機では、それ自体との重畳に関してはＩＣＩフリーであるルートレイズドコサインフィルタを、Ａ／Ｄ変換機からの多ビット出力信号に適用することができる。信号のＩ，Ｑ部分に対してそれぞれ１つ、計２つのＡ／Ｄ変換器、または、ディジタルＩ／Ｑ復調器のいずれかが使用される。これらのフィルタは、例えば、チップ速度の４倍のオーバーサンプル速度（ＯＳＲ）で信号に適用されて、レイクタップのための良好な時間分解能を達成する。チップ速度の４倍ではないＯＳＲも、実行コストと検出ロスとの間の種々のトレードオフに基づいて、使用することができる。
【００３４】
フィルタリングされた信号は、その後、多重経路チャネル応答における各反射に対してそれぞれ遅延させたＰＮシーケンスと乗算される。この信号は、その後、１ビットの時間幅にわたって積分される。ＰＮシーケンスとの乗算およびビット幅にわたる積分は、逆拡散またはＰＮシーケンスとの相関演算として知られている。
【００３５】
これらの現在のモバイルにおけるフィルタは、良好なフィルタリングを達成するために、例えば、１６倍程度のサイドローブを必要とする。このことは、オーバーサンプリングの必要性に加えて、多くの乗算器を装備することにつながる。不都合なことに、乗算器は、加算器のような他の素子と比較して、かなりの電力とチップ領域とを必要とするものである。
【００３６】
（発明の概要）
この発明は、パルス形またはパルス整合フィルタを、図４に示されるような入力信号から、図５に示されるようなＰＮシーケンスに移動することにより、他の多くの目的の内、電力消費とチップ領域の低減を図るという目的を達成する。その後、ＰＮシーケンスのパルス形フィルタリングされたものを用いて相関演算を行う。このことは、入力信号に対する多ビットパルス整合フィルタをＰＮシーケンスに対して、必要なオーバサンプリング比まで補間する１ビットパルス形フィルタに置き換えるという利点を有している。
【００３７】
ここで、フィルタは１ビット入力を有するので、乗算器を加算器に簡素化し、加算器の数は、短いＰＮシーケンスに対応する多数のフィルタ応答を格納することによって低減することができる。４チップシーケンスに対応する６個の応答を格納する場合には、加算器の数を４だけ低減することができる。必要な応答数は１６であるが、時間逆転および／または反転により、６個の格納された応答を１６個全てに対して使用することができる。
【００３８】
この結果、従来技術では、オーバサンプリング比の増加とともに乗算器の数が増加するのに対し、この発明によれば、加算器の数は、オーバサンプリング比が増加しても増加することはない。しかしながら、現在の方法では、オーバサンプリング比の増加とともに乗算器の速度が増加するのと同じように、加算器の動作速度は、オーバサンプリング比の増加とともに増加することも真実である。
【００３９】
（例えば、ビット間隔に対応して、）ＰＮシーケンスの一部のフィルタリングされたものはシーケンスの前後の複数のフィルタサイドローブを時間的に引き延ばすので、２つの相関器は、ＰＮシーケンス全体の処理を可能にするためには重複していなければならない。この発明では、他の全てのビットを逆拡散するように設計されている。より長い期間は、同じ相関において終了する２つのビットからの情報に帰結するので、１ビットは、相関を求めることのできる最も長い長さである。しかしながら、２つの半ビット幅にわたって相関を求め、その後に、２つの結果を加算すること、または、３つの１／３ビット幅にわたって相関を求めること等が可能である。拡散率が６４である場合には、フィルタは第３の相関器を使用する必要なく、６４チップ長のインパルス応答を有することができる。
【００４０】
この発明は、Ａ／Ｄ変換機からのΣΔ変調された信号を使用することもできる。この発明におけるΣΔ信号は、デシメーションフィルタリングされている必要はなく、したがって、安価なΣΔＡ／Ｄを、信号に対する十分な通過帯域をもって使用することができ、ノイズを濾波し、その後にデシメートする必要もない。その結果として得られる発明は、従来技術の受信機よりも電力消費を少なくすることができる。この発明は、上記において要約されたが、この発明に係る方法は、請求項１に従って定義される。種々の実施態様は、請求項２〜１３においてさらに定義される。
【００４１】
（図面の簡単な説明）
この発明は、例としてのみ与えられ、添付図面に示された、この発明の好ましい実施形態を参照して、以下にさらに詳細に説明される。
図１は、従来技術のレイク受信機を機能的に示すブロック図である。
図２は、従来技術の並列相関器を機能的に示すブロック図である。
図３は、従来技術の直列相関器を機能的に示すブロック図である。
図４は、１つのレイクタップを有する従来技術のＣＤＭＡレイクタップ受信機の一部を示すブロック図である。
図５は、この発明に従ってフィルタリングされたＰＮシーケンスを使用するＣＤＭＡレイク受信機を概略的に示すブロック図である。
図６は、この発明の他の実施形態を示すブロック図である。
【００４２】
（発明の詳細な説明）
図５には、この発明に係る技術を使用したＣＤＭＡレイク受信機のブロック図が示されている。１つのレイクタップ５００が図示されている。擬似ノイズ（ＰＮ）シーケンス５１０は、一度に１ビット、受信機に供給される。ここでは、好ましい実施形態において示された擬似ノイズシーケンス５１０であるが、一般的に、他の任意の拡散または逆拡散シーケンスとすることもできる。この図には、他の全てのビットに対して２つの相関器間で交互に切り換えるスイッチ５２０が示されている。
【００４３】
ＰＮシーケンスの一部のフィルタリングされたものは、シーケンスの前後において、所定の時刻に、複数のフィルタサイドローブに引き延ばされるので、２つの相関器が、ＰＮシーケンス全体の処理を可能とするために重複していなければならない。それらは、他の全てのビットを逆拡散する。より長い期間は、同じ相関演算に２ビットの情報を含むことになるので、相関を求めることができる最も長い長さは１ビットである。しかしながら、２つの半ビット間隔にわたって相関を求め、その後に、２つの結果を加算すること、または、３つの１／３ビット間隔にわたって相関を求めること等も可能である。逆拡散率が６４である場合、すなわち、１ビット当たり６４チップである場合には、フィルタは、第３の相関器を使用する必要はなく、６４チップ長のインパルス応答を有することができる。
【００４４】
ＰＮシーケンスの交番する各ビットは、フィルタ５３０，５４０に交互に供給される。ここには２つのフィルタが図示されているが、これら２つのフィルタは、ＰＮシーケンスの交番するビットを交互にフィルタリングする１つのフィルタとして実現することも可能である。また、それらの資源を完全に、または一部分共有する２つのフィルタとして実現することもできる。
【００４５】
これらのフィルタ５３０，５４０は、ＰＮシーケンスからの単一ビットに対して使用される場合を除き、一般には、図４に示されるような有限インパルス応答（ＦＩＲ）フィルタである。これにより、図４に示されるような入力信号に対する多ビットパルス整合フィルタを、図５にＮで示される必要なオーバサンプリング比（ＯＳＲ）まで補間する、ＰＮシーケンスに対する１ビットパルス形フィルタに置き換えることができる。
【００４６】
補間は、フィルタ５３０，５４０の出力が入力よりも高いサンプリング速度であるときに行われる。このことは、出力サンプル速度までのサンプル速度を得るために入力ストリームのサンプル間に値が０のサンプルを挿入し、入出力の速度が同じフィルタを使用することとみなすことができる。多速度フィルタを用いて、これを効率よく行う方法は、多くの方法において見ることができるが、特に、簡単には、フィルタにおいて、予めゼロと分かっている全ての乗算を捨てることである。ゼロとの乗算の結果はゼロであることが知られているので、これらの結果は出力に何ら影響を与えない。
【００４７】
フィルタ５３０，５４０は、現実に、信号５０１との乗算のための係数として使用される、記憶されたインパルス応答である。フィルタ５３０，５４０を介して１ビットを送ることは、フィルタの応答を出力として与える。フィルタ５３０，５４０を介して２ビットシーケンスを送ることは、２つの大きさ（１ビットの場合はプラスまたはマイナス１、すなわち＋１または−１でよい）および２つの対応する時間シフトに対するフィルタのインパルス応答の重ね合わせを与える。このことは、加算器、例えば、５５０，５６０が、出力において２つの応答を加算することを必要とする。
【００４８】
フィルタ５３０，５４０からの可能な出力の数は、２ビットシーケンスに対して４つである（−１−１，−１＋１，＋１−１，＋１＋１）。組み合わせ（−１−１と＋１＋１）は、現実に、ちょうど相互に正負が反転したものであり、したがって、負符号を有しまたは有しない、同一の格納された応答として得ることができる。（−１＋１と＋１−１）の組み合わせは、相互に反転しかつ相互に逆転したものであり、出力に負符号を選択的に加えること、または、２ビットの組み合わせに対するインパルス応答を前から後ろに、または、後ろから前に読むことのいずれかによって、同一の格納された応答から得ることができる。
【００４９】
この技術を使用すれば、２つの応答を格納するだけでよい。例えば、＋１＋１と＋１−１に対する応答、および２ビット入力に対する応答のためには、加算器を使用する必要はない。これに応じて、４ビットシーケンスに対する入力の組み合わせの数は１６個であり、いずれの応答が読み出され、どの操作がその後に行われるのかを決定するために、対称の４ビットシーケンスの反転および逆転を使用することにより、１６個の代わりに、６個の応答を格納することに低減することができる。４ビットシーケンスに対応するインパルス応答は、加算器なしに得ることができるので、加算器の数は１／４に低減される。
【００５０】
１チップシーケンス、すなわち、通常のＦＩＲフィルタにおけるＮ個のサンプルフィルタ応答のためのグループ化は、１つの格納された応答と、Ｎ−１個の加算器とを必要とする。２チップシーケンスにおけるグループ化は、２個（低減されなければ４個）の格納された応答と、Ｎ／２−１個の加算器とを必要とする。３チップシーケンスにおけるグループ化は、３個（低減されなければ８個）の格納された応答と、Ｎ／３個の加算器とを必要とする。４チップシーケンスにおけるグループ化は、６個（低減されなければ１６個）の格納された応答と、Ｎ／４−１個の加算器とを必要とする。格納された応答の数、すなわち、消費される領域と、加算器の数、すなわち、主として消費電力との間にはトレードオフが存在する。これらの加算器は、ここでは示されていないが、フィルタ５３０，５４０全体またはそれらの共有資源の中に含まれる。それらは相関器の一部を実施するために使用される加算器５５０，５６０と対照される。同様に、フィルタ応答を格納するための格納手段も、各フィルタ５３０，５４０の一部であるが、図５には詳細に示されていない。
【００５１】
ＦＩＲフィルタは、１ビット入力を有するので、図４に示されるような従来技術の受信機の乗算器は、図５に示されたこの発明の加算器に取って代わられる。短いＰＮシーケンスに対応する多重フィルタ応答を格納することにより、加算器の数を低減することも可能である。例えば、４チップシーケンスに対応する６個の応答を格納することにより、加算器の数を４個だけ低減することができる。この発明において、乗算器の代わりに加算器を使用することには利点がある。乗算器を使用する現在の方法において、乗算器の数およびそれらの動作速度は、図４に示されるような従来の受信機におけるオーバサンプリング比とともに増加する。しかしながら、この発明のように加算器を使用するシステムでは、図５に示されるように、オーバサンプリング比（ＯＳＲ）まで補間する１ビットフィルタを使用するオーバサンプリング比を増加させても加算器の数が増加することはない。加算器の速度は、ＯＳＲの増加とともに増加する。
【００５２】
この発明の好ましい実施形態では、入力信号５０１は、Ａ／Ｄ変換機５４０に供給され、または、信号はディジタル領域で変調される。図５に示されているのは、一般的なＡ／Ｄ変換器５４０であるが、以下に説明される理由のために使用されるのはΣΔＡ／Ｄ変換器であることが好ましい。
【００５３】
ローパス応答が相関シーケンス内に存在するので、ΣΔ信号はデシメーションフィルタリングされる必要はない。この結果、信号に対して十分な通過帯域を有する安価なΣΔＡ／Ｄ変換器を使用することができるが、ノイズをフィルタリングして除去しかつデシメートする必要はない。ΣΔ変調器は、多くの場合、時間分解能に対して必要とされるよりも、すなわち、８〜１６倍大きなオーバサンプリング比を有している必要はない。Ａ／Ｄ変換器からの信号は、その後、出力に送られる前に、フィルタリングされたＰＮシーケンスと相関させられる。
【００５４】
上述したように、出力１（５７０）および出力２（５８０）は、交互の複数ビットまたは交互のビットの一部をシーケンスから受け取る。前述したように、２つの半ビット間隔にわたって相関を求め、その後に２つの結果を加算すること、または、３つの１／３ビット間隔にわたって相関を算出すること等も可能である。したがって、出力１および出力２は、相関が全ビットに対して求められたか、または、ビットの一部のみに対して求められたかに依存して、交互の複数ビットまたは交互のビットの一部を受け取る。
【００５５】
逆拡散シーケンス、ここでは、１ビットの補間フィルタであるＰＮシーケンス５１０に対して、パルス形フィルタを使用することの利点は、非常に長いインパルス応答が、低いハードウェアコストで得られるということである。１ビットフィルタは、低電力でもあり、電力とメモリサイズとの間のトレードオフを許容する。この発明の他の利点は、ΣΔＡ／Ｄ変換器の使用により、デシメーションフィルタを使用することなく、出力を得ることができるということである。ΣΔ変換器は、信号を秘匿するのに十分な通過帯域幅を有していてもよい。
【００５６】
図５には、２つの１サンプル遅延器またはレジスタＺ−１５５５，５６５も示されている。これらは、加算器５５０，５６０と組み合わせて、図４の記号Σで示された積分器に類似する積分器を構成する。ビットクロックｂｉｔ_ｃｌｋ５９０は、ダンプ信号５９５をレジスタ５５５，５６５に送り、ダンプ信号はレジスタ５５５，５６５の内容をゼロに設定する。このダンプ信号５９５は、ｂｉｔ_ｃｌｋ５９０の正または負のエッジのいずれかにおいて送られる。
【００５７】
図６には、この発明の他の実施形態が示されている。ここでは、レジスタが起動される方法が異なっている。ビットクロックｂｉｔ_ｃｌｋ６９０は、ダンプ信号５９５をレジスタ６５５，６６５に送り、それによってレジスタ６５５，６６５の内容をゼロに設定する。ダンプ信号６９５は、ｂｉｔ_ｃｌｋ６９０の正または負のエッジのいずれかにおいて送られる。図６において、ダンプ信号６９５は、図５とは異なる方法で発送される。図６において、ダンプ信号６９５は、より低位のレジスタ６６５に送られる。レジスタ６６５に到達する前に、それは分岐され、より上位のレジスタ６５５にも送られる。
【００５８】
上述した実施形態は、単に例として示されたものであって、本発明をこれらに限定するものではない。当業者であれば、この発明の精神および範囲を逸脱することなく上記実施形態から任意の変更を行うことができることは明らかである。この発明は、上述した例に限定されるものと解釈すべきではなく、特許請求の範囲に記載されているものと解釈すべきである。
【図面の簡単な説明】
【図１】  従来技術のレイク受信機を機能的に示すブロック図である。
【図２】  従来技術の並列相関器を機能的に示すブロック図である。
【図３】  従来技術の直列相関器を機能的に示すブロック図である。
【図４】  １つのレイクタップを有する従来技術のＣＤＭＡレイクタップ受信機の一部を示すブロック図である。
【図５】  この発明に従ってフィルタリングされたＰＮシーケンスを使用するレイク受信機を概略的に示すブロック図である。
【図６】  この発明の他の実施形態を示すブロック図である。
【図１】
0003992436.tif 000005
【図２】
0003992436.tif 000006
【図３】
0003992436.tif 000007
【図４】
0003992436.tif 000008
【図５】
0003992436.tif 000009
【図６】
0003992436.tif 000010