(57)【特許請求の範囲】
【請求項１】
対向する電極間に液晶を挟んで構成された液晶容量と、
前記電極間に正極性の電圧を印加して前記液晶容量に正電荷を充電する正極性駆動回路系と、
前記正極性駆動回路系と別個に設けられ、前記電極間に逆極性の電圧を印加して前記液晶容量に負電荷を充電する逆極性駆動回路系とを有し、
前記対向する電極は、前記液晶容量を備えた複数の画素にそれぞれ設けられた画素電極と、前記液晶を挟んで前記画素電極のそれぞれに対向して共通電圧が印加される共通電極とを有し、
前記画素は、前記画素電極に正極性のデータ電圧を印加する正極性電圧印加用ＴＦＴと、前記画素電極に逆極性のデータ電圧を印加する逆極性電圧印加用ＴＦＴとを有し、
前記正極性電圧印加用ＴＦＴの導電型及び前記逆極性電圧印加用ＴＦＴの導電型は同じであり、
前記正極性電圧印加用ＴＦＴのゲート電圧動作範囲は前記逆極性電圧印加用ＴＦＴのゲート電圧動作範囲と異なり、
前記正極性電圧印加用ＴＦＴをオフ状態に維持するための電位は前記逆極性電圧印加用ＴＦＴをオフ状態に維持するための電位と異なり、前記正極性電圧印加用ＴＦＴをオン状態に維持するための電位と前記オフ状態に維持するための電位との電位差は、前記逆極性電圧印加用ＴＦＴをオン状態に維持するための電位と前記オフ状態に維持するための電位との電位差と異なること
を特徴とする液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置において、
前記正極性駆動回路系は、
前記正極性電圧印加用ＴＦＴのゲート電極に正極性電圧印加用ゲートパルスを出力する正極性電圧印加用ゲートバスラインと、
前記正極性電圧印加用ＴＦＴのソース又はドレイン電極に正極性のデータ電圧を印加する正極性電圧印加用データバスラインとを有し、
前記逆極性駆動回路系は、
前記逆極性電圧印加用ＴＦＴのゲート電極に逆極性電圧印加用ゲートパルスを出力する逆極性電圧印加用ゲートバスラインと、
前記逆極性電圧印加用ＴＦＴのソース又はドレイン電極に逆極性のデータ電圧を印加する逆極性電圧印加用データバスラインとを有していること
を特徴とする液晶表示装置。
【請求項３】
請求項２記載の液晶表示装置において、
前記正極性駆動回路系は、
前記正極性電圧印加用ゲートバスラインに前記正極性電圧印加用ゲートパルスを出力する正極性駆動用ゲートバスライン駆動回路と、
前記正極性電圧印加用データバスラインに正極性のデータ電圧を出力する正極性駆動用データバスライン駆動回路とを有し、
前記逆極性駆動回路系は、
前記逆極性電圧印加用ゲートバスラインに前記逆極性電圧印加用ゲートパルスを出力する逆極性駆動用ゲートバスライン駆動回路と、
前記逆極性電圧印加用データバスラインに逆極性のデータ電圧を出力する逆極性駆動用データバスライン駆動回路とを有すること
を特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置（ＬＣＤ）に関し、特に、各画素にスイッチング素子としてＴＦＴ（薄膜トランジスタ）を備えたアクティブマトリクス型のＴＦＴ−ＬＣＤに関する。
【０００２】
【従来の技術】
ＬＣＤは、従来の代表的な表示装置であるＣＲＴを代替するに足る表示品質が得られるようになってきており、市場規模が大きく成長しつつある。また、フラットパネルである利点を生かして、各種のビューアー（ｖｉｅｗｅｒ）や、携帯電話機、ＰＤＡ（携帯型情報機器）、ノート型パソコン（パーソナルコンピュータ）等の表示装置として用いられ、さらに、デスクトップコンピュータ等のモニタや家庭用ＴＶ（テレビジョン受像機）に用いられるようになってきている。このようにＬＣＤは、対角２インチ程度の小型画面から４０インチを超える大型画面の表示装置として使用されている。またＬＣＤは、静止画から動画まで表示可能なフルカラーの表示装置として様々な方面で用途が拡大している。
【０００３】
ＬＣＤの技術動向としては、画素内にスイッチング素子を持たないパッシブマトリクス型からＴＦＴ等のスイッチング素子を備えたアクティブマトリクス型が主流になってきている。さらに、アクティブマトリクス型ＬＣＤの各画素に形成されるＴＦＴは、そのチャネル領域（動作半導体層）の形成材料がａ−Ｓｉ（アモルファスシリコン）から、キャリア移動度のより高いｐ−Ｓｉ（ポリシリコン）に移行しつつある。
【０００４】
ＴＦＴ−ＬＣＤの構造について簡単に説明する。例えば、バックライトユニットを用いる透過型ＴＦＴ−ＬＣＤの場合は、ガラス基板等の透明絶縁性基板からなるＴＦＴ基板（アレイ基板）と対向基板とが所定のセルギャップで対向させて貼り合わされ、基板間に液晶が封止されている。ＴＦＴ基板上には複数の画素電極がマトリクス状に配置され、各画素電極にはＴＦＴが接続されている。一方の対向基板上には共通電極が形成されている。カラー表示のＬＣＤの場合には、ＴＦＴ基板又は対向基板のいずれかにカラーフィルタ（ＣＦ）が形成されている。両基板の液晶層との界面には配向膜が形成されている。また、両基板の外側には例えばクロスニコルに配置された偏光板が貼り付けられている。
【０００５】
図７は、従来のＴＦＴ−ＬＣＤの１画素分の等価回路を示している。図７に示すように、ＴＦＴのゲート電極ＧはゲートバスラインＬｇに接続されている。ＴＦＴのソース電極Ｓは画素電極Ｐｅに接続され、ドレイン電極ＤはデータバスラインＬｄに接続されている。画素電極Ｐｅと共通電極Ｃｅとで液晶層ｌｃを挟んで液晶容量Ｃｌｃが構成される。なお、実際には液晶容量Ｃｌｃに並列に蓄積容量Ｃｓが接続されるが図示を省略している。
【０００６】
ゲートバスラインＬｇには不図示のゲートバスライン駆動回路からゲート電圧Ｖｇが印加される。データバスラインＬｄには不図示のデータバスライン駆動回路から階調電圧Ｖｄが印加される。また、共通電極Ｃｅには、共通電圧Ｖｃｏｍ（＝０Ｖ）が印加される。
【０００７】
液晶ｌｃは正または負の誘電率異方性を有しており、印加される電界強度に応じて液晶分子が回転する性質を有している。さらに液晶ｌｃは屈折率異方性を備えており、液晶分子の回転に応じて液晶ｌｃを透過する光の偏光状態を変化させる性質を有している。このため、画素電極Ｐｅと共通電極Ｃｅとの間に電圧を印加すると、当該印加電圧値に応じて液晶分子が回転し、入射側偏光板で直線偏光となった光の偏光状態を液晶ｌｃ中で変化させ、これにより光射出側偏光板を透過する光量を調節して階調表示が実現される。
【０００８】
一般の液晶材料には５Ｖ程度の電圧が印加可能であるが、液晶ｌｃに一方向のみの電界を印加し続けると液晶材料が劣化してしまう。これを抑制するため、液晶駆動用の電界は所定周期で極性を反転させて液晶ｌｃに印加される。一般には、表示フレーム周期で極性を反転させるフレーム反転駆動方式が用いられる。
【０００９】
各画素電極Ｐｅは画素毎に個別に設けられているが、共通電極Ｃｅは全画素共通で１つの電極が設けられている。このような共通電極Ｃｅを用いてフレーム反転駆動方式を実現するために図８に示す駆動方法が採用される。図８は、横方向に時間をとり、縦方向に電圧をとって、ゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示している。
【００１０】
図８に示すように、共通電圧（共通電極電位）Ｖｃｏｍ（＝０Ｖ）は一定である。データバスラインＬｄには、共通電圧Ｖｃｏｍを中心にして、最大で±２．５Ｖの階調電圧Ｖｄが印加される。図８では、各フレームｆｎで絶対値Ｖ０＝２．５Ｖの階調電圧Ｖｄ（ｄａｔａ）がフレームｆｎ毎に極性反転してデータバスラインＬｄに出力されている状態を示している。
【００１１】
ゲートバスラインＬｇに対して、当該ラインに接続されたｎチャネル型のＴＦＴをオフ状態に維持する場合には、逆極性で絶対値が最大の階調電圧Ｖｄ＝−Ｖ０（Ｖ）よりＶ１（絶対値）だけ低い電位Ｖｇ（ｏｆｆ）が出力される。一方、当該ＴＦＴをオン状態に維持する場合には、正極性で絶対値が最大の階調電圧Ｖｄ＝＋Ｖ０（Ｖ）よりＶ２（絶対値）だけ高い電位Ｖｇ（ｏｎ）が出力される。つまり、当該ＴＦＴをオン状態にする期間だけ、Ｖｇ＝Ｖｇ（ｏｎ）のゲートパルスがゲートバスラインＬｇに出力される。このゲートパルスの高さは、Ｖ１＋２×Ｖ０＋Ｖ２である。オフ電流の切れが悪い場合には電圧Ｖ１を大きくし、オン電流が小さい場合には、蓄積電荷の保持特性やデータ書き換え速度の問題から電圧Ｖ２を大きくする必要がある。このため、両極性においてＴＦＴを確実にオン／オフさせるために通常１３Ｖ程度の駆動電圧が用いられる。
【００１２】
このように従来のＴＦＴ−ＬＣＤでは、画素電極Ｐｅに書き込む階調電圧Ｖｄは最大２．５Ｖであるにもかかわらず、その駆動のために１３Ｖの電源回路を必要としている。この１３Ｖの駆動電圧はゲートバスライン駆動回路のみならず、データバスラインＬｄに出力する信号の流れを制御するデータバスライン駆動回路内のスイッチング素子にも印加されている。なお、液晶材料によって最大駆動電圧は異なり、本例よりさらに大きな１６Ｖや１８Ｖ、あるいはそれ以上の駆動電圧を必要とするＴＦＴ−ＬＣＤも存在する。
【００１３】
【発明が解決しようとする課題】
このように従来のＴＦＴ−ＬＣＤでは、各画素の液晶ｌｃを駆動するためのゲートバスライン駆動回路及びデータバスライン駆動回路の電源電圧が、液晶ｌｃに印加する電圧幅５Ｖに比べて極めて大きくなってしまっている。このため、ＴＦＴのゲート耐圧やドレイン耐圧も高くしなければならない。その結果、ＴＦＴのゲート酸化膜の膜厚を厚くしたり、チャネル長を長くしたり、あるいはＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）長を長くしたりする対策を講じる必要が生じる。しかしながら、これらの対策を講じると、ＴＦＴの閾値電圧Ｖｔｈのばらつきが増大してしまうと共にＴＦＴのオン電流が小さくなってしまう。その結果、大きなＶｔｈばらつきでも適正に動作させるために駆動電圧をさらに上げる必要が生じ、オン電流の減少を抑えて必要なスイッチング速度を得るためにさらに駆動電圧を上げる必要が生じてしまい、結局悪循環に陥るだけで駆動電圧を低くすることができない。また、駆動電圧の上昇は消費電力の増大と環境への電磁障害を増加させるという問題も有している。
【００１４】
また近年、低温ポリシリコン製造プロセスの確立により、ガラス基板等の比較的低融点部材上に、ｐ−Ｓｉ（ポリシリコン）でチャネル領域が形成されたＦＥＴを作製できるようになってきている。これにより、画素用ＴＦＴを作り込むガラス基板の周辺部にゲートバスライン駆動回路やデータバスライン駆動回路を始めとして種々の回路を組み込んだ周辺回路一体型のＴＦＴ基板が作製できるようになる。周辺回路部分のＦＥＴは、ゲート長をできるだけ短く形成して高速動作を可能にさせる必要があるが、それには低電圧駆動型であることが不可欠である。また、低電圧駆動型にしないと低消費電力でバランスの良い回路が得られない。
【００１５】
一方で、画素用ＴＦＴが高電圧駆動型であるとすると、１枚のガラス基板上に、低電圧駆動型ＦＥＴと高電圧駆動型ＴＦＴとを混在させて形成する必要が生じるが、これでは製造プロセスが煩雑になってしまうと共に製造コストが増大してしまうという問題を有している。従って、低温ポリシリコン製造プロセスを利用した周辺回路一体型のＴＦＴ基板を製造するには、画素用ＴＦＴの駆動電圧を周辺回路のＦＥＴの駆動電圧にできるだけ近づくように下げる必要がある。
【００１６】
本発明の目的は、画素用ＴＦＴの駆動電圧を低下させた液晶表示装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的は、対向する電極間に液晶を挟んで構成された液晶容量と、前記電極間に正極性の電圧を印加して前記液晶容量に正電荷を充電する正極性駆動回路系と、前記正極性駆動回路系と別個に設けられ、前記電極間に逆極性の電圧を印加して前記液晶容量に負電荷を充電する逆極性駆動回路系とを有することを特徴とする液晶表示装置によって達成される。
【００１８】
【発明の実施の形態】
本発明の一実施の形態による液晶表示装置及びその駆動方法について図１乃至図６を用いて説明する。本実施の形態による液晶表示装置（ＴＦＴ−ＬＣＤ）は、液晶容量に対する正電荷の充電と負電荷の充電とをそれぞれ別回路系（正極性駆動回路系と逆極性駆動回路系）にした点に特徴を有している。このため、画素毎に２つのＴＦＴを配置して、一方のＴＦＴは正極性の階調データを書込むためのスイッチング素子として機能させ、他方のＴＦＴは逆極性の階調データを書込むためのスイッチング素子として機能させるようにしている。
【００１９】
従来のＴＦＴ−ＬＣＤが、画素電極に対する正極性及び逆極性の電圧印加を１つ共通の駆動回路で行っているのに対し、本実施の形態では、正極性の電圧印加と逆極性の電圧印加とをそれぞれ別個の駆動回路で行う。従って、正極性電圧印加用ＴＦＴ及び逆極性電圧印加用ＴＦＴに印加される階調データ電圧の振幅をそれぞれ従来の半分に抑えることができるので、ＴＦＴのゲート電極に印加するゲートパルス電圧を低く抑えることができる。
【００２０】
本実施の形態によるＴＦＴ−ＬＣＤ及びその駆動方法について、以下具体的に実施例を用いて説明する。
［実施例１］
図１及び図２を用いて本実施例のＴＦＴ−ＬＣＤ及びその駆動方法について説明する。まず、図１を用いて本実施例によるＴＦＴ−ＬＣＤの概略構成について説明する。図１は、絶縁性基板上にマトリクス状に配置された複数の画素Ｐｍｎのうち隣接する４画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２の等価回路を示している。画素Ｐｍｎには、ＴＦＴ基板側に形成された画素電極Ｐｅと対向基板側に形成された共通電極Ｃｅとの間に液晶ｌｃを挟んで構成された液晶容量Ｃｌｃｍｎが形成されている。共通電極Ｃｅには、共通電圧（共通電極電位）Ｖｃｏｍ（＝０Ｖ）が印加されるようになっている。
【００２１】
また、画素形成領域に隣接する基板周辺領域には、例えば低温ポリシリコン製造プロセスを用いた周辺回路が画素形成領域と一体的に形成されている。周辺回路の一部として正極性駆動用ゲートバスライン駆動回路ＧＤ１と逆極性駆動用ゲートバスライン駆動回路ＧＤ２、及び正極性駆動用データバスライン駆動回路ＤＤ１と逆極性駆動用データバスライン駆動回路ＤＤ２が形成されている。
【００２２】
正極性駆動用ゲートバスライン駆動回路ＧＤ１には、図中横方向に延びる正極性電圧印加用ゲートバスラインＬｇ１１、Ｌｇ２１、Ｌｇ３１・・・が接続されている。逆極性駆動用ゲートバスライン駆動回路ＧＤ２には、正極性電圧印加用ゲートバスラインＬｇ１１、Ｌｇ２１、Ｌｇ３１・・・にそれぞれ隣接してほぼ平行に逆極性電圧印加用ゲートバスラインＬｇ１２、Ｌｇ２２、Ｌｇ３２・・・が接続されている。
【００２３】
正極性駆動用データバスライン駆動回路ＤＤ１には、図中縦方向に延びる正極性電圧印加用データバスラインＬｄ１１、Ｌｄ２１、Ｌｄ３１・・・が接続されている。逆極性駆動用データバスライン駆動回路ＤＤ２には、正極性電圧印加用データバスラインＬｄ１１、Ｌｄ２１、Ｌｄ３１・・・にほぼ平行に逆極性電圧印加用データバスラインＬｄ１２、Ｌｄ２２・・・が接続されている。
【００２４】
正極性駆動用ゲートバスライン駆動回路ＧＤ１と正極性電圧印加用ゲートバスラインＬｇ１１、Ｌｇ２１、Ｌｇ３１・・・、及び正極性駆動用データバスライン駆動回路ＤＤ１と正極性電圧印加用データバスラインＬｄ１１、Ｌｄ２１、Ｌｄ３１・・・とで正極性駆動回路系が構成される。正極性駆動回路系は、各画素Ｐｍｎの電極Ｐｅ、Ｃｅ間に正極性の電圧を印加して液晶容量Ｃｌｃｍｎに正電荷を充電するために用いられる。
【００２５】
逆極性駆動用ゲートバスライン駆動回路ＧＤ２と逆極性電圧印加用ゲートバスラインＬｇ１２、Ｌｇ２２、Ｌｇ３２・・・、及び逆極性駆動用データバスライン駆動回路ＤＤ２と逆極性電圧印加用データバスラインＬｄ１２、Ｌｄ２２・・・とで逆極性駆動回路系が構成される。逆極性駆動回路系は、各画素Ｐｍｎの電極Ｐｅ、Ｃｅ間に逆極性の電圧を印加して液晶容量Ｃｌｃｍｎに負電荷を充電するために用いられる。
【００２６】
例えば画素Ｐ１１を例にとると、画素Ｐ１１には、画素電極Ｐｅに正極性のデータ電圧を印加する正極性電圧印加用ＴＦＴとしてのｎチャネルＴＦＴｎ１１と、画素電極Ｐｅに逆極性のデータ電圧を印加する逆極性電圧印加用ＴＦＴとしてのｐチャネルＴＦＴｐ１１の２つの薄膜トランジスタが形成されている。
【００２７】
ＴＦＴｎ１１のソース電極Ｓは画素電極Ｐｅに接続され、ドレイン電極Ｄは正極性電圧印加用データバスラインＬｄ１１に接続され、ゲート電極Ｇは正極性電圧印加用ゲートバスラインＬｇ１１に接続されている。
一方、ＴＦＴｐ１１のソース電極Ｓも画素電極Ｐｅに接続され、ドレイン電極Ｄは逆極性電圧印加用データバスラインＬｄ１２に接続され、ゲート電極Ｇは逆極性電圧印加用ゲートバスラインＬｇ１１に接続されている。他の画素Ｐｍｎも同様の構成を有している。なお、実際には液晶容量Ｃｌｃｍｎに並列に蓄積容量Ｃｓｍｎが接続されるが図示を省略している。
【００２８】
以上の構成において、ある表示フレームｆ２ｎ（ｎは正の整数）において正極性駆動用ゲートバスライン駆動回路ＧＤ１から正極性電圧印加用ゲートバスラインＬｇ１１に対して正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）が出力されると、正極性電圧印加用ゲートバスラインＬｇ１１にゲート電極Ｇが接続されたＴＦＴｎ１１、ＴＦＴｎ１２・・・はオン状態になる。これにより、正極性駆動用データバスライン駆動回路ＤＤ１から正極性電圧印加用データバスラインＬｄ１１、Ｌｄ２１、Ｌｄ３１・・・にそれぞれ出力された階調電圧Ｖｄ１１、Ｖｄ２１、Ｖｄ３１・・・が、ＴＦＴｎ１ｎを介して各々の画素Ｐ１ｎの画素電極Ｐｅに書込まれる。以上の動作が線順次駆動で正極性駆動用ゲートバスラインＬｇｍ１の全てについて実行されると、１フレーム周期分の階調電圧の書込みが終了する。
【００２９】
次いで、次の表示フレームｆ（２ｎ＋１）において逆極性駆動用ゲートバスライン駆動回路ＧＤ２から逆極性電圧印加用ゲートバスラインＬｇ１２に対して逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）が出力されると、逆極性電圧印加用ゲートバスラインＬｇ１２にゲート電極Ｇが接続されたＴＦＴｐ１１、ＴＦＴｐ１２・・・はオン状態になる。これにより、逆極性駆動用データバスライン駆動回路ＤＤ２から逆極性電圧印加用データバスラインＬｄ１２、Ｌｄ２２・・・にそれぞれ出力された階調電圧Ｖｄ１２、Ｖｄ２２・・・が、ＴＦＴｐ１ｎを介して各々の画素Ｐ１ｎの画素電極Ｐｅに書込まれる。以上の動作が線順次駆動で逆極性駆動用ゲートバスラインＬｇｍ２の全てについて実行されると、１フレーム周期分の階調電圧の書込みが終了する。
【００３０】
上述の表示フレームｆ２ｎ及びｆ（２ｎ＋１）を順次繰り返してフレーム反転駆動が実現される。
【００３１】
次に、図１を参照しつつ図２を用いて正極性電圧印加用ゲートパルスＶｇｍ１（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇｍ２（ｏｎ）の最適レベル（電圧値）について詳細に説明する。図２は、横方向に時間軸ｔをとり、縦方向に電圧レベルをとって、ゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示している。また、図２において、時間軸ｔ上方側は正極性駆動回路系の時間軸ｔに対する各電圧レベルを示し、時間軸ｔ下方側は逆極性駆動回路系の時間軸ｔに対する各電圧レベルを示している。なお、説明を容易にするため、図２は、画素Ｐ１１のＴＦＴｎ１１及びＴＦＴｐ１１のゲート電極Ｇにそれぞれ印加される正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）について示している。
【００３２】
共通電圧（共通電極電位）Ｖｃｏｍ（＝０Ｖ）は一定である。本例では、正極性最大階調電圧Ｖｄ１１ｍａｘ＝＋２．５Ｖであり、逆極性最大階調電圧Ｖｄ１２ｍａｘ＝−２．５Ｖである。なお、ＴＦＴｎ１１の閾値電圧Ｖｔｈｎ＝Ｖｔｈ０±Δであり、ＴＦＴｐ１１の閾値電圧Ｖｔｈｐ＝−Ｖｔｈ０±Δである。ここで、代表閾値電圧Ｖｔｈ０＝３Ｖ、ばらつきΔ＝１Ｖとする。また、ＴＦＴｎ１１及びＴＦＴｐ１１の画素電極Ｐｅ側電位をＶＬとする（図１参照）。
【００３３】
はじめに、図２に示すフレーム反転駆動方式の概略について説明する。図２に示すように、画素Ｐ１１の画素電極Ｐｅには偶数フレームｆ２、ｆ４で正極性階調電圧Ｖｄ１１（ｄａｔａ）が印加され、奇数フレームｆ１、ｆ３で逆極性階調電圧Ｖｄ１２（ｄａｔａ）が印加される。
【００３４】
正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）の大きさは、最大階調電圧の絶対値Ｖ０＝２．５Ｖとして図２に示すように絶対値電圧Ｖ１及び絶対値電圧Ｖ２をとると、Ｖ０＋Ｖ１＋Ｖ２として求められる。
【００３５】
換言すると、ＴＦＴｎ１１をオフ状態に維持するためには、ＴＦＴｎ１１のゲート電極Ｇの電位を正極性最小階調電圧Ｖｄ１１ｍｉｎ＝Ｖｃｏｍ＝０ＶよりＶ１（絶対値）だけ低い電位に維持する必要がある。一方、ＴＦＴｎ１１をオン状態に維持するためには、ＴＦＴｎ１１のゲート電極Ｇの電位を正極性最大階調電圧Ｖｄ１１ｍａｘ＝Ｖ０＝２．５ＶよりＶ２（絶対値）だけ高い電位に維持する必要がある。
【００３６】
また、ＴＦＴｐ１１をオフ状態に維持するためには、ＴＦＴｐ１１のゲート電極Ｇの電位を逆極性最小階調電圧Ｖｄ１２ｍｉｎ＝Ｖｃｏｍ＝０ＶよりＶ１（絶対値）だけ高い電位に維持する必要がある。一方、ＴＦＴｐ１１をオン状態に維持するためには、ＴＦＴｐ１１のゲート電極Ｇの電位を逆極性最大階調電圧Ｖｄ１２ｍａｘ＝−Ｖ０＝−２．５ＶよりＶ２（絶対値）だけ低い電位に維持する必要がある。
【００３７】
まず、図２の時間軸ｔ上方側に示す正極性駆動回路系による、ｎチャネルＦＥＴであるＴＦＴｎ１１のゲート電極Ｇに印加される正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）について説明する。
【００３８】
ＴＦＴｎ１１がオフ状態を維持するには、正極性電圧印加用データバスラインＬｄ１１に出力されている電圧Ｖｄ１１と画素電極Ｐｅ側電圧ＶＬのいずれか低い方の電圧レベルと、正極性電圧印加用ゲートバスラインＬｇ１１に出力されている電圧Ｖｇ１１との電位差がＴＦＴｎ１１の閾値電圧Ｖｔｈｎ＝Ｖｔｈ０±Δより小さいことが必要である。図２の時刻ｔ１の時点では、画素電極Ｐｅ側電圧ＶＬ＝−２．５Ｖに対して、ＴＦＴｎ１１はオフである必要がある。
【００３９】
すなわち、
Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＜Ｖｔｈ０−Δ    （式１）
ここで、
Ｖｇ１１＝−Ｖ１
Ｍｉｎ（Ｖｄ１１，ＶＬ）＝−２．５
Ｖｔｈ０−Δ＝２
であるから、これらを式１に代入して整理すると、
Ｖ１＞０．５
となる。
【００４０】
時刻ｔ２の時点では、画素電極Ｐｅ側電圧ＶＬ＝−２．５Ｖに対して、ＴＦＴｎ１１はオフである必要がある。時刻ｔ１の場合と同様に式１を用いて、
Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＜Ｖｔｈ０−Δ    （式１）
ここで、
Ｖｇ１１＝−Ｖ１
Ｍｉｎ（Ｖｄ１１，ＶＬ）＝−２．５
Ｖｔｈ０−Δ＝２
であるから、これらを式１に代入して整理すると、
Ｖ１＞０．５
となる。
【００４１】
時刻ｔ３の時点では、階調電圧Ｖｄ１１＝Ｖｄ１１（ｄａｔａ）＝２．５Ｖである。ＴＦＴｎ１１がオンになる瞬間は画素電極Ｐｅ側電圧ＶＬ＝−２．５Ｖだが、画素電極Ｐｅに階調電圧Ｖｄ１１（ｄａｔａ）を書込んだ直後は画素電極Ｐｅ側電圧ＶＬ＝Ｖｄ１１（ｄａｔａ）＝２．５Ｖになる。ＴＦＴｎ１１は、書込み終了時までオン状態を維持する必要がある。
すなわち、
Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＞Ｖｔｈ０＋Δ    （式２）
ここで、
Ｖｇ１１＝Ｖ０＋Ｖ２＝２．５＋Ｖ２
Ｍｉｎ（Ｖｄ１１，ＶＬ）＝２．５
Ｖｔｈ０＋Δ＝４
であるから、これらを式２に代入して整理すると、
Ｖ２＞４
となる。
【００４２】
時刻ｔ４の時点では、画素電極Ｐｅ側電圧ＶＬ＝２．５Ｖに対して、ＴＦＴｎ１１はオフである必要がある。時刻ｔ１の場合と同様に式１を用いて、
Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＜Ｖｔｈ０−Δ    （式１）
ここで、
Ｖｇ１１＝−Ｖ１
Ｍｉｎ（Ｖｄ１１，ＶＬ）＝２．５
Ｖｔｈ０−Δ＝２
であるから、これらを式１に代入して整理すると、
Ｖ１＞−４．５
となる。
【００４３】
時刻ｔ５の時点では、画素電極Ｐｅ側電圧ＶＬ＝２．５Ｖ、電圧Ｖｇ１１＝０Ｖに対して、ＴＦＴｎ１１はオフである必要がある。
Ｖｇ１１＝−Ｖ１
Ｍｉｎ（Ｖｄ１１，ＶＬ）＝０
Ｖｔｈ０−Δ＝２
であるから、結局、
Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＝−Ｖ１＜０
となる。
【００４４】
時刻ｔ６の時点の状態は、時刻１の時点と同じである。
【００４５】
従って、ｎチャネルＴＦＴｎ１１に印加する正極性電圧印加用ゲートパルスＶｇｍ１（ｏｎ）に関しては、Ｖ１＞０．５、Ｖ２＞４であればよい。ｐチャネルＴＦＴｐ１１に印加する逆極性電圧印加用ゲートパルスＶｇｍ２（ｏｎ）に関しては、極性を反対にすれば、上述と全く同様の議論が成り立つので、Ｖ１＞０．５、Ｖ２＞４であればよい。
【００４６】
以上より、閾値電圧Ｖｔｈ０＝３Ｖ、ばらつきΔ＝１Ｖとして、正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）の最小電圧振幅は、Ｖ０＋Ｖ１＋Ｖ２＝２．５＋０．５＋４＝７Ｖとなる。すなわち、正極性駆動回路系及び逆極性駆動回路系ともに、７Ｖの電源電圧を用いることができる。
【００４７】
このように本実施例によれば、各画素の液晶ｌｃを駆動するためのゲートバスライン駆動回路及びデータバスライン駆動回路の電源電圧が、従来に比較して大幅に低下させることができる。このため、ゲート耐圧やドレイン耐圧が比較的低いＴＦＴを画素のスイッチング素子として用いることができるようになる。その結果、画素用ＴＦＴのゲート酸化膜の膜厚を薄くしたり、チャネル長を短くしたり、あるいはＬＤＤ長を短くしたりすることができるようになる。これにより、ＴＦＴの閾値電圧Ｖｔｈのばらつきを減少させることができＴＦＴのオン電流が小さくなるのを抑えることができる。また、駆動電圧を低下できるので低消費電力化と環境への電磁障害の低減を達成できるようになる。
【００４８】
また、低温ポリシリコン製造プロセスを用いた周辺回路一体型のＴＦＴ基板を作製する場合においても、周辺回路部分のＦＥＴを低電圧駆動型で形成できるようになるため高速動作が可能で低消費電力でバランスの良い周辺回路を得ることができるようになる。
【００４９】
さらに、画素用ＴＦＴを低電圧駆動型にすることができるので、１枚のガラス基板上に、低電圧駆動型ＦＥＴと高電圧駆動型ＴＦＴとを混在させて形成する必要がなくなるため製造プロセスを簡略化させることができ、製造コストを抑えることができる。
【００５０】
［実施例２］
図３及び図４を用いて本実施例のＴＦＴ−ＬＣＤ及びその駆動方法について説明する。図３は、上記実施例１の図１と同様の等価回路であって、本実施例によるＴＦＴ−ＬＣＤの概略構成を示している。本実施例によるＴＦＴ−ＬＣＤは、上記実施例１のＴＦＴ−ＬＣＤのｐチャネルＴＦＴｐｍｎをｎチャネルＴＦＴｎ’ｍｎに置き換えた以外は上記実施例１と同様の構成である。実施例１と同様の機能作用を有する構成要素には同一の符号を付してその説明は省略する。
【００５１】
例えば画素Ｐ１１を例にとると、画素Ｐ１１には、画素電極Ｐｅに正極性のデータ電圧を印加する正極性電圧印加用ＴＦＴとしてのｎチャネルＴＦＴｎ１１と、画素電極Ｐｅに逆極性のデータ電圧を印加する逆極性電圧印加用ＴＦＴとしてのｎチャネルＴＦＴｎ’１１の２つの薄膜トランジスタが形成されている。
【００５２】
ＴＦＴｎ１１のソース電極Ｓは画素電極Ｐｅに接続され、ドレイン電極Ｄは正極性電圧印加用データバスラインＬｄ１１に接続され、ゲート電極Ｇは正極性電圧印加用ゲートバスラインＬｇ１１に接続されている。
一方、ＴＦＴｎ’１１のドレイン電極Ｄは画素電極Ｐｅに接続され、ソース電極Ｓは逆極性電圧印加用データバスラインＬｄ１２に接続され、ゲート電極Ｇは逆極性電圧印加用ゲートバスラインＬｇ１１に接続されている。他の画素Ｐｍｎも同様の構成を有している。
【００５３】
次に、図３を参照しつつ図４を用いて正極性電圧印加用ゲートパルスＶｇｍ１（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇｍ２（ｏｎ）の最適レベル（電圧値）について詳細に説明する。図４は実施例１の図２に示したのと同様の条件で本実施例のＴＦＴ−ＬＣＤをフレーム反転駆動させる際のゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示している。
【００５４】
ここで、図４の時間軸ｔ上方側に示す正極性駆動回路系による、ＴＦＴｎ１１のゲート電極Ｇに印加される正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）の大きさは、実施例１のＴＦＴｎ１１と全く同様の議論が成り立つので、Ｖ１＝０．５、Ｖ２＝４であればよい。従って、正極性駆動回路系での最小電圧振幅は０．５＋４＋２．５＝７Ｖになる。
【００５５】
次に、図４の時間軸ｔ下方側に示す逆極性駆動回路系による、ｎチャネルＦＥＴであるＴＦＴｎ’１１のゲート電極Ｇに印加される逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）について説明する。
【００５６】
図４の時刻ｔ１の時点では、画素電極Ｐｅ側電圧ＶＬ＝−２．５Ｖに対して、ＴＦＴｎ’１１はオフである必要がある。
すなわち、
Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ    （式３）
ここで、
Ｖｇ１２＝−２．５＋Ｖ１
Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５
Ｖｔｈ０−Δ＝２
であるから、これらを式３に代入して整理すると、
Ｖ１＜２
となる。
【００５７】
時刻ｔ２の時点では、画素電極Ｐｅ側電圧ＶＬ＝−２．５Ｖに対して、ＴＦＴｎ’１１はオフである必要がある。時刻ｔ１の場合と同様に式３を用いて、
Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ    （式３）
ここで、
Ｖｇ１２＝−２．５＋Ｖ１
Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５
Ｖｔｈ０−Δ＝２
であるから、これらを式３に代入して整理すると、
Ｖ１＜２
となる。
【００５８】
時刻ｔ３の時点では、正極性階調電圧Ｖｄ１１＝Ｖｄ１１（ｄａｔａ）＝２．５Ｖが画素電極Ｐｅに書込まれる。このとき、階調電圧Ｖｄ１２＝０Ｖである。
正極性側のＴＦＴｎ１１がオンになる瞬間は画素電極Ｐｅ側電圧ＶＬ＝−２．５Ｖだが、画素電極Ｐｅに階調電圧Ｖｄ１１（ｄａｔａ）を書込んだ直後は画素電極Ｐｅ側電圧ＶＬ＝Ｖｄ１１（ｄａｔａ）＝２．５Ｖになる。このとき、逆極性側のＴＦＴｎ’１１は、書込み終了時までオフ状態を維持する必要がある。
すなわち、
Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ    （式３）
ここで、
Ｖｇ１２＝−Ｖ０＋Ｖ１＝−２．５＋Ｖ１
Ｍｉｎ（Ｖｄ１２，ＶＬ）＝０
Ｖｔｈ０−Δ＝２
であるから、これらを式３に代入して整理すると、
Ｖ１＜４．５
となる。
【００５９】
時刻ｔ４の時点では、画素電極Ｐｅ側電圧ＶＬ＝２．５Ｖに対して、逆極性側のＴＦＴｎ’１１はオフである必要がある。時刻ｔ１の場合と同様に式３を用いて、
Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ    （式３）
ここで、
Ｖｇ１２＝−２．５＋Ｖ１
Ｍｉｎ（Ｖｄ１２，ＶＬ）＝０
Ｖｔｈ０−Δ＝２
であるから、これらを式３に代入して整理すると、
Ｖ１＜０．５
となる。
【００６０】
時刻ｔ５の時点では、画素電極Ｐｅ側電圧ＶＬ＝２．５Ｖ、電圧Ｖｇ１２＝０Ｖに対して、ＴＦＴｎ’１１はオフである必要がある。
Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ      （式３）
ここで、
Ｖｇ１２＝−２．５＋Ｖ１
Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５
Ｖｔｈ０−Δ＝２
であるから、これらを式３に代入して整理すると、
Ｖ１＜２
となる。
【００６１】
時刻ｔ６の時点では、階調電圧Ｖｄ１２＝Ｖｄ１２（ｄａｔａ）＝−２．５Ｖである。逆極性側のＴＦＴｎ’１１がオンになる瞬間は画素電極Ｐｅ側電圧ＶＬ＝２．５Ｖだが、画素電極Ｐｅに最大階調電圧Ｖｄ１２（ｄａｔａ）を書込んだ直後は画素電極Ｐｅ側電圧ＶＬ＝Ｖｄ１２（ｄａｔａ）＝−２．５Ｖになる。ＴＦＴｎ’１１は、書込み終了時までオン状態を維持する必要がある。
すなわち、
Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＞Ｖｔｈ０＋Δ    （式４）
ここで、
Ｖｇ１２＝Ｖ２
Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５
Ｖｔｈ０＋Δ＝４
であるから、これらを式４に代入して整理すると、
Ｖ２＞１．５
となる。
【００６２】
従って、逆極性側のｎチャネルＴＦＴｎ’１１に印加する逆極性電圧印加用ゲートパルスＶｇｍ２（ｏｎ）に関してはＶ１＜２、Ｖ２＞１．５であればよい。
【００６３】
以上より、閾値電圧Ｖｔｈ０＝３Ｖ、ばらつきΔ＝１Ｖとして、正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）の最小電圧振幅は、Ｖ０＋Ｖ１＋Ｖ２＝＝２．５＋０．５＋４＝７Ｖとなり、逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）の最小電圧振幅は、Ｖ０＋Ｖ１（＝０）＋Ｖ２＝２．５＋１．５＝４Ｖとなる。すなわち、正極性駆動回路系及び逆極性駆動回路系ともに、７Ｖの電源電圧を用いることができる。
【００６４】
なお、一般にＴＦＴのオフ電流の切れが悪い場合には、正極性側のＴＦＴｎｍｎの電圧Ｖ１を大きくして、逆極性側のＴＦＴｎ’ｍｎの電圧Ｖ１を小さくする。また、オン電流が小さい場合には、蓄積電荷の保持特性やデータ書き換え速度の問題から正極性及び逆極性双方のＴＦＴｎｍｎ、ＴＦＴｎ’ｍｎともＶ２を大きくする必要がある。これに対し本実施例によれば、駆動電圧を低くできるのでＴＦＴのゲート酸化膜を薄くすることができ、これに伴い上記問題の特性を改善できる。従って電圧Ｖ１、Ｖ２を最小限に抑えることができ、結果として循環的にさらに電源電圧を低下させることができる。
【００６５】
［実施例３］
図５及び図６を用いて本実施例のＴＦＴ−ＬＣＤ及びその駆動方法について説明する。図５は、上記実施例１、２の図１、３と同様の等価回路であって、本実施例によるＴＦＴ−ＬＣＤの概略構成を示している。本実施例によるＴＦＴ−ＬＣＤは、上記実施例２のＴＦＴ−ＬＣＤの正極性及び逆極性用のｎチャネルＴＦＴｎｍｎ、ＴＦＴｎ’ｍｎをｐチャネルＴＦＴｐｍｎＴＦＴｐ’ｍｎに置き換えた以外は上記実施例２と同様の構成である。実施例２と同様の機能作用を有する構成要素には同一の符号を付してその説明は省略する。
【００６６】
例えば画素Ｐ１１を例にとると、画素Ｐ１１には、画素電極Ｐｅに正極性のデータ電圧を印加する正極性電圧印加用ＴＦＴとしてのｐチャネルＴＦＴｐ１１と、画素電極Ｐｅに逆極性のデータ電圧を印加する逆極性電圧印加用ＴＦＴとしてのｐチャネルＴＦＴｐ’１１の２つの薄膜トランジスタが形成されている。
【００６７】
ＴＦＴｐ１１のドレイン電極Ｄは画素電極Ｐｅに接続され、ソース電極Ｓは正極性電圧印加用データバスラインＬｄ１１に接続され、ゲート電極Ｇは正極性電圧印加用ゲートバスラインＬｇ１１に接続されている。
一方、ＴＦＴｐ’１１のドレイン電極Ｄは逆極性電圧印加用データバスラインＬｄ１２に接続され、ソース電極Ｓは画素電極Ｐｅに接続され、ゲート電極Ｇは逆極性電圧印加用ゲートバスラインＬｇ１１に接続されている。他の画素Ｐｍｎも同様の構成を有している。
【００６８】
図６は本実施例における正極性電圧印加用ゲートパルスＶｇｍ１（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇｍ２（ｏｎ）の最適レベル（電圧値）について説明する図である。図６は実施例２の図４に示したのと同様の条件で本実施例のＴＦＴ−ＬＣＤをフレーム反転駆動させる際のゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示している。
【００６９】
ここで、図６の時間軸ｔ上方側に示す正極性駆動回路系による、ＴＦＴｐ１１のゲート電極Ｇに印加される正極性電圧印加用ゲートパルスＶｇ１１（ｏｎ）の大きさは、実施例２のＴＦＴｎ１１と極性を反対にするだけで全く同様の議論が成り立つ。一方、図６の時間軸ｔ下方側に示す逆極性駆動回路系による、ＴＦＴｐ’１１のゲート電極Ｇに印加される逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）の大きさは、実施例２のＴＦＴｎ’１１と極性を反対にするだけで全く同様の議論が成り立つ。
【００７０】
以上より、閾値電圧Ｖｔｈ０＝３Ｖ、ばらつきΔ＝１Ｖとして、正極性駆動回路系及び逆極性駆動回路系ともに、７Ｖの電源電圧を用いることができる。また、実施例２と同様の効果を奏することができる。
【００７１】
以上説明したように、本実施の形態によれば、アクティブマトリクス型のＬＣＤにおいて、画素駆動のためのゲートバスライン駆動回路から出力されるゲートパルスのパルス高を低くできるので、ゲートバスライン駆動回路の電源電圧を低くすることができる。それに伴いデータバスライン駆動回路側の電源電圧も低くすることができるので低消費電力化を実現できるようになる。また、駆動電圧が低くなるので、より薄いゲート酸化膜を使用することが可能となり、トランジスタを高速化（高トランスコンダクタンス化）すると同時に、閾値電圧Ｖｔｈのばらつきも小さくすることができる。Ｖｔｈばらつきを小さくすることによりさらに駆動電圧を下げることができるようになる。また、ドレイン／ソース間にオフ時にかかる電圧も小さくなり、ドレイン／ソース間耐圧が小さく作製し易いトランジスタ構造でＴＦＴ等を形成することができるようになる。
【００７２】
なお、本実施の形態による画素構造では、画素当たりのトランジスタ数と配線数が増加するので開口率の低下を考慮する必要が生じるが、配線パターンを微細化することにより開口率低下を抑えることができる。また、画素電極Ｐｅが例えばアルミニウム等の導電性高反射金属を用いた反射型ＬＣＤの場合には、ＴＦＴ及びバスラインが画素電極Ｐｅの裏面側に位置するため開口率低下は生じない。
【００７３】
また、本実施の形態によるＴＦＴ−ＬＣＤでは、各バスライン駆動回路が二重になるが、低温ポリシリコン製造プロセスによる周辺回路一体型の構成であれば、各バスライン駆動回路をガラス基板上に画素領域と同時に形成できるので、各バスライン駆動回路の二重化による製造コストの上昇は抑えることができる。
【００７４】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、透過型ＬＣＤを用いて説明したが、これに限らず、反射型ＬＣＤや半透過型ＬＣＤに本発明を適用することができる。
【００７５】
また、上記実施の形態では動作半導体層にｐ−Ｓｉを用いたＴＦＴを例にとって説明したが、本発明はこれに限らず、動作半導体層にａ−Ｓｉ（アモルファスシリコン）を用いたＴＦＴにももちろん適用可能である。
【００７６】
また、上記実施の形態では、低温ポリシリコン製造プロセスによる周辺回路一体型ＬＣＤを例にとって説明したが、本発明はこれに限られない。周辺回路の一部又は全部が画素ＴＦＴが形成されたガラス基板と別個に形成され、ＴＡＢ実装やＣＯＧ実装により配線されるＬＣＤにももちろん適用可能である。
【００７７】
以上説明した実施の形態による液晶表示装置は、以下のようにまとめられる。
（付記１）
対向する電極間に液晶を挟んで構成された液晶容量と、
前記電極間に正極性の電圧を印加して前記液晶容量に正電荷を充電する正極性駆動回路系と、
前記正極性駆動回路系と別個に設けられ、前記電極間に逆極性の電圧を印加して前記液晶容量に負電荷を充電する逆極性駆動回路系と
を有することを特徴とする液晶表示装置。（１）
【００７８】
（付記２）
付記１記載の液晶表示装置において、
前記対向する電極は、前記液晶容量を備えた複数の画素にそれぞれ設けられた画素電極と、前記液晶を挟んで前記画素電極のそれぞれに対向して共通電圧が印加される共通電極と
を有することを特徴とする液晶表示装置。（２）
【００７９】
（付記３）
付記２記載の液晶表示装置において、
前記画素は、
前記画素電極に正極性のデータ電圧を印加する正極性電圧印加用ＴＦＴと、
前記画素電極に逆極性のデータ電圧を印加する逆極性電圧印加用ＴＦＴと
を有することを特徴とする液晶表示装置。（３）
【００８０】
（付記４）
付記３記載の液晶表示装置において、
前記正極性駆動回路系は、
前記正極性電圧印加用ＴＦＴのゲート電極に正極性電圧印加用ゲートパルスを出力する正極性電圧印加用ゲートバスラインと、
前記正極性電圧印加用ＴＦＴのソース又はドレイン電極に正極性のデータ電圧を印加する正極性電圧印加用データバスラインとを有し、
前記逆極性駆動回路系は、
前記逆極性電圧印加用ＴＦＴのゲート電極に逆極性電圧印加用ゲートパルスを出力する逆極性電圧印加用ゲートバスラインと、
前記逆極性電圧印加用ＴＦＴのソース又はドレイン電極に逆極性のデータ電圧を印加する逆極性電圧印加用データバスラインとを有していること
を特徴とする液晶表示装置。（４）
【００８１】
（付記５）
付記４記載の液晶表示装置において、
前記正極性駆動回路系は、
前記正極性電圧印加用ゲートバスラインに前記正極性電圧印加用ゲートパルスを出力する正極性駆動用ゲートバスライン駆動回路と、
前記正極性電圧印加用データバスラインに正極性のデータ電圧を出力する正極性駆動用データバスライン駆動回路とを有し、
前記逆極性駆動回路系は、
前記逆極性電圧印加用ゲートバスラインに前記逆極性電圧印加用ゲートパルスを出力する逆極性駆動用ゲートバスライン駆動回路と、
前記逆極性電圧印加用データバスラインに逆極性のデータ電圧を出力する逆極性駆動用データバスライン駆動回路とを有すること
を特徴とする液晶表示装置。（５）
【００８２】
（付記６）
付記４記載の液晶表示装置において、
前記正極性電圧印加用ＴＦＴ及び前記逆極性電圧印加用ＴＦＴのチャネルの導電型はｎ型であること
を特徴とする液晶表示装置。
【００８３】
（付記７）
付記４記載の液晶表示装置において、
前記正極性電圧印加用ＴＦＴ及び前記逆極性電圧印加用ＴＦＴのチャネルの導電型はｐ型であること
を特徴とする液晶表示装置。
【００８４】
（付記８）
付記４記載の液晶表示装置において、
前記正極性電圧印加用ＴＦＴ及び前記逆極性電圧印加用ＴＦＴのチャネルの導電型は、一方がｎ型で、他方がｐ型であること
を特徴とする液晶表示装置。
【００８５】
（付記９）
付記１乃至８のいずれか１項に記載の液晶表示装置において、
前記正極性駆動回路系と前記逆極性駆動回路系とは、前記電極の一方が形成された絶縁性基板上に一体的に形成されていること
を特徴とする液晶表示装置。
【００８６】
（付記１０）
付記９記載の液晶表示装置において、
前記正極性駆動回路系と前記逆極性駆動回路系とは、低温ポリシリコン製造プロセスにより前記絶縁性基板上に形成されていること
を特徴とする液晶表示装置。
【００８７】
【発明の効果】
以上の通り、本発明によれば、画素用ＴＦＴの駆動電圧を低下させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における実施例１のＴＦＴ−ＬＣＤの４画素分の等価回路を示す図である。
【図２】本発明の一実施の形態における実施例１のフレーム反転駆動方式におけるゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示す図である。
【図３】本発明の一実施の形態における実施例２のＴＦＴ−ＬＣＤの４画素分の等価回路を示す図である。
【図４】本発明の一実施の形態における実施例２のフレーム反転駆動方式におけるゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示す図である。
【図５】本発明の一実施の形態における実施例３のＴＦＴ−ＬＣＤの４画素分の等価回路を示す図である。
【図６】本発明の一実施の形態における実施例３のフレーム反転駆動方式におけるゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示す図である。
【図７】従来のＴＦＴ−ＬＣＤの１画素分の等価回路を示す図である。
【図８】従来のフレーム反転駆動方式におけるゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示す図である。
【符号の説明】
Ｃｅ  共通電極
Ｃｌｃ  液晶容量
Ｃｌｃｍｎ  液晶容量
Ｃｓ  蓄積容量
Ｄ  ドレイン電極
ＤＤ１  正極性駆動用データバスライン駆動回路
ＤＤ２  逆極性駆動用データバスライン駆動回路
Ｇ  ゲート電極
ＧＤ１  正極性駆動用ゲートバスライン駆動回路
ＧＤ２  逆極性駆動用ゲートバスライン駆動回路
Ｌｄ  データバスライン
Ｌｄ１１  正極性電圧印加用データバスライン
Ｌｄ１２  逆極性電圧印加用データバスライン
Ｌｇ  ゲートバスライン
Ｌｇ１１  逆極性電圧印加用ゲートバスライン
Ｌｇ１１  正極性電圧印加用ゲートバスライン
Ｌｇ１２  逆極性電圧印加用ゲートバスライン
Ｐ  画素電極
Ｐｅ  画素電極
Ｐｍｎ  画素
Ｓ  ソース電極
Ｖｃｏｍ  共通電圧
Ｖｄ  階調電圧
Ｖｄ１１  正極性階調電圧
Ｖｄ１２  逆極性階調電圧
Ｖｇ  ゲート電圧
Ｖｇ１１（ｏｎ）  正極性電圧印加用ゲートパルス
Ｖｇ１２（ｏｎ）  逆極性電圧印加用ゲートパルス
Ｖｔｈ  閾値電圧
ｆ  表示フレーム
ｌｃ  液晶
【図１】
0003906090.tif 000002
【図２】
0003906090.tif 000003
【図３】
0003906090.tif 000004
【図４】
0003906090.tif 000005
【図５】
0003906090.tif 000006
【図６】
0003906090.tif 000007
【図７】
0003906090.tif 000008
【図８】
0003906090.tif 000009