(57)【要約】【課題】ウェルの電位が不安定になることによる画像のシェーディング及びウェルコンタクト領域に起因するノイズを低減することができる撮像装置及び撮像装置の処理方法を提供することを課題とする。【解決手段】撮像装置は、半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域と、撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも１個の画素の信号を補正する信号処理部とを有することを特徴とする。【選択図】図５
2016167773.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、
前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域と、
撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも１個の画素の信号を補正する信号処理部と
を有することを特徴とする撮像装置。
【請求項２】
前記複数のウェルコンタクト領域の数は、前記複数の画素の数より少ないことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記撮影条件は、シャッタ速度、ＩＳＯ感度及び温度のうちの少なくとも１個を含むことを特徴とする請求項１又は２記載の撮像装置。
【請求項４】
前記信号処理部は、補正対象の前記画素の周辺の複数の前記画素の信号を用いて、補正対象の前記画素の信号を補正することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記信号処理部は、記憶部に記憶されている補正データを用いて、前記画素の信号を補正することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項６】
前記補正データは、前記画素が遮光された状態における前記画素の信号に基づくデータであることを特徴とする請求項５記載の撮像装置。
【請求項７】
前記信号処理部は、前記ウェルコンタクト領域に最も近い前記光電変換部を有する画素の信号を補正することを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記複数のウェルコンタクト領域の数は、前記複数の画素の数より少なく、
前記複数の画素は、行列状に配列され、遮光された遮光領域の複数の画素と、遮光されていない開口領域の複数の画素を有し、
前記ウェルコンタクト領域は、前記遮光領域及び前記開口領域において前記画素に対して周期的に設けられていることを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記信号処理部は、前記遮光領域の前記画素の信号を基準レベルとして、前記開口領域の画素に対して周期的にオプティカルブラッククランプ処理を行うことを特徴とする請求項８記載の撮像装置。
【請求項１０】
前記信号処理部は、前記ウェルコンタクト領域が設けられた画素の周期に従ってオプティカルブラッククランプ処理を行うことを特徴とする請求項９記載の撮像装置。
【請求項１１】
半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、
前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域とを有する撮像装置の処理方法であって、
信号処理部により、撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも１個の画素の信号を補正するステップを有することを特徴とする撮像装置の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像装置の処理方法に関する。
【背景技術】
【０００２】
近年、デジタルカメラ、デジタルビデオカメラ、カメラ付携帯電話機などには、ＣＭＯＳ型撮像素子が搭載されている。ＣＭＯＳ型撮像素子は、半導体基板と、半導体基板内に形成されたウェルと、ウェル内に行列状に複数配置されたフォトダイオードとを備えている。また、ウェルの電位を固定して安定させるため、ウェル内のフォトダイオードが配置された領域に、基準電位を印加するためのウェルコンタクト領域を備えたＣＭＯＳ型撮像素子が知られている。
【０００３】
例えば、特許文献１には、周期的パターンに従って複数の画素毎にウェルコンタクトを設ける構成が開示されている。特許文献１の撮像素子では、ウェルコンタクトを設けるスペースを最小限にしながら、ウェルの電位分布を安定化できる。
【０００４】
また、特許文献２の撮像素子は、半導体基板内に形成された第１の不純物濃度を有するＰ型ウェルと、Ｐ型ウェルに行列状に複数配置されたＮ型のフォトダイオードと、Ｐ型のウェルコンタクトとを有する。Ｐ型のウェルコンタクトは、Ｐ型ウェル内のフォトダイオード毎に形成され、第１の不純物濃度よりも高い第２の不純物濃度を有する基準電位が印加される。さらに、Ｐ型ウェル内において、ウェルコンタクトの近傍に、第１の不純物濃度より高い第３の不純物濃度を有する、暗電流による電荷を捕獲するＰ型の暗電荷捕獲領域を形成する。特許文献２の撮像素子によれば、ウェルコンタクトの近傍で発生した暗電流による電荷が、フォトダイオードに蓄積された信号電荷に混ざり込むことを抑制できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２３０４００号公報
【特許文献２】特開２０１２−１５１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２のように、画素にウェルコンタクトを設ける構成は、ウェルコンタクトの近傍で発生する暗電流の電荷が、信号電荷に混ざり込むノイズ電荷となって、画質を劣化させるという問題がある。ウェルコンタクトを撮像素子の全ての画素に設けると、撮像素子のダイナミックレンジ、あるいはＳＮ比を悪化させ得る。従って、ウェルコンタクトは、ウェル電位を十分に安定化できる程度に、複数の画素毎に離散的に配置させることが好ましい。
【０００７】
しかし、周期的パターンに従って複数の画素毎にウェルコンタクトを設ける特許文献１では、高温度環境下、高ＩＳＯ感度設定時、長秒露光撮影時など、暗電流の影響が画像に多く現れる撮影条件で、特にウェルコンタクト周辺の画素にノイズ電荷が多く混ざる。このノイズ電荷は、ウェルコンタクトを設けた画素のパターンに従って画像に表れるので、著しい画質低下を招く。
【０００８】
本発明の目的は、ウェルの電位が不安定になることによる画像のシェーディング及びウェルコンタクト領域に起因するノイズを低減することができる撮像装置及び撮像装置の処理方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の撮像装置は、半導体基板のウェル内に設けられ、各々が光電変換部を有する複数の画素と、前記半導体基板のウェルに基準電位を供給するための複数のウェルコンタクト領域と、撮影条件に応じて、前記ウェルコンタクト領域に隣接する複数の画素のうちの少なくとも１個の画素の信号を補正する信号処理部とを有することを特徴とする。
【発明の効果】
【００１０】
ウェルコンタクト領域を設けることにより、ウェルの電位が安定化し、画像のシェーディングを低減することができ、信号処理部の補正により、ウェルコンタクト領域に起因するノイズを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る撮像装置のブロック図である。
【図２】本発明の第１の実施形態に係る撮像素子の構成を示す図である。
【図３】本発明の第１の実施形態に係る画素の構成を示す図である。
【図４】本発明の第１の実施形態に係る画素の等価回路図である。
【図５】本発明の第１の実施形態に係る撮影処理を示すフローチャートである。
【図６】ウェルコンタクト画素補正判定テーブルを示す図である。
【図７】本発明の第１の実施形態に係る画素の構成を示す図である。
【図８】暗電流レベル取得処理の流れを示すフローチャートである。
【図９】ウェルコンタクト画素補正処理の流れを示すフローチャートである。
【図１０】暗電流補正値算出係数テーブルを示す図である。
【図１１】ウェルコンタクト画素の配置パターンを示す図である。
【図１２】撮影処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置の構成例を示すブロック図である。撮像素子１０１は、光学系で結像された光学像を受光し、その光学像を電気信号に変換する。アナログフロントエンド（以下ＡＦＥと記す）１０２は、撮像素子１０１の出力信号に対して、基準レベルの調整（クランプ処理）及びアナログデジタル変換処理を行う。なお、ＡＦＥ１０２は、撮像素子１０１内に設けてもよい。デジタルフロントエンド（以下ＤＦＥと記す）１０３は、ＡＦＥ１０２の出力信号に対して、画像信号の補正や画素の並び替え等のデジタル処理を行う。デジタル信号処理部１０４は、ＤＦＥ１０３の出力信号に対して、現像処理や欠陥画素の補間処理を行う。記憶部１０５は、デジタル信号処理部１０４の作業用メモリとして、あるいは連続撮影等のバッファメモリとして使用される。また、記憶部１０５には、欠陥画素のアドレス、欠陥レベルなどの欠陥画素データが保存される。制御部１０６は、ＣＰＵなどを内蔵し、撮像装置全体を統括的に制御する。操作部１０７は、ユーザの操作に応じて電気信号を制御部１０６に出力する。表示部１０８は、各種設定画面や、画像等を表示する。記録部１０９は、メモリカードやハードディスクなどの記録媒体に画像等を記録する。タイミング発生回路１１０は、撮像素子１０１を駆動するためのタイミング信号を生成する。
【００１３】
図２は、図１の撮像素子１０１の構成例を示す図である。撮像素子１０１は、画素部２０１、垂直走査手段２０２、読み出し部２０３、及び水平走査手段２０４を有する。画素部２０１は、半導体基板内に形成されたウェル内に、行列状に配列された複数の画素を有する。画素部２０１は、光学系により結像された光学像を受光する。また、画素部２０１は、受光量に応じた画素信号を出力する複数の画素を含む開口部２０５と、受光部が遮光された複数の画素を含むオプティカルブラック部（以下ＯＢ部と記す）２０６を有する。ＯＢ部２０６は、画素が遮光された遮光領域である。開口部２０５は、画素が遮光されていない開口領域である。ＯＢ部２０６内の複数の画素の信号は、撮影画像毎の暗時基準レベルとして用いられる。垂直走査手段２０２は、画素部２０１内の複数の画素を行単位で順に選択する。選択された行の画素は、読み出し部２０３に信号を出力する。水平走査手段２０４は、読み出し部２０３に読み出された行の画素の列を順に選択して、その選択した画素の信号を読み出し部２０３からＡＦＥ１０２に出力させる。すなわち、読み出し部２０３は、垂直走査手段２０２及び水平走査手段２０４によって選択される画素の信号を読み出し、読み出した信号をＡＦＥ１０２へ出力する。これにより、画素部２０１内のすべての画素の信号は、ＡＦＥ１０２に出力される。
【００１４】
図３は、図２の画素部２０１内の４個の画素３０１，３１６〜３１８の構成例を示す図である。説明の簡単のため、４画素３０１，３１６〜３１８のみを図示したが、実際には、このような画素がより多く配置されている。画素部２０１内の全画素は、半導体基板内の同一のウェル内に形成される。
【００１５】
画素３０１は、半導体基板のウェル内に形成されるフォトダイオード３０２、フローティングディフュージョン（以下ＦＤと記す）３０３、拡散領域３０４〜３０７、ウェルコンタクト領域３０８を有し、それぞれの周りが素子分離領域３１３で囲まれている。さらに、この半導体基板上には、４つのゲート電極３０９〜３１２が絶縁膜を介して形成される。配線３１４は、ＦＤ３０３と、ゲート電極３１１と、拡散領域３０７とを接続する。垂直出力線（列出力線）３１５は、拡散領域３０４に接続され、画素３０１の信号を読み出し部２０３に列毎に出力するための信号線である。垂直出力線３１５は、画素の列毎に設けられ、同じ列の画素は同じ垂直出力線３１５に接続される。ウェルコンタクト領域３０８は、半導体基板内のウェルに接続される。
【００１６】
画素３１６〜３１８は、ウェルコンタクト領域３０８が配置されていない画素であるが、その他の構成については、画素３０１と同様の構成を有する。ここで、以下の説明では、画素３０１のようにウェルコンタクト領域３０８が配置されている画素を特に「ウェルコンタクト画素」と呼び、画素３１６〜３１８のようにウェルコンタクト領域３０８が配置されていない画素を特に「通常画素」と呼ぶこととする。
【００１７】
画素部２０１では、例えば、３個の通常画素３１６〜３１８に対して、１個のウェルコンタクト画素３０１が設けられる。画素部２０１内において、ウェルの電位を十分に安定化させられる程度にウェルコンタクト画素３０１を離散配置することにより、撮影画像のシェーディングを低減することができる。但し、図３の各画素における各構成要素のレイアウトについては、図３の構成に限らず、その機能を発揮する範囲で適切な位置に配置して良い。
【００１８】
図４は、図３の画素３０１の等価回路図である。画素３０１の構成例を示すが、画素３１６〜３１８も同様の構成を有する。フォトダイオード４０１は、入射した光を受光し、その受光量に応じた電荷を生成して蓄積する光電変換部である。フォトダイオード４０１は、図３のフォトダイオード３０２に対応する。
【００１９】
転送トランジスタ４０２は、転送パルス信号φＴＸに応じて、フォトダイオード４０１で発生した電荷をＦＤ４０３に転送する。ＦＤ４０３は、フォトダイオード３０３から転送された電荷を保持可能であり、図３のＦＤ３０３に対応する。転送トランジスタ４０２は、図３のフォトダイオード３０２とＦＤ３０３とゲート電極３０９に対応する。
【００２０】
出力トランジスタ４０４は、ＦＤ４０３に保持された電荷に基づく電圧を増幅して、画素の信号として出力する。ここでは、例として、出力トランジスタ（ＭＯＳトランジスタ）４０４と定電流源４０７を用いたソースフォロワ回路を示している。定電流源４０７は、垂直出力線３１５に接続される。出力トランジスタ４０４は、図３の拡散領域３０５と拡散領域３０６とゲート電極３１１に対応する。
【００２１】
選択トランジスタ４０５は、垂直選択パルス信号φＳＥＬに応じて、出力部４０４により出力された信号を垂直出力線３１５に出力する。垂直出力線３１５に出力された信号は、上記のように、列毎の読み出し部２０３でサンプリングされ、その後、ＡＦＥ１０２に出力される。選択トランジスタ４０５は、図３の拡散領域３０４と拡散領域３０５とゲート電極３１０に対応する。
【００２２】
リセットトランジスタ４０６は、リセットパルス信号φＲＥＳに応じて、ＦＤ４０３に基準電位ＳＶＤＤを供給し、ＦＤ４０３の電荷をリセットする。リセットトランジスタ４０６は、図３の拡散領域３０６と拡散領域３０７とゲート電極３１２に対応する。
【００２３】
ウェル４０８は、半導体基板内に設けられ、全画素に対して共通のウェルである。例えば、ｎ型の半導体基板内にｐ型のウェル４０８が設けられる。フォトダイオード４０１のアノード及びＦＤ４０３は、ウェル４０８に接続される。転送トランジスタ４０２、出力トランジスタ４０４、選択トランジスタ４０５及びリセットトランジスタ４０６のバックゲートは、ウェル４０８に接続される。ウェルコンタクト領域３０８は、ウェル４０８に接続される。ウェルコンタクト領域３０８には、グランド電位（基準電位）が印加される。ウェルコンタクト領域３０８は、ウェル４０８にグランド電位を供給する。なお、ウェルコンタクト画素３０１にはウェルコンタクト領域３０８が設けられるが、通常画素３１６〜３１８にはウェルコンタクト領域３０８が設けられない。すなわち、通常画素３１６〜３１８は、ウェルコンタクト画素３０１に対して、ウェルコンタクト領域３０８がない点のみが異なる。画素部２０１は、複数のウェルコンタクト画素３０１及び複数の通常画素３１６〜３１８を例えば１：３の割合で有する。複数のウェルコンタクト画素３０１は、それぞれ、複数のウェルコンタクト領域３０８を有する。複数のウェルコンタクト領域３０８の数は、複数の画素３０１，３１６〜３１８の数より少ない。複数のウェルコンタクト画素３０１内のウェルコンタクト領域３０８にグランド電位を印加することにより、ウェル４０８の電位（トランジスタ４０２，４０４〜４０６のバックゲート電位）の画素毎のバラツキが低減される。これにより、画像のシェーディングが低減され、画質を向上させることができる。
【００２４】
ここで、ウェルコンタクト画素３０１にウェルコンタクト領域３０８を設けると、ウェルコンタクト領域３０８の近傍で発生する暗電流の電荷が、ノイズとして信号電荷に混ざり、画質を劣化させる。そのため、ウェルコンタクト領域３０８を画素部２０１の全ての画素に設けると、撮像装置のダイナミックレンジ、あるいはＳＮ比を悪化させ得る。従って、ウェル４０８の電位を十分に安定化できる程度に、画素部２０１内にウェルコンタクト画素３０１を離散的に配置し、その他の画素を通常画素３１６〜３１８にすることが好ましい。
【００２５】
また、高温度環境下、高ＩＳＯ感度設定時、長秒露光撮影時など、暗電流の影響が画像に多く現れる撮影条件では、特にウェルコンタクト領域３０８を有するウェルコンタクト画素３０１の信号電荷にノイズ電荷が多く混ざり、画質低下の原因となる。以下、図５を参照しながら、上記のノイズを除去するために、ウェルコンタクト画素３０１の信号を補正することにより、画質を向上させる方法を説明する。
【００２６】
図５は、図１の撮像装置の処理方法を示すフローチャートである。ステップＳ５０１では、制御部１０６は、撮影処理を開始するべきと判断すると、ＩＳＯ感度、シャッタ速度、等のユーザによって設定された撮影条件を設定する。次に、ステップＳ５０２では、制御部１０６は、タイミング発生回路１１０を介して、ステップＳ５０１で設定された撮影条件で撮像素子１０１を駆動させ、撮像素子１０１に画像信号を出力させる。次に、ステップＳ５０３では、制御部１０６は、設定された撮影条件に応じて、ウェルコンタクト画素３０１に対して、補正処理が必要であるか否かを判定する。判定は、画像信号中の暗電流成分が増大する条件の場合には、補正処理が必要であると判定される。その例を図６を参照しながら説明する。
【００２７】
図６は、ウェルコンタクト画素補正判定テーブルを示す図である。制御部１０６は、シャッタ速度が１秒以上、かつＩＳＯ感度がＩＳＯ３２００以上である撮影条件の場合には、補正を行う必要があると判定し、それ以外の撮影条件の場合には、補正を行う必要がないと判定する。なお、補正判定テーブルの構成は、この限りではなく、例えば、撮像素子１０１の温度も参照して、補正処理が必要であるか否かを判定するようにしてもよい。撮像素子１０１の温度の取得には、撮像素子１０１の内部に温度計を設ければよい。また、撮像素子１０１の実装基板上に温度計を配置して、それを用いることもできる。補正が必要と判定される撮影条件は、撮像素子１０１の特性に応じて適切に設定すればよい。
【００２８】
ステップＳ５０３において、補正が必要であると判定された場合にはステップＳ５０４に進み、補正が必要でないと判定された場合にはステップＳ５０５に進む。ステップＳ５０４では、デジタル信号処理部１０４は、ウェルコンタクト画素３０１の補正処理を行う。補正処理の方法は、補正対象のウェルコンタクト画素３０１の信号を、そのウェルコンタクト画素３０１の周辺の複数の同色画素の信号の平均値で補間する方法などである。ウェルコンタクト画素３０１は、ウェルコンタクト領域３０８に隣接するフォトダイオード３０２を有する複数の画素３０１，３１６〜３１８のフォトダイオード３０２のうちでウェルコンタクト領域３０８に最も近いフォトダイオード３０２を有する画素である。ステップＳ５０４では、デジタル信号処理部１０４は、撮影条件に応じて、ウェルコンタクト領域３０８に最も近いフォトダイオード３０２を有する画素３０１の信号を補正する。その後、ステップＳ５０５に進む。
【００２９】
ステップＳ５０５では、デジタル信号処理部１０４は、撮像素子１０１の欠陥画素補正処理、ホワイトバランス処理、及び現像処理を行う。次に、ステップＳ５０６では、制御部１０６は、現像された撮影画像を、表示部１０８に表示し、記録部１０９に記録し、撮影処理を終了する。
【００３０】
以上説明したように、本実施形態によれば、画素部２０１の中にウェルコンタクト画素３０１を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、画像信号中の暗電流成分が増大する撮影条件では、ウェルコンタクト画素３０１の信号を補正（補間）することにより、ウェルコンタクト画素３０１の近傍に発生するノイズ電荷による画質劣化を低減させることができる。
【００３１】
なお、図５のステップＳ５０４では、補正対象とする画素はウェルコンタクト領域３０８が配置されているウェルコンタクト画素３０１としているが、１つのウェルコンタクト画素３０１に隣接する複数の画素を補正してもよい。ウェルコンタクト領域３０８とフォトダイオード３０２との距離は、画像信号に対するノイズ電荷の影響と密接に関係がある。例えば、図７のように、フォトダイオード７０１〜７０４及びウェルコンタクト領域７０５が配置されている４個の画素の場合を例に説明する。この場合、ウェルコンタクト領域７０５と、それに隣接するフォトダイオード７０１〜７０４までのそれぞれの距離に応じて、補正する画素を選択すればよい。例えば、ウェルコンタクト領域７０５から近い距離にあるフォトダイオード７０１とフォトダイオード７０４を含む２画素を補正することができる。ステップＳ５０４では、デジタル信号処理部１０４は、撮影条件に応じて、ウェルコンタクト領域７０５に隣接する複数のフォトダイオード７０１〜７０４を有する複数の画素のうちの少なくとも１個の画素の信号を補正すればよい。
【００３２】
なお、隣接する複数画素の画素信号に対して、補間による補正処理を適用する場合、補正痕と呼ばれる補間処理を施した形跡が画像に表れ易くなる為、注意が必要である。以下で説明する第２の実施形態では、このような補正痕が画像に表れ難い実施形態を説明する。
【００３３】
（第２の実施形態）
本発明の第２の実施形態は、ウェルコンタクト画素３０１の補正処理方法が第１の実施形態と異なる。本実施形態の撮像装置は、撮像装置の製造工程などにおいて、予めウェルコンタクト画素３０１の暗電流によるノイズ電荷発生レベルを取得する。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００３４】
図８は、本実施形態の撮像装置の製造工程で行われるウェルコンタクト画素３０１の暗電流レベル取得処理を示すフローチャートである。ステップＳ８０１では、制御部１０６は、暗電流レベル取得用の画像を得るための撮影条件を設定する。この撮影条件は、暗電流が発生し易い条件で設定され、例えば、シャッタ速度が４秒、ＩＳＯ感度がＩＳＯ１２８００の撮影条件で設定される。また、撮影時の温度環境は、適切に管理されていることが望ましく、例えば３０℃の環境下で、撮影を行う。
【００３５】
次に、ステップＳ８０２では、制御部１０６は、タイミング発生回路１１０を介して、ステップＳ８０１で設定された撮影条件かつ遮光状態で撮像素子１０１を駆動させ、撮像素子１０１に暗時の画像信号を出力させる。遮光状態は、画素が遮光された状態である。
【００３６】
次に、ステップＳ８０３では、デジタル信号処理部１０４は、上記の暗時の画像信号から、ウェルコンタクト画素３０１の画素信号を抽出する。次に、ステップＳ８０４では、デジタル信号処理部１０４は、ウェルコンタクト画素３０１のアドレス毎の暗時画素信号を暗電流レベル（補正データ）として、記憶部１０５に記録する。
【００３７】
以上が、撮像装置の製造工程で行われるウェルコンタクト画素３０１の暗電流レベル取得処理である。なお、上記の暗電流レベル取得処理は、撮像装置の製造工程に限らず、例えば、撮像素子１０１の製造時の検査工程で実施してもよい。また、例えば、撮像装置出荷後に撮像素子１０１が遮光状態にある時、バックグラウンドで自動的に実行させてもよい。
【００３８】
次に、本実施形態の撮像装置による撮影処理の流れを説明する。本実施形態では、第１の実施形態の図５と同様にして、撮影処理が行われる。但し、本実施形態は、ステップＳ５０４のウェルコンタクト画素補正の処理方法が第１の実施形態とは異なる。以下、本実施形態におけるステップＳ５０４の処理方法を説明する。第１の実施形態では、補正が必要と判定された場合に、ウェルコンタクト画素３０１の画素信号を、画素毎に周辺の同色画素の平均値で補間する方法を説明した。本実施形態では、図５のステップＳ５０４では、図９のフローチャートに従って、処理を行う。
【００３９】
図９では、ウェルコンタクト領域３０８が配置されたウェルコンタクト画素３０１の信号を、記憶部１０７に記憶されている暗電流レベル（補正データ）を用いて補正処理を行う。なお、暗電流レベルを取得した条件は、３０℃環境下で、シャッタ速度が４秒、ＩＳＯ感度がＩＳＯ１２８００としていた。そのため、補正では、撮影の都度、撮像素子１０１の温度、シャッタ速度、ＩＳＯ感度に応じた係数を、暗電流レベルに掛けた値をオフセット補正値として用いる。
【００４０】
図９のステップＳ９０１では、制御部１０６は、撮影条件として、撮像素子１０１の温度、シャッタ速度、ＩＳＯ感度を取得する。次に、ステップＳ９０２では、デジタル信号処理部１０４は、複数のウェルコンタクト画素３０１毎に、記憶部１０５に記憶されている暗電流補正レベルに、撮影条件に応じた図１０（ａ）の係数Ａと図１０（ｂ）の係数Ｂを掛ける。これにより、注目するウェルコンタクト画素３０１毎の暗電流補正値を算出する。
【００４１】
図１０（ａ）及び（ｂ）は、暗電流レベルに、撮影条件に応じて掛け合わせる係数Ａ及びＢを示している。図１０（ａ）は、シャッタ速度とＩＳＯ感度によって決まる係数Ａを示すテーブルである。図１０（ｂ）は、撮像素子１０１の温度によって決まる係数Ｂを示すテーブルである。これらのテーブルは、撮像素子１０１の特性に応じて生成される。また、これらのテーブルは、記憶部１０５に予め記録しておくことができる。
【００４２】
ステップＳ９０３では、デジタル信号処理部１０４は、ウェルコンタクト画素３０１毎の画素信号から、各々のステップＳ９０２で得られたウェルコンタクト画素３０１毎の暗電流補正値をそれぞれ引き算することにより、画素信号を補正する。
【００４３】
以上説明したように、本実施形態は、第１の実施形態と同様に、画素部２０１の中にウェルコンタクト画素３０１を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、画像信号中の暗電流成分が増大する撮影条件では、ウェルコンタクト画素３０１の信号を補正することにより、ウェルコンタクト領域３０８の近傍に発生するノイズ電荷による画質劣化を低減させることができる。
【００４４】
本実施形態においても、補正対象とする画素はウェルコンタクト領域３０８が配置されているウェルコンタクト画素３０１としているが、注目する１つのウェルコンタクト画素３０１に隣接する複数の通常画素３１６，３１７にも、同様に補正処理を施してもよい。この場合、図８のステップＳ８０４で、ウェルコンタクト画素３０１と、ウェルコンタクト画素３０１に隣接する複数の通常画素３１６，３１７の各々のアドレス毎に、暗時画素信号レベルを暗電流レベルとして、記憶部１０５に記録する。そして、図９のステップＳ９０２で、上記の画素毎の暗電流レベルに、係数Ａと係数Ｂを掛けることで、暗電流補正値を算出できる。あるいは、この場合、図９のステップＳ９０２で、ウェルコンタクト画素３０１の暗電流補正値を基に、ウェルコンタクト領域３０８から通常画素３１６，３１７のフォトダイオード３０２までの距離に応じて、暗電流補正値を換算して算出してもよい。そして、第１の実施形態に対して、本実施形態は、オフセット補正によって画素信号を補正しているので、補正痕が画像に表れ難い点で有利となる。
【００４５】
（第３の実施形態）
本発明の第３の実施形態では、ＤＦＥ（信号処理部）１０３の水平ＯＢクランプ処理（水平オプティカルブラッククランプ処理）によって、ウェルコンタクト画素の暗電流電荷を補正する。図１１は、本実施形態における画素部２０１と撮像素子１０１の出力チャンネルとの関係を示す図である。本実施形態では、撮像素子１０１が４チャンネルで画像信号を出力する構成であり、ＤＦＥ１０３がチャンネル毎に、且つ偶数行と奇数行毎に、水平ＯＢクランプ処理をする場合の例を示す。図１１では、画素部２０１は、５行９列の画素を有するが、これに限定されない。第１のチャンネルは、第１列、第５列及び第９列の画素の信号を出力する。第２のチャンネルは、第２列及び第６列の画素の信号を出力する。第３のチャンネルは、第３列及び第７列の画素の信号を出力する。第４のチャンネルは、第４列及び第８列の画素の信号を出力する。
【００４６】
画素部２０１には、水平ＯＢクランプ処理される画素のグループに従って、ウェルコンタクト画素１１０１〜１１０４が離散配置されている。画素に付されたアルファベットＡ・Ｂ・Ｃ・Ｄ・Ｅ・Ｆ・Ｇ・Ｈは、ＤＦＥ１０３が水平ＯＢクランプ処理を行うグループを示している。ここでは、Ｆが付された各画素がウェルコンタクト画素１１０１〜１１０４であり、その他の画素が通常画素である。ウェルコンタクト画素１１０１〜１１０４は、図３のウェルコンタクト画素３０１と同じ構成を有し、ウェルコンタクト領域３０８を有する。通常画素は、ウェルコンタクト領域３０８を有しない。さらに、画素部２０１の開口部２０５とＯＢ部２０６には、同じ周期性パターンに従ってウェルコンタクト画素及び通常画素が配置されている。すなわち、ウェルコンタクト領域は、開口部２０５及びＯＢ部２０６において画素に対して周期的に設けられている。
【００４７】
水平ＯＢクランプ処理は、各行のＯＢ部２０６の画素の画素信号と黒レベル基準値との差が減少するように、チャンネル毎に、且つ偶数行と奇数行毎に、各行の開口部２０５の画素の画素信号に対してオフセット補正する。水平ＯＢクランプ処理によって、開口部２０５のウェルコンタクト画素の暗時基準レベルは、ＯＢ部２０６のウェルコンタクト画素を基に調整される。従って、本実施形態によれば、ウェルコンタクト画素の暗電流電荷に伴うノイズが低減され、良好な画質が得られる。
【００４８】
図１２は、本実施形態の撮像装置による撮影処理の流れを示すフローチャートである。ステップＳ１２０１では、制御部１０６は、撮影処理を開始するべきと判断すると、ＩＳＯ感度、シャッタ速度等のユーザによって設定された撮影条件を設定する。次に、ステップＳ１２０２では、制御部１０６は、タイミング発生回路１１０を介して、ステップＳ１２０１で設定された撮影条件で撮像素子１０１を駆動させ、撮像素子１０１に画像信号を出力させる。
【００４９】
次に、ステップＳ１２０３では、ＤＦＥ１０３は、上記の画像信号に対して、水平ＯＢクランプ処理を行う。水平ＯＢクランプ処理は、各行のＯＢ部２０６の画素の画像信号と黒レベル基準値との差が減少するように、チャンネル毎に、且つ偶数行と奇数行毎に、各行の開口部２０５の画素の画素信号に対してオフセット補正する。すなわち、ＤＦＥ（信号処理部）１０３は、ＯＢ部２０６の画素の信号を基準レベルとして、開口部２０５の画素に対して周期的に水平ＯＢクランプ処理を行う。
【００５０】
次に、ステップＳ１２０４では、デジタル信号処理部１０４は、撮像素子１０１の欠陥画素補正処理、ホワイトバランス処理、及び現像処理を行う。次に、ステップＳ１２０５では、制御部１０６は、現像された撮影画像を、表示部１０８に表示し、記録部１０９に記録して、撮影処理を終了する。
【００５１】
以上説明したように、本実施形態は、第１の実施形態と同様に、画素部２０１の中にウェルコンタクト画素を離散配置することにより、撮影画像のシェーディングを低減させることができる。さらに、開口部２０５とＯＢ部２０６に配置されているウェルコンタクト画素の周期に従って水平ＯＢクランプ処理を行うことにより、ウェルコンタクト領域の近傍に発生するノイズ電荷による画質劣化を低減させることができる。
【００５２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５３】
１０１  撮像素子、１０２  ＡＦＥ、１０３  ＤＦＥ、１０４  デジタル信号処理部、２０１  画素部、２０５  開口部、２０６  ＯＢ部、３０１  ウェルコンタクト画素、３０２  フォトダイオード、３０８  ウェルコンタクト領域、３１６〜３１８  通常画素
【図１】
2016167773.tif 000003
【図２】
2016167773.tif 000004
【図３】
2016167773.tif 000005
【図４】
2016167773.tif 000006
【図５】
2016167773.tif 000007
【図６】
2016167773.tif 000008
【図７】
2016167773.tif 000009
【図８】
2016167773.tif 000010
【図９】
2016167773.tif 000011
【図１０】
2016167773.tif 000012
【図１１】
2016167773.tif 000013
【図１２】
2016167773.tif 000014