(57)【要約】【課題】低照度下においても高解像度の撮像が可能な撮像装置を提供する。【解決手段】第１の層と、第２の層と、第３の層と、を有する撮像装置であって、第２の層は、第１の層と第３の層との間に設けられ、第１の層は、第１の電極、硫化アンチモン層、セレン層、酸化ガリウム層および第２の電極を有する光電変換素子を有し、第２の層は、酸化物半導体層を有するトランジスタを有し、第３の層は、シリコンを有するトランジスタを有する構成とする。【選択図】図１
2016219680.tif 000002
【特許請求の範囲】
【請求項１】
第１の層と、第２の層と、第３の層と、を有する撮像装置であって、
前記第２の層は、前記第１の層と前記第３の層との間に設けられ、
前記第１の層は、第１の電極、硫化アンチモン層、セレン層、酸化ガリウム層および第２の電極を有する光電変換素子を有し、
前記第２の層は、酸化物半導体層を有するトランジスタを有し、
前記第３の層は、シリコンを有するトランジスタを有していることを特徴とする撮像装置。
【請求項２】
請求項１において、
前記光電変換素子は、
前記第２の電極と、
前記硫化アンチモン層と、
セレンおよびヒ素を有する層と、
セレン層と、
セレン、ヒ素およびフッ化リチウムを有する層と、
前記酸化ガリウム層と、
前記第１の電極と、
が上記順序で積層されている構成を有することを特徴とする撮像装置。
【請求項３】
請求項１または２において、
前記酸化物半導体層は、Ｉｎと、Ｚｎと、Ｇａと、を有することを特徴とする撮像装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第２の層は、第１のトランジスタおよび第２のトランジスタを有し、
前記第３の層は、第３のトランジスタおよび第４のトランジスタを有し、
前記第１の電極は、前記第１のトランジスタのソース電極またはドレイン電極の一方と電気的に接続され、
前記第１の電極は、前記第２のトランジスタのソース電極またはドレイン電極の一方と電気的に接続され、
前記第１のトランジスタのソース電極またはドレイン電極の他方は、前記第３のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのソース電極またはドレイン電極の一方は、前記第４のトランジスタのソース電極またはドレイン電極の一方と電気的に接続されていることを特徴とする撮像装置。
【請求項５】
請求項４において、
前記第２の電極は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲート電極は、第２の配線と電気的に接続され、
前記第１の配線に供給される電位がＨＶＤＤであるとき、
前記第２の配線に供給される電位の最大値は、ＨＶＤＤよりも小さいことを特徴とする撮像装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記酸化物半導体層を有するトランジスタ、前記シリコンを有するトランジスタおよび前記光電変換素子は、画素回路を構成していることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、高感度、高解像度の撮像が可能な撮像装置に関する。
【背景技術】
【０００２】
基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が特許文献１および特許文献２参照に開示されている。
【０００３】
また、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路の一部に用い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回路に用いる構成の撮像装置が特許文献３に開示されている。
【０００４】
また、アバランシェ増倍現象を利用した撮像装置として、セレンを主体とする非晶質半導体層を光電変換素子として用いた撮像デバイスが特許文献４に開示されている。
【０００５】
また、ＣＭＯＳ回路上に結晶セレン薄膜を用いた光電変換素子を形成した撮像装置が非特許文献１で提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１１−１１９７１１号公報
【特許文献４】特開２０１３−３３６６４号公報
【非特許文献】
【０００７】
【非特許文献１】Ｓ．Ｉｍｕｒａ  ｅｔ  ａｌ．，  ”Ｈｉｇｈ  Ｓｅｎｓｉｔｉｖｉｔｙ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  Ｏｖｅｒｌａｉｄ  ｗｉｔｈ  Ｔｈｉｎ−Ｆｉｌｍ  Ｃｒｙｓｔａｌｌｉｎｅ−Ｓｅｌｅｎｉｕｍ−ｂａｓｅｄ  Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｐｈｏｔｏｄｉｏｄｅ，”  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ，ｐｐ．８８−９１，Ｄｅｃ．２０１４．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
イメージセンサを高解像度化するには、一画素あたりの面積を縮小する必要がある。画素面積の縮小は光電変換素子の受光部面積の縮小を伴うため、光感度が低下してしまう。特に低照度下での撮像においては、撮像データのＳ／Ｎ比が大幅に低下する場合がある。すなわち、従来の構成のイメージセンサでは、解像度と感度はトレードオフの関係にあるという課題がある。
【０００９】
上記課題に対しては、光感度の高いアバランシェ電荷増倍を利用した光電変換素子を用いることが解決策の一つとなる。しかしながら、アバランシェ電荷増倍には比較的高い電圧を要するため、画素回路には当該電圧に耐性を有するトランジスタが必要になるという別の課題が生じる。
【００１０】
したがって、本発明の一態様では、低照度下においても高解像度の撮像が可能な撮像装置を提供することを目的の一つとする。または、画素回路において光電変換素子にセレンを用い、トランジスタに酸化物半導体を用いた撮像装置を提供することを目的の一つとする。
【課題を解決するための手段】
【００１１】
本発明の一態様は、第１の層と、第２の層と、第３の層と、を有する撮像装置であって、第２の層は、第１の層と第３の層との間に設けられ、第１の層は、第１の電極、硫化アンチモン層、セレン層、酸化ガリウム層および第２の電極を有する光電変換素子を有し、第２の層は、酸化物半導体層を有するトランジスタを有し、第３の層は、シリコンを有するトランジスタを有していることを特徴とする撮像装置である。
【００１２】
上記光電変換素子は、第２の電極と、硫化アンチモン層と、セレンおよびヒ素を有する層と、セレン層と、セレン、ヒ素およびフッ化リチウムを有する層と、酸化ガリウム層と、第１の電極と、が上記順序で積層されている構成とすることができる。
【００１３】
また、酸化物半導体層は、Ｉｎと、Ｚｎと、Ｇａと、を有することが好ましい。
【００１４】
また、第２の層は、第１のトランジスタおよび第２のトランジスタを有し、第３の層は、第３のトランジスタおよび第４のトランジスタを有し、第１の電極は、第１のトランジスタのソース電極またはドレイン電極の一方と電気的に接続され、第１の電極は、第２のトランジスタのソース電極またはドレイン電極の一方と電気的に接続され、第１のトランジスタのソース電極またはドレイン電極の他方は、第３のトランジスタのゲート電極と電気的に接続され、第３のトランジスタのソース電極またはドレイン電極の一方は、第４のトランジスタのソース電極またはドレイン電極の一方と電気的に接続されている構成とすることができる。
【００１５】
また、上記構成において、第２の電極は、第１の配線と電気的に接続され、第１のトランジスタのゲート電極は、第２の配線と電気的に接続され、第１の配線に供給される電位がＨＶＤＤであるとき、第２の配線に供給される電位の最大値は、ＨＶＤＤよりも小さくすることが好ましい。
【００１６】
また、上記構成において、酸化物半導体層を有するトランジスタ、シリコンを有するトランジスタおよび光電変換素子は、画素回路を構成することができる。
【発明の効果】
【００１７】
本発明の一態様を用いることで、低照度下においても高解像度の撮像が可能な撮像装置を提供することができる。または、画素回路において光電変換素子にセレンを用い、トランジスタに酸化物半導体を用いた撮像装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】画素回路を説明する図。
【図２】ＯＳトランジスタのＩｄ−Ｖｇ特性を示す図。
【図３】ＯＳトランジスタの耐圧特性を示す図。
【図４】撮像の動作を説明するタイミングチャート。
【図５】撮像装置の構成を示す図。
【図６】光電変換素子の構成を示す図。
【図７】光電変換素子の電気特性を示す図。
【図８】撮像装置の上面写真。
【発明を実施するための形態】
【００１９】
図１は、本発明の一態様の撮像装置に用いることのできる画素の回路を説明する図である。当該画素回路は、トランジスタ５１と、トランジスタ５２と、トランジスタ５３と、トランジスタ５４と、光電変換素子６０を有する。
【００２０】
光電変換素子６０の一方の電極は、トランジスタ５１のソース電極またはドレイン電極の一方と電気的に接続される。また、光電変換素子６０の一方の電極は、トランジスタ５２のソース電極またはドレイン電極の一方と電気的に接続される。また、トランジスタ５１のソース電極またはドレイン電極の他方は、トランジスタ５３のゲート電極と電気的に接続される。また、トランジスタ５３のソース電極またはドレイン電極の一方は、トランジスタ５４のソース電極またはドレイン電極の一方と電気的に接続される。
【００２１】
光電変換素子６０の他方の電極は、配線７２（ＨＶＤＤ）と電気的に接続される。また、トランジスタ５１のゲート電極は、配線７５（ＴＸ）と電気的に接続される。また、トランジスタ５３のソース電極またはドレイン電極の他方は、配線７９（ＶＤＤ）に電気的に接続される。また、トランジスタ５２のゲート電極は、配線７６（ＲＳ）と電気的に接続される。また、トランジスタ５２のソース電極またはドレイン電極の他方は、配線７３（ＧＮＤ）と電気的に接続される。また、トランジスタ５４のソース電極またはドレイン電極の他方は、配線７１（ＯＵＴ）と電気的に接続される。また、トランジスタ５４のゲート電極は、配線７８（ＳＥ）に電気的に接続される。また、配線７２（ＨＶＤＤ）は、高電圧電源５６の一方の端子と電気的に接続され、高電圧電源５６の他方の端子は、配線７７（ＧＮＤ）と電気的に接続される。
【００２２】
ここで、配線７１（ＯＵＴ）は、画素から信号を出力する出力線としての機能を有することができる。また、配線７３（ＧＮＤ）、配線７７（ＧＮＤ）、配線７９（ＶＤＤ）は、電源線としての機能を有することができる。例えば、配線７３（ＧＮＤ）および配線７７（ＧＮＤ）は、低電位電源線、配線７９（ＶＤＤ）は高電位電源線として機能させることができる。また、配線７５（ＴＸ）、配線７６（ＲＳ）、配線７８（ＳＥ）は、各トランジスタのオンオフを制御する信号線として機能させることができる。
【００２３】
なお、配線７３（ＧＮＤ）および配線７７（ＧＮＤ）は、一つの配線として設けられていてもよい。また、当該二つの配線の電位はＧＮＤに限らず、配線７９（ＶＤＤ）に供給される電位よりも十分に低い電位であればよい。
【００２４】
光電変換素子６０は、高電圧である電位ＨＶＤＤが印加されることで光電特性を示す。なお、電位ＨＶＤＤは、配線７９（ＶＤＤ）に供給される電位ＶＤＤよりも大きい電位とする。また、光電変換素子６０には、低照度時の光検出感度を高めるためアバランシェ電荷増倍を生じる光電変換素子を用いることが好ましい。アバランシェ電荷増倍を生じさせるためには、比較的高い電圧（ＨＶＤＤ）が必要となる。したがって、高電圧電源５６はＨＶＤＤを供給することのできる機能を有し、光電変換素子６０の他方の電極には配線７２（ＨＶＤＤ）を介してＨＶＤＤが供給される。
【００２５】
トランジスタ５１は、光電変換素子６０の出力に応じて変化する電荷蓄積部（ＮＲ）の電位を電荷蓄積部（ＮＤ）に転送するための転送トランジスタとして機能させることができる。また、トランジスタ５２は、電荷蓄積部（ＮＲ）および電荷蓄積部（ＮＤ）の電位を初期化するリセットトランジスタとして機能させることができる。また、トランジスタ５３は、電荷蓄積部（ＮＤ）の電位に応じた信号を出力する増幅トランジスタとして機能させることができる。また、トランジスタ５４は、信号を読み出す画素を選択する選択トランジスタとして機能させることができる。
【００２６】
光電変換素子６０に高電圧を印加する場合、光電変換素子６０と接続されるトランジスタには高電圧に耐えられる高耐圧のトランジスタを用いる必要がある。当該高耐圧のトランジスタには、例えば、活性層に酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタ）などを用いることができる。具体的には、トランジスタ５１およびトランジスタ５２に酸化物半導体を用いたトランジスタを適用することが好ましい。
【００２７】
図２に、ＯＳトランジスタ（チャネル長Ｌ／チャネル幅Ｗ＝０．３５μｍ／０．８μｍ、ゲート絶縁膜（酸化シリコン膜）の換算膜厚２０ｎｍ（物理膜厚は３１ｎｍ））の静特性（ドレイン電圧（Ｖｄ）＝０．１Ｖ、３．３Ｖ）を示す。
【００２８】
なお、当該ＯＳトランジスタの活性層は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の酸化物ターゲットを用いてスパッタ法で形成したＩｎ−Ｇａ−Ｚｎ酸化物である。当該Ｉｎ−Ｇａ−Ｚｎ酸化物は、ｃ軸配向した複数の結晶部を有する酸化物半導体であり、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とも呼ばれる。ＣＡＡＣ−ＯＳは不純物濃度および欠陥準位密度が低い酸化物半導体であり、ＣＡＡＣ−ＯＳを用いたトランジスタは、信頼性に優れた電気特性を有する。
【００２９】
また、図３（Ａ）に当該トランジスタにおいて、ゲート電圧（Ｖｇ）＝０Ｖ、ソース電圧（Ｖｓ）＝０Ｖとしたときのドレイン降伏電圧特性を示す。また、図３（Ｂ）に当該トランジスタにおいて、Ｖｓ＝Ｖｄ＝０Ｖとしたときの正電圧におけるゲート降伏電圧特性を示す。また、図３（Ｃ）に当該トランジスタにおいて、Ｖｓ＝Ｖｄ＝０Ｖとしたときの負電圧におけるゲート降伏電圧特性を示す。図３（Ａ）乃至図３（Ｃ）に示すように、ＯＳトランジスタは高耐圧の電気特性を有することがわかる。
【００３０】
ＯＳトランジスタはワイドバンドギャップ（＞３．０ｅＶ）半導体のため、ドレイン耐圧はジャンクション耐圧ではなくゲート絶縁膜の膜厚に依存する。一方、ＯＳトランジスタでは短チャネル効果が生じにくいため、ゲート絶縁膜を厚くしてドレイン電圧耐性を向上させるとともにノーマリオフのトランジスタ特性が容易に得られる。光電変換素子のアバランシェ電荷増倍に必要な２０Ｖ超のバイアスに対しても耐性を有していることがわかる。なお、ＯＳトランジスタの故障モードは絶縁破壊である。
【００３１】
なお、本明細書において高耐圧のトランジスタとは、電気的に破壊することなく、所望の高電圧を印加することができる電気特性を有するトランジスタであることを意味する。例えば、高耐圧のトランジスタは、ソース電極およびドレイン電極をＧＮＤとして、破壊することなくゲート電極に所望の高電圧を印加することができる。または、ソース電極およびゲート電極をＧＮＤとして、破壊することなくドレイン電極に所望の高電圧を印加することができる。または、ソース電極をＧＮＤ、ゲート電極をＶＤＤとして、破壊することなくドレイン電極に所望の高電圧を印加することができる。
【００３２】
トランジスタ５１およびトランジスタ５２はスイッチング特性が優れていることが望まれるが、トランジスタ５３は増幅特性が優れていることが望まれるため、オン電流が高いトランジスタであることが好ましい。したがって、トランジスタ５３およびトランジスタ５４には、シリコンを活性層または活性領域に用いたトランジスタ（以下、Ｓｉトランジスタ）を適用することが好ましい。
【００３３】
なお、電荷蓄積部（ＮＲ）の電位は最大でＨＶＤＤになりうるが、トランジスタ５１にｎ−ｃｈ型のトランジスタを用いた場合には、電荷蓄積部（ＮＤ）の電位はトランジスタ５１のゲートに印加する最大の電位より大きくはならない。より正確には、当該電荷蓄積部（ＮＤ）の電位は、トランジスタ５１のゲートに印加する最大の電位からトランジスタ５１のしきい値電圧（Ｖｔｈ）だけ低い電位より大きくはならない。例えば、電荷蓄積部（ＮＲ）の電位がＨＶＤＤであっても、配線７５（ＴＸ）に印加される最大の電位がＶＤＤであるとき、電荷蓄積部（ＮＤ）の最大の電位はＶＤＤとなる。より正確には、当該電荷蓄積部（ＮＤ）の電位はＶＤＤ−Ｖｔｈとなる。なお、以降の説明において、トランジスタ５１のＶｔｈは小さい値であるとみなして、電荷蓄積部（ＮＤ）の電位に関して当該Ｖｔｈに関する記述は省略している。
【００３４】
つまり、トランジスタ５１がノーマリオフであれば、電位ＨＶＤＤより低い電圧である電位ＶＤＤが読み出し用の電源電圧になる。したがって、トランジスタ５３のゲートに高電圧が印加されることがないため、トランジスタ５３に薄いゲート絶縁膜を有し、比較的耐圧の高くないＳｉトランジスタを用いても問題は生じにくい。
【００３５】
トランジスタ５１乃至トランジスタ５４を上述した構成とすることで、低照度における光の検出感度が高く、ノイズの少ない信号を出力することのできる撮像装置を作製することができる。また、光の検出感度が高いため、光の取り込み時間を短くすることができ、撮像を高速に行うことができる。
【００３６】
次に、図４のタイミングチャートを用いて、画素の動作を説明する。なお、以下に説明する一例の動作においては、トランジスタ５２のゲート電極に接続された配線７６（ＲＳ）は、”Ｈ”としてＨＶＤＤ、”Ｌ”としてＧＮＤの電位が供給されるものとする。また、トランジスタ５１のゲート電極に接続された配線７５（ＴＸ）には、”Ｈ”としてＶＤＤ、”Ｌ”としてＧＮＤの電位が供給されるものとする。また、トランジスタ５３のソース電極に接続された配線７９（ＶＤＤ）には、ＶＤＤが供給されるものとする。なお、各配線に上記以外の電位を供給する形態とすることもできる。
【００３７】
まず、配線７６（ＲＳ）を”Ｈ”、配線７５（ＴＸ）を”Ｈ”とすることで、電荷蓄積部（ＮＲ）および電荷蓄積部（ＮＤ）の電位をリセット電位（ＧＮＤ）に設定する（リセット動作）。なお、リセット動作時に配線７６（ＲＳ）に”Ｈ”としてＶＤＤを供給してもよい。
【００３８】
次に、配線７６（ＲＳ）を”Ｌ”、配線７５（ＴＸ）を”Ｌ”とすることで、電荷蓄積部（ＮＲ）の電位が変化する（蓄積動作）。電荷蓄積部（ＮＲ）の電位は、光電変換素子６０に入射した光の強度に応じてＧＮＤから最大でＨＶＤＤまで変化する。
【００３９】
蓄積動作に続いて、配線７５（ＴＸ）を”Ｈ”とすることで、電荷蓄積部（ＮＲ）の電荷を電荷蓄積部（ＮＤ）に転送する（転送動作）。
【００４０】
蓄積動作において、光電変換素子６０に入射した光の強度に応じて電荷蓄積部（ＮＤ）の電位は変化するが、トランジスタ５１のゲートにはＶＤＤが供給されているため、電荷蓄積部（ＮＤ）の電位がＶＤＤに達するとトランジスタ５１はオフとなる。したがって、電荷蓄積部（ＮＤ）の電位は、リセット電位（ＧＮＤ）から最大でＶＤＤまで変化する。すなわち、トランジスタ５３のゲートには、最大でＶＤＤの電位が印加されることになる。
【００４１】
なお、図４では蓄積動作において、配線７５（ＴＸ）を”Ｌ”としているが、配線７５（ＴＸ）を”Ｈ”としてもよい。この場合、電荷蓄積部（ＮＲ）の電位変化に伴って電荷蓄積部（ＮＤ）の電位も変化するが、トランジスタ５１のゲートにはＶＤＤが供給されているため、電荷蓄積部（ＮＤ）の電位がＶＤＤに達するとトランジスタ５１はオフとなる。したがって、電荷蓄積部（ＮＤ）の電位は、リセット電位（ＧＮＤ）から最大でＶＤＤまで変化する。すなわち、この場合でもトランジスタ５３のゲートには、最大でＶＤＤの電位が印加されることになる。
【００４２】
なお、蓄積動作において配線７５（ＴＸ）を”Ｌ”とすることで、トランジスタ５１に起因するノイズの影響を低減することができる。一方、配線７５（ＴＸ）を”Ｈ”とすることで、トランジスタ５１のスイッチングに起因するノイズの影響を低減することができる。
【００４３】
転送動作に続いて、配線７６（ＲＳ）を”Ｌ”、配線７５（ＴＸ）を”Ｌ”、配線７８（ＳＥ）を”Ｈ”とすることで、電荷蓄積部（ＮＤ）の電位に応じた信号を配線７１（ＯＵＴ）出力することができる。すなわち、蓄積動作において光電変換素子６０に入射した光の強度に応じた出力信号を得ることができる。
【００４４】
上記動作において、各トランジスタの端子に印加される電圧の最大値は以下の通りである。トランジスタ５１のソースにはＨＶＤＤ、ゲートおよびドレインにはＶＤＤが印加されることがある。トランジスタ５２のゲートおよびドレインにはＨＶＤＤ、ソースにはＧＮＤが印加されることがある。トランジスタ５３のソース、ドレインおよびゲートにはＶＤＤが印加されることがある。トランジスタ５４のソース、ドレインおよびゲートにはＶＤＤが印加されることがある。したがって、トランジスタ５１およびトランジスタ５２には、高電圧ＨＶＤＤに耐え得る高耐圧が要求される。一方、トランジスタ５３およびトランジスタ５４は、ＶＤＤに耐え得る耐圧があれば十分である。
【００４５】
図５に、上述した画素回路を有する撮像装置の具体的な構成の一例を示す。当該撮像装置は、層３１、層３２および層３３を有し、それぞれが互いに重なる領域を有する構成とすることができる。
【００４６】
層３１は、光電変換素子６０を有し、画素電極に相当する電極３５、アバランシェ電荷増倍を生じさせるための材料を含む光電変換層３６、および共通電極に相当する電極３７を有する。図６に層３１の積層構成の一例を示す。
【００４７】
電極３５には、例えば、アルミニウム、チタン、タングステン、タンタル、モリブデンなどの低抵抗の金属層を用いることが好ましい。また、受光側に位置する電極３７には、可視光に対して透光性を有する導電層を用いることが好ましい。例えば、電極３７にはインジウム錫酸化物（ＩＴＯ）などを用いることができる。なお、電極３５にＩＴＯなどの透光性を有する導電層を用いることもできる。
【００４８】
光電変換層３６は多層とすることができ、例えば、硫化アンチモン層、ヒ素が添加されたセレン層、セレン化ヒ素層、セレン層、ヒ素およびフッ化リチウムが添加されたセレン層、酸化ガリウム層の積層とすることができる。なお、それぞれの膜厚は、例えば、７０ｎｍ、３０ｎｍ、６０ｎｍ、１．８５μｍ、６０ｎｍ、１０ｎｍとすることができる。
【００４９】
なお、光電変換層３６の基本構成は、硫化アンチモン層、セレン層、酸化ガリウム層とすることができ、その他の層はセレン層の一部とみなすことができる。したがって、ヒ素が添加されたセレン層、セレン化ヒ素層、ヒ素およびフッ化リチウムが添加されたセレン層のいずれか一つまたは全てが省かれた構成とすることもできる。
【００５０】
ここで、ヒ素は、セレン層に対して結晶化を抑制する効果を有する。また、フッ化リチウムは、セレン層と酸化ガリウム層との界面近傍の電界を緩和させる効果を有する。これらの効果により、光電変換層の物理的な欠陥を抑えることができ、スポット光照射などにより発生するハイライトキズと呼ばれる欠陥の発生を防止することができる。
【００５１】
また、硫化アンチモン層は、電極３５からセレン層への電子注入を阻止する電子ブロック層として機能する。また、酸化ガリウム層はセレン層との接合が形成されることで電極３７からセレン層への正孔注入を阻止する正孔ブロック層として機能する。これらの電子ブロック層および正孔ブロック層は暗電流を低下させる効果を有する。
【００５２】
なお、図６では、上記セレン層として非晶質セレン層を用いる例を示しているが、多結晶セレン層を用いてもよい。
【００５３】
図７（Ａ）乃至図７（Ｃ）に図６に示す構成で作製したサンプルの電気特性を示す。図７（Ａ）は、電極３５にモリブデンを用いたときの光電流特性である。また、図７（Ｂ）は、電極３５にタングステンを用いたときの光電流特性である。また、図７（Ｃ）は、電極３５にＩＴＯを用いたときの光電流特性である。
【００５４】
各サンプルは電極３５の違い（仕事関数、表面粗さなど）により僅かに異なる光電特性を有しているが、いずれのサンプルも低い暗電流を示していることがわかる。これは、正孔ブロック層（Ｇａ２Ｏ３）が有効に機能しているためであり、光電変換素子として有効に機能することを示唆している。
【００５５】
層３２は、ＯＳトランジスタ（トランジスタ５１、トランジスタ５２）を有する。ＯＳトランジスタは極めて低いオフ電流特性を有するため、撮像のダイナミックレンジを拡大することができる。図１に示す画素の回路構成では、光電変換素子６０に入射される光の強度が小さいときに電荷蓄積部（ＮＤ）の電位が小さくなる。ＯＳトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
【００５６】
また、トランジスタ５１およびトランジスタ５２の低いオフ電流特性によって、電荷蓄積部（ＮＤ）および電荷蓄積部（ＮＲ）で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。
【００５７】
層３３は、Ｓｉトランジスタを有する。当該Ｓｉトランジスタは、単結晶シリコン基板に活性領域を有する構成のほか、ガラス基板などの絶縁表面上に結晶系のシリコン活性層を有する構成とすることができる。
【００５８】
また、層３３に設けられるトランジスタは、画素回路を駆動する機能を有するＣＭＯＳ回路を構成することができる。また、画素回路の一部を構成するトランジスタ（トランジスタ５３、トランジスタ５４など）を層３３に設ける構成とすることもできる。
【００５９】
ＯＳトランジスタと電極３５（画素電極）は、ＯＳトランジスタ上に形成した層間絶縁膜のコンタクトホールを介して接続する。図８に電極３５にＩＴＯを用いた撮像装置の上面写真を示す。
【００６０】
以上のような構成とすることで、低照度下においても高解像度の撮像が可能な撮像装置を提供することができる。また、画素回路において、光電変換素子にセレンを用い、トランジスタに酸化物半導体を用いた撮像装置を提供することができる。
【符号の説明】
【００６１】
３１    層
３２    層
３３    層
３５    電極
３６    光電変換層
３７    電極
５１    トランジスタ
５２    トランジスタ
５３    トランジスタ
５４    トランジスタ
５６    高電圧電源
６０    光電変換素子
７１    配線
７２    配線
７３    配線
７５    配線
７６    配線
７７    配線
７８    配線
７９    配線
【図１】
2016219680.tif 000003
【図２】
2016219680.tif 000004
【図３】
2016219680.tif 000005
【図４】
2016219680.tif 000006
【図５】
2016219680.tif 000007
【図６】
2016219680.tif 000008
【図７】
2016219680.tif 000009
【図８】
2016219680.tif 000010