(57)【特許請求の範囲】
【請求項１】
回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報を入力する入力部とを有してなる会話型回路設計装置において、
設計対象回路についての論理設計を行なう論理設計手段と、
該論理設計手段による論理設計結果に基づいて、該設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計手段と、
該レイアウト設計手段による設計結果に従う該設計対象回路上の各パス毎に、ディレイ計算に基づくスピード解析を行なうスピード解析手段とを同一システム内にそなえ、
所定の信号を分配されるべき複数の論理構成要素が該レイアウト設計手段により実装的に配置された段階で、該複数の論理構成要素を、当該信号を分配するための信号分配回路の最終段仮定位置毎にグループ分けするグルーピング部を該レイアウト設計手段の一部としてそなえ、
前記最終段仮定位置と該グルーピング部によりグループ分けされた複数の論理構成要素グループとに基づいて、信号源から各論理構成要素までの信号分配回路を発生し論理回路として付加する論理回路付加部と、
診断を受けるべき複数の論理構成要素が該レイアウト設計手段により実装的に配置された段階で、該複数の論理構成要素の配置結果に基づいて、該複数の論理構成要素を診断するための診断容易化回路の構成情報を決定する構成情報決定部とを該論理設計手段の一部としてそなえ、
該レイアウト設計手段が、該論理回路付加部により付加された該信号分配回路としての論理回路に基づいて、該信号分配回路の実装的な配置を決定し、
該レイアウト設計手段が、該構成情報決定部により決定された該診断容易化回路の構成情報に基づいて、該診断容易化回路の実装的な配置を行ない、
該レイアウト設計手段による各論理構成要素の実装的な配置処理直後に、当該実装的な配置に応じた各論理構成要素間の仮想配線長に基づいて該スピード解析手段によるスピード解析を実行し、当該スピード解析の結果に応じて、該レイアウト設計手段により各論理構成要素の実装的な配置の変更を行ない、
該レイアウト設計手段による各論理構成要素間の配線処理直後に、当該配線による実配線長に基づいて該スピード解析手段によるスピード解析を実行し、当該スピード解析の結果に応じて、該レイアウト設計手段により各論理構成要素間の配線の変更を行なうとともに、
該レイアウト設計手段による各論理構成要素間の配線処理時に、現時点で該レイアウト設計手段により決定済みの配置および配線に従う該設計対象回路上の配線寄生容量をコード化する配線寄生容量コード化部と、
該配線寄生容量コード化部によりコード化されたコード情報を、該表示部上の該設計対象回路の配置マップ上に重ねて表示する配線寄生容量コード表示制御部とをさらにそなえ、
該配線寄生容量コード表示制御部によって該配置マップ上に表示される該コード情報として、当該コード情報の表示位置が他の配線と隣接する位置であることを示すコード情報と、当該コード情報の表示位置が他層の配線と交差する位置であることを示すコード情報と、当該コード情報の表示位置が他の配線と隣接するとともに他層の配線と交差する位置であることを示すコード情報と、当該コード情報の表示位置が他の配線の影響は受けない位置であることを示すコード情報とが含まれていることを
特徴とする、会話型回路設計装置。
【発明の詳細な説明】
【０００１】
（目次）
産業上の利用分野
従来の技術（図３０）
発明が解決しようとする課題
課題を解決するための手段（図１）
作用（図１）
実施例
（ａ）本実施例の装置構成の説明（図２〜図６）
（ｂ）本実施例の装置の全体的な動作の流れの説明（図７，図８）
（ｃ）信号分配回路及び診断容易化回路の付加手法の説明（図９〜図１３）
（ｄ）配置評価手法及びその評価結果の表示法の説明（図１４〜図１６）
（ｅ）セル配置手法及びセル配置時の表示状態の説明（図１７〜図２６）
（ｆ）スピード解析時の表示状態の説明（図２７，図２８）
（ｇ）配線寄生容量コード化手法及びコード化結果の表示状態の説明（図２９）発明の効果
【０００２】
【産業上の利用分野】
本発明は、論理設計，レイアウト設計およびスピード解析を行なってＬＳＩやプリント基板等の回路を設計するための会話型回路設計装置に関する。
【０００３】
【従来の技術】
一般に、ＬＳＩやプリント基板等の回路を設計する際には、論理設計，レイアウト設計（実装設計）およびスピード解析を行なっている。
つまり、図３０に示すように、まず、設計対象回路に対して要求される機能を実現するための論理設計（ステップＡ１）を行なってから、その論理設計結果に基づいて、論理構成要素としてのフリップフロップ等のセルの実装的（物理的）な配置や各セル間の配線を決定するレイアウト設計（ステップＡ２）を行なう。
【０００４】
そして、レイアウト設計後に、その設計結果として得られた各パス毎に、ディレイ計算に基づくスピード解析（ステップＡ３）を行ない、その解析の結果得られたディレイの大小をフィードバックし、各パスのディレイを改善すべくステップＡ１もしくはＡ２に戻って論理設計，レイアウト設計を行ない、トライアンドエラー方式で、各パスが最適なディレイになるまでステップＡ１〜Ａ３を繰り返し実行している。
【０００５】
各ステップにおける論理設計，レイアウト設計およびスピード解析を行なうシステム（ソフトウエア）は、従来、それぞれ会話型論理設計システム，会話型レイアウト設計システム，会話型スピード解析システムとして別々に存在しており、互いに連係をとって処理を行なうシステム構成にはなっていない。このため、従来技術では、図３０により前述したように、フィードバックを伴う逐次的な処理により、回路設計が行なわれている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の回路設計手法では、論理設計，レイアウト設計およびスピード解析がそれぞれ別個のシステム（ソフトウエア）により行なわれ相互に連係をとることができないため、各処理を逐次的に繰り返し行なう必要があり、ターンアラウンドタイムが長くなって、ＬＳＩやプリント板等の回路を高速に設計・開発することができないという課題があった。
【０００７】
特に、従来、論理設計とレイアウト設計とが独立して実行されているため、レイアウト設計結果に応じて論理回路構成が変化するクロック分配回路，診断容易化回路（テスト系回路，スキャンチェック用回路），リセット分配回路やその他の回路部分についての論理設計と、これらの回路を付加される側の回路のレイアウト設計とを同時に進めることは困難であり、このような点も回路設計の高速化を妨げる要因になっていた。
【０００８】
本発明は、このような課題に鑑み創案されたもので、論理設計，レイアウト設計，スピード解析の相互間で連係をとって処理を行なえるようにして、ＬＳＩやプリント板等の回路設計の高速化を可能にした会話型回路設計装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
図１は本発明の原理ブロック図で、この図１において、１は本発明の会話型回路設計装置本体で、この装置本体１には、回路設計を会話形式で行なうべく、回路設計過程を表示する表示部２と、この表示部２上の表示データに対する応答情報を入力する入力部３とが付設されている。
【００１０】
また、装置本体１（同一システム内）には、論理設計手段４，レイアウト設計手段５およびスピード解析手段６がそなえられている。
ここで、論理設計手段４は、設計対象回路についての論理設計を行なうものであり、レイアウト設計手段５は、論理設計手段４による論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうものであり、スピード解析手段６は、レイアウト設計手段５による設計結果に従う設計対象回路上の各パス毎に、ディレイ計算に基づくスピード解析を行なうものである。
【００１１】
そして、本発明では、所定の信号を分配されるべき複数の論理構成要素がレイアウト設計手段５により実装的に配置された段階で、複数の論理構成要素を、当該信号を分配するための信号分配回路の最終段仮定位置毎にグループ分けするグルーピング部をレイアウト設計手段５の一部としてそなえ、前記最終段仮定位置とグルーピング部によりグループ分けされた複数の論理構成要素グループとに基づいて信号源から各論理構成要素までの信号分配回路を発生し論理回路として付加する論理回路付加部と、診断を受けるべき複数の論理構成要素がレイアウト設計手段５により実装的に配置された段階で複数の論理構成要素の配置結果に基づいて複数の論理構成要素を診断するための診断容易化回路の構成情報を決定する構成情報決定部とを論理設計手段４の一部としてそなえ、レイアウト設計手段５が、論理回路付加部により付加された信号分配回路としての論理回路に基づいて、信号分配回路の実装的な配置を決定し、レイアウト設計手段５が、構成情報決定部により決定された診断容易化回路の構成情報に基づいて、診断容易化回路の実装的な配置を行ない、レイアウト設計手段５による各論理構成要素の実装的な配置処理直後に、当該実装的な配置に応じた各論理構成要素間の仮想配線長に基づいてスピード解析手段６によるスピード解析を実行し、当該スピード解析の結果に応じて、レイアウト設計手段５により各論理構成要素の実装的な配置の変更を行ない、レイアウト設計手段５による各論理構成要素間の配線処理直後に、当該配線による実配線長に基づいてスピード解析手段６によるスピード解析を実行し、当該スピード解析の結果に応じて、レイアウト設計手段５により各論理構成要素間の配線の変更を行なうとともに、レイアウト設計手段５による各論理構成要素間の配線処理時に、現時点でレイアウト設計手段５により決定済みの配置および配線に従う設計対象回路上の配線寄生容量をコード化する配線寄生容量コード化部と、この配線寄生容量コード化部によりコード化されたコード情報を、表示部上の設計対象回路の配置マップ上に重ねて表示する配線寄生容量コード表示制御部とをさらにそなえ、この配線寄生容量コード表示制御部によって配置マップ上に表示されるコード情報として、当該コード情報の表示位置が他の配線と隣接する位置であることを示すコード情報と、当該コード情報の表示位置が他層の配線と交差する位置であることを示すコード情報と、当該コード情報の表示位置が他の配線と隣接するとともに他層の配線と交差する位置であることを示すコード情報と、当該コード情報の表示位置が他の配線の影響は受けない位置であることを示すコード情報とが含まれている。
【００１２】
このとき、前記最終段仮定位置とグルーピング部によりグループ分けされた複数の論理構成要素グループとを表示部２に表示してもよいし、前記最終段仮定位置から各論理構成要素までの予想配線長を表示部２に表示してもよい。
そして、表示部２の表示に応じて入力部３から入力されるグループ分けの変更要求を受け付け、グルーピング部に対して当該変更を要求するグルーピング変更受付部や、表示部２の表示に応じて入力部３から入力される前記最終段仮定位置の変更要求を受け付け、当該変更を要求する信号分配回路最終段配置変更受付部や、表示部２の表示に応じて入力部３から入力される論理構成要素の配置位置の変更要求を受け付け、レイアウト設計手段５に対して当該変更を要求する論理構成要素配置変更受付部をそなえてもよい。
【００１３】
また、論理回路付加部により付加された信号分配回路を表示部２に表示し、表示部２の表示に応じて入力部３から入力される信号分配回路の変更要求を受け付け、論理回路付加部に対して当該変更を要求する付加回路変更受付部をそなえてもよい。
さらに、信号分配回路により各論理構成要素に分配される前記所定の信号は、クロック信号であってもよいし、リセット信号であってもよい。
【００１５】
このとき、構成情報決定部により決定された診断容易化回路の構成情報を、表示部２に表示し、表示部２の表示に応じて入力部３から入力される前記構成情報の変更要求を受け付け、構成情報決定部に対して当該変更を要求する構成情報変更受付部をそなえてもよい。
なお、診断容易化回路がスキャンチェーン方式のものである場合には、構成情報決定部が、スキャンチェーンを構成するための前記構成情報として、複数の論理構成要素の接続順序を決定するほか、診断容易化回路がアドレススキャン方式のものである場合には、構成情報決定部が、前記構成情報として、各論理構成要素をスキャンするためのアドレスを決定する。
【００１６】
ところで、レイアウト設計手段５により各論理構成要素の実装的な配置を決定した段階で各論理構成要素間に仮想的な配線を行なう仮配線作成部と、この仮配線作成部による仮想的な配線結果に基づいて設計対象回路上での配線の混雑度を算出する混雑度計算部とをそなえ、この混雑度計算部により算出された混雑度を表示部２に表示するように構成することもできる。
【００１７】
このとき、混雑度計算部が、設計対象回路を格子状の多数の領域に分割し、設計対象回路の配線層毎に、各格子内での使用可能チャネル数に対する、仮配線作成部による仮想的な配線結果に基づく予想使用チャネル数の割合を前記混雑度として算出してもよいし、混雑度計算部が、設計対象回路の配線層毎に、各配線層の主配線方向座標についての空きチャネル数を前記混雑度として算出してもよい。
【００１８】
そして、表示部２の表示に応じて入力部３から入力される各論理構成要素の実装的な配置の変更要求を受け付け、レイアウト設計手段５に対して当該変更を要求する論理構成要素配置変更受付部をそなえてもよいし、レイアウト設計手段５により各論理構成要素間の実装的な配線を決定した段階で、混雑度計算部が、前記実装的な配線の結果に基づいて前記混雑度を算出し、算出された混雑度を表示部２に表示するように構成してもよい。
【００１９】
また、レイアウト設計手段５により各論理構成要素の実装的な配置を決定する際に、入力部３からの指示により各論理構成要素を配置される設計対象回路の配置マップと、この配置マップ上に配置すべき論理構成要素の論理構成要素一覧リストとを表示部２に表示するように構成することもできる。
この場合、入力部３からの指示により論理構成要素一覧リスト上で選択した論理構成要素を配置マップ上に配置する論理構成要素配置部や、入力部３からの指示により論理構成要素一覧リスト上もしくは配置マップ上で選択した論理構成要素を配置マップ上から削除する論理構成要素削除部や、入力部３からの指示により論理構成要素一覧リスト上もしくは配置マップ上で選択した論理構成要素を配置マップ上の他の位置に移動する論理構成要素移動部をそなえてもよい。
【００２０】
また、入力部３からの指示により論理構成要素一覧リスト上もしくは配置マップ上で選択した論理構成要素についての個体情報や接続情報を検索して表示部上に表示させる情報検索部をそなえてもよい。
このとき、前記接続情報として、選択された論理構成要素と当該論理構成要素に接続される全ての論理構成要素との間の接続情報リストを表示し、前記接続情報リストが、選択された論理構成要素と当該論理構成要素に接続される全ての論理構成要素との間の論理長を含むように構成してもよい。
【００２１】
そして、その論理長が予め定められた規定に反する場合には、規定に反する論理長を含む接続情報の部分の表示状態を、接続情報リスト上で視覚的に識別可能な状態に切り換えることもできる。
さらに、複数の論理構成要素を同一配置形状で配置するための基本配置パターンをカタログとして記憶し、入力部３からの指示により基本配置パターンを配置マップ上に繰り返し配置するカタログ配置部をそなえてもよい。この場合、論理構成要素配置部により複数の論理構成要素を配置マップ上に配置すると同時に、これらの論理構成要素を基本配置パターンとして記憶してもよいし、入力部３からの指示により配置マップ上で選択した既に配置済みの複数の論理構成要素を、基本配置パターンとして記憶してもよい。
【００２２】
なお、レイアウト設計手段５による各論理構成要素の実装的な配置の実行中に、当該配置データをテキスト形式で外部ファイルに書き込む外部ファイル書込部をそなえてもよい。
【００２３】
また、スピード解析手段６によるスピード解析の実行時に入力部３からの指示により指定した論理構成要素のピンに接続される配線パスを当該ピンからトレースするパストレース部と、このパストレース部によりトレースされた配線パスのディレイ計算結果をパスディレイリストとして表示部２に表示するパスディレイ表示制御部とをそなえてもよい。
【００２４】
このとき、入力部３からの指示によりパスディレイリスト上で指定した配線パスについて、当該配線パスのルートと当該配線パス上の各ピンにおけるディレイおよび波形とを、ルートマップとして表示部２に表示するルートマップ表示制御部をそなえ、入力部３からの指示によりルートマップ上で指定したゲートもしくはネットの実装的な配置状態および配線状態を、表示部２上で強調的に表示する実装データ表示制御部をそなえてもよい。
【００２６】
【作用】
図１により上述の本発明の会話型回路設計装置では、論理設計手段４，レイアウト設計手段５およびスピード解析手段６がそれぞれの処理を実行している際、随時、他の手段による処理に移行してその処理を実行することが可能になる。
【００２７】
ここで、所定の信号（クロック信号，リセット信号）を分配されるべき複数の論理構成要素がレイアウト設計手段５により実装的に配置されると、その複数の論理構成要素が、グルーピング部により、信号分配回路の最終段仮定位置毎にグループ分けされる。この後、信号源から各論理構成要素までの信号分配回路が、論理回路付加部により、前記最終段仮定位置とグループ分けされた複数の論理構成要素グループとに基づいて発生され、論理回路として付加されてから、レイアウト設計手段５により、論理回路付加部により付加された信号分配回路としての論理回路に基づいて、当該信号分配回路を成す各論理構成要素の実装的な配置が決定される。このようにして論理設計手段４（論理回路付加部）とレイアウト設計手段５とにより、クロック信号，リセット信号，その他の信号を分配するための信号分配回路の実装的な配置を、短時間で決定することができる。
また、診断を受けるべき複数の論理構成要素がレイアウト設計手段５により実装的に配置されると、構成情報決定部により、複数の論理構成要素の配置結果に基づいて、診断容易化回路の構成情報（スキャンチェーン方式では論理構成要素の接続順序，アドレススキャン方式では各論理構成要素のスキャンアドレス）が決定される。そして、その構成情報に基づいて、レイアウト設計手段５により診断容易化回路の配置，配線が行なわれる。このようにして論理設計手段４（構成情報決定部）とレイアウト設計手段５とにより、診断容易化回路の実装的な配置を、短時間で決定することができる。
さらに、レイアウト設計手段５による実装的な配置処理直後に、当該実装的な配置に応じた各論理構成要素間の仮想配線長に基づいてスピード解析手段６によりスピード解析が実行され、そのスピード解析結果に応じて、レイアウト設計手段５により実装的な配置の変更を行なうことができる。同様に、レイアウト設計手段５による配線処理直後に、当該配線による実配線長に基づいてスピード解析手段６によりスピード解析が実行され、そのスピード解析結果に応じて、レイアウト設計手段５により配線の変更を行なうことができる。このようにレイアウト設計手段５とスピード解析手段６とにより、実装的な配置や配線を行なった後、直ちにその評価をスピード解析によって行なうことができる。
またさらに、配線寄生容量コード化部により、レイアウト設計手段５による配線処理中の各時点で設計対象回路上の配線寄生容量がコード化され、そのコード情報が、配線寄生容量コード表示制御部により、表示部２上の設計対象回路の配置マップ上に重ねて表示されるので、設計者は、配線処理時に、配置マップ上に重畳表示された配線寄生容量についてのコード情報を参照して配線寄生容量を意識しながら、レイアウト設計手段５による配線処理を実行することができる。
【００２８】
このとき、前記最終段仮定位置とグループ分けされた複数の論理構成要素グループや、前記最終段仮定位置から各論理構成要素までの予想配線長や、論理回路付加部により付加された信号分配回路を表示部２に表示することにより、設計者は、表示部２上の表示データを参照して設計状況を把握することができる。
【００２９】
そして、表示部２上の表示データを参照した設計者は、入力部３から各種要求を行なうことができる。
グループ分けの変更要求を行なった場合には、グルーピング変更受付部により、その変更要求が受け付けられ、グルーピング部に対して当該変更が要求され、グループ分けを変更することができる。
【００３０】
前記最終段仮定位置の変更要求を行なった場合には、信号分配回路最終段配置変更受付部により、その変更要求が受け付けられ、前記最終段仮定位置を変更することができる。
論理構成要素の配置位置の変更要求を行なった場合には、論理構成要素配置変更受付部により、その変更要求が受け付けられ、レイアウト設計手段５に対して当該変更が要求され、論理構成要素の配置位置を変更することができる。
【００３１】
信号分配回路の変更要求を行なった場合には、付加回路変更受付部により、その変更要求が受け付けられ、論理回路付加部に対して当該変更が要求され、信号分配回路を変更することができる。
【００３２】
このとき、診断容易化回路の構成情報を表示部２に表示することにより、設計者は、表示部２上の表示データを参照して設計状況を把握することができる。
また、表示部２上の表示データを参照した設計者が、入力部３から構成情報の変更要求を行なった場合、構成情報変更受付部により、その変更要求が受け付けられ、構成情報決定部に対して当該変更が要求され、構成情報を変更することができる。
【００３３】
ところで、レイアウト設計手段５により各論理構成要素の実装的な配置を決定した段階で、仮配線作成部により各論理構成要素間に仮想的な配線を行ない、その仮想的な配線結果に基づいて、混雑度計算部により設計対象回路上での配線の混雑度を算出し、算出した混雑度を表示部２に表示することにより、設計者は、表示部２の混雑度を参照して、レイアウト設計手段５による実装的な配置が理想的なものであるか否かを判断したり、以後に行なわれる配線の成功率を見積もったりすることができる。
【００３４】
このとき、混雑度は、設計対象回路の配線層毎に、設計対象回路上の各格子内での使用可能チャネル数に対する予想使用チャネル数の割合として算出することができるほか、設計対象回路の配線層毎に、空きチャネル数として算出することもできる。
そして、表示部２上の混雑度を参照した設計者が、入力部３から各論理構成要素の実装的な配置の変更要求を行なった場合、論理構成要素配置変更受付部により、その変更要求が受け付けられ、レイアウト設計手段５に対して当該変更が要求され、混雑度に応じて論理構成要素の配置を変更することができる。
【００３５】
さらに、レイアウト設計手段５により各論理構成要素間の実装的な配線を決定した段階で、混雑度計算部によりその実装的な配線の結果に基づいて算出した混雑度を表示部２に表示することにより、設計者は、表示部２の混雑度を参照して、レイアウト設計手段５による実装的な配線が理想的なものであるか否かを判断することができる。
【００３６】
また、レイアウト設計手段５により各論理構成要素の実装的な配置を決定する際に、入力部３からの指示により各論理構成要素を配置される設計対象回路の配置マップと、この配置マップ上に配置すべき論理構成要素の論理構成要素一覧リストとを表示部２に表示することにより、設計者は、論理構成要素一覧リストにおける配置対象の論理構成要素を確認・把握しながら、配置マップ上への論理構成要素の配置を行なうことができる。
【００３７】
この場合、入力部３から指示して論理構成要素一覧リスト上で選択した論理構成要素を、論理構成要素配置部により配置マップ上に配置でき、入力部３からの指示して論理構成要素一覧リスト上もしくは配置マップ上で選択した論理構成要素を、論理構成要素削除部により配置マップ上から削除できるほか、入力部３から指示して論理構成要素一覧リスト上もしくは配置マップ上で選択した論理構成要素を、論理構成要素移動部により配置マップ上の他の位置に移動できる。従って、設計者は、表示部２における配置マップおよび論理構成要素一覧リストを参照して入力部３を操作することにより、表示部２の配置マップ上で、論理構成要素の実装的な配置のほか、一旦配置した論理構成要素の削除や移動を行なうことができる。
【００３８】
また、入力部３から指示して論理構成要素一覧リスト上もしくは配置マップ上で選択した論理構成要素について、情報検索部によりその個体情報や接続情報を検索して配置マップ上に表示することにより、設計者は、選択した論理構成要素についての情報を表示部上で確認することができる。
このとき、論理構成要素の接続情報として、選択された論理構成要素と当該論理構成要素に接続される全ての論理構成要素との間の接続情報リストを表示することができ、その接続情報リストに、選択された論理構成要素と当該論理構成要素に接続される全ての論理構成要素との間の論理長を含ませる。
【００３９】
これにより、設計者は、選択論理構成要素についての接続情報リストやそのリスト中の論理長を表示部２上で参照して確認しながら、表示部２の配置マップ上で論理構成要素の実装的な配置を行なうことができる。
そして、予め定められた規定に反する論理長を含む接続情報の部分の表示状態を、接続情報リスト上で視覚的に識別可能な状態に切り換えることにより、設計者は、表示部２上でその接続情報の部分を直ちに確認することができる。
【００４０】
さらに、入力部３から指示して、カタログ配置部により、基本配置パターンを配置マップ上に繰り返し配置することで、複数の論理構成要素を同一配置形状で複数箇所に配置する必要がある場合に、設計者は、複数の論理構成要素を一々配置することなく、複数の論理構成要素を一つの基本配置パターンとして配置を指示することができる。
【００４１】
このとき、論理構成要素を論理構成要素配置部により配置マップ上に配置すると同時に、その論理構成要素を基本配置パターンとして記憶させることができるほか、配置マップ上に既に配置済みの複数の論理構成要素を入力部３からの指示により任意に選択して、基本配置パターンとして記憶させることもできる。
【００４２】
なお、レイアウト設計手段５による実装的な配置の実行中に、外部ファイル書込部により、当該配置データをテキスト形式で外部ファイルに書き込むことで、配置データを外部ファイルに保存したり退避させたりすることができる。
【００４４】
さらに、スピード解析手段６によるスピード解析の実行時に、パストレース部により、入力部３からの指示により指定した論理構成要素のピンに接続される配線パスを当該ピンからトレースし、トレースされた配線パスのディレイ計算結果を、パスディレイ表示制御部により、パスディレイリストとして表示部２に表示することで、設計者は、入力部３を操作して論理構成要素のピンを指定するだけで、表示部２上でその指定ピンについての配線パスのディレイ計算結果を参照・確認することができる。
【００４５】
このとき、設計者は、入力部３を操作してパスディレイリスト上の配線パスを指定することで、当該配線パスについてのルートマップを、ルートマップ表示制御部により表示部２に表示できるので、そのルートマップを参照して、当該配線パスのルートのほか、当該配線パス上の各ピンにおけるディレイおよび波形を参照・確認することができる。
【００４６】
さらに、設計者は、入力部３を操作してルートマップ上でゲートもしくはネットを指定することで、そのゲートやネットの実装的な配置状態および配線状態を、実装データ表示制御部により表示部２上で強調的に表示できるので、指定したゲートやネットについての実装データを把握できる。
【００４７】
【実施例】
以下、図面を参照して本発明の実施例を説明する。
（ａ）本実施例の装置構成の説明
図２は本発明の一実施例としての会話型回路設計装置を示すブロック図で、この図２において、１０は論理回路情報，レイアウト情報など一切の情報を格納するデータベース（ＤＢ）、１１は後述する各種回路設計過程を表示する表示部、１２はこの表示部１１上における表示状態を制御する表示制御部、１３は表示部１１上の表示データを参照し設計者がその表示データに対する応答情報を入力するキーボード，マウス等の入力部である。
【００４８】
１４は設計対象回路についての論理設計を行なう論理設計部、１５はレイアウト設計部で、このレイアウト設計部１５は、論理設計部１４による論理設計結果に基づいて、該設計対象回路を成す各論理構成要素〔本実施例ではフリップフロップ等のセル〕の実装的な配置を行なった後、各セル間の配線を行なうものである。
【００４９】
また、１６はスピード解析部で、このスピード解析部１６は、図４にて後述するごとく構成され、レイアウト設計部１５による設計結果に従う設計対象回路上の各パス毎に、ディレイ計算に基づくスピード解析を行なうものである。
そして、本実施例では、これらの論理設計部１４，レイアウト設計部１５およびスピード解析部１６が、同一のシステム（装置）内にそなえられ、随時、相互に連係可能に接続されている。
【００５０】
１７は配線率評価部で、この配線率評価部１７は、図５にて後述するごとく構成され、レイアウト設計部１５による配置処理後や配線処理後に、セルの配置結果や実際の配線結果を評価して、その評価結果を表示部１１上に表示するものである。
１８は外部ファイル書込部で、この外部ファイル書込部１８は、レイアウト設計部１５による各セルの実装的な配置の実行中に、入力部１３からの指示に応じて、随時、今まで配置されたセルの配置データをデータベース１０とは別の外部ファイル１８Ａにテキスト形式で外部ファイル１８Ａに書き込むものである。
【００５１】
１９は配線寄生容量マップ表示制御部で、この配線寄生容量マップ表示制御部１９は、図６にて後述するごとく構成され、高速な信号伝達を要求される信号線の配線設計を行なう際に、信号遅延の大きな要因である、電源配線に起因する配線寄生容量をコード化し、図２９にて後述するごとく文字または図形として配線設計用の対話画面（表示部１１の配置マップ）上に重ねて表示させるためのものである。
【００５２】
２０は製造データ作成部で、この製造データ作成部２０は、上述した表示部１１，入力部１２，論理設計部１４，レイアウト設計部１５，スピード解析部１６等を用い設計者との間で会話的にやり取りを行なって設計された最終的な設計データに基づき、ＬＳＩやプリント基板等の回路を実際に製造するための製造データを作成するためのものである。
【００５３】
ところで、論理設計部１４は、論理回路作成部２１，論理回路付加部２２，構成情報決定部２３，論理回路変更受付部２４，付加回路変更受付部２５および構成情報変更受付部２６を有して構成されている。
ここで、論理回路作成部２１は、設計対象回路について、クロック分配回路，リセット分配回路，診断容易化回路（テスト系回路，スキャンチェック用回路）等のレイアウト設計後に付加される論理回路を除いた部分の論理回路を自動的に作成するものである。
【００５４】
論理回路付加部２２は、後述するグルーピング部２９によるグループ分け結果に基づいて、クロック信号，リセット信号等の信号源（ドライバ）から各セル（フリップフロップ等）までのクロック分配回路，リセット分配回路を自動的に発生し論理回路として付加するものである。
構成情報決定部２３は、診断を受けるべきフリップフロップ等のセルがレイアウト設計部１５により実装的に配置された段階で、その配置結果に基づいて、各セルを診断するための診断容易化回路の構成情報（スキャンチェーン方式ではフリップフロップの接続順序，アドレススキャン方式では各セルのスキャンアドレス）を部分的にもしくは全面的に自動決定するものである。
【００５５】
上述した論理回路作成部２１や論理回路付加部２２により作成，付加された論理回路は表示制御部１２を介して表示部１１上に表示されるほか、構成情報決定部２３により決定された構成情報も表示制御部１２を介して表示部１１上に表示され、設計者は、その表示データを参照し、入力部１３から自動設計結果に対して変更等の指示を行なう。
【００５６】
論理回路変更受付部２４は、表示部１１の表示に応じて入力部１３から入力される論理回路（論理回路作成部２１により作成された論理回路）の変更要求を受け付け、論理回路作成部２１に対してその変更を要求するものである。同様に、付加回路変更受付部２５は、表示部１１の表示に応じて入力部１３から入力される付加回路（クロック分配回路，リセット分配回路等の信号分配回路）の変更要求を受け付け、論理回路付加部２２に対してその変更を要求するものであり、構成情報変更受付部２６は、表示部１１の表示に応じて入力部１３から入力される構成情報の変更要求を受け付け、構成情報決定部２３に対してその変更を要求するものである。
【００５７】
また、レイアウト設計部１５は、配置部２７，配線部２８，グルーピング部２９，セル配置変更受付部３０，配線変更受付部３１，グルーピング変更受付部３２，最終段配置変更受付部３３，配線高速化処理部３４，レイアウトチェック部３５およびレイアウトエラー自動回避部３６を有して構成されている。
ここで、配置部２７は、図３にて後述するごとく構成され、論理回路作成部２１により作成された論理回路，論理回路付加部２２により付加された付加回路，構成情報決定部２３により決定された構成情報に基づいて、フリップフロップ等の部品（セル）を設計対象回路上で実装的に配置するもので、入力部１３からの指示に応じて、自動配置モードと入力部１３による手動配置モードとのいずれか一方に切り換えられるようになっている。
【００５８】
配線部２８は、配置部２７により設計対象回路上に全てのセルが実装的に配置された後、各セル間の配線を自動的に行なうもので、この配線部２８も、入力部１３からの指示に応じて、自動配置モードと入力部１３による手動配置モードとのいずれか一方に切り換えられるようになっている。
グルーピング部２９は、クロック信号，リセット信号等の信号を分配されるべきフリップフロップ等のセルが配置部２７により実装的に配置された段階で、フリップフロップ等のセルを、クロック分配回路，リセット分配回路等の最終段（バッファ；図９参照）の仮定位置毎に、自動的にグループ分けするものである。このとき、グルーピング部２９は、入力部１３からの指示に応じて、実装的に配置されたセルの全てをグループ分けを行なうモードと、部分的にグループ分けを行なうモードとに切り換えられるようになっている。
【００５９】
上述した配置部２７による配置結果，配線部２８による配線結果およびグルーピング部２９によるグループ分け結果（前記最終段仮定位置およびセルグループ）は、表示制御部１２を介して表示部１１上に表示され、設計者は、その表示データを参照し、入力部１３から各処理結果に対して変更等の指示を行なう。なお、グルーピング部２９によるグループ分け結果の表示時には、前記最終段仮定位置から各セルまでの予想配線長を合わせて表示する。
【００６０】
セル配置変更受付部３０は、表示部１１の表示に応じて入力部１３から入力されるセル配置位置の変更要求を受け付け、配置部２７に対してその変更を要求するものであり、配線変更受付部３１は、表示部１１の表示に応じて入力部１３から入力される配線の変更要求を受け付け、配線部２８に対してその変更を要求するものである。
【００６１】
同様に、グルーピング変更受付部３２は、表示部１１の表示に応じて入力部１３から入力されるグループ分けの変更要求を受け付け、グルーピング部２９に対してその変更を要求するものであり、最終段配置変更受付部３３は、表示部１１の表示に応じて入力部１３から入力される前記最終段仮定位置の変更要求を受け付け、グルーピング部２９に対してその変更を要求するものである。
【００６２】
配線高速化処理部３４は、対話画面（表示部１１）上の表示に応じて入力部１３から指示されたネットについて、そのネットの配線およびその配線付近の他の配線の移動を自動的に行ない、配線寄生容量の影響が少なくして信号伝播速度の高速化を行なうものである。なお、この配線高速化処理部３４による処理を指示する際には、配線寄生容量マップ表示制御部１９による配線寄生容量マップの表示を表示部１１上で行なうことにより、設計者は的確な指示を行なうことができる。
【００６３】
レイアウトチェック部３５は、配置部２７による配置結果および配線部２８による配線結果についてのチェックを行なうもので、未配線区間，配線の幅，配線長，平行配線長，配線寄生容量，マスクデザインルール等をチェックする機能を有するほか、そのチェック結果をリスト形式で表示部１１上に表示する機能と、未配線区間を表示部１１上に表示する機能とを有している。
【００６４】
レイアウトエラー自動回避部３６は、入力部１３からレイアウトエラー自動回避の指示を受けた場合に、線長制限違反やスペーシング違反などのレイアウトエラーを自動的に回避するものである。
さて、本実施例の装置は、図２に示すように、一つのデータベース１０を中心にして構成されており、表示制御部１２により表示部１１上にマルチのウインドウを表示し、設計者が、そのウインドウ表示を参照し、入力部１３から各種要求を指示することにより、回路設計が会話形式で行なわれるようになっている。そして、レイアウト設計部１５によりフリップフロップ等のセルの実装的な配置を決定する際には、図３に示すように、入力部１３からの指示によりセルを配置される設計対象回路の配置マップ１１Ａ〔図１７（ｂ）参照〕と、この配置マップ上に配置すべきセルの一覧リスト１１Ｂ〔図１７（ａ）参照〕とが、表示制御部１２により表示部１１上に表示される。
【００６５】
レイアウト設計部１５の配置部２７は、上述のような表示を参照しながら設計者が入力部１３からセル配置指示を行なった場合に、そのセル配置を自動的に行なうもので、図３に示すように、セル配置部３７，セル削除部３８，セル移動部３９，情報検索部４０，リスト操作部４１，カタログ配置部４２，配置変更検出部４３および配線情報変更部４４を有して構成されている。
【００６６】
ここで、セル配置部３７は、入力部１３からの指示によりセル一覧リスト１１Ｂ上で選択したセルを配置マップ１１Ａ上に配置するものであり、セル削除部３８は、入力部１３からの指示によりセル一覧リスト１１Ｂ上もしくは配置マップ１１Ａ上で選択したセルを配置マップ１１Ａ上から削除するものであり、セル移動部３９は、入力部１３からの指示によりセル一覧リスト１１Ｂ上もしくは配置マップ１１Ａ上で選択したセルを、配置マップ１１Ａ上で指定される他の位置に移動するものである。これらのセル配置部３７，セル削除部３８およびセル移動部３９の機能を用いることにより、セル配置を行なっている途中の段階で、配置マップ１１Ａ上のセルを、任意の範囲で移動したり削除したり位置交換したりすることができる。
【００６７】
情報検索部４０は、入力部１３からの指示によりセル一覧リスト１１Ｂ上もしくは配置マップ１１Ａ上で選択したセルについての個体情報，接続情報等の諸情報をデータベース１０から検索して表示部１１上に表示させるものである。
このとき、接続情報として、選択されたセル（着目セル）とそのセルに接続される全てのセルとの間の接続情報リストを表示する。この接続情報リストには、着目セルについての接続ネットの論理長も含まれ、その論理長も表示部１１上に表示される。
【００６８】
そして、情報検索部４０は、その論理長が予め定められた規定に反する場合には、規定に反する論理長を含む接続情報の部分の表示状態を、接続情報リスト上で視覚的に識別可能な状態に切り換えるほか、着目セルをセル移動部３９により移動した場合には、情報検索部４０は、セル間の接続情報リストの内容を自動的に更新するようになっている。
【００６９】
リスト操作部４１は、表示部１１上に表示されるセル一覧リスト１１Ｂを含む各種リストの表示状態を操作・制御するためのもので、例えば、前述のようにセル一覧リスト１１Ｂ上で指示を行なってセル配置を行なった場合に、セル一覧リスト１１Ｂの表示状態を自動的に次のセルを選択できる状態に切り換える機能等を有している。
【００７０】
また、カタログ配置部４２は、図２２〜図２５にて後で詳述するように、複数のセルを同一配置形状で配置するための基本配置パターンをカタログとして記憶し、入力部１３からの指示により基本配置パターンを配置マップ１１Ａ上に繰り返し配置するためのものである。このとき、基本配置パターンの記憶手法としては、セル配置部３７により複数のセルを配置マップ１１Ａ上に配置すると同時にこれらのセルを基本配置パターンとして記憶する手法や、入力部１３からの指示により配置マップ１１Ａ上で選択した既に配置済みの複数のセルを、基本配置パターンとして記憶する手法がある。
【００７１】
さらに、配置変更検出部４３は、配置処理の終了後に、配置が変更になった箇所を自動的に検出・認識するものであり、配線情報変更部４４は、配置変更検出部４３により検出された変更箇所について、配線部２８による配線処理で必要となる配線情報を、バルク情報，セル情報に基づいて自動的に作成し、データベース１０における配線情報を更新するものである。
【００７２】
一方、スピード解析部１６は、図４に示すように、ディレイ計算部４５，パストレース部４６，パスディレイ表示制御部４７，ルートマップ表示制御部４８および実装データ表示制御部４９を有して構成されている。
ここで、ディレイ計算部４５は、レイアウト設計部１５による設計結果に従う設計対象回路上の各配線パス毎に、ディレイ計算を行なうものである。
【００７３】
パストレース部４６は、スピード解析の実行時に入力部１３からの指示により指定したセルのピンに接続される配線パスを、その指定ピンからターゲットピンまで、フォワード方向（入力から出力へ向かう方向）もしくはバックワード方向（出力から入力へ向かう方向）へトレースするものである。
パスディレイ表示制御部４７は、パストレース部４６によりトレースされた配線パスについてディレイ計算部４５により算出されたディレイ計算結果を、パスディレイリスト（図２７参照）として表示部１１に表示するものである。
【００７４】
ルートマップ表示制御部４８は、入力部１３からの指示によりパスディレイリスト上で指定した配線パスについて、その配線パスのルートや、その配線パス上の各ピンにおけるディレイおよび波形などの各種情報（図２８にて後述）を、ルートマップとして表示部１１に表示するものである。
実装データ表示制御部４９は、入力部１３からの指示によりウインドウ表示されたルートマップ上で指定したゲートもしくはネットの実装的な配置状態および配線状態を、表示部１１（配置マップ１１Ａ）上で、高輝度表示により、もしくは、表示色を変えることにより強調的に表示するものである。
【００７５】
また、配線率評価部１７は、図５に示すように、仮配線作成部５０，混雑度計算部５１およびグラフ作成部５２を有して構成されている。
ここで、仮配線作成部５０は、レイアウト設計部１５によりセルの実装的な配置を決定した段階で、入力部１３により選択されるモードに応じて、スタイナー木等の木表現や概略配線に基づく各セル間（ネット）の仮想的な配線を行なうものである。
【００７６】
混雑度計算部５１は、図１４〜図１６にて後述するような手法に従い、仮配線作成部５０による仮想的な配線結果に基づいて設計対象回路上での配線（チャネル）の混雑度を算出するものであり、グラフ作成部５２は、混雑度計算部５１による計算結果を、表示部１１上で表示すべくグラフ化するもので、そのグラフ化結果（混雑度）が表示制御部１２を介して表示部１１に表示されるようになっている。
【００７７】
なお、混雑度計算部５１およびグラフ作成部５２による混雑度の算出および表示は、レイアウト設計部１５により各セル間の実装的な配線を決定した段階で行なってもよく、この場合、設計者は、実際のチャネル使用状況を把握することができる。
さらに、配線寄生容量マップ表示制御部１９は、図６に示すように、コード化条件データベース５３，配線寄生容量コード化部５４，配線寄生容量コード表示制御部５５および表示受付部５６を有して構成されている。
【００７８】
ここで、コード化条件データベース５３は、図２９にて後述するごとく、設計対象回路上での各種配置，配線状態（コード化条件）に応じた配線寄生容量を表示しうるコード（文字や図形等）を、予め格納するものである。
配線寄生容量コード化部５４は、レイアウト設計部１５による配置結果および配線結果を、データベース１０から読み出し、コード化条件データベース５３のコード化条件に照らし合わせて、設計対象回路上の配線寄生容量をコード化するものである。
【００７９】
配線寄生容量コード表示制御部５５は、配線寄生容量コード化部５４によりコード化されたコード情報を、表示部１１上の設計対象回路の各位置毎に、配置マップ１１Ａ上に重ねて表示することで、配線寄生容量マップの表示を行なうものである。なお、コード情報は、配線寄生容量コード化部５４からデータベース１０に一旦格納されるようにしてもよい。
【００８０】
表示受付部５６は、入力部１３から入力される配線寄生容量マップの表示要求を受け付け、配線寄生容量コード表示制御部５５に対してその表示を要求するものである。
（ｂ）本実施例の装置の全体的な動作の流れの説明
次に、上述のごとく構成された本実施例の会話型回路設計装置の全体的な動作の流れを、図７，図８に示すフローチャート（ステップＳ１〜Ｓ２３）に従って説明する。
【００８１】
まず、論理設計部１４の論理回路作成部２１により、設計対象回路について、クロック分配回路，リセット分配回路，診断容易化回路等のレイアウト設計後に付加される論理回路を除いた部分の論理回路を作成する（ステップＳ１）。この論理回路の設計は、自動モードであれば自動的に行なわれる一方、手動モードであれば、設計者が、表示部１１の表示状態を参照し、作成された論理回路に対して入力部１３から変更要求を行なうことにより、論理回路の設計が会話的に行なわれる。
【００８２】
ステップＳ１での論理設計結果に基づいて、レイアウト設計部１５の配置部２７により、セルの実装的な配置処理を行なう（ステップＳ２）。このセルの配置は、自動モードであれば自動的に行なわれる一方、手動モードであれば、設計者が図１７〜図２６にて後述する表示部１１の表示状態を参照しながら入力部１３を操作することにより、装置との間で会話的に行なわれる。
【００８３】
ステップＳ２によるレイアウト（配置）を終了すると、配線率評価部１７による評価結果（混雑度）が表示部１１に表示されるので、設計者は、表示部１１に表示された混雑度を参照して、配置部２７による実装的な配置が理想的なものであるか否かを判断したり、以後に行なわれる配線の成功率を見積もったりし、配置部２７による配置結果を評価する（ステップＳ３）。
【００８４】
配置の評価を行なった結果、問題がある場合には、入力部１３からレイアウト設計部１５に対して各種変更要求を入力することにより、セルの配置変更等のレイアウト修正を会話的に行ない（ステップＳ４）、再度、ステップＳ３において配置評価を行なう。なお、配線率評価部１７の詳細な動作や評価結果の表示状態については、図１４〜図１６により後述する。
【００８５】
ステップＳ３により配置結果が良好であると判断された場合には、各セルにクロック信号やリセット信号等の信号を分配するための信号分配回路（付加回路；本実施例とクロック分配回路およびリセット分配回路）を追加すべく、論理設計部１４の論理回路付加部２２により、信号分配回路としての論理回路が付加される（ステップＳ５）。この信号分配回路の付加処理の詳細については、図９，図１０にて後述するが、この付加処理も、自動モードであれば自動的に行なわれる一方、手動モードであれば、設計者が表示部１１の表示状態を参照しながら入力部１３を操作することにより、装置との間で会話的に行なわれる。
【００８６】
そして、ステップＳ５での論理設計結果に基づき、レイアウト設計部１５の配置部２７により、クロック分配回路やリセット分配回路を構成するセルの実装的な配置処理が、前述したステップＳ２とほぼ同様にして行なわれる（ステップＳ６）。
ステップＳ６によるレイアウト（配置）を終了すると、配線率評価部１７による評価結果が表示部１１に表示されるので、やはりステップＳ３と同様に、設計者は、表示部１１に表示された混雑度を参照して、配置部２７による配置結果を評価し（ステップＳ７）、問題がある場合には、入力部１３からレイアウト設計部１５に対して各種変更要求を入力し、セルの配置変更等のレイアウト修正を行ない（ステップＳ８）、再度、ステップＳ７において配置評価を行なう。
【００８７】
ステップＳ７にて配置結果が良好であると判断された場合には、スピード解析部１６のディレイ計算部４５により、配置された各セル間の仮想配線長に基づいて、各パス毎にディレイ（信号伝播時間）を算出してスピード解析を行ない、そのスピード解析結果の評価を行なう（ステップＳ９）。
このステップＳ９の段階では、未だ配線処理は行なわれていないので、スタイナー木等の木表現や概略配線に基づき各セル間の配線長を仮想的に求め、その仮想配線長を用いてスピード解析を行なう。なお、スピード解析結果の評価時には、表示部１１において、図２７，図２８にて後述するような表示が行なわれ、設計者は、その表示を参照しながらスピード解析結果の評価を行なう。
【００８８】
スピード解析の評価を行なった結果、問題がある場合には、入力部１３からレイアウト設計部１５に対して各種変更要求を入力することにより、セルの配置変更等のレイアウト修正を会話的に行ない（ステップＳ１０）、再度、ステップＳ９において、ディレイを再計算し、変更前後のディレイの表示およびデータベース１０へのフィードバックを行なって、スピード解析評価を行なう。
【００８９】
ステップＳ９にてスピード解析結果が良好であると判断された場合には、スピード解析の対象外である診断容易化回路を追加すべく、論理設計部１４の構成情報決定部２３により、ステップＳ１０までの処理で得られたセル配置結果に基づいて、診断容易化回路の構成情報（スキャンチェーン方式ではセル接続順序，アドレススキャン方式では各セルのスキャンアドレス）を決定する（ステップＳ１１）。この診断容易化回路の付加処理の詳細については、図１１〜図１３にて後述するが、この付加処理も、自動モードであれば自動的に行なわれる一方、手動モードであれば、設計者が表示部１１の表示状態を参照しながら入力部１３を操作することにより、装置との間で会話的に行なわれる。
【００９０】
そして、ステップＳ１１で決定された構成情報に基づき、レイアウト設計部１５の配置部２７により、診断容易化回路を構成するセルの実装的な配置処理が、前述したステップＳ２，Ｓ６とほぼ同様にして行なわれる（ステップＳ１２）。ステップＳ１２によるレイアウト（配置）を終了すると、配線率評価部１７による評価結果が表示部１１に表示されるので、やはりステップＳ３，Ｓ７と同様に、設計者は、表示部１１に表示された混雑度を参照して、配置部２７による配置結果を評価し（ステップＳ１３）、問題がある場合には、入力部１３からレイアウト設計部１５に対して各種変更要求を入力し、セルの配置変更等のレイアウト修正を行ない（ステップＳ１４）、再度、ステップＳ１３において配置評価を行なう。
【００９１】
ステップＳ１３にて配置結果が良好であると判断された場合には、レイアウト設計部１５の配線部２８により、ステップＳ１３，Ｓ１４までの処理で配置された全セル間における配線処理を行なう（ステップＳ１５）。この配線処理も、自動モードであれば自動的に行なわれる一方、手動モードであれば、設計者が表示部１１の表示状態を参照しながら入力部１３を操作することにより、装置との間で会話的に行なわれる。
【００９２】
ステップＳ１５によるレイアウト（配線）を終了すると、レイアウト設計部１５のレイアウトチェック部３５により、ステップＳ１５までの処理で配置／配線された回路についてのチェック（未配線区間，配線の幅，配線長，平行配線長，配線寄生容量，マスクデザインルール等）を行ない、リスト形式のチェック結果および未配線区間を表示部１１上に表示する。設計者は、表示部１１に表示されたチェック結果および未配線区間を参照し、チェックＯＫか否かを判断する（ステップＳ１６）。
【００９３】
チェック結果がＮＧである場合には、入力部１３からレイアウト設計部１５に対して各種変更要求を入力し、配線変更等のレイアウト修正を行ない（ステップＳ１７）、再度、ステップＳ１６においてレイアウトチェックを行なう。
ステップＳ１６にてチェック結果がＯＫであると判断された場合には、レイアウト設計部１５の配線高速化処理部３４により、表示部１１上の表示に応じて入力部１３から指示されたネットについて、そのネットの配線およびその配線付近の他の配線の移動を自動的に行ない、配線寄生容量の影響が少なくして信号伝播速度の高速化を行なう（ステップＳ１８）。
【００９４】
このとき、配線高速化処理部３４では、入力部１３により指定されたネットの通知を受けると、データベース１０上からそのネットに関する配線情報を取り出す。そして、そのネットの配線を、接続関係は維持したまま、隣接配線の影響を全く受けないか、できるだけ少なくなる方向に移動（平行配線区間の間隔を拡げる等の変更）する処理を行なう。もし、指定ネットの配線を移動した後に、目標の速度（ディレイ）を達成できない場合には、指定ネットの配線とこの配線に隣接する配線との間隔をさらに拡げるように、指定ネットの配線を移動させる。
【００９５】
配線高速化処理部３４による移動結果は、即時に表示部１１により表示され、配線状態の変更が行なわれたネットについて、スピード解析部１６のディレイ計算部４５により信号遅延時間（ディレイ）の再計算が行なわれる。設計者は、ディレイの再計算結果を表示部１１上で参照することにより、配線遅延の改善状況を容易に確認することができる。
【００９６】
ステップＳ１８にて配線高速化処理を行なった後には、スピード解析部１６のディレイ計算部４５により、ステップＳ１８までの処理で各セル間に施された実際の配線の長さ（実配線長）に基づいて、各パス毎にディレイ（信号伝播時間）を算出してスピード解析を行ない、そのスピード解析結果の評価を行なう（ステップＳ１９）。なお、この時にも、ステップＳ９の場合と同様、表示部１１において、図２７，図２８にて後述するような表示が行なわれ、設計者は、その表示を参照しながらスピード解析結果の評価を行なう。
【００９７】
スピード解析の評価を行なった結果、問題がある場合には、入力部１３からレイアウト設計部１５に対して各種変更要求を入力することにより、配線変更等のレイアウト修正を会話的に行ない（ステップＳ２０）、再度、ステップＳ１９において、ディレイを再計算し、変更前後のディレイの表示およびデータベース１０へのフィードバックを行なって、スピード解析評価を行なう。
【００９８】
ステップＳ１９にてスピード解析結果が良好であると判断された場合には、ステップＳ１６，Ｓ１７と同様、レイアウト設計部１５のレイアウトチェック部３５により、ステップＳ１９，Ｓ２０までの処理で配置／配線された回路についてのチェックを行ない、リスト形式のチェック結果および未配線区間を表示部１１上に表示する。設計者は、表示部１１に表示されたチェック結果および未配線区間を参照し、チェックＯＫか否かを判断する（ステップＳ２１）。
【００９９】
チェック結果がＮＧである場合には、入力部１３からレイアウト設計部１５に対して各種変更要求を入力し、配線変更等のレイアウト修正を行ない（ステップＳ２２）、再度、ステップＳ２１においてレイアウトチェックを行なう。
ステップＳ２１にてチェック結果がＯＫであると判断された場合には、製造データ作成部２０により、ステップＳ２１，Ｓ２２までの処理で作成された最終的な設計データに基づき、ＬＳＩやプリント基板等の回路を実際に製造するための製造データが作成される。
【０１００】
（ｃ）信号分配回路及び診断容易化回路の付加手法の説明
ここでは、まず、図９，図１０により、図７のステップＳ５，Ｓ６で前述したクロック分配回路，リセット分配回路の付加手法について説明する。
図９は、クロック信号あるいはリセット信号をフリップフロップ等のセルに分配するための一般的な回路構成を示すもので、この図９において、６０はクロック信号あるいはリセット信号を発生するドライバ（信号源）、６１はドライバ６０からの信号を増幅しながら伝送すべく複数段そなえられるバッファ、６２は最終段のバッファ６１から直接的に信号を分配されるフリップフロップ等のセルである。
【０１０１】
信号分配回路は、図９に示すような構成を基本とし、そのバッファ６１の段数やファンアウト数最大値などは設計対象回路に応じて異なる。また、このような信号分配回路は、クロック信号やリセット信号の分配を受けるフリップフロップ等のセル６２の配置位置が決定された段階で最適なものが作成される。ただし、論理回路のシミュレーションのために信号分配回路が必要な場合には、配置位置が決まっている必要はない。
【０１０２】
本実施例では、ＬＳＩ，プリント基板等の設計対象回路におけるフリップフロップ等のセル６２の実装的な配置位置を考慮しながら、レイアウト設計部１５のグルーピング部２９および論理設計部１４の論理回路付加部２２により、信号分配回路としての論理回路を追加・発生している。
まず、信号分配系統が複数系統存在する場合を前提とすると、図７のステップＳ１による論理設計の段階で、設計者は、信号供給を受ける各フリップフロップ等のセル６２に、どの信号系統から信号の供給を受けるのかを入力部１３から指示する。この指示情報を、「クロック系統情報」もしくは「リセット系統情報」と呼ぶ。
【０１０３】
レイアウト設計部１５の配置部２７により各セル６２の配置が完了した段階（図７のステップＳ３でＯＫと判断された段階）で、グルーピング部２９および論理回路付加部２２からなる信号分配回路の自動発生システムでは、まず、グルーピング２９により、信号分配回路の最終段のバッファ６１の１つの出力が駆動すべきセルのグループを決定する。そして、表示部１１の配置用ウインドウ（配置マップ１１Ａ）では、例えば図１０に示すように、セル６２のグループ分け状況が表示される。なお、図１０において、１つのバッファ６１と３つのセル６２との間を矢印で接続したものが１組のグループであり、図１０中、２組のグループが図示されている。
【０１０４】
また、セルグループが図１０に示すように形成されて表示されていても、実際の信号分配回路はまだ発生されてはいない。設計者が、図１０に示すようなセルグループを表示部１１上で確認し、そのセルグループを必要に応じて変更し、最終的なセル６２のグループ分けが完了した段階で初めて信号分配回路が、論理回路付加部２２により論理回路として発生される（図７のステップＳ５）。
【０１０５】
ただし、グルーピング部２９によるセルのグループ分け処理に際して、信号分配回路のバッファ６１の最終段配置位置は仮定的に設定されており、この仮定されたバッファ６１の最終段配置位置も表示部１１上に表示される。
そして、設計者は、表示部１１上に表示された配置用ウインドウを参照し、入力部１３からグループ分けの変更要求を入力することにより、自動で決定されたセルグループ分けの変更を行なうことができる。このとき、本実施例では、仮定された信号分配回路の最終段のバッファ６１から各セル６２までの予想配線長を、設計者がセルグループ分けの変更を行なうべきか否かを判断するための参考として表示部１１上に表示する。また、設計者は、このような表示を参照しながら、入力部１３から各種変更要求を入力することにより、信号分配回路のバッファ６１の最終段配置位置や、配置部２７により実装配置されたセル６２の配置位置を変更することもできる。
【０１０６】
グルーピング部２９によるグループ分け等に対する変更が完了した段階で、ドライバ６０から各セル６２までの信号分配回路が、論理設計部１４の論理回路付加部２２により、バッファ６１の最終段仮定位置とグループ分けされたセルグループとに基づいて発生され、論理回路として付加される。
このように論理回路付加部２２により付加された信号分配回路は、やはり表示部１１上に表示され、設計者は、その表示を参照しながら、入力部１３から信号分配回路の変更要求を入力することにより、信号分配回路を変更することができる。
【０１０７】
以上のようにして追加された信号分配回路としての論理回路に基づいて、レイアウト設計部１５の配置部２７により、信号分配回路を成す各セルの実装的な配置が決定される（図７のステップＳ６）。
このように論理設計部１４（論理回路付加部２２）とレイアウト設計部１５とを連係させることにより、信号分配回路についての論理設計と、その信号分配回路を付加されるセルのレイアウト設計とを並行して進めることができ、クロック信号，リセット信号を分配するための信号分配回路の実装的な配置を、短時間で決定でき、回路設計の高速化に寄与する。
【０１０８】
また、信号分配回路のバッファ６１の最終段仮定位置，グループ分けされたセルグループ，前記最終段仮定位置から各セルまでの予想配線長，論理回路付加部２２により付加された信号分配回路などの回路設計上の各種情報が、表示部１１上に表示されるため、設計者は、表示データを参照して設計状況を把握でき、また、その表示データに応じた各種要求を行なうことにより、グループ分け，前記最終段仮定位置，セル配置位置や信号分配回路の変更を行なえ、表示データに基づく判断を直ちに回路設計に反映させることができる利点もある。
なお、ここでは、クロック信号，リセット信号を分配する回路を付加する場合について説明したが、本発明は、これに限定されるものではなく、その他の信号を各セルに分配する回路を付加する場合にも、上述と同様にして適用される。また、グループ分けに際して設定された最終段のバッファ６１の仮定位置は、配置部２７による自動配置に際してそのまま受け継がれる。
【０１０９】
次に、図１１〜図１３により、図８のステップＳ１１，Ｓ１２で前述した診断容易化回路の付加手法について説明する。
まず、図１１，図１２により一般的な診断容易化回路の構成例について説明する。
図１１は、スキャンチェーン方式の診断容易化回路を示すもので、この図１１に示すように、スキャンチェーン方式の診断容易化回路では、診断対象のフリップフロップ等のセル６２が、スキャンイン端子ＳＩ，スキャンアウト端子ＳＯを相互に接続することにより、直列的（チェーン状）に接続され、スキャンチェーンが形成されている。そして、外部接続されるスキャンイン端子ＳＩから所定の信号を入力し、スキャンアウト端子ＳＯから取り出された信号に基づいて、各スキャンチェーンを構成するセル６２の診断が行なわれるようになっている。
【０１１０】
図１２は、アドレススキャン方式の診断容易化回路を示すもので、この図１２において、６３は診断対象（スキャン対象）のセル６２を選択するためのデコーダで、このデコーダ６３は、外部から与えられたアドレス信号ADDR０〜ADDRｎを解読して診断対象のセル６２を特定し、そのセル６２のアドレス端子ADDRへの信号を立ち上げることにより、診断対象のセル６２を選択するものである。
【０１１１】
また、６４はＯＲゲートで、このＯＲゲート６４は、各セル６２のスキャンアウト端子ＳＯからの信号の論理和をとって出力するものである。
そして、デコーダ６３により選択されたセル６２のスキャンイン端子ＳＩに所定の信号を入力し、そのセル６２のスキャンアウト端子ＳＯからＯＲゲート６４を介して取り出された信号に基づいて、選択したセル６２の診断が行なわれるようになっている。
【０１１２】
上述のような診断容易化回路は、いずれの方式の場合も、フリップフロップ等のスキャンポイント（セル６２）の配置位置が決定された段階で最適なものが作成される。ただし、診断率評価や付加ゲート数評価のために診断容易化回路が必要な場合には、スキャンポイントの配置位置が決まっている必要はない。
本実施例では、ＬＳＩ，プリント基板等の設計対象回路におけるフリップフロップ等のセル６２のスキャンポイント（実装的な配置位置）を考慮しながら、論理設計部１４の構成情報決定部２３により後述する構成情報を決定し、スキャンチェーン方式の診断容易化回路としての論理回路を追加・発生している。
【０１１３】
まず、スキャンチェーンが複数系統存在する場合を前提とすると、図７のステップＳ１による論理設計の段階で、設計者は、直列的に接続されてスキャンチェーンを構成すべきセル６２を、必要に応じて入力部１３から指示することができる。また、別々のスキャンチェーンに含まれるべきセル６２が同一設計対象回路内に存在すれば、設計者は、その旨を入力部１３から指示することができる。
【０１１４】
もし、上述のような指示が行なわれなかった場合には、図８のステップＳ１１において、構成情報決定部２３により、セル６２の実装配置結果および指示されたスキャンチェーン数に基づいて、各スキャンチェーンのセル接続順序が自動的に決定される。そして、表示部１１の配置用ウインドウ（配置マップ１１Ａ）では、例えば図１３に示すように、セル６２の接続順序が表示される。なお、図１３において、外部接続される端子６５から矢印で接続されたセル６２のチェーンが１組のスキャンチェーンであり、図１３中、２組のスキャンチェーンが図示されている。
【０１１５】
また、スキャンチェーンが図１３に示すように形成されて表示されていても、実際の診断容易化回路はまだ接続されてはいない。設計者が、図１３に示すように自動決定されたスキャンチェーンを表示部１１上で確認し、そのスキャンチェーンを必要に応じて変更し、最終的なセル６２のスキャンチェーン化が完了した段階で初めて、スキャンチェーン方式の診断容易化回路の接続（各セル６２間のスキャン配線）が可能になる。
【０１１６】
ただし、構成情報決定部２３により決定されたセル接続順序については、設計者は、表示部１１上に表示された配置用ウインドウを参照し、入力部１３から構成情報の変更要求を入力することにより、自動で決定されたセル接続順序の変更を行なうことができる。また、設計者は、このような表示を参照しながら、図８のステップＳ１１の段階で、入力部１３からセル配置位置の変更要求を入力することにより、配置部２７により実装配置されたセル６２の配置位置を変更することもできる。
【０１１７】
スキャンチェーン方式の診断容易化回路については、診断対象のセル６２間を配線するだけで実装的な配置，配線が完了するので、構成情報としてセル接続順序を図８のステップＳ１１で決定した後、実際のスキャン配線は、図８のステップＳ１５で行なわれ、フリップフロップ等のセル６２が接続されてスキャンチェーンが構成されることになる。
【０１１８】
このようにして論理設計部１４（構成情報決定部２３）とレイアウト設計部１５とを連係させることにより、診断容易化回路についての論理設計と、その診断容易化回路を付加されるセル６２のレイアウト設計とを並行して進めることができ、セル６２を診断するための診断容易化回路の実装的な配置，配線を、短時間で決定でき、回路設計の高速化に寄与する。
【０１１９】
このとき、診断容易化回路の構成情報が表示部１１上に表示されるので、設計者は、表示データを参照して設計状況を把握でき、また、その表示データに応じて構成情報の変更要求を行なうことにより、構成情報を変更でき、表示データに基づく判断を直ちに回路設計に反映させることができる。
上述のようなスキャンチェーン方式の診断容易化回路に対し、アドレススキャン方式の診断容易化回路については、構成情報として診断対象の各セル６２のスキャンアドレスを決定した後、図１２に示すように、デコーダ６３やＯＲゲート６４等の回路の追加配置が必要となるので、その回路が、図８のステップＳ１１で論理回路付加部２２により論理回路として発生され付加される。
【０１２０】
このように論理回路付加部２２により付加された診断容易化回路は、やはり表示部１１上に表示され、設計者は、その表示を参照しながら、入力部１３から診断容易化回路の変更要求を入力することにより、診断容易化回路を変更することができる。
そして、図８のステップＳ１２で、追加された論理回路に基づいて、レイアウト設計部１５の配置部２７により、診断容易化回路を成すセル（デコーダ６３やＯＲゲート６４等）の実装的な配置が決定される。
【０１２１】
（ｄ）配置評価手法及びその評価結果の表示法の説明
ここでは、図１４〜図１６により、設計対象回路の論理設計さらには配置が完了した段階で、図７のステップＳ３，Ｓ７および図８のステップＳ１３にて行なわれる配置評価の手法（配線率評価部１７の動作）とその評価結果の表示法とについて２つの例を説明する。
【０１２２】
各ステップＳ３，Ｓ７，Ｓ１３において、レイアウト設計部１５の配置部２７によるセル配置が理想的なものであるか否かを判断したり、以後に行なわれる配線の成功率を見積もったりするために、まず、配線率評価部１７の仮配線作成部５０により、各ステップＳ２，Ｓ６，Ｓ１２で配置されたセル間に仮想的な配線を行なう。この仮配線作成部５０による配線予想は、前述したように、概略配線や、スタイナー木等の木表現に基づいて行なわれる。
【０１２３】
そして、その仮想的な配線結果に基づいて、配線率評価部１７の混雑度計算部５１により設計対象回路上での配線の混雑度を算出し、例えば図１４もしくは図１６に示すように、算出した混雑度を、グラフ作成部５２でグラフ化して表示部１１の配置マップ１１Ａ上に表示することにより、設計者は、表示部１１の混雑度を参照している。
【０１２４】
ここで、図１４に示す表示例の場合、混雑度計算部５１により、設計対象回路（配置マップ１１Ａ）が格子状の多数の領域に分割され、設計対象回路の配線層毎に、各格子内での使用可能チャネル数〔通過可能な配線（信号ライン）数〕に対する予想使用チャネル数（仮配線作成部５０により作成された仮配線の数）の割合、つまり予想チャネル利用率が混雑度として算出される。
【０１２５】
そして、混雑度計算部５１により算出された各格子内での各層における予想チャネル利用率は、グラフ作成部５２により、例えば、利用率に比例する大きさの円などの視覚的な図形に変換され、その図形により表示部１１（配置マップ１１Ａ）上で表示される。
図１４に示す例では、利用率が大きい程、円の直径を大きくし、各格子内で、太線および細線により１層目（横方向配線）と２層目（縦方向配線）とを識別可能に表示している。
【０１２６】
また、予想チャネル利用率が規定値を超える格子領域がある場合には、その格子領域における円を、赤色等の警告を促す色で表示する。このとき、その規定値は設計者により変更・設定可能にしておく。
一方、図１６に示す表示例の場合、混雑度計算部５１により、設計対象回路の配線層毎に、各配線層の主配線方向座標についての今後使用可能なチャネル数（空きチャネル数）が混雑度として算出される。
【０１２７】
そして、混雑度計算部５１により算出された空きチャネル数は、グラフ作成部５２により、各配線層において主配線方向に対するグラフに変換され、表示部１１上でウインドウ表示される。
具体的な例として、図１５に示すように禁止ラインおよび信号ラインを設定され、Ｘ方向を主配線方向とする１層目について考える。このとき、各Ｘ座標での禁止ライン数と信号ライン数とをカウントする。今、図１５に示す例において、各Ｘ座標で最大８本のラインを配線可能であるとすると、そのカウント値に基づき、例えば図１６に示すようなグラフ（Ｘ座標に対する空きチャネル数，禁止ライン数，信号ライン数のグラフ）が作成されて表示部１１上に表示される。もし、配線層が複数ある場合には、各層について図１６と同様のグラフを作成して表示する。
【０１２８】
図１４および図１６に示すように、仮配線の混雑度を表示部１１上でグラフ表示することにより、設計者は、レイアウト設計部１５の配置部２７によるセル配置の評価や以後に行なわれる配線の成功率予想（混雑度予想）を視覚的に捉えることができて、その表示に基づいて、ステップＳ４，Ｓ８，Ｓ１４によるレイアウト修正を的確に行なえる。
【０１２９】
また、上述のような配線率評価部１７による混雑度表示を、図８のステップＳ１５もしくはステップＳ２１で実際の配線を完了した後に行なうことにより、設計者は、表示部１１におけるグラフ表示を参照するだけで、実際のチャネル使用状況を容易に把握することができる。
このように、レイアウト設計部１５による実装的な配置や配線の決定時に、各セル間における配線の混雑度を算出して表示することにより、設計者は、混雑度を参照して、配置状態の判断や配線成功率の見積りを詳細に解析でき、回路設計を効率のよく行なえる。そして、設計者が、混雑度を参照して各セルの配置の変更要求を行なうことにより、混雑度に応じてセル配置を変更でき、混雑度に基づく判断を直ちに回路設計に反映させることもできる。
【０１３０】
（ｅ）セル配置手法及びセル配置時の表示状態の説明
ここでは、図１７〜図２６により、設計対象回路の論理設計が完了した段階で、図７のステップＳ２，Ｓ６および図８のステップＳ１２にて行なわれるセル配置の手法（レイアウト設計部１５の配置部２７の動作）と、そのセル配置時の表示部１１における表示状態とについて説明する。
【０１３１】
各ステップＳ３，Ｓ７，Ｓ１３においてセル配置を行なう際（つまりレイアウト設計部１５の配置部２７により各セルの実装的な配置を決定する際）には、前述のごとく、図１７（ｂ）に示すような配置マップ１１Ａと、図１７（ａ）に示すようなセル一覧リスト１１Ｂとが、表示制御部１２により表示部１１上に表示される。
【０１３２】
ここで、配置マップ１１Ａは、入力部１３からの指示により各セル構成要素を配置される設計対象回路を示すものであり、既にセルを配置された箇所には網掛け，表示色変更等の表示処理が施される。また、セル一覧リスト１１Ｂは、１１Ａと、この配置マップ１１Ａ上に配置すべきセルの一覧を示すものである。なお、セル一覧リスト１１Ｂにおいて、既に選択された配置を完了しているセルについての情報の表示部分には、網掛け，表示色変更等の表示処理が施される。
【０１３３】
そして、図１７（ａ）のセル一覧リスト１１Ｂにおいて符号Ａ１，Ａ２，Ａ３を付された未配置のセルを順に配置する際には、まず、入力部１３から指示してセル一覧リスト１１Ｂの項目Ａ１を選択する。このとき、項目Ａ１が選択されたことを明確化すべく、その項目Ａ１の表示部分に網掛け，表示色変更等の表示処理を施す。
【０１３４】
この後、入力部１３から指示して配置マップ１１Ａにおけるセル未配置の領域内でセル配置位置を指定することにより、指定されたセルが、セル配置部３７の機能により配置マップ１１Ａ上の指定された位置に配置され、セル配置を完了する。
セル配置の完了とともにセル一覧リスト１１Ｂ上での選択項目が自動的にＡ２に移るようになっており、設計者は、セル一覧リスト１１Ｂ上での選択操作を特に行なう必要がなく、配置マップ１１Ａ上でのセル配置作業に専念することができる。項目Ａ２のセルの配置を完了すると、同様にして項目Ａ３のセルが自動的に選択される。このようにして、設計者は、セル一覧リスト１１Ｂにおける配置対象のセルを確認・把握しながら、配置マップ１１Ａ上へのセル配置を行なうことができる。
【０１３５】
一方、一旦、配置マップ１１Ａ上に配置したセルを配置マップ１１Ａ上から削除する際には、入力部１３により削除モードを指定した状態で、削除対象のセルを、配置マップ１１Ａ上で直接的に選択することにより、もしくは、セル一覧リスト１１Ｂ上で対応する項目のセルを選択することで、そのセルが、セル削除部３８により自動的に配置マップ１１Ａ上から消去される。
【０１３６】
なお、セル一覧リスト１１Ｂでの項目表示に際しては、各項目（セル）毎にセル配置済，セル未配置，セル選択中等を視覚的に判別できるように、それぞれ色分け等の表示処理を行なう。
次に、配置マップ１１Ａ上のセルを、任意の範囲で移動，削除，交換する場合について、図１８，図１９により説明する。
【０１３７】
配置マップ１１Ａ上のセルを任意の範囲で移動する場合には、入力部１３により範囲指定で移動を行なうモードを指定した状態で、例えば図１８に示すように、入力部１３から指示し、移動させるべきセルを矩形の領域Ｂ１で選択する。このとき、領域Ｂ１の原点は、選択した矩形領域の左上部Ｂ１’であると定義しておく。
【０１３８】
ついで、その矩形領域を移動すべき位置を、入力部１３からの指示により指定する。例えば図１８中のＢで示すような位置を指定した場合、位置Ｂ２’に矩形領域Ｂ１の原点Ｂ１’が配置される形（図１８中の領域Ｂ２）の表示が行なわれる。
この段階では、セルは未だ移動されず、配置マップ１１Ａ上には２つの領域Ｂ１，Ｂ２が表示されたままで、実際に移動すべきか否かを選択するメニューが表示される。ここで、入力部１３により移動を行なう方を選択すると、セル移動部３９により、矩形領域Ｂ１のセルが矩形領域Ｂ２に実際に移動される。なお、万一、移動先の矩形領域Ｂ２内に他のセルが配置されていた場合、セルが重なる部分については、矩形領域Ｂ１のセルは移動されない。
【０１３９】
配置マップ１１Ａ上のセルを任意の範囲で削除する場合には、入力部１３により範囲指定で削除を行なうモードを指定した状態で、図１８に示すように、入力部１３から指示して、削除すべきセルを矩形の領域Ｂ１で選択すると、実際に削除すべきか否かを選択するメニューが表示される。ここで、入力部１３により削除を行なう方を選択すると、セル削除部３８により、矩形領域Ｂ１のセルが実際に配置マップ１１Ａ上から消去される。
【０１４０】
また、配置マップ１１Ａ上のセルを任意の範囲で交換する場合も、上述した移動，削除の場合とほぼ同様に、入力部１３により範囲指定でセル交換を行なうモードを指定した状態で、図１９に示すように、入力部１３から指示して、交換すべき２つの領域Ｂ１，Ｂ２をそれぞれ指定すると、実際に交換すべきか否かを選択するメニューが表示される。ここで、交換を行なう方を選択すると、セル移動部３９の機能により、矩形領域Ｂ１，Ｂ２内のセルが交換配置される。このとき、各矩形領域Ｂ１，Ｂ２の原点は矩形左上部に配置される。
【０１４１】
上述のように、設計者は、表示部１１における配置マップ１１Ａおよびセル一覧リスト１１Ｂを参照して入力部１３を操作することにより、表示部１１の配置マップ１１Ａ上で、セルの実装的な配置のほか、一旦配置したセルの削除，移動，交換等を行なうことができる。従って、セル間の接続状況を配置マップ１１Ａ上で視覚的に追いながら、セル一覧リスト１１Ｂを参照して各種処理を行なうことで、会話形式の回路設計を有効に行なえる。
【０１４２】
ところで、配置マップ１１Ａ上に配置されたセルどうしの接続情報や、セルそのものの情報（個体情報）を検索するには、入力部１３により情報検索モードを指定した状態で、配置マップ１１Ａ上またはセル一覧リスト１１Ｂ上のセルを、入力部１３からの指示により選択する。
情報検索対象のセルが選択されると、情報検索部４０により、データベース１０から情報検索対象のセルに接続される各セルが検索され、それぞれの接続状況が配置マップ１１Ａ上に表示される。また、表示メッセージとして、セルの名称，配置マップ１１Ａ上の位置，セルの大きさ，インデックス名等も配置マップ１１Ａに表示される。
【０１４３】
図２０に、配置情報検索時の配置マップ上での表示例を示す。この図２０には、配置マップ１１Ａ上に配置されたセルＡが配置情報検索対象として選択された場合の表示例が図示されており、このとき、セルＡの端子ａ，ｂに接続される８個のセルＢ〜Ｉの表示が変化し、点線で示されるネットが表示される。ネットは、スタイナー木，ワイヤー型またはスター型のいずれかで表示可能で、その指定は、設計者が入力部１３を操作することにより自由に変更できる。なお、図２０では、ネットをスタイナー木で表示した例が示されている。
【０１４４】
セルの図形には、そのセルの端子の位置情報も含まれており、入力部１３の操作により配置マップ１１Ａ上で選択された位置がセルの端子位置に近い場合には、その端子と接続されるセルのみを配置マップ１１Ａ上に表示し、メッセージとして、接続ネット名のほか、ネットの論理長（スタイナー木により算出されるもの）が予め定められた制限値を満たしているか否かを表示する。
【０１４５】
図２０に示す例を採ると、セルＡが選択されたとき、選択ポイントが端子ａに近ければ、この端子ａに接続される４個のセルＢ〜Ｅの表示が変化して端子間のネットが表示される一方、選択ポイントが端子ｂに近ければ、この端子ｂに接続される４個のセルＦ〜Ｉの表示が変化して端子間のネットが表示される。
なお、図２１（ａ）に示すようにネットを配置マップ１１Ａ上に表示した状態でセルＡを位置Ｃ１から位置Ｃ２へ移動した場合、移動したセルＡに係わるネットは全て再描画され、ネットのもつ論理長も再計算されて、図２１（ｂ）に示すように配置マップ１１Ａ上に表示される。
【０１４６】
このようにして、設計者は、入力部１３により配置マップ１１Ａ上で選択したセルについての接続情報等を表示部１１上で容易に確認することができる。
従って、設計者は、セルについての接続情報や接続情報リスト中の論理長を表示部１１上で参照して確認しながら、表示部１１の配置マップ１１Ａ上でセルの実装的な配置を行なうことができる。
【０１４７】
また、セル配置を行なう際、配線時に制限配線長を満足させるために、論理長の段階で各ネット長をチェックしていく必要がある。そこで、本実施例では、あるセルについて接続される各セル間のネット長の接続情報リストを、情報検索部４０の機能により表示部１１に表示させる。つまり、配置マップ１１Ａ上の任意のセルを選択した場合、そのセルと接続される全ネットを検索し、そのネット長をスタイナー木により論理長として求め、リスト上に表示する。
【０１４８】
一旦、接続情報リストが表示されると、セルの移動，検索等が行なわれた場合に自動的にその接続情報リストを更新するモードを、入力部１３から設定できるようになっている。また、この接続情報リストからネット情報を検索し、そのネットを配置マップ１１Ａ上に表示することも可能になっている。また、予め定められた規定に反する論理長を含む接続情報の部分の表示状態を、接続情報リスト上で視覚的に識別可能な状態に切り換えることにより、設計者は、表示部１１上でその接続情報の部分を直ちに確認することもでき、配置変更等の対処を迅速に施すことができる。
【０１４９】
次に、セルをある決まった形状（基本配置パターン）で繰り返して配置マップ１１Ａ上に配置する場合（カタログ配置）の手法について、図２２〜図２５により説明する。このようなカタログ配置を行なう場合には、複数のセルからなる基本配置パターンを予め記憶させておく。
この基本配置パターンの記憶手法としては以下の２通りがある。１つは、セル配置部３７によるセル配置を行ないながら同時に基本配置パターンをスタックする手法であり、もう１つは、配置マップ１１Ａ上に既に配置されているセルを利用して基本配置パターンをスタックする手法である。いずれの手法も、配置マップ１１Ａおよびセル一覧リスト１１Ｂの表示を必要とする。
【０１５０】
セル配置と同時に基本配置パターンをスタックする前者の記憶手法では、図２２および図２３を例に採ると、まず、入力部１３により配置モードをスタックモードに切り換えてから、セル一覧リスト１１Ｂの項目ａ〜ｃのセルを、図２３に示すように、配置マップ１１Ａ上に順に配置する。このとき、セルが配置されると同時に、その配置形状データが基本配置パターンとしてスタックされる。
【０１５１】
このとき、図２４に示すように、スタックモードで最初に配置されたセルを原点とした各セルの相対座標が設定され、図２３，図２４に示す例では、セルａの位置を原点（０，０）とし、セルｂの位置を座標（１，０）とし、セルｃの位置を座標（０，−１）とし、これらの位置データが、図２５に示すように順に基本配置パターンとして設定される。
【０１５２】
基本配置パターンのスタックを終了すると、入力部１３により配置モードを繰り返し配置モードに切り換え、次に配置すべき項目ｄのセルをセル一覧リスト１１Ｂ上で選択し、配置マップ１１Ａ上の▲１▼で示す位置にセルｄを配置すると、カタログ配置部４２の機能により、この位置▲１▼を原点として項目ｅ，ｆのセルも同時に自動配置される。同様にして、項目ｇのセルをセル一覧リスト１１Ｂ上で選択し、配置マップ１１Ａ上の▲２▼で示す位置にセルｇを配置すると、この位置▲２▼を原点として項目ｈ，ｉのセルも同時に自動配置される。
【０１５３】
一方、配置マップ１１Ａ上に既に配置されたセルを利用して基本配置パターンをスタックする後者の記憶手法では、例えば図２３に示すように、３個のセルａ〜ｃが既に配置マップ１１Ａ上に配置されているとすると、まず、入力部１３により配置モードをスタックモードに切り換えてから、配置マップ１１Ａ上の３個のセルａ〜ｃを順次選択する。このようにセルが選択されると、前者の手法と同様に基本配置パターンが作成され、次に配置モードを繰り返し配置モードに切り換え、前述と同様にしてセルの配置を行なう。
【０１５４】
なお、図２３において、セルをａ，ｂ，ｃの順で選択して基本配置パターンを作成した場合、最初に登録されたセルａの位置データを原点（０，０）と定義するので、セルｂ，ｃの位置データは、相対的にみてそれぞれ（１，０），（０，−１）となり、これらの位置データが図２５に示すように基本配置パターンとして保存される。カタログ配置時には、位置データの原点と配置を行なうセルの実座標とからそれぞれのセルの配置位置が割り出される。ここでは、３個のセルにより基本配置パターンを構成する場合について説明しているが、本発明は、この数や形状に限定されるものではない。
【０１５５】
このように、入力部１３から指示して、カタログ配置部４２の機能により、基本配置パターンを配置マップ１１Ａ上に繰り返し配置することで、複数のセルを同一配置形状で複数箇所に配置する必要がある場合に、設計者は、複数のセルを一々配置することなく、一つの基本配置パターンとして配置を指示することができ、回路設計の高速化に大きく寄与する。
【０１５６】
さて、設計対象回路の論理設計を完了しさらにセルの配置および論理長段階でのディレイ計算を完了した段階で、ディレイ値を改善するためにセルを移動した際、本実施例では、移動したセルにより影響を受けたネットのパスを自動的にサーチし、スピード解析部１６のディレイ計算部４５によりディレイの再計算を行なう。
【０１５７】
その再計算結果を利用し、スピード解析部１６で、再計算前のディレイと再計算後のディレイとを比較しながら、ディレイ値の計算をリアルタイムで行ない、その表示を表示部１１の配置マップ１１Ａ上で行なっていく。
例えば図２６（ａ）に示すように、４個のセルａ〜ｄを接続するパスが存在している時に、セル移動部３９によりセルｂを図２６（ｂ）に示すように移動すると、そのセルｂの移動後に、図２６（ｂ）に示すような４個のセルａ〜ｄを接続する新たなパスのディレイを再計算する。なお、セルｂの移動により実際にディレイ値が変化するのは、図２６（ｂ）の太線表示の部分である。
【０１５８】
このように、レイアウト設計部１５とスピード解析部１６とを連係させることにより、実装的な配置や配線を行なうと、直ちにその評価をスピード解析によって行なえ、ターンアラウンドタイムが短縮され、ＬＳＩやプリント板等の回路設計の高速化に寄与する。
なお、設計対象回路の論理設計を完了し、レイアウト設計部１５により実装的なセル配置を行なっている途中の段階で、今までの配置データが、データベース１０に保存されるほかに、本実施例では、入力部１３から指示することで、外部ファイル書込部１８により、テキスト形式で外部ファイル１８Ａに書き込まれ、配置データを外部ファイルに保存したり退避させたりすることができる。
【０１５９】
このとき、配置データセーブのコマンドが入力部１３から入力された時点で、主記憶（データベース１０）上に存在する最新の配置情報を取り出して、セルの種類，セルの配置位置，インデックス等をテキスト形式にして、指定された外部ファイル１８Ａに書き込む。これにより、万一、プログラム障害等の非常事態が発生した時に配置データを容易に復元することができる。
【０１６０】
（ｆ）スピード解析時の表示状態の説明
ここでは、図２７，図２８により、図７のステップＳ９および図８のステップＳ１９にて行なわれるスピード解析時の表示状態（スピード解析部１６の動作）について説明する。
図２７は、スピード解析時の表示動作を説明するためのもので、この図２７に示すように、スピード解析部１５によるスピード解析の実行時に、入力部１３からの指示により配置マップ１１Ａ（▲１▼）上でセルのピン（端子）を指定すると、パストレース部４６により、指定ピンに接続される配線パスが指定ピンからトレースされる。
【０１６１】
そして、トレースされた配線パスのディレイ計算結果（ディレイ計算部４５による計算結果）が、パスディレイ表示制御部４７により、パスディレイリストとして配置マップ１１Ａ（▲２▼）上に表示される。これにより、設計者は、入力部１３を操作してセルのピンを指定するだけで、表示部１１上でその指定ピンについての配線パスのディレイ計算結果を参照・確認することができる。
【０１６２】
このとき、設計者が、入力部１３を操作し、配置マップ１１Ａ（▲２▼）に表示されたパスディレイリスト上で配線パスを指定することで、その配線パスについてのルートマップが、ルートマップ表示制御部４８により配置マップ１１Ａ（▲３▼）に表示される。従って、設計者は、そのルートマップを参照して、指定配線パスのルートのほか、指定配線パス上の各ピンにおけるディレイおよび波形を参照・確認することができる。
【０１６３】
ルートマップのより詳細な表示例を図２８に示す。本実施例のスピード解析部１６では、クリティカルパス（信号伝播の最も遅いパス）を発見するために、パストレース部４６により、任意のピンについてフォワードトレースおよびバックワードトレースを行なえるようになっており、ソースピンからターゲットピンまでの間のパスディレイリストがパスディレイ表示制御部４７により表示される。そして、このパスディレイリスト上で選択されたパスについて、ルートマップ表示制御部４８により、信号波形の遷移，ネットの配線長，ゲートやネットのディレイ，ソースピンからの積算ディレイ，ファンイン／ファンアウト数等を含むパスのルートマップが、図２８に示すように表示される。
【０１６４】
これにより、設計者は、クリティカルパス等を視覚的に容易に特定することができ、どのネットまたはゲートのディレイを改善すればよいのかを視覚的に明確に且つ直ちに判断できる。
さらに、設計者が、入力部１３を操作し、配置マップ１１Ａ（▲３▼）に表示されたルートマップ上でゲートもしくはネットを指定することで、そのゲートやネットの実装的な配置状態および配線状態（ワイヤリングデータ）が、実装データ表示制御部４９により配置マップ１１Ａ（▲４▼）上で強調的に表示されるので、設計者は、指定したゲートやネット（注目するパス）についての実装データが配置マップ１１Ａ（▲４▼）上の何処に存在するかを直ちに認識することができる。
【０１６５】
（ｇ）配線寄生容量コード化手法及びコード化結果の表示状態の説明
ここでは、図６，図２９により、配線寄生容量コード化手法及びコード化結果の表示状態、つまり、配線寄生容量マップ表示制御部１９の動作について説明する。
図６により説明した通り、本実施例では、配線寄生容量コード化部５４により、レイアウト設計部１５による配置結果および配線結果がデータベース１０から読み出され、コード化条件データベース５３のコード化条件に照らし合わせることで、設計対象回路上の配線寄生容量がコード化され、そのコード情報は、配線寄生容量コード化部５４からデータベース１０に一旦格納される。
【０１６６】
そして、設計者が、入力部１３から指示して配線寄生容量マップの表示要求を行なった場合には、表示受付部５６を介して配線寄生容量コード表示制御部５５が駆動される。
この配線寄生容量コード表示制御部５５により、現在レイアウト情報を表示している配置マップ１１Ａ上の各点についての配線寄生容量のコード情報がデータベース１０から取り出され、各点のコードに対応した図形あるいは文字，シンボル，背景の色等が各点の付近にスーパインポーズによりレイアウト情報とともにマップ表示される。
【０１６７】
このような配線寄生容量マップの表示は、配線設計等の操作とは独立しており、配線設計操作には影響を与えないので、設計者は容量コードマップを参照しながら、通常の配線，セル配置，セル削除，セル移動などの操作を行なうことができる。
ここで、図２９に、配線寄生容量コード化結果の配置マップ上での表示例を具体的に示す。図２９において、１１Ａは配線寄生容量マップをスーパインポーズされた配置マップであり、１１Ｃは表示部１１上に表示され配線寄生容量を示すコード情報を理解するためのデータを表示する容量コードマップである。
【０１６８】
この図２９に示す例では、配置マップ１１Ａ上の各点に、Ａ〜Ｄの配線寄生容量に関するコード情報がスーパインポーズされ、これらのコード情報Ａ〜Ｄの具体的な内容が、容量コードマップ１１Ｃ上に表示されている。例えば、コード情報Ａは、その位置が他の配線と隣接する位置であることを示し、コード情報Ｂは、その位置が他層の配線と交差する位置であることを示し、コード情報Ｃは、その位置が他の配線と隣接するとともに他層の配線と交差する位置であることを示し、コード情報Ｄは、他の配線の影響は受けない位置であることを示している。
【０１６９】
以上のように、配線寄生容量に関するコード情報が、配線寄生容量コード表示制御部５５により、表示部１１上の設計対象回路の配置マップ１１Ａ上に重ねて表示されるので、設計者は、配線処理時に、配置マップ１１Ａ上に重畳表示された配線寄生容量についてのコード情報を参照して配線寄生容量を意識でき、信号伝播速度の遅い配線についての高速化配線処理を効率よく行なうことができる。
【０１７０】
このように、本発明の一実施例によれば、一つのシステム内で、論理設計部１４，レイアウト設計部１５およびスピード解析部１６を連係させて回路設計を実行できるので、ターンアラウンドタイムを短縮してＬＳＩやプリント板等の回路設計を大幅に高速化することができるのである。
【０１７１】
【発明の効果】
以上詳述したように、本発明の会話型回路設計装置によれば、一つのシステム内で、論理設計手段，レイアウト設計手段およびスピード解析手段を連係させて回路設計を実行できるので、ターンアラウンドタイムを短縮してＬＳＩやプリント板等の回路設計を大幅に高速化できる効果がある。
【０１７２】
より具体的には、論理設計手段（論理回路付加部）とレイアウト設計手段とにより、信号分配回路についての論理設計と、その信号分配回路を付加される論理構成要素のレイアウト設計とを並行して進めることができ、信号分配回路の実装的な配置を短時間で決定でき、回路設計の高速化に寄与する。また、論理設計手段（構成情報決定部）とレイアウト設計手段とにより、診断容易化回路についての論理設計と、その診断容易化回路を付加される論理構成要素のレイアウト設計とを並行して進めることができ、診断容易化回路の実装的な配置を短時間で決定でき、回路設計の高速化に寄与する。さらに、レイアウト設計手段とスピード解析手段とにより、実装的な配置や配線を行なうと、直ちにその評価をスピード解析によって行なえ、ターンアラウンドタイムが短縮され、ＬＳＩやプリント板等の回路設計の高速化に寄与する。またさらに、レイアウト設計手段による配線処理中の各時点で設計対象回路上の配線寄生容量を、コード情報として、設計対象回路の配置マップ上に重ねて表示できるので、設計者は、配線処理時に、配置マップ上の各位置における配線寄生容量をコード情報に基づいて直ちに認識でき、信号伝播速度の遅い配線についての高速化配線処理を効率よく行なえる利点もある。
【０１７３】
このとき、信号分配回路の最終段仮定位置，グループ分けされた複数の論理構成要素グループ，前記最終段仮定位置から各論理構成要素までの予想配線長，論理回路付加部により付加された信号分配回路など、回路設計上の各種情報を表示することにより、設計者は、表示データを参照して設計状況を把握でき、また、その表示データに応じた各種要求を行なうことにより、グループ分け，前記最終段仮定位置，論理構成要素の配置位置や信号分配回路の変更を行なえ、表示データに基づく判断を直ちに回路設計に反映させることができる。
【０１７５】
このとき、診断容易化回路の構成情報を表示することにより、設計者は、表示データを参照して設計状況を把握でき、また、その表示データに応じて構成情報の変更要求を行なうことにより、構成情報を変更でき、表示データに基づく判断を直ちに回路設計に反映させることができる。
ところで、実装的な配置や配線の決定時に、各論理構成要素間における配線の混雑度を算出して表示することにより、設計者は、混雑度を参照して、配置状態の判断や配線成功率の見積りを詳細に解析でき、回路設計を効率のよく行なうことができる。そして、設計者は、混雑度を参照して各論理構成要素の配置の変更要求を行なうことにより、混雑度に応じて論理構成要素の配置を変更でき、混雑度に基づく判断を直ちに回路設計に反映させることができる。
【０１７６】
また、実装的な配置処理時に、設計対象回路の配置マップと論理構成要素一覧リストとを表示することにより、設計者は、論理構成要素一覧リストにおける配置対象の論理構成要素を確認・把握しながら、配置マップ上への論理構成要素の実装的な配置や、配置マップ上に一旦配置した論理構成要素の削除，移動を行なうことができる。従って、論理構成要素間の接続状況を配置マップ上で視覚的に追いながら、論理構成要素一覧リストを参照して各種処理を行なうことで、会話形式の回路設計を有効に行なえる。
【０１７７】
さらに、選択した論理構成要素の個体情報や接続情報を配置マップ上に表示することにより、設計者は、選択した論理構成要素についての情報を参照して確認しながら、表示部の配置マップ上で論理構成要素の実装的な配置を行なえ、会話形式の回路設計を有効に行なうことができる。このとき、規定に反する論理長を含む接続情報の部分の表示状態が、視覚的に識別可能な状態に切り換えられるため、設計者は、その接続情報の部分を直ちに確認でき、配置変更等の対処を迅速に施すことができる。
【０１７８】
また、設計者は、複数の論理構成要素を一つの基本配置パターンとして配置指示するだけで、複数の論理構成要素を同一配置形状で複数箇所に配置することができ、回路設計の高速化に大きく寄与する。
なお、実装的な配置の実行中に、配置データがテキスト形式で外部ファイルに書き込まれ、配置データを外部ファイルに保存したり退避させたりすることができるので、プログラム障害等の非常時に配置データを容易に復元できる利点もある。
【０１８０】
また、スピード解析手段によるスピード解析の実行時に、指定した論理構成要素のピンについてのパスディレイリスト，ルートマップ，実装データを表示することにより、設計者は、クリティカルパス（信号伝播の最も遅いパス）等を視覚的に容易に特定することができ、設計対象回路上でどの部分を改善すればよいか等を直ちに判断できるほか、注目するパスについての実装データが配置マップ上の何処に存在するかを強調表示によって直ちに認識することができる。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例としての会話型回路設計装置を示すブロック図である。
【図３】本実施例の配置部の構成を詳細に示すブロック図である。
【図４】本実施例のスピード解析部の構成を詳細に示すブロック図である。
【図５】本実施例の配線率評価部の構成を詳細に示すブロック図である。
【図６】本実施例の配線寄生容量マップ表示制御部の構成を詳細に示すブロック図である。
【図７】本実施例の全体的な動作の流れを説明するためのフローチャートである。
【図８】本実施例の全体的な動作の流れを説明するためのフローチャートである。
【図９】一般的なクロック分配回路もしくはリセット分配回路の例を示す図である。
【図１０】セルのグループ分け結果の表示例を示す図である。
【図１１】一般的なスキャンチェーン方式の診断容易化回路を示すブロック図である。
【図１２】一般的なアドレススキャン方式の診断容易化回路を示すブロック図である。
【図１３】スキャンチェーン方式の診断容易化回路を構成する場合のセル接続順序の表示例を示す図である。
【図１４】配線率評価結果の配置マップ上での表示例を示す図である。
【図１５】ある層における禁止ラインおよび信号ラインの配線例を示す図である。
【図１６】配線率評価結果の他の表示例を示す図である。
【図１７】（ａ）はセル一覧リストの表示例を示す図、（ｂ）は配置マップ上での表示例を示す図である。
【図１８】範囲指定によるセルの移動時または削除時の配置マップ上での表示例を示す図である。
【図１９】範囲指定によるセルの交換時の配置マップ上での表示例を示す図である。
【図２０】配置情報検索時の配置マップ上での表示例を示す図である。
【図２１】（ａ），（ｂ）はネット表示状態でのセルの移動例を示す図である。
【図２２】カタログ配置を説明すべくセル一覧リストの表示例を示す図である。
【図２３】カタログ配置を説明するための図である。
【図２４】カタログ配置処理時のセルの相対座標を説明するための図である。
【図２５】カタログ配置処理時の各セルの位置データを示す図である。
【図２６】（ａ），（ｂ）はセル移動に伴うディレイの再計算例を説明するための図である。
【図２７】スピード解析時の表示動作を説明するための図である。
【図２８】スピード解析時の配置マップ上での表示例を示す図である。
【図２９】配線寄生容量コード化結果の配置マップ上での表示例を示す図である。
【図３０】従来の会話型回路設計の処理の流れを説明するためのフローチャートである。
【符号の説明】
１  会話型回路設計装置本体
２  表示部
３  入力部
４  論理設計手段
５  レイアウト設計手段
６  スピード解析手段
１０  データベース
１１  表示部
１１Ａ  配置マップ
１１Ｂ  セル一覧リスト（論理構成要素一覧リスト）
１１Ｃ  容量コードマップ
１２  表示制御部
１３  入力部
１４  論理設計部
１５  レイアウト設計部
１６  スピード解析部
１７  配線率評価部
１８  外部ファイル書込部
１８Ａ  外部ファイル
１９  配線寄生容量マップ表示制御部
２０  製造データ作成部
２１  論理回路作成部
２２  論理回路付加部
２３  構成情報決定部
２４  論理回路変更受付部
２５  付加回路変更受付部
２６  構成情報変更受付部
２７  配置部
２８  配線部
２９  グルーピング部
３０  セル配置変更受付部
３１  配線変更受付部
３２  グルーピング変更受付部
３３  最終段配置変更受付部
３４  配線高速化処理部
３５  レイアウトチェック部
３６  レイアウトエラー自動回避部
３７  セル配置部
３８  セル削除部
３９  セル移動部
４０  情報検索部
４１  リスト操作部
４２  カタログ配置部
４３  配置変更検出部
４４  配線情報変更部
４５  ディレイ計算部
４６  パストレース部
４７  パスディレイ表示制御部
４８  ルートマップ表示制御部
４９  実装データ表示制御部
５０  仮配線作成部
５１  混雑度計算部
５２  グラフ作成部
５３  コード化条件データベース
５４  配線寄生容量コード化部
５５  配線寄生容量コード表示制御部
５６  表示受付部
６０  ドライバ（信号源）
６１  バッファ
６２  セル（フリップフロップ）
６３  デコーダ
６４  ＯＲゲート
【図１】
0004000198.tif 000002
【図２】
0004000198.tif 000003
【図３】
0004000198.tif 000004
【図４】
0004000198.tif 000005
【図５】
0004000198.tif 000006
【図６】
0004000198.tif 000007
【図７】
0004000198.tif 000008
【図８】
0004000198.tif 000009
【図９】
0004000198.tif 000010
【図１０】
0004000198.tif 000011
【図１１】
0004000198.tif 000012
【図１２】
0004000198.tif 000013
【図１３】
0004000198.tif 000014
【図１４】
0004000198.tif 000015
【図１５】
0004000198.tif 000016
【図１６】
0004000198.tif 000017
【図１７】
0004000198.tif 000018
【図１８】
0004000198.tif 000019
【図１９】
0004000198.tif 000020
【図２０】
0004000198.tif 000021
【図２１】
0004000198.tif 000022
【図２２】
0004000198.tif 000023
【図２３】
0004000198.tif 000024
【図２４】
0004000198.tif 000025
【図２５】
0004000198.tif 000026
【図２６】
0004000198.tif 000027
【図２７】
0004000198.tif 000028
【図２８】
0004000198.tif 000029
【図２９】
0004000198.tif 000030
【図３０】
0004000198.tif 000031