(57)【要約】【課題】小型で且つ低消費電力の受信回路の実現。【解決手段】ローカル信号を生成するローカル信号生成回路30と、ローカル信号の周波数ｆLOに近似した周波数ｆRXのテスト信号を生成するテスト信号生成回路40と、を有し、テスト信号生成回路は、テスト信号を生成する発振器41と、ローカル信号と発振器の出力とをミキシングし、ローカル信号と前記発振器の出力の差信号である低周波数信号を生成するミキサ42と、ミキサの出力する低周波数信号とリファレンス信号Ｒefdとの位相差を検出する位相比較器43と、位相比較器の出力から低周波数成分を抽出するフィルタ44と、を有し、フィルタの出力で発振器の発振周波数を制御する受信回路。【選択図】図４
2016167759.tif 000002
【特許請求の範囲】
【請求項１】
ローカル信号を生成するローカル信号生成回路と、
前記ローカル信号の周波数に近似した周波数のテスト信号を生成するテスト信号生成回路と、を有し、
前記テスト信号生成回路は、
前記テスト信号を生成する発振器と、
前記ローカル信号と前記発振器の出力とをミキシングし、前記ローカル信号と前記発振器の出力の差信号である低周波数信号を生成するミキサと、
前記ミキサの出力する前記低周波数信号とリファレンス信号との位相差を検出する位相比較器と、
前記位相比較器の出力から低周波数成分を抽出するフィルタと、を有し、
前記フィルタの出力で前記発振器の発振周波数を制御する、ことを特徴とする受信回路。
【請求項２】
前記ローカル信号生成回路は、前記ローカル信号を分周したローカル分周信号と原リファレンス信号の位相比較結果に応じてフィードバック制御を行い、
前記リファレンス信号は、前記ローカル分周信号をさらに分周した信号である請求項１に記載の受信回路。
【請求項３】
前記ローカル信号生成回路は、前記ローカル信号を分周したローカル分周信号と原リファレンス信号の位相比較結果に応じてフィードバック制御を行い、
前記リファレンス信号は、前記原リファレンス信号を分周した信号である請求項１に記載の受信回路。
【請求項４】
前記テスト信号生成回路は、前記発振器の出力する前記テスト信号の周波数を、前記ローカル信号の周波数に対して低くするか高くするかの一方に初期設定する初期設定回路を有する請求項１から３のいずれか１項に記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路に関する。
【背景技術】
【０００２】
無線機器においては、受信特性を随時測定し、測定した受信特性に基づいて自己補正を行い、低消費電力で高い性能、高い安定性を実現することが行われる。そのため、無線機器の受信回路に、テスト信号を発生するテスト信号生成回路を設け、発生したテスト信号を受信回路に供給する。このようなテスト信号生成回路を有する受信回路を、受信Built-In-Self-Test(BIST)回路と称する。
【０００３】
受信回路では、受信信号と共に受信信号に近い周波数のローカル信号をミキサに供給し、ミキサでベースバンド処理することにより伝送信号成分を抽出する。受信特性を検査するためには、受信信号を模擬した信号を別途生成し、アンテナ直近から入力する必要がある。
【０００４】
そこで、ローカル信号を生成するローカル信号生成回路に類似した構成を有するテスト信号生成回路を搭載し、カプラ等を用いてアンテナ直近からテスト信号を入力する。テスト信号は、受信回路で受信され、ベースバンド処理される。これにより、受信利得、位相変化等の測定が行える。
【０００５】
一般に、ローカル信号生成回路およびテスト信号生成回路は、ＰＬＬ回路で構成され、それぞれの分周比を変化させることにより、出力周波数を制御する。例えば、ＶＣＯ（電圧制御発振器）で発振した信号を分周し、この分周信号とリファレンス信号を位相比較してフィードバックする。これにより、分周信号の周波数がリファレンス信号の周波数と等しくなるようにフィードバックが掛かる。フィードバックループが安定すると、ＶＣＯの出力周波数は一定となる。
【０００６】
テスト信号の周波数はローカル信号と異なっている必要がある。したがって、ローカル信号源とは別に、テスト信号生成用の信号源をもう１つ搭載し、各信号源内に搭載された分周器を異なる分周比に制御する必要がある。このため、テスト信号生成回路は、消費電力および回路面積の増大を招いていた。特に、テスト信号生成回路に設ける分周回路は、出力周波数からリファレンス周波数に変換する必要があり、高速動作が必要であるとともに、非常に大きな分周比が必要になる。そのため、テスト信号生成回路に設ける分周回路は、回路規模が大きく、消費電力も大きなものであった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１３０１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
受信回路に搭載するテスト信号生成回路の回路規模および消費電力を低減する事が望まれていた。
【課題を解決するための手段】
【０００９】
本発明の第１の態様の受信回路は、ローカル信号を生成するローカル信号生成回路と、ローカル信号の周波数に近似した周波数のテスト信号を生成するテスト信号生成回路と、を有する。テスト信号生成回路は、テスト信号を生成する発振器と、ミキサと、位相比較器と、フィルタと、を有する。ミキサは、ローカル信号と前記発振器の出力とをミキシングし、ローカル信号と発振器の出力の差信号である低周波数信号を生成する。位相比較器は、ミキサの出力する低周波数信号とリファレンス信号との位相差を検出する。フィルタは、位相比較器の出力から低周波数成分を抽出する。フィルタの出力で発振器の発振周波数を制御する。
【発明の効果】
【００１０】
実施形態によれば、小型で且つ低消費電力の受信回路が実現される。
【図面の簡単な説明】
【００１１】
【図１】図１は、無線機器の受信回路の基本構成を示す図である。
【図２】図２は、テスト信号生成回路を搭載し、受信特性検査を可能にした受信回路の一般的な構成を示す図である。
【図３】図３は、ローカル信号生成回路（ＰＬＬ−ＬＯ）およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）の回路構成を示す図である。
【図４】図４は、第１実施形態の受信回路におけるローカル信号生成回路（ＰＬＬ−ＬＯ）およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）の構成を示す回路図である。
【図５】図５は、ＰＬＬ−ＬＯおよびＰＬＬ−ＴＥＳＴのＶＣＯの一例を示す回路図である。
【図６】図６は、ＰＬＬ−ＬＯの分周回路の一例を示すブロック図である。
【図７】図７は、他の回路要素の回路図であり、（Ａ）がフィルタの回路図、（Ｂ）が位相比較器（ＰＤ）の回路図、および（Ｃ）がミキサの回路図である。
【図８】図８は、リファレンス分周回路の回路例を示す図である。
【図９】図９は、図３の受信回路と図４の第１実施形態の受信回路における各部の消費電力の構成比を示す図である。
【図１０】図１０は、第２実施形態の受信回路におけるローカル信号生成回路（ＰＬＬ−ＬＯ）およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）の構成を示す回路図である。
【図１１】図１０は、第３実施形態の受信回路におけるローカル信号生成回路（ＰＬＬ−ＬＯ）およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
実施形態の受信回路について説明する前に、一般的な無線機器の受信回路について説明する。
図１は、無線機器の受信回路の基本構成を示す図である。
【００１３】
受信回路は、アンテナ１１と、リニアアンプ(Linear Amplifier: LA)１２と、ＰＬＬ(Phase Locked Loop)回路１３と、ミキサ１４と、中間周波数(Intermediate Frequency: IF)アンプ１５と、ベースバンド信号処理回路１６と、を有する。アンテナ１１は、無線送信機から送信された電波信号を受信する。ここでは、電波信号としてミリ波信号を利用する場合を例として説明する。リニアアンプ１２は、アンテナ１１からの高周波数信号を増幅する。ＰＬＬ回路１３は、受信動作のためのローカル信号を発生する。ミキサ１４は、リニアアンプ１２で増幅された高周波数信号とローカル信号をミキシングして中間周波数（ＩＦ）信号を生成する。ＩＦアンプ１５は、ＩＦ信号を増幅する。
【００１４】
ベースバンド信号処理回路１６は、Ａ／Ｄ変換回路１７と、信号処理部１８と、を有する。Ａ／Ｄ変換回路１７は、ＩＦ信号をデジタル信号に変換してベースバンド信号データを生成する。信号処理部１８は、ベースバンド信号データをデジタル処理して受信データを取得する。
【００１５】
図１に示した受信回路の基本構成は広く知られているので、これ以上の説明は省略する。なお、以下に説明する実施形態の受信回路は、図１の無線機器の受信回路等に使用される回路である。
【００１６】
図１に示すように、通常の受信動作のため、ミキサ１４にＰＬＬ回路１３で生成されたローカル信号が供給される。受信特性を検査するためには、受信信号を模擬した信号を別途生成し、アンテナ直近から入力する必要がある。そのため、一般には、ローカル信号を生成するＰＬＬ回路と同等のテスト信号発生回路を搭載し、カプラ等を用いてアンテナ直近からテスト信号を入力する。テスト信号は、通常の受信回路で受信され、ベースバンド処理することにより、受信利得、位相変化を得ることができる。
【００１７】
図２は、テスト信号生成回路を搭載し、受信特性検査を可能にした受信回路の一般的な構成を示す図である。
【００１８】
図２に示す受信回路は、テスト信号生成回路１９を設けたこと、およびテスト信号をアンテナ直近から入力することが図１の受信回路と異なり、他の部分は同じである。テスト信号生成回路１９は、ＰＬＬ回路で形成される。以下、図２に示すように、ローカル信号を生成するＰＬＬ回路１３をＰＬＬ−ＬＯで表し、テスト信号生成回路１９をＰＬＬ−ＴＥＳＴで表す。
【００１９】
図３は、ローカル信号生成回路（ＰＬＬ−ＬＯ）１３およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）１９の回路構成を示す図である。
【００２０】
ＰＬＬ−ＬＯ１３は、ＶＣＯ（電圧制御発振器）２１Ａと、分周回路２２Ａと、位相比較器（ＰＤ）２３Ａと、フィルタ２４Ａと、を有する。ＶＣＯ２１Ａは、制御電圧に応じた周波数で発振し、周波数ｆLOのローカル信号を出力する。分周回路２２Ａは、ＶＣＯ２１Ａの出力するローカル信号を１／Ｎ1に分周し、周波数ｆd1＝ｆLO／Ｎ1の分周信号を生成する。リファレンス信号源２０は、周波数ｆrefの原リファレンス信号Ｒｅｆを出力する。ＰＤ２３Ａは、リファレンス信号源２０からのリファレンス信号Ｒｅｆと分周信号の位相を比較して、位相差信号を出力する。フィルタ２４Ａは、位相差信号の低周波数成分を抽出して制御電圧Ｖcntlを生成し、ＶＣＯ２１Ａに出力する。ＰＬＬ−ＬＯ１３では、分周信号の周波数が原リファレンス信号の周波数と等しくなるようにフィードバックが掛かり、フィードバックループが安定すると、ＶＣＯ２１Ａの発振周波数であるローカル信号の周波数ｆLO＝ｆd1×Ｎ1＝ｆref×Ｎ1となる。ＰＬＬ−ＬＯ１３では、分周比を変化させることにより、出力するローカル信号の周波数を制御する。
【００２１】
ＰＬＬ−ＴＥＳＴ１９は、ＶＣＯ２１Ｂと、分周回路２２Ｂと、ＰＤ２３Ｂと、フィルタ２４Ｂと、を有し、ＰＬＬ−ＬＯ１３と同様のフィードバックループを形成し、出力するテスト信号の周波数ｆRX＝ｆd2×Ｎ2＝ｆref×Ｎ2となる。ローカル信号の周波数ｆLOとテスト信号の周波数ｆRXは、近似しているが異なっている必要があり、Ｎ1＝1530.00であるのに対して、Ｎ12＝1530.02にする。図３に示した例では、ｆref＝50MHzであり、Ｎ1＝1530.00であるから、ｆLO＝50MHz×1530＝76.500GHzとなる。これに対して、Ｎ2＝1530.02であるから、ｆLO＝50MHz×1530.02＝76.501GHzとなる。
【００２２】
上記のように、テスト信号の周波数はローカル信号の周波数と異なっている必要があるため、ローカル信号生成回路とは別に、テスト信号生成回路を別に搭載し、それぞれに搭載された分周器を異なる分周比に制御する必要がある。ローカル信号生成回路は、回路規模の大きな、消費電力の大きな回路であり、このような回路を２つ分搭載することが、消費電力、回路面積の増大を招いていた。特に、分周回路は、出力周波数（例えば80GHz）から原リファレンス周波数（例えば50MHz）に変換する非常に大きな分周比が必要であり、さらに高速動作が必要である。そのため、回路規模および消費電力が大きなものであった。
【００２３】
以下に説明する実施形態の受信回路は、無線機器の受信回路に使用され、簡易な回路構成で受信特性の自己補正を行い、低消費電力で高い性能、高い安定性を実現するものである。
【００２４】
図４は、第１実施形態の受信回路におけるローカル信号生成回路（ＰＬＬ−ＬＯ）およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）の構成を示す回路図である。
【００２５】
第１実施形態の受信回路は、図２に示したような無線機器の受信回路として使用される。第１実施形態の受信回路は、リファレンス信号源２０と、ローカル信号生成回路（ＰＬＬ−ＬＯ）３０と、テスト信号生成回路（ＰＬＬ−ＴＥＳＴ）４０と、を有する。リファレンス信号源２０は、周波数ｆrefの原リファレンス信号Ｒｅｆを出力する。
【００２６】
ＰＬＬ−ＬＯ３０は、ＶＣＯ３１と、分周回路３２と、位相比較器（ＰＤ）３３と、フィルタ３４と、を有し、分周回路３２の分周比Ｎ1を変化することにより、出力するローカル信号の周波数ｆLOを変化させる。言い換えれば、ＰＬＬ−ＬＯ３０は、図３のＰＬＬ−ＬＯ１３と同様のフィードバックループを形成する。
【００２７】
ＰＬＬ−ＴＥＳＴ４０は、ＶＣＯ４１と、ミキサ４２と、位相比較器（ＰＤ）４３と、フィルタ４４と、リファレンス分周回路４５と、を有する。ＶＣＯ４１は、制御電圧Ｖcntlに応じた周波数で発振し、周波数ｆRXのテスト信号を出力する。ミキサ４２は、ＰＬＬ−ＬＯ３０のＶＣＯ３１の出力するローカル信号とテスト信号をミキシングして、低周波数信号ＩＦdを生成する。低周波数信号ＩＦdの周波数ｆd2は、テスト信号の周波数ｆRXとローカル信号の周波数ｆLOの差の絶対値である。すなわち、ｆd2＝｜ｆRX−ｆLO｜である。ｆRX＝76.501GHz、ｆLO＝76.500GHzとすると、ｆd2＝1MHzである。
【００２８】
リファレンス分周回路４５は、ＰＬＬ−ＬＯ３０の分周回路３２の出力する分周信号を、低周波数信号ＩＦdの周波数ｆd2近くまでさらに分周し、リファレンス信号Ｒefdを生成する。ここでは、分周回路３２の出力する分周信号の周波数は、原リファレンス信号の周波数と同じ50MHzであり、リファレンス分周回路４５の分周比Ｐを５０．００とすると、リファレンス信号Ｒefdの周波数ｆoffsetは１ＭＨｚである。したがって、リファレンス信号Ｒefdの周波数ｆoffsetは、低周波数信号ＩＦdの周波数ｆd2に近い周波数になる。
【００２９】
ＰＤ４３は、リファレンス信号Ｒefdと低周波数信号ＩＦdの位相を比較し、比較結果である位相差信号を生成する。フィルタ４４は、位相差信号から低周波数成分を抽出して、電圧制御信号Ｖcntlを生成して、ＶＣＯ４１に供給する。
【００３０】
ＰＬＬ−ＴＥＳＴ４０では、ＶＣＯ４１と、ミキサ４２と、ＰＤ４３と、フィルタ４４とにより、低周波数信号ＩＦdとリファレンス信号Ｒefdの位相を比較してフィードバックするＰＬＬ回路が形成される。このＰＬＬ回路では、ＩＦdの周波数ｆd2がＲefdの周波数ｆoffsetと等しくなるようにフィードバックが掛かる。フィードバックループが安定すると、ＶＣＯ４１の出力するテスト信号の周波数ｆRXはローカル信号の周波数ｆLOをｆoffset分オフセットした信号になる。すなわち、ｆRX＝ｆLO＋ｆoffsetとなる。ＰＬＬ−ＬＯ４０では、リファレンス分周回路４５の分周比を変化させることにより、出力するテスト信号の周波数を制御する。
【００３１】
図５は、ＰＬＬ−ＬＯ３０のＶＣＯ３１およびＰＬＬ−ＴＥＳＴ４０のＶＣＯ４１の一例を示す回路図である。この電圧制御発振器は、インダクタＬ１とトランジスタＴＲ１の直列回路と、Ｌ２とＴＲ２の直列回路と、を有し、２つの直列回路が差動対を形成する。ＴＲ１とＴＲ２のソースを共通に接地し、Ｌ１とＬ２の端子をＶＣＣに共通に接続する。Ｌ１とＴＲ１の接続ノード（ＴＲ１のドレイン）とＬ２とＴＲ２の接続ノード（ＴＲ２のドレイン）間に容量Ｃ１とＣ２を直列に接続し、Ｃ１とＣ２の接続ノードに制御電圧Ｖcntlを供給する。Ｌ１とＴＲ１の接続ノードおよびＬ２とＴＲ２の接続ノードから発振信号が出力される。
【００３２】
図５のＶＣＯ回路は広く知られているのでこれ以上の説明は省略する。なお、図５のＶＣＯ回路は一例であり、実施形態で使用されるＶＣＯはこれに限定されるものではない。
【００３３】
図６は、ＰＬＬ−ＬＯ３０の分周回路３２の一例を示すブロック図である。
分周回路３２は、パルススワロ型プログラマブル分周器と呼ばれるもので、デュアルモジュラスプリスケーラ５１と、パルスカウンタ５２と、スワロカウンタ５３と、を有する。デュアルモジュラスプリスケーラ５１は、入力信号の１／Ｎまたは１／（Ｎ＋１）の周波数の信号を生成して出力する回路であり、１／Ｎと１／（Ｎ＋１）のいずれの周波数の信号を出力するかは、スワロカウンタ５３からの出力により制御される。
【００３４】
パルスカウンタ５２は、デュアルモジュラスプリスケーラ５１から受け取った入力信号のパルス数をカウントするプログラマブルカウンタであり、カウント数Ｐは外部から設定され、設定されたカウント数Ｐをカウントすると、出力信号（ＯＵＴ）を変化させる。パルスカウンタ５２は、カウント数Ｐのカウントを完了すると、自動的に次のカウント数Ｐのカウントを開始する。
【００３５】
スワロカウンタ５３は、デュアルモジュラスプリスケーラ５１から受け取った入力信号のパルス数をカウントするプログラマブルカウンタであり、カウント数Ｓは外部から設定される。スワロカウンタ５３は、カウント数Ｓのカウントを完了すると、カウンタ動作を停止し、出力は低（Ｌｏｗ）を維持する。スワロカウンタ５３は、パルスカウンタ５２の出力信号の変化に応じて、カウンタ動作を再開(Reload)する。
【００３６】
図６の分周回路３２で得られるトータル分周比Ｎtotは、Ｎtot＝Ｎ・Ｐ＋Ｓである。このように、分周回路３２では、Ｎ、ＰおよびＳを適宜設定することにより、所望の分周比が得られる。
【００３７】
例えば、デュアルモジュラスプリスケーラ５１でＮ＝１６、Ｎ＋１＝１７に設定し、パルスカウンタ５２を７ビットプログラマブルカウンタとし、スワロカウンタ５３を４ビットプログラマブルカウンタとする。パルスカウンタ５２に設定するカウント数Ｐ＝９６、スワロカウンタ５３に設定するカウント数Ｓ＝４とすると、トータル分周比Ｎtotは、Ｎtot＝１６・4９６＋４＝１５４０となる。原リファレンス信号Ｒｅｆの周波数ｆref＝50MHzのとき、ｆLO＝Ｎtot・ｆref＝1540×50MHz＝77.000GHzとなる。
【００３８】
図６の分周回路は広く知られているのでこれ以上の説明は省略する。なお、図６の分周回路は一例であり、実施形態で使用される分周回路はこれに限定されるものではない。
【００３９】
図７は、他の回路要素の回路図であり、（Ａ）がフィルタ３４，４４の回路図、（Ｂ）が位相比較器（ＰＤ）３３，４３の回路図、および（Ｃ）がミキサ４２の回路図である。
図７の（Ａ）のフィルタは、抵抗と容量を組み合わせた３次ループフィルタである。図７の（Ｂ）は、ＸＯＲ論理回路であり、簡易なＰＤとして一般的に広く使用され、ＸＯＲの一方の入力Ｒｅｆにリファレンス信号（または原リファレンス信号）を、他方の入力ＦＤ＿ＯＵＴに低周波数信号を、それぞれ入力する。図７の（Ｃ）は、レジスティブミキサ回路であり、電源を供給しないトランジスタを非線形抵抗として利用する。トランジスタのゲートのローカル信号ＬＯを、被制御端子の一方にテスト信号ＲＦを供給すると、抵抗の非線形性により周波数変換された低周波数信号ＩＦがもう一方の被制御端子から得られる。
【００４０】
図７の各回路は広く知られているのでこれ以上の説明は省略する。なお、図７の回路は一例であり、実施形態で使用されるフィルタ、位相比較器（ＰＤ）およびミキサはこれに限定されるものではない。
【００４１】
図８は、リファレンス分周回路４５の回路例を示す図である。
図８のリファレンス分周回路４５は、２分周器６０−１〜６０−ＭをＭ段直列に接続した分周回路である。例えば、６段接続することにより、分周比１／６４となり、50MHzの入力を0.78MHzに分周する。リファレンス分周回路４５は、入力される信号が50MHzの信号であり、分周回路３２に比べて低速な回路で、段数も小さい。
【００４２】
図８の分周回路は広く知られているのでこれ以上の説明は省略する。なお、図８の分周回路は一例であり、実施形態で使用されるリファレンス分周回路４５はこれに限定されるものではない。
【００４３】
以上説明したように、第１実施形態の受信回路では、図３に示した一般的な回路と比べて、テスト信号生成回路（ＰＬＬ−ＴＥＳＴ）４０に高速の分周回路を設けず、ミキサ４２とリファレンス分周回路４５を新たに設ける。そのため、図３の回路で必要とした高速の分周回路２２Ｂが不要となる。ミキサ４２は、レジスティブミキサを使用すれば消費電力がゼロの回路であり、リファレンス分周回路４５は、50MHzを1MHzに変換する程度の動作速度が遅い低速の分周回路である。そのため、高速の分周回路を設けるのに比べると消費電力は小さくなる。
【００４４】
図９は、図３の受信回路と図４の第１実施形態の受信回路における各部の消費電力の構成比を示す図である。
【００４５】
図３の受信回路では、ＰＬＬ−ＬＯ１３のＶＣＯ２１ＡおよびＰＬＬ−ＴＥＳＴ１９のＶＣＯ２１Ｂの消費電力の合計は、４７．３ｍＷである。ＰＬＬ−ＬＯ１３の分周回路２２ＡおよびＰＬＬ−ＴＥＳＴ１９の分周回路２２Ｂの消費電力の合計は、２３４ｍＷである。ＰＬＬ−ＬＯ１３のＰＤ２３ＡおよびＰＬＬ−ＴＥＳＴ１９のＰＤ２３Ｂの消費電力の合計は、３．８ｍＷである。また、リファレンス信号源２０の消費電力の合計は、１１．４ｍＷである。このように、分周回路２２Ａおよび２２Ｂが、消費電力の大きな部分を占めている。
【００４６】
これに対して、第１実施形態の受信回路では、ＶＣＯ３１および４１、ＰＤ３３および４３、およびリファレンス信号源２０の消費電力は、図３の受信回路と同様に、それぞれ４７．３ｍＷ、３．８ｍＷおよび１１．４ｍＷで変わらない。ＰＬＬ−ＴＥＳＴには分周回路は設けないので、分周回路の消費電力は半分の１１７ｍＷになる。一方、第１実施形態のＰＬＬ−ＴＥＳＴに新たに追加されるミキサ４２とリファレンス分周回路４５の消費電力は、０ｍＷおよび１．５ｍＷである。したがって、合計の消費電力は、図３の回路が２９６．５ｍＷであるのに対して、第１実施形態の回路は１８１ｍＷであり、大幅に削減される。
【００４７】
図１０は、第２実施形態の受信回路におけるローカル信号生成回路（ＰＬＬ−ＬＯ）およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）の構成を示す回路図である。
第２実施形態の受信回路は、図２に示したような無線機器の受信回路として使用される。第２実施形態の受信回路は、リファレンス分周回路４５が、リファレンス信号源２０の出力する周波数ｆrefの原リファレンス信号Ｒｅｆを分周する以外、第１実施形態と同じ構成を有する。
【００４８】
前述のように、ＰＬＬ−ＬＯ３０の分周回路３２が出力する分周信号は、リファレンス信号源２０の出力する原リファレンス信号Ｒｅｆの周波数ｆrefと同じ周波数を有しており、フィードバックループが安定した時には、位相も揃う。そのため、分周信号の代わりに原リファレンス信号Ｒｅｆが使用できる。
【００４９】
第２実施形態の受信回路は、第１実施形態と同様の効果を呈する。
図１１は、第３実施形態の受信回路におけるローカル信号生成回路（ＰＬＬ−ＬＯ）およびテスト信号生成回路（ＰＬＬ−ＴＥＳＴ）の構成を示す回路図である。
【００５０】
第３実施形態の受信回路は、テスト信号生成回路（ＰＬＬ−ＴＥＳＴ）４０のフィルタ４４の出力に初期設定回路を設けたこと以外、第１実施形態の受信回路と同じ構成を有する。
【００５１】
第１および第２実施形態では、テスト信号の周波数はローカル信号の周波数に対してオフセットすることができるが、ローカル信号とテスト信号の周波数差の絶対値がｆoffsetになればよい。そのため、テスト信号がローカル信号に対して高周波側になるか、または低周波側になるかのどちらの状態でも安定しうるものであった。つまり、どちら側の出力周波数に安定するかは、回路の初期状態に依存する、という不確定性があった。
【００５２】
第３実施形態では、フィルタ４４の出力、すなわちＶＣＯ４１の制御電圧を、初期設定回路により一方の側に設定し、その状態から安定状態に変化するようにすることで、低周波と高周波の一方の状態で安定させる。
【００５３】
図１１では、初期設定回路は、フィルタ４４の出力とＶＣＯ４１の入力を結ぶ信号線を、抵抗ＲＳとスイッチＳＷを介して高電位側の電源線に接続する。動作開始後所定時間が経過したらスイッチＳＷを開放状態にする。これにより、初期状態では、制御電圧は高い側に設定され、ＶＣＯ４１の発振周波数は上限周波数になり、フィードバック制御により安定状態のテスト信号の周波数ｆRX＝ｆLO＋ｆoffsetとなり、テスト信号はローカル信号より高周波数側になる。
【００５４】
図１１の例では、抵抗ＲＳとスイッチＳＷで初期設定回路を形成したが、抵抗ＲＳの抵抗値を大きくすれば、スイッチＳＷを設けなくてもよい。その後、フィードバックループは安定化に向かうが、高周波側から安定化に向かっていくため、ローカル信号に対して高周波側にオフセットした周波数で安定に達することになる。
【００５５】
また、図１１で、フィルタ４４の出力とＶＣＯ４１の入力を結ぶ信号線を、抵抗ＲＳとスイッチＳＷを介して低電位側の電源線に接続すれば、テスト信号はローカル信号より低周波数側になる。
【００５６】
さらに、テスト信号をローカル信号より高周波数側に設定するか低周波数側に設定するか切替可能にする場合には、２組の抵抗ＲＳとスイッチＳＷを介して、信号線を高電位側と低電位側の両方の電源線に接続する。
【００５７】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００５８】
１１    アンテナ
１２    リニアアンプ
１３    ＰＬＬ回路（ローカル信号生成回路）
１４    ミキサ
１５    ＩＦアンプ
１６    ベースバンド信号処理回路
１７    Ａ／Ｄ変換器
１８    信号処理部
３０    ローカル信号生成回路（ＰＬＬ−ＬＯ）
４０    テスト信号生成回路（ＰＬＬ−ＴＥＳＴ）
４１    ＶＣＯ
４２    ミキサ
４３    位相比較器（ＰＤ）
４４    フィルタ
４５    リファレンス分周回路
【図１】
2016167759.tif 000003
【図２】
2016167759.tif 000004
【図３】
2016167759.tif 000005
【図４】
2016167759.tif 000006
【図５】
2016167759.tif 000007
【図６】
2016167759.tif 000008
【図７】
2016167759.tif 000009
【図８】
2016167759.tif 000010
【図９】
2016167759.tif 000011
【図１０】
2016167759.tif 000012
【図１１】
2016167759.tif 000013