(57)【特許請求の範囲】
【請求項１】
第１の電源電位から電流を供給するための第１の電流源と、
前記第１の電源電位より低い電位である第２の電源電位へ前記第１の電流源と同量の電流を流す第２の電流源と、
前記第１の電流源にドレインが接続されるとともに、そのゲートに前記第１の電源電位よりも低く且つ前記第２の電源電位よりも高い第１のゲート電位が印加されるＮチャネルＭＯＳ型トランジスタと、
前記第２の電流源にドレインが接続され、前記ＮチャネルＭＯＳ型トランジスタのソースにソースが接続されるとともに、そのゲートに前記第１のゲート電位よりも低く且つ前記第２の電源電位よりも高い第２のゲート電位が印加されるＰチャネルＭＯＳ型トランジスタとを有し、
前記ＮチャネルＭＯＳ型トランジスタと前記ＰチャネルＭＯＳ型トランジスタのソース同士を接続した接続部にかかる電位と前記第１及び第２のゲート電位との関係に応じて、前記ＮチャネルＭＯＳ型トランジスタ及び前記ＰチャネルＭＯＳ型トランジスタの一方又は両方を動作させて、前記接続部にかかるインピーダンスを変化させることを特徴とするインピーダンス変更回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振回路（ＶＣＯ）等の発振器から発振される電圧を振幅制限するために、発振器の出力側から発振される電圧の大きさに応じて、発振器の出力側にかかるインピーダンスを変化させるインピーダンス変更回路に関する。
【０００２】
【従来の技術】
従来より、ＶＣＯ等の発振器から発振される電圧の振幅制限を行うために、該発振器の出力端子に２つのダイオードを接続したり、又は、前記出力端子にダイオード接続されたＮチャネルＭＯＳ型トランジスタとＰチャネルＭＯＳ型トランジスタがドレイン同士接続された接続部が接続されている。このような従来より用いられている電圧の振幅制限を行うための回路について、図面を参照にして説明する。
【０００３】
図３は、ダイオードを用いた電圧の振幅制限を行う回路である。図３に用いられる振幅制限回路１０は、発振器２の出力端子と接続された出力端子８と、発振器２の出力端子と出力端子８の接続部にアノードが接続されたダイオードＤ１と、同じく発振器２の出力端子と出力端子８の接続部にカソードが接続されたダイオードＤ２とから構成される。発振器２から出力される信号の中間電圧をＶBとするとき、ダイオードＤ１のカソード及びダイオードＤ２のアノードにＶBが印加される。尚、中間電圧とは、信号が直流電圧が重畳された交流電圧であるときのその直流電圧成分のことである。
【０００４】
このような振幅制限回路１０の動作について簡単に説明する。今、ダイオードＤ１，Ｄ２が導通したときに順方向にかかる電圧がＶFであるとともに、図７（ａ）のような中間電圧ＶBがＶDD／２となる波形の信号が発振器２より出力されるとする。このとき、前記信号の電圧が（ＶDD／２＋ＶF）より高くなると、ダイオードＤ１が導通し、出力端子８に（ＶDD／２＋ＶF）の電圧の信号が出力される。又、前記信号の電圧が（ＶDD／２−ＶF）より低くなると、ダイオードＤ２が導通し、出力端子８に（ＶDD／２−ＶF）の電圧の信号が出力される。よって、図７（ｂ）のような波形の信号が出力端子８より出力される。
【０００５】
図４は、ＭＯＳ型トランジスタを用いた電圧の振幅制限を行う回路である。図４に用いられる振幅制限回路１１は、発振器２の出力端子と接続された出力端子９と、発振器２の出力端子と出力端子９の接続部にドレイン及びゲートが接続されたＮチャネルＭＯＳ型トランジスタＴｒ１１と、同じく発振器２の出力端子と出力端子９の接続部にドレイン及びゲートが接続されたＰチャネルＭＯＳ型トランジスタＴｒ１２とから構成される。発振器２から出力される信号の中間電圧をＶBとするとき、トランジスタＴｒ１１，Ｔｒ１２のソースにＶBが印加される。
【０００６】
このような振幅制限回路１１の動作について簡単に説明する。今、トランジスタＴｒ１１，Ｔｒ１２が導通するためのゲート・ソース間の閾値電圧がそれぞれＶtha，Ｖthbであるとともに、図８（ａ）のような中間電圧ＶBがＶDD／２となる波形の信号が発振器２より出力されるとする。このとき、前記信号の電圧が（ＶDD／２＋Ｖtha）より高くなると、トランジスタＴｒ１１が導通し、出力端子９に（ＶDD／２＋Ｖtha）に近い電圧値の信号が出力される。又、前記信号の電圧が（ＶDD／２−Ｖthb）より低くなると、トランジスタＴｒ１２が導通し、出力端子９に（ＶDD／２−Ｖthb）に近い電圧値の信号が出力される。よって、図８（ｂ）のような波形の信号が出力端子９より出力される。
【０００７】
【発明が解決しようとする課題】
上記のような振幅制限回路を使用したとき、発振器からの出力信号の振幅を制限する電圧値は、ダイオードの順方向の電圧又はＭＯＳ型トランジスタの閾値電圧に依存するので、制限する電圧値を変更するとき、これらの振幅制限回路に使用するダイオード又はＭＯＳ型トランジスタを変更する必要がある。よって、振幅制限回路の回路構成を大きく変更する必要があるため、同一の振幅制限回路で任意にその振幅を制限するための電圧値を変更することができない。
【０００８】
又、振幅制限回路１１内のトランジスタＴｒ１１，Ｔｒ１２に、振幅制限回路１０内のダイオードＤ１，Ｄ２のようにその特性が同じ特性となるような素子を選択することが困難なので、出力端子９から出力される電圧波形は偏ったものとなる。又、ＭＯＳ型トランジスタは、そのゲート・ソース間の閾値電圧がダイオードの順方向の電圧に比べて大きいので、発振器２から出力される信号が低電圧信号であるとき、ほとんど振幅制限されずに出力される。
【０００９】
【課題を解決するための手段】
本発明のインピーダンス変更回路は、第１の電源電位から電流を供給するための第１の電流源と、前記第１の電源電位より低い電位である第２の電源電位へ前記第１の電流源と同量の電流を流す第２の電流源と、前記第１の電流源にドレインが接続されるとともに、そのゲートに前記第１の電源電位よりも低く且つ前記第２の電源電位よりも高い第１のゲート電位が印加されるＮチャネルＭＯＳ型トランジスタと、前記第２の電流源にドレインが接続され、前記ＮチャネルＭＯＳ型トランジスタのソースにソースが接続されるとともに、そのゲートに前記第１のゲート電位よりも低く且つ前記第２の電源電位よりも高い第２のゲート電位が印加されるＰチャネルＭＯＳ型トランジスタとを有し、前記ＮチャネルＭＯＳ型トランジスタと前記ＰチャネルＭＯＳ型トランジスタのソース同士を接続した接続部にかかる電位と前記第１及び第２のゲート電位との関係に応じて、前記ＮチャネルＭＯＳ型トランジスタ及び前記ＰチャネルＭＯＳ型トランジスタの一方又は両方を動作させて、前記接続部にかかるインピーダンスを変化させることを特徴とする。
【００１０】
このようなインピーダンス変更回路に、電流制御によって出力信号の発振周波数を変更する発振器の出力端子を接続し、このインピーダンス変更回路に設けられた前記第１、第２の電流源に発振器内の電流源と相関関係を持たせることによって、このインピーダンス変更回路は、常に発振器の電流能力に応じた振幅制限回路として動作する。
【００１１】
又、電源電圧とグランド電圧間に３つの抵抗を直列に接続し、それぞれの抵抗の接続部を前記ＮチャネルＭＯＳ型トランジスタ及びＰチャネルＭＯＳ型トランジスタのそれぞれのゲートに接続することによって、それぞれのＭＯＳ型トランジスタのゲートに第１、第２のゲート電圧をかけることができる。
【００１２】
【発明の実施の形態】
本発明の実施形態について、図面を参照にして説明する。図１は、本発明のインピーダンス変更回路に発振器を接続して、該発振器の出力電圧の振幅制限回路として使用したときの回路図である。図２は、該インピーダンス変更回路の簡単な等価回路図である。図５は、インピーダンス変更回路に接続する発振器の内部構造を示すブロック図である。
【００１３】
本実施形態で使用するインピーダンス変更回路１は、電流制御回路４によってその電流値が変更される定電流源３とドレインが接続されるＰチャネルＭＯＳ型トランジスタＴｒ１と、該トランジスタＴｒ１とカレントミラー回路を構成するＰチャネルＭＯＳ型トランジスタＴｒ２，Ｔｒ４と、トランジスタＴｒ２のドレインにドレインが接続されるＮチャネルＭＯＳ型トランジスタＴｒ３と、該トランジスタＴｒ３とカレントミラー回路を構成するＮチャネルＭＯＳ型トランジスタＴｒ５と、電源電位ＶDDとグランド電位間で直列に接続される抵抗Ｒ１，Ｒ２，Ｒ３と、前記トランジスタＴｒ４のドレインにドレインが接続されるＮチャネルＭＯＳ型トランジスタＴｒ６と、前記トランジスタＴｒ５のドレインにドレインが接続されるＰチャネルＭＯＳ型トランジスタＴｒ７とから構成される。
【００１４】
又、トランジスタＴｒ１，Ｔｒ２，Ｔｒ４のソース及び抵抗Ｒ１の一端に電源電位ＶDDが印加されるとともに、トランジスタＴｒ３，Ｔｒ５のソース及び抵抗Ｒ３の一端が接地され、抵抗Ｒ１，Ｒ２の接続部がトランジスタＴｒ６のゲートに接続されるとともに、抵抗Ｒ２，Ｒ３の接続部がトランジスタＴｒ７のゲートに接続される。このようなインピーダンス変更回路１内のトランジスタＴｒ６，Ｔｒ７のソース同士が接続された接続部に発振器２の出力端子を接続することによって、この発振器２からの出力信号の振幅を制限する振幅制限回路として使用することができる。
【００１５】
ここで、発振器２の内部構成について図５に基づいて簡単に説明する。該発振器２は、フィードバックされる出力信号の位相を反転させるための反転増幅回路５１と、入力端子５２ａに反転増幅回路５１からの出力が入力されるとともに入力端子５２ｂに電圧ＶBBがかけられているアンプ回路５２と、入力端子５３ａにアンプ回路５２の出力が入力されるとともに入力端子５３ｂに電圧ＶBBがかけられているアンプ回路５３と、アンプ回路５２，５３のそれぞれの出力端子に接続するとともに他端に電源電位ＶDDがかけられているコンデンサＣ１，Ｃ２と、アンプ回路５２，５３のそれぞれに電流を供給する定電流源５４，５５と、アンプ回路５３の出力端子側に接続され出力信号を出力する出力端子５６とから構成される。
【００１６】
このような発振器２の動作について簡単に説明する。アンプ回路５２，５３は、それぞれの入力端子５２ａ，５３ａに電圧Ｖinが入力された時、出力端子側から電流Ｉout＝Ｋ×（Ｖin−ＶBB）（Ｋは定数）が出力されるようなアンプ回路である。正弦波を描く電圧がアンプ回路５２の入力端子５２ａに入力されると、このようなアンプ回路５２とコンデンサＣ１により、該アンプ回路５２の出力端子とコンデンサＣ１との接続部に現れる電圧は入力端子５２ａに入力された電圧よりも９０°位相が進む。アンプ回路５３とコンデンサＣ２も同様の動作を行うため、出力端子５６には、アンプ回路５２の入力端子５２ａに入力される信号よりもその位相が１８０°進んだ信号が出力される。そのため、このような出力信号をアンプ回路５２にフィードバックして正帰還をかけるとき、反転増幅回路５１で位相を反転して元の位相に戻す必要がある。
【００１７】
又、前記アンプ回路５２，５３は、該アンプ回路５２，５３内を流れる電流の大きさがそれぞれ定電流源５４，５５によって定められる。そのため、定電流源５４，５５によってアンプ回路５２，５３内を流れる電流値が変化されたとき、該アンプ回路５２，５３内に備えたトランジスタの動抵抗が変化するため、アンプ回路５２，５３の出力端子からコンデンサＣ１，Ｃ２に流れる電流値が変化し、出力端子５６に現れる出力信号の周波数が変化する。従って、電流制御回路４によって定電流源５４，５５から流れる電流の大きさを変えることで発振器２の出力端子５６より出力される出力信号の周波数を変化させることができる。
【００１８】
上記のような発振器２が接続されたインピーダンス変更回路１の動作について、説明する（図１参照）。定電流源３と接続したトランジスタＴｒ１に流れる電流をＩ0とすると、トランジスタＴｒ２，Ｔｒ４はトランジスタＴｒ１とカレントミラー回路を構成するので、トランジスタＴｒ２，Ｔｒ４のそれぞれにも電流Ｉ0が流れる。又、トランジスタＴｒ２に接続するトランジスタＴｒ３にも電流Ｉ0が流れるため、トランジスタＴｒ３とカレントミラー回路を構成するトランジスタＴｒ５にも電流Ｉ0が流れる。又、トランジスタＴｒ６，ＴＲ７のゲートにかかる電圧値を、それぞれＶ１，Ｖ２とすると、インピーダンス変更回路１は図２のような等価回路に置き換えることができる。
【００１９】
即ち、トランジスタＴｒ４，Ｔｒ５を、それぞれＩ0の電流を流す定電流源６，７と置き換えることができる。又、発振器２についてもその出力インピーダンスをＲ０とすると、電圧源と抵抗Ｒ０が直列接続した回路と考えることができる。このような回路において、定電流源６及びトランジスタＴｒ６のインピーダンスをＺ１、定電流源７及びトランジスタＴｒ７のインピーダンスをＺ２とする。又、トランジスタＴｒ６のゲート・ソース間の電圧をＶGS1、Ｔｒ６が導通するようになるときのゲート・ソース間の閾値電圧をＶth1とし、トランジスタＴｒ７のゲート・ソース間の電圧をＶGS2、Ｔｒ７が導通するようになるときのゲート・ソース間の閾値電圧をＶth2とする。
【００２０】
更に、発振器２より図６（ａ）のような出力信号がその基準となる中間電圧ＶBが、（Ｖ１＋Ｖ２）／２となるような電圧であるような出力信号であるときのインピーダンス変更回路１の動作について考える。このようなインピーダンス変更回路１は、発振器２からの出力信号の電圧値をＶとし、出力端子５から出力される電圧をＶOとすると、（１）ＶO＜Ｖ２＋Ｖth2のとき、（２）ＶO＞Ｖ１−Ｖth1のとき、（３）Ｖ２＋Ｖth2≦ＶO≦Ｖ１−Ｖth1のときの３つの状態において、動作が異なる。
【００２１】
（１）ＶO＜Ｖ２＋Ｖth2のとき
このとき、トランジスタＴｒ７のゲート・ソース間に印加される電圧ＶGS2が閾値電圧Ｖth2に満たないので、トランジスタＴｒ７は非導通状態となる。逆に、トランジスタＴｒ６のゲート・ソース間に印加される電圧ＶGS1は充分に高くなるのであるので、トランジスタＴｒ６は導通状態となる。よって、電源から定電流源６を通って流れる電流は、トランジスタＴｒ６及び抵抗Ｒ０を介して発振器２の電圧源に流れる。よって、出力端子５から出力される電圧ＶOは、
ＶO＝（ＶDD−Ｖ）×Ｒ０／（Ｚ１＋Ｒ０）＋Ｖ
より低くなることはなく、発振器２からの出力が制限される。
【００２２】
（２）ＶO＞Ｖ１−Ｖth1のとき
このとき、トランジスタＴｒ６のゲート・ソース間に印加される電圧ＶGS1が閾値電圧Ｖth1に満たないので、トランジスタＴｒ６は非導通状態となる。逆に、トランジスタＴｒ７のゲート・ソース間に印加される電圧ＶGS2は充分に高くなるのであるので、トランジスタＴｒ７は導通状態となる。よって、発振器２内の電圧源から出力インピーダンスＲ０、トランジスタＴｒ７を介して定電流源７に電流が流れる。よって、出力端子５から出力される電圧ＶOは、
ＶO＝Ｖ×Ｚ２／（Ｚ２＋Ｒ０）
より高くなることはなく、発振器２からの出力が制限される。
【００２３】
（３）Ｖ２＋Ｖth2≦ＶO≦Ｖ１−Ｖth1のとき
このとき、トランジスタＴｒ６，Ｔｒ７のゲート・ソース間に印加される電圧ＶGS1，ＶGS2が充分にその閾値Ｖth1，Ｖth2を満たすものとなるので、トランジスタＴｒ６，Ｔｒ７の両方が導通状態となり、定電流源６より流れる電流は、トランジスタＴｒ６，Ｔｒ７を介して、定電流源７に流れ込む。よって、このとき、出力端子５には、発振器２から出力される信号がその電圧が制限されずに出力信号として現れる。
【００２４】
上記の（１）〜（３）のような動作を行うことによって、図６（ｂ）のような信号が出力端子５より出力される。尚、出力端子５より出力される出力信号は、インピーダンス変更回路１内のトランジスタＴｒ４〜Ｔｒ７の特性によって、図６（ｂ）の波形がグランド側もしくは、電源電位側に偏って制限されることがある。しかしながら、このようなときは抵抗Ｒ１〜Ｒ３の値を変更して、トランジスタＴｒ６，ＴＲ７のゲートに印加する電圧Ｖ１，Ｖ２を変更することによって、波形の偏りを簡単に修正することができる。
【００２５】
更に、インピーダンス変更回路１内の定電流源３と発振器２内の定電流源５４，５５は、電流制御回路４によって相関関係を持つため、発振器２から出力される出力信号の発振周波数を変更するために定電流源５４，５５の供給電流能力が変更しても、それに応じて定電流源３の供給電流能力が変更するので、インピーダンス変更回路１もしくは発振器２のどちらか一方による出力端子５から出力される出力信号への影響力が大きくなることがない。よって、発振器２に流れる電流がインピーダンス変更回路１に対して大きい場合に出力端子５に現れる出力信号が全く制限されず発振器２からの出力がそのまま出力されたり、インピーダンス変更回路１に流れる電流が発振器２に対して大きい場合に出力端子５に現れる出力信号が発振器２からの出力信号がほとんど現れないといったことがなくなる。
【００２６】
【発明の効果】
本発明のインピーダンス変更回路によると、該インピーダンス変更回路を振幅制限回路として使用したとき、該インピーダンス変更回路内のトランジスタのゲートにかけるゲート電圧を変更することによって、該インピーダンス変更回路に出力を接続した発振器の出力の振幅制限電圧を簡単に変更することができる。又、トランジスタのゲートはその入力インピーダンスが高いので、ゲート電圧を生成するための電圧源はその出力インピーダンスが高くても良い。よって、抵抗などで電源電圧を分圧した電圧をゲート電圧として使用することが可能である。
【００２７】
本発明のインピーダンス変更回路に発振器を接続して振幅制限回路として使用したとき、その制限する電圧値が、前記インピーダンス変更回路内に設けられるトランジスタのゲート・ソース間の閾値電圧のみに依存しないので、発振器から出力される信号が低電圧信号であっても、ゲート電圧を変更することで、その振幅を制限することができる。
【００２８】
更に、本発明のインピーダンス回路内の電流源を前記発振器からの出力信号の周波数を変更するための電流源と相関性を持たせるように、該インピーダンス回路内の電流源から流れる電流を制御することによって、前記発振器の出力能力に応じた振幅制限回路として動作させることができる。よって前記インピーダンス回路を発振器に接続された振幅制限回路として製造されたとき、発振器の電流能力のばらつきや温度変化に対して安定な回路となる。
【図面の簡単な説明】
【図１】本発明の実施形態において振幅制限回路として使用するインピーダンス変更回路の回路図及び発振器との関係を示すブロック図。
【図２】本発明の実施形態で使用するインピーダンス変更回路の等価回路図。
【図３】従来使用されている振幅制限回路の回路図。
【図４】従来使用されている振幅制限回路の回路図。
【図５】インピーダンス変更回路に接続する発振器の内部構成を示すブロック図。
【図６】発振器からの出力信号の電圧波形と、本発明のインピーダンス変更回路を用いて振幅制限された出力信号の電圧波形を示す図。
【図７】発振器からの出力信号の電圧波形と、図３に示す従来の振幅制限回路を用いて振幅制限されたときの出力信号の電圧波形を示す図。
【図８】発振器からの出力信号の電圧波形と、図４に示す従来の振幅制限回路を用いて振幅制限されたときの出力信号の電圧波形を示す図。
【符号の説明】
１，１０，１１    振幅制限回路（インピーダンス変更回路）
２    発振器
３，６，７，５４，５５    定電流源
４    電流制御回路
５，８，９，５６    出力端子
５１    反転増幅回路
５２，５３    アンプ回路
Ｔｒ１〜Ｔｒ７，Ｔｒ１１，Ｔｒ１２    ＭＯＳ型トランジスタ
Ｒ０    出力インピーダンス
Ｒ１〜Ｒ３    抵抗
Ｄ１，Ｄ２    ダイオード
Ｃ１，Ｃ２    コンデンサ
【図１】
0003919956.tif 000002
【図２】
0003919956.tif 000003
【図３】
0003919956.tif 000004
【図４】
0003919956.tif 000005
【図５】
0003919956.tif 000006
【図６】
0003919956.tif 000007
【図７】
0003919956.tif 000008
【図８】
0003919956.tif 000009