(57)【特許請求の範囲】
【請求項１】
セラミックスからなる第１の絶縁性部材と、
リードが接続される外端部を有し、前記第１の絶縁性部材上にパターニングされた金属膜と、
前記外端部を露出させる凹部と、前記第１の絶縁性部材の縁部より内側に配置された凸部とが隣接して形成された凹凸部と備え、前記金属膜の上に配置された、セラミックスからなる第２の絶縁性部材とを有し、
前記第１の絶縁性部材は中央部に第１の空洞部を有し、前記第２の絶縁性部材には、前記第１の空洞部より大きな第２の空洞部を有することを特徴とする半導体素子用のパッケージ。
【請求項２】
前記第１の空洞部内には半導体素子が配置され、前記金属膜は、前記第１の空洞部近傍に延在し、かつ前記第２の空洞部から露出する内端部を有し、前記内端部と前記半導体素子とが電気的に接続されていることを特徴とする請求項１に記載の半導体素子用のパッケージ。
【請求項３】
前記半導体素子の下側には導電性の底板が配置され、前記半導体素子の裏部と前記底板とが電気的に接続されていることを特徴とする請求項２に記載の半導体素子用のパッケージ。
【請求項４】
前記外端部は、リードと電気的に接続され、前記底板は外部接地端子と電気的に接続されて実装されていることを特徴とする請求項３に記載の半導体素子用のパッケージ。
【請求項５】
前記凹部の内側先端が、尖形であることを特徴とする請求項１〜４のいずれか１項に記載の半導体素子用のパッケージ。
【請求項６】
前記凹部の内側先端が、半円形であることを特徴とする請求項１〜４のいずれか１項に記載の半導体素子用のパッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子用のパッケージに関し、さらに詳しくは、複数の絶縁性部材を積層したタイプの半導体素子用のパッケージに関する。
【０００２】
【従来の技術】
従来、複数の絶縁性部材を積層したタイプの半導体素子用のパッケージとしては、矩形などの所定の形状に打ち抜かれたセラミックグリーンシートを積層し、焼成したものが用いられている。
図５（ａ）は従来の半導体素子用のパッケージを示す斜視図、図５（ｂ）は図５（ａ）のＩＩ−ＩＩに沿った断面図である。
【０００３】
図５（ａ）及び（ｂ）に示すように、半導体素子３４が載置される空洞部３０ａが形成された下側のセラミックベース３０上には金属膜パターン３６が形成されている。
下側のセラミックベース３０上の周縁部Ｅには、リード４０に接続される、金属膜パターン３６の外端部３６ａが延びている。さらに、下側のセラミックベース３０の空洞部３０ａの近傍には半導体素子３４に接続される、金属膜パターン３６の内端部３６ｂが延びている。
【０００４】
また、下側のセラミックベース３０上には、該外端部３６ａが露出するように、上側のセラミックベース３２が配置されている。これらは、直線状の縁部がお互いに平行になるように配置されている。上側のセラミックベース３２は下側のセラミックベース３０の空洞部３０ａより大きな空洞部３２ａを有し、下側のセラミックベース３０とともに焼成されて配置されている。この上側のセラミックベース３２の空洞部３２ａとその周辺部にはこれらを覆うように金属キャップ５０が配置されている。
【０００５】
さらに、下側のセラミックベース３０の下には底板４８が配置され、下側のセラミックベース３０とＡｇロウ材３８によりろう付けされ、固着されている。
このようにして、従来の半導体素子用のパッケージ４４は構成されている。そして、金属膜パターン３６の外端部３６ａは、はんだ層を介してリード４０と電気的に接続されている。また、底板４８上の、下側のセラミックベース３０の空洞部３０ａ内に半導体素子３４が載置され、半導体素子３４と金属膜パターン３６の内端部３６ｂとがボンディングワイヤ２５を介して電気的に接続されている。
【０００６】
また、特開平２−２６４４５６には、別のタイプのパッケージが開示されている。図６（ａ）に示すように、凹凸部４３が形成された上側のセラミックベース４２が下側のセラミックス４１上に配置されている。そして、この凹凸部４３の内、凹部４３ａは下側のセラミックベース４１上の金属膜パターンの外端部３６ａが露出するように形成されて、凸部４３ｂは該外端部３６ａが存在しない領域に形成され、下側のセラミックベース４１の縁部４１ａの面と同一面になるように形成されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の図５の構造のパッケージは、上側のセラミックベース３２の縁部３２ａに沿って、下側のセラミックベース３０にクラックが発生しやすいという問題がある。
この半導体素子３４が載置されたパッケージ４４を回路基板に実装する際、熱収縮により下側及び上側のセラミックベース３０，３２などに応力がかかり、その応力が上側のセラミックベース３２の縁部３２ａに沿って、下側のセラミックベース３０の直線状の領域３０ｂに集中しやすい。
【０００８】
このため、この下側のセラミックベース３０の直線状の領域３０ｂにクラックが発生し、外端部３６ａの配線が、リード４０の先端よりセラミックベースの内側の領域で断線するおそれがある。その結果、金属膜パターン３６を介して接続されている半導体素子３４とリード４０とが電気的に切断されてしまう可能性がある。
【０００９】
なお、特開平２−２６４４５６で開示しているパッケージでは、凹部４３ａに沿った下側のセラミックベース４１の部分のみに応力を集中させることができる。これにより、上記の図１の構造のパッケージ４４の構造よりはクラックの発生を抑えることができる。
しかしながら、このような構造においても、クラックが発生するような強い応力がかかった場合、クラックが発生する場所は、上側のセラミックベース４２の凹部４３ａの面に沿った、下側のセラミックベース４１の直線状の領域、すなわち、図６（ｂ）でのＦで示す波線部である。この場所はリード４０の先端より凹部４３ａ側であり、リード４０が存在しない場所である。すなわち、下側のセラミックベース４１のＦで示す波線部にクラックが発生すると、この波線部の外端部３６ａの配線が断線してしまう。従って、半導体素子３４とリード４０とが電気的に切断されてしまうことには変わりない。
【００１０】
本発明は上記の問題点を鑑みて創作されたものであり、応力を緩和でき、セラミックベースのクラックの発生を防止するとともに、セラミックベースにクラックが発生してもリードと半導体素子が電気的に切断されない構造を有する半導体素子用のパッケージを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記した課題は、図１及び図２に例示するように、セラミックスからなる第１の絶縁性部材１０と、リード２０が接続される外端部１６ａを有し、前記第１の絶縁性部材１０上にパターニングされた金属膜１６と、前記外端部を露出させる凹部１３ａと、前記第１の絶縁性部材の縁部より内側に配置された凸部１３ｂとが隣接して形成された凹凸部１３と備え、前記金属膜１６の上に配置された、セラミックスからなる第２の絶縁性部材１２とを有し、前記第１の絶縁性部材１０は中央部に第１の空洞部１０ａを有し、前記第２の絶縁性部材１２には、前記第１の空洞部１０ａより大きな第２の空洞部１２ａを有することを特徴とする半導体素子用のパッケージ２４により解決される。
【００１２】
本発明によれば、第２の絶縁性部材１２には、外端部１６ａを露出させる凹部１３ａと、前記第１の絶縁性部材１０の縁部１０ｂより内側に配置された凸部１３ｂとが隣接して形成された凹凸部１３が形成されている。
該第１の絶縁性部材１０と該第２の絶縁性部材１２とが焼成して形成され、半導体素子１４が載置されたパッケージを回路基板に実装する場合、ろう付け工程の熱収縮により発生する応力が第１の絶縁性部材１０と第２の絶縁性部材１２にかかり、特に、第２の絶縁性部材１２の縁部に沿った第１の絶縁性部材１２の領域に集中する。
【００１３】
本発明では、第１の絶縁性部材１０上に、凹部１３ａの面及び凸部１３ｂの面、すなわち、２箇所の縁部を有する第２の絶縁性部材１２が配置されているので、この２箇所に応力を分散させることができる。これにより、第１の絶縁性部材１０の外端部１６ｂを含む周縁部Ａに発生するクラックを防止することができるので、外端部１６ａの配線の断線を防止することができる。従って、リード２０と半導体素子１４が電気的に切断されるのを防止することができる。
【００１４】
また、上記のような構造のパッケージでは、第１の絶縁性部材１０にクラックが発生するような強い応力がかかった場合、第１の絶縁性部材１０の中央部より端部の方に応力が集中し、クラックが発生しやすい。すなわち、凸部１３ｂは、凹部１３ａより第１の絶縁性部材の端部に近い箇所に配置されているので、クラックが発生する場合、該凸部１３ｂに沿った第１の絶縁性部材１０の領域にクラックが発生することになる。従って、この場合、凸部１３ｂに沿った第１の絶縁性部材１０の領域にクラックが発生し、その上の外端部１６ａの配線が断線することになる。
【００１５】
しかしながら、本発明では、リード２０が凸部１３ｂの位置より凹部１３ａ側の位置まで延びて接続されている。これにより、凸部１３ｂに沿った位置の外端部１６ａの配線が断線しても、リード２０自体は断線しないので、外端部１６ａとリード２０とは電気的に接続されていることになる。
このように、本発明によれば、第１の絶縁性部材１０にクラックが発生した場合でも、リード２０と半導体素子１４は電気的に切断されないので、パッケージの信頼性を向上させることができる。
【００１６】
好ましい形態においては、第２の絶縁性部材１２の凹部１３ａの内側先端が尖形又は半円形で形成されている。これにより、クラックが発生するような強い応力がかかった場合、第２の絶縁性部材１２の凹部１３ａには、第１の絶縁性部材１０の縁部１０ａに平行な直線領域が少なくなるので、凹部１３ａに沿った第１の絶縁性部材１０の領域には、応力が集中しなくなり、さらに、クラックが発生しにくくなる。このとき、第１の絶縁性部材１０の縁部１０ｂに平行なラインを有する凸部１３ｂの線に沿って、第１の絶縁性部材１０にクラックが発生するようになる。従って、さらに、リード２０と半導体素子１４とが電気的に切断されるのを防止することができる。
【００１７】
なお、上記した図番、符号は発明の理解を容易にするために引用されたものであって、本発明を限定するものではない。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について図を参照しながら説明する。
（第１の実施の形態）
図１（ａ）は第１の実施の形態の半導体素子用のパッケージを示す断面図、図１（ｂ）は図１（ａ）のＩ−Ｉに沿った断面図である。
【００１９】
図１（ａ）及び（ｂ）に示すように、本実施の形態の半導体素子用のパッケージ２４は、下から順に、導電性の底板１８と、第１の絶縁性部材である、セラミックスからなる下側のセラミックベース１０と、下側のセラミックベース１０上に形成された金属膜パターン１６と、金属膜パターン１６を下側のセラミックベース１０とで挟むようにようにして配置された、第２の絶縁性部材である、セラミックスからなる上側のセラミックベース１２と、上側のセラミックベース１２の上に配置された金属キャップ２２とが配置されて、構成されている。
【００２０】
下側のセラミックベース１０には空洞部１０ａが形成され、この空洞部内には半導体素子１４が載置されている。また、下側のセラミックベース１０上の空洞部１０ａ以外の領域上には、金属膜パターン１６が形成されている。この金属膜パターン１６はタングステンなどの高融点金属のペーストを下側のセラミックベース１０上に所定のパターンになるように帯状に付着させ、この上に金メッキが施されて形成されている。
【００２１】
金属膜パターン１６は下側のセラミックベース１０の端部に延在する外端部１６ａを有し、この外端部１６ａは回路基板に接続されたコバールなどからなるリード２０と電気的に接続されている。また、金属膜パターン１６は、空洞部１０ａの近傍に延在する内端部１６ｂを有し、ボンディングワイヤ１５を介して半導体素子１４と電気的に接続されている。
【００２２】
また、上側のセラミックベース１２には、該内端部１６ｂが露出するように、下側のセラミックスベース１０の空洞部１０ａより大きな空洞部１２ａが形成されている。さらに、上側のセラミックベース１２には、外端部１６ａが露出するように、凹部１３ａ及び凸部１３ｂからなる凹凸部１３が形成されている。そして、上側のセラミックベース１０と下側のセラミックベース１２は焼成により一体化され、上側のセラミックベース１２の空洞部１２ａを覆うように、金属キャップ２２が配置されている。
【００２３】
底板１８は銅などからなる導電性の金属板であり、下側のセラミックベース１０とはＡｇロウ材２８で接続されている。また、半導体素子１４の裏側は、金（Ａｕ）及びスズ（Ｓｎ）などからなるはんだ層２８ａがろう付けされて底板１８に固着されている。そして、半導体素子１４の裏面と底板１８とは電気的に接続され、この底板１８が、例えば、回路基板の放熱板（図示せず）に接続され、半導体素子１４が接地されるようになっている。
【００２４】
次に、上側のセラミックス１２の凹凸部１３の詳細な説明を行なう。図２は図１（ａ）の凹凸部１３を拡大した拡大平面図である。
図２に示すように、下側のセラミックベース１０上には凹凸部１３を有する上側のセラミックベース１２が配置されている。この凹凸部１３は外端部１６ａを露出させる凹部１３ａと、下側のセラミックベース１０の縁部１０ｂより内側に配置された凸部１３ｂとが隣接して形成されてなる。
【００２５】
凹部１３ａは、下側のセラミックベース１０の縁部１０ｂに平行な辺を有する四角形で形成され、凸部１３ｂも下側のセラミックベース１０の縁部１０ｂに平行に配置されている。
なお、下側のセラミックベース１０の縁部１０ｂから凸部１３ｂまでの寸法Ｗは、例えば、０．２ｍｍで形成されている。
【００２６】
以上のように、本実施の形態の半導体素子用のパッケージ２４が構成されている。そして、半導体素子１４が搭載されたパッケージ２４は回路基板などに実装され、回路基板のリード２０から金属膜パターン１６の外端部１６ａ及び内端部１６ｂを介して半導体素子１４に信号などが送られる。
次に本実施の形態の半導体素子用のパッケージ２４の作用について説明する。
【００２７】
半導体素子１４が載置されたパッケージ２４を実装する際、底板１８の裏面と外端部１６ａにはんだ層を塗布し、所定の温度に加熱しながら、底板１８と回路基板の放熱板（図示せず）及び外端部１６ａとリード２０をろう付けして電気的に接続する。
その後、ろう付け作業が終了すると、外端部１６ａとリード２０及び底板１８と回路基板の放熱板との間のはんだ層が徐々に凝固し、硬度が増加し、降温する。
【００２８】
このとき、回路基板の放熱板との熱膨張係数の違いから、上側のセラミックベース１２の縁部に沿った、下側のセラミックベース１０の領域に応力が集中する。しかし、この応力は、上側のセラミックベース１２の凹部１３ａ沿った下側のセラミックベース１０の領域と、凸部１３ｂに沿った下側のセラミックベース１０の領域とに、すなわち、２箇所に分散される。すなわち、１箇所にかかる応力が減少するので、下側のセラミックベース１０のクラックの発生を防止することができる。これにより、外端部１６ａの配線の断線が防止され、リード２０と半導体素子１４とが電気的に切断されるのを防止することができる。
【００２９】
さらに、クラックが発生するような強い応力がかかった場合、上記のように発生する応力は、パッケージ２４の中央部より端部側に向かって大きくなる傾向がある。従って、クラックが発生する場合、上側のセラミックベース１２の凹凸部１３の内、凸部１３ｂの面に沿った、下側のセラミックベース１０の領域、すなわち、図２のＢで示す波線部に発生することになる。
【００３０】
このとき、凸部１３ｂの面に沿った領域にはリード２０が存在し、このリード２０はコバールなどからなるので、下側のセラミックベース１０にクラックが発生してもリード２０自体が断線することはない。すなわち、凸部１３ｂの面に沿った外端部１６ｂの配線が断線しても、凸部１３ｂよりパッケージ２４の中央部側の凹部１３ａの方向にリード２０が延びているので、リード２０と外端部１６ｂは断線することはない。
【００３１】
このように、本実施の形態の半導体素子用のパッケージ２４は、下側のセラミックベース１０にクラックが発生した場合でも、リード２０と半導体素子１４とは、電気的に切断されない構造になっている。
なお、本実施の形態において、下側のセラミックベース１０の厚みを、上側のセラミックベース１２の厚みより厚くした方が、下側のセラミックベース１０にクラックが発生しずらくなる。しかし、回路基板に実装する際、さらに、高温などの厳しい条件下で行なわなければならないとき、故意に、凸部１３ｂに沿った下側のセラミックベース１０の領域にクラックを発生させるが、下側のセラミックベース１０にクラックが発生しても、リード２０と半導体素子１４とは電気的に切断されないことは言うまでもない。
【００３２】
（第２の実施の形態）
図３（ａ）は第２の実施の形態の半導体素子用のパッケージを示す斜視図、図３（ｂ）は、図３（ａ）の凹凸部１３を拡大した拡大平面図である。
本実施の形態が第１の実施の形態と異なる点は、上側のセラミックベースに形成された凹凸部の凹部の先端の形状が異なることである。図３において図１と同一符号は同じ物を示している。
【００３３】
図３（ａ）及び（ｂ）に示すように、本実施の形態の上側のセラミックベース１２の凹部１３ｃの内側先端は尖形に形成されている。すなわち、凹部１３ｃはリード２０の先端の前方に１つの角部を有する五角形で形成されている。
この凹部１３ｃには、第１の実施の形態の凹凸部１３ａのような、下側のセラミックベース１０の縁部１０ｂに平行した直線ラインが存在しない。すなわち、回路基板に、本実施の形態の半導体素子用のパッケージ２４ａを実装する場合、ろう付け工程での熱により下側及び上側のセラミックベース１０，１２が上方に反り上がる応力が発生しても、凹部１３ｃには第１の実施の形態の凹部１３ａより応力が集中しなくなり、大部分の応力は凸部１３ｄに集中するようになる。
【００３４】
これにより、第１の実施の形態より、凹部１３ｃに沿った下側のセラミックベース１０の領域にはクラックが発生しずらくなる。従って、クラックが発生するような大きな応力が発生した場合、凸部１３ｄの最も外側のラインに沿った下側のセラミックベース１０の領域のみにクラックが発生するので、リード２０と半導体素子１４とが電気的に切断されるのを確実に防止することができる。
【００３５】
（第３の実施の形態）
図４（ａ）は第２の実施の形態の半導体素子用のパッケージを示す斜視図、図４（ｂ）は図４（ａ）の凹凸部を拡大した拡大平面図である。
本実施の形態が第１の実施の形態と異なる点は、上側のセラミックベースに形成された凹凸部の凹部の先端の形状が異なることである。図４において図１と同一符号は同じ物を示している。
【００３６】
図４（ａ）及び（ｂ）に示すように、本実施の形態の凹部１３ｅの内側先端は半円形で形成されている。すなわち、凹部１３ｅはリード２０の先端の前方に１つの半円を有するＵ字型で形成されている。
この凹部１３ｅには、第２の実施の形態と同様に、下側のセラミックベース１０の縁部１０ｂに平行した直線ラインが存在しない。すなわち、回路基板に、本実施の形態の半導体素子用のパッケージ２４ｂを実装する場合、ろう付け工程での熱により下側及び上側のセラミックベース１０，１２が上方に反り上がる応力が発生しても、凹部１３ｅには第１の実施の形態の凹部１３ａより応力が集中しなくなり、大部分の応力は凸部１３ｆに集中するようになる。
【００３７】
従って、第２の実施の形態と同様に、凸部１３ｆのラインに沿った下側のセラミックベース１０の領域のみにクラックが発生するので、リード２０と半導体素子１４とが電気的に切断されるのを確実に防止することができる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、第２の絶縁性部材には、金属膜パターン１６の外端部１６ａを露出させる凹部１３ａと、前記第１の絶縁性部材１０の縁部より内側に配置された凸部１３ｂとが隣接してなる凹凸部１３が形成されている。
【００３９】
本発明では、第１の絶縁性部材１０上に、凹部１３ａの面及び凸部１３ｂの面、すなわち、２箇所の縁部を有する第２の絶縁性部材１２が配置されてるので、回路基板にパッケージを実装する時の熱収縮による発生した応力をこの２箇所に分散させることができる。これにより、第１の絶縁性部材１０の該外端部１６ａを含む周縁部Ａでのクラックの発生を防止することができるので、該外端部１６ａの配線の断線を防止することが可能となる。
【００４０】
また、クラックが発生するような強い応力が発生した場合、第１の絶縁性部材１０の中央部より端部の方にクラックが発生しやすい傾向がある。すなわち、凸部１３ｂに沿った第１の絶縁性部材１０の領域にクラックが発生し、その上の該外端部１６ａの配線が断線することになる。
しかしながら、本発明では、リード２０が凸部１３ｂの位置より凹部１３ａ側の位置まで延びて接続されるので、凸部１３ｂに沿った位置で該外端部１６ａの配線が断線しても、該外端部１６ａとリード２０とは電気的に接続されていることになる。このように、第１の絶縁性部材１０にクラックが発生した場合でも、リード２０と、該外端部１６ａと接続された半導体素子１４とは電気的に切断されないので、パッケージの信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施の形態の半導体素子用のパッケージを示す斜視図、（ｂ）は（ａ）のＩ−Ｉに沿った断面図である。
【図２】（ａ）は図１（ａ）の凹凸部を拡大した拡大平面図である。
【図３】（ａ）は第２の実施の形態の半導体素子用のパッケージを示す斜視図、（ｂ）は（ａ）の凹凸部を拡大した拡大平面図である。
【図４】（ａ）は第３の実施の形態の半導体素子用のパッケージを示す斜視図、（ｂ）は（ａ）の凹凸部を拡大した拡大平面図である。
【図５】（ａ）は第１の従来の半導体素子用のパッケージを示す斜視図、（ｂ）は（ａ）のＩＩ−ＩＩに沿った断面図である。
【図６】（ｂ）は第２の従来の半導体素子用のパッケージのリードとの接続部を示す斜視図、（ｂ）は（ａ）の凹凸部を拡大した拡大平面図である。
【符号の説明】
１０，３０，４１  下側のセラミックベース（第１の絶縁性部材）、
１２，３２，４２  上側のセラミックベース（第２の絶縁性部材）、
１０ａ，１２ａ，３０ａ，３２ａ  空洞部、
１０ｂ  縁部、
１３  凹凸部、
１３ａ，１３ｃ，１３ｅ，４３ａ  凹部、
１３ｂ，１３ｄ，１３ｆ，４３ｂ  凸部、
１４  半導体素子、
１５，２５  ボンディングワイヤ、
２０，４０  リード、
１６，３６  金属膜パターン、
１６ａ，３６ａ  金属膜パターンの外端部、
１６ｂ，３６ｂ  金属膜パターンの内端部、
１８，４８  底版、
２２，５０  金属キャップ、
２４，２４ａ，２４ｂ，４４  半導体素子用のパッケージ、
２８，３８  Ａｇロウ材
２８ａ，３８ａ  はんだ層。
【図１】
0003895100.tif 000002
【図２】
0003895100.tif 000003
【図３】
0003895100.tif 000004
【図４】
0003895100.tif 000005
【図５】
0003895100.tif 000006
【図６】
0003895100.tif 000007