(57)【要約】【課題】  ブランキング装置のコントラスト特性を改善するのに有利な技術を提供する。【解決手段】  荷電粒子線にブランキングを行うブランキング装置（１０９）は、荷電粒子線をブランキング状態にでき、かつ非ブランキング状態では反射する電極（２０８）と、電極（２０８）に電位を与えるデバイス（２０３）と、を有する。デバイス（２０３）により電極（２０８）に与えられるブランキング状態での電位は、複数の値を有する。【選択図】  図３
2016171131.tif 000002
【特許請求の範囲】
【請求項１】
荷電粒子線にブランキングを行うブランキング装置であって、
前記荷電粒子線をブランキング状態にでき、かつ非ブランキング状態では反射する電極と、
前記電極に電位を与えるデバイスと、を有し、
前記デバイスにより前記電極に与えられる前記ブランキング状態での電位は、複数の値を有することを特徴とするブランキング装置。
【請求項２】
前記デバイスは、前記ブランキング状態での電位を、階調指令の列に基づいて前記複数の値から選択して、前記電極に与えることを特徴とする請求項１に記載のブランキング装置。
【請求項３】
前記デバイスは、前記ブランキング状態での電位を、前記列において特定の階調指令が連続する態様に基づいて、前記複数の値から選択することを特徴とする請求項２に記載のブランキング装置。
【請求項４】
前記デバイスは、階調指令と、前記ブランキング状態における電位を前記複数の値から選択するための指令とに基づいて、前記電極に電位を与えることを特徴とする請求項１に記載のブランキング装置。
【請求項５】
前記デバイスは、前記電極に電位を与えるための駆動部と、該駆動部が前記電極に与える電位を切り替える切替部と、を含むことを特徴とする請求項１ないし請求項４のうちいずれか１項に記載のブランキング装置。
【請求項６】
前記デバイスは、前記電極に関して前記ブランキング状態または前記非ブランキング状態を階調指令に基づいて決定することを特徴とする請求項１ないし請求項５のうちいずれか１項に記載のブランキング装置。
【請求項７】
前記デバイスにより前記電極に与えられる前記非ブランキング状態での電位は、複数の値を有することを特徴とする請求項１ないし請求項６のうちいずれか１項に記載のブランキング装置。
【請求項８】
荷電粒子線にブランキングを行うブランキング装置であって、
前記荷電粒子線をブランキング状態にでき、かつ非ブランキング状態では反射する電極と、
前記電極に電位を与えるデバイスと、を有し、
前記デバイスにより前記電極に与えられる前記非ブランキング状態での電位は、複数の値を有することを特徴とするブランキング装置。
【請求項９】
前記デバイスは、前記電極を複数個含む電極アレイにおける複数の電極に個別に電位を与えることを特徴とする請求項１ないし請求項８のうちいずれか１項に記載のブランキング装置。
【請求項１０】
複数の荷電粒子線でパターン形成を基板に行うリソグラフィ装置であって、
前記荷電粒子線にブランキングを行う請求項１ないし請求項９のうちいずれか１項に記載のブランキング装置を有することを特徴とするリソグラフィ装置。
【請求項１１】
請求項１０に記載のリソグラフィ装置を用いてパターン形成を基板に行う工程と、
前記工程で前記パターン形成を行われた前記基板を現像する工程と、
を含むことを特徴とする物品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブランキング装置、リソグラフィ装置、および物品の製造方法に関する。
【背景技術】
【０００２】
半導体デバイス等の製造工程（リソグラフィ工程）に用いられる装置として、基板（上のパターニング材、典型的にはレジスト）に複数の荷電粒子線でパターニング（パターン形成）を行うリソグラフィ装置が知られている。そのようなリソグラフィ装置は、当該パターニングのため、基板への荷電粒子線量（ドーズ）の制御を行っている。
【０００３】
特許文献１は、反射性電子パターニングデバイス（ｒｅｆｌｅｃｔｉｖｅ  ｅｌｅｃｔｒｏｎ  ｐａｔｔｅｒｎｉｎｇ  ｄｅｖｉｃｅ）を開示している。当該デバイスは、上面（ｔｏｐ  ｓｕｒｆａｃｅ）上のパターンのうちの電子反射部分と、該パターンのうちの電子非反射部分とを含む。当該デバイスは、さらに、独立に制御可能な複数の画素（電極）を用いて上記パターンのうちの電子反射部分および電子非反射部分を動的に変更するための回路アレイ（ａｒｒａｙ  ｏｆ  ｃｉｒｃｕｉｔｒｙ）を含む。そして、当該デバイスを用いて、基板上の各箇所に重ねて照射される電子線の数を制御することにより、各箇所における線量（階調）の制御を行うリソグラフィシステムを開示している。
【０００４】
また、非特許文献１は、上記のようなリソグラフィシステムにおいては、電子線のエネルギー分散のため、電子線の反射と非反射との間のコントラストを高めるためには、より大きい電位差で上記画素を制御する必要があることを開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７８１６６５５号明細書
【非特許文献】
【０００６】
【非特許文献１】Ｊ．Ｍｉｃｒｏ／Ｎａｎｏｌｉｔｈ．ＭＥＭＳ  ＭＯＥＭＳ  １２（３），０３１１０７（２０１３）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のような反射性電子パターニングデバイスを用いたリソグラフィ装置は、アレイ状に配された上記の電極の電位を数Ｖの電位差で個別に切り替えることにより、複数の電子線に対してブランキングに係る制御を個別に行いうる。
【０００８】
しかし、そのような制御を行う回路は、当該電位差を大きくすると、コントラスト特性の点で有利となるものの、別の特性の点で不利となりうる。例えば、当該電位差を大きくすると、当該制御回路（例えばＣＭＯＳ回路）のスルーレート［Ｖ／ｓ］の影響により制御速度の点で不利となりうる。または、発熱（例えば、当該電位差の２乗に比例）の点で不利となりうる。
【０００９】
本発明は、ブランキング装置のコントラスト特性を改善するのに有利な技術を提供することを例示的目的とする。
【課題を解決するための手段】
【００１０】
本発明の一つの側面は、荷電粒子線にブランキングを行うブランキング装置であって、
前記荷電粒子線をブランキング状態にでき、かつ非ブランキング状態では反射する電極と、
前記電極に電位を与えるデバイスと、を有し、
前記デバイスにより前記電極に与えられる前記ブランキング状態での電位は、複数の値を有することを特徴とするブランキング装置である。
【発明の効果】
【００１１】
本発明によれば、例えば、ブランキング装置のコントラスト特性を改善するのに有利な技術を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】リソグラフィ装置の構成例を示す図
【図２】ブランキング装置によるパターニング方法を例示する図
【図３】ブランキング装置の制御方法を例示する図
【図４】ブランキング装置の構成例を示す図
【図５】ブランキング装置の部分の構成例を示す図
【図６】ブランキング装置の部分の他の構成例を示す図
【発明を実施するための形態】
【００１３】
〔実施形態１〕
以下、添付図面を参照して本発明の実施形態を説明する。なお、実施形態を説明するための全図を通して、原則として（断りのない限り）、同一の部材等には同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
図１は、リソグラフィ装置の構成例を示す図である。なお、例示するリソグラフィ装置は、パターンニング（パターン形成）を複数の電子線で基板上に行うものである。しかしながら、リソグラフィ装置は、イオン線等の電子線以外の荷電粒子線を用いてもよく、複数の荷電粒子線でパターニングを基板上に行うリソグラフィ装置に一般化しうるものである。
【００１５】
図１において、１００は、電子光学系（より一般的には荷電粒子光学系）である。１０１は、電子源であり、例えば、電子放出材としてＢａＯ／Ｗ（ディスペンサーカソード）またはＬａＢ６などを含むいわゆる熱電子型の電子源としうる。１０２は、コリメータレンズで、例えば、電界により電子線を収束させる静電型レンズとしうる。電子源１０１から放射されて発散する電子線は、コリメータレンズ１０２によってコリメート（略平行化）される。１０３は、ウイーンフィルタであり、ほぼ直交する磁界および電界により、コリメータレンズ１０２により整形された電子線を偏向する。偏向された電子線は、後述の加減速レンズ１０４に入射する。ここで、電子源１０１およびコリメータレンズ１０２には、加減速レンズ１０４に対する電子線の入射位置および入射角を調整する手段が備えられているのが好ましい。当該調整手段は、電子線を偏向する偏向器のような光学的調整手段でもよいし、電子源１０１の向き（姿勢または回転角）を変更する機構のような機械的調整手段であってもよい。
【００１６】
１０４は、加減速レンズであり、ウイーンフィルタを介して入射した電子線を電界により減速させる多段の静電型レンズとしうる。加減速レンズ１０４を介して、電子線は、数ｅＶ程度のエネルギーに対応する速度まで減速される。加減速レンズ１０４の目的の一つは、後述のブランカ（ブランキング装置またはパターンジェネレータともいう）に入射する電子線の運動エネルギーを数ｅＶまで低下させることである。これにより、電子線のブランキング／非ブランキング（非反射／反射）の切り替えは、後述の電極アレイ１０７（反射電極アレイまたは反射板アレイ）の各電極に対する電位差数Ｖ程度の電位の切り替えで実施可能となる。加減速レンズ１０４を通過した略平行な電子線は、減速した状態で、アパーチャアレイ部材１０５に入射する。アパーチャアレイ部材１０５は、２次元に配列された開口が形成された部材であり、入射した電子線を複数の電子線へと分割する。
【００１７】
当該複数の電子線は、静電レンズアレイ１０６により所定の開き角（収束角）を有する電子線束となって、電極アレイ１０７（反射板アレイ）に入射する。
【００１８】
電極アレイ１０７は、入射する複数の電子線に対して、それぞれ（個別に）電位を制御することにより、反射（基板上にフォーカス）と吸収および散乱（非反射ともいう。基板上にデフォーカス）とを切り替えることができる。すなわち、電極アレイ１０７は、各電極の電位を高速に切り替えることにより、複数の電子線に対する個別のブランキング／非ブランキングの切替えを行いうる。これにより、電子光学系１００による基板上のパターンニング領域ＥＡ（露光領域）における線量（階調）の制御を行いうる。１０８は、電極アレイ１０７の各電極の電位を個別に高速に切り替えるための電極アレイ制御部（パターンジェネレータ制御部ともいう）である。電極アレイ制御部１０８は、電極アレイ１０７の反射面とは反対側に配置（実装）され、電極アレイ１０７の各電極および静電レンズアレイ１０６の各電極に電気的に接続されている。なお、電極アレイ１０７および電極アレイ制御部１０８を含むデバイスをブランカ１０９（ブランキング装置またはパターンジェネレータともいう）とする。ブランカ１０９は、さらに、アパーチャアレイ１０５と静電レンズアレイ１０６とを含みうる。
【００１９】
電極アレイ１０７で反射された各電子線は、再び静電レンズアレイ１０６を通過し、微小な開き角をもってアパーチャアレイ１０５から射出する。アパーチャアレイ１０５から射出した電子線は、加減速レンズ１０４を再び通過し、今度は加減速レンズ１０４により加速され、ウイーンフィルタ１０３に入射する。加減速レンズ１０４からウイーンフィルタ１０３に入射した電子線は、ウイーンフィルタ１０３による偏向作用をほとんど受けずに直進する。すなわち、ウイーンフィルタ１０３は、電子源１０１から入射する角度に関しては、ブランカ１０９へ入射する方向に電子線を偏向させるよう、電場および磁場が設定されている。一方、ウイーンフィルタ１０３は、ブランカ１０９から入射する角度に関しては、電子線に対する偏向作用を実質的に生じさせないよう、電場および磁場が設定されている。
【００２０】
ブランカ１０９から射出した複数の電子線（電子線束）は、ウイーンフィルタ１０３を通過し、第１投影レンズ１１０および第２投影レンズ１１１を含んで構成される投影光学系により、基板１０上に縮小投影される。当該投影光学系を介して、アパーチャアレイ１０５の射出面と基板１０の表面とは光学的に共役の位置とされる。例えば、アパーチャアレイ１０５のアパーチャの径を２．０μｍとし、投影系の投影倍率を１／１００倍とすると、基板１０上の電子線（電子像）は２０ｎｍの径を有することになる。
【００２１】
１１２は、基板１０上におけるアパーチャアレイ１０５からの複数の電子線（パターニング領域ＥＡ）を一括して移動（走査）させる偏向器である。また、１１は、基板１０を保持し、電子光学系１００の光軸（破線で図示）とは直交する平面（Ｘ−Ｙ平面）内で可動のＸ−Ｙステージ（単にステージともいう）である。ステージ１１は、基板１０を保持する（引きつける）ための静電チャック（不図示）と、電子線が入射する開口パターンを含み且つ電子線の特性（位置や形状、強度、強度分布等）を検出するための検出器１２とを含んでいる。基板１０を保持するステージ１１と偏向器１１２との制御により複数の電子線を基板上の目標領域に位置決めして走査することができ、また、ブランカ１０９の制御により電子線のブランキングを行うことができ、もってパターニングを基板１０上に行うことができる。
【００２２】
１３は、送信部であり、後述の主制御部２４からの指示（指令）に基づいて、制御データおよびクロック信号を電極アレイ制御部１０８へ送信する処理部（制御部）である。１４は、バッファメモリおよびデータ処理部であり、後述の中間データを保持（バッファリング）し、当該中間データからブランカ１０９の制御データを生成する処理部（制御部）である。１５は、加減速レンズ制御部であり、主制御部２４からの指示に基づいて、加減速レンズ１０５に与える電位を制御する制御部である。１６は、ウイーンフィルタ制御部であり、主制御部２４からの指示に基づいて、ウイーンフィルタ１０３の生成する電場および磁場を制御する制御部である。１７は、レンズ制御部であり、主制御部２４からの指示に基づいて、第１投影レンズ１１０および第２投影レンズ１１１を含む投影光学系を制御する制御部である。１８は、偏向器制御部であり、主制御部２４からの指示に基づいて、偏向器１１２を制御する制御部である。１９は、計測処理部であり、検出器１２からの信号に基づき、各電子線の特性（位置や形状、強度、強度分布等）を取得する処理部（制御部）である。２０は、ステージ制御部であり、ステージの位置を計測する不図示の計測器（レーザ干渉計等）と協働してステージ１１の位置決めを制御する制御部である。なお、当該計測器（レーザ干渉計等）により実時間で計測されたステージ１１の位置の情報に基づいて偏向器１１２を制御することにより、高い精度をもって複数の電子線を基板１０上で位置決めしうる。
【００２３】
２１は、基板上に形成すべく設計されたデバイスに係るパターン（チップまたはショットに対応するパターン）を表す設計データ（設計図形データ）を記憶する設計データメモリである。２２は、後続の処理を並行して行えるように、複数のストライプ領域のデータに設計データを分割して複数の中間データ（中間図形データ）に変換するデータ変換処理部（データ変換用計算機）である。２３は、生成された複数の中間データを記憶する中間データメモリである。データ変換処理部２２および中間データメモリ２３は、リソグラフィ装置のパターニングに固有のデータを生成するデータ生成部（の一部）を構成している。主制御部２４は、基板１０上に形成すべきパターンに応じて、中間データメモリ２３に記憶された中間データをバッファメモリおよびデータ処理部１４のバッファメモリに転送する。また、主制御部２４は、以上に説明した種々の制御部、処理部およびメモリを制御し、リソグラフィ装置によるパターンニングを統括的に制御する。なお、２００は、本実施形態に係る動作を実行するためのリソグラフィ装置の制御部（制御手段）の全体または集合を示している。制御部２００は、本実施形態では種々の制御部、処理部およびメモリ（１３ないし２４および１０８）により構成されているが、それには限定されず、種々の変形または変更が可能である。また、制御部２００は、本実施形態に係る動作（プログラムの各ステップ）を実行するようにプログラムされた処理部（コンピュータ）として構成されうる。
【００２４】
図２は、ブランキング装置によるパターニング方法を例示する図である。図２の（ａ）は、電子光学系１００によるパターニング領域ＥＡにおける電子線の配列の例である。パターニング領域ＥＡには、５行２０列の電子線が配列され、行ピッチは、列ピッチに対して２倍になっている。ここでは、ステージ１１は、矢印で示されるように、紙面内において上から下へ移動するものとする。さて、図２の（ａ）において点線で囲まれた電子線列で、当該列の方向における基板上の位置（Ｐｏｓｉｔｉｏｎ）１、２、３、４、５、６を、図２の（ｃ）に示すような線量（Ｄｏｓｅ、電子線の多重度に相当）で照射してパターニングを行う場合を説明する。なお、各電子線は、共通のクロック信号にしたがって基板を照射するものとし、電子線列における各行は、ｊ、ｋ、ｌ、ｍ、ｎとする。また、ステージは、単位クロックあたり列ピッチ分移動する速度で、列方向（矢印の方向）に移動しているものとする。
【００２５】
ここで、図２の（ｂ）に示すようなクロックごとのオンまたはオフ（非ブランキングまたはブランキング）制御信号のタイムテーブルを考える。これにしたがって、各行（ｊないしｎ）の電子線のブランキングを制御すると、図２の（ｃ）のような線量分布が得られる。図２の（ｂ）において、破線ライン１ないし６の上に位置する信号は、基板上の位置１ないし６での各行（ｊないしｎ）の電子線に対するオン（非ブランキング）指令をそれぞれ示している。各行（ｊないしｎ）の電子線の基板上の位置は、列方向に移動するステージによって、クロックごとに列ピッチ分、列方向に移動する。よって、ある行の電子線の基板上の位置は、その前の行の電子線の基板上の位置に２クロックごとに到達するため、ある行の指令は、その前の行のそれより、２クロック分だけ時刻（ｔｉｍｅ）がシフトしている。以上のことから、図２の（ｃ）の線量分布は、基板上の位置（１ないし６）ごとに、各行（ｊないしｎ）の電子線による線量（Ｄｏｓｅ）を積算（累積）したものとして得られる。このように列方向に配列された複数の電子線で線量（階調）を制御するため、当該複数の電子線を基板上の各位置（画素）が通過しないと描画（パターン形成）を完了することができない。以上のような方法で、ステージを列方向に移動させながら５行２０列に配列された電子線を個別に制御（ブランキング）する。そうすることにより、２０列に対応する幅を有する基板上のストライプ状領域に５行に対応する階調（０ないし５回の電子線照射に対応する６階調）を有するパターンを形成することができる。
【００２６】
図２の（ｄ）は、階調指令値（線量指令値；ＤＯＳＥ  ＣＯＭＭＡＮＤ  ＶＡＬＵＥ）に対して得られる線量（積算線量）を示す。図２の（ｄ）は、線量（Ｄｏｓｅ）が階調指令値に比例する理想的な場合を示し、この場合は、正確な線量制御を行うことができる。しかし、現実には、電子線はブランキング（オフ）しても完全には遮断されないため、図２の（ｅ）に示すように、ブランキングした電子線のうちの一部の電子線も基板に到達することにより、線量と階調指令値との比例関係が損なわれうる。また、ブランキングした電子線のうちの一部の電子線の基板への到達量のばらつきも生じうる。これらの理由により、線量の制御誤差が生じ、それゆえ、エッジの位置の誤差を含むパターン形成の誤差が生じうる。
【００２７】
ブランキングした電子線のうちの一部の電子線の基板への到達量を削減するには、非ブランキング状態とブランキング状態との間での電極アレイ１０７に与える電位の差を電子線の有するエネルギー分散に対応する電位差に比して十分に大きくすればよい。しかし、当該電位の差を単純に大きくすると、例えば、電極アレイ制御部１０８を構成する回路（例えばＣＭＯＳ回路）のスルーレート［Ｖ／ｓ］または発熱（当該電位の差の２乗に比例）の点で不利となりうる。
【００２８】
つぎに、図３は、ブランキング装置の制御方法を例示する図である。図３の（ａ）は、ブランキングに係る状態と電極アレイ１０７の電極に与える電位（印加電圧）との関係を示している。まず、比較例は、非ブランキング状態とブランキング状態との間で２つの電位（Ｖ０、Ｖ１）を切り替えている。この例では、ブランキング状態での電位Ｖ１は、電極アレイ制御部１０８のスルーレートおよび発熱の観点から、非ブランキング状態での電位Ｖ０との電位差を、電子線のエネルギー分散（ＦＷＨＭで３ｅＶ程度）に対応する電位差（３Ｖ）程度に小さく設定している。その結果、ブランキング状態において、電子線のうちの一部の電子線が電極アレイ１０７で反射されうる。
【００２９】
そこで、本実施形態の例（本例）は、第３の電位Ｖ２を新たに追加し、非ブランキング状態とブランキング状態１とブランキング状態２との間で３つの電位（Ｖ０、Ｖ１、Ｖ２）を切り替えるようにする。第３の電位Ｖ２は、第２の電位Ｖ１に比較して、第１の電位Ｖ０との電位差を、電子線のエネルギー分散より十分大きく設定している。すなわち、第３の電位Ｖ２でブランキングした電子線のうちの一部の電子線の基板への到達量が十分小さくなるようにしている。図３の（ｂ）は、形成すべきパターンと電極アレイ１０７の電位との関係を示している。ここでは、左上に示した電子線配列で、右上に示したパターンを形成（描画）する場合を例示する。電子線配列のうち破線で囲まれた電子線群は、一点鎖線上のパターンの形成を行う。当該電子線群のうち斜線で示した第ｍ行の電子線に対する電極アレイ１０７の電位（波形）を下に示している。比較例では、基板の走査（スキャン）に同期して２つの電位（Ｖ０、Ｖ１）を切り替えて線量制御を行う。この場合、パターン外は、電位Ｖ１に維持されているため、ブランキングした電子線のうちの一部の電子線の基板への到達量が十分小さいとはいえない。
【００３０】
これに対して本例では、パターン外は、電位Ｖ２に切り替えている。電位Ｖ２（ブランキング状態２）から電位Ｖ０（非ブランキング状態）への遷移は、スルーレート［Ｖ／ｓ］が十分でない場合、非ブランキング状態（電位Ｖ０）へ遷移する前に予めブランキング状態１（電位Ｖ１）へ遷移しておくのがよい。このような制御により、制御速度の低下を回避することができる。また、発熱（消費電力）は、遷移する電位差の２乗および遷移の頻度（周波数）に比例するところ、本例では、電位Ｖ２への又は電位Ｖ２からの遷移を、パターンの輪郭部付近に限定している。このため、単純に電位Ｖ０と電位Ｖ２との間で電位を切り替える場合と比較して、発熱（消費電力）は、低く抑えることができる。さらに、電位Ｖ２への遷移は、所定期間（時間）以上連続的にブランキング状態にすることを条件としてもよい。この場合、電位Ｖ２への遷移頻度が低下して発熱をより低減しうるが、ブランキング状態で基板に入射する線量は増加することになる。このように、電極アレイの各電極の電位が３値を有するようにすることにより、スルーレートまたは発熱に対する制約と、高コントラストでのパターン形成とを両立させることができる。
【００３１】
図４は、ブランキング装置の構成例を示す図である。２０４は、図２または図３において点線で囲まれた電子線列に対応した電極アレイ１０７中の電極の配列であり、２０８は、各電極である。ここで、パターン形成は、クロックごとに列ピッチ分移動するステージの列方向の連続移動に同期して、図２を参照して説明した方法で各電子線を制御することにより行われる。２０１は、受信部であり、送信部１３からデータを受信し、当該データを制御データ２０５とクロック信号（不図示）とに分離する。制御データ２０５は、制御データ搬送部２０２へクロック信号（不図示）とともに送信される。制御データ搬送部２０２は、ステージの移動に同期して、各列の制御データ（階調指令値）を、各電子線の制御に必要なタイミングでクロックごとに列方向に搬送する。そして、制御データをそれに対応する各電子線のブランキングデータ２０６（非ブランキング状態またはブランキング状態）と、ブランキング状態（ブランキング状態１またはブランキング状態２）を選択する選択データ２０７とに分離する。そして、当該分離により得られた２つのデータをドライバ部（駆動デバイスまたは単にデバイス）２０３へ供給する。制御データ（各階調指令値）に対応する各電子線への非ブランキング状態またはブランキング状態の割り付けは、予め固定的に設定（決定）されていてもよい。または、プログラマブル（書換え可能）なルックアップテーブル（ＬＵＴ）等を含んで適時設定（決定）できるように構成されていてもよい。最後に、ドライバ部２０３は、供給されたブランキングデータ２０６と選択データ２０７とに応じた電位（制御電圧）を電極アレイ１０７の各電極に与える。このような構成により、図３の（ｂ）に示したような本例の電位制御が可能となる。
【００３２】
図５は、ブランキング装置の部分の構成例を示す図である。ここでは、図２または図３において点線で囲まれた電子線列に対応する電極の配列２０４に関する構成を示している。２１０は、制御データ２０５のうち電極の配列２０４に対応する複数ビット（ｎビット）で表現される階調指令データを含む。制御データ搬送部２０２は、ｎビットデータのシフトレジスタ（ＳＲ）を含み、それにより、階調指令データを、それとともに供給されるクロック信号（不図示）と同期して、列方向に逐次シフトさせる。これにより、各電子線のブランキング制御に必要なタイミングで階調指令データ供給できる。ｎビットの階調指令データは、各ルックアップテーブル（ＬＵＴ）によりブランキングデータに変換後、それに対応するドライバ２１１（後述）へ出力される。なお、本例における電子線配列の場合、制御データ搬送部２０２を構成する各シフトレジスタ（ＳＲ）は、２クロックごとにデータのシフトを行う。
【００３３】
ドライバ部２０３は、各電極２０８に電位を与えるドライバ２１１（駆動部）と、ドライバ２１１が与える電位を切り替えるためのスイッチＳＷ（切替部）とを含む。各ドライバ２１１がそれに対応する電極２０８に非ブランキング状態に係る電位（Ｖ０）を与える場合、ドライバ２１１は、ドライバ電源（不図示）のＧＮＤ電位（Ｖ０）を出力する。一方、各ドライバ２１１がそれに対応する電極２０８にブランキング状態に係る電位（Ｖ１またはＶ２の２値のいずれか）を与える場合、ドライバ２１１は、スイッチＳＷにより、ドライバ電源（不図示）の電位（Ｖ１またはＶ２）を選択的に出力する。ここで、制御データ搬送部２０２は、制御データに基づいて、ブランキング状態に係る電位（Ｖ１またはＶ２）を切り替える（選択する）信号も生成する。具体的には、現クロックタイミングでシフトレジスタ（ＳＲ）に存在する制御データと、今後のクロックタイミングで当該シフトレジスタ（ＳＲ）にシフトされる制御データとをＯＲゲート（論理和演算）で評価する。当該今後のクロックタイミングで当該シフトレジスタ（ＳＲ）にシフトされる制御データは、現クロックタイミングでは前のシフトレジスタ（ＳＲ）に存在する制御データである。当該評価により、例えば、現クロックタイミングおよびその後のタイミング（所定期間）において、階調指令がゼロでない制御データが存在しない（全ビットが“０”）の場合とそうではない場合とを識別する信号を生成できる。このような信号で各スイッチ（ＳＷ）を制御することにより、図３の（ｂ）に例示したような電位（波形）での電位制御（ブランキング制御）が可能となる。
【００３４】
例えば、しばらく階調指令がゼロの制御データがしばらく継続した後に３画素の幅の階調指令がゼロでない制御データが２１０として入力されるような孤立パターンを形成する場合を想定する。ここでは、図５の左から１番目の電極２０８に与える電位を検討する。はじめは、特定の階調指令（ゼロ）の制御データが継続しているため、各シフトレジスタ（ＳＲ）の出力はすべて“０”になっている。このため、電極２０８は電位Ｖ２を与えられている。時間が経過し、孤立パターンの先頭の画素に対応する階調指令がゼロでない制御データが左から１番目のシフトレジスタ（ＳＲ）の出力に現れると、左から１番目の電極２０８の電位は、Ｖ２からＶ１へ遷移する。これにより、例えば、数クロック後（本例では２クロック後）の電位Ｖ０への遷移が、ドライバ２１１のスルーレート［Ｖ／ｓ］による遅延の影響を軽減してなされる準備が整う。よって、２クロック後には、孤立パターンの先頭の画素に係る制御データが左から２番目のシフトレジスタ（ＳＲ）の出力に現れ、これにより、左から１番目の電極２０８に電位ＶＯ（非ブランキング状態に係る電位）が与えられる。また、時間が経過して、孤立パターンに係る３画素分の制御データが左から２番目のシフトレジスタ（ＳＲ）を通過したタイミングで、左から２番目の電極２０８に与えられる電位がＶ０またはＶ１（Ｖ０かＶ１かは階調指令値に依る）からＶ２へ遷移する。
【００３５】
なお、ここでは、階調指令の列において特定の階調指令が連続する態様、より具体的には、現クロックでの制御データおよび２クロック後での制御データの態様に基づいてブランキング状態での電位を選択するための制御信号（選択信号）を生成するようにした。しかし、当該生成のために基づく制御データの数やそれらの間のタイミングの差は、本例のものには限定されない。ドライバのスルーレートや、形成すべきパターンの特徴（空間周波数、要求される解像度またはパターニング精度等）、電位Ｖ２への遷移頻度等に応じで適宜設定または調整可能である。
【００３６】
本実施形態によれば、例えば、ブランキング装置のコントラスト特性を改善するのに有利な技術を提供することができる。
【００３７】
〔実施形態２〕
図６は、本実施形態に係るブランキング装置の部分の他の構成例を示す図である。図５に例示した実施形態１におけるものとの相違は、実施形態１におけるｎビットの制御データに、選択データ２０７（図４参照）に対応する、スイッチＳＷを制御するためのデータ１ビットを予め付加してなる制御データ２１２を用いる点である。当該制御データ２１２は、バッファメモリ及びデータ処理部１４が中間データに基づいて生成する。電極アレイ制御部１０８の受信部２０１は、当該（ｎ＋１）ビットの制御データ２１２とクロック信号とを送信部１３から受信する。
【００３８】
制御データ搬送部２０２は、（ｎ＋１）ビットデータのシフトレジスタ（ＳＲ）を含み、（ｎ＋１）ビットデータを、それとともに供給されるクロック信号（不図示）と同期して、列方向に逐次シフトさせる。これにより、各電子線のブランキングに必要なタイミングで階調指令データを供給できる。（ｎ＋１）ビットの制御データのうちのｎビットの階調指令データは、ルックアップテーブル（ＬＵＴ）によりブランキングデータに変換後、それに対応するドライバ２１１へ出力される。また、同図中の破線は、（ｎ＋１）ビットの制御データのうちの１ビットの選択データのスイッチＳＷへの経路を示している。ドライバ２１１は、実施形態１と同様に、スイッチＳＷにより、ドライバ電源（不図示）の電位（Ｖ１またはＶ２）を選択的に出力する。このような構成によっても、図３の（ｂ）に示したような電位制御が可能となる。
【００３９】
本実施形態によれば、例えば、ブランキング装置のコントラスト特性を改善するのに有利な技術を提供することができる。
【００４０】
〔物品製造方法に係る実施形態〕
本発明の実施形態における物品製造方法は、例えば、半導体デバイス等のマイクロまたはナノデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品製造方法は、上記のリソグラフィ装置を用いて、パターン形成を基板に行う工程と、かかる工程でパターン形成を行われた基板を加工（現像等）する工程とを含みうる。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含みうる。本実施形態の物品製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。
【００４１】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形および変更が可能である。例えば、上述の実施形態では、複数の電極のそれぞれにデバイスにより与えられるブランキング状態での電位が２値を有するようにした（なお、当該２値は、それに限らず、複数の値（Ｎ値、Ｎは２以上の自然数）としうるのは明らかである）。ところが、複数の電極のそれぞれにデバイスにより与えられる非ブランキング状態での電位が２値（複数の値）を有するようにしてもよい。この形態は、例えば、基板上においてブランキング制御を行うピッチ（グリッドピッチまたは画素ピッチ）が可変である場合に有効である。例えば、ピッチを小さくする場合に、ブランキング状態での電位と非ブランキング状態での電位の差を小さくするように、後者の電位を変更することができる。この場合、非ブランキング状態での電位が２値（複数の値）を有する（２値または複数の値から選択できる）ことになる。また、さらに上述の実施形態と組み合わせることにより、電位が４値を有する（ブランキング状態での電位が２値を有し、非ブランキング状態での電位が別の２値を有する）ことになる。これに限らず、電位はＮ値（Ｎは３以上の自然数）を有するものとしうる。また、複数の荷電粒子線にそれぞれブランキングを行う（反射電極を複数個含む）ブランキング装置（およびそれを含むリソグラフィ装置）を例示した。しかし、単一の荷電粒子線にブランキングを行う（反射電極を１個だけ含む）ブランキング装置（およびそれを含むリソグラフィ装置）としうるのは明らかである。また、荷電粒子が電子である場合を例示したが、他の荷電粒子の場合は、そのソース（生成源）、電荷の極性（正負）および量、ならびに質量等に基づいて、リソグラフィ装置の要素（荷電粒子光学系等）を設計すればよいのも明らかである。
【符号の説明】
【００４２】
１０９  ブランカ（ブランキング装置）
１０８  電極
２０３  ドライバ部（デバイス）
【図３】
2016171131.tif 000003
【図４】
2016171131.tif 000004
【図５】
2016171131.tif 000005
【図６】
2016171131.tif 000006
【図１】
2016171131.tif 000007
【図２】
2016171131.tif 000008