(57)【特許請求の範囲】
【請求項１】
板形状を有する半絶縁性基板（８）の表面に、マイクロ波半導体素子（９）とこのマイクロ波半導体素子に対して信号を入出力するためのコプレーナ型伝送線路（１３）とが形成されたマイクロ波集積回路半導体素子（４ａ〜４ｄ）において、
前記半絶縁性基板（８）における、前記表面に対向する裏面（１４）と前記コプレーナ型伝送線路（１３）に直交する一対の端面（２２）と前記コプレーナ型伝送線路に平行する一対の側面（２３）との少なくとも一つの面に抵抗体膜（２１、２１ａ、２１ｂ）が形成されたことを特徴とするマイクロ波集積回路半導体素子。
【請求項２】
前記抵抗体膜は、前記半絶縁性基板の裏面全面のみに形成されたことを特徴とする請求項１記載のマイクロ波集積回路半導体素子。
【請求項３】
前記抵抗体膜は、前記半絶縁性基板の裏面、一対の端面及び一対の側面に形成されたことを特徴とする請求項１記載のマイクロ波集積回路半導体素子。
【請求項４】
前記抵抗体膜は、前記半絶縁性基板の一対の端面にのみに形成されたことを特徴とする請求項１記載のマイクロ波集積回路半導体素子。
【請求項５】
前記抵抗体膜は、前記半絶縁性基板の一対の側面にのみに形成されたことを特徴とする請求項１記載のマイクロ波集積回路半導体素子。
【請求項６】
金属台（１）と、この金属台の上面の一部に、少なくとも前記裏面（１４）がこの上面に対向するように取付けられた請求項１記載のマイクロ波集積回路半導体素子（４ａ〜４ｄ）と、この金属台の上面における前記マイクロ波集積回路半導体素子の近接位置に取付けられ、前記コプレーナ型伝送線路（１３）を介して前記マイクロ波半導体素子（９）に対して信号を入出力するためのマイクロストリップ型伝送線路（７ａ、７ｂ）とを備えた高周波モジュールであって、
前記金属台の上面における前記マイクロ波集積回路半導体素子が対向する領域の一部と前記対向するマイクロ波集積回路半導体素子との間に空隙（２４）を設けたことを特徴とする高周波モジュール。
【請求項７】
金属台（１）と、この金属台の上面の一部に、少なくとも前記裏面がこの上面に対向するように取付けられた請求項２記載のマイクロ波集積回路半導体素子（４ａ）と、この金属台の上面における前記マイクロ波集積回路半導体素子の近接位置に取付けられ、前記コプレーナ型伝送線路（１３）を介して前記マイクロ波半導体素子に対して信号を入出力するためのマイクロストリップ型伝伝素線路（７ａ、７ｂ）とを備えた高周波モジュールであって、
前記金属台の上面における前記マイクロ波集積回路半導体素子が対向する領域の一部と前記対向するマイクロ波集積回路半導体素子との間に空隙（２４）を設けたことを特徴とする高周波モジュール。
【請求項８】
前記マイクロ波半導体素子に対して入出力される信号の周波数をｆとし、空気の誘電率をε0とすると、前記抵抗体膜（２１）のシート抵抗値Ｒと前記空隙の厚みｄとの関係が次式を満足することを特徴とする請求項７記載の高周波モジュール。
０．１πε0ｆ≦（ｄ／Ｒ）≦０．４πε0ｆ
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波集積回路半導体素子、及びこのマイクロ波集積回路半導体素子が組込まれた高周波モジュールに関する。
【０００２】
【従来の技術】
マイクロ波集積回路半導体素子（Microwave Monolithic Integrated Circuit：以下MMICと略記する）、特に、砒化ガリウム電界効果トランジスタ（GaAsFET）を能動素子とするマイクロ波集積回路半導体素子(GaAsMMIC)は、動作周波数が1ギガヘルツ（ＧHz）を超える高周波モジュールに組込まれて広く利用されている。
【０００３】
砒化ガリウム電界効果トランジスタ（GaAsFET）を能動素子とするマイクロ波集積回路半導体素子（GaAsMMIC）は、半絶縁性基板上に形成されたGaAsFETと、同じくこの半絶縁性基板上に形成され、GaAsFETに信号を入出力するための伝送線路とから構成されている。
【０００４】
伝送線路としては、従来、半絶縁性基板の表面に信号線、裏面に接地導体を有するマイクロストリップ型伝送線路が用いられていたが、最近はオンウエーハでの測定評価が可能なコプレーナ型伝送線路、すなわち半絶縁性基板の表面に信号線と接地導体との両方を形成した伝送線路が注目され、特に製品レベルのマイクロ波集積回路半導体素子（MMIC）においては広く用いられ始めている。
【０００５】
図８に、このようなマイクロ波集積回路半導体素子（MMIC）が組込まれた高周波モジュールの上面図を示す。矩形状の金属台１の周囲には側壁２ａ、２ｂ、２ｃ、２ｄが一体形成され、互いに対向する側壁２ａ、２ｂには信号を入出力するためのコネクタ３ａ、３ｂが取付けられている。この金属台１の上面の中央にはマイクロ波集積回路半導体素子（MMIC）４が取付けられ、MMIC４の近傍には、このMMIC４へ駆動電源を供給するための電源回路５ａ、５ｂが設けられている。
【０００６】
さらに、この金属台１の上面には、誘電体基板６ａ、６ｂの表面と裏面とに信号線及び接地導体が形成されたマイクロストリップ型伝送線路７ａ、７ｂが取付けられている。このマイクロストリップ型伝送線路７ａ、７ｂは、コネクタ３ａ、３ｂとMMIC４とを接続する。この高周波モジュールには、図示しないカバーが設けられている。
【０００７】
図９に電力増幅用のマイクロ波集積回路半導体素子（MMIC）４の概略構成を示す。例えば砒化ガリウム（GaAs）からなる矩形形状を有す厚み０．４ｍｍの半絶縁性基板８の表面に、砒化ガリウム電界効果トランジスタ（GaAsFET）９、及び幅０．３ｍｍの信号線１０とこの信号線１０の両側に０．３ｍｍ離れて形成された一対の接地導体１１、１２からなるコプレーナ型伝送線路１３が形成されている。
【０００８】
さらに、半絶縁性基板８の裏面１４には、このMMIC４を高周波モジュールの金属台１の上面に半田付けするための例えば金（Ａｕ）からなる裏面導体１５が形成されている。このMMIC４の上面の形状は例えば１ｍｍ×３ｍｍである。
【０００９】
図１０は図８の高周波モジュールの要部を取出して示す斜視図である。金属台１の上面におけるMMIC４に対する信号の入力側及び出力側に、それぞれマイクロストリップ型伝送線路７ａ、７ｂが取付けられている。この各マイクロストリップ型伝送線路７ａ、７ｂは、厚み０．３ｍｍの誘電体基板６ａ、６ｂと、この誘電体基板６ａ、６ｂの表面に形成された幅０．５ｍｍの信号線１６と、この誘電体基板６ａ、６ｂの裏面全面に形成された接地導体１７とから構成されている。
【００１０】
なお、マイクロストリップ型伝送線路７ａ、７ｂには直流分を遮断するためのキャパシタ、及び直流電源供給用のインダクタが設けられるが、ここでは省略されている。
【００１１】
高周波モジュールにおいては、MMIC４の表面に形成されたコプレーナ伝送線路１３の信号線１０とマイクロストリップ型伝送線路７ａ、７ｂの信号線１６とが金属リボン１８により電気的に連結されている。さらに、コプレーナ型伝送線路１３の接地導体１１、１２とマイクロストリップ型伝送線路７ａ、７ｂの接地導体１７（金属台１の上面）が同じく金属リボン１８により電気的に連結されている。なお、MMIC４の入力側と出力側と、マイクロストリップ伝送線路７ａ、７ｂと間にはそれぞれ連結部１９、２０が設けられている。
【００１２】
このような構成の高周波モジュールにおいて、コネクタ３ａから入力された高周波信号は、マイクロストリップ型伝送線路７ａ、コプレーナ伝送線路１３を介して、砒化ガリウム電界効果トランジスタ（GaAsFET）９へ入力され、電力増幅されたのち、コプレーナ伝送線路１３、マイクロストリップ型伝送線路７ｂを介してコネクタ３ｂから外部へ出力される。
【００１３】
【発明が解決しようとする課題】
しかしながら、図８、図９、図１０に示したマイクロ波集積回路半導体素子（MMIC）４、及びこのマイクロ波集積回路半導体素子（MMIC）４が組込まれた高周波モジュールにおいてもまだ解消すべき次のような課題があった。
【００１４】
すなわち、かかる構造の高周波モジュールの欠点は、特定のマイクロ波周波数で電力利得の急激な変化（ディップ）が生じ、またパルス動作の場合には、パルス信号波形にいわゆるリンギング等が生じることである。この原因は以下の様に説明できる。
【００１５】
図９において、マイクロ波集積回路半導体素子（MMIC）４におけるコプレーナ型伝送線路１３の直下である半絶縁性基板８の裏面１４に、半田付けするための裏面導体１５がある場合には、半絶縁性基板８の表面に形成されたコプレーナ伝送線路１３の接地導体１１、１２とこの裏面導体１５との間で平行平板モード電磁波が伝播する。
【００１６】
この状態で、MMIC４の入出力側に、例えば５０Ωの特性インピーダンスを有するマイクロストリップ型伝送線路７ａ、７ｂを接続した場合、MMIC４内を伝播する平行平板モード電磁波がインピーダンスの不整合により連結部１９、２０で反射し、MMIC４内で共振状態が生じる。
【００１７】
高周波モジュールの周波数特性を検証すると、MMIC４内での共振状態における共振周波数での異常な振る舞い、すなわち、前述の電力利得の急激な変化（ディップ）やパルス増幅信号におけるリンギング現象が発生する。
【００１８】
図１１に、上述した、電力増幅用の高周波モジュールにおける周波数特性の実測値を示す。図１１の特性に示すように、複数の特定周波数（約３０ＧHz、３８ＧHz、４５ＧHz）で顕著な電力利得の落ち込み（最大３ｄＢのディップ）が生じ、高周波モジュールにおける有効帯域幅である３ｄＢ帯域幅が約３７ＧHzに制限される。
【００１９】
本発明はこのような事情に鑑みてなされたものであり、抵抗体膜を採用することにより、コプレーナ型伝送線路を有する集積回路半導体素子における平行平板モード電磁波のエネルギーを低減させ、良好な周波数特性を有するマイクロ波集積回路半導体素子及びこのマイクロ波集積回路半導体素子が組込まれた高周波モジュールを提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明は、板形状を有する半絶縁性基板の表面に、マイクロ波半導体素子とこのマイクロ波半導体素子に対して信号を入出力するためのコプレーナ型伝送線路とが形成されたマイクロ波集積回路半導体素子に適用される。
【００２１】
そして、上記課題を解消するために、本発明のマイクロ波集積回路半導体素子においては、半絶縁性基板における、表面に対向する裏面とコプレーナ型伝送線路に直交する一対の端面とコプレーナ型伝送線路に平行する一対の側面との少なくとも一つの面に抵抗体膜を形成している。
【００２２】
このように構成されたマイクロ波集積回路半導体素子（MMIC）においては、表面にコプレーナ型伝送線路が形成された半絶縁性基板における表面以外の裏面、端面、側面のいずれかの面には抵抗体膜が形成されている。
【００２３】
この抵抗体膜は、コプレーナ型伝送線路と半絶縁性基板の裏面に形成された裏面導体又は抵抗体膜との間で生起され、MMIC内を伝搬される平行平板モード電磁波のエネルギーを抵抗損失の形で吸収する。
【００２４】
したがって、たとえ、この平行平板モード電磁波が、MMICと外部のマイクロストリップ型伝送線路等の信号入出力線路との間のインピーダンス不一致により、MMIC内に共振現象が生じたとしても、そのレベルは小さい。よって、このMMICの周波数特性において共振現象に起因して特定の周波数に大きな変化（ディップ）が生じることが防止され、良好な周波数特性を得ることが可能である。
【００２５】
また、別の発明においては、上述した発明のマイクロ波集積回路半導体素子（MMIC）において、抵抗体膜を半絶縁性基板の裏面全面のみに形成している。
【００２６】
また、別の発明においては、抵抗体膜を半絶縁性基板の裏面、一対の端面及び一対の側面に形成している。
【００２７】
また、別の発明においては、抵抗体膜を半絶縁性基板の一対の端面にのみに形成している。
【００２８】
また、別の発明においては、抵抗体膜半絶縁性基板の一対の側面にのみに形成している。
【００２９】
さらに、別の発明は、金属台と、この金属台の上面の一部に、少なくとも裏面がこの上面に対向するように取付けられた上述した発明のマイクロ波集積回路半導体素子と、この金属台の上面におけるマイクロ波集積回路半導体素子の近接位置に取付けられ、コプレーナ型伝送線路を介してマイクロ波半導体素子に対して信号を入出力するためのマイクロストリップ型伝送線路とを備えた高周波モジュールである。
【００３０】
そして、金属台の上面におけるマイクロ波集積回路半導体素子が対向する領域の一部と対向するマイクロ波集積回路半導体素子との間に空隙を設けている。
【００３１】
このように構成された高周波モジュールにおいては、金属台の上面とマイクロ波集積回路半導体素子（MMIC）との間に空隙が設けられている。このように、空隙を設けることによって、金属台がMMICの半絶縁性基板の裏面の抵抗体膜又は裏面導体に接触する面積が減少するので、前述した平行平板モード電磁波のエネルギーの低減効果をさらに促進できる。
【００３２】
また、別の発明は、上述した発明を、抵抗体膜が半絶縁性基板の裏面全面のみに形成されたマイクロ波集積回路半導体素子（MMIC）が組込まれた高周波モジュールに適用している。
【００３３】
このように、抵抗体膜の形成位置を金属台に対向する半絶縁性基板の裏面全面に限定することによって、上述した空隙を設けたことによる作用効果をより一層向上できる。
【００３４】
さらに、別の発明は、上述した発明の高周波モジュールにおいて、マイクロ波半導体素子に対して入出力される信号の周波数をｆとし、空気の誘電率をε0とすると、抵抗体膜のシート抵抗値Ｒと空隙の厚みｄとの関係を、
０．１πε0ｆ≦（ｄ／Ｒ）≦０．４πε0ｆ
のように設定している。
【００３５】
【発明の実施の形態】
以下、本発明の各実施形態を図面を用いて説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係わるマイクロ波集積回路半導体素子（MMIC）の概略構成を示す斜視図である。図９に示す従来のマイクロ波集積回路半導体素子（MMIC）４と同一部分には同一符号を付して、重複する部分の詳細説明は省略する。
【００３６】
この第１実施形態のマイクロ波集積回路半導体素子（MMIC）４ａにおいては、図９に示す従来のマイクロ波集積回路半導体素子（MMIC）４における裏面導体１５に代えて、半絶縁性基板８の裏面１４の全面に亘って抵抗体膜２１が形成されている。
【００３７】
例えば砒化ガリウム（GaAs）からなる矩形形状を有す厚み０．４ｍｍの半絶縁性基板８の表面に、砒化ガリウム電界効果トランジスタ（GaAsFET）９、及び幅０．３ｍｍの信号線１０とこの信号線１０の両側に０．３ｍｍ離れて形成された一対の接地導体１１、１２とからなるコプレーナ型伝送線路１３が形成されている。
【００３８】
さらに、半絶縁性基板８の裏面１４には、全面に亘ってニッケル（Ｎｉ）・クロム（Ｃｒ）からなるシート抵抗４０Ωを有し、例えば０．５μｍの厚みを有した抵抗体膜２１が例えば真空蒸着法により形成されている。このMMIC４ａの上面の形状は例えば１ｍｍ×３ｍｍである。
【００３９】
なお、この第１実施形態のMMIC４ａにおいては、半絶縁性基板８のコプレーナ型伝送線路１３に直交する一対の端面２２及びコプレーナ型伝送線路１３に平行する一対の側面２３には、抵抗体膜２１は形成されていない。
【００４０】
このように構成された第１実施形態のマイクロ波集積回路半導体素子（MMIC）４ａの特徴を説明する。
【００４１】
すなわち、このように構成されたMMIC４ａにおいても、図９に示した従来のMMIC４と同様に、半絶縁性基板８の表面に形成された接地導体１１、１２と裏面１４に形成された抵抗体膜２１との間で平行平板モード電磁波が発生しMMIC４ａ内を伝搬する。しかし、この平行平板モード電磁波のエネルギーは抵抗体膜２１により抵抗損として消費される。
【００４２】
したがって、このMMIC４ａを図３に示すように高周波モジュールに組込んだ場合に、この平行平板モード電磁波が、MMIC４ａと外部のマイクロストリップ型伝送線路７ａ、７ｂとの間のインピーダンス不一致により、MMIC４ａ内に共振現象が生じたとしても、そのレベルは小さい。よって、このMMIC４ａの周波数特性において共振現象に起因して特定の周波数に大きな変化（ディップ）が生じることが防止され、良好な周波数特性を得ることが可能である。
【００４３】
（第２実施形態）
図２は本発明の第２実施形態に係わる高周波モジュールの要部を取出して示す斜視図である。図１０に示す従来の高周波モジュールと同一部分には、同一符号を付して、重複する部分の詳細説明は省略する。なお、高周波モジュールの上面図は、図８とほぼ同一であるので省略する。この第２実施形態に係わる高周波モジュール内には、図１に示す第１実施形態のマイクロ波集積回路半導体素子（MMIC）４ａが組込まれている。
【００４４】
金属台１の上面におけるMMIC４ａに対する信号の入力側及び出力側に、それぞれマイクロストリップ型伝送線路７ａ、７ｂが取付けられている。この各マイクロストリップ型伝送線路７ａ、７ｂは、厚み０．３ｍｍの誘電体基板６ａ、６ｂと、この誘電体基板６ａ、６ｂの表面に形成された幅０．５ｍｍの信号線１６と、この誘電体基板６ａ、６ｂの裏面全面に形成された接地導体１７とから構成されている。
【００４５】
また、MMIC４ａの表面に形成されたコプレーナ伝送線路１３の信号線１０とマイクロストリップ型伝送線路７ａ、７ｂの信号線１６とが金属リボン１８により電気的に連結されている。さらに、コプレーナ型伝送線路１３の接地導体１１、１２とマイクロストリップ型伝送線路７ａ、７ｂの接地導体１７（金属台１の上面）が同じく金属リボン１８により電気的に連結されている。なお、MMIC４ａの入力側と出力側と、マイクロストリップ伝送線路７ａ、７ｂと間にはそれぞれ連結部１９、２０が設けられている。
【００４６】
そして、この第２実施形態の高周波モジュールにおいては、金属台１の上面におけるMMIC４ａの半絶縁性基板８の抵抗体膜２１が形成された裏面１４に対向する領域の一部に凹部からなる厚みｄを有する空隙２４が形成されている。
【００４７】
このように構成された第２実施形態の高周波モジュールにおいては、図１０で示した従来の高周波モジュールと同様に、コネクタ３ａから入力された高周波信号は、マイクロストリップ型伝送線路７ａ、コプレーナ伝送線路１３を介して、砒化ガリウム電界効果トランジスタ（GaAsFET）９へ入力され、電力増幅されたのち、コプレーナ伝送線路１３、マイクロストリップ型伝送線路７ｂを介してコネクタ３ｂから外部へ出力される。
【００４８】
次に、厚みｄを有する空隙２４を設けた理由を説明する。
すなわち、図１に示す抵抗体膜２１が形成されたMMIC４ａを空隙２４が形成されていない高周波モジュールの金属台１の上面に直接搭載すると、抵抗体膜２１は金属台１により電気的に短絡されてしまうため、平行平板モード電磁波のエネルギーを消費させる効力を十分発揮できない。
【００４９】
抵抗体膜２１に平行平板モード電磁波のエネルギーを十分に消費させさせるためには、MMIC４ａから金属台１を無限に遠方に遠ざけること、言い換えれば、MMIC４ａと金属台１との聞に無限大の間隔を設ける必要がある。しかし、無限大の間隔を設けることは実際面では不可能である。
【００５０】
しかしながら、半絶縁性基板８の比誘電率は約１２．７と空気の比誘電率の１０倍以上である。したがって、平行平板モード電磁波のエネルギーの大半は半絶縁性基板８の中に閉じ込められるため、半絶縁性基板８の裏面１４に設けた抵抗体膜２１において、十分な電磁エネルギーの消費が期待できる。
【００５１】
ここで再び前記の間隔、すなわち、半絶縁性基板８の裏面１４と金属台１との間に設ける空隙２４の厚みｄについて検証する。発明者等はその間隔（空隙２４の厚みｄ）としては、おおよそ以下の様に見積ると共に、電磁化シミュレーションによりそれを確認した。
【００５２】
すなわち、抵抗体膜２１と金属台１との間の結合インピーダンスを抵抗休膜２１の横方向抵抗の１／１０を1つの目安とした。１／１０は半絶縁性基板８の比誘電率と空気の比誘電率との比を考慮している。この関係を計算式で現せば下式となる。ただし、Ｒは抵抗体のシート抵抗値、fはスプリアスを抑制したい周波数（マイクロ波半導体素子に対して入出力される信号の周波数）、ε0は空気の誘電率、Ｃはキャパシティである。
【００５３】
１／（２πｆＣ）＝Ｒ／１０
但し、Ｃ＝ε0／ｄ
したがって、
ｄ＝０．２πｆε0Ｒ
ｄ／Ｒ＝０．２πε0ｆ
今、抵抗体膜２１のシート抵抗値Ｒを４０Ω、周波数ｆ＝４０ＧHz、空気の誘電率ε0＝８．８５×１０-14とすると、空隙２４の厚みｄは約１ｍｍとなる。
【００５４】
図３は、電磁界シミユレーションにより平行平板モード電磁波のエネルギー低減の効果を確かめた周波数特性の結果を示す図である。なお、半絶縁性基板８の表面積は８ｍｍ×１ｍｍ、厚みは０．４ｍｍである。さらに、この半絶縁性基板８の表面（上面）は導体でメタライズされており、半絶縁性基板８の裏面１４と金属台１との間の空隙２４の厚みｄは１ｍｍとしている。そして、
（ａ）半絶縁性基板８の裏面１４に従来の裏面導体１５を形成
（ｂ）半絶縁性基板８の裏面１４にシート抵抗４０Ωの抵抗体膜２１を形成
（ｃ）半絶縁性基板８の裏面１４にシート抵抗２０Ωの抵抗体膜２１を形成
（ｄ）半絶縁性基板８の裏面１４にシート抵抗１０Ωの抵抗体膜２１を形成
の条件でシミュレーション計算を実施した。
【００５５】
このシミュレーション結果で理解できるように、半絶縁性基板８の裏面１４に裏面導体１５を形成した従来のMMIC４の掲合には、３５ＧHzと４４ＧHzおよび５５ＧHz、５８ＧHz近傍で共振が発生している（利得偏差量：約３ｄＢ）。これに対して、実施形態で示す半絶縁性基板８の裏面１４にシート抵抗４０Ωの抵抗体膜２１を形成した場合には、共振は殆ど抑制されていることが理解できる。
【００５６】
なお、上記の結果は前記の式に基づいて空隙２４の厚みｄを１ｍｍ、抵抗体膜２１のシート抵抗を４０Ωとしたが、この値に限る必要はないことは言うまでもない。例えば、抵抗体膜２１のシート抵抗を半分の２０Ωとした場合にも相当の効果が得られることは図３のシミユレーション結果から解る。
【００５７】
一方、抵抗体膜２１のシート抵抗Ｒが大きくなると、抵抗体膜２１中の電磁波エネルギー消費は少なくなり、最終的には半絶縁性基板８の表面における表面電極１１、１２と金属台１との間で平行平板モード電磁波が発生する。このことより、空隙２４の厚みｄと抵抗体膜２１のシート抵抗Ｒとの比ｄ／Ｒの下限を０．１πε0ｆとした。
【００５８】
以上の考察及び電磁界シミユレーション結果より、抵抗体膜２１のシート抵抗値Ｒと空隙２４の厚みｄの好ましい関係としては下式が妥当といえる。
【００５９】
０．１πε0ｆ≦（ｄ／Ｒ）≦０．４πε0ｆ
したがって、図１、図２に示す第１、第２の実施形態のMMIC４ａ、高周波モジュールにおける抵抗体膜２１のシート抵抗Ｒを４０Ωとし、空隙２４の厚みｄを１ｍｍとしている。
【００６０】
図４は、第２実施形態の高周波モジュールにおける実測された利得（ゲイン）の周波数特性図である。約３８ＧHzの共振周波数における利得の落込み量は約１ｄＢと、図１１に示す従来の高周波モジュールにおける同一共振周波数における利得の落込み量３ｄＢに比較して、大幅に改良されている。さらに、高周波モジュールにおける有効帯域幅である３ｄＢ帯域幅が約４７ＧHzに改善されている。
【００６１】
（第３実施形態）
図５は、本発明の第３実施形態に係わるマイクロ波集積回路半導体素子（MMIC）の概略構成を示す斜視図である。図１に示す第１実施形態のマイクロ波集積回路半導体素子（MMIC）４ａと同一部分には同一符号を付して、重複する部分の詳細説明は省略する。
【００６２】
この第３実施形態のマイクロ波集積回路半導体素子（MMIC）４ｂにおいては、半絶縁性基板８の裏面１４に抵抗体膜２１が形成されるとともに、半絶縁性基板８のコプレーナ型伝送線路１３に直交する一対の端面２２及びコプレーナ型伝送線路１３に平行する一対の側面２３にも、裏面１４の抵抗体膜２１と同一厚さ及び同一シート抵抗値を有する抵抗体膜２１ａ、２１ｂが形成されている。
【００６３】
半絶縁性基板８の各端面２２及び各側面２３に抵抗体膜２１ａ、２１ｂを形成する方法としては、例えば半絶縁性基板８の表面（上面）のみホトレジストを残存させた状態で上面方向及び斜め方向より、例えばＣｒ、Ｎｉからなる抵抗体膜２１ａ、２１ｂを真空蒸着することにより実現できる。
【００６４】
但し、その際、端面２２の抵抗体膜２１ａはコプレーナ型伝送線路１３の信号線１０と離して形成する必要があることは言うまでもない。一方、端面２２の抵抗体膜２１ａはコプレーナ型伝送線路１３の接地導体１１、１２と接触している方が好ましいが、高周波的な結合が確保されているため必ずしも接触している必要はない。
【００６５】
このように構成された第３実施形態のマイクロ波集積回路半導体素子（MMIC）４ｂにおいては、製造方法がやや複雑になるという欠点はあるものの、MMIC４ｂ内で伝搬される共振状態の平行平板モード電磁波が外部のマイクロストリップ型伝送線路７ａ、７ｂへ出力される際に、この端面２２に形成された抵抗体膜２１ａで有効に吸収されるため、図１に示す第１実施形態のMMIC４ａに比較して改善の度合いは大きい。
【００６６】
（第４実施形態）
図６は、本発明の第４実施形態に係わるマイクロ波集積回路半導体素子（MMIC）の概略構成を示す斜視図である。図５に示す第３実施形態のマイクロ波集積回路半導体素子（MMIC）４ｂと同一部分には同一符号を付して、重複する部分の詳細説明は省略する。
【００６７】
この第４実施形態のマイクロ波集積回路半導体素子（MMIC）４ｃにおいては、半絶縁性基板８の裏面１４に、従来のMMIC４で用いた裏面導体１５が形成されるとともに、半絶縁性基板８のコプレーナ型伝送線路１３に直交する一対の端面２２に抵抗体膜２１ａが形成されている。しかし、コプレーナ型伝送線路１３に平行する一対の側面２３には抵抗体膜２１ｂは形成されていない。
【００６８】
このように構成された第４実施形態のマイクロ波集積回路半導体素子（MMIC）４ｃにおいては、半絶縁性基板８の一対の端面２２に抵抗体膜２１ａが形成されているので、図５に示す第３実施形態のMMIC４ｂと同様に、平行平板モード電磁波が端面２２に形成された抵抗体膜２１ａで有効に吸収されるので、共振のエネルギーは小さくなり、高周波モジュール特性が改善される。
【００６９】
また、この第４実施形態のMMIC４ｃにおいては、半絶縁性基板８の裏面１４に裏面導体１５が形成さているので、このMMIC４ｃを高周波モジュールの金属台１上に直接半田付けできるので、熱伝導性を高めることができ、高周波モジュールの温度上昇を抑制できる。
【００７０】
（第５実施形態）
図７は、本発明の第５実施形態に係わるマイクロ波集積回路半導体素子（MMIC）の概略構成を示す斜視図である。図６に示す第４実施形態のマイクロ波集積回路半導体素子（MMIC）４ｃと同一部分には同一符号を付して、重複する部分の詳細説明は省略する。
【００７１】
この第５実施形態のマイクロ波集積回路半導体素子（MMIC）４ｄにおいては、半絶縁性基板８の裏面１４に従来のMMIC４で用いた裏面導体１５が形成されるとともに、半絶縁性基板８のコプレーナ型伝送線路１３に平行する一対の側面２３に抵抗体膜２１ｂが形成されている。しかし、コプレーナ型伝送線路１３に直交する一対の端面２２には抵抗体膜２１ａは形成されていない。
【００７２】
このように構成された第５実施形態のマイクロ波集積回路半導体素子（MMIC）４ｄにおいては、半絶縁性基板８の一対の側面２３に抵抗体膜２１ｂが形成されているので、図６に示す第４実施形態のMMIC４ｃと同様に、平行平板モード電磁波が側面２３に形成された抵抗体膜２１ｂで有効に吸収されるので、共振のエネルギーは小さくなり、高周波モジュール特性が改善される。
【００７３】
また、この第４実施形態のMMIC４ｄにおいても、半絶縁性基板８の裏面１４に裏面導体１５が形成さているので、このMMIC４ｄを高周波モジュールの金属台１上に直接半田付けできるので、熱伝導性を高めることができ、高周波モジュールの温度上昇を抑制できる。
【００７４】
なお、本発明は上述した各実施形態のマイクロ波集積回路半導体素子（MMIC）に限定されるものではない。各実施形態のマイクロ波集積回路半導体素子（MMIC）においては、能動素子としてのマイクロ波半導体素子として砒化ガリウム電界効果トランジスタ（GaAsFET）９を採用したが、シリコン等の他の半導体材料を用いたマイクロ波半導体素子を採用することも可能である。
【００７５】
【発明の効果】
以上説明したように、本発明のマイクロ波集積回路半導体素子、及びこのマイクロ波集積回路半導体素子が組込まれた高周波モジュールにおいては、抵抗体膜を採用することにより、また、金属台と半絶縁性基板の裏面との間に空隙を設けることにより。コプレーナ型伝送線路を有する集積回路半導体素子における平行平板モード電磁波のエネルギーを低減させ、広帯域の良好な周波数特性を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係わるマイクロ波集積回路半導体素子の概略構成を示す斜視図
【図２】本発明の第２実施形態に係わる高周波モジュールの要部を取出して示す斜視図
【図３】同第２実施形態に係わる高周波モジュールに組込まれたマイクロ波集積回路半導体素子にて生起される平行平板モード電磁波のシミュレーション結果を示す図
【図４】同第２実施形態の高周波モジュールにおける実測された利得（ゲイン）の周波数特性図
【図５】本発明の第３実施形態に係わるマイクロ波集積回路半導体素子の概略構成を示す斜視図
【図６】本発明の第４実施形態に係わるマイクロ波集積回路半導体素子の概略構成を示す斜視図
【図７】本発明の第５実施形態に係わるマイクロ波集積回路半導体素子の概略構成を示す斜視図
【図８】従来の高周波モジュールの上面図
【図９】従来のマイクロ波集積回路半導体素子の概略構成を示す斜視図
【図１０】従来の高周波モジュールの要部を取出して示す斜視図
【図１１】同従来の高周波モジュールにおける実測された利得（ゲイン）の周波数特性図
【符号の説明】
１…金属台
４、４ａ、４ｂ、４ｃ、４ｄ…マイクロ波集積回路半導体素子
６ａ、６ｂ…誘電体基板
７ａ、７ｂ…マイクロストリップ型伝送線路
８…半絶縁性基板
９…砒化ガリウム電界効果トランジスタ
１０、１６…信号線
１１、１２、１７…接地導体
１３…コプレーナ型伝送線路
１４…裏面
１５…裏面導体
１８…金属リボン
１９、２０…連結部
２１、２１ａ、２１ｂ…抵抗体膜
２２…端面
２３…側面
２４…空隙
【図１】
0003895205.tif 000002
【図２】
0003895205.tif 000003
【図３】
0003895205.tif 000004
【図４】
0003895205.tif 000005
【図５】
0003895205.tif 000006
【図６】
0003895205.tif 000007
【図７】
0003895205.tif 000008
【図８】
0003895205.tif 000009
【図９】
0003895205.tif 000010
【図１０】
0003895205.tif 000011
【図１１】
0003895205.tif 000012