(57)【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された画素領域と、
前記画素領域に形成された蓄積容量と、
複数の前記蓄積容量に接続された蓄積容量線と、
複数の前記蓄積容量線に所定の電位を供給するための共通蓄積容量線と、
複数の前記蓄積容量線毎に対応して設けられて前記共通蓄積容量線に接続された複数の補助容量とを有し、
前記蓄積容量及び前記補助容量は、ＭＯＳ構造で形成されており、
前記蓄積容量はｎ−ＭＯＳ構造で形成され、前記補助容量はｐ−ＭＯＳ構造で形成されていること
を特徴とする液晶表示パネル。
【請求項２】
基板上にマトリクス状に配置された画素領域と、
前記画素領域に形成された蓄積容量と、
複数の前記蓄積容量に接続された蓄積容量線と、
複数の前記蓄積容量線に所定の電位を供給するための共通蓄積容量線と、
複数の前記蓄積容量線毎に対応して設けられて前記共通蓄積容量線に接続された複数の補助容量とを有し、
前記蓄積容量及び前記補助容量は、ＭＯＳ構造で形成されており、
前記蓄積容量はｐ−ＭＯＳ構造で形成され、前記補助容量はｎ−ＭＯＳ構造で形成されていること
を特徴とする液晶表示パネル。
【請求項３】
請求項１又は２に記載の液晶表示パネルにおいて、
前記補助容量は、前記共通蓄積容量線を利用して形成されていること
を特徴とする液晶表示パネル。
【請求項４】
基板上にマトリクス状に配置された画素領域と、
前記画素領域に形成された蓄積容量と、
複数の前記蓄積容量に接続された蓄積容量線と、
複数の前記蓄積容量線に所定の電位を供給するための共通蓄積容量線と、
前記共通蓄積容量線に接続された補助容量とを有し、
前記蓄積容量はｎ−ＭＯＳ構造で形成され、前記補助容量はｐ−ＭＯＳ構造で形成されていること
を特徴とする液晶表示パネル。
【請求項５】
基板上にマトリクス状に配置された画素領域と、
前記画素領域に形成された蓄積容量と、
複数の前記蓄積容量に接続された蓄積容量線と、
複数の前記蓄積容量線に所定の電位を供給するための共通蓄積容量線と、
前記共通蓄積容量線に接続された補助容量とを有し、
前記蓄積容量はｐ−ＭＯＳ構造で形成され、前記補助容量はｎ−ＭＯＳ構造で形成されていること
を特徴とする液晶表示パネル。
【請求項６】
請求項４又は５に記載の液晶表示パネルにおいて、
前記補助容量は、前記共通蓄積容量線を利用して形成されていること
を特徴とする液晶表示パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各画素に蓄積容量を備えたアクティブマトリクス駆動方式の液晶表示パネルに関する。
【０００２】
【従来の技術】
図９は従来の液晶表示パネルの等価回路図、図１０は従来の液晶表示パネルの１表示画素分の等価回路図である。従来の液晶表示パネル１０１は、図示しない一方の透明ガラス基板に、複数のデータバスライン（信号線）１０２が平行に形成され、それらに対して絶縁膜を介して複数のゲートバスライン（走査線）１０３が交差して形成されている。ゲートバスライン１０３と平行に各蓄積容量線（行毎の蓄積容量線）１０４が配置され、これらの蓄積容量線１０４の端部側であってデータバスライン１０２と平行に共通蓄積容量線１０５が配置されている。
【０００３】
各蓄積容量線１０４はそれぞれ共通蓄積容量線１０５に電気的に接続されている。図示しない蓄積容量線駆動回路から供給される所定の電位は、共通蓄積容量線１０５を介して各蓄積容量線１０４へ供給されるようになっている。
【０００４】
各データバスライン１０２と各ゲートバスライン１０３とで画定される領域に各画素が形成される。図示しない一方の透明ガラス基板上であって各画素が形成された表示領域の周辺領域に、各データバスライン１０２を駆動する各データドライバ（信号線駆動回路）１０６および各ゲートバスライン１０３を駆動する各ゲートドライバ（走査線駆動回路）１０７が設けられている。
【０００５】
図１０に示すように、データバスライン１０２とゲートバスライン１０３との交点近傍に薄膜トランジスタ（以下ＴＦＴと記す）１０８が形成されている。ＴＦＴ１０８のドレイン電極Ｄはデータバスライン１０２に接続され、ＴＦＴ１０８のゲート電極Ｇはゲートバスライン１０３に接続され、ＴＦＴ１０８のソース電極Ｓは画素電極１０９に接続されている。画素電極１０９と対向電極１１０との間には液晶層１１１が挟持され、液晶容量Ｃｌｃが形成されている。また、画素電極１０９に並列に蓄積容量Ｃｓが接続されている。この蓄積容量Ｃｓは、画素電極１０９と蓄積容量線１０４との間に形成されている。対向電極１１０は、図示しない他方の透明ガラス基板に形成されている。そして、この対向電極１１０には対向電極電圧Ｖｃｏｍが供給される。
【０００６】
従来のアクティブマトリクス駆動方式の液晶表示パネルは、複数のゲートバスライン１０３の一つを選択し、選択されたゲートバスライン１０３に接続されたＴＦＴ１０８がオン状態になるよう走査信号が与えられた状態で、各データバスライン（信号線）１０２に信号電圧をそれぞれ供給することで、選択された行の各液晶容量Ｃｌｃに各画素の信号電圧を供給する。液晶容量Ｃｌｃはその容量が小さいために信号電圧の保持特性が不充分である。そこで、液晶容量Ｃｌｃに並列に蓄積容量Ｃｓを接続して、１垂直期間内に亘って画素電極に書き込まれた電圧が変動しないようにしている。これにより、１垂直期間内に輝度が変化しないようにして、いわゆるフリッカ等が発生するのを防止している。
【０００７】
また、ゲートバスライン１０３がオン（ＴＦＴのゲートしきい値電圧以上の電圧）からオフ（ＴＦＴのゲートしきい値電圧以下の電圧）に変化した際に、ＴＦＴ１０８のゲート−ソース間の寄生容量（Ｃｇｓ）やゲートバスライン１０３と画素電極１０９との間の寄生容量（Ｃｇｐ）によって、画素電極（液晶容量）１０９にチャージされた電位が変動し、パネル内部の輝度ムラやフリッカ等の原因となることがある。これに対しても蓄積容量Ｃｓを設けることでその影響を低減させることができる。
【０００８】
【発明が解決しようとする課題】
図１１は従来の液晶表示パネルの課題を示す図であり、図１１（ａ）は蓄積容量線１０４とデータバスライン１０２との交差部分に形成された寄生容量Ｃｋとその寄生容量Ｃｋを介して蓄積容量線１０４にノイズが混入する状態を示す説明用の等価回路図、図１１（ｂ）はデータバスライン１０２の信号電圧変化の一例を示す図である。図１２は蓄積容量線の電圧変動が最大となる表示パターンの具体例を示す図である。
【０００９】
図１１に示すように、蓄積容量線１０４はデータバスライン１０２と直交するように配設されているため、蓄積容量線１０４とデータバスライン１０２との交差部分に寄生容量Ｃｋが形成される。このためデータバスライン１０２の電圧変化が寄生容量Ｃｋを介して蓄積容量線１０４へ伝達される。この結果、蓄積容量線１０４にノイズが混入することになり、蓄積容量線１０４の電圧が変動する。蓄積容量線１０４の電圧が変動することで画素電極１０９の電圧が変動し、表示ムラが生ずる。
【００１０】
また図１１には示していないが、ＴＦＴ１０８を介して画素電極１０９に供給される信号電圧の変化によっても、上記と同様に蓄積容量線１０４の電圧が変動し、表示ムラが生ずることがある。
【００１１】
特に、図１２に示すように、各画素毎に「明」と「暗」とが交互に繰り返される（いわゆる市松模様）を表示する際に、蓄積容量線１０４の電圧変動が大きくなり、表示ムラやクロストークが顕著になる。
【００１２】
図１１（ａ）に示すように、各データドライバ（信号線駆動回路）１０６が正極性の信号と負極性の信号を交互に供給する構成において、図１２に示した市松模様の表示を行なう場合には、図１１（ｂ）に示すように、各データバスライン１０２の電圧変化方向が全て同じとなるので、各寄生容量Ｃｋを介して蓄積容量線１０４に混入するノイズが全て同位相となり、蓄積容量線１０４の電圧変動が最大となる。
【００１３】
本発明はこのような課題を解決するためになされたもので、蓄積容量線の電圧変動を低減させ、表示品質の劣化を防止することのできる液晶表示パネルを提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的は、基板上にマトリクス状に配置された画素領域と、前記画素領域に形成された蓄積容量と、複数の前記蓄積容量に接続された蓄積容量線と、複数の前記蓄積容量線に所定の電位を供給するための共通蓄積容量線と、前記共通蓄積容量線に接続された補助容量とを有することを特徴とする液晶表示パネルによって達成される。
【００１５】
上記本発明の液晶表示パネルにおいて、前記補助容量は、前記共通蓄積容量線を利用して形成されていることを特徴とする。上記本発明の液晶表示パネルにおいて、前記蓄積容量及び前記補助容量は、ＭＯＳ構造で形成されていることを特徴とする。
【００１６】
上記本発明の液晶表示パネルにおいて、前記蓄積容量はｎ−ＭＯＳ構造で形成され、前記補助容量はｐ−ＭＯＳ構造で形成されていることを特徴とする。上記本発明の液晶表示パネルにおいて、前記蓄積容量はｐ−ＭＯＳ構造で形成され、前記補助容量はｎ−ＭＯＳ構造で形成されていることを特徴とする。
【００１７】
本発明による液晶表示パネルは、蓄積容量線に所定の電位を供給するための共通蓄積容量線に電圧安定化用の補助容量を追加したので、データバスラインと蓄積容量線との交差部分での寄生容量を介して蓄積容量線に混入したノイズを電圧安定化用の補助容量によって吸収することができる。また、画素電極に供給される信号電圧の変化に伴って蓄積容量線の電圧が変動した際にも、その電圧変動を電圧安定化用の補助容量によって吸収することができる。これにより、蓄積容量線の電圧変動が抑制されるので、表示ムラや横方向クロストークの発生を防止でき、良好な表示品質を得ることができる。
【００１８】
なお、画素の蓄積容量をＭＯＳ構造で形成する場合には、共通蓄積容量線に追加する電圧安定化用の補助容量もＭＯＳ構造にすることで、電圧安定化用の補助容量をより大ききなものとすることができ、蓄積容量線の電圧変動を効果的に抑制できる。また、画素の蓄積容量をｎ−ＭＯＳ構造とした場合は電圧安定化用の補助容量をｐ−ＭＯＳ構造とし、画素の蓄積容量をｐ−ＭＯＳ構造とした場合は電圧安定化用の容量をｎ−ＭＯＳ構造とすることで、共通蓄積容量線に供給する電圧をゲートバスラインのオフ電圧またはオン電圧とすることができる。これにより、新たな電圧を供給する必要がなくなり、回路構成および液晶表示パネルの構造が簡略化できる。
【００１９】
【発明の実施の形態】
本発明の一実施の形態による液晶表示パネルについて図１乃至図８を用いて説明する。図１は本実施の形態による液晶表示パネルの等価回路図である。本実施の形態による液晶表示パネル１は、図示しない一方の透明ガラス基板上に、平行に並ぶ複数のデータバスライン（信号線）２と、それらに不図示の絶縁膜を介して交差する複数のゲートバスライン（走査線）３とが形成されている。ゲートバスライン３と平行に複数の蓄積容量線（行毎の蓄積容量線：水平蓄積容量線）４が形成され、さらに各蓄積容量線４の一端部側にデータバスライン２と平行に共通蓄積容量線５が形成されている。各蓄積容量線（行毎の蓄積容量線）４はそれぞれ共通蓄積容量線５と電気的に接続されている。そして、図示しない蓄積容量線駆動回路から供給される所定の電位（蓄積容量線電圧Ｖｃｓ）を、共通蓄積容量線（垂直蓄積容量線）５を介して各蓄積容量線（行毎の蓄積容量線：水平蓄積容量線）４に供給するようになっている。
【００２０】
各データバスライン２と各ゲートバスライン３とで画定される各領域に各画素がそれぞれ形成されている。図示しない一方の透明ガラス基板上であって各画素が形成された表示領域の周辺領域に、各データバスライン２を駆動する各データドライバ（信号線駆動回路）６および各ゲートバスライン３を駆動する各ゲートドライバ（走査線駆動回路）７が設けられている。
【００２１】
そして、データバスライン２とゲートバスライン３との交点位置近傍に薄膜トランジスタ（ＴＦＴ）８が形成されている。ＴＦＴ８のドレイン電極（Ｄ）はデータバスライン２に接続され、ＴＦＴ８のゲート電極（Ｇ）はゲートバスライン３に接続され、ＴＦＴ８のソース電極（Ｓ）は画素電極９に接続されている。画素電極９と対向電極１０との間には液晶層１１が挟持され、これにより液晶容量Ｃｌｃが形成されている。また、画素電極９に並列に蓄積容量Ｃｓが接続されている。この蓄積容量Ｃｓは、画素電極９と蓄積容量線４との間に形成されている。対向電極１０は、図示しない他方の透明ガラス基板に形成されている。この対向電極１０には対向電極電圧Ｖｃｏｍが供給されるようになっている。
【００２２】
さらに、本実施の形態による液晶表示パネル１は、共通蓄積容量線（垂直蓄積容量線）５に電圧安定化用の補助容量Ｃｃｓが接続されている。この電圧安定化用の補助容量Ｃｃｓは、各行の水平蓄積容量線毎に対応して設けられている。この電圧安定化用の補助容量Ｃｃｓの他端（共通側）には所定の電位（電圧安定化用補助容量の共通側電極電圧：Ｖｃｃｓ）が供給される。上記の所定の電位（電圧安定化用補助容量の共通側電極電圧：Ｖｃｃｓ）としては、グランド電位や蓄積容量線電圧Ｖｃｓよりも例えば３Ｖ程度高い電位を用いることができる。電圧安定化用の補助容量Ｃｃｓの容量値は、１行分の蓄積容量Ｃｓの合計容量値以上にするのが望ましい。なお、電圧安定化用の補助容量Ｃｃｓの容量値を大きくすると電圧安定化用の補助容量Ｃｃｓを形成するために広い領域が必要になるので、電圧安定化用の補助容量Ｃｃｓの容量値は１行分の蓄積容量Ｃｓの合計容量値よりも少なくしてもよい。
【００２３】
本実施の形態による液晶表示パネル１は、共通蓄積容量線５に電圧安定化用の補助容量Ｃｃｓを接続する構成としたので、各蓄積容量線４に混入したノイズを吸収でき、各蓄積容量線４の電圧を安定化できる。各蓄積容量線４の電圧を安定化することで、画素電極９の電圧変動を小さくでき、結果として表示領域における横方向のクロストークの発生を防止できる。
【００２４】
図２は本実施の形態による他の液晶表示パネルの等価回路図である。図２に示す液晶表示パネル２１は低温ポリシリコン製造プロセスにより作成されたもので、図中の点線で囲まれた部分のうち対向電極１０を除く構成が、図示しない一方の透明ガラス基板上に形成されている。この液晶表示パネル２１は、図示しない一方の透明ガラス基板に、絶縁膜を介して交差状に形成された複数のデータバスライン２ａ〜２ｎの組及び複数のゲートバスライン３ａ〜３ｉの組とを有している。また、ゲートバスライン３ａ〜３ｉと平行に各蓄積容量線（行毎の蓄積容量線：水平蓄積容量線）４ａ〜４ｉが形成され、さらに各蓄積容量線４ａ〜４ｉの左右両端部側にデータバスライン２ａ〜２ｎと平行に共通蓄積容量線５Ｌ，５Ｒがそれぞれ形成されている。
【００２５】
各蓄積容量線（行毎の蓄積容量線：水平蓄積容量線）４は各共通蓄積容量線５Ｌ，５Ｒにそれぞれ電気的に接続されている。そして、図示しない蓄積容量線駆動回路から供給される所定の電位（蓄積容量線電圧Ｖｃｓ）が、左右の共通蓄積容量線（垂直蓄積容量線）５Ｌ，５Ｒを介して各蓄積容量線（行毎の蓄積容量線：水平蓄積容量線）４ａ〜４ｉへ供給されるようになっている。各共通蓄積容量線（垂直蓄積容量線）５Ｌ，５Ｒには、電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲがそれぞれ接続されている。これらの電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲは、各蓄積容量線４ａ〜４ｉに行毎に対応して設けられている。
【００２６】
各データバスライン２ａ〜２ｎと各ゲートバスライン３ａ〜３ｉとで画定される各領域に各画素が形成されている。図示しない一方の透明ガラス基板上であって各画素が形成された表示領域の周辺の例えば上側の領域に、データバスライン２ａ〜２ｎの総数と同数のアナログスイッチ回路（ＳＷ）２２ａ〜２２ｎが設けられている。また、上記表示領域の周辺の左右の領域に一対のシフトレジスタ２３Ｌ，２３Ｒ及びゲートバスライン３ａ〜３ｉの総数と同数のゲートバスラインバッファ回路２４Ｌａ〜２４Ｌｉ，２４Ｒａ〜２４Ｒｉがそれぞれ設けられている。
【００２７】
液晶表示パネル２１の外周部に設けられたデータ駆動回路領域には、第１および第２のデータドライバ（信号線駆動回路）６ａ，６ｂが形成され、各データドライバ６ａ，６ｂから出力される階調電圧を供給するデータバスライン２ａ〜２ｎの選択を制御するデータバスライン選択制御信号ＲＣ１〜ＲＣｍを生成・出力するデータバスライン選択制御回路（図示しない）が形成されている。
【００２８】
第１のデータドライバ６ａから出力された階調電圧は、奇数番目のアナログスイッチ回路２２ａ，…，２２ｎ−１の入力端子へそれぞれ供給される。第２のデータドライバ６ｂから出力された階調電圧は、偶数番目のアナログスイッチ回路２２ｂ，…，２２ｎの入力端子へそれぞれ供給される。第１のアナログスイッチ回路２２ａの出力端子は第１のデータバスライン２ａに接続され、以下同様に第２，…，第ｎ−１，第ｎ番目のアナログスイッチ回路２２ｂ，…２２ｎ−１，２２ｎの出力端子は、第２，…，第ｎ−１，第ｎ番目のデータバスライン２ｂ，…，２ｎ−１，２ｎにそれぞれ接続される。第１のデータバスライン選択制御信号ＲＣ１は、第１および第２のアナログスイッチ回路２２ａ，２２ｂのスイッチング制御端子にそれぞれ供給される。以下同様に第ｍ番目（ｍ＝ｎ／２）のデータバスライン選択制御信号ＲＣｍは、第ｎ−１番目および第ｎ番目のアナログスイッチ回路２２ｎ−１，２２ｎのスイッチング制御端子にそれぞれ供給される。
【００２９】
したがって、第１のデータバスライン選択制御信号ＲＣ１が供給されると、第１および第２のアナログスイッチ回路２２ａ，２２ｂがそれぞれ導通状態となり、第１のデータドライバ６ａから出力された階調電圧は第１番目のデータバスライン２ａへ供給され、第２のデータドライバ６ｂから出力された階調電圧は第２番目のデータバスライン２ｂへ供給される。以下同様に第ｍ番目のデータバスライン選択制御信号ＲＣｍが供給されると、第ｎ−１番目および第ｎ番目のアナログスイッチ回路２２ｎ−１，２２ｎがそれぞれ導通状態となり、第１のデータドライバ６ａから出力された階調電圧は第ｎ−１番目のデータバスライン２ｎ−１へ供給され、第２のデータドライバ６ｂから出力された階調電圧は第ｎ番目のデータバスライン２ｎへ供給される。
【００３０】
このように、各データドライバ６ａ，６ｂと各データバスライン２ａ〜２ｎとの間にアナログスイッチ回路２２ａ〜２２ｎを設け、各データバスライン２ａ〜２ｎに対する階調電圧の供給を時分割方式で行なう構成にすることで、液晶表示パネル２１と液晶表示パネル２１の外部に設けられたデータ駆動回路基板等との間の信号線数を低減することができる。なお、図２では２本のデータバスラインに対して同時に階調電圧を供給する構成を示したが、３以上のデータバスラインに対して同時に階調電圧を供給する構成としてもよい。
【００３１】
各シフトレジスタ２４Ｌ，２４Ｒは、垂直走査制御信号ＳＣに基づいて垂直走査信号（ゲート駆動信号）を生成する。一方のシフトレジスタ２４Ｌから出力された各垂直走査信号（ゲート駆動信号）は、各ゲートバッファ回路２４Ｌａ〜２４Ｌｉを介して各ゲートバスライン３ａ〜３ｉにそれぞれ供給される。他方のシフトレジスタ２４Ｒから出力された各垂直走査信号（ゲート駆動信号）は、各ゲートバッファ回路２４Ｒａ〜２４Ｒｉを介して各ゲートバスライン３ａ〜３ｉにそれぞれ供給される。１本のゲートバスライン３に対してその左右両端側から走査信号を供給することで、水平方向（横方向）の画素数が多くゲートバスライン長が長くなる大型の液晶表示パネルにおいても走査信号の鈍りを低減させることができる。
【００３２】
また、各データバスライン２と各ゲートバスライン３とで画定される各領域には、各画素がそれぞれ形成されているが、各画素部の構成は図１に示した液晶表示装置１と同じであり、薄膜トランジスタ（ＴＦＴ）８と液晶容量Ｃｌｃと蓄積容量Ｃｓとを備えている。
【００３３】
図２に示した液晶表示パネル２１には、各共通蓄積容量線（垂直蓄積容量線）５Ｌ，５Ｒに複数の電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲがそれぞれ接続されている。これらの電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲは、各行の水平蓄積容量線毎に対応して設けられている。これらの電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲの他端（共通側）には所定の電位（電圧安定化用補助容量の共通側電極電圧：Ｖｃｃｓ）が供給されるようになっている。上記の所定の電位（電圧安定化用補助容量の共通側電極電圧：Ｖｃｃｓ）としては、グランド電位や蓄積容量線電圧Ｖｃｓよりも例えば３Ｖ程度高い電位を用いることができる。
【００３４】
図２に示した液晶表示パネル２１は、左右の共通蓄積容量線５Ｌ，５Ｒに電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲをそれぞれ接続する構造としたので、電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲの容量値は、１行分の蓄積容量Ｃｓの合計容量値の１／２以上にするのが望ましい。なお、電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲの容量値を大きくすると電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲを形成するために広い領域が必要になるので、電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲの容量値は１行分の蓄積容量Ｃｓの合計容量値の１／２より少なくしてもよい。
【００３５】
図２に示した本実施の形態による他の液晶表示パネル２１は、各共通蓄積容量線５Ｌ，５Ｒに電圧安定化用の補助容量ＣｃｓＬ，ＣｃｓＲをそれぞれ接続する構成としたので、各蓄積容量線４ａ〜４ｉに混入したノイズを吸収でき、各蓄積容量線４ａ〜４ｉの電圧を安定化できる。各蓄積容量線４ａ〜４ｉの電圧を安定化することで、画素電極９の電圧変動を小さくでき、結果として横方向のクロストークの発生を防止できる。
【００３６】
図３は本実施の形態による液晶表示パネルの第１実施例の要部構造を示す配線配置構成図、図４（ａ）は画素領域部分（図３のＡ−Ａ線）の断面図、図４（ｂ）は共通蓄積容量線を利用して形成した容量部（図３のＢ−Ｂ線）の断面図である。
【００３７】
図３に示すように第１実施例による液晶表示パネル３１は、透明ガラス基板上に平行に並ぶ複数のゲートバスライン３３が形成され、それらと不図示の絶縁膜を介して交差して複数のデータバスライン３２が形成されている。また、ゲートバスライン３３に平行に複数の蓄積容量線（水平Ｃｓバスライン）３４が配置され、さらに、データバスライン３２に平行に共通蓄積容量線（垂直Ｃｓバスライン）３５が配置されている。
【００３８】
ゲートバスライン３３とデータバスライン３２との交点近傍位置にＴＦＴ３６が配置されている。ゲートバスライン３３とデータバスライン３２とで区画された領域に画素電極（透明電極）３７が配置されている。ＴＦＴ３６のドレイン電極はデータバスライン３２に接続され、ＴＦＴ３６のソース電極はデータ層３８に接続され、このデータ層３８を介して画素電極（透明電極）３７へ接続されている。データ層３８は蓄積容量線（水平Ｃｓバスライン）３４に対向する位置まで延設されており、図４（ａ）に示すように、第１層間膜３９を介して蓄積容量線（水平Ｃｓバスライン）３４とデータ層３８とが対向配置されることで、各画素毎の蓄積容量Ｃｓが形成されている。図３において、蓄積容量Ｃｓが形成された領域を一点鎖線で示す。なお、一点鎖線で示した蓄積容量Ｃｓが形成された領域は、特定の１画素についてのみ図示している。
【００３９】
図３において、第１層間膜３９（図４（ａ）参照）に開口されたコンタクトホール４０を介してポリシリコン層４４のソース領域とＴＦＴ３６のソース電極とが接続されている。また、第２層間膜４２（図４（ａ）参照）に開口されたコンタクトホール４１を介してデータ層３８と画素電極（透明電極）３７とが接続されている。さらに、データバスライン３２下層まで延設されたポリシリコン層４４は、第１層間膜３９に開口されたコンタクトホール９２を介してデータバスライン３２に接続されている。
【００４０】
図４（ａ）に示すように画素領域部分は次のように形成される。まず、透明ガラス基板４３上にポリシリコン層４４を形成する。次に、ポリシリコン層４４の上に酸化膜４５を形成する。次に、酸化膜４５上のゲートバスライン（ゲート層）３３および蓄積容量線（水平Ｃｓバスライン）３４を形成する。ついで、ゲートバスライン（ゲート層）３３および蓄積容量線（水平Ｃｓバスライン）３４の上に第１層間膜３９を形成する。次に、ポリシリコン層４４上の第１層間膜３９を開口し、コンタクトホール４０を形成する。次に、第１層間膜３９の上にデータ層３８及びＴＦＴ３６のソース電極を形成する。データ層３８はＴＦＴ３６のソース電極から蓄積容量線（水平Ｃｓバスライン）３４までの領域に形成する。第１層間膜３９を介して蓄積容量線（水平Ｃｓバスライン）３４とデータ層３８とが対向配置されることで蓄積容量Ｃｓが形成される。ついで、データ層３８および第１層間膜３９の上に第２層間膜４２を形成し、データ層３８上の第２層間膜４２を開口してコンタクトホール４１を形成する。次に、第２層間膜４２の上に画素電極（透明電極）３７を形成する。
【００４１】
そして、図示しない対向電極を備えた図示しない透明ガラス基板を透明ガラス基板４３に対向配置し、図示しない対向電極を備えた図示しない透明ガラス基板と画素電極（透明電極）３７および第２層間膜４２との間に液晶を封入することで液晶表示部が形成される。
【００４２】
図３に示すように、各蓄積容量線（水平Ｃｓバスライン）３４に所定の電位（Ｃｓ電位）を供給するための共通蓄積容量線（垂直Ｃｓバスライン）３５を利用して、電圧安定化用の補助容量Ｃｃｓが各蓄積容量線（水平Ｃｓバスライン）３４毎に形成される。
【００４３】
図４（ｂ）に示すように、透明ガラス基板４３の上に補助容量Ｃｃｓの一方の電極となるＣｃｓ配線（ゲート層）４６を形成し、このＣｃｓ配線（ゲート層）４６の上に酸化膜４５を形成し、さらに酸化膜４５の上に共通蓄積容量線（垂直Ｃｓバスライン）３５を形成することで、酸化膜４５を介してＣｃｓ配線（ゲート層）４６と共通蓄積容量線（垂直Ｃｓバスライン）３５とが対向配置された補助容量Ｃｃｓが形成されている。共通蓄積容量線（垂直Ｃｓバスライン）３５の上に、第１層間膜３９が形成されている。第１層間膜３９の上に、補助容量Ｃｃｓの一方の電極となるＣｃｓ配線（ゲート層）４６に所定の電位を供給するための垂直Ｃｃｓ配線（データ層）４７が形成されている。垂直Ｃｃｓ配線４７は、コンタクトホール９０を介してＣｃｓ配線４６に接続されている。垂直Ｃｃｓ配線４７は、図３に示すように、共通蓄積容量線（垂直Ｃｓバスライン）３５の側方に共通蓄積容量線（垂直Ｃｓバスライン）３５と平行に配置されている。垂直Ｃｃｓ配線４７および共通蓄積容量線（垂直Ｃｓバスライン）３５の上に、第２層間膜４２が形成されている。
【００４４】
図４（ｂ）に示すように、第１実施例による液晶表示パネル３１は、透明ガラス基板４３上にゲート層にて補助容量Ｃｃｓの共通側のＣｃｓ配線４６を形成し、第１層間膜３９を挟んで共通蓄積容量線（垂直Ｃｓバスライン）３５の配線を形成することで、共通蓄積容量線（垂直Ｃｓバスライン）３５に付加した補助容量Ｃｃｓを作成することができる。よって、液晶表示パネルを製作するための工程数を増すことなく、共通蓄積容量線（垂直Ｃｓバスライン）３５に補助容量Ｃｃｓを付加することができる。
【００４５】
なお、補助容量Ｃｃｓの容量値をより大きくするには、垂直方向に配線した共通蓄積容量線（垂直Ｃｓバスライン）３５の幅を太くしたり、第１層間膜３９の膜厚を薄くすることで対応することができる。また、補助容量Ｃｃｓの共通側は所定の電位に固定するだけでよいので、例えばゲートバッファの電源や液晶を挟んだ対向電極（コモン電極）と同じ電圧を用いるようにしてもよい。
【００４６】
図５は本実施の形態による液晶表示パネルの第２実施例の要部構造を示す配線配置構成図、図６（ａ）は画素領域部分（図５のＣ−Ｃ線）の断面図、図６（ｂ）は共通蓄積容量線を利用して形成した容量部（図５のＤ−Ｄ線）の断面図である。
【００４７】
図５に示すように第２実施例による液晶表示パネル５１は、透明ガラス基板上に平行に並ぶ複数のゲートバスライン５３が形成され、それらと不図示の絶縁膜を介して交差して複数のデータバスライン５２が形成されている。また、ゲートバスライン５３に平行に複数の蓄積容量線（水平Ｃｓバスライン）５４が配置され、さらに、データバスライン５２に平行に共通蓄積容量線（垂直Ｃｓバスライン）５５が配置されている。
【００４８】
ゲートバスライン５３とデータバスライン５２との交点近傍位置にＴＦＴ５６が配置されている。ＴＦＴ５６のドレイン電極はデータバスライン５２に接続され、ＴＦＴ５６のソース電極はデータ層５８に接続され、このデータ層５８を介して画素電極（透明電極）５７へ接続されている。ゲートバスライン５３とデータバスライン５２とで区画された領域に画素電極（透明電極）５７が配置されている。データ層５８は蓄積容量線（水平Ｃｓバスライン）５４の近傍まで延設されている。
【００４９】
図６において、第１層間膜５９（図６（ａ）参照）に開口されたコンタクトホール６０を介してポリシリコン層６４ａのソース領域とＴＦＴ５６のソース電極とが接続されている。また、第２層間膜６２（図６（ａ）参照）に開口されたコンタクトホール６１を介してデータ層５８と画素電極（透明電極）５７とが接続されている。さらに、データバスライン５２下層まで延設されたポリシリコン層６４は、第１層間膜５９に開口されたコンタクトホール９２を介してデータバスライン５２に接続されている。
【００５０】
図６（ａ）に示すように画素領域部分は次のように形成される。まず、透明ガラス基板６３上にＴＦＴ５６の動作半導体層となるポリシリコン層６４ａおよび蓄積容量Ｃｓの一方の電極となるポリシリコン層６４ｂを形成する。次に、ポリシリコン層６４ａ，６４ｂの上に酸化膜６５ａ，６５ｂを形成し、酸化膜６５ａの上にゲートバスライン（ゲート層）５３を形成してＴＦＴ５６を形成し、同時に、酸化膜６５ｂの上に蓄積容量線（水平Ｃｓバスライン）５４を形成する。酸化膜６５ｂを介してポリシリコン層６４ｂと蓄積容量線（水平Ｃｓバスライン）５４とが対向配置されることで蓄積容量Ｃｓが形成される。図５において、蓄積容量Ｃｓが形成された領域を一点鎖線で示す。なお、一点鎖線で示した蓄積容量Ｃｓが形成された領域は、特定の１画素についてのみ図示している。
【００５１】
ついで、図６（ａ）に示すように、ゲートバスライン５３および蓄積容量線５４の上に第１層間膜５９を形成する。次に、ポリシリコン層６４ａ上の第１層間膜５９を開口し、コンタクトホール６０を形成する。次に、第１層間膜５９の上にデータ層５８を形成する。データ層５８はＴＦＴ５６のソース電極から蓄積容量線（水平Ｃｓバスライン）５４の近傍までの領域に形成する。ついで、データ層５８および第１層間膜５９の上に第２層間膜６２を形成し、データ層５８上の第２層間膜６２を開口してコンタクトホール６１を形成する。次に、第２層間膜６２の上に画素電極（透明電極）５７を形成する。
【００５２】
そして、図示しない対向電極を備えた図示しない透明ガラス基板を透明ガラス基板６３に対向配置し、図示しない対向電極を備えた図示しない透明ガラス基板と画素電極（透明電極）５７および第２層間膜６２との間に液晶を封入することで液晶表示部が形成される。
【００５３】
図５に示すように、各蓄積容量線（水平Ｃｓバスライン）５４に所定の電位（Ｃｓ電位）を供給するための共通蓄積容量線（垂直Ｃｓバスライン）５５を利用して、電圧安定化用の補助容量Ｃｃｓが各蓄積容量線（水平Ｃｓバスライン）５４毎に形成される。
【００５４】
図６（ｂ）に示すように、透明ガラス基板６３の上に補助容量Ｃｃｓの一方の電極（共通電極）となるＣｃｓ配線（ポリシリコン層）６６を形成し、このＣｃｓ配線（ポリシリコン層）６６の上に酸化膜６５ｃを形成し、さらに酸化膜６５ｃの上に共通蓄積容量線（垂直Ｃｓバスライン）（ゲート層）５５を形成することで、酸化膜６５ｃを介してＣｃｓ配線（ポリシリコン層）６６と共通蓄積容量線（垂直Ｃｓバスライン）５５とが対向配置された補助容量Ｃｃｓが形成されている。共通蓄積容量線（垂直Ｃｓバスライン）５５の上に、第１層間膜５９が形成されている。第１層間膜５９の上に、補助容量Ｃｃｓの一方の電極（共通電極）となるＣｃｓ配線（データ層）６６に所定の電位を供給するための垂直Ｃｃｓ配線（データ層）が形成されている。垂直Ｃｃｓ配線６７は、コンタクトホール９０を介してＣｃｓ配線６６に接続されている。垂直Ｃｃｓ配線（データ層）６７は、図５に示すように、共通蓄積容量線（垂直Ｃｓバスライン）５５の側方に共通蓄積容量線（垂直Ｃｓバスライン）５５と平行に配置している。垂直Ｃｃｓ配線６７および共通蓄積容量線５５の上に、第２層間膜６２が形成されている。
【００５５】
図５および図６（ａ），図６（ｂ）に示したように、第２実施例による液晶表示パネル５１は、画素の蓄積容量Ｃｓおよび共通蓄積容量線（垂直Ｃｓバスライン）５５に付加した補助容量ＣｃｓをＭＯＳ容量にて作成したものである。ポリシリコン層６４ｂ，６６にてＭＯＳ容量を作成することで、第１実施例で示したようにゲート層−層間膜−データ層にて作成した容量よりもＭＯＳ容量の方が単位面積当りの容量を大きくできる。
【００５６】
なお、ＭＯＳ容量の場合はポリシリコン層とゲート層との間に所定電圧以上（３ボルト程度）の電位差が必要となるため、ｎ−ＭＯＳ構造の容量を作成したときには画素電極の最大電圧よりも高い電圧を印加する必要がある。さらに、共通蓄積容量線（垂直Ｃｓバスライン）５５に付加したＭＯＳ容量（Ｃｃｓ）をｎ−ＭＯＳ容量で作成した際には、蓄積容量線（Ｃｓバスライン）に供給する電圧（Ｖｃｓ）よりもさらに高い電圧が必要となる。現構成はポリシリコンプロセスにての実施例であるが、片チャンネル（ｎ−ＭＯＳまたはｐ−ＭＯＳ）の場合はこのような構成となる。また、アモルファスシリコンの場合はｎ−ＭＯＳのみのプロセスが一般的であり同様なことがいえる。
【００５７】
図７は本実施の形態による液晶表示パネルの第３実施例の要部構造を示す配置配線図である。図７に示す液晶表示パネル７１は、画素の蓄積容量Ｃｓをｎ−ＣＨ（ｎチャネル）のＭＯＳ容量で形成し、共通蓄積容量線（垂直Ｃｓバスライン）６７に付加する補助容量Ｃｃｓをｐ−ＣＨ（ｐチャネル）のＭＯＳ容量で形成したものである。図７に示す液晶表示パネル７１の配置配線構造は、図５に示した液晶表示パネル５１の配置配線構造とほとんど変わらないが、蓄積容量Ｃｓの一方の電極となるポリシリコン層７２がｎ−ＣＨ（ｎチャネル）のポリシリコンで形成され、共通蓄積容量線（垂直Ｃｓバスライン）６７に付加する補助容量Ｃｃｓの一方の電極となるポリシリコン層７３がｐ−ＣＨ（ｐチャネル）のポリシリコンで形成される。
【００５８】
蓄積容量Ｃｓをｎ−ＭＯＳ構造とし、蓄積容量Ｃｓに所定の電圧を供給するための共通蓄積容量線（垂直Ｃｓバスライン）６７に付加する補助容量Ｃｃｓをｐ−ＭＯＳ構造とすることで、蓄積容量Ｃｓの他方の電極を形成する蓄積容量線（水平Ｃｓバスライン）６４に供給する蓄積容量線電圧Ｖｃｓは、画素電極の最大電圧＋３ボルト程度とすることができ、共通蓄積容量線（垂直Ｃｓバスライン）６７に付加する補助容量Ｃｃｓの共通側に印加する電圧Ｖｃｃｓは、蓄積容量線電圧Ｖｃｓ−３ボルト程度とすることができる。したがって、補助容量Ｃｃｓの共通側に印加する電圧Ｖｃｃｓとしてゲートのオフ電圧などを利用できるため、ゲートバッファの電源配線を共用でき、配線領域を小さくできるメリットがある。
【００５９】
図８は本実施の形態による液晶表示パネルの第３実施例の要部構造を示す配置配線図である。図８に示す液晶表示パネル８１は、画素の蓄積容量Ｃｓをｐ−ＣＨ（ｐチャネル）のＭＯＳ容量で形成し、共通蓄積容量線（垂直Ｃｓバスライン）６７に付加する補助容量Ｃｃｓをｎ−ＣＨ（ｎチャネル）のＭＯＳ容量で形成したものである。図８に示す液晶表示パネル８１の配置配線構造は、図５に示した液晶表示パネル５１の配置配線構造とほとんど変わらないが、蓄積容量Ｃｓの一方の電極となるポリシリコン層８２がｐ−ＣＨ（ｐチャネル）のポリシリコンで形成され、共通蓄積容量線（垂直Ｃｓバスライン）６７に付加する補助容量Ｃｃｓの一方の電極となるポリシリコン層８３がｎ−ＣＨ（ｎチャネル）のポリシリコンで形成される。
【００６０】
蓄積容量Ｃｓをｐ−ＭＯＳ構造とし、蓄積容量Ｃｓに所定の電圧を供給するための共通蓄積容量線（垂直Ｃｓバスライン）６７に付加する補助容量Ｃｃｓをｎ−ＭＯＳ構造とすることで、第３実施例と同じメリットが得られる。
【００６１】
蓄積容量Ｃｓをｎ−ＭＯＳ構造とするかｐ−ＭＯＳ構造とするか、また、付加する補助容量Ｃｃｓをｐ−ＭＯＳ構造とするかｎ−ＭＯＳ構造とするかの選択は、電源配線などのレイアウト構成により適宜決めることができる。
【００６２】
そして、第１〜第４の実施の形態による液晶表示パネル３１，５１，７１，８１を用いて液晶表示装置を構成することで、例えば図１４に示したように表示ムラやクロストークが顕著になりやすいパターンを表示する場合でも、蓄積容量線（水平Ｃｓバスライン）の電圧変動を抑制し、表示ムラやクロストークが発生しない高品質の画像を表示することができる。
【００６３】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、ＴＦＴ８，３６，５６の動作半導体層としてポリシリコン層４４，６４ａを用いているが、本発明はこれに限らず、ＴＦＴ８，３６，５６の動作半導体層としてアモルファスシリコン層を用いてもよい。
【００６４】
【発明の効果】
以上説明したように本発明による液晶表示パネルは、各画素毎に蓄積容量を備えたアクティブマトリクス駆動方式の液晶表示パネルにおいて、各行毎に設けられた蓄積容量線に対して所定の電位を供給するための共通蓄積容量線に電圧安定化用の補助容量を追加したので、データバスラインと蓄積容量線との交差部分に生ずる寄生容量を介して蓄積容量線に混入したノイズを電圧安定化用の補助容量によって吸収することができる。また、画素電極に供給される信号電圧の変化に伴って蓄積容量線の電圧が変動した際にも、その電圧変動を電圧安定化用の補助容量によって吸収することができる。これにより、蓄積容量線の電圧変動が抑制されるので、表示ムラや横方向クロストークの発生を防止でき、良好な表示品質を得ることができる。
【００６５】
なお、画素の蓄積容量をＭＯＳ構造で形成する場合には、共通蓄積容量線に追加する電圧安定化用の補助容量もＭＯＳ構造にすることで、電圧安定化用の補助容量をより大ききなものとすることができ、蓄積容量線の電圧変動を効果的に抑制できる。また、画素の蓄積容量をｎ−ＭＯＳ構造とした場合は電圧安定化用の補助容量をｐ−ＭＯＳ構造とし、画素の蓄積容量をｐ−ＭＯＳ構造とした場合は電圧安定化用の補助容量をｎ−ＭＯＳ構造とすることで、共通蓄積容量線に供給する電圧をゲートバスラインのオフ電圧またはオン電圧とすることができる。これにより、新たな電圧を供給する必要がなくなり、回路構成および液晶表示パネルの構造が簡略化できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による液晶表示パネルの等価回路図である。
【図２】本発明の一実施の形態による他の液晶表示パネルの等価回路図である。
【図３】本発明の一実施の形態による液晶表示パネルの第１実施例の要部構造を示す配線配置構成図である。
【図４】図４（ａ）は画素領域部分（図３のＡ−Ａ線）の断面図、図４（ｂ）は共通蓄積容量線を利用して形成した容量部（図３のＢ−Ｂ線）の断面図である。
【図５】本発明の一実施の形態による液晶表示パネルの第２実施例の要部構造を示す配線配置構成図である。
【図６】図６（ａ）は画素領域部分（図５のＣ−Ｃ線）の断面図、図６（ｂ）は共通蓄積容量線を利用して形成した容量部（図５のＤ−Ｄ線）の断面図である。
【図７】本発明の一実施の形態による液晶表示パネルの第３実施例の要部構造を示す配置配線図である。
【図８】本発明の一実施の形態による液晶表示パネルの第３実施例の要部構造を示す配置配線図である。
【図９】従来の液晶表示パネルの等価回路図である。
【図１０】従来の液晶表示パネルの表示画素の等価回路図である。
【図１１】従来の液晶表示パネルの課題を示す図であり、図１１（ａ）は蓄積容量線とデータバスライン（信号線）との交差部分に形成された寄生容量Ｃｋとその寄生容量Ｃｋを介して蓄積容量線にノイズが混入する状態を示す説明用の等価回路図、図１１（ｂ）はデータバスライン（信号線）の信号電圧変化の一例を示す図である。
【図１２】従来の液晶表示パネルの課題を示す図であり、蓄積容量線の電圧変動が最大となる表示パターンの具体例を示す図である。
【符号の説明】
１，２１，３１，５１，７１，８１  液晶表示パネル
２，２ａ〜２ｎ，３２，５２  データバスライン（信号線）
３，３ａ〜３ｉ，３３，５３  ゲートバスライン（走査線）
４，４ａ〜４ｉ，３４，５４  蓄積容量線（水平Ｃｓバスライン）
５，５Ｌ，５Ｒ，３５，５５  共通蓄積容量線（垂直Ｃｓバスライン）
６  データドライバ（信号線駆動回路）
７  ゲートドライバ（走査線駆動回路）
８，３６，５６  ＴＦＴ（薄膜トランジスタ）
９，３７，５７  画素電極（透明電極）
１０  対向電極
１１  液晶層
２２ａ〜２２ｎ  アナログスイッチ回路
２３Ｌ，２３Ｒ  シフトレジスタ
２４Ｌａ〜２４Ｌｉ，２４Ｒａ〜２４Ｒｉ  ゲートバスラインバッファ回路
３８，５８  データ層
３９，５９  第１層間膜
４０，４１，６０，６１、９０，９２  コンタクトホール
４２，６２  第２層間膜
４３，６３  透明ガラス基板
４４，６４ａ，６４ｂ  ポリシリコン層
４５，６５ａ，６５ｂ，６５ｃ  酸化膜
４６  Ｃｃｓ配線（ゲート層）
４７  垂直Ｃｃｓ配線
６６  Ｃｃｓ配線（ポリシリコン層）
６７  垂直Ｃｃｓ配線（データ層）
７２  蓄積容量Ｃｓの一方の電極となるポリシリコン層（ｎ−ＣＨ）
７３  補助容量Ｃｃｓの一方の電極となるポリシリコン層（ｐ−ＣＨ）
８２  蓄積容量Ｃｓの一方の電極となるポリシリコン層（ｐ−ＣＨ）
８３  補助容量Ｃｃｓの一方の電極となるポリシリコン層（ｎ−ＣＨ）
Ｃｃｓ，ＣｃｓＬ，ＣｃｓＲ  共通蓄積容量線に付加した電圧安定化用の補助容量
Ｃｌｃ  液晶容量
Ｃｓ  蓄積容量
ＲＣ１〜ＲＣｍ  データバスライン選択制御信号
ＳＣ  垂直走査信号
Ｖｃｃｓ  電圧安定化用の補助容量の共通側電極電圧
Ｖｃｏｍ  対向電極電圧
Ｖｃｓ  蓄積容量線電圧
【図１】
0003992984.tif 000002
【図２】
0003992984.tif 000003
【図３】
0003992984.tif 000004
【図４】
0003992984.tif 000005
【図５】
0003992984.tif 000006
【図６】
0003992984.tif 000007
【図７】
0003992984.tif 000008
【図８】
0003992984.tif 000009
【図９】
0003992984.tif 000010
【図１０】
0003992984.tif 000011
【図１１】
0003992984.tif 000012
【図１２】
0003992984.tif 000013