(57)【要約】【課題】金属ブロックの電流経路における断面積を大きくし、放熱機能を高くすることができる半導体装置に関する技術を提供する。【解決手段】積層方向における一方の面に第１の電極を有する半導体素子と、第１の電極に対して向かい合う位置に配置される第２の電極と、半導体素子の積層方向における他方の面に向かい合う位置に配置される第３の電極と、第１の電極と前記第２の電極との間に配置される金属ブロックと、金属ブロックと第１の電極とを接続するはんだ層と、を有する半導体装置において、半導体素子は、外周部において第２の電極側に突出する第１の突出部を有しており、第１の突出部は、はんだ層と金属ブロックとの接合面よりも第２の電極側に延在しており、第１の電極の端部よりも内側の領域において、金属ブロックの第１の側面と向かい合う第１の面を有することを特徴とする半導体装置。【選択図】図1
2016167488.tif 000002
【特許請求の範囲】
【請求項１】
積層方向における一方の面に第１の電極を有する半導体素子と、
前記第１の電極に対して向かい合う位置に配置される第２の電極と、
前記半導体素子の積層方向における他方の面に向かい合う位置に配置される第３の電極と、
前記第１の電極と前記第２の電極との間に配置される金属ブロックと、
前記金属ブロックと前記第１の電極とを接続するはんだ層と、
を有する半導体装置において、
前記半導体素子は、外周部において前記第２の電極側に突出する第１の突出部を有しており、
前記第１の突出部は、前記はんだ層と前記金属ブロックとの接合面よりも前記第２の電極側に延在しており、前記第１の電極の端部よりも内側の領域において、前記金属ブロックの第１の側面と向かい合う第１の面を有することを特徴とする半導体装置。
【請求項２】
前記第１の突出部は、保護膜によって形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、前記第２の電極側に突出する第２の突出部を更に有しており、
前記第２の突出部は、前記はんだ層と前記金属ブロックとの接合面よりも前記第２の電極側に延在しており、前記第１の電極の端部よりも内側の領域において、前記金属ブロックの第２の側面と向かい合う第２の面を有していること、
を特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１の面と前記第１の電極の側面とは同一面上に位置していること、
を特徴とする請求項１ないし３に記載の半導体装置。
【請求項５】
前記第１の面と前記はんだ層とは接していること、
を特徴とする請求項１ないし４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、表面電極を持つ半導体素子と、放熱部材としての金属ブロックを有する半導体装置に係る。
【背景技術】
【０００２】
特許文献１には、表面電極を有する半導体素子及び放熱部材としての金属ブロックをはんだ層で接合する際に、半導体素子の表面電極を取り囲むように半導体素子の一面に治具を配置し、当該治具間において、金属ブロックをはんだ付けすることが開示されている。
【０００３】
【特許文献１】特開２０１２−１６４８８０
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように、位置合わせ治具を用いることで半導体素子の表面電極と対向する領域内に、はんだ層及び金属ブロックを配置することができる。しかしながら、位置合わせ治具には、製造公差や組み付け誤差があることから、金属ブロックはそれらのばらつきに耐えうるよう、位置合わせ治具に対して余裕をもって小さく形成する必要がある。結果として、放熱部材としての金属ブロックが小さくなり、金属ブロックが有する放熱機能が低くなる。これにより、半導体素子に損傷が生じてしまうおそれがある。
【課題を解決するための手段】
【０００５】
本明細書に開示の半導体装置は、積層方向における一方の面に第１の電極を有する半導体素子と、前記第１の電極に対して向かい合う位置に配置される第２の電極と、前記半導体素子の積層方向における他方の面に向かい合う位置に配置される第３の電極と、前記第１の電極と前記第２の電極との間に配置される金属ブロックと、前記金属ブロックと前記第１の電極とを接続するはんだ層と、を有する半導体装置において、前記半導体素子は、外周部において前記第２の電極側に突出する第１の突出部を有しており、前記第１の突出部は、前記はんだ層と前記金属ブロックとの接合面よりも前記第２の電極側に延在しており、前記第１の電極の端部よりも内側の領域において、前記金属ブロックの第１の側面と向かい合う第１の面を有することを特徴とする半導体装置である。
【０００６】
本発明の半導体装置によれば、半導体素子の外周部において第２の電極側に突出する第１の突出部を有しており、第１の突出部は、はんだ層と金属ブロックとの接合面よりも第２の電極側に延在しており、第１の電極の端部よりも内側の領域において、金属ブロックの側面と向かい合う第１の面を有することで、金属ブロックを表面電極と対向する領域内に配置することができる。
【発明の効果】
【０００７】
突出部を形成した部分においては、位置合わせ治具を用いることなく、金属ブロックを表面電極と対向する領域内に配置することができる。そのため、位置合わせ治具の製造公差や組み付け誤差を考慮して金属ブロックの大きさを決定する必要がなくなり、突出部の製造公差のみを考慮して金属ブロックの大きさを決定すればよいことから、金属ブロックを大きく形成することができる。これによって、金属ブロックが有する放熱機能を高くすることができ、半導体素子の損傷を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る半導体装置の断面図。
【図２】実施形態に係るリードフレームの上面図。
【図３】実施形態に係る半導体素子の拡大断面図。
【図４】実施形態に係る半導体素子上にＣｕブロックを配置した際の拡大断面図。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態に係る半導体装置について、図１を参照しながら説明する。図１は、実施形態に係る半導体装置１００の断面図である。図２は、実施形態に係るリードフレーム２００の上面図である。実施形態に係る半導体装置１００は、図１に示すように、コレクタ電極２０、はんだ層６０、半導体素子８０、はんだ層５０、Ｃｕブロック３０、はんだ層４０、エミッタ電極１０の順に積層されている。以下では、コレクタ電極２０が形成されている側を下面、エミッタ電極１０が形成されている側を上面とする。
【００１０】
リードフレーム２００は、例えば銅等の金属部材によって形成され、図２に示すように連結部９０と連結部９０の内側に形成され半導体素子８０を搭載する搭載部分９２、連結部９０を横断し、搭載部９２に対向する信号端子７０、半導体素子８０と信号端子７０とを接続するワイヤー７２を有する。コレクタ電極２０は、搭載部９２の一部分であり、電極としての機能を果たす。
【００１１】
コレクタ電極２０は、銅等の金属部材によって形成され電極を構成している。コレクタ電極２０は、表面にめっき加工が施されており、耐腐食性向上を図っている。例えば、無電解めっきによる処理がされている。エミッタ電極１０についても、同様である。
【００１２】
半導体素子８０は、例えばＲＣ−ＩＧＢＴ、ＩＧＢＴ、Ｄｉｏｄｅ、ＭＯＳ−ＦＥＴなどであり、搭載部９２のコレクタ電極２０の上面に後述するはんだ層６０を介して接続される。ここで、半導体素子８０によって、エミッタ電極１０から流れてきた電流をコレクタ電極２０に流すことができる。半導体素子８０は、基板９３、表面電極９４、保護膜１０３を有している。基板９３は、例えばＳｉなどによって構成されている。表面電極９４は、半導体素子８０の表面であって、基板９３上に形成されている。保護膜１０３は、Ｎｉ、ポリイミド等によって形成され、耐圧保護機能を果たしている。
【００１３】
Ｃｕブロック３０は、エミッタ電極１０とコレクタ電極２０の間に設けられ、放熱機能を有している。Ｃｕブロック３０の電流経路における断面積を大きくすることで、放熱機能を高めることができる。
さらに、Ｃｕブロック３０は、信号端子７０と半導体素子８０とを接続するワイヤー７２が、エミッタ電極１０と干渉することを防止するために積層方向における厚さを調節している。Ｃｕブロック３０は、上面においてはんだ層４０を介してエミッタ電極１０と接続され、下面においてはんだ層５０を介して半導体素子８０と接続されている。Ｃｕブロック３０は、表面において、めっき加工が施されており、耐腐食性向上を図っている。ここで、Ｃｕブロック３０は、電気伝導性、熱伝導性が良く、組み立てコストがかからないようなものであれば、他の金属によって構成されていてもよい。
【００１４】
コレクタ電極２０と半導体素子８０との間、半導体素子８０とＣｕブロック３０との間、Ｃｕブロック３０とエミッタ電極１０との間には、それぞれはんだ層６０、５０，４０が形成されている。はんだ層６０は、コレクタ１０の上面と半導体素子８０の下面とに接することで、両者を接続している。はんだ層５０は、半導体素子８０の上面とＣｕ３０の下面とに接することで、両者を接続している。はんだ層４０は、Ｃｕブロック３０の上面とエミッタ電極１０の下面とに接することで、両者を接続している。はんだ層６０は、例えばＳｎ、Ｃｕ、Ｎｉによって構成されている。
【００１５】
次に、半導体装置１００における電流の流れについて説明する。図２に示すように、信号端子７０が図示しないＥＣＵからの信号を受信し、ワイヤー７２を介してその信号を受信した半導体素子８０によって、Ｃｕブロック３０とコレクタ電極２０との間が導通可能な状態になる。これによって、半導体素子８０の種類に応じて、エミッタ電極１０からコレクタ電極２０、または、コレクタ電極２０からエミッタ電極１０へ電流が流れる。
【００１６】
近年では、大容量電流を用いたスイッチング制御を行っていることから電流密度が高くなり、半導体素子が発熱状態になってしまうことを抑制すべく、これまでよりも放熱機能の優れた金属部材が必要となっている。そのため、Ｃｕブロック３０において、電流経路上にあるはんだ層５０との接触面積を大きくすることが求められている。このことを達成するためには、Ｃｕブロック３０を配置する際に、従来のような公差の大きい位置合わせ治具を用いる部分をなるべく少なくする必要がある。そこで、本実施形態に係る半導体装置１００においては、Ｃｕブロック３０の下面に位置している半導体素子８０に後述する位置合わせの機能を持たせている。
【００１７】
図３は、実施形態に係る半導体素子８０の拡大断面図である。半導体素子８０は、表面に保護膜１０３により形成された突出部８６、９６及び表面電極９４によって囲まれた凹部１０１を有している。
【００１８】
保護膜１０３は半導体素子８０の両端において、上面に突出し、突出部８６、９６を形成している。突出部８６、９６は、基板９３及び表面電極９４の上面及び側面８１、９１を覆っている。突出部８６は、半導体素子８０の基板９３の右端側から上面に向けて突出しており、上端面８７、側面８８、端面８９によって囲まれている。突出部９６は、半導体素子８０の基板９３の左端側から上面に向けて突出しており、上端面９７、側面９８、端面９９によって囲まれている。突出部８６と突出部９６とは、側面８８と側面９８とによって向かいあっている。
【００１９】
上端面９７は、突出部９６の最上面に位置している面であり、エミッタ電極１０と向かい合うように形成されている。
【００２０】
側面９８は、表面電極９４と対向する領域内に形成されている。側面９８は、半導体素子８０上に、はんだ層５０を介して配置しており、これによって、Ｃｕブロック３０を表面電極９４に対向する領域内に収めることができる。また、側面９８は、表面電極９４の側面９１とは同一面上に位置していることが好ましい。このように突出部９６が形成されていれば、はんだ層５０と表面電極９４との向かい合う領域において、はんだ層５０とＣｕブロック３０との接合面積を大きくすることができ、金属部ブロック３０の有する放熱機能を十分に発揮することができる。
【００２１】
端面９９は、保護膜１０３の端部であり、かつ、半導体素子８０の側面を構成している。突出部８６についても、上記突出部９６の上端面９７、側面９８、端面９９と同様である。
【００２２】
次に、図４を用いて、半導体素子８０にＣｕブロック３０を配置した際の断面図を説明する。はんだ層５０は、半導体素子８０の表面電極９４上に表面電極９４の端部よりも内側の領域において、側面８８、９８に接するように配置される。はんだ層５０の上面は、上端面８７、９７よりも下側に位置している。
Ｃｕブロック３０は、はんだ層５０上にその端部９２が側面８８、９８によって位置合わせされることで配置されている。Ｃｕブロック３０は、側面８８、９８においてＣｕブロック３０は、側面８８、９８と向かい合っている。ここで、端部８２、９２と側面９８との間には隙間がないことが好ましい。これにより、Ｃｕブロック３０の大きさをなるべく大きくし、放熱機能を高くすることができる。
【００２３】
次に、本実施形態に係る半導体素子８０の製造方法について説明する。まず、基板９３上にポリイミドを塗布することにより保護膜を形成する。次に、ポリイミド上にフォトレジストを塗布し、上面からフォトレジストの中心部をマスクにて覆い露光することで、フォトレジスト現像され、保護膜の中心部分に凹部１０１が形成される。次に、ポリイミドエッチングを行い、保護膜上のフォトレジストを剥離することで、図３に示すような中心部に凹部１０１が形成された半導体素子８０が形成される。ここで、凹部１０１を形成するにあたって高粘性のポリイミドを用い、塗布時には低速で基板を回転させることが好ましい。
【００２４】
次に、本実施形態に係る半導体装置１００の製造方法について説明する。まず、リードフレーム２００のコレクタ電極２０上にはんだ層６０を形成後、位置合わせ治具を用いて半導体素子８０を搭載する。
【００２５】
次に、図４に示すように、半導体素子８０の表面電極９４上に、はんだ層５０、Ｃｕブロック３０を形成する。ここで、はんだ層５０は、表面電極９４上であって、表面電極９４に対向する領域内に形成され、その端部は、保護膜１０３の側面９８に接していることが好ましい。ここで、はんだ層５０の上面は、保護膜９６の上端面８７、９７よりも下方に位置している。次に、はんだ層５０上に、Ｃｕブロック３０が配置される。ここで、Ｃｕブロック３０の側面は、保護膜１０３の側面９８に対向している。
【００２６】
上述した半導体装置１００によれば、半導体素子８０の保護膜１０３の上端面９７が、Ｃｕブロック３０とはんだ層５０との接合面よりもコレクタ電極１０側に位置し、半導体素子８０上に形成されたはんだ層５０が保護膜１０３の側面８８、９８に接していることから、はんだ層５０上の形成されるＣｕブロック３０を保護膜１０３の側面８８、９８に対向する領域に配置することができる。これによって、この部分には位置合わせ治具を用いることなく、Ｃｕブロック３０を表面電極９４に対向する領域内に配置される。したがって、位置合わせ治具の製造公差や組み付け誤差を考慮してＣｕブロックの大きさを決定する必要がなくなり、位置合わせ治具とＣｕブロックとの間に生じていた隙間の分だけ、Ｃｕブロック３０において、電流経路上にあるはんだ層５０との接触面積を大きくすることができる。よって、Ｃｕブロック３０のもつ放熱機能をより優れたものにすることができる。
【００２７】
(その他の実施例)
また、上記に示す半導体素子８０においては、図３に示すように上端面９７は、保護膜１０３によって形成されていると示したが、これに限らない。上端面９７は、電極など半導体素子内の他の部分によって形成されていてもよい。これによって、半導体素子の製造方法を簡潔にすることができる。
【００２８】
また、半導体素子は、保護膜１０３によって形成された突出部８６、９６のいずれか１つのみを有していてもよい。これによって、半導体素子８０の片側の端部において位置合わせ治具を不要にすることができ、その部分において従来生じていた位置合わせ治具とＣｕブロックとの隙間をなくすことができる。これによって、この隙間の分だけＣｕブロックの大きさを大きくすることができ、放熱機能を高くすることができる。さらに、突出部を対向させて２つ設けるよりも容易に製造することができる。
【００２９】
また、保護膜１０３によって形成された突出部９６または変形例に係る第２の突出部の少なくともいずれかは、半導体素子８０の外周部に形成されておらず、外周部よりも基板の中央付近によって形成されていてもよい。これによっても、Ｃｕブロック３０を自動的に半導体素子８０の中心側によせることができるので、セルフアライメント機能が得られる。
【００３０】
上記に示す半導体素子８０においては、第１の突出部及び第２の突出部が形成されていることとしたが、さらに複数の突出部が形成されていてもよい。これによればより正確に位置合わせをすることが可能になる。
【００３１】
以上、実施例について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
【００３２】
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。
【符号の説明】
【００３３】
１０  エミッタ電極
２０  コレクタ電極
３０  Ｃｕブロック
４０、５０、６０  はんだ層
８０  半導体素子
８６、９６  突出部
９４  表面電極
９７  上端面
９８  側面
９９  端面
１００  半導体装置
１０３  保護膜
【図１】
2016167488.tif 000003
【図２】
2016167488.tif 000004
【図３】
2016167488.tif 000005
【図４】
2016167488.tif 000006