(57)【特許請求の範囲】
【請求項１】
光磁気記憶媒体から再生された差動信号の正弦波からなるＶＦＯ領域の直流オフセットを除去するオフセット除去回路であって、
上記差動信号から差動信号の立ち上がり、立ち下がりに応じた矩形データ信号を生成する比較回路と、
上記矩形データ信号に同期して上記ＶＦＯ領域の処理時にのみ活性化されるゲート信号をラッチし、当該矩形データ信号に同期して当該ゲート信号を順次にシフトするシフトレジスタと、
上記シフトレジスタでラッチされた第１のゲート信号を受けて上記比較回路から出力された矩形データ信号のレベルに応じた鋸波信号を生成するチャージポンプ回路と、
上記シフトレジスタの第１のゲート信号より後段にシフトされた第２のゲート信号を受けて上記チャージポンプ回路の出力信号に対するホールド動作を行うサンプル・ホールド回路と、
上記サンプル・ホールド回路の出力信号を上記再生された差動信号に加算する加算回路と
を有するオフセット除去回路。
【請求項２】
上記シフトレジスタは、データ入力端子にゲート信号が供給され、クロック入力端子に上記比較回路による矩形データ信号が供給され、データ出力端子から上記第１のゲート信号を出力する第１のＤ型フリップフロップと、
データ入力端子に上記第１のフリップフロップのデータ出力端子からの出力信号が供給され、クロック入力端子に上記比較回路による矩形データ信号の逆相の信号が供給され、データ出力端子から上記第２のゲート信号を出力する第２のＤ型フリップフロップと
を有する請求項１記載のオフセット除去回路。
【請求項３】
正弦波信号の差動信号の直流オフセットを除去するオフセット除去回路であって、
上記差動信号を入力して上記差動信号の立ち上がりと立ち下りに応じた矩形データ信号を生成する比較回路と、
上記比較回路から出力される上記矩形データ信号に同期してゲート信号をラッチし、上記矩形データ信号に応じて上記ゲート信号を順次にシフトして第１のゲート信号と当該第１のゲート信号よりも遅延した第２のゲート信号を出力するシフトレジスタと、
上記第１のゲート信号を入力して上記矩形データ信号のレベルに応じた鋸波信号を生成するチャージポンプ回路と、
上記第２のゲート信号を入力して上記チャージポンプ回路から出力される上記鋸波信号をサンプル・ホールドするサンプル・ホールド回路と、
上記サンプル・ホールド回路の出力信号と上記差動信号とを加算する加算回路と、
を有するオフセット除去回路。
【請求項４】
上記シフトレジスタは、
データ入力端子に上記ゲート信号が入力され、クロック入力端子に上記矩形データ信号が入力され、データ出力端子から上記第１のゲート信号を出力する第１のＤ型フリップフロップと、
データ入力端子に上記第１のゲート信号が入力され、クロック入力端子に上記矩形データ信号と逆相の信号が入力され、データ出力端子から上記第２のゲート信号を出力する第２のＤ型フリップフロップと、
を有する請求項３に記載のオフセット除去回路。
【請求項５】
上記第１のゲート信号の入力によって上記チャージポンプ回路の電流が半分に削減される請求項１、２、３又は４に記載のオフセット除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光磁気記録装置等に適用されるオフセット除去回路に関するものである。
【０００２】
【従来の技術】
光磁気ディスクでは、磁気ディスクにレーザ光を照射してその反射戻り光からデータの再生が行われるが、その再生差動信号にはディスクの反射率変動、フォーカスずれ等に起因して低周波数成分に変動が生じ、直流（ＤＣ）的なオフセットとして現れることら、このオフセットを除去するオフセット除去回路が設けられる。
【０００３】
光磁気ディスク装置においては、データトラックのフォーマットとして図３に示すように、データ領域１の前の領域に正弦波（クロック信号）のみの領域であるＶＦＯ領域２が設けられる。
このＶＦＯ領域２とは、ディスク回転に変動があっても確実にデータを再生できるようにするための連続的な繰り返しデータパターン（正弦波）であり、ディスクに回転変動が有る場合にＶＦＯのパターンも同時に変動するので、このパターンにＰＬＬ(Phase Locked Loop) 回路をロックさせてデータを読み出すためのクロックを生成させるデータパターンである。
【０００４】
再生時に、このＶＦＯ領域がＤＣオフセットを持つ場合には、検出パルスはパルス１周期中の「１」と「０」の比率であるデューティが５０％とならず、良好な再生データを得ることができない。
そこで、光磁気ディスク装置のオフセット除去回路では、いわゆるＶＦＯ領域で差動データのオフセットを吸収するように構成される。
【０００５】
図４は、再生差動信号のＤＣオフセットを除去するオフセット除去回路の構成例を示す回路図である。
このオフセット除去回路１０は、図４に示すように、比較回路（ＣＯＭＰ）１１、チャージポンプ回路（Ｃ／Ｐ）１２、サンプル・ホールド回路（Ｓ／Ｈ）１３、キャパシタ１４，１５、および加算回路１６により構成されている。
【０００６】
このオフセット除去回路１０においては、磁気ディスクにレーザ光を照射してその反射戻り光から再生され、加算回路１６にて信号Ｓ１３が加算されたＶＦＯ領域の再生差動信号ＤＤＴが、図５（ａ）に示すように、正弦波で比較回路１１に入力される。
比較回路１１では、入力された差動信号ＤＤＴから図５（ｂ）に示すようにな矩形データ信号Ｓ１１が生成されチャージポンプ回路１２に出力される。
【０００７】
チャージポンプ回路１２では、矩形データ信号Ｓ１１の立ち上がりから立ち下がりまでの期間は立ち上がり、矩形データ信号Ｓ１１の立ち下がりから立ち上がりまでの期間は立ち下がる鋸波信号Ｓ１２が生成されてサンプル・ホールド回路１３に出力される。
【０００８】
サンプル・ホールド回路１３およびキャパシタ１５では、ＶＦＯ領域の処理期間のみアクティブ状態に設定されるゲート信号ＧＴに同期して、チャージポンプ回路１２の出力信号Ｓ１２に対してのサンプリング動作およびホールド動作が繰り返されて、信号Ｓ１３として出力される。この信号Ｓ１３は加算回路１６で再生差動信号ＤＤＴに加算され、その差動信号ＤＤＴが比較回路１１に入力される。
このようにフィードバック回路が構成され、チャージポンプ回路１２においてデューティ５０％、つまりオフセットが０になるようにフィードバック制御が行われる。
【０００９】
【発明が解決しようとする課題】
ところで、上述したオフセット除去回路１０においては、サンプル・ホールド回路１３でゲート信号ＧＴに応じてデータをホールド（保持）しているが、ゲートタイミングはデータとは非同期であり、最大リップルの量だけ誤差が生じる。これを解決するために、電流を少なくしてリップルを小さくすることも考えられるが、これでは収束時間が長くなってしまい、スピードアップの要求に反することになる。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、簡単な回路でリップル誤差を確実に除去できるオフセット除去回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、光磁気記憶媒体から再生された差動信号の正弦波からなるＶＦＯ領域の直流オフセットを除去するオフセット除去回路であって、上記差動信号から差動信号の立ち上がり、立ち下がりに応じた矩形データ信号を生成する比較回路と、上記矩形データ信号に同期して上記ＶＦＯ領域の処理時にのみ活性化されるゲート信号をラッチし、当該矩形データ信号に同期して当該ゲート信号を順次にシフトするシフトレジスタと、上記シフトレジスタでラッチされた第１のゲート信号を受けて上記比較回路から出力された矩形データ信号のレベルに応じた鋸波信号を生成するチャージポンプ回路と、上記シフトレジスタの第１のゲート信号より後段にシフトされた第２のゲート信号を受けて上記チャージポンプ回路の出力信号に対するホールド動作を行うサンプル・ホールド回路と、上記サンプル・ホールド回路の出力信号を上記再生された差動信号に加算する加算回路とを有する。
【００１２】
好適には、上記シフトレジスタは、データ入力端子にゲート信号が供給され、クロック入力端子に上記比較回路による矩形データ信号が供給され、データ出力端子から上記第１のゲート信号を出力する第１のＤ型フリップフロップと、データ入力端子に上記第１のフリップフロップのデータ出力端子からの出力信号が供給され、クロック入力端子に上記比較回路による矩形データ信号の逆相の信号が供給され、データ出力端子から上記第２のゲート信号を出力する第２のＤ型フリップフロップとから構成される。
【００１３】
本発明のオフセット除去回路によれば、シフトレジスタによって、ゲート信号が再生データと同期するようになることから、リップルの中点でホールド動作を止めることができル。
これにより、リップル誤差を除去できる。
【００１４】
【発明の実施の形態】
図１は、本発明に係るオフセット除去回路の一実施形態を示すブロック図であって、従来例を示す図４と同一構成部分は同一符号をもって表している。
【００１５】
すなわち、このオフセット除去回路１０ａは、図１に示すように、比較回路（ＣＯＭＰ）１１、チャージポンプ回路（Ｃ／Ｐ）１２、サンプル・ホールド回路（Ｓ／Ｈ）１３、キャパシタ１４，１５、加算回路１６、Ｄ型フリップフロップ１７，１８、およびインバータ１９により構成されている。
【００１６】
フリップフロップ１７のＤ入力がゲート信号ＧＴの入力ラインに接続され、クロック入力ＣＫが比較回路１１の出力ラインに接続され、Ｑ出力がチャージポンプ回路１２の制御端子およびフリップフロップ１８のＤ入力に接続されている。フリップフロップ１８のクロック入力ＣＫはインバータ１９の出力端子に接続され、インバータ１９の入力端子は比較回路１１の出力ラインに接続されている。また、フリップフロップ１８のＱ出力はサンプル・ホールド回路１３の制御端子に接続されている。
【００１７】
このオフセット除去回路１０ａでは、ゲート信号ＧＴを比較回路１１の出力矩形データ信号（アップ・ダウン信号）Ｓ１１に同期させている。
ゲート信号ＧＴは矩形データ信号Ｓ１１であるデータの立ち上がりのタイミングでフリップフロップ１７に取り込まれ、次の矩形データ信号Ｓ１１の立ち上がりのタイミングで第１のゲート信号Ｓ１７として出力され、この第１のゲート信号Ｓ１７でチャージポンプ回路１２の電流を半分にする。そして、データの立ち下がりのタイミングでフリップフロップ１７の出力信号Ｓ１７がフリップフロップ１８に取り込まれ、次のデータの立ち下がりのタイミングでフリップフロップ１８の出力信号Ｓ１８が第２のゲート信号としてサンプル・ホールド回路１３に与えられる。
すなわち、フリップフロップ１７，１８で２ビットのシフトレジスタが構成されている。
【００１８】
図２に、比較回路１１の出力矩形データ信号Ｓ１１とサンプル・ホールド回路１３の出力信号Ｓ１３との関係を示す。
【００１９】
次に、上記構成による動作を説明する。
このオフセット除去回路１０ａにおいては、磁気ディスクにレーザ光を照射してその反射戻り光から再生され、加算回路１６にて信号Ｓ１３が加算されたＶＦＯ領域の再生差動信号ＤＤＴが、図５（ａ）に示すように、正弦波で比較回路１１に入力される。
比較回路１１では、入力された差動信号ＤＤＴから図５（ｂ）に示すようにな矩形データ信号Ｓ１１が生成されチャージポンプ回路１２、フリップフロップ１７のクロック入力ＣＫ、およびインバータ１９に出力される。
【００２０】
そして、ＶＦＯ領域のみにアクティブとなるゲート信号ＧＴが矩形データ信号Ｓ１１であるデータの立ち上がりのタイミングでフリップフロップ１７に取り込まれる。そして、次のデータ（矩形データ信号Ｓ１１）の立ち上がりのタイミングで信号Ｓ１７が出力され、この信号Ｓ１７によりチャージポンプ回路１２の電流が半分にされる。
【００２１】
チャージポンプ回路１２では、矩形データ信号Ｓ１１の立ち上がりから立ち下がりまでの期間は立ち上がり、矩形データ信号Ｓ１１の立ち下がりから立ち上がりまでの期間は立ち下がる鋸波信号Ｓ１２が生成されてサンプル・ホールド回路１３に出力される。
【００２２】
そして、インバータ１９を介して矩形データ信号Ｓ１１がフリップフロップ１８のクロック入力ＣＫに入力され、データの立ち下がりのタイミングでフリップフロップ１７の出力信号Ｓ１７がフリップフロップ１８に取り込まれ、次のデータの立ち下がりのタイミングでＳ１８がゲート信号としてサンプル・ホールド回路１３に与えられる。
【００２３】
サンプル・ホールド回路１３およびキャパシタ１５では、ＶＦＯ領域の処理期間のみアクティブ状態に設定されるゲート信号ＧＴに同期して、チャージポンプ回路１２の出力信号Ｓ１２に対してのサンプリング動作およびホールド動作が繰り返されて、信号Ｓ１３として加算回路１６で再生差動信号ＤＤＴに加算され、その差動信号ＤＤＴが比較回路１１に入力される。
このようにフィードバック回路が構成され、チャージポンプ回路１２においてデューティ５０％、つまりオフセットが０になるようにフィードバック制御が行われる。
【００２４】
以上の動作において、フリップフロップ１７でチャージポンプ回路１２の電流が半分に制御され、図２に示すように、時間▲５▼においては、電圧▲１▼と▲３▼の中点▲２▼に到達する。信号Ｓ１８の入力タイミングでサンプル・ホールド回路１３でホールド動作が行われる。
これにより、ホールド動作をリップルの中点で止めることができ、リップル誤差が除去される。
【００２５】
以上説明したように、本実施形態によれば、再生差動信号から差動信号の立ち上がり、立ち下がりに応じた矩形データ信号Ｓ１１を生成する比較回路１１と、矩形データ信号に同期して上記ＶＦＯ領域の処理時にのみ活性化されるゲート信号ＧＴをラッチし、矩形データ信号Ｓ１１に同期して当該ゲート信号を順次にシフトするシフトレジスタ１７〜１９と、上記シフトレジスタでラッチされた第１のゲート信号Ｓ１７を受けて比較回路１１から出力された矩形データ信号Ｓ１１のレベルに応じた鋸波信号Ｓ１２を生成するチャージポンプ回路１２と、シフトレジスタの第１のゲート信号Ｓ１７より後段にシフトされた第２のゲート信号Ｓ１８を受けてチャージポンプ回路１２の出力信号Ｓ１２に対するホールド動作を行うサンプル・ホールド回路１３と、上記サンプル・ホールド回路の出力信号を上記再生された差動信号に加算する加算回路１６とを設けたので、簡単な回路でリップル誤差を確実に除去できるオフセット除去回路１０ａを実現することができる。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、簡単な回路でリップル誤差を確実に除去できるオフセット除去回路を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るオフセット除去回路の一実施形態を示すブロック図である。
【図２】図１の回路の要部の動作を説明するための図である。
【図３】ＶＦＯ領域とデータ領域を示す図である。
【図４】従来のオフセット除去回路の構成例を示すブロック図である。
【図５】オフセット除去回路の一般的な動作を説明するための図である。
【符号の説明】
１０ａ…オフセット除去回路
１１…比較回路
１２…チャージポンプ回路（Ｃ／Ｐ）
１３…サンプル・ホールド回路（Ｓ／Ｈ）
１４，１５…キャパシタ１４，１５
１６…加算回路
１７，１８…Ｄ型フリップフロップ
１９…インバータ
【図１】
0003884812.tif 000002
【図２】
0003884812.tif 000003
【図３】
0003884812.tif 000004
【図４】
0003884812.tif 000005
【図５】
0003884812.tif 000006