(57)【特許請求の範囲】
【請求項１】
コロイダルシリカを含む一次粒子径５ｎｍ〜５０ｎｍの研磨粒子と、セリアおよびジルコニアからなる群から選択される少なくとも１種を含む一次粒子径５０〜１００ｎｍのアシスト粒子とを含有する分散液を含むＣＭＰ用スラリーであって、前記分散液中における前記研磨粒子の濃度は０．５〜５ｗｔ％であり、前記アシスト粒子の濃度は０．０１〜０．１ｗｔ％であることを特徴とするＣＭＰ用スラリー。
【請求項２】
前記研磨粒子は研磨中に小粒子径化され、前記アシスト粒子は前記研磨粒子を小粒子径化することを特徴とする請求項１に記載のＣＭＰ用スラリー。
【請求項３】
前記アシスト粒子は、コロイダルセリアおよびコロイダルジルコニアからなる群から選択されることを特徴とする請求項１または２に記載のＣＭＰ用スラリー。
【請求項４】
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に溝を形成する工程と、前記溝の内部および前記絶縁膜の上に導電性材料を堆積して、導電性を有する層を形成する工程と、前記絶縁膜の上に堆積された前記導電性材料を除去して前記絶縁膜の表面を露出させることにより、前記導電性材料を前記溝内部に残置する工程とを具備し前記絶縁膜上に堆積された前記導電性材料の除去は、請求項１ないし３のいずれか１項に記載のスラリーを用いたＣＭＰにより行なわれることを特徴とする半導体装置の製造方法。
【請求項５】
前記導電性を有する層は、ライナ材料と配線材料とを含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記導電性を有する層は、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ｍｏ、Ｎｂ、Ｔａ、Ｖ、Ｒｕ、Ａｇ、これらを主成分とする合金、窒化物、ホウ化物、もしくは酸化物を含む単層膜または積層膜であることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に、ＤＲＡＭや高速ロジックＬＳＩに搭載されるＡｌ、Ｃｕ、Ｗなどのダマシン配線を形成するためのＣＭＰ用スラリー、およびこれを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在のＬＳＩ製造分野において、ＣＭＰは必須のプロセスとされている。配線を形成する工程では、Ｃｕの加工や１μｍ以上の厚膜のメタル、特にＡｌの加工を、従来のＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）プロセスにより行なうことは極めて困難である。すなわち、次世代ＬＳＩには欠かせない配線構造は、従来の方法で形成することができなくなりつつある。
【０００３】
これらを解決するため、ＣＭＰを用いた埋め込み（ダマシン）配線プロセスの研究・開発が急速に進められている。
【０００４】
現在のＣＭＰ技術では、エロージョン（ｅｒｏｓｉｏｎ）を小さく抑えるとともに、欠陥の少ないＣＭＰを行なうことが課題とされている。これは、配線のデザインルールが小さくなってきたことに起因する。例えば、次世代の配線幅は０．１μｍ程度であり、この大きさは従来の研磨粒子の大きさと同程度か、あるいはそれよりも小さい。
【０００５】
ＣＭＰ中に生じるスクラッチなどは粒子サイズに依存するので、これを低減するには、なるべく小さい粒子を使用する必要がある。また、エロージョンを抑制するためにも、小粒径粒子を用いることが有効である。具体的には、従来は５０ｎｍ以下の小粒径でかつ、粒子が単体で分散している（０．２μｍ以上の２次凝集体を形成しない）粒子を用いて研磨を行なうことが試みられている。
【０００６】
しかしながら、粒径の小さい粒子は、１次粒子径のサイズコントロールが難しく、２次粒子径（凝集体）の制御が困難であるといった問題を有している。仮に粒径を制御できたとしても、その粒子サイズが現在の研磨パッドの表面状態にフィットしていないために充分な研磨速度を得ることができない。
【０００７】
【発明が解決しようとする課題】
そこで本発明は、エロージョンやスクラッチといった欠陥を極力低減し、しかも十分に大きな研磨速度で、メタル等の導電性を有する所望の層を研磨可能なＣＭＰ用スラリーを提供することを目的とする。
【０００８】
また本発明は、高性能のダマシン配線を有する半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は、コロイダルシリカを含む一次粒子径５ｎｍ〜５０ｎｍの研磨粒子と、セリアおよびジルコニアからなる群から選択される少なくとも１種を含む一次粒子径５０〜１００ｎｍのアシスト粒子とを含有する分散液を含むＣＭＰ用スラリーであって、前記分散液中における前記研磨粒子の濃度は０．５〜５ｗｔ％であり、前記アシスト粒子の濃度は０．０１〜０．１ｗｔ％であることを特徴とするＣＭＰ用スラリーを提供する。
【００１１】
さらに本発明は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成する工程と、
前記溝の内部および前記絶縁膜の上に導電性材料を堆積して、導電性を有する層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性材料を除去して前記絶縁膜の表面を露出させることにより、前記導電性材料を前記溝内部に残置する工程とを具備し
前記絶縁膜上に堆積された前記導電性材料の除去は、前述のスラリーを用いたＣＭＰにより行なわれることを特徴とする半導体装置の製造方法を提供する。
【００１２】
【発明の実施の形態】
本発明者らは、ＣＭＰストレスを受けることにより活性化および小粒子径化する研磨粒子（第１の粒子）と、この研磨粒子の小粒径化を助けるアシスト粒子（第２の粒子）とを、特定の濃度で配合することによって、充分に大きな速度でメタルを研磨可能なスラリーが得られることを見出した。
【００１３】
本発明のＣＭＰ用スラリーにおいて、基板を研磨する研磨粒子としては、コロイダルシリカ、コロイダルアルミナ、コロイダルチタンオキサイド、コロイダルセリア、コロイダルジルコニア、これらの混合物および混晶物からなる群から選択することができる。ただし、研磨粒子の一次粒子径は５０ｎｍ以下であり、その下限は５ｎｍ以上である。５ｎｍ未満の場合には、充分に大きな研磨速度を確保することが困難となり、一方、５０ｎｍを越えると、スクラッチやエロージョンの点で性能が低下する。
【００１４】
こうした研磨粒子は、アシスト粒子によって化学的あるいは機械的に活性化、小粒子径化される。アシスト粒子としては、セリアおよびジルコニアの少なくとも１種を用いることができ、これらはコロイダルおよびヒュームドのいずれであってもよい。ただし、アシスト粒子の一次粒子径は、５０ｎｍ以上１００ｎｍ以下である。研磨粒子の一次粒子径の上限が５０ｎｍなので、アシスト粒子がこれより小さい場合には、研磨粒子を小粒子径化する効果を得ることができない。一方、１００ｎｍを越えると、アシスト粒子自体が研磨粒子として作用してしまうので、本来の研磨粒子が小粒子径化されない。すなわち、アシスト粒子の一次粒子径が５０ｎｍ以上１００ｎｍ以下の範囲内であれば、研磨パッドと良好に作用して、研磨粒子を活性化・小粒径化することができる。
【００１５】
上述したような研磨粒子およびアシスト粒子を任意に組み合わせて、水や有機溶剤等の溶媒に分散してなる分散液を、本発明のＣＭＰ用スラリーとして用いることができる。
【００１６】
分散液中における研磨粒子の濃度は、実用的な研磨速度を確保するために、０．５ｗｔ％以上５ｗｔ％以下に制限される。０．５ｗｔ％未満の場合には、研磨パッドの凹凸に研磨粒子が埋もれてしまうので、研磨対象であるメタル等の導電性を有する層に作用する粒子の数が少なくなる。その結果、充分に高い研磨速度を得ることができない。一方、５ｗｔ％を越えると、研磨中のメタル等に局所的な粒子溜りが生じやすく、エロージョンが劣化する。
【００１７】
また、分散液中におけるアシスト粒子の濃度は、０．０１ｗｔ％以上０．１ｗｔ％以下である。アシスト粒子の濃度が０．０１ｗｔ％未満の場合には、研磨粒子に作用してこれを小粒子径化するアシスト粒子が少ないので、充分に高い研磨速度を確保することができない。一方、０．１ｗｔ％を越えると、研磨が目的とされる材料、すなわち導電性を有する層を選択的に研磨することが不可能となる。
【００１８】
研磨粒子とアシスト粒子との配合割合は、特に限定されず、分散液中における各粒子の濃度が上述したような範囲内であれば、本発明の効果を得ることができる。
【００１９】
特定の範囲内の一次粒子径を有する研磨粒子とアシスト粒子とを、特定の濃度で含有した本発明のスラリーは、絶縁膜に形成された溝に導電性材料を埋め込んでダマシン配線を形成するプロセスに好適に用いられる。本発明のスラリーで研磨し得る導電性を有する層はライナ材料と配線材料とを含むことができ、特にライナ材料の研磨に、本発明のスラリーは好適に用いられる。
【００２０】
なお、導電性を有する層は、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ｍｏ、Ｎｂ、Ｔａ、Ｖ、Ｒｕ、Ａｇ、あるいはこれらを主成分とする合金、さらに、前述の金属の窒化物、ホウ化物、または酸化物を含むことができる。また、導電性を有する層は、これらの材料により形成された単層膜であっても積層膜であってもよい。
【００２１】
以下、図面を参照して、本発明をさらに詳細に説明する。
【００２２】
（実施例１）シリカ−セリア
研磨粒子としてのコロイダルシリカと、アシスト粒子としてのコロイダルセリアとを含有する本発明の実施例１のスラリーを、Ｃｕ−ＣＭＰのタッチアップに適用した例について説明する。
【００２３】
図１に、Ｃｕダマシン配線形成の工程図を示す。
【００２４】
まず、半導体基板１０上に、ｌｏｗ−Ｋ材料などからなる絶縁膜１１を形成し、深さ８００ｎｍの溝を設けた。なお、半導体基板１０は、バルク基板あるいはＳＯＩ基板とすることができ、この基板には素子（図示せず）が集積形成されている。次いで、ＴａＮライナ１２を２０ｎｍ、およびＣｕ膜１３を１．２μｍ程度スパッタリング（シード層）＋メッキ法により堆積した。
【００２５】
Ｃｕ膜１３の不要部分はＣＭＰにより除去して、図１（ａ）に示すようにＴａＮライナ１２を露出させた。研磨をＴａＮライナ１２でストップさせることによって、エロージョンを抑制し、絶縁膜１１、例えば欠陥の生じ易いｌｏｗ−Ｋ材料（有機系の絶縁膜）へのダメージを低減することができる（２ｎｄステッププロセス）。
【００２６】
ＣＭＰに用いた研磨装置の構成の概略を、図２に示す。
【００２７】
研磨パッド２２は、例えば約１００ｒｐｍで回転するテーブルに貼り付けられており、このパッド２２上に、スラリー２３を例えば２００ｍｌ／ｍｉｎで滴下する。これと同時に、ウェハーを保持したトップリング２１を１００ｒｐｍで回転させながらパッド２２に押し付けることによって、Ｃｕ膜１３の不要部分が研磨される。
【００２８】
用いたスラリーは、酸化剤としての過硫酸アンモニウム１ｗｔ％、酸化抑制剤としてのキナルジン酸０．５ｗｔ％、研磨粒子としてのシリカ１ｗｔ％、およびｐＨ調製剤としてのＫＯＨ  ０．４ｗｔ％を水に分散してなる分散液を含み、研磨パッド２２としてＩＣ１０００−ｐａｄ（ロデール社製）を用いて３分間研磨した。
【００２９】
引き続き、本実施例のスラリーを用いる以外は前述と同様の手法により、ＴａＮライナ１２の不要部分を除去した。
【００３０】
本実施例におけるスラリーは、一次粒子径５０ｎｍのコロイダルシリカと粒径１００ｎｍのセリアとを純水に分散してなる分散液であり、コロイダルシリカおよびセリアの濃度は、それぞれ５ｗｔ％および０．０５ｗｔ％とした。こうしたスラリーを用いてＴａＮライナ１２の研磨を行なったところ、ＴａＮの研磨速度は４３ｎｍ／ｍｉｎと著しく大きかった。
【００３１】
これに関して、図３を参照して説明する。分散液中では、ゼータ電位の関係から正（＋）に帯電したセリア粒子３１の周囲には、負（−）に帯電したコロイダルシリカ粒子３２が図３（ａ）に示すように吸着して存在する。セリアは、本来ＳｉＯ2（シリカ）を研磨する粒子であるため、ＣＭＰストレスが加わることによりセリアとシリカとが反応する。その結果、図３（ｂ）に示すようにシリカ粒子３２が活性化および小粒子化されて、小粒径のシリカ粒子３３が生じた。こうして、理想的な粒径および分散状態のシリカ粒子３３が、研磨対象であるＴａＮに擦り付けられるために、充分に大きな速度でＴａＮを研磨することができた。
【００３２】
また、ここで用いたセリアは、一次粒子径が１００ｎｍと大きくパッドとの相互作用が良好である。このため、セリア粒子の表面に存在するコロイダルシリカ粒子の研磨効率が高められたことも、ＴａＮの大きな研磨速度の要因の一つと考えられる。
【００３３】
なお、このようなタッチアップ工程においては、ＴａＮ研磨速度は４０ｎｍ／ｍｉｎ程度（具体的には４０±１０ｎｍ／ｍｉｎ）、ＳｉＯ2研磨速度は２０ｎｍ／ｍｉｎ程度（具体的には２０±１０ｎｍ／ｍｉｎ）であることが望ましい。また、研磨対象の下層に傷が生じるのを避けるために、小粒径の粒子を用いて研磨することが必要である。
【００３４】
ここで、研磨粒子としてのコロイダルシリカおよびアシスト粒子としてのセリア粒子を水に分散してなる分散液を用いた場合のＴａＮの研磨速度と、アシスト粒子の一次粒子径との関係を図４のグラフに示す。なお、コロイダルシリカの一次粒子径は５０ｎｍとし、分散液中における濃度は５ｗｔ％とした。セリア粒子の一次粒子径は５０ｎｍから２００ｎｍの間で変化させ、分散液中における濃度は０．０１ｗｔ％、０．１ｗｔ％の２種類について示した。図４のグラフ中、ａおよびｂは、分散液中のセリア粒子の濃度がそれぞれ０．０１ｗｔ％および０．１ｗｔ％の場合について表わしている。
【００３５】
なお、１次粒子径が５０ｎｍのシリカ粒子のみを、５ｗｔ％の濃度で含有する分散液でのＴａＮの研磨速度は、２．８ｎｍ／ｍｉｎである。一方、一次粒子径１００ｎｍのセリア粒子のみを、０．０５ｗｔ％の濃度で含有する分散液でのＴａＮの研磨速度は、４．５ｎｍ／ｍｉｎである。いずれの粒子も、単独で用いた場合には実用的な研磨速度が得られない。これに対して、図４に示されるように本実施例のスラリーでは、実用的な研磨速度でＴａＮを研磨することが可能となった。
【００３６】
図５のグラフには、研磨粒子としてのコロイダルシリカおよびアシスト粒子としてのセリア粒子を含有する分散液を用いた場合のＳｉＯ2の研磨速度と、アシスト粒子の粒径との関係を示す。コロイダルシリカの一次粒子径は５０ｎｍとし、分散液中における濃度は５ｗｔ％とした。セリア粒子の一次粒子径は５０ｎｍから２００ｎｍの間で変化させ、分散液中における濃度は０．０１ｗｔ％、０．１ｗｔ％の２種類について示した。図５のグラフ中、ｃおよびｄは、分散液中のセリア粒子の濃度がそれぞれ０．０１ｗｔ％および０．１ｗｔ％の場合について表わしている。なお、１次粒子径が５０ｎｍのシリカ粒子のみを、５ｗｔ％の濃度で含有する分散液でのＳｉＯ2の研磨速度は、８ｎｍ／ｍｉｎである。一方、一次粒子径１００ｎｍのセリア粒子のみを、０．０５ｗｔ％の濃度で含有する分散液でのＳｉＯ2の研磨速度は、１１ｎｍ／ｍｉｎである。また、グラフ中には示していないが、一次粒子径５ｎｍのコロイダルシリカを５ｗｔ％、一次粒子径５０ｎｍのセリア粒子を０．０１ｗｔ％含有する分散液を用いた場合には、ＳｉＯ2の研磨速度は、２０ｎｍ／ｍｉｎ程度であった。
【００３７】
図５のグラフに示されるように、アシスト粒子の粒径が１００ｎｍを越えると、ＳｉＯ2の研磨速度が大きくなりすぎる。また、アシスト粒子の濃度が０．１ｗｔ％を越えてもＳｉＯ2の研磨速度が大きくなりすぎ、ダマシン配線間のＳｉＯ2がなくなってしまい凹凸が生じる。この凹凸は、ダマシン配線を多層化した際に凹部にメタル残りが生じ、線間および層間のショートの原因となる。したがって、アシスト粒子であるセリア粒子の濃度は、０．１ｗｔ％以下に制限される。
【００３８】
以上、本実施例においては、研磨粒子としてのコロイダルシリカ粒子と、アシスト粒子としてのセリア粒子とを用い、各粒子の一次粒子径および濃度を規定したスラリーについて説明した。こうしたスラリーを用いてＴａＮライナをＣＭＰにより除去することによって、エロージョンの小さく、スクラッチのないＣｕダマシン配線を形成することが可能となった。以上の例では、アシスト粒子としてコロイダルセリアを用いたが、ヒュームドセリアを用いても同様の効果が得られる。
【００３９】
なお、特表平７−５０２７７８号公報に記載されているシリカ・セリア混合系スラリーにおいては、ＳｉＯ2の研磨速度の大きなセリア（一次粒子径５０ｎｍ）の濃度は、最低でも３ｗｔ％である。この場合、ＳｉＯ2研磨速度は２００ｎｍ／ｍｉｎと大きすぎる。また、ヒュームド法で形成されたシリカは２次凝集が大きく、粒の形状も不揃いなので研磨対象の下層（例えば絶縁膜）へのスクラッチが懸念される。いずれも、上述したようなタッチアップ工程には適用することができない。
【００４０】
（実施例２）シリカ−ジルコニア
研磨粒子としてのコロイダルシリカと、アシスト粒子としてのコロイダルジルコニアとを含有する本発明の実施例２のスラリーを、Ｗ−ＣＭＰのタッチアップに適用した例について説明する。
【００４１】
図６を参照して、ここで用いる粒子の作用について説明する。図６（ａ）に示されるように、ジルコニア粒子４１の周囲には、コロイダルシリカ粒子４２が吸着している。図６（ｂ）の拡大図に示されるように、コロイダルシリカ粒子４２中には細孔４３が存在しており、ＣＭＰストレスを受けることによって、このコロイダルシリカ粒子４２は粉砕される。こうして、図６（ａ）に示されるような小粒径のシリカ粒子４４が生じる。この粒子は、理想的な粒径および分散状態で存在するので、研磨対象の研磨速度を高めることができる。
【００４２】
図７に、Ｗダマシン配線形成の工程図を示す。
【００４３】
まず、図７（ａ）に示すように、半導体基板５０上に絶縁膜５１を形成し、深さ２５０ｎｍの溝を設けた。なお、半導体基板５０は、バルク基板あるいはＳＯＩ基板とすることができ、この基板には素子（図示せず）が集積形成されている。次いで、ＴｉＮライナ５２を２０ｎｍ、およびＷ膜５３を３００ｎｍ、ＣＶＤ法により堆積した。
【００４４】
Ｗ膜５３の不要部分はＣＭＰにより除去して、図７（ｂ）に示すようにＴｉＮライナ５２を露出させた。研磨をＴｉＮライナ５２でストップさせることによって、エロージョンを小さく抑えることができる。（２ｎｄステッププロセス）。
【００４５】
１ｓｔポリッシュでのスラリーとしては、従来用いられている酸化剤として硝酸鉄が４ｗｔ％配合されたアルミナ分散液を用い、図２に示した装置により３分間研磨した。
【００４６】
引き続き、本実施例のスラリーを用いる以外は前述と同様の手法により、ＴｉＮライナ５２の不要部分を除去した。
【００４７】
本実施例におけるスラリーは、一次粒子径１５ｎｍのコロイダルシリカと粒径１００ｎｍのジルコニアとを純水に分散してなる分散液であり、コロイダルシリカおよびジルコニアの濃度は、それぞれ３ｗｔ％および０．０５ｗｔ％とした。こうしたスラリーを用いてＴｉＮライナ５２の研磨を行なったところ、ＴｉＮの研磨速度は４０ｎｍ／ｍｉｎと著しく大きかった。
【００４８】
このように充分に大きな研磨速度を有しているので、０．１μｍダマシン配線を形成することができる。
【００４９】
なお、一次粒子径が１５ｎｍのシリカ粒子のみを、３ｗｔ％の濃度で含有する分散液でのＴｉＮの研磨速度は、５ｎｍ／ｍｉｎである。一方、粒径１００ｎｍのジルコニア粒子のみを、０．０５ｗｔ％の濃度で含有する分散液でのＴｉＮの研磨速度は、５ｎｍ／ｍｉｎ未満である。いずれの粒子も、単独で用いた場合には、実用的な研磨速度が得られない。
【００５０】
本実施例においては、研磨粒子としてのコロイダルシリカ粒子と、アシスト粒子としてのジルコニア粒子とを用い、各粒子の一次粒子径および濃度を規定したスラリーについて説明した。こうしたスラリーを用いてＴｉＮライナをＣＭＰにより除去することによって、エロージョンの小さく、スクラッチのないＷダマシン配線を形成することが可能となった。以上の例では、アシスト粒子としてコロイダルジルコニアを用いたが、ヒュームドジルコニアを用いても同様の効果が得られる。
【００５１】
本発明は、上述した実施例に限定されず、本発明の要旨を逸脱しない範囲で、種々変形が可能である。
【００５２】
上述したような特定の研磨粒子とアシスト粒子とを水等に分散してなる分散液に、必要に応じて通常用いられる添加剤を配合して、本発明のＣＭＰ用スラリーを調製することもできる。具体的には、添加剤としては、酸化剤、界面活性剤、酸化抑制剤、およびｐＨ調整剤などが挙げられる。
【００５３】
酸化剤としては、Ｈ2Ｏ2、（ＮＨ4）2Ｓ2Ｏ8、Ｋ2Ｓ2Ｏ8、硝酸鉄、および硝酸アンモニウムセリウムなどが挙げられる。
【００５４】
界面活性剤としては、ドデシルスルホン酸塩、ドデシルベンゼンスルホン酸塩、ポリオキシエチレンラウリルエーテル、脂肪酸塩、およびポリオキシエチレンアルキルアミンなどが挙げられる。
【００５５】
酸化抑制剤としては、ＢＴＡ（ベンゾトリアゾール）、カルボキシ基を有するアミンなどが挙げられ、ｐＨ調整剤としては、アンモニア水、ＫＯＨ、硝酸、クエン酸、シュウ酸、およびコハク酸などが挙げられる。
【００５６】
こうした添加剤は、ＣＭＰ用スラリーに通常使用される量で配合すればよい。
【００５７】
【発明の効果】
以上詳述したように、本発明によれば、エロージョンやスクラッチといった欠陥を極力低減し、しかも十分に大きな研磨速度で、メタル等の導電性を有する所望の層を研磨可能なＣＭＰ用スラリーが提供される。また本発明によれば、高性能のダマシン配線を有する半導体装置の製造方法が提供される。
【００５８】
本発明は、ＤＲＡＭや高速ロジックＬＳＩに搭載されるＡｌ、Ｃｕ、Ｗなどのダマシン配線の形成に極めて有効に用いられ、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】本発明の一実施例にかかる半導体装置の製造方法を表わす工程断面図。
【図２】実施例に用いた研磨装置の構成を表わす概略図。
【図３】本発明の一実施例にかかるスラリーにおける研磨粒子およびアシスト粒子の作用を説明する図。
【図４】アシスト粒子の一次粒子径とＴａＮの研磨速度との関係を説明するグラフ図。
【図５】アシスト粒子の一次粒子径とＳｉＯ2の研磨速度との関係を説明するグラフ図。
【図６】本発明の他の実施例にかかるスラリーにおける研磨粒子およびアシスト粒子の作用を説明する図。
【図７】本発明の他の実施例にかかる半導体装置の製造方法を説明する工程断面図。
【符号の説明】
１０…半導体基板
１１…溝を形成した絶縁膜
１２…ＴａＮライナ
１３…Ｃｕ膜
２１…トップリング
２２…研磨パッド
２３…スラリー
３１…コロイダルセリア粒子
３２…コロイダルシリカ粒子
３３…小粒径コロイダルシリカ粒子
４１…ジルコニア粒子
４２…コロイダルシリカ粒子
４３…細孔
４４…小粒径コロイダルシリカ粒子
５０…半導体基板
５１…溝を形成した絶縁膜
５２…ＴｉＮライナ
５３…Ｗ膜
【図１】
0003895949.tif 000002
【図２】
0003895949.tif 000003
【図３】
0003895949.tif 000004
【図４】
0003895949.tif 000005
【図５】
0003895949.tif 000006
【図６】
0003895949.tif 000007
【図７】
0003895949.tif 000008