(57)【特許請求の範囲】
【請求項１】
半導体基板上の絶縁膜の表面に微細な凹部を形成し、
前記絶縁膜上に拡散抑制層を形成し、
前記拡散抑制層上に、銅からなる給電層または触媒層を下地膜として形成し、
前記凹部の底部を除く前記下地膜の表面に窒化タンタルからなる薄膜を形成し、
めっきにより前記凹部の底部から開口部に向けて銅を一方向に成長させ、前記凹部を前記銅で充填することを特徴とする半導体装置の製造方法。
【請求項２】
前記薄膜を前記下地膜に形成した後、前記凹部の底部に堆積した前記薄膜を除去することで、前記凹部の底部を除く前記下地膜の表面に前記薄膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記拡散抑制層は金属窒化物で構成され、前記触媒層は金属触媒材料で構成されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記金属窒化物は、窒化タンタルであることを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に半導体基板に形成された配線用の微細な凹部に銅（Ｃｕ）等の金属を充填した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体基板上に配線回路を形成するための金属材料としては、アルミニウムまたはアルミニウム合金が一般に用いられているが、近年、銅を用いる動きが顕著となっている。これは、銅の電気抵抗率は、１．７２μΩｃｍとアルミニウムの電気抵抗率より４０％近く低いので、信号遅延現象に対して有利となるばかりでなく、銅のエレクトロマイグレーション耐性が現用のアルミニウムより遙かに高く、しかもアルミニウムの場合よりもデュアルダマシンプロセスを採用し易いので、複雑で微細な多層配線構造を相対的に安価に製造できる可能性が高い等の理由による。
【０００３】
ここで、デュアルダマシン法によって配線溝とビアホールに同時に銅等の金属を埋込む方法としては、▲１▼ＣＶＤ、▲２▼スパッタリフロー、▲３▼めっきの３つの手法がある。これらの手法のうち、めっき法は、微細な凹部内への埋込み性が良く、比較的容易で安価なプロセスによって健全な埋め込みを可能とする傾向が強いので、少なくとも０．１８μｍ世代でこれを半導体量産ラインに組み込むことは常識化しつつある。
【０００４】
図３は、半導体基板の表面に銅めっきを施して、銅からなる配線が形成された半導体装置を得るのに使用される基本工程を示す。即ち、半導体基板Ｗには、図３（ａ）に示すように、半導体素子が形成された半導体基材１上の導電層１ａの上にＳｉＯ２からなる絶縁膜２が堆積され、リソグラフィ・エッチング技術によりコンタクトホール３と配線用の溝４とからなる微細な凹部５が形成され、その上にＴａＮ等からなる拡散抑制（バリア）層６が形成されている。
【０００５】
そして、図３（ｂ）に示すように、前記半導体基板Ｗの表面に銅めっきを施すことによって、半導体基材１の凹部５内に銅７を充填すると共に、拡散抑制（バリヤ）層６上に銅７を堆積する。その後、化学機械研摩（ＣＭＰ）により、拡散抑制（バリヤ）層６上の銅７、及び該拡散抑制（バリヤ）層６を除去して、コンタクトホール３および配線用の溝４に充填した銅７の表面と絶縁膜２の表面とをほぼ同一平面にする。これにより、図３（ｃ）に示すように銅７からなる埋込配線を形成する。
【０００６】
ここに、半導体基板Ｗの表面に設けた微細な凹部５の内部に、例えば電解めっき法で銅７を埋込む場合には、図４（ａ）に示すように、銅めっきに先だって、半導体基板Ｗに形成した拡散抑制層６の表面に給電（シード）層となる下地膜８を形成することが広く行われている。この下地膜（給電層）８の主たる目的は、給電層の表面を電気的カソードとして液中金属イオンを還元し、金属として析出するために十分な電流を供給することにある。また、無電解めっき法にあっては、下地膜８として給電層の代わりに触媒層を設けることが広く行われている。
【０００７】
【発明が解決しようとする課題】
ところで、前記下地膜８の形成は、一般にスパッタリングによって行うことが多いが、スパッタリングによる成膜では、凹部５の幅が狭く、かつ深くなるに従って、凹部５の全表面を覆う下地膜８の形成が困難となる。例えば、凹部５の開口部の幅Ｗ１が０．２５μｍの場合、凹部５の全表面に健全な下地膜８を形成するための限界深さＤは、１．２５μｍ程度であるといわれている。
【０００８】
このため、この限界深さを超えると、図４（ａ）に示すように、基板Ｗの表面に設けられた微細な凹部５の側壁面の一部に下地膜８が欠落しているか、又は、不完全な形態を呈している部分Ｕが生じてしまう。そして、この状態で電解銅めっき操作を施すと、めっき金属は下地膜８の表面から等方向的に等速度で成長し、下地膜８の欠陥部分Ｕからはめっき金属の成長が抑制又は阻止される結果、Ｕ部分のめっき膜の堆積は隣接部から側方向に成長してきたものによるだけとなる。すなわち、当該部分では、健全な下地膜８からのめっき金属の成長に比べて所定時間内の成長量が少なくなる。この結果、図４（ｂ）に示すように、凹部５内に埋め込まれた銅７の内部にボイド（空洞）９が生じてしまう。
【０００９】
これを防止するため、図５（ａ）に示すように、下地膜８の膜厚を通常よりも極端に厚くし該下地膜８で被覆する面積率を大幅に高めようとすると、凹部５の開口部の肩部に形成される、いわゆるオーバーハング部Ｏの張出し量が著しく大きくなる。そして、この状態で、銅めっきを施すと、めっきの進行に伴って凹部５の内部へ補給される銅イオンがめっき過程中に枯渇してしまうので、図５（ｂ）に示すように、凹部５内に埋込んだ銅７の内部に細いスリット状の欠陥であるシーム１０を生じることが多い。
【００１０】
これらめっき欠陥であるボイド９及びシーム１０は、どちらも導電路としては極めて有害なものなので、これらの欠陥を根絶して、連続した一体導電路を形成することによって十分な電流容量を確保し、信号の遅延を抑制するとともに、エレクトロマイグレーション耐性を改善することが望まれている。なお、このことは、前記電解めっきにおける給電層の代わりに触媒層を下地膜として、無電解めっきを行う時も同様である。
【００１１】
本発明は上記事情に鑑みて為されたもので、微細な凹部に欠陥のない健全な導電体からなる埋込み配線を形成できるようにした半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上の絶縁膜の表面に微細な凹部を形成し、前記絶縁膜上に拡散抑制層を形成し、前記拡散抑制層上に、銅からなる給電層または触媒層を下地膜として形成し、前記凹部の底部を除く前記下地膜の表面に窒化タンタルからなる薄膜を形成し、めっきにより前記凹部の底部から開口部に向けて銅を一方向に成長させ、前記凹部を前記銅で充填することを特徴とする。
【００１５】
これにより、微細な凹部の底部に露出した下地膜からだけめっき金属が成長し、底部以外は薄膜で被覆してあるので、その部分からのめっき金属の成長は停止する。つまり常法と異なって、めっきは凹部の側壁からの成長を阻止されて凹部の底部から開口部に向かって一方向に限って成長するので、この内部にボイドやシーム等の欠陥が生じることを防止できる。
【００１６】
また、前記拡散抑制層は金属窒化物で、前記下地膜は銅、パラジウム、金属触媒材料の内のいずれか一つまたは複数種で構成されていることを特徴とする。電解めっきを施す場合には、下地膜を銅やパラジウムで構成して給電（シード）層とし、無電解めっきを施す場合には、下地膜を金属触媒材料で構成して触媒層とする。
【００１７】
また、前記金属窒化物は、窒化タンタルであることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の実施の形態の半導体装置の製造方法を工程順に示すものである。
先ず、図１（ａ）に示すように、半導体基板Ｗの半導体基材上に堆積したＳｉＯ２からなる絶縁膜２に、リソグラフィ・エッチング技術により配線用の微細な凹部５を形成し、この表面に、例えば窒化タンタル（ＴａＮ）等からなる拡散抑制（バリア）層６を形成する。更に、この拡散抑制層６の表面に、例えば銅や銀等から構成されて給電（シード）層となる下地膜８を形成する。なお、この例は、電解めっきを施すようにした例を示すもので、無電解めっきを行う時には、給電層の代わりに金属触媒材料で構成された触媒層を形成して、これを下地膜とする。因に前述の銅はパラジウム、白金等と共に触媒金属としての作用を有している。
【００１９】
そして、図１（ｂ）に示すように、前記下地膜８の前記凹部５の底部を除く表面のみに窒化タンタルからなる薄膜１１を形成する。即ち、前記凹部５の底部においてのみ下地膜８が外部に露出し、それ以外では下地膜８を薄膜１１で被覆する。
【００２０】
この状態で、凹部５の内部に電解めっき液を流入し、電界を印加して半導体基板Ｗの表面に電解銅めっきを施す。すると、給電は凹部５の最深部の底面に限定されるので、図１（ｃ）に示すように、凹部５の底面にほぼ平行の状態でめっきによる銅７の堆積が進行して、凹部５に銅７が埋め込まれる。つまり、めっきによる銅７の埋込みの成長は、凹部５の底部から開口部への一方向に限って生じる。このように、凹部５の最深部から順次銅７の埋込みが完了し、凹部５の側壁部から中央に向かう成長が完全に阻止されるので、微細な凹部５内に埋込まれて配線を構成する銅７の内部にボイドやシール等の欠陥が生じることを完璧に防止できる。
【００２１】
なお、前記薄膜１１を形成する材質としては、バルクの導電性が低く、銅に対する拡散抑制性や密着性の強いセラミックスや金属間化合物が適している。本実施形態では、前記拡散抑制層６と同じ材質の窒化タンタルが用いられている。
【００２２】
その後、化学機械研摩（ＣＭＰ）により、絶縁膜２上の銅７を除去して、凹部５に充填した銅７の表面と絶縁膜２の表面とをほぼ同一平面にすることによって、図１（ｄ）に示すように銅７からなる配線を形成する。
【００２３】
図２は、前記下地膜８の前記凹部５の底部を除く表面のみに薄膜１１を形成する例を示す。先ず、図２（ａ）に示すように、下地膜８の表面にスパッタリングにより薄膜１１を形成する。次に、図２（ｂ）に示すように、基板側をターゲットとしたＡｒイオンによるスパッタエッチングを施すことによって、凹部５の底面上に堆積した薄膜１１を除去する。
【００２４】
尚、凹部５の底面上に堆積した薄膜１１を除去する方法には、種々の方法が考えられる。薄膜１１の材質は、一般に半導体プロセスで用いるハロゲン系のガスとの化学反応性が殆どないので、主として物理的スパッタリングによってエッチングを進めることが望ましい。そこで、この例は、基板側をターゲットとした不活性ガスによるスパッタエッチングを採用している。
【００２５】
厳密には用いる装置や運転条件、対象とする薄膜１１の材質等によって変化するが、Ａｒイオンによるスパッタエッチングの速度は、最低でも３０〜６０Å／ｍｉｎ程度になると考えられる。
【００２６】
ここで、Ａｒイオンは、基板表面に対して垂直に入射する傾向が強いので、凹部５の底面だけにＡｒイオンが衝突する確率が側壁面に対する確率より遥かに高くなる（選択性エッチング）。つまり、一定時間Ａｒイオンを照射すれば、凹部５の底面上の薄膜１１だけを選択的に除去することができる。従って、底面上に堆積した薄膜１１の厚さを５ｎｍ程度とすれば、必要なスパッタエッチング時間は１ｍｉｎ程度以内となる。
【００２７】
なお、側壁面を被覆する薄膜１１の膜厚は、導電線路の断面積の減少を最小限に留める上からは薄い方が良いが、その反面、一定の電気絶縁性を確保する上からは厚い方が都合がよい。そこで、実用的な薄膜１１の膜厚としては、ほぼ５ｎｍ程度（平均値の目安として）が適すると考えられる。
【００２８】
また、Ａｒイオンによってスパッタされて、空中に叩き出された薄膜構成原子または分子の一部は真空ポンプ側に排出され、残りは周囲の側壁面や基板表面等に再付着することになるが、再付着する量自体が非常に少ないので、それによる悪影響は無視できる。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、配線を構成するめっき金属は微細な凹部内に該凹部の底部から開口部に向かって一方向に成長する一方で、凹部の側壁部からのめっき金属の成長は阻止されるので、ボイドやシーム等の内部欠陥のない健全な導電体からなる埋込み配線を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法を工程順に示す断面図である。
【図２】  同じく、下地層の凹部の底部を除く表面に薄膜を形成する例を工程順に示す断面図である。
【図３】従来の半導体装置の製造方法を工程順に示す断面図である。
【図４】従来の半導体装置の製造方法におけるボイドの発生の説明に付する断面図である。
【図５】従来の半導体装置の製造方法におけるシームの発生の説明に付する断面図である。
【符号の説明】
２    絶縁膜
５    凹部
６    拡散抑制層
７    銅
８    下地膜
１１    薄膜
Ｗ    半導体基板
【図１】
0004023955.tif 000002
【図２】
0004023955.tif 000003
【図３】
0004023955.tif 000004
【図４】
0004023955.tif 000005
【図５】
0004023955.tif 000006