(57)【特許請求の範囲】
【請求項１】
電気化学的成膜のための支持体であって、
基板（１２０）と、
該基板上に設けられかつ電極を構成する複数の第１導電表面（１２８）と、
前記基板上に設けられかつ対向電極を構成する少なくとも１つの第２導電表面（１１６）と、
これら第１導電表面および第２導電表面を、電圧源に対して接続するための接続手段（１３０、１３２、１３３、１３５、１４０）と、
を具備し、
前記基板は、前記複数の第１導電表面の少なくとも一部を包囲する導電材料ストリップを備え、
該導電材料ストリップが、前記第２導電表面を構成していることを特徴とする電気化学的成膜のための支持体。
【請求項２】
前記基板は、前記第２導電表面をなす少なくとも１つの導電材料格子を備え、
該格子は、複数のメッシュを有し、
各メッシュは、前記第１導電表面の少なくとも１つを包囲することを特徴とする請求項１記載の支持体。
【請求項３】
前記基板は、複数の導電材料ストリップを備え、
該導電材料ストリップは、相互連結されているとともに、前記第１導電表面どうしの間に配置され、そして、前記第２導電表面をなすことを特徴とする請求項１記載の支持体。
【請求項４】
前記第１導電表面および前記第２導電表面は、アルミニウム、金、白金、銀、および、ニッケルの中から選択された材料から形成されることを特徴とする請求項１記載の支持体。
【請求項５】
前記支持体は、複数のマイクロエレクトロニクスチップ（１２１）を備え、
各チップには、少なくとも１つの前記第１導電表面が設けられていることを特徴とする請求項１記載の支持体。
【請求項６】
前記接続手段は、各チップ上にそれぞれ配置された第１アドレス用端子（１３２）、接続端子と称され前記基板上に配置された第２アドレス用端子（１３０）、および、所定の接続プランに基づいて前記第１アドレス用端子と前記第２アドレス用端子とを接続する少なくとも１つの相互接続ネットワーク（１３４）を備えることを特徴とする請求項５記載の支持体。
【請求項７】
前記チップは、また、前記第１アドレス用端子から前記第１導電表面をアドレスするための複式回路を備えていることを特徴とする請求項６記載の支持体。
【請求項８】
前記接続手段は、アドレス用端子と称され前記基板上に配置された端子（１３０）、および、所定の接続プランに基づいて前記アドレス用端子と前記第１導電表面とを接続する少なくとも１つの相互接続ネットワークを備えることを特徴とする請求項１記載の支持体。
【請求項９】
前記接続手段は、また、前記第２導電表面に接続された少なくとも１つの端子（１３５）を備えることを特徴とする請求項１記載の支持体。
【請求項１０】
また、前記第２導電表面に対する参照電極となり得る第３導電表面（１５０）を備えることを特徴とする請求項１記載の支持体。
【請求項１１】
また、接続されて参照電極となり得る第３および第４導電表面（１５０、１５２）を備えることを特徴とする請求項１記載の支持体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気化学的成膜のための支持体に関するものであり、特に、電解質による成膜に関するものである。
【０００２】
支持体という用語は、論理的機能、および／または、機械的機能、および／または、化学的機能、および／または、光学的機能を有することができるまたは有していなくても良い基板を意味するものと理解される。支持体は、例えば、電極すなわち電気化学的成膜をなし得る領域を備えた、単一のチップあるいは一群のマイクロエレクトロニックチップとすることができる。
【０００３】
本発明は、電極上に所定の配置でもって導電性材料を成膜するためのマイクロエレクトロニクスの分野に応用することができる。本発明は、例えば、チップのコンタクト素子上に配置された相互連結ボールを備えた支持体の製造に利用することができる。
【０００４】
また、本発明は、電極上に所定の配置でもってポリマーが成膜されなければならないような生物学的解析システムの製造に応用することができる。
【０００５】
【従来の技術】
図１には、支持体上において電気化学的な成膜を行うための装置の各部材を示している。
【０００６】
電解質１２が充填されたタンク１０内には、電極、または、電極をなす導電表面を有する支持体が、処理に供されるよう、部分的に浸漬されている。この部分には、符号１４が付されている。また、対向電極１６が、電解質中に浸漬されている。電極１４および対向電極１６は、それぞれ、電圧源１８の端子に対して電気的に接続されている。
【０００７】
通常、電解質１２は、電荷および電圧源１８による印加電圧の関数として、電極１４上に成膜される金属イオンを、溶液中に含有している。
【０００８】
この場合の基本的操作は、従来より頻繁に使用されている。初期の頃のような銅・ニッケル等の純粋金属の成膜に代えて、現在では、単一イオンの置換だけでなく、複雑な有機導電性化合物の電気化学的成膜が、より一般的に使用されている。よって、被処理部分上にすなわち電極上に、ポリマーも一緒に共重合するために、酸化還元反応を行うことができる。
【０００９】
以下の説明においては、電解質は、イオンおよび／またはポリマーが溶解されて含有された溶液として定義される。
【００１０】
上記のように、電気化学的方法は、周知なものであって、マイクロエレクトロニクスの分野においてよく利用されている。マイクロエレクトロニクスの分野においては、通常、電気化学的成膜は、チップの表面全体ではなく、明瞭に区画された部分を被覆するために使用される。例えば、下記文献（１）には、チップの表面上に、導電性材料、とりわけ錫鉛合金を成膜するために使用される方法が、開示されている。
【００１１】
文献（１）に開示されている方法について、図２を参照して、以下、説明する。例えばエレクトロニクスチップを有することができるウェハ２０上に、全面にわたって、薄い導電層２４が成膜される。その後、樹脂層２７が成膜され、それから、マスクを通して照射され、現像の後、膜が形成されるべき領域が、樹脂を除くことにより形成される。コンタクト３０が、薄い導電層により、ウェハ上に形成される。そして、ウェハが、電解質中に浸漬される。コンタクト３０が、電源の一方の端子に接続される。また、電源の他方の端子は、同様に電解質１２内に浸漬された対向電極１６に接続される。その後、電気化学的成膜が、樹脂に形成された開口内において引き起こされる。それから、ウェハが洗浄され、樹脂が除去される。引き続いて、化学的エッチングが行われ、薄い導電層が除去される。これにより、局在化した膜が電気化学的に形成される。この方法は、すべての領域上に同一化合物を成膜する場合に適している。
【００１２】
文献（２）において開示された第２の方法を使用することができ、これについて図３を参照して説明する。ウェハ表面の金属層全体への成膜を不要とするよう、また、樹脂および化学的エッチングの使用を不要とするよう、離散した電気トラック２４ａ、２４ｂ、２４ｃにより、膜が形成されるべき領域２８ａ、２８ｂ、２８ｃの、電気端子に対する連結がなされている。その後、電気端子には、電圧源が接続されることとなる。
【００１３】
この方法により、選択的な、領域ごとの、化合物の成膜が可能とされる。というのは、端子により、１つの領域へのアドレス、および、一度に１つだけの領域へのアドレスができるからである。その後、電解質を変えることができ、端子３０ｂにより他の領域２８ｂをアドレスすることができる。そして、他の材料を成膜する等、ができる。
【００１４】
上記２つの方法においては、電気化学セル（またはタンク）の構造は、セル内に配置されたウェハと独立な対向電極を備えており、同一である。
【００１５】
文献（３）には、多数の電極を有するチップが示されている。チップは、制限された数の外部接続手段から、電極を１つずつアドレスすることを可能とする内部論理回路を備えている。
【００１６】
〔参考文献〕
（１）P.Caillat氏およびG.Nicolas氏によるFLUXLESS FLIP-CHIP TECHNOLOGY。
（２）WO-94 22889。
（３）R.Kakerow氏他による Sensors and Actuators A, 43 (1994), pp 296-301における A MONOLITHIC SENSOR ARRAY OF INDIVIDUALLY ADDRESSABLE MICRO-   ELECTRODE。
【００１７】
【発明が解決しようとする課題】
上記公知の構成においては、電解質を含有するタンクの総容積が、比較的大きい。この場合、容積は、例えばウェハのような被処理部分と、対向電極と、の両方を収容するのに十分でなければならない。このことは、使用する電解質が非常に高価なものである場合には、深刻な制約となる。
【００１８】
さらに、電解質の抵抗が大きい場合には、膜の均一性の問題が発生する。これらの問題点は、成膜領域すなわち電極と、対向電極と、の間の距離が大きい場合に、さらに深刻となる。
【００１９】
これら課題の解決手段を提供するために、本発明の１つの目的は、成膜の目的のために必要な電解質の量を意義深く低減させ得る電気化学的成膜のための支持体を提案することである。
他の目的は、電解質の抵抗値とは無関係に実質的に均一な成膜を行い得る電気化学的成膜のための支持体を提案することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明による電気化学的成膜のための支持体は、基板と、この基板上に設けられかつ電極を構成し得る複数の第１導電表面と、対向電極を構成し得る少なくとも１つの第２導電表面と、これら第１導電表面および第２導電表面を、電圧源に対して接続するための接続手段とを具備することを特徴としている。
【００２１】
基板は、能動または受動とすることができる。特に、基板は、論理的機能、および／または、化学的機能、および／または、機械的機能、および／または、光学的機能を果たすことができる。しかしながら、基板は、化学槽に対しては、受動的である。
【００２２】
支持体に対向電極が組み込まれていることにより、電解槽タンクに関して、顕著な容積低減効果がもたらされる。
【００２３】
さらに、第２導電表面が、第１導電表面と同一の基板上に形成されていることにより、電極・対向電極間の距離を低減することができる。
【００２４】
支持体のある実施形態においては、基板は、複数の第１導電表面の少なくとも一部を包囲するとともに第２導電表面をなす導電材料ストリップを備えることができる。
【００２５】
他の実施形態においては、基板は、第２導電表面をなす導電材料格子を備えることができ、この格子は、複数のメッシュを有し、各メッシュは、第１導電表面の少なくとも１つを包囲している。
【００２６】
他の実施形態においては、基板は、複数の導電材料ストリップを備えることができ、この導電材料ストリップは、第１導電材料間に配置されるとともに相互接続され、そして、第２導電表面をなしている。
【００２７】
対向電極をなす１つまたは複数の導電材料ストリップあるいは格子の構成に基づいて、各電極を対向電極から所定距離だけ離れた位置に適用することができる。これは、電解膜の均一性の向上に寄与する。
【００２８】
第１導電表面および第２導電表面は、アルミニウム、金、白金、銀、および、ニッケル、等の中から選択された材料から形成することができる。
【００２９】
本発明のある形態においては、支持体は、複数のマイクロエレクトロニクスチップを備えることができ、各チップには、少なくとも１つの第１導電表面を設けることができる。本発明においては、チップは、受動または能動基板上の電極の集合体を表している。
【００３０】
よって、有利には、チップの電極をなす導電表面を電気化学膜によって覆うことにより、複数の同一または異なるチップを同時に取り扱うことができる。
【００３１】
複数の電解槽を使用することにより、各チップの異なる導電表面に対して異なる材料の膜を形成することができる。複数のチップを連結した状態で取り扱った後、付加的に、支持体を切削することにより、チップどうしを切り離すことができる。
【００３２】
導電表面を電圧源に対して接続するための接続手段は、各チップ上にそれぞれ配置された第１アドレス用端子、接続端子として知られ基板上に配置された第２アドレス用端子、および、所定の接続プランに基づいて第１端子と第２端子とを接続する少なくとも１つの相互接続ネットワークを備えることができる。
【００３３】
よって、接続端子の１つに印加されたアドレス用信号またはバイアス電圧は、チップの所定電極が連結して取り扱われていることにより、支持体のすべてのチップに対して供給することができる。
【００３４】
接続プランは、好ましくは、前記１つまたは複数のネットワークにおいて、第１アドレス用端子どうしが並列接続されるように、設定することができる。並列接続は、直列接続の場合とは違って、１つまたは複数の電気接続が遮断された場合であっても、チップのスイッチオフを避ける。
【００３５】
ある実施形態においては、チップは、また、第１アドレス用端子から第１導電表面をアドレスするための複式回路（multiplexing  circuits）を備えることができる。この構成は、各チップが引き続いてアドレスされるべき多数の第１導電表面を有している場合に、非常に有利である。これにより、アドレス用端子の数を低減することができる。
【００３６】
支持体のより単純な実施形態においては、接続手段は、アドレス用端子として知られ基板上に配置された端子、および、所定の接続プランに基づいてアドレス用端子と第１導電表面とを直接的に接続する少なくとも１つの相互接続ネットワークを備えることができる。接続手段は、また、第２導電表面に接続された少なくとも１つの端子を備えることができる。
【００３７】
改良された形態においては、第２導電表面に対する参照電極となり得る第３導電表面を備えることができる。
【００３８】
変形例としては、接続されて参照電極となり得る第３および第４導電表面を備えることができる。
【００３９】
参照電極は、あるタイプの電気化学反応に対して、とりわけ、ポリマーに関する電気化学反応に対して有効である。それは、電極に印加される絶対電位が過剰である場合に化学劣化の可能性があるからである。
【００４０】
本発明の他の特徴点および利点は、添付図面を参照した以下の例示としての非制限的な説明により、より良く理解されるであろう。
【００４１】
【発明の実施の形態】
図１は、既に説明済みのものであって、公知の電解構成を示す概略図である。
図２は、既に説明済みのものであって、公知のタイプの電解成膜のための支持体を示す断面図である。
図３は、既に説明済みのものであって、公知のプロセスによる連続した電解成膜のための支持体を示す平面図である。
図４、５、６は、本発明による電解成膜のための支持体を示す平面図である。
図７は、本発明による支持体を使用した電解構成の概略図である。
図８は、本発明による支持体を使用した他の電解構成の概略的な断面図である。
【００４２】
図４には、本発明による支持体の第１実施形態を示す。能動または受動基板１２０上には、１つまたは複数のチップ１２１が形成されている。各チップ１２１は、電極をなし得る複数の第１導電表面１２８を備えている。
【００４３】
図においては、ただ１つのチップが詳細に示されている。同一基板上に形成された複数の同一のまたは異なるチップは、電解成膜を得るために同時に取り扱うことができ、その後、個々に使用されるために分離することができる。
【００４４】
電極をなす第１導電表面１２８に対しては、各チップに配置された第１アドレス用端子１３２から、アドレスすることができる。第１導電表面１２８は、図示しない接続ネットワークを介して、第１端子１３２に、接続することができる。
【００４５】
第１導電表面１２８は、また、図示しない論理複式回路（logic multiplexing circuit）を介して、第１端子１３２に接続することができる。そのような回路により、低減された数の端子からの、多数の第１導電表面への選択的なアドレスを行うことができる。この接続に関しては、文献（３）を参照することができる。
【００４６】
基板が同時に取り扱われなければならない複数のチップを有している場合には、第２アドレス用端子１３０を基板に形成することができる。この場合、チップのすべての第１端子１３２は、それぞれ対応する第２端子１３０に接続されている。第１端子１３２・第２端子１３０間の接続は、一点鎖線１３４により概略的に図示されている。また、接続は、所定の接続プランにおいて行われる。接続プランが例えば並列である場合には、たとえ欠陥があると思われるチップが接続されない場合でも、正常なチップをアドレスすることができる。
【００４７】
図４に示すように、支持体上には、導電材料ストリップ１１６が設けられている。例えば、金、銀、白金、ニッケル、あるいは、アルミニウムからなるこのストリップは、本発明の観点においては、第２導電表面を構成し、対向電極をなす。
【００４８】
図４の実施形態においては、第２導電表面、すなわち、ストリップ１１６は、すべてのチップ電極１２８を包囲している。よって、各チップには、対向電極をなすそれら自身の第２導電表面を設けることができる。
【００４９】
そして、対向電極をなすすべての第２導電表面は、それぞれ、対応するチップの第１端子１３３に接続される。そして、第１端子１３３は、ただ１つの接続端子１３５に対して相互に接続される。端子１３５により、すべての第２表面に対して、対向電極電位を印加することができる。
【００５０】
第２導電表面をなす導電材料ストリップ１１６は、また、すべてのチップに対して共通とすることができ、支持体のすべての第１導電表面を包囲することができることに注意が必要である。この場合には、第２端子１３５に対して、直接的に接続される。
【００５１】
図５には、本発明による支持体の変形例を示す。
【００５２】
簡単化のために、図５および図６は、図示しない埋設された接続ネットワークにより、接続端子１３０に対して接続された複数の第１導電表面１２８が示されている。導電表面が１つまたは複数のチップに属することができ、また、１３２、１３３のような中間アドレス用端子を使用することができることはもちろんである。
【００５３】
図５においては、基板１２０上に形成され対向電極をなす第２導電表面１１６は、導電材料からなる格子の形態で作製されている。格子は、複数のメッシュを有している。本実施形態においては、各メッシュは、１つの第１導電表面１２８を個別に包囲している。格子は、対向電極電位を印加するために基板１２０の周縁に配置された端子１３５に接続されている。
【００５４】
図６には、本発明による支持体の他の変形例を示す。基板１２０、電極をなす第１導電表面１２８、第１導電表面１２８に対するアドレス用端子１３０、および、対向電極電位を印加するための端子１３５については、図５と同様であることがわかる。対向電極は、格子の形態をなす第２導電表面１１６により形成されている。
【００５５】
格子のメッシュは、図５の支持体の場合よりも、広い。格子の各メッシュは、４つの第１導電表面のグループを包囲している。
【００５６】
対向電極の構造の選択は、一方においては、使用する電解質のタイプに関連しており（膜の均一性は、槽の抵抗、および、電極と対向電極との間の距離に関連する）、他方においては、対向電極を作製するために使用可能な基板表面に関連している。
【００５７】
加えて、基板１２０上には、第１および第２導電表面に並んで、第３および第４の導電表面１５０、１５２が形成されている。
【００５８】
第３および第４の導電表面１５０、１５２は、測定端子１５４、１５６に接続されているものであって、既知の酸化還元電位を有する異なる金属から形成されている。例えば、金または白金ストリップ、および、銀ストリップから形成されている。
【００５９】
支持体が電解槽中に浸漬されたときには、第３および第４導電表面を備えてなる電気化学回路を閉じることにより、端子１５４、１５６上の参照電位を測定することができる。
【００６０】
端子１５４、１５６間においてなされた測定により、電極１２８、１１６間に印加されることになる電位を、絶対的に固定することができる。
【００６１】
簡略化された実施形態においては、ただ１つの参照金属ストリップが適切である。その場合、参照電位は、この金属ストリップと、対向電極をなすストリップすなわち導電材料格子と、の間において測定される。この場合、参照金属ストリップおよび対向電極は、異なる金属から形成されなければならない。
【００６２】
図４〜図６に関して、電極をなす導電表面、および、１つまたは複数の対向電極をなす１つまたは複数の表面は、基板の同一表面上に形成されていることに注意が必要である。
【００６３】
電解成膜は、支持体を電解槽中に浸漬し、そして、対向電極に接続された端子１３５と、端子１３０の少なくとも１つと、の間に適切なバイアス電圧を印加することにより、第１導電表面上において、引き起こすことができる。
【００６４】
成膜は、電圧を印加することにより、そして、付加的にアドレス用信号を対応する端子１３０に対して選択的に印加することにより、所定の第１表面上において選択的に引き起こすことができる。アドレス用信号、および、端子に対して選択的に印加される電圧は、電圧源１１８と支持体との間に接続されたマイクロコンピュータのインターフェースにより、供給することができる。
【００６５】
図７には、上記のような支持体とともに装備される電解構成を示す。同一の参照符号は、前記図面における部材と、同一または同様の部材を示している。
【００６６】
この場合、電極をなす第１表面１２８および対向電極をなす第２導電表面１１６を備える支持体は、電解質１１２を含有するタンク１１０内に浸漬される。支持体の露出部に配置された接続端子（第２端子）１３０、１３５は、電圧源１１８に対する端子の接続を可能とするコネクタ１４０に接続されている。
【００６７】
電極および対向電極が同一基板上に配置されていることにより、支持体のサイズに対応する電解槽の低減された容積が適切である。
【００６８】
図８には、本発明による支持体を備える他の電解構成を示す。第１導電表面１２８および第２導電表面１１６を備える支持体は、適切なサイズとされた試料保持用タンク１４２内に配置される。
【００６９】
導電表面を有する側の支持体の面は、上側に向けられ、端子１３０、１３５は、コネクタ１４０を介して電圧源１１８に接続されている。
【００７０】
非常に厚さの薄いフィルム状の電解質が、電極および対向電極をなす導電表面を湿潤させるために、支持体の上表面に対して、適用されている。よって、”電解槽”の形成のために、ほんのわずかの量の電解質が必要とされるだけである。
【００７１】
したがって、膜形成のためにかかる電解質のコストは、また、低減される。このことは、異なる第１表面上に異なる膜が形成される場合、および、複数の電解槽が必要とされる場合に、特に顕著である。
【図面の簡単な説明】
【図１】  公知の電解構成を示す概略図である。
【図２】  公知のタイプの電解成膜のための支持体を示す断面図である。
【図３】  公知のプロセスによる連続した電解成膜のための支持体を示す平面図である。
【図４】  本発明による電解成膜のための支持体を示す平面図である。
【図５】  本発明による電解成膜のための支持体の変形例を示す平面図である。
【図６】  本発明による電解成膜のための支持体の他の変形例を示す平面図である。
【図７】  本発明による支持体を使用した電解構成の概略図である。
【図８】  本発明による支持体を使用した他の電解構成の概略的な断面図である。
【符号の説明】
１１６  第２導電表面、導電材料ストリップ
１２０  基板
１２１  マイクロエレクトロニクスチップ
１２８  第１導電表面
１３０  第２アドレス用端子（接続手段）
１３２  第１アドレス用端子（接続手段）
１３３  第１端子（接続手段）
１３４  相互接続ネットワーク
１３５  接続端子（接続手段）
１４０  コネクタ（接続手段）
１５０  第３導電表面
１５２  第４導電表面
【図１】
0003929096.tif 000002
【図２】
0003929096.tif 000003
【図３】
0003929096.tif 000004
【図４】
0003929096.tif 000005
【図５】
0003929096.tif 000006
【図６】
0003929096.tif 000007
【図７】
0003929096.tif 000008
【図８】
0003929096.tif 000009