(57)【特許請求の範囲】
【請求項１】
クロック信号を生成する可変周波数発振手段と、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相が変化するよう前記可変周波数発振手段を制御する判別手段と、を備え、
前記変調波が表すべき各々のシンボルには、当該シンボルを表すために前記物理量がとるべき偏移量の代表値が割り当てられていて、
前記判別手段は、前記第１の時点における前記代表値を、当該第１の時点における前記物理量の偏移量に基づいて特定し、当該代表値に先行して特定した直近の過去の代表値を、前記第３の時点における代表値として保持して、当該第１の時点における代表値と第３の時点における代表値との平均値を前記基準値として扱い、
前記可変周波数発振手段は、自己が生成する前記クロック信号の位相を、前記判別手段の制御に従って変化させる、
ことを特徴とするクロック再生装置。
【請求項２】
クロック信号を生成する可変周波数発振手段と、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と、前記第１及び第３の時点における前記物理量の偏移量に基づいて特定される所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相が変化するよう前記可変周波数発振手段を制御する判別手段と、を備え、
前記可変周波数発振手段は、自己が生成する前記クロック信号の位相を、前記判別手段の制御に従って変化させる、
ことを特徴とするクロック再生装置。
【請求項３】
前記変調波が表すべき各々のシンボルには、当該シンボルを表すために前記物理量がとるべき偏移量の代表値が割り当てられていて、
前記判別手段は、前記第１の時点における前記代表値を、当該第１の時点における前記物理量の偏移量に基づいて特定し、当該代表値に先行して特定した直近の過去の代表値を、前記第３の時点における代表値として保持して、当該第１の時点における代表値と第３の時点における代表値との平均値を前記基準値として扱う、
ことを特徴とする請求項２に記載のクロック再生装置。
【請求項４】
前記判別手段は、各々の区間について、前記第１の時点における前記物理量の偏移量と前記基準値との差、及び、前記第２の時点における前記変調波の偏移量と前記基準値との差の積の符号の正負を判別し、当該判別の結果に基づいて、前記ずれの向きを特定する、
ことを特徴とする請求項１、２又は３に記載のクロック再生装置。
【請求項５】
前記判別手段は、前記特定した正負が正であった回数と負であった回数との差を、カウント期間内において、正負の判別を行う毎に特定し、特定した差の絶対値が一定値に達したとき、当該カウント期間内で特定された回数が多かった方の符号に基づいて前記ずれの向きを特定し、当該カウント期間を終了させて、次のカウント期間を開始させる、
ことを特徴とする請求項４に記載のクロック再生装置。
【請求項６】
前記判別手段は、前記第１の時点における前記変調波の偏移量と、前記第３の時点における前記変調波の偏移量とが、互いに同一のシンボルに相当するか否かを判別し、同一のシンボルに相当すると判別したとき、前記正負の判別を中止する、
ことを特徴とする請求項４又は５に記載のクロック再生装置。
【請求項７】
クロック信号を生成する可変周波数発振ステップと、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と、前記第１及び第３の時点における前記物理量の偏移量に基づいて特定される所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相を変化させる判別ステップと、より構成されている、
ことを特徴とするクロック再生方法。
【請求項８】
コンピュータを、
クロック信号を生成する可変周波数発振手段と、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と、前記第１及び第３の時点における前記物理量の偏移量に基づいて特定される所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相が変化するよう前記可変周波数発振手段を制御する判別手段と、して機能させるためのプログラムであって、
前記可変周波数発振手段は、自己が生成する前記クロック信号の位相を、前記判別手段の制御に従って変化させる、
ことを特徴とするプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、クロック再生装置、クロック再生方法及びプログラムに関する。
【０００２】
【従来の技術】
ディジタル信号を伝送するための技術として、ＦＳＫ（Frequency Shift Keying）変調の手法が広く用いられている。ＦＳＫ変調は、伝送する対象であるディジタル信号を所定数のビット毎に区切って得られるデータ（シンボル）の論理値に従って、搬送波の所定の長さの区間（シンボル区間）の周波数を、搬送波の元の周波数を基準として、シンボルの論理値を示す所定量だけ変化させる変調の手法である。
【０００３】
ＦＳＫ変調信号を復調するためには、シンボル区間相互の境界を正確に特定する必要がある。このため従来は、例えば図３に示すクロック再生装置を用いて、シンボル区間の切り替わりに同期するクロック信号（シンボルクロック）を再生していた。
【０００４】
図３に示すクロック再生装置は、図示するように遅延部１０１〜１０４と、クロック遅延部１０５と、乗算部１０６と、加算部１０７と、ゲート部１０８と、ＬＰＦ（ローパスフィルタ）１０９と、ＶＣＯ（電圧制御発振器）１１０とにより構成されている。
【０００５】
図３のクロック再生装置において、ＦＳＫ変調信号を検波して得られる検波信号は、遅延部１０１及び１０３に供給される。遅延部１０３は、ＶＣＯ１１０が生成するシンボルクロックが立ち上がるタイミングで、この検波信号が示すシンボルの値をシンボルデータとして記憶し、記憶したシンボルデータを遅延部１０４及び加算部１０７に供給する。遅延部１０４は、遅延部１０３が供給するシンボルデータを、シンボルクロックが立ち上がるタイミングで記憶し、乗算部１０６及び加算部１０７に供給する。
【０００６】
一方、遅延部１０１は、シンボルクロックがクロック遅延部１０５により２分の１周期分遅延されたものである遅延クロックが立ち上がるタイミングで、検波信号が示すシンボルの値をシンボルデータとして記憶し、遅延部１０２に供給する。遅延部１０２は、遅延部１０１が供給するシンボルデータを、シンボルクロックが立ち上がるタイミングで記憶し、乗算部１０６に供給する。
【０００７】
乗算部１０６は、遅延部１０２及び１０４から供給される２個のシンボルデータの論理値の積にあたるデータを生成してゲート部１０８に供給する。
加算部１０７は、遅延部１０３から供給されるシンボルデータの論理値と遅延部１０３から供給されるシンボルデータの論理値との差にあたるデータを生成してゲート部１０８に供給する。
【０００８】
ゲート部１０８は、加算部１０７から供給されたデータの値が０である期間は乗算部１０６から供給されたデータをＬＰＦ１０９に供給し、その他の期間は、乗算部１０６から供給されたデータを遮断する。
【０００９】
ＬＰＦ１０９は、例えば、初期値がＮ（ただしＮは正の整数）、フルスケールの値が（２・Ｎ）であるアップダウンカウンタからなっており、ゲート部１０８から供給された信号の値が正である間は、一定の周期でカウント値をカウントアップし、この信号の値が負である間は、当該周期でカウント値をカウントダウンする。そして、カウント値が（２・Ｎ）に達すると、ＶＣＯ１１０に、シンボルクロックの位相を進めるよう指示し、カウント値を初期値に戻す。一方、カウント値が０に達すると、ＶＣＯ１１０に、シンボルクロックの位相を遅らせるよう指示する制御信号を供給して、カウント値を初期値に戻す。
【００１０】
ＶＣＯ１１０は、シンボルクロックを生成して、遅延部１０２〜１０４及びクロック遅延部１０５に供給する。ＶＣＯ１１０が生成するシンボルクロックの周波数は、初期状態においては所定のフリーラン周波数にほぼ等しいものとし、ＬＰＦ１０９からの指示に従って、シンボルクロックの周波数を変化させる。
【００１１】
【発明が解決しようとする課題】
元のＦＳＫ変調信号が多値のシンボル（３種類以上の値をとり得るシンボル）を表すものである場合は、１つのシンボル区間から他のシンボル区間へと遷移するとき、ＦＳＫ変調信号の周波数偏移が０となる瞬間が必ずあるとは限らない。
【００１２】
従って、ゼロクロスを検知する上述の手法は、多値のシンボルを表すＦＳＫ変調信号（あるいはその他、多値のシンボルを表す変調信号であって、シンボル区間内の搬送波の何らかの物理量をシンボルの値を示す分変化させる変調形式をとるもの）の復調には用いることができない。
【００１３】
この発明は上記実状に鑑みてなされたもので、多値のシンボルを表す変調信号を復調するために用いるクロック信号を再生できるクロック再生装置及びクロック再生方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかるクロック再生装置は、
クロック信号を生成する可変周波数発振手段と、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相が変化するよう前記可変周波数発振手段を制御する判別手段と、を備え、
前記変調波が表すべき各々のシンボルには、当該シンボルを表すために前記物理量がとるべき偏移量の代表値が割り当てられていて、
前記判別手段は、前記第１の時点における前記代表値を、当該第１の時点における前記物理量の偏移量に基づいて特定し、当該代表値に先行して特定した直近の過去の代表値を、前記第３の時点における代表値として保持して、当該第１の時点における代表値と第３の時点における代表値との平均値を前記基準値として扱い、
前記可変周波数発振手段は、自己が生成する前記クロック信号の位相を、前記判別手段の制御に従って変化させる、
ことを特徴とする。
また、この発明の第２の観点にかかるクロック再生装置は、
クロック信号を生成する可変周波数発振手段と、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と、前記第１及び第３の時点における前記物理量の偏移量に基づいて特定される所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相が変化するよう前記可変周波数発振手段を制御する判別手段と、を備え、
前記可変周波数発振手段は、自己が生成する前記クロック信号の位相を、前記判別手段の制御に従って変化させる、
ことを特徴とする。
【００１５】
前記変調波が表すべき各々のシンボルには、当該シンボルを表すために前記物理量がとるべき偏移量の代表値が割り当てられているとした場合、
前記判別手段は、前記第１の時点における前記代表値を、当該第１の時点における前記物理量の偏移量に基づいて特定し、当該代表値に先行して特定した直近の過去の代表値を、前記第３の時点における代表値として保持して、当該第１の時点における代表値と第３の時点における代表値との平均値を前記基準値として扱うものであってもよい。
【００１６】
前記判別手段は、各々の区間について、前記第１の時点における前記物理量の偏移量と前記基準値との差、及び、前記第２の時点における前記変調波の偏移量と前記基準値との差の積の符号の正負を判別し、当該判別の結果に基づいて、前記ずれの向きを特定するものであってもよい。
【００１７】
前記判別手段は、前記特定した正負が正であった回数と負であった回数との差を、カウント期間内において、正負の判別を行う毎に特定し、特定した差の絶対値が一定値に達したとき、当該カウント期間内で特定された回数が多かった方の符号に基づいて前記ずれの向きを特定し、当該カウント期間を終了させて、次のカウント期間を開始させるものであってもよい。
【００１８】
前記判別手段は、前記第１の時点における前記変調波の偏移量と、前記第３の時点における前記変調波の偏移量とが、互いに同一のシンボルに相当するか否かを判別し、同一のシンボルに相当すると判別したとき、前記正負の判別を中止するものであってもよい。
【００１９】
また、この発明の第３の観点にかかるクロック再生方法は、
クロック信号を生成する可変周波数発振ステップと、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と、前記第１及び第３の時点における前記物理量の偏移量に基づいて特定される所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相を変化させる判別ステップと、より構成されている、
ことを特徴とする。
【００２０】
また、この発明の第４の観点にかかるプログラムは、
コンピュータを、
クロック信号を生成する可変周波数発振手段と、
搬送波の所定の物理量が偏移することによりシンボルを表している変調波を取得し、前記変調波が１個のシンボルを表す第１の時点、及び、当該シンボルに先行するシンボルを表す第３の時点と前記第１の時点との中間点に相当する第２の時点を前記クロック信号の位相に基づいて仮に特定し、仮に特定した当該第１及び第２の時点における前記変調波の偏移量を各々特定して、前記第２の時点における前記物理量の偏移量と、前記第１及び第３の時点における前記物理量の偏移量に基づいて特定される所定の基準値との差に基づいて、前記変調波が表すシンボルが遷移するタイミングと前記クロック信号が所定の遷移を行うタイミングとの差を求め、求めた差と所定の期待値とのずれの向きを特定し、当該ずれを打ち消すような向きに前記クロック信号の位相が変化するよう前記可変周波数発振手段を制御する判別手段と、して機能させるためのプログラムであって、
前記可変周波数発振手段は、自己が生成する前記クロック信号の位相を、前記判別手段の制御に従って変化させる、
ことを特徴とする。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態にかかるクロック再生装置及びクロック再生方法を、４値ＦＳＫ(Frequency Shift Keying)復調器を例として説明する。
【００２２】
図１は、この発明の実施の形態にかかる多値シンボル復調器の構成の一例を示す。
図示するように、この多値シンボル復調器は、検波部ＲＥＣＴと、遅延部Ｄ１〜Ｄ４と、４値判定部ＤＥＴと、クロック遅延部ＣＤと、加算部Ａ１〜Ａ４と、乗算部Ｍと、減衰部ＡＴＴと、ゲート部Ｇと、ローパスフィルタＬＰＦと、可変周波数発振部ＶＦＯとより構成されている。
【００２３】
検波部ＲＥＣＴは、例えば、周波数弁別器より構成されており、具体的には、例えば比検波器やフォスターシーレー回路等から構成されている。
検波部ＲＥＣＴは、ＦＳＫ変調信号を検波することにより、ＦＳＫ変調信号の周波数偏移の瞬時値が振幅の瞬時値へと変換された信号（検波信号）を生成して、この検波信号を、遅延部Ｄ１及び４値判定部ＤＥＴに並行して供給する。検波信号の瞬時値は、ＦＳＫ変調信号の周波数偏移に実質的に比例している。
【００２４】
なお、このＦＳＫ変調信号は、４値のシンボルを表すものである。つまり、このＦＳＫ変調信号のそれぞれのシンボル区間は、４種類のシンボルのいずれかを、周波数偏移の量により表すものである。そして、具体的な周波数偏移の量は、順に、１．８［ｋＨｚ］、０．６［ｋＨｚ］、−０．６［ｋＨｚ］及び−１．８［ｋＨｚ］の４つのうちいずれかである。
【００２５】
ただし、これら４つの周波数偏移の値は代表値である。シンボル区間があるシンボルを表すためには、このシンボル区間の周波数偏移が、このシンボルを表す代表値を中心とする所定の許容範囲内にあればよい。
【００２６】
具体的には、
（ａ）  シンボル区間が代表値１．８［ｋＨｚ］にあたるシンボルを表すためには、このシンボル区間の周波数偏移は１．２［ｋＨｚ］以上の範囲にあればよい。
（ｂ）  シンボル区間が代表値０．６［ｋＨｚ］にあたるシンボルを表すためには、このシンボル区間の周波数偏移は０［ｋＨｚ］以上１．２［ｋＨｚ］未満の範囲にあればよい。
（ｃ）  シンボル区間が代表値−０．６［ｋＨｚ］にあたるシンボルを表すためには、このシンボル区間の周波数偏移は−１．２［ｋＨｚ］以上０［ｋＨｚ］未満の範囲にあればよい。
（ｄ）  シンボル区間が代表値−１．８［ｋＨｚ］にあたるシンボルを表すためには、このシンボル区間の周波数偏移は−１．２［ｋＨｚ］未満の範囲にあればよい。
【００２７】
クロック遅延部ＣＤは、例えば、インバータ（反転回路）等より構成されている。
クロック遅延部ＣＤは、可変周波数発振部ＶＦＯが後述の通り生成するシンボルクロックを取得し、このシンボルクロックの位相をπラジアン（ただしπは円周率）遅らせたものにあたる遅延クロックを生成して、遅延部Ｄ１に供給する。
【００２８】
４値判定部ＤＥＴは、例えば、アナログ信号を２ビットのデジタル信号に変換するＡ／Ｄ（Analog-to-Digital）コンバータと、このデジタル信号をアナログ信号に変換するＤ／Ａ（Digital-to-Analog）コンバータとから構成されている。
４値判定部ＤＥＴは、検波部ＲＥＣＴより供給された検波信号を取得して、この検波信号の値が、上述の（ａ）〜（ｄ）の許容範囲のいずれに属するかを判別することにより、この検波信号が示すシンボルを判別する。そして、判別されたシンボルを示す４値信号を生成して遅延部Ｄ３に供給する。
【００２９】
なお、４値信号がとる各値は、ＦＳＫ変調信号が各シンボル区間でとる周波数偏移の量が上述の各代表値をとるときの検波信号の値に一致するものとする。
具体的には、例えば、周波数偏移がｘ［ｋＨｚ］（ｘは任意の実数）であるＦＳＫ変調信号を検波して得られた検波信号の値がｘであるものとして、４値信号は、上述の４つの代表値（１．８［ｋＨｚ］、０．６［ｋＨｚ］、−０．６［ｋＨｚ］及び−１．８［ｋＨｚ］）を示す値として、順に、１．８、０．６、−０．６及び−１．８の各値をとる。
【００３０】
また、４値判定部ＤＥＴは、検波信号が表す周波数偏移の値がどのシンボルについての許容範囲内にあるかを判別することにより、検波信号が示すシンボルを判別する。
すなわち、４値判定部ＤＥＴは、検波信号の値が、上述した（ａ）〜（ｄ）の許容範囲に相当する４つの範囲、すなわち「１．２以上」「０以上１．２未満」「−１．２以上０未満」及び「−１．２未満」のいずれに属するかを判別することにより、シンボルを判別する。
【００３１】
遅延部Ｄ１〜Ｄ４は、例えば、入力された信号の値をクロック信号に応答して記憶し出力するサンプルホールド回路あるいはラッチ回路等から構成されている。
【００３２】
遅延部Ｄ１は、検波部ＲＥＣＴより供給された検波信号がとる値を、クロック遅延部ＣＤから供給される遅延クロックに基づいて決まる所定のタイミングで記憶し、記憶した値を表す信号を、遅延部Ｄ２に供給する。具体的には、遅延部Ｄ１は、例えば遅延クロックの立ち上がりを検知して、検知した時点での検波信号の値を記憶するようにする。
【００３３】
遅延部Ｄ２は、遅延部Ｄ１より供給された信号がとる値を記憶し、記憶した値を表す信号を加算部Ａ２に供給する。
なお、遅延部Ｄ２は、遅延部Ｄ１より供給された信号の値を記憶するタイミングを、可変周波数発振部ＶＦＯから遅延部Ｄ２へと供給されるシンボルクロックに基づいて決定する。ただし、遅延部Ｄ１より供給された信号の値を遅延部Ｄ２が記憶するタイミングは、遅延部Ｄ１が検波信号の値を記憶するタイミングより、シンボルクロックの位相πラジアン分遅いものとする。
【００３４】
従って、例えば、遅延部Ｄ１が、遅延クロックの立ち上がりを検知したタイミングで検波信号の値を記憶する場合、遅延部Ｄ２は、具体的には、例えばこのタイミングからシンボルクロック半周期後に起こるシンボルクロックの立ち上がりを検知し、検知した時点に遅延部Ｄ１より供給されている信号の値を記憶すればよい。
【００３５】
遅延部Ｄ３は、４値判定部ＤＥＴより供給された４値信号がとる値を記憶し、記憶した値を表す信号を加算部Ａ１、Ａ３、Ａ４及び遅延部Ｄ４に供給する。また、遅延部Ｄ３は、記憶している値を表す信号を、ＦＳＫ変調信号を復調して得られたシンボルを表すシンボルデータとして、外部に出力する。
遅延部Ｄ４は、遅延部Ｄ３より供給された信号がとる値を記憶し、記憶した値を表す信号を加算部Ａ１及びＡ４に供給する。
【００３６】
なお、遅延部Ｄ３は、４値信号の値を記憶するタイミングを、シンボルクロックに基づいて決定する。また、遅延部Ｄ４は、遅延部Ｄ３より供給された信号の値を記憶するタイミングを、シンボルクロックに基づいて決定する。
ただし、４値信号がとる値を遅延部Ｄ３が記憶するタイミングは、遅延部Ｄ１より供給された信号の値を遅延部Ｄ２が記憶するタイミングよりシンボルクロックπラジアン分早いタイミングであるものとする。
また、遅延部Ｄ３より供給された信号がとる値を遅延部Ｄ４が記憶するタイミングは、遅延部Ｄ１より供給された信号がとる値を遅延部Ｄ２が記憶するタイミングよりシンボルクロックπラジアン分遅いタイミングであるものとする。
【００３７】
従って、例えば、遅延部Ｄ１が、遅延クロックの立ち上がりを検知したタイミングで検波信号の値を記憶する場合、遅延部Ｄ３は、具体的には、例えばこのタイミングよりシンボルクロック半周期前に起こるシンボルクロックの立ち上がりを検知し、検知した時点での４値信号の値を記憶すればよい。また、遅延部Ｄ４は、具体的には、遅延部Ｄ３が検知した立ち上がりからシンボルクロック１周期後に起こるシンボルクロックの立ち上がりを検知し、検知した時点に遅延部Ｄ３より供給されている信号の値を記憶すればよい。
【００３８】
上述のタイミングを図２を参照して説明すると、シンボル区間１個分の検波信号が供給されたとき、
（１）  まず、この検波信号の値を示す４値信号の値（図２で「Ｓ１」として示す値）が、シンボルクロックの立ち上がり（図２で「Ｔ１」として示すタイミング）で遅延部Ｄ３により記憶され、
（２）  （１）の動作が行われてからシンボルクロック半サイクル後（図２で「Ｔ２」として示すタイミング）に、遅延クロックの立ち上がりに応答した遅延部Ｄ１により、この検波信号の値（図２で「Ｓ２」として示す値）が記憶され、
（３）  （２）の動作があってから更にシンボルクロック半サイクル後（図２で「Ｔ３」として示すタイミング）に、（１）の動作で記憶された４値信号の値Ｓ１が、遅延部Ｄ４により記憶される。なお、タイミングＴ３では、タイミングＴ１からシンボルクロック１周期後の４値信号の値（図２で「Ｓ３」として示す値）が、遅延部Ｄ３により記憶される。
（なお、図２において、検波信号及び４値信号の値は、ＦＳＫ変調信号の周波数偏移の値に換算した値を用いて示してある。）
【００３９】
加算部Ａ１は、例えば、加算回路等より構成されている。
加算部Ａ１は、遅延部Ｄ３及びＤ４からそれぞれ信号を供給されると、供給された各信号が示す２個の値の和を表す信号を生成し、減衰部ＡＴＴに供給する。
【００４０】
減衰部ＡＴＴは、例えば、入力された２ビットのデータを下位桁方向に１ビット分算術シフトしたものに相当するデータを出力する論理回路より構成されている。
減衰部ＡＴＴは、加算部Ａ１から信号を供給されると、供給された信号の値の２分の１にあたる値を表す信号を生成し、加算部Ａ２及びＡ３に供給する。
減衰部ＡＴＴが加算部Ａ２及びＡ３に供給する信号の値は、遅延部Ｄ３及びＤ４が記憶する２個の値の算術平均に相当する。そして、この算術平均は、後述する処理において、ＦＳＫ変調信号が一つのシンボル区間から他のシンボル区間へと遷移する中間点でこのＦＳＫ変調信号がとるべき周波数偏移の基準値として扱われる。
【００４１】
加算部Ａ２は、例えば、反転増幅回路及び加算回路等より構成されている。
加算部Ａ２は、遅延部Ｄ１及び減衰部ＡＴＴからそれぞれ信号を供給されると、減衰部ＡＴＴから供給された信号の値と遅延部Ｄ１から供給された信号の値との差を表す信号を生成し、乗算部Ｍに供給する。
減衰部ＡＴＴが加算部Ａ２に供給する信号の値は上述した基準値として扱われるから、加算部Ａ２が乗算部Ｍに供給する信号の値は、遅延部Ｄ２が記憶する値とこの基準値との差に相当する。
【００４２】
加算部Ａ３は、例えば、反転増幅回路及び加算回路等より構成されている。
加算部Ａ３は、遅延部Ｄ３及び減衰部ＡＴＴからそれぞれ信号を供給されると、減衰部ＡＴＴから供給された信号の値と遅延部Ｄ３から供給された信号の値との差を表す信号を生成し、乗算部Ｍに供給する。
加算部Ａ３が乗算部Ｍに供給する信号の値は、遅延部Ｄ３が記憶する値と基準値との差に相当する。
【００４３】
加算部Ａ４は、例えば、反転増幅回路及び加算回路等より構成されている。
加算部Ａ４は、遅延部Ｄ３及びＤ４からそれぞれ信号を供給されると、遅延部Ｄ４から供給された信号の値と遅延部Ｄ３から供給された信号の値との差を表す信号を生成し、ゲート部Ｇに供給する。
加算部Ａ４がゲート部Ｇに供給する信号の値は、遅延部Ｄ３及びＤ４が記憶する２個の値が互いに等しいとき実質的に０となり、互いに等しくないときは、実質的に０でない値となる。
【００４４】
乗算部Ｍは、例えば乗算回路等から構成されており、加算部Ａ２及びＡ３からそれぞれ信号を供給されると、供給された各信号が示す２個の値の積を表す信号を生成し、ゲート部Ｇに供給する。
【００４５】
乗算部Ｍがゲート部Ｇに供給する信号の値は、遅延部Ｄ３が記憶する値と基準値との差、及び、遅延部Ｄ２が記憶する値と基準値との差の積に相当する。そして、この積の正負は、ＦＳＫ変調信号と遅延クロック（及びシンボルクロック）との位相のずれの向きを表している。
【００４６】
すなわち、この積の符号が正である場合は、遅延部Ｄ２及びＤ３が記憶する値が、いずれも基準値より大きいか、又はいずれも基準値より小さい場合である。これらの場合いずれも、遅延部Ｄ２及びＤ３が値を記憶した両タイミング間でＦＳＫ変調信号の周波数偏移が単調変化しているものとすれば、遅延クロックの立ち上がりは、２個のシンボル区間の境界にあたるタイミング（つまり、ＦＳＫ変調信号の周波数偏移が基準値をとるタイミング）より遅れている。また、シンボルクロックの立ち上がりは、シンボル区間の中央より遅れている。
【００４７】
一方、この積の符号が負である場合は、遅延部Ｄ２及びＤ３が記憶する値のうち一方が基準値より大きく、他方が基準値より小さい場合である。この場合、遅延部Ｄ２及びＤ３が値を記憶した両タイミング間でＦＳＫ変調信号の周波数偏移が単調変化しているものとすれば、遅延クロックの立ち上がりは、シンボル区間の先頭より進んでいる。また、シンボルクロックの立ち上がりは、シンボル区間の中央より進んでいる。
【００４８】
ゲート部Ｇは、例えばアナログスイッチ等から構成されている。ゲート部Ｇは、加算部Ａ４から供給されている信号の値が実質的に０でないとき、乗算部Ｍから供給された信号をローパスフィルタＬＰＦへと供給する。一方、加算部Ａ４から供給されている信号の値が実質的に０であるとき、乗算部Ｍが供給する信号のローパスフィルタＬＰＦへの供給を停止する。
【００４９】
従って、遅延部Ｄ３及びＤ４が記憶している値が互いに異なるとき、乗算部Ｍが供給した信号はゲート部Ｇを経てローパスフィルタＬＰＦへと供給され、遅延部Ｄ３及びＤ４が記憶している値が互いに等しいとき、乗算部ＭからローパスフィルタＬＰＦへの信号の供給は遮断される。
【００５０】
ローパスフィルタＬＰＦは、値（２・Ｍ）をフルスケールとするカウンタや、カウンタ用のクロックを発生する発振回路などからなっており（ただしＭは正の整数）、カウント値を記憶する。カウント値の初期値（例えばこの多値シンボル復調器の動作開始直後における値）はＭであり、ゲート部Ｇから供給された信号の値が正である間は、一定の周期でカウント値をカウントアップし、この信号の値が負である間は、当該周期でカウント値をカウントダウンする。
そして、カウント値が（２・Ｍ）に達すると、可変周波数発振部ＶＦＯに、シンボルクロックの位相を進めるよう指示する制御信号を供給して、カウント値をリセットする（すなわち、カウント値をＭに戻す）。一方、カウント値が０に達すると、可変周波数発振部ＶＦＯに、シンボルクロックの位相を遅らせるよう指示する制御信号を供給して、カウント値をリセットする。
【００５１】
従って、ローパスフィルタＬＰＦは、カウント値がリセットされて以降（又は、初期状態以降）ゲート部Ｇから供給される信号の値が正である期間の累計と負である期間の累計との差が一定量に達すると、可変周波数発振部ＶＦＯに指示して、この差が０になるような向きに（つまり、シンボルクロックとＦＳＫ変調信号との位相のずれが解消されるような向きに）、シンボルクロックの位相を変化させる。
【００５２】
可変周波数発振部ＶＦＯは、例えば電圧制御発振器（ＶＣＯ）より構成されており、シンボルクロックを生成して、遅延部Ｄ２〜Ｄ４及びクロック遅延部ＣＤに供給し、また、外部に出力する。
可変周波数発振部ＶＦＯが生成するシンボルクロックの周波数は、初期状態（例えばこの多値シンボル復調器の動作開始直後）では所定のフリーラン周波数にほぼ等しいものとする。そして、可変周波数発振部ＶＦＯは、ローパスフィルタＬＰＦから制御信号を供給されるたびに、この制御信号に従って、シンボルクロックの周波数を変化させる。すなわち、シンボルクロックの位相を遅らせるよう指示する制御信号がローパスフィルタＬＰＦから供給されるとシンボルクロックの位相を遅らせ、シンボルクロックの位相を進めるよう指示する制御信号がローパスフィルタＬＰＦから供給されるとシンボルクロックの位相を進める。
【００５３】
この多値シンボル復調器が上述した動作を行う結果、シンボルクロックは、検波信号に同期するようにロックされる。具体的には、遅延クロックの立ち上がりがシンボル区間の先頭及び末尾を正しく示すものとなり、従ってシンボルクロックの立ち上がりはシンボル区間の中央を正しく示すものとなる。このため、ＦＳＫ変調信号から多値のシンボルが正しく復元される。
【００５４】
なお、この多値シンボル復調器の構成は、上述のものに限られない。
例えば、遅延部Ｄ１〜Ｄ４、４値判定部ＤＥＴ、クロック遅延部ＣＤ、加算部Ａ１〜Ａ４、乗算部Ｍ、減衰部ＡＴＴ、ゲート部Ｇ、ローパスフィルタＬＰＦ及び可変周波数発振部ＶＦＯの機能の一部又は全部は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等のプロセッサにより行われていてもよい。また、この多値シンボル復調器は遅延クロックを出力してもよいし、シンボルデータとして出力する信号は遅延部Ｄ４が記憶する信号であってもよい。
【００５５】
また、検波部ＲＥＣＴは、復調する対象のＦＳＫ変調信号をデジタル形式の信号に変換するためのＡ／Ｄコンバータと、ＤＳＰやＣＰＵなどのプロセッサとにより構成されていてもよい。もっとも、復調する対象のＦＳＫ変調信号はデジタル信号として外部から供給されてもよく、この場合は検波部ＲＥＣＴがＡ／Ｄコンバータを備えている必要はない。
【００５６】
また、この多値シンボル復調器が復調するシンボルは４値に限られず、１６値、６４値など任意の情報量を有するシンボルであってよい。また、偏移の代表値や許容範囲は上述のものに限られない。
【００５７】
また、検波部ＲＥＣＴが検波する信号はＦＳＫ変調信号でなくてもよく、例えば、ＰＳＫ（Phase Shift Keying）変調信号でもよいし、又はその他、搬送波の何らかの物理量の偏移でシンボルを表すものであればよい。
【００５８】
また、この多値シンボル復調器は、加算部Ａ１〜Ａ４及び減衰部ＡＴＴに代えて、遅延部Ｄ３及びＤ４が記憶する値の算術平均を示す信号が加算部Ａ２に供給され、遅延部Ｄ３が記憶する値と遅延部Ｄ４が記憶する値との差に比例する値を示す信号が乗算部Ｍに供給され、遅延部Ｄ３及びＤ４が記憶する値が互いに等しいか否かを示す信号がゲート部Ｇに供給されるような任意の回路を備えていてもよい。
【００５９】
また、ローパスフィルタＬＰＦは、カウンタに代えて、乗算部Ｍから供給された信号の値を積分した結果を示す信号を出力する積分回路を備えていてもよい。この場合、ローパスフィルタＬＰＦは、積分回路による積分の結果が所定の上限に達したとき、可変周波数発振部ＶＦＯに、シンボルクロックの位相を進めるよう指示する制御信号を供給し、この積分の結果が所定の下限に達したとき、可変周波数発振部ＶＦＯに、シンボルクロックの位相を遅らせるよう指示する制御信号を供給し、これらの制御信号を供給するとほぼ同時に積分回路をリセットして、積分回路が出力する信号が、上述の上限と下限との算術平均を示すようにするものであればよい。
【００６０】
また、検波部ＲＥＣＴは、フレーム同期をとるために、フレームの先頭及び末尾を示す所定のフレーム同期パターンを検出するようにしてもよい。そして、フレームの先頭を示すフレーム同期パターンとフレームの末尾を示すフレーム同期パターンとに挟まれた部分以外を示す検波信号を遅延部Ｄ１や４値判定部ＤＥＴに供給しないようにしてもよい。
【００６１】
また、４値判定部ＤＥＴにより判別されたシンボルの集合が、音声をボコーダによって符号化した結果を表している場合、この多値シンボル復調器は、４値信号をデコードして音声を表す信号を復元するデコーダを備えていてもよい。
【００６２】
以上、この発明にかかるクロック再生装置及びクロック再生方法を説明したが、この発明のクロック再生装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、パーソナルコンピュータに、上述の動作を実行するためのプログラムを格納した媒体（フレキシブルディスク、ＣＤ−ＲＯＭ等）から該プログラムをインストールすることにより、上記処理を実行する多値シンボル復調器を構成することができる。
【００６３】
また、例えば、通信ネットワークの掲示板（ＢＢＳ）に該プログラムをアップロードし、これをネットワークを介して配信してもよい。ネットワークを介した配信は、該プログラムにより搬送波を変調して得られる変調波を伝送することにより行ってもよい。
そして、このプログラムを起動し、ＯＳの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
【００６４】
なお、ＯＳが処理の一部を分担する場合、あるいは、ＯＳが本願発明の１つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納してもよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能又はステップを実行するためのプログラムが格納されているものとする。
【００６５】
【発明の効果】
以上説明したように、この発明によれば、多値のシンボルを表す変調信号を復調するために用いるクロック信号を再生できるクロック再生装置及びクロック再生方法が実現される。
【図面の簡単な説明】
【図１】この発明の実施の形態にかかる多値シンボル復調器の基本構成を示すブロック図である。
【図２】検波信号、４値信号、遅延部により記憶される値、シンボルクロック及び遅延クロックを示すグラフである。
【図３】従来のクロック再生装置の構成を示すブロック図である。
【符号の説明】
ＲＥＣＴ      検波部
ＤＥＴ      ４値判定部
Ａ１〜Ａ４、１０７      加算部
Ｍ、１０６      乗算部
Ｄ１〜Ｄ４、１０１〜１０４      遅延部
ＡＴＴ      減衰部ＡＴＴ
Ｇ、１０８      ゲート部
ＬＰＦ、１０９      ローパスフィルタ
ＣＤ、１０５      クロック遅延部
ＶＦＯ      可変周波数発振部
【図１】
0003919593.tif 000002
【図２】
0003919593.tif 000003
【図３】
0003919593.tif 000004