(57)【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上に設けられた絶縁層と、
前記絶縁層上に設けられ、電荷をトラップするための複数の導電性記憶ノードと、
少なくとも二つの導電性電流電極と、
前記ゲート電極に印加される電圧によって抵抗が変化する、半導体活性化領域を含む抵抗層と、
を備えた抵抗層の構造体であって、
前記抵抗層が、前記複数の導電性記憶ノードと前記少なくとも二つの導電性電流電極の両方と接触し、
第１の電圧に基づく第１の電気信号が前記ゲート電極へ印加された時に前記抵抗層が前記導電性記憶ノードと前記少なくとも二つの導電性電流電極の間で高い抵抗値を有し、該第１の電圧とは異なる第２の電圧に基づく第２の電気信号が前記ゲート電極へ印加された時に前記抵抗層が前記導電性記憶ノードと前記少なくとも二つの導電性電流電極の間で該高い抵抗値より低い抵抗値を有し、
前記第２の電気信号が前記ゲート電極へ印加された時に電荷は前記導電性記憶ノードと前記少なくとも二つの導電性電流電極の間を前記低い抵抗値の前記抵抗層を介して流れ、
前記抵抗層が前記高い抵抗値を有するように前記第１の電気的信号が前記ゲート電極へ印加された時に前記導電性記憶ノードにおいて電荷がトラップされる、
抵抗層構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、空間的に変化する電荷情報を記憶すると共に出力するデバイスに関する。
【０００２】
【従来の技術】
抵抗層（電荷注入及び／又は感知のために種々のパターンにおいて配置された電極を有する抵抗の材料の層）は、空間情報を処理する多くのアプリケーションにおいて重要な役割を果たす。局所化された電荷領域が抵抗層内へ注入された場合、この電荷はある期間、抵抗層にわたり拡散される。この電荷分布は、電荷分布の空間情報に基づいて有用な処理機能を実行するために使用され得る。例えば、電荷拡散を使用して、種々の核（カーネル）と画像とのコンボルーションを形成し、ポジションセンサにおけるスポットの位置を決定し、オバーラップするセンサを作成することができる。
【０００３】
抵抗層における電荷拡散の特徴は、抵抗層の電気特性、経過時間、及び当該抵抗層に取り付けられた電荷集合電極の電気特性に依存する。電荷拡散の特徴を決定する（従って抵抗層の使用を決定する）抵抗層の電気特性は、面積抵抗値、キャパシタンス、漏洩導電率、及び電荷キャリアの単極性又は両極性を含む。低面積抵抗値及び／又は小量のキャパシタンスによって、迅速な電荷拡散が生じる。大部分の実践的なアプリケーションにおいて、一般的な面積抵抗値、キャパシタンス、及び大きさにより、抵抗層全体にわたってミリ秒オーダーで電荷拡散が生じることになる。
【０００４】
集合電極は、電荷を抵抗層へ注入する、及び／又は現存の電荷を読み出す、ために使用される電極である。集合電極が（例えば、接地されて）低インピーダンスで終端される場合、集合電極は抵抗層内の電荷に対するシンクとして作用する。この結果、電荷は低インピーダンスの集合電極を極度に越えて拡散しなくなる。しかしながら、集合電極が高インピーダンス（例えば、浮動されたままにされ）で終端される場合、電荷は集合電極を越えて拡散する。大部分のアプリケーションにおいて、接地された集合電極が使用される。例えば、ポジション感応検出装置は、接地電位近くに保持される二つ以上の集合電極へ流れる電流を測定することによって、抵抗層内の光誘導された電荷の中心位置を決定する。
【０００５】
少数の集合電極を用いたアプリケーションにおいて、各集合電極が専用外部ライン（集合電極を外部の回路と接続するライン）と対応する処理電子装置を有することができるので、低インピーダンスの終端が実用的である。しかしながら、多数の集合電極を必要とするアプリケーションにおいては、対応する処理電子装置に対して多くの集合電極からの電荷信号を多重化することが必須である。多重化によって、外部ラインとこれらのラインに対応する処理電子装置の数量は大きく減少されるが、多重化された電荷信号の許容可能なＳ／Ｎ比を維持するためには電荷の集積が必要とされる。「集積（integration ）」という用語は、抵抗層上の電荷が読み出されない（マルチプレクサによってアドレスされない）間に、抵抗層へ誘導される電荷が蓄積される事を表すために使用される。
【０００６】
電極に対する捕集された電荷は多重化されたアクセスとアクセスの合間に記憶されなければならないので、多重化は低インピーダンス終端の集合電極と度々適合しない。この問題は抵抗層の面積抵抗値を大きくすることによって解決することができるが、抵抗層に記憶された電荷を取り除くためには過大な時間量が必要とされるので、大きな面積抵抗値も多重化とは度々適合しないことがある。
【０００７】
【発明が解決しようとする課題】
従って、上記の抵抗層の電荷拡散機能を達成するだけでなく、多重化とより良く適合される抵抗層構造体を有することが大いに所望される。このような抵抗層構造体は、マルチプレクサによってアドレスされていない時に電荷を集積できると共に、抵抗層構造体がマルチプレクサによってアドレスされている時には集積された電荷の集合電極への迅速な移動を可能としなければならない。
【０００８】
【課題を解決するための手段】
本発明の原理は、多重化と適合する抵抗層構造体を備える。このような抵抗層構造体は複数の導電性電荷記憶ノードを含み、これらのノードは、電気的に制御可能な抵抗素子によって互いに接続されると共に集合電極に接続される。抵抗素子の抵抗値は、種々の記憶ノードと集合電極との間で迅速な電荷の相互交換を許容するために低インピーダンスと、記憶ノードへ電荷の集積を許容するために高インピーダンスと、の間をスイッチされる。
【０００９】
有利とするために、抵抗層構造体の電気的に制御可能な抵抗素子は、金属−絶縁体−半導体構造体の活性領域として実行される。活性領域の抵抗値は、抵抗層構造体が電荷を集積する時はハイにセットされる。高い抵抗値を用いた場合、（例えば、感光性のＰＮ結合からの）任意の誘導された電荷の空間情報は、記憶ノードへ蓄積され、記憶され、ある期間にわたって集積される。当該集積された電荷が読み出される時（例えば、外部のマルチプレクサが集合電極を対応する処理電子装置へ接続する時）に、活性領域の抵抗値はローにセットされて、記憶ノードと集合電極との間の抵抗値を減少させる。このことが、集積された電荷の空間情報が集合電極へ迅速に転送されるのを可能とする。本発明は、スキャナのような画像入力デバイス及びディスプレイのような画像出力デバイスに使用されると共に、可変レート画像コンボルバのような多数の他のアプリケーションに使用することができる。
【００１０】
本発明の態様は、誘導された電荷を記憶する複数の導電性記憶ノードと、少なくとも二つの導電性電流電極と、電気入力を有する電気的に制御可能な抵抗層と、を備えた抵抗層の構造体であって、前記電気的に制御可能な抵抗層が、前記記憶ノードと前記少なくとも二つの導電性電流電極の両方と低い抵抗値で接触する関係にあり、第１の電気信号が前記電気入力へ印加された時に前記電気的に制御可能な抵抗層が相対的に高い抵抗値を有し、第２の電気信号が前記電気入力へ印加された時に前記電気的に制御可能な抵抗層が相対的に低い抵抗値を有し、前記第２の電気信号が前記電気入力へ印加された時に電荷は前記記憶ノードと前記少なくとも二つの導電性電流電極の間を相対的に迅速に流れ、前記第１の電気的信号が前記電気的入力へ印加された時に電荷は前記記憶ノードと前記少なくとも二つの導電性電流電極の間を相対的に低速で流れる、抵抗層構造体である。
【００１１】
【発明の実施の形態】
図面において同様の参照番号が同様の構成要素を示していることに留意されたい。更に、以下の文は、図面に関係する種々の（右、左、頂、底、上、下のような）方向表示を含む。当該方向表示は本発明をより良く理解してもらうためのものであり、これらに限定されるものではない。
【００１２】
本発明の原理は、空間的に変化する電荷の分布を集積し、集積された電荷を迅速に出力することができる抵抗層構造体を備える。本発明に従って製造されたデバイスは、空間的な電荷情報を、記憶し、変化させ、外部の多重化ラインへ多重化することができる。
【００１３】
図１及び図２に示された第１の実施の形態の抵抗層構造体１０を検討することによって本発明の原理はより明確に理解される。抵抗層構造体１０は、ゲート電極１４が配置された基板１２（図１のみが示す）を備える。基板は、絶縁体（例えば、ガラス）及び半導体（例えば、シリコン）を含む非常に多数の材料から作成されてもよいが、本実施の形態による基板１２は非晶質ガラスから作成されている。通常、本実施の形態によるゲート電極１４と同様に、ゲート電極は、クロム又は高濃度にドープされたシリコンから作成することが有利である。絶縁誘電体層１６（図１にのみ示す）がゲート電極の上に配置されている。抵抗層構造体１０が、非晶質シリコンから作成された（以下に記述される）活性（アクティブ）領域を有しているので、当該抵抗層構造体１０は、プラズマＣＶＤ法により蒸着されたシリコン窒化物から作成された誘電体層１６を使用する。というのは、この材料（シリコン窒化物）が最低濃度の界面電子トラップを提供するからである。
【００１４】
複数の導電性アイランドが誘電体層の上に配置されている。これらのアイランドの内のいくつかは相対的に小さく、記憶ノード２０を形成する。他のアイランドは相対的に大きく、細長く、集合電極コンタクト即ち本実施の形態によるコンタクト２２及び２４として使用される。図１又は図２には示されてないが、図２に示された以下に説明される集合電極２６及び２８の下にあると想定されるゲート層１４に対して追加のコンタクトが存在していることが理解されよう。記憶ノード及び集合電極コンタクトは、以下のフォトリソグラフィーにおいて有利に形成される。その形成方法は、例えば、クロムとｎ−タイプの燐酸をドープした非晶質シリコンから成る導電層を絶縁誘電体層１６の上に最初に蒸着し、蒸着されたクロム／ｎ−タイプの非晶質シリコン層をマスクし、次いでエッチングによって記憶ノード及びコンタクトをパターン化する。
【００１５】
導電性の金属電極即ち本実施の形態の集合電極２６、２８、３０、３２が、集合電極コンタクトの上に配置されている。最もシンプルな抵抗層構造体は集合電極を１セット（二つ）だけ有しているが、抵抗層構造体１０の各エッジに沿って集合電極を有することより、複雑な２次元電荷情報の識別が可能とされる。
【００１６】
蒸着された非晶質シリコン層３４が、記憶ノードと電極と誘電体層１６の露光部分の上に配置される（図１にのみ示す）。非晶質シリコン層が形成されることにより、当該非晶質シリコン層が高い抵抗値を有する一方で、記憶ノード及び電極と低抵抗値接触を行う。
【００１７】
上記の記述は図１及び図２と共に、本発明の第１の実施の形態を示している。以下に説明されるように、この実施の形態は、多数のアプリケーションに適した電荷の集積、記憶、及び出力制御の構造体を形成する。他の構造体が、本明細書中に例示され記載されている構造体に追加されてもよいことが理解されよう。例えば、光検出器（photodetector ）が非晶質シリコン層３４の上に容易に追加されることができ、或いは液晶材料が非晶質シリコン３４の上に配置されることができる。
【００１８】
図３には、本発明の抵抗層構造体１０の他の拡張した例が示されている。連続的な抵抗層２００上に製造された複数の抵抗層構造体がある。抵抗層は、抵抗層構造体と相互接続する多数の電極２０２乃至２０８とゲートライン２１０を含む。電極２０２乃至２０８とゲートライン２１０は個々の抵抗層構造体が多重化されるのを可能とする。
【００１９】
図１及び図２において、抵抗層構造体１０の非晶質シリコン層は、ゲート電極１４に印加された電圧によって変化する抵抗値を有する。この抵抗値が３オーダ（次数）以上の大きさで変化することが重要である。電圧制御による抵抗値は、抵抗層を多数のアプリケーションにおいて利用可能とする。電圧制御による抵抗値は、例えば、外部ラインによって電極２６乃至３２へ印加された電位を空間的に変化させるための記憶デバイスとして又は光検出器上への照射によって生成される電荷分布のための電荷インテグレータ（集積装置）として使用され得る。
【００２０】
第１のアプリケーションにおいて、電圧は集合電極２６乃至３２及びゲート電極１４へ印加される。ゲート電極への電圧は、記憶ノード２０と集合電極２６乃至３２との間の抵抗値を減少させる。集合電極２６乃至３２に対する電圧は、相対的に低い抵抗値を示す非晶質シリコン層へ電流を生成する。これらの電流は、記憶ノード２０上で空間的に変化する電界及び電荷を生成する。ゲート電極へ印加された電圧が除去される時、非晶質シリコン層の抵抗値は急激に大きくなり、記憶ノード上の電荷をトラップする。トラップされた電荷と当該電荷から得られた電界は、相対的に長い期間、記憶される。低い電圧をゲート電極へ印加することによって、集合電極２６乃至３２へ印加された電圧は、記憶ノードの電荷を妨害せずに変化されることができる。抵抗層のこの利用は、記憶ノード上でトラップされた電荷からの電界が光バルブを制御するために使用されることができるので、液晶ディスプレイにおいて有利である。
【００２１】
上記のように、抵抗層１０は、光誘導された電荷の内部空間分布を記憶するために使用され得る。このようなアプリケーションにおいては光ダイオード又は光導電体のような光検出器が非晶質シリコン層上に垂直配置される。次いで光は光検出器へ照射され、低い電圧がゲート電極１４へ印加される。この低い電圧が非晶質シリコン層の抵抗値を大きくする。次いで、光誘導された電荷は、光検出器に印加された光の強度に従って、様々な場所で、光が当たっている期間、記憶ノード２０上で蓄積される。従って、電荷は記憶ノード２０へ集積される。保存された空間的な電荷が読み出される時、集合電極２６乃至３２が接地され、大きな＋バイアスがゲート電極１４へバイアスされる。このことが記憶ノードと電極２６乃至３２の間の非晶質シリコン層の抵抗値を減少させる。記憶ノードへ記憶された電荷は分割され、あらゆる集合電極２６乃至３２から流れ出る。集合電極２６乃至３２から流れ出た電荷は、照射している光の中心位置、及び電荷分布の他の特徴を決定するために使用され得る。
【００２２】
抵抗層１０の非晶質シリコン層３４に対応する非結晶材料の活性層が非結晶の誘電体層及び金属の製造後に簡単に形成されるので、第１の実施の形態の分割配置された抵抗層１０と同様のデバイスは、当該非結晶材料と共に使用されやすい。他のアプリケーションにおいては、本発明の原理を、結晶材料から成る活性半導体層を有するデバイスへ適用することは有利である。図４は、活性層として作用する真性型結晶シリコン基板３０２を使用する第２の実施の形態の抵抗層３００を示す。複数のドープされた記憶ノード３０４と集合電極３０６及び３０８が結晶シリコン基板の頂部へ注入され、熱的に活性化される。抵抗層３００内には二つの集合電極だけが使用されるが、抵抗層１０におけるように四つの集合電極（又はそれ以上）を使用することによって多くのアプリケーションが有利とされる。金属コンタクト３１０及び３１２が集合電極の上に配置されている。基板、記憶ノード、及び図４に示すように集合電極３０６及び３０８の一部の上に誘電体層３１４が配置されている。基板３０２は結晶シリコンであるので、誘電体層３１４はシリコン酸化物から有利に作成される。この誘電体層は熱的手段又は蒸着によって有利に形成される。インジウム錫酸化物又は高濃度にドープされた多結晶シリコンから有利に作成された透過性ゲート電極３１６が当該誘電体層の上に配置されている。
【００２３】
抵抗層３００は抵抗層１０と同様に作用する。ゲート電極３１６に印加された電圧は、３オーダ以上の大きさで活性層の抵抗値を変化させることができる。記憶ノード３０４へ誘導された電荷は、ゲート電極電圧が低い時に集積され、ゲート電極電圧が高い時に集合電極３０６及び３０８へ印加される。このように、抵抗層３００は抵抗層１０と同じアプリケーションにおいて使用され得る。しかしながら、抵抗層３００は、結晶シリコン基板を有する大きな面積の液晶ディスプレイやスキャナには今のところ実践的ではないので、第２の実施の形態の分割配置された抵抗層３００は今のところ相対的に小さい面積のアプリケーションのみに限定される。
【００２４】
本発明を添付図面及び上記の記述を用いて説明しているが、これらは例示を目的としており、本発明がこれらに限定されるものはないことを理解されたい。他の適用可能な技術上の当業者が本発明の原理の範囲を逸脱せずに、図示された実施の形態の多くの改良や適応を認める。従って、本発明は添付クレームによってのみ限定される。
【００２５】
【発明の効果】
本発明は、抵抗層の電荷分布機能を達成するだけでなく、多重化とより良く適合される抵抗層構造体を提供する。
【図面の簡単な説明】
【図１】本発明の原理による第１の実施の形態の抵抗層構造を概略的に示す切取り図である。
【図２】図１に示された抵抗層構造を上から見た平面図である。
【図３】連続的抵抗面を共有する抵抗層構造のアレイを上から見た平面図である。
【図４】結晶シリコン活性領域と共に使用するために特に有用な他の実施の形態の抵抗層構造を示す図である。
【符号の説明】
１０  抵抗層構造体
１２  基板
１４  ゲート電極
１６  絶縁誘電体層
２０  記憶ノード
２２、２４  コンタクト
３０、３２  集合電極
３４  非晶質シリコン層
【図１】
0003920370.tif 000002
【図２】
0003920370.tif 000003
【図３】
0003920370.tif 000004
【図４】
0003920370.tif 000005