(57)【特許請求の範囲】
【請求項１】
一列に並ぶ複数の表示画素で構成される複数の水平画素ラインを備える平面ディスプレイの映像制御装置であって、前記複数の表示画素を複数グループに区分するように前記水平画素ラインに平行な前記平面ディスプレイの１サイドエッジに沿って配列されこれら複数グループの表示画素をそれぞれ駆動する第１および第２の駆動部と、各水平画素ラインの走査期間において前記複数の表示画素にそれぞれ割り当てられる画素データを出力し、これら画素データに対応して前記複数の表示画素を駆動するように前記複数の駆動部を制御する画像データおよびクロック信号を供給する共通の制御部とを備え、前記制御部は複数の駆動部に割り当てられて互いに電気的に分離された状態に設定される複数のデータ配線部と、前記１サイドエッジの中央位置部分に配置されて前記複数のデータ配線部により前記複数の駆動部にそれぞれ接続され、各グループの表示画素に割り当てられる画素データを対応するデータ配線部を介して対応駆動部に分配する配給手段を含み、前記複数のデータ配線部は前記配給手段から前記第１駆動部またはこの第１駆動部内部まで伸びる第１データ配線部ならびに前記配給手段から前記第２駆動部またはこの第２駆動部内部まで伸びる第２データ配線部を具備し、これら第１及び第２データ配線部が互いに等しい長さに設定されるように前記配給手段に対して対称的に配置されることを特徴とする映像制御装置。
【請求項２】
前記第１および第２駆動部は、それぞれ第１および第２グループの表示画素をこれらに割り当てられる画素データに対応して駆動するために選択制御信号の制御により１グループの表示画素を順次選択するように構成され、前記配給手段は前記選択制御信号を前記第１および第２駆動部に供給するために互いに電気的に分離された状態に設定される第１および第２選択制御配線部により前記第１および第２駆動部にそれぞれ接続されることを特徴とする請求項１に記載の映像制御装置。
【請求項３】
前記第１および第２駆動部は、それぞれ第１および第２グループの表示画素をこれらに割り当てられる画素データに対応して駆動するために選択制御信号の制御により１グループの表示画素を順次選択するよう構成され、前記配給手段は前記選択制御信号をこれら第１および第２駆動部に供給するために共通な選択制御配線部により前記第１および第２駆動部にそれぞれ接続されることを特徴とする請求項１に記載の映像制御装置。
【請求項４】
一列に並ぶ複数の表示画素で各々構成される複数の水平画素ラインを備える平面ディスプレイの映像制御装置であって、前記複数の表示画素を複数グループに区分するように前記水平画素ラインに平行な前記平面ディスプレイの１サイドエッジに沿って配列されこれら複数グループの表示画素をそれぞれ駆動する第１および第２の駆動部と、各水平画素ラインの走査期間において前記複数の表示画素にそれぞれ割り当てられる画素データを出力し、これら画素データに対応して前記複数の表示画素を駆動するように前記複数の駆動部を制御する画像データおよびクロック信号を供給する共通の制御部とを備え、前記複数の駆動部は前記複数のグループの表示画素をこれらに割り当てられる画素データに対応して駆動するために選択制御信号の制御により１グループの表示画素を順次選択するように構成され、前記制御部は複数の駆動部に割り当てられて互いに電気的に分離された状態に設定される複数の選択制御配線部と、前記１サイドエッジの中央位置部分に配置されて前記複数の選択制御配線部により前記複数の駆動部にそれぞれ接続され、前記選択制御信号を前記複数の駆動部に供給する配給手段を含み、前記複数の選択制御配線部は前記配給手段から前記第１駆動部またはこの第１駆動部内部まで伸びる第１選択制御配線部ならびに前記配給手段から前記第２駆動部またはこの第２駆動部内部まで伸びる第２選択制御配線部を具備し、これら第１および第２選択制御配線部が互いに等しい長さに設定されるように前記配給手段に対して対称的に配置されることを特徴とする映像制御装置。
【請求項５】
一列に並ぶ複数の表示画素で各々構成される複数の水平画素ラインを備える平面ディスプレイ並びにこの平面ディスプレイの映像制御装置を備える平面ディスプレイ装置であって、前記映像制御装置は前記複数の表示画素を複数グループに区分するように前記水平画素ラインに平行な前記平面ディスプレイの１サイドエッジに沿って配列されこれら複数グループの表示画素をそれぞれ駆動する複数の駆動部と、各水平画素ラインの走査期間において前記複数の表示画素にそれぞれ割り当てられる画素データを出力し、これら画素データに対応して前記複数の表示画素を駆動するように前記複数の駆動部を制御する画像データおよびクロック信号を供給する共通の制御部とを備え、前記制御部は複数の駆動部に割り当てられて互いに電気的に分離された状態に設定される複数のデータ配線部と、前記１サイドエッジの中央位置部分に配置されて前記複数のデータ配線部により前記複数の駆動部にそれぞれ接続され、各グループの表示画素に割り当てられる画素データを対応するデータ配線部を介して対応駆動部に分配する配給手段を含み、前記複数のデータ配線部は前記配給手段から前記第１駆動部またはこの第１駆動部内部まで伸びる第１データ配線部ならびに前記配給手段から前記第２駆動部またはこの第２駆動部内部まで伸びる第２データ配線部を具備し、これら第１及び第２データ配線部が互いに等しい長さに設定されるように前記配給手段に対して対称的に配置されることを特徴とする平面ディスプレイ装置。
【請求項６】
前記第１および第２駆動部は、それぞれ第１および第２グループの表示画素をこれらに割り当てられる画素データに対応して駆動するために選択制御信号の制御により１グループの表示画素を順次選択するよう構成され、前記配給手段は前記選択制御信号を前記第１および第２駆動部に供給するために互いに電気的に分離された状態に設定される第１および第２選択制御配線部により前記第１および第２駆動部にそれぞれ接続されることを特徴とする請求項５に記載の平面ディスプレイ装置。
【請求項７】
前記第１および第２駆動部は、それぞれ第１および第２グループの表示画素をこれらに割り当てられる画素データに対応して駆動するために選択制御信号の制御により１グループの表示画素を順次選択するよう構成され、前記配給手段は前記選択制御信号をこれら第１および第２駆動部に供給するために共通な選択制御配線部により前記第１および第２駆動部にそれぞれ接続されることを特徴とする請求項５に記載の平面ディスプレイ装置。
【請求項８】
一列に並ぶ複数の表示画素で各々構成される複数の水平画素ラインを有する平面ディスプレイ並びにこの平面ディスプレイの映像制御装置を備える平面ディスプレイ装置であって、前記映像制御装置は前記複数の表示画素を複数グループに区分するように前記水平画素ラインに平行な前記平面ディスプレイの１サイドエッジに沿って配列されこれら複数グループの表示画素をそれぞれ駆動する複数の駆動部と、各水平画素ラインの走査期間において前記複数の表示画素にそれぞれ割り当てられる画素データを出力し、これら画素データに対応して前記複数の表示画素を駆動するように前記複数の駆動部を制御する画像データおよびクロック信号を供給する共通の制御部とを備え、前記複数の駆動部は前記複数のグループの表示画素をこれらに割り当てられる画素データに対応して駆動するために選択制御信号の制御により１グループの表示画素を順次選択するように構成され、前記制御部は複数の駆動部に割り当てられて互いに電気的に分離された状態に設定される複数の選択制御配線部と、前記１サイドエッジの中央位置部分に配置されて前記複数の選択制御配線部により前記複数の駆動部にそれぞれ接続され、前記選択制御信号を前記複数の駆動部に供給する配給手段を含み、前記複数の選択制御配線部は前記配給手段から前記第１駆動部またはこの第１駆動部内部まで伸びる第１選択制御配線部ならびに前記配給手段から前記第２駆動部またはこの第２駆動部内部まで伸びる第２選択制御配線部を具備し、これら第１および第２選択制御配線部が互いに等しい長さに設定されるように前記配給手段に対して対称的に配置されることを特徴とする平面ディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレイに代表される平面ディスプレイの映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置に関する。
【０００２】
【従来の技術】
平面ディスプレイのうち液晶ディスプレイは、軽量、薄型、低消費電力の特徴を生かして、パーソナル・コンピュータ、ワードプロセッサあるいはテレビ表示用等の各種表示装置として利用されるようになってきた。
【０００３】
従来の液晶ディスプレイは、例えば図６に示すように液晶パネル１００の一端辺１０１に沿って配置される８個のＸ−ＴＣＰ（Tape Carrier Package）７０１，７０２，…，７０８を備える。各Ｘ−ＴＣＰはフレキシブル配線フィルムとこのフレキシブル配線フィルム上に半導体チップとしてマウントされるドライバＩＣとの一体物であり、液晶パネル１００の信号線に映像信号電圧を出力する。尚、図示しないが、複数のＹ−ＴＣＰが走査線に順次走査パルスを出力するために液晶パネルの他の一端辺に沿って配置される。各Ｙ−ＴＣＰは、フレキシブル配線フィルムとこのフレキシブル配線フィルムに半導体チップとしてマウントされシフトレジスタを主体として構成されるドライバＩＣとの一体物である。
【０００４】
Ｘ−ＴＣＰ７０１，７０２，…，７０８は互いにカスケード接続されると共に、駆動回路基板の制御部Ｇ／Ａに接続される。この制御部Ｇ／Ａは例えば外部から入力されるシステムクロック信号ＳＣＫに基づいて水平クロック信号ＣＫおよび水平スタート信号ＳＴを発生し、ビデオデータＤＡＴＡに基づいて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素データＤ（Ｒ），Ｄ（Ｇ），Ｄ（Ｂ）を発生し、これらを制御信号としてＸ−ＴＣＰ７０１，７０２，…，７０８に供給する。水平クロック信号ＣＫおよび画素データＤ（Ｒ），Ｄ（Ｇ），Ｄ（Ｂ）はＸ−ＴＣＰ７０１，７０２，…，７０８に並列的に供給される。水平スタート信号ＳＴは初段のＸ−ＴＣＰ７０１に供給され、さらにＸ−ＴＣＰ７０１，７０２，…，７０８において順次転送される。各Ｘ−ＴＣＰ７０１，７０２，…，７０８は水平クロック信号ＣＫに応答して水平スタート信号ＳＴを出力する一方でこれを次段にシフトするシフトレジスタと、各水平スタート信号ＳＴの出力タイミングで画素データをサンプリングして映像信号電圧に変換すると共にこの信号電圧を水平スタート信号ＳＴの出力位置に対応する信号線に供給するＤ／Ａ変換器で構成される。
【０００５】
【発明が解決しようとする課題】
ところで、最近では、液晶ディスプレイを低消費電力化することが要求されている。公知の技術では、液晶ディスプレイの消費電力が例えば各Ｘ−ＴＣＰのＤ／Ａ変換器を対応信号線の駆動期間を除いて停止させることにより低減される。
【０００６】
しかしながら、この技術はこの低消費電力化の要求を十分に満足することができない。
本発明は上述した技術課題を解決するために成されたものであって、低消費電力化の要求を満足できる映像制御装置を提供することを目的とする。
また、本発明は水平画素数が増大される場合でも高速動作を可能にする映像制御装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の目的は、一列に並ぶ複数の表示画素で各々構成される複数の水平画素ラインを備える平面ディスプレイの映像制御装置であって、複数の表示画素を複数グループに区分するよう配置されこれら複数グループの表示画素をそれぞれ駆動する複数の駆動部と、各水平画素ラインの走査期間において複数の表示画素にそれぞれ割り当てられる画素データを出力し、これら画素データに対応して複数の表示画素を駆動するよう複数の駆動部を制御する制御部とを備え、制御部は互いに電気的に分離された状態に設定される複数のデータ配線部と、これら複数のデータ配線部により複数の駆動部にそれぞれ接続され、各グループの表示画素に割り当てられる画素データをこれらデータ配線部の対応する１つだけを介して対応駆動部に分配する配給手段を含む映像制御装置により達成される。
【０００８】
この映像制御装置では、制御部が複数のデータ配線部および配給部で構成される。これらデータ配線部は互いに電気的に分離された状態に設定され、配給部はこれら複数のデータ配線部により複数の駆動部にそれぞれ接続され、各グループの表示画素に割り当てられる画素データをこれらデータ配線部の対応する１つだけを介して対応駆動部に分配する。各データ配線部の配線長は従来のように画素データを全ての駆動部に共通に供給するデータ配線部の配線長の半分程度に短縮されるため、制御部の負荷容量が大幅に減少する。従って、制御部の動作を高速化する一方で制御部の消費電力を満足な値まで低減させることが可能となる。
【０００９】
【発明の実施の形態】
以下に、本発明の第１実施形態に係る液晶ディスプレイを図面を参照して説明する。
この液晶ディスプレイ１は、図１に示す液晶パネル１００を含む。液晶パネル１００はアレイ基板２００、対向基板３００、およびこれらの間に保持される液晶層で構成される。アレイ基板２００はガラス基板上に６４０×３本の信号線２２０および４８０本の走査線２１０、信号線２２０と走査線２１０とに接続される薄膜トランジスタ２３０（以下、ＴＦＴと略称する。）、これらＴＦＴ２３０にそれぞれ接続される画素電極２４０のマトリクスアレイとを含む。各行の画素電極２４０は１水平走査期間において供給される映像信号電圧により駆動される１水平画素ラインを構成する。各ＴＦＴ２３０はアモルファスシリコンの活性層をベースにして形成される。対向基板３００はガラス基板上に形成される対向電極およびカラーフィルタ層を含む。液晶層はアレイ基板２００および対向基板３００上にそれぞれ形成される配向膜間に保持される液晶材料で構成される。
【００１０】
この液晶ディスプレイ１は、図１および図２に示すように液晶パネル１００の一端辺１０１に沿って配置される８個のＸ−ＴＣＰ７０１，７０２，…，７０８を備える。これらＸ−ＴＣＰ７０１，７０２，…，７０８はフレキシブル配線フィルムと、このフレキシブル配線フィルム上に半導体チップとしてマウントされるドライバＩＣとの一体物である。これらＸ−ＴＣＰ７０１，７０２，…，７０８は映像信号電圧を出力するためにアレイ基板２００の信号線２２０の一端に電気的に接続される２４０個の出力端子７０１ａ，７０２ａ，…，７０８ａと、駆動回路基板４００に接続される入力端子７０１ｂ，７０２ｂ，…，７０８ｂとを含む。Ｘ−ＴＣＰ７０１，７０２，７０３，７０４は第１ドライバグループ７１１を構成し、Ｘ−ＴＣＰ７０５，７０６，７０７，７０８は第２ドライバグループ７２１を構成する。各水平画素ラインのカラー表示画素はドライバグループ７１１および７２１によって第１および第２グループに駆動単位として区分される。また、図示しないが、走査線２１０に走査パルスをそれぞれ出力する２個のＹ−ＴＣＰが液晶パネル１００の他の一端辺に沿って配置される。
【００１１】
この液晶パネル１００は、表示領域に対応した開口５０１を含む箱状の金属から成る第１フレーム５００と、樹脂製の枠状体の第２フレーム６００とによって図１に示すように挟持され、互いに対角４点でネジ止めされている。
【００１２】
第２フレーム６００は、アクリル樹脂で成形される楔型の導光板８０１と、図示しないが導光板８０１の一端面に近接して配置される管状光源とを保持する。導光板８０１は、図示しないが、液晶パネル１００と相反する側に、管状光源からの光源光を選択的に液晶パネル１００に導く乳白色の印刷パターンを含む。この印刷パターンに換えて、光散乱溝等を一体的に成形しても良い。また、この樹脂製の第２フレーム６００は、一体型、もしくは分割型により構成される。導光板８０１および管状光源はその厚さ方向に重ねて収納され、さらに導光板８０１は収納溝６０５により支持され固定される。また、この第２フレーム６００は、導光板８０１の肉薄側に対応する領域裏面に上述した駆動回路基板４００を保持する。
【００１３】
ここで、液晶ディスプレイ１の回路構成を図２を参照してさらに詳細に説明する。
液晶ディスプレイ１は、ドライバグループ７１１および７２１を独立に動作するよう制御するために駆動回路基板４００に配置されるゲートアレイ制御部Ｇ／Ａを有する。このゲートアレイ制御部Ｇ／Ａは水平クロック信号ＣＫ−Ｌおよび水平スタート信号ＳＴ−Ｌを外部から入力されるシステムクロック信号ＳＣＫに基づいて発生し、第１グループの赤（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てられる画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），およびＤＬ（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、これらを制御信号として第１ドライバグループ７１１に供給すると共に、水平クロック信号ＣＫ−Ｒおよび水平スタート信号ＳＴ−Ｒをシステムクロック信号ＳＣＫに基づいて発生し、第２グループの赤（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てられる画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），およびＤＲ（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、これらを制御信号として第２ドライバグループ７２１に供給する。
【００１４】
水平クロック信号ＣＫ−Ｌおよび画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は接続配線ＬＣＫ−Ｌおよび接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）を介してＸ−ＴＣＰ７０１，７０２，７０３，７０４に並列的に供給される。水平スタート信号ＳＴ−Ｌは接続配線ＬＳＴ−Ｌを介して初段のＸ−ＴＣＰ７０１に供給され、さらにこのＸ−ＴＣＰ７０１，７０２，７０３，７０４において順次転送される。このためＸ−ＴＣＰ７０１，７０２，７０３，７０４はカスケード接続される。各Ｘ−ＴＣＰ７０１，７０２，７０３，７０４は水平クロック信号ＣＫ−Ｌに応答して水平スタート信号ＳＴ−Ｌを出力する一方でこれを次段にシフトするシフトレジスタと、各水平スタート信号ＳＴ−Ｌの出力タイミングで画素データをサンプリングして映像信号電圧に変換すると共にこの映像信号電圧を水平スタート信号ＳＴ−Ｌの出力位置に対応する信号線２２０に供給するＤ／Ａ変換器で構成される。
【００１５】
水平クロック信号ＣＫ−Ｒおよび画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続配線ＬＣＫ−Ｒおよび接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）を介してＸ−ＴＣＰ７０５，７０６，７０７，７０８に並列的に供給される。水平スタート信号ＳＴ−Ｒは接続配線ＬＳＴ−Ｒを介してＸ−ＴＣＰ７０５に供給され、さらにＸ−ＴＣＰ７０５，７０６，７０７，７０８において順次転送される。このため、Ｘ−ＴＣＰ７０５，７０６，７０７，７０８はカスケード接続される。各Ｘ−ＴＣＰ７０５，７０６，７０７，７０８は水平クロック信号ＣＫ−Ｒに応答して水平スタート信号ＳＴ−Ｒを出力しシフトするシフトレジスタと、各水平スタート信号ＳＴ−Ｒの出力タイミングで画素データをサンプリングして映像信号電圧に変換すると共にこの映像信号電圧を水平スタート信号ＳＴ−Ｒの出力位置に対応する信号線２２０に供給するＤ／Ａ変換器で構成される。
【００１６】
ゲートアレイ制御部Ｇ／Ａは駆動回路基板４００上においてドライバグループ７１１および７２１から等距離にある中央位置付近に配置され、接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）と、接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）との配線長は、Ｘ−ＴＣＰ７０１，７０２，…，７０８の合計長Ｌの略１／２程度となるように設定される。さらに、接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）と、接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）とは、ゲートアレイ制御部Ｇ／Ａを基準として略対称に配置される。従って、これらの配線長は十分に短く、しかもドライバグループ７１１および７２１の配線容量、配線抵抗、さらにインダクタンスは互いに略等しく形成される。
【００１７】
また、接続配線ＬＣＫ−Ｌと接続配線ＬＣＫ−Ｒとは、ゲートアレイ制御部Ｇ／Ａを基準として略対称に配置される。従って、これらの配線長は十分に短く、しかもドライバグループ７１１および７２１の配線容量、配線抵抗、さらにインダクタンスは互いに略等しく形成される。
【００１８】
このゲートアレイ制御部Ｇ／Ａは、図３に示すように画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）、水平スタート信号ＳＴ−Ｌ、水平クロック信号ＣＫ−Ｌの出力動作を１水平走査期間（１Ｈ）の前半で行ない、この出力動作を１水平走査期間（１Ｈ）の後半で停止するよう構成される。また、このゲートアレイ制御部Ｇ／Ａは、図３に示すように、画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号ＳＴ−Ｒ、水平クロック信号ＣＫ−Ｒの出力動作を１水平走査期間（１Ｈ）の前半で停止し、１水平走査期間（１Ｈ）の後半で行なうよう構成される。ちなみに、Ｘ−ＴＣＰ７０１，７０２，…，７０８の各々は１水平走査期間において対応信号線の数だけ繰り返されるシフト動作期間を除いて休止するよう構成されても良い。
【００１９】
尚、この実施形態では、水平クロック信号ＣＫ−ＬおよびＣＫ−Ｒは、特に周波数が高い信号であって、動作初期の波形と定常状態での波形とが異なる。このため、水平クロック信号ＣＫ−Ｌは各水平走査期間において画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）よりも先に送出され始める。画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は水平クロック信号ＣＫ−Ｌが定常状態になってから送出される。同様に、水平クロック信号ＣＫ−Ｒは各水平走査期間において画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）よりも先に送出され始める。画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は水平クロック信号ＣＫ−Ｒが定常状態になってから送出される。
【００２０】
以上の構成により、ゲートアレイ制御部Ｇ／Ａから第１ドライバグループ７１１のＸ−ＴＣＰ７０１，７０２，７０３，７０４に画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）、水平スタート信号ＳＴ−Ｌ、水平クロック信号ＣＫ−Ｌを含む制御信号を供給するそれぞれの接続配線長、ゲートアレイ制御部Ｇ／Ａから第２ドライバグループ７２１のＸ−ＴＣＰ７０５，７０６，７０７，７０８に画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号ＳＴ−Ｒ、水平クロック信号ＣＫ−Ｒを含む制御信号を供給するそれぞれの接続配線長のそれぞれが図６に示す構成の略１／２に短縮される。
【００２１】
しかも、第１ドライバグループ７１１と第２ドライバグループ７２１とは、１水平走査期間の異なるタイムスロットにおいて駆動され、少なくとも一方が動作されている期間中、他方のドライバグループへの画素データ列の供給は停止されている。
【００２２】
これにより、ゲートアレイ制御部Ｇ／Ａに加わる容量負荷は、図６に示す構成の略１／２に低減でき、よってゲートアレイ制御部Ｇ／Ａの出力バッファで消費される電力を略１／２に低減でき、装置全体の低消費電力化が達成される。この実施形態によれば、２１インチのＸＧＡ仕様の液晶ディスプレイで良好な表示画像が得られた。
【００２３】
次に、本発明の第２実施形態に係る液晶ディスプレイについて図４を参照して説明する。この液晶ディスプレイは上述の実施形態と基本構造において同様であるため、同様な部分の説明を簡略化し異なる部分について詳しく説明する。
【００２４】
液晶ディスプレイ１は、ドライバグループ７１１および７２１を独立に動作するよう制御するために駆動回路基板４００に配置されるゲートアレイ制御部Ｇ／Ａを有する。このゲートアレイ制御部Ｇ／Ａは水平クロック信号ＣＫおよび水平スタート信号ＳＴを外部から入力されるシステムクロック信号ＳＣＫに基づいて発生し、第１グループの赤（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てられる画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），およびＤＬ（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、これらを制御信号として第１ドライバグループ７１１に供給すると共に、第２グループの赤（Ｒ）、緑（Ｇ）、青（Ｂ）表示画素に割り当てられる画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），およびＤＲ（Ｂ）をビデオデータＤＡＴＡに基づいて発生し、上述の水平クロック信号ＣＫおよび画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），およびＤＲ（Ｂ）を制御信号として第２ドライバグループ７２１に供給する。
【００２５】
画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）を介してＸ−ＴＣＰ７０１，７０２，７０３，７０４に並列的に供給される。水平スタート信号ＳＴは接続配線ＬＳＴを介して初段のＸ−ＴＣＰ７０１に供給され、さらにＸ−ＴＣＰ７０１，７０２，…，７０８において順次転送される。このためＸ−ＴＣＰ７０１，７０２，…，７０８はカスケード接続される。画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）を介してＸ−ＴＣＰ７０５，７０６，７０７，７０８に並列的に供給される。水平クロック信号ＣＫは共通の接続配線ＬＣＫを介してＸ−ＴＣＰ７０１，７０２，…，７０８に並列的に供給される。
【００２６】
以上の構成により、ゲートアレイ制御部Ｇ／Ａから第１ドライバグループ７１１のＸ−ＴＣＰ７０１，７０２，７０３，７０４に画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）、水平スタート信号ＳＴ−Ｌ、水平クロック信号ＣＫ−Ｌを含む制御信号を供給するそれぞれの接続配線長、ゲートアレイ制御部Ｇ／Ａから第２ドライバグループ７２１のＸ−ＴＣＰ７０５，７０６，７０７，７０８に画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）、水平スタート信号ＳＴ−Ｒ、水平クロック信号ＣＫ−Ｒを含む制御信号を供給するそれぞれの接続配線長のそれぞれを図６の構成の略１／２に短縮される。
【００２７】
しかも、第１ドライバグループ７１１と第２ドライバグループ７２１とは、１水平走査期間の異なるタイムスロットにおいて駆動され、制御ゲートアレイ制御部Ｇ／Ａから少なくとも一方のドライバグループに画素データ列が供給されている期間は、他方のドライバグループには画素データ列が供給されない。
【００２８】
これにより、ゲートアレイ制御部Ｇ／Ａに加わる容量負荷は、図６の構成の略１／２に低減でき、よってゲートアレイ制御部Ｇ／Ａの出力バッファで消費される電力を略１／２に低減でき、装置全体の低消費電力化が達成される。
【００２９】
この実施形態では、水平クロック信号ＣＫがゲートアレイ制御部Ｇ／Ａから第１ドライバグループ７１１および第２ドライバグループ７２１の各Ｘ−ＴＣＰ７０１，７０２，…，７０８に共通な接続配線ＬＣＫを介して１水平走査期間にわたり供給される。この場合、ゲートアレイ制御部Ｇ／Ａの容量負荷は第１実施形態に比べて増大するが、クロック信号の定常化タイミングを第１ドライバグループ７１１および第２ドライバグループ７２１間で調整する必要がなくなり、回路構成が簡略化できるという利点がある。また、ゲートアレイ制御部Ｇ／Ａの出力ピン数が低減できる。この実施形態によれば、２１インチのＸＧＡ仕様の液晶ディスプレイで良好な表示画像が得られた。
【００３０】
第１および第２実施形態は、ドライバＩＣがフレキシブル配線フィルムに半導体チップとしてマウントされるＸ−ＴＣＰを用いた。しかし、ドライバＩＣの接続配線等は例えばアレイ基板に形成されても良い。またドライバＩＣはＣＯＧ（Chip On Glass ）方式でアレイ基板にマウントされる半導体チップでも良い。さらには、ドライバＩＣは走査線、信号線、画素電極、およびＴＦＴ等と一緒にアレイ基板内に形成されても良い。
【００３１】
図５は本発明の第３実施形態に係る液晶ディスプレイを概略的に示す。この液晶ディスプレイは以下に述べる点を除いて第１または第２実施形態の液晶ディスプレイと同様に構成される。第３実施形態に係る液晶ディスプレイでは、ドライバグループ７１１および７２１の回路がポリシリコンの活性層をベースにしたＴＦＴ２３０を用いてアレイ基板２００上に形成される。第１および第２実施形態と同様に、画素データ列ＤＬ（Ｒ），ＤＬ（Ｇ），ＤＬ（Ｂ）は接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）を介して第１ドライバグループ７１１に供給され、画素データ列ＤＲ（Ｒ），ＤＲ（Ｇ），ＤＲ（Ｂ）は接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）を介して第２ドライバグループ７２１に供給される。クロック信号ＣＫ−ＬおよびＣＫ−Ｒは第１実施形態と同様に接続配線ＬＣＫ−ＬおよびＬＣＫ−Ｒをそれぞれ介してドライバグループ７１１および７２１に供給される。水平スタート信号ＳＴは第２実施形態と同様に接続配線ＬＳＴを介してドライバグループ７１１に供給される。この水平スタート信号ＳＴはこのドライバグループ７１１からドライバグループ７２１に１／２水平走査期間の経過後に供給される。
【００３２】
接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）、接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）、接続配線ＬＣＫ−ＬおよびＬＣＫ−Ｒ並びに接続配線ＬＳＴはアレイ基板２００および駆動回路基板４００間に設けられるフレキシブル配線フィルムおよびアレイ基板２００上に形成される配線パターンとで構成される。
【００３３】
この実施形態では、ゲートアレイ制御部Ｇ／Ａは第１および第２ドライバグループ７１１および７２１の中央位置付近に配置され、接続配線ＬＤＬ（Ｒ），ＬＤＬ（Ｇ），ＬＤＬ（Ｂ）および接続配線ＬＤＲ（Ｒ），ＬＤＲ（Ｇ），ＬＤＲ（Ｂ）がこのゲートアレイ制御部Ｇ／Ａに対して対称的に配置される。このため、第１および第２実施形態で述べたような効果が得られる。さらに、第１および第２ドライバグループ７１１および７２１およびこれらの配線パターンはアレイ基板２００の回路コンポーネントとして形成されるため、ドライバＩＣチップの取付工程等を省くことできる。また、第１および第２ドライバグループ７１１および７２１がこれらの配線パターンと共にアレイ基板２００に形成される構造は次のような場合に適している。すなわち、例えばゲートアレイ制御部Ｇ／Ａを第１および第２ドライバグループ７１１および７２１間の中央位置付近以外に配置することが要求される場合、第１および第２ドライバグループ７１１および７２１の内部配線容量および内部配線抵抗を考慮して配線パターンを決定できる。この実施形態においても、液晶ディスプレイの高速動作が確認された。
【００３４】
また、本発明は上述の第１から第３実施形態に限定されず、例えば画素データＤ（Ｒ），Ｄ（Ｇ），Ｄ（Ｂ）またはスタート信号ＳＴを共通の接続配線を介して第１および第２ドライバグループ７１１および７２１に供給する一方で、クロック信号ＣＫだけを互いに電気的に分離された２本の接続配線を介して第１および第２ドライバグループ７１１および７２１に供給しても良い。
【００３５】
また、上述した実施形態では、いずれも液晶パネルの信号線に映像信号電圧を出力するドライバグループを、装置の小型化を達成するべく液晶パネルの一端辺に沿って配置した。しかしながら、互いに対向する第１および第２端辺に沿って複数のドライバグループを配置し、これら第１および第２端辺のそれぞれに沿って配置された全てのドライバグループを共通のゲートアレイ制御部Ｇ／Ａにより制御するものであっても構わないし、第１および第２端辺に沿って配置されたドライバーグループをそれぞれ独立な第１および第２ゲートアレイ制御部Ｇ／Ａにより制御するものであってもかまわない。
【００３６】
【発明の効果】
以上のように、本発明によれば低消費電力化の要求を満足できる映像制御装置を提供できる。また、水平画素数が増大される場合でも高速動作を可能にする映像制御装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶ディスプレイの構造を概略的に示す断面図である。
【図２】図１に示す液晶ディスプレイの一部を示す回路図である。
【図３】図１に示す液晶ディスプレイの動作を説明するためのタイムチャートである。
【図４】本発明の第２実施形態に係る液晶ディスプレイの一部を示す回路図である。
【図５】本発明の第３実施形態に係る液晶ディスプレイの構造を概略的に示す斜視図である。
【図６】従来の液晶ディスプレイの一部を示す回路図である。
【符号の説明】
100 …液晶パネル
200 …アレイ基板
210 …走査線
220 …信号線
230 …薄膜トランジスタ
240 …画素電極
300 …対向基板
400 …駆動回路基板
701, 702, 703, 704, 705, 706, 707, 708…Ｘ−ＴＣＰ
711, 721…ドライバグループ
LCK-L, LCK-R, LCK …クロック信号用接続配線
LST-L, LST-R, LST …スタート信号用接続配線
LDL(R), LDL(G), LDL(B), LDR(R), LDR(G), LDR(B)…画素データ用接続配線
G/A …ゲートアレイ制御部
【図１】
0003884111.tif 000002
【図２】
0003884111.tif 000003
【図３】
0003884111.tif 000004
【図４】
0003884111.tif 000005
【図５】
0003884111.tif 000006
【図６】
0003884111.tif 000007