(57)【要約】      （修正有）【課題】実装時の不具合が起こりにくいセラミック電子部品及びその製造方法を提供する。【解決手段】セラミック電子部品としての積層セラミックインダクタ１０は、略直方体状のセラミック素体１２を含む。セラミック素体１２の内部には、コイル１６が形成されている。セラミック素体１２の端面１２ｅ、１２ｆには、外部電極２４ａ、２４ｂがそれぞれ形成されている。セラミック素体１２の表面において、外部電極２４ａ、２４ｂが形成されない部分、すなわち主面１２ａ、１２ｂと側面とには、撥水性及び撥フラックス性を有する撥水・撥フラックス膜３４が形成される。撥水・撥フラックス膜３４は、フルオロアルキル基を含むオルガノシランとＳｎとを含む。【選択図】図２
2016171236.tif 000002
【特許請求の範囲】
【請求項１】
細孔を有するセラミック素体および前記セラミック素体の表面に間隔を隔てて形成された複数の外部電極を有するセラミック電子部品において、
前記セラミック素体の表面には、撥水性および撥フラックス性を有する撥水・撥フラックス膜が形成され、
前記撥水・撥フラックス膜は、フルオロアルキル基を含むオルガノシランとＳｎとを含むことを特徴とする、セラミック電子部品。
【請求項２】
前記撥水・撥フラックス膜は、Ｃｌをさらに含む、請求項１に記載のセラミック電子部品。
【請求項３】
前記撥水・撥フラックス膜は、ＸＰＳ分析において、前記セラミック素体の構成元素に対する原子濃度比でＳｎを０．０１以上０．２以下、Ｃｌを０．０１以上０．７以下含有した膜である、請求項２に記載の電子部品。
【請求項４】
前記オルガノシランは、
ＣＦ3−（ＣＦ2）n1−Ｒ−Ｓｉ（Ｏ−Ｒ’）3
（ただし、ｎ１は、０以上の整数であり、Ｒは、ＳｉまたはＯを含む置換基あるいはアルキレン基であり、Ｒ’は、アルキル基である）
で表されるシランカップリング剤、あるいは、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤
から形成された、請求項１ないし請求項３のいずれかの１項に記載のセラミック電子部品。
【請求項５】
細孔を有するセラミック素体および前記セラミック素体の表面に間隔を隔てて形成された複数の外部電極を有するセラミック電子部品において、
前記セラミック素体の表面であって前記複数の外部電極が形成されない部分に、撥水性および撥フラックス性を有する撥水・撥フラックス膜が形成され、
前記撥水・撥フラックス膜は、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤から形成されたことを特徴とする、セラミック電子部品。
【請求項６】
前記複数の外部電極は、それぞれ、前記セラミック素体の表面に形成された下地電極を含む、請求項１ないし請求項５のいずれかの１項に記載のセラミック電子部品。
【請求項７】
前記複数の外部電極は、それぞれ、前記下地電極上に形成された少なくとも１層のめっき膜をさらに含む、請求項６に記載のセラミック電子部品。
【請求項８】
請求項１に記載のセラミック電子部品を製造するためのセラミック電子部品の製造方法であって、
前記セラミック素体を準備する工程、
前記セラミック素体の表面に間隔を隔てて前記複数の外部電極を形成する工程、および
前記セラミック素体の表面であって前記複数の外部電極が形成されない部分に、フルオロアルキル基を含むオルガノシランとＳｎとを含む前記撥水・撥フラックス膜を形成する工程を含む、セラミック電子部品の製造方法。
【請求項９】
前記撥水・撥フラックス膜を形成する工程では、
ＣＦ3−（ＣＦ2）n1−Ｒ−Ｓｉ（Ｏ−Ｒ’）3
（ただし、ｎ１は、０以上の整数であり、Ｒは、ＳｉまたはＯを含む置換基あるいはアルキレン基であり、Ｒ’は、アルキル基である）で表されるシランカップリング剤とＳｎ化合物とを含むＳｎ含有シランカップリング剤溶液を準備し、前記Ｓｎ含有シランカップリング剤溶液に前記外部電極が形成された前記セラミックス素体を浸漬させる、
請求項８に記載のセラミック電子部品の製造方法。
【請求項１０】
請求項５に記載のセラミック電子部品を製造するためのセラミック電子部品の製造方法であって、
前記セラミック素体を準備する工程、
前記セラミック素体の表面に間隔を隔てて前記複数の外部電極を形成する工程、および
前記セラミック素体の表面であって前記複数の外部電極が形成されない部分に、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤から前記撥水・撥フラックス膜を形成する工程を含む、セラミック電子部品の製造方法。
【請求項１１】
前記複数の外部電極を形成する工程は、前記セラミック素体の表面に間隔を隔てて複数の下地電極を形成する工程を含み、
前記撥水・撥フラックス膜を形成する工程は、前記複数の下地電極を形成する工程の後に行われる、請求項８ないし請求項１０のいずれか１項に記載のセラミック電子部品の製造方法。
【請求項１２】
前記複数の外部電極を形成する工程は、前記複数の下地電極上にそれぞれ少なくとも１層のめっき膜を形成する工程をさらに含み、
前記撥水・撥フラックス膜を形成する工程は、前記めっき膜を形成する工程の前に行われる、請求項１１に記載のセラミック電子部品の製造方法。
【請求項１３】
前記複数の外部電極を形成する工程は、前記複数の下地電極上にそれぞれ少なくとも１層のめっき膜を形成する工程をさらに含み、
前記撥水・撥フラックス膜を形成する工程は、前記めっき膜を形成する工程の後に行われる、請求項１１に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はセラミック電子部品およびその製造方法に関し、特に、細孔を有するセラミック素体およびセラミック素体の表面に形成された複数の外部電極を有する、たとえば、積層セラミックインダクタ、積層セラミックコンデンサ、セラミック圧電部品などのセラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
国際公開第０２／０８２４８０号公報には、たとえばチップインダクタなどのセラミック電子部品が開示されている（特許文献１参照）。特許文献１に開示されているセラミック電子部品では、イオンマイグレーションの発生を防止するために、所定の距離を保って配置された２つ以上の電極間において外部に通じる隙間に撥水膜が形成されている。撥水膜は、たとえば、パーフルオロアルキル基を含むシランカップリング剤により形成されている。なお、特許文献１に開示されているセラミック電子部品では、セラミック電子部品の焼結体表面および内部に細孔を有している。
国際公開第２０１０／０７３４９３号公報には、たとえば積層セラミックインダクタなどのセラミック電子部品が開示されている（特許文献２参照）。特許文献２に開示されているセラミック電子部品は、ポリフルオロエーテル化合物を主成分として含み、ハイドロフルオロエーテルを溶媒として含む撥油処理剤を用いてセラミック素体に撥油処理を施し、セラミック素体の表面にフラックス侵入防止膜を形成したセラミック電子部品である。フラックス浸入防止膜は、セラミック素体の細孔へフラックスが浸入することを防止するために形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第０２／０８２４８０号公報
【特許文献２】国際公開第２０１０／０７３４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、セラミック電子部品にはますますの信頼性の向上が求められており、特許文献１、２に開示されているような従来のセラミック電子部品が備える撥水膜やフラックス浸入防止膜についてもさらなる撥フラックス性の向上が求められている。
【０００５】
それゆえに、この発明の主たる目的は、実装時の不具合が起こりにくい、セラミック電子部品およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
この発明にかかるセラミック電子部品は、細孔を有するセラミック素体およびセラミック素体の表面に間隔を隔てて形成された複数の外部電極を有するセラミック電子部品において、セラミック素体の表面には、撥水性および撥フラックス性を有する撥水・撥フラックス膜が形成され、撥水・撥フラックス膜は、フルオロアルキル基を含むオルガノシランとＳｎとを含むことを特徴とする、セラミック電子部品である。
この発明にかかるセラミック電子部品では、撥水・撥フラックス膜は、Ｃｌをさらに含むことが好ましい。
また、この発明にかかるセラミック電子部品では、撥水・撥フラックス膜は、ＸＰＳ分析において、セラミック素体の構成元素に対する原子濃度比でＳｎを０．０１以上０．２以下、Ｃｌを０．０１以上０．７以下含有した膜であることが好ましい。
さらに、この発明にかかるセラミック電子部品では、オルガノシランは、
ＣＦ3−（ＣＦ2）n1−Ｒ−Ｓｉ（Ｏ−Ｒ’）3
（ただし、ｎ１は、０以上の整数であり、Ｒは、ＳｉまたはＯを含む置換基あるいはアルキレン基であり、Ｒ’は、アルキル基である）
で表されるシランカップリング剤、あるいは、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤
から形成されていることが好ましい。
この発明にかかる他のセラミック電子部品は、細孔を有するセラミック素体およびセラミック素体の表面に間隔を隔てて形成された複数の外部電極を有するセラミック電子部品において、セラミック素体の表面であって複数の外部電極が形成されない部分に、撥水性および撥フラックス性を有する撥水・撥フラックス膜が形成され、撥水・撥フラックス膜は、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤から形成されたことを特徴とする、セラミック電子部品である。
この発明にかかるセラミック電子部品およびこの発明にかかる他のセラミック電子部品では、たとえば、複数の外部電極は、それぞれ、セラミック素体の表面に形成された下地電極を含む。
この発明にかかるセラミック電子部品およびこの発明にかかる他のセラミック電子部品では、たとえば、複数の外部電極は、それぞれ、下地電極上に形成された少なくとも１層のめっき膜をさらに含む。
この発明にかかるセラミック電子部品の製造方法は、この発明にかかるセラミック電子部品を製造するためのセラミック電子部品の製造方法であって、セラミック素体を準備する工程、セラミック素体の表面に間隔を隔てて複数の外部電極を形成する工程、およびセラミック素体の表面であって複数の外部電極が形成されない部分に、フルオロアルキル基を含むオルガノシランとＳｎとを含む撥水・撥フラックス膜を形成する工程を含む、セラミック電子部品の製造方法である。
この発明にかかるセラミック電子部品の製造方法において、撥水・撥フラックス膜を形成する工程では、たとえば、
ＣＦ3−（ＣＦ2）n1−Ｒ−Ｓｉ（Ｏ−Ｒ’）3
（ただし、ｎ１は、０以上の整数であり、Ｒは、ＳｉまたはＯを含む置換基あるいはアルキレン基であり、Ｒ’は、アルキル基である）で表されるシランカップリング剤とＳｎ化合物とを含むＳｎ含有シランカップリング剤溶液を準備し、Ｓｎ含有シランカップリング剤溶液に外部電極が形成されたセラミックス素体を浸漬させる。
この発明にかかる他のセラミック電子部品の製造方法は、この発明にかかる他のセラミック電子部品を製造するためのセラミック電子部品の製造方法であって、セラミック素体を準備する工程、セラミック素体の表面に間隔を隔てて複数の外部電極を形成する工程、およびセラミック素体の表面であって複数の外部電極が形成されない部分に、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤から撥水・撥フラックス膜を形成する工程を含む、セラミック電子部品の製造方法である。
この発明にかかるセラミック電子部品の製造方法およびこの発明にかかる他のセラミック電子部品の製造方法では、複数の外部電極を形成する工程は、セラミック素体の表面に間隔を隔てて複数の下地電極を形成する工程を含み、撥水・撥フラックス膜を形成する工程は、複数の下地電極を形成する工程の後に行われることが好ましい。
さらに、この発明にかかるセラミック電子部品の製造方法およびこの発明にかかる他のセラミック電子部品の製造方法では、複数の外部電極を形成する工程は、複数の下地電極上にそれぞれ少なくとも１層のめっき膜を形成する工程をさらに含み、撥水・撥フラックス膜を形成する工程は、めっき膜を形成する工程の前に行われることが好ましい。
また、この発明にかかるセラミック電子部品の製造方法およびこの発明にかかる他のセラミック電子部品の製造方法では、複数の外部電極を形成する工程は、複数の下地電極上にそれぞれ少なくとも１層のめっき膜を形成する工程をさらに含み、撥水・撥フラックス膜を形成する工程は、めっき膜を形成する工程の後に行われてもよい。
【０００７】
この発明にかかるセラミック電子部品では、撥水・撥フラックス膜がフルオロアルキル基を含むオルガノシランとＳｎとを含むので、セラミック素体と撥水・撥フラックス膜を形成するシランカップリング剤との反応性を高めることができる。そのため、セラミック素体の表面に緻密な撥水・撥フラックス膜を形成することができる。したがって、この発明にかかるセラミック電子部品では、水分やフラックスのセラミック素体の細孔への浸入を防止し、水分に起因するイオンマイグレーションの発生やフラックスに起因する実装不良の発生を防止することができる。よって、この発明にかかるセラミック電子部品では、セラミック電子部品の信頼性を向上することができる。
また、この発明にかかるセラミック電子部品では、撥水・撥フラックス膜がＣｌをさらに含む場合、セラミック素体とオルガノシランを形成するシランカップリング剤との反応性がより高まる。そのため、セラミック素体の表面により緻密な撥水・撥フラックス膜を形成することができる。この場合、撥水・撥フラックス膜がＳｎおよびＣｌを含む場合、セラミック素体の表面にさらに緻密な撥水・撥フラックス膜を形成することができる。したがって、撥水・撥フラックス膜がＳｎおよびＣｌを含む場合、セラミック電子部品の信頼性をさらに向上することができる。
さらに、この発明にかかるセラミック電子部品では、撥水・撥フラックス膜を形成するための溶液がＳｎを含む場合、この溶液を外部電極に付着させるとＳｎ化合物に由来するＳｎ成分が外部電極上に吸着される。そして、吸着されたＳｎ上には、オルガノシランが付着しにくい。そのため、撥水・撥フラックス膜中のオルガノシランが、セラミック素体の表面に対して選択的に付きやすく、外部電極上に付くことを防ぐことができる。これによって、外部電極上においてめっき未着やはんだ不濡れなどの不具合を防止することができる。したがって、撥水・撥フラックス膜がＳｎおよびＣｌを含む場合、この点においても、セラミック電子部品の信頼性を向上することができる。
この発明にかかるセラミック電子部品において、上述のようにさらに緻密な撥水・撥フラックス膜を形成するためには、撥水・撥フラックス膜は、ＸＰＳ分析において、セラミック素体の構成元素に対する原子濃度比でＳｎを０．０１以上０．２以下、Ｃｌを０．０１以上０．７以下含有した膜であることが好ましい。
また、この発明にかかるセラミック電子部品において、上述のように緻密な撥水・撥フラックス膜を形成するためには、オルガノシランは、
ＣＦ3−（ＣＦ2）n1−Ｒ−Ｓｉ（Ｏ−Ｒ’）3
（ただし、ｎ１は、０以上の整数であり、Ｒは、ＳｉまたはＯを含む置換基あるいはアルキレン基であり、Ｒ’は、アルキル基である）
で表されるシランカップリング剤、あるいは、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤
から形成されていることが好ましい。
この発明にかかる他のセラミック電子部品では、撥水・撥フラックス膜がフルオロアルキル基とアミド結合とを有するアミド結合含有シランカップリング剤から形成されているので、セラミック素体と撥水・撥フラックス膜との密着性が高まる。そのため、この発明にかかる他のセラミック電子部品でも、水分やフラックスのセラミック素体の細孔への浸入を防止し、水分に起因するイオンマイグレーションの発生やフラックスに起因する実装不良の発生を防止することができる。したがって、この発明にかかる他のセラミック電子部品でも、セラミック電子部品の信頼性を向上することができる。
この発明にかかるセラミック電子部品の製造方法およびこの発明にかかる他のセラミック電子部品の製造方法では、複数の外部電極を形成する工程は、セラミック素体の表面に間隔を隔てて複数の下地電極を形成する工程を含み、撥水・撥フラックス膜を形成する工程は、複数の下地電極を形成する工程の後に行われる場合、撥水・撥フラックス膜を形成する際にセラミック素体の表面であって外部電極が形成される部分に下地電極がすでに形成されているので、撥水・撥フラックス膜を、セラミック素体の表面であって複数の外部電極が形成されない部分に容易に形成することができる。
さらに、この発明にかかるセラミック電子部品の製造方法およびこの発明にかかる他のセラミック電子部品の製造方法において、複数の外部電極を形成する工程は、複数の下地電極上にそれぞれ少なくとも１層のめっき膜を形成する工程をさらに含み、撥水・撥フラックス膜を形成する工程は、めっき膜を形成する工程の前に行われる場合、めっき膜を形成する際にセラミック素体の表面であって外部電極が形成されない部分に撥水・撥フラックス膜がすでに形成されているので、めっき液や洗浄液のセラミック素体の細孔への浸入を防止することもできる。
また、この発明にかかるセラミック電子部品の製造方法およびこの発明にかかる他のセラミック電子部品の製造方法において、複数の外部電極を形成する工程は、複数の下地電極上にそれぞれ少なくとも１層のめっき膜を形成する工程をさらに含み、撥水・撥フラックス膜を形成する工程は、めっき膜を形成する工程の後に行われる場合、めっき膜を形成する際に撥水・撥フラックス膜がまだ形成されていないので、めっき膜を下地電極上に容易に形成することができる。
【発明の効果】
【０００８】
この発明によれば、実装時の不具合が起こりにくい、信頼性を向上したセラミック電子部品が得られる。
【０００９】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１０】
【図１】この発明にかかるセラミック電子部品としての積層セラミックインダクタの一例を示す斜視図である。
【図２】図１に示す積層セラミックインダクタの図１の線ＩＩ−ＩＩにおける断面図である。
【図３】図１に示す積層セラミックインダクタの要部構成を模式的に示す分解斜視図である。
【図４】図１に示す積層セラミックインダクタのセラミック素体の細孔および不連続な耐水・耐フラックス膜の一例を示す部分拡大図解図である。
【図５】図１に示す積層セラミックインダクタの撥水・撥フラックス膜に用いられるシランカップリング剤の一例の構造式を示す図である。
【図６】図１に示す積層セラミックインダクタの撥水・撥フラックス膜に用いられるアミド結合含有シランカップリング剤の一例の構造式を示す図である。
【発明を実施するための形態】
【００１１】
図１は、この発明にかかるセラミック電子部品としての積層セラミックインダクタの一例を示す斜視図であり、図２は、図１に示す積層セラミックインダクタの図１の線ＩＩ−ＩＩにおける断面図であり、図３は、図１に示す積層セラミックインダクタの要部構成を模式的に示す分解斜視図である。図４は、図１に示す積層セラミックインダクタのセラミック素体の細孔および不連続な耐水・耐フラックス膜の一例を示す部分拡大図解図である。
【００１２】
図１に示す積層セラミックインダクタ１０は、たとえば、フェライトからなる略直方体状のセラミック素体１２を含む。セラミック素体１２は、図１に示すように、複数のフェライト層１４を含んでいてもよい。これらのフェライト層１４は、積層された状態で一体的に焼結されている。このセラミック素体１２は、表面および内部に細孔を有する（例えば、図４参照）。また、セラミック素体１２は、互いに対向する第１の主面１２ａおよび第２の主面１２ｂと、互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆとを有する。第１の側面１２ｃおよび第２の側面１２ｄは、それぞれ、第１の主面１２ａおよび第２の主面１２ｂに接続する。第１の端面１２ｅおよび第２の端面１２ｆは、それぞれ、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに接続する。このセラミック素体１２には、コーナー部および稜部に丸みがつけられている。なお、セラミック素体１２は、他の形状に形成されてもよい。
【００１３】
セラミック素体１２の内部には、コイル１６がある。コイル１６は、たとえばＣｕやＡｇからなる。コイル１６は、パターン化導体１８を含む。これらのパターン化導体１８は、各フェライト層１４上に形成されている。また、これらのパターン化導体１８は、フェライト層１４に形成されたビアホール２０によってコイル状に接続されている。コイル１６の一端部は、第１の引き出し電極２２ａとして、セラミック素体１２の第１の端面１２ｅに引き出されている。また、コイル１６の他端部は、第２の引き出し電極２２ｂとして、セラミック素体１２の第２の端面１２ｆに引き出されている。コイル１６は、コイル状に巻かれた導線であってもよい。
【００１４】
セラミック素体１２の第１および第２の端面１２ｅ、１２ｆ側には、第１および第２の外部電極２４ａ、２４ｂがそれぞれ形成される。
第１の外部電極２４ａは、セラミック素体１２の第１の端面１２ｅから第１および第２の主面１２ａ、１２ｂと第１および第２の側面１２ｃ、１２ｄとにわたって形成される。この場合、第１の外部電極２４ａは、コイル１６の第１の引き出し電極２２ａと電気的に接続される。
また、第２の外部電極２４ｂは、セラミック素体１２の第２の端面１２ｆから第１および第２の主面１２ａ、１２ｂと第１および第２の側面１２ｃ、１２ｄとにわたって形成される。この場合、第２の外部電極２４ｂは、コイル１６の第２の引き出し電極２２ｂと電気的に接続される。
【００１５】
外部電極２４ａは、セラミック素体１２側から順に、下地電極２６ａおよびめっき膜２８ａを含む。
下地電極２６ａは、たとえばＡｇ、Ａｇ合金などの導体からなる。また、下地電極２６ａは、セラミック素体１２の表面に、すなわち第１の端面１２ｅなどに形成される。この場合、下地電極２６ａは、第１の引き出し電極２２ａと電気的に接続される。
めっき膜２８ａは、Ｎｉめっき膜３０ａおよびＳｎめっき膜３２ａを含む２層構造である。Ｎｉめっき膜３０ａは、下地電極２６ａ上に形成される。また、Ｓｎめっき膜３２ａは、Ｎｉめっき膜３０ａ上に形成される。
【００１６】
外部電極２４ｂは、外部電極２４ａと同様に、セラミック素体１２側から順に、下地電極２６ｂおよびめっき膜２８ｂを含む。
下地電極２６ｂは、たとえばＡｇ、Ａｇ合金などの導体からなる。また、下地電極２６ｂは、セラミック素体１２の表面に、すなわち第２の端面１２ｆなどに形成される。この場合、下地電極２６ｂは、第２の引き出し電極２２ｂと電気的に接続される。
めっき膜２８ｂは、Ｎｉめっき膜３０ｂおよびＳｎめっき膜３２ｂを含む２層構造である。Ｎｉめっき膜３０ｂは、下地電極２６ｂ上に形成される。また、Ｓｎめっき膜３２ｂは、Ｎｉめっき膜３０ｂ上に形成される。
【００１７】
セラミック素体１２の表面において、外部電極２４ａ、２４ｂが形成されない部分に、すなわち外部電極２４ａ、２４ｂ間の主面１２ａ、１２ｂと側面１２ｃ、１２ｄとには、撥水性および撥フラックス性を有する撥水・撥フラックス膜３４が形成される。撥水・撥フラックス膜３４は、外部からセラミック素体１２の細孔へ水分やフラックスなどが浸入することを防止するためのものである。
【００１８】
撥水・撥フラックス膜３４は、たとえば、フルオロアルキル基を含むオルガノシランとＳｎとを含む。撥水・撥フラックス膜３４は、Ｃｌをさらに含むことが好ましい。また、撥水・撥フラックス膜３４は、ＸＰＳ分析において、セラミック素体１２の構成元素に対する原子濃度比でＳｎを０．０１以上０．２以下、Ｃｌを０．０１以上０．７以下含有した膜であることが好ましい。
あるいは、撥水・撥フラックス膜３４は、アミド結合含有シランカップリング剤から形成される。
【００１９】
ここで、Ｘ線光電子分光法を用いた分析（以下、ＸＰＳ分析ともいう）を用いた原子濃度比の計算方法について説明する。
原子濃度比は、以下の式を用いて求めることができる。
原子濃度比＝（撥フラックス膜中の対象元素の原子濃度）／（セラミック素体の構成元素の構成原子濃度）
原子濃度は、ＸＰＳ分析により測定することができる。
セラミック素体の構成原子は、セラミック中の遷移金属元素をさす。酸素は含まない。たとえば、Ｃｕ−Ｎｉ−Ｚｎ系フェライトを素体の原料とした場合は、構成元素はＦｅ、Ｃｕ、Ｎｉ、Ｚｎである。ＸＰＳ分析の測定条件は以下のとおりである。
測定条件
Ｘ線光電子分光装置としてアルバック・ファイ社製のＶｅｒｓａＰｒｏｂｅを用いる。この場合、測定領域としては、直径１００μｍ、分析深さ数ｎｍの領域とする。Ｘ線源はＡｌＫα線である。サーベイ積算回数は１０回である。サーベイエネルギー範囲は０〜１２００ｅＶである。
【００２０】
撥水・撥フラックス膜３４に含まれるオルガノシランは、
ＣＦ3−（ＣＦ2）n1−Ｒ−Ｓｉ（Ｏ−Ｒ’）3
（ただし、ｎ１は、０以上の整数であり、Ｒは、ＳｉまたはＯを含む置換基あるいはアルキレン基であり、Ｒ’は、アルキル基である）
で表されるシランカップリング剤から形成されていることが好ましい。
例えば、ｎ１は０以上７以下の整数であってよい。Ｒ’はメチル基あるいはエチル基であってよい。
【００２１】
この発明において用いられるシランカップリング剤は、反応性基であるアルコキシ基を少なくとも１つ備える。また、シランカップリング剤は、パーフルオロアルキル基を１つ以上備える。
具体的には、シランカップリング剤として、たとえば、図５に示すシランカップリング剤：
ＣＦ3（ＣＦ2）5（ＣＨ2）2Ｓｉ（ＯＣＨ3）3
や、
ＣＦ3（ＣＦ2）3（ＣＨ2）2Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）3（ＣＨ2）2Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＯＣＨ3）3、
ＣＦ3ＣＨ2Ｏ（ＣＨ2）15Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）15Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）3（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）9Ｓｉ（ＯＣＨ3）3、
ＣＦ3ＣＯＯ（ＣＨ2）15Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）5（ＣＨ2）2Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）9Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）6Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3ＣＨ2Ｏ（ＣＨ2）15Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3ＣＯＯ（ＣＨ2）15Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）4ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）7ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）5ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣ2Ｈ5）3、または、
ＣＦ3（ＣＦ2）7ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣ2Ｈ5）3
を用いることができる。
【００２２】
また、撥水・撥フラックス膜３４は、たとえば、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド含有シランカップリング剤から形成される。
ｎ２は０以上７以下の整数であってよい。ｍは０以上７以下の整数であってよい。Ｒ’’はメチル基あるいはエチル基であってよい。
具体的には、このアミド含有シランカップリング剤は、たとえば、図６に示すシランカップリング剤：
ＣＦ3（ＣＦ2）4ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
や、
ＣＦ3（ＣＦ2）7ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）5ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣ2Ｈ5）3、または、
ＣＦ3（ＣＦ2）7ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣ2Ｈ5）3
を用いることができる。
【００２３】
次に、この積層セラミックインダクタ１０の製造方法の一例について説明する。
【００２４】
まず、セラミック素体を準備する工程について説明する。
たとえば酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化銅（ＣｕＯ）を所定の比率で秤量した材料を原材料としてボールミルに仕込み、所定の時間、湿式調合を行って、混合物を得る。
この混合物を乾燥、粉砕することにより得られる粉末をたとえば７００℃で１時間仮焼して、仮焼粉末を得る。この仮焼粉末をボールミルにて所定の時間湿式粉砕した後、乾燥、解砕して、フェライト粉末を得る。
【００２５】
このフェライト粉末に対してバインダー樹脂と可塑剤、湿潤剤、分散剤を加え、ボールミルで所定の時間混合を行い、その後、減圧下で脱泡を行って、スラリーを得る。
このスラリーをリップコータ、またはマルチコータを用いて、剥離性を有するフィルム上に塗布し、乾燥させることにより、所望の膜厚を有する長尺フェライトグリーンシートを得る。
【００２６】
この長尺フェライトグリーンシートを所定の寸法に裁断し、レーザー加工などの方法でビアホールを形成することにより、所定の位置にビアホールを備えたフェライトシートを得る。
このフェライトシート上に、スクリーン印刷などの方法により、ＡｇまたはＡｇ合金を主成分とする導体ペーストを所定のパターンとなるように塗布し、加熱乾燥して、コイル導体を備えた電極形成フェライトシートを得る。
【００２７】
この電極形成フェライトシートを、コイル導体が層間接続されてコイルが形成されるように重ねて積層体を形成し、積層体の上下に導体ペーストを塗布していないフェライトグリーンシートを重ねて未焼成積層体を得る。
なお、コイル導体を備えた電極形成フェライトシートが積層されると、コイル導体が、上述のビアホールを介してコイル状に層間接続され、未焼成積層体の内部にコイルが形成される。
【００２８】
それから、この未焼成積層体をたとえば４５℃、１．０ｔ／ｃｍ2の圧力で圧着して、積層圧着体を得る。そして、この積層圧着体を、ダイサーによるダイシングや、押し切り刃によるカットなどの方法で、所定の寸法に裁断して、未焼成セラミック素体を得る。
【００２９】
次に、未焼成セラミック素体を所定の条件で脱バインダーした後、焼成を行う。脱バインダーは、たとえば低酸素雰囲気中で５００℃、２時間加熱の条件で実施する。また、焼成は、たとえばＡｉｒ雰囲気中で８７０℃、１５０分焼成の条件で実施する。これにより、セラミック素体１２（図１、図２、図３参照）が形成される。セラミック素体１２は、複数のフェライト層１４を含む。これらのフェライト層１４は、積層された状態で一体的に焼結されている。また、セラミック素体１２の内部には、コイル１６が形成されている。コイル１６は、各パターン化導体１８を含む。各パターン化導体１８は、各フェライト層１４上に形成されている。また、各パターン化導体１８は、ビアホール２０でコイル状に接続されている。
なお、図１および図２は、セラミック素体１２の端面１２ｅ、１２ｆに外部電極２４ａ、２４ｂを形成した積層セラミックインダクタ１０を示している。
【００３０】
次に、外部電極を形成する工程について説明する。
まず、コイル１６の引き出し電極２２ａ、２２ｂが露出するセラミック素体１２の端面１２ｅ、１２ｆに、浸漬法により外部電極形成用の電極材料ペーストを塗布し、たとえば１２０℃で１０分乾燥した後、８００℃にて１５分間電極材料ペーストを焼き付けることにより、外部電極２４ａ、２４ｂの下地電極２６ａ、２６ｂを形成する。
【００３１】
次に、撥水・撥フラックス膜を形成する工程について説明する。
まず、シランカップリング剤溶液を準備する。シランカップリング剤溶液は、Ｓｎ含有シランカップリング剤溶液であってもよく、アミド結合含有シランカップリング剤溶液であってもよい。
Ｓｎ含有シランカップリング剤溶液は、フルオロアルキル基を有するシランカップリング剤と、Ｓｎ化合物と、必要に応じて溶媒とを混合することにより準備することができる。シランカップリング剤は、たとえば、
ＣＦ3（ＣＦ2）5（ＣＨ2）2Ｓｉ（ＯＣＨ3）3
や、
ＣＦ3（ＣＦ2）3（ＣＨ2）2Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）3（ＣＨ2）2Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＯＣＨ3）3、
ＣＦ3ＣＨ2Ｏ（ＣＨ2）15Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）15Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）3（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）9Ｓｉ（ＯＣＨ3）3、
ＣＦ3ＣＯＯ（ＣＨ2）15Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）5（ＣＨ2）2Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）9Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＣＨ3）2（ＣＨ2）6Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3（ＣＦ2）7（ＣＨ2）2Ｓｉ（ＯＣ2Ｈ5）3、
ＣＦ3ＣＨ2Ｏ（ＣＨ2）15Ｓｉ（ＯＣ2Ｈ5）3、または、
ＣＦ3ＣＯＯ（ＣＨ2）15Ｓｉ（ＯＣ2Ｈ5）3
を用いることができる。
また、Ｓｎ含有シランカップリング剤溶液を準備するのに用いられるシランカップリング剤は、後述するアミド結合含有シランカップリング剤であってもよい。
溶媒は、例えば、メタノール、エタノール、またはイソプロパノールであってよい。Ｓｎ化合物は、ＳｎＣｌ2、ＳｎＣｌ4、ジブチルスズジアセテート、ビス（アセトキシジブチルスズ）オキサイド、ビス（ラウロキシジブチルスズ）オキサイド、ジブチルスズビスアセチルアセトナート、ジブチルスズビスマレイン酸モノブチルエステル、ジオクチルビスマレイン酸モノブチルエステルであってよい。この中で、Ｓｎ化合物としてＳｎＣｌ2が好ましい。Ｓｎ含有シランカップリング剤溶液中のシランカップリング剤の濃度は、例えば０．１体積％以上５体積％以下であってよい。また、Ｓｎ含有シランカップリング剤溶液中のＳｎの濃度は、例えば０．０１ｇ／Ｌ以上１．０ｇ／Ｌ以下であってよい。
アミド結合含有シランカップリング剤溶液は、フルオロアルキル基とアミド基とを含むアミド結合含有シランカップリング剤と溶媒とを混合することにより準備することができる。アミド結合含有シランカップリング剤としては、たとえば、
ＣＦ3（ＣＦ2）4ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）7ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3、
ＣＦ3（ＣＦ2）5ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣ2Ｈ5）3、または、
ＣＦ3（ＣＦ2）7ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣ2Ｈ5）3
を用いることができる。
そして、このように準備したシランカップリング剤溶液を、外部電極を形成したセラミック素体を付着させる。シランカップリング剤溶液をセラミック素体に付着させる方法は、浸漬や、塗布、スピンコーティングやスプレー法であってよい。その後、シランカップリング剤溶液が付着したセラミック素体を加熱することにより、セラミック素体上に撥水・撥フラックス膜を形成することができる。加熱温度は、６０℃以上１５０℃以下であってよい。加熱時間は６０分以上１２０分以下であってよい。
【００３２】
撥水・撥フラックス膜とは、撥水・撥フラックス膜を形成する工程を経て形成された、セラミック素体の表面に形成されたものをさす。撥水・撥フラックス膜は、不連続であってもよい。例えば、図４に示すように、突起が隣り合って形成されたものであってもよい。このような撥水・撥フラックス膜であっても、突起により、水分やフラックスのセラミック素体の細孔への浸入を防止し、水分に起因するイオンマイグレーションの発生やフラックスに起因する実装不良の発生を抑制することができる。
【００３３】
それから、外部電極２４ａ、２４ｂの下地電極２６ａ、２６ｂ上に、下層がＮｉめっき膜３０ａ、３０ｂで、上層がＳｎめっき膜３２ａ、３２ｂからなる２層構造のめっき膜２６ａ、２６ｂを形成する。
これにより、図１に示す積層セラミックインダクタ１０を得る。
【００３４】
この積層セラミックインダクタ１０では、撥水・撥フラックス膜３４を形成するシランカップリング剤溶液がＳｎ化合物を含むことにより、シランカップリング剤の反応性を高めることができる。そのため、セラミック素体１２の表面（主面１２ａ、１２ｂと、側面１２ｃ、１２ｄ）に緻密な撥水・撥フラックス膜３４を形成することができる。したがって、この場合、水分やフラックスのセラミック素体１２の細孔への浸入を防止し、水分に起因するイオンマイグレーションの発生やフラックスに起因する実装不良の発生を防止することができる。よって、この場合、積層セラミックインダクタの信頼性を向上することができる。
【００３５】
また、この積層セラミックインダクタ１０では、撥水・撥フラックス膜３４がＣｌをさらに含む場合、セラミック素体１２とオルガノシランを形成するシランカップリング剤との反応性がより高まる。そのため、セラミック素体１２の表面により緻密な撥水・撥フラックス膜３４を形成することができる。
【００３６】
さらに、この積層セラミックインダクタ１０では、撥水・撥フラックス膜３４を形成するための溶液がＳｎ化合物を含む場合、この溶液を外部電極２４ａ、２４ｂに付着されるとＳｎ化合物に由来するＳｎ成分が外部電極２４ａ、２４ｂ（下地電極２６ａ、２６ｂ）上に吸着される。そして、吸着されたＳｎ成分上には、オルガノシランが付着しにくい。そのため、撥水・撥フラックス膜３４中のオルガノシランが、セラミック素体１２の表面に対して選択的に付きやすく、外部電極２４ａ、２４ｂ（下地電極２６ａ、２６ｂ）上に付くことを防ぐことができる。これによって、外部電極２４ａ、２４ｂ（下地電極２６ａ、２６ｂ）上においてめっき未着やはんだ不濡れなどの不具合を防止することができる。したがって、撥水・撥フラックス膜３４がＳｎおよびＣｌを含む場合、この点においても、積層セラミックインダクタの信頼性を向上することができる。
【００３７】
この積層セラミックインダクタ１０において、上述のようにさらに緻密な撥水・撥フラックス膜３４を形成するためには、撥水・撥フラックス膜３４は、ＸＰＳ分析において、セラミック素体の構成元素に対する原子濃度比でＳｎを０．０１以上０．２以下、Ｃｌを０．０１以上０．７以下含有した膜であることが好ましい。
【００３８】
また、この積層セラミックインダクタ１０において、上述のように緻密な撥水・撥フラックス膜を形成するためには、オルガノシランは、
ＣＦ3−（ＣＦ2）n1−Ｒ−Ｓｉ（Ｏ−Ｒ’）3
（ただし、ｎ１は、０以上の整数であり、Ｒは、ＳｉまたはＯを含む置換基あるいはアルキレン基であり、Ｒ’は、アルキル基である）
で表されるシランカップリング剤、あるいは、
ＣＦ3−（ＣＦ2）n2−ＣＯＮＨ−（ＣＨ2）m−Ｓｉ（Ｏ−Ｒ’’）3
（ただし、ｎ２は、０以上の整数であり、ｍは、０以上の整数であり、Ｒ’’は、アルキル基である）
で表されるアミド結合含有シランカップリング剤
から形成されていることが好ましい。
【００３９】
この積層セラミックインダクタ１０では、撥水・撥フラックス膜３４がフルオロアルキル基とアミド結合とを有するアミド結合含有シランカップリング剤から形成されている場合、セラミック素体１２と撥水・撥フラックス膜３４との密着性が高まる。そのため、この場合、水分やフラックスのセラミック素体１２の細孔への浸入を防止し、水分に起因するイオンマイグレーションの発生やフラックスに起因する実装不良の発生を防止することができる。したがって、この場合、積層セラミックインダクタの信頼性を向上することができる。
【００４０】
上述の積層セラミックインダクタの製造方法では、撥水・撥フラックス膜３４を形成する工程は、外部電極２４ａ、２４ｂの下地電極２６ａ、２６ｂを形成する工程の後に行われるので、撥水・撥フラックス膜３４を形成する際にセラミック素体１２の表面であって外部電極２４ａ、２４ｂが形成される部分に下地電極２６ａ、２６ｂがすでに形成されている。そのため、撥水・撥フラックス膜３４を、セラミック素体１２の表面であって外部電極２４ａ、２４ｂが形成されない部分に容易に形成することができる。
【００４１】
さらに、上述の積層セラミックインダクタの製造方法では、撥水・撥フラックス膜３４を形成する工程は、めっき膜２８ａ、２８ｂを形成する工程の前に行われるので、めっき膜２８ａ、２８ｂを形成する際にセラミック素体１２の表面であって外部電極２４ａ、２４ｂが形成されない部分に撥水・撥フラックス膜３４がすでに形成されている。そのため、めっき液や洗浄液のセラミック素体１２の細孔への浸入を防止することもできる。
【００４２】
また、上述の積層セラミックインダクタの製造方法において、撥水・撥フラックス膜３４を形成する工程は、めっき膜２８ａ、２８ｂを形成する工程の後に行われる場合、めっき膜２８ａ、２８ｂを形成する際に撥水・撥フラックス膜３４がまだ形成されていない。そのため、めっき膜２８ａ、２８ｂを下地電極２６ａ、２６ｂ上に容易に形成することができる。
【００４３】
（実験例）
実験例では、まず、サンプルとして上述の積層セラミックインダクタの製造方法と同様の方法で実施例１、実施例２および比較例の積層セラミックインダクタをそれぞれ製造した。具体的には、１００５サイズ（１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）の積層セラミックインダクタを準備した。セラミック素体のフェライト層は、Ｎｉ―Ｃｕ―Ｚｎフェライトからなる。コイルは、Ａｇからなる。外部電極の下地電極は、Ａｇからなる。このインダクタには、めっき膜は形成されていない。
【００４４】
（実施例１）
実施例１では、シランカップリング剤溶液として、フルオロアルキル基およびアルキレン基を含むシランカップリング剤と、ＳｎＣｌ2と、イソプロパノールとが含まれるシランカップリング剤溶液を準備した。シランカップリング剤溶液中、シランカップリング剤の濃度は、１体積％、Ｓｎの濃度は、０．１４ｇ／Ｌとした。シランカップリング剤は、具体的には、
ＣＦ3（ＣＦ2）5（ＣＨ2）2Ｓｉ（ＯＣＨ3）3
を用いた。
そして、準備したシランカップリング剤溶液を容器に入れ、その中に、このセラミック素体を約５分間浸漬した。浸漬されたセラミック素体を１００℃で約９０分間熱処理を行うことにより、シランカップリング剤を反応させてオルガノシランとＳｎおよびＣｌを含む撥水・撥フラックス膜を形成した。
このインダクタについて、下地電極上のフッ素原子濃度とセラミック素体上のフッ素原子濃度とをＸＰＳ分析で測定した。そして、セラミック素体上のフッ素原子濃度に対する下地電極上のフッ素原子濃度の比は０．５０となった。これにより、撥水・撥フラックス膜が、下地電極上よりもセラミック素体の表面に選択的に形成されていることがわかった。
【００４５】
（実施例２）
実施例２では、シランカップリング剤溶液として、フルオロアルキル基とアミド基とを含むアミド結合含有シランカップリング剤をイソプロピルアルコールで希釈したシランカップリング剤溶液を準備した。このアミド結合含有シランカップリング剤は、
ＣＦ3（ＣＦ2）4ＣＯＮＨ（ＣＨ2）3Ｓｉ（ＯＣＨ3）3
を用いた。そして、このシランカップリング剤を用いて、実施例１と同様の方法で積層セラミックインダクタに撥水・撥フラックス膜を形成した。
【００４６】
（比較例）
比較例では、シランカップリング剤溶液として、フルオロアルキル基とアルキレン基とを含むシランカップリング剤をイソプロピルアルコールで希釈したシランカップリング剤溶液を準備した。このシランカップリング剤は、
ＣＦ3（ＣＦ2）5（ＣＨ2）2Ｓｉ（ＯＣＨ3）3
を用いた。
そして、このシランカップリング剤溶液を用いて、実施例１と同様の方法で、撥フラックス膜を形成した。比較例では、下地電極上のフッ素原子濃度とセラミック素体上のフッ素原子濃度とをＸＰＳ分析により測定したところ、セラミック素体上のフッ素原子濃度に対する下地電極上のフッ素原子濃度の比は０．９３であった。
【００４７】
さらに、実施例１、実施例２および比較例では、それぞれ、コイル１６、下地電極２６ａ、２６ｂおよび撥水・撥フラックス膜３４を形成したセラミック素体１２に対して、６０℃で６０分間バレルによるワット浴組成の電解Ｎｉめっきを行い、水洗の後、６５℃で３０分乾燥させて、下地電極２６ａ、２６ｂ上にＮｉめっき膜３０ａ、３０ｂを形成した。なお、この実験例では、このようにセラミック素体１２にコイル１６、下地電極２６ａ、２６ｂおよびＮｉめっき膜３０ａ、３０ｂを形成したものをサンプルとした。
【００４８】
実施例１、実施例２および比較例の各サンプルについて、Ｎｉめっき膜３０ａ、３０ｂの形成前後の下地電極２６ａ、２６ｂ間（Ｎｉめっき膜３０ａ、３０ｂの形成後はＮｉめっき膜３０ａ、３０ｂ間）のインピーダンスを測定した。各サンプルのＮｉめっき膜３０ａ、３０ｂの形成前後でのインピーダンスの変化率を表１に示す。インピーダンス測定は、下部電極ＳＭＤテスト・フィクスチャ（Ａｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  １６１９７Ａ）を用いて固定したサンプルについて、測定ＲＦインピーダンス／マテリアル・アナライザ（Ａｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  Ｅ４９９１Ａ）を用いてインピーダンスの絶対値｜Ｚ｜を測定することにより行った。
【００４９】
【表１】
2016171236.tif 000003
【００５０】
撥水・撥フラックス処理が不十分だと、セラミック素体１２の内部にめっき液が浸入し、インピーダンスが変化する。
緻密な撥水・撥フラックス膜３４が形成されているほど、めっき液の浸入を防ぐことができるため、インピーダンスの変化率も小さくなる。
表１に示す結果より、実施例１および実施例２では、比較例と比較して、インピーダンスの変化率が小さく、撥水・撥フラックス膜３４によるめっき液の浸入を防ぐ効果が大きい。この効果は、撥水・撥フラックス処理の回数が多くなるほど高くなる。
【００５１】
また、実施例１および実施例２のサンプルでは、それぞれ、はんだで実装した場合にもインピーダンスの変化率が小さく、撥フラックス性も良好であった。
【００５２】
また、実施例１、２および比較例のサンプルについて、はんだ付け信頼性評価（未凝集評価）を行った。はんだ付け信頼性評価は、以下の方法で行った。まず、ＦＲ４グレードのガラスエポキシ基板を用意した。ガラスエポキシ基板は表面に銅箔を備えている。この銅箔をパターニングして、基板上に長さ４００μｍ、幅５００μｍの大きさのランドを２つ形成した。２つのランドは長さ方向に３００μｍ離れて配置されるよう形成した。そして、２つのランドを５０μｍの間隔をあけて囲むようにソルダーレジストをガラスエポキシ基板上に形成した。ランドとソルダーレジストとが形成されたガラスエポキシ基板を四国化成工業株式会社製ＧＬＩＣＯＡＴ−ＳＭＤ（Ｆ２）に４０℃、６０秒浸漬させたのち、水洗を行い、６０℃、１０分乾燥させた。ランドのそれぞれに、ソルダ―ペースト（千住金属工業株式会社製、商品名：Ｓ７０Ｇ）を厚みが８０μｍとなるよう塗布した。サンプルを２つのランドの中心から長さ方向（図２の左右方向）に１５０μｍずらし、２つのランドをまたぐように、塗布されたペースト上に搭載した。そして、サンプルが搭載されたガラスエポキシ基板を、以下の条件でリフローした。
（リフロー条件）
リフロー炉：品番ＴＮＲ２５−４３５ＰＨ（タムラ製作所製）
コンベア速度：０．７５ｍ／ｍｉｎ
ブロワ回転数：２５００ｒｐｍ
ピーク温度：２３０℃
【００５３】
リフローされた後のサンプルを、顕微鏡（カートン光学株式会社製、商品名：ｂＤＳＺ−４４ＰＦ）で観察し、１つのチップに対して、１５〜５０μｍのはんだの未凝集物が６０個以上あるものを未凝集と判断した。はんだの未凝集は、フラックスがセラミック素体に吸収されたことにより、はんだが溶融しないために生じるものと考えられる。
実施例１、２および比較例のサンプルを、それぞれ、１００個評価し、未凝集の発生率について評価した。この結果を表２に示す。
【００５４】
【表２】
2016171236.tif 000004
【００５５】
表２からわかるとおり、比較例に比べ、実施例１、２は未凝集と判断されたサンプルの発生率が低く、本発明で得られる電子部品は、信頼性が高いことがわかった。
【００５６】
上述の図１に積層セラミックインダクタ１０では、外部電極２４ａ、２４ｂがそれぞれ下地電極２６ａ、２６ｂおよび２層構造のめっき膜２８ａ、２８ｂで構成されているが、この発明では、外部電極は、下地電極のみで構成されてもよく、または、下地電極と１層構造のめっき膜または３層以上の多層構造のめっき膜とで構成されてもよい。
【００５７】
また、上述の積層セラミックインダクタ１０では、１つのコイル１６を有するが、この発明は、２つ以上のコイルを有するコモンモードチョークコイル、フィルタなど他のセラミック電子部品にも適用され得る。また、この発明は、積層セラミックインダクタのほかに、コンデンサ素子を有する積層セラミックコンデンサ、圧電素子を有する圧電部品などの他のセラミック電子部品にも適用され得る。つまり、セラミック素体の内部にはコイルがなくともよい。例えば、セラミック素体が誘電体で形成されて、セラミック素体と外部電極とで構成される部品がコンデンサとして機能してもよい。このとき、誘電体で形成されるセラミック素体の内部には内部電極があってもよい。
【００５８】
また、この発明は、２つの外部電極を有するセラミックインダクタやセラミックコンデンサに限らず、３つ以上の外部電極を有するコモンモードチョークコイルやフィルタなどにも適用され得る。つまり、この発明は、複数の外部電極を有するセラミック電子部品に適用され得る。
【産業上の利用可能性】
【００５９】
この発明にかかるセラミック電子部品およびその製造方法は、特に、細孔を有するセラミック素体およびセラミック素体の表面に形成された複数の外部電極を有する、たとえば、積層セラミックインダクタ、積層セラミックコンデンサ、セラミック圧電部品などのセラミック電子部品およびその製造方法に好適に用いられる。
【符号の説明】
【００６０】
１０  積層セラミックインダクタ
１２  セラミック素体
１２ａ、１２ｂ  主面
１２ｃ、１２ｄ  側面
１２ｅ、１２ｆ  端面
１４  フェライト層
１６  コイル
１８  パターン化導体
２０  ビアホール
２２ａ、２２ｂ  引き出し導体
２４ａ、２４ｂ  外部電極
２６ａ、２６ｂ  下地電極
２８ａ、２８ｂ  めっき膜
３０ａ、３０ｂ  Ｎｉめっき膜
３２ａ、３２ｂ  Ｓｎめっき膜
３４  撥水・撥フラックス膜
【図１】
2016171236.tif 000005
【図２】
2016171236.tif 000006
【図３】
2016171236.tif 000007
【図４】
2016171236.tif 000008
【図５】
2016171236.tif 000009
【図６】
2016171236.tif 000010