(57)【特許請求の範囲】
【請求項１】
出力トランジスタのスイッチング動作に基づいて、電源電圧と異なる直流電圧を生成する電圧生成部と、
前記出力トランジスタのスイッチング動作を制御する制御部と
を備えたＤＣ−ＤＣコンバータであって、
前記電圧生成部から出力される負荷電流を検出する電流検出部と、
前記負荷電流が所定値以下のとき、前記電流検出部の第１検出信号に基づいて前記出力トランジスタをオン状態に維持するとともに、前記制御部の動作を停止させる停止制御部と、
前記制御部は、
コントロール信号に基づいて、前記出力トランジスタと並列に動作する補助トランジスタと、
前記直流電圧が所定レベル以下となったとき第２検出信号を出力する出力電圧検出回路と、
前記第２検出信号に基づいて、前記出力トランジスタをオフさせるゲート制御部と
を備え、
前記補助トランジスタは、前記第２検出信号に基づいて、前記出力トランジスタのオフ動作時にオンして、前記直流電圧を出力することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
出力トランジスタのスイッチング動作に基づいて、電源電圧を降圧した降圧電圧を生成する降圧電圧生成部と、前記出力トランジスタのスイッチング動作を制御する制御部とからなるＤＣ−ＤＣコンバータと、
前記降圧電圧を電源として、直流電圧を出力するＬＤＯレギュレータと
を備えた電源回路であって、
前記ＬＤＯレギュレータから出力される負荷電流を検出する電流検出部と、
前記負荷電流が所定値以下のとき、前記電流検出部の第１検出信号に基づいて前記出力トランジスタをオン状態に維持するとともに、前記制御部の動作を停止させる停止制御部と、
前記制御部は、
前記ＬＤＯレギュレータの出力トランジスタをオフさせるコントロール信号に基づいて、前記ＤＣ−ＤＣコンバータの出力トランジスタと並列に動作する補助トランジスタと、
前記降圧電圧が所定レベル以下となったとき第２検出信号を出力する出力電圧検出回路と、
前記第２検出信号に基づいて、前記ＤＣ−ＤＣコンバータの出力トランジスタをオフさせるゲート制御部と
を備え、
前記補助トランジスタは、前記第２検出信号に基づいて、前記ＤＣ−ＤＣコンバータの出力トランジスタのオフ動作時にオンして、前記降圧電圧を出力することを特徴とする電源回路。
【請求項３】
前記電流検出部は、
前記ＬＤＯレギュレータの出力トランジスタに対しカレントミラー動作する電流検出用トランジスタと、
前記電流検出用トランジスタの出力電流を電圧に変換して前記第１検出信号として出力する抵抗と
から構成したことを特徴とする請求項２記載の電源回路。
【請求項４】
前記停止制御部は、
前記第１検出信号と基準電圧とを比較する比較器と、
前記比較器の出力信号に基づいて、前記出力トランジスタをオン状態に維持するゲート制御回路と、
前記比較器の出力信号に基づいて、前記制御部への電源供給を遮断する電源遮断回路と
から構成したことを特徴とする請求項２記載の電源回路。
【請求項５】
前記制御部は、誤差検出用増幅器と、ＰＷＭ比較器と、発振器と、ＰＦＭ制御部とから構成し、前記電源遮断回路は、前記誤差検出用増幅器と、前記ＰＷＭ比較器と、前記発振器にそれぞれ動作電流を供給する電流源回路を不活性化することを特徴とする請求項４記載の電源回路。
【請求項６】
前記ＰＦＭ制御部は、前記第１検出信号の電圧レベルに基づいて、前記ＤＣ−ＤＣコンバータの出力トランジスタのスイッチング周波数を切換える動作と、該出力トランジスタを前記ＰＷＭ比較器の出力信号に基づいてＰＷＭ制御を行う動作とを選択することを特徴とする請求項５記載の電源回路。
【請求項７】
前記ＬＤＯレギュレータは、前記コントロール信号の入力に基づいて該ＬＤＯレギュレータの出力トランジスタをオフさせて、前記負荷電流を前記所定値以下に減少させることを特徴とする請求項２乃至６のいずれかに記載の電源回路。
【請求項８】
前記補助トランジスタは、前記制御部と同一チップ内に形成して、該制御部に対し外付け素子で構成される出力トランジスタに対しオン抵抗値の高いトランジスタで構成したことを特徴とする請求項２乃至７のいずれかに記載の電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、携帯用電子機器に使用される電源回路に関するものである。
近年、携帯電話機は小型化がますます進み、電源回路を構成する電源ＩＣは多チャンネル化及び低電圧化が進んでいる。また、バッテリーの長寿命化を図るために、電源回路の低消費電力化が必要となっている。
【０００２】
【従来の技術】
従来の携帯電話機用電源回路の一例を図９に従って説明する。ＤＣ−ＤＣコンバータ１は、制御部２の動作により、ＰチャネルＭＯＳトランジスタＴr1がスイッチング動作を繰り返すと、インダクタ３、容量４及びフライバックダイオード５の動作により、バッテリー６から供給される電源電圧Ｖｐを降圧した出力電圧Ｖo1を出力する。
【０００３】
ＤＣ−ＤＣコンバータの出力電圧Ｖo1は、ＬＤＯ(Low Drop Out)レギュレータ７に電源として入力される。ＬＤＯレギュレータ７は、比較器８の出力信号に基づいてＰチャネルＭＯＳトランジスタＴr2をオンさせて、入力電圧Ｖo1を降圧した出力電圧Ｖo2及び出力電流Ｉo2を負荷回路に出力する。
【０００４】
出力電圧Ｖo2は、抵抗Ｒ１，Ｒ２で分圧されて比較器８に入力される。そして、出力電圧Ｖo2が上昇すると、比較器８の出力電圧が上昇してトランジスタＴr2の出力電流が減少し、出力電圧Ｖo2が低下すると、比較器８の出力電圧が低下してトランジスタＴr2の出力電流が増大する。従って、出力電圧Ｖo2は抵抗Ｒ１，Ｒ２で設定される所定電圧に維持される。
【０００５】
前記制御部２及び比較器８にはコントロール信号ＣＮＴが入力される。このコントロール信号ＣＮＴは、出力電圧Ｖo1，Ｖo2が供給される負荷回路が待機状態となるとき例えばＬレベルとなる。そして、そのコントロール信号ＣＮＴにより制御部２及び比較器８が不活性化されてトランジスタＴr1，Ｔr2がオフされ、出力電圧Ｖo1，Ｖo2の出力が停止される。
【０００６】
上記のような電源回路における動作開始時の出力電圧Ｖo2の立ち上がり特性を図５に従って説明する。
バッテリーから電源Ｖｐの供給が開始されると、ＤＣ−ＤＣコンバータ１に供給される電源電圧Ｖｐが上昇するとともに、コントロール信号ＣＮＴの電圧レベルが電源電圧Ｖｐに同期して上昇する。
【０００７】
このとき、ＤＣ−ＤＣコンバータ１では、電源電圧Ｖｐが所定電圧Ｖ１に達するまで、制御部２の動作は停止しており、トランジスタＴr1はオフ状態に維持される。従って、電源電圧Ｖｐが所定電圧Ｖ１に達するまでＤＣ−ＤＣコンバータの出力電圧Ｖo1は上昇しない。
【０００８】
電源電圧Ｖｐが所定電圧Ｖ１に達すると、制御部２が動作を開始し、トランジスタＴr1のスイッチング動作が開始される。このとき、出力電圧Ｖo1の急激な上昇による不具合を防止するために、トランジスタＴr1のオン時間は徐々に長くなるように制御され、出力電圧Ｖo1は緩やかに立ち上げられる。
【０００９】
出力電圧Ｖo1が所定電圧Ｖ２に達すると、ＬＤＯレギュレータ７の比較器８が動作を開始し、出力電圧Ｖo2を出力する。
【００１０】
【発明が解決しようとする課題】
上記のような電源回路では、Ｈレベルのコントロール信号ＣＮＴに基づいて、制御部２が動作を開始すると、その制御部２で消費電流Ｉ１が消費され、比較器８が動作を開始すると、その比較器８で消費電流Ｉ２が消費される。
【００１１】
この消費電流Ｉ１，Ｉ２は、コントロール信号ＣＮＴがＨレベルとなって、ＤＣ−ＤＣコンバータ１及びＬＤＯレギュレータ７から出力電圧Ｖo1，Ｖo2が出力されている状態では、一定の電流が消費される。従って、図５に示すように、ＬＤＯレギュレータ７が負荷回路に供給する負荷電流Ｉo2の大きさに関わらず、制御部２及び比較器８の総消費電流Ｉccは一定となる。
【００１２】
この結果、ＬＤＯレギュレータ７の負荷電流Ｉo2が小さくなるほど、ＤＣ−ＤＣコンバータ１及びＬＤＯレギュレータ７での消費電力の割合が増えて、効率が低下するという問題点がある。
【００１３】
また、電源Ｖｐの投入時に、ＤＣ−ＤＣコンバータ１の出力電圧Ｖo1が徐々に立ち上げられることにより、電源Ｖｐの投入開始からＬＤＯレギュレータ７の出力電圧Ｖo2が所定レベルまで上昇するまでに、所要の遅れ時間ｔ１を要する。
【００１４】
従って、電源投入時にＬＤＯレギュレータ７の出力電圧Ｖo2の立ち上がりが遅いという問題点がある。
また、電源Ｖｐが投入されている状態で、コントロール信号ＣＮＴがＬレベルとなると、ＤＣ−ＤＣコンバータ１及びＬＤＯレギュレータ７において、トランジスタＴr1，Ｔr2がオフされ、出力電圧Ｖo1，Ｖo2レベルが低下する。
【００１５】
そして、この状態からコントロール信号ＣＮＴが再度Ｈレベルに立ち上げられると、ＤＣ−ＤＣコンバータ１の出力電圧Ｖo1は徐々に立ち上げられることにより、出力電圧Ｖo1の立ち上がりの開始から、ＬＤＯレギュレータ７の出力電圧Ｖo2が所定レベルまで上昇するまでに、電源投入時と同様な遅れ時間ｔ３を要する。
【００１６】
この発明の目的は、消費電力を低減し、かつ出力電圧の立ち上がりを高速化し得る電源回路を提供することにある。
【００１７】
【課題を解決するための手段】
図１は請求項１の原理説明図である。すなわち、電圧生成部２３は、出力トランジスタＴr1のスイッチング動作に基づいて、電源電圧Ｖｐと異なる直流電圧Ｖo1を生成し、制御部１４は前記出力トランジスタＴr1のスイッチング動作を制御する。電流検出部２４は前記電圧生成部２３から出力される負荷電流を検出し、停止制御部２５は前記負荷電流が所定値以下のとき、前記電流検出部２４の第１検出信号Ｖｄに基づいて前記出力トランジスタＴr1をオン状態に維持するとともに、前記制御部１４の動作を停止（電流源の不活性化）させる。前記制御部１４は、コントロール信号に基づいて、前記出力トランジスタＴr1と並列に動作する補助トランジスタと、前記直流電圧Ｖo1が所定レベル以下となったとき第２検出信号を出力する出力電圧検出回路と、前記第２検出信号に基づいて、前記出力トランジスタＴr1をオフさせるゲート制御部とを備える。前記補助トランジスタは、前記第２検出信号に基づいて、前記出力トランジスタＴr1のオフ動作時にオンして、前記直流電圧Ｖo1を出力する。
【００１８】
また、図２に示す電源回路は、出力トランジスタＴr1のスイッチング動作に基づいて、電源電圧Ｖｐを降圧した降圧電圧Ｖo1を生成する降圧電圧生成部と、前記出力トランジスタＴr1のスイッチング動作を制御する制御部１４とを備えたＤＣ−ＤＣコンバータ１１と、前記降圧電圧Ｖo1を電源として、直流電圧Ｖo2を出力するＬＤＯレギュレータ１２とを備える。負荷電流検出部２６で前記ＬＤＯレギュレータ１２から出力される負荷電流が検出され、前記負荷電流が所定値以下のとき、制御部１４により前記負荷電流検出部２６の第１検出信号Ｖｄに基づいて前記出力トランジスタＴr1がオン状態に維持されて、前記制御部１４の動作が停止（電流源の不活性化）される。前記制御部１４は、前記ＬＤＯレギュレータ１２の出力トランジスタＴr２をオフさせるコントロール信号ＣＮＴに基づいて、前記ＤＣ−ＤＣコンバータ１１の出力トランジスタＴr1と並列に動作する補助トランジスタと、前記降圧電圧Ｖo1が所定レベル以下となったとき第２検出信号を出力する出力電圧検出回路と、前記第２検出信号に基づいて、前記ＤＣ−ＤＣコンバータ１１の出力トランジスタＴr1をオフさせるゲート制御部とを備える。前記補助トランジスタは、前記第２検出信号に基づいて、前記ＤＣ−ＤＣコンバータ１１の出力トランジスタＴr1のオフ動作時にオンして、前記降圧電圧Ｖo1を出力する。
【００１９】
【発明の実施の形態】
（第一の実施の形態）
図２は、この発明を具体化した電源回路の第一の実施の形態を示す。この電源回路は、ＤＣ−ＤＣコンバータ１１と、ＬＤＯレギュレータ１２とから構成される。
【００２０】
前記ＤＣ−ＤＣコンバータ１１は、制御部１４と、外付け素子とから構成される。外付け素子で構成される出力トランジスタＴr1、インダクタ３、容量４及びフライバックダイオード５は、前記従来例と同様な構成である。
【００２１】
そして、ＤＣ−ＤＣコンバータ１１の出力電圧Ｖo1は、ＬＤＯレギュレータ１２に電源として供給される。
前記ＬＤＯレギュレータ１２の比較器８、出力トランジスタＴr2、抵抗Ｒ１，Ｒ２の構成は、前記従来例と同様である。そして、トランジスタＴr2のドレイン電圧が出力電圧Ｖo2として出力される。
【００２２】
なお、出力端子とグランドＧＮＤとの間に接続される容量Ｃ２は外付け素子であり、出力電圧Ｖo2を平滑するように動作する。
前記ＬＤＯレギュレータ１２は、該ＬＤＯレギュレータ１２から負荷回路に出力される負荷電流Ｉo2を検出する負荷電流検出器２６を備えている。前記負荷電流検出器２６は、前記負荷電流Ｉo2の電流値に基づく検出信号を前記制御部１４に出力する。
【００２３】
前記ＬＤＯレギュレータ１２の比較器８には、待機時にＬレベルとなるコントロール信号ＣＮＴが入力される。そして、コントロール信号ＣＮＴがＬレベルとなると、トランジスタＴr2がオフされて、出力電圧Ｖo2がグランドＧＮＤレベルとなる。
【００２４】
前記負荷電流検出器２６の具体的構成を図３に従って説明する。前記比較器８の出力信号は、ＰチャネルＭＯＳトランジスタＴr3のゲートに入力され、同トランジスタＴr3のソースには前記電源Ｖo1が供給され、ドレインは抵抗Ｒ３を介してグランドＧＮＤに接続されている。
【００２５】
従って、トランジスタＴr3のゲートはトランジスタＴr2のゲートと同電位となるため、トランジスタＴr2，Ｔr3はカレントミラー動作を行う。
前記トランジスタＴr3のドレイン電位Ｖｄは、負荷電流Ｉo2が増大したとき上昇し、減少したとき低下するため、負荷電流Ｉo2の検出信号となる。そして、ドレイン電位Ｖｄが比較器１３ａ，１３ｂに入力されるとともに、前記ＤＣ−ＤＣコンバータ１１に入力される。
【００２６】
前記比較器１３ａは、ドレイン電位Ｖｄと基準電圧Ｖr1とを比較し、その比較結果を出力信号ｃｍ１としてＤＣ−ＤＣコンバータ１１に出力する。前記比較器１３ｂは、ドレイン電位Ｖｄと基準電圧Ｖr2とを比較し、その比較結果を出力信号ｃｍ２としてＤＣ−ＤＣコンバータ１１に出力する。前記基準電圧Ｖr1は、基準電圧Ｖr2より高い電圧に設定されている。
【００２７】
前記ＤＣ−ＤＣコンバータ１１の具体的構成を図４に従って説明する。
前記制御部１４は、前記ＬＤＯレギュレータ１２の外付け素子を除く部分及び前記比較器１３ａ，１３ｂとともに、１チップの半導体素子として構成される。
【００２８】
前記制御部１４は、出力電圧Ｖo1が誤差検出用増幅器１５に入力され、誤差検出用増幅器１５の出力信号がＰＷＭ比較器１６に入力される。前記誤差検出用増幅器１５の入出力端子間には、外付け素子で構成される位相補償用の容量Ｃ１及び抵抗Ｒ４が直列に接続される。なお、容量Ｃ１と抵抗Ｒ４の接続は、逆であってもよい。
【００２９】
前記ＰＷＭ比較器１６は、発振器１７から出力される所定周波数の三角波またはのこぎり波ＣＴと、誤差検出用増幅器１５から出力される直流電圧ＦＢとを比較する。そして、ＰＷＭ比較器１６は、誤差検出用増幅器１５から出力される直流電圧ＦＢレベルに基づいてデューティが変化する所定周波数のパルス信号ＳＧ１をＰＦＭ制御部１８に出力する。
【００３０】
前記ＰＦＭ制御部１８には、前記比較器１３ａ，１３ｂの出力信号ｃｍ１，ｃｍ２が入力され、その出力信号ｃｍ１，ｃｍ２に基づいて、ＰＷＭ比較器１６から入力されるパルス信号ＳＧ１の周波数を制御してＡＮＤ回路１９に出力する。
【００３１】
すなわち、ＬＤＯレギュレータ１２の負荷電流が変動して、前記ドレイン電圧Ｖｄが上昇あるいは下降するとき、比較器１３ａ，１３ｂの出力信号の組み合わせは３段階に変化し、比較器１３ａ，１３ｂの出力信号の組み合わせに基づいて、ＰＦＭ制御部１８は入力されるパルス信号ＳＧ１の周波数を３段階に制御して出力する。
【００３２】
そして、ＰＦＭ制御部１８はドレイン電圧Ｖｄの上昇にともなって、周波数を高くするように制御する。
前記ＬＤＯレギュレータ１２のドレイン電圧Ｖｄは、ＤＣ−ＤＣコンバータ１１の比較器２０のプラス側入力端子に入力され、その比較器２０のマイナス側入力端子には、基準電圧Ｖr3が入力される。基準電圧Ｖr3は、基準電圧Ｖr2より低電圧である。
【００３３】
そして、比較器２０はドレイン電圧Ｖｄが基準電圧Ｖr3より低くなると、Ｌレベルの出力信号を前記ＡＮＤ回路１９に出力し、ドレイン電圧Ｖｄが基準電圧Ｖr3より高くなると、Ｈレベルの出力信号をＡＮＤ回路１９に出力する。
【００３４】
前記ＡＮＤ回路１９の出力信号は、前記トランジスタＴr1のゲートに入力される。
前記比較器２０の出力信号は、スイッチ回路２１に入力される。スイッチ回路２１は、Ｌレベルの入力信号に基づいて、ＮＰＮトランジスタＴr4のベースをグランドＧＮＤに接続し、Ｈレベルの入力信号に基づいて、前記トランジスタＴr4のベースに基準電圧Ｖr4を供給する。
【００３５】
前記トランジスタＴr4のコレクタには、電源Ｖｐから電流源回路２２ａを介してコレクタ電流が供給され、エミッタは抵抗Ｒ５を介してグランドＧＮＤに接続される。
【００３６】
そして、前記トランジスタＴr4のベースに基準電圧Ｖr4が供給されると、トランジスタＴr4がオンされて、電流源回路２２ａからコレクタ電流が供給される。また、前記トランジスタＴr4のベースがグランドＧＮＤに接続されると、トランジスタＴr4がオフされる。
【００３７】
前記誤差検出用増幅器１５、ＰＷＭ比較器１６及び発振器１７には、電源Ｖｐからそれぞれ電流源回路２２ｂ〜２２ｄを介して動作電流が供給される。
前記電流源回路２２ａは、制御信号ＣＳを各電流源回路２２ｂ〜２２ｄに出力する。そして、電流源回路２２ａがトランジスタＴr4にコレクタ電流を供給するとき、電流源回路２２ａから出力される制御信号ＣＳにより、各電流源回路２２ｂ〜２２ｄが活性化される。
【００３８】
次に、上記のように構成された電源回路の動作を説明する。
電源投入時には、ＬＤＯレギュレータ１２のドレイン電圧Ｖｄは、グランドＧＮＤレベルである。すると、ＤＣ−ＤＣコンバータ１１の比較器２０の出力信号はＬレベルとなり、ＡＮＤ回路１９の出力信号はＬレベルとなる。
【００３９】
従って、電源投入時にはトランジスタＴr1はオン状態に維持され、図５に示すように、ＤＣ−ＤＣコンバータ１１の出力電圧Ｖo1は電源Ｖｐの立ち上がり開始から僅かに遅れてまず急峻に立ち上がり、次いで電源Ｖｐの立ち上がりとほぼ同じ傾きで同時に電源Ｖｐレベルまで立ち上がる。
【００４０】
次いで、ＤＣ−ＤＣコンバータ１１の出力電圧Ｖo1が所定電圧Ｖ２まで上昇すると、ＬＤＯレギュレータが動作を開始し、トランジスタＴr2がオンされて、出力電圧Ｖo2が出力される。
【００４１】
このとき、トランジスタＴr2とカレントミラー動作するトランジスタＴr3の動作により、ドレイン電圧Ｖｄが上昇する。そして、ドレイン電圧Ｖｄが基準電圧Ｖr3より高くなると、比較器２０の出力信号はＨレベルとなる。
【００４２】
すると、ＡＮＤ回路１９はＰＦＭ制御部１８の出力信号をトランジスタＴr1のゲートに出力し、トランジスタＴr1のスイッチング動作が開始される。この結果、出力電圧Ｖo1はその電圧レベルが電源Ｖｐレベルから徐々に低下した後、所定レベルに収束する。
【００４３】
ＬＤＯレギュレータ１２から負荷回路に出力される負荷電流Ｉo2が小さくなると、トランジスタＴr2のドレイン電流が減少し、同様にトランジスタＴr3のドレイン電流も減少する。
【００４４】
すると、トランジスタＴr3のドレイン電圧Ｖｄが低下して基準電圧Ｖr3より低くなると、比較器２０の出力信号がＬレベルとなる。比較器２０の出力信号がＬレベルとなると、ＡＮＤ回路１９の出力信号はＬレベルとなって、トランジスタＴr1はオン状態に維持される。
【００４５】
また、スイッチ回路２１が切替えられてトランジスタＴr4のベースはグランドＧＮＤに接続され、トランジスタＴr4がオフされる。すると、電流源回路２２ａから出力される制御信号ＣＳにより、各電流源回路２２ｂ〜２２ｄが不活性化され、誤差検出用増幅器１５、ＰＷＭ比較器１６及び発振器１７への動作電流の供給が遮断される。
【００４６】
従って、誤差検出用増幅器１５、ＰＷＭ比較器１６及び発振器１７での消費電力は０となる。
また、ＬＤＯレギュレータ１２から出力される負荷電流Ｉo2が増大すれば、比較器２０の出力信号はＨレベルとなり、誤差検出用増幅器１５、ＰＷＭ比較器１６及び発振器１７が活性化されて、トランジスタＴr1がスイッチング動作する状態に復帰する。
【００４７】
上記のような制御部１４の動作を図６及び図７に従って説明すると、ＬＤＯレギュレータ１２から出力される負荷電流Ｉo2が減少して、ドレイン電圧Ｖｄが基準電圧Ｖr3より低レベルであるとき、トランジスタＴr1はオン状態に固定される。
【００４８】
負荷電流Ｉo2が増大して、ドレイン電圧Ｖｄが基準電圧Ｖr3より高く、かつ基準電圧Ｖr2より低い場合には、比較器２０の出力信号はＨレベルとなるため、ＡＮＤ回路１９はＰＦＭ制御部１８の出力信号をトランジスタＴr1のゲートに出力する状態となる。
【００４９】
また、比較器１３ａ，１３ｂの出力信号ｃｍ１，ｃｍ２はともにＬレベルとなり、ＰＦＭ制御部１８ではＰＷＭ比較器１６の出力信号ＳＧ１の１／４の周波数の信号ＳＧ２が生成され、その信号ＳＧ２に基づいて出力信号ＳＧ３が生成される。
【００５０】
負荷電流Ｉo2がさらに増大して、ドレイン電圧Ｖｄが基準電圧Ｖr2より高く、かつ基準電圧Ｖr1より低い場合には、比較器２０の出力信号はＨレベルとなり、ＡＮＤ回路１９はＰＦＭ制御部１８の出力信号をトランジスタＴr1のゲートに出力する。
【００５１】
また、比較器１３ａ，１３ｂの出力信号ｃｍ１はＬレベル、ｃｍ２はＨレベルとなり、ＰＦＭ制御部１８ではＰＷＭ比較器１６の出力信号ＳＧ１の１／２の周波数の信号ＳＧ４が生成され、その信号ＳＧ４に基づいて出力信号ＳＧ５が生成される。
【００５２】
従って、ドレイン電圧ＶｄがＶr3＜Ｖｄ＜Ｖr1の範囲では、トランジスタＴr1のスイッチング動作は、ＰＦＭ制御部１８により制御される領域となる。
負荷電流Ｉo2がさらに増大して、ドレイン電圧Ｖｄが基準電圧Ｖr1より高くなると、比較器２０の出力信号はＨレベルとなり、ＡＮＤ回路１９はＰＦＭ制御部１８の出力信号をトランジスタＴr1のゲートに出力する。
【００５３】
また、比較器１３ａ，１３ｂの出力信号ｃｍ１，ｃｍ２はともにＨレベルとなり、ＰＦＭ制御部１８ではＰＷＭ比較器１６の出力信号ＳＧ１を反転させた出力信号ＳＧ６が生成される。
【００５４】
従って、ドレイン電圧Ｖｄが基準電圧Ｖr1より高くなると、トランジスタＴr1のスイッチング動作は、ＰＷＭ比較器１６により制御される領域となる。
上記のように構成された電源回路では、次に示す作用効果を得ることができる。
（１）電源Ｖｐの投入時に、ＤＣ−ＤＣコンバータ１１の出力トランジスタＴr1をオン状態に維持して、出力電圧Ｖo1を電源Ｖｐの立ち上がりとほぼ同時に立ち上げることができる。従って、図５に示すように、電源Ｖｐの立ち上がりから、ＬＤＯレギュレータ１２の出力電圧Ｖo2が所定電圧に達するまでの遅れ時間ｔ２を短縮することができる。この結果、電源Ｖｐの投入時のＬＤＯレギュレータ１２の出力電圧Ｖo2の立ち上がりを高速化することができる。
（２）図５に示すように、ＬＤＯレギュレータ１２から出力される負荷電流Ｉo2が減少するとき、ＤＣ−ＤＣコンバータ１１の出力トランジスタＴr1をオン状態に維持して、出力電圧Ｖo1を供給しながら（このとき、Ｖo1はＶｐに近づく）、ＤＣ−ＤＣコンバータ１１の制御部１４の動作を停止させることができる。このとき、電源回路の消費電流は、比較器８の消費電流Ｉ２のみとなるため、この電源回路の消費電流Ｉｃｃを低減することができる。
（３）コントロール信号ＣＮＴによりＬＤＯレギュレータ１２の動作をオフさせれば、ＤＣ−ＤＣコンバータ１１の制御部１４の動作を停止させながら、ＬＤＯレギュレータ１２に電源Ｖo1を供給することができる。そして、図５に示すように、一定の電源電圧Ｖｐが供給されている状態で、ＬＤＯレギュレータ１２がオフ状態からオン状態に移行するとき、ＬＤＯレギュレータ１２に電源Ｖo1が常時供給されているので、コントロール信号ＣＮＴの立ち上がりから出力電圧Ｖo2が立ち上がるまでの遅れ時間ｔ４を短縮して、出力電圧Ｖo2の立ち上がりを高速化することができる。
（第二の実施の形態）
図８は、第二の実施の形態を示す。この実施の形態は、第一の実施の形態の構成を一部変更したＤＣ−ＤＣコンバータ１１と、第一の実施の形態と同様なＬＤＯレギュレータ１２とで構成される。
【００５５】
すなわち、ＰＦＭ制御部１８の出力信号は、ＮＡＮＤ回路２７ａ，２７ｂを介してトランジスタＴr1のゲートに入力される。前記ＮＡＮＤ回路２７ａには前記比較器２０の出力信号が入力される。
【００５６】
出力電圧検出回路２８には出力電圧Ｖo1が入力される。そして、出力電圧検出回路２８は出力電圧Ｖo1がグランドＧＮＤレベル近傍の所定レベル以下まで低下したとき、Ｌレベルの出力信号ＣＳ２を前記ＮＡＮＤ回路２７ｂ及びＡＮＤ回路２９に出力する。
【００５７】
前記ＡＮＤ回路２９には前記コントロール信号ＣＮＴが入力され、そのＡＮＤ回路２９の出力信号はＰチャネルＭＯＳトランジスタＴr5のゲートに入力される。
【００５８】
前記トランジスタＴr5は、制御部１４と同一チップ内に形成されて、前記トランジスタＴr1に比してオン抵抗の大きいトランジスタで形成され、そのソースに電源Ｖｐが供給されるとともに、ドレインは前記出力電圧Ｖo1の出力端子に接続される。
【００５９】
ＤＣ−ＤＣコンバー１１の上記以外の構成は、前記第一の実施の形態と同様である。
上記のように構成された電源回路では、ＤＣ−ＤＣコンバータ１１の出力電圧Ｖo1が供給される負荷回路において、何らかの不具合により過負荷状態が発生してトランジスタＴr1に過電流が流れ、出力電圧Ｖo1の電圧レベルが低下するとき、出力電圧検出回路２８がＬレベルの出力信号ＣＳ２を出力する。
【００６０】
すると、ＮＡＮＤ回路２７ａの出力信号に関わらず、ＮＡＮＤ回路２７ｂの出力信号はＨレベルとなってトランジスタＴr1がオフされる。従って、過電流によるトランジスタＴr1の破損を未然に防止することができる。
【００６１】
このとき、出力電圧検出回路２８のＬレベルの出力信号ＣＳ２により、ＡＮＤ回路２９の出力信号はＬレベルとなり、トランジスタＴr5が高抵抗でオンされて、トランジスタＴr5から負荷回路に負荷電流が供給される。従って、トランジスタＴr5はトランジスタＴr1の補助トランジスタとして動作する。
【００６２】
次いで、出力電圧Ｖo1が上昇して、出力電圧検出回路２８の出力信号ＣＳ２がＨレベルとなれば、トランジスタＴr1が再びオンされて通常状態に復帰する。
また、電源Ｖｐの投入時には、電源Ｖｐと同期して立ち上がるコントロール信号ＣＮＴがＡＮＤ回路２９でＬレベルと判定される間は、トランジスタＴr5がオンされる。
【００６３】
このとき、トランジスタＴr1も並行してオンされているので、出力電圧Ｖo1は電源ＶＰレベルまで速やかに引き上げられる。そして、出力電圧Ｖo1の立ち上がり速度の高速化により、ＬＤＯレギュレータ１２の立ち上がり速度が高速化される。
【００６４】
また、コントロール信号ＣＮＴがＬレベルとなって、ＬＤＯレギュレータ１２の出力電圧Ｖo2が低下するとき、ＤＣ−ＤＣコンバータ１１ではトランジスタＴr1がオン状態に維持されるとともに、トランジスタＴr5が並行してオンされる。従って、出力電圧Ｖo1は電源ＶＰレベルまで速やかに引き上げられる。
【００６５】
上記のように構成された電源回路では、前記第一の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
（１）過負荷時にトランジスタＴr1を保護するために形成されたトランジスタＴr5を使用して、電源Ｖｐの投入時にＤＣ−ＤＣコンバータ１１の出力電圧Ｖo1の立ち上がりを前記第一の実施の形態に比してさらに高速化することができる。
（２）コントロール信号ＣＮＴをＬレベルに立ち下げて、ＬＤＯレギュレータ１２の動作を停止させるとき、ＤＣ−ＤＣコンバータ１１の出力電圧Ｖo1を電源Ｖｐレベルまで速やかに引き上げることができる。
【００６６】
上記各実施の形態は、次に示すように変更することもできる。
・電流源回路２２ａから出力される制御信号ＣＳにより、電流源回路２２ｂ〜２２ｄを不活性化することに代えて、誤差検出用増幅器１５、ＰＷＭ比較器１６及び発振器１７とグランドＧＮＤとの接続を遮断する構成してもよい。
・基準電圧Ｖr1〜Ｖr3は、抵抗Ｒ３を分割して、ドレイン電圧を抵抗分割した電圧を供給するようにしてもよい。
・ＰＦＭ制御とＰＷＭ制御とを切換えてトランジスタＴr1のスイッチング周波数を変化させる構成に代えて、発振器１７の出力周波数を変化させる構成としてもよい。
【００６７】
【発明の効果】
以上詳述したように、この発明は消費電力の低減及び電源投入時の出力電圧の立ち上がりを高速化し得るＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【図１】  本発明の原理説明図である。
【図２】  電源回路を示す概要図である。
【図３】  負荷電流検出器及びＬＤＯレギュレータを示す回路図である。
【図４】  ＤＣ−ＤＣコンバータの第一の実施の形態を示す回路図である。
【図５】  従来例及び第一の実施の形態の動作を示す波形図である。
【図６】  ＰＷＭ比較器及びＰＦＭ制御部の動作を示す波形図である。
【図７】  ＰＷＭ比較器及びＰＦＭ制御部の動作を示す説明図である。
【図８】  ＤＣ−ＤＣコンバータの第二の実施の形態を示す回路図である。
【図９】  従来例を示す回路図である。
【符号の説明】
１４      制御部
２３      電圧生成部
２４      電流検出部
２５      停止制御部
Ｔr1      出力トランジスタ
Ｖo1      直流電圧
Ｖｐ      電源電圧
Ｖｄ      検出信号
【図１】
0003872331.tif 000002
【図２】
0003872331.tif 000003
【図３】
0003872331.tif 000004
【図４】
0003872331.tif 000005
【図５】
0003872331.tif 000006
【図６】
0003872331.tif 000007
【図７】
0003872331.tif 000008
【図８】
0003872331.tif 000009
【図９】
0003872331.tif 000010