(57)【要約】【課題】各移相器の移相量を切り替える際の過渡応答特性の差異を吸収して、高周波出力における不要な変動を抑制することができるＡＰＡＡ制御回路を得ること。【解決手段】ＡＰＡＡを構成するアンテナ素子の高周波出力を制御するＡＰＡＡ制御回路は、複数の移相器／減衰器１２１，１２２，…，１２ｎを搭載した移相器／減衰器群１０と、移相器／減衰器群１０を構成する移相器の移相量および減衰器の減衰量のうちの少なくとも一つを制御する際に、移相器／減衰器ごとに当該移相器／減衰器の過渡応答特性の差異に応じたタイミングの制御信号Ｃ１，Ｃ２，…，Ｃｎを生成する制御回路部１４と、を備えた。【選択図】図１
2016219918.tif 000002
【特許請求の範囲】
【請求項１】
アクティブフェーズドアレーアンテナを構成するアンテナ素子の高周波出力を制御するアクティブフェーズドアレーアンテナの制御回路であって、
前記制御回路は、
複数の移相器を搭載した移相器群と、
前記移相器群を構成する各移相器の移相量を制御する際に、前記移相器ごとに当該移相器の過渡応答特性の差異に応じたタイミングの制御信号を生成する制御回路部と、
を備えたことを特徴とするアクティブフェーズドアレーアンテナの制御回路。
【請求項２】
アクティブフェーズドアレーアンテナを構成するアンテナ素子の高周波出力を制御するアクティブフェーズドアレーアンテナの制御回路であって、
前記制御回路は、
複数の移相器を搭載した減衰器群と、
前記減衰器群を構成する各減衰器の移相量を制御する際に、前記減衰器ごとに当該減衰器の過渡応答特性の差異に応じたタイミングの制御信号を生成する制御回路部と、
を備えたことを特徴とするアクティブフェーズドアレーアンテナの制御回路。
【請求項３】
前記制御回路部は、前記高周波出力を切り替える信号の立ち下がり時および立ち上がり時において、前記制御信号の出力タイミングを前記立ち下がり時と前記立ち上がり時とで異ならせることができるように構成されていることを特徴とする請求項１または２に記載のアクティブフェーズドアレーアンテナの制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブフェーズドアレーアンテナ（Active  Phased  Array  Antenna）を構成するアンテナ素子の高周波出力を制御するアクティブフェーズドアレーアンテナの制御回路に関する。
【背景技術】
【０００２】
アクティブフェーズドアレーアンテナ（以下「ＡＰＡＡ」と略記する）は、高周波信号を連続送信する、例えば放送衛星、通信衛星などに搭載される。ＡＰＡＡの高周波出力を制御する制御回路（以下「ＡＰＡＡ制御回路」と称する）には、通常、複数の移相器を搭載した移相器群、移相器群を制御するための制御信号を生成する制御回路が設けられる。なお、移相器群を構成する移相器の数は、要求される移相量の精度によって決定される。移相器群は、モノリシックマイクロ波集積回路（Monolithic  Microwave  Integrated  Circuit：ＭＭＩＣ）として構成され、移相器群を制御する制御回路は、プログラマブルロジックデバイス（Programmable  Logic  Device：ＰＬＤ)を用いて構成するのが一般的である。また、移相器に代えて、もしくは移相器に加えて減衰器が用いられることもある。すなわち、移相器と減衰器の何れか、もしくはその両方が用いられることがある。
【０００３】
下記特許文献１には、アンテナ素子ごとに移相器が設けられ、複数の移相器に同一の送受信切り替え信号を分配する構成のフェーズドアレーアンテナが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−１８３６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示される構成は、上述のように複数の移相器に同一の送受信切り替え信号を分配する構成である。このため、各移相器の移相量を切り替える際、移相器それぞれの過渡応答時間の差異によって、各移相器が同時には切り替わらず、高周波出力において不要な変動が発生する場合がある、という問題点があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、各移相器の移相量を切り替える際の過渡応答特性の差異を吸収して、高周波出力における不要な変動を抑制することができるＡＰＡＡ制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、アクティブフェーズドアレーアンテナを構成するアンテナ素子の高周波出力を制御するアクティブフェーズドアレーアンテナの制御回路であって、前記制御回路は、複数の移相器を搭載した移相器群と、前記移相器群を構成する各移相器の移相量を制御する際に、前記移相器ごとに当該移相器の過渡応答特性の差異に応じたタイミングの制御信号を生成する制御回路部と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、各移相器の移相量を切り替える際の過渡応答特性の差異を吸収して、高周波出力における不要な変動を抑制することができる、という効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】実施の形態に係るＡＰＡＡ制御回路の構成を示す機能ブロック図
【図２】実施の形態に係るＡＰＡＡ制御回路の動作説明に使用するタイムチャート
【図３】図１に示す遅延制御回路を有さない場合の動作を比較例として示すタイムチャート
【図４】図１に示す遅延制御回路の詳細構成を示す機能ブロック図
【発明を実施するための形態】
【００１０】
以下に、本発明の実施の形態に係るＡＰＡＡ制御回路を図面に基づいて詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
【００１１】
図１は、本実施の形態に係るＡＰＡＡ制御回路１００の構成を示す機能ブロック図である。ＡＰＡＡ制御回路１００は、ＡＰＡＡを構成する図示しないアンテナ素子の高周波出力を制御する制御回路である。本実施の形態に係るＡＰＡＡ制御回路１００は、図１に示すように、複数の移相器もしくは減衰器（以下「移相器／減衰器」と表記）１２１，１２２，…，１２ｎ（図１では、「Ａ１」，「Ａ２」，…，「Ａｎ」と表記）を搭載した移相器群もしくは減衰器群（以下「移相器／減衰器群」と表記）１０と、移相器／減衰器群１０の移相器／減衰器１２１，１２２，…，１２ｎのそれぞれを制御するための制御信号Ｃ１，Ｃ２，…，Ｃｎを生成する制御回路部１４と、を備えている。
【００１２】
移相器／減衰器群１０は、ｎ個の移相器／減衰器１２１，１２２，…，１２ｎが、例えばＭＭＩＣとして構成される。
【００１３】
制御回路部１４は、例えばＰＬＤを用いて構成される。制御回路部１４の出力端には、移相器／減衰器群１０に設けられる移相器もしくは減衰器の数（図１では「ｎ個」）に対応して、ｎ個の遅延制御回路１６１，１６２，…，１６ｎ（図１では「Ｃ」と表記、総称する場合には「遅延制御回路１６」と表記）が設けられている。この構成により、遅延制御回路１６１，１６２，…，１６ｎの各出力が、制御回路部１４からの出力信号、すなわち、制御信号Ｃ１，Ｃ２，…，Ｃｎとして移相器／減衰器群１０に入力される。
【００１４】
制御回路部１４には、移相量／減衰量設定値４０および切り替え信号４２が入力される。移相量／減衰量設定値４０は、移相器／減衰器群１０に設けられる移相器もしくは減衰器に付与される、「移相量の設定値」または「減衰量の設定値」である。
【００１５】
移相器／減衰器群１０には、高周波入力４６（図１では「ＲＦ_ＩＮ」と表記）が入力される。高周波入力４６は、制御信号Ｃ１，Ｃ２，…，Ｃｎに基づき、移相器／減衰器１２１，１２２，…，１２ｎにおいて移相量または減衰量が付与され、移相量または減衰量が付与された高周波出力４８（図１では「ＲＦ_ＯＵＴ」と表記）が、移相器／減衰器群１０から出力される。
【００１６】
つぎに、本実施の形態に係るＡＰＡＡ制御回路１００の動作について、図１から図３の図面を参照して説明する。
【００１７】
図２は、本実施の形態に係るＡＰＡＡ制御回路１００の動作説明に使用するタイムチャートである。図２では、上部側からの各波形にＫ１からＫ９までの符号を付している。波形Ｋ１は高周波入力（ＲＦ_ＩＮ）、波形Ｋ２は切り替え信号の切り替えタイミング、波形Ｋ３は制御回路部１４の遅延制御回路１６ｎから出力される制御信号Ｃｎ、波形Ｋ４は制御回路部１４の遅延制御回路１６２から出力される制御信号Ｃ２、波形Ｋ５は制御回路部１４の遅延制御回路１６１から出力される制御信号Ｃ１、波形Ｋ６は移相器／減衰器１２ｎ（Ａｎ）が「ＯＮ」から「ＯＦＦ」に変わるタイミングおよび「ＯＦＦ」から「ＯＮ」に変わるタイミング（以下「ＯＮ／ＯＦＦタイミング」と称す）、波形Ｋ７は移相器／減衰器１２２（Ａ２）のＯＮ／ＯＦＦタイミング、波形Ｋ８は移相器／減衰器１２１（Ａ１）のＯＮ／ＯＦＦタイミング、波形Ｋ９は高周波出力（ＲＦ_ＯＵＴ）をそれぞれ表している。
【００１８】
また、図３は、遅延制御回路１６を有さない場合の動作を比較例として示すタイムチャートである。図３では、上部側からの各波形にＬ１からＬ９までの符号を付している。波形Ｌ１は高周波入力（ＲＦ_ＩＮ）、波形Ｌ２は切り替え信号の切り替えタイミングを表している。波形Ｌ３〜Ｌ５は、遅延制御回路１６を有さない場合の制御回路部１４の出力波形を表しており、具体的には、波形Ｌ３は移相器／減衰器１２ｎ（Ａｎ）に対する制御信号Ｂｎ、波形Ｌ４は移相器／減衰器１２２（Ａ２）に対する制御信号Ｂ２、波形Ｌ５は移相器／減衰器１２１（Ａ１）に対する制御信号Ｂ１をそれぞれ表している。波形Ｌ６〜Ｌ８は、制御信号Ｂ１〜Ｂｎが移相器／減衰器１２１（Ａ１）〜１２ｎ（Ａｎ）に入力された場合の移相器／減衰器１２１（Ａ１）〜１２ｎ（Ａｎ）におけるＯＮ／ＯＦＦタイミングを表しており、具体的には、波形Ｌ６は移相器／減衰器１２ｎ（Ａｎ）のＯＮ／ＯＦＦタイミング、波形Ｌ７は移相器／減衰器１２２（Ａ２）のＯＮ／ＯＦＦタイミング、波形Ｌ８は移相器／減衰器１２１（Ａ１）のＯＮ／ＯＦＦタイミングをそれぞれ表している。また、波形Ｌ９は高周波出力（ＲＦ_ＯＵＴ）を表している。
【００１９】
図３の高周波出力（ＲＦ_ＯＵＴ）と図２の高周波出力（ＲＦ_ＯＵＴ）とを比較すると、図３の高周波出力（ＲＦ_ＯＵＴ）では、楕円で囲った部分の波形に見られるように、出力波形にリンギング現象が生じているが、図２の高周波出力（ＲＦ_ＯＵＴ）では、このようなリンギング現象は生じていない。すなわち、本実施の形態のＡＰＡＡ制御回路１００では、移相量／減衰量切り替え時の高周波出力の過渡応答特性が改善されていることが理解できる。
【００２０】
移相量／減衰量切り替え時の高周波出力の過渡応答特性が改善されるのは、制御回路部１４に設けた遅延制御回路１６の作用による。遅延制御回路１６１，１６２，…，１６ｎは、切り替え信号を基準に、対応する移相器／減衰器１２１，１２２，…，１２ｎのそれぞれに付与する制御信号の出力タイミングを、移相器／減衰器１２１，１２２，…，１２ｎのそれぞれの過渡応答時間の差異を考慮して設定している。図２の例では、移相器／減衰器１２１，１２２，１２ｎのうちで、立ち上がり特性の良い順序とは逆の順序、すなわち移相器／減衰器１２１、移相器／減衰器１２２、移相器／減衰器１２ｎの順序で制御信号が入力されるように適切な遅延時間が設定されて出力されているので、移相器／減衰器１２１，１２２，１２ｎにおける過渡応答特性の差異を吸収することができ、過渡応答特性が改善された高周波出力を得ることができている。その結果、ＡＰＡＡにおける指向特性の不要な変動を抑制することが可能となる。
【００２１】
図４は、図１に示す遅延制御回路１６の詳細構成を示す機能ブロック図である。まず、遅延制御回路１６には、遅延量設定値５０および切り替え信号４２が入力される。遅延制御回路１６は、複数の遅延器１８が多段に接続され、多段接続された複数の遅延器１８の各段における出力と、切り替え信号４２とが入力される第１のセレクタ２０（図４では「ＳＥＬｘ」と表記）、複数の遅延器１８が多段に接続され、多段接続された複数の遅延器１８の各段における出力と、切り替え信号４２とが入力される第２のセレクタ２４（図４では「ＳＥＬｙ」と表記）、および、第１のセレクタ２０の出力と第２のセレクタ２４の出力とが入力される第３のセレクタ２６（図４では「ＳＥＬｚ」と表記）を有して構成される。
【００２２】
つぎに、遅延制御回路１６の動作について説明する。まず、前述の通り、制御回路部１４には移相量／減衰量設定値４０が入力されるが、移相量／減衰量設定値４０に応じて設定された遅延量設定値５０が遅延制御回路１６に入力される。遅延制御回路１６は、切り替え信号４２の立ち下がり時と立ち上がり時のそれぞれの場合について適切な遅延量を付与する。図４において、立ち下がり時の遅延量は例えば第１のセレクタ２０（ＳＥＬｘ）で設定され、立ち上がり時の遅延量は例えば第２のセレクタ２４（ＳＥＬｙ）で設定される。切り替え信号４２は、第３のセレクタ２６（ＳＥＬｚ）にも入力される。第３のセレクタ２６（ＳＥＬｚ）が切り替え信号４２の立ち下がりを検出した場合には、第１のセレクタ２０（ＳＥＬｘ）の出力が選択され、第１のセレクタ２０（ＳＥＬｘ）にて選択された適切な遅延量が付与された信号が、第３のセレクタ２６（ＳＥＬｚ）から制御信号Ｃ＊（Ｃ１〜Ｃｎ）として出力される。第３のセレクタ２６（ＳＥＬｚ）が切り替え信号４２の立ち上がりを検出した場合には、第２のセレクタ２４（ＳＥＬｙ）の出力が選択され、第２のセレクタ２４（ＳＥＬｙ）にて選択された適切な遅延量が付与された信号が、第３のセレクタ２６（ＳＥＬｚ）から制御信号Ｃ＊（Ｃ１〜Ｃｎ）として出力される。
【００２３】
なお、図４では、切り替え信号４２の立ち下がり時と立ち上がり時とでそれぞれ異なる遅延量が設定可能となるように、第１のセレクタ２０（ＳＥＬｘ）および第２のセレクタ２４（ＳＥＬｙ）という２つのセレクタを設けているが、立ち下がり時の特性と立ち上がり時の特性とに大きな差異がなければ、何れか一方を省略してもよい。この場合、第３のセレクタ２６（ＳＥＬｚ）が不要になることは言うまでもなく、制御回路部１４に付加する遅延制御回路１６の規模を小さくすることができ、付加のためのコストを削減することができる。
【００２４】
また、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００２５】
１０  移相器／減衰器群、１２１，１２２，…，１２ｎ（Ａ１，Ａ２，…，Ａｎ）  移相器／減衰器、１４  制御回路部、１６（１６１，１６２，…，１６ｎ）  遅延制御回路、１８  遅延器、２０  第１のセレクタ（ＳＥＬｘ）、２４  第２のセレクタ（ＳＥＬｙ）、２６  第３のセレクタ（ＳＥＬｚ）、４０  移相量／減衰量設定値、４２  切り替え信号、４６  高周波入力（ＲＦ_ＩＮ）、４８  高周波出力（ＲＦ_ＯＵＴ）、５０  遅延量設定値、１００  ＡＰＡＡ制御回路。
【図１】
2016219918.tif 000003
【図２】
2016219918.tif 000004
【図３】
2016219918.tif 000005
【図４】
2016219918.tif 000006