(57)【要約】      （修正有）【課題】ゲート絶縁膜の絶縁性の低下を抑制する。【解決手段】半導体装置１００は、半導体層３０と、半導体層３０上に設けられ、半導体層３０に接続された第１電極５０と、半導体層３０上に設けられ、半導体層３０に接続され、第１電極５０の横に設けられた第２電極５１と、半導体層３０上に設けられたゲート絶縁膜５３と、第１電極５０と第２電極５１との間に設けられ、ゲート絶縁膜５３を介して半導体層３０上に設けられた第３電極５２と、を備える。ゲート絶縁膜５３は、第１電極５０と第２電極５１との間において半導体層３０側に設けられ、シリコン窒化物を含む第１層５３ａと、第１電極５０と第３電極５２との間及び第２電極５１と第３電極５２との間において第１層５３ａ上に設けられ、シリコン窒化物を含み、第１層５３ａよりも酸素をより多く含む第２層５３ｂと、を有する。【選択図】図１
2016171162.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層上に設けられ、前記半導体層に接続された第１電極と、
前記半導体層上に設けられ、前記半導体層に接続され、前記第１電極の横に設けられた第２電極と、
前記半導体層上に設けられた絶縁膜と、
前記第１電極と前記第２電極との間に設けられ、前記絶縁膜を介して前記半導体層上に設けられた第３電極と、
を備え、
前記絶縁膜は、前記第１電極と前記第２電極との間において前記半導体層側に設けられ、シリコン窒化物を含む第１層と、
前記第１電極と前記第３電極との間および前記第２電極と前記第３電極との間において前記第１層上に設けられ、シリコン窒化物および酸素を含む第２層と、
を有する半導体装置。
【請求項２】
前記第２層に含まれる酸素の濃度は、前記第２層内において、前記第１層の側の方が相対的に低くなっている請求項１記載の半導体装置。
【請求項３】
前記第２層に含まれる酸素の濃度は、前記第１層に向かうほど低くなっている請求項１または２に記載の半導体装置。
【請求項４】
半導体層と、
前記半導体層上に設けられ、前記半導体層に接続された第１電極と、
前記半導体層上に設けられ、前記半導体層に接続され、前記第１電極の横に設けられた第２電極と、
前記半導体層上に設けられ、シリコン窒化物および酸素を含む絶縁膜と、
前記第１電極と前記第２電極との間に設けられ、前記絶縁膜を介して前記半導体層上に設けられた第３電極と、
を備え、
前記絶縁膜は、前記第１電極と前記第３電極との間および前記第２電極と前記第３電極との間において酸素を含み、
前記酸素の濃度は、前記半導体層の側に向かうほど低くなっている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
高電界下における電子移動度の低下が抑制される半導体として、ワイドギャップ半導体がある。例えば、窒化物半導体を用いた半導体装置では、２次元電子ガスによる電子電流をゲート電極の電位で制御できる。ゲート電極と窒化物半導体との間には、ゲート絶縁膜が設けられている。このような半導体装置では、高電圧下で動作を行うために、信頼性の高いゲート絶縁膜が要求される。
【０００３】
しかし、ゲート電極をプラズマによって加工する際に、ゲート絶縁膜がプラズマに晒され、ゲート絶縁膜に欠陥が発生する場合がある。これにより、ゲート絶縁膜の絶縁性が低下する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２０１３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、ゲート絶縁膜の絶縁性の低下が抑制される半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、半導体層と、前記半導体層上に設けられ、前記半導体層に接続された第１電極と、前記半導体層上に設けられ、前記半導体層に接続され、前記第１電極の横に設けられた第２電極と、前記半導体層上に設けられた絶縁膜と、前記第１電極と前記第２電極との間に設けられ、前記絶縁膜を介して前記半導体層上に設けられた第３電極と、を備える。前記絶縁膜は、前記第１電極と前記第２電極との間において前記半導体層側に設けられ、シリコン窒化物を含む第１層と、前記第１電極と前記第３電極との間および前記第２電極と前記第３電極との間において前記第１層上に設けられ、シリコン窒化物を含み、前記第１層よりも酸素をより多く含む第２層と、を有する。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）は、本実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｂ）は、本実施形態に係る半導体装置のゲート電極付近を表す模式的断面図である。図１（ｃ）は、本実施形態に係る半導体装置の要部を表す模式的平面図である。
【図２】図２（ａ）〜図２（ｃ）は、本実施形態に係るゲート電極の製造過程を表す模式的断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。図面には、三次元座標系が導入される場合がある。
【０００９】
図１（ａ）は、本実施形態に係る半導体装置の要部を表す模式的断面図である。図１（ｂ）は、本実施形態に係る半導体装置のゲート電極付近を表す模式的断面図である。図１（ｃ）は、本実施形態に係る半導体装置の要部を表す模式的平面図である。
【００１０】
図１（ａ）は、図１（ｃ）のＡ１−Ａ２線に沿った位置での断面が表されている。図１（ｃ）は、図１（ａ）でのＢ１−Ｂ２線に沿った位置での断面が表されている。また、図１（ｂ）の右には、図１（ｂ）のＡ−Ｂ間における酸素濃度プロファイルが表されている。
【００１１】
本実施形態に係る半導体装置１００として、一例として、ＨＥＭＴ（High Electron Mobility Transistor）が例示されている。本実施形態に係る半導体装置１００は、半導体基板１０と、バッファ層３１と、半導体層３０と、第１電極（以下、例えば、ソース電極５０）と、第２電極（以下、例えば、ドレイン電極５１）と、絶縁膜（以下、例えば、ゲート絶縁膜５３）と、第３電極（以下、例えば、ゲート電極５２）と、を備える。
【００１２】
半導体基板１０は、例えば、シリコン（Ｓｉ）を含む。バッファ層３１は、半導体基板１０上に設けられている。バッファ層３１は、窒化アルミニウムを含む。
【００１３】
半導体層３０は、バッファ層３１上に設けられたキャリア走行層３３と、キャリア走行層３３上に設けられた障壁層３４と、を有する。キャリア走行層３３は、ノンドープの窒化ガリウム（ＧａＮ）、またはノンドープの窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１））を含む。障壁層３４は、ノンドープもしくはｎ形の窒化アルミニウムガリウム（ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））を含む。キャリア走行層３３内のキャリア走行層３３と障壁層３４の界面付近には２次元電子ガス（２ＤＥＧ）が発生している。
【００１４】
ソース電極５０は、半導体層３０上に設けられている。ソース電極５０は、半導体層に接続されている。ソース電極５０は、障壁層３４とオーミック接触をしている。ソース電極５０は、例えば、Ｘ方向に延在している。
【００１５】
ドレイン電極５１は、半導体層３０上に設けられている。ドレイン電極５１は、半導体層３０に接続されている。ドレイン電極５１は、障壁層３４とオーミック接触をしている。ドレイン電極５１は、Ｙ方向において、ソース電極５０の横に設けられている。ドレイン電極５１は、Ｘ方向に延在している。
【００１６】
ゲート電極５２は、ソース電極５０とドレイン電極５１との間に設けられている。ゲート電極５２は、ゲート絶縁膜５３を介して半導体層３０上に設けられている。ゲート電極５２は、例えば、Ｘ方向に延在している。
【００１７】
ゲート絶縁膜５３は、半導体層３０上に設けられている。ゲート絶縁膜５３は、第１層５３ａと、第１層５３ａ上に選択的に設けられた第２層５３ｂと、を有する。第１層５３ａは、シリコン窒化物（ＳｉＮｘ）を含む。第１層５３ａは、ソース電極５０とドレイン電極５１との間において半導体層３０側に設けられている。
【００１８】
第２層５３ｂは、ソース電極５０とゲート電極５２との間およびドレイン電極５１と電極とゲート電極５２との間において、第１層５３ａ上に設けられている。第２層５３ｂは、シリコン窒化物（ＳｉＮｘ）および酸素（Ｏ）を含む。第２層５３ｂには、第１層５３ａよりもより多くの酸素が含まれている。
【００１９】
第２層５３ｂに含まれる酸素の濃度は、第２層５３ｂ内において、ゲート絶縁膜５３の上面５３ｕの側よりも第１層５３ａの側のほうが相対的に低くなっている。例えば、第２層５３ｂに含まれる酸素の濃度は、第１層５３ａに向かうほど低くなっている。また、第２層５３ｂに含まれる酸素の濃度は、半導体層３０の側に向かうほどさらに低くなっている。
【００２０】
なお、第２層５３ｂの酸素濃度と第１層５３ａの酸素濃度との比較は、層内における酸素濃度のピークまたは平均値によって行うことができる。
【００２１】
このほか、半導体装置１００においては、ゲート絶縁膜５３上に保護層６０が設けられている。保護層６０上には、保護層６１が設けられている。保護層６０、６１は、例えば、シリコン酸化物、シリコン窒化物等を含む。
【００２２】
ソース電極５０には、コンタクト電極５４が接続されている。コンタクト電極５４には、フィールドプレート電極５６が接続されている。フィールドプレート電極５６は、保護層６１上に設けられている。
【００２３】
ドレイン電極５１には、コンタクト電極５７が接続されている。コンタクト電極５７には、電極５８が接続されている。電極５８は、保護層６１上に設けられている。
【００２４】
ゲート電極５２には、コンタクト電極５５が接続されている。コンタクト電極５５には、フィールドプレート電極５９が接続されている。フィールドプレート電極５９は、保護層６０上に設けられている。
【００２５】
なお、ソース電極５０、ドレイン電極５１、およびゲート電極５２の数は、図示される数に限られない。
【００２６】
図２（ａ）〜図２（ｃ）は、本実施形態に係るゲート電極の製造過程を表す模式的断面図である。
【００２７】
例えば、図２（ａ）に表すように、障壁層３４上に低圧ＣＶＤ（Chemical Vapor Deposition）によってゲート絶縁膜５３を形成する。ゲート絶縁膜５３の膜厚は、例えば、２０ｎｍである。次に、ゲート絶縁膜５３の全面に、ゲート電極５２をＰＶＤ（Physical Vapor Deposition）により形成する。ゲート電極５２の膜厚は、５０ｎｍである。ゲート電極５２は、チタン窒化物（ＴｉＮ）を含む。次に、ゲート電極５２上に選択的にマスク層９０を形成する。
【００２８】
次に、図２（ｂ）に表すように、マスク層９０から露出されたゲート電極５２をＲＩＥ（Reactive Ion Etching）により除去する。マスク層９０から露出されたゲート電極５２がゲート絶縁膜５３上から除去されると、ゲート電極５２から露出されたゲート絶縁膜５３がプラズマに晒される。
【００２９】
これにより、ゲート絶縁膜５３の表層には、欠陥が発生する可能性がある。欠陥は、例えば、シリコン（Ｓｉ）と窒素（Ｎ）との結合が乖離したダングリングボンド等を含む。
【００３０】
次に、図２（ｃ）に表すように、水素（Ｈ２）と酸素（Ｏ２）と含む混合ガスを電離し、水素と酸素と含むプラズマガスをゲート絶縁膜５３の表層に晒す。ここで、水素（Ｈ２）と酸素（Ｏ２）との流量比は、一例として、１０：１である。水素（Ｈ２）と酸素（Ｏ２）との混合ガスの圧力は、一例として、１００Ｐａである。
【００３１】
また、ゲート絶縁膜５３の温度を、一例として、５００℃に設定し、水素（Ｈ２）と酸素（Ｏ２）と含む混合ガスを、ゲート絶縁膜５３の表層に晒してもよい。この場合、水素（Ｈ２）と酸素（Ｏ２）との流量比は、一例として、２０：１である。水素（Ｈ２）と酸素（Ｏ２）との混合ガスの圧力は、一例として、１００Ｐａである。
【００３２】
この処理により、例えば、ゲート絶縁膜５３中のダングリングボンドに酸素が結合し、欠陥が酸素によって終端される。つまり、ゲート絶縁膜５３中の欠陥ｄは、修復される。
【００３３】
一方、ゲート電極５２にも、酸素を含む混合ガスが晒されることになる。しかし、酸素が晒されたとしても混合ガス中の水素の存在により、ゲート電極５２の表面では、酸化と還元との繰り返しが起き、ゲート電極５２は最終的に酸化されない。また、ゲート電極５２の抵抗は、この処理後、増加しない。
【００３４】
ここで、図２（ｃ）に表す処理を行わない場合を想定する。この場合、ゲート絶縁膜５３の表層に欠陥が残存する。そして、ゲート電極５２上には、フィールドプレート電極５９が形成される。フィールドプレート電極５９とドレイン電極５１との間に高電圧が印加されると、ドレイン電極５１に接続された半導体層３０とフィールドプレート電極５９との間にも高電圧が印加される。
【００３５】
ここで、半導体層３０とフィールドプレート電極５９との間に、ゲート絶縁膜５３に欠陥が存在すると、欠陥付近にも高電圧が印加される。ここで、欠陥は、例えば、シリコンと窒素との結合が切れたダングリングボンドを含む。これにより、ゲート絶縁膜５３が絶縁破壊する可能性がある。
【００３６】
また、ゲート絶縁膜５３に欠陥が存在すると、例えば、オン状態では、キャリア（電子）が欠陥にトラップされる。従って、二次元電子ガスが低減して、半導体装置１００のオン抵抗が増加してしまう。
【００３７】
これに対して、本実施形態では、ゲート絶縁膜５３中の欠陥を、酸素によって修復する。従って、半導体層３０とフィールドプレート電極５９との間に高電圧が印加されても、ゲート絶縁膜５３の絶縁性が保たれ、ゲート絶縁膜５３は絶縁破壊し難くなる。
【００３８】
また、ゲート絶縁膜５３中の欠陥は修復されるので、オン状態では、キャリア（電子）がゲート絶縁膜５３にトラップされ難くなっている。従って、二次元電子ガスは低減することなく、半導体装置１００のオン抵抗は増加し難くなる。
【００３９】
上記の実施形態では、「ＡはＢの上に設けられている」と表現された場合の「の上に」とは、ＡがＢに接触して、ＡがＢの上に設けられている場合の他に、ＡがＢに接触せず、ＡがＢの上方に設けられている場合との意味で用いられる場合がある。また、「ＡはＢの上に設けられている」は、ＡとＢとを反転させてＡがＢの下に位置した場合や、ＡとＢとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
【００４０】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００４１】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
１０  半導体基板、  ３０  半導体層、  ３１  バッファ層、  ３３  キャリア走行層、  ３４  障壁層、  ５０  第１電極、  ５１  第２電極、  ５２  第３電極、  ５３  ゲート絶縁膜、  ５３ａ  第１層、  ５３ｂ  第２層、  ５４、５５、５７  コンタクト電極、  ５６、５９  フィールドプレート電極、  ５８  電極、  ６０、６１  保護層、  ９０  マスク層、  １００  半導体装置
【図１】
2016171162.tif 000003
【図２】
2016171162.tif 000004