(57)【特許請求の範囲】
【請求項１】
入射した光照射（１２）を受光して、外部基準電流（５１）を獲得した照射量に関連する電流信号出力（５７）もしくは差分電流信号出力（５９）に変換する画像感知装置（１００）であって、
光照射（１２）を受光して、獲得した照射量に比例した１つの極性の電荷キャリアを発生させる感光素子（１１）と、該感光素子（１１）に接続された第１の端子および第２の端子を含み、該感光素子（１１）によって発生する前記電荷キャリアを蓄積する電荷蓄積手段（１５）と、前記感光素子（１１）と前記第２の端子との間に設けられ、蓄積した電荷を前記電荷蓄積手段（１５）から排出するリセット切換手段（１７）と、前記第２の端子と前記基準電流（５１）の供給源との間に設けられ、電流信号（５５）が生成されるように前記第２の端子に前記基準電流（５１）を供給する選択切換手段（１９）と、を有する画素（１０）と、
第１の読み出し時に作動される信号切換手段（６３）と、
第２の読み出し時に作動される信号切換手段（６５）と、
前記第１の読み出し時に、前記信号切換手段（６３）を介して前記電流信号（５５）を入力し、該電流信号（５５）をミラーして前記電流信号出力（５７）を生成する出力電流ミラー（３０）と、
前記第２の読み出し時に、前記基準電流（５１）から前記電流信号（５５）を差し引いた差分信号を入力し、該差分信号をミラーして前記差分電流信号出力（５９）を生成する出力電流ミラー（４０）と、
を含む、画像感知装置。
【請求項２】
前記感光素子（１１）が、フォトダイオードを含む、請求項１に記載の画像感知装置。
【請求項３】
前記電荷蓄積手段（１５）が、ＭＯＳＦＥＴを含む、請求項１に記載の画像感知装置。
【請求項４】
前記第１の端子が、ゲート端子である、請求項３に記載の画像感知装置。
【請求項５】
前記リセット切換手段（１７）が、ＭＯＳＦＥＴを含む、請求項１に記載の画像感知装置。
【請求項６】
前記選択切換手段（１９）が、ＭＯＳＦＥＴを含む、請求項１に記載の画像感知装置。
【請求項７】
入射した光照射（１２）を受光して、外部基準電流（５１）を獲得した照射量に関連する電流信号出力（５７）に変換する画像感知装置（１００）であって、
前記画像感知装置が画素（１０）を含み、該画素（１０）が、
光照射（１２）を受光して、獲得した照射量に比例した１つの極性の電荷キャリアを発生させる感光素子（１１）と、
前記感光素子（１１）に接続され、該感光素子（１１）によって発生する該電荷キャリアを蓄積する、電荷蓄積手段（１５）と、
前記感光素子（１１）に接続されたリセット切換手段（１７）と、
前記電荷蓄積手段に接続された選択切換手段（１９）と、
を含み、
前記外部基準電流（５１）の供給源に接続された基準電流ミラー（２０）と、
前記選択切換手段（１９）と前記基準電流ミラー（２０）との間に設けられ、前記電流信号出力（５７）が生成されるように、基準電流（５３）を前記画素（１０）に供給する基準切換手段（６１）と、
をさらに含む画像感知装置（１００）。
【請求項８】
前記基準電流ミラー（２０）が、前記基準電流を受け取る入力基準ミラー部（２２）と、出力基準ミラー部（２４）とを含む、請求項７に記載の画像感知装置。
【請求項９】
前記入力基準ミラー部（２２）が、
ドレインおよびゲート端子に前記外部基準電流（５１）が与えられる第１の入力ＭＯＳＦＥＴ（２１）と、ゲート端子が前記第１の入力ＭＯＳＦＥＴ（２１）のゲート端子に接続され、ドレイン端子が前記第１の入力ｐチャネルＭＯＳＦＥＴ（２１）のソース端子に接続された第２の入力ＭＯＳＦＥＴ（２３）と、ドレインおよびゲート端子が前記第２のＭＯＳＦＥＴ（２３）のソース端子に接続され、ソース端子が基準バイアス電圧源（７１）によってバイアスされた第３の入力ＭＯＳＦＥＴ（２５）と、を備え、
前記出力基準ミラー部（２４）が、
ソース端子が基準バイアス電圧源（７１）によってバイアスされ、ゲート端子が前記第３の入力ＭＯＳＦＥＴ（２５）のゲート端子に接続された第１の出力ＭＯＳＦＥＴ（２７）と、ソース端子が前記第１の出力ＭＯＳＦＥＴ（２７）のドレイン端子に接続されるとともに、ゲート端子が前記第１の入力ｐチャネルＭＯＳＦＥＴ（２１）のソース端子および前記第２の入力ｐチャネルＭＯＳＦＥＴ（２３）のドレイン端子に接続され、ドレイン端子から前記基準電流（５１）をミラーした前記基準電流（５３）を出力する第２の出力ＭＯＳＦＥＴ（２９）を備える、請求項８に記載の画像感知装置。
【請求項１０】
画像を表す入射光照射（１２）を受光して外部基準電流（５１）を、画像に関連する複数の電流信号出力（５７）もしくは差分電流信号出力（５９）に変換する画像感知アレイであって、
複数の画素（１０）を含み、各画素（１０）が、
前記光照射の一部を受光して、獲得した照射量に関連した１つの極性の電荷キャリアを発生させる、感光素子（１１）と、
前記感光素子（１１）に接続され、該感光素子（１１）によって発生した電荷キャリアを蓄積する電荷蓄積手段（１５）と、
前記感光素子に接続されたリセット切換手段（１７）と、
前記電荷蓄積手段（１５）に接続され、電流信号（５５）が生成されるように前記基準電流（５１）を前記電荷蓄積手段（１５）に供給する選択切換手段（１９）と、を含み、
前記外部基準電流（５１）に接続された入力基準ミラー部（２２）と、
前記入力基準ミラー部（２２）に接続された、複数の出力基準ミラー部（２４ａ）と、
複数の基準信号切換手段（６１ａ）であって、各々が、前記複数の画素（１０）の対応する部分と、前記出力基準ミラー部（２４ａ）の各々との間に設けられ、前記画素（１０）の対応する部分に前記基準電流（５１）を提供する、複数の基準信号切換手段（６１ａ）と、
前記複数の基準信号切換手段（６１ａ）にそれぞれ接続され、第１の読み出し時に作動される複数の信号切換手段（６３ａ）と、
前記複数の基準信号切換手段（６１ａ）にそれぞれ接続され、第２の読み出し時に作動される複数の信号切換手段（６５ａ）と、
前記第１の読み出し時に、前記信号切換手段（６３ａ）を介して前記電流信号（５５）を入力し、該電流信号（５５）をミラーして前記電流信号出力（５７）を生成する出力電流ミラー（３０）と、
前記第２の読み出し時に、前記基準電流（５１）から前記電流信号（５５）を差し引いた差分信号を入力し、該差分信号をミラーして前記差分電流信号出力（５９）を生成する出力電流ミラー（４０）と、
をさらに含む、画像感知装置。
【請求項１１】
前記複数の信号切換手段（６３ａ）および前記複数の信号切換手段（６５ａ）がマルチプレクサ（３４１）に含まれている、請求項１０に記載の画像感知アレイ。
【請求項１２】
前記マルチプレクサ（３４１）が、複数のＭＯＳＦＥＴ素子を含む、請求項１１に記載の画像感知アレイ。
【請求項１３】
少なくとも１つのデコーダ（３３１）をさらに含む、請求項１１に記載の画像感知アレイ。
【発明の詳細な説明】
発明の分野
本発明は、電子画像処理装置に関し、より詳細には、固定パターンノイズを低減するための方法として基準電流を装置リセットのために利用するアクティブ画素画像感知装置に関する。
発明の背景
入射した光照射を検出するステップと、放射を電荷キャリアに変換するステップと、電荷キャリアを感光性材料に蓄積するステップとを行うことによって動作する画像感知装置は、当該分野で周知である。
従来の画像感知装置のほとんどは、電荷結合素子（ＣＣＤ）技術に基づいている。ＣＣＤに基づく画像装置（imager）の製造は、多数の専門的製造作業を必要とする。さらに、ＣＣＤに基づく画像装置は、非標準電圧を利用し、これによって、複雑な電源および関連の配電回路機構が必要となる。これらの要件により、ＣＣＤを利用する回路を１つの電子システムへと統合する作業がより困難となり、製造プロセスの複雑さが増す。
ＣＣＤに基づく画像感知装置に関連する特定の設計および製造上の困難さは、ＭＯＳＦＥＴを有する画素を備え、ＣＭＯＳプロセスを用いて製造される画像装置によって克服され得る。しかし、ＭＯＳＦＥＴ装置間の電圧しきい値の違いにより、画素の均一かつ正確なリセット動作を達成することが困難となり、出力信号に固定パターンノイズが生じる。画素対画素の電圧しきい値差の原因である固定パターンノイズが効率的に排除されるＭＯＳＦＥＴに基づく画像感知装置が必要とされる。
発明の要旨
本発明によれば、基準電流が、画素をリセットし、出力電流信号を生成するために利用される、ＭＯＳＦＥＴ構成部品を有する１つ以上の画素を備えた画像感知装置が開示される。画素は、電荷キャリアを生成するための感光性素子と、電荷キャリアを蓄積する蓄積素子と、電荷キャリアを排出するために蓄積素子に基準電流を供給するリセット切換素子と、電流信号出力を生成するために基準電流を蓄積素子に提供する出力切換素子とを備える。画像感知装置は、外来源電流を用いて基準電流を提供するための基準電流ミラーと、画素と画像感知装置の外部の回路機構との間にバッファを提供するための出力電流ミラーとをさらに備え得る。
【図面の簡単な説明】
本発明の特徴であると考えられる新規な特性が、本明細書中に詳細に記載される。本発明の構成および実施方法は、他の目的および利点と共に、添付の図面に関連して以下の例示的実施形態の説明を読むことにより最もよく理解されるであろう。
図１は、電流リセット機能を有する画素と、基準電流ミラーと、出力電流ミラーとを備えた本発明による画像感知装置の簡易模式図である；
図２は、図１の画像感知装置の代替構造を示す；
図３は、画素アレイ、基準電流ミラー、出力電流ミラー、行マルチプレクサ、および列マルチプレクサを備えた本発明の画像感知アレイの簡易模式図である；
図４は、図３の行マルチプレクサの簡易模式図である；そして
図５は、図３の列マルチプレクサの簡易模式図である。
発明の詳畑な説明
次に、図１を参照して、本発明による画像感知装置１００の簡略化された概略電気回路図が示されている。画像感知装置１００は、画素１０、基準電流ミラー２０、および直接出力電流ミラー３０を含む。画像感知装置１００の動作中、電流源５０を用いて、画素１０をリセットし、基準バイアスを与える。画像検知は、入射光照射１２を得、それによって、画素１０の電気的特性に変化を与えることによって達成される。結果として得られた画素特性の変化が検出され、直接動作モードでは、直接出力電流ミラー３０で与えられる対応する出力電流信号５７として読み出される。以下により詳細に説明するある特定の別の実施形態において好ましい差分動作モードでは、差分出力電流ミラー４０で差分電流信号５９が与えられる。
単一画素画像感知装置
画素１０は、得られた光照射１２の量に関連して電荷キャリア対を発生するフォトダイオード１１などの感光性素子を含む。電荷キャリア対が発生されると、一方の極性の電荷キャリアが画素用接地１３に流れ、それとは反対の極性の電荷キャリアが、ｎチャネルＭＯＳＦＥＴ蓄積器（accumulator）１５のゲート端子を含むノード１４で蓄積される。好適な実施形態では、ノード１４で蓄積された電荷が画素用接地１３に流れることを可能にするリセットＭＯＳＦＥＴスイッチ１７が設けられる。
基準電流ミラー２０は、入力基準ミラー部２２および出力基準ミラー部２４を含む。第１の入力ｐチャネルＭＯＳＦＥＴ２１のドレインおよびゲート端子と、第２の入力ｐチャネルＭＯＳＦＥＴ２３のゲート端子とには、ソース電流５１が与えられる。第１の入力ｐチャネルＭＯＳＦＥＴ２１のソース端子は、第２の入力ｐチャネルＭＯＳＦＥＴ２３のドレイン端子に接続される。第２の入力ｐチャネルＭＯＳＦＥＴ２３のソース端子は、第３の入力ｐチャネルＭＯＳＦＥＴ２５のドレインおよびゲート端子と、第１の出力ｐチャネルＭＯＳＦＥＴ２７のゲート端子とに接続される。第１の出力ｐチャネルＭＯＳＦＥＴ２７のドレイン端子は、第２の出力ｐチャネルＭＯＳＦＥＴ２９のソース端子に接続され、第２の出力ｐチャネルＭＯＳＦＥＴ２９のゲート端子は、第１の入力ｐチャネルＭＯＳＦＥＴ２１のソース端子と、第２の入力ｐチャネルＭＯＳＦＥＴ２３のドレイン端子とに接続される。入力基準ミラー部２２は、第３の入力ｐチャネルＭＯＳＦＥＴ２５のソース端子を介して基準バイアス電圧源７１（ＶDD）にバイアスされ、出力基準ミラー部２４は、第１の出力ｐチャネルＭＯＳＦＥＴ２７のソース端子を介して基準バイアス電圧源７１にバイアスされる。基準信号ＭＯＳＦＥＴスイッチ６１が閉じられると、ソース電流５１が、第２の出力ｐチャネルＭＯＳＦＥＴ２９のドレイン端子で基準電流５３としてミラーされる。
直接出力電流ミラー３０は、第１の出力信号ｐチャネルＭＯＳＦＥＴ３１および第２の出力信号ｐチャネルＭＯＳＦＥＴ３３を含む。出力信号ＭＯＳＦＥＴスイッチ６３が閉じられると、入力電流が、第１の出力信号ｐチャネルＭＯＳＦＥＴ３１のドレインおよびゲート端子に与えられ、また、第２の出力信号ｐチャネルＭＯＳＦＥＴ３３のゲート端子にも与えられる。直接出力電流ミラー３０は、第１の出力信号ｐチャネルＭＯＳＦＥＴ３１のソース端子および第２の出力信号ｐチャネルＭＯＳＦＥＴ３３のソース端子に与えられる出力信号バイアス電圧７３（ＶDD）によってバイアスされる。出力信号負荷６７は、画像感知装置１００から出力電流信号５７を受け取り、図示するように、接地レール電圧８１（ＶSS）に関する出力電圧信号７７（ＶOUT）を与える。好適な実施形態では、ＶDDは約５．０ボルトであり、ＶSSは約０．０ボルトである。直接出力電流ミラー３０は、画素１０と外部回路との間の電流−電流バッファとして働き、従って、外部負荷が画像感知装置１００の動作に及ぼす影響を最小にする役割を果たす。あるいは、電流−電流バッファを、画像感知装置１００にではなく、外部回路に設けることも可能である。
差分出力電流ミラー４０は、第１の差分信号ｎチャネルＭＯＳＦＥＴ４１および第２の差分信号ｎチャネルＭＯＳＦＥＴ４３を含む。差分信号ＭＯＳＦＥＴスイッチ６５が閉じられると、電流が、第１の差分信号ｎチャネルＭＯＳＦＥＴ４１のドレインおよびゲート端子の両方と、第２の差分信号ｎチャネルＭＯＳＦＥＴ４３のゲート端子とに与えられる。第１の差分信号ｎチャネルＭＯＳＦＥＴ４１のソース端子および第２の差分信号ｎチャネルＭＯＳＦＥＴ４３のソース端子は、接地レール電圧８３（ＶSS）に接続される。差分信号負荷６９は、差分信号バイアス電圧７５（ＶSS）によってバイアスされ、第２の差分信号ｐチャネルＭＯＳＦＥＴ４３のドレイン端子に取り付けられる。差分信号負荷６９は、図示するように、接地レール電圧８５（ＶDD）に関して差分電圧信号７９（ＶDIF）を与える役割を果たす。
直接動作モード
直接動作モードでは、画素１０は、先ず出力信号ＭＯＳＦＥＴスイッチ６３を開くことによって、先ずリセットフェーズにおかれる。直接動作モードでは差分出力電流ミラー４０は必要とされないので、差分信号ＭＯＳＦＥＴスイッチ６５は開いたままである。画素リセット信号９１（ＲＳＴ）が印加されてリセットＭＯＳＦＥＴスイッチ１７を閉じ、画素選択信号９３（ＳＥＬ）が印加されて選択ＭＯＳＦＥＴスイッチ１９を閉じ、そして基準信号９５（ＲＥＦ）が印加されて基準信号ＭＯＳＦＥＴスイッチ６１を閉じる。これらの動作により、ソース電流５１が基準電流５３としてミラーされ、また画素電流５５として画素１０へとミラーされる。画素電流５５は画素接地１３へと流れ、これにより、電荷キャリアが画素接地１３とノード１４との間で再分配される。リセットフェーズは、電荷キャリアの再分配が完了して、画素１０によって吸い込まれる画素電流５５が、ソース電流５１によって供給される基準電流５３と確実に一致するまで維持される。次にリセットＭＯＳＦＥＴスイッチ１７が開かれ、ｎチャネルＭＯＳＦＥＴ蓄積器１５のゲート末端を隔離して、ゲートバイアスを基準電圧レベルに保持する。
リセットＭＯＳＦＥＴスイッチ１７が開かれると、選択ＭＯＳＦＥＴスイッチ１９および基準信号ＭＯＳＦＥＴスイッチ６１が開かれ、画像感知装置１００を露光フェーズにおく。露出フェーズでは、画素１０を入射照射１２に露光することによって画像が感知される。画素１０が受ける入射照射１２の影響により、一方の電極の電荷キャリアが画素接地１３に流れ、他方の電極の電荷キャリアがノード１４に蓄積される。従って、入射照射１２を受けることにより、ｎチャネルＭＯＳＦＥＴ蓄積器１５の電圧がリセットフェーズの基準電圧レベルとは異なる値に変化する。
画像感知装置１００は、露光フェーズに続いて、直接読み出しフェーズにおかれる。電流出力イネーブル信号９７（ＥＮＣ）が印加されて出力信号ＭＯＳＦＥＴスイッチ６３を閉じ、画素選択信号９３が印加されて選択ＭＯＳＦＥＴスイッチ１９を閉じる。この動作により、画素電流５５が画素１０によって吸い込まれる。次に画素電流５５が直接出力電流ミラー３０によってミラーされ、出力電流信号５７を生成する。画素１０をリセットする上述の方法を用いることにより、ｎチャネルＭＯＳＦＥＴ蓄積器１５でのしきい電圧の変動により生じ得る信号誤差が出力信号電流５７に生じないようにし得ることは、当業者であれば容易に理解され得る。
画素１０が露光フェーズ中に照射を受けない場合は、ｎチャネルＭＯＳＦＥＴ蓄積器１５の電圧はリセットフェーズの基準電圧レベルに維持され、出力電流信号５７は基準電流５３に等しい状態に維持される。画素１０が最大照射露光を受けた場合は、画素電流５５および出力電流信号５７はゼロ電流レベルまで下がる。中間レベルの照射露光の場合は、出力電流信号５７は、得られる入射光照射１２の量に関連して変動し、基準電流５３と同じ程度の電流レベルを得る。読み出しフェーズが完了すると、選択ＭＯＳＦＥＴスイッチ１９が開かれる。
差分動作モード
差分動作モードでは、画素１０は、先ず差分信号ＭＯＳＦＥＴスイッチ６５を開くことによってリセットフェーズにおかれる。差分動作モードでは直接出力電流ミラー３０は必要とされないので、出力信号ＭＯＳＦＥＴスイッチ６３は開いたままである。直接動作モードの場合と同様に、画素リセット信号９１が印加されてリセットＭＯＳＦＥＴスイッチ１７を閉じ、画素選択信号９３が印加されて選択ＭＯＳＦＥＴスイッチ１９を閉じ、そして基準信号９５が印加されて基準信号ＭＯＳＦＥＴスイッチ６１を閉じる。リセットフェーズは、電荷キャリアの再分配が完了して、画素電流５５が基準電流５３と確実に一致するまで維持される。次にリセットＭＯＳＦＥＴスイッチ１７が開かれる。
選択ＭＯＳＦＥＴスイッチ１９および基準信号ＭＯＳＦＥＴスイッチ６１が開かれて、画像感知装置１００を露光フェーズにおく。画像感知装置１００は、露光フェーズに続いて、差分読み出しフェーズにおかれる。差分出力イネーブル信号９９（ＥＮＤ）が印加されて差分信号ＭＯＳＦＥＴスイッチ６５を閉じ、そして画素選択信号９３が印加されて選択ＭＯＳＦＥＴスイッチ１９を閉じ、基準信号９５が印加されて基準信号ＭＯＳＦＥＴスイッチ６１を閉じる。この動作により、画素電流５５が基準電流５３から差し引かれる。基準電流５３と画素電流５５との間の電流の差分は、出力電流ミラー４０によってミラーされ、差分電流信号５９を生成する。
画素１０が露光フェーズ中に照射を受けない場合は、画素電流５５は基準電流５３によって供給され、差分出力電流ミラー４０による電流の吸い込みはなく、差分電流信号５９はゼロ電流レベルまで下がる。画素１０が最大照射露光を受けた場合は、画素電流５５はゼロまで下がり、基準電流５３は差分出力電流ミラー４０への入力によって吸い込まれ、差分電流信号５９は実質的に基準電流５３に等価である。中間レベルの照射露光の場合は、画素電流５５は基準電流５３より低い状態に維持され、電流は差分出力電流ミラー４０の入力によって吸い込まれ、差分電流信号５９は、得られる入射光照射１２の量に関連して変動し、基準電流５３と同じ程度の電流レベルを得る。読み出しフェーズが完了すると、選択ＭＯＳＦＥＴスイッチ１９が開かれる。
別の単一画素の実施形態
図２を参照して、本発明による画像感知装置の別構成の、単純化した概略電気回路図を示す。画像感知装置２００は、画素１１０、基準電流ミラー１２０、および直接出力電流ミラー１３０を有する。画像感知装置２００は、上述の画像感知装置１００とは、以下の点において区別される：i)画素回路内において、受光素子の方向が逆にされており、ii)非スイッチングＭＯＳＦＥＴ素子の極性タイプを変更し、iii)電圧源ＶDDとＶSSとを交換し、かつiv)基準電流ミラー１２０および直接出力電流ミラー１３０の構成が同様になっている。従って、画像感知装置２００中の電流は、画像感知装置１００中の対応する電流とは逆方向になっている。その他の画像感知装置１００および画像感知装置２００に共通な要素は、同じ参照符号を用いている。
画素１１０は、電圧源１１３（ＶDD）に対して図のように方向付けられたフォトダイオード１１および、ｐチャネルＭＯＳＦＥＴ蓄積器１１５を有している。画素１１０はまた、図のように接続されることによりノード１１４に蓄積された電荷を電圧源１１３に引き抜くことを可能にする、ｐチャネルリセットＭＯＳＦＥＴスイッチ１１７およびｐチャネル選択ＭＯＳＦＥＴスイッチ１１９を有している。ｐチャネルおよびｎチャネルＭＯＳＦＥＴスイッチ素子は、画像感知装置１００および画像感知装置２００において交換可能に用い得ることが、当該分野の当業者には理解され得るであろう。ただし、スイッチ素子がＭＯＳＦＥＴ蓄積器と同じ極性タイプである画素を製造することが好ましい。なぜなら、そのような画素構成は、一方あるいは両方のスイッチ素子がＭＯＳＦＥＴ蓄積器の極性タイプと反対の極性タイプであるような画素構成と較べて、より小さい基板面積を必要とするからである。
基準電流ミラー１２０は、入力基準ミラー部１２２および出力基準ミラー部１２４を有する。電源電流５１は、入力部ｎチャネルＭＯＳＦＥＴ１２１のドレイン端子およびゲート端子の両方を介して入力ミラー部１２２に供給され、出力部ｎチャネルＭＯＳＦＥＴ１２３のゲート端子を介して出力ミラー部１２４に供給される。電圧源１８１（ＶSS）が、入力部ｎチャネルＭＯＳＦＥＴ１２１のソース端子および出力部ｎチャネルＭＯＳＦＥＴ１２３のソース端子の両方に印加される。基準電流ミラー１２０は、基準信号ＭＯＳＦＥＴ６１が閉じられたとき基準電流５３を供給する。
出力信号ＭＯＳＦＥＴスイッチ６３が閉じられたとき、電流は、第１の出力ｎチャネルＭＯＳＦＥＴ１３１のドレイン端子およびゲート端子の両方を介して直接出力電流ミラー１３０に供給され、第２の出力ｎチャネルＭＯＳＦＥＴ１３３のゲート端子に供給される。第１の出力ｎチャネルＭＯＳＦＥＴ１３１のソース端子は、第２の出力ｎチャネルＭＯＳＦＥＴ１３３のドレイン端子に接続されている。直接出力電流ミラー１３０は、第１の出力ｎチャネルＭＯＳＦＥＴ１３１のソース端子および第２の出力ｎチャネルＭＯＳＦＥＴ１３３のソース端子の両方を介して、基準バイアス電圧源１８３（ＶSS）にバイアスされる。画素電流５５は、出力信号ＭＯＳＦＥＴスイッチ６３が閉じられたとき、第２出力ｎチャネルＭＯＳＦＥＴ１３３のドレイン端子における出力電流５７としてミラーされる。出力信号負荷６７は、出力電流信号５７を受け取り、図示のレール電圧１８５（ＶDD）に対しての出力電圧信号７７を供給する。画像感知装置２００の動作は、上述の画像感知装置１００の直接モード動作と同様である。
多数画素画像感知アレイ
今度は図３を参照し、行列に並べられた複数の画素１０、直接出力電流ミラー３０、および差分出力電流ミラー４０を含む、画像感知装置３００の単純化した概略電気回路図を示す。画像感知装置３００は、画像感知装置１００と共通な要素も有する。従って以下の説明においてこれらの要素に対して同じ参照符号を引き続き用いるが、例外として、いくつかの要素（例えばスイッチ６１ａおよび画素１０ａＡ）においては１つあるいは２つの文字を参照符号後に付加することにより、その他の面では同一であるような要素間どうしの区別を明確にしている。以下の説明では簡潔さのため４つの画素のみからなるアレイに言及しているが、発明の概念はこれより大きな任意のアレイにも同様に適用し得る。開示した４画素構成からより大きなアレイへの発明の概念の拡張は直線的なものであることが、当業者には理解されるであろう。
画像感知装置３００は、２行（行「Ａ」および行「Ｂ」）および２つ列（列「ａ」および列「ｂ」）に並べられた画素１０ａＡ、１０ｂＡ、１０ａＢ、および１０ｂＢを有している。本構成において、同じ列内の全ての画素は、基準電流を供給し出力信号を伝送するための共通の信号線に、接続されている。画素１０ａＡおよび１０ａＢは、列信号線３０７ａによって、基準信号ＭＯＳＦＥＴスイッチ６１ａを介して出力基準ミラー部２４ａに接続され、かつ列マルチプレクサ３４１に接続されている。画素１０ｂＡおよび１０ｂＢは、列信号線３０７ｂによって、基準信号ＭＯＳＦＥＴスイッチ６１ｂを介して出力基準ミラー部２４ｂに接続され、かつ列マルチプレクサ３４１に接続されている。動作速度が問題（factor）とならない場合には、出力基準ミラー部２４ａのみを用いて両画素列に基準電流を供給してもよい。
ソース電流５１は、入力基準ミラー部２２に供給され、出力基準ミラー部２４ａによって基準電流５３ａとしてミラーされ、出力基準ミラー部２４ｂによって基準電流５３ｂとしてミラーされる。図示のように、基準バイアス電圧源７１は、入力基準ミラー部２２、出力基準ミラー部２４ａ、および出力基準ミラー部２４ｂにバイアス電圧を供給する。基準信号ＭＯＳＦＥＴスイッチ６１ａが閉じられたとき基準電流５３ａが列信号線３０７ａ上に現れ、基準信号ＭＯＳＦＥＴスイッチ６１ｂが閉じられたとき基準電流５３ｂが列信号線３０７ｂ上に現れる。以下により詳細に説明するように、画像感知装置３００の動作中において、出力電流信号５７および差分電流信号５９が、それぞれ直接出力電流ミラー３０および差分出力電流ミラー４０から供給される。
行イネーブル信号束３１３上に供給される２値行イネーブル信号３０１（REN）および列イネーブル信号束３３３上に供給される２値列イネーブル信号３０３（CEN）によって、画素は、上述のリセットフェーズ、露光フェーズ、および読み出しフェーズに選択的に入る。行イネーブル信号３０１は、行イネーブル線束３１５によって行マルチプレクサ３２１に接続された行デコーダ３１１に伝送される。同様に、列イネーブル信号３０３は、列イネーブル線束３３５によって列マルチプレクサ３４１に接続された列デコーダ３３１に伝送される。このようなアプリケーションにおけるデコーダの使用は当該分野において周知である。Ｎ個の信号線の入力に対して、デコーダは、最大２N行の画素までをアドレスすることができる。好適な実施態様において、行イネーブル信号束３１３は９本の信号線を含み、列イネーブル信号束３３３は１０本の信号線を含む。別の実施態様において、行デコーダ３１１および列デコーダ３３１の一方または両方は、デコーダのかわりにスキャナからなっていてもよい。
図４に最も明確に示すように、行マルチプレクサ３２１は、画像感知アレイ３００においてアドレス指定された各行の画素１０に送信される各信号に対するＮＡＮＤゲート３２３およびインバータ３２５を有する。例示する実施例において、行イネーブルライン束３１５は、行Ａイネーブルライン３１５Ａおよび行Ｂイネーブルライン３１５Ｂを有する。画素リセット信号９１が行マルチプレクサ３２１に与えられ、行イネーブル信号３０１が行Ａイネーブルライン３１５Ａ上に与えられると、行Ａ画素リセット信号９１Ａ（ＲＳＴＡ）は、画素１０ａＡおよび画素１０ｂＡに送信される。画素選択信号９３が、行マルチプレクサ３２１に与えられ、行イネーブル信号３０１が、行Ａイネーブルライン３１５Ａに与えられると、行Ａ画素選択信号９３Ａ（ＳＥＬＡ）は、画素１０ａＡおよび画素１０ｂＡに送信される。行Ｂ画素選択信号９１Ｂ（ＲＳＴＢ）および行Ｂ画素リセット信号９３Ｂ（ＳＥＬＢ）も同様に行イネーブル信号３０１が、行Ｂイネーブルライン３１５Ｂに与えられ、画素１０ａＢおよび画素１０ｂＢに送信される。
画像感知アレイ３００における列の選択は、列マルチプレクサ３４１内で実施されるスイッチング動作によって成し遂げられる。図５に最も明確に示すように、列イネーブルライン束３３５は、列ａイネーブルライン３３５ａおよび列ｂイネーブルライン３３５ｂを有する。列イネーブル信号３０３が、列ａイネーブルライン３３５ａを通して列マルチプレクサ３４１に与えられると、列ａ出力信号ＭＯＳＦＥＴスイッチ３４７ａおよび列ａ差分出力信号ＭＯＳＦＥＴ信号３４９ａは閉じられる。同様に、列イネーブル信号３０３が列ｂイネーブルライン３３５ｂに与えれると、列ｂ出力信号ＭＯＳＦＥＴスイッチ３４７ｂおよび列ｂ差分出力信号ＭＯＳＦＥＴスイッチ３４９ｂは、閉じられる。出力信号ＭＯＳＦＥＴスイッチ６３ａおよび６３ｂは、電流出力イネーブル信号９７によって閉じられ、差分信号ＭＯＳＦＥＴスイッチ６５ａおよび６５ｂは、差分出力イネーブル信号９９によって閉じられる。関連技術において周知のように、これらのスイッチング動作は、列信号ライン３０７ａまたは３０７ｂ上に存在する電流信号を選択し、列マルチプレクサ出力電流ライン３４３を介して直接出力電流ミラー３０に送信するか、または列マルチプレクサ差分電流ライン３４５を介して差分出力電流ミラー４０に送信することによって適切に適用される。
画像感知アレイ３００の動作は、画像感知装置１００について上述した動作の直接および差分モードと同様である。画素１０のアレイは、まず、列マルチプレクサ３４１内の出力信号ＭＯＳＦＥＴスイッチ６３および差分信号ＭＯＳＦＥＴスイッチ６５を開くことによって、一度に一行ずつ、リセットフェーズに配置される。次に、画素リセット信号９１および画素選択信号９３は、行Ａイネーブルライン３１５Ａを介して行マルチプレクサ３２１に与えられる。行マルチプレクサ３２１は、画素リセット信号９１Ａおよび画素選択信号９３Ａを送信する。この動作によって、リセットＭＯＳＦＥＴスイッチ１７（不図示）は閉じられ、画素１０ａＡおよび画素１０ｂＡにおけるＭＯＳＦＥＴスイッチ１９（不図示）が選択される。基準信号ＭＯＳＦＥＴスイッチ６１ａおよび６１ｂを閉じるために、基準信号９５が与えられる。基準電流５３ａは、画素電流５５ａＡとして画素１０ａＡに与えられ、基準電流５３ｂは、画素電流５５ｂＡとして画素１０ｂＡに与えられる。リセットフェーズは、行Ａにおける各画素内で電荷キャリヤ再分布が完了するまで維持される。次に、行Ｂにおける画素は、行マルチプレクサ３２１を用いて、同様の動作セットに従って、画素リセット信号９１Ｂおよび画素選択信号９３Ｂを送信することによって、リセットフェーズに配置される。
リセットＭＯＳＦＥＴスイッチ１７、選択ＭＯＳＦＥＴスイッチ１９、および基準信号ＭＯＳＦＥＴスイッチ６１ａおよび６１ｂが開かれ、画像感知アレイ３００は、露光フェーズに配置され、所望の画像が得られる。画素１０ａＡから出力電流信号５７を生成するために、画素選択信号９３Ａが与えられて、画素１０ａＡ内の選択ＭＯＳＦＥＴスイッチ１９が閉じられ、電流出力イネーブル信号９７が与えられて、出力信号ＭＯＳＦＥＴスイッチ６３ａが閉じられる。画素１０ａＢから出力電流信号５７を生成するために、電流出力イネーブル信号９７が与えられて、出力信号ＭＯＳＦＥＴスイッチ６３ｂが閉じられ、画素選択信号９３Ｂが与えられて、画素１０ａＢにおける選択ＭＯＳＦＥＴスイッチ１９が閉じられる。
画素１０ａＡから差分電流信号５９を生成するために、出力信号ＭＯＳＦＥＴスイッチ６３は、開かれたままで維持され、差分出力イネーブル信号９９が与えられて、差分信号ＭＯＳＦＥＴスイッチ６５ａが閉じられる。画素選択信号９３Ａが与えられて、画素１０ａＡ内の選択ＭＯＳＦＥＴスイッチ１９が閉じられ、基準信号９５が与えられて、基準信号ＭＯＳＦＥＴスイッチ６１ａおよび６１ｂが閉じられる。この動作により、画素電流５５ａＡは、基準電流５３ａから減算される。電流の差分は、出力電流ミラー４０によってミラーされ、差分電流信号５９を生成する。同様の一連の動作が実行され、画素１０ｂＡ、画素１０ａＢ、または画素１０ｂＢから差分電流信号５９を生成する。
好ましい動作モードは、画像感知アレイ３００の特定の構成に依存する。図３を参照すると、当業者には言うまでもなく、出力参照ミラーセクション２４ａと２４ｂとの電流出力差分が、出力信号において固定パターンノイズを生成する。上記のように、これらの差分は、動作の差分モードが用いられるとき、最小になるかまたは除去される。従って、画素の２次元アレイについては、画像感知アレイ３００は、好ましくは、差分モードで動作し、差分出力電流ミラー４０から差分電流信号５９を提供する。単一列の画素および対応する単一の出力基準ミラーセクションを含む画像感知アレイについては、動作の好ましいモードは、出力電流信号５７が直接出力電流ミラー３０から提供される直接モードである。
あるいは、各行の画素は、リセットされ得、他の行の画素がリセットされる前に露光される。他の動作方法において、１行の画素が拡張露光モードにおいて維持される一方、少なくとも１行の他の画素がリセットされる。
本発明は、入射した照射に応答し、従来のＭＯＳＦＥＴイメージング装置において現在得られるよりも少ない固定パターンノイズを示す電流信号出力を提供するようにうまく設計されている。本明細書には、本発明の好ましい実施態様について記載したが、様々な変更および改変が、本発明の範囲を逸脱せずになされ得ることは当業者に容易に明白となる。添付の請求の範囲の文言は、発明の真の精神および教示に含まれる変更および改変を含むものとする。当業者には当然のことながら、記載の実施態様は、発明を限定するものとして解釈されるものではない。
【図１】
0004025837.tif 000002
【図２】
0004025837.tif 000003
【図３】
0004025837.tif 000004
【図４】
0004025837.tif 000005
【図５】
0004025837.tif 000006