(57)【特許請求の範囲】
【請求項１】
シリコン基板上に分離酸化膜とマスク絶縁膜とを順に形成する段階と、
前記マスク絶縁膜上に、分離マスクパターンを形成する段階と、
前記分離マスクパターンに従って前記マスク絶縁膜と前記分離酸化膜とを蝕刻してトレンチを形成する段階であって、前記マスク絶縁膜及び前記分離酸化膜を、前記分離酸化膜の一部分を前記トレンチ内に残した状態で蝕刻する段階と、
前記分離マスクパターンを除去した後、前記シリコン基板上の前記トレンチ内に残された前記分離酸化膜の部分を除去する段階と、
前記トレンチ内にエピタキシャルシリコン膜を成長させてエピタキシャルシリコンアクティブ領域を形成する段階と、を有する半導体素子の素子分離膜の形成方法。
【請求項２】
前記マスク絶縁膜と前記分離酸化膜とを蝕刻してトレンチを形成する段階において、前記分離酸化膜は前記トレンチ内に厚さを残して蝕刻されることを特徴とする請求項１に記載の半導体素子の素子分離膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の素子分離膜の形成方法に関するものであり、特にエピタキシャルシリコン成長(Epitaxial Silicon Growth)を利用した素子分離膜の形成方法に関するものである。
【０００２】
【従来の技術】
一般に、半導体素子の集積度が増加するに伴って、アイソレーション工程で既存のLOCOS(Local Oxidation of Silicon)の代りにトレンチ(trench)蝕刻工程と化学機械的研磨(Chemical Mechanical Polishing:CMP)工程とを利用したアイソレーション方法が新しく研究されている。
【０００３】
従来の素子分離膜の形成方法を図１及び図２を通じて説明すると次の通りである。
【０００４】
まず、図１に示すように、シリコン基板1上にパッド酸化膜2及び窒化膜3を形成して、前記窒化膜3及びパッド酸化膜2を一定の大きさでパターン形成（patterned）する。その後、露出されたシリコン基板1を蝕刻してトレンチを形成する。
【０００５】
続いて、図２に示すように、シリコン基板1に形成されたトレンチ内を酸化膜4で充填（filled）する。次に、結果物に、CMP(Chemical Mechanical Polishing)工程をしてから、洗浄(Cleaning)工程と犠牲酸化膜(SacrificialOxide)形成工程を遂行する。
【０００６】
しかし、上記のようになされる従来のトレンチ分離膜の形成方法は、非等方性の酸化膜損失が発生して酸化膜の蝕刻縁(A)が削れるようになる。すなわち、トレンチエッジが下にたくさん凹むようになるが、これによってワードライン蝕刻時にこの部分に残留物が残るようになり、素子の安定的な動作の遂行を妨害するようになる。また、このトレンチエッジで発生するフリンジング電場（Fringing Electric Field）により、トランジスタハンプ(Hump)が生じ、これによってサブ閾値電流(Sub-threshold current)が大きくなる。またインバースナロウィダス効果(Inverse Narrow Width Effect)が発生して素子の特性を悪化させる。
【０００７】
前記問題点を解決するためのまた他の従来技術が図３ないし図５に図示されている。
まず、図３を参照すると、シリコン基板11上にパッド酸化膜12及び窒化膜13を形成した後、窒化膜13及びパッド酸化膜12を一定の大きさでパターン形成（patterned）し、シリコン基板11を露出させる。露出されたシリコン基板11を蝕刻してトレンチを形成する。この方法では、シリコン基板11のトレンチ形成時に発生する残留物を利用して、シリコン基板11にジョー(B)になるように蝕刻する。
【０００８】
続いて、図４に示すように、酸化工程を遂行してトレンチコーナー(Corner)をさらに丸く(round)する酸化膜14を形成する。
【０００９】
続いて、図５に示すように、トレンチ内に酸化膜15を充填する。次に、結果物にCMP工程などが遂行されると、トレンチエッジに沿って丸いプロファイルを有する素子分離膜が形成されるようになる。
【００１０】
【発明が解決しようとする課題】
しかし、前記従来の他の方法は、パターンの大きさに影響を受ける。すなわち、パターンの大きさが大きい所ではジョーが容易に生じるが、高集積DRAMのようにパターンが狭い所ではこのようなジョーは生じにくい。結局、欠陥が発生する確率が高くなり、例えば、酸化膜の蝕刻縁(A)が発生することで素子の電気的な特性を悪化させるようになる。また、トレンチ蝕刻時に、パターンの大きさによって程度が異なるジョーが生じることにより、電気的な特性にお互い異なる影響を及ぼす。さらに、トレンチの蝕刻後、損傷を受ける酸化膜を除去しコーナーを丸くするための熱酸化膜の形成後に、この熱酸化膜を除去する犠牲酸化工程を遂行するとコーナーがさらに脆弱になる問題点があった。
【００１１】
したがって、本発明は前記問題点を解決するためになされたものであり、トレンチに充填される素子分離絶縁膜のコーナーで損失が発生しないようにし、以後の工程で残留物が発生しないようにすることで、半導体素子の安定した電気的特性を得ることができるトレンチ形成時に蝕刻工程を利用した半導体素子の素子分離膜の形成方法を提供することにその目的がある。
【００１２】
また、本発明の他の目的は、分離マスクパターンによりマスキング絶縁膜と分離酸化膜を順に乾式蝕刻する時、分離酸化膜をシリコン基板から数百Å以内の厚さを残して蝕刻することによって、シリコン基板がプラズマ(Plasma)により損傷(damage)しないようにする。これによって、素子の信頼性を向上させた半導体素子の素子分離膜の形成方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記目的を達成するための本発明による半導体素子の素子分離膜の形成方法は、
シリコン基板上に分離酸化膜とマスク絶縁膜とを順に形成する段階と、
前記マスク絶縁膜上に、分離マスクパターンを形成する段階と、
前記分離マスクパターンに従って前記マスク絶縁膜と前記分離酸化膜とを蝕刻してトレンチを形成する段階であって、前記マスク絶縁膜及び前記分離酸化膜を、前記分離酸化膜の一部分を前記トレンチ内に残した状態で蝕刻する段階と、
前記分離マスクパターンを除去した後、前記シリコン基板上の前記トレンチ内に残された前記分離酸化膜の部分を除去する段階と、
前記トレンチ内にエピタキシャルシリコン膜を成長させてエピタキシャルシリコンアクティブ領域を形成する段階と、を含むことを特徴とする。
【００１４】
以上のような本発明の目的と別の特徴及び長所などは次に参照する本発明の好適な実施例に対する以下の説明から明確になるであろう。
【００１５】
【発明の実施の形態】
以下、本発明の実施例に関して添付図面を参照して詳細に説明する。
また、実施例を説明するためのすべての図面で同一な機能を有するものは同一の符号を使用してその反復的な説明は省略する。
【００１６】
図６ないし図８は本発明による素子分離膜の形成方法を説明するための断面図である。
まず、図６を参照すると、シリコン基板1の上部に分離酸化膜2を必要な厚さに熱形成させ、分離酸化膜2上にマスキング(Masking)絶縁膜3を積層する。そして、マスキング絶縁膜3上に分離マスクパターン4を形成する。
【００１７】
次に、分離マスクパターン4に従って乾式蝕刻で前記マスキング絶縁膜3と前記分離酸化膜2とを前記シリコン基板1が現れるように蝕刻する。
【００１８】
続いて、前記分離マスクパターン4を除去する(図７参照)。
次に、図８を参照すると、アクティブ(active)シリコン領域5をエピタキシャルシリコン成長(Epitaxial Silicon Growth)により生成させてアクティブ領域とフィールド(field)領域とを完成する。
【００１９】
図９ないし図１１は本発明による半導体素子の他の素子分離膜の形成方法を説明するための断面図である。
まず、図９を参照すると、シリコン基板1の上部に分離酸化膜2を必要な厚さに熱形成させ、分離酸化膜2上にマスキング(Masking)絶縁膜3を積層する。そして、前記マスキング絶縁膜3上に分離マスクパターン4を形成する。
【００２０】
次に、分離マスクパターン4に従って乾式蝕刻で前記マスキング絶縁膜3と前記分離酸化膜2とを順に蝕刻するものの、前記分離酸化膜2を前記シリコン基板1から数百Å以内の厚さで残るように蝕刻する。この時、前記分離酸化膜2を数百Å以内の厚さで残す理由は、前記シリコン基板1がプラズマ(Plasma)による損傷(damage)を受けないようにするためだけでなく、後にアクティブ領域に形成されるエピタキシャル層と前記シリコン基板1との間に生成される欠陥(defect)を減らすためである。前記エピタキシャル層は、エピタキシャルシリコン成長(Epitaxial Silicon Growth)時に形成される。
【００２１】
続いて、図１０を参照すると、前記分離マスクパターン4を除去した後に、前記シリコン基板1上に残された酸化膜2を完全に除去する。
【００２２】
次に、図１１を参照すると、アクティブ(active)シリコン領域5をエピタキシャルシリコン成長(Epitaxial Silicon Growth)により生成して、アクティブ領域とフィールド(field)領域を完成する。
【００２３】
【発明の効果】
以上で説明したように、本発明による半導体素子の素子分離膜の形成方法によると、分離マスクパターン4によりマスキング絶縁膜3と分離酸化膜2を順に蝕刻する時、分離酸化膜2をシリコン基板1から数百Å以内の厚さを残して蝕刻することによって、シリコン基板1がプラズマ(Plasma)により損傷(damage)を受けないようにして素子の信頼性を向上させることができる。
【００２４】
また、エピタキシャルシリコン成長(Epitaxial Silicon Growth)時に、エピタキシャル層とシリコン基板1との間に発生される欠陥(defect)を減らすことができる。
【００２５】
以上では本発明を実施例によって詳細に説明したが、本発明は実施例によって限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【図面の簡単な説明】
【図１】従来技術による素子分離膜の形成方法を表す断面図である
【図２】従来技術による素子分離膜の形成方法を表す断面図である
【図３】従来技術による素子分離膜の形成方法を表す断面図である
【図４】他の従来技術による素子分離膜の形成方法を表す断面図である
【図５】他の従来技術による素子分離膜の形成方法を表す断面図である
【図６】本発明による素子分離膜の形成方法を表す断面図である
【図７】本発明による素子分離膜の形成方法を表す断面図である
【図８】本発明による素子分離膜の形成方法を表す断面図である
【図９】本発明による他の素子分離膜の形成方法を表す断面図である
【図１０】本発明による他の素子分離膜の形成方法を表す断面図である
【図１１】本発明による他の素子分離膜の形成方法を表す断面図である
【符号の説明】
１、１１  シリコン基板
２  分離酸化膜
３  マスキング絶縁膜
４  分離マスクパターン
５、１５  エピタキシャルシリコンアクティブ領域
１２  パッド酸化膜
１３  窒化膜
１４、１５  酸化膜
【図１】
0003993820.tif 000002
【図２】
0003993820.tif 000003
【図３】
0003993820.tif 000004
【図４】
0003993820.tif 000005
【図５】
0003993820.tif 000006
【図６】
0003993820.tif 000007
【図７】
0003993820.tif 000008
【図８】
0003993820.tif 000009
【図９】
0003993820.tif 000010
【図１０】
0003993820.tif 000011
【図１１】
0003993820.tif 000012