(57)【特許請求の範囲】
【請求項１】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路において、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、
前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子に隣接する両側の第２の端子を非接続端子にすることにより構成されていることを特徴とするＣＣＤアナログ信号処理回路。
【請求項２】
前記第２の端子に隣接する両側の第３の端子が前記第１の端子電圧をバッファリングする端子であることを特徴とする請求項１記載のＣＣＤアナログ信号処理回路。
【請求項３】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路において、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、
前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子に隣接する両側の第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより構成されていることを特徴とするＣＣＤアナログ信号処理回路。
【請求項４】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路において、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、
前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子をＩＣパッケージの一辺の端部に配置された端子とし、同じ辺において前記第１の端子に隣接する第２の端子を非接続端子にすることにより構成されていることを特徴とするＣＣＤアナログ信号処理回路。
【請求項５】
同じ辺において前記第２の端子に隣接する第３の端子が前記第１の端子電圧をバッファリングする端子であることを特徴とする請求項４記載のＣＣＤアナログ信号処理回路。
【請求項６】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路において、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、
前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子をＩＣパッケージの一辺の端部に配置された端子とし、同じ辺において前記第１の端子に隣接する第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより構成されていることを特徴とするＣＣＤアナログ信号処理回路。
【請求項７】
前記第１の端子と前記第１の端子電圧をバッファリングする端子の間に帯域制限フィルタを設けたことを特徴とする請求項２、３、５及び６のいずれか１項に記載のＣＣＤアナログ信号処理回路。
【請求項８】
前記第１の端子と前記第１の端子電圧をバッファリングする端子の間にバッファのオフセットキャンセル手段を設けたことを特徴とする請求項２、３、５、６及び７のいずれか１項に記載のＣＣＤアナログ信号処理回路。
【請求項９】
前記直流保持コンデンサが搭載されるパッドの間に、レジストを設けない状態で前記第１の端子の電圧をバッファリングする端子を接続する配線を設けたことを特徴とする請求項２、３、５、６、７及び８のいずれか１項に記載のＣＣＤアナログ信号処理回路。
【請求項１０】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路における前記直流保持コンデンサのドループを低減する方法であって、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣの第１の端子に接続し、前記第１の端子に隣接する両側の第２の端子を非接続端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする直流保持コンデンサのドループ低減方法。
【請求項１１】
前記パッド間のリーク電流の低減は、前記第２の端子に隣接する両側の第３の端子を前記第１の端子電圧をバッファリングする端子にすることにより行われることを特徴とする請求項１０記載の直流保持コンデンサのドループ低減方法。
【請求項１２】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路における前記直流保持コンデンサのドループを低減する方法であって、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣの第１の端子に接続し、前記第１の端子に隣接する両側の第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする直流保持コンデンサのドループ低減方法。
【請求項１３】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路における前記直流保持コンデンサのドループを低減する方法であって、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣのパッケージの一辺の端部に配置された第１の端子に接続し、同じ辺において前記第１の端子に隣接する第２の端子を非接続端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする直流保持コンデンサのドループ低減方法。
【請求項１４】
前記パッド間のリーク電流の低減は、同じ辺において前記第２の端子に隣接する第３の端子を前記第１の端子電圧をバッファリングする端子にすることにより行われることを特徴とする請求項１３記載の直流保持コンデンサのドループ低減方法。
【請求項１５】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路における前記直流保持コンデンサのドループを低減する方法であって、
前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣのパッケージの一辺の端部に配置された第１の端子に接続し、同じ辺において前記第１の端子に隣接する第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする直流保持コンデンサのドループ低減方法。
【請求項１６】
前記第１の端子と前記第１の端子電圧をバッファリングする端子の間に帯域制限フィルタを設けたことを特徴とする請求項１１、１２、１４及び１５のいずれか１項に記載の直流保持コンデンサのドループ低減方法。
【請求項１７】
前記第１の端子と前記第１の端子電圧をバッファリングする端子の間にバッファのオフセットキャンセル手段を設けたことを特徴とする請求項１１、１２、１４、１５及び１６のいずれか１項に記載の直流保持コンデンサのドループ低減方法。
【請求項１８】
前記直流保持コンデンサが搭載されるパッドの間に、レジスト無しの状態で、前記第１の端子の電圧をバッファリングする端子を接続する配線を設けたことを特徴とする請求項１１、１２、１４、１５、１６及び１７のいずれか１項に記載の直流保持コンデンサのドループ低減方法。
【請求項１９】
ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるプリント基板において、
前記直流保持コンデンサが搭載されるパッドの間に、レジスト無しの状態で前記直流保持コンデンサが接続される前記ＩＣの端子電圧をバッファリングする端子を接続する配線を設けたことを特徴とするプリント基板。
【請求項２０】
前記パッド間のレジスト無しの状態はスリット状に形成されているいることを特徴とする請求項１９記載のプリント基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル複写機、スキャナ、ファクシミリにおいてＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理回路に関する。
【０００２】
また本発明は、ＣＣＤアナログ信号処理回路における直流保持コンデンサのドループ低減方法及びプリント基板に関する。
【０００３】
【従来の技術】
この種のＣＣＤアナログ信号処理ＩＣは、リードピンの数が少ない場合には、プリント基板上の実装スペースもあまり問題にならず、また、リードピンの間の距離も十分確保することができる（例えば１．２７ｍｍや０．８ｍｍ）。また、従来のアナログＩＣは、殆どがバイポーラ型であって端子電流も大きく、また、直流保持時間も長いので、外付けの直流保持コンデンサとして安価、大容量の電解コンデンサが用いられており、このためコンデンサのリーク電流も大きく、プリント基板へのリーク電流が問題になることはなかった。なお、この種の従来例としては、例えば特開平５−１０３２２４号公報、特開平５−３１６３３８号公報、特開平６−４６２５６号公報に示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、近年ではアナログＩＣのデジタル−アナログ混載化が進み、これに伴って多ピン化によりリードピンの間の距離も短くなっている。また、バイポーラ型からＭＯＳ型への変更により端子電流も非常に小さくなり、また、高速化の要求を満たすために直流保持時間も短くなり、このため外付けの直流保持コンデンサとして小容量であるが、単価が安く形状も小さな、自己漏れ電流が小さいセラミックコンデンサを使用する要求が高まっている。したがって、このような状況下では、従来問題とならなかったプリント基板へのリーク電流が大きな問題になる。
【０００５】
本発明はこのような問題点に鑑み、プリント基板へのリーク電流を低減して、外付けの直流保持コンデンサとして小型、安価なセラミックコンデンサを使用することができるＣＣＤアナログ信号処理回路、直流保持コンデンサのドループ低減方法及びプリント基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
第１の手段は上記目的を達成するために、ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路において、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子に隣接する両側の第２の端子を非接続端子にすることにより構成されていることを特徴とする。
第２の手段は、第１の手段において、前記第２の端子に隣接する両側の第３の端子が前記第１の端子電圧をバッファリングする端子であることを特徴とする。
第３の手段は、第１の手段と同様の前提のＣＣＤアナログ信号処理回路において、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子に隣接する両側の第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより構成されていることを特徴とする。
第４の手段は、第１の手段と同様の前提のＣＣＤアナログ信号処理回路において、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子をＩＣパッケージの一辺の端部に配置された端子とし、同じ辺において前記第１の端子に隣接する第２の端子を非接続端子にすることにより構成されていることを特徴とする。
第５の手段は、第４の手段において、同じ辺において前記第２の端子に隣接する第３の端子が前記第１の端子電圧をバッファリングする端子であることを特徴とする。
第６の手段は、第１の手段と同様の前提のＣＣＤアナログ信号処理回路において、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間リーク電流を低減するパッド間リーク電流低減手段を備え、前記パッド間リーク電流低減手段は、前記直流保持コンデンサが接続される前記ＩＣの第１の端子をＩＣパッケージの一辺の端部に配置された端子とし、同じ辺において前記第１の端子に隣接する第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより構成されていることを特徴とする。
第７の手段は、第２，３，５及び６のいずれかの手段において、前記第１の端子と前記第１の端子電圧をバッファリングする端子の間に帯域制限フィルタを設けたことを特徴とする。
第８の手段は、第２，３，５，６及び７のいずれかの手段において、前記第１の端子と前記第１の端子電圧をバッファリングする端子の間にバッファのオフセットキャンセル手段を設けたことを特徴とする。
第９の手段は、第２，３，５，６，７及び８のいずれかの手段において、前記直流保持コンデンサが搭載されるパッドの間に、レジストを設けない状態で前記第１の端子の電圧をバッファリングする端子を接続する配線を設けたことを特徴とする。
第１０の手段は、ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるＣＣＤアナログ信号処理回路における前記直流保持コンデンサのドループを低減する方法であって、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣの第１の端子に接続し、前記第１の端子に隣接する両側の第２の端子を非接続端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする。
第１１の手段は、第１０の手段において、前記パッド間のリーク電流の低減は、前記第２の端子に隣接する両側の第３の端子を前記第１の端子電圧をバッファリングする端子にすることにより行われることを特徴とする。
第１２の手段は、第１０の手段と同様の前提の直流保持コンデンサのドループを低減する方法であって、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣの第１の端子に接続し、前記第１の端子に隣接する両側の第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする。
第１３の手段は、第１０の手段と同様の前提の直流保持コンデンサのドループを低減する方法であって、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣのパッケージの一辺の端部に配置された第１の端子に接続し、同じ辺において前記第１の端子に隣接する第２の端子を非接続端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする。
第１４の手段は、第１３の手段において、前記パッド間のリーク電流の低減は、同じ辺において前記第２の端子に隣接する第３の端子を前記第１の端子電圧をバッファリングする端子にすることにより行われることを特徴とする。
第１５の手段は、第１０の手段と同様の前提の直流保持コンデンサのドループを低減する方法であって、前記ＣＣＤアナログ信号処理ＩＣ及び直流保持コンデンサの端子が接続されるプリント基板上のパッド間のリーク電流を、前記直流保持コンデンサを前記ＩＣのパッケージの一辺の端部に配置された第１の端子に接続し、同じ辺において前記第１の端子に隣接する第２の端子を前記第１の端子電圧をバッファリングする端子にすることにより低減し、前記直流保持コンデンサのドループを低減することを特徴とする。
第１６の手段は、第１１，１２，１４及び１５のいずれかの手段において、前記第１の端子と前記第１の端子電圧をバッファリングする端子の間に帯域制限フィルタを設けたことを特徴とする。
第１７の手段は、第１１，１２，１４，１５及び１６のいずれかの手段において、前記第１の端子と前記第１の端子電圧をバッファリングする端子の間にバッファのオフセットキャンセル手段を設けたことを特徴とする。
第１８の手段は、第１１，１２，１４，１５，１６及び１７のいずれかの手段において、前記直流保持コンデンサが搭載されるパッドの間に、レジスト無しの状態で、前記第１の端子の電圧をバッファリングする端子を接続する配線を設けたことを特徴とする。
第１９の手段は、ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるプリント基板において、前記直流保持コンデンサが搭載されるパッドの間に、レジスト無しの状態で前記直流保持コンデンサが接続される前記ＩＣの端子電圧をバッファリングする端子を接続する配線を設けたことを特徴とする。
第２０の手段は、第１９の手段において、前記パッド間のレジスト無しの状態はスリット状に形成されているいることを特徴とする。
【００２３】
第１８の手段は、第１３、第１４、第１６及び第１７の手段において前記第１の端子と前記第１の端子電圧をバッファリングする端子の間に帯域制限フィルタを設けたことを特徴とする。
【００２４】
第１９の手段は、第１３、第１４、第１６、第１７及び第１８の手段において前記第１の端子と前記第１の端子電圧をバッファリングする端子の間にバッファのオフセットキャンセル手段を設けたことを特徴とする。
【００２５】
第２０の手段は、第１３、第１４、第１６、第１７、第１８及び第１９の手段において前記直流保持コンデンサが搭載されるパッドの間に、前記第１の端子の電圧をバッファリングする端子を接続する配線を設けるとともに、レジストを設けないようにしたことを特徴とする。
【００２６】
第２１の手段は、ＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換するＣＣＤアナログ信号処理ＩＣに対して直流保持コンデンサが外付けされるプリント基板において、前記直流保持コンデンサが搭載されるパッドの間に、レジスト無しの状態で前記直流保持コンデンサが接続される前記ＩＣの端子電圧をバッファリングする端子を接続する配線を設けたことを特徴とする。
【００２７】
第２２の手段は、第２１の手段における前記パッド間のレジスト無しの状態で、スリット状に形成されていることを特徴とする。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において、同等と見なせる各部には同一の参照符号を付し、重複する説明は省略する。
【００２９】
＜第１の実施形態＞
図１は本発明に係るＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法の一実施形態を示す構成図である。
【００３０】
図１において、ＣＣＤアナログ信号処理ＩＣ１は不図示のＣＣＤリニアイメージセンサの出力信号の内、入力光量に応じた画像信号成分のみをデジタルデータに変換する。ＩＣ１の矩形状のパッケージ１ａの一辺には複数のリードピン２が設けられ、リードピン２の略中央の１つが直流保持コンデンサ接続端子ＣＨとして使用されている。また、直流保持コンデンサ接続端子ＣＨの両側に隣接する２つの端子には何も接続されず、非接続端子ＮＣとして構成されている。
【００３１】
ここで、リードピン２のピッチと、直流保持コンデンサＣ１が搭載されるプリント基板上のパッド間の距離の関係は次の通りである。但し、パッド間距離は概算値である。
【００３２】
0003868640.tif 000002
ＣＣＤアナログ信号処理ＩＣ１及び直流保持コンデンサＣ１が実装されるプリント基板は、汚れなどにより絶縁抵抗が下がった場合を考えると、使用環境に応じて大きく異なるが、経験的に１ＭΩ／ｍｍ（電極間距離）であれば問題がない。これを考慮すると、リードピッチとパッド間絶縁抵抗の関係は次の通りとなる。
【００３３】
0003868640.tif 000003
上記の数字は目安であり絶対的ではないが、かなり小さな絶縁抵抗になる危険性がある。そこで、図１に示すように、直流保持コンデンサ接続端子ＣＨの両側に隣接する２つの端子を非接続端子ＮＣにした場合には、他の信号端子とした場合と比較すると、約２倍のパッド間絶縁抵抗を確保することができる。
【００３４】
例としてリードピッチ＝０．５ｍｍ、直流保持電圧＝１．６５Ｖ、非接続端子ＮＣの両側の端子がグランド（ＧＮＤ）に接続されている場合を考えると、
0003868640.tif 000004
となる。これに対し、非接続端子ＮＣを設けない場合には
0003868640.tif 000005
となる。
【００３５】
＜第２の実施形態＞
次に図２を参照して第２の実施形態について説明する。この実施形態では、直流保持コンデンサＣ１が直流保持コンデンサ接続端子ＣＨに接続されるとともに、ＣＣＤアナログ信号処理ＩＣパッケージ１ａ内においてボルテージフォロア（ＢＵＦ）が設けられている。そして、直流保持コンデンサ接続端子ＣＨの両側に隣接する２つの端子がボルテージフォロア（ＢＵＦ）のバッファリング出力端子ＢＯとして使用されている。この実施形態では、パッド間絶縁抵抗が２倍になることはないが、絶縁抵抗にかかる電圧がボルテージフォロア（ＢＵＦ）のオフセット電圧のみとなる。例としてリードピッチ＝０．５ｍｍ、直流保持電圧＝１．６５Ｖ、ボルテージフォロア（ＢＵＦ）のオフセット電圧＝３０ｍＶとすると、
0003868640.tif 000006
となり、したがって、リーク電流を大きく低減することができる。
【００３６】
＜第３の実施形態＞
次に図３を参照して第３の実施形態について説明する。この実施形態では、矩形状のＣＣＤアナログ信号処理ＩＣパッケージ１の一辺に設けられた複数のリードピン２ａの内、最も端部に設けられている端子が直流保持コンデンサ接続端子ＣＨとして使用され、同じ辺において直流保持コンデンサ接続端子ＣＨに隣接する１つの端子が非接続端子ＮＣとして構成されている。
【００３７】
この構成によれば、パッケージの２辺にリードピン２ａ、２ｂが設けられたＳＯＰ（スモール・アウトライン・パッケージ）やＳＳＯＰはもちろん、４辺にリードピン２が設けられたＱＦＰ（クアド・フラット・パッケージ）にも適用することができる。この場合、直流保持コンデンサ接続端子ＣＨから最も近い他の辺の端子２ｂまでの距離は、同じ辺において直流保持コンデンサ接続端子ＣＨに隣接する非接続端子ＮＣまでの距離の数倍ないし十倍程度になるので、直流保持コンデンサ接続端子ＣＨが設けられている辺以外のリードまでの絶縁抵抗を無視することができ、このため同一条件で第１の実施形態（図１）に示す構成と比較するとリーク電流は約半分となる。
【００３８】
＜第４の実施形態＞
図４に示す第４の実施形態は、第２、第３の実施形態を組み合わせた構成であり、矩形状のＣＣＤアナログ信号処理ＩＣパッケージ１ａの一辺に設けられた複数のリードピン２ａの内、最も端部に設けられている端子が直流保持コンデンサ接続端子ＣＨとして使用され、同じ辺において直流保持コンデンサ接続端子ＣＨに隣接する１つの端子がボルテージフォロア（ＢＵＦ）のバッファリング出力端子ＢＯとして使用されている。この場合にも同様に、同一条件で図２に示す構成と比較するとリーク電流は約半分となる。特に説明しない各部は第２及び第３の実施形態と同等に構成されている。
【００３９】
＜第５の実施形態＞
図５に示す第５の実施形態は、第１、第２の実施形態を組み合わせた構成であり、リードピン２の略中央の１つが直流保持コンデンサ接続端子ＣＨとして使用され、また、直流保持コンデンサ接続端子ＣＨの両側に隣接する２つの端子には何も接続されず非接続端子ＮＣとして構成され、更に、非接続端子ＮＣの両側に隣接する２つの端子がボルテージフォロア（ＢＵＦ）のバッファリング出力端子ＢＯとして使用されている。特に説明しない各部は第１及び第２の実施形態と同等に構成されている。
【００４０】
この第５の実施形態では、第１の実施形態と同様にパッド間絶縁抵抗が２倍になるとともに、第２の実施形態と同様に絶縁抵抗にかかる電圧がボルテージフォロア（ＢＵＦ）のオフセット電圧のみとなる。第１、第２の実施形態と同一条件におけるリーク電流は、
リーク電流＝｛１．６５−（１．６５±０．０３）｝／２００ｋ×２／２＝１５０ｎＡとなる。
【００４１】
＜第６の実施形態＞
図６に示す第６の実施形態は、第３、第４の実施形態を組み合わせた構成であり、パッケージ１の一辺に設けられた複数のリードピン２の内、最も端部に設けられている端子が直流保持コンデンサ接続端子ＣＨとして使用され、同じ辺において直流保持コンデンサ接続端子ＣＨに隣接する１つの端子が非接続端子ＮＣとして構成され、非接続端子ＮＣに隣接する１つの端子がボルテージフォロア（ＢＵＦ）のバッファリング出力端子ＢＯとして使用されている。特に説明しない各部は第１及び第２の実施形態と同等に構成されている。
【００４２】
この第６の実施形態では、第１、第２の実施形態と同様にパッド間絶縁抵抗が２倍になるとともに、絶縁抵抗にかかる電圧がボルテージフォロア（ＢＵＦ）のオフセット電圧のみとなり、リーク電流は第５の実施形態の約半分となる。
【００４３】
＜第７の実施形態＞
次に図７を参照して第７の実施形態について説明する。この実施形態では、図２、図４、図５及び図６において直流保持コンデンサ接続端子ＣＨを交流が通るような場合、例えばクランプ付き交流結合回路の交流結合コンデンサの場合に、ボルテージフォロア（ＢＵＦ）に入力する信号の周波数帯域をＲＣフィルタ回路により制限するように構成されている。なお、このＲＣフィルタ回路（抵抗値＝ＲＦ、容量＝ＣＦ）のカットオフ周波数ｆｃは
ｆｃ＝１／（２π・ＲＦ・ＣＦ）
となり、これによりボルテージフォロア（ＢＵＦ）の立ち上がり、立ち下がり時のスルーレートにアンバランスがあっても、バッファリング出力端子ＢＯの平均電圧は、ボルテージフォロア（ＢＵＦ）のオフセット電圧分のみとなるので、アンバランスなスルーレートがリークに影響を与えないという効果がある。
【００４４】
＜第８の実施形態＞
次に図８を参照して第８の実施形態について説明する。この実施形態では、直流保持コンデンサ接続端子ＣＨの信号をバッファリング出力端子ＢＯに出力するボルテージフォロア（ＢＵＦ）のオフセットを低減するように構成されている。
【００４５】
図８において、直流保持コンデンサ接続端子ＣＨはＲＣフィルタ回路（ＲＦ、ＣＦ）、スイッチＳＷ２、オフセット保持コンデンサＣＣを介してボルテージフォロア（ＢＵＦ）の非反転端子に接続され、また、ボルテージフォロア（ＢＵＦ）の非反転端子には基準電圧ＶｒがスイッチＳＷ１を介して印加される。また、ボルテージフォロア（ＢＵＦ）の出力（バッファリング出力端子ＢＯ）は、ボルテージフォロア（ＢＵＦ）の反転端子に接続されるともに、スイッチＳＷ３を介してスイッチＳＷ２とオフセット保持コンデンサＣＣの間に接続されている。スイッチＳＷ１、ＳＷ３の非反転制御端子とスイッチＳＷ２の反転制御端子には、制御信号としてオフセットキャンセル信号が印加される。
【００４６】
このような構成において、オフセットキャンセル信号がＨの場合、スイッチＳＷ１、ＳＷ３がオンであり、スイッチＳＷ２がオフである。この状態で基準電圧ＶｒがスイッチＳＷ１を介してボルテージフォロア（ＢＵＦ）の非反転端子に印加され、また、これによりオフセット保持コンデンサＣＣが充電される。
【００４７】
他方、オフセットキャンセル信号がＬの場合、スイッチＳＷ１、ＳＷ３がオフであり、スイッチＳＷ２がオンである。この状態では直流保持コンデンサ接続端子ＣＨの電圧は、ＲＣフィルタ回路により帯域制限された後、オフセット保持コンデンサＣＣを介してボルテージフォロア（ＢＵＦ）の非反転端子に印加されるので、その印加電圧は直流保持コンデンサ接続端子ＣＨの電圧よりボルテージフォロア（ＢＵＦ）のオフセット電圧分だけ高くなる。また、ボルテージフォロア（ＢＵＦ）は入力電圧をそのオフセット電圧分だけ下げてバッファリング出力端子ＢＯに出力するので、直流保持コンデンサ接続端子ＣＨからバッファリング出力端子ＢＯまでの電位差がキャンセルされる。
【００４８】
ここで、理想的にはオフセットは「０」になるはずであるが、実際にはスイッチのフィードスルーによりオフセット保持コンデンサＣＣの保持電圧が変動するので、数十μＶ〜数百μＶ程度のオフセット電圧が発生する。いずれにしても、オフセット電圧を非常に小さくすることができるので、図２、図４〜図７に示す回路よりリーク電流を数十分の１〜１００分の１程度に低減することができる。
【００４９】
＜第９の実施形態＞
次に図９を参照して第９の実施形態について説明する。ここで、第１ないし第８の実施形態ではＩＣ１のパッド間リークのみを問題にして説明したが、直流保持コンデンサＣ１のパッド間リークも存在し、特に第７の実施形態（図７）に示すように、直流保持コンデンサ接続端子ＣＨを交流が通るような場合、例えばクランプ付き交流結合回路の交流結合コンデンサの場合には、直流保持コンデンサＣ１の端子間電圧が大きいので、このリークは顕著となる。
【００５０】
図１０に直流保持コンデンサＣ１をチップ部品として、チップサイズ毎の最小パッド間隔、リーク電流、パッド間リーク電流を示す。なお、数値は絶対的なものではなく目安である。パッド間リーク電流はコンデンサＣ１の端子間電圧を６Ｖとして算出されている。図１０に示すように、直流保持コンデンサＣ１のパッド間絶縁抵抗自体は、ＩＣ１のそれと比較してかなり大きいが、コンデンサＣ１にかかる電圧が大きいのでリーク電流として見ると大きな値であることがわかる。
【００５１】
そこで、図９に示すように第９の実施形態では、２つのバッファリング出力端子ＢＯがコンデンサＣ１用のパッド１１−１、１１−２の間を介して配線されるとともに、このパッド１１−１、１１−２の間の配線にはレジスト１２がスリット状に設けられていない。したがって、パッド１１−１、１１−２間に流れる電流がこの配線を介してバッファリング出力端子ＢＯに流れるので、直流保持コンデンサ接続端子ＣＨに流れ込まなくなる。但し、バッファリング出力端子ＢＯと、直流保持コンデンサが接続されるパッド１１−１のパッド間リーク電流は、ＩＣ１のパッド間リーク電流と同程度であるが、元々のＩＣ１のパッド間リーク電流と比較すると２桁ほど小さな値である。
【００５２】
【発明の効果】
以上説明したように本発明によれば、プリント基板へのリーク電流を低減して、外付けの直流保持コンデンサとして小型、安価なセラミックコンデンサを使用することができる。
【図面の簡単な説明】
【図１】本発明に係るＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法の一実施形態を示す構成図である。
【図２】第２の実施形態のＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法を示す構成図である。
【図３】第３の実施形態のＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法を示す構成図である。
【図４】第４の実施形態のＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法を示す構成図である。
【図５】第５の実施形態のＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法を示す構成図である。
【図６】第６の実施形態のＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法を示す構成図である。
【図７】第７の実施形態のＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法を示す構成図である。
【図８】第８の実施形態のＣＣＤアナログ信号処理回路及び直流保持コンデンサのドループ低減方法を示す構成図である。
【図９】第９の実施形態のＣＣＤアナログ信号処理回路、直流保持コンデンサのドループ低減方法及びプリント基板を示す構成図である。
【図１０】直流保持コンデンサのチップサイズ毎の最小パッド間隔、リーク電流、パッド間リーク電流を示す説明図である。
【符号の説明】
１  ＣＣＤアナログ信号処理ＩＣ
１ａ  パッケージ
２，２ａ，２ｂ  リードピン
Ｃ１  直流保持コンデンサ
ＣＨ  直流保持コンデンサ接続端子
ＮＣ  非接続端子
ＢＯ  バッファリング端子
ＢＵＦ  ボルテージフォロア
１１−１，１１−２  パッド
１２  レジスト
【図１】
0003868640.tif 000007
【図２】
0003868640.tif 000008
【図３】
0003868640.tif 000009
【図４】
0003868640.tif 000010
【図５】
0003868640.tif 000011
【図６】
0003868640.tif 000012
【図７】
0003868640.tif 000013
【図８】
0003868640.tif 000014
【図９】
0003868640.tif 000015
【図１０】
0003868640.tif 000016