(57)【要約】      （修正有）【課題】装置構成や製造工程を複雑化させることなく、表示特性を改善することが可能な表示装置を提供する。【解決手段】電圧の印加により表示階調が変化する電気光学素子と、電気光学素子に電圧を印加するための画素電極と、第１接続点Ｐ1と第２接続点Ｐ2とを有し、画素電極との間で電気光学素子に電圧を印加する対向電極６２と、第１接続点Ｐ1に第１駆動信号ＳAを供給するとともに、第１駆動信号ＳAに対して遅延した第２駆動信号ＳBを第２接続点Ｐ2に供給する出力部５０とを具備する。【選択図】図２
2016212309.tif 000002
【特許請求の範囲】
【請求項１】
電圧の印加により表示階調が変化する電気光学素子と、
前記電気光学素子に電圧を印加するための画素電極と、
第１接続点と第２接続点とを有し、前記画素電極との間で前記電気光学素子に電圧を印加する対向電極と、
前記第１接続点に前記第１駆動信号を供給するとともに、前記第１駆動信号に対して遅延した第２駆動信号を前記第２接続点に供給する出力部と
を具備する表示装置。
【請求項２】
前記出力部は、前記第２駆動信号を生成して前記第２接続点に出力する遅延回路を含み、
前記遅延回路は、環境温度が低いほどドレイン電流が減少する特性のトランジスターを含む
請求項１の表示装置。
【請求項３】
指定階調に応じた電圧の階調信号が供給される信号線と、前記画素電極と、前記信号線と前記画素電極との接続を制御するトランジスターとが設置される第１基板に、前記遅延回路が設置され、
前記第１基板との間に前記電気光学素子が配置される第２基板に、前記対向電極が設置される
請求項１または請求項２の表示装置。
【請求項４】
前記対向電極は、
前記第１接続点を含む第１共通配線部と、
前記第１共通配線部から離間して形成されて前記第２接続点を含む第２共通配線部と、
前記第１共通配線部と前記第２共通配線部との間にわたる複数の電極部とを含む
請求項１から請求項３のいずれか１項に記載の表示装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の表示装置を備える
電子機器。
【請求項６】
電圧の印加により表示階調が変化する電気光学素子と、前記電気光学素子に電圧を印加するための画素電極と、第１接続点と第２接続点とを有し、前記画素電極との間で前記電気光学素子に電圧を印加する対向電極とを具備する表示装置の制御方法であって、
前記第１接続点に第１駆動信号を供給し、前記第１駆動信号に対して遅延した第２駆動信号を前記第２接続点に供給する
表示装置の制御方法。
【請求項７】
電圧の印加により表示階調が変化する電気光学素子を利用した表示装置を製造する方法であって、
第１基板上に素子部を形成する第１工程と、
前記素子部を覆う絶縁層を形成する第２工程と、
前記絶縁層の導通孔を介して前記素子部に電気的に接続される画素電極を形成する第３工程と、
第１接続点と第２接続点とを有し、前記画素電極との間で前記電気光学素子に電圧を印加する対向電極が形成された第２基板と、前記第１基板との間に、前記電気光学素子を配置する第４工程とを含み、
前記第１工程では、前記第１接続点に第１駆動信号を供給するとともに前記第１駆動信号に対して遅延した第２駆動信号を前記第２接続点に供給する出力部を含む前記素子部を形成する
表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子を駆動する技術に関する。
【背景技術】
【０００２】
例えば電気泳動素子や液晶素子等の電気光学素子を利用した表示装置では、低温環境下で電気光学素子の応答性が低下して表示性能が劣化する（例えば表示の切替え速度が低下する）という問題がある。特許文献１には、温度センサーによって環境温度の低下を検知した場合に、画素電極に電流を流して発熱させることで電気泳動素子を加熱する構成が開示されている。具体的には、画素電極の一端にデータ線を介して電圧Ｖdを供給するとともに、電圧Ｖdとは異なる電圧Ｖhを画素電極の他端にヒーター線を介して供給することで、画素電極の両端間に電位差を発生させて電流を流す。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２０４５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、データ線に供給される表示用の電圧Ｖdと、電気光学素子の加熱用の電圧Ｖhとを別個に生成する必要があるから、表示装置で使用される電圧を生成するための構成（例えば電源回路の構成）が複雑化するという問題がある。また、特許文献１の技術では、温度センサーの設置により表示装置の構成が複雑化するという問題もある。以上の事情を考慮して、本発明は、装置構成や製造工程を複雑化させることなく、表示特性を改善することが可能にすることを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明の好適な態様に係る表示装置は、電圧の印加により表示階調が変化する電気光学素子と、前記電気光学素子に電圧を印加するための画素電極と、第１接続点と第２接続点とを有し、前記画素電極との間で前記電気光学素子に電圧を印加する対向電極と、前記第１接続点に前記第１駆動信号を供給するとともに、前記第１駆動信号に対して遅延した第２駆動信号を前記第２接続点に供給する出力部とを具備する。以上の構成では、第２接続点に供給される第２駆動信号が、第１接続点に供給される第１駆動信号に対して遅延した関係にある。したがって、第１駆動信号の電圧が変動してから遅延時間にわたり第１接続点と第２接続点との間に電位差が発生し、当該電位差に応じた電流が流れることで対向電極が発熱する。電気光学素子に電圧を印加するための対向電極の発熱により電気光学素子が加熱されるから、電気光学素子の加熱に専用される電熱線等を設置した構成と比較すると、装置構成の複雑化を抑制しながら電気光学素子を加熱することが可能である。また、第２駆動信号が第１駆動信号を遅延させた関係にあるから、表示用の電圧と電気光学素子の加熱用の電圧とを別個に生成する特許文献１の構成と比較して、対向電極に印加される電圧を生成するための要素が簡素化されるという利点もある。
【０００６】
本発明の好適な態様において、前記出力部は、前記第２駆動信号を生成して前記第２接続点に出力する遅延回路を含み、前記遅延回路は、環境温度が低いほどドレイン電流が減少する特性のトランジスターを含む。以上の構成では、第２駆動信号を生成する遅延回路を構成するトランジスターのドレイン電流が、環境温度が低いほど減少する。したがって、環境温度が低いほど遅延回路による第２駆動信号の遅延量が増加する。そして、第２駆動信号の遅延量が大きいほど、対向電極に電流が流れる時間長は長くなり、結果的に対向電極の発熱により電気光学素子の加熱は促進される。以上の説明から理解される通り、環境温度を検出する温度センサーを必要とせずに、環境温度に応じた電気光学素子の加熱（環境温度が低いほど電気光学素子を加熱する動作）が実現される。
【０００７】
本発明の好適な態様において、指定階調に応じた電圧の階調信号が供給される信号線と、前記画素電極と、前記信号線と前記画素電極との接続を制御するトランジスターとが設置される第１基板に、前記遅延回路が設置され、前記第１基板との間に前記電気光学素子が配置される第２基板に、前記対向電極が設置される。以上の構成では、画素電極と信号線との接続を制御するトランジスターが形成される第１基板に遅延回路が形成されるから、遅延回路のトランジスターを第２基板に設置する構成と比較して、第２基板上の要素の構成が簡素化されるという効果が実現される。
【０００８】
本発明の好適な態様において、前記対向電極は、前記第１接続点を含む第１共通配線部と、前記第１共通配線部から離間して形成されて前記第２接続点を含む第２共通配線部と、前記第１共通配線部と前記第２共通配線部との間にわたる複数の電極部とを含む。以上の構成では、第１接続点を含む第１共通配線部と、第２接続点を含む第２共通配線部との間に電位差が発生し、第１共通配線部と第２共通配線部との間にわたる複数の電極部に当該電位差に応じた電流が流れることで対向電極が加熱される。第１共通配線部と第２共通配線部との間にわたる複数の電極部に電流が流れるから、各電極部の抵抗を確保して効率的に電気光学素子を加熱することが可能である。
【０００９】
以上の各態様に係る表示装置は、例えば以下に例示する態様に係る方法により製造される。本発明の好適な態様に係る製造方法は、電圧の印加により表示階調が変化する電気光学素子を利用した表示装置を製造する方法であって、第１基板上に素子部を形成する第１工程と、前記素子部を覆う絶縁層を形成する第２工程と、前記絶縁層の導通孔を介して前記素子部に電気的に接続される画素電極を形成する第３工程と、第１接続点と第２接続点とを有し、前記画素電極との間で前記電気光学素子に電圧を印加する対向電極が形成された第２基板と、前記第１基板との間に、前記電気光学素子を配置する第４工程とを含み、前記第１工程では、前記第１接続点に第１駆動信号を供給するとともに前記第１駆動信号に対して遅延した第２駆動信号を前記第２接続点に供給する出力部を含む前記素子部を形成する。
【００１０】
本発明の好適な態様に係る表示装置は、以下に例示する態様に係る制御方法により制御される。本発明の好適な態様に係る制御方法は、電圧の印加により表示階調が変化する電気光学素子と、前記電気光学素子に電圧を印加するための画素電極と、第１接続点と第２接続点とを有し、前記画素電極との間で前記電気光学素子に電圧を印加する対向電極とを具備する表示装置の制御方法であって、前記第１接続点に第１駆動信号を供給し、前記第１駆動信号に対して遅延した第２駆動信号を前記第２接続点に供給する。
【００１１】
本発明の態様としては、表示装置のほか、当該表示装置を備える電子機器として概念することも可能である。本発明の電子機器としては、電子書籍、時計（設備時計、腕時計）、可搬型の携帯端末等が例示され得るが、本発明の適用範囲は以上の例示に限定されない。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る表示装置１００の構成図である。
【図２】対向電極６２の構成図である。
【図３】画素回路ＰIXの回路図である。
【図４】電気泳動素子４６の駆動の説明図である。
【図５】表示装置１００の動作を示すタイミングチャートである。
【図６】書込期間、反転期間、および、表示期間の具体的な説明図である。
【図７】実施形態の出力部５０の構成図である。
【図８】インバーター回路INVの構成図である。
【図９】環境温度とインバーター回路INV(INV-1,INV-2)のトランジスターＴRAおよびトランジスターＴRBの関係を示すグラフである。
【図１０】素子部７０の各トランジスター（ＴRS，ＴRA，ＴRB）の断面図である。
【図１１】表示装置１００の製造工程の説明図である。
【図１２】表示装置１００の製造工程の説明図である。
【図１３】表示装置１００の製造工程の説明図である。
【図１４】表示装置１００の製造工程の説明図である。
【図１５】電子機器（情報端末）の斜視図である。
【図１６】電子機器（電子ペーパー）の斜視図である。
【図１７】変形例に係る出力部５０の構成図である。
【発明を実施するための形態】
【００１３】
＜実施形態＞
図１は、本発明の実施形態に係る表示装置１００のブロック図である。表示装置１００は、電圧の印加により表示階調が変化する電気泳動素子を利用した電気光学装置である。表示装置１００は、相互に対向する素子基板１０と対向基板６０とを具備する。対向基板６０は、素子基板１０からみて観察側（表示装置１００による表示画像を視認する観察者側）に位置する。素子基板１０と対向基板６０とは、所定の間隔をあけてシール材（図示略）で接合され、両基板の間隙内に電気泳動素子が封止される。
【００１４】
素子基板１０のうち対向基板６０との対向面には、図１に例示されるように、複数の画素回路ＰIXを含む画素部２０と、各画素回路ＰIXを駆動する駆動回路３０と、電圧生成回路３６と、出力部５０とが設置される。他方、対向基板６０は、例えばガラスや石英等の光透過性の基板であり、素子基板１０との対向面には対向電極６２が形成される。対向電極６２は、ＩＴＯ(Indium Tin Oxide)等の光透過性の導電層であり、平面視で複数の画素回路ＰIXにわたり連続する。
【００１５】
電圧生成回路３６は、電圧ＶHおよび電圧ＶLを生成する。電圧ＶHは電圧ＶLを上回る（ＶH＞ＶL）。例えば電圧ＶHは１０Ｖ〜１５Ｖに設定され、電圧ＶLは例えば０Ｖに設定される。電圧生成回路３６が生成した電圧ＶHおよび電圧ＶLは駆動回路３０に供給される。また、電圧生成回路３６は、電圧ＶHおよび電圧ＶLの何れかに設定される共通電圧ＶCOMを生成および出力する。電圧生成回路３６が生成した共通電圧ＶCOMは、配線７２を介して出力部５０に供給される。出力部５０は、共通電圧ＶCOMに応じた第１駆動信号ＳAおよび第２駆動信号ＳBを出力する。出力部５０の具体的な構成や第１駆動信号ＳAと第２駆動信号ＳBとの関係については後述する。
【００１６】
素子基板１０と対向基板６０との間には導通部６３Aおよび導通部６３B（いわゆる銀点）が形成される。具体的には、導通部６３Aは、対向基板６０のうちＹ方向の負側の隅部に形成されて素子基板１０上の配線７４Aに接続され、導通部６３Bは、対向基板６０のうち導通部６３Aとは反対側（Ｙ方向の正側）の隅部に形成されて素子基板１０上の配線７４Bに接続される。出力部５０が出力した第１駆動信号ＳAは、配線７４Aと導通部６３Aとを介して対向電極６２に供給され、第２駆動信号ＳBは、配線７４Bと導通部６３Bとを介して対向電極６２に供給される。
【００１７】
図２は、対向電極６２の説明図である。図２に例示される通り、対向電極６２は、第１共通配線部６６Aおよび第２共通配線部６６Bと、複数の電極部６５とを含んで構成される。第１共通配線部６６Aと第２共通配線部６６Bと複数の電極部６５とは、例えばＩＴＯ等の光透過性の導電材料で一体に形成される。ただし、各々を別層で形成して相互に接続することも可能である。例えば、複数の電極部６５をＩＴＯ等の導電材料で形成する一方、第１共通配線部６６Aと第２共通配線部６６Bとを、電極部６５と比較して低抵抗な導電材料で形成することが可能である。
【００１８】
第１共通配線部６６Aは、Ｘ方向に沿って延在する帯状の配線であり、対向基板６０のうちＹ方向（Ｘ方向に交差する方向）の負側の縁辺に沿う領域に形成される。図２に例示される通り、第１共通配線部６６Aは第１接続点Ｐ1を含む。第１接続点Ｐ1は、第１共通配線部６６Aのうち例えば平面視で導通部６３Aに重なる部分である。図２に例示された構成では、第１接続点Ｐ1は、第１共通配線部６６AのうちＸ方向の正側の端部に位置する。第１接続点Ｐ1には、出力部５０から配線７４Aおよび導通部６３Aを介して第１駆動信号ＳAが供給される。したがって、第１共通配線部６６Aの電圧Ｖ1は第１駆動信号ＳAの電圧に設定される。
【００１９】
第２共通配線部６６Bは、第１共通配線部６６Aと同様にＸ方向に沿って延在する帯状の電極であり、対向基板６０のうちＹ方向の正側の縁辺に沿う領域に形成される。第２共通配線部６６Bは、第２接続点Ｐ2を含む。第２接続点Ｐ2は、第２共通配線部６６Bのうち例えば平面視で導通部６３Bに重なる部分である。図２に例示された構成では、第２接続点Ｐ2は、第２共通配線部６６BのうちＸ方向の正側の端部に位置する。第２接続点Ｐ2には、出力部５０から配線７４Bおよび導通部６３Bを介して第２駆動信号ＳBが供給される。したがって、第２共通配線部６６Bの電圧Ｖ2は第２駆動信号ＳBの電圧に設定される。
【００２０】
第１共通配線部６６Aと第２共通配線部６６Bとは、Ｙ方向に間隔をあけて相互に離間するように配置される。複数の電極部６５の各々は、第１共通配線部６６Aと第２共通配線部６６Bとにわたり相互に間隔をあけてＹ方向に沿って延在する帯状（または直線状）の配線である。複数の電極部６５は、相互に等しい形状（例えば相等しい線幅）に形成されてＸ方向に等間隔に配列する。すなわち、複数の電極部６５は、対向基板６０の表面のうち第１共通配線部６６Aと第２共通配線部６６Bとの間の領域内でＸ方向に略均等に分布する。第１共通配線部６６A、第２共通配線部６６B、および、各電極部６５の寸法は任意であるが、例えば、第１共通配線部６６Aと第２共通配線部６６Bとは略同等の線幅に形成され、各電極部６５は、第１共通配線部６６Aおよび第２共通配線部６６Bと比較して小さい線幅に形成される。
【００２１】
第１共通配線部６６Aの電圧Ｖ1と第２共通配線部６６Bとの電圧Ｖ2とを相違させた状態では、電圧Ｖ1と電圧Ｖ2との電圧差（Ｖ1−Ｖ2）に応じた電流が複数の電極部６５に流れて電極部６５（対向電極６２）が発熱する。実施形態では、対向電極６２の発熱により電気泳動素子４６を加熱する。すなわち、実施形態の対向電極６２は、電気泳動素子４６に電圧を印加する本来の電極としての機能に加え、電気泳動素子４６を加熱する電熱線としても機能する。電気泳動素子４６を効率的に加熱する観点から、実施形態では、電極部６５を高抵抗な直線状の形状にして各電極部６５の抵抗を確保するとともに、電極部６５の領域内で均一に発熱させる観点から、各電極部６５をＸ方向の正側から負側にわたって等間隔に配置する。
【００２２】
図１の画素部２０は、Ｘ方向に延在するＭ本の走査線２４と、Ｘ方向に交差する（典型的にはＸ方向に直交する）Ｙ方向に延在するＮ本の信号線２２とを有する（ＭおよびＮは自然数）。複数の画素回路ＰIXは、各走査線２４と各信号線２２との交差に対応して配置されて縦Ｍ行横Ｎ列の行列状に配列する。
【００２３】
図３は、画素回路ＰIXの回路図である。図３では、第ｍ行の第ｎ列に位置する任意の１個の画素回路ＰIXを図示している。画素回路ＰIXは、画素電極４２とトランジスターＴRSとを含んで構成される。画素電極４２は、電気泳動素子４６に電圧を印加するための電極である。トランジスターＴRSは、信号線２２と画素電極４２との電気的な接続（導通/非導通）を制御するスイッチング素子として機能する。トランジスターＴRSは、Ｎチャネル型の薄膜トランジスターである。トランジスターＴRSのゲートは、走査線２４に接続される。
【００２４】
図４は、電気泳動素子４６の説明図である。電気泳動素子４６は、帯電粒子４６２の電気泳動を利用して階調を表現する電気光学素子であり、相対向する画素電極４２と対向電極６２との間に配置される。電気泳動素子４６は、相互に逆極性に帯電する白色の帯電粒子４６２Wと黒色の帯電粒子４６２Bと、各帯電粒子４６２（４６２B，４６２W）が泳動可能に分散された分散媒４６４とを含んで構成される。
【００２５】
図１の駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。走査線駆動回路３２と信号線駆動回路３４とは、例えばＩＣチップの形態で素子基板１０上に実装される。走査線駆動回路３２および信号線駆動回路３４には、電圧生成回路３６が生成した電圧ＶHおよび電圧ＶLが供給されるほか、同期信号等の各種の制御信号や、表示階調を指定する画像信号が外部の上位装置から供給される。
【００２６】
図５は、表示装置１００の動作を示すタイミングチャートである。表示装置１００の動作の周期となる各単位期間（１フレーム）は、書込期間と反転期間と表示期間とを含んで構成される。書込期間では、画素回路ＰIXの指定階調に応じた電圧を各画素回路ＰIXに供給する書込動作が実行される。反転期間では、書込期間における各画素電極４２の電圧の変化が各画素の表示階調に実際に反映される。表示期間では、各画素の表示階調が維持される。
【００２７】
図５に例示される通り、走査線駆動回路３２は、各単位期間の書込期間において、第１行から第Ｍ行までのＭ本の走査線２４の各々を、走査信号Ｇ[１]〜Ｇ[Ｍ]の出力で水平走査期間Ｈ毎に順次に択一的に選択する。具体的には、第ｍ行（ｍ＝１〜Ｍ）の走査線２４に供給される走査信号Ｇ[ｍ]が所定の選択電圧ＶSELに設定されることで第ｍ行の走査線２４が選択される。
【００２８】
信号線駆動回路３４は、相異なるＮ本の信号線２２に階調信号ＶD[１]〜ＶD[Ｎ]を並列に供給する。第ｍ行の走査線２４の選択時に第ｎ列（ｎ＝１〜Ｎ）の信号線２２に供給される階調信号ＶD[ｎ]は、第ｍ行の第ｎ列に位置する画素回路PIXに指定された階調に応じた電圧（電圧ＶHまたは電圧ＶL）に設定される。
【００２９】
書込期間内の第ｍ番目の水平走査期間Ｈにおいて、走査線駆動回路３２が走査信号Ｇ[ｍ]を選択電圧ＶSELに設定することで第ｍ行の走査線２４を選択すると、第ｍ行の各画素回路ＰIXのトランジスターＴRSがオン状態に制御される。トランジスターＴRSがオン状態に遷移すると、画素電極４２の電圧は、信号線駆動回路３４が信号線２２に出力する階調信号ＶD[ｎ]の電圧（電圧ＶHまたは電圧ＶL）に設定される。
【００３０】
他方、対向電極６２に供給される共通電圧ＶCOMも、電圧ＶHおよび電圧ＶLの何れかに設定される。以上の説明から把握される通り、階調信号ＶD[ｎ]と共通電圧ＶCOMとでは電圧の範囲が一致する。対向電極６２の共通電圧ＶCOM（第１駆動信号ＳA）は、図５に例示される通り、書込期間および表示期間では電圧ＶLに維持され、反転期間では電圧ＶHに設定される。
【００３１】
図６は、単位期間内の各期間における表示階調の説明図である。図６では、黒色の帯電粒子４６２Bを正極性に帯電させるとともに、白色の帯電粒子４６２Wを負極性に帯電させた場合を便宜的に例示し、任意の１個の画素電極４２に対応する画素Ａの表示階調と他の画素電極４２に対応する画素Ｂの表示階調との変化に着目する。
【００３２】
まず、表示期間において、図６（１）に例示されるように、対向電極６２に電圧ＶL、画素Ａの画素電極４２に電圧ＶH、画素Ｂの画素電極４２に電圧ＶLがそれぞれ印加される場合を仮定する。画素Ａでは、正極性に帯電した黒色の帯電粒子４６２Bが対向電極６２側に位置し、負極性に帯電した白色の帯電粒子４６２Wが画素電極４２側に位置する。したがって、画素Ａは黒階調を表示する。他方、画素Ｂでは、画素Ａとは反対に、白色の帯電粒子４６２Wが対向電極６２側に位置するとともに黒色の帯電粒子４６２Bが画素電極４２B側に位置する。すなわち、画素Ｂは白階調を表示する。
【００３３】
書込期間において、図６（２）に例示されるように、画素Ａの画素電極４２が電圧ＶHから電圧ＶLに遷移し、画素Ｂの画素電極４２が電圧ＶLから電圧ＶHに遷移した場合を想定する。書込期間では対向電極６２は電圧ＶLに維持されるから、画素Ｂでは、黒色の帯電粒子４６２Bが対向電極６２側に移動するとともに白色の帯電粒子４６２Wが画素電極４２側に移動する。すなわち、画素Ｂは直前の表示期間での白階調から黒階調に反転する。他方、画素Ａでは、対向電極６２および画素電極４２の双方が電圧ＶLであるから、帯電粒子４６２（４６２B，４６２W）の状態は直前の表示期間から変化しない。すなわち、画素Ａは直前の表示期間から引続き黒階調に維持される。
【００３４】
直後の反転期間では、図６（３）に例示されるように、対向電極６２は電圧ＶLから電圧ＶHに遷移する。画素Ａの画素電極４２は電圧ＶLに維持されるから、黒色の帯電粒子４６２Bが画素電極４２側に移動するとともに白色の帯電粒子４６２Wが対向電極６２側に移動する。すなわち、画素Ａは黒階調から白階調に反転する。他方、画素Ｂは表示期間から引続き黒階調に維持される。図６（４）に例示されるように、対向電極６２が電圧ＶHから電圧ＶLに遷移した直後の表示期間でも、画素Ａは白階調に維持され、画素Ｂは黒階調に維持される。以上の説明から理解される通り、書込期間における各画素電極４２の電圧の変化が、反転期間での対向電極６２の電圧の変動（共通電圧ＶCOMの反転）により各画素の表示階調に実際に反映される。
【００３５】
次に、対向電極６２の発熱による電気泳動素子４６の加熱について説明する。図５から理解される通り、本実施形態の出力部５０は、第２駆動信号ＳBを第１駆動信号ＳAに対して遅延させて第２接続点Ｐ2に供給する。具体的には、出力部５０は、電圧生成回路３６が生成した電圧ＶHまたは電圧ＶLの共通電圧ＶCOMを第１駆動信号ＳAとして第１接続点Ｐ1に供給し、第１駆動信号ＳAを遅延させた関係にある電圧ＶHまたは電圧ＶLの第２駆動信号ＳBを第２接続点Ｐ2に供給する。
【００３６】
図５に例示される通り、反転期間では、第１駆動信号ＳAの電圧ＶHが出力部５０から第１接続点Ｐ1に供給され、第１駆動信号ＳAに対して遅延時間ΔＴだけ遅延した時点から第２駆動信号ＳBの電圧ＶHが出力部５０から第２接続点Ｐ2に供給される。遅延時間ΔＴにわたる期間では、第１共通配線部６６Aの電圧Ｖ1は第１駆動信号ＳAの電圧ＶHに設定され、第２共通配線部６６Bの電圧Ｖ2は第２駆動信号ＳBの電圧ＶLに維持される。すなわち、遅延時間ΔＴにわたる期間では、第１共通配線部６６Aと第２共通配線部６６Bとの電圧差（Ｖ1−Ｖ2）に応じた電流が、複数の電極部６５を流れることになる。その結果、電極部６５には電気抵抗に応じたジュール熱が発生して電気泳動素子４６が加熱される。以上の説明から理解される通り、遅延時間ΔＴが長いほど、対向電極６２に電流が流れる時間長が長くなり、電気泳動素子４６の加熱が促進される。
【００３７】
図７は、本実施形態の出力部５０の説明図である。出力部５０は、図７に例示されるように、遅延回路５２を含んで構成される。具体的には、本実施形態の出力部５０では、電圧生成回路３６が共通電圧ＶCOMを出力する配線７２が配線７４Aと配線７６とに分岐し、配線７６と配線７４Bとの間に遅延回路５２が設置される。電圧生成回路３６から配線７２に供給される共通電圧ＶCOMが第１駆動信号ＳAとして配線７４Aに供給され、遅延回路５２は、配線７２に供給される共通電圧ＶCOMを遅延させた第２駆動信号ＳBを配線７４Bに出力する。遅延回路５２は、例えば、図７に例示されるように、インバーター回路INV-1とインバーター回路INV-2とを２段に接続して構成される。
【００３８】
図８は、インバーター回路INVの構成図である。各インバーター回路INV（INV-1〜INV-2）は共通の構成を有するから、図８ではインバーター回路INV（INV-1〜INV-2）として説明する。図８に例示されるように、インバーター回路INVは、高位側の電圧ＶHと低側の電圧ＶLとの間に直列に介在するＰチャネル型のトランジスターＴRAとＮチャネル型のトランジスターＴRBとを含んで構成される。トランジスターＴRAおよびトランジスターＴRBのゲートには、共通の入力信号が供給される。トランジスターＴRAおよびトランジスターＴRBは、画素部２０のトランジスターＴRSと同一の工程で、素子基板１０の面上に一括的に形成された薄膜トランジスターである。
【００３９】
インバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗは、インバーター回路INV-1のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗを上回る。例えば、インバーター回路INV-1のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗを３μｍとした場合、インバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗは６０μｍ程度（すなわち２０倍程度）である。以上の例示のようにインバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのゲート容量（ひいては時定数）を充分に確保することで、第２駆動信号ＳBを第１駆動信号ＳAに対して遅延させることが可能である。
【００４０】
図９は、インバーター回路INV（INV-1〜INV-2）のトランジスターＴRAおよびトランジスターＴRBの電圧−電流特性（ゲート−ソース間の電圧ＶGSとドレイン電流ＩDとの関係）を示すグラフである。Ｎチャネル型のトランジスターＴRBの電圧−電流特性が実線で図示され、Ｐチャネル型のトランジスターＴRAの電圧−電流特性が破線で図示されている。また、表示装置１００が使用される温度（以下「環境温度」という）が高い場合と低い場合とについて電圧−電流特性が併記されている。
【００４１】
図９から理解される通り、トランジスターＴRAおよびトランジスターＴRBにおける所定のゲート−ソース電圧ＶGSに対するドレイン電流ＩDは、環境温度が低いほど減少する。したがって、環境温度が低下してドレイン電流ＩDが減少するほど第１駆動信号ＳAに対する第２駆動信号ＳBの遅延時間ΔＴが増加するから、電気泳動素子４６の加熱が促進される。
【００４２】
以上に説明した通り、出力部５０から配線７４Bおよび導通部６３Bを介して第２接続点Ｐ2に供給される第２駆動信号ＳBが、出力部５０から配線７４Aおよび導通部６３Aを介して第１接続点Ｐ1に供給される第１駆動信号ＳAに対して遅延する。したがって、第１接続点Ｐ1が第１駆動信号ＳAの電圧Ｖ1に変動してから遅延時間ΔＴにわたり、第１接続点Ｐ1を含む第１共通配線部６６Aと、第２接続点Ｐ2を含む第２共通配線部６６Bとの間に電圧差が発生し（Ｖ1−Ｖ2）、当該電圧差に応じた電流が流れることで対向電極６２が発熱する。すなわち、本実施形態では、電気泳動素子４６に電圧を印加するための対向電極６２の発熱により電気泳動素子４６が加熱されるから、電気泳動素子４６の加熱に専用される電熱線等を設置する構成と比較すると、装置構成の複雑化を抑制しながら電気泳動素子４６を加熱することが可能である。また、第２駆動信号ＳBは、第１駆動信号ＳAを遅延させた関係にあるから、相異なる別個の電圧を生成して画素電極の両端間に印加する特許文献１の構成と比較して、電圧を生成するための構成が簡素化されるという利点もある。
【００４３】
本実施形態では、第１接続点Ｐ1と第２接続点Ｐ2との間の電圧差に応じた電流が、第１共通配線部６６Aと第２共通配線部６６Bとの間にわたる複数の電極部６５に流れるから、例えば対向基板６０の略全域にわたり連続する矩形状の対向電極６２を形成した構成と比較して、各電極部６５の抵抗を確保して効率的に電気泳動素子４６を加熱することが可能になる。
【００４４】
前述したように、電気泳動素子４６の応答特性は、環境温度に応じて変化する。具体的には、環境温度が低いほど、電気泳動素子４６の応答特性が劣化して表示性能が劣化しやすいという傾向がある。本実施形態では、環境温度が低いほどゲートソース間の電圧ＶGSに対するドレイン電流ＩDの電流量が減少する特性のトランジスターＴRAおよびトランジスターＴRBによって遅延回路５２が構成される。以上の構成では、環境温度が低いほど、第２駆動信号ＳBの遅延量が増加して対向電極６２に電流が流れる時間長ΔＴが長くなるから、結果的に対向電極６２の発熱による電気泳動素子４６の加熱が促進される。以上の構成によれば、環境温度を測定する温度センサー等の要素を必要とすることなく、環境温度に応じた電気泳動素子４６の加熱が実現される。
【００４５】
電気泳動素子４６に電圧を印加する電極（対向電極６２と画素電極４２）のうち、対向電極６２は、画素電極４２と比較して外気との接触面の近傍に配置される。例えば、表示装置１００を適用した腕時計を想定すると、画素電極４２は利用者の身体側に位置するのに対し、対向電極６２は、画素電極４２からみて外気側に位置するから、電気泳動素子４６のうち対向電極６２側に位置する部分は画素電極４２側の部分と比較して環境温度の影響を受けやすいという事情がある。本実施形態では、対向電極６２の発熱により電気泳動素子４６を加熱する。本実施形態によれば、観察側に位置する対向電極６２の発熱により電気泳動素子４６を加熱するから、画素電極４２の発熱を利用する特許文献１の構成と比較して、電気泳動素子４６のうち外気の影響で特に低温になり易い部分を効果的に加熱できるという利点がある。
【００４６】
本実施形態では、画素回路ＰIXを構成するトランジスターＴRSとともに出力部５０のトランジスター（ＴRA，ＴRB）が素子基板１０に形成されるから、対向基板６０にはトランジスターを形成する必要がない。したがって、画素回路ＰIXを素子基板１０に形成するとともに対向基板６０に出力部５０を形成した構成と比較して表示装置１００の製造工程が簡素化されるという利点がある。
【００４７】
図１０は、表示装置１００の構造の説明図である。図１０では、画素部２０の内側の領域の断面と画素部２０の外側の領域（出力部５０）の断面とが便宜的に併記されている。図１０に例示される通り、珪素等の半導体材料で形成された素子基板１０の表面には絶縁膜Ｌ0が形成されている。絶縁膜Ｌ0の表面上のうち、画素部２０の内側の領域には各画素回路ＰIXのトランジスターＴRSが形成され、画素部２０の外側の領域には遅延回路５２のトランジスター（ＴRA，ＴRB）が形成されている。
【００４８】
各トランジスター（ＴRS，ＴRA，ＴRB）は絶縁層ＬCで覆われる。本実施形態の絶縁層ＬCは第１層ＬC1と第２層ＬC2との積層で構成される。さらに、画素部２０の内部の領域には、絶縁層ＬCを貫通する導通孔を介してトランジスターＴRSと電気的に接続される画素電極４２が配置される。素子基板１０と対向基板６０とは、画素電極４２と対向電極６２とが相互に対向する状態で接合される。素子基板１０と対向基板６０との間隙には隔壁４８が形成され、隔壁４８で仕切られた空間内に電気泳動素子４６が封入されている。
【００４９】
画素部２０の内側の領域のトランジスターＴRSは、絶縁膜Ｌ0の表面に形成される半導体層７２Aと、半導体層７２Aを被覆するゲート絶縁膜ＬAと、ゲート絶縁膜ＬA上に形成されるゲートＧと、ゲートＧの表面を被覆する絶縁層ＬBと、絶縁層ＬBの導通孔を介して半導体層７２Aに接続された配線ＷA（ソース，ドレイン）とを含んで構成される。同様に、画素部２０の外側の領域に形成されるトランジスターＴRAおよびトランジスターＴRBは、絶縁膜Ｌ0の表面に形成される半導体層７２Aと、半導体層７２Aを被覆するゲート絶縁膜ＬAと、ゲート絶縁膜ＬA上に形成されるゲートＧと、ゲートＧの表面を被覆する絶縁層ＬBと、配線ＷAとを含んで構成される。画素部２０の内側の領域のトランジスターＴRSと、画素部２０の外側の出力部５０のトランジスターＴRAおよびトランジスターＴRBとは共通の工程で形成される。トランジスター（ＴRS，ＴRA，ＴRB）に共通する各要素（半導体層７２A、ゲート絶縁膜ＬA、ゲートＧ、絶縁層ＬB、配線ＷA）は、素子基板１０に形成される素子部７０と表現され得る。
【００５０】
＜表示装置１００の製造方法＞
図１１から図１４は、表示装置１００の製造工程の説明図である。素子基板１０の表面が絶縁膜Ｌ0で被覆された状態で図１１の第１工程が開始される。
【００５１】
第１工程では、素子基板１０上に素子部７０を形成する。具体的には、図１１に例示される通り、絶縁膜Ｌ0の表面上に、ａ-Ｓi（amorphous-silicon）層を形成し、ａ-Ｓi層を熱処理により結晶化させてｐ-Ｓi（Polycrystalline Silicon）層を形成する。次のレジスト工程（レジスト被覆形成、露光、現像等）で、ｐ-Ｓi層にレジストパタンを形成し、半導体層７２Aを形成する。半導体層７２Aのソース／ドレイン領域には不純物元素が注入される。次に、半導体層７２Aを被覆するゲート絶縁膜ＬAを形成するとともに、ゲート絶縁膜ＬAの表面にゲートＧを形成する。画素部２０のトランジスターＴRSのゲートＧは、走査線２４と一体に形成される。次に、各トランジスター（ＴRS，ＴRA，ＴRB）のゲートＧの表面上に絶縁層ＬBを形成し、レジスト工程により絶縁層ＬBおよびゲート絶縁膜ＬAを貫通する導通孔（コンタクトホール）を形成するとともに、アルミニウム等の金属材料で配線ＷAが形成される。画素部２０のトランジスターＴRSの配線ＷAは、例えば、信号線２２と一体に形成される。
【００５２】
第１工程に続く第２工程では、素子部７０を覆う絶縁層ＬCを形成する。具体的には、図１２に例示されるように、素子部７０の表面上に第１層ＬC1と第２層ＬC2とを積層することで、配線ＷAを被覆する絶縁層ＬCが形成され、絶縁層ＬCを貫通する導通孔が形成される。以上の通り、第２工程でも、画素部２０の内側と外側とにわたり共通する工程で絶縁層ＬCが形成される。
【００５３】
第２工程に続く第３工程では、第２工程で形成した絶縁層ＬCの導通孔を介して素子部７０と電気的に接続される画素電極４２を形成する。画素電極４２は、例えばアルミニウム等の導電材料で形成され、図１３に示すように、絶縁層ＬCの導通孔を介してトランジスターＴRSの配線ＷAに電気的に接続される。
【００５４】
第３工程に続く第４工程では、絶縁層ＬCの表面上に隔壁４８を形成する。隔壁４８の平面形状は任意であるが、例えば画素回路ＰIX毎（あるいは画素回路ＰIXに空間を仕切る格子状）に形成される。次に、対向電極６２と画素電極４２とが相対向する状態で、素子基板１０と対向基板６０を、所定の間隔をあけてシール材（図示省略）で接合する。素子基板１０と対向基板６０との間隙内には電気泳動素子４６が封入される。
【００５５】
以上の通り、第１工程では、画素部２０の内部の領域のトランジスターＴRSと画素部の外部の領域（遅延回路５２）のトランジスター（ＴRA，ＴRB）とが共通の工程で形成される。したがって、遅延回路５２を構成するトランジスターＴRAおよびトランジスターＴRBを、画素部２０のトランジスターＴRSと別工程で形成する構成と比較して、製造工程を簡略化することが可能になる、という利点がある。
【００５６】
＜電子機器＞
本発明を応用した電子機器を以下に例示する。図１５は、表示装置１００を利用した携帯型の情報端末（電子書籍）３１０の斜視図である。図１５に示すように、情報端末３１０は、利用者が操作する操作子３１２と、表示部３１４に画像を表示する表示装置１００とを含んで構成される。利用者によって操作子３１２が操作されると表示部３１４の表示画像が切り替わる。
【００５７】
図１６は、表示装置１００を利用した電子ペーパー３２０の斜視図である。図１６に示すように、電子ペーパー３２０は、可撓性の基板（シート）３２２の表面に形成された表示装置１００を含んで構成される。
【００５８】
本発明が適用される電子機器は以上の例示に限定されない。例えば、携帯電話機や時計（腕時計），携帯型の音響再生装置，電子手帳，タッチパネル搭載型の表示装置など、各種の電子機器に本発明の表示装置を採用することが可能である。
【００５９】
＜変形例＞
以上の形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
【００６０】
（１）前述の実施形態では、隔壁４８で仕切られた空間内に帯電粒子４６２（４６２B，４６２W）と分散媒４６４とを封止した隔壁型の電気泳動素子４６を例示したが、電気泳動素子４６の形態は以上の例示に限定されない。例えば、マイクロカプセルの内部に帯電粒子４６２（４６２B，４６２W）と分散媒４６４とを封止した構成や、黒色の領域と白色の領域とを逆極性に帯電させた複数の粒子を分散媒に分散させた構成も好適に採用され得る。また、本実施形態では、電気光学素子として電気泳動素子４６を例示したが、液晶素子等を電気光学素子として利用した構成も好適である。以上の説明から理解される通り、本発明は、電圧の印加により表示階調が変化する電気光学素子を利用した構成に好適に採用され、電気泳動素子４６や液晶素子は電気光学素子の典型例である。
【００６１】
（２）前述の実施形態では、駆動回路３０とともに電圧生成回路３６を素子基板１０上に設置した構成を例示したが、電圧生成回路３６の設置位置は以上の例示に限定されない。例えば、外部の上位装置に電圧生成回路３６を設置した構成が採用され得る。外部の上位装置に電圧生成回路３６を設置した構成では、同期信号等の各種の制御信号や画像信号とともに、電圧ＶHおよび電圧ＶLが上位装置から供給される。
【００６２】
（３）前述の実施形態では、出力部５０が遅延回路５２のみを含む構成を例示したが、図１７に例示されるように、遅延回路５２と電圧制御回路５４とを出力部５０に設置した構成も好適に採用され得る。電圧制御回路５４は、電圧生成回路３６から配線７２に出力された論理レベルの共通電圧ＶCOMの電圧振幅を調整することで電圧ＶHまたは電圧ＶLの第１駆動信号ＳAを生成して配線７４Aに出力するレベルシフタである。電圧制御回路５４は、図１７に例示されるように、インバーター回路INV-3とインバーター回路INV-4とを２段に接続して構成される。図１７の遅延回路５２は、配線７２から分岐した配線７６に供給される共通電圧ＶCOMの電圧振幅を調整するとともに第１駆動信号ＳAに対して遅延させた第２駆動信号ＳBを生成して配線７４Bに出力する。以上の構成によっても、第１接続点Ｐ1（第１共通配線部６６A）と第２接続点Ｐ2(第２共通配線部６６B)との電圧差（Ｖ1−Ｖ2）に応じた電流が電極部６５を流れることで対向電極６２が発熱するから、電気泳動素子４６の加熱を促進することが可能である。以上の説明から理解される通り、出力部５０は、第１接続点Ｐ1に第１駆動信号ＳAを供給するとともに、第１駆動信号ＳAに対して遅延した第２駆動信号ＳBを第２接続点Ｐ2に供給する要素として包括的に表現され、具体的な構成や電圧振幅を調整する機能の有無は不問である。
【００６３】
遅延回路５２と電圧制御回路５４との双方を出力部５０に設置した構成では、遅延時間ΔＴを確保する観点から、遅延回路５２を構成するインバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗが、電圧制御回路５４を構成するインバーター回路（INV-3,INV-4）のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗを上回る構成が好適である。以上の構成によれば、インバーター回路INV-2（遅延回路５２）のトランジスターＴRAおよびトランジスターＴRBのゲート容量が増加するから、第１駆動信号ＳAに対して第２駆動信号ＳBを遅延させることが可能である。したがって、対向電極６２に電流を流す時間長（遅延時間ΔＴ）を十分に確保し、結果的に対向電極６２の発熱による電気泳動素子４６の加熱を促進することが可能である
【００６４】
また、遅延回路５２と電圧制御回路５４との双方を出力部５０に設置した構成では、遅延回路５２を構成するインバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌおよびチャネル幅Ｗが、電圧制御回路５４を構成するインバーター回路（INV-3,INV-4）のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌおよびチャネル幅Ｗを上回る構成が好適である。
【００６５】
前述の実施形態では、インバーター回路INV-2（遅延回路５２）のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗが、インバーター回路INV-1（遅延回路５２）のトランジスターＴRAおよびトランジスターＴRBのチャネル幅Ｗを上回る構成とした。以上の例示以外に、例えば、インバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌおよびチャネル幅Ｗの双方が、インバーター回路INV-1のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌおよびチャネル幅Ｗを上回る構成も好適に採用され得る。例えば、インバーター回路INV-1のトランジスターＴRAおよびトランジスターＴRBのチャネル長Ｌを３μｍとしてチャネル幅Ｗを３μｍとした場合、インバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBでは、チャネル長Ｌを６０μｍとしてチャネル幅Ｗを６０μｍとした構成も好適に採用され得る。以上の構成によっても、インバーター回路INV-2のトランジスターＴRAおよびトランジスターＴRBのゲート容量が増加するから、対向電極６２に電流を流す時間長（遅延時間ΔＴ）を十分に確保し、結果的に対向電極６２の発熱による電気泳動素子４６の加熱を促進することが可能である。
【００６６】
（４）前述の実施形態では、遅延回路５２および電圧制御回路５４を２段のインバーター回路INVで構成したが、遅延回路５２および電圧制御回路５４を構成するインバーター回路INVの段数は任意である。例えば３段以上のインバーター回路INVで遅延回路５２および電圧制御回路５４を構成することも可能である。
【００６７】
（５）前述の実施形態では、第１共通配線部６６Aと第２共通配線部６６Bとの間に複数の電極部６５を配置した形状の対向電極６２を例示したが、対向電極６２の形状は以上の例示に限定されない。例えば、第１接続点Ｐ1と第２接続点Ｐ2とを含み対向基板６０の略全域にわたり連続する矩形状に対向電極６２を形成した構成も好適に採用され得る。
【００６８】
（６）前述の実施形態では、第１共通配線部６６Aに１つの第１接続点Ｐ1を設けた構成を例示したが、第１共通配線部６６Aに複数の第１接続点Ｐ1を設けてもよい。例えば、第１共通配線部６６Aの両端部に合計２個の第１接続点Ｐ1を設けた構成も好適である。また、第１共通配線部６６Aのうち第１接続点Ｐ1を設ける位置は、第１共通配線部６６Aの端部には限定されない。例えば、第１接続点Ｐ1を第１共通配線部６６Aの中央部に設けた構成も好適である。第１共通配線部６６Aに複数の第１接続点Ｐ1を設けた構成や第１共通配線部６６Aの中央部に第１接続点Ｐ1を設けた構成によれば、第１共通配線部６６Aの一方の端部のみに第１接続点Ｐ1を設けた構成と比較して、第１共通配線部６６Aの両端間にわたる電圧の相違（第１共通配線部６６Aの長手方向における電圧降下に起因した電圧分布）が抑制されるから、複数の電極部６５に流れる電流が均一化されるという利点がある。
【００６９】
なお、以上の説明では第１共通配線部６６Aの第１接続点Ｐ1に着目したが、第２共通配線部６６Bの第２接続点Ｐ2についても同様に個数や位置は任意である。例えば、第２共通配線部６６Bに複数の第２接続点Ｐ2を設けた構成や、第２共通配線部６６Bの中央部に第２接続点Ｐ2を設けた構成が採用され得る。
【００７０】
（７）前述の実施形態では、表示装置１００の製造方法の第４工程で、素子基板１０と対向基板６０とを接合してから電気泳動素子４６を封入したが、絶縁層ＬCの表面上に電気泳動素子４６を配置してから素子基板１０と対向基板６０とを接合してもよい。
【符号の説明】
【００７１】
１００……表示装置、１０……素子基板、２０……画素部、２２……信号線、２４……走査線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電圧生成回路、４６……電気泳動素子、４６２……帯電粒子、４６４……分散媒、４８……隔壁、５０……出力部、５２……遅延回路、５４……電圧制御回路、６０……対向基板、６２……対向電極、６３……導通部、６５……電極部、６６A……第１共通配線部、６６B……第２共通配線部、７０……素子部、７４……配線、７６……配線、３１０……情報端末、３１２……操作子、３１４……表示部、３２０……電子ペーパー、３２２……基板。
【図１】
2016212309.tif 000003
【図２】
2016212309.tif 000004
【図３】
2016212309.tif 000005
【図４】
2016212309.tif 000006
【図５】
2016212309.tif 000007
【図６】
2016212309.tif 000008
【図７】
2016212309.tif 000009
【図８】
2016212309.tif 000010
【図９】
2016212309.tif 000011
【図１０】
2016212309.tif 000012
【図１１】
2016212309.tif 000013
【図１２】
2016212309.tif 000014
【図１３】
2016212309.tif 000015
【図１４】
2016212309.tif 000016
【図１５】
2016212309.tif 000017
【図１６】
2016212309.tif 000018
【図１７】
2016212309.tif 000019