(57)【特許請求の範囲】
【請求項１】
高周波信号発生器であって、
連続位相変調を行うために、入力信号（ＥＳ）を供給する入力信号端子が設けられており、
連続位相変調されている高周波信号を発生するための電圧制御発振器（ＶＣＯ）が設けられており、
入力側で前記電圧制御発振器（ＶＣＯ）と接続されており、出力側から第１のクロック信号を供給する分周器（Ｔ）が設けられており、
前記第１のクロック信号によって制御され、第１の基準信号（ａＲＦ）を加算する第１の累算器（ＡＣＣＵ１）が設けられており、
第２のクロック信号によって制御され、第２の基準信号（ａｒｅｆ）を加算する第２の累算器（ＡＣＣＵ２）が設けられており、
前記第１の加算された基準信号（ａＲＦ）と第２の加算された基準信号（ａｒｅｆ）との差信号をフィルタ処理する第１のディジタルフィルタ（Ｈ１（ｚ））が設けられており、
入力信号（ＥＳ）をフィルタ処理する第２のディジタルフィルタ（Ｈ２（ｚ））が設けられており、
入力側で前記第１のディジタルフィルタ（Ｈ１（ｚ））及び前記第２のディジタルフィルタ（Ｈ２（ｚ））に接続されている加算器（ＳＵＭ）が設けられており、
前記加算器（ＳＵＭ）の出力信号からアナログ信号を形成するディジタル−アナログ変換器（Ｄ／Ａ）が設けられており、
電圧制御発振器に供給されるアナログ信号をフィルタ処理するアナログフィルタ（Ｈ（ｓ））が設けられていることを特徴とする高周波信号発生器。
【請求項２】
高周波信号を増幅する出力段（ＰＡ）が設けられていることを特徴とする請求項１に記載の高周波信号発生器。
【請求項３】
前記分周器（Ｔ）が、ディジタルで作動し、固定設定された分周比（１／Ｎ）を有することを特徴とする請求項１又は２に記載の高周波信号発生器。
【請求項４】
前記第１のディジタルフィルタ（Ｈ１（ｚ））および前記第２のディジタルフィルタ（Ｈ２（ｚ））の出力信号を重み付けするための手段（ＭＵ１，ＭＵ２）が設けられていることを特徴とする請求項１から３までのいずれか１項記載の高周波信号発生器。
【請求項５】
前記第１のディジタルフィルタ（Ｈ１（ｚ））が時間に依存する適応形フィルタとして構成されていることを特徴とする請求項１から４までのいずれか１項記載の高周波信号発生器。
【請求項６】
前記アナログフィルタ（Ｈ（ｓ））が、同時オーバーサンプリングを有するデシメーションフィルタとして構成されていることを特徴とする請求項１から５までのいずれか１項記載の高周波信号発生器。
【請求項７】
加算器（ＳＵＭ）とディジタル−アナログ変換器（Ｄ／Ａ）との間に第３のディジタルフィルタが設けられていることを特徴とする請求項１から６までのいずれか１項記載の高周波信号発生器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号発生器に関する。このような高周波信号発生器は、連続位相変調（Ｃｏｎｔｉｎｉｏｕｓ  Ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ）を用いるディジタル通信装置のための高周波信号を発生するために用いられる。
【０００２】
ディジタル情報を電磁波を介して交信する装置では、高周波信号が必要となる。この情報は適当な変調方法を介して高周波信号を変調する。
【０００３】
【従来の技術】
ＤＥＣＴ標準によるコードレス電話では、以下入力信号とも称する情報信号として、１１５２ｋｂｉｔ／ｓのビットレートを有するディジタルビット流が発生される。ＤＥＣＴは、Ｄｉｇｉｔａｌ  Ｅｎｈａｎｃｅｄ  Ｃｏｒｄｌｅｓｓ  Ｔｅｌｅｐｈｏｎｅの略語である。ＤＥＣＴ網は高い加入者密度のためのマイクロセルラーディジタル移動無線網である。ＤＥＣＴ標準では、以下の層、すなわち物理層（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ）、媒体アクセス制御層（Ｍｅｄｉｕｍ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ  Ｌａｙｅｒ）、データリンク制御層（Ｄａｔａ  Ｌｉｎｋ  Ｃｏｎｔｒｏｌ  Ｌａｙｅｒ）、ネットワーク層（Ｎｅｔｗｏｒｋ  Ｌａｙｅｒ）が規定されている。さらにＤＥＣＴ標準には、トランスポート層（Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）、セッション層（Ｓｅｓｓｉｏｎ  Ｌａｙｅｒ）、プレゼンテーション層（Ｐｒｅｓｅｎｔａｔｉｏｎ  Ｌａｙｅｒ）、アプリケーション層（Ａｐｐｌｉｃａｔｉｏｎ  Ｌａｙｅｒ）が規定されている。物理層は無線スペクトルを物理チャネルに区分する。時間および周波数のほかに次元空間及び符号が用いられる。ＴＤＭＡ方式（時分割多元接続方式、Ｔｉｍｅ  Ｄｅｖｉｓｉｏｎ  Ｍｕｌｔｉｂｌｅ  Ａｃｃｅｓｓ）は１０の搬送波周波数が用いられる。この搬送波周波数は１８８０〜１９００ＭＨｚの間の周波数帯域にある。各搬送波周波数において、ＴＤＭＡ構造は１０ｍｓの長さのフレームを有しており、該フレームは２４のタイムスロットを含んでいる。１フレームは１０ｍｓ毎に４７０μｓで送信される。従って、伝送速度１１５２ｋｂｉｔ／秒を有するビット流が形成される。この搬送波信号間隔は１，７２８ＭＨｚである。
【０００４】
Ｓ．Ｈｅｉｎｅｎの論文“Ａｎ  ｉｎｔｅｇｒａｔｅｄ  ｂｉｐｏｌａｒ  ｔｒａｎｓｍｉｔｔｅｒ  ｆｏｒ  ＤＥＣＴ”（１９９７、ＩＥＥＥ）から、送信機が実質的に、出力段及びディジタル入力信号のための信号変換器において、以下にフェーズロックループ（ＰＬＬ）と称する追従同期回路から成ることが公知である。送信間隔の前の時間間隔においてＰＬＬが、定格周波数に立ち上がり過渡振動し、送信が開始すると制御閉ループは開放され、ＶＣＯとも称する電圧制御発振器は形成されたディジタル信号を用いて変調される。ＶＣＯの出力信号は出力段において増幅され、アンテナにより送出される。受信の場合、ＰＬＬを用いて入力信号を混合するために高周波信号が形成される。このときＶＣＯの閉ループ制御回路は開放されていない。ＰＬＬの分周器を除いたこの回路の全ての素子は、アナログに構成されている。ディジタルＣＭＯＳプロセスへの高集積化は不可能である。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、ディジタルＣＭＯＳプロセスにおいて高度に集積化されたディジタル素子を含む高周波信号発生器を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題は本発明の高周波信号発生器により、
連続位相変調を行うために、入力信号を供給する入力信号端子が設けられており、
連続位相変調されている高周波信号を発生するための電圧制御発振器が設けられており、
入力側で前記電圧制御発振器と接続されており、出力側から第１のクロック信号を供給する分周器が設けられており、
第１のクロック信号によって制御され、第１の基準信号を加算する第１の累算器が設けられており、
第２のクロック信号によって制御され、第２の基準信号を加算する第２の累算器が設けられており、
第１の加算された基準信号と第２の加算された基準信号との差信号をフィルタ処理する第１のディジタルフィルタが設けられており、
入力信号をフィルタ処理する第２のディジタルフィルタが設けられており、
入力側で第１のディジタルフィルタ及び第２のディジタルフィルタに接続されている加算器が設けられており、
加算器の出力信号からアナログ信号を形成するディジタル−アナログ変換器が設けられており、
電圧制御発振器に供給されるアナログ信号をフィルタ処理するアナログフィルタが設けられていることにより解決される。
【０００７】
その他の有利な実施形態が従属請求項に記載されている。
【０００８】
【発明の実施の形態】
次に本発明を実施の形態に基づき図を用いて詳細に説明する。
【０００９】
図１に、本発明の回路のブロック線図が示されている。
【００１０】
周波数ｆＲＦを有する所望の高周波信号が、電圧制御発振器ＶＣＯによって発生され、出力段ＰＡを介してアンテナに伝送される。ディジタル１／Ｎ分周器Ｔは第１の累算器ＡＣＣＵ１に対するクロックを発生し、第１の累算器ＡＣＣＵ１はそれぞれのクロックでディジタル信号ａＲＦを加算する。第２の累算器ＡＣＣＵ２は、基準クロック（クロック周波数ｆｒｅｆ）でディジタル信号ａｒｅｆを加算する。２つの累算器出力信号は減算器ＳＵＢに供給される。減算器ＳＵＢの出力信号は第１のディジタルフィルタＨ１（ｚ）を用いてフィルタリングされ、重み付け係数ｇ１で乗算される。このために第１の乗算器ＭＵ１が設けられている。乗算器ＭＵ１の出力信号を、第１の重み付けされたフィルタ出力信号ｓｇ１として示す。この第１の重み付けされたフィルタ出力信号ｓｇ１は、加算器ＳＵＭの一方の入力側に加えられる。加算器ＳＵＭの他方の入力側に、サンプリング装置Ａを用いてサンプリングされ、第２のディジタルフィルタＨ２（ｚ）でディジタルフィルタ処理され、引き続いて第２の乗算器ＭＵ２により重み付け係数ｇ２で乗算される入力信号ＥＳ（入力ビット流）が加えられる。ディジタル−アナログ変換器Ｄ／Ａは、加算器ＳＵＭから発生する加算出力信号から比例アナログ信号を形成する。この信号は、アナログフィルタＨ（ｓ）でアナログフィルタ処理され、電圧制御発振器ＶＣＯを制御する。
【００１１】
搬送波周波数はディジタル信号ａＲＦ及びａｒｅｆを適当に選択することにより設定される。回路の安定性あるいは立上り過渡振動特性が重み付け係数ｇ１によって調整設定され、変調振幅が重み付け係数ｇ２によって調整設定される。
【００１２】
付加的に、加算器ＳＵＭとディジタル−アナログ変換器Ｄ／Ａとの間に第３のディジタルフィルタを設けることも可能である。本発明のこの実施形態は図示していない。
【００１３】
第１のディジタルフィルタが時間に依存する適応形フィルタとして構成されていることにより、制御ループの立上り過渡振動時間が著しく短縮される。このことは特に、非常に短時間内に搬送波周波数を切換えなければならない所謂高速ホッピングシステムに対して有益である。
【００１４】
アナログフィルタが、ディジタル−アナログ変換器による同時オーバーサンプリングを有するデシメーションフィルタとして構成されている。この構成により、ディジタル−アナログ変換器の精度に対する要求を低減することが出来る。別のディジタルフィルタを加算器とディジタル−アナログ変換器との間に挿入することが出来る。
【００１５】
本発明の回路を用いて、連続する位相特性を有する、周波数偏移変調（ＦＳＫ）（例えばＧＭＳＫ、標準ＦＳＫ、ＣＰＦＳＫ）により変調された信号が形成される。図１では、回路の上方の領域のディジタル部分と回路の下方の領域のアナログ部分とが破線によって分離されて示されている。アナログフィルタＨ（ｓ）、電圧制御発振器ＶＣＯ及び出力段ＰＡのみがアナログで構成されている。
【００１６】
破線内の全ての素子はチップ上で実現可能である。
【００１７】
【発明の効果】
本発明により、ディジタルＣＭＯＳプロセスの高集積化により回路を低いコストで実現することができる。さらに、このことによりＰＬＬのアナログループフィルタを節約できる。
【００１８】
また、請求項４に記載の実施形態により、分周比を固定設定することにより制御信号および、通常そのようなシステムにおいて用いられるプログラム可能な分周器に対するコストが省略できる。
【００１９】
ＶＣＯのスイッチオン後にディジタル−アナログ変換器のアナログ信号が一定に保持される、つまりディジタル−アナログ変換器が一定のままであることにより、入力信号の中のディジタル−アナログ変換器の量子化誤差によるノイズを抑圧することが出来る。このためにＶＣＯは一定の入力電圧を保持する。高周波信号の位相ノイズは実質的にＶＣＯおよびノイズカップリングにのみ依存するにすぎない。
【図面の簡単な説明】
【図１】本発明の回路のブロック線図を示す。
【符号の説明】
ＡＣＣＵ１  第１の累算器
ＡＣＣＵ２  第２の累算器
Ｈ１（ｚ）  第１のディジタルフィルタ
Ｈ２（ｚ）  第２のディジタルフィルタ
Ｈ（ｓ）  アナログフィルタ
ＶＣＯ  電圧制御発振器
【図１】
0003868117.tif 000002