(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の裏面に第２導電型のコレクタ領域を形成する工程を備えており、そのコレクタ領域形成工程が、
半導体基板の裏面から所定の深さまでの領域に第２導電型の不純物をイオン注入するイオン注入工程と、
前記所定の深さまでの領域に含まれている前記第２導電型の不純物を所定の活性化率まで活性化する第１活性化工程と、
半導体基板の裏面の一部に光照射をし、半導体基板の裏面の一部から前記所定の深さまでの領域に含まれている前記第２導電型の不純物をさらに活性化し、前記所定の活性化率よりも高い活性化率まで活性化する第２活性化工程と、
半導体基板の裏面から前記所定の深さよりも浅い領域に含まれている前記第２導電型の不純物をさらに活性化し、前記所定の活性化率よりも高い活性化率まで活性化する第３活性化工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
第１導電型の半導体基板の表面から第２導電型の不純物をイオン注入し、表面から所定厚さを有するベース領域を形成するベース領域形成工程と、
ベース領域の表面の一部から第１導電型の不純物をイオン注入してエミッタ領域を形成するエミッタ領域形成工程と、
エミッタ領域とベース領域に絶縁膜を介して対向するゲート電極を形成するゲート電極形成工程と、
半導体基板の表面にエミッタ領域に接するエミッタ電極を形成するエミッタ電極形成工程と、
半導体基板の裏面に前記コレクタ領域に接するコレクタ電極を形成する工程をさらに備えており、
前記コレクタ領域形成工程は、前記ゲート電極形成工程及び前記エミッタ電極形成工程よりも後に実施することを特徴とする請求項１の半導体装置の製造方法。
【請求項３】
前記イオン注入工程では、前記所定の深さまでの領域のうち深い領域で低注入量となり、浅い領域で高注入量となるようにイオン注入することを特徴とする請求項１又は２の半導体装置の製造方法。
【請求項４】
前記イオン注入工程は、１回目のイオン注入工程と２回目のイオン注入工程を備え、
２回目のイオン注入工程では、１回目のイオン注入工程よりも短い飛程で多くのイオンを注入することを特徴とする請求項３の半導体装置の製造方法。
【請求項５】
前記１回目のイオン注入工程では、飛程が０．２５μｍ以上で、注入量が１×１０１１ｃｍ−２〜１×１０１５ｃｍ−２となるように不純物をイオン注入し、前記２回目のイオン注入工程では、飛程が０．１５μｍ以下で、注入量が１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２となるように不純物をイオン注入することを特徴とする請求項４の半導体装置の製造方法。
【請求項６】
前記第１活性化工程では炉アニールを行ない、前記第３活性化工程では光照射を行なうことを特徴とする請求項１〜５のいずれかの半導体装置の製造方法。
【請求項７】
前記第１活性化工程の炉アニールの温度が、ゲート電極及びエミッタ電極の融点よりも低いことを特徴とする請求項６の半導体装置の製造方法。
【請求項８】
前記第２活性化工程及び前記第３活性化工程では、半導体基板の裏面にレーザ光を照射することを特徴とする請求項６又は７の半導体装置の製造方法。
【請求項９】
前記第３活性化工程で半導体基板の裏面に照射するレーザ光の波長は、前記第２活性化工程で半導体基板の裏面に照射するレーザ光の波長よりも短いことを特徴とする請求項８の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置は種々の目的で用いられるが、その中で、スイッチングを目的とする半導体装置がある。このような半導体装置の一例として、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor ：以下適宜「ＩＧＢＴ」という）がある。ＩＧＢＴは、スイッチングによって電力の制御や変換を行う等の目的で用いられる。ＩＧＢＴは、伝導度変調型ＭＯＳＦＥＴとも呼ばれる。通常のＭＯＳＦＥＴは、ドレイン領域とドリフト領域が同じ導電型であるが、ＩＧＢＴは、コレクタ領域（ドレイン領域に対応）とドリフト領域が逆の導電型である。
【０００３】
特許第２６６３６７９号公報には、ＩＧＢＴの一例が開示されている。図１０にこの公報に記載のＩＧＢＴの断面図を示す。このＩＧＢＴは、ｎ＋型エミッタ領域２２と、ｐ型ベース領域４と、ｎ−型ドリフト領域１６と、ｐ型コレクタ領域６と、ゲート絶縁膜１８で覆われたゲート電極２０と、エミッタ電極２と、コレクタ電極１４を備えている。
ｐ型ベース領域４は、ｎ−型ドリフト領域１６とｎ＋型エミッタ領域２２の間に位置する部分Ａを有する。ゲート電極２０は、ゲート絶縁膜１８を介してｐ型ベース領域４の前記部分Ａと隣合っている。エミッタ電極２は、ｎ＋型エミッタ領域２２とｐ型ベース領域４に接している。
ｐ型コレクタ領域６は、第１部位８と第２部位１０を有する。第２部位１０は、第１部位８よりも低不純物濃度である。ｐ＋型の第１部位８は、ｎ−型ドリフト領域１６に隣接している。ｐ−型の第２部位１０は、ｐ＋型の第１部位８の中に選択的に形成されている。第１部位８と第２部位１０は、コレクタ電極１４に接している。
【０００４】
まず、ＩＧＢＴの一般的な動作を図１０を参照して説明する。ｎ＋型エミッタ領域２２に対してｐ型コレクタ領域６が正の電位となるような電圧を印加した状態で、ゲート電極２０に所定の正電圧を印加する。すると、ｐ型ベース領域４の前記部分Ａにｎ型チャネルが形成され、ＩＧＢＴがターンオン状態となる。ターンオン状態とそれに続く定常的なオン状態では、ｐ型コレクタ領域６からｎ−型ドリフト領域１６へ正孔が注入される。ｎ−型ドリフト領域１６に注入された正孔は、ｎ＋型エミッタ領域２２から電子を引き付ける。この結果、ｎ−型ドリフト領域１６の電子密度が上昇し、ｎ−型ドリフト領域１６の抵抗が大きく低減するという伝導度変調効果が生じる。この結果、オン電圧が低減される。
【０００５】
一方、ゲート電極２０にゼロ又は負の電圧を印加すると、ｐ型ベース領域４の前記部分Ａからｎ型チャネルが消失し、ＩＧＢＴがターンオフ状態となる。ターンオフ状態では、ｎ−型ドリフト領域１６中の正孔は、ｐ型ベース領域４へ流出し、さらにはエミッタ電極２へ流出する。ｎ−型ドリフト領域１６中の電子は、ｐ型コレクタ領域６へ流出し、さらにはコレクタ電極１４へ流出する。あるいは、ｎ−型ドリフト領域１６中の正孔と電子は、ｎ−型ドリフト領域１６中で再結合して消滅する。ｎ−型ドリフト領域１６中に蓄積された正孔と電子が流出あるいは消滅して無くなった時点で、ターンオフ状態が終了する。ターンオフ状態が終了すると、定常的なオフ状態となる。
【０００６】
このように、ＩＧＢＴは、コレクタ領域６とドリフト領域１６を逆の導電型（この例ではｐ型とｎ型）とすることで、通常のＭＯＳＦＥＴに比べてオン電圧を低減できるという大きなメリットを有する。しかし、オン状態ではメリットとなる構造がターンオフ状態ではデメリットとなるという問題があった。即ち、ターンオフ状態において、ｎ−型ドリフト領域１６に蓄積された電子と正孔を流出あるいは消滅させるのに時間がかかり、この結果、ターンオフ時間が長くなってしまうという問題があった。このように、ＩＧＢＴでは、オン電圧を低減させると、ターンオフ時間が長くなってしまうというトレードオフの関係が存在する。
【０００７】
従来の典型的なＩＧＢＴでは、ｐ型コレクタ領域６がｐ＋型の第１部位８に相当する部位のみから構成されている。よって、コレクタ領域６全体の不純物濃度が比較的高濃度である。このため、オン状態においては、ｐ型コレクタ領域６からｎ−型ドリフト領域１６への正孔の注入効率が高かった。この結果、オン状態におけるｎ−型ドリフト領域１６の正孔と電子の蓄積量が多かった。また、ターンオフ状態においては、ｎ−型ドリフト領域１６からｐ型コレクタ領域６への電子の流出効率が低かった。この結果、ターンオフ時間が長くなっていた。
【０００８】
これに対し、上記公報に記載のＩＧＢＴによると、ｐ型コレクタ領域６は、ｐ＋型の第１部位８だけでなく、低不純物濃度であるｐ−型の第２部位１０をも有する。よって、オン状態においては、ｐ型コレクタ領域６からｎ−型ドリフト領域１６への正孔の注入効率を低減できる。この結果、オン状態におけるｎ−型ドリフト領域１６の正孔と電子の蓄積量を低減できる。また、低不純物濃度であるｐ−型の第２部位１０を有するため、ターンオフ状態においては、ｎ−型ドリフト領域１６からｐ型コレクタ領域６への電子の流出効率を向上できる。従って、ターンオフ時間を短くできる。
【０００９】
上記公報に記載のＩＧＢＴの製造方法を説明する。上記構造のｐ型コレクタ領域６を形成するために、まず、半導体基板の裏面（図示下側の面）の全体に保護膜を形成する。その保護膜の一部を除去して開口部を形成する。開口部は、第１部位８を形成する予定の領域に近接する箇所に、間隔を置いて複数形成する。これらの開口部から不純物の深い拡散を実施する。この結果、開口部に近い拡散領域は高不純物濃度となるので、ｐ＋型の第１部位８が形成される。開口部から遠い拡散領域は低不純物濃度となるので、ｐ−型の第２部位１０が形成される。なお、開口部から遠い拡散領域同士は重なり合っており、この領域がｐ−型の第２部位１０となる。
【００１０】
【発明が解決しようとする課題】
上記公報に記載のＩＧＢＴによると、ターンオフ時間を短くできるものの、低不純物濃度の第２部位１０とコレクタ電極１４の間で接触抵抗が大きくなってしまう。このため、オン電圧が高くなってしまうという問題があった。
また、上記した製造方法によると、保護膜を形成し、その保護膜の一部を除去して開口部を形成し、さらに不純物の深い拡散を実施する必要があり、製造工程が煩雑化するという問題があった。
これらの問題は、ＩＧＢＴのみに生じる問題ではなく、例えばサイリスタ等のスイッチング用の他の半導体装置においても生じ得る問題である。
【００１１】
本発明は、ターンオフ時間が短く、しかも、オン電圧が低い半導体装置を比較的簡単に製造できる製造方法を実現することを目的とする。
【００２３】
【課題を解決するための手段及び作用と効果】
本発明の目的を達成するための半導体装置の製造方法は、第１導電型の半導体基板の裏面に第２導電型のコレクタ領域を形成する工程を備えている。そのコレクタ領域形成工程が、半導体基板の裏面から所定の深さまでの領域に第２導電型の不純物をイオン注入するイオン注入工程と、前記所定の深さまでの領域に含まれている前記第２導電型の不純物を所定の活性化率まで活性化する第１活性化工程と、半導体基板の裏面の一部から光照射をし、半導体基板の裏面の一部から前記所定の深さまでの領域に含まれている第２導電型の不純物の一部をさらに活性化し、前記所定の活性化率よりも高い活性化率まで活性化する第２活性化工程と、半導体基板の裏面から前記所定の深さよりも浅い領域に含まれている第２導電型の不純物をさらに活性化し、前記所定の活性化率よりも高い活性化率まで活性化する第３活性化工程を備えている。
なお、この半導体装置の製造方法は、第１導電型の半導体基板の表面から第２導電型の不純物をイオン注入し、表面から所定厚さを有するベース領域を形成するベース領域工程と、ベース領域の表面の一部から第１導電型の不純物をイオン注入してエミッタ領域を形成するエミッタ領域形成工程と、エミッタ領域とベース領域に絶縁膜を介して対向するゲート電極を形成するゲート電極形成工程と、半導体基板の表面にエミッタ領域に接するエミッタ電極を形成するエミッタ電極形成工程と、コレクタ領域に接するコレクタ電極を形成するコレクタ電極形成工程をさらに備えていてもよい。この場合、コレクタ領域形成工程は、ゲート電極形成工程及びエミッタ電極形成工程よりも後に実施するのが好ましい。
【００２４】
半導体基板の裏面からイオン注入された第２導電型の不純物は、そのままの状態では活性化率は低い。そこで、まず、第１活性化工程を行なうことにより所定の深さまで領域の不純物を所定の活性化率まで活性化する処理を行う。これにより、低不純物濃度の第２導電型の部位（第２部位とする）がほぼ形成される。その後、第２活性化工程を行い、裏面の一部から所定の深さまでの領域に含まれている不純物をさらに活性化することにより、第２部位に隣接する領域の不純物がさらに活性化して、第２部位よりも高不純物濃度の部位（第１部位とする）がほぼ形成される。その後、第３活性化工程を行ない、裏面から所定の深さよりも浅い領域に含まれている不純物を活性化させる処理を行うと、第１部位と第２部位に隣接する領域の不純物がさらに活性化して、第２部位よりも高不純物濃度の部位（第３部位とする）が形成される。
【００２５】
このように、この製造方法によると、半導体基板の裏面から所定の深さまでの領域に、第１導電型のドリフト領域と接する第２導電型の部位（第２部位）と、ドリフト領域と第２部位に接するとともに第２部位よりも高不純物濃度である第２導電型の部位（第１部位）と、第１及び第２部位に接するとともに第２部位よりも高不純物濃度である第２導電型の部位（第３部位）を有するコレクタ領域を形成できる。
この半導体装置によると、ドリフト領域に接するコレクタ領域が第１部位よりも低不純物濃度の第２部位を有するため、オン状態において、コレクタ領域からドリフト領域への第２導電型キャリアの注入効率を低減できる。この結果、オン状態におけるドリフト領域のキャリアの蓄積量を低減できる。また、コレクタ領域が第１部位よりも低不純物濃度の第２部位を有するため、ターンオフ状態において、ドリフト領域からコレクタ領域への第１導電型キャリアの流出効率を向上できる。以上の作用によって、ターンオフさせたときにドリフト領域から両キャリアが無くなるまでの時間が短い半導体装置を製造することができる。即ち、ターンオフ時間が短い半導体装置を製造することができる。
しかも、この半導体装置のコレクタ領域は、第２部位よりも高不純物濃度の第３部位を備え、第３部位は第１部位及び第２部位と、コレクタ電極の間に位置している。よって、従来のように第２部位の裏面の全体が電極と接しており、第２部位と電極の間に第２部位よりも高不純物濃度の第３部位が設けられていない構成に比べて、オン電圧が低い半導体装置を製造することができる。
このように、この製造方法で製造する半導体装置の構成によると、ターンオフ時間を短くでき、しかも、オン電圧を低くできる。また、第１部位〜第３部位の厚さ、幅、不純物濃度を調整することで、所望のターンオフ特性（ターンオフ時間等）を容易に設定できるという効果も得られる。
【００２６】
この製造方法では、半導体基板の裏面の一部へ向けて光を照射する第２活性化工程を行っている。光の照射は保護膜を形成しなくても、局部的に行うことが可能である。よって、上記したコレクタ領域を形成するために、半導体基板の裏面に保護膜を形成し、その一部を除去して開口部を形成するという工程を行わなくてもよい。即ち、この製造方法によると、上記した構成のコレクタ領域を備える半導体装置を比較的簡単に製造できる。
【００２７】
イオン注入する工程では、半導体基板の裏面から所定の深さまでの領域のうち深い領域で低注入量となり、浅い領域で高注入量となるようにイオン注入することが好ましい。
このようにイオン注入すると、第３部位を第１部位よりも高不純物濃度にすることができるので、オン電圧をより低くできる。
【００２８】
イオン注入工程は、１回目のイオン注入工程と２回目のイオン注入工程を備えており、２回目のイオン注入工程では、１回目のイオン注入工程よりも短い飛程で多くのイオンを注入することが好ましい。
より具体的には、１回目のイオン注入工程では、飛程が０．２５μｍ以上で、注入量が１×１０１１ｃｍ−２〜１×１０１５ｃｍ−２となるように不純物をイオン注入し、２回目のイオン注入工程では、飛程が０．１５μｍ以下で、注入量が１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２となるように不純物をイオン注入することが好ましい。
これは、ターンオフ時間が短く、しかも、オン電圧が低い半導体装置を製造するのに効果的なイオン注入の一つの態様を示したものである。
【００２９】
第１活性化工程では炉アニールを行ない、第３活性化工程では光照射を行うことが好ましい。
この製造方法では、炉アニールと光照射を併用しているので、炉アニールのみで不純物を活性化させる場合よりも、炉アニールの温度を低くできる。炉アニールの温度を低くできるため、高温の炉アニールで不純物を活性化させる場合に比べて、半導体基板へのダメージを小さくできる。
【００３０】
炉アニールの温度が、ゲート電極及びエミッタ電極の融点よりも低いことがより好ましい。
炉アニールと光照射を併用した場合、炉アニールの温度をゲート電極やエミッタ電極等の電極材料の融点よりも低くすることは比較的容易である。炉アニールの温度を電極材料の融点よりも低くできれば、炉アニールを行う前に半導体基板にゲート電極やエミッタ電極等の電極を形成しておくことが可能となる。このため、半導体装置の製造プロセスの自由度を高めることができる。
【００３１】
第２活性化工程及び第３活性化工程では、半導体基板の裏面にレーザ光を照射することが好ましい。
レーザー光はコヒーレンスが良く、波長や位相がよく揃っているので、レーザ光を照射すると、不純物の活性化を良好に行える。
また、レーザ光は指向性が鋭いので、局部的に照射することが容易である。このため、第１部位と第２部位の境界を明瞭にできる。図１０に示す従来のＩＧＢＴでは、開口部に近い拡散領域を高不純物濃度の第１部位８とし、開口部から遠い拡散領域を低不純物濃度の第２部位１０としている。このため、第１部位８と第２部位１０の境界が明瞭でなく、この結果、製造されたＩＧＢＴ間で特性のばらつきが大きいという問題があった。これに対し、本発明によれば、第１部位と第２部位の境界を明瞭にできるので、製造された半導体装置間の特性のばらつきを小さくできる。
【００３２】
第２活性化工程で半導体基板の裏面に照射するレーザ光の波長は、第１活性化工程で半導体基板の裏面に照射するレーザ光の波長よりも短いことが好ましい。
このように、波長の長い光と短い光を使い分けることで、裏面から所定の深さに至る領域のうち深い領域と、それよりも浅い領域の不純物を簡単な方法でかつ良好に活性化できる。
【００３３】
【発明の実施の形態】
（第１実施例）  図１に第１実施例のＩＧＢＴの断面図を示す。このＩＧＢＴは、ｎ＋型エミッタ領域１２２と、ｐ型ベース領域１０４と、ｎ−型ドリフト領域１１６と、ｐ型コレクタ領域１０６と、ゲート絶縁膜１１８で覆われたゲート電極１２０と、エミッタ電極１０２と、コレクタ電極１１４等を備えている。
ｐ型ベース領域１０４は、ｐ−型の第１ベース部位１０４ａと、ｐ＋型の第２ベース部位１０４ｂを有する。ｐ−型の第１ベース部位１０４ａの不純物濃度は、約１×１０１７ｃｍ−３である。ｐ＋型の第２ベース部位１０４ｂの不純物濃度は、約１×１０１９ｃｍ−３である。このように、第２ベース部位１０４ｂは、第１ベース部位１０４ａよりも高不純物濃度である。第１ベース部位１０４ａの厚さは約４μｍである。第２ベース部位１０４ｂの厚さは約１μｍである。ｎ−型ドリフト領域１１６の不純物濃度は約１×１０１４ｃｍ−３であり、低濃度であり、高抵抗領域となっている。ｎ−型ドリフト領域１１６の厚さは約１００μｍである。ｎ＋型エミッタ領域１２２の不純物濃度は約１×１０２０ｃｍ−３であり、厚さは約１μｍである。
【００３４】
ｐ型コレクタ領域１０６は第１部位１０８、第２部位１１０、第３部位１１２を有する。ｐ＋型の第１部位１０８の不純物濃度は、約１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である。ｐ−型の第２部位１１０の不純物濃度は、約１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３である。ｐ＋＋型の第３部位１１２の不純物濃度は、約１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。このように、第２部位１１０は第１部位１０８よりも低不純物濃度である。第３部位１１２は第１部位１０８よりも高不純物濃度である。第１部位１０８と第２部位１１０の厚さは約０．５μｍである。第３部位１１２の厚さは約０．１μｍである。第１部位１０８〜第３部位１１２の厚さは自由に調整可能であるが、第３部位１１２の厚さを０．１μｍ以下にすると、ターンオフ時間を長くすることなく、コレクタ電極１１４との接触抵抗を低くできる。
【００３５】
ｐ＋型の第２ベース部位１０４ｂの裏面は、ｐ−型の第１ベース部位１０４ａの表面の一部に接している。ｐ−型の第１ベース部位１０４ａの表面の残りの部分は、ｎ＋型エミッタ領域１２２の裏面に接している。ｎ＋型エミッタ領域１２２の右側面は、ｐ＋型の第２ベース部位１０４ｂの左側面に接している。エミッタ電極１０２の裏面は、ｎ＋型エミッタ領域１２２の表面の一部とｐ＋型の第２ベース部位１０４ｂの表面に接している。
【００３６】
ｐ−型の第１ベース部位１０４ａの裏面はｎ−型ドリフト領域１１６の表面の一部に接している。ｎ−型ドリフト領域１１６の表面の残りの部分は、ゲート絶縁膜１１８に接している。また、ｐ−型の第１ベース部位１０４ａとｎ＋型エミッタ領域１２２の左側面は、ゲート絶縁膜１１８に接している。ゲート絶縁膜１１８は、ゲート電極１２０を覆っている。このように、ｐ−型の第１ベース部位１０４ａは、ｎ−型ドリフト領域１１６とｎ＋型エミッタ領域１２２の間に位置する部分Ａを有する。また、ゲート電極１２０は、ゲート絶縁膜１１８を介してｐ型ベース領域１０４の前記部分Ａと隣合っている。
【００３７】
ｎ−型ドリフト領域１１６の裏面は、第１部位１０８と第２部位１１０の表面に接している。第１部位１０８の左側面は、第２部位１１０の右側面に接している。第１及び第２部位１０８、１１０の裏面は、第３部位１１２の表面に接している。このように、第１部位１０８と第２部位１１０は、ｎ−型ドリフト領域１１６と第３部位１１２の間に位置する。第３部位１１２の裏面は、コレクタ電極１１４の表面に接している。
【００３８】
第１実施例のＩＧＢＴの動作を説明する。ｎ＋型エミッタ領域１２２に対してｐ型コレクタ領域１０６が正の電位となるような電圧を印加した状態で、ゲート電極１２０に所定の正電圧を印加する。すると、ｐ型ベース領域１０４の前記部分Ａにｎ型チャネルが形成され、ＩＧＢＴがターンオン状態となる。ターンオン状態とそれに続く定常的なオン状態では、ｐ型コレクタ領域１０６からｎ−型ドリフト領域１１６へ正孔が注入される。ｎ−型ドリフト領域１１６に注入された正孔は、ｎ＋型エミッタ領域１２２から電子を引き付ける。この結果、ｎ−型ドリフト領域１１６の電子密度が上昇し、ｎ−型ドリフト領域１１６の抵抗が大きく低減するという伝導度変調効果が生じる。この結果、オン電圧が低減される。
【００３９】
一方、ゲート電極１２０にゼロ又は負の電圧を印加すると、ｐ型ベース領域１０４の前記部分Ａからｎ型チャネルが消失し、ＩＧＢＴがターンオフ状態となる。ターンオフ状態では、ｎ−型ドリフト領域１１６中の正孔は、ｐ型ベース領域１０４へ流出し、さらにはエミッタ電極１０２へ流出する。ｎ−型ドリフト領域１１６中の電子は、ｐ型コレクタ領域１０６へ流出し、さらにはコレクタ電極１１４へ流出する。あるいは、ｎ−型ドリフト領域１１６中の正孔と電子は、ｎ−型ドリフト領域１１６中で再結合して消滅する。ｎ−型ドリフト領域１１６中に蓄積された正孔と電子が流出あるいは消滅して無くなった時点で、ターンオフ状態が終了する。ターンオフ状態が終了すると、定常的なオフ状態となる。
【００４０】
第１実施例のＩＧＢＴでは、ｐ型コレクタ領域１０６は、ｐ＋型の第１部位１０８よりも低不純物濃度のｐ−型の第２部位１１０を有する。よって、オン状態において、ｐ型コレクタ領域１０６からｎ−型ドリフト領域１１６への正孔の注入効率を低減できる。この結果、オン状態におけるｎ−型ドリフト領域１１６の正孔と電子の蓄積量を低減できる。また、ｐ型コレクタ領域１０６は、低不純物濃度のｐ−型の第２部位１１０を有するため、ターンオフ状態において、ｎ−型ドリフト領域１１６からｐ型コレクタ領域１０６への電子の流出効率を向上できる。この電子は、オン状態の時に上記した正孔に引き付けられてｎ−型ドリフト領域１１６に蓄積されたものである。以上の作用によって、ターンオフさせたときにｎ−型ドリフト領域１１６から正孔と電子が無くなるまでの時間を短くできる。即ち、ターンオフ時間を短くできる。
【００４１】
しかも、このＩＧＢＴのｐ型コレクタ領域１０６は、第１部位１０８よりも高不純物濃度の第３部位１１２を備え、その第３部位１１２とｎ−型ドリフト領域１１６の間に第１部位１０８と第２部位１１０を設け、その第３部位１１２をコレクタ電極１１４に接触させる構造としている。よって、第３部位に比べると低不純物濃度の第１部位と第２部位をコレクタ電極に接触させる図１０の従来のＩＧＢＴに比べて、ｐ型コレクタ領域１０６とコレクタ電極１１４との接触抵抗を小さくできる。このため、オン電圧を低くできる。ターンオフ時間を短くすることでオン電圧が上昇してしまうというトレードオフの関係を改善できる。
【００４２】
このように第１実施例のＩＧＢＴによると、オン電圧が小さいという伝導度変調型の半導体装置の大きなメリットをほとんど損なわずに、ターンオフ時間を短くできる。また、第１部位１０８〜第３部位１１２の厚さ、幅、不純物濃度を調整することで、所望のターンオフ特性（ターンオフ時間等）を容易に設定できるという効果も得られる。
【００４３】
第１実施例のＩＧＢＴの製造方法を図２〜図８を参照して説明する。図２〜図８の半導体基板は、便宜上、図１に示すＩＧＢＴを逆さにした状態で示している。
まず、図２に示すように、半導体基板に不純物をイオン注入すること等によって、ｎ−型領域（後にｎ−型ドリフト領域１１６とｐ型コレクタ領域１０６になる領域）１２８と、ｐ型ベース領域１０４と、ｎ＋型エミッタ領域１２２を形成する。また、半導体基板にトレンチを形成した後、そのトレンチの側面と底面に沿って、シリコン酸化膜からなる薄膜状のゲート絶縁膜１１８を形成する。その後、そのトレンチ内にポリシリコン等からなるゲート電極１２０を積層する。また、ｎ＋型エミッタ領域１２２とｐ＋型の第２ベース部位１０４ｂの表面に接するエミッタ電極１０２を形成する。この結果、図２に示すような状態となる。
【００４４】
次に、図２に示すように、半導体基板の裏面（図示上面）からｎ型領域１２８に、飛程が約０．３μｍで、注入量が約１×１０１３ｃｍ−２〜１×１０１４ｃｍ−２又はキャリア濃度が約１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３となるようにボロンイオン（Ｂ＋）を注入する。この結果、図３に示すようなイオン注入領域１３０が形成される。
次に、図３に示すように、飛程が約０．１μｍで、注入量が約１×１０１５ｃｍ−２〜１×１０１６ｃｍ−２又はキャリア濃度が約１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３となるように二フッ化ボロンイオン（ＢＦ２＋）を注入する。このように、２回目のイオン注入は１回目のイオン注入よりも、飛程が短く、注入量が大きくなるようにする。
【００４５】
この結果、図４の左側の半導体基板には、図４の右側のグラフに示すような不純物プロファイルが形成される。図４のグラフのＤ１とＤ２はそれぞれ、１回目のイオン注入時の飛程（約０．３μｍ）と、２回目のイオン注入時の飛程（約０．１μｍ）である。図４のグラフのＮ１とＮ２はそれぞれ、上記した１回目のイオン注入時の注入量と２回目のイオン注入時の注入量である。
図４の左側の半導体基板の符号１３２の領域は、不純物が低注入量の所定深さ領域である。符号１３４の領域は、不純物が高注入量であって、上記した所定深さ領域よりも浅い領域である。但し、イオン注入しただけの状態での不純物は、電気的に活性な、いわゆるキャリアとしてはほとんど働いていない。
【００４６】
そこで、図５に示すように、電気炉アニール（熱処理の一例）を実施する。上記したように、この時点では既にゲート電極１２０やエミッタ電極１０２は形成済みである。よって、これらの電極材料の融点よりも低い温度でアニールする必要がある。これらの電極材料は主にアルミニウム（Ａｌ）を用いている。このため、アルミニウムの融点（６６０℃）よりも高い温度ではアニールできない。よって、６００℃以下でアニールすることが好ましい。アルミニウムと半導体基板の材料であるシリコンの間で発生するスパイク現象等を抑制するために、約３５０℃〜４５０℃でアニールすることがより好ましい。本実施例では約４００℃でアニールしている。しかし、約４００℃のアニールでは、イオン注入した不純物の電気的な活性化率はそれ程向上していない。この状態では、所定深さ領域１３２とそれよりも浅い領域１３４の活性化している不純物濃度は約１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３である。
【００４７】
次に、不純物の活性化率をより向上させるため、光照射を行う。本実施例では、光学系を調整することでビーム形状を矩形や線状に整形し、図６に示すように、半導体基板の裏面（図示上面）に局部的にレーザアニールを行う。局部的にレーザアニールを行うときは、半導体基板の裏面から０．５μｍ程度までの不純物を活性化する。即ち、所定深さ領域１３２までの不純物を活性化する。よって、ＹＡＧレーザ（波長５３０ｎｍ）等の波長が比較的長いレーザを用いることが好ましい。この結果、図７に示すように、不純物の活性率が向上した高不純物濃度の領域１０８を局部的に形成できる。この領域はｐ＋型の第１部位１０８となる領域である。このｐ＋型の第１部位１０８を形成すると、その第２部位１１０と隣接するｐ−型の第２部位１１０も結果的に形成される。第１部位１０８の不純物濃度は約１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３である。第２部位１１０の不純物濃度はそれよりも低く、上記した電気炉アニールにより活性化した不純物濃度（約１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３）である。
【００４８】
次に、図７に示すように、エキシマレーザ（ＸｅＣｌ：波長３０８ｎｍ）等の波長が比較的短いレーザを用いて、半導体基板の裏面（図示上面）全体にレーザアニールを行う。この場合、半導体基板の裏面から浅い領域１３４の不純物のみを活性化したいので、波長が比較的短いレーザを用いればよい。この結果、図８に示すように、不純物の活性化率がさらに向上した高不純物濃度の領域１１２を形成できる。この領域はｐ＋＋型の第３部位１１２となる領域である。第３部位１１２の不純物濃度は、約１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３となる。そして、半導体基板の裏面に第３部位１１２に接するようにアルミニウムを成膜して、コレクタ電極１１４を形成する。この結果、第１実施例のＩＧＢＴが製造される。
【００４９】
この製造方法では、半導体基板の裏面の一部に向けて光を照射する工程を行っている。光の照射は保護膜を形成しなくても、局部的に行うことが可能である。よって、上記したｎ−型ドリフト領域１１６とｐ型コレクタ領域１０８を形成するために、半導体基板の裏面に保護膜を形成し、その一部を除去して開口部を形成するという工程を行わなくてもよい。即ち、この製造方法によると、第１実施例のＩＧＢＴを比較的簡単に製造できる。
【００５０】
この製造方法では、電気炉アニール（熱処理）と光照射を併用しているので、電気炉アニールのみで不純物を活性化させる場合よりも、電気炉アニールの温度を低くできる。電気炉アニールの温度を低くできるため、高温の電気炉アニールで不純物を活性化させる場合に比べて、半導体基板へのダメージを小さくできる。また、電気炉アニールの温度をゲート電極１２０とエミッタ電極１０２を構成するアルミニウムの融点（６６０℃）よりも低くしているので、電気炉アニールを行う前に半導体基板にゲート電極１２０やエミッタ電極１０２等の電極を形成できる。このため、ＩＧＢＴの製造プロセスの自由度を高めることができる。
【００５１】
この製造方法ではレーザ光を照射している。レーザー光はコヒーレンスが良く、波長や位相がよく揃っているので、レーザ光を照射すると、不純物の活性化を良好に行える。また、レーザ光は指向性が鋭いので、局部的に照射することが容易である。このため、第１部位１０８と第２部位１１０の境界を明瞭にできる。このため、製造されたＩＧＢＴ間の特性のばらつきを小さくできる。
図６等に示す所定深さ領域１３２の不純物を活性化させるために波長の長いレーザ光を照射し、それよりも浅い領域１３４の不純物を活性化させるために波長の短いレーザ光を照射している。このように、波長の長いレーザ光と短いレーザ光を使い分けることで、所定深さ領域１３２とそれよりも浅い領域１３４の不純物を簡単な方法でかつ良好に活性化できる。
【００５２】
（第２実施例）  図９に第２実施例のＩＧＢＴの断面図を示す。このＩＧＢＴは、新たにｎ＋型バッファ領域１１５を備え、また、ｎ−型ドリフト領域１１７の厚さが第１実施例のｎ−型ドリフト領域１１６よりも薄い点で、第１実施例のＩＧＢＴと異なる。ｎ−型ドリフト領域１１７の厚さは、約８０μｍである。ｎ＋型バッファ領域１１５の厚さは約１５μｍであり、不純物濃度は約１×１０１７ｃｍ−３である。ｎ＋型バッファ領域１１５の表面はｎ−型ドリフト領域１１７の裏面に接している。ｎ＋型バッファ領域１１５の裏面は第１部位１０８と第２部位１１０の表面に接している。
【００５３】
第２実施例のＩＧＢＴでは、高不純物濃度のｎ＋型バッファ領域１１５を設けているので、オン状態においてｐ型コレクタ領域１０６からｎ−型ドリフト領域１１７への正孔の注入効率をより低減できる。この結果、オン状態におけるｐ型コレクタ領域１０６の正孔と電子の蓄積量をより低減できるため、ターンオフ時間をより短くできる。また、ｎ＋型バッファ領域１１５を設けているので、オフ状態の時にｐ型ベース領域１０４からｎ−型ドリフト領域１１７に成長する空乏層がｐ型コレクタ領域１０６まで達し、ｐ型領域１０４、１０６同士が空乏層を介して繋がってしまうパンチスルー現象の発生を抑制できる。よって、本実施例のようにｎ−型ドリフト領域１１７の厚さが薄い構造を採用することが可能となる。
第２実施例はパンチスルー型のＩＧＢＴであり、ｎ−型ドリフト領域１１７の厚さが薄く、ターンオフ時間がより短いので、高速スイッチング用に適している。これに対し、第１実施例はノンパンチスルー型のＩＧＢＴであり、ｎ−型ドリフト領域１１６の厚さが比較的厚いので、高耐圧用に適している。
【００５４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
（１）例えば、第１実施例では、図１に示すように、ｐ＋型の第１部位１０８とｐ−型の第２部位１１０の両方がｎ−型ドリフト領域１１６に接しているが、第１部位１０８と第２部位１１０のいずれかがｎ−型ドリフト領域１１６に接している構成でもよい。
また、第１及び第２実施例では、ｐ＋型の第１部位１０８とｐ−型の第２部位１１０の両方がｐ＋＋型の第３部位１１２に接しているが、第１部位１０８と第２部位１１０のいずれかが第３部位１１２に接している構成であってもよい。
上記の構成例としては、例えば第１部位１０８が第２部位１１０の外周の少なくとも一部を取囲むような構成であってもよいし、その第１部位１０８と第２部位１１０を入換えた構成であってもよい。
（２）第２実施例に示すように、第１部位１０８と第２部位１１０がｎ−型ドリフト領域１１６に直接に接しておらず、第１部位１０８及び第２部位１１０と、ｎ−型ドリフト領域１１６の間に他の領域が介在している構成であってもよい。第１部位１０８及び第２部位１１０と、第３部位１１２が直接に接しておらず、第１部位１０８及び第２部位１１０と、第３部位１１２の間に他の部位が介在している構成であってもよい。
（３）第１及び第２実施例では、第３部位１１２の裏面とコレクタ電極１１４の表面が接する構成となっているが、第１部位１０８及び／又は第２部位１１０の裏面の一部がコレクタ電極１１４の表面の一部と接していてもよい。
（４）第１及び第２実施例では、第３部位１１２とコレクタ電極１１４が接しているが、第３部位１１２とコレクタ電極１１４の間に他の領域が介在していてもよい。
（５）上記（１）〜（４）を上位概念的に表現すると、要するに、第１部位１０８及び第２部位１１０が、ｎ−型ドリフト領域１１６と第３部位１１２の間に位置し、第３部位１１２が第１部位１０８及び第２部位１１０とコレクタ電極１１４の間に位置している構成であればよい。ここでいう「第１部位」「第２部位」等は第１部位の全体、第２部位の全体である必要はなく、第１部位の一部、第２部位の一部であってもよい。
【００５５】
（６）第１及び第２実施例では、第３部位１１２は第１部位１０８よりも高不純物濃度になっているが、第３部位１１２と第１部位１０８の不純物濃度は等しくてもよく、さらには、第３部位１１２が第１部位１０８よりも低不純物濃度であってもよい。要するに、第１部位１０８と第３部位１１２が第２部位１１０よりも高不純物濃度であればよい。
（７）上記実施例では半導体装置の例としてＩＧＢＴを例にして説明しているが、本発明の適用範囲はこれに限られない。例えば、サイリスタ（例えばＧＴＯ（Gate Turn Off）サイリスタや、ＭＯＳゲート型サイリスタ）にも本発明を適用できる。
（８）上記実施例ではトレンチゲート型の半導体装置について説明しているが、プレーナゲート型等の半導体装置についても勿論、本発明を適用できる。
【００５６】
（９）上記実施例ではレーザ光を照射しているが、せん光等を照射してもよい。
（１０）上記実施例では、イオン注入と光照射を２回ずつ行っているが、イオン注入と光照射の回数に限定はなく、３回以上に分けて行ってもよい。また、熱処理（電気炉アニール）に代えて光照射を行ってもよい。また、２回目の光照射に代えて熱処理を行うことも可能である。
（１１）熱処理は電気炉アニールに代えて、他の熱発生手段を用いて行ってもよいのは勿論である。
（１２）上記実施例では、レーザ光を照射して不純物濃度の異なる第１部位１０８〜第３部位１１２を形成している。しかし、例えば以下の（ａ）〜（ｄ）のような製造方法で製造してもよい。（ａ）半導体基板の裏面全体から所定深さ領域に達するイオン注入を行う。（ｂ）半導体基板の一部にマスクをして第１部位１０８となる領域にイオン注入を行う。（ｃ）半導体基板の裏面全体から所定深さ領域よりも浅い第３部位１１２となる領域にイオン注入を行う。（ｄ）熱処理を行い、イオン注入した不純物を活性化する。
即ち、特許請求の範囲に記載の製造方法は、特許請求の範囲に記載の半導体装置の一つの態様の特に好ましい製造方法を示したものであり、本発明に係る半導体装置は、様々な製造方法で製造することができる。
【００５７】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】  第１実施例のＩＧＢＴの断面図を示す。
【図２】  第１実施例のＩＧＢＴの製造工程の一部を示す（１）。
【図３】  第１実施例のＩＧＢＴの製造工程の一部を示す（２）。
【図４】  第１実施例のＩＧＢＴの製造工程の一部を示す（３）。
【図５】  第１実施例のＩＧＢＴの製造工程の一部を示す（４）。
【図６】  第１実施例のＩＧＢＴの製造工程の一部を示す（５）。
【図７】  第１実施例のＩＧＢＴの製造工程の一部を示す（６）。
【図８】  第１実施例のＩＧＢＴの製造工程の一部を示す（７）。
【図９】  第２実施例のＩＧＢＴの断面図を示す。
【図１０】  従来のＩＧＢＴの断面図を示す。
【符号の説明】
１０２：エミッタ電極
１０４：ｐ型ベース領域
１０６：ｐ型コレクタ領域
１０８：ｐ＋型の第１部位
１１０：ｐ−型の第２部位
１１２：ｐ＋＋型の第３部位
１１４：コレクタ電極
１１６：ｎ−型ドリフト領域
１２０：ゲート電極
１２２：ｎ＋型エミッタ領域
【図１】
0003919591.tif 000002
【図２】
0003919591.tif 000003
【図３】
0003919591.tif 000004
【図４】
0003919591.tif 000005
【図５】
0003919591.tif 000006
【図６】
0003919591.tif 000007
【図７】
0003919591.tif 000008
【図８】
0003919591.tif 000009
【図９】
0003919591.tif 000010
【図１０】
0003919591.tif 000011