(57)【特許請求の範囲】
【請求項１】
交流電流を直流電圧に変換し電源電圧として出力する整流回路と、
複数の強誘電体メモリセルを有するメモリアレイと、
揮発性の保持回路および複数の強誘電体キャパシタを有する強誘電体保持回路とを備えていることを特徴とする半導体集積回路。
【請求項２】
請求項１の記載の半導体集積回路において、
前記電源電圧に応じて該電源電圧より低い内部電源電圧を生成する内部電圧生成回路を備え、
前記内部電源電圧は、前記強誘電体保持回路に供給されることを特徴とする半導体集積回路。
【請求項３】
請求項１の記載の半導体集積回路において、
前記強誘電体保持回路からデータを読み出すための読み出しコマンドを交流電流から復調するデータ復調回路と、
前記読み出しコマンドに応じて、前記強誘電体保持回路から読み出された読み出しデータを交流電流に変調するデータ変調回路と備えていることを特徴とする半導体集積回路。
【請求項４】
請求項１の記載の半導体集積回路において、
前記電源電圧の供給開始時に前記強誘電体キャパシタに保持されているデータを前記保持回路に読み出す制御回路を備えていることを特徴とする半導体集積回路。
【請求項５】
請求項１の記載の半導体集積回路において、
前記強誘電体保持回路は、
入力と出力とを互いに接続した２つのバッファ回路を有する揮発性のラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子を電源線に接続するスイッチ回路とを備えていることを特徴とする半導体集積回路。
【請求項６】
請求項１記載の半導体集積回路において、
前記強誘電体保持回路は、縦続接続されたマスタラッチ回路とスレーブラッチ回路とを備え、
前記マスタラッチ回路および前記スレーブラッチ回路の少なくとも一方は、
入力と出力とを互いに接続した２つのバッファ回路を有する揮発性のラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子を電源線に接続するスイッチ回路とを備えていることを特徴とする半導体集積回路。
【請求項７】
請求項１記載の半導体集積回路において、
前記メモリアレイの前記各強誘電体メモリセルは、
一端がプレート線に接続されている２つの強誘電体キャパシタと、
前記強誘電体キャパシタの他端をビット線対の各ビット線にそれぞれ接続する２つの転送ゲートとを備えていることを特徴とする半導体集積回路。
【請求項８】
請求項１記載の半導体集積回路において、
前記メモリアレイの前記各強誘電体メモリセルは、
一端がプレート線に接続された強誘電体キャパシタと、
前記強誘電体キャパシタの他端をビット線に接続する転送ゲートとを備えていることを特徴とする半導体集積回路。
【請求項９】
磁界に応じて交流電流を発生するアンテナコイルと、前記交流電流が供給される半導体集積回路とを備え、
前記半導体集積回路は、
前記交流電流を直流電圧に変換し電源電圧として出力する整流回路と、
複数の強誘電体メモリセルを有するメモリアレイと、
揮発性の保持回路および複数の強誘電体キャパシタを有する強誘電体保持回路とを備えていることを特徴とする無線タグ。
【請求項１０】
磁界に応じて交流電流を発生するアンテナコイルと、前記交流電流が供給される半導体集積回路とを備え、
前記半導体集積回路は、
前記交流電流を直流電圧に変換し電源電圧として出力する整流回路と、
複数の強誘電体メモリセルを有するメモリアレイと、
揮発性の保持回路および複数の強誘電体キャパシタを有する強誘電体保持回路とを備えていることを特徴とする非接触型ＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線により電力およびデータを送受信する無線タグおよび非接触型ＩＣカードに関する。また、本発明は、これ等無線タグおよび非接触型ＩＣカードに搭載される半導体集積回路に関する。
【０００２】
【従来の技術】
近時、工場の自動搬送システム、小売店での物品管理、あるいは図書館での蔵書管理等に、非接触インタフェースを持つ無線タグ（RFID(Radio Frequency IDentification）応答器とも称する）が使用されている。また、研究所あるいは駅の改札などでは、個人情報を記録した非接触インタフェースを持つＩＤカード等のＩＣカードが使用されている。この種の無線タグおよび非接触型ＩＣカードは、今後、銀行カード、クレジットカード、住民登録カード等にも適用されていくと考えられている。
【０００３】
無線タグおよび非接触型ＩＣカード（以下、応答器とも称する）の電波インタフェースとして、例えば、ISO/IEC 15693 Part 2に記載された物理インタフェースがあり、広く使用され始めている。このインタフェースのデータ転送レートは、別途定められたISO/IEC 14443 Part 2（高機能非接触スマート・カード用インタフェース）に比べて低いが、通信距離は、ISO/IEC 14443 Part 2より長い。具体的には、ISO/IEC 14443 Part 2では、通信距離は１０ｃｍ程度であるが、ISO/IEC 15693 Part 2では、通信距離は５０ｃｍ以上にできる。このため、ISO/IEC 15693 Part 2は、特に、盗難防止等のセキュリティ用途の応答器に有用とされている。
【０００４】
ISO/IEC 15693 Part 2のインタフェース仕様では、リーダ・ライタから応答器に、13.56MHzの短波帯キャリア周波数を使用して、電力とデータが送信される。変調は、ASK方式であり、変調度は、公称100％と10％の２種類が存在する。また、ASK変調（Manchester Coding）あるいはFSK変調により、応答器からリーダ・ライタにデータが転送される。これ等種々の通信方式は、国際標準として登録されている。
【０００５】
例えば、図書館では、リーダ・ライタが、出入口に設置された入退室ゲートに組み込まれている。リーダ・ライタと、書籍に付けられた無線タグとの間で無線通信をすることにより、書籍の盗難が防止される。この際、リーダ・ライタは、所定の周期で特定のリクエストコマンドを送信する。無線タグは、入退室ゲートを通過するときにリーダ・ライタから電力およびリクエストコマンドを受信する。書籍の貸し出し処理が行われていないことを示すデータが無線タグに記録されている場合、無線タグが入退室ゲートを通過するときに、無線タグからリーダ・ライタに貸し出し未処理を示すデータが送信される。入退室ゲートは、リーダ・ライタが受信した無線タグからのデータに応答して、アラーム音を鳴らす。
【０００６】
無線タグおよび非接触型ＩＣカードには、データの記憶媒体として強誘電体メモリ等の不揮発性メモリが搭載されている。強誘電体メモリは、EEPROMおよびフラッシュメモリと同様に電気的書き換え可能な不揮発性メモリである。しかし、強誘電体メモリは、データの書き込み動作が高速であること、および書き込み動作に高電圧が不要なことから、EEPROMおよびフラッシュメモリに比べ、無線タグおよび非接触型ＩＣカード用途に適している。
【０００７】
従来、無線タグに搭載される強誘電体メモリは、複数のメモリセルがマトリックス状に配置されたメモリアレイを有している。メモリセルは、１つの強誘電体キャパシタおよび１つの転送トランジスタを有している。あるいは、メモリセルは、２つの強誘電体キャパシタおよび２つの転送トランジスタを有している。各メモリセルの転送トランジスタのゲートは、ワード線に接続されている。各メモリセルの強誘電体キャパシタの一端は、プレート線に接続されている。各メモリセルの強誘電体キャパシタの他端は、転送トランジスタを介してビット線に接続されている。
【０００８】
メモリアレイは、メモリセルに接続された複数のワード線、これ等ワード線を駆動する複数のワード線ドライバ、メモリセルに接続された複数のプレート線、これ等プレート線を駆動する複数のプレート線ドライバ、メモリセルに接続された複数のビット線、これ等ビット線上のデータを増幅する複数のセンスアンプを有している。そして、強誘電体メモリからデータを読み出すとき、複数のワードドライバ、プレートドライバ、センスアンプが動作する。
【０００９】
強誘電体メモリの詳細は、Ali Sheikholeslami and Glenn Gulak, "A Survey of Circuit Innovations in Ferroelectric Random-Access Memories", Proceedings of the IEEE, vol. 88, no. 5, pp. 667-689 (2000)等に記載されている。
【００１０】
【発明が解決しようとする課題】
無線タグおよび非接触型ＩＣカードは、外部のリーダ・ライタから電力の供給を受けて動作する。このため、無線タグおよび非接触型ＩＣカードを動作させるためには、リーダ・ライタから所定の距離だけ近づける必要がある。一方、入退室ゲートは、車椅子での利用等を考慮して、所定の幅が必要であり、無線タグとリーダ・ライタとの距離は、長くなる傾向にある。
無線タグがリーダ・ライタから受ける電力は、リーダ・ライタと無線タグの距離が大きくなるほど小さくなる。小さい電力でも動作させるため、無線タグの消費電力をできるだけ小さくする必要がある。
【００１１】
従来の無線タグおよび非接触型ＩＣカードでは、リーダ・ライタによるアクセス時に、強誘電体メモリが動作する。強誘電体メモリは、上述したように、アクセス時に複数のワード線ドライバ、プレート線ドライバおよびセンスアンプを動作させてなくてはならない。プレート線およびビット線の充放電電流も大きいため、無線タグおよび非接触型ＩＣカードは、消費電力が大きいという問題がある。
【００１２】
また、上述した強誘電体メモリでは、強誘電体キャパシタの残留分極に応じて変化するビット線の電圧差をセンスアンプで増幅することで、データが読み出される。読み出し動作時のビット線の電圧変化は、200mV程度と小さく、読み出しマージンは小さい。このため、電源電圧を下げることは困難である。すなわち、無線タグおよび非接触型ＩＣカードに搭載される強誘電体メモリは、低消費電力化の妨げになっている。
【００１３】
本発明の目的は、無線タグまたは非接触型ＩＣカード等の応答器の消費電力を小さくし、これ等応答器とリーダ・ライタとの通信距離を延ばすことにある。
本発明の別の目的は、無線タグまたは非接触型ＩＣカード等に搭載される半導体集積回路の消費電力を小さくすることにある。
本発明の別の目的は、無線タグまたは非接触型ＩＣカードと、これら応答器と無線通信を行うリーダ・ライタとで構成されるセキュリティシステムを確実に動作させることにある。
【００１４】
【課題を解決するための手段】
請求項１の半導体集積回路、請求項９の無線タグおよび請求項１０の非接触型ＩＣカードでは、半導体集積回路は、整流回路、複数の強誘電体メモリセルを有するメモリアレイおよび強誘電体保持回路を有している。整流回路は、交流電流を直流電圧に変換し電源電圧として出力する。例えば、無線タグおよび非接触型ＩＣカードは、磁界に応じた交流電流を発生するアンテナコイルを有している。強誘電体保持回路は、揮発性の保持回路および複数の強誘電体キャパシタを有している。強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。このため、半導体集積回路（無線タグ、非接触型ＩＣカード）が受ける電力が小さい場合にも、強誘電体保持回路は確実に動作する。したがって、無線タグまたは非接触型ＩＣカードに搭載される半導体集積回路に強誘電体保持回路を形成することで、無線タグまたは非接触型ＩＣカードとリーダ・ライタとの通信距離を長くできる。
【００１５】
通信距離が長くなるため、本発明の半導体集積回路を無線タグ等に搭載することで、確実に動作するセキュリティシステム（商品の盗難防止システム等）を構成できる。あるいは、リーダ・ライタの出力を小さくすることで、リーダ・ライタから放出される電磁波の影響を低くすることができる。
メモリアレイの大容量と、強誘電体保持回路の低電力とを兼ね備えているため、例えば、大きい電力が得られる場合には、強誘電体メモリセルを有するメモリアレイを動作させ、小さい電力しか得られない場合には、強誘電体保持回路を動作させることができる。
【００１６】
請求項２の半導体集積回路では、内部電圧生成回路は、整流回路から出力される電源電圧より低い内部電源電圧を生成する。強誘電体保持回路は、内部電源電圧により動作する。このため、強誘電体保持回路の消費電力を下げることができ、半導体集積回路の消費電力を小さくできる。この結果、半導体集積回路が受ける電力が小さい場合にも、半導体集積回路を確実に動作できる。
【００１７】
請求項３の半導体集積回路では、データ復調回路は、強誘電体保持回路からデータを読み出すための読み出しコマンドを交流電流から復調する。すなわち、半導体集積回路は、受信した交流電流からデータを復調できる。データ変調回路は、読み出しコマンドに応じて、強誘電体メモリあるいは強誘電体保持回路から読み出された読み出しデータを交流電流に変調する。すなわち、半導体集積回路は、送信するデータを交流電流に変調できる。
【００１８】
請求項４の半導体集積回路では、制御回路は、電源電圧の供給開始時に強誘電体キャパシタに保持されているデータを揮発性の保持回路に読み出す。電源電圧の非供給時に強誘電体キャパシタにデータを保持し、電源電圧の供給時に揮発性の保持回路にデータを保持することで、強誘電体保持回路を不揮発性のデータ記憶回路として動作させることができる。
【００１９】
請求項５および請求項６の半導体集積回路では、強誘電体保持回路には、２つのバッファ回路の入力と出力とが互いに接続され、ラッチ回路が形成されている。一対の第１強誘電体キャパシタは、第１プレート線と第２プレート線との間に直列に接続されている。２つの第１強誘電体キャパシタを接続する中間ノードは、バッファ回路の一方の入力に接続されている。一対の第２強誘電体キャパシタは、第１プレート線と第２プレート線との間に直列に接続されている。２つの第２強誘電体キャパシタを接続する中間ノードは、バッファ回路の他方の入力に接続されている。電源の遮断前にラッチ回路に保持されていたデータは、強誘電体キャパシタの残留分極として保持されている。強誘電体保持回路は、例えば、マスタラッチ回路とスレーブラッチ回路とを縦続接続した記憶回路における少なくとも一方にも適用できる。
【００２０】
例えば、電源の投入後、第２プレート電圧を接地し、第１プレート電圧を上昇させることで、第１強誘電体キャパシタの中間ノードの電圧および第２強誘電体キャパシタの中間ノードの電圧は、これ等強誘電体キャパシタの容量分割に応じて上昇する。すなわち、２つのバッファ回路に電源が供給される前に、これ等バッファ回路の入力の電圧は、互いに相違する。この後、スイッチ回路をオンさせることで、ラッチ回路は、電源が供給され活性化される。ラッチ回路には、両入力電圧に応じて論理データが書き込まれる。この結果、電源の遮断前にラッチ回路から強誘電体キャパシタに転送されたデータを再現できる。すなわち、リコール動作を実行できる。
【００２１】
上述したリコール動作は、複数の強誘電体メモリセル、ワード線ドライバ、プレート線ドライバ、センスアンプ等を有する強誘電体メモリに比べ、消費電力が非常に小さい。すなわち、強誘電体メモリでは、読み出し動作時に、ワード線ドライバ、プレート線ドライバ、センスアンプ等を動作させ、ワード線に接続されている多数のメモリセルをアクセスする。このため、例えば、１ビットのデータを読み出す場合にも、大きな電力を必要とする。これに比べ、本発明の強誘電体保持回路では、データは、電源電圧の供給期間に簡易なラッチ回路に保持される。第１および第２プレート線は、リコール動作時に４つの強誘電体キャパシタを駆動するだけでよい。このため、消費電力を小さくできる。
【００２２】
請求項７の半導体集積回路では、メモリアレイの各強誘電体メモリセルは、２つの強誘電体キャパシタと、２つの転送ゲートとを有している。強誘電体キャパシタは、一端をプレート線に接続し、他端をビット線対の各ビット線にそれぞれ接続している。メモリアレイを一般の強誘電体メモリと同じ構成にすることで、半導体集積回路のデータの記憶容量を大きくできる。
【００２３】
請求項８の半導体集積回路では、メモリアレイの各強誘電体メモリセルは、１つの強誘電体キャパシタと、１つの転送ゲートとを有している。強誘電体キャパシタは、一端をプレート線に接続し、他端をビット線に接続している。メモリアレイを一般の強誘電体メモリと同じ構成にすることで、半導体集積回路のデータの記憶容量を大きくできる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の第１の実施形態を示している。図１は、リーダ・ライタが組み込まれた図書館の入退室ゲートと、書籍に取り付けられている無線タグRTAGとで構成される盗難防止システムを示している。この盗難防止システムは、通信インタフェースとして、ISO/IEC 15693 Part 2を採用している。しかし、本発明は、通信インタフェースに依存するものではく、国際標準として登録されている種々の通信インタフェースを採用できる。
【００２５】
入退室ゲートは、パーソナルコンピュータまたはオフィスコンピュータ等のシステム管理装置１０と、リーダ・ライタ１２とを有している。リーダ・ライタ１２は、システム管理装置１０とのインターフェースIF、発振回路１４、変調回路１６、送信回路１８、受信回路２０およびアンテナコイル２２を有している。
システム管理装置１０から出力されるデータは、インターフェースIFを介して変調回路１６に転送される。変調回路１６は、発振回路１４から出力されるキャリアに応じてデータを変調する。変調されたデータは、送信回路１８およびアンテナコイル２２を介して送信される。なお、アンテナコイル２２からは、変調されたデータとともに、電力も送信される。
【００２６】
無線タグRTAGは、アンテナコイル２４および半導体集積回路ICを有している。半導体集積回路ICは、全波整流回路２６、電圧安定回路２８、強誘電体ラッチ３０（強誘電体保持回路）、強誘電体メモリ３２、制御回路３４、データ復調回路３６、データ変調回路３８、クロック抽出回路４０、および同調容量CR、平滑容量CL1、CL2を有している。
【００２７】
全波整流回路２６は、４つのnMOSトランジスタM1、M2、M3、M4を有しており、アンテナコイル２４で受信した交流電波（交流電流）を整流する。整流により生じた電荷は平滑容量CL1に蓄積される。平滑容量CL1により、ノードND1に安定した電源電圧VDD1（例えば、3.3V）が生成される。電源電圧VDD1は、電圧安定回路２８、強誘電体ラッチ３０および強誘電体メモリ３２に供給される。
【００２８】
電圧安定回路２８は、電源電圧VDD1を降圧し、ノードND2に内部電源電圧VDD2（例えば、1.5V）を生成する。ノードND2と接地線との間に接続された平滑容量CL2により、安定した内部電源電圧VDD2が制御回路３４等に供給される。
強誘電体ラッチ３０は、例えば、１ビットの記憶容量を有してる。強誘電体メモリ３２は、例えば、８ｋビットの記憶容量を有している。強誘電体メモリ３２および強誘電体ラッチ３０の詳細は後述する（図２ないし図４）。
【００２９】
制御回路３４は、強誘電体メモリ３２および強誘電体ラッチ３０の読み書き動作、およびリーダ・ライタ１２に対するデータの入出力動作を行う。制御回路３４は、CMOS回路で構成されているため、降圧された内部電源電圧VDD2によっても確実に動作する。制御回路３４に内部電源電圧VDD2を供給することで、制御回路３４の消費電力を小さくできる。
【００３０】
データ復調回路３６は、アンテナコイル２４を介して受信したデータを復調し、復調したデータを制御回路３４に出力する。データ変調回路３８は、制御回路３６からのデータを変調する。変調されたデータは、アンテナコイル２４を介してリーダ・ライタ１２に出力される。クロック抽出回路４０は、アンテナコイル２４で受信した電波からクロックを抽出し、抽出したクロックを制御回路３４に出力する。
【００３１】
図２は、図１に示した強誘電体メモリ３２の詳細を示している。
強誘電体メモリ３２は、８ｋビットのメモリセルを有するメモリアレイALY、２５６本のワード線WLを駆動するワード線ドライバWD、１２８本のプレート線PLを駆動するプレート線ドライバPD、および３２個の相補のビット線対BL、/BLにマルチプレクサを介して接続された８個のセンスアンプを含むデータ入出力回路I/Oを有している。
【００３２】
強誘電体メモリ３２には、無線タグRTAGが付けられている書籍の固有情報（書名、作者、出版日、および貸出日等）が書き込まれている。強誘電体メモリ３２の書き込み動作および読み出し動作は、上述した入退室ゲートのリーダ・ライタ１２ではなく、図書館の貸し出しカウンタ等に設置されたリーダ・ライタにより行われる。すなわち、強誘電体メモリ３２は、図書館の職員によってアクセスされる。このとき、無線タグRTAGは、リーダ・ライタ１２に近接する位置まで近づけられる。このため、半導体集積回路ICには、強誘電体メモリ３２を動作させるために十分な電力が供給される。
【００３３】
例えば、読み出し動作では、リーダ・ライタ１２からのアドレスに応じてワード線WLのいずれかが選択される。選択されたワード線WLに接続された３２個のメモリセルMCからデータが読み出される。読み出されたデータは、データ入出力回路I/Oのセンスアンプで増幅される。そして、センスアンプで増幅された８ビットがリーダ・ライタ１２に送信される。
【００３４】
図３は、図２に示した強誘電体メモリ３２のメモリセルMCの詳細を示している。メモリセルMCは、２つの強誘電体キャパシタFC1、FC2を有している。強誘電体キャパシタFC1は、転送トランジスタT1を介してビット線BLに接続されている。強誘電体キャパシタFC2は、転送トランジスタT2を介してビット線/BLに接続されている。強誘電体キャパシタFC1にデータ"1"が書き込まれるとき、強誘電体キャパシタFC2には、データ"0"が書き込まれる。すなわち、メモリセルMCは、２つの強誘電体キャパシタFC1、FC2で１ビットのデータを記憶する。一般に、この種のメモリセルMCは、２Ｔ２Ｃ型と称されている。
【００３５】
図４は、図１に示した強誘電体ラッチ３０の詳細を示している。
強誘電体ラッチ３０は、入力と出力とを互いに接続した２つのCMOSインバータ（バッファ回路）を有するラッチ回路３２ａ、pMOSトランジスタからなるスイッチ回路３２ｂ、nMOSトランジスタからなるスイッチ回路３２ｃ、強誘電体キャパシタLFC1、LFC2、LFC3、LFC4、nMOSトランジスタからなるスイッチ回路３２ｄ、３２ｅ、３２ｆ、３２ｇ、nMOSトランジスタ３２ｈ、３２ｉ、３２ｊ、３２ｋ、およびCMOSスイッチ３２ｍ、３２ｎを有している。
【００３６】
スイッチ回路３２ｂは、イネーブル信号ENXに応じて、CMOSインバータのpMOSトランジスタのソース（図示せず）を電源線VDD1に接続する。スイッチ回路３２ｃは、イネーブル信号ENに応じて、CMOSインバータのnMOSトランジスタのソース（図示せず）を接地線VSSに接続する。すなわち、ラッチ回路３２ａは、電源電圧VDD1の供給時にデータを保持する揮発性の記憶回路として動作する。
【００３７】
スイッチ回路３２ｄおよび強誘電体キャパシタLFC1は、ラッチ回路３２ａの一方の入力である第１ノードNと第１プレート線PL1との間に直列に接続されている。スイッチ回路３２ｅおよび強誘電体キャパシタLFC2は、第１ノードNと第２プレート線PL2との間に直列に接続されている。すなわち、強誘電体キャパシタLFC1、LFC2（一対の第１強誘電体キャパシタ）は、第１および第２プレート線PL1、PL2の間に直列に接続されている。
【００３８】
スイッチ回路３２ｆおよび強誘電体キャパシタLFC3は、ラッチ回路３２ａの他方の入力である第２ノードNXと第１プレート線PL1との間に直列に接続されている。スイッチ回路３２ｇおよび強誘電体キャパシタLFC4は、第２ノードNXと第２プレート線PL2との間に直列に接続されている。すなわち、強誘電体キャパシタLFC3、LFC4（一対の第２強誘電体キャパシタ）は、第１および第２プレート線PL1、PL2の間に直列に接続されている。
【００３９】
スイッチ回路３２ｄ、３２ｆは、ストア信号STO1に応じてオンする。スイッチ回路３２ｅ、３２ｇは、ストア信号STO2に応じてオンする。強誘電体キャパシタLFC1-LFC4に付加した矢印の向きは、分極状態の一例を示している。矢印の先端側の電極は、正にチャージされている。なお、強誘電体キャパシタLFC1-LFC4の書き込み電圧を高くするため、スイッチ回路３２ｄ、３２ｅ、３２ｆ、３２ｇは、nMOSトランジスタでなくCMOS伝達ゲート（CMOSスイッチ）で構成してもよい。
【００４０】
nMOSトランジスタ３２ｈは、リセット信号RES1に応じて強誘電体キャパシタLFC1とスイッチ回路３２ｄとの接続ノードを接地線VSSに接続する。nMOSトランジスタ３２ｉは、リセット信号RES2に応じて強誘電体キャパシタLFC2とスイッチ回路３２ｅとの接続ノードを接地線VSSに接続する。nMOSトランジスタ３２ｊは、リセット信号RES1に応じて強誘電体キャパシタLFC3とスイッチ回路３２ｆとの接続ノードを接地線VSSに接続する。nMOSトランジスタ３２ｋは、リセット信号RES2に応じて強誘電体キャパシタLFC4とスイッチ回路３２ｇとの接続ノードを接地線VSSに接続する。
【００４１】
CMOSスイッチ３２ｍは、強誘電体ラッチ３０の入力INを第１ノードNに接続する。CMOSスイッチ３２ｍは、クロック信号CKが低レベル（＝クロック信号CKXが高レベル）のときにオンする。CMOSスイッチ３２ｎは、ラッチ回路３２ａの出力（第２ノードNXの逆相）を第１ノードNに接続する。CMOSスイッチ３２ｎは、クロック信号CKが高レベル（＝クロック信号CKXが低レベル）のときにオンする。
【００４２】
制御回路３４は、第１プレート電圧発生回路３４ａ、スイッチ制御回路３４ｂおよび第２プレート電圧発生回路３４ｃを有している。第１プレート電圧発生回路３４ａは、第１プレート線PL1に第１プレート電圧PL1を供給する。第２プレート電圧発生回路３４ｃは、第２プレート線PL2に第２プレート電圧PL2を供給する。スイッチ制御回路３４ｂは、ストア信号STO1、STO2、リセット信号RES1、RES2、イネーブル信号ENX、ENを出力する。また、制御回路３４は、強誘電体ラッチ３０に書き込むデータを入力INに供給し、強誘電体ラッチ３０から読み出されるデータを出力OUTから受信する。
【００４３】
なお、強誘電体ラッチ３０は、素子数が多く、レイアウトサイズも大きい。しかし、記憶ビット数が１ビットと小さいため、半導体集積回路ICに占める面積の比率は小さい。このため、強誘電体ラッチ３０を形成することによる半導体集積回路ICの面積の増加は、無視できる。
図５は、図４に示した強誘電体ラッチ３０の容量の等価回路を示している。この例では、強誘電体ラッチ３０は、予め論理"H"を保持している。このとき、ラッチ回路３２ａは、第１ノードNおよび第２ノードNXにそれぞれ低レベルおよび高レベルを出力している。以下、ストア信号STO1、STO2が高レベル、リセット信号RES1、RES2が低レベルに保持されているとして説明する。
【００４４】
電源の遮断前に、第１プレート電圧発生回路３４ａは、第１プレート電圧PL1を、低レベル、高レベル、低レベルに変化する。第２プレート電圧発生回路３４ｃは、第２プレート電圧PL2を、低レベル、高レベル、低レベルに変化する。そして、ノードNの低レベルおよびノードNXの高レベルが、それぞれ強誘電体キャパシタLFC1-LFC4の残留分極として書き込まれる。
【００４５】
この例では、第１プレート電圧PL1を電源電圧VDD1に、第２プレート電圧PL2を接地電圧GNDにバイアスした場合の第強誘電体キャパシタLFC1-LFC4の分極状態に対応する平均容量を、それぞれ50fF、200fF、200fF、50fFとする。第２プレート電圧PL2を接地したときのノードN、NXの寄生容量は、ともに5fFとする。
図６は、図５に示した分極状態にある強誘電体ラッチ３０の読み出し動作の基本を示している。電源の投入時、クロック信号CK、CKXは、高レベル、低レベルにそれぞれ固定されている。すなわち、図４に示したラッチ回路３２ａの一対のCMOSインバータはフィードバックループを形成している。
【００４６】
第１プレート電圧発生回路３４ａは、第１プレート電圧PL1を生成する。第１プレート電圧PL1は、所定の電源電圧VDD1（例えば、3.3V）まで上昇する。第２プレート電圧発生回路３４ｃは、接地電圧VSSを第２プレート電圧PL2として出力する。
スイッチ制御回路３４ｂは、第１プレート電圧PL1が上昇している期間、高レベルのイネーブル信号ENXと低レベルのイネーブル信号ENを出力する。高レベルのイネーブル信号ENXおよび低レベルのイネーブル信号ENにより、スイッチ回路３２ｂ、３２ｃはオフし、ラッチ回路３２ａは非活性化される。したがって、ノードN、NXはフローティングになる。
【００４７】
ノードNの電圧は、強誘電体キャパシタLFC1、LFC2の容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。ノードNXの電圧は、強誘電体キャパシタLFC3、LFC4の容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。
第１プレート電圧PL1が電源電圧VDD1（3.3V）まで上昇したときに、ノードNの電圧は、0.65V（3.3V×50fF／（5fF＋50fF＋200fF))になり、ノードNXの電圧は、2.59V（3.3V×200fF／（5fF＋50fF＋200fF))になる。すなわち、強誘電体キャパシタLFC1、LFC2および強誘電体キャパシタLFC3、LFC4をそれぞれ直列に接続し、その中間ノードをノードN、NXにそれぞれ接続することで、ノードN、NXの電圧差（オフセット電圧）は1.84Vまで広がる。
【００４８】
図３に示した強誘電体メモリ３２の読み出し動作により発生するビット線BL、/BL間の電圧差は、約200mVである。すなわち、強誘電体ラッチ３０の読み出しマージンは、強誘電体メモリ３２の読み出しマージンより１桁大きい。このため、無線タグRTAGとリーダ・ライタ１２との距離が大きく、リーダ・ライタ１２から供給される電力が小さい場合にも、強誘電体ラッチ３０に保持されているデータを確実に読み出すことができる。また、リーダ・ライタ１２の出力パワーを小さくすることで、リーダ・ライタ１２から放出される電磁波の影響を低くできる。
【００４９】
この後、イネーブル信号EN、ENXがそれぞれ高レベル、低レベルに変化し、ラッチ回路３２ａが活性化される。ラッチ回路３２ａが1.84Vの電圧差を増幅することで、ノードN、NXの電圧は、それぞれ接地電圧VSSおよび電源電圧VDD1になる。この結果、強誘電体キャパシタLFC1-LFC4の残留分極に応じたデータがラッチ回路３２ａに読み込まれる。すなわち、リコール動作により、電源の遮断前にラッチ回路３２ａに保持されていたデータが再現される。
【００５０】
図７は、強誘電体ラッチ３０に対するストア動作（書き込み動作）およびリコール動作（読み出し動作）の概要を示している。入退室ゲートに示した白抜きの矢印は、磁界の放出方向を示している。
まず、図書館の貸し出しカウンタにおいて、貸し出す書籍に付いている無線タグをRTAGリーダ・ライタに近づけ、貸し出し処理が行われる。無線タグRTAGは、リーダ・ライタからの電力および"貸し出し"を示すデータ"１"を受信する。データ"１"は、強誘電体ラッチ３０にストアされる（強誘電体ラッチ３０の出力OUTが論理"１"になる）。
【００５１】
書籍を借りた者が、入退室ゲートを通る際、無線タグRTAGは、入退室ゲートのリーダ・ライタ１２から電力および強誘電体ラッチ３０のリコール動作を実施するための"リコールコマンド"を受信する。無線タグRTAGの制御回路３４は、強誘電体ラッチ３０に対してリコール動作を行う。無線タグRTAGは、強誘電体ラッチ３０から"１"が読み出されたとき、リーダ・ライタ１２に応答を返さない。
【００５２】
リーダ・ライタ１２は、無線タグRTAGからの応答がないため、貸し出し処理が行われた書籍が入退室ゲートを通過していると判断する。より正確には、リーダ・ライタ１２は、無線タグRTAGからの応答がない場合、書籍が入退室ゲートを通過していることを検出できない。しかし、貸し出し処理が行われた書籍の検出は、セキュリティ上必要ない。
【００５３】
一方、書籍を借りた者が、貸し出し処理をせずに入退室ゲートを通る場合無線タグRTAGは、強誘電体ラッチ３０からデータ"０"を読み出し、"貸し出し未処理"を示すデータをリーダ・ライタ１２に返信する。リーダ・ライタ１２は、システム管理装置１０に"貸し出し未処理"を伝える。システム管理装置１０は、アラーム音を鳴らし、"貸し出し未処理"の書籍が入退室ゲートを通過していることを周囲に伝える。
【００５４】
図８は、無線タグRTAGに搭載された半導体集積回路ICの動作を示している。なお、強誘電体ラッチ３０におけるCMOSスイッチ３２ｍ、３２ｎの動作（クロックCK、CKXのタイミング）は、説明を省略する。
まず、書籍が貸し出される場合、貸し出しカウンタで書籍に付いている無線タグRTAGの強誘電体ラッチ３０にデータ"１"がストアされる。無線タグRTAGは、リーダ・ライタに近づけられると、リーダ・ライタからの電波（磁力）を電力に変換する。半導体集積回路ICは、磁界の強さに応じて電源電圧VDD1を生成する。貸し出しカウンタでは、無線タグRTAGはリーダ・ライタに近接するように置かれるため、電源電圧VDD1は、集積回路IC内の全ての回路を動作させるために十分な値まで上昇する（図８（ａ））。
【００５５】
半導体集積回路ICは、電源電圧VDD1の供給により初期化され、低レベルのイネーブル信号ENX、ストア信号STO1、STO2および高レベルのイネーブル信号EN、プレート線電圧PL1、PL2を生成する。データのストア開始前に電源電圧VDD1は、回路動作可能な電圧まで上昇し、イネーブル信号EN、ENXはそれぞれ高レベル、低レベルに変化している（図８（ｂ））。このため、第１ノードNおよび第２ノードNXには、ストアすべき電圧（この例では、リーダ・ライタから送信されるデータ"1"）が伝達されている（図８（ｃ））。
【００５６】
リセット信号RES1、RES2は、所定の期間高レベルに変化する（図８（ｄ））。高レベルのストア信号STO1、STO2により、強誘電体キャパシタLFC1、LFC2は、ノードNに接続され、強誘電体キャパシタLFC3、LFC4は、ノードNXに接続される。
次に、半導体集積回路ICは、プレート線電圧PL1、PL2を所定の期間高レベルに変化させる（図８（ｅ））。この動作により、ノードN、NXの論理レベルは、強誘電体キャパシタLFC1、LFC2および強誘電体キャパシタLFC3、LFC4にそれぞれ書き込まれる。強誘電体キャパシタLFC1-LFC4は、図４に矢印で示した分極状態になる。すなわち、強誘電体ラッチ３０は、不揮発性のデータ記憶回路として動作する。
【００５７】
この後、ストア信号STO1、STO2は、低レベルに変化し、ノードNと強誘電体キャパシタLFC1、LFC2との接続、およびノードNXと強誘電体キャパシタLFC3、LFC4との接続が解除される（図８（ｆ））。次に、リセット信号RES1、RES2は、高レベルに変化する（図８（ｇ））。プレート線電圧PL1、PL2は、低レベルに変化しているため、リセット信号RES1、RES2の高レベルへの変化後、強誘電体キャパシタLFC1-LFC4の両端に電圧差は生じない。このため、強誘電体キャパシタLFC1-LFC4の残留分極値が変化することが防止される。
【００５８】
次に、イネーブル信号EN、ENXがそれぞれ低レベル、高レベルに変化し、ラッチ回路３２ａは非活性化される（図８（ｈ））。ストア動作が完了し、無線タグRTAGがリーダ・ライタから離れると、電力の供給を受けられないため、電源電圧VDD1は低下する（図８（ｉ））。
この後、貸し出しカウンタで貸し出し処理された書籍が入退室ゲートを通過すると、無線タグRTAGは、入退室ゲートのリーダ・ライタ１２からの電波（磁力）を電力に変換する。リーダ・ライタ１２と無線タグRTAGは、所定の距離だけ離れているため、半導体集積回路ICが生成する電力は、貸し出しカウンタで生成した電力に比べると小さい。例えば、この電力は、強誘電体メモリ３２を動作させるには十分ではないが、強誘電体ラッチ３０等の論理回路を動作させるには十分な値である。すなわち、本発明の無線タグRTAGは、強誘電体メモリのみを搭載した従来の無線タグでは動作できないような小さい電力でも動作可能である。
【００５９】
半導体集積回路ICは、上述と同様に、電源電圧VDD1の供給により初期化される（図８（ｊ））。図４に示したラッチ回路３２ａの入力ノードNおよび出力ノードNXを0Vに初期化することで、その後の強誘電体キャパシタLFC1-LFC4からラッチ回路３２ａへのリコール動作を確実に実施できる。
次に、無線タグRTAGは、リーダ・ライタ１２から貸し出し処理の有無を確認するリクエストコマンドを受信し、強誘電体ラッチ３０のリコール動作を開始する。すなわち、プレート線電圧PL2を低レベルに保持した状態で、プレート線電圧PL1が所定の期間高レベルに変化する（図８（ｋ））。この動作により、ノードN、NXの電圧は、図６に示したように、強誘電体キャパシタLFC1、LFC2の容量分割および強誘電体キャパシタLFC3、LFC4の容量分割に応じて上昇する。すなわち、強誘電体キャパシタLFC1-LFC4に保持されていたデータがノードN、NXに読み出される（図８（ｌ））。
【００６０】
次に、イネーブル信号EN、ENXが高レベル、低レベルにそれぞれ変化し、強誘電体キャパシタLFC1-LFC4に保持されていたデータが、ラッチ回路３２ａで増幅され、ラッチされる（図８（ｍ））。ラッチ回路３２ａにラッチされたデータ（ノードNXのデータ"１"）は、貸し出し処理が行われていることを示している。このため、無線タグRTAGは、リーダ・ライタ１２に対する応答を行わない。
【００６１】
もし、強誘電体キャパシタLFC1-LFC4から読み出されたデータが、貸し出し処理が行われていないことを示す場合（ノードNXのデータ"０"）、この情報は、制御回路３４、データ変調回路３６およびアンテナコイル２４を介して、リーダ・ライタ１２に送信され、アラーム音が鳴らされる。
この後、半導体集積回路ICは、ストア信号STO1、STO2を低レベルに変化し（図８（ｎ））、リセット信号RES1、RES2を所定の期間高レベルに変化する（図８（ｏ））。高レベルのリセット信号RES1、RES2および低レベルのプレート線電圧PL1、PL2により、上述と同様に、強誘電体キャパシタLFC1-LFC4の残留分極値が変化することが防止される。
【００６２】
ストア動作が完了し、無線タグRTAGがリーダ・ライタから離れると、電力の供給を受けられないため、電源電圧VDD1は低下する（図８（ｐ））。
以上、第１の実施形態では、書籍の貸し出し処理の有無を示すデータを、消費電力の小さい強誘電体ラッチ３０に保持した。このため、無線タグRTAGが受ける電力が小さい場合にも、確実に盗難防止をすることができる。
【００６３】
２組の強誘電体キャパシタ対LFC1、LFC2およびLFC3、LFC4を第１および第２プレート線PL1、PL2の間にそれぞれ直列に接続した。このため、強誘電体キャパシタLFC1、LFC2およびLFC3、LFC4の残留分極値による容量分割に応じて、ノードN、NXに電圧を発生させることができる。すなわち、電源の遮断前にラッチ回路３２ａから強誘電体キャパシタLFC1-LFC4に転送されたデータを再現できる。すなわち、リコール動作を実行できる。
【００６４】
リコール動作の際に、第１プレート線PL1は、４つの強誘電体キャパシタLFC1-LFC4を駆動すればよい。このため、リコール動作時の消費電力を非常に小さくできる。すなわち、無線タグRTAGとリーダ・ライタ１２との通信距離を長くできる。したがって、本発明の半導体集積回路ICを無線タグRTAGに搭載することで、確実に動作する盗難防止システム等を構成できる。また、入退室ゲートの幅を広げることができる。あるいは、リーダ・ライタ１２の出力を小さくすることで、リーダ・ライタ１２から放出される電磁波の影響を低くすることができる。
【００６５】
大容量の強誘電体メモリ３２と、低電力の強誘電体ラッチ３０とを兼ね備えているため、例えば、大きい電力が得られる貸し出しカウンタでは、強誘電体メモリ３２を動作させ、小さい電力しか得られない入退室ゲートでは、強誘電体ラッチ３０を動作させるという使い分けができる。この結果、利便性の高いセキュリティシステムを構築できる。
【００６６】
半導体集積回路IC内に、一般的な強誘電体メモリ３２を形成したので、半導体集積回路ICのデータの記憶容量を大きくできる。
図９は、本発明の第２の実施形態を示している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００６７】
図９は、リーダ・ライタ１２が組み込まれた研究所の退室ゲートと、研究所への訪問者に渡されるＩＤカードRCARD（来客カード）とで構成されるセキュリティシステムを示している。このセキュリティシステムは、通信インタフェースとして、ISO/IEC 15693 Part 2を採用している。しかし、本発明は、通信インタフェースに依存するものではく、国際標準として登録されている種々の通信インタフェースを採用できる。
【００６８】
ＩＤカードRCARDには、アンテナコイル２４と半導体集積回路ICが搭載されており、非接触型ＩＣカード（スマートカード）として動作する。半導体集積回路ICは、第１の実施形態の強誘電体ラッチ３０、強誘電体メモリ３２および制御回路３４の代わりに、強誘電体フリップフロップ４４、強誘電体メモリ４６およびＣＰＵを有している。また、半導体集積回路ICは、電源電圧VDD1を降圧し、内部電源電圧VDD3（例えば、2.0V）として強誘電体フリップフロップ４４に供給する電圧降下回路４２（内部電圧生成回路）を有している。その他の構成は、第１の実施形態と同じである。
【００６９】
図１０は、図９に示した強誘電体メモリ４６のメモリセルMCの詳細を示している。メモリセルMCは、転送トランジスタT1を介してビット線BLに接続されている強誘電体キャパシタFC1を有している。一般に、この種のメモリセルMCは、１Ｔ１Ｃ型と称されており、１つの強誘電体キャパシタFC1で１ビットのデータを記憶する。
【００７０】
図１１は、図９に示した強誘電体フリップフロップ４４の詳細を示している。
強誘電体フリップフロップ４４は、揮発性のラッチ回路４８と不揮発性の強誘電体ラッチ３２とを直列に接続して形成されている。ラッチ回路４８は、２つのCMOSインバータの入力と出力とを互いに接続したラッチと、２つのCMOSスイッチとを有している。ラッチ回路４８は、マスタラッチ回路として動作し、強誘電体ラッチ３２は、スレーブラッチ回路として動作する。このため、スレーブラッチ回路に保持されていたデータが電源の供給後のリコール動作により再生される。
【００７１】
この実施形態では、研究者は、訪問者が持っているＩＤカードRCARDに、"面会済み"を示すデータを書き込む。そして、訪問者が研究所の出口に設置してある退室ゲートを通過する際、強誘電体フリップフロップ４４に"面会済み"を示すデータが書き込まれていないときに、アラーム音が鳴らされる。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、本実施形態では、電圧降下回路４２により電源電圧VDD1を降圧して、強誘電体フリップフロップ４４に供給される電源電圧VDD3を生成した。このため、強誘電体フリップフロップ４４の消費電力を下げることができ、半導体集積回路ICの消費電力は小さくできる。この結果、ＩＤカードRCARDとリーダ・ライタ１２との通信距離をさらに延ばすことができる。
【００７２】
また、強誘電体メモリ４６のメモリセルMCを１つの強誘電体キャパシタと１つの転送トランジスタで構成したので、強誘電体メモリ４６を小さく形成できる。この結果、半導体集積回路ICのチップサイズを小さくし、製造コストを削減できる。
図１２は、本発明の第３の実施形態における強誘電体フリップフロップを示している。第１および第２の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００７３】
この実施形態では、第２の実施形態の強誘電体フリップフロップ４４の代わりに、強誘電体フリップフロップ５０を有している。その他の構成は、第２の実施形態と同じである。
強誘電体フリップフロップ５０は、不揮発性の強誘電体ラッチ３２と揮発性のラッチ回路４８とを直列に接続して形成されている。すなわち、強誘電体ラッチ３２は、マスタラッチ回路として動作し、ラッチ回路４８は、スレーブラッチ回路として動作する。このため、マスタラッチ回路に保持されていたデータが電源の供給後のリコール動作により再生される。
【００７４】
この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。
図１３は、本発明の第４の実施形態を示している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００７５】
この実施形態では、第１の実施形態の全波整流回路２６および強誘電体メモリ３２の代わりに、全波整流回路２６Ａおよび強誘電体メモリ３２Ａを有している。また、電圧安定回路２８は形成されていない。その他の構成は、第１の実施形態と同じである。
全波整流回路２６Ａは、アンテナコイル２４により変換された交流電流に応じて、2.0Vの電源電圧VDD1を生成する。強誘電体メモリ３２Ａは、半導体技術の進歩により、電源電圧が2.0Vでも動作するように改良されたメモリである。このため、この実施形態では、半導体集積回路IC内の全ての回路を単一の電源電圧VDD1で動作できる。
【００７６】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、強誘電体メモリ３２Ａの消費電力も削減できる。
なお、上述した実施形態では、１ビットを記憶できる強誘電体ラッチ３２および強誘電体フリップフロップ４４、５０を形成した例についてのべた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、複数ビットを記憶できる強誘電体ラッチあるいは強誘電体フリップフロップを形成してもよい。
【００７７】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【００７８】
【発明の効果】
請求項１の半導体集積回路、請求項９の無線タグおよび請求項１０の非接触型ＩＣカードでは、半導体集積回路（無線タグ、非接触型ＩＣカード）が受ける電力が小さい場合にも、強誘電体保持回路は確実に動作できる。このため、無線タグまたは非接触型ＩＣカードに搭載される半導体集積回路に強誘電体保持回路を形成することで、無線タグまたは非接触型ＩＣカードとリーダ・ライタとの通信距離を長くできる。
【００７９】
通信距離が長くなるため、本発明の半導体集積回路を無線タグ等に搭載することで、商品の盗難防止等のセキュリティシステムを精度高く構成できる。あるいは、リーダ・ライタの出力を小さくすることで、リーダ・ライタから放出される電磁波の影響を低くすることができる。
請求項２の半導体集積回路では、半導体集積回路が受ける電力が小さい場合にも、半導体集積回路を確実に動作できる。
【００８０】
請求項３の半導体集積回路では、半導体集積回路は、受信した交流電流からデータを復調でき、送信するデータを交流電流に変調できる。
請求項４の半導体集積回路では、強誘電体保持回路を不揮発性のデータ記憶回路として動作させることができる。
請求項５および請求項６の半導体集積回路では、電源の遮断前にラッチ回路から強誘電体キャパシタに転送されたデータを再現できる。すなわち、リコール動作を実行できる。データは簡易なラッチ回路に保持され、第１および第２プレート線は、リコール動作時に４つの強誘電体キャパシタを駆動するだけでよいため、消費電力を小さくできる。
【００８１】
請求項７および請求項８の半導体集積回路では、メモリアレイを一般の強誘電体メモリと同じ構成にすることで、半導体集積回路のデータの記憶容量を大きくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】図１の強誘電体メモリの詳細を示すブロック図である。
【図３】図２のメモリセルの詳細を示す回路図である。
【図４】図１の強誘電体ラッチの詳細を示す回路図である。
【図５】図４に示した強誘電体ラッチの容量の等価回路図である。
【図６】図４に示した強誘電体ラッチの読み出し動作の基本を示す波形図である。
【図７】第１の実施形態の動作の概要を示す説明図である。
【図８】第１の実施形態における無線タグの動作を示すタイミング図である。
【図９】本発明の第２の実施形態を示すブロック図である。
【図１０】図９の強誘電体メモリのメモリセルの詳細を示す回路図である。
【図１１】図９の強誘電体フリップフロップの詳細を示す回路図である。
【図１２】本発明の第３の実施形態における強誘電体フリップフロップの詳細を示す回路図である。
【図１３】本発明の第４の実施形態を示すブロック図である。
【符号の説明】
１０  システム管理装置
１２  リーダ・ライタ
１４  発振回路
１６  変調回路
１８  送信回路
２０  受信回路
２２  アンテナコイル
２４  アンテナコイル
２６、２６Ａ  全波整流回路
２８  電圧安定回路
３０  強誘電体ラッチ
３２、３２Ａ  強誘電体メモリ
３２ａ  ラッチ回路
３２ｂ、３２ｃ  スイッチ回路
３２ｄ、３２ｅ、３２ｆ、３２ｇ  スイッチ回路
３２ｈ、３２ｉ、３２ｊ、３２ｋ  nMOSトランジスタ
３２ｍ、３２ｎ  CMOSスイッチ
３４  制御回路
３４ａ  第１プレート電圧発生回路
３４ｂ  スイッチ制御回路
３４ｃ  第２プレート電圧発生回路
３６  データ復調回路
３８  データ変調回路
４０  クロック抽出回路
４２  電圧降下回路
４４  強誘電体フリップフロップ
４６  強誘電体メモリ
４８  ラッチ回路
５０  強誘電体フリップフロップ
ALY  メモリアレイ
BL、/BL  ビット線対
CL1、CL2  平滑容量
CR  同調容量
ENX、EN  イネーブル信号
FC1、FC2  強誘電体キャパシタ
IC  半導体集積回路
IF  インターフェース
I/O  データ入出力回路
LFC1、LFC2、LFC3、LFC4  強誘電体キャパシタ
MC  メモリセル
PD  プレート線ドライバ
PL  プレート線
PL1  第１プレート線、第１プレート電圧
PL2  第２プレート線、第２プレート電圧
RCARD  ＩＤカード
RES1、RES2  リセット信号
RTAG  無線タグ
STO1、STO2  ストア信号
VDD1  電源電圧
VDD2、VDD3  内部電源電圧
WD  ワード線ドライバ
WL  ワード線
【図１】
0003940014.tif 000002
【図２】
0003940014.tif 000003
【図３】
0003940014.tif 000004
【図４】
0003940014.tif 000005
【図５】
0003940014.tif 000006
【図６】
0003940014.tif 000007
【図７】
0003940014.tif 000008
【図８】
0003940014.tif 000009
【図９】
0003940014.tif 000010
【図１０】
0003940014.tif 000011
【図１１】
0003940014.tif 000012
【図１２】
0003940014.tif 000013
【図１３】
0003940014.tif 000014