(57)【特許請求の範囲】
【請求項１】
基板の表裏両面に形成されスルーホールで接続されると共に配線パターンと接続された基板間接続用電極の表面側のもの又は表裏両面のものに基板間接続用バンプを形成すると共に該基板間接続用バンプを基板の厚み方向に圧潰して厚さを薄くし、
上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定し、
ついで、上記半導体チップ及び上記基板間接続用バンプの上記基板と反対側の面を切削してこれら半導体チップ及び基板間接続用バンプの切削平面と基板との間の間隔が所定の厚さとなるようにする
ことを特徴とする半導体装置の製造方法。
【請求項２】
上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定する工程が、
半導体チップを異方性導電材料によって基板上に載置する工程と、
半導体チップを基板の方へ押圧するように圧力を加えると共に加熱する工程とから成る
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記異方性導電材料がフィルムの形態で供給される
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
基板の表裏両面に形成されスルーホールで接続されると共に配線パターンと接続された基板間接続用電極の表面側のもの又は表裏両面のものに基板間接続用バンプを形成すると共に該基板間接続用バンプを基板の厚み方向に圧潰して厚さを薄くし、上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定し、ついで、上記半導体チップ及び上記基板間接続用バンプの上記基板と反対側の面を切削してこれら半導体チップ及び基板間接続用バンプの切削平面と基板との間の間隔が所定の厚さとなるようにして形成した半導体装置を複数個積層し、
且つ、各半導体装置の基板間接続用バンプ同士又は基板間接続用バンプと基板間接続用電極とを接続する
ことを特徴とする積層半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は新規な半導体装置の製造方法及び積層半導体装置の製造方法に関する。詳しくは、半導体装置の薄型化を図る技術に関する。
【０００２】
【従来の技術】
近年の電子機器を取り巻く環境において、大能力の半導体装置を出来るだけ小さな実装面積及び体積で搭載することが望まれている。
【０００３】
例えば、半導体メモリの領域において、電子機器が扱う半導体メモリの必要量の増大に加え、電子機器の小型化が進んでいるため、大容量の半導体メモリを出来るだけ小さな実装面積及び体積で搭載することが望まれている。
【０００４】
そこで、複数個の半導体メモリを使用して大容量化する手法が種々提案されており、そのような手法の一を図３０乃至図３２に示す。
【０００５】
先ず、半導体チップａを用意し、該半導体チップａの背面、すなわち、基板との接続用端子が形成された面と反対側の面ｂを研削して厚さを薄くした半導体チップａ′とし、該研削済み半導体チップａ′を基板ｃにフェイスダウンで実装する（図３０参照）。基板ｃの表裏には半導体チップａ′が接続される配線パターンと接続される基板間接続用電極ｄ、ｅが形成され、これら基板間接続用電極ｄとｅとはスルーホールｆで接続されている。そして、半導体チップａ′が搭載された側の面の基板間接続用電極ｄに半田バンプｇが所定の高さに形成されて、半導体装置ｈが形成される（図３１参照）。
【０００６】
そして、上記した半導体装置ｈを複数積み重ねて、各半田バンプｇと基板間接続用電極ｅとを接続して、積層半導体装置ｉが形成される（図３２参照）。
【０００７】
上記したように、半導体チップａを研削して厚さを薄くすることによって半導体装置ｈの厚さを小さくすることが出来、従って、このような半導体装置ｈを複数積層して成る積層半導体ｉの厚さを相当薄いものとすることが出来る。
【０００８】
【発明が解決しようとする課題】
ところで、上記した従来の半導体装置ｈやその製造方法にあっては、先ず、半導体チップａを単体で研削して厚さを薄くするものであるので、半導体チップａにかかるストレスが大きく、半導体チップａの割れなど、半導体チップａを損傷する危険性が大きい。そのため、半導体チップａを薄くするのに限度があり、所望の薄さを得ることが困難である。
【０００９】
研削時の半導体チップａにかかるストレスを緩和するものとして、半導体チップａを基板に実装後、半導体チップａを封止用の樹脂で完全に覆い、その後、封止用樹脂と共に半導体チップａを研削することが考えられる。このようにすると、研削時にかかる負荷は封止用樹脂の方へ分散されるため、半導体チップａをかなり薄くなるまで切削しても半導体チップａの割れ等の損傷を回避することが出来る。
【００１０】
しかしながら、封止用樹脂によって基板間接続用電極が埋覆されてしまうという問題がある。そのため、複数の半導体を積層するためには、レーザーなどにより基板間接続用電極を覆っている樹脂を除去して封止用樹脂に基板間接続用電極に達する穴を形成し、該穴に半田を詰める作業を行う必要がある。上記したような有底の穴に気泡が入らないようにして半田を詰めることは至難の業であり、例えば、簡便なスクリーン印刷法による半田の供給など困難である。
【００１１】
そこで、本発明は、半導体装置及び積層半導体装置の薄型化を図ることを課題とする。
【００２９】
本発明半導体装置の製造方法は、基板の表裏両面に形成されスルーホールで接続されると共に配線パターンと接続された基板間接続用電極の表面側のもの又は表裏両面のものに基板間接続用バンプを形成すると共に該基板間接続用バンプを基板の厚み方向に圧潰して厚さを薄くし、上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定し、ついで、上記半導体チップ及び上記基板間接続用バンプの上記基板と反対側の面を切削してこれら半導体チップ及び基板間接続用バンプの切削平面と基板との間の間隔が所定の厚さとなるようにするものである。
【００３０】
従って、本発明半導体装置の製造方法にあっては、半導体チップの切削は半導体チップが高分子材料によって基板に固定された状態で行われるため、切削時に半導体チップにかかるストレスが小さくなり、半導体チップの割れ等の損傷が少なくなると共に、従来よりさらに薄く切削することが可能になる。
【００３１】
また、基板間接続用バンプは予め基板間接続用電極上に付与されてから一旦圧潰され、その後に切削されるので、切削によって基板から脱落することがないと共に、基板間接続用バンプと基板間接続用電極との接続状態が不安定になることも無く、また、一定した面積の接続端面が確保できるので、複数の半導体装置を積層する場合の各半導体装置間の接続を容易に行うことができる。
【００３２】
さらに、半導体チップを基板に実装する前に基板間接続用バンプを基板間接続用電極上に付与しておくことによって、半導体チップと基板上の配線パターンとの接続に伴う接合材料が基板間接続用電極上に流れ出して該基板間接続用電極と基板間接続用バンプとの接続や基板間同士の接続を阻害する惧れが無く、従って、基板間接続用電極を半導体チップの実装領域に近接した位置に設けることが可能となり、半導体装置の小型化、特に、平面形状の小型化が可能になる。
【００３３】
本発明積層半導体装置の製造方法は、基板の表裏両面に形成されスルーホールで接続されると共に配線パターンと接続された基板間接続用電極の表面側のもの又は表裏両面のものに基板間接続用バンプを形成すると共に該基板間接続用バンプを基板の厚み方向に圧潰して厚さを薄くし、上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定し、ついで、上記半導体チップ及び上記基板間接続用バンプの上記基板と反対側の面を切削してこれら半導体チップ及び基板間接続用バンプの切削平面と基板との間の間隔が所定の厚さとなるようにして形成した半導体装置を複数個積層し、且つ、各半導体装置の基板間接続用バンプ同士又は基板間接続用バンプと基板間接続用電極とを接続するものである。
【００３４】
従って、本発明積層半導体装置の製造方法にあっては、従来に比較してきわめて薄く切削した半導体チップを備えた半導体装置を複数積層することができ、小型で、特に薄型で集積度の高い積層半導体装置を製造することができる。
【００３５】
また、各半導体装置間の接続を精度良く行うことができる。
【００３６】
【発明の実施の形態】
以下に、本発明半導体装置の製造方法及び積層半導体装置の製造方法の詳細を、図１乃至図２１に示す基本的構成例と共に、図２２乃至図２９を参照して説明する。
【００３７】
図１は本発明の第１の基本的構成例を示すものである。
【００３８】
半導体装置１は基板２上に実装された半導体チップ３と基板間接続用バンプ４が封止用樹脂５によって封止され、これら半導体チップ３、基板間接続用バンプ４及び封止用樹脂５の基板２と反対側の面３ａ、４ａ、５ａが切削された切削平面とされ、これら切削平面３ａ、４ａ、５ａがすべて同一平面内に位置しているものである。
【００３９】
上記半導体装置１の基板２は厚さが１００μｍから１５０μｍであり、基板２の表面２ａから上記各切削平面３ａ、４ａ、５ａまでの厚さは約５０μｍであり、全体厚は約１５０μｍから２００μｍである。
【００４０】
図２に示す第２の基本的構成例にかかる半導体装置１Ａは基板２のもう一方の面にも半導体チップ３、基板間接続用バンプ４及び封止用樹脂５が付与されたものであり、その全体厚は約２００μｍから２５０μｍとなっている。
【００４１】
図３は積層半導体装置の第１の基本的構成例を示すものである。
【００４２】
積層半導体装置１０は、上記した第１の基本的構成例にかかる半導体装置１を４個積層して成るものである。
【００４３】
第１層に位置する半導体装置１の基板間接続用バンプ４の切削平面４ａ上に、例えば、半田を塗布して該半田の上に第２層に位置する半導体装置１の下側の基板間接続用電極８を重ね合わせ、同じように第３層及び第４層の半導体装置１、１を重ね合わせてから、リフローにより各半導体装置１、１、・・・間の接続を行う。なお、各層間の接続方法は半田付けに限らず、ＡＣＦ、導電ペーストや金バンプによる接続等、その手段を問わない。
【００４４】
なお、基板間接続用バンプ４を半田バンプとした場合は、その切削平面４ａにフラックスを塗布して上層の半導体装置１の下側の基板間接続用電極８と重ね、リフローするだけで複数の半導体装置１、１、・・・を積層することが出来る。また、露出した半田パンプ４の切削平面４ａの周囲は封止用樹脂５が取り巻いており、これがソルダーレジストと同じ機能を果たすので、実装の難易度が高いとされる狭ピッチの実装が可能になる。例えば、半導体チップ３の研削残し厚さを最大で０．１ｍｍとした場合、各半田バンプ４の間隔が０．５ｍｍ以上のものに対応が可能であり、高密度の実装が出来る。
【００４５】
この積層半導体装置１０において、半導体チップ３を、例えば、６４メガバイトのフラッシュメモリーチップとした場合、０．７ｍｍの厚み内に４個のフラッシュメモリーチップを内蔵した２５６メガバイトのメモリーモジュールとなる。これを、電子機器の回路基板に半田付け等の方法により実装して内蔵メモリーとして機能させたり、あるいは、所定の筐体内に収容してリムーバブルのメモリー装置として使用することが出来る。
【００４６】
なお、図３には片面に半導体チップ３を実装した半導体装置１を４個積層したものを示したが、積層枚数は４枚に限られるものではなく、４枚以下でも４枚以上でも、目的に応じて適宜に選べばよい。
【００４７】
また、各半導体装置１の基板２にはそれぞれ同じ数の基板間接続用電極７、８がそれぞれ同じ位置に形成されて基板３の共通化が図られているが、積層した各半導体装置１、１、・・・に各別のＩＤを必要とする場合、基板間接続用バンプ４をどの基板２のどの基板間接続用電極７に付与し、どの基板間接続用電極７に付与しないかをコントロールすることによって、各半導体装置１、１、・・・間の接続関係を規定して、各半導体装置１、１、・・・に固有のＩＤを付与することが出来る。この場合、基板間接続用バンプ４が付与されなかった基板間接続用電極７は封止用樹脂５で覆われることになり、この封止用樹脂５がレジストの機能を果たすので、半田のはみ出しによる誤接続が防止される。従って、半田バンプ４が露出した面にフラックスを塗布した後、所要個数の半導体装置１を積層し、そして、リフローすることによって、各半導体装置１、１、・・・間の良好な接続が得られる。
【００４８】
図４は基板２の両面に半導体チップ３を実装した半導体装置１Ａを２枚積層した第２の基本的構成例にかかる積層半導体装置１０Ａを示すものである。
【００４９】
この積層半導体装置１０Ａは、下層の半導体装置１Ａの上側の基板間接続用電極７上に付与された基板間接続用バンプ４と上層の半導体装置の下側の基板間接続用電極８に付与された基板間接続用バンプ４とを接続して成るものである。
【００５０】
この積層半導体装置１０Ａにおいて、半導体チップ３を、例えば、６４メガバイトのフラッシュメモリーチップとした場合、０．５ｍｍの厚み内に４個のフラッシュメモリーチップを内蔵した２５６メガバイトのメモリーモジュールとなる。また、４個の半導体装置１Ａを積層すれば、１ｍｍの厚み内に８個のフラッシュメモリーチップを内蔵した５１２メガバイトのメモリーモジュールとなる。これを、電子機器の回路基板に半田付け等の方法により実装して内蔵メモリーとして機能させたり、あるいは、所定の筐体内に収容してリムーバブルのメモリー装置として使用することが出来る。
【００５１】
次に、上記した半導体装置１の製造方法について説明する。
【００５２】
基板２は、例えば、コア材５０μｍ、片側パターンの厚み２５μｍ、総厚１００μｍのインターポーザ基板であり、半導体チップ実装領域には半導体チップ３、例えば、シリコンチップの電極（図示しない）を図示しない配線パターンに接続するためのチップ用電極６が設けられ、半導体チップ実装領域の外側に上記電極６を外部に接続するための電極（本明細書では主に基板同士を接続するためのものとして説明するので、「基板間接続用電極」という名称を用いて説明する。）７、８が形成され、表裏両面の基板間接続用電極７と８はスルーホール９によって接続されている（図５参照）。なお、図示した基板２は半導体装置１個分の領域とその周辺を示しているが、実用上は多数の領域が一体に形成されており、全工程終了後に個々の半導体装置１に分割されるものである。また、図１に示すように、片面のみに半導体チップ３を実装する基板２にあっては、パターン及びチップ用電極６は一方の面２ａにのみ形成され、他方の面２ｂには基板間接続用電極８のみが形成されている。
【００５３】
先ず、基板２の半導体チップ３を実装する側の面の基板間接続用電極７に基板間接続用バンプ４を形成する（図５参照）。例えば、基板間接続用バンプ４を半田バンプとするときは、基板間接続用電極７に半田を塗布し、その後リフローして半田バンプを形成する。なお、この基板間接続用バンプ４の高さは最終的に必要とされる高さより高くしておくことが大切である。
【００５４】
基板２のチップ用電極にスタッドバンプ１１を形成する（図６参照）。このスタッドバンプ１１は、例えば、金スタッドパンブであり、スタッドバンプボンド装置やワイヤボンド装置を使用して形成される。
【００５５】
次いで、基板２に半導体チップ３を実装する（図７参照）。すなわち、半導体チップ３、例えば、シリコンチップをフェイスダウンの状態で半導体チップ実装領域に載置し、半導体チップ３上の図示しない電極とスタッドバンプ１１を接続し、半導体チップ３と基板２との間に補強用樹脂１２を流し込んで硬化させる。なお、半導体チップ３の厚みは、最終的に要求される厚みより厚いもの、例えば、最終的に半導体チップ３の厚みを５０μｍにしたい場合でも、２００μｍ以上の厚みのものを使用することが出来る。
【００５６】
半導体チップ上の電極とスタッドバンプ１１との接続は、例えば、超音波ボンド装置を使用して基板２の半導体チップ実装面２ａの裏側から超音波をかけて行う。なお、超音波ボンディング法以外の方法、例えば、ＡＣＦ、Ｃ４、ＡＣＰなど、他のフリップチップ接続によって半導体チップの電極とチップ用電極６との接続を行っても良い。
【００５７】
そして、半導体チップ３の電極とチップ用電極６との接続が完了したら、半導体チップ３と基板２の界面に補強用樹脂１２を流し込んで硬化させる。なお、この補強用樹脂１２は熱硬化型樹脂でもＵＶ硬化型樹脂でも適宜のものを使用することが出来る。また、半導体チップ３の電極とチップ用電極６との接続を行う前に、予め、補強用樹脂１２を塗布しておき、超音波接続と同時に、補強用樹脂１２の界面への展開及び硬化が行われるようにしても良い。
【００５８】
次いで、基板２に半導体チップ３及び基板間接続用バンプ４が埋没するように封止用樹脂５を供給し、該封止用樹脂５を硬化させる（図８参照）。このとき、基板２の下面、すなわち、半導体チップ３が実装された面２ａと反対側の面２ｂと封止用樹脂５の上面５′とが平行となるようにする。そのために、例えば、トランスファモールド装置のように、基板２の下面２ｂと封止用樹脂５の上面５′が型で固定されるような形態の装置を使用することが望ましい。
【００５９】
次いで、平面研削装置により、基板２の露出面、すなわち、下面２ｂを基準として固定し、基準面の反対側に位置する封止用樹脂５の上面５′を研削する。これによって、半導体チップ３及び基板間接続用バンプ４が露出してくるので、さらに、これら半導体チップ３及び基板間接続用バンプ４を封止用樹脂５と共に目的の厚み、例えば、基板２の実装面２ａからの半導体チップ３の高さが５０μｍになるまで研削する（図９参照）。
【００６０】
そして、１個の半導体チップ３を備えた部分をそれぞれ他の部分から切り離す個片化を行うことによって、１５０μｍ厚の中に１個の半導体チップ３を備えた半導体装置１（図１参照）が形成される。
【００６１】
次に、上記積層半導体１０Ａを製造する方法について説明する。
【００６２】
先ず、基板２は両面にパターンとチップ用電極６を備えたものを使用し、該基板２の両面の基板間接続用電極７、８に図５に関して説明したのと同様にしてそれぞれ基板間接続用バンプ４を形成する（図１０参照）。
【００６３】
次いで、基板２の一方の面２ａのチップ用電極６にスタッドバンプ１１を付与する（図１１参照）。
【００６４】
次いで、上記スタッドバンプ１１と半導体チップ３の電極とを接続すると共に基板２と半導体チップ３の界面に補強用樹脂１２を流し込み且つ硬化させて、半導体チップ３の実装を行う（図１２参照）。
【００６５】
次いで、基板２の一方の面２ａの半導体チップ３と基板間接続用バンプ４を封止用樹脂５によって封止する（図１３）。
【００６６】
次いで、基板２の他方の面２ｂのチップ用電極６にもスタッドバンプ１１を付与し（図１４参照）、上記一方の面２ａに関して行ったのと同様の工程を経て半導体チップ３の実装と封止樹脂５による封止を行う（図１５参照）。
【００６７】
次いで、先ず、基板２の一方の面２ａに関し切削を行い（図１６参照）、引き続き、基板２の他方の面２ｂに関しても切削を行う（図１７参照）。例えば、基板２の各面に関し、所望の厚さ、例えば、基板の実装面２ａ又は２ｂからの半導体チップ３の高さが５０μｍになるまで切削すれば、２００μｍの厚さ内に２個の半導体チップを納めることが出来る。
【００６８】
そして、基板２の両面に各１個の半導体チップ３を備えた部分をそれぞれ他の部分から切り離す個片化を行うことによって、２００μｍ厚の中に２個の半導体チップ３を備えた半導体装置１Ａ（図２参照）が形成される。
【００６９】
上記した本発明の基本的構成例にかかる半導体装置１及び１Ａにあっては、基板２にフェイスダウン実装した半導体チップ３を封止用樹脂５によって封止した後、該封止用樹脂５と共に半導体チップ３を切削するものである。従って、切削に伴ってかかるストレスが封止用樹脂５に分散し、半導体チップ３にかかるストレスはきわめて小さくなり、切削に伴う半導体チップ３の割れ等の損傷の危険性がほとんどなくなると共に、従来に比較してより薄くまで切削することが出来、一定の厚み内での半導体チップ３の実装密度を高めることが出来る。
【００７０】
また、基板２間又は基板２と外部との間の接続を行うための基板間接続用電極７及び／又は８には半導体チップ３を実装する前に基板間接続用バンプ４を形成しておくので、半導体チップ３の実装時にフリップチップ接続に伴って接合材料が基板間接続用電極の方に流れ出して基板間接続用バンプ４に接触したりあるいは基板間接続用バンプ４を埋没させても、後の切削工程によって、上記接合材料は除去されてしまうため、半導体チップ３の実装領域と基板間接続用バンプ４との間隔及び基板間接続用バンプ４同士の間隔を接近させることが出来、これによって、半導体装置１及び１Ａの平面形状を小さくすることが可能になる。
【００７１】
図１８及び図１９に半導体装置の第３の基本的構成例を、また、図２０及び図２１に積層半導体装置の第３の基本的構成例を示す。
【００７２】
第３の基本的構成例に係る半導体装置１Ｂは、上記第２の基本的構成例に係る半導体装置１Ａのスルーホール９、９、・・・及び基板間接続用バンプ４、４、・・・を側面に露出させたものである。すなわち、側方から（図中矢印Ａ方向から）見えるように構成されている。このような半導体装置１Ｂの製造は、上記した第２の半導体装置１Ａの製造工程のうち基板２の両面に各１個の半導体チップ３を備えた部分を個片化するする際にスルーホール９、９、・・・及び基板間接続用バンプ４、４、・・・が位置する部分で切断することによって形成される。なお、個片化する際にはスルーホール９、９、・・・及び基板間接続用バンプ４、４、・・・が位置する部分の外側で切断し、その後にスルーホール９、９、・・・及び基板間接続用バンプ４、４、・・・が位置する部分を切断して、これらスルーホール９、９、・・・及び基板間接続用バンプ４、４、・・・を側面に露出させてもよい。
【００７３】
第３の基本的構成例に係る積層半導体装置１０Ｂは、スルーホール９、９、・・・及び基板間接続用バンプ４、４、・・・が側面に露出している上記第３の基本的構成例に係る半導体装置１Ｂを複数個積層して成るものである。
【００７４】
上記したように、スルーホール９、９、・・・及び基板間接続用バンプ４、４、・・・が側面に露出した半導体装置１Ｂを複数積層して積層半導体装置１０Ｂを製造すると、上下の基板間接続用バンプ４、４、・・・同士の接合状態を側方から確認することができ、各半導体装置１Ｂ、１Ｂ、・・・間の接続不良を減少させることができる。また、例えば、基板間接続用バンプ４、４、・・・を半田によって形成した場合等、基板間接続用バンプ４、４、・・・間の接続を加熱によって行う場合、第１及び第２の基本的構成例にかかる半導体装置１、１Ａにあっては、フラックス等の接合材料や基板間接続用バンプ４、４、・・・を直接加熱することができないが、この第３の基本的構成例に係る積層半導体装置１０Ｂの場合には基板間接続用バンプ４、４、・・・が側面に露出しているため、接合材料や基板間接続用バンプ４、４、・・・を側面から直接、例えば、半田ゴテ等を用いて加熱して接続することができる。
【００７５】
図２２は本発明の実施の形態１Ｃを示すものである。
【００７６】
該半導体装置１Ｃは、基板２の両面に半導体チップ３、３が実装されており、該半導体チップ３、３の基板２に対向した面と反対側の面３ａ、３ａは切削されて半導体チップ３、３の厚さが薄くされている。なお、半導体チップ３、３と基板２との間は高分子材料１３、１３によって結合されており、該高分子材料１３、１３は半導体チップ３、３の４つの側面（図では２つの側面のみ示す）にまで回り込んで位置している。
【００７７】
また、基板２の基板間接続用電極７、７、・・・及び８、８、・・・にはそれぞれ基板間接続用バンプ４、４、・・・が付与されていて、これら基板間接続用バンプ４、４、・・・は各電極７、７、・・・、８、８、・・・に付与された後所定の厚さになるように圧潰されさらに半導体チップ３、３の切削平面３ａ、３ａと同じ平面内に位置するように切削された平面４ａ、４ａ、・・・を有する。
【００７８】
このような半導体装置１Ｃにあっては、半導体チップ３、３はその側面にまで回り込んだ高分子材料１３、１３によって基板２に固定されているため、所望の厚みまで研削する際に半導体チップ３、３にかかるストレスが分散され、研削時に半導体チップ３、３にかかるストレスが少なくなる。
【００７９】
なお、この実施の形態にかかる半導体装置１Ｃにあっては、上記第１乃至第３の基本的構成例にかかる半導体装置１、１Ａ、１Ｂと異なり、半導体チップ３が封止用樹脂によって埋没された状態にならないので、所定の厚さまで研削するのに、封止用樹脂の研削が必要でなく、効率がよいと共に、研削装置の消耗も軽減される。
【００８０】
半導体チップ３を基板２に固定し、且つ、半導体チップ３の電極を基板２上のチップ用電極６、６、・・・に接続するのには、例えば、異方性導電材料を使用することが出来る。異方性導電材料を半導体チップ３と基板２との間に介在させて熱圧着することによって、半導体チップ３の基板２への固定と半導体チップ３の電極と基板２上のチップ用電極６、６、・・・との間の導通とが一度に為されるので、作業性が良好になる。異方性導電材料はＡＣＰ（異方性導電ペースト）の形態で提供されても良いが、ＡＣＦ（異方性導電フィルム）の形態で供給されると、取り扱いやすく、半導体装置１Ｃの製造方法の作業性を向上させることが出来る。ＡＣＦで半導体チップ３を基板２上に位置決めして貼り付け、その状態で熱圧着することによって、半導体チップ３の電極と基板上のチップ用電極６、６、・・・との間が電気的に接続されると共にＡＣＦのバインダである高分子材料によって半導体チップ３が基板２に固定される。なお、半導体チップ３を基板２に固定する高分子材料１３が異方性導電材料によって提供されることは必須ではない。
【００８１】
また、上記半導体装置１Ｃにあっては、基板間接続用バンプ４、４、・・・は基板２に付与された後、先ず研削高さ近くまで圧潰され、その後研削によって所定の厚さにされるので、圧潰工程によって、基板２及び基板２の基板間接続用電極７、７、・・・及び８、８、・・・との間の密着が強固になるので、研削によって基板間接続用バンプ４、４、・・・が基板から脱落してしまう惧が無くなり、半導体装置１Ｃの信頼性が向上する。
【００８２】
なお、図２２には半導体チップ３、３を基板２の両面に実装したものを示したが、半導体チップ３を基板２の片面のみに実装した半導体装置にも本発明を適用することが出来ることは勿論である。
【００８３】
図２３乃至図２８によって本発明半導体装置の製造方法にかかる半導体装置１Ｃの製造方法を説明する。
【００８４】
チップ用電極６、６、・・・、互いにスルーホール９、９．・・・によって接続された基板間接続用電極７、７、・・・と８、８、・・・、チップ用電極６、６、・・・と基板間接続用電極７、７、・・・、８、８、・・・との間を適宜に接続する図示しない導体パターンが形成された基板２の基板間接続用電極７、７、・・・及び８、８、・・・に基板間接続用バンプ４、４、・・・を付与する（図２３参照）。該基板間接続用バンプ４、４、・・・はその高さｔ′は半導体チップ３の研削後の高さＴ（図２２参照）よりやや高くなるように供給される。
【００８５】
基板間接続用バンプ４、４、・・・が半田バンプである場合には、まず、基板２の一方の面２ａに半田を例えばスクリーン印刷によって付与し、これをリフローして付与し、続いて、基板２の他方の面２ｂに同じく印刷によって半田を付与し、これをリフローして付与する。これによって、基板２の両面にドーム状をした半田バンプ４、４、・・・が形成される。
【００８６】
基板２の両面に付与された基板間接続用バンプ４、４、・・・をプレス成形によって同時に圧潰して、基板間接続用バンプ４、４、・・・を所定の高さｔにする（図２４参照）。上記所定の高さｔは半導体チップ３の研削後の高さより僅かに高い高さである。なお、基板間接続用バンプ４、４、・・・を半田バンプとする場合、比較的半田供給量が均一になるスクリーン印刷によっても供給量のばらつきは避けることができない。そして、半田供給量のばらつきは供給された半田の高さのばらつきとなって現れるが、本圧潰工程を行うことによって、基板間接続用バンプ４、４、・・・の高さｔが精度良く均一化される。このように、基板間接続用バンプ４、４、・・・の研削前の高さ精度が良くなることによって、研削時に基板２の厚み方向にかかる圧力をそれぞれ反対側に位置する基板間接続用バンプ４、４、・・・によって均一に受け止めることができ、研削時の基板２のたわみを防止することができる。
【００８７】
なお、この間に、半導体チップ３、３の電極（図示しない）にスタッドパンプ１１、１１、・・・を付与しておく（図２５参照）。このスタッドバンプ１１、１１、・・・は、例えば、金スタッドバンプであり、スタッドボンド装置やワイヤボンド装置を使用して形成される。
【００８８】
次に、スタッドバンプ１１、１１、・・・が形成された半導体チップ３、３を基板２の両面２ａ、２ｂに位置合わせした状態で載置する（図２６参照）。例えば、ＡＣＦ（異方性導電フィルム）１４、１４によって半導体チップ３、３を基板２の両方の面２ａ、２ａに貼り付ける。上記ＡＣＦは高分子材料から成る接着剤（バインダ）内に導電性粒子を分散させてフィルム状に形成されセパレータを付与されたものであり、セパレータ（図示しない）を剥離して半導体チップ３、３と基板２との間に介在させることによって、半導体チップ３、３を基板２に貼り付けることができる。なお、半導体チップ３、３と基板２との間を異方性導電材料を介して接続する場合、ペースト状の異方性導電材料（ＡＣＰ）も使用することができるが、ＡＣＰの形で供給する場合は、専用のディスペンサが必要になり、装置が大型化すると共に取り扱いが煩雑になるが、上記したＡＣＦによって供給すれば、取扱が容易であると共に大型の装置が不要である。
【００８９】
次いで、加熱と圧着を行う。すなわち、弱高温下で半導体チップ３、３を基板２の方へ押圧するように図２７に矢印Ｂで示す方向へ圧着する（図２７参照）。これによって、半導体チップ３、３の電極と該電極に対向した基板２のチップ用電極６、６、・・・との間は、スタッドバンプ１１、１１、・・・及び異方性導電材料１４、１４の導電性粒子によって導通され、互いに対向した電極間以外の間はバインダによって絶縁される。同時に、加熱により軟化したバインダが半導体チップ３、３の側面に回り込んで半導体チップ３、３を基板２に対向した面及び側面で基板２に固定する。
【００９０】
図２６、図２７に関する上記説明では、半導体チップ３を基板２に固定し且つ半導体チップ３と基板２との間の導通を図るのに異方性導電材料を使用して同時に行う例を示したが、これに限らず、他の方法、例えば、半導体チップ３と基板２との間の導通を行ってから半導体チップ３と基板２との間に高分子材料を供給する等の方法によって行っても良い。
【００９１】
最後に、半導体チップ３、３及び基板間接続用バンプ４、４、・・・それぞれの基板２側の面と反対側の面を研削して、それぞれ所望の厚さＴとし、これによって半導体装置１Ｃが形成される（図２８参照）。一例として、半導体装置１Ｃの厚さＤＴは約０．２８ｍｍにされる。
【００９２】
なお、研削後の半導体チップ３の厚さＴと基板２の厚さＢＴはほぼ同じに設定されるのが望ましい。例えば、基板２は基材の厚みが０．０５５〜０．０６５ｍｍ、電極６、７、８を含めた導体パターンの厚みが０．０１１〜０．０１５ｍｍの範囲内、半導体チップ３は研削前（実装時）に約０．２ｍｍのものを研削して０．０６から０．０８ｍｍとし、半導体装置１Ｃ全体の厚さを約０．２８ｍｍとする。
【００９３】
なお、基板２の片面にのみ半導体チップ３を実装した半導体装置を製造する場合には、上記した各工程を基板２の片面のみについて行えばよい。
【００９４】
図２９に上記半導体装置１Ｃを４個積層して成る積層半導体装置１０Ｃと該積層半導体装置１０Ｃを使用した半導体メモリ装置１５を示す。
【００９５】
例えば、積層半導体装置１０Ｃの厚さＬＴは約１．１５ｍｍにされる。
【００９６】
積層半導体装置１０Ｃはマザーボード１６に実装する前に、上下に保護基板１７、１８が貼り付けられ、ハンドリング性（取扱性）を向上される。なお、下側の保護基板１８には積層半導体装置１０Ｃを保護基板１８の下面の電極（図示しない）に導通させるパターン及びスルーホール（いずれも図示しない）が形成されており、下面の電極は上下方向（基板２の厚み方向）に見て基板間接続用電極７、７、・・・、８、８、・・・からずれた位置に形成されている。
【００９７】
そして、マザーボード１６の電極（図示しない）上に半田バンプ１９、１９が付与され、該バンプ１９、１９を介して積層半導体装置１０Ｃがマザーボード１６上の回路と接続される。そして、積層半導体装置１０Ｃが実装されたマザーボード１６がパッケージ２０内に収納されて、例えば、半導体メモリ装置２１が形成される。なお、下側の保護基板１８の下面の電極を上下方向に見て基板間接続用電極７、７、・・・、８、８、・・・からずれた位置に形成したのは、基板２の厚み方向に圧力がかけられた場合に、基板間接続用電極７、７、・・・、８、８、・・・及び基板間接続用バンプ４、４、・・・が位置した箇所に応力が集中することを避けるためである。
【００９８】
なお、基板２の片面のみに半導体チップ３が実装された半導体装置を複数枚積層して成る積層半導体装置を使用して、上記半導体メモリ装置１５と同様の半導体メモリ装置を製造することが出来る。
【００９９】
また、上記した実施の形態において示した各部の形状乃至構造は、何れも本発明を実施する際に行う具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されるようなことがあってはならないものである。
【０１２７】
本発明半導体装置の製造方法は、基板の表裏両面に形成されスルーホールで接続されると共に配線パターンと接続された基板間接続用電極の表面側のもの又は表裏両面のものに基板間接続用バンプを形成すると共に該基板間接続用バンプを基板の厚み方向に圧潰して厚さを薄くし、上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定し、ついで、上記半導体チップ及び上記基板間接続用バンプの上記基板と反対側の面を切削してこれら半導体チップ及び基板間接続用バンプの切削平面と基板との間の間隔が所定の厚さとなるようにすることを特徴とする。
【０１２８】
従って、本発明半導体装置の製造方法にあっては、半導体チップの切削は半導体チップが高分子材料によって基板に固定された状態で行われるため、切削時に半導体チップにかかるストレスが小さくなり、半導体チップの割れ等の損傷が少なくなると共に、従来よりさらに薄く切削することが可能になる。
【０１２９】
また、基板間接続用バンプは予め基板間接続用電極上に付与されてから一旦圧潰され、その後に切削されるので、切削によって基板から脱落することがないと共に、基板間接続用バンプと基板間接続用電極との接続状態が不安定になることも無く、また、一定した面積の接続端面が確保できるので、複数の半導体装置を積層する場合の各半導体装置間の接続を容易に行うことができる。
【０１３０】
さらに、半導体チップを基板に実装する前に基板間接続用バンプを基板間接続用電極上に付与しておくことによって、半導体チップと基板上の配線パターンとの接続に伴う接合材料が基板間接続用電極上に流れ出して該基板間接続用電極と基板間接続用バンプとの接続や基板間同士の接続を阻害する惧れが無く、従って、基板間接続用電極を半導体チップの実装領域に近接した位置に設けることが可能となり、半導体装置の小型化、特に、平面形状での小型化が可能になる。
【０１３１】
請求項２に記載した発明にあっては、上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定する工程が、半導体チップを異方性導電材料によって基板上に載置する工程と、半導体チップを基板の方へ押圧するように圧力を加えると共に加熱する工程とから成るので、半導体チップと基板との間の電気的導通と機械的固定を同時に行うことが出来、作業性が良好になる。
【０１３２】
請求項３に記載した発明にあっては、上記異方性導電材料がフィルムの形態で供給されるので、作業性がさらに向上する。
【０１３５】
本発明積層半導体装置の製造方法は、基板の表裏両面に形成されスルーホールで接続されると共に配線パターンと接続された基板間接続用電極の表面側のもの又は表裏両面のものに基板間接続用バンプを形成すると共に該基板間接続用バンプを基板の厚み方向に圧潰して厚さを薄くし、上記基板の表面又は表裏両面に半導体チップの電極を基板上に形成された配線パターンに接続して実装すると共に半導体チップと基板との間及び半導体チップの側面を囲むように位置する高分子材料によって半導体チップを基板に固定し、ついで、上記半導体チップ及び上記基板間接続用バンプの上記基板と反対側の面を切削してこれら半導体チップ及び基板間接続用バンプの切削平面と基板との間の間隔が所定の厚さとなるようにして形成した半導体装置を複数個積層し、且つ、各半導体装置の基板間接続用バンプ同士又は基板間接続用バンプと基板間接続用電極とを接続することを特徴とする。
【０１３６】
従って、本発明積層半導体装置の製造方法にあっては、従来に比較してきわめて薄く切削した半導体チップを備えた半導体装置を複数積層することができ、小型で、特に薄型で集積度の高い積層半導体装置を製造することができる。
【０１３７】
また、各半導体装置間の接続を精度良く行うことができる。
【図面の簡単な説明】
【図１】  本発明の第１の基本的構成例を示す概略断面図である。
【図２】  本発明の第２の基本的構成例を示す概略断面図である。
【図３】  本発明の第１の基本的構成例を示す概略断面図である。
【図４】  本発明の第２の基本的構成例を示す概略断面図である。
【図５】  図６乃至図９と共に本発明の第１の基本的構成例を示す概略断面図であり、本図は基板間接続用バンプを形成する工程を示すものである。
【図６】  チップ用電極にスタッドバンプを形成する工程を示すものである。。
【図７】  半導体チップの実装工程を示すものである。
【図８】  封止用樹脂による封止工程を示すものである。
【図９】  研削工程を示すものである。
【図１０】  図１１乃至図１７と共に本発明の第２の基本的構成例を示す概略断面図であり、本図は基板間接続用バンプを形成する工程を示すものである。
【図１１】  基板の一方の面のチップ用電極にスタッドバンプを形成する工程を示すものである。
【図１２】  基板の一方の面に半導体チップを実装する工程を示すものである。
【図１３】  基板の一方の面に関する封止用樹脂による封止工程を示すものである。
【図１４】  基板の他方の面のチップ用電極にスタッドバンプを形成する工程を示すものである。
【図１５】  基板の他方の面について封止工程が完了した状態を示すものである。
【図１６】  基板の一方の面についての切削工程を示すものである。
【図１７】  基板の他方の面についての切削工程を示すものである。
【図１８】  図１９と共に本発明の第３の基本的構成例を示すものであり、本図は概略断面図である。
【図１９】  概略側面図である。
【図２０】  図２１と共に本発明の第３の基本的構成例を示すものであり、本図は概略断面図である。
【図２１】  概略側面図である。
【図２２】  本発明の実施の形態を示す概略断面図である。
【図２３】  図２４乃至図２８と共に半導体装置を製造するための半導体装置の製造方法、すなわち、本発明の実施の形態を示す概略断面図であり、本図は基板に基板間接続用バンプを付与する工程を示すものである。
【図２４】  基板間接続用バンプを所定の厚さになるように圧潰する工程を示すものである。
【図２５】  半導体チップに電極を取り付ける工程を示すものである。
【図２６】  半導体チップを基板に載置する工程を示すものである。
【図２７】  半導体チップの基板への取付と導通を図る工程を示すものである。
【図２８】  研削工程を示すものである。
【図２９】  本発明の実施の形態を使用した半導体メモリ装置を示す概略断面図である。
【図３０】  図３１及び図３２と共に従来の半導体装置及び積層半導体装置の製造方法の一例を示すものであり、本図は半導体チップの実装工程を示すものである。
【図３１】  半田バンプの形成工程を示すものである。
【図３２】  積層半導体装置を示すものである。
【符号の説明】
２…基板、３…半導体チップ、３ａ…切削平面、４…基板間接続用バンプ、４ａ…切削平面、５…封止用樹脂、５ａ…切削平面、７…基板間接続用電極、８…基板間接続用電極、９…スルーホール、１０…積層半導体装置、１Ｃ…半導体装置、１３…高分子材料、１４…ＡＣＦ（異方性導電フィルム）、１０Ｃ…積層半導体装置
【図１】
0004023159.tif 000002
【図２】
0004023159.tif 000003
【図３】
0004023159.tif 000004
【図４】
0004023159.tif 000005
【図５】
0004023159.tif 000006
【図６】
0004023159.tif 000007
【図７】
0004023159.tif 000008
【図８】
0004023159.tif 000009
【図９】
0004023159.tif 000010
【図１０】
0004023159.tif 000011
【図１１】
0004023159.tif 000012
【図１２】
0004023159.tif 000013
【図１３】
0004023159.tif 000014
【図１４】
0004023159.tif 000015
【図１５】
0004023159.tif 000016
【図１６】
0004023159.tif 000017
【図１７】
0004023159.tif 000018
【図１８】
0004023159.tif 000019
【図１９】
0004023159.tif 000020
【図２０】
0004023159.tif 000021
【図２１】
0004023159.tif 000022
【図２２】
0004023159.tif 000023
【図２３】
0004023159.tif 000024
【図２４】
0004023159.tif 000025
【図２５】
0004023159.tif 000026
【図２６】
0004023159.tif 000027
【図２７】
0004023159.tif 000028
【図２８】
0004023159.tif 000029
【図２９】
0004023159.tif 000030
【図３０】
0004023159.tif 000031
【図３１】
0004023159.tif 000032
【図３２】
0004023159.tif 000033