(57)【要約】【課題】半導体素子に対するサージ対策として、簡易な構成で、寄生容量が小さく、動作速度の速い対策を実現すること。【解決手段】半導体素子は、トランジスタ領域１１とサージ対策領域１２とを有する。トランジスタ領域１１は、基板の上に形成された第１の半導体層と、第１の半導体層の上に形成された第２の半導体層と、第２の半導体層の上に形成された、ゲート電極３１、ソース電極３２及びドレイン電極３３とを備える。サージ対策領域１２は、ドレイン電極３３とソース電極３２とに夫々接続される、バリスタ機能付絶縁材料から成形されるサージ対策部４１を有する。【選択図】図１
2016219714.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ部とサージ対策部とを有する半導体素子であって、
前記トランジスタ部は、
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された、ゲート電極、ソース電極及びドレイン電極と、
を備え、
前記サージ対策部は、前記ゲート電極と前記ソース電極と前記ドレイン電極とのうち少なくとも２つに夫々接続される、電圧−電流特性がオームの法則に従わない非直線性を示す高電圧保護部材である、
半導体素子。
【請求項２】
前記サージ対策部は、前記ドレイン電極と前記ソース電極とに夫々接続される、電圧−電流特性がオームの法則に従わない非直線性を示す高電圧保護部材である、
半導体素子。
【請求項３】
前記サージ対策部は、前記第２の半導体層の上に、前記ドレイン電極と前記ソース電極とに夫々接続される部材である、
請求項２に記載の半導体素子。
【請求項４】
前記サージ対策部は、前記ドレイン電極の端子と前記ソース電極の端子とに夫々接続される部材である、
請求項２に記載の半導体素子。
【請求項５】
前記第１の半導体層及び前記第２の半導体層は、ＩＩＩ−Ｖ族化合物半導体である、
請求項１乃至４のうち何れか一項に記載の半導体素子。
【請求項６】
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体である
請求項１乃至５のうち何れか一項に記載の半導体素子。
【請求項７】
樹脂組成物であって、
熱硬化性樹脂と、半導体セラミックス粒子と、を含み、
前記半導体セラミック粒子は、粒界部と、前記粒界部によって離隔された複数の結晶部と、を有し、
前記樹脂組成物の硬化物は、電圧−電流特性がオームの法則に従わない非直線性を示し、
半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つに夫々接続されるサージ対策部に成形されるために用いられる樹脂組成物。
【請求項８】
樹脂組成物から成形されたサージ対策部材であって、
前記樹脂組成物は、
熱硬化性樹脂と、半導体セラミックス粒子と、を含み、
前記半導体セラミック粒子は、粒界部と、前記粒界部によって離隔された複数の結晶部と、を有し、
前記サージ対策部材は、電圧−電流特性がオームの法則に従わない非直線性を示し、
半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つに夫々接続されるサージ対策部材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、樹脂組成物およびサージ対策部材に関する。
【背景技術】
【０００２】
従来から、例えばＧａＮ、ＡｌＮ、ＩｎＮ等の窒化物半導体やこれらの混晶からなる材料等は、広いバンドギャップを有していることから、高出力電子デバイスとして用いられている。
このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、特に、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が存在する（例えば特許文献１参照）。
このような窒化物半導体を用いたＨＥＭＴは、高効率スイッチング素子や、電気自動車用等における高耐圧電力デバイスに用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９７３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体材料としてシリコンが用いられている電界効果型トランジスタにおいては、必然的にボディダイオードが存在しており、このボディダイオードは逆並列となるようにトランジスタに接続されている。このため、高いサージ電圧が発生した場合においても、アバランシェ崩壊を起こすことによって、十分なサージ耐性を有している。
しかしながら、ＧａＮ系のＨＥＭＴにおいては、このようなボディダイオードが必然的には存在していない。従って、高いサージ電圧が発生した場合には、ＨＥＭＴが破壊され、故障等が生じる場合がある。このため、ＧａＮ系のＨＥＭＴにおいては、バリスタやＲＣサージ吸収回路等のサージ対策素子を別途設ける必要があった。
【０００５】
通常、このようなサージ対策素子は、大きな寄生容量を有しているため、ＨＥＭＴ等を動作させた際の発熱により温度が高くなり動作効率の低下を招き、また、動作が遅くなるため、スイッチング素子に用いた場合にスイッチングロスを招く。
また、ＨＥＭＴにおける動作速度は、サージ対策素子における動作速度よりも速い。その結果、サージ対策素子に電流が流れる前に、ＨＥＭＴに電流が流れてしまい、ＨＥＭＴが破壊等されてしまう場合もある。
【０００６】
このため、半導体素子に対するサージ対策として、寄生容量が小さく、動作速度の速い対策が求められている。
このような対策として、上記特許文献１では半導体素子内にサージ対策領域を備えることも提案されているが、提案された構造は複雑であり、半導体素子の製造も手間がかかるものであった。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、半導体素子に対するサージ対策として、簡易な構成で、寄生容量が小さく、動作速度の速い対策を実現することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一態様の半導体素子は、
トランジスタ部とサージ対策部とを有する半導体素子であって、
前記トランジスタ部は、
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された、ゲート電極、ソース電極及びドレイン電極と、
を備え、
前記サージ対策部は、前記ゲート電極と前記ソース電極と前記ドレイン電極とのうち少なくとも２つに夫々接続される、電圧−電流特性がオームの法則に従わない非直線性を示す高電圧保護部材である、
ことを特徴とする。
【０００９】
前記サージ対策部は、前記ドレイン電極と前記ソース電極とに夫々接続される、電圧−電流特性がオームの法則に従わない非直線性を示す高電圧保護部材である、
【００１０】
前記サージ対策部は、前記第２の半導体層の上に、前記ドレイン電極と前記ソース電極とに夫々接続されるようにすることができる。
【００１１】
前記サージ対策部は、前記ドレイン電極の端子と前記ソース電極の端子とに夫々接続される部材であるようにすることができる。
【００１２】
前記第１の半導体層及び前記第２の半導体層は、ＩＩＩ−Ｖ族化合物半導体であるようにすることができる。
具体的には例えば、前記第１の半導体層及び前記第２の半導体層は、窒化物半導体であるようにすることができる。
【００１３】
本発明の一態様は、
樹脂組成物であって、
熱硬化性樹脂と、半導体セラミックス粒子と、を含み、
前記半導体セラミック粒子は、粒界部と、前記粒界部によって離隔された複数の結晶部と、を有し、
前記樹脂組成物の硬化物は、電圧−電流特性がオームの法則に従わない非直線性を示し、
半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つに夫々接続されるサージ対策部に成形されるために用いられる樹脂組成物である。
【００１４】
本発明の一態様は、
樹脂組成物から成形されたサージ対策部材であって、
前記樹脂組成物は、
熱硬化性樹脂と、半導体セラミックス粒子と、を含み、
前記半導体セラミック粒子は、粒界部と、前記粒界部によって離隔された複数の結晶部と、を有し、
前記サージ対策部材は、電圧−電流特性がオームの法則に従わない非直線性を示し、
半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つに夫々接続されるサージ対策部材である。
【発明の効果】
【００１５】
本発明によれば、半導体素子に対するサージ対策として、簡易な構成で、寄生容量が小さく、動作速度の速い対策を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る半導体素子の上面図である。
【図２】図１の半導体素子の断面図である。
【図３】窒化物半導体層を形成する工程を説明する図である。
【図４】図１の半導体素子の製造方法のうち、窒化物半導体層を形成する工程を説明する図である。
【図５】図１の半導体素子の製造方法のうち、ソース電極及びドレイン電極を形成する工程を説明する図である。
【図６】図１の半導体素子の製造方法のうち、ゲート電極を形成する工程を説明する図である。
【図７】図１の半導体素子の製造方法のうち、サージ対策部４１を形成する工程を説明する図である。
【図８】本発明の一実施形態であって、図１とは異なる実施形態に係る半導体素子の外観の構成例を示している。
【図９】本実施形態に係る半導体セラミックス粒子の拡大断面図である。
【図１０】本実施形態に係る構造体の一例を示す模式図である。
【図１１】本実施形態に係る構造体の一例を示す模式図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１８】
図１は、本発明の一実施形態に係る半導体素子の上面図である。
図２は、図１の半導体素子の断面図である。具体的には、図２（ａ）は、図１における一点鎖線１Ａ−１Ｂにおいて切断した断面図である。図２（ｂ）は、図１における一点鎖線１Ｃ−１Ｄにおいて切断した断面図である。
本実施形態における半導体素子は、ＨＥＭＴと呼ばれるトランジスタが形成されている。具体的には図１に示すように、本実施形態における半導体素子は、トランジスタとして機能するトランジスタ領域１１と、サージ対策用素子と同機能を有するサージ対策領域１２とを有している。
図１及び図２に示す半導体素子は、例えばミリ波帯（３０Ｇ〜３００ＧＨｚ）で使用可能な１０Ｗ出力の仕様であり、１０ｍｍ×１５ｍｍのサイズを有している。なお、当該サイズは例示であり、仕様等に応じて各種各様のサイズの半導体素子を提供することができる。
【００１９】
本実施形態における半導体素子においては、図２に示すように、基板１０の上に、窒化物半導体としての、バッファ層２１、電子走行層２２、及び電子供給層２４が積層形成されている。なお、本実施形態では、電子走行層２２と電子供給層２４との間に中間層２３が設けられている。
本実施形態では、バッファ層２１はＡｌＮ等により形成されている。電子走行層２２はｉ−ＧａＮ等により形成されている。電子供給層２４はｎ−ＡｌＧａＮ等により形成されている。
これにより、電子走行層２２と電子供給層２４との界面近傍には２ＤＥＧが形成される。２ＤＥＧは、ＧａＮにより形成される電子走行層２２とＡｌＧａＮにより形成される電子供給層２４との格子定数の相違に基づいて生成されるものである。
【００２０】
基板１０を形成する材料は、半絶縁性であってもよく、導電性を有するものであってもよい。例えば基板１０を形成する材料としては、シリコン、サファイア、ＧａＡｓ、ＳｉＣ、ＧａＮ等、またそれらに不純物をドープした不純物半導体等を採用することができる。また例えば基板１０を形成する材料としては、フッ素ドープ酸化スズ等ドープされた材
料等を採用することができる。
【００２１】
トランジスタ領域１１においては、電子供給層２４の一部領域の上に、ｐ型層２５及びゲート電極３１がその順番で積層されて形成されている。
また、トランジスタ領域１１における電子供給層２４の別の一部領域の上には、ソース電極３２及びドレイン電極３３が形成されている。
【００２２】
ソース電極３２及びドレイン電極３３は、サージ対策領域１２まで延続している。つまり、サージ対策領域１２における電子供給層２４の一部領域の上にも、ソース電極３２及びドレイン電極３３が形成されている。
さらに、サージ対策領域１２における電子供給層２４の一部領域の上には、サージ対策部４１が形成されている。サージ対策部４１は、ソース電極３２とドレイン電極３３とに夫々接続される、電圧−電流特性がオームの法則に従わない非直線性を示す高電圧保護部材から成形される。なお、本明細書において、「電圧−電流特性がオームの法則に従わない非直線性を示す高電圧保護部材」を「バリスタ機能付絶縁材料」ともいう。
バリスタ機能付絶縁材料は、所定電圧以下の電圧が印加されるまでは絶縁材料として機能するが、当該所定電圧を超えた電圧が印加されると導電材料として機能する。換言すると、バリスタ機能付絶縁材料は、電圧−電流特性がオームの法則に従わない非直線性を示す高電圧保護部材である。なお、バリスタ機能付絶縁材料のさらなる詳細については、図９乃至図１１を参照して後述する。
ここで「接続される」とは、当該所定電圧を超えた電圧が印加された場合に電気的に接続されることを意味する。
【００２３】
つまり、当該所定電圧を超えたサージ電圧が発生した場合に、トランジスタ領域１１よりも先に、サージ対策領域１２においてソース電極３２とドレイン電極３３との間に電流が流れる。これにより、本実施形態における半導体素子の破損を防止することができる。
このように、本実施形態の半導体素子においては、当該半導体素子の一領域としてサージ対策領域１２が設けられているため、寄生容量が小さく、動作速度の速いサージ対策が可能になる。
さらに、サージ対策部４１は、成形性に優れるバリスタ機能付絶縁材料からなるため、その他のソース電極３２やドレイン電極３３を特殊な形状にする必要がなくなり、簡易な構成でサージ対策を実現することができる。
つまり、その他のソース電極３２やドレイン電極３３を特殊な形状にする必要がなくなるため、その他のソース電極３２やドレイン電極３３の製造自体も容易になるし、これらを組み込み接続する作業等も容易になる。その結果として、半導体素子全体を簡易に製造することが可能になり、製造コストの低減も可能になる。
一方、各種仕様や要望に応じて、その他のソース電極３２やドレイン電極３３を特殊な形状にする必要が生じても、成形性に優れるバリスタ機能付絶縁材料を用いることで、これらを組み込み接続する作業等は、特許文献１等の従来技術と比較して容易になる。換言すると、成形性に優れるバリスタ機能付絶縁材料を用いることができるので、各種各様な設計の要求に応えることができ、その結果、半導体素子の設計の自由度が大きくなる。
【００２４】
（半導体素子の製造方法）
次に、本実施形態における半導体素子の製造方法について図３乃至図７を適宜参照して説明する。
【００２５】
図３は、窒化物半導体層を形成する工程を説明する図である。
具体的には、図３（ａ）は、この工程における上面図である。図３（ｂ）は、図３（ａ）における一点鎖線４Ａ−４Ｂにおいて切断した断面図である。図３（ｃ）は、図３（ａ）における一点鎖線４Ｃ−４Ｄにおいて切断した断面図である。
【００２６】
最初に、図３に示すように、基板１０上に、バッファ層２１、電子走行層２２、中間層２３、電子供給層２４、ｐ型膜２５ｔｆ等からなる窒化物半導体層を有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法により形成する
なお、これらの窒化物半導体層は、ＭＯＶＰＥによるエピタキシャル成長により形成されているが、ＭＯＶＰＥ以外の方法、例えば、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法により形成してもよい。
【００２７】
基板１０としては、シリコン基板が用いられている。
バッファ層２１は、厚さが０．１μｍのＡｌＮにより形成されている。
電子走行層２２は、厚さが３μｍのｉ−Ｇａｎにより形成されている。
中間層２３は、厚さが５ｎｍのｉ−ＡｌＧａＮにより形成されている。
電子供給層２４は、厚さが３０ｎｍのｎ−ＡｌＧａＮにより形成されている。
ｐ型膜２５ｔｆは、厚さが１００ｎｍのｐ−ＧａＮにより形成されている。
ｐ型膜２５ｔｆは後述するｐ型層２５を形成するためのものである。
なお、電子供給層２４の上の構造は、不図示のキャップ層を形成した構造であってもよい。
【００２８】
図４は、ｐ型層２５を形成する工程を説明する図である。
図４（ａ）は、この工程における上面図である。図４（ｂ）は、図４（ａ）における一点鎖線５Ａ−５Ｂにおいて切断した断面図である。図４（ｃ）は、図４（ａ）における一点鎖線５Ｃ−５Ｄにおいて切断した断面図である。
【００２９】
図４に示すように、ｐ型膜２５ｔｆを加工することによりｐ型層２５を形成する。
具体的には、ｐ型膜２５ｔｆの上に、フォトレジストを塗布し、露光装置が露光や現像を行なうことにより、ｐ型層２５が形成される領域に不図示のレジストパターンを形成する。
この後、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等のドライエッチングを行なうことにより、レジストパターンが形成されていない領域のｐ型膜２５ｔｆを除去し、電子供給層２４の表面を露出させて、ｐ−ＧａＮによりｐ型層２５を形成する。
さらに、この後、不図示のレジストパターンは、有機溶剤等により除去する。
これにより、ｐ型層２５が、トランジスタ領域１１に形成される。
【００３０】
図５は、ソース電極３２及びドレイン電極３３を形成する工程を説明する図である。
図５（ａ）は、この工程における上面図である。図５（ｂ）は、図５（ａ）における一点鎖線６Ａ−６Ｂにおいて切断した断面図である。図５（ｃ）は、図５（ａ）における一点鎖線６Ｃ−６Ｄにおいて切断した断面図である。
【００３１】
図５に示すように、電子供給層２４の上において、トランジスタ領域１１及びサージ対策領域１２に、ソース電極３２及びドレイン電極３３を形成する。
具体的には、電子供給層２４及びｐ型層２５の上に、フォトレジストを塗布し、露光装置が露光や現像を行なうことにより、不図示のレジストパターンを形成する。
この不図示のレジストパターンは、ソース電極３２及びドレイン電極３３が形成される領域に開口部を有するものである。
この後、ソース電極３２やドレイン電極３３等を形成するための金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。
これにより、残存した金属膜によりソース電極３２及びドレイン電極３３が形成される。
【００３２】
図６は、ゲート電極３１を形成する工程を説明する図である。
図６（ａ）は、この工程における上面図である。図６（ｂ）は、図６（ａ）における一点鎖線７Ａ−７Ｂにおいて切断した断面図である。図６（ｃ）は、図６（ａ）における一点鎖線７Ｃ−７Ｄにおいて切断した断面図である。
【００３３】
図６に示すように、ｐ型層２５の上のトランジスタ領域１１に、ゲート電極３１を形成する。
具体的には、電子供給層２４、ソース電極３２及びドレイン電極３３の上にフォトレジストを塗布し、露光装置が露光や現像を行なうことにより、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。
この後、ゲート電極３１を形成するための金属膜を真空蒸着により成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属膜をレジストパターンとともにリフトオフにより除去する。
これにより、残存した金属膜によりゲート電極３１が形成される。
【００３４】
図７は、サージ対策部４１を形成する工程を説明する図である。
図７（ａ）は、この工程における上面図である。図７（ｂ）は、図７（ａ）における一点鎖線８Ａ−８Ｂにおいて切断した断面図である。図７（ｃ）は、図７（ａ）における一点鎖線８Ｃ−８Ｄにおいて切断した断面図である。
【００３５】
図７に示すように、サージ対策領域１２において、ソース電極３２とドレイン電極３３との間に、バリスタ機能付絶縁材料からなるサージ対策部４１を形成する。
【００３６】
本実施形態における半導体素子は、上述した製造方法により作製される。
さらに、ゲート電極３１、ソース電極３２、及びドレイン電極３３等の上に、不図示の絶縁膜を形成してもよい。この絶縁膜は、パッシベーション膜となるものであり、ＳｉＯ２やＳｉＮ等の絶縁材料をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等により成膜することにより形成することができる。
【００３７】
以上のような半導体素子の製造方法により、本実施形態の半導体素子を製造することができる。
【００３８】
ここで、本発明が適用される半導体素子は、上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００３９】
例えば、上述の実施形態では、半導体素子のサージ対策領域１２にサージ対策部４１が形成された。
しかしながら、サージ対策部は、上述の実施形態に特に限定されず、ドレイン電極とソース電極とに夫々接続される、バリスタ機能付絶縁材料から成形されるような、様々な実施の形態を取ることができる。
【００４０】
図８は、本発明の一実施形態であって、上述の実施形態とは異なる実施形態に係る半導体素子の外観の構成例を示している。
図８の実施形態における半導体素子は、ＨＥＭＴとして構成される半導体部（構造は図示しないが図２と同様である）、ゲート電極の端子Ｇ、ドレイン電極の端子Ｄ、及びソース電極の端子Ｓ、並びに、サージ対策部５１を備える。
サージ対策部５１は、ドレイン電極の端子Ｄとソース電極の端子Ｓとに夫々接続される、バリスタ機能付絶縁材料から成形される部材である。
トランジスタ領域１１は、基板の上に形成された第１の半導体層と、第１の半導体層の
上に形成された第２の半導体層と、第２の半導体層の上に形成された、ゲート電極３１、ソース電極３２及びドレイン電極３３とを備える。サージ対策領域１２は、ドレイン電極３３とソース電極３２とに夫々接続される、バリスタ機能付絶縁材料から成形されるサージ対策部４１を有する。
なお、図８に示す半導体素子は、例えばミリ波帯（３０Ｇ〜３００ＧＨｚ）で使用可能な１０ｗ出力の仕様であり、１０ｍｍ×１５ｍｍのサイズを有している。なお、当該サイズは例示であり、仕様等に応じて各種各様のサイズの半導体素子を提供することができる。
【００４１】
このように、図８の実施形態の半導体素子においては、当該半導体素子の端子にサージ対策部５１が接続されているため、従来のサージ対策用素子を回路に別途設ける場合に比較して、寄生容量が小さく、動作速度の速いサージ対策が可能になる。
さらに、サージ対策部５１は、成形性に優れるバリスタ機能付絶縁材料からなるため、図８に示すように簡易な構成で製造することができる。
ここで、図８に示すサージ対策部５１は、ドレイン電極の端子Ｄとソース電極の端子Ｓとに対して着脱自在な構成を有していることから、半導体素子の一構成要素として当該半導体素子と共に製造することもできるし、半導体素子の一部品として当該半導体素子とは独立して製造することもできる。
つまり、サージ対策部５１以外の部分に対して、サージ対策部５１を単に嵌めこむだけで半導体素子が完成するので、半導体素子全体を簡易に製造することが可能になり、製造コストの低減も可能になる。
ここで、サージ対策部５１以外の部分は、各種仕様や要望に応じて各種各様な形状となり得るが、成形性に優れるバリスタ機能付絶縁材料を用いることができるので、どのような形状に対しても適合するサージ対策部５１を容易に製造することができる。その結果、半導体素子の設計の自由度が大きくなる。
【００４２】
なお、本発明は、上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００４３】
例えば上述の実施形態において、バリスタ機能付絶縁材料から成形されるサージ対策部は、ドレイン電極とソース電極とに夫々接続されるものとした。
しかしながら、サージ対策部の接続箇所は、特にこれに限定されない。即ち、対策用のサージの種類や特性等によっては、サージ対策部は、ゲート電極とドレイン電極とに夫々接続されてもよいし、ゲート電極とソース電極とに夫々接続されてもよいし、ゲート電極とドレイン電極とソース電極とに夫々接続されてもよい。
【００４４】
また例えば上述の実施形態においては、第１の半導体層は電子走行層２２であり、第２の半導体層は電子供給層２４であり、第３の半導体層はｐ型層２５であった。
しかしながら、第１の半導体層、第２の半導体層、及び第３の半導体層は、特にこれらに限定されず、全体としてトランジスタ機能を発揮させることが可能な任意の層を採用することができる。
【００４５】
ただし、第１の半導体層及び第２の半導体層は、ＩＩＩ−Ｖ族化合物半導体、具体的には上述の実施形態のように、窒化物半導体であると好適である。その理由は次の通りである。
即ち、窒化物半導体には、ボディダイオードが必然的には存在していないため、バリスタ機能付絶縁材料から成形されるサージ対策部を用いる効果がより顕著なものとなる。
つまり、発明が解決しようとする課題の欄で上述したように、第１の半導体層及び第２の半導体層が窒化物半導体である従来の半導体素子（例えばＧａＮ系のＨＥＭＴ）においては、バリスタ機能付絶縁材料から成形されるサージ対策部を有さないため、バリスタや
ＲＣサージ吸収回路等のサージ対策素子を別途設ける必要があった。このようなサージ対策素子は、大きな寄生容量を有しているため、半導体素子を動作させた際の発熱により温度が高くなり動作効率の低下を招き、また、動作が遅くなるため、スイッチング素子に用いた場合にスイッチングロスを招く。
また、半導体素子における動作速度は、サージ対策素子における動作速度よりも速い。その結果、サージ対策素子に電流が流れる前に、半導体素子に電流が流れてしまい、半導体が破壊等されてしまう場合もある。
これに対して、バリスタ機能付絶縁材料から成形されるサージ対策部を半導体素子の要素とすることで、外部にサージ対策素子を設ける場合と比較して、寄生容量が小さくなるためスイッチングロスが少なくなり、また、動作速度も速くなるため半導体の破壊等のおそれも低減される。
【００４６】
また例えば、サージ対策部４１の長さ（サージ電圧発生時の電流が流れる経路の長さ）は、特に上述の実施形態に限定されず、任意でよく、例えば動作速度の速いサージ対策を優先するならば短くするとよい。この場合、ソース電極３２やドレイン電極３３は、サージ対策領域１２においてサージ対策部４１に接続するような形状を有するとよい。
【００４７】
また、バリスタ機能付絶縁材料から成形されるサージ対策部は、次のような熱樹脂組成物であれば足りる。
即ち、本発明に係る樹脂組成物は、熱硬化性樹脂、及び粒界部と、前記粒界部によって離隔された複数の結晶部とを有する半導体セラミックス粒子を含み、硬化物が電圧−電流特性がオームの法則に従わない非直線性を示す樹脂組成物であって、半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つ（上述の実施形態の場合ドレイン電極とソース電極）とに夫々接続されるサージ対策部に成形されるために用いられる。上記樹脂組成物は、上記で一例を示したバリスタ機能付絶縁材料に相当するものである。
【００４８】
かかる構成を採用した樹脂組成物を用いることによって、半導体素子内にサージ対策部を歩留りよく具備させることが可能となるため、従来のように、半導体素子と、サージ対策素子とを回路内に配置する必要がなくなり、結果的に、半導体素子に対するサージ対策として、簡易な構成で、寄生容量が小さく、動作速度の速い対策を実現させることができる。
【００４９】
ここで、本実施形態に係る製造方法により得られる構造体が有する、電圧−電流特性がオームの法則に従わない非直線性（バリスタ特性）とは、少なくとも２つの電極端子を備えた電子部品に対して徐々に増大する電圧を印加した際に、一般的にバリスタ素子と呼ばれている過電圧保護素子に流れる電流が非直線的に増大する特性のことを指す。本実施形態において、上記バリスタ特性を有した構造体とは、具体的には、第１の端子と第２の端子とを有する電子部品に搭載させる構造体であり、上記構造体を電子部品に搭載させた時、第１の端子と第２の端子との間の電圧が装置の耐電圧未満である場合には絶縁性を示し、かつ第１の端子と第２の端子との間の電圧が装置の駆動電圧以上である場合には導電性を示すものを指す。ここで、電子部品は、半導体素子に相当し、第１の端子及び第２の端子は、ゲート電極、ソース電極、及びドレイン電極から任意に選択される２つに相当する。なお、本実施形態に係る構造体の有する特性が、上述したように絶縁性から導電性に変換される電圧や、導電性から絶縁性に変換される電圧のことを、以下、バリスタ電圧と称する。
【００５０】
以下、本実施形態に係る樹脂組成物について、詳細に説明する。
【００５１】
従来は、上記発明が解決しようとする課題の項で述べたように、サージ対策として、半導体素子と、サージ対策素子とを回路内に配置する構成を採用することが通常であった。
そのため、従来は、サージ対策素子を配置する空間を確保する必要があった。それ故、近年、サージ対策として要求されている、簡易な構成、小さい寄生容量、及び速い動作速度の実現については、限界を有していた。こうした事情に鑑みて、本発明者は、半導体素子内に、サージ対策部を具備させることができれば、簡易な構成、小さい寄生容量、及び速い動作速度を実現できると考えた。具体的には、本発明者は、ゲート電極とソース電極とドレイン電極とを備えた半導体素子において、上記ゲート電極とソース電極とドレイン電極とのうち少なくとも２つと接するように配することの可能な、たとえば、膜状であり、かつバリスタ特性を示す部材を実現することが、設計指針として有効であることを見出した。
【００５２】
しかし、上述したバリスタ特性を示す部材（構造体）を作製するためには、以下の３つの特性を有する樹脂組成物を作製する必要があった。上記樹脂組成物に要求される第１の特性は、バリスタ特性を示す部材の使用対象である半導体素子中に搭載されている電極端子の形状に対応できるように上記部材の形状を制御できる程度に優れた成形性である。上記樹脂組成物に要求される第２の特性は、従来の電子部品において電極端子を保護するために使用されていた封止材の有する機能、すなわち、耐熱性、耐温度サイクル性、絶縁信頼性などの耐久性、密着性、寸法安定性等の要求特性を保持していることである。上記樹脂組成物に要求される第３の特性は、当該樹脂組成物が十分なバリスタ特性を発現できることである。
【００５３】
こうした事情に鑑みて、本発明者は、上述した３つの要求特性を満たす樹脂材料を作製するための設計指針について鋭意検討した結果、バリスタ特性を備えた半導体セラミックス粒子１００を（図９参照）、樹脂組成物中に配合すれば、半導体素子内に、サージ電圧や外部環境から加わる応力の外的負荷から上記半導体素子を保護する機能を有した構成を具備させることのできる部材を歩留りよく作製することが可能であるとの知見を得た。くわえて、本発明者は、上述した第１の特性を満たす観点、すなわち、十分な成形性を実現する観点から、上述したバリスタ特性を示す部材を作製する方法としては、圧縮成形法またはトランスファー成形法を採用することが望ましいことも知見した。それ故、本樹脂組成物は、顆粒状、タブレット状またはシート状の形態に加工されたものであることが望ましい。
【００５４】
＜熱硬化性樹脂＞
本発明に係る樹脂組成物に含まれる熱硬化性樹脂の具体例としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂、トリアジン骨格含有フェノールノボラック樹脂などのノボラック型フェノール樹脂；未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油などで変性した油変性レゾールフェノール樹脂などのレゾール型フェノール樹脂などのフェノール樹脂；ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂などのビスフェノール型エポキシ樹脂；フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂；ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などのエポキシ樹脂；ユリア（尿素）樹脂、メラミン樹脂などのトリアジン環を有する樹脂；不飽和ポリエステル樹脂；ビスマレイミド化合物などのマレイミド樹脂；ポリウレタン樹脂；ジアリルフタレート樹脂；シリコーン樹脂；ベンゾオキサジン樹脂；シアネートエステル樹脂；ポリイミド樹脂；ポリアミドイミド樹脂；ベンゾシクロブテン樹脂、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テ
トラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂などが挙げられる。これらの中の１種類を単独で用いてもよいし、異なる重量平均分子量を有する２種類以上を併用してもよく、１種類または２種類以上と、それらのプレポリマーを併用してもよい。
【００５５】
熱硬化性樹脂の含有量は、本発明に係る樹脂組成物全量に対して、好ましくは、１質量％以上３８質量％以下であり、さらに好ましくは、１．５質量％以上３５質量％以下であり、より好ましくは、２質量％以上３０質量％以下であり、最も好ましくは、３質量％以上２５質量％以下である。熱硬化性樹脂の含有量を上記数値範囲以上とすることにより、樹脂組成物の流動性を向上させることができる。また、熱硬化性樹脂の含有量を上記数値範囲以下とすることにより、樹脂組成物の熱放散性を向上させることができるとともに、本発明に係る樹脂組成物からなる構造体の備えるバリスタ特性を向上させることが可能である。
【００５６】
本発明に係る樹脂組成物に含まれる熱硬化性樹脂としては、エポキシ樹脂を用いることが好ましい。上記エポキシ樹脂としては、その分子量、分子構造に関係なく、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般を使用することが可能である。このようなエポキシ樹脂の具体例としては、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂；クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の３官能型エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂；トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらは１種類を単独で用いても２種類以上を組み合わせて用いてもよい。
【００５７】
本樹脂組成物は、離型剤を含有してもよい。こうすることで、バリスタ特性を示す部材（構造体３００）を更に歩留りよく作製することが可能となる。この理由は、以下の通りである。本樹脂組成物は、上述したように、好ましくは、圧縮成形法またはトランスファー成形法によりバリスタ特性を示す部材（構造体３００）を作製するための原材料として使用することを想定したものである。上記圧縮成形法またはトランスファー成形法を採用する場合には樹脂金型を用いて上記部材（構造体３００）を作製することになる。この場合、本樹脂組成物を用いて上記部材（構造体３００）を成形した後、金型から成形物を離型する必要がある。そして、成形金型から成形物を離型する際の離型力が強くなると、得られた成形物が破損するという不都合が生じやすくなる傾向にある。そのため、離型剤を含む樹脂組成物を使用した場合には、上述した不都合が生じることを抑制することが可能であり、結果として、バリスタ特性を示す部材（構造体３００）を歩留りよく作製することが可能となる。
【００５８】
本実施形態に係る離型剤の具体例としては、天然ワックス、合成ワックス、高級脂肪酸もしくはその金属塩類、パラフィン、酸化ポリエチレン等が挙げられる。離型剤の含有量は、樹脂組成物全量に対して、好ましくは、０．０１質量％以上１質量％以下であり、さらに好ましくは、０．０３質量％以上０．８質量％以下である。
【００５９】
本発明に係る樹脂材料２００（図１０および図１１参照）には、硬化剤を含有させてもよい。上記硬化剤は、熱硬化性樹脂と反応して硬化させるものであればよく、ここで、熱
硬化性樹脂としてエポキシ樹脂を用いる場合に使用可能な硬化剤の具体例としては、エチレンジアミン、トリメチレンジアミン、テトラメチレンジアミン、ヘキサメチレンジアミン等の炭素数２〜２０の直鎖脂肪族ジアミン、メタフェニレンジアミン、パラフェニレンジアミン、パラキシレンジアミン、４，４'−ジアミノジフェニルメタン、４，４'−ジアミノジフェニルプロパン、４，４'−ジアミノジフェニルエーテル、４，４'−ジアミノジフェニルスルホン、４，４'−ジアミノジシクロヘキサン、ビス（４−アミノフェニル）
フェニルメタン、１，５−ジアミノナフタレン、メタキシレンジアミン、パラキシレンジアミン、１，１−ビス（４−アミノフェニル）シクロヘキサン、ジシアノジアミド等のアミノ類；アニリン変性レゾール樹脂やジメチルエーテルレゾール樹脂等のレゾール型フェノール樹脂；フェノールノボラック樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂；フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂等のフェノールアラルキル樹脂；ナフタレン骨格やアントラセン骨格のような縮合多環構造を有するフェノール樹脂；ポリパラオキシスチレン等のポリオキシスチレン；ヘキサヒドロ無水フタル酸（ＨＨＰＡ）、メチルテトラヒドロ無水フタル酸（ＭＴＨＰＡ）などの脂環族酸無水物、無水トリメリット酸（ＴＭＡ）、無水ピロメリット酸（ＰＭＤＡ）、ベンゾフェノンテトラカルボン酸（ＢＴＤＡ）などの芳香族酸無水物などを含む酸無水物等；ポリサルファイド、チオエステル、チオエーテルなどのポリメルカプタン化合物；イソシアネートプレポリマー、ブロック化イソシアネートなどのイソシアネート化合物；カルボン酸含有ポリエステル樹脂などの有機酸類等が挙げられる。これらは１種類を単独で用いても２種類以上を組み合わせて用いてもよい。中でも構造体３００の耐湿性、信頼性を向上させる観点から、１分子内に少なくとも２個のフェノール性水酸基を有する化合物が好ましく、その具体例としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂；レゾール型フェノール樹脂；ポリパラオキシスチレン等のポリオキシスチレン；フェニレン骨格含有フェノールアラルキル樹脂、ビフェニレン骨格含有フェノールアラルキル樹脂、フェニレン骨格含有ナフトールアラルキル型フェノール樹脂等が挙げられる。
【００６０】
本樹脂組成物中に含まれる樹脂材料２００には、硬化促進剤を含有させてもよい。上記硬化促進剤は、たとえば、エポキシ基等の官能基と硬化剤との硬化反応を促進させるものであればよく、その具体例としては、１，８−ジアザビシクロ（５，４，０）ウンデセン−７等のジアザビシクロアルケン及びその誘導体；トリブチルアミン、ベンジルジメチルアミン等のアミン系化合物；２−メチルイミダゾール等のイミダゾール化合物；トリフェニルホスフィン、メチルジフェニルホスフィン等の有機ホスフィン類；テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・テトラ安息香酸ボレート、テトラフェニルホスホニウム・テトラナフトイックアシッドボレート、テトラフェニルホスホニウム・テトラナフトイルオキシボレート、テトラフェニルホスホニウム・テトラナフチルオキシボレート等のテトラ置換ホスホニウム・テトラ置換ボレート；ベンゾキノンをアダクトしたトリフェニルホスフィン等が挙げられる。これらは１種類を単独で用いても２種類以上を組み合わせて用いてもよい。
【００６１】
また、本樹脂組成物中に含まれる樹脂材料２００には、上記の成分以外に、必要に応じて、γ−グリシドキシプロピルトリメトキシシラン等のカップリング剤；カーボンブラック等の着色剤；天然ワックス、合成ワックス、高級脂肪酸もしくはその金属塩類、パラフィン、酸化ポリエチレン等の離型剤；シリコーンオイル、シリコーンゴム等の低応力剤；ハイドロタルサイト等のイオン捕捉剤；水酸化アルミニウム等の難燃剤；酸化防止剤等の各種添加剤を配合させてもよい。
【００６２】
＜半導体セラミックス粒子＞
図９は、本実施形態に係る半導体セラミックス粒子の拡大断面図である。
図９に示すように、本実施形態に係る半導体セラミックス粒子１００は、粒界部１２０と、上記粒界部１２０によって離隔された複数の結晶部１１０とを有する粒子である。言い換えれば、本実施形態に係る半導体セラミックス粒子１００は、粒界部１２０と、上記粒界部１２０を介して互いに離間するように配置される２以上の結晶部１１０とからなる複数の結晶が凝集した粒子であるともいえる。かかる半導体セラミックス粒子１００は、当該粒子に対してバリスタ電圧未満の電圧が印加された場合には、粒界部１２０が抵抗として作用するため電流を通さないが、バリスタ電圧以上の電圧が印加された場合には、トンネル効果が生じて図９に示す矢印のように電流を通すという特性を有する粒子である。なお、本実施形態に係る半導体セラミックス粒子１００のようにバリスタ特性を備えた部材については、従来の電子部品において電子素子とともに同回路に搭載させる耐電圧保護素子（バリスタ素子等）中に含まれていた。しかし、以下の２つの要求特性を満たす上記半導体セラミックス粒子１００を含む樹脂組成物からなる部材を歩留りよく製造する方法については、これまでに報告されていなかった。上述した１つ目の要求特性は、電子部品内に実装される回路中に搭載する電子素子自体の内部に具備させることが可能なことである。上述した２つ目の要求特性は、当該部材を電子素子自体の内部に具備させた場合に、静電気等の過電圧にくわえて、外部環境から加わる応力から上記電子素子を保護できる機能を備えていることである。
【００６３】
半導体セラミックス粒子１００の平均粒子径Ｄ５０は、例えば、０．０１μｍ以上、１５０μｍ以下であり、好ましくは、０．１μｍ以上、１２０μｍ以下であり、さらに好ましくは１μｍ以上、９０μｍ以下であり、特に好ましくは５μｍ以上、６０μｍ以下である。こうすることで、半導体セラミックス粒子１００を含む樹脂組成物により形成された構造体３００の形状に依存することなく、バリスタ特性を発現することが可能となる。
【００６４】
また、半導体セラミックス粒子１００は、球状粒子であることが好ましい。これにより、バリスタ特性の制御を容易に行うことができる。
【００６５】
半導体セラミックス粒子１００において結晶部１１０は、酸化亜鉛、炭化ケイ素、チタン酸ストロンチウム、および、チタン酸バリウムからなる群より選択される１種以上を含む材料により形成されていることが好ましい。中でも、酸化亜鉛を主成分として含む材料は、半導体セラミックス粒子１００自体の非直線性係数やエネルギー耐量を向上させる観点から好ましい。炭化ケイ素を主成分として含む材料は、絶縁破壊電圧が高いため、バリスタ電圧を高電圧に設定する場合には好適である。また、チタン酸ストロンチウムを主成分として含む材料は、高電圧・高周波ノイズの吸収や抑制という点において、好適である。
【００６６】
半導体セラミックス粒子１００において粒界部１２０は、ビスマス、プラセオジム、アンチモン、マンガン、コバルトおよびニッケル、またはこれらの化合物からなる群より選択される１種以上を含む材料により形成されていることが好ましい。中でも、粒界部１２０は、非直線性抵抗特性が良好であるという観点から、ビスマス、プラセオジム、またはこれらの化合物からなる群より選択される１種以上を含む材料により形成されていることが好ましい。なお、上記これらの化合物としては、酸化物、窒化物、有機化合物、その他の無機化合物等の形態が挙げられるが、バリスタ特性を良好に発現させる観点から、酸化物であることが好ましい。
【００６７】
半導体セラミックス粒子１００の含有量は、確実に構造体３００のバリスタ特性を発現させる観点から、本樹脂組成物全量に対して、好ましくは６０質量％以上９７質量％以下であり、さらに好ましくは、７０質量％以上９５質量％以下であり、特に好ましくは、７５質量％以上９５質量％以下である。半導体セラミックス粒子１００の含有量を上記数値
範囲内となるよう制御することにより、図１０に示す模式図のように、２つの電極端子１３０間が、複数の粒子同士が互いに接するように半導体セラミックス粒子１００により埋め尽くされた構造体３００を実現することができる。すなわち、半導体セラミックス粒子１００の含有量を上記数値範囲内となるよう制御した場合には、構造体のバリスタ特性を確実に発現させることが可能となる。
【００６８】
本樹脂組成物中には、導電粒子を含有させることが好ましい。こうすることで、本樹脂組成物により形成された構造体３００を備える半導体素子に対して、バリスタ電圧を超える高電圧が印加された際に、当該構造体３００の電気伝導性をより一層良好なものとすることができる。具体的には、図１１に示すように、２つの電極端子１３０間を埋め尽くすように配される複数の半導体セラミックス粒子１００同士の隙間領域に、導電粒子１５０を入り込ませることが可能となる。これにより、構造体３００のバリスタ特性をより一層良好なものとすることができる。
【００６９】
導電粒子１５０の含有量は、確実に構造体３００のバリスタ特性を発現させる観点から、本樹脂組成物全量に対して、好ましくは、１質量％以上２０質量％以下であり、さらに好ましくは、２質量％以上１５質量％以下であり、最も好ましくは、２質量％以上１０質量％以下である。導電粒子１５０の含有量を上記数値範囲内となるよう制御することにより、図１０に示す模式図のように、２つの電極端子１３０間を埋め尽くすように配される複数の半導体セラミックス粒子１００の隙間領域に、万遍なく導電粒子１５０を入り込ませることが可能となる。
【００７０】
導電粒子１５０の平均粒子径Ｄ５０は、確実に構造体のバリスタ特性を発現させる観点から、例えば、０．０１μｍ以上、５０μｍ以下であり、好ましくは、０．０２μｍ以上、４０μｍ以下であり、さらに好ましくは０．０５μｍ以上、３０μｍ以下であり、特に好ましくは０．１μｍ以上、２０μｍ以下である。
【００７１】
導電粒子１５０を形成する材料の具体例としては、ニッケル、カーボンブラック、アルミニウム、銀、金、銅、グラファイト、亜鉛、鉄、ステンレス鋼、錫、黄銅、及び、それらの合金からなる群より選択される導電材料や、酸化亜鉛、炭化ケイ素、チタン酸ストロンチウム、および、チタン酸バリウムからなる群より選択される半導電材料等が挙げられる。
【００７２】
また、本樹脂組成物に含まれる半導体セラミックス粒子１００と、導電粒子１５０の大きさは、以下の条件を満たすものであることが好ましい。具体的には、半導体セラミックス粒子１００の平均粒子径Ｄ５０をＸとし、導電粒子１５０の平均粒子径Ｄ５０をＹとした時、Ｙ／Ｘの値が、０．０５以上１未満であることが好ましく、０．１以上０．８以下であるとさらに好ましい。こうすることで、図１１に示す模式図のように、２つの電極端子１３０間を埋め尽くすように配される複数の半導体セラミックス粒子１００の隙間領域に、導電粒子１５０を入り込ませやすくなる。
【００７３】
本実施形態に係る樹脂組成物は、熱硬化性樹脂とともに、特定量のバリスタ特性を示す半導体セラミックス粒子を含む構成を採用している。かかる構成を採用した樹脂組成物を用いることによって、半導体素子内に、サージ電圧や外部環境から加わる応力の外的負荷から上記半導体素子を保護する機能を有した構成を具備させることが可能となるため、従来の電子部品のように、半導体素子と、サージ対策素子とを回路内に配置する必要がなくなり、結果的に、半導体素子に対するサージ対策として、簡易な構成で、寄生容量が小さく、動作速度の速い対策を実現させることができる。
【００７４】
以下、本実施形態に係る樹脂組成物を用いて、半導体素子中にサージ対策部（以下、「
バリスタ特性を示す部材」及び／又は「構造体３００」ともいう。）を作製する方法について、説明する。
【００７５】
本実施形態に係る樹脂組成物を用いる場合、圧縮成形法およびトランスファー成形法のいずれかの樹脂成形方法により、バリスタ特性を示す部材（構造体３００）を半導体素子中に歩留りよく作製することができる。そのため、電極端子の形状に対応した構造体３００を作製することが可能である。ここで、構造体３００を作製するために、樹脂組成物を圧縮成形する手法を採用する場合には、上記樹脂組成物は、顆粒状、粉末状またはシート状に加工されたものであることが好ましい。一方、構造体３００を作製するために、樹脂組成物をトランスファー成形する手法を採用する場合には、上記樹脂組成物は、タブレット状に加工されたものであることが好ましい。
【００７６】
半導体素子中にバリスタ特性を示す部材（構造体３００）を作製する方法の一例としては、たとえば、半導体素子に対して、上記半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つに夫々接するように、本樹脂組成物を圧縮成形またはトランスファー成形することにより構造体３００（高電圧保護部材）を形成する工程を含む方法が挙げられる。
【００７７】
以下、本実施形態に係る構造体３００を半導体素子内に搭載させる方法の一例について、まずは、顆粒状の樹脂組成物を用いて圧縮成形することにより構造体３００を製造する場合を例に挙げて説明する。ただし、本実施形態に係る構造体３００を半導体素子内に搭載させる方法については、以下の例に限定されない。
【００７８】
まず、圧縮成形金型の上型と下型の間に、顆粒状の樹脂組成物が収容された樹脂材料供給容器を設置する。次いで、半導体素子を、クランプ、吸着のような固定手段により圧縮成型金型の上型と下型の一方に固定する。以下では、上記半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つを有する面が樹脂材料供給容器に対面するように半導体素子を圧縮成型金型の上型に固定した場合を例に挙げて説明する。
【００７９】
次に、減圧下、金型の上型と下型の間隔を狭めながら、樹脂材料供給容器の底面を構成するシャッター等の樹脂材料供給機構により、秤量された顆粒状の樹脂組成物を下型が備える下型キャビティ内へ供給する。これにより、顆粒状の樹脂組成物は、下型キャビティ内で所定温度に加熱され、溶融状態となる。次いで、金型の上型と下型を結合させることにより、溶融状態の樹脂組成物を上型に固定された半導体素子に備わるゲート電極とソース電極とドレイン電極とのうち少なくとも２つに対して押し当てる。こうすることで、ゲート電極とソース電極とドレイン電極とのうち少なくとも２つの間に形成された間隔を溶融状態の樹脂組成物で埋めることができる。その後、金型の上型と下型を結合させた状態を保持しながら、所定時間をかけて樹脂組成物を硬化させる。これにより、樹脂組成物が確実にバリスタ特性を発現することができる。ここで、圧縮成形を行う場合には、金型内を減圧しながら樹脂封止を行うことが好ましく、真空条件下で行うとさらに好ましい。これにより、少なくとも、ゲート電極とソース電極とドレイン電極とのうち少なくとも２つを取り囲む領域については樹脂組成物の未充填部分を残さずに良好に充填することができる。
【００８０】
また、顆粒状の樹脂組成物を用いて圧縮成形する場合における成形温度は、特に限定されるわけではないが、５０〜２５０℃が好ましく、５０〜２００℃がさらに好ましく、８０〜１８０℃が特に好ましい。また、成形圧力は、特に限定されるわけではないが、０．５〜１２ＭＰａであることが好ましく、１〜１０ＭＰａが特に好ましい。成形温度および圧力を上記範囲とすることで、溶融状態の樹脂組成物が充填されない部分が発生することと半導体素子が位置ずれしてしまうことの両方を防止することができる。
【００８１】
次に、本実施形態に係る構造体３００を半導体素子内に搭載させる方法の一例について、シート状の樹脂組成物を用いて圧縮成形することにより構造体３００を製造する場合を例に挙げて説明する。
【００８２】
まず、半導体素子を、クランプ、吸着のような固定手段により圧縮成形金型の上型と下型の一方に固定する。以下では、上記半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つを有する面が樹脂材料供給容器に対面するように半導体素子を圧縮成型金型の上型に固定した場合を例に挙げて説明する。
【００８３】
次に、金型の上型に固定した半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つに対応する位置となるように、金型の下型キャビティ内にシート状の樹脂組成物を配置する。次いで、減圧下、金型の上型と下型の間隔を狭めることにより、シート状の樹脂組成物は、下型キャビティ内で所定温度に加熱され、溶融状態となる。その後、金型の上型と下型を結合させることにより、溶融状態の樹脂組成物を上型に固定された半導体素子に備わるゲート電極とソース電極とドレイン電極とのうち少なくとも２つに対して押し当てる。こうすることで、ゲート電極とソース電極とドレイン電極とのうち少なくとも２つの間に形成された間隔を溶融状態の樹脂組成物で埋めることができる。その後、金型の上型と下型を結合させた状態を保持しながら、所定時間をかけて樹脂組成物を硬化させる。これにより、樹脂組成物が確実にバリスタ特性を発現することができる。ここで、圧縮成形を行う場合には、金型内を減圧しながら樹脂封止を行うことが好ましく、真空条件下で行うとさらに好ましい。これにより、少なくとも、ゲート電極とソース電極とドレイン電極とのうち少なくとも２つを取り囲む領域については樹脂組成物の未充填部分を残さずに良好に充填することができる。
【００８４】
また、シート状の樹脂組成物を用いて圧縮成形する場合における成形温度は、特に限定されるわけではないが、５０〜２５０℃が好ましく、５０〜２００℃がさらに好ましく、８０〜１８０℃が特に好ましい。また、成形圧力は、特に限定されるわけではないが、０．５〜１２ＭＰａであることが好ましく、１〜１０ＭＰａが特に好ましい。成形温度および圧力を上記範囲とすることで、溶融状態の樹脂組成物が充填されない部分が発生することと半導体素子が位置ずれしてしまうことの両方を防止することができる。
【００８５】
次に、本実施形態に係る構造体３００を半導体素子内に搭載させる方法の一例について、タブレット状の樹脂組成物を用いてトランスファー成形することにより構造体３００を製造する場合を例に挙げて説明する。
【００８６】
まず、半導体素子を設置した成形金型を準備する。ここで準備する成形金型は、タブレット状の樹脂組成物を仕込むポットと、その後、圧力をかけて樹脂組成物を溶融させるためにポットに挿入する補助ラムを備えたプランジャーと、溶融させた樹脂組成物を成形空間内に送り込むスプルーとが設けられているものである。
【００８７】
次いで、成形金型を閉じた状態で、ポット内にタブレット状の樹脂組成物を仕込む。ここで、ポット内に仕込む樹脂組成物の形態は、予め、プレヒーター等によって予熱することにより半溶融の状態にされていてもよい。次に、ポット内に仕込んだ樹脂組成物を溶融させるために、樹脂組成物に対して、補助ラムを備えたプランジャーをポットに挿入して圧力をかける。その後、溶融した樹脂組成物を、スプルーを介して成形空間内に導入する。次に、成形空間内に充填された樹脂組成物は、加熱加圧されることにより硬化する。樹脂組成物が硬化した後、成形金型を開くことにより、樹脂組成物が確実にバリスタ特性を発現する構造体３００を備えた半導体素子を得ることができる。
【００８８】
また、トランスファー成形における成形温度は、特に限定されるわけではないが、５０〜２５０℃が好ましく、５０〜２００℃がさらに好ましく、８０〜１８０℃が特に好ましい。成形温度を上記範囲とすることで、溶融状態の樹脂組成物が充填されない部分が発生することと半導体素子が位置ずれしてしまうことの両方を防止することができる。
【００８９】
本発明に係るサージ対策部材は、熱硬化性樹脂及び粒界部と、前記粒界部によって離隔された複数の結晶部とを有する半導体セラミックス粒子を含む樹脂組成物から成形され、電圧−電流特性がオームの法則に従わない非直線性を示し、半導体素子のゲート電極とソース電極とドレイン電極とのうち少なくとも２つ（上述の実施形態の場合ドレイン電極とソース電極）に夫々接続される。上記樹脂組成物としては、本発明に係る樹脂組成物を用いることができる。
【００９０】
本発明に係るサージ対策部材は、本実施形態に係る樹脂組成物を用いて、半導体素子中にサージ対策部を作製する上述の方法と同様にして、製造することができる。
【符号の説明】
【００９１】
１０・・・基板
１１・・・トランジスタ領域
１２・・・サージ対策領域
２１・・・バッファ層
２２・・・電子走行層
２４・・・電子供給層
３１・・・ゲート電極
３２・・・ソース電極
３３・・・ドレイン電極
４１・・・サージ対策部
５１・・・サージ対策部
１００・・・半導体セラミックス粒子
１１０・・・結晶部
１２０・・・粒界部
１３０・・・電極端子
１５０・・・導電粒子
２００・・・樹脂材料
３００・・・バリスタ特性を示す部材（構造体）
【図１】
2016219714.tif 000003
【図２】
2016219714.tif 000004
【図３】
2016219714.tif 000005
【図４】
2016219714.tif 000006
【図５】
2016219714.tif 000007
【図６】
2016219714.tif 000008
【図７】
2016219714.tif 000009
【図８】
2016219714.tif 000010
【図９】
2016219714.tif 000011
【図１０】
2016219714.tif 000012
【図１１】
2016219714.tif 000013