(57)【特許請求の範囲】
【請求項１】
多層基板の上下の導体層間を接続する径が４０μｍ以下のビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの銅メッキ方法において、
前記電解銅メッキを行う際に、先ず電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下で行って、膜厚１μｍ以上を析出させた後、残りのメッキをそれより高い電流密度で行い、前記電解銅メッキのうち少なくとも高い電流密度でのメッキは、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きく設定されたパルスメッキで行い、
前記パルスメッキは、４０〜６０ミリ秒に設定された正のパルスの通電時間ｔ１と、負のパルスの通電時間ｔ２との比ｔ１／ｔ２が５／１〜３０／１であるビアホールの銅メッキ方法。
【請求項２】
多層基板の上下の導体層間を接続するビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの銅メッキ方法において、
前記電解銅メッキを行う際に、先ず低電流密度で第１段階のメッキを行い、次に高電流密度で第２段階のメッキを行い、かつ各段階のメッキをいずれも、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きく設定されたパルスメッキで行う請求項１に記載のビアホールの銅メッキ方法。
【請求項３】
前記パルスメッキは、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／２〜１／５である請求項１又は請求項２に記載のビアホールの銅メッキ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビアホールの銅メッキ方法に係り、詳しくは多層基板の配線層（導体層）間を接続するビアホールの銅メッキ方法に関するものである。
【０００２】
【従来の技術】
多層配線板（多層基板）の高密度化を図るため、ビルドアップ配線板が使用されている。ビルドアップ配線板では配線層間の接続にビアホールが使用されている。ビアホールが二つの配線層間を接続するためだけであれば、ビアホール内を充填メッキする必要はない。しかし、３層以上に亘って接続が必要な場合、ビアホール内を充填メッキしない構成では、図４（ａ）に示すように、ビアホール３１をずらした状態で形成する必要がある。一方、ビアホール内を充填メッキ層３２で満たした構成では、図４（ｂ）に示すように、ビアホール３１を重ねた状態で形成することができ、配線のレイアウトの自由度を高くすることができる。
【０００３】
また、現在ビアホールの径は１００μｍ程度であるため、ビアホール内を充填メッキしない構成でも各層間の導通を図るのに支障はないが、ビアホールの径が小さくなると、ビアホール内を充填メッキしないと各層間の導通に支障を来す（抵抗が大きくなる）虞がある。
【０００４】
充填メッキがされたビアホールにより層間接続を行う場合は、樹脂製の絶縁層にビアホールを形成した後、スミア除去工程及び触媒付与工程を実施する。次にビアホールの底面及び内周面に化学銅メッキ層を形成する。その後、電解銅メッキによりビアホール内に充填メッキ層を形成する。
【０００５】
現在、ビアホールの径は１００μｍ程度のものが実施されているが、多層基板のより高密度化を図るため、ビアホールの径を７０μｍ以下に微細化することが検討されており、例えば、４０μｍあるいは２０μｍの検討も行われている。
【０００６】
【発明が解決しようとする課題】
ところが、従来の電解銅メッキの方法では、充填メッキが施されたビアホールの信頼性を所定の水準以上に保持するには、電解銅メッキを低電流密度で長時間（例えば、１Ａ／ｄｍ2で１００分）実施する必要があり生産性が低いという問題がある。短時間でビアホールの充填メッキを完了するため単純に電流密度を高めると、信頼性の評価項目のうち熱衝撃試験を満足することができなかった。熱衝撃試験は、−５５℃と１２５℃の液相に各３分間保持するサイクルを１０００サイクル行った後の、抵抗変化率が±１０％以内を合格とするものである。
【０００７】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は孔径が４０μｍと小さくなった場合にも、信頼性が確保された状態のビアホール内の充填メッキを短時間で完了することができるビアホールの銅メッキ方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するため、請求項１に記載の発明では、多層基板の上下の導体層間を接続する径が４０μｍ以下のビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの銅メッキ方法において、前記電解銅メッキを行う際に、先ず電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下で行って、膜厚１μｍ以上を析出させた後、残りのメッキをそれより高い電流密度で行う。
【０００９】
この発明では、電解銅メッキを行う際、先ず１．５Ａ／ｄｍ2以下の低電流密度でメッキが行われるため、化学銅メッキの表面に電解銅メッキがデンドライト（樹枝状結晶）析出するのが抑制されて、緻密に均一に付着する。そして、所定の膜厚（１μｍ）以上析出させた後に、高電流密度でその後のメッキが行われる。その結果、ビアホール内に信頼性に悪影響を与えるボイドが発生せずに、短時間で充填メッキを行うことができる。
【００１０】
さらに、請求項１に記載の発明では、前記電解銅メッキのうち少なくとも高い電流密度でのメッキは、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きく設定されたパルスメッキで行い、前記パルスメッキは、４０〜６０ミリ秒に設定された正のパルスの通電時間ｔ１と、負のパルスの通電時間ｔ２との比ｔ１／ｔ２が５／１〜３０／１である。この発明では、高電流密度でのメッキがパルスメッキで行われるため、高電流密度の直流を流してメッキを行う場合と異なり、ビアホールの開口側でメッキ層が速く成長するのが抑制され、ビアホール内に空間がある状態でビアホールの開口部が閉塞されることが回避される。
【００１１】
請求項２に記載の発明では、多層基板の上下の導体層間を接続するビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの銅メッキ方法において、前記電解銅メッキを行う際に、先ず低電流密度で第１段階のメッキを行い、次に高電流密度で第２段階のメッキを行い、かつ各段階のメッキをいずれも、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量を大きく設定したパルスメッキで行う。
【００１２】
電解銅メッキに要する時間を短縮するため、高電流密度の直流でメッキを行うと、デンドライト析出が発生し、信頼性の確保された充填メッキ層の形成が難しい。しかし、低電流密度で第１段階のメッキが行われ、次に高電流密度の第２段階のメッキが行われ、かつ各段階のメッキがいずれも、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量を大きく設定したパルスメッキで行われる。従って、信頼性の確保された充填メッキ層を短時間で形成できる。高電流密度でのメッキは一定電流密度に限らず、一定の割合で電流密度が高くなるように変化させたり、段階的に高くなるように設定してもよい。
【００１４】
請求項３に記載の発明では、請求項１又は請求項２に記載の発明において、前記パルスメッキは、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／２〜１／５である。この発明では、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが前記の範囲に設定されることにより、安定した状態でメッキが行われる。
【００１５】
【発明の実施の形態】
以下、本発明を直径４０μｍのビアホールの形成に具体化した一実施の形態を図１〜図３に従って説明する。
【００１６】
多層基板の上下の導体層間を電気的に接続するため、充填メッキされたビアホールを形成するには、図１（ａ）に示すように、先ず下層の導体層１１ａの上に絶縁層１２が形成された後、レーザー照射によりビアホール（下孔）１３が形成される。次にスミア除去処理が行われ、その後、ビアホール１３の内面及び上層の導体層１１ｂを形成すべき箇所への触媒付与処理と、化学銅メッキ処理とが行われて、図１（ｂ）に示すように、薄い化学銅メッキ層１４が形成される。
【００１７】
次に電解銅メッキが行われる。電解銅メッキは２段階に分けて行われ、図２（ａ）に示すように、第１段階において低電流密度で所定時間行われ、次に第２段階の電解銅メッキが高電流密度で行われる。第１段階のメッキにより、図１（ｃ）に示すように、化学銅メッキ層１４の上に、所定の膜厚に緻密な電解銅メッキ層１５が形成される。そして、第２段階のメッキにより、図１（ｄ）に示すように、ビアホール１３の残りの部分が充填されるように充填メッキ層１６が形成される。なお、図１（ｃ），（ｄ）では化学銅メッキ層１４、電解銅メッキ層１５及び充填メッキ層１６を区別して明示しているが、実際は各層間の区別はさほど明確ではない。
【００１８】
電解銅メッキは、電流密度がメッキ浴の許容電流範囲において行われ、第１段階のメッキでは、電流密度が１．５Ａ／ｄｍ2以下で行われ、膜厚１μｍ以上、好ましくは１．５〜２．０μｍの銅を析出させた後、第２段階のメッキがそれより高い電流密度で行われる。第２段階のメッキの電流密度は電解銅メッキのメッキ浴の組成にもよるが、電解銅メッキの合計時間を３０分程度で完了するには、３Ａ／ｄｍ2程度が好ましい。
【００１９】
図２（ａ）は電気銅メッキの際の供給電流値（Ｉ）と、時間（ｔ）の関係を示すグラフであり、図２（ｂ）はパルスメッキの際の供給電流値の変化を模式的に示すグラフである。なお、（ａ）と（ｂ）とでは時間のスケールが異なる。
【００２０】
電解銅メッキは、図２（ｂ）に示すように、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きなパルスメッキで行われる。パルスメッキは、正のパルスの通電時間ｔ１と、負のパルスの通電時間ｔ２との比ｔ１／ｔ２が５／１〜３０／１、好ましくは８／１〜２０／１の範囲に設定される。一回の通電時間ｔ１は、４０〜６０ｍｓ（ミリ秒）程度に設定される。一回の通電時間ｔ１が短い場合は、パルスの切り替えが頻繁に行われることになるため好ましくなく、また、一回の通電時間ｔ１があまり長い場合は、メッキ層の膜質が低下しがちとなるので好ましくない。
【００２１】
パルスメッキは、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／２〜１／５に設定される。
（実施例）
以下、実施例及び比較例により本発明をさらに詳しく説明する。
【００２２】
図３（ａ）に示すように、ビアホール１３が多数形成された評価基板を形成し、メッキ条件を変更してビアホール１３の充填メッキを行った。実施例及び比較例において、スミア除去処理、触媒付与処理及び化学銅メッキ処理は、公知の処理条件でおこなった。また、電解銅メッキにおけるメッキ浴への添加剤として、アトテック社製のインパルスＨ（商品名）ブライトナー及びレベラーを使用した。それぞれの添加量は、メーカー推奨条件であるブライトナー：２．５ｍｌ／ｌ、レベラー：８ｍｌ／ｌとした。
【００２３】
そして、フィリング率（充填率）が９０％以上の試料について、表１に示す４項目、即ち高温放置試験、高温高湿放置試験、熱衝撃試験及びはんだ耐熱試験の信頼性評価を行った。
【００２４】
ここで、フィリング率は、図３（ｂ）に示すように、下層の導体層１１ａの上面と、ビアホール１３の充填メッキ層１６の上面との距離をＬ１、下層の導体層１１ａの上面と上層の導体層１１ｂの上面との距離をＬ２としたとき、フィリング率＝（Ｌ１／Ｌ２）×１００（％）と定義する。
【００２５】
【表１】
0004000796.tif 000002
はんだ耐熱試験は、２８０〜２９０℃のはんだ浴中に所定時間（３０秒）浸漬した後、冷却し、その後、抵抗値を測定した。
【００２６】
４項目の評価試験のうち、高温放置試験、高温高湿放置試験及びはんだ耐熱性試験に関しては比較例においても殆どが合格し、比較例では熱衝撃試験の合格率が低かった。熱衝撃試験終了品のビアホールの断面を走査電子顕微鏡で観察した結果、信頼性の合格率が悪い基板は、充填メッキ層の内部にボイドやデンドライト状析出が観察された。
【００２７】
実施例品と比較例品についてメッキ条件と熱衝撃試験の合格率を表２に示す。
【００２８】
【表２】
0004000796.tif 000003
表２の比較例１から、低電流密度（１Ａ／ｄｍ2）で長時間（１００分）電解メッキを行えば、信頼性の確保された充填メッキ層を形成できるが、メッキに要する時間が長すぎることが確認された。また、比較例２から直流で低電流密度と高電流密度の２段階でビアホールの充填メッキを行った場合は、メッキ時間は短縮できるが、信頼性が不充分であることが確認された。また、比較例３から高電流密度だけで充填メッキを行った場合は、信頼性が不充分であることが確認された。
【００２９】
一方、実施例１〜実施例８では、メッキ時間３０分で信頼性１００％の充填メッキ層が得られた。実施例のなかでも、実施例１がビアホールの断面を走査電子顕微鏡で観察した結果、メッキ層の質が最も良かった。
【００３０】
この実施の形態によれば次の効果が得られる。
（１）  多層基板の上下の導体層間を接続するビアホール１３内を充填メッキする際、先ず電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下で行われて、膜厚１μｍ以上が析出された後、残りのメッキがそれより高い電流密度で行われる。従って、化学銅メッキ層１４の表面に電解銅メッキがデンドライト（樹枝状結晶）析出するのが抑制されて、緻密に均一に付着する。また、ビアホール内に信頼性に悪影響を与えるボイドが発生せずに、短時間で充填メッキを行うことができる。
【００３１】
（２）  電解銅メッキが、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きく設定されたパルスメッキで行われる。従って、高電流密度の直流を流してメッキを行う場合と異なり、ビアホール１３の開口側でメッキ層が速く成長するのが抑制され、ビアホール１３内に空間がある状態でビアホールの開口部が閉塞されることが回避される。
【００３２】
（３）  電解銅メッキを行う際に、低電流密度の第１段階のメッキ及び高電流密度での第２段階のメッキの両方とも、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量を大きく設定したパルスメッキでわれる。従って、信頼性の確保された充填メッキ層を短時間で形成できる。
【００３３】
（４）  前記パルスメッキは、正のパルスの通電時間ｔ１と負のパルスの通電時間ｔ２との比ｔ１／ｔ２が５／１〜３０／１である。従って、安定した状態でメッキが行われ、信頼性の確保された充填メッキ層１６が形成される。
【００３４】
（５）  前記パルスメッキは、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／２〜１／５である。従って、安定した状態でメッキが行われ、信頼性の確保された充填メッキ層１６が形成される。
【００３５】
実施の形態は前記に限らず、例えば次のように構成してもよい。
○  高電流密度でのメッキは一定電流密度に限らず、一定の割合で電流密度が高くなるように変化させたり、段階的に高くなるように設定してもよい。例えば、高電流密度でメッキを行う際の平均電流密度が所定の値（例えば３Ａ／ｄｍ2）になるように、３Ａ／ｄｍ2より低い値から３Ａ／ｄｍ2より高い値となるように変化させてもよい。
【００３６】
○  電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下で行って、膜厚１μｍ以上を析出させる際の電解銅メッキをパルスメッキではなく、直流電力を流して行い、その後の高い電流密度での電解銅メッキをパルスメッキで行うようにしてもよい。
【００３７】
○  ビアホール１３の径は４０μｍに限らず、４０μｍより大きなものや、４０μｍより小さな２０μｍ程度のものに適用してもよい。
前記実施の形態から把握できる技術的思想（発明）について以下に記載する。
【００３８】
（１）  前記電流密度が１．５Ａ／ｄｍ2以下のメッキを、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きく設定されたパルスメッキで行う請求項１に記載のビアホールの銅メッキ方法。
【００３９】
（２）  前記電流密度が１．５Ａ／ｄｍ2以下のメッキはほぼ１Ａ／ｄｍ2で行われる請求項１または（１）に記載のビアホールの銅メッキ方法。
【００４０】
（３）  前記高い電流密度での電解銅メッキは電流密度がほぼ３Ａ／ｄｍ2で行われる請求項１、（１）及び（２）のいずれかに記載のビアホールの銅メッキ方法。
【００４１】
（４）  前記第１段階のメッキは電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下で行われる請求項２に記載のビアホールの銅メッキ方法。
（５）  前記第２段階のメッキは電流密度がほぼ３Ａ／ｄｍ2で行われる請求項２、（３）及び（４）のいずれかに記載のビアホールの銅メッキ方法。
【００４２】
【発明の効果】
以上、詳述したように、各請求項に記載の発明によれば、孔径が４０μｍと小さくなった場合にも、信頼性が確保された状態のビアホール内の充填メッキを短時間で完了することができる。
【図面の簡単な説明】
【図１】  （ａ）〜（ｄ）はビアホールの充填メッキ層を形成する手順を示す模式断面図。
【図２】  （ａ）はメッキの条件を示すタイムチャート、（ｂ）はパルスメッキの条件を示す部分模式タイムチャート。
【図３】  （ａ）は信頼性評価基板の部分模式断面図、（ｂ）はフィリング率を説明するビアホールの模式断面図。
【図４】  （ａ）はビアホールに充填メッキを行わない場合の部分模式断面図、（ｂ）は充填メッキを行う場合の部分模式断面図。
【符号の説明】
１１ａ，１１ｂ…導体層、１３…ビアホール、Ｆ，Ｒ…電流値、ｔ１，ｔ２…通電時間。
【図１】
0004000796.tif 000004
【図２】
0004000796.tif 000005
【図３】
0004000796.tif 000006
【図４】
0004000796.tif 000007