(57)【要約】【課題】ＥＳＤ保護回路を備える半導体集積回路の小型化を実現することである。【解決手段】一実施の形態にかかる半導体集積回路１は、低雑音アンプ回路ＬＮＡとトランスＴ１とＥＳＤ保護回路１１と、を備える。低雑音アンプ回路ＬＮＡは、入力端子に供給された無線信号を増幅する。トランスＴ１は、巻線Ｌ１と巻線Ｌ２とを備え、巻線Ｌ２の少なくとも一端が低雑音アンプ回路ＬＮＡの入力端子に接続され、低雑音アンプ回路ＬＮＡの入力インピーダンス整合回路として機能する。ＥＳＤ保護回路１１は、巻線Ｌ１の中間タップに接続されている。【選択図】図３
2016171163.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に供給された無線信号を増幅する低雑音アンプ回路と、
第１および第２の巻線を備え、前記第２の巻線の少なくとも一端が前記低雑音アンプ回路の入力端子に接続され、前記低雑音アンプ回路の入力インピーダンス整合回路として機能するトランスと、
前記第１の巻線の中間タップに接続されているＥＳＤ保護回路と、を備える、
半導体集積回路。
【請求項２】
前記第１の巻線の一端および他端から等しい長さの位置を位置ＰＭとし、前記第１の巻線の前記一端から前記他端までの長さをＬとした場合、前記中間タップは、前記位置ＰＭの±Ｌ×０．１の範囲内に設けられている、請求項１に記載の半導体集積回路。
【請求項３】
前記トランスが備える前記第１および第２の巻線はそれぞれ、半導体基板上に形成されたスパイラルインダクタである、請求項１に記載の半導体集積回路。
【請求項４】
前記ＥＳＤ保護回路は、前記半導体基板上に形成された多段接続された複数のダイオードを用いて構成されている、請求項３に記載の半導体集積回路。
【請求項５】
前記ＥＳＤ保護回路は、前記スパイラルインダクタの中心部に配置されている、請求項３に記載の半導体集積回路。
【請求項６】
少なくとも前記トランスと前記低雑音アンプ回路と前記ＥＳＤ保護回路とが１つの半導体チップに集積化されている、請求項１に記載の半導体集積回路。
【請求項７】
送信信号を増幅する送信アンプ回路と、
第１および第２の巻線を備え、前記第２の巻線の少なくとも一端が前記送信アンプ回路の出力端子に接続され、前記送信アンプ回路の出力インピーダンス整合回路として機能するトランスと、
前記第１の巻線の中間タップに接続されているＥＳＤ保護回路と、を備える、
半導体集積回路。
【請求項８】
少なくとも前記トランスと前記送信アンプ回路と前記ＥＳＤ保護回路とが１つの半導体チップに集積化されている、請求項７に記載の半導体集積回路。
【請求項９】
請求項１に記載の半導体集積回路が実装された通信モジュール。
【請求項１０】
請求項９に記載の通信モジュールを備えるスマートメータ。
【請求項１１】
入力端子に供給された無線信号を増幅する低雑音アンプ回路と、
第１および第２の巻線を備え、前記第２の巻線の少なくとも一端が前記低雑音アンプ回路の入力端子に接続され、前記低雑音アンプ回路の入力インピーダンス整合回路として機能する第１のトランスと、
前記第１の巻線の中間タップに接続されている第１のＥＳＤ保護回路と、を備える受信回路と、
送信信号を増幅する送信アンプ回路と、
第３および第４の巻線を備え、前記第３の巻線の少なくとも一端が前記送信アンプ回路の出力端子に接続され、前記送信アンプ回路の出力インピーダンス整合回路として機能する第２のトランスと、
前記第４の巻線の中間タップに接続されている第２のＥＳＤ保護回路と、を備える送信回路と、
を備える半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路、通信モジュール、及びスマートメータに関し、例えばＥＳＤ保護回路を備える半導体集積回路、通信モジュール、及びスマートメータに関する。
【背景技術】
【０００２】
近年、高周波信号を送受信可能な無線通信装置が広く用いられている。このような無線通信装置では、静電気放電（ＥＳＤ：Electro Static Discharge)から回路素子を保護するためにＥＳＤ保護回路が設けられている。例えば、特許文献１には、静電気放電から回路素子を保護するためにＥＳＤ保護回路を設けた半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−４９２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、無線通信装置に使用される半導体集積回路の小型化が進んでいる。この半導体集積回路には静電気放電から回路素子を保護するためにＥＳＤ保護回路が設けられている。しかしながら、ＥＳＤ保護回路は面積が大きいため、半導体集積回路の小型化の妨げになるという問題がある。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態にかかる半導体集積回路はトランスとＥＳＤ保護回路とを備えており、ＥＳＤ保護回路は、トランスの巻線の中間タップに接続されている。
【発明の効果】
【０００７】
前記一実施の形態によれば、ＥＳＤ保護回路を備える半導体集積回路の小型化を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１にかかるスマートメータを説明するためのブロック図である。
【図２】図１に示したスマートメータが備える通信装置の一例を示すブロック図である。
【図３】実施の形態１にかかる半導体集積回路の一例を示す回路図である。
【図４】実施の形態１にかかる半導体集積回路の構成例を説明するための図である。
【図５】ＥＳＤ保護回路の一例を示す回路図である。
【図６】実施の形態１にかかる半導体集積回路と関連技術にかかる半導体集積回路とを比較するための図である。
【図７】図６の切断線ＶＩＩ−ＶＩＩにおける断面図である。
【図８】実施の形態１にかかる半導体集積回路の他の構成例を説明するための図である。
【図９】実施の形態１にかかる半導体集積回路の他の構成例を説明するための図である。
【図１０】実施の形態２にかかる半導体集積回路の一例を示す回路図である。
【図１１】実施の形態３にかかる半導体集積回路の一例を示す回路図である。
【図１２】関連技術にかかる半導体集積回路を説明するための図である。
【図１３】図１２に示した半導体集積回路が備えるトランスとＥＳＤ保護回路の具体的な構成例を示す図である。
【図１４】図１２に示した半導体集積回路の使用例を説明するための回路図である。
【図１５】図１２に示した半導体集積回路の他の構成例を説明するための回路図である。
【図１６】図１２に示した半導体集積回路の他の使用例を説明するための回路図である。
【発明を実施するための形態】
【０００９】
＜実施の形態１＞
まず、図１を用いて実施の形態１にかかるスマートメータについて説明する。
【００１０】
（スマートメータの構成：図１）
図１は、本実施の形態にかかるスマートメータを説明するためのブロック図である。図１に示すようにスマートメータ１００は、通信装置１０１、ＭＣＵ（Microcontroller Unit）１０２、計測装置１０３、電源回路１０４、メモリ１０５、ディスプレイ１０６、及びアンテナＡＮＴを備える。スマートメータ１００は、商用電源１０７から家庭用電源の負荷１０９に供給される電力量を測定するための装置である。
【００１１】
通信装置１０１は、スマートメータ１００で測定された電力量等の情報をアンテナＡＮＴを介して他の機器に送信する。また、通信装置１０１は、他の機器から所定の情報をアンテナＡＮＴを介して受信する。ＭＣＵ（１０２）は、通信装置１０１、計測装置１０３、メモリ１０５、及びディスプレイ１０６を制御する。計測装置１０３は、配線１０８に流れる電力量を測定し、測定した電力量に関する情報をＭＣＵ（１０２）に出力する。ＭＣＵ（１０２）は、計測装置１０３で測定された電力量に関する情報をメモリ１０５に格納する。メモリ１０５は、例えばＤＲＡＭ（Dynamic Random Access Memory）を用いて構成することができる。ディスプレイ１０６は、スマートメータ１００の各種情報を表示する。ディスプレイ１０６には、例えば液晶ディスプレイを用いることができる。例えば、通信装置１０１は、検針時やＨＥＭＳ（Home Energy Management System）との通信時にメモリ１０５に格納されている消費電力の記録を送信する。
【００１２】
（通信装置の構成：図２）
図２は、図１に示したスマートメータ１００で用いられている通信装置１０１の一例を示すブロック図である。図２に示すように通信装置１０１は、半導体集積回路１１３を備える。半導体集積回路１１３は高周波用の集積回路であり、半導体チップを用いて構成されている。半導体集積回路１１３は、受信受動回路１１５、低雑音アンプ回路ＬＮＡ、受信回路ＲＸ、送信回路ＴＸ、送信アンプ回路ＰＡ、送信受動回路１１６、局部発振器ＳＸ、モデムＭＯＤＥＭ、制御回路１１４、及びインターフェイスＩ／Ｆを備える。更に、半導体集積回路１１３にはＭＣＵ（１０２）が集積化されており、半導体集積回路１１３は１つの半導体チップ（ＲＦ−ＳｏＣ（Radio Frequency System on Chip））で構成されている。なお、通信装置１０１は、半導体集積回路１１３にＭＣＵ（１０２）を搭載していない半導体チップ（ＲＦ−ＩＣ（Radio Frequency Integrated Circuit））を用いて構成してもよい。通信装置１０１はスイッチ回路１１７を備えており、このスイッチ回路１１７は半導体集積回路１１３（ＲＦ−ＳｏＣ）の外に形成されている。
【００１３】
受信受動回路１１５は、低雑音アンプ回路ＬＮＡの入力インピーダンスを整合する機能とフィルタ回路としての機能を備える。低雑音アンプ回路ＬＮＡは、受信受動回路１１５から供給された無線信号（アンテナＡＮＴを介して入力された無線信号）を増幅する。受信回路ＲＸは、低雑音アンプ回路ＬＮＡで増幅された受信信号に対してダウンコンバート等の受信処理を行う。モデムＭＯＤＥＭは、受信回路ＲＸから供給された受信信号を復調し、復調後の受信信号をインターフェイスＩ／Ｆを介してＭＣＵ（１０２）に供給する。
【００１４】
また、モデムＭＯＤＥＭにはＭＣＵ（１０２）からインターフェイスＩ／Ｆを介して送信信号が供給される。モデムＭＯＤＥＭは、供給された送信信号を変調し、変調後の送信信号を送信回路ＴＸに供給する。送信回路ＴＸは、モデムＭＯＤＥＭから供給された変調後の送信信号に対してアップコンバート等の送信処理を行う。送信アンプ回路ＰＡは、送信回路ＴＸから供給された送信信号を増幅する。送信受動回路１１６は、送信アンプ回路ＰＡの出力インピーダンスを整合する機能とフィルタ回路としての機能を備える。
【００１５】
スイッチ回路１１７は、アンテナＡＮＴと受信受動回路１１５との接続、及びアンテナＡＮＴと送信受動回路１１６との接続を切り替える。具体的には、スイッチ回路１１７は、受信時にアンテナＡＮＴと受信受動回路１１５とを接続し、送信時にアンテナＡＮＴと送信受動回路１１６とを接続する。また、制御回路１１４にはＭＣＵ（１０２）からインターフェイスＩ／Ｆを介して制御信号が供給される。制御回路１１４は、制御信号に応じて通信装置１０１を制御する。
【００１６】
（関連技術の説明）
次に、図２に示した通信装置１０１の関連技術について、図１２〜図１６を用いて説明する。図１２は、図２に示した通信装置１０１が備える半導体集積回路１１３の関連技術を説明するための回路図である。図１２に示すように、半導体集積回路１１３は、端子ＴＭ１、ＴＭ２、巻線Ｌ１と巻線Ｌ２とを備えるトランスＴ１、容量素子Ｃ１、低雑音アンプ回路ＬＮＡ、及びＥＳＤ保護回路１１１、１１２を備える。トランスＴ１と容量素子Ｃ１は、低雑音アンプ回路ＬＮＡの入力インピーダンス整合回路として機能する。容量素子Ｃ１は、低雑音アンプ回路ＬＮＡの入力インピーダンスの値によっては省略することができる。なお、図１２では、低雑音アンプ回路ＬＮＡ以降の受信回路や送信回路、端子ＴＭ３、ＴＭ４などの図示を省略している。
【００１７】
図１２に示すように、トランスＴ１の巻線Ｌ１の一端は端子ＴＭ１に接続され、他端は端子ＴＭ２に接続されている。トランスＴ１の巻線Ｌ１の一端（端子ＴＭ１）にはＥＳＤ保護回路１１１が接続されている。トランスＴ１の巻線Ｌ１の他端（端子ＴＭ２）にはＥＳＤ保護回路１１２が接続されている。
【００１８】
図１３は、図１２に示した半導体集積回路１１３が備えるトランスＴ１とＥＳＤ保護回路１１１、１１２の具体的な構成例を示す図である。図１３に示すように、トランスＴ１の巻線Ｌ１の一端は端子（入力パッド）ＴＭ１に接続され、他端は端子（入力パッド）ＴＭ２に接続されている。巻線Ｌ１は、中心軸を中心に渦巻き状に配置されている。また、トランスＴ１の巻線Ｌ２も、巻線Ｌ１と共通の中心軸を中心に渦巻き状に配置されている。このように配置することで、巻線Ｌ１および巻線Ｌ２を磁気的に結合することができる。例えば、巻線Ｌ１および巻線Ｌ２は、半導体基板上に形成されたスパイラルインダクタを用いて構成することができる。
【００１９】
巻線Ｌ１の一端にはＥＳＤ保護回路１１１が接続されている。ＥＳＤ保護回路１１１は、複数のダイオードを多段接続した２つのダイオード群Ｄ１０１、Ｄ１０２を並列に接続することで構成することができる。具体的には、ダイオード群Ｄ１０１のアノード側を接地電位ＧＮＤに接続し、カソード側を巻線Ｌ１の一端に接続する。また、ダイオード群Ｄ１０２のカソード側を電源電位ＶＤＤに接続し、アノード側を巻線Ｌ１の一端に接続する。
【００２０】
同様に、巻線Ｌ１の他端にはＥＳＤ保護回路１１２が接続されている。ＥＳＤ保護回路１１２は、複数のダイオードを多段接続した２つのダイオード群Ｄ１０３、Ｄ１０４を並列に接続することで構成することができる。具体的には、ダイオード群Ｄ１０３のアノード側を接地電位ＧＮＤに接続し、カソード側を巻線Ｌ１の他端に接続する。また、ダイオード群Ｄ１０４のカソード側を電源電位ＶＤＤに接続し、アノード側を巻線Ｌ１の他端に接続する。
【００２１】
（半導体集積回路（ＲＦ−ＳｏＣ）の使用例）
次に、図１２に示した半導体集積回路１１３の使用例について説明する。図１４は、図１２に示した半導体集積回路の使用例を説明するための回路図である。図１４に示す使用例では、端子ＴＭ１にアンテナＡＮＴからの受信信号が供給され、端子ＴＭ２は接地されている。この使用例は、図２に示した半導体集積回路１１３の使用例と対応している。アンテナＡＮＴから供給される受信信号は単相信号であり、トランスＴ１はこの単相信号を差動信号に変換する。トランスＴ１以降の受信回路ではこのような差動信号を扱う構成となっているため、単相信号を扱う場合よりも外部雑音に強い構成となっている。
【００２２】
また、図１４に示す使用例では、トランスＴ１の巻線Ｌ１の他端を端子ＴＭ２を介して接地している。すなわち、トランスＴ１の巻線Ｌ１の他端を半導体集積回路１１３の外部で接地している。このような構成とすることで、トランスＴ１の巻線Ｌ１に印加されたコモンモード雑音が、トランスＴ１以降の受信回路、電源ノード、またはグランドノードに入り込むことを抑制することができる。
【００２３】
例えば、図１５に示した半導体集積回路１１３’のように、トランスＴ１の巻線Ｌ１の他端を半導体集積回路１１３’のグランドノードに接続した場合は、巻線Ｌ１に印加されたコモンモード雑音が、半導体集積回路１１３’内のグランドの共通インピーダンスＺを通ることで、半導体集積回路１１３’内のグランドノードにコモンモード雑音が入り込む。一方、図１４に示すように、トランスＴ１の巻線Ｌ１の他端を半導体集積回路１１３の外部で接地した場合は、コモンモード雑音が半導体集積回路１１３内のグランドノードに入り込むことを抑制することができる。
【００２４】
図１６は、図１２に示した半導体集積回路１１３の他の使用例を説明するための回路図である。図１６の使用例では、アンテナＡＮＴから供給された単相の受信信号を、外付けのＬＣ回路１２０で差動信号に変換してから半導体集積回路１１３に入力している。例えば、ＬＣ回路１２０は、インダクタＬ１１、Ｌ１２と容量素子Ｃ１１、Ｃ１２とを用いて構成することができる。
【００２５】
例えば、ＬＣ回路１２０は、図２に示した通信装置１０１のスイッチ回路１１７と端子Ｔ１、Ｔ２との間に設けられる。なお、単相信号を差動信号に変換するＬＣ回路１２０は、アンテナＡＮＴから半導体集積回路１１３までの信号経路にあればよく、必ずしも半導体集積回路１１３の直近に設ける必要はない。図１６に示す使用例では、半導体集積回路１１３の端子ＴＭ１、ＴＭ２に差動信号が供給されるので、図１４に示した使用例の場合よりも更に外部雑音に強い構成となっている。
【００２６】
図１４、図１６に示した使用例のように、半導体集積回路１１３は、単相入力および差動入力の双方に対応できるように構成されている。この理由は以下の通りである。
【００２７】
スマートメータは世界中で使用されているため、スマートメータ向けの通信規格であるＩＥＥＥ８０２．１５．４ｇでは、世界中の多くの国の通信法規に合致するように、多くの通信モードが定義されている。しかし、スマートメータ用の通信モードとして定義されている通信モードは、狭帯域通信であるため最小受信感度が低くなっている。具体的には、低速・狭帯域な通信モードでは最小受信感度は−１１０ｄＢｍ程度である。また、高速・広帯域な通信モードでは最小受信感度は−８０ｄＢｍ程度である。一般的に、微弱電波を用いた通信モードでは、外部雑音に強い差動構成の半導体集積回路（ＲＦ−ＩＣやＲＦ−ＳｏＣ）を用いるのが望ましい。一方、スマートメータの低コスト化のためには、インピーダンス整合回路を内蔵した単相入力の半導体集積回路（ＲＦ−ＩＣやＲＦ−ＳｏＣ）を用いるのが望ましい。図１２に示した半導体集積回路１１３では、この両方の使い方に対応することができる。
【００２８】
ここで、１つのスマートメータが対応すべき通信モードは、１つから、多くても数個程度である。したがって、差動入力専用の半導体集積回路と、単相入力専用の半導体集積回路とを別個に用意し、適切に使い分けるという方法もあり得る。しかしながら、実際の開発においては、単相入力か差動入力かを分けるカギとなるノイズの問題を、設計段階で正確に予測することは難しい。実際に装置を作製して単相入力が可能か、また差動入力が必要かを見極める必要がある。また、このような見極めは、開発しようとする仕向地の数だけ必要となる。したがって、単相入力および差動入力の両方に対応できる半導体集積回路（ＲＦ−ＩＣやＲＦ−ＳｏＣ）を用意し、その搭載基板や、チップ部品の載せ替えで単相入力と差動入力とを切り替えることができれば、開発工数の節減に繋がり、最終的にはスマートメータのコスト低減にもつながる。また、複数の仕向地向けのスマートメータを並行して生産する場合にも、単相入力と差動入力の両方に対応する半導体集積回路（ＲＦ−ＩＣやＲＦ−ＳｏＣ）を用いることで、部品調達コストや在庫管理コストを低減することができる。
【００２９】
（関連技術の問題点）
図１２に示した半導体集積回路１１３では、静電気放電（サージ）から半導体集積回路１１３を保護するために、２つの端子ＴＭ１、ＴＭ２にそれぞれ、ＥＳＤ保護回路１１１、１１２を設けている。ここで、ＥＳＤ保護回路１１１、１１２の面積は一般的に無視できないほど大きく、半導体集積回路１１３の面積を大幅に増加させる。このため、半導体集積回路を十分に小型化することができないという問題があった。このことは最終的にはスマートメータのコスト増加に繋がる。
【００３０】
また、ＥＳＤ保護回路は、一般的に無視できないほどの寄生容量を有する。この寄生容量は半導体集積回路の受信特性、ひいてはスマートメータの通信品質を劣化させる。更に、このことはスマートメータの設置場所に関する制約が増えることを意味し、スマートメータの設置と運用に関わるコストの増加を招く。具体例として、従来型のメータをスマートメータに交換する場合を考える。スマートメータの設置箇所によっては、従来型のメータの設置場所にそのままスマートメータを設置するだけでは充分な通信品質が得られない場合が生じる。この場合、通信テストを行いつつ、許される範囲で設置位置を調整する必要があり、スマートメータの設置工事に関わる人件費の増加を招く。スマートメータの受信性能が低いほど、この様なケースは増加する。別の具体例として、スマートメータの設置後に、電波の障害となる金属製の物置を建てた場合について考える。スマートメータの通信品質に余力がないと、この様な環境変化によってスマートメータの通信に障害が生じることになる。その場合、要員を派遣しての調査と工事をする必要が生じる。すなわち、スマートメータの運用コストの増加を招く。スマートメータの受信性能が低いほど、この様なケースは増加する。以下で、このような問題を解決することができる半導体集積回路について説明する。
【００３１】
（半導体集積回路の構成：図３〜図５）
図３は、本実施の形態にかかる半導体集積回路の一例を示す回路図である。図３に示すように、本実施の形態にかかる半導体集積回路１は、端子ＴＭ１、ＴＭ２、巻線Ｌ１と巻線Ｌ２とを備えるトランスＴ１、容量素子Ｃ１、及び低雑音アンプ回路ＬＮＡを備える。例えば、これらの構成要素はＲＦ−ＩＣやＲＦ−ＳｏＣに集積化されている。例えば、本実施の形態にかかる半導体集積回路（受信回路）１は、図２に示した通信装置１０１が備える半導体集積回路１１３（この場合は受信用である）として用いることができる。なお、図２に示した構成例では半導体集積回路１に単相の受信信号が供給される場合を示しているが、本実施の形態では、半導体集積回路１に差動の受信信号が供給されるようにしてもよい。この場合は、半導体集積回路１の入力側に単相信号を差動信号に変換する変換回路（例えば、図１６に示したＬＣ回路１２０）を設ける。半導体集積回路１に差動の受信信号が供給される場合は、端子ＴＭ１、ＴＭ２で差動信号を受信する。
【００３２】
トランスＴ１と容量素子Ｃ１は、低雑音アンプ回路ＬＮＡの入力インピーダンス整合回路として機能する。容量素子Ｃ１は、低雑音アンプ回路ＬＮＡの入力インピーダンスの値によっては省略することができる。なお、図３では、低雑音アンプ回路ＬＮＡ以降の受信回路の図示を省略している。低雑音アンプ回路ＬＮＡ以降の受信回路については、図２に示した半導体集積回路１１３の場合と同様である。
【００３３】
図３に示すように、トランスＴ１の巻線Ｌ１の一端は端子ＴＭ１に接続され、他端は端子ＴＭ２に接続されている。トランスＴ１の巻線Ｌ１には端子ＴＭ１、ＴＭ２を介して受信信号が供給される。トランスＴ１の巻線Ｌ１の中間タップ１２には、配線１３を介してＥＳＤ保護回路１１が接続されている。
【００３４】
図４は、図３に示した半導体集積回路１の構成例を説明するための図である。図４に示すように、トランスＴ１の巻線Ｌ１の一端は端子（入力パッド）ＴＭ１に接続され、他端は端子（入力パッド）ＴＭ２に接続されている。巻線Ｌ１は、中心軸を中心に渦巻き状に配置されている。また、トランスＴ１の巻線Ｌ２も、巻線Ｌ１と共通の中心軸を中心に渦巻き状に配置されている。このように配置することで、巻線Ｌ１および巻線Ｌ２を磁気的に結合することができる。例えば、巻線Ｌ１および巻線Ｌ２は、半導体基板上に形成されたスパイラルインダクタを用いて構成することができる。
【００３５】
また、図４に示すように、トランスＴ１の巻線Ｌ１の中間タップ１２には配線１３を介してＥＳＤ保護回路１１が接続されている。ＥＳＤ保護回路１１は、巻線Ｌ１の外側に配置されている。ここで、巻線Ｌ１の中間タップ１２の位置は、巻線Ｌ１の一端および他端から等しい長さの位置、換言すると、端子ＴＭ１および端子ＴＭ２から等しい距離にある位置である。
【００３６】
なお、本実施の形態では、中間タップ１２の位置は、巻線Ｌ１の一端および他端から等しい長さの位置から若干ずれていてもよい。具体的には、巻線Ｌ１の一端および他端から等しい長さの位置を位置ＰＭとし、巻線Ｌ１の一端から他端までの長さをＬとした場合、中間タップは、位置ＰＭの±Ｌ×０．１（つまり、Ｌの１０％）の範囲内に設けられていればよい。中間タップ１２の位置が位置ＰＭからずれると、ＥＳＤ保護回路１１の寄生容量の影響を受けて、トランスＴ１に流れる差動信号のバランスが崩れる。しかし、中間タップ１２の位置を上記範囲内とすることで、ＥＳＤ保護回路１１の寄生容量が差動信号に与える影響を許容範囲内とすることができる。
【００３７】
図５は、ＥＳＤ保護回路１１の一例を示す回路図である。図５に示すように、ＥＳＤ保護回路１１は、複数のダイオードを多段接続した２つのダイオード群Ｄ１、Ｄ２を並列に接続することで構成することができる。具体的には、ダイオード群Ｄ１のアノード側を接地電位ＧＮＤに接続し、カソード側を配線１３に接続する。また、ダイオード群Ｄ２のカソード側を電源電位ＶＤＤに接続し、アノード側を配線１３に接続する。図５に示す例では、２つのダイオードを直列に接続して各々のダイオード群Ｄ１、Ｄ２を形成している。なお、直列に接続するダイオードの段数は設計事項であり、２段に限定されることはない。また、ＥＳＤ保護回路として用いる素子や回路の構成は設計事項であり、ダイオードに限定されるわけではない。また、図５に示すＥＳＤ保護回路１１では、破線で示す範囲に複数のダイオードが形成されており、これらのダイオードは図７の断面図に示すダイオードに対応している（図７の説明については後述する）。つまり、図５に示すＥＳＤ保護回路１１では、図７の断面図に示すダイオードを回路図を用いて模式的に示している。
【００３８】
端子ＴＭ１、ＴＭ２に入ってきた静電気放電（サージ）は、トランスＴ１の巻線Ｌ１の半分とＥＳＤ保護回路とを経由して、グランド（ＧＮＤ）か電源（ＶＤＤ）ノードに放電される。ここで、端子ＴＭ１、ＴＭ２に接続される巻線Ｌ１は、トランスＴ１の損失を低減するために断面積の大きい配線で形成されている。このため、巻線Ｌ１は、ＥＳＤ保護回路が動作している際にサージ電流を流すのに十分な断面積を有しており、ＥＳＤ保護回路の動作を考慮した特段の設計変更は必要ない。
【００３９】
このように、本実施の形態にかかる半導体集積回路１では、ＥＳＤ保護回路１１の数を半分（１つ）にすることができるため、ＥＳＤ保護回路に必要な面積を半分にすることができる。よって、ＥＳＤ保護回路を備える半導体集積回路の小型化を実現することができる。
【００４０】
また、一方の端子ＴＭ１にアンテナＡＮＴから受信信号（ＲＦ信号）が供給され、他方の端子ＴＭ２が接地されている場合、ＥＳＤ保護回路１１に加わる受信信号の振幅は、端子ＴＭ１に供給される受信信号の振幅の１／２となる。よって、この場合はＥＳＤ保護回路１１の面積を更に小さくすることができる。
【００４１】
例えば、ＥＳＤ保護回路としてｐｎ接合ダイオードを用いる場合で、且つ、想定される受信信号の振幅が０Ｖを中心にｐｎ接合ダイオードの順電圧ＶＦの約３倍程度である場合、図１２に示した半導体集積回路１１３に用いるＥＳＤ保護回路では、ｐｎ接合ダイオードを直列に４段接続したＥＳＤ保護回路が必要になる（図１３参照）。
【００４２】
これに対して、図３に示した半導体集積回路１では、ＥＳＤ保護回路１１に加わる受信信号の振幅は、端子ＴＭ１に供給される受信信号の振幅の１／２となる。これは、ｐｎ接合ダイオードの順電圧ＶＦの約１．５倍程度となる。したがって、本実施の形態にかかる半導体集積回路１では、ｐｎ接合ダイオードを直列に２段接続したＥＳＤ保護回路１１とすることができる（図５参照）。
【００４３】
また、ＥＳＤ保護回路１１に加わる受信信号の振幅が１／２になることで、ＥＳＤ保護回路１１の寄生インピーダンスを２倍高くした場合と同様の効果が得られる。ＥＳＤ保護回路１１は、本来の受信信号の信号経路に並列に接続されているため、寄生インイーピーダンスが高いほど、寄生インピーダンスに起因する損失の増加や、寄生容量による周波数特性の劣化を低減することができる。
【００４４】
（関連技術との比較：図６）
図６は、本実施の形態にかかる半導体集積回路１と関連技術にかかる半導体集積回路１１３とを比較するための図であり、各々の半導体集積回路が備える端子ＴＭ１、ＴＭ２、トランスＴ１、及びＥＳＤ保護回路の構成例を示している。なお、図６ではこれらの構成要素を実際のサイズに対応するように図示している。
【００４５】
図６に示すように、関連技術では各々の端子ＴＭ１、ＴＭ２にＥＳＤ保護回路１１１、１１２をそれぞれ設ける必要がある。図６に示す構成例では、各々のＥＳＤ保護回路１１１、１１２を各々の端子ＴＭ１、ＴＭ２とトランスＴ１との間に配置している。
【００４６】
一方、本実施の形態にかかる半導体集積回路１では、トランスＴ１の巻線Ｌ１の中間タップ１２にＥＳＤ保護回路１１を接続しているので、ＥＳＤ保護回路１１の数を１つにすることができる。よって、関連技術の場合と比べて、ＥＳＤ保護回路の面積を半分にすることができる。また、本実施の形態にかかる半導体集積回路１では、ＥＳＤ保護回路１１に加わる受信信号の振幅は、端子ＴＭ１に供給される受信信号の振幅の１／２となる。よって、ＥＳＤ保護回路１１を構成するダイオードの段数を半分にすることができる。更に、本実施の形態にかかる半導体集積回路１では、ＥＳＤ保護回路１１を構成するダイオードの段数を半分にしているので、各々のダイオードのサイズを半減してもＥＳＤ放電時の寄生抵抗を同等に保つことができる。
【００４７】
したがって、本実施の形態にかかる半導体集積回路１では、関連技術の場合と比べて、ＥＳＤ保護回路の面積をトータルで１／８（＝１／２×１／２×１／２）にすることができる。このため、図６に示すように、ＥＳＤ保護回路１１を端子ＴＭ１と端子ＴＭ２との間に配置することができる。よって、半導体集積回路１の面積を削減することができる。
【００４８】
（具体的な構成例（断面）：図７）
図７は、図６の切断線ＶＩＩ−ＶＩＩにおける断面図であり、トランスＴ１およびＥＳＤ保護回路１１の断面図である。本実施の形態にかかる半導体集積回路１の各要素は、半導体基板３０に形成されている。トランスＴ１の巻線Ｌ１および巻線Ｌ２は、配線層３１に形成されている。一例を挙げると、巻線Ｌ１および巻線Ｌ２の配線幅は５〜２０μｍ程度である。配線１３は、巻線Ｌ１の中間タップ１２に接続されており、巻線Ｌ１側からＥＳＤ保護回路１１側に伸びるように設けられている。配線１３には垂直方向に伸びる配線３６が接続されている。
【００４９】
また、ダイオードを構成するｐ型シリコン層３３と基板のｐ型シリコン層３２とを分離するために、ｐ型シリコン層３２とｐ型シリコン層３３との間にはｎ型シリコン層３４が設けられている。配線３６はｎ型シリコン層３５と接続されている。また、ｎ型シリコン層３５とｐ型シリコン層３３はｐｎ接合を形成する。配線３７はｐ型シリコン層３３と接続されている。つまり、配線３６と配線３７との間には１つのダイオードが形成されている。配線３７は配線層３１に形成されている配線を介して他のダイオードと接続されている。このように、ＥＳＤ保護回路は、半導体基板３０に形成された多段接続された複数のダイオードを用いて構成することができる。
【００５０】
（半導体集積回路の他の構成例：図８、図９）
図８は、本実施の形態にかかる半導体集積回路１の他の構成例を説明するための図である。本実施の形態にかかる半導体集積回路１では、図８に示すように、トランスＴ１の巻線Ｌ１（スパイラルインダクタ）の中心部にＥＳＤ保護回路１１’を配置してもよい。この場合も、トランスＴ１の巻線Ｌ１の中間タップ１２に、配線１３’を介してＥＳＤ保護回路１１’が接続される。また、ＥＳＤ保護回路１１’は、複数のダイオードを多段接続した２つのダイオード群Ｄ１、Ｄ２を並列に接続することで構成することができる。
【００５１】
図９は、端子ＴＭ１、ＴＭ２、トランスＴ１、及びＥＳＤ保護回路１１’の各々を実際のサイズに対応するように図示した図面である。上記で説明したように、本実施の形態にかかる半導体集積回路１ではＥＳＤ保護回路の数を１つにすることができ、またＥＳＤ保護回路を構成するダイオードの段数を半分にすることができる。よって、ＥＳＤ保護回路の面積を十分に小さくすることができる。したがって、図９に示すように、ＥＳＤ保護回路１１’を巻線Ｌ１（スパイラルインダクタ）の中心部に配置することができ、チップのスペースを有効活用することができる。
【００５２】
以上で説明したように、本実施の形態にかかる半導体集積回路１では、トランスＴ１の巻線Ｌ１の中間タップ１２にＥＳＤ保護回路１１、１１’を接続しているので、ＥＳＤ保護回路の数を関連技術と比べて半分にすることができる。よって、半導体集積回路１の小型化を実現することができる。
【００５３】
＜実施の形態２＞
（半導体集積回路の構成：図１０）
次に、実施の形態２について説明する。図１０は、実施の形態２にかかる半導体集積回路２の一例を示す回路図である。図１０に示す半導体集積回路２は、送信回路を構成している点が実施の形態１で説明した半導体集積回路１と異なる。これ以外については、実施の形態１で説明した半導体集積回路と同様であるので、重複した説明は省略する。
【００５４】
図１０に示すように、本実施の形態にかかる半導体集積回路２は、端子ＴＭ３、ＴＭ４、巻線Ｌ３と巻線Ｌ４とを備えるトランスＴ２、容量素子Ｃ２、及び送信アンプ回路ＰＡを備える。例えば、これらの構成要素はＲＦ−ＩＣやＲＦ−ＳｏＣに集積化されている。例えば、本実施の形態にかかる半導体集積回路（送信回路）２は、図２に示した通信装置１０１が備える半導体集積回路１１３（この場合は送信用である）として用いることができる。
【００５５】
トランスＴ２と容量素子Ｃ２は、送信アンプ回路ＰＡの出力インピーダンス整合回路として機能する。容量素子Ｃ２は、送信アンプ回路ＰＡの出力インピーダンスの値によっては省略することができる。なお、図１０では、送信アンプ回路ＰＡよりも手前の送信回路の図示を省略している。送信アンプ回路ＰＡよりも手前の送信回路については、図２に示した半導体集積回路１１３の場合と同様である。
【００５６】
図１０に示すように、トランスＴ２の巻線Ｌ４の一端は端子ＴＭ３に接続され、他端は端子ＴＭ４に接続されている。端子ＴＭ３、ＴＭ４にはトランスＴ２から出力信号が供給される。トランスＴ２の巻線Ｌ４の中間タップ２２には、配線２３を介してＥＳＤ保護回路２１が接続されている。なお、端子ＴＭ３、ＴＭ４、トランスＴ２、及びＥＳＤ保護回路２１の構成については、実施の形態１で説明した端子ＴＭ１、ＴＭ２、トランスＴ１、及びＥＳＤ保護回路１１の構成と同様であるので重複した説明は省略する。
【００５７】
本実施の形態においても、トランスＴ２の巻線Ｌ４の中間タップ２２にＥＳＤ保護回路２１を接続しているので、ＥＳＤ保護回路２１の数を半分（１つ）にすることができる。よって、半導体集積回路の小型化を実現することができる。
【００５８】
また、一方の端子ＴＭ３からアンテナＡＮＴに送信信号（ＲＦ信号）を出力し、他方の端子ＴＭ４を接地した場合、ＥＳＤ保護回路２１に加わる送信信号の振幅は、端子ＴＭ３から出力される送信信号の振幅の１／２となる。よって、この場合はＥＳＤ保護回路１１を構成するダイオードの数を削減することができるので、ＥＳＤ保護回路１１の面積を更に小さくすることができる。
【００５９】
また、ＥＳＤ保護回路２１に加わる送信信号の振幅が１／２になることで、ＥＳＤ保護回路２１の寄生インピーダンスを２倍高くした場合と同様の効果が得られる。ＥＳＤ保護回路２１は、本来の送信信号の信号経路に並列に接続されているため、寄生インイーピーダンスが高いほど、寄生インピーダンスに起因する損失の増加や、寄生容量による周波数特性の劣化を低減することができる。
【００６０】
＜実施の形態３＞
（半導体集積回路の構成：図１１）
次に、実施の形態３について説明する。図１１は、実施の形態３にかかる半導体集積回路３の一例を示す回路図である。図１１に示す半導体集積回路３は、送受信回路を構成している。つまり、図１１に示す半導体集積回路３は、実施の形態１で説明した半導体集積回路１（受信回路）と実施の形態２で説明した半導体集積回路２（送信回路）とを組み合わせた構成である。
【００６１】
図１１に示すように、半導体集積回路３は、端子ＴＭ１、ＴＭ２、巻線Ｌ１と巻線Ｌ２とを備えるトランスＴ１、容量素子Ｃ１、及び低雑音アンプ回路ＬＮＡを備える。トランスＴ１と容量素子Ｃ１は、低雑音アンプ回路ＬＮＡの入力インピーダンス整合回路として機能する。容量素子Ｃ１は、低雑音アンプ回路ＬＮＡの入力インピーダンスの値によっては省略することができる。なお、図１１では、低雑音アンプ回路ＬＮＡ以降の受信回路の図示を省略している。
【００６２】
図１１に示すように、トランスＴ１の巻線Ｌ１の一端は端子ＴＭ１に接続され、他端は端子ＴＭ２に接続されている。トランスＴ１の巻線Ｌ１には端子ＴＭ１、ＴＭ２を介して受信信号が供給される。トランスＴ１の巻線Ｌ１の中間タップ１２には、配線１３を介してＥＳＤ保護回路１１が接続されている。
【００６３】
また、半導体集積回路３は、端子ＴＭ３、ＴＭ４、巻線Ｌ３と巻線Ｌ４とを備えるトランスＴ２、容量素子Ｃ２、及び送信アンプ回路ＰＡを備える。トランスＴ２と容量素子Ｃ２は、送信アンプ回路ＰＡの出力インピーダンス整合回路として機能する。容量素子Ｃ２は、送信アンプ回路ＰＡの出力インピーダンスの値によっては省略することができる。なお、図１１では、送信アンプ回路ＰＡよりも手前の送信回路の図示を省略している。
【００６４】
図１１に示すように、トランスＴ２の巻線Ｌ４の一端は端子ＴＭ３に接続され、他端は端子ＴＭ４に接続されている。端子ＴＭ３、ＴＭ４にはトランスＴ２から出力信号が供給される。トランスＴ２の巻線Ｌ４の中間タップ２２には、配線２３を介してＥＳＤ保護回路２１が接続されている。
【００６５】
例えば、図１１に示した各々の構成要素はＲＦ−ＩＣやＲＦ−ＳｏＣに集積化されている。例えば、本実施の形態にかかる半導体集積回路（送受信回路）３は、図２に示した通信装置１０１が備える半導体集積回路１１３として用いることができる。なお、本実施の形態にかかる半導体集積回路３の詳細については、実施の形態１および２で説明した半導体集積回路１、２と同様であるので、重複した説明は省略する。
【００６６】
本実施の形態にかかる半導体集積回路３においても、半導体集積回路の小型化を実現することができる。
【００６７】
なお、上記では本実施の形態にかかる半導体集積回路をスマートメータに適用する場合を示したが、本実施の形態にかかる半導体集積回路は、スマートメータ以外の通信回路を備える装置にも適用することができる。
【００６８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００６９】
１  半導体集積回路（受信回路）
２  半導体集積回路（送信回路）
３  半導体集積回路（送受信回路）
１１、１１’  ＥＳＤ保護回路
１２  中間タップ
１３、１３’  配線
２１  ＥＳＤ保護回路
２２  中間タップ
２３  配線
３１  配線層
３２  ｐ型シリコン層
３３  ｐ型シリコン層
３４  ｎ型シリコン層
３５  ｎ型シリコン層
３６  配線
３７  配線
【図１】
2016171163.tif 000003
【図２】
2016171163.tif 000004
【図３】
2016171163.tif 000005
【図４】
2016171163.tif 000006
【図５】
2016171163.tif 000007
【図６】
2016171163.tif 000008
【図７】
2016171163.tif 000009
【図８】
2016171163.tif 000010
【図９】
2016171163.tif 000011
【図１０】
2016171163.tif 000012
【図１１】
2016171163.tif 000013
【図１２】
2016171163.tif 000014
【図１３】
2016171163.tif 000015
【図１４】
2016171163.tif 000016
【図１５】
2016171163.tif 000017
【図１６】
2016171163.tif 000018