(57)【特許請求の範囲】
【請求項１】
キャパシタを含む強誘電体メモリの製造方法であって、
前記キャパシタの第一電極を成膜する工程と、
前記キャパシタの強誘電体膜を成膜する工程と、
前記キャパシタの第二電極を成膜する工程と、
シリコン窒化膜からなる第一絶縁膜を成膜する工程と、
前記第一絶縁膜をフォトリソおよびエッチングによりパターニングする工程と、
パターニングされた前記第一絶縁膜をマスクに前記第一電極、前記強誘電体膜、及び前記第二電極を、エッチングにより同時にパターニングする工程と、
シリコン酸化膜からなる第二絶縁膜を成膜する工程と、
前記第一絶縁膜上の前記第二絶縁膜を除去し、前記第一絶縁膜表面を露出させて平坦化する工程と、
前記第一絶縁膜を除去し、前記第二電極表面を露出させる工程と、
第三電極を成膜する工程と、フォトリソおよびエッチングにより、前記第三電極、前記第二電極、及び前記強誘電体膜をパターニングする工程と、を有すること、
を特徴とする強誘電体メモリの製造方法。
【請求項２】
請求項１に記載の強誘電体メモリの製造方法において、
前記平坦化を、レジストあるいはSOG膜を用いたエッチバックにより行うこと、
を特徴とする強誘電体メモリの製造方法。
【請求項３】
請求項１に記載の強誘電体メモリの製造方法において、
前記平坦化を、CMPを用いて行うこと、
を特徴とする強誘電体メモリの製造方法。
【請求項４】
請求項1に記載の強誘電体メモリの製造方法において、
前記第一絶縁膜が、高密度プラズマによるシリコン窒化膜として成膜されること、
を特徴とする強誘電体メモリの製造方法。
【請求項５】
請求項1に記載の強誘電体メモリの製造方法において、
前記第二絶縁膜を除去する方法は、C4F8ガスおよびCOガスを主とするドライエッチング法であること、
を特徴とする強誘電体メモリの製造方法。
【請求項６】
請求項1に記載の強誘電体メモリの製造方法において、
前記第一絶縁膜を除去する方法は、CF4ガスを主とするドライエッチング法であること、
を特徴とする強誘電体メモリの製造方法。
【請求項７】
請求項1に記載の強誘電体メモリの製造方法において、
前記第一絶縁膜を除去する方法は、熱リン酸液によるウェットエッチング法であること、
を特徴とする強誘電体メモリの製造方法。
【請求項８】
請求項1〜７のいずれかに記載の強誘電体メモリの製造方法において、
前記第三電極、前記第二電極、前記強誘電体膜をパターニング後、酸素雰囲気で熱処理を行う工程をさらに有すること、
を特徴とする強誘電体メモリの製造方法。
【請求項９】
請求項1〜８のいずれかに記載の強誘電体メモリの製造方法によって形成された、強誘電体メモリ。
【請求項１０】
請求項９に記載の強誘電体メモリにおいて、
前記キャパシタが、クロスポイント構造を有していること、
を特徴とする強誘電体メモリ。
【請求項１１】
基体上に第一電極、強誘電体膜、第二電極の順に積層形成された強誘電体キャパシタと、
前記強誘電体キャパシタの側壁を覆う絶縁膜と、
前記第二電極及び前記絶縁膜の上部に配置された第三電極と、を有し、
前記絶縁膜の表面の高さは前記第二電極の表面の高さより高く、
前記第二電極の表面はその全面が前記第三電極と接触している強誘電体メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体キャパシタおよびその製造方法に関する。
【０００２】
【従来の技術】
第一電極と第二電極との間に強誘電体層が形成されたキャパシタは、そのデータを保持する強誘電体メモリ（FeRAM）に適用される。微細化が進むと、キャパシタの段差を平坦化する必要性がある。通常の半導体では従来、絶縁膜の平坦化のみが目的であるため、メタル層の表面は露出しない。キャパシタ形成においては、第二電極表面を露出させる必要があるため、エッチバックでオーバーエッチが必要となる。
【０００３】
【発明が解決しようとする課題】
キャパシタ段差の平坦化において、シリコン酸化膜のオーバーエッチにより、段差が生じ、平坦化が損なわれる。
本発明の目的は、平坦化を損なうことなく、キャパシタ電極面を露出させることを目的とする。
【０００４】
【課題を解決するために手段】
本発明に係る強誘電体メモリの製造方法は、キャパシタを含む強誘電体メモリの製造方法であって、前記キャパシタの第一電極を成膜する工程と、前記キャパシタの強誘電体膜を成膜する工程と、前記キャパシタの第二電極を成膜する工程と、シリコン窒化膜からなる第一絶縁膜を成膜する工程と、前記第一絶縁膜をフォトリソおよびエッチングによりパターニングする工程と、パターニングされた前記第一絶縁膜をマスクに前記第一電極、前記強誘電体膜、及び前記第二電極を、エッチングにより同時にパターニングする工程と、シリコン酸化膜からなる第二絶縁膜を成膜する工程と、前記第一絶縁膜上の前記第二絶縁膜を除去し、前記第一絶縁膜表面を露出させて平坦化する工程と、前記第一絶縁膜を除去し、前記第二電極表面を露出させる工程と、第三電極を成膜する工程と、フォトリソおよびエッチングにより、前記第三電極、前記第二電極、及び前記強誘電体膜をパターニングする工程と、を有することを特徴とする。
上記の強誘電体メモリの製造方法において、前記平坦化を、レジストあるいはSOG膜を用いたエッチバックにより行うようにしてもよい。
上記の強誘電体メモリの製造方法において、前記平坦化を、CMPを用いて行うようにしてもよい。
上記の強誘電体メモリの製造方法において、前記第一絶縁膜が、高密度プラズマによるシリコン窒化膜として成膜されるようにしてもよい。
上記の強誘電体メモリの製造方法において、前記第二絶縁膜を除去する方法は、C4F8ガスおよびCOガスを主とするドライエッチング法であってもよい。
上記の強誘電体メモリの製造方法において、前記第一絶縁膜を除去する方法は、CF4ガスを主とするドライエッチング法であってもよい。
上記の強誘電体メモリの製造方法において、前記第一絶縁膜を除去する方法は、熱リン酸液によるウェットエッチング法であってもよい。
上記の強誘電体メモリの製造方法において、前記第三電極、前記第二電極、前記強誘電体膜をパターニング後、酸素雰囲気で熱処理を行う工程をさらに有していてもよい。
本発明に係る強誘電体メモリは、上記の強誘電体メモリの製造方法によって形成される。
上記の強誘電体メモリにおいて、前記キャパシタが、クロスポイント構造を有していてもよい。
本発明に係る他の強誘電体メモリは、基体上に第一電極、強誘電体膜、第二電極の順に積層形成された強誘電体キャパシタと、前記強誘電体キャパシタの側壁を覆う絶縁膜と、前記第二電極及び前記絶縁膜の上部に配置された第三電極と、を有し、前記絶縁膜の表面の高さは前記第二電極の表面の高さより高く、前記第二電極の表面はその全面が前記第三電極と接触している。
本発明に係る強誘電体キャパシタの製造方法は、少なくとも、以下の工程を含む。
【０００５】
キャパシタの第一電極を成膜する工程と、キャパシタの誘電体膜を成膜する工程と、キャパシタの第二電極を成膜する工程と、シリコン窒化膜からなる第一絶縁膜を成膜する工程と、前記第一絶縁膜をフォトリソおよびエッチングによりパターニングする工程と、パターニングされた前記第一絶縁膜をマスクに前記第一電極、誘電体膜、第二電極を、エッチングにより同時にパターニングする工程と、シリコン酸化膜からなる題に絶縁膜を成膜する工程と、そののち、平坦化を行い、第一絶縁膜上の第二絶縁膜を除去し、第一絶縁膜表面を露出させる工程と、第一絶縁膜を除去し、第二電極表面を露出させる工程と、第三電極を成膜する工程と、フォトリソおよびエッチングにより、第三電極、第二電極、誘電体膜をパターニングする工程を有する。
【０００６】
本発明の強誘電体キャパシタの製造方法では、第一絶縁膜をエッチングし、第二電極表面を露出する際に、第二絶縁膜をエッチングすることなく行うことができるため、平坦性を維持できる。また、第二絶縁膜のエッチバック時に、第一絶縁膜上に第二絶縁膜の一部が残っていても、第一絶縁膜の除去時に、一緒に除去される。そのため、第一絶縁膜上の第二絶縁膜を除去する際に、第一絶縁膜表面を完全に露出させる必要がないため、第二絶縁膜のオーバーエッチ量が低減でき、平坦性を維持できる。第一絶縁膜をエッチングする際に、第二絶縁膜をエッチングすることなく行う方法は、第一絶縁膜がシリコン窒化膜からなり、第二絶縁膜がシリコン酸化膜からなる組み合わせにより可能となる。前記、エッチングの方法は、CF4ガス主体によるドライエッチング法がある。CF4ガスは、シリコン窒化膜のエッチング速度は速いが、シリコン酸化膜のエッチング速度が遅く、5：1以上の速度比を確保することができる。
【０００７】
本発明は、以下の態様をとることができる。
前記、平坦化法による、第一絶縁膜上の第二絶縁膜の除去を、レジスト、あるいはSOGを用いたエッチバック法による。エッチバック法を用いれば、既存の装置で、容易に、かつ、低コストでの平坦化が可能となる。
【０００８】
本発明は、以下の態様をとることができる。
前記、平坦化法による、第一絶縁膜上の第二絶縁膜の除去を、CMP法によるCMP法を用いれば、種々のパターンからなるキャパシタ、あるいは、微細化されたキャパシタに対応することができる。
【０００９】
本発明は、以下の態様をとることができる。
前記第一絶縁膜のエッチング方法を、熱リン酸によるウェットエッチング方法による。熱リン酸を用いれば、シリコン酸化膜のエッチング速度が遅く、シリコン窒化膜とシリコン酸化膜のエッチングレート比は10：1以上となり、シリコン窒化膜をエッチングすることができる。
【００１０】
本発明は、以下の態様をとることができる。
前記、第一の絶縁膜を、高密度プラズマCVD法により成膜する。プラズマCVD法によるシリコン窒化膜は、膜中に原子比で20〜25％の水素を有する。強誘電体膜は、水素により還元され、その電気的特性が低下する。高密度プラズマによるシリコン窒化膜は、膜中の水素濃度が、10％以下である。そのため、強誘電体膜の電気的特性を損なうことがない。
【００１１】
本発明は、パターニングされた第一の絶縁膜をマスクに第二電極、強誘電体層および第一電極をパターニングする工程を有する。第一の絶縁膜はシリコン窒化膜からなり、金属およびその化合物からなる電極および強誘電体層のパターニング時にエッチングされない。そのため、通常のレジストを用いるパターニングに比較して、微細なパターンを形成することができる。
【００１２】
本発明は、以下の態様をとることができる。
前記、第三電極、強誘電体膜、第二電極をエッチング後、酸素雰囲気により熱処理工程を有することができる。酸素雰囲気の熱処理により、エッチングおよび絶縁膜成膜による、還元、電子的ダメージ、熱的ダメージによる強誘電体膜の電気的特性の劣化を回復することが可能となる。熱処理の方法として、電気炉による熱処理、ランプ過熱装置による熱処理等がある。前記回復に必要な熱処理温度は通常450℃以上で、より好ましくは、650℃以上である。
【００１３】
本発明の製造装置は、以下の態様をとることができる。
前述の製造方法によって、製造された強誘電体キャパシタであって、第一電極と第二電極が、直交するクロスポイント構造のキャパシタを有する強誘電体メモリ装置である。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００１５】
図１は，本発明にかかる強誘電体キャパシタの製造方法を模式的に示す断面図である。
まず、図１に示すように基体１００上に、第一電極２０を成膜する。ここで基体１００は、トランジスタ形成領域含む構造など、強誘電体メモリ装置の種類によって異なる構造を有する。第一電極２０としては、白金族金属、化合物、あるいは他の金属、あるいは金属化合物との単層、あるいは積層膜を用いる。たとえば、チタン酸化膜上の白金を用いる。第一電極２０の成膜方法は、たとえばスパッタ法、ＭＯＣＶＤ法などを挙げることができる。
【００１６】
ついで、強誘電体膜２２を第一電極２０上に成膜する。強誘電体層２２の成膜方法としては、たとえば、ゾル・ゲル材料やＭＯＤ（Metal Organic Decomposition）材料を用いたスピンコート法やスパッタ法、ＭＯＣＶＤ法、レーザアブレーション法、ミストでポジション法などを挙げることができる。
【００１７】
強誘電体膜２２の材料は、強誘電体特性を有し、キャパシタ絶縁膜として使用できればよく、その組成は任意のもの適用することができる。このような強誘電体としては、たとえば、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）やＰＺＴ（ＰｂＺｒｚＴｉ１−ｚＯ３）、あるいは、これらの材料にニオブ等を添加したもの等が使用できる。
【００１８】
ついで、第二電極２４を成膜する。第二電極２４の材料としては、第一電極２０と同様の材質および成膜方法を用いて形成することができる。
【００１９】
ついで、第二電極２４の上に、第一絶縁膜２６を成膜する。第一絶縁膜の材料は、シリコン窒化膜を用いる。成膜方法は、高密度プラズマＣＶＤ法による。成膜には、たとえば、モノシラン、窒素のガスを用いて形成することができる。
【００２０】
さらに、図２に示すように、第一絶縁膜２６の上に、所定のパターンでレジスト層２８を形成し、レジスト層２８をマスクに、第一絶縁膜２６を異方性ドライエッチングによりパターニングする。
【００２１】
ドライエッチング法としては、たとえば、反応性イオンエッチング、誘導結合型やエレクトロサイクロトロンなどの高密度プラズマエッチング、イオンミリングなどのいずれかの方法を用いることができる。
【００２２】
ドライエッチングに用いるエッチャントとしてはフッ素系ガスからなる反応ガス、たとえば、ＣＦ４等を含む。また、エッチャントは、必要に応じて、他のガス、たとえば、アルゴン、酸素を含むことができる。
【００２３】
ついで、パターニングされた第一絶縁膜２６をマスクとして、第二電極２４、強誘電体膜２２、第一電極２０をたとえば、異方性ドライエッチングによって順次パターニングする。
【００２４】
ドライエッチング法としては、たとえば、反応性イオンエッチング、誘導結合型やエレクトロサイクロトロンなどの高密度プラズマエッチング、イオン未リングなどのいずれかの方法を用いることができる。
【００２５】
ドライエッチングに用いるエッチャントとしては、塩素系のガスなどの反応性ガスを含む。また、エッチャントは、必要に応じて、他のガス、たとえば、アルゴン、酸素を含むことができる。
【００２６】
ついで、図３に示すように、第二絶縁膜３０を成膜する。第二絶縁膜にはシリコン酸化膜を用いる。その成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、常圧ＣＶＤ法、スピンコート法のいずれか、あるいは複数の方法を組み合わせる方法を用いることができる。
【００２７】
ついで、平坦化法により、第一絶縁膜２６上の第二絶縁膜３０を除去し、第一絶縁膜２６の表面を露出させる。図４に示すように、第二絶縁膜３０の除去は、第一絶縁膜２６の表面が、全面露出させる必要はなく、第二絶縁膜３０が一部残っていてもよい。
【００２８】
前記、平坦化法としては、たとえば、エッチバック法、CMP法のいずれかを用いることができる。エッチバック法は、レジストあるいはスピンコートによる塗布膜３２を成膜したのち、エッチバックにより、塗布膜３２および第二絶縁膜３０をエッチングする。エッチャントとしては、フロン系のガスおよびＣＯの混合物を用いる。CMP法は、スピンコート、あるいは、高密度プラズマCVD法による埋め込み性を有する方法により、絶縁膜を成膜したのち、CMPにより、前記絶縁膜および第二絶縁膜２６の一部を除去する。
【００２９】
ついで、図５に示すように、第一絶縁膜２６をエッチングにより、除去し、第二電極２４の表面を露出させる。
【００３０】
エッチング法としては、たとえば、CF4ガスを用いたドライエッチング法を用いることができる。また、エッチング法は、熱リン酸を用いたウェットエッチング法を用いることができる。
【００３１】
さらに、第三電極３４を成膜する。第三電極３４の材料としては、第一電極２０と同様の材質および成膜方法を用いて形成することができる。
【００３２】
さらに、図６に示すように、第三電極３４の上に、所定のパターンでレジスト層３６を形成し、レジスト層３４をマスクに、第三電極３２、第二電極２４、強誘電体膜２２をたとえば、異方性ドライエッチングによって順次パターニングする。
【００３３】
ドライエッチング法としては、たとえば、反応性イオンエッチング、誘導結合型やエレクトロサイクロトロンなどの高密度プラズマエッチング、イオンミリングなどのいずれかの方法を用いることができる。
【００３４】
ドライエッチングに用いるエッチャントとしては、塩素系のガスなどの反応性ガスを含む。また、エッチャントは、必要に応じて、他のガス、たとえば、アルゴン、酸素を含むことができる。
【００３５】
以上の工程によって、基体100上に所定のパターンの強誘電体キャパシタ１２０が形成される。
【００３６】
以上の工程の後、酸素雰囲気での熱処理を行ってもよい。熱処理の方法は、たとえば、抵抗加熱による炉体による方法、ランプ加熱による方法がある。
【００３７】
【発明の効果】
本実施の形態の製造方法によれば、第二絶縁膜３０をエッチングすることなく、第二電極２６表面を露出させることが可能であり、その結果、良好な平坦性が得られる。本実施の形態の効果の具体例を以下に示す。
【００３８】
たとえば、第一絶縁膜（シリコン窒化膜）を形成せずに、第二絶縁膜（シリコン酸化膜）を直接、第二電極上に形成した場合、エッチバック時に、第二電極表面を完全に露出することが要求される。そのため、ウェハ内の均一性、エッチング速度のばらつき等を考慮し、１０％以上のオーバーエッチが必要である。その結果、第二絶縁膜は、オーバーエッチングにより、削られ、第二電極表面より低くなり、平坦性が損なわれる。しかし、本実施の形態の方法により、第二電極上に第一絶縁膜（シリコン窒化膜）を形成した場合、第一絶縁膜（シリコン窒化膜）上に一部第二絶縁膜（シリコン酸化膜）が残っていても、第一絶縁膜（シリコン窒化膜）除去時にリフトオフにより、一緒に除去され、第二電極表面を完全に露出することができる。第一絶縁膜（シリコン窒化膜）エッチングにCF4ガスを用いたドライエッチング法により、行うことで第二絶縁膜（シリコン酸化膜）のエッチング速度の5倍以上の速度を得ることができ、第二電極表面を完全に露出させるために、第一絶縁膜（シリコン窒化膜）のオーバーエッチングを行っても第二絶縁膜（シリコン酸化膜）はほとんどエッチングされず、平坦性を維持できる。
【００３９】
さらに、第一絶縁膜（シリコン窒化膜）のエッチングに熱リン酸液によるウェットエッチング法を用いれば、第二絶縁膜（シリコン酸化膜）のエッチング速度に対して１０倍以上の速度を得ることができ、より第二絶縁膜（シリコン酸化膜）をエッチングすることなく、第一絶縁膜（シリコン窒化膜）をエッチングすることができる。
【００４０】
第一絶縁膜（シリコン窒化膜）をモノシランおよび窒素ガスを用いた高密度プラズマCVD法を用いることにより、モノシランおよびアンモニアを用いたプラズマCVD法で成膜したシリコン窒化膜に比較して膜中の水素濃度を二分の一以下に低減することが可能となる。その結果、シリコン窒化膜による強誘電体膜の電気的特性劣化を防ぐことができる。
【００４１】
強誘電体キャパシタ形成後に、酸素雰囲気での650℃以上の熱処理を入れることにより、エッチングあるいは成膜で発生した強誘電体電気的特性を回復することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図２】  本発明の実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図３】  本発明の実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図４】  本発明の実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図５】  本発明の実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図である。
【図６】  本発明の実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図である。
【符号の説明】
２０      第一電極
２２      強誘電体膜
２４      第二電極
２６      第一絶縁膜
２８      レジスト層
３０      第二絶縁膜
３２      レジストあるいはSOG膜
３４      第三電極
３６      レジスト層
１００    基体
１２０    強誘電体キャパシタ
【図１】
0004023191.tif 000002
【図２】
0004023191.tif 000003
【図３】
0004023191.tif 000004
【図４】
0004023191.tif 000005
【図５】
0004023191.tif 000006
【図６】
0004023191.tif 000007