(57)【特許請求の範囲】
【請求項１】
トレンチ素子分離形成方法において、
シリコン上にパッドオキサイドを形成する段階と；
パッドオキサイドを形成した後、チャンネルイオンを注入する段階と；
チャンネルイオンを注入した後に、ＳＴＩ領域の前記パッドオキサイドのみをオープンする段階と；
前記パッドオキサイドをオープンした後、ポリシリコン蒸着およびＮ＋イオンを注入する段階と；
前記Ｎ＋イオンを注入した後、アンチリフレクトコーティングを用いてゲートパターニングを行う段階と；
ゲートエッチングを行い、分離領域を形成する段階と；
基板全体に窒化層を蒸着する段階と；
前記窒化層をエッチングする段階と；
前記窒化層をエッチングした後、前記分離領域にフォトレジストを埋め込み、シリサイドを形成する段階と；
基板全体にオキサイドの蒸着後に平坦化を行う段階と；
を含むことを特徴とするトレンチ素子分離形成方法。
【請求項２】
前記チャンネルイオンを注入する段階は、
Ｎチャンネル領域形成用の第１のパターンを形成する段階と；
前記第１のパターンを用いて、
スレショルド電圧を合わせるためのＮ＋イオン注入を行う段階と；
Ｎチャンネルパンチスルーを防止するためのＮ＋イオン注入を行う段階と；
フィールド領域を隔離し、漏れ電流を減少させるためのＮチャンネルストップの形成のために、Ｎ＋イオン注入を行う段階と；
Ｐ型逆進ウェル形成のための高エネルギーＰ＋イオン注入を行う段階とを含み、
Ｐチャンネル領域形成用の第２のパターンを形成する段階と；
前記第２のパターンを用いて、
スレショルド電圧を合わせるためのＰ＋イオン注入を行う段階と；
Ｐチャンネルパンチスルーを防止するためのＰ＋イオン注入を行う段階と；
フィールド領域を隔離し、漏れ電流を減少させるためのＰチャンネルストップの形成のために、Ｐ＋イオン注入を行う段階と；
Ｎタイプ逆進ウェル形成のための高エネルギーＮ＋イオン注入を行う段階と；
を含むことを特徴とする請求項１に記載のトレンチ素子分離形成方法。
【請求項３】
前記ゲートのエッチングと同時にＳＴＩ領域のシリコンロスを誘発させることを特徴とする請求項１に記載のトレンチ素子分離形成方法。
【請求項４】
前記窒化層をエッチングしてゲート窒化物側壁およびＳＴＩ窒化物側壁を形成することを特徴とする請求項１に記載のトレンチ素子分離形成方法。
【請求項５】
前記ＳＴＩ窒化物側壁が形成されるとき、前記ＳＴＩ領域で窒化層がオープンされて前記ＳＴＩ領域にシリコンロスを誘発させることを特徴とする請求項４に記載のトレンチ素子分離形成方法。
【請求項６】
前記オキサイドの蒸着は、トレンチを充填すると共に、ＰＭＤ蒸着として機能することを特徴とする請求項１に記載のトレンチ素子分離形成方法。
【請求項７】
前記オキサイド蒸着段階で、ＳＴＩ基底領域にボイドを誘発して誘電率を高めることを特徴とする請求項１に記載のトレンチ素子分離形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ素子の分離形成方法に関する。
【背景技術】
【０００２】
従来には、一般的に半導体素子を分離する方法として、選択的酸化法により窒化膜を用いるＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ，以下、ＬＯＣＯＳという）素子分離方法が使用されてきた。ＬＯＣＯＳ素子分離方法は、窒化膜をマスクとしてシリコンウェハ自体を熱酸化させるため、工程が簡略化されて酸化膜の素子応力問題が少なく、優れた酸化膜質が生成される長所がある。ところが、ＬＯＣＯＳ素子分離方法を用いると、素子分離領域が占める面積が大きいため、素子の微細化に限界があり、かつバーズビーク（ｂｉｒｄ’ｓ  ｂｅａｋ）が発生してしまう。
【０００３】
かかる問題点を解決するために、ＬＯＣＯＳ素子分離方法に代わる技術としてトレンチ素子分離（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ，以下、ＳＴＩという）が開発されている。トレンチ素子分離においては、シリコンウェハにトレンチを形成して絶縁物を埋め込んだため、素子分離領域の占める面積が少なくて素子の微細化に有利である。現在、適用されているＳＴＩ工程は、半導体の基板を乾式蝕刻してトレンチを形成した後、乾式蝕刻による損傷（ｄａｍａｇｅ）を修復（ｃｕｒｉｎｇ）した後、界面特性および活性領域と素子隔離領域のエッジラウンディング特性を向上させるために、トレンチ内部を熱酸化して酸化膜を形成する工程を行う。次に、酸化膜の形成されたトレンチを埋め込むように半導体の基板全面に絶縁膜を厚く蒸着し、化学的かつ機械的研磨（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）を行って半導体の基板を平坦化する。そして、ゲートラインが形成されるにつれて、図１に示したように、フィールド（ｆｉｅｌｄ）領域２０とモート（ｍｏａｔ）領域３０との段差によりいくつかの問題が誘発されるようになる。例えば、フィールド領域とモート領域の中間領域１のポリシリコン残滓物（ｐｏｌｙ  ｒｅｓｉｄｕｅ）による漏れ電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）が発生する。更に、前記フィールド領域にボイド２が形成されると、その内部にポリシリコン残滓物が浸透して漏れ電流が発生する。一方、図１とは逆にフィールド領域とモート領域との段差が逆の場合には、基板のエッチング時にモート領域にピット（ｍｏａｔ  ｐｉｔ）が発生する。コンタクトパターンのミスアライン（ｃｏｎｔａｃｔ  ｐａｔｔｅｒｎ  ｍｉｓ−ａｌｉｇｎ）時にフィールド領域にオキサイド３のロス（ｏｘｉｄｅ  ｌｏｓｓ）が発生して漏れ電流に起因する不具合（ｌｅａｋａｇｅ  ｆａｉｌ）が発生する。なお、さらに重要な問題は、フィールド領域とモート領域との段差のために、パターンとエッチング工程時に限界寸法（ｃｒｉｔｉｃａｌ  ｄｉｍｅｎｓｉｏｎ）の制御が難しくなるということである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って、本発明は、前述した従来の問題点を解決するために案出されたものであり、パッドオキサイドのみをオープンし、ゲートおよびＳＴＩが形成された状態で窒化層を蒸着かつエッチングして窒化物側壁を形成することにより、フィールド領域とモート領域との段差が原因になるポリシリコン残滓物の生成を抑制して漏れ電流の発生を防止し、フィールド領域にボイドが形成されるとき、その内部にポリシリコン残滓物が浸透して発生する漏れ電流を防止し、フィールド領域とモート領域との段差が逆転される場合、基板のエッチング時に先にオープンされるモート領域に発生するモートピットを防止し、分離領域の上層部に窒化物側壁が形成されて以後に行われるコンタクトエッチング時にミスアラインによるフィールド領域の損傷を防止できるトレンチの分離形成方法を提供することにその目的がある。
【課題を解決するための手段】
【０００５】
前記目的を達成するために、本発明のトレンチ素子分離形成方法は、
シリコン上にパッドオキサイドを形成する段階と；
パッドオキサイドを形成した後、チャンネルイオンを注入する段階と；
チャンネルイオンを注入した後に、ＳＴＩ領域の前記パッドオキサイドのみをオープンする段階と；
前記パッドオキサイドをオープンした後、ポリシリコン蒸着およびＮ＋イオンを注入する段階と；
前記Ｎ＋イオンを注入した後、アンチリフレクトコーティングを用いてゲートパターニングを行う段階と；
ゲートエッチングを行い、分離領域を形成する段階と；
基板全体に窒化層を蒸着する段階と；
前記窒化層をエッチングする段階と；
前記窒化層をエッチングした後、前記分離領域にフォトレジストを埋め込み、シリサイドを形成する段階と；
基板全体にオキサイドの蒸着後に平坦化を行う段階と；
を含むことを特徴とするものである。
【発明の効果】
【０００６】
本発明に係るトレンチ素子分離形成方法は、パッドオキサイドのみを取り除き、Ｎチャンネル領域形成用のパターン形成後のイオン注入とＰチャンネル領域形成用のパターン形成後のイオン注入を行って分離領域を形成することにより、フィールド領域とモート領域との段差が原因となるポリシリコン残滓物の生成を抑制して漏れ電流の発生を防止し、フィールド領域にボイドが形成されるときにその内部にポリシリコン残滓物が浸透して発生する漏れ電流を防止し、フィールド領域とモート領域との段差が逆転される場合、基板のエッチング時に先にオープンされるモート領域に発生するモートピットを防止し、分離領域の上層部に窒化物側壁が形成されて以後に行われるコンタクトエッチング時にミスアラインによるフィールド領域の損傷を防止することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明に係る好ましい実施形態を添付図面を参照しつつ詳細に説明する。
【０００８】
まず、図２は、シリコンの基板１０上にパッドオキサイド（ｐａｄ  ｏｘｉｄｅ）３を形成した後にＮチャンネル領域形成用のパターン４０を形成して行うイオン注入工程を示したものである。前記工程は、シリコンの基板上にパッドオキサイド３を形成しパターン４０をパターニングする段階と；スレショルド電圧Ｖｔを合わせるためのイオン注入（ＶＴＮ  ｉｍｐｌａｎｔ）を行う段階５４と；Ｎチャンネルパンチスルーを防止するためのイオン注入（Ｎ−ｃｈａｎｎｅｌ  ｐｕｎｃｈｔｈｒｏｕｇｈ（ＮＣＨ  Ｐ／Ｔ）ｉｍｐｌａｎｔ）を行う段階５３と；フィールド隔離Ｖｔ増加および漏れ減少のためのＮチャンネルストップの形成のためにイオン注入（Ｎ−ｃｈａｎｎｅｌ  ｃｈａｎｎｅｌ  ｓｔｏｐ（ＮＣＨ  Ｃ／Ｓ）ｉｍｐｌａｎｔ）を行う段階５２と；Ｐ−型逆進ウェル形成のための高エネルギーイオン注入（Ｐ−ｗｅｌｌ  ｒｅｔｒｏｇｒａｄｅ  ｈｉｇｈ  ｅｎｅｒｇｙ（Ｐ−ｗｅｌｌ  ＭＥＶ）ｉｍｐｌａｎｔ）を行う段階５１とを含む。
【０００９】
図３は、Ｐチャンネル領域形成用のパターンを形成した後のイオン注入工程を示したものである。この工程は、パターン５０をパターニングする段階と；スレショルド電圧Ｖｔを合わせるためのイオン注入（ＶＴＰ  ｉｍｐｌａｎｔ）を行う段階５８と；Ｐチャンネルパンチスルーを防止するためのイオン注入（Ｐ−ｃｈａｎｎｅｌ  ｐｕｎｃｈｔｈｒｏｕｇｈ（ＰＣＨ  Ｐ／Ｔ）ｉｍｐｌａｎｔ）を行う段階５７と；フィールド隔離Ｖｔ増加および漏れ減少のためのＰチャンネルストップの形成のためにイオン注入（Ｐ−ｃｈａｎｎｅｌ  ｃｈａｎｎｅｌ  ｓｔｏｐ（ＰＣＨ  Ｃ／Ｓ）ｉｍｐｌａｎｔ）を行う段階５６と；Ｎ−タイプ逆進ウェル形成のための高エネルギーイオン注入（Ｎ−ｗｅｌｌ  ｒｅｔｒｏｇｒａｄｅ  ｈｉｇｈ  ｅｎｅｒｇｙ（Ｎ−ｗｅｌｌ  ＭＥＶ）ｉｍｐｌａｎｔ）を行う段階５５とを含む。
【００１０】
図４は、パターン６０を用いてパッドオキサイドを取り除く段階を示したものである。
【００１１】
図５は、パターン６０を取り除く段階（図示せず）と；ポリシリコン１００を２．７ＫÅの厚さで蒸着する段階と；Ｎ＋イオン注入のためにフォトレジスト９０をパターニングする段階（図示せず）と；Ｎ＋イオンを注入する段階１１０とを示したものである。この際、シリコン上にパッドオキサイドがオープンされた領域７０はオープンされない領域に比べて蒸着されたポリシリコン１００の段差８０が著しく生じることが分かる。
【００１２】
図６は、アンチリフレクトコーティング（ｂｏｔｔｏｍ  ａｎｔｉ−ｒｅｆｌｅｃｔ  ｃｏａｔ）１２０を用いたゲートパターニング工程を示したものであり、ゲートの形成のためにフォトレジスト１３０をパターニングする段階を示している。
【００１３】
図７は、フォトレジストパターンを用いたエッチング、即ちゲートエッチングによりゲート１５０を形成した後の断面図を示したものであり、オキサイドの取り除かれた領域１４０にシリコンロス（ｌｏｓｓ）が生じたことが分かる。
【００１４】
図８は、ゲート両端のオキサイド１６０を厚くして特性を改善するために自然酸化し、トランジスタのＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ，  以下、ＬＤＤという）構造を形成するためのフォトレジストパターン１８０を形成し、イオン注入１７０を行って、ＬＤＤ１９０を形成する段階を示したものである。
【００１５】
図９は、ＬＤＤの形成後、側壁窒化層を形成するために窒化層を１．２ＫÅの厚さで蒸着する段階を示したものであり、図示したように、シリコンロス領域の窒化層は、膜厚が一様でないことが分かる。
図１０は、窒化層をエッチングした段階を示した断面図であり、ゲート側壁２３０のみならず分離領域に側壁２２０が形成され、シリコンロス領域１４０の窒化層の膜厚の差異により分離領域の窒化層がオープンされてさらに深いシリコンロス２１０が発生することを示している。
【００１６】
図１１は、Ｓ／Ｄ（ｓｏｕｒｃｅ／ｄｒａｉｎ）２６０の接合（ｊｕｎｃｔｉｏｎ）を形成するためのパターン２４０とイオン注入２６０段階を示したものである。
【００１７】
図１２は、既に形成されている分離領域にフォトレジスト２７０を埋め込んだ後、シリサイド（ｓｉｌｉｃｉｄｅ）を形成する段階を示したものである。なお、図示されていないが、金属を蒸着し熱処理した後、反応しない金属を取り除いて安定化させる段階に進む。
【００１８】
図１３は、オキサイド２８０を蒸着し、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ，以下、ＣＭＰという）を行う段階を示したものである。この際、前記蒸着されるオキサイドは分離領域のトレンチを埋め込むＳＴＩフィル（Ｆｉｌｌ）工程とＰＭＤ（ｐｒｅ−ｍｅｔａｌ  ｄｉｅｌｅｃｔｒｉｃ，以下、ＰＭＤという)工程を同時に行うようになる。なお、分離領域の基底領域にボイド２９０が形成されるが、既にポリ蒸着およびエッチングが進んでいるため漏れの発生がなく、逆に誘電率が増加する効果がある。前記工程の後に、上部層にゲート入力端子およびラインを形成する。
【図面の簡単な説明】
【００１９】
【図１】従来の技術による分離領域の形成後の断面図である。
【図２】本発明によるＮチャンネル領域形成用のパターンを形成した後のイオン注入段階の断面図である。
【図３】本発明によるＰチャンネル領域形成用のパターンを形成した後のイオン注入段階の断面図である。
【図４】本発明によるパッドオキサイドの除去段階の断面図である。
【図５】本発明によるＮ＋イオン注入段階の断面図である。
【図６】本発明によるゲートパターン段階の断面図である。
【図７】本発明によるシリコンロス形成段階の断面図である。
【図８】本発明によるＬＤＤイオン注入段階の断面図である。
【図９】本発明による窒化層の蒸着段階の断面図である。
【図１０】本発明によるさらに深いシリコンロス形成段階の断面図である。
【図１１】本発明によるＳ／Ｄイオン注入段階の断面図である。
【図１２】本発明によるシリサイド形成段階の断面図である。
【図１３】本発明によるオキサイド形成段階の断面図である。
【符号の説明】
【００２０】
２、２９０  ボイド
３  パットオキサイド
１０  基板
２０  フィールド領域
３０  モート領域
４０  Ｎチャンネル領域形成用のパターン
６０  パターン
８０  段差
９０、１３０  フォトレジスト
１００  ポリシリコン
１２０  アンチリフレクトコーティング
１３０  フォトレジスト
１４０  シリコンロス領域
１６０、２８０  オキサイド
１７０  イオン注入
１８０  フォトレジストパターン
１９０  ＬＤＤ
２２０  側壁
２１０  シリコンロス
２３０  ゲート側壁
２４０  パターン
２６０  ソース／ドレイン
２７０  フォトレジスト
【図１】
0003993865.tif 000002
【図２】
0003993865.tif 000003
【図３】
0003993865.tif 000004
【図４】
0003993865.tif 000005
【図５】
0003993865.tif 000006
【図６】
0003993865.tif 000007
【図７】
0003993865.tif 000008
【図８】
0003993865.tif 000009
【図９】
0003993865.tif 000010
【図１０】
0003993865.tif 000011
【図１１】
0003993865.tif 000012
【図１２】
0003993865.tif 000013
【図１３】
0003993865.tif 000014