(57)【特許請求の範囲】
【請求項１】
複数の走査電極を駆動する走査電極駆動装置と、複数の信号電極を駆動する信号電極駆動装置からなる液晶表示装置の駆動回路において、
電源揺動法を用いて駆動している前記走査電極駆動装置に、外部からの信号を直接入力して制御できるよう、該走査電極駆動装置の内部に、外部からの入力信号の信号電圧レベルを変換する信号レベル変換回路を設け、該信号レベル変換回路は、外部からの入力信号のハイレベル電位とロウレベル電位を走査電極駆動装置の駆動電圧のハイレベル電位とグランド電位とに変換する機能を有していて、信号入力部と信号出力部およびこれらを接続するインバータ部とから構成され、
前記信号入力部は、
外部からの信号入力端、
入力信号のハイレベル電位（ＶＤＬ）に接続する第１の電源入力端、
入力信号のロウレベル電位（ＶＳＬ）に接続する第２の電源入力端、
走査電極駆動装置の低耐圧の電源電位（ＶＣＣ）に接続する第３の電源入力端、
および走査電極駆動装置のグランド電位（ＶＳＳ）に接続する第１の接続端を有し、
第１の導電型を有するＭＯＳＦＥＴであって、ソースが第１の電源入力端に接続され、ゲートが信号入力端に接続された第１のＭＯＳＦＥＴ（１０１）、
第１の導電型を有するＭＯＳＦＥＴであって、ソースが信号入力端に接続され、ゲートが第２の電源入力端に接続され、かつ前記第１のＭＯＳＦＥＴ（１０１）と共通のバックゲートを有する第２のＭＯＳＦＥＴ（１０２）、
第２の導電型を有するＭＯＳＦＥＴであって、ソースが前記第１のＭＯＳＦＥＴ（１０１）のドレインに接続され、ゲートが第３の電源入力端に接続された第３のＭＯＳＦＥＴ（１０３）、
第２の導電型を有するＭＯＳＦＥＴであって、ソースが前記第２のＭＯＳＦＥＴ（１０２）のドレインに接続され、ゲートが第３の電源入力端に接続され、かつ前記第３のＭＯＳＦＥＴ（１０３）と共通のバックゲートを有する第４のＭＯＳＦＥＴ（１０４）、
第２の導電型を有するＭＯＳＦＥＴであって、ソースが前記第３のＭＯＳＦＥＴ（１０３）のドレインに接続され、ドレインが第１の接続端に接続され、ゲートが第２のＭＯＳＥＦＴ（１０２）のドレインに接続された第５のＭＯＳＦＥＴ（１０５）、
第２の導電型を有するＭＯＳＦＥＴであって、ソースが前記第４のＭＯＳＦＥＴ（１０４）のドレインに接続され、ドレインが第１の接続端に接続され、ゲートが前記第１のＭＯＳＥＦＴ（１０１）のドレインに接続された第６のＭＯＳＦＥＴ（１０６）で構成され、
前記インバータ部は、
ＭＯＳＦＥＴ（１０７、１０８）による第１段のインバータとＭＯＳＦＥＴ（１０９、１１０）による第２段のインバータの２段に構成され、前記第１の電源入力端がインバータ部の電源入力端に接続され、前記第２のＭＯＳＦＥＴ（１０２）のドレインが第１段のインバータの入力端に接続されており、
前記信号出力部は、
第１の導電型を有するＭＯＳＦＥＴであって、ソースが走査電極駆動装置の低耐圧の電源電位（ＶＣＣ）に接続された第７のＭＯＳＦＥＴ（１１１）と第８のＭＯＳＦＥＴ（１１３）、
第２の導電型を有するＭＯＳＦＥＴであって、ソースが前記第７のＭＯＳＦＥＴ（１１１）のドレインに接続されるとともに前記第８のＭＯＳＦＥＴ（１１３）のゲートに接続され、ドレインが第１の接続端に接続され、ゲートが前記第２段のインバータの出力端に接続された第９のＭＯＳＦＥＴ（１１２）、
第２の導電型を有するＭＯＳＦＥＴであって、ソースが前記第８のＭＯＳＦＥＴ（１１３）のドレインに接続されるとともに前記第７のＭＯＳＦＥＴ（１１１）のゲートに接続され、ドレインが第１の接続端に接続され、ゲートが前記第１段のインバータの出力端に接続された第１０のＭＯＳＦＥＴ（１１４）で構成され、前記第１０のＭＯＳＦＥＴ（１１４）のソースを信号出力端とすることを特徴とする液晶表示装置の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス型液晶表示装置（以下液晶表示装置と記載する）に関し、特に液晶表示装置を駆動する走査電極駆動装置およびその駆動方法に関する。
【０００２】
【従来の技術】
近年、情報化社会の進展に伴って、液晶表示装置はテレビ、ＯＡをはじめ、より幅広い分野で用いられている。特に小型携帯機器では他の表示装置の追随を許さないほど広く利用されてきている。
【０００３】
このような分野では、特に携帯性が重要であることから、小型化が求められる反面、視認性からより大きな画面が求められている。そのため限られた領域内での液晶表示装置の表示領域の拡大が強く求められており、その一方で、周辺領域はますます狭くなってきている。
【０００４】
このような狭額縁化への対応の手段のひとつには、走査電極駆動装置と信号電極駆動装置のスリム化、小型化があり、走査電極駆動装置と信号電極駆動装置をスリム化、小型化する方法のひとつに耐圧を低くして素子の大きさを小さくするという方法がある。
【０００５】
従来用いられてきた方法では、図３に示すように、液晶交流動作時に電位を変動させ、走査電極駆動装置は、Ｖ１とＶ２、Ｖ３とＶ４の組み合わせで出力し、そのとき、信号電極駆動装置もＶ５とＶ４、Ｖ１とＶ６の組み合わせで出力する。したがって、走査電極駆動装置、信号電極駆動装置ともに、Ｖ１−Ｖ４以上の耐圧が必要となり、高耐圧の電極駆動装置を必要としていた。
【０００６】
この方法では、信号電極駆動装置も高耐圧の素子で構成しなければならず、小型化、集密化には不向きであった。また、画素数の増加に伴うデータ信号数の増大による信号電極駆動装置の高速動作化には、適さず、不利であった。加えて、消費電力についても高電圧を高速で動作させなくてはならないため、少ないとは言えなかった。
【０００７】
これらの問題の解決方法のひとつとして、電源揺動法を用いた駆動法があげられる。ここで、電源揺動法とは、図４のように、グランド電位については、ＶＡからＶＢに切り替えた電位を、それと同期して高圧電位については、ＶＣからＶＤに切り替えた電位を走査電極装置に入力することにより、走査電極駆動装置の耐圧をあげることなく、信号電極駆動装置の耐圧を大幅に下げることか可能となり、その結果、データ信号の増大による信号電極駆動装置の高速動作化、高密度化、低消費電力化が可能となった。
【０００８】
【発明が解決しようとする課題】
しかしながら、電源揺動法を用いて、走査電極駆動装置に外部システムから信号を入力する場合、図４に示すように、電源電位が期間Ａの状態にあるとき、走査電極駆動装置内では、入力信号がＶＢレベルのときロウレベルの入力となり、ＶＤレベルのときハイレベルの入力となる。また、電源電位が期間Ｂの状態にあるとき、走査電極駆動装置内では、入力信号がＶＡレベルのときロウレベルの入力となり、ＶＣレベルのときハイレベルの入力となる。
【０００９】
このため、外部システムから信号を入力する場合、電源電位の状態に応じて、ハイレベルを入力する場合にはＶＤレベルまたはＶＣレベルの入力が必要となり、ロウレベルを入力する場合にはＶＢレベルまたはＶＡレベルの入力が必要となる。そのため、外部から入力信号の電位を変化させなくてはならず、入力信号の電位を変換する外部回路が必要になってしまう。
【００１０】
加えて、走査電極駆動装置にとって、全体を必ずしも高耐圧で構成される必要はなく、特に液晶駆動出力以外でのコントロール信号を処理するような部分では、むしろ低耐圧で構成された方が消費電力面、小型化の面で望ましいと考えられる。
【００１１】
しかし、現状の電源揺動法を用いた通常の構成では、低耐圧の回路で構成することは困難である。
【００１２】
本発明は、電源揺動法を用いながら、入力信号をレベルシフトすることなく、入力信号レベルを固定して入力できる回路を提供する。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、複数の信号電極を駆動する信号電極駆動装置と複数の走査電極を駆動する走査電極駆動装置からなる液晶表示装置において、外部システムからの入力信号を直接電源揺動法を用いて駆動している走査電極駆動装置に入力して駆動できることを特徴とする。
【００１４】
このようにすると、入力信号を外部システムの信号電位のままで、電源揺動法の電位にあわせて、レベルシフトをすることなく、揺動電源法を用いて駆動している走査電極駆動装置に入力できる。
【００１５】
【発明の実施の形態】
図１は本発明を実施するために走査電極駆動装置の内部に設ける信号レベル変換回路の構成を示す図である。１０１、１０２、１０７、１０９は高耐圧のｐｍｏｓで、１０３、１０４、１０５、１０６、１０８、１１０、１１２、１１４は高耐圧のｎｍｏｓで、１１１、１１３は低耐圧のｐｍｏｓである。信号レベル変換回路は、ｍｏｓ１０１、１０２、１０３、１０４、１０５、１０６で信号入力部を構成し、信号入力部にはＶＤＬ、ＶＳＬ、ＶＣＣ等の電源電位の入力端とグランド電位ＶＳＳとの接続端を設けてあり、ｍｏｓ１１１、１１２、１１３、１１４で信号出力部を構成し、ｍｏｓ１０７、１０８、１０９、１１０による２段のインバータからなるインバータ部が信号入力部と信号出力部を接続している。
【００１６】
図１中で走査電極駆動装置に入力している電源電位を、図２で示している。図２の電位を説明すると、ＶＤＤは走査電極駆動装置内部での高耐圧の電源電位、ＶＣＣは走査電極駆動装置内部での低耐圧の電源電位、ＶＳＳは走査電極駆動装置内部でのグランド電位、ＶＤＬは外部システムの入力信号のハイレベル電位、ＶＳＬは外部システムの入力信号のロウレベル電位つまり、外部システムでのグランド電位を示している。
【００１７】
図１に示した信号レベル変換回路の動作を説明する。まず、入力信号がハイレベル、つまり、ＶＤＬが入力された場合を説明する。ＶＤＬが入力されると、ｐｍｏｓ１０１はオフし、ｐｍｏｓ１０２がオンする。
【００１８】
すると、ｎｍｏｓ１０５のゲートにＶＤＬが印加され、ｎｍｏｓ１０５がオンし、するとｎｍｏｓ１０３もオンするので、ｎｍｏｓ１０４のゲートには、ＶＳＳが印加されることとなって、ｎｍｏｓ１０４はオフしてしまう。
【００１９】
その結果、ｐｍｏｓ１０７とｎｍｏｓ１０８で構成されるインバータのゲートにはＶＤＬが印加されて、このインバータの出力はＶＳＳが出力される。また、それに続くｐｍｏｓ１０９とｎｍｏｓ１１０で構成されるインバータのゲートには、先のインバータの出力であるＶＳＳが印加されることになり、出力は、ＶＤＬが出力される。
【００２０】
ｐｍｏｓ１０２、ｎｍｏｓ１０５はそれぞれオンしているが、それと各々直列に並んでいるｎｍｏｓ１０４、ｐｍｏｓ１０１はオフしているため、入力信号が変化するとき以外には電流は流れず、従って、無駄な消費電流を減らすことができる。
【００２１】
ｐｍｏｓ１０７とｎｍｏｓ１０８で構成されるインバータの出力はｎｍｏｓ１１４のゲート入力となり、ｎｍｏｓ１１４はオフする。また、ｐｍｏｓ１０９とｎｍｏｓ１１０で構成されるインバータの出力はｎｍｏｓ１１２のゲート入力となり、ｎｍｏｓ１１２がオンする。
【００２２】
ｎｍｏｓ１１２がオンしていることから、ｐｍｏｓ１１３のゲートには、ＶＳＳが印加されるから、ｐｍｏｓ１１３はオンする。
【００２３】
そして、ｐｍｏｓ１１３がオンすると、ｐｍｏｓ１１１のゲートにはＶＣＣが印加されるので、ｐｍｏｓ１１１はオフする。
【００２４】
その結果、出力信号には、ＶＣＣが出力される。つまり、走査電極駆動装置内部の電位レベルにおけるハイレベルが出力される。
【００２５】
次に、入力信号がロウレベル、つまり、ＶＳＬが入力された場合を説明する。ＶＳＬが入力されると、ｐｍｏｓ１０１はオンし、ｐｍｏｓ１０２がオフする。
【００２６】
すると、ｎｍｏｓ１０６のゲートにＶＤＬが印加され、ｎｍｏｓ１０６がオンし、するとｎｍｏｓ１０４もオンするので、ｎｍｏｓ１０５のゲートには、ＶＳＳが印加されることとなって、ｎｍｏｓ１０５はオフしてしまう。
【００２７】
その結果、ｐｍｏｓ１０７とｎｍｏｓ１０８で構成されるインバータのゲートにはＶＳＳが印加されて、このインバータの出力はＶＤＬが出力される。また、それに続くｐｍｏｓ１０９とｎｍｏｓ１１０で構成されるインバータのゲートには、先のインバータの出力であるＶＤＬが印加されることになり、出力はＶＳＳが出力される。
【００２８】
ｐｍｏｓ１０７とｎｍｏｓ１０８で構成されるインバータの出力はｎｍｏｓ１１４のゲート入力となり、ｎｍｏｓ１１４はオンする。また、ｐｍｏｓ１０９とｎｍｏｓ１１０で構成されるインバータの出力はｎｍｏｓ１１２のゲート入力となり、ｎｍｏｓ１１２がオフする。
【００２９】
ｎｍｏｓ１１４がオンしていることから、ｐｍｏｓ１１１のゲートには、ＶＳＳが印加されるから、ｐｍｏｓ１１１はオンする。
【００３０】
そして、ｐｍｏｓ１１１がオンすると、ｐｍｏｓ１１３のゲートにはＶＣＣが印加されるので、ｐｍｏｓ１１３はオフする。
【００３１】
その結果、出力信号には、ＶＳＳが出力される。つまり、走査電極駆動装置内部の電位レベルにおけるロウレベルが出力される。
【００３２】
以上の動作説明を行ったように、入力信号がＶＤＬで入力されると、図１の信号レベル変換回路によりレベル変換が行われ、ＶＣＣにシフトされる。つまり、走査電極駆動装置内部における低圧ロジックのハイレベルの信号に変換されたことになる。
【００３３】
同様に、入力信号がＶＳＬで入力されると、図１の信号レベル変換回路によりレベル変換が行われ、ＶＳＳにシフトされる。これは、走査電極駆動装置内部における低圧ロジックのロウレベルの信号に変換されたことになる。
【００３４】
したがって、これ以降の回路では、高耐圧のｍｏｓを使う必要がなくなり、すべて、低耐圧のｍｏｓによって、信号処理を行うことができる。
【００３５】
そのため、チップ面積を削減でき、消費電力についても、より低消費電力化ができる。
【００３６】
【発明の効果】
電源揺動法を用いて、入力信号を外部でレベル変換をするなく、入力できることで外部回路を簡素化できて、また通常、高耐圧ｍｏｓで構成していた回路を低耐圧ｍｏｓで回路を構成できるようになるため、チップ面積を小さくすることができ、かつ高電圧で動作していたものを低電圧で動作できるようになることで消費電力の低減に効果がある。
【図面の簡単な説明】
【図１】  本発明の実施例における信号レベル変換回路の構成を示す図である。
【図２】本発明の実施例における電源揺動法の電源電位を示す図である。
【図３】従来例における電源電位を示す図である。
【図４】従来例における電源揺動法の電源電位を示す図である。
【符号の説明】
１０１、１０２、１０７、１０９  高耐圧ｐｍｏｓ
１０３、１０４、１０５、１０６  高耐圧ｎｍｏｓ
１０８、１１０、１１２、１１４  高耐圧ｎｍｏｓ
１１１、１１３  低耐圧ｐｍｏｓ
【図１】
0003992776.tif 000002
【図２】
0003992776.tif 000003
【図３】
0003992776.tif 000004
【図４】
0003992776.tif 000005