(57)【特許請求の範囲】
【請求項１】
タップ係数ベクトルに基づいて入力信号をフィルターリングする適応フィルターと、
該適応フィルターによって生成される、フィルターリングされた信号からスライスされたシンボルを生成するスライサーと、
第１の期待値関数を定数Ｒおよびスライスされたシンボルに適用することによってコスト関数を生成しかつコスト関数に基づいてタップ係数ベクトルを更新することによってタップ係数ベクトルを更新する更新回路とからなる装置であって、
同相タップ係数ベクトルに基づいて入力信号をフィルターリングする同相フィルターと、
同相フィルターによって生成される、フィルターリングされた信号からスライスされたシンボルを提供する同相スライサと、
直交タップ係数ベクトルに基づいて入力信号をフィルターリングする直交フィルターと、
直交フィルターによって生成される、フィルターリングされる信号からスライスされたシンボルを提供する直交スライサとからなり、前記更新回路は、
定数Ｒと同相スライサからのスライスされたシンボルとに依存する同相コスト関数に基づいて同相タップ係数ベクトルを修正し、そして、
定数Ｒと直交スライサからのスライスされたシンボルとに依存する直交コスト関数に基づいて直交タップ係数ベクトルを修正するようにし、
前記同相コスト関数ＣＦｉは、次式によって与えられ、
【数１】
0003884217.tif 000019
前記直交コスト関数ＣＦｑは、次式によって与えられ、
【数２】
0003884217.tif 000020
【数３】
0003884217.tif 000021
および
【数４】
0003884217.tif 000022
は各々、スライスされたシンボルの同相成分および直交成分であり、
Ｌは特定の正の整数の定数であり、
定数Ｒは、
【数５】
0003884217.tif 000023
により算出されるものであり、
Ｙｎはフィルターによって生成される複素出力信号であり、および
Ｅ〔・〕は期待値を示すことを特徴とする装置。
【請求項２】
適応フィルターは位相スプリット等化器の一部である請求項１に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信装置に関し、特に、受信器におけるブラインド等化に関する。
【０００２】
【従来の技術】
ブラインド等化において、受信器の適応フィルターはトレーニング信号を用いずに収束（converge）される。公知のように、ブラインド等化には二つの技術がある。一方の技術は、「減少コンステレーションアルゴリズム（ＲＣＡ：reduced constellation algorithm）」と呼ばれる。（例えば、文献、y.Sato, "A Method of Self-Recovering Equalization for Multilevel Amplitude Modulation Systems," IEEE Trans.Commun., pp. 679-682, June 1975、米国特許第４２２７１５２を参照。）他方の技術は、「定モジュラスアルゴリズム（ＣＭＡ：constant modulus algorithm）」と呼ばれる。（例えば、文献、D. N. Godard, "Self-Recovering Equalization and Carrier Tracking in Two-Dimensional Data Communications Systems," IEEE Trans.Commun., vol. 28, no. 11, pp. 1867-1875, Nov. 1980、N. K. Jablon, "Joint Blind Equalization, Carrier Recovery, and Timing Recovery for High-Order QAM Signal Constellations", IEEE Trans. Signal Processing, vol. 40, no. 6, pp. 1383-1398,1992を参照。）また、米国特許第５７９３８０７は、上記ＲＣＡとＣＭＡのアプローチの代わりとなる新しいブラインド等化技術であるマルチモジュラスアルゴリズム（ＭＭＡ）を記載している。
【０００３】
しかし、全てのブラインド等化アプローチでは、最も基本的なパフォーマンス問題は、信頼性のある初期コンバージェンスを実現する能力の問題である。これが実現できなければ、周知の「ダイアゴナル（対角：diagonal）解」のような誤った解へと収束してしまう。
【０００４】
一般に、ＲＣＡアルゴリズムの収束の信頼性はＣＭＡまたはＭＭＡのいずれかのアルゴリズムよりも劣る。ＣＭＡとＭＭＡアルゴリズムのいずれを採用するかと言われても、これらアルゴリズムには利点と欠点がある。例えば、ＣＭＡアルゴリズムは収束の信頼性がよく不正確なダイアゴナル解を防ぐことができるが、高コストなローテーターを必要とする。これと比較すると、ＭＭＡアルゴリズムは、ＣＭＡアルゴリズムよりも不正確な収束となりうる。
【０００５】
しかし、ダイアゴナル解の発生を減らす幾つかの代替手段がある。米国特許第５８３５７３１は、制約ヒルバートコスト関数（ＣＨＣＦ：constrained Hilbert cost function）として知られるブラインド等化アルゴリズムを記載している。このＣＨＣＦアルゴリズムは、ヒルバート変換関数および同相と直交相フィルターのドットプロダクト特性を用いて、ダイアゴナル解の発生を防ぐ。米国特許第５８０９０７４は、転換（transition）アルゴリズムとして知られるブラインド等化技術を記載している。後者において一般に、まず適応フィルターがＣＭＡアルゴリズムを用い、そしてＭＭＡアルゴリズムの利用へと切り替わる。最後に、米国特許出願第０９／０６６１８９（"Blind Equalization Algorithm with Joint Use of the Constant Modulus Algorithm and the MultiModulus Algorithm" １９９８年４月２４日出願）には、ジョイントＣＭＡ−ＭＭＡブラインド等化アルゴリズムを用いてブラインド等化を行う方法を記載している。
【０００６】
【課題を解決するための手段】
我々は、ダイアゴナル解の発生の率を減らす適応等化器のブラインド等化において利用する技術を見出した。受信器は定数ＲとスライスされたシンボルＡn^の情報の関数としてブラインド等化を行う。
【０００７】
一実施例において、受信器は、２フィルター構造の適応フィルターを有する。受信器はＣＭＡアルゴリズムの変更された形態を用いてブラインド等化を行う。この変更された形態のＣＭＡはシンボルＣＭＡ（ＳＣＭＡ）と呼ぶ。ＳＣＭＡはブラインド等化の実行において、定数ＲとスライスされたシンボルＡn^の両方を用いる。ＣＭＡはコンステレーションをローテーションできないが、ＳＣＭＡはコンステレーションをローテーションできる。
【０００８】
【発明の実施の形態】
適応フィルターは、例えば、フラクショナルにスペーシングされた線形等化器であり、これは単にＦＳＬＥ等化器ないし等化器と呼ぶ。
【０００９】
図１には、本発明の原理を用いる通信システムの一部の高レベルブロック図を示す。受信器１０が
【数１】
0003884217.tif 000002
で表すことができるＣＡＰ（キャリアレス、振幅変調、位相変調）信号を受信するものと想定する。ここで、ａnとｂnは離散値のマルチレベルシンボルであり、ｐ(t)とｐ~(t)はヒルバート対を形成するインパルス応答であり、Ｔはシンボル周期であり、ζ(t)はチャネルに導入される加算的ノイズである。（文献、J. J. Werner, "Tutorial on Carrierless AM/PM - Part I- Fundamentals and Digital CAP Transmitter," Contribution to ANSI X3T9.5 TP/PMD Working Group, Minneapolis, June 23, 1992には、ＣＡＰ通信システムの更なる情報が記載されている。）
【００１０】
通信チャネル９を通って伝搬する際に数式（１）におけるＣＡＰ信号が歪み、シンボル間干渉（ＩＳＩ）を被ることが想定される。このＩＳＩはチャネル内ＩＳＩ（お互い干渉するａnまたはｂnシンボル）とチャネル間ＩＳＩ（お互い干渉するａnおよびｂnのシンボル）からなる。１０の目的は、ＩＳＩを除去し、加算的ノイズζ（ｔ）の影響を最小化して、信号ｒ′（ｔ）を与えることにある。本明細書において、本発明を１０内で用いるシンボルＣＭＡ（ＳＣＭＡ）ブラインド等化アルゴリズムに関連して説明する。
【００１１】
適応フィルターと幾つかのブラインド等化アルゴリズムについて検討を行う。この技術の知識を有するのであれば、「シンボルＣＭＡ」の段落まで飛んでもよい。
【００１２】
適応フィルターおよびブラインド等化
図２には位相スプリットＦＳＬＥ等化器１００を示した。ＦＳＬＥ等化器１００はＮの次元を有する入力信号に対して動作すると想定することができる。例えば、Ｎ＝２である。即ち、入力信号は同相成分と直交相成分の二つの成分の次元からなる。（「チャネル」と各次元を言及するのに用いることができる。例えば、同相次元は同相チャネルと呼ぶこともできる。）ＦＳＬＥ等化器１００は有限インパルス応答（ＦＩＲ）フィルター１１０、１２０として実装することができる二つのパラレルなデジタル応答フィルターを備える。ＦＳＬＥ等化器１００は「位相スプリットＦＳＬＥ」と呼ばれる。なぜなら、二つのＦＩＲフィルター１１０、１２０は同相および直交相フィルターに収束するからである。図３には、等化器構造の詳細を示した。二つのＦＩＲフィルター１１０、１２０は同じタップされた遅延線１１５を共有する。これは、逐次的Ａ／Ｄ変換器１２５のサンプルｒkのシーケンスを記憶する。Ａ／Ｄ変換器１２５のサンプリングレート１／Ｔ′は通常、シンボルレート１／Ｔよりも３ないし４倍高く、現実の信号のサンプリング理論（theorem）を満たすように選択される。また、Ｔ／Ｔ′＝ｉであると想定される。ここで、ｉは整数である。
【００１３】
図３に示した二つの適応ＦＩＲフィルター１１０、１２０の出力信号はシンボルレートＩ／Ｔで計算される。等化器のタップおよび入力サンプルは、対応するＮ次元のベクトルで表すことができる。従って、以下の関係を定めることができる。
【数２】
0003884217.tif 000003
ここで、上付記号Ｔは、ベクトル転置（transpose）を表し、下付記号Ｎはシンボル周期（symbol period）ｎＴを表し、ｋ＝(i)(n)である。
【００１４】
ｙnおよびｙn~をそれぞれ、同相および直交相フィルターの計算された出力信号とする。
【数３】
0003884217.tif 000004
となる。
【００１５】
出力信号ｙnおよびｙn~の、あるいは同様に、複素数出力信号Ｙn＝ｙn＋ｊｙn~のＸ／Ｙ表示は、信号コンステレーションと呼ばれる。収束の後、理想的には信号コンステレーションは若干の小さいノイズやＩＳＩによって劣化した複素数シンボルＡn＝ａn＋ｊｂnの表示からなる。
【００１６】
図２において、ＦＳＬＥ等化器１００は、通常モード（ステディステート）とスタートアップモード（非ステディステート）の二つの動作モードを有するものとすることができる。通常動作モードにて、判断デバイス（スライサー１３０、１３５）は等化器の複素数出力サンプルＹn（ここで、Ｙn＝ｙn＋ｊｙn~）を全ての可能性のある送信複素数シンボルＡn（ここで、Ａn＝ａn＋ｊｂn）と比較し、Ｙnと最も近いシンボルＡn＾を選択する。そして受信器はエラーＥnを計算する。
Ｅn＝Ｙn−Ａn＾
これは、ＦＳＬＥ等化器１００のタップ係数を更新するのに用いられる。最も一般的なタップ更新アルゴリズムはＬＭＳアルゴリズムである。これは、平均二乗エラー（ＭＳＥ：mean square error）を最小化する確率勾配アルゴリズムである。以下のように定義される。
【数４】
0003884217.tif 000005
数式（８）において、Ｅ［・］は、期待値を表し、ｅnおよびｅn~は、以下の動作および直交相エラーを表す。
【数５】
0003884217.tif 000006
【００１７】
二つの適応フィルターのタップ係数は、上述の最小二乗平均（ＬＭＳ）アルゴリズムを用いて更新される。即ち、
【数６】
0003884217.tif 000007
ここで、αはタップ調整アルゴリズムにて用いられるステップサイズである。
【００１８】
ステディステート動作モードとは対照的に、タップ係数値を初期値セットに収束するのにスタートアップモードが用いられる。システムによっては、スタートアップ時にトレーニングシーケンスが用いられる（所定のＡnシンボルのシーケンス）。スタートアップ時から、受信器は等化器出力信号Ｙnおよび既知の送信シンボルシーケンスＡnを用いて意味のあるエラーＥnを計算することができる。この場合、タップ的適合は「理想的レファレンス」に関連して行われるとされている。
【００１９】
しかし、トレーニングシーケンスが利用可能でなければ、ＦＳＬＥ等化器１００はブラインド的に収束されなければならない。このことは通常二つの主なステップを伴う。第１に、「アイダイヤグラム(eye diagram)」を開くのにブラインド等化アルゴリズムが用いられる。即ち、初期の収束を実現する。そして、アイが十分に開かれれば、受信器は例えば、上述のＬＭＳタップ適応アルゴリズムへと切り替わり、最終ステディステート収束を獲得する。これら二つの種類のアルゴリズムの間の切り替わりは、いわゆるスケジュールドリブンないしイベントドリブンカウンターにより制御される。（例えば、上記米国特許第５８０９０７４を参照。）ブラインド等化の原理は、数式（８）で表したＭＳＥよりもＦＳＬＥ等化器１００の初期収束をより適切に与えるようなコスト関数を最小化するタップ適応アルゴリズムを用いることである。
【００２０】
ブラインド等化アルゴリズムおよびＬＭＳアルゴリズムで用いるコスト関数は異なる量を最小化する。数式（８）のように、ＬＭＳアルゴリズムのコスト関数は以下のように与えられる。
【数７】
0003884217.tif 000008
【００２１】
数式（１３）において、ＬＭＳアルゴリズムはスライスされたシンボルＡn＾を用い、収束を実現する。しかし、ブラインドスタートアップでは、データが厳しく劣化するので、ブラインド等化アルゴリズムが用いるコスト関数は、スライスされたシンボルＡn＾に統計的に関係する定数Ｒを用いる必要がある。例えば、ＣＭＡのコスト関数は、
【数８】
0003884217.tif 000009
である。
【００２２】
同様に、ブラインド等化アルゴリズムＭＭＡにおいては、コスト関数は以下のように与えられる。
【数９】
0003884217.tif 000010
【００２３】
ＣＭＡおよびＭＭＡのコスト関数における共通の特徴としては、定数Ｒをレファレンスとして用いることがある。（Ｒの計算技術は、例えば、米国特許第５７９３８０７に記載されている。）
【００２４】
シンボルＣＭＡ（ＳＣＭＡ）
上述のように、ブラインド等化を適応フィルター（例えば、位相スプリット等化器）と用いる場合、ダイアゴナル解と呼ばれる間違った解に収束することがある。（実際に、信号コンステレーションが密になればなるほど、「タップ揺らぎノイズ」のようなノイズソースが収束問題を発生することが多くなる。タップ揺らぎノイズはタップ更新アルゴリズムが導入するノイズである。）従って、本発明に従い、ダイアゴナル解の発生レートが減少するような適応等化器のブラインド等化において用いる別の技術を見出した。受信器は定数ＲとスライスされたシンボルＡn＾の両方の関数としてブラインド等化を行う。
【００２５】
この新しいブラインド等化アルゴリズムはシンボルコンスタントモジュラスアルゴリズム（ＳＣＭＡ）と呼ぶ。ＳＣＭＡでは、コスト関数にスライスされたシンボルＡn＾を加えることによりＣＭＡが変更される。一般化されたＳＣＭＡのコスト関数は、
【数１０】
0003884217.tif 000011
である。
【００２６】
通常、Ｌ＝２が用いられる。従って、コスト関数は以下のように与えられる。
【数１１】
0003884217.tif 000012
【００２７】
ＣＭＡのコスト関数（数式（１４））とＳＣＭＡのコスト関数（数式（１９）、（２０））を比較することにより、ＣＭＡは二次元アルゴリズムであり、ＳＣＭＡが擬似二次元アルゴリズムであることが解る。ＣＭＡが二次元アルゴリズムなので、ＣＭＡはコンステレーションをローテーションすることができない。しかし、ＳＣＭＡが各次元にて一次元シンボルを用いるので（擬似二次元）、ＳＣＭＡはコンステレーションをローテーションすることができ、正確に収束される（ストレートなコンステレーションへ）ことができる。また、ＣＭＡは一つのコスト関数の利用のみを必要とするが、ＳＣＭＡは二つのコスト関数を用いる。
【００２８】
ＭＭＡのコスト関数（数式（１５）、（１６））とＳＣＭＡのコスト関数を比較することにより、ＳＣＭＡがＭＭＡと同様な特性を有することが解る。なぜなら、これら両方は等化器をストレートなコンステレーションへと収束させることができるからである。しかし、ＳＣＭＡがＣＭＡコスト関数にスライスされたシンボルＡn＾を加えるので、ＳＣＭＡはＣＭＡとＭＭＡの両方よりも高い統計量を用いる。
【００２９】
ＳＣＭＡに対するフィルタータップ更新アルゴリズムは、コスト関数（数式（１９）、（２０））から得られる。それらは、
【数１２】
0003884217.tif 000013
である。ここで、定数Ｒは以下のように計算される。
【数１３】
0003884217.tif 000014
１６−ＣＡＰ（下で説明する）に対しては、Ｒ＝３．４５である。
【００３０】
図４には、本発明の原理に従う位相スプリット等化器のブロックを示す。本発明に関すること以外は図４は図２と同様である。図４において、タップ更新要素２７５、２８５（これらは数式（２２）、（２１）を表す）は、それぞれフィルター２１０、２２０の係数を更新する（破線矢印で示した）。
【００３１】
図５、６には、図１の受信器１０にて用いる本発明の実施例を示した。図５は、本発明の原理に従いＦＳＬＥを実装するようにプログラミングされたデジタルシグナルプロセッサー４００の実施例を示す。デジタルシグナルプロセッサー４００は、中央演算装置（プロセッサー）４０５とメモリー４１０を有する。４１０の一部は、プロセッサー４０５によって実行されるとＳＣＭＡアルゴリズムを実装するプログラム命令を記憶するのに用いられている。このメモリーの部分は４１１として示した。別のメモリー部分４１２は、本発明に従いプロセッサー４０５によって更新されるタップ係数値を記憶するのに用いられる。受信信号４０４はプロセッサー４０５に与えられ、これはこの信号を出力信号４０６に与えるように等化すると想定する。出力信号４０６はスライスされたシンボルのシーケンスを表すと想定する。（デジタルシグナルプロセッサーは出力信号４０６を得る前に受信信号４０４を処理してもよい。）ソフトウェアプログラムは図示していないがＳＣＭＡアルゴリズムを理解したとすれば、説明する必要がないからである。上述のようないずれの等化器の構造をもデジタルシグナルプロセッサー４００によって実装することができる。
【００３２】
図６は別の実施例を示す。回路５００は、中央演算装置（プロセッサー）５０５、等化器５１０を有する。等化器５１０は上述のような位相スプリットＦＳＬＥとして想定する。等化器５１０は対応するタップ係数ベクトルの値を記憶する少なくとも一つのタップ係数レジスターを備える（例えば、図３参照）。プロセッサー５０５はＳＣＭＡアルゴリズムを実装する図５のメモリー４１０と同様なメモリーを備える。等化器出力サンプルのシーケンスを表す等化器出力信号５１１はプロセッサー５０５に与えられる。プロセッサー５０５は等化器出力信号５１１を解析し、正しい解へと収束するようにタップ係数の値を適合させる。プロセッサー５０５は等化器出力信号から上述のスライスされたシンボルを生成する。（代わりに、等化器５１０は、対応するスライサーを備えることができ、この場合等化器出力信号５１１はスライスされたシンボルを表す。）
【００３３】
図７には、図１の受信器１０にて用いるブラインドスタートアップ手順を示す。受信器１０はＳＣＭＡコスト関数をその対応するタップ更新アルゴリズムとともに用い、等化器（図６の等化器５１０）のブラインド収束を開始する（６０５）。ＳＣＭＡアルゴリズムからＬＭＳ適応アルゴリズムへと切り替えるか、あるいは引き続きＳＣＭＡアルゴリズムを用いて等化器を収束させるかどうかを判断する（６１０）。通常、このことはアイが十分に開かれたか（上で説明した）および元のチルトされたコンステレーションがストレートコンステレーションへとリローテーションされたかどうかと呼ばれる。ブラインドスタートアップ手順のステップ６１０はスケジュールドリブン、イベントドリブン、これら両方等とすることができる。スケジュールドリブンアプローチでは、二つの異なるタップ更新アルゴリズムの間の切り替えが何らかの固定数Ｍの繰り返しの後（例えば、カウンターなどによって判断される）に発生する。このアプローチは、Ｍの繰り返しの後の所定量のアイオープニングを想定している。イベントドリブンアプローチでは、アイオープニングの所定の量が達成された場合に切り替えが行われる。このことは、例えば、ＭＳＥを継続的にモニタリングしＭＳＥが所定のしきい値Ｔよりも下である場合に切り替えを行うことによって行うことができる。もしアイが十分に開いておりコンステレーションが適当にローテーションされていれば（例えば、所定の範囲内）、受信器１０はＬＭＳ適応アルゴリズムに切り替える（６１５）。
【００３４】
他のブラインド等化アルゴリズムへの適用
定数ＲとスライスされたシンボルＡn＾を組み合わせて利用する本発明のコンセプトは、ＭＭＡやＲＣＡのような他の一般に用いられているブラインド等化アルゴリズムにも適用することができ、収束レートを改善することができる。スライスされたシンボルａn＾とｂn＾がＭＭＡに与えられる場合、
【００３５】
得られるシンボルＭＭＡ（ＳＭＭＡ）アルゴリズムのコスト関数は、
【数１４】
0003884217.tif 000015
である。
【００３６】
タップ係数は以下のように更新される。
【数１５】
0003884217.tif 000016
【００３７】
ステップサイズを適切に選ぶことにより、ＳＣＭＡは等化器を標準的なＭＭＡよりも速く収束させる。
【００３８】
スライスされたシンボルＡn＾がＲＣＡに与えられる場合、得られるシンボルＲＣＡ（ＳＲＣＡ）アルゴリズムのコスト関数は、
【数１６】
0003884217.tif 000017
である。
【００３９】
タップ係数は以下のように更新される。
【数１７】
0003884217.tif 000018
【００４０】
ＭＭＡの場合と同様に、シンボルＡn2は標準的なＲＣＡよりも速く等化器を収束させる。
【００４１】
上述のように、図４〜７に示した実施例に対して他のブラインド等化アルゴリズムを用いるように変更することは本発明から直感的であり詳細には説明しない。
【００４２】
上で説明した例は単なる例であり、例えば、本発明を離散的な機能構築ブロック（例えば、ＦＩＲ２１０）を用いて実装するように示してあるが、これら構築ブロックの機能は１もしくは複数の適切にプログラミングされたプロセッサーやプロセッシング回路（例えば、デジタルシグナルプロセッサー、離散的回路素子、集積回路）を用いて行うことができる。
【図面の簡単な説明】
【図１】  本発明を実装する通信システムの一部のブロック図。
【図２】  位相スプリット等化器のブロック図。
【図３】  等化器にて用いる適応フィルターの一部のブロック図。
【図４】  本発明の原理に従う位相スプリット等化器のブロック図。
【図５】  本発明の原理に従う受信器の一部のブロック図。
【図６】  図５と同様。
【図７】  本発明の原理に従うブラインドスタートアップ手段の図。
【図１】
0003884217.tif 000024
【図２】
0003884217.tif 000025
【図３】
0003884217.tif 000026
【図４】
0003884217.tif 000027
【図５】
0003884217.tif 000028
【図６】
0003884217.tif 000029
【図７】
0003884217.tif 000030