(57)【特許請求の範囲】
【請求項１】
ユーザが直接的にアクセス不能な１次側バス、当該１次側バスに接続される１台以上の周辺デバイス、及びユーザが直接的にアクセス可能な２次側バスを備える情報処理システム内で使用するためのバス・ブリッジ回路であって、
前記１次側バスと前記２次側バスの間に接続される前記バス・ブリッジ回路の動作モードを切り替えるための制御入力手段を設けるとともに、前記バス・ブリッジ回路の入力側と出力側の間にバイパス経路を設け、
前記制御入力手段からのパススルー・モード信号が不活性状態を呈するときは、前記バス・ブリッジ回路の動作を可能にし且つ前記バイパス経路の動作を不能にして、前記バス・ブリッジ回路をその通常モードで動作させ、
前記制御入力手段からの前記パススルー・モード信号が活性状態を呈するときは、前記バス・ブリッジ回路の動作を不能にし且つ前記バイパス経路の動作を可能にして、前記バス・ブリッジ回路に接続された前記１次側バス上の複数のバス信号のうち所定のバス信号を、前記バイパス経路を介して、そのまま前記２次側バス上に出力するようにしたことを特徴とする、バス・ブリッジ回路。
【請求項２】
前記１次側バスがＰＣＩバスであり、前記２次側バスがカードバスであり、前記バス・ブリッジ回路がカードバス・コントローラであり、前記所定のバス信号が前記周辺デバイスに共通のＰＣＩバス信号である、請求項１に記載のバス・ブリッジ回路。
【請求項３】
前記カードバスにＰＣＩバス・アナライザが接続される、請求項２に記載のバス・ブリッジ回路。
【請求項４】
前記１次側バスが１次側ＰＣＩバスであり、前記２次側バスが２次側ＰＣＩバスであり、前記バス・ブリッジ回路がＰＣＩ−ＰＣＩブリッジ回路であり、前記所定のバス信号が前記周辺デバイスに共通の１次側ＰＣＩバス信号である、請求項１に記載のバス・ブリッジ回路。
【請求項５】
前記２次側ＰＣＩバスにＰＣＩバス・アナライザが接続される、請求項４に記載のバス・ブリッジ回路。
【請求項６】
前記パススルー・モード信号の前記活性状態又は前記不活性状態がジャンパ・ピンの設定により決定される、請求項１ないし５の何れか１項に記載のバス・ブリッジ回路。
【請求項７】
請求項１ないし６の何れか１項に記載のバス・ブリッジ回路を備えた、情報処理システム。
【請求項８】
ＰＣＩバス、当該ＰＣＩバスに接続される１台以上のＰＣＩデバイス、及びカードバスを備える情報処理システム内で使用するためのカード・バスコントローラであって、
前記ＰＣＩバスと前記カードバスの間に接続される前記カードバス・コントローラの動作モードを切り替えるための制御入力手段を設けるとともに、前記カードバス・コントローラの入力側と出力側の間に双方向性のバイパス経路を設け、前記制御入力手段からのパススルー・モード信号が不活性状態を呈するときは、前記カードバス・コントローラの動作を可能にし且つ前記バイパス経路の動作を不能にして、前記カードバス・コントローラをその通常モードで動作させ、
前記制御入力手段からの前記パススルー・モード信号が活性状態を呈するときは、前記カードバス・コントローラの動作を不能にし且つ前記バイパス経路の動作を可能にして、前記カードバス・コントローラに接続された前記ＰＣＩバス上の複数のバス信号のうち少なくとも前記ＰＣＩデバイスに共通のバス信号又は当該共通のバス信号に対応する前記カードバス上のバス信号を、前記バイパス経路を介して、そのまま前記カードバス又は前記ＰＣＩバス上に出力するようにしたことを特徴とする、カードバス・コントローラ。
【請求項９】
前記パススルー・モード信号の前記活性状態又は前記不活性状態がジャンパ・ピンの設定により決定される、請求項８に記載のカードバス・コントローラ。
【請求項１０】
前記カードバスにＰＣＩバス・エクセサイザが接続される、請求項８又は９に記載のカードバス・コントローラ。
【請求項１１】
請求項８ないし１０の何れか１項に記載のカードバス・コントローラを備えた、情報処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理システム（例えば、パーソナル・コンピュータ）に設けられたバスのうち、ユーザが直接的にアクセス不能な１次側バス（例えば、ＰＣＩバス）とユーザが直接的にアクセス可能な２次側バス（例えば、カードバス）との間に接続されるバス・ブリッジ回路（例えば、カードバス・コントローラ）の改良に係り、更に詳細に説明すれば、バス・ブリッジ回路に対し「パススルー」という特別なモードを実現するための論理回路を追加して、１次側バス上のトランザクションをバス・ブリッジ回路のコネクタ又はスロットから非破壊的に検査することに係る。
【０００２】
【従来の技術】
パーソナル・コンピュータ（以下「ＰＣ」と略記）の故障解析を、開発期間中・量産工程中・使用中の任意の時点で実施する場合、ＰＣのシステム・バスである（１次側）ＰＣＩバス上のトランザクションをＰＣＩバス・アナライザ又はエクセサイザで検査し、故障モードを探ることが多い。
なお、ＰＣＩバス・アナライザ又はエクセサイザとしては、ヒューレット・パッカード社から市販されている「HP E2920 コンピュータ・ベリフィケーション・ツールＰＣＩシリーズ」のファミリを構成する、３２／６４ビットＰＣＩエクセサイザ＆アナライザ・システムを使用することができる。
【０００３】
ＰＣＩバス上のトランザクションを検査することが重要である所以は、ＰＣ内の全てのＩ／Ｏ転送又はメモリ転送がホスト−ＰＣＩブリッジ経由で行われるため、ＰＣＩバスが全てのトランザクションに関与することになるからである。以下、かかるトランザクションの検査に係る背景事項を概説する。
【０００４】
当該技術分野では周知のように、ＰＣＩバス上の基本的なデータ転送を把握するのに必要な信号線は、ＰＣＩバスに接続される１台以上のＰＣＩデバイスに共通の信号線のうち、以下の少なくとも４２本の信号線を含んでいる。
・ＡＤ［３１：０］（アドレス／データ）
・ＣＬＫ（クロック）
・Ｃ／ＢＥ［３：０］＃（バス・コマンド／バイト・イネーブル）
・ＦＲＡＭＥ＃（サイクル・フレーム）
・ＩＲＤＹ＃（イニシエータ・レディ）
・ＴＲＤＹ＃（ターゲット・レディ）
・ＤＥＶＳＥＬ＃（デバイス・セレクト）
・ＳＴＯＰ＃（ストップ）
略号に＃が付いている信号線は、負論理で Low ＝アクティブである。
図１には、これらの信号線に現れるバス信号を通して観察可能な、ＰＣＩバス上の３つの正常なトランザクションが概略的に示されている。何れかのトランザクションが異常であること、従って該当するＰＣ内に障害が存在することを推定するためには、一般に、ＰＣＩバス・アナライザ等を使用して、 ▲１▼ ＩＲＤＹ＃信号線がアクティブになっているにも拘わらず、これと同期してＴＲＤＹ＃信号線がアクティブになっていない状態を検知すること、 ▲２▼ ＡＤ［３１：０］信号線上のデータと予めプログラムされた予測データとの間の不一致を目視で確認すること等が行われている。
【０００５】
なお、実際の環境では、ＰＣＩバスの負荷（例えば、接続されているＰＣＩデバイスの数）や実効的な線路長等の物理的条件が一定しないという理由で、ＰＣＩバス上の信号の波形を正確に測定することは困難である。しかしながら、そうであるとしても、ＰＣＩバス上の各トランザクションの全体像はつかめるし、その全体像から各トランザクションの異常も検出できるから、検査の目的は十分に達成することができる。
【０００６】
図２に概略構成が示されているデスクトップＰＣでは、ＰＣＩバス２０にオプション・スロット又はＰＣＩコネクタ２２が直結されているのが普通である。従って、何れかのＰＣＩコネクタ２２にＰＣＩバス・アナライザ等を接続すると、ＰＣＩバス２０上のトランザクションを比較的容易に検査することができる。しかしながら、ＰＣＩコネクタを全く備えていない特殊なタイプのデスクトップＰＣや、未使用のＰＣＩコネクタが全く存在しないデスクトップＰＣについては、このようなアプローチをそのまま採用することができない。
【０００７】
一方、ノートブックＰＣ（以下「ノートＰＣ」と略記）は、物理的な寸法上の制約が存在するために、デスクトップＰＣのようなＰＣＩコネクタを備えていないのが普通である。すなわち、一般的なノートＰＣのＰＣＩバスは内部で閉じている。従って、ＰＣＩバス上のトランザクションを検査するためには、ノートＰＣの本体を分解して、ＰＣＩバス上のトランザクションを検査するのに必要な信号線をケーブル等で外部に引き出すという煩雑な操作が必要となる。このことは、検査工程の効率を著しく阻害する要因となっている。
【０００８】
図３に示されている特殊なタイプのノートＰＣでは、ＰＣＩバス３０上のトランザクションを検査できるように、メイン基板３２上のカード・エッジ３４にタブを設けている。カード・エッジ３４にＰＣＩバス・アナライザ等を接続すると、メイン基板３２単体での検査を容易に行うことができる。しかしながら、カード・エッジ３４は、電気的短絡等の不測の事態が生ずることを回避するべく、ユーザが外部からアクセスできないようになっている。そのため、メイン基板３２を組み込んだ製品の状態では、カード・エッジ３４に容易にアクセスできないので、ノートＰＣの本体を分解せずに、ＰＣＩバス３０上のトランザクションを検査することはできない。
【０００９】
【発明が解決しようとする課題】
前述の従来技術の問題点に徴して、本発明の目的は、情報処理システム内の複数のバスのうち、ユーザが直接的にアクセス不能な１次側バスとユーザが直接的にアクセス可能な２次側バスとの間に接続されるバス・ブリッジ回路を改良することにある。
【００１０】
本発明の他の目的は、バス・ブリッジ回路に「パススルー」という特別なモードを実現するための論理回路を追加して、１次側バス上のトランザクションをバス・ブリッジ回路のコネクタ又はスロットから非破壊的に検査できるようにすることにある。
【００１１】
本発明の他の目的は、前述のような改良されたバス・ブリッジ回路を備えた情報処理システムを提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、ノートＰＣには「ＰＣカード・コントローラ」又は「ＰＣＩ−カードバス・ブリッジ」とも呼ばれるカードバス・コントローラが搭載されていることが多く、これをユーザが自由にアクセスでき、そしてカードバス・コントローラの２次側バスであるカードバス（CardBus）がその１次側バスであるＰＣＩバスの規格に基づいて策定されているため、ＰＣＩバス上の信号をそのままカードバスを通して検査しやすい、という知見を基礎としてなされたものである。
【００１３】
この知見に従った本発明の第１の側面は、ユーザが直接的にアクセス不能な１次側バス、当該１次側バスに接続される１台以上の周辺デバイス、及びユーザが直接的にアクセス可能な２次側バスを備える情報処理システム内で使用するためのバス・ブリッジ回路であって、前記１次側バスと前記２次側バスの間に接続される前記バス・ブリッジ回路の動作モードを切り替えるための制御入力手段を設けるとともに、前記バス・ブリッジ回路の入力側と出力側の間にバイパス経路を設け、前記制御入力手段からのパススルー・モード信号が不活性状態を呈するときは、前記バス・ブリッジ回路の動作を可能にし且つ前記バイパス経路の動作を不能にして、前記バス・ブリッジ回路をその通常モードで動作させ、前記制御入力手段からの前記パススルー・モード信号が活性状態を呈するときは、前記バス・ブリッジ回路の動作を不能にし且つ前記バイパス経路の動作を可能にして、前記１次側バス上の複数のバス信号のうち所定のバス信号を、前記バイパス経路を介して、そのまま前記２次側バス上に出力するようにしたことを特徴とする、バス・ブリッジ回路にある。
【００１４】
ここで、前記１次側バスをＰＣＩバスとし、前記２次側バスをカードバスとし、前記バス・ブリッジ回路をカードバス・コントローラとし、前記所定のバス信号を前記周辺デバイスに共通のＰＣＩバス信号とし、前記カードバスにＰＣＩバス・アナライザ等を接続することにより、前記パススルー・モードの間に、前記ＰＣＩバス上のトランザクションを前記カードバスを通して検査することができる。
【００１５】
代替的に、前記１次側バスを１次側ＰＣＩバスとし、前記２次側バスを２次側ＰＣＩバスとし、前記バス・ブリッジ回路をＰＣＩ−ＰＣＩブリッジ回路とし、前記所定のバス信号を前記周辺デバイスに共通の１次側ＰＣＩバス信号とし、前記２次側ＰＣＩバスにＰＣＩバス・アナライザ等を接続することにより、前記パススルー・モードの間に、前記１次側ＰＣＩバス上のトランザクションを前記２次側ＰＣＩバスを通して検査することができる。
【００１６】
本発明の第２の側面は、ＰＣＩバス、当該ＰＣＩバスに接続される１台以上のＰＣＩデバイス、及びカードバスを備える情報処理システム内で使用するためのカードバス・コントローラであって、前記ＰＣＩバスと前記カードバスの間に接続される前記カードバス・コントローラの動作モードを切り替えるための制御入力手段を設けるとともに、前記カードバス・コントローラの入力側と出力側の間に双方向性のバイパス経路を設け、前記制御入力手段からのパススルー・モード信号が不活性状態を呈するときは、前記カードバス・コントローラの動作を可能にし且つ前記バイパス経路の動作を不能にして、前記カードバス・コントローラをその通常モードで動作させ、前記制御入力手段からの前記パススルー・モード信号が活性状態を呈するときは、前記カードバス・コントローラの動作を不能にし且つ前記バイパス経路の動作を可能にして、前記ＰＣＩバス上の複数のバス信号のうち少なくとも前記ＰＣＩデバイスに共通のバス信号又は当該共通のバス信号に対応する前記カードバス上のバス信号を、前記バイパス経路を介して、そのまま前記カードバス又は前記ＰＣＩバス上に出力するようにしたことを特徴とする、カードバス・コントローラにある。
【００１７】
ここで、前記カードバスにＰＣＩバス・エクセサイザを接続することにより、前記パススルー・モードの間に、前記ＰＣＩバス上のトランザクションを前記カードバスを通して対話的に検査することができる。
【００１８】
本発明の第１及び第２の側面において、前記パススルー・モード信号の前記活性状態又は前記不活性状態は、ジャンパ・ピンの設定により決定されることが好ましい。
【００１９】
本発明の第３の側面は、前述のようなバス・ブリッジ回路又はカードバス・コントローラを備えた、情報処理システムにある。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
【００２１】
図４には、本発明に従ったノートＰＣの概略構成が示されている。このノートＰＣは、ＰＣＩバス４０とカードバス（図５を参照）の間に接続されるカードバス・コントローラ４２に対し、パススルー論理回路４６が並列に追加されていること、そしてＰＣカード・スロット４４にＰＣＩバス・アナライザ又はエクセサイザ（図示せず）が接続されるようになっていることを除けば、通常のノートＰＣと実質的に同等の構成を有している。従って、本明細書及び図面の記述を簡潔にするため、以下では、カードバス・コントローラ４２及びパススルー論理回路４６に関連する構成及び動作のみを説明することにする。
【００２２】
図５には、テキサス・インスツルメンツ社から市販されている「PCI1250A PC CARD CONTROLLER」と同等の機能を有する、カードバス・コントローラ４２の概略構成が示されている。カードバス・コントローラ４２は、「1995 PC CARD STANDARD」に準拠した２つのＰＣカード・スロット４４（図６を参照）を備え、これらのＰＣカード・スロット４４がカードバス５８にそれぞれ接続されているものとする。
【００２３】
当該技術分野では周知のように、ＰＣＩバス４０及びカードバス５８の間でデータを双方向的に転送できるのは、カードバス・コントローラ４２が、ＰＣＩバス４０及びカードバス５８の仕様に従ったトランザクションを通して、データの引き渡し（ブリッジング）を行うためのコンポーネント５０〜５６を備えているからである。但し、ＰＣＩバス４０及びカードバス５８は互いに独立しており、そのため、ＰＣＩインタフェース５０及び状態機械５２の間のバス信号の転送と、状態機械５２及びカードバス・インタフェース５６の間のバス信号の転送とは、互いに独立に行われるようになっている。従って、ＰＣＩバス・アナライザ又はエクセサイザを何れかのＰＣカード・スロット４４に接続しただけでは、ＰＣＩバス４０上のトランザクションを適正に検査することができないのである。
【００２４】
本発明者は、通常のカードバス・コントローラ４２には、前述の制約が存在するものの、カードバス５８がＰＣＩバス４０の規格に基づいて策定されているため、ＰＣＩバス４０上のバス信号をカードバス５８を通して殆どそのままの形態で検査できることを認識した上で、本発明を想到したものである。すなわち、本発明の基本概念は、ＰＣＩバス４０上の複数のバス信号のうち少なくともＰＣＩデバイスに共通のバス信号（又は当該共通のバス信号に対応するカードバス５８上のバス信号）を、そのままカードバス５８（又はＰＣＩバス４０）上に出力して、ＰＣＩバス４０上のトランザクションを検査することができるように、カードバス・コントローラ４２に対し、パススルー論理回路４６（図４を参照）を並列に追加することにある。
【００２５】
図６には、通常のカードバス・コントローラ４２及び本発明に従って追加されたパススルー論理回路の組み合わせの概略構成が示されている。パススルー論理回路を構成する主要なコンポーネントは、カードバス・コントローラ４２の動作モードを切り替えるための制御入力手段として機能するジャンパ６０、パススルー・モード信号の不活性又は活性状態に応じてカードバス・コントローラ４２の動作を可能化又は不能化するためのＡＮＤゲート６２、活性なパススルー・モード信号に応じてＢＥ＃（バス・イネーブル）信号を伝達するための線６４及び双方向性バス・スイッチ６６を含んでいる。
【００２６】
ＡＮＤゲート６２は、テキサス・インスツルメンツ社から市販されているＡＮＤゲートの「HC08」とし、双方向性バス・スイッチ６６は、ペリコム・セミコンダクタ社から市販されているバス・スイッチの「PI5C32X384」とすることができる。なお、実際の構成では、使用されるバス・スイッチのビット幅に応じて複数の双方向性バス・スイッチ６６を設けることが必要となるが、図面の錯綜を回避するため、１個の双方向性バス・スイッチ６６しか図示されていない点を了承されたい。
【００２７】
図示のように、ＰＣＩバス４０上の複数のバス信号は、ＰＣＩバス信号線４０Ａ〜４０Ｃにそれぞれ分岐して現れるようになっている。ＰＣＩバス信号線４０Ａは、ＰＣＩデバイスに共通の少なくとも４２本の信号線（ＡＤ［３１：０］、Ｃ／ＢＥ［３：０］＃、ＦＲＡＭＥ＃、ＴＲＤＹ＃、ＩＲＤＹ＃、ＳＴＯＰ＃、ＤＥＶＳＥＬ＃、ＣＬＫ）から成る。ＰＣＩバス信号線４０Ｂは、ＲＳＴ＃（リセット）信号線を除く他の信号線から成る。なお、ＲＳＴ＃信号は、通常の場合は、電源オン時にカードバス・コントローラ４２をリセットするために使用されるようになっている。
【００２８】
同様に、ＰＣＩバス・アナライザ又はエクセサイザが接続されるＰＣカード・スロット４４Ａの側では、カードバス５８上の複数のバス信号が、カードバス信号線５８Ａ及び５８Ｂにそれぞれ分岐して現れるようになっている。カードバス信号線５８Ａは、ＰＣＩバス信号線４０Ａに対応する少なくとも４２本の信号線（ＣＡＤ［３１：０］、ＣＣ／ＢＥ［３：０］＃、ＣＦＲＡＭＥ＃、ＣＴＲＤＹ＃、ＣＩＲＤＹ＃、ＣＳＴＯＰ＃、ＣＤＥＶＳＥＬ＃、ＣＣＬＫ）から成る。カードバス信号線５８Ｂは、他のカードバス信号線から成る。
【００２９】
次に、図６に示されている本発明に従った回路構成の動作を説明する。
【００３０】
カードバス・コントローラ４２を通常モードで動作させる場合は、ジャンパ６０からそのジャンパ・プラグ（図示せず）を取り外して、接地されていない側のジャンパ・ピンを正の電位にプル・アップする。その結果、ＡＮＤゲート６２及びＢＥ＃信号線６４は何れも不活性となるから、カードバス・コントローラ４２は、ＰＣＩバス４０とカードバス５８との間で、それぞれのバス信号を全体として双方向的にブリッジすることができる。この場合において、ＰＣカード・スロット４４Ａ及び４４Ｂの一方及び両方には、カードバス５８の仕様に対応した通常のＰＣカードを接続することができる。
【００３１】
他方、図６の回路構成をパススルー・モードで動作させる場合には、ジャンパ６０にそのジャンパ・プラグを取り付けて、前記ジャンパ・ピンをほぼ接地電位にプル・ダウンする。この接地電位、すなわち活性なパススルー・モード信号に応答して、ＡＮＤゲート６２は、カードバス・コントローラ４２にＲＥＳＥＴ＃（リセット）信号を印加し、これを初期化するとともに、その出力をハイ・インピーダンス（高負荷状態）にする。かくて、この時点で、カードバス・コントローラ４２の動作が不能化されることになる。これと同時に、線６４上のＢＥ＃信号が双方向性バス・スイッチ６６に印加され、これをオンに切り替える。従って、この段階においては、ＰＣＩバス信号線４０Ａ上のバス信号が、これらのバス信号に対応するカードバス信号線５８Ａ上のバス信号として、双方向性バス・スイッチ６６を通して転送され、またその逆も同様である。つまり、双方向性バス・スイッチ６６は、カードバス・コントローラ４２に対し並列に追加された双方向性バイパス経路の要部として機能することになる。
【００３２】
図示のように、双方向性バス・スイッチ６６の下側から延びるカードバス信号線５８Ａは、ＰＣカード・スロット４４Ａ及び４４Ｂのうち前者にだけ接続されている。従って、パススルー・モードの間にＰＣＩバス４０上のトランザクションを検査するためには、ＰＣＩバス・アナライザ又はエクセサイザをＰＣカード・スロット４４Ａだけに接続する必要がある。
【００３３】
当然のことながら、パススルー・モードを終了して、カードバス・コントローラ４２を通常のモードで再び動作させるためには、ジャンパ６０に取り付けられたジャンパ・プラグを単に外すだけでよい。
【００３４】
以上では、本発明の推奨実施例を説明してきた。しかしながら、本発明の実施の形態はこれに限られないのであり、例えば、図７に概略的に示されている代替実施例では、カードバス・コントローラに代えて、ノートＰＣ本体内の１次側ＰＣＩバス４０とドッキング・ステーション７２内にある２次側ＰＣＩバス７４とをブリッジするための通常のＰＣＩ−ＰＣＩブリッジ７０に対し、図４のパススルー論理回路４６（詳細は図６を参照）と同様の構成を有するパススルー論理回路７６を並列に追加することができる。すなわち、このような代替実施例では、ＰＣＩ−ＰＣＩブリッジ７０及びパススルー論理回路４６の組み合わせが全体としてパススルー・モードに置かれているとき、ドッキング・ステーション７２内にある２次側ＰＣＩバス７４の端部に設けられたＰＣＩコネクタ７８にＰＣＩバス・アナライザ又はエクセサイザを接続することにより、１次側ＰＣＩバス４０上のトランザクションをドッキング・ステーション７２内のＰＣＩコネクタ７８から非破壊的に検査することができる。
【００３５】
また、図６の推奨実施例では、カードバス・コントローラ４２の動作モードを切り替えるための制御入力手段としてジャンパ６０を使用しているが、これに代えて、ＰＣＩ−ＩＳＡブリッジ等に設けられているプログラム可能な汎用Ｉ／Ｏレジスタを使用し、その特定のビット位置からパススルー・モード信号を供給するようにすることも可能である。
【００３６】
また、図６の推奨実施例又は図７の代替実施例では、双方向性バイパス経路を通して少なくとも４２本のＰＣＩバス信号線上の信号が転送されるものと想定しているが、全てのＰＣＩバス信号線上の信号が転送されるようにしてもよい。
【００３７】
更に、本発明の実施の対象は、ＰＣＩバスだけに限られるのではなく、ホスト・バスやＩＳＡバス等の他の内部バスにも適用することができる。情報処理システムについて云えば、本発明は、ノートＰＣにおける実施だけに限定されるのではなく、省スペース型のデスクトップＰＣや、ノートＰＣと同様のバス構成を有する他の携帯型電子機器においても実施することができる。
【００３８】
【発明の効果】
以上詳記したように、本発明によれば、情報処理システム内に設けられたバスのうち、ユーザが直接的にアクセス不能な１次側バスとユーザが直接的にアクセス可能な２次側バスとの間に接続されるバス・ブリッジ回路に対し、「パススルー」という特別なモードを実現するための論理回路を追加することにより、１次側バス上のトランザクションをバス・ブリッジ回路のコネクタ又はスロットから非破壊的に検査して、情報処理システムの故障解析を容易に行うことができる。
【図面の簡単な説明】
【図１】ＰＣＩバスの所定の信号線に現れるバス信号を通して観察可能な正常なトランザクション（バス・サイクル）を概略的に示すタイミング図である。
【図２】ＰＣＩバスにオプション・スロットとしてのＰＣＩコネクタを備えたデスクトップＰＣの概略構成を示すブロック図である。
【図３】ＰＣＩバス上のトランザクションを検査できるように、メイン基板上のカード・エッジにタブを備えた特殊なタイプのノートＰＣの概略構成を示すブロック図である。
【図４】本発明に従ったノートＰＣの概略構成を示すブロック図である。
【図５】通常のカードバス・コントローラの概略構成を示すブロック図である。
【図６】通常のカードバス・コントローラ及び本発明に従って追加されたパススルー論理回路の組み合わせ（推奨実施例）の概略構成を示すブロック図である。
【図７】通常のＰＣＩ−ＰＣＩブリッジ及び本発明に従って追加されたパススルー論理回路の組み合わせ（代替実施例）の概略構成を示すブロック図である。
【図１】
0003895071.tif 000002
【図２】
0003895071.tif 000003
【図３】
0003895071.tif 000004
【図４】
0003895071.tif 000005
【図５】
0003895071.tif 000006
【図６】
0003895071.tif 000007
【図７】
0003895071.tif 000008