(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に設けられた第１導電型の第１エピタキシャル半導体領域と、
該第１エピタキシャル半導体領域に接し、且つ遮光層により規定される開口部に設けられた第２導電型の第２半導体領域と、
該第２半導体領域の主表面上に設けられた第1導電型の第３半導体領域と、
前記第２半導体領域に形成された電極領域である第２導電型の第４半導体領域と、
該電極領域に電気的に接続された配線手段と、
を有する受光素子であって、
前記半導体基板と前記第１エピタキシャル半導体領域との間に第１導電型の第５半導体領域を有し、
前記第５半導体領域の不純物濃度は前記半導体基板、及び前記第１エピタキシャル半導体領域よりも高いこと
を特徴とする受光素子。
【請求項２】
前記第２半導体領域は、不純物濃度が異なる領域を有していることを特徴とした請求項１の受光素子。
【請求項３】
前記第４半導体領域が前記遮光層で覆われていることを特徴とした請求項１の受光素子。
【請求項４】
第1導電型の半導体基板上に設けられた第１導電型の第１エピタキシャル半導体領域と、
該第１エピタキシャル半導体領域に接し、且つ遮光層により規定される開口部に設けられた第２導電型の第２半導体領域と、
該第２半導体領域の主表面上に設けられた第1導電型の第３半導体領域と、
前記第２半導体領域に形成された電極領域である第２導電型の第４半導体領域と、
該電極領域に電気的に接続された配線手段と、
を有する受光素子と、
該受光素子をリセットするリセット手段と、
前記受光素子に蓄積された電荷を電圧信号に変換する電荷−電圧変換手段と、
を有する光電変換装置であって、
前記半導体基板と前記第１エピタキシャル半導体領域との間に第１導電型の第５半導体領域を有し、
前記第５半導体領域の不純物濃度は前記半導体基板、及び前記第１エピタキシャル半導体領域よりも高く、
前記受光素子がリセットされた直後、及び飽和出力時において、上記第２半導体領域が略全域に渡って空乏化していること
を特徴とする光電変換装置。
【請求項５】
前記第２半導体領域は、不純物濃度が異なる領域を有していることを特徴とした請求項４の光電変換装置。
【請求項６】
前記第４半導体領域が前記遮光層で覆われていることを特徴とした請求項４の光電変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージスキャナやファクシミリ、複写機等の画像読み取りシステムに用いられるイメージセンサの受光素子構造及びこれを用いた光電変換装置に関わるものであり、特に、例えばカメラに用いられるオートフォーカスセンサのように画素の開口部が数十ミクロン以上の比較的大きい受光素子を有し、かつ赤、もしくは赤外感度が要求される光電変換装置に好適な受光素子構造に関わるものである。
【０００２】
【従来の技術】
近年、一次元の光電変換装置の分野においては、縮小光学系を用いたＣＣＤや、複数の半導体光センサチップをマルチ実装した、等倍系の密着型イメージセンサや、ＣＣＤ、またはバイポーラトランジスタやＣＭＯＳトランジスタを用いたオートフォーカスセンサのように、比較的大きな開口部を有する受光素子の開発が積極的に行われている。これらの光電変換装置においては、受光素子は、半導体のＰＮ接合から成るホトダイオードを用いるのが一般的である。
【０００３】
従来技術（１）
たとえば、特開昭５５−１５４７８４号公報にはＰＮ接合が形成されていない基板表面部に、基板と同一導電型で、かつ基板より不純物濃度が高い領域を設け、基板表面で発生する暗電流を低減させた構造が提案されている。
【０００４】
従来技術（２）
また、一次元の光電変換装置用の受光素子として、特開昭６１−２６４７５８号公報に開示されているように、ＰＮ接合が形成する接合容量を低減させたものが提案されている。
【０００５】
従来技術（３）
さらに密着型イメージセンサに用いる感光部構造として、例えば、特開平１−３０３７５２号公報に開示されているように、チップ端部のスクライブに起因する暗電流の低減をはかったものが提案されている。
【０００６】
従来技術（４）
また、ＣＣＤにおける受光素子構造としては、例えば特開昭６０−１４５８６５号公報に開示されているように、Ｎ型基板／Ｐ型領域／Ｎ（Ｎ+ ）型領域／Ｐ+ 型領域という断面構造を有するホトダイオードが一般的に用いられている。
【０００７】
従来技術（５）
一方、受光素子を用いた光電変換装置として、例えば特開平９−２０５５８８号公報には、ホトダイオードを受光素子とし、この受光素子の電荷をソースホロアアンプを用いて一括読み出しを行う光電変換装置が提案されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来技術（１）〜（４）を用いて光生成キャリアをＰＮ接合部に蓄積し、電荷−電圧変換手段を用いて信号電圧を読み出す増幅型の光電変換装置に適用した場合、高感度が得られないという問題が生ずる。
【０００９】
また、上記従来技術（５）に示すような増幅型光電変換装置の場合、光出力は▲１▼式にて表わされる。
【００１０】
Ｖp  ＝Ｑp  ／Ｃｓ      …▲１▼
ここで、Ｑp  はＰＮ接合部に蓄積される電荷量、Ｃｓは光電変換部の容量である。
【００１１】
この光電変換部の容量Ｃｓは、例えば、ホトダイオード、ＭＯＳソースホロア、リセットＭＯＳから成る増幅型光電変換装置の場合、
Ｃｓ＝Ｃｐｄ＋Ｃａ    …▲２▼
と表わすことができる。
【００１２】
ここで、Ｃｐｄは受光部のＰＮホトダイオードのＰＮ接合容量、Ｃａは光電変換部に接続されているその他の容量で、上記の場合、ＭＯＳソースホロアを形成するＭＯＳトランジスタのゲート容量や、リセットＭＯＳを形成するＭＯＳトランジスタのソース／ウエルの接合容量、ソース／ゲート重なり容量、配線容量、等が含まれる。
【００１３】
従って、高感度を実現するためには、光生成キャリアを有効に蓄積すること、キャリアが蓄積される光電変換部の容量をできるだけ小さくすることが必要となる。
【００１４】
しかしながら、半導体基板中に反対導電型の領域を形成して得られるホトダイオードを受光部に用いた密着型イメージセンサにおいては、例えば、３００ｄｐｉの解像度の場合、画素ピッチは約８４．７ミクロンとなるため、光キャリアを有効に取り出すためには、開口部とほぼ同一面積のＰＮ接合が必要となるが、▲２▼式におけるホトダイオード部のＰＮ接合容量が増加する。
【００１５】
一方、ホトダイオード部のＰＮ接合容量を小さくするために、ＰＮ接合面積を小さくすると、ＰＮ接合により形成される空乏層領域が開口に対して過少となり、ＰＮ接合部に蓄積されるキャリアが減少する。
【００１６】
上記従来技術（２）（特開昭６１−２６４７５８号公報）には蓄積領域の接合容量を低減するために、蓄積部を環状、または一部分が切断された環状に形成することが開示されているが、上記従来技術（１）（特開昭５５−１５４７８４号公報）に開示されているように、基板表面で発生する暗電流を抑制するために、基板と同一導電型でかつ基板よりも不純物濃度が高い領域を基板表面に設けた場合には、従来技術（１）に示されているように、接合部の周囲部で空乏層が狭くなり、ＰＮ接合容量の周囲長依存が大きくなる（特開昭６１−２６４７５８号公報の図２）。
【００１７】
従って、従来技術（２）に開示されている構造では、ＰＮ接合部の面積は減少しているものの、周囲長が増加するため、ＰＮ接合部の容量値を十分に小さくすることができず、高感度化が困難であった。
【００１８】
また、上記従来技術（１）（特開昭５５−１５４７８４号公報）に開示されているように、基板表面で発生する暗電流を抑制するために、基板と同一導電型でかつ基板よりも不純物濃度が高い領域を基板表面に設けた構造を開口部が比較的大きな光電変換装置に適用した場合、この表面部分は例えばＡＬエッチング時やレジストのアッシング時にプラズマダメージにより基板表面部に欠陥が生成され、この欠陥部分から発生したキャリアが受光部に到達し暗電流の原因となる。
【００１９】
［発明の目的］
本発明の目的は、ホトダイオード部のＰＮ接合容量を極力低減し、かつ、光生成キャリアを有効に活用することが可能で、さらに暗電流を低減し、製造プロセスがばらついても高歩留まりが維持でき、また、高感度、特に赤色光から赤外光に対する感度が高く、例えばオートフォーカスシステム等に好適な受光素子の構造を提案し、高性能な光電変換装置、及びそれを用いた画像入力システム、位置検出システムを提供することにある。
【００２０】
【課題を解決するための手段】
上記の課題を解決するために、本発明の受光素子は、第１導電型の半導体基板上に設けられた第１導電型の第１エピタキシャル半導体領域と、該第１エピタキシャル半導体領域に接し、且つ遮光層により規定される開口部に設けられた第２導電型の第２半導体領域と、該第２半導体領域の主表面上に設けられた第1導電型の第３半導体領域と、前記第２半導体領域に形成された電極領域である第２導電型の第４半導体領域と、該電極領域に電気的に接続された配線手段と、を有する受光素子であって、前記半導体基板と前記第１エピタキシャル半導体領域との間に第１導電型の第５半導体領域を有し、前記第５半導体領域の不純物濃度は前記半導体基板、及び前記第１エピタキシャル半導体領域よりも高いことを特徴とする。
【００２１】
また、本発明の受光素子において、前記第２半導体領域は、不純物濃度が異なる領域を有していることを特徴とする。
【００２２】
また、本発明の受光素子において、前記第４半導体領域が前記遮光層で覆われていることを特徴とする。
【００２３】
また、本発明の光電変換装置は、第1導電型の半導体基板上に設けられた第１導電型の第１エピタキシャル半導体領域と、該第１エピタキシャル半導体領域に接し、且つ遮光層により規定される開口部に設けられた第２導電型の第２半導体領域と、該第２半導体領域の主表面上に設けられた第1導電型の第３半導体領域と、前記第２半導体領域に形成された電極領域である第２導電型の第４半導体領域と、該電極領域に電気的に接続された配線手段と、を有する受光素子と、該受光素子をリセットするリセット手段と、前記受光素子に蓄積された電荷を電圧信号に変換する電荷−電圧変換手段と、を有する光電変換装置であって、前記半導体基板と前記第１エピタキシャル半導体領域との間に第１導電型の第５半導体領域を有し、前記第５半導体領域の不純物濃度は前記半導体基板、及び前記第１エピタキシャル半導体領域よりも高く、前記受光素子がリセットされた直後、及び飽和出力時において、上記第２半導体領域が略全域に渡って空乏化していることを特徴とする。
【００２４】
また、本発明の光電変換装置において、前記第２半導体領域は、不純物濃度が異なる領域を有していることを特徴とする。
【００２５】
また、本発明の光電変換装置において、前記第４半導体領域が前記遮光層で覆われていることを特徴とする。
【００２６】
以下実施態様例を用いて、本発明の構成、動作、および作用効果について説明する。
【００２７】
【発明の実施の形態】
以下、図１、図２、図３を用いて本発明の実施態様例を説明する。
【００２８】
図１は、本発明の特徴を最もよく表した図面であり、
同図（Ａ）は、本発明の受光素子部の平面図、
同図（Ｂ）は（Ａ）の線分Ｘ−Ｘ′における断面構造図、
同図（Ｃ）は、線分Ｘ−Ｘ′におけるポテンシャルプロファイル図、
同図（Ｄ）は、線分Ｙ−Ｙ′におけるポテンシャルプロファイル図、
である。
【００２９】
図中１０１は、前述の電極領域であり、具体的には、ｎ型層とｎ型の高濃度不純物領域などからなる。
【００３０】
図中１０３，１０４，１０５は、それぞれ前述の第１半導体領域（エピタキシャル領域）、第２半導体領域、第３半導体領域である。
【００３１】
図中１０２が、前述の第１、第２、第３半導体領域からなる、ホトダイオード領域であり、この領域で光で発生したキャリアが電極領域１０１に捕獲される。
【００３２】
図２に線分Ｙ−Ｙ′における、不純物プロファイルの具体例の一つを示す。
【００３３】
ｎ型の半導体基板の表面にｐ型のエピタキシャル領域（１０３）、ついでｎ層を配し、ｎ層を表面のｐ層とｐ型のエピタキシャル領域で挟む構造にする。この時、ｎ層には、表面のｐ層とｐ型の半導体基板の両側に空乏層が形成され、図１（Ｄ）のようなポテンシャル構造が形成される。この結果、発生した電子・正孔対の電子はこのポテンシャルの溝に集められ、最終的には、最もポテンシャルの低い電極領域１０１に収集される。
【００３４】
このようなポテンシャル構造がない場合では、発生した電子は、拡散により、シリコン中を迷走し、電極１０１の形成する空乏層を通過した電子は、電極１０１に到達するが、ライフタイム以内に到達できなければ、正孔と再結合してしまう。
【００３５】
電極１０１の近傍で発生した電子は、電極に到達しやすいが、受光部の端で発生した電子は、例えば、約４０μｍ（３００ｄｐｉ開口画素の中心部を仮定）離れた電極領域に到達する確立は極めて低く、結果として、感度が大きく損なわれる。
【００３６】
これに対し、本発明の構造では、少なくとも表面から約１μｍ以内に発生した電子は殆ど収集することができる。特に、可視光センサで問題となる青色の感度については、青色光のその殆どがシリコン表面１μｍ以内で吸収される。従って、前述の通り、本発明によれば、発生した電荷の殆どを収集することができる。
【００３７】
また、高エネルギーイオン注入などの技術を用い、レトログレードウェル構造などを用いたり、その逆にエピタキシャル領域１０３の濃度を下げ、空乏層を広げることでより深いところで発生した電子を収集することもできる。
【００３８】
さらに、基板表面に高濃度の不純物層を形成し、その上に低不純物濃度のエピタキシャル層を設け、本発明を適用することにより、長波長感度の高い受光部構造を得ることも可能である。
【００３９】
また、本発明においては、エピタキシャル層中にホトダイオードを形成しているため、空乏層中の欠陥に起因する暗電流を抑制でき、特に密着型イメージセンサや、カメラのＡＦセンサ等に用いられる、比較的大面積のホトダイオードを有する光電変換装置に好適である。
【００４１】
本発明の更なる特徴は、ｎ層１０４がほぼ全体にわたって空乏化するように、表面のｐ層１０５、エピタキシャル領域１０３、ｎ層１０４の不純物濃度と接合深さ、及び電極１０１の電位が設定されている点である。その結果、ｎ層１０４は容量としては、殆ど寄与しなくなり、受光部容量の低減が可能となる。
【００４２】
より詳細な説明のため、図３に電極１０１の電位とその時の容量の関係を示す。
【００４３】
電圧が低いときには、ｎ層１０４は空乏化しておらず、容量としては、ｎ層１０４と表面のｐ層１０５間の空乏層容量と、ｎ層１０４と基板１０３間の空乏層容量が見える。ここで、電極１０１の電圧が上がるに従い、空乏層が広がるため、徐々に容量が減少するが、１０４−１０５間、１０４−１０３間の空乏層が接続されると、ｎ層がほぼ完全に空乏化し、容量が急激に減少する。その状態が図中Ａ点であり、以下この電圧を空乏化電圧と称する。
【００４４】
空乏化電圧は、表面のｐ層１０５、ｎ層１０４、p型エピタキシャル領域１０３の不純物濃度で決定されるため、
・受光素子をリセットした状態における電極１０１の電位、
・光電変換装置の光出力が飽和した状態の電極１０１の電位
を、この空乏化電圧以上に設定することで、ｎ層１０４の容量、即ち電極１０１部分における容量を、実質的に電極１０１の底部の接合容量Ｃｏ程度にまで小さくすることが可能となり、高感度が実現できる。
【００４５】
ここで、光により発生した電荷が電極１０１に蓄積されることにより、電極の電位は変化するが、動作点を空乏化電圧以上になるよう設計することにより、電極１０１部分の容量は線形性を有しているため、高感度でかつ線形性の良好な光電変換特性を得ることができる。
【００４６】
また、空乏化電圧を境に容量値は、Ｃｏから、ｎ層１０４の面積で決定される容量値まで指数関数的に増加する。
【００４７】
例えば、電極１０１とｎ層１０４の面積が各々、１．２μｍ×１．２μｍ、及び８０μｍ×８０μｍであった場合、その容量比は約４４００倍となる。
【００４８】
この特徴を利用することにより、指数関数的な光電変換特性を有し、極めてダイナミックレンジが大きい光電変換装置を実現することも可能となる。
【００４９】
尚、説明を簡略化するために、１０３，１０４，１０５を、おのおのｐ型エピタキシャル領域、ｎ層、ｐ層として説明してきたが、本発明はこの導電型に限定されるものではなく、おのおのがｎ型エピタキシャル領域、ｐ層、ｎ層のように上記と反対の導電型でも良い。
【００５０】
また、電極１０１は、電極の機能を果たせばよいため、必ずしも高濃度不純物領域に限定されるものではなく、電圧を制御できる程度のオーミックコンタクトを得ることができれば金属を直接半導体領域に接続した構成でも構わない。
【００５１】
【実施例】
以下、本発明の参考例と実施例を説明する。
【００５２】
［参考例］
図４は本発明の参考例における３画素分の受光素子の平面構造図、図５は図４のＡ−Ａ′部における断面構造図である。
【００５３】
図４において、開口部４０１中に受光素子となるホトダイオードの第１ｐ型領域５０１（第２半導体領域）、第２ｐ型領域５０２（第２半導体領域）、第３ｐ型領域５０３（第２半導体領域）が形成され、上記ホトダイオード中に形成されたｐ+ 型領域５１１（第４半導体領域（電極領域））は、第１ＡＬ層で形成される配線４０５により電気的に接続されている。また、受光素子の開口部４０１は第２ＡＬ層で形成される遮光層４０６により規定されている。ここで、開口部４０１の大きさは２０μｍ×１００μｍである。
【００５４】
図５において、ｐ型半導体基板５１７に設けられたｎ- 型エピタキシャル領域５１９（第１エピタキシャル領域）の開口部４０１中に第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３が形成され、さらに第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３中にはｐ+ 型領域５１１が島状に設けられている。また、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３の主表面には、ｎ型表面領域５２０（第３半導体領域）が設けられ、ｎ- 型エピタキシャル領域５１９と電気的に接続されている。
【００５５】
従って、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３とｎ- 型エピタキシャル領域５１９、及びｎ型表面領域５２０とのｐｎ接合によってホトダイオードが形成されており、ホトダイオードで光電変換された光キャリアはｐ+ 型領域５１１に収集され、第１ＡＬ層で形成される配線４０５の電位を変化せしめる。
【００５６】
また、おのおのの受光素子はｐ型半導体基板５１７と電気的に接続されたｐ+領域５２１（第５半導体領域）で素子分離されているが、要求される素子分離性能によっては、このｐ+ 領域５２１を除去することも可能である。
【００５７】
さらに、ｐ型領域５１１は第１ＡＬ層で形成される配線４０５により電気的に接続され、第２ＡＬ層で形成される遮光層４０６の上部には保護膜５１２が設けられている。
【００５８】
図５において、おのおのの領域のおおよその表面濃度／接合深さを以下に示す。
【００５９】
Ｐ型基板５１７                ：約５×１０14（ｃｍ-3）
ｎ-型エピタキシャル領域５１９：約１×１０15（ｃｍ-3）／約１０．０μｍ
第１ｐ型領域５０１            ：約２×１０16（ｃｍ-3）／約０．５０μｍ
第２ｐ型領域５０２            ：約３×１０16（ｃｍ-3）／約０．６０μｍ
第３ｐ型領域５０３            ：約４×１０16（ｃｍ-3）／約０．７０μｍ
ｎ型表面領域５２０            ：約３×１０17（ｃｍ-3）／約０．３０μｍ
ｐ+型領域５１１              ：約３×１０19（ｃｍ-3）
また、本参考例における第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３のおのおのの空乏化電圧は、
第１ｐ型領域５０１：約−１．０Ｖ
第２ｐ型領域５０２：約−１．５Ｖ
第３ｐ型領域５０３：約−２．０Ｖ
となっている。
【００６０】
従って、例えば、電源電圧５Ｖ動作においてｎ- 型エピタキシャル領域５１９を電源電圧に接続した場合には、ｐ+ 型領域５１１及び配線４０５の電位が３Ｖ以下であれば、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３は空乏化することになる。
【００６１】
さらに、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３の空乏化電圧がｐ+型領域５１１に向かって高くなっているため、光キャリアのポテンシャルの勾配が形成されるため、本参考例のように、開口部のアスペクト比が５というような細長い受光素子の場合でも、より効率良く光キャリアをｐ+型領域５１１部分に収集することが可能となる。
【００６２】
尚、本参考例においては、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３はすべてイオン注入法により形成し、イオン注入時のドーズ量と加速エネルギーを変化させて図５に示すような領域を形成している。
【００６３】
また、図示していないが、本参考例においてはｐ型基板５１７からｐ+型領域５１１方向に向かってｎ-型エピタキシャル領域５１９の不純物濃度を減少させ、ポテンシャルの勾配を設けた構造となっているため、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３と、ｎ-型エピタキシャル領域５１９で形成される空乏層近傍で吸収された光による光キャリアのみならず、ｎ-型エピタキシャル領域５１９の中性領域で吸収された光による光キャリアも信号としてｐ+型領域５１１に効率良く収集される構成となっている。
【００６４】
一方、ｐ型基板５１７とｎ- 型エピタキシャル領域５１９で形成される空乏層近傍で吸収された光による光キャリアは光信号に寄与しない。
【００６５】
従って、本参考例の受光素子は、ある程度の赤感度が要求されるが、赤外感度をカットしたい場合等の用途に好適である。
【００６６】
また、ある画素に飽和以上の光キャリアが蓄積されても、あふれた光キャリアは周囲のｐ型領域に吸収されるため、他の画素へ影響を与えることなく、にじみの少ない、高品質な信号を得ることができる。
【００６７】
加えて、本参考例においては、ｐ型基板５１７にて発生したキャリアはｐ型基板５１７とｎ-型エピタキシャル領域５１９とのｐｎ接合によりｐ+型領域５１１へ混入することが無いため、高温時の暗電流特性も良好である。
【００６８】
さらに、本参考例においては、低濃度のエピタキシャル成長層中にホトダイオードを形成しているため、ｎ型表面領域５２０の不純物濃度を１０17（ｃｍ-3）程度にしても空乏化電圧が制御でき、かつ、ｎ型表面領域５２０を受光部全面にイオン注入法を用いて形成してもｐ+型領域５１１とｎ型表面領域５２０の間に逆バイアスを印加してもブレークダウン等を引き起こさないため、アライメントずれ等による不具合を生じること無く、安定した受光部容量を得ることができ、感度バラツキ等の不具合を抑制することができる。
【００６９】
また、受光素子部において、シリコンと酸化膜の界面部に存在する空乏層はｐ+ 型領域５１１の周囲部のみで、かつｐ+ 型領域５１１を島状に形成しているため、キャリア収集効率が高く、低暗電流が実現できる。
【００７０】
［実施例］
本実施例は、本発明者らが特開平９−２０５５８８号公報に提案している光電変換装置に実施例に示した受光素子を適用し、この光電変換装置をカメラのオートフォーカスセンサに応用した例である。
【００７１】
図６は本発明の実施例における３画素分の受光素子の平面構造図、図７は図６のＢ−Ｂ′部における断面構造図、図８は本実施例における光電変換装置の１画素の等価回路図である。
【００７２】
図６において、開口部４０１中に受光素子となるホトダイオードの第１ｐ型領域５０１（第２半導体領域）、第２ｐ型領域５０２（第２半導体領域）、第３ｐ型領域５０３（第２半導体領域）が形成され、上記ホトダイオード中に形成されたｐ+ 型領域５１１（第４半導体領域（電極領域））は、第１ＡＬ層で形成される配線４０５により電気的に接続されている。また、受光素子の開口部４０１は第２ＡＬ層で形成される遮光層４０６により規定されている。ここで、開口部４０１の大きさは１８μｍ×１００μｍ、画素ピッチは２４μｍである。
【００７３】
図７において、ｎ型半導体基板５２２中にｎ+ 型埋込み層５２３（第６半導体領域）が形成され、さらに、その上部にエピタキシャル成長法を用いてｎ- 型エピタキシャル領域５１９（第１エピタキシャル領域）が設けられている。
【００７４】
また、ｎ- 型エピタキシャル領域５１９の開口部４０１中には第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３が形成され、さらに第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３中にはｐ+ 型領域５１１が島状に設けられている。
【００７５】
また、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３の主表面には、ｎ型表面領域５２０（第３半導体領域）が設けられ、ｎ- 型エピタキシャル領域５１９（第１エピタキシャル領域）と電気的に接続されている。
【００７６】
従って、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３とｎ- 型エピタキシャル領域５１９、及びｎ型表面領域５２０とのｐｎ接合によってホトダイオードが形成されており、ホトダイオードで光電変換された光キャリアはｐ+ 型領域５１１に収集され、第１ＡＬ層で形成される配線４０５の電位を変化せしめる。
【００７７】
さらに、ｐ型領域５１１は第１ＡＬ層で形成される配線４０５により電気的に接続され、第２ＡＬ層で形成される遮光層４０６の上部には保護膜５１２が設けられている。
【００７８】
図７において、おのおのの領域のおおよその表面濃度／接合深さを以下に示す。
【００７９】
ｐ型基板５１７                ：約５×１０15（ｃｍ-3）
ｎ- 型エピタキシャル領域５１９：約３×１０15（ｃｍ-3）／約８．０μｍ
第１ｐ型領域５０１            ：約２×１０16（ｃｍ-3）／約０．８０μｍ
第２ｐ型領域５０２            ：約３×１０16（ｃｍ-3）／約０．７５μｍ
第３ｐ型領域５０３            ：約４×１０16（ｃｍ-3）／約０．７０μｍ
ｎ型表面領域５２０            ：約６×１０17（ｃｍ-3）／約０．３０μｍ
ｐ+ 型領域５１１              ：約３×１０19（ｃｍ-3）
また、本実施例における第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３のおのおのの空乏化電圧は、
第１ｐ型領域５０１：約−１．３Ｖ
第２ｐ型領域５０２：約−１．８Ｖ
第３ｐ型領域５０３：約−２．２Ｖ
となっている。
【００８０】
従って、例えば、電源電圧５Ｖ動作においてｎ- 型エピタキシャル領域５１９を電源電圧に接続した場合には、ｐ+ 型領域５１１及び配線４０５の電位が３Ｖ以下であれば、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３は空乏化することになる。
【００８１】
さらに、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３の空乏化電圧がｐ+ 型領域５１１に向かって高くなっているため、光キャリアのポテンシャルの勾配が形成されるため、本実施例のように、開口部のアスペクト比が５以上というような細長い受光素子の場合でも、より効率よく光キャリアをｐ+型領域５１１部分に収集することが可能となる。
【００８２】
尚、本実施例においては、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３はすべてイオン注入法により形成し、イオン注入時のドーズ量と加速エネルギーを変化させて図７に示すような不純物プロファイルを形成している。
【００８３】
また、本実施例においては、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０３と、ｎ- 型エピタキシャル領域５１９で形成される空乏層近傍で吸収された光のみならず、おおよそｎ+ 型埋込み層５２３の中央部までに吸収された光による光キャリアが信号としてｐ+ 型領域５１１に収集される構成となっている。また、隣接画素間の画素分離領域を積極的には設けていないため、画素間のクロストークはある程度発生するが、オートフォーカスセンサの場合にはこの画素間クロストークは許容できる。
【００８４】
従って、本発明の受光素子は、特に赤、及び赤外の感度、具体的には、波長７００〜９００ｎｍ程度の波長に対しての感度が要求される場合の用途に好適である。
【００８５】
加えて、本実施例においては、ｎ+ 型埋込み層５２３のポテンシャルバリアにより、ｎ型半導体基板５２２中にて発生した少数キャリアのｐ+ 型領域５１１への混入を抑制しているため、高温時の暗電流特性も良好である。
【００８６】
さらに、本発明においては、低濃度のエピタキシャル成長層中にホトダイオードを形成しているため、ｎ型表面領域５２０の不純物濃度を１０17（ｃｍ-3）程度にしても空乏化電圧が制御でき、かつ、ｎ型表面領域５２０を受光部全面にイオン注入法を用いて形成してもｐ+ 型領域５１１とｎ型表面領域５２０の間に逆バイアスを印加してもブレークダウン等を引き起こさないため、アライメントずれ等による不具合を生じること無く、安定した受光部容量を得ることができ、感度バラツキ等の不具合を抑制することができる。
【００８７】
また、受光素子部において、シリコンと酸化膜の界面部に存在する空乏層はｐ+ 型領域５１１の周囲部のみで、かつｐ+ 型領域５１１を島状に形成しているため、キャリア収集効率が高く、低暗電流が実現でき、特に、カメラのオートフォーカスセンサのように比較的長い蓄積時間で動作する応用の場合有効となる。
【００８８】
図８は本実施例における光電変換装置の１画素の等価回路図である。
【００８９】
尚、図示していないが、本実施例においては４０画素を一次元状に配置し、そのブロックを複数配置してオートフォーカス用センサを形成している。
【００９０】
図８において、本実施例の画素部は、上記の実施例に示した受光素子６０１、受光素子６０１をリセットするためのリセットＭＯＳスイッチ６０２、受光素子６０１の信号電荷を電圧信号に変換するための第１ＭＯＳソースホロワ６０３、受光素子６０１のリセット時のノイズ信号を蓄積期間中保持するためのＭＯＳスイッチ６０４、及び保持容量６０５、保持容量６０５の信号をインピーダンス変換するための第２ＭＯＳソースホロワ６０３′、リセット直後のノイズ信号電荷を読み出すためのＭＯＳスイッチ６０７、及びノイズ信号保持容量６０９、光信号蓄積後の光信号電荷を読み出すためのＭＯＳスイッチ６０８、及び光信号保持容量６１０、により構成される（同図の点線部分）。
【００９１】
また、本実施例における光電変換装置には、おのおのの画素における、上記ノイズ信号保持容量６０９のノイズ信号、及び上記光信号保持容量６１０の光信号を、それぞれノイズ信号共通出力線６９０、及び光信号共通出力線６９１に順次読み出すためのシフトレジスタ６１３、ノイズ信号共通出力線６９０、及び光信号共通出力線６９１の電圧をインピーダンス変換するためのバッファアンプ６１４，６１４′、上記ノイズ信号共通出力線６９０、及び光信号共通出力線６９１の電圧の差分信号を得、かつ信号を増幅するための差動増幅アンプ６１５、上記差動増幅アンプ６１５の出力をインピーダンス変換し、光電変換装置の外部に信号を出力する出力バッファアンプ６９２、が設けられており、さらに１画素読み出しごとにノイズ信号共通出力線６９０、及び光信号共通出力線６９１をリセットするための共通出力線リセット手段６９３が設けられている。
【００９２】
図６に示した光電変換装置の光出力電圧は以下の式のようになる。
ＶP＝（ＱP／ＣPD）×Ｇｓｆ１×Ｇｓｆ２×（ＣT／（ＣT＋ＣH））×Ｇａｍｐ    …▲３▼
ここで、
ＱP  ：光信号電荷
ＣPD  ：受光部容量
Ｇｓｆ１：第１ソースホロアゲイン
Ｇｓｆ２：第２ソースホロアゲイン
ＣT  ：ノイズ信号、及び光信号蓄積容量の容量値
ＣH  ：ノイズ信号及び光信号共通出力線容量の容量値
Ｇａｍｐ：差動増幅アンプゲイン
である。
【００９３】
図６において、
Ｖ１PD：受光素子のリセット直後の受光素子部の電位、
Ｖ２PD：光電荷蓄積後の受光素子部の電位、
とすると、上記▲３▼式は次式のように表すことができる。
Ｖ２PD−Ｖ１PD≡ΔＶPD≡（ＱP／ＣPD）
＝ＶP／（Ｇｓｆ１×Ｇｓｆ２×（ＣT／(ＣT＋ＣH))×Ｇａｍｐ)   …▲４▼
ここで、ΔＶPDは光電荷による受光素子部の電位変化である。
【００９４】
従って、▲４▼式において、Ｖ１PD及びＶ２PDを受光素子部における空乏化領域内に設定することにより、高感度な光電変換装置を実現することができる。
【００９５】
本実施例においては、上記▲３▼、及び▲４▼式において、
Ｇｓｆ１＝Ｇｓｆ２＝０．９
ＣT／（ＣT＋ＣH）＝０．５
Ｇａｍｐ＝２０
光電変換装置の電源電圧：５Ｖ、
受光素子の空乏化電圧：−２．２Ｖ
光出力（ＶP）の飽和出力：２Ｖ
受光素子のリセット電圧（Ｖｒｅｓ）：０．８Ｖ、
と設定した。
【００９６】
従って、▲３▼、及び▲４▼式より、
・リセット直後の受光素子部の電位（Ｖ１PD）：約０．５０Ｖ
・飽和出力時の受光素子部の電位（Ｖ２PD）：約０．７５Ｖ
となる。
【００９７】
上記の電源電圧、空乏化電圧の値より、受光素子部の電位が２．８Ｖ以下であれば受光素子部は空乏化状態となることがわかる。
【００９８】
ここで、本実施例においては、リセット直後の受光素子部の電位（Ｖ１PD）、及び飽和出力時の受光素子部の電位（Ｖ２PD）は共に２．８Ｖ以下であるため、受光部容量が小さい範囲で使用でき、高感度化が実現できる。
【００９９】
尚、本実施例における受光部容量を測定した結果、受光素子のｐ+ 領域部の接合容量、ソースホロアＭＯＳのゲート容量、リセットＭＯＳのドレイン部の接合容量、その他、配線容量等の寄生容量等、すべての合計で、約２５ｆＦであった。
【０１００】
また本実施例において、空乏化電圧のバラツキが−２．２Ｖ±２Ｖ程度ある場合、受光素子部の空乏化領域は０．８Ｖ〜４．８Ｖとなるが、本実施例における動作点は空乏化領域の最小値である１Ｖよりも小さいため、空乏化電圧が±２Ｖ程度ばらついても高歩留まりが維持できる。
【０１０１】
尚、上記で、リセット直後の受光素子部の電位がリセット電圧（Ｖｒｅｓ）より小さくなっているのは、リセットスイッチにＮＭＯＳを用いているため、リセットスイッチをオフする時に受光素子部の電位がマイナス側に振られることによるものである。
【０１０２】
以上示したオートフォーカスセンサをカメラに適用した結果、良好なオートフォーカス特性が得られた。
【０１０３】
尚、本実施例においてはオートフォーカスセンサへの適用を例に示したが、本発明はオートフォーカスセンサに限定されるものではなく、例えば視線検知センサ等のような検出センサへ応用することも可能である。
【０１０４】
【発明の効果】
以上説明したように、本発明によれば、エピタキシャル層中にホトダイオードを形成しているため、空乏層中の欠陥に起因する暗電流を抑制でき、このため、特に密着型イメージセンサや、カメラのＡＦセンサ等に用いられる比較的大面積のホトダイオードを有する光電変換装置に好適である。
【０１０５】
また、赤色光から赤外光に対して高感度でかつ暗電流が低減可能な受光素子を得ることができ、さらに製造プロセスがばらついても高歩留まりが維持できる高性能な光電変換装置を実現することができる。
【図面の簡単な説明】
【図１】（Ａ）：本発明の一実施形態の受光素子部の平面図
（Ｂ）：（Ａ）の線分Ｘ−Ｘ′における断面構造図
（Ｃ）：線分Ｘ−Ｘ′におけるポテンシャルプロファイル図
（Ｄ）：線分Ｙ−Ｙ′におけるポテンシャルプロファイル図
【図２】図１（Ｄ）の線分Ｙ−Ｙ′における不純物プロファイルの具体例を示す図
【図３】電極１０１の電位と容量の関係を示す図
【図４】  本発明の参考例における受光素子の平面構造図
【図５】図４のＡ−Ａ′部における断面構造図
【図６】  本発明の実施例における受光素子の平面構造図
【図７】図６のＢ−Ｂ′部における断面構造図
【図８】  本発明の実施例における光電変換装置の１画素の等価回路図
【符号の説明】
１０１  電極領域
１０２  ホトダイオード領域
１０３  第１半導体領域
１０４  第２半導体領域
１０５  第３半導体領域
１０６  基板
４０１  開口部
４０６  遮光層
５０１  第１p型領域（第２半導体領域)
５０２  第２p型領域（第２半導体領域)
５０３  第３p型領域（第２半導体領域)
５１１  ｐ+型領域（第４半導体領域（電極領域))
５１２  保護層
５１７  p型基板
５１９  ｎ-型エピタキシャル領域（第１エピタキシャル領域)
５２０  ｎ型領域（第３半導体領域）
５２１  ｐ+型領域（第５半導体領域）
５２２  ｎ型半導体基板
５２３  ｎ+型埋め込み層（第６半導体領域）
【図１】
0003919378.tif 000002
【図２】
0003919378.tif 000003
【図３】
0003919378.tif 000004
【図４】
0003919378.tif 000005
【図５】
0003919378.tif 000006
【図６】
0003919378.tif 000007
【図７】
0003919378.tif 000008
【図８】
0003919378.tif 000009