(57)【特許請求の範囲】
【請求項１】
ＤＵＴ出力の過電圧を制限するクランプ回路と、ＤＵＴ出力の異常電圧検出回路とを有する半導体試験装置において、
クランプする電圧設定値と、異常電圧設定値とを切り換えて選択するスイッチと、
該スイッチの選択出力のバッファとなるボルテージフォロワと、
該ボルテージフォロワの出力と直列に接続して異常電圧を検出する抵抗と、
該抵抗と直列に接続し、ＤＵＴの出力に接続されるダイオードと、
前記異常電圧設定値と、前記ダイオードの一端とを比較してその反転出力を異常検出信号として出力するコンパレータと、
を具備していることを特徴とした半導体試験装置。
【請求項２】
バッファとコンパレータとは、ダイオードの順方向電圧をキャンセルして設定電圧を補正するダイオードをそれぞれ設けている請求項１記載の半導体試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、過電圧のクランプ回路と異常電圧検出回路とを備えた半導体試験装置に関する。
【０００２】
【従来の技術】
従来技術の例について、図２〜図５を参照して構成と動作について説明する。図２に示すように、従来の半導体試験装置の過電圧のクランプ回路と異常電圧検出回路との要部は、ダイオードのＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８と、バッファのＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４、と、コンパレータのＣＰ１、ＣＰ２と、スイッチのＳＷ１、ＳＷ４、ＳＷ５とで構成している。
そして、被試験デバイスであるＤＵＴの出力の過電圧をクランプし、またＤＵＴの出力の異常電圧を検出してスイッチＳＷ１をＯＦＦしている。
【０００３】
最初に、過電圧のクランプ回路部の動作について説明する。
過電圧のクランプ回路部は、ダイオードのＤ３、Ｄ４、Ｄ７、Ｄ８と、バッファのＯＰ１、ＯＰ２と、スイッチのＳＷ１、ＳＷ４、ＳＷ５とで構成している。
但し、クランプ動作のとき、スイッチのＳＷ１はＯＮのままとする。
また、スイッチのＳＷ４、ＳＷ５は、ＤＵＴの出力電圧をクランプするときは、ＯＮとする。
まず、図３に示すクランプ回路の原理図で動作の説明をする。
図３は、図２におけるクランプ回路部のバッファのＯＰ１、ＯＰ２と、ダイオードＤ３、Ｄ４とを省略している。
【０００４】
スイッチのＳＷ４、ＳＷ５は、ＤＵＴの出力電圧をクランプしないときは、ＯＦＦとする。
また、ＤＵＴの出力電圧をクランプしていないときの出力電圧波形を図４の（ａ）とする。
一般に、ＤＵＴの出力インピーダンスが、負荷側のインピーダンスよりも低いとき、図４の（ａ）に示すように反射により波形がリンギングして、試験に支障をきたす場合がある。
そこで、ＤＵＴの出力電圧に対して、高電圧側と低電圧側とにクランプ電圧を設定してリンギングを制限している。
【０００５】
例えば、ＤＵＴとしてＴＴＬのＩＣとしたとき、高電圧側ＶＨとして５Ｖ、低電圧側ＶＬとして０Ｖをクランプ電圧として設定する。
また、ダイオードＤ７、Ｄ８の順方向電圧をＶｆとする。
そして、ＤＵＴの出力電圧Ｖｏが５Ｖ＋Ｖｆよりも高くなったとき、ダイオードＤ８がＯＮしてＤＵＴ側からＶＨ側に電流が流れ電圧制限される。
反対に、ＤＵＴの出力電圧Ｖｏが０Ｖ−Ｖｆよりも低くなったとき、ダイオードＤ７がＯＮしてＶＬ側からＤＵＴ側に電流が流れ電圧制限される。
その結果、ＤＵＴの出力にクランプした電圧波形は、図４の（ｂ）に示すように波形整形される。
【０００６】
ところで、図３の原理図では、クランプの設定電圧と実際のクランプ電圧とはダイオードＤ７、Ｄ８によるＶｆの差が発生する。
そこで、図２に示す回路では、バッファのＯＰ１とダイオードＤ３、バッファのＯＰ２とダイオードＤ４とで、それぞれダイオードＤ７とダイオードＤ８のＶｆの電圧分をキャンセルして補正している。
従って、クランプの設定電圧と実際のクランプ電圧とは同じとなる。
但し、図２には示していないが、バッファのＯＰ１と、ＯＰ２とは、電流制限回路を設けて保護しているので、その制限範囲を越える電圧になるとクランプ回路部はクランプ動作しない。
【０００７】
ところで、ＤＵＴの実際の出力波形を観測したい場合は、スイッチのＳＷ４とＳＷ５とはＯＦＦとしてＤＵＴの出力電圧にクランプをかけないようにする。
【０００８】
次に、異常電圧検出回路部の動作について説明する。
異常電圧の検出回路部は、ダイオードのＤ１、Ｄ２、Ｄ５、Ｄ６と、バッファのＯＰ３、ＯＰ４と、スイッチのＳＷ１と、抵抗のＲ１、Ｒ２と、コンパレータのＣＰ１、ＣＰ２とで構成している。
そして、ＤＵＴの出力電圧が異常電圧となったとき、異常検出信号Ｖｓを出力してスイッチのＳＷ１をＯＦＦとする。
【０００９】
まず、図５に示す異常電圧検出回路の原理図で動作の説明をする。
図５は、図２における異常電圧検出回路部のバッファのＯＰ３、ＯＰ４と、ダイオードＤ５、Ｄ６とを省略している。
また、コンパレータＣＰ１、ＣＰ２とが不安定とならないように、ダイオードＤ１、Ｄ２とがＯＮしたときに反対電圧となるように抵抗Ｒ１、Ｒ２とに逆バイアスをかけているが、図を簡明とするために逆バイアス回路を省略している。
そして、ＤＵＴの出力電圧Ｖｏに対して、高電圧側と低電圧側との異常電圧設定値をそれぞれＶＨＨとＶＬＬとする。
【００１０】
例えば、半導体試験装置を保護するため、高電圧側のＶＨＨとして２０Ｖ、低電圧側のＶＬＬとして−２０Ｖを異常電圧設定値とする。
また、ダイオードＤ１、Ｄ２の順方向電圧をＶｆとする。
そして、ＤＵＴの出力電圧Ｖｏが２０Ｖ＋Ｖｆよりも高くなったとき、ダイオードＤ２がＯＮしてＤＵＴ側から抵抗Ｒ２を介してＶＨＨ側に電流が流れる。
そのため、抵抗Ｒ２に流れる電流が逆バイアス以上となって、抵抗Ｒ２間の電圧が反転し、コンパレータＣＰ２も反転して異常検出信号Ｖｓとして出力する。
反対に、ＤＵＴの出力電圧Ｖｏが−２０Ｖ−Ｖｆよりも低くなったとき、ダイオードＤ１がＯＮしてＶＬＬ側から抵抗Ｒ１を介してＤＵＴ側に電流が流れる。
そのため、抵抗Ｒ１に流れる電流が逆バイアス以上となって、抵抗Ｒ１間の電圧が反転し、コンパレータＣＰ１も反転して異常検出信号Ｖｓとして出力する。
そして、異常検出信号Ｖｓを検出したときは、スイッチＳＷ１をＯＦＦしている。
【００１１】
さらに、図２の異常電圧検出回路について説明する。
バッファのＯＰ３、ＯＰ４は、それぞれボルテージフォロワである。
そして、ダイオードＤ５はダイオードＤ１の、ダイオードＤ６はダイオードＤ２の順方向電圧Ｖｆ補正用である。
つまり、異常電圧の設定電圧と実際の異常検出電圧とは同じとなる。
ところで、スイッチのＳＷ４と、ＳＷ５とがＯＮしているときは、異常電圧検出回路とクランプ回路とが同時に動作することになるが、クランプ回路部のＯＰ１とＯＰ２とは電流制限が設けてあるので、その制限範囲を越えた電圧のときはクランプ回路部は働かなくなり、異常電圧検出回路部のみ動作する。
【００１２】
以上説明したように、過電圧のクランプ回路と、異常電圧検出回路とは回路と動作とが類似しているが、回路としてはそれぞれ独立して設けている。
【００１３】
【発明が解決しようとする課題】
上記説明のように、過電圧のクランプ回路と、異常電圧検出回路とは回路と動作とが類似しているが、回路としてはそれぞれ独立して設けている。
従って、重複した部品があり、部品点数の増加と、回路スペースが大きくなる場合があり実用上の不便があった。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、クランプ回路と、異常電圧検出回路とを、部品点数が少なく省スペース化した半導体試験装置を提供することにある。
【００１４】
【課題を解決するための手段】
即ち、上記目的を達成するためになされた本発明の第１は、
ＤＵＴ出力の過電圧を制限するクランプ回路と、ＤＵＴ出力の異常電圧検出回路とを有する半導体試験装置において、
クランプする電圧設定値と、異常電圧設定値とを切り換えて選択するスイッチと、
該スイッチの選択出力のバッファとなるボルテージフォロワと、
該ボルテージフォロワの出力と直列に接続して異常電圧を検出する抵抗と、
該抵抗と直列に接続し、ＤＵＴの出力に接続されるダイオードと、
前記異常電圧設定値と、前記ダイオードの一端とを比較してその反転出力を異常検出信号として出力するコンパレータと、
を具備していることを特徴とした半導体試験装置を要旨としている。
【００１５】
即ち、上記目的を達成するためになされた本発明の第２は、
バッファとコンパレータとは、ダイオードの順方向電圧をキャンセルして設定電圧を補正するダイオードをそれぞれ設けている本発明第１記載の半導体試験装置を要旨としている。
【００１６】
【発明の実施の形態】
本発明の実施の形態は、下記の実施例において説明する。
【００１７】
【実施例】
本発明の実施例について、図１を参照して構成と動作について説明する。
図１に示すように、本発明の半導体試験装置の過電圧のクランプ回路と異常電圧検出回路との要部は、ダイオードのＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６と、バッファのＯＰ１、ＯＰ２と、コンパレータのＣＰ１、ＣＰ２と、スイッチのＳＷ１、ＳＷ２、ＳＷ３と、抵抗のＲ１、Ｒ２とで構成している。
そして、被試験デバイスのＤＵＴの出力の過電圧をクランプし、また異常電圧を検出してスイッチＳＷ１をＯＦＦしている。
【００１８】
最初に、過電圧のクランプ回路の動作について説明する。
過電圧のクランプ回路部は、ダイオードのＤ１、Ｄ２、Ｄ３、Ｄ４と、バッファのＯＰ１、ＯＰ２と、スイッチのＳＷ１、ＳＷ２、ＳＷ３と、抵抗のＲ１、Ｒ２とで構成している。
但し、スイッチのＳＷ１は異常電圧検出用であり、クランプ動作のときはＯＮのままとする。
また、抵抗のＲ１、Ｒ２とは異常電圧検出用であり、例えば１０Ω程度の低抵抗を使用する。
【００１９】
そして、ＤＵＴ出力の過電圧に対してクランプ回路を動作させるとき、スイッチのＳＷ２と、ＳＷ３とはｂ側に設定する。
バッファのＯＰ１、ＯＰ２は、それぞれボルテージフォロワである。
また、ダイオードＤ３はダイオードＤ１の、ダイオードＤ４はダイオードＤ２のそれぞれ順方向電圧Ｖｆ補正用である。
【００２０】
ＤＵＴの出力電圧Ｖｏをクランプしていないときの出力電圧波形を図４の（ａ）とする。
また、ＤＵＴの出力電圧Ｖｏに対して、高電圧側と低電圧側とのクランプ電圧をそれぞれＶＨ、ＶＬとする。
【００２１】
例えば、図１に示す抵抗のＲ１とＲ２とを仮に０Ωとし、ＤＵＴとしてＴＴＬのＩＣとしたとき、高電圧側のＶＨとして５Ｖ、低電圧側のＶＬとして０Ｖをクランプ電圧として設定する。
【００２２】
そして、ＤＵＴの出力電圧Ｖｏが５Ｖよりも高くなったとき、ダイオードＤ２がＯＮしてＤＵＴ側からＯＰ２側に電流が流れる。
反対に、ＤＵＴの出力電圧Ｖｏが０Ｖよりも低くなったとき、ダイオードＤ７がＯＮしてＯＰ１側からＤＵＴ側に電流が流れる。
その結果、ＤＵＴの出力にクランプした電圧波形は、図４の（ｂ）に示すように過電圧を抑えた波形となる。
【００２３】
但し、クランプの設定電圧と実際のクランプ電圧とは、異常電圧検出用の抵抗Ｒ１、Ｒ２による電圧降下分の電圧差がある。
従って、実際のクランプ電圧に対してクランプの設定電圧は、ソフトウェア又はハードウェアにより一致させる。
【００２４】
次に、異常電圧検出回路の動作について説明する。
異常電圧の検出回路部は、クランプ回路部にダイオードのＤ５、Ｄ６と、コンパレータのＣＰ１、ＣＰ２とを追加して構成している。
ここで、ダイオードＤ５、Ｄ６は、ダイオードＤ１、Ｄ２の順方向電圧のＶｆ補正用である。
【００２５】
そして、ＤＵＴの出力電圧Ｖｏに対して、高電圧側と低電圧側とに異常検出電圧としてＶＨＨとＶＬＬをそれぞれ設定する。
例えば、高電圧側のＶＨＨとして２０Ｖ、低電圧側のＶＬＬとして−２０Ｖを異常検出電圧として設定する。
【００２６】
まず、スイッチのＳＷ２、ＳＷ３とをｂ側として、過電圧のクランプ回路を動作させている場合の異常電圧検出回路の動作について説明する。
従来同様、クランプ回路は、図１に示してはいないが、電流制限回路を設けている。
従って、電流制限範囲の過電圧に対してはクランプがかかるが、それ以上の電圧に対してはクランプはかからない。
【００２７】
そのため、電流制限範囲の過電圧を越えてＤＵＴの出力電圧Ｖｏが２０Ｖよりも高くなったとき、コンパレータＣＰ２が反転して異常電圧検出信号Ｖｓとして出力する。
反対に、電流制限範囲の過電圧を越えてＤＵＴの出力電圧Ｖｏが−２０Ｖよりも低くなったとき、コンパレータＣＰ１が反転して反転出力を異常電圧検出信号Ｖｓとして出力する。
【００２８】
次に、スイッチのＳＷ２、ＳＷ３とをａ側として過電圧のクランプ回路を動作させない場合について説明する。
この場合、クランプ回路の設定電圧が、ＶＨ、ＶＬからＶＨＨ、ＶＬＬに変更されたのと同じとなる。
従って、それぞれＶＨＨ、ＶＬＬで過電圧のクランプがかかっていることになる。
また、従来と同様に、コンパレータＣＰ１、ＣＰ２とが不安定とならないように、ダイオードＤ１、Ｄ２とがＯＮしたときに反対電圧となるように抵抗Ｒ１、Ｒ２とに逆バイアスをかけているが、図を簡明とするために逆バイアス回路を省略している。
【００２９】
そのため、ＤＵＴの出力電圧Ｖｏが２０Ｖ以上の電圧となったとき、ダイオードＤ２がＯＮしてＤＵＴ側からバッファＯＰ２側に電流が流れる。
そして、抵抗Ｒ２に流れる電流が逆バイアス以上となったとき、コンパレータＣＰ２が反転して異常電圧検出信号Ｖｓとして出力する。
反対に、ＤＵＴの出力電圧Ｖｏが−２０Ｖ以下の電圧となったとき、ダイオードＤ１がＯＮしてＯＰ１側からＤＵＴ側に電流が流れる。
そして、抵抗Ｒ１に流れる電流が逆バイアス以上となったとき、コンパレータＣＰ１が反転して異常電圧検出信号Ｖｓとして出力する。
【００３０】
ここで、異常電圧の設定電圧と、実際の異常検出電圧とは、抵抗Ｒ１、Ｒ２のそれぞれ電圧降下分の差がある。
従って、異常電圧の設定電圧と実際の異常電圧検出電圧とは、ソフトウェア又はハードウェアにより一致させる。
【００３１】
ところで、ＤＵＴの実際の出力波形を観測したい場合は、スイッチのＳＷ２とＳＷ３とはａ側としてＤＵＴの出力電圧に過電圧のクランプをかけないようにする。
【００３２】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、クランプ回路と、異常電圧検出回路とを回路を一部共通化して一体化したことにより、バッファ用のオペアンプ２個と、ダイオード２個削減できたので、回路スペースの縮小効果と、コストを削減できる効果がある。
【図面の簡単な説明】
【図１】本発明の半導体試験装置の過電圧のクランプ回路と異常電圧検出回路との要部回路図である。
【図２】従来の半導体試験装置の過電圧のクランプ回路と異常電圧検出回路との要部回路図である。
【図３】過電圧のクランプ回路の原理図である。
【図４】（ａ）ＤＵＴの出力波形である。
（ｂ）ＤＵＴの出力をクランプしたときの波形である。
【図５】異常電圧検出回路の原理図である。
【符号の説明】
Ｄ１〜Ｄ８  ダイオード
ＯＰ１〜ＯＰ４ バッファ
ＳＷ１〜ＳＷ５  スイッチ
ＣＰ１、ＣＰ２  コンパレータ
Ｒ１、Ｒ２  抵抗
【図１】
0003872594.tif 000002
【図２】
0003872594.tif 000003
【図３】
0003872594.tif 000004
【図４】
0003872594.tif 000005
【図５】
0003872594.tif 000006