(57)【特許請求の範囲】
【請求項１】
第１の物質と、前記第１の物質との界面を有し前記第１の物質よりもバンドギャップが広くてトンネル電流が流れる可能性のある第２の物質と、を備えたシミュレーション構造物について、ポアソン方程式及び電流連続式を解くデバイス・シミュレーション装置において、
前記シミュレーション構造物に所定のバイアス条件を設定した状態で、ポアソン方程式と電子及び正孔の電流連続式とを連立させて非交流連立計算を行って、電位、電子濃度及び正孔濃度を計算する非交流連立計算部と、
前記界面にて波動関数の振幅の減衰により界面量子化が起きる状況で、界面キャリア密度を計算し、該計算された界面キャリア密度に基づいて量子補正ポテンシャルを計算する量子補正ポテンシャル計算部と、
前記計算された界面キャリア密度に基づいてフェルミレベルを計算するフェルミレベル計算部と、
前記計算されたフェルミレベルに基づいて、ゲート電流と電子及び正孔の生成消滅率とを計算するゲート電流計算部と、
前記計算された量子補正ポテンシャルと電子及び正孔の生成消滅率とを電子及び正孔の電流連続式に組み込んで前記非交流連立計算部により電位、電子濃度及び正孔濃度を計算した結果を用いて交流連立計算を行って、ゲート電極での電位と電流の交流成分を計算する交流連立計算部と、
前記非交流連立計算部、前記量子補正ポテンシャル計算部、前記フェルミレベル計算部、前記ゲート電流計算部及び前記交流連立計算部を制御するシミュレーション制御部と、を備えることを特徴とするデバイス・シミュレーション装置。
【請求項２】
第１の物質と、前記第１の物質との界面を有し前記第１の物質よりもバンドギャップが広くてトンネル電流が流れる可能性のある第２の物質と、を備えたシミュレーション構造物について、ポアソン方程式及び電流連続式を解くデバイス・シミュレーション装置において、
前記第１の物質の誘電率と同じ誘電率をもち、かつキャリア密度がゼロで、かつシュレディンガーの波動方程式を解いた結果得られる反転キャリア層と同じ厚さをもつ仮想誘電膜を界面に設定する仮想誘電膜設定部と、
前記シミュレーション構造物に所定のバイアス条件を設定した状態で、ポアソン方程式と電子及び正孔の電流連続式とを連立させて非交流連立計算を行って、電位、電子濃度及び正孔濃度を計算する非交流連立計算部と、
前記界面にて波動関数の振幅の減衰により界面量子化が起きる状況で、界面キャリア密度を計算した結果に基づいてフェルミレベルを計算するフェルミレベル計算部と、
前記計算されたフェルミレベルに基づいて、ゲート電流と電子及び正孔の生成消滅率とを計算するゲート電流計算部と、
前記設定された仮想誘電膜と電子及び正孔の生成消滅率とを電子及び正孔の電流連続式に組み込んで前記非交流連立計算部により電位、電子濃度及び正孔濃度を計算した結果を用いて交流連立計算を行って、ゲート電極での電位と電流の交流成分を計算する交流連立計算部と、
前記仮想誘電膜設定部、前記非交流連立計算部、前記フェルミレベル計算部、前記ゲート電流計算部及び前記交流連立計算部を制御するシミュレーション制御部と、を備えることを特徴とするデバイス・シミュレーション装置。
【請求項３】
前記界面キャリア密度は、界面から深さ方向の所定の積分区間について、電子濃度及び正孔濃度のそれぞれを積分して計算することを特徴とする請求項１または２に記載のデバイス・シミュレーション装置。
【請求項４】
前記フェルミレベル計算部は、
前記計算された界面キャリア密度を用いてエネルギーレベルを計算するエネルギー計算部と、
前記フェルミレベルの初期値ξを設定するフェルミレベル初期値設定部と、
ボルツマン定数ｋB、温度Ｔ、プランク定数ｈバー、界面キャリア密度Ｎinv、フェルミレベルξfSを用いて、（１）式に示す目的関数ＦがゼロになるようにフェルミレベルξfSを調整するフェルミレベル調整部と、を有することを特徴とする請求項１及至３のいずれかに記載のデバイス・シミュレーション装置。
【数１】
0003993008.tif 000022
【請求項５】
第１の物質と、前記第１の物質との界面を有し前記第１の物質よりもバンドギャップが広くてトンネル電流が流れる可能性のある第２の物質と、を備えたシミュレーション構造物について、ポアソン方程式及び電流連続式を解くデバイス・シミュレーション方法において、
前記シミュレーション構造物に所定のバイアス条件を設定した状態で、ポアソン方程式、電子の電流連続式及び正孔の電流連続式を連立させて非交流連立計算を行って、電位、電子濃度及び正孔濃度を計算するステップと、
前記界面にて波動関数の振幅の減衰により界面量子化が起きる状況で、界面キャリア密度を計算し、該計算された界面キャリア密度に基づいて量子補正ポテンシャルを計算するステップと、
前記計算された界面キャリア密度に基づいてフェルミレベルを計算するステップと、
前記計算されたフェルミレベルに基づいて、ゲート電流と電子及び正孔の生成消滅率とを計算するステップと、
前記計算された量子補正ポテンシャルと電子及び正孔の生成消滅率とを電子及び正孔の電流連続式に組み込んで前記非交流連立計算により電位、電子濃度及び正孔濃度を計算した結果を用いて交流連立計算を行って、ゲート電極での電位と電流の交流成分を計算するステップと、を備えることを特徴とするデバイス・シミュレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、MOSFETやトンネル障壁トランジスタ等のシミュレーション構造物を流れるトンネル電流をシミュレーションにより評価するトンネル電流評価装置、デバイス・シミュレーション装置及びデバイス・シミュレーション方法に関する。
【０００２】
【従来の技術】
従来は、MOSFETのゲート電極で測定されるゲート容量を用いて、ゲート絶縁膜厚を見積もっていた。より具体的には、容量値をＣg、ゲート面積をＡ、ゲート絶縁膜厚をｔox、誘電率をεoxとすると、Ｃg＝εoxＡ／ｔoxという式が成り立つため、従来はこの式を利用してゲート絶縁膜厚を求めていた。
【０００３】
ところが、図８に示すように、ゲート電流の有無により、ゲート電極で測定されるゲート容量が大きく変化することがあり、ゲート容量の測定結果だけからゲート絶縁膜厚を見積もるのは難しい。
【０００４】
そこで、デバイス・シミュレータを用いて、実測値を再現できるようにゲート絶縁膜を逆抽出することは有効な手段である。そのためには、ゲート電流のモデルを適切な形態でデバイス・シミュレータに組み込む必要がある。
【０００５】
ゲート絶縁膜がある程度以上薄くなると、ゲート容量は界面量子化と呼ばれる現象による影響を強く受ける。界面量子化とは、ゲート絶縁膜が薄膜化したときに、ゲート絶縁膜に接するチャネル領域の界面でゲート電極方向の垂直電界が増大し、界面における波動関数の振幅が減衰する現象である。界面量子化が起きると、キャリア濃度分布の最大値が界面から１０Å（１０-9ｍ）前後の離れた位置にずれ、実効的にゲート絶縁膜が厚くなり、しきい値電圧が増大する。
【０００６】
したがって、ゲート絶縁膜が薄膜化した場合には、ゲート電流だけでなく、界面量子化による影響もデバイス・シミュレータに組み込むのが望ましい。以下では、従来技術として、ゲート電流と界面量子化をいずれも考慮しない場合、ゲート電流を考慮する場合、界面量子化を考慮する場合の３つの場合のそれぞれについて、デバイス・シミュレーションの処理手順を説明する。
【０００７】
図９はゲート電流と界面量子化をいずれも考慮しない場合のデバイス・シミュレーションの処理手順を示すフローチャートである。まず、シミュレーションに必要な情報を入力する（ステップＳ１）。ここでは、デバイス構造、不純物分布及び電圧印加条件などの設定情報を入力する。デバイス構造や不純物分布は、プロセス・シミュレーションの結果を用いてもよいし、あるいは、モデラと呼ばれる形状入力システムで記述したデバイス構造を入力してもよい。
【０００８】
続いて、入力された設定情報を解釈して、シミュレーションの実行の準備を行う（ステップＳ２）。より具体的には、設定情報に含まれるデバイス構造と不純物分布から、格子点と格子点上の不純物濃度を設定し、バイアス印加条件のスケジューリングを行う。
【０００９】
続いて、シミュレーション用の初期値を設定する（ステップＳ３）。より具体的には、格子点上の電位、電子濃度及び正孔濃度の初期値を決定する。例えば、電荷中性条件と質量保存則に基づいて電子濃度と正孔濃度を求める。また、ボルツマン統計に従って電位を決定する。
【００１０】
続いて、シミュレーション構造物であるデバイスの各端子のバイアス条件を設定する(ステップＳ４）。続いて、ポアソン方程式、電子の電流連続式及び正孔の電流連続式を連立させて、電位、電子濃度及び正孔濃度を計算する（ステップＳ５）。この計算は一般に非交流連立計算と呼ばれる。
【００１１】
続いて、計算された電位、電子濃度及び正孔濃度の変動が小さいか否か、すなわちこれらの値が収束したか否かを判定し（ステップＳ６）、収束するまでステップＳ５の処理を繰り返す。
【００１２】
収束したと判定されると、交流連立計算を実行し、ゲート容量を求める（ステップＳ７）。この交流連立計算では通常、非交流連立計算で得られた計算結果を用いて、特定の端子に印加する交流信号を複素数で表現し、その複素数の伝播を計算する。
【００１３】
続いて、すべてのバイアス条件について計算を行ったか否かを判定し（ステップＳ８）、まだ計算を行っていないバイアス条件があれば、ステップＳ２以降の処理を繰り返し、すべてのバイアス条件についての計算が終わると、計算結果を出力して処理を終了する（ステップＳ９）。
【００１４】
一方、図１０はゲート電流を考慮する場合のデバイス・シミュレーションの処理手順を示すフローチャートである。図９のフローチャートとの違いは、フェルミレベルの計算処理（ステップＳ２６）とゲート電流の計算処理(ステップＳ２７）とが追加され、ステップＳ２５の非交流連立計算処理の内容が変更された点である。
【００１５】
図１１はMOSFETのチャネル中央部における深さ方向の電子濃度分布を示す図である。図１０のステップＳ２６では、図中の基板表面におけるキャリア濃度ｎsを用いてフェルミレベルεfを計算する。
【００１６】
続いて、ステップＳ２７では、ゲート電流と電子及び正孔のトンネルによる生成消滅率とを計算する。上述したステップＳ２５では、計算された生成消滅率を、電子及び正孔に対する電流連続式の右辺の生成消滅項に加えてこの式を解き、電位、電子濃度及び正孔濃度を計算する。電位、電子濃度及び正孔濃度の計算結果が収束するまで、ステップＳ２５〜Ｓ２８の処理を繰り返す。
【００１７】
最後に、図１２は界面量子化を考慮する場合のデバイス・シミュレーションの処理手順を示すフローチャートである。図９のフローチャートとの違いは、量子補正ポテンシャルを計算する処理（ステップＳ４６）が追加され、ステップＳ４５の非交流連立計算処理の内容が変更されている点である。
【００１８】
ステップＳ４５では、ステップＳ４６で計算された量子補正ポテンシャルを、電流連続式のドリフト項に加えてこの式を解き、電位、電子濃度及び正孔濃度を計算する。
【００１９】
図１２の処理を行うと、図１３のような電子濃度分布が得られる。図１１と異なり、基板表面から電子濃度分布のピーク位置が離れている。これにより、ゲート容量の低下やしきい値電圧の増大などのMOSFETの基本特性に影響を与える。
【００２０】
【発明が解決しようとする課題】
界面量子化に関しては、反転電荷面密度のゲート電圧依存性を再現するように基板表面に仮想的な誘電体を設ける手法（特願平10-60116）や、簡単化した濃度勾配法（特開平2001-26738）により量子補正ポテンシャルを求めてシュレディンガー方程式を解いた場合と同様のキャリア濃度分布を得る手法などが提案されている。
【００２１】
これらの手法で得られるキャリア濃度分布はいずれも図１３のようになり、基板表面の格子点でのキャリア濃度はゼロになる。従来のデバイス・シミュレーション手法では、界面のキャリア濃度ｎsがゼロではフェルミレベルεfを決めることができず、ゲート電流も計算できない。
【００２２】
このように、界面量子化を考慮してデバイス・シミュレーションを行うと、従来の手法ではゲート電流を計算できず、ゲート絶縁膜厚を精度よく評価できなくなる。
【００２３】
本発明は、このような点に鑑みてなされたものであり、その目的は、シミュレーション構造物のトンネル電流を精度よく評価可能なトンネル電流評価装置、デバイス・シミュレーション装置及びデバイス・シミュレーション方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明の一態様によれば、第１の物質と、前記第１の物質との界面を有し前記第１の物質よりもバンドギャップが広くてトンネル電流が流れる可能性のある第２の物質と、を備えたシミュレーション構造物について、ポアソン方程式及び電流連続式を解くデバイス・シミュレーション装置において、前記シミュレーション構造物に所定のバイアス条件を設定した状態で、ポアソン方程式と電子及び正孔の電流連続式とを連立させて非交流連立計算を行って、電位、電子濃度及び正孔濃度を計算する非交流連立計算部と、前記界面にて波動関数の振幅の減衰により界面量子化が起きる状況で、界面キャリア密度を計算し、該計算された界面キャリア密度に基づいて量子補正ポテンシャルを計算する量子補正ポテンシャル計算部と、前記計算された界面キャリア密度に基づいてフェルミレベルを計算するフェルミレベル計算部と、前記計算されたフェルミレベルに基づいて、ゲート電流と電子及び正孔の生成消滅率とを計算するゲート電流計算部と、前記計算された量子補正ポテンシャルと電子及び正孔の生成消滅率とを電子及び正孔の電流連続式に組み込んで前記非交流連立計算部により電位、電子濃度及び正孔濃度を計算した結果を用いて交流連立計算を行って、ゲート電極での電位と電流の交流成分を計算する交流連立計算部と、前記非交流連立計算部、前記量子補正ポテンシャル計算部、前記フェルミレベル計算部、前記ゲート電流計算部及び前記交流連立計算部を制御するシミュレーション制御部と、を備えることを特徴とするデバイス・シミュレーション装置が提供される。
【００２５】
また、本発明の一態様によれば、第１の物質と、前記第１の物質との界面を有し前記第１の物質よりもバンドギャップが広くてトンネル電流が流れる可能性のある第２の物質と、を備えたシミュレーション構造物について、ポアソン方程式及び電流連続式を解くデバイス・シミュレーション装置において、前記第１の物質の誘電率と同じ誘電率をもち、かつキャリア密度がゼロで、かつシュレディンガーの波動方程式を解いた結果得られる反転キャリア層と同じ厚さをもつ仮想誘電膜を界面に設定する仮想誘電膜設定部と、前記シミュレーション構造物に所定のバイアス条件を設定した状態で、ポアソン方程式と電子及び正孔の電流連続式とを連立させて非交流連立計算を行って、電位、電子濃度及び正孔濃度を計算する非交流連立計算部と、前記界面にて波動関数の振幅の減衰により界面量子化が起きる状況で、界面キャリア密度を計算した結果に基づいてフェルミレベルを計算するフェルミレベル計算部と、前記計算されたフェルミレベルに基づいて、ゲート電流と電子及び正孔の生成消滅率とを計算するゲート電流計算部と、前記設定された仮想誘電膜と電子及び正孔の生成消滅率とを電子及び正孔の電流連続式に組み込んで前記非交流連立計算部により電位、電子濃度及び正孔濃度を計算した結果を用いて交流連立計算を行って、ゲート電極での電位と電流の交流成分を計算する交流連立計算部と、前記仮想誘電膜設定部、前記非交流連立計算部、前記フェルミレベル計算部、前記ゲート電流計算部及び前記交流連立計算部を制御するシミュレーション制御部と、を備えることを特徴とするデバイス・シミュレーション装置が提供される。
【００２６】
【発明の実施の形態】
以下、本発明に係るトンネル電流評価装置、デバイス・シミュレーション装置及びデバイス・シミュレーション方法について、図面を参照しながら具体的に説明する。以下では主に、界面量子化を考慮に入れてMOSFETのゲート電流を計算する例について説明する。
【００２７】
図１は本発明に係るデバイス・シミュレーション装置の一実施形態の概略構成を示すブロック図である。図１のデバイス・シミュレーション装置は、シミュレーションに必要な各種情報を入力する入力部１と、シミュレーション用の初期値を設定する初期値設定部２と、バイアス条件を設定するバイアス設定部３と、シミュレーション用の各格子点上での電位、電子濃度及び正孔濃度を計算する非交流連立計算部４と、量子補正ポテンシャルを計算する量子補正ポテンシャル計算部５と、フェルミレベルを計算するフェルミレベル計算部６と、ゲート電流とトンネルによる電子及び正孔の生成消滅率とを計算するゲート電流計算部７と、ゲート電極での電位及びゲート電流の交流成分を計算する交流連立計算部８と、シミュレーション結果を出力する出力部９と、全体を制御するシミュレーション制御部１０とを備えている。
【００２８】
図２は本実施形態の処理手順の一例を示すフローチャートである。図１２のフローチャートとの違いは、フェルミレベルの計算処理（ステップＳ６７）と、ゲート電流計算処理（ステップＳ６８）とが追加になり、ステップＳ６５に示す非交流連立計算処理の内容が変更になった点である。
【００２９】
まず、図１２のステップＳ４１〜Ｓ４４と同様に、入力部１によるシミュレーションに必要な情報の入力（ステップＳ６１）と、初期値設定部２によるシミュレーションの実行準備（ステップＳ６２）及びシミュレーション用の初期値の設定（ステップＳ６３）と、バイアス設定部３によるMOSFETの各端子のバイアス条件の設定（ステップＳ６４）とを順に行う。
【００３０】
続いて、非交流連立計算部８４により、ポアソン方程式、電子の電流連続式及び正孔の電流連続式を連立させて非交流連立計算を行い、電位、電子濃度及び正孔濃度を計算する（ステップＳ６５）。
【００３１】
ここで、非交流連立計算処理について詳しく説明する。ポアソン方程式は（２）式で、電子及び正孔の電流連続式はそれぞれ(３）式及び（４）式で表される。また、（３）式及び（４）式中のｎνe、ｐνhはそれぞれ（５）式及び（６）式で表される。
【００３２】
Ｆψ＝∇ε・∇ψ＋ｑ（ｐ−ｎ＋ＮD−NA）＝０    …（２）
【数２】
0003993008.tif 000002
上式において、εは誘電率、ψは電位、ｑは単位素電荷、ＮDはドナー濃度、ＮAはアクセプタ濃度、ｐは正孔濃度、ｎは電子濃度、νeは電子速度、νhは電子速度、ＧＲは生成消滅項、μeは電子移動度、μhは正孔移動度、ｋBはボルツマン定数、Ｔは温度である。
【００３３】
電位ψ、電子濃度ｎ及び正孔濃度ｐの修正量をそれぞれδψ、δｎ、δｐ、近似解をψ0、ｎ0、ｐ0とすると、（７）式に示す線形な式が得られる。
【００３４】
【数３】
0003993008.tif 000003
（７）式の逆行列を求めることにより、電位ψ、電子濃度ｎ及び正孔濃度ｐの修正量δψ、δｎ、δｐが求まる。これらの修正量を用いて電位ψ0、電子濃度ｎ0及び正孔濃度ｐ0を更新し、再び（７）式の逆行列を求める。修正量δψ、δｎ、δｐが十分小さくなるまで反復計算を繰り返すのが上述した非交流連立計算処理である。
【００３５】
非交流連立計算処理が終了すると、量子補正ポテンシャル計算部５により、量子補正ポテンシャルΔψQを計算する（ステップＳ６６）。
【００３６】
ここで、量子補正ポテンシャルの計算処理について詳しく説明する。まず、（８）式に従って、界面キャリア密度Ｎinvを計算する。
【００３７】
【数４】
0003993008.tif 000004
（８）式のｄは積分範囲、ｚは深さ方向の座標である。
【００３８】
計算された界面キャリア密度Ｎinvを用いると、量子補正ポテンシャルΔψQは（９）式のようになる。
【００３９】
【数５】
0003993008.tif 000005
（９）式中のｂは（１０）式で表される。
【００４０】
【数６】
0003993008.tif 000006
（１０）式のｍ⊥は有効質量、ｈバーはプランク定数、Ｎdepは界面空間電荷面密度、βはパラメータである。
【００４１】
実際には、電子及び正孔のそれぞれについて量子補正ポテンシャルΔψQe、ΔψQhを計算する。計算された量子補正ポテンシャルΔψQe、ΔψQhは、（１１）式及び（１２）式に示すように、電流連続式の右辺第一項のドリフト項に加算される。
【００４２】
【数７】
0003993008.tif 000007
図３は量子補正ポテンシャルの分布の一例である。この図は、電子伝導型MOSFETのチャネル中央部における深さ方向の量子補正ポテンシャルの分布を示している。電子についての例であるので、界面付近で電子を界面から反発させる負のポテンシャルが発生している。このポテンシャルにより、シュレディンガーの波動方程式を解いた結果と同等の精度で、界面量子化によりチャネルキャリアが界面から離れる効果を導入することができる。
【００４３】
量子補正ポテンシャルが計算されると、次に、フェルミレベル計算部６によりフェルミレベルの計算を行う（ステップＳ６７）。図４はフェルミレベルの計算処理を詳しく説明するフローチャートである。まず、界面キャリア密度Ｎinvを計算する（ステップＳ８１）。界面キャリア密度Ｎinvの計算式は上述した（８）式と同じである。したがって、量子補正ポテンシャルを計算する際に計算された界面キャリア密度Ｎinvを保存しておき、上述したステップＳ８１で参照してもよい。
【００４４】
続いて、（１３）式に基づいてエネルギーレベルξを計算する（ステップＳ８２）。
【００４５】
【数８】
0003993008.tif 000008
（１３）式のＦeffは界面における垂直電界である。
【００４６】
続いて、フェルミレベルξfSの初期値を設定する（ステップＳ８３）。初期値は、例えば上述したステップＳ８２で計算されたエネルギーレベルξを用いてもよい。
【００４７】
続いて、（１４）式で定義される目的関数Ｆを計算する（ステップＳ８４）。
【００４８】
【数９】
0003993008.tif 000009
図４のフローチャートでは、（１４）式の目的関数ＦがゼロになるようなフェルミレベルξfSを求めることを目的としており、まず、（１５）式に示すように目的関数Ｆの微分値ａを計算する（ステップＳ８５）。
【００４９】
【数１０】
0003993008.tif 000010
続いて、（１６）式に示すように、新しいフェルミレベルξfS’を計算する（ステップＳ８６）。
【００５０】
【数１１】
0003993008.tif 000011
続いて、ξfSとξfS'の差が十分に小さくなったか否かを判定する（ステップＳ８７）。判定基準は、例えば１meV以下とする。差がまだ十分に小さくなければ、（１７）式に従ってフェルミレベルξfSを更新した後（ステップＳ８８）、ステップＳ８４以降の処理を行う。
【００５１】
ξfS＝ξfS’    …（１７）
ξfSとξfS'の差が十分に小さくなると、フェルミレベルの計算処理を終了する。
【００５２】
フェルミレベルが計算されると、続いてゲート電流計算部７により、図１０のステップＳ２７と同様にゲート電流とトンネルによる電子及び正孔の生成消滅率を計算する（ステップＳ６８）。
【００５３】
ゲート電流密度Ｊ［Ａ／cm2］は、（１８）式で計算される。
【００５４】
【数１２】
0003993008.tif 000012
（１８）式を用いると、電子の生成消滅率ＧＲTleは、（１９）式で計算される。
【００５５】
【数１３】
0003993008.tif 000013
（１９）式において、ＴTL(ξ)は金属／半導体界面のトンネル確率、ｆs(ξ)は半導体中の電子エネルギー分布関数、ｆM(ξ)は電極中の電子のエネルギー分布関数、ξはエネルギー、Ｓはコントロールボリュームの断面積、Ｖはコントロールボリュームの体積、Ａ*はリチャードソン係数である。コントロールボリュームとは、シミュレーションに必要な離散化格子点の各格子点の空間範囲である。通常、この空間範囲は、隣接する格子点との中点で定義される。正孔の生成消滅率ＧＲTlhについても同様に計算される。
【００５６】
計算された電子及び正孔の生成消滅率ＧＲTle，ＧＲTlhは、ステップＳ６５の非交流連立計算処理を行う際に、（２０）式及び（２１）式に示すように、電子及び正孔に対する電流連続式の右辺の生成消滅項に加えられ、電位ψ、電子濃度ｎ及び正孔濃度ｐが計算される。
【００５７】
【数１４】
0003993008.tif 000014
続いて、上述した非交流連立計算処理で計算された電位ψ、電子濃度ｎ及び正孔濃度ｐの変動量が十分に小さくなったか否か、すなわち電位ψ、電子濃度ｎ及び正孔濃度ｐが収束したか否かを判定し（ステップＳ６９）、収束したと判定されると、交流連立計算部８により、図１２のステップＳ４８と同様の交流連立計算処理を行う（ステップＳ７０）。
【００５８】
ここで、交流連立計算処理について詳しく説明する。交流連立計算処理では、上述した非交流連立計算処理の収束結果を用いる。あるバイアス条件での非交流連立計算処理の収束結果を電位ψd、電子濃度ｎd、正孔濃度ｐdとし、電位、電子濃度及び正孔濃度の交流振幅をそれぞれψa、ｎa、ｐaとすると、電位ψ、電子濃度ｎ及び正孔濃度ｐはそれぞれ（２２）〜（２４）式で表される。
【００５９】
ψ＝ψd＋ψaexp(ｊωｔ)    …（２２）
ｎ＝ｎd＋ｎaexp(ｊωｔ)    …（２３）
ｐ＝ｐd＋ｎaexp(ｊωｔ)    …（２４）
（２２）〜（２４）式を上述した（７）式に代入し、交流信号を与える端子の境界条件をＢとすると、（２５）式が得られる。
【００６０】
【数１５】
0003993008.tif 000015
（２５）式を解いた結果、ゲート電極での電位と電流の交流成分が分かれば、ゲート容量やコンダクタンスを算出することができる。
【００６１】
以下では、電流の交流成分を計算する手順を説明する。まず、電子電流について検討する。なお、本明細書では、ベクトルを表す記号を、その記号の前に「ベクトル」という用語を付けて表し、その記号に対応する数式については、その記号の上にベクトル記号を付けて表す。
【００６２】
電子電流密度ベクトルＪeは、直流成分ベクトルＪedと交流成分ベクトルＪeaの和として、（２６）式で表される。
【００６３】
【数１６】
0003993008.tif 000016
（２６）式の交流成分ベクトルは、（２５）式を解いた結果を用いると、（２７）式で表される。
【００６４】
【数１７】
0003993008.tif 000017
同様に、正孔電流密度の交流成分ベクトルＪhaは（２８）式で表される。
【００６５】
【数１８】
0003993008.tif 000018
ここで、電子電流密度ベクトルＪeと正孔電流密度ベクトルＪhはそれぞれ（５）及び（６）式に単位素電荷を掛けたものであり、（５）及び（６）式を各変数について微分することによって得られ、実際には非交流解析の結果を代入して得られる。
【００６６】
電流密度を計算する際には、（２７）式及び（２８）式に示した成分以外に、（２９）式に示す変位電流も考慮しなければならない。
【００６７】
【数１９】
0003993008.tif 000019
（２９）式のベクトルＥは電位の空間微分である。
【００６８】
MOSFETの各電極に流れる全体的な交流電流Ｉaは、（２７）式、（２８）式及び（２９）式の総和を各電極の周りで面積積分することによって得られる。ある電極ｋに与えた交流電圧の振幅をＶakとすると、電極ｍとの間のアドミタンスＹkmは（３０）式で表される。
【００６９】
【数２０】
0003993008.tif 000020
（３０）式のＧkmはコンダクタンス、Ｂkmはサセプタンスである。したがって、電極ｍ，ｋの間の容量Ｃkmは、（３１）式で求めることができる。
【００７０】
【数２１】
0003993008.tif 000021
このように、本実施形態では、量子補正ポテンシャルを考慮に入れてデバイス・シミュレーションを行う際、界面キャリア密度を計算するため、フェルミレベルとゲート電流を計算でき、MOSFETのゲート絶縁膜が薄くなっても、ゲート絶縁膜厚を精度よく計算できる。
【００７１】
（第２の実施形態）
第１の実施形態では、界面量子化を考慮に入れる一手法として、量子補正ポテンシャルを計算したが、図５に示すように、仮想誘電膜１１を界面に設定する手法もある。この種の仮想誘電膜１１は、特開平11-3998号公報に開示されている。
【００７２】
第２の実施形態の仮想誘電膜１１は、誘電率が基板のシリコンと同じで、キャリア密度はゼロ、厚さはシュレディンガーの波動方程式を解いた結果得られる反転キャリア濃度と同じになるように調整される。
【００７３】
界面に仮想誘電膜１１を設定すると、量子補正ポテンシャルを用いる場合と比べて、電圧依存性は導入されないが、簡便に界面量子化を導入できるという利点がある。
【００７４】
図６は、界面に仮想誘電膜１１を設定した場合の、界面から半導体の深さ方向における電子濃度分布図である。図示のように、仮想誘電膜１１を設定すると、界面のキャリア濃度が存在しなくなり、従来の手法ではトンネル電流を計算することができない。
【００７５】
そこで、第２の実施形態では、図７のような処理手順を行うことにより、仮想誘電膜１１を設定した場合でもゲート電流を計算する。
【００７６】
図７のフローチャートは、量子補正ポテンシャルの計算処理がない点を除けば、図２のフローチャートと同様である。仮想誘電膜１１は、図７のステップＳ１０２で設定されるため、ステップＳ１０３以下では界面量子化を考慮する必要はない。
【００７７】
このように、第２の実施形態では、界面に仮想誘電膜１１を設定する場合でも、ゲート電流を計算でき、MOSFETのゲート絶縁膜厚を精度よく計算できる。
【００７８】
上述した第１及び第２の実施形態では、MOSFETのゲート電流を計算する例を説明したが、本発明は、MOSFET以外のシミュレーション構造物、例えばトンネル障壁トランジスタにも同様に適用可能である。より具体的には、本発明によれば、第１の物質と、この第１の物質との界面を有し第１の物質よりもバンドギャップが広くてトンネル電流が流れる可能性のある第２の物質とを有するシミュレーション構造物すべてについて、トンネル電流を計算可能である。
【００７９】
上述した実施形態で説明したデバイス・シミュレーション装置は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、デバイス・シミュレーション装置の機能を実現するプログラムをフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００８０】
また、デバイス・シミュレーション装置の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００８１】
【発明の効果】
以上詳細に説明したように、本発明によれば、界面量子化が起きる状況で界面キャリア密度を計算するため、フェルミレベルとトンネル電流も計算でき、シミュレーション構造物の電気的特性を精度よく評価することができる。
【図面の簡単な説明】
【図１】本発明に係るデバイス・シミュレーション装置の一実施形態の概略構成を示すブロック図。
【図２】第１の実施形態の処理手順の一例を示すフローチャート。
【図３】量子補正ポテンシャルの分布の一例を示す図。
【図４】フェルミレベルの計算処理を詳しく説明するフローチャート。
【図５】仮想誘電膜を界面に設定した状態を示す図。
【図６】界面に仮想誘電膜を設定した場合の、界面から半導体の深さ方向における電子濃度分布図。
【図７】第２の実施形態の処理手順の一例を示すフローチャート。
【図８】ゲート電流の有無によりゲート容量が変化する様子を示す図。
【図９】ゲート電流と界面量子化をいずれも考慮しない場合のデバイス・シミュレーションの処理手順を示すフローチャート。
【図１０】ゲート電流を考慮する場合のデバイス・シミュレーションの処理手順を示すフローチャート。
【図１１】  MOSFETのチャネル中央部における深さ方向の電子濃度分布を示す図。
【図１２】界面量子化を考慮する場合のデバイス・シミュレーションの処理手順を示すフローチャート。
【図１３】図１２の処理を行った場合の電子濃度分布図。
【符号の説明】
１  入力部
２  初期値設定部
３  バイアス設定部
４  非交流連立計算部
５  量子補正ポテンシャル計算部
６  フェルミレベル計算部
７  ゲート電流計算部
８  交流連立計算部
９  出力部
１０  シミュレーション制御部
１１  仮想誘電膜
【図１】
0003993008.tif 000023
【図２】
0003993008.tif 000024
【図３】
0003993008.tif 000025
【図４】
0003993008.tif 000026
【図５】
0003993008.tif 000027
【図６】
0003993008.tif 000028
【図７】
0003993008.tif 000029
【図８】
0003993008.tif 000030
【図９】
0003993008.tif 000031
【図１０】
0003993008.tif 000032
【図１１】
0003993008.tif 000033
【図１２】
0003993008.tif 000034
【図１３】
0003993008.tif 000035