(57)【特許請求の範囲】
【請求項１】
負電源を使用するＥＣＬデバイスの出力端と、前記負電源を電源として用いるＴＴＬデバイス若しくはＴＴＬ入力レベルのＣＭＯＳデバイスの入力端とをインターフェースする論理レベル変換回路であって、
前記ＥＣＬデバイスの出力ドライバ部が備えるオープンエミッタ形態のＮＰＮトランジスタを負電源にプルダウンするプルダウン用抵抗と、
前記ＮＰＮトランジスタのエミッタ端と、前記プルダウン用抵抗との間に設けられ、エミッタ端が前記ＮＰＮトランジスタのエミッタ端に接続され、コレクタ端が前記プルダウン用抵抗および前記ＴＴＬデバイス若しくはＴＴＬ入力レベルのＣＭＯＳデバイスの入力端に接続されたＰＮＰトランジスタと、
一端が前記ＰＮＰトランジスタのベース端に接続され、他端が前記負電源に接続され、前記ベース端をバイアスするバイアス回路と
を備える論理レベル変換回路。
【請求項２】
前記バイアス回路は、前記ＰＮＰトランジスタのベース端および前記負電源の間に直列に接続された固定電圧源および小抵抗を有する請求項１記載の論理レベル変換回路。
【請求項３】
前記バイアス回路は、前記ＰＮＰトランジスタのベース端およびグランドの間に接続されたバイパスコンデンサと、前記ＰＮＰトランジスタのベース端および前記負電源の間に接続されたバイアス抵抗とを有する請求項１記載の論理レベル変換回路。
【請求項４】
負電源を使用するＥＣＬデバイスと、前記負電源を電源として用いるＴＴＬデバイス若しくはＴＴＬ入力レベルのＣＭＯＳデバイスと、前記ＥＣＬデバイスの出力端および前記ＴＴＬデバイス若しくは前記ＣＭＯＳデバイスの入力端とをインターフェイスする論理レベル変換回路とを備える回路であって、
前記論理レベル変換回路は、
前記ＥＣＬデバイスの出力ドライバ部が備えるオープンエミッタ形態のＮＰＮトランジスタを負電源にプルダウンするプルダウン用抵抗と、
前記ＮＰＮトランジスタのエミッタ端と、前記プルダウン用抵抗との間に設けられ、エミッタ端が前記ＮＰＮトランジスタのエミッタ端に接続され、コレクタ端が前記プルダウン用抵抗および前記ＴＴＬデバイス若しくはＴＴＬ入力レベルのＣＭＯＳデバイスの入力端に接続されたＰＮＰトランジスタと、
一端が前記ＰＮＰトランジスタのベース端に接続され、他端が前記負電源に接続され、前記ベース端をバイアスするバイアス回路と
を有する回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＥＣＬデバイスの出力レベルをＴＴＬデバイス等の入力レベルにレベル変換する論理レベル変換回路に関する。
【０００２】
【従来の技術】
数百Ｍ〜数ＧＨｚ以上に至る高速動作が要求される回路では、主にＥＣＬデバイスが使用される。周知のように、ＥＣＬデバイスは高速ではあるが消費電力が大きい。一方、ＥＣＬ回路で処理された比較的低速な信号は消費電力の低いＴＴＬ、ＣＭＯＳ回路で構成可能になる。この為ＥＣＬ回路とＴＴＬ、ＣＭＯＳ回路が混在した回路構成でシステムを構成することになる。しかしながら、ＥＣＬとＴＴＬとは、使用する電源が異なり、かつ電圧レベル及び論理振幅が異なる為、この間には専用のレベル変換用ＩＣを挿入する必要が生じる。
【０００３】
図３を参照して、ＥＣＬ出力レベルをＴＴＬ入力レベルにレベル変換する従来の論理レベル変換回路例について説明する。
回路構成は、ＥＣＬデバイスＵ１と、プルダウン抵抗Ｒ２と、専用ＩＣ・Ｕ３と、ＴＴＬデバイスＵ２と、負電源と、正電源とで成る。
【０００４】
ＥＣＬデバイスＵ１は、負電源として例えば−５．２Ｖ電源が使用される。ＥＣＬデバイスＵ１の出力ドライバ部はＮＰＮトランジスタＱ２のオープンエミッタ形態となっているので、例えば３９０Ωのプルダウン抵抗Ｒ２を介して−５．２Ｖへ接続する必要がある。この出力レベルはハイレベルが約−０．８Ｖ、ローレベルが約−１．９Ｖであり、その振幅幅は１．１Ｖ程度で小さい。
【０００５】
専用ＩＣ・Ｕ３は、ＥＣＬtoＴＴＬレベル（ＥＣＬからＴＴＬレベルへ）変換用の高速動作が可能な専用のＩＣであり、上記出力レベル信号を受けて、ＴＴＬレベルに変換して出力する。
【０００６】
ＴＴＬデバイスＵ２は、例えば＋５Ｖ電源が使用される。これはＴＴＬデバイスの中でも比較的高速の品種を用いる。
【０００７】
【発明が解決しようとする課題】
ところで、ＴＴＬ回路側の電源としてＥＣＬの負電源（−５．２Ｖ）を用いることも可能である。しかしながら、上述説明したように、ＥＣＬtoＴＴＬレベル変換する専用のＩＣを用いる為には複数の電源（＋５Ｖ、−５．２Ｖ）が必要となっている為適用できない。また、ＥＣＬtoＴＴＬレベル変換の信号数が１信号で良い場合には、専用ＩＣ・Ｕ３は数チャンネルを１パッケージに収容している為、使用されないチャンネルの消費電力が無駄となる場合もある。また、ＥＣＬtoＴＴＬレベル変換専用のＩＣは比較的高価な難点もある。
そこで、本発明が解決しようとする課題は、単一の負電源のみでＥＣＬ回路とＴＴＬ回路がインターフェース可能な、ＥＣＬtoＴＴＬレベル変換用の論理レベル変換回路を提供することである。
【０００８】
【課題を解決するための手段】
第１図は、本発明に係る解決手段を示している。
第１に、上記課題を解決するために、本発明の構成では、ＥＣＬデバイスの出力端とＴＴＬデバイス若しくはＴＴＬ入力レベルに相当するデバイスの入力端とをインターフェースする論理レベル変換回路において、ＥＣＬデバイスの出力端とＴＴＬデバイス若しくはＴＴＬ入力レベルに相当するデバイスの入力端との間にベース接地型の増幅回路となるＰＮＰ型のトランジスタＱ１を挿入し、前記トランジスタＱ１のベース端は高周波的に接地して所定のバイアス電流を印加する手段（例えばバイアス回路２０）を備えることを特徴とする論理レベル変換回路である。
上記発明によれば、単一の負電源のみでＥＣＬ回路とＴＴＬ回路若しくはＴＴＬ入力レベルのＣＭＯＳ回路がインターフェース可能な、比較的安価で高速なＥＣＬtoＴＴＬレベル変換用の論理レベル変換回路が実現できる。
【０００９】
第２に、上記課題を解決するために、本発明の構成では、ＥＣＬデバイスの出力端とＴＴＬデバイス若しくはＴＴＬ入力レベルに相当するデバイスの入力端とをインターフェースする論理レベル変換回路において、ＰＮＰ型のトランジスタＱ１と、プルダウン抵抗Ｒ２と、バイアス回路２０とを備え、上記ＰＮＰ型のトランジスタＱ１のエミッタ端はＥＣＬデバイスの出力端に接続し、トランジスタのコレクタ端はプルダウン抵抗Ｒ２及びＴＴＬデバイスＵ２若しくはＴＴＬ入力レベルのＣＭＯＳデバイスの入力端に接続し、トランジスタのベース端はバイアス回路２０に接続し、上記プルダウン抵抗Ｒ２の一端はトランジスタＱ１のコレクタ端に接続し、他端は負電源端（−５Ｖ）に接続し、上記バイアス回路２０の一端はトランジスタＱ１のベース端に接続し、他端は負電源端（−５Ｖ）に接続する、ことを特徴とする論理レベル変換回路がある。
【００１０】
尚、バイアス回路２０は固定電圧源（例えばバッテリＢａｔ）と小抵抗Ｒ３を備えてトランジスタＱ１を高周波的に低インピーダンスで、所望にバイアスすることを特徴とする上述論理レベル変換回路がある。
また、第２図に示すバイアス回路２０の如く、バイパスコンデンサＣ１と、バイアス抵抗Ｒ１を備え、上記バイパスコンデンサＣ１はトランジスタのベース端を高周波的に低インピーダンスにし、上記バイアス抵抗Ｒ１はトランジスタのベース端を所定に直流バイアスすることを特徴とする上述論理レベル変換回路がある。
【００１１】
【発明の実施の形態】
以下に本発明の実施の形態を実施例と共に図面を参照して詳細に説明する。
【００１２】
本発明実施例について図１、図２を参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付す。
本発明の回路構成は、図１に示すように、ＥＣＬデバイスＵ１と、プルダウン抵抗Ｒ２と、ＰＮＰ型のトランジスタＱ１と、バイアス回路２０と、ＴＴＬデバイスＵ２と、負電源とで成る。この構成で、ＰＮＰ型のトランジスタＱ１とバイアス回路２０とプルダウン抵抗Ｒ２とがＥＣＬtoＴＴＬレベル変換回路を構成している。かつ、ＴＴＬデバイスＵ２側の電源は−５Ｖの負電源を共用できる利点がある。
【００１３】
周知のように、エミッタ接地型の増幅回路においては、トランジスタのコレクタ・ベース間の寄生容量Ｃcbによるミラー効果により、等価的にＣcbの（電圧増幅度＋１）倍の容量負荷がコレクタ端の負荷容量となって、良好な周波数特性が得られない難点がある。
これに対して、本発明のトランジスタＱ１はベース接地型の増幅回路として動作しているから、上記ミラー効果に伴う不具合が無い。従って、高速パルス信号の変換伝送が容易となる利点が得られる。
【００１４】
バイアス回路２０は、図１の構成では固定電圧源、例えばバッテリＢａｔと、小抵抗Ｒ３を直列に接続して、トランジスタＱ１のベース端を高周波的に低インピーダンスで、所望にバイアスするものである。
尚、上記バイアス回路２０としては、図２の構成例に示すように、バイパスコンデンサＣ１と、バイアス抵抗Ｒ１でも可能である。この場合、バイパスコンデンサＣ１はトランジスタのベース端を高周波的に低インピーダンスにする作用を持ち、バイアス抵抗Ｒ１はトランジスタＱ１のベース端を所定にバイアスするものである。
【００１５】
ＰＮＰ型のトランジスタＱ１として、遮断周波数（ｆT）が１〜２ＧＨｚのものは容易に入手できる。トランジスタＱ１はベース端が高周波的に接地されている為に、エミッタの入力インピーダンスは十分低くとることができる。
コレクタ側の負荷抵抗であるプルダウン抵抗Ｒ２によって振幅増幅され、論理レベルはハイレベルでほぼ−１．６Ｖ、ロウレベルでほぼ−５Ｖとなり、ＴＴＬデバイスＵ２の入力レベルとして十分な振幅レベルに変換出力される。
【００１６】
ところで、負荷抵抗であるプルダウン抵抗Ｒ２は、ＥＣＬデバイスＵ１に対するプルダウン用抵抗でもある為、ＥＣＬtoＴＴＬレベル変換回路の為に、新たな消費電力の増加は発生しないという利点も有している。更に、ＥＣＬ出力端が”Ｌ”レベルの場合は、プルダウン抵抗Ｒ２に流れる電流が殆どゼロとなる為、消費電力としては減少することになり、この点で本発明は更なる利点を有している。
尚、プルダウン抵抗Ｒ２の値は、品種にもよるが、ＴＴＬデバイスＵ２自体の入力端側から供給される−１ｍＡ〜−０．２ｍＡ程度の入力電流ｉ2により、ＴＴＬ入力条件である０．４Ｖ未満（ここでは−５Ｖ＋０．４Ｖ＝−４．６Ｖ）を維持する必要があるので、プルダウン抵抗Ｒ２の抵抗値は従来用いられていたのと同じ３９０Ω程度とすることで、入力レベル仕様を満足できる。尚、ＴＴＬ入力レベル仕様のＣＭＯＳ・ＩＣを用いれば、前述入力電流ｉ2はゼロであり、この影響を考慮する必要はないことは言うまでもない。
【００１７】
【発明の効果】
本発明は、上述の説明内容から、下記に記載される効果を奏する。
上述説明したように本発明によれば、ＥＣＬデバイスの出力端とプルダウン抵抗Ｒ２との間にＰＮＰ型のトランジスタによるベース接地型の増幅回路を具備する構成としたことにより、ミラー効果の影響なく増幅することが可能となる結果、ＥＣＬtoＴＴＬレベル変換用の高速な論理レベル変換回路が実現でき、更に、安価に構成でき、かつ回路の消費電力を大幅に低減できる大きな利点が得られる。従って本発明の技術的効果は大である。
【図面の簡単な説明】
【図１】本発明の、論理レベル変換回路の一例である。
【図２】本発明の、バイアス回路の一例である。
【図３】従来の、論理レベル変換回路である。
【符号の説明】
Ｃ１      バイパスコンデンサ
Ｑ１      ＰＮＰ型のトランジスタ
Ｑ２      ＮＰＮトランジスタ
Ｒ１      バイアス抵抗
Ｒ２      プルダウン抵抗
Ｒ３      小抵抗
Ｕ１      ＥＣＬデバイス
Ｕ２      ＴＴＬデバイス
Ｕ３      専用ＩＣ
２０      バイアス回路
【図１】
0003884164.tif 000002
【図２】
0003884164.tif 000003
【図３】
0003884164.tif 000004