(57)【特許請求の範囲】
【請求項１】
１次巻線と２次巻線とを有する変流器の２次巻線に接続される増幅回路であって、
前記変流器の２次巻線に流れる電流を、前記２次巻線の誘起電圧に基づいて増幅し、第１のインピーダンス素子を介して出力する電流増幅部と、
前記電流増幅部により前記第１のインピーダンス素子に印加される電圧に対応する電圧を第２のインピーダンス素子に印加して、該第２のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ出力されるように構成された、
ことを特徴とする増幅回路。
【請求項２】
前記バッファ増幅部は、前記第１のインピーダンス素子の電圧を電圧増幅して前記第２のインピーダンス素子に印加する電圧増幅回路を備える、
ことを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記電流増幅部は、前記第１のインピータンス素子の電圧を増幅して前記第２のインピーダンス素子に印加し、前記バッファ増幅部の少なくとも一部を兼ねる、
ことを特徴とする請求項１に記載の増幅回路。
【請求項４】
前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の２次巻線の一端に接続され、ベースが前記変流器の２次巻線の他端に接続された第１のＮＰＮ形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記第１のＮＰＮバイポーラトランジスタのエミッタに接続され、ベースが前記第１のＮＰＮバイポーラトランジスタのベースに接続された第１のＰＮＰ形バイポーラトランジスタと、
を備えて構成され、
前記バッファ増幅部は、
コレクタが前記直流電源の正極と前記第１のＮＰＮ形バイポーラトランジスタのコレクタとに接続され、ベースが前記第１のＮＰＮ形バイポーラトランジスタのベースに接続された第２のＮＰＮ形バイポーラトランジスタと、
コレクタが前記直流電源の負極と前記第１のＰＮＰ形バイポーラトランジスタのコレクタとに接続され、エミッタが前記第２のＮＰＮ形バイポーラトランジスタのエミッタに接続され、ベースが前記第１のＰＮＰ形バイポーラトランジスタのベースに接続された第２のＰＮＰ形バイポーラトランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記第１のＮＰＮ形バイポーラトランジスタのベースと前記第１のＰＮＰ形バイポーラトランジスタのベースとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記第２のＮＰＮ形バイポーラトランジスタのエミッタと前記第２のＰＮＰ形バイポーラトランジスタのエミッタとの接続点に接続された、
ことを特徴とする請求項２に記載の増幅回路。
【請求項５】
前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の２次巻線の一端に接続され、ベースが前記変流器の２次巻線の他端に接続されたＮＰＮ形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記ＮＰＮ形バイポーラトランジスタのエミッタに接続され、ベースが前記ＮＰＮ形バイポーラトランジスタのベースに接続されたＰＮＰ形バイポーラトランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記ＮＰＮ形バイポーラトランジスタのベースと前記ＰＮＰ形バイポーラトランジスタのベースとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に接続された、
ことを特徴とする請求項３に記載の増幅回路。
【請求項６】
前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の２次巻線の一端に接続され、ゲートが前記変流器の２次巻線の他端に接続された第１のＮ形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記第１のＮ形電界効果トランジスタのソースに接続され、ゲートが前記第１のＮ形電界効果トランジスタのゲートに接続された第１のＰ形電界効果トランジスタと、
を備えて構成され、
前記バッファ増幅部は、
ドレインが前記直流電源の正極と前記第１のＮ形電界効果トランジスタのドレインとに接続され、ゲートが前記第１のＮ形電界効果トランジスタのゲートに接続された第２のＮ形電界効果トランジスタと、
ドレインが前記直流電源の負極と前記第１のＰ形電界効果トランジスタのドレインとに接続され、ソースが前記第２のＮ形電界効果トランジスタのソースに接続され、ゲートが前記第１のＰ形電界効果トランジスタのゲートに接続された第２のＰ形電界効果トランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記第１のＮ形電界効果トランジスタのゲートと前記第１のＰ形電界効果トランジスタのゲートとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記第２のＮ形電界効果トランジスタのソースと前記第２のＰ形電界効果トランジスタのソースとの接続点に接続された、
ことを特徴とする請求項２に記載の増幅回路。
【請求項７】
前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の２次巻線の一端に接続され、ゲートが前記変流器の２次巻線の他端に接続されたＮ形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記Ｎ形電界効果トランジスタのソースに接続され、ゲートが前記Ｎ形電界効果トランジスタのゲートに接続されたＰ形電界効果トランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記Ｎ形電界効果トランジスタのゲートと前記Ｐ形電界効果トランジスタのゲートとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記Ｎ形電界効果トランジスタのソースと前記Ｐ形電界効果トランジスタのソースとの接続点に接続された、
ことを特徴とする請求項３に記載の増幅回路。
【請求項８】
前記第１のインピーダンス素子と第２のインピーダンス素子とは、コンデンサによって構成されたものである、
ことを特徴とする請求項１乃至７のいずれか１項に記載の増幅回路。
【請求項９】
所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線を１次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流を、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ出力して、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された請求項１乃至８のいずれか１項に記載の増幅回路と、を備えた、
ことを特徴とするノイズ低減装置。
【請求項１０】
前記増幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の１次巻線に流れる電流を増幅するものである、
ことを特徴とする請求項９に記載のノイズ低減装置。
【請求項１１】
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、
前記電源から前記変換部への電力供給用の一対の電源線に伝播するノイズを低減する請求項９又は１０に記載のノイズ低減装置と、を備えた、
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増幅回路、ノイズ低減装置及び電力変換装置に関し、特に増幅率の容易な調整を可能とする技術に関する。
【０００２】
【従来の技術】
モータに電力を供給するインバータ、コンピュータに電圧を供給するスイッチングレギュレータ等の電力変換装置は、所定の電源から供給された電力を、所定の電圧の電力に変換して負荷に供給する。
【０００３】
かかる電力変換装置では、スイッチング素子をオン、オフすることにより電力変換を行うため、スイッチング素子のスイッチングによるスイッチングノイズが発生する。このスイッチングノイズの周波数は、非常に高いため、広帯域で減衰特性の大きなノイズフィルタが要求される。また、回路内には、対地間の浮遊容量を含む静電容量が存在し、この静電容量を介して、スイッチング素子のスイッチングによるノイズが高周波の漏れ電流となって接地ラインに流れる。この漏れ電流が接地ラインに流れると、電力変換装置のフレーム（筐体）の電圧レベルが変動する。
【０００４】
特に、前述のインバータを介して電力容量の大きなモータが電力変換装置に接続されている場合、対地間の浮遊容量は大きくなり、それだけ、漏れ電流も大きくなる。この漏れ電流が大きいと、漏電ブレーカを遮断させたり、周辺の電子機器に妨害を与えたりすることになる。
【０００５】
このようなノイズを低減するため、漏れ電流を相殺する方向に接地ラインに補償電流を供給する。
【０００６】
この方法を図１０に基づいて説明する。
尚、この図１０において、コンデンサＣ５１，Ｃ５２は、それぞれ、負荷の静電容量、コモンモードノイズ用のコンデンサに相当し、ダイオードＤ５１は整流回路に相当し、スイッチＳＷはスイッチング素子に相当するものである。
【０００７】
また、漏れ電流Ｉs1，Ｉs2は、それぞれ、スイッチＳＷのスイッチングにより交流電源５０から流入する漏れ電流、電力変換装置内で伝播する漏れ電流を示す。
【０００８】
ノイズを低減する方法としては、２つの方法が考えられる。
第１の方法は、図１０（ａ）に示すように、漏れ電流Ｉs1を検出し、その検出電流を増幅器ＡＭＰで増幅し、この増幅した補償電流Ｉrを、漏れ電流Ｉs1を相殺する方向に、コンデンサＣ５２を介して接地ラインに供給する方法である。
【０００９】
この方法によれば、零相変流器５１を補償電流Ｉrの注入点ａよりも交流電源５０側に配置して漏れ電流Ｉs1を検出する。
第１の方法では、次の式（１）が成り立つようにする。
【数１】
Ａ1×（ｉs1−ｉr）−ｉs1≒０・・・（１）
但し、Ａ1：第１の方法を用いた場合の増幅器ＡＭＰの増幅率
ｉs1：漏れ電流Ｉs1の電流値
ｉr：補償電流Ｉrの電流値
従って、補償電流Ｉrの電流値ｉrは、次式（２）によって表される。
【数２】
ｉr＝（１−１／Ａ1）×ｉs1・・・（２）
【００１０】
第２の方法は、図１０（ｂ）に示すように、漏れ電流Ｉs2を検出し、その検出電流に基づいて補償電流Ｉrを第１の方法と同じように接地ラインに供給する方法である。
【００１１】
この方法によれば、零相変流器５１を補償電流Ｉrの注入点ａよりもスイッチＳＷ側に配置して漏れ電流Ｉs2を検出する。
第２の方法を用いた場合、次の式（３）が成り立つようにする。
【数３】
ｉs1−Ａ2×ｉr＝０・・・（３）
但し、Ａ2：第２の方法を用いた場合の増幅器ＡＭＰの増幅率
従って、補償電流Ｉrの電流値ｉrは、次式（４）によって表される。
【数４】
ｉr＝（１／Ａ2）×ｉs1・・・（４）
【００１２】
この式（４）が示すように、第２の方法を用いて、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅器ＡＭＰの増幅率Ａ2を正確に１にしなくてはならない。従来の電力変換装置では、この増幅器ＡＭＰの増幅率Ａ2を正確に１にすることが困難であるため、一般的には、第１の方法が用いられる（特開平９−２６６６７７号公報等参照）。
【００１３】
【発明が解決しようとする課題】
しかし、第１の方法を用いると、式（２）に示すように、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅器ＡＭＰの増幅率Ａ1を大きくしなければならない。
【００１４】
このため、位相補償を正確に行わなければならず、増幅器ＡＭＰが発振し易くなるといった不都合が生ずる。
【００１５】
一方、第２の方法を用いた場合、増幅器ＡＭＰの増幅率Ａ2を大きくする必要はない。しかし、第２の方法を用いた場合、前述のように、零相変流器５１の利得を１にして、増幅率Ａ2を正確に１にしなくてはならない。
【００１６】
このため、零相変流器５１の巻数を増やして調整できるようにしなければならず、零相変流器５１が大型となってしまい、また、増幅器ＡＭＰも精度の高いものを用いる必要があるため、高価なものになってしまう。
【００１７】
本発明は、このような従来の問題点に鑑みてなされたもので、増幅率の容易な調整を可能とする増幅回路、ノイズ低減装置及び電力変換装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この目的を達成するため、本発明の第１の観点に係る増幅回路は、
１次巻線と２次巻線とを有する変流器の２次巻線に接続される増幅回路であって、
前記変流器の２次巻線に流れる電流を、前記２次巻線の誘起電圧に基づいて増幅し、第１のインピーダンス素子を介して出力する電流増幅部と、
前記電流増幅部により前記第１のインピーダンス素子に印加される電圧に対応する電圧を第２のインピーダンス素子に印加して、該第２のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ出力されるように構成されたものである。
【００１９】
前記バッファ増幅部は、前記第１のインピーダンス素子の電圧を電圧増幅して前記第２のインピーダンス素子に印加する電圧増幅回路を備えたものであってもよい。
【００２０】
前記電流増幅部は、前記第１のインピータンス素子の電圧を増幅して前記第２のインピーダンス素子に印加し、前記バッファ増幅部の少なくとも一部を兼ねるようにしてもよい。
【００２１】
前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の２次巻線の一端に接続され、ベースが前記変流器の２次巻線の他端に接続された第１のＮＰＮ形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記第１のＮＰＮバイポーラトランジスタのエミッタに接続され、ベースが前記第１のＮＰＮバイポーラトランジスタのベースに接続された第１のＰＮＰ形バイポーラトランジスタと、
を備えて構成され、
前記バッファ増幅部は、
コレクタが前記直流電源の正極と前記第１のＮＰＮ形バイポーラトランジスタのコレクタとに接続され、ベースが前記第１のＮＰＮ形バイポーラトランジスタのベースに接続された第２のＮＰＮ形バイポーラトランジスタと、
コレクタが前記直流電源の負極と前記第１のＰＮＰ形バイポーラトランジスタのコレクタとに接続され、エミッタが前記第２のＮＰＮ形バイポーラトランジスタのエミッタに接続され、ベースが前記第１のＰＮＰ形バイポーラトランジスタのベースに接続された第２のＰＮＰ形バイポーラトランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記第１のＮＰＮ形バイポーラトランジスタのベースと前記第１のＰＮＰ形バイポーラトランジスタのベースとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記第２のＮＰＮ形バイポーラトランジスタのエミッタと前記第２のＰＮＰ形バイポーラトランジスタのエミッタとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【００２２】
前記電流増幅部は、
コレクタが直流電源の正極に接続され、エミッタが前記変流器の２次巻線の一端に接続され、ベースが前記変流器の２次巻線の他端に接続されたＮＰＮ形バイポーラトランジスタと、
コレクタが前記直流電源の負極に接続され、エミッタが前記ＮＰＮ形バイポーラトランジスタのエミッタに接続され、ベースが前記ＮＰＮ形バイポーラトランジスタのベースに接続されたＰＮＰ形バイポーラトランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記ＮＰＮ形バイポーラトランジスタのベースと前記ＰＮＰ形バイポーラトランジスタのベースとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記ＮＰＮ形バイポーラトランジスタのエミッタと前記ＰＮＰ形バイポーラトランジスタのエミッタとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【００２３】
前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の２次巻線の一端に接続され、ゲートが前記変流器の２次巻線の他端に接続された第１のＮ形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記第１のＮ形電界効果トランジスタのソースに接続され、ゲートが前記第１のＮ形電界効果トランジスタのゲートに接続された第１のＰ形電界効果トランジスタと、
を備えて構成され、
前記バッファ増幅部は、
ドレインが前記直流電源の正極と前記第１のＮ形電界効果トランジスタのドレインとに接続され、ゲートが前記第１のＮ形電界効果トランジスタのゲートに接続された第２のＮ形電界効果トランジスタと、
ドレインが前記直流電源の負極と前記第１のＰ形電界効果トランジスタのドレインとに接続され、ソースが前記第２のＮ形電界効果トランジスタのソースに接続され、ゲートが前記第１のＰ形電界効果トランジスタのゲートに接続された第２のＰ形電界効果トランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記第１のＮ形電界効果トランジスタのゲートと前記第１のＰ形電界効果トランジスタのゲートとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記第２のＮ形電界効果トランジスタのソースと前記第２のＰ形電界効果トランジスタのソースとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【００２４】
前記電流増幅部は、
ドレインが直流電源の正極に接続され、ソースが前記変流器の２次巻線の一端に接続され、ゲートが前記変流器の２次巻線の他端に接続されたＮ形電界効果トランジスタと、
ドレインが前記直流電源の負極に接続され、ソースが前記Ｎ形電界効果トランジスタのソースに接続され、ゲートが前記Ｎ形電界効果トランジスタのゲートに接続されたＰ形電界効果トランジスタと、
を備えて構成され、
前記第１のインピーダンス素子の一端が前記Ｎ形電界効果トランジスタのゲートと前記Ｐ形電界効果トランジスタのゲートとの接続点に接続され、
前記第２のインピーダンス素子の一端が前記Ｎ形電界効果トランジスタのソースと前記Ｐ形電界効果トランジスタのソースとの接続点に接続されて増幅回路が構成されるようにしてもよい。
【００２５】
前記第１のインピーダンス素子と第２のインピーダンス素子とは、コンデンサによって構成されたものであってもよい。
【００２６】
本発明の第２の観点に係るノイズ低減装置は、
所定の電源からの電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記一対の電源線を１次巻線として、前記一対の電源線から接地線に漏れる漏れ電流を検出する変流器と、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流を、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ出力して、前記変流器よりも電源側で、接地線に、前記漏れ電流を相殺する方向に供給するように構成された増幅回路と、を備えたものである。
【００２７】
前記増幅回路は、前記接地線に供給する電流の電流値が前記変流器が検出した漏れ電流の電流値となるように前記変流器の１次巻線に流れる電流を増幅するものであってもよい。
【００２８】
本発明の第３の観点に係る電力変換装置は、
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する変換部と、
前記電源から前記変換部への電力供給用の一対の電源線に伝播するノイズを低減するノイズ低減装置と、を備えたものである。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態に係る電力変換装置を図面を参照して説明する。
本実施の形態に係る電力変換装置の構成を図１に示す。
電力変換装置は、ノイズフィルタ部１と、整流平滑回路部２と、電力変換回路部３と、ノイズ低減回路部４と、を備えて構成されている。
【００３０】
ノイズフィルタ部１は、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４と、チョークコイルＬ１と、を備えている。
コンデンサＣ１，Ｃ２は、ノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、交流電源５の一対の電源線の間に接続されている。
コンデンサＣ３，Ｃ４は、コモンモードノイズを低減させるためのコンデンサであり、１対の電源線のそれぞれと接地ラインとの間に接続されている。
【００３１】
チョークコイルＬ１は、コモンモードノイズを減衰させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源５の１対の電源線のそれぞれに直列に接続されている。
【００３２】
整流平滑回路部２は、整流回路１１と、コンデンサＣ５と、からなる。
整流回路１１は、交流電源５から供給された交流電圧を整流するものであり、１対の電源線に接続されている。この整流回路１１は、例えば、４つのダイオードからなるブリッジ整流回路によって構成されている。
【００３３】
コンデンサＣ５は、整流回路１１から出力された整流電圧の脈流を平滑化するためのコンデンサであり、整流回路１１の出力端に接続されている。
【００３４】
電力変換回路部３は、所定の直流電力を所定の電圧の直流電力に変換し、直流電圧を負荷Ｒ０に供給するものであり、トランスＴと、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサＣ６と、を備え、フライバックコンバータを構成している。
【００３５】
トランスＴは、１次側の電力を２次側へ伝達するためのものであり、１次巻線ｎ１と２次巻線ｎ２とを備えている。１次巻線ｎ１は、スイッチング電流によって電圧を発生させ、トランスＴに励磁エネルギを生成するための巻線であり、２次巻線ｎ２は、１次巻線ｎ１で生成された励磁エネルギで電圧を発生させるための巻線である。１次巻線ｎ１の一端Ｐt11は、コンデンサＣ５の正極（＋）の端子に接続されている。２次巻線ｎ２は、１次巻線ｎ１と逆極性となるように、１次巻線ｎ１とは逆方向に巻かれている。
【００３６】
スイッチング素子Ｑ１は、信号Ｓ１が供給されて、トランスＴの１次巻線ｎ１に流れる電流をスイッチングしてトランスＴの１次巻線ｎ１に電圧を誘起させるための素子であり、トランスＴの１次巻線ｎ１の他端Ｐt12とコンデンサＣ５の負極（−）の端子との間に接続されている。図示しない制御部は、このスイッチング素子Ｑ１にパルス状の信号Ｓ１を供給し、固定発振に基づいてＰＷＭ制御を行うことにより、出力電圧を安定化させる。
【００３７】
ダイオードＤ１は、スイッチング素子Ｑ１がオンするオン期間では、電流の流れを阻止し、オフ期間では、２次巻線ｎ２に発生した電圧から電流を整流するためのダイオードである。
【００３８】
コンデンサＣ６は、オフ期間において、ダイオードＤ１を通過した電流を平滑化して直流電圧を生成するためのものであり、ダイオードＤ１のカソード及び出力端子（＋）と、出力端子（−）と、の間に接続されている。電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
【００３９】
ノイズ低減回路部４は、ノイズを低減するための回路部であり、零相変流器２１と、増幅回路２２と、ダイオードスナバ回路２３と、を備えて構成されている。
【００４０】
零相変流器２１は、漏れ電流を検出するものであり、その等価回路を図２（ａ）に示す。図２（ａ）に示す１次巻線ｎ１１は、一対の電源線、すなわち、ラインＥ１とＥ２との巻線を表したものである。
【００４１】
零相変流器２１の２次巻線の端子Ｐ３及びＰ４のいずれか一方は、トランジスタＱ１１〜Ｑ１４のベースに接続され、もう一方は、トランジスタＱ１１，Ｑ１２のエミッタに接続される。
【００４２】
漏れ電流がラインＥ１，Ｅ２に流れると、ラインＥ１，Ｅ２間に電流の差が生じる。零相変流器２１は、この電流の差を検出することにより漏れ電流を検出する。
【００４３】
零相変流器２１は、磁芯２１ａと２次巻線ｎ１２とを備える図２（ｂ）に示す貫通形変流器２１ｂに、図２（ｃ）に示すようにラインＥ１，Ｅ２を磁芯２１ａに巻き回して構成される。
【００４４】
零相変流器２１の１次巻線ｎ１１には、ラインＥ１とＥ２とに流れる電流の差として１次電流Ｉ1が流れ、２次巻線ｎ１２には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。２次巻線ｎ１２の巻き方向は、この誘起電流Ｉ2が漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【００４５】
増幅回路２２は、零相変流器２１の２次巻線ｎ１２で発生した誘起電流を増幅し、増幅した電流を補償電流として、接地ラインに、漏れ電流を相殺する方向に供給するものであり、トランジスタＱ１１〜Ｑ１４と、コンデンサＣ８、Ｃ９と、を備えている。
【００４６】
増幅回路２２は、図３に示すように、主増幅器２２ａと補正増幅器２２ｂとを備えて構成される。
主増幅器２２ａは、トランジスタＱ１１，１２からなり、電流増幅器として作用する。補正増幅器２２ｂは、トランジスタＱ１３，１４からなり、電圧増幅器として作用する。
【００４７】
トランジスタＱ１１、Ｑ１３は、ＮＰＮ形のバイポーラトランジスタである。トランジスタＱ１１、Ｑ１３のコレクタは、ともにコンデンサＣ７の正極（＋）に接続されている。
【００４８】
トランジスタＱ１２、Ｑ１４は、ＰＮＰ形のバイポーラトランジスタである。トランジスタＱ１２、Ｑ１４のエミッタは、それぞれトランジスタＱ１１、Ｑ１３のエミッタに接続され、コレクタはともにコンデンサＣ７の負極（−）に接続されている。
【００４９】
コンデンサＣ８は、補償電流を接地ラインに供給するためのコンデンサであり、トランジスタＱ１１〜Ｑ１４のベースと接地ラインとの間に接続されている。
【００５０】
コンデンサＣ９は、増幅率を調整するためのコンデンサであり、トランジスタＱ１３のエミッタ及びトランジスタＱ１４のエミッタと、接地ラインと、の間に接続されている。
【００５１】
ダイオードスナバ回路２３は、コンデンサＣ７と抵抗Ｒ１とダイオードＤ２とを備えている。ダイオードＤ２のアノードは、トランスＴの端子Ｐt12に接続されている。コンデンサＣ７と抵抗Ｒ１とは、ともに、トランスＴの端子Ｐt11とダイオードＤ２のカソードとの間に接続されている。
【００５２】
次に本実施の形態に係る電力変換装置の動作を図４に基づいて説明する。
スイッチング素子Ｑ１には、図４（ａ）に示すような信号Ｓ１が供給される。
信号Ｓ１がハイレベルになると、スイッチング素子Ｑ１はオンし、信号Ｓ１がローレベルになると、スイッチング素子Ｑ１はオフする。時刻ｔ０〜ｔ１がスイッチング素子Ｑ１のオン期間であり、時刻ｔ１〜ｔ２がスイッチング素子Ｑ１のオフ期間である。
【００５３】
スイッチング素子Ｑ１がオン、オフすることにより、トランスＴの１次巻線ｎ１に流れる電流がスイッチングされ、トランスＴの１次巻線ｎ１に電圧が発生する。
【００５４】
オン期間では、トランスＴの１次側においては、図４（ｂ）に示すように、スイッチング素子Ｑ１に印加される電圧Ｖq1は、ほぼ零となり、スイッチング素子Ｑ１には、図４（ｃ）に示すような電流Ｉq1が流れる。
【００５５】
トランスＴの２次側においては、トランスＴの２次巻線ｎ２が、１次巻線ｎ１と逆極性になっているので、ダイオードＤ１が電流が流れるのを阻止し、２次巻線ｎ２は、開放状態となる。このオン期間でトランスＴに励磁エネルギが蓄積される。トランスＴの１次巻線ｎ１には、図４（ｄ）に示すような電圧Ｖt1が印加される。
【００５６】
オフ期間では、スイッチング素子Ｑ１に印加される電圧Ｖq1は、図４（ｂ）に示すように、コンデンサＣ５の充電電圧よりも高くなり、スイッチング素子Ｑ１に流れる電流Ｉq1は、図４（ｃ）に示すように、零となる。
【００５７】
また、トランスＴの２次側においては、ダイオードＤ１が導通し、トランスＴは、蓄積した励磁エネルギを放出し、この励磁エネルギに基づいて２次巻線ｎ２からダイオードＤ１を介してコンデンサＣ６に、図４（ｅ）に示すような電流Ｉdが流れる。電流Ｉdは、電流Ｉq1の最大電流値に基づいて、トランスＴの１次巻線ｎ１と２次巻線ｎ２との巻数比に反比例した比率で流れ出し、励磁エネルギを放出しながら減少し、トランスＴが蓄積した励磁エネルギを全て放出した時刻でその電流値は０になる。
【００５８】
尚、オフ期間において、トランスＴのインダクタンスと配線によるインダクタンスとにより、図４（ｂ）に示すような電圧Ｖq1、図４（ｄ）に示すような電圧Ｖt1には、スパイク電圧が重畳する。ダイオードスナバ回路２３は、このスパイク電圧の電圧レベルを低下させる。
【００５９】
ダイオードＤ２は、トランスＴ及び配線のインダクタンス分で生ずるスパイク電圧を整流し、コンデンサＣ７は、整流した電圧を蓄え、抵抗Ｒ１は、コンデンサＣ７に蓄えられた電流を消費する。このような作用を有するダイオードスナバ回路２３は、コンデンサＣ７に蓄えられた電力を増幅回路２２に供給する。
【００６０】
コンデンサＣ６は、ダイオードＤ１によって整流された電流Ｉdを平滑化する。これにより、直流電圧が生成され、電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
【００６１】
スイッチング素子Ｑ１がスイッチングすることにより、電力変換装置の回路内の対地間のコンデンサＣ３，Ｃ４を経由して接地ラインに、図４（ｆ）に示すような漏れ電流Ｉsが流れる。このことが、コモンモードノイズの発生の要因である。
【００６２】
零相変流器２１の１次巻線に１次電流（ラインＥ１，Ｅ２の電流）が流れると、２次巻線に誘起電流が流れる。
【００６３】
正の半サイクルにおいては、この誘起電流が分流してトランジスタＱ１１，Ｑ１３のベースに誘起電流がベース電流として流れる。誘起電流が流れることによってトランジスタＱ１１，Ｑ１３のエミッタの電位は上昇する。また、誘起電流がトランジスタＱ１１，Ｑ１３のベースに流れることによってトランジスタＱ１１，Ｑ１３のベースの電位も上昇する。トランジスタＱ１１，Ｑ１３の増幅率が１よりも充分大きく、漏れ電流Ｉsと同じ電流値の電流が増幅回路２２にて生成される。
【００６４】
負の半サイクルにおいては、トランジスタＱ１２，Ｑ１４の回路が、トランジスタＱ１１，Ｑ１３の回路と同様に動作し、同じく漏れ電流Ｉsと同じ電流値の電流が生成される。このトランジスタＱ１１，Ｑ１３の回路とトランジスタＱ１２，Ｑ１４の回路と組み合わせることにより、図４（ｇ）に示すような補償電流Ｉrが生成される。
【００６５】
そして、この補償電流Ｉrを、漏れ電流Ｉsとは逆向きにしてコンデンサＣ８，Ｃ９を介して接地ラインに供給することにより、漏れ電流Ｉsは、図４（ｈ）に示すように小さくなる。これにより、コモンモードノイズを低減できる。
【００６６】
次に増幅回路２２の動作について説明する。
増幅回路２２は、主増幅器２２ａと、補正増幅器２２ｂと、を備えて構成される。主増幅器２２ａは、トランジスタＱ１１，１２からなり、補正増幅器２２ｂは、トランジスタＱ１３，１４からなる。
【００６７】
この増幅回路２２の増幅原理を図５に基づいて説明する。
尚、ここでは、増幅回路２２のコンデンサＣ８，Ｃ９を、それぞれ抵抗Ｒ１１，Ｒ１２に置き換えて説明する。
【００６８】
零相変流器２１の１次巻線ｎ１１に、１次電流Ｉ1が流れると、２次巻線ｎ１２には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。２次巻線ｎ１２の巻き方向は、この電流Ｉ2が増幅されて、漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【００６９】
抵抗Ｒ１１には、電流値が電流Ｉ2とほぼ等しい電流Ｉ１１が流れる。また、抵抗Ｒ１２には、抵抗Ｒ１１に印加される電圧と等しい電圧が印加される。従って、抵抗Ｒ１２に流れる電流Ｉ12の電流値は式（５）によって表される。
【数５】
ｉ12＝ｉ2×ｒ11／ｒ12・・・（５）
但し、ｉ12：抵抗Ｒ１２に流れる電流Ｉ12の電流値
ｉ2：電流Ｉ2の電流値
ｒ11：抵抗Ｒ１１の抵抗値
ｒ12：抵抗Ｒ１２の抵抗値
また、増幅回路２２の利得は、以下の式（６）によって表される。
【数６】
Ａ＝（１＋ｒ11／ｒ12）・・・（６）
但し、Ａ：増幅回路２２の利得
【００７０】
この式（６）が示すように、増幅回路２２の利得は、抵抗Ｒ１１とＲ１２との抵抗値の比に基づいて設定され、この抵抗値比を替えれば、増幅回路２２の利得が変わる。
【００７１】
例えば、零相変流器２１の検出比に誤差が生じた場合、抵抗Ｒ１１，Ｒ１２の抵抗値比を替え、増幅回路２２の利得を調整することにより、零相変流器２１と増幅回路２２との総合利得を１にすることができる。
【００７２】
以上説明したように、本実施の形態によれば、増幅回路２２の主増幅器２２ａと並列に補正増幅器２２ｂを設けるようにしたので、簡単な回路で容易に増幅回路２２の利得を調整することができ、零相変流器２１の検出比に誤差が生じた場合でも、増幅回路２２の利得を調整することにより、零相変流器２１と増幅回路２２との総合利得を１にすることができる。
【００７３】
また、増幅率の調整に、零相変流器２１の巻数の調整の必要がないため、零相変流器２１の巻数を増やすこともなく、零相変流器２１を小型化することができ、増幅回路２２に精度の高いものを用いる必要もないため、安価にすることができる。
【００７４】
また、電力変換装置内を伝播する漏れ電流を検出し、その検出電流に基づいて補償電流を接地ラインに供給する方法を用いることができるので、ノイズフィルタ部１も小型化され、減衰量の大きなフィルタを構成することができる。
【００７５】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、主増幅器が補正増幅器を兼用することもできる。
その回路構成を図６に示す。また、その原理図を図７に示す。
この増幅回路２２では、トランジスタＱ１１，Ｑ１２が補正増幅器２２ｂを兼用する。
【００７６】
図６に示す増幅回路２２では、トランジスタＱ１１，Ｑ１２のエミッタ電位は、ベース電圧とほぼ等しくなる。また、トランジスタＱ１１，Ｑ１２のエミッタから電流を流してもベース側負荷には影響しないことになる。この点に着目すると、主増幅器２２ａが補正増幅器２２ｂを兼用することが可能となる。
このように、主増幅器２２ａが補正増幅器２２ｂを兼用することにより、新たな増幅器を備えずに増幅回路２２の利得を調整することができる。
【００７７】
また、図８，図９に示すように、バイポーラトランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４の代わりに、それぞれ、電界効果トランジスタＦＥＴ１１，ＦＥＴ１２，ＦＥＴ１３，ＦＥＴ１４を用いることができる。
電界効果トランジスタを用いた場合、ゲート電流がほぼ零となることから、より高性能の増幅回路を構成することができる。
【００７８】
【発明の効果】
以上説明したように、本発明によれば、増幅率の容易な調整が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電力変換装置の構成を示すブロック図である。
【図２】（ａ）は図１の零相変流器を示す回路図であり、（ｂ）は貫通形変流器の斜視図であり、（ｃ）は零相変流器の斜視図である。
【図３】図１の増幅回路の構成を示す回路図である。
【図４】図１の電力変換装置の動作を示すタイミングチャートである。
【図５】増幅回路の増幅原理を示す説明図である。
【図６】主増幅器が補正増幅器を兼用した増幅回路の構成を示す回路図である。
【図７】図６の増幅回路の増幅原理を示す説明図である。
【図８】図３に示す増幅回路のトランジスタの代わりにＦＥＴを用いた場合の構成を示す回路図である。
【図９】図６に示す増幅回路のトランジスタの代わりにＦＥＴを用いた場合の構成を示す回路図である。
【図１０】ノイズ低減の原理を示す説明図である。
【符号の説明】
１  ノイズフィルタ部
３  電力変換回路部
４  ノイズ低減回路部
２１  零相変流器
２２  増幅回路
２３  ダイオードスナバ回路
【図１】
0003906709.tif 000002
【図２】
0003906709.tif 000003
【図３】
0003906709.tif 000004
【図４】
0003906709.tif 000005
【図５】
0003906709.tif 000006
【図６】
0003906709.tif 000007
【図７】
0003906709.tif 000008
【図８】
0003906709.tif 000009
【図９】
0003906709.tif 000010
【図１０】
0003906709.tif 000011