(57)【特許請求の範囲】
【請求項１】
データ入力端子と、制御入力端子と、電流発生器に接続される電流入力端子と、エミッタが共に前記電流入力端子に結合される第１及び第２トランジスタを具えている電流スイッチと、動作電圧に接続され、且つそれぞれのベース及びコレクタが交差結合され、それぞれのコレクタが関連する前記第１及び第２トランジスタのベースにそれぞれ結合されると共にそれぞれのエミッタが第１基準電圧に接続される第３及び第４トランジスタを具えているフリップフロップとを具えているＤ／Ａコンバータのメモリセル用回路装置において、
前記第３及び第４トランジスタの各コレクタを前記第１及び第２トランジスタのそれぞれのベースと、電流源とに直接接続し、前記第１基準電圧の値を、第２基準電圧と前記動作電圧との間の電圧値で、前記第２基準電圧とは少なくとも第１差動電圧分だけ異なる電圧値とし、且つ前記データ入力端子及び前記制御入力端子を少なくとも１個の第１制御トランジスタに結合させ、該制御トランジスタのコレクタを少なくとも前記第３又は第４トランジスタのベースに直接接続したことを特徴とするＤ／Ａコンバータのメモリセル用回路装置。
【請求項２】
前記第３及び第４トランジスタのコレクタに接続される前記電流源を第５トランジスタのコレクタによって形成し、該第５トランジスタがいくつかのコレクタを具え、且つ前記第３及び第４トランジスタの導電形とは反対の導電形を有するようにしたことを特徴とする請求項１に記載の回路装置。
【請求項３】
第２制御トランジスタを設け、前記２つの制御トランジスタの各コレクタを前記第３及び第４トランジスタのそれぞれのベースに接続し、前記第３及び第４トランジスタのベースをこれらトランジスタのうちのそれぞれ他方のトランジスタのコレクタに直接接続し、前記第１及び第２制御トランジスタのエミッタを互いに結合すると共に第１抵抗を介して前記制御入力端子に結合させ、前記２つの制御トランジスタのうちの一方のトランジスタのベースを前記データ入力端子に結合させ、前記２つの制御トランジスタのうちの他方のトランジスタのベースを前記第１基準電圧に接続したことを特徴とする請求項１又は２に記載の回路装置。
【請求項４】
前記第３及び第４トランジスタのコレクタをそれぞれのダイオードを介して前記動作電圧に接続し、且つ前記動作電圧が前記第１基準電圧とはダイオードの順方向電圧分だけ異なるようにしたことを特徴とする請求項３に記載の回路装置。
【請求項５】
前記第５トランジスタのベースを前記動作電圧に接続したことを特徴とする請求項４に記載の回路装置。
【請求項６】
前記第４トランジスタのベースを前記第３トランジスタのコレクタに直接接続し、前記第３トランジスタのベースを第２抵抗を介して前記第４トランジスタのコレクタに接続すると共に前記制御トランジスタのコレクタに接続し、該制御トランジスタのエミッタを第３抵抗を介して前記データ入力端子に接続すると共にベースを第４抵抗を介して前記制御入力端子に接続したことを特徴とする請求項１又は２に記載の回路装置。
【請求項７】
前記第５トランジスタが２つ以上のコレクタを具え、該第５トランジスタが少なくとも２つのメモリセル用の回路装置に共通となるようにしたことを特徴とする請求項２〜５のいずれか一項に記載の回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤ／Ａコンバータのメモリセル用の回路装置、特にアナログ電流を記憶済みのディジタル信号によって切り換えるメモリセルに関するものである。
【０００２】
【従来の技術】
広く一般に用いられている種類のＤ／Ａコンバータは、２進数的に等級付けられる値を有する電流が電流発生器によって供給される多数の段を具えており、この供給電流は出力端子へと送られるか、そこから取り出され、又は関連する段に記憶されている２進値に応じて常に他の出力端子へと伝送される。斯種のＤ／Ａコンバータの一例を図１に示してあり、これは多数の段Ｌ１，Ｌ２，・・・，Ｌn 並びに多数の電流発生器ＣＧ１，ＣＧ２，・・・，ＣＧn を具えている。各電流発生器は抵抗とトランジスタとの直列回路を具えており、抵抗の一端が基準電圧、即ち一般に大地への接地ライン１０に接続され、全てのトランジスタのベースが補助電圧受電用のライン１１に接続されている。抵抗の大きさは、或る所定の電流発生器のトランジスタのコレクタに、その電流発生器の前にある電流発生器に流れる電流値の２倍の電流が流れるように決められている。これらの電流はそれぞれ関連する段Ｌ１，Ｌ２，・・・，Ｌn の電流入力端子１２に供給され、各段はこの電流をこの段に記憶されている或るディジタル値に応じて電流出力端子２０へと転送し、全ての電流出力端子は相互接続されているため、この相互接続出力端子は加算電流ＩS を供給する。個々の段に記憶する２進値はデータ入力端子１６を経て前もって供給され、制御ライン１４における信号によってそれぞれの段に書き込まれる。
【０００３】
このようなＤ／Ａコンバータを他のアナログ回路と一緒に半導体本体に集積化すべき場合に、この集積化用によく用いられる製造方法ではアナログ回路しか有効に製造できず、ディジタル回路を有効に製造できないため、ディジタル回路をアナログ手段によって実現しなければならない。これは特に、使用する集積化技法がＩＩＬ技法に従って回路を製造できない場合に云えることである。
【０００４】
図２は通常のアナログ技法で構成される図１における段Ｌ１，Ｌ２等のうちの１つに相当するＤ／Ａコンバータのメモリセル用回路装置を示す。電流入力端子１２に供給されるアナログ電流は２個のトランジスタＱ１１及びＱ１２のエミッタへと伝送され、これらのトランジスタのベースは異なる電圧で制御されるため、前記供給電流は出力端子２０を経てそのまま転送されるか、動作電圧に接続されているライン１８を経て伝送されることになる。このように、トランジスタＱ１１及びＱ１２はスイッチとして作用し、このスイッチはトランジスタＱ１及びＱ２によって形成されるフリップフロップにより制御され、これらのトランジスタＱ１及びＱ２は交差接合され、即ちこれらの各トランジスタのベースはそれぞれ抵抗Ｒ１，Ｒ２を経て他方のトランジスタのコレクタに接続されている。
【０００５】
スイッチを形成しているトランジスタＱ１１及びＱ１２は、それぞれの抵抗Ｒ３及びＲ４を経てトランジスタＱ１及びＱ２にそれぞれ並列に接続したトランジスタＱ３及びＱ４と、これらのトランジスタＱ３及びＱ４のコレクタに接続した抵抗Ｒ１１及びＲ１２とによって制御される。電流分割のための並列接続形のベース接続の場合には、ベースラインに常に抵抗が必要である。フリップフロップには供給電圧用のライン１８に接続された抵抗Ｒ１３及びＲ１４を経て電流が供給される。フリップフロップに２進値を設定することができるトランジスタＱ５及びＱ６をフリップフロップのトランジスタＱ１及びＱ２に並列に接続している。このために、トランジスタＱ５のベースを抵抗Ｒ５を経て２つの他のトランジスタＱ７及びＱ１０のコレクタに接続し、これらのコレクタを他の抵抗Ｒ９を経て他のトランジスタＱ９に接続すると共に抵抗Ｒ１６を経てライン１８に接続している。トランジスタＱ９のコレクタは抵抗Ｒ１５を経てライン１８に接続すると共にトランジスタＱ６のベース及びトランジスタＱ８のコレクタにも接続している。トランジスタＱ７及びＱ８のベースは、それぞれ抵抗Ｒ７及びＲ８を経て制御入力端子１４に接続し、トランジスタＱ１０のベースは抵抗Ｒ１０を経てデータ入力端子１６に接続している。制御入力端子１４が高電位にある限り、トランジスタＱ７及びＱ８が導通し続け、従ってトランジスタＱ５及びＱ６がカット・オフされるため、フリップフロップの状態は何等影響されない。しかし、制御入力端子１４が低電位にある場合には、トランジスタＱ７及びＱ８がカット・オフされ、トランジスタＱ９又はＱ１０がデータ入力端子１６における信号に応じてカット・オフされ、従ってトランジスタＱ５か、Ｑ６のいずれかが導通することにより、フリップフロップはデータ入力端子１６に供給される２進値に対して設定されることになる。
【０００６】
このような回路の欠点は、多くの回路構成部分を必要とし、且つトランジスタを別々の島に形成しなくてはならないから、集積化に当たり多くの表面積を必要とすることにある。さらに、このような回路における遅延時間は理想的でなく、これはトランジスタＱ１及びＱ２によるフリップフロップの状態を変える前に常に制御入力端子１４を作動させるのに２つのトランジスタの遅延期間、即ちトランジスタＱ７とＱ５又はＱ８とＱ６の遅延期間を必要とするからである。制御入力端子が高電位にある期間中、回路における全ての供給電流が変わらず、従って書込み作用が行われないため、電流の消費量が比較的高くなると云う欠点もある。
【０００７】
【発明が解決しようとする課題】
本発明の目的は簡単な構造で、遅延時間が短く、アナログ回路用の集積化技法を使用できるＤ／Ａコンバータのメモリセル用回路装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本質的にはフリップフロップを形成するトランジスタのエミッタを回路全体の基準電圧、即ち大地電位に接続するのではなくて、最小値が、関連する電流発生器の制限電圧に依存する多少高めの他の基準電圧に接続するようにする。このようにすることにより、フリップフロップを形成するトランジスタ間の少なくとも１つの交差結合を直接的、即ち抵抗なしで構成することができ、且つフリップフロップを形成するトランジスタのコレクタを、電流スイッチを形成するトランジスタのベースに直接接続することができる。さらに、データ信号及び制御信号を、コレクタがフリップフロップを形成しているトランジスタのベースに直接接続される少なくとも１個、好ましくは２個の制御トランジスタに供給することができる。従って、必要とされるトランジスタの数がごく僅かとなり、抵抗も極めて少なく、極端な場合には僅か１個の抵抗で済むため、本発明による回路装置はごく小さな集積化面積を必要とするだけで、しかも直接結合させるトランジスタの数が少ないために遅延期間がごく短くなる。
【０００９】
本発明の特殊な要点は従属請求項に記載した通りである。
【００１０】
【発明の実施の形態】
図３に示す本発明による回路装置でも電流入力端子１２に供給される電流を切り換える２個のトランジスタＴ１及びＴ２を設け、これらのトランジスタのエミッタへ切り換えるべき電流を供給し、トランジスタＴ２のコレクタが電流出力端子２０を形成するようにする。トランジスタＴ１のコレクタは後に説明する動作電圧用のライン１８に接続する。ここでもフリップフロップを２個の交差結合したトランジスタＴ３とＴ４とで形成し、各トランジスタのベースを他方のトランジスタのコレクタにそれぞれ直接接続する。フリップフロップの給電はマルチ−コレクタトランジスタＴ５のコレクタによって形成される２つの電流源により行われ、トランジスタＴ５の導電形はフリップフロップのトランジスタＴ３及びＴ４の導電形とは反対の導電形とし、即ち本例ではトランジスタＴ５をＰＮＰトランジスタとする。このトランジスタＴ５はさらに２つのコレクタを具えており、これらのコレクタからはそれぞれのライン２２及び２４を経て隣接する回路装置のフリップフロップ用の電流を取り出す。このことは後にさらに説明するように、集積化にとって有利である。
【００１１】
図２の回路とは異なり、フリップフロップを形成するトランジスタＴ３及びＴ４のエミッタは接地せずに、ライン２８を経て高めの基準電圧Ｕ１、好ましくは１〜１．５Ｖの電圧に接続する。このようにして、電流スイッチのトランジスタＴ１及びＴ２のベースを、フリップフロップを形成するトランジスタＴ３及びＴ４のコレクタに直接接続することができる。図１に示した電流発生器ＣＧのトランジスタにとっては、フリップフロップの双方の状態にて十分に高いコレクタ−エミッタ電圧Ｕceを受電する必要がある。電流発生器におけるトランジスタのベースに接続されるような、図１に示したライン１１が１Ｖの電圧を有して、この電流発生器のエミッタ抵抗に約０．３Ｖの電圧が生じ、且つ電流発生器におけるトランジスタのコレクタ−ベース電圧が０Ｖよりも高くなくてはならないものとする場合には、トランジスタＴ３及びＴ４のエミッタに供給されるライン２８上の基準電圧Ｕ１は１Ｖ以上としなければならない。そこで、トランジスタＴ２が導通している場合には、例えばこのトランジスタＴ２のベース、従ってトランジスタＴ３のベースの電位もベース−エミッタフォワード電圧分だけ１Ｖよりも高くなる。この場合、トランジスタＴ３のエミッタ電圧、従って基準電圧Ｕ１は少なくとも１Ｖとしなければならない。公差を考慮して、基準電圧Ｕ１は１．２〜１．５Ｖの範囲内に選定するのが好適である。
【００１２】
トランジスタＴ３及びＴ４のエミッタは大地電位よりも高い基準電圧Ｕ１にあるから、フリップフロップに２進値を書込むのに制御トランジスタＴＳ１及びＴＳ２を有する簡単な差動増幅器を用いることができ、これらのトランジスタＴＳ１及びＴＳ２のエミッタは共に抵抗Ｒ２１を介して制御ライン２６に接続する。この制御ライン２６はトランジスタＴ８のコレクタにより他の全ての段の制御ラインと一緒に制御され、トランジスタＴ８のエミッタは接地すると共にこのトランジスタのベースは制御入力端子１４に接続する。トランジスタＴ８がカット・オフされ、従って制御ライン２６における電圧が基準電圧Ｕ１よりも高くなると、制御トランジスタＴＳ１及びＴＳ２には電流が流れなくなり、フリップフロップの状態は制御トランジスタＴＳ１及びＴＳ２により影響されなくなる。トランジスタＴ８は、データ入力端子１６における信号によって決まる２進値を書込む目的のために導通状態に切り換えられ、トランジスタＴＳ１か、トランジスタＴＳ２のいずれかが導通し、データ入力端子１６における信号に応じてトランジスタＴ３か、又はＴ４をカット・オフする。トランジスタＴＳ１又はＴＳ２のコレクタ電流は、トランジスタＴ５の対応するコレクタによって供給される電流よりも約２倍又は３倍高くする必要がある。例えばトランジスタＴＳ１が導通している場合には、このトランジスタＴＳ１のコレクタ電流の方がトランジスタＴ５のコレクタ電流よりも大きいから、トランジスタＴ３はカット・オフされる。ダイオード接続したトランジスタＴ７により、トランジスタＴ３のベースはほぼ基準電圧Ｕ１に持たらされ、これはトランジスタＴ７のコレクタ及びベースを動作電圧Ｕ２（この電圧はここではＵ２＝Ｕ１＋Ｕbeである）に接続するからである。これにより、トランジスタＴＳ１が飽和して、許容できないような高いベース電流が流れてしまうようなことが起こらなくなる。同様な事態はデータ入力端子１６における信号が基準電圧Ｕ１よりも高くて、トランジスタＴＳ２が導通している場合に生じるが、ここでは、トランジスタＴＳ２のコレクタ電位が、ダイオード接続したトランジスタＴ６によって制限される。
【００１３】
書込み段階に続く記憶段階では、トランジスタＴ８がカット・オフされると、トランジスタＴ６及びＴ７には極めて僅かな漏洩電流しか流れなくする。こうするために、動作電圧Ｕ２を基準電圧Ｕ１よりも僅かＵbeだけ高くして、トランジスタＴ６及びＴ７にはせいぜい電圧Ｕce＝Ｕbe−Ｕcesat が印加されるようにする。これらの２つの電流が記憶段階中にトランジスタＴ３及びＴ４に必要とされるだけであるが、短い記憶入力過程中には２倍又は３倍高い電流を動作電圧Ｕ２からさらに引出さなければならない。動作電圧Ｕ２及び基準電圧Ｕ１は全てのメモリセルに対して一度発生させるだけとすべきである。全てのメモリセルのトランジスタＴ５のエミッタは原則として１個の共通の電流源に接続することもできる。
【００１４】
図３の回路は、必要な構成部分が少なくて済み、それに加えて幾つかの構成部分を共通の島内に集積化することができるために、特に小さな表面積にて集積化できるために有利である。図４は図３の回路装置を３つ並べたレイアウトの例を配線レベルでなく図式的に示したものである。トランジスタＴ５は４つの別個のコレクタを有するラテラルＰＮＰトランジスタであり、これは２つの回路へ給電する。従って、相対的に鏡対称配置の２つの回路が常に１個のトランジスタＴ５に接続される。同じ島Ｉ３内にはダイオードとしての働きをするトランジスタＴ６及びＴ７と、抵抗Ｒ２１も収容する。この島Ｉ３は原則として、他の全ての回路の該当する島と併合させることができる。トランジスタＴ１は他の回路の該当する他のトランジスタＴ１と一緒に別の島Ｉ４内にある。この島Ｉ４は、トランジスタＴ１のコレクタを動作電圧Ｕ２に接続すべき場合には、トランジスタＴ５，Ｔ６及びＴ７を具えている島Ｉ３と併合させることもできる。全ての回路のトランジスタＴ２を有する他の島Ｉ５も必要である。さらに、トランジスタＴＳ１及びＴ４と、トランジスタＴＳ２及びＴ３用のそれぞれ別個の他の２つの島Ｉ１及びＩ２も必要である。
【００１５】
これに反して、Ｄ／Ａコンバータを差動モードで作動させる場合、即ち供給されるアナログ電流を２つの別個の出力端子２０と２０ａとの間にて切り換える場合には、動作電圧Ｕ２へのトランジスタＴ１のコレクタの接続を省くようにする。この例は、例えばマルチプライヤを有する用途には有利である。この場合には、トランジスタＴ１を必然的に図４に示すように別個の島Ｉ４内に収容させなければならない。しかし、Ｄ／Ａコンバータの全回路のトランジスタＴ１をこの島Ｉ４内に収容させることもできる。
【００１６】
図５は図３の回路の変形例を示し、この例では２個のＰＮＰトランジスタＴ２１とＴ２２とによって電流切り換えを行ない、これらのトランジスタのベースもトランジスタＴ３及びＴ４のコレクタによって直接制御する。基準電圧がＵ１＝１．５Ｖで、トランジスタＴ３及びＴ４の飽和電圧がほぼ０Ｖで、トランジスタＴ２１及びＴ２２の最小コレクタ−ベース電圧Ｕcbも０Ｖになり得るものとすると、トランジスタＴ２１及びＴ２２に対する可能な最大コレクタ電圧はＵ１、即ち１．５Ｖにほぼ等しくなる。この最大コレクタ電圧の値を高くする場合には、基準電圧Ｕ１及び動作電圧Ｕ２並びにデータ入力端子１６におけるデータ信号の最大値をそれ相当に増大させなければならない。図４のレイアウトで、トランジスタＴ２１をトランジスタＴ４及びＴＳ１と一緒に、又はトランジスタＴ２２をトランジスタＴ３及びＴＳ２と一緒に所定の条件下にて共通の島内にそれぞれ位置させることができる。この場合に、トランジスタＴ２１及びＴ２２のコレクタにトランジスタＴ３及びＴ４によって生ぜしめられる寄生電流は、それらのトランジスタ間に介挿するｐ形にドープした領域によって低減させるべきであり、残りの残余の影響はＤ／Ａコンバータの精度要件内のものとしなければならない。
【００１７】
他の例を図６に示してある。この例では制御トランジスタＴＳ３が１個あるだけであり、このトランジスタのベースは抵抗Ｒ２４を介して制御ライン１４により制御され、エミッタは抵抗Ｒ２３を介してデータライン１６により制御される。さらに抵抗Ｒ２５がトランジスタＴ４のコレクタとトランジスタＴ３のベースとの間に接続されている。トランジスタＴ３及びＴ４のコレクタは最早ダイオードを介してライン１８の動作電圧Ｕ２には接続されていない。従って、この動作電圧Ｕ２はライン２８における基準電圧Ｕ１より値Ｕbe以上に高くすることができる。
【００１８】
制御入力端子１４における信号が低い場合には、トランジスタＴＳ３がカット・オフされ、このトランジスタはフリップフロップの状態に影響を及ぼさない。書込み目的の場合には、ライン２８の基準電圧Ｕ１の値が１．５Ｖであるとすると、制御入力端子１４が高めの信号、例えば４Ｖ又はそれ以上の信号を受信する。この際、トランジスタＴＳ３のコレクタに流れる電流はデータ入力端子１６における信号に依存する。この信号が高い場合には、抵抗Ｒ２３及びトランジスタＴＳ３のエミッタには電流が流れない。トランジスタＴＳ３のコレクタはフリップフロップの状態に応じてほぼ基準電圧Ｕ１か、又はそれよりもＵbeだけ高い電圧となり、即ちいずれの場合にもトランジスタＴＳ３のコレクタ電圧はトランジスタＴＳ３のエミッタ電圧及びベース電圧よりも低くなる。データ入力端子１６における信号が制御入力端子１４における信号よりも高いものとすると、トランジスタＴＳ３が逆導通するようになる。この際、電流がトランジスタＴＳ３のコレクタからトランジスタＴ３のベース及び抵抗Ｒ２５を経て流れる。この際、トランジスタＴ４が予め導通していた場合には、トランジスタＴ３のベース電圧は、このトランジスタＴ３が導通する程度に増大し、今度はトランジスタＴ４をターン・オフさせる。これによりフリップフロップは新たな状態に持たらされる。この際、トランジスタＴ３のベース電圧はＵb ＝1.5 Ｖ＋Ｕbe  となるため、トランジスタＴＳ３のベースには1.5 Ｖ＋２Ｕbeの電圧、即ち約３Ｖが供給される。この場合、制御入力端子１４における電圧は、どうしても抵抗Ｒ２４を経て十分な電流を流す必要がある場合には、温度の影響及び公差を考慮して４Ｖ以上とする必要がある。逆導通トランジスタＴＳ３では、ベースに流れる電流の一部が基板に流れると云うことも考慮する必要がある。それでもトランジスタＴＳ３のコレクタに流れる電流はトランジスタＴ３を導通させることができる程度に強力な電流としなければならない。実際の場合には、この状態で抵抗Ｒ２４に流れる電流はトランジスタＴ５のコレクタによって転送される供給電流よりも約６〜１０倍高い電流としなければならない。
【００１９】
データ入力端子１６における信号は書込むべき他のデータ値に対しては０に等しくする。この場合に、制御入力端子１４における信号が高レベルにある場合には、抵抗Ｒ２４を経てトランジスタＴＳ３にベース電流が流れるため、抵抗Ｒ２３を経てエミッタ電流も流れるようになる。これによりトランジスタＴＳ３がほぼ飽和状態に導通し、電流が抵抗Ｒ２５を経てトランジスタＴＳ３のコレクタへと流れて、トランジスタＴ３のベース電圧を低下させる。この際、トランジスタＴ３が前もって導通していた場合には、このトランジスタＴ３はカット・オフされ、トランジスタＴ４が導通するようになる。これによりフリップフロップは別の状態に切り換わる。制御入力端子１４における信号が再び低レベルとなると、トランジスタＴＳ３はカット・オフされ、フリップフロップの状態は同じ状態に留まる。
【００２０】
図６の例が図３及び図５の回路よりも有利な点は、構成部分が少なくて済み、即ち制御トランジスタを僅か１個とすることができ、しかもライン１８における動作電圧Ｕ２を高い値に自由に選定できることにある。従って、トランジスタＴ５によってＰＮＰバンクの一部を形成することができ、この場合にはエミッタを正の供給電圧ライン１９に接続する。これに対し、この方法ではレイアウトの実現が多少割高となる。その理由は、トランジスタＴＳ３を別の島に収容させなければならないからである。抵抗Ｒ２３及び抵抗Ｒ２４は、ライン１８の動作電圧Ｕ２を制御ライン１４の最大制御電圧よりも高く選定する場合には、トランジスタＴ５用の島内に配置することができる。こうすることにより、島の数は図４に示したレイアウトにおけるよりも１つ増えて、６個の島となるため、構成部分の数が減ることの利点も低減することになる。
【００２１】
図６の回路でも電流スイッチ用のトランジスタＴ１及びＴ２をＰＮＰトランジスタとして構成することができる。
【図面の簡単な説明】
【図１】従来のＤ／Ａコンバータの例を示すブロック図である。
【図２】従来のＤ／Ａコンバータのメモリセル用回路装置を示す回路図である。
【図３】２つの制御トランジスタを有する本発明による回路装置を示す回路図である。
【図４】図３の回路装置を３個並べて配置したレイアウトを示す図である。
【図５】図３の回路装置の変形例で、電流スイッチのトランジスタの導電形をフリップフロップのトランジスタの導電形とは反対した例を示す回路図である。
【図６】制御トランジスタを１個だけとした同じく本発明による回路装置の変形例を示す回路図である。
【符号の説明】
Ｌ１，Ｌ２，----- Ｌn   メモリセル段
ＣＧ１，ＣＧ２，----- ＣＧn   電流発生器
（Ｔ１，Ｔ２）  電流スイッチ
（Ｔ３，Ｔ４）  フリップフロップ
ＴＳ１，ＴＳ２  制御トランジスタ
Ｔ５  電流源トランジスタ
Ｔ６，Ｔ７  ダイオード接続トランジスタ
Ｒ２１，Ｒ２２  抵抗
Ｕ１  基準電圧
Ｕ２  動作電圧
１２  電流入力端子
１４  制御入力端子
１６  データ入力端子
１８  動作電圧ライン
２０  電流出力ライン
２６  制御ライン
２８  基準電圧ライン
【図１】
0003872193.tif 000002
【図２】
0003872193.tif 000003
【図３】
0003872193.tif 000004
【図４】
0003872193.tif 000005
【図５】
0003872193.tif 000006
【図６】
0003872193.tif 000007