(57)【特許請求の範囲】
【請求項１】
固定インダクタと、発振周波数を制御する第１の制御電圧信号に応じて容量が変化する第１の容量素子と、周波数変調を制御する第２の制御電圧信号に応じて容量が変化する第２の容量素子とが並列に接続された電圧制御発振回路に対して、前記第２の制御電圧信号を出力する周波数変調補正回路において、該周波数変調補正回路は、
周波数変調させる直流信号を周波数感度制御信号として生成する周波数調整手段と、
前記第２の制御電圧信号の交流信号の振幅を制御し、前記周波数変調の度合いを調整する変調調整信号を生成する変調度調整手段と、
前記周波数感度制御信号と前記変調調整信号とを加算して、前記第２の制御電圧信号を生成し、前記第２の容量素子に出力する制御合成手段とを含み、
前記周波数調整手段は、所定の基準電圧信号と前記周波数感度制御信号に関する分圧電圧信号とに基づいて前記周波数感度制御信号を生成し、前記制御合成手段に供給する増幅手段と、
前記増幅手段の出力端子と前記分圧電圧信号が現れるノードとの間に接続された第１の抵抗器と、
前記ノードと接地電位との間に接続された第２の抵抗器と、
前記第２の抵抗器に並列に接続された第１の切換手段と、
前記電圧制御発振回路と別に該周波数調整手段に内蔵される電圧制御発振回路から発振して得られる信号をカウントし、あらかじめ設定した所定の周波数にあるか否か検出し、該検出結果に応じて前記第１の切換手段の開閉状態を制御する検出制御手段とを有することを特徴とする周波数変調補正回路。
【請求項２】
請求項１に記載の周波数変調補正回路において、前記周波数調整手段は、前記第２の抵抗器と前記接地電位との間に接続された第２の切換手段と、
前記第２の抵抗器に並列に接続された第３の抵抗器と、
前記第３の抵抗器と前記接地電位との間に接続された第３の切換手段とを有しており、
前記第２および第３の切換手段の開閉状態は、前記検出制御手段によって制御されることを特徴とする周波数変調補正回路。
【請求項３】
固定インダクタと、発振周波数を制御する第１の制御電圧信号に応じて容量が変化する第１の容量素子と、周波数変調を制御する第２の制御電圧信号に応じて容量が変化する第２の容量素子とが並列に接続された電圧制御発振回路に対して、前記第２の制御電圧信号を出力する周波数変調補正回路において、該周波数変調補正回路は、
周波数変調させる直流信号を周波数感度制御信号として生成する周波数調整手段と、
前記第２の制御電圧信号の交流信号の振幅を制御するための変調調整信号を生成する変調度調整手段と、
前記周波数感度制御信号と前記変調調整信号とを加算して、第２の制御電圧信号を生成し、前記第２の容量素子に出力する制御合成手段とを含み、
前記変調度調整手段は、電源電位と接地電位との間に接続された差動増幅回路と、
前記差動増幅回路と前記接地電位との間に接続された第１の抵抗器と、
前記差動増幅回路と前記接地電位との間で、前記第１の抵抗器に対して並列に接続された第２の抵抗器と、
前記第１の抵抗器に並列に接続された第１の切換手段と、
前記第２の抵抗器に並列に接続された第２の切換手段と、
前記電圧制御発振回路と別に該変調度調整手段に内蔵される電圧制御発振回路の発振周波数が所定の周波数にあるか否かを前記発振周波数のカウント出力を用いて検出し、該検出結果に応じて前記第１および第２の切換手段の開閉状態を制御する検出制御手段とを有することを特徴とする周波数変調補正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数変調補正回路に関し、たとえば電圧制御発振回路における周波数変調度の補正回路に関するものである。
【０００２】
【従来の技術】
一般に、従来の直接周波数変調方式の無線装置に用いる電圧制御発振回路（Voltage Controlled Oscillator）は、等価回路で表すと、その内部に共振回路として、固定インダクタ、搬送周波数を選択する第１の可変容量素子および周波数変調を与える第２の可変容量素子を有し、第１および第２の可変容量素子が並列に配線されている。さらに、VCOは、共振回路を発振させる増幅回路を有する。この共振回路によるVCOは、第１の可変容量素子に印加される直流電位で搬送周波数を選択し、第２の可変容量素子に印加される直流電位で周波数変調度を設定している。
【０００３】
VCOでは、データの搬送中にて第１の可変容量素子の容量値を固定し、第２の可変容量素子の容量値をデータパターンに応じて変化させている。ここで、第２の可変容量素子は、この素子に印加する電圧を時間変化させて容量値が変化するように制御されている。ところで、この回路構成では、周波数変調度が搬送周波数に依存し、搬送周波数が高くなるとともに、周波数変調度が大きくなるという問題点がある。
【０００４】
ここで、搬送波の周波数をfとし、インダクタのインダクタンスをL、搬送周波数を決める可変容量素子の容量値をC、そして、周波数変調を与える可変容量素子の容量値をCMODとする。発振周波数はf=1/2π{(Ci+CMOD)L}1/2であるから、搬送周波数がfiのときの周波数変調度(△f)iは
【０００５】
【数１】
0003993471.tif 000002
という近似で表すことができる。
【０００６】
ここで、式(1)の近似は、搬送周波数fを決める可変容量素子の容量値Ciが周波数変調を与える可変容量素子の容量値（△CMOD)iに比べ、容量値が一般に２桁大きいことから可能になる。そして、搬送波として周波数の異なるf1, f2の２つの場合、周波数変調度（△f)1, (△f)2の比は、近似を適用すると、
【０００７】
【数２】
0003993471.tif 000003
である。
【０００８】
従来の回路方式にて容量値△CMODは、搬送周波数によらず一定の直流電位が印加されるから、周波数変調度の比は、式(2)が示すように搬送周波数比の３乗に比例する。たとえば、工業科学医療帯（f=2.4〜2.5GHz)で、従来の直接周波数変調回路を用いると、2.5GHzの周波数変調度は2.4GHzに比べて（2.5/2.4)3=1.130倍大きくなる。このような周波数変調度の搬送周波数依存性は、実用上無視できず、搬送周波数によらず周波数変調度を一定にする必要がある。このため、周波数変調を与える可変容量の変化分は、式(3)に示す搬送周波数に応じて制御し、
【０００９】
【数３】
(△CMOD)2=(f1/f2)3×(△CMOD)1                ・・・(3)
を維持しなければならない。
【００１０】
周波数変調度の変化を抑えるより具体的な例を挙げると、特開2001-196860号公報に記載のVCOがある。これは、搬送周波数を決める第１の可変容量素子と周波数変調を与える第２の可変容量素子の他、第１および第２の可変容量素子に対して並列に第３の可変容量素子を加え、第３の可変容量素子に周波数変調の交流信号と搬送周波数を決める直流信号をともにかけ、前述の周波数変調度の比が搬送周波数比の３乗に比例する影響（式(2)を参照）を補正している。
【００１１】
【発明が解決しようとする課題】
ところで、特開2001-196860号公報のVCOでは、影響を補正するために共振回路に使用する第１および第２の可変容量素子の他に第３の可変容量素子を用いていることから、共振回路には、内部に新たな構成要素が増えてしまう。
【００１２】
また、共振回路における構成要素の増加はこれだけに留まらず、第３の可変容量素子の導入により第１の可変容量素子と第３の可変容量素子との間には、抵抗器が導入される。ここでの抵抗器は、第３の可変容量素子に印加する直流電圧を降圧させるために使用する。前述したようにこの直流電圧が搬送周波数を決定している。さらに、この導入により第２および第３の可変容量素子の間には、固定容量素子が導入されることになる。この固定容量は、搬送周波数を決定する直流電圧が第２の可変容量素子にかかるのを防ぐために使用する。
【００１３】
ところで、このような技術により周波数変調度の搬送周波数依存性を抑制すると、上述したように導入する抵抗器と、第３の可変容量素子が持つ抵抗成分とが発振回路の雑音源として加わる。この結果、たとえばS/N比等で示される発振回路の雑音特性が劣化する。雑音特性の劣化は、半導体集積回路で製造する発振回路の場合、許容できる大きさではない。これは、半導体集積回路で製造する発振回路が占有面積の縮小・消費電流抑制等の制約により、第３の可変容量素子と抵抗器がない場合に、雑音特性の仕様を少ない余裕で満たすように設計されている。すなわち、この設計において第３の可変容量素子と抵抗器の導入すると、発振回路には、雑音上昇を許容できる余地がないことになる。
【００１４】
ここで、あえてこれらを導入し、発振回路（または共振回路）における雑音特性が仕様を満たすように設計を変更すると、占有面積・消費電流が増大し、製品の競争力が失われてしまう。
【００１５】
本発明はこのような従来技術の欠点を解消し、発振回路の雑音特性を周波数変調度の補正を行わない良好なレベルに維持したまま、周波数変調度の搬送周波数依存を抑制する周波数変調補正回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は上述の課題を解決するために、発振周波数を制御する第１の制御電圧信号に応じて容量が変化する第１の容量素子と、周波数変調を制御する第２の制御電圧信号に応じて容量が変化する第２の容量素子とが並列に接続された電圧制御発振回路に対して、第２の制御電圧信号を出力する周波数変調補正回路において、所定の基準電圧信号と所望する周波数に応じた電圧信号とに基づいて直流信号を生成し出力する周波数設定手段と、交流信号を増幅し、周波数変調の度合いを調整する変調調整信号を生成し出力する変調度設定手段と、直流信号と変調調整信号とを加算して第２の制御電圧信号を生成し出力する信号重畳手段とを含み、この周波数変調補正回路が電圧制御発振回路の外部に配設されていることを特徴とする。
【００１７】
本発明の周波数変調補正回路は、電圧制御発振回路の外部に配設して、選択した周波数の発振および周波数変調をそれぞれ独立して行うように、周波数設定手段では直流信号を生成し、変調度設定手段でこの直流信号に依存しない変調調整信号を生成し、信号重畳手段で直流信号と変調調整信号を加算して第２の制御電圧信号が制御対象の電圧制御発振回路に供給されることにより、電圧制御発振回路において周波数の上昇に応じて第２の容量性素子の容量を低下させて変調度を減少させ、この変調度をほぼ一定に保っている。
【００１８】
【発明の実施の形態】
次に添付図面を参照して本発明による周波数変調補正回路の実施例を詳細に説明する。
【００１９】
本実施例は、本発明の周波数変調補正回路を電圧制御発振回路VCO（Voltage Controlled Oscillator）100の補正制御回路10に適用した場合である。本発明と直接関係のない部分について図示および説明を省略する。以下の説明で、信号はその現れる接続線の参照番号で指示する。
【００２０】
補正制御回路10は、図１に示すように、VCO 100の外部に配設されている点に特徴がある。この配設においてVCO 100は、発振回路の雑音特性を周波数変調度の補正を行わないレベルに保つようにしている。ここで、VCO 100は、図２に示す共振回路200の等価回路で表される。前述で説明した変数を用いて各部を示すと、共振回路200は、固定インダクタL、搬送周波数を選択する第１の可変容量素子Cおよび搬送周波数の周波数変調を与える第２の可変容量素子CMODを有している。図２から明らかなように、第１および第２の可変容量素子C, CMODが、並列接続されている。VCO 100の構成については後段でさらに説明する。
【００２１】
図１に戻って、補正制御回路10は、周波数感度制御部（周波数設定手段）12、周波数変調制御部（変調度設定手段）14および合成制御部（信号重畳手段）16を含む。周波数感度制御部12には、集積回路内部に存在する基準電圧回路から基準電圧信号Vrefが供給される。基準電圧信号Vrefは、温度・電源電圧に依存せず、一定な電圧である。また、周波数感度制御部12には、第１の可変容量素子Cに印加してVCO 100の搬送周波数を制御する直流電圧V (120a)が入力されている。ここで、直流電圧V (120a)は、後述するVCO 100の出力信号100aとして取り出された信号に位相同期ループ処理が施され、周波数選択された信号で、第１の制御電圧信号に対応して入力端子102を介してVCO 100にも供給される。周波数感度制御部12は、生成した直流電位を周波数感度制御信号12aとして合成制御部16に出力する。
【００２２】
周波数感度制御部12には、図３に示すように、非反転加算器12b、演算増幅器12cおよび抵抗器12d, 12eが含まれている。非反転加算器12bは、図示しないが、前述した基準電圧信号Vrefと直流電圧Vの２信号が入力される非反転増幅回路である。非反転加算器12bは、２入力信号を用い、非反転増幅に使用する抵抗比により適切な重みを付けて演算増幅器12cの(+)端子に加算出力する。
【００２３】
演算増幅器12cは、出力端を抵抗器12dの一端側に接続し、抵抗器12dと抵抗器12eが直列接続させて抵抗器12eの端部を接地させている。演算増幅器12cは、抵抗器12dと抵抗器12eの中点から分圧した電圧が(-)端子に印加されるように接続している。演算増幅器12cは、抵抗器12dと抵抗器12eの比で表される増幅率で調整して非反転増幅している。周波数感度制御部12は、演算増幅器12cにてVCO 100の周波数変調を与える第２の可変容量素子CMODに供給するように適正な直流電位に非反転増幅した周波数感度制御信号12aを合成制御部16に出力する。本実施例において周波数感度制御信号12aの直流電位は、電圧制御発振回路の温度依存性が最小になる値、1.8Vを選んでいる。
【００２４】
図１に戻って、周波数変調制御部14には、極性が所定の周期で変化する交流信号（入力(+), (-)）が変調信号14aとして供給されている。周波数変調制御部14は、第２の可変容量素子CMODに掛ける交流振幅の大きさを制御する機能を有している。周波数変調制御部14は、変調調整信号14bを合成制御部16に出力している。具体的に説明すると、周波数変調制御部14には、図３に示すようにP型MOS（Metal Oxide Semiconductor:以下、PMOSという)とN型MOS（以下、NMOSという）の電界効果トランジスタを用いて、差動増幅回路が形成されている。
【００２５】
各構成素子の接続に着目して説明する。入力段の回路には、NMOS 140a, 140bが配設されている。NMOS 140aのゲート端子には、変調信号14aの(+)極性を有する入力信号が供給され、NMOS 140bのゲート端子には、変調信号14aの(-)極性を有する入力信号が供給されている。NMOS 140a, 140bのソース端子は共通接続し、定電流源回路142を介して接地されている。
【００２６】
次の出力段の差動増幅回路には、４つのPMOS 144a, 144b, 144c, 144dが用いられている。PMOS 144a, 144bのソース側は、電源ラインVDDに接続している。PMOS 144a, 144bとPMOS 144c, 144dの組は、それぞれ、ゲート端子が共通接続され、この内、一方の組PMOS 144c, 144dのゲート端子には、たとえば1.80Vの周波数f1を設定するバイアス電圧V1が印加されている。そして、PMOS 144aのドレインとPMOS 144cのソースとを接続し、もう一方のPMOS 144bのドレインとPMOS 144dのソースとを接続している。前者の接続した中点には、NMOS 140aのドレインが並列接続されている。また、後者の接続した中点には、NMOS 140bのドレインが並列接続されている。
【００２７】
PMOS 144c, 144dは、それぞれドレイン側を定電流源回路146a, 146bを介して接地接続させている。PMOS 144cとPMOS 144dのドレイン側には、直列接続した抵抗器148a, 148bが並列接続させて配設されている。抵抗器148aと抵抗器148bの接続点148cに接続したコンデンサ148dを設けて、他端を接地させている。
【００２８】
上述したPMOS 144a, 144bのゲート端子は、共通接続した信号線150により合成制御部16におけるPMOS 160aのゲートおよびドレインが共通接続されている。また、PMOS 144cは、この素子のドレインと合成制御部16におけるNMOS 162aのゲート端子とを信号線152で接続している。そして、PMOS 144dは、この素子のドレインと合成制御部16におけるNMOS 164bのゲート端子とを信号線154で接続している。前述した変調調整信号14bは、信号線152, 154が対応し、信号線154が周波数変調制御信号16aに対応している。
【００２９】
周波数変調制御部14における変調度は、抵抗器148aと抵抗器148bの抵抗値によって調整する。周波数変調制御部14は、変調調整信号14bの振幅を変調信号（交流信号）14aの振幅と抵抗器148aと抵抗器148bの抵抗値で決めている。周波数変調制御部14は、供給される変調信号14aの極性に応じて差動増幅した信号を信号線152, 154を合成制御部16に出力する。
【００３０】
また、図３に示すように合成制御部16は、２つのPMOS 160a, 160bと、４つのNMOS 162a, 162b, 164a, 164bと、定電流源回路166a, 166bとを有するコモン・モード・フィード・バック（CMFB: Common Mode Feed-Back)回路である。合成制御部16は、変調調整信号14bおよび周波数感度制御信号12aを入力し、周波数変調制御信号16aを生成し、入力端子104を介してVCO 100の第２の可変容量素子CMOD（図２を参照）に供給する機能を備えている。
【００３１】
PMOS 160a, 160bはともにソースが電源ラインVDDに接続されている。また、前述したように、PMOS 160aは、ゲート-ドレイン間が短絡接続され、周波数変調制御部14からの信号線150を接続している。PMOS 160bもゲート端子-ドレイン間が短絡されている。
【００３２】
NMOS 162aのゲート端子には、周波数変調制御部14の一方の出力信号を供給する信号線152が接続され、NMOS 162aのドレインはPMOS 160bのドレイン側と接続し、NMOS 162bのドレインはPMOS 160aのドレイン側に接続している。NMOS 162a, 162bは、ソース側を共通接続し、定電流源回路166aを介して接地させている。
【００３３】
また、NMOS 164aは、PMOS 160aのドレインと接続し、NMOS 164bは、PMOS 160bのドレインと接続し、NMOS 164a, 164bは、ソース側を共通接続し、定電流源回路166aを介して接地させている。NMOS 162b, 164aは、ゲート端子を共通接続にして、これらのゲート端子に周波数感度制御部12からの周波数感度制御信号12aが供給される。NMOS 164bのゲート端子には、周波数変調制御部14の他方の出力信号を供給する信号線154が接続されている。NMOS 164bは、第２の可変容量素子CMODに交流振幅を与える周波数変調制御信号16aとして出力する。
【００３４】
合成制御部16は、周波数感度制御信号12aが有する直流電位にてNMOS 162b, 164aを動作させ、これにともなってPMOS 160aだけでなく、信号線150を介して周波数変調制御部14のPMOS 144a, 144bも動作させる。この結果、周波数変調制御部14は、供給される変調信号14aに対応した周波数で変化する出力が合成制御部16に出力される。すなわち、合成制御部16では、NMOS 162a, 164bのゲート端子に変調信号14aとして交流信号が印加されることにより差動増幅する。このとき、合成制御部16は、変調信号14aの内、NMOS 164bのゲート端子に印加する信号を周波数変調制御信号16aとしてVCO 100に出力する。周波数変調制御信号16aは、周波数感度制御信号12aの直流電位に変調調整信号14bの直流成分を加算した直流成分に交流振幅成分を重畳した信号である。
【００３５】
本実施例では、CMFB回路の出力電圧を1.8V〜1.9Vで制御でき、出力の交流振幅は0.9Vで一定な振幅にしている。
【００３６】
ここで、再び図１に戻ってVCO 100の構成を簡単に説明する。VCO 100は、定電流源回路110、PMOS 112a, 112b、NMOS 112c, 112d、インダクタ114およびダイオード116a, 116b, 116c, 116dを含む。VCO 100は、電源ラインVDDに接続した定電流源回路110を経てPMOS 112a, 112bのソースと共通接続している。PMOS 112a, 112bのゲート端子は、それぞれPMOS 112b, 112aのドレインに接続されている。インダクタ114は、PMOS 112a, 112bのドレイン間に配設されている。
【００３７】
ダイオード116a, 116bは、一対の接合ダイオードで、図２に示した第１の可変容量素子Cに相当する。ここで、ダイオード116aは、カソード側をダイオード116bのカソード側と接続し、ここに入力端子102を介して周波数感度制御信号12aが接続され、ここに周波数感度制御信号12aが印加され、アノード側をPMOS 112aのドレインに接続する。ダイオード116bもアノード側をPMOS 112bのドレインに接続する。
【００３８】
同様に、ダイオード116c, 116dは、一対の接合ダイオードで、図２に示した第２の可変容量素子CMODに相当する。ここで、ダイオード116cは、カソード側をダイオード116dのカソード側と接続し、ここに入力端子104を介して周波数変調制御信号16aが接続され、周波数変調制御信号16aが印加され、アノード側をPMOS 112aのドレインに接続する。ダイオード116dは、アノード側をPMOS 112bのドレインに接続する。
【００３９】
そして、NMOS 112cとNMOS 112dのドレインは、それぞれ、PMOS 112aとPMOS 112bのドレインとに接続し、NMOS 112c, 112dのソースはともに接地させている。ゲート端子は交差接続している。すなわち、NMOS 112cのゲートは、NMOS 112dのドレインと接続され、NMOS 112dのゲートは、NMOS 112cのドレインと接続されている。
【００４０】
VCO 100では、図１に示すPMOS 112a, 112bのドレインからそれぞれ得られる信号がバッファ118を介して位相同期ループ回路120に出力される。VCO 100は、内部に抵抗器を含まず、発振回路の雑音特性を周波数変調度の補正を行わない良好なレベルに保っている。
【００４１】
位相同期ループ回路120は、供給される信号の位相を調整し、この信号の位相の同期がとれるように信号をループさせるフィルタ（Loop Filter)を有し、周波数選択を行っている。位相同期ループ回路120は、周波数選択された信号120aを周波数感度制御部12およびVCO 100に供給している。
【００４２】
次に補正制御回路10における入力直流電位に対する周波数感度の関係について図４を参照しながら動作を説明する。図４の横軸は第２の可変容量素子CMODに印加される直流電位であり、縦軸は第２の可変容量素子CMODの周波数感度（MHz/V）である。
【００４３】
図１に示すVCO 100における第２の可変容量素子CMODは、周波数変調制御信号16aの直流電圧が高いほど、ダイオードの空乏層幅が広くなり、素子としての容量が減少する。したがって、図４に示すように、この直流電位が高いほど、VCO 100の周波数感度が減少することがわかる。
【００４４】
VCO 100における搬送周波数は、周波数感度制御信号12aの示す直流電位が高いほど、高周波側に移動する。図３に示した回路構成によれば、合成制御部16に供給される周波数感度制御信号12aの直流電位は、VCO 100の入力端子102を介して印加される電圧の上昇にともなって上昇する。すなわち、直流電位は搬送周波数の上昇とともに上昇する。
【００４５】
また、図３に示した回路では、合成制御部16に適用したCMFB回路の出力（交流振幅）は、搬送周波数にほとんど依存しない。これにより、搬送周波数の上昇は、VCO 100の周波数変調を与える第２の可変容量素子CMODの周波数感度のみを減少させ、結果として、搬送周波数の上昇とともに、第２の可変容量素子CMODにおける容量変化△CMODが減少する。
【００４６】
周波数感度制御信号12aの電位変化は、たとえば、搬送周波数が2.4GHzから2.5GHzに変化する場合、1.80Vから1.95Vに変化すればよい。このような変化は、図３の非反転加算回路12bの内部で、基準電圧信号Vrefと直流電位V（Loop filter)の電圧値を加算する際の重みによって調整するとよい。
【００４７】
上述したように、帯域2.4GHzから2.5GHzに変化する場合、VCO 100の周波数変調を担う第２の可変容量素子CMODの周波数感度を連続的に変化させることができ、VCO 100における第２の可変容量素子CMODの容量変化ΔCMODを前述した式(3)が満たすように補正できる。これにより、VCO 100は、内部に抵抗器を配設することなく、搬送周波数によらず周波数変調度を一定に保つことができ、雑音発生も回避することができる。また、無線の規格により周波数変調度に上限下限の制約がある場合、周波数変調度の搬送周波数依存を抑制した分、集積回路が規格内で動作し得る温度・電源電圧を拡張できる。
【００４８】
なお、本実施例では、トランジスタに電界効果型トランジスタを用いたが、VCOの周波数変調を担う第２の可変容量素子CMODの容量変化が式(3)を満たすように補正する回路であれば、トランジスタの種類はパイポーラトランジスタ等の他の種類の素子であってもよい。素子の種類に制限のないことは、以下に示す変形例においても同様である。
【００４９】
このように搬送周波数感度用に生成した直流電圧を周波数変調用の第２の可変容量素子CMODに印加する直流電圧に加算し、搬送周波数の上昇とともに第２の可変容量素子CMODに印加する直流電圧を制御して容量変化を補正し、VCO 100の周波数変調度を搬送周波数によらず一定に保つことができる。
【００５０】
周波数感度制御部12には、図５に示すように、演算増幅器12c、抵抗器12d, 12e、トランスファゲート素子12fおよび周波数シンセサイザ12gが含まれている。ここで、先の実施例と共通する構成要素には、同じ参照符号を付して説明を省略する。接地側の抵抗器12eは、抵抗器120eと抵抗器122eとに分割し、直列接続した状態で先の実施例と同じ抵抗値となるようにしている。周波数シンセサイザ12gは無線装置内部にあって、送信時において周波数シンセサイザ内の電圧制御発振器の発振周波数fは、送信周波数で搬送周波数に等しい。送信周波数は無線の規格によりいくつかのチャネル周波数の一つを取る。本実施例では、無線規格に従い送信周波数は、f＝2402, 2403, 2404, ・・・, 2479, 2480MHzの79チャネルのどれか一つを取り、この周波数選択は、79チャネルのいずれか一つを時々刻々ランダムに移動する。送信周波数のこの変化は、ある周波数で通信が失敗した場合、別の周波数で通信できるように無線の規格で工夫しているからである。チャネルの選択は、送信/受信の無線装置が同じ乱数表を有し、時間的に同期してチャネルを移動する。このような動作を第２および第３の変形例でも同様に行なっている。
【００５１】
トランスファゲート素子12fは、供給される制御信号に応じて信号のオン／オフを切り換えるスイッチング素子である。トランスファゲート素子12fは、抵抗器120eに対して並列に接続させている。トランスファゲート素子12fは、周波数シンセサイザ12gから供給される制御信号12hに応動し、たとえばアクティブはローである。
【００５２】
周波数シンセサイザ12gは、図示しないが、電圧制御発振回路、分周器、基準周波数回路、位相比較器、ループフィルタを備えている。これらの要素の内、分周器には、内部に位相同期ループの一部としてプログラマブルカウンタ120gが含まれている。分周器はプログラマブルカウンタ120gのレジスタの値を変えることにより、分周比を変えている。プログラマブルカウンタ120gは、内部に有するレジスタのデータを論理回路で合成し、得られた論理合成出力を電気的に検出することで、周波数シンセサイザ12gの発振周波数fの設定値が周波数f2に達したか否かを知ることができる。論理合成出力がトランスファゲート素子12fに供給される制御信号12hである。トランスファゲート素子12fは、発振周波数fが周波数f2以上のとき制御信号12hにより開状態にし、発振周波数fが周波数f2より小さいとき、閉状態にする。
【００５３】
なお、制御信号12hは、プログラマブルカウンタ120gにおける特定ビットのレジスタまたは複数のレジスタが出力する論理合成結果からの出力でもよい。
【００５４】
ところで、演算増幅器12cに供給される基準電圧Vrefは、半導体の禁制帯幅あるいは電界効果型トランジスタの閾値を基準にする基準電圧回路（図示せず）から得る。半導体の禁制帯幅を基準にした場合、電圧値は、一般にほぼ1.2Vである。本実施例では、基準電圧をトランジスタ抵抗で分割し、基準電圧Vrefを約0.8Vにしている。また、抵抗器12dの抵抗値を10 kΩ、抵抗器120eの抵抗値400 Ωおよび抵抗器122eの抵抗値6800 Ωである。
【００５５】
次に動作を説明する。図６には、補正制御回路10の抵抗器120eと抵抗器122eとを直列接続した抵抗値（kΩ)に対するVCO 100における周波数変調度（MHz/V）の関係を示す。記号 ◯、×、△は、それぞれ、搬送周波数f1=2402、f2=2441、f3=2480MHzの実測値である。
【００５６】
まず、トランスファゲート素子12fの動作を簡単に説明する。ここで、搬送周波数の周波数帯域をf1からf3とする。搬送周波数f2は、周波数帯域のほぼ中央を選ぶ。トランスファゲート素子12fは、搬送周波数が周波数f2未満のとき閉であり、周波数f2以上のとき開である。
【００５７】
搬送周波数fが周波数f2=2441 MHzより低いとき、トランスファゲート素子12fが閉状態であることから、演算増幅器12cの抵抗器12eの抵抗値は、7200 Ωである。図６によれば、抵抗値が7200 Ωのとき、周波数変調度は、周波数f1=2402 MHz、周波数f2=2441 MHzでそれぞれ、89.5 kHz, 93.0 kHzである。この周波数帯内で、周波数変調度ΔM12は3.9%変化する。
【００５８】
また、搬送周波数fが周波数f2以上のとき、トランスファゲート素子12fが開状態であることから、演算増幅器12cの抵抗器12eは、ほぼ抵抗器122eの抵抗値6800Ωである。接地抵抗が減少することにより、周波数感度制御信号12aの直流電位Vが上がる。したがって、合成制御部16から出力される周波数変調制御信号16aの電圧が上昇するので、周波数変調に関わる第２の可変容量素子CMODは周波数感度を減少させる。この結果、VCO 100の周波数変調度は減少する。抵抗値が6800 Ωのとき、周波数変調度は周波数f2=2441MHz、周波数f3=2480 MHzでそれぞれ、89.5 kHz、93.0 kHzである。よって、周波数帯域39 MHzの間で、周波数変調度ΔM23は3.9%だけ変化する。
【００５９】
図示しないが比較例として、トランスファゲート素子12fのない回路では、演算増幅器12cにおける接地側の抵抗器12eの抵抗値は7200 Ωに固定されている。この場合、周波数変調度ΔM13は、周波数f1に対する89.5 kHzから周波数f3に対する98.0 kHzまで、9.5%変化する。この変化量は、前述した式(3)から算出される比(2480/2402)の３乗、10.0%にほとんど一致する。
【００６０】
これは、帯域の中央で演算増幅器12cの増幅率を上げ、VCO 100に供給される周波数変調制御信号16aの電圧を上昇させることにより、10%変化していた周波数変調度ΔM13を周波数変調度ΔM23の3.9%に変化を抑制することができる。
【００６１】
先の実施例では、VCO 100の周波数感度制御信号12aの電圧を非反転加算器12bに帰還させ、基準電圧値Vrefに加算したが、図１に示したVCO 100の一対の接合ダイオード116a, 116b（第１の可変容量素子C）には、素子にばらつきがあるので、周波数感度制御信号12aに表れる電圧値とVCO 100の発振周波数とは製造した集積回路ごとに異なる。このため、先の実施例では、接合容量が中心値からはずれた接合ダイオード116a, 116bを含むVCO 100においては、周波数変調度の搬送周波数依存性が設計通りに機能しない個体が発生する。
【００６２】
本実施例では、搬送周波数をプログラマブルカウンタ120gからビット情報を得ることにより検知して周波数感度制御信号12aの電圧値を切り換える動作を行っているので、一対の接合ダイオード116a, 116bが有する容量のばらつきに関わらず、所望の搬送周波数にて周波数変調を司る第２の可変容量素子CMODの周波数感度を切り換えることができ、より確実に周波数変調度の搬送周波数依存性を抑制できる。
〈第２の変形例〉
周波数感度制御部12には、図７に示すように、演算増幅器12c、抵抗器12d, 12e、トランスファゲート素子12f, 12i, 12jおよび周波数シンセサイザ12gが含まれている。ここで、先の第１の例と共通する構成要素には、同じ参照符号を付して説明を省略する。
【００６３】
本実施例において抵抗器12eは、接地側の抵抗器122eに抵抗器200とトランスファゲート素子12iを直列接続した組と抵抗器202とトランスファゲート素子12jを直列接続した組が並列に接続されている。そして、先の実施例と同様に抵抗器12dと抵抗器122eの間には、トランスファゲート素子12fが並列接続されている。
【００６４】
周波数シンセサイザ12gは、第１の変形例と同じ構成を備え、トランスファゲート素子12f, 12i, 12jを開閉する制御信号12h, 12kを生成し、出力する機能を有している。新たに生成する制御信号12kは、トランスファゲート素子12i, 12jの開閉を制御する信号である。
【００６５】
補正制御回路10の動作について図８を参照しながら説明する。図８では、抵抗器12eの抵抗値（kΩ）に対する周波数変調度（MHz/V）を周波数毎に示している。搬送周波数fの周波数帯域は、fLからfHである。この周波数帯域における中間の搬送周波数としてf1, f2, f3を設定する。本実施例の場合、fL=2402 MHz, fH=2480 MHz, fl=2420 MHz, f2=2441 MHz, f3=2455 MHzである。これらの搬送周波数の中で、周波数fL, f2, fHにおける実測した周波数変調度を記号○、×、△で示す。
【００６６】
本実施例で抵抗器12d, 200, 202, 122eの抵抗値は、それぞれ10 kΩ, 600 Ω, 400 Ω, 6800 Ωである。
【００６７】
トランスファゲート素子12f, 12i, 12jは、第１の変形例と同様にプログラマブルカウンタ120gのカウント値に応じてそれぞれ生成される制御信号12h, 12kによって動作する。
【００６８】
最初に、プログラムカウンタ120gの制御する周波数帯域が、fL≦f＜f1の範囲でトランスファゲート素子12f, 12jをオフ、トランスファゲート素子12iをオンに制御する。演算増幅器12cの接地側の抵抗器12eとしての抵抗値は、6800+600=7400 Ωになる（図８に示すR1)。
【００６９】
第２に、プログラムカウンタ120gの制御する周波数帯域が、f1≦f＜f2の範囲でトランスファゲート素子12f, 12iをオフ、トランスファゲート素子12jをオンに制御する。このとき、抵抗値は、6800+400=7200 Ωになる（図８に示すR2)。
【００７０】
第３に、プログラムカウンタ120gの制御する周波数帯域が、f2≦f＜f3の範囲でトランスファゲート素子12fをオフ、トランスファゲート素子12i, 12jをオンに制御する。この場合、抵抗器200, 202は並列接続されているから、6800+(600//400)=6800+240=7040 Ωになる（図８に示すR3)。
【００７１】
最後に、プログラムカウンタ120gの制御する周波数帯域が、f3≦f＜fHの範囲でトランスファゲート素子12i, 12jをオフ、トランスファゲート素子12fをオンに制御する。このとき、抵抗器122eだけが導通するから、抵抗値は6800 Ωになる（図８に示すR4)。
【００７２】
このように実測結果によれば、周波数fL、f1における周波数感度は、それぞれ91.5 kHz, 93.5 kHzである。この帯域間での周波数変調度の変動は2.2%である。搬送周波数fが周波数flに上昇すると、演算増幅器12cの接地抵抗が7400 Ωから7200 Ωに下がるので、周波数変調度は91.5 kHzに戻る。次に搬送周波数fが周波数f2に上昇すると、接地抵抗が7200 Ωから7040 Ωに下がるので、周波数変調度は再び91.5 kHzに戻る。さらに、搬送周波数fが周波数帯域f3≦f＜fHにおいても、周波数変調度は91.5から93.5kHzの範囲を変動するが、接地抵抗を6800 Ωに低下させることにより、91.5 kHzに戻す。この結果、周波数変調度の変動は、周波数帯域全域の範囲で2.2%だけ変動するようになる。
【００７３】
本実施例で、演算増幅器12cに対する接地側の抵抗器12eは、第１の変形例に比べて１つ増えているが、変調度の切換えは、トランスファゲート素子12i, 12jおよび抵抗器200, 202の並列抵抗を使うことにより、２段階から４段階まで２倍の切換え自由度を得ることができる。この結果、第１の変形例での周波数変調度は周波数帯域全域の範囲で3.9%変動した。これに対して本実施例の回路構成によれば、周波数変調度の変動は、帯域全体で2.2%であり、約半分に変動を抑制することができる。
〈第３の変形例〉
次に第３の変形例を説明する。本実施例は、図３に示した周波数感度制御部12を適用し、周波数変調制御部14により変調度を変化させるように構成した場合である。周波数変調制御部14の構成を図９に示す。
【００７４】
周波数変調制御部14は、図３に示した構成に基本的に同じである。この内、図９の周波数変調制御部14には、抵抗器148a, 148bの内部構成の追加、トランスファゲート素子148e, 148fおよび周波数シンセサイザ148gという要素を追加されている。
【００７５】
抵抗器148a, 148bにはそれぞれ、抵抗器148aとして直列接続した抵抗器1480, 1482の組と、抵抗器148bとして直列接続した抵抗器1484, 1486の組を有し、トランスファゲート素子148e, 148fが抵抗器1482と抵抗器1484に並列接続されている。また、トランスファゲート素子148e, 148fは、並列接続のノードを共通に接続している。
【００７６】
周波数シンセサイザ148gには、内蔵する分周器の要素であるプログラマブルカウンタ1488が含まれている。プログラマブルカウンタ1488は、制御端子148hを介して制御信号148iをトランスファゲート素子148e, 148fに供給している。トランスファゲート素子148e, 148fは、供給される制御信号148iに応じて開閉を行う。制御信号148iは、プログラマブルカウンタ1488のビットデータ出力または複数のビットデータを論理合成した出力である。導通時におけるトランスファゲート素子148e, 148fの抵抗値は、抵抗器1482と抵抗器1484の抵抗値に比べて１桁以上小さい。
【００７７】
本実施例では、基準電圧をトランジスタ抵抗で分割し電圧値Vrefを0.9Vにしている。また、抵抗器1480, 1486の抵抗値は互いに等しく2800 Ω、抵抗器1482, 1484の抵抗値も互いに等しく130 Ωである。前者の抵抗器の抵抗値は、後者の抵抗値に対して約21倍である。図示していない周波数感度制御部12における抵抗器12d, 12eの抵抗値は、7500 Ω, 6200 Ωである。演算増幅器12cの出力は2.OVである。
【００７８】
動作を説明する。ここでも、搬送周波数の周波数帯域を周波数f1から周波数f3にして、周波数帯域のほぼ中央の搬送周波数をf2とする。本実施例でも周波数f1を2402 MHz, 周波数f2を2441 MHz, 周波数f3を2480 MHzとしている。図９のトランスファゲート素子148eは、搬送周波数fが周波数f2未満のとき開状態に制御され、搬送周波数fが周波数f2以上のとき閉状態に制御される。この動作の詳細は、図５で示した第１の変形例の場合と同じになることから、周波数関係の説明を省略する。
【００７９】
回路の動作では、NMOS 140a, 140bのゲートに交流電圧（+), (-)を入力として与えると、PMOS 144c, 144dを流れる電流が入力と同じ周波数で変化する。PMOS 144c, 144dのドレインには、それぞれ定電流源回路146a, 146bが接続してあるから、PMOS 144c, 144dを流れる電流の差は、抵抗器1480から抵抗器1486を電流が流れて補正される。よって、VCO 100の入力端子104にかかる交流信号の電圧振幅は、抵抗1480から抵抗1486までの直列抵抗にほぼ比例する。
【００８０】
トランスファゲート素子148e, 148fの開閉により搬送周波数fが周波数f2以上のとき、VCO 100の交流信号の電圧振幅は、搬送周波数fが周波数f2より低い場合に得られる振幅の20/21になる。トランスファゲートの開閉がない場合、周波数変調度は、式(3)により搬送周波数の増加とともに10%程度も変化するが、本実施例の場合、周波数変調度の変化は5%程度に抑制することができる。
【００８１】
VCO 100に供給する周波数変調制御信号16aは、演算増幅器12cの出力信号である直流成分と独立に生成して制御することができ、VCO 100の温度・供給電源電圧依存性は、図３の演算増幅器12cの基準電圧信号Vrefを用いてこの依存性を相殺するように設計することにより抑制することができる。
【００８２】
また、VCO 100における周波数変調の搬送周波数依存性は、基準電圧信号Vrefの直流成分と独立に変化させることができるので、周波数変調度の搬送周波数依存性・温度依存性・供給電源電圧依存性を独立に補正する自由度があり、回路設計を前述した実施例の回路構成よりも容易にすることができる。
【００８３】
以上のように構成することにより、搬送周波数感度用として印加する直流電圧を周波数変調用の第２の可変容量素子CMODに印加する直流電圧に加算し、搬送周波数の上昇とともに第２の可変容量素子CMODに印加する直流電圧を制御して容量変化を補正し、VCO 100の周波数変調度を搬送周波数によらず一定に保つことができる。これにより、雑音上昇に対する許容できる余地も確保することができる。
【００８４】
また、周波数変調用の第２の可変容量素子CMODに印加する直流電圧を周波数シンセサイザの内部に設定した周波数設定データにより２値に切り換え、搬送周波数の上昇とともに周波数変調用の第２の可変容量素子CMODに印加する直流電圧を制御してより確実に周波数変調度の搬送周波数依存性を抑制できる。
【００８５】
さらに、周波数変調用の第２の可変容量素子CMODに印加する直流電圧を決定する抵抗器を並列に分割し、周波数シンセサイザの内部に設定した周波数設定データにより周波数変調用の可変容量にかかる直流電圧を抵抗器の分割数より多い段数に切り換えて制御することにより、自由度を得ることができ、帯域全体での周波数変調度に応じた変動を大幅に抑制することができる。
【００８６】
最後に、周波数変調用の第２の可変容量素子CMODに印加する交流信号の振幅をこの容量素子CMODに関する直流電位とは独立に、搬送周波数に応じて変化させることにより、周波数変調度の搬送周波数依存性・温度依存性・供給電源電圧依存性を独立に補正する自由度を持たせることができ、回路設計の容易化を図ることができる。
【００８７】
【発明の効果】
このように本発明の周波数変調補正回路によれば、電圧制御発振回路の外部に配設して、選択した周波数の発振および周波数変調をそれぞれ独立して行うように、周波数設定手段では直流信号を生成し、変調度設定手段でこの直流信号に依存しない変調調整信号を生成し、信号重畳手段で直流信号と変調調整信号を加算して第２の制御電圧信号が制御対象の電圧制御発振回路に供給され、この電圧制御発振回路において周波数の上昇に応じて第２の容量性素子の容量を低下させて変調度を減少させ、この変調度をほぼ一定に保つことにより、発振回路の雑音特性を周波数変調度の補正を行わない良好なレベルに維持して、周波数変調度の搬送周波数依存を抑制することができ、雑音上昇に対して許容できる余地も確保することができる。
【図面の簡単な説明】
【図１】本発明の周波数変調補正回路を適用した補正制御回路とこの補正対象であるVCOとの配置およびその構成を示すブロック図である。
【図２】図１のVCOが用いる共振回路における等価回路を示す図である。
【図３】図１の補正制御回路におけるより具体的な構成を示す回路図である。
【図４】図３の補正制御回路において変調における直流電位に対するVCOの周波数感度を示すグラフである。
【図５】図３の周波数感度制御部に対する変形例の構成を示す回路図である。
【図６】図５の構成を適用した補正制御回路における搬送周波数の外部抵抗に対するVCOでの周波数変調度を周波数毎にプロットした図である。
【図７】図５の周波数感度制御部をさらに変形した構成を示す回路図である。
【図８】図７の構成を適用した補正制御回路における搬送周波数を定める抵抗値に対するVCOでの周波数変調度を周波数毎にプロットした図である。
【図９】図３の周波数変調制御部に対する変形例の構成を示す回路図である。
【符号の説明】
10  VCOの補正制御回路
12  周波数感度制御部
14  周波数変調制御部
16  合成制御部
100 VCO
【図１】
0003993471.tif 000004
【図２】
0003993471.tif 000005
【図３】
0003993471.tif 000006
【図４】
0003993471.tif 000007
【図５】
0003993471.tif 000008
【図６】
0003993471.tif 000009
【図７】
0003993471.tif 000010
【図８】
0003993471.tif 000011
【図９】
0003993471.tif 000012