(57)【特許請求の範囲】
【請求項１】
半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面には、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くためのオーミックコンタクトと、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くとともに少数キャリアの注入によってこの半導体基体の厚さ方向に流れる電流に伝導度変調を起こさせてオン抵抗を低下させるためのショットキーコンタクトと、が並列に形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
請求項１に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はＮ-型の半導体基体であって、
前記オーミックコンタクトは、前記半導体基体の他方の表面に形成されたＮ+層と、「このＮ+層と接触することによりオーミックコンタクトを形成する金属」とを接触することにより形成されてなり、
前記ショットキーコンタクトは、前記半導体基体と、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」とを接触することにより形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項３】
請求項１に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はＮ-型の半導体基体であって、
前記半導体基体の他方の表面には、Ｎ+層が形成されているとともに、このＮ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、
この前記半導体基体の他方の表面には、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されることにより、前記凹部が形成されていない領域には前記オーミックコンタクトが形成されており、前記凹部が形成されている領域には前記ショットキーコンタクトが形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項４】
請求項１に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はＮ-型の半導体基体であって、
前記半導体基体の他方の表面には、Ｎ+層と、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」の膜が形成されているとともに、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」と、前記Ｎ+層と、前記半導体基体とが合金化された領域が部分的に形成されることにより、
合金化されていない領域には前記オーミックコンタクトが形成されており、合金化されている領域には前記ショットキーコンタクトが形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項５】
請求項１に記載の絶縁ゲート型バイポーラトランジスタにおいて、前記半導体基体はＮ-型の半導体基体であって、
前記半導体基体の他方の表面には、部分的にＮ+領域が形成され、
この半導体基体の他方の表面には、「前記Ｎ+領域と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されていることにより、
前記Ｎ+領域が形成されている領域には前記オーミックコンタクトが形成されており、前記Ｎ+領域が形成されていない領域には前記ショットキーコンタクトが形成されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項６】
半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面は粗面化されており、この粗面化された半導体基体の表面には、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項７】
請求項３に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によってＮ+層を形成するＮ+層形成工程と、
（ｅ）前記半導体基体の他方の表面に、前記Ｎ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
（ｆ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項８】
請求項３に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ+層の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面にエピタキシャル成長法によりＮ-層を形成するＮ-層形成工程と、
（ｃ）このＮ-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｄ）前記半導体基板の他方の表面側を表面加工することによって、前記Ｎ+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
（ｅ）前記半導体基体の他方の表面に前記Ｎ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
（ｆ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項９】
請求項７又は８に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、等方性エッチングによって前記凹部形成工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１０】
請求項７又は８に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、異方性エッチングによって前記凹部形成工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１１】
請求項７又は８に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、レーザー加工によって前記凹部形成工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１２】
請求項４に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入によってＮ+層を形成するＮ+層形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
（ｆ）前記金属膜を部分的に加熱することによって、前記金属膜と前記Ｎ+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１３】
請求項４に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ+層の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面にエピタキシャル成長法によりＮ-層を形成するＮ-層形成工程と、
（ｃ）このＮ-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｄ）前記半導体基板の他方の表面側を表面加工することによって、前記Ｎ+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによってオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
（ｆ）前記金属膜を部分的に加熱することによって、前記金属膜と前記Ｎ+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１４】
請求項１２又は１３に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、レーザー照射によって前記合金化工程を行うことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１５】
請求項５に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によって部分的にＮ+領域を形成するＮ+領域形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ+領域と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１６】
請求項６に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くするとともに半導体基体の他方の表面を粗面化して、他方の表面が粗面化されたＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他の表面をエッチングするエッチング工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）及びその製造方法に関する。さらに詳細には、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されたＩＧＢＴ及びその製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴは、パワーＭＯＳＦＥＴの高速スイッチング特性とバイポーラトランジスタの低いオン抵抗特性を併せもつパワートランジスタである。図２３は、ＩＧＢＴの部分断面図である。図２３に示されるように、ＩＧＢＴは、上部にＭＯＳＦＥＴ構造、下部にバイポーラトランジスタ構造を備えている。図２４はＩＧＢＴの表面構造を示す図である。図２４では、３行×３列の合計９個のユニットセルが示されているが、通常は数百個〜数百万個のユニットセルが並列に接続されている。ユニットセルとしては、図２４に示されるような島状のものの他に、図２５に示されるようなストライプ状のものなどがある。図２３は、図２４又は図２５におけるＡ−Ａ線における部分断面図である。
【０００３】
図２３を参照しながらこのＩＧＢＴの構造及び動作を説明する。このＩＧＢＴ８１０は、Ｐ+コレクタ層８１２上に、Ｎ+バッファ層８１４Ａ及びＮ-ドリフト層８１４Ｂが形成されている（これらを総称して「Ｎベース層」８１４という。）。そして、このＮ-ドリフト層８１４Ｂの表面にはＤＳＡ（Double Diffusion Self Align)法により、その表面が露出するようにＰウェル領域８１６が形成されている。さらに、このＰウェル領域８１６中にはその表面が露出するようにＮ+エミッタ領域８１８が形成されている。そして、Ｐウェル領域８１６の表面にはＳｉＯ2などの薄いゲート絶縁膜８２２を介して、ポリシリコンなどからなるゲート電極８２４が形成されている。このゲート電極８２４は、Ｐウェル領域８１６をまたぎ、Ｎ+エミッタ領域８１８からＮ-ドリフト層８１４Ｂに達するように配置されている。このゲート電極８２４直下のＰウェル領域表面をチャネル形成領域８２０という。Ｎ+エミッタ領域８１８とＰウェル領域８１６とを表面で短絡するようにエミッタ電極８２８が形成され、このエミッタ電極８２８はエミッタ端子Ｅに接続されている。このエミッタ電極８２８はゲート電極８２４とは層間絶縁膜８２６で絶縁されている。ゲート電極８２４はゲート端子Ｇに接続されている。Ｐ+コレクタ層８１２の表面にはコレクタ電極８３０が形成され、このコレクタ電極８３０はコレクタ端子Ｃに接続されている。
【０００４】
このＩＧＢＴ８１０は、エミッタ電極Ｅに対してコレクタ端子Ｃに正電圧を印加した状態で、エミッタ端子Ｅに対してゲート端子Ｇに閾値以上の正電圧を印加することにより、ターンオンする。すなわち、ゲート端子Ｇに閾値以上の正電圧が印加されると、ＭＯＳＦＥＴ同様に、Ｐウェル領域８１６のチャネル形成領域８２０の表面に反転チャネルが形成され、Ｎ+エミッタ領域８１８から反転チャネルを通ってＮ-ベース層８１４内に電子が流入する。すると、これに対応して、Ｐ+コレクタ層８１２からＮベース層８１４内に正孔（以下、「ホール」ということもある。）の注入が起こり、Ｐ+コレクタ層８１２とＮ+バッファ層８１４Ａ（Ｎ-ベース層８１４）のＰＮ接合は順バイアス状態となり、Ｎ-ベース層８１４が伝導度変調を起こす。このため、ＩＧＢＴ８１０は、本来は高抵抗に設定されているＮ-ドリフト層８１４Ｂが伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗が低くなっている。
【０００５】
一方、このＩＧＢＴ８１０は、エミッタ端子Ｅに対してゲート端子Ｇに印加される電圧を閾値以下とすることによりターンオフする。すなわち、ゲート端子Ｇに印加される電圧を閾値以下とすると、チャネル形成領域８２０において反転チャネルは消滅し、Ｎ+エミッタ領域８１８からの電子の流入が止まる。しかし、Ｎ-ベース層８１４内には依然として電子が存在する。Ｎ-ベース層８１４内に蓄積したホールの大部分はＰウェル領域８１６を通り、エミッタ電極８２６へ流入するが、一部はＮ-ベース層８１４内に存在する電子と再結合して消滅する。Ｎ-ベース層８１４内に蓄積したホールがすべて消滅した時点で素子は阻止状態となり、ターンオフが完了する。
【０００６】
しかしながら、ホールは少数キャリアであるため、消滅させるのに時間がかかり、ターンオフ時間を短縮するのは容易ではない。すなわち、このＩＧＢＴは、ターンオン時には伝導度変調が起こるためオン電圧が低いという優れた特性を示す反面、ターンオフ時にはホールを消滅させるのに時間がかかるため、ターンオフ時間が長くなり高速スイッチング特性が劣るという欠点があるのである。
【０００７】
ターンオフ時間を短縮化させる方法として、半導体基体に金などのライフタイムキラーをドープしたり、電子線や中性子を照射するなどして、キャリアのライフタイムを短くする方法が提案されている。しかしながら、これらの方法は、ターンオン時の伝導度変調の度合を大きく低下させたり、導通時の電圧降下が大きくなったり、高温時にライフタイムが長くなったりして好ましくない。
【０００８】
そこで、ＩＧＢＴのもつ上述した欠点を解消するために、上述したＩＧＢＴとは異なる構造をもつ「他のＩＧＢＴ」（以下、「ショットキーコンタクト型ＩＧＢＴ」ということがある。）が提案されている（特開昭６１−１５０２８０号）。図２６はこのショットキーコンタクト型ＩＧＢＴの部分断面図である。ショットキーコンタクト型ＩＧＢＴの表面構造は、基本的には上述したＩＧＢＴの表面構造と同じである（例えば、図２４や図２５）。
【０００９】
図２６を参照しながらショットキーコンタクト型ＩＧＢＴの構造及び動作を説明する。ショットキーコンタクト型ＩＧＢＴ９１０は、Ｎ-層９１４の表面にＤＳＡ法により、その表面が露出するようにＰウェル領域９１６が形成されている。さらに、このＰウェル領域９１６中にはその表面が露出するようにＮ+ソース領域（Ｎ+エミッタ領域ということもある。）９１８が形成されている。そして、Ｐウェル領域９１６の表面にはＳｉＯ2などの薄いゲート絶縁膜９２２を介して、ポリシリコンなどからなるゲート電極９２４が形成されている。このゲート電極９２４は、Ｐウェル領域９１６をまたぎ、Ｎ+ソース領域９１８からＮ-層９１４に達するように配置されている。このゲート電極９２４直下のＰウェル領域表面をチャネル形成領域９２０という。Ｎ+ソース領域９１８とＰウェル領域９１６とを表面で短絡するようにソース電極（エミッタ電極ということもある。）９２８が形成され、このソース電極９２８はソース端子Ｓに接続されている。このソース電極９２８はゲート電極９２４とは層間絶縁膜９２６で絶縁されている。ゲート電極９２４はゲート端子Ｇに接続されている。Ｎ-層９１４の他方の表面には、「Ｎ-層９１４と接触することによりショットキーコンタクトを形成する金属」の膜からなるドレイン電極（コレクタ電極ということもある。）９３０が形成され、このドレイン電極９３０はドレイン端子Ｄに接続されている。
【００１０】
このショットキーコンタクト型ＩＧＢＴ９１０の動作は、上述したＩＧＢＴ８１０の動作と基本的に同じであるが、上述したＩＧＢＴ８１０ではＰＮ接合を介してホールが注入されているのに対して、このショットキーコンタクト型ＩＧＢＴ９１０では、ショットキー接合を介してホールが注入されるところが異なっている。このため、、上述したＩＧＢＴ８１０と比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、従来のＩＧＢＴ８１０よりもさらにターンオフ時間が短縮され、高速スイッチングが特性が改善されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、このショットキーコンタクト型ＩＧＢＴにおいても、ＩＧＢＴの応用製品のインバーター特性の向上などのため、さらなる高速スイッチング特性の改善が求められている。そこで、本発明の目的は、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善されたＩＧＢＴを提供することにある。
【００１２】
【課題を解決するための手段】
（１）本発明の絶縁ゲート型バイポーラトランジスタは、半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面には、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くためのオーミックコンタクトと、この半導体基体の厚さ方向に流れる電流を前記ドレイン電極に導くとともに少数キャリアの注入によってこの半導体基体の厚さ方向に流れる電流に伝導度変調を起こさせてオン抵抗を低下させるためのショットキーコンタクトと、が並列に形成されてなることを特徴とする。
【００１３】
本発明のＩＧＢＴでは、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが並列に形成されているため、ホールの注入量がさらに抑制されることになる。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されることになる。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、本発明のＩＧＢＴは、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている優れたＩＧＢＴである。
【００１４】
（２）上記（１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型の半導体基体であって、
前記オーミックコンタクトは、前記半導体基体の他方の表面に形成されたＮ+層と、「このＮ+層と接触することによりオーミックコンタクトを形成する金属」とを接触することにより形成されてなり、
前記ショットキーコンタクトは、前記半導体基体と、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」とを接触することにより形成されてなることが好ましい。
【００１５】
このように構成すれば、半導体基板の他方の表面には、オーミックコンタクトと、ショットキーコンタクトと、が並列に形成されることになる。
【００１６】
（３）上記（１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型の半導体基体であって、
前記半導体基体の他方の表面には、Ｎ+層が形成されているとともに、このＮ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、
この前記半導体基体の他方の表面には、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されることにより、前記凹部が形成されていない領域には前記オーミックコンタクトが形成されており、前記凹部が形成されている領域には前記ショットキーコンタクトが形成されていることが好ましい。
【００１７】
このように構成すれば、Ｎ+層が形成された半導体基体の他方の面に凹部が形成されたその半導体基体の他方の面に、さらに「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成するだけの簡単な構造で、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとなる。
【００１８】
上記（３）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型のシリコンからなり、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【００１９】
このような金属を用いれば、シリコンのＮ+層と接触することによりオーミックコンタクトを形成しかつＮ-型のシリコン半導体基体と接触することによりショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴが得られる。
【００２０】
（４）上記（１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型の半導体基体であって、
前記半導体基体の他方の表面には、Ｎ+層と、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」の膜とが形成されているとともに、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」と、前記Ｎ+層と、前記半導体基体とが合金化された領域が部分的に形成されることにより、
合金化されていない領域には前記オーミックコンタクトが形成されており、合金化されている領域には前記ショットキーコンタクトが形成されていることが好ましい。
【００２１】
このように構成すれば、通常のショットキーコンタクト型のＩＧＢＴの製造工程における金属膜形成工程の前にＮ+層を形成して、金属膜形成工程の後に半導体基体の裏面を部分的に加熱する工程を加えるだけでオーミックコンタクトとショットキーコンタクトの並列構造が得られる。このため、このように簡単な構造でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴが得られる。
【００２２】
上記（４）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型のシリコンからなり、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」の膜が、白金、金、バナジウム、アルミニウム若しくはモリブデンからなる膜又はこれらの膜と他の金属との積層膜であることが好ましい。
【００２３】
このような金属の膜を用いれば、シリコンのＮ+層と接触することによりオーミックコンタクトを形成しかつ半導体材料と合金化するとＮ-型のシリコン半導体基体とショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴが得られる。
【００２４】
（５）上記（１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型の半導体基体であって、
前記半導体基体の他方の表面には、部分的にＮ+領域が形成され、
この半導体基体の他方の表面には、「前記Ｎ+領域と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されていることにより、
前記Ｎ+領域が形成されている領域には前記オーミックコンタクトが形成されており、前記Ｎ+領域が形成されていない領域には前記ショットキーコンタクトが形成されていることが好ましい。
【００２５】
このように構成すれば、通常のショットキーコンタクト型のＩＧＢＴの製造工程における金属膜形成工程の前に部分的にＮ+領域を形成する工程を加えるだけでオーミックコンタクトとショットキーコンタクトの並列構造が得られる。このため、このように簡単な構造でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴが得られる。
【００２６】
上記（５）に記載の絶縁ゲート型バイポーラトランジスタにおいては、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【００２７】
このような金属を用いれば、シリコンのＮ+層と接触することによりオーミックコンタクトを形成しかつＮ-型のシリコン半導体基体と接触することによりショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴが得られる。
【００２８】
（６）本発明の絶縁ゲート型バイポーラトランジスタは、半導体基体の一方の表面側に形成されたソース電極からこの半導体基体の他方の表面側に形成されたドレイン電極に向けてこの半導体基体の厚さ方向に流れる電流のスイッチングを、この半導体基体の一方の表面に形成されたゲート電極に与える電位によって行う絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面は粗面化されており、この粗面化された半導体基体の表面には、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜が形成されてなることを特徴とする。
【００２９】
このように構成すれば、通常のショットキーコンタクト型のＩＧＢＴの製造工程における金属膜形成工程の前に半導体基体の他方の表面を粗面化する工程を加えるだけでショットキーコンタクトの近傍に不純物準位を付与することができる。そして、この不純物準位がいわゆるライフタイムキラーとして働くため、このように簡単な構造でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴが得られる。
【００３０】
上記（６）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型のシリコンからなり、「この半導体基体と接触することによりショットキーコンタクトを形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【００３１】
このような金属を用いれば、半導体基体と接触することによりショットキーコンタクトを形成することができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴが得られる。
【００３２】
（７）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（３）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によってＮ+層を形成するＮ+層形成工程と、
（ｅ）前記半導体基体の他方の表面に、前記Ｎ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
（ｆ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００３３】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキーコンタクト型ＩＧＢＴの製造工程における金属膜形成工程の前に、Ｎ+層を形成して、半導体基体の裏面に孔を開けて凹部を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００３４】
上記（７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００３５】
上記（７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｆ）の順序で工程を実施するのが好ましいが、必ずしも（ａ）〜（ｆ）の順序で工程を実施する必要はない。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｃ）工程以降に実施することもできる。
【００３６】
（８）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（３）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、（ａ）Ｎ+型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面にエピタキシャル成長法によりＮ-層を形成するＮ-層形成工程と、
（ｃ）このＮ-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｄ）前記半導体基板の他方の表面側を表面加工することによって、前記Ｎ+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
（ｅ）前記半導体基体の他方の表面に前記Ｎ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
（ｆ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【００３７】
このため、本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、Ｎ+型の半導体基板を出発基板として用いることができる。
【００３８】
上記（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００３９】
上記（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｆ）の順序で工程を実施するのが好ましいが、必ずしも（ａ）〜（ｆ）の順序で工程を実施する必要はない。例えば、（ｃ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｄ）工程以降に実施することもできる。
【００４０】
（９）上記（７）又は（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、等方性エッチングによって前記凹部形成工程を行うことが好ましい。等方性エッチングによれば精度良く凹部を形成することができる。
【００４１】
（１０）上記（７）又は（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、異方性エッチングによって前記凹部形成工程を行うことも好ましい。異方性エッチングによれば、深い凹部でも精度良く形成することができる。
【００４２】
（１１）上記（７）又は（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、レーザー加工によって前記凹部形成工程を行うことも好ましい。レーザー加工によれば、生産性良く凹部を形成することができる。
【００４３】
（１２）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入によってＮ+層を形成するＮ+層形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
（ｆ）前記金属膜を部分的に加熱することによって、前記金属膜と前記Ｎ+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする。
【００４４】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキーコンタクト型ＩＧＢＴの製造工程における金属膜形成工程の前に、Ｎ+層を形成して、金属膜形成工程の後に、半導体基体の裏面からレーザ照射等によって金属膜と半導体基体を合金化するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００４５】
上記（１２）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００４６】
上記（１２）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｆ）の順序で工程を実施するのが好ましいが、必ずしも（ａ）〜（ｆ）の順序で工程を実施する必要はない。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｃ）工程以降に実施することもできる。
【００４７】
（１３）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ+型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面にエピタキシャル成長法によりＮ-層を形成するＮ-層形成工程と、
（ｃ）このＮ-層の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｄ）前記半導体基板の他方の表面側を表面加工することによって、前記Ｎ+の層を薄く残して半導体基体を形成する半導体基体形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ+層と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、
（ｆ）前記金属膜を部分的に加熱することによって、前記金属膜と前記Ｎ+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする。
【００４８】
このため、本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、Ｎ+型の半導体基板を出発基板として用いることができる。
【００４９】
上記（１３）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００５０】
上記（１３）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｆ）の順序で工程を実施するのが好ましいが、必ずしも（ａ）〜（ｆ）の順序で工程を実施する必要はない。例えば、（ｃ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｄ）工程以降に実施することもできる。
【００５１】
（１４）上記（１２）又は（１３）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、レーザー照射によって前記合金化工程を行うことが好ましい。レーザー照射によれば、生産性良く、合金化工程を行うことができる。
【００５２】
（１５）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（５）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によって部分的にＮ+領域を形成するＮ+領域形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ+領域と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００５３】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキーコンタクト型ＩＧＢＴの製造工程における金属膜形成工程の前に、Ｎ+領域を部分的に形成する工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００５４】
上記（１５）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００５５】
上記（１５）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｅ）の順序で工程を実施するのが好ましいが、必ずしも（ａ）〜（ｅ）の順序で工程を実施する必要はない。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｃ）工程以降に実施することもできる。
【００５６】
（１６）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（６）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くするとともに他方の表面を粗面化して、他方の表面が粗面化されたＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他の表面をエッチングするエッチング工程と、
（ｅ）前記半導体基体の他方の表面に、「前記Ｎ-型の半導体基体と接触することによりショットキーコンタクトを形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００５７】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキーコンタクト型のＩＧＢＴの製造工程における金属膜形成工程の前に半導体基体の他方の表面を粗面化する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、ショットキーコンタクトの近傍に不純物準位を付与することができ、そしてこの不純物準位がライフタイムキラーとして働くため、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００５８】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を詳しく説明する。
【００５９】
（実施形態１）
図１は、本発明の実施形態１に係る絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の部分断面図を示す図である。図１を参照しながら、本発明のＩＧＢＴを説明する。実施形態１に係るＩＧＢＴ１１０は、Ｎ-型シリコンからなるＮ-層１１４の表面にＤＳＡ法により、その表面が露出するようにＰウェル領域１１６が形成されている。さらに、このＰウェル領域１１６中にはその表面が露出するようにＮ+ソース領域１１８が形成されている。そして、Ｐウェル領域１１６の表面にはＳｉＯ2の薄いゲート絶縁膜１２２を介して、ポリシリコンからなるゲート電極１２４が形成されている。このゲート電極１２４は、Ｐウェル領域１１６をまたぎ、Ｎ+ソース領域１１８からＮ-層１１４に達するように配置されている。このゲート電極１２４直下のＰウェル領域表面をチャネル形成領域１２０という。Ｎ+ソース領域１１８とＰウェル領域１１６とを表面で短絡するようにソース電極１２８が形成され、このソース電極１２８はソース端子Ｓに接続されている。このソース電極１２８はゲート電極１２４とは層間絶縁膜１２６で絶縁されている。ゲート電極１２４はゲート端子Ｇに接続されている。
【００６０】
一方、Ｎ-層１１４の他方の表面には、Ｎ+層１３２が形成されているとともに、このＮ+層１３２の厚さより深い孔を開けることによって下地の半導体基体（Ｎ-層）１１４が露出した凹部１３４が部分的に形成されている。そして、この表面には、「前記Ｎ+層１３２と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-層１１４と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されている。この結果、凹部１３４が形成されていない領域にはオーミックコンタクトが形成され、凹部１３４が形成されている領域にはショットキーコンタクトが形成されることになる。これを電気的に見れば、オーミックコンタクトとショットキーコンタクトが並列に接続されていることになる。
【００６１】
「前記Ｎ+層１３２と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-層１１４と接触することによりショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極１３０が形成され、このドレイン電極１３０はドレイン端子Ｄに接続されている。
【００６２】
図２は、実施形態１に係るＩＧＢＴ１１０のターンオフ時における電流波形を示す図である。破線Ａが従来のショットキーコンタクト型ＩＧＢＴ９１０（図２０）の電流波形であり、実線Ｂが実施形態１に係るＩＧＢＴ１１０の電流波形である。図２にも示されているように、実施形態１に係るＩＧＢＴ１１０は、従来のショットキーコンタクト型ＩＧＢＴ９１０と比較すると、テール電流が低いレベルに保たれており、ターンオフ時間が短縮されていることがわかる。一方、実施形態１に係るＩＧＢＴ１１０のターンオン時におけるオン抵抗は低い値を示した。
【００６３】
この理由は、従来の図２０に係るショットキーコンタクト型のＩＧＢＴ９１０では、半導体基体の他方の表面には一面にショットキーコンタクトが形成されているのに対して、実施形態１に係るＩＧＢＴ１１０では、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが並列に形成されているためであると思料される。すなわち、実施形態１に係るＩＧＢＴでは、ホールの注入量が抑制されているので、ホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されるからである。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態１に係るＩＧＢＴ１１０は、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【００６４】
図３は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第１の構造例を示す図である。図３中、破線は、ＩＧＢＴ１１０の一方の表面（以下、「素子面」という。）におけるユニットセルを示している。図３に示されるように、第１の構造例では、凹部１３４が、隣接するＰウェル領域１１６間に、離散して設けられている。
【００６５】
図４及び図５は、実施形態１に係るＩＧＢＴ１１０の製造工程を示す図である。図４及び図５を参照しながら、実施形態１に係るＩＧＢＴの製造方法を説明する。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面に絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板１０８を薄くしてＮ-型の半導体基体（図１のＮ-層に対応）１１４を形成する。
（ｄ）Ｎ+層形成工程
次に、半導体基体１１４の裏面にイオン注入法によって砒素などのＮ型不純物を高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｎ+層１３２を形成する。
（ｅ）凹部形成工程
次に、等方性エッチング等により、半導体基体１１４の裏面に、Ｎ+層１３２の厚みより深い孔を部分的に開けて、部分的に凹部１３４を形成する。
（ｆ）金属膜形成工程
次に、半導体基体１１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
【００６６】
上記製造工程を経て、図１に示したような実施形態１に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキーコンタクト型ＩＧＢＴの製造における金属膜形成工程の前に、Ｎ+層を形成するとともに半導体基体の裏面に孔を開けて凹部を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００６７】
なお、図４及び図５においては、Ｎ-型の半導体基板を出発基板として実施形態１に係るＩＧＢＴを製造する製造工程を示したが、Ｎ+型の半導体基体を出発基板として実施形態１に係るＩＧＢＴを製造することもできる。この場合、以下のような製造工程とするのが好ましい。
（ａ）半導体基板準備工程
まず、Ｎ+層の半導体基板を準備する。
（ｂ）Ｎ-層形成工程
次に、この半導体基板の一方の表面にエピタキシャル成長法によりＮ-層を形成する。
（ｃ）絶縁ゲートトランジスタ形成工程
次に、このＮ-層の表面に絶縁ゲートトランジスタを形成する。
（ｄ）半導体基体形成工程
次に、前記半導体基板の他方の表面側を研削及び研磨することによって、前記Ｎ+の層を薄く残して半導体基体を形成する。
（ｅ）凹部形成工程
次に、前記半導体基体の他方の表面に前記Ｎ+層の厚みより深い孔を部分的に開けて、凹部を形成する。
（ｆ）金属膜形成工程
次に、半導体基体１１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
【００６８】
図６は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第２の構造例を示す図である。また、図７は第２の構造例に係るＩＧＢＴの部分断面図を示す図である。図６中、破線は、第２の構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図６に示されるように、第２の構造例では、凹部１３４が、第１の構造例とは逆に、凹部同士が互いに連続するように設けられている。
第２の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００６９】
図８は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第３の構造例を示す図である。図８中、破線は、第３の構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図８に示されるように、第３の構造例では、凹部１３４が、第１の構造例とは逆に、Ｐウェル領域の真裏に相当する部分に、互いに離散して設けられている。
第３の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例や第２の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００７０】
図９は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第４の構造例を示す図である。図９中、破線は、第４の構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図９に示されるように、第４の構造例では、凹部１３４が、隣接するＰウェル領域１１６間に、ストライプ状に離散して設けられている。
第４の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例〜第３の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００７１】
図１０は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第５の構造例を示す図である。また、図１１は第５の構造例に係るＩＧＢＴの部分断面図を示す図である。図１０中、破線は、第５の構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図１０に示されるように、第５の構造例では、Ｐウェル領域の形成ピッチよりも小さいピッチで形成された凹部１３４が裏面に多数設けられている。
第５の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例〜第４の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００７２】
図１２は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第６の構造例を示す図である。図１２中、破線は、第６の構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図１２に示されるように、凹部１３４は、ストライプ状に形成されたＰウェル領域１１６の間にストライプ状に離散して設けられている。
第６の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例〜第５の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００７３】
図１３は、実施形態１に係るＩＧＢＴ１１０の他方の表面の第７の構造例を示す図である。図１３中、破線は、第７の構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図１３に示されるように、ストライプ状に形成されたＰウェル領域１１６形成のピッチより小さいピッチで、凹部１３４が裏面に多数設けられている。
第７の構造例に係るＩＧＢＴの特性を評価したところ、第１の構造例〜第６の構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００７４】
（実施形態２）
図１４は、本発明の実施形態２に係るＩＧＢＴの部分断面図を示す図である。図１４を参照しながら、実施形態２に係るＩＧＢＴを説明する。実施形態２のＩＧＢＴ２１０は、Ｎ-型シリコンからなるＮ-層１１４の表面にＤＳＡ法により、その表面が露出するようにＰウェル領域２１６が形成されている。さらに、このＰウェル領域２１６中にはその表面が露出するようにＮ+ソース領域２１８が形成されている。そして、Ｐウェル領域２１６の表面にはＳｉＯ2の薄いゲート絶縁膜２２２を介して、ポリシリコンからなるゲート電極２２４が形成されている。このゲート電極２２４は、Ｐウェル領域２１６をまたぎ、Ｎ+ソース領域２１８からＮ-層２１４に達するように配置されている。このゲート電極２２４直下のＰウェル領域表面をチャネル形成領域２２０という。Ｎ+ソース領域２１８とＰウェル領域２１６とを表面で短絡するようにソース電極２２８が形成され、このソース電極２２８はソース端子Ｓに接続されている。このソース電極２２８はゲート電極２２４とは層間絶縁膜２２６で絶縁されている。ゲート電極２２４はゲート端子Ｇに接続されている。
【００７５】
一方、Ｎ-層２１４の他方の表面には、Ｎ+層２３２と、「前記Ｎ+層２３２と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体（Ｎ-層）２１４とショットキーコンタクトを形成する金属」の膜が形成されているとともに、この「前記Ｎ+層２３２と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型の半導体基体とショットキーコンタクトを形成する金属」と、前記Ｎ+層と、前記半導体基体とが合金化された領域（合金部２３４）が部分的に形成されており、合金化されていない領域には前記オーミックコンタクトが形成されており、合金化されている領域（合金部２３４）には前記ショットキーコンタクトが形成されている。これを電気的に見れば、このオーミックコンタクト部分とショットキーコンタクト部分が、並列に接続されていることになる。
【００７６】
「前記Ｎ+層２３２と接触することによりオーミックコンタクトを形成しかつ前記半導体基体を構成する材料と合金化して前記Ｎ-型半導体基体（Ｎ-層２１４）とショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極２３０が形成され、このドレイン電極２３０はドレイン端子Ｄに接続されている。
【００７７】
実施形態２に係るＩＧＢＴの特性を評価したところ、実施形態１の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されている。これは、従来のショットキーコンタクト型のＩＧＢＴ９１０では、半導体基体の他方の表面には一面にショットキーコンタクトが形成されているのに対して、実施形態２に係るＩＧＢＴ２１０では、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが分布して並列に形成されているためである。すなわち、実施形態２に係るＩＧＢＴにおいては、ホールの注入量が抑制されているので、ホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されるからである。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態２に係るＩＧＢＴ２１０も、実施形態１の場合と同様に、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【００７８】
図１５は、実施形態２に係るＩＧＢＴの他方の表面の構造例を示す図である。図１５中、破線は、この構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図１５に示されるように、この構造例では、合金部２３４が、隣接する各Ｐウェル領域２１６間に、離散して設けられている。
この構造例に係るＩＧＢＴ２１０の特性を評価したところ、実施形態１の各構造例の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００７９】
図１６は、実施形態２に係るＩＧＢＴ２１０の製造工程を示す図である。図１６を参照しながら、実施形態２に係るＩＧＢＴの製造方法を説明する。なお、以下の（ａ）半導体基板準備工程から（ｃ）半導体基体形成工程までは、実施形態１のＩＧＢＴ１１０の製造方法と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板の素子面に絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体（Ｎ-層）を形成する。
（ｄ）Ｎ+層形成工程
次に、半導体基体２１４の裏面にイオン注入法によって砒素などのＮ型不純物を高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｎ+層２３２を形成する。
（ｅ）金属膜形成工程
次に、半導体基体２１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させて金属膜１３０を形成する。
（ｆ）合金化工程
金属膜１３０を部分的に加熱することによって、前記金属膜１３０と前記Ｎ+層２３２と前記半導体基体２１４とを部分的に合金化させる。
【００８０】
上記製造工程を経て、図１４に示したような実施形態２に係るＩＧＢＴ２１０が得られた。このように、この製造方法は、通常のショットキーコンタクト型のＩＧＢＴの製造工程における金属膜形成工程の前にＮ+層を形成するとともに、金属膜形成工程の後に半導体基体の裏面を部分的に加熱する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００８１】
なお、上記においては、Ｎ-型の半導体基板を出発基板として実施形態２に係るＩＧＢＴを製造する製造工程を示したが、Ｎ+型の半導体基体を出発基板として実施形態２に係るＩＧＢＴを製造することもできる。この場合、以下のような製造工程とする。
（ａ）半導体基板準備工程
まず、Ｎ+層の半導体基板を準備する。
（ｂ）Ｎ-層形成工程
次に、この半導体基板の一方の表面にエピタキシャル成長法によりＮ-層を形成する。
（ｃ）絶縁ゲートトランジスタ形成工程
次に、このＮ-層の表面に絶縁ゲートトランジスタを形成する。
（ｄ）半導体基体形成工程
次に、前記半導体基板の他方の表面側を研削及び研磨することによって、前記Ｎ+の層を薄く残して半導体基体を形成する。
（ｅ）金属膜形成工程
次に、半導体基体２１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させて金属膜１３０を形成する。
（ｆ）合金化工程
金属膜１３０を部分的に加熱することによって、前記金属膜１３０と前記Ｎ+層２３２と前記半導体基体２１４とを部分的に合金化させる。
【００８２】
（実施形態３）
図１７は、本発明の実施形態３に係るＩＧＢＴの部分断面図を示す図である。実施形態３のＩＧＢＴの基本構造は、実施形態１や実施形態２のＩＧＢＴとほぼ同じであるが、ドレイン電極の近傍の構造が異なっている。すなわち、Ｎ-層４１４の他方の表面には部分的にＮ+領域３３２が形成されている。そして、この表面には、「前記Ｎ+領域３３２と接触することによりオーミックコンタクトを形成しかつ前記Ｎ-層３１４と接触することによりショットキーコンタクトを形成する金属」の膜がさらに形成されている。この結果、Ｎ+領域３３２が形成されていない領域にはオーミックコンタクトが形成され、Ｎ+領域３３２が形成されている領域にはショットキーコンタクトが形成されることになる。これを電気的に見れば、オーミックコンタクトとショットキーコンタクトが並列に接続されていることになる。
【００８３】
「前記Ｎ+領域３３２と接触することによりオーミックコンタクトを形成しかつＮ+領域３３２と接触することによりショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極３３０が形成され、このドレイン電極３３０はドレイン端子Ｄに接続されている。
【００８４】
実施形態３に係るＩＧＢＴの特性を評価したところ、実施形態１や実施形態２の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されている。これは、従来のショットキーコンタクト型のＩＧＢＴ９１０では、半導体基体の他方の表面には一面にショットキーコンタクトが形成されているのに対して、実施形態３に係るＩＧＢＴ３１０では、半導体基体の他方の表面にはオーミックコンタクトとショットキーコンタクトが分布して並列に形成されているためである。すなわち、実施形態３に係るＩＧＢＴにおいては、ホールの注入量が抑制されているので、ホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されるからである。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態３に係るＩＧＢＴ３１０は、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【００８５】
図１８は、実施形態３に係るＩＧＢＴの他方の表面の構造例を示す図である。図１８中、破線は、この構造例に係るＩＧＢＴの素子面におけるユニットセルを示している。図１８に示されるように、この構造例では、Ｎ+領域３３２が、隣接する各Ｐウェル領域２１６間に、離散して設けられている。
実施形態３に係るＩＧＢＴ３１０の特性を評価したところ、実施形態１や実施形態２の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されていることがわかった。
【００８６】
図１９は、実施形態３に係るＩＧＢＴ３１０の製造工程を示す図である。図１９を参照しながら、実施形態３に係るＩＧＢＴ３１０の製造方法を説明する。なお、以下の（ａ）半導体基板準備工程から（ｃ）半導体基体形成工程までは、実施形態１のＩＧＢＴ１１０の製造方法と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板の素子面に絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体（Ｎ-層）を形成する。
（ｄ）Ｎ+領域形成工程
次に、半導体基体２１４の裏面に、イオン注入法によって砒素などのＮ型不純物を部分的に高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｎ+領域３３２を形成する。
（ｅ）金属膜形成工程
次に、半導体基体３１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極３３０を形成する。
【００８７】
上記製造工程を経て、図１７に示したような実施形態３に係るＩＧＢＴ３１０が得られた。このように、この製造方法は、通常のショットキーコンタクト型のＩＧＢＴの製造工程における金属膜形成工程の前に部分的にＮ+領域を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００８８】
（実施形態４）
図２０は、本発明の実施形態４に係るＩＧＢＴの部分断面図を示す図である。実施形態４のＩＧＢＴの基本構造は、実施形態１〜実施形態３のＩＧＢＴとほぼ同じであるが、ドレイン電極の近傍の構造が異なっている。すなわち、Ｎ-層４１４の他方の表面は粗面化されており、この粗面化された半導体基体の表面には、この半導体基体と接触することによりショットキーコンタクトを形成する金属の膜が形成されている。
【００８９】
「前記Ｎ-型の半導体基体４１４と接触することによりショットキーコンタクトを形成する金属」としては白金が用いられている。そして、この白金の膜上には、さらにモリブデン膜、チタン膜、ニッケル膜、銀膜が積層され、機械強度及びはんだづけ特性の向上が図られている。これらの積層膜によりドレイン電極３３０が形成され、このドレイン電極３３０はドレイン端子Ｄに接続されている。
【００９０】
実施形態４に係るＩＧＢＴの特性を評価したところ、実施形態１、実施形態２、実施形態３の場合と同様に、オン電流も低く、ターンオフ時間も短く、高速スイッチング特性も改善されている。これは、半導体基体の他方の表面を粗面化すれば、半導体基体と金属との界面に形成されるショットキーコンタクトの近傍に不純物準位を付与することができ、この不純物準位がいわゆるライフタイムキラーとして働くため、ホールを速く消滅させることができるためであると思料される。一方、ターンオン時にはショットキーコンタクトからのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態４に係るＩＧＢＴ４１０は、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている。
【００９１】
図２１、図２２は、実施形態４に係るＩＧＢＴ４１０の製造工程を示す図である。図２１、図２２を参照しながら、実施形態４に係るＩＧＢＴ４１０の製造方法を説明する。なお、以下の（ａ）半導体基板準備工程から（ｂ）半導体基体形成工程までは、実施形態１のＩＧＢＴ１１０の製造方法と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板の素子面に絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板の他方の表面側を研削することによって前記半導体基板を薄くするとともに、Ｎ-型の半導体基体の他方の表面が粗面化されたＮ-型の半導体基体を形成する。
（ｄ）エッチング工程
次に、半導体基体の他の表面をエッチングする。
（ｅ）金属膜形成工程
次に、半導体基体４１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極４３０を形成する。
【００９２】
上記製造工程を経て、図２０に示したような実施形態４に係るＩＧＢＴ４１０が得られた。このように、この製造方法は、通常のショットキーコンタクト型のＩＧＢＴの製造工程における金属膜形成工程の前に半導体基体の他方の表面を粗面化する工程を加えるだけでショットキーコンタクトの近傍に不純物準位を付与することができ、この不純物準位がいわゆるライフタイムキラーとして働く。このため、ホールを速く消滅させることができるので、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００９３】
【発明の効果】
以上説明したように、本発明のＩＧＢＴは、半導体基体の他方の表面にオーミックコンタクトとショットキーコンタクトとが並列に形成されているため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたＩＧＢＴとなっている。また、本発明のＩＧＢＴは、半導体基体の他方の表面が粗面化されておりこの粗面化された半導体基体の表面に「白金などのショットキーコンタクトを形成する金属」の膜が形成されているため、オン抵抗を低く保ちながらさらに高速スイッチング特性の改善された優れたＩＧＢＴとなっている。さらに、本発明のＩＧＢＴの製造方法によれば、以上のように優れたＩＧＢＴを簡単に製造することができる。
【図面の簡単な説明】
【図１】実施形態１に係るＩＧＢＴの部分断面図である。
【図２】実施形態１に係るＩＧＢＴのターンオフ時における電流波形図である。
【図３】実施形態１に係るＩＧＢＴの他方の表面の第１の構造例を示す図である。
【図４】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図５】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図６】実施形態１に係るＩＧＢＴの他方の表面の第２の構造例を示す図である。
【図７】第２の構造例に係るＩＧＢＴの部分断面図である。
【図８】実施形態１に係るＩＧＢＴの他方の表面の第３の構造例を示す図である。
【図９】実施形態１に係るＩＧＢＴの他方の表面の第４の構造例を示す図である。
【図１０】実施形態１に係るＩＧＢＴの他方の表面の第５の構造例を示す図である。
【図１１】第５の構造例に係るＩＧＢＴの部分断面図である。
【図１２】実施形態１に係るＩＧＢＴの他方の表面の第６の構造例を示す図である。
【図１３】実施形態１に係るＩＧＢＴの他方の表面の第７の構造例を示す図である。
【図１４】実施形態２に係るＩＧＢＴの部分断面図である。
【図１５】実施形態２に係るＩＧＢＴの他方の表面の構造例を示す図である。
【図１６】実施形態２に係るＩＧＢＴの製造工程を示す図である。
【図１７】実施形態３に係るＩＧＢＴの部分断面図である。
【図１８】実施形態３に係るＩＧＢＴの他方の表面の構造例を示す図である。
【図１９】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図２０】実施形態４に係るＩＧＢＴの部分断面図である。
【図２１】実施形態４に係るＩＧＢＴの製造工程を示す図である。
【図２２】実施形態４に係るＩＧＢＴの製造工程を示す図である。
【図２３】従来のＩＧＢＴの部分断面図である。
【図２４】従来のＩＧＢＴの表面構造例を示す図である。
【図２５】従来のＩＧＢＴの他の表面構造例を示す図である。
【図２６】従来のＩＧＢＴの部分断面図である。
【符号の説明】
１０８  Ｎ-型半導体基板
１１０、２１０、３１０、４１０  ＩＧＢＴ
１１４、２１４、３１４、４１４  Ｎ-層
１１６、２１６、３１６、４１６  Ｐウェル領域
１１８、２１８、３１８、４１８  Ｎ+ソース領域
１２０、２２０、３２０、４２０  チャネル形成領域
１２２、２２２、３２２、４２２  ゲート絶縁膜
１２４、２２４、３２４、４２４  ゲート電極
１２６、２２６、３２６、４２６  層間絶縁膜
１２８、２２８、３２８、４２８  ソース電極
１３０、２３０、３３０、４３０  ドレイン電極
１３２、２３２、  Ｎ+層
１３４  凹部
２３４  合金部
３３１  レジスト
３３２  Ｎ+領域
４３４  粗面
【図１】
0003895147.tif 000002
【図２】
0003895147.tif 000003
【図３】
0003895147.tif 000004
【図４】
0003895147.tif 000005
【図５】
0003895147.tif 000006
【図６】
0003895147.tif 000007
【図７】
0003895147.tif 000008
【図８】
0003895147.tif 000009
【図９】
0003895147.tif 000010
【図１０】
0003895147.tif 000011
【図１１】
0003895147.tif 000012
【図１２】
0003895147.tif 000013
【図１３】
0003895147.tif 000014
【図１４】
0003895147.tif 000015
【図１５】
0003895147.tif 000016
【図１６】
0003895147.tif 000017
【図１７】
0003895147.tif 000018
【図１８】
0003895147.tif 000019
【図１９】
0003895147.tif 000020
【図２０】
0003895147.tif 000021
【図２１】
0003895147.tif 000022
【図２２】
0003895147.tif 000023
【図２３】
0003895147.tif 000024
【図２４】
0003895147.tif 000025
【図２５】
0003895147.tif 000026
【図２６】
0003895147.tif 000027