(57)【特許請求の範囲】
【請求項１】
一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、
上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、
上記受信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、
受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、
上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、
この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段とを有し、
上記送信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、
送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、
上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、
この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、
上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻を取得する取得手段と、
この取得手段で取得した受信データブロックの出力開始タイミングの発生時刻と上記第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻との差が一定値になるように送信データブロックの送信開始タイミング発生周期を補正する補正手段と、
を具備したことを特徴とするデータ転送装置。
【請求項２】
一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、
上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、
上記受信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、
受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、
上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、
この第１の時刻発生手段により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、
この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、
上記送信手段より送信データブロックの送信開始タイミングの発生時刻を取得する取得手段と、
この取得手段で取得された送信データブロックの送信開始タイミングの発生時刻と上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように送信データブロックの送信開始タイミング発生周期を補正する補正量を検出する補正量検出手段とを有し、
上記送信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、
送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、
上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、
この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、
上記補正量検出手段で検出された補正量で上記第２のタイミング発生手段で発生される送信データブロックの送信開始タイミングの発生周期を補正する補正手段と、
を具備したことを特徴とするデータ転送装置。
【請求項３】
一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、
上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、
上記受信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、
受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、
上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、
この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、
上記送信手段より送信データブロックの送信開始タイミングの発生時刻が付加された送信データブロックを取得する取得手段と、
この取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り除く除去手段と、
上記取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り出す取出手段と、
この取出手段で取り出された送信データブロックの送信開始タイミングの発生時刻と上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように送信データブロックの送信開始タイミング発生周期を補正する補正量を検出する補正量検出手段とを有し、
上記送信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、
送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、
上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、
この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、
この第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻を送信データブロックに付加する付加手段と、
上記補正量検出手段で検出された補正量で上記第２のタイミング発生手段で発生される送信データブロックの送信開始タイミングの発生周期を補正する補正手段と、
を具備したことを特徴とするデータ転送装置。
【請求項４】
一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、
上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、
上記受信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する検出手段と、
受信データブロックの出力開始タイミングを発生するタイミング発生手段と、
上記検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う時刻発生手段と、
この時刻発生手段により上記タイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する計測手段と、
上記送信手段より送信データブロックの送信開始タイミングの発生時刻を取得する取得手段と、
この取得手段で取得された送信データブロックの送信開始タイミングの発生時刻と上記計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように上記タイミング発生手段で発生される受信データブロックの出力開始タイミングの発生周期を補正する補正手段と、
を具備したことを特徴とするデータ転送装置。
【請求項５】
一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、
上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、
上記受信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、
受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、
上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、
この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、
上記送信手段で検出された補正量で上記第１のタイミング発生手段で発生される受信データブロックの出力開始タイミングの発生周期を補正する補正手段とを有し、
上記送信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、
送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、
上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、
この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、
上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻を取得する取得手段と、
この取得手段で取得された受信データブロックの出力開始タイミングの発生時刻と上記第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻との差が一定値になるように受信データブロックの出力開始タイミング発生周期を補正する補正量を検出する補正量検出手段と、
を具備したことを特徴とするデータ転送装置。
【請求項６】
一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、
上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、
上記受信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、
受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、
上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、
この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、
上記送信手段より送信データブロックの送信開始タイミングの発生時刻が付加された送信データブロックを取得する取得手段と、
この取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り除く除去手段と、
上記取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り出す取出手段と、
この取出手段で取り出された送信データブロックの送信開始タイミングの発生時刻と上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように上記第１のタイミング発生手段で発生される受信データブロックの出力開始タイミングの発生周期を補正する補正手段とを有し、
上記送信手段が、
上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、
送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、
上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、
この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、
この第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻を送信データブロックに付加する付加手段と、
を具備したことを特徴とするデータ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一定量のデータブロックを一定の周期で送信手段から伝送路を経由して受信手段へ転送するデータ転送装置に関する。
【０００２】
【従来の技術】
近年、イメージ情報は容易にデジタルデータとして扱えるようになってきた。
【０００３】
これらを応用した機器としてデジタル複写機（デジタルＰＰＣ）がある。これは、従来のアナログ複写機（アナログＰＰＣ）の様に原稿からの反射光を光学的に導いて感光体上に像形成を行うのではない。原稿からの反射光は、一旦ＣＣＤセンサで電気信号として読み取った後デジタル信号に変換される。一旦デジタル化された原稿は様々な処理を施されたレーザプリンタによって紙に出力される。
【０００４】
原稿画像を一旦デジタル信号に変換することによって、ＣＣＤセンサからの入力特性やレーザプリンタへの出力特性の補正、拡大・縮小、部分消去・枠外消去等の様々な処理が信号処理によって可能となる。
【０００５】
更に、デジタル信号に変換された画像は、符号化処理を行うことによりデータ量を圧縮して効率的に蓄積することが可能となる。蓄積された画像は印字出力を行いたい任意の順番でもとの画像に復号化され、任意の枚数レーザプリンタへ出力することが可能である。
【０００６】
また、従来の画像を光学的に処理を行っていたアナログＰＰＣに比べ、画像をデジタル信号として取り扱うことで、画像入力装置、画像処理装置、画像出力装置間の接続レイアウトの自由度を飛躍的に向上することができる。
【０００７】
従来、画像入力装置、画像処理装置、画像出力装置等の処理モジュール間の画像データ転送手段として、画像データの転送速度や、１画素を表現するのに必要なビット（ｂｉｔ）数に応じて複数ビット（ｂｉｔ）をデータ転送用に割り当て、転送クロックやページのカラム（画像横）方向の有効期間、ページのライン（画像縦）方向の有効期間等の専用の制御信号を用いて転送するパラレルビデオインタフェース（Ｉ／Ｆ）が一般的であった。
【０００８】
しかしながら、前記したようなパラレルＩ／Ｆは性能や用途によって個別に仕様が定義されるため、その都度専用のインタフェース（Ｉ／Ｆ）の設計が必要になり汎用的に使用することができなかった。
【０００９】
このような問題点を解決する手段として、高速シリアルバス規格であるＩＥＥＥ１３９４が注目されている。ＩＥＥＥ１３９４はパーソナルコンピュータおよび周辺機器間で高速なデータ転送を可能にする汎用インタフェース（Ｉ／Ｆ）の規格である。
【００１０】
シリアルバス規格であるＩＥＥＥ１３９４を画像データ転送Ｉ／Ｆとして使用する場合、従来のパラレルＩ／Ｆの様に画像データ信号や制御信号をそれぞれ専用の信号線として取り扱うことはできないため、画像データと制御信号を伝送時には両者の情報をもった１つのデータとして取り扱う必要がある。
【００１１】
また、従来、専用の制御信号で行っていたものと同等の制御が行える必要がある。
【００１２】
従来は、画像データの送信側と受信側のデータ転送速度を同一にするため、専用の制御信号を使用し、１ラインを転送する毎に送信と受信のタイミングの同期をとっていた。従って、転送速度の差は１ラインの転送期間中に吸収できるため、２ライン分の速度緩衝メモリを用いれば、速度差は完全に吸収することが可能であった。
【００１３】
しかしながら、画像データ転送Ｉ／ＦとしてＩＥＥＥ１３９４を用いた場合、従来の専用の制御信号で行っていたのと同様、１ライン転送する毎に制御信号をデータとして転送して送信と受信のタイミングの同期をとることは、同期化のために多くの処理能力を消費し、処理装置の規模を増大させてしまう。
【００１４】
また、ライン単位の同期化を行わずに、送信側、受信側それぞれの基準クロックに送ってデータ転送を行った場合、送信側と受信側で１データの転送クロックに±１％のずれがあったと仮定すると、解像度６００ＤＰＩでＡ３縦方向の画像（約９９２０ライン）を転送すると、ぺージ最終端では送信側と受信側で最大約１００ラインの誤差を生じてしまう。これらの誤差を完全に吸収するためには、遅れた場合と進んだ場合のそれぞれに対し１００ライン分の合計２００ライン分の速度緩衝メモリが必要となり、装置及びコストが増大してしまうという問題があった。
【００１５】
【発明が解決しようとする課題】
上記したように、画像データ転送Ｉ／Ｆとして汎用的な高速シリアルバスインターフェースであるＩＥＥＥ１３９４を用いた場合、従来の専用の制御信号で行っていたのと同様、１ライン転送する毎に制御信号をデータとして転送して送信と受信のタイミングの同期をとることは、同期化のために多くの処理能力を消費して処理装置の規模を増大させてしまい、ライン単位の同期化を行わずに、送信側、受信側それぞれの基準クロックに送ってデータ転送を行った場合、送信側と受信側で１データの転送クロックに±１％のずれがあったと仮定すると、ぺージ最終端では送信側と受信側で最大約１００ラインの誤差を生じてしまい、これらの誤差を完全に吸収するために遅れた場合と進んだ場合のそれぞれに対し１００ライン分の合計２００ライン分の速度緩衝メモリが必要となり、装置及びコストが増大してしまうという問題があった。
【００１６】
そこで、この発明は、汎用的な高速シリアルバスインターフェースを用いた際の送信側と受信側の転送速度のずれを吸収するために必要な緩衝メモリのサイズ、及び補正に必要な処理量を増大させることなく画像データを転送することのできる画像データ転送装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
この発明の画像データ転送装置は、一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、上記受信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段とを有し、上記送信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻を取得する取得手段と、この取得手段で取得した受信データブロックの出力開始タイミングの発生時刻と上記第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻との差が一定値になるように送信データブロックの送信開始タイミング発生周期を補正する補正手段とから構成されている。
【００１８】
この発明の画像データ転送装置は、一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、上記受信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、この第１の時刻発生手段により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、上記送信手段より送信データブロックの送信開始タイミングの発生時刻を取得する取得手段と、この取得手段で取得された送信データブロックの送信開始タイミングの発生時刻と上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように送信データブロックの送信開始タイミング発生周期を補正する補正量を検出する補正量検出手段とを有し、上記送信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、上記補正量検出手段で検出された補正量で上記第２のタイミング発生手段で発生される送信データブロックの送信開始タイミングの発生周期を補正する補正手段とから構成されている。
【００１９】
この発明の画像データ転送装置は、一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、上記受信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、上記送信手段より送信データブロックの送信開始タイミングの発生時刻が付加された送信データブロックを取得する取得手段と、この取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り除く除去手段と、上記取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り出す取出手段と、この取出手段で取り出された送信データブロックの送信開始タイミングの発生時刻と上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように送信データブロックの送信開始タイミング発生周期を補正する補正量を検出する補正量検出手段とを有し、上記送信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、この第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻を送信データブロックに付加する付加手段と、上記補正量検出手段で検出された補正量で上記第２のタイミング発生手段で発生される送信データブロックの送信開始タイミングの発生周期を補正する補正手段とから構成されている。
【００２０】
この発明の画像データ転送装置は、一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、上記受信手段が、上記基準時刻発生手段で発生される基準時刻を検出する検出手段と、受信データブロックの出力開始タイミングを発生するタイミング発生手段と、上記検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う時刻発生手段と、この時刻発生手段により上記タイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する計測手段と、上記送信手段より送信データブロックの送信開始タイミングの発生時刻を取得する取得手段と、この取得手段で取得された送信データブロックの送信開始タイミングの発生時刻と上記計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように上記タイミング発生手段で発生される受信データブロックの出力開始タイミングの発生周期を補正する補正手段とから構成されている。
【００２１】
この発明の画像データ転送装置は、一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、上記受信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、上記送信手段で検出された補正量で上記第１のタイミング発生手段で発生される受信データブロックの出力開始タイミングの発生周期を補正する補正手段とを有し、上記送信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻を取得する取得手段と、この取得手段で取得された受信データブロックの出力開始タイミングの発生時刻と上記第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻との差が一定値になるように受信データブロックの出力開始タイミング発生周期を補正する補正量を検出する補正量検出手段とから構成されている。
【００２２】
この発明の画像データ転送装置は、一定量のデータブロックを一定の周期で送信手段から伝送手段を経由して受信手段へ転送するデータ転送装置において、上記伝送手段が、上記送信手段と受信手段の共通の基準となる基準時刻発生手段を有し、上記受信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第１の検出手段と、受信データブロックの出力開始タイミングを発生する第１のタイミング発生手段と、上記第１の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第１の時刻発生手段と、この第１の時刻発生手段により上記第１のタイミング発生手段で発生された受信データブロックの出力開始タイミングの発生時刻を計測する第１の計測手段と、上記送信手段より送信データブロックの送信開始タイミングの発生時刻が付加された送信データブロックを取得する取得手段と、この取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り除く除去手段と、上記取得手段で取得された送信データブロックに付加された送信データブロックの送信開始タイミングの発生時刻を取り出す取出手段と、この取出手段で取り出された送信データブロックの送信開始タイミングの発生時刻と上記第１の計測手段で計測された受信データブロックの出力開始タイミングの発生時刻との差が一定値になるように上記第１のタイミング発生手段で発生される受信データブロックの出力開始タイミングの発生周期を補正する補正手段とを有し、上記送信手段が、上記基準時刻発生手段で発生される基準時刻を検出する第２の検出手段と、送信データブロックの送信開始タイミングを発生する第２のタイミング発生手段と、上記第２の検出手段で検出された基準時刻により基準時刻と同一時刻になるように時刻合わせを行う第２の時刻発生手段と、この第２の時刻発生手段により上記第２のタイミング発生手段で発生された送信データブロックの送信開始タイミングの発生時刻を計測する第２の計測手段と、この第２の計測手段で計測された送信データブロックの送信開始タイミングの発生時刻を送信データブロックに付加する付加手段とから構成されている。
【００２３】
【発明の実施の形態】
以下、この発明の一実施の形態について図面を参照して説明する。
【００２４】
図１は、高速シリアルバスＩＥＥＥ１３９４により各ユニットを接続したデジタル複写機システムの構成を示す。
【００２５】
デジタル複写機システム１は、画像の読み取りを行うイメージスキャナ２、画像の印字出力を行うページプリンタ３、イメージスキャナ２及びページプリンタ３の動作制御及び読みとった画像の蓄積、並び替え出力、回転出力、複数画像の連結、複数画像の合成などのイメージハンドリングを行うデジタル複写機コントローラ４、これらモジュールを接続するＩＥＥＥ１３９４シリアルバス６により構成されている。
【００２６】
また、デジタル複写機コントローラ４とパーソナルコンピュータ（以下、ＰＣと記述する）５とをＩＥＥＥ１３９４シリアルバス６で接続することにより、イメージスキャナ２からＰＣ５への画像出力、ＰＣ５からページプリンタ３への画像の印字出力、ＰＣ５とデジタル複写機コントローラ４間のデータ入出力を行うことも可能である。
【００２７】
従って、ＩＥＥＥ１３９４シリアルバス６において、イメージスキャナ２は画像データ送信部、ページプリンタ３は画像データ受信部、デジタル複写機コントローラ４は画像データ送信制御部と画像データ受信制御部の両方を持つモジュールとして位置づけられる。
【００２８】
図２は、本発明による画像データ転送におけるライン転送タイミングの同期方法を概念的に示している。
【００２９】
画像データ転送は、画像データの発生及び送信もととなる画像データ送信ノード８から、画像データの受信及び出力を行う画像データ受信ノード９へ行われる。
【００３０】
また、本発明においては、ライン転送タイミングの同期化に必要な基準時刻発生（サイクルマスタ）ノード７がＩＥＥＥ１３９４シリアルバス６上に１以上必要である。但し、基準時刻発生ノードとして動作するノードは、ＩＥＥＥ１３９４シリアルバス上に唯一であり、画像データ送信ノードもしくは画像データ受信ノードが基準時刻発生ノードを兼ねることも可能である。
【００３１】
次に本発明の概略について述べる。
【００３２】
画像データ送信ノード８及び画像データ受信ノード９はそれぞれ内部に動作基準クロックを持っており、基準クロックを元に１ラインの処理周期を発生し、画像の読み取りや印字出力を行っている。従って、それぞれの１ラインの処理周期間に僅かではあるがずれや変動が生じてしまう。高解像で大容量の画像データを転送する場合、僅かなずれであっても、ずれが積算され、ずれを吸収するための緩衝メモリが必要となり、装置の規模及びコストを増大させるという問題があった。
【００３３】
本発明は、このずれを補正することによって緩衝メモリのサイズを削減することを目的としている。
【００３４】
次に、ずれの補正方法について述べる。
【００３５】
ＩＥＥＥ１３９４シリアルバス６上の基準時刻発生ノード７は、サイクルタイマ７ａを実装することで、サイクルマスタの時刻を基準に定期的に時刻合わせを行い、ＩＥＥＥ１３９４シリアルバス６内で同一性の保証された時刻を知ることが出来る。
【００３６】
画像データ送信ノード８及び画像データ受信ノード９は、それぞれの発生するライン同期信号発生時刻８ｂ，９ｂを、それぞれに設けられたサイクルタイマ８ａ，９ａより取得する。
【００３７】
画像データ受信ノード９のライン同期信号周期を基準に画像データ送信ノード８のライン同期信号周期を補正する場合、それぞれのライン同期信号の開始時刻８ｂ，９ｂの差を求め、この差が一定値になるように画像データ送信ノード８のライン同期信号周期を増減することによって補正（８ｃ）を行う。
【００３８】
画像データ送信ノード８のライン同期信号周期を基準に画像データ受信ノード９のライン同期信号周期を補正する場合、それぞれのライン同期信号の開始時刻８ｂ，９ｂの差を求め、この差が一定値になるように画像データ受信ノード９のライン同期信号周期を増減することによって補正（９ｃ）を行う。
【００３９】
次に、従来方法の問題点について詳細に説明する。
【００４０】
図３は、１ページの画像データのライン単位の送・受信を示す。
【００４１】
Ａ３サイズ縦置きの画像を解像度６００ＤＰＩで処理する場合、転送ライン数は約９９２２ラインとなる。画像データ送信ノードは画像を一定の周期でライン単位に画像を送信し、画像データ受信ノードはライン単位に画像を受信し、一定の周期で受信したデータで出力する。
【００４２】
図４は、送信側と受信側でライン同期がとれている状態の送信側ライン入力画像及び受信側ライン出力画像を示す。
【００４３】
送信側は、送信側のライン同期信号毎に１ライン分のデータを送信する。受信側は、受信側のライン同期信号毎にすでに受信の完了している１ライン分の画像データを出力する。送信側と受信側でライン同期がとれている状態では、送信側と受信側の処理ラインの相対関係がページスタートからページエンドまで一定に保たれている。従って、伝送処理で生じる遅延時間分の緩衝メモリを実装すれば良いことになる。
【００４４】
図５は、受信側のライン周期が送信側に対し１％長いために処理ラインにずれを生じている状態を示している。
【００４５】
９９２２ラインの画像を処理した場合、ページエンドで約１００ラインのずれを生じるため、このずれを吸収するためには約１００ライン分の緩衝メモリが必要となる。
【００４６】
図６は、受信側のライン周期が送信側に対し１％短いために処理ラインにずれを生じている状態を示している。
【００４７】
９９２２ラインの画像を処理した場合、ページエンドで約１００ラインのずれを生じるため、このずれを吸収するためには約１００ライン分の緩衝メモリが必要となる。
【００４８】
つまり、ライン周期が±１％範囲で誤差を持っていると仮定すると、９９２２ラインの画像を処理するためには、ずれを吸収するために前後１００ラインの合計２００ライン分の緩衝メモリが必要となってしまう。
【００４９】
次に、本発明によるラインずれの生じない画像データ転送装置について詳細に説明する。すなわち、画像データ転送装置２０は、画像データ送信制御部２１、画像データ受信制御部２２とがＩＥＥＥ１３９４シリアルバス６で接続され、ＩＥＥＥ１３９４シリアルバス６にサイクルマスタノード２３が接続されている。
【００５０】
図７は、画像データ送信制御部２１の構成を示している。
【００５１】
画像データ送信制御部２１は、ＩＥＥＥ１３９４シリアルバス６に対して送信パケットデータをアイソクロナス（Isochronous）転送モードで送信し、制御データをエイシンクロナス（Asynchronous）転送モードで送・受信を行うためのＩＥＥＥ１３９４シリアルバスコントローラ１０、ページスタート信号及びライン同期信号に同期してライン画像データを発生する画像データ発生部１１、ライン画像データを必要に応じてアイソクロナス転送に適したパケットサイドに変換し、必要に応じて送信側ライン同期信号の開始時刻データをライン画像データに付加して送信パケットを生成する送信パケット変換部１２、送信側ライン同期信号開始時刻を計測し、ライン同期信号の発生周期制御を行う画像データ送信ライン転送同期制御部１３により構成されてる。
【００５２】
図８は、画像データ受信制御部２２の構成を示している。
【００５３】
画像データ受信制御部は、ＩＥＥＥ１３９４シリアルバスコントローラ１４、画像データ出力部１５、受信パケット変換部１６、画像データ受信ライン転送同期制御部１７により構成されている。
【００５４】
ＩＥＥＥ１３９４シリアルバスコントローラ１４は、ＩＥＥＥ１３９４シリアルバス６に対してパケットデータをアイソクロナス（Isochronous）転送モードで受信し、制御データをエイシンクロナス（Asynchronous）転送モードで送・受信を行う。
【００５５】
画像データ出力部１５は、ページスタート信号に従って出力動作を開始し、出力部の転送周期を基準とする場合、基準となるライン同期信号を出力し、送信部の転送周期を基準とする場合、画像データ受信ライン転送同期制御部１７の出力するライン同期信号に従ってライン画像データを出力する。
【００５６】
受信パケット変換部１６は、受信パケットデータから必用に応じてパケットに付加された送信側ライン同期信号開始時刻データを抽出・分離し、元のライン単位の画像データに変換する。
【００５７】
画像データ受信ライン転送同期制御部１７は、受信側ライン同期信号開始時刻を計測し、送信側もしくは受信側のライン同期信号の発生周期制御を行う。
【００５８】
次に、画像データ転送の同期化を行うための第１〜第６実施例について、画像データ送信ライン同期制御部１３、画像データ受信ライン転送同期制御部１７の動作を詳細に説明する。
【００５９】
第１実施例は、送信側と受信側のライン同期信号開始時刻をそれぞれ測定し、送信側が受信側の開始時刻を取得し、時刻の差が一定値になるように送信側のライン同期信号周期を補正するものである。
【００６０】
図９は、第１実施例における画像データ送信ライン転送同期制御部１３の構成を示している。
【００６１】
画像データ送信ライン転送同期制御部１３は、送信側ライン同期信号発生部９１、ライン同期信号発生周期補正制御部９２、送信側ライン同期信号開始時刻記憶レジスタ９３、受信側ライン同期信号開始時刻記憶レジスタ９４、制御データ送・受信制御９５により構成されている。
【００６２】
送信側ライン同期信号発生部９１は、ライン同期信号発生周期補正制御部９２から指示される周期でライン同期信号を発生する。
【００６３】
制御データ送・受信制御９５は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信し、画像データ発生部１１に対してページスタート信号を発生する。
【００６４】
受信側ライン同期信号開始時刻記憶レジスタ９４は、受信側のライン同期信号開始時刻をＩＥＥＥ１３９４シリアルバス６を経由して制御データ送・受信制御９５より読み出し、受信側のライン同期信号発生時刻を記憶する。
【００６５】
送信側ライン同期信号開始時刻記憶レジスタ９３は、送信側ライン同期信号の開始毎に送信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ送信制御部２１のＩＥＥＥ１３９４シリアルバスコントローラ１０より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【００６６】
ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタは、３２ビットのレジスタ（この値をＣＹＣＬＥ＿ＴＩＭＥ値と呼ぶ）で構成されている。このレジスタの下位１２ビットは３０７２の剰余で２４．５７６ＭＨｚのクロック毎に増加する。次の１３ビットは８ＫＨｚ毎に増加する。上位７ビットは１秒ごとに増加する。従って、最小のカウントサイクル２４．５７６ＭＨｚで１２８秒までカウントすることが可能である。
【００６７】
また、サイクルタイマレジスタは、ＩＥＥＥ１３９４シリアルバス６上の時刻基準となるサイクルマスタノード２３より１２５μｓｅｃ毎にサイクルスタート信号を受信し、サイクルスタート信号に含まれるサイクルマスタノードの基準時刻情報によって、時刻合わせが行われる。
【００６８】
従って、ＩＥＥＥ１３９４シリアルバス６に接続されたサイクルタイマレジスタを持つ全てのノードは、サイクルマスタノード２３と同一の時刻情報を持つことができる。
【００６９】
ライン同期信号発生周期補正制御部９２は、受信側ライン同期信号開始時刻と送信側ライン同期信号開始時刻の関係により送信側ライン同期信号発生周期の補正量を決定し、ライン同期信号発生部９１に対し、ライン同期信号発生周期を指示する。
【００７０】
ライン同期信号発生部９１は、ライン同期信号発生周期補正制御部９２より指示された周期でライン同期信号を発生する。
【００７１】
図１０は、第１実施例における画像データ受信ライン転送同期制御部１７の構成を示している。
【００７２】
画像データ受信ライン転送同期制御部１７は、制御データ送・受信制御部１０１、受信側ライン同期信号開始時刻記憶レジスタ１０２より構成される。
【００７３】
制御データ送・受信制御１０１は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ出力部１５に対しページスタート信号を発生する。
【００７４】
受信側ライン同期信号開始時刻記憶レジスタ１０２は、受信側ライン同期信号の開始毎に受信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ受信制御部２２のＩＥＥＥ１３９４シリアルバスコントローラ１４より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【００７５】
受信側ライン同期信号開始時刻記憶レジスタ１０２の内容はＩＥＥＥ１３９４シリアルバス６を経由して送信側より制御データとして読み出しが可能である。
【００７６】
図１１は、第１実施例における送信側ライン同期信号発生部９１の構成を示している。送信側ライン同期信号発生部９１は、基準クロック発生部１１３、ダウンカウンタ１１２、同期信号発生部１１１により構成される。
【００７７】
基準クロック発生部１１３は、ダウンカウンタの基準クロックを発生する。ダウンカウンタ１１２は、基準クロック１１３毎にカウンタ値をカウントダウンし、カウント値が０になるとカウンタボロー信号を発生すると共に送信側ライン同期信号発生周期（Ｐｔ）をダウンカウンタロード値として、ダウンカウンタ１１２にロードする。従って、基準クロックを送信側ライン同期信号周期（Ｐｔ）分カウントする毎にダウンカウンタボロー信号を発生する。同期信号発生部１１１は、ダウンカウンタ１１２からダウンカウンタボロー信号を受け取る度に送信側ライン同期信号を発生する。
【００７８】
図１２は、第１実施例における送信側のライン同期制御を示すフローチャートである。
【００７９】
本制御は、送信側同期信号の発生周期を初期化して同期化制御を開始する（ＳＴ１，２）。送信側の同期信号が発生する毎（ＳＴ３）に、送信側の同期信号発生時刻（Ｔｔ）と受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ４，５）、その差（Ｅ）が時刻差目標値（Ｔｇ）に対し許容範囲内（Ｅｄ）に収まるように制御する（ＳＴ６，７，８）。
【００８０】
第１実施例では、同期信号周期（Ｐｔ）の補正を時刻差（Ｅ）を−１／２倍したものを同期信号周期（Ｐｔ）に加えることによって行っている（ＳＴ８）。
【００８１】
図１３は、第１実施例における受信側のライン同期制御を示すフローチャートである。
【００８２】
本制御は、受信側同期信号発生時刻を取得して同期化制御を開始する（ＳＴ１１，１２）。送信側より受信側同期信号発生時刻（Ｔｒ）の取得要求があれば（ＳＴ１３）、受信側同期信号発生時刻（Ｔｒ）を送信側に対して送信する（ＳＴ１４）。受信側の同期信号が発生する毎に（ＳＴ１５）、受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ１６）、ステップＳＴ１２へ戻る。
【００８３】
図１４は、第１実施例における制御によって送信側の同期信号発生タイミングが受信側の同期信号発生タイミングに同期する過程を示している。送信側ライン同期信号発生時刻（Ｔｔ）と受信側ライン同期信号発生時刻（Ｔｒ）の差（Ｅ）が時刻差の目標値（Ｔｇ）に等しくなるように送信側の同期信号発生周期（Ｐｔ）を増減する。制御が繰り返される毎に目標値に収束する。また、許容範囲から外れると再び同期信号発生周期が補正され目標値に収束するように制御される。
【００８４】
第２実施例は、送信側と受信側のライン同期信号開始時刻をそれぞれ測定し、受信側が送信側の開始時刻を取得し、時刻の差が一定値になるように送信側のライン同期信号周期を補正するものである。
【００８５】
図１５は、第２実施例における画像データ送信ライン転送同期制御部１３の構成を示している。
【００８６】
画像データ送信ライン転送同期制御部１３は、送信側ライン同期信号発生部１３１、ライン同期信号発生周期補正制御部１３２、送信側ライン同期信号開始時刻記憶レジスタ１３３、制御データ送・受信制御１３４により構成されている。
【００８７】
送信側ライン同期信号発生部１３１は、ライン同期信号発生周期補正制御部１３２から指示される周期でライン同期信号を発生する。
【００８８】
制御データ送・受信制御１３４は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ発生部１１に対しページスタート信号を発生する。
【００８９】
送信側ライン同期信号開始時刻記憶レジスタ１３３は、送信側ライン同期信号の開始毎に送信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ送信制御部２１のＩＥＥＥ１３９４シリアルバスコントローラ１０より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【００９０】
ライン同期信号発生周期補正制御部１３２は受信側からＩＥＥＥ１３９４シリアルバスコントローラ１０を経由して制御データ送・受信部１３４で受けた送信側ライン同期信号発生周期補正信号により送信側ライン同期信号発生周期の補正量を決定し、ライン同期信号発生部１３１に対し、ライン同期信号発生周期を指示する。
【００９１】
ライン同期信号発生部１３１は、ライン同期信号発生周期補正制御部１３２より指示された周期でライン同期信号を発生する。
【００９２】
ライン同期信号発生部１３１の構成は、第１実施例における図１１と同様である。
【００９３】
図１６は、第２実施例における画像データ受信ライン転送同期制御部１７の構成を示している。
【００９４】
画像データ受信ライン転送同期制御部１７は、制御データ送・受信制御部１４１、送信側ライン同期信号開始時刻記憶レジスタ１４２、ライン同期信号発生周期補正量検出部１４３、受信側ライン同期信号開始時刻記憶レジスタ１４４より構成される。
【００９５】
制御データ送・受信制御１４１は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ出力部１５に対しページスタート信号を発生する。
【００９６】
受信側ライン同期信号開始時刻記憶レジスタ１４４は、受信側ライン同期信号の開始毎に受信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ受信制御部２２のＩＥＥＥ１３９４シリアルバスコントローラ１４より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【００９７】
送信側ライン同期信号開始時刻記憶レジスタ１４２は、送信側のライン同期信号開始時刻をＩＥＥＥ１３９４シリアルバス６を経由して制御データ送・受信制御１４１より読み出し、送信側のライン同期信号発生時刻を記憶する。
【００９８】
ライン同期信号発生周期補正量検出部１４３は、受信側ライン同期信号開始時刻と送信側ライン同期信号開始時刻の関係により送信側ライン同期信号発生周期の補正量を決定し、送信側ライン同期信号発生周期補正信号を制御データ送・受信制御１４１よりＩＥＥＥ１３９４シリアルバス６を経由し、送信側に対してライン同期信号発生周期を指示する。
【００９９】
図１７は、第２実施例における送信側のライン同期制御を示すフローチャートである。
【０１００】
本制御は、送信側同期信号発生周期を受信側より受信して同期化制御を開始する（ＳＴ２１、２２）。受信側より送信側同期信号発生時刻（Ｔｔ）の取得要求があれば（ＳＴ２３）、送信側同期信号発生時刻（Ｔｔ）を受信側に対して送信し（ＳＴ２４）、受信側より送信側同期信号発生周期の設定要求があれば（ＳＴ２５）、送信側同期信号発生周期を受信側より受信し送信側同期信号発生周期として設定する（ＳＴ２６）。そして、送信側の同期信号が発生する毎に（ＳＴ２７）、送信側の同期信号発生時刻（Ｔｔ）を取得し（ＳＴ２８）、ステップＳＴ２２へ戻る。
【０１０１】
図１８は、第２実施例における受信側のライン同期制御を示すフローチャートである。
【０１０２】
本制御は、送信側同期信号の発生周期を初期化して同期化制御を開始し（ＳＴ３１、３２）、受信側の同期信号が発生する毎に（ＳＴ３３）、送信側の同期信号発生時刻（Ｔｔ）と受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ３５，３６）、その差（Ｅ）が時刻差目標値（Ｔｇ）に対し許容範囲内（Ｅｄ）に収まるように制御する（ＳＴ３７，３８，３９）。
【０１０３】
第２実施例では、同期信号周期（Ｐｔ）の補正を時刻差（Ｅ）を−１／２倍したものを同期信号周期（Ｐｔ）に加えることによって行っている（ＳＴ３８）。補正された送信側同期信号発生周期（Ｐｔ）は受信側より送信側に設定される（ＳＴ３９）。
【０１０４】
図１４は、第２実施例における制御によって送信側の同期信号発生タイミングが受信側の同期信号発生タイミングに同期化する過程を示している。送信側ライン同期信号発生時刻（Ｔｔ）と受信側ライン同期信号発生時刻（Ｔｒ）の差（Ｅ）が時刻差の目標値（Ｔｇ）に等しくなるように送信側の同期信号発生周期（Ｐｔ）を増減する。制御が繰り返される毎に目標値に収束する。また、許容範囲から外れると再び同期信号発生周期が補正され目標値に収束するように制御される。
【０１０５】
第３実施例は、送信側と受信側のライン同期信号開始時刻をそれぞれ測定し、受信側が送信側の同期信号開始時刻を画像データに付加して受信側に送信し、受信側は受信データから送信側の同期信号開始時刻を分離することによって送信側の開始時刻を取得する。受信側は、受信側と送信側との同期信号開始時刻の差が一定値になるように送信側のライン同期信号周期を補正する。
【０１０６】
図１９は、第３実施例に於ける送信パケット変換部１２の構成を示している。
【０１０７】
送信パケット変換部１２は、ライン画像データパケット化バッファ１５１、タイムスタンプ付加制御部１５２より構成されている。
【０１０８】
１ライン画像データパケット化バッファ１５１は、送信するライン画像データを送信パケットのデータサイズにまとめるためのデータバッファである。
【０１０９】
１ラインの画像データが１送信パケットに対応する場合、画像データはそのままパケットデータとして転送する。また、２ラインの画像データが１送信パケットに対応する場合、２ライン分の画像データが準備できた段階でパケットデータとして転送する。
【０１１０】
タイムスタンプ付加制御部１５２は、送信画像データに送信側のライン同期信号発生時刻を付加し、送信パケットデータを生成する。
【０１１１】
送信側のライン同期信号発生時刻を付加する必要がない場合（第１実施例、第２実施例）、タイムスタンプ付加制御部１５２はパケット化された画像データをそのまま出力する。
【０１１２】
図２０は、１ライン毎にタイムスタンプを付加する送信パケット変換の様子を示している。
【０１１３】
図２１は、２ライン毎にタイムスタンプを付加する送信パケット変換の様子を示している。
【０１１４】
図２２は、第３実施例に於ける受信パケット変換部１６の構成を示している。
【０１１５】
受信パケット変換部１６は、タイムスタンプ分離処理部１８１、受信パケットデータライン画像データ化バッファ１８２より構成されている。
【０１１６】
タイムスタンプ分離処理部１８１は、受信パケットデータに送信側ライン同期信号開始時刻データが付加されている場合、それを分離して送信側ライン同期信号開始時刻データと画像データを生成する。
【０１１７】
受信パケットデータライン画像データ化バッファ１８２は、受信した画像データを元のライン単位の画像データに分離する。
【０１１８】
図２３は、１ライン毎にタイムスタンプを付加された受信パケットのライン画像変換の様子を示している。
【０１１９】
図２４は、２ライン毎にタイムスタンプを付加された受信パケットのライン画像変換の様子を示している。
【０１２０】
図２５は、第３実施例における画像データ送信ライン転送同期制御部１３の構成を示している。
【０１２１】
画像データ送信ライン転送同期制御部１３は、送信側ライン同期信号発生部２１１、ライン同期信号発生周期補正制御部２１２、送信側ライン同期信号開始時刻記憶レジスタ２１３、制御データ送・受信制御２１４により構成されている。
【０１２２】
送信側ライン同期信号発生部２１１は、ライン同期信号発生周期補正制御から指示される周期でライン同期信号を発生する。
【０１２３】
制御データ送・受信制御２１４は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ発生部１１に対しページスタート信号を発生する。
【０１２４】
送信側ライン同期信号開始時刻記憶レジスタ２１３は、送信側ライン同期信号の開始毎に送信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ送信制御部２１のＩＥＥＥ１３９４シリアルバスコントローラ１０より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【０１２５】
送信側ライン同期信号開始時刻は、送信パケット変換部１２に入力され、送信パケットデータとして送信側ライン画像データに付加される。
【０１２６】
ライン同期信号発生周期補正制御部２１２は、受信側からＩＥＥＥ１３９４シリアルバス６を経由して制御データ送・受信部２１４で受けた送信側ライン同期信号発生周期補正信号により送信側ライン同期信号発生周期の補正量を決定し、ライン同期信号発生部２１１に対し、ライン同期信号発生周期を指示する。
【０１２７】
ライン同期信号発生部２１１は、ライン同期信号発生周期補正制御部２１２より指示された周期でライン同期信号を発生する。
【０１２８】
ライン同期信号発生部２１１の構成は、第１実施例における図１１と同様である。
【０１２９】
図２６は、第３実施例における画像データ受信ライン転送同期制御部１７の構成を示している。
【０１３０】
画像データ受信ライン転送同期制御部１７は、制御データ送・受信制御部２２１、送信側ライン同期信号開始時刻記憶レジスタ２２２、ライン同期信号発生周期補正量検出部２２３、受信側ライン同期信号開始時刻記憶レジスタ２２４より構成される。
【０１３１】
制御データ送・受信制御２２１は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ出力部１５に対しページスタート信号を発生する。
【０１３２】
受信側ライン同期信号開始時刻記憶レジスタ２２４は、受信側ライン同期信号の開始毎に受信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ受信制御部２２のＩＥＥＥ１３９４シリアルバスコントローラ１４より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【０１３３】
送信側ライン同期信号開始時刻記憶レジスタ２２２は、受信パケット変換部１６により受信パケットデータから分離された送信側のライン同期信号開始時刻を取得し、送信側のライン同期信号発生時刻を記憶する。
【０１３４】
ライン同期信号発生周期補正量検出部２２３は、受信側ライン同期信号開始時刻と送信側ライン同期信号開始時刻の関係により送信側ライン同期信号発生周期の補正量を決定し、送信側ライン同期信号発生周期補正信号を制御データ送・受信制御２２１よりＩＥＥＥ１３９４シリアルバス６を経由して送信側に対し、ライン同期信号発生周期を指示する。
【０１３５】
図２７は、第３実施例における送信側のライン同期制御を示すフローチャートである。
【０１３６】
本制御は、送信側同期信号発生周期を受信側より受信して同期化制御を開始する（ＳＴ４１、４２）。受信側より送信側同期信号発生周期の設定要求があれば（ＳＴ４３）、送信側同期信号発生同期を受信側より受信し送信側同期信号発生周期として設定する（ＳＴ４４）。送信側の同期信号が発生する毎に（ＳＴ４５）、送信側の同期信号発生時刻（Ｔｔ）を取得する（ＳＴ４６）。取得した送信側周期信号発生時刻（Ｔｔ）を送信画像データに付加して受信側に転送する（ＳＴ４７）。
【０１３７】
図２８は、第３実施例における受信側のライン同期制御を示すフローチャートである。
【０１３８】
本制御は、送信側同期信号の発生周期初期化を行って同期化制御を開始する（ＳＴ５１，５２）。受信側の同期信号が発生する毎に（ＳＴ５３）、送信側の同期信号発生時刻（Ｔｔ）と受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ５４，５５）、その差（Ｅ）が時刻差目標値（Ｔｇ）に対し許容範囲内（Ｅｄ）に収まるように制御する（ＳＴ５７，５８，５９）。送信側の同期信号発生時刻は受信パケットデータから受信パケット変換部によって分離される。
【０１３９】
第３実施例では、同期信号周期（Ｐｔ）の補正を時刻差（Ｅ）を−１／２倍したものを同期信号周期（Ｐｔ）に加えることによって行っている（ＳＴ５８）。補正された送信側同期信号発生周期（Ｐｔ）は受信側より送信側に設定される（ＳＴ５９）。
【０１４０】
図１４は、第３実施例における制御によって送信側の同期信号発生タイミングが受信側の同期信号発生タイミングに同期化する過程を示している。送信側ライン同期信号発生時刻（Ｔｔ）と受信側ライン同期信号発生時刻（Ｔｒ）の差（Ｅ）が時刻差の目標値（Ｔｇ）に等しくなるように送信側の同期信号発生周期（Ｐｔ）を増減する。制御が繰り返される毎に目標値に収束する。また、許容範囲から外れると再び同期信号発生周期が補正され目標値に収束するように制御される。
【０１４１】
第４実施例は、送信側の受信側のライン同期信号開始時刻をそれぞれ測定し、受信側が送信側の開始時刻を取得し、時刻の差が一定値になるように受信側のライン同期信号周期を補正するものである。
【０１４２】
図２９は、第４実施例における画像データ送信ライン転送同期制御部１３の構成を示している。
【０１４３】
画像データ送信ライン転送同期制御部１３は、送信側ライン同期信号発生部２３１、送信側ライン同期信号開始時刻記憶レジスタ２３２、制御データ送・受信制御２２３により構成されている。
【０１４４】
送信側ライン同期信号発生部２３１は、一定周期で送信側のライン同期信号を発生する。
【０１４５】
制御データ送・受信制御２３３は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ発生部１１に対しページスタート信号を発生する。
【０１４６】
送信側ライン同期信号開始時刻記憶レジスタ２３２は、送信側ライン同期信号の開始毎に送信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ送信制御部２１のＩＥＥＥ１３９４シリアルバスコントローラ１０より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【０１４７】
ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタは、３２ビットのレジスタ（この値をＣＹＣＬＥ＿ＴＩＭＥ値と呼ぶ）で構成されている。このレジスタの下位１２ビットは３０７２の剰余で２４．５７６ＭＨｚのクロック毎に増加する。次の１３ビットは８ＫＨｚ毎に増加する。上位７ビットは１秒ごとに増加する。従って、最小のカウントサイクル２４．５７６ＭＨｚで１２８秒までカウントすることが可能である。
【０１４８】
また、サイクルタイマレジスタは、ＩＥＥＥ１３９４シリアルバス６上の時刻基準となるサイクルマスタノード２３より１２５μｓｅｃ毎にサイクルスタート信号を受信し、サイクルスタート信号に含まれるサイクルマスタノードの基準時刻情報によって、時刻合わせが行われる。
【０１４９】
従って、ＩＥＥＥ１３９４シリアルバスに接続されたサイクルタイマレジスタを持つ全てのノードはサイクルマスタノードと同一の時刻情報を持つことができる。
【０１５０】
図３０は、第４実施例における画像データ受信ライン転送同期制御部１７の構成を示している。
【０１５１】
画像データ受信ライン転送同期制御部１７は、受信側ライン同期信号発生部２４３、ライン同期信号発生周期補正制御部２４４、送信側ライン同期信号開始時刻記憶レジスタ２４２、受信側ライン同期信号開始時刻記憶レジスタ２４５、制御データ送・受信制御２４１により構成されている。
【０１５２】
受信側ライン同期信号発生部２４３は、ライン同期信号発生周期補正制御部２４４から指示される周期でライン同期信号を発生する。
【０１５３】
制御データ送・受信制御２４１は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ出力部１５に対しページスタート信号を発生する。
【０１５４】
送信側ライン同期信号開始時刻記憶レジスタ２４２は、送信側のライン同期信号開始時刻をＩＥＥＥ１３９４シリアルバス６経由して制御データ送・受信制御２４１より読み出し、送信側のライン同期信号発生時刻を記憶する。
【０１５５】
受信側ライン同期信号開始時刻記憶レジスタ２４５は、送信側ライン同期信号の開始毎に送信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ送信制御部２１のＩＥＥＥ１３９４シリアルバスコントローラ１０より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【０１５６】
ライン同期信号発生周期補正制御部２４４は、受信側ライン同期信号開始時刻と送信側ライン同期信号開始時刻の関係により送信側ライン同期信号発生周期の補正量を決定し、受信側ライン同期信号発生部２４３に対し、ライン同期信号発生周期を指示する。
【０１５７】
受信側ライン同期信号発生部２４３は、ライン同期信号発生周期補正制御部２４４より指示された周期でライン同期信号を発生する。
【０１５８】
図３１は、第４実施例における受信側ライン同期信号発生部２４３の構成を示している。受信側ライン同期信号発生部２４３は、基準クロック発生部１２３、ダウンカウンタ１２２、同期信号発生部１２１により構成される。
【０１５９】
基準クロック１２３発生部は、ダウンカウンタ１２２の基準クロックである。ダウンカウンタ１２２は、基準クロック１２３からの基準クロック毎にカウンタ値をカウントダウンし、カウント値が０になるとカウンタボロー信号を発生すると共に受信側ライン同期信号発生周期（Ｐｒ）をダウンカウンタロード値として、ダウンカウンタ１２２にロードする。従って、基準クロックを受信側ライン同期信号周期（Ｐｒ）分カウントする毎にダウンカウンタボロー信号を発生する。同期信号発生部１２１は、ダウンカウンタ１２２からボロー信号を受け取る度に受信側ライン同期信号を発生する。
【０１６０】
図３２は、第４実施例における送信側のライン同期制御を示すフローチャートである。
【０１６１】
本制御は、送信側同期信号発生時刻を取得して同期化制御を開始する（ＳＴ６１、６２）。受信側より送信側同期信号発生時刻（Ｔｔ）の取得要求があれば（ＳＴ６３）、送信側同期信号発生時刻（Ｔｔ）を受信側に対して送信する（ＳＴ６４）。送信側の同期信号が発生する毎に（ＳＴ６５）、送信側の同期信号発生時刻（Ｔｔ）を取得し（ＳＴ６６）、ステップＳＴ６２へ戻る。
【０１６２】
図３３は、第４実施例における受信側のライン同期制御を示すフローチャートである。
【０１６３】
本制御は、受信側同期信号の発生周期を初期化して同期化制御を開始する（ＳＴ７１，７２）。受信側の同期信号が発生する毎に（ＳＴ７３）、送信側の同期信号発生時刻（Ｔｔ）と受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ７４，７５）、その差（Ｅ）が時刻差目標値（Ｔｇ）に対し許容範囲内（Ｅｄ）に収まるように制御する（ＳＴ７６，７７，７８）。
【０１６４】
第４実施例では、同期信号周期（Ｐｒ）の補正を時刻差（Ｅ）を−１／２倍したものを同期信号周期（Ｐｒ）に加えることによって行っている（ＳＴ７８）。
【０１６５】
図３４は、第４実施例における制御によって受信側の同期信号発生タイミングが送信側の同期信号発生タイミングに同期化する過程を示している。
【０１６６】
送信側ライン同期信号発生時刻（Ｔｔ）と受信側ライン同期信号発生時刻（Ｔｒ）の差（Ｅ）が時刻差の目標値（Ｔｇ）に等しくなるように送信側の同期信号発生周期（Ｐｒ）を増減する。制御が繰り返される毎に目標値に収束する。また、許容範囲から外れると再び同期信号発生周期が補正され目標値に収束するように制御される。
【０１６７】
第５実施例は、送信側と受信側のライン同期信号開始時刻をそれぞれ測定し、送信側が受信側の開始時刻を取得し、時刻の差が一定値になるように受信側のライン同期信号周期を補正するものである。
【０１６８】
図３５は、第５実施例における画像データ送信ライン転送同期制御部１３の構成を示している。
【０１６９】
画像データ送信ライン転送同期制御部１３は、制御データ送・受信制御部２５５、送信側ライン同期信号発生部２５１、送信側ライン同期信号開発時刻記憶レジスタ２５３、ライン同期信号発生周期補正量検出部２５２、受信側ライン同期信号開始時刻記憶レジスタ２５４より構成される。
【０１７０】
送信側ライン同期信号発生部２５１は、一定周期で送信側のライン同期信号を発生する。制御データ送・受信制御２５５は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ発生部１１に対しページスタート信号を発生する。
【０１７１】
送信側ライン同期信号開始時刻記憶レジスタ２５３は、送信側ライン同期信号の開始毎に送信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ２３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ受信制御部２２のＩＥＥＥ１３９４シリアルバスコントローラ１４より読み出され、ＩＥＥＥ１３９４シリアルバス６上の共通時刻を示している。
【０１７２】
受信側ライン同期信号開始時刻記憶レジスタ２５４は、受信側のライン同期信号開始時刻をＩＥＥＥ１３９４シリアルバス６経由して制御データ送・受信制御２５５より読み出し、受信側のライン同期信号発生時刻を記憶する。
【０１７３】
ライン同期信号発生周期補正量検出部２５２は、受信側ライン同期信号開始時刻と送信側ライン同期信号開始時刻の関係により受信側ライン同期信号発生周期の補正量を決定し、受信側ライン同期信号発生周期補正信号を制御データ送・受信制御２５５よりＩＥＥＥ１３９４シリアルバス６経由して受信側に対し、ライン同期信号発生周期を指示する。
【０１７４】
図３６は、第５実施例における画像データ受信ライン転送同期制御部１７の構成を示している。
【０１７５】
画像データ受信ライン転送同期制御部１７は、受信側ライン同期信号発生部２６２、ライン同期信号発生周期補正制御部２６３、受信側ライン同期信号開始時刻記憶レジスタ２６４、制御データ送・受信制御２６１により構成されている。
【０１７６】
受信側ライン同期信号発生部２６２は、ライン同期信号発生周期補正制御部２６３から指示される周期でライン同期信号を発生する。
【０１７７】
制御データ送・受信制御２６１は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ出力部１５に対しページスタート信号を発生する。
【０１７８】
受信側ライン同期信号開始時刻記憶レジスタ２６４は、受信側ライン同期信号の開始毎に受信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ送信制御部２１のＩＥＥＥ１３９４シリアルバスコントローラ１０より読み出され、ＩＥＥＥ１３９４シリアルバス上の共通時刻を示している。
【０１７９】
ライン同期信号発生周期補正制御部２６３は、送信側からＩＥＥＥ１３９４シリアルバス６を経由して制御データ送・受信部２６１で受けた受信側ライン同期信号発生周期補正信号により受信側ライン同期信号発生周期の補正量を決定し、受信側ライン同期信号発生部２６２に対し、ライン同期信号発生周期を指定する。
【０１８０】
受信側ライン同期信号発生部２６２は、ライン同期信号発生周期補正制御部２６３より指示された周期でライン同期信号を発生する。
【０１８１】
受信側ライン同期信号発生部２６２の構成は、第４実施例における図３１と同様である。
【０１８２】
図３７は、第５実施例における送信側のライン同期制御を示すフローチャートである。
【０１８３】
本制御は、受信側同期信号の発生周期を初期化して同期化制御を開始する（ＳＴ８１，８２）。送信側の同期信号が発生する毎に（ＳＴ８３）、送信側の同期信号発生時刻（Ｔｔ）と受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ８４，８５）、その差（Ｅ）が時刻差目標値（Ｔｇ）に対し許容範囲内（Ｅｄ）に収まるように制御する（ＳＴ８６，８７，８８，８９）。
【０１８４】
第５実施例では、受信側同期信号周期（Ｐｒ）の補正を時刻差（Ｅ）を−１／２倍したものを同期信号周期（Ｐｒ）に加えることによって行っている（ＳＴ８８）。補正された受信側同期信号発生周期（Ｐｒ）は送信側より受信側に設定される（ＳＴ８９）。
【０１８５】
図３８は、第５実施例における受信側のライン同期制御を示すフローチャートである。
【０１８６】
本制御は、受信側の同期信号発生周期を送信側より受信して同期化制御を開始する（ＳＴ９１，９２）。送信側より受信側同期信号発生時刻（Ｔｒ）の取得要求があれば（ＳＴ９３）、受信側同期信号発生時刻（Ｔｒ）を送信側に対して送信し（ＳＴ９４）、送信側より受信側同期信号発生周期の設定要求があれば（ＳＴ９５）、受信側同期信号発生周期を送信側より受信し受信側同期信号発生周期として設定する（ＳＴ９６）。受信側の同期信号が発生する毎に（ＳＴ９７）、受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ９８）、ステップＳＴ９２へ戻る。
【０１８７】
図３４は、第５実施例における制御によって受信側の同期信号発生タイミングが送信側の同期信号発生タイミングに同期化する過程を示している。
【０１８８】
送信側ライン同期信号発生時刻（Ｔｔ）と受信側ライン同期信号発生時刻（Ｔｒ）の差（Ｅ）が時刻差の目標値（Ｔｇ）に等しくなるように受信側の同期信号発生周期（Ｐｒ）を増減する。制御が繰り返される毎に目標値に収束する。また、許容範囲から外れると再び同期信号発生周期が補正され目標値に収束するように制御される。
【０１８９】
第６実施例は、送信側と受信側のライン同期信号開始時刻をそれぞれ測定し、送信側は送信側の同期信号開始時刻を画像データに付加して受信側に送信し、受信側は受信データから送信側の同期信号開始時刻を分離することによって送信側の開始時刻を取得する。受信側は、受信側と送信側との同期信号開始時刻の差が一定値になるように受信側のライン同期信号周期を補正するものである。
【０１９０】
図１９は、第６実施例に於ける送信パケット変換部１２の構成を示している。第３実施例と同様であるので説明を省略する。図２０イン毎にタイムスタンプを付加する送信パケット変換の様子を示し、図２１ライン毎にタイムスタンプを付加する送信パケット変換の様子を示している。
【０１９１】
図２２は、第６実施例に於ける受信パケット変換部１６の構成を示している。第３実施例と同様であるので説明を省略する。図２３は１ライン毎にタイムスタンプを付加された受信パケットのライン画像変換の様子を示し、図２４は２ライン毎にタイムスタンプを付加された受信パケットのライン画像変換の様子を示している。
【０１９２】
図３９は、第６実施例における画像データ送信ライン転送同期制御部１３の構成を示している。
【０１９３】
画像データ送信ライン転送同期制御部１３は、送信側ライン同期信号発生部２７１、送信側ライン同期信号開始時刻記憶レジスタ２７２、制御データ送・受信制御２７３により構成されている。
【０１９４】
送信側ライン同期信号発生部２７１は、一定周期で送信側のライン同期信号を発生する。
【０１９５】
制御データ送・受信制御２７３は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ発生部１１に対しページスタート信号を発生する。
【０１９６】
送信側ライン同期信号開始時刻記憶レジスタ２７２は、送信側ライン同期信号の開始毎に送信側ライン同期信号開始時刻としてＣＹＣＬＥ  ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ送信制御部２１のＩＥＥＥ１３９４シリアルバスコントローラ１０より読み出され、ＩＥＥＥ１３９４シリアルバス上の共通時刻を示している。
【０１９７】
送信側ライン同期信号開始時刻は、送信パケット変換部に入力され、送信パケットデータとして送信側ライン画像データに付加される。
【０１９８】
図４０は、第６実施例における画像データ受信ライン転送同期制御部１７の構成を示している。
【０１９９】
画像データ受信ライン転送同期制御部１７は、制御データ送・受信制御部２８１、送信側ライン同期信号開始時刻記憶レジスタ２８２、受信側ライン同期信号発生部２８３、ライン同期信号発生周期補正量検出部２８４、受信側ライン同期信号開始時刻記憶レジスタ２８５より構成される。
【０２００】
制御データ送・受信制御２８１は、各種の制御データをＩＥＥＥ１３９４シリアルバス６に対してエイシンクロナス（Asynchronous）転送により送・受信する。また、画像データ出力部１５に対しページスタート信号を発生する。
【０２０１】
受信側ライン同期信号開始時刻記憶レジスタ２８５は、受信側ライン同期信号の開始毎に受信側ライン同期信号開始時刻としてＣＹＣＬＥ＿ＴＩＭＥ値（ＩＥＥＥ１３９４規格準拠のサイクルタイマレジスタ値）を記憶する。ＣＹＣＬＥ＿ＴＩＭＥ値は、画像データ受信制御部２２のＩＥＥＥ１３９４シリアルバスコントローラ１４より読み出され、ＩＥＥＥ１３９４シリアルバス上の共通時刻を示している。
【０２０２】
送信側ライン同期信号開始時刻記憶レジスタ２８２は、受信パケット変換部１６により受信パケットデータから分離された送信側のライン同期信号開始時刻を取得し、送信側のライン同期信号発生時刻を記憶する。
【０２０３】
ライン同期信号発生周期補正量検出部２８４は、受信側ライン同期信号開始時刻と送信側ライン同期信号開始時刻の関係により送信側ライン同期信号発生周期の補正量を決定し、受信側ライン同期信号発生部２８３に対し、ライン同期信号発生周期を指示する。
【０２０４】
図４１は、第６実施例における送信側のライン同期制御を示すフローチャートである。
【０２０５】
本制御は、同期化制御を開始し（ＳＴ１０１）、送信側の同期信号が発生する毎に（ＳＴ１０２）、送信側の同期信号発生時刻（Ｔｔ）を取得する（ＳＴ１０３）。また、取得した送信側同期信号発生時刻（Ｔｔ）を送信画像データに付加して受信側に転送する（ＳＴ１０５）。
【０２０６】
図４２は、第６実施例における受信側のライン同期制御を示すフローチャートである。
【０２０７】
本制御は、受信側同期信号の発生周期を初期化して同期化制御を開始する（ＳＴ１１１，１１２）。受信側の同期信号が発生する毎に（ＳＴ１１３）、送信側の同期信号発生時刻（Ｔｔ）と受信側の同期信号発生時刻（Ｔｒ）を取得し（ＳＴ１１４，１１５）、その差（Ｅ）が時刻差目標値（Ｔｇ）に対し許容範囲内（Ｅｄ）に収まるように制御する（ＳＴ１１６，１１７，１１８）。
【０２０８】
送信側の同期信号発生時刻は、受信パケットデータから受信パケット変換部１６によって分離される。
【０２０９】
第６実施例では、受信側の同期信号周期（Ｐｒ）の補正を時刻差（Ｅ）を−１／２倍したものを受信側の同期信号周期（Ｐｒ）に加えることによって行っている（ＳＴ１１８）。
【０２１０】
図３４は、第６実施例における制御によって送信側の同期信号発生タイミングが受信側の同期信号発生タイミングに同期化する過程を示している。
【０２１１】
送信側ライン同期信号発生時刻（Ｔｔ）と受信側ライン同期信号発生時刻（Ｔｒ）の差（Ｅ）が時刻差の目標値（Ｔｇ）に等しくなるように受信側の同期信号発生周期（Ｐｒ）を増減する。制御が繰り返される毎に目標値に収束する。また、許容範囲から外れると再び同期信号発生周期が補正され目標値に収束するように制御される。
【０２１２】
以上説明したように上記発明の実施の形態によれば、送信側と受信側の転送速度のずれを吸収するために必要な緩衝メモリのサイズ、及び補正に必要な処理量を増大させることなく、汎用的な高速シリアルバスインターフェースで画像データを転送することができる。
【０２１３】
【発明の効果】
以上詳述したようにこの発明によれば、汎用的な高速シリアルバスインターフェースを用いた際の送信側と受信側の転送速度のずれを吸収するために必要な緩衝メモリのサイズ、及び補正に必要な処理量を増大させることなく画像データを転送することのできる画像データ転送装置を提供することができる。
【図面の簡単な説明】
【図１】高速シリアルバスＩＥＥＥ１３９４により各ユニットを接続したデジタル複写機システムの構成を示す図。
【図２】本発明による画像データ転送におけるライン転送タイミングの同期方法を概念的に示す図。
【図３】１ページの画像データのライン単位の送・受信を示す図。
【図４】送信側と受信側でライン同期がとれている状態の送信側ライン入力画像及び受信側ライン出力画像を示す図。
【図５】受信側のライン周期が送信側に対し１％長いために処理ラインにずれを生じている状態を示す図。
【図６】受信側のライン周期が送信側に対し１％短いために処理ラインにずれを生じている状態を示す図。
【図７】画像データ送信制御部の構成を示すブロック図。
【図８】画像データ受信制御部の構成を示すブロック図。
【図９】第１実施例における画像データ送信ライン転送同期制御部の構成を示す図。
【図１０】第１実施例における画像データ受信ライン転送同期制御部の構成を示す図。
【図１１】第１実施例における送信側ライン同期信号発生部の構成を示す図。
【図１２】第１実施例における送信側のライン同期制御を示すフローチャート。
【図１３】第１実施例における受信側のライン同期制御を示すフローチャート。
【図１４】第１実施例における制御によって送信側の同期信号発生タイミングが受信側の同期信号発生タイミングに同期する過程を示す図。
【図１５】第２実施例における画像データ送信ライン転送同期制御部の構成を示す図。
【図１６】第２実施例における画像データ受信ライン転送同期制御部の構成を示す図。
【図１７】第２実施例における送信側のライン同期制御を示すフローチャート。
【図１８】第２実施例における受信側のライン同期制御を示すフローチャート。
【図１９】第３実施例に於ける送信パケット変換部の構成を示す図。
【図２０】１ライン毎にタイムスタンプを付加する送信パケット変換の様子を示す図。
【図２１】２ライン毎にタイムスタンプを付加する送信パケット変換の様子を示す図。
【図２２】第３実施例に於ける受信パケット変換部の構成を示す図。
【図２３】１ライン毎にタイムスタンプを付加された受信パケットのライン画像変換の様子を示す図。
【図２４】２ライン毎にタイムスタンプを付加された受信パケットのライン画像変換の様子を示す図。
【図２５】第３実施例における画像データ送信ライン転送同期制御部の構成を示す図。
【図２６】第３実施例における画像データ受信ライン転送同期制御部の構成を示す図。
【図２７】第３実施例における送信側のライン同期制御を示すフローチャート。
【図２８】第３実施例における受信側のライン同期制御を示すフローチャート。
【図２９】第４実施例における画像データ送信ライン転送同期制御部の構成を示す図。
【図３０】第４実施例における画像データ受信ライン転送同期制御部の構成を示す図。
【図３１】第４実施例における受信側ライン同期信号発生部の構成を示す図。
【図３２】第４実施例における送信側のライン同期制御を示すフローチャート。
【図３３】第４実施例における受信側のライン同期制御を示すフローチャート。
【図３４】第４実施例における制御によって受信側の同期信号発生タイミングが送信側の同期信号発生タイミングに同期化する過程を示す図。
【図３５】第５実施例における画像データ送信ライン転送同期制御部の構成を示す図。
【図３６】第５実施例における画像データ受信ライン転送同期制御部の構成を示す図。
【図３７】第５実施例における送信側のライン同期制御を示すフローチャート。
【図３８】第５実施例における受信側のライン同期制御を示すフローチャート。
【図３９】第６実施例における画像データ送信ライン転送同期制御部の構成を示す図。
【図４０】第６実施例における画像データ受信ライン転送同期制御部の構成を示す図。
【図４１】第６実施例における送信側のライン同期制御を示すフローチャート。
【図４２】第６実施例における受信側のライン同期制御を示すフローチャート。
【符号の説明】
１…デジタル複写機システム
２…イメージスキャナ
３…ページプリンタ
４…デジタル複写機コントローラ
５…パーソナルコンピュータ
６…ＩＥＥＥ１３９４シリアルバス（伝送手段）
１０、１４…ＩＥＥＥ１３９４シリアルバスコントローラ
１１…画像データ発生部
１２…送信パケット変換部
１３…画像データ送信ライン転送同期制御部（第２の検出手段、第２の発生手段、第２の計測手段、取得手段、補正手段、付加手段、補正量検出手段）
１５…画像データ出力部
１６…受信パケット変換部
１７…画像データ受信ライン転送同期制御部（第１の検出手段、第１の発生手段、第１の計測手段、取得手段、補正量検出手段、除去手段、取出手段、補正手段）
２１…画像データ送信制御部（送信手段）
２２…画像データ受信制御部（受信手段）
２３…サイクルマスタノード（時刻発生手段）
【図１】
0003920478.tif 000002
【図２】
0003920478.tif 000003
【図３】
0003920478.tif 000004
【図４】
0003920478.tif 000005
【図５】
0003920478.tif 000006
【図６】
0003920478.tif 000007
【図７】
0003920478.tif 000008
【図８】
0003920478.tif 000009
【図９】
0003920478.tif 000010
【図１０】
0003920478.tif 000011
【図１１】
0003920478.tif 000012
【図１２】
0003920478.tif 000013
【図１３】
0003920478.tif 000014
【図１４】
0003920478.tif 000015
【図１５】
0003920478.tif 000016
【図１６】
0003920478.tif 000017
【図１７】
0003920478.tif 000018
【図１８】
0003920478.tif 000019
【図１９】
0003920478.tif 000020
【図２０】
0003920478.tif 000021
【図２１】
0003920478.tif 000022
【図２２】
0003920478.tif 000023
【図２３】
0003920478.tif 000024
【図２４】
0003920478.tif 000025
【図２５】
0003920478.tif 000026
【図２６】
0003920478.tif 000027
【図２７】
0003920478.tif 000028
【図２８】
0003920478.tif 000029
【図２９】
0003920478.tif 000030
【図３０】
0003920478.tif 000031
【図３１】
0003920478.tif 000032
【図３２】
0003920478.tif 000033
【図３３】
0003920478.tif 000034
【図３４】
0003920478.tif 000035
【図３５】
0003920478.tif 000036
【図３６】
0003920478.tif 000037
【図３７】
0003920478.tif 000038
【図３８】
0003920478.tif 000039
【図３９】
0003920478.tif 000040
【図４０】
0003920478.tif 000041
【図４１】
0003920478.tif 000042
【図４２】
0003920478.tif 000043