(57)【要約】【課題】半導体集積回路チップをフリップチップ実装する配線基板において、半導体集積回路チップのフリップチップ実装のために半導体集積回路チップと配線基板の隙間に注入されるアンダーフィル樹脂が、配線基板の表面の所定領域以外に展延しないようにする。【解決手段】複数の配線層と半導体集積回路チップ搭載側の樹脂絶縁層表面にアレイ状配列の端子電極を備えた配線基板において、前記半導体集積回路チップ搭載側の樹脂絶縁層表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部を形成する。【選択図】図２
2016219530.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線層と、半導体集積回路チップ搭載側の樹脂絶縁層表面にアレイ状配列の端子電極を備えた配線基板において、前記半導体集積回路チップ搭載側の樹脂絶縁層表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部が形成されていることを特徴とする配線基板。
【請求項２】
複数の配線層と、半導体集積回路チップ搭載側の樹脂絶縁層表面にアレイ状配列の端子電極を備えた配線基板において、前記半導体集積回路チップ搭載側の樹脂絶縁層表面にソルダーレジストパターンが形成され、前記端子電極が前記ソルダーレジストパターンの開口部分に露出され、前記ソルダーレジストパターンの表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部が形成されていることを特徴とする配線基板。
【請求項３】
複数の配線層と、半導体集積回路チップ搭載側の樹脂絶縁層表面にアレイ状配列の端子電極を備えた配線基板において、前記端子電極が前記半導体集積回路チップ搭載側の樹脂絶縁層表面の開口部分に露出され、前記樹脂絶縁層の表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部が形成されていることを特徴とする配線基板。
【請求項４】
請求項１乃至３の何れか一項に記載の配線基板であって、前記粗化部がレーザーアブレーション処理によって形成されていることを特徴とする配線基板。
【請求項５】
請求項１乃至４の何れか一項に記載の配線基板であって、前記粗化部が多重の枠状のパターンで形成されていることを特徴とする配線基板。
【請求項６】
請求項１乃至５の何れか一項に記載の配線基板であって、前記粗化部の枠状のパターンが、少なくとも一部が不連続なパターンであることを特徴とする配線基板。
【請求項７】
請求項１乃至６の何れか一項に記載の配線基板であって、前記配線基板の中心層にコア基板を有することを特徴とする配線基板。
【請求項８】
請求項１乃至７の何れか一項に記載の配線基板であって、前記配線基板がフリップチップ・ボールグリッドアレイ基板であることを特徴とする配線基板。
【請求項９】
少なくとも下記の工程（ａ）から（ｇ）を有することを特徴とする配線基板の製造方法。
（ａ）配線パターンとスルーホールを形成したコア基板を製造する工程、
（ｂ）前記コア基板の上下面に樹脂絶縁層を形成する工程、
（ｃ）前記樹脂絶縁層にビアホールを形成する工程、
（ｄ）前記ビアホールを導電体で充填し上下面に配線パターンを形成する工程、
（ｅ）前記（ｂ）から（ｄ）の工程を所定数繰り返し、少なくとも上面にアレイ状配列の端子電極のパターンを形成する工程、
（ｆ）前記アレイ状配列の端子電極のパターンの上に前記端子電極を露出させる開口パターンを有するソルダーレジストパターンを形成する工程、
（ｇ）レーザーアブレーション処理により、前記ソルダーレジストパターンの表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部を形成する工程。
【請求項１０】
請求項９記載の配線基板の製造方法であって、前記工程（ｆ）と（ｇ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法。
【請求項１１】
請求項９記載の配線基板の製造方法であって、前記工程(ｇ)の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法。
【請求項１２】
請求項９記載の配線基板の製造方法であって、前記工程（ｆ）と（ｇ）の間の工程に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法。
【請求項１３】
請求項９記載の配線基板の製造方法であって、前記工程(ｇ)の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法。
【請求項１４】
少なくとも下記の工程（ａ）から（ｇ）を有することを特徴とする配線基板の製造方法。
（ａ）表面に積み重ねる多層配線構造を分離可能な剥離用支持基板を準備する工程、
（ｂ）表裏面に、半導体集積回路チップと接続するためのアレイ状配列の端子電極のパターンと樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程、
（ｃ）表裏面に、樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程を所定数繰り返し、前記剥離用支持基板の上下の層に多層配線構造を形成する工程、
（ｄ）表裏面に第１のソルダーレジストパターンを形成する工程、
（ｅ）前記剥離用支持基板から、上の層と下の層の多層配線構造を分離し、前記多層配線構造の前記剥離用支持基板側の面に前記アレイ状配列の端子電極のパターンを露出させる工程、
（ｆ）前記多層配線構造の前記剥離用支持基板側の面に、前記アレイ状配列の端子電極を露出させる開口部を有する第２のソルダーレジストパターンを形成する工程、
（ｇ）レーザーアブレーション処理により、第２のソルダーレジストパターンの表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部を形成する工程。
【請求項１５】
請求項１４記載の配線基板の製造方法であって、前記工程（ｆ）から（ｇ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法。
【請求項１６】
請求項１４記載の配線基板の製造方法であって、前記工程（ｇ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法。
【請求項１７】
請求項１４記載の配線基板の製造方法であって、前記工程（ｆ）から（ｇ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法。
【請求項１８】
請求項１４記載の配線基板の製造方法であって、前記工程（ｇ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法。
【請求項１９】
少なくとも下記の工程（ａ）から（ｆ）を有することを特徴とする配線基板の製造方法。
（ａ）表面に積み重ねる多層配線構造を分離可能な剥離用支持基板を準備する工程、
（ｂ）表裏面に、半導体集積回路チップと接続するためのアレイ状配列の端子電極のパターンと樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程、
（ｃ）表裏面に、樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程を所定数繰り返し、前記剥離用支持基板の上下の層に多層配線構造を形成する工程、
（ｄ）表裏面に第１のソルダーレジストパターンを形成する工程、
（ｅ）前記剥離用支持基板から、上の層と下の層の多層配線構造を分離し、前記多層配線構造の前記剥離用支持基板側の面に前記アレイ状配列の端子電極のパターンを露出させる工程、
（ｆ）レーザーアブレーション処理により、前記工程（ｅ）により露出された前記アレイ状配列の端子電極のパターンを囲む前記樹脂絶縁層の表面に枠状のパターンの粗化部を形成する工程。
【請求項２０】
請求項１９記載の配線基板の製造方法であって、前記工程（ｅ）から（ｆ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法。
【請求項２１】
請求項１９記載の配線基板の製造方法であって、前記工程（ｆ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法。
【請求項２２】
請求項１９記載の配線基板の製造方法であって、前記工程（ｅ）から（ｆ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法。
【請求項２３】
請求項１９記載の配線基板の製造方法であって、前記工程（ｆ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ方式で半導体集積回路チップを接続・搭載する配線基板に係り、詳しくは、半導体集積回路チップと配線基板間の隙間を充填するアンダーフィル用樹脂がチップ周辺へ展延するのを防止する配線基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、モバイル化、省スペース化の進歩がめまぐるしく、半導体素子やチップを実装するための配線用基板は小型化、薄型化に向かっており、この流れは環境対策やコストダウンのニーズとも相まっている。高集積化をはじめとし、半導体パッケージにプロダクト・インテグレーション、モビリティ、信頼性、性能など、様々な面において高い要求への対応が求められている。
【０００３】
半導体パッケージ分野においては、フリップチップ・ボールグリッドアレイ（ＦＣＢＧＡ）のさらなる成長が期待されている。また、パッケージ・オン・パッケージ（ＰＯＰ）の成長が著しく、また３次元パッケージングの高集積化に対応した貫通ビアの開発等も日々続けられている。
【０００４】
特に、フリップチップ実装は、アレイ状に高密度配置された端子群を一括接続するもので、電気性能が優れる実装方式である。フリップチップ実装では、アンダーフィル樹脂を半導体集積回路チップと配線基板の間に注入し、そのアンダーフィル樹脂によって、半導体集積回路チップと配線基板のはんだ接続部の電気接点の機械的強度が保護される。
【０００５】
フリップチップ実装によるパッケージの電気的特性や小型化機能等の優れた機能故に、プロセッサやワイヤレス機器の実装技術がワイヤボンドからフリップチップ実装にシフトしている。パッケージ基板については、ハイエンドデバイスの多くが、ワイヤボンドからフリップチップ実装へと乗り換え済みで、チップ上の実装密度の観点などによりバンプピッチの微細化はさらに追求されている。
【０００６】
ここで、フリップチップ実装に用いるアンダーフィル樹脂の流動性を高め、隙間への浸透性を向上させるためにアンダーフィル樹脂の粘性を低くする事が望ましい。しかし、アンダーフィル樹脂の粘性を低くすると、アンダーフィル樹脂が、半導体集積回路チップが占めるべき領域外の配線基板表面へ薄く濡れ広がるブリード現象を発生する。それにより、アンダーフィル樹脂がチップ下のダイエリアの外の配線基板上に展延してしまう問題があった。
【０００７】
微細化・高精細化が進むにつれて各チップの設置スペースも限られ、より厳密な位置精度を要求される。そのため、このアンダーフィル樹脂の、ブリード現象による、半導体集積回路チップと配線基板の隙間から配線基板表面の所定領域以外への展延の許容量は少ない。
【０００８】
そのために、従来は、特許文献１のように、アンダーフィル樹脂が半導体集積回路チップ裏面以外の基板上へ広く展延するのを防止するために、基板表面のソルダーレジストパターンから突出している樹脂堰き止め用の枠状のパターンを形成する取り組みがなされている。すなわち、ソルダーレジストのパターンを形成した後に、半導体集積回路チップ（以下、チップとも記す。）の近くの周囲に、ソルダーレジストパターン上に、所定のインクを用いて枠状のダム構造もしくは段付ソルダーレジストを形成している。
【０００９】
特許文献２では、アンダーフィル樹脂を堰き止めるダムの表面を粗化するとアンダーフィル樹脂がはじかれないとして、そのダムの表面を未粗化状態にすることでアンダーフィル樹脂をはじかせてダムの効果を高める技術が提案されている。
【００１０】
また、特許文献３では、逆に半導体集積回路チップ周囲を囲むように環状の凹部を、配線基板最外層を組成する樹脂絶縁層に形成して、その凹部に樹脂を貯留することで展延を防止する技術が提案されている。
【００１１】
更に、特許文献４の技術では、アンダーフィル樹脂が、半導体集積回路チップと配線基板の隙間から配線基板表面の所定領域以外に展延しないようにするために、半導体集積回路チップ搭載側のダイエリアの端子電極のアレイ状配列を囲むリング状の導体パターンを樹脂層表面に露出させて、そのリング状の導体パターンをアンダーフィル樹脂の展延を妨げるダムとする技術が提案されていた。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−１７９５７６号公報
【特許文献２】特開２００４−１７９５７８号公報
【特許文献３】特開２０１０−１４１０１８号公報
【特許文献４】特開２０１４−０６３８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１と特許文献２に開示された技術は、ＦＣＢＧＡ基板の表面に凸状に突出するダムを形成する追加加工処理が加わることで、製品の製造歩留まりが低下する問題があった。更に、このダム構造が凸状に突出する表面の段差により、配線基板の所定の位置にはんだを設置する工程において、はんだ転写量が不均一になる問題がある。
【００１４】
特許文献３に開示された技術においても、凹部を形成するために製造工程が複雑になり製品の製造歩留まりが低下する問題がある。そして、はんだを搭載する工程においても、凹部の存在によって、はんだの設置の位置の精度が悪くなる問題があった。そのため、はんだの設置位置の精度を良くするために、はんだ設置用のマスクを用いて、そのマスクをはんだ設置位置に位置合わせしてはんだを設置する必要があり、それにより製造コストが上昇する問題があった。
【００１５】
特許文献４の技術では、半導体集積回路チップを搭載する配線基板の面に金属の配線パターンの表面を露出させるので配線パターンの絶縁性が悪くなる問題があった。
【００１６】
本発明の課題は、以上の問題を解決し、製造工程数を増やさずに、配線基板に実装する半導体集積回路チップと配線基板のはんだ接続部を保護するために注入されるアンダーフィル樹脂が、半導体集積回路チップと配線基板の隙間から配線基板表面の所定領域以外に展延させない構造を有する配線基板の提供を目的とする。
【課題を解決するための手段】
【００１７】
上記課題を達成するために、本発明は、複数の配線層と、半導体集積回路チップ搭載側の樹脂絶縁層表面にアレイ状配列の端子電極を備えた配線基板において、前記半導体集積回路チップ搭載側の樹脂絶縁層表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部が形成されていることを特徴とする配線基板である。
【００１８】
また、本発明は、複数の配線層と、半導体集積回路チップ搭載側の樹脂絶縁層表面にアレイ状配列の端子電極を備えた配線基板において、前記半導体集積回路チップ搭載側の樹脂絶縁層表面にソルダーレジストパターンが形成され、前記端子電極が前記ソルダーレジストパターンの開口部分に露出され、前記ソルダーレジストパターンの表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部が形成されていることを特徴とする配線基板である。
【００１９】
また、本発明は、複数の配線層と、半導体集積回路チップ搭載側の樹脂絶縁層表面にアレイ状配列の端子電極を備えた配線基板において、前記端子電極が前記半導体集積回路チップ搭載側の樹脂絶縁層表面の開口部分に露出され、前記樹脂絶縁層の表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部が形成されていることを特徴とする配線基板である。
【００２０】
本発明は、この構成によって、配線基板の半導体集積回路チップ搭載エリアの外周の樹脂絶縁層又はソルダーレジストの表面に粗面化処理を施して形成した枠状の粗化部によって、アンダーフィル樹脂が粗化部の外側の配線基板上に濡れ広がるのを阻止することができる展延防止効果がある。
【００２１】
また、本発明は、上記の配線基板であって、前記粗化部がレーザーアブレーション処理によって形成されていることを特徴とする配線基板である。
【００２２】
また、本発明は、上記の配線基板であって、前記粗化部が多重の枠状のパターンで形成されていることを特徴とする配線基板である。
【００２３】
また、本発明は、上記の配線基板であって、前記粗化部の枠状のパターンが、少なくとも一部が不連続なパターンであることを特徴とする配線基板である。
【００２４】
また、本発明は、上記の配線基板であって、前記配線基板の中心層にコア基板を有することを特徴とする配線基板である。
【００２５】
また、本発明は、上記の配線基板であって、前記配線基板がフリップチップ・ボールグリッドアレイ基板であることを特徴とする配線基板である。
【００２６】
また、本発明は、少なくとも下記の工程（ａ）から（ｇ）を有することを特徴とする配線基板の製造方法である。
（ａ）配線パターンとスルーホールを形成したコア基板を製造する工程、
（ｂ）前記コア基板の上下面に樹脂絶縁層を形成する工程、
（ｃ）前記樹脂絶縁層にビアホールを形成する工程、
（ｄ）前記ビアホールを導電体で充填し上下面に配線パターンを形成する工程、
（ｅ）前記（ｂ）から（ｄ）の工程を所定数繰り返し、少なくとも上面にアレイ状配列の端子電極のパターンを形成する工程、
（ｆ）前記アレイ状配列の端子電極のパターンの上に、前記アレイ状配列の端子電極を露出させる開口パターンを有するソルダーレジストパターンを形成する工程、
（ｇ）レーザーアブレーション処理により、前記ソルダーレジストパターンの表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部を形成する工程。
【００２７】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｆ）と（ｇ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法である。
【００２８】
また、本発明は、上記の配線基板の製造方法であって、前記工程(ｇ)の工程の後に、前
記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法である。
【００２９】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｆ）と（ｇ）の間の工程に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法である。
【００３０】
また、本発明は、上記の配線基板の製造方法であって、前記工程(ｇ)の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法である。
【００３１】
また、本発明は、少なくとも下記の工程（ａ）から（ｇ）を有することを特徴とする配線基板の製造方法である。
（ａ）表面に積み重ねる多層配線構造を分離可能な剥離用支持基板を準備する工程、
（ｂ）表裏面に、半導体集積回路チップと接続するためのアレイ状配列の端子電極のパターンと樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程、
（ｃ）表裏面に、樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程を所定数繰り返し、前記剥離用支持基板の上下の層に多層配線構造を形成する工程、
（ｄ）表裏面に第１のソルダーレジストパターンを形成する工程、
（ｅ）前記剥離用支持基板から、上の層と下の層の多層配線構造を分離し、前記多層配線構造の前記剥離用支持基板側の面に前記アレイ状配列の端子電極のパターンを露出させる工程、
（ｆ）前記多層配線構造の前記剥離用支持基板側の面に、前記アレイ状配列の端子電極を露出させる開口部を有する第２のソルダーレジストパターンを形成する工程、
（ｇ）レーザーアブレーション処理により、第２のソルダーレジストパターンの表面に、前記アレイ状配列の端子電極を囲む枠状のパターンの粗化部を形成する工程。
【００３２】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｆ）から（ｇ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法である。
【００３３】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｇ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法である。
【００３４】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｆ）から（ｇ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法である。
【００３５】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｇ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法である。
【００３６】
また、本発明は、少なくとも下記の工程（ａ）から（ｆ）を有することを特徴とする配線基板の製造方法である。
（ａ）表面に積み重ねる多層配線構造を分離可能な剥離用支持基板を準備する工程、
（ｂ）表裏面に、半導体集積回路チップと接続するためのアレイ状配列の端子電極のパタ
ーンと樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程、
（ｃ）表裏面に、樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程を所定数繰り返し、前記剥離用支持基板の上下の層に多層配線構造を形成する工程、
（ｄ）表裏面に第１のソルダーレジストパターンを形成する工程、
（ｅ）前記剥離用支持基板から、上の層と下の層の多層配線構造を分離し、前記多層配線構造の前記剥離用支持基板側の面に前記アレイ状配列の端子電極のパターンを露出させる工程、
（ｆ）レーザーアブレーション処理により、前記工程（ｅ）により露出された前記アレイ状配列の端子電極のパターンを囲む前記樹脂絶縁層の表面に枠状のパターンの粗化部を形成する工程。
【００３７】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｅ）から（ｆ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法である。
【００３８】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｆ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程を有することを特徴とする配線基板の製造方法である。
【００３９】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｅ）から（ｆ）の工程の間に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法である。
【００４０】
また、本発明は、上記の配線基板の製造方法であって、前記工程（ｆ）の工程の後に、前記アレイ状配列の端子電極上にはんだバンプを形成する工程と、表面に出荷用の表面処理プラズマ洗浄を施す工程を有することを特徴とする配線基板の製造方法である。
【発明の効果】
【００４１】
本発明は、アンダーフィル樹脂の展延防止対策として半導体集積回路チップ搭載エリアの外周のソルダーレジストパターンの表面に枠状の粗面化処理を施すことで粗化部を形成したものである。この粗化部により、アンダーフィル樹脂が粗化部の外側の配線基板上に濡れ広がるのを阻止することができる効果がある。
【００４２】
また、この枠状の粗化部では、配線基板の表面の平坦化が確保でき、はんだ形成等に支障をきたす凹凸段差が存在しないため、はんだ工程の歩留まり、品質に影響を与えない効果がある。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態の配線基板の構造を説明する（ａ）上面視の平面図と（ｂ）断面視の側面図である。
【図２】本発明の第１の実施形態の半導体集積回路チップと基板間に充填するアンダーフィル樹脂を模式的に示す概略断面図である。
【図３】（ａ）〜（ｅ）本発明の第１の実施形態の配線基板の製造工程を説明する概略断面図（その１）である。
【図４】（ｆ）〜（ｈ）本発明の第１の実施形態の配線基板の製造工程を説明する概略断面図（その２）である。
【図５】（ｉ）〜（ｊ）本発明の第１の実施形態の配線基板への半導体集積回路チップを実装する製造工程を説明する概略断面図である。
【図６】（ａ）〜（ｂ）本発明の第２の実施形態の剥離用支持基板の製造工程を説明する概略断面図である。
【図７】（ａ）〜（ｃ）本発明の第２の実施形態の配線基板の製造工程を説明する概略断面図（その１）である。
【図８】（ｄ）〜（ｅ）本発明の第２の実施形態の配線基板の製造工程を説明する概略断面図（その２）である。
【図９】（ｆ）〜（ｇ）本発明の第２の実施形態の配線基板の製造工程を説明する概略断面図（その３）である。
【図１０】（ｈ）〜（ｊ）本発明の第２の実施形態の配線基板の製造工程を説明する概略断面図（その４）である。
【発明を実施するための形態】
【００４４】
＜第１の実施形態＞
本発明の第１の実施形態の配線基板１０の構造を図１（ａ）の平面図と図１（ｂ）の側断面図に示す。中心層にコア基板１を有する配線基板１０の樹脂絶縁層４の表面にソルダーレジストパターン２、９を形成し、そのソルダーレジストパターン２、９の開口部に第１の端子電極７と第２の端子電極８を露出させる。
【００４５】
配線基板１０の上面側には、図１（ａ）の平面図のように、ソルダーレジストパターン２の開口部から第１の端子電極７を露出させる。第１の端子電極７は、例えば、直径が概ね１００μｍ程度、ピッチが１５０μｍ程度に形成する。
【００４６】
また、配線基板１０の下面側で、ソルダーレジストパターン９のソルダーレジスト開口部９ａから露出させる第２の端子電極８を、はんだボール２２を搭載用の端子電極として形成する。
【００４７】
配線基板１０の上面側の略中央部の、第１の端子電極７は、図１（ａ）の平面図のように、アレイ状（格子状）に配列する。そのアレイ状の第１の端子電極７には、半導体集積回路チップ４０のバンプ４１を電気接続する。配線基板１０のアレイ状の第１の端子電極７を囲む略矩形状の領域が、半導体集積回路チップ４０を搭載するダイエリアＡ（電子部品搭載領域）である。
【００４８】
（粗化部）
本発明者は、鋭意研究の結果、ソルダーレジストパターン２の表面にレーザーアブレーション処理の粗面化処理により粗化部Ｒを形成すると、その粗化部Ｒが、半導体集積回路チップ４０のフリップチップ実装の際に、アンダーフィル樹脂Ｕをはじく事を実験により確認した。すなわち、特許文献２に記載された、ダムの表面の粗化部ではアンダーフィル樹脂Ｕがはじかれない、という記載とは相違する結果が得られるという知見を実験から得た。
【００４９】
そのため、本発明は、実験から得た知見に基づき、ソルダーレジストパターン２等の樹脂絶縁層の表面に、樹脂絶縁層の表面をレーザー光で粗化するレーザーアブレーション処理による粗面化処理を施すことで、ダイエリアＡを枠状に取り囲む、例えば幅が約５０μｍの、粗化部Ｒを形成することを特徴とする。
【００５０】
粗化部Ｒは、図１（ａ）の平面図の様に、枠状のパターンに形成することができる。粗化部Ｒは、一重の枠に限らず多重の枠状のパターンで取り囲む形態でも、枠の幅を場所によって変えた形に形成することもできる。
【００５１】
また、粗化部Ｒの枠状のパターンは、閉じた枠状のパターンに限らず、少なくとも一部
が不連続な枠状のパターンで形成することもできる。
【００５２】
また、粗化部Ｒの形状は、正方形状の枠状のパターンに限定されず長方形や曲率を有する形状や角部が曲線となる形状、円形や楕円形としても良い。
【００５３】
（端子電極）
なお、図１（ａ）では、第１の端子電極７の端子数を３６個で記載したが、第１の端子電極７の端子数は、通常は、数百から数千個に及ぶ。配線基板１０の上下面をソルダーレジストパターン２と９で被覆し、第１の端子電極７と第２の端子電極８をソルダーレジストパターン２と９の円形開口部に露出させる。
【００５４】
（第１の端子電極）
図１（ｂ）の断面図の様に、配線基板１０内部は、（樹脂層／配線層）を所定数積層する。そして、配線基板１０の最上層の樹脂絶縁層４の上面に、アレイ配置された第１の端子電極７を形成し、その第１の端子電極７の間にソルダーレジストパターン２を形成して第１の端子電極７をソルダーレジストパターン２の間に埋設する。
【００５５】
（第２の端子電極）
同様にして、配線基板１０の最下層の樹脂絶縁層４の下面に、ピッチが長くアレイ配置された第２の端子電極８を形成し、その第２の端子電極８の間にソルダーレジストパターン９を形成して第２の端子電極８をソルダーレジストパターン９の間に埋設する。
【００５６】
この配線基板１０の上面に形成した、半導体集積回路チップ４０と接続するための狭いピッチの第１の端子電極７を、それに内層で接続する配線の引き回しと配線層間のビアホール接続により、プリント基板に対応した広いピッチの第２の端子電極８に接続する。それにより、この配線基板１０が端子間のピッチを変換する。
【００５７】
（アンダーフィル樹脂の充填）
図２のように、配線基板１０上の所定の位置に半導体集積回路チップ４０をフリップチップ接続した後に、アンダーフィル樹脂Ｕを半導体集積回路チップ４０裏面腹部と配線基板１０の隙間のはんだ接続部以外の空間に充填することで半導体集積回路チップ４０をフリップチップ実装する。
【００５８】
アンダーフィル樹脂Ｕには、通常は液体状の熱硬化性樹脂が使われる。液体状のアンダーフィル樹脂Ｕは一般的に、温度が上昇すると粘性が低くなり、チップ下から外周に向けて展延し易くなる特性がある。アンダーフィル樹脂Ｕは、充填時にその粘性が適度に低くなる適切な温度で充填する。
【００５９】
そのアンダーフィル樹脂Ｕの展延を、ソルダーレジストパターン２の表面に枠状のパターンに形成した粗化部Ｒが防止する。
【００６０】
もし、アンダーフィル樹脂Ｕが粗化部Ｒを乗り越えて濡れ広がる場合には、粗化部Ｒに十分な幅を確保することでアンダーフィル樹脂Ｕの展延の防止効果を大きくすることができる。粗化部Ｒの幅は、アンダーフィル樹脂Ｕの濡れ広がりが著しい部分だけを大きくしてもよい。
【００６１】
また、粗化部Ｒの枠の本数を２本以上にすることでアンダーフィル樹脂Ｕの展延の防止効果を大きくすることもできる。
【００６２】
アンダーフィル樹脂Ｕは、それを滴下した部位の近くでは、その周辺への濡れ広がり効
果が大きいが、滴下位置近くの粗化部Ｒの枠の幅を広げれば展延防止効果が高い。粘性の異なる種々のアンダーフィル樹脂Ｕに対しては、粗化部Ｒの枠の本数を変えることで対応が可能となる。
【００６３】
また、アンダーフィル樹脂Ｕの流れを意図的に誘導するため、粗化部Ｒのパターンの少なくとも一部を不連続にするパターンに形成しても構わない。つまり、アンダーフィル樹脂Ｕが幅広く濡れ広がっても不具合が生じ無い位置に粗化部Ｒのパターンの不連続部を設けて、アンダーフィル樹脂Ｕをその部分で自由に濡れ広がらせることで、他の領域でのアンダーフィル樹脂Ｕの濡れ広がり圧力を減少させることができる。
【００６４】
（製造方法）
以下、図３から図５の工程図を参照して、本発明の第１の実施形態による配線基板１０の製造方法と、その配線基板１０上へ半導体集積回路チップ４０をフリップチップ実装する製造方法を説明する。
【００６５】
本実施形態ではフリップチップ・ボールグリッドアレイ（ＦＣＢＧＡ）用の配線基板１０の製造方法を説明する。ＦＣＢＧＡ用の配線基板１０は、多面付けの枚葉方式で、コア基板１の上に樹脂絶縁層４と配線層を交互にビルドアップして配線基板１０を製造し、最後に断裁して個片のＦＣＢＧＡを製造する。
【００６６】
（工程１）
先ず、図３（ａ）のように、ガラスクロスを含む、厚さ１ｍｍ〜２ｍｍの難燃材のＦＲ４（Flame Retardant Type 4）等の絶縁樹脂材に、銅箔と銅めっきの層をエッチングして形成した配線パターン１ａと、又、スルーホール３が形成され、その壁面のスルーホールめっき３ａにより絶縁材の表裏の配線パターン１ａが電気接続されているコア基板１を製造する。
【００６７】
（工程２）
次に、図３（ｂ）のように、層間の樹脂絶縁層４として有機絶縁樹脂シートを真空ラミネーターを用いてコア基板１の上下面に張り合わせる。
【００６８】
樹脂絶縁層４の材料としては、エポキシ系、アクリル系、ウレタン系、エポキシアクリレー系、フェノールエポキシ系、ポリイミド系、ポリアミド系、シアネート系、ポリマー液晶からなるシート類、これら樹脂にガラスやポリアミド、液晶からなる補強繊維を含浸させた材料、シリカやブチル系有機材料、炭酸カルシウムなどのフィラーを含んでいてもよい。
【００６９】
例えば、補強繊維を含有しないエポキシ系シートをラミネーターを用いてコア基板１の表裏に樹脂絶縁層４を張り合わせる。
【００７０】
（工程３）
次に、図３（ｃ）のように、表裏の樹脂絶縁層４にビアホール穴５ａを形成する。ビアホール穴５ａの形成方法は、レーザー（ＣＯ２、ＹＡＧ、紫外線、エキシマ）により樹脂絶縁層４を、下層の配線パターン１ａの表面が露出するまでアブレーションしてビアホール穴５ａを形成する。例えば、紫外線レーザーにより、ビアホール穴５ａの底部の直径が５０μｍのビアホール穴５ａを形成する。
【００７１】
（工程４）
次に、図３（ｄ）のように、ビアホール穴５ａを金属めっきで充填したビアホール５と樹脂絶縁層４の表面の配線パターン６を、セミアディティブ法又はサブトラクティブ法を
用いて形成する。
【００７２】
（セミアディティブ法）
セミアディティブ法により配線パターンを形成する場合は、以下の様に行う。先ず、ビアホール穴５ａの壁面をデスミア（樹脂残渣を除去）処理してから、無電解めっきを全面に行う。
【００７３】
無電解めっきは所定の前処理、すなわち脱脂、鋭敏化および活性化処理をしてから、硫酸銅溶液等の無電解銅めっき液を用いることで無電解めっき層を形成する。
【００７４】
次に、その樹脂絶縁層４の表裏面の無電解めっき層上に、所定の厚みのめっきレジストを真空ラミネーターあるいは真空プレス機で張り合わせてから、定法のフォトリソ法によりレジストに所定の開口パターンを形成する。すなわち、めっきレジストのパターンは、回路パターン部分が開口部となるように現像する。
【００７５】
次に、無電解めっき層を給電層として、硫酸銅のめっき浴中で電解銅めっきを施して、めっきレジストのパターンの開口部内に銅を所定の厚みに析出させる。
【００７６】
例えば、めっきレジストのパターンの開口部に厚みが１０μｍの銅皮膜２，３を形成するとともに、電解銅めっきにより、ビアホール穴５ａ内を銅めっき層で充填する。これにより、ビアホール穴５ａを充填したビアホール５の銅めっき層と配線パターン６の銅めっき層を同時に形成する。
【００７７】
電解めっきは所定の脱脂処理をしてから、硫酸銅溶液等から成る電解銅めっき液を用いることで電解銅のめっき皮膜を形成する。
【００７８】
次に、めっきレジストを剥離して、無電解めっき層をフラッシュエッチングすることで除去する。こうして、樹脂絶縁層４の表裏面に所望の導体パターンを得る。前記の加工は表裏同時にあるいは順次行うことができる。
【００７９】
この後、銅表面の阻化処理を行い、後工程で基板の上下面に積層する樹脂絶縁層４との密着性を上げておくのが好ましい。阻化液の組成は、硫酸（３．０質量％）、過酸化水素（１．０質量％）、添加剤からなり添加剤は銅のエッチング抑制剤である。原液を１０倍に希釈し液温を３０℃に保った処理液中を２０〜３０秒間浸漬通過することで銅表面の粗化処理とする。
【００８０】
（サブトラクティブ法）
サブトラクティブ法で配線パターン６を形成する場合は、以下の様に行う。ビアホール穴５ａを形成した後、無電解めっきを全面に行い、無電解めっきに引き続いて電解めっきを行いめっき皮膜の厚みを増加する。その後、エッチングレジストを貼り付け定法のフォトリソ法により開口パターンを形成し、これをエッチングマスクとして余分なめっき銅皮膜を除去する。最後にレジストを除去する。
【００８１】
こうして、図３（ｄ）のように、ビアホール穴５ａを銅めっきによって充填してビアホール５を形成すると同時に樹脂絶縁層４上にビアホール５とつながる引き回し用配線パターン６を形成する。
【００８２】
（工程５）
次に、樹脂絶縁層４の積層から、上記配線パターン６の形成までを所定数繰り返すことで、図３（ｅ）のような多層の配線構造体を得る。例えば、図３（ｅ）の様に、コア基板
１の上と下に合計６層の配線層を追加した配線基板１０を得る。
【００８３】
（工程６）
この配線基板１０は、図３（ｅ）のように、上面に半導体集積回路チップ４０とフリップ実装によって接続するためのアレイ状配列した第１の端子電極７とその他の配線パターンを形成する。また、配線基板１０の下面にボールグリッドアレイ用の第２の端子電極８とその他の配線パターンを形成する。
【００８４】
（工程７）
次に、図４（ｆ）のように、表裏に形成されたフリップチップ接続に使用する第１の端子電極７の間をソルダーレジストパターン２で埋設し、ボールグリッドアレイ用の第２の端子電極８の間をソルダーレジストパターン９で埋設する。
【００８５】
これにより、後に行う金めっき等の表面金属めっき処理が第１の端子電極７と第２の端子電極８上のみに限定されて、その後の貴金属類の拡散により端子電極間に短絡が生じるのを防止することができる。
【００８６】
ソルダーレジストパターン２と９の形成方法は、以下の様に行う。配線基板１０の上下面に感光性ソルダーレジストをロールコーターで塗布し乾燥するか、又は、ドライフィルム状の感光性ソルダーレジストを配線基板１０の上下面にラミネートする。そのソルダーレジストに所定パターンのフォトマスクを介して露光し、そのソルダーレジストを現像する。
【００８７】
これにより、図４（ｆ）の様に、第１の端子電極７の部分が円形に開口し、それ以外がソルダーレジストにより被覆・埋設されたソルダーレジストパターン２を形成し、同様に、第２の端子電極８の部分が円形に開口し、それ以外がソルダーレジストにより被覆・埋設されたソルダーレジストパターン９を形成する。
【００８８】
（工程８）
次に、図４（ｇ）のように、ソルダーレジストパターン２の表面に粗化部Ｒを形成する。本実施形態では、粗化部Ｒのパターンは、ダイエリアＡを枠状に取り囲む、幅が約５０μｍの枠状のパターンに形成する。粗化部Ｒの形成方法は、ソルダーレジストパターン２の表面に可視光域の波長のレーザー光を照射して粗化するレーザーアブレーション処理によって粗化部Ｒを形成する。
【００８９】
（工程９）
次に、図４（ｈ）のように、ソルダーレジストパターン２の開口部分に露出している第１の端子電極７の表面と、ソルダーレジストパターン９の開口部分に露出している第２の端子電極８の表面に、ニッケル−金めっき等の表面金属めっき処理（Ａｕ／Ｎｉ、Ａｕ／Ｐｄ／Ｎｉ等）を施して端子部金属めっき層２０を形成する。
【００９０】
（はんだバンプとはんだボールの形成）
（工程１０）
続くはんだバンプ形成工程では、図５（ｉ）のように、上面側のソルダーレジストパターン２の開口部分に露出していて端子部金属めっき層２０が表面に形成された第１の端子電極７上に、はんだバンプ２１を形成する。
【００９１】
具体的には、ソルダーレジストパターン２の上に、所定パターンのマスクを載置することでソルダーレジストパターン２の開口部分に露出していて端子部金属めっき層２０が表面に形成された第１の端子電極７上にはんだペーストを印刷する。その後、このはんだペ
ーストをリフローして、はんだバンプ２１を形成する。
【００９２】
（工程１１）
次に、同様にして、下面側のソルダーレジストパターン９の開口部分に露出していて端子部金属めっき層２０が表面に形成された第２の端子電極８上にはんだボール２２を搭載する。これにより、目的とする配線基板が製造できる。
【００９３】
（変形例１）
この工程１０による、半導体集積回路チップ４０搭載用の配線基板の、半導体集積回路チップ４０のバンプ４１を接続する第１の端子電極７に設置するはんだバンプ２１は、半導体集積回路チップ４０を搭載する方法に従って、必ずしもはんだバンプ２１を設置しなくても良い。
【００９４】
（工程１２）
次に、多面付け基板を断裁して個片の配線基板１０を得る。
【００９５】
（工程１３）
次に、この配線基板１０の表面に出荷用の表面処理プラズマ洗浄を施す。
【００９６】
（変形例２）
以上の配線基板１０の製造方法における、工程８による粗化部Ｒの形成処理は、工程１０及び工程１１によりはんだバンプ２１及びはんだボール２２を設置した後に行うこともできる。
【００９７】
（変形例３）
以上の配線基板１０の製造方法における、工程８による粗化部Ｒの形成処理は、工程１３の後に行うこともできる。
【００９８】
（半導体集積回路チップ４０の実装工程）
この配線基板１０のダイエリアＡに半導体集積回路チップ４０を、以下の工程によって搭載する。
【００９９】
（工程２１）
配線基板１０側のはんだバンプ２１と、半導体集積回路チップ４０のバンプ４１とを位置合わせしてリフローを行うことで、はんだバンプ２１と半導体集積回路チップ４０のバンプ４１を接合する。これにより、配線基板１０と半導体集積回路チップ４０側とを電気的に接続する。
【０１００】
（工程２２）
次に、図５（ｊ）のように、配線基板１０と半導体集積回路チップ４０との隙間にアンダーフィル樹脂Ｕを充填して硬化処理を行い、前記隙間を樹脂封止する。
【０１０１】
＜第２の実施形態＞
本発明の第２の実施形態として、コアレスの配線基板１０へ本発明を適用する実施形態を、図６から図１０を参照して説明する。第２の実施形態では、図１０（ｊ）のように、コアレスの配線基板１０の上面の樹脂絶縁層３１に、ダイエリアＡの外側の樹脂絶縁層３１の表面にダイエリアＡを囲む粗化部Ｒのパターンを形成する。
【０１０２】
本発明の第２の実施形態は、図９（ｇ）のように、コアレスの配線基板１０用の多層配線構造３０を、剥離用支持基板１１０の上の層と下の層に形成する。そして、剥離用支持
基板１１０から、上の層と下の層の多層配線構造３０を分離する。
【０１０３】
その剥離用支持基板１１０から分離した多層配線構造３０に、剥離用支持基板１１０に接していて露出した樹脂絶縁層３１の表面にダイエリアＡを囲む粗化部Ｒのパターンを形成して配線基板１０を製造する。
【０１０４】
（工程１：積層金属シートを支持基板へ積層する工程）
図６（ａ）のように、サイズが例えば６１０×５１０ｍｍの支持基板１００を中心にし、その支持基板１００の外側に、平面視で支持基板１００と同じサイズの寸法が６１０×５１０ｍｍのプリプレグもしくは樹脂フィルムから成る半硬化絶縁樹脂シート１２ａを重ね、その外側に、半硬化絶縁樹脂シート１２ａより小さいサイズの寸法が６００×５００ｍｍの多層構造の積層金属シート１３を重ねる。
【０１０５】
そして、その積層金属シート１３の外側に離型フィルムＦを重ねて、真空積層プレスにより、支持基板１００の外側に半硬化絶縁樹脂シート１２ａを介して積層金属シート１３を積層する。
【０１０６】
真空積層プレス装置によって加熱・加圧する積層処理によって、図６（ｂ）のように、支持基板１００の外側の半硬化絶縁樹脂シート１２ａを硬化させて絶縁樹脂材料１２にし、外側の面に積層金属シート１３が一体となった剥離用支持基板１１０を製造する。
【０１０７】
（支持基板）
この工程で用いる支持基板１００としては、厚み０．０４ｍｍから０．４ｍｍの基板で、両面に厚み１８μｍの銅箔１１を有する、有機樹脂をガラスやポリイミド、液晶などから成る補強繊維に含浸させた材料から成る銅張積層板（例えば、サイズが６１０×５１０ｍｍ）を用いる。
【０１０８】
（積層金属シート）
この工程で用いる積層金属シート１３は、複数の金属層が剥離可能に積層されて成る多層構造の積層金属シート１３である。この積層金属シート１３には、例えば、厚さ１０μｍ〜３５μｍ（例えば１８μｍ）のキャリア銅箔層１３ａの金属層に、厚さ１μｍ〜８μｍ（例えば５μｍ）の極薄銅箔層１３ｂの金属層を剥離可能に積層したピーラブル金属箔を用いる。
【０１０９】
キャリア銅箔層１３ａと極薄銅箔層１３ｂの金属層を剥離可能に積層する手段は、剥離可能に接着剤で接着する方法や、その他の剥離可能な積層方法を用いる。
【０１１０】
積層金属シート１３のサイズを剥離用支持基板１１０全体のサイズより小さく形成することで、図６（ｂ）のように、例えば、サイズ６００×５００ｍｍの積層金属シート１３の外周部を絶縁樹脂材料１２による幅５ｍｍの額縁部１４が囲んだ剥離用支持基板１１０を製造する。これにより、積層金属シート１３の内側の面、側壁が一体の絶縁樹脂材料で覆われる。
【０１１１】
（工程２：樹脂絶縁層３１の形成工程）
次に、図７（ａ）のように、剥離用支持基板１１０の上下の面に樹脂絶縁層３１を、真空ラミネート、ロールラミネートまたは積層プレスで熱圧着させる。例えば厚さ４５μｍのエポキシ樹脂を真空ラミネートする。ガラスエポキシ樹脂を使う場合は任意の厚さの銅箔を重ね合わせ積層プレスで熱圧着させる。
【０１１２】
（工程３：ビアホール穴の形成工程）
次に、図７（ｂ）のように、樹脂絶縁層３１に、層間接続用のビアホール穴３２ａを、穴あけ加工用レーザー光線によって形成する。このビアホール穴３２ａは外側の穴径を８０μｍ程度で穴底の穴径を５０μｍ程度に加工し、外側の穴径が穴底の径より大きい、円錐台を逆さにした形状に形成する。
【０１１３】
（工程４：めっき工程）
次に、図７（ｃ）のように、ビアホール穴３２ａの壁面および樹脂絶縁層３１の表面に無電解めっきを施し、その外側に電解銅めっきの層を形成し、銅めっきで充填したビアホール３２を形成する。ビアホール３２は、支持基板１００側を上側にし基板の外側を下側にすると、円錐台状に形成される。
【０１１４】
（工程５：配線パターンの形成工程）
次に、電解銅めっきの層の面に感光性めっきレジストフィルムを形成して露光・現像することで、エッチングレジストのパターンを形成し、そのエッチングレジストで保護して電解銅めっきのパターンをエッチングする。
【０１１５】
次に、エッチングレジストのパターンを剥離することで、図８（ｄ）のように、樹脂絶縁層３１上にビアホールと一体構造を成すランド３２ｂと配線パターン３３を形成する。
【０１１６】
（工程６：樹脂絶縁層３４の形成工程）
次に、図８（ｅ）のように、その配線パターン３３とランド３２ｂと樹脂絶縁層３１の上に、工程２と同様のビルドアップ処理で樹脂絶縁層３４を形成する。
【０１１７】
（工程７：ビアホール３５の形成工程）
次に、工程３から５と同様にして、樹脂絶縁層３４に、ランド３２ｂ又は配線パターン３３に達するビアホール穴を形成した上で、銅めっき層を形成することでビアホール穴を埋めてビアホール３５を形成する。
【０１１８】
次に、銅めっきの層をエッチングすることでビアホールと一体構造を成すランド３５ｂと配線パターン３５ｃを形成する。
【０１１９】
（工程８：樹脂絶縁層３６の形成工程）
次に、図９（ｆ）のように、ランド３５ｂと配線パターン３５ｃと樹脂絶縁層３４の上に、工程２と同様のビルドアップ処理で樹脂絶縁層３６を形成する。
【０１２０】
（工程９：ビアホール３７の形成工程）
次に、工程３から５と同様にして、樹脂絶縁層３６に、ランド３５ｂ又は配線パターン３５ｃに達するビアホール穴を形成した上で、銅めっき層を形成する。それにより、図９（ｆ）のように、ビアホール穴を埋めてビアホール３７を形成し、銅めっきの層をエッチングすることでビアホールと一体構造を成す第２の端子電極８と配線パターンを形成する。
【０１２１】
こうして、図９（ｆ）のように、剥離用支持基板１１０の上下に、樹脂絶縁層３１とビアホール３２、樹脂絶縁層３４とビアホール３５、樹脂絶縁層３６とビアホール３７との複数層をビルドアップした多層配線構造３０を形成する。
【０１２２】
（工程１０：ソルダーレジスト形成工程）
次に、図９（ｇ）のように、剥離用支持基板１１０の上下の多層配線構造３０の表面にソルダーレジストパターン９を形成する。ソルダーレジストパターン９には、第２の端子電極８の部分を円形に開口したソルダーレジスト開口部９ａを設ける。
【０１２３】
（工程１１：多層配線構造３０分離工程）
次に、剥離用支持基板１１０の上下の多層配線構造３０の表面に、所望のサイズのエッチングレジストを張り付け、図９（ｇ）の切断線Ｃで多層配線構造３０と剥離用支持基板１１０を切断することで額縁部１４を切り離し、その切断面に積層金属シート１３の剥離の境界線を露出させる。
【０１２４】
そして、図１０（ｈ）のように、露出させた剥離の境界線から積層金属シート１３のキャリア銅箔層１３ａから極薄銅箔層１３ｂを剥離することで、剥離用支持基板１１０から多層配線構造３０を分離する。
【０１２５】
（工程１２：銅箔層１３ｂ除去工程）
次に、そうして分離した多層配線構造３０に対し、多層配線構造３０の極薄銅箔層１３ｂをクイックエッチングで除去し、図１０（ｉ）のように、樹脂絶縁層３１に埋め込まれた逆円錐台状のビアホール３２の、下底の径８０μｍよりも径が小さい径が５０μｍの上底を樹脂絶縁層３１の表面の開口部分に露出させた多層配線構造３０を得る。
【０１２６】
この樹脂絶縁層３１の表面の開口部分に露出させたビアホール３２の上面（上底）の径は５０μｍ程度で小さいので、そのビアホール３２の上底を第１の端子電極７とし、その第１の端子電極７に半導体集積回路チップ４０のバンプ（接続端子）を半田付け接続して半導体集積回路チップ４０を実装する。これにより、ピッチが１３０μｍ程度の半導体集積回路チップ４０の高密度の部品端子と高い信頼性で電気接続することができる効果がある。
【０１２７】
（工程１３：粗化部Ｒの形成工程）
次に、図１０（ｊ）のように、樹脂絶縁層３１の表面にダイエリアＡを取り囲む粗化部Ｒのパターンを形成する。例えば、ダイエリアＡを枠状に取り囲む、幅が約５０μｍの枠状の粗化部Ｒのパターンを形成する。
【０１２８】
粗化部Ｒの形成方法は、樹脂絶縁層３１の表面に可視光域の波長のレーザー光を照射して粗化するレーザーアブレーション処理によって粗化部Ｒを形成する。
【０１２９】
（工程１４：ランド部分のめっき工程）
次に、ソルダーレジスト開口部９ａから露出した第２の端子電極８の面、及び、ビアホール３２の上底面の第１の端子電極７に、無電解Ｎｉめっきを３μｍ以上形成し、その上に無電解Ｐｄめっきを介して無電解Ａｕめっきを０．０３μｍ以上形成する。
【０１３０】
無電解Ａｕめっきは１μｍ以上形成しても良い。更にその上にはんだをプリコートすることも可能である。
【０１３１】
あるいは、ソルダーレジスト開口部９ａに、電解Ｎｉめっきを３μｍ以上形成し、その上に電解Ａｕめっきを０．５μｍ以上形成しても良い。更に、ソルダーレジスト開口部９ａに、金属めっき以外に、有機防錆皮膜を形成しても良い。
【０１３２】
（第１の実施形態の工程１０から工程１３：はんだバンプ２１とはんだボール２２の搭載工程）
次に、第１の実施形態の工程１０から工程１１と同様にして、第１の端子電極７上にはんだバンプ２１を形成し、第２の端子電極８上にはんだボール２２を搭載する。
【０１３３】
（外形加工工程）
次に、第１の実施形態の工程１２と同様にして、多面付けした多層配線構造３０の外形をダイサーなどで加工して個片の配線基板１０に分離する。
【０１３４】
（表面処理プラズマ洗浄工程）
次に、第１の実施形態の工程１３と同様にして、この配線基板１０の表面に出荷用の表面処理プラズマ洗浄を施す。
【０１３５】
（変形例４）
第１の実施形態の変形例２と同様に、以上の配線基板１０の製造方法における、工程１３による粗化部Ｒの形成処理は、はんだバンプ２１とはんだボール２２の搭載工程の後に行うこともできる。
【０１３６】
（変形例５）
第１の実施形態の変形例３と同様に、以上の配線基板１０の製造方法における、工程１３による粗化部Ｒの形成処理は、表面処理プラズマ洗浄工程の後に行うこともできる。
【０１３７】
（半導体集積回路チップの搭載）
こうして製造した配線基板１０に、第１の実施形態の工程２１から工程２２により、半導体集積回路チップ４０をダイエリアＡにフリップチップ実装する。
【０１３８】
以上で説明した第２の実施形態では、第１の実施形態における配線基板１０の上面のソルダーレジストパターン２は形成しないが、配線基板１０の上面に露出した樹脂絶縁層３１の表面に直接にレーザーアブレーション処理を行い粗化部Ｒを形成する。その粗化部Ｒにより、フリップチップ実装の際にアンダーフィル樹脂Ｕの流動を妨げるダム機能を持たせることができる。
【０１３９】
すなわち、第２の実施形態では、ソルダーレジストパターン２を配線基板１０の最上層に形成せず、最上層に樹脂絶縁層３１がある配線基板１０を製造し、その樹脂絶縁層３１の表面に粗化部Ｒのパターンを形成する。それにより、その樹脂絶縁層３１の表面の粗化部Ｒのパターンにアンダーフィル樹脂Ｕの流動を妨げるダム機能を持たせたフリップチップ・ボールグリッドアレイ基板を製造することができる効果がある。
【０１４０】
＜第３の実施形態＞
本発明の配線基板１０の第３の実施形態は、第２の実施形態と同様にして、コアレスの配線基板１０用の多層配線構造３０を製造する。
【０１４１】
第３の実施形態では、第２の実施形態とは異なり、多層配線構造３０の半導体集積回路チップ４０を実装する側の面、すなわち、剥離用支持基板１１０側の面に、アレイ状配列の端子電極７を露出させる開口部を有するソルダーレジストパターン２を形成する。そして、第１の実施形態と同様に、そのソルダーレジストパターン２上に粗化部Ｒを形成して配線基板１０を製造する。
【０１４２】
第３の実施形態でコアレス基板の配線基板１０を製造する場合は、下記の工程（ａ）から（ｉ）の工程によって配線基板１０を製造する。
（ａ）表裏に積層金属シート１３を備え、表面に積み重ねる多層配線構造を分離可能な剥離用支持基板１１０を準備する工程、
（ｂ）剥離用支持基板１１０の表裏の積層金属シート１３の面上に樹脂絶縁層３１を積み重ねる工程、
（ｃ）樹脂絶縁層３１に積層金属シート１３に達するビアホール穴３２ａを形成する工程、
（ｄ）前記ビアホール穴３２ａを導電体で充填し半導体集積回路チップ４０と接続するためのアレイ状配列の第１の端子電極７のパターンを形成し、また、その他の配線パターンを形成する工程、
（ｅ）表裏面に、樹脂絶縁層と、導電体で充填したビアホールと配線パターンを積み重ねる工程を所定数繰り返し、剥離用支持基板１１０の上下の層に多層配線構造３０を形成する工程、
（ｆ）表裏面に第１のソルダーレジストパターン９を形成する工程、
（ｇ）剥離用支持基板１１０から、上の層と下の層の多層配線構造３０を分離し、その多層配線構造３０の剥離用支持基板１１０側の面にアレイ状配列の端子電極７のパターンを露出させる工程、
（ｈ）多層配線構造３０の剥離用支持基板１１０側の面に、アレイ状配列の端子電極７を露出させる開口部を有する第２のソルダーレジストパターン２を形成する工程、
（ｉ）レーザーアブレーション処理により、第２のソルダーレジストパターン２の表面に、アレイ状配列の端子電極７を囲む枠状のパターンの粗化部Ｒを形成する工程。
【実施例】
【０１４３】
ソルダーレジストパターン２の表面を、ダイエリアＡを包囲するパターンで、波長が５３２ｎｍの可視光域のレーザー光を照射するレーザーアブレーション処理によって粗化し粗化部Ｒを形成した。
【０１４４】
アンダーフィル樹脂Ｕは、熱硬化性の液体状のアンダーフィル樹脂Ｕを用い、１２０℃の温度に加熱して液体の粘性を下げて配線基板１０のダイエリアＡと半導体集積回路チップ４０との隙間に充填した。その充填後に１４０℃で１時間加熱してアンダーフィル樹脂Ｕの熱硬化反応を促進させた。その結果は、アンダーフィル樹脂Ｕの展延がその粗化部Ｒでせき止められた状態でアンダーフィル樹脂Ｕが硬化した。
【０１４５】
すなわち、このアンダーフィル樹脂Ｕの配線基板のダイエリアＡへの充填処理において、アンダーフィル樹脂Ｕがその粗化部Ｒによってはじかれた。そのため、この粗化部Ｒは、アンダーフィル樹脂ＵのダイエリアＡの外側の領域への侵入を有効に阻止する効果がある知見を得た。
【０１４６】
上記のソルダーレジストパターン２の表面に形成した粗化部Ｒのダム機能を利用することで、配線基板１０の最上面の配線パターン６をソルダーレジストパターン２で保護する事ができるので、その配線パターン６の存在がアンダーフィル樹脂Ｕの流動に影響を与えることが無い効果がある。
【０１４７】
また、この構成であれば、ダムの為にダム枠やダム溝等のダム形成のための加工が要らないので、配線基板１０の製造コストを低減できる効果がある。
【０１４８】
なお、ソルダーレジストパターン２の表面への粗化部Ｒの形成方法は、可視光域のレーザーアブレーション処理以外に、紫外線レーザー光を照射するレーザーアブレーション処理によって形成することもできる。また、粗化部Ｒの形成方法は、レーザーアブレーション処理に限られず、物理的なプレス、ニードル、ドリルマシニング等による表面粗面の形成方法を用いることもできる。
【符号の説明】
【０１４９】
１・・・コア基板
１ａ・・・配線パターン
２・・・ソルダーレジストパターン（ＳＲ）
３・・・スルーホール
３ａ・・・スルーホールめっき
４・・・樹脂絶縁層
５・・・ビアホール（めっき充填された）
５ａ・・・ビアホール穴
６・・・配線パターン
７・・・第１の端子電極（半導体集積回路チップ側）
８・・・第２の端子電極（プリント基板側）
９・・・ソルダーレジストパターン（ＳＲ）
９ａ・・・ソルダーレジスト開口部
１０、  配線基板（ビルドアップ基板、ＦＣＢＧＡと称される）
１１・・・銅箔
１２・・・絶縁樹脂材料
１２ａ・・・半硬化絶縁樹脂シート
１３・・・積層金属シート
１３ａ・・・キャリア銅箔層
１３ｂ・・・極薄銅箔層
１４・・・額縁部
２０・・・端子部金属めっき層
２１・・・はんだバンプ
２２・・・はんだボール
３０・・・多層配線構造
３１、３４、３６・・・樹脂絶縁層
３２、３５、３７・・・ビアホール
３２ａ・・・ビアホール穴
３２ｂ、３５ｂ・・・ビアホールのランド
３３、３５ｃ・・・配線パターン
４０・・・半導体集積回路チップ
４１・・・バンプ
１００・・・支持基板
１１０・・・剥離用支持基板
Ａ・・・ダイエリア
Ｃ・・・切断線
Ｆ・・・離型フィルム
Ｒ・・・粗化部
Ｕ・・・アンダーフィル樹脂
【図１】
2016219530.tif 000003
【図２】
2016219530.tif 000004
【図３】
2016219530.tif 000005
【図４】
2016219530.tif 000006
【図５】
2016219530.tif 000007
【図６】
2016219530.tif 000008
【図７】
2016219530.tif 000009
【図８】
2016219530.tif 000010
【図９】
2016219530.tif 000011
【図１０】
2016219530.tif 000012