(57)【要約】【課題】非接触による給電のメリットを失することなく、出力電圧を安定して供給することが可能な絶縁電源装置を提供する。【解決手段】この磁界共鳴方式の絶縁電源装置は、互いに絶縁された一次側巻線および二次側巻線と、一次側巻線および二次側巻線に対応した第１および第２コンデンサと、を有する電磁界結合部と、直流の入力電圧から一次側巻線に印加する交流電圧を生成するインバータ部と、入力されるＰＷＭ信号に基づいてスイッチング素子のオンオフを制御するプリドライバと、プリドライバにＰＷＭ信号を出力するＰＷＭ生成部と、を備える。ＰＷＭ生成部は、予め決められた電圧Ｖ０に対してデューティ比が５０％のＰＷＭ信号を生成するとともに、入力電圧として、Ｖ０よりも高い電圧Ｖが入力されたとき、Ｆ（Ｖ）＝（１／π）Ａｓｉｎ（Ｖ０／Ｖ）により算出される関数Ｆ（Ｖ）に基づいて、ＰＷＭ信号のデューティ比を決定する。【選択図】図６
2016167919.tif 000002
【特許請求の範囲】
【請求項１】
互いに絶縁された一次側巻線（１１ａ）および二次側巻線（１１ｂ）と、前記一次側巻線および前記二次側巻線にそれぞれ対応し共振回路を構成する第１コンデンサ（１３ａ）および第２コンデンサ（１３ｂ）と、を有する電磁界結合部（１０）と、
スイッチング素子（２１，２２）を有し、直流電圧である入力電圧から前記一次側巻線に印加する交流電圧を生成するインバータ部（２０）と、
入力されるＰＷＭ信号に基づいて前記スイッチング素子に制御信号を出力して、前記スイッチング素子のオンオフを制御するプリドライバ（３０）と、
前記プリドライバに前記ＰＷＭ信号を出力するＰＷＭ生成部（４０）と、を備える、磁界共鳴方式の絶縁電源装置であって、
前記ＰＷＭ生成部は、
予め決められた電圧Ｖ０に対してデューティ比が５０％の前記ＰＷＭ信号を生成するとともに、
前記入力電圧として、Ｖ０よりも高い電圧Ｖが入力されたとき、数式１により算出される関数Ｆ（Ｖ）に基づいて、前記ＰＷＭ信号のデューティ比を決定することを特徴とする絶縁電源装置。
【数１】
2016167919.tif 000016
【請求項２】
前記入力電圧として、電圧Ｖが入力されたとき、前記ＰＷＭ信号のデューティ比Ｄ（Ｖ）をＤ（Ｖ）＝Ｆ（Ｖ）として変化させることを特徴とする請求項１に記載の絶縁電源装置。
【請求項３】
前記ＰＷＭ生成部は、逆正弦を演算する論理演算部（４６１）を有し、
前記論理演算部は、前記入力電圧Ｖに基づいて前記Ｄ（Ｖ）を論理演算により算出することを特徴とする請求項２に記載の絶縁電源装置。
【請求項４】
前記ＰＷＭ生成部は、予め決められた電圧Ｖ０と前記入力電圧Ｖとの比を算出する電圧比算出部（４７１）と、
逆正弦関数の独立変数と従属変数とを対応させた逆正弦テーブル（４７２）と、を有し、
前記電圧比算出部により算出されたＶ０／Ｖの値を独立変数として、前記逆正弦テーブルに基づいて前記Ｄ（Ｖ）を算出することを特徴とする請求項２に記載の絶縁電源装置。
【請求項５】
前記入力電圧として、電圧Ｖが入力されたとき、前記ＰＷＭ信号のデューティ比Ｄ（Ｖ）を、関数Ｆ（Ｖ）を少なくとも一つの一次関数で近似した関数として変化させることを特徴とする請求項１に記載の絶縁電源装置。
【請求項６】
予め決められた電圧Ｖ０のほかに、電圧Ｖ０よりも高い２つ以上の電圧Ｖｎ（Ｖｋ＋１＞Ｖｋ，ｋ＝１，２，…）が予め規定され、
前記入力電圧として、電圧Ｖが入力されたとき、前記ＰＷＭ信号のデューティ比Ｄ（Ｖ）を、
ｎを自然数として、関数Ｆ（Ｖ）上の点（Ｖｎ，Ｆ（Ｖｎ））と点（Ｖｎ−１，Ｆ（Ｖｎ−１））とを互いに線形に結んで成る関数として変化させることを特徴とする請求項５に記載の絶縁電源装置。
【請求項７】
前記入力電圧として、電圧Ｖが入力されたとき、前記ＰＷＭ信号のデューティ比Ｄ（Ｖ）を、関数Ｆ（Ｖ）を階段関数で近似した関数として変化させることを特徴とする請求項１に記載の絶縁電源装置。
【請求項８】
予め決められた電圧Ｖ０のほかに、電圧Ｖ０よりも高い２つ以上の電圧Ｖｎ（Ｖｋ＋１＞Ｖｋ，ｋ＝１，２，…）が予め規定され、
前記入力電圧として、電圧Ｖが入力されたとき、前記ＰＷＭ信号のデューティ比Ｄ（Ｖ）を、
ｎを０以上の整数として、関数Ｆ（Ｖ）上の点（Ｖｎ，Ｆ（Ｖｎ））を通り、Ｄ（Ｖ）≧Ｆ（Ｖ）を満たす階段関数として変化させることを特徴とする請求項１に記載の絶縁電源装置。
【請求項９】
前記ＰＷＭ生成部は、前記入力電圧として電圧Ｖ０よりも小さい電圧が入力されたとき、前記ＰＷＭ信号のデューティ比を５０％に固定することを特徴とする請求項１〜８のいずれか１項に記載の絶縁電源装置。
【請求項１０】
前記ＰＷＭ生成部は、前記入力電圧として、電圧Ｖ０よりも大きい所定の電圧Ｖａよりも大きい電圧が入力されたとき、前記ＰＷＭ信号のデューティ比を５０％未満の所定の値に固定することを特徴とする請求項１〜９のいずれか１項に記載の絶縁電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非接触電力伝送に係る絶縁電源装置に関する。
【背景技術】
【０００２】
非接触電力伝送に利用される絶縁電源として、インダクタンスや結合係数の比較的小さいトランスコイルでも、高効率に電力の伝送が可能である電磁界共鳴方式の絶縁電源装置が注目されている。
【０００３】
このような絶縁電源装置において、入力電圧の変動に対して安定した出力電圧を確保することが要求されている。この要求に対して、一次側あるいは二次側に電圧を調整するための電圧制御部を設けることが以前から提案されているが、電圧制御部での電力損失によってシステム全体の電力伝送効率が低下するという問題があった。
【０００４】
これを解決するため、例えば、特許文献１記載のスイッチング電源装置は、出力電圧を監視するとともに、一次側のトランスコイルに供給する電圧を検出された出力電圧に応じてＰＷＭ制御している。
【０００５】
特許文献２には、一次側の入力電圧を検出して一次側のトランスコイルに供給する電圧をデューティ制御する無線電力アーキテクチャが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開ＷＯ２０１２／１０１９０５号
【特許文献２】特表２０１４−５２７７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１記載のスイッチング電源装置では、二次側の出力電圧の情報を一次側にフィードバックしなければならないため、非接触による給電のメリットを失する虞がある。具体的には、出力電圧のフィードバックに係る経路に絶縁素子の追加が必要であり、回路規模が大きくなる虞がある。
【０００８】
特許文献２に記載の無線電力アーキテクチャでは、上記問題を解決でき得る場合があるが、一次側のトランスコイルに供給する電圧を制御する具体的な方法は示されていない。
【０００９】
本発明は、上記問題点を鑑みてなされたものであり、非接触による給電のメリットを失することなく、伝送効率の低下を抑制することによって出力電圧を安定して供給することが可能な絶縁電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【００１１】
上記目的を達成するために、本発明は、互いに絶縁された一次側巻線（１１ａ）および二次側巻線（１１ｂ）を有する電磁界結合部（１０）と、スイッチング素子（２１，２２）を有し、直流電圧である入力電圧から一次側巻線に印加する交流電圧を生成するインバータ部（２０）と、入力されるＰＷＭ信号に基づいてスイッチング素子に制御信号を出力して、スイッチング素子のオンオフを制御するプリドライバ（３０）と、プリドライバにＰＷＭ信号を出力するＰＷＭ生成部（４０）と、を備える絶縁電源装置であって、ＰＷＭ生成部は、予め決められた電圧Ｖ０に対してデューティ比が５０％のＰＷＭ信号を生成するとともに、入力電圧として、Ｖ０よりも高い電圧Ｖが入力されたとき、数式２により算出される関数Ｆ（Ｖ）に基づいて、ＰＷＭ信号のデューティ比を決定することを特徴としている。
【数２】
2016167919.tif 000003
【００１２】
これによれば、入力電圧Ｖに応じて、デューティ比を関数Ｆ（Ｖ）に基づいて決定するようになっている。関数Ｆ（Ｖ）は、所定の入力電圧Ｖ０に対して電圧が上昇しても、基本波におけるフーリエ余弦係数が変化しないようなデューティ比を与える関数であるから、本発明を採用することにより、入力電圧Ｖの変動に伴う伝送効率の低下を抑制することができる。
【００１３】
また、デューティ比は、入力される入力電圧に基づいて決定されるので、二次側から一次側へのフィードバックを必要としない。このため、非接触による給電のメリットを失することなく出力電圧を安定して供給することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る絶縁電源装置およびその周辺回路の概略構成を示すブロック図である。
【図２】ＰＷＭ生成部の概略構成を示すブロック図である。
【図３】デューティ制御部の構成を示す回路図である。
【図４】発振器の構成を示す回路図である。
【図５】発振器によるＰＷＭ信号の生成方法を示すタイミングチャートである。
【図６】入力電圧に対するデューティ比の変化を示す図である。
【図７】シミュレーション結果を示す図である。
【図８】変形例１に係る発振器の構成を示す回路図である。
【図９】変形例２に係るデューティ制御部の構成を示す回路図である。
【図１０】入力電圧に対するデューティ比の変化を示す図である。
【図１１】第２実施形態に係るデューティ制御部の構成を示す回路図である。
【図１２】入力電圧に対するデューティ比の変化を示す図である。
【図１３】シミュレーション結果を示す図である。
【図１４】第３実施形態に係るデューティ制御部の構成を示すブロック図である。
【図１５】入力電圧に対するデューティ比の変化を示す図である。
【図１６】シミュレーション結果を示す図である。
【図１７】変形例３に係るデューティ制御部の構成を示すブロック図である。
【図１８】入力電圧に対するデューティ比の変化を示す図である。
【図１９】入力電圧に対するデューティ比の変化を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１６】
（第１実施形態）
最初に、図１〜図２を参照して、本実施形態に係る絶縁電源装置およびその周辺回路の概略構成について説明する。
【００１７】
本実施形態における絶縁電源装置は、電極同士を電気的に接触させることなく負荷を駆動、あるいは負荷としてのバッテリ等を充電する、磁界共鳴方式の非接触電力伝送システムを構成する要素である。用途としては、例えば、給電スタンドに停車した車両のバッテリを、ケーブルによる有線接続をすることなく充電する給電システムに利用できる。この例では、給電スタンドが一次側であり、車両が二次側に相当する。
【００１８】
図１に示すように、この絶縁電源装置１００は、一次側に入力される直流電圧に対して、非接触で電力を伝送し、二次側に直流電圧を出力する非接触電力伝送システムを構成している。本実施形態における絶縁電源装置１００は負荷として、バッテリの充電等を目的に二次側に生じる交流電圧を全波整流する整流器２００およびレギュレータ３００が接続されている。整流器２００は一般的に知られた全波整流回路であり、ダイオード２０１〜２０４およびコンデンサ２０５から成る。レギュレータ３００も一般的に知られたスイッチングレギュレータあるいはシリーズレギュレータを採用することができる。
【００１９】
絶縁電源装置１００は、電磁界結合部１０と、インバータ部２０と、プリドライバ３０と、ＰＷＭ生成部４０と、入力電圧検出部５０と、を備えている。以下、各要素を具体的に説明する。
【００２０】
電磁界結合部１０は、一次側巻線１１ａと、一次側巻線１１ａに対向して配置され一次側巻線１１ａが発生させる磁界を受けて誘導電圧を生じさせる二次側巻線１１ｂとを有している。一次側巻線１１ａは、抵抗器１２ａおよびコンデンサ１３ａと直列接続されて、共振回路であるＬＲＣ直列回路を構成している。同様に、二次側巻線１１ｂは、抵抗器１２ｂおよびコンデンサ１３ｂと直列接続されてＬＲＣ直列回路を構成している。本実施形態では、一次側および二次側の共振周波数が同一になるように巻線１１ａ，１１ｂのインダクタンス、抵抗器１２ａ，１２ｂの抵抗値、コンデンサ１３ａ，１３ｂの静電容量が設定されている。ここで、コンデンサ１３ａ，１３ｂは、それぞれ特許請求の範囲における第１コンデンサおよび第２コンデンサに相当している。
【００２１】
なお、抵抗器１２ａおよび抵抗器１２ｂは、それぞれ一次側巻線１１ａと二次側巻線１１ｂの寄生抵抗であってもよく、必ずしも素子としての抵抗器が挿入されている必要はない。
【００２２】
インバータ部２０は、ハイサイド側スイッチング素子２１とローサイド側スイッチング素子２２とが直列に接続されて構成されている。直列電圧として入力される入力電圧Ｖはハイサイド側スイッチング素子２１の一端に入力されている。そして、電磁界結合部１０における一次側のＬＲＣ直列回路は、ハイサイド側スイッチング素子２１に対して、ローサイド側スイッチング素子２２と並列に接続されている。換言すれば、一次側におけるＬＲＣ直列回路はハイサイド側スイッチング素子２１とローサイド側スイッチング素子２２との中点に接続されている。ハイサイド側スイッチング素子２１およびローサイド側スイッチング素子２２（以降、この両者をあわせてスイッチング素子と云うことがある）は、後述のプリドライバ３０からの制御信号に基づいてオンオフする。スイッチング素子２１，２２は、互いに反転してオンオフが制御されている。より具体的には、ハイサイド側スイッチング素子２１がオンのときにローサイド側スイッチング素子２２はオフする。逆に、ハイサイド側スイッチング素子２１がオフのときにローサイド側スイッチング素子２２はオンする。これにより、直列電圧である入力電圧Ｖは交流電圧に変換される。
【００２３】
プリドライバ３０は、スイッチング素子２１，２２に制御信号を出力している。制御信号はシステムの駆動周波数により規定される周期Ｔにおいてスイッチング素子２１，２２を周期的にオンオフさせるように出力されている。プリドライバ３０は、その周期Ｔにおいてハイサイド側スイッチング素子２１がオンしている時間の割合を規定するデューティ比Ｄ（０≦Ｄ≦１）に基づいて、交流電圧の基本波における電圧を制御している。プリドライバ３０が出力する制御信号は後述のＰＷＭ生成部４０により生成されるＰＷＭ信号により規定されている。
【００２４】
ＰＷＭ生成部４０は、スイッチング素子２１，２２のオンオフを制御するための制御信号を規定するＰＷＭ信号を生成している。ＰＷＭ生成部４０は、図２に示すように、デューティ制御部４１と発振器４２とを有している。デューティ制御部４１は、入力される入力電圧の情報に基づいてデューティ比を決定し、その情報を発振器４２に出力している。以降、デューティ制御部４１から発振器４２に出力される信号をデューティ信号と云う。発振器４２は、デューティ信号に基づいて矩形波とされたＰＷＭ信号を生成してプリドライバ３０に出力している。
【００２５】
なお、デューティ制御部４１がデューティ比を決定する思想、デューティ制御部４１および発振器４２の具体的な構成、については追って詳述する。
【００２６】
入力電圧検出部５０は、入力電圧Ｖを検出して、入力電圧に関する情報をＰＷＭ生成部４０に出力している。本実施形態では、入力電圧そのものを検出して、入力電圧の値Ｖをデューティ制御部４１に対して出力している。なお、本実施形態のように入力電圧を直接ＰＷＭ生成部４０に入力する形態に限定されず、入力電圧検出部５０において抵抗分圧してＰＷＭ生成部４０に出力しても良いし、シャント抵抗器を設けて入力電圧を電流に変換し、その値に基づいてデューティ制御部４１にデューティ比を算出させても良い。
【００２７】
次に、ＰＷＭ生成部４０におけるデューティ制御部４１がデューティ比を決定する思想について説明する。
【００２８】
上記したように、プリドライバ３０はＰＷＭ信号に基づいてスイッチング素子２１，２２をオンオフしている。このため、一次側巻線１１ａに印加される制御信号は、振幅が入力電圧Ｖとされ、ＰＷＭ信号の周期およびデューティ比により規定される矩形波である。便宜的にこの矩形波を時間ｔの関数としてｆ（ｔ）と示す。関数ｆ（ｔ）は、時間に対して偶関数とみなすことができるので、矩形波のフーリエ正弦級数はゼロとなる。よって、制御信号の矩形波ｆ（ｔ）は数式３に示すようにフーリエ級数展開することができる。
【数３】
2016167919.tif 000004
【００２９】
ここで、フーリエ余弦係数ａｎ（ｎ＝０，１，２，…）は定数であり、ａ１は制御信号の基本波の電圧に相当する。電磁界結合部１０における電力の伝送効率は基本波による伝送が支配的であるから、ｎ＝１について考察する。フーリエ余弦係数の第１項ａ１は、その定義から数式４のように計算される。
【数４】
2016167919.tif 000005
【００３０】
本実施形態では、入力電圧として予め決められた電圧Ｖ０が入力されたときに係数ａ１が最大となるように設定されている。電圧Ｖ０は、例えば入力電圧の最低保証電圧であり、電圧Ｖ０が入力されたときに係数ａ１が最大となるように設定することによって、定格における最小の電圧が入力されても出力電圧として十分な電圧を確保できる。
【００３１】
数式４で示されるａ１が最大値をとるのはＤ＝５０％のときであり、その最大値は２Ｖ０／πである。デューティ制御部４１は、入力電圧ＶがＶ０から変動しても係数ａ１の最大値を保つようにデューティ比Ｄを制御している。すなわち、デューティ制御部４１は数式５を満たすようにデューティ比Ｄを制御している。
【数５】
2016167919.tif 000006
【００３２】
数式５をデューティ比Ｄについて解くと数式６のようになる。デューティ制御部４１は、数式６により表されるＤを理想的なデューティ比として、適宜デューティ比を決定してデューティ信号を発振器４２に出力する。特許請求の範囲においては、この理想的なデューティ比を入力電圧Ｖについての関数Ｆ（Ｖ）と記載している。
【数６】
2016167919.tif 000007
【００３３】
次に、図３を参照して、本実施形態におけるデューティ制御部４１の具体的な構成について説明する。
【００３４】
本実施形態におけるデューティ制御部４１は、図３に示すように、入力側電流回路４１１と、第１出力側電流回路４１２と、第２出力側電流回路４１３と、を有している。
【００３５】
入力側電流回路４１１は、電源電位ＶＤＤと基準電位ＧＮＤとの間において、ＰＭＯＳトランジスタＱ１と、ＮＭＯＳトランジスタＱ２と、抵抗値がＲとされた抵抗器Ｒ１とが直列に接続され、入力電圧ＶがオペアンプＡ１を介してトランジスタＱ２のゲート端子に入力されている。入力電圧ＶはオペアンプＡ１の非反転入力端子に入力されており、トランジスタＱ２のソース端子がオペアンプＡ１の反転入力端子に入力されている。すなわち、オペアンプＡ１はバッファとして機能し、トランジスタＱ２のソース端子の電位が入力電圧Ｖと同一になるようにトランジスタＱ１のドレイン電流が流れる。このドレイン電流はトランジスタＱ２に流れるドレイン電流と等しく、その電流値はＶ／Ｒである。
【００３６】
第１出力側電流回路４１２は、電源電位ＶＤＤと基準電位ＧＮＤとの間において、ＰＭＯＳトランジスタＱ３と、ＮＭＯＳトランジスタＱ４と、抵抗値がＲとされた抵抗器Ｒ２とが直列に接続され、任意に設定された電圧ＥがオペアンプＡ２を介してトランジスタＱ４のゲート端子に入力されている。電圧ＥはオペアンプＡ２の非反転入力端子に入力されており、トランジスタＱ４のソース端子がオペアンプＡ２の反転入力端子に入力されている。すなわち、オペアンプＡ２はオペアンプＡ１同様にバッファとして機能し、トランジスタＱ４のソース端子の電位が電圧Ｅと同一になるようにトランジスタＱ４のドレイン電流が流れる。このドレイン電流の電流値はＥ／Ｒである。
【００３７】
ここで、トランジスタＱ３は、入力側電流回路４１１のトランジスタＱ１に対して電流比１：Ｍ１でカレントミラー回路を構成している。よって、トランジスタＱ３のドレイン電流はＭ１Ｖ／Ｒとなる。トランジスタＱ４には電流値がＥ／Ｒの電流が流れなければならないから、図３に示すように、トランジスタＱ３とトランジスタＱ４との接点に電流Ｉ１が流れこむようになっている。なお、第１出力側電流回路４１２は、電流Ｉ１の出力源としてＰＭＯＳトランジスタＱ５を有している。電流Ｉ１は、電源電位ＶＤＤに対してトランジスタＱ３と並列に接続されたトランジスタＱ５のドレイン電流として供給される。
【００３８】
さらに、第１出力側電流回路４１２はＰＭＯＳトランジスタＱ６とＮＭＯＳトランジスタＱ７とを有している。トランジスタＱ６はトランジスタＱ５に対して電流比１：１でカレントミラー回路を構成しており、電流Ｉ１がドレイン電流として流れる。トランジスタＱ７はトランジスタＱ７と出力電圧ＶＯＵＴが出力される出力端子との間にダイオード接続され、定電流源として機能し、トランジスタＱ５，Ｑ６により形成されるカレントミラー回路の電流精度を高精度化している。
【００３９】
以上のように構成されているので、電流Ｉ１はＩ１＝（Ｅ−Ｍ１Ｖ）／Ｒと表すことができる。入力電圧ＶがＶ＜Ｅ／Ｍ１を満たす領域では、電流値が（Ｅ−Ｍ１Ｖ）／Ｒとされた電流が出力端子に向かって流れる。また、Ｖ≧Ｅ／Ｍ１を満たす領域ではＩ１＝０となる。
【００４０】
第２出力側電流回路４１３は、後述のトランジスタＱ８のカレントミラー電流比が１：Ｍ２とされることを除いて第１出力側電流回路４１２と略同一の構成である。すなわち、トランジスタＱ１とカレントミラー接続され電流比が１：Ｍ２とされたＰＭＯＳトランジスタＱ８と、トランジスタＱ４に対応するＮＭＯＳトランジスタＱ９と、抵抗器Ｒ２に対応する抵抗器Ｒ３と、オペアンプＡ２に対応するオペアンプＡ３と、トランジスタＱ５に対応するＰＭＯＳトランジスタＱ１０と、トランジスタＱ６に対応するＰＭＯＳトランジスタＱ１１と、トランジスタＱ７に対応するＮＭＯＳトランジスタＱ１２と、を有している。なお、第１出力側電流回路４１２における電流比Ｍ１と第２出力側電流回路４１３における電流比Ｍ２とは互いに異なる値が設定されている。本実施形態では、Ｍ１＜Ｍ２として記載する。
【００４１】
第２出力側電流回路４１３は、電流比を除いて第１出力側電流回路４１２と回路構成が同一であるから、トランジスタＱ８とトランジスタＱ９との接点に流れ込む電流Ｉ２はＩ２＝（Ｅ−Ｍ２Ｖ）／Ｒと表すことができる。入力電圧ＶがＶ＜Ｅ／Ｍ２を満たす領域では、電流値が（Ｅ−Ｍ２Ｖ）／Ｒとされた電流が出力端子に向かって流れる。また、Ｖ≧Ｅ／Ｍ２を満たす領域ではＩ２＝０となる。
【００４２】
第１出力側電流回路４１２のトランジスタＱ７、および第２出力側電流回路４１３のトランジスタＱ１２のソース端子は、抵抗値がＲとされた抵抗器Ｒ４を介して基準電位ＧＮＤに接続されており、抵抗器Ｒ４における基準電位ＧＮＤとは反対の一端が出力端子となっている。すなわち、出力電圧ＶＯＵＴはＶＯＵＴ＝（Ｉ１＋Ｉ２）Ｒであり、入力電圧Ｖによって数式７のように求められる。なお、出力電圧ＶＯＵＴはデューティ信号であり、後に詳述する発振器４２に入力されるＲＥＦ＿Ｄｕｔｙに相当する。
【数７】
2016167919.tif 000008
【００４３】
数式７に示すように、出力電圧ＶＯＵＴは、Ｖ＜Ｅ／Ｍ２を満たす領域では傾き（Ｍ１＋Ｍ２）で線形に減少し、Ｅ／Ｍ２≦Ｖ＜Ｅ／Ｍ１を満たす領域では（Ｍ１＋Ｍ２）よりも小さい傾きＭ１で線形に減少し、Ｖ≧Ｅ／Ｍ１ではゼロとなる。発振器４２は、この出力電圧ＶＯＵＴをデューティ信号ＲＥＦ＿Ｄｕｔｙとして入力し、ＰＷＭ信号を生成する。
【００４４】
次に、図４および図５を参照して、本実施形態における発振器４２の具体的な構成について説明する。
【００４５】
本実施形態における発振器４２は、三角波からＰＷＭ信号を生成する一般的に知られた発振器である。図４に示すように、この発振器４２は、ＰＭＯＳトランジスタＱ２０と定電流源Ｐとを有し、電源電位ＶＤＤと基準電位ＧＮＤとの間において直列に接続されている。定電流源ＰはトランジスタＱ２０に流れる電流を規定している。
【００４６】
さらに、発振器４２はトランジスタＱ２０とカレントミラー回路を構成するＰＭＯＳトランジスタＱ２１およびＱ２２を有している。また、トランジスタＱ２１と基準電位ＧＮＤとの間にＮＭＯＳトランジスタＱ２３が接続され、トランジスタＱ２３と並列にＮＭＯＳトランジスタＱ２５が接続されている。トランジスタＱ２３およびＱ２４のドレイン端子は共にトランジスタＱ２３のゲート端子に接続されており、トランジスタＱ２４がオン状態のときにはトランジスタＱ２３はオフされるようになっている。すなわち、トランジスタＱ２１を流れる電流は、トランジスタＱ２４のオンオフ状態によってトランジスタＱ２３あるいはトランジスタＱ２４のいずれか一方を流れる。
【００４７】
また、トランジスタＱ２２と基準電位ＧＮＤとの間にＮＭＯＳトランジスタＱ２５が接続されている。そして、トランジスタＱ２５のゲート端子はトランジスタＱ２３のゲート端子に接続されている。よって、トランジスタＱ２４がオン状態の場合にはトランジスタＱ２５がオンされて定電流源Ｐが規定する電流に基づいた電流が流れる。なお、この発振器４２におけるトランジスタＱ２５は、トランジスタＱ２２の倍の電流能力を有するように設定されている。
【００４８】
さらに、発振器４２は、トランジスタＱ２２とＱ２５との中点（図４においてＣＴと示し、以下、点ＣＴと云うことがある）と、基準電位ＧＮＤとの間にコンデンサＣを有している。このコンデンサＣは、トランジスタＱ２４がオン状態にときに充電され、トランジスタＱ２４がオフ状態のときに放電される。具体的には、トランジスタＱ２４がオン状態ではトランジスタＱ２５のゲートに閾値以上の電圧が印加されないからトランジスタＱ２５はオフ状態である。このため、トランジスタＱ２２を流れる電流は点ＣＴを経由してコンデンサＣに流入してコンデンサＣが充電される。つまり、点ＣＴの電位は上昇する。
【００４９】
一方、トランジスタＱ２４がオフ状態ではトランジスタＱ２５のゲートに閾値以上の電圧が印加されてトランジスタＱ２５はオン状態となる。トランジスタＱ２２を流れる電流は点ＣＴを経由してコンデンサＣへの流入を継続するが、トランジスタＱ２５の電流能力はトランジスタＱ２２の倍に設定されているため、コンデンサＣから点ＣＴを経由して引き抜かれる電流が供給される電流の倍となりコンデンサＣは放電する。つまり、点ＣＴの電位は下降する。
【００５０】
なお、本実施形態の発振器４２において、トランジスタＱ２４のオンオフの状態は点ＣＴの電位をフィードバックして規定されている。発振器４２は、三角波の最大電位ＶＨと点ＣＴの電位を比較するコンパレータＢ１と、三角波の最大電位ＶＬと点ＣＴの電位を比較するコンパレータＢ２と、を有している。コンパレータＢ１の反転入力端子にはＶＨが入力され、非反転入力端子には点ＣＴの電位が入力され、コンパレータＢ１の出力はラッチ回路Ｌのリセット端子に対して出力されている。一方、コンパレータＢ２の非反転入力端子にはＶＬが入力され、反転入力端子には点ＣＴの電位が入力され、コンパレータＢ２の出力はラッチ回路Ｌのセット端子に対して出力されている。
【００５１】
例えば、点ＣＴの電位がＶＨを上回るとコンパレータＢ１からリセット端子に１が出力される。この場合、点ＣＴの電位がＶＬを下回ることはないから、コンパレータＢ２からセット端子には０が出力される。よって、ラッチ回路Ｌから０が出力されてトランジスタＱ２４はオフ状態になり、コンデンサＣは放電を開始して点ＣＴの電位が低下する。
【００５２】
点ＣＴの電位がＶＬを下回るとコンパレータＢ２からセット端子に１が出力される。この場合、点ＣＴの電位がＶＨを上回ることはないから、コンパレータＢ１からリセット端子には０が出力される。よって、ラッチ回路Ｌから１が出力されてトランジスタＱ２４はオン状態になり、コンデンサＣは充電を開始して点ＣＴの電位が上昇する。このようにして点ＣＴの電位は時間に対して三角波となる。
【００５３】
さらに、本実施形態における発振器４２はコンパレータＢ３を有している。コンパレータＢ３の非反転入力端子には点ＣＴの電位に相当する三角波が入力され、反転入力端子にはデューティ制御部４１の出力電圧ＶＯＵＴであるデューティ信号ＲＥＦ＿Ｄｕｔｙが入力されている。そして、発振器４２は、コンパレータＢ３の出力を反転した信号をＰＷＭ信号として出力している。
【００５４】
図５を参照して、出力されるＰＷＭ信号について説明する。上記したように、ラッチ回路Ｌの出力（図５においてＳＷ＿ＯＳＣと示す）が１を示す間は点ＣＴの電位が上昇し、ラッチ回路Ｌの出力が０を示す間は点ＣＴの電位が下降する。本実施形態では、トランジスタＱ２４の電流能力がトランジスタＱ２２の２倍とされているので、点ＣＴの電位の上昇あるいは下降に係る傾きの絶対値は等しい。点ＣＴの極大値はＶＨであり、極小値はＶＬである。
【００５５】
コンパレータＢ３には、点ＣＴの電位とデューティ信号ＲＥＦ＿Ｄｕｔｙが入力されているので、コンパレータＢ３の出力はデューティ信号ＲＥＦ＿Ｄｕｔｙの大きさに依存するようになっている。図５に示すように、コンパレータＢ３の出力は、デューティ信号ＲＥＦ＿Ｄｕｔｙの大きさが点ＣＴの電位よりも高いとＬとなり、デューティ信号ＲＥＦ＿Ｄｕｔｙの大きさが点ＣＴの電位よりも低いとＨとなる。図４に示すように、発振器４２は、コンパレータＢ３の出力を反転したものをＰＷＭ信号として出力している。すなわち、ＰＷＭ信号は、デューティ信号ＲＥＦ＿Ｄｕｔｙの大きさが点ＣＴの電位よりも高いとＨとなり、デューティ信号ＲＥＦ＿Ｄｕｔｙの大きさが点ＣＴの電位よりも低いとＬとなる。
【００５６】
図５におけるＰＷＭ信号のタイミングチャートの破線に示すように、デューティ信号ＲＥＦ＿Ｄｕｔｙの値がＶＨとＶＬとの中点、すなわち、（ＶＨ＋ＶＬ）／２である場合にはデューティ比は５０％となる。一方、実線に示すように、デューティ信号ＲＥＦ＿Ｄｕｔｙの値がＶＨとＶＬとの中点よりも小さい場合にはデューティ比は小さくなる。すなわち、デューティ比は数式７に示すＶＯＵＴ（＝デューティ信号ＲＥＦ＿Ｄｕｔｙ）と一対一に対応している。
【００５７】
次に、図６を参照して、デューティ信号ＲＥＦ＿Ｄｕｔｙとデューティ比との関係を具体的に説明する。
【００５８】
図６は、横軸を入力電圧Ｖとし、縦軸第１軸をデューティ比とし、縦軸第２軸をデューティ信号ＲＥＦ＿Ｄｕｔｙ、すなわちＶＯＵＴとしたときの、入力電圧Ｖに対するデューティ比の変化を示した図である。実線が本実施形態におけるデューティ比の変化を示す関数Ｄ（Ｖ）であり、破線は数式６に示す理想的なデューティ比の変化を示す関数Ｆ（Ｖ）である。
【００５９】
上記したように、本実施形態におけるデューティ制御部４１は、数式６により表されるＦ（Ｖ）を理想的なデューティ比として、適宜デューティ比を決定してデューティ信号を発振器４２に出力している。数式７に示すように、本実施形態におけるＲＥＦ＿Ｄｕｔｙは、定義域によって２つの一次関数で定義される。デューティ比は数式７に示すＶＯＵＴ（＝デューティ信号ＲＥＦ＿Ｄｕｔｙ）と一対一に対応しているので、本実施形態においてデューティ比を示す関数Ｄ（Ｖ）も定義域によって２つの一次関数の組み合わせで定義される。
【００６０】
そして、図６に示すように、２つの一次関数の境界となる点、すなわち、本実施形態ではＶ＝Ｅ／Ｍ２におけるデューティ比がＦ（Ｅ／Ｍ２）と一致していれば、デューティ比Ｄ（Ｖ）を、理想的なデューティ比を示す関数Ｆ（Ｖ）を一次関数で近似した関数とすることができる。デューティ比は、関数Ｄ（Ｖ）に基づいて変化するので、デューティ制御部４１は、理想的なデューティ比の変化としての関数Ｆ（Ｖ）を近似して、デューティ信号を出力することができる。
【００６１】
なお、関数Ｄ（Ｖ）が、点（Ｖ０，１／２）および点（Ｅ／Ｍ２，Ｆ（Ｅ／Ｍ２））を通るようにするため、デューティ制御部４１におけるカレントミラー電流比Ｍ１，Ｍ２および電圧Ｅは、数式８および数式９を満たすように設定されている。
【数８】
2016167919.tif 000009
【数９】
2016167919.tif 000010
【００６２】
なお、本実施形態における一次関数の変化点である電圧Ｅ／Ｍ２は、特許請求の範囲におけるＶ１に相当する。また、範囲Ｅ／Ｍ２＜Ｖ＜Ｅ／Ｍ１において、関数Ｆ（Ｖ）と関数Ｄ（Ｖ）との交点を与える入力電圧が特許請求の範囲におけるＶ２に相当する。
【００６３】
次に、図７を参照して、本実施形態に係る絶縁電源装置１００の作用効果について説明する。
【００６４】
この絶縁電源装置１００では、入力電圧Ｖに応じて、デューティ比を関数Ｄ（Ｖ）に基づいて変化させるようになっている。関数Ｄ（Ｖ）は、所定の入力電圧Ｖ０に対して電圧が上昇しても、基本波におけるフーリエ余弦係数が変化しないようにデューティ比を規定する関数Ｆ（Ｖ）を近似した関数であるから、本実施形態における絶縁電源装置１００を採用することにより、入力電圧Ｖの変動に伴う伝送効率の低下を抑制することができる。したがって、出力電圧を安定して供給することができる。
【００６５】
発明者は、入力電圧Ｖに対して、本実施形態のように関数Ｄ（Ｖ）に基づいてデューティ比が決定される形態と、デューティ比が不変である形態とで、伝送効率を比較するシミュレーションを実施した。図７はシミュレーションの結果である。なお、図７では、入力電圧ＶがＶ０の場合の伝送効率を１として規格化している。図７に示すように、本実施形態における絶縁電源装置１００では、入力電圧Ｖに対してデューティ比が不変である形態と較べて、伝送効率を高く保つことができる。とくに、入力電圧ＶがＥ／Ｍ２よりも大きい領域では、入力電圧ＶがＥ／Ｍ２よりも小さい領域に比べて、理想のデューティ比Ｆ（Ｖ）に対するＤ（Ｖ）の乖離が小さいため、電圧ＶがＶ０の場合の伝送効率とほぼ同等の効率を確保することができる。
【００６６】
また、デューティ比は、入力電流検出部５０により検出される入力電圧Ｖに基づいて決定されるので、二次側から一次側へのフィードバックを必要としない。このため、非接触による給電のメリットを失することなく出力電圧を安定して供給することができる。
【００６７】
（変形例１）
ところで、デューティ比が５０％に設定される所定の電圧Ｖ０を、入力電圧Ｖが下回る場合は、関数Ｆ（Ｖ）が定義されない。Ｖ＜Ｖ０となる場合に対応して、本変形例では、Ｖ＜Ｖ０の定義域において、Ｄ（Ｖ）＝１／２に固定する。
【００６８】
Ｖ＜Ｖ０におけるＤ（Ｖ）＝１／２を実現するために、本変形例における発振器４３は、図８に示すように、第１実施形態における発振器４２に加えて、マルチプレクサＭＵＸとコンパレータＢ４とを有している。
【００６９】
マルチプレクサＭＵＸは、ラッチ回路Ｌの出力ＳＷ＿ＯＳＣと、コンパレータＢ３の出力を反転した信号、すなわち第１実施形態におけるＰＷＭ信号、が入力されている。よって、マルチプレクサＭＵＸは、ＳＷ＿ＯＳＣあるいはコンパレータＢ３の出力を反転した信号をＰＷＭ信号として出力する。ラッチ回路Ｌの出力ＳＷ＿ＯＳＣは、図５に示すように、常にデューティ比が１／２に相当する信号であり、コンパレータＢ３の出力を反転した信号は第１実施形態におけるＰＷＭ信号に相当する。つまり、マルチプレクサＭＵＸから出力されるＰＷＭ信号は、デューティ比が１／２あるいは関数Ｄ（Ｖ）で定義される信号となる。
【００７０】
コンパレータＢ４は、非反転入力端子に入力電圧Ｖが入力され、反転入力端子に所定電圧Ｖ０が入力されている。入力電圧Ｖが電圧Ｖ０以上の場合、コンパレータＢ４はマルチプレクサＭＵＸに対して、ＰＷＭ信号としてＤ（Ｖ）で定義される信号を選択するように指示信号を出力する。マルチプレクサＭＵＸはこの指示信号を受けてＰＷＭ信号として関数Ｄ（Ｖ）にて定義される信号を選択して出力する。一方、入力電圧Ｖが電圧Ｖ０より小さい場合、コンパレータＢ４はマルチプレクサＭＵＸに対して、ＰＷＭ信号としてデューティ比が１／２とされた信号を選択するように指示信号を出力する。マルチプレクサＭＵＸはこの指示信号を受けてＰＷＭ信号としてデューティ比が１／２である信号を選択して出力する。これにより、Ｖ＜Ｖ０の定義域において、Ｄ（Ｖ）＝１／２に固定することができる。
【００７１】
なお、線形近似したＤ（Ｖ）をＶ＜Ｖ０の定義域まで拡張してデューティ比を決定することもできる。
【００７２】
（変形例２）
第１実施形態におけるデューティ制御部４１は、入力電圧ＶがＶ＞Ｅ／Ｍ２の領域において、線形的に減少してＶ＝Ｅ／Ｍ１でゼロに至る。デューティ比がゼロになると、出力電圧を出力することができない。これに対して、本変形例におけるデューティ制御部４１は、デューティ信号ＲＥＦ＿Ｄｕｔｙ、すなわちＶＯＵＴとしてゼロが出力されないように構成されている。
【００７３】
ＶＯＵＴがゼロにならない構成を実現するために、本変形例におけるデューティ制御部４４は、図９に示すように、第１実施形態におけるデューティ制御部４１に加えて、第３出力側電流回路４１４を有している。
【００７４】
第３出力側電流回路４１４は、図９に示すように、電源電位ＶＤＤと基準電位ＧＮＤとの間において、ＰＭＯＳトランジスタＱ１３と、ＮＭＯＳトランジスタＱ１４と、抵抗値がＲとされた抵抗器Ｒ５とが直列に接続されている。そして、第１実施形態においてＶＯＵＴに相当する電圧、すなわち、（Ｉ１＋Ｉ２）ＲがオペアンプＡ４を介してトランジスタＱ１４のゲート端子に入力されている。第１実施形態においてＶＯＵＴに相当する電圧はオペアンプＡ４の非反転入力端子に入力されており、トランジスタＱ１４のソース端子がオペアンプＡ４の反転入力端子に入力されている。すなわち、オペアンプＡ４はバッファとして機能し、トランジスタＱ１４のソース端子の電位が（Ｉ１＋Ｉ２）Ｒと同一になるようにトランジスタＱ１４のドレイン電流が流れる。つまり、このドレイン電流の電流値はＩ１＋Ｉ２に等しい。
【００７５】
さらに、第３出力側電流回路４１４は、トランジスタＱ１３とカレントミラー回路を構成するＰＭＯＳトランジスタＱ１５を有している。トランジスタＱ１３とトランジスタＱ１５は互いにカレントミラーを構成しているので、トランジスタＱ１５のソース電流の電流値はＩ１＋Ｉ２に等しい。
【００７６】
また、第３出力側電流回路４１４は、電源電位ＶＤＤと基準電位ＧＮＤとの間において、ＰＭＯＳトランジスタＱ１６と、ＮＭＯＳトランジスタＱ１７と、抵抗値がＲとされた抵抗器Ｒ６とが直列に接続され、オフセット電圧として任意に設定された電圧ＶＯＦＳがオペアンプＡ５を介してトランジスタＱ１７のゲート端子に入力されている。電圧ＶＯＦＳはオペアンプＡ５の非反転入力端子に入力されており、トランジスタＱ１７のソース端子がオペアンプＡ５の反転入力端子に入力されている。すなわち、オペアンプＡ５はオペアンプＡ４同様にバッファとして機能し、トランジスタＱ１７のソース端子の電位が電圧ＶＯＦＳと同一になるようにトランジスタＱ１７のドレイン電流が流れる。このドレイン電流の電流値はＶＯＦＳ／Ｒである。
【００７７】
さらに、第３出力側電流回路４１４は、トランジスタＱ１６とカレントミラー回路を構成するＰＭＯＳトランジスタＱ１８を有している。トランジスタＱ１６とトランジスタＱ１８は互いにカレントミラーを構成しているので、トランジスタＱ１８のソース電流の電流値はＶＯＦＳ／Ｒに等しい。
【００７８】
図９に示すように、トランジスタＱ１５のソース電流と、トランジスタＱ１８のソース電流は合流した後、ダイオード接続されたＮＭＯＳトランジスタＱ１９と抵抗値がＲとされた抵抗器Ｒ７を経由して基準電位ＧＮＤ側に流れる。本変形例においては、抵抗器Ｒ７における基準電位ＧＮＤとは反対の一端が出力端子となっている。トランジスタＱ１５のソース電流と、トランジスタＱ１８のソース電流の合計は、Ｉ１＋Ｉ２＋ＶＯＦＳ／Ｒであるから、本変形例における出力電圧ＶＯＵＴはＶＯＵＴ＝（Ｉ１＋Ｉ２）Ｒ＋ＶＯＦＳとなる。これは、デューティ信号ＲＥＦ＿Ｄｕｔｙを、第１実施形態に対して、任意に設定したＶＯＦＳだけオフセットするものである。
【００７９】
デューティ信号ＲＥＦ＿Ｄｕｔｙとデューティ比は一対一に対応するから、デューティ信号ＲＥＦ＿Ｄｕｔｙにオフセットを持たせることによって、図１０に示すように、デューティ比がゼロになることを防止することができる。本変形例では、入力電圧ＶがＥ／Ｍ１よりも大きくなると、出力電圧がＶＯＦＳで一定となる。つまり、Ｅ／Ｍ１は特許請求の範囲におけるＶａに相当する。
【００８０】
なお、第１実施形態と同一のカレントミラー電流比Ｍ１，Ｍ２および電圧Ｅを用いてしまうと、デューティ比を示す関数Ｄ（Ｖ）におけるＶ＝Ｖ０、Ｖ＝Ｅ／Ｍ２における点がＦ（Ｖ）上を通らないため、電流比Ｍ１，Ｍ２および電圧Ｅは適宜調整して用いる。
【００８１】
（第２実施形態）
第１実施形態およびその変形例１、２では、理想的なデューティ比を示すＦ（Ｖ）を一次関数で近似してデューティ比の変化に係る関数Ｄ（Ｖ）を規定する例を示した。これに対して、本実施形態では、理想的なデューティ比を示すＦ（Ｖ）を階段関数で近似してデューティ比の変化に係る関数Ｄ（Ｖ）を規定する例について説明する。
【００８２】
まず、図１１および図１２を参照して、本実施形態における絶縁電源装置１００の概略構成について説明する。なお、デューティ制御部４１，４４を除く部分は、第１実施形態と同様であるから、その説明を省略する。
【００８３】
本実施形態におけるデューティ制御部４５は、図１１に示すように、抵抗値切り替え部４５１と、切り替え信号生成部４５２と、を有している。
【００８４】
抵抗値切り替え部４５１は、後述する各論理積器Ｇ１〜Ｇ３の出力に対応したスイッチＳＷ１〜ＳＷ３と、４つの抵抗器Ｒ８〜Ｒ１１と、１つのオペアンプＡ６と、を有している。
【００８５】
デューティ制御部４５の出力電圧ＶＯＵＴを出力する出力端子は、オペアンプＡ６の出力と同電位である。オペアンプＡ６の非反転入力端子には予め決められた参照電圧ＶＲＥＦが入力され、反転入力端子は抵抗器Ｒ８を介してオペアンプＡ６の出力、すなわち、出力端子と接続されている。また、オペアンプＡ６の反転入力端子と基準電位ＧＮＤとの間には、抵抗器Ｒ９，Ｒ１０，Ｒ１１が互いに並列に接続されている。抵抗器Ｒ９はスイッチＳＷ１のオンオフに応じて基準電位ＧＮＤに接地されるようになっている。抵抗器Ｒ１０はスイッチＳＷ２のオンオフに応じて基準電位ＧＮＤに接地されるようになっている。抵抗器Ｒ１１はスイッチＳＷ３のオンオフに応じて基準電位ＧＮＤに接地されるようになっている。つまり、スイッチＳＷ１〜ＳＷ３のオンオフの組み合わせによって出力端子と基準電位との間の抵抗値が変化するようになっている。オペアンプＡ６は、反転入力端子の電位がＶＲＥＦになるように抵抗器Ｒ８に電流を流すので、スイッチＳＷ１〜ＳＷ３のオンオフの組み合わせによって出力電圧ＶＯＵＴが切り替わるようになっている。
【００８６】
切り替え信号生成部４５２は、スイッチＳＷ１〜ＳＷ３のオンオフを制御する信号を出力する部分であり、２つのコンパレータＢ５，Ｂ６と、３つの論理積器Ｇ１〜Ｇ３と、を有している。
【００８７】
コンパレータＢ５およびコンパレータＢ６のそれぞれの非反転入力端子には入力電圧Ｖが入力されている。また、コンパレータＢ５の反転入力端子には、予め設定された電圧Ｖ０よりも高く設定された電圧Ｅ１が入力されている。コンパレータＢ６の反転入力端子には、電圧Ｅ１よりも高く設定された電圧Ｅ２が入力されている。予め設定された電圧Ｖ０，Ｅ１，Ｅ２は、Ｖ０＜Ｅ１＜Ｅ２の関係にある。
【００８８】
上記構成により、入力電圧ＶがＶ０≦Ｖ＜Ｅ１を満たすとき、コンパレータＢ５は０を出力し、コンパレータＢ６は０を出力する。また、入力電圧ＶがＥ１≦Ｖ＜Ｅ２を満たすとき、コンパレータＢ５は１を出力し、コンパレータＢ６は０を出力する。また、入力電圧ＶがＶ≧Ｅ２を満たすとき、コンパレータＢ５は１を出力し、コンパレータＢ６は１を出力する。
【００８９】
論理積器Ｇ１〜Ｇ３は、入力に対して論理積を演算する論理回路である。論理積器Ｇ１には、コンパレータＢ５の出力の反転信号と、コンパレータＢ６の出力の反転信号が入力され、その出力はスイッチＳＷ１に出力されている。論理積器Ｇ２には、コンパレータＢ５の出力と、コンパレータＢ６の出力の反転信号が入力され、その出力はスイッチＳＷ２に出力されている。論理積器Ｇ３には、コンパレータＢ５の出力と、コンパレータＢ６の出力が入力され、その出力はスイッチＳＷ３に出力されている。なお、スイッチＳＷ１〜ＳＷ３は、対応する論理積器Ｇ１〜Ｇ３から１の信号が入力されると閉成し、０の信号が入力されると開成するようになっている。
【００９０】
上記構成により、入力電圧ＶがＶ０≦Ｖ＜Ｅ１を満たすとき、スイッチＳＷ１のみが閉成し、スイッチＳＷ２，ＳＷ３は開成した状態となる。また、入力電圧ＶがＥ１≦Ｖ＜Ｅ２を満たすとき、スイッチＳＷ２のみが閉成し、スイッチＳＷ１，ＳＷ３は開成した状態となる。また、入力電圧ＶがＶ≧Ｅ２を満たすとき、スイッチＳＷ３のみが閉成し、スイッチＳＷ１，ＳＷ２は開成した状態となる。
【００９１】
したがって、抵抗器Ｒ８〜Ｒ１１の抵抗値をそれぞれｒ１〜ｒ４とすると、出力電圧ＶＯＵＴは入力電圧Ｖによって数式１０のように求められる。なお、出力電圧ＶＯＵＴはデューティ信号であり、後に詳述する発振器４２あるいは発振器４３に入力されるＲＥＦ＿Ｄｕｔｙに相当する。
【数１０】
2016167919.tif 000011
【００９２】
なお、本実施形態における抵抗器Ｒ９〜Ｒ１１は、ｒ２＜ｒ３＜ｒ４の関係を満たしている。これにより、デューティ信号ＲＥＦ＿Ｄｕｔｙは、入力電圧Ｖが大きくなるほどＲＥＦ＿Ｄｕｔｙが階段状に小さくなる。デューティ比は数式１０に示すＶＯＵＴ（＝デューティ信号ＲＥＦ＿Ｄｕｔｙ）と一対一に対応しているので、本実施形態においてデューティ比を示す関数Ｄ（Ｖ）も階段関数となる。
【００９３】
とくに、図１２に示すように、階段関数における段差となる境界の点、すなわち、本実施形態ではＶ＝Ｅ１におけるデューティ比がＦ（Ｅ１）と一致し、Ｖ＝Ｅ２におけるデューティ比がＦ（Ｅ２）と一致していれば、デューティ比Ｄ（Ｖ）を、理想的なデューティ比を示す関数Ｆ（Ｖ）を階段関数で近似した関数とすることができる。デューティ比は、関数Ｄ（Ｖ）に基づいて変化するので、デューティ制御部４５は、理想的なデューティ比の変化としての関数Ｆ（Ｖ）を近似して、デューティ信号を出力することができる。
【００９４】
なお、関数Ｄ（Ｖ）が、点（Ｖ０，１／２）、点（Ｅ１，Ｆ（Ｅ１））および点（Ｅ２，Ｆ（Ｅ２））を通るようにするため、デューティ制御部４５における参照電圧ＶＲＥＦおよび抵抗値ｒ２，ｒ３，ｒ４は、数式１１〜数式１３を満たすように設定されている。
【数１１】
2016167919.tif 000012
【数１２】
2016167919.tif 000013
【数１３】
2016167919.tif 000014
【００９５】
なお、本実施形態における階段関数の変化点である電圧Ｅ１は、特許請求の範囲におけるＶ１に相当する。電圧Ｅ２は、特許請求の範囲におけるＶ２に相当する。
【００９６】
次に、図１３を参照して、本実施形態に係る絶縁電源装置１００の作用効果について説明する。
【００９７】
この絶縁電源装置１００でも、第１実施形態と同様に、入力電圧Ｖに応じて、デューティ比を関数Ｄ（Ｖ）に基づいて変化させるようになっている。関数Ｄ（Ｖ）は、所定の入力電圧Ｖ０に対して電圧が上昇しても、基本波におけるフーリエ余弦係数が変化しないようにデューティ比を規定する関数Ｆ（Ｖ）を近似した関数であるから、本実施形態における絶縁電源装置１００を採用することにより、入力電圧Ｖの変動に伴う伝送効率の低下を抑制することができる。したがって、出力電圧を安定して供給することができる。
【００９８】
発明者は、入力電圧Ｖに対して、本実施形態のように階段関数Ｄ（Ｖ）に基づいてデューティ比が決定される形態と、デューティ比が不変である形態とで、伝送効率を比較するシミュレーションを実施した。図１３はシミュレーションの結果である。なお、図１３では、入力電圧ＶがＶ０の場合の伝送効率を１として規格化している。図１３に示すように、本実施形態における絶縁電源装置１００では、入力電圧Ｖに対してデューティ比が不変である形態と較べて、伝送効率を高く保つことができる。とくに、デューティ比がＦ（Ｖ）で規定されるデューティ比に一致する点では優位な効果を奏する。
【００９９】
本実施形態のように、関数Ｆ（Ｖ）を階段関数で近似するような形態では、第１実施形態のように線形の関数で近似する場合に較べて伝送効率が悪化しやすい。しかしながら、デューティ制御部４５の回路構成は、第１実施形態におけるデューティ制御部４１，４４に較べて回路構成が小規模にすることができる。よって、本実施形態のようにデューティ比を制御する構成を採用すれば、絶縁電源装置を配置する際の省スペース化に貢献することができる。また、消費電力も低減することができる。
【０１００】
（第３実施形態）
第１実施形態、その変形例１、２、および第２実施形態では、理想的なデューティ比を示すＦ（Ｖ）を一次関数あるいは階段関数で近似してデューティ比の変化に係る関数Ｄ（Ｖ）を規定する例を示した。これに対して、本実施形態では、理想的なデューティ比を示すＦ（Ｖ）を近似せず、Ｄ（Ｖ）＝Ｆ（Ｖ）として規定する例について説明する。
【０１０１】
まず、図１４および図１５を参照して、本実施形態における絶縁電源装置１００の概略構成について説明する。なお、デューティ制御部４１，４４を除く部分は、第１実施形態と同様であるから、その説明を省略する。
【０１０２】
本実施形態におけるデューティ制御部４６は、図１４に示すように、論理演算部４６１を有している。論理演算部４６１は、複数の論理ゲートが入力電圧Ｖに対して数式１４に基づいて出力電圧ＶＯＵＴを演算するように構成されている。なお、第１実施形態および第２実施形態と同様、出力電圧ＶＯＵＴはデューティ信号ＲＥＦ＿Ｄｕｔｙ相当している。
【数１４】
2016167919.tif 000015
【０１０３】
数式１４に示すように、出力電圧ＶＯＵＴは入力電圧Ｖの逆数を独立変数とする逆正弦関数であり、発振器４２あるいは発振器４３から出力されるＰＷＭ信号も逆正弦関数として生成される。つまり、図１５に示すように、デューティ比を示す関数Ｄ（Ｖ）は、Ｆ（Ｖ）を近似することなく、Ｄ（Ｖ）＝Ｆ（Ｖ）の関係を満たす。よって、デューティ比は、数式６をほぼ正確に満たしつつ、入力電圧Ｖに対して変化する。
【０１０４】
次に、図１６を参照して、本実施形態に係る絶縁電源装置１００の作用効果について説明する。
【０１０５】
この絶縁電源装置１００でも、第１実施形態および第２実施形態と同様に、入力電圧Ｖに応じて、デューティ比を関数Ｄ（Ｖ）に基づいて変化させるようになっている。関数Ｄ（Ｖ）は、所定の入力電圧Ｖ０に対して電圧が上昇しても、基本波におけるフーリエ余弦係数が変化しないようにデューティ比を規定する関数Ｆ（Ｖ）と同一の関数であるから、本実施形態における絶縁電源装置１００を採用することにより、入力電圧Ｖの変動に伴う伝送効率の低下を抑制することができる。したがって、出力電圧を安定して供給することができる。
【０１０６】
発明者は、入力電圧Ｖに対して、本実施形態のように関数Ｆ（Ｖ）を近似しない関数Ｄ（Ｖ）に基づいてデューティ比が決定される形態の伝送効率を比シミュレーションした。図１６はシミュレーションの結果である。なお、図１６では、入力電圧ＶがＶ０の場合の伝送効率を１として規格化している。図１６に示すように、本実施形態における絶縁電源装置１００では、入力電圧Ｖが変動しても伝送効率をほぼ一定に保つことができる。Ｄ（Ｖ）にＦ（Ｖ）の近似関数を用いる第１実施形態および第２実施形態と較べても伝送効率を高く保持することができる。
【０１０７】
（変形例３）
第３実施形態では、Ｄ（Ｖ）＝Ｆ（Ｖ）を実現するために、デューティ制御部４６が論理演算部４６１を有する構成について説明したが、論理演算のみに限定されない。
【０１０８】
本変形例におけるデューティ制御部４７は、図１７に示すように、電圧比算出部４７１と逆正弦テーブル４７２と電圧調整部４７３とを有している。
【０１０９】
電圧比算出部４７１は、入力電圧Ｖが入力され、予め決められた電圧Ｖ０との比Ｖ０／Ｖを計算している。電圧比算出部４７１は、電圧の比Ｖ０／Ｖを逆正弦テーブルに４７２に出力する。
【０１１０】
逆正弦テーブル４７２は、複数の独立変数に対して、その逆正弦を一覧にしてメモリ等の記憶装置に記録されている。逆正弦テーブル４７２は、電圧比算出部４７１から入力された電圧比Ｖ０／Ｖを独立変数としたときの逆正弦を記憶装置から検索して、その値を電圧調整部４７３に出力する。
【０１１１】
電圧調整部４７３は、逆正弦テーブル４７２により算出された、電圧比Ｖ０／Ｖに対応する逆正弦を、発振器４２あるいは発振器４３に入力可能な電圧に調整している。具体的には、電圧調整部４７３は、電圧比Ｖ０／Ｖの逆正弦に（ＶＨ＋ＶＬ）／πを乗算した値を出力電圧ＶＯＵＴとして発振器４２あるいは発振器４３に出力している。これにより、デューティ制御部４７は、数式１４を満たすＶＯＵＴをデューティ信号ＲＥＦ＿Ｄｕｔｙとして出力することができる。
【０１１２】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【０１１３】
第１実施形態では、デューティ比を示す関数Ｄ（Ｖ）として、２つの一次関数を用いて近似する例を示したが、一次関数の数は１つ以上であれば良い。例えば、図１８に示すように、１０の一次関数から成る関数をＤ（Ｖ）としても良い。具体的には、予め決められた電圧Ｖ０のほかに、電圧Ｖ０よりも高い電圧Ｖ１〜Ｖ９が予め規定されており、入力電圧Ｖが入力されたとき、ＰＷＭ信号のデューティ比Ｄ（Ｖ）を、関数Ｆ（Ｖ）上の点（Ｖｎ，Ｆ（Ｖｎ））と点（Ｖｎ−１，Ｆ（Ｖｎ−１））（ただし、ｎ＝２，３，…，９）とを互いに線形に結んで成る関数として変化させてもよい。一次関数の数が多いほど、より正確に関数Ｆ（Ｖ）を近似できるが、デューティ制御部４１の回路規模が大きくなるため、実現可能な回路規模と近似精度を精査して一次関数の数を決定すべきである。
【０１１４】
また、第２実施形態では、デューティ比を示す関数Ｄ（Ｖ）として、段数が２とされた関数を用いて近似する例を示したが、階段関数の段数は１つ以上であれば良い。例えば、図１９に示すように、８段の階段関数から成る関数をＤ（Ｖ）としても良い。具体的には、予め決められた電圧Ｖ０のほかに、電圧Ｖ０よりも高い電圧Ｖ１〜Ｖ８が予め規定されており、入力電圧Ｖが入力されたとき、ＰＷＭ信号のデューティ比Ｄ（Ｖ）を、関数Ｆ（Ｖ）上の点（Ｖｎ，Ｆ（Ｖｎ））（ただし、ｎ＝０，１，…，８）を通る階段関数として変化させてもよい。階段関数の段数が多いほど、より正確に関数Ｆ（Ｖ）を近似できるが、デューティ制御部４５の回路規模が大きくなるため、実現可能な回路規模と近似精度を精査して階段関数の段数を決定すべきである。
【０１１５】
また、第１実施形態の変形例１として、Ｖ＜Ｖ０の定義域において、Ｄ（Ｖ）＝１／２に固定するようにされた絶縁電源装置１００の例を示したが、これは、Ｄ（Ｖ）としてＦ（Ｖ）の線形で近似した関数を用いた場合に限定されるものではない。例えば、第２実施形態のように階段関数で近似した場合や、第３実施形態のように近似をしない場合であっても、変形例１にて説明したような発振器４３を採用することにより、Ｄ（Ｖ）＝１／２に固定するように構成することができる。
【０１１６】
また、Ｆ（Ｖ）を近似する関数については第１実施形態における一次関数や、第２実施形態における階段関数に限定されるものではなく、例えば、指数関数や二次以降の高次関数、それらの組み合わせとして近似しても良い。
【０１１７】
また、絶縁電源装置１００の二次側に接続される負荷は整流器２００やレギュレータ３００に限定されるものではなく単なる負荷抵抗であっても良い。
【符号の説明】
【０１１８】
１０…電磁界結合部，２０…インバータ部，３０…プリドライバ，４０…ＰＷＭ生成部，１００…絶縁電源装置
【図１】
2016167919.tif 000017
【図２】
2016167919.tif 000018
【図３】
2016167919.tif 000019
【図４】
2016167919.tif 000020
【図５】
2016167919.tif 000021
【図６】
2016167919.tif 000022
【図７】
2016167919.tif 000023
【図８】
2016167919.tif 000024
【図９】
2016167919.tif 000025
【図１０】
2016167919.tif 000026
【図１１】
2016167919.tif 000027
【図１２】
2016167919.tif 000028
【図１３】
2016167919.tif 000029
【図１４】
2016167919.tif 000030
【図１５】
2016167919.tif 000031
【図１６】
2016167919.tif 000032
【図１７】
2016167919.tif 000033
【図１８】
2016167919.tif 000034
【図１９】
2016167919.tif 000035