(57)【特許請求の範囲】
【請求項１】
分離障壁を経て信号を通信する方法において、
電話回線からのアナログ入力信号を受信する過程と；
低域でフィルタリングされたアナログ信号を発生すべく前記アナログ入力信号をフィルタリングする過程と；
前記電話回線から給電を受けるシグマデルタ変調器を用いて前記フィルタリングされたアナログ入力信号を表す変調信号を発生する過程と；
前記変調信号を容量性の分離障壁を経て通信する過程と；
デシメーションフィルタを用いて前記変調信号をデジタル出力信号に変換する過程とから成る方法。
【請求項２】
分離障壁を経て信号を通信する回路において、
電話回線に結合され、この電話回線からのアナログ入力信号を低域でフィルタリングするフィルタ回路と；
前記フィルタ回路に結合され、前記フィルタリングされたアナログ入力信号を受信し且つ変調信号を発生するシグマデルタ変調器であって、前記電話回線から給電を受けるシグマデルタ変調器と；
前記変調信号を分離障壁を経て結合するコンデンサと；
前記コンデンサを経て結合された前記変調信号を受信し且つデジタル出力信号を供給するデジタルデシメーションフィルタとを具備する回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、コンデンサを経て信号を結合することに関する。
【０００２】
【従来の技術】
異なる電圧で動作する２つ以上の電気回路の間で信号を結合することが必要な場合がある。そのような状況の下で信号を結合するための回路は、回路の所期の動作電圧範囲を越える電圧によって回路が妨害又は損傷を受けるのを防止するために、様々に異なる回路の電圧の分離を実行しなければならない。たとえば、コンピュータを変復調装置などの電話回線にインタフェースする場合、制御された低電圧で動作するコンピュータの回路と、高電圧を含めて非常に広い範囲にわたる電圧が存在すると思われる電話回線との間を分離することが必要である。そのような分離が必要であるとき、望ましくないレベルの信号のひずみ、減衰又はその他の劣化を伴わずにコンピュータと電話回線との間で信号を結合できるように分離を実行しなければならない。
【０００３】
従来、そのような分離は絶縁変圧器を使用して実行されていた。絶縁変圧器は巻線を互いに電気的に絶縁された状態に保持しつつ、巻線間で信号を磁気的に結合する。信号のＤＣ成分は絶縁変圧器を通過しないので、絶縁変圧器の両側のＤＣ電位は互いに絶縁される。
【０００４】
絶縁変圧器は磁性材料から成るコアと、複数の巻線とから構成されている。コアと巻線の最小サイズは変圧器の所望の電気パラメータにより規定されるので、変圧器のサイズをその最小サイズより縮小することは不可能である。従って、絶縁変圧器は典型的にはかなり大型で、かさばる。多くの場合、絶縁変圧器は小型化実装構成とは相いれない寸法を有している。また、特殊な磁性材料、絶縁ワイヤ、絶縁材料及び接続端子を製造し且つ組立てることが必要であるので、絶縁変圧器は通常はかなり高価である。
【０００５】
図１は、従来の技術の電話回線インタフェース回路の図である。チップ導体と、リング導体とから成る電話回線１０５は保護装置及びＤＣ保持回路１０１とに結合している。保護装置及びＤＣ保持回路１０１はノード１０８に結合し、そのノード１０８は変圧器１０３の第１の巻線の第１の端子に結合している。保護装置及びＤＣ保持回路１０１はノード１０９にも結合し、ノード１０９は変圧器１０３の第１の巻線の第２の端子に結合している。変圧器１０３の第２の巻線の第１の端子はノード１１０に結合し、そのノード１１０は送受信回路１０２に結合している。変圧器１０３の第２の巻線の第２の端子はノード１１１に結合し、ノード１１１は送受信回路１０２に結合している。送信信号ＴＸはノード１０６に印加され、ノード１０６は送受信回路１０２に結合している。送受信回路１０２は、受信信号ＲＸを供給するノード１０７に結合している。
【０００６】
変圧器１０３の第１の巻線と第２の巻線は、高電圧障壁１０４を維持するように互いに隔離されている。従って、高電圧障壁１０４の両側にある回路の間には、高電圧障壁１０４の他方の側の回路に害又は妨害を及ぼさずに、大きな電圧差が存在することができる。
【０００７】
電話回線１０５を介して送信することが望まれる信号は、いずれも、信号ＴＸとしてノード１０６に印加される。送信すべき信号は送受信回路１０２により処理され、ノード１１０及び１１１に印加される。信号は結合変圧器１０３を介してノード１０８及び１０９に結合する。信号は保護装置及びＤＣ保持回路１０１を通過して、電話回線１０５に印加される。電話回線１０５の信号は保護装置及びＤＣ保持回路１０１を介し、ノード１０８及び１０９を通過して変圧器１０３に至る。変圧器１０３はノード１１０とノード１１１の受信信号を結合し、それらの受信信号を送受信回路１０２へと結合する。送受信回路１０２は１０７に受信信号を出力し、これが受信信号ＲＸを供給する。
【０００８】
別の方式はフォトカプラによって信号を結合するというものである。フォトカプラ（又は光アイソレータ）は、光出力端子がフォトトランジスタ、フォトダイオード又は他の感光素子に結合しているＬＥＤを含み、そのアセンブリが不透明パッケージの中に封入されている。フォトカプラは線形応答を示さないＬＥＤに依存しているので、一般には送信時に線形素子を必要としないデジタル性質をもつ信号を送信するために使用される。さらに、妥当な価格のフォトカプラは一般に余りに動作が遅いために、十分な送信品質が得られない。
【０００９】
コンデンサは信号を結合するために使用される。結合しうる信号の周波数範囲はコンデンサの値に関連しているため、特定の値のコンデンサにより結合できるのはある周波数範囲の信号のみである。コンデンサは典型的にはその値に比例する大きさを有する。また、典型的には、コンデンサの値とそれが通過させる周波数との間には反比例関係がある。従って、大型のコンデンサは通常は低周波数信号、たとえば、音声周波数を通過させるために使用される。多くの場合、大型コンデンサは小型化実装構成の中に収納するには大きすぎ、かさばりすぎる。さらに、大型コンデンサは高価になる。
【００１０】
【発明が解決しようとする課題】
本発明は大型でかさばる絶縁変圧器、大型でかさばるコンデンサ又はフォトカプラを必要とせずに音声信号を分離障壁を経てひずみも少なく通信することができる装置及び方法を提供することが目的である。
【００１１】
【課題を解決するための手段】
本発明は、シグマデルタ変調を使用して容量性分離障壁を経て信号を通信する方法及び装置を提供する。本発明はシグマデルタ変調器を使用して、アナログ信号をそのアナログ信号の振幅によって決まるパルス密度を有する２進信号に変換する。２進信号のパルス持続時間はマイクロ秒又はマイクロ秒の数分の一程度であり、その結果、２進信号はメガヘルツ（ＭＨｚ）程度の周波数を含むようになるのが好ましい。音声周波数範囲の信号とは異なり、メガヘルツ範囲の信号は小型コンデンサにより有効に結合可能である。従って、大型でかさばるコンデンサは不要になる。
【００１２】
シグマデルタ変調器に供給されたアナログ信号を、まず、信号の帯域幅を制限し且つエイリアシングを防止するためにフィルタリングする。次に、フィルタリング後のアナログ信号をシグマデルタ変調器に印加し、シグマデルタ変調器は２進信号を供給する。シグマデルタ変調器が供給する２進信号はピコファラド範囲の値程度のコンデンサを介して通信され、デジタル／アナログ（Ｄ／Ａ）変換器又はデジタル信号処理（ＤＳＰ）回路によって受信される。信号がＤ／Ａ変換器により受信されると、Ｄ／Ａ変換器は２進信号をアナログ信号に変換する。次に、信号のデジタル変換及び処理から発生していると思われる雑音を除去するために、アナログ信号をフィルタリングする。信号がＤＳＰ回路により受信された場合には、ＤＳＰ回路は信号をデジタル処理する。
【００１３】
政府規則に準拠する変復調装置に適用する場合に電話回線分離を実行するために本発明を使用しても良い。回線インタフェース集積回路（ＩＣ）を電話回線に直接に接続し、電話回線により給電しても良い。回線インタフェースＩＣは受信信号を容量性分離障壁を経て受信信号を通信するためのシグマデルタ変調器と、容量性分離障壁を経て通信されるシグマデルタビットストリームからアナログ送信信号を供給するためのデジタル／アナログ（Ｄ／Ａ）変換器を含んでいても良い。容量性分離障壁の反対側にある回路は、送受信信号を処理するために同様の素子を含む。
【００１４】
高電圧分離障壁を構成するために小型のコンデンサ（たとえば、ピコファラド程度）を使用できるように、高周波数（たとえば、メガヘルツ程度）で本発明を実施しても良い。高電圧分離障壁の電話回線側にある回路はその電力を電話回線から取り出して、給電条件を最小限に抑えても良い。さらに、最新の回線インタフェース回路はＡ／Ｄ変換とＤ／Ａ変換を要求するので、本発明に従って分離障壁を経て信号を通信するために、付加回路はごくわずかしか必要ではない。従って、従来の技術の欠点は克服されたのである。
【００１５】
【実施例】
シグマデルタ変調を使用して容量性分離障壁を経て信号を通信する方法及び装置を説明する。以下の説明中、本発明をさらに完全に理解させるために数多くの特定の詳細な事項を挙げる。しかしながら、それらの特定の詳細な事項がなくとも本発明を実施しうることは当業者には明白であろう。他の場合には、本発明を無用にわかりにくくしないために、周知の特徴を詳細には説明しなかった。
【００１６】
多くの場合、異なる電気的特性を有する２つの電気的環境の間で信号を結合することが必要である。たとえば、一方の環境が１つ又は複数の電圧レベルにあり、他方の環境は別の電圧レベルにある場合もあるだろう。そのような状況の下では、通常、２つの環境の各々の回路の適正な動作を確保し且つそれぞれの回路に対する損傷を防止するために、環境を互いに分離することが必要である。同時に、２つの環境の間で信号を結合することも必要であろう。すなわち、大型でかさばる結合素子を使用せずに２つの環境の分離を実行しつつ、２つの電気的環境の間で信号を結合する方法が必要なのである。
【００１７】
本発明はシグマデルタ変調技法を使用して、アナログ信号を容量性分離障壁を経て結合する。シグマデルタ変調は信号のアナログ形態とデジタル形態との間の変換（Ａ／Ｄ変換又はＤ／Ａ変換のいずれか）を実行するために使用される場合が多いので、変換のために必要とされるであろうと思われる回路を越える余分の回路の必要性は最小限に抑えられる。本発明は、アナログ／デジタル変換を容易にすると共に、容量性分離障壁を経た送信に適する変調信号を供給するために、シグマデルタ変調を使用する。分離障壁の両側で信号のシグマデルタ変調を実行することにより、分離障壁を経た両方向通信を実行しても良い。
【００１８】
本発明は電話回線インタフェースへの適用、特に、コンピュータを、たとえば、変復調装置によって電話回線にインタフェースするような用途において有用である。分離障壁の一方の側を電話回線に結合し、分離障壁の他方の側をコンピュータ又は電話機などの他のユーザ装置に結合しても良い。本発明は、規定条件に従うように、分離障壁を経て音声信号を両方向に結合する。デジタル制御信号などのデジタル信号の結合はフォトカプラを介して任意に行われる。
【００１９】
変復調装置はデジタル信号処理に依存し、Ａ／Ｄ変換器とＤ／Ａ変換器を使用する場合が多いので、複雑さをさほど加えることなく本発明を実施できるであろう。分離障壁の両側に変換回路の各部分を配置し、シグマデルタ変調信号を分離障壁を経て結合しても良い。電話回線側にある回路の部分は電話回線から電力を取り出し、コンピュータ側、すなわち、加入者側にある部分は加入者側のコンピュータ電源又は別の電源から電力を取り出せば良く、それにより、電力供給の複雑さは最小限に抑えられ、また、コンピュータ電源により供給される電力の量は減少する。
【００２０】
図２は、本発明の好ましい実施例のブロック線図である。チップ導体と、リング導体とから構成される電話回線２０９はブロック２０１に結合している。ブロック２０１はノード２１２を介してコンデンサ２０３の第１の端子に結合し、ノード２１４を介してコンデンサ２０４の第１の端子に結合すると共に、ノード２１６を介してコンデンサ２０５の第１の端子に結合している。ブロック２０１はノード２１８を介してフォトカプラ２０６のＬＥＤの陽極にも結合すると共に、ノード２２０を介してフォトカプラ２０７のフォトトランジスタのコレクタに結合している。フォトカプラ２０６のＬＥＤの陰極は接地点に結合している。フォトカプラ２０７のフォトトランジスタのエミッタは接地点に結合している。
【００２１】
ブロック２０２はノード２１３を介してコンデンサ２０３の第２の端子に結合し、ノード２１５を介してコンデンサ２０４の第２の端子に結合すると共に、ノード２１７を介してコンデンサ２０５の第２の端子に結合している。ブロック２０２はノード２１９を介してフォトカプラ２０６のフォトトランジスタのコレクタにも結合すると共に、ノード２２１を介してフォトカプラ２０７のＬＥＤの陽極に結合している。フォトカプラ２０６のフォトトランジスタのエミッタは接地点に結合している。フォトカプラ２０７のＬＥＤの陰極は接地点に結合している。送信信号ＴＸはノード２１１を介してブロック２０２に印加される。ブロック２０２はノード２１０を介して受信信号ＲＸを供給する。
【００２２】
ブロック２０１はフィルタブロック２２２と、シグマデルタ変調器ブロック２２３と、デジタル／アナログ（Ｄ／Ａ）変換器ブロック２２４と、クロック受信器ブロック２２５と、フォトカプラドライバブロック２２６と、フォトカプラ受信器ブロック２２７とから構成されている。ブロック２０２はフィルタブロック２２８と、シグマデルタ変調器２２９と、Ｄ／Ａ変換器２３０と、クロック発振器２３１と、フォトカプラ受信器２３２と、フォトカプラドライバ２３３とから構成されている。電話回線２０９のチップ導体とリング導体はフィルタブロック２２２に結合している。フィルタブロック２２２からの受信信号はノード２３４を介してシグマデルタ変調器２２３に結合する。シグマデルタ変調器２２３は受信信号のパルス密度バージョン、すなわち、シグマデルタ変調バージョンをノード２１２に供給する。ノード２１２におけるシグマデルタ変調信号のパルスはコンデンサ２０３を介してノード２１３に結合する。
【００２３】
Ｄ／Ａ変換器２３０はノード２１３でシグマデルタビットストリームを受信し、それをアナログ信号に変換してノード２３６から発生する。ノード２３６からの信号はフィルタブロック２２８を通過し、ノード２１０で受信信号ＲＸとして出力される。ノード２１１の送信信号ＴＸはフィルタブロック２２８に印加される。フィルタブロック２２８はノード２３７で出力をシグマデルタ変調器２２９に供給する。シグマデルタ変調器２２９はノード２１７に送信信号ＴＸに基づくビット密度ストリーム、すなわち、シグマデルタ変調ビットストリームを供給する。ノード２１７のシグマデルタビットストリームはコンデンサ２０５を介してノード２１６に結合する。ノード２１６のシグマデルタビットストリーム信号はＤ／Ａ変換器２２４に結合する。Ｄ／Ａ変換器２２４はノード２１６のシグマデルタビットストリーム信号をノード２３５のアナログ出力に変換する。ノード２３５の信号はフィルタブロック２２２に結合する。フィルタブロック２２２は電話回線２０９のチップ導体とリング導体を経て出力信号を供給する。
【００２４】
フォトカプラドライバブロック２２６は、フォトカプラ２０６を駆動するために、ノード２１８に信号を供給する。フォトカプラ２０６はノード２１８の信号を障壁２０８を介してノード２１９に結合する。ノード２１９の信号はフォトカプラ受信器ブロック２３２により受信される。フォトカプラドライバブロック２３３は、フォトカプラ２０７を駆動するために、ノード２２１に信号を供給する。フォトカプラ２０７はノード２２１の信号を高電圧障壁２０８を経てノード２２０に結合する。ノード２２０の信号はフォトカプラ受信器ブロック２２７により受信される。
【００２５】
図３は、本発明の一実施例を含むシステムを示すブロック線図である。このシステムは、電話回線を介してデジタル情報を通信する変復調装置を実現するために使用されても良い。電話回線３０９のチップ導体とリング導体はアナログフロントエンド回線インタフェース回路３０１に結合している。アナログフロントエンド回線インタフェース回路３０１はノード３１２を介してコンデンサ３０３の第１の端子に結合し、ノード３１４を介してコンデンサ３０４の第１の端子に結合すると共に、ノード３１６を介してコンデンサ３０５の第１の端子に結合している。アナログフロントエンド回線インタフェース回路３０１はノード３１８を介してフォトカプラ３０６にも結合すると共に、ノード３２０を介してフォトカプラ３０７に結合している。コンデンサ３０３，３０４及び３０５と、フォトカプラ３０６及び３０７とは高電圧障壁３０８を維持する。
【００２６】
信号処理回路３０２はノード３１３を介してコンデンサ３０３の第２の端子に結合し、ノード３１５を介してコンデンサ３０４の第２の端子に結合すると共に、ノード３１７を介してコンデンサ３０５の第２の端子に結合している。プロセッサ３２２もノード３１９を介してフォトカプラ３０６に結合すると共に、ノード３２１を介してフォトカプラ３０７に結合している。
【００２７】
信号処理回路３０２はノード３１０及び３１１を介してプロセッサ３２２に結合している。信号処理回路３０２はデジタル信号処理（ＤＳＰ）回路又はＤ／Ａ変換器などの他の信号処理回路であっても良い。プロセッサ３２２は中央処理装置（ＣＰＵ）、単一のＩＣマイクロコントローラなどのマイクロ制御装置（ＭＣＵ）又は他の何らかの種類のデジタルプロセッサであれば良い。
【００２８】
図４は、本発明の一実施例を含むシステムのブロック線図である。ノード４０６はエイリアス防止フィルタブロック４０１に結合している。エイリアス防止フィルタブロック４０１はノード４７７を介してシグマデルタ変調器ブロック４０２に結合している。シグマデルタ変調器ブロック４０２はノード４０８を介してコンデンサ４０５の第１の端子に結合している。コンデンサ４０５の第２の端子はノード４０９を介して１ビットＤ／Ａ変換器ブロック４０３に結合している。１ビットＤ／Ａ変換器ブロック４０３はノード４１０を介して低域フィルタ４０４に結合している。低域フィルタ４０４はノード４１１に結合している。
【００２９】
シグマデルタ変調のために信号を前処理し且つエイリアシングを回避するために、ノード４０６の信号をエイリアス防止フィルタブロック４０１をフィルタリングする。エイリアス防止フィルタブロック４０１は、ＤＣ電圧と、他の何らかの望ましくない低周波数信号とを阻止するための高域フィルタを任意に含んでいても良い。フィルタリング後の信号はエイリアス防止フィルタブロック４０１からノード４０７からシグマデルタ変調器４０２に供給される。シグマデルタ変調器ブロック４０２は、ノード４０７の信号に基づいて、ノード４０８にシグマデルタビットストリームを発生する。
【００３０】
ノード４０８の信号はコンデンサ４０５を介してノード４０９に結合する。ＤＣ電圧などの望ましくない電圧がノード４０８とノード４０９との間を通過するのを阻止するために、コンデンサ４０５はノード４０８とノード４０９との間に高電圧障壁を構成する。ノード４０９のシグマデルタビットストリームは１ビットＤ／Ａ変換器４０３によりノード４１０のアナログ信号に変換される。ノード４１０のアナログ信号は低域フィルタ４０４により低域フィルタリングされて、ノード４１１に出力信号を発生する。
【００３１】
図９は、本発明の一実施例を含むシステムのブロック線図である。ノード９１１はエイリアス防止フィルタブロック９０１に結合している。エイリアス防止フィルタブロック９０１はノード９１２を介してシグマデルタ変調器ブロック９０２に結合している。シグマデルタ変調器ブロック９０２はノード９１３を介してコンデンサ９０９の第１の端子に結合している。コンデンサ９０９の第２の端子はノード９１４を介してデジタルシグマデルタ復調器ブロック９０３に結合している。デジタルシグマデルタ復調器ブロック９０３はノード９１５を介してデジタルフィルタ９１５に結合している。デジタルフィルタ９０４はノード９１６に結合している。
【００３２】
シグマデルタ変調のために信号を前処理し且つエイリアシングを回避するために、ノード９１１の信号をエイリアス防止フィルタブロック９０１によってフィルタリングする。ＤＣ電圧及び他の何らかの望ましくない低周波数信号を阻止するために、エイリアス防止フィルタブロック９０１は高域フィルタを任意に含んでいても良い。フィルタリング済信号はエイリアス防止フィルタブロック９０１からノード９１２を通過して、シグマデルタ変調器９０２に至る。シグマデルタ変調器ブロック９０２はノード９１２の信号に基づいて、シグマデルタビットストリームをノード９１３に発生する。
【００３３】
ノード９１３の信号はコンデンサ９０９を介してノード９１４に結合する。ＤＣ電圧などの望ましくない電圧がノード９１３とノード９１４との間を通過するのを阻止するために、コンデンサ９０９はノード９１３とノード９１４との間に高電圧障壁を構成する。ノード９１４のシグマデルタビットストリームはデジタルシグマデルタ復調器９０３により復調されて、ノード９１５にデジタル信号を供給する。ノード９１５のデジタル信号はデジタルフィルタ９０４によりデジタルフィルタリングされて、ノード９１６にデジタル出力信号を供給する。ノード９１６のデジタル出力信号はＤＳＰ回路を使用してさらに処理されても良く、コンピュータ、ＣＰＵ、マイクロコントローラ又はＭＣＵに印加されても良く、あるいは、アナログ形態に変換されても良い。
【００３４】
デジタル入力信号はノード９１７に印加される。デジタル信号処理（ＤＳＰ）回路９０５は信号をデジタル処理して、ノード９１８にデジタル信号を供給する。デジタルシグマデルタ変調器ブロック９０６はノード９１８のデジタル信号を、コンデンサ９１０を介してノード９２０に結合されるノード９１９のシグマデルタ変調信号に変換する。Ｄ／Ａ変換器９０７はノード９０７のデジタル信号をノード９２１のアナログ信号に変換する。シグマデルタ変調プロセス又はＤ／Ａ変換プロセスに関連する信号などの望ましくない高周波数信号を除去し、それにより、ノード９２２にひずみの少ないアナログ出力信号を供給するために、低域フィルタ９０８はノード９２１のアナログ信号をフィルタリングする。電話回線を介する信号の送受信を可能にするために、ノード９１１及び９２２を電話回線に結合しても良い。
【００３５】
図５Ａ及び図５Ｂは、シグマデルタ変調の１例を示す。図５Ａはアナログ信号を示す。波形５０１は正弦波の１サイクルを表わしている。図５Ｂは、図５Ａのアナログ信号から取り出されるシグマデルタビットストリームを示す。そのシグマデルタビットストリームは波形５０２により表わされている。
【００３６】
波形５０２は、ハイレベル５２８又はローレベル５２９の瞬時レベルを有しているデジタル信号である。波形５０２は、時間５０３から５２７により示されるような規則的なクロックインタバルをもってレベル間で遷移している。たとえば、波形５０２は時間５０３の前にはローレベル５２９である。時間５０３になると、波形５０２はハイレベル５２８へと遷移する。時間５０４では、波形５０２はハイレベル５２８から遷移してローレベル５２９に戻る。
【００３７】
波形５０２は波形５０１によって決まる。波形５０２がハイレベル５２８にある波形５０２のパルスの数は、波形５０１の軸５３３の正方向で振幅を増している部分に応じた波形５０２の部分で増加する。ローレベル５２９を有する波形５０２のパルスの数は、軸５３３に沿ってより負の値を有している波形５０１の部分に対応する波形５０２の部分にわたって増加する。波形５０２がハイレベル５２８になる数は、軸５３３に沿った波形５０１の対応する点の場所によって決まり、その数は軸５３３の正方向で増加し、軸５３３の負方向で減少する。
【００３８】
図８Ａ及び図８Ｂは、マンチェスタ符号化シグマデルタ変調の１例を示す。図８Ａはアナログ信号を示す。波形８０１は正弦波の１サイクルを表わしている。図８Ｂは、図８Ａのアナログ信号から取り出されるマンチェスタ符号化シグマデルタビットストリームを示す。マンチェスタ符号化シグマデルタビットストリームは波形８０２により表わされている。
【００３９】
波形８０２は、ハイレベル８２８又はローレベル８２９の瞬時レベルを有するデジタル信号である。波形８０２は、時間８０３及び８０６により表わされるような規則的なクロックインタバルをもってレベル間で遷移している。マンチェスタ符号化の場合、波形８０２はクロック周期の中央ごとにレベル間で遷移する。たとえば、波形８０２は時間８０３の前にはローレベル８２９にある。時間８０３になると、波形８０２はハイレベル８２８へと遷移する。時間８０３と時間８０４との間のクロック周期の中央で、波形８０２はローレベル８２９へ遷移する。そのクロック周期の残る部分については、波形８０２はローレベル８２９にとどまる。時間８０４では、時間８０４と時間８０５との間のクロック周期の中央に至るまで波形８０２はローレベル８２９にとどまり、そのクロック周期の中央の時点で波形８０２はローレベル８２９からハイレベル８２８へと遷移する。任意のクロック周期について、波形８０２はそのクロック周期の前半部分にわたりハイレベル８２８にとどまっているときは論理値１を表わし、クロック周期の後半部分についてはローレベル８２９へと遷移する。同様に、波形８０２はクロック周期の前半部分にわたりローレベル８２９にとどまっているときは論理値０を表わし、クロック周期の後半部分についてはハイレベル８２８へと遷移する。
【００４０】
波形８０２は波形８０１によって決まる。波形８０２が論理値１を表わす波形８０２のパルスの数は、波形８０１の軸８３３の正方向で振幅を増加させている部分に対応した波形８０２の部分で増加する。波形８０２が論理値０を表わす場合のパルスの数は、軸８３３に沿ってより負の値を有する波形８０１の部分に対応する波形８０２の部分にわたって増加する。波形８０２が論理値１を表わす頻度は軸８３３に沿った波形８０１の対応する点の場所によって決まり、その頻度は軸８３３の正方向で増加し、軸８３３の負方向で減少する。
【００４１】
マンチェスタ符号化はＤＣ平衡信号を確保し、これにより、分離障壁の反対側における信号の復号はさらに容易になる。マンチェスタ符号化を説明しているが、当該技術で良く知られているような別の符号化方式を本発明と関連させて使用しても良い。あるいは、符号化方式の必要性を排除するように、図５Ｂに示すような符号化前の信号を回復するために、当該技術で良く知られている決定フィードバック等化器を使用しても良い。
【００４２】
図６は、本発明の一実施例を含むシステムの図である。チップ導体６４０とリング導体６４１は公衆交換網６０１に結合している。金属酸化膜バリスタ（ＭＯＶ）などのバリスタ又はサイダクタであっても良い保安器６２０はチップ導体６４０と、リング導体６４１とにまたがって結合している。チップ導体６４０はフックスイッチ６０２の第１の端子に結合している。フックスイッチ６０２の第２の端子はノード６４２に結合している。ノード６４２はダイオード６２１の陽極と、ダイオード６２３の陰極とに結合している。リング導体６４１はダイオード６２２の陽極と、ダイオード６２４の陰極とに結合している。ダイオード６２３の陽極はノード６４９でダイオード６２４の陽極に結合している。ダイオード６２１の陰極はノード６４３と、電界効果トランジスタ（ＦＥＴ）６２５の第１の端子とに結合している。ＦＥＴ６２５のゲートはノード６４５と、アナログフロントエンド回線インタフェース回路６０３とに結合している。ＦＥＴ６２５の第２の端子はノード６４７と、アナログフロントエンド回線インタフェース回路（ＡＦＥＬＩＣ）６０３と、抵抗器６０７の第１の端子とに結合している。ダイオード６２２の陰極はノード６４４と、ＦＥＴ６２６の第１の端子とに結合している。ＦＥＴ６２６のゲートはノード６４６と、ＡＦＥＬＩＣ６０３とに結合している。ＦＥＴ６２６の第２の端子はノード６４８と、ＡＦＥＬＩＣ６０３と、抵抗器６２８の第１の端子とに結合している。
【００４３】
ＡＦＥＬＩＣ６０３はノード６５０と、コンデンサ６３０の第１の端子とに結合している。コンデンサ６３０の第２の端子は抵抗器６３１の第１の端子に結合すると共に、ノード６５１でコンデンサ６３３の第１の端子に結合している。抵抗器６３１の第２の端子はＡＦＥＬＩＣ６０３と、抵抗器６３２の第１の端子とに結合している。コンデンサ６３３の第２の端子はノード６５３と、抵抗器６３４の第１の端子とに結合している。抵抗器６３４の第２の端子はノード６５４と、ＡＦＥＬＩＣ６０３とに結合している。抵抗器６３４の第２の端子は抵抗器６３５の第１の端子にも結合している。ＡＦＥＬＩＣ６０３はノード６５５と、コンデンサ６２９の第１の端子とに結合している。コンデンサ６２９の第２の端子はＡＦＥＬＩＣ６０３、抵抗器６２７の第２の端子、抵抗器６２８の第２の端子、抵抗器６３２の第２の端子及び抵抗器６３５の第２の端子に結合している。
ＡＦＥＬＩＣ６０３はノード６９５に結合し、このノード６９５はフォトカプラ６１９のＬＥＤの陽極に結合している。フォトカプラ６１９のＬＥＤの陰極はノード６９６に結合し、このノード６９６はＡＦＥＬＩＣ６０３に結合している。ＡＦＥＬＩＣ６０３はノード６５６に結合し、このノード６５６はフォトカプラ６１８のフォトトランジスタのコレクタに結合している。フォトカプラのフォトトランジスタのエミッタはノード６５７に結合し、このノード６５７はＡＦＥＬＩＣ６０３に結合している。ＡＦＥＬＩＣ６０３はノード６５８、ノード６５９及びノード６６０に結合している。ノード６５８はコンデンサ６１５の第１の端子に結合している。ノード６５９はコンデンサ６５６の第１の端子に結合している。ノード６６０はコンデンサ６１７の第１の端子に結合している。以上説明した回路は高電圧分離障壁６６４の中に含まれるものとして示されている。高電圧分離障壁は公衆交換電話網６０１に現れると思われる電圧と、ホストシステム６１３との間に必要な分離を発生させる。
【００４４】
コンデンサ６１５の第２の端子はノード６６１に結合し、このノード６６１はアナログフロントエンドインタフェース（ＡＦＥインタフェース）６０４に結合している。コンデンサ６１６の第２の端子はノード６６２に結合し、このノード６６２はＡＦＥインタフェース６０４に結合している。コンデンサ６１７の第２の端子はノード６６３に結合し、このノード６６３はＡＦＥインタフェース６０４に結合している。ＡＦＥインタフェース６０４はノード６９０にアナログ音声監視信号を供給する。ノード６９０はホストブロック６１３と、音声出力ブロック６１４の増幅器６３７とに結合している。増幅器６３７はノード６９１に出力信号を供給し、この信号はコンデンサ６３８を通過してノード６９２に現れる。ノード６９２はスピーカ６３９の第１の端子に結合している。スピーカ６３９の第２の端子はノード６９３に結合し、このノード６９３は接地点に結合している。音声出力ブロック６１４は増幅器６３７と、コンデンサ６３８と、スピーカ６３９とを含む。ノード６９０の音声監視信号はホストブロック６１３に結合される。ＡＦＥインタフェース６０４はＤＳＰブロック６０５に結合している。
【００４５】
ＤＳＰブロック６０５はノード６０７及び６７１を介してブロック６０６に結合している。ＤＳＰブロック６０５はノード６７０、６７１、６７２、６７３、６７４、６７５、６７６、６７７、６７８、６７９及び６８０を介してマイクロコントローラ６０７にも結合している。マイクロコントローラ６０７はノード６６５を介してフックスイッチ６０２の制御端子に結合している。マイクロコントローラ６０７はノード６６６を介してフォトカプラ６１８のＬＥＤの陽極にも結合している。フォトカプラ６１８のＬＥＤの陰極はノード６６８に結合し、このノード６６８は接地点に結合している。マイクロコントローラ６０８はノード６６７を介して光アイソレータ６１９のフォトトランジスタのコレクタに結合している。光アイソレータ６１９のフォトトランジスタのエミッタはノード６６９に結合し、このノード６６９は接地点に結合している。
【００４６】
マイクロコントローラ６０７はノード６８１、６８２及び６８３を介してブロック６０８に結合している。マイクロコントローラ６０７はノード６８４、６８５、６８６及び６８７を介してブロック６０９と、ブロック６１０とに結合している。マイクロコントローラ６０７はバス６９４を介してブロック６１１に結合している。マイクロコントローラ６０７はバス６８８を介してＤＴＥインタフェース６１２に結合している。ＤＴＥインタフェース６１２はバス６８９を介してホストシステム６１３のＤＴＥ回路６３６に結合している。
【００４７】
図７は、本発明の一実施例を含む回路を示す概略図である。アナログフロントエンド回線インタフェース回路７０１は水晶発振器７０２と、バンドギャップ基準及び電流源７０３と、電荷ポンプ７０４と、クロック発生ブロック７０５と、低域フィルタＶ／Ｉ調整ブロック７０６と、相互コンダクタンス制御ブロック７０７と、エイリアス防止及び高域フィルタブロック７０８と、受信側低域及びノッチフィルタブロック７０９と、シグマデルタ変調器７１０と、１ビットＤ／Ａ変換器７１１と、送信側低域フィルタ７１２と、加算器７１３と、ＡＣインピーダンスフィルタ７１４と、相互コンダクタンスドライバ７１５と、直列／分路供給調整器７１６と、直列インタフェース７１７と、デジタル制御ブロック７１８と、リング検出器演算増幅器７１９と、プログラム可能比較器７２０と、ループ電流インジケータ及びステップ検出器７２１と、フォトダイオードドライバ７２２とを含む。
【００４８】
電話回線の２本の導体はノード７７０及び７７１に結合している。バリスタ、金属酸化膜バリスタ（ＭＯＶ）又はサイダクタであっても良い保安器７２８は電話回線導体７７０及び７７１にまたがって結合している。電話回線導体７７０はダイオード７２９の陽極と、ダイオード７３１の陰極と、ソリッドステートリレー７６３の第１の端子と、コンデンサ７５７の第１の端子とに結合している。電話回線導体７７１はダイオード７３０の陽極と、ダイオード７３２の陰極と、ソリッドステートリレー７６４の第１の端子と、コンデンサ７５８の第１の端子とに結合している。ソリッドステートリレー７６４の第２の端子はノード７７３に結合している。ノード７７２はソリッドステートリレー７６５の第１の端子と、抵抗器７６６の第１の端子とに結合している。ソリッドステートリレー７６５の第２の端子は抵抗器７６７の第１の端子と、コンデンサ７６８の第１の端子とに結合している。抵抗器７６６の第２の端子はノード７７４と、抵抗器７６７の第２の端子とに結合している。
【００４９】
コンデンサ７６８の第２の端子はノード７７６を介してループ電流インジケータ及びステップ検出器７２１に結合している。ループ電流インジケータ及びステップ検出器７２１はノード７１０１を介して、デジタル接地点である電圧ＶＮＤに結合している。ループ電流インジケータ及びステップ検出器７２１はノード７１４９を介してフォトダイオードドライバ７２２に結合している。コンデンサ７５７の第２の端子はノード７９６を介して抵抗器７５９の第１の端子に結合している。コンデンサ７５８の第２の端子はノード７９７を介してコンデンサ７６０の第１の端子に結合している。抵抗器７５９の第２の端子はノード７９８を介して抵抗器７６２の第１の端子に結合すると共に、リング検出演算増幅器７１９の入力端子に結合している。抵抗器７６０の第２の端子は、ノード７９９を介して抵抗器７６２の第１の端子に結合すると共にリング検出演算増幅器７１９の入力端子に結合している。抵抗器７６１の第２の端子はノード７８０に結合し、このノード７８０はそれぞれアナログ接地点と、デジタル接地点である電圧ＶＮＡ及びＶＮＤに結合している。
【００５０】
抵抗器７６２の第２の端子はノード７１００を介してリング検出演算増幅器７１９の出力端子と、プログラム可能比較器７２０の入力端子とに結合している。プログラム可能比較器７２０の出力端子はノード７１４８を介してＬＥＤドライバ７２２に結合している。ノード７１５０、７１５１、７１５２、７１５３及び７１５４にそれぞれ現れる入力ＣＣ０、ＣＣ１、ＣＣ２、ＣＣ３及びＣＣ４はＬＥＤドライバ７２２に結合する。ＬＥＤドライバ７２２の出力端子は７１１７を介してフォトカプラ７２７のＬＥＤの陽極に結合している。フォトカプラ７２７のＬＥＤの陰極はノード７１１８を介して、デジタル接地点である電圧ＶＮＤに結合している。ノード１１１５はフォトカプラ７２７のフォトトランジスタのコレクタに結合している。フォトカプラ７２７のフォトトランジスタのエミッタはノード７１１６に結合している。
【００５１】
ノード７１０５はフォトカプラ７２６のＬＥＤの陽極に結合している。フォトカプラ７２６のＬＥＤの陰極はノード７１０６に結合している。フォトカプラ７２６のフォトトランジスタのエミッタはノード７１０８を介して、デジタル接地点である電圧ＶＮＤに結合している。フォトカプラ７２６のフォトトランジスタのコレクタはノード７１０７を介して直列インタフェース７１７の入力端子に結合している。直列インタフェース７１７の出力端子はノード７１４７を介してデジタル制御ブロック７１８に結合している。
【００５２】
デジタル接地点である電圧ＶＮＤはノード７１０４を介して水晶発振器７０２に結合している。バンドギャップ電流源７０３はノード７１０３を介してコンデンサ７６９の第１の端子に結合している。コンデンサ７６９の第２の端子はノード７１０２を介して、アナログ接地点である電圧ＶＮＡに結合している。バンドギャップ電流源７０３はノード７１１９に電圧ＶＲＥＦを供給すると共に、ノード７１２０に電流ＩＢＩＡＳを供給する。
【００５３】
ダイオード７２９の陰極はノード７７７を介してＰＭＯＳ  ＦＥＴ７３５の第１の端子と、抵抗器７３３の第１の端子と、ダイオード７３０の陰極と、コンデンサ７５０の第１の端子と、コンデンサ７４３の第１の端子と、抵抗器７４９の藍１の端子と、ＮＭＯＳ  ＦＥＴ７４８の第１の端子に結合している。抵抗器７３３の第２の端子はノード７７８を介してＰＭＯＳ  ＦＥＴ７３５のゲート端子と、ＮＭＯＳ  ＦＥＴ７３４の第１の端子とに結合している。ＰＭＯＳ  ＦＥＴ７３５の第２の端子はノード７８１を介してＮＭＯＳ  ＦＥＴ７３６の第１の端子７３６と、抵抗器７４０の第１の端子と、ツェナーダイオード７４２の陰極とに結合している。
【００５４】
アナログフロントエンドインタフェース回路７０１の出力端子ＤＦＭはノード７７９を介してＮＭＯＳ  ＦＥＴ７３４のゲートに結合している。抵抗器７４０の第２の端子はノード７８２を介してアナログフロントエンド回線インタフェース回路７０１の入力端子ＤＣＩに結合している。入力端子ＤＣＩはノード７１２２を介して低域フィルタ及び電圧／電流（Ｖ／Ｉ）調整ブロック７０６の入力端子に結合している。低域フィルタ及びＶ／Ｉ調整ブロック７０６の出力端子はノード７１２３を介して相互コンダクタンス制御ブロック７０７の入力端子に結合している。抵抗器７４０の第２の端子は抵抗器７４１の第１の端子にも結合している。相互コンダクタンス制御ブロック７０７の出力端子はノード７１２４を介して出力端子ＯＣＧに結合している。ＡＦＥＬＩＣ７０１の出力端子ＯＣＧはノード７８３を介してＮＭＯＳ  ＦＥＴ７３６のゲートと、コンデンサ７３９の第１の端子とに結合している。ＮＭＯＳ  ＦＥＴの第２の端子はノード７８４を介してダイオード７３８の陽極と、抵抗器７３７の第１の端子と、ＡＦＥＬＩＣ７０１の入力端子ＤＣＳとに結合している。入力端子ＤＣＳはノード７１２５を介して相互コンダクタンス制御ブロック７０７に結合している。
【００５５】
ノード７１０９はコンデンサ７２３の第１の端子に結合している。コンデンサ７２３の第２の端子はノード７１１０を介してクロック発生回路７０５に結合している。クロック発生回路７０５の出力端子はノード７１２１を介して電荷ポンプ７０４の入力端子に結合している。
【００５６】
ノード７１１３はコンデンサ７２５の第１の端子に結合している。コンデンサ７２５の第２の端子はノード７１１４を介して１ビットデジタル／アナログ（Ｄ／Ａ）変換器７１１の入力端子に結合している。１ビットＤ／Ａ変換器７１１の出力端子はノード７１４０を介して送信側低域フィルタ７１２の入力端子に結合している。入力端子ＣＣ３及びＣＣ４における駆動点信号はノード７１３８を介してスイッチ７１３９の第１の端子に結合する。スイッチ７１３９の第２の端子はノード７１４０を介して送信側低域フィルタ７１２に結合している。送信側低域フィルタ７１２の出力端子はノード７１４１を介してスイッチ７１４２の第１の端子と、スイッチ７１４４の第１の端子とに結合している。スイッチ７１４２の第２の端子はノード７１４３を介して加算器７１３の非反転入力端子に結合している。スイッチ７１４４の第２の端子はノード７９３を介してコンデンサ７４４の第１の端子に結合している。
【００５７】
コンデンサ７４３の第２の端子はノード７８９を介して抵抗器７４６の第１の端子と、抵抗器７４５の第１の端子とに結合している。コンデンサ７４４の第２の端子はノード７９０を介して抵抗器７４６の第２の端子と、抵抗器７４７の第１の端子とに結合している。抵抗器７４５の第２の端子はノード７９１を介してＡＦＥＬＩＣ７０１の入力端子ＡＣＰに結合している。入力端子ＡＣＰはノード７１２６を介してエイリアス防止及び高域フィルタ７０８の入力端子に結合している。抵抗器７４７の第２の端子はノード７９２を介してＡＦＥＬＩＣ７０１の入力端子ＡＣＮに結合している。入力端子ＡＣＮはノード７１２７を介してエイリアス防止及び高域フィルタ７０８の入力端子に結合している。
【００５８】
エイリアス防止及び高域フィルタ７０８の出力端子はノード７１２８を介して低域及びノッチフィルタ７０９と、スイッチ７１２９の第１の端子と、スイッチ７１３０の第１の端子とに結合している。スイッチ７１３０の第２の端子はノード７１３１を介して加算器７１３の非反転入力端子に結合している。
【００５９】
受信側低域及びノッチフィルタ７０９の出力端子はノード７１３２を介してスイッチ７１３３の第１の端子に結合すると共に、ノード７１３５を介してスイッチ７１３６の第１の端子に結合している。スイッチ７１２９の第２の端子はスイッチ７１３３の第１の端子と、スイッチ７１３６の第１の端子とにも結合している。スイッチ７１３３の第２の端子はノード７１３４を介して入力端子ＣＣ０及びＣＣ１で観測信号に結合する。スイッチ７１３６の第２の端子はノード７１３７を介してシグマデルタ変調器７１０の入力端子に結合している。シグマデルタ変調器７１０の出力端子はノード７１１２を介してコンデンサ７２４の第１の端子に結合している。コンデンサ７２４の第２の端子はノード７１１１に結合している。
【００６０】
加算器７１３の出力端子はノード７１４５を介してＡＣインピーダンスフィルタ７１４の入力端子に結合している。ＡＣインピーダンスフィルタの出力端子はノード７１４６を介して相互コンダクタンスドライバ７１５の第１の入力端子に結合している。相互コンダクタンスドライバ７１５の第２の入力端子はノード７８８を介して抵抗器７５６の第１の端子に結合している。相互コンダクタンスドライバ７１５の出力端子は直列／分路供給調整器７１６の入力端子に結合している。ＮＭＯＳ  ＦＥＴ７４８の第２の端子はノード７９５を介して直列／分路供給調整器７１６の入力端子に結合している。直列／分路供給調整器７１６の出力端子はノード７９４を介してＮＭＯＳ  ＦＥＴ７４８のゲート端子に結合している。
【００６１】
コンデンサ７５０の第２の端子はノード７８５を介してツェナーダイオード７５１の陰極に結合している。ツェナーダイオード７５１の陽極はノード７８６を介して抵抗器７５２の第１の端子に結合している。
【００６２】
直列／分路供給調整器７１６は、それぞれアナログ供給電圧と、デジタル供給電圧である電圧ＶＰＡ及びＶＰＤに結合している。電圧ＶＰＡ及びＶＰＤはノード７８７を介して抵抗器７４９の第２の端子と、抵抗器７５２の第２の端子と、コンデンサ７５５の第１の端子と、コンデンサ７５４の第１の端子と、ツェナーダイオード７５３の陰極にも結合する。
【００６３】
ＮＭＯＳ  ＦＥＴ７３４の第２の端子はノード７８０を介してダイオード７３１の陽極と、ダイオード７３２の陽極と、ツェナーダイオード７４２の陽極と、抵抗器７４１の第２の端子と、ダイオード７３８の陰極と、抵抗器７３７の第２の端子と、コンデンサ７３９の第２の端子と、ツェナーダイオード７５３の陽極と、コンデンサ７５４の第２の端子と、コンデンサ７５５の第２の端子と、抵抗器７５６の第２の端子と、それぞれアナログ接地点とデジタル接地点である電圧ＶＮＡ及びＶＮＤとに結合している。
【００６４】
導体７７０及び７７１から構成されている電話回線はダイオード７２９、７３０、７３１及び７３２によって全波整流されて、ダイオード７３１及び７３２の陽極に負電圧を発生すると共に、ダイオード７２９及び７３０の陰極に正電圧を発生する。ダイオード７３１及び７３２の陽極の負電圧は電圧ＶＮＤ及び電圧ＶＮＡに結合する。すなわち、ダイオード７３１及び７３２の負電圧はアナログ接地点とデジタル接地点の双方として使用されるのである。ダイオード７２９及び７３０の陰極の正電圧は直列／分路供給調整器７１６により調整されて、それぞれアナログ供給電圧とデジタル供給電圧である電圧ＶＰＡ及びＶＰＤを発生する。
【００６５】
ノード７１１３のシグマデルタ変調送信信号はコンデンサ７２５を介して１ビットＤ／Ａ変換器７１１に結合する。１ビットＤ／Ａ変換器７１１はシグマデルタビットストリームをアナログ信号に変換する。送信側低域フィルタ７１２は、量子化雑音を減少させるために、アナログ信号をフィルタリングする。フィルタリング後のアナログ送信信号は加算器７１３に供給されると共に、コンデンサ７４３及び７４４と、抵抗器７４５、７４６及び７４７から構成されるシングルエンド／差分変換回路にも印加される。シングルエンド／差分変換回路網からの差分入力信号はエイリアス防止及び高域フィルタ７０８に印加され、このフィルタはシグマデルタ変調中にエイリアシングを起こすと考えられる信号の成分を除去する。フィルタリング後の信号は受信側低域及びノッチフィルタ７０９を通過して、シグマデルタ変調器７１０に至る。受信側低域及びノッチフィルタ７０９をスイッチ７１２９によりバイパスしても良い。シグマデルタ変調器７１０は、コンデンサ７２４を介してノード７１１１に結合する受信信号のシグマデルタビットストリームを発生する。
【００６６】
ノード７９３における送信信号は電話回線の負側から取り出される電圧ＶＮＡを参照するシングルエンド信号であり、また、ノード７７７の信号は電話回線の正側から取り出されるので、コンデンサ７４３に印加される信号は、ダイオード降下を無視して、電話回線の正側の電圧と等しい電圧を有し、コンデンサ７４４に印加される信号は、同様にダイオード電圧降下を無視して、正方向に送信信号の大きさだけオフセットさせた電話回線の負側の電圧と等しい電圧を有する。送信信号が０であれば、コンデンサ７４４に印加される信号は電話回線の負側の電圧と等しい電圧を有する。すなわち、電話回線にまたがる電圧がコンデンサ７４３及び７４４に印加される。電話回線には何らかの受信信号が存在しているので、受信信号はコンデンサ７４３及び７４４に印加されることになる。その受信信号を次にフィルタリングし、シグマデルタ変調し、コンデンサ７２４を介してノード７１１１に結合する。
【００６７】
ノード７１１３に送信信号が印加されると、その信号はコンデンサ７２５を介して１ビットＤ／Ａ変換器７１１に結合する。１ビットＤ／Ａ変換器７１１はシグマデルタビットストリーム入力をアナログ送信信号に変換し、そのアナログ送信信号は送信側低域フィルタ７１２により低域フィルタリングされる。低域フィルタリング後のアナログ送信信号はノード７１３１の信号と加算されて、ＡＣインピーダンスフィルタ７１４を通過し、相互コンダクタンスドライバ７１５に至る。相互コンダクタンスドライバ７１５は送信信号を電話回線に印加させる。
【００６８】
相互コンダクタンスドライバ７１５は送信信号を電話回線に印加するので、電話回線には送信信号と受信信号の２つが同時に存在することになる。受信信号を適正に受信するためには、受信信号を送信信号から分離することが必要である。送信信号を受信信号から分離する機能を一般には混成機能という。
【００６９】
混成機能を実行するために、送信信号をノード７９３に印加する。送信信号は電話回線に印加され、その電話回線はダイオード７２９及び７３０を介してノード７７７に結合しているので、送信信号は２つのコンデンサ７４３及び７４４に印加される。送信信号はそれら２つのコンデンサの間で同一の位相にあるので、送信信号は共通モード信号として印加されるのであるが、この信号はシングルエンド／差分変換回路網により抹消される。従って、送信信号はエイリアス防止及び高域フィルタ７０８には印加されない。ところが、電話回線には受信信号は差分信号として存在しており、その差分形態でノード７７７及び７９３にまたがって印加されるので、受信信号はシングルエンド／差分変換回路網によって差分出力として発生される。そのため、受信信号はエイリアス防止及び高域フィルタ７０８に印加される。エイリアス防止及び高域フィルタ７０８には送信信号ではなく、受信信号のみがエイリアス防止及び高域フィルタ７０８に印加されるので、混成機能は実行されるのである。
【００７０】
ＡＣ回線インピーダンスとＤＣ回線インピーダンスの整合はＡＣ相互コンダクタンスループ及びＤＣ相互コンダクタンスループによって実行される。ＡＣ相互コンダクタンスループはシングルエンド／差分変換回路網と、エイリアス防止及び高域フィルタ７０８と、加算器７１３と、ＡＣインピーダンスフィルタ７１４と、相互コンダクタンスドライバ７１５とを含む。ＡＣ相互コンダクタンスループはオフフック時電話回線ＡＣインピーダンス規格と一致するように調整されても良い。ＤＣ相互コンダクタンスループは低域フィルタ及び電圧／電流（Ｖ／Ｉ）調整ブロック７０６と、相互コンダクタンス制御部７０７とをＮＭＯＳ  ＦＥＴ７３６などの外部素子と共に含む。ＤＣ相互コンダクタンスループはオフフック時電話回線ＤＣインピーダンス規格に従うように調整されても良い。
【００７１】
ソリッドステートリレー７６３、７６４及び７６５と、抵抗器７６６及び７６７は電話回線の電流感知と切替えを可能にする。電流感知は並列ピックアップ機能を実現するために使用されても良い。並列ピックアップ機能は、電話延長回線をピックアップしたときに変復調装置回路をディスエーブルするために使用されても良い。そのような機能は、電話回線で変復調装置の通信が進行中である間に非常時音声電話呼出しを配置することが望まれる場合に有用である。抵抗器７６６及び７６７を通る電流の変化によって起こる電圧の変化を感知するために、ループ電流インジケータ及びステップ検出器７２１を使用しても良い。ループ電流インジケータ及びステップ検出器７２１が検出した変化はＬＥＤドライバ７２２に供給され、ＬＥＤドライバ７２２はその情報をフォトカプラ７２７へ通信する。入力端子ＣＣ０からＣＣ４に別の状態信号を印加しても良い。それらの入力はＬＥＤドライバ７２２に供給され、ＬＥＤドライバ７２２はその情報をフォトカプラ７２７を経て通信する。
【００７２】
指令情報はフォトカプラ７２６を介してＡＦＥＬＩＣ７０１へ通信されても良い。信号はフォトカプラ７２６を介して送信される。フォトカプラ７２６を介して送信された信号は直列インタフェース７１７によって受信され、直列インタフェース７１７はデジタル制御ブロック７１８に信号を供給する。デジタル制御ブロック７１８はそれらの信号を使用して、ＡＦＥＬＩＣ７０１と関連回路の動作を制御する。
【００７３】
ノード７１０９に印加されたクロック信号はコンデンサ７２３を介して供給され、クロック発生ブロック７０５により受信される。クロック発生ブロック７０５は電荷ポンプ７０４にクロック信号を供給する。クロック発生ブロック７０５はタイミング情報をＡＦＥＬＩＣ７０１の他の部分へも供給する。たとえば、クロック発生ブロック７０５は、コンデンサ７２４及び７２５を介して通信する回路にタイミング情報を供給する。
【００７４】
図１０は、本発明と共に使用するためのデジタル信号処理（ＤＳＰ）サブシステムを示すブロック線図である。ＤＳＰサブシステムはシグマデルタ変化及びデジタルフィルタリングブロック１００１と、付加ＤＳＰ回路ブロック１００２とを含む。シグマデルタ変化及びデジタルフィルタリングブロック１００１はアナログ／デジタル変換器ブロック１００３と、デジタル／アナログ変換器ブロック１００４と、高電圧インタフェースブロック１００５と、直列ポートブロック１００６と、タイミング及び補間器ブロック１００７と、制御及び給電ブロック１００８と、クロック発生器ブロック１００９と、事前分周ブロック１０１０とを含む。ノード１０１１の入力ＲＸは高電圧インタフェースブロック１００５を介してノード１０１２に結合する。ノード１０１２はＡＤＣブロック１００３、特定すれば、デジタルデシメーションフィルタブロック１０２８の入力端子に印加される。デジタルデシメーションフィルタブロック１０２８の出力端子はノード１０１３を介してデジタル低域フィルタ１０２９の入力端子と、スイッチ１０１６の第１の端子とに結合している。デジタル低域フィルタ１０２９の出力端子はノード１０１４を介してデジタル高域フィルタ１０３０の入力端子と、スイッチ１０１６の第２の端子とに結合している。デジタル高域フィルタ１０３０の出力端子はノード１０１５を介してスイッチ１０１６の第３の端子に結合している。スイッチ１０１６は、スイッチ１０１６の第１の端子、第２の端子又は第３の端子のいずれか１つに選択的に結合できる共通端子を有する。スイッチ１０１６の共通端子は、ＡＤＣブロック１００３の出力を形成するノード１０１７に結合している。
【００７５】
ノード１０１７は直列ポートブロック１００６を介してノード１０１８に結合して、このノード１０１８は付加ＤＳＰ回路ブロック１００２に結合している。直列ポートブロック１００６からノード１０１９を介して付加ＤＳＰ回路ブロック１００２にクロック信号を供給される。
【００７６】
付加ＤＳＰ回路ブロック１００２はノード１０２０を介して直列ポートブロック１００６に結合し、このブロック１００６はノード１０２２に結合している。付加ＤＳＰ回路ブロック１００２はノード１０２１を介して直列ポートブロック１００６に結合している。ＤＡＣブロック１００４に対する入力として使用されるノード１０２２はアップサンプリング低域フィルタブロック１０３１と、スイッチ１０２４の第１の端子とに結合している。アップサンプリング低域フィルタブロック１０３１の出力端子はノード１０２３に結合し、このノード１０２３はスイッチ１０２４の第２の端子に結合している。スイッチ１０２４は共通端子をスイッチ１０２４の第１の端子又は第２の端子のいずれか一方に結合する。スイッチ１０２４の共通端子はノード１０２５に結合し、このノード１０２５はデジタルシグマデルタ変調器１０３２の入力端子に結合している。デジタルシグマデルタ変調器１０３２の出力端子は、ＤＡＣブロック１００４の出力端子として使用されるノード１０２６を介して、高電圧インタフェースブロック１００５に結合している。高電圧インタフェースブロック１００５はノード１０２７に出力ＴＸを供給する。
【００７７】
直列ポート１００６はノード１０３３を介して付加ＤＳＰ回路ブロック１００２にも結合している。直列ポート１００６はノード１０３４及び１０３５を介してタイミング補間器ブロック１００７に結合している。直列ポート１００６はブロック１０４０を介して制御及び給電ブロック１００８に結合している。事前分周ブロック１０１０はクロック発生器ブロック１００９に結合している。クロック発生器ブロック１００９はブロック１０３６を介して高電圧インタフェースブロック１００５に結合している。高電圧インタフェースブロック１００５はノード１０３７に第１のクロック出力を供給すると共に、ノード１０３８に第２のクロック出力を供給する。第２のクロック出力は任意である。
【００７８】
図１０の回路は他の図に示されている回路と関連して使用されても良い。たとえば、図１０の回路を図２のブロック２０１と関連して使用しても良い。図２のノード２１２を図２のコンデンサ２０３のようなコンデンサを介して図１０のノード１０１１に結合しても良い。図２のノード２１４を図２のコンデンサ２０４のようなコンデンサを介して図１０のノード１０３８に結合しても良い。図２のノード２１６を図２のコンデンサ２０５のようなコンデンサを介して図１０のノード１０２７に結合しても良い。従って、ＤＳＰ回路を電話回線をインタフェースするために、図１０の回路を図２の回路と関連して使用しても良い。そのような組合わせにおいては、図２の素子２０２、２０６及び２０７は省略されるであろう。
【００７９】
図１０のサブシステムを図７に示すシステムと共に使用しても良い。図１０のノード１０１１を図７のノード７１１１に結合しても良い。図１０のノード１０２７を図７のノード１１１３に結合しても良い。図１０のノード１０３７を図７のノード７１０９に結合しても良い。図７の回路からのシグマデルタ変調信号はコンデンサ７２４を通過して、ノード７１１１に至る。ノード７１１１の信号はノード１０１１を介し、高電圧インタフェースブロック１００５を介してノード１０１２に結合する。ノード１０１２の信号はデジタルデシメーションフィルタ１０２８に印加される。デジタルデシメーションフィルタブロック１０２８は、ノード１０１２の信号から取り出されるデジタル表現をノード１０１３に供給する。シグマデルタ変調技法と関連してコード化方式を使用する場合、ノード１０１２の信号をデジタルデシメーションフィルタ１０２８に印加するのに先立って、デコーダに印加しても良い。ノード１０１３のデジタル表現はデジタル低域フィルタ１０２９に印加される。デジタル低域フィルタ１０２９の出力はデジタル高域フィルタ１０３０に印加される。デジタル高域フィルタ１０３０の出力はスイッチ１０１６に印加される。デジタル高域フィルタ１０３０をバイパスするか、あるいは、デジタル高域フィルタ１０３０とデジタル低域フィルタ１０２９の組合わせをバイパスするために、スイッチ１０１６は使用されれば良い。スイッチ１０１６のデジタル表現は直列ポートブロック１００６を介し、ノード１０１８を介して付加ＤＳＰ回路１００２に結合する。そのデジタル表現に関連するクロック情報はノード１０１９を介して結合する。付加ＤＳＰ回路ブロック１００２に印加された受信信号をさらに処理し且つデジタル表現から所望の情報を取り出しても良い。
【００８０】
送信信号のデジタル表現は付加回路ブロック１００２により発生又は受信されれば良い。送信信号のデジタル表現はノード１０２１を介し、直列ポートブロック１００６を介してノード１０２２に結合する。ノード１０２２のデジタル表現はアップサンプリング低域フィルタ１０３１に印加される。アップサンプリング低域フィルタ１０３１の出力はスイッチ１０２４を通過して、デジタルシグマデルタ変調器ブロック１０３２に至る。スイッチ１０２４により、アップサンプリング低域フィルタ１０３１をバイパスしても良い。デジタルシグマデルタ変調器ブロック１０３２の出力はノード１０２６を介し、高電圧インタフェースブロック１００５を介し、ノード１０２７を介して図７のノード７１１３に印加される。事前分周ブロック１０１０とクロック発生ブロック１００９により発生されるボックス信号はブロック１０３６を介して高電圧インタフェースブロック１００５に結合する。高電圧インタフェースブロック１００５におけるクロック信号はノード１０３７を介して図７のノード７１０９に結合する。任意に、高電圧インタフェースブロック１００５のクロック信号をノード１０３７を介して付加クロック回路に結合しても良い。
以上、シグマデルタ変調を使用して容量性分離障壁を経て信号を通信する方法及び装置を説明した。
【図面の簡単な説明】
【図１】  従来の技術の電話回線インタフェース回路の図。
【図２】  本発明の好ましい実施例のブロック線図。
【図３】  本発明の一実施例を含むシステムを示すブロック線図。
【図４】  本発明の一実施例を含むシステムのブロック線図。
【図５】  シグマデルタ変調の１例を示す図。Ａはアナログ信号を示す。Ｂは、Ａのアナログ信号から取り出されるシグマデルタビットストリームを示す。
【図６】  本発明の一実施例を含むシステムの図。
【図７】  本発明の一実施例を含む回路を示す概略図。
【図８】  マンチェスタ符号化シグマデルタ変調の１例を示す図。
【図９】  本発明の一実施例を含むシステムのブロック線図。
【図１０】  本発明と共に使用するためのデジタル信号処理（ＤＳＰ）サブシステムを示すブロック線図。
【符号の説明】
２０１，２０２…ブロック、２０３，２０４，２０５…コンデンサ、２０６，２０７…フォトカプラ、２０８…障壁、２０９…電話回線、２１０〜２２１，２３４〜２３７…ノード、２２２，２２８…フィルタブロック、２２３，２２９…シグマデルタ変調器ブロック、２２４，２３０…Ｄ／Ａ変換器ブロック、２２５…クロック受信器ブロック、２２６，２３３…フォトカプラドライバブロック、２２７，２３２…フォトカプラ受信器ブロック、２３１…クロック発振器ブロック。
【図１】
0003872115.tif 000002
【図２】
0003872115.tif 000003
【図３】
0003872115.tif 000004
【図４】
0003872115.tif 000005
【図５】
0003872115.tif 000006
【図６】
0003872115.tif 000007
【図７】
0003872115.tif 000008
【図８】
0003872115.tif 000009
【図９】
0003872115.tif 000010
【図１０】
0003872115.tif 000011