(57)【要約】【課題】高輝度を有する被写体に対して、鮮明な画像を得ることができるＣＣＤイメージセンサを提供する。【解決手段】光電変換を行って発生した電荷を時間遅延積分して複数の垂直転送クロックを用いて垂直転送するための複数の画素がそれぞれ２次元配列された第１及び第２の画素群と、第１の画素群と第２の画素群との間に挿入されるように設けられ、第１の画素群において垂直転送された電荷のうちの所定量の電荷をドレイン部に排出する電荷量減算手段とを備える。【選択図】図１
2016219873.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行って発生した電荷を時間遅延積分して複数の垂直転送クロックを用いて垂直転送するための複数の画素がそれぞれ２次元配列された第１及び第２の画素群と、
上記第１の画素群と上記第２の画素群との間に挿入されるように設けられ、上記第１の画素群において垂直転送された電荷のうちの所定量の電荷をドレイン部に排出する電荷量減算手段とを備えたことを特徴とするＣＣＤイメージセンサ。
【請求項２】
上記電荷量減算手段は、
上記第１の画素群において垂直転送された電荷を垂直転送するための複数の転送電極と、
上記複数の垂直転送クロックに基づいて、上記複数の電極のうちの第１の転送電極に第１の駆動電圧を発生して印加することにより、上記ドレイン部に排出される電荷量を制御する制御部とを備えたことを特徴とする請求項１記載のＣＣＤイメージセンサ。
【請求項３】
上記電荷量減算手段は、上記所定量の電荷を上記ドレイン部に排出するための第２の電極をさらに備え、
上記制御部は、上記複数の垂直転送クロックに基づいて、上記第２の電極に第２の駆動電圧を発生して印加して上記所定量の電荷を上記ドレイン部に排出することを特徴とすする請求項１又は２記載のＣＣＤイメージセンサ。
【請求項４】
上記制御部は、上記第１の駆動電圧に基づいて、上記ドレイン部に排出する電荷の所定量を制御することにより、上記ドレイン部に排出される電荷量を制御することを特徴とする請求項１〜３のうちのいずれか１つに記載のＣＣＤイメージセンサ。
【請求項５】
上記電荷量減算手段の垂直方向の長さは、画素ピッチの整数倍であることを特徴とする請求項１〜４のうちのいずれか１つに記載のＣＣＤイメージセンサ。
【請求項６】
上記電荷量減算手段は、アルミニウム膜で被覆されることを特徴とする請求項１〜５のうちのいずれか１つに記載のＣＣＤイメージセンサ。
【請求項７】
上記制御部は、上記アルミニウム膜にてなる配線を介して上記第２の電極に上記第２の駆動電圧を印加することを特徴とする請求項１〜６のうちのいずれか１つに記載のＣＣＤイメージセンサ。
【請求項８】
光電変換を行って発生した電荷を時間遅延積分して複数の垂直転送クロックを用いて垂直転送するための複数の画素がそれぞれ２次元配列された画素群を備えたＣＣＤイメージセンサの駆動方法であって、
当該ＣＣＤイメージセンサは、
上記画素群において垂直転送された電荷を垂直転送するステップと、
上記画素群において垂直転送された電荷のうちの所定量の電荷をドレイン部に排出するステップとを含むことを特徴とするＣＣＤイメージセンサの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＤＩ（Time Delay and Integration）方式ＣＣＤ（Charge Coupled Device：電荷結合素子）イメージセンサ及びその駆動方法に関する。
【背景技術】
【０００２】
半導体基板上に多数の光検出器をアレイ状に配置し、同一基板上に電荷の読出回路または出力回路を備えたＣＣＤイメージセンサが多数開発されている。リモートセンシングにおいては、光検出器を１列に配置したＣＣＤイメージセンサを例えば人工衛星などの被写体に搭載して、光検出器の列方向と垂直な方向を衛星の進行方向に一致させることによって地表の２次元画像を撮影する。しかし、画像解像度を向上させるには画素ピッチをできるだけ小さくすることが望ましいが、光検出器の面積が縮小する分だけ入射光量が減少し、Ｓ／Ｎ比が劣化するという問題があった。
【０００３】
Ｓ／Ｎ比を改善するための巧妙な手段としてＴＤＩ方式のイメージセンサが開発されている。ＴＤＩ方式は、２次元イメージセンサであるＦＦＴ（フルフレームトランスファ）型ＣＣＤを用い、電荷転送のタイミングを被写体像の移動タイミングに同期させることでＳ／Ｎ比を改善する、ＣＣＤイメージセンサの読出し方式である。リモートセンシングの場合、垂直方向の電荷転送を衛星の移動速度に合わせることでＴＤＩ動作が実現できる。垂直ＣＣＤでＭ段のＴＤＩ動作を行うと、蓄積時間が実効的にＭ倍となるため、感度がＭ倍向上し、Ｓ／Ｎ比は√Ｍ倍に改善される。
【０００４】
ＴＤＩ動作によって検出器感度が増大すると、高輝度の被写体を撮像する場合に電荷が画素の飽和電荷量を超えてしまい、ダイナミックレンジが不足するといった問題が生じる。飽和電荷量は画素面積とともに減少するため、画像解像度を向上させようとして画素サイズを縮小すると、この問題はますます顕著になる。これを解決する一つの方法として、例えば特許文献１記載の方法が提案されている。特許文献１には、画素領域を複数のステージに分け、ステージ毎に画素の飽和電荷量を段階的に変えることによって、入射光強度に対するＣＣＤイメージセンサの出力電荷量の関係に「ニー特性」（ここで、「ニー特性」とは、入射光強度が小さい場合と大きい場合とで、ある点を境にグラフの傾きを異にする感度特性のことをいう。）を持たせるものである。この方法によって、低輝度の被写体については高感度で、高輝度の被写体については低感度で撮像を行うことができ、全体としてＣＣＤイメージセンサのダイナミックレンジが拡大する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００３−５２１８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のＣＣＤイメージセンサでは、入射光強度が大きいときは、電荷の転送途中で画素の飽和電荷量を超えてしまう。従って、高輝度を有する被写体に対して、高いＳ／Ｎ比を有した鮮明な画像を得ることができないという問題があった。
【０００７】
本発明の目的は以上の問題点を解決し、高輝度を有する被写体に対して、より高いＳ／Ｎ比を有した鮮明な画像を得ることができるＣＣＤイメージセンサ及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るＣＣＤイメージセンサは、
光電変換を行って発生した電荷を時間遅延積分して複数の垂直転送クロックを用いて垂直転送するための複数の画素がそれぞれ２次元配列された第１及び第２の画素群と、
上記第１の画素群と上記第２の画素群との間に挿入されるように設けられ、上記第１の画素群において垂直転送された電荷のうちの所定量の電荷をドレイン部に排出する電荷量減算手段とを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明に係るＣＣＤイメージセンサによれば、電荷の転送途中で所定の電荷量のみを減算するので、高輝度を有する被写体に対して、高いＳ／Ｎ比を有した鮮明な画像を得ることが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係るＴＤＩ方式のＣＣＤイメージセンサの上面図である。
【図２】図１のＣＣＤイメージセンサの素子平面図である。
【図３Ａ】図１の撮影部１００の各画素１の上面図である。
【図３Ｂ】図３ＡのＡ−Ａ’に沿って切断したときの画素１の縦断面図である。
【図３Ｃ】図３ＡのＢ−Ｂ’に沿って切断したときの画素１の縦断面図である。
【図３Ｄ】図３Ｃの各部のポテンシャルダイアグラムである。
【図４Ａ】図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図４Ｂ】図４Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。
【図５Ａ】図１の電荷量減算手段５０の各画素５１の上面図である。
【図５Ｂ】図５ＡのＣ−Ｃ’に沿って切断したときの各画素５１の縦断面図である。
【図５Ｃ】図５ＡのＥ−Ｅ’に沿って切断したときの各画素５１の縦断面図である。
【図５Ｄ】図５ＡのＤ−Ｄ’，Ｆ−Ｆ’，Ｇ−Ｇ’に沿って切断したときの各画素５１の縦断面図である。
【図６Ａ】図２の転送電極５２に入力される垂直転送クロックＯ、Ｐ、Ｑ、Ｒの時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図６Ｂ】図５Ａの電荷排出制御電極６１に入力される水平転送クロックＳの時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図６Ｃ】図６Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。
【図６Ｄ】図６Ｂの各時間ｔでの転送動作を示すポテンシャルダイアグラムである。
【図７Ａ】図２の転送電極５２に入力される垂直転送クロックＯ、Ｐ、Ｑ、Ｒの時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図７Ｂ】図５Ａの電荷排出制御電極６１に入力される水平転送クロックＳの時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図７Ｃ】図７Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。
【図７Ｄ】図７Ｂの各時間ｔでの転送動作を示すポテンシャルダイアグラムである。
【図８Ａ】入射光強度が大きい場合と小さい場合とにおける、従来のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量Ｑの変化を示すグラフである。
【図８Ｂ】図８Ａにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図９Ａ】入射光強度が小さい場合と中程度の場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図９Ｂ】入射光強度が大きい場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図９Ｃ】図９Ａ及び図９Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図１０Ａ】本発明の実施の形態２に係る、入射光強度が小さい場合と中程度の場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図１０Ｂ】本発明の実施の形態２に係る、入射光強度が大きい場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図１０Ｃ】図１０Ａ及び図１０Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図１１】本発明の実施の形態３に係るＴＤＩ方式のＣＣＤイメージセンサの上面図である。
【図１２】図１１のＣＣＤイメージセンサの素子平面図である。
【図１３Ａ】入射光強度が小さい場合と中程度の場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図１３Ｂ】入射光強度が大きい場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図１３Ｃ】図１３Ａ及び図１３Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図１４Ａ】本発明の実施の形態４に係る、入射光強度が小さい場合と中程度の場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図１４Ｂ】本発明の実施の形態４に係る、入射光強度が大きい場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。
【図１４Ｃ】図１４Ａ及び図１４Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付して説明は省略する。
【００１２】
実施の形態１．
図１は本発明の実施の形態１に係るＴＤＩ方式のＣＣＤイメージセンサの上面図であり、図２は図１のＣＣＤイメージセンサの素子平面図である。図１では、細かい回路は省略されてＣＣＤイメージセンサの全体像が図示されている。また、ＴＤＩ方式とはＣＣＤイメージセンサの読み出し方式で、一定速度で移動する対象物に対して、その移動方向及び速度とＣＣＤイメージセンサの電荷転送方向及び速度とを一致させて撮像を行う方式のことをいい、移動する対象物をＣＣＤイメージセンサの垂直画素数だけ繰り返し時間遅延積分露光するときにおける垂直画素数をＴＤＩ段数（ＴＤＩ転送の積分段数）という。以下の説明では、縦方向とは画素群１００の垂直方向を指し、横方向とは画素群１００の水平方向を指す。すなわち、画素群１００は、２次元アレイ状に配列された複数の画素１を有し、２次元アレイ状の配列のうちの列方向が垂直方向であり、当該列方向と直交する行方向が水平方向である。なお、図１では、ＴＤＩ段数は１００段に設定される。
【００１３】
図１において、時間遅延積分された電荷は、１００番目の画素１からＳ番目の画素１までＣＣＤ回路２に向かって垂直方向（図面下方）へと転送され、電荷量減算手段５０により所定の電荷量だけ減算される。次に、減算された電荷は、さらに（Ｓ−１）番目の画素１から１番目の画素１までＣＣＤ回路２に向かって垂直方向（図面下方）へと転送される。次に、垂直転送された電荷は、水平ＣＣＤ回路２で水平方向（図面右方）へと転送されて、出力回路５から読み出される。出力回路５は、入力された時間遅延積分された電荷を電気信号に変換して出力する。また、垂直転送方向とは、電荷のＴＤＩ転送方向であり、例えば人工衛星にＴＤＩ方式のＣＣＤイメージセンサを搭載する場合には、ＴＤＩ転送方向は人工衛星の進行方向に一致する。
【００１４】
図１及び図２において、ＣＣＤイメージセンサは、光電変換を行って発生した電荷を時間遅延積分して複数の垂直転送クロックφＶ１〜φＶ４を用いて垂直転送するための複数の画素１が２次元配列された画素群である撮像部１００と、各画素１において蓄積される電荷を垂直転送するための複数の転送電極６と、蓄積された電荷を垂直転送するための垂直転送クロックをそれぞれ複数の転送電極６に入力するための複数の配線ＳＬａ、ＳＬｂ、ＳＬｃ、ＳＬｄと、垂直方向の画素数（段数）分だけ時間遅延積分して垂直転送された電荷から所定の電荷量を減算する電荷量減算手段５０と、垂直転送された電荷を蓄積する電荷蓄積部３と、不要な電荷を排出するための電荷排出ドレイン部４と、垂直方向のオーバーフローゲート注入領域９、垂直方向のオーバーフロードレイン注入領域８、垂直方向の画素分離注入領域７と、電荷蓄積部３に蓄積された電荷を水平転送する水平転送部である水平ＣＣＤ回路２と、例えば増幅器などの出力回路５と、複数の垂直転送クロックφＶ１〜φＶ４に基づいて電荷量減算手段５０の各転送電極５２ａ〜５２ｄの垂直転送クロックＯ〜Ｒを発生する制御部２００とを備えて構成される。ここで、電荷量減算手段２００は、所定量の電荷をオーバーフロードレイン注入領域８に排出するための電荷排出制御電極６１（図５Ａ参照）を備える。
【００１５】
制御部２００は、複数の垂直転送クロックφＶ１〜φＶ４に基づいて、複数の転送電極６ａ〜６ｄのうちの転送電極６ｃに第１の駆動電圧を発生して印加することにより、オーバーフロードレイン注入領域８に排出される電荷量を制御する。また、制御部２００は、複数の垂直転送クロックφＶ１〜φＶ４に基づいて、電荷排出制御電極６１に第２の駆動電圧を発生して印加して所定量の電荷をオーバーフロードレイン注入領域８に排出する。さらに、制御部２００は、第１の駆動電圧に基づいて、オーバーフロードレイン注入領域８に排出する電荷の所定量を制御することにより、オーバーフロードレイン注入領域８に排出される電荷量を制御する。
【００１６】
また、画素群１００と同一基板上に電荷量減算手段５０が形成される。ここで、電荷量減算手段５０は、上側の撮像部１００−１と下側の撮像部１００−２との間でありかつ撮像部１００の半分より下側に配置される。また、水平ＣＣＤ回路２及び出力回路５は、撮像部１００の下側に形成される。すなわち、電荷量減算手段５０は、第１の撮像部１００−１と第２の撮像部１００−２との間に挿入され、第１の撮像部１００−１において垂直転送された電荷のうちの所定量の電荷を、電荷を排出するためのドレイン部であるオーバーフロードレイン注入領域８に排出する。
【００１７】
また、画素５１の垂直方向の長さは、画素ピッチの整数倍とする。この構成とすることにより、電荷量減算手段５０の配置を設計するときに、画素ピッチの２倍や３倍などといった整数倍のみに注目すればよいので、設計が容易となる。
【００１８】
図３Ａは図１の撮影部１００の各画素１の上面図であり、図３Ｂは図３ＡのＡ−Ａ’に沿って切断したときの画素１の縦断面図であり、図３Ｃは図３ＡのＢ−Ｂ’に沿って切断したときの画素１の縦断面図である。図３Ａにおいて、画素１の転送電極６は４本１組の転送電極６ａ〜６ｄで構成される。ここで、垂直転送電極６ａ、６ｂ、６ｃ、６ｄにクロック信号を入力して電極下に形成するポテンシャル井戸の高さを変化させることで電荷を転送する。各画素１は、転送電極６、低濃度Ｐ型不純物領域からなるオーバーフローゲート注入領域９、低濃度Ｎ型不純物領域からなるオーバーフロードレイン注入領域８、及び高濃度Ｐ型不純物領域からなる画素分離注入領域７で構成する。ここで、ポテンシャル井戸に電子が飽和する場合において、漏れ出した電荷はオーバーフロードレイン注入領域８に流れ込む。従って、垂直方向に電荷が漏れ出して他のポテンシャル井戸に蓄積することを抑制することができる。また、オーバーフローゲート注入領域９はポテンシャル井戸の飽和レベルより深く形成することにより、飽和レベルを超える電荷はオーバーフロードレイン注入領域８へと移動する。
【００１９】
図３Ｂ及び図３Ｃでは、各転送電極６ａ〜６ｄの断面図が示される。ここで、Ｐ型シリコン（Ｓｉ）基板３０の表面側に低濃度Ｎ型不純物領域からなる埋め込み型転送チャネル３１が形成され、絶縁膜３２を挟んでポリシリコン等からなる転送電極６ａ〜６ｄが形成される。さらに、転送電極６ａ〜６ｄを被覆するように表面側には酸化膜等からなる絶縁膜３２が形成される。従って、埋め込み型転送チャネル３１は電荷をＰ型シリコン（Ｓｉ）基板３０の表面ではなく内側に蓄積するので、電荷の転送効率が向上する。
【００２０】
また、埋め込み型転送チャネル３１の右隣にはオーバーフローゲート注入領域９、オーバーフロードレイン注入領域８、画素分離注入領域７が配置される。
【００２１】
図３Ｄは図３Ｃの各部のポテンシャルダイアグラムである。ここで、図３Ｃの転送電極６ｂの埋め込み型転送チャネル３１、画素分離注入領域７、オーバーフロードレイン注入領域８、オーバーフローゲート注入領域９のポテンシャル分布が模式的に表される。ここで、各画素１の飽和レベル１７はオーバーフローゲート注入領域９のポテンシャルレベル１４よりも浅く、ポテンシャルレベル１４は埋め込み型転送チャネル３１のポテンシャルレベル１５より浅い。また、オーバーフロードレイン注入領域８のポテンシャルレベル１６はポテンシャルレベル１５よりも深い。従って、飽和レベル１７を超える電荷はオーバーフロードレイン注入領域８へと移動する。
【００２２】
図４Ａは図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図２の４相駆動のＣＣＤイメージセンサに入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４のタイミングチャートである。
【００２３】
図４Ａにおいて、垂直転送クロックφＶ１〜φＶ４をＣＣＤイメージセンサの駆動クロックとして転送電極６ａ〜６ｄにそれぞれ入力する。ここで、垂直転送クロックφＶ１と垂直転送クロックφＶ３、及び垂直転送クロックφＶ２と垂直転送クロックφＶ４とは、互いに位相が１８０度ずれた逆相の関係にあり、それぞれがペアを構成する。
【００２４】
時間ｔ１〜時間ｔ５では、４つの転送電極６ａ、６ｂ、６ｃ、６ｄに対して、順に垂直転送クロックφＶ１、垂直転送クロックφＶ２、垂直転送クロックφＶ３、垂直転送クロックφＶ４を入力する場合には、電荷は下方向にある電荷蓄積部３へと転送される。
【００２５】
図４Ｂは図４Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。すなわち、図４Ｂは、時間ｔ１〜ｔ４における転送チャネル３１のポテンシャル井戸の分布の模様を模式的に示している。ここで、転送電極６にハイレベル（Ｈ）の信号が印加されると、転送電極６の下にポテンシャル井戸が形成され、転送電極６にローレベル（Ｌ）の信号が印加されると、転送電極６の下にポテンシャル井戸は形成されない。図４Ｂに示すように、転送チャネル３１に形成される２つのポテンシャル井戸は、時間経過に従って図面右方へと移動する。すなわち、４つのポテンシャル井戸のうちの２つのポテンシャル井戸に電荷が蓄積される動作が時間ｔ１〜ｔ４まで繰り返される。なお、ポテンシャルダイアグラム中に示した点線は、オーバーフローゲート注入領域９のポテンシャルレベル１４を示す。
【００２６】
図５Ａは図１の電荷量減算手段５０の各画素５１の上面図であり、図５Ｂは図５ＡのＣ−Ｃ’に沿って切断したときの各画素５１の縦断面図であり、図５Ｃは図５ＡのＥ−Ｅ’に沿って切断したときの各画素５１の縦断面図であり、図５Ｄは図５ＡのＤ−Ｄ’，Ｆ−Ｆ’，Ｇ−Ｇ’に沿って切断したときの各画素５１の縦断面図である。ここで、図５Ａでは、より理解しやすくするために、電荷量減算手段５０に被覆される遮光用アルミニウム膜３３を省略している。
【００２７】
図５Ａにおいて、各画素５１の転送電極５２は４本１組の転送電極５２ａ〜５２ｄで構成される。ここで、転送電極５２ａ〜５２ｄは垂直方向に上から順番に配置される。また、各画素５１は、例えばポリシリコン等で形成される電荷排出制御電極６１、低濃度Ｎ型不純物領域からなるオーバーフロードレイン注入領域８、及び高濃度Ｐ型不純物領域からなる画素分離注入領域７で構成する。また、電荷排出制御電極６１、オーバーフロードレイン注入領域８、及び画素分離注入領域７は水平方向に左から順番に配置される。ここで、電荷排出制御電極６１にハイレベルの信号を印加すると、垂直転送された電荷から所定量の電荷がオーバーフロードレイン注入領域８へと移動して電荷排出ドレイン部４を介して排出される。すなわち、各転送電極５２ａ〜５２ｄに所定のクロック信号を入力して電極下に形成するポテンシャル井戸の高さを変更することにより排出する電荷量を設定する。
【００２８】
図５Ｂにおいて、各転送電極５２ａ〜５２ｄの断面図が示される。ここで、Ｐ型シリコン（Ｓｉ）基板３０の表面側に低濃度Ｎ型不純物領域からなる埋め込み型転送チャネル３１が形成され、絶縁膜３２を挟んでポリシリコン等からなる転送電極５２ａ〜５２ｄが形成される。さらに、転送電極５２ａ〜５２ｄを被覆するように表面側には酸化膜等からなる絶縁膜３２が形成される。従って、埋め込み型転送チャネル３１は電荷をＰ型シリコン（Ｓｉ）基板３０の表面ではなく内側に蓄積するので、電荷の転送効率が向上する。
【００２９】
また、絶縁膜３２上には遮光用アルミニウム膜３３が形成される。この構成により、電荷量減算手段５０の各画素５１への入射光を遮断できるので、各画素５１では光電変換による電荷は発生しない。従って、垂直転送された電荷を減算することが可能となる。
【００３０】
図５Ｃにおいて、Ｐ型シリコン基板３０の表面側に埋め込み型転送チャネル３１が形成され、絶縁膜３２を挟んでポリシリコン等からなる転送電極５２ｂ及び電荷排出制御電極６１が形成される。ここで、埋め込み型転送チャネル３１の右隣はオーバーフローゲート注入領域９、オーバーフロードレイン注入領域８、画素分離注入領域７が形成され、オーバーフローゲート注入領域９上に電荷排出制御電極６１が形成される。さらに、表面側には酸化膜等からなる絶縁膜３２が形成され、絶縁膜３２上には遮光用アルミニウム膜３３が形成される。なお、遮光用アルミニウム膜３３はコンタクトホールを介して電荷排出制御電極６１に接続され、電荷排出制御電極６１に電圧を印加するための配線として使用される。すなわち、制御部２００は、遮光用アルミニウム膜３３にてなる配線を介して所定の駆動電圧を電荷排出制御電極６１に印加する。
【００３１】
図５Ｄにおいて、Ｐ型シリコン基板３０の表面側に埋め込み型転送チャネル３１が形成され、絶縁膜３２を挟んでポリシリコン等からなる転送電極５２ａが形成される。ここで、埋め込み型転送チャネル３１の右隣はオーバーフローゲート注入領域９、オーバーフロードレイン注入領域８、画素分離注入領域７が形成される。さらに、素子の表面側には酸化膜等からなる絶縁膜３２が形成され、絶縁膜３２上には遮光用アルミニウム膜３３が形成される。
【００３２】
図６Ａは図２の転送電極５２に入力される垂直転送クロックＯ、Ｐ、Ｑ、Ｒの時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図２の電荷量減算手段５０に入力される垂直転送クロックＯ、Ｐ、Ｑ、Ｒのタイミングチャートである。図６Ａにおいて、転送電極５２ａの上側に隣接して配置される転送電極６ｄ及び転送電極５２ｄの下側に隣接して配置される転送電極６ａに入力される垂直転送クロックφＶ４，φＶ１の時間ｔに対する信号レベルの変化を示す時間軸波形も示している。
【００３３】
図６Ｂは図５Ａの電荷排出制御電極６１に入力される水平転送クロックＳの時間ｔに対する信号レベルの変化を示す時間軸波形図である。図６Ｂにおいて、図２の転送電極５２ｂに入力される垂直転送クロックＰの時間ｔに対する信号レベルの変化を示す時間軸波形も示している。ここで、垂直転送クロックＰと水平転送クロックＳとは、互いに位相が１８０度ずれた逆相の関係にある。
【００３４】
図６Ｃは図６Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。すなわち、図６Ｃは、時間ｔ５〜ｔ８における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。ここで、時間ｔ５〜ｔ８の期間を一周期とする。
【００３５】
時間ｔ５のとき、垂直転送クロックφＶ４，Ｏ，Ｐ，Ｒ，φＶ１の信号レベルがハイレベルであり、各転送電極６ｄ，５２ａ，５２ｂ，５２ｄ，６ａの下にはポテンシャル井戸が形成される。このとき、垂直転送クロックＱの信号レベルがローレベルであり、転送電極５２ｃの下にはポテンシャル井戸が形成されない。従って、蓄積電荷はポテンシャルバリアを超えて移動することができない。
【００３６】
時間ｔ６のとき、垂直転送クロックＰ，φＶ１の信号レベルがハイレベルであり、各転送電極５２ｂ，６ａの下にはポテンシャル井戸が形成される。このとき、垂直転送クロックφＶ４，Ｏ，Ｑの信号レベルがローレベルであるので、転送電極６ｄ，５２ａの下のポテンシャル井戸の電荷は転送電極５２ｂの下のポテンシャル井戸へと移動する。また、垂直転送クロックＲの信号レベルがローレベルであるので、転送電極５２ｄの下のポテンシャル井戸の電荷は転送電極６ａの下のポテンシャル井戸へと移動する。
【００３７】
時間ｔ７のとき、垂直転送クロックＱの信号レベルがローレベルからミドルレベル（Ｍ）となり、垂直転送クロックＲの信号レベルがローレベルからハイレベルとなり、垂直転送クロックφＶ１の信号レベルがハイレベルからローレベルとなる。従って、転送電極５２ｃの下のポテンシャル井戸に蓄積された電荷のうち、ミドルレベルより上の電荷は転送電極５２ｄの下のポテンシャル井戸へと移動する。すなわち、転送電極５２ｂの下のポテンシャル井戸に蓄積された電荷は、転送電極５２ｂの下のポテンシャル井戸の電荷と、転送電極５２ｄの下のポテンシャル井戸の電荷とに分けられる。ここで、ミドルレベルＭはローレベルＬからハイレベルＨの範囲で設定可能であり、ミドルレベルを制御することにより減算する電荷量を調整することができる。また、転送電極５２ｄの下のポテンシャル井戸に蓄積された電荷は垂直転送される。また、転送電極５２ｂの下のポテンシャル井戸に蓄積された電荷は、電荷排出制御電極６１に入力される水平転送クロックＳに基づいて、オーバーフロードレイン注入領域８へと移動して電荷排出ドレイン部４を介して排出される。この動作については、以下の図６Ｄで説明する。
【００３８】
時間ｔ８のとき、垂直転送クロックＱの信号レベルがミドルレベルからローレベルとなる。
【００３９】
図６Ｄは図６Ｂの各時間ｔでの転送動作を示すポテンシャルダイアグラムである。すなわち、図６Ｄは、時間ｔ７〜ｔ８における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。
【００４０】
時間ｔ７では、上述したように垂直転送クロックＰの信号レベルはハイレベルであり、水平転送クロックＳの信号レベルはローレベルである。従って、転送電極５２ｂの下のポテンシャル井戸に蓄積された電荷はオーバーフロードレイン注入領域８へと移動しない。
【００４１】
時間ｔ８では、水平転送クロックＳの信号レベルはローレベルからハイレベルとなり、転送電極５２ｂの下のポテンシャル井戸に蓄積された電荷はオーバーフロードレイン注入領域８へと移動する。従って、オーバーフロードレイン注入領域８へと移動した電荷は電荷排出ドレイン部４を介して排出される。
【００４２】
上述では、垂直転送クロックＱの信号レベルをミドルレベルに設定したが、以下にこのミドルレベルをハイレベルと同一の高さとした場合について説明する。
【００４３】
図７Ａは図２の転送電極５２に入力される垂直転送クロックＯ、Ｐ、Ｑ、Ｒの時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図２の電荷量減算手段５０に入力される垂直転送クロックＯ、Ｐ、Ｑ、Ｒのタイミングチャートである。図７Ａにおいて、転送電極５２ａの上側に隣接して配置される転送電極６ｄ及び転送電極５２ｄの下側に隣接して配置される転送電極６ａに入力される垂直転送クロックφＶ４，φＶ１の時間ｔに対する信号レベルの変化を示す時間軸波形も示している。すなわち、垂直転送クロックＯ〜Ｒは、垂直転送クロックφＶ１〜φＶ４にそれぞれ同期する。
【００４４】
図７Ｂは図５Ａの電荷排出制御電極６１に入力される水平転送クロックＳの時間ｔに対する信号レベルの変化を示す時間軸波形図である。図７Ｂにおいて、図２の転送電極５２ｂに入力される垂直転送クロックＰの時間ｔに対する信号レベルの変化を示す時間軸波形も示している。ここで、垂直転送クロックＰと水平転送クロックＳとは、互いに位相が１８０度ずれた逆相の関係にある。
【００４５】
図７Ｃは図７Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。すなわち、図７Ｃは、時間ｔ５〜ｔ８における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。ここで、時間ｔ５〜ｔ８の期間を一周期とする。
【００４６】
時間ｔ５のとき、垂直転送クロックφＶ４，Ｏ，Ｐ，Ｒ，φＶ１の信号レベルがハイレベルであり、各転送電極６ｄ，５２ａ，５２ｂ，５２ｄ，６ａの下にはポテンシャル井戸が形成される。このとき、垂直転送クロックＱの信号レベルがローレベルであり、転送電極５２ｃの下にはポテンシャル井戸が形成されない。従って、蓄積電荷はポテンシャルバリアを超えて移動することができない。
【００４７】
時間ｔ６のとき、垂直転送クロックＰ，φＶ１の信号レベルがハイレベルであり、各転送電極５２ｂ，６ａの下にはポテンシャル井戸が形成される。このとき、垂直転送クロックφＶ４，Ｏ，Ｑの信号レベルがローレベルであるので、転送電極６ｄ，５２ａの下のポテンシャル井戸の電荷は転送電極５２ｂの下のポテンシャル井戸へと移動する。また、垂直転送クロックＲの信号レベルがローレベルであるので、転送電極５２ｄの下のポテンシャル井戸の電荷は転送電極６ａの下のポテンシャル井戸へと移動する。
【００４８】
時間ｔ７のとき、垂直転送クロックＱの信号レベルがローレベルからハイレベルとなり、垂直転送クロックＲの信号レベルがローレベルからハイレベルとなり、垂直転送クロックφＶ１の信号レベルがハイレベルからローレベルとなる。従って、転送電極５２ｂ，５２ｃ，５２ｄの下の各ポテンシャル井戸に電荷が蓄積される。
【００４９】
時間ｔ８のとき、垂直転送クロックＰ，Ｑの信号レベルがハイレベルからローレベルとなるので、転送電極５２ｂ，５２ｃの下のポテンシャル井戸の電荷は転送電極５２ｄの下のポテンシャル井戸へと移動する。従って、転送電極５２ｄの下のポテンシャル井戸に蓄積された電荷は垂直転送される。
【００５０】
図７Ｄは図７Ｂの各時間ｔでの転送動作を示すポテンシャルダイアグラムである。すなわち、図６Ｄは、時間ｔ７〜ｔ８における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。
【００５１】
時間ｔ７では、上述したように垂直転送クロックＰの信号レベルはハイレベルであり、水平転送クロックＳの信号レベルはローレベルである。従って、転送電極５２ｂの下のポテンシャル井戸に蓄積された電荷はオーバーフロードレイン注入領域８へと移動しない。
【００５２】
時間ｔ８では、直転送クロックＰの信号レベルはハイレベルからローレベルとなり、水平転送クロックＳの信号レベルはローレベルのままとする。従って、転送電極５２ｂの下のポテンシャル井戸に蓄積された電荷はオーバーフロードレイン注入領域８へと移動しないので、蓄積された電荷は減少されないで垂直転送される。
【００５３】
上述した構成により、電荷排出制御電極６１に入力される水平転送クロックＳの信号レベルをハイレベルとすることにより、垂直方向の画素数（段数分）だけ時間遅延積分して垂直転送された電荷から所定の電荷量を減算することが可能となる。
【００５４】
上述したＣＣＤイメージセンサによれば、電荷量減算手段５０により垂直転送された電荷から所定の電荷量を減算することができるので、ＣＣＤイメージセンサの入出力特性の「ニー特性」を制御することが可能となる。その動作について以下に説明する。
【００５５】
図８Ａは入射光強度が大きい場合と小さい場合とにおける、従来のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量Ｑの変化を示すグラフである。図８Ｂは図８Ａにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、垂直転送される電荷量は、ＴＤＩ段数に比例して増加し、画素群１００の全領域において各画素１の飽和電荷量は一定とする。
【００５６】
図８Ａにおいて、一般的なＴＤＩ方式ＣＣＤイメージセンサにおいて、画素群１００の全領域において均一光を入射してＴＤＩ動作を行った場合の画素番号に対する各画素１に蓄積される電荷量の変化が示され、各画素１において蓄積された電荷は、画素番号１００の画素１から画素番号１の画素へと図面下側に向かって時間遅延積分されて垂直転送される。ここで、入射光強度Ｐが大きい場合（グラフＩＩ）と入射光強度Ｐが小さい場合（グラフＩ）との画素番号に対する各画素１に蓄積される電荷量の変化が示されており、入射光強度Ｐが大きい場合（グラフＩＩ）には、画素番号ｎにおいて蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しオーバーフローすることが示されている。
【００５７】
図８Ｂにおいて、画素群１００の全領域において均一光を入射してＴＤＩ動作を行った場合の入射光強度Ｐに対する出力電荷量の変化が示される。ここで、出力電荷量は、図８Ａでの画素番号１において蓄積された電荷量Ｑに相当する。また、画素群１００の全領域において各画素１の飽和電荷量は一定とした場合には、図８Ｂに示すように、入出力特性に「ニー特性」は出現しない。
【００５８】
図９Ａは入射光強度が小さい場合と中程度の場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図９Ｂは入射光強度が大きい場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図９Ｃは図９Ａ及び図９Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、電荷量減算手段５０は、画素番号１００〜Ｓまで時間遅延積分されて垂直転送された電荷量から電荷量Ｚを減算する。次に、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１に所定の電荷量が蓄積される。
【００５９】
図９Ａに示すように、入射光強度が小さい場合（グラフＩ）及び中程度の場合（グラフＩＩ）には蓄積される電荷量Ｑは画素１の飽和電荷量Ｑ１に到達しない。ここで、入射光強度が小さい場合（グラフＩ）には、画素番号１００〜Ｓまで時間遅延積分されて垂直転送された電荷量Ｑ５から所定の電荷量Ｚを減算すると、画素番号（Ｓ−１）に蓄積される電荷量は０となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量Ｑ３が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００６０】
また、入射光強度が中程度の場合（グラフＩＩ）には、画素番号１００〜Ｓまで時間遅延積分されて垂直転送された電荷量Ｑ４から所定の電荷量Ｚを減算すると、画素番号（Ｓ−１）に蓄積される電荷量Ｑは電荷量（Ｑ４−Ｚ）となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量Ｑ２が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００６１】
図９Ｂに示すように、入射光強度がさらに大きい場合（グラフＩＩＩ）には、画素番号Ｓ１（Ｓ１＞Ｓ）において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ１〜（Ｓ−１）では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。次に、画素番号Ｓに蓄積された電荷量Ｑから所定の電荷量Ｚを減算すると、画素番号（Ｓ−１）に蓄積される電荷量Ｑは電荷量（Ｑ−Ｚ）となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号Ｓ２（（Ｓ−１）＞Ｓ２＞１）において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ２〜１では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。
【００６２】
図９Ｃに示すように、図１のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１において折れ曲がり点が存在し、入射光強度Ｐ２以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図９ＡのグラフＩに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図９ＡのグラフＩＩに対応する）、入射光強度Ｐ２〜Ｐ３を大きい入射光強度とする（図９ＢのグラフＩＩＩ）に対応する）。
【００６３】
以上の実施の形態に係るＣＣＤイメージセンサによれば、入射光強度が大きいときは、電荷の転送途中で画素の飽和電荷量を減算するので、高輝度を有する被写体に対して、高いＳ／Ｎ比を有した鮮明な画像を得ることが可能となる。
【００６４】
実施の形態２．
実施の形態１では、垂直転送された電荷量から電荷量Ｚを減算した。これに対して、本実施の形態では、垂直転送された電荷量から電荷量α（α＜Ｚ）を減算することを特徴とする。
【００６５】
図１０Ａは本発明の実施の形態２に係る、入射光強度が小さい場合と中程度の場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図１０Ｂは本発明の実施の形態２に係る、入射光強度が大きい場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図１０Ｃは図１０Ａ及び図１０Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、電荷量減算手段５０は、画素番号１００〜Ｓまで時間遅延積分されて垂直転送された電荷量から電荷量αを減算する。次に、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１に所定の電荷量が蓄積される。
【００６６】
図１０Ａに示すように、入射光強度が小さい場合（グラフＩ）及び中程度の場合（グラフＩＩ）には蓄積される電荷量Ｑは画素１の飽和電荷量Ｑ１に到達しない。ここで、入射光強度が小さい場合（グラフＩ）には、画素番号１００〜Ｓまで時間遅延積分されて垂直転送された電荷量Ｑ８から電荷量αを減算すると、画素番号（Ｓ−１）に蓄積される電荷量は０となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量Ｑ９が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００６７】
また、入射光強度が中程度の場合（グラフＩＩ）には、画素番号１００〜Ｓまで時間遅延積分されて垂直転送された電荷量Ｑ６から電荷量αを減算すると、画素番号（Ｓ−１）に蓄積される電荷量Ｑは電荷量（Ｑ６−α）となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量Ｑ７が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００６８】
図１０Ｂに示すように、入射光強度がさらに大きい場合（グラフＩＩＩ）には、画素番号Ｓ３（Ｓ３＞Ｓ）において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ３〜（Ｓ−１）では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。次に、画素番号Ｓに蓄積された電荷量Ｑ１から電荷量αを減算すると、画素番号（Ｓ−１）に蓄積される電荷量Ｑは電荷量（Ｑ−α）となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号Ｓ４（（Ｓ−１）＞Ｓ４＞１）において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ４〜１では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。
【００６９】
図１０Ｃに示すように、図１のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１において折れ曲がり点が存在し、入射光強度Ｐ２以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図１０ＡのグラフＩに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図１０ＡのグラフＩＩに対応する）、入射光強度Ｐ２〜Ｐ３を大きい入射光強度とする（図１０ＢのグラフＩＩＩ）に対応する）。
【００７０】
図１０Ｃの入射光強度Ｐに対する出力電荷量の変化を示すグラフは、図９Ｃの入射光強度Ｐに対する出力電荷量の変化を示すグラフと比較すると、左にシフトする。すなわち、入射光強度Ｐ１における折れ曲がり点は、図９Ｃの入射光強度Ｐ１における折れ曲がり点と比較すると左にシフトする。また、オーバーフローする入射光強度Ｐ２の折れ曲がり点は、図９Ｃのオーバーフローする入射光強度Ｐ２の折れ曲がり点と比較すると左にシフトする。
【００７１】
以上のように構成されたＣＣＤイメージセンサは、実施の形態１に係るＣＣＤイメージセンサと同様の動作及び効果を得ることができる。さらに、実施の形態１に係るＣＣＤイメージセンサと比較すると、さらに高輝度を有する被写体に対して、高いＳ／Ｎ比を有した鮮明な画像を得ることが可能となる。
【００７２】
実施の形態３．
図１１は本発明の実施の形態３に係るＴＤＩ方式のＣＣＤイメージセンサの上面図であり、図１２は図１１のＣＣＤイメージセンサの素子平面図である。図１１のＣＣＤイメージセンサは、図１のＣＣＤイメージセンサと比較すると、制御部２００の代わりに制御部２００Ａを備え、電荷量減算手段６２をさらに備えたことを特徴とする。ここで、制御部２００Ａは、図２の制御部２００と比較すると、電荷量減算手段６２に対してもクロック信号を供給することが相違する。また、電荷量減算手段６２の動作は、上述した電荷量減算手段５０の動作と同様である。
【００７３】
画素群１００と同一基板上に電荷量減算手段５０，６２が形成される。ここで、電荷量減算手段６２は、上側の撮像部１００−１と中央の撮像部１００−２との間でありかつ撮像部１００の半分より上側に配置される。また、電荷量減算手段５０は、中央の撮像部１００−２と下側の撮像部１００−３との間でありかつ撮像部１００の半分より下側に配置される。
【００７４】
制御部２００Ａは、電荷量減算手段５０及び６２の少なくとも１つを動作させることが可能である。例えば、両方を動作させた場合には、時間遅延積分された電荷は、１００番目の画素１からＸ番目の画素１までＣＣＤ回路２に向かって垂直方向（図面下方）へと転送され、電荷量減算手段６２により所定の電荷量だけ減算される。電荷量減算手段６２により減算された電荷は、さらに（Ｘ−１）番目の画素１からＳ番目の画素１までＣＣＤ回路２に向かって垂直方向（図面下方）へと転送され、電荷量減算手段５０により所定の電荷量だけ減算される。電荷量減算手段５０により減算された電荷は、さらに（Ｓ−１）番目の画素１から１番目の画素１までＣＣＤ回路２に向かって垂直方向（図面下方）へと転送され、水平ＣＣＤ回路２で水平方向（図面右方）へと転送されて、出力回路５から読み出される。
【００７５】
以下に、電荷量減算手段６２のみ動作させた場合について説明する。
【００７６】
図１３Ａは入射光強度が小さい場合と中程度の場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図１３Ｂは入射光強度が大きい場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図１３Ｃは図１３Ａ及び図１３Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、電荷量減算手段６２は、画素番号１００〜Ｘまで時間遅延積分されて垂直転送された電荷量から電荷量Ｚを減算する。次に、画素番号（Ｘ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１に所定の電荷量が蓄積される。
【００７７】
図１３Ａに示すように、入射光強度が小さい場合（グラフＩ）及び中程度の場合（グラフＩＩ）には蓄積される電荷量Ｑは画素１の飽和電荷量Ｑ１に到達しない。ここで、入射光強度が小さい場合（グラフＩ）には、画素番号１００〜Ｘまで時間遅延積分されて垂直転送された電荷量Ｑ１１から電荷量Ｚを減算すると、画素番号（Ｘ−１）に蓄積される電荷量は０となる。その後、画素番号（Ｘ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量Ｑ１１が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００７８】
また、入射光強度が中程度の場合（グラフＩＩ）には、画素番号１００〜Ｘまで時間遅延積分されて垂直転送された電荷量Ｑ１０から電荷量Ｚを減算すると、画素番号（Ｘ−１）に蓄積される電荷量Ｑは電荷量（Ｑ１０−Ｚ）となる。その後、画素番号（Ｘ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量Ｑ１０が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００７９】
図１３Ｂに示すように、入射光強度がさらに大きい場合（グラフＩＩＩ）には、画素番号Ｓ５（Ｓ５＞（Ｘ−１））において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ５〜（Ｘ−１）では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。次に、画素番号Ｘに蓄積された電荷量Ｑ１から電荷量Ｚを減算すると、画素番号（Ｘ−１）に蓄積される電荷量Ｑは電荷量（Ｑ１−Ｚ）となる。その後、画素番号（Ｘ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号Ｓ６（（Ｘ−１）＞Ｓ６＞１）において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ６〜１では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。
【００８０】
図１３Ｃに示すように、図１１のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１において折れ曲がり点が存在し、入射光強度Ｐ２以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図１３ＡのグラフＩに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図１３ＡのグラフＩＩに対応する）、入射光強度Ｐ２〜Ｐ３を大きい入射光強度とする（図１３ＢのグラフＩＩＩ）に対応する）。
【００８１】
以上のように構成されたＣＣＤイメージセンサは、実施の形態１に係るＣＣＤイメージセンサと同様の動作及び効果を得ることができる。さらに、実施の形態１に係るＣＣＤイメージセンサと比較すると、さらに高輝度を有する被写体に対して、高いＳ／Ｎ比を有した鮮明な画像を得ることが可能となる。
【００８２】
実施の形態４．
実施の形態３では、電荷量減算手段６２のみ動作させた場合について説明した。これに対して、本実施の形態では、電荷量減算手段５０，６２の両方を動作させた場合について説明する。
【００８３】
図１４Ａは本発明の実施の形態４に係る、入射光強度が小さい場合と中程度の場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図１４Ｂは本発明の実施の形態４に係る、入射光強度が大きい場合における、図１１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される電荷量の変化を示すグラフである。図１４Ｃは図１４Ａ及び図１４Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【００８４】
図１４Ａに示すように、入射光強度が小さい場合（グラフＩ）及び中程度の場合（グラフＩＩ）には蓄積される電荷量Ｑは画素１の飽和電荷量Ｑ１に到達しない。ここで、入射光強度が小さい場合（グラフＩ）には、画素番号１００〜Ｘまで時間遅延積分されて垂直転送された電荷量Ｑ１３から電荷量Ｚを減算すると、画素番号（Ｘ−１）に蓄積される電荷量は０となる。その後、画素番号（Ｘ−１）から画素番号Ｓまで時間遅延積分されて垂直転送され、画素番号Ｓには電荷量（Ｑ１１−Ｚ）が蓄積される。ここで、電荷量Ｚを減算すると、画素番号（Ｓ−１）に蓄積される電荷量は０となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量（Ｑ１１−Ｚ）が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００８５】
また、入射光強度が中程度の場合（グラフＩＩ）には、画素番号１００〜Ｘまで時間遅延積分されて垂直転送された電荷量Ｑ１０から電荷量Ｚを減算すると、画素番号（Ｘ−１）に蓄積される電荷量は電荷量（Ｑ１０−Ｚ）となる。その後、画素番号（Ｘ−１）から画素番号Ｓまで時間遅延積分されて垂直転送され、画素番号Ｓには電荷量Ｑ１１が蓄積される。ここで、電荷量Ｚを減算すると、画素番号（Ｓ−１）に蓄積される電荷量は電荷量（Ｑ１１−Ｚ）となる。その後、画素番号（Ｓ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号１には電荷量Ｑ１２が蓄積される。従って、画素番号１００〜１において蓄積される電荷量Ｑは飽和電荷量Ｑ１に到達しないので、オーバーフローは生じない。
【００８６】
図１４Ｂに示すように、入射光強度がさらに大きい場合（グラフＩＩＩ）には、画素番号Ｓ７（Ｓ７＞（Ｘ−１））において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ７〜（Ｘ−１）では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。次に、画素番号Ｘに蓄積された電荷量Ｑ１から電荷量Ｚを減算すると、画素番号（Ｘ−１）に蓄積される電荷量Ｑは電荷量（Ｑ１−Ｚ）となる。その後、画素番号（Ｘ−１）から画素番号１まで時間遅延積分されて垂直転送され、画素番号Ｓ８（（Ｘ−１）＞Ｓ８＞１）において飽和電荷量Ｑ１に到達してオーバーフローを生じる。その後、画素番号Ｓ６〜１では電荷量Ｑは飽和電荷量Ｑ１の値で一定となる。
【００８７】
図１４Ｃに示すように、図１１のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１において折れ曲がり点が存在し、入射光強度Ｐ２以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図１４ＡのグラフＩに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図１４ＡのグラフＩＩに対応する）、入射光強度Ｐ２〜Ｐ３を大きい入射光強度とする（図１４ＢのグラフＩＩＩ）に対応する）。
【００８８】
以上のように構成されたＣＣＤイメージセンサは、実施の形態１に係るＣＣＤイメージセンサと同様の動作及び効果を得ることができる。さらに、実施の形態１に係るＣＣＤイメージセンサと比較すると、さらに高輝度を有する被写体に対して、高いＳ／Ｎ比を有した鮮明な画像を得ることが可能となる。
【００８９】
また、上述した実施の形態では、４相駆動の場合について説明したが、本発明はこれに限定されない。例えば、それ以外の相数の場合でも本発明を適用することが可能である。
【００９０】
また、上述した実施の形態では、ＣＣＤイメージセンサの垂直方向すべてに対してオーバーフローゲート注入領域９を配置したが、電荷量減算手段５０，６２の領域のみにオーバーフローゲート注入領域９を設け、その他の領域ではオーバーフローゲート注入領域９の代わりに画素分離注入領域９を配置してもよい。この場合においても、本発明と同様の動作及び効果を得ることができる。
【産業上の利用可能性】
【００９１】
以上詳述したように、本発明に係るＣＣＤイメージセンサによれば、１つのクロックパルスにより複数のＣＣＤイメージセンサの段数を設定することができるので、端子数を増加させることなしに、１つのチップ上に複数のＣＣＤイメージセンサを形成することが可能となる。
【符号の説明】
【００９２】
１，５１  画素、２  水平ＣＣＤ回路、３  電荷蓄積部、４  電荷排出ドレイン部、５  出力回路、６，６ａ〜６ｄ，５２，５２ａ〜５２ｄ  転送電極、７  画素分離注入領域、８  オーバーフロードレイン注入領域、９  オーバーフローゲート注入領域、３０  Ｐ型シリコン（Ｓｉ）基板、３１  埋め込み型転送チャネル、３２  絶縁膜、３３  遮光用アルミニウム膜、５０，６２  電荷量減算手段、６１  電荷排出制御電極、２００，２００Ａ  制御部。
【図１】
2016219873.tif 000003
【図２】
2016219873.tif 000004
【図３Ａ】
2016219873.tif 000005
【図３Ｂ】
2016219873.tif 000006
【図３Ｃ】
2016219873.tif 000007
【図３Ｄ】
2016219873.tif 000008
【図４Ａ】
2016219873.tif 000009
【図４Ｂ】
2016219873.tif 000010
【図５Ａ】
2016219873.tif 000011
【図５Ｂ】
2016219873.tif 000012
【図５Ｃ】
2016219873.tif 000013
【図５Ｄ】
2016219873.tif 000014
【図６Ａ】
2016219873.tif 000015
【図６Ｂ】
2016219873.tif 000016
【図６Ｃ】
2016219873.tif 000017
【図６Ｄ】
2016219873.tif 000018
【図７Ａ】
2016219873.tif 000019
【図７Ｂ】
2016219873.tif 000020
【図７Ｃ】
2016219873.tif 000021
【図７Ｄ】
2016219873.tif 000022
【図８Ａ】
2016219873.tif 000023
【図８Ｂ】
2016219873.tif 000024
【図９Ａ】
2016219873.tif 000025
【図９Ｂ】
2016219873.tif 000026
【図９Ｃ】
2016219873.tif 000027
【図１０Ａ】
2016219873.tif 000028
【図１０Ｂ】
2016219873.tif 000029
【図１０Ｃ】
2016219873.tif 000030
【図１１】
2016219873.tif 000031
【図１２】
2016219873.tif 000032
【図１３Ａ】
2016219873.tif 000033
【図１３Ｂ】
2016219873.tif 000034
【図１３Ｃ】
2016219873.tif 000035
【図１４Ａ】
2016219873.tif 000036
【図１４Ｂ】
2016219873.tif 000037
【図１４Ｃ】
2016219873.tif 000038