(57)【特許請求の範囲】
【請求項１】
受信用弾性表面波フィルタと、
送信用弾性表面波フィルタと、
送信用弾性表面波フィルタの出力側とアンテナ端子との接続点と受信用弾性表面波フィルタの入力側との間に接続されたマイクロストリップ線路と、該マイクロストリップ線路に対向して形成された内部グランド層とからなる少なくとも一つの整合素子と、
送信用弾性表面波フィルタの入力側に接続された、インダクタンス要素及びキャパシタンス要素の少なくとも一方を備えるフィルタとを
有する分波器であって、
前記フィルタのグランドが、前記受信用弾性表面波フィルタ、前記送信用弾性表面波フィルタおよび前記整合素子のグランドとは別体に分離して設けられていることを特徴とする分波器。
【請求項２】
前記フィルタは、直列に接続されたインダクタンス要素を挟むようにグランドと接続されたキャパシタンス要素からなるπ型回路であり、該直列に接続されたインダクタンス要素に対して並列に、他のキャパシタンス要素が接続されているローパスフィルタであることを特徴とする、請求項１に記載の分波器。
【請求項３】
前記フィルタは、互いに直列に接続された２つのインダクタンス要素の間に対して、互いに直列に接続されたキャパシタンス要素と他のインダクタンス要素とが、並列に接続されているローパスフィルタであることを特徴とする、請求項１に記載の分波器。
【請求項４】
前記受信用弾性表面波フィルタ及び送信用弾性表面波フィルタがセラミック基板上に載置されていることを特徴とする請求項１ないし３の何れか１項に記載の分波器。
【請求項５】
前記セラミック基板が多層構造であることを特徴とする請求項４に記載の分波器。
【請求項６】
前記多層構造であるセラミック基板の内部に前記フィルタが形成されていることを特徴とする請求項４または５に記載の分波器。
【請求項７】
前記受信用弾性表面波フィルタのグランドと、送信用弾性表面波フィルタのグランドとが互いに分離されていることを特徴とする請求項１ないし６の何れか１項に記載の分波器。
【請求項８】
請求項１ないし７の何れか１項に記載の分波器を搭載したことを特徴とする通信機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、弾性表面波フィルタをパッケージである多層構造セラミック基板に収納した分波器、及びそれを有する通信装置に関するものである。
【０００２】
【従来の技術】
分波器は、携帯電話等においてアンテナと送信パワーアンプとの間に接続される電子部品である。分波器としては、通過帯域が高くなるほど小型化を図れるので、弾性表面波フィルタを用いたものが知られている。分波器では、パワーアンプで発生した不要信号である２倍・３倍の高調波信号を除去する能力、すなわち送信側スプリアス特性が必要とされ、この要求は次第に厳しくなってきている。
【０００３】
このような状況の中、分波器に用いる送信用弾性表面波フィルタにＬＣ素子からなるフィルタを接続することで、スプリアス特性を改善できるといった発明が報告されている。その例として、特開平６−９０１２８号公報（特許文献１．）に記載のデュプレクサや、特開平９−９８０４６号公報（特許文献２．）に記載の分波器が挙げられる。
【０００４】
一方、トランジスタ技術１９８７年６月号（ＣＱ出版社、非特許文献１．）に述べられているように、高周波アナログ回路を実現する場合は、ベタアースと呼ばれる面積が大きく電位の安定したグランド層を回路中に設け、すべての回路素子のグランドをベタアースに接続するという方法が一般的に用いられている。
【０００５】
分波器の場合も例外ではなく、弾性表面波フィルタ、整合素子、ＬＣ素子からなるフィルタの各グランドを多層構造セラミック基板内部に設けられたグランド層へ接続することが一般的に行われている。
【０００６】
【特許文献１．】
特開平６−９０１２８号公報（公開日  平成６年３月２９日）
【０００７】
【特許文献２．】
特開平９−９８０４６号公報（公開日  平成９年４月８日）
【０００８】
【非特許文献１．】
トランジスタ技術１９８７年６月号（公開  昭和６２年）
【０００９】
【発明が解決しようとする課題】
従来、送信側スプリアス特性を改善する場合、弾性表面波フィルタ、整合素子、及びＬＣ素子からなるフィルタの特性を調整する事で最適な設計条件を求めていた。
【００１０】
しかし、更なる改善が必要となった場合は送信用弾性表面波フィルタまたは受信用弾性表面波フィルタの通過帯域内特性を犠牲にする等の方策を取らざるを得ないというのが実状であり、送信側スプリアス特性の改善には限界があったという問題を生じている。
【００１１】
スプリアス特性を改善するためには、次に２つの方法が考えられた。第一の方法は、送信用弾性表面波フィルタの容量比（直列ＩＤＴ容量と並列ＩＤＴ容量の比）を大きくしてスプリアス特性を改善する方法であるが、この方法では、当然ながら送信用弾性表面波フィルタの通過帯域特性も影響を受けることになる。通過帯域でのマッチングを取るために容量比はある範囲内にて設計する必要があり、容量比を大きくすると通過帯域が容量性に落ち込みＶＳＷＲ・ロスが悪化する。第二の方法は、ローパスフィルタの並列容量を大きくして２ｆ、３ｆでの減衰量を稼ぐ方法であるが、この方法では、送信用弾性表面波フィルタの通過帯域におけるローパスフィルタの利得を悪化させてしまい、結果的に送信用弾性表面波フィルタのロスが劣化する。
【００１２】
本発明は、送信側スプリアス特性を改善できる分波器、及びそれを用いた通信装置を提供することである。
【００１３】
【課題を解決するための手段】
本発明の分波器は、以上の課題を解決するために、受信用弾性表面波フィルタと、送信用弾性表面波フィルタと、受信用弾性表面波フィルタに接続された少なくとも一つの整合素子と、送信用弾性表面波フィルタに接続された、インダクタンス要素及びキャパシタンス要素の少なくとも一方を備えるフィルタとを有する分波器であって、前記フィルタのグランドが前記受信用弾性表面波フィルタ、前記送信用弾性表面波フィルタおよび前記整合素子のグランドとは別体に分離して設けられていることを特徴としている。
【００１４】
上記構成によれば、受信用弾性表面波フィルタと、送信用弾性表面波フィルタと、受信用弾性表面波フィルタに接続された少なくとも一つの整合素子とを有することで、分波機能を発揮できる。
【００１５】
また、上記構成では、送信用弾性表面波フィルタに接続された上記フィルタを有することによって、送信側スプリアス特性を改善でき、さらに、上記フィルタのグランドを前記受信用弾性表面波フィルタ、前記送信用弾性表面波フィルタおよび前記整合素子のグランドと完全に分離し、上記フィルタのグランド専用の外部端子を設けることにより、送信側スプリアス特性をより一層改善できる。
【００１６】
この結果、上記構成では、受信側および送信側の帯域特性に影響を与えず、送信側のスプリアス特性を改善した分波器を提供できる。
【００１７】
上記分波器においては、前記フィルタは、直列に接続されたインダクタンス要素を挟むようにグランドと接続されたキャパシタンス要素からなるπ型回路であり、該直列に接続されたインダクタンス要素に対して並列に、他のキャパシタンス要素が接続されているローパスフィルタであることが好ましい。
【００１８】
上記分波器では、前記フィルタは、互いに直列に接続された２つのインダクタンス要素の間に対して、互いに直列に接続されたキャパシタンス要素と他のインダクタンス要素とが並列に接続されているローパスフィルタであってもよい。
【００１９】
上記構成では、前記フィルタを、直列に接続されたインダクタンス要素を挟むようにグランドと接続されたキャパシタンス要素からなるπ型回路であり、該直列に接続されたインダクタンス要素に対して並列に、他のキャパシタンス要素が接続されているローパスフィルタ、または、互いに直列に接続された２つのインダクタンス要素の間に対して、互いに直列に接続されたキャパシタンス要素と他のインダクタンス要素とが並列に接続されているローパスフィルタとすることで、ローパスフィルタ特性にリップを形成でき、そのリップを送信用弾性表面波フィルタの通過帯域に略一致させることにより、上記フィルタが送信用弾性表面波フィルタの通過帯域の特性を損なうことを抑制できる。
【００２０】
上記分波器においては、前記受信用弾性表面波フィルタ及び送信用弾性表面波フィルタがセラミック基板上に載置されていることが望ましい。上記構成では、セラミック基板上に受信用弾性表面波フィルタ及び送信用弾性表面波フィルタを載置しているので、堅牢性に優れ、取り扱いが容易となる。
【００２１】
上記分波器では、前記セラミック基板が多層構造であることが好ましい。上記構成によれば、セラミック基板を多層構造としたことで、整合素子や上記フィルタを多層構造内に形成できて、小型化を図ることが可能となる。
【００２２】
上記分波器においては、前記多層構造であるセラミック基板の内部に前記フィルタが形成されていることが望ましい。上記構成によれば、セラミック基板の内部に上記フィルタを形成したので、上記フィルタを外付けした場合と比べて、製造が容易となり、かつ、送信用弾性表面波フィルタとフィルタとを互いに近接させることができて、送信側のスプリアス特性の改善に寄与できる。
【００２３】
上記分波器では、前記受信用弾性表面波フィルタのグランドと、送信用弾性表面波フィルタのグランドとが互いに分離されていることことが好ましい。
【００２４】
本発明の通信機器は、上記の何れかに記載の分波器を搭載したことを特徴としている。上記構成によれば、送信側のスプリアス特性が改善された分波器を有するので、通信特性を改善できる。
【００２５】
【発明の実施の形態】
本発明の分波器における実施の各形態について図１ないし図２０に基づいて説明すれば、以下の通りである。
【００２６】
本発明の分波器における実施の第一形態では、図１及び図２に示すように、多層構造セラミック基板１の表面上に、受信用弾性表面波フィルタ（以下、ＲｘＳＡＷフィルタという）２、及び送信用弾性表面波フィルタ（以下、ＴｘＳＡＷフィルタという）３がフェースダウンボンディング等の方法で固定され、半田または金バンプ５等で電気的に多層構造セラミック基板１に対し接続されている。
【００２７】
上記分波器においては、ＲｘＳＡＷフィルタ２、及びＴｘＳＡＷフィルタ３を、全面的に覆って気密封止する、樹脂または金属などからなる封止部材４が設けられ、また、各ＳＡＷフィルタ２、３により、分波機能を有する分波部が形成されている。
【００２８】
ＳＡＷフィルタ２、３は、図示しないが、圧電体基板上に、一つまたは複数のくし型電極部（インターデジタルトランスデューサ、以下、ＩＤＴと略記する）と、ＩＤＴを左右（弾性表面波（以下、ＳＡＷと略記する）の伝搬方向）から挟む２つの反射器とを、例えばＳＡＷの伝搬方向に沿って有するものである。
【００２９】
上記ＩＤＴは、アルミニウム等の金属薄膜により形成されており、入力した電気信号（交流）をＳＡＷ（弾性エネルギー）に変換して圧電体基板上に伝搬させ、伝搬したＳＡＷを電気信号に変換して出力するＳＡＷ変換部として機能するものである。上記反射器は、伝搬してきたＳＡＷを来た方向に反射する機能を有するものである。
【００３０】
このようなＩＤＴでは、各すだれ状電極指の長さや幅、隣り合う各すだれ状電極指の間隔、互いのすだれ状電極指間での入り組んだ状態の対面長さを示す交叉幅を、それぞれ設定することにより信号変換特性や、通過帯域の設定が可能となっている。また、反射器においては、各反射器電極指の幅や間隔を調整することにより反射特性の設定が可能となっている。
【００３１】
上記多層構造セラミック基板１では、ＲｘＳＡＷフィルタ２、及びＴｘＳＡＷフィルタ３の載置面に対して反対面の周辺部に沿って、アンテナ端子１１、受信用のＲｘ端子１２及び送信用のＴｘ端子１３がそれぞれ設けられている。
【００３２】
さらに、上記多層構造セラミック基板１には、Ｒｘ用外部グランド端子７−１に接続された内部グランド層６−１と、Ｔｘ用外部グランド端子７−２に接続された内部グランド層６−２とがそれぞれ別体にて内蔵されている。Ｒｘ用外部グランド端子７−１と、Ｔｘ用外部グランド端子７−２とは、多層構造セラミック基板１が実装されるプリント板等の上、つまり多層構造セラミック基板１と異なる位置で、ＡＮＴ用の外部グランド端子７−３と接続されている。
【００３３】
また、分波器には、アンテナ端子１１と、ＲｘＳＡＷフィルタ２との間に、インピーダンス整合のための整合素子８が、多層構造セラミック基板１に内蔵されて設けられている。上記整合素子８は、後述するように、例えばインダクタンス要素であるマイクロストリップ線路にて構成されている。
【００３４】
さらに、分波器においては、ＴｘＳＡＷフィルタ３と、Ｔｘ端子１３との間に、ＴｘＳＡＷフィルタ３の通過帯域を超える周波数の信号を低減するための、ＬＣ素子からなるローパスフィルタ９が、多層構造セラミック基板１に内蔵されて設けられている。
【００３５】
上記ローパスフィルタ９は、ローパスフィルタ特性にリップを形成し、そのリップがＴｘＳＡＷフィルタ３の通過帯域に一致するように設定されていることが望ましい。これにより、上記ローパスフィルタ９を設けても、ＴｘＳＡＷフィルタ３の通過帯域の特性劣化を回避できる。
【００３６】
上記ローパスフィルタ９としては、図８（ａ）に示すように、直列に接続されたインダクタンス要素Ｌ1、Ｌ2を挟むようにグランドと接続された各キャパシタンス要素９ｂ、９ｃからなるπ型回路であり、該直列に接続されたインダクタンス要素Ｌ1、Ｌ2に対して並列に、他のキャパシタンス要素９ａが接続されているローパスフィルタが挙げられる。上記π型回路は、上記のような３次に限定されず、５次、７次であってもよい。
【００３７】
前記ローパスフィルタ９は、上記に限定されるものではなく、例えば図８（ｂ）に示すように、互いに直列に接続された２つの各インダクタンス要素９ｄ、９ｅの間に対して、互いに直列に接続されたキャパシタンス要素９ｆと他のインダクタンス要素９ｇとが、並列に接続されているＴ型回路のローパスフィルタであってもよい。
【００３８】
そして、本発明の分波器では、ローパスフィルタ９のグランドを、ＲｘＳＡＷフィルタ２、ＴｘＳＡＷフィルタ３及び整合素子８などの他の回路素子における各内部グランド層６−１、６−２と多層構造セラミック基板１内部で分離し、ローパスフィルタ９のグランドは多層構造セラミック基板１底部に、各外部グランド端子７−１、７−２と別体に設けられたローパスフィルタ専用の外部グランド端子１０に接続されている。
【００３９】
なお、図１では便宜上、送信用と受信用の弾性表面波フィルタを個別に用いた例を示したが、受信用と送信用との各弾性表面波フィルタが１チップ化された場合にも適用できる。
【００４０】
図２に本発明の分波器のグランド電極接続方法を、また図３に従来一般的に行なわれてきたグランド電極の接続方法を示す。従来例の図３に示す分波器では、各弾性表面波フィルタ２２、２３、整合素子２８、ローパスフィルタ２９の各グランドを多層構造セラミック基板２１内部に設けられたグランド層２６へ接続し、さらに、このグランド層２６を多層構造セラミック基板２１底部に設けられた外部グランド端子２７へ接続していた。
【００４１】
本発明では、図２に示すように、ローパスフィルタ９のグランドと他の回路素子のグランドとをパッケージである多層構造セラミック基板１内部で分離することにより、上記両グランド間における電気的な相互干渉を減少させることができ、送信側スプリアス特性を従来と比べて改善できる。
【００４２】
図４は、本発明の分波器と従来例の分波器とにおける、分波器帯域内の挿入損失（送信帯８２４ＭＨｚ〜８４９ＭＨｚ、受信帯８６９ＭＨｚ〜８９４ＭＨｚ）を比較した結果を示している。図中、本発明を実線にて、従来例を破線にて示した。本発明の構成とすることで、送信帯（ＴｘＳＡＷフィルタ３）、受信帯（ＲｘＳＡＷフィルタ２）共に帯域内での特性変化（挿入損失の劣化と相手側減衰量の劣化）がないことが分かる。
【００４３】
また、図５は本発明の分波器と従来例の分波器とにおける、送信帯域のスプリアス特性を示している。図中、本発明を実線にて、従来例を破線にて示した。問題となるのは、２倍波（１６４８ＭＨｚ〜１６９８ＭＨｚ）、３倍波（２４７２ＭＨｚ〜２５４７ＭＨｚ）であり、本発明の構成とすることで、２倍波では、３３ｄＢから４０ｄＢへ、３倍波では、１５ｄＢから１８ｄＢへ改善されていることが分かる。上記の各結果により、本発明は、分波器の送信帯域・受信帯域に影響を与えずにスプリアス特性を改善できることが分かる。
【００４４】
また、本発明の実施の第二形態における分波器は、図６及び図７に示すように、多層構造セラミック基板１５は各ＳＡＷフィルタ２、３を格納するキャビティ１５ａを有するものである。各ＳＡＷフィルタ２、３はそのキャビティ１５ａ内にフェースダウンボンディング等の方法で固定され、半田または金バンプ５などで電気的に多層構造セラミック基板１５に接続され、蓋材１４により上記キャビティ１５ａ内に気密封止されている。その他の構成については、実施の第一形態と同様であり、同一の部材番号を付与して、それらの説明を省いた。
【００４５】
さらに、実施の第二形態の多層構造セラミック基板１５が各ＳＡＷフィルタ２、３を格納するキャビティ１５ａを有する構造は、各ＳＡＷフィルタ２、３を接着剤等の部材で多層構造セラミック基板１５に固定し、ワイヤーボンディングで電気的接続を行う場合にも適用できる。
【００４６】
次に、上記多層構造セラミック基板１、１５について説明する。ただし、多層構造セラミック基板１、１５は互いに同一の多層構造を有しているので、一方の多層構造セラミック基板１についてのみ説明する。
【００４７】
多層構造セラミック基板１は、例えば図８（ａ）に示すように、ローパスフィルタ９として、直列のコイルＬ1、Ｌ2（インダクタンス要素）と、それに対し並列なコンデンサ（キャパシタンス要素）９ａと、一方をアースに設置されている各コンデンサ（キャパシタンス要素）９ｂ、９ｃとを有している。上記コンデンサ９ｂの他方は、コイルＬ1、Ｌ2のＴｘＳＡＷフィルタ３側の端子に接続されている。上記コンデンサ９ｃの他方は、コイルＬ1、Ｌ2のＴｘ端子１３側の端子に接続されている。
【００４８】
前記多層構造セラミック基板１は、その厚さ方向に沿って例えば１２層の各誘電体層１ａ〜１ｍを有し、それらの上下（厚さ方向）の間にそれぞれ配置された、銅またはタングステンからなる各導体層パターンを備えている。
【００４９】
各誘電体層１ａ〜１ｍは、Ａｌ2Ｏ3のような酸化物系のセラミックなどの絶縁体からなる、略長方形板状のグリーンシートの表面に、導体層パターンを印刷などにより形成し、各グリーンシートをそれらの厚さ方向に互に積層し焼成して形成されている。
【００５０】
各誘電体層１ａ〜１ｍ間の電気的な接続は、各誘電体層１ａ〜１ｍに厚さ方向に穿設されたビアホールや、各誘電体層１ａ〜１ｍの側面部を介して行われる。ここで、多層構造セラミック基板１は整合素子８やローパスフィルタ９の形状や、種類によりその層数を増減させてもよい。
【００５１】
図９ないし図２０に、多層構造セラミック基板１の、それぞれ相異なる導体層パターンを有する１２枚の各誘電体層１ａ〜１ｍの平面図をそれぞれ示す。
【００５２】
図９に示すように、第１の誘電体層１ａには、その周辺部に沿って、アンテナ（ＡＮＴ）端子１１、Ｒｘ端子１２及びＴｘ端子１３、並びにそれらの間には、外部グランド（Ｇｎｄ）端子７−１、７−２、１０がそれぞれ形成されている。
【００５３】
アンテナ（ＡＮＴ）端子１１は、第１の誘電体層１ａにおける長辺部の中央部に設けられている。Ｒｘ端子１２は、第１の誘電体層１ａにおける短辺部の中央部に設けられている。Ｔｘ端子１３は、第１の誘電体層１ａにおける、Ｒｘ端子１２のある短辺部に対向する短辺部の中央部に設けられている。ローパスフィルタ９用の外部グランド端子１０は、Ｔｘ端子１３に近接した位置に設けられている。
【００５４】
図１０に示すように、第２の誘電体層１ｂは、その表面積の半分程度の面積にて、ローパスフィルタ９用の、各コンデンサ９ｂ、９ｃを形成するための内部グランド層（ｂ）をＴｘ端子側にて有している。内部グランド層（ｂ）は、各接点Ｉを介して各外部グランド端子１０に接続されている。また、第２の誘電体層１ｂには、内部グランド層（ｂ）と異なる位置に、ＲｘＳＡＷフィルタ２や、整合素子８のための第１の内部グランド層６−１が、第２の誘電体層１ｂにおける表面積の半分程度の面積にて形成されている。
【００５５】
図１１に示すように、第３の誘電体層１ｃにおいては、内部グランド層（ｂ）に対向する位置に、コンデンサ９ｂ用の内部導電層（ａ）と、コンデンサ９ｃ用の内部導電層（ｄ）とがそれぞれ形成されている。内部導電層（ｄ）は、Ｔｘ端子１３に接続されている。内部導電層（ａ）は、ビアホール１ｎを介してＴｘＳＡＷフィルタ３に接続されている。
【００５６】
図１２に示すように、第４の誘電体層１ｄでは、内部導電層（ｄ）に対向する位置に他の内部グランド層（ｂ）と、内部導電層（ａ）に対向する位置に内部導電層（ｃ）とがそれぞれ形成されている。
【００５７】
図１３に示すように、第５の誘電体層１ｅのＲｘ端子側には、整合素子８の一部であるマイクロストリップ線路８ａが、線路長を確保するために折れ曲がって形成されている。よって、マイクロストリップ線路８ａは、ローパスフィルタ９が形成された位置の対向位置とは相違する位置に形成されている。マイクロストリップ線路８ａの一端は、ＡＮＴ端子に接続されている。マイクロストリップ線路８ａの他端は、ビアホール１ｐを介して後述する他層のマイクロストリップ線路８ｂに接続されている。
【００５８】
図１４に示すように、第６の誘電体層１ｆでは、第２の誘電体層１ｂにおける第１の内部グランド層６−１に対向する位置に第２の内部グランド層６−１が設けられている。よって、前述のマイクロストリップ線路８ａは、第１の内部グランド層６−１と、第２の内部グランド層６−１とにより多層構造セラミック基板１の厚さ方向にて挟まれている。
【００５９】
図１５に示すように、第７の誘電体層１ｇにおいては、Ｔｘ端子側に前述のコイルＬ2が、第２の誘電体層１ｂの内部グランド層（ｂ）が形成された面の対向面内にて作製されている。コイルＬ2の一端は、Ｔｘ端子に接続され、その他端は、ビアホール１ｑを介して、他層のコイルＬ1に接続されている。
【００６０】
図１６に示すように、第８の誘電体層１ｈでは、上記コイルＬ1がコイルＬ2の形成位置に沿って巻くように設けられている。上記コイルＬ1の一端は、ビアホール１ｑを介して、コイルＬ2に接続され、他端は、ビアホール１ｎを介して、ＴｘＳＡＷフィルタ３の入力側に接続されている。
【００６１】
図１７に示すように、第９の誘電体層１ｉには、整合素子８の他のマイクロストリップ線路８ｂが、マイクロストリップ線路８ａに対向する位置に形成されている。マイクロストリップ線路８ｂの一端は、ビアホール１ｐを介して、マイクロストリップ線路８ａに接続され、他端は、ビアホール１ｔを介して、ＲｘＳＡＷフィルタ２の入力側に接続されている。
【００６２】
図１８に示すように、第１０の誘電体層１ｊでは、Ｒｘ端子側に、第３の内部グランド層６−１が、第６の誘電体層１ｆにおける第２の内部グランド層６−１との間で前述のマイクロストリップ線路８ｂを多層構造セラミック基板１の厚さ方向にて挟むように形成されている。
【００６３】
図１９に示すように、第１１の誘電体層１ｋにおいては、ＲｘＳＡＷフィルタ２の出力用配線１ｕが、一端をＲｘＳＡＷフィルタ２の出力端子に、他端をビアホール１ｓに接続されて設けられている。ＲｘＳＡＷフィルタ２の入力用配線１ｖが、一端をＲｘＳＡＷフィルタ２の入力端子に、他端をビアホール１ｔに接続されて設けられている。
【００６４】
また、ＴｘＳＡＷフィルタ３の出力用配線１ｗが、一端をＴｘＳＡＷフィルタ３の出力端子に、他端をビアホール１ｒに接続されて設けられている。ＴｘＳＡＷフィルタ３の入力用配線１ｘが、一端をＴｘＳＡＷフィルタ３の入力端子に、他端をビアホール１ｎに接続されて設けられている。
【００６５】
図２０に示すように、第１２の誘電体層１ｍには、ＲｘＳＡＷフィルタ２とＴｘＳＡＷフィルタ３との電磁的な相互干渉を防止するためのシールドリング１ｙが多層構造セラミック基板１の周辺部に沿って形成されている。シールドリング１ｙは、ビアホール１ｚで第１１の誘電体層１ｋに形成された第３の内部グランド層６−１に接続されている。
【００６６】
このように整合素子８とローパスフィルタ９とを、互に厚さ方向にて対面する位置から外して設けることによって、ローパスフィルタ９のグランドと他素子のグランドとをパッケージである多層構造セラミック基板１内部で分離することによる効果をより向上できる。
【００６７】
また、整合素子８とローパスフィルタ９とを、それぞれ互に異なる層に設けることによっても、ローパスフィルタ９のグランドと他素子のグランドとをパッケージである多層構造セラミック基板１内部で分離することによる効果をより改善できる。なお、上記では、ローパスフィルタ９を、インダクタンス要素とキャパシタンス要素との双方を用いて構成した例を挙げたが、上記各要素の何れか一方を用いて構成することもできる。
【００６８】
続いて、図２１を参照しながら、本発明の分波器を搭載した通信装置１００について説明する。上記通信装置１００は、受信を行うレシーバ側（Ｒｘ側）として、アンテナ１０１、アンテナ共用部／ＲＦＴｏｐフィルタ１０２、アンプ１０３、Ｒｘ段間フィルタ１０４、ミキサ１０５、１ｓｔＩＦフィルタ１０６、ミキサ１０７、２ｎｄＩＦフィルタ１０８、１ｓｔ＋２ｎｄローカルシンセサイザ１１１、ＴＣＸＯ（temperature compensated crystal oscillator（温度補償型水晶発振器））１１２、デバイダ１１３、ローカルフィルタ１１４を備えて構成されている。Ｒｘ段間フィルタ１０４からミキサ１０５へは、図２１に二本線で示したように、バランス性を確保するために各平衡信号にて送信することが好ましい。
【００６９】
また、上記通信装置１００は、送信を行うトランシーバ側（Ｔｘ側）として、上記アンテナ１０１および上記アンテナ共用部／ＲＦＴｏｐフィルタ１０２を共用すると共に、ＴｘＩＦフィルタ１２１、ミキサ１２２、Ｔｘ段間フィルタ１２３、アンプ１２４、カプラ１２５、アイソレータ１２６、ＡＰＣ（automatic power control （自動出力制御））１２７を備えて構成されている。
【００７０】
そして、上記アンテナ共用部／ＲＦＴｏｐフィルタ１０２には、上述した本実施の各形態に記載の分波器が好適に利用できる。
【００７１】
よって、上記通信装置は、用いた分波器が多機能化や小型化されており、さらに良好な伝送特性を備えていることにより、良好な送受信機能と共に小型化を図れるものとなっている。
【００７２】
【発明の効果】
本発明の分波器は、以上のように、受信用弾性表面波フィルタと、送信用弾性表面波フィルタと、受信用弾性表面波フィルタに接続された少なくとも一つの整合素子と、送信用弾性表面波フィルタに接続されたフィルタとを有する分波器であって、上記フィルタとしては、直列に接続されたインダクタンス要素を挟むようにグランドと接続されたキャパシタンス要素からなるπ型回路であり、該直列に接続されたインダクタンス要素に対して並列に、他のキャパシタンス要素が接続されているローパスフィルタ、若しくは、互いに直列に接続された２つのインダクタンス要素の間に対して、互いに直列に接続されたキャパシタンス要素と他のインダクタンス要素とが、並列に接続されているローパスフィルタが挙げられ、上記フィルタのグランドが受信用弾性表面波フィルタ、送信用弾性表面波フィルタおよび整合素子のグランドとは別体に分離して設けられている構成である。
【００７３】
それゆえ、上記構成は、上記ローパスフィルタといったフィルタのグランドが受信用弾性表面波フィルタ、送信用弾性表面波フィルタおよび整合素子のグランドとは別体に分離して設けられているので、送信用弾性表面波フィルタまたは受信用弾性表面波フィルタの帯域内特性を劣化させることなく、送信側スプリアス特性の改善を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の第一形態にかかる分波器の概略断面図である。
【図２】上記分波器におけるグランド電極接続方法を示す説明図である。
【図３】従来の分波器におけるグランド電極接続方法を示す説明図である。
【図４】本発明と従来例との各分波器の帯域特性をそれぞれ示すグラフである。
【図５】本発明と従来例との各分波器の送信側スプリアス特性をそれぞれ示すグラフである。
【図６】本発明の実施の第二形態にかかる分波器の概略断面図である。
【図７】上記分波器の多層構造セラミックス基板の概略断面図である。
【図８】上記分波器の回路ブロック図であり、（ａ）は、実施の第一形態に係るローパスフィルタを含むものであり、（ｂ）は上記ローパスフィルタの一変形例を示すものである。
【図９】上記多層構造セラミックス基板における第１の誘電体層の平面図である。
【図１０】上記多層構造セラミックス基板における第２の誘電体層の平面図である。
【図１１】上記多層構造セラミックス基板における第３の誘電体層の平面図である。
【図１２】上記多層構造セラミックス基板における第４の誘電体層の平面図である。
【図１３】上記多層構造セラミックス基板における第５の誘電体層の平面図である。
【図１４】上記多層構造セラミックス基板における第６の誘電体層の平面図である。
【図１５】上記多層構造セラミックス基板における第７の誘電体層の平面図である。
【図１６】上記多層構造セラミックス基板における第８の誘電体層の平面図である。
【図１７】上記多層構造セラミックス基板における第９の誘電体層の平面図である。
【図１８】上記多層構造セラミックス基板における第１０の誘電体層の平面図である。
【図１９】上記多層構造セラミックス基板における第１１の誘電体層の平面図である。
【図２０】上記多層構造セラミックス基板における第１２の誘電体層の平面図である。
【図２１】本発明の通信装置の要部回路ブロック図である。
【符号の説明】
１、１５  多層構造セラミックス基板
２    ＲｘＳＡＷフィルタ（受信用弾性表面波フィルタ）
３    ＴｘＳＡＷフィルタ（送信用弾性表面波フィルタ）
４    封止部材
５    バンプ
６−１    内部グランド層
６−２    内部グランド層
７−１    外部グランド端子
７−２    外部グランド端子
８    整合素子
９    ローパスフィルタ
１０    ローパスフィルタ用の外部グランド端子
１１    アンテナ（ＡＮＴ）端子
１２    Ｒｘ端子（受信端子）
１３    Ｔｘ端子（送信端子）
１４    蓋材
【図１】
0004000960.tif 000002
【図２】
0004000960.tif 000003
【図３】
0004000960.tif 000004
【図４】
0004000960.tif 000005
【図５】
0004000960.tif 000006
【図６】
0004000960.tif 000007
【図７】
0004000960.tif 000008
【図８】
0004000960.tif 000009
【図９】
0004000960.tif 000010
【図１０】
0004000960.tif 000011
【図１１】
0004000960.tif 000012
【図１２】
0004000960.tif 000013
【図１３】
0004000960.tif 000014
【図１４】
0004000960.tif 000015
【図１５】
0004000960.tif 000016
【図１６】
0004000960.tif 000017
【図１７】
0004000960.tif 000018
【図１８】
0004000960.tif 000019
【図１９】
0004000960.tif 000020
【図２０】
0004000960.tif 000021
【図２１】
0004000960.tif 000022