(57)【要約】【課題】入力されるクロック信号に波形歪みが発生するのを抑制することができるクロック信号伝送回路を比較的簡単な構成かつ安価に提供する。【解決手段】Ａ／Ｄ変換回路１２０から基本波の周波数１６２ＭＨＺを有するクロック信号が、基本波より高い周波数成分を遮断する第１ローパスフィルフィルタ（ＬＰＦ）１３１に供給される。第１ＬＰＦの出力端に接続される第２ＬＰＦ１３２は、第１ＬＰＦの出力クロック信号に対し、第１ＬＰＦにバッファアンプ１３５を接続したことにより低下したクロック信号の基本波の信号レベルをクロック信号の基本波より低い周波数帯域の信号レベルと同一レベルにする特性を有する。【選択図】図２
2016219934.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数の基本波を含むクロック信号が入力され、前記基本波より高い周波数成分を遮断する第１のローパスフィルタと、
前記第１のローパスフィルタの出力端に接続される第２のローパスフィルタと、
前記第２のローパスフィルタの出力クロック信号が供給される第１のクロック信号受信回路と、
前記第１のローパスフィルタの出力端から分岐して接続されたバッファアンプと、
前記バッファアンプの出力端から分岐した複数の分岐路と、これら分岐路のそれぞれに設けられた第３のローパスフィルタと、これら第３のローパスフィルタの出力クロック信号がそれぞれ供給される第２のクロック信号受信回路と、を備え、
前記第２のローパスフィルタは、前記第１のローパスフィルタの出力クロック信号に対し、前記バッファアンプの接続により低下した前記クロック信号の基本波の信号レベルを前記クロック信号の基本波より低い周波数帯域の信号レベルと同一レベルにする特性を有し、
前記第３のローパスフィルタは、前記クロック信号の基本波より高い周波数成分を遮断する特性を有する、
ことを特徴とする、クロック信号伝送回路。
【請求項２】
前記第１のローパスフィルタ、第２のローパスフィルタ、及び第３のローパスフィルタは、抵抗素子、容量性素子、及び誘導性素子のうちの少なくとも１つの素子から構成される、請求項１に記載のクロック信号伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、クロック信号を伝送するクロック信号伝送回路に関する。
【背景技術】
【０００２】
特許文献１は、デューティー５０％のクロックを再生受信する高速クロック伝送方式を開示する。この高速クロック伝送方式は、高周波成分を抑圧するローパスフィルタと、デューティー５０％の出力を行うフリップフロップとを備える。これにより、波形歪みがあってもデューティー５０％のクロック信号を再生出力することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−１４８２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、入力されるクロック信号に波形歪みが発生するのを抑制することができるクロック信号伝送回路を比較的簡単な構成かつ安価に提供する。
【課題を解決するための手段】
【０００５】
本開示におけるクロック信号伝送回路は、所定周波数の基本波を含むクロック信号が入力され、基本波より高い周波数成分を遮断する第１のローパスフィルタと、第１のローパスフィルタの出力端に接続される第２のローパスフィルタと、第２のローパスフィルタの出力クロック信号が供給される第１のクロック信号受信回路と、第１のローパスフィルタの出力端から分岐して接続されたバッファアンプと、バッファアンプの出力端から分岐した複数の分岐路と、これら分岐路のそれぞれに設けられた第３のローパスフィルタと、これら第３のローパスフィルタの出力クロック信号がそれぞれ供給される第２のクロック信号受信回路と、を備え、第２のローパスフィルタは、第１のローパスフィルタの出力クロック信号に対し、バッファアンプの接続により低下したクロック信号の基本波の信号レベルをクロック信号の基本波より低い周波数帯域の信号レベルと同一レベルにする特性を有し、第３のローパスフィルタは、クロック信号の基本波より高い周波数成分を遮断する特性を有する。
【発明の効果】
【０００６】
本開示によれば、入力されるクロック信号に波形歪みが発生するのを抑制することができるクロック信号伝送回路を比較的簡単な構成かつ安価に提供できる。
【図面の簡単な説明】
【０００７】
【図１】実施の形態のクロック信号伝送回路を使用したスイッチャのブロック図
【図２】実施の形態のクロック信号伝送回路のブロック図
【図３】実施の形態のクロック信号伝送回路のローパスフィルタの具体例を示す図
【図４】実施の形態の図２のＰＯ〜Ｐ１間の周波数特性を示す図
【図５】実施の形態の図２のＰ１〜Ｐ２間の周波数特性を示す図
【図６】実施の形態の図２のＰＯ〜Ｐ２間の周波数特性を示す図
【図７】実施の形態の図２のＰ１〜Ｐ３間の周波数特性を示す図
【図８】実施の形態の図２のＰ３〜Ｐ４間の周波数特性を示す図
【図９】実施の形態の図２のＰ０〜Ｐ４間の周波数特性を示す図
【発明を実施するための形態】
【０００８】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【０００９】
なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
【００１０】
（実施の形態）
以下、図１〜図９を用いて、実施の形態を説明する。
［１−１．スイッチャ及びそれに接続される機器］
図１は、本実施の形態のクロック信号伝送回路を使用したスイッチャ（信号分配器）の構成を示すブロック図である。
【００１１】
スイッチャ１００は信号入力回路１１０、Ａ／Ｄ変換回路１２０、クロック信号伝送回路１３０、クロック生成回路１４０、信号処理回路１５０、信号出力回路１６０とから構成される。
【００１２】
信号発生装置２００は、スイッチャ１００に画像信号等を供給する装置であって、例えばパーソナルコンピュータやＤＶＤ再生機である。スイッチャ１００に入力された画像信号は、表示に適した信号形態に処理された後、第１表示装置３１０、第２表示装置３２０、第３表示装置３３０に分配される。これら表示装置は、例えばプロジェクタや液晶表示装置である。
【００１３】
スイッチャ１００と第１表示装置３１０との間は、本実施の形態では映像出力インターフェースとしてＤＶＩ（Ｄｉｇｉｔａｌ  Ｖｉｓｕａｌ  Ｉｎｔｅｒｆａｃｅ）（登録商標）が使用される。また、スイッチャ１００と第２表示装置３２０、及びスイッチャ１００と第３表示装置３３０との間はＨＤＢａｓｅＴ（登録商標）規格に従ったインターフェースによって接続されている。
【００１４】
信号入力回路１１０には信号発生装置２００からの画像信号が入力される。信号入力回路１１０に入力された画像信号は、Ａ／Ｄ変換回路１２０でデジタル信号に変換される。Ａ／Ｄ変換回路１２０からは、デジタル化された画像信号データと、クロック信号が出力される。
【００１５】
Ａ／Ｄ変換回路１２０からの画像データは、信号処理回路１５０に供給され、Ａ／Ｄ変換回路１２０からのクロック信号は、クロック信号伝送回路１３０を介して信号処理回路１５０とクロック生成回路１４０に供給される。クロック信号伝送回路１３０から直接、信号処理回路１５０に供給されるクロック信号は、信号処理回路１５０を駆動するためのクロック信号である。クロック生成回路１４０は、入力されるクロック信号に基づいて、スイッチャ１００に接続される表示装置に供給する画像表示用のドットクロック信号（以下単に「クロック信号」とも言う）を生成する。このクロック生成回路１４０で生成されたドットクロック信号は、信号処理回路１５０、信号出力回路１６０を介して、ＤＶＩで接続される第１表示装置３１０、ＨＤＢａｓｅＴで接続される第２表示装置３２０と第３表示装置３３０に供給される。
【００１６】
信号処理回路１５０は、内部にＣＰＵを備え、スイッチャ内の各種制御を行う。信号処理回路１５０は、入力される画像データをクロック信号に基づいて処理する。具体的には、信号処理回路１５０は、出力に接続される表示装置に表示する画像に適した信号となるような処理、例えばスケーリング処理を行う。信号処理回路１５０は、第１クロック信号受信回路の一例である。
【００１７】
信号処理回路１５０から出力される画像データは、クロック生成回路１４０で生成された所定の周波数のクロック信号とともに信号出力回路１６０から第１表示装置３１０、第２表示装置３２０、第３表示装置３３０に供給される。
［１−２．クロック信号伝送回路の構成］
図２は、本実施の形態にかかるクロック信号伝送回路の詳細な構成をスイッチャ１００の一部の構成とともに示すブロック図である。
【００１８】
本実施の形態のクロック信号伝送回路１３０は、第１ローパスフィルタ１３１と、第２ローパスフィルタ１３２と、バッファアンプ１３５と、第３ローパスフィルタ１３３と第４ローパスフィルタ１３４とから構成される。クロック生成回路１４０は、第１クロック生成回路１４１と第２クロック生成回路１４２とから構成される。第１クロック生成回路１４１と第２クロック生成回路１４２は、第２クロック受信回路の一例である。尚、図２において、Ａ／Ｄ変換回路１２０からの画像データ信号の経路は省略している。
【００１９】
第１ローパスフィルタ１３１は、Ａ／Ｄ変換回路１２０から基本波（基本周波数）１６２ＭＨｚのクロック信号（第１入力信号）が入力される。第１ローパスフィルタ１３１は第１入力信号が入力されると、第１入力信号が含む全周波数帯域のうち、基本波以下の周波数帯域を通過させた第１通過信号を出力する。換言すれば、第１ローパスフィルタ１３１は、所定周波数である１６２ＭＨｚの基本波を含むクロック信号が入力されると、この基本波より高い周波数成分を遮断する。
【００２０】
第１ローパスフィルタ１３１の出力端は２つに分岐しており、１つの分岐路は第２ローパスフィルタ１３２が接続され、他方の分岐路はバッファアンプ１３５に接続される。
【００２１】
バッファアンプ１３５は、入力インピーダンスが高く、出力インピーダンスが低い増幅器である。バッファアンプ１３５は、第１通過信号が入力され、それを所定のゲインで増幅し、第２通過信号として出力する。
【００２２】
第２ローパスフィルタ１３２は、第１ローパスフィルタ１３１からの第１通過信号が入力され、第１通過信号の全周波数帯域のうち所定周波数以下の周波数帯域を通過させた第１出力信号を出力する。換言すれば、第２ローパスフィルタ１３２は、第１ローパスフィルタ１３１と同様に、所定周波数である１６２ＭＨｚの基本波を含むクロック信号が入力されると、この基本波より高い周波数成分を遮断する。
【００２３】
この第２ローパスフィルタ１３２は、さらに第１ローパスフィルタ１３１の出力クロック信号に対し、バッファアンプ１３５の接続により低下したクロック信号の基本波の信号レベルとクロック信号の基本波より低い周波数帯域の信号レベルと同一レベルにする特性を有する。
【００２４】
第２ローパスフィルタ１３２からの出力クロック信号は、信号処理回路１５０に供給される。この信号処理回路１５０は、入力されるクロック信号に同期して、入力画像データ等を処理する回路であり、第１のクロック信号受信回路の一例である。
【００２５】
バッファアンプ１３５の出力端は２つの分岐路に分岐しており、分岐路の１つには第３ローパスフィルタ１３３が設けられ、分岐路の他の１つには第４ローパスフィルタ１３４が設けられる。
【００２６】
第３ローパスフィルタ１３３には、バッファアンプ１３５からの第２通過信号が入力され、第２通過信号の全周波数帯域のうち所定周波数以下の周波数帯域を通過させた第２出力信号を出力する。換言すれば、第３ローパスフィルタ１３３は、第１ローパスフィルタと同様に、所定周波数である１６２ＭＨｚの基本波を含むクロック信号が入力されると、この基本波より高い周波数成分を遮断する。第３ローパスフィルタ１３３の出力クロック信号は、クロック生成回路１４０の第１クロック生成回路１４１に供給される。第１クロック生成回路１４１は、第３ローパスフィルタ１３３の出力クロックに同期して、後段の信号出力回路１６０から表示装置に出力されるドットクロック信号を生成する回路である。
【００２７】
第４ローパスフィルタ１３４には、バッファアンプ１３５からの第２通過信号が入力され、第２通過信号の全周波数帯域のうち所定周波数以下の周波数帯域を通過させた第３出力信号を出力する。換言すれば、第４ローパスフィルタ１３４は、第１ローパスフィルタと同様に、所定周波数である１６２ＭＨｚの基本波を含むクロック信号が入力されると、この基本波より高い周波数成分を遮断する。第４ローパスフィルタ１３４の出力クロック信号は、クロック生成回路１４０の第２クロック生成回路１４２に供給される。第２クロック生成回路１４２は、第４ローパスフィルタ１３４の出力クロックに同期して、後段の信号出力回路１６０から表示装置に出力されるドットクロック信号を生成する回路である。
【００２８】
すなわち、本実施の形態では、第３ローパスフィルタ１３３と第４ローパスフィルタ１３４の構成は同一であり、これら第３及び第４ローパスフィルタは、第３のローパスフィルタの一例である。また、第１クロック生成回路１４１と第２クロック生成回路１４２の構成は同一であり、これら第１及び第２クロック生成回路は、第２のクロック信号受信回路の一例である。
【００２９】
第１クロック生成回路１４１と第２クロック生成回路１４２で生成されるドットクロック信号の周波数は、接続される表示装置に必要な周波数になるように信号処理回路の制御により分周動作により調整される。第１、第２クロック生成回路の２つのクロック生成回路が設けられる理由は、第１、第２クロック生成回路でそれぞれ異なる周波数のクロック信号を生成するようにし、作動させる表示装置が変更されても適切な周波数のクロック信号をすぐに供給することができるようにするためである。
［１−３．ローパスフィルタの構成］
各ローパスフィルタの具体例について説明する。本実施の形態では、各ローパスフィルタは、抵抗Ｒ、コンデンサＣ、及びインダクタＬのうち少なくとも１つの要素により構成される。図３は、実施形態にかかる波形整形回路のローパスフィルタのいくつかの具体例を示す図である。各ローパスフィルタは、種々の構成を取り得る。
【００３０】
例えば、図３（ａ）に示す例では、ローパスフィルタは、インダクタＬとインダクタＬの両端に接続されたコンデンサＣとを含むπ型回路で構成される。図３（ｂ）に示す例では、ローパスフィルタは、インダクタＬと、コンデンサＣとを含むＬ型回路で構成される。
図３（ｃ）に示す例では、ローパスフィルタは、抵抗Ｒと、インダクタＬと、コンデンサＣとを含むＴ型回路で構成される。図３（ｄ）に示す例では、ローパスフィルタは、コンデンサＣがインダクタＬの入力端側と接地点間に接続されたＬ型回路で構成される。図３（ｅ）に示す例では、ローパスフィルタは、抵抗ＲとコンデンサＣとを含むＬ型回路で構成される。図３（ｆ）に示す例では、ローパスフィルタは、２つの抵抗Ｒの直列接続にコンデンサＣがその接続点に接続されたＴ型回路で構成される。図３（ｇ）に示す例では、ローパスフィルタは、抵抗ＲとインダクタＬの直列接続とコンデンサＣからなるＬ型回路で構成される。図３（ｈ）に示す例では、ローパスフィルタは、抵抗Ｒ、インダクタＬ、コンデンサＣからなるπ型回路で構成される。図３（ｉ）に示す例では、ローパスフィルタは、インダクタＬのみで構成される。図３（ｊ）に示す例では、ローパスフィルタは、コンデンサのみで構成される。
【００３１】
抵抗Ｒは抵抗素子の一例、コンデンサＣは容量性素子の一例、インダクタＬは誘導性素子の一例である。図３（ａ）〜（ｈ）に示す各例において、コンデンサＣに代えて、他の容量性素子を設けてもよい。例えば、コンデンサＣに代えて、バリスタ等のＥＳＤ素子を設けてもよい。
［１−４．動作］
図２に示す実施の形態のクロック信号伝送回路の動作を図４〜図９を参照しつつ説明する。図４から図９中の、△Ｆ１は周波数が１３．５ＭＨｚ、△Ｆ２は周波数が６５ＭＨｚ、△Ｆ３は周波数が１０８ＭＨｚ、△Ｆ４は周波数が１６２ＭＨｚの位置を示している。これらは、クロック生成回路１４０で生成されるクロックの周波数の一例に対応している。
【００３２】
Ａ／Ｄ変換回路１２０から基本波の周波数が１６２ＭＨｚのクロック信号が、第１ローパスフィルタ１３１に入力される。クロック信号には１６２ＭＨｚより高い不要な周波数の信号が含まれるが、この第１ローパスフィルタ１３１は１６２ＭＨｚより高い周波数を遮断する特性を有するように回路定数が設定される。このとき、第１ローパスフィルタ１３１の出力端にバッファアンプが接続されるため、図２のＰ０〜Ｐ１間の周波数特性が変化し、図４のように基本波周波数成分△Ｆ４のレベルが低下する。このように基本波の周波数成分のレベルのみが低下すると、クロック信号の波形が不所望な形に歪むことになる。従って、図４のような周波数特性で得られるクロック信号を後段のクロック信号を受信する回路で使用することはできない。
【００３３】
このため、第１ローパスフィルタ１３１の出力端に接続される第２ローパスフィルタ１３２の周波数特性（図２のＰ１〜Ｐ２間の周波数特性）を図５のようになるように設定している。すなわち、かかる周波数特性では、基本周波数△Ｆ４のレベルは維持されるが、それより低い周波数に対しては、基本周波数△Ｆ４より低いレベルになるように設定される。
【００３４】
これにより、図２のＰ０〜Ｐ２間の周波数特性は、図６のように基本波の周波数の信号レベルが基本波より低い周波数帯域の信号レベルと同一レベルになり、基本波より高い周波数成分は遮断される。従って、信号処理回路１５０には、信号レベルは波形歪のないクロック信号が供給される。
【００３５】
第１ローパスフィルタ１３１の出力クロック信号は、その基本波周波数成分△Ｆ４のレベルが低下しているが、バッファアンプ１３５によって信号が増幅される。すなわち、図２におけるＰ１〜Ｐ３間の周波数特性は図７のように基本周波数１６２ＭＨｚより高い周波数を含めた帯域の周波数におけるレベルが上昇される。このため、バッファアンプ１３５の出力には、基本波の周波数より高い不要な周波数成分が含まれることになる。
【００３６】
バッファアンプ１３５の出力は、第３ローパスフィルタ１３３に入力される。第３ローパスフィルタ１３３の周波数特性は図８のように基本波の周波数△Ｆ４より高い周波数を遮断する特性である。従って、バッファアンプ１３５の出力クロック信号に含まれる基本波の周波数より高い不要な周波数成分が除去されることになる。
【００３７】
このように第１ローパスフィルタ１３１、バッファアンプ１３５、第３ローパスフィルタ１３３を接続したときに得られるＰ０〜Ｐ４周波数特性は、図９のように基本波の周波数の信号レベルと基本波より低い周波数帯域の信号レベルと同一レベルになり、基本波より高い周波数成分は遮断される。
【００３８】
尚、本実施の形態では、第４ローパスフィルタ１３４の構成と、第３ローパスフィルタ１３３の構成は同一であるので、第１ローパスフィルタ１３１、バッファアンプ１３５、第４ローパスフィルタ１３４を接続したときにＰ０〜Ｐ５間に得られる周波数特性も、図９のようになる。
【００３９】
図９のような周波数特性により、波形歪の無いクロック信号が第１クロック生成回路１４１、第２クロック生成回路１４２に供給される。
［１−５．効果］
本実施の形態のクロック信号伝送回路によれば、信号処理回路や、クロック生成回路に入力されるクロック信号に波形歪みが発生することを抑制できる。
【００４０】
なお、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【００４１】
本開示は、映像機器内部でクロックを伝送する経路に適用可能である。
【符号の説明】
【００４２】
１００  スイッチャ
１１０  信号入力回路
１２０  Ａ／Ｄ変換回路
１３０  クロック信号伝送回路
１３１  第１ローパスフィルタ
１３２  第２ローパスフィルタ
１３３  第３ローパスフィルタ
１３４  第４ローパスフィルタ
１４０  クロック生成回路
１４１  第１クロック生成回路
１４２  第２クロック生成回路
１５０  信号処理回路
１６０  信号出力回路
２００  信号発生装置
３１０  第１表示装置
３２０  第２表示装置
３３０  第３表示装置
【図１】
2016219934.tif 000003
【図２】
2016219934.tif 000004
【図３】
2016219934.tif 000005
【図４】
2016219934.tif 000006
【図５】
2016219934.tif 000007
【図６】
2016219934.tif 000008
【図７】
2016219934.tif 000009
【図８】
2016219934.tif 000010
【図９】
2016219934.tif 000011