(57)【特許請求の範囲】
【請求項１】
複数のプローブ針が設けられたバーインテスト部と複数のプローブ針が設けられたウエハテスト部とを有するプローブカードを用い、半導体ウエハに形成された複数のチップのうちの一部のチップに前記バーインテスト部に設けられたプローブ針を接触させてウエハバーインを行うと同時に、該ウエハバーインが既に済んでいるチップに前記ウエハテスト部に設けられたプローブ針を接触させてウエハテストを行う工程を含むことを特徴とする半導体製品の製造方法。
【請求項２】
前記工程でウエハバーインを行うチップとウエハテストを行うチップとは、前記半導体ウエハ上で互いに近接していることを特徴とする請求項１記載の半導体製品の製造方法。
【請求項３】
前記工程の後に前記プローブカードと前記半導体ウエハとの相対位置を移動させ、前記複数のチップのうちで前記ウエハバーインが未だ済んでいないチップのうちの一部のチップに前記バーインテスト部に設けられたプローブ針を接触させてウエハバーインを行うと同時に、前記工程でウエハバーインを行ったチップに前記ウエハテスト部に設けられたプローブ針を接触させてウエハテストを行う工程を更に含むことを特徴とする請求項１または２記載の半導体製品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ウエハバーインとウエハテストとを行って所望の半導体製品を得る半導体製品の製造方法に関するものである。
【０００２】
【従来の技術】
図５は従来の半導体製品の一般的製造工程の概略を示すフローチャートであり、図において、ウエハ製造（ＳＴＥＰ２０１）を行なった後ウエハテスト（ＳＴＥＰ２０２）を行ない、不良品はリジェクトされる。そしてアセンブリ（組立て）を行ない（ＳＴＥＰ２０３）、その後バーイン（ＳＴＥＰ２０４）を行なう。ここでバーインとは、ファイナルテストで初期不良品をリジェクトするために、事前に製品に対し、電気ストレス、温度ストレス〔高温（１２５℃）で動作〕をかけて、不良発生を加速させておく為の工程をいう。このようなバーインを行なうことにより、初期不良品（短寿命品）の出荷を未然に防ぐことができるのである。
【０００３】
バーインを行なった後、ファイナルテスト（ＳＴＥＰ２０５）を行ない、不良品はリジェクトされると共に、良品は出荷されることとなる（ＳＴＥＰ２０６）。
図６(ａ)は従来のプローブカードのＤＵＴ配置を示す平面図、図６(ｂ)は同じく側面図であり、１１はプローブカードの針、１２はウエハである。本例に示された従来のプローブカードは、１ＤＵＴ毎に８本の針１１が存在する８マルチ用であり、ウエハテストにのみ使用されていた。
【０００４】
【発明が解決しようとする課題】
従来の半導体試験装置は以上のように構成されているので、バーインを行なう為の専用の装置が必要となる。したがって、製品にストレスをかける為だけに専用の工程、並びにそれに必要な装置を設けなければならず、製品の原価を低減しようとする場合、大きな障害となるという問題点があった。
更に従来の検査方法では、バーインをウエハ状態で行なっていないため、バーインによって不良となった製品の組み立て費用はすべて無駄になってしまうという問題点もあった。
【０００５】
この発明は上記のような問題点を解消するためになされたもので、半導体製品の原価を低減することができる半導体製品の製造方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明の請求項１に係る半導体製品の製造方法は、複数のプローブ針が設けられたバーインテスト部と複数のプローブ針が設けられたウエハテスト部とを有するプローブカードを用い、半導体ウエハに形成された複数のチップのうちの一部のチップにバーインテスト部に設けられたプローブ針を接触させてウエハバーインを行うと同時に、ウエハバーインが既に済んでいるチップにウエハテスト部に設けられたプローブ針を接触させてウエハテストを行う工程を含むことを特徴とするものである。
【０００７】
この発明の請求項２に係る半導体製品の製造方法は、上記の工程でウエハバーインを行うチップとウエハテストを行うチップとは、半導体ウエハ上で互いに近接していることを特徴とするものである。
【０００８】
この発明の請求項３に係る半導体製品の製造方法は、上記の工程の後にプローブカードと半導体ウエハとの相対位置を移動させ、上記複数のチップのうちでウエハバーインが未だ済んでいないチップのうちの一部のチップにバーインテスト部に設けられたプローブ針を接触させてウエハバーインを行うと同時に、上記の工程でウエハバーインを行ったチップにウエハテスト部に設けられたプローブ針を接触させてウエハテストを行う工程を更に含むことを特徴とするものである。
【０００９】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施形態について図を用いて説明する。図１はこの発明の一実施形態で用いられる前工程用半導体試験装置（以下ウエハテスターと呼ぶ）の構成を示す斜視図であり、図において、ウエハテスターの本体部１とウエハテスターのステーション部２は一般的なロジックテスターで、高速ファンクションテスト機能とＤＣパラメトリックテスト機能を有したものであり、更にウエハテスターにはウエハプローバー３が設けられている。このようなウエハテスターにバーイン機能を有するウエハバーイン用ステーション４を取り付け、接続ケーブル５でウエハテスターのステーション部２と上記ウエハバーイン用ステーション４とを接続する。
以上のようなバーイン機能付ウエハテスターを使用し動作させることによって、ウエハ
バーインの時間又はウエハテストの時間のどちらか長い方の時間をかけるだけで、両方の
機能を達成することができるのである。
【００１０】
次に、図２(ａ)は本実施形態で用いられる半導体試験装置におけるプローブカードＤＵＴ配置を示す平面図、図２(ｂ)は同じく側面図である。図において、６は針、７はウエハ、８はウエハテスト部、９はバーインテスト部であり、矢印Ａはウエハの移動方向（プローバインテックス方向）を示している。
本例の場合でのウエハテスト部８はＤＵＴ１〜ＤＵＴ８から構成されていて、１ＤＵＴ毎に８本の針が設けられており、一方、バーインテスト部９はＤＵＴ１〜ＤＵＴ８から構成されていて、１ＤＵＴ毎に６本の針が設けられている。そして、図２に示されるように、８チップ同時測定する場合は、その倍の１６チップ分のコンタクトができる針を持ったプローブカードを用意し、８チップはウエハバーイン用の信号線に、残りの８チップはウエハテスト用の信号線に接続する。
【００１１】
次に動作について説明する。図３は本実施形態による半導体製品の一般的製造工程の概略を示すフローチャートであり、図において、ウエハ製造（ＳＴＥＰ１０１）を行なった後、ウエハバーインとウエハテストを並行して行ない（ＳＴＥＰ１０２）、不良品はリジェクトされる。そして、良品はアセンブリ（組立て）を行ない（ＳＴＥＰ１０３）、その後ファイナルテストを行なって（ＳＴＥＰ１０４）、不良品はリジェクトされ、その他は出荷される（ＳＴＥＰ１０５）。
次に、図４(ａ)(ｂ)(ｃ)はＳＴＥＰ１０２におけるウエハバーインとウエハテストを行なう様子を示すための平面図であり、図において、７はウエハ、Ｂはウエハバーインが行なわれているチップ、Ｃはウエハテストが行なわれているチップを示している。このような大容量メモリデバイスをテストする場合、ウエハプローバを高温にして、ウエハ７も高温にする。
【００１２】
ウエハ状態でウエハテストとウエハバーインを並列で行なうために、同一温度（プローバチャック温度が８０〜１２５℃）でテストを行なう。最近の半導体メモリには、メモリセル一括のリードライトできるテストモードを設けているものがあり、このモードを使用すると、ダイナミックバーインの時間が短縮されるため、テスト時間の長い大容量メモリだと、バーイン時間とウエハテスト時間が同等になる。したがって、並列処理を行なっても時間的にロスすることは殆んどない。メモリセル一括のリードライトできるテストモードはチップが消費する電力も大きいため、以下に示す様なダイナミックバーイン機能部をウエハテストに付加する。即ち、ロジックテスタ機能部（ウエハテスタ）においては、デバイス（チップ）用電源（中電流：５００ｍＡ以下）、ＤＣパラメトリックテスト機能部（中電流：５００ｍＡ以下）及び高速ファンクション信号発生部（低電流：１００ｍＡ以下）から構成されており、ダイナミックバーイン機能部はデバイス（チップ）用電源（大電流：５００ｍＡ以上）及び中速ファンクション信号発生部（中電流：１００ｍＡ以上）から構成されている。
【００１３】
図４(ａ)は１回目のインデックスを示す図であり、図２に示した針のうち、ウエハバーイン用の針をコンタクトさせ、高温状態で電気ストレスをかけ、ウエハバーインのみを行なう。次に図４(ｂ)は２回目のインデックスを示す図であり、図に示すように１チップ分ずらす。２回目のインデックスで次のチップをバーインしながら、先ほど１回目のインデックスでバーインしたチップを高温でウエハテストする。図４(ｃ)は３回目のインデックスを示す図であり、上記と同様の動作を繰り返す。
以下同様のことを繰り返すことで、殆んどウエハテストの時間だけでバーインも並行して行なうことができるのである。このように製造することにより、製造工程が簡略化でき、製品の原価を低減させることができる。
【００１４】
【発明の効果】
この発明の請求項１から請求項３に係る半導体製品の製造方法によれば、半導体製品の製造工程が簡略化でき、製品の原価を低減させることができる。
【図面の簡単な説明】
【図１】  この発明の一実施形態で用いられる半導体試験装置を示す斜視図である。
【図２】  この発明の一実施形態で用いられる半導体試験装置におけるプローブカードを示す平面図(ａ)及び側面図(ｂ)である。
【図３】  この発明の一実施形態による製造工程を示すフローチャートである。
【図４】  この発明の一実施形態によるウエハバーインとウエハテストを行う様子を示す平面図である。
【図５】  従来の半導体製品の一般的製造工程を示すフローチャートである。
【図６】  従来のプローブカードを示す平面図(ａ)と側面図(ｂ)である。
【符号の説明】
６  針、７  ウエハ、８  ウエハテスト部、９  バーインテスト部。
【図１】
0003872197.tif 000002
【図２】
0003872197.tif 000003
【図３】
0003872197.tif 000004
【図４】
0003872197.tif 000005
【図５】
0003872197.tif 000006
【図６】
0003872197.tif 000007