(57)【特許請求の範囲】
【請求項１】
以下の構成に特徴を有するサーマルビアを備えたキャビティダウンＩＣパッケージ構造：
中心部にキャビティ、周辺部に複数のサーマルビア、エッジ部にチップとの電気的な接続に使用される複数のボンディングパッドを有する多層プリント回路板からなる基板；
チップ積載パッドを支持するために使用されるチップ積載領域と、前記サーマルビアとの接合に使用され、伝熱用のショートパスを形成するサーマルビア接合領域とを有するヒートシンク、前記チップはチップ積載パッドを介してヒートシンクに接続され、前記サーマルビア接合領域はプリプレグ層を介して前記サーマルビアに接合される複数の島状突起部を有する；
前記ヒートシンクと前記基板とを互いに接着するためのプリプレグ。
【請求項２】
前記サーマルビアを充填するための熱伝導性エポキシ樹脂を含むことを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
【請求項３】
前記サーマルビアを充填するための金属ペーストを含むことを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
【請求項４】
前記チップ積載領域は凹構造を有することを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
【請求項５】
前記サーマルビアの各々は、一端にプリプレグを介してサーマルビア接合領域に接合される金属パッドを有し、他端にマザーボードとの接続に使用されるはんだボールが設けられることを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
【請求項６】
前記ヒートシンクが高熱伝導性材料で作成されることを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
【請求項７】
前記高熱伝導性材料は酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、および炭化珪素を含むことを特徴とする請求項６のキャビティダウンＩＣパッケージ構造。
【請求項８】
前記ヒートシンクを形成するための材料は、銅、銅合金、アルミニウム合金、酸化アルミニウム、酸化マグネシウム、窒化アルミニウムおよび炭化珪素でなるグループから選択されることを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サーマルビアを備えたキャビティダウンＩＣパッケージ構造、特に高効率サーマルビアを備えたキャビティダウンＩＣパッケージ構造に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
少なくとも一つの集積回路(ＩＣ)を含むモジュールにおいては、信号および電源の入力／出力に関してＩＣの装着を完成させるために多くの導電性ワイヤが必要とされている。従来、多くの異なる種類のＩＣパッケージが使用されており、一般的なパッケージとしては、平板パッケージ、密封型プラスチックチップキャリヤパッケージおよびグリッドアレイパッケージがある。
【０００３】
現在広く使用されているＩＣパッケージには、半導体チップやパーケージの外部リード線との電気的接続のためにリードフレームが使用されている。ＩＣはさらに精密化かつ複雑化しているので、必要とされるワイヤ数はパッケージの寸法が同じであっても増加しており、また縮小されるにつれて増加している。したがって、従来のリードフレームでは実用面での要求に応えることができなくなっている。この問題を解決してさらに複雑化された回路を完成させるために、より多くのワイヤを含む新型ＩＣパッケージが必要とされている。
【０００４】
これに対して、多くのワイヤを備えたボールグリッドアレイ(ＢＧＡ)ＩＣパッケージが導入された。一般に、ＢＧＡは正方形パッケージで、リードピンの代わりにはんだボールが外部電気接続に使用される。はんだボールは、プリント配線板、プリント回路板、その他のＩＣボンディングパッドとの電気的接続に使用される。
【０００５】
従来の一般的なＢＧＡ構造は、小型で２層あるいはそれ以上の多層のプリント回路板である。チップは、複数のワイヤを介してＢＧＡ構造に電気的に接続される。さらに、ＢＧＡ構造内の導体層間の電気的接続はスルーホールメッキや金属プラグを介して行われる。
【０００６】
図１は、ＬＳＩ Logic社の米国特許５，３５７，６７２号に開示されているキャビティダウンＢＧＡ ＩＣパッケージ構造の概略断面図である。図１に示すように、プリント配線板の３層１００、１０２、１０４がプリプレグ１０６，１０８および１１０を介して互いに接合されており、その内部にキャビティ１１１が形成されている。チップ１１２はキャビティの中心に配置され、３層プリント配線板のキャビティ内に露出するエッジによって囲まれている。これらのエッジにはボンディングパッド１１４および１１６が形成される。チップ１１２のボンディングパッド１１８はボンディングワイヤ１２０を介してボンディングパッド１１４および１１６に電気的に接続され、さらにスルーホールメッキ１２２を介してバンプ１２４に接続される。これにより、メインボード(図示せず)との信号伝送が可能になる。
【０００７】
この特許においては、プリプレグ１０６，１０８および１１０を介して互いに接合された三層のプリント配線板１００，１０２および１０４が基板として使用され、基板内に形成されるキャビティ１１１がチップ１１２を収納するために使用されている。したがって、バンプ１２４はチップ１１２と同じサイドに形成されている。チップとバンプが対向する両サイドに形成されている通常のＢＧＡ ＩＣパッケージに比較して２つの導体層を省くことができる。
【０００８】
従来のキャビティダウンＢＧＡ、ＰＧＡ(ピングリッドアレイ)、あるいはマルチチップモジュール(ＭＣＭ)ＩＣパッケージにおいては、図１に示す導体層１２６および１２８のような少なくとも２つの導体層が内部にキャビティを有する多層プリント配線板(基板)内に形成される。一般的なチップは基板の厚さにおよそ等しいかあるいはそれよりも大きい厚みを有し、チップとはんだボールは同じサイドに配置されるので、はんだボールとメインボードとの間の接触はボンディングおよびモールディング中妨げられる。このため、従来型のキャビティダウンＩＣパッケージにおいては、一般にチップは１０〜２５milの範囲の厚さになるように研磨される。しかしながら、ウエハはこのような研磨工程において破損しやすいので結果的に無視できない材料損失を招くことになる。
【０００９】
さらに、従来のキャビティダウンＢＧＡ、ＰＧＡ、あるいはＭＣＭＩＣパッケージにおいては、図１の番号１３０によって示されるように、単一の平板ヒートシンクがチップの背面に配置される。しかしながら、このヒートシンクの設計は、多量の熱が生成され、ＩＣ内の素子が極めて温度に敏感である高集積高速ＩＣにおける要求には合わない。
【００１０】
【課題を解決するための手段】
上記の観点において、本発明の目的は、チップ積載パッドが金属、熱伝導性セラミックスあるいはポリマーで作成されたヒートシンクに銀ペーストにより直接接着され、それにより積載チップへの直接かつ短い伝熱経路を形成するサーマルビアを備えたキャビティダウンＩＣパッケージ構造を提供することである。さらに、熱エネルギーの一部はヒートシンクに近接して設けられたサーマルビアからスルーホールメッキ、ボンディングパッドおよび基板のはんだボールにより基板が積載されるマザーボードに伝達される。これにより伝熱効率が改善される。
【００１１】
本発明のさらなる目的は、ヒートシンクがチップと基板の厚さを考慮して凹形状に設計され、それによりボンディングおよびモールディングをしやすくするサーマルビアを備えたキャビティダウンＩＣパッケージ構造を提供することである。さらに、本発明のキャビティダウンＩＣパッケージ構造は従来のＢＧＡ、ＰＧＡ，ＣＳＰ(チップスケールパッケージ)およびＭＣＭ ＩＣパッケージにも適応できる。
【００１２】
本発明のサーマルビアを備えたキャビティダウンＩＣパッケージ構造は、基板、ヒートシンク、および基板とヒートシンクを互いに接着するための接着層を含む。基板は、互いに接合された多層のプリント回路板で構成され、その中心部にはキャビティを有する。複数のサーマルビアが基板の周囲に設けられる。ヒートシンクは、チップ積載パッドを支持するために使用されるチップ積載領域と、サーマルビアに電気的に接続されて空間的に短い長さの経路(ショートパス)を形成するサーマルビア接合領域とを有する。チップはチップ積載パッドを介してヒートシンクに接続される。一方、サーマルビア接合領域は、プリプレグ層を介してサーマルビアに接合される複数の島状突起部を有する。このように、熱エネルギーは直接にヒートシンクによってだけでなく、ヒートシンクからサーマルビアを介して基板に伝達される。
【００１３】
本発明に関する上記の記載内容および以下に記載される本発明の詳細な説明はともに例示的なものであり、本発明はこれらに限定されるものではない。
【００１４】
【実施例】
図２は、本発明の実施例に基づくサーマルビアを備えたキャビティダウンＩＣパッケージ構造の概略断面図である。このキャビティダウンＩＣパッケージ構造は、基板２００、ヒートシンク２０２およびチップ２０５を含む。
【００１５】
図３は、図２の基板２００の構造を説明するための概略断面図である。図３に示すように、基板２００は本質的にＦｒ−４、Ｆｒ−５、ビスマレイミド・トリアジン(ＢＴ)、ポリフェニレンエーテル(ＰＰＥ)のようなプリプレグ(図示せず)を介して互いに接合される多層プリント回路板２０４からなる。各プリント回路板２０４は、銅層のような金属層２０６およびエポキシ層２０８を含む。プリント回路板２０４間の金属層２０６は、スルーホールメッキ２１０により電気的に内部接続される。本実施例においては、例示的にプリント回路板２０４の２層のみが図示されているが、これに限定されるものではない。さらに、基板２００の中心部に形成されたキャビティ２１２がチップ２０５およびワイヤ２１４を収納するために使用される。ワイヤ２１４は基板２００とチップ２０５の間を電気的に接続する。チップ２０５は、キャビティ内において基板２００のエッジによって囲まれており、そこにボンディングパッド２１６が露出されている。ボンディングパッド２１６は、ワイヤ２１４を介してチップ２０５のボンディングパッド(図示せず)に電気的に接続される。さらに、多数のはんだボール２１８が基板２００の一方のサイドに形成される。ＩＣパッケージ全体を完成させた後、ＩＣがはんだボール２１８によってマザーボード(図示せず)上に搭載される。このように、チップ２０５と外部との間の信号および電源の入力／出力はボンディングパッド、ワイヤ、金属層、スルーホールメッキ、はんだボールおよびマザーボードを介して実行される。
【００１６】
従来技術と違って、スルーホールメッキ２１０のような複数のサーマルビア２２０が基板２００の周辺部に形成される。これらのサーマルビア２２０は基板を貫通する穴を開けて形成される。サーマルビア２２０を形成する方法は、基板２００の種類に応じて異なる。すなわち、基板２００が従来の多層プリント回路板である場合、サーマルビア２２０は通常のドリルを使用した穴あけ法により形成できる。一方、基板２００が高密度内部接続板である場合、サーマルビアはレーザービア、フォトビア、あるいはプラズマビア技術のようなミクロビア技術によって形成される。この後、サーマルビア２２０は熱伝導性エポキシ樹脂のようなエポキシプラグあるいは金属ペーストのような金属プラグによって充填され、硬化される。充填材料で満たされたサーマルビア２２０の各々の一端には金属パッド２２２が設けられ、ヒートシンク２０２との接続に使用される。また、サーマルビア２２０の各々の他端にははんだボール２１８が設けられ、マザーボードとの接続に使用される。
【００１７】
図４は、図２のヒートシンク２０２の構造を説明するための概略断面図である。ヒートシンク２０２は、銅(Ｃｕ)、アルミニウム(Ａｌ)、あるいはその他の合金のような金属、酸化アルミニウム(Ａｌ2Ｏ3)、酸化マグネシウム(ＭｇＯ)、窒化アルミニウム(ＡｌＮ)、あるいは炭化珪素(ＳｉＣ)のようなセラミックス、あるいは良好な熱伝導性を有するポリマーで形成される。ヒートシンク２０２は、およそ６〜６０milの厚さｈを有し、チップ積載領域２２４およびサーマルビア接合領域２２６に主として分けられる。サーマルビア接合領域２２６は複数の島状突起部２２８を有する。島状突起部２２８の各々は、図３に示すサーマルビア２２０の一つに対向する。各突起部２２８は０.２〜３.０milの高さｄ１を有し、対応するサーマルビア２２０に接続される。チップ２０５と基板２００の厚さを考慮して、チップ２０５を収納するためのチップ積載領域２２４が凹構造２３０に設計される。この凹構造は約４０milの深さｄ２を有し、ボンディングおよびモールディングをしやすくしている。チップ２０５を研磨する必要がないので、製造歩留まりが向上する。図２に示すように、凹構造２３０はチップ積載パッド２３２を支持するために使用され、チップ２０５はチップ積載パッド上に支持される。
【００１８】
さらに、ヒートシンク２０２の島状突起部２２８および凹構造２３０はフォトリソグラフィーおよび化学エッチング、モールディング、あるいは押出し成形法等により作成できる。ヒートシンク２０２の表面はグリース除去、洗浄、ブラシング、あるいは化学エッチングにより粗面化される。これにより、チップ積載パッド２３２と凹構造２３０との間の良好な密着性が得られる。あるいは、図２に示すように、ヒートシンク２０２は銀ペースト２３４を介して基板２００に接着される。
【００１９】
銀ペースト２３４は、ビスマレイミド・トリアジン(ＢＴ)プリプレグ、アラミドあるいはポリフェニレンエーテル(ＰＰＥ)で作成できる。本質的に多層プリント回路板でなる基板２００は、高温高圧下、雰囲気中あるいは真空チャンバ内において銀ペースト２３４を介してヒートシンク２０２に接着される。図２のパッケージ構造は、チップ２０５の搭載、ボンディング、モールディング用化合物２４０によるカプセル化、およびはんだボール配置プロセスを経て得られる。
【００２０】
実用的な利用に際しては、ヒートシンク２０２の島状突起部２２８は、プリプレグあるいは接着剤２３４を介して金属パッド２２２に接着され、それにより伝熱用のショートパスが形成される。このように、熱エネルギーの一部はサーマルビア２２０、金属パッド２２２およびはんだボール２１８を介してマザーボードに効率よく伝達される。
【００２１】
さらに、凹構造２３０はチップ２０５が直接にヒートシンク２０２に接着されるように形成できる。すなわち、チップ積載領域２２４の深さは調整可能である。したがって、厚めのチップを付加的な研磨作業なしに使用できる。本発明のサーマルビアを備えたキャビティダウンＩＣパッケージ構造は、製造適応性および製造歩留まりを改善し、プロセスを簡素化でき、さらに電気特性を改善できるだけでなく従来のキャビティダウンＢＧＡ、ＰＧＡ、ＭＣＭおよびＣＳＰ ＩＣパッケージにも利用できる。
【００２２】
本発明を実施例に基づいて説明したが、本発明はこれらの実施例によって限定されない。むしろ、本発明の技術思想から逸脱しないかぎりにおいて種々の変更および改良を加えることが可能であるだろう。したがって、本発明の請求項はそのような変更および改良等を含むように広く解釈されるべきである。
【図面の簡単な説明】
【図１】従来のＢＧＡ ＩＣパッケージ構造の概略断面図である。
【図２】本発明の実施例に基づくサーマルビアを備えたキャビティダウンＩＣパッケージ構造の概略断面図である。
【図３】図２の基板の構造を説明するための概略断面図である。
【図４】図２のヒートシンクの構造を説明するための概略断面図である。
【符号の説明】
２００  基板
２０２  ヒートシンク
２０４  プリント回路板
２０５  チップ
２０６  金属層
２０８  エポキシ層
２１０  スルーホールメッキ
２１２  キャビティ
２１４  ワイヤ
２１６  ボンディングパッド
２１８  はんだボール
２２０  サーマルビア
２２２  金属パッド
２２４  チップ積載領域
２２６  サーマルビア接合領域
２２８  島状突起部
２３０  凹構造
２３２  チップ積載パッド
２３４  銀ペースト
２４０  モールディング用化合物
【図１】
0003895880.tif 000002
【図２】
0003895880.tif 000003
【図３】
0003895880.tif 000004
【図４】
0003895880.tif 000005