(57)【要約】【課題】電子制御装置の動作クロックが異常となったときのフォールバック動作を、簡易な構成により実現する。【解決手段】本発明に係る電子制御装置は、第１回路と第２回路がクロック同期通信するように構成されており、前記第２回路の動作クロックが異常となったとき、前記第１回路と前記第２回路との間で同期通信するために用いるクロックを前記第２回路の動作クロックとして転用する。【選択図】図１
2016219959.tif 000002
【特許請求の範囲】
【請求項１】
第１クロック生成回路が生成する第１クロック信号を動作クロックとして用いて制御演算を実施する第１回路、
前記第１クロック生成回路から独立して動作する第２クロック生成回路が生成する第２クロック信号を動作クロックとして用いて動作する第２回路、
前記第２クロック信号が異常であるか否かを判定する異常判定部、
を備え、
前記第１および第２回路は、前記第１クロック信号を用いて互いに同期した上で通信路を介して信号を送受信するように構成されており、
前記第１回路は、前記第２クロック信号が異常であると前記異常判定部が判定したときは、前記第１クロック信号を前記第２回路に対して送信し、
前記第２回路は、前記第２クロック信号が異常であると前記異常判定部が判定したときは、前記第２クロック信号に代えて前記第１回路から受け取った前記第１クロック信号を用いて動作する
ことを特徴とする電子制御装置。
【請求項２】
前記第１回路は、前記第１クロック信号を用いて互いに同期した上で前記通信路を介して前記第１クロック信号を前記第２回路に対して送信する
ことを特徴とする請求項１記載の電子制御装置。
【請求項３】
前記第１および第２回路は、前記通信路とは別に信号入出力ポートをそれぞれ備え、
前記第２回路は、前記第２クロック信号が異常であると前記異常判定部が判定したときは、前記信号入出力ポートを介してその判定結果を前記第１回路に対して送信する
ことを特徴とする請求項１記載の電子制御装置。
【請求項４】
前記第２回路は、前記第１回路から前記通信路を介して信号を受け取ったとき前記第１クロック信号と前記第２クロック信号との間の差分に起因する誤動作を防止する同期化回路を備え、
前記第２回路は、前記第２クロック信号が異常であると前記異常判定部が判定したときは、前記同期化回路をバイパスする
ことを特徴とする請求項１記載の電子制御装置。
【請求項５】
前記第１回路は、前記第２クロック信号が異常であると前記異常判定部が判定してから前記第２回路が安定状態に遷移するまでの間、前記通信路を介して前記第１クロック信号を前記第２回路に対して送信し続ける
ことを特徴とする請求項２記載の電子制御装置。
【請求項６】
前記第１回路は、
前記第２クロック信号が異常であると前記異常判定部が判定してから前記第２回路が安定状態に遷移するまでの間、前記通信路上において使用することができる周波数範囲内のなかで前記第２クロック信号の周波数に最も近い周波数を有する前記第１クロック信号を、前記第２回路に対して送信し続ける
ことを特徴とする請求項５記載の電子制御装置。
【請求項７】
前記第２回路は、電気機器を駆動する駆動信号を出力するドライバＩＣであり、
前記第１回路は、前記ドライバＩＣを制御する制御信号を演算する演算回路である
ことを特徴とする請求項１記載の電子制御装置。
【請求項８】
前記第１回路は、前記電気機器を制御する制御信号を前記第２回路に対して出力するように構成されており、
前記第１回路は、前記第２クロック信号が異常であると前記異常判定部が判定したときは、前記制御信号のうち少なくとも一部をクロック信号として構成し、
前記第２回路は、前記第２クロック信号が異常であると前記異常判定部が判定したときは、前記第２クロック信号に代えて前記第１回路から受け取った前記制御信号内に含まれるクロック信号を用いて動作する
ことを特徴とする請求項７記載の電子制御装置。
【請求項９】
前記第１回路は、前記第２クロック信号が異常であると前記異常判定部が判定してから前記第２回路が安定状態に遷移するまでの間、前記制御信号のうち少なくとも一部をクロック信号として構成して前記第２回路に対して送信し続ける
ことを特徴とする請求項８記載の電子制御装置。
【請求項１０】
前記第１回路は、
前記第２クロック信号が異常であると前記異常判定部が判定してから前記第２回路が安定状態に遷移するまでの間、前記制御信号を送受信するインターフェース回路が使用することができる周波数範囲内のなかで前記第２クロック信号の周波数に最も近い周波数を有する前記制御信号を、前記第２回路に対して送信し続ける
ことを特徴とする請求項８記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子制御装置に関する。
【背景技術】
【０００２】
車載用途など高信頼性が要求される電子制御装置は、装置の動作クロックが停止することによるシステムスタックを回避するため、動作クロックの状態を常に監視しその停止による影響を回避する機能を備えている。
【０００３】
下記特許文献１は、電子装置の内部クロックを診断する技術について記載している。同文献においては、外部クロックを基準にして内部クロックを診断することにより内部クロックの誤差情報を生成し、外部装置はその誤差情報に基づき時刻を補正している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５３３２４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１が記載している技術においては、内部クロックを診断する手段が提供されている。しかし、例えば単なる誤差を超えて内部クロック生成器が異常動作をしているような場合において、フォールバックなどの安全動作を実施する手段については、別途考慮する必要がある。
【０００６】
クロックが異常となったときのフォールバックを実施するための手段として、クロック発振器を複数設けることが考えられる。しかしそのような構成は発振器の個数に応じて追加コストを必要とし、経済的に不利である。
【０００７】
本発明は、上記のような課題に鑑みてなされたものであり、電子制御装置の動作クロックが異常となったときのフォールバック動作を、簡易な構成により実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電子制御装置は、第１回路と第２回路がクロック同期通信するように構成されており、前記第２回路の動作クロックが異常となったとき、前記第１回路と前記第２回路との間で同期通信するために用いるクロックを前記第２回路の動作クロックとして転用する。
【発明の効果】
【０００９】
本発明に係る電子制御装置によれば、動作クロックの異常に対するフォールバックを簡易な構成で実現することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る電子制御装置１の構成を示す機能ブロック図である。
【図２】クロック選択回路８０の動作手順を説明する状態遷移図である。
【図３】クロック同期通信路の変形例を示す機能ブロック図である。
【図４】クロック異常フラグ７５ａをクロック同期通信路経由でマイコン２に対して転送する変形例を示す機能ブロック図である。
【図５】実施形態２に係る電子制御装置１の構成を示す機能ブロック図である。
【図６】従来の電子制御装置１の構成例を示す機能ブロック図である。
【図７】図６で説明した構成に加えて動作クロック７０ａの停止に対するフォールバック機能を備えた電子制御装置１の構成を示す機能ブロック図である。
【図８】クロック生成回路７０が冗長構成を備えている場合の構成例である。
【発明を実施するための形態】
【００１１】
＜従来のクロック診断について＞
以下では本発明の理解を容易にするため、まず従来の電子制御装置における動作クロックを診断する構成例について説明する。その後、本発明の実施形態に係る電子制御装置について説明する。
【００１２】
図６は、従来の電子制御装置１の構成例を示す機能ブロック図である。電子制御装置１は、例えば車両用パワートレインを制御する装置であり、マイコン２、ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）３を備える。ドライバＩＣ３は、マイコン２からの命令にしたがって、外部アクチュエータを駆動する信号９０ａを生成する。
【００１３】
マイコン２は、クロック生成回路２０、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）３０、クロック同期通信回路５０を備える。クロック生成回路２０は、マイコン２の動作クロックを生成する。ＣＰＵ３０は、パワートレインを制御するための制御演算を実施する。クロック同期通信回路５０は、ドライバＩＣ３との間で制御データやスタータスデータなどを送受信する。
【００１４】
ドライバＩＣ３は、クロック同期通信回路６０、クロック生成回路７０、ドライバ制御回路９０を備える。クロック同期通信回路６０は、マイコン２との間で制御データやステータスデータなどを送受信する。クロック生成回路７０は、ドライバＩＣ３の動作クロック７０ａを生成する。ドライバ制御回路９０は、アクチュエータを駆動するための駆動信号９０ａを生成する。
【００１５】
クロック同期通信回路５０と６０は、マイコン２から供給される共通のデータ転送用クロック信号５０ｃを用いて互いに同期し、その同期したタイミングでデータ５０ａを送受信する。
【００１６】
ＣＰＵ３０は、外部アクチュエータを制御するためのドライバ制御情報を演算し、これをクロック同期通信回路５０経由でドライバＩＣ３に対して送信する。ドライバＩＣ３は、クロック同期通信回路６０によって受信したドライバ制御情報をドライバ制御回路９０に転送する。ドライバ制御回路９０は、そのドライバ制御情報に基づきアクチュエータを駆動する信号９０ａを生成する。ドライバ制御回路９０は、自身のステータス情報や測定情報をクロック同期通信回路６０に対して転送する。クロック同期通信回路６０は、その情報をマイコン２に対して送信する。これによりＣＰＵ３０はドライバＩＣ３の最新情報を取得し、ドライバＩＣ３に対しその最新情報に基づき最適なドライバ制御情報を送信することができる。
【００１７】
クロック生成回路７０が出力するクロック７０ａは、ドライバ制御回路９０の動作クロックとして用いられる。クロック７０ａが異常停止した場合、ドライバ制御回路９０はその停止直前の状態でスタックする。これにより、正常にアクチュエータの制御ができないことに加え、異常検知などのドライバ制御回路９０のステータス情報を発信することができなくなる。またアクチュエータを駆動するには大きなパワーが必要であり、パワー出力中にクロック７０ａが停止した場合は、ドライバＩＣ３や電子制御装置１の動作が不安定となる可能性がある。したがって、ドライバＩＣ３の動作クロック７０ａの異常を検知する機能とともに、異常に対するフォールバック機能が必要である。
【００１８】
図７は、図６で説明した構成に加えて動作クロック７０ａの停止に対するフォールバック機能を備えた電子制御装置１の構成を示す機能ブロック図である。図７においてドライバＩＣ３は、図６で説明した構成に加えて、非常用発振器１４、クロック異常判定回路７５、クロック選択回路８０を備える。
【００１９】
クロック異常判定回路７５は、クロック７０ａの異常の有無（例えばクロック周波数の異常）を判定し、その結果をクロック異常フラグ７５ａとして出力する。クロック選択回路８０は、クロック７０ａと非常用発振器１４が出力するクロック１４ａのいずれか一方を選択し、新たな動作クロック８０ａとしてドライバ制御回路９０に対して出力する。クロック選択回路８０は、クロック７０ａが正常である旨をクロック異常フラグ７５ａが示している間はクロック７０ａを動作クロック８０ａとして選択し、クロック７０ａが異常である旨を示している場合はクロック１４ａを動作クロック８０ａとして選択する。これにより、クロック８０ａの異常を回復し、速やかにドライバＩＣ３や電子制御装置１を安全な状態へ遷移させる。
【００２０】
図８は、クロック生成回路７０が冗長構成を備えている場合の構成例である。図８において、発振器を冗長化することによりクロック生成回路７０の信頼性を向上させている。クロック生成回路７０は、第１発振器１０、第２発振器１１、クロック診断回路１２、クロック選択回路１３を備える。クロック診断回路１２は、第１発振器１０の出力１０ａと第２発振器１１の出力１１ａそれぞれの異常を検知する。クロック選択回路１３は、第１発振器１０の出力１０ａと第２発振器１１の出力１１ａのいずれか一方を選択し、クロック７０ａとして出力する。
【００２１】
クロック選択回路１３は、第１発振器１０の出力１０ａが正常であるとクロック診断回路１２が判定している間は第１発振器１０の出力１０ａをクロック７０ａとして選択し、異常であると判定している間は第２発振器１１の出力１１ａをクロック７０ａとして選択する。出力１０ａと出力１１ａは互いに代替可能なように調整された信号であるため、出力１０ａと出力１１ａがともに異常、あるいはクロック生成回路７０の出力が故障しない限り、クロック生成回路７０は所望の動作クロックを出力し続けることができる。
【００２２】
図７〜図８で説明した構成により、電子制御装置１はドライバＩＣ３の動作クロックの信頼性を高め、かつ動作クロックの停止に対するフォールバック機能を備えることができる。しかし１つの動作クロックに対して発振器を複数備えているので、コストの観点から不利である。そこで本発明は、ドライバＩＣ３の動作クロックの停止に対するフォールバック機能を、より簡易な構成によって実現することを目的とする。
【００２３】
＜実施の形態１＞
図１は、本発明の実施形態１に係る電子制御装置１の構成を示す機能ブロック図である。マイコン２は、図６〜図８で説明した構成に加えて、信号入出力ポート１８、ＩＯ制御回路４０を備える。ドライバＩＣ３は、図６〜図８で説明した構成に加えて信号入出力ポート１７を備え、非常用発振器１４は備えていない。またクロック生成回路７０は冗長化されていない。
【００２４】
クロック７０ａの異常を示すクロック異常フラグ７５ａをクロック異常判定回路７５が出力すると、ドライバＩＣ３は信号入出力ポート１７と１８を介してクロック異常フラグ７５ａをマイコン２に対して送信する。ＩＯ制御回路４０は、信号入出力ポート１８に入力されたクロック異常フラグ７５ａをＣＰＵ３０に対して通知する。信号入出力ポート１７と１８はクロック異常フラグ７５ａを送受信するための専用インターフェースであるので、マイコン２はクロック異常フラグ７５ａを常時監視することができ、クロック７０ａの異常に対する応答性がよくなる利点がある。
【００２５】
クロック異常フラグ７５ａがアサートされると、ＣＰＵ３０はクロック同期通信回路５０を介して、クロック７０ａの代替クロックとしてクロック５０ｃを発行する。ＣＰＵ３０は、クロック同期通信回路５０と６０が通信中であれば同期通信のためのクロック５０ｃをそのまま継続し、さらに通信終了後もクロック５０ｃを発行し続ける。ＣＰＵ３０は、クロック５０ｃを発行し続けることによりクロック同期通信回路５０と６０との間で意図しないデータの送受信が発生することがないように配慮する。例えば、クロック同期通信回路５０と６０との間のクロック同期通信路がデータ５０ａとクロック５０ｃそれぞれの信号ラインのみで構成される場合は、データ５０ａのデータフレームにおいて通信スタートフラグをセットしないようにすればよい。これら２つの信号ラインに加えて通信イネーブル信号を用いる場合は、通信イネーブル信号をディスエーブル設定にした上でクロック５０ｃを発行すればよい。
【００２６】
クロック異常フラグ７５ａがアサートされると、クロック選択回路８０は動作クロック８０ａをクロック７０ａからクロック５０ｃに切り替える。クロック５０ｃの供給が開始されると、異常停止していた動作クロック８０ａが速やかに復帰し、ドライバ制御回路９０は再び動作し始める。
【００２７】
ただし、クロック５０ｃを動作クロック８０ａとして使用する状態は非常事態であるため、アクチュエータの制御は継続せず、マイコン２はより上位のシステムにアラートを発行するとともに、速やかにアクチュエータや電子制御装置１を安定状態へ遷移させるようにドライバＩＣ３を制御する。具体的には、ドライバ制御回路９０がアクチュエータに対して供給するパワーを停止させるよう制御する。
【００２８】
ドライバＩＣ３がクロック７０ａに代えてクロック５０ｃを用いるとき、ＣＰＵ３０はクロック同期通信回路５０と６０が使用することができるクロック周波数のなかで正常動作時のクロック７０ａにできる限り近い周波数にクロック５０ｃを切り替えて供給する。図１では表記していないが、ドライバＩＣ３は電源レギュレータやセンサ回路を搭載している場合があり、この中には動作クロック８０ａから分周された特定の周波数の信号が常時供給されることにより機能が保証される回路がある。そこでクロック５０ｃの周波数をこれにできる限り合わせることとした。ただし、クロック５０ｃの周波数精度は保証できないので、特定の周波数の信号を供給する必要がある回路については適切なシーケンスでパワーを低下させもしくは停止するように、ドライバ制御回路９０を制御する。
【００２９】
ドライバＩＣ３がマイコン２用の電源レギュレータを搭載している場合は、ドライバ制御回路９０のパワーをダウンさせるとクロック５０ｃの供給も停止するので、各レギュレータのパワーダウン制御シーケンスの最後でマイコン２用の電源レギュレータのパワーをダウンさせる。マイコン２用の電源レギュレータを搭載していない場合は、クロック同期通信回路６０と５０との間の通信を介してドライバＩＣ３のステータスを取得し、ドライバＩＣ３が安定状態へ遷移したことを確認した後、クロック５０ｃを停止すればよい。
【００３０】
図２は、クロック選択回路８０の動作手順を説明する状態遷移図である。クロック選択回路８０は、クロック７０ａに異常がないとクロック異常判定回路７５が判定している間はクロック７０ａを出力として選択する（状態Ｓ１０１）。クロック７０ａに異常が有るとクロック異常判定回路７５が判定した場合、クロック５０ｃを出力として選択する（状態Ｓ１０２）。このときマイコン２は早急にクロック５０ｃの供給を開始するとともに、ドライバＩＣ３を安定状態に遷移させるため、各種回路のパワーダウン制御を開始する。
【００３１】
クロック異常判定回路７５は、ドライバＩＣ３の状態に関わらず常にクロック７０ａを監視している。状態Ｓ１０２に遷移後にクロック７０ａが復帰し、クロック７０ａに異常がないとクロック異常判定回路７５が判定すると、クロック選択回路８０はクロック７０ａを出力として選択する（状態Ｓ１０１）。この時マイコン２は、クロック５０ｃの供給を停止するとともに、状況に応じてパワーダウン処理を継続するか、再度活性化させるかを判断し、ドライバＩＣ３をその判断に応じて制御する。
【００３２】
図３は、クロック同期通信路の変形例を示す機能ブロック図である。図１においては、マイコン２とドライバＩＣ３との間のクロック同期通信路は双方向データ５０ａとデータ転送用クロック５０ｃの信号ラインにより構成しているが、双方向データ５０ａを２つの信号ラインに分割し、マイコン２からドライバＩＣ３へ送出する信号ライン５０ｂとドライバＩＣ３からマイコン２へ送出する信号ライン５０ｄによって構成することもできる。さらに通信イネーブル制御信号５０ｅを加えてもよい。図３は、その通信路の１構成例を示す。
【００３３】
図３に示すクロック同期通信路においては、通信イネーブル制御信号５０ｅをディスエーブルにすることにより、意図しない通信が発生しないようにしつつクロック５０ｃをドライバＩＣ３において流用することができる。
【００３４】
さらに、通信イネーブル制御信号５０ｅをディスエーブルにしている場合、クロック５０ｃに代えてデータ５０ｂを代替クロックとして転用することもできる。このときデータ５０ｂは、クロック信号と同じ信号パターンによって構成する必要がある。ただしこの場合はデータ５０ｂの信号パターンをクロック異常フラグ７５ａに応じて切り替える必要があるので、クロック５０ｃを代替クロックとして用いる方が利便性がよい。
【００３５】
図４は、クロック異常フラグ７５ａをクロック同期通信路経由でマイコン２に対して転送する変形例を示す機能ブロック図である。図４に示す構成例においては、クロック同期通信のインターバルやクロック同期通信回路６０と５０の遅延時間より、クロック異常フラグ７５ａをマイコン２に対して転送するのに時間がかかり、応答性が低下する。一方で信号入出力ポート１７と１８およびＩＯ制御回路４０が不要となる。
【００３６】
図１で説明した構成と、図４で説明した構成とを組み合わせて用いることもできる。例えばドライバＩＣ３は、信号入出力ポート１７と１８を介してクロック異常フラグ７５ａを送信するとともに、クロック同期通信回路５０と６０を介してクロック異常フラグ７５ａを送信する。マイコン２は、信号入出力ポート１７と１８を介してクロック異常フラグ７５ａを受け取ると、クロック同期通信回路５０と６０経由で改めてクロック異常フラグ７５ａを受け取る準備を開始する。マイコン２は、クロック同期通信回路５０と６０経由でクロック異常フラグ７５ａを受け取ると、先に受信したクロック異常フラグ７５ａと合致するか否かをチェックする。これにより、応答性を大きく損なわずにクロック異常フラグ７５ａの信頼性を向上することができる。
【００３７】
＜実施の形態１：同期化回路について＞
通常時の動作クロック８０ａとクロック５０ｃは非同期関係にあり、クロック同期通信回路６０とドライバ制御回路９０との間のデータ転送は非同期となる。非同期データ転送においては、（ａ）受信側クロックと送信側データが同時に変化することによりフリップフロップ回路のメタステーブルが発生する、（ｂ）複数信号間のリコンバージェンスにより意図しないデータが発生する、（ｃ）クロック周波数の差によるデータ消失、などによる誤動作が生じる可能性がある。上記各図面には示していないが、電子制御装置１はこれら不具合を避けるため、クロック同期通信回路６０とドライバ制御回路９０との間に、動作クロック８０ａとクロック５０ｃとの間の差分を解消するための同期化回路を備えている。詳細は記載しないが、一般的には複数段シフトレジスタ転送、通信仕様によりデータ変化がないように定められている期間におけるデータイネーブル転送、ハンドシェイク、などの回路がこの同期化回路の役割を担う。
【００３８】
クロック７０ａが異常であるとき、クロック５０ｃが用いられるので、クロック異常フラグ７５ａがアサートされている時はこの同期化回路を使用しなくとも上記のような不具合は発生しない。そこでクロック異常フラグ７５ａがアサートされている期間においては同期化回路をバイパスすることにより、クロック同期通信回路６０とドライバ制御回路９０との間の応答性を早くすることができる。具体的には、同期化回路をバイパスするか否かを切り替えるスイッチなどをドライバＩＣ３内に設け、クロック異常フラグ７５ａがアサートされるとそのスイッチを切り替えるようにすればよい。
【００３９】
＜実施の形態１：まとめ＞
本実施形態１に係る電子制御装置１は、クロック７０ａが異常であるとき、マイコン２とドライバＩＣ３との間で通信同期するためのデータ転送用クロック信号５０ｃをクロック７０ａの代わりに用いる。これによりドライバＩＣ３は、非常用発振器１４を用いることなくクロック７０ａに代わるクロックを用いて動作を継続することができる。
【００４０】
本実施形態１に係る電子制御装置１は、クロック７０ａが異常である間は、クロック同期通信回路５０と６０との間でデータ５０ａを送受信しない場合であっても、クロック５０ｃをドライバＩＣ３に対して供給する。クロック５０ｃは、マイコン２とドライバＩＣ３との間で通信をしない時は停止（固定値出力）される場合が多いが、クロック異常フラグ７５ａに基づき通信停止中であってもクロック５０ｃをドライバＩＣ３に対して供給することができる。
【００４１】
本実施形態１に係る電子制御装置１は、クロック異常フラグ７５ａがアサートされていれば、クロック同期通信回路５０上で設定可能なクロック周波数のなかでクロック７０ａの正常動作時の周波数に最も近い周波数を、クロック５０ｃの周波数として設定する。これにより、通常動作時はクロック５０ｃとクロック７０ａの周波数が異なる場合であっても、クロック５０ｃをドライバＩＣ３の動作のために転用することができる。クロック５０ｃは動作クロック２０ａを基準に生成されるので、クロック５０ｃの周波数精度は動作クロック２０ａの周波数に依存する。ドライバＩＣ３の動作クロックは一般に高速なものではなく、数メガヘルツ〜十数メガヘルツ程度であるので、十分に転用することができる。またクロック５０ｃは、クロック７０ａが異常停止したときドライバＩＣ３を安全状態に遷移させるための非常用動作クロックとして使用するものであるので、周波数精度を厳密にする必要はない。したがって、クロック５０ｃの周波数をクロック７０ａの正常動作時の周波数にできる限り近づければ足りると考えられる。
【００４２】
＜実施の形態２＞
実施形態１では、クロック同期通信回路５０と６０を介してドライバＩＣ３に対してクロック５０ｃを供給する構成例を説明した。電子制御装置１の構成によっては、マイコン２はアクチュエータを制御する信号をドライバ制御回路９０に対して直接送信する場合もある。本発明の実施形態２では、そのアクチュエータ制御信号をドライバＩＣ３のクロックとして転用する構成例を説明する。
【００４３】
図５は、本実施形態２に係る電子制御装置１の構成を示す機能ブロック図である。マイコン２は、アクチュエータを制御するアクチュエータ制御信号４５ａを送受信するＩＯ制御回路４５を備える。ＣＰＵ３０は、ＩＯ制御回路４５を介してアクチュエータ制御信号４５ａをドライバＩＣ３に対して送信し、ドライバＩＣ３はこれをドライバ制御回路９０に対して転送する。ドライバ制御回路９０は、アクチュエータ制御信号４５ａにしたがって、アクチュエータを駆動する信号を出力する。アクチュエータ制御信号を送受信する通信路は、クロック同期通信回路５０および６０、信号入出力ポート１７および１８とは別に設けられている。例えばこれらとは別の信号入出力ポートを設ければよい。
【００４４】
クロック異常フラグ７５ａがアサートされると、ＣＰＵ３０はアクチュエータ制御信号４５ａをクロック信号として生成し、ドライバＩＣ３に対して出力する。アクチュエータ制御信号４５ａが複数ビットによって構成されている場合は、いずれか指定の１ビットのみクロック信号として構成すればよい。
【００４５】
ドライバＩＣ３はさらに、マスク回路８５を備えている。マスク回路８５は、クロック７０ａが正常であるときはアクチュエータ制御信号４５ａをそのままドライバ制御回路９０に対して出力するが、クロック異常フラグ７５ａがアサートされるとアクチュエータ制御信号４５ａを無効化する。このときアクチュエータ制御信号４５ａは代替クロックとして構成されており、これをそのままドライバ制御回路９０に対して出力すると誤動作を生じるからである。
【００４６】
ドライバＩＣ３がクロック７０ａに代えてアクチュエータ制御信号４５ａを用いるとき、ＣＰＵ３０はＩＯ制御回路４５が使用可能なクロック周波数のなかで正常動作時のクロック７０ａにできる限り近い周波数にアクチュエータ制御信号４５ａを切り替える。この理由は、実施形態１においてクロック５０ｃの周波数をできる限り正常動作時のクロック７０ａに近づける理由と同様である。
【００４７】
図５に示すように、マイコン２がアクチュエータ制御信号４５ａをドライバ制御回路９０に対して直接送信する場合であっても、実施形態１のようにクロック同期通信回路５０と６０を介して代替クロックを提供してもよい。またクロック同期通信路とアクチュエータ制御信号を併用して代替クロックを提供することもできる。例えば双方の経路で代替クロックを提供し、ドライバＩＣ３がこれらいずれかを適宜選択してもよい。
【００４８】
＜本発明の変形例について＞
本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換える事が可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について他の構成の追加・削除・置換をする事が可能である。制御線や信号線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や信号線を示しているとは限らない。
【００４９】
以上の実施形態においては、マイコン２がドライバＩＣ３に対して代替クロックを提供する例を説明したが、その他回路の組み合わせにおいても同様の構成を用いることができる。またドライバＩＣ３はアクチュエータを駆動制御する回路に限られず、その他電子回路であっても以上の実施形態と同様の構成を採用することができる。またドライバＩＣ３の駆動対象はアクチュエータに限られず、その他電気機器を制御する場合であっても同様の構成を採用することができる。すなわち、一方の電子回路のクロックが異常になったとき、他方の電子回路のクロックを代替クロックとして提供することにより、異常側の回路は速やかに正常クロック動作に復帰することができる。
【符号の説明】
【００５０】
１：電子制御装置、２：マイコン、３：ドライバＩＣ、１０：第１発振器、１１：第２発振器、１２：クロック診断回路、１３：クロック選択回路、１４：非常用発振器、１７：信号入出力ポート、１８：信号入出力ポート、２０：クロック生成回路、３０：ＣＰＵ、４０：ＩＯ制御回路、４５：ＩＯ制御回路、５０：クロック同期通信回路（マスタ）、６０：クロック同期通信回路（スレーブ）、７０：クロック生成回路、７５：クロック異常判定回路、８０：クロック選択回路、８５：マスク回路、９０：ドライバ制御回路。
【図１】
2016219959.tif 000003
【図２】
2016219959.tif 000004
【図３】
2016219959.tif 000005
【図４】
2016219959.tif 000006
【図５】
2016219959.tif 000007
【図６】
2016219959.tif 000008
【図７】
2016219959.tif 000009
【図８】
2016219959.tif 000010