(57)【特許請求の範囲】
【請求項１】
第１主面を有し、且つ前記第１主面上に配設された導電性の接続部を有する支持基板と、
第１導電型の第１ＭＩＳトランジスタを有し、且つ前記第１ＭＩＳトランジスタのソースが裏面に形成され、且つソースが前記接続部と接続するように前記第１主面の第１領域上に配設される、第１半導体チップと、
第１導電型の第２ＭＩＳトランジスタを有し、且つ前記第２ＭＩＳトランジスタのドレインが裏面に形成され、且つドレインが前記接続部と接続するように前記第１主面の前記第１領域と重なり合わない第２領域上に配設され、且つ前記接続部を介して前記第２ＭＩＳトランジスタのドレインが前記第１ＭＩＳトランジスタのソースと電気的に接続される、第２半導体チップと、
前記第１主面の前記第１および第２領域と重なり合わない第３領域上に絶縁材料を介して配設され、且つ前記第１ＭＩＳトランジスタのゲートおよび前記第２ＭＩＳトランジスタのゲートと接続されるＩＣチップと、
前記支持基板、前記第１半導体チップ、前記第２半導体チップ、前記ＩＣチップを覆う絶縁性の外囲器と、
前記外囲器から一部が露出され、且つ接続部、第１半導体チップ、第２半導体チップと電気的に接続される複数の接続端子と、
を具備し、
前記支持基板は導電性であって、前記接続部は前記支持基板自体であることを特徴とする半導体モジュール。
【請求項２】
前記第１ＭＩＳトランジスタのゲートは前記第１半導体チップの表面に形成され、前記第２ＭＩＳトランジスタのゲートは前記第２半導体チップの表面に形成されることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記ＩＣチップは、ＤＣ−ＤＣ変換回路の一部を構成することを特徴とする請求項２に記載の半導体モジュール。
【請求項４】
前記複数の接続端子の所定の接続端子は、前記第１半導体チップの前記表面に形成されたドレインと電気的に接続されることを特徴とする請求項２に記載の半導体モジュール。
【請求項５】
前記複数の接続端子の所定の接続端子は、前記第２半導体チップの前記表面に形成されたソースと電気的に接続されることを特徴とする請求項２に記載の半導体モジュール。
【請求項６】
前記外囲器は、前記支持基板の前記第１主面と反対側の第２主面を一部露出させる開口を有することを特徴とする請求項２に記載の半導体モジュール。
【請求項７】
前記接続端子は前記支持基板の一部であることを特徴とする請求項６に記載の半導体モジュール。
【請求項８】
第１主面および前記第１主面と反対側の第２主面を有し、且つ前記第１主面上に配設された導電性の接続部を有する支持基板と、
第１導電型の第１ＭＩＳトランジスタを有し、且つ前記第１ＭＩＳトランジスタのソースが裏面に形成され、且つソースが前記接続部と接続するように前記第１主面の第１領域上に配設される、第１半導体チップと、
第１導電型の第２ＭＩＳトランジスタを有し、且つ前記第２ＭＩＳトランジスタのドレインが裏面に形成され、且つドレインが前記接続部と接続するように前記第１主面の前記第１領域と重なり合わない第２領域上に配設され、且つ前記接続部を介して前記第２ＭＩＳトランジスタのドレインが前記第１ＭＩＳトランジスタのソースと電気的に接続される、第２半導体チップと、
前記第１主面の前記第１および第２領域と重なり合わない第３領域上に絶縁材料を介して配設され、且つ前記第１ＭＩＳトランジスタのゲートおよび前記第２ＭＩＳトランジスタのゲートと接続されるＩＣチップと、
前記支持基板、前記第１半導体チップ、前記第２半導体チップ、前記ＩＣチップを覆い、且つ前記第２主面を一部露出させる開口を有する絶縁性の外囲器と、
前記外囲器から一部が露出され、且つ接続部、第１半導体チップ、第２半導体チップと電気的に接続される複数の接続端子と、
を具備し、
前記支持基板は導電性であって、前記接続部は前記支持基板自体であることを特徴とする半導体モジュール。
【請求項９】
前記複数の接続端子の所定の接続端子は前記支持基板の一部であることを特徴とする請求項８に記載の半導体モジュール。
【請求項１０】
前記複数の接続端子の所定の接続端子と前記第１半導体チップ、および前記複数の接続端子の所定の接続端子と前記第２半導体チップ、はワイヤにより接続されることを特徴とする請求項２または８に記載の半導体モジュール。
【請求項１１】
前記ワイヤの少なくとも１つは金属性プレートであることを特徴とする請求項１０に記載の半導体モジュール。
【請求項１２】
前記第１ＭＩＳトランジスタのドレインにはＤＣ−ＤＣ変換回路の入力電圧が入力される請求項１に記載の半導体モジュール。
【請求項１３】
前記第２ＭＩＳトランジスタのソースにはグランドが接続される請求項１２に記載の半導体モジュール。
【請求項１４】
前記接続部はインダクタンスを介して出力端子に接続される請求項１２に記載の半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば半導体モジュールに関し、詳しくは、内部に複数の半導体チップを有する半導体モジュールに関する。
【０００２】
【従来の技術】
同期整流等に用いられる直流−直流コンバータ（ＤＣ−ＤＣコンバータ）が知られている。
【０００３】
図１４は、このようなＤＣ−ＤＣコンバータの一般的な回路を概略的に示している。図１４に示すように、入力電圧が供給される入力端子Ｖinとグランドの間にキャパシタＣinが接続されている。入力端子Ｖinは、チャネル（電流通路）がＮ型のＭＩＳ（Metal Insulator Semiconductor）トランジスタＱ１のドレインと接続される。ここで、ＭＩＳトランジスタには、ＭＯＳ（Metal Oxide Semiconductor）トランジスタが含まれるものとする。ＭＩＳトランジスタＱ１のゲートはＤＣ−ＤＣ変換用のＩＣと接続される。ＭＩＳトランジスタＱ１はスイッチング素子として機能する。
【０００４】
ＭＩＳトランジスタＱ１のソースはＮ型のＭＩＳトランジスタＱ２のドレインと接続される。ＭＩＳトランジスタＱ２のソースはグランドと接続され、ゲートはＩＣと接続される。
【０００５】
ＭＩＳトランジスタＱ１のソースとＭＩＳトランジスタＱ２のドレインとの接続ノードＮ１は、ダイオードＤ１のカソードと接続され、ダイオードＤ１のアノードはグランドと接続される。接続ノードＮ１はインダクタンスＬを介して出力端子Ｖoutとされる。出力端子Ｖoutとグランドとの間には、並列にキャパシタＣoutが接続される。抵抗ＲLは負荷抵抗である。
【０００６】
上記した回路において、ＭＩＳトランジスタＱ１、及びＭＩＳトランジスタＱ２は、それぞれ例えば１つの半導体チップ４１、４２により実現されている。この半導体チップ４１、４２内のＭＩＳトランジスタの構造は公知であり、図１５に示すように、いわゆる縦型構造とされている。すなわち、半導体チップ４１、４２の底面にドレイン電極が形成されている。図１５において、参照符号Ｓ、Ｄ、Ｇは、それぞれソース、ドレイン、ゲートを表す。
【０００７】
図１６（ａ）、（ｂ）は、半導体チップ４１、４２を有する半導体モジュールの外観図および内部構造の第１従来例を概略的に示している。図１６（ａ）、（ｂ）は、公知のＳＯＰ−８パッケージを例として示している。図１６（ａ）において、参照符号４３は、パッケージ（外囲器）であり、参照符号４４は半導体モジュールから一部が露出した外部接続端子である。図１６（ｂ）に示すように、図１５に示すトランジスタ構造を有する半導体チップ４１または４２の底面と、導電性のフレーム４５と、が接するように、フレーム４５上に半導体チップ４１または４２が配置されている。フレーム４５は外部接続端子４４と接続されるとともに、半導体チップ４１または４２は、ワイヤ４６を介して外部接続端子と接続される。
【０００８】
【発明が解決しようとする課題】
ところで、上記したように各半導体チップ４１または４２は底面がドレイン電極とされている。一方、上記したように、図１４のＤＣ−ＤＣコンバータ回路において、ＭＩＳトランジスタＱ１のソースとＭＩＳトランジスタＱ２のドレインとが接続されている。このため、フレーム４５を共通電位として、このフレーム４５上に半導体チップ４１、４２を設けることができない。したがって、現状では、半導体チップ４１、４２をそれぞれ別個の半導体モジュールにより封止し、各半導体モジュールを実装基板上で配線等により接続している。
【０００９】
近時、このような半導体モジュールが用いられる電子機器等の小型化、高速動作化に伴い、半導体モジュール等の電子部品の個数の削減及び小型化、及び高速動作化が求められている。しかしながら、上記した従来例のように各半導体チップを別個のパッケージにより封止することは、部品の個数削減の要請に反する。また、電子機器等を高速動作化するために配線の数を削減する必要がある。しかしながら、第１従来例では２つの半導体モジュール相互間を配線により接続する必要があり、高速動作が妨げられる。
【００１０】
図１７は半導体チップをパッケージする方法の第２従来例であり、半導体モジュールの内部を概略的に示している。第２従来例では、図１７に示すようにフレーム４５を２つとし、それぞれに半導体チップ４１、４２を設けている。そして、図１４に示す回路構成となるように、各フレーム４５と、半導体チップ４１、４２とを配線により適切に接続する。こうすることにより、半導体モジュールを１つとすることができるが、半導体モジュール内または半導体モジュール外での所定の配線が必要となり、半導体モジュールの高速動作化は実現されない。また、フレーム４５相互間の間隔Ｚは、電源電圧および各フレームの電位により決定されるため、この間隔を所定の距離以下とすることはできない。このため、半導体モジュールの小型化に制約が生じる。
【００１１】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、複数の半導体チップを有し、小型化、高速動作化が可能な半導体モジュールを提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明の第１の視点による半導体モジュールは、第１主面を有し、且つ前記第１主面上に配設された導電性の接続部を有する支持基板と、第１導電型の第１ＭＩＳトランジスタを有し、且つ前記第１ＭＩＳトランジスタのソースが裏面に形成され、且つソースが前記接続部と接続するように前記支持基板上に配設される、第１半導体チップと、第１導電型の第２ＭＩＳトランジスタを有し、且つ前記第２ＭＩＳトランジスタのドレインが裏面に形成され、且つドレインが前記接続部と接続するように前記支持基板上に配設され、且つ前記接続部を介して前記第２ＭＩＳトランジスタのドレインが前記第１ＭＩＳトランジスタのソースと電気的に接続される、第２半導体チップと、前記第１主面上に配設され、且つ前記第１ＭＩＳトランジスタのゲートおよび前記第２ＭＩＳトランジスタのゲートと接続されるＩＣチップと、前記支持基板、前記第１半導体チップ、前記第２半導体チップ、前記ＩＣチップを覆う絶縁性の外囲器と、前記外囲器から一部が露出され、且つ接続部、第１半導体チップ、第２半導体チップと電気的に接続される接続端子と、を具備することを特徴とする。
本発明の第２の視点による半導体モジュールは、第１主面および前記第１主面と反対側の第２主面を有し、且つ前記第１主面上に配設された導電性の接続部を有する支持基板と、第１導電型の第１ＭＩＳトランジスタを有し、且つ前記第１ＭＩＳトランジスタのソースが裏面に形成され、且つソースが前記接続部と接続するように前記支持基板上に配設される、第１半導体チップと、第１導電型の第２ＭＩＳトランジスタを有し、且つ前記第２ＭＩＳトランジスタのドレインが裏面に形成され、且つドレインが前記接続部と接続するように前記支持基板上に配設され、且つ前記接続部を介して前記第２ＭＩＳトランジスタのドレインが前記第１ＭＩＳトランジスタのソースと電気的に接続される、第２半導体チップと、前記支持基板、前記第１半導体チップ、前記第２半導体チップを覆い、且つ前記第２主面を一部露出させる開口を有する絶縁性の外囲器と、前記外囲器から一部が露出され、且つ接続部、第１半導体チップ、第２半導体チップと電気的に接続される接続端子と、を具備することを特徴とする。
【００１３】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１４】
【発明の実施の形態】
近時、いわゆる横型構造と呼ばれる構造のＭＩＳトランジスタの存在が知られている。図１は、この横型ＭＩＳトランジスタ構造の一例の断面を概略的に示している。図１に示すように、ｐ型の半導体基板１上に例えばエピタキシャル成長によりｐ−ｅｐｉ層２が形成される。このｐ−ｅｐｉ層２の表面に例えばイオン注入によりｎ層３が形成され、同様にｎ層３内にｎ層３より高濃度のｎ＋層４が形成される。ｐ−ｅｐｉ層２内のｎ層３の両端にｐ層５が形成され、ｐ層５内に、相互に所定間隔離間したｎ＋層６が形成される。ｎ＋層６から半導体基板１に達するようにｐ＋層７が形成される。
【００１５】
ｎ＋層４上に対応する位置のｐ−ｅｐｉ層２上には、導電性の材料による配線層１１を介して、ドレイン電極１２が形成される。ｎ層３とｎ＋層６との間に対応する位置のｐ−ｅｐｉ層２上には、ゲート電極１３が形成される。配線層１１とゲート電極１３とは、層間絶縁膜１４により相互に絶縁される。ｐ層５内のｎ＋層６相互間に対応する位置のｐ−ｅｐｉ層２上には、コンタクト層１５が形成される。このコンタクト層１５は、ｐ＋層７により半導体基板１の底面の全面に形成されたソース電極１６と電気的に接続される。なお、このような横型ＭＩＳトランジスタ構造は例示であり、半導体基板の底面にソース電極が形成される構造であれば、他の形態のＭＩＳトランジスタであってもよい。
【００１６】
上記したような横型ＭＩＳトランジスタを用いた本発明の実施形態について、図面を参照して以下に説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１７】
（第１実施形態）
図２は、本発明の第１実施形態に係る半導体モジュールの内部を概略的に示している。外観図については、図１６（ａ）と同様であるため、説明は省略する。図２において、参照符号２１は所定の大きさを有するフレーム（支持基板）である。このフレーム２１は、例えば導電性の材料により構成される。または、例えば熱伝導性が良好な絶縁性の基板上に、導電性の配線パターン等の接続部２１ａを設けたものとすることができる。この場合、この接続部２１ａを介して後述する各半導体チップ相互間が接続され、接続部２１ａと外部接続端子とが電気的に接続されるように接続部２１ａが適宜設けられる。接続部２１ａは、フレーム２１上の全面に設けることもできる。
【００１８】
フレーム２１上に、例えば図１に示す例えばＮ型の横型ＭＩＳトランジスタ構造を有する、すなわち底面にソースが設けられた半導体チップ２２が配置される。この半導体チップ２２は、底面に形成されたソースがフレームと接触するように配置される。半導体チップ２２は、図１４に示すＤＣ−ＤＣコンバータ回路のスイッチング素子Ｑ１の機能を有する。
【００１９】
半導体チップ２２と所定間隔離間してフレーム２１上に、底面がカソードとされたダイオード構造を有する半導体チップ２３が配置される。半導体チップ２３の底面のカソードは、フレームと接触するようにされる。半導体チップ２３は、図１４に示すＤＣ−ＤＣコンバータ回路のダイオードＤ１の機能を有する。
【００２０】
半導体チップ２３と所定間隔離間してフレーム２１上に、例えば図１５に示す例えばＮ型の縦型ＭＩＳトランジスタ構造を有する、すなわち底面にドレインが設けられた半導体チップ２４が配置される。この半導体チップ２４は、底面に形成されたドレインがフレーム２１と接触するように配置される。
【００２１】
半導体チップ２３は、例えばアノードとされる端子が、半導体チップ２４の図１６（ａ）に示す外部接続端子４４とワイヤ３１を介して接続される。各半導体チップ２２〜２４はフレーム２１を共通電位として相互に電気的に接続される。また、半導体チップ２２の上面に設けられた例えばドレインとゲートがワイヤ３１を介して所定の外部接続端子４４と接続される。同様に、半導体チップ２４の上面に設けられた例えばソースとゲートは、ワイヤ３１を介して所定の外部接続端子と接続される。
【００２２】
フレーム２１は図１６（ａ）に示す外部接続端子４４と接続される。フレーム２１、半導体チップ２２〜２４、外部接続端子４４の一部がパッケージにより封止され、半導体モジュールが構成される。
【００２３】
なお、第１実施形態において、図１４に示す回路のダイオードＤ１を独立した半導体チップとして、フレーム２１上に配置した例を示した。しかし、これに限らず、例えば縦型ＭＩＳトランジスタ構造を有する半導体チップ２４内にダイオードＤ１を形成する構成とすることもできる。図３は、第１実施形態の第１変更例に係る半導体チップの断面を概略的に示している。この半導体チップは、図３に示すように、ＭＩＳトランジスタ３４に加え、例えばショットキーバリアダイオードによるダイオード３３を含んでいる。図３において、参照符号３５はバリアメタルである。このダイオード３３のカソードＣは、ＭＩＳトランジスタ３４のドレインＤと共通とされている。このような構造を有する半導体チップを用いることにより、ダイオードＤ１を別個の半導体チップとする場合に比べ、半導体チップの数をさらに減少させることができる。
【００２４】
また、横型ＭＩＳトランジスタ構造を有する半導体チップ２２内にダイオードＤ１を形成することもできる。図４は、第１実施形態の第２変更例に係る半導体チップの断面を概略的に示している。図４に示すように、ダイオードが形成される領域３７のｎ−ｗｅｌｌ層３６上に、バリアメタル３５を介してダイオード３７のアノード電極Ａが形成される。このアノード電極Ａと酸化シリコン膜３８を介して所定間隔離間してダイオード３７のカソード１５が設けられる。カソード１５は、ＭＩＳトランジスタ３４のソースＳと共通とされている。このカソード・ソース１５は、接続層３９を介してカソード・ソース電極１６と接続されている。このような構造を有する半導体チップを用いることにより、第１変更例と同様に、半導体チップの数をさらに減少させることができる。
【００２５】
また、図１４に示すＤＣ−ＤＣコンバータのＩＣチップを半導体モジュール内に設けることもできる。図５は、第１実施形態の第３変更例に係る半導体モジュールの内部を概略的に示している。図５に示すように、図示せぬ絶縁材料を介してフレーム２１上にＩＣチップ４０を設け、ワイヤ３１により、外部接続端子および他の半導体チップ２２〜２４と接続することもできる。このような半導体モジュールとすることにより、ＩＣチップ４０を別個の半導体モジュールとする場合に比べ、半導体モジュールの数を減少させることができる。
【００２６】
また、図２において、フレーム２１において、半導体チップ２２、２３を左側に、半導体チップ２４を右側にそれぞれ配置した。しかし、このような配置に限らず、フレーム２１が共通の電位となるように、それぞれ配置されていればよい。図５に示すＩＣチップ４０の位置が、図５に示す位置に限られないことは勿論である。
【００２７】
本発明の第１実施形態によれば、２つのＭＩＳトランジスタを有し、これらＭＩＳトランジスタの一方のソースと他方のドレインとが共通電位とされる回路を構成する際に用いられる半導体モジュールにおいて、底面がソースとなるＭＩＳトランジスタ構造を有する半導体チップ２２と、底面がドレインとなるＭＩＳトランジスタ構造を有する半導体チップ２４と、を１つのフレーム２１上に配置している。このため、第１従来例に比べ、半導体モジュールの総数を減少させることができる。したがって、このような半導体モジュールが搭載される電子機器等の小型化を図ることができる。また、第２従来例の構造においてフレーム相互間に必要な間隔を設ける必要がないため、第２従来例に比べても半導体モジュールの小型化が可能である。
【００２８】
また、各ＭＩＳトランジスタに対する半導体モジュールを設ける必要がない。このため、第１従来例のように半導体モジュール相互間を配線等により接続したり、第２従来例のように半導体モジュール内または半導体モジュール外でフレーム相互間を配線等で接続したりする必要がない。このため、配線により発生する抵抗、インダクタンスを除去することができ、半導体モジュールの安定動作、高速動作化を実現できる。
【００２９】
また、１つのフレームに複数の半導体チップを設けることができるので、これら半導体チップをフレーム上に設置する際に、フレームのコプラナリティー（共平面性）を考慮する必要がない。
【００３０】
また、第２従来例のように半導体モジュール内に２つのフレーム２１を設ける必要がないため、フレーム２１の面積を大きくすることができる。したがって、第２従来例に比べて熱の分散を効果的に行うことができる。また、フレーム２１を通じて熱の移動が起こるため、熱をフレーム上で平均化することができる。例えば、例えば一方の半導体チップ（例えば半導体チップ２２）の最大保証温度が１５０℃であるとする。この場合、半導体チップ２２での電力損失が大きく、半導体チップ２２、２４の温度が１６０℃、１１０℃になったとすると、半導体モジュールが使用不能となる。しかし、本発明の第１実施形態によれば、半導体チップ２２で発生した熱をフレーム２１の半導体チップ２４側まで移動させることにより、熱をフレーム上で平均化することができる。したがって、半導体チップが最大保証温度を越える可能性を低く抑えることができる。
【００３１】
（第２実施形態）
第２実施形態は、第１実施形態を変更したものである。図６に示すように第２従来例の半導体モジュールにおいても、パッケージの裏面からフレーム４５をそれぞれ露出させることにより、放熱効果を上げることが可能である。しかしながら、フレーム４５が複数であるため、半導体モジュールの製造工程において各フレーム４５間のコプラナリティーを考慮する必要がある。コプラナリティーが悪いと、各フレーム４５における放熱効果が低下したり、半導体モジュールを実装基板等に実装する際に不具合が生じたりする。そこで、第２実施形態では、第１実施形態に係る半導体モジュールにおいて共通とされているフレームをパッケージの裏面から露出させるものである。
【００３２】
図７（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体モジュールを概略的に示しており、半導体モジュールの裏面を示す平面図である。図７（ａ）に示すように、パッケージ４３の裏面の一部に開口部を形成し、この開口部よりフレーム２１の一部を露出させる。または、図７（ｂ）に示すように、フレーム２１と外部接続端子４４とを一体とし、フレーム２１をパッケージより露出させることも可能である。この場合、フレーム２１の露出される面積を大きくできる。なお、外部接続端子４４とフレーム２１とは、図７（ａ）に示すようにパッケージ４３の内部で接続されていても、図７（ｂ）に示すようにパッケージ４３の外部で接続されていてもよい。その他の構造については第１実施形態と同様であるため、説明は省略する。
【００３３】
第２実施形態に係る半導体モジュールによれば、第１実施形態と同様の効果を得られる。さらに、各半導体チップに対して共通のフレーム２１の一部をパッケージ４３の裏面から露出させているため、フレーム２１の露出される部分の面積を大きくすることができ、第２従来例に比べ、放熱効果を大きくすることができる。
【００３４】
また、第２従来例のように２つのフレームのコプラナリティーを考慮することなく半導体モジュールを形成できる。このため、このような半導体モジュールを実装基板に実装する際に不具合が発生することを回避できる。したがって、半導体モジュールの歩留りを向上させることができ、製造コストを低く抑えることができる。
【００３５】
（第３実施形態）
第１、第２実施形態では、半導体モジュール内での半導体チップと外部接続端子とをワイヤにより接続する。これに対し、第３実施形態では、この接続を一部、ストラップ構造により実現している。
【００３６】
図８は、本発明の第３実施形態に係る半導体モジュールのパッケージ４３の内部を概略的に示す平面図である。図８に示すように、半導体チップ２２、２４と外部接続端子４４とを、所定の幅を有する平面構造のいわゆるストラップ構造の導電部材３２により接続している。その他の構造については、第１実施形態と同様であるため、説明は省略する。
【００３７】
第３実施形態に係る半導体モジュールによれば、第１実施形態と同様の効果を得られる。また、半導体チップ２２、２４と外部接続端子４４とをストラップ構造の導電部材３２により接続している。このため、半導体チップ２２、２４から発生する熱をより多く放熱できる。また、ワイヤ３１により接続した場合に比べ、配線抵抗およびインダクタンスを低下させることができる。
【００３８】
図９は、第３実施形態の変更例に係る半導体モジュールの内部を概略的に示している。ＩＣチップ４０を半導体モジュール内に設けることにより、第１実施形態において記載したのと同様の効果を得られる。
【００３９】
（第４実施形態）
第１乃至第３実施形態では、半導体チップが２つであった場合を説明した。これに対し、第４実施形態では、本発明を３つ以上の半導体チップに適用した場合である。
【００４０】
図１４に示すＤＣ−ＤＣコンバータをマルチフェーズ化した回路、例えば３フェーズ化した回路を図１０に示す。図１０に示す回路は１つのマスタークロックを３分割し、Ｑ１、Ｑ２、Ｄ１で構成するＤＣ−ＤＣコンバータと、Ｑ３、Ｑ４、Ｄ２で構成するＤＣ−ＤＣコンバータとＱ５、Ｑ６、Ｄ３で構成するＤＣ−ＤＣコンバータを交互に動作させてＤＣ−ＤＣコンバータ全体の動作周波数を高速化する回路方式である。トランジスタ及びダイオードにより構成されるこれらのＤＣ−ＤＣコンバータは、図１４に示すＤＣ−ＤＣコンバータと同様にそれぞれ接続されている。また、その他の回路構成は、図１４に示す回路と同様である。
【００４１】
図１１は、本発明の第４実施形態に係る半導体モジュールの内部を概略的に示している。例えば３フェーズ化されたＤＣ−ＤＣコンバータの場合、各フェーズにそれぞれスイッチング素子としての半導体チップ２２、２４およびダイオードの機能を有する半導体チップ２３が必要になる。そこで、これらの半導体チップ２２、２３、２４を１つの半導体モジュール内に設ける。
【００４２】
図１１に示すようにフレーム２１上に半導体チップ２２、２３、２４を必要数に応じて配置する。この際、ソースがフレーム２１と接続される必要がある半導体チップには横型のＭＩＳトランジスタ構造を有する半導体チップ２２を使用する。また、ドレインがフレーム２１と接続される必要があるチップには縦型半導体のチップ２４を使用する。そして、各半導体チップと所定の外部接続端子４４とをワイヤ３１により接続する。その他の構成については第１実施形態と同様であるため、説明は省略する。
【００４３】
第４実施形態に係る半導体モジュールによれば、第１実施形態と同様の効果を得られる。さらに、フレーム２１を共通電位とする、横型または縦型ＭＩＳトランジスタ構造の半導体チップとして適宜選択することにより、複数の半導体チップを１つのモジュール内に設けることができる。このため、例えばマルチフェーズのＤＣ−ＤＣコンバータにおいて必要なスイッチング素子を１つの半導体モジュール内に設けることができる。
【００４４】
図１２は、第４実施形態の変更例に係る半導体モジュールの内部を概略的に示している。ＩＣチップ４０を半導体モジュール内に設けることにより、第１実施形態に記載したのと同様の効果を得られる。
【００４５】
また第１実施形態の各変更例や第２実施形態および第３実施形態の技術を適用することも勿論可能である。
【００４６】
上記第１乃至第４実施形態では、図１４の回路のスイッチング素子としてＮ型のＭＩＳトランジスタを使用した。しかし、これに限らず、Ｐ型のＭＩＳトランジスタを使用できることができる。すなわち、２つのＭＩＳトランジスタのチャネルの導電型が同じであれば、本発明の第１乃至第３実施形態を適用することができる。図１３は、スイッチング素子としてＰ型のＭＩＳトランジスタを使用した際のＤＣ−ＤＣコンバータ回路の例を示している。図１３において、参照符号Ｑ３、Ｑ４はＰ型のＭＩＳトランジスタである。ＭＩＳトランジスタＱ３のソースは入力端子Ｖinと接続され、ドレインは接続ノードＮ１と接続される。ＭＩＳトランジスタＱ４のソースは接続ノードＮ１と接続され、ドレインは接地される。これ以外の構成は、図１４と同様である。
【００４７】
スイッチング素子にＰ型のＭＩＳトランジスタを使用した場合、ＤＣ−ＤＣコンバータにおいてＭＩＳトランジスタＱ３、Ｑ４のソース及びドレインの位置が、Ｎ型のＭＩＳトランジスタの場合と異なる。このため、ＭＩＳトランジスタＱ３を含む半導体チップ５１として、底面がドレインとなる縦型のＭＩＳトランジスタ構造を有する半導体チップが用いられる。このような半導体チップは、例えば図１５の半導体チップのｐ型とｎ型とを反転させた構造を有する。同様に、ＭＩＳトランジスタＱ４として、底面がソースとなる横型のＭＩＳトランジスタ構造を有する半導体チップが用いられる。このような構造の半導体チップは、例えば図１の半導体チップのｐ型とｎ型とを反転させた構造を有する。
【００４８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００４９】
【発明の効果】
以上、詳述したように本発明によれば、複数の半導体チップを有し、小型化、高速動作化が可能な半導体モジュールを提供できる。
【図面の簡単な説明】
【図１】横型ＭＩＳトランジスタ構造の一例の断面を概略的に示す図。
【図２】本発明の第１実施形態に係る半導体モジュールの内部を概略的に示す図。
【図３】本発明の第１実施形態の第１変更例に係る半導体モジュールの半導体チップの断面を概略的に示す図。
【図４】本発明の第１実施形態の第２変更例に係る半導体モジュールの半導体チップの断面を概略的に示す図。
【図５】本発明の第１実施形態の第３変更例に係る半導体モジュールの内部を概略的に示す図。
【図６】第２従来例の半導体モジュールの裏面を概略的に示す図。
【図７】本発明の第２実施形態に係る半導体モジュールの底面を概略的に示す図。
【図８】本発明の第３実施形態に係る半導体モジュールの内部を概略的に示す図。
【図９】本発明の第３実施形態の変更例に係る半導体モジュールの内部を概略的に示す図。
【図１０】図１４に示すＤＣ−ＤＣコンバータをマルチフェーズ化した回路を示す図。
【図１１】本発明の第４実施形態に係る半導体モジュールの内部を概略的に示す図。
【図１２】本発明の第４実施形態の変更例に係る半導体モジュールの内部を概略的に示す図。
【図１３】ＤＣ−ＤＣコンバータ回路の他の例を示す図。
【図１４】ＤＣ−ＤＣコンバータの一般的な回路を示す図。
【図１５】縦型ＭＩＳトランジスタ構造の一例の断面を概略的に示す図。
【図１６】第１従来例の半導体モジュールを概略的に示す図。
【図１７】半導体チップをパッケージする方法の第２従来例を概略的に示す図。
【符号の説明】
２１…フレーム、
２２…横型ＭＩＳトランジスタ構造を有する半導体チップ、
２３…半導体チップ、
２４…縦型ＭＩＳトランジスタ構造を有する半導体チップ、
３１…ワイヤ、
４４…外部接続端子。
【図１】
0003993461.tif 000002
【図２】
0003993461.tif 000003
【図３】
0003993461.tif 000004
【図４】
0003993461.tif 000005
【図５】
0003993461.tif 000006
【図６】
0003993461.tif 000007
【図７】
0003993461.tif 000008
【図８】
0003993461.tif 000009
【図９】
0003993461.tif 000010
【図１０】
0003993461.tif 000011
【図１１】
0003993461.tif 000012
【図１２】
0003993461.tif 000013
【図１３】
0003993461.tif 000014
【図１４】
0003993461.tif 000015
【図１５】
0003993461.tif 000016
【図１６】
0003993461.tif 000017
【図１７】
0003993461.tif 000018