(57)【特許請求の範囲】
【請求項１】
コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成し、該コア基板及び該ビルドアップ層の少なくとも一方を貫通するように形成した開口部内に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、
上記埋め込み樹脂は、ナフタレン型エポキシ樹脂を含む熱硬化性樹脂、酸無水物硬化剤、硬化促進剤及びフィラーを含む埋め込み樹脂であり、
上記酸無水物硬化剤は、２５℃±１℃における粘度が１７０ｍＰａ・ｓ以下であり、
上記フィラーの配合割合が５１質量％〜７４質量％であると共に、
２５℃±１℃にて２４時間放置後の粘度が、剪断速度で８．４ｓ―1において８５Ｐａ・ｓ以下に保つことができる、
ことを特徴とする配線基板。
【請求項２】
前記フィラーとして無機フィラーを少なくとも一種類以上含む、
ことを特徴とする請求項１に記載の配線基板。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を絶縁基板内部に埋め込むための埋め込み樹脂を用いて電子部品を絶縁基板内部に埋め込んだ配線基板に関する。特には、多層配線基板、半導体素子収納用パッケージ等に好適なものである。
【０００２】
【従来の技術】
近年、ビルドアップ配線基板に多数の半導体素子を搭載したマルチチップモジュール（ＭＣＭ）が検討されている。チップコンデンサ、チップインダクタ、チップ抵抗等の電子部品を実装する場合には、配線基板の表面に形成された実装用配線層上に半田を用いて表面実装するのが一般的である。
【０００３】
しかし、ビルドアップ配線基板の表面に電子部品を表面実装すると、個々の電子部品に対応する所定の実装面積が必要なため、小型化にはおのずと限界がある。また、表面実装する際の配線の取り回しによって、特性上好ましくない寄生インダクタンスが大きくなり、電子機器の高周波化に対応が難しくなるという問題がある。
【０００４】
これら諸問題を解決するために、絶縁基板内部に電子部品を埋め込む方法が種々検討されている。特開平１１−１２６９７８では、電子部品を予め金属箔からなる転写シート付き配線基板に半田実装してから転写する方法が開示されているが、実装での位置精度等で課題が残る。特開２０００−１２４３５２には、コア基板内部に埋め込んだ電子部品上に絶縁層をビルドアップした多層配線基板が開示されている。
【０００５】
【発明が解決しようとする課題】
電子部品をコア基板等の絶縁基板内部に埋め込む方法では、絶縁基板と電子部品との隙間を埋め込み樹脂で埋めて、更にその上にビルドアップした絶縁層上に形成した配線層と電子部品の電極とを無電解メッキ等により電気的に接続する必要がある。その際、接続信頼性の確保のためにも、電子部品の電極間の微細な隙間にも埋め込み樹脂を回り込ませる必要がある。そのため、埋め込み樹脂は低粘度である必要がある。しかも、その使用環境を考えると、常温での可使時間（硬化反応がある程度進行しても尚、埋め込み樹脂の取り扱い性を良好に保っていられる時間）を長くしておく必要がある。
【０００６】
埋め込み樹脂の粘度を調整する方法としては、大きく分けて二つ考えられる。具体的には、フィラーの添加量を調整する方法と、硬化剤として硬化速度が遅い種類の物を用いる方法と、である。
【０００７】
一般には、フィラーの添加量を少なくすれば低粘度化できる。しかし、材料間の熱膨張係数の差に起因する不具合発生の防止のためには、埋め込み樹脂の熱膨張係数と、コア基板やビルドアップ材となる材料との熱膨張係数とをある程度整合させる必要がある。そのためには、一定量以上のフィラーの添加が必要である。このように、フィラーの添加量を増減するだけでは、低粘度化と信頼性とを両立させるのは困難であった。
【０００８】
本発明は、低粘度化と熱膨張係数の整合による高信頼性とを両立させた埋め込み樹脂を用いて絶縁基板に設けた開口部内に配置した電子部品を埋め込んだ配線基板を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の配線基板(請求項１)は、コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成し、該コア基板及び該ビルドアップ層の少なくとも一方を貫通するように形成した開口部内に、埋め込み樹脂を用いて電子部品を配置した配線基板であって、上記埋め込み樹脂は、ナフタレン型エポキシ樹脂を含む熱硬化性樹脂、酸無水物硬化剤、硬化促進剤及びフィラーを含む埋め込み樹脂であり、上記酸無水物硬化剤は、２５℃±１℃における粘度が１７０ｍＰａ・ｓ以下であり、上記フィラーの配合割合が５１質量％〜７４質量％であると共に、２５℃±１℃にて２４時間放置後の粘度が、剪断速度で８．４ｓ―1において８５Ｐａ・ｓ以下に保つことができる、ことを特徴とする。
上記埋め込み樹脂は、その使用方法を考えると、樹脂成分、酸無水物硬化剤、硬化促進剤、無機フィラーを混合した一液状態での粘度を低くしておく必要がある。充填性等の作業性も考慮すると、２５℃±１℃にて２４時間放置後の粘度が、剪断速度で８．４ｓ―１において８５Ｐａ・s以下、好ましくは６０Ｐａ・s以下、更に好ましくは４５Ｐａ・s以下に保つことができる埋め込み樹脂とするとよい。更に好ましくは、２５℃±１℃にて４８時間放置後の粘度が、剪断速度で８．４ｓ―１において８５Ｐａ・s以下、好ましくは６０Ｐａ・s以下、更に好ましくは５５Ｐａ・s以下に保つことができる埋め込み樹脂とするとよい。このように長時間低粘度に保てるように材料を設定することで、常温での作業中の粘度の上昇を抑えることが出来るため、充填不良等の不具合の発生を防止して歩留まり向上を図ることができる。
【００１０】
また、前記酸無水物硬化剤として、２５℃±１℃にてその粘度が１７０ｍＰａ・ｓ以下のものを用いるが、好ましくは１００ｍＰａ・ｓ以下、更に好ましい酸無水物硬化剤は、６０ｍＰａ・ｓ以下がよい。酸無水物硬化剤は埋め込み樹脂の低粘度化に寄与する材料である。出来るだけ低粘度の硬化剤を用いることで、埋め込み樹脂自体の低粘度化を図ることができる。
尚、粘度が１７０ｍＰａ・ｓ以下の酸無水物硬化剤は、埋め込み樹脂とは異なりニュートン流体としての挙動を示すため、その粘度が剪断速度によって大きく変動することはない。よって、埋め込み樹脂の測定時の剪断速度（８．４ｓ―１）と異なる剪断速度で粘度を測定してもよい。
【００１１】
また、硬化剤として極低粘度の物を用いることで、埋め込み樹脂の硬化反応が多少進行しても尚、低粘度のまま使用可能（つまり、可使時間が長い）である。その結果、作業性の向上や埋め込み樹脂の充填時における気泡の噛み込みを防止できる等の効果が得られる。また、硬化剤として低粘度の物を用いることで埋め込み樹脂の粘度を下げることが出来るので、低粘度の硬化剤を用いることが望ましい。
【００１２】
酸無水物硬化剤としては、無水フタル酸系のものがよい。特にメチルテトラハイドロ無水フタル酸もしくはメチルヘキサヒドロ無水フタル酸は保存安定性が高く好ましい。
【００１３】
更に、前記フィラーの含有割合は、５１〜７４質量％である。フィラーの配合割合が５１質量％未満だと、コア基板やビルドアップ材となる材料との熱膨張の差が大きくなり、ヒートサイクルをかけた際にクラックが発生する原因となる。また、フィラーの含有量が７４質量％を超えると、埋め込み樹脂の粘度が高くなり、充填性が大幅に悪化して気泡を噛み込む原因となるためである。
【００１４】
また、本発明には、前記フィラーとして無機フィラーを少なくとも一種類以上含む配線基板（請求項２）も含まれる。無機フィラーを入れる理由は、熱膨張係数の調整と、更には、無機フィラーが奏する骨材としての効果によって粗化処理後の埋め込み樹脂の形状が必要以上に崩れるのを防止するためである。
【００１５】
無機フィラーとしては、特に制限はないが、結晶性シリカ、溶融シリカ、アルミナ、窒化ケイ素等がよい。埋め込み樹脂の熱膨張係数を効果的に下げることができる。これにより、ヒートサイクルに対する信頼性の向上が得られる。
【００１６】
無機フィラーのフィラー径は、埋め込み樹脂が電子部品の電極間の隙間にも容易に流れ込む必要があるため、粒径５０μｍ以下のフィラーを使用するとよい。５０μｍを越えると、電子部品の電極間の隙間にフィラーが詰まりやすくなり、埋め込み樹脂の充填不良により局所的に熱膨張係数の極端に異なる部分が発生する。フィラー径の下限値としては、０．１μｍ以上がよい。これよりも細かいと、埋め込み樹脂の流動性が確保しにくくなる。好ましくは０．３μｍ以上、更に好ましくは０．５μｍ以上がよい。埋め込み樹脂の低粘度、高充填化を達成するためには、粒度分布を広くするとよい。
【００１７】
無機フィラーの形状は、埋め込み樹脂の流動性と充填率とを高くするために、略球状であるとよい。特にシリカ系の無機フィラーは、容易に球状のものが得られるためよい。
【００１８】
無機フィラーの表面は、必要に応じてカップリング剤にて表面処理するとよい。無機フィラーの樹脂成分との濡れ性が良好になり、埋め込み樹脂の流動性を良好にできるからである。カップリング剤の種類としては、シラン系、チタネート系、アルミネート系等が用いられる。
【００１９】
本発明の電子部品を内蔵した配線基板は、電子部品が、絶縁基板に設けられた開口部内に配置されており、かつ、その開口部内の隙間が上述した本発明の埋め込み樹脂で埋められていることを特徴とする。ここにいう「電子部品を埋め込む」とは、コア基板等の絶縁基板やビルドアップした絶縁層に設けた開口部（貫通穴（例えば図１）やキャビティ等の凹部（例えば図１０）等）の中に電子部品を配置した後、電子部品と開口部との間に生じた隙間に埋め込み樹脂を充填することをいう。具体例を挙げると、図１や図１０に示すようなコンデンサ内蔵型のフリップチップパッケージとすることができる。ここで例示したバンプグリッドアレイ型パッケージのみならず、ピングリッドアレイ型パッケージとすることもできる。開口部は、基板を打ち抜いて形成した貫通孔または多層化技術により形成したキャビティ等を利用するとよい。本発明に用いる基板としては、ＦＲ−４、ＦＲ−５、ＢＴ等のいわゆるコア基板を用いるのがよいが、ＰＴＦＥ等の熱可塑性樹脂シートに厚み３５μm程度の厚手の銅箔を挟み込んでコア基板としたものに開口部を形成したものを用いてもよい。また、コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層の少なくとも一方を貫通するように形成したものを用いることができる。この場合、図１１に示すようなコンデンサ内蔵型の多層配線基板であっても、いわゆるガラス−エポキシ複合材料（絶縁基板）の厚みを４００μｍ程度と、通常品の８００μｍの半分にまで薄くして低背化を図ることができる利点がある。
尚、前記電子部品には、チップコンデンサ、チップインダクタ、チップ抵抗、フィルタ等の受動電子部品、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)等の能動電子部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ等の電子部品が含まれる。
【００２０】
常温での可使時間を十分に確保し、かつ低粘度な埋め込み樹脂用いることで、電子部品の電極間の微細な隙間にも埋め込み樹脂が十分に回り込ませることができる。そのため、本発明の配線基板は、ヒートサイクルに対して信頼性の高い電子部品内蔵型の配線基板とすることができる。
【００２１】
コア基板の少なくとも一面に、絶縁層及び配線層を交互に積層したビルドアップ層を形成するとともに、開口部をコア基板及びビルドアップ層を貫通するように形成した基板を用いた多層配線基板は、例えば以下のように製造するとよい（図１１〜図２５）。
【００２２】
【発明の実施の形態】
ここでは、図１１に示すいわゆる「ＦＣ−ＰＧＡ」構造の配線基板を用いて以下に説明する。図１２に示すような、厚み０．４ｍｍの絶縁基板（１００）に厚み１８μｍの銅箔（２００）を貼り付けたＦＲ−５製両面銅張りコア基板を用意する。ここで用いるコア基板の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１７５℃、基板面方向のＣＴＥ（熱膨張係数）が１６ｐｐｍ／℃、基板面垂直方向のＣＴＥ（熱膨張係数）が５０ｐｐｍ／℃、１ＭＨｚにおける誘電率εが４．７、１ＭＨｚにおけるｔａｎδが０．０１８である。
【００２３】
コア基板上にフォトレジストフィルムを貼り付けて露光現像を行い、直径６００μｍの開口部及び所定の配線形状に対応する開口部（図示せず）を設ける。フォトレジストフィルムの開口部に露出した銅箔を亜硫酸ナトリウムと硫酸を含むエッチング液を用いてエッチング除去する。フォトレジストフィルムを剥離除去して、図１３に示すような露出部（３００）及び所定の配線形状に対応する露出部（図示せず）が形成されたコア基板を得る。
【００２４】
市販のエッチング処理装置（メック社製  ＣＺ処理装置）によってエッチング処理を施して銅箔の表面粗化をした後、エポキシ樹脂を主体とする厚み３５μｍの絶縁フィルムをコア基板の両面に貼り付ける。そして、１７０℃×１．５時間の条件にてキュアして絶縁層を形成する。このキュア後の絶縁層の特性は、ＴＭＡによるＴｇ（ガラス転移点）が１５５℃、ＤＭＡによるＴｇ（ガラス転移点）が２０４℃、ＣＴＥ（熱膨張係数）が６６ｐｐｍ／℃、１ＭＨｚにおける誘電率εが３．７、１ＭＨｚにおけるｔａｎδが０．０３３、３００℃での重量減が−０．１％、吸水率が０．８％、吸湿率が１％、ヤング率が３ＧＨｚ、引っ張り強度が６３ＭＰａ、伸び率が４．６％である。
【００２５】
図１４に示すように、炭酸ガスレーザを用いて絶縁層（４００）に層間接続用のビアホール（５００）を形成する。ビアホールの形態は、表層部の直径は１２０μｍ、底部の直径は６０μｍのすりばち状である。更に炭酸ガスレーザの出力を上げて、絶縁層とコア基板を貫通するように直径３００μmのスルーホール（６００）を形成する。スルーホールの内壁面はレーザ加工に特有のうねり（図示せず）を有する。そして、基板を塩化パラジウムを含む触媒活性化液に浸漬した後、全面に無電解銅メッキを施す（図示せず）。
【００２６】
次いで、基板の全面に厚み１８μｍの銅パネルメッキ（７００）をかける。ここで、ビアホール（５００）には、層間を電気的に接続するビアホール導体（８００）が形成される。またスルーホール（６００）には、基板の表裏面を電気的に接続するスルーホール導体（９００）が形成される。市販のエッチング処理装置（メック社製  ＣＺ処理装置）によってエッチング処理を施して銅メッキの表面粗化する。その後、同社の防錆剤によって防錆処理（商標名：ＣＺ処理）を施して疎水化面を形成して、疎水化処理を完了する。疎水化処理を施した導体層表面の水に対する接触角２θを、接触角測定器（商品名：ＣＡ−Ａ、協和科学製）により液適法で測定したところ、接触角２θは１０１度であった。
【００２７】
真空吸引装置の付いた台座の上に不繊紙を設置し、上記基板を、台座の上に配置する。その上にスルーホールの位置に対応するように貫通孔を有するステンレス製の穴埋めマスクを設置する。次いで、銅フィラーを含むスルーホール充填用ペーストを載せ、ローラー式スキージを加圧しながら穴埋め充填を行う。
【００２８】
図１５に示すように、スルーホール（６００）内に充填したスルーホール充填用ペースト（１０００）を、１２０℃×２０分の条件下で仮キュアさせる。次いで、図１６に示すように、ベルトサンダーを用いて基板の表面を研磨（粗研磨）した後、バフ研磨（仕上げ研磨）して平坦化し、１５０℃×５時間の条件下でキュアさせて、穴埋め工程を完了する。尚、この穴埋め工程を完了した基板の一部は、穴埋め性の評価試験に用いる。
【００２９】
図１７に示すように、金型（図示せず）を用いて□８ｍｍの貫通孔（開口部：１１０）を形成する。図１８に示すように、基板の一面にマスキングテープ（１２０）を貼り付ける。そして、図１９に示すように、貫通孔（１１０）に露出したマスキングテープ上に、積層チップコンデンサ（１３０）を、チップマウンタを用いて８個配置する。この積層チップコンデンサは、１．２ｍｍ×０．６ｍｍ×０．４ｍｍの積層体（１５０）からなり、電極（１４０）が積層体から７０μｍ突き出している。
【００３０】
図２０に示すように、積層チップコンデンサ（１３０）を配置した貫通孔（１１０）の中に、埋め込み樹脂（１６０）をディスペンサ（図示せず）を用いて充填する。埋め込み樹脂を、１次加熱工程を８０℃×３時間、２次加熱工程を１７０℃×６時間の条件により脱泡および熱硬化する。
【００３１】
図２１に示すように、硬化した埋め込み樹脂（１６０）の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨面には、チップコンデンサ（１３０）の電極（１４０）の端面が露出している。次いで、仮キュアした埋め込み樹脂（１６０）を１５０℃×５時間の条件下で硬化させる。
【００３２】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（１６０）の研磨面を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。図２２に示すように、埋め込み樹脂（１６０）の上に形成されたメッキ層（１７０）は、チップコンデンサ（１３０）の電極（１４０）の端面と電気的に接続されている。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、図２３に示すように、配線の形成を完了する。市販のエッチング処理装置（メック社製  ＣＺ処理装置）によってエッチング処理を施して配線の銅メッキの表面粗化する。
【００３３】
その上に絶縁層となるフィルム（１９０）をラミネートして熱硬化した後、炭酸ガスレーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を上記と同じ酸化剤を用いて粗化し、同様の手法で所定の配線（２０１）を形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（２１０）の形成を完了する。実装用のピン付けを行う裏面側についても同様の方法により、所定の配線（２３０）とソルダーレジスト層（２４０）を形成して、図２４に示すように、ピン付け前の多層プリント配線基板を得る。
【００３４】
半導体素子を実装する端子電極（２０１）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す（図示せず）。その上に低融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通して半導体素子を実装するためのハンダバンプ（２２０）を形成する。
【００３５】
一方、半導体素子実装面の反対側には、高融点ハンダからなるハンダペーストを印刷した後、ハンダリフロー炉を通してピン付けするためのハンダバンプ（２６０）を形成する。治具（図示せず）にピン（２５０）をセットした上に基板を配置した状態で、ハンダリフロー炉を通してピン付けを行い（図示せず）、図２５に示すように、半導体素子を実装する前のＦＣ−ＰＧＡ型の多層プリント配線基板を得る。投影機を用いて埋め込み樹脂（１６０）で埋め込んだ開口部（１１０）に対応する領域に付けられたピン（２５０）の先端の所定位置からの位置ずれ量を測定したところ、０．１ｍｍ以下と良好な結果が得られた。
【００３６】
半導体素子実装面上に半導体素子（２７０）を実装可能な位置に配置して、低融点ハンダ（２２０）のみが溶解する温度条件にてハンダリフロー炉を通して、半導体素子を実装する。実装部にアンダーフィル材（３００）をディスペンサーで充填した後、熱硬化して、図１１に示すような半導体素子を表面に実装したＦＣ−ＰＧＡ型の多層プリント配線基板を用いた半導体装置を得る。
【００３７】
以下では、本発明の異なる配線基板の製造方法の一実施形態を説明する。ここでは、図１に示す配線基板を例にする。図２に示すように、このコア基板（１）に金型を用いて所定の大きさの貫通孔（２）を設け、このコア基板の一面にバックテープ（３）を貼り付けた後、バックテープを貼り付けた面を下側にして置く。
【００３８】
図３に示すように、他方の面から貫通孔（開口部：２）内のパックテープ（３）の粘着面上の所定の位置に、チップコンデンサ（４）をチップマウンタを用いて配置する。ここで用いるチップコンデンサとしては、埋め込み樹脂の回り込みが良いように、コンデンサ本体から突出した電極（５）を有するものを用いるのがよい。図４に示すように、開口部（２）内に配置されたチップコンデンサ（４）と開口部内の隙間に埋め込み樹脂（６）をディスペンサを用いて流し込む。
【００３９】
埋め込み樹脂（６）を、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の条件により脱泡および熱硬化する。硬化した埋め込み樹脂の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。研磨後における埋め込み樹脂（６）の表面（６０）を図５に示す。次いで、図６に示すように、炭酸ガスレーザーを用いてビアホール（７）を穴あけ加工して、チップコンデンサ（４）の電極（５）を露出させる。
【００４０】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂（６）の露出面（６１）を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキ（８，９）を施す。銅メッキ後の状態を図７に示す。メッキ面の上にレジスト（図示せず）を形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、配線（９０）の形成を完了する。配線形成後の状態を図８に示す。
【００４１】
その上に絶縁層となるフィルム（１４，１５）をラミネートして熱硬化した後、レーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を同じ酸化剤を用いて粗化し、同様の手法で所定の配線パターンを形成する。配線基板の最表面にソルダーレジスト層となるドライフィルムをラミネートして、半導体素子の実装パターンを露光、現像して形成して、ソルダーレジスト層（１２）を形成する。その状態を図９に示す。半導体素子を実装する端子電極（１３）には、Ｎｉメッキ、Ａｕメッキの順番でメッキを施す。その後、ハンダリフロー炉を通して半導体素子（１８）を実装する。基板実装を行う電極には、低融点ハンダを用いてハンダボール（１７）を形成する。実装部にアンダーフィル材（２１）をディスペンサーで充填した後、熱硬化して、図１に示すような、目的とする配線基板の作製を完了する。
【００４２】
【実施例】
本発明の配線基板が奏する作用効果を評価サンプルを用いた実施例により以下に説明する。埋め込み樹脂は、表１に示す組成になるように各成分を秤量、混合し、３本ロールミルにて混練して作製する。ここで、表１中の記載事項の詳細は以下のようである。
【００４３】
エポキシ樹脂
・「ＨＰ−４０３２Ｄ」：高純度ナフタレン型エポキシ樹脂（大日本インキ製）硬化剤
・「ＱＨ−２００」（４０ｍＰａ・s）：酸無水物系硬化剤（日本ゼオン製）
・「Ｂ−５７０」（４０ｍＰａ・s）：酸無水物系硬化剤（DIC製）
・「Ｂ−６５０」（６５ｍＰａ・s）：酸無水物系硬化剤（DIC製）
・「ＹＨ−３０７」（２００ｍＰａ・s）：酸無水物系硬化剤（油化シェルエポキシ製）
・「ＹＨ−３０６」（１２０ｍＰａ・s）：酸無水物系硬化剤（油化シェルエポキシ製）
・「ＹＨ−３００」（４０ｍＰａ・s）：酸無水物系硬化剤（油化シェルエポキシ製）
・「KAYAHARD MCD」（２５０ｍＰａ・s）：  酸無水物系硬化剤（日本化薬製）
【００４４】
促進剤（硬化促進剤）
・「２Ｐ４ＭＨＺ」：イミダゾール系硬化剤（四国化成工業製）
【００４５】
無機フィラー
・「ＴＳＳ−６ 」：シランカップリング処理済（龍森製：粒度分布による最大粒子径２４μｍ）
【００４６】
「フィラー含有率」、「カーボン含有率」は、エポキシ＋硬化剤＋フィラーを１００％としたときの値である。「促進剤」は、エポキシ＋硬化剤＋フィラーを１００％としたとき０．２％とする。エポキシ樹脂と硬化剤の割合は、官能基比で１００／９５とする。これらの組成物に対して以下の評価を行う。
【００４７】
（信頼性評価）
コア基板は、厚み０．８ｍｍのＢＴ基板を用いる。このコア基板に金型を用いて所定の大きさの貫通孔を設ける。コア基板の一面にバックテープを貼り付けた後、バックテープを貼り付けた面を下側にして置く。他方の面から開口部内のパックテープの粘着面上の所定の位置に、チップコンデンサをチップマウンタを用いて配置する。開口部内に配置されたチップコンデンサと開口部内の隙間に表１に示す埋め込み樹脂をディスペンサを用いて流し込む。
【００４８】
埋め込み樹脂を、１００℃×８０分→１２０℃×６０分→１６０℃×１０分の条件により脱泡および熱硬化する。硬化した埋め込み樹脂の表面を、ベルトサンダーを用いて粗研磨した後、ラップ研磨にて仕上げ研磨する。次いで、炭酸ガスレーザーを用いてビアホールを穴あけ加工して、チップコンデンサーの電極を露出させる。
【００４９】
その後、膨潤液とＫＭｎＯ4溶液を用いて、埋め込み樹脂の露出面を粗化する。粗化面をＰｄ触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキを施す。メッキ面にレジストを形成し、所定の配線パターンをパターニングする。不要な銅をＮａ2Ｓ2Ｏ8／濃硫酸を用いてエッチング除去する。レジストを剥離して、配線の形成を完了する。
【００５０】
その上に絶縁層となるフィルムをラミネートして熱硬化した後、レーザーを照射して層間接続用のビアホールを形成する。絶縁層の表面を同じ酸化剤を用いて粗化し、同様の手法で所定の配線パターンを形成して、評価用サンプルの作製を完了する。
【００５１】
この際、埋め込み樹脂として試料番号１〜９についてそれぞれ、調合後４時間、６時間、８時間、２４時間、４８時間経過後の埋め込み樹脂を用意し、それぞれの埋め込み樹脂を用いたサンプルを作成し、埋め込み性の評価を行う。合否判定基準は、拡大鏡による外観検査において気泡を噛まなかったキャビティーが９５％以上あったものを合格とする。必要に応じて、埋め込み樹脂にダメージを与えないようにビルドアップ層を研磨除去した上で埋め込み樹脂の状態を観察していもよい。表２において、合格は○、不合格は×で示す。
【００５２】
また、試料番号１０〜１５の埋め込み樹脂に関しては、熱衝撃試験（試験条件は、−５５℃〜１２５℃×３００サイクル（２サイクル／１時間）で行い耐熱衝撃性の評価を行う。合否判定基準は、拡大鏡による外観検査においてクラック発生率が５％以下の合格であったものを耐熱衝撃性について合格とする。必要に応じて、埋め込み樹脂にダメージを与えないようにビルドアップ層を研磨除去した上で埋め込み樹脂の状態を観察していもよい。表２,３において、合格は○、不合格は×で示す。
【００５３】
【表１】
0003895156.tif 000002
【００５４】
【表２】
0003895156.tif 000003
【００５５】
【表３】
0003895156.tif 000004
【００５６】
結果より、前記埋め込み樹脂を用いた本発明による実施例のサンプルにおいては良好な結果が得られることがわかる。
一方、硬化剤の粘度が１７０ｍＰａ・ｓを超える比較例である試料番号４、５、７及び９では、４８時間放置以降は粘度が８５ｍＰａ・ｓを超えてしまい、充填性に劣る結果となった。
【００５７】
【発明の効果】
本発明によれば、埋め込み性が良好で、かつ長時間の常温下での使用にも耐え得る埋め込み樹脂を用いた配線基板が得られる。あらかじめ、埋め込み樹脂を所定値よりも低粘度にすることで、埋め込み性等を良好にできる。酸無水物硬化剤の種類を所定値よりも粘度の低いタイプの物を用いることで、容易に低粘度化を図ることができる。
【図面の簡単な説明】
【図１】本発明の配線基板をＢＧＡ基板に適用した例を示す説明図である。
【図２】本発明の配線基板の製造方法の一態様を示す説明図である。
【図３】本発明の配線基板の製造方法の一態様を示す説明図である。
【図４】本発明の配線基板の製造方法の一態様を示す説明図である。
【図５】本発明の配線基板の製造方法の一態様を示す説明図である。
【図６】本発明の配線基板の製造方法の一態様を示す説明図である。
【図７】本発明の配線基板の製造方法の一態様を示す説明図である。
【図８】本発明の配線基板の製造方法の一態様を示す説明図である。
【図９】本発明の配線基板の製造方法の一態様を示す説明図である。
【図１０】本発明の配線基板をＢＧＡ基板に適用した例を示す説明図である。
【図１１】本発明の一態様であるＦＣ−ＰＧＡ型の多層プリント配線基板を用いた半導体装置の説明図。
【図１２】厚み４００μｍの銅張りコア基板の概略図。
【図１３】厚み４００μｍの銅張りコア基板のパターニング後の状態を示す説明図。
【図１４】コア基板の両面に絶縁層を形成した基板にビアホールとスルーホールを形成した状態を示す説明図。
【図１５】コア基板の両面に絶縁層を形成した基板にパネルメッキをかけた後の状態を示す説明図。
【図１６】スルーホールを穴埋め充填した基板の説明図。
【図１７】貫通孔を打ち抜き形成した基板を示す説明図。
【図１８】貫通孔を打ち抜き形成した基板の一面にマスキングテープを貼り付けた状態を示す説明図。
【図１９】貫通孔内に露出したマスキングテープ上に積層チップコンデンサを配置した状態を示す説明図。
【図２０】貫通孔内に埋め込み樹脂を充填した状態を示す説明図。
【図２１】基板面を研磨して平坦化した状態を示す説明図。
【図２２】基板の研磨面にパネルメッキをかけた状態を示す説明図。
【図２３】配線をハターニングした状態を示す説明図。
【図２４】基板上にビルドアップ層及びソルダーレジスト層を形成した状態を示す説明図。
【図２５】本発明の一態様であるＦＣ−ＰＧＡ型の多層プリント配線基板の説明図。
【符号の説明】
１      コア基板
２      貫通孔（開口部）
３      バックテープ
４      電子部品
５      電子部品の電極
６      埋め込み樹脂
６０    平坦化面
６１    粗化面
【図１】
0003895156.tif 000005
【図２】
0003895156.tif 000006
【図３】
0003895156.tif 000007
【図４】
0003895156.tif 000008
【図５】
0003895156.tif 000009
【図６】
0003895156.tif 000010
【図７】
0003895156.tif 000011
【図８】
0003895156.tif 000012
【図９】
0003895156.tif 000013
【図１０】
0003895156.tif 000014
【図１１】
0003895156.tif 000015
【図１２】
0003895156.tif 000016
【図１３】
0003895156.tif 000017
【図１４】
0003895156.tif 000018
【図１５】
0003895156.tif 000019
【図１６】
0003895156.tif 000020
【図１７】
0003895156.tif 000021
【図１８】
0003895156.tif 000022
【図１９】
0003895156.tif 000023
【図２０】
0003895156.tif 000024
【図２１】
0003895156.tif 000025
【図２２】
0003895156.tif 000026
【図２３】
0003895156.tif 000027
【図２４】
0003895156.tif 000028
【図２５】
0003895156.tif 000029