(57)【特許請求の範囲】
【請求項１】
光ディスクからの読出信号から第１の同期信号を同期信号検出回路で検出しかつ前記読出信号を受けて復調回路で１フレーム分のデータを復調し、復調された１フレーム分のデータを前記第１の同期信号に同期させてメモリに順次記憶し、前記第１の同期信号が検出されないときには内部生成した第２の同期信号に同期させて前記復調された１フレーム分のデータを前記メモリに記憶し、前記読出信号から前記第１の同期信号が検出されたときにこの第１の同期信号に同期させて前記１フレーム分のデータを前記メモリに記憶する光ディスク再生装置において、
前記第２の同期信号に同期させて前記復調された１フレーム分のデータを前記メモリに記憶する動作状態において前記読出信号から前記第１の同期信号が検出されたときにこの第１の同期信号が前記第２の同期信号の周期における前半側あるいは後半側にあるか否かを判定する判定回路と、前記第１の同期信号を受けて前記第１の同期信号と自己の出力との論理和でリセットされ前記自己の出力を前記第２の同期信号として発生しかつクロック信号をカウントするカウンタと、前記第１の同期信号があるときに前記第１の同期信号を選択し、そうでないときに前記第２の同期信号を選択していずれか一方を出力する同期信号選択回路とを有し、前記判定回路が前記カウンタから前記前半側あるいは前記後半側に対応するパルス幅のパルスを受けて前記判定をして前記前半側にあると判定されたときに前記メモリにおける１つ前のフレームデータの記憶位置に前記復調された１フレーム分のデータを記憶することを特徴とする光ディスク再生装置。
【請求項２】
前記カウンタは５８８進カウンタであり、前記光ディスクはＣＤであり、さらに、前記判定回路は、前記同期信号選択回路が第２の同期信号を選択しているときに動作して前記第１の同期信号と前記５８８進カウンタから前記前半側に対応するパルス幅のパルスとを受けて前記判定を行う請求項１記載の光ディスク再生装置。
【請求項３】
さらに、ＥＣＣエラー訂正回路を有し、前記判定回路の判定結果に応じて前記前半側にあるとの判定ではないときに前記メモリと前記ＥＣＣエラー訂正回路とを前記読出信号のデータに同期する読出系のクロックに応じて動作させて前記メモリに前記１フレーム分のデータを順次記憶し、前記ＥＣＣエラー訂正回路が前記メモリのデータのエラー訂正を行う請求項２記載の光ディスク再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光ディスク再生装置に関し、詳しくは、ＣＤ（コンパクトディスク）の再生装置において、ＣＤの傷などにより同期信号が欠落した場合の内部同期信号による同期状態からその後にＣＤから読出された外部同期信号に再同期を採るときに発生する、記憶されるフレームデータの不連続性を抑制することができるような光ディスク再生装置に関する。
【０００２】
【従来の技術】
光ディスク再生装置の１つであるＣＤ再生装置にあっては、ＣＤの傷などにより同期信号が検出できな場合がある。通常、ＣＤ再生装置内には、同期保護回路が内蔵されていて、内部で同期信号を発生し、外部同期信号が検出できないときにはこの内部で生成された同期信号で補完することが行われている。
図４は、そのＣＤ再生装置の一例である。
図４において、２０は、ＣＤ再生装置であって、ＣＤ１が装着され、これを回転する回転駆動機構２と、ピックアップ（４分割フォトディテクタ）３、このピックアップ３からの受光信号を増幅してＲＦ検出信号（トータル受光量検出信号）を読出信号として発生するＲＦ増幅器４、ＲＦ増幅器４から読出信号を受けるＥＦＭ復調回路５、そしてＲＦ増幅器４から読出信号を受ける同期信号検出回路６、さらに内挿補完同期信号生成回路７と、同期信号選択回路８、アドレス生成書込回路９、ＳＲＡＭ１０、ＥＣＣエラー訂正回路１１、データ読出出力回路１２、読出系のクロック発生回路１３、そして再生系のクロック発生回路等から構成されている。
【０００３】
ここで、ＥＦＭ復調回路５は、読出信号（ＲＦ検出信号）を受けてＥＦＭデータを復調する。同期検出回路６は、読出信号を受けてこの信号から同期信号を抜き取ることで外部同期信号を検出して同期信号ＤSYNCとして出力する。内挿補完同期信号生成回路７は、内部に５８８進カウンタを有していて、クロック発生回路１３からのクロックＣＬＫをカウントし、同期信号ＤSYNCを受けてカウント値がリセットされることで同期信号ＤSYNCに同期した内部の同期信号ＩSYNCを発生する。
同期信号選択回路８は、同期信号ＤSYNCと同期信号ＩSYNCとを受けていずれかを選択するものであり、同期検出回路６から同期信号ＤSYNCを受けているときには同期信号ＤSYNCを同期信号ＲSYNCとして出力し、同期信号ＤSYNCがないときには同期信号ＩSYNCを同期信号ＲSYNCとして出力する。これにより同期信号ＤSYNCが欠落したときには同期信号選択回路８により同期信号が補完される。
クロック発生回路１３は、ＲＦ増幅器４から読出信号を受けてＰＬＬ制御によりクロックＣＬＫ（５８８クロック）を発生してＳＲＡＭ１０と、ＥＣＣエラー訂正回路１１、データ読出出力回路１２等の再生系回路以外の図１に図示する各回路にクロックＣＬＫを送出する。ＳＲＡＭ１０と、ＥＣＣエラー訂正回路１１、データ読出出力回路１２等は、再生系クロックを発生するクロック発生回路１４からのクロックＣＫ（５７６クロック）を受けて動作する。
【０００４】
アドレス生成書込回路９は、同期信号ＲSYNCを受けてＳＲＡＭ１０のアドレスを更新し、ＥＦＭ復調回路５で復調された１フレーム分（５８８チャネル分）のＥＦＭデータを更新したＳＲＡＭ１０のアドレスから書込み、それを記憶する。ＥＣＣエラー訂正回路１１は、ＳＲＡＭ１０から、現在の記録データ位置を基準として所定量の記憶されたデータを読出して新しく記憶された１フレームのデータについてＥＣＣエラー訂正をしてＳＲＡＭ１０に戻す。データ読出出力回路１２は、ＥＣＣエラー訂正されたデータを読出して、デジタルアナログ変換をして再生するアナログ再生回路側へと出力する。
なお、ＲＦ増幅器３は、内部にＲＦ検出信号（トータル受光量検出信号）と位置エラー検出信号ＦＥとを生成するフォーカス位置エラー生成回路を有していて、ＲＦ検出信号と位置エラー検出信号ＦＥとがフォーカシングサーボを行うフォーカスサーボ機構に与えられるが、これについては図では省略してある。
【０００５】
【発明が解決しようとする課題】
図５は、同期信号選択回路８の同期信号の発生とＳＲＡＭ１０の１フレームのデータ記憶タイミングの説明図である。
図５（ａ）に示す同期信号ＤSYNCがあるときには、同期信号選択回路８は、図５（ｃ）に示すように同期信号ＤSYNCに対応して同期信号ＲSYNCを発生し、同期信号ＤSYNCがないときには、図５（ｂ）に示す同期信号ＩSYNCに対応して同期信号ＲSYNCを発生する。
【０００６】
これによりＣＤ再生装置は、同期信号ＩSYNCの同期信号で補完同期がなされているが、同期信号ＩSYNCは、内部クロックＣＬＫをカウントして発生することから、例えば、図５（ｃ）〜（ｅ）に示すように、ＳＲＡＭ１０への５フレーム目の書込処理が完了した後に再同期信号として同期信号ＤSYNCが発生すると、次のフレームをフレーム６としてＥＦＭデータをＳＲＡＭ１０に記憶することになる。これは、同期信号ＩSYNCの発生タイミングが再同期の同期信号ＤSYNCに対して位相が進み、前にずれたことにより起こる。このようなときには、図５（ｅ）に示すように、５フレーム目のＥＦＭデータは、５フレーム目に一部が記憶され、あるいは４フレーム目の一部のデータが５フレーム目に記憶され、本来の５フレーム目としてＳＲＡＭ１０に記憶されるデータが６フレーム目の位置になってしまう。その結果、４フレーム目から６フレーム目のＥＦＭデータは不連続にメモリに記憶されることになり、問題である。
なお、図５（ｄ）は、各フレームにおけるクロックＣＬＫのカウント値であり、通常、読出系の１フレーム分は５８８クロックとなっている。また、図５（ｅ）の数値は、説明上フレーム１番目からの順番に番号で示した、１フレームごとの論理アドレスとしてのフレーム順に対応するアドレス位置であり、説明上採用しているに過ぎない。この点は、以下の説明においても同じである。
この発明の目的は、このような従来技術の問題点を解決するものであって、光ディスクの傷などにより同期信号が欠落した場合の内部同期信号による同期状態からその後に光ディスクから読出された外部同期信号に再同期を採るときに発生する、記憶されるフレームデータの不連続性を抑制することができる光ディスク再生装置を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するための光ディスク再生装置の特徴は、光ディスクからの読出信号から第１の同期信号を同期信号検出回路で検出しかつ読出信号を受けて復調回路で１フレーム分のデータを復調し、復調された１フレーム分のデータを第１の同期信号に同期させてメモリに順次記憶し、第１の同期信号が検出されないときには内部生成した第２の同期信号に同期させて復調された１フレーム分のデータをメモリに記憶し、読出信号から第１の同期信号が検出されたときにこの第１の同期信号に同期させてメモリに記憶する光ディスク再生装置において、第２の同期信号に同期させて復調された１フレーム分のデータをメモリに記憶する動作状態において読出信号から第１の同期信号が検出されたときにこの第１の同期信号が第２の同期信号の周期における前半側あるいは後半側にあるか否かを判定する判定回路と、第１の同期信号を受けて第１の同期信号と自己の出力との論理和でリセットされ自己の出力を第２の同期信号として発生しかつクロック信号をカウントするカウンタと、第１の同期信号があるときに第１の同期信号を選択し、そうでないときに第２の同期信号を選択していずれか一方を出力する同期信号選択回路とを有し、前記判定回路がカウンタから前半側あるいは後半側に対応するパルス幅のパルスを受けて前記判定をして前半側にあると判定されたときにメモリにおける１つ前のフレームデータの記憶位置に復調された１フレーム分のデータを記憶するものである。
【０００８】
【発明の実施の形態】
このように、再同期のときに検出される第１の同期信号（外部同期信号）が第２の同期信号（内部同期信号）の周期における前半側にあるか、あるいは後半側にあるかを判定する判定回路を設けることで、第１の同期信号が前半に発生しているときには、内部同期の第２の同期信号が第１の同期信号に対して進んでいるので、メモリ上の１つ前の１フレームの記憶位置に復調された１フレーム分のデータを記憶する。このようにすれば、１フレーム分の復調データがメモリ上の正しい位置に記憶される。
逆に、第１の同期信号が第２の同期信号の周期における後半に発生しているときには、内部同期の第２の同期信号が第１の同期信号に対して遅れているので、再同期の第１の同期信号は、次の同期信号とみて、これに応じて通常どおりメモリ上の次の１フレームの記憶位置に記憶すればよい。これにより再同期において１フレーム分の復調データがメモリ上の正しい位置に記憶される。
【０００９】
その結果、１フレーム分の復調データがメモリ上において正しい位置に順次記憶されるので、再生データの不連続性が回避される。なお、内部同期の第２の同期信号が第１の同期信号に対して遅れている後者の場合には、１フレーム分の復調データの一部が手前のフレームに記憶されないこともある。これについては、ＥＣＣエラー訂正回路があるので、再生においてはほとんど問題にならないが、このようなときには、再生系で動作するメモリの書込み速度とＥＣＣエラー訂正回路の処理速度を上げればよい。それには、例えば、読出系の速いクロックで動作させることで対処することができる。
【００１０】
【実施例】
図１は、この発明の光ディスク再生装置を適用したＣＤ再生装置のブロック図、図２は、その外部同期信号が内部同期信号に対して進んでいる場合の再同期のタイミングとフレーム記憶との関係についての説明図、図３は、その外部同期信号が内部同期信号に対して遅れている場合の再同期のタイミングとフレーム記憶との関係についての説明図である。なお、図４と同一の構成要素は、同一の符号で示し、その説明を割愛する。
図１において、２１は、ＣＤ再生装置であって、図２の内挿補完同期信号生成回路７に換えて内挿補完同期信号生成回路７０が設けられ、同期信号選択回路８に換えて同期信号選択回路８０と判定回路８１、そしてクロック選択回路８３とが設けられ、さらにアドレス生成書込回路９に換えてアドレス生成書込回路９０が設けられている。
【００１１】
内挿補完同期信号生成回路７０は、オアゲート７１とクロック発生回路１３からクロックＣＬＫを受けてこのクロックＣＬＫをカウントする５８８進カウンタ７２とから構成されている。オアゲート７１は、同期検出回路６から同期信号ＤSYNCを受け、さらに５８８進カウンタ７２の出力端子Ｏ1から１フレーム分のカウント値である５８８カウントが終了したときの終了信号（カウントアップ信号）を受ける。そして、いずれかでの入力に応じて５８８進カウンタ７２をリセットする。さらに、５８８進カウンタ７２は、５８８カウントの半分の２９４カウント値の出力ＷＦ２９４を出力端子Ｏ2に発生する。なお、ＷＦ２９４は、０カウントから２９４カウントまでＨＩＧＨレベル（以下“Ｈ”）となる信号である。
【００１２】
同期信号選択回路８０は、同期検出回路６から同期信号ＤSYNCを受けてこれがあるときには同期信号ＤSYNCを同期信号ＲSYNCとして出力する。また、同期信号ＤSYNCを受けないときには同期信号ＩSYNCを選択して同期信号ＲSYNCとして出力する。さらに、この同期信号選択回路８０は、同期信号ＩSYNC側に選択を切換えているときには起動信号Ａをフレーム数判定回路８１に送出する。フレーム数判定回路８１は、この起動信号Ａを受けて起動され、５８８進カウンタ７２から２９４カウント値の出力ＷＦ２９４と同期検出回路６から再同期の同期信号ＤSYNCとを受けて同期信号ＤSYNCが同期信号ＩSYNCの１フレームの周期においてその前半に発生しているか否かを判定する。そして前半に発生しているときには判定結果信号Ｊをアドレス生成書込回路９０に送出する。
【００１３】
同期検出回路６により再同期の同期信号ＤSYNCが検出されたときには、これを受けて同期信号選択回路８０は、再同期の同期信号ＤSYNC側に切換わり、同期信号ＤSYNCを選択した後に、フレーム数判定回路８１に対する起動信号Ａを停止する。これによりフレーム数判定回路８１が動作を停止する。なお、フレーム数判定回路８１の動作停止は、判定結果信号Ｊの発生後にタイミング調整されている。
ところで、以上の同期検出回路６、同期信号選択回路８０、フレーム数判定回路８１、そしてＥＦＭ復調回路５等の各回路の動作のタイミングとそれぞれの出力信号の調整は、遅延回路等を挿入して行うことになるが、これらは各設計事項であるのでここでは割愛する。
【００１４】
アドレス生成書込回路９０は、クロック発生回路１３のクロックＣＬＫを受け、さらにフレーム数判定回路８１から判定結果信号Ｊを受ける。そして、判定結果信号Ｊを受けたときには、ＳＲＡＭ１０のアドレス値を更新することなく、同期信号ＤSYNCに応じてＳＲＡＭ１０に１フレーム分のデータを記憶する。これにより再同期状態に入ったときのＥＦＭデータは、１つ前のフレーム位置に上書き記憶され、正しいフレーム数でＳＲＡＭ１０に記憶される。
その状態について図２で説明すると、先に図５で説明したように、図２（ａ）に示す同期信号ＤSYNCがあるときには、同期信号選択回路８０は、同期信号ＤSYNCに対応して同期信号ＲSYNCを発生し、同期信号ＤSYNCがないときには、図２（ｂ）に示す同期信号ＩSYNCに対応して同期信号ＲSYNCを発生する。この同期信号ＩSYNCの同期信号で補完同期がなされているときには、図２（ｃ）に示す５８８進カウンタ７２の２９４カウント値の出力端子Ｏ2の出力ＷＦ２９４が有効となる。そして、再同期の同期信号ＤSYNCが発生したときに出力ＷＦ２９４の“Ｈ”レベルにあれば、フレーム数判定回路８１が図２（ｄ）に示す判定結果出力Ｊを出力する。
【００１５】
これによりアドレス生成書込回路９０は、図２（ｆ）に示すように、前のフレーム数のアドレス（数値はフレーム数に対応する論理アドレスとして示してある）を更新することなく、フレーム数５に対応してＳＲＡＭ１０のフレーム数５のアドレスに１フレーム分のデータを記憶する処理をする。なお、図５（ｅ）は、５８８進カウンタ７２の各フレームにおけるクロックＣＬＫのカウント値である。
その結果として、５フレーム目のデータがＳＲＡＭ１０の本来の位置に記憶され、フレーム４からフレーム６が実質的に連続的に記憶されることになる。
なお、このとき、再同期の同期信号ＤSYNCの発生タイミングが出力ＷＦ２９４のＬＯＷレベル（以下“Ｌ”）のときであれば、フレーム数判定回路８１は、判定結果出力Ｊを出力しない。この場合には、アドレス生成書込回路９０は通常の動作となり、再同期の同期信号ＤSYNCは、次のフレームに対応するものであるので、同期信号ＤSYNCに応じてＳＲＡＭ１０のアドレス（１フレームに対応するアドレス）が更新されて記憶すべきＥＦＭデータは、そのままで正しい位置に記憶される。
すなわち、同期信号ＤSYNCが同期信号ＩSYNCの周期における後半に発生しているときには、内部同期の同期信号ＩSYNCが同期信号ＤSYNCに対して遅れているので、再同期の同期信号ＤSYNCは、次の同期信号とみて、これに応じて通常どおりＳＲＡＭ１０上の次のアドレス（１フレームに対応するアドレス）に１フレームのデータが記憶される。これにより再同期において１フレーム分の復調データがＳＲＡＭ１０上の正しい位置に記憶されることになる。
【００１６】
このように、再同期のときに発生する同期信号ＤSYNCが内部の同期信号ＩSYNCの周期における前半側にあるか否かをフレーム数判定回路８１で判定することで、同期信号ＤSYNCが前半に発生しているときには、内部同期の同期信号ＩSYNCが同期信号ＤSYNCに対して進んでいるので、アドレス生成書込回路９０のアドレス値（フレームに対応するアドレス）を更新しないようにして、ＳＲＡＭ１０の記憶アドレスを１つ前の１フレームの記憶位置に設定してＳＲＡＭ１０にデータを記憶するようにする。これにより、１フレーム分のＥＦＭ復調データがＳＲＡＭ１０上の正しい位置に順次記憶される。
その結果、１フレーム分の復調データがＳＲＡＭ１０上において正しい位置に記憶され、再生データの不連続性が回避される。
なお、内部同期の同期信号ＩSYNCが同期信号ＤSYNCに対して遅れている場合には、１フレーム分の復調データの一部が手前のフレームに記憶されないこともある。しかし、ＥＣＣエラー訂正回路１１があるので、再生においてはほとんど問題にならないが、内部同期の同期信号ＩSYNCが同期信号ＤSYNCに対して遅れている場合の対策について以下説明する。なお、この場合には、同期信号ＤSYNCがＣＤ１の回転変動により内部同期の同期信号ＩSYNCに対して進んでいると考えるべきであるので、以下ではこの観点から説明する。
【００１７】
さて、ＣＤのデータ読出系が４．３２１８ＭＨｚで行われ、５８８クロックであるが、通常、再生系のクロックは、４４．１ｋＨｚのサンプリング周波数のために、４．２３３６ＭＨｚである。そこで、クロック発生回路１４により再生系は５７６クロックで再生が行われる。読出系と再生系との間には１２クロック分の余裕がある。この１２クロック分の時間は、再生系において処理を休止している。また、ＳＲＡＭ１０には、入力され書込まれる復調データに対しては、ジッタの影響を排除するために±４フレーム分のバッファ領域が設けられている。ここでは、このような読出系と再生系のシステムの相違を利用して同期信号ＤSYNCが内部同期の同期信号ＩSYNCに対して進んでいる場合の対策を採る。
それは、クロック選択回路８２がクロック発生回路１３のクロック５８８側のクロックＣＬＫを選択することで行われる。
【００１８】
クロック選択回路８２は、同期信号選択回路８０からフレーム数判定回路８１に送出される起動信号Ａとフレーム数判定回路８１の判定結果信号Ｊ、さらに読出系のクロック発生回路１３からのクロックＣＬＫ（５８８クロック）とクロック発生回路１４からのクロックＣＫ（５７６クロック）とを受けてＳＲＡＭ１０、ＥＣＣエラー訂正回路１１、そしてデータ読出出力回路１２にクロックＣＬＫか、クロックＣＫか、のいずれかを選択して出力する。
通常は、図４の従来技術で示したように、クロック発生回路１４のクロックＣＫが選択されている。そして、起動信号Ａを受けているときにフレーム数判定回路８１の判定結果信号Ｊを受けなかったときに、読出系のクロック発生回路１３のクロックＣＬＫ（５８８クロック）を選択してＳＲＡＭ１０、ＥＣＣエラー訂正回路１１、そしてデータ読出出力回路１２に送出する。
【００１９】
これにより、ＳＲＡＭ１０、ＥＣＣエラー訂正回路１１、そしてデータ読出出力回路１２の再生系は、クロック５８８で動作して通常より速い処理を行う。
この場合、１フレームごとに１２クロックの余裕があるので、読出クロックが通常で＋２０％程度変動して同期信号の位相が進んでいても１．７フレーム分程度で遅れを取り戻すことができる。もちろん、＋５０％の最大変動時であっても５７６÷１２＝４８により４８フレーム程度であれば、遅れを取り戻すことができる。そこで、前記のクロック選択回路８２のクロックＣＬＫの選択期間を４８フレームか、これ以上に設定することで十分に補正が可能になる。したがって、クロック選択回路８２は、この４８フレームに相当する期間の後にその選択をクロックＣＫ側に戻し、通常の再生系の動作のクロックＣＫを出力する。
【００２０】
ところで、ＣＤの再生では通常ＣＬＶ（コンスタント・ライン・ベロシティ）で再生で行うが、例えば、音飛び防止などで行われるＣＡＶ（コンスタント・アンギュラー・ベロシティ）モードでの再生のときには、読出クロックが±２０程度で変化し、最大では±５０％程度まで及ぶ。そこでこの場合、再生系もこの読出クロックを利用して動作することになる。このＣＡＶモードを持つＣＤ再生装置の場合には、ジッター防止のためにまた、音飛び防止等のために大きなバッファが用意されている。そこで、同期信号ＤSYNCが内部同期の同期信号ＩSYNCに対して進んでいる場合の前記の対策として、このクロック５８８とバッファを利用することができる。
すなわち、選択回路８２がクロックＣＬＫを選択して出力しているときには、ＥＦＭ復調回路５で復調されたＥＦＭデータを同期信号とともにＣＡＶモードで使用されるバッファ（図示せず）に一定時間、例えば、４８フレーム分を記憶し、再生処理をする。その後に、再生系のクロック５７６に戻り、通常処理をするようにすることができる。
図３は、外部同期の同期信号ＤSYNCが内部同期の同期信号ＩSYNCに対して遅れている場合の再同期のタイミングとフレーム記憶との関係についての説明図である。図３（ａ）〜（ｅ）は、図５の場合に対応していて、（ａ）は同期信号ＤSYNC、（ｂ）は同期信号ＩSYNC、（ｃ）は同期信号ＲSYNC、（ｄ）はクロックＣＬＫのカウント値、（ｅ）は、ＳＲＡＭ１０の記憶フレーム数に対応するアドレス（論理アドレス）である。図（ｅ）では、フレーム数５以降の処理期間が短くなっている。
【００２１】
以上説明してきたが、実施例では、フレーム数判定回路８１は、再同期の同期信号ＤSYNCが内部同期信号ＩSYNCの１フレームの周期においてその前半に発生しているか否かを判定しているが、これは、内部同期信号の後半に発生しているか否かを判定するものであってもよい。この場合には、判定結果信号に対する動作が実施例とは逆となり、後半の判定結果信号を受けているときにはＳＲＡＭのアドレスを更新し、そうでないときにアドレスを更新しないようにして１つ前のフレームにして１フレーム分のデータをＳＲＡＭに書込むことになる。
また、復調された１フレームデータを記憶するメモリは、実施例ではＳＲＡＭであるが、これに限定されるものではなく、メモリ一般であってよい。
【００２２】
【発明の効果】
この発明にあっては、再同期のときに検出される第１の同期信号（外部同期信号）が第２の同期信号（内部同期信号）の周期における前半側にあるか、あるいは後半側にあるかを判定する判定回路を設けることで、第１の同期信号が前半に発生しているときには、内部同期の第２の同期信号が第１の同期信号に対して進んでいるので、メモリ上の１つ前の１フレームの記憶位置に復調された１フレーム分のデータを記憶する。このようにすれば、１フレーム分の復調データがメモリ上の正しい位置に記憶される。
逆に、第１の同期信号が第２の同期信号の周期における後半に発生しているときには、内部同期の第２の同期信号が第１の同期信号に対して遅れているので、再同期の第１の同期信号は、次の同期信号とみて、これに応じて通常どおりメモリ上の次の１フレームの記憶位置に記憶すればよい。これにより再同期において１フレーム分の復調データがメモリ上の正しい位置に記憶される。
その結果、１フレーム分の復調データがメモリ上において正しい位置に順次記憶されるので、再生データの不連続性が回避される。
【図面の簡単な説明】
【図１】図１は、この発明の光ディスク再生装置を適用したＣＤ再生装置のブロック図である。
【図２】図２は、その外部同期信号が内部同期信号に対して進んでいる場合の再同期のタイミングとフレーム記憶との関係についての説明図である。
【図３】図３は、その外部同期信号が内部同期信号に対して遅れている場合の再同期のタイミングとフレーム記憶との関係についての説明図である。
【図４】図４は、一般的なＣＤ再生装置の内部構成のブロック図である。
【図５】図５は、同期信号選択回路の同期信号の発生とＳＲＡＭの１フレームのデータ記憶タイミングの説明図である。
【符号の説明】
１…ＣＤ、２…回転駆動機構、３…ピックアップ（４分割フォトディテクタ）
４…ＲＦ増幅器、５…ＥＦＭ復調回路、
６…同期信号検出回路、７…内挿補完同期信号生成回路、
８，８０…同期信号選択回路、９…アドレス生成書込回路、
１０…ＳＲＡＭ、１１…ＥＣＣエラー訂正回路、
１２…データ読出出力回路、１３…クロック発生回路、
２０，２１…ＣＤ再生装置、
７１…オアゲート、７２…５８８進カウンタ、
８１…フレーム数判定回路。
【図１】
0003868662.tif 000002
【図２】
0003868662.tif 000003
【図３】
0003868662.tif 000004
【図４】
0003868662.tif 000005
【図５】
0003868662.tif 000006