(57)【特許請求の範囲】
【請求項１】
スイッチング回路内のスイッチング素子の信号端子に、該スイッチング回路の出力側に設けられた電流検知器によって把握された出力電流の周期挙動に関するデータを帰還入力させる回路を接続し、出力極性をパルス的に切換えるスイッチング動作を持続的に行わせて、入力した直流又は脈流電力を高周波交流電力に変換して出力させるようにした加熱用電源装置であって、前記信号端子に入力させる信号を調整するための、マイクロコンピュータを備えた制御回路を有し、該制御回路内には、前記スイッチング動作を随意に設定した実行度数率により間欠的に実行させるように構成した出力電力調節機構と、前記出力電流の周期挙動に関するデータとして周波数と位相のデータを一旦記憶し、前記出力電流が前記スイッチング動作の前記間欠的な実行における休止期間後の正常な再起に必要な所定レベル以下に減衰したとの前記マイクロコンピュータの判断を受けて、前記電流検知器から前記スイッチング素子に帰還させる即時信号に代え前記の一旦記憶した周期挙動データに基づいて発振を行うオシレータの信号を、前記スイッチング素子の信号端子に帰還させるように構成した発振動作維持機構とを配備すると共に、前記出力電力調節機構におけるスイッチング動作の実行度数率の設定を、レートジェネレータから発信されたレート信号を基に、スイッチング動作の２4〜２16周期単位で行うことにより、加熱の精度に関わる出力電力調節の精度を出力電力のフルスケールの１／２4〜１／２16の細密さで確保したことを特徴とする加熱用高周波電源装置。
【請求項２】
前記スイッチング動作の実行度数率を、前記出力電流の周波数変化に基づいて設定するようにした請求項１に記載の加熱用高周波電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘導加熱等に必要な大電力の高周波交流を発生させることのできるインバータ式の高周波電源装置に関する。
【０００２】
【従来の技術】
高周波交流電力の発生手段として、近年、ソリッドステートのスイッチング素子を用いたインバータが主流となっている。インバータとは、本来は、素子に出力極性を切換えるスイッチング動作を行わせて直流入力を交流に変換して出力させる機構の呼称であるが、商用交流を整流して直流にする「順変換部」が一体化された装置の一般的呼称ともなっている。因みに、このように一体化された装置においては、直流を交流に変換する本来のインバータ部分は「逆変換部」と称される。
【０００３】
誘導加熱のようにｋＷレベルの大電力を要する場合には、経済性などの点で電力効率の確保が重大要件であるため、インバータの出力側と負荷とで構成される出力回路を共振状態で動作させることが望ましく、このため、通常は、図12又は図13に例示したように、出力回路にインダクタンスＬとキャパシタンスＣを共存させて、通電目標周波数に見合った共振回路を形成させ、インバータから出力される交流の周波数を上記回路の共振周波数に追尾させる構成が採用されている。誘導加熱においては、被加熱物に係合した電磁コイル、即ちＬが負荷されるため、目標周波数をｆ0として、１／２π√（ＬＣ）＝ｆ0となるようなＣを、図12又は図13に例示したように、直列又は並列に組み込んだ出力回路を構成して通電を行うようにしている。しかして、前記出力回路の共振周波数は被加熱物の昇温等による上記Ｌの変化によって変動して行くため、インバータに、上記共振周波数の交流を出力させるようにする追尾動作が特に重要となる。
【０００４】
上記追尾動作は、図９，図10又は図11の回路例で示すように、スイッチング回路１，1'又は1"にスイッチング動作を継続させるために、スイッチング回路の上段側即ち直流高電位側あるいは下段側即ち直流低電位側に配されたスイッチング素子２(2a，2b)の信号端子３(3a，3b)に入力させる信号として、プログラム的に供給される外部信号ではなく、電流検知器４等によって把握された出力電流の周期挙動に関するデータを、位相等を整えて帰還させる形で用いることによって行われる。このため、制御回路５には帰還させる信号の位相を適正化するために常用されるＰＬＬ(Phase Locked Loop)機構６が組み込まれている。上記構成により、出力回路の共振特性を刻々反映した共振状態の通電を継続させることができる。
【０００５】
インバータ電源装置には、通常は、出力電力を調節する機構が必要であり、この出力電力を調整する手段の代表的なものとして、前記順変換部のサイリスタの点弧角を調節する移相制御方式を例示できる。
【０００６】
また、近年、前記逆変換部における前記スイッチング動作を間欠的に実行させ、実行の度数率を増減させるＰＤＭ(Palse Density Modulation)方式の利用が提唱され、実用が始まっている。このＰＤＭ方式は、周波数追尾型のインバータに適用した場合、出力調節に伴う電力損失がゼロであり、また、順変換部における出力電力調節を必要としないため、順変換部が、ダイオード整流素子を用いた単なる整流回路で済む上に、出力を調節する動作を、信号レベルの機構で行えることから、大電力インバータ電源装置においてとりわけメリットの大きい出力電力調節手段ということができる。
【０００７】
しかし、上記ＰＤＭ方式を周波数追尾型のインバータ電源装置に導入する上で次のような難題が存在した。即ち、誘導加熱のようにＱ値（共振の鋭さ＝２πｆＬ／Ｒ）の小さい出力回路が形成される場合、出力回路を流れる周期電流の減衰が大きく、このため、ＰＤＭ方式において間欠的に生じることになる前記スイッチング動作の休止期間において、前記信号端子にデータを帰還入力させる信号が早々に衰微して、前記スイッチング動作が正常に再起できずに途絶えてしまうという支障を来たす点である。上記出力電流の減衰に起因する問題点は、上記スイッチング動作の休止期間が長くならないようにすれば解消できるが、これでは、スイッチング動作の実行度数率の設定範囲が、ひいては出力電力の調節範囲が不本意に狭くなってしまい、本来の目的と相容れないことになる。
【０００８】
【発明が解決しようとする課題】
本発明は、上述のような従来技術に鑑み、周波数追尾型のインバータ式高周波電源装置に、出力電力調節手段として前記ＰＤＭ方式を導入し、且つ前記スイチング動作の実行度数率を、ひいては出力電力を如何様に設定しても、出力電流の減衰による前記支障が生じない高周波電源装置を提供することを、その課題とするものである。
【０００９】
【課題を解決するための手段】
上記課題を解決することを目的としてなされた本発明加熱用高周波電源装置の構成は、スイッチング回路内のスイッチング素子の信号端子に、該スイッチング回路の出力側に設けられた電流検知器によって把握された出力電流の周期挙動に関するデータを帰還入力させる回路を接続し、出力極性をパルス的に切換えるスイッチング動作を持続的に行わせて、入力した直流又は脈流電力を高周波交流電力に変換して出力させるようにした加熱用電源装置であって、前記信号端子に入力させる信号を調整するための、マイクロコンピュータを備えた制御回路を有し、該制御回路内には、前記スイッチング動作を随意に設定した実行度数率により間欠的に実行させるように構成した出力電力調節機構と、前記出力電流の周期挙動に関するデータとして周波数と位相のデータを一旦記憶し、前記出力電流が前記スイッチング動作の前記間欠的な実行における休止期間後の正常な再起に必要な所定レベル以下に減衰したとの前記マイクロコンピュータの判断を受けて、前記電流検知器から前記スイッチング素子に帰還させる即時信号に代え前記の一旦記憶した周期挙動データに基づいて発振を行うオシレータの信号を、前記スイッチング素子の信号端子に帰還させるように構成した発振動作維持機構とを配備すると共に、前記出力電力調節機構におけるスイッチング動作の実行度数率の設定を、レートジェネレータから発信されたレート信号を基に、スイッチング動作の２4〜２16周期単位で行うことにより、加熱の精度に関わる出力電力調節の精度を出力電力のフルスケールの１／２4〜１／２16の細密さで確保したことを特徴とするものである。
【００１０】
即ち、本発明装置は、通常のインバータ式高周波電源装置と同様に、４個のスイッチング素子を用いたフルブリッジ型（図９）、又は、２個のスイッチング素子を用いたハーフブリッジ型（図10）、もしくは１個の素子を用いた一石型（図11）のスイッチング回路を具えており、スイッチング素子２の信号端子３に、出力電流の周期挙動に関するデータを帰還入力させるように構成した周波数追尾型の高周波電源装置である。また、上記帰還入力径路上には、信号端子３に入力させる信号を調整するための制御回路５が配備されている。この制御回路５には、通常の周波数追尾型インバータと同様、前記ＰＬＬ機構６が組み込まれており、また、出力極性が正となる通電路を形成する素子2aと、負となる通電路を形成する素子2bとが同時にＯＮしないようにするためのデッドタイム調整機構７が必要に応じて配備されている。
【００１１】
しかして、本発明装置の特徴は、前記本発明の構成として述べたように、上記制御回路５に、上記ＰＬＬ機構６及びデッドタイム調整機構７に加えて、出力電力調節のための前記ＰＤＭ方式の出力電力調節機構（以下、「ＰＤＭ機構」と称する）８と、出力電流の減衰によって起こる前記帰還信号の衰微を、記憶データを随時発信して補助する発振動作維持機構９を配備した点にある。上記構成により、出力電力調節を経済的に行うことのできるＰＤＭ方式を、前記支障を伴わずに導入することができて、本発明の課題が解決されるのである。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態例を図により説明する。図１は本発明高周波電源装置の一例の回路ブロック図、図２は図１の装置の発振動作維持機構の一例の機能ブロック図、図３は図１の装置の発振動作維持機構の他の例の機能ブロック図、図４は図１の装置のＰＤＭ機構の一例の機能ブロック図、図５は図４のＰＤＭ機構の出力態様図、図６はフルブリッジ型のスイッチング回路にＰＤＭ機構によるスイッチング動作をさせる状況を例示した動作態様図、図７はハーフブリッジ型のスイッチング回路にＰＤＭ機構によるスイッチング動作をさせる状況を例示した動作態様図、図８は本発明電源装置の制御回路の一例を示す機能ブロック図、図９は従来のインバータ式高周波電源回路の一例の回路ブロック図、図10は従来のインバータ式高周波電源回路の他の例の回路ブロック図、図11は従来のインバータ式高周波電源回路の別例の回路ブロック図、図12は公知の高周波電源装置における共振回路の一例のブロック図、図13は公知の高周波電源装置における共振回路の別例のブロック図である。
【００１３】
本発明装置は、図１に例示したように、端子10，10'に入力した直流電力を、スイッチング回路１により高周波交流電力に変換して、端子11，11'から出力させるように構成したものである。スイッチング回路内に配備されたスイッチング素子２（2a，2b）は、少なくとも基本の３個の端子を有するソリッドステート素子であって、電流流入端子12から電流流出端子13に向かって電流の流れる導通が、信号端子３に入力された信号に応じてＯＮ／ＯＦＦされる伝達特性を具えている。上記特性を具えた素子の代表的なものとして、ＳＩＴ（静電誘導型トランジスタ），ＩＧＢＴ（絶縁ゲートバイポーラートランジスタ），ＦＥＴ（電界効果トランジスタ），ＧＴＯ（ゲートターンオフサイリスタ）を例示できる。これらの素子には夫々一長一短があるので、出力させる周波数，電力，電圧あるいは小型化などの仕様上の要請に応じて、通常のインバータと同様の観点で選定すればよい。
【００１４】
上記スイッチング素子２の夫々の信号端子３に所定の電圧信号又は電流信号を入力することによって、スイッチング回路に、直流を高周波交流に変換するスイッチング動作を行わせるものである。即ち、図１の回路例で云えば、信号端子3a，3bに{ON，OFF}動作を指令するペア信号({Yes，No}とする)が入力されると、素子2aの導通がＯＮ、2bの方はＯＦＦとなって、端子10→端子11→負荷14→端子11'→端子10'を経由する通電路(これを「正側通電路」と称する)が形成され、逆に、信号端子3a，3bに{No，Yes}のペア信号が入力されると、端子10→端子11'→負荷14→端子11→端子10'を経由する通電路(「負側通電路」)が形成され、上記２通りの動作が交互に実行されることにより、負荷14には端子11から端子11'に向かう極性(「正」極性とする)と、端子11'から端子11に向かう極性(「負」極性)の電流が交互に流れて交流通電が行われるのである。15はスイッチング素子２とは逆方向の導通を常時ＯＮさせておくためのダイオードである。
【００１５】
図10，図11に夫々示したハーフブリッジ型，一石型のスイッチング回路による場合には、先ず、素子2aの信号端子3aに入力されたYes信号により素子2aの導通がＯＮされて正極性の半波電流が出力回路に流れ、次いで、出力回路の自由振動作用により負極性の半波電流が流れて１回のスイッチング動作が完結される。図10，図11における16は、上記自由振動を誘起させるためのコンデンサである。なお、端子10，10’に、直流に交流分（リップル）が重畳した脈流電力が入力されても、本発明装置は支障なく動作する。
【００１６】
本発明電源装置は周波数追尾型のインバータ式のものであるため、上記信号端子３には、プログラム的に供給される外部信号ではなく、前述のように、電流検知器４等によって把握された出力電流の周期挙動に関するデータを帰還的に信号入力させる。上記出力電流の周期挙動は、前述のように、出力回路の共振特性を反映したものであるため、上記帰還的な信号入力によって出力回路の共振周波数を追尾しながら交流を出力する動作が継続される。
【００１７】
ここで、上記信号入力は、出力電流の周期挙動を、極性及び電圧レベルを整えただけで前記信号端子３に入力させればよいものではない。即ち、第一には、検知器４等から発信された周期挙動を信号端子３に帰還入力させるに際して、帰還経路の浮遊Ｌ，Ｃ等により位相のずれが生じ帰還信号による交流出力動作を順調に行えないという問題が生じるため、上記位相のずれを修正する信号処理が必要となる。該信号処理は、前述のように、制御回路５に組み込まれたＰＬＬ機構６によって遂行される。ＰＬＬ機構６により検知器４等で検知された出力電流の周期挙動の位相に関するデータが正しく帰還されて前記位相のずれを修正し、上記周期挙動の周波数データが、上記修正によって位相の整えられた形で発信されるところとなって、前記位相のずれの問題が解消される。
【００１８】
帰還信号入力に関する第二の問題は、前記スイッチング素子2a，2bにより夫々半波毎に生起されるべき正極性通電状態と負極性通電状態とが、実際には型通りの半波期間を超えて重なって生起され、回路が短絡される微小期間が生じて、電力損失、更には素子の破損につながる点である。この問題は、同じく制御回路５に組み込まれたデッドタイム調整機構７によって解消される。この機構７は、上記回路の短絡の恐れがある微小期間の間だけ、スイッチング素子2a，2bが共にＯＦＦ状態となるように、信号端子3a，3bに送る信号を制御する機構である。なお、上記デッドタイム調整機構７は、図11に示したような一石型のスイッチング回路には不要である。
【００１９】
以上は、本発明電源装置における、従来のインバータにも共通する構成要素及びその動作について述べたものである。次に、上記装置における本発明装置特有の構成要素ならびにその動作について説明する。
【００２０】
図１に例示した回路において、先ず、制御回路５に組み込まれたＰＤＭ機構８は、スイッチング素子2a，2bを交互にＯＮさせる前記スイッチング動作が、設定した実行度数率で間欠的に実行されるように、信号端子3a，3bに送る信号を制御するための機構である。出力電力は、大勢として上記実行度数率に比例するので、上記実行度数率を加減することにより、出力電力を調節することができる。このように、スイッチング動作が間欠的に実行されても、前記移相制御方式等と異なって、上記出力電力調節に際しての電力損失は、スイッチング動作を休止させている間の、電源トランス一次側の僅かな損失のみに留まり、経済的である。
【００２１】
次に、本発明電源装置において、ＰＤＭ方式の導入に伴う前記問題点を解消するため、新規に導入した前記発振動作維持機構について説明する。
図２，３は、本発明装置への発振動作維持機構の装備態様例を示すブロック図である。即ち、マイクロコンピュータ（以下、マイコンという）17に、出力電流の周期挙動に関するデータとして周波数等を記憶させ、記憶された該データに基づく発振をオシレータ18に行わせ、しかして、出力電流が所定レベル以下に減衰したとのマイコン17の判断を受ければ、マイコン17からスイッチ19に切換えを指示する信号が送信され、この信号を受けて、ＰＬＬ機構６には、出力電流検知器４からの即時信号に代えて、上記オシレータ18の発振信号が入力され、この結果、帰還信号の発信が停止することなく持続されることになる。
【００２２】
ここで、前記ＰＤＭ機構８により、前記スイッチング動作の実行度数率をどの程度に細かい刻みで調節できるかによって、本発明電源装置の利用性が大きく左右される。即ち、誘導加熱による熱処理に例をとれば、1000℃を超える加熱を±25℃の精度で行うと云った要請は一般的であって、上記加熱の精度は電源装置の出力電力調節精度に強く依存しており、このような加熱精度を得るには出力電力の調節を、フルスケールの５％より細かい刻みで行うことが望ましく、ＰＤＭ方式でこれを実現しようとすれば、前記スイッチング動作の実行度数率の設定を、スイッチング動作の20周期以上の周期単位で行うことが必要となる。
【００２３】
しかして、本発明電源装置にあっては、ＰＤＭ機構による上記スイッチング動作の実行度数率の設定を、以下に示す構成によって、如何様にも細かく行うことができる。即ち、本発明装置においては、図４にその構成例をブロック図で示したように、ＰＤＭ機構をレートジェネレータ20を用いて構成することが推奨される。レートジェネレータは、周知のように、母数ｎ＝2P以下の範囲で指示された数値ｍを受けて、ｎ度数中ｍ回のサンプリングを指令するレート信号ｍ／ｎを、時系列的にほぼ均等に分散させて発信することのできる機構である。図４の例は、パルスオシレータ21からの基準ピッチ指令及びマイコン22からのレート指令（ｍ，ｎ）をレートジェネレータ20に伝えてｍ／ｎのサンプリングレート信号を時系列的に分散させて発信させ、これをアンプ23によって、スイッチング素子2a，2bの動作制御用の信号に変換して発信させるように構成したものである。例えば、図４のＰＤＭ機構を、上記母数ｎを２5＝32に設定して動作させ、上記ｍを０〜32の間で変化させれば、ｍ／ｎ=０／32，１／32，２／32・・・・，31／32，32／32＝０，3.1，6.3，・・・・，97，100％のレート信号が発信され、これを前記スイッチング動作の休止を指令する信号に変換してスイッチング回路の動作を制御させれば、図５に示したような間欠的なスイッチング動作が行われることになる。上記例とは逆に、上記レート信号を、スイッチング動作の実行を指令する信号に変換して制御する態様としてもよい。この場合は、レート信号とＰＤＭ信号の関係が図５の例と逆になる。
【００２４】
上記レートジェネレータを用いたＰＤＭ機構によれば、前記母数ｎを２7＝128に設定して、前記スイッチング動作の実行度数率を128周期単位で調節するようにした場合でも、該調節の１単位の所要時間は、前記スイッチング回路の出力周波数が500Hzのように低くても、僅か0.26sであり、１／128、即ち、フルスケールの0.8％刻みでの細かい出力電力調節が、時系列的な脈動を実質的に伴うことなく、容易に実施できるのである。上記レートジェネレータを用いたＰＤＭ動作における実行度数率の設定は、上述の理由により、２4＝16以上の周期単位で行うことが望ましい。一方、２16＝65536を超える周期単位で設定しても、実用上のメリットは少ないので、多くの場合、２4〜２16の周期単位で設定するのがよい。
【００２５】
図９，図10，図11に示したスイッチング回路１，1'，又は1"に、上述のようなＰＤＭ信号に基づく間欠的なスイッチング動作を行わせるための手法は任意であるが、下記の２方式を例示することができる。
【００２６】
図６及び図７は、夫々に、フルブリッジ型及びハーフブリッジ型のスイッチング回路に、該２方式を適用した状況を示すものである。なお、ここでは、上記ＰＤＭ信号が{１，０，０，０}という時系列サンプリング(「１」は実行を、「０」は休止を表わす。即ち、実行度数率25％に当る)の繰返しを指示する例について説明する。
【００２７】
先ず、その１の方式は、最も単純な手法であって、上記{１，０，０，０}のサンプリングを、スイッチング回路の正側通電路（図１に例示したフルブリッジでは上段側即ち直流高電位側の素子2a1と、下段側即ち直流低電位側の素子2a2とから成り、ハーフブリッジでは上段側の素子2aから成る）及び負側通電路(同様に、フルブリッジでは2b1と2b2、ハーフブリッジでは下段側の素子2bから成る)の全てのスイッチング素子を、単純に｛ＯＮ，ＯＦＦ，ＯＦＦ，ＯＦＦ｝と動作させて行うものである(上記ＯＮ動作は、当然ながら、正側に対して負側が半波送れて行われる)。この手法によると、上記ＯＦＦ動作に対応して、下段側のスイッチング素子もＯＦＦ状態となり、出力回路の通電径路が変わって電流が流れにくくなるため、２拍目以降のＯＦＦ状態では、出力回路の電流の減衰が本来の出力回路のＱ値に見合ったレベルよりも大となる。
【００２８】
発振動作維持機構が配備されていなければ、このように出力回路の電流が大きく減衰すると、次なるスイッチング動作が正常に再起できなくなる。しかし、本発明装置の場合には、前記発振動作維持機構９が配備されているので、出力回路の電流が上記のように大きく減衰しても、該機構の補助により、回路のスイッチング動作が正常に再起される。
【００２９】
次に、その２の方式は、{１，０，０，０}のサンプリングを、上記「０」に対応して下段側のスイッチング素子を継続的にＯＮ状態としておく手法である。この手法によれば、直流を交流に変換するスイッチング動作は{ＯＮ，ＯＦＦ，ＯＦＦ，ＯＦＦ}と推移するが、上記スイッチング動作のＯＦＦの状態において、下段側の素子はＯＮ状態となっており、出力回路の電流径路はスイッチング動作がＯＮ状態にあるときと概ね変わらない。即ち、上記スイッチング動作がＯＦＦされても、出力回路の自由振動電流は、本来の出力回路のＱ値に見合ったレベルで減衰する。即ち、出力電流がその１の方式のように、早くは途絶えないので、発振動作維持機構がなくても、出力回路のＱ値が特に小さくなければ、次なるスイッチング動作は正常に再起される。本発明装置においては、発振動作維持機構９を有するので、出力回路のＱ値の大小に拘らずスイッチング動作は正常に再起される。
【００３０】
以上述べたように、本発明電源装置には、通常の周波数追尾型インバータ電源と同様のＰＬＬ機構６，デッドタイム調整機構７が、また、新規な構成要素としてＰＤＭ機構８と発振動作維持機構９が配備されている。これら諸機構の個々の構成は、前述のとおりであるが、諸機構を取り合わせた制御回路の全体構成については多数の組合せが可能である。取合せの例を図８にブロック図で示す。なお、一石型のスイッチング回路には、その１の方式を適用することができる。
【００３１】
更に、ここで、上記本発明装置の制御回路５の、前記ＰＤＭ機構８内の指令事項である前記サンプリングレートを、前記出力電流の周波数変化に基づいて設定するように構成しておくと、本発明装置を用いて行う誘導加熱等の操業に際して、上記周波数変化の原因である被加熱物の昇温等の変化を出力電力にフィードバックできることになる。例えば、現状温度Ｔと目標温度Toの差に由来する、現状追尾周波数ｆと基準周波数foの差の関数の形で、サンプリングレートが設定されるようにしておけば、例えば、目標温度直下宛は100％の出力電力で急速加熱を行い、その後は調節された出力電力で安定した温度保持を行う操業スケジュールが擬似プログラム的に実現される。
【００３２】
上記フィードバック方式の出力電力調節は、前記図８に記載した回路構成をとれば、同図中に示した経路でＰＬＬ機構６からマイコン17に、現状追尾周波数ｆに関するデータを送信し、該データと、マイコン17にインプットした基準周波数foに関するデータとを、マイコン17において、所望の関数関係でサンプリングレートに変換して、レートジェネレータ20に送信する構成によって行うことができる。
【００３３】
本発明電源装置には、出力周波数，出力電力に関する回路構成上の制約は特に存在せず、使用するスイッチング素子の性能に応じて数100Hz〜数100KHz，数100Ｗ〜数100kWに亘る広範囲の仕様のものを提供することができる。
【００３４】
【発明の効果】
本発明は上述のとおりであって、本発明電源装置は、周波数追尾型のインバータにおける出力電力調節をＰＤＭ方式によって行うと共に、ＰＤＭ制御に際して、スイッチング回路に出力電流に関するデータを帰還入力させる動作が、スイッチング動作休止中の出力電流の減衰によって停止しないよう、上記データを記憶して随時発信できる発振動作維持機構を配備して補助するように構成したものである。
【００３５】
ＰＤＭ方式による出力電力調節は、前記順変換部が一体化された電源装置における順変換部の構成を簡素化でき、また、出力電力調整機構を信号レベルの造作で構成できることから、装置のコストダウンを図りやすく、更には、本発明装置が周波数追尾型インバータであることによって電力調節に伴う電力損失がゼロであることから、大電力電源装置において、とりわけ大きな経済効果をもたらす。また、上記特長は電源装置の小型化にも有利に作用する。
【００３６】
また、発振動作維持機構の導入により、上記のように経済性に優れたＰＤＭ出力調節方式を、その細密な調節機能を減殺することなしに、支障なく導入することができる。
【００３７】
即ち、本発明により、ＰＤＭ出力電力調節方式と発振動作維持機構とを併せて導入することにより、出力電力調節を細密に行うことができる、コンパクトで経済性に優れた周波数追尾型のインバータ式高周波電源装置を実現できるものである。
【図面の簡単な説明】
【図１】  本発明高周波電源装置の一例の回路ブロック図。
【図２】  図１の装置の発振動作維持機構の一例の機能ブロック図。
【図３】  図１の装置の発振動作維持機構の他の例の機能ブロック図。
【図４】  図１の装置のＰＤＭ機構の一例の機能ブロック図。
【図５】  図４のＰＤＭ機構の出力態様図。
【図６】  フルブリッジ型のスイッチング回路にＰＤＭ機構によるスイッチング動作をさせる状況を例示した動作態様図。
【図７】  ハーフブリッジ型のスイッチング回路にＰＤＭ機構によるスイッチング動作をさせる状況を例示した動作態様図。
【図８】  本発明電源装置の制御回路の一例を示す機能ブロック図。
【図９】  従来のインバータ式高周波電源回路の一例の回路ブロック図。
【図10】  従来のインバータ式高周波電源回路の他の例の回路ブロック図。
【図11】  従来のインバータ式高周波電源回路の別例の回路ブロック図。
【図12】  公知の高周波電源装置における共振回路の一例のブロック図。
【図13】  公知の高周波電源装置における共振回路の別例のブロック図。
【符号の説明】
１        スイッチング回路
２        スイッチング素子
３        信号端子
４        電流検知器
５        制御回路
６        ＰＬＬ機構
７        デッドタイム調整機構
８        ＰＤＭ機構（出力電力調整機構）
９        発振動作維持機構
10，10’  入力端子
11，11’  出力端子
【図１】
0003919258.tif 000002
【図２】
0003919258.tif 000003
【図３】
0003919258.tif 000004
【図４】
0003919258.tif 000005
【図５】
0003919258.tif 000006
【図６】
0003919258.tif 000007
【図７】
0003919258.tif 000008
【図８】
0003919258.tif 000009
【図９】
0003919258.tif 000010
【図１０】
0003919258.tif 000011
【図１１】
0003919258.tif 000012
【図１２】
0003919258.tif 000013
【図１３】
0003919258.tif 000014