(57)【特許請求の範囲】
【請求項１】
チップ・キャリアであって、
表面及び周辺部を有する基部（例えば、１１５）、
前記基部の周辺部に沿って伸びる、周辺部を有する内部ウェル（例えば、１２０）であって、前記内部ウェル（例えば、１２０）が第二の基部を有し、前記第二の基部は前記第二の基部と前記表面との間に第二の深さを有し、
前記内部ウェブ（例えば、１２０）の周辺部の沿って伸びる外部ウェル（例えば、１２５）であって、前期外部ウェル（例えば、１２５）が第一の基部を有し、前記第一の基部は前記第一の基部と前記表面との間に第一の深さを有し、
前記第一の深さは、前期第二の深さより大きい
ことを特徴とするチップ・キャリア。
【請求項２】
請求項１記載のチップ・キャリアにおいて、前記第一の深さ（D3−D1）が約1.219mmであり、前記第二の深さ（D2−D1）が約0.869mmであることを特徴とするチップ・キャリア。
【請求項３】
請求項１記載のチップ・キャリアにおいて、さらに、前記基部（例えば、115）上に除去可能な状態に位置された集積回路（例えば、150）を含むことを特徴とするチップ・キャリア。
【請求項４】
請求項１記載のチップ・キャリアにおいて、前記外部ウェル又は内部ウェルの少なくとも一つが前記基部（例えば、115）を取り囲むことを特徴とするチップ・キャリア。
【請求項５】
請求項１記載のチップ・キャリアにおいて、更に上部表面（例えば、110）を含み、前記外部ウェルが前記内部ウェルよりも前記上部表面から更に離れて延びることを特徴とするチップ・キャリア。
【請求項６】
請求項５記載のチップ・キャリアにおいて、前記外部ウェルが前記上部表面から約2.716mm延び、前記内部ウェルが前記上部表面から約2.366mm延びることを特徴とするチップ・キャリア。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、概して、集積回路および電子装置の製造プロセスに関し、特に集積回路および電子装置を製造するためにキャリヤ・テープを使用するプロセスに関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】
＜関連出願への相互参照＞
本出願は、（ルーセント弁理士整理番号Ｍ．Ｂ．ベイリ２−２の）１９８８年８月５日付けの仮出願６０／０９５３９７の優先権を主張する。
【０００３】
集積回路および電子装置の製造効率の改善がますます求められている。上記効率を改善する一つ方法は、製造プロセスを自動化するためにキャリヤ・テープを使用する方法である。図４は、チップ・キャリヤ４２０内に位置する多数の集積回路４１０を保持しているキャリヤ・テープ４００の略図である。キャリヤ・テープ４００は、集積回路４１０を運ぶために使用され、自動化製造装置により、キャリヤから集積回路４１０を取り出すことができるようにするためのものである。例えば、キャリヤ・テープ４００を、キャリヤ・テープから集積回路を取り出し、回路盤に移植する装置に送ることができる。
【０００４】
図５は、従来技術によるキャリヤ・テープ４００内に、集積回路４１０を保持するためのチップ・キャリヤ４２０を、５−５線に沿って切断した断面の略図である。ウェル５３０は、基部５２０の周囲に形成される。集積回路は、接着剤により上部表面５１０に取り付けられているカバー５４０により、チップ・キャリヤ４２０内に保持される。例えば、衝撃による力が壁部５３２に加えられた場合には、チップ・キャリヤ４２０内に配置された、集積回路４１０が損傷を受ける恐れがある。上記衝撃により、集積回路４１０のリード線も損傷を受ける恐れがある。さらに、チップ・キャリヤ４２０は、チップ・キャリヤ４２０の底部５２０上の衝撃により、損傷を受ける恐れがある。そのため、チップ・キャリヤ内に収容されている集積回路への、潜在的な損傷を軽減するチップ・キャリヤの開発が待望されている。
【０００５】
【課題を解決するための手段】
本発明は、集積回路の製造プロセスを提供する。上記プロセスは、基部、上記基部の周囲に形成された内部ウェル、および上記内部ウェルの周囲に形成された外部ウェルを含むチップ・キャリヤを供給する複数のステップを含む。集積回路は上記基部上に設置される。上記プロセスは、さらに、集積回路の前処理および後処理の複数のステップも含む。
【０００６】
本発明は、また、基部、上記基部の周囲に形成された内部ウェル、および上記内部ウェルの周囲に形成された外部ウェルを含むチップ・キャリヤにより集積回路を運搬するプロセスにも関連する。
上記の一般的な説明および以下の詳細な説明は、単に例示としてのものに過ぎず、本発明を制限するものではないことを理解されたい。
【０００７】
【発明の実施の形態】
本発明は、添付図面と共に読むとき、以下の詳細な記述から最も良く理解される。半導体産業の常識的な慣行によれば、図面の様々な特徴部分は、一定の比率で描かれるわけではないということが強調される。一方、様々な特徴部分の寸法は、明瞭さのため、任意に拡大され、又は、縮小される。
【０００８】
本発明の例示としての実施形態は、内部ウェルおよび外部ウェルを含む、二重ウェル構造を含むチップ・キャリヤである。上記二重ウェル構造は、衝撃による力を吸収する柔軟な構造を形成する。さらに、外部ウェルは、内部ウェルより深くなっているので、底面からの衝撃による損傷を防止することができる。その結果、チップ・キャリヤ内に位置する装置は、損傷から保護される。
【０００９】
図面中、同様の要素には同様の参照番号がつけてある。図１は、本発明の例示としての実施形態のチップ・キャリヤ１００の略図である。上記チップ・キャリヤ１００は、上部表面１１０および基部１１５を含む。基部１１５に隣接して、またその周囲に、内部ウェル１２０が設置されている。外部ウェル１２５は、内部ウェル１２０の周囲に隣接して設置されている。内部ウェル１２０および外部ウェル１２５の、壁部１３０、１３４および１３６はＳ字を形成する。
【００１０】
外部ウェル１２５は、上面１１０から第一の位置１３２の方向に延びる第一の壁部１３０と、第一の位置１３２から上記上面１１０により形成された基準面１３５の方向に延びる第二の壁部１３４を含む。内部ウェル１２０は、基準面から遠ざかる方向で、第二の位置１３８の方向に延びる第三の壁部１３６、および第二の位置１３８から遠ざかる方向に延びる第四の壁部１４０を含む。カバー１６０は、チップ・キャリヤ１００内に集積回路１５０を保持するために、上面１１０に固定されている。カバー１６０は、例えば、接着剤により、上面１１０に取り付けられている。
【００１１】
図２は、２−２線に沿ったチップ・キャリヤ１００の平面図である。内部ウェル１２０の底部および外部ウェル１２５の底部には、他の部分と区別するために斜線が引いてある。図面の明瞭さのために、チップ・キャリヤ１００のカバー１６０は取り外してある。内部ウェル１２０および外部ウェル１２５は、連続していてもよいし、連続していなくてもよい。例えば、四つの側面（例えば、カド・フラット・パック）上に形成されたリード線を持つ集積回路のリード線を保護するために、内部ウェルおよび外部ウェルを連続して形成することもできる。別の方法としては、集積回路が、二つの側面上にリード線を持つタイプのものである場合には、内部ウェルおよび外部ウェルをリード線に隣接しているが、リード線を含まない他の側面に隣接しない状態で形成することができる。
【００１２】
外部ウェル１２５および内部ウェル１２０は、基部１１５上に位置する集積回路１５０を壁部１３０上へのチップ・キャリヤ１００に対する衝撃から保護する。側面から衝撃を受けている間は、壁部１３０、１３４および１３６は、衝撃力を吸収して移動し、リード線の損傷を防止する。すなわち、Ｓ字形の壁部が圧縮されて、側部からの衝撃力を吸収する。さらに、外部ウェル１２５は、ｙ方向に、内部ウェル１２０より深くなっている。すなわち、外部ウェル１２５は、内部ウェル１２０より、上面１１０からさらに遠くまで延びる。その結果、外部ウェル１２５は、チップ・キャリヤ１００の底部上の衝撃による損傷から集積回路を保護する。例えば、チップ・キャリヤ１００に衝撃を与える対象物は、外部ウェル１２５と接触するが、この外部ウェル１２５は、衝撃を吸収し、衝撃エネルギーを集積回路１５０に伝えない。従って、カド・フラット・パッケージ（例えば、ＭＱＦＰ、ＳＱＦＰおよびＴＱＦＰパッケージ）のような、リード線が弱い大型集積回路をテープとリール包装出荷により出荷することができる。
【００１３】
例示としての実施形態の場合には、基部１１５は、上面１１０から下に向かって、０．０５９インチ（１．４９７ミリ）の距離Ｄ１だけ延びる。第二の位置１３８は、上面１１０から下に向かって０．０９４インチ（２．３６６ミリ）の距離Ｄ２だけ延びる。第一の位置１３２は、上面１１０から下に向かって、０．１０７インチ（２．７１６ミリ）の距離Ｄ３だけ延びる。内部ウェル１２０と外部ウェル１２５との間の位置１３９は、上面１１０から０．０１１インチ（０．２７９ミリ）の距離Ｄ４だけ延びる。距離Ｄ４の長さは、必要な柔軟性により、０．００５インチ（０．１２７ミリ）から０．０２５インチ（０．６２５ミリ）の間で変化する。チップ・キャリヤは、ポリカーボネート樹脂、ポリスチレン樹脂、ＰＶＣ樹脂、またはＰＥＴ（ポリエチレン）樹脂から作ることができる。キャリヤ・テープは、カーボン・コーティングまたはテープの充填の形のＥＳＤ保護を必要とする場合がある。テープ・キャリヤ１００用の材料が浮き彫りにされたり、引き出されたり、真空形成される材料の厚さまたは幅Ｗは、通常、０．０１０インチ（０．２５４ミリ）から０．０１５インチ（０．３１８ミリ）の間である。形成作業後のキャリヤ・テープのある部分の厚さは、０．００６インチ（０．１５２ミリ）まで薄くすることができる。
【００１４】
図３は、図１および図２のチップ・キャリヤを使用する、本発明の他の例示としての実施形態である。ステップ４００において、集積回路の製造が行われる。（１９９０年）ラティス・プレス社発行の、スタンリー・ウルフの「ＶＬＳＩ時代のシリコン処理」、１〜３巻が、集積回路のこの製造プロセスを記載している。ステップ４０５において、例えば、自動化移送装置（図示せず）により、基部１１５（図１に示す）上に集積回路が置かれる。ステップ４１０において、集積回路を正しい位置に保持するために、カバーがチップ・キャリヤ１００の上部表面１１０に取り付けられる。ステップ４１５において、チップ・キャリヤ１００が移送される。例えば、チップ・キャリヤ１００を、集積回路が製造された同じ施設内に設置されている他の製造工具で使用するために移送することができる。別の方法としては、チップ・キャリヤ１００を他の物理的位置に移送することもできる。チップ・キャリヤ１００は、自動化装置、航空機、トラックおよび／または他の輸送システム単独、またはそれらを組合せたものにより移送することができる。ステップ４２０において、さらに処理を行うために、チップ・キャリヤ１００から集積回路が取り出される。以降の処理としては、集積回路を完成させるための追加製造プロセスなどがある。別の方法としては、当業者なら周知の方法で、回路盤に搭載するために集積回路が使用される。さらに、他の電子装置を製造する際に集積回路を使用することができる。
【００１５】
例示としての実施形態を参照しながら本発明を説明してきたが、本発明はこの実施形態に限定されない。それどころか、添付の特許請求の範囲は、本発明の精神および範囲から逸脱することなしに、当業者が行うことができる本発明の他の変更および修正も含むものと解釈すべきである。
【図面の簡単な説明】
【図１】本発明の例示としての実施形態のチップ・キャリヤの略図である。
【図２】図１のチップ・キャリヤの平面図である。
【図３】電子装置の製造のフローチャートである。
【図４】従来技術によるキャリヤ・テープの平面図である。
【図５】図４のキャリヤ・テープの５−５線に沿って切断した断面図である。
【図１】
0003929651.tif 000002
【図２】
0003929651.tif 000003
【図３】
0003929651.tif 000004
【図４】
0003929651.tif 000005
【図５】
0003929651.tif 000006