(57)【特許請求の範囲】
【請求項１】
誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、
復調信号のデータを記憶する第１の記憶手段と、
前記第１の記憶手段に記憶されたデータをデインターリーブ処理しながら読み出すメモリ制御手段と、
前記メモリ制御手段によって読み出されたデータに対してレートデマッチング処理を行う演算手段と、
前記演算手段によってレートデマッチング処理されたデータを記憶する第２の記憶手段と、
を備えた通信装置。
【請求項２】
演算手段は、音声データのレートデマッチング処理を行う音声データ用演算手段及び制御データのレートデマッチング処理を行う制御データ用演算手段からなることを特徴とする請求項１記載の通信装置。
【請求項３】
第１の記憶手段及び第２の記憶手段は、書き込まれるデータと読み出されるデータのビット数を変換するビット変換機能を有することを特徴とする請求項１記載の通信装置。
【請求項４】
メモリ制御手段は、前記第１の記憶手段に記憶されたフレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理を行いながら読み出すことを特徴とする請求項１記載の通信装置。
【請求項５】
メモリ制御手段は、基地局から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム内のビット単位で並べ替えることを特徴とする請求項４記載の通信装置。
【請求項６】
誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、
復調信号のデータを記憶する第１の記憶手段と、
前記第１の記憶手段から読み出されたデータに対してレートデマッチング処理を行う演算手段と、
前記演算手段によってレートデマッチング処理されたフレームのデータをフレーム単位で並べ替えるファーストデインターリーブ処理を行いながら書き込むようなアドレスデータを生成するメモリ制御手段と、
前記メモリ制御手段によって生成されたアドレスデータに基づいて、前記演算手段によってレートデマッチング処理されたフレームのデータを記憶する第２の記憶手段と、
を備えた通信装置。
【請求項７】
第１の記憶手段に記憶されたフレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理を行いながら読み出す別のメモリ制御手段をさらに有することを特徴とする請求項６記載の通信装置。
【請求項８】
別のメモリ制御手段は、移動通信端末から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム内のビット単位で並べ替えることを特徴とする請求項７記載の通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、通信装置に関するものである。
【０００２】
【従来の技術】
図１は、ＣＤＭＡ（符号分割多元接続）における従来の基地局の構成の一部を示すシステム図であり、図において、１は受信アンテナ、２は無線部、３はデジタル信号処理部、４はネットワーク、５はデジタル信号処理部３内の復調部、６はデジタル信号処理部３内の誤り訂正部である。
【０００３】
次に、動作について説明する。
受信アンテナ１は移動通信端末（図示せず）からの無線信号を受信して無線部２に供給する。無線部２は、この無線信号において各通信チャネルごとに独立な拡散符号との相関をとって（すなわち逆拡散処理をして）、１次変調信号を抽出してデジタル信号処理部３に供給する。デジタル信号処理部３の復調部５はこの１次変調信号を復調して、その復調信号を誤り訂正部６に与える。誤り訂正部６は、伝送路中で発生した誤りを訂正する。
【０００４】
この誤り訂正のために、送信側で情報を送出する際に、一定の規則にしたがった冗長性を持たせ、さらに各種の符号化を行って送出する。例えば、３ＧＰＰ（第３世代パートナーシップ・プロジェクト）の仕様では、移動通信端末から基地局に送信するアップリンクにおいて、主要情報の音声データ及び制御用の制御データとのそれぞれについて、情報のフレームごとにＣＲＣ（巡回冗長検査）のデータを付加し、さらにターボ符号化及び畳み込み符号化を行う。この後、フレーム単位でデータを入れ替えるファーストインターリーブ処理を行う。また、全体のビットレートを保証するフレーム調整のためにリピート（反復増加）処理やパンクチャ（抜取削減）処理のレートマッチング処理を行う。さらに、フレーム内のビットを入れ替えるセカンドインターリーブ処理を行う。
【０００５】
したがって、受信側では、図１の誤り訂正部６において、送信側で行われた処理とは逆の処理である誤り訂正処理を行う必要がある。図２は、誤り訂正処理部６において実行される誤り訂正処理の一部を示している。すなわち、復調部６から与えられた復調信号は、セカンドデインターリーブ処理され(ステップＳＴ１)、レートデマッチング処理され(ステップＳＴ２)、ファーストデインターリーブ処理され(ステップＳＴ３)、ターボ復号化及び畳み込み復号化の処理(ステップＳＴ４)が行われて出力される。
【０００６】
図３は、従来の誤り訂正部の一部の回路であり、１１はセカンドデインターリーブ処理回路、１２はレートデマッチング処理回路である。セカンドデインターリーブ処理回路１１において、１３は入力用ＤＰ（デュアルポート）ＲＡＭ、１４はセカンドデインターリーブ用のアドレスカウンタ回路、１５は出力用ＤＰＲＡＭである。また、レートデマッチング処理回路１２において、１６は入力用ＤＰＲＡＭ、１７はレートデマッチング演算回路、１８は出力用ＤＰＲＡＭである。また、図には示さないが、レートデマッチング処理回路１２の後には、セカンドデインターリーブ処理回路１１とほぼ同じ構成の、入力用ＤＰＲＡＭ、出力用ＤＰＲＡＭ、及びファーストデインターリーブ用のアドレスカウンタ回路からなるファーストデインターリーブ処理回路がある。
【０００７】
次に、動作について説明する。
数フレーム例えば２フレームの復調信号のデータは、入力用ＤＰＲＡＭ１３に書き込まれて、アドレスカウンタ回路１４からのアドレスデータに応じて、並べ替えされた状態すなわちデインターリーブ処理された状態で読み出され、出力用ＤＰＲＡＭ１５に書き込まれる。この出力用ＤＰＲＡＭ１５から読み出されたデインターリーブ処理されたデータは、入力用ＤＰＲＡＭ１６に書き込まれる。
【０００８】
次に、入力用ＤＰＲＡＭ１６から読み出されたデータはレートデマッチング回路１７に供給されて、レートデマッチング処理が行われる。すなわち、リピート逆処理又はパンクチャ逆処理が行われる。そして、出力用ＤＰＲＡＭ１８に書き込まれる。さらに、図示しないファーストデインターリーブ処理回路において、ファーストデインターリーブ処理が実行される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のデインターリーブ処理及びレートデマッチング処理を行う通信方法、並びにこの通信方法を適用した通信装置においては、デインターリーブ処理及びレートデマッチング処理の各処理におけるＤＰＲＡＭへの書き込み及びＤＰＲＡＭからの読み出しに要する時間が長いので、通信システム全体の処理時間が長くなるという課題があった。また、装置内のメモリの使用数が多いので、コストアップの要因になり、小型化の障害になるという課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、装置内のメモリの使用数を削減してコストダウン及び小型化を図ることができる通信装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る通信装置は、復調信号のデータを記憶する第１の記憶手段と、第１の記憶手段に記憶されたデータをデインターリーブ処理しながら読み出すメモリ制御手段と、メモリ制御手段によって読み出されたデータに対してレートデマッチング処理を行う演算手段と、演算手段によってレートデマッチング処理されたデータを記憶する第２の記憶手段とを備えたものである。
【００１２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図４はこの発明の実施の形態１によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、２１は入力用ＤＰ（デュアルポート）ＲＡＭ（第１の記憶手段）、２２はｍビット構成の復調信号のデータ、２３はアドレスカウンタ回路（メモリ制御手段）、２４はアドレスカウンタ回路（以下、「カウンタ回路」という）２３から出力されるアドレスデータ、２５は入力用ＤＰＲＡＭ２１から出力されるｎビット構成のデータ、２６はレートデマッチング演算回路（演算手段）、２７はレートデマッチング演算回路（以下、「演算回路」という）２６から出力されるｎビット構成のデータ、２８は出力用ＤＰＲＡＭ（第２の記憶手段）、２９は出力用ＤＰＲＡＭ２８から出力されるｍビット構成のデータである。
【００１３】
次に、動作について説明する。
復調信号のデータ２２は、図示しない移動通信端末から送信されたいわゆるアップリンクの無線信号を復調したデータであり、例えば、４０ビットを１スロットとし、１５スロットで１フレームを構成している。したがって、１フレームは６００ビットで構成され、その中の４９０ビットが音声データであり、残りの１１０ビットが制御データである。なお、このデータ２２は、移動端末装置において、誤り訂正のためにＣＲＣ付加がなされ、インターリーブ処理、レートマッチング処理、及びその他の処理が施されている。
【００１４】
入力用ＤＰＲＡＭ２１は、この復調信号のデータ２２を図示しないメモリ制御回路からのアドレスデータにしたがって記憶する。データ入力ポートはｍビットであり、データ記憶できるデータ量は複数フレーム分、例えば２フレーム分である。また、データ出力ポートはｎビットである。したがって、この入力用ＤＰＲＡＭ２１は、ｍビットのデータをｎビットに変換する機能を持っている。例えば、１６ビットのデータを１ビットに変換するパラレル／シリアル変換機能を持っている。
【００１５】
カウンタ回路２３は、入力用ＤＰＲＡＭ２１にアドレスデータ２４を与えて記憶されたデータを読み出す。この場合に、インターリーブ処理されたデータを元に戻すためのデインターリーブ処理をしながら読み出す。この場合のデインターリーブ処理は、フレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理である。
【００１６】
入力用ＤＰＲＡＭ２１から出力されたｎビットのデータ２５は演算回路２６に供給される。演算回路２６は、レートマッチング処理されたデータを元に戻すためのレートデマッチング処理を行う。すなわち、リピート処理で増加したビットを削除し、パンクチャ処理で削減されたビットを補充する。レートデマッチング処理されて出力されたｎビットのデータ２７は、出力用ＤＰＲＡＭ２８に記憶される。この出力用ＤＰＲＡＭ２８のデータ入力ポートはｎビットであり、データ出力ポートはｍビットである。
【００１７】
すなわち、出力用ＤＰＲＡＭ２８はｎビットのデータをｍビットに変換する機能を持っている。例えば、１ビットのデータを１６ビットに変換するシリアル／パラレル変換機能を持っている。出力用ＤＰＲＡＭ２８から出力されるｍビットのデータ２９は次の処理回路、例えば、ファーストデインターリーブ処理、ターボ復号化処理、畳み込み復号化処理の回路に供給される。
【００１８】
以上で明らかなように、この実施の形態１によれば、誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、復調信号に対するデインターリーブ処理及びレートデマッチング処理を一括して実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。また、従来の構成に比べてＲＡＭの数を削減したので、通信装置のコストダウン及び小型化ができるという効果がある。
【００１９】
この場合において、移動通信端末から送信された無線信号を復調した復調信号に対するセカンドデインターリーブ処理及びレートデマッチング処理を一括して実行するようにしたので、基地局システムの処理時間の短縮ができるという効果がある。また、従来の基地局の構成に比べてＲＡＭの数を削減したので、基地局の通信装置のコストダウン及び小型化ができるという効果がある。
【００２０】
さらに、この場合において、入力用ＤＰＲＡＭ２１及び出力用ＤＰＲＡＭ２８は、書き込まれるデータと読み出されるデータのビット数を変換するビット変換機能を有するので、通信装置の処理時間を短縮できるという効果がある。
【００２１】
実施の形態２．
図５はこの発明の形態２によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、３１は入力用ＤＰＲＡＭ（第１の記憶手段）、３２はｍビット構成の復調信号のデータ、３３はアドレスカウンタ回路（メモリ制御手段）、３４はアドレスカウンタ回路（以下、「カウンタ回路」という）３３から出力されるアドレスデータ、３５は入力用ＤＰＲＡＭ３３から出力されるｎビット構成のデータ、３６Ａは音声データ・レートデマッチング演算回路（演算手段：音声データ用演算手段）、３６Ｂは制御データ・レートデマッチング演算回路（演算手段：制御データ用演算手段）、３７Ａ及び３７Ｂはそれぞれ音声データ・レートデマッチング演算回路（以下、「音声データ演算回路」という）３６Ａ及び制御データ・レートデマッチング演算回路（以下、「制御データ演算回路」という）３６Ｂから出力されるｎビット構成の音声データ及び制御データ、３８Ａ及び３８Ｂはそれぞれ音声データ出力用ＤＰＲＡＭ（第２の記憶手段）及び制御データ出力用ＤＰＲＡＭ（第２の記憶手段）、３９Ａ及び３９Ｂは音声データ出力用ＤＰＲＡＭ３９Ａ及び制御データ出力用ＤＰＲＡＭ３９Ｂからそれぞれ出力されるｍビット構成の音声データ及び制御データである。
【００２２】
なお、この場合において、音声データ出力用ＤＰＲＡＭ３９Ａ及び制御データ出力用ＤＰＲＡＭ３９Ｂについては、必ずしも２つに分離する必要はなく、単一のデュアルポートＲＡＭの構成でもよい。
【００２３】
次に、動作について説明する。
復調信号のデータ３２が入力用ＤＰＲＡＭ３１に記憶されるまでの動作は、実施の形態１において復調信号のデータが入力用ＤＰＲＡＭに記憶されるまでの動作と同じである。また、入力用ＤＰＲＡＭ３１がｍビットのデータをｎビットに変換する機能を有し、音声データ出力用ＤＰＲＡＭ３９Ａ及び制御データ出力用ＤＰＲＡＭ３９Ｂがｎビットのデータをｍビットに変換する機能を有する点も、上記実施の形態１の場合と同様である。
【００２４】
入力用ＤＰＲＡＭ３１に記憶されたデータはカウンタ回路３３からのアドレスデータによって、セカンドデインターリーブ処理されて読み出される。すなわち、フレームのデータがフレーム内のビット単位で並べ替えがされる。読み出されたデータ３５のうち、音声データは音声データ演算回路３６Ａに供給され、制御データは制御データ演算回路３６Ｂに供給される。そして、音声データも制御データも共にレートデマッチング処理が実行される。
【００２５】
この後、音声データ演算回路３６Ａ及び制御データ演算回路３６Ｂから出力されたデータ、すなわち、レートデマッチング処理された音声データ３７Ａ及び制御データ３７Ｂは、それぞれ音声データ出力用ＤＰＲＡＭ３９Ａ及び制御データ出力用ＤＰＲＡＭ３９Ｂに記憶される。そして、それぞれのＤＰＲＡＭから出力されるｍビットの音声データ及び制御データは、この後の処理回路に供給される。
【００２６】
以上で明らかなように、この実施の形態２によれば、復調信号を構成する音声データと制御データとを独立した演算回路によってレートデマッチング処理するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。また、入力用ＤＰＲＡＭに音声データ用と制御データ用の２つのデータ出力ポートを設けるならば、音声データ及び制御データのレートデマッチング処理を同時に開始することができるという効果がある。
【００２７】
実施の形態３．
図６はこの発明によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、４１は入力用ＤＰＲＡＭ（第１の記憶手段）、４２はｍビット構成の復調信号のデータ、４３は入力用ＤＰＲＡＭ２３から出力されるｎビット構成のデータ、４４はレートデマッチング演算回路（演算手段）、４５はレートデマッチング演算回路（以下、「演算回路」という）４４から出力されるｎビット構成のデータ、４６は演算回路４４から出力されるアドレスデータ、４７はアドレスカウンタ回路（メモリ制御手段）、４８はアドレスカウンタ回路（以下、「カウンタ回路」という）４７から出力されるアドレスデータ、４９は出力用ＤＰＲＡＭ（第２の記憶手段）、５０は出力用ＤＰＲＡＭ４９から出力されるｍビット構成のデータである。
【００２８】
次に、動作について説明する。
ｍビット構成のデータ４２は入力用ＤＰＲＡＭ４１のデータ入力ポートから書き込まれて記憶された後、ｎビット構成のデータ４３にビット変換されてデータ出力ポートから読み出されて、演算回路４４に供給される。演算回路４４はこのデータ４３に対してレートデマッチング処理を行う。レートデマッチング処理されたデータ４５はアドレスデータ４６と共に出力される。そして、データ４５は出力用ＤＰＲＡＭ４９のデータ入力ポートに供給され、アドレスデータ４６はカウンタ回路４７に供給される。
【００２９】
カウンタ回路４７は、アドレスデータ４６に基づいてアドレスデータ４８を生成して出力用ＤＰＲＡＭ４９に与える。この場合に、データ４５をフレーム単位で並べ替えるようなアドレスデータ４８を生成して出力用ＤＰＲＡＭ４９に与える。すなわち、データ４５に対してファーストデインターリーブ処理をしながら出力用ＤＰＲＡＭ４９に書き込む。そして、出力用ＤＰＲＡＭ４９のデータ出力ポートからは、データ５０がｎビットからｍビットにビット変換されて読み出され、この後の処理回路に供給される。
【００３０】
以上で明らかなように、この実施の形態３によれば、誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、復調信号に対するファーストデインターリーブ処理及びレートデマッチング処理を一括して実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。
【００３１】
この場合において、カウンタ回路４７によるファーストデインターリーブ処理は、復調信号を構成するフレームのデータをフレーム単位で並べ替えるようにしたので、従来の構成よりもＲＡＭの数を削減でき、通信装置のコストダウン及び小型化ができるという効果がある。
【００３２】
また、この場合において、ファーストデインターリーブ処理は、移動通信端末から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム単位で並べ替えるようにしたので、基地局システムにおける処理時間の短縮ができるという効果がある。
【００３３】
実施の形態４．
図７はこの発明の実施の形態４によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図であり、図において、５１は入力用ＤＰＲＡＭ（第１の記憶手段）、５２はｍビット構成の復調信号のデータ、５３はアドレスカウンタ回路（後述するメモリ制御手段とは別のメモリ制御手段）、５４はアドレスカウンタ回路（以下、「カウンタ回路」という）５３から出力されるアドレスデータ、５５は入力用ＤＰＲＡＭ５１から出力されるｎビット構成のデータ、５６はレートデマッチング演算回路（演算手段）、５７はレートデマッチング演算回路（以下、「演算回路」という）５６から出力されるｎビット構成のデータ、５８は演算回路５６から出力されるアドレスデータ、５９はアドレスカウンタ回路（メモリ制御手段）、６０はアドレスカウンタ回路（以下、「カウンタ回路」という）５９から出力されるアドレスデータ、６１は出力用ＤＰＲＡＭ（第２の記憶手段）、６２は出力用ＤＰＲＡＭ６１から出力されるｍビット構成のデータである。
【００３４】
次に、動作について説明する。
入力用ＤＰＲＡＭ５１は、図示しない移動通信端末から送信された無線信号を復調した復調信号のデータ５２を所定のアドレスデータにしたがって記憶する。実施の形態１の場合と同様に、入力用ＤＰＲＡＭ５１は、ｍビットのデータをｎビットに変換する機能を持っている。
【００３５】
カウンタ回路５３は、入力用ＤＰＲＡＭ５１にアドレスデータ５４を与えて記憶されたデータを読み出す。この場合に、デインターリーブ処理をしながら読み出す。この場合のデインターリーブ処理は、フレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理である。
【００３６】
入力用ＤＰＲＡＭ５１から出力されたｎビットのデータ５５は演算回路５６に供給される。演算回路５６は、レートデマッチング処理を行う。レートデマッチング処理されて出力されたｎビットのデータ５７は、アドレスデータ５８と共に出力される。データ５７は出力用ＤＰＲＡＭ６１のデータ入力ポートに供給され、アドレスデータ５８はカウンタ回路５９に供給される。
【００３７】
カウンタ回路５９は、アドレスデータ５８に基づいてアドレスデータ６０を生成して出力用ＤＰＲＡＭ６１に与える。この場合に、データ５７をフレーム単位で並べ替えるようなアドレスデータ６０を生成して出力用ＤＰＲＡＭ６１に与える。すなわち、データ５５に対してファーストデインターリーブ処理をしながら出力用ＤＰＲＡＭ６１に書き込む。そして、出力用ＤＰＲＡＭ６１のデータ出力ポートからは、データ６２がｎビットからｍビットにビット変換されて読み出され、この後の処理回路に供給される。
【００３８】
以上で明らかなように、この実施の形態４によれば、誤り訂正のために送信側で実行されたインターリーブ処理及びレートマッチング処理された無線信号を受信した受信側において、復調信号に対するセカンドデインターリーブ処理、レートデマッチング処理、及びファーストデインターリーブ処理を一括して実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。また、これらの一括処理によってＲＡＭの数を削減でき、通信装置のコストダウン及び小型化ができるという効果がある。
【００３９】
この場合において、セカンドデインターリーブ処理及びファーストデインターリーブ処理は、データのビット数の変換を同時に実行するようにしたので、通信システム全体の処理時間の短縮ができるという効果がある。
【００４０】
実施の形態５．
図８はこの発明の実施の形態５によるＣＤＭＡシステムにおける移動通信端末の一部を示すブロック図であり、図において、７１は入力用ＤＰＲＡＭ（第１の記憶手段）、７２はｍビット構成の復調信号のデータ、７３はアドレスカウンタ回路（メモリ制御手段）、７４はアドレスカウンタ回路（以下、「カウンタ回路」という）７３から出力されるアドレスデータ、７５は入力用ＤＰＲＡＭ７１から出力されるｎビット構成のデータ、７６はレートデマッチング演算回路（演算手段）、７７はレートデマッチング演算回路（以下、「演算回路」という）７６から出力されるｎビット構成のデータ、７８は出力用ＤＰＲＡＭ（第２の記憶手段）、７９は出力用ＤＰＲＡＭ７８から出力されるｍビット構成のデータである。
【００４１】
次に、動作について説明する。
入力用ＤＰＲＡＭ７１は、図示しない基地局から送信された無線信号を復調した復調信号のデータ７２を所定のアドレスデータにしたがって記憶する。入力用ＤＰＲＡＭ７１は、ｍビットのデータをｎビットに変換する機能を持っている。カウンタ回路７３は、入力用ＤＰＲＡＭ７１にアドレスデータ７４を与えて記憶されたデータを読み出す。この場合に、デインターリーブ処理をしながら読み出す。この場合のデインターリーブ処理は、フレームのデータをフレーム内のビット単位で並べ替えるセカンドデインターリーブ処理である。
【００４１】
入力用ＤＰＲＡＭ７１から出力されたｎビットのデータ７５は演算回路７６に供給される。演算回路７６は、レートデマッチング処理を行う。レートデマッチング処理されて出力されたｎビットのデータ７７は、出力用ＤＰＲＡＭ７８のデータ入力ポートに供給される。そして、出力用ＤＰＲＡＭ７８のデータ出力ポートから出力されるデータ７９は、その後の処理回路に供給される。
【００４２】
以上で明らかなように、この実施の形態５によれば、基地局から送信された無線信号を復調した復調信号に対して、セカンドデインターリーブ処理及びレートデマッチング処理を一括して処理するようにしたので、移動通信端末の処理時間を短縮できるという効果がある。また、この一括処理によりＲＡＭの数を削減するので、移動通信端末のコストダウン及び小型軽量化ができるという効果がある。
【００４３】
また、この場合において、基地局から送信された無線信号を復調した復調信号を構成するフレームのデータをフレーム単位で並べ替えるようにしたので、移動通信端末の処理時間を短縮できるという効果がある。
【００４４】
【発明の効果】
以上のように、この発明によれば、通信装置のコストダウン及び小型化ができるという効果がある。また、通信装置の処理時間を短縮できるという効果がある。
【図面の簡単な説明】
【図１】  ＣＤＭＡにおける従来の基地局の構成の一部を示すシステム図である。
【図２】  従来の誤り訂正部の処理を示すフローチャートである。
【図３】  従来の誤り訂正部の一部の構成を示すブロック図である。
【図４】  この発明の実施の形態１によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図である。
【図５】  この発明の実施の形態２によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図である。
【図６】  この発明の実施の形態３によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図である。
【図７】  この発明の実施の形態４によるＣＤＭＡシステムにおける基地局の通信装置の一部を示すブロック図である。
【図８】  この発明の実施の形態５によるＣＤＭＡシステムにおける移動通信端末の一部を示すブロック図である。
【図１】
0003920220.tif 000002
【図２】
0003920220.tif 000003
【図３】
0003920220.tif 000004
【図４】
0003920220.tif 000005
【図５】
0003920220.tif 000006
【図６】
0003920220.tif 000007
【図７】
0003920220.tif 000008
【図８】
0003920220.tif 000009