(57)【要約】【課題】キャリア周波数近傍の歪補償性能を向上すること。【解決手段】ＰＤ部３１は、級数型歪補償部４１Ａと、ＬＵＴ型歪補償部５０Ａ，６０Ａとを有する。級数型歪補償部４１Ａは、キャリア周波数に接して生じる第一の相互変調歪と、キャリア周波数から所定間隔離れた周波数に生じる第二の相互変調歪とを一括して補償する第一の歪補償を行う。一方で、ＬＵＴ型歪補償部５０Ａ，６０Ａは、第一の相互変調歪と第二の相互変調歪のうち、第一の相互変調歪だけを補償する第二の歪補償を行う。【選択図】図６
2016167763.tif 000002
【特許請求の範囲】
【請求項１】
マルチキャリア信号の電力を増幅する増幅器の非線形歪を補償する歪補償装置であって、
前記マルチキャリア信号のキャリア周波数に接して生じる第一の非線形歪と、前記キャリア周波数から所定間隔離れた周波数に生じる第二の非線形歪とを一括して補償する第一の歪補償を行う第一補償部と、
前記第一の非線形歪と前記第二の非線形歪のうち、前記第一の非線形歪だけを補償する第二の歪補償を行う第二補償部と、
を具備する歪補償装置。
【請求項２】
前記第一補償部は、べき級数を用いて前記第一の歪補償を行い、
前記第二補償部は、歪補償係数が格納されたテーブルを用いて前記第二の歪補償を行う、
請求項１に記載の歪補償装置。
【請求項３】
前記第二補償部は、前記キャリア周波数の信号の振幅値、及び、前記マルチキャリア信号の振幅値の双方に基づいて前記第二の歪補償を行う、
請求項１に記載の歪補償装置。
【請求項４】
前記第一の歪補償に用いられる第一の歪補償係数の更新と、前記第二の歪補償に用いられる第二の歪補償係数の更新とを、互いに異なるタイミングで行う更新部、をさらに具備する、
請求項１に記載の歪補償装置。
【請求項５】
前記第一の歪補償に用いられる第一の歪補償係数を前記マルチキャリア信号に基づいて更新する第一更新部と、
前記第二の歪補償に用いられる第二の歪補償係数を前記キャリア周波数の信号に基づいて更新する第二更新部と、をさらに具備する、
請求項１に記載の歪補償装置。
【請求項６】
前記第一更新部と前記第二更新部とは、互いに異なるタイミングで前記第一の歪補償係数または前記第二の歪補償係数を更新する、
請求項５に記載の歪補償装置。
【請求項７】
前記第二補償部は、複数の前記キャリア周波数の信号のそれぞれの振幅値に基づいて前記第二の歪補償を行う、
請求項５に記載の歪補償装置。
【請求項８】
マルチキャリア信号の電力を増幅する増幅器の非線形歪を補償する歪補償方法であって、
前記マルチキャリア信号のキャリア周波数に接して生じる第一の非線形歪と、前記キャリア周波数から所定間隔離れた周波数に生じる第二の非線形歪とを一括して補償する第一の歪補償を行う一方で、
前記第一の非線形歪と前記第二の非線形歪のうち、前記第一の非線形歪だけを補償する第二の歪補償を行う、
歪補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償装置及び歪補償方法に関する。
【背景技術】
【０００２】
無線通信システムにおける無線送信装置には、送信信号の電力を増幅する増幅器（Power  Amplifier；以下では「ＰＡ」と呼ぶことがある）が備えられている。無線送信装置では、一般的に、ＰＡの電力効率を高めるために、ＰＡの飽和領域付近でＰＡを動作させる。しかし、ＰＡを飽和領域付近で動作させると非線形歪が増大する。そこで、この非線形歪を抑えてＡＣＬＲ（Adjacent  Channel  Leakage  Ratio）を改善するために、無線送信装置には、非線形歪を補償する歪補償装置が備えられる。
【０００３】
歪補償装置で用いられる歪補償方式の一つに「プリディストーション（predistortion）方式」がある。以下では「プリディストーション」を「ＰＤ」と呼ぶことがある。ＰＤ方式の歪補償装置は、ＰＡの非線形歪の逆特性を有する歪補償係数をＰＡへの入力前の信号に予め乗算することで、ＰＡの出力の線形性を高めてＰＡの出力の歪を抑圧する。歪補償係数を乗算された後の信号は「プリディストーション信号（ＰＤ信号）」と呼ばれることがある。よって、ＰＤ信号は、ＰＡへの入力前に、ＰＡの非線形歪の逆特性に従って予め歪んだ信号となる。
【０００４】
例えば、ＰＤ方式の歪補償装置として、複数の歪補償係数が格納された「歪補償テーブル」を有し、歪補償装置へ入力されたベースバンド信号の振幅値に応じた歪補償係数をテーブルから読み出してベースバンド信号に乗算するものがある。以下では、歪補償テーブルを用いて行われる歪補償を「ＬＵＴ（Look  Up  Table）型歪補償」と呼ぶことがある。
【０００５】
また、ＰＤ方式の歪補償装置として、ＰＡの非線形歪の逆特性を「べき級数」で近似し、べき級数を用いて歪補償を行うものがある。以下では、べき級数を用いて行われる歪補償を「級数型歪補償」と呼ぶことがある。級数型歪補償を用いた歪補償装置は、歪補償装置に入力されたベースバンド信号に対して複数の高次の信号を生成し、次数毎に用意された歪補償係数を高次の各信号に乗算し、歪補償係数乗算後の信号すべてを合成してＰＤ信号を生成する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２８８４９２号公報
【特許文献２】特開２００９−２００６９４号公報
【特許文献３】特開２０１０−２５８９３２号公報
【特許文献４】国際公開第２０１２／１１１５８３号
【非特許文献】
【０００７】
【非特許文献１】H.-H.  Chen,  C.-H.  Lin,  P.-C.  Huang,  and  J.-T.  Chen“Joint  Polynomial  and  Look-Up-Table  Predistortion  Power  Amplifier  Linearization,”  in  IEEE  Transactions  on  Circuits  and  Systems  II,  Express  Briefs,  vol.  53,  no.  8,  pp.  612−616,  Aug.  2006.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１及び図２は、課題の説明に供する図である。ベースバンド信号が複数の互いに異なるキャリア周波数の信号を含む「マルチキャリア信号」である場合、マルチキャリア信号に対して非線形領域でＰＡを動作させると、非線形歪である相互変調歪（Inter  Modulation  Distortion；以下では「ＩＭ」と呼ぶことがある）が生じることがある。例えば、図１に示すように、キャリア周波数ｆ１の信号とキャリア周波数ｆ２の信号とを含むマルチキャリア信号を非線形領域で増幅すると、ＰＡから出力される信号は、それぞれ３次，５次のＩＭであるＩＭ３，ＩＭ５を含むものになることがある。以下では、キャリア周波数ｆ１の信号を「キャリア信号１」と呼び、キャリア周波数ｆ２の信号を「キャリア信号２」と呼ぶことがある。これらのＩＭは、図１のように、周波数軸上で、キャリア周波数ｆ１，ｆ２の両側に接して発生するとともに、キャリア周波数ｆ１，ｆ２から所定間隔「Δｆ＝｜ｆ１−ｆ２｜」だけ離れた周波数に発生する。キャリア周波数ｆ１，ｆ２から所定間隔離れた周波数に発生するＩＭ３，ＩＭ５は、マルチキャリア信号の中心周波数ｆ０から見て、周波数軸上で左右対称に発生する。キャリア信号１とキャリア信号２とを含むマルチキャリア信号の中心周波数ｆ０は、「ｆ０＝（ｆ１＋ｆ２）／２」となる。
【０００９】
また、図１に示す「デジタル信号帯域」の帯域幅は、デジタルのベースバンド信号のサンプリングレートに応じて規定され、通常、デジタル信号帯域は、歪補償装置における歪補償範囲に相当する。
【００１０】
以下では、キャリア周波数に接して生じるＩＭを「第一のＩＭ」と呼び、キャリア周波数から所定間隔離れた周波数に生じるＩＭを「第二のＩＭ」と呼ぶことがある。
【００１１】
図１に示すように、歪補償範囲はデジタル信号帯域の全体に渡るため、歪補償装置は、第一のＩＭと第二のＩＭとの双方を一括して補償する。このため、歪補償装置は、デジタル信号帯域に存在するすべてのＩＭを考慮した歪補償係数、つまり、すべてのＩＭに対する平均的な歪補償係数を用いて、すべてのＩＭに対して一律な歪補償を行う。よって、すべてのＩＭが平均的に一律に抑圧されるので、第一のＩＭが十分に抑圧されず、図２に示すように、第一のＩＭが残存してしまうことがある。第一のＩＭが残存してしまうと、ＡＣＬＲが劣化する。
【００１２】
開示の技術は、上記に鑑みてなされたものであって、キャリア周波数近傍の歪補償性能を向上することを目的とする。
【課題を解決するための手段】
【００１３】
開示の態様では、歪補償装置は、マルチキャリア信号の電力を増幅する増幅器の非線形歪を補償するものであって、第一補償部と、第二補償部とを有する。前記第一補償部は、前記マルチキャリア信号のキャリア周波数に接して生じる第一の非線形歪と、前記キャリア周波数から所定間隔離れた周波数に生じる第二の非線形歪とを一括して補償する第一の歪補償を行う。前記第二補償部は、前記第一の非線形歪と前記第二の非線形歪のうち、前記第一の非線形歪だけを補償する第二の歪補償を行う。
【００１４】
開示の態様によれば、キャリア周波数近傍の歪補償性能を向上することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、課題の説明に供する図である。
【図２】図２は、課題の説明に供する図である。
【図３】図３は、実施例１の歪補償装置の動作例の説明に供する図である。
【図４】図４は、実施例１の歪補償装置の動作例の説明に供する図である。
【図５】図５は、実施例１の無線送信装置の構成例を示すブロック図である。
【図６】図６は、実施例１のＰＤ部の構成例を示すブロック図である。
【図７】図７は、実施例１のトレーニング部の構成例を示すブロック図である。
【図８】図８は、実施例２の無線送信装置の構成例を示すブロック図である。
【図９】図９は、実施例２のＰＤ部の構成例を示すブロック図である。
【図１０】図１０は、実施例２のトレーニング部の構成例を示すブロック図である。
【図１１】図１１は、実施例３のＰＤ部の構成例を示すブロック図である。
【図１２】図１２は、実施例３のトレーニング部の構成例を示すブロック図である。
【図１３】図１３は、実施例４のＰＤ部の構成例を示すブロック図である。
【図１４】図１４は、実施例４のトレーニング部の構成例を示すブロック図である。
【図１５】図１５は、実施例５の歪補償装置の処理例の説明に供するフローチャートである。
【発明を実施するための形態】
【００１６】
以下に、本願の開示する歪補償装置及び歪補償方法の実施例を図面に基づいて説明する。なお、この実施例により本願の開示する歪補償装置及び歪補償方法が限定されるものではない。また、各実施例において同一の機能を有する構成部には同一の符号を付し、重複する説明を省略する。
【００１７】
［実施例１］
＜歪補償装置の動作例＞
図３及び図４は、実施例１の歪補償装置の動作例の説明に供する図である。
【００１８】
歪補償装置は、キャリア信号１とキャリア信号２とを含むマルチキャリア信号の電力を増幅するＰＡの非線形歪を補償する。
【００１９】
歪補償装置は、図３に示すように、デジタル信号帯域の全体を歪補償範囲とする「第一の歪補償」を行う。すなわち、「第一の歪補償」によって、第一のＩＭと、第二のＩＭとが一括して補償される。
【００２０】
さらに、歪補償装置は、図３に示すように、キャリア周波数ｆ１，ｆ２の近傍だけを歪補償範囲とする「第二の歪補償」を行う。すなわち、「第二の歪補償」によって、第一のＩＭと第二のＩＭのうち、第一のＩＭだけが補償される。このように、「第二の歪補償」は、第一のＩＭだけに特化して、第一のＩＭを、第二のＩＭとは別個に補償する。
【００２１】
このため、「第二の歪補償」では、第一のＩＭに特化した歪補償係数を用いて歪補償が行われる。よって、実施例１によれば、キャリア周波数近傍の歪補償性能を向上することができ、図４に示すように、第一のＩＭが十分に抑圧される。よって、実施例１によれば、ＡＣＬＲを改善することができる。
【００２２】
ここで、級数型歪補償では、次数を高次にすると高精度な歪補償を行える反面、回路規模が大きくなる。換言すると、級数型歪補償では、次数を低次にすると回路規模は小さい反面、歪補償の精度が低下する。よって、高精度な歪補償を行うことが好ましい「第二の歪補償」に級数型歪補償を用いると回路規模が大きくなってしまう。また、級数型歪補償では、ＬＵＴ型歪補償に比べて、歪補償係数の収束速度が速い。
【００２３】
一方で、ＬＵＴ型歪補償では、級数型歪補償における次数を無限に表現できるため高精度な歪補償を行える反面、歪補償係数の収束速度が級数型歪補償に比べて遅い。よって、第一の歪補償及び第二の歪補償の双方にＬＵＴ型歪補償を用いると歪補償係数の収束速度が過度に遅くなってしまう。
【００２４】
よって、回路規模の増大を抑えつつ、収束速度が過度に遅くなるのを防止した上で、第一の歪補償を行う一方で、第二の歪補償を高精度に行うには、第一の歪補償として級数型歪補償を用い、第二の歪補償としてＬＵＴ型歪補償を用いるのが好ましい。
【００２５】
＜無線送信装置の構成例＞
図５は、実施例１の無線送信装置の構成例を示すブロック図である。図５において、無線送信装置１は、ベースバンドユニット１１−１，１１−２と、乗算器１２−１，１２−２と、加算器１３と、歪補償装置１４Ａと、ＤＡＣ（Digital  to  Analog  Converter）１５と、アップコンバータ１６と、ＰＡ１７と、カプラ１８と、アンテナ１９とを有する。また、無線送信装置１は、ダウンコンバータ２１と、ＡＤＣ（Analog  to  Digital  Converter）２２と、ＢＰＦ（Band  Pass  Filter）２３−１，２３−２とを有する。
【００２６】
歪補償装置１４Ａは、ＰＤ部３１と、トレーニング部３２と、誤差算出部３３と、係数更新部３４と、コピー部３５とを有する。
【００２７】
ベースバンドユニット１１−１は、入力される送信データ１に対して符号化処理及び変調処理等のベースバンド処理を行ってベースバンド信号１を生成し、生成したベースバンド信号１を乗算器１２−１へ出力する。ベースバンドユニット１１−２は、入力される送信データ２に対して符号化処理及び変調処理等のベースバンド処理を行ってベースバンド信号２を生成し、生成したベースバンド信号２を乗算器１２−２へ出力する。
【００２８】
乗算器１２−１は、ベースバンド信号１にキャリア周波数ｆ１を乗算してキャリア信号１を生成し、生成したキャリア信号１をＰＤ部３１及び加算器１３へ出力する。乗算器１２−２は、ベースバンド信号２にキャリア周波数ｆ２を乗算してキャリア信号２を生成し、生成したキャリア信号２をＰＤ部３１及び加算器１３へ出力する。
【００２９】
加算器１３は、キャリア信号１とキャリア信号２とを加算して合成し、合成後の信号をＰＤ部３１へ出力する。よって、加算器１３から出力される信号は、キャリア信号１とキャリア信号２とを含むマルチキャリア信号となる。
【００３０】
ＰＤ部３１は、乗算器１２−１から入力されるキャリア信号１と、乗算器１２−２から入力されるキャリア信号２と、加算器１３から入力されるマルチキャリア信号とに基づいてＰＤ信号を生成し、生成したＰＤ信号をＤＡＣ１５及び誤差算出部３３へ出力する。ＰＤ部３１の詳細は後述する。
【００３１】
ＤＡＣ１５は、ＰＤ信号をデジタル信号からアナログ信号に変換してアップコンバータ１６へ出力する。
【００３２】
アップコンバータ１６は、アナログのＰＤ信号をアップコンバートし、アップコンバート後のＰＤ信号をＰＡ１７へ出力する。
【００３３】
ＰＡ１７は、アップコンバート後のＰＤ信号の電力を増幅し、電力増幅後の信号をカプラ１８へ出力する。
【００３４】
カプラ１８は、電力増幅後の信号を、アンテナ１９と、ダウンコンバータ２１とに分配する。これにより、ＰＡ１７から出力された信号が、ダウンコンバータ２１、ＡＤＣ２２、及び、ＢＰＦ２３−１，２３−２を介して歪補償装置１４Ａへフィードバックされる。以下では、ＰＡ１７から歪補償装置１４Ａへフィードバックされる信号を「フィードバック信号」と呼ぶことがある。
【００３５】
アンテナ１９は、電力増幅後の信号を無線送信する。
【００３６】
ダウンコンバータ２１は、カプラ１８から入力される信号をダウンコンバートし、ダウンコンバート後の信号をＡＤＣ２２へ出力する。
【００３７】
ＡＤＣ２２は、ダウンコンバート後の信号をアナログ信号からデジタル信号に変換し、変換後のデジタル信号をフィードバック信号としてＢＰＦ２３−１，２３−２、トレーニング部３２、及び、係数更新部３４へ出力する。ＡＤＣ２２から出力されるフィードバック信号は、デジタルのマルチキャリア信号である。以下では、ＡＤＣ２２から出力される信号を「フィードバックマルチキャリア信号」と呼ぶことがある。
【００３８】
ＢＰＦ２３−１の通過帯域は、例えばキャリア周波数ｆ１を中心にして±（（ｆ２−ｆ１）／２）の帯域に設定され、ＢＰＦ２３−１は、フィードバックマルチキャリア信号のうち、キャリア周波数ｆ１の周辺の信号だけを通過させてトレーニング部３２及び係数更新部３４へ出力する。以下では、ＢＰＦ２３−１から出力される信号を「フィードバックｆ１信号」と呼ぶことがある。
【００３９】
ＢＰＦ２３−２の通過帯域は、例えばキャリア周波数ｆ２を中心にして±（（ｆ２−ｆ１）／２）の帯域に設定され、ＢＰＦ２３−２は、フィードバックマルチキャリア信号のうち、キャリア周波数ｆ２の周辺の信号だけを通過させてトレーニング部３２及び係数更新部３４へ出力する。以下では、ＢＰＦ２３−２から出力される信号を「フィードバックｆ２信号」と呼ぶことがある。
【００４０】
トレーニング部３２は、フィードバックｆ１信号と、フィードバックｆ２信号と、フィードバックマルチキャリア信号とに基づいて「トレーニング信号」を生成し、生成したトレーニング信号を誤差算出部３３へ出力する。トレーニング部３２の詳細は後述する。
【００４１】
誤差算出部３３は、ＰＤ信号とトレーニング信号との誤差を求め、求めた誤差を係数更新部３４へ出力する。
【００４２】
係数更新部３４は、ＬＭＳ（Least  Mean  Square）アルゴリズム等を用いて、誤差算出部３３から入力された誤差がゼロになるように、トレーニング部３２に設定されている歪補償係数を更新する。
【００４３】
コピー部３５は、一定周期毎、すなわち、トレーニング部３２に設定されている歪補償係数の更新が所定の複数回行われる毎に、トレーニング部３２に設定されている歪補償係数をＰＤ部３１にコピーして、ＰＤ部３１に設定されている歪補償係数を更新する。
【００４４】
＜ＰＤ部の構成例＞
図６は、実施例１のＰＤ部の構成例を示すブロック図である。
【００４５】
図６において、ＰＤ部３１は、ＬＵＴ型歪補償部５０Ａ，６０Ａと、級数型歪補償部４１Ａと、加算器４２とを有する。ＬＵＴ型歪補償部５０Ａは、アドレス生成部５１，５２と、アドレス結合部５３と、ｆ１用歪補償テーブル５４Ａと、乗算器５５とを有する。ＬＵＴ型歪補償部６０Ａは、アドレス生成部６１，６２と、アドレス結合部６３と、ｆ２用歪補償テーブル６４Ａと、乗算器６５とを有する。
【００４６】
級数型歪補償部４１Ａには、加算器１３からマルチキャリア信号が入力される。級数型歪補償部４１Ａは、例えば式（１）に従って、マルチキャリア信号に対するＰＤを行う。マルチキャリア信号に対するＰＤは、デジタル信号帯域の全体を歪補償範囲とする「第一の歪補償」に相当する。
【００４７】
式（１）において、x0(t)は級数型歪補償部４１Ａへ入力される信号（つまり、マルチキャリア信号）、y0(t)は級数型歪補償部４１Ａから出力される信号、Nはべき級数の次数、αnは歪補償係数である。なお、以下では、説明を簡単にするために、メモリ効果を考慮しない数式を挙げる。
【数１】
2016167763.tif 000003
【００４８】
ここで、キャリア周波数ｆ１に接して生じるＩＭの大きさは、キャリア信号１の振幅の大きさだけでなく、キャリア信号２の振幅の大きさに応じても変化する。同様に、キャリア周波数ｆ２に接して生じるＩＭの大きさは、キャリア信号２の振幅の大きさだけでなく、キャリア信号１の振幅の大きさに応じても変化する。また、マルチキャリア信号はキャリア信号１とキャリア信号２とが合成された信号であるため、マルチキャリア信号の振幅は、キャリア信号１の振幅と、キャリア信号２の振幅と、キャリア信号１とキャリア信号２との間の位相差とに応じて決まる。
【００４９】
そこで、以下に説明するように、ＬＵＴ型歪補償部５０Ａでは、ｆ１用歪補償テーブル５４Ａに指定するアドレスが、キャリア信号１の振幅値及びマルチキャリア信号の振幅値の双方に基づいて生成される。また、ＬＵＴ型歪補償部６０Ａでは、ｆ２用歪補償テーブル６４Ａに指定するアドレスが、キャリア信号２の振幅値及びマルチキャリア信号の振幅値の双方に基づいて生成される。これにより、キャリア周波数ｆ１に接して生じるＩＭを補償するための歪補償係数は、キャリア信号２の振幅、マルチキャリア信号の振幅、及び、キャリア信号１とキャリア信号２との間の位相差を考慮して生成される。また、キャリア周波数ｆ２に接して生じるＩＭを補償するための歪補償係数は、キャリア信号１の振幅、マルチキャリア信号の振幅、及び、キャリア信号１とキャリア信号２との間の位相差を考慮して生成される。このため、「第二の歪補償」の補償精度をさらに高めることができる。
【００５０】
ＬＵＴ型歪補償部５０Ａは、例えば式（２）に従って、図３に示すキャリア周波数ｆ１の信号（つまり、キャリア信号１）に対するＰＤを行う。キャリア信号１に対するＰＤは、図３に示す第二の歪補償の歪補償範囲のうち左方の範囲、つまり、キャリア周波数ｆ１の近傍の範囲だけを対象とする歪補償に相当する。
【００５１】
式（２）において、x0(t)はアドレス生成部５１へ入力される信号（つまり、マルチキャリア信号）、x1(t)はアドレス生成部５２へ入力される信号（つまり、キャリア信号１）、y1(t)は乗算器５５から出力される信号、LUT1[]はｆ１用歪補償テーブル５４Ａに格納されている歪補償係数のうちx0(t)及びx1(t)の各振幅値に対応する歪補償係数である。
【数２】
2016167763.tif 000004
【００５２】
ＬＵＴ型歪補償部５０Ａにおいて、アドレス生成部５２及び乗算器５５には、キャリア信号１が入力され、アドレス生成部５１にはマルチキャリア信号が入力される。
【００５３】
アドレス生成部５２は、キャリア信号１の振幅値を求め、キャリア信号１の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部５３へ出力する。
【００５４】
アドレス生成部５１は、マルチキャリア信号の振幅値を求め、マルチキャリア信号の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部５３へ出力する。
【００５５】
アドレス結合部５３は、アドレス生成部５２から入力されたｍビットのアドレスと、アドレス生成部５１から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部５３は、ｍ＋ｎビットのアドレスをｆ１用歪補償テーブル５４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ１用歪補償テーブル５４Ａから読み出して乗算器５５へ出力する。
【００５６】
ｆ１用歪補償テーブル５４Ａには、各々がｍ＋ｎビットの複数のアドレスと、それら複数のアドレスのそれぞれに対応する歪補償係数が格納される。ｆ１用歪補償テーブル５４Ａは、後述するｆ１用トレーニングテーブル８４Ａをコピーしたものである。
【００５７】
乗算器５５は、ｆ１用歪補償テーブル５４Ａから出力される歪補償係数をキャリア信号１に乗算し、乗算後の信号y1(t)を加算器４２へ出力する。
【００５８】
ＬＵＴ型歪補償部６０Ａは、例えば式（３）に従って、図３に示すキャリア周波数ｆ２の信号（つまり、キャリア信号２）に対するＰＤを行う。キャリア信号２に対するＰＤは、図３に示す第二の歪補償の歪補償範囲のうち右方の範囲、つまり、キャリア周波数ｆ２の近傍の範囲だけを対象とする歪補償に相当する。
【００５９】
式（３）において、x0(t)はアドレス生成部６１へ入力される信号（つまり、マルチキャリア信号）、x2(t)はアドレス生成部６２へ入力される信号（つまり、キャリア信号２）、y2(t)は乗算器６５から出力される信号、LUT2[]はｆ２用歪補償テーブル６４Ａに格納されている歪補償係数のうちx0(t)及びx2(t)の各振幅値に対応する歪補償係数である。
【数３】
2016167763.tif 000005
【００６０】
ＬＵＴ型歪補償部６０Ａにおいて、アドレス生成部６２及び乗算器６５には、キャリア信号２が入力され、アドレス生成部６１にはマルチキャリア信号が入力される。
【００６１】
アドレス生成部６２は、キャリア信号２の振幅値を求め、キャリア信号２の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部６２へ出力する。
【００６２】
アドレス生成部６１は、マルチキャリア信号の振幅値を求め、マルチキャリア信号の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部６３へ出力する。
【００６３】
アドレス結合部６３は、アドレス生成部６２から入力されたｍビットのアドレスと、アドレス生成部６１から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部６３は、ｍ＋ｎビットのアドレスをｆ２用歪補償テーブル６４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ２用歪補償テーブル６４Ａから読み出して乗算器６５へ出力する。
【００６４】
ｆ２用歪補償テーブル６４Ａには、各々がｍ＋ｎビットの複数のアドレスと、それら複数のアドレスのそれぞれに対応する歪補償係数が格納される。ｆ２用歪補償テーブル６４Ａは、後述するｆ２用トレーニングテーブル９４Ａをコピーしたものである。
【００６５】
乗算器６５は、ｆ２用歪補償テーブル６４Ａから出力される歪補償係数をキャリア信号２に乗算し、乗算後の信号y2(t)を加算器４２へ出力する。
【００６６】
加算器４２は、級数型歪補償部４１Ａから出力される信号y0(t)と、乗算器５５から出力される信号y1(t)と、乗算器６５から出力される信号y2(t)とを加算して合成することによりＰＤ信号y(t)を生成し、生成したＰＤ信号y(t)をＤＡＣ１５及び誤差算出部３３へ出力する。
【００６７】
＜トレーニング部の構成例＞
図７は、実施例１のトレーニング部の構成例を示すブロック図である。
【００６８】
図７において、トレーニング部３２は、アドレス生成部８１，８２，９１，９２と、アドレス結合部８３，９３と、ｆ１用トレーニングテーブル８４Ａと、ｆ２用トレーニングテーブル９４Ａと、乗算器８５，９５と、級数型トレーニング部７１Ａと、加算器７２とを有する。
【００６９】
級数型トレーニング部７１Ａには、ＡＤＣ２２からフィードバックマルチキャリア信号が入力される。級数型トレーニング部７１Ａは、例えば式（４）に従って、マルチキャリア信号に対するＰＤのトレーニングを行う。式（４）において、x0'(t)は級数型トレーニング部７１Ａへ入力される信号（つまり、フィードバックマルチキャリア信号）、y0'(t)は級数型トレーニング部７１Ａから出力される信号、Nはべき級数の次数、αn'は歪補償係数である。
【数４】
2016167763.tif 000006
【００７０】
アドレス生成部８２及び乗算器８５には、フィードバックｆ１信号が入力され、アドレス生成部８１にはフィードバックマルチキャリア信号が入力される。
【００７１】
アドレス生成部８２は、フィードバックｆ１信号の振幅値を求め、フィードバックｆ１信号の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部８３へ出力する。
【００７２】
アドレス生成部８１は、フィードバックマルチキャリア信号の振幅値を求め、フィードバックマルチキャリア信号の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部８３へ出力する。
【００７３】
アドレス結合部８３は、アドレス生成部８２から入力されたｍビットのアドレスと、アドレス生成部８１から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部８３は、ｍ＋ｎビットのアドレスをｆ１用トレーニングテーブル８４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ１用トレーニングテーブル８４Ａから読み出して乗算器８５へ出力する。
【００７４】
ｆ１用トレーニングテーブル８４Ａには、各々がｍ＋ｎビットの複数のアドレスと、それら複数のアドレスのそれぞれに対応する歪補償係数が格納される。
【００７５】
乗算器８５は、ｆ１用トレーニングテーブル８４Ａから出力される歪補償係数をフィードバックｆ１信号に乗算し、乗算後の信号y1'(t)を加算器７２へ出力する。よって、乗算器８５から出力される信号y1'(t)は式（５）により表される。式（５）において、x0'(t)はアドレス生成部８１へ入力される信号（つまり、フィードバックマルチキャリア信号）、x1'(t)はアドレス生成部８２へ入力される信号（つまり、フィードバックｆ１信号）、LUT1'[]はｆ１用トレーニングテーブル８４Ａに格納されている歪補償係数のうちx0'(t)及びx1'(t)の各振幅値に対応する歪補償係数である。
【数５】
2016167763.tif 000007
【００７６】
アドレス生成部９２及び乗算器９５には、フィードバックｆ２信号が入力され、アドレス生成部９１にはフィードバックマルチキャリア信号が入力される。
【００７７】
アドレス生成部９２は、フィードバックｆ２信号の振幅値を求め、フィードバックｆ２信号の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部９３へ出力する。
【００７８】
アドレス生成部９１は、フィードバックマルチキャリア信号の振幅値を求め、フィードバックマルチキャリア信号の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部９３へ出力する。
【００７９】
アドレス結合部９３は、アドレス生成部９２から入力されたｍビットのアドレスと、アドレス生成部９１から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部９３は、ｍ＋ｎビットのアドレスをｆ２用トレーニングテーブル９４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ２用トレーニングテーブル９４Ａから読み出して乗算器９５へ出力する。
【００８０】
ｆ２用トレーニングテーブル９４Ａには、各々がｍ＋ｎビットの複数のアドレスと、それら複数のアドレスのそれぞれに対応する歪補償係数が格納される。
【００８１】
乗算器９５は、ｆ２用トレーニングテーブル９４Ａから出力される歪補償係数をフィードバックｆ２信号に乗算し、乗算後の信号y2'(t)を加算器７２へ出力する。よって、乗算器９５から出力される信号y2'(t)は式（６）により表される。式（６）において、x0'(t)はアドレス生成部９１へ入力される信号（つまり、フィードバックマルチキャリア信号）、x2'(t)はアドレス生成部９２へ入力される信号（つまり、フィードバックｆ２信号）、LUT2'[]はｆ２用トレーニングテーブル９４Ａに格納されている歪補償係数のうちx0'(t)及びx2'(t)の各振幅値に対応する歪補償係数である。
【数６】
2016167763.tif 000008
【００８２】
加算器７２は、級数型トレーニング部７１Ａから出力される信号y0'(t)と、乗算器８５から出力される信号y1'(t)と、乗算器９５から出力される信号y2'(t)とを加算して合成することによりトレーニング信号y'(t)を生成し、生成したトレーニング信号y'(t)を誤差算出部３３へ出力する。
【００８３】
図５に示す誤差算出部３３は、ＰＤ信号y(t)とトレーニング信号y'(t)との誤差εを求め、求めた誤差εを係数更新部３４へ出力する。例えば、誤差算出部３３は、ＰＤ信号y(t)からトレーニング信号y'(t)を減算することによって誤差εを求める。
【００８４】
係数更新部３４は、フィードバックマルチキャリア信号と、フィードバックｆ１信号と、フィードバックｆ２信号と、前回求めた歪補償係数とに基づいて、ＬＭＳアルゴリズム等を用いて、誤差算出部３３から入力された誤差εをゼロにする新たな歪補償係数αn'，LUT1'[]，LUT2'[]を求める。そして、係数更新部３４は、新たに求めた歪補償係数によって、級数型トレーニング部７１Ａにおける歪補償係数αn'、ｆ１用トレーニングテーブル８４Ａにおける歪補償係数LUT1'[]、及び、ｆ２用トレーニングテーブル９４Ａにおける歪補償係数LUT2'[]を更新する。
【００８５】
コピー部３５は、一定周期毎に、級数型トレーニング部７１Ａに設定されている歪補償係数αn'を級数型歪補償部４１Ａに設定されている歪補償係数αnにコピーして歪補償係数αnを更新する。また、コピー部３５は、一定周期毎に、ｆ１用トレーニングテーブル８４Ａをｆ１用歪補償テーブル５４Ａにコピーしてｆ１用歪補償テーブル５４Ａを更新する。また、コピー部３５は、一定周期毎に、ｆ２用トレーニングテーブル９４Ａをｆ２用歪補償テーブル６４Ａにコピーしてｆ２用歪補償テーブル６４Ａを更新する。
【００８６】
以上のように、実施例１の歪補償装置１４Ａは、マルチキャリア信号の電力を増幅するＰＡ１７の非線形歪を補償する。歪補償装置１４Ａは、級数型歪補償部４１Ａと、ＬＵＴ型歪補償部５０Ａ，６０Ａとを有する。級数型歪補償部４１Ａは、第一のＩＭと第二のＩＭとを一括して補償する第一の歪補償を行う。一方で、ＬＵＴ型歪補償部５０Ａ，６０Ａは、第一のＩＭと第二のＩＭのうち、第一のＩＭだけを補償する第二の歪補償を行う。
【００８７】
こうすることで、キャリア周波数近傍の歪補償性能を向上することができ、第一のＩＭを十分に抑圧することができる。よって、実施例１によれば、ＡＣＬＲを改善することができる。さらに、回路規模の増大を抑えつつ、歪補償係数の収束速度が過度に遅くなるのを防止した上で、第一の歪補償を行う一方で、第二の歪補償を高精度に行うことができる。
【００８８】
また、実施例１では、ＬＵＴ型歪補償部５０Ａは、キャリア信号１の振幅値及びマルチキャリア信号の振幅値の双方に基づいて第二の歪補償を行う。同様に、ＬＵＴ型歪補償部６０Ａは、キャリア信号２の振幅値及びマルチキャリア信号の振幅値の双方に基づいて第二の歪補償を行う。
【００８９】
こうすることで、第二の歪補償の補償精度をさらに高めることができる。
【００９０】
［実施例２］
＜無線送信装置の構成例＞
図８は、実施例２の無線送信装置の構成例を示すブロック図である。図８において、無線送信装置２は、歪補償装置１４Ｂを有する。歪補償装置１４Ｂは、ＰＤ部３６と、トレーニング部３７と、誤差算出部３３−１，３３−２，３３−３と、係数更新部３４−１，３４−２，３４−３とを有する。ＡＤＣ２２は、フィードバックマルチキャリア信号を、ＢＰＦ２３−１，２３−２、トレーニング部３７、及び、係数更新部３４−１へ出力する。ＢＰＦ２３−１は、フィードバックｆ１信号をトレーニング部３７及び係数更新部３４−２へ出力する。ＢＰＦ２３−２は、フィードバックｆ２信号をトレーニング部３７及び係数更新部３４−３へ出力する。
【００９１】
＜ＰＤ部の構成例＞
図９は、実施例２のＰＤ部の構成例を示すブロック図である。図９に示すＰＤ部３６は、図６に示すＰＤ部３１から加算器４２を除いたものになり、歪補償装置１４Ｂにおいて、加算器４２は、図８に示すように、ＰＤ部３６の外部に設けられる。
【００９２】
＜トレーニング部の構成例＞
図１０は、実施例２のトレーニング部の構成例を示すブロック図である。図１０に示すトレーニング部３７は、図７に示すトレーニング部３２から加算器７２を除いたものになる。
【００９３】
以上のような構成を採る歪補償装置１４Ｂにおいて、乗算器５５は、ｆ１用歪補償テーブル５４Ａから出力される歪補償係数をキャリア信号１に乗算し、乗算後の信号y1(t)を加算器４２及び誤算算出部３３−２へ出力する。乗算器６５は、ｆ２用歪補償テーブル６４Ａから出力される歪補償係数をキャリア信号２に乗算し、乗算後の信号y2(t)を加算器４２及び誤算算出部３３−３へ出力する。級数型歪補償部４１Ａは、信号y0(t)を加算器４２及び誤差算出部３３−１へ出力する。
【００９４】
また、乗算器８５は、ｆ１用トレーニングテーブル８４Ａから出力される歪補償係数をフィードバックｆ１信号に乗算し、乗算後の信号y1'(t)を誤算算出部３３−２へ出力する。乗算器９５は、ｆ２用トレーニングテーブル９４Ａから出力される歪補償係数をフィードバックｆ２信号に乗算し、乗算後の信号y2'(t)を誤算算出部３３−３へ出力する。級数型トレーニング部７１Ａは、信号y0'(t)を誤差算出部３３−１へ出力する。
【００９５】
誤差算出部３３−２は、信号y1(t)と信号y1'(t)との誤差ε1を求め、求めた誤差ε1を係数更新部３４−２へ出力する。例えば、誤差算出部３３−２は、信号y1(t)から信号y1'(t)を減算することによって誤差ε1を求める。誤差算出部３３−３は、信号y2(t)と信号y2'(t)との誤差ε2を求め、求めた誤差ε2を係数更新部３４−３へ出力する。例えば、誤差算出部３３−３は、信号y2(t)から信号y2'(t)を減算することによって誤差ε2を求める。誤算算出部３３−１は、信号y0(t)と信号y0'(t)との誤差ε0を求め、求めた誤差ε0を係数更新部３４−１へ出力する。例えば、誤差算出部３３−１は、信号y0(t)から信号y0'(t)を減算することによって誤差ε0を求める。
【００９６】
係数更新部３４−２は、フィードバックｆ１信号と、前回求めた歪補償係数とに基づいて、ＬＭＳアルゴリズム等を用いて、誤差ε1をゼロにする新たな歪補償係数LUT1'[]を求める。そして、係数更新部３４−２は、新たに求めたLUT1'[]によって、ｆ１用トレーニングテーブル８４Ａにおける歪補償係数LUT1'[]を更新する。係数更新部３４−３は、フィードバックｆ２信号と、前回求めた歪補償係数とに基づいて、ＬＭＳアルゴリズム等を用いて、誤差ε2をゼロにする新たな歪補償係数LUT2'[]を求める。そして、係数更新部３４−３は、新たに求めたLUT2'[]によって、ｆ２用トレーニングテーブル９４Ａにおける歪補償係数LUT2'[]を更新する。係数更新部３４−１は、フィードバックマルチキャリア信号と、前回求めた歪補償係数とに基づいて、ＬＭＳアルゴリズム等を用いて、誤差ε0をゼロにする歪補償係数αn'を求める。そして、係数更新部３４−１は、新たに求めたαn'によって、級数型トレーニング部７１Ａにおける歪補償係数αn'を更新する。
【００９７】
このように、実施例２では、係数更新部３４−１は、歪補償係数αn'をマルチキャリア信号に基づいて更新する。一方で、係数更新部３４−２は、歪補償係数LUT1'[]をキャリア信号１に基づいて更新し、係数更新部３４−３は、歪補償係数LUT2'[]をキャリア信号２に基づいて更新する。つまり、実施例１では、歪補償係数αn'，LUT1'[]，LUT2'[]をマルチキャリア信号に基づいて一括して更新したのに対し、実施例２では、歪補償係数αn'，LUT1'[]，LUT2'[]をマルチキャリア信号，キャリア信号１，キャリア信号２の各々に基づいて個別に更新する。よって、実施例２によれば、歪補償係数の精度を高めることができる。
【００９８】
［実施例３］
実施例３では、ＰＤ部の構成及びトレーニング部の構成が実施例２と異なる。
【００９９】
＜ＰＤ部の構成例＞
図１１は、実施例３のＰＤ部の構成例を示すブロック図である。図１１に示すＰＤ部３６は、ＬＵＴ型歪補償部５０Ｂ，６０Ｂを有し、図９に示すＰＤ部３６からアドレス生成部５１，６１及びアドレス結合部６３を除いたものになる。
【０１００】
アドレス生成部５２は、キャリア信号１の振幅値を求め、キャリア信号１の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部５３へ出力する。
【０１０１】
アドレス生成部６２は、キャリア信号２の振幅値を求め、キャリア信号２の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部５３へ出力する。
【０１０２】
アドレス結合部５３は、アドレス生成部５２から入力されたｍビットのアドレスと、アドレス生成部６２から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部５３は、ｍ＋ｎビットのアドレスをｆ１用歪補償テーブル５４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ１用歪補償テーブル５４Ａから読み出して乗算器５５へ出力する。また、アドレス結合部５３は、ｍ＋ｎビットのアドレスをｆ２用歪補償テーブル６４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ２用歪補償テーブル６４Ａから読み出して乗算器６５へ出力する。
【０１０３】
＜トレーニング部の構成例＞
図１２は、実施例３のトレーニング部の構成例を示すブロック図である。図１２に示すトレーニング部３７は、図１０に示すトレーニング部３７からアドレス生成部８１，９１及びアドレス結合部９３を除いたものになる。
【０１０４】
アドレス生成部８２は、フィードバックｆ１信号の振幅値を求め、フィードバックｆ１信号の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部８３へ出力する。
【０１０５】
アドレス生成部９２は、フィードバックｆ２信号の振幅値を求め、フィードバックｆ２信号の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部８３へ出力する。
【０１０６】
アドレス結合部８３は、アドレス生成部８２から入力されたｍビットのアドレスと、アドレス生成部９２から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部８３は、ｍ＋ｎビットのアドレスをｆ１用トレーニングテーブル８４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ１用トレーニングテーブル８４Ａから読み出して乗算器８５へ出力する。また、アドレス結合部８３は、ｍ＋ｎビットのアドレスをｆ２用トレーニングテーブル９４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ２用トレーニングテーブル９４Ａから読み出して乗算器９５へ出力する。
【０１０７】
以上のように、実施例３では、ＬＵＴ型歪補償部５０Ｂ，６０Ｂは、キャリア信号１及びキャリア信号２のそれぞれの振幅値に基づいて第二の歪補償を行う。
【０１０８】
こうすることで、実施例３の歪補償装置では、実施例２におけるアドレス生成部５１，６１及びアドレス結合部６３を省くことができるため、実施例２に比べ、歪補償装置の回路規模を削減することができる。
【０１０９】
［実施例４］
実施例４では、ＰＤ部の構成及びトレーニング部の構成が実施例１と異なる。
【０１１０】
＜ＰＤ部の構成例＞
図１３は、実施例４のＰＤ部の構成例を示すブロック図である。図１３に示すＰＤ部３１は、ＬＵＴ型歪補償部５０Ｂ，６０Ｂを有し、図６に示すＰＤ部３１からアドレス生成部５１，６１及びアドレス結合部６３を除いたものになる。
【０１１１】
アドレス生成部５２は、キャリア信号１の振幅値を求め、キャリア信号１の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部５３へ出力する。
【０１１２】
アドレス生成部６２は、キャリア信号２の振幅値を求め、キャリア信号２の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部５３へ出力する。
【０１１３】
アドレス結合部５３は、アドレス生成部５２から入力されたｍビットのアドレスと、アドレス生成部６２から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部５３は、ｍ＋ｎビットのアドレスをｆ１用歪補償テーブル５４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ１用歪補償テーブル５４Ａから読み出して乗算器５５へ出力する。また、アドレス結合部５３は、ｍ＋ｎビットのアドレスをｆ２用歪補償テーブル６４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ２用歪補償テーブル６４Ａから読み出して乗算器６５へ出力する。
【０１１４】
＜トレーニング部の構成例＞
図１４は、実施例４のトレーニング部の構成例を示すブロック図である。図１４に示すトレーニング部３２は、図７に示すトレーニング部３２からアドレス生成部８１，９１及びアドレス結合部９３を除いたものになる。
【０１１５】
アドレス生成部８２は、フィードバックｆ１信号の振幅値を求め、フィードバックｆ１信号の振幅値に応じた「ｍビット」のアドレスを生成し、生成したｍビットのアドレスをアドレス結合部８３へ出力する。
【０１１６】
アドレス生成部９２は、フィードバックｆ２信号の振幅値を求め、フィードバックｆ２信号の振幅値に応じた「ｎビット」のアドレスを生成し、生成したｎビットのアドレスをアドレス結合部８３へ出力する。
【０１１７】
アドレス結合部８３は、アドレス生成部８２から入力されたｍビットのアドレスと、アドレス生成部９２から入力されたｎビットのアドレスとを結合して「ｍ＋ｎビット」のアドレスを生成する。アドレス結合部８３は、ｍ＋ｎビットのアドレスをｆ１用トレーニングテーブル８４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ１用トレーニングテーブル８４Ａから読み出して乗算器８５へ出力する。また、アドレス結合部８３は、ｍ＋ｎビットのアドレスをｆ２用トレーニングテーブル９４Ａに指定することにより、ｍ＋ｎビットのアドレスに対応する歪補償係数をｆ２用トレーニングテーブル９４Ａから読み出して乗算器９５へ出力する。
【０１１８】
以上のように、実施例４では、ＬＵＴ型歪補償部５０Ｂ，６０Ｂは、キャリア信号１及びキャリア信号２のそれぞれの振幅値に基づいて第二の歪補償を行う。
【０１１９】
こうすることで、実施例４の歪補償装置では、実施例１におけるアドレス生成部５１，６１及びアドレス結合部６３を省くことができるため、実施例１に比べ、歪補償装置の回路規模を削減することができる。
【０１２０】
［実施例５］
実施例１では、第一の歪補償に用いられる歪補償係数αn'と、第二の歪補償に用いられる歪補償係数LUT1'[]，LUT2'[]とを同時に更新していた。これに対し、図３に示すように、第二の歪補償の歪補償範囲は、第一の歪補償の歪補償範囲の一部と重複する。よって、歪補償係数αn'の更新により、誤差εをゼロにする歪補償係数LUT1'[]，LUT2'[]は変化し、歪補償係数LUT1'[]，LUT2'[]の更新により、誤差εをゼロにする歪補償係数αn'は変化する。このため、歪補償係数αn'と歪補償係数LUT1'[]，LUT2'[]とを同時に更新すると、歪補償係数の収束が不安定となってしまうことがあるため、必ずしも誤差εをゼロにする歪補償係数αn'，LUT1'[]，LUT2'[]が求められるとは限らない。
【０１２１】
そこで、実施例５では、図１５に示すように、第一の歪補償に用いられる歪補償係数と、第二の歪補償に用いられる歪補償係数とを互いに異なるタイミングで更新する。図１５は、実施例５の歪補償装置の処理例の説明に供するフローチャートである。すなわち、係数更新部３４（図５）は、まず、第一の歪補償に用いられる歪補償係数（つまり、歪補償係数αn'）を更新する（ステップＳ１０１）。第一の歪補償に用いられる歪補償係数の更新後に、係数更新部３４は、第二の歪補償に用いられる歪補償係数（つまり、歪補償係数LUT1'[]，LUT2'[]）を更新する（ステップＳ１０２）。第二の歪補償に用いられる歪補償係数の更新後、処理はステップＳ１０１に戻り、ステップＳ１０１，Ｓ１０２の処理が一定周期毎に繰り返される。つまり、係数更新部３４は、第一の歪補償に用いられる歪補償係数の更新と、第二の歪補償に用いられる歪補償係数の更新とを交互に行う。
【０１２２】
このように、互いに影響を及ぼし合う、第一の歪補償に用いられる歪補償係数の更新と、第二の歪補償に用いられる歪補償係数の更新とを排他的に行うことで、歪補償係数の収束の安定性が向上して歪補償係数の精度を向上することができる。
【０１２３】
［他の実施例］
［１］上記の実施例では、第一の歪補償として級数型歪補償を用い、第二の歪補償としてＬＵＴ型歪補償を用いた。しかし、歪補償係数の収束速度をより早めるために、第一の歪補償及び第二の歪補償の双方に級数型歪補償を用いても良い。また、より高精度な歪補償を行うために、第一の歪補償及び第二の歪補償の双方にＬＵＴ型歪補償を用いても良い。
【０１２４】
［２］誤差算出部３３が求めた誤差の振幅値が、級数型歪補償部４１Ａに入力されるマルチキャリア信号の平均振幅値に対して閾値（例えば-45dB）未満となったときは、歪補償係数の更新を中止しても良い。また、ＡＣＬＲが閾値（例えば-45dBc）未満となったときは、歪補償係数の更新を中止しても良い。
【０１２５】
［３］実施例５は、実施例４と組み合わせて実施することもできる。また、実施例５は、実施例２または実施例３と組み合わせて実施することもできる。例えば、係数更新部３４−１が行う歪補償係数の更新と、係数更新部３４−２，３４−３が行う歪補償係数の更新とを互いに異なるタイミングで行っても良い。
【０１２６】
［４］上記の実施例では、インダイレクト・ラーニング方式の歪補償装置を一例に挙げた。しかし、開示の技術は、ダイレクト・ラーニング方式の歪補償装置にも適用可能である。
【０１２７】
［５］歪補償装置１４Ａ，１４Ｂは、ハードウェアとして、例えば、ＦＰＧＡ（Field  Programmable  Gate  Array）、ＬＳＩ（Large  Scale  Integrated  circuit）またはプロセッサ等により実現される。さらに、ベースバンドユニット１１−１，１１−２、乗算器１２−１，１２−２、加算器１３、ＢＰＦ２３−１，２３−２も、ハードウェアとして、ＦＰＧＡ、ＬＳＩまたはプロセッサ等により実現される。プロセッサの一例として、ＣＰＵ（Central  Processing  Unit），ＤＳＰ（Digital  Signal  Processor）等が挙げられる。また、ＤＡＣ１５，アップコンバータ１６，ＰＡ１７，カプラ１８，アンテナ１９，ダウンコンバータ２１，ＡＤＣ２２は、ハードウェアとして、無線通信モジュールにより実現される。また、無線通信装置1，２及び歪補償装置１４Ａ，１４Ｂは、メモリを有してもよい。例えば、メモリには、ｆ１用歪補償テーブル５４Ａ、ｆ２用歪補償テーブル６４Ａ、ｆ１用トレーニングテーブル８４Ａ、ｆ２用トレーニングテーブル９４Ａが記憶される。
【符号の説明】
【０１２８】
１，２  無線送信装置
１１−１，１１−２  ベースバンドユニット
１２−１，１２−２，５５，６５，８５，９５  乗算器
１３，４２，７２  加算器
１４Ａ，１４Ｂ  歪補償装置
１５  ＤＡＣ
１６  アップコンバータ
１７  ＰＡ
１８  カプラ
１９  アンテナ
２１  ダウンコンバータ
２２  ＡＤＣ
２３−１，２３−２  ＢＰＦ
３１，３６  ＰＤ部
３２，３７  トレーニング部
３３，３３−１，３３−２，３３−３  誤差算出部
３４，３４−１，３４−２，３４−３  係数更新部
３５  コピー部
４１Ａ  級数型歪補償部
５０Ａ，５０Ｂ，６０Ａ，６０Ｂ  ＬＵＴ型歪補償部
５１，５２，６１，６２，８１，８２，９１，９２  アドレス生成部
５３，６３，８３，９３  アドレス結合部
５４Ａ  ｆ１用歪補償テーブル
６４Ａ  ｆ２用歪補償テーブル
７１Ａ  級数型トレーニング部
８４Ａ  ｆ１用トレーニングテーブル
９４Ａ  ｆ２用トレーニングテーブル
【図１】
2016167763.tif 000009
【図２】
2016167763.tif 000010
【図３】
2016167763.tif 000011
【図４】
2016167763.tif 000012
【図５】
2016167763.tif 000013
【図６】
2016167763.tif 000014
【図７】
2016167763.tif 000015
【図８】
2016167763.tif 000016
【図９】
2016167763.tif 000017
【図１０】
2016167763.tif 000018
【図１１】
2016167763.tif 000019
【図１２】
2016167763.tif 000020
【図１３】
2016167763.tif 000021
【図１４】
2016167763.tif 000022
【図１５】
2016167763.tif 000023