(57)【特許請求の範囲】
【請求項１】
第１の基板上は画素電極及び前記画素電極に接続された画素スイッチング用素子とからなる画素がマトリックス状に配置されてなる画素表示領域と、前記画素表示領域の周辺に配置されて前記複数の画素を駆動する駆動回路用スイッチング素子からなる駆動回路形成領域と、前記駆動回路形成領域の周辺に配置されたシール領域とを具備し、
前記第１の基板に対して所定の間隔を介して前記シール領域に配置されたシール材で貼り合わされた第２の基板と、
前記シール材で区画された間隙内に保持された電気光学物質と、前記シール材で区画された領域内で前記第１の基板と前記第２の基板との間に介在して当該基板間の間隙を制御するギャップ材とを有し、前記各画素は光反射領域を備えて反射モード表示可能である電気光学装置の製造方法において、
前記第１の基板上に前記画素スイッチング用素子と前記駆動回路用スイッチング素子とを形成する工程と、
前記画素の光反射領域及び前記駆動回路形成領域の上に第１の樹脂層を形成し、前記第１の樹脂層をパターニングして、前記光反射領域に凹凸層形成するとともに、前記駆動回路形成領域上に前記第１の樹脂を残す工程と、
前記画素の光反射領域及び前記駆動回路形成領域の上に第２の樹脂層を形成し、前記光反射領域に前記第２の樹脂層を残すとともに、前記駆動回路形成領域のうち、前記駆動回路用スイッチング素子が形成されている領域の前記第２の樹脂層を除去し、前記駆動回路用スイッチング素子が形成されていない領域に第２の樹脂層を残す工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項２】
前記第１の樹脂層は感光性を有する樹脂であることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記第２の樹脂層は感光性を有する樹脂であることを特徴とする請求項１または請求項２に記載の電気光学装置の製造方法。
【請求項４】
前記第２の樹脂層は流動性を有する樹脂材料であることを特徴とする請求項１乃至請求項３のうちいずれか一項に記載の電気光学装置の製造方法。
【請求項５】
前記駆動回路用スイッチング素子は、ソース領域、ドレイン領域及び前記ソース領域と前記ドレイン領域との間にあるチャネル領域を有する半導体膜と、前記チャネル領域上にゲート絶縁膜を介して形成されているゲート電極と、前記ソース領域と電気的に接続されているソース電極と、前記ドレイン領域と電気的に接続されているドレイン電極とを有する駆動回路用トランジスタであることを特徴とする請求項１乃至４のうちいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記駆動回路形成領域に形成される駆動回路は、前記駆動用トランジスタによって相補回路が形成されていることを特徴とする請求項５に記載の電気光学装置の製造方法。
【請求項７】
少なくとも前記光反射膜形成領域に光反射膜を形成する工程をさらに有することを特徴とする請求項１乃至６のうちいずれか一項に記載の電気光学装置の製造方法。
【請求項８】
請求項１ないし請求項７のいずれかにおいて、前記電気光学物質は、液晶であることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板に電気光学物質が保持された電気光学装置、およびそれを用いた電子機器に関するものである。
【０００２】
【従来の技術】
液晶装置などの電気光学装置は、各種機器の直視型あるいは投射型の表示装置として用いられている。このような電気光学装置のうち、例えば、アクティブマトリクス型の液晶装置では、図１９に示すように、対向配置されたＴＦＴアレイ基板１０と対向基板２０とがシール材５２で貼り合わされているとともに、基板間でシール材５２で区画された領域内に電気光学物質としての液晶５０が保持されている。また、ＴＦＴアレイ基板１０と対向基板２０との間には、これらの基板間隔を制御するギャップ材（図示せず）が介在している。
【０００３】
また、反射型あるいは半透過・半反射型のアクティブマトリクス型の液晶装置１００では、ＴＦＴアレイ基板１０の表面のうち、シール材５２で区画された領域内の画像表示領域１０ａに、対向基板２０の側から入射してきた外光を対向基板２０の方に向けて反射するための光反射膜８ａが透明な画素電極９ａの下層側に形成されており、対向基板２０側から入射した光をＴＦＴアレイ基板１０の側で反射し、対向基板１０の側から出射された光によって画像を表示する。
【０００４】
このような反射型あるいは半透過・半反射型の液晶装置１００において、光反射膜８ａで反射された光の方向性が強いと、画像をみる角度で明るさが異なるなどの視野角依存性が顕著に出てくる。そこで、液晶装置１００を製造する際、図２０（Ａ）に示すように、第２層間絶縁膜５（表面保護膜）の表面に、アクリル樹脂などといった第１の感光性樹脂１３を厚めに塗布した後、露光マスク５１０を介して第１の感光性樹脂１３を露光し、現像することによって、図２０（Ｂ）に示すように、所定パターンの凹凸形成層１３ａを形成し、その上層側に形成される光反射膜８ａの表面に凹凸パターン８ｇを形成している（図１９を参照）。また、図２０（Ｃ）に示すように、凹凸形成層１３ａの上層側に、同じくアクリル樹脂などの第２の感光性樹脂層７を塗布した後、露光マスク５２０を介して第２の感光性樹脂７を露光し、現像ベークすることによって、図２０（Ｄ）に示すように、コンタクトホールを備えた上層膜７ａを形成し、図１９に示すように、凹凸形成層１３ａのエッジなどが凹凸パターン８ｇに出ないようにしている。
【０００５】
ここで、凹凸形成層１３ａに用いられた第１の感光性樹脂１３、および上層膜７ａに用いられた第２の感光性樹脂７は、画像表示領域１０ａにおいて画素スイッチング用のＴＦＴ３０の層間絶縁膜としても残されている。但し、画像表示領域１０ａとシール材５２との間の領域には、凹凸形成層１３ａに用いられた第１の感光性樹脂１３、および上層膜７ａに用いられた第２の感光性樹脂７のいずれもが残されていない。
【０００６】
また、液晶装置１００では、画像表示領域１０ａとシール材５２の形成領域との間の領域が、画素スイッチング用のＴＦＴ３０を駆動する走査線駆動回路１０４などを形成した駆動回路形成領域１１０として利用されることがある。このような走査線駆動回路１０４では、画素スイッチング用のＴＦＴ３０の形成工程を利用して駆動回路用のＴＦＴが形成されてり、このような駆動回路用のＴＦＴは相補回路を構成している。ここで、走査線駆動回路１０４では、相補型のＴＦＴから構成されるが、図１９には１つのＴＦＴ３０′のみを表してある。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の液晶装置１００のように、画像表示領域１０ａとシール材５２の形成領域との間の領域を駆動回路形成領域１１０として利用した場合には、ＴＦＴアレイ基板１０と対向基板２０との基板間隔が面内方向でばらついてしまい、その結果、液晶５０の厚さの均一性が損なわれてしまい、表示ムラや色ずれが発生しやすくなるという問題点がある。その理由は以下のとおりである。
【０００８】
まず、駆動回路形成領域１１０において、ＴＦＴ３０′が存在する領域は、下地保護膜１１、半導体膜１′、ゲート絶縁膜２、ゲート電極３ａ′、第１層間絶縁膜４、ソース配線６ａ′、ドレイン配線６ｂ′、第２層間絶縁膜５、配向膜１２がこの順に積層された高所領域１２０となっているのに対して、ＴＦＴ３０′が存在しない領域は、下地保護膜１１、ゲート絶縁膜２、第１層間絶縁膜４、第２層間絶縁膜５、配向膜１２はあるが、半導体膜１′、ゲート電極３ａ′、ソース配線６ａ′、ドレイン配線６ｂ′がない低所領域１４０になっており、このような高低差があると、ＴＦＴアレイ基板１０と対向基板２０との間にギャップ材を介在させても、その基板間隔制御機能が有効に作用しないからである。
【０００９】
次に、画像表示領域１０ａには、凹凸形成層１３ａに用いられた第１の感光性樹脂１３、および上層膜７ａに用いられた第２の感光性樹脂７が形成されているのに対して、駆動回路形成領域１１０には、これらの感光性樹脂７、１３が除去されている。このため、両領域間に高低差があり、このような高低差があると、ＴＦＴアレイ基板１０と対向基板２０との間にギャップ材を介在させても、その基板間隔制御機能が有効に作用しないからである。
【００１０】
以上の問題点に鑑みて、本発明の課題は、画像表示領域に形成されている分厚い感光性樹脂層を有効利用して基板間距離のばらつきを緩和して、表示品位の向上を図った電気光学装置、およびそれを用いた電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る電気光学装置の製造方法は、第１の基板上は画素電極及び前記画素電極に接続された画素スイッチング用素子とからなる画素がマトリックス状に配置されてなる画素表示領域と、前記画素表示領域の周辺に配置されて前記複数の画素を駆動する駆動回路用スイッチング素子からなる駆動回路形成領域と、前記駆動回路形成領域の周辺に配置されたシール領域とを具備し、前記第１の基板に対して所定の間隔を介して前記シール領域に配置されたシール材で貼り合わされた第２の基板と、前記シール材で区画された間隙内に保持された電気光学物質と、前記シール材で区画された領域内で前記第１の基板と前記第２の基板との間に介在して当該基板間の間隙を制御するギャップ材とを有し、前記各画素は光反射領域を備えて反射モード表示可能である電気光学装置の製造方法において、前記第１の基板上に前記画素スイッチング用素子と前記駆動回路用スイッチング素子とを形成する工程と、前記画素の光反射領域及び前記駆動回路形成領域の上に第１の樹脂層を形成し、前記第１の樹脂層をパターニングして、前記光反射領域に凹凸層形成するとともに、前記駆動回路形成領域上に前記第１の樹脂を残す工程と、前記画素の光反射領域及び前記駆動回路形成領域の上に第２の樹脂層を形成し、前記光反射領域に前記第２の樹脂層を残すとともに、前記駆動回路形成領域のうち、前記駆動回路用スイッチング素子が形成されている領域の前記第２の樹脂層を除去し、前記駆動回路用スイッチング素子が形成されていない領域に第２の樹脂層を残す工程と、を有することを特徴とする。
また、本発明に係る電気光学装置の製造方法は、上記に記載の電気光学装置の製造方法であって、前記第１の樹脂層は感光性を有する樹脂であることを特徴とする。
また、本発明に係る電気光学装置の製造方法は、上記に記載の電気光学装置の製造方法であって、前記第２の樹脂層は感光性を有する樹脂であることを特徴とする。
また、本発明に係る電気光学装置の製造方法は、上記に記載の電気光学装置の製造方法であって、前記第２の樹脂層は流動性を有する樹脂材料であることを特徴とする。
また、本発明に係る電気光学装置の製造方法は、上記に記載の電気光学装置の製造方法であって、前記駆動回路用スイッチング素子は、ソース領域、ドレイン領域及び前記ソース領域と前記ドレイン領域との間にあるチャネル領域を有する半導体膜と、前記チャネル領域上にゲート絶縁膜を介して形成されているゲート電極と、前記ソース領域と電気的に接続されているソース電極と、前記ドレイン領域と電気的に接続されているドレイン電極とを有する駆動回路用トランジスタであることを特徴とする。
また、本発明に係る電気光学装置の製造方法は、上記に記載の電気光学装置の製造方法であって、前記駆動回路形成領域に形成される駆動回路は、前記駆動用トランジスタによって相補回路が形成されていることを特徴とする。
また、本発明に係る電気光学装置の製造方法は、上記に記載の電気光学装置の製造方法であって、少なくとも前記光反射膜形成領域に光反射膜を形成する工程をさらに有することを特徴とする。
上記課題を解決するために、本発明では、画素電極、および該画素電極に接続する画素スイッチング用素子がマトリクス状に配置された画像表示領域を備えた第１の基板と、該第１の基板に対して所定の間隙を介してシール材で貼り合わされた第２の基板と、前記シール材で区画された間隙内に保持された電気光学物質と、前記シール材で区画された領域内で前記第１の基板と前記第２の基板との間に介在して当該基板間の間隙を制御するギャップ材とを有する電気光学装置において、前記第１の基板上には、前記画像表示領域内に感光性樹脂層が形成され、前記第１の基板上には、前記画像表示領域と前記シール材との間の領域に高さの異なる高所領域および低所領域が存在するとともに、前記低所領域と前記高所領域との高低差が前記画像表示領域と前記シール材との間の領域に形成された前記感光性樹脂層によって緩和されていることを特徴とする。
【００１２】
本発明では、画像表示領域に形成された感光性樹脂を利用して高低差の緩和を行っているため、基板間距離の面内方向におけるばらつきが極めて小さい。従って、液晶などといった電気光学物質の層厚が面内方向でばらつかないので、表示ムラや色ずれが発生せず、品位の高い表示を行うことができる。ここで、感光性樹脂は、露光、現像によって任意に場所に形成できるので、工程数を増やさなくても高低差の緩和を行うことができる。
【００１３】
また、前記画像表示領域と前記シール材との間の領域の高低差を解消できるのであれば、前記第１の基板上には前記画像表示領域と前記シール材との間の領域に、前記画素スイッチング用素子を駆動する駆動回路を備えた駆動回路形成領域を形成することができる。特に駆動回路形成領域に高低差がある場合には、それを解消することを目的にダミーの配線を設けるなどの対策をとることができないが、画像表示領域に形成する感光性樹脂を利用するのであれば、駆動回路形成領域においても高低差を容易に緩和することができる。
【００１４】
本発明において、前記低所領域と前記高所領域との高低差を前記感光性樹脂層によって緩和するにあたっては、例えば、前記高所領域と比較して前記低所領域に前記感光性樹脂層が厚く形成する。
【００１５】
本発明において、前記低所領域と前記高所領域との高低差を前記感光性樹脂層によって緩和するにあたって、前記画像表示領域では前記感光性樹脂層が多層に形成されている場合には、前記高所領域と比較して前記低所領域で前記感光性樹脂層の積層数を多くしてもよい。
【００１６】
本発明において、前記低所領域と前記高所領域との高低差を前記感光性樹脂層によって緩和するにあたっては、前記感光性樹脂層が前記低所領域に形成されているのに対して前記高所領域に形成されていない構成であってもよい。
【００１７】
本発明において、前記画像表示領域と前記シール材との間の領域では、前記感光性樹脂層が島状に形成されていてもよい。
【００１８】
本発明において、前記第１の基板上の前記画像表示領域と前記シール材との間の領域は、前記画像表示領域と略同一の高さになっていることが好ましい。すなわち、前記第１の基板上の前記画像表示領域と前記シール材との間の領域、および前記画像表示領域の双方に感光性樹脂層を形成して双方の高低差を解消すれば、基板間隔のばらつきを緩和できるので、表示品位をさらに向上することができる。
【００１９】
本発明において、前記第１の基板上の前記画像表示領域内には、当該基板の表面側に入射した光を反射するための光反射膜が形成される場合があり、この場合、前記感光性樹脂層は、前記画像表示領域内で前記光反射膜の下層側に、当該光反射膜の表面に光散乱用の凹凸パターンを付与する凹凸形成層として形成される。このような凹凸形成層を形成するための感光性樹脂層であれば分厚いので、かなりの高低差であっても容易に解消できる。
【００２０】
また、本発明において、前記第１の基板上の前記画像表示領域内には、当該基板の表面側に入射した光を反射する光反射膜が形成される場合があり、この場合、前記感光性樹脂層は、前記画像表示領域内で前記光反射膜の下層側に、当該光反射膜の表面に光散乱用の凹凸パターンを付与する凹凸形成層、および前記凹凸形成層の表面側を覆う上層膜として形成してもよい。分厚い感光性樹脂層が２層あれば、かなりの高低差であっても容易に解消でき、かつ、高低差に応じて２層の感光性樹脂層のいずれを用いるかを選択できるので、いろいろな高低差を解消できる。
【００２１】
本発明において、前記画素スイッチング素子は、例えば、薄膜トランジスタであり、この場合、前記駆動回路では、薄膜トランジスタによって相補回路が構成される。
【００２２】
本発明は、前記電気光学物質として液晶を用いた場合、特に有効である。すなわち、電気光学物質として液晶を用いた場合、基板間距離のばらつきが表示品位に大きな影響を及ぼすので、本発明によって、基板間距離のばらつきを解消すれば、液晶装置において表示品位を顕著に向上することができる。
【００２３】
本発明を適用した電気光学装置は、携帯電話機、モバイルコンピュータなどといった電子機器の表示装置として用いることができる。
【００２４】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００２５】
［実施の形態１］
（電気光学装置の基本的な構成）
図１は、本発明を適用した電気光学装置としての液晶装置を各構成要素とともに対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ′断面図である。図３は、液晶装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本発明を適用した液晶装置の基本的な構成は、図１９および図２０を参照して説明したものと同様であるため、共通する機能を有する部分には同一の符号を付して説明する。また、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２６】
図１および図２において、本形態の液晶装置１００（電気光学装置）は、ＴＦＴアレイ基板１０（第１の基板）と対向基板２０（第２の基板）とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域（液晶封入領域）内には、電気光学物質としての液晶５０が挟持されている。シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成され、この周辺見切り５３の内側領域が画像表示領域１０ａになっている。
【００２７】
シール材５２で区画された領域内では、ＴＦＴアレイ基板１０と対向基板２０との間に多数のギャップ材５５が介在しており、このギャップ材５５は、ＴＦＴアレイ基板１０と対向基板２０との間の間隙を制御している。ここで、ギャップ材５５は、プラスチックビーズなどといった粒子として図示してあるが、ＴＦＴアレイ基板１０あるいは対向基板２０の側に、樹脂によって柱状に形成する場合もある。
【００２８】
本形態では、シール材５２の外側領域を利用して、データ線駆動回路１０１、および実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺においては、画像表示領域１０ａとシール材５２との間の領域を利用して走査線駆動回路１０４が形成されている。このため、画像の表示に直接、寄与しない額縁領域を狭めることができる。
【００２９】
ＴＦＴアレイ基板１０の残る一辺では、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５がシール材５２の下層側を通っている。また、周辺見切り５３の下層側などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材１０６が形成されている。
【００３０】
なお、液晶装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。
【００３１】
また、液晶装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する）に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００３２】
液晶装置１００において、画像表示領域１０ａでは、図３に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９ａ、およびこの画素電極９ａを駆動するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図２に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００３３】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として液晶装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００３４】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図３に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００３５】
（ＴＦＴアレイ基板の構成）
図４は、本形態の液晶装置１００に用いたＴＦＴアレイ基板１０の相隣接する複数の画素群の平面図である。図５は、液晶装置１００の画素の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。図６は、本形態の液晶装置１００の画像表示領域１０ａ、駆動回路形成領域、およびシール領域の断面図である。
【００３６】
図４において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、画素電極９ａは、コンタクトホールを介してＴＦＴ３の高濃度ドレイン領域１ｅに電気的に接続している。また、ＴＦＴ３０のチャネル領域１ａ′に対向するように走査線３ａが延びている。蓄積容量６０（蓄積容量素子）は、画素スイッチング用のＴＦＴ３０を形成するための半導体膜１の延設部分１ｆを導電化したものを下電極とし、この下電極４１に、走査線３ｂと同層の容量線３ｂが上電極として重なった構造になっている。
【００３７】
このように構成した各画素１００ａにおいては、画素電極９ａが形成されている領域のうち、一点鎖線８′で囲まれた領域は、透過モードで表示を行う透過領域であり、後述する凹凸形成層および光反射膜が形成されておらず、その他の領域は、後述する凹凸形成層および光反射膜を備えた反射領域であり、ここでは反射モードで表示を行う。
【００３８】
この反射領域のＡ−Ａ′線における断面は、図５に示すように、ＴＦＴアレイ基板１０の表面に、厚さが５０ｎｍ〜１００ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１１が形成され、この下地保護膜１１の表面には、厚さが５０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成されている。半導体膜１ａの表面には、厚さが約５０〜１００ｎｍのシリコン酸化膜からなるゲート絶縁膜２ａが形成され、このゲート絶縁膜２ａの表面に、厚さが５００ｎｍ〜１０００ｎｍのアルミニウム膜からなる走査線３ａがゲート電極として通っている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２ａを介して対峙する領域がチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００３９】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる第１層間絶縁膜４、および厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる第２層間絶縁膜５（表面保護膜）が形成されている。第１層間絶縁膜４の表面には、厚さが５００ｎｍ〜１０００ｎｍのアルミニウム膜からなるデータ線６ａが形成され、このデータ線６ａは、第１層間絶縁膜４に形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。第１層間絶縁膜４の表面にはデータ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、第１層間絶縁膜４に形成されたコンタクトホールを介して高濃度ドレイン領域１ｅに電気的に接続している。
【００４０】
第２層間絶縁膜５の上層には、後述するように、アクリル樹脂などの感光性樹脂からなる凹凸形成層１３ａおよび上層膜７ａがこの順に形成され、この上層膜７ａの表面には、厚さが５０ｎｍから２００ｎｍのアルミニウム膜などからなる光反射膜８ａが形成されている。
【００４１】
光反射膜８ａの上層には、ＩＴＯ膜からなる透明な画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。また、画素電極９ａは、上層膜７ａを構成する感光性樹脂層、凹凸形成層１３ａを構成する感光性樹脂層、および第２層間絶縁膜５に形成されたコンタクトホールを介してドレイン電極６ｂに電気的に接続している。
【００４２】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００４３】
また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【００４４】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００４５】
また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００４６】
（凹凸パターンの構成）
図５および図６に示すように、ＴＦＴアレイ基板１０の画像表示領域１０ａ内の各画素１００ａには、光反射膜８ａの表面のうち、ＴＦＴ３０の形成領域から外れた領域（図４を参照）に、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されている。
【００４７】
このような凹凸パターン８ｇを構成するにあたって、本形態のＴＦＴアレイ基板１０では、光反射膜８ａの下層側のうち、光反射膜８ａと平面的に重なる領域には、アクリル樹脂などの感光性樹脂からなる凹凸形成層１３ａが第２層間絶縁膜５の表面に厚めに、例えば２μｍ〜３μｍの厚さに形成され、この凹凸形成層１３ａの上層には、同じくアクリル樹脂などの感光性樹脂からなる上層膜７ａが第２の樹脂層として厚めに、例えば１μｍ〜２μｍの厚さで積層されている。このため、光反射膜８ａの表面には、凹凸形成層１３ａの有無に起因する凹凸によって凹凸パターン８ｇが形成され、この凹凸パターン８ｇでは、上層膜７ａによって、凹凸形成層１３ａのエッジなどが出ないようになっている。
【００４８】
なお、図６に示すように、シール材５２が形成されている領域では、走査線３ａと同時形成された導電膜３ｃ、およびデータ線６ａと同時形成された導電膜６ｃからなる配線１０５が通っている。また、シール材５２が形成されている領域では画像表示領域１０ａにおいて凹凸形成層１３ａを構成する感光性樹脂１３を残すとともに、上層膜７ａを構成する感光性樹脂７も残してある。
【００４９】
（駆動回路形成領域の構成）
このように構成したＴＦＴアレイ基板１０では、図６に示すように、画像表示領域１０ａとシール材５２の形成領域との間の領域が、画素スイッチング用のＴＦＴ３０を駆動する走査線駆動回路１０４を形成した駆動回路形成領域１１０として利用されている。このような走査線駆動回路１０４では、画素スイッチング用のＴＦＴ３０の形成工程を利用して相補型の駆動回路用ＴＦＴが形成されてり、このような駆動回路用ＴＦＴは相補回路を構成している。ここで、駆動回路１３０では、相補型のＴＦＴから構成されるが、図６には１つのＴＦＴ３０′のみを表してある。
【００５０】
駆動回路形成領域１１０において、駆動回路用のＴＦＴ３０′の構成は、画素スイッチング用のＴＦＴ３０と同様であるため、詳細な説明を省略するが、ＴＦＴ３０′が存在する領域は、下地保護膜１１、半導体膜１′、ゲート絶縁膜２、ゲート電極３ａ′、第１層間絶縁膜４、ソース配線６ａ′、ドレイン配線６ｂ′、第２層間絶縁膜５、配向膜１２がこの順に積層された高所領域１２０となっているのに対して、ＴＦＴ３０′が存在しない領域は、下地保護膜１１、ゲート絶縁膜２、第１層間絶縁膜４、第２層間絶縁膜５、配向膜１２は形成されているが、半導体膜１′、ゲート電極３ａ′、ソース配線６ａ′、ドレイン配線６ｂ′がない低所領域１４０になっている。
【００５１】
そこで、本形態では、低所領域１４０には、画像表示領域１０ａにおいて凹凸形成層１３ａを構成する厚さが２μｍ〜３μｍの感光性樹脂１３を残すとともに、その表面に、上層膜７ａを構成する厚さが１μｍ〜２μｍの感光性樹脂７も残す一方、高所領域１２０には感光性樹脂１３のみを残してある。このため、低所領域１４０には厚い感光性樹脂層が形成され、高所領域１２０には薄い感光性樹脂層が形成された状態にあり、低所領域１４０と高所領域１２０との高低差が解消されている。
【００５２】
従って、駆動回路形成領域１１０において、ギャップ材５５の基板間隔制御機能が有効に作用するため、ＴＦＴアレイ基板１０と対向基板２０との基板間距離は、面内方向におけるばらつきが極めて小さい。それ故、液晶５０の層厚が面内方向でばらつかないので、表示ムラや色ずれが発生せず、品位の高い表示を行うことができる。しかも、２つの感光性樹脂７、１３の厚さが異なるので、本形態の組み合わせに限らず、後述する実施の形態２、３、４のように、感光性樹脂７、１３を残す組み合わせを変えるだけで高低差をほぼ完全に解消することもできる。
【００５３】
また、本形態では、高低差を解消するのに画像表示領域１０ａに形成する感光性樹脂７、１３を利用し、このような感光性樹脂７、１３であれば、後述するように、露光、現像によって任意に場所に形成できるので、工程数を増やさなくても高低差の緩和を行うことができる。
【００５４】
さらに、画像表示領域１０ａとシール材５２との間の領域の高低差を解消できるので、画像表示領域１０ａとシール材５２との間に駆動回路形成領域１１０を形成して、液晶装置１００において表示に直接関与しない額縁領域を狭めることができる。特に、駆動回路形成領域１１０に高低差がある場合には、それを解消することを目的にダミーの配線を設けるなどの対策をとることができないが、画像表示領域１０ａに形成する感光性樹脂７、１３を利用するのであれば、駆動回路形成領域１１０においても高低差を容易に緩和することができる。
【００５５】
なお、駆動回路形成領域１１０の高低差を解消するにあたって、高所領域１２０と低所領域１４０とが混在しているので、図７に示すように、例えば、低所領域１４０に対して感光性樹脂層７、１３を島状に形成してもよい。
【００５６】
（対向基板の構成）
再び図５において、対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００５７】
（液晶装置１００の表示動作）
このように構成した液晶装置１００では、画素電極９ａの下層側にアルミニウム膜などからなる光反射膜８ａが形成されている。このため、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板２０側から出射することができるので、この間に液晶５０によって各画素１００ａ毎で光変調を行えば、外光を利用して画像表示領域１０ａに所望の画像を表示することができる（反射モード）。
【００５８】
また、液晶装置１００においては、図４で一点鎖線８′で囲んだ領域を避けるように光反射膜８ａが形成されているため、半透過・半反射型の液晶装置としても機能する。すなわち、ＴＦＴアレイ基板１０の側に配置されたバックライト装置（図示せず）から出射された光は、ＴＦＴアレイ基板１０の側に入射した後、各画素１００ａにおいて画素電極９ａが形成されている領域のうち、光反射膜８ａが形成されていない透過領域を介して対向基板２０側に透過する。このため、液晶５０によって各画素１００ａ毎で光変調を行えば、バックライト装置から出射された光を利用して画像表示領域１０ａに所望の画像を表示することができる（透過モード）。
【００５９】
また、本形態では、光反射膜８ａの下層側のうち、光反射膜８ａと平面的に重なる領域に凹凸形成層１３ａを形成し、この凹凸形成層１３ａによって形成された凹凸を利用して、光反射膜８ａの表面に光散乱用の凹凸パターン８ｇを形成してある。また、凹凸パターン８ｇでは、上層膜７ａによって、凹凸形成層１３ａのエッジなどが出ないようになっている。従って、反射モードで画像を表示したとき、散乱反射光で画像を表示することができるため、視野角依存性が小さい。
【００６０】
［液晶装置１００の製造方法］
図８ないし図１２を参照して、本形態の液晶装置１００に用いたＴＦＴアレイ基板１０の製造方法を説明する。図８ないし図１２はいずれも、本形態のＴＦＴアレイ基板１０の製造方法を示す工程断面図であり、いずれの図においても、画像表示領域１０ａ（画素スイッチング用のＴＦＴ形成領域、光反射膜形成領域）、、駆動回路形成領域１１０（低所領域１４０、高所領域１２０）、およびシール領域の断面を示してある。
【００６１】
まず、図８（Ａ）に示すように、超音波洗浄等により清浄化したガラス製等の基板１０′を準備した後、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、シリコン酸化膜からなる下地保護膜１１をプラズマＣＶＤ法により５０ｎｍ〜１００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あるいはジシランとアンモニアを用いることができる。
【００６２】
次に、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、アモルファスシリコン膜からなる半導体膜１をＬＰ−ＣＶＤ法により５０ｎｍ〜１００ｎｍの厚さに形成する。次に、半導体膜１に対してレーザ光を照射してレーザアニールを施す。その結果、アモルファスの半導体膜１は、一度溶融し、冷却固化過程を経て結晶化する。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、基板１０′としてガラス基板などを用いても熱による変形や割れ等が生じない。
【００６３】
次に、半導体膜１の表面にフォトリソグラフィ技術を用いてレジストマスク５５１を形成し、このレジストマスク５５１を介して半導体膜１をエッチングすることにより、図８（Ｂ）に示すように、画像表示領域１０ａおよび駆動回路形成領域１１０の所定領域に島状の半導体膜１ａ、１′（能動層）を残す。
【００６４】
次に、３５０℃以下の温度条件下で、基板１０′の全面に、ＣＶＤ法などによりシリコン酸化膜などからなるゲート絶縁膜２を５０ｎｍ〜１００ｎｍの厚さに形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００６５】
次に、図示を省略するが、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量６０を構成するための下電極を形成する。
【００６６】
次に、図８（Ｃ）に示すように、スパッタ法などにより、基板１０′の全面に、走査線３ａなどを形成するためのアルミニウム膜などからなる導電膜３を５００ｎｍ〜１０００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスク５５２を形成する。
【００６７】
次に、レジストマスク５５２を介して導電膜３をドライエッチングし、図８（Ｄ）に示すように、走査線３ａ（ゲート電極）、容量線３ｂ、駆動回路のゲート電極３ａ′、配線１０５を形成するための導電膜３ｃなどを残す。
【００６８】
次に、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部（図示せず）の側には、走査線３ａやゲート電極３ａ′をマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込んで、走査線３ａやゲート電極３ａ′に対して自己整合的に低濃度ソース領域１ｂ、１ｂ′、および低濃度ドレイン領域１ｃ、１ｃ′を形成する。ここで、走査線３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａ、１′のままのチャネル領域１ａ′、１″となる。
【００６９】
次に、図９（Ａ）に示すように、走査線３ａおよびゲート電極３ａ′より幅の広いレジストマスク５５３を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込み、高濃度ソース領域１ｂ、１ｂ′、およびドレイン領域１ｄ、１ｄ′を形成する。
【００７０】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、走査線３ａおよびゲート電極３ａ′をマスクにして高濃度の不純物を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。
【００７１】
なお、図示を省略するが、このような工程によって、周辺駆動回路部のＮチャネルＴＦＴ部を形成するが、この際には、ＰチャネルＴＦＴ部をマスクで覆っておく。また、周辺駆動回路のＰチャネルＴＦＴ部を形成する際には、画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。この際、ＮチャネルＴＦＴ部の形成時と同様、ゲート電極をマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込んで、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、相補回路を構成でき、周辺駆動回路の同一基板内への内蔵が可能となる。
【００７２】
次に、図９（Ｂ）に示すように、基板１０′の全面にＣＶＤ法などにより、シリコン酸化膜などからなる第１層間絶縁膜４を３００ｎｍ〜８００ｎｍの厚さに形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。
【００７３】
次に、フォトリソグラフィ技術を用いてレジストマスク５５４を形成する。
【００７４】
次に、レジストマスク５５４を介して第１層間絶縁膜４にドライエッチングを行い、図９（Ｃ）に示すように、第１層間絶縁膜４においてソース領域およびドレイン領域に対応する部分、および配線１０５を形成する部分などにコンタクトホールをそれぞれ形成する。
【００７５】
次に、図９（Ｄ）に示すように、第１層間絶縁膜４の表面側に、データ線６ａ（ソース電極）などを構成するためのアルミニウム膜などからなる導電膜６をスパッタ法などで５００ｎｍ〜１０００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスク５５５を形成する。
【００７６】
次に、レジストマスク５５５を介して導電膜６にドライエッチングを行い、図１０（Ａ）に示すように、データ線６ａ、ドレイン電極６ｂ、ソース電極６ａ′、ドレイン配線６ｂ′、配線１０５を形成するための導電膜６ｃを残す。
【００７７】
次に、図１０（Ｂ）に示すように、基板１０′の全面にＣＶＤ法などにより、シリコン窒化膜などからなる第２層間絶縁膜５を１００ｎｍ〜３００ｎｍの膜厚に形成した後、フォトリソグラフィ技術を用いて、第２層間絶縁膜５にコンタクトホールなどを形成するためのレジストマスク５５６を形成する。
【００７８】
次に、レジストマスク５５６を介して第２層間絶縁膜５にドライエッチングを行い、図１０（Ｃ）に示すように、第２層間絶縁膜５のうち、ドレイン電極６ｂに対応する部分にコンタクトホールを形成する。
【００７９】
次に、図１１（Ａ）に示すように、基板１０′の全面にアクリル樹脂などといった第１の感光性樹脂１３を２μｍ〜３μｍの厚さに塗布した後、感光性樹脂１３をフォトリソグラフィ技術を用いてパターニングし、ベークすることにより角を取り、丸くすることによって、図１１（Ｂ）に示すように、光反射膜８ａの下層側のうち、光反射膜８ａと平面的に重なる領域に凹凸形成層１３ａを形成する。この際、ＴＦＴ３０の形成領域にはコンタクトホールを備えた層間絶縁膜として感光性樹脂１３を残す。また、駆動回路形成領域１１０の低所領域１４０および高所領域１２０の双方に感光性樹脂１３を残す。
【００８０】
このようなフォトリソグラフィ技術を利用して凹凸形成層１３ａを形成する際、感光性樹脂１３としてはネガタイプおよびポジタイプのいずれを用いてもよいが、図１１（Ａ）には、感光性樹脂１３としてポジタイプの場合を例示してあり、感光性樹脂１３を除去したい部分に対して露光マスク５１０の透光部分５１１を介して紫外線が照射される。
【００８１】
次に、図１１（Ｃ）に示すように、基板１０′の全面にアクリル樹脂からなる第２の感光性樹脂７を１μｍ〜２μｍの厚さに塗布した後、感光性樹脂７をフォトリソグラフィ技術を用いてパターニングすることによって、図１１（Ｄ）に示すように、上層膜７ａを形成する。この際、ＴＦＴ３０の形成領域にはコンタクトホールを備えた層間絶縁膜として感光性樹脂７を残す。また、駆動回路形成領域１１０では、低所領域１４０および高所領域１２０のうち、低所領域１４０のみに感光性樹脂７を残し、高所領域１２０には感光性樹脂７を残さない。
【００８２】
このようなフォトリソグラフィ技術を利用して上層膜７ａを形成する際も、感光性樹脂７としてはネガタイプおよびポジタイプのいずれを用いてもよいが、図１１（Ｃ）には、感光性樹脂７としてポジタイプの場合を例示してあり、感光性樹脂７を除去したい部分に対して露光マスク５２０の透光部分５２１を介して紫外線が照射される。
【００８３】
ここで、上層膜７ａは、流動性を有する樹脂材料から形成されるため、上層膜７ａは、凹凸形成層１３ａの凹凸を適度に打ち消す。このため、、後に形成される光反射膜８ａの表面には、エッジのない、滑らかな形状の凹凸パターン８ｇが形成される。
【００８４】
次に、図１２（Ａ）に示すように、スパッタ法などによって、基板１０′の全面に、アルミニウム膜などといった反射性を備えた金属膜８を５０ｎｍ〜２００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスク５５７を形成する。
【００８５】
次に、レジストマスク５５７を介して金属膜８にエッチングを行い、図１２（Ｂ）に示すように、所定領域に光反射膜８ａを残す。このようにして形成した光反射膜８ａの表面には、凹凸形成層１３ａ凹凸によって５００ｎｍ以上、さらには８００ｎｍ以上の凹凸パターン８ｇが形成され、かつ、この凹凸パターン８ｇは、上層膜７ａによって、エッジのない、なだらかな形状になっている。
【００８６】
次に、図１２（Ｃ）に示すように、光反射膜８ａの表面側に、厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜９をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてレジストマスク５５８を形成する。
【００８７】
次に、レジストマスク５５８を介してＩＴＯ膜９にエッチングを行って、図１２（Ｄ）に示すように、ドレイン電極６ｂに電気的に接続する画素電極９ａを形成する。
【００８８】
しかる後には、図５に示すように、画素電極９ａの表面側にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００８９】
［実施の形態２］
図１３は、本発明の実施の形態２に係る液晶装置１００の画像表示領域１０ａ、駆動回路形成領域、およびシール領域の断面図である。なお、本形態、および以下に説明する実施の形態３、４に係る液晶装置の基本的な構成は、実施の形態１と同様であるため、共通する機能を有する部分には同一の符号を付して、それらの説明を省略する。また、液晶装置１００の製造方法についても、実施の形態１に対して露光マスク５１０、５２０のマスクパターンを変えただけであるため、製造方法についても説明を省略する。
【００９０】
実施の形態１では、駆動回路形成領域１１０の高低差を緩和することを目的に低所領域１４０には、画像表示領域１０ａにおいて凹凸形成層１３ａを構成する感光性樹脂１３を残すとともに、上層膜７ａを構成する感光性樹脂７も残す一方、高所領域１２０には感光性樹脂１３のみを残したが、図１３に示すように、低所領域１４０には、画像表示領域１０ａにおいて凹凸形成層１３ａを構成する感光性樹脂１３を残すとともに、上層膜７ａを構成する感光性樹脂７も残す一方、高所領域１２０に感光性樹脂７のみを残して、低所領域１４０と高所領域１２０との高低差を解消してもよい。
【００９１】
［実施の形態３］
図１４は、本発明の実施の形態３に係る液晶装置１００の画像表示領域１０ａ、駆動回路形成領域、およびシール領域の断面図である。
【００９２】
実施の形態１では、低所領域１４０には、画像表示領域１０ａにおいて凹凸形成層１３ａを構成する感光性樹脂１３を残すとともに、上層膜７ａを構成する感光性樹脂７も残す一方、高所領域１２０には感光性樹脂１３を残したが、図１４に示すように、低所領域１４０には、画像表示領域１０ａにおいて凹凸形成層１３ａを構成する感光性樹脂１３を残す一方、高所領域１２０に感光性樹脂７、１３のいずれをも残さないことにより、低所領域１４０と高所領域１２０との高低差を解消してもよい。
【００９３】
［実施の形態４］
図１５は、本発明の実施の形態４に係る液晶装置１００の画像表示領域１０ａ、駆動回路形成領域、およびシール領域の断面図である。
【００９４】
さらに、図１５に示すように、低所領域１４０には、画像表示領域１０ａにおいて上層膜７ａを構成する感光性樹脂７を残す一方、高所領域１２０に感光性樹脂７、１３のいずれをも残さないことにより、低所領域１４０と高所領域１２０との高低差を解消してもよい。
【００９５】
なお、実施の形態３、４において、低所領域１４０には、画像表示領域１０ａにおいて凹凸形成層１３ａを構成する感光性樹脂１３を残すとともに、上層膜７ａを構成する感光性樹脂７も残す一方、高所領域１２０には感光性樹脂を一切、残さない構成であったもよい。
【００９６】
［その他の実施の形態］
なお、低所領域１４０には、画像表示領域１０ａにおいて凹凸形成層１３ａを構成する感光性樹脂１３を残すとともに、上層膜７ａを構成する感光性樹脂７も残す一方、高所領域１２０には感光性樹脂を一切、残さない構成であってもよい。
【００９７】
また、上記の各形態では、感光性樹脂層が２層、形成されている場合であったが、上層膜７ａを形成せず、ベーク工程で凹凸形成層１３ａの形状を滑らかにする場合には感光性樹脂１３のみが形成される。このような場合でも、実施の形態３と同様、低所領域１４０に感光性樹脂１３を残し、高所領域１２０に感光性樹脂を残さないことにより、低所領域１４０と高所領域１２０との高低差を解消することができる。
【００９８】
さらに、画像表示領域１０ａに感光性樹脂が３層、以上、形成される構成においても、その積層した層の数によって高低差を解消してもよい。
【００９９】
さらにまた、駆動回路形成領域１１０に形成する感光性樹脂を最適化して、駆動回路形成領域１１０と画像表示領域１０ａの高低差も解消すれば、ギャップ材５５によって、ＴＦＴアレイ基板１０と対向基板２０との基板間距離のばらつきをほぼ完全に解消することができるので、さらに品位の高い画像を表示することができる。
【０１００】
なお、上記形態では、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型の液晶装置を例に説明したが、画素スイッチング素子としてＴＦＤを用いたアクティブマトリクス型の液晶装置、あるいは液晶以外の電気光学物質を用いた電気光学装置に本発明を適用してもよい。
【０１０１】
［電気光学装置の電子機器への適用］
このように構成した反射型、あるいは半透過・半反射型の液晶装置１００は、各種の電子機器の表示部として用いることができるが、その一例を、図１６、図１７、および図１８を参照して説明する。
【０１０２】
図１６は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【０１０３】
図１６において、電子機器は、表示情報出力源７０、表示情報処理回路７１、電源回路７２、タイミングジェネレータ７３、そして液晶装置７４を有する。また、液晶装置７４は、液晶表示パネル７５および駆動回路７６を有する。液晶装置７４としては、前述した液晶装置１００を用いることができる。
【０１０４】
表示情報出力源７０は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路７１に供給する。
【０１０５】
表示情報処理回路７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路７６へ供給する。電源回路７２は、各構成要素に所定の電圧を供給する。
【０１０６】
図１７は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置１００を含んで構成される。
【０１０７】
図１８は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した液晶装置１００からなる表示部とを有している。
【０１０８】
【発明の効果】
以上のとおり、本発明では、画像表示領域に形成された感光性樹脂を利用して高低差の緩和を行っているため、基板間距離の面内方向におけるばらつきが極めて小さい。従って、液晶などといった電気光学物質の層厚が面内方向でばらつかないので、表示ムラや色ずれが発生せず、品位の高い表示を行うことができる。ここで、感光性樹脂は、露光、現像によって任意に場所に形成できるので、工程数を増やさなくても高低差の緩和を行うことができる。また、画像表示領域とシール材との間の領域の高低差を解消できるのであれば、第１の基板上には画像表示領域とシール材との間の領域に駆動回路形成領域を形成することができる。特に駆動回路形成領域に高低差がある場合には、それを解消することを目的にダミーの配線を設けるなどの対策をとることができないが、画像表示領域に形成する感光性樹脂を利用するのであれば、駆動回路形成領域においても高低差を容易に緩和することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る液晶装置を対向基板の側からみたときの平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】図１に示す液晶装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図４】図１に示す液晶装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図５】図１に示す液晶装置を図４のＡ−Ａ′線に相当する位置での切断したときの断面図である。
【図６】図１に示す液晶装置の画像表示領域、駆動回路形成領域、およびシール領域の断面図である。
【図７】本発明の実施の形態１の変形例に係る液晶装置の画像表示領域、駆動回路形成領域、およびシール領域の断面図である。
【図８】（Ａ）〜（Ｄ）は、図１に示す液晶装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図９】（Ａ）〜（Ｄ）は、図１に示す液晶装置のＴＦＴアレイ基板の製造方法において、図８に示す工程に続いて行う各工程の工程断面図である。
【図１０】（Ａ）〜（Ｃ）は、図１に示す液晶装置のＴＦＴアレイ基板の製造方法において、図９に示す工程に続いて行う各工程の工程断面図である。
【図１１】（Ａ）〜（Ｄ）は、図１に示す液晶装置のＴＦＴアレイ基板の製造方法において、図１０に示す工程に続いて行う各工程の工程断面図である。
【図１２】（Ａ）〜（Ｄ）は、図１に示す液晶装置のＴＦＴアレイ基板の製造方法において、図１１に示す工程に続いて行う各工程の工程断面図である。
【図１３】本発明の実施の形態２に係る液晶装置の画像表示領域、駆動回路形成領域、およびシール領域の断面図である。
【図１４】本発明の実施の形態３に係る液晶装置の画像表示領域、駆動回路形成領域、およびシール領域の断面図である。
【図１５】本発明の実施の形態４に係る液晶装置の画像表示領域、駆動回路形成領域、およびシール領域の断面図である。
【図１６】本発明に係る液晶装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１７】本発明に係る液晶装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図１８】本発明に係る液晶装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【図１９】従来の液晶装置の画像表示領域、駆動回路形成領域、およびシール領域の断面図である。
【図２０】（Ａ）〜（Ｄ）は、図１９に示す液晶装置の製造工程のうち、感光性樹脂層を形成する工程を示す工程断面図である。
【符号の説明】
１ａ  半導体膜
１ａ′  チャネル形成用領域
１ｂ  低濃度ソース領域
１ｃ  低濃度ドレイン領域
１ｄ  高濃度ソース領域
１ｅ  高濃度ドレイン領域
２ａ  ゲート絶縁膜
３ａ  走査線
３ｂ  容量線
４  第１層間絶縁膜
５  第２層間絶縁膜
６ａ  データ線
６ｂ  ドレイン電極
７  上層膜を構成する第２の感光性樹脂
７ａ  上層膜
８ａ  光反射膜
９ａ  画素電極
１０  ＴＦＴアレイ基板
１０ａ  画像表示領域
１１  下地保護膜
１３  凹凸形成層を構成する第１の感光性樹脂
１３ａ  凹凸形成層
２０  対向基板
２１  対向電極
３０  画素スイッチング用のＴＦＴ
３０′  駆動回路用のＴＦＴ
５０  液晶
５３  周辺見切り
１００  液晶装置（電気光学装置）
１００ａ  画素
１１０  駆動回路形成領域
１２０  駆動回路形成領域の高所領域
１４０  駆動回路形成領域の低所領域
【図１】
0004023111.tif 000002
【図２】
0004023111.tif 000003
【図３】
0004023111.tif 000004
【図４】
0004023111.tif 000005
【図５】
0004023111.tif 000006
【図６】
0004023111.tif 000007
【図７】
0004023111.tif 000008
【図８】
0004023111.tif 000009
【図９】
0004023111.tif 000010
【図１０】
0004023111.tif 000011
【図１１】
0004023111.tif 000012
【図１２】
0004023111.tif 000013
【図１３】
0004023111.tif 000014
【図１４】
0004023111.tif 000015
【図１５】
0004023111.tif 000016
【図１６】
0004023111.tif 000017
【図１７】
0004023111.tif 000018
【図１８】
0004023111.tif 000019
【図１９】
0004023111.tif 000020
【図２０】
0004023111.tif 000021