(57)【要約】【課題】  電流コラプスを低減しつつ、リーク電流を低減する。【解決手段】  半導体装置１は、基板１０上に設けられた化合物半導体層１３と、化合物半導体層１３上に設けられ、化合物半導体層１３よりバンドギャップが大きい化合物半導体層１４と、化合物半導体層１４上に設けられたゲート電極１７とを含む。ゲート電極１７のゲート長は、化合物半導体層１３の厚さの２倍より大きく、化合物半導体層１３の厚さの５倍以下である。【選択図】  図１
2016167499.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた第１化合物半導体層と、
前記第１化合物半導体層上に設けられ、前記第１化合物半導体層よりバンドギャップが大きい第２化合物半導体層と、
前記第２化合物半導体層上に設けられたゲート電極と、
を具備し、
前記ゲート電極のゲート長は、前記第１化合物半導体層の厚さの２倍より大きく、前記第１化合物半導体層の厚さの５倍以下であることを特徴とする半導体装置。
【請求項２】
前記第１化合物半導体層は、炭素を含み、その炭素濃度は、１×１０１７ｃｍ−３より低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極のゲート長は、前記第１化合物半導体層の厚さの３倍以下であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１及び第２化合物半導体層は、窒化物半導体層であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記第１及び第２化合物半導体層は、窒化ガリウムを含むことを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に係り、特に、化合物半導体を用いた半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体を用いた電子デバイスは、高速電子デバイスやパワーデバイスに利用されている。また、窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、表示装置や照明などに利用されている。
【０００３】
パワーデバイスには、高耐圧及び低オン抵抗が求められる。耐圧とオン抵抗との間には、素子材料で決まるトレードオフの関係があるが、窒化物半導体や炭化シリコン（ＳｉＣ）などのワイドバンドギャップ半導体を素子材料として用いることで、シリコンに比べて、材料で決まるトレードオフ関係を改善でき、高耐圧化及び低オン抵抗化が可能である。また、ＧａＮやＡｌＧａＮなどの窒化物半導体を用いた素子は優れた材料特性を持っているため、高性能なパワーデバイスを実現できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−８８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、電流コラプスを低減しつつ、リーク電流を低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、基板上に設けられた第１化合物半導体層と、前記第１化合物半導体層上に設けられ、前記第１化合物半導体層よりバンドギャップが大きい第２化合物半導体層と、前記第２化合物半導体層上に設けられたゲート電極とを具備する。前記ゲート電極のゲート長は、前記第１化合物半導体層の厚さの２倍より大きく、前記第１化合物半導体層の厚さの５倍以下である。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体装置の断面図。
【図２】実施形態に係るゲート電極とチャネル層との条件を説明する図。
【図３】ゲート長をパラメータとした場合におけるゲート電圧とドレイン電流との関係を示すグラフ。
【発明を実施するための形態】
【０００８】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【０００９】
［１］半導体装置の構成
図１は、実施形態に係る半導体装置１の断面図である。本実施形態に係る半導体装置１は、ヘテロ接合ＦＥＴ（ＨＦＥＴ：Heterojunction Field Effect Transistor）、又は高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）から構成される。  
半導体装置１は、基板１０上に順に積層されたバッファ層１１、高抵抗層１２、チャネル層１３、バリア層１４、及び各種電極を備える。
【００１０】
基板１０は、例えば（１１１）面を主面とするシリコン（Ｓｉ）基板から構成される。基板１０としては、サファイア（Ａｌ２Ｏ３）、炭化シリコン（ＳｉＣ）、ガリウムリン（ＧａＰ）、インジウムリン（ＩｎＰ）、又はガリウム砒素（ＧａＡｓ）などを用いても良い。また、基板１０として、絶縁層を含む基板を用いることもできる。例えば、基板１０としては、ＳＯＩ（Silicon On Insulator）基板を用いることができる。基板１０は、エピタキシャル層を成長させることができる単結晶基板であれば良く、上記列挙したものに限られない。
【００１１】
バッファ層１１は、バッファ層１１上に形成される窒化物半導体層の格子定数と、基板１０の格子定数との相違によって生じる歪みを緩和するとともに、バッファ層１１上に形成される窒化物半導体層の結晶性を制御する機能を有する。また、バッファ層１１は、バッファ層１１上に形成される窒化物半導体層に含まれる元素（例えばガリウム（Ｇａ））と、基板１０の元素（例えばシリコン（Ｓｉ））とが化学的に反応するのを抑制する機能を有する。バッファ層１１は、例えば、ＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）から構成される。本実施形態では、バッファ層１１は、ＡｌＮから構成される。なお、バッファ層１１は、本実施形態に必須の要素ではなく、省略しても構わない。
【００１２】
高抵抗層１２は、半導体装置１の耐圧を向上させる機能を有し、主にドレイン電極及び基板間の耐圧を向上させる。すなわち、高抵抗層１２を設けることで、高抵抗層１２の抵抗に応じた電圧が高抵抗層１２に印加されるため、この電圧分だけ耐圧を向上できる。高抵抗層１２は、炭素（Ｃ）がドープされた窒化物半導体層から構成され、この窒化物半導体層は、例えば、ＩｎＸＡｌＹＧａ(１−Ｘ−Ｙ)Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。本実施形態では、高抵抗層１２は、炭素がドープされたＧａＮ（Ｃ−ＧａＮ）から構成される。高抵抗層１２の炭素濃度は、後述するチャネル層１３の炭素濃度より高い。高抵抗層１２の炭素濃度は、例えば、１×１０１７ｃｍ−３以上に設定される。高抵抗層１２の抵抗値は、半導体装置１に望まれる耐圧に応じて適宜設定される。なお、高抵抗層１２は、本実施形態に必須の要素ではなく、省略しても構わない。
【００１３】
チャネル層１３は、トランジスタのチャネル(電流経路）が形成される層である。チャネル層１３は、ＩｎＸＡｌＹＧａ（１-ｘ-ｙ）Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。チャネル層１３は、結晶性が良好な（高品質な）窒化物半導体層で構成することが望ましい。本実施形態では、チャネル層１３は、ＧａＮから構成される。チャネル層１３のより具体的な構成については後述する。
【００１４】
バリア層１４は、チャネル層１３とヘテロ接合を構成する。バリア層１４は、チャネル層１３のバンドギャップより大きい窒化物半導体層から構成される。バリア層１４は、ＩｎＸＡｌＹＧａ（１-ｘ-ｙ）Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。本実施形態では、バリア層１４は、アンドープのＡｌＧａＮから構成される。アンドープとは、意図的に不純物がドープされていないことを意味し、例えば、製造過程等で入り込む程度の不純物量はアンドープに含まれる。
【００１５】
チャネル層１３とバリア層１４とのヘテロ接合構造において、バリア層１４の方がチャネル層１３よりも格子定数が小さいことから、バリア層１４に歪みが生じる。この歪みに起因するピエゾ効果によりバリア層１４内にピエゾ分極が生じ、チャネル層１３とバリア層１４との界面付近に２次元電子ガス（２ＤＥＧ: two-dimensional electron gas）が発生する。この２次元電子ガスが、ソース電極１５及びドレイン電極１６間のチャネルとなる。
【００１６】
なお、半導体装置１を構成する複数の半導体層は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法を用いたエピタキシャル成長により順次形成される。すなわち、半導体装置１を構成する複数の半導体層は、エピタキシャル層から構成される。
【００１７】
ソース電極１５及びドレイン電極１６は、バリア層１４上に互いに離間して設けられる。ソース電極１５と２ＤＥＧとは、バリア層１４を介してオーミック接触している。同様に、ドレイン電極１６と２ＤＥＧとは、バリア層１４を介してオーミック接触している。すなわち、ソース電極１５及びドレイン電極１６の各々は、２ＤＥＧとオーミック接触する材料を含むように構成される。ソース電極１５及びドレイン電極１６としては、チタン（Ｔｉ）、又はＡｌ／Ｔｉの積層構造などが用いられる。“／”の右側が下層、左側が上層を表している。
【００１８】
バリア層１４上かつソース電極１５及びドレイン電極１６間には、ゲート電極１７が設けられる。ゲート−ドレイン間の耐圧を向上させるために、ゲート電極１７及びドレイン電極１６間の距離は、ゲート電極１７及びソース電極１５間の距離より長く設定される。ゲート電極１７とバリア層１４とは、ショットキー接合している。すなわち、ゲート電極１７は、バリア層１４とショットキー接合する材料を含むように構成される。図１に示した半導体装置１は、ショットキー障壁型ＨＥＭＴである。ゲート電極１７としては、ニッケル（Ｎｉ）、又はＡｕ／Ｎｉの積層構造などが用いられる。
【００１９】
ゲート電極１７とバリア層１４との接合によって生じるショットキー障壁により、ドレイン電流の制御が可能となる。また、２次元電子ガスを流れるキャリアの移動度が速いため、半導体装置１は、非常に速いスイッチング動作が可能となる。
【００２０】
なお、半導体装置１は、ショットキー障壁型ＨＥＭＴに限定されず、バリア層１４とゲート電極１７との間にゲート絶縁膜を介在させたＭＩＳ（Metal Insulator Semiconductor）型ＨＥＭＴであっても良い。また、接合型ゲート構造をＨＥＭＴに適用しても良い。接合型ゲート構造は、バリア層１４上に、ｐ型窒化物半導体層（例えばＧａＮ層）を設け、このｐ型窒化物半導体層上にゲート電極１７を設けるようにして構成される。
【００２１】
（フィールドプレート電極の構成）
半導体装置１は、ゲート電極１７に電気的に接続されたフィールドプレート電極（ゲートフィールドプレート電極）と、ソース電極１５に電気的に接続されたフィールドプレート電極（ソースフィールドプレート電極）とを備える。すなわち、半導体装置１は、いわゆるダブルフィールドプレート構造を有する。
【００２２】
ゲート電極１７及びバリア層１４上には、層間絶縁層２０が設けられる。層間絶縁層２０としては、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、又は高誘電率（high-k）材料などが用いられる。high-k材料としては、酸化ハフニウム（ＨｆＯ２）などが挙げられる。
【００２３】
層間絶縁層２０上には、ゲートフィールドプレート電極２１が設けられる。ゲートフィールドプレート電極２１は、コンタクト２２を介してゲート電極１７に電気的に接続される。ゲートフィールドプレート電極２１は、ゲート電極１７の上方からドレイン電極１６に向かって張り出している。ゲートフィールドプレート電極２１の端は、ゲート電極１７の端よりドレイン電極１６側に配置される。
【００２４】
ゲートフィールドプレート電極２１及び層間絶縁層２０上には、層間絶縁層２３が設けられる。層間絶縁層２３としては、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、又はhigh-k材料などが用いられる。
【００２５】
層間絶縁層２３上には、ソースフィールドプレート電極２４が設けられる。ソースフィールドプレート電極２４は、コンタクト２５を介してソース電極１５に電気的に接続される。ソースフィールドプレート電極２４は、ソース電極１５の上方からドレイン電極１６に向かって張り出している。ソースフィールドプレート電極２４の端は、ゲートフィールドプレート電極２１の端よりドレイン電極１６側に配置される。
【００２６】
ドレイン電極１６上には、電極２６が設けられる。層間絶縁層２３、ソースフィールドプレート電極２４、及び電極２６上には、保護層２７が設けられる。保護層２７は、パッシベーション層とも呼ばれる。保護層２７は、絶縁体から構成され、シリコン窒化物（ＳｉＮ）、又はシリコン酸化物（ＳｉＯ２）などが用いられる。
【００２７】
なお、フィールドプレート電極は、本実施形態の必須要件ではなく、よって、半導体装置１は、フィールドプレート電極を備えていなくても良い。また、半導体装置１は、ゲートフィールドプレート電極及びソースフィールドプレート電極の一方のみを備えていても良い。
【００２８】
［２］ゲート電極１７とチャネル層１３との関係
半導体装置１としてのＨＥＭＴ（ＨＦＥＴともいう）では、例えば、ＤＩＢＬ（Drain Induced Barrier Lowering）に起因する閾値電圧の変動により、オフ時のリーク電流が大きくなる場合がある。また、動作速度を向上させるために、ゲート長を短くすると、短チャネル効果（ＳＣＥ：short channel effect）の影響が大きくなり、パンチスルーによるリーク電流が大きくなる。短チャネル効果とは、トランジスタのゲート長を短くしていくと、ゲート電圧によるキャリアの制御が有効に働きにくくなる現象である。短チャネル効果により、トランジスタのゲートにオフ電圧を印加した場合でも、ドレイン電流（リーク電流）が流れやすくなる。ゲート長（チャネル長と呼ぶ場合もある）とは、ソース電極及びドレイン電極間方向におけるゲート電極の長さである。
【００２９】
チャネル層１３としてのＧａＮ層に炭素（Ｃ）をドープすることで、短チャネル効果を抑制することができ、トランジスタのオフ時に、ゲート電圧によるドレイン電流の制御性が向上できる。しかし、電流コラプスが大きくなり、また、不純物（例えば炭素）に起因して移動度が低下する。電流コラプスとは、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が大きくなる現象である。移動度が低下すると、チャネル（２ＤＥＧ）の抵抗値が増加し、オン抵抗（Ｒｏｎ）が大きくなる。
【００３０】
そこで、本実施形態では、チャネル層１３の厚さを厚くすることで、電流コラプスを低減するとともに、ゲート長を長くすることで、短チャネル効果を抑制する。図２は、本実施形態に係るゲート電極１７とチャネル層１３との条件を説明する図である。
【００３１】
本実施形態では、ゲート電極１７のゲート長Ｌｇ、ＧａＮ層からなるチャネル層１３の厚さＴｃｈとすると、これらの関係は以下の式（１）で与えられる。
Ｌｇ＞２・Ｔｃｈ        ・・・（１）
また、ゲート長Ｌｇが長くなると、オフ特性は向上するが、電子の走行距離が長くなるため、オン抵抗が大きくなり、結果として動作速度が低下する。このような観点から、本実施形態では、ゲート長Ｌｇは、チャネル層１３の厚さＴｃｈの５倍以下であることが望ましい。また、動作速度をより向上させるためには、ゲート長Ｌｇは、チャネル層１３の厚さＴｃｈの３倍以下であることが望ましい。
【００３２】
また、チャネル層１３は、炭素を含み（すなわち、チャネル層１３には、炭素がドープされ）、かつ、チャネル層１３の炭素濃度は、１×１０１７ｃｍ−３より低く設定される。これにより、移動度の低下を抑えつつ、短チャネル効果を抑制できる。
【００３３】
なお、ゲート長Ｌｇは、以下の（ｉ）、（ｉｉ）の手順で設定される。
（ｉ）  半導体装置１に望まれる動作特性を実現でき、かつ電流コラプスが抑制できるように、チャネル層１３の厚さＴｃｈ、及びチャネル層１３の炭素濃度を決定する。
（ｉｉ）  手順（ｉ）で得られたチャネル層１３の厚さＴｃｈ、及び上記式（１）用いて、ゲート長Ｌｇを決定する。
【００３４】
図３は、ゲート長をパラメータとした場合におけるゲート電圧とドレイン電流との関係を示すグラフである。図３の横軸は、ゲート電極に印加するゲート電圧Ｖｇ（Ｖ）を表し、図３の縦軸は、ドレイン電流Ｉｄ（Ａ）を表している。図３のグラフでは、チャネル層の厚さを概略１．２μｍとしている。図３には、ゲート長Ｌｇを３つの値（Ｌｇ＝１．３μｍ、３．０μｍ、５．０μｍ）に変えた場合のグラフを載せている。
【００３５】
図３から理解できるように、ゲート長Ｌｇ＝１．３μｍである場合、短チャネル効果によりリーク電流が発生している。これに対して、ゲート長Ｌｇ＝３．０μｍであれば、トランジスタのオフ時におけるドレイン電流の制御性が向上し、リーク電流が低減できる。同様に、ゲート長Ｌｇ＝５．０μｍである場合でも、ゲート長Ｌｇ＝３．０μｍの場合と同様の効果が得られる。
【００３６】
図３では、チャネル層１３の厚さＴｃｈ＝１．２μｍ、ゲート長Ｌｇ＝３．０μｍである場合、上記式（１）を満たす。同様に、チャネル層１３の厚さＴｃｈ＝１．２μｍ、ゲート長Ｌｇ＝５．０μｍである場合、上記式（１）を満たす。
【００３７】
［３］効果
以上詳述したように本実施形態では、基板１０上に設けられたチャネル層１３と、チャネル層１３上に設けられ、チャネル層１３とヘテロ接合を構成するバリア層１４と、バリア層１４上に設けられたゲート電極１７とを備える。チャネル層１３及びバリア層１４は、化合物半導体層から構成され、例えば窒化物半導体層から構成される。具体的には、チャネル層１３は、ＧａＮ層から構成され、バリア層１４は、ＡｌＧａＮ層から構成される。また、本実施形態では、（１）電流コラプスに影響が出ない範囲で炭素をチャネル層１３にドープする、（２）ゲート長を必要最低限度まで伸ばす、という２つ手法によって電流コラプスと短チャネル効果とのトレードオフ改善を行う。このために、ゲート電極１７のゲート長Ｌｇは、チャネル層１３の厚さの２倍より大きく、チャネル層１３の厚さの５倍以下に設定される。また、チャネル層１３は、炭素を含み、その炭素濃度は、１×１０１７ｃｍ−３より低く設定される。
【００３８】
従って本実施形態によれば、短チャネル効果を抑制できるため、オフ特性が向上し、リーク電流を低減することができる。また、１×１０１７ｃｍ−３より低い濃度の炭素をチャネル層１３に含ませることにより、短チャネル効果をより抑制することができる。よって、ゲート長を必要最低限度まで短くすることが可能となるため、動作速度（移動度）を向上することができる。また、電流コラプスを抑制できるため、動作速度を向上することができる。
【００３９】
また、半導体装置１がフィールドプレート電極を備える場合、ゲート電極のサイズに起因する寄生容量は、フィールドプレート電極の寄生容量に対して比率が小さい。このため、ゲート電極のゲート長をある程度長くした場合でも、半導体装置１が有する寄生容量に与える影響は小さい。
【００４０】
なお、本実施形態は、窒化物半導体を用いて半導体装置を構成している。しかしこれに限定されるものではなく、窒化物半導体以外の化合物半導体に適用することも可能である。
【００４１】
本明細書において「窒化物半導体」とは、ＩｎｘＡｌｙＧａ（１-ｘ-ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。また、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００４２】
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
【００４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
１…半導体装置、１０…基板、１１…バッファ層、１２…高抵抗層、１３…チャネル層、１４…バリア層、１５…ソース電極、１６…ドレイン電極、１７…ゲート電極、２０，２３…層間絶縁層、２１…ゲートフィールドプレート電極、２２，２５…コンタクト、２４…ソースフィールドプレート電極、２６…電極、２７…保護層
【図１】
2016167499.tif 000003
【図２】
2016167499.tif 000004
【図３】
2016167499.tif 000005