(57)【特許請求の範囲】
【請求項１】
走行する被検査材の検査面を幅方向に走査して得た画像信号から、被検査材の欠陥を検出する欠陥検査機において、
前記被検査材の連続する所定数の走査ラインのデータを順次読み込んで記憶する第１の記憶手段と、
前記画像信号から被検査材の欠陥を前記走査ライン方向で判別する欠陥判別手段と、
前記第１の記憶手段の走査ラインのデータから前記欠陥を含む所定領域を切り出して欠陥画像データとして記憶する第２の記憶手段と、
前記欠陥の主走査方向位置データ及び前記被検査材走行方向位置データを求め、これら各位置データに基づき前記欠陥の位置を特定する欠陥位置特定手段とを備え、
前記欠陥判別手段により最初に欠陥を検出した位置に対して、次の走査における欠陥位置が最初の欠陥位置に対して主走査方向で両側にＸ分の幅内にあり、且つ欠陥が途切れても連続欠陥とみなす連続性判定値に基づき各走査ラインでの前記欠陥の連続性を判定し、欠陥の途切れによる走査ライン数が前記連続性判定値未満のときに欠陥が連続していると判定すると共に、欠陥の途切れによる走査ライン数が前記連続性判定値以上のときに連続欠陥が途切れたと判定し、この連続欠陥が切れたときに、前記第２の記憶手段により前記欠陥を含む所定領域の切り出しを行い、
前記欠陥画像データとともに前記位置データを前記第２の記憶手段に記憶し、
前記第１の記憶手段と第２の記憶手段とを、ＳＤＲＡＭと、前記画像信号をＡＤ変換して前記走査ラインのデータとするコンバータと、このコンバータからの走査ラインデータを前記ＳＤＲＡＭのバルクメモリ領域に書き込む書き込み手段と、前記欠陥判別手段からの欠陥信号と前記欠陥位置特定手段からの前記位置データとに基づき前記バルクメモリ領域から前記欠陥画像データの切り出しを行い、この切り出した欠陥画像データと前記位置データをＳＤＲＡＭの欠陥画像データ記憶領域に記憶する切り出し手段と、前記画像データ記憶領域に記憶された欠陥画像データを転送する転送手段とから構成することを特徴とする欠陥検査機。
【請求項２】
前記切り出し手段は、欠陥画像データと、この欠陥画像データに対応しており、主走査方向での欠陥位置を特定するカウント値、送り方向での位置を特定する測長カウント値、及び欠陥種類からなる欠陥情報とを関連付けて記憶することを特徴とする請求項１記載の欠陥検査機。
【請求項３】
前記転送手段から転送された欠陥画像データを復元させてディスプレイに表示させる欠陥画像表示手段と、復元させた欠陥画像を画像圧縮して記憶する記憶手段とを備えていることを特徴とする請求項２記載の欠陥検査機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、鋼板、紙、プラスチックフィルム、ＩＣウェハ等の表面を走査して欠陥を含む画像をディスプレイに表示し、欠陥を目視可能にする欠陥検査機に関するものである。
【０００２】
【従来の技術】
鋼板や紙等の表面を光学的に走査して、その表面に現れるキズなどの欠陥をディスプレイに表示し、欠陥を目視することにより欠陥の有無、大きさ、種類等を判別することができるようにした表面検査装置が種々提案されている。
【０００３】
例えば特許第２５７７６５１号公報には、被検査材の連続する所定数の走査ラインを順次読込んで記憶するバルクメモリと、前記画像信号から被検査材の欠陥を判別する欠陥判別手段と、前記バルクメモリに記憶された前記被検査材の表面を複数のブロックに分け前記検出した欠陥を含むブロックを求めるブロック判別手段と、前記欠陥を含むブロックを含み所定数のブロックの走査ラインを読み込むと、バルクメモリの書き込みを一時停止させる書き込み制御手段と、このバルクメモリのデータから欠陥を含むブロックを含む所定数のブロックを切り出してフレームメモリに移す切出し制御手段と、前記フレームメモリの内容を表示するモニタ手段とを備えた表面検査装置が提案されている。
【０００４】
さらに、バルクメモリを複数個備え、書込制御手段はその一方が書込停止中に他方に書込を継続させることにより、欠陥が連続的に発生した場合でも、画像化が可能にされている。
【０００５】
【発明が解決しようとする課題】
ところで、被検査材において単発的な欠陥が連続する場合や、走行方向に対して欠陥が連続し且つ幅方向に単発的に欠陥が発生する場合があり、これらに対応可能にするためには、欠陥発生パターンを想定してバルクメモリの数を設計する必要がある。例えば、バルクメモリの設計数以上に欠陥が発生した場合はフレームメモリに走査ラインを切り出すことができなくなる。これに対しては、バルクメモリの数を増やすことにより対処可能であり、このバルクメモリの数を増やせば増やす程、走査ラインの切り出しができなくなる頻度は減るようになる。しかしながら、ＣＰＵが直接にメモリにアクセスすることができる範囲には制限があり、バルクメモリの数を増やすにも限界がある。
【０００６】
本発明は上記課題を解決するためのものであり、バルクメモリを増やすことなく、しかも連続性欠陥が発生しても、この連続性欠陥に影響を受けることなく、他の単発的な欠陥も表示することができるようにした欠陥検査機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明では、走行する被検査材の検査面を幅方向に走査して得た画像信号から、被検査材の欠陥を検出する欠陥検査機において、前記被検査材の連続する所定数の走査ラインのデータを順次読み込んで記憶する第１の記憶手段と、前記画像信号から被検査材の欠陥を前記走査ライン方向で判別する欠陥判別手段と、前記第１の記憶手段の走査ラインのデータから前記欠陥を含む所定領域を切り出して欠陥画像データとして記憶する第２の記憶手段と、前記欠陥の主走査方向位置データ及び前記被検査材走行方向位置データを求め、これら各位置データに基づき前記欠陥の位置を特定する欠陥位置特定手段とを備え、前記欠陥判別手段により最初に欠陥を検出した位置に対して、次の走査における欠陥位置が最初の欠陥位置に対して主走査方向で両側にＸ分の幅内にあり、且つ欠陥が途切れても連続欠陥とみなす連続性判定値に基づき各走査ラインでの前記欠陥の連続性を判定し、欠陥の途切れによる走査ライン数が前記連続性判定値未満のときに欠陥が連続していると判定すると共に、欠陥の途切れによる走査ライン数が前記連続性判定値以上のときに連続欠陥が途切れたと判定し、この連続欠陥が切れたときに、前記第２の記憶手段により前記欠陥を含む所定領域の切り出しを行い、前記欠陥画像データとともに前記位置データを前記第２の記憶手段に記憶することを特徴とする。
【０００８】
また、本発明は、第１の記憶手段と第２の記憶手段とを、ＳＤＲＡＭと、前記画像信号をＡＤ変換して前記走査ラインのデータとするコンバータと、このコンバータからの走査ラインデータを前記ＳＤＲＡＭのバルクメモリ領域に書き込む書き込み手段と、前記欠陥判別手段からの欠陥信号と前記欠陥位置特定手段からの前記位置データとに基づき前記バルクメモリ領域から前記欠陥画像データの切り出しを行い、この切り出した欠陥画像データと前記位置データをＳＤＲＡＭの欠陥画像データ記憶領域に記憶する切り出し手段と、前記画像データ記憶領域に記憶された欠陥画像データを転送する転送手段とから構成することにより、欠陥画像の切り出しを高速で行うことができ、その分だけ切り出し不能になる欠陥画像を少なくすることができ、欠陥画像の切り出しの取りこぼしを少なくすることができる。また、前記切り出し手段は、欠陥画像データと、この欠陥画像データに対応しており、主走査方向での欠陥位置を特定するカウント値、送り方向での位置を特定する測長カウント値、及び欠陥種類からなる欠陥情報とを関連付けて記憶することが好ましい。さらに、前記転送手段から転送された欠陥画像データを復元させてディスプレイに表示させる欠陥画像表示手段と、復元させた欠陥画像を画像圧縮して記憶する記憶手段とを備えていることが好ましく、この場合には欠陥画像データの保存数を増やすことができ、しかもＪＰＥＧなどの圧縮方式を採用することにより画質の低下もほとんどなくなる。
【０００９】
【発明の実施の形態】
図１は、本発明の欠陥検査機の概略図を示している。欠陥検査機１０は、各種製膜ラインや塗布ラインで製造される被検査材としてのウェブ１１の表面の欠陥の有無や、欠陥の形状等を検査する。このウェブ１１は、図中矢印Ａ１方向に送られて連続走行する。このウェブ１１に対して、フライングスポット方式による画像検出手段１２によって、表面の画像が読み取られ、この画像データに基づき各種欠陥が特定される。
【００１０】
この欠陥検査機１０は、複数台の検査機本体１３ａ，１３ｂと、これら複数台の検査機本体１３ａ，１３ｂがスイッチングハブ１４を介して接続される欠陥画像表示装置１５と、統括コンピュータ１６とから構成されている。第１検査機本体１３ａは、画像検出手段１２を構成するスキャナ２０および受光器２１、検査機本体用コンピュータ２２、このコンピュータ２２のＣＰＵデータバスに接続される、レシーバボード２３、データ処理ボード２５、各検査機本体１３ａ，１３ｂを統括コンピュータ１６に接続するためのＳＣＳＩ２規格によるＩ／Ｏボード（図示省略）などを備えている。なお、第２検査機本体１３ｂも第１検査機本体１３ａと同様に構成されている。
【００１１】
前記画像検出手段１２は、スキャナ２０のレーザー光源３０から射出されるレーザ光を、モータ３１により回転されるポリゴンミラー３２によってウェブ１１の幅方向に走査（主走査）するとともに、ウェブ１１を透過した光を受光器２１によって受光するものである。
【００１２】
受光器２１は、受光ロッド３３および１対の受光器本体３４ａ，３４ｂから構成されている。受光ロッド３３はレーザー光の主走査ライン３５に近接してこれに平行に配置され、透過光を受光すると受光ロッド３３の内面で全反射させてその両端に導く。受光ロッド３３の受光面３６には主走査方向に長くマスク３７が形成されている。ウェブ１１の表面に欠陥がない場合にはウェブ１１を透過した光はマスク３７に当たり、受光ロッド３３内には進入しない。また、ウェブ１１の表面に欠陥がある場合には、ウェブ１１を透過した光は欠陥で散乱するため、マスク３７外から受光ロッド３３に入る。受光器本体３４ａ，３４ｂは、受光ロッド３３の両端に配置されており、フォトマルチプライヤ（光電子倍増管）などから構成されている。
【００１３】
各受光器本体３４ａ，３４ｂからの信号はレシーバボード２３に送られる。レシーバーボード２３にはプリアンプ、メインアンプ（共に図示せず）の他に加算回路４０、信号処理回路４１、欠陥判別回路４５、欠陥位置特定回路４６などが設けられている。まず、図示しないプリアンプ、メインアンプを用いて信号が増幅され、また波形整形されて、図２に示すように、アナログ画像信号a1、a2となる。
【００１４】
図２において、各信号a1、a2には、連続する異なる主走査ライン３５に対応する信号が、時間軸方向に一定時間毎に現れている。また、d11 、d12 、d21 、d22 はウェブ１１の表面の欠陥に対応する。このように各信号a1、a2は受光器本体３４ａ，３４ｂからレーザー光の主走査ライン３５上の走査位置が遠くなるとレベルが低下し、反対に走査位置に近くなるとレベルが上昇するように変化する。このため、両信号a1、a2は加算回路４０で加算され、主走査ライン３５上の走査位置の変化による影響が除去される。この加算されたアナログ画像信号ａは、信号処理回路４１において微分され、アナログ画像信号a3とされる。この信号a3は欠陥があると正負に変化するパルスd31 、d32 を含んだものとなる。このアナログ画像信号a3はデータ処理ボード２５に送られる。
【００１５】
欠陥判別回路４５は、信号a3を所定レベルの比較電圧ｖ（図２参照）と比較することにより欠陥の有無を検出する。すなわち欠陥を示すパルスd31 、d32 が比較電圧ｖを超えて小さくなる時にパルスとなる欠陥信号ｄを出力する。
【００１６】
欠陥位置特定回路４６は、前記欠陥信号ｄのパルスが出力された時点のレーザー光の走査位置、すなわち走査により現れた欠陥の先頭部の座標（アドレス）を求める。レーザー光の主走査方向の座標はボリゴンミラー３２の回転角度、または主走査方向にフォトセンサなどの始点検出器を設け、この点をレーザー光が通過してからの経過時間に基づいて検出される。また、ウェブ１１の送り方向の位置である副走査方向の座標はウェブの送り量に基づいて検出される。
【００１７】
アナログ画像信号ａはデータ処理ボード２５において、デジタル化されて、欠陥を含む所定領域が欠陥画像データとして、記憶される。以下、データ処理ボード２５におけるデータ処理について説明する。
【００１８】
図３に示すように、アナログ画像信号ａは、Ａ／Ｄコンバータ５０にてデジタル画像信号に変換されて、ＳＤＲＡＭ５１内のバルクメモリ領域に記憶される。ＳＤＲＡＭ５１は、１２８Ｍバイトの記憶容量を持ち、この内、６４Ｍバイトをバルクメモリとして使用し、３２Ｍバイトを欠陥画像データのメモリ領域として使用し、残りの３２Ｍバイトをプログラム書き込み領域として使用している。ＳＤＲＡＭ５１はsynchronous ＤＲＡＭのことであり、クロックに同期して、データやアドレス、コマンドのやり取りが通常のＤＲＡＭよりも高速に行われる。なお、符号４８はＣＰＵ５６のデータバスを示し、４９はＣＰＵ５６のアドレスバスを示している。
【００１９】
欠陥画像データのメモリ領域には、欠陥発生時の４００×４００画素データが例えば１００画像分書き込まれる。また、プログラム領域には、ＲＯＭ５２に書き込まれたプログラムが電源立ち上げ時にＲＯＭ５２からＳＤＲＡＭ５１にコピーされる。これは、ＲＯＭ５２に比べてＳＤＲＡＭ５１の方が動作速度が速いためである。
【００２０】
Ａ／Ｄコンバータ５０は、アナログ信号をデジタル化して、３３ＭＨｚにて８ビットのデータを出力する。データレート変換及びタイミングコントロールＦＰＧＡ（ Field  Programmable  Gate  Array 、以下単にＦＰＧＡ−Ａという）５３は、データのビット幅を４倍の６４ビットまで広げ、その分だけ周波数を１／４にする。
【００２１】
ＦＰＧＡ−Ａ５３では、２つのＦＩＦＯ（Fast  In  Fast  Out   Memory）５４，５５のコントロールも行う。ＦＩＦＯ５４，５５はデータバスが入力と出力とで分かれており、データレートが異なるデバイス間で好ましく使用される。また、ＦＩＦＯ５４，５５はアドレスバスを持たない。そして、リード、ライトは各々クロックの立ち上がりにて行われる。そして、クロックの立ち上がりをカウントアップしてリードライトのアドレスが決定される。ライトはＡＤコンバータ５０からのデータ、リードはＣＰＵ５６からとなる。このライト、リードクロックがＦＰＧＡ−Ａ５３で作成される。
【００２２】
ＦＩＦＯ５４，５５は、偶数用及び奇数用に２セット用意されている。そして、１スキャン分を一方の偶数用ＦＩＦＯ（以下、ＦＩＦＯ−Ｅ）５４に取り込んだら、次のスキャンでＦＩＦＯ−Ｅ５４のデータをＳＤＲＡＭ５１にＤＭＡ（Direct  Access  Memory  ：ＣＰＵに依存することなく高速でデータを移動する) で移す。そして、ＦＩＦＯ−Ｅ５４のデータをＳＤＲＡＭ５１に移している間は、ＦＩＦＯ−Ｏ５５にＡＤコンバータ５０からのデータを書き込む。その次のスキャンでは、ＦＩＦＯ−Ｅ５４、ＦＩＦＯ−Ｏ５５の関係が逆になり、以下交互に繰り返すことで、各スキャン毎のデータが連続的にＳＤＲＡＭ５１のバルクメモリ領域に書き込まれることになる。
【００２３】
このように、欠陥の有無に係わりなく、ＡＤコンバータ５０からのデータは全てＳＤＲＡＭ５１内のバルクメモリ領域にその記憶容量分が書き込まれることになる。すなわち、主走査ライン３５の画素数Ｎと主走査ライン数ｎとの積Ｎ×ｎがバルクメモリ領域に記憶される。そして、このバルクメモリ領域の記憶容量が一杯になると最も古いデータの上に順次新しいデータが上書きされてゆく。この結果バルクメモリ領域に記憶されるのは、例えば主走査ラインで４０００スキャン分となる。
【００２４】
レシーバボード２３からの欠陥信号は、タイミングコントロールＦＰＧＡ（以下、単にＦＰＧＡ−Ｂという）５７に送られる。また、ＦＰＧＡ−Ｂ５７には、欠陥信号の他に欠陥位置特定回路４６から位置データが送られる。ＣＰＵ５６は、ＦＰＧＡ−Ｂ５７からの信号に基づき、欠陥が連続しているか単発的であるかを判断する。そして、欠陥が切れたところでＳＤＲＡＭ５１のバルクメモリ領域から欠陥を含む一定の領域の画像データを切り出し、フレームメモリ（ＳＤＲＡＭ５１の３２Ｍバイト相当分の記憶領域）に移す。
【００２５】
図４〜図９は、欠陥の連続、単発のロジックを説明するためのものである。図４は、連続性判定値Ｙを１に設定した場合の欠陥に対する画像切り出しの例を示している。ここで連続性判定値Ｙは、各スキャン毎に欠陥が連続しているか否かを判定する値であり、「１」の場合に、欠陥が次のスキャンでは検出されなかったときに、ここで連続性が途切れたと判定するものである。また「２」の場合には次のスキャンと、さらにその次のスキャンの２回のスキャンで欠陥が検出されなかったときに、ここで連続性が途切れたと判定するものである。
【００２６】
まず、最初に欠陥を検出した位置に対して、次のスキャンにおける欠陥位置が前の欠陥位置に対して主走査方向で両側にＸ分の幅内にあるとき、連続欠陥とみなして、切り出しを行わない。以下、同様にして各スキャンについて上記の連続性を判定する。そして、前記Ｘ分の幅内に欠陥がなくなったスキャンで始めて、連続欠陥と確定する。このようにして連続性があると判定された欠陥（連続欠陥）が２００スキャン以下の長さである場合には、最初の欠陥位置が現れた走査ラインの欠陥位置を中心にして４００×４００画素分がバルクメモリ領域から切り出される。また、連続欠陥が２００スキャンを超える長さである場合には、２００回目の走査ラインの欠陥位置が最初の欠陥位置とされ、これを中心にして欠陥画像が４００×４００画素分だけバルクメモリから切り離される。なお、ハッチングが付された欠陥位置は、欠陥画像の切り出しの中心位置となるものである。
【００２７】
図５は、連続性判定値Ｙを２に設定した場合であり、この場合には欠陥が１スキャン分途切れてもここでは欠陥を確定せずに、欠陥が２スキャン分以上途切れたときに連続欠陥を確定する。連続欠陥の切り出しの中心は、図４のものと同じで、連続欠陥が２００スキャン以下の場合には、最初の欠陥位置が現れた走査ラインの欠陥位置を中心にして４００×４００画素分がバルクメモリから切り出される。また、連続欠陥が２００スキャンを超える場合には、２００回目の走査ラインの欠陥位置が最初の欠陥位置とされる。
【００２８】
図６は連続性判定値Ｙを３に設定した場合であり、図７は連続性判定値を４に設定した場合であり、図８は連続判定値を３にし、欠陥連続スキャン数が１５０となったときに、この連続欠陥を切り出すようにしている。
【００２９】
また、図９は連続判定値を３、欠陥連続スキャン数を１１００としている。このように強制的に切り出しを行う場合であって連続スキャン数が大きく設定されている場合には、スキャン数が２００を超える毎に切り出し中心位置を新規に設定しなおす。したがって、欠陥連続スキャン数が１１００を超える場合には、この１１００スキャン目で欠陥画像が切り出され、このときの切り出し中心位置は１０００スキャン目となる。
【００３０】
このようにして切り出された各欠陥における画像データは、主走査方向での位置を特定するためのＬＭＣカウント値、送り方向での位置を特定するための測長カウント値、欠陥種類（チャンネル）をヘッダ情報として、ＳＤＲＡＭ５１の画像データ記憶領域に記憶される。このようにして記憶された欠陥画像データは、Ethernet（Ｒ）  cont  ＣＰＬＤ（ Complex  Plogram  Logic  Device )５８に入力される。このＣＰＬＤ５８は、ＣＰＵ５６とイーサネット（登録商標）コントローラ６０とのデータバス、アドレスバスの違いを吸収するために用いられる。イーサネットコントローラ６０は１２８ｋバイトのバッファメモリ６１を備えており、このバッファメモリ６１に欠陥画像データを一時的に記憶する。そして、この欠陥画像データはイーサネットコントローラ６０からイーサネット  ＰＨＹ  トランシーバー６２を通して外部に出力される。
【００３１】
図１に示すように、データ処理ボード２５はスイッチングハブ１４を介して欠陥画像表示装置１５に接続されている。なお、データ処理ボード２５と欠陥画像表示装置１５との間のデータ転送手段としては、ＩＳＡバス、ＰＣＩバスなどを用いることが一般的であるが、ＩＳＡバスは転送スピードが８Ｍｂｐｓで１００ｍ程度の距離の転送が可能であるものの、ＩＳＡバスを備えたコンピュータの入手が困難になってきている。また、ＰＣＩバスは転送スピードが３２Ｍｂｐｓで高速にデータ転送が可能であるものの、最大転送距離が最適条件で５０ｍ、通常条件でも数十ｍとなり、汎用性上問題がある。
【００３２】
このため、本実施形態では、データ処理ボード２５に上述したようなイーサネットのＬＡＮチップを搭載し、データ処理ボード２５と欠陥画像表示装置１５との間のデータをイーサネットで接続し、ＩＰパケット転送にてデータを送っている。これにより、検査機本体１３ａと欠陥画像処理装置１５との間が離れていても、高速に画像データなどを転送することができる。
【００３３】
欠陥画像表示装置１５では、ＩＰパケット転送された欠陥画像データを復元し、これをディスプレイ１５ａに表示する。また、デジタル化されたデータを圧縮して欠陥画像データをＪＰＥＧなどの周知の画像圧縮化技術によりハードディスクやＭＯ、ＤＶＤＲＡＭ（共に図示せず）などに書き込み、保存する。このように、ＪＰＥＧ化することによりハードディスクなどに記憶する際に、多数の欠陥画像を効率よく保存することができる。しかも、ＪＰＥＧのため、画質の低下はほとんどない。また、欠陥画像表示装置１５のハードディスクは二重化されており、ミラーリングが行われる。これにより、万一のデータ損失などに備えることができる。
【００３４】
なお、検査機本体１３ａ，１３ｂの▲１▼設置条件、▲２▼ポリゴンミラー３２の面数、▲３▼ポリゴンミラー３２の回転数、▲４▼ウェブ１１の走行速度が判ると、走査方向及び走行方向の１サンプリング当たりの分解能がそれぞれ判り、これに基づき画像処理して現物相似形でディスプレイに表示することが可能になる。上記▲１▼〜▲３▼は検査機本体１３ａ，１３ｂの条件により欠陥画像表示装置１５に設定する。また、▲４▼に関しては品種毎に走行速度が一定であるため、品種、走行速度の対応テーブルを登録し、データ処理ボード２５からの欠陥情報により品種が判るため、その条件にしたがって画像処理し、表示する。
【００３５】
図１０（Ａ）は欠陥画像表示装置１５の表示画面７０の一例を表している。この表示画面７０には、欠陥画像７１の他に、この欠陥画像切り取り領域におけるデータに基づき、最大電圧、最小電圧、デンシティ（＋）、デンシティ（−）、ウイズス（＋）、ウィズス（−）などの各種検査情報画像７２が表示される。図１０（Ｂ）〜（Ｄ）は上記欠陥による各スキャンの検査波形を示している。この欠陥では、最大電圧ＶMax ＝＋Ｘ１、最小電圧Ｖmin ＝−Ｘ２、しきい値ＴＨＬＤに対するデンシティ（＋）＝３、デンシティ（−）＝３、ウィズス（＋）＝５、ウィズス（−）＝４となる。なお、デンシティは送り方向（副走査方向）における連続性を示しており、３は各スキャンで最大で３回連続したことを示している。また、ウィズスは主走査方向における連続性を示しており、５は主走査方向で最大で５個連続したことを示している。これらの検査情報画像７２が欠陥画像７１に隣接して表示画面７０に表示されることで、オペレータによる欠陥の種別判定などが精度よく正確に行えるようになる。また、検出された欠陥の現物と、表示画面７０に表示された欠陥に対する情報とを基にして、検査機本体の最適条件だしを行うことができる。
【００３６】
図１に示すように、統括コンピュータ１６は、第１及び第２の検査機本体１３ａ，１３ｂや、欠陥画像表示装置１５を統括して制御する。この統括コンピュータ１６もハードディスクが二重化されており、ミラーリングが行われる。
【００３７】
なお、本実施形態では正常光をマスクで遮蔽し、異常光だけを受光器に入射させてその出力増大により欠陥の検出を行う異常光受光方式としているが、この他に、スリット状の受光窓を通して正常光だけを受光器に入射させ、その出力変動により欠陥の検出を行う正常光受光方式としてもよい。また、上記実施形態ではウェブの透過光に基づき欠陥を検出しているが、この他にウェブの反射光を用いて欠陥を検出する方式に本発明を実施してもよい。
【００３８】
【発明の効果】
本発明によれば、連続欠陥を各走査ラインにおいてその都度表示してしまうことがなくなる。したがって、この分だけ単発欠陥を確実に表示することができる。
【図面の簡単な説明】
【図１】本発明の欠陥検査機を示す概略図である。
【図２】画像信号などの出力波形図である。
【図３】データ処理ボードの構成を示すブロック図である。
【図４】連続判定値を１として欠陥画像の連続性の判別を示す説明図である。
【図５】連続判定値を２として欠陥画像の連続性の判別を示す説明図である。
【図６】連続判定値を３として欠陥画像の連続性の判別を示す説明図である。
【図７】連続判定値を４として欠陥画像の連続性の判別を示す説明図である。
【図８】連続判定値を３、強制切り出し値を１５０として欠陥画像の連続性の判別を示す説明図である。
【図９】連続判定値を３、強制切り出し値を１１００として欠陥画像の連続性の判別を示す説明図である。
【図１０】欠陥画像と、このときの検査波形と、この検査波形に基づき求められる欠陥情報とを示す説明図である。
【符号の説明】
１０  欠陥検査機
１１  ウェブ
１２  画像検出手段
１３ａ，１３ｂ  検査機本体
１５  欠陥画像表示装置
１６  統括コンピュータ
２３  レシーバボード
２５  データ処理ボード
【図１】
0003920669.tif 000002
【図２】
0003920669.tif 000003
【図３】
0003920669.tif 000004
【図４】
0003920669.tif 000005
【図５】
0003920669.tif 000006
【図６】
0003920669.tif 000007
【図７】
0003920669.tif 000008
【図８】
0003920669.tif 000009
【図９】
0003920669.tif 000010
【図１０】
0003920669.tif 000011