(57)【特許請求の範囲】
【請求項１】
第２の導電型の少なくとも１つのソース領域（１０）および第２の導電型の少なくとも１つのドレイン領域（２、３）を有し、
ソース領域（１０）とドレイン領域（２、３）との間に配置された第１の導電型の少なくとも１つのボディ領域（９）を有し、
該ボディ領域（９）はゲート電極（５）に接する少なくとも１つのチャネル領域（１１）を含んでいる、
半導体内に配置されるヴァーティカルＭＯＳトランジスタ構造の製造方法において、
ボディ領域（９）を形成するために、
ａ）インプランテーション最大値がチャネル領域（１１）から離れて位置するように第１の導電型のドープ物質の第１のインプランテーション（７）を行うステップと、
ｂ）インプランテーション最大値が第１のインプランテーション（７）のインプランテーション最大値よりも大きな深度を有するように第１の導電型のドープ物質の第２のインプランテーション（８）を行い、その際に該第２のインプランテーションの配量は第１のインプランテーション（７）の配量よりも係数１０〜１０００だけ小さくするステップと、
ｃ）２つのインプランテーション（７、８）からドープ物質を拡散させ、第１のインプランテーション（７）のドープ物質の拡散後にチャネル領域（１１）を形成し、第１のインプランテーション（７）の領域内でチャネル領域（１１）の方向にドーパント濃度のグラジエントを形成するステップと
を有する、
ことを特徴とする半導体内に配置されるヴァーティカルＭＯＳトランジスタ構造の製造方法。
【請求項２】
第１のインプランテーション（７）の配量は第２のインプランテーション（８）の配量よりも係数１００だけ大きい、請求項１記載の方法。
【請求項３】
第１の表面（１４）に第１の導電型のドープ材料を加え、続いて付加的な拡散ステップを行い、加えられたドープ材料を第１の表面（１４）から半導体内へ拡散させる、請求項１または２記載の方法。
【請求項４】
インプランテーション最大値がチャネル領域（１１）の範囲に位置するように第１の導電型のドープ物質の第３のインプランテーション（１６）を行い、続いて拡散を行う、請求項１または２記載の方法。
【請求項５】
第３のインプランテーション（１６）の配量は第１のインプランテーション（７）の配量の１０％〜９０％である、請求項４記載の方法。
【請求項６】
第３のインプランテーション（１６）の配量は第１のインプランテーション（７）の配量の５０％〜６０％である、請求項５記載の方法。
【発明の詳細な説明】
【０００１】
本発明は固有スイッチオン抵抗の低減された半導体内のヴァーティカルＭＯＳトランジスタ装置のボディ領域の製造方法に関する。
【０００２】
ＭＯＳトランジスタ装置のスイッチオン抵抗を最適化する主要な要素はＭＯＳ構造のチャネル長を短縮することである。可能な最小のチャネル長、ひいては可能な最小のチャネル抵抗はいわゆるパンチスルー耐性によって定められている。ソース領域とドレイン領域との間のボディ領域における電荷担体濃度は、最大可能なドレインソース電圧までｐｎ接合部（ソース‐ボディ領域、ボディ‐ドレイン領域）の空間電荷ゾーンが達しないように充分高くなければならない。そうでないと許容不能に高い電流が流れてしまうからである。しかも他方では通常はＭＯＳトランジスタ装置で多くの場合に設定された使用電圧によりボディ部分の最大の電荷担体濃度がチャネル領域に定められている。
【０００３】
したがって本発明の課題はヴァーティカルＭＯＳトランジスタ装置を提供して、同じブレークダウン電圧でのトランジスタ装置のチャネル長さの低減、ひいては固有のスイッチオン抵抗の低減を達成する。
【０００４】
この課題は請求項１に記載の特徴を有する方法により解決される。本発明は半導体内のヴァーティカルＭＯＳトランジスタ装置の第１の導電型のボディ構造の製造方法に関しており、ボディ領域は少なくとも１つのチャネル領域を有しており、このボディ領域は第２の導電型のソース領域と第２の導電型のドレイン領域との間に配置され、かつゲート電極に接している。ボディ領域およびソース領域は第１の表面から半導体内へ延在しており、ドレイン領域は第２の表面から半導体内へ延在している。この場合ゲート電極は例えば半導体の第１の表面に配置してもよいし、またゲートトレンチ内に設けてもよい。ゲートトレンチは垂直方向で半導体の第１の表面から半導体内へ延在している。
【０００５】
本発明によれば、第１の導電型のドープ材料について少なくとも２回の半導体内へのインプランテーションが行われる。第１のインプランテーションは、インプランテーション最大値が半導体内部でチャネル領域の後方に位置するように行われる。すなわちトランジスタ装置のゲート電極が第１の表面の領域に配置され、これによりチャネル領域も表面領域に位置する場合、インプランテーションの最大値が第１の表面の後方の半導体内に位置するように行われる。ゲート電極がヴァーティカルゲートトレンチに配置されている場合には、インプランテーションは最大値がラテラル方向でチャネル領域の後方に位置するように行われる。チャネル領域はゲート電極に沿って垂直方向でボディ領域に延在している。この場合同時にインプランテーションの最大値が半導体内で同様に第１の表面の後方に位置するように構成してもよい。
【０００６】
第１の導電型のドープ材料の第２のインプランテーションは、第２のインプランテーションのインプランテーション最大値が半導体内で第１のインプランテーション最大値の下方に位置するように行われる。ここで第２のインプランテーションの配量は第１のインプランテーションの配量よりも小さい。インプランテーションされたドープ材料の拡散が行われる。その際に条件に応じて個々のインプランテーション後に拡散を行ってもよいし、また全てのインプランテーションが行われた後に１回だけ行ってもよい。
【０００７】
ドープ材料のインプランテーションおよび拡散のデータは、ドープ材料の第１のインプランテーションの領域ではチャネル領域へ向かうドーパント濃度の所定のグラジエントが得られるように調整される。これによりチャネル領域ではドープ材料の濃度ひいては電荷担体濃度が小さくなり、ＭＯＳトランジスタ装置の使用電圧も大きくは変更されない。他方ではチャネル領域の後方に位置するドープ材料の濃度が大きいことによりボディ領域の所定の部分領域における電荷担体濃度が高められ、ＭＯＳトランジスタ装置のパンチスルー耐性が保証される。
【０００８】
小さなドーパント濃度で第１のインプランテーションの下方、すなわちボディ領域のうちドレイン領域に配向される一般にドリフト領域に接する領域の下方へ第２のインプランテーションを行うと、ＭＯＳトランジスタ装置の阻止状態で部分的にボディ領域の当該部分とドレイン領域の隣接するドリフト領域との相互の空乏化が補償効果により行われる。このためにこの装置でブレークダウン電圧の上昇が達成される。反対にブレークダウン電圧が同じ値にとどまる場合にはドリフト領域の厚さが低減され、ドリフト領域のドープ濃度が高められる。このことによりスイッチオン抵抗の低減がもたらされる。
【０００９】
本発明の方法によれば簡単にヴァーティカルＭＯＳトランジスタ装置のボディ領域の最適なドーププロフィルが形成される。このドーププロフィルにより当該のＭＯＳトランジスタ装置に固有のスイッチオン抵抗が低減される。所望の場合にはブレークダウン電圧の上昇も達成される。従来技術、例えば米国特許第４８０９０４７号明細書または米国４８３７６０６号明細書から、ドープ材料のインプランテーションを行い、ボディ領域の所定のドーププロフィルを得る手法が公知である。ただしこのプロフィルは本発明のような固有のスイッチオン抵抗の低減およびトランジスタ装置の電圧耐性の改善には適さない。
【００１０】
第１のインプランテーションの配量は第２のインプランテーションの配量よりも係数１０〜１０００だけ大きく選定される。特にこの場合第１のインプランテーションの配量は第２のインプランテーションの配量よりもおおよそ係数１００だけ大きい。
【００１１】
ボディ領域のドーププロフィルの更なるヴァリエーションが所望される場合、付加的な方法ステップを設けてドープ材料をボディ領域内の所定の部分に導入することができる。このようにして例えば第１の表面に第１の導電型のドープ材料を加えた後、ドープ材料を第１の表面から半導体内へ拡散させることができる。これにより例えばチャネル領域のドーパント濃度を精確に調整し、トランジスタ装置の使用電圧を精確に所望の値へ調整することができる。このような方法ステップは特にトランジスタ構造がトレンチ形状のゲート電極を有するケースに適している。
【００１２】
また付加的なインプランテーションステップで第１の導電型のドープ材料を半導体内へ導入し、インプランテーション最大値をチャネル領域の所定の部分に位置するように構成することができる。このステップによりチャネル領域のドーパント濃度ひいてはトランジスタ装置の使用電圧が所望のように制御される。この方法は特にゲート電極ひいてはチャネル領域が半導体の第１の表面に位置するケースでは比較的簡単に実施可能である。しかもこの方法は基本的に、トレンチ形状のゲート電極が設けられるケースにも適用可能である。ただしその際には場合によりインプランテーション領域のラテラル方向での拡がりをかなり制限しないとトランジスタ構造の残りの領域、特にボディ領域への障害影響を回避することができない。
【００１３】
第３のインプランテーションの配量は第１のインプランテーションの配量の１０％〜９０％に選定される。第３のインプランテーションの配量は特に第１のインプランテーションの配量の５０％〜６０％に選定されている。
【００１４】
本発明の方法の特別な実施例を以下に図１〜図６に即して説明する。図１にはヴァーティカルＭＯＳトランジスタ装置のボディ領域を製造するための２重インプランテーションが示されている。図２には図１の製造ステップが適用されたヴァーティカルＭＯＳトランジスタ装置の概略図が示されている。図３には図１の方法ステップでチャネル領域への第３の付加的なインプランテーションを行うことが示されている。図４には図１の製造ステップでドープ材料のボディ領域での付加的な拡散を行うことが示されている。図５にはトレンチ形状のゲート電極を備えたヴァーティカルＭＯＳトランジスタ装置の製造ステップが示されている。図６には図５の製造ステップで形成されたヴァーティカルＭＯＳトランジスタ装置の概略図が示されている。
【００１５】
図１にはヴァーティカルＭＯＳトランジスタ装置のボディ領域を第１の導電型（この実施例ではｐ型）のドープ材料の２重のインプランテーションによって製造する様子が概略図で示されている。ＭＯＳトランジスタ装置は第１の表面１４および第２の表面１５を有しており、ｎ＋ドレインゾーン２を第２の表面１５の領域に有している。この第２の表面１５上にドレイン金属化部１が堆積される。ただしこの第２の表面の領域にもう１つ別の付加的なアノードゾーンを設け、その上に相応の金属化部１を堆積することもできる。このような構造は特にＩＧＢＴ（Insulated Gate Bipolar Transistor）で多く見られる。
【００１６】
ドレインゾーン２にはｎドリフトゾーン３が接している。このゾーンはＭＯＳトランジスタ装置の第１の表面１４まで延在している。この第１の表面１４上にはゲート酸化物層４が堆積されている。ゲート酸化物層４上にはゲート電極５が存在している。これは開口部を有するフォトレジスト６でマスキングされたものである。この開口部はｐ型のドープ材料のインプランテーションにより行われる。この場合に第１のインプランテーション７は比較的高い配量、例えば５×１０１３ｃｍ−２で行われる。ドープ材料として例えばホウ素が使用される場合、インプランテーションエネルギは２００ｋｅＶ〜４００ｋｅＶ、インプランテーション最大値は深度約５００ｎｍで行われる。
【００１７】
さらに第２のｐインプランテーション８が配量約５×１０１１ｃｍ−２で行われる。これに対するインプランテーションエネルギは約１ＭｅＶ〜２ＭｅＶである。このインプランテーションの拡散は約１１００℃、約５０ｍｉｎ〜１００ｍｉｎの時間で行われる。
【００１８】
図２には完成したＭＯＳトランジスタ装置が示されており、このトランジスタ装置のボディ領域９は図１の方法ステップにしたがって製造されたものである。ボディ領域が高いドーパント濃度のｐ＋領域を第１の表面１４の下方の領域に有し、低いドーパント濃度のｐ領域をドレインゾーン２の方向で延在させ、この領域がドリフト領域３に接していることが明らかである。ちょうどボディ領域９の下方領域ではボディ領域のｐ型電荷担体とドリフト領域のｎ型電荷担体との相互補償が行われており、これらの領域が相互に空乏化してさらに真性領域が発生する。この領域では阻止状態で阻止電圧の大部分が収容され、ＭＯＳトランジスタ装置の電圧耐性の改善に大きく寄与する。
【００２０】
図２にはさらに次のことが示されている。ボディ領域９のチャネル領域１１はｎ＋ソース領域１０とｎドリフトゾーン３との間に配置されている。ゲート電極５の上方に別の酸化物層１２が配置されている。金属化部１３によりｎ＋ソース領域１０とｐボディ領域９とのコンタクト接続が行われる。
【００２１】
図３には図１に示されたボディ領域９の製造方法のステップが相応に示されている。ここではＭＯＳトランジスタ装置の後にチャネル領域１１となる領域に付加的なｐ＋インプランテーション１６が行われる。このインプランテーションは第１のインプランテーション７と類似した配量で行われる。これは例えば３×１０１３ｃｍ−２の配量である。インプランテーションエネルギはホウ素では約５０ｋｅＶである。したがって付加的な第３のインプランテーション１６の最大値は第１の表面１４のきわめて近傍に位置する。第３のインプランテーション１６はＭＯＳトランジスタ装置のチャネル領域１１のドーパント濃度を精確に調整するために利用される。これは特にドープ材料としてホウ素が使用される場合に行われる。第１のインプランテーション７の拡散により界面でのホウ素の濃厚化は第１の表面１４の領域では生じない。ホウ素は界面での凝離に関してむしろ反対のふるまいを示す。このためホウ素を使用する場合には、拡散により低減されたドーパント濃度がチャネル領域で得られるか、またはこのドーパント濃度が充分に精確に調整できない事態が発生する。したがって精確な制御のために第３のインプランテーションを使用すると有効である。ただしインプランテーション材料としてリンが使用される場合、第１のインプランテーション７ですでにチャネル領域１１のドーパント濃度が相応に調整される。第１のインプランテーションが拡散されるとリンは界面領域、ひいては第１の表面１４の領域において濃厚化する。このため付加的なインプランテーション１６を省略することができるが、使用電圧の一層精確な調整のために付加的な措置として導入してもよい。
【００２２】
第３のインプランテーション１６を使用するか否かとは無関係に、ボディ領域９内のチャネル領域１１の後方領域でチャネル領域１１よりも高いドーパント濃度が達成される。これによりボディ領域の全電荷を高めることができ、しかも同時にチャネル領域の使用電圧を不変に維持することができる。
【００２３】
図４には、図３とは異なって第３のインプランテーションが使用されず、表面にドープ材料を加えた後にｐ拡散領域１７を形成するための拡散層を後にボディ領域９となる領域に設ける選択実施例が示されている。これによりボディ領域の第１のバッググラウンドドープが達成される。付加的にこの拡散領域１７によりチャネル領域１１のドーパント濃度の精確な調整を行うこともできる。
【００２４】
図５には図４に類似した方法ステップをトレンチ形状のゲート電極５を備えたＭＯＳトランジスタ装置に適用することが示されている。ここでは拡散層ですでにｐ型拡散領域１７がゲート電極５間に形成されている。続いて第１のインプランテーション７が行われ、インプランテーション最大値は拡散領域１７の領域に位置している。第２のインプランテーション８のインプランテーション最大値は拡散領域１７の下方に位置する。１つまたは複数の別の拡散ステップでインプランテーション７、８の拡散が行われ、図６の構造が生じる。完成したボディ領域９は低濃度にドープされたｐ領域８を有しており、このｐ領域はドレインゾーン２へ向かう方向に延在しており、ドリフト領域３に接している。この領域では電荷担体の補償がドリフト領域３およびこの領域に対向する空乏領域によりＭＯＳトランジスタ装置の電圧容量を向上させる。反対に電圧耐性が等しければチャネル長さを低減することができる。さらにボディ領域９は中央のｐ＋領域７を有しており、このｐ＋領域はボディ領域内の電荷担体の全体数を増大させ、ＭＯＳトランジスタ装置のパンチスルー耐性の改善に寄与する。ただしこれはチャネル領域１１ではほとんど見られず、使用電圧もほとんど影響を受けない。
【００２６】
全ての装置で前述の方法により同じ電圧耐性または高められた電圧耐性が得られ、トランジスタ装置のＭＯＳチャネルのパンチスルー耐性が増大する。またこれによりスイッチオン抵抗が低減される。
【図面の簡単な説明】
【図１】  ヴァーティカルＭＯＳトランジスタ装置のボディ領域を製造するための２重インプランテーションを示す図である。
【図２】  図１の製造ステップで形成されたヴァーティカルＭＯＳトランジスタ装置の概略図である。
【図３】  図１の方法ステップでチャネル領域への第３の付加的なインプランテーションを行うことを示す図である。
【図４】  図１の製造ステップでドープ材料のボディ領域での付加的な拡散を行うことを示す図である。
【図５】  トレンチ形状のゲート電極を備えたヴァーティカルＭＯＳトランジスタ装置の製造ステップを示す図である。
【図６】  図５の製造ステップで形成されたヴァーティカルＭＯＳトランジスタ装置の概略図である。
【図１】
0003895110.tif 000002
【図２】
0003895110.tif 000003
【図３】
0003895110.tif 000004
【図４】
0003895110.tif 000005
【図５】
0003895110.tif 000006
【図６】
0003895110.tif 000007