(57)【特許請求の範囲】
【請求項１】
拡散帯域通信システムの受信装置において、
チップクロック信号のｎ倍に対応する第１クロック信号に応答して受信された信号をサンプリングするためのアナログーディジタル変換器と、
前記第１クロック信号に応答して、順次的に計数するカウンターと、
前記受信された信号に含まれたＰＮコード信号を除去するために、前記チップクロック信号に対応する第２クロック信号に同期されたＰＮコード信号を発生するＰＮコード発生器と、
前記第２クロック信号に応答して前記第１クロック信号によりサンプリングされた信号を貯蔵するためのメモリと、
前記メモリに貯蔵されたサンプリング信号を受け入れ、前記計数値に応じて前記サンプリング信号中、一つを選択的に出力するための選択器と、
前記ＰＮコード信号及び前記選択されたサンプリング信号を掛けるための乗算器と、
前記第２クロック信号の毎サイクルの間に前記乗算器の出力を累積した獲得値を出力する累算器及び、
前記獲得値と所定のスレショルド値を比較して前記獲得値が前記スレショルドより大きな場合、獲得値が有効することを示す獲得成功信号を出力し、前記獲得値が前記スレショルド値より小さい場合、前記ＰＮコード発生器の出力位相をずらすためのホルド信号を出力する比較器を含むことを特徴とする受信装置。
【請求項２】
前記メモリは前記ｎ倍に対応する直列連結された複数のレジスターからなるシフトレジスターを含み、前記各レジスターが前記第２クロック信号に同期されてラッチされたサンプリング信号を前記選択器に同時に提供することを特徴とする請求項１に記載の受信装置。
【請求項３】
前記累算器は前記第２クロック信号の毎サイクルの間に前記乗算器の出力を累積するために一つの加算器及び前記ｎ倍に対応する直列連結されたラッチ手段を具備し、前記ラッチ手段中、前記加算器の出力に連結される一番目端に配列されたラッチ手段の出力が比較器の入力に提供され、そして、最後端に配列されたラッチ手段の出力が前記加算器に提供されることを特徴とする請求項１に記載の受信装置。
【請求項４】
スペクトラム拡散変調された入力信号を第１のクロック信号の周波数でサンプリングするサンプリング手段と、
逆拡散に用いる符号系列を第２のクロック信号の周波数で発生する符号発生手段と、
前記第２のクロックによって前記サンプリング手段の出力を保持する複数のメモリ手段と、
該複数のメモリ手段の保持するサンプル値を前記第１のクロック信号の周波数で順次選択して出力する選択手段と、
該選択手段の出力と前記符号発生手段の出力との積を出力する乗算器手段と、
該乗算器手段の出力を所定数加算して出力する累算器と、
該累算器の出力を所定の閾値と比較し、閾値より大きい場合は同期捕捉成功信号を、小さい場合は前記符号系列の位相の変更を指示する信号を出力する比較器手段とを有し、
前記第１のクロックの周波数が、前記第２のクロックの周波数よりも高いことを特徴とする受信装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は直接拡散（ＤＳ）方式のスペクトラム拡散信号（ｄｉｒｅｃｔ  ｓｅｑｕｅｎｃｅ  ｓｐｒｅａｄ  ｓｐｅｃｔｒｕｍ：ＤＳＳＳ）受信器に関するものであり、詳しくは同期捕捉時間（ａｃｑｕｉｓｉｔｉｏｎ  ｔｉｍｅ）を短縮することができるＤＳＳＳ受信器に関するものである。
【０００２】
【従来の技術】
最近、他の多重接続技術に比べて多くのサービスを提供する潜在力を持つ方式として、ＤＳＳＳ通信システムに高い商業的関心が寄せられている。直接拡散方式による符号分割多重接続（ＤＳ／ＣＤＭＡ）の基地局（ｃｅｌｌ−ｓｉｔｅ  ｓｔａｔｉｏｎ）でデータシンボルは基地局に指定されたもっと高い周波数を持つＰＮ（Ｐｓｅｕｄｏ−ｒａｎｄｏｍ  Ｎｏｉｓｅ）系列が乗じられることにより帯域が拡大される。
【０００３】
従って、直接拡散方式スペクトラム拡散信号を用いた符号分割多重接続（ｃｏｄｅ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ  ｄｉｒｅｃｔ  ｓｅｑｕｅｎｃｅ  ｓｐｒｅａｄ  ｓｐｅｃｔｒｕｍ：ＣＤＭＡ−ＤＳＳＳ）システムのようなスペクトラム拡散通信システムにおいて、ＰＮコード同期（ｐｓｅｕｄｏ−ｒａｎｄｏｍ  ｎｏｉｓｅ  ｃｏｄｅ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）の主要機能は入力された信号の復調のために受信されたＰＮコード信号を逆拡散（ｄｅｓｐｒｅａｄ）することである。
【０００４】
受信された信号は必須的に伝送される前に、第３変調信号を発生するために結合された二つのディジタル信号あるいはビットストリームからなっている。一つはディジタル信号で、例えば１０ｋｂ／ｓのビットレートを持つディジタル音声回路（ｄｉｇｉｔｉｚｅｄ  ｖｏｉｃｅ  ｃｉｒｃｕｉｔ）からの情報信号、もう一方はランダムシーケンス（ｒａｎｄｏｍ−ｓｅｑｕｅｎｃｅ）あるいはＰＮコード発生器により生成され、ディジタル音声信号より大きな次数のビットレートを持つ一連のランダムビットで構成されている。実際に、伝送される結合信号あるいは第３変調信号は、音声信号より相対的により早い第２信号のようなビットレートを有する。
【０００５】
受信器で、伝送周波数復調後、逆拡散動作が局部ＰＮコードを発生し、そして、その次に受信された信号に局部ＰＮ信号を乗算して受信された信号からランダムシーケンスを除去し、そして、シンボル周期に渡って、ランダムシーケンスが除去された信号を積分することにより、元の１０ｋｂ／ｓの音声信号を正確に示す逆拡散された信号（ｄｅｓｐｒｅａｄ  ｓｉｇｎａｌ）が得られる。
【０００６】
信号同期過程は一般的に二つの段階からなる。同期捕捉（ａｃｑｕｉｓｉｔｉｏｎ）と呼ばれる最初の段階は一つのコードチップ間隔の範囲内でかかった時間調整（ｃｏａｒｓｅ  ｔｉｍｅ  ａｌｉｇｎｍｅｎｔ）に二つのコードあるいは拡大された信号を持ってくることからなる。同期追跡（ｔｒａｃｋｉｎｇ）と呼ばれる二番目段階が続き、そして、フィードバックループにより可能な最高の波形調整を続けて維持する。本発明の焦点は同期捕捉にある。
【０００７】
同期捕捉の重要性のため、他の応用分野でいろいろな形態の検出器と決定計画を利用する多くの考案が提案されてきた。
全ての同期システムの共通特性は受信された信号と局部的に生成された信号が二つの間の類似性を生成するために最初に相関が取られる（ｃｏｒｒｅｌａｔｅｄ）ことである。二番目に、このような類似性は二つの信号が同期されたかの可否を決定するためにスレショルド値（ｔｈｒｅｓｈｏｌｄ  ｖａｌｕｅ）と比較される。同期が検出されると、追跡ループが続く。万一、同期されなかったら、同期捕捉手続きは局部的に生成されたＰＮコードの位相変化を提供し、そして、他の相関が試される。
【０００８】
前で説明されたように、位相を復元するＤＳＳＳ通信システムは同期システムと呼ばれ、そのようなシステムでは直列同期捕捉方式と並列同期捕捉方式の二つの同期捕捉方式を使うことができる。並列同期捕捉方式は直列同期捕捉方式に比べて、何倍かの性能を得られることができるが、性能向上に対応するハードウェアが要求される短所があるから、通常的に直列同期捕捉方式の同期捕捉システムが使われている。
【０００９】
図１は従来技術による直列同期捕捉方式による同期型拡散帯域システムの構成を示すブロック図である。従来技術による同期捕捉方式は前で説明されたように、まず、チップクロック信号に対応する第１クロック信号ＣＬＫ１により動作するアナログーディジタル変換器１０の出力とＰＮコード発生器１２からのＰＮコード信号を乗じることにより、ＰＮ逆拡散が遂行され、その次にこれを蓄積して相関動作を遂行した後、スレショルド値と相関値を比較する。この時、相関値がスレショルド値より大きいと、同期捕捉が成功したとし、スレショルド値より小さいと、ＰＮコード発生器１２から発生されるＰＮコード信号の位相をずらすホールド信号を発生し、次の位相に対して相関をとる。
【００１０】
しかし、従来技術による直列同期捕捉方式はアナログーディジタル変換器によりサンプリングされた複数の信号中、一つだけを使って、相関動作が遂行され、残りのサンプリングされた信号が出力される間はいかなる動作も遂行されない。従って、チップクロック信号のサイクルに対応する相関動作の時間が非効率的に運用されている。
【００１１】
【発明が解決しようとする課題】
従って、本発明の目的は直列同期捕捉方式で同期捕捉時間を短縮することができる同期型拡散帯域システムの受信装置を提供することである。
【００１２】
【課題を解決するための手段】
すなわち、本発明の要旨は、拡散帯域（ｓｐｒｅａｄ  ｓｐｅｃｔｒｕｍ）通信システムの受信装置において、チップクロック信号のｎ倍に対応する第１クロック信号に応答して受信された信号をサンプリングするためのアナログーディジタル変換器と、チップクロック信号に対応する第２クロック信号に応答して、順次的に計数するカウンターと、受信された信号に含まれたＰＮコード信号を除去するために、第２クロック信号に同期されたＰＮコード信号を発生するＰＮコード発生器と、第２クロック信号に応答して第１クロック信号によりサンプリングされた信号を貯蔵するためのメモリと、メモリに貯蔵されたサンプリング信号を受け入れ、計数値に応じてサンプリング信号中、一つを選択的に出力するための選択器と、ＰＮコード信号及び選択されたサンプリング信号を掛けるための乗算器と、第２クロック信号の毎サイクルの間に乗算器の出力を累積した獲得値を出力する累算器及び、獲得値と所定のスレショルド値を比較して獲得値がスレショルドより大きな場合、獲得値が有効することを示す獲得成功信号を出力し、獲得値がスレショルドより小さい場合、ＰＮコード発生器の出力をホルドさせるためのホルド信号を出力する比較器を含む受信装置に存する。
【００１３】
また、好ましくはメモリはｎ倍に対応する直列連結された複数のレジスターからなったシフトレジスターを含み、各レジスターが第２クロック信号に同期されてラッチされたサンプリング信号を選択器に同時に提供する。
【００１４】
また、好ましくは累算器は第２クロック信号の毎サイクルの間に乗算器の出力を累積するために一つの加算器及びｎ倍に対応する直列連結されたラッチ手段を具備し、ラッチ手段中、加算器の出力に連結される一番目端に配列されたラッチ手段の出力が比較器の入力に提供され、そして、最後端に配列されたラッチ手段の出力が加算器に提供される。
【００１５】
このような装置により、チップクロック信号のサイクルの間に複数の位相に対した相関動作を遂行することにより、同期捕捉時間を短縮することができる。
【００１６】
【発明の実施の形態】
以下、本発明の好ましい実施形態を図２に参照して詳細に説明する。
図２を参照すると、本発明による直列同期捕捉方式による同期型スペクトラム拡散通信システムの受信装置はアナログ−ディジタル変換器（ａｎａｌｏｇ  ｔｏ  ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｏｒ：ＡＤＣ）１００、メモリ（ｍｅｍｏｒｙ）１１０，カウンター（ｃｏｕｎｔｅｒ）１２０，マルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）１３０，ＰＮコード発生器（ＰＮ  ｃｏｄｅ  ｇｅｎｅｒａｔｏｒ）１４０，乗算器（ｍｕｌｔｉｐｌｉｅｒ）１５０，累算器（ａｃｃｕｍｕｌａｔｏｒ）１８０及び比較器（ｃｏｍｐａｒａｔｏｒ）１９０を具備している。このような構成によると、毎チップクロックサイクルの間に複数の位相に対した相関動作を遂行することができるので、同期捕捉時間を短縮することができる。
【００１７】
再び、図２を参照すると、アナログ−ディジタル変換器１００はチップクロック信号のｎ倍（実施形態でｎは正の定数）の周波数を持つ第１クロック信号ＣＬＫ１に応答して受信信号をサンプリングする。サンプリングされた信号はチップクロック信号の周波数を持つ第２クロック信号ＣＬＫ２に応答してメモリ１１０に貯蔵される。メモリ１１０はｎ個のシフトレジスターからなり、第２クロック信号ＣＬＫ２に同期され、サンプリングされた信号を各シフトレジスターに順次的に貯蔵する。
【００１８】
例えば、第１クロック信号ＣＬＫ１が４ＭＨｚであり、第２クロック信号ＣＬＫ２が１ＭＨｚであり、そして、メモリ１１０を構成するシフトレジスターの数が４つとする。この時、ＡＤＣ１００はチップクロック信号の毎サイクルで４つのサンプル信号を出力し、そしてメモリ１１０のシフトレジスターは第２クロック信号ＣＬＫ２に同期されるので、チップクロック信号の毎サイクルで一つのサンプル信号を受け入れる。
【００１９】
一方、カウンター１２０は第１クロック信号ＣＬＫ１に同期され、そのクロック数を計数する。この時、マルチプレクサ１３０は第１クロック信号ＣＬＫ１の毎サイクルでメモリ１１０から出力されるｎ個（要すると、４）のサンプリングされた信号を同時に受け入れる。その次に、サンプリング信号中、計数された値に対応する一つを出力する。要すると、第２クロック信号ＣＬＫ２の毎サイクルの間にマルチプレクサ１３０から出力されるサンプル信号はｎ個（要すると、４）である。
【００２０】
次に、乗算器１５０は第２クロック信号ＣＬＫ２に応答してＰＮコード発生器１４０から提供されたＰＮコード信号（ＰＮ  ｃｏｄｅ）と第２クロック信号ＣＬＫ２の毎サイクルの間にマルチプレクサ１３０から連続的に出力されるサンプル信号を順次乗算する。この時、各サンプル信号に含まれる、送信器（図示せず）で添加されたＰＮコード信号が除去される。
【００２１】
累算器１８０は一つの加算器１６０と直列連結されたｎ個のラッチ１７０からなり、各ラッチ１７０は第１クロック信号ＣＬＫ１に同期している。従って、累算器１８０は第１クロック信号ＣＬＫ１のサイクルごとに乗算器１５０から提供された信号を第２クロック信号ＣＬＫ２のサイクルの間に累算するようになる。この時、一番目のラッチ１７０からｎ個の累積された獲得値（ｃｏｒｒｅｌａｔｉｏｎ  ｖａｌｕｅ：Ｃ）が出力される。従って、第１クロック信号ＣＬＫ１により入力されたサンプル信号を選択的に（あるいは順次）出力するマルチプレクサ１３０の出力を乗算器１５０及び累算器１８０の入力で使用するので、チップクロック信号のサイクルに対応する周期の間にｎ個（要すると、４）の位相に対した獲得動作が遂行されることができる。結局、従来に比べて同期捕捉時間がｎ倍短縮されることができる。
【００２２】
そして、累算器１８０から提供された獲得値Ｃを入力してもらう比較器１９０は獲得値Ｃと所定のスレショルド値ＴＨを比較する。この時、獲得値Ｃがスレショルド値ＴＨに比べて大きい時、同期捕捉（ａｃｑｕｉｓｉｔｉｏｎ）が成功したことを示す信号を出力する。これと反対に、獲得値Ｃがスレショルド値ＴＨに比べて小さい時、ＰＮコード発生器１４０で発生される位相をチップクロック信号のサイクル分遅延させるためのホルド信号ＨＯＬＤを出力する。比較器１９０によりホルドされる動作は従来のそれと同一であるので、その動作に対する詳細な説明は省略する。
【００２３】
【発明の効果】
以上説明したように、本発明の受信装置においては、チップクロック信号により動作するシフトレジスター、カウンター、マルチプレクサ、そして、累算器を通じてチップクロック信号のサイクルごとに複数の位相に対した相関動作を遂行するにより、同期捕捉時間を短縮することができる。
【図面の簡単な説明】
【図１】  従来の直列同期捕捉方式による同期型拡散帯域システムの受信装置の構成を示すブロック図である。
【図２】  本発明の好適な実施形態による直列同期捕捉方式同期型拡散帯域システムの受信装置の構成を示すブロック図である。
【符号の説明】
１０，１００  アナログーディジタル変換器
１１  ラッチ
１２，１４０  ＰＮコード発生器
１３，１５０  乗算器
１４，１８０  累算器
１７，１９０  比較器
【図１】
0003872220.tif 000002
【図２】
0003872220.tif 000003