(57)【要約】【課題】半導体素子の位置を精度よく設定しながらも、半導体素子の引出しに際して半導体素子の挟まり力を最小化することにより製品の信頼性及び引出し動作の安定性を向上させるテストハンドラ用のインサートを提供すること。【解決手段】本発明の第１の実施形態によれば、インサートの支持部材に形成される開放孔のうち特定の開放孔の半径は、通常の開放孔の半径よりも小さい。また、本発明の第２の実施形態によれば、インサートの抜け止め爪に形成される案内溝のうち特定の案内溝の曲率半径は、通常の案内溝の曲率半径よりも小さい。【選択図】図６
2016212099.tif 000002
【特許請求の範囲】
【請求項１】
テストトレイに設けられるインサートであって、
半導体素子が嵌入する嵌入孔が形成される胴体と、
前記嵌入孔の一方の側において前記嵌入孔に嵌入した半導体素子を支持する支持部材と、
前記支持部材を前記胴体に固定する固定部材と、
前記嵌入孔内に半導体素子を保持するためのラッチ装置と、を備え、
前記支持部材により支持される半導体素子の端子がテスタ側に電気的に接続されるように、前記支持部材には、半導体素子の端子をテスタ側に開放させるための多数の通常の開放孔及び少なくとも２つの特定の開放孔が形成され、
前記特定の開放孔は、半導体素子の端子の直径よりも大きいか又はそれに等しいが、前記通常の開放孔の直径よりも小さく、且つ、前記支持部材が垂直に立てられたときに前記通常の開放孔に対応する半導体素子の端子が前記通常の開放孔に挟まることなく浮き上がった状態を維持する直径を有する正孔であり、
前記特定の開放孔に対応する半導体素子の端子が前記特定の開放孔に嵌入した状態で前記テストトレイが垂直状態に立てられることにより半導体素子が垂直に立てられると、半導体素子の下端が前記胴体の載置平面をなす下端爪に挟まることが防がれるように半導体素子の下端が前記胴体の載置平面をなす下端爪から所定の間隔だけ離れる、
テストハンドラ用のインサート。
【請求項２】
前記特定の開放孔に対応する半導体素子の端子が前記特定の開放孔に嵌入した状態で、半導体素子の周縁端は、半導体素子が載置される載置平面をなす四角い爪から全て離れる請求項１に記載のテストハンドラ用のインサート。
【請求項３】
前記支持部材が垂直に立てられた状態で、前記通常の開放孔に嵌入した端子と前記通常の開放孔の下端との間の離隔距離は、前記通常の開放孔に嵌入した端子と前記通常の開放孔の上端との間の離隔距離よりも小さい請求項１に記載のテストハンドラ用のインサート。
【請求項４】
テストトレイに設けられるインサートであって、
半導体素子が嵌入する嵌入孔が形成される胴体と、
前記嵌入孔内に半導体素子を保持するためのラッチ装置と、を備え、
前記胴体は、前記嵌入孔の下面をなす四角い開放面に前記嵌入孔に嵌入した半導体素子の下方への抜脱を防ぐために互いに向こう側に突出される抜け止め爪に形成される多数の通常の案内溝と少なくとも２つの特定の案内溝を有し、
前記特定の案内溝の曲率半径は、半導体素子の端子の半径よりも大きいか又はそれに等しいが、前記通常の案内溝の曲率半径よりもよりも小さく、且つ、前記インサートが垂直に立てられたとき、前記通常の案内溝に対応する半導体素子の端子が前記通常の案内溝に挟まることなく浮き上がった状態を維持する曲率半径を有する正孔が切れた形状を呈する、
テストハンドラ用のインサート。
【請求項５】
前記少なくとも特定の案内溝に対応する端子が前記特定の案内溝に嵌入した状態で、半導体素子の周縁端は、半導体素子が載置される載置平面をなす四角い爪から全て離れることを特徴とする請求項４に記載のテストハンドラ用のインサート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストハンドラにおいて半導体素子を積載するテストトレイのインサートに関する。
【背景技術】
【０００２】
テストハンドラは、所定の製造工程を経て製造された半導体素子を顧客トレイからテストトレイに移動させた後、テストトレイに積載されている半導体素子が同時にテスタ（ＴＥＳＴＥＲ）によりテストされるように支援し、テスト結果に基づいて半導体素子を等級別に分類してテストトレイから顧客トレイに移動させる機器であり、既に多数の文書に公開されている。
テストトレイに半導体素子が載置可能なインサートが配設されるテストハンドラ用のインサートが提案されている（例えば、下記の特許文献１及び特許文献２参照）。
【０００３】
まず、特許文献１を参照する。支持部材に形成される開放孔は、半導体素子の端子が十分に嵌入可能な孔径を有さなければならない。このため、開放孔の孔径は、半導体素子の端子が有する大きさの最大の公差と半導体素子の端子との間の間隔公差及び半導体素子の端子と当該端子に接触するソケットとの間の公差を加算した最大の大きさに決定する。例えば、半導体素子の端子の大きさが直径０．２３ｍｍ±０．０５ｍｍ（公差部分）であるとしたとき、その最大の大きさは、直径０．２８ｍｍとなる。
ここで、半導体素子の端子間の間隔公差及び半導体素子の端子と当該端子に接触するソケットとの間の公差が±０．０４ｍｍであるとしたとき、開放孔の孔径は０．３２ｍｍとなる。すなわち、全ての公差を考慮したとき、開放孔の孔径が０．３２ｍｍでなければ、半導体素子の端子が開放孔に干渉なしに出入りすることができない。仮に、全ての公差が０．００ｍｍである最適な条件下では、図１に示すように、半導体素子の端子が開放孔の真ん中に配設されることが最も好ましい。参考までに、図１は、半導体素子をインサートの下面から眺めた状態を示す図である。ここで、半導体素子を一点鎖線にて示したが、その理由は、開放孔と区別し易くするためである。
【０００４】
また、図２に示すように、特許文献２に記載のテストハンドラ用のインサートも同様に、案内溝の曲率半径が０．３２ｍｍ／２でなければ、半導体素子の端子が適切に案内溝により導かれない。
【０００５】
一般に、半導体素子のテストに際して最も重要な技術的部分は、半導体素子とテスタのソケットとの間の電気的な接続である。このため、半導体素子の端子及びテスタのソケットを精度よく位置合わせする必要があり、このような必要は、技術の発達に伴う半導体素子の端子の小型化が進むことにより切望される。
一方、テストハンドラは、テストトレイが垂直に立てられた状態で半導体素子のテストが行われる垂直式テストハンドラ（サイドドッキング式テストハンドラとも呼ばれる。）と、テストトレイが水平に横たわった状態で半導体素子のテストが行われる水平式テストハンドラ（アンダーヘッドドッキング式テストハンドラとも呼ばれる。）と、に大別される。特に、垂直式テストハンドラにおいては、図３に示すように、テストトレイが垂直に立てられることにより、インサート及びインサートに載置された半導体素子が立てられた状態でテストが行われる。
この場合、図４に示すように、半導体素子は、自重によりインサートの載置平面上において最大の下側に位置する。このため、垂直式テストハンドラにおいては、テスタのソケットに接触される半導体素子の端子の位置が半導体素子の下端を基準として設定されるようにインサートを設計する。このとき、垂直に立てられた半導体素子の下端は載置平面をなす下端爪に接するため、半導体素子の上下方向に位置合わせされる。
ところが、端子に対して載置平面が左右方向にも余裕間隔があるため、半導体素子が載置平面上において左右方向のうち一方の側に偏る虞がある（図４においては、左側方向に偏る）。この場合、端子の左右方向の位置がテスタのソケットと一致しなくなる結果、端子とソケットとの間の接触が不安定になる。そこで、これを解消するために、本発明の出願人は、テストハンドラ用のインサートを提案している（例えば、下記の特許文献３参照）。
【０００６】
上述した特許文献３により半導体素子の上下方向への位置合わせは載置平面をなす下端爪により行われ、半導体素子の左右方向への位置合わせは特定の開放孔や特定の案内溝により行われるので、端子とソケットとの間の電気的な接続の信頼性が向上する。
しかしながら、依然として半導体の集積度は高まりつつあり、これに伴い、半導体素子の端子の数は増えると共に、半導体素子の小型化は進んでいる傾向にあり、端子の大きさや端子間の間隔に対する公差の減少が求められている。これにより、下記の特許文献３による場合、半導体素子の下端が載置平面をなす下端爪に接触された状態で端子が特定の開放孔や案内溝に強く挟まることが予想される。
もし端子が特定の開放孔や案内溝に強く挟まり、半導体素子の下端まで載置平面をなす下端爪に強く密着されて挟まると、半導体素子をインサートから引き出す過程において引出し不良が起こることが予想される（参考までに、半導体素子の挟まりが問題となる場合には、半導体素子が水平に横たわった状態である。この文章における「下端」は、説明し易さのために、半導体素子が垂直に立てられた状態の方向を基準としたものである）。すなわち、真空吸着を用いて半導体素子を引き出すとき、真空吸着力が半導体素子の挟まり力に至らない場合がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】大韓民国特許出願第１０−２０１２−００８９６０２号
【特許文献２】大韓民国特許出願第１０−２０１２−０１０７９８５号
【特許文献３】大韓民国特許出願第１０−２０１４−００５７７００号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体素子の端子が最も理想的な位置に置かれるように導く機能を有すると共に、インサートに載置された半導体素子の挟まり力を最小化させるテストハンドラ用のインサートを提供することである。
【課題を解決するための手段】
【０００９】
上述した目的を達成するために案出された本発明の第１の実施形態によるテストハンドラ用のインサートは、半導体素子が嵌入する嵌入孔が形成される胴体と、前記嵌入孔の一方の側において前記嵌入孔に嵌入した半導体素子を支持する支持部材と、前記支持部材を前記胴体に固定する固定部材と、前記嵌入孔内に半導体素子を保持するためのラッチ装置と、を備え、前記支持部材により支持される半導体素子の端子がテスタ側に電気的に接続されるように、前記支持部材には、半導体素子の端子をテスタ側に開放させるための開放孔が形成され、前記開放孔は、多数の通常の開放孔及び少なくとも２つの特定の開放孔を備え、前記少なくとも２つの特定の開放孔は、前記多数の通常の開放孔よりも半径が小さい。
前記支持部材が垂直に立てられたことを想定したとき、前記特定の開放孔の中心を通る垂直線及び前記特定の開放孔の中心を通りながら前記垂直線と直交する水平線を引くと、前記垂直線又は前記水平線と接続される前記開放孔の中心は、前記垂直線又は前記水平線の上に位置する。
前記少なくとも２つの特定の開放孔に対応する端子が前記少なくとも２つの特定の開放孔に嵌入した状態にある半導体素子の周縁端は、半導体素子が載置される載置平面をなす四角い爪から離れている。
上述した目的を達成するために案出された本発明の第２の実施形態によるテストハンドラ用のインサートは、半導体素子が嵌入する嵌入孔が形成される胴体と、前記嵌入孔内に半導体素子を保持するためのラッチ装置と、を備え、前記胴体は、前記嵌入孔の下面をなす四角い開放面に前記嵌入空間に嵌入した半導体素子の下方への抜脱を防ぐために互いに向こう側に突出される抜け止め爪に形成される案内溝を有し、前記案内溝は、多数の通常の案内溝と少なくとも２つの特定の案内溝を備え、前記少なくとも２つの特定の案内溝の曲率半径は、前記多数の通常の案内溝の曲率半径よりも小さい。
前記胴体が垂直に立てられたことを想定したとき、前記特定の案内溝の曲率中心を通る水平線を引くと、前記水平線と接続される前記案内溝の曲率中心は、前記水平線の上に位置する。
前記少なくとも２つの特定の案内溝に対応する端子が前記少なくとも２つの案内溝に嵌入した状態にある半導体素子の周縁端は、半導体素子が載置される載置平面をなす四角い爪から離れている。
【発明の効果】
【００１０】
本発明によれば、下記の効果が得られる。
まず、第一に、特定の開放孔や案内溝だけで半導体素子の位置決めが正確に行われるので、製品の信頼性が向上する。
第二に、載置平面上にある半導体素子の下端が載置平面をなす下端爪から離れて半導体素子の挟まり力が最小化されるので、半導体素子の引出し動作が安定的に行われる。
【図面の簡単な説明】
【００１１】
【図１】背景技術の説明のための参照図である。
【図２】背景技術の説明のための参照図である。
【図３】背景技術の説明のための参照図である。
【図４】背景技術の説明のための参照図である。
【図５】本発明の実施形態によるテストハンドラに対する概略的な平面図である。
【図６】本発明の第１の実施形態によるインサートに対する概略的な平面図である。
【図７】図６によるインサートにおける特定の開放孔の役割を説明するための参照図である。
【図８ａ】図６によるインサートにおける特定の開放孔の役割を説明するための参照図である。
【図８ｂ】図６によるインサートにおける特定の開放孔の役割を説明するための参照図である。
【図９】図６によるインサートにおける特定の開放孔の役割を説明するための参照図である。
【図１０】本発明の第２の実施形態によるインサートに対する概略的な平面図である。
【図１１】図９によるインサートにおける特定の案内溝の役割を説明するための参照図である。
【発明を実施するための形態】
【００１２】
以下、添付図面に基づき、上述した本発明による好適な実施形態について説明するが、説明の簡略化のために重複する説明はできる限り省略又は圧縮する。
【００１３】
＜テストハンドラ＞
図５は、本発明の実施形態によるテストハンドラ５００に対する概略的な平面構成図である。
図５に示すように、テストハンドラ５００は、テストトレイ５１０と、第１のハンド５２０と、第１のローテータ５３０と、テストチャンバ５４０と、第２のローテータ５５０及び第２のハンド５６０を備える。
テストトレイ５１０は、半導体素子が載置される多数のインサートを備える。これらのテストトレイ５１０は、第１の位置Ｐ１からテスト位置ＴＰ及び第２の位置Ｐ２を経て再び第１の位置Ｐ１へとつながる閉鎖された経路Ｃに沿って循環する。ここで、インサートについては、後述する。
第１のハンド５２０は、第１の位置ＬＰ１に配設されるテストトレイ５１０に半導体素子を搬入する。
第１のローテータ５３０は、半導体素子が搬入され終わったテストトレイ５１０を垂直状態に回転させる。
テストチャンバ５４０は、テスト位置ＴＰにある垂直状態のテストトレイ５１０に積載された半導体素子のテストのために設けられる。このために、テストチャンバ５４０の内部は、半導体素子のテスト温度条件による環境状態に保たれる。
第２のローテータ５５０は、テストチャンバ５４０から送られてきた垂直状態のテストトレイ５１０を水平状態に回転させる。
第２のハンド５６０は、水平状態で第２の位置Ｐ２に送られてきたテストトレイ５１０から半導体素子を搬出する。
参考までに、テスト温度条件に応じて、テストトレイ５１０は、閉鎖された経路Ｃの逆方向に循環する。また、このときには、第１のハンド５２０及び第２のハンドの役割と、第１のローテータ５３０及び第２のローテータ５５０の役割とが切り替わる。
引き続き、上述したテストハンドラ５００におけるテストトレイ５１０に配設されるインサートの例について説明する。
【００１４】
＜インサートに対する第１の実施形態＞
図６の平面図を参照すると、第１の実施形態によるインサートＩＳ１は、胴体６１と、支持部材６２及びラッチ装置６４を備える。
胴体６１には、半導体素子が嵌入する嵌入孔６１ａが形成される。
支持部材６２は、嵌入孔６１ａの下側から嵌入孔６１ａに嵌入した半導体素子を支持する。このような支持部材６２には、半導体素子の端子をテスタのソケット側に開放させるための多数の開放孔Ｈが半導体素子の端子の位置と対応する位置に形成される。
一方、開放孔Ｈのうち四角い隅のそれぞれにある少数の特定の開放孔Ｈ１の半径ｒ１は、残りの多数の通常の開放孔Ｈ０の半径ｒ０よりも小さい正孔である。なお、特定の開放孔Ｈ１の数は、通常の開放孔Ｈ０の数よりも遥かに少ない必要がある。
特定の開放孔Ｈ１は、半導体素子を正確に位置決めするために設けられる。このため、特定の開放孔Ｈ１の半径ｒ１は、半導体素子の端子の理想的な半径に等しいことが好ましく、これにより、端子が特定の開放孔Ｈ１に挟まる現象も発生する虞があるということを十分に考慮した。これらの特定の開放孔Ｈ１は、少なくとも２つ以上形成される。なお、少なくとも２つ以上の特定の開放孔Ｈ１は、支持部材６２が垂直に立てられたときに半導体素子の両端の高さが等しくなるように支持部材６２を二等分する直線Ｌ上において両側に分けて配置することが好ましい。
【００１５】
通常の開放孔Ｈ０は、背景技術の欄において言及された複数の製作公差を考慮しても、対応する端子が十分に嵌入する半径を有する正孔として形成される。これにより、半導体素子の端子が通常の開放孔に挟まる現象が防がれる。
より具体的に、例えば、図７に示すように、半導体素子の端子が０．２４ｍｍの直径を有する場合、支持部材６２の特定の開放孔Ｈ１は、直径が０．２７ｍｍであり、約０．０３ｍｍの公差レベルを有するように形成する。
もし、特定の開放孔Ｈ１の直径が端子の直径に等しければ、端子が特定の開放孔Ｈ１に挟まることにより端子を特定の開放孔Ｈ１から取り外し難いため、特定の開放孔Ｈ１の数が著しく制限される。このため、約０．０３ｍｍの公差レベルを考慮して特定の開放孔Ｈ１の直径を決定すれば、支持部材６２の四角い隅に５つずつの特定の開放孔Ｈ１を形成して半導体素子を正確に且つ安定的に支持することにより半導体素子の端子とテストソケットとの間の電気的な接続が正確に行われ、今後支持部材６２から半導体素子の端子を取り外すときにも、端子の損傷なしに取り外すことができるということが無数の繰り返し実験により明らかになった。なお、通常の開放孔Ｈ０の場合には、端子の大きさの公差±０．０５ｍｍ及び端子の変位公差±０．０３ｍｍであるため、通常の開放孔Ｈ０の直径を０．３２ｍｍに設計する。
【００１６】
一方、図８（ａ）に示すように、支持部材６２が垂直に立てられたとき、特定の開放孔Ｈ１の中心Ｏ１を通る垂直線Ｐ及び特定の開放孔Ｈ１の中心Ｏ１を通り、且つ、垂直線Ｐと直交する水平線Ｈを引くと、垂直線Ｐ又は水平線Ｈと接続される開放孔Ｈ（Ｈ１、Ｈ０）のそれぞれの中心Ｏ１、Ｏ０は垂直線Ｐ又は水平線Ｈ上に位置するため、半導体素子に配設される端子の理想的な中心が開放孔Ｈの中心と一致しなければならない。
ラッチ装置６４は、嵌入孔６１ａ内に半導体素子を保持する。
上述した構成を有するインサートＩＳ１に半導体素子が積載されると、図８（ｂ）に示すように、支持部材６２が垂直に立てられたとき、半導体素子の端子Ｔが特定の開放孔Ｈ１に嵌入した状態で端子Ｔの下端が特定の開放孔Ｈ１の下端に接することにより半導体素子が位置決めされるため、テストトレイ５１０が揺らいだり移動中に衝撃が発生したりしても、少なくともテスト時には半導体素子が精度よく位置決めされる。これにより、半導体素子の端子Ｔとテストソケットとの間の精度よい接触が保証される。
また、このとき、通常の開放孔Ｈ０に嵌入した端子は、接触部分のない浮き上がった状態にある。もちろん、支持部材６２が垂直に立てられた状態であるため、端子Ｔと通常の開放孔Ｈ０の下端との間の離隔距離ｄ１は、端子Ｔと通常の開放孔Ｈ０の上端との間の離隔距離ｄ２よりもやや小さい。このため、特定の開放孔Ｈ１の直径は、半導体素子の端子の直径よりは大きいが、通常の開放孔Ｈ０の直径よりは小さく、且つ、インサートＩＳ１が垂直に立てられたとき、通常の開放孔Ｈ０に対応する端子Ｔが挟まることなく浮き上がった状態を維持するような直径であることがましい。
【００１７】
一方、図９に示すように、テストトレイ５１０が垂直状態に立てられることにより、インサートＩＳ１及び半導体素子Ｄが垂直に立てられた状態を基準として、半導体素子Ｄの下端が載置平面をなす下端爪ＢＪから所定の間隔Ａだけ離れることが更に好ましい。これは、インサートＩＳ１が垂直に立てられた状態で、インサートＩＳ１の載置平面をなす下端爪ＢＪと半導体素子Ｄの下端とが接触することにより半導体素子が位置決めされると、特定の開放孔Ｈ１に対応する端子が特定の開放孔Ｈ１の位置を外れたり僅かに掛かったりした状態で端子Ｔとテストソケットとの間の接触に必要な圧力が加えられる虞があるためである。
この場合、端子Ｔや支持部材６２が互いに破損されたり、特定の開放孔Ｈ０に端子が隙間無く挟まったりして、半導体素子Ｄの下端まで載置平面をなす下端爪ＢＪに強く挟まる虞があり、今後支持部材６２から端子を取り外す作業を行う際に問題が発生する虞がある。このため、インサートＩＳ１及び半導体素子Ｄが垂直に立てられた状態で、半導体素子Ｄの下端を載置平面をなす下端爪ＢＪから所定の間隔Ａだけ離して半導体素子Ｄの下端が下端爪ＢＪに挟まる現象を防ぐ。
すなわち、本発明の最適な実施形態においては、半導体素子が垂直に立てられたとき、半導体素子が特定の開放孔Ｈ１に対応する端子を介して支持部材６２によってのみ支持される。もちろん、半導体素子Ｄの残りの周縁端も載置平面をなす残りの爪ＬＪ、ＴＪ、ＲＪから全て離れていることが好ましい。すなわち、載置平面をなす四角い爪ＬＪ、ＴＪ、ＲＪ、ＢＪ及び載置平面に置かれた半導体素子Ｄの周縁端は、全て離れることが好ましい。これにより、半導体素子Ｄは、特定の開放孔Ｈ１に嵌入する端子Ｔ以外は、インサートＩＳ１側との挟まり干渉が発生しない。また、これにより、インサートＩＳ１との挟まり干渉による半導体素子Ｄの挟まり力が最小化されるため、第１のハンド５２０又は第２のハンド５６０により半導体素子ＤをインサートＩＳ１から搬出するとき、第１のハンド５２０や第２のハンド５６０による半導体素子Ｄの吸着力が半導体素子Ｄの挟まり力よりも大きくなる条件を有する。これにより、第１のハンド５２０や第２のハンド５６０による半導体素子Ｄの搬出作業が適切に行われる。
【００１８】
＜インサートに対する第２の実施形態＞
図１０の平面図を参照する。第２の実施形態によるインサートＩＳ２は、胴体９１及びラッチ装置９４を備える。
胴体９１には、半導体素子が嵌入する嵌入孔９１ａが形成される。また、胴体９１は、嵌入孔９１ａの下面をなす四角い開放面に嵌入孔９１ａに嵌入した半導体素子の下方への抜脱を防ぐために水平方向の向こう側に突出する抜け止め爪９１ｂを有する。なお、抜け止め爪９１ｂには、半導体素子の端子を導くための案内溝Ｓが形成される。
【００１９】
案内溝Ｓのうちの相対的に少数の特定の案内溝Ｓ１の曲率半径ｒ１は、相対的に多数の残りの通常の案内溝Ｓ０の曲率半径ｒ２よりも小さい。
特定の案内溝Ｓ１は、半導体素子を正確に位置決めするために設けられる。このため、特定の案内溝Ｓ１の曲率半径ｒ１は、半導体素子の端子の理想的な半径に等しいか或いはそれりも僅かに大きな半径を有することが好ましく、略正孔が切れた半円状である。
すなわち、本発明においては、半導体素子の端子が特定の案内溝Ｓ１に挟まる現象も発生することを十分に考慮した。これらの特定の案内溝Ｓ１は、少なくとも２つ以上形成される。なお、少なくとも２つ以上の特定の案内溝Ｓ１は、胴体９１を二等分する直線Ｌ上において両側に分けて配置することが好ましい。
通常の案内溝Ｓ０は、背景技術の欄において言及された複数の製作公差を考慮しても、対応する端子が十分に嵌入する曲率半径ｒ０を有するように形成される。これにより、半導体素子の端子が通常の案内溝Ｓ０に挟まる現象が防がれる。
上述した特定の案内溝Ｓ１及び通常の案内溝Ｓ１の曲率半径の関係により、特定の案内溝Ｓ１に対応する半導体素子の端子が特定の案内溝Ｓ１に嵌入した状態でインサートＩＳ２が垂直に立てられたとき、通常の案内溝Ｓ０に対応する半導体素子の端子が通常の案内溝Ｓ０に挟まることなく浮き上がった状態を維持する。
【００２０】
また、図１１に示すように、胴体９１が垂直に立てられたとき、特定の案内溝Ｓ１の曲率中心Ｏ１を通る水平線Ｈを引くと、水平線Ｈと接続される案内溝Ｓの曲率中心Ｏ１、Ｏ０は水平線Ｈ上に位置するため、半導体素子に配設される端子の理想的な中心が案内溝Ｓの曲率中心Ｏ１、Ｏ０と一致しなければならない。
ラッチ装置９４は、嵌入孔９１ａ内に半導体素子を保持する。
もちろん、この実施形態においても、インサートＩＳ２に積載される半導体素子Ｄの周縁端は、載置平面をなす四角い爪から全て離れるように案内溝Ｓが形成されることが好ましい。
上述した実施形態においては、垂直式テストハンドラを例にとって説明したが、本発明は、水平式テストハンドラにも制限なしに適用可能である。
上述したように、本発明についての具体的な説明は、添付図面に基づく実施形態により行われたが、上述した実施形態は、本発明の好適な例を挙げて説明しただけであるため、本発明が上記の実施形態にのみ限定されるものと理解されてはならず、本発明の権利範囲は、後述する特許請求の範囲及びその等価概念として理解されるべきである。
【符号の説明】
【００２１】
ＩＳ１、ＩＳ２  インサート
６１、９１  胴体
６１ａ、９１ａ  嵌入孔
９１ｂ  抜け止め爪
Ｓ  案内溝
Ｓ０  通常の案内溝
Ｓ１  特定の案内溝
６２  支持部材
Ｈ  開放孔
Ｈ０  通常の開放孔
Ｈ１  特定の開放孔
６４、９４  ラッチ装置
【図１】
2016212099.tif 000003
【図２】
2016212099.tif 000004
【図３】
2016212099.tif 000005
【図４】
2016212099.tif 000006
【図５】
2016212099.tif 000007
【図６】
2016212099.tif 000008
【図７】
2016212099.tif 000009
【図８ａ】
2016212099.tif 000010
【図８ｂ】
2016212099.tif 000011
【図９】
2016212099.tif 000012
【図１０】
2016212099.tif 000013
【図１１】
2016212099.tif 000014