(57)【要約】【課題】熱破壊しにくい半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に接続された半導体部分と、前記半導体部分の内部に配置され、金属からなり、前記第１電極から離隔し、前記第２電極に接続された第３電極と、を備える。【選択図】図１
2016167539.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に接続された半導体部分と、
前記半導体部分の内部に配置され、金属からなり、前記第１電極から離隔し、前記第２電極に接続された第３電極と、
を備えた半導体装置。
【請求項２】
前記第３電極は前記第２電極と一体的に形成された請求項１記載の半導体装置。
【請求項３】
前記半導体部分と前記第３電極との間に設けられた絶縁膜をさらに備えた請求項１または２に記載の半導体装置。
【請求項４】
前記半導体部分の内部に配列され、前記第１電極、前記半導体部分、前記第２電極及び前記第３電極から絶縁された第４電極をさらに備え、
前記第３電極及び前記第４電極は、前記半導体部分と前記第２電極との界面に平行な方向に沿って配列されている請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記平行な方向において、前記第３電極は前記第４電極よりも厚い請求項４記載の半導体装置。
【請求項６】
前記半導体部分は、
前記第１電極に接続された第１導電形の第１層と、
前記第１層上に設けられ、第２導電形の第２層と、
前記第２層上に設けられ、前記第２電極に接した第１導電形の第３層と、
前記第３層上の一部に設けられ、前記第２電極に接した第２導電形の第４層と、
を有し、
前記第３電極の中間部は前記第３層内に位置し、下端部は前記第２層内に位置し、
前記第４電極の上端部の一部は前記第４層内に位置し、中間部は前記第３層内に位置し、下端部は前記第２層内に位置している請求項４または５に記載の半導体装置。
【請求項７】
前記半導体部分は、
前記第１電極に接続された第１導電形の第１層と、
一部が前記第１層上に設けられ、他の一部が前記第１電極に接続された第２導電形の第２層と、
前記第２層上に設けられた第１導電形の第３層と、
前記第３層上の一部に設けられ、前記第２電極に接した第２導電形の第４層と、
を有し、
前記第３電極の中間部は前記第３層内に位置し、下端部は前記第２層内に位置し、
前記第４電極の上端部の一部は前記第４層内に位置し、中間部は前記第３層内に位置し、下端部は前記第２層内に位置している請求項４または５に記載の半導体装置。
【請求項８】
前記半導体部分は、
前記第３層上の他の一部に設けられ、前記第２電極に接し、第１導電形であり、実効的な不純物濃度が前記第３層の実効的な不純物濃度よりも高い第５層をさらに有し、
前記第３電極の上端部の一部は前記第４層内に位置し、他の一部は前記第５層内に位置する請求項６または７に記載の半導体装置。
【請求項９】
前記半導体部分は、
前記第１電極に接続された第１導電形の第１層と、
前記第２電極に接続された第２導電形の第２層と、
を有する請求項１〜３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
従来より、パワーダイオード、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）及びＩＥＧＴ（Injection Enhanced Gate Transistor：注入促進型絶縁ゲートトランジスタ）等の電力制御用の半導体装置が開発され、実用化されている。しかしながら、これらの半導体装置に電流を流すと、半導体装置の内部で発熱し、半導体装置の温度が上昇する。特に、何らかの原因で負荷が破損したときなど負荷短絡の状況が生じた場合には、半導体装置にかかる電圧も高いため発熱が大きく、場合によっては半導体装置が熱破壊に至るという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９０８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、熱破壊しにくい半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に接続された半導体部分と、前記半導体部分の内部に配置され、金属からなり、前記第１電極から離隔し、前記第２電極に接続された第３電極と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置を示す平面図である。
【図２】第１の実施形態に係る半導体装置を示す断面図である。
【図３】第２の実施形態に係る半導体装置を示す断面図である。
【図４】第３の実施形態に係る半導体装置を示す平面図である。
【図５】第３の実施形態に係る半導体装置を示す断面図である。
【図６】第４の実施形態に係る半導体装置を示す断面図である。
【図７】第５の実施形態に係る半導体装置を示す断面図である。
【図８】第５の実施形態に係る半導体装置を示す等価回路図である。
【発明を実施するための形態】
【０００７】
（第１の実施形態）
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す平面図である。
図２は、本実施形態に係る半導体装置を示す断面図である。
図１及び図２に示すように、本実施形態に係る半導体装置１は、ＩＥＧＴである。半導体装置１（以下、単に「装置１」ともいう）においては、板状のコレクタ電極１１が設けられており、コレクタ電極１１に対して平行に且つ離隔して、板状のエミッタ電極１２が設けられている。コレクタ電極１１及びエミッタ電極１２は金属からなり、例えば、アルミニウム（Ａｌ）、アルミニウム・シリコン合金（Ａｌ−Ｓｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）などを主体とした積層メタルからなる。なお、図１においては、エミッタ電極１２は図示を省略している。後述する図４についても同様である。
【０００８】
コレクタ電極１１とエミッタ電極１２との間には、半導体材料、例えば単結晶のシリコン（Ｓｉ）からなるシリコン部分２０が設けられており、コレクタ電極１１とエミッタ電極１２との間に接続されている。以下、説明の便宜上、コレクタ電極１１からエミッタ電極１２に向かう方向を「上」といい、その反対方向を「下」という。但し、これらの方向は重力の方向とは無関係である。また、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。コレクタ電極１１からエミッタ電極１２に向かう上方向を「Ｚ方向」ともいい、コレクタ電極１１の上面に対して平行で且つ相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」という。
【０００９】
シリコン部分２０においては、下から上に向かって、ｐ＋形コレクタ層２１、ｎ形バッファ層２２、ｎ−形ドリフト層２３、ｎ形ベース層２４及びｐ形ベース層２５がこの順に積層されている。ｐ＋形コレクタ層２１はコレクタ電極１１上の全面に設けられており、コレクタ電極１１に接続されている。ｐ形ベース層２５上の一部には、ｎ＋形エミッタ層２６が設けられている。また、ｐ形ベース層２５上の他の一部には、ｐ＋形コンタクト層２７が設けられている。ｎ＋形エミッタ層２６とｐ＋形コンタクト層２７とは相互に接している。ｎ＋形エミッタ層２６及びｐ＋形コンタクト層２７はエミッタ電極１２に接しており、従って、エミッタ電極１２に接続されている。
【００１０】
本明細書において、例えば「ｐ＋形コレクタ層２１」との表記は、その層の導電形がｐ形であることを示す。ｎ形についても同様である。また、上付きの「＋」及び「−」の文字は、実効的な不純物濃度を相対的に表している。例えば、導電形がｎ形の層に関しては、実効的な不純物濃度が高い順に、「ｎ＋形」、「ｎ形」、「ｎ−形」と表記する。更に、「実効的な不純物濃度」とは、半導体材料の導電に寄与する不純物の濃度をいい、ある部分がドナーとなる不純物及びアクセプタとなる不純物の双方を含む場合は、それらの相殺分を除いた濃度をいう。シリコンに対してドナーとなる不純物は例えばリン（Ｐ）であり、アクセプタとなる不純物は例えばボロン（Ｂ）である。
【００１１】
シリコン部分２０の上部内には、複数本のトレンチダミー電極１３が設けられている。トレンチダミー電極１３は、Ｘ方向に沿って配列され、Ｙ方向に延びている。トレンチダミー電極１３は、金属、例えば、タングステンにより形成されており、例えば、エミッタ電極１２に接している。従って、トレンチダミー電極１３は、電気的及び熱的にエミッタ電極１２に接続されており、トレンチダミー電極１３とエミッタ電極１２との間の電気的及び熱的な接触抵抗は小さい。
【００１２】
トレンチダミー電極１３の上端部は後述する絶縁膜３１を介してｐ＋形コンタクト層２７に接し、中間部は絶縁膜３１を介してｐ形ベース層２５及びｎ形ベース層２４に接し、下端部はｎ−形ドリフト層２３内に位置している。従って、トレンチダミー電極１３はコレクタ電極１１には達しておらず、コレクタ電極１１から離隔している。トレンチダミー電極１３の周囲、すなわち、トレンチダミー電極１３とシリコン部分２０との間には、例えばシリコン酸化物からなる絶縁膜３１が設けられている。これにより、トレンチダミー電極１３はシリコン部分２０から離隔している。
【００１３】
また、シリコン部分２０の上部内には、複数本のトレンチゲート電極１４が設けられている。トレンチゲート電極１４はＸ方向に沿って配列され、Ｙ方向に延びている。装置１においては、Ｘ方向に沿って、トレンチダミー電極１３及びトレンチゲート電極１４が周期的に配列されている。例えば、２本のトレンチダミー電極１３毎に１本のトレンチゲート電極１４が設けられている。トレンチゲート電極１４は、導電性材料、例えば、ポリシリコンにより形成されている。なお、トレンチゲート電極１４はタングステン等の金属により形成されていてもよい。
【００１４】
シリコン部分２０の上面において、ｎ＋形エミッタ層２６はトレンチゲート電極１４のＸ方向両側において、Ｙ方向に沿って断続的に配置されている。また、シリコン基板２０の上面におけるｎ＋形エミッタ層２６でない領域はｐ＋形コンタクト層２７となっている。このため、トレンチゲート電極１４の上端部は後述するゲート絶縁膜３２を介してｎ＋形エミッタ層２６及びｐ＋形コンタクト層２７に接し、中間部はゲート絶縁膜３２を介してｐ形ベース層２５及びｎ形ベース層２４に接し、下端部はｎ−形ドリフト層２３内に位置している。Ｚ方向において、トレンチゲート電極１４の下端はトレンチダミー電極１３の下端と略同じ位置にある。また、Ｘ方向において、トレンチゲート電極１４の幅は、トレンチダミー電極１３の幅と略等しい。
【００１５】
トレンチゲート電極１４の周囲には、例えばシリコン酸化物からなるゲート絶縁膜３２が設けられている。ゲート絶縁膜３２は、トレンチゲート電極１４とシリコン部分２０との間に介在している。また、シリコン部分２０上であってトレンチゲート電極１４の直上域には、例えばシリコン酸化物からなる絶縁部材３３が設けられている。これにより、トレンチゲート電極１４は、シリコン部分２０、コレクタ電極１１、エミッタ電極１２及びトレンチダミー電極１３から絶縁されている。
【００１６】
次に、本実施形態に係る半導体装置１の動作について説明する。
トレンチゲート電極１４に閾値以上の正電位を印加すると、ｐ形ベース層２５におけるゲート絶縁膜３２の近傍に反転層が形成される。この状態で、エミッタ電極１２に対してコレクタ電極１１が正になるように電圧を印加すると、ｎ＋形エミッタ層２６から反転層を通ってｎ形ベース層２４、ｎ−形ドリフト層２３、ｎ形バッファ層２２へ電子が流れ込み、ｎ形バッファ層２２とｐ＋形コレクタ層２１との間のｐｎ接合が順バイアスされ、ｎ形バッファ層２２からｐ＋形コレクタ層２１へ電子が流れ込み、ｐ＋形コレクタ層２１からｎ形バッファ層２２へ正孔が流れ込んで電流が流れる。これにより、装置１はオン状態となる。
【００１７】
このとき、エミッタ電極１２と同電位のトレンチダミー電極１３がトレンチゲート電極１４と共に配列されているため、これらの電極にはさまれた領域では電位勾配が小さく、コレクタ電極１１からシリコン部分２０内に流入した正孔がエミッタ電極１２に流出しにくくなり、シリコン部分２０の上部に蓄積される。これにより、エミッタ電極１２からシリコン部分２０内への電子の注入が促進され、結果として装置１に大きな電流を流すことができる。一方、トレンチゲート電極１４の電位を閾値未満とすることにより、ｐ形ベース層２５において反転層を消滅させ、装置１をオフ状態とすることができる。
【００１８】
しかしながら、装置１内に電流が流れることにより、装置１内で不可避的に熱が発生する。特に、装置１がオン状態であるときに、装置１に接続された負荷が短絡して大電流が流れた場合、より一層大きな熱が発生する。そして、装置１の温度が上昇すると、ｎ＋形エミッタ層２６とｐ形ベース層２５との間のｐｎ接合面のポテンシャル障壁が低下する。従って、仮に、装置１の温度が過度に上昇すると、ポテンシャル障壁が過度に低下し、これに起因してｎ＋形エミッタ層２６から反転層を通らずに直接ｐ形ベース層２５へ流れ出す電子が増え、装置１内を流れる電流がより一層増加し、温度が更に上昇し、ポテンシャル障壁が更に低下し、電流が更に増加するという悪循環に陥る。この結果、装置１内に流れる電流を抑制できなくなり、装置１が熱破壊されることがある。
【００１９】
そこで、本実施形態においては、金属からなるトレンチダミー電極１３をシリコン部分２０内に埋め込み、エミッタ電極１２に接続することにより、シリコン部分２０内で発生した熱を、トレンチダミー電極１３を介してエミッタ電極１２に逃がしている。トレンチダミー電極１３が例えばタングステンにより形成されている場合、タングステンは常温ではシリコンと同程度の熱伝導率であるが、高温ではシリコンよりも熱伝導率が大きいため、放熱性が高い。この結果、シリコン部分２０の温度上昇を抑えることができ、上述の悪循環に陥ることを回避し、装置１の熱破壊を防止することができる。特に、トレンチダミー電極１３を深く形成することにより、ｎ＋形エミッタ層２６とｐ形ベース層２５との間のｐｎ接合界面の温度上昇をより効果的に抑制し、ポテンシャル障壁の低下を効果的に抑制することができる。このように、本実施形態によれば、熱破壊しにくい半導体装置を実現することができる。
【００２０】
また、本実施形態においては、トレンチダミー電極１３がエミッタ電極１２と接しているため、トレンチダミー電極１３とエミッタ電極１２との間の熱抵抗が小さい。これにより、シリコン部分２０内で発生した熱を、より効果的にエミッタ電極１２に排出することができる。なお、トレンチダミー電極１３の周囲の絶縁膜３１はゲート絶縁膜３２と同様に薄いので、それによる熱抵抗は小さい。
【００２１】
更に、本実施形態においては、トレンチゲート電極１４間にトレンチダミー電極１３を設けてシリコン部分２０からエミッタ電極１２への正孔の流出を制限することにより、エミッタ電極１２からシリコン部分２０への電子の注入を促進し、より大きな電流を流すことができる。
【００２２】
なお、トレンチダミー電極１３の数とトレンチゲート電極１４の数の比率は、上述の２対１には限定されず、装置１に要求される特性によって選択すればよい。例えば、トレンチダミー電極１３の比率を高くするほど、トレンチゲート電極１４とエミッタ電極１２及びコレクタ電極１１との間のゲート容量を低減することができるため、装置１の動作周波数、すなわちトレンチゲート電極１４に入力する信号の周波数が高い場合に有利である。
【００２３】
また、トレンチダミー電極１３の材料はタングステンには限定されず、他の金属でもよい。例えば、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の熱伝導率が高い金属を用いることが好ましい。
【００２４】
（第２の実施形態）
次に、第２の実施形態について説明する。
図３は、本実施形態に係る半導体装置を示す断面図である。
図３に示すように、本実施形態に係る半導体装置２は、前述の第１の実施形態に係る半導体装置１（図２参照）と比較して、Ｘ方向におけるトレンチダミー電極１３の幅Ｗ１３が、トレンチゲート電極１４の幅Ｗ１４よりも厚い点が異なっている。
【００２５】
本実施形態によれば、トレンチダミー電極１３の幅Ｗ１３をトレンチゲート電極１４の幅Ｗ１４よりも厚くすることにより、トレンチダミー電極１３の熱抵抗をより一層低減し、排熱効率をより一層高めることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
【００２６】
（第３の実施形態）
次に、第３の実施形態について説明する。
図４は、本実施形態に係る半導体装置を示す平面図である。
図５は、本実施形態に係る半導体装置を示す断面図である。
【００２７】
図４及び図５に示すように、本実施形態に係る半導体装置３においては、シリコン基板２０の上面の一部にｐ形ベース層２５が露出している。具体的には、シリコン部分２０の上面において、トレンチゲート電極１４とトレンチダミー電極１３の間の領域においては、トレンチゲート電極１４の両側にｎ＋形エミッタ層２６がＹ方向に沿って断続的に配置されており、ｎ＋形エミッタ層２６でない領域はｐ＋形コンタクト層２７となっている。また、トレンチダミー電極１４間の領域においては、ｐ＋形コンタクト層２７がＹ方向に沿って断続的に配置されており、ｐ＋形コンタクト層２７がない領域にはｐ形ベース層２５が露出している。
【００２８】
このため、トレンチダミー電極１３にお上端部は、絶縁膜３１を介してｐ形ベース層２５及びｐ＋形コンタクト層２７に対向しており、トレンチゲート電極１４はゲート絶縁膜３２を介して、ｎ＋形エミッタ層２６及びｐ＋形コンタクト層２７に対向している。
【００２９】
（第４の実施形態）
次に、第４の実施形態について説明する。
図６は、本実施形態に係る半導体装置を示す断面図である。
図６に示すように、本実施形態に係る半導体装置４は、ｐｎダイオードである。半導体装置４においては、板状のカソード電極４１が設けられており、カソード電極４１に対して平行に且つ離隔して、板状のアノード電極４２が設けられている。カソード電極４１及びアノード電極４２は金属からなり、例えばアルミニウム又はアルミニウム・シリコン合金からなる。本実施形態においては、カソード電極４１からアノード電極４２に向かう方向を「上」又は「Ｚ方向」といい、その反対方向を「下」という。
【００３０】
カソード電極４１とアノード電極４２との間には、半導体材料、例えば単結晶のシリコンからなるシリコン部分５０が設けられており、カソード電極４１とアノード電極４２との間に接続されている。シリコン部分５０においては、下から上に向かって、ｎ＋形カソード層５１、ｎ−形バッファ層５２、ｐ形アノード層５３及びｐ＋形コンタクト層５４がこの順に積層されている。ｎ＋形カソード層５１はカソード電極４１上の全面に設けられており、カソード電極４１に接し、従ってカソード電極４１に接続されている。ｐ＋形コンタクト層５４はアノード電極４２に接しており、従って、アノード電極４２に接続されている。
【００３１】
シリコン部分５０の上部内には、複数本のトレンチ電極４３が設けられている。トレンチ電極４３はＸ方向に沿って例えば周期的に配列されており、Ｙ方向に延びている。トレンチ電極４３は、金属、例えば、タングステンにより形成されており、アノード電極４２と接している。従って、トレンチ電極４３は、電気的及び熱的にアノード電極４２に低い抵抗で接続されている。
【００３２】
トレンチ電極４３の上端部はｐ＋形コンタクト層５４内に位置し、中間部はｐ形アノード層５３内に位置し、下端部はｎ−形バッファ層５２内に位置している。トレンチ電極４３はカソード電極４１には達しておらず、カソード電極４１から離隔している。トレンチ電極４３とシリコン部分５０との間には、例えばシリコン酸化物からなる絶縁膜６１が設けられている。絶縁膜６１により、トレンチ電極４３はシリコン部分５０から離隔されている。
【００３３】
次に、本実施形態に係る半導体装置４の動作について説明する。
半導体装置４はｐｎダイオードであり、アノード電極４２からカソード電極４１に向かう電流は流すが、カソード電極４１からアノード電極４２に流れる電流は遮断する。そして、前述の第１の実施形態と同様に、電流が流れることにより、シリコン部分５０内で発熱する。また、シリコン部分５０の温度が上昇することにより、ｎ−形バッファ層５２とｐ形アノード層５３とのｐｎ接合面におけるポテンシャル障壁が低下し、より電流が流れやすくなる。これにより、仮に順方向に高い電圧がかかる状態になった場合、第１の実施形態において説明したような悪循環に陥ると、電流を制御できなくなり、装置３が熱破壊される可能性がある。
【００３４】
そこで、本実施形態においては、シリコン部分５０内に、金属からなりアノード電極４２に接続されたトレンチ電極４３を埋め込んでいる。これにより、シリコン部分５０内の熱をトレンチ電極４３を介してアノード電極４２に効率よく排出させている。また、トレンチ電極４３をアノード電極４２と一体的に形成することにより、両電極間の熱抵抗をより一層低減させている。更に、トレンチ電極４３をｎ−形バッファ層５２とｐ形アノード層５３とのｐｎ接合面まで到達させることにより、このｐｎ接合面を効果的に冷却し、ポテンシャル障壁の低下をより効果的に抑制している。
【００３５】
（第５の実施形態）
次に、第５の実施形態について説明する。
図７は、本実施形態に係る半導体装置を示す断面図である。
図８は、本実施形態に係る半導体装置を示す等価回路図である。
【００３６】
図７に示すように、本実施形態に係る半導体装置５においては、ＩＧＢＴ領域ＲＩ及びダイオード領域ＲＤがＸ方向に沿って配置されている。ＩＧＢＴ領域ＲＩ及びダイオード領域ＲＤは、コレクタ電極１１及びエミッタ電極１２を共有している。すなわち、ダイオード領域ＲＤにおいては、コレクタ電極１１がカソード電極として機能し、エミッタ電極１２がアノード電極として機能する。
【００３７】
ＩＧＢＴ領域ＲＩの構成は、前述の第１の実施形態に係る半導体装置１（図２参照）とほぼ同じである。但し、半導体装置５においては、ｎ形ベース層２４が設けられていない。なお、ＩＧＢＴ領域ＲＩ領域ＲＩにおいて、ｎ形ベース層２４が設けられていてもよい。一方、ダイオード領域ＲＤの構成は、前述の第４の実施形態に係る半導体装置４（図６参照）とほぼ同じである。但し、半導体装置５においては、ｎ＋形カソード層５１上にｎ形バッファ層２２が設けられている。なお、図７において、ダイオード領域ＲＤの各部の符号は第１の実施形態（図２参照）で用いている符号に合わせている。
【００３８】
これにより、図８に示すように、半導体装置５においては、コレクタ電極１１とエミッタ電極１２との間に、ＩＧＢＴ領域ＲＩに形成されたＩＧＢＴ６５と、ダイオード領域ＲＤに形成されたダイオード６６とが逆並列に接続されて、逆導通ＩＧＢＴを構成する。
【００３９】
本実施形態によれば、ＩＧＢＴ６５及びダイオード６６を１つのチップ内に設けることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態及び第４の実施形態と同様である。
【００４０】
なお、前述の各実施形態においては、半導体装置がＩＥＧＴ又はｐｎダイオードである例を示したが、これには限定されない。例えば、半導体装置は、ＩＧＢＴやパワーＭＯＳＦＥＴであってもよい。
【００４１】
以上説明した実施形態によれば、熱破壊しにくい半導体装置を実現することができる。
【００４２】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
【符号の説明】
【００４３】
１、２、３、４、５：半導体装置、１１：コレクタ電極、１２：エミッタ電極、１３：トレンチダミー電極、１４：トレンチゲート電極、２０：シリコン部分、２１：ｐ＋形コレクタ層、２２：ｎ形バッファ層、２３：ｎ−形ドリフト層、２４：ｎ形ベース層、２５：ｐ形ベース層、２６：ｎ＋形エミッタ層、２７：ｐ＋形コンタクト層、３１：絶縁膜、３２：ゲート絶縁膜、３３：絶縁部材、４１：カソード電極、４２：アノード電極、４３：トレンチ電極、５０：シリコン部分、５１：ｎ＋形カソード層、５２：ｎ−形バッファ層、５３：ｐ形アノード層、５４：ｐ＋形コンタクト層、６１：絶縁膜、６５：ＩＧＢＴ、６６：ダイオード、ＲＩ：ＩＧＢＴ領域、ＲＤ：ダイオード領域、Ｗ１３、Ｗ１４：幅
【図１】
2016167539.tif 000003
【図２】
2016167539.tif 000004
【図３】
2016167539.tif 000005
【図４】
2016167539.tif 000006
【図５】
2016167539.tif 000007
【図６】
2016167539.tif 000008
【図７】
2016167539.tif 000009
【図８】
2016167539.tif 000010