(57)【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の画素電極と、該画素電極に対向する共通電極と、該画素電極と該共通電極間に狭持された液晶よりなる液晶画素と、を備えるアクティブマトリクス液晶表示パネルに対し、前記共通電極の電位を所定期間毎に反転させて表示駆動する液晶駆動装置において、
複数段階の電圧を発生するγ基準電圧発生部と、
コントラスト設定信号および補正電圧設定信号が入力され、前記共通電極の電位が反転される毎に、前記γ基準電圧発生部により発生される前記複数段階の電圧から、前記コントラスト設定信号および補正電圧設定信号に基づく値に対応する段階の第１の電圧を選択して出力する第１の電圧選択部と、前記γ基準電圧発生部により発生される前記複数段階の電圧から、該段階数の最大値から前記コントラスト設定信号および補正電圧設定信号に基づく値を減算した値に対応する段階の第２の電圧を選択して出力する第２の電圧選択部と、を備える基準電圧選択部と、
前記基準電圧選択部により出力される前記第１の電圧および前記第２の電圧を、前記共通電極の電位が反転される毎に、交互に最低階調基準電圧および最高階調基準電圧として出力する基準電圧出力部と、
を備え、
前記共通電極の電位が反転される毎に前記最低階調基準電圧及び前記最高階調基準電圧を反転させ、前記最低階調基準電圧及び前記最高階調基準電圧のうちの、前記共通電極の電位との電位差が小さくなる方の電圧の値を、前記補正電圧設定信号に対応する電圧だけ高くすることを特徴とする液晶駆動装置。
【請求項２】
前記補正電圧設定信号に対応する電圧は、前記アクティブマトリクス液晶表示パネルの前記液晶画素に、前記最低または最高階調基準電圧の前記一方が印加されたときの、該液晶画素におけるフィールドスルー電圧の値から、前記他方が印加されたときの、該液晶画素におけるフィールドスルー電圧の値を減算した電圧値であることを特徴とする請求項１記載の液晶駆動装置。
【請求項３】
前記電圧選択部の前記第１の電圧選択部および前記第２の電圧選択部における、前記コントラスト設定信号および前記補正電圧設定信号に基づく値は、該コントラスト設定信号による値、および該コントラスト設定信号による値から該補正電圧設定信号による値を減算した値であり、前記共通電極電位が反転される毎に、交互に設定されることを特徴とする請求項１または２記載の液晶駆動装置。
【請求項４】
前記電圧選択部の前記第１の電圧選択部および前記第２の電圧選択部における、前記コントラスト設定信号および前記補正電圧設定信号に基づく値は、前記γ基準電圧発生部における前記段階数の最大値、および該コントラスト設定信号による値または該コントラスト設定信号による値から該補正電圧設定信号による値を減算した値であり、前記共通電極電位が反転される毎に、交互に設定されることを特徴とする請求項１または２記載の液晶駆動装置。
【請求項５】
前記電圧選択部は、前記アクティブマトリクス液晶表示パネルがノーマリホワイト方式或いはノーマリブラック方式の何れであるかに応じて、前記第１の電圧選択部および前記第２の電圧選択部における、前記共通電極の電位が反転される毎の、前記コントラスト設定信号および補正電圧設定信号に基づく値の対応を逆転させることを特徴とする請求項３または４記載の液晶駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高品質な表示を実現する液晶駆動装置に関する。
【０００２】
【従来の技術】
アクティブマトリックスＴＦＴ（薄膜トランジスタ：Thin Film Transistor）−ＬＣＤ（液晶表示：Liquid Crystal Display）は各液晶画素への電圧印加を選択的に行うためのＴＦＴと液晶画素とを、ガラス基板上に配置したディスプレイである。
【０００３】
図９は、ＴＦＴ−ＬＣＤにおける液晶画素１００の等価回路を示す。同図に示すように、液晶画素１００は、行方向に延伸されたゲート線ＧＬと列方向に延伸されたデータ線ＤＬの交点に設けられ、ゲート電極Ｇがゲート線ＧＬに接続され、ソース電極Ｓがデータ線ＤＬに接続されたＴＦＴと、このＴＦＴのドレイン電極Ｄに接続された画素電極と、この画素電極に対向する対向電極１に挟時された液晶よりなる液晶画素容量ＣLCと、画素電極と補助容量電極２に挟時された絶縁膜よりなる補助容量ＣSよりなり、この液晶画素１００が複数マトリクス状に配列されてＴＦＴ−ＬＣＤが構成される。また、共通電極ＶCOMは各画素の対向電極１及び補助容量電極２に共通に接続される。
【０００４】
次いで、図１０は、ＴＦＴ−ＬＣＤを駆動する信号波形のタイミング図である。図１０において、図１０（ａ）のＶGおよび図１０（ｂ）のＶSは、ゲート線ＧＬおよびデータ線ＤＬの電位を示した波形であり、それぞれＴＦＴのゲート電極Ｇおよびソース電極Ｓに印加される。図１０（ａ）のＶGは走査信号である。また、図１０（ｂ）のＶSは表示信号であり、中心電圧をＶSＤＣとする。図１０（ｃ）のＶCOMは共通電極ＶCOMに接続される対向電極１および補助容量電極２の電位を示した波形であり、中心電圧をＶCOMＤＣとする。また、液晶に直流的な電圧を印加し続けると劣化するため、ＶSとＶCOMは、例えばフレーム毎に、極性が反転される。
【０００５】
図１０（ｄ）は液晶画素１００の液晶容量ＣLCに印加される電圧ＶLCの変化を示すものであり、同図に示すように、第１フレームの時間Ｔ１において、ゲート線ＧＬの電位が“Ｈｉ”レベルになることによってＴＦＴが“オン”状態となると、画素電極の電位はデータ線ＤＬの電位ＶSと等しくなる。これにより、液晶容量ＣLCに共通電極ＶCOMに印加される電位とデータ線ＤＬの電位ＶSの差分の電圧が印加される。時間Ｔ２では、ゲート線ＧＬの電位が“Ｌｏｗ“レベルになることによりＴＦＴが”オフ”状態となる。これにより前記時間Ｔ１で液晶容量ＣLCに印加された電荷が保持されるが、ゲート線ＧＬの電位が“Ｌｏｗ“レベルになる瞬間の電位変化がＴＦＴのゲート−ドレイン間寄生容量ＣGDを介して画素電極の電位を下げる方向に作用し、液晶容量ＣLCに印加される電圧ＶLCは後述するフィールドスルー電圧ΔＶだけ低下する。
【０００６】
また第２フレームでは、データ線ＤＬの電位ＶSおよび共通電極ＶＣＯＭの電位ＶCOMが反転され、の時間Ｔ３でゲート線ＧＬの電位が“Ｈｉ”レベルになることによってＴＦＴが“オン” 状態となると、画素電極の電位はデータ線ＤＬの電位ＶSと等しくなり、液晶容量ＣLCには、共通電極ＶCOMに印加される電圧とデータ線ＤＬの電位ＶSの差分の電圧が印加される。時間Ｔ４では、時間Ｔ２と同様に、ゲート線ＧＬの電位が“Ｌｏｗ“レベルになる瞬間の電位変化がＴＦＴのゲート−ドレイン間寄生容量ＣGDを介して影響し、液晶容量ＣLCに印加される電圧ＶLCはフィールドスルー電圧ΔＶだけ低下する。その後、ＴＦＴが”オフ”状態となることにより液晶容量ＣLCに印加された電荷が保持される。
【０００７】
このフィールドスルー電圧ΔＶは、ΔＶ＝ΔＶG×（ＣGD／（ＣGD＋ＣLC＋ＣS））で表される。ここでΔＶGはゲート線の電位の変化量、ＣGDはゲート−ドレイン間寄生容量、ＣLCは画素電極部分の液晶容量、ＣSは補助容量である。図９（ｄ）に示す如く、このΔＶの発生によってＶLCの波形が正負非対称波形となる。このため、フリッカー（ちらつき）が生じるとともに、液晶に直流電圧が印加されることにより焼き付きが生じ、また、液晶素子の劣化を招き、液晶の信頼性を低下させる。
【０００８】
上記問題を解決するために、従来は、例えば、データ線ＤＬの電位ＶSの中心電圧ＶSＤＣをΔＶ程度高く設定することにより、液晶容量ＣLCに印加される電圧ＶLCがほぼ正負対称な波形になるように調整していた。
【０００９】
【発明が解決しようとする課題】
しかしながら、液晶容量ＣLCは液晶に印加される電圧に対して一定ではなく、例えば、図１１の液晶の比誘電率εrと印加電圧ＶLCの特性に示すように、印加電圧によって液晶の比誘電率εrが変化する。このため、液晶容量ＣLC＝ε0*εr*Ｓ／ｄの計算式に従って液晶容量ＣLCの値も印加電圧の応じて変化する。ここでＳは画素電極面積、ｄはセルギャップ、ε0は真空の誘電率である。従って、フィールドスルー電圧ΔＶは印加電圧によって変化することになる（印加電圧によるΔＶの変化量をΔΔＶとする）。このため、電圧ＶLCがある印加電圧（例えば最大電圧）の状態でデータ線ＤＬの中心電圧ＶSＤＣを調整して、その状態では電圧ＶLCがほぼ完全に正負対称な波形になるように調整していたとしても、実際には、電圧ＶLCは表示信号に応じた電圧であって、変化するものであるから、それに応じてΔＶは変化して、常に、電圧ＶLCを正負対称な波形にすることはできなかった。
【００１０】
そこで、従来においては、例えば、補助容量ＣSを大きくすることによりフィールドスルー電圧ΔＶを小さくして、液晶容量ＣLCが変化することによる影響を低減させることが行われていたが、補助容量ＣSを大きくすると、ＣSの面積が増えるため開口率が低下し、表示品位が劣化する。あるいは、バックライトの輝度を高くしなければならないため、消費電力の増加に繋がる、という問題があった。また、ＴＦＴの構造上、ＣGDを減らすことは困難である。さらに、最近は、低電圧液晶が用いられることが増加し、この場合、液晶容量が減少することにより、印加電圧によるフィールドスルー電圧ΔＶの変化が更に大きくなる傾向にあるため、フリッカーや焼き付き等の問題発生に対する影響が大きくなっていた。
【００１１】
本発明の課題は、補助容量ＣSを大きくすることなく、フリッカーや焼き付き等の発生を抑制して高品質な表示を実現するとともに、液晶素子の劣化を抑制して液晶の信頼性を向上させることができる液晶駆動装置を提供することである。
【００１２】
【課題を解決するための手段】
以上の課題を解決するため、請求項１記載の発明は、マトリクス状に配列された複数の画素電極と、該画素電極に対向する共通電極と、該画素電極と該共通電極間に狭持された液晶よりなる液晶画素と、を備えるアクティブマトリクス液晶表示パネルに対し、前記共通電極の電位を所定期間毎に反転させて表示駆動する液晶駆動装置において、複数段階の電圧を発生するγ基準電圧発生部と、コントラスト設定信号および補正電圧設定信号が入力され、前記共通電極の電位が反転される毎に、前記γ基準電圧発生部により発生される前記複数段階の電圧から、前記コントラスト設定信号および補正電圧設定信号に基づく値に対応する段階の第１の電圧を選択して出力する第１の電圧選択部と、前記γ基準電圧発生部により発生される前記複数段階の電圧から、該段階数の最大値から前記コントラスト設定信号および補正電圧設定信号に基づく値を減算した値に対応する段階の第２の電圧を選択して出力する第２の電圧選択部と、を備える基準電圧選択部と、前記基準電圧選択部により出力される前記第１の電圧および前記第２の電圧を、前記共通電極の電位が反転される毎に、交互に最低階調基準電圧および最高階調基準電圧として出力する基準電圧出力部と、を備え、前記共通電極の電位が反転される毎に前記最低階調基準電圧及び前記最高階調基準電圧を反転させ、前記最低階調基準電圧及び前記最高階調基準電圧のうちの、前記共通電極の電位との電位差が小さくなる方の電圧の値を、前記補正電圧設定信号に対応する電圧だけ高くすることを特徴とする液晶駆動装置としている。
【００１３】
この請求項１記載の発明によれば、共通電極電位が反転される毎の最高・最低階調基準電圧の値がコントラスト設定信号の値および補正電圧設定信号の値に応じて設定され、共通電極の電位が反転される毎に最低階調基準電圧及び最高階調基準電圧を反転され、最低階調基準電圧及び最高階調基準電圧のうちの、共通電極の電位との電位差が小さくなる方の電圧の値が補正電圧設定信号に対応する電圧だけ高くなるように設定されることにより、液晶材料や駆動条件に対応して階調基準電圧の値を適宜設定できるとともに、補正電圧設定信号の値を適切に設定することにより、印加電圧による液晶容量の変化に起因するフィールドスルー電圧ΔＶの変化によるＬＣＤのフリッカーや焼き付きの発生を抑制することができる。
【００１４】
また、請求項２記載の発明は、前記補正電圧設定信号に対応する電圧は、前記アクティブマトリクス液晶表示パネルの前記液晶画素に、前記最低または最高階調基準電圧の前記一方が印加されたときの、該液晶画素におけるフィールドスルー電圧の値から、前記他方が印加されたときの、該液晶画素におけるフィールドスルー電圧の値を減算した電圧値であることを特徴とする請求項１記載の液晶駆動装置としている。
【００１５】
この請求項２記載の発明によれば、補正電圧設定信号に対応する電圧を、階調基準電圧範囲における液晶画素のフィールドスルー電圧ΔＶの差ΔΔＶに対応する値に設定することにより、液晶印加電圧ＶLCの正負非対称性が適正に補正されて、ＬＣＤのフリッカーや焼き付きを更に低減することができ、また、液晶素子の劣化を抑制して、液晶の信頼性を向上させることができる。
【００１６】
また、請求項３記載の発明は、前記電圧選択部の前記第１の電圧選択部および前記第２の電圧選択部における、前記コントラスト設定信号および前記補正電圧設定信号に基づく値は、該コントラスト設定信号による値、および該コントラスト設定信号による値から該補正電圧設定信号による値を減算した値であり、前記共通電極電位が反転される毎に、交互に設定されることを特徴とする請求項１または２記載の液晶駆動装置としている。
【００１７】
この請求項３記載の発明によれば、電圧選択部において、コントラスト設定信号による値およびコントラスト設定信号による値から補正電圧設定信号による値を減算した値によりγ基準電圧発生部における複数段階の電圧を選択することにより、共通電極の電位が反転される毎の最低階調基準電圧の中心電圧が最高階調基準電圧の中心電圧より補正電圧設定信号に対応する電圧だけ高く設定された階調基準電圧を容易に得ることができる。
【００１８】
また、請求項４記載の発明は、前記電圧選択部の前記第１の電圧選択部および前記第２の電圧選択部における、前記コントラスト設定信号および補正電圧設定信号に基づく値は、前記γ基準電圧発生部における前記段階数の最大値、および該コントラスト設定信号による値または該コントラスト設定信号による値から該補正電圧設定信号による値を減算した値であり、前記共通電極電位が反転される毎に、交互に設定されることを特徴とする請求項１または２記載の液晶駆動装置としている。
【００１９】
この請求項４記載の発明によれば、電圧選択部において、γ基準電圧発生部における段階数の最大値、およびコントラスト設定信号による値またはコントラスト設定信号による値から補正電圧設定信号による値を減算した値によりγ基準電圧発生部における複数段階の電圧を選択することにより、共通電極の電位が反転される毎の最低階調基準電圧の中心電圧が最高階調基準電圧の中心電圧より補正電圧設定信号に対応する電圧だけ高く設定された階調基準電圧を容易に得ることができるとともに、液晶印加電圧ＶLCの振幅を大きくすることにより共通電極に印加される電圧ＶCOMの振幅を小さくして、共通電極の駆動に係わる消費電力を低減することができる。
【００２０】
また、請求項５記載の発明は、前記電圧選択部は、前記アクティブマトリクス液晶表示パネルがノーマリホワイト方式或いはノーマリブラック方式の何れであるかに応じて、前記第１の電圧選択部および前記第２の電圧選択部における、前記共通電極の電位が反転される毎の、前記コントラスト設定信号および補正電圧設定信号に基づく値の対応を逆転させることを特徴とする請求項３または４記載の液晶表示装置としている。
【００２１】
この請求項５記載の発明によれば、電圧選択部にノーマリホワイト方式或いはノーマリブラック方式に応じた切り替え手段を備えることにより、何れの方式においても本発明の効果を得ることができる。
【００２２】
【発明の実施の形態】
以下、図を参照して本発明を適用した液晶表示装置の、実施の形態を詳細に説明する。
【００２３】
〔第１の実施の形態〕
図１は、本発明の液晶駆動装置を適用した液晶表示装置の要部を示したブロック図である。同図に示すように、液晶表示装置は、階調基準電圧生成回路２００、ソースドライバ３００、ゲートドライバ４００、液晶表示パネル３０６を備える。また、液晶表示パネル３０６は従来技術に示したと同様のアクティブマトリクスＴＦＴ−ＬＣＤであり、詳細は示していないが、行方向に延伸された複数のゲート線ＧＬと列方向に延伸された複数のデータ線ＤＬを備えるとともに、ゲート線ＧＬとデータ線ＤＬの各交点に図９に示しと同様の液晶画素を備えるものである。
【００２４】
ソースドライバ３００は、シフトレジスタ３０１、データレジスタ３０２、ラッチ回路３０３、Ｄ／Ａコンバータ３０４、出力バッファ３０５を備え、シフトレジスタ３０１にはクロック信号ＣＫおよびシフトスタート信号ＳＴＲが印加され、印加されたシフトスタート信号ＳＴＲがクロック信号ＣＫによって順次シフト動作される。
【００２５】
データレジスタ３０２にはデジタル表示データＤ０〜Ｄ７（例えば８ビットデータ）が印加されて、シフトレジスタ３０１からの出力信号のタイミングで表示信号が順次取り込まれる。
【００２６】
ラッチ回路３０３にはラッチ動作制御信号ＳＴＢが印加されて、データレジスタ３０２に取り込まれた表示データがラッチ回路３０３に保持されるとともに、Ｄ／Ａコンバータ３０４に出力される。
【００２７】
Ｄ／Ａコンバータ３０４には階調基準電圧生成回路２００より階調基準電圧（最低階調電圧Ｖ０、最高階調電圧Ｖ８）が印加され、これに基づいて階調毎の電圧が生成される。階調基準電圧生成回路２００は、詳細は後述するが、所定の電圧Ｖｄｄ、Ｖｓｓが供給されるとともに、後述する極性反転信号ＰＯＬ、補正信号ＤＶ、コントラスト設定信号ＣＴＡ，ＣＴＢが印加されて階調基準電圧が適宜生成される。
【００２８】
そして、ラッチ回路３０３より入力されたデジタル表示データをデコードし、表示データ値に対応する階調電圧値に変換して出力バッファ３０５に出力する。出力バッファ３０５にはイネーブル信号ＯＥが印加されて、Ｄ／Ａコンバータ３０４により階調電圧に変換された表示データ信号が液晶表示パネル３０６の各データ線ＤＬに供給される。
【００２９】
ゲートドライバ４００は、詳細は示していないが、シフトレジスタおよび出力バッファ回路を備え、ゲートクロック信号ＧＣＫおよびゲートスタート信号ＧＳＴが印加されて、ゲートスタート信号ＧＳＴがゲートクロック信号ＧＣＫによって順次シフト動作され、これによって生成された走査信号が液晶表示パネル３０６の各ゲート線ＧＬに順次供給される。これにより、各ゲート線に接続されたＴＦＴが順次ＯＮ状態となり、ソースドライバ３００により各データ線ＤＬに供給される表示データ信号が液晶画素に供給されて画像表示動作が行われる。なお、ソースドライバ３００およびゲートドライバ４００に印加される各種制御信号は図示しないコントローラ回路から供給される。
【００３０】
さて、本実施の形態は、上記液晶表示装置の構成において、Ｄ／Ａコンバータ３０４に供給され、液晶表示パネル３０６の各データ線ＤＬに供給される表示データ信号の各階調電圧を決定する基準電圧となる、階調基準電圧の設定方法に特徴を有するものであり、この階調基準電圧の設定に係わる階調基準電圧生成回路２００の構成に特徴を有するものである。
【００３１】
図２は、階調基準電圧生成回路２００の構成を示すブロック図である。図２において、階調基準電圧生成回路２００は、γ基準電圧発生部１１、基準電圧選択部１２および基準電圧出力部１３によって構成される。
【００３２】
γ基準電圧発生部１１は、所定の電圧Ｖｄｄ、Ｖｓｓ（Ｖｄｄは高電圧側の電源電圧、Ｖｓｓは低電圧側の電源電圧）が供給され、この電圧Ｖｄｄ−Ｖｓｓ間を、例えば複数の抵抗で分圧し、例えば、Ｖｃ（０）〜Ｖｃ（２５５）からなる２５６段階の基準電圧を生成して、基準電圧選択部１２へ出力する。
【００３３】
基準電圧選択部１２は、ＭＸＶＡ１２１、ＴＧＡ１２２による第１の電圧選択部と、ＭＸＶＢ１２３およびＴＧＢ１２４による第２の電圧選択部で構成され、ＭＸＶＡ１２１、ＭＸＶＢ１２３は、それぞれＴＧＡ１２２、ＴＧＢ１２４より入力される制御値に従って基準電圧Ｖｃ（０）〜Ｖｃ（２５５）を選択する。
【００３４】
ＴＧＡ１２２には、制御信号としてＣＴＡ［７：０］、ＤＶ［７：０］およびＰＯＬが入力され、ＴＧＢ１２４には、ＣＴＢ［７：０］、ＤＶ［７：０］およびＰＯＬが入力される。
【００３５】
ＣＴＡ［７：０］およびＣＴＢ［７：０］（以下、「ＣＴＡ」「ＣＴＢ」と言う。）はコントラスト設定信号であり、ここでは８ビットで構成されるものとするが、これに限定されるものではない。
【００３６】
ＤＶ［７：０］は液晶表示モードとΔΔＶ補正電圧値を設定する補正信号である。液晶表示モードとしては、ノーマリホワイト方式（以下、「ＮＷ方式」と言う。）とノーマリブラック方式（以下、「ＮＢ方式」と言う。）があり、偏光板の配置の仕方によって設定される。ＮＷ方式は、液晶素子に対して電圧印加がないときは白表示となり、電圧印加を行うと透過率が低下していき、黒表示となる表示方式である。ＮＢ方式はその逆となる。これに対応して、ＮＷ方式の場合、ＤＶ［７：０］の最上位ビットであるＤＶ［７］を“０”とし、ＮＢ方式の場合、ＤＶ［７］を“１”とする。
【００３７】
また、ＤＶ［６：０］はΔΔＶ補正電圧設定信号であり、液晶表示パネル３０６の液晶画素に、この階調基準電圧生成回路２００により生成される最高階調基準電圧Ｖ８が印加されたときの液晶画素のフィールドスルー電圧ΔＶの値から、液晶画素に最低階調基準電圧Ｖ０が印加されたときの液晶画素のフィールドスルー電圧ΔＶの値を減算した電圧値ΔΔＶに対応した値とする。すなわち、後述するように、ＭＸＶＡ１２１、ＭＸＶＢ１２３は、γ基準電圧発生部１１から供給される複数段階の電圧から、ＴＧＡ１２２、ＴＧＢ１２４より入力される制御値に対応した段階の電圧を選択するように構成されており、ＤＶ［６：０］による補正電圧設定信号の値によって選択される電圧がΔΔＶの電圧値となるようにＤＶ［６：０］の値を設定する。
【００３８】
ＰＯＬは共通電極電位ＶCOMの極性反転を制御する極性反転制御信号であり、ＰＯＬが“１”のとき、ＶCOMは“Ｈｉ”レベルとなり、ＰＯＬが“０”のとき、ＶCOMは“Ｌｏｗ” レベルとなる。
【００３９】
ＴＧＡ１２２、ＴＧＢ１２４は、前述した制御信号に基づいて、ＭＸＶＡ１２１およびＭＸＶＢ１２３に、γ基準電圧発生部１１から供給される複数段階の電圧から階調基準電圧となる電圧を選択するための制御値としてＶＡおよびＶＢを出力する。詳細は後述する。なお、制御値ＶＡおよびＶＢは、γ基準電圧発生部１１が出力する基準電圧の階調数の範囲で設定される。例えば、図１では基準電圧は２５６階調あるので、制御値ＶＡおよびＶＢは０から２５５の範囲で設定される。
【００４０】
ＭＸＶＡ１２１は、制御値ＶＡに従って、γ基準電圧発生部１１より入力される複数段階の基準電圧から、この制御値ＶＡに対応する段階の電圧を選択して、ＶｐＡとして出力する。すなわち、ＶｐＡ＝Ｖｃ（ＶＡ）となる。ＭＸＶＢ１２３は、制御値ＶＢに従って、γ基準電圧発生部１１より入力される複数段階の基準電圧から、この段階数の最大値から制御値ＶＢを減算した値に対応する段階の電圧を選択して、ＶｐＢとして出力する。すなわち、ＶｐＢ＝Ｖｃ（２５５−ＶＢ）となる。
【００４１】
基準電圧出力部１３は、詳細は示していないが、複数のスイッチからなり、極性反転制御信号ＰＯＬが供給されて、ＰＯＬが反転する毎に、基準電圧選択部１２より入力したＶｐＡおよびＶｐＢを交互にＶ０およびＶ８として出力する。すなわち、ＰＯＬ＝０のとき、ＶｐＡをＶ０として、ＶｐＢをＶ８として出力し、ＰＯＬ＝１のとき、ＶｐＢをＶ０として、ＶｐＡをＶ８として出力する。
【００４２】
図３は、ＴＧＡ１２２およびＴＧＢ１２４の回路図である。ＴＧＡ１２２およびＴＧＢ１２４は同一の回路構成であるため、同図をもって説明する。図３において、排他的論理和２１にはＰＯＬとＤＶ［７］が入力され、排他的論理和２１の出力である信号ａがマルチプレクサ２２に選択信号として入力される。
【００４３】
マルチプレクサ２２の入力信号として、ＴＧＡ１２２にはＣＴＡと（ＣＴＡ−ＤＶ［６：０］）が入力され、ＴＧＢ１２４にはＣＴＢと（ＣＴＢ−ＤＶ［６：０］）が入力される。なお、これらを併せて説明するため、図３においては、ＣＴＡおよびＣＴＢをＣＴと表記している。また、選択信号ａが“１”のときは、ＴＧＡ１２２ではＣＴＡ、ＴＧＢ１２４ではＣＴＢの信号が選択され、選択信号ａが“０”のときは、ＴＧＡ１２２では（ＣＴＡ−ＤＶ［６：０］）、ＴＧＢ１２４では（ＣＴＢ−ＤＶ［６：０］）の信号が選択される。
【００４４】
図４は、ＴＧＡ１２２およびＴＧＢ１２４の動作を示すタイミングチャート図である。ここでＤＶ［７］＝０、即ちＮＷモードの場合を説明する。この場合、ＰＯＬ＝１のとき、選択信号ａは“１”となる。これにより、マルチプレクサ２２はＶＡ、ＶＢとして、ＴＧＡ１２２ではＣＴＡ、ＴＧＢ１２４ではＣＴＢを出力する。
【００４５】
ＰＯＬ＝０のとき、選択信号ａは“０”となる。これにより、マルチプレクサ２２はＶＡ、ＶＢとして、ＴＧＡ１２２では（ＣＴＡ−ＤＶ［６：０］）、ＴＧＢ１２４では（ＣＴＢ−ＤＶ［６：０］）を出力する。ここで、ＰＯＬ＝１のＶＡ、ＶＢの値と、ＰＯＬ＝０のときのＶＡ、ＶＢの値の差はＤＶ［６：０］となり、前述のようにΔΔＶに対応した値となる。
【００４６】
次に本実施の形態について、数式を用いて説明する。ここでＤＶ［７］＝０、即ちＮＷモードの場合について説明する。
【００４７】
ＴＧＡ１２２、ＴＧＢ１２４において、制御信号に従って出力される制御値ＶＡ、ＶＢは、図４よりＰＯＬ＝０のとき、
【数１】
0003906665.tif 000002
ＰＯＬ＝１のとき、
【数２】
0003906665.tif 000003
となり、ＭＸＶＡ１２１、ＭＸＶＢ１２３にそれぞれ出力される。
【００４８】
そしてＭＸＶＡ１２１、ＭＸＶＢ１２３から出力されるＶｐＡ、ＶｐＢは、ＰＯＬ＝０のとき、
【数３】
0003906665.tif 000004
ＰＯＬ＝１のとき、
【数４】
0003906665.tif 000005
となり、それぞれ基準電圧出力部１３へ出力される。
【００４９】
基準電圧出力部１３において、ＰＯＬ＝０のとき、ＶｐＡ＝Ｖ０となり、ＶｐＢ＝Ｖ８となる。またＰＯＬ＝１のとき、ＶｐＡ＝Ｖ８となり、ＶｐＢ＝Ｖ０となる。ここでＶ０＝最低階調基準電圧（＝黒階調電圧）、Ｖ８＝最高階調基準電圧（＝白階調電圧）である。従って、ＰＯＬ＝０のとき、
【数５】
0003906665.tif 000006
ＰＯＬ＝１のとき、
【数６】
0003906665.tif 000007
がそれぞれ出力される。
【００５０】
ここで、従来の駆動においては、ＰＯＬ＝０のときのデータ線ＤＬの電位Ｖｓの波形と、ＰＯＬ＝１のときのデータ線ＤＬの電位Ｖｓの波形は互いに反転された関係に設定されていた。すなわち、ＰＯＬ＝０のときの階調基準電圧を逆転した値がＰＯＬ＝１のときの階調基準電圧となるように設定されており、ＰＯＬ＝０のときの階調基準電圧Ｖ０’およびＶ８’は、
【数７】
0003906665.tif 000008
ＰＯＬ＝１のときの階調基準電圧Ｖ０”およびＶ８”は、
【数８】
0003906665.tif 000009
であって、Ｖ０’＝Ｖ８”，Ｖ８’＝Ｖ０”である。そこで、本発明と従来の技術を比較、即ち、式（５）と式（７）、式（６）と式（８）を比較すると、ＰＯＬ＝０のとき、
【数９】
0003906665.tif 000010
ＰＯＬ＝１のとき、
【数１０】
0003906665.tif 000011
となり、式（９）および式（１０）の白階調電圧Ｖ８において、従来の白階調電圧Ｖ８’およびＶ８”にＶｃ（ＤＶ［６：０］）が加算されていることが分かる。ここで、ΔΔＶは、前述のように、白階調電圧Ｖ８が印加されたときの液晶画素のフィールドスルー電圧ΔＶの値から、液晶画素に黒階調電圧Ｖ８が印加されたときの、液晶画素のフィールドスルー電圧ΔＶの値を減算した値であるから、ＤＶ［６：０］をΔΔＶに対応した値、すなわちＶｃ（ＤＶ［６：０］）＝ΔΔＶ、となるように設定することにより、白階調電圧Ｖ８が、ＰＯＬが反転する毎にΔΔＶだけ高い値に設定され、これにより液晶容量ＣLCに印加される電圧ＶLCの非対称性が常に補正されて抑制される。
【００５１】
図５は、ＰＯＬ＝０およびＰＯＬ＝１のときの、Ｖ０およびＶ８の電圧値を従来の値と比較して示した図である。ＰＯＬ＝０のとき、従来のＶ８の値はＶｃ（２５５−ＣＴＢ）であったのに対し、本発明の適用に伴い、ΔΔＶほど上昇してＶｃ（２５５−ＣＴＢ＋ＤＶ［６：０］）となる。またＰＯＬ＝１のとき、従来のＶ８の値はＶｃ（ＣＴＡ−ＤＶ［６：０］）であったのに対し、本発明の適用に伴い、ΔΔＶほど上昇してＶｃ（ＣＴＡ−ＤＶ［６：０］＋ＤＶ［６：０］）となる。これにより、階調基準電圧範囲が常に補正されて、液晶容量ＣLCに印加される電圧ＶLCの非対称性が抑制される。そのため、フリッカーや焼き付き等の発生が抑制され、高品質な表示を実現することができるとともに、液晶素子の劣化を抑制して液晶の信頼性を向上させることができる。
【００５２】
また、補正電圧設定信号ＤＶ［６：０］は外部から入力される値であって、必要に応じて適宜設定することができるものであるから、例えば、使用する液晶材料が変更された場合や、液晶表示パネルの仕様が変わったような場合に対しても、駆動回路を変更することなく、最適な階調電圧を設定することができる。
【００５３】
更に、従来においては、液晶容量ＣLCに印加される電圧ＶLCの非対称性を抑制するために補助容量ＣSを大きくすることが行われていたが、本発明の構成によれば、補助容量ＣSを大きくする必要はなく、補助容量ＣSを駆動電圧の保持に必要なだけの最小限の大きさにすることができ、表示品位の向上、消費電力の低減の効果を得ることができる。
【００５４】
また、本実施の形態の変形例として、ＤＶ［７］＝１として上記の発明を適用すると、黒階調電圧Ｖ０に対してΔΔＶの補正が行われ、ＮＢ方式に対応することができる。
【００５５】
〔第２の実施の形態〕
第２の実施の形態は、前記第１の実施の形態に対して、データ線ＤＬに供給される電圧の振幅（ダイナミックレンジ）を大きくしたものである。この場合、液晶容量ＣLCに印加される電圧ＶLCは、共通電極ＶCOMに印加される電位とデータ線ＤＬの電位ＶSの差分の電圧であるから、液晶容量ＣLCに印加される電圧ＶLCを同じとした場合、データ線ＤＬの電位ＶSの振幅を大きくした分だけ共通電極ＶCOMに印加される電位の振幅を小さくすることができる。ここで、共通電極ＶCOMには対向電極が接続されて、例えば全画素の容量が負荷となるため、これを駆動するには大きな電力を必要としている。これに対して、本実施の形態によれば、共通電極ＶCOMに印加される電位の振幅を小さくすることができるため、共通電極ＶCOMの駆動に要する電力を低減させることができる。
【００５６】
以下、本実施の形態の構成について説明する。本実施の形態における液晶表示装置はブロック図としては図１と同一のため説明を省略する。本実施の形態は階調基準電圧生成回路２００の構成における階調基準電圧の設定方法に相違点を有するものである。このための変更点であるＴＧＡ１２２、ＴＧＢ１２４の回路構成および動作について説明する。
【００５７】
図６は、本実施の形態を実現するためのＴＧＡ、ＴＧＢの回路を示した図である。図６（ａ）はＴＧＡ、図５（ｂ）はＴＧＢの回路図を示している。
【００５８】
図６（ａ）に示すように、ＴＧＡにおいては、マルチプレクサ５１には（ＣＴＡ−ＤＶ［６：０］）とＣＴＡが入力されるとともに、選択信号としてＤＶ［７］が入力され、ＤＶ［７］のレベルによってどちらか一方の信号が信号ａａとして出力される。すなわち、信号ａａとして、ＤＶ［７］＝０のとき、（ＣＴＡ−ＤＶ［６：０］）が出力され、ＤＶ［７］＝１のとき、ＣＴＡが出力される。
【００５９】
マルチプレクサ５２には上記信号ａａと１６進数”ＦＦ”（２５５）が入力されるとともに、選択信号としてＰＯＬが入力され、ＰＯＬのレベルによってどちらか一方の信号が出力される。すなわち、ＰＯＬ＝０のとき、信号ａａがＶＡとして出力され、ＰＯＬ＝１のとき、１６進数”ＦＦ”がＶＡとして出力される。
【００６０】
図６（ｂ）に示すように、ＴＧＢにおいては、マルチプレクサ５３にはＣＴＢと（ＣＴＢ−ＤＶ［６：０］）が入力されるとともに、選択信号としてＤＶ［７］が入力され、ＤＶ［７］のレベルによってどちらか一方の信号が信号ｂｂとして出力される。すなわち、信号ｂｂとして、ＤＶ［７］＝０のとき、ＣＴＢが出力され、ＤＶ［７］＝１のとき、（ＣＴＢ−ＤＶ［６：０］）が出力される。
【００６１】
マルチプレクサ５４には、１６進数”ＦＦ” （２５５）と上記信号ｂｂが入力されるとともに、選択信号としてＰＯＬが入力され、ＰＯＬのレベルによってどちらか一方の信号が制御値ＶＢとして出力される。すなわち、ＰＯＬ＝０のとき、１６進数”ＦＦ”がＶＢとして出力され、ＰＯＬ＝１のとき、信号ｂｂがＶＢとして出力される。
【００６２】
図７は、本実施の形態におけるＴＧＡおよびＴＧＢの回路の動作を示すタイミングチャートである。ここでＤＶ［７］＝０、即ちＮＷモードの場合を説明する。
【００６３】
この場合、前述した構成により、ＰＯＬ＝１のとき、ＴＧＡ１２２より出力される制御値ＶＡはＣＴＡとなり、ＴＧＢ１２４より出力される制御値ＶＢは１６進数”ＦＦ”となる。
【００６４】
ＰＯＬ＝０のとき、ＴＧＡ１２２より出力される制御値ＶＡは１６進数”ＦＦ”となり、ＴＧＢ１２４より出力される制御値ＶＢは（ＣＴＢ−ＤＶ［６：０］）、となる。
【００６５】
図６のＴＧＡおよびＴＧＢの回路を図２の基準電圧選択部１２に適用した場合の本実施の形態について、数式を用いて説明する。ここでＤＶ［７］＝０、即ちＮＷモードの場合について説明する。基準電圧出力部１３から出力される階調電圧Ｖ０およびＶ８は、ＰＯＬ＝０のとき、
【数１１】
0003906665.tif 000012
ＰＯＬ＝１のとき、
【数１２】
0003906665.tif 000013
となる。これより、ＰＯＬ＝０および１のときの白階調電圧Ｖ８は、第１の実施の形態の場合と同じとなる。従って、この値は、前述したように、ΔΔＶの補正が行われた値となっており、第１の実施の形態と同様の効果を得ることができる。一方、黒階調電圧Ｖ０はＰＯＬ＝０のときＶｃ（２５５）（最大値）、ＰＯＬ＝１のときＶｃ（０）（最小値）となる。
【００６６】
図８は、ＰＯＬ＝０およびＰＯＬ＝１のときの、Ｖ０およびＶ８の電圧値の比較を示した図である。
【００６７】
ＰＯＬ＝０のとき、従来のＶ０の値はＶｃ（ＣＴＡ−ＤＶ［６：０］）であったのに対し、本実施の形態の適用に伴い、Ｖｃ（２５５）となる。
【００６８】
またＰＯＬ＝１のとき、従来のＶ８の値はＶｃ（２５５−ＣＴＢ）であったのに対し、本実施の形態の適用に伴い、Ｖｃ（０）となる。すなわち、従来技術に対して、階調電圧範囲が大きく設定されることにより、データ線ＤＬのに印加される電位Ｖｓの振幅が大きくなる。これにより、液晶容量ＣLCに印加される電圧ＶLCを従来と同じとした場合、共通電極ＶCOMに印加される電位の振幅を小さくすることができる。ここで、ＶCOMの振幅縮小量は（Ｖｃ（２５５）−Ｖｃ（ＶＡ））＋（Ｖｃ（ＣＴＢ）−Ｖｃ（０））となる。これはＶ０の振幅増加量に比例する。
【００６９】
このように、ＶCOMの電圧振幅を小さくすることができるため、共通電極ＶCOMの駆動に要する消費電力を低減することができる。
【００７０】
【発明の効果】
請求項１記載の発明によれば、共通電極電位が反転される毎の最高・最低階調基準電圧の値がコントラスト設定信号の値および補正電圧設定信号の値に応じて設定され、共通電極の電位が反転される毎に最低階調基準電圧及び最高階調基準電圧を反転され、最低階調基準電圧及び最高階調基準電圧のうちの、共通電極の電位との電位差が小さくなる方の電圧の値が補正電圧設定信号に対応する電圧だけ高くなるように設定されることにより、液晶材料や駆動条件に対応して階調基準電圧の値を適宜設定できるとともに、補正電圧設定信号の値を適切に設定することにより、印加電圧による液晶容量の変化に起因するフィールドスルー電圧ΔＶの変化によるＬＣＤのフリッカーや焼き付きの発生を抑制することができる。
【００７１】
請求項２記載の発明によれば、補正電圧設定信号に対応する電圧を、階調基準電圧範囲における液晶画素のフィールドスルー電圧ΔＶの差ΔΔＶに対応する値に設定することにより、液晶印加電圧ＶLCの正負非対称性が適正に補正されて、ＬＣＤのフリッカーや焼き付きを更に低減することができ、また、液晶素子の劣化を抑制して、液晶の信頼性を向上させることができる。
【００７２】
請求項３記載の発明によれば、電圧選択部において、コントラスト設定信号による値およびコントラスト設定信号による値から補正電圧設定信号による値を減算した値によりγ基準電圧発生部における複数段階の電圧を選択することにより、共通電極の電位が反転される毎の最低階調基準電圧の中心電圧が最高階調基準電圧の中心電圧より補正電圧設定信号に対応する電圧だけ高く設定された階調基準電圧を容易に得ることができる。
【００７３】
請求項４記載の発明によれば、電圧選択部において、γ基準電圧発生部における段階数の最大値、およびコントラスト設定信号による値またはコントラスト設定信号による値から補正電圧設定信号による値を減算した値によりγ基準電圧発生部における複数段階の電圧を選択することにより、共通電極の電位が反転される毎の最低階調基準電圧の中心電圧が最高階調基準電圧の中心電圧より補正電圧設定信号に対応する電圧だけ高く設定された階調基準電圧を容易に得ることができるとともに、液晶印加電圧ＶLCの振幅を大きくすることにより共通電極に印加される電圧ＶCOMの振幅を小さくして、共通電極の駆動に係わる消費電力を低減することができる。
【００７４】
請求項５記載の発明によれば、電圧選択部にノーマリホワイト方式或いはノーマリブラック方式に応じた切り替え手段を備えることにより、何れの方式においても本発明の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の液晶駆動装置を適用した液晶表示装置の要部を示すブロック図。
【図２】本発明における階調基準電圧生成回路の構成を示すブロック図。
【図３】第１の実施の形態における、ＴＧＡおよびＴＧＢの回路図。
【図４】第１の実施の形態における、ＴＧＡおよびＴＧＢのタイミングチャート。
【図５】第１の実施の形態における、階調基準電圧を従来の値と比較して示した図。
【図６】第２の実施の形態における、ＴＧＡおよびＴＧＢの回路図。
【図７】第２の実施の形態における、ＴＧＡおよびＴＧＢのタイミングチャート。
【図８】第２の実施の形態における、階調基準電圧を従来の値と比較して示した図。
【図９】従来のＴＦＴ−ＬＣＤにおける液晶画素の等価回路を示す図。
【図１０】従来のＴＦＴ−ＬＣＤを駆動する信号波形のタイミングチャート。
【図１１】液晶の比誘電率と印加電圧の特性を示した図。
【符号の説明】
１１    γ基準電圧発生部
１２    基準電圧選択部
１２１  ＭＸＶＡ
１２２  ＴＧＡ
１２３  ＭＸＶＢ
１２４  ＴＧＢ
１３    基準電圧出力部
２００  階調基準電圧生成回路
【図１】
0003906665.tif 000014
【図２】
0003906665.tif 000015
【図３】
0003906665.tif 000016
【図４】
0003906665.tif 000017
【図５】
0003906665.tif 000018
【図６】
0003906665.tif 000019
【図７】
0003906665.tif 000020
【図８】
0003906665.tif 000021
【図９】
0003906665.tif 000022
【図１０】
0003906665.tif 000023
【図１１】
0003906665.tif 000024