(57)【特許請求の範囲】
【請求項１】
少なくとも表面部が第一導電型の低抵抗ドレイン層をなす半導体基板と、
前記低抵抗ドレイン層に接続された第一の主電極と、
前記低抵抗ドレイン層の上に形成された第一導電型の高抵抗エピタキシャル層と、
前記高抵抗エピタキシャル層の表面部に選択的に形成された第二導電型ベース層と、
前記第二導電型ベース層の表面部に選択的に形成された第一導電型ソース層と、
前記高抵抗エピタキシャル層の表面部で前記第二導電型ベース層に挟まれる領域に選択的に形成され、前記高抵抗エピタキシャル層よりも高い不純物濃度を有する第一導電型のｊｆｅｔ層と、
前記第一導電型のｊｆｅｔ層の表面の少なくとも一部と、前記第一導電型のｊｆｅｔ層を挟んで隣り合う前記第二導電型ベース層の表面と、前記第二導電型ベース層の表面に隣接する前記第一導電型ソース層の表面とに形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された制御電極と、
前記制御電極を挟むように、前記第一導電型ソース層と前記第一導電型ソース層に隣接する前記第二導電型ベース層の上に配設された第二の主電極と、
を備え、
前記第一導電型のｊｆｅｔ層を挟む前記第二導電型ベース層は、相互に近接して配置され、
前記第二導電型ベース層の深さをＸｊとすると、前記制御電極の長手方向に直交する方向における前記第一導電型ｊｆｅｔ層の幅Ｌは、次式
Ｌ≦Ｘｊ×０．７
を満たす、
半導体装置。
【請求項２】
前記第一導電型ｊｆｅｔ層の不純物濃度Ｎは、次式
Ｎ≦４Ｅ１２〔ｃｍ−３〕
を満たすことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート絶縁膜のうち前記第一導電型ｊｆｅｔ層に対向する領域の少なくとも一部は、他の領域よりも厚く形成されることを特徴とする請求項１または２のいずれかに記載の半導体装置。
【請求項４】
前記第一導電型ｊｆｅｔ層の深さは、前記第二導電型ベース層の深さとほぼ同一であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記第二導電型ベース層と前記第一導電型ｊｆｅｔ層との接合境界面は、表面に近づくに従って表面に対して垂直になることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項６】
少なくとも表面部が第一導電型の低抵抗ドレイン層をなす半導体基板と、
前記低抵抗ドレイン層に接続された第一の主電極と、
前記低抵抗ドレイン層の上に形成された第一導電型の高抵抗エピタキシャル層と、
前記高抵抗エピタキシャル層の表面部に選択的に形成された第二導電型ベース層と、
前記第二導電型ベース層の表面部に選択的に形成された第一導電型ソース層と、
前記高抵抗エピタキシャル層の表面部で前記第二導電型ベース層に挟まれる領域に選択的に形成され、前記高抵抗エピタキシャル層よりも高い不純物濃度を有する第一導電型の半導体層と、
前記第一導電型の半導体層の表面の少なくとも一部と、前記第一導電型の半導体層を挟んで隣り合う前記第二導電型ベース層の表面と、前記第二導電型ベース層の表面に隣接する前記第一導電型ソース層の表面とに形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された制御電極と、
前記制御電極を挟むように、前記第一導電型ソース層と前記第一導電型ソース層に隣接する前記第二導電型ベース層の上に配設された第二の主電極と、
を備え、
前記ゲート絶縁膜および前記制御電極は、前記第一導電型半導体層に対向する領域の一部が選択的に除去されて前記制御電極の長手方向に直交する方向に分割されて形成され、
前記第一導電型半導体層は、前記制御電極をマスクとして自己整合的に形成される、
半導体装置。
【請求項７】
前記第一導電型半導体層は、第一導電型のｊｆｅｔ層であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第一導電型半導体層は、前記高抵抗エピタキシャル層よりも不純物濃度が高い第一導電型ＬＤＤ層であることを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記第一導電型半導体層は、第一導電型のｊｆｅｔ層と、前記ｊｆｅｔ層の上に形成され、前記高抵抗エピタキシャル層よりも不純物濃度が高い第一導電型ＬＤＤ層と、を含むことを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記第一導電型半導体層の表面ピーク濃度は、５Ｅ１７〔ｃｍ−３〕以下であることを特徴とする請求項６乃至９のいずれかに記載の半導体装置。
【請求項１１】
前記第一導電型半導体層は、それぞれが矩形の平面形状を有し、前記制御電極の長手方向に沿って前記選択的に除去された領域の下に周期的に配置され、
前記第二導電型ベース層は、前記第一導電型半導体層のそれぞれを取り囲むように形成されることを特徴とする請求項６乃至１０のいずれかに記載の半導体装置。
【請求項１２】
前記第一導電型半導体層は、それぞれが円形の平面形状を有し、前記制御電極の長手方向に沿って前記選択的に除去された領域の下に周期的に配置され、
前記第二導電型ベース層は、前記第一導電型半導体層のそれぞれを取り囲むように形成されることを特徴とする請求項６乃至１０のいずれかに記載の半導体装置。
【請求項１３】
前記第一導電型半導体層は、それぞれが多角形の平面形状を有し、前記制御電極の長手方向に沿って前記選択的に除去された領域の下に周期的に配置され、
前記第二導電型ベース層は、前記第一導電型半導体層のそれぞれを取り囲むように形成されることを特徴とする請求項６乃至１０のいずれかに記載の半導体装置。
【請求項１４】
前記第一導電型半導体層内に形成された絶縁層をさらに備えることを特徴とする請求項６乃至１３のいずれかに記載の半導体装置。
【請求項１５】
前記絶縁層内に設けられ前記絶縁層に覆われるように形成され電位が固定される電極をさらに備えることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記第一導電型半導体層の深さは、前記第二導電型ベース層の深さとほぼ同一であることを特徴とする請求項６乃至１５のいずれかに記載の半導体装置。
【請求項１７】
前記第二導電型ベース層と前記第一導電型半導体層との接合境界面は、表面に近づくに従って表面に対して垂直になることを特徴とする請求項６乃至１６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）構造を有する半導体装置に関する。
【０００２】
【従来の技術】
近年、パワーＭＯＳＦＥＴは、大電流、高耐圧のスイッチング電源の分野に加え、ノート型ＰＣ（Personal Computer）をはじめとする移動体通信機器等の省エネルギー用スイッチング分野での需要が急増している。パワーＭＯＳＦＥＴは、これらの分野においてパワーマネジメント回路やリチウムイオン電池の安全回路などに使用されることが多いため、電池電圧で直接に駆動できるようにするための低電圧駆動化、低オン抵抗化、およびスイッチング損失低減のためのゲートドレイン間容量ＱＧＤの低減などが強く求められている。
【０００３】
従来の技術による縦型パワーＭＯＳＦＥＴについて図１７の略示断面図を参照しながら説明する。なお、以下の各図において同一の部分には同一の参照番号を付し、その説明を適宜省略する。
【０００４】
図１７に示すパワーＭＯＳＦＥＴ１００において、ｎ＋型の低抵抗半導体基板１０の下面にドレイン電極１２が設けられ、また、低抵抗半導体基板１０の上面にｎ−型の高抵抗エピタキシャル層５０が形成されている。高抵抗エピタキシャル層５０の表面部には、ｐ型のベース層１４が選択的に形成され、ｐ型ベース層１４の表面部にはｎ＋型ソース層１６が選択的に形成されている。また、ｎ＋型ソース層１６に隣接するようにｐ型のベース層１４の表面部に高濃度ｐ型領域１８が選択的に形成されている。高抵抗エピタキシャル層５０の表面部においてｐ型のベース層１４に挟まれた領域には、ｎ型不純物が高抵抗エピタキシャル層５０よりも高濃度でドープされたＮｊｆｅｔ領域９０が選択的に形成されている。Ｎｊｆｅｔ領域９０の表面、これを挟むｐ型のベース層１４の表面およびｐ型のベース層１４に隣接するｎ＋型ソース層１６の表面の上には、ゲート絶縁膜９２を介してゲート電極９４が設けられている。また、このゲート電極９４を挟むように、ｎ＋型ソース層１６の表面および高濃度ｐ型領域１８の表面にはソース電極２０が設けられている。
【０００５】
このような構造を有するパワーＭＯＳＦＥＴ１００において、ゲートドレイン間容量ＱＧＤを低減するためには、Ｎｊｆｅｔ領域９０を空乏化し易くする必要がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、Ｎｊｆｅｔ領域９０を空乏化し易くするためにＮｊｆｅｔ領域９０の不純物濃度を低くすると、素子のオン抵抗ＲＯＮが高くなり、その結果、耐圧が低下するという問題点があった。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、低いオン抵抗を維持したままでＮｊｆｅｔ領域を空乏化し易くし、ゲートドレイン間容量を低減できる半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【０００９】
即ち、本発明によれば、
少なくとも表面部が第一導電型の低抵抗ドレイン層をなす半導体基板と、
前記低抵抗ドレイン層に接続された第一の主電極と、
前記低抵抗ドレイン層の上に形成された第一導電型の高抵抗エピタキシャル層と、
前記高抵抗エピタキシャル層の表面部に選択的に形成された第二導電型ベース層と、
前記第二導電型ベース層の表面部に選択的に形成された第一導電型ソース層と、
前記高抵抗エピタキシャル層の表面部で前記第二導電型ベース層に挟まれる領域に選択的に形成され、前記高抵抗エピタキシャル層よりも高い不純物濃度を有する第一導電型のｊｆｅｔ層と、
前記第一導電型のｊｆｅｔ層の表面の少なくとも一部と、前記第一導電型のｊｆｅｔ層を挟んで隣り合う前記第二導電型ベース層の表面と、前記第二導電型ベース層の表面に隣接する前記第一導電型ソース層の表面とに形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された制御電極と、
前記制御電極を挟むように、前記第一導電型ソース層と前記第一導電型ソース層に隣接する前記第二導電型ベース層の上に配設された第二の主電極と、
を備え、
前記第一導電型のｊｆｅｔ層を挟む前記第二導電型ベース層は、相互に近接して配置され、
前記第二導電型ベース層の深さをＸｊとすると、前記制御電極の長手方向に直交する方向における前記第一導電型ｊｆｅｔ層の幅Ｌは、次式
Ｌ≦Ｘｊ×０．７
を満たす、
半導体装置が提供される。
また、本発明によれば、
少なくとも表面部が第一導電型の低抵抗ドレイン層をなす半導体基板と、
前記低抵抗ドレイン層に接続された第一の主電極と、
前記低抵抗ドレイン層の上に形成された第一導電型の高抵抗エピタキシャル層と、
前記高抵抗エピタキシャル層の表面部に選択的に形成された第二導電型ベース層と、
前記第二導電型ベース層の表面部に選択的に形成された第一導電型ソース層と、
前記高抵抗エピタキシャル層の表面部で前記第二導電型ベース層に挟まれる領域に選択的に形成され、前記高抵抗エピタキシャル層よりも高い不純物濃度を有する第一導電型の半導体層と、
前記第一導電型の半導体層の表面の少なくとも一部と、前記第一導電型の半導体層を挟んで隣り合う前記第二導電型ベース層の表面と、前記第二導電型ベース層の表面に隣接する前記第一導電型ソース層の表面とに形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された制御電極と、
前記制御電極を挟むように、前記第一導電型ソース層と前記第一導電型ソース層に隣接する前記第二導電型ベース層の上に配設された第二の主電極と、
を備え、
前記ゲート絶縁膜および前記制御電極は、前記第一導電型半導体層に対向する領域の一部が選択的に除去されて前記制御電極の長手方向に直交する方向に分割されて形成され、
前記第一導電型半導体層は、前記制御電極をマスクとして自己整合的に形成される、
半導体装置が提供される。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００１１】
（１）第１の実施形態
図１は、本発明にかかる半導体装置の第１の実施の形態を示す略示断面図である。本実施形態の半導体装置の特徴は、Ｎｊｆｅｔ領域４０が狭い幅で、かつ、高濃度で形成されている点にある。以下、本実施形態の半導体装置の構造を詳述する。
【００１２】
図１に示すパワーＭＯＳＦＥＴ１は、本発明を縦型のパワーＭＯＳＦＥＴに適用したものであり、ｎ＋型低抵抗半導体基板１０と、ドレイン電極１２と、ｎ−型高抵抗エピタキシャル層５０と、ｐ型のベース層１４と、ｎ＋型ソース層１６と、Ｎｊｆｅｔ領域４０と、ゲート電極２４と、ソース電極２０とを備える。
【００１３】
ドレイン電極１２は、ｎ＋型低抵抗半導体基板１０の一方の表面（図１において下面）に設けられ、ｎ−型高抵抗エピタキシャル層５０は、ｎ＋型低抵抗半導体基板１０の他方の面（図１において上面）に形成される。ｐ型のベース層１４は、ｎ−型高抵抗エピタキシャル層５０の表面部に選択的に形成され、ｎ＋型ソース層１６は、ｐ型のベース層１４の表面部に選択的に形成される。ｐ型のベース層１４の表面部には高濃度ｐ型領域１８が形成される。Ｎｊｆｅｔ領域４０は、ｎ−型高抵抗エピタキシャル層５０の表面部においてｐ型のベース層１４に挟まれる領域に選択的に形成される。Ｎｊｆｅｔ領域４０の表面、これに隣接するｐ型ベース層１４の表面およびｐ型ベース層１４に隣接するｎ＋型ソース層１６の表面の上には、ゲート絶縁膜２２を介してゲート電極２４が設けられている。このゲート電極２４を挟むように、ｎ＋型ソース層１６の表面および高濃度ｐ型領域１８の表面にソース電極２０が設けられている。
【００１４】
Ｎｊｆｅｔ領域４０は、本実施形態において特徴的な部分であり、図１７との対比により明らかなように、従来の技術によるパワーＭＯＳＦＥＴのＮｊｆｅｔ領域９０よりも幅が狭くなるように形成される。このような狭い幅Ｌを有するようにＮｊｆｅｔ領域４０を形成することにより、Ｎｊｆｅｔ領域４０の空乏化の際にゲート電極２４によるゲートドレイン間容量ＱＧＤへの寄与分が減少し、隣り合うｐ型のベース層１４からの空乏化が支配的な構造が得られる。Ｎｊｆｅｔ領域４０の幅Ｌは、より具体的にはｐ型ベース層１４の深さＸｊ＝１．０μｍであるとき、Ｌ≦１．０μｍであることがシミュレーションから判明している。
【００１５】
図２は、Ｎｊｆｅｔ領域４０の幅Ｌのシミュレーション結果を示すグラフである。同図に示すように、ゲート絶縁膜２２がほぼ一定の厚さ約３０ｎｍで形成されているとき、Ｌ≦１．０μｍの領域でＲＯＮＱＧＤが約２４〔ｍΩｎＣ〕以下の値をとり、特に、Ｘｊ×０．７以下の領域でＲＯＮＱＧＤおよび耐圧ＢＶのいずれにも顕著な効果が現われることが分かる。
【００１６】
図１に戻り、Ｎｊｆｅｔ領域４０は、ｐ型ベース層４０の深さＸｊとほぼ同様の深さＸｊｆｅｔで形成され、また、ｐ型ベース層４０との接合境界面がＮｊｆｅｔ領域４０の表面に近づくにつれてその表面に対し垂直になるように形成される。
【００１７】
また、このようにＮｊｆｅｔ領域４０の幅Ｌを狭くすることにより、その表面濃度を約１Ｅ１６〜約３Ｅ１７〔ｃｍ−３〕の範囲まで高濃度化することが可能になり、これによりオン抵抗ＲＯＮも低減させることができる。
【００１８】
図３は、Ｎｊｆｅｔ領域４０の表面ドーズ量のシミュレーション結果を示すグラフである。同図に示すように、シミュレーションによれば、Ｎｊｆｅｔ領域４０の幅Ｌ＝１μｍのとき、Ｎｊｆｅｔ領域４０の表面ドーズ量Ｎ≦４Ｅ×１２のときに３０Ｖ以上の耐圧ＢＶが得られ、ＲＯＮＱＧＤの値も低いことが分かった。
【００１９】
（２）第２の実施形態
図４は、本発明にかかる半導体装置の第２の実施の形態を示す略示断面図である。図１との対比により明らかなように、本実施形態のパワーＭＯＳＦＥＴ３の特徴は、Ｎｊｆｅｔ領域４０が狭く、かつ、高濃度で形成されている点に加え、Ｎｊｆｅｔ領域４０に対向する領域が厚くなるようにゲート絶縁膜２３が形成されている点にある。より具体的には、ゲート絶縁膜２３のうち、Ｎｊｆｅｔ領域４０に対向する領域２３ａは約９０ｎｍの厚さを有し、その他の領域は約３０ｎｍの厚さを有するように形成される。これにより、Ｎｊｆｅｔ領域４０に対向する領域においてゲート電極２５をＮｊｆｅｔ領域４０から離隔させることができる。
【００２０】
Ｎｊｆｅｔ領域４０が狭く、かつ、高濃度で形成されているために、Ｎｊｆｅｔ領域４０の空乏化の際にｐ型のベース層１４からの空乏化が支配的になるので、ゲート絶縁膜２３およびゲート電極２５のこのような構造を採用することが可能になる。
【００２１】
本実施形態のパワーＭＯＳＦＥＴ３によれば、Ｎｊｆｅｔ領域４０に対向する領域が他の領域よりも厚くなるように形成されたゲート絶縁膜２３を介してゲート電極２５が設けられているので、ゲート電極によるゲートドレイン間容量ＱＧＤへの寄与分をさらに低減することができる。
【００２２】
（３）第３の実施形態
図５は、本発明にかかる半導体装置の第３の実施の形態を示す略示断面図である。図１との対比において明らかなように、本実施形態のパワーＭＯＳＦＥＴ５の特徴は、ゲート電極２８においてＮｊｆｅｔ領域４０に対向する部分が選択的に除去されている点にある。
【００２３】
このように、ゲート電極２８を分割する構造を採用することにより、Ｎｊｆｅｔ領域４０の幅Ｌをさらに狭くすることができ、これにより、ゲートドレイン間容量ＱＧＤがさらに低減して装置の動作速度がさらに高速になる。また、分割された構造のゲート電極２８をマスクとしてｎ型不純物を注入することにより、Ｎｊｆｅｔ領域４０を自己整合的に製造することができる。
【００２４】
図６および図７は、本実施形態によるゲートドレイン間容量ＱＧＤの低減を説明するための図である。図６は、図１７に示す従来のパワーＭＯＳＦＥＴ１００における電子密度を示し、図７は、Ｎｊｆｅｔ領域の幅Ｌを狭めることなく図１７のパワーＭＯＳＦＥＴ１００のゲート電極を単に分割した場合の電子密度を示す。図６および図７のいずれについても、Ｖｄｓとして２０Ｖを印加したときの電子密度を示す。
【００２５】
両図の対比から分かるように、従来例のパワーＭＯＳＦＥＴ１００のゲート電極９４を単に分割しただけでは、隣り合うｐ型ベース層１４間の領域が広いためにゲートによる空乏化の割合が大きい。この結果、ゲートからの空乏化がなくなるために、耐圧が低下する。
【００２６】
図５に戻り、本実施形態のパワーＭＯＳＦＥＴ５は、Ｎｊｆｅｔ領域４０の表面部に形成されたＬＤＤ（Lightly Doped Drain）領域４４をさらに備える。このＬＤＤ領域４４は、分割されたゲート電極２８をマスクとしてＮｊｆｅｔ領域４０にｎ型不純物イオンを浅く注入した後に熱拡散することにより自己整合的に形成される。
【００２７】
図８は、パワーＭＯＳＦＥＴ５のＬＤＤ領域４４の不純物濃度の適正範囲をシミュレーションにより求めた結果を示すグラフである。同図に示すように、Ｘｊ＝０．８μｍ、Ｌ＝０．４μｍのとき、ＬＤＤ領域４４の不純物濃度Ｃｓは、約５Ｅ１７〔ｃｍ−３〕を上限とすると、ＲＯＮＱＧＤの値を１０〔ｍΩｎＣ〕以下にできることが分かる。
【００２８】
本実施形態のパワーＭＯＳＦＥＴ５が備えるゲート電極の平面形状について図９〜図１４を参照しながら説明する。
【００２９】
図９は、第１の例としてのゲート電極２８’の平面形状を示す。本例のゲート電極２８’は、２つに分割されているが、従来のパワーＭＯＳＦＥＴのゲート電極と同様のストライプ形状をなすように形成されている。このような電極形状では、ゲート電極自体の抵抗が大きくなり、装置の高速化を妨げるという欠点がある。
【００３０】
そこで、まず、パワーＭＯＳＦＥＴ５のＮｊｆｅｔ領域４０について、ｎ−型高抵抗エピタキシャル層５０の表面部においてゲート電極２８の長手方向に沿ったストライプ状に形成するのでなく、例えばそれぞれが矩形の平面形状をなすように長手方向に周期的に配置し、それぞれの矩形領域をｐ型ベース層１４が囲むように形成し、次に、図１０の第２の例に示すように、分割されたゲート電極をＮｊｆｅｔ領域４０が下層に存在しない領域で周期的に相互に連結し、梯子のような平面形状を有するように形成する。これにより、周期的に配置されたＮｊｆｅｔ領域４０を周回するような平面形状でゲート電極２８が設けられので、ゲート電極の抵抗を大幅に低減することができる。さらに、Ｎｊｆｅｔ領域４０の空乏化は、図９に示す例では紙面の横方向にのみが広がるが、Ｎｊｆｅｔ４０領域を周期的に配置することにより、全方位で広がっていく。これにより、装置の動作速度がさらに向上する。図１０の切断線Ａ−Ａに沿った略示断面図を図１１に示し、図１０の切断線Ｂ−Ｂに沿った略示断面図を図１２に示す。
【００３１】
図１０に示す例では、ｐ型ベース層１４に囲まれるＮｊｆｅｔ領域４０の形状を矩形状としたが、Ｎｊｆｅｔ領域４０の形状は、これに限ることなく、例えば図１３に示す第３の例のように円形でも良く、また、図１４に示す第４の例のように多角形でも良い。
【００３２】
（４）第４の実施形態
図１５は、本発明にかかる半導体装置の第４の実施の形態を示す略示断面図である。同図に示すパワーＭＯＳＦＥＴ７の特徴は、Ｎｊｆｅｔ領域４６内のほぼ中央にｐ型ベース層１４の拡散深さと同程度の深さで設けられたトレンチ溝ＴＲ内に形成された絶縁膜５４と、この絶縁膜５２内に設けられた固定電位の電極５４をさらに備える点にある。
【００３３】
このように、ｐ型のベース層１４に挟まれた（または囲まれた）Ｎｊｆｅｔ領域４６内に絶縁膜５２を設けることにより、ウェーハの表面に対して斜めの方向からのイオン注入が可能になる。これにより、高濃度で幅Ｌが狭いＮｊｆｅｔ領域４６を形成することができる。また、トレンチ溝ＴＲ内に絶縁膜５２を介して電極５４を設け、この電極５４の電位を固定することにより、耐圧をさらに約５Ｖだけ向上させることができ、かつ、ゲートドレイン間容量ＱＧＤをさらに約２０％低減することができる。
【００３４】
（５）第５の実施形態
図１６は、本発明にかかる半導体装置の第５の実施の形態を示す略示断面図である。同図に示すパワーＭＯＳＦＥＴ９は、上述した第３の実施形態を横型のパワーＭＯＳＦＥＴに適用したものである。即ち、ｐ型ベース層１４の外側の領域でｎ−型高抵抗エピタキシャル層５０の表面からこれを貫いてその直下のｎ＋型低抵抗半導体層７０に接合するようにｎ＋型低抵抗ドレイン層６８が形成され、このｎ＋型低抵抗ドレイン層６８の表面にドレイン電極６２が設けられ、これにより、縦型パワーＭＯＳＦＥＴを構成している。ｐ型のベース層１４に挟まれた（または囲まれた）Ｎｊｆｅｔ領域４０の幅Ｌが狭くなるように形成される点、Ｎｊｆｅｔ領域４０が高濃度で形成される点、ゲート電極２８が分割されて設けられている点、およびＮｊｆｅｔ領域４０の表面部にＬＤＤ領域４４が形成されている点は、図５に示すパワーＭＯＳＦＥＴ５と実質的に同一である。
【００３５】
以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限られることなく、その技術的範囲内で種々変更して適用できることは明らかである。
【００３６】
【発明の効果】
以上詳述したとおり、本発明によれば、オン抵抗を低く維持したままでゲートドレイン間容量を低減できるので、約１０Ｖ系の低耐圧から約１００Ｖ系の耐圧まで、同様の設計で高性能化された半導体装置が提供される。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施の形態を示す略示断面図である。
【図２】図１に示す半導体装置におけるＮｊｆｅｔ領域の幅Ｌのシミュレーション結果を示すグラフである。
【図３】図１に示す半導体装置におけるＮｊｆｅｔ領域の表面ドーズ量のシミュレーション結果を示すグラフである。
【図４】本発明にかかる半導体装置の第２の実施の形態を示す略示断面図である。
【図５】本発明にかかる半導体装置の第３の実施の形態を示す略示断面図である。
【図６】図５に示す半導体装置によるゲートドレイン間容量ＱＧＤの低減を説明するための図である。
【図７】図５に示す半導体装置によるゲートドレイン間容量ＱＧＤの低減を説明するための図である。
【図８】図５に示す半導体装置のＬＤＤ領域の不純物濃度の適正範囲をシミュレーションにより求めた結果を示すグラフである。
【図９】図５に示す半導体装置が備えるゲート電極の平面形状の第１の例を示す平面図である。
【図１０】図５に示す半導体装置が備えるゲート電極の平面形状の第２の例を示す平面図である。
【図１１】図１０の切断線Ａ−Ａに沿った略示断面図である。
【図１２】図１０の切断線Ｂ−Ｂに沿った略示断面図である。
【図１３】図５に示す半導体装置が備えるゲート電極の平面形状の第３の例を示す平面図である。
【図１４】図５に示す半導体装置が備えるゲート電極の平面形状の第４の例を示す平面図である。
【図１５】本発明にかかる半導体装置の第４の実施の形態を示す略示断面図である。
【図１６】本発明にかかる半導体装置の第５の実施の形態を示す略示断面図である。
【図１７】従来の技術による縦型パワーＭＯＳＦＥＴの一例を示す略示断面図である。
【符号の説明】
１，３，５，５’，５’’，７，９  パワーＭＯＳＦＥＴ
１０  ｎ＋型低抵抗半導体基板
１２，６２  ドレイン電極
１４  ｐ型ベース層
１６  ｎ＋型ソース層
２０  ソース電極
２２，２３，２６  ゲート絶縁膜
２４，２５，２８，３２，３４  ゲート電極
４０，４２，４６  Ｎｊｆｅｔ層
４４，４８  ＬＤＤ領域
５０  ｎ−型高抵抗エピタキシャル層
５２  絶縁膜
５４  固定電位電極
７０  ｎ＋型低抵抗半導体層
ＱＧＤ  ゲートドレイン間容量
ＴＲ  トレンチ溝
【図１】
0003906105.tif 000002
【図２】
0003906105.tif 000003
【図３】
0003906105.tif 000004
【図４】
0003906105.tif 000005
【図５】
0003906105.tif 000006
【図６】
0003906105.tif 000007
【図７】
0003906105.tif 000008
【図８】
0003906105.tif 000009
【図９】
0003906105.tif 000010
【図１０】
0003906105.tif 000011
【図１１】
0003906105.tif 000012
【図１２】
0003906105.tif 000013
【図１３】
0003906105.tif 000014
【図１４】
0003906105.tif 000015
【図１５】
0003906105.tif 000016
【図１６】
0003906105.tif 000017
【図１７】
0003906105.tif 000018