(57)【特許請求の範囲】
【請求項１】
集積回路が作り込まれた主面が絶縁性の基板と、
前記基板上に形成された強誘電体または高誘電率を有する誘電体からなる容量絶縁膜を含む容量素子と、
前記基板上における前記容量素子と同一層に形成されかつ平面的に見て前記容量素子から２０μm以上離れた位置に配された水素を含有する膜と、
前記基板、前記容量素子、及び水素を含有する膜上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第１の配線と、
前記第１の層間絶縁膜及び前記第１の配線上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜上に形成された第２の配線とを備えた半導体装置。
【請求項２】
集積回路が作り込まれた主面が絶縁性の基板と、
前記基板上に形成された強誘電体または高誘電率を有する誘電体からなる容量絶縁膜を含む容量素子と、
前記基板及び前記容量素子上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第１の配線と、
前記第１の層間絶縁膜上に、平面的に見て前記容量素子と重複しない位置に形成された水素を含有する膜と、
平面的に見て前記容量素子及び前記水素を含有する膜の間に配された水素の拡散を防止する膜と、
前記第１の層間絶縁膜、前記第１の配線、前記水素を含有する膜、及び前記水素の拡散を防止する膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成された第２の配線とを備え、
前記水素の拡散を防止する膜は、前記第１の層間絶縁膜に設けられた溝の内部を埋め込むとともに溝上に突出するように形成された半導体装置。
【請求項３】
集積回路が作り込まれた主面が絶縁性の基板上に強誘電体または高誘電率を有する誘電体からなる容量絶縁膜を含む容量素子を形成する工程と、
前記基板及び前記容量素子上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第１の配線を形成する工程と、
前記第１の層間絶縁膜上に、平面的に見て前記容量素子と重複しない位置に水素を含有する膜を形成する工程と、
平面的に見て前記容量素子及び前記水素を含有する膜の間の前記第１の層間絶縁膜に溝を形成する工程と、
前記溝中及び前記溝上に水素の拡散を防止する膜を形成する工程と、
前記第１の層間絶縁膜、前記第１の配線、前記水素を含有する膜、及び前記水素の拡散を防止する膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に第２の配線を形成する工程とを備えた半導体装置の製造方法。
【請求項４】
集積回路が作り込まれた主面が絶縁性の基板と、
前記基板上に形成された強誘電体または高誘電率を有する誘電体からなる容量絶縁膜を含む容量素子と、
前記基板上に、平面的に見て前記容量素子と重複しない位置に形成された水素を含有する膜と、
平面的に見て前記容量素子及び前記水素を含有する膜の間に配された水素の拡散を防止する膜と、
前記基板、前記容量素子、前記水素を含有する膜、及び前記水素の拡散を防止する膜上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第１の配線と、
前記第１の層間絶縁膜及び前記第１の配線上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜上に形成された第２の配線とを備えた半導体装置。
【請求項５】
集積回路が作り込まれた主面が絶縁性の基板上に強誘電体または高誘電率を有する誘電体からなる容量絶縁膜を含む容量素子を形成する工程と、
前記基板上に、平面的に見て前記容量素子と重複しない位置に水素を含有する膜を形成する工程と、
平面的に見て前記容量素子及び前記水素を含有する膜の間の前記基板に溝を形成する工程と、
前記溝中及び前記溝上に水素の拡散を防止する膜を形成する工程と、
前記基板、前記容量素子、前記水素を含有する膜、及び前記水素の拡散を防止する膜上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第１の配線を形成する工程と、
前記第１の層間絶縁膜及び前記第１の配線上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に第２の配線を形成する工程とを備えた半導体装置の製造方法。
【請求項６】
容量絶縁膜が、ストロンチウム、ビスマス、タンタルおよびニオビウムを主成分とする酸化物強誘電体で形成されていることを特徴とする請求項１、２、４のいずれかに記載の半導体装置。
【請求項７】
水素を含有する膜が、窒化シリコンで形成されていることを特徴とする請求項１、２、４のいずれかに記載の半導体装置。
【請求項８】
水素の拡散を防止する膜が、チタン、チタン化合物、タンタル、タンタル化合物、アルミ合金、またはアルミ化合物で形成されていることを特徴とする請求項２または４に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体または高誘電率を有する誘電体を容量絶縁膜とする容量素子を内蔵する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
現在、低動作電圧かつ高速書込み・高速読出しが可能な強誘電体を容量絶縁膜に用いた不揮発性ＲＡＭ(FeRAM)がICカード等に実用化され始めている。さらにICカードが高性能化するに従い、FeRAMの多層配線化が求められている。またダイナミックＲＡＭの高集積化に伴い、容量絶縁膜として従来用いられてきた酸化シリコンまたは窒化シリコンに代わって高誘電体を用いる技術が広く研究されている。
【０００３】
これらの半導体装置を実現するための最重要課題は、容量素子の特性を劣化させることなく集積化を実現するための構造およびその製造方法を開発することにある。
【０００４】
以下、従来の半導体装置及びその製造方法について、図面を参照しながら説明する。図８は従来の半導体装置の要部断面図である。２８は例えば集積回路が作り込まれたシリコン基板等、その主面が絶縁性の基板である。２９は白金膜等で形成された下部電極、３０は強誘電体薄膜で形成された容量絶縁膜、３１は白金膜等で形成された上部電極であり、下部電極２９と上部電極３１とで挟まれた容量絶縁膜３０の部分が容量素子３２を構成している。３３は容量素子３２を覆った第１の層間絶縁膜、３４は第１の層間絶縁膜３３上に設けられた第１の配線、３５は第１の層間絶縁膜３３及び第１の配線３４上に設けられた第２の層間絶縁膜、３６は第２の層間絶縁膜３５上に設けられた第２の配線、３７は第２の層間絶縁膜３５、第２の配線３６上に設けられた水素を含有する膜である。
【０００５】
図９（a）〜図９（d）は、従来の半導体装置の製造方法を説明する要部工程断面図である。まず図９（a）に示すように、集積回路が作り込まれた表面が絶縁性のシリコン基板２８の上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、さらに、第２の白金膜を選択的にエッチングして上部電極３１を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜３０及び下部電極２９を形成する。次に図９（b）に示すように、第１の層間絶縁膜３３、チタン膜およびアルミ合金膜を成膜した後、チタン膜およびアルミ合金膜を選択的にエッチングし第１の配線３４を形成する。図９（c）に示すように、第２の層間絶縁膜３５、チタン膜およびアルミ合金膜を成膜した後、チタン膜およびアルミ合金膜を選択的にエッチングし第２の配線３６を形成する。次に図９（d）に示すように、窒化シリコンを成膜した後、選択的にエッチングし水素を含有する膜３７を形成する。
【０００６】
以上、簡単のために基板中の集積回路へのコンタクト、容量素子へのコンタクト、保護膜形成など本発明に直接関係無い部品、工程は省略した。
【０００７】
このようにFeRAMにおいては、工程中に発生する基板中の集積回路の損傷は、一般的に用いられる水素雰囲気での熱処理ではなく、窒素または酸素等の雰囲気中での熱処理により、水素を含有する膜から局所的に発生する水素により回復させるのが、水素に弱い強誘電体の劣化を防ぐために有効である。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の構成及び製造方法は、多層配線になるにしたがい、水素を含有する膜が基板中の集積回路から離れ、損傷が回復するのに長時間の熱処理を要するあるいは回復しないという問題を有していた。
【０００９】
本発明は、基板中の集積回路の損傷を短時間の熱処理により回復し、しかも強誘電体の劣化の無い構造を有する半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この課題を解決するために本発明の半導体装置は、水素を含有する膜を最終の層間絶縁膜より下に配し、かつ容量素子から２０μm以上離れている構造を有している。
【００１１】
また、本発明の半導体装置及びその製造方法は、水素を含有する膜を最終の層間絶縁膜より下に配し、かつ容量素子との間に水素の拡散を防止する膜を配する構造および工程を有している。
【００１２】
これにより基板中の集積回路の損傷を短時間の熱処理により回復し、しかも強誘電体の劣化の無い半導体装置が得られる。
【００１３】
本発明の第１の発明は、容量素子形成後最初の層間絶縁膜上に水素を含有する膜が形成され、集積回路と水素を含有する膜との距離が近くなっている。このため、基板中の集積回路の損傷を短時間の熱処理により回復できる。また、容量素子と水素を含有する膜との距離が２０μm以上離れており、容量素子の劣化を防ぐことができる。
【００１４】
本発明の他の発明は、容量素子と同一基板上に水素を含有する膜が形成され、第１の発明の半導体装置に比べ、集積回路と水素を含有する膜との距離がさらに近くなっている。このため、基板中の集積回路の損傷の回復をさらに短時間化できる。
【００１５】
本発明の他の発明は、容量素子形成後最初の層間絶縁膜上に水素を含有する膜が形成され、集積回路と水素を含有する膜との距離が近くなっており基板中の集積回路の損傷を短時間の熱処理により回復できると同時に、容量素子と水素を含有する膜との間に水素の拡散を防止する膜を配しており容量素子の劣化を防ぐことができる。
【００１６】
本発明の他の発明は、容量素子と水素を含有する膜との間に溝が形成された後、この溝中及び溝上に水素の拡散を防止する膜が形成される。溝を形成することにより水素の拡散を防止する膜は基板方向に向かって拡大でき、より一層容量素子の劣化防止の効果がある。
【００１７】
本発明の他の発明は、容量素子と同一基板上に水素を含有する膜が形成され、前記の容量素子形成後最初の層間絶縁膜上に水素を含有する膜が形成された発明の半導体装置に比べ、集積回路と水素を含有する膜との距離がさらに近くなっており、基板中の集積回路の損傷の回復をさらに短時間化できると同時に、容量素子と水素を含有する膜との間に水素の拡散を防止する膜を配しており容量素子の劣化を防ぐことができる。
【００１８】
本発明の他の発明は、容量素子と水素を含有する膜との間に溝が形成された後、この溝中及び溝上に水素の拡散を防止する膜が形成される。溝を形成することにより水素の拡散を防止する膜は基板方向に向かって拡大でき、より一層容量素子の劣化防止の効果がある。
【００１９】
本発明の他の発明は、容量絶縁膜としてストロンチウム、ビスマス、タンタルおよびニオビウムを主成分とする酸化物強誘電体を用いたものであり、請求項１、２、３、５のいずれかに記載の構造と相まって、高性能、高信頼性の容量素子を実現できるものである。
【００２０】
本発明の他の発明は、水素を含有する膜に窒化シリコンを用いたものであり、水素が充分に拡散し、基板中の集積回路の損傷を回復できる。
【００２１】
本発明の他の発明は、水素の拡散を防止する膜にチタン、チタン化合物、タンタル、タンタル化合物、アルミ合金、またはアルミ化合物を用いたものであり、水素の拡散を抑制できるとともに、その成膜、加工が容易であることが特徴である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の要部断面図である。図１に示すように、集積回路が作り込まれた表面が絶縁性のシリコン基板１の上に下部電極２、酸化物強誘電体等の誘電体膜からなる容量絶縁膜３、上部電極４が形成され、容量素子５を構成している。さらにシリコン基板１及び容量素子５上に例えばシリコン酸化膜から成る第１の層間絶縁膜６、第１の層間絶縁膜６上に例えば下からチタン、窒化チタン、アルミニウム、及び窒化チタンの積層膜から成る第１の配線７、第１の層間絶縁膜６及び第１の配線７上に例えばシリコン窒化膜から成る水素を含有する膜８、第１の層間絶縁膜６、第１の配線７、及び水素を含有する膜８上に例えばシリコン酸化膜から成る第２の層間絶縁膜９、第２の層間絶縁膜９上に例えば下からチタン、アルミニウム、及び窒化チタンの積層膜から成る第２の配線１０が形成されている。ここで水素を含有する膜は、容量素子から２０μｍ以上離れた位置に配されている。
【００２４】
下部電極２及び上部電極４としては白金膜が使用されるが、その他にイリジウム、パラジウムまたはロジウムの単層膜、それらの積層膜または合金膜が用いられる。また、下部電極の下層及び上部電極の上層には、シリコン基板１及び第１の層間絶縁膜６との密着層として、チタンまたはタンタル、それらの化合物が使用されることがある。
【００２５】
また容量絶縁膜３を構成する酸化物強誘電体としては、例えばビスマス層状ペロブスカイト構造の強誘電体が用いられる。一般に強誘電体としてはチタン酸バリウムに代表される金属酸化物強誘電体があるが、ビスマス層状ペロブスカイト構造の強誘電体は強誘電体としての安定性においてチタン酸バリウム等より優れている。
【００２６】
図２は、水素を含有する膜と容量素子との距離に対して、１２５℃、１００時間後の容量素子の読み出し電荷の値を示したものである。２０μｍ以上離れることにより、残留分極の値はほぼ一定となり、水素の影響を受けていないことが分かる。
【００２７】
（実施の形態２）
図３は本発明の実施の形態２による半導体装置の要部断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図３に示すように、シリコン基板１の上に下部電極２、容量絶縁膜３、上部電極４が形成され、容量素子５を構成している。さらにシリコン基板１上に例えばシリコン窒化膜から成る水素を含有する膜１１、次にシリコン基板１、容量素子５、及び水素を含有する膜１１上に第１の層間絶縁膜６、第１の層間絶縁膜６上に第１の配線７、第１の層間絶縁膜６及び第１の配線７上に第２の層間絶縁膜９、第２の層間絶縁膜９上に第２の配線１０が形成されている。ここで水素を含有する膜は、容量素子から２０μm以上離れた位置に配されている。
【００２８】
実施の形態２が図１に示す実施の形態１と異なるのは、水素を含有する膜１１が、容量素子５とともにシリコン基板１上に形成されている点である。水素を含有する膜は、実施の形態１に比べさらにシリコン基板１に近い位置に設置されており、基板中の集積回路の損傷の回復をさらに短時間化できる。
【００２９】
（実施の形態３）
図４は本発明の実施の形態３による半導体装置の要部断面図である。図１に示す実施の形態１と同一箇所には同一符号を付して詳細説明を省略する。図４に示すように、シリコン基板１の上に下部電極２、容量絶縁膜３、上部電極４が形成され、容量素子５を構成している。さらにシリコン基板１及び容量素子５上に第１の層間絶縁膜６、第１の層間絶縁膜６上に第１の配線７、第１の層間絶縁膜６及び第１の配線７上に水素を含有する膜８、容量素子５及び水素を含有する膜８の間に例えばチタン、チタン化合物、タンタル、タンタル化合物、アルミ合金、またはアルミ化合物から成る水素の拡散を防止する膜１２が形成されている。さらに第１の層間絶縁膜６、第１の配線７、水素を含有する膜８、及び水素の拡散を防止する膜１２上に第２の層間絶縁膜９、第２の層間絶縁膜９上に第２の配線１０が形成されている。ここで水素の拡散を防止する膜１２は、第１の配線７と同一材料を用い、同時形成しても構わない。その場合は、工程が簡便になるという利点が有る。
【００３０】
実施の形態３が図１に示す実施の形態１と異なるのは、水素の拡散を防止する膜１２が形成されている点である。このため、実施の形態１に比べ、距離の制約が無くなり、チップサイズを縮小できるという利点がある。
【００３１】
（実施の形態４）
図５（a）〜図５（e）は本発明の実施の形態４による半導体装置の製造方法を示す要部工程断面図である。図５（a）に示すように、集積回路が作り込まれた表面が絶縁性のシリコン基板１３の上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、第２の白金膜を選択的にエッチングして上部電極１６を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜１５及び下部電極１４を形成し、容量素子１７を形成する。次に図５（b）に示すように、第１の層間絶縁膜１８、チタン膜及びアルミ合金膜を成膜した後、チタン膜及びアルミ合金膜を選択的にエッチングし第１の配線１９を形成する。次に図５（c）に示すように、窒化シリコンを成膜した後、選択的にエッチングし水素を含有する膜２０を形成する。次に図５（d）に示すように、容量素子１７及び水素を含有する膜２０の間の第１の層間絶縁膜１８を選択的にエッチングし溝を形成し、続いてアルミ合金膜を溝が埋まるように成膜した後、選択的にエッチングし溝中及び溝上に水素の拡散を防止する膜２１を形成する。次に図５（e）に示すように、第２の層間絶縁膜２２、チタン膜およびアルミ合金膜を成膜した後、チタン膜およびアルミ合金膜を選択的にエッチングし第２の配線２３を形成する。以上、簡単のために基板中の集積回路へのコンタクト、容量素子へのコンタクト、保護膜形成など本発明に直接関係無い部品、工程は省略した。ここで水素の拡散を防止する膜２１は、第１の配線１９と同一材料を用い、同時形成しても構わない。また、第１の配線１９、水素を含有する膜２０、及び水素の拡散を防止する膜２１の形成順は、入れ替わっても構わない。
【００３２】
ここでは、溝を形成することにより水素の拡散を防止する膜を基板方向に向かって拡大でき、より一層容量素子の劣化防止の効果がある。
【００３３】
（実施の形態５）
図６は本発明の実施の形態５による半導体装置の要部断面図である。図４に示す実施の形態３と同一箇所には同一符号を付して詳細説明を省略する。図６に示すように、シリコン基板１の上に下部電極２、容量絶縁膜３、上部電極４が形成され、容量素子５を構成している。さらにシリコン基板１及び容量素子５上に水素を含有する膜２４を形成し、続いて容量素子５と水素を含有する膜２４の間に例えばチタン、チタン化合物、タンタル、タンタル化合物、アルミ合金、またはアルミ化合物から成る水素の拡散を防止する膜２５が形成されている。さらにシリコン基板１、容量素子５、水素を含有する膜２４、及び水素の拡散を防止する膜２５上に第１の層間絶縁膜６、第１の層間絶縁膜６上に第１の配線７、第１の層間絶縁膜６及び第１の配線７上に第２の層間絶縁膜９、第２の層間絶縁膜９上に第２の配線１０が形成されている。
【００３４】
実施の形態５が図４に示す実施の形態３と異なるのは、水素を含有する膜２４及び水素の拡散を防止する膜２５が、容量素子５とともにシリコン基板１上に形成されている点である。水素を含有する膜は、実施の形態１に比べさらにシリコン基板１に近い位置に設置されており、基板中の集積回路の損傷の回復をさらに短時間化できる。
【００３５】
（実施の形態６）
図７（a）〜図７（e）は本発明の実施の形態６による半導体装置の製造方法を示す要部工程断面図である。図５に示す実施の形態４と同一箇所には同一符号を付して詳細説明を省略する。図７（a）に示すように、シリコン基板１３の上に第１の白金膜、強誘電体膜、第２の白金膜を成膜し、第２の白金膜を選択的にエッチングして上部電極１６を形成し、強誘電体膜及び第１の白金膜を選択的にエッチングして容量絶縁膜１５及び下部電極１４を形成し、容量素子１７を形成する。次に図７（b）に示すように、窒化シリコンを成膜した後、選択的にエッチングし水素を含有する膜２６を形成する。次に図７（c）に示すように、容量素子１７及び水素を含有する膜２６の間のシリコン基板１３を選択的にエッチングし溝を形成し、続いてアルミ合金膜を溝が埋まるように成膜した後、選択的にエッチングし溝中及び溝上に水素の拡散を防止する膜２７を形成する。次に図７（d）に示すように、第１の層間絶縁膜１８、チタン膜及びアルミ合金膜を成膜した後、チタン膜及びアルミ合金膜を選択的にエッチングし第１の配線１９を形成する。次に図７（e）に示すように、第２の層間絶縁膜２２、チタン膜およびアルミ合金膜を成膜した後、チタン膜およびアルミ合金膜を選択的にエッチングし第２の配線２３を形成する。以上、簡単のために基板中の集積回路へのコンタクト、容量素子へのコンタクト、保護膜形成など本発明に直接関係無い部品、工程は省略した。ここで、容量素子１７、水素を含有する膜２６、及び水素の拡散を防止する膜２７の形成順は、入れ替わっても構わない。
【００３６】
実施の形態６が図５に示す実施の形態４と異なるのは、水素を含有する膜２６及び水素の拡散を防止する膜２７が、容量素子５とともにシリコン基板１上に形成されている点である。水素を含有する膜は、実施の形態１に比べさらにシリコン基板１に近い位置に設置されており、基板中の集積回路の損傷の回復をさらに短時間化できる。
【００３７】
【発明の効果】
以上のように本発明は、水素を含有する膜を最終の層間絶縁膜より下に配しているため、基板中の集積回路の損傷を短時間の熱処理により回復できる。また、水素を含有する膜を容量素子から２０μm以上離している、または水素の拡散を防止する膜を容量素子との間に配しているため、強誘電体の劣化の無い優れた半導体装置を実現できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の要部断面図
【図２】本発明の実施の形態１による水素を含有する膜と容量素子との距離に対する読み出し電荷を示した図
【図３】本発明の実施の形態２による半導体装置の要部断面図
【図４】本発明の実施の形態３による半導体装置の要部断面図
【図５】本発明の実施の形態４による半導体装置の製造方法を示す工程断面図
【図６】本発明の実施の形態５による半導体装置の要部断面図
【図７】本発明の実施の形態４による半導体装置の製造方法を示す工程断面図
【図８】従来の半導体装置の要部断面図
【図９】従来の半導体装置の製造工程を示す工程断面図
【符号の説明】
１  シリコン基板
２  下部電極
３  容量絶縁膜
４  上部電極
５  容量素子
６  第１の層間絶縁膜
７  第１の配線
８  水素を含有する膜
９  第２の層間絶縁膜
１０  第２の配線
１１  水素を含有する膜
１２  水素の拡散を防止する膜
１３  シリコン基板
１４  下部電極
１５  容量絶縁膜
１６  上部電極
１７  容量素子
１８  第１の層間絶縁膜
１９  第１の配線
２０  水素を含有する膜
２１  水素の拡散を防止する膜
２２  第２の層間絶縁膜
２３  第２の配線
２４  水素を含有する膜
２５  水素の拡散を防止する膜
２６  水素を含有する膜
２７  水素の拡散を防止する膜
２８  シリコン基板
２９  下部電極
３０  容量絶縁膜
３１  上部電極
３２  容量素子
３３  第１の層間絶縁膜
３４  第１の配線
３５  第２の層間絶縁膜
３６  第２の配線
３７  水素を含有する膜
【図１】
0004023035.tif 000002
【図２】
0004023035.tif 000003
【図３】
0004023035.tif 000004
【図４】
0004023035.tif 000005
【図５】
0004023035.tif 000006
【図６】
0004023035.tif 000007
【図７】
0004023035.tif 000008
【図８】
0004023035.tif 000009
【図９】
0004023035.tif 000010