(57)【特許請求の範囲】
【請求項１】
制御手段より時分割かつ周期的に供給される多点のデジタル出力を１チャンネルずつ順次アナログ信号に変換する１チャンネルＤＡＣ手段と、
前記制御手段により制御され前記１チャンネルＤＡＣ手段の出力先を前記多点に対応するサンプルホールドコンデンサに切り替えるマルチプレクサ手段と、
前記制御手段より同時に供給される多点のデジタル出力を同時にアナログ信号に変換する多チャンネルＤＡＣ手段と、
この多チャンネルＤＡＣ手段の出力と対応する前記サンプルホールドコンデンサ間に接続され、前記多チャンネルＤＡＣ手段の通常作動時に前記サンプルホールドコンデンサのホールド値に影響しない時定数となるように選定された抵抗手段とを具備し、
前記サンプルホールドコンデンサは、前記１チャンネルＤＡＣ手段より前記マルチプレクサ手段を介して周期的にチャージされると共に、前記多チャンネルＤＡＣ手段より前記抵抗手段を介して前記周期的なチャージより大きな時定数で連続的にチャージされることを特徴とする多点出力ホールド装置。
【請求項２】
前記マルチプレクサ手段は、前記制御手段のリセット状態において、全点が開に制御される請求項１記載の多点出力ホールド装置。
【請求項３】
前記サンプルホールドコンデンサのホールド値は夫々バッファ手段を介して出力されることを特徴とする請求項１又は２記載の多点出力ホールド装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御手段より1チャンネルＤＡＣ手段を介して時分割かつ周期的に供給される多点アナログ信号を、前記制御手段で駆動されるマルチプレクサ手段で前記多点に対応するサンプルホールドコンデンサに時分割かつ周期的にチャージさせる多点出力ホールド装置において、前記制御手段の故障時に前記サンプルホールドコンデンサの保持情報をバックアップするための工夫に関する。
【０００２】
【従来の技術】
図２に基づいて典型的な多点出力ホールド装置の構成を説明する。１はマイクロプロセッサよりなる制御手段、２は１チャンネルＤＡＣ手段であり、制御手段１より時分割かつ周期的に供給される多点のディジタル出力３を１チャンネルずつ順次アナログ信号に変換する。
【０００３】
４は前記制御手段１よりの切替え制御信号５で接点Ｓ１〜Ｓｎが順次開閉制御されるマルチプレクサ手段であり、1チャンネルＤＡＣ手段の出力を、前記多点に対応するサンプルホールドコンデンサＣ１〜Ｃｎに時分割かつ周期的にチャージさせる。
【０００４】
Ｂ１〜Ｂｎは、サンプルホールドコンデンサＣ１〜Ｃｎのホールド電圧ｖ１〜ｖｎを高入力インピーダンスで入力するバッファ手段であり、入力電圧を電圧または電流出力に変換し、利用対象に供給する。
【０００５】
【発明が解決しようとする課題】
このような構成において、マイクロプロセッサよりなる制御手段１がハングアップしてリセット状態になった場合、1チャンネルＤＡＣ手段２への信号３並びにマルチプレクサ手段４への制御信号５が停止し、サンプルホールドコンデンサＣ１〜Ｃｎへのチャージは停止する。
【０００６】
その後、サンプルホールドコンデンサＣ１〜Ｃｎの電荷は、周辺回路にディスチャージまたは周辺回路からチャージされるので、保持電圧ｖ〜ｖｎが徐々に変化し、制御手段１のハングアップ時の電圧を保持できない問題がある。
【０００７】
さらに、回路で使用している素子のリーク電流やバイアス電流によって保持電圧が安全サイドではない方向に振れた場合は、この保持出力で駆動される機器を暴走させる危険性もある。
【０００８】
本発明は、簡単な構成により、制御手段のハングアップ時にサンプルホールドコンデンサの保持電圧をハングアップ直前の値に保持する多点出力ホールド装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、制御手段より時分割かつ周期的に供給される多点のデジタル出力を１チャンネルずつ順次アナログ信号に変換する１チャンネルＤＡＣ手段と、前記制御手段により制御され前記１チャンネルＤＡＣ手段の出力先を前記多点に対応するサンプルホールドコンデンサに切り替えるマルチプレクサ手段と、前記制御手段より同時に供給される多点のデジタル出力を同時にアナログ信号に変換する多チャンネルＤＡＣ手段と、この多チャンネルＤＡＣ手段の出力と対応する前記サンプルホールドコンデンサ間に接続され、前記多チャンネルＤＡＣ手段の通常作動時に前記サンプルホールドコンデンサのホールド値に影響しない時定数となるように選定された抵抗手段とを具備し、前記サンプルホールドコンデンサは、前記１チャンネルＤＡＣ手段より前記マルチプレクサ手段を介して周期的にチャージされると共に、前記多チャンネルＤＡＣ手段より前記抵抗手段を介して前記周期的なチャージより大きな時定数で連続的にチャージされることを特徴とする。
【００１０】
請求項２記載発明の特徴は、前記マルチプレクサ手段が、前記制御手段のリセット状態において、全点が開に制御される構成を特徴とする。
【００１２】
請求項３記載発明の特徴は、前記サンプルホールドコンデンサのホールド値が夫々バッファ手段を介して出力される構成を特徴とする。
【００１３】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は従来構成に本発明のバックアップ方式を適用した多点出力ホールド装置の構成図である。図２で説明した要素については同一符号を付して説明を省略し、本発明の特徴部を説明する。
【００１４】
６は多チャンネルＤＡＣ手段であり、制御手段１より同時に供給される多点のディジタル出力７を同時にアナログ電圧ｖ１´〜ｖｎ´に変換する。この多点の電圧は、サンプルホールドコンデンサのホールド値ｖ１〜ｖｎに１：１に対応し、正常動作状態では対応する電圧は等しい。
【００１５】
Ｒ１〜Ｒｎは抵抗手段であり、この多チャンネルＤＡＣ手段の出力ｖ１´〜ｖｎ´と対応する前記サンプルホールドコンデンサＣ１〜Ｃｎ間に接続されている。この構成により、サンプルホールドコンデンサＣ１〜Ｃｎは、１チャンネルＤＡＣ手段２よりマルチプレクサ手段４を介して周期的にチャージされると共に、多チャンネルＤＡＣ手段の出力ｖ１´〜ｖｎ´より抵抗手段Ｒ１〜Ｒｎを介して連続的にチャージされる。
【００１６】
抵抗手段Ｒ１〜Ｒｎの定数は、マルチプレクサ手段４の動作周期、サンプルホールドコンデンサＣ１〜Ｃｎに接続される回路のリーク電流を考慮し、正常動作時に多チャンネルＤＡＣ手段６側からのチャージによる出力への影響が無視できる程度の抵抗値に選定される。基本的には高抵抗を接続してチャージの時定数を大きく取るようにする。
【００１７】
本発明の実施において、１チャンネルＤＡＣ手段２は高精度（１２ビット）の要素で実現され、バックアップ用の多チャンネルＤＡＣ手段６は、安価で１チャンネルＤＡＣ手段２に比べて精度の低い（８ビット）要素の組み合わせで実現すればコストアップを低く抑えることができる。
【００１８】
このような構成において、正常状態ではマルチプレクサ手段４はチャンネル1から順にオン、オフし1チャンネルＤＡＣの出力を各対応するチャンネルのサンプルホールドコンデンサＣ１〜Ｃｎにチャージし、前回周期の保持電圧を修正更新する。修正更新の周期は、サンプルホールドコンデンサにチャージされた電圧がリーク電流等で変動し出力が必要精度以上に変化しない時間とされる。
【００１９】
何らかの原因で制御手段１がハングアップした場合は、マルチプレクサ手段のスイッチが強制的にオフに制御されるので、１チャンネルＤＡＣ手段２からサンプルホールドコンデンサＣ１〜Ｃｎへのチャージは停止する。
【００２０】
このとき多チャンネルＤＡＣ手段６の出力ｖ１´〜ｖｎ´は制御手段1のハングアップ直前の多点出力に保持されているので、サンプルホールドコンデンサＣ１〜Ｃｎは抵抗手段Ｒ１〜Ｒｎを介してｖ１´〜ｖｎ´に向かいゆっくりとチャージされる。したがってサンプルホールドコンデンサＣ１〜Ｃｎの保持電圧はｖ１´〜ｖｎ´に保持されることになり、リーク電流などによる暴走は阻止される。
【００２１】
出力バッファＢ１〜Ｂｎは、ボルテージフォロア回路等を入力に有する高入力インピーダンスの電圧／電圧変換回路、電圧／電流変換回路で実現され、スパンが１〜５Ｖ、４〜２０ｍＡ等の正規化された信号を出力する。
【００２２】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、制御手段のハングアップ時にサンプルホールドコンデンサの保持電圧をハングアップ直前の値に保持することが可能となり、マルチプレクサ手段を用いた多点出力ホールド装置の信頼性を向上せしめることができる。
【図面の簡単な説明】
【図１】本発明を適用した多点出力ホールド装置の回路構成図である。
【図２】従来の多点出力ホールド装置の回路構成図である。
【符号の説明】
１    制御手段
２    １チャンネルＤＡＣ手段
３    多点ディジタル信号
４    マルチプレクサ手段
５    切替え制御信号
６    多チャンネルＤＡＣ手段
７    多点ディジタル信号
Ｃ１〜Ｃｎ  サンプルホールドコンデンサ
Ｒ１〜Ｒｎ  抵抗手段
Ｂ１〜Ｂｎ  バッファ手段
【図１】
0003951283.tif 000002
【図２】
0003951283.tif 000003