(57)【特許請求の範囲】
【請求項１】
一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜と、前記第１配線の一部分を除くようにして前記保護膜上に形成された柔軟層と、前記第１配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第２配線とを有する半導体チップと、
一主面に第３配線を有する配線基板と、
絶縁性樹脂の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第２配線の第２部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線に電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記多数の導電性粒子の大きさは、前記第１配線上における前記柔軟層の厚さよりも小さいことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２配線の第１部分は、前記第１配線の一部分を露出するように前記保護膜に形成された第１開口及び前記第１開口と重なるように前記柔軟層に形成された第２開口を通して前記第１配線の一部分に電気的に接続され、
前記第２開口の開口端は、前記第１開口の開口端よりも内側に位置していることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１配線の一部分は、前記保護膜で周縁部が覆われたボンディングパッドであることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項３のうち何れか一項に記載の半導体装置において、
前記柔軟層及び前記第２配線は、前記保護膜よりも柔らかい材料からなることを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記配線基板は、その一主面と対向する裏面に前記第３配線と電気的に接続された第４配線を有し、
前記第４配線の一部分には前記配線基板の裏面側に配置されたバンプ電極が電気的に接続されていることを特徴とする半導体装置。
【請求項７】
一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜とを有する半導体チップと、
一主面に、第２配線と、前記第２配線の一部分を除く他の部分を覆うようにして形成された柔軟層と、前記第２配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第３配線とを有する配線基板と、
絶縁性物質の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第１配線の一部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線の第２部分に電気的に接続され、
前記多数の導電性粒子の大きさは、前記第２配線上における前記柔軟層の厚さよりも小さく、更に、前記第１配線上における前記保護膜の厚さよりも大きいことを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記柔軟層及び前記第３配線は、前記保護膜よりも柔らかい材料からなることを特徴とする半導体装置。
【請求項９】
請求項７に記載の半導体装置において、
前記配線基板は、その一主面と対向する裏面に前記第２配線と電気的に接続された第４配線を有し、
前記第４配線の一部分には前記配線基板の裏面側に配置されたバンプ電極が電気的に接続されていることを特徴とする半導体装置。
【請求項１０】
一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜と、前記第１配線の一部分を除くようにして前記保護膜上に形成された柔軟層と、前記第１配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第２配線とを有する半導体チップと、一主面に第３配線を有する配線基板と、絶縁性樹脂の中に多数の導電性粒子を含む接着材とを準備する工程と、
前記半導体チップの一主面と前記配線基板の一主面との間に前記接着材を介在して圧着し、前記半導体チップと前記配線基板とを接着すると共に、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第２配線の第２部分と前記第３配線とを電気的に接続する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項１１】
一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜とを有する半導体チップと、一主面に、第２配線と、前記第２配線の一部分を除く他の部分を覆うようにして形成された柔軟層と、前記第２配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第３配線とを有する配線基板と、絶縁性樹脂の中に多数の導電性粒子を含む接着材とを準備する工程と、
前記半導体チップの一主面と前記配線基板の一主面との間に前記接着材を介在して圧着し、前記半導体チップと前記配線基板とを接着すると共に、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第１配線の一部分と前記第３配線の第２部分とを電気的に接続する工程とを備え、
前記多数の導電性粒子の大きさは、前記第２配線上における前記柔軟層の厚さよりも小さく、更に、前記第１配線上における前記保護膜の厚さよりも大きいことを特徴とする半導体装置の製造方法。
【請求項１２】
一主面に複数のチップ形成領域を有する半導体ウエハであって、前記各チップ形成領域は、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜と、前記第１配線の一部分を除くようにして前記保護膜上に形成された柔軟層と、前記第１配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第２配線とを有する半導体ウエハを準備し、
更に、一主面に複数の配線基板形成領域を有する板部材であって、前記各配線基板形成領域は第３配線を有する板部材を準備し、
更に、絶縁性樹脂の中に多数の導電性粒子を含む接着材を準備する工程と、
前記半導体ウエハの一主面と前記板部材の一主面との間に前記接着材を介在して圧着し、前記半導体ウエハと前記板部材とを接着すると共に、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記各チップ形成領域の第２配線の第２部分と前記各配線基板形成領域の第３配線とを電気的に接続する工程と、
前記半導体ウエハ及び前記板部材を、前記各チップ形成領域及び前記各配線基板形成領域毎に同時に分割する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項１３】
一主面に複数のチップ形成領域を有する半導体ウエハであって、前記各チップ形成領域は、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜とを有する半導体ウエハを準備し、
更に、一主面に複数の配線基板形成領域を有する板部材であって、前記各配線基板形成領域は、第２配線と、前記第２配線の一部分を除く他の部分を覆うようにして形成された柔軟層と、前記第２配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第３配線とを有する板部材を準備し、
更に、絶縁性樹脂の中に多数の導電性粒子を含む接着材を準備する工程と、
前記半導体ウエハの一主面と前記板部材の一主面との間に前記接着材を介在して圧着し、前記半導体ウエハと前記板部材とを接着すると共に、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記各チップ形成領域の第１配線の一部分と前記各配線基板形成領域の第３配線の第２部分とを導電気的に接続する工程と、
前記半導体ウエハ及び前記板部材を、前記各チップ形成領域及び前記各配線基板形成領域毎に同時に分割する工程とを備え、
前記多数の導電性粒子の大きさは、前記第２配線上における前記柔軟層の厚さよりも小さく、更に、前記第１配線上における前記保護膜の厚さよりも大きいことを特徴とする半導体装置の製造方法。
【請求項１４】
一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜と、前記第１配線の一部分を除くようにして前記保護膜上に形成された柔軟層と、前記第１配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第２配線とを有する半導体チップと、
一主面に第３配線を有する配線基板と、
絶縁性樹脂の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第２配線の第２部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線に電気的に接続されていることを特徴とする電子装置。
【請求項１５】
一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜とを有する半導体チップと、
一主面に、第２配線と、前記第２配線の一部分を除く他の部分を覆うようにして形成された柔軟層と、前記第２配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第３配線とを有する配線基板と、
絶縁性樹脂の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第１配線の一部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線の第２部分に電気的に接続され、
前記多数の導電性粒子の大きさは、前記第２配線上における前記柔軟層の厚さよりも小さく、更に、前記第１配線上における前記保護膜の厚さよりも大きいことを特徴とする電子装置。
【発明の詳細な説明】
技術分野
本発明は、絶縁性樹脂の中に多数の導電性粒子が混入された接着材を介在して配線基板に半導体チップを実装する実装技術に適用して有効な技術に関するものである。
背景技術
配線基板にフェースダウンボンディング方式で半導体チップを実装する実装技術として、導電性のバンプを省略し、絶縁性樹脂の中に多数の導電性粒子が混入された異方導電性樹脂（例えばＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を用いて行う実装技術（以下、バンプレス実装技術と呼ぶ）が開発されている。このバンプレス実装技術は、配線基板との間に異方導電性樹脂を介在して半導体チップを圧着することにより、配線基板に半導体チップを接着固定することができると共に、配線基板の配線と半導体チップの電極パッド（ボンディングパッド）との間に介在された導電性粒子によって両者を電気的に接続することができるため、バンプを用いるフリップチップ実装技術に比べて、薄型で低コストの半導体装置及び電子装置を製造することができる。
なお、バンプレス実装技術については、例えば特開平８−１１５９４９号公報に記載されている。
しかしながら、前述のバンプレス実装技術においては、以下の問題が生じる。
半導体チップは、主に、半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された保護膜（最終保護膜）とを有する構成になっている。半導体チップの電極パッドは、多層配線層のうちの最上層の配線層に形成され、保護膜に形成されたボンディング開口から露出されている。即ち、半導体チップの電極パッドは保護膜よりも低い位置にあるため、配線基板の配線と半導体チップの電極パッドとの間に導電粒子を介在して両者の導通を得ようとした場合、配線基板の配線と半導体チップの保護膜との間に導電粒子が挾まってしまう。
一方、半導体チップの保護膜は、Ｎａイオン等の不純物や水分の侵入を防止するため、通常、酸化シリコン膜や窒化シリコン膜等の絶縁膜で形成されているが、これらの絶縁膜は硬くて脆い。このため、導電性粒子が挾まった部分を起点にして半導体チップの保護膜に亀裂が生じる。半導体チップの保護膜に亀裂が発生した場合、Ｎａイオン等の不純物や水分が内部に侵入し易くなるため、半導体装置及び電子装置の信頼性が低下する。
本発明の目的は、導電性粒子によって半導体チップの保護膜に生じる亀裂を防止することが可能な技術を提供することにある。
また、本発明の他の目的は、前記目的を達成し、信頼性の高い薄型で低コストの半導体装置及び電子装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
発明の開示
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜と、前記第１配線の一部分を除くようにして前記保護膜上に形成された柔軟層と、前記第１配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第２配線とを有する半導体チップと、
一主面に第３配線を有する配線基板と、
絶縁性樹脂の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第２配線の第２部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線に電気的に接続されていることを特徴とする半導体装置である。
（２）一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜とを有する半導体チップと、
一主面に、第２配線と、前記第２配線の一部分を除く他の部分を覆うようにして形成された柔軟層と、前記第２配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第３配線とを有する配線基板と、
絶縁性物質の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第１配線の一部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線の第２部分に電気的に接続されていることを特徴とする半導体装置である。
（３）一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜と、前記第１配線の一部分を除くようにして前記保護膜上に形成された柔軟層と、前記第１配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第２配線とを有する半導体チップと、
一主面に第３配線を有する配線基板と、
絶縁性樹脂の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第２配線の第２部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線に電気的に接続されていることを特徴とする電子装置である。
（４）一主面に、第１配線と、前記第１配線の一部分を除く他の部分を覆うようにして形成された保護膜とを有する半導体チップと、
一主面に、第２配線と、前記第２配線の一部分を除く他の部分を覆うようにして形成された柔軟層と、前記第２配線の一部分に第１部分が電気的に接続され、前記柔軟層上に第２部分が引き出された第３配線とを有する配線基板と、
絶縁性樹脂の中に多数の導電性粒子を含む接着材とを有し、
前記半導体チップは、その一主面が前記配線基板の一主面と向い合う状態で前記接着材を介在して前記配線基板に接着され、
前記第１配線の一部分は、前記多数の導電性粒子のうち、一部の導電性粒子を介在して前記第３配線の第２部分に電気的に接続されていることを特徴とする電子装置である。
発明を実施するための最良の形態
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態では、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）型半導体装置に本発明を適用した例について説明する。
第１図は本発明の実施形態１であるＣＳＰ型半導体装置の模式的平面図であり、第２図は前記ＣＳＰ型半導体装置の模式的底面図であり、第３図は第１図のＡ−Ａ線に沿う模式的断面図であり、第４図は第３図の一部を拡大した模式的断面図であり、第５図は第３図に示す半導体チップの模式的平面図であり、第６図は第５図の一部を拡大した模式的平面図であり、第７図は第３図に示す配線基板の模式的平面図であり、第８図は第３図に示す配線基板の模式的底面図である。
第１図及び第２図に示すように、本実施形態のＣＳＰ型半導体装置２０は平面が方形状で形成され、本実施形態においては例えば１５［ｍｍ］×１８［ｍｍ］の長方形で形成されている。半導体装置２０は、第３図に示すように、主に、配線基板１０と、配線基板１０の互いに対向する一主面及び他の主面のうちの一主面１０Ａ側に配置された半導体チップ１と、配線基板１０の他の主面側に外部接続用端子として配置された複数のバンプ電極１５とを有する構成になっている。半導体チップ１は、その互いに対向する一主面及び他の主面のうちの一主面（回路形成面）１Ａが配線基板１０の一主面１０Ａと向い合う状態で、接着材８を介在して配線基板１０に接着固定されている。接着材８としては、例えばエポキシ系の熱硬化性樹脂（絶縁性樹脂）に多数の導電性粒子（例えばニッケル（Ｎｉ）粒子）８Ａ（第４図参照）が混入された異方導電性樹脂を用いている。
半導体チップ１、配線基板１０の夫々は、半導体装置２０の平面サイズと同一の平面サイズで形成されている。半導体チップ１には、記憶回路として例えばＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が内蔵されている。
半導体チップ１は、第４図に示すように、主に、半導体基板２と、半導体基板２の一主面である回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層３と、多層配線層３のうちの最上層の配線層に形成された配線４と、配線４の一部分である電極パッド（ボンディングパッド）４Ａを除く他の部分を覆うようにして形成された保護膜５と、電極パッド４Ａを除くようにして保護膜５上に形成された柔軟層６と、電極パッド４Ａに第１部分７Ａが電気的に接続され、柔軟層６上に第２部分７Ｂが引き出された配線７とを有する構成になっている。
半導体基板２は例えば単結晶シリコンで形成されている。多層配線層３の絶縁層は例えば酸化シリコン膜で形成され、多層配線層３の配線層は例えばアルミニウム（Ａｌ）膜で形成されている。保護膜５は、Ｎａイオン等の不純物や水分の侵入を防止するため、例えば窒化シリコン膜で形成されている。柔軟層６は、保護膜５よりも柔らかい絶縁性材料、例えばポリイミド系樹脂で形成されている。配線７は、保護膜５よりも柔らかい導電性材料、例えば銅（Ｃｕ）又は銅系合金膜で形成されている。
一部分に電極パッド４Ａが形成された配線４は複数設けられている。従って、配線７は配線４の本数に対応して複数設けられている。複数の配線７は、第５図に示すように、二つの配線群に分割されている。一方の配線群の夫々の配線７は、半導体チップ１の互いに対向する二つの長辺のうちの一方の長辺側に、この一方の長辺に沿って配置されている。他方の配線群の夫々の配線７は、半導体チップ１の互いに対向する二つの長辺のうちの他方の長辺側に、この他方の長辺に沿って配置されている。一方の配線群の夫々の配線７は半導体チップ１の他方の長辺に向って引き出され、他方の配線群の夫々の配線７は半導体チップ１の一方の長辺に向って引き出されている。
配線７の第１部分は、第４図及び第６図に示すように、電極パッド４Ａを露出するように保護膜５に形成された開口５Ａ及びこの開口５Ａと重なるように柔軟層６に形成された開口６Ａを通して電極パッド４Ａに電気的に接続されている。電極パッド４Ａの平面形状は例えば正方形で形成され、その幅は配線４の他の部分である配線部分の幅よりも広くなっている。本実施形態において、電極パッド４Ａは例えば５０［μｍ］程度の幅で形成され、配線部分は例えば３０［μｍ］程度の幅で形成されている。
開口５Ａ、開口６Ａの夫々の平面形状は例えば正方形で形成されている。本実施形態において、開口５Ａは例えば４５［μｍ］程度の幅で形成され、開口６Ａは例えば４０［μｍ］程度の幅で形成されている。即ち、開口５Ａの周縁部は保護膜５で覆われ、開口６Ａの開口端は開口５Ａの開口端よりも内側に位置している。
配線基板１０は、例えばガラス繊維にエポキシ系樹脂又はポリイミド系樹脂を含浸させた樹脂基板で形成されている。配線基板１０の一主面１０Ａには、第３図及び第７図に示すように、複数の配線１１が形成されている。この複数の配線１１は二つの配線群に分割されている。一方の配線群の夫々の配線１１は、配線基板１０の互いに対向する二つの長辺のうちの一方の長辺側に、この一方の長辺に沿って配置されている。他方の配線群の夫々の配線１１は、配線基板１０の互いに対向する二つの長辺のうちの他方の長辺側に、この他方の長辺に沿って配置されている。一方の配線群の夫々の配線１１は配線基板１０の他方の長辺側に向って延在し、他方の配線群の夫々の配線１１は配線基板１０の一方の長辺側に向って延在している。
配線基板１０の他の主面（裏面）には、第３図及び第８図に示すように、複数の配線１２が形成されている。この複数の配線１２は二つの配線群に分割されている。一方の配線群の夫々の配線１２は、配線基板１０の互いに対向する二つの長辺のうちの一方の長辺側に、この一方の長辺に沿って配列されている。他方の配線群の夫々の配線１２は、配線基板１０の互いに対向する二つの長辺のうちの他方の長辺側に、この他方の長辺に沿って配列されている。一方の配線群の夫々の配線１２は配線基板１０の他方の長辺側に向って延在し、他方の配線群の夫々の配線１２は配線基板１０の一方の長辺側に向って延在している。
複数の配線１１の夫々は、第３図に示すように、配線基板１０に設けられた夫々のスルーホール配線１３を介して複数の配線１２の夫々に電気的に接続されている。配線１１、１２の夫々は例えば銅膜で形成されている。また、配線１１、１２の夫々は、例えば０．０２５［ｍｍ］程度の厚さ及び０．５［ｍｍ］程度の幅で形成されている。
配線基板１０の他の主面側には、第３図及び第８図に示すように、複数の配線１１の夫々を覆うようにして絶縁性の樹脂膜１４が形成され、この樹脂膜１４には配線１１の一部分を露出する開口１４Ａが形成されている。
複数の配線１２の夫々の一部分には、配線基板１０の他の主面側に外部接続用端子として配置された複数のバンプ電極１５の夫々が電気的にかつ機械的に接続されている。複数のバンプ電極１５の夫々は、例えば３７［ｗｔ％］鉛（Ｐｂ）−６３［ｗｔ％］錫（Ｓｎ）組成の金属材で形成されている。
複数のバンプ電極１５の夫々は、これに限定されないが、配線基板１０の互いに対向する二つの長辺側に夫々の長辺に沿って二列状態で配置されている。各列のバンプ電極１５は電極パッド４Ａの配列ピッチよりも広い配列ピッチで配置されている。
第４図に示すように、配線７の第２部分７Ｂは、接着材８に混入された多数の導電性粒子８Ａのうち、一部の導電性粒子８Ａを介在して、配線基板１０の配線１１の接続部分１１Ａに電気的に接続されている。即ち、半導体チップ１はバンプレス実装技術で配線基板１０に実装されている。
次に、半導体装置２０の製造方法について、第９図乃至第１４図を用いて説明する。第９図は半導体装置の製造に用いられる半導体ウエハの模式的平面図であり、第１０図は第９図の一部を拡大した模式的断面図であり、第１１図は半導体装置の製造に用いられる板部材の平面図であり、第１２図は半導体ウエハと板部材とを接着固定した状態を示す模式的断面図であり、第１３図はバンプ電極を形成した状態を示す模式的断面図であり、第１４図はダイシング処理を施した状態を示す模式的断面図である。
まず、半導体ウエハとして、例えば７２０［μｍ］程度の厚さの単結晶シリコンからなる半導体ウエハ（半導体基板）３０を準備する。
次に、半導体ウエハ３０の互いに対向する一主面及び他の主面のうちの一主面である回路形成面に、半導体素子、配線４を含む多層配線層３、保護膜５、開口５Ａ、柔軟層６、開口６Ａ、配線７等を形成し、実質的に同一の記憶回路であるＳＲＡＭが内蔵された複数のチップ形成領域３１を行列状に形成する。複数のチップ形成領域３１の夫々は、半導体ウエハ３０を切断するためのダイシング領域（切断領域）３２を介して互いに離間された状態で配置されている。ここまでの工程を第９図及び第１０図に示す。
次に、半導体ウエハ３０の他の主面（裏面）を研削して厚さを薄くする。
次に、第１１図に示す板部材４０を準備する。板部材４０には複数の配線基板形成領域３１が形成されている。複数の配線基板形成領域３１の夫々は、第３図、第７図及び第８図に示す配線基板１０と同一の構成になっている。複数の配線基板形成領域３１の夫々は、板部材４０を切断するためのダイシング領域（切断領域）４２を介して互いに離間された状態で配置されている。複数の配線基板形成領域３１の夫々は、半導体ウエハ３０の夫々のチップ形成領域３１と対応するようにして配置されている。
次に、半導体ウエハ３０の回路形成面と板部材４０の一主面（配線１１が形成された面）とを向い合わせ、これらの間に例えばエポキシ系の熱硬化性樹脂に多数の導電性粒子８Ａが混入された異方導電性樹脂からなる接着材８を介在した状態で熱圧着し、半導体ウエハ３０と板部材４０とを接着固定すると共に、多数の導電性粒子８Ａのうち、一部の導電性粒子８Ａを介在して各チップ形成領域３１における配線７の第２部分７Ｂと各配線基板形成領域４１における配線１１の接続部分１１Ａとを電気的に接続する。接着材８としては、シート状のものが望ましいが、液状のものを用いてもよい。
この工程において、第４図に示すように、配線７の第２部分７Ｂは柔軟層６上に引き出されているため、柔軟層６の厚さに相当する分、半導体チップ１の保護膜５と配線基板１０の配線１１との間の距離を広くすることができる。また、柔軟層６及び配線７は柔らかい材料で形成されているため、配線７の第２部分と配線１１の接続部分１１Ａとの間に導電性粒子８Ａを挾み込むことによって生じる応力を緩和することができる。また、保護膜５は柔軟層６で覆われているため、導電性粒子８Ａが保護膜５に接触することはない。
なお、柔軟層６及び配線７としては、圧着時の圧力で容易に変形する材料で形成することが望ましい。
また、柔軟層６の厚さとしては、多数の導電性粒子８Ａのうち、最も大きい導電性粒子８Ａの大きさよりも厚くすることが望ましい。
即ち、本実施形態では、保護膜５＞導電性粒子８Ａ＞配線（Ｃｕ）１１＞＞柔軟層６上に形成された配線（Ｃｕ）７の順に柔らかくなるように各々の材料が設定されている。
次に、板部材４０の一主面と対向する他の主面（配線１２が形成された面）側において、各配線基板形成領域４１における配線１２の一部分にバンプ電極１５を形成する。バンプ電極１５としては、これに限定されないが、例えば、配線１２の一部分に球形状の半田材をボール供給法で供給し、その後、球形状の半田材を赤外線リフロー法で溶融することによって形成する。また、バンプ電極１５としては、配線１２の一部分にスクリーン印刷法で半田ペースト材を印刷し、その後、半田ペースト材を赤外線リフロー法で溶融することによって形成してもよい。ここまでの工程を第１３図に示す。
次に、半導体ウエハ３０のダイシング領域３２及び板部材３０のダイシング領域４２を同時にダイシングして、半導体ウエハ３０及び板部材４０を各チップ形成領域３１及び各配線基板形成領域４１毎に分割する。これにより、第１４図に示すように、複数の半導体装置２０を同時に形成することができる。
このように、本実施形態によれば、以下の効果が得られる。
（１）半導体装置２０において、一主面１Ａに、配線４と、配線４の電極パッド４Ａ（一部分）を除く配線部分（他の部分）を覆うようにして形成された保護膜５と、配線４の電極パッド４Ａを除くようにして保護膜５上に形成された柔軟層６と、配線４の電極パッド４Ａに第１部分７Ａが電気的に接続され、柔軟層６上に第２部分７Ｂが引き出された配線７とを有する半導体チップ１と、一主面１０Ａに配線１１を有する配線基板１０と、絶縁性樹脂の中に多数の導電性粒子８Ａを含む接着材８とを有し、半導体チップ１は、その一主面１Ａが配線基板１０の一主面１０Ａと向い合う状態で接着材８を介在して配線基板１０に接着され、配線７の第２部分７Ａは、多数の導電性粒子８Ａのうち、一部の導電性粒子８Ａを介在して配線１１の接続部分１１Ａに電気的に接続されている。
この構成により、配線７の第２部分７Ｂは柔軟層６上に引き出されているため、柔軟層６の厚さに相当する分、半導体チップ１の保護膜５と配線基板１０の配線１１との間の距離を広くすることができる。また、柔軟層６及び配線７は柔らかい材料で形成されているため、配線７の第２部分と配線１１の接続部分１１Ａとの間に導電性粒子８Ａを挾み込むことによって生じる応力を緩和することができる。また、保護膜５は柔軟層６で覆われているため、導電性粒子８Ａが保護膜５に接触することはない。この結果、導電性粒子８Ａによって半導体チップ１の保護膜５に生じる亀裂を防止することができる。
また、導電性粒子８Ａによって半導体チップ１の保護膜５に生じる亀裂を防止することができるので、信頼性の高い薄型で低コストの半導体装置２０を提供することができる。
（２）半導体装置２０において、配線４の電極パッド４Ａを露出するように柔軟層６に形成された開口６Ａの開口端は配線４の電極パッド４Ａを露出するように保護膜５に形成された開口５の開口端よりも内側に位置している。
この構成により、電極パッド４Ａの周縁部における保護膜５は柔軟層６によって覆われているので、電極パッド４Ａ上において導電性粒子８Ａによって生じる保護膜５の亀裂を防止することができる。
（３）半導体装置２０の製造において、一主面に複数のチップ形成領域３１を有する半導体ウエハ３０であって、各チップ形成領域３１は、配線４と、配線４の電極パッド４Ａ（一部分）を除く他の部分を覆うようにして形成された保護膜５と、配線４の電極パッド４Ａを除くようにして保護膜５上に形成された柔軟層６と、配線４の電極パッド４Ａに第１部分７Ａが電気的に接続され、柔軟層６上に第２部分７Ｂが引き出された配線７とを有する半導体ウエハ３０を準備し、更に、一主面に複数の配線基板形成領域４１を有する板部材４０であって、各配線基板形成領域３１は配線１１を有する板部材４０を準備し、更に、絶縁性樹脂の中に多数の導電性粒子８Ａを含む接着材８を準備する工程と、
半導体ウエハ３０の一主面と板部材４０の一主面との間に接着材８を介在して圧着し、半導体ウエハ３０と板部材４０とを接着すると共に、多数の導電性粒子８のうち、一部の導電性粒子８を介在して各チップ形成領域３１の配線４の電極パッド４Ａと各配線基板形成領域１０の配線１１の接続部分１１Ａとを電気的に接続する工程と、
半導体ウエハ３０及び板部材４０を、各チップ形成領域３１及び各配線基板形成領域４１毎に同時に分割する工程とを備える。
これにより、信頼性の高い薄型で低コストの半導体装置２０を複数同時に製造することができる。
（実施形態２）
本実施形態では、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体装置に本発明を適用した例について説明する。
第１５図は本発明の実施形態２であるＢＧＡ型半導体装置の模式的断面図であり、第１６図は第１５図の一部を拡大した模式的断面図である。
第１５図及び第１６図に示すように、本実施形態の半導体装置４０は、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
即ち、柔軟層６及び配線７は配線基板１０の一主面１０Ａに形成されている。柔軟層６は配線基板１０の配線１１の接続部分（一部分）１１を除く配線部分（他の部分）を覆うようにして形成されている。配線７の第１部分７Ａは柔軟層６に形成された開口６Ａを通して配線１１の接続部分１１Ａに電気的に接続され、配線７の第２部分７Ｂは柔軟層６上に引き出されている。
本実施形態の半導体装置５０の製造は、まず、半導体チップ１、配線基板１０及び接着材８を準備する。次に、半導体チップ１の回路形成面１Ａと配線基板１０の一主面１０Ａとを向い合わせ、これらの間に接着材（エポキシ系の熱硬化性樹脂の中に多数の導電性粒子８Ａが混入された異方導電性樹脂）８を介在した状態で熱圧着し、半導体チップ１と配線基板１０とを接着固定すると共に、多数の導電性粒子８Ａのうち、一部の導電性粒子８Ａを介在して半導体チップ１の配線４の電極パッド４Ａと配線７の第２部分７Ｂとを電気的に接続する。この工程において、第１６図に示すように、半導体チップ１の保護膜５と柔軟層６との間に挾まれた導電性粒子８Ａは柔軟層６に食い込むため、保護膜５への応力集中を避けることができる。この工程により、半導体装置５０がほぼ完成する。
このように、半導体装置５０において、一主面１Ａに、配線４と、配線４の電極パッド（一部分）４Ａを除く配線部分（他の部分）を覆うようにして形成された保護膜５とを有する半導体チップ１と、一主面１０Ａに、配線１１と、配線１１の接続部分（一部分）１１Ａを除く配線部分（他の部分）を覆うようにして形成された柔軟層６と、配線１１の接続部分１１Ａに第１部分７Ａが電気的に接続され、柔軟層６上に第２部分７Ｂが引き出された配線７とを有する配線基板１０と、絶縁性物質の中に多数の導電性粒子８Ａを含む接着材８とを有し、半導体チップ１は、その一主面１Ａが配線基板１０の一主面１０Ａと向い合う状態で接着材８を介在して配線基板１０に接着され、配線４の電極パッド４Ａは、多数の導電性粒子のうち、一部の導電性粒子８Ａを介在して配線７の第２部分７Ｂに電気的に接続されている。
この構成により、半導体チップ１の保護膜５と柔軟層６との間に挾まれた導電性粒子８Ａは柔軟層６に食い込むため、保護膜５への応力集中を避けることができる。この結果、導電性粒子８Ａによって半導体チップ１の保護膜５に生じる亀裂を防止することができる。
また、導電性粒子８Ａによって半導体チップ１の保護膜５に生じる亀裂を防止することができるので、信頼性の高い薄型で低コストの半導体装置５０を提供することができる。
（実施形態３）
本実施形態ではメモリモジュール（電子装置）に本発明を適用した例について説明する。
第１７図は、本発明の実施形態３であるメモリモジュールの模式的平面図であり、第１８図は、前記メモリモジュールの模式的断面図である。
本実施形態のメモリモジュール（電子装置）６０は、第１７図に示すように、配線基板１０の一主面１０Ａ上に実装部品として４つの半導体チップ１及び１つの半導体装置６１を実装し、１つのメモリシステムを構成している。４つの半導体チップ１の夫々には、記憶回路として例えばＳＲＡＭが内蔵されている。１つの半導体装置６１には、４つの半導体チップ１の夫々の記憶回路を制御する制御回路が内蔵されている。
半導体装置６１は、半導体チップ６２の電極パッド（ボンディングパッド）とリード６３のインナー部とをボンディングワイヤ６４で電気的に接続し、これらの半導体チップ６２、リード６３のインナー部及びボンディングワイヤ６４等を樹脂封止体６５で封止した構成になっている。この半導体装置６１のリード６３のアウター部は、配線基板１０の配線１１に半田によって電気的にかつ機械的に接続されている。
配線基板１０は、前述の実施形態で説明した配線基板１０と基本的に同様の構成になっている。即ち、本実施形態の配線基板１０は、第１８図及び第１６図に示すように、一主面１０Ａに、配線１１と、配線１１の接続部分（一部分）１１Ａを除く配線部分（他の部分）を覆うようにして形成された柔軟層６と、配線１１の接続部分１１Ａに第１部分７Ａが電気的に接続され、柔軟層６上に第２部分７Ｂが引き出された配線７とを有する構成になっている。半導体チップ１は、一主面１Ａに、配線４と、配線４の電極パッド（一部分）４Ａを除く配線部分（他の部分）を覆うようにして形成された保護膜５とを有する半導体チップ１とを有する構成になっている。半導体チップ１は、その一主面１Ａが配線基板１０の一主面１０Ａと向い合う状態で接着材８を介在して配線基板１０に接着され、配線４の電極パッド４Ａは、接着材８に混入された多数の導電性粒子（８Ａ）のうち、一部の導電性粒子（８Ａ）を介在して配線７の第２部分７Ｂに電気的に接続されている。
次に、メモリモジュール６０の製造について、第１８図を用いて説明する。
まず、半導体チップ１、接着材８及び配線基板１０を準備する。
次に、半導体チップ１の回路形成面１Ａと配線基板１０の一主面１０Ａとを向い合わせ、これらの間に接着材（エポキシ系の熱硬化性樹脂の中に多数の導電性粒子８Ａが混入された異方導電性樹脂）８を介在した状態で熱圧着し、半導体チップ１と配線基板１０とを接着固定すると共に、多数の導電性粒子８Ａのうち、一部の導電性粒子８Ａを介在して半導体チップ１の配線４の電極パッド４Ａと配線７の第２部分７Ｂとを電気的に接続する。この工程において、第１６図に示すように、半導体チップ１の保護膜５と柔軟層６との間に挾まれた導電性粒子８Ａは柔軟層６に食い込むため、保護膜５への応力集中を避けることができる。
次に、前記配線基板１０の一主面１０Ａ上に半導体装置６１を配置するとともに、配線１１の接続部分にペースト状の半田を介在してリード６３を配置する。
次に、熱処理を施して前記ペースト状の半田を溶融し、配線基板１０の配線１１と半導体装置６１のリード６３とを固着する。
次に、配線基板１０の他の主面（裏面）に配置された複数の配線１２の夫々の接続部にバンプ電極１５を形成することにより、メモリモジュール６０がほぼ完成する。
このように、本実施形態のモジュール６０によれば、前述の実施形態２と同様に、導電性粒子８Ａによって半導体チップ１の保護膜５に生じる亀裂を防止することができる。また、導電性粒子８Ａによって半導体チップ１の保護膜５に生じる亀裂を防止することができるので、信頼性の高い薄型化で低コストのモジュール６０を提供することができる。
なお、本実施形態では柔軟層６及び配線７を配線基板１０の一主面１Ａに形成した例について説明したが、前述の実施形態１のように、柔軟層６及び配線７を半導体チップ１に形成してもよい。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
導電性粒子によって半導体チップの保護膜に生じる亀裂を防止することができる。
信頼性の高い薄型で低コストの半導体装置及び電子装置を提供することができる。
産業上の利用可能性
以上のように、本発明に係わる半導体装置は、フリップチップ実装する半導体装置に適用して有益であり、また、このフリップチップ実装する半導体装置を用いる小型のメモリーカードやハンディタイプのパーソナルコンピュータ等の携帯機器、及び小型の情報通信機器、例えば携帯電話等に適用して有用である。
【図面の簡単な説明】
第１図は、本発明の実施形態１である半導体装置の模式的平面図である。
第２図は、本発明の実施形態１である半導体装置の模式的底面図である。
第３図は、第１図のＡ−Ａ線に沿う模式的断面図である。
第４図は、第３図の一部を拡大した模式的断面図である。
第５図は、第３図に示す半導体チップの模式的平面図である。
第６図は、第５図の一部を拡大した模式的平面図である。
第７図は、第３図に示す配線基板の模式的平面図である。
第８図は、第３図に示す配線基板の模式的底面図である。
第９図は、本発明の実施形態１である半導体装置の製造に用いられる半導体ウエハの平面図である。
第１０図は、第９図に示す半導体ウエハの模式的断面図である。
第１１図は、本発明の実施形態１である半導体装置の製造に用いられる板部材の平面図である。
第１２図は、本発明の実施形態１である半導体装置の製造において、半導体ウエハと板部材とを接着固定した状態を示す模式的断面図である。
第１３図は、本発明の実施形態１である半導体装置の製造において、バンプ電極を形成した状態を示す模式的断面図である。
第１４図は、本発明の実施形態１である半導体装置の製造において、ダイシング処理を施した状態を示す模式的断面図である。
第１５図は、本発明の実施形態２である半導体装置の模式的断面図である。
第１６図は、第１５図の一部を拡大した模式的断面図である。
第１７図は、本発明の実施形態３であるメモリモジュール（電子装置）の模式的平面図である。
第１８図は、本発明の実施形態３であるメモリモジュールの模式的断面図である。
【図１】
0003872648.tif 000002
【図２】
0003872648.tif 000003
【図３】
0003872648.tif 000004
【図４】
0003872648.tif 000005
【図５】
0003872648.tif 000006
【図６】
0003872648.tif 000007
【図７】
0003872648.tif 000008
【図８】
0003872648.tif 000009
【図９】
0003872648.tif 000010
【図１０】
0003872648.tif 000011
【図１１】
0003872648.tif 000012
【図１２】
0003872648.tif 000013
【図１３】
0003872648.tif 000014
【図１４】
0003872648.tif 000015
【図１５】
0003872648.tif 000016
【図１６】
0003872648.tif 000017
【図１７】
0003872648.tif 000018
【図１８】
0003872648.tif 000019