(57)【要約】【課題】低コスト化が図れるともに、電気的かつ機械的な安定性も兼ね備えた、電極部を含む半導体装置を提供する。【解決手段】本発明の半導体装置は、酸化膜または酸素含有基板からなる支持体１１と、前記支持体に接して配される電極部２７とを備えた半導体装置１０であって、前記電極部が、前記支持体に対して、Ｃｕ合金膜１２、Ｓｎ合金膜１３、はんだペースト１４の順に重ねて配されてなる。【選択図】図１
2016219503.tif 000002
【特許請求の範囲】
【請求項１】
酸化膜または酸素含有基板からなる支持体と、
前記支持体に接して配される電極部とを備えた半導体装置であって、
前記電極部が、前記支持体に対して、Ｃｕ合金膜、Ｓｎ合金膜、はんだペーストの順に重ねて配されてなることを特徴とする半導体装置。
【請求項２】
前記Ｃｕ合金膜が、Ｃｕ、Ｍｇ、Ａｌを含有してなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｃｕ合金膜の厚さ［ｎｍ］が、２００以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置が、電極パッドとして機能することを特徴とする実装デバイス。
【請求項５】
前記電極パッドのうち、前記支持体が透明導電膜からなる酸化膜であり、かつ、前記透明導電膜が発光素子の窓極であることを特徴とする請求項４に記載の実装デバイス。
【請求項６】
前記電極パッドのうち、前記Ｃｕ合金膜が前記透明導電膜上において、単層構造をなす部位を備えることを特徴とする請求項５に記載の実装デバイス。
【請求項７】
酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備え、前記電極部が、前記支持体に対して、Ｃｕ合金膜、Ｓｎ合金膜、はんだペーストが順に重ねて配されてなる半導体装置の製造方法であって、
前記支持体上に前記Ｃｕ合金膜をスパッタ法により形成する工程Ｓ１、
前記Ｃｕ合金膜上に前記Ｓｎ合金膜をスパッタ法により形成する工程Ｓ２、
前記Ｓｎ合金膜上に前記はんだペーストを塗布法により形成する工程Ｓ３、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記工程１が、前記Ｃｕ合金膜を形成するために、（Ｃｕ−Ｍｇ−Ａｌ）を含有するターゲットを用いることを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化膜または酸素含有基板に対して密着性に優れた電極部を含む、半導体装置及びその製造方法、並びに実装デバイスに関する。
【背景技術】
【０００２】
従来、ＬＥＤなどの発光素子や太陽電池やＣＣＤなどの受光素子における窓極、いわゆる光が入射あるいは出射する側に配置される電極層としては、たとえばＡｌ膜やＮｉ膜を用いた構成が知られている（特許文献１）。ｐ型ＧａＮ層からなる導電層上に、たとえばＮｉからなる金属薄膜を配置し透明電極とする場合には、光の透過性を確保するためには薄膜化する必要がある。また、金属薄膜に代えて、光の透過性に優れる酸化インジウム（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）に代表される透明導電膜からなる電極を用いる場合は、金属薄膜の電極よりも透過率の高い電極とすることができる。今後もＬＥＤの高発光効率は常に求められ続けており、より優れた電極が必要となっている。
【０００３】
また、光の入射あるいは出射する側の全域に、前述の透明導電膜を設けた場合、該透明導電膜から外部へ電気的に信号を取り出すためには、該透明導電膜の上に、たとえばコンタクトメタル層およびボンディングパット層などからなる電極部を局所的に配置し、該ボンディングパット層に対して金属細線（ワイヤー）がボンディングされる構成が検討されている。
【０００４】
図８は、上記構成を採用した、従来の半導体装置の一例を示す模式図である。図８において、電極部を含む半導体装置１００は、導電層付基板からなる支持体１０１の上に、コンタクトメタル層としてＮｉオーミック層１０２、Ａｕ表面層１０５が順に重ねて配され、さらにＡｕ表面層１０５の上にはボンディングパット層として機能するはんだペースト１０６が設けられている。
【０００５】
上記構成からなる電極部を含む半導体装置には、低コスト化を図ることが求められており、そのためには、コンタクトメタル層を構成する層数の削減とともに、Ａｕなどコストの嵩む材料の見直しが期待されている。
また、透明導電膜に含まれる酸素の影響があっても、実使用に耐える導電性が維持され、かつ、透明導電膜との間で安定した密着性も確保される必要がある。このような要求は、透明導電膜の上に電極部が配される構成に限定される課題ではなく、酸化膜または酸素含有基板からなる支持体の上に、電極部が設けられる構成の半導体装置における、共通した課題として認識されていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−０９４０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の事情に鑑みてなされたもので、低コスト化が図れるとともに、電気的かつ機械的な安定性も兼ね備えた、電極部を含む半導体装置及びその製造方法、並びに実装デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の半導体装置は、酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備えた半導体装置であって、前記電極部が、前記支持体に対して、Ｃｕ合金膜、Ｓｎ合金膜、はんだペーストの順に重ねて配されてなることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記Ｃｕ合金膜が、Ｃｕ、Ｍｇ、Ａｌを含有してなることを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項２において、前記Ｃｕ合金膜の厚さ［ｎｍ］が、２００以上であることを特徴とする。
本発明の請求項４に記載の実装デバイスは、請求項１乃至３のいずれか一項に記載の半導体装置が、電極パッドとして機能することを特徴とする。
本発明の請求項５に記載の実装デバイスは、請求項４において、前記電極パッドのうち、前記支持体が透明導電膜からなる酸化膜であり、かつ、前記透明導電膜が発光素子の窓極であることを特徴とする。
本発明の請求項６に記載の実装デバイスは、請求項５において、前記電極パッドのうち、前記Ｃｕ合金膜が前記透明導電膜上において、単層構造をなす部位を備えることを特徴とする。
本発明の請求項７に記載の半導体装置の製造方法は、酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備え、前記電極部が、前記支持体に対して、Ｃｕ合金膜、Ｓｎ合金膜、はんだペーストが順に重ねて配されてなる半導体装置の製造方法であって、前記支持体上に前記Ｃｕ合金膜をスパッタ法により形成する工程１、前記Ｃｕ合金膜上に前記Ｓｎ合金膜をスパッタ法により形成する工程２、前記Ｓｎ合金膜上に前記はんだペーストを塗布法により形成する工程３、を含むことを特徴とする。
本発明の請求項８に記載の半導体装置の製造方法は、請求項７において、前記工程１が、前記Ｃｕ合金膜を形成するために、（Ｃｕ−Ｍｇ−Ａｌ）を含有するターゲットを用いることを特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置は、酸化膜または酸素含有基板からなる支持体と、前記支持体に接して配される電極部とを備えており、前記電極部が、前記支持体に対して、Ｃｕ合金膜、Ｓｎ合金膜、はんだペーストの順に重ねて配された構成とされている。
すなわち、本発明の半導体装置によれば、電極部は、金などコストの嵩む材料を使う必要が無いので、従来に比べて低コスト化が図れる。
また、電極部のうち、酸素を含有する支持体と接触する部位には、酸素の影響を受けにくいＣｕ合金膜が配されているため、酸素の影響を受け易いＳｎ合金膜は、支持体との間にＣｕ合金膜が存在することにより、支持体から侵入する酸素の影響が軽減される。これにより、支持体とＣｕ合金膜とＳｎ合金膜との間は、電気的にも機械的にも安定した状態が確保される。また、Ｓｎ合金膜がはんだ組成を選択することにより、Ｓｎ合金膜はその上に配置されるはんだペーストとの間においても、電気的かつ機械的に良好な状態が得られる。
ゆえに、本発明は、低コスト化が図れるともに、電気的かつ機械的な安定性も兼ね備えた、電極部を含む半導体装置の提供に貢献する。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る半導体装置の一例を示す断面模式図。
【図２】本発明に係る半導体装置の製造方法の一例を示すフローチャート。
【図３】本発明に係る半導体装置の製造装置の一例を示す断面模式図。
【図４】半導体装置の評価結果を示す表および写真。
【図５】半導体装置が電極パッドとして機能する実装デバイスの一例を示す模式図。
【図６】図５の実装デバイスを上方から見た平面模式図。
【図７】半導体装置が内在された構成の実装デバイスの一例を示す模式図。
【図８】従来の半導体装置の一例を示す模式図。
【発明を実施するための形態】
【００１１】
以下、本発明に係る半導体装置の一実施形態を、図面に基づいて説明する。
図１は、本実施形態における半導体装置を示す断面模式図である。図１において、半導体装置１０は、酸化膜または酸素含有基板からなる支持体１１と、この支持体１１に接して配される電極部２７とを備えている。この電極部２７は、支持体１１に対して、Ｃｕ合金膜１２、Ｓｎ合金膜１３、はんだペースト１４の順に重ねて配された構成とされている。
この電極部２７は、ワイヤーボンディングＷＢによって、不図示の外部回路と電気的に接続される。
【００１２】
本発明者らは、以下に述べる各種構成の電極部を試作・検討した結果、上記構成からなる電極部の開発に成功した。
＜電極部の試作１＞
まず、はんだペースト１４との密着性に優れるＳｎ合金膜１３を、酸化膜または酸素含有基板からなる支持体１１の上に直接、スパッタ成膜する手法について検討した。その結果、酸化膜または酸素含有基板からなる支持体１１に対して、スパッタ成膜されたＳｎは凝集してドロップ形状となる現象があり、酸化膜または酸素含有基板からなる支持体１１上ではＳｎの薄膜化は困難であることが分かった。
【００１３】
＜電極部の試作２＞
そこで、本発明者らは、酸化膜または酸素含有基板からなる支持体に対して、何らかの中間層を介してＳｎ合金膜を設ける構成について検討した。中間層としては、Ｎｉ、Ｔｉ、Ｃｕを候補とし、スパッタ成膜法により形成する際の課題、および、下層である支持体や上層であるＳｎ合金膜との関係などについて更に検討した。
【００１４】
（中間層をＮｉ膜とした場合）
Ｎｉはレアメタルであり材料価格が高いという課題に加えて、Ｎｉが磁性体のためスパッタ母材としては板厚３ｍｍ程度の極薄ターゲットを用いる必要があるので、ターゲット交換を行う工程が頻繁となり、生産性が低いという問題があった。
【００１５】
（中間層をＴｉ膜とした場合）
Ｔｉは活性金属のため、Ｔｉ膜の表面には自然酸化膜が容易に形成されやすい。これにより、Ｔｉ酸化膜上にＳｎ合金膜を設けることになり、前述した問題（スパッタ成膜されたＳｎは凝集してドロップ形状となる現象）が再燃する。
【００１６】
（中間層をＣｕ膜とした場合）
酸化膜または酸素含有基板からなる支持体に対して、Ｃｕ膜は密着性が悪い。しかしながら、Ｃｕ膜にＭｇやＡｌ等を含有したＣｕ合金膜とすることにより、酸化膜または酸素含有基板からなる支持体との密着性が大幅に改善することが分かった。また、Ｃｕ合金からなるスパッタ母材であれば、たとえば１０ｍｍを越えるような板厚のターゲットを使用できるので、ターゲット交換の頻度を下げることが可能となり、スパッタ装置の成膜空間の大気開放を伴うメンテナンスの間隔を大幅に伸ばすことができるので、優れた量産性も期待できる。
【００１７】
以上の結果から、酸化膜または酸素含有基板からなる支持体１２に接して配される電極部２７としては、支持体１１に対して、Ｃｕ合金膜１２、Ｓｎ合金膜１３、はんだペースト１４の順に重ねて配された構成が、良好な密着性と電気的接続を両立できることが明らかとなった。
【００１８】
図１の構成からなる半導体装置、すなわち、酸化膜または酸素含有基板からなる支持体１１と、前記支持体に接して配される電極部２７とを備え、前記電極部が、前記支持体に対して、Ｃｕ合金膜１２、Ｓｎ合金膜１３、はんだペースト１４が順に重ねて配されてなる半導体装置１０の製造方法としては、たとえば、図２に示すような工程Ｓ１〜Ｓ３を含むものが挙げられる。
工程Ｓ１：支持体１１上にＣｕ合金膜１２をスパッタ法により形成する。
工程Ｓ２：Ｃｕ合金膜１２上にＳｎ合金膜１３をスパッタ法により形成する。
工程Ｓ３：Ｓｎ合金膜１３上にはんだペースト１４を塗布法により形成する。
その後、上記工程Ｓ１〜Ｓ３により形成された半導体装置１０に対して、ワイヤーボンディングを行うことにより、半導体装置を構成する電極部２７は、不図示の外部回路と電気的に接続される。
【００１９】
図３は、本発明に係る半導体装置の製造装置の一例を示す断面模式図である。
図３に示す半導体装置の製造装置は、スパッタ法によりＣｕ合金膜とＳｎ合金膜を形成する成膜装置４０であって、仕込取出室４１と成膜室４２とを備えている。
成膜対象物である支持体１１を仕込取出室４１の内部へ搬入し、排気手段４７ａにより仕込取出室４１の内部を真空排気する。次いで、仕込取出室４１と成膜室４２の間に配されたゲートバルブ４８を開けて、排気手段４７ｂにより予め真空排気された状態にある成膜室４２の内部へ、不図示の搬送手段により支持体１１を移動させる。
ここで、成膜対象物である支持体１１とは、被成膜面が「酸化膜または酸素含有基板」からなる支持体１１を意味する。
【００２０】
成膜室４２の内部には、Ｃｕ合金膜形成用のターゲット４５と、Ｓｎ合金膜形成用のターゲット４６とが配置されている。
成膜室４２には、所望のプロセスガスを導入する手段４４が接続されており、成膜室４２の内部は、排気手段４７ｂによって真空排気され、所定の圧力に制御可能とされている。所定の圧力において、不図示の電源から所定の電力をターゲット４５に供給することにより、ターゲット４５はスパッタされた状態が維持される。このような状態にあるターゲット４５の前方空間を、支持体１１の被処理面が、Ｃｕ合金膜形成用のターゲット４５に対面するような位置関係を保ちながら、不図示の搬送手段によって支持体１１を通過させる。これにより、支持体１１の被成膜面には所望のＣｕ合金膜１２が形成される（通過方式）。
【００２１】
上記Ｃｕ合金膜は、構成元素や組成比によって、好適な成膜条件（膜厚、成膜温度、プロセスガス、プロセスガスの圧力など）の調整が必要な場合がある。その際には、作製する膜厚に応じて当該ターゲットの前方空間を複数回、支持体が通過する方式としてもよい。あるいは、ターゲット前に支持体を固定して（静止させて）、所定の時間だけスパッタに曝すことにより、支持体上に所望の膜厚を形成する方式（固定方式）としても構わない。
【００２２】
Ｃｕ合金膜用のターゲットとしては、添加元素としてＭｇ，Ａｌ，Ｎｉ，Ｔｉ，Ｚｒ，Ｍｎを少なくとも１種含み、添加元素は０．５〜３０ａｔ％であり、残部Ｃｕからなる組成のものが好適である。中でも、（Ｃｕ−Ｍｇ−Ａｌ）合金ターゲットが、後工程のウェットエッチングが容易であることから、特に好ましい。
Ｃｕ合金膜の膜厚［ｎｍ］は、２００以上３０００（＝３μｍ）以下が好ましい。Ｃｕ合金膜の膜厚が２００ｎｍより薄い場合は、酸化膜または酸素含有基板からなる支持体１１側から、Ｃｕ合金膜中に侵入した酸素が、Ｃｕ合金膜を突き抜け、次工程で形成されるＳｎ合金膜まで至り、Ｓｎ合金膜が酸素の影響を受けて抵抗増加など不具合を生じる虞がある。Ｃｕ合金膜の膜厚が３０００（＝３μｍ）を越えると、そのパターニング形状により、後工程における保護層の被覆性が不十分となる影響があるため芳しくない。
以下に示す表１は、Ｃｕ合金膜の成膜条件の一例である。すなわち、表１は工程Ｓ１に相当する。
【００２３】
【表１】
2016219503.tif 000003
【００２４】
次に、Ｃｕ合金膜形成用のターゲット４５がスパッタされた状態（放電）を停止させた後、Ｓｎ合金膜形成用のターゲット４６がスパッタされた状態（放電）とする。その際、成膜室４２には、所望のプロセスガスを導入する手段４４からはＡｒガスが導入され、成膜室４２の内部は、排気手段４７ｂによって真空排気され、所定の圧力に制御可能とされている。所定の圧力において、不図示の電源から所定の電力をターゲット４６に供給することにより、ターゲット４６はスパッタされた状態が維持される。このような状態にあるターゲット４６の前方空間を、支持体１１に設けたＣｕ合金膜が、Ｓｎ合金膜形成用のターゲット４６に対面するような位置関係を保ちながら、不図示の搬送手段によって支持体１１を通過させる。これにより、支持体１１の被成膜面には、Ｃｕ合金膜１２を覆うように、所望のＳｎ合金膜１３が形成される（通過方式）。
【００２５】
上記Ｓｎ合金膜も、構成元素や組成比によって、好適な成膜条件（膜厚、成膜温度、プロセスガス、プロセスガスの圧力など）の調整が必要な場合がある。その際には、作製する膜厚に応じて当該ターゲットの前方空間を複数回、支持体が通過する方式としてもよい。あるいは、ターゲット前に支持体を固定して（静止させて）、所定の時間だけスパッタに曝すことにより、支持体上に所望の膜厚を形成する方式（固定方式）としても構わない。
【００２６】
Ｓｎ合金膜用のターゲットとしては、はんだ材料として用いられるＳｎ系の各種組成であれば、組成比に制限はない。代表的な添加元素としては、Ａｇ，Ｃｕ，Ｎｉ，Ｐｂ，Ｉｎ，Ｓｂ等が挙げられる、
以下に示す表２は、Ｓｎ合金膜の成膜条件の一例である。すなわち、表２は工程Ｓ２に相当する。
【００２７】
【表２】
2016219503.tif 000004
【００２８】
次いで、Ｃｕ合金膜１２とＳｎ合金膜１３が順に、被成膜面（酸化膜または酸素含有基板）上に形成された支持体１１は、ゲートバルブ４８を開けて、予め真空排気されている
仕込取出室４１へ成膜室４２から、不図示の搬送手段によって戻される。
その後、ゲートバルブ４８を閉めて、仕込取出室４１を大気圧とすることにより、支持体１１は成膜装置４０の外部へ取り出される。
【００２９】
さらに、大気雰囲気中において、半田ペースト１３を公知の条件で塗布、焼成することにより、本発明に係る半導体装置１０、すなわち、
酸化膜または酸素含有基板からなる支持体１１と、該支持体１１に接して、Ｃｕ合金膜１２、Ｓｎ合金膜１３、はんだペースト１４の順に重ねて配されてなる電極部２７とを備えた半導体装置１０、が得られる。このような半導体装置１０は、たとえば、電極部２７を構成するはんだペースト１４の最表面が、不図示の外部回路とワイヤーボンディングＷＢによって電気的に接続するために用いられる。
【００３０】
前記支持体１１として、酸化膜（ＩＴＯ膜）により表面が覆われたガラス基板（コーニング社製：ＥＡＧＬＥ  ＸＧ）を用い、該ＩＴＯ膜上にＣｕ合金膜とＳｎ合金膜を積層形成した試料（以下、実施例と呼ぶ）、及び、該ＩＴＯ膜上にＳｎ合金膜のみを形成した試料（以下、比較例と呼ぶ）を用意した。また、各試料（実施例、比較例）ごとに、成膜後の試料（以下、ａｓ  ｄｅｐｏとも呼ぶ）と、２３０℃、１時間の後加熱処理を施した試料（以下、２３０℃ Ａｎｎｅａｌとも呼ぶ）を、それぞれ１００個作製した。
【００３１】
図４は、４種類の試料に対して膜の密着性を評価した試験結果である。この膜の密着性評価試験は、ＪＩＳＫ５４００に基づき実施した。図４（ａ）は各試料の作製条件と評価結果、図４（ｂ）は試料１Ｂにおける試験後の膜表面写真、図４（ｃ）は試料２Ｂにおける試験後の膜表面写真、をそれぞれ示している。
比較例の試料は、後加熱処理の有無に関わらず、１００個全ての試料において、図４（ｂ）に示すような「膜剥がれ」が観測された。ゆえに、図４（ａ）の比較例の欄には、評価試験結果として×印を記載した。
これに対して、実施例の試料は、後加熱処理の有無に関わらず、１００個全ての試料において、図４（ｃ）に示すように「膜剥がれ」が観測されなかった。ゆえに、図４（ａ）の実施例の欄には、評価試験結果として○印を記載した。
以上の結果より、本発明に係る電極部を含む半導体装置は、高価な貴金属が不要なので低コスト化が図れるとともに、電気的かつ機械的な安定性も兼ね備えていることが明らかとなった。
【００３２】
上述した構成からなる半導体装置１０は、各種の実装デバイスにおいて、電極パッドとして機能する。たとえば、図５に示すような、前記電極パッドのうち、前記支持体が透明導電膜からなる酸化膜であり、かつ、前記透明導電膜が発光素子の窓極である実装デバイスが挙げられる。図５において、領域αが上述した半導体装置１０に相当する。
【００３３】
＜実装デバイス１（発光ダイオード素子）＞
図５は、本発明に係る半導体装置が電極パッドとして機能する実装デバイスの一例を示す模式図である。
図５の実装デバイス２０は、発光ダイオード素子であり、前記電極部２７が正電極（ｐ−Ｐａｄとも呼ぶ）に使用された構成例である。実装デバイス２０は、たとえば、サファイアからなる基板２１上に、ＧａＮを主成分とするｎ型半導体層２３、ＧａＮを主成分とするｐ型半導体層２５が重ねて配されている。その際、基板２１上にＧａＮからなるバッファ層２２を設けて、該バッファ層２２上にｎ型半導体層２３を形成することにより、ｎ型半導体層２３のエピタキシャル成長を促す構成が好ましい。
【００３４】
また、発光効率を向上させるために、ｎ型半導体層２３上に多重量子井戸層（ＭＱＷとも呼ぶ）２４を形成した後、多重量子井戸層２４上にｐ型半導体層２５と補助電極層２６が設けられる。補助電極層２６は、光が出射される側なので窓局と呼ばれ、光学的な透明性と良好な導電性を兼ね備えた、金属酸化物からなる透明導電膜が多用される。このような透明導電膜としては、たとえば、ＩＴＯ（インジウム・スズ酸化物）、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＩＺＯ（インジウム・亜鉛酸化物）、ＩＧＺＯ（インジウム・ガリウム・亜鉛により構成された酸化物）の薄膜を用いることができる。
【００３５】
透明導電膜からなる補助電極層２６の上には、上述した本発明の半導体装置の層構成からなる正電極（以下、ｐ−ＰＡＤとも呼ぶ）２７が接触して形成されており、ｐ型半導体層２５は補助電極層２６を介して正電極２７に電気的に接続されている。
他方、ｎ型半導体層２３には、負電極（以下、ｎ−ＰＡＤとも呼ぶ）２８が接触して形成されており、ここでは、ｎ型半導体層２３のうち、多重量子井戸層２４側の面が一部露呈された部位を備えており、負電極２８はその露呈された部位に載置されている、これにより、ｎ型半導体層２３は負電極２８に電気的に接続されている。ゆえに、負電極２８は、必ずしも、上述した本発明の半導体装置の層構成を採用する必要はないが、負電極２８を正電極２７と同じ層構成とした場合には、製造工程の簡略化、低コストなどが図れる。
【００３６】
図６は、図５の実装デバイスを上方から見た平面模式図である。図６において、ｎ型半導体層２３が格子状に配されており、その一辺から延びる部位２３Ｌの根元に負電極２８が配置されている。格子状をなすｎ型半導体層２３によって囲まれた領域は、透明導電膜からなる補助電極層２６であり、その上に正電極２７が配されている。この正電極２７の最下層を構成するＣｕ合金膜１２の一部のみが、二股をなして直線状に延びる部位１２Ｌ１、１２Ｌ２を備えている。これにより、ｎ型半導体層２３からなる部位２３Ｌは、Ｃｕ合金膜１２からなる部位１２Ｌ１、１２Ｌ２により、所定の離間距離をもって挟まれた構成とされている。部位２３Ｌ、部位１２Ｌ１、１２Ｌ２は、いわゆる、フィンガー電極として機能することになり、電気的な導電性の向上に寄与する。
【００３７】
＜実装デバイス２（ＴＦＴ素子）＞
図７は、半導体装置が内在された構成の実装デバイスの一例を示す模式図であり、ＴＦＴ素子に適用した構成例である。
図７のＴＦＴ素子６０は、酸素含有基板（ガラス）６１の上に、Ｃｕ合金膜６２とＳｎ合金膜６３からなるゲート部、酸化膜６４からなる絶縁部、ＩＧＺＯ膜６５からなるチャネル部、Ｃｕ合金膜６６ｓ（６６）とＳｎ合金膜６７ｓ（６７）からなるソース部、Ｃｕ合金膜６６ｄ（６６）とＳｎ合金膜６７ｄ（６７）からなるドレイン部、透明導電膜６８からなるパッシベーション部、により構成されている。
【００３８】
図７のＴＦＴ素子６０は、上述した構成の半導体装置１０が、ゲート部、ソース部、ドレイン部の三カ所に適用された場合である。すなわち、酸素含有基板６１／Ｃｕ合金膜６２／Ｓｎ合金膜６３の構成例がゲート部であり、ＩＧＺＯ膜（酸化膜）６５／Ｃｕ合金膜（６６）／Ｓｎ合金膜（６７）の構成例がソース部とドレイン部である。このようなＴＦＴ素子６０においても、本発明の半導体装置１０の層構成を組み込むことにより、低コスト化が図れるとともに、電気的かつ機械的な安定性が実現できる。
【産業上の利用可能性】
【００３９】
本発明は、半導体装置に広く適用可能である。本発明の半導体装置は、低コスト化とともに、電気的かつ機械的な安定性が求められる各種の実装デバイスに好適に用いられる。
【符号の説明】
【００４０】
１０  半導体装置、１１  支持体、１２  Ｃｕ合金膜、１３  Ｓｎ合金膜、１４  はんだペースト、２７  電極部。
【図１】
2016219503.tif 000005
【図２】
2016219503.tif 000006
【図３】
2016219503.tif 000007
【図５】
2016219503.tif 000008
【図６】
2016219503.tif 000009
【図７】
2016219503.tif 000010
【図８】
2016219503.tif 000011
【図４】
2016219503.tif 000012