(57)【特許請求の範囲】
【請求項１】
複数の画素のそれぞれにスイッチング素子を設けたアクティブマトリックス液晶表示装置を駆動する場合に、水平方向は１ソース配線ごとに、垂直方向は２ゲート配線ごとに画素に逆極性の電圧を印可し、かつ各画素に印可する電圧の極性を時間的に所定の周期で反転させる２×１ドット反転駆動方式の液晶表示装置であって、
前記２×１ドット反転駆動方式においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２選択時との画素充電特性が均一になるように、
前記ゲート配線１に入力する第１の選択パルスまたは前記ゲート配線２に入力する第２の選択パルスのパルス幅を制御する液晶表示装置。
【請求項２】
前記ゲート配線１に入力する第１の選択パルスに比べて前記ゲート配線２に入力する第２の選択パルスのパルス幅を小さくした請求項１記載の液晶表示装置。
【請求項３】
前記第１の選択パルスに比べて前記ゲート配線２に入力する前記第２の選択パルスのパルス幅を小さくする手段として、
ソース電位の極性反転から時間τ１以前に前記第１の選択パルスを前記ゲート配線１に入力し、
かつ前記第１の選択パルスのパルス幅を１水平走査期間に設定し、
かつ前記第２の選択パルスの立ち上がりのタイミングは第１の選択パルスが立ち下がってから時間τ２経過後とし、
かつ前記第２の選択パルスのパルス幅を１水平走査期間から時間τ２だけ小さく設定した請求項１または２記載の液晶表示装置。
【請求項４】
前記第１の選択パルスと前記第２の選択パルスの選択パルス幅を１水平走査期間よりともに短くした請求項１〜３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記第１の選択パルスと前記第２の選択パルスの選択パルス幅を１水平走査期間よりともに短くする手段として、
極性反転するソース電位が所定の電位に到達した後に前記第１の選択パルスを前記ゲート配線１に入力し、
かつ前記第１の選択パルスのパルス幅を水平走査期間から時間τ３を差し引いたパルス幅に設定し、
かつτ３は前記第１の選択パルスの遅延時間と前記ソース電位の遅延時間の和よりは大きな値に設定し、
かつ第１の選択パルスが立ち下がる時刻に前記ゲート配線２に第２の選択パルスを入力し、
かつ第１の選択パルスと第２の選択パルスのパルス幅を同じにした請求項１〜４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記第１の選択パルスと前記第２の選択パルスのパルスの時刻と幅を任意に設定した請求項１〜５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第１の選択パルスと前記第２の選択パルスのパルスの時刻と幅を任意に設定する手段として、選択パルスがＶｇ１、Ｖｇ２の２値で形成される場合、アクティブマトリックス液晶表示装置の回路基板上でＯ、Ｖｃｃをもつ制御パルスを生成し、制御パルス電位がＶｃｃの際には選択パルスＶｇ２を、制御パルス電位が０の際には制御パルスＶｇ１を、ゲート配線に入力させることによって設定することにより、２×１ドット反転駆動方式において選択パルスの時刻と幅を任意に設定した請求項１〜６のいずれか１項に記載の液晶表示装置。
【請求項８】
複数の画素のそれぞれにスイッチング素子を設けたアクティブマトリックス液晶表示装置を駆動する場合に、水平方向は１ソース配線ごとに、垂直方向は２ゲート配線ごとに画素に逆極性の電圧を印加し、かつ各画素に印加する電圧の極性を時間的に所定の周期で反転させる２×１ドット反転駆動方式の液晶表示装置であって、前記２×１ドット反転駆動においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２選択時との画素充電特性が均一になるように、
前記ゲート配線１上の画素に設置するスイッチング素子の駆動能力を、ゲート配線２上に画素の設置するスイッチング素子の駆動能力に比べて大きくした液晶表示装置。
【請求項９】
前記スイッチング素子が薄膜トランジスタ（ＴＦＴ）であり、
前記ゲート配線１上の画素に設定されたスイッチング素子の駆動能力を前記ゲート配線２上の画素に設定されたスイッチング素子の駆動能力に比べて向上させる手段として、前記ゲート配線１上の画素に設置されたＴＦＴのＷ（チャネル幅）／Ｌ（チャネル長さ）を前記ゲート配線２上の画素に設置されたＴＦＴのＷ／Ｌに比べて大きくした請求項８記載の液晶表示装置。
【請求項１０】
複数の画素のそれぞれにスイッチング素子を設けたアクティブマトリックス液晶表示装置を駆動する場合に、水平方向は１ソース配線ごとに、垂直方向は２ゲート配線ごとに画素に逆極性の電圧を印可し、かつ各画素に印可する電圧の極性を時間的に所定の周期で反転させる２×１ドット反転駆動方式の液晶表示装置であって、
前記２×１ドット反転駆動方式においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２選択時との画素充電特性が均一になるように、前記ゲート配線２に前記第２の選択パルスが入力し前記ゲート配線２上の画素に設置されたスイッチング素子がＯＮ状態となってから画素への電荷の供給能力を所定の時間だけ抑制することを特徴とする液晶表示装置。
【請求項１１】
前記ゲート配線２に前記第２の選択パルスが入力し前記ゲート配線２上の画素に設置されたスイッチング素子がＯＮ状態となってから画素への電荷の供給能力を所定時間だけ抑制する手段として、前記ゲート配線２に前記第２の選択パルスが入力されるタイミングでソースＩＣの出力抵抗を所定の時間だけ高抵抗とした請求項１０記載の液晶表示装置。
【請求項１２】
複数の画素それぞれにスイッチング素子を設けたアクティブマトリックス液晶表示装置を駆動する場合に、水平方向は１ソース配線ごとに、垂直方向は２ゲート配線ごとに画素に逆極性の電圧を印加し、かつ各画素に印加する電圧の極性を時間的に所定の周期で反転させる２×１ドット反転駆動方式の液晶表示装置であって、前記２×１ドット反転駆動方式においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２選択時との画素充電特性が均一になるように、
前記ゲート配線１に１水平走査期間の前記第１の選択パルスを入力し、
かつそれより（４×ｍ）水平走査期間（ｍ＝１，２，３，‥‥‥）以前に２水平走査期間のパルス幅の前記第３の選択パルスを前記ゲート配線１に入力し、
かつ前記ゲート配線２に１水平走査期間の前記第２の選択パルスを入力し、
かつそれより（（４×ｍ）＋１）水平走査期間（ｍ＝１，２，３，‥‥‥）以前に２水平走査期間のパルス幅の前記第４の選択パルスを前記ゲート配線２に入力する液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型液晶装置に関し、特に２×１ドット反転駆動方式における１行おきの輝度むらを解消した液晶表示装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
液晶表示装置は、液晶の電気光学特性と偏向板を組み合わせることにより、液晶に印可する電圧を制御することで表示を行なうものであり、ＣＲＴに比べ重量が小さく携帯性に優れ、近年、モーバイルコンピュータ用途の表示装置などに応用されている。なかでも、とくに個々の画素にＴＦＴなどのスイッチング素子を設け、液晶に印可する電圧の制御を行なうアクティブマトリックス型液晶表示装置は単純マトリックス型液晶表示装置と比較して表示品位に優れた特徴を有し、その開発、応用が盛んに行なわれている。
【０００３】
図１２に基本的なアクティブマトリックス型液晶表示装置の等価回路を示しその動作について説明する。ゲート配線１２１とソース配線１２２の交差部にＴＦＴ等のスイッチング素子１２３、液晶容量１２８、補助容量１２９を形成し画素とする。その画素をマトリックス状に配置し画素アレイを形成する。任意のゲート配線に選択パルスが印可されると前記ゲート配線上に接続したスイッチング素子すべてがオン状態となり、各スイッチング素子に接続されたソース配線に印可されている信号がスイッチング素子を介して液晶容量、補助容量に書き込まれ、前記ゲート配線が非選択状態となるとスイッチング素子がオフ状態となり、液晶容量、補助容量に書き込まれた電荷は１垂直走査期間後に前記ゲート配線に選択パルスが入力されるまで保持される。
【０００４】
図１３に２×１ドット反転駆動方式におけるラスタ表示でのゲート電位Ｖｇ、ソース電位Ｖｓ、画素電位Ｖｄについて示した。図１３にはｎ行の走査線が選択されたとき（１３１）にソース信号の極性が反転するように記載している。
【０００５】
垂直方向に２行、水平方向に１列の隣接画素ごとに画素電位の極性が異なる２×１ドット反転駆動方式では、隣接するソース配線ごとに極性の異なるソース電位を２水平走査期間ごとに反転させる。前記駆動方式ではラスタ（全面同色）表示させる場合、ソース信号の極性が反転するｎ行のゲート選択時はソース電位が所定の電位まで到達するのに数マイクロ秒程度の遅延が生じる。これは、ソースＩＣの出力抵抗が数ＫΩであることやソース電位の配線抵抗が数Ｋ〜数１０ＫΩ程度であるため、ソース配線や画素電極の充電に前記の時間を要することが主な理由である。一方、ソース電位の極性が反転しない（ｎ＋１）行のゲート選択時（１３２）では前記ゲート配線が選択された時点でソース電位は所定の電位に達している。よって、図１３に示した従来の技術では画素電極への実効的な書き込み時間が、（ｎ＋１）行のゲート選択時に比べてｎ行のゲート選択時では短くなるため、ラスタ表示において１行ごとの輝度むらが発生する。
【０００６】
アクティブマトリックス型液晶表示装置には様々な駆動方式があるが、ウインドウズのシャットアウト時の画面でのフリッカーを防ぐことを目的として、垂直方向へ２行、水平方向へ１列ごとに隣接画素の極性を反転させる２×１ドット反転駆動方式の採用が近年増える傾向にある。
【０００７】
従来の技術の２×１ドット反転駆動方式では、図１４に示されるようにゲート配線は１行ごとに選択されるため、１垂直走査期間のなかでゲート配線に選択パルスが入力されるのは１回であった。したがって、前記駆動方式では、１回の選択パルスにより前記ゲート配線が選択されている１水平走査期間に画素への充電を完了させる必要があった。
【０００８】
一般に、２×１ドット反転駆動はウインドウズのシャットアウト画面時に発生するフリッカーを防ぐ目的で使用される。前記フリッカーはアクティブマトリックス液晶表示装置の高精細化あるいは大型化が進むにつれて顕著になるので、２×１ドット反転駆動方式は高精細あるいは大型のアクティブマトリックス液晶表示装置に適応される傾向がある。しかし、アクティブマトリックス液晶表示装置が高精細化あるいは大型になるにしたがい、１水平走査期間で画素への充電を完了させることが困難となってきており、上記で述べた１行ごとの輝度むらはますます顕著になることが予想される。
【０００９】
近年開発が進んでいるアクティブマトリックス液晶表示装置の高精細化あるいは大型化にともなう１水平走査期間の短縮により、従来の技術では１水平走査期間内で画素を充電させることが困難となってきた。図１５に従来の駆動方式での任意の画素のゲート電位１５１、ソース電位１５２、画素電位１５３の波形を示した。前記ゲート配線に選択パルスが入力されると、任意の負極性のソース電位Ｖ１が書き込まれた前記画素電位に任意の正極性のソース電位Ｖ３が書き込まれる（図中の波形には寄生容量による画素電位の変動は記載せず）。通常、液晶の劣化を防ぐ目的から液晶に加える電圧の極性は１垂直走査期間ごとに反転させているので、たとえば５Ｖ系の液晶を用いる場合はＶ１とＶ３の差は最大８Ｖ程度となり、補助容量＝０．２（ｐＦ）、液晶容量＝０．３（ｐＦ）の場合、０．５（ｐＦ）の容量に８Ｖ程度の電圧を１水平走査期間内で充電するよう設計しなければならないが、近年アクティブマトリックス液晶表示装置の高精細化あるいは大型化が進むにしたがい１水平走査期間の短縮され、１水平走査期間内で画素を充電させることが困難となってきている。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置は、２×１ドット反転駆動方式のアクティブマトリックス液晶表示装置において、ソース電位の極性が反転するｎ行のゲート配線１の選択時と、ソース電位の極性が反転しないｎ＋１行のゲート配線２の選択時との画素の充電特性を均一にしたものである。
【００１１】
また、ｎ行のゲート配線１の選択時の第１の選択パルスにくらべて、ｎ＋１行のゲート配線２の選択時の第２の選択パルスの幅を小さくしたものである。
【００１２】
また、第１の選択パルスを遅延させるとともに、第１の選択パルスと第２の選択パルスの幅をともに小さくしたものである。
【００１３】
また、第１の選択パルスと第２の選択パルスの時刻と幅を任意に設定する制御パルスを備えたものである。
【００１４】
また、ｎ行のゲート配線１上の画素に設置されたスイッチング素子の駆動能力を、ｎ＋１行のゲート配線２上の画素に設置されたスイッチング素子の駆動能力にくらべて大きくしたものである。
【００１５】
また、ｎ＋１行のゲート配線２の画素上に設置されたスイッチング素子の駆動能力を、ＯＮ状態となってから所定の時間だけ制御したものである。
【００１６】
また、第１、第２の選択パルスのそれぞれの前に、ソース電位が選択時と同極性になる時間帯に第３または第４の選択パルスを入力し、画素電位を予備的に充電するようにしたものである。
【００１７】
【発明の実施の形態】
（１）前記２×１ドット反転駆動方式において、駆動方式に工夫を加え、１行ごとの輝度むらを防ぐ。
【００１８】
（２）前記２×１ドット反転駆動方式において、図１に示すように１行ごとに走査するゲート配線に第１の選択パルスＶｇ１１が入力される以前に前記ゲート配線に第３の選択パルス１３を入力する駆動方式により、画素充電特性を向上させる。
【００１９】
図２に本発明での任意の画素のゲート電位、ソース電位、画素電位の波形を示した。従来技術では前記第１の選択パルス１１による選択期間内でＶ１→Ｖ３の書き込みを完了させる必要があったのに対して、本発明では、Ｖ１が保持されていた前記画素電位は前記第３の選択パルス１３により任意の正極性のソース電位Ｖ２が充電され、第１の選択パルス１１による充電ではＶ２→Ｖ３と従来技術に比べて充電する電圧幅が小さくなるため結果的に充電特性が向上する。ただし、第３の選択パルス１３と第１の選択パルス１１がそれぞれ前記ゲート配線に入力されるときのソース電位の極性が異なる場合は充電特性は悪化するので、必ず第３の選択パルス１３と第１の選択パルス１１とがそれぞれ前記ゲート配線に入力されるときのソース電位の極性は同一にする必要がある。なお、図中２Ｈは２水平走査期間をあらわす。
【００２０】
実施の形態１
以下に、前記２×１ドット反転駆動方式においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１の選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２の選択時の画素充電特性を均一にする実施の形態について図３を用いて説明する。
【００２１】
前記２×１ドット反転駆動方式において、前記ゲート配線１に入力する第１の選択パルス３１に比べて前記ゲート配線２に入力する第２の選択パルス３２のパルス幅を小さくする。
【００２２】
図３に示すようにソース電位の極性反転から時間τ１（μ  ｓｅｃ）以前に前記選択パルス３１を前記ゲート配線１に入力し、かつτ１は選択パルス３１の遅延時間程度に設定し、かつ前記選択パルス１のパルス幅を１水平走査期間に設定し、かつ前記選択パルス３２の立ち上がりのタイミングは選択パルス３１が立ち下がってから時間τ２経過後とし、かつ前記選択パルス３２のパルス幅を１水平走査期間から時間τ２だけ小さく設定する。
【００２３】
従来技術では前記２×１ドット反転駆動方式においてラスタ表示する際、前記ゲート配線１の選択時にはソース電位が反転し所定の電位に到達するまでに遅延が生じるのに対して、前記ゲート配線２の選択時にはソース電位は前記ゲート配線１の選択時の電位が維持される。したがって、前記ゲート配線２の選択時の画素充電特性に比べて前記ゲート配線１の選択時の画素充電特性は悪化する。
【００２４】
そこで、本発明では前記第１の選択パルス１に比べて前記第２の選択パルスのパルス幅をτ２だけ小さくし従来よりも前記ゲート配線２の選択時の画素充電特性を抑制することにより、前記ゲート配線１の選択時と前記ゲート配線２の選択時の画素充電特性を同等にし、ラスタ表示におけるゲート配線１行ごとの輝度むらを軽減することができる。
【００２５】
実施の形態２
以下に、前記２×１ドット反転駆動方式においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１の選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２の選択時の画素充電特性を均一にする実施の形態について示す。
【００２６】
図４に示すように極性反転するソース電位が所定の電位に到達した後に前記第１の選択パルス４１を前記ゲート配線１に入力し、かつ前記第１の選択パルス４１のパルス幅を水平走査期間から時間τ３を差し引いたパルス幅に設定し、かつτ３は前記第１の選択パルス４１の遅延時間と前記ソース電位の遅延時間の和よりは大きな値に設定し、かつ第１の選択パルス４１が立ち下がる時刻に前記ゲート配線２に第２の選択パルス４２を入力し、かつ第１の選択パルス４１と第２の選択パルス４２のパルス幅を同じにする。
【００２７】
従来技術では前記２×１ドット反転駆動方式においてラスタ表示する際、前記ゲート配線１の選択時はソース電位が反転し所定の電位に到達するまでに遅延が生じるのに対して、前記ゲート配線２の選択時ではソース電位は前記ゲート配線１の選択時の電位が維持される。したがって、前記ゲート配線２の選択時の画素充電特性に比べて前記ゲート配線１の選択時の画素充電特性は悪化する。
【００２８】
そこで、本発明ではソース電位が所定の電位に到達した後に前記ゲート配線１と前記ゲート配線２に第１の選択パルス４１と第２の選択パルス４２がそれぞれ入力されることにより、前記ゲート配線１の選択時と前記ゲート配線２の選択時の画素充電特性を同等にし、ラスタ表示におけるゲート配線１行ごとの輝度むらを軽減することができる。
【００２９】
実施の形態３
本実施の形態では、前記の実施の形態における選択パルスの時刻およびパルス幅の設定方法について説明する。
【００３０】
前記２×１ドット反転駆動方式において、図５に示すように選択パルスがＶｇ１、Ｖｇ２で形成される場合、アクティブマトリックス液晶表示装置の回路基板上で０、Ｖｃｃをもつ制御パルスを生成し、制御パルス電位がＶｃｃの際には選択パルスＶｇ２を、制御パルス電位が０の際には選択パルスＶｇ１を、ゲート配線に入力させることによって設定する。これにより２×１ドット反転駆動方式において、選択パルスの幅と時刻を任意に設定することができる。
【００３１】
実施の形態４
以下に前記２×１ドット反転駆動方式においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１の選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２の選択時の画素充電特性を均一にする実施の形態について示す。
【００３２】
前記２×１ドット反転駆動方式において、前記ゲート配線１上の画素に設置するａ−Ｓｉ  ＴＦＴ素子のチャネル幅とチャネル長の比であるＷ／Ｌを前記ゲート配線２上の画素に設置するＴＦＴ素子のチャネル幅Ｗ／Ｌに比べて大きく設定する。図６にＴＦＴ素子でのチャネル幅とチャネル長の箇所を示した。従来技術では前記２×１ドット反転駆動方式においてラスタ表示する際、前記ゲート配線１の選択時はソース電位が反転し所定の電位に到達するまでに遅延が生じるのに対して、前記ゲート配線２の選択時ではソース電位は前記ゲート配線１の選択時の電位が維持される。したがって、前記ゲート配線２の選択時の画素充電特性に比べて前記ゲート配線１の選択時の画素充電特性は悪化する。
【００３３】
そこで本発明では、ゲート配線２上の画素のＴＦＴ特性をゲート配線１上のＴＦＴに比べて充電能力の小さいものとすることにより、前記ゲート配線１の選択時と前記ゲート配線２の選択時の画素充電特性を同等にし、ラスタ表示におけるゲート配線１行ごとの輝度むらを軽減するものである。
【００３４】
実施の形態５
以下に前記２×１ドット反転駆動方式においてラスタ表示における１行ごとの輝度むらを低減することを目的として、ソース電位の極性が反転するｎ行のゲート配線１の選択時とソース電位の極性が反転しない（ｎ＋１）行のゲート配線２の選択時の画素充電特性を均一にする実施の形態について示す。
【００３５】
前記２×１ドット反転駆動方式において、図７に示すように前記ゲート配線２に前記第２の選択パルス７２が入力する際は、前記第２の選択パルス７２の入力後の一定期間の間ソースＩＣを非出力状態とする。
【００３６】
従来技術では前記２×１ドット反転駆動方式においてラスタ表示する際、前記ゲート配線１の選択時はソース電位が反転し所定の電位に到達するまでに遅延が生じるのに対して、前記ゲート配線２の選択時ではソース電位は前記ゲート配線１の選択時の電位が維持される。したがって、前記ゲート配線２の選択時の画素充電特性に比べて前記ゲート配線１の選択時の画素充電特性は悪化する。
【００３７】
本発明では、前記ゲート配線２の選択時にソースＩＣをある一定時間τ４だけ非出力状態にして、前記ゲート配線２の選択時の充電時間を短縮することで、前記ゲート配線１の選択時と前記ゲート配線２の選択時の画素充電特性を同等にし、ラスタ表示におけるゲート配線１行ごとの輝度むらを軽減するものである。
【００３８】
実施の形態６
以下に前記２×１ドット反転駆動方式において画素充電特性を向上させることを目的として、ゲート配線に選択パルスを入力する以前にそのゲート配線に選択パルスを入力する実施の形態について示す。
【００３９】
前記２×１ドット反転駆動において、図８に図１と同様な本実施の形態のゲート波形８１、８２、８３、８４を、図９にｎ行と（ｎ＋１）行の任意の画素におけるゲート電位８１、８２、８３、８４、ソース電位９５、画素電位９６、９７の波形をそれぞれ示した。図８（ａ）は図９（ａ）に、図８（ｂ）は図９（ｂ）にそれぞれ対応する。前記ゲート配線１に前記第１の選択パルス８１を入力する（４×ｍ）水平走査期間（ｍ＝１，２，３，‥‥‥）以前に前記選択パルス８１と同じパルス幅の第３の選択パルス８３を前記ゲート配線１に入力する（図９（ａ））。
【００４０】
前記第２の選択パルスの８２の前にも同様に第４の選択パルス８４を入力する（図９（ｂ））。図８、９はｍ＝１の場合について示している。
【００４１】
前記選択パルス８３、８４を（４×ｍ）水平走査期間（ｍ＝１，２，３，‥‥‥）以前に前記ゲート配線１に入力する理由は、２×１ドット反転駆動ではソース電位の極性が反転する周期が４水平走査期間であるためである。従来技術では選択パルス８１による選択期間内でＶ１→Ｖ３の書き込みを完了させる必要があったのに対して、本発明では、Ｖ１が保持されていた前記画素電位は選択パルス８３により任意の正極性のソース電位Ｖ２が充電され、選択パルス８１による充電ではＶ２→Ｖ３と従来技術に比べて充電する電圧幅が小さくなるため結果的に充電特性が向上する。
【００４２】
実施の形態７
以下に前記２×１ドット反転駆動方式において画素充電特性を向上させることを目的として、ゲート配線に選択パルスを入力する以前にそのゲート配線に選択パルスを入力する実施の形態について示す。
【００４３】
前記２×１ドット反転駆動において、図１０に本実施の形態のゲート波形１０１、１０２、１０３、１０４を、図１１にｎ行と（ｎ＋１）行の任意の画素におけるゲート電位１０１、１０２、１０３、１０４、ソース電位１１５、画素電位１１６、１１７の波形をそれぞれ示した。図１０（ａ）は図１１（ａ）に、図１０（ｂ）は図１１（ｂ）にそれぞれ対応する。前記ゲート配線１に１水平走査期間の第１の選択パルス１０１を入力し、かつそれより（４×ｍ）水平走査期間（ｍ＝１，２，３，‥‥‥）以前に２水平走査期間のパルス幅の前記第３の選択パルス１０３を前記ゲート配線１に入力し、かつ前記ゲート配線２に１水平走査期間の前記第２の選択パルス１０２を入力し、かつそれより（（４×ｍ）＋１）水平走査期間（ｍ＝１，２，３，‥‥‥）以前に２水平走査期間のパルス幅の前記第４の選択パルス１０４を前記ゲート配線２に入力する。図１０、１１は  ｍ＝１の場合について示している。
【００４４】
本発明の効果は実施の形態６と同じであるが、選択パルス１０３、１０４のパルス幅が実施の形態６での選択パルス３に比べて２倍となっているため、選択パルス１０３、１０４による画素充電特性が実施の形態６に比べて向上する。
【００４５】
また、前記の実施例では本発明の２×１ドット反転駆動方式への適用を例に説明したが、本発明は、３×１ドット、４×１ドットなどの他の反転駆動方式にも適用できるものである。
【００４６】
【発明の効果】
本発明の液晶表示装置は、２×１ドット反転駆動方式のアクティブマトリックス型液晶表示装置において、ソース電位の極性が反転するｎ行のゲート配線１の選択時と、ソース電位の極性が反転しないｎ＋１行のゲート配線２の選択時との画素の充電特性を均一にしたので、ラスタ表示における１行ごとの輝度むらを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の機能を説明する動作波形図である。
【図２】本発明の実施の形態の機能を説明する動作波形図である。
【図３】本発明の実施の形態１の機能を説明する動作波形図である。
【図４】本発明の実施の形態２の機能を説明する動作波形図である。
【図５】本発明の実施の形態３の機能を説明する動作波形図である。
【図６】本発明の実施の形態４の液晶表示装置のＴＦＴの構成を説明する平面図である。
【図７】本発明の実施の形態５の機能を説明する動作波形図である。
【図８】本発明の実施の形態６の機能を説明する動作波形図である。
【図９】本発明の実施の形態６の機能を説明する動作波形図である。
【図１０】本発明の実施の形態７の機能を説明する動作波形図である。
【図１１】本発明の実施の形態７の機能を説明する動作波形図である。
【図１２】アクティブマトリックス型液晶表示装置の構成を示す等価回路図である。
【図１３】アクティブマトリックス型液晶表示装置の従来の２×１ドット反転駆動方式の機能を説明する動作波形図である。
【図１４】アクティブマトリックス型液晶表示装置の従来の２×１ドット反転駆動方式の機能を説明するゲート波形図である。
【図１５】アクティブマトリックス型液晶表示装置の従来の２×１ドット反転駆動方式の機能を説明する動作波形図である。
【符号の説明】
６１  ゲート電極
６２  ソース電極
６３  ドレイン電極
６４  アモルファスＳｉ
６５  チャネル幅Ｗ
６６  チャネル長Ｌ
１２１  ゲート配線
１２２  ソース配線
１２３  ゲート電極
１２４  ソース電極
１２５  コモン電極
１２６  補助容量電極
１２７  スイッチング素子
１２８  液晶容量
１２９  補助容量
【図１】
0003929206.tif 000002
【図２】
0003929206.tif 000003
【図３】
0003929206.tif 000004
【図４】
0003929206.tif 000005
【図５】
0003929206.tif 000006
【図６】
0003929206.tif 000007
【図７】
0003929206.tif 000008
【図８】
0003929206.tif 000009
【図９】
0003929206.tif 000010
【図１０】
0003929206.tif 000011
【図１１】
0003929206.tif 000012
【図１２】
0003929206.tif 000013
【図１３】
0003929206.tif 000014
【図１４】
0003929206.tif 000015
【図１５】
0003929206.tif 000016