(57)【要約】【課題】従来よりも階調電源線が少ないＤＡコンバータを用いて高い品質の表示が可能な表示装置を提供する。【解決手段】半導体膜を介して互いに重畳する第１のゲート（フロントゲート）、及び、第２のゲート（バックゲート）を有するトランジスタと、表示素子と、を有し、前記トランジスタと前記表示素子とは電気的に接続し、前記第１のゲートに２Ｎ−ｋ段階の電位の一が供給され、前記第２のゲートに２ｋ段階の電位の一が供給される半導体装置である。２Ｎ−ｋ段階の電位の一および２ｋ段階の電位の一は、Ｎビットのデジタルデータを（Ｎ−ｋ）ビットのデジタルデータとｋビットのデジタルデータとに分割し、それぞれ、ＤＡ変換することで得られる。その際、ＤＡ変換に用いられる階調電源線の総数は２Ｎ−ｋと２ｋの和であり、ＮビットのデジタルデータをＤＡ変換するのに必要な階調電源線の総数の２Ｎより少ない。【選択図】図２
2016167065.tif 000002
【特許請求の範囲】
【請求項１】
半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有するトランジスタと、
表示素子と、を有し、
前記トランジスタと前記表示素子とは電気的に接続し、
前記第１のゲートに２Ｎ−ｋ段階の電位の一が供給され、
前記第２のゲートに２ｋ段階の電位の一が供給され、
Ｎは１以上の整数であり、ｋは１以上、（Ｎ−１）以下の整数である、
ことを特徴とする半導体装置。
【請求項２】
第１のＤＡコンバータと、
第２のＤＡコンバータと、
複数の画素と、
を有し、
前記複数の画素のそれぞれは、
第１のトランジスタと、
第２のトランジスタと、
半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有する第３のトランジスタと、
表示素子と、
を有し、
前記第３のトランジスタと前記表示素子とは電気的に接続し、
前記第１のＤＡコンバータは２Ｎ−ｋ段階の電位を出力でき、
前記第２のＤＡコンバータは２ｋ段階の電位を出力でき、
前記第１のＤＡコンバータの出力は前記第１のトランジスタを介して第１のゲートに供給され、
前記第２のＤＡコンバータの出力は前記第２のトランジスタを介して第２のゲートに供給され、
Ｎは１以上の整数であり、ｋは１以上、（Ｎ−１）以下の整数である、
ことを特徴とする半導体装置。
【請求項３】
請求項２において、さらに、
第４のトランジスタと、
第１の容量素子と、
第２の容量素子と、
第１の配線と、
第２の配線と、
第３の配線と、
第４の配線と、
を有し、
前記第１のトランジスタのゲートは前記第１の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの他方は前記第１のゲートに電気的に接続し、
前記第２のトランジスタのゲートは前記第１の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの一方は前記第３の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの他方は前記第２のゲートに電気的に接続し、
前記第３のトランジスタのソースとドレインの一方は前記表示素子に電気的に接続し、
前記第４のトランジスタのゲートは前記第１の配線に電気的に接続し、前記第４のトランジスタのソースとドレインの一方は前記第４の配線に電気的に接続し、前記第４のトランジスタのソースとドレインの他方は前記第３のトランジスタのソースとドレインの一方に電気的に接続し、
前記第１の容量素子の一方の電極は前記第１のゲートに電気的に接続し、前記第１の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの一方に電気的に接続し、
前記第２の容量素子の一方の電極は前記第２のゲートに電気的に接続し、前記第２の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの一方に電気的に接続し、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタはそれぞれｎチャネル型である、
ことを特徴とする半導体装置。
【請求項４】
請求項２において、さらに、
第４のトランジスタと、
第１の容量素子と、
第２の容量素子と、
第１の配線と、
第２の配線と、
第３の配線と、
第４の配線と、
第５の配線と、
を有し、
前記第１のトランジスタのゲートは前記第１の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの他方は前記第１のゲートに電気的に接続し、
前記第２のトランジスタのゲートは前記第３の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの他方は前記第２のゲートに電気的に接続し、
前記第３のトランジスタのソースとドレインの一方は前記表示素子に電気的に接続し、
前記第４のトランジスタのゲートは前記第４の配線に電気的に接続し、前記第４のトランジスタのソースとドレインの一方は前記第５の配線に電気的に接続し、前記第４のトランジスタのソースとドレインの他方は前記第３のトランジスタのソースとドレインの一方に電気的に接続し、
前記第１の容量素子の一方の電極は前記第１のゲートに電気的に接続し、前記第１の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの一方に電気的に接続し、
前記第２の容量素子の一方の電極は前記第２のゲートに電気的に接続し、前記第２の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの一方に電気的に接続し、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタはそれぞれｎチャネル型である、
ことを特徴とする半導体装置。
【請求項５】
請求項２において、さらに、
第１の容量素子と、
第２の容量素子と、
第１の配線と、
第２の配線と、
第３の配線と、
を有し、
前記第１のトランジスタのゲートは前記第１の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの他方は前記第１のゲートに電気的に接続し、
前記第２のトランジスタのゲートは前記第１の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの一方は前記第３の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの他方は前記第２のゲートに電気的に接続し、
前記第３のトランジスタのソースとドレインの一方は前記表示素子に電気的に接続し、
前記第１の容量素子の一方の電極は前記第１のゲートに電気的に接続し、前記第１の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの他方に電気的に接続し、
前記第２の容量素子の一方の電極は前記第２のゲートに電気的に接続し、前記第２の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの他方に電気的に接続し、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタはそれぞれｐチャネル型である、
ことを特徴とする半導体装置。
【請求項６】
請求項２において、さらに、
第１の容量素子と、
第２の容量素子と、
第１の配線と、
第２の配線と、
第３の配線と、
を有し、
前記第１のトランジスタのゲートは前記第１の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続し、前記第１のトランジスタのソースとドレインの他方は前記第１のゲートに電気的に接続し、
前記第２のトランジスタのゲートは前記第３の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続し、前記第２のトランジスタのソースとドレインの他方は前記第２のゲートに電気的に接続し、
前記第３のトランジスタのソースとドレインの一方は前記表示素子に電気的に接続し、
前記第１の容量素子の一方の電極は前記第１のゲートに電気的に接続し、前記第１の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの他方に電気的に接続し、
前記第２の容量素子の一方の電極は前記第２のゲートに電気的に接続し、前記第２の容量素子の他方の電極は前記第３のトランジスタのソースとドレインの他方に電気的に接続し、
第１のトランジスタと、第２のトランジスタと、第３のトランジスタはそれぞれｐチャネル型である、
ことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれかにおいて、
前記表示素子は２Ｎの階調表示が可能である、
ことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項６のいずれかにおいて、
前記第１のゲートは２Ｎ−ｋ本の線に電気的に接続し、２Ｎ−ｋ本のいずれか一に印加される電位が前記第１のゲートに供給され、
前記第２のゲートは２ｋ本の線に電気的に接続し、２ｋ本のいずれか一に印加される電位が前記第２のゲートに供給される、
ことを特徴とする半導体装置。
【請求項９】
トランジスタの第１のゲートに２Ｎ−ｋ段階の電位の一を有する第１の電位を供給し、
前記トランジスタの半導体膜を介して前記第１のゲートに重畳する前記トランジスタの第２のゲートに２ｋ段階の電位の一を有する第２の電位を供給し、
前記第１の電位と前記第２の電位とで前記トランジスタに接続する表示素子の階調値を制御し、
Ｎは１以上の整数であり、ｋは１以上、（Ｎ−１）以下の整数である、
ことを特徴とする半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、表示装置を有する半導体装置、電子機器、又は、その駆動方法に関する。
【０００２】
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の一形態の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
半導体装置に含まれる表示装置の一つに、有機エレクトロルミネッセンス表示装置（以下、ＯＬＥＤと呼ぶ）がある。ＯＬＥＤを用いて画像を表示する際、表示部の表示素子の階調値を制御することにより映像を得ることができる。そのため、ビデオ信号の階調数を上げてより高画質な映像を得ることができる。
【０００４】
ところで、ビデオ信号の階調数を上げるためには、より小さい電位差で駆動トランジスタのゲートの電位を制御する必要がある。表示装置を駆動するためのソース信号線駆動回路では、ＤＡコンバータを用いて、画像を表示するための電位を、複数の階調電源線から選択する。階調電源線を用いるＤＡコンバータの場合、得られる階調数と同じ数の階調電源線が必要であり、ビデオ信号の階調数を上げるにつれ、階調電源線が多くなる（図５（Ａ）参照）。その結果、表示装置、及び、半導体装置の規模が大きくなる。
【０００５】
近年、高画質化の需要が高まっていることから、それを満たしつつ、半導体装置の規模を小さくし、コストを抑えることが求められている。
【０００６】
特許文献１では、選択回路を用いて選択された２つの入力電位を増幅回路に入力し、多値電位を増幅回路から出力する構成が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１９７５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記技術的背景のもと、本発明の一形態は、高画質化しても半導体装置の規模を小さくし、コストを抑える新規の構成を提供する。
【０００９】
本発明の一形態は、階調電源線の本数を減らすことを、課題の一とする。または、本発明の一形態は、ＤＡコンバータの規模を小さくすることを、課題の一とする。または、本発明の一形態は、表示装置の規模を小さくすることを、課題の一とする。または、本発明の一形態は、半導体装置の規模を小さくすることを、課題の一とする。または、本発明の一形態は、新規な半導体装置、新規な表示装置、または、新規な発光装置を提供することを、課題の一とする。また、本発明の一形態は、新規なＤＡコンバータの駆動方法を提供することを、課題の一とする。また、本発明の一形態は、新規な表示装置の駆動方法を提供することを、課題の一とする。また、本発明の一形態は、新規な半導体装置の駆動方法を提供することを、課題の一とする。
【００１０】
また、本発明の一形態は、Ｎビットの信号（Ｎは１以上の整数とする）を供給するために必要となる２Ｎ本の階調電源線よりも少ない階調電源線の本数を用いて、Ｎビットの信号を表示することを、課題の一とする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一形態は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
本発明の一形態にかかる半導体装置は、半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有するトランジスタと、表示素子と、を有し、前記トランジスタと前記表示素子とは電気的に接続し、前記第１のゲートに２Ｎ−ｋ段階の電位の一が供給され、前記第２のゲートに２ｋ段階の電位の一が供給される。ここで、Ｎは１以上の整数であり、ｋは１以上、（Ｎ−１）以下の整数である。
【００１３】
また、本発明の一形態にかかる半導体装置は、第１のＤＡコンバータと、第２のＤＡコンバータと、複数の画素と、を有し、前記複数の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有する第３のトランジスタと、表示素子と、を有し、前記第３のトランジスタと前記表示素子とは電気的に接続し、前記第１のＤＡコンバータは２Ｎ−ｋ段階の電位を出力でき、前記第２のＤＡコンバータは２ｋ段階の電位を出力でき、前記第１のＤＡコンバータの出力は前記第１のトランジスタを介して第１のゲートに供給され、前記第２のＤＡコンバータの出力は前記第２のトランジスタを介して第２のゲートに供給される。ここで、Ｎは１以上の整数であり、ｋは１以上、（Ｎ−１）以下の整数である。
【００１４】
また、本発明の一形態にかかる半導体装置の駆動方法は、トランジスタの第１のゲートに２Ｎ−ｋ段階の電位の一を有する第１の電位を供給し、前記トランジスタの半導体膜を介して前記第１のゲートに重畳する前記トランジスタの第２のゲートに２ｋ段階の電位の一を有する第２の電位を供給し、前記第１の電位と前記第２の電位とで前記トランジスタに接続する表示素子の階調値を制御する。ここで、Ｎは１以上の整数であり、ｋは１以上、（Ｎ−１）以下の整数である。
【発明の効果】
【００１５】
本発明の一形態により、半導体装置の階調数を減らすことなく、階調電源線を減らすことができる。また、半導体装置の階調数を減らすことなく、ＤＡコンバータの規模を小さくすることができる。また、本発明の一形態により、表示装置または半導体装置の規模を小さくすることができる。または、本発明の一形態は、新規な半導体装置、新規な表示装置、または、新規な発光装置を提供することができる。または、本発明の一形態は、新規なＤＡコンバータの駆動方法、新規な表示装置の駆動方法、または、新規な半導体装置の駆動方法を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１６】
【図１】半導体装置の構成例を示す図。
【図２】画素の回路例とタイミングチャートを示す図。
【図３】半導体装置の構成例を示す図。
【図４】トランジスタの特性を示す概念図。
【図５】半導体装置の構成例を示す図。
【図６】画素の回路例とタイミングチャートを示す図。
【図７】画素の回路例を示す図。
【図８】表示装置の構成例を示す図。
【図９】トランジスタの断面図。
【図１０】トランジスタの断面図。
【図１１】トランジスタの断面図、及び、上面図。
【図１２】トランジスタの断面図、及び、上面図。
【図１３】トランジスタの断面図、及び、上面図。
【図１４】トランジスタの上面図。
【図１５】トランジスタの断面図、及び、上面図。
【図１６】トランジスタの断面図、及び、上面図。
【図１７】トランジスタの断面図。
【図１８】トランジスタのバンド構造を示す概念図。
【図１９】表示装置の断面図。
【図２０】表示装置の斜視図。
【図２１】電子機器の図。
【発明を実施するための形態】
【００１７】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨、及び、その範囲から逸脱することなくその形態、及び、詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定するものではない。
【００１９】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【００２０】
（実施の形態１）
本実施の形態では、本発明の一形態の半導体装置について、図１乃至図５を参照しながら説明する。
【００２１】
＜構成例１＞
図１に本実施の形態における半導体装置の構成を示す。図１に示す半導体装置は、駆動回路１０、駆動回路２０、及び、画素部３０を有する。画素部３０は、複数の画素３１を有する。駆動回路１０は配線４０、及び、配線５０に接続し、配線４０、及び、配線５０はそれぞれ画素部３０の画素３１に接続する。図１においては、１つの画素に接続する配線が２本である場合を示すが、１本でもよいし、３本以上であってもよい。また、駆動回路２０は配線６０に接続し、配線６０は画素部３０の画素３１に接続する。図１においては、１つの画素に接続する配線が１本である場合を示すが、２本以上であってもよい。また、図１においては、駆動回路が２つの場合を示すが、駆動回路は３つ以上であってもよい。
【００２２】
駆動回路１０、及び、駆動回路２０は、例えば、ゲート信号線駆動回路、ソース信号線駆動回路である。また、駆動回路１０、及び、駆動回路２０は、画素３１が有する機能に応じて、その機能の動作を制御する駆動回路でもよい。また、駆動回路１０、及び、駆動回路２０は、例えば、ＤＡコンバータ、保護回路を一、又は、複数有していてもよい。本実施の形態では、一例として、駆動回路２０は複数のＤＡコンバータを有するソース信号線駆動回路とする。
【００２３】
図２（Ａ）に、図１で示す画素３１の一例を示す。図２（Ａ）に示す画素３１は、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１０３、第４のトランジスタ１０４、第１の容量素子１０５、第２の容量素子１０６、及び、表示素子１０７を有する。第３のトランジスタ１０３は、半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有する。また、第１のトランジスタ１０１、第２のトランジスタ１０２、及び、第４のトランジスタ１０４はそれぞれゲートを１つ以上有しても良い。例えば、半導体層を介して互いに重畳するゲートを２つ有していてもよい。
【００２４】
第１のトランジスタ１０１のゲートは配線Ｇ１に電気的に接続し、第１のトランジスタ１０１のソースとドレインの一方は配線ＤＡＴＡ１に電気的に接続し、第１のトランジスタ１０１のソースとドレインの他方は第３のトランジスタ１０３の第１のゲートに電気的に接続する。第３のトランジスタ１０３の第１のゲートは、第１のトランジスタ１０１を介して配線ＤＡＴＡ１に接続しており、配線ＤＡＴＡ１に入力される信号が供給される。本実施の形態では、配線Ｇ１は図１に示す駆動回路２０に接続し、配線ＤＡＴＡ１は図１に示す駆動回路１０に接続する。
【００２５】
第２のトランジスタ１０２のゲートは配線Ｇ１に電気的に接続し、第２のトランジスタ１０２のソースとドレインの一方は配線ＤＡＴＡ２に電気的に接続し、第２のトランジスタ１０２のソースとドレインの他方は第３のトランジスタ１０３の第２のゲートに電気的に接続する。第３のトランジスタ１０３の第２のゲートは、第２のトランジスタ１０２を介して配線ＤＡＴＡ２に接続しており、配線ＤＡＴＡ２に入力される信号が供給される。本実施の形態では、配線ＤＡＴＡ２は図１に示す駆動回路１０に接続する。
【００２６】
第３のトランジスタ１０３のソースとドレインの一方は配線ＡＮＯに接続する。配線ＡＮＯは、固定電位を供給する電源線であってもよい。また、第３のトランジスタ１０３のソースとドレインの他方は表示素子１０７の一方の電極と電気的に接続する。表示素子１０７の他方の電極は配線ＣＡＴに接続する。配線ＡＮＯと配線ＣＡＴの間には電圧が生じるようにしてもよい。
【００２７】
表示素子１０７は、供給される電流に応じて発光強度が変化する。表示素子１０７に供給される電流は、第３のトランジスタ１０３の第１のゲート、及び、第２のゲートに供給される信号に応じて流れる第３のトランジスタ１０３のソース−ドレイン電流と同じである。言い換えると、配線ＤＡＴＡ１に入力される信号、及び、配線ＤＡＴＡ２に入力される信号の両方により、表示素子１０７における表示画像信号の階調値が制御される。
【００２８】
第４のトランジスタ１０４のゲートは配線Ｇ１に電気的に接続し、第４のトランジスタ１０４のソースとドレインの一方は配線Ｖ０に電気的に接続し、第４のトランジスタ１０４のソースとドレインの他方は第３のトランジスタ１０３のソースとドレインの他方に電気的に接続する。配線Ｖ０は、固定電位を供給する電源線であってもよい。例えば、固定電位としては、接地電位がある。
【００２９】
第１の容量素子１０５の一方の電極は第３のトランジスタ１０３の第１のゲートに電気的に接続し、第１の容量素子１０５の他方の電極は第３のトランジスタ１０３のソースとドレインの他方に電気的に接続する。
【００３０】
第２の容量素子１０６の一方の電極は第３のトランジスタ１０３の第２のゲートに電気的に接続し、第２の容量素子１０６の他方の電極は第３のトランジスタ１０３のソースとドレインの他方に電気的に接続する。
【００３１】
ここで、第１のトランジスタ１０１、第２のトランジスタ１０２、第３のトランジスタ１０３、及び、第４のトランジスタ１０４はそれぞれｎチャネル型とする。
【００３２】
次に、配線ＤＡＴＡ１、及び、配線ＤＡＴＡ２に入力される信号について、図３（Ａ）、及び、図３（Ｂ）を参照しながら説明する。ここで、図３（Ａ）、及び、図３（Ｂ）は、駆動回路１０が有する構造の例を示すが、全ての構成要素が駆動回路１０の内部にある必要はなく、構成要素の一部が駆動回路１０の外部に設けられた構造でもよい。また、駆動回路１０は、図３（Ａ）、及び、図３（Ｂ）に示されている要素以外を有してもよい。
【００３３】
図３（Ａ）に、配線ＤＡＴＡ１、及び、配線ＤＡＴＡ２に信号を供給する駆動回路１０を示す。駆動回路１０は、Ｎビットのビデオ信号（Ｎは１以上の整数とする）が供給されるラッチ回路７０、ＤＡコンバータ８０、及び、ＤＡコンバータ８１を有する。
【００３４】
ラッチ回路７０は供給されるＮビットのビデオ信号を、（Ｎ−ｋ）ビットのビデオ信号（ｋは１以上、（Ｎ−１）以下の整数とする）、及び、ｋビットのビデオ信号に分けて、出力端子から出力する。（Ｎ−ｋ）ビットのビデオ信号はＤＡコンバータ８０に供給される。また、ｋビットのビデオ信号はＤＡコンバータ８１に供給される。ここで、ｋはＮ／２であってもよい。また、ｋはＮ／２でなくてもよい。ｋがＮ／２ではない場合、ＤＡコンバータ８０、および、ＤＡコンバータ８１には、それぞれ異なるビット数のビデオ信号が供給される。
【００３５】
また、ＤＡコンバータ８０の出力信号は、配線ＤＡＴＡ１を介して、画素３１に供給される。また、ＤＡコンバータ８１の出力信号は、配線ＤＡＴＡ２を介して、画素３１に供給される。言い換えると、配線ＤＡＴＡ１は（Ｎ−ｋ）ビットのビデオ信号に対応する信号を供給し、配線ＤＡＴＡ２はｋビットのビデオ信号に対応する信号を供給する。
【００３６】
例えば、図３（Ａ）で示す配線ＤＡＴＡ１の信号は、図２（Ａ）の第１のトランジスタ１０１を介して、第３のトランジスタ１０３の第１のゲートに供給される。また、図３（Ａ）で示す配線ＤＡＴＡ２の信号は、図２（Ａ）の第２のトランジスタ１０２を介して、第３のトランジスタ１０３の第２のゲートに供給される。
【００３７】
次に、図３（Ｂ）に、配線ＤＡＴＡ１に信号を供給する駆動回路１０を示す。駆動回路１０は、Ｎビットのビデオ信号が供給されるラッチ回路７０、ＤＡコンバータ８０、ＤＡコンバータ８１、スイッチ９０、及び、スイッチ９１を有する。なお、図３（Ａ）で示す駆動回路１０と共通する部分は、説明を省略する。
【００３８】
図３（Ｂ）において、ＤＡコンバータ８０の出力信号は、スイッチ９０、及び、配線ＤＡＴＡ１を介して、画素３１に供給される。また、ＤＡコンバータ８１の出力信号は、スイッチ９１、及び、配線ＤＡＴＡ１を介して、画素３１に供給される。ここで、スイッチ９０、及び、スイッチ９１は、一方が導通するとき、他方は非導通となることにより、配線ＤＡＴＡ１には（Ｎ−ｋ）ビットのビデオ信号に対応する信号、及び、ｋビットのビデオ信号に対応する信号の一方が供給される。よって、（Ｎ−ｋ）ビットのビデオ信号に対応する信号、及び、ｋビットのビデオ信号に対応する信号の一方を画素３１に供給する。
【００３９】
次に、半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有するトランジスタの特性について、図４（Ａ）、及び、図４（Ｂ）を参照しながら説明する。第１のゲートをフロントゲートと呼び、第２のゲートをバックゲートと呼ぶこともある。
【００４０】
図４（Ａ）は、トランジスタの第１のゲートとソース間の電圧Ｖｇｓに対するソース‐ドレイン電流Ｉｄｓの特性を示す。ここでは、縦軸をＩｄｓの対数ｌｏｇ（Ｉｄｓ）とし、横軸をＶｇｓとする。図４（Ａ）では、トランジスタの第２のゲートとソース間の電圧ＶｂｇがＶ１、及び、Ｖ２である場合のそれぞれのｌｏｇ（Ｉｄｓ）‐Ｖｇｓ特性を示す。Ｖ２はＶ１よりも小さい値とする。
【００４１】
図４（Ｂ）は、トランジスタの閾値Ｖｔｈ（トランジスタのソースードレイン電流が実効的に０となるときの第１のゲートとソース間の電圧）の第２のゲートとソース間の電圧Ｖｂｇ依存性を示す。図４（Ｂ）に示すように、ＶｔｈはＶｂｇの増加に伴い単調減少となる。
【００４２】
よって、図４（Ａ）に示すように、ｌｏｇ（Ｉｄｓ）‐Ｖｇｓ特性を示す曲線は、Ｖｂｇの減少により、横軸Ｖｇｓに対し、プラス側にシフトする。言い換えると、トランジスタのソース‐ドレイン電流は第１のゲートとソース間の電圧Ｖｇｓ、及び、第２のゲートとソース間の電圧Ｖｂｇにより制御される。
【００４３】
本実施の形態では、配線ＤＡＴＡ１の信号が第３のトランジスタ１０３の第１のゲートに供給されることで、第３のトランジスタ１０３のソース‐ドレイン電流が制御され、表示素子１０７を制御する。よって、第３のトランジスタ１０３の第１のゲートに供給される（Ｎ−ｋ）ビットのビデオ信号に対応する信号に応じて、表示素子１０７の階調値が制御される。また、配線ＤＡＴＡ２の信号が第３のトランジスタ１０３の第２のゲートに供給されることでも、第３のトランジスタ１０３のソース‐ドレイン電流が制御され、表示素子１０７を制御する。よって、第３のトランジスタ１０３の第２のゲートに供給されるｋビットのビデオ信号に対応する信号に応じて、表示素子１０７の階調値が制御される。
【００４４】
上記のようにして、表示素子１０７の階調値は、第３のトランジスタ１０３の第１のゲート、及び、第３のトランジスタ１０３の第２のゲートの両方により制御される。
【００４５】
例えば、表示素子１０７は、第３のトランジスタ１０３の第１のゲートにより、２Ｎ−ｋの階調数の一に制御されると共に、第３のトランジスタ１０３の第２のゲートにより、２ｋの階調数の一に制御される。これにより、表示素子１０７は、２Ｎ−ｋの階調数と２ｋの階調数との組み合わせにより、２Ｎの階調数で表示することが可能となる。
【００４６】
次に、図３（Ａ）、及び、図３（Ｂ）に示すＤＡコンバータ８０、及び、ＤＡコンバータ８１について、図５（Ｂ）を参照しながら説明する。
【００４７】
（Ｎ−ｋ）ビットのビデオ信号が供給されるＤＡコンバータ８０は、（Ｎ−ｋ）ビットの信号を配線ＤＡＴＡ１に供給するために、２Ｎ−ｋ本の配線（階調電源線）を有する。２Ｎ−ｋ本の配線は、それぞれスイッチを介して、配線ＤＡＴＡ１に電気的に接続する。
【００４８】
また、ｋビットのビデオ信号が供給されるＤＡコンバータ８１は、ｋビットの信号を配線ＤＡＴＡ２に供給するために、２ｋ本の配線（階調電源線）を有する。２ｋ本の配線は、それぞれスイッチを介して、配線ＤＡＴＡ２に電気的に接続する。
【００４９】
ここでは、ＤＡコンバータ８０が２Ｎ−ｋ本の配線（階調電源線）を有し、ＤＡコンバータ８１が２ｋ本の配線を有する例を示すが、配線の本数は上記に限定されない。例えば、ＤＡコンバータ８０、又は、ＤＡコンバータ８１は、ダミー配線として機能する配線等を含んでいてもよく、ＤＡコンバータ８０、ＤＡコンバータ８１に含まれる配線の本数が、それぞれ、２Ｎ−ｋ本、２ｋ本より多くてもよい。
【００５０】
図５（Ｂ）に示すＤＡコンバータ８０、及び、ＤＡコンバータ８１が必要とする階調電源線の総数は、２Ｎ−ｋ＋２ｋ本である。一方で、トランジスタ１０３の一のゲートのみにＮビットのビデオ信号に対応する信号を供給する場合、ＤＡコンバータが必要とする階調電源線の総数は２Ｎ本である（図５（Ａ）参照）。
【００５１】
本実施の形態では、ＤＡコンバータ８０、及び、ＤＡコンバータ８１が有する階調電源線の総数を、２Ｎ本よりも少なくすることができる。言い換えると、駆動回路に含まれるＤＡコンバータに必要な階調電源線の本数を２Ｎ本よりも少なくすることができる。
【００５２】
上記に示すように、本実施の形態で示す半導体装置を用いることにより、階調電源線を２Ｎ本より少なくしても階調数が２Ｎとなる半導体装置を提供できる。また半導体デバイスの階調数を２Ｎに保ったまま、階調電源線が２Ｎ本より少ないＤＡコンバータを提供できる。また、階調電源線が２Ｎ本より少なくなることにより、規模が小さい半導体装置を提供できる。また、階調電源線が２Ｎ本より少なくなることにより、規模が小さいＤＡコンバータを提供できる。
【００５３】
＜表示素子の階調値の制御＞
ここでは、図２（Ａ）に示す第３のトランジスタ１０３による表示素子１０７の階調値の制御について説明する。上記で説明したように、表示素子１０７の階調値は、第３のトランジスタ１０３の第１のゲート、及び、第２のゲートにより制御される。
【００５４】
例えば、第３のトランジスタ１０３の閾値Ｖｔｈは、第３のトランジスタ１０３の活性層がゲート絶縁膜に比べて十分薄い場合、例えば、第３のトランジスタ１０３の活性層の厚さがゲート絶縁膜の厚さの１０分の１以下の場合、以下の式で表すことができる。
【００５５】
【数１】
2016167065.tif 000003
【００５６】
ここで、Ｖｂｇは第２のゲートとソース間の電圧、Ｖｔｈ０はＶｂｇを０［Ｖ］としたときの第３のトランジスタの閾値、Ｃｂは第２のゲート側の単位面積あたりの容量、Ｃｆは第１のゲート側の単位面積あたりの容量をそれぞれ示す。
【００５７】
上記の式より、第２のゲートによるＶｔｈの制御は、ＣｂとＣｆの比に依存するといえる。例えば、ＣｂがＣｆの１０分の１の場合、同じだけＶｔｈを変動させるには、第２のゲートとソース間の電圧は、第１のゲートとソース間の電圧より一桁大きいことが必要といえる。従って、ＤＡコンバータ８０とＤＡコンバータ８１のそれぞれに供給するビデオ信号のビット数は、ＣｂとＣｆの比に応じて適宜設定してもよい。
【００５８】
よって、本実施の形態で示す半導体装置では、トランジスタの第１のゲート、及び、第２のゲートの一方で表示素子のおおよその階調値を制御しつつ、第１のゲート、及び、第２のゲートの他方で表示素子の細かな階調値を制御することで、より精細に表示素子の階調値を制御することができる。また、本実施の形態で示す半導体装置により、高画質な映像を得ることができる。
【００５９】
＜半導体装置の駆動＞
次に、図２（Ａ）に示す半導体装置の駆動方法について、図２（Ｂ）を参照しながら説明する。図２（Ｂ）に示すＤＡＴＡ１、及び、ＤＡＴＡ２には、図３（Ａ）で示す回路から信号が供給される。
【００６０】
配線Ｇ１には、例えば、第１の電位Ｖａ、及び、第２の電位Ｖｂが供給される。ここで、Ｖａは第１のトランジスタ１０１、第２のトランジスタ１０２、及び、第４のトランジスタ１０４が非導通状態となる電位（ｌｏｗ電位）とする。また、Ｖｂは第１のトランジスタ１０１、第２のトランジスタ１０２、及び、第４のトランジスタ１０４が導通状態となる電位（ｈｉｇｈ電位）とする。第１のトランジスタ１０１、第２のトランジスタ１０２、及び、第４のトランジスタ１０４がｎチャネル型である場合、ＶａはＶｂよりも小さい。
【００６１】
初期状態として、配線Ｇ１にＶａを供給する。このとき、第１のトランジスタ１０１、第２のトランジスタ１０２、及び、第４のトランジスタ１０４は非導通状態となる。
【００６２】
次に、配線Ｇ１にＶｂを供給する。このとき、第１のトランジスタ１０１、第２のトランジスタ１０２、及び、第４のトランジスタ１０４は導通状態となる。第１のトランジスタ１０１が導通状態になることにより、配線ＤＡＴＡ１に供給されている信号が第３のトランジスタ１０３の第１のゲートに供給される。また、第２のトランジスタ１０２が導通状態になることにより、配線ＤＡＴＡ２に供給されている信号が第３のトランジスタ１０３の第２のゲートに供給される。第４のトランジスタ１０４が導通状態になることにより、配線Ｖ０に供給されている信号が第３のトランジスタ１０３のソース、及び、ドレインの一方に供給される。第１の容量素子１０５は、配線ＤＡＴＡ１に供給される信号を保持する。また、第２の容量素子１０６は、配線ＤＡＴＡ２に供給される信号を保持する。
【００６３】
次に、配線Ｇ１にＶａを供給し、第１のトランジスタ１０１、第２のトランジスタ１０２、及び、第４のトランジスタ１０４を非導通状態とする。
【００６４】
上記の過程より、第３のトランジスタ１０３のソース−ドレイン電流は、第１のゲートに供給される信号、及び、第２のゲートに供給される信号により制御され、表示素子１０７の階調値が制御される。
【００６５】
＜構成例２＞
図６（Ａ）に、図２（Ａ）に示す構成例１とは異なる画素の回路例を示す。
【００６６】
図６（Ａ）に示す画素３１は、第１のトランジスタ２０１、第２のトランジスタ２０２、第３のトランジスタ２０３、第４のトランジスタ２０４、第１の容量素子２０５、第２の容量素子２０６、及び、表示素子２０７を有する。第３のトランジスタ２０３は、半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有する。
【００６７】
第１のトランジスタ２０１のゲートは配線Ｇ１に電気的に接続し、第１のトランジスタ２０１のソースとドレインの一方は配線ＤＡＴＡ１に電気的に接続し、第１のトランジスタ２０１のソースとドレインの他方は第３のトランジスタ２０３の第１のゲートに電気的に接続する。第３のトランジスタ２０３の第１のゲートは、第１のトランジスタ２０１を介して配線ＤＡＴＡ１に接続しており、配線ＤＡＴＡ１に入力される信号が供給される。
【００６８】
第２のトランジスタ２０２のゲートは配線Ｇ２に電気的に接続し、第２のトランジスタ２０２のソースとドレインの一方は配線ＤＡＴＡ１に電気的に接続し、第２のトランジスタ２０２のソースとドレインの他方は第３のトランジスタ２０３の第２のゲートに電気的に接続する。第３のトランジスタ２０３の第２のゲートは、第２のトランジスタ２０２を介して配線ＤＡＴＡ１に接続しており、配線ＤＡＴＡ１に入力される信号が供給される。
【００６９】
第３のトランジスタ２０３のソースとドレインの一方は配線ＡＮＯに接続する。配線ＡＮＯは、固定電位を供給する電源線であってもよい。また、第３のトランジスタ２０３のソースとドレインの他方は表示素子２０７と電気的に接続する。
【００７０】
表示素子２０７に供給される電流は、第３のトランジスタ２０３の第１のゲート、及び、第２のゲートに供給される信号に応じて流れる第３のトランジスタ２０３のソース−ドレイン電流と同じである。言い換えると、第３のトランジスタ２０３の第１のゲート、及び、第２のゲートに供給される配線ＤＡＴＡ１に入力される信号により、表示素子２０７における表示画像信号の階調値が制御される。
【００７１】
第４のトランジスタ２０４のゲートは配線Ｇ３に電気的に接続し、第４のトランジスタ２０４のソースとドレインの一方は配線Ｖ０に電気的に接続し、第４のトランジスタ２０４のソースとドレインの他方は第３のトランジスタ２０３のソースとドレインの他方に電気的に接続する。配線Ｖ０は、固定電位を供給する電源線であってもよい。例えば、固定電位としては、接地電位がある。
【００７２】
第１の容量素子２０５の一方の電極は第３のトランジスタ２０３の第１のゲートに電気的に接続し、第１の容量素子２０５の他方の電極は第３のトランジスタ２０３のソースとドレインの他方に電気的に接続する。
【００７３】
第２の容量素子２０６の一方の電極は第３のトランジスタ２０３の第２のゲートに電気的に接続し、第２の容量素子２０６の他方の電極は第３のトランジスタ２０３のソースとドレインの他方に電気的に接続する。
【００７４】
ここで、第１のトランジスタ２０１、第２のトランジスタ２０２、第３のトランジスタ２０３、及び、第４のトランジスタ２０４はそれぞれｎチャネル型とする。
【００７５】
配線ＤＡＴＡ１に入力される信号を供給する駆動回路には、図３（Ｂ）に示す回路を適用することができる。よって、配線ＤＡＴＡ１として、（Ｎ−ｋ）ビットのビデオ信号に対応する信号、及び、ｋビットのビデオ信号に対応する信号を画素３１に供給する配線を適用できる。
【００７６】
次に、図６（Ａ）に示す半導体装置の駆動方法について、図６（Ｂ）を参照しながら説明する。
【００７７】
配線Ｇ１、Ｇ２、及び、Ｇ３のそれぞれには、例えば、第１の電位Ｖａ、及び、第２の電位Ｖｂが供給される。ここで、Ｖａは第１のトランジスタ２０１、第２のトランジスタ２０２、及び、第４のトランジスタ２０４が非導通状態となる電位（ｌｏｗ電位）とする。また、Ｖｂは第１のトランジスタ２０１、第２のトランジスタ２０２、及び、第４のトランジスタ２０４が導通状態となる電位（ｈｉｇｈ電位）とする。第１のトランジスタ２０１、第２のトランジスタ２０２、及び、第４のトランジスタ２０４がｎチャネル型である場合、ＶａはＶｂよりも小さい。また、配線Ｇ１、Ｇ２、及び、Ｇ３に供給される電位は、それぞれ第１のトランジスタ２０１、第２のトランジスタ２０２、及び、第４のトランジスタ２０４が非導通状態、及び、導通状態になればよく、同じ電位であっても、互いに異なっていてもよい。
【００７８】
初期状態として、配線Ｇ１、Ｇ２、及び、Ｇ３にＶａを供給する。このとき、第１のトランジスタ２０１、第２のトランジスタ２０２、及び、第４のトランジスタ２０４は非導通状態となる。
【００７９】
次に、配線Ｇ１にＶａを供給し、配線Ｇ２、及び、Ｇ３にＶｂを供給する。このとき、第１のトランジスタ２０１は非導通状態となり、第２のトランジスタ２０２、及び、第４のトランジスタ２０４は導通状態となる。第２のトランジスタ２０２が導通状態になることにより、配線ＤＡＴＡ１に供給されている信号が第３のトランジスタ２０３の第２のゲートに供給される。第４のトランジスタ２０４が導通状態になることにより、配線Ｖ０に供給されている信号が第３のトランジスタ２０３のソース、及び、ドレインの一方に供給される。第２の容量素子２０６は、配線ＤＡＴＡ１に供給される信号を保持する。
【００８０】
次に、配線Ｇ１、及び、Ｇ３にＶｂを供給し、配線Ｇ２にＶａを供給する。このとき、第１のトランジスタ２０１、及び、第４のトランジスタ２０４は導通状態となり、第２のトランジスタ２０２は非導通状態となる。第１のトランジスタ２０１が導通状態になることにより、配線ＤＡＴＡ１に供給されている信号が第３のトランジスタ２０３の第１のゲートに供給される。第４のトランジスタ２０４が導通状態になることにより、配線Ｖ０に供給されている信号が第３のトランジスタ２０３のソース、及び、ドレインの一方に供給される。第１の容量素子２０５は、配線ＤＡＴＡ１に供給される信号を保持する。
【００８１】
また、図６（Ｂ）では、Ｇ２にＶｂが供給された後に、Ｇ１にＶｂが供給される例を示したが、Ｇ１にＶｂが供給された後に、Ｇ２にＶｂが供給される構成としてもよい。
【００８２】
なお、構成例２においては、配線ＤＡＴＡ１には、（Ｎ−ｋ）ビットのビデオ信号に対応する信号、及び、ｋビットのビデオ信号に対応する信号が異なる時間に供給される。例えば、Ｇ１にＶｂが供給されるとき、（Ｎ−ｋ）ビットのビデオ信号に対応する信号が配線ＤＡＴＡ１に供給され、Ｇ２にＶｂが供給されるとき、ｋビットのビデオ信号に対応する信号が配線ＤＡＴＡ１に供給される構成とすればよい。
【００８３】
次に、配線Ｇ１、Ｇ２、及び、Ｇ３にＶａを供給し、第１のトランジスタ２０１、第２のトランジスタ２０２、及び、第４のトランジスタ２０４を非導通状態とする。
【００８４】
上記の過程より、第３のトランジスタ２０３のソース−ドレイン電流は、第１のゲートに供給される信号、及び、第２のゲートに供給される信号により制御され、表示素子２０７の階調値が制御される。
【００８５】
＜構成例３＞
図７（Ａ）に、図２（Ａ）、及び、図６（Ａ）に示す構成例１、及び、２とは異なる画素の回路例を示す。
【００８６】
図７（Ａ）に示す画素３１は、第１のトランジスタ３０１、第２のトランジスタ３０２、第３のトランジスタ３０３、第１の容量素子３０５、第２の容量素子３０６、及び、表示素子３０７を有する。第３のトランジスタ３０３は、半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有する。
【００８７】
第１のトランジスタ３０１のゲートは配線Ｇ１に電気的に接続し、第１のトランジスタ３０１のソースとドレインの一方は配線ＤＡＴＡ１に電気的に接続し、第１のトランジスタ３０１のソースとドレインの他方は第３のトランジスタ３０３の第１のゲートに電気的に接続する。第３のトランジスタ３０３の第１のゲートは、第１のトランジスタ３０１を介して配線ＤＡＴＡ１に接続しており、配線ＤＡＴＡ１に入力される信号が供給される。
【００８８】
第２のトランジスタ３０２のゲートは配線Ｇ１に電気的に接続し、第２のトランジスタ３０２のソースとドレインの一方は配線ＤＡＴＡ２に電気的に接続し、第２のトランジスタ３０２のソースとドレインの他方は第３のトランジスタ３０３の第２のゲートに電気的に接続する。第３のトランジスタ３０３の第２のゲートは、第２のトランジスタ３０２を介して配線ＤＡＴＡ２に接続しており、配線ＤＡＴＡ２に入力される信号が供給される。
【００８９】
第３のトランジスタ３０３のソースとドレインの一方は配線ＡＮＯに接続する。配線ＡＮＯは、固定電位を供給する電源線であってもよい。また、第３のトランジスタ３０３のソースとドレインの他方は表示素子３０７と電気的に接続する。
【００９０】
表示素子３０７に供給される電流は、第３のトランジスタ３０３の第１のゲート、及び、第２のゲートに供給される信号に応じて流れる第３のトランジスタ３０３のソース−ドレイン電流と同じである。言い換えると、配線ＤＡＴＡ１、及び、配線ＤＡＴＡ２に入力される信号により、表示素子３０７における表示画像信号の階調値が制御される。
【００９１】
第１の容量素子３０５の一方の電極は第３のトランジスタ３０３の第１のゲートに電気的に接続し、第１の容量素子３０５の他方の電極は第３のトランジスタ３０３のソースとドレインの一方に電気的に接続する。
【００９２】
第２の容量素子３０６の一方の電極は第３のトランジスタ３０３の第２のゲートに電気的に接続し、第２の容量素子３０６の他方の電極は第３のトランジスタ３０３のソースとドレインの一方に電気的に接続する。
【００９３】
ここで、第１のトランジスタ３０１、第２のトランジスタ３０２、及び、第３のトランジスタ３０３はそれぞれｐチャネル型とする。
【００９４】
配線ＤＡＴＡ１、及び、配線ＤＡＴＡ２に入力される信号を供給する駆動回路には、図３（Ａ）に示す回路を適用することができる。よって、配線ＤＡＴＡ１として、（Ｎ−ｋ）ビットのビデオ信号に対応する信号を画素３１に供給する配線を適用し、配線ＤＡＴＡ２として、ｋビットのビデオ信号に対応する信号を画素３１に供給する配線を適用できる。
【００９５】
＜構成例４＞
図７（Ｂ）に、図２（Ａ）、図６（Ａ）、及び図７（Ａ）に示す構成例１、２、及び、３とは異なる画素の回路例を示す。
【００９６】
図７（Ｂ）に示す画素３１は、第１のトランジスタ４０１、第２のトランジスタ４０２、第３のトランジスタ４０３、第１の容量素子４０５、第２の容量素子４０６、及び、表示素子４０７を有する。第３のトランジスタ４０３は、半導体膜を介して互いに重畳する第１のゲート、及び、第２のゲートを有する。
【００９７】
第１のトランジスタ４０１のゲートは配線Ｇ１に電気的に接続し、第１のトランジスタ４０１のソースとドレインの一方は配線ＤＡＴＡ１に電気的に接続し、第１のトランジスタ４０１のソースとドレインの他方は第３のトランジスタ４０３の第１のゲートに電気的に接続する。第３のトランジスタ４０３の第１のゲートは、第１のトランジスタ４０１を介して配線ＤＡＴＡ１に接続しており、配線ＤＡＴＡ１に入力される信号が供給される。
【００９８】
第２のトランジスタ４０２のゲートは配線Ｇ２に電気的に接続し、第２のトランジスタ４０２のソースとドレインの一方は配線ＤＡＴＡ１に電気的に接続し、第２のトランジスタ４０２のソースとドレインの他方は第３のトランジスタ４０３の第２のゲートに電気的に接続する。第３のトランジスタ４０３の第２のゲートは、第２のトランジスタ４０２を介して配線ＤＡＴＡ１に接続しており、配線ＤＡＴＡ１に入力される信号が供給される。
【００９９】
第３のトランジスタ４０３のソースとドレインの一方は配線ＡＮＯに接続する。配線ＡＮＯは、固定電位を供給する電源線であってもよい。また、第３のトランジスタ４０３のソースとドレインの他方は表示素子４０７と電気的に接続する。
【０１００】
表示素子４０７に供給される電流は、第３のトランジスタ４０３の第１のゲート、及び、第２のゲートに供給される信号に応じて流れる第３のトランジスタ４０３のソース−ドレイン電流と同じである。言い換えると、第３のトランジスタ４０３の第１のゲート、及び、第２のゲートに供給される配線ＤＡＴＡ１に入力される信号により、表示素子４０７における表示画像信号の階調値が制御される。
【０１０１】
第１の容量素子４０５の一方の電極は第３のトランジスタ４０３の第１のゲートに電気的に接続し、第１の容量素子４０５の他方の電極は第３のトランジスタ４０３のソースとドレインの一方に電気的に接続する。
【０１０２】
第２の容量素子４０６の一方の電極は第３のトランジスタ４０３の第２のゲートに電気的に接続し、第２の容量素子４０６の他方の電極は第３のトランジスタ４０３のソースとドレインの一方に電気的に接続する。
【０１０３】
ここで、第１のトランジスタ４０１、第２のトランジスタ４０２、及び、第３のトランジスタ４０３はそれぞれｐチャネル型とする。
【０１０４】
配線ＤＡＴＡ１に入力される信号を供給する駆動回路には、図３（Ｂ）に示す回路を適用することができる。
【０１０５】
本実施の形態で示す半導体装置を用いることにより、階調電源線を２Ｎ本より少なくしても階調数が２Ｎとなる半導体装置を提供できる。また、半導体デバイスの階調数を２Ｎに保ったまま、階調電源線が２Ｎ本より少ないＤＡコンバータを提供できる。また、階調電源線が２Ｎ本より少なくなることにより、規模が小さい半導体装置を提供できる。また、階調電源線が２Ｎ本より少なくなることにより、規模が小さいＤＡコンバータを提供できる。
【０１０６】
また、本実施の形態で示す半導体装置により、より精細に表示素子の階調値を制御することができる。また、本実施の形態で示す半導体装置により、高画質な（高い階調表示の）映像を得ることができる。
【０１０７】
本実施の形態に示す構成などは、他の実施の形態に示す他の構成などと適宜組み合わせて用いることができる。
【０１０８】
（実施の形態２）
〈表示装置の具体的な構成例〉
表示装置の構成の一例について説明する。図８に、表示装置５００の構成を、ブロック図で示す。なお、ブロック図では、回路ブロックを機能ごとに分類し、互いに独立したブロックとして示しているが、実際の回路ブロックは機能ごとに完全に切り分けることが難しく、一つの回路ブロックが複数の機能に係わることもあり得る。
【０１０９】
図８に示す表示装置５００は、表示画素５０３を画素部５０２に複数有するパネル５０１と、コントローラ５２０と、ＣＰＵ５３０と、画像処理回路５４０と、画像メモリ５５０と、メモリ５６０と、モニター回路５１０とを有する。また、パネル５０１は、列ドライバ５０４及び行ドライバ５０５を有する。
【０１１０】
ＣＰＵ５３０は、外部から入力された命令、またはＣＰＵ５３０内に設けられたメモリに記憶されている命令をデコードし、表示装置５００が有する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。
【０１１１】
モニター回路５１０は、表示画素それぞれに含まれる駆動トランジスタの電流値を生成する。メモリ５６０は、電流値を記憶する機能を有する。
【０１１２】
画像メモリ５５０は、表示装置５００に入力された画像データ５８０を記憶する機能を有する。なお、図８では、画像メモリ５５０を１つだけ表示装置５００に設ける場合を例示しているが、複数の画像メモリ５５０が表示装置５００に設けられていても良い。例えば、赤、青、緑などの色相にそれぞれ対応する３つの画像データ５８０により、画素部５０２にフルカラーの画像が表示される場合、各画像データ５８０に対応した画像メモリ５５０を、それぞれ設けるようにしても良い。
【０１１３】
画像メモリ５５０には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。或いは、画像メモリ５５０に、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）を用いても良い。
【０１１４】
画像処理回路５４０は、ＣＰＵ５３０からの命令にしたがい、画像データ５８０の画像メモリ５５０への書き込みと、画像データ５８０の画像メモリ５５０からの読み出しをおこない、画像データ５８０から画像信号ＩＭＧを生成する機能を有する。また、画像処理回路５４０は、ＣＰＵ５３０からの命令にしたがい、メモリ５６０に記憶されているデータを読み出し、当該データを用いて、画像信号ＩＭＧの補正をおこなう機能を有する。
【０１１５】
コントローラ５２０は、画像信号ＩＭＧが入力されると、パネル５０１の仕様に合わせて画像信号ＩＭＧに信号処理を施した後、パネル５０１に供給する機能を有する。
【０１１６】
行ドライバ５０５は、画素部５０２が有する表示画素５０３を、行ごとに選択する機能を有する。また、列ドライバ５０４は、コントローラ５２０から与えられた画像信号ＩＭＧを、行ドライバ５０５によって選択された行の表示画素５０３に供給する機能を有する。加えて、列ドライバ５０４と行ドライバ５０５のいずれかは、符号信号線Ｓｉｇへの出力信号も出力する。また、列ドライバ５０４と行ドライバ５０５の他方は、列信号線ＣＬの電流値を測定する機能、あるいは、電流値の測定のために列信号線ＣＬの信号を他へ転送する機能を有する。
【０１１７】
なお、コントローラ５２０は、列ドライバ５０４や行ドライバ５０５などの駆動に用いられる各種の駆動信号を、パネル５０１に供給する機能を有する。駆動信号には、列ドライバ５０４の動作を制御するスタートパルス信号、クロック信号、ラッチ信号、行ドライバ５０５の動作を制御するスタートパルス信号、クロック信号などが含まれる。
【０１１８】
なお、表示装置５００は、表示装置５００が有するＣＰＵ５３０に、データや命令を与える機能を有する入力装置を、有していても良い。入力装置として、キーボード、ポインティングデバイス、タッチパネル、センサなどを用いることができる。
【０１１９】
〈素子の構成例〉
次いで、表示画素５０３を構成する素子の具体的な構成例について説明する。なお、表示画素の回路図は、図２（Ａ）、図６（Ａ）、図７（Ａ）、及び、図７（Ｂ）に示すものを参照すればよい。
【０１２０】
例えば、図２（Ａ）における表示素子１０７の画素電極は、表示画素５０３に入力される画像信号ＩＭＧにしたがってその電位が制御される。また、表示素子１０７の輝度は、画素電極と共通電極の間の電位差によって定まる。例えば、ＯＬＥＤ（有機発光ダイオード）を表示素子１０７として用いる場合、アノードとカソードのいずれか一方が画素電極として機能し、他方が共通電極として機能する。図２（Ａ）では、表示素子１０７のアノードを画素電極として用い、表示素子１０７のカソードを共通電極として用いた表示画素５０３の構成を例示している。
【０１２１】
表示画素５０３が有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタが酸化物半導体をチャネル形成領域に含むことで、トランジスタのオフ電流を極めて小さくすることができる。そして、上記構成を有するトランジスタを表示画素５０３に用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを用いる場合に比べて、ノードに蓄積された電荷のリークを防ぐことができる。
【０１２２】
また、静止画のように、連続する幾つかのフレーム期間に渡って、画素部５０２に同じ画像情報を有する画像信号ＩＭＧが書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部５０２への画像信号ＩＭＧの書き込み回数を少なくしても、画像の表示を維持することができる。例えば、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）をトランジスタの半導体膜に用いることで、画像信号ＩＭＧの書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号ＩＭＧが書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
【０１２３】
また、画像信号ＩＭＧの電位をより長い期間に渡って保持することができるため、ノードの電位を保持するための容量素子を表示画素５０３に設けなくとも、表示される画質が低下するのを防ぐことができる。
【０１２４】
また、図２（Ａ）では、トランジスタがすべてｎチャネル型である場合を例示している。表示画素５０３内のトランジスタがすべて同じチャネル型である場合、トランジスタの作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができる。ただし、表示装置では、必ずしも表示画素５０３内のトランジスタがすべてｎチャネル型である必要はない。
【０１２５】
＜トランジスタの構成例１＞
図９、図１４に、表示装置に含まれるトランジスタの例を示す。
【０１２６】
図１４に駆動回路に設けられるトランジスタ６００Ｂ及び画素部５０２に設けられるトランジスタ６００Ａの上面図を示し、図９にトランジスタ６００Ｂ及びトランジスタ６００Ａの断面図を示す。図１４（Ａ）はトランジスタ６００Ｂの上面図であり、図１４（Ｂ）はトランジスタ６００Ａの上面図である。図９（Ａ）は、図１４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図、及び図１４（Ｂ）の一点鎖線Ｘ３−Ｘ４間の断面図である。図９（Ｂ）は、図１４（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図、及び図１４（Ｂ）の一点鎖線Ｙ３−Ｙ４間の断面図である。また、図９（Ａ）は、トランジスタ６００Ａおよびトランジスタ６００Ｂのチャネル長方向の断面図である。また、図９（Ｂ）は、トランジスタ６００Ａおよびトランジスタ６００Ｂのチャネル幅方向の断面図である。
【０１２７】
なお、トランジスタの上面図においては、以降の図面においてもトランジスタ６００Ａ及びトランジスタ６００Ｂと同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向及び一点鎖線Ｘ３−Ｘ４方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向及び一点鎖線Ｙ３−Ｙ４方向をチャネル幅方向と呼称する場合がある。
【０１２８】
図９に示すトランジスタ６００Ａは、基板６０１上に形成された絶縁膜６１１上の酸化物半導体膜６１２と、酸化物半導体膜６１２に接する導電膜６１４、導電膜６１６及び絶縁膜６１７と、絶縁膜６１７を介して酸化物半導体膜６１２と重なる導電膜６１８とを有する。なお、トランジスタ６００Ａ上に絶縁膜６２０が設けられている。トランジスタ６００Ａは、例えば、図２（Ａ）の第１のトランジスタ１０１、第２のトランジスタ１０２、第４のトランジスタ１０４に使用することができる。
【０１２９】
図９に示すトランジスタ６００Ｂは、基板６０１上に形成された絶縁膜６１１上の酸化物半導体膜６０３と、酸化物半導体膜６０３に接する導電膜６０４、導電膜６０５及び絶縁膜６０６と、絶縁膜６０６を介して酸化物半導体膜６０３と重なる導電膜６０７とを有する。なお、トランジスタ６００Ｂ上に絶縁膜６２０が設けられている。
【０１３０】
トランジスタ６００Ｂは、絶縁膜６１１を介して酸化物半導体膜６０３と重なる導電膜６０２を有する。すなわち、導電膜６０２は、ゲート（ゲート電極、ゲート端子）として機能する。また、トランジスタ６００Ｂは、デュアルゲート構造のトランジスタである。その他の構成は、トランジスタ６００Ａと同様であり、同様の効果を奏する。
【０１３１】
導電膜６０２及び導電膜６０７にそれぞれ異なる電位を印加することで、トランジスタ６００Ｂのしきい値を制御することができる。トランジスタ６００Ｂは、例えば、図２（Ａ）の第３のトランジスタ１０３として使用できる。又は、導電膜６０２及び導電膜６０７に同じ電位を印加することで、オン電流の増加、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制、及び異なるドレインとソース間の電圧におけるオン電流の立ち上がりの変動の抑制が可能である。例えば、図１の駆動回路１０、駆動回路２０に含まれるトランジスタに用いることができる。
【０１３２】
また、列ドライバ５０４／行ドライバ５０５と画素部５０２に含まれるトランジスタのチャネル長が異なってもよい。
【０１３３】
代表的には、列ドライバ５０４／行ドライバ５０５に含まれるトランジスタ６００Ｂのチャネル長を２．５μｍ未満、又は１．４５μｍ以上２．２μｍ以下とすることができる。一方、画素部５０２に含まれるトランジスタ６００Ａのチャネル長を２．５μｍ以上、又は２．５μｍ以上２０μｍ以下とすることができる。
【０１３４】
列ドライバ５０４／行ドライバ５０５に含まれるトランジスタ６００Ｂのチャネル長を、２．５μｍ未満、好ましくは１．４５μｍ以上２．２μｍ以下とすることで、画素部５０２に含まれるトランジスタ６００Ａと比較して、オン電流を増大させることができる。この結果、高速動作が可能な列ドライバ５０４／行ドライバ５０５を作製することができる。
【０１３５】
酸化物半導体膜６１２において、導電膜６１４、導電膜６１６及び導電膜６１８と重ならない領域には、酸素欠損を形成する元素を有する。また、酸化物半導体膜６０３において、導電膜６０４、導電膜６０５及び導電膜６０７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素としてホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素等が酸化物半導体膜６１２及び酸化物半導体膜６０３に含まれてもよい。
【０１３６】
また、絶縁膜６２０は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜６２０が酸化物半導体膜６１２及び酸化物半導体膜６０３に接することで、絶縁膜６２０に含まれる水素が酸化物半導体膜６１２及び酸化物半導体膜６０３に拡散する。この結果、酸化物半導体膜６１２及び酸化物半導体膜６０３が絶縁膜６２０と接する領域において、水素が多く含まれる。
【０１３７】
不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリア（電子）が生成される。この結果、導電率が高くなる。
【０１３８】
ここで、酸化物半導体膜６１２の部分拡大図を図１０に示す。なお、代表例として、トランジスタ６００Ａに含まれる酸化物半導体膜６１２の部分拡大図を用いて説明する。図１０に示すように、酸化物半導体膜６１２は、導電膜６１４又は導電膜６１６と接する領域６１２ａと、絶縁膜６２０と接する領域６１２ｂと、絶縁膜６１７と接する領域６１２ｄとを有する。なお、導電膜６１８の側面がテーパ形状を有する場合、導電膜６１８のテーパ部と重なる領域６１２ｃを有してもよい。
【０１３９】
領域６１２ａは、ソース領域及びドレイン領域として機能する。導電膜６１４及び導電膜６１６がタングステン、チタン、アルミニウム、銅、モリブデン、クロム、又はタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いて形成される場合、酸化物半導体膜に含まれる酸素と導電膜６１４及び導電膜６１６に含まれる導電材料とが結合し、酸化物半導体膜において、酸素欠損が形成される。また、酸化物半導体膜に導電膜６１４及び導電膜６１６を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、導電膜６１４又は導電膜６１６と接する領域６１２ａは、導電性が高まり、ソース領域及びドレイン領域として機能する。
【０１４０】
領域６１２ｂは、低抵抗領域として機能する。領域６１２ｂには不純物元素として少なくとも希ガス元素及び水素が含まれる。なお、導電膜６１８の側面がテーパ形状を有する場合、不純物元素は導電膜６１８のテーパ部を通過して領域６１２ｃに添加されるため、領域６１２ｃは、領域６１２ｂと比較して不純物元素の一例である希ガス元素の濃度が低いが、不純物元素が含まれる。領域６１２ｃを有することで、トランジスタのソース−ドレイン耐圧を高めることができる。
【０１４１】
酸化物半導体膜６１２がスパッタリング法で形成される場合、領域６１２ａ乃至領域６１２ｄはそれぞれ希ガス元素を含み、且つ領域６１２ａ及び領域６１２ｄと比較して、領域６１２ｂ及び領域６１２ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜６１２がスパッタリング法で形成される場合、スパッタリングガスとして希ガス元素を用いるため、酸化物半導体膜６１２に希ガス元素が含まれること、並びに領域６１２ｂ及び領域６１２ｃにおいて、酸素欠損を形成するために、意図的に希ガス元素が添加されることが原因である。なお、領域６１２ｂ及び領域６１２ｃにおいて、領域６１２ａ及び領域６１２ｄと異なる希ガス元素が添加されていてもよい。
【０１４２】
また、領域６１２ｂは絶縁膜６２０と接するため、領域６１２ａ及び領域６１２ｄと比較して、領域６１２ｂの方が水素の濃度が高い。また、領域６１２ｂから領域６１２ｃに水素が拡散する場合、領域６１２ｃは、領域６１２ａ及び領域６１２ｄと比較して水素濃度が高い。但し、領域６１２ｃより領域６１２ｂの方が、水素濃度が高い。
【０１４３】
領域６１２ｂ及び領域６１２ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域６１２ａ及び領域６１２ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０１４４】
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素が酸化物半導体膜６１２に添加される場合、領域６１２ｂ及び領域６１２ｃにのみ不純物元素を有する。このため、領域６１２ａ及び領域６１２ｄと比較して、領域６１２ｂ及び領域６１２ｃの方が不純物元素の濃度が高い。なお、領域６１２ｂ及び領域６１２ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０１４５】
領域６１２ｄと比較して、領域６１２ｂ及び領域６１２ｃは、水素濃度が高く、且つ希ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として機能する。代表的には、領域６１２ｂ及び領域６１２ｃの抵抗率として、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満とすることができる。
【０１４６】
なお、領域６１２ｂ及び領域６１２ｃにおいて、水素の量は酸素欠損の量と同じ又は少ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域６１２ｄに拡散しにくい。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
【０１４７】
領域６１２ｄは、チャネルとして機能する。
【０１４８】
また、導電膜６１４、導電膜６１６及び導電膜６１８をマスクとして酸化物半導体膜６１２に不純物元素を添加した後、導電膜６１８の上面形状における面積を縮小してもよい。これは、導電膜６１８の形成工程において、導電膜６１８上のマスクに対してスリミング処理をおこない、より微細な構造のマスクとする。次に、該マスクを用いて導電膜６１８および絶縁膜６１７をエッチングすることで、図１０（Ｂ）に示す導電膜６１８ａおよび絶縁膜６１７ａを形成することができる。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。
【０１４９】
この結果、酸化物半導体膜６１２において、領域６１２ｃ及びチャネルである領域６１２ｄの間に、オフセット領域６１２ｅが形成される。なお、チャネル長方向におけるオフセット領域６１２ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低下を低減することが可能である。
【０１５０】
絶縁膜６１７及び絶縁膜６０６はゲート絶縁膜として機能する。
【０１５１】
導電膜６１４及び導電膜６１６、並びに導電膜６０４及び導電膜６０５は、ソース（ソース電極、ソース端子）及びドレイン（ドレイン電極、ドレイン端子）として機能する。
【０１５２】
導電膜６１８及び導電膜６０７は、ゲートとして機能する。
【０１５３】
本実施の形態に示すトランジスタ６００Ａ及びトランジスタ６００Ｂは、チャネルとして機能する領域６１２ｄと、ソース領域及びドレイン領域として機能する領域６１２ａとの間に、低抵抗領域として機能する領域６１２ｂ及び／又は領域６１２ｃを有する。チャネルとソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ６００Ａ及びトランジスタ６００Ｂは、オン電流が大きく、電界効果移動度が高い。
【０１５４】
また、トランジスタ６００Ａ及びトランジスタ６００Ｂにおいて、導電膜６１８と、導電膜６１４及び導電膜６１６とが重ならないことで、導電膜６１８と、導電膜６１４及び導電膜６１６との間の寄生容量を低減することが可能である。また、導電膜６０７と、導電膜６０４及び導電膜６０５とが重ならないことで、導電膜６０７と、導電膜６０４及び導電膜６０５との間の寄生容量を低減することが可能である。この結果、基板６０１として大面積基板を用いた場合、導電膜６１４、導電膜６１６及び導電膜６１８、並びに導電膜６０４及び導電膜６０５及び導電膜６０７における信号遅延を低減することが可能である。
【０１５５】
また、トランジスタ６００Ａにおいて、導電膜６１４、導電膜６１６及び導電膜６１８をマスクとして、希ガス元素を酸化物半導体膜６１２に添加することで、酸素欠損を有する領域が形成される。また、トランジスタ６００Ｂにおいて、導電膜６０４、導電膜６０５及び導電膜６０７をマスクとして、不純物元素が酸化物半導体膜６０３に添加することで、酸素欠損を有する領域が形成される。さらに、酸素欠損を有する領域が、水素を含む絶縁膜６２０と接するため、絶縁膜６２０に含まれる水素が酸素欠損を有する領域に拡散することで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領域を形成することができる。
【０１５６】
また、本実施の形態に示すトランジスタ６００Ａ及びトランジスタ６００Ｂは、領域６１２ｂに、希ガス元素を添加することで、酸素欠損を形成するとともに、水素を添加している。このため、領域６１２ｂにおける導電率を高めることが可能であるとともに、トランジスタごとの領域６１２ｂの導電率のばらつきを低減することが可能である。すなわち、領域６１２ｂに希ガス元素及び水素を添加することで、領域６１２ｂの導電率の制御が可能である。
【０１５７】
以下に、図９に示す構成の詳細について説明する。
【０１５８】
基板６０１としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。又は、一例としては、アクリル等の合成樹脂などがある。又は、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。又は、一例としては、ポリアミド、ポリイミド、アラミド樹脂、エポキシ樹脂、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０１５９】
また、基板６０１として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。又は、基板６０１とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板６０１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０１６０】
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０１６１】
絶縁膜６１１は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜６０３及び酸化物半導体膜６１２との界面特性を向上させるため、絶縁膜６１１において少なくとも酸化物半導体膜６０３及び酸化物半導体膜６１２と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜６１１として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜６１１に含まれる酸素を、酸化物半導体膜６０３及び酸化物半導体膜６１２に移動させることが可能である。
【０１６２】
絶縁膜６１１の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜６１１を厚くすることで、絶縁膜６１１の酸素放出量を増加させることができると共に、絶縁膜６１１と酸化物半導体膜６０３及び酸化物半導体膜６１２との界面における界面準位、並びに酸化物半導体膜６０３及び酸化物半導体膜６１２の領域６１２ｄに含まれる酸素欠損を低減することが可能である。
【０１６３】
絶縁膜６１１として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
【０１６４】
酸化物半導体膜６１２及び酸化物半導体膜６０３は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｓｎ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。なお、酸化物半導体膜６１２及び酸化物半導体膜６０３は、透光性を有する。
【０１６５】
なお、酸化物半導体膜６１２及び酸化物半導体膜６０３がＩｎ−Ｍ−Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０１６６】
酸化物半導体膜６１２及び酸化物半導体膜６０３は、エネルギーギャップが２ｅＶ以上、又は２．５ｅＶ以上、又は３ｅＶ以上である。
【０１６７】
酸化物半導体膜６１２及び酸化物半導体膜６０３の厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とすることができる。
【０１６８】
酸化物半導体膜６１２及び酸化物半導体膜６０３がＩｎ−Ｍ−Ｚｎ酸化物Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜６１２及び酸化物半導体膜６０３の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０１６９】
また、酸化物半導体膜６１２及び酸化物半導体膜６０３において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜６１２及び酸化物半導体膜６０３において、酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜６１２及び酸化物半導体膜６０３であって、特に領域６１２ｄにおいて、シリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０１７０】
また、酸化物半導体膜６１２及び酸化物半導体膜６０３であって、特に領域６１２ｄにおいて、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、領域６１２ｄのアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０１７１】
また、酸化物半導体膜６１２及び酸化物半導体膜６０３であって、特に領域６１２ｄに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該酸化物半導体膜であって、特に領域６１２ｄにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることができる。
【０１７２】
酸化物半導体膜６１２及び酸化物半導体膜６０３であって、特に領域６１２ｄにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜６１２及び酸化物半導体膜６０３であって、特に領域６１２ｄにおいては、キャリア密度を１×１０−９個／ｃｍ３以上１×１０１７個／ｃｍ３以下、又は１×１０−９個／ｃｍ３以上１×１０１５個／ｃｍ３以下、又は１×１０−９個／ｃｍ３以上１×１０１３個／ｃｍ３以下、又は１×１０−９／ｃｍ３以上８×１０１１／ｃｍ３未満、又は１×１０−９／ｃｍ３以上１×１０１１個／ｃｍ３以下、又は１×１０−９／ｃｍ３以上１×１０１０／ｃｍ３未満とすることができる。
【０１７３】
酸化物半導体膜６１２及び酸化物半導体膜６０３として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。したがって、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソースとドレイン間の電圧が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
【０１７４】
また、酸化物半導体膜６１２及び酸化物半導体膜６０３は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１７５】
なお、酸化物半導体膜６１２及び酸化物半導体膜６０３が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層された構造の場合がある。
【０１７６】
なお、酸化物半導体膜６１２及び酸化物半導体膜６０３において、領域６１２ｂと、領域６１２ｄとの結晶性が異なる場合がある。また、酸化物半導体膜６１２及び酸化物半導体膜６０３において、領域６１２ｃと、領域６１２ｄとの結晶性が異なる場合がある。これは、領域６１２ｂ又は領域６１２ｃに不純物元素が添加された際に、領域６１２ｂ又は領域６１２ｃにダメージが入ってしまい、結晶性が低減するためである。
【０１７７】
絶縁膜６０６及び絶縁膜６１７は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜６１２及び酸化物半導体膜６０３との界面特性を向上させるため、絶縁膜６０６及び絶縁膜６１７において少なくとも酸化物半導体膜６１２及び酸化物半導体膜６０３と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜６０６及び絶縁膜６１７として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
【０１７８】
また、絶縁膜６０６及び絶縁膜６１７として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜６１２及び酸化物半導体膜６０３からの酸素の外部への拡散と、外部から酸化物半導体膜６１２及び酸化物半導体膜６０３への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０１７９】
また、絶縁膜６０６及び絶縁膜６１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０１８０】
また、絶縁膜６０６及び絶縁膜６１７として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜６０６及び絶縁膜６１７に含まれる酸素を、酸化物半導体膜６１２及び酸化物半導体膜６０３に移動させることが可能である。
【０１８１】
また、絶縁膜６０６及び絶縁膜６１７として、欠陥の少ない酸化窒化シリコン膜を用いることができる。欠陥の少ない酸化窒化シリコン膜では、加熱処理後において、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、欠陥の少ない酸化窒化シリコン膜では、第１のシグナル、第２のシグナル、第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
【０１８２】
なお、１００Ｋ以下のＥＳＲスペクトルにおいて第１シグナル、第２のシグナル、及び第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、又は１以上２以下）起因のシグナルに相当する。即ち、第１のシグナル、第２のシグナル、第３のシグナルのスピンの密度の合計が低いほど、酸化窒化シリコン膜に含まれる窒素酸化物の含有量が少ないといえる。
【０１８３】
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。絶縁膜６１７として欠陥の少ない酸化窒化シリコン膜を用いることで、窒素酸化物が生成されにくくなり、酸化物半導体膜６１２及び酸化物半導体膜６０３及び絶縁膜の界面におけるキャリアのトラップを低減することが可能である。また、表示装置に含まれるトランジスタのしきい値のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
【０１８４】
絶縁膜６０６及び絶縁膜６１７の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３００ｎｍ以下、又は１０ｎｍ以上２５０ｎｍ以下とすることができる。
【０１８５】
導電膜６１４、導電膜６１６及び導電膜６１８、並びに導電膜６０４、導電膜６０５、導電膜６０２及び導電膜６０７としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一又は複数から選択された金属元素を用いてもよい。また、導電膜６１４、導電膜６１６及び導電膜６１８、並びに導電膜６０４、導電膜６０５、導電膜６０２及び導電膜６０７は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一又は複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１８６】
また、導電膜６１４、導電膜６１６及び導電膜６１８、並びに導電膜６０４、導電膜６０５、導電膜６０２及び導電膜６０７は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素を含む導電性材料の積層構造とすることもできる。
【０１８７】
導電膜６１４、導電膜６１６及び導電膜６１８、並びに導電膜６０４、導電膜６０５、導電膜６０２及び導電膜６０７の厚さは、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
【０１８８】
絶縁膜６２０としては、水素を含む膜であり、代表的には窒化物絶縁膜がある。窒化物絶縁膜としては、窒化シリコン、窒化アルミニウム等を用いて形成することができる。
【０１８９】
＜トランジスタの構成例２＞
次に、表示装置に含まれるトランジスタの別の構成について、図１１を用いて説明する。ここでは、画素部５０２に設けられたトランジスタ６００Ａの変形例としてトランジスタ６００Ｃを用いて説明するが、列ドライバ５０４／行ドライバ５０５のトランジスタ６００Ｂにトランジスタ６００Ｃの絶縁膜６１１の構成、又は導電膜６１４、導電膜６１６及び導電膜６１８の構造を適宜適用することができる。
【０１９０】
図１１（Ａ）乃至図１１（Ｃ）に、表示装置が有するトランジスタ６００Ｃの上面図及び断面図を示す。図１１（Ａ）はトランジスタ６００Ｃの上面図であり、図１１（Ｂ）は、図１１（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１１（Ｃ）は、図１１（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０１９１】
図１１に示すトランジスタ６００Ｃは、導電膜６１４、導電膜６１６及び導電膜６１８が、２層又は３層構造で構成されている。また、絶縁膜６１１が、窒化物絶縁膜６１１ａ及び酸化物絶縁膜６１１ｂの積層構造で構成されている。その他の構成は、トランジスタ６００Ａと同様であり、同様の効果を奏する。
【０１９２】
はじめに、導電膜６１４、導電膜６１６及び導電膜６１８について説明する。
【０１９３】
導電膜６１４は、導電膜６１４ａと、導電膜６１４ｂと、導電膜６１４ｃとが順に積層しており、且つ導電膜６１４ａ及び導電膜６１４ｃは導電膜６１４ｂの表面を覆っている。すなわち、導電膜６１４ａ及び導電膜６１４ｃは、導電膜６１４ｂの保護膜として機能する。
【０１９４】
導電膜６１４と同様に、導電膜６１６は、導電膜６１６ａと、導電膜６１６ｂと、導電膜６１６ｃとが順に積層しており、且つ導電膜６１６ａ及び導電膜６１６ｃは導電膜６１６ｂの表面を覆っている。すなわち、導電膜６１６ａ及び導電膜６１６ｃは、導電膜６１６ｂの保護膜として機能する。
【０１９５】
導電膜６１８は、導電膜６１８ａと、導電膜６１８ｂとが順に積層している。
【０１９６】
導電膜６１４ａ、導電膜６１６ａ及び導電膜６１８ａとしては、導電膜６１４ｂ、導電膜６１６ｂ、導電膜６１８ｂに含まれる金属元素が酸化物半導体膜６１２に拡散するのを防ぐ材料を用いて形成する。導電膜６１４ａ、導電膜６１６ａ及び導電膜６１８ａとして、チタン、タンタル、モリブデン、タングステンの単体若しくは合金、又は窒化チタン、窒化タンタル、窒化モリブデン、窒化タンタル等を用いて形成することができる。又は、導電膜６１４ａ、導電膜６１６ａ及び導電膜６１８ａは、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）等を用いて形成することができる。
【０１９７】
導電膜６１４ｂ、導電膜６１６ｂ及び導電膜６１８ｂとしては、低抵抗材料を用いて形成する。導電膜６１４ｂ、導電膜６１６ｂ及び導電膜６１８ｂとして、銅、アルミニウム、金、銀等の単体若しくは合金、又はこれを主成分とする化合物等を用いて形成することができる。
【０１９８】
導電膜６１４ｃ及び導電膜６１６ｃとしては、導電膜６１４ｂ、導電膜６１６ｂに含まれる金属元素が不動態化された膜を用いて形成することで、導電膜６１４ｂ、導電膜６１６ｂに含まれる金属元素が、絶縁膜６２８の形成工程において酸化物半導体膜６１２に移動することを防ぐことができる。導電膜６１４ｃおよび導電膜６１６ｃとして、金属珪素化物、金属珪素化窒化物等を用いて形成することが可能であり、代表的には、ＣｕＳｉｘ（ｘ＞０）、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）等がある。
【０１９９】
ここで、導電膜６１４ｃ及び導電膜６１６ｃの形成方法について説明する。なお、導電膜６１４ｂ及び導電膜６１６ｂは、銅を用いて形成される。また、導電膜６１４ｃ及び導電膜６１６ｃは、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を用いて形成される。
【０２００】
導電膜６１４ｂ及び導電膜６１６ｂを、水素、アンモニア、一酸化炭素等の還元性雰囲気で発生させたプラズマに曝し、導電膜６１４ｂ及び導電膜６１６ｂの表面の酸化物を還元する。
【０２０１】
次に、２００℃以上４００℃以下で加熱しながら、導電膜６１４ｂ及び導電膜６１６ｂをシランに曝す。この結果、導電膜６１４ｂ及び導電膜６１６ｂに含まれる銅が触媒として作用し、シランがＳｉとＨ２に分解されるとともに、導電膜６１４ｂ及び導電膜６１６ｂの表面にＣｕＳｉｘ（ｘ＞０）が形成される。
【０２０２】
次に、導電膜６１４ｂ及び導電膜６１６ｂを、アンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜６１４ｂ及び導電膜６１６ｂの表面に形成されたＣｕＳｉｘ（ｘ＞０）がプラズマに含まれる窒素と反応し、導電膜６１４ｃ及び導電膜６１６ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）が形成される。
【０２０３】
なお、上記工程において、導電膜６１４ｂ及び導電膜６１６ｂをアンモニア又は窒素等の窒素を含む雰囲気で発生させたプラズマに曝した後、２００℃以上４００℃以下で加熱しながら、導電膜６１４ｂ及び導電膜６１６ｂをシランに曝すことで、導電膜６１４ｃ及び導電膜６１６ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成してもよい。
【０２０４】
次に、窒化物絶縁膜６１１ａ及び酸化物絶縁膜６１１ｂが積層された絶縁膜６１１について説明する。
【０２０５】
例えば、窒化物絶縁膜６１１ａとして窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。また、酸化物絶縁膜６１１ｂとして、酸化シリコン、酸化窒化シリコン、酸化アルミニウム等を用いて形成することができる。基板６０１側に窒化物絶縁膜６１１ａを設けることで、外部からの水素、水等が酸化物半導体膜６１２に拡散することを防ぐことが可能である。
【０２０６】
＜トランジスタの構成例３＞
次に、表示装置に含まれるトランジスタの別の構成について図１２及び図１３を用いて説明する。ここでは、画素部５０２に設けられたトランジスタ６００Ａの変形例としてトランジスタ６００Ｄ及びトランジスタ６００Ｅを用いて説明するが、列ドライバ５０４／行ドライバ５０５のトランジスタ６００Ｂに、トランジスタ６００Ｄに含まれる酸化物半導体膜６１２の構成、又はトランジスタ６００Ｅに含まれる酸化物半導体膜６１２の構成を適宜適用することができる。
【０２０７】
図１２（Ａ）乃至図１２（Ｃ）に、表示装置が有するトランジスタ６００Ｄの上面図及び断面図を示す。図１２（Ａ）はトランジスタ６００Ｄの上面図であり、図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１２（Ｃ）は、図１２（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０２０８】
図１２に示すトランジスタ６００Ｄは、酸化物半導体膜６１２が多層構造で構成されている。具体的には、酸化物半導体膜６１２は、絶縁膜６１１と接する酸化物半導体膜６１３ａと、酸化物半導体膜６１３ａに接する酸化物半導体膜６１３ｂと、酸化物半導体膜６１３ｂ、導電膜６１４、導電膜６１６、絶縁膜６１７及び絶縁膜６２０と接する酸化物半導体膜６１３ｃとを有する。その他の構成は、トランジスタ６００Ａと同様であり、同様の効果を奏する。
【０２０９】
酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。
【０２１０】
また、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）であり、且つ酸化物半導体膜６１３ｂよりも伝導帯下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃの伝導帯下端のエネルギーと、酸化物半導体膜６１３ｂの伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、又は０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、又は０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
【０２１１】
酸化物半導体膜６１３ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜６１３ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜６１３ｂとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
【０２１２】
酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の場合、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
【０２１３】
なお、酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０２１４】
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
【０２１５】
また、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃは同じ組成でもよい。例えば、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：４：５、１：４：６、１：４：７、又は１：４：８の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
【０２１６】
又は、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃは異なった組成でもよい。例えば、酸化物半導体膜６１３ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜６１３ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４又は１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
【０２１７】
酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃの厚さは、３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする。酸化物半導体膜６１３ｂの厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上５０ｎｍ以下とする。なお、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃはそれぞれ酸化物半導体膜６１３ｂより厚さを薄くすることで、トランジスタのしきい値の変動量を低減することが可能である。
【０２１８】
酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃそれぞれの界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる場合がある。
【０２１９】
酸化物半導体膜６１３ｂと比較して酸素欠損の生じにくい酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃをそれぞれ酸化物半導体膜６１３ｂの上面及び下面に接して設けることで、酸化物半導体膜６１３ｂにおける酸素欠損を低減することができる。また、酸化物半導体膜６１３ｂは、酸化物半導体膜６１３ｂを構成する金属元素の一以上を有する酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃと接するため、酸化物半導体膜６１３ａと酸化物半導体膜６１３ｂとの界面、酸化物半導体膜６１３ｂと酸化物半導体膜６１３ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜６１３ｂに含まれる酸素欠損を低減することが可能である。
【０２２０】
また、酸化物半導体膜６１３ａを設けることにより、トランジスタのしきい値などの電気特性のばらつきを低減することができる。
【０２２１】
また、酸化物半導体膜６１３ｂを構成する金属元素を一種以上含む酸化物半導体膜６１３ｃが酸化物半導体膜６１３ｂに接して設けられるため、酸化物半導体膜６１３ｂと酸化物半導体膜６１３ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
【０２２２】
また、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃは、絶縁膜６１１及び絶縁膜６１７の構成元素が酸化物半導体膜６１３ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア膜としても機能する。
【０２２３】
以上のことから、本実施の形態に示すトランジスタは、しきい値などの電気特性のばらつきが低減されたトランジスタである。
【０２２４】
図１２と異なる構造のトランジスタを図１３に示す。
【０２２５】
図１３（Ａ）乃至図１３（Ｃ）に、表示装置が有するトランジスタ６００Ｅの上面図及び断面図を示す。図１３（Ａ）はトランジスタ６００Ｅの上面図であり、図１３（Ｂ）は、図１３（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１３（Ｃ）は、図１３（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。なお、図１３（Ａ）では、明瞭化のため、基板６０１、絶縁膜６１１、絶縁膜６１７、絶縁膜６２０などを省略している。また、図１３（Ｂ）は、トランジスタ６００Ｅのチャネル幅方向の断面図である。また、図１３（Ｃ）は、トランジスタ６００Ｅのチャネル長方向の断面図である。
【０２２６】
図１３に示すトランジスタ６００Ｅのように、酸化物半導体膜６１２が、絶縁膜６１１と接する酸化物半導体膜６１３ｂと、酸化物半導体膜６１３ｂ及び絶縁膜６１７と接する酸化物半導体膜６１３ｃの積層構造であってもよい。
【０２２７】
＜バンド構造＞
ここで、図１２及び図１３に示すトランジスタのバンド構造について説明する。なお、図１８（Ａ）は、図１２に示すトランジスタ６００Ｄのバンド構造であり、理解を容易にするため、絶縁膜６１１、酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ、酸化物半導体膜６１３ｃ及び絶縁膜６１７の伝導帯下端のエネルギー（Ｅｃ）を示す。また、図１８（Ｂ）は、図１３に示すトランジスタ６００Ｅのバンド構造であり、理解を容易にするため、絶縁膜６１１、酸化物半導体膜６１３ｂ、酸化物半導体膜６１３ｃ及び絶縁膜６１７の伝導帯下端のエネルギー（Ｅｃ）を示す。
【０２２８】
図１８（Ａ）に示すように、酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃを構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃは組成が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
【０２２９】
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
【０２３０】
なお、図１８（Ａ）では、酸化物半導体膜６１３ａと酸化物半導体膜６１３ｃのＥｃが同様である場合について示したが、それぞれが異なっていてもよい。
【０２３１】
図１８（Ａ）より、酸化物半導体膜６１３ｂがウェル（井戸）となり、トランジスタ６００Ｄにおいて、チャネルが酸化物半導体膜６１３ｂに形成されることがわかる。なお、酸化物半導体膜６１３ａ、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃは伝導帯下端のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込みチャネルということもできる。
【０２３２】
また、図１８（Ｂ）に示すように、酸化物半導体膜６１３ｂ及び酸化物半導体膜６１３ｃにおいて、伝導帯下端のエネルギーが連続的に変化してもよい。
【０２３３】
図１８（Ｂ）より、酸化物半導体膜６１３ｂがウェル（井戸）となり、トランジスタ６００Ｅにおいて、チャネルが酸化物半導体膜６１３ｂに形成されることがわかる。
【０２３４】
図１２に示すトランジスタ６００Ｄは、酸化物半導体膜６１３ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃを有しているため、酸化物半導体膜６１３ａと酸化物半導体膜６１３ｂとの界面、及び酸化物半導体膜６１３ｃと酸化物半導体膜６１３ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜６１３ａ及び酸化物半導体膜６１３ｃを設けることにより、トランジスタのしきい値などの電気特性のばらつきや変動を低減することができる。
【０２３５】
図１３に示すトランジスタ６００Ｅは、酸化物半導体膜６１３ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜６１３ｃを有しているため、酸化物半導体膜６１３ｃと酸化物半導体膜６１３ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜６１３ｃを設けることにより、トランジスタのしきい値などの電気特性のばらつきや変動を低減することができる。
【０２３６】
＜トランジスタの構成例４＞
次に、表示装置に含まれるトランジスタの別の構成について、図１５を用いて説明する。
【０２３７】
図１５（Ａ）乃至図１５（Ｃ）に、表示装置が有する駆動トランジスタ６００Ｆの上面図及び断面図を示す。図１５（Ａ）は駆動トランジスタ６００Ｆの上面図であり、図１５（Ｂ）は、図１５（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１５（Ｃ）は、図１５（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０２３８】
図１５に示す駆動トランジスタ６００Ｆは、基板６２１上に形成された絶縁膜６２２上の酸化物半導体膜６２３と、酸化物半導体膜６２３に接する絶縁膜６２４と、絶縁膜６２４の開口部６３０ａの一部において酸化物半導体膜６２３と接する導電膜６２５と、絶縁膜６２４の開口部６３０ｂの一部において酸化物半導体膜６２３と接する導電膜６２６と、絶縁膜６２４を介して酸化物半導体膜６２３と重なる導電膜６２７とを有する。なお、駆動トランジスタ６００Ｆ上に絶縁膜６２８及び絶縁膜６２９が設けられてもよい。
【０２３９】
酸化物半導体膜６２３において、導電膜６２５、導電膜６２６及び導電膜６２７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
【０２４０】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０２４１】
ここで、酸化物半導体膜６２３の部分拡大図を図１５（Ｄ）に示す。図１５（Ｄ）に示すように、酸化物半導体膜６２３は、導電膜６２５及び導電膜６２６と接する領域６２３ａと、絶縁膜６２８と接する領域６２３ｂと、絶縁膜６２４と重なる領域６２３ｃ及び領域６２３ｄとを有する。
【０２４２】
領域６２３ａは、図１０に示した領域６１２ａと同様に、導電性が高く、ソース領域及びドレイン領域として機能する。
【０２４３】
領域６２３ｂ及び領域６２３ｃは、低抵抗領域として機能する。領域６２３ｂ及び領域６２３ｃには不純物元素が含まれる。なお、領域６２３ｂの方が領域６２３ｃより不純物元素濃度が高い。また、導電膜６２７の側面がテーパ形状を有する場合、領域６２３ｃの一部が、導電膜６２７と重なってもよい。
【０２４４】
不純物元素が希ガス元素であって、酸化物半導体膜６２３がスパッタリング法で形成される場合、領域６２３ａ乃至領域６２３ｄはそれぞれ希ガス元素を含み、且つ領域６２３ａ及び領域６２３ｄと比較して、領域６２３ｂ及び領域６２３ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜６２３がスパッタリング法で形成される場合、スパッタリングガスとして希ガス元素を用いるため、酸化物半導体膜６２３に希ガス元素が含まれること、並びに領域６２３ｂ及び領域６２３ｃにおいて、酸素欠損を形成するために、意図的に希ガス元素が添加されることが原因である。なお、領域６２３ｂ及び領域６２３ｃにおいて、領域６２３ａ及び領域６２３ｄと異なる希ガス元素が添加されていてもよい。
【０２４５】
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は、塩素の場合、領域６２３ｂ及び領域６２３ｃにのみ不純物元素を有する。このため、領域６２３ａ及び領域６２３ｄと比較して、領域６２３ｂ及び領域６２３ｃの方が不純物元素の濃度が高い。なお、領域６２３ｂ及び領域６２３ｃにおいて、ＳＩＭＳにより得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２４６】
不純物元素が、水素の場合、領域６２３ａ及び領域６２３ｄと比較して、領域６２３ｂ及び領域６２３ｃの方が不純物元素の濃度が高い。なお、領域６２３ｂ及び領域６２３ｃにおいて、ＳＩＭＳにより得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。
【０２４７】
領域６２３ｂ及び領域６２３ｃは不純物元素を有するため、酸素欠損が増加し、キャリア密度が増加する。この結果、領域６２３ｂ及び領域６２３ｃは、導電性が高くなり、低抵抗領域として機能する。
【０２４８】
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上と、希ガス元素の一以上の場合であってもよい。この場合、領域６２３ｂ及び領域６２３ｃにおいて、希ガス元素により形成された酸素欠損と、且つ該領域に添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上との相互作用により、領域６２３ｂ及び領域６２３ｃは、導電性がさらに高まる場合がある。
【０２４９】
領域６２３ｄは、チャネルとして機能する。
【０２５０】
絶縁膜６２４において、酸化物半導体膜６２３及び導電膜６２７と重なる領域は、ゲート絶縁膜として機能する。また、絶縁膜６２４において、酸化物半導体膜６２３と導電膜６２５及び導電膜６２６とが重なる領域は、層間絶縁膜として機能する。
【０２５１】
導電膜６２５及び導電膜６２６は、ソース及びドレインとして機能する。また、導電膜６２７は、ゲートとして機能する。
【０２５２】
本実施の形態に示す駆動トランジスタ６００Ｆは、その作製工程において、ゲートとして機能する導電膜６２７と、ソース及びドレインとして機能する導電膜６２５及び導電膜６２６が同時に形成される。このため、駆動トランジスタ６００Ｆにおいて、導電膜６２７と、導電膜６２５及び導電膜６２６とが重ならず、導電膜６２７と、導電膜６２５及び導電膜６２６との間の寄生容量を低減することが可能である。この結果、基板６２１として大面積基板を用いた場合、導電膜６２５、導電膜６２６及び導電膜６２７における信号遅延を低減することが可能である。
【０２５３】
また、駆動トランジスタ６００Ｆにおいて、導電膜６２５、導電膜６２６及び導電膜６２７をマスクとして、不純物元素が酸化物半導体膜６２３に添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
【０２５４】
基板６２１としては、図９に示す基板６０１を適宜用いることができる。
【０２５５】
絶縁膜６２２としては、図９に示す絶縁膜６１１を適宜用いることができる。
【０２５６】
酸化物半導体膜６２３は、図９に示す酸化物半導体膜６０３及び酸化物半導体膜６１２を適宜用いることができる。
【０２５７】
絶縁膜６２４は、図９に示す絶縁膜６０６及び絶縁膜６１７を適宜用いることができる。
【０２５８】
導電膜６２５、導電膜６２６及び導電膜６２７は同時に形成されるため、同じ材料及び同じ積層構造を有する。
【０２５９】
導電膜６２５、導電膜６２６及び導電膜６２７は、図９に示す、導電膜６１４、導電膜６１６及び導電膜６１８、並びに導電膜６０４、導電膜６０５、導電膜６０２及び導電膜６０７を適宜用いることができる。
【０２６０】
絶縁膜６２８は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体膜６２３との界面特性を向上させるため、絶縁膜６２８において少なくとも酸化物半導体膜６２３と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜６２８として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜６２８に含まれる酸素を、酸化物半導体膜６２３に移動させることが可能である。
【０２６１】
絶縁膜６２８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ酸化物などを用いればよく、単層又は積層で設けることができる。
【０２６２】
絶縁膜６２９は、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。絶縁膜６２９として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどを用いればよく、単層又は積層で設けることができる。
【０２６３】
絶縁膜６２８及び絶縁膜６２９の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
【０２６４】
なお、図９に示すトランジスタ６００Ｂと同様に、駆動トランジスタ６００Ｆは、絶縁膜６２２の下に、酸化物半導体膜６２３と重なるように導電膜を設けて、デュアルゲート構造にすることができる。
【０２６５】
＜トランジスタの構成例５＞
次に、表示装置に含まれるトランジスタの別の構成について、図１６及び図１７を用いて説明する。
【０２６６】
図１６（Ａ）乃至図１６（Ｃ）に、表示装置が有するトランジスタ６００Ｇの上面図及び断面図を示す。図１６（Ａ）はトランジスタ６００Ｇの上面図であり、図１６（Ｂ）は、図１６（Ａ）の一点鎖線Ｙ３−Ｙ４間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の一点鎖線Ｘ３−Ｘ４間の断面図である。
【０２６７】
図１６に示すトランジスタ６００Ｇは、基板６３１上に形成された絶縁膜６３２上の酸化物半導体膜６３３と、酸化物半導体膜６３３と接する絶縁膜６３４と、絶縁膜６３４を介して酸化物半導体膜６３３と重なる導電膜６３７と、酸化物半導体膜６３３に接する絶縁膜６３９と、絶縁膜６３９上に形成された絶縁膜６３８と、絶縁膜６３８及び絶縁膜６３９の開口部６４０ａにおいて酸化物半導体膜６３３と接する導電膜６３５と、絶縁膜６３８及び絶縁膜６３９の開口部６４０ｂにおいて酸化物半導体膜６３３と接する導電膜６３６を有する。
【０２６８】
トランジスタ６００Ｇにおいて、導電膜６３７はゲートとして機能する。また、導電膜６３５及び導電膜６３６は、ソース及びドレインとして機能する。
【０２６９】
酸化物半導体膜６３３において、導電膜６３５、導電膜６３６及び導電膜６３７と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
【０２７０】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。又は、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０２７１】
ここで、酸化物半導体膜６３３の部分拡大図を図１７（Ａ）に示す。図１７（Ａ）に示すように、酸化物半導体膜６３３は、導電膜６３５、導電膜６３６または絶縁膜６３８と接する領域６３３ｂと、絶縁膜６３４と接する領域６３３ｄとを有する。なお、導電膜６３７の側面がテーパ形状を有する場合、導電膜６３７のテーパ部と重なる領域６３３ｃを有してもよい。
【０２７２】
領域６３３ｂは、低抵抗領域として機能する。領域６３３ｂには不純物元素として少なくとも希ガス元素及び水素が含まれる。なお、導電膜６３７の側面がテーパ形状を有する場合、不純物元素は導電膜６３７のテーパ部を通過して領域６３３ｃに添加されるため、領域６３３ｃは、領域６３３ｂと比較して不純物元素の一例である希ガス元素の濃度が低いが、不純物元素が含まれる。領域６３３ｃを有することで、トランジスタのソース−ドレイン耐圧を高めることができる。
【０２７３】
酸化物半導体膜６３３がスパッタリング法で形成される場合、領域６３３ｂ乃至領域６３３ｄはそれぞれ希ガス元素を含み、且つ領域６３３ｄと比較して、領域６３３ｂ及び領域６３３ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜６３３がスパッタリング法で形成される場合、スパッタリングガスとして希ガス元素を用いるため、酸化物半導体膜６３３に希ガス元素が含まれること、並びに領域６３３ｂ及び領域６３３ｃにおいて、酸素欠損を形成するために、意図的に希ガス元素が添加されることが原因である。なお、領域６３３ｂ及び領域６３３ｃにおいて、領域６３３ｄと異なる希ガス元素が添加されていてもよい。
【０２７４】
また、領域６３３ｂは絶縁膜６３８と接するため、領域６３３ｄと比較して、領域６３３ｂの方が水素の濃度が高い。また、領域６３３ｂから領域６３３ｃに水素が拡散する場合、領域６３３ｃは、領域６３３ｄと比較して水素濃度が高い。但し、領域６３３ｃより領域６３３ｂの方が、水素濃度が高い。
【０２７５】
領域６３３ｂ及び領域６３３ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域６３３ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、又は５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２７６】
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素が酸化物半導体膜６３３に添加される場合、領域６３３ｂ及び領域６３３ｃにのみ不純物元素を有する。このため、領域６３３ｄと比較して、領域６３３ｂ及び領域６３３ｃの方が不純物元素の濃度が高い。なお、領域６３３ｂ及び領域６３３ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２７７】
領域６３３ｄと比較して、領域６３３ｂ及び領域６３３ｃは、水素濃度が高く、且つ希ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として機能する。代表的には、領域６３３ｂ及び領域６３３ｃの抵抗率として、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、又は１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満とすることができる。
【０２７８】
なお、領域６３３ｂ及び領域６３３ｃにおいて、水素の量は酸素欠損の量と同じ又は少ないと、水素が酸素欠損に捕獲されやすく、チャネルである領域６３３ｄに拡散しにくい。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
【０２７９】
領域６３３ｄは、チャネルとして機能する。
【０２８０】
また、導電膜６３７をマスクとして酸化物半導体膜６３３に不純物元素を添加した後、導電膜６３７それぞれの上面形状における面積を縮小してもよい。これは、導電膜６３７の形成工程において、導電膜６３７上のマスクに対してスリミング処理をおこない、より微細な構造のマスクとする。次に、該マスクを用いて導電膜６３７および絶縁膜６３４をエッチングすることで、図１７（Ｂ）に示す導電膜６３７ａおよび絶縁膜６３４ａを形成することができる。スリミング処理としては、例えば、酸素ラジカルなどを用いるアッシング処理を適用することができる。
【０２８１】
この結果、酸化物半導体膜６３３において、領域６３３ｃ及びチャネルである領域６３３ｄの間に、オフセット領域６３３ｅが形成される。なお、チャネル長方向におけるオフセット領域６３３ｅの長さは、０．１μｍ未満とすることで、トランジスタのオン電流の低下を低減することが可能である。
【０２８２】
図１６に示す基板６３１としては、図９に示す基板６０１を適宜用いることができる。
【０２８３】
図１６に示す絶縁膜６３２としては、図９に示す絶縁膜６１１を適宜用いることができる。
【０２８４】
図１６に示す酸化物半導体膜６３３は、図９に示す酸化物半導体膜６０３及び酸化物半導体膜６１２を適宜用いることができる。
【０２８５】
図１６に示す絶縁膜６３４は、図９に示す絶縁膜６０６及び絶縁膜６１７を適宜用いることができる。
【０２８６】
図１６に示す導電膜６３５、導電膜６３６及び導電膜６３７は、図９に示す、導電膜６１４、導電膜６１６及び導電膜６１８、並びに導電膜６０４、導電膜６０５、導電膜６０２及び導電膜６０７を適宜用いることができる。
【０２８７】
導電膜６３７及び絶縁膜６３８の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、又は１００ｎｍ以上４００ｎｍ以下とすることができる。
【０２８８】
トランジスタ６００Ｇは、導電膜６３７と、導電膜６３５及び導電膜６３６とが重ならず、導電膜６３７と、導電膜６３５及び導電膜６３６との間の寄生容量を低減することが可能である。この結果、基板６３１として大面積基板を用いた場合、導電膜６３５、導電膜６３６及び導電膜６３７における信号遅延を低減することが可能である。
【０２８９】
また、トランジスタ６００Ｇにおいて、導電膜６３７をマスクとして、不純物元素が酸化物半導体膜６３３に添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
【０２９０】
なお、図９に示すトランジスタ６００Ｂと同様に、トランジスタ６００Ｇは、絶縁膜６３２の下に、酸化物半導体膜６３３と重なるように導電膜を設けて、デュアルゲート構造にすることができる。
【０２９１】
なお、図２（Ａ）の第１のトランジスタ１０１乃至第４のトランジスタ１０４に用いることのできるトランジスタは、上記に限定されない。本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２９２】
（実施の形態３）
本実施の形態では、表示装置の表示画素の断面図の一例について説明する。図１９では、表示画素５０３が有する、トランジスタ７００、容量素子７０１、及び表示素子７０２の、断面構造を例示している。
【０２９３】
具体的に、図１９に示す表示装置は、基板７１０上に絶縁膜７２６と、絶縁膜７２６上にトランジスタ７００と、容量素子７０１とを有する。トランジスタ７００は、半導体膜７１４と、半導体膜７１４上の絶縁膜７２５と、絶縁膜７２５を間に挟んで半導体膜７１４と重なり、ゲートとして機能する導電膜７１３と、半導体膜７１４と接し、絶縁膜７２７および絶縁膜７２８の開口部に設けられた導電膜７１５と、同じく半導体膜７１４と接し、絶縁膜７２７および絶縁膜７２８の開口部に設けられた導電膜７１６とを有する。なお、導電膜７１５および導電膜７１６は、トランジスタ７００のソースおよびドレインとして機能する。
【０２９４】
容量素子７０１は、電極として機能する半導体膜７１７と、半導体膜７１７上の絶縁膜７２５と、絶縁膜７２５を間に挟んで半導体膜７１７と重なり、なおかつ電極として機能する導電膜７２０とを有する。
【０２９５】
絶縁膜７２５としては、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０２９６】
半導体膜７１４として酸化物半導体を用いる場合、絶縁膜７２６は、半導体膜７１４に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜７２６に用いることで、絶縁膜７２６に含まれる酸素を半導体膜７１４に移動させることが可能であり、半導体膜７１４の酸素欠損量を低減することができる。絶縁膜７２６に含まれる酸素の半導体膜７１４への移動は、半導体膜７１４を形成した後に、加熱処理をおこなうことで効率的におこなうことができる。
【０２９７】
半導体膜７１４、導電膜７１３および導電膜７２０上には、絶縁膜７２７が設けられ、絶縁膜７２７上には絶縁膜７２８が設けられ、絶縁膜７２８上には、導電膜７１５、導電膜７１６、導電膜７１９および絶縁膜７２９が設けられている。絶縁膜７２９上には導電膜７１１および導電膜７２２が設けられ、導電膜７１１は絶縁膜７２９の開口部において、導電膜７１５と接続され、導電膜７２２は絶縁膜７２９の開口部において、導電膜７１９と接続されている。
【０２９８】
半導体膜７１４として酸化物半導体を用いる場合、絶縁膜７２７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有することが好ましい。絶縁膜７２７を設けることで、半導体膜７１４からの酸素の外部への拡散と、外部から半導体膜７１４への水素、水等の入り込みを防ぐことができる。絶縁膜７２７としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０２９９】
絶縁膜７２９、導電膜７１１および導電膜７２２上には、絶縁膜７３０および導電膜７２３が設けられ、導電膜７２３は絶縁膜７３０の開口部において、導電膜７２２と接続されている。
【０３００】
絶縁膜７３０及び導電膜７２３上には絶縁膜７３５が設けられている。絶縁膜７３５は、導電膜７２３と重なる位置に開口部を有する。また、絶縁膜７３５上において、絶縁膜７３５の開口部とは異なる位置に、絶縁膜７３６が設けられている。そして、絶縁膜７３５及び絶縁膜７３６上には、ＥＬ層７３７及び導電膜７３８が、順に積層するように設けられている。導電膜７２３及び導電膜７３８が、ＥＬ層７３７を間に挟んで重なり合う部分が、表示素子７０２として機能する。そして、導電膜７２３及び導電膜７３８は、一方がアノード、他方がカソードとして機能する。
【０３０１】
また、表示装置は、表示素子７０２を間に挟んで基板７１０と対峙する、基板７４０を有する。基板７４０の下、すなわち、基板７４０の表示素子７０２に近い側の面上には、光を遮蔽する機能を有する遮蔽膜７４１が設けられている。そして、遮蔽膜７４１は、表示素子７０２と重なる領域に開口部を有している。表示素子７０２に重なる開口部において、基板７４０の下には特定の波長範囲の可視光を透過する着色層７４２が設けられている。
【０３０２】
なお、絶縁膜７３６は、表示素子７０２と基板７４０との距離を調整するものであり、場合によっては省略してもよい。
【０３０３】
また、本実施の形態では、表示素子７０２の光を素子基板とは反対の側から取り出すトップエミッション構造を示したが、表示素子７０２の光を素子基板側から取り出すボトムエミッション構造、または、表示素子７０２の光を素子基板側からと、素子基板とは反対の側からと、取り出すデュアルエミッション構造も一形態となりうる。
【０３０４】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３０５】
（実施の形態４）
本実施の形態では、上記の実施の形態で例示した表示装置を用いることができる表示モジュール及び電子機器について説明する。
【０３０６】
〈表示装置の外観〉
図２０は、表示装置の外観の一例を示す、斜視図である。図２０に示す表示装置は、パネル８５１と、コントローラ、電源回路、画像処理回路、画像メモリ、ＣＰＵなどが設けられた回路基板８５２と、接続部８５３とを有している。パネル８５１は、画素が複数設けられた画素部８５４と、複数の画素を行ごとに選択する駆動回路８５５と、選択された行内の画素への画像信号ＩＭＧの入力を制御する駆動回路８５６とを有する。
【０３０７】
回路基板８５２から、接続部８５３を介して、各種信号と、電源の電位とが、パネル８５１に入力される。接続部８５３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部８５３にＣＯＦテープを用いる場合、回路基板８５２内の一部の回路、或いはパネル８５１が有する駆動回路８５５や駆動回路８５６の一部などを別途用意したチップに形成しておき、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに電気的に接続しておいても良い。
【０３０８】
〈電子機器の構成例〉
上記の実施の形態で示した表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、上記の実施の形態で示した表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２１に示す。
【０３０９】
図２１（Ａ）は表示装置であり、筐体９０１、表示部９０２、支持台９０３等を有する。上記の実施の形態で示した表示装置は、表示部９０２に用いることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などのすべての情報表示用表示装置が含まれる。
【０３１０】
図２１（Ｂ）は携帯情報端末であり、筐体９１１、表示部９１２、操作キー９１３等を有する。上記の実施の形態で示した表示装置は、表示部９１２に用いることができる。
【０３１１】
図２１（Ｃ）は表示装置であり、曲面を有する筐体９４１、表示部９４２等を有する。上記の実施の形態で示した表示装置に可撓性を有する基板を用いることで、曲面を有する筐体９４１に支持された表示部９４２に、当該表示装置を用いることができ、フレキシブルかつ軽くて使い勝手の良い表示装置を提供することができる。
【０３１２】
図２１（Ｄ）は携帯型ゲーム機であり、筐体９２１、筐体９２２、表示部９２３、表示部９２４、マイクロホン９２５、スピーカー９２６、操作キー９２７、スタイラス９２８等を有する。上記の実施の形態で示した表示装置は、表示部９２３または表示部９２４に用いることができる。表示部９２３または表示部９２４に上記の実施の形態で示した表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図２１（Ｄ）に示した携帯型ゲーム機は、２つの表示部９２３と表示部９２４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３１３】
図２１（Ｅ）は電子書籍端末であり、筐体９３１、表示部９３２等を有する。上記の実施の形態で示した表示装置は、表示部９３２に用いることができる。そして、可撓性を有する基板を用いることで、表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍端末を提供することができる。
【０３１４】
図２１（Ｆ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカー９５４、カメラ９５３、外部接続部９５６、操作用のボタン９５５が設けられている。表示部９５２に、上記の実施の形態で示した表示装置を用いることできる。また、上記の実施の形態で示した表示装置を、可撓性を有する基板に形成した場合、図２１（Ｆ）に示すような曲面を有する表示部９５２に当該表示装置を適用することが可能である。
【０３１５】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０３１６】
１０  駆動回路
２０  駆動回路
３０  画素部
３１  画素
４０  配線
５０  配線
６０  配線
７０  ラッチ回路
８０  ＤＡコンバータ
８１  ＤＡコンバータ
９０  スイッチ
９１  スイッチ
１０１  第１のトランジスタ
１０２  第２のトランジスタ
１０３  第３のトランジスタ
１０４  第４のトランジスタ
１０５  第１の容量素子
１０６  第２の容量素子
１０７  表示素子
２０１  第１のトランジスタ
２０２  第２のトランジスタ
２０３  第３のトランジスタ
２０４  第４のトランジスタ
２０５  第１の容量素子
２０６  第２の容量素子
２０７  表示素子
３０１  第１のトランジスタ
３０２  第２のトランジスタ
３０３  第３のトランジスタ
３０５  第１の容量素子
３０６  第２の容量素子
３０７  表示素子
４０１  第１のトランジスタ
４０２  第２のトランジスタ
４０３  第３のトランジスタ
４０５  第１の容量素子
４０６  第２の容量素子
４０７  表示素子
５００  表示装置
５０１  パネル
５０２  画素部
５０３  表示画素
５０４  列ドライバ
５０５  行ドライバ
５１０  モニター回路
５２０  コントローラ
５３０  ＣＰＵ
５４０  画像処理回路
５５０  画像メモリ
５６０  メモリ
５８０  画像データ
６００Ａ  トランジスタ
６００Ｂ  トランジスタ
６００Ｃ  トランジスタ
６００Ｄ  トランジスタ
６００Ｅ  トランジスタ
６００Ｆ  駆動トランジスタ
６００Ｇ  トランジスタ
６０１  基板
６０２  導電膜
６０３  酸化物半導体膜
６０４  導電膜
６０５  導電膜
６０６  絶縁膜
６０７  導電膜
６１１  絶縁膜
６１１ａ  窒化物絶縁膜
６１１ｂ  酸化物絶縁膜
６１２  酸化物半導体膜
６１３ａ  酸化物半導体膜
６１３ｂ  酸化物半導体膜
６１３ｃ  酸化物半導体膜
６１４  導電膜
６１４ａ  導電膜
６１４ｂ  導電膜
６１４ｃ  導電膜
６１６  導電膜
６１６ａ  導電膜
６１６ｂ  導電膜
６１６ｃ  導電膜
６１７  絶縁膜
６１７ａ  絶縁膜
６１８  導電膜
６１８ａ  導電膜
６１８ｂ  導電膜
６２０  絶縁膜
６２１  基板
６２２  絶縁膜
６２３  酸化物半導体膜
６２４  絶縁膜
６２５  導電膜
６２６  導電膜
６２７  導電膜
６２８  絶縁膜
６２９  絶縁膜
６３０ａ  開口部
６３０ｂ  開口部
６３１  基板
６３２  絶縁膜
６３３  酸化物半導体膜
６３４  絶縁膜
６３４ａ  絶縁膜
６３５  導電膜
６３６  導電膜
６３７  導電膜
６３７ａ  導電膜
６３８  絶縁膜
６３９  絶縁膜
６４０ａ  開口部
６４０ｂ  開口部
７００  トランジスタ
７０１  容量素子
７０２  表示素子
７１０  基板
７１１  導電膜
７１３  導電膜
７１４  半導体膜
７１５  導電膜
７１６  導電膜
７１７  半導体膜
７１９  導電膜
７２０  導電膜
７２２  導電膜
７２３  導電膜
７２５  絶縁膜
７２６  絶縁膜
７２７  絶縁膜
７２８  絶縁膜
７２９  絶縁膜
７３０  絶縁膜
７３５  絶縁膜
７３６  絶縁膜
７３７  ＥＬ層
７３８  導電膜
７４０  基板
７４１  遮蔽膜
７４２  着色層
８５１  パネル
８５２  回路基板
８５３  接続部
８５４  画素部
８５５  駆動回路
８５６  駆動回路
９０１  筐体
９０２  表示部
９０３  支持台
９１１  筐体
９１２  表示部
９１３  操作キー
９２１  筐体
９２２  筐体
９２３  表示部
９２４  表示部
９２５  マイクロホン
９２６  スピーカー
９２７  操作キー
９２８  スタイラス
９３１  筐体
９３２  表示部
９４１  筐体
９４２  表示部
９５１  筐体
９５２  表示部
９５３  カメラ
９５４  スピーカー
９５５  ボタン
９５６  外部接続部
９５７  マイク
ＤＡＴＡ１    配線
ＤＡＴＡ２    配線
Ｇ１    配線
ＡＮＯ    配線
ＣＡＴ    配線
Ｖ０    配線
Ｇ２    配線
Ｇ３    配線
【図１】
2016167065.tif 000004
【図２】
2016167065.tif 000005
【図３】
2016167065.tif 000006
【図４】
2016167065.tif 000007
【図５】
2016167065.tif 000008
【図６】
2016167065.tif 000009
【図７】
2016167065.tif 000010
【図８】
2016167065.tif 000011
【図９】
2016167065.tif 000012
【図１０】
2016167065.tif 000013
【図１１】
2016167065.tif 000014
【図１２】
2016167065.tif 000015
【図１３】
2016167065.tif 000016
【図１４】
2016167065.tif 000017
【図１５】
2016167065.tif 000018
【図１６】
2016167065.tif 000019
【図１７】
2016167065.tif 000020
【図１８】
2016167065.tif 000021
【図１９】
2016167065.tif 000022
【図２０】
2016167065.tif 000023
【図２１】
2016167065.tif 000024