(57)【要約】【課題】コア回路の広帯域及び低雑音性を損なうことなく単相‐差動変換回路又は差動増幅回路を動作させることができる、トランスインピーダンスアンプ回路を提供する。【解決手段】入力電流信号を電圧に変換し増幅して出力するコア回路１１と、コア回路１１の出力が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する電圧レベルシフト回路１３と、電圧レベルシフト回路１３の出力が入力される単相‐差動変換回路１２とを備える。【選択図】図１
2016171409.tif 000002
【特許請求の範囲】
【請求項１】
入力電流信号を電圧に変換し増幅して出力するコア回路と、
前記コア回路の出力が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する電圧レベルシフト回路と、
前記電圧レベルシフト回路の出力が入力される単相差動変換回路とを備える
ことを特徴とするトランスインピーダンスアンプ回路。
【請求項２】
前記単相差動変換回路は、前記電圧レベルシフト回路の出力信号が入力される信号増幅用トランジスタと、前記電圧レベルシフト回路の出力電圧の平均値と等しい電圧が入力される変換用トランジスタと、一定の電流を供給する電流源とを有し、前記信号増幅用トランジスタの電流が流れ出す端子と前記変換用トランジスタの電流が流れ出す端子に前記電流源の電流が流れ込む端子が接続され、
前記電圧レベルシフト回路は、出力電圧の平均値が、前記信号増幅用トランジスタの動作に必要な電圧と前記電流源の動作に必要な電圧との合計値以上である
ことを特徴とする、請求項１に記載のトランスインピーダンスアンプ回路。
【請求項３】
前記電圧レベルシフト回路は、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力すると同時に、入力された信号に対し振幅の増幅を行う
ことを特徴とする、請求項１又は２に記載のトランスインピーダンスアンプ回路。
【請求項４】
前記コア回路の出力側に接続され、前記電圧レベルシフト回路に制御信号を出力する、モニタ回路を備え、
前記モニタ回路は、前記コア回路の出力信号に基づき前記入力電流信号の振幅値情報を検出し、この検出値に応じた制御信号を前記電圧レベルシフト回路へと出力し、
前記電圧レベルシフト回路は、前記検出値が前記入力電流信号の振幅が大きいことを示す場合には増幅率を下げ、前記検出値が前記入力電流信号の振幅が小さいことを示す場合には増幅率を上げるように、利得が制御される
ことを特徴とする、請求項１から３のいずれか１項に記載のトランスインピーダンスアンプ回路。
【請求項５】
差動入力電流信号を電圧に変換し増幅して差動信号を出力するコア回路と、
前記コア回路の出力の一方が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する第１電圧レベルシフト回路と、
前記コア回路の出力の他方が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する第２電圧レベルシフト回路と、
前記第１電圧レベルシフト回路の出力及び前記第２電圧レベルシフト回路の出力が入力される差動増幅回路とで構成される
ことを特徴とするトランスインピーダンスアンプ回路。
【請求項６】
前記差動増幅回路は、前記第１電圧レベルシフト回路の出力信号が入力される第１信号増幅用トランジスタと、前記第２電圧レベルシフト回路の出力信号が入力される第２信号増幅用トランジスタと、常に一定の電流を供給する電流源を有し、
前記第１信号増幅用トランジスタの電流が流れ出す端子と前記第２信号増幅用トランジスタの電流が流れ出す端子に前記電流源の電流が流れ込む端子が接続され、
前記第１電圧レベルシフト回路は、出力電圧の平均値が、前記第１信号増幅用トランジスタの動作に必要な電圧と、前記電流源の動作に必要な電圧の合計値以上であり、
前記第２電圧レベルシフト回路は、出力電圧の平均値が、前記第２信号増幅用トランジスタの動作に必要な電圧と、前記電流源の動作に必要な電圧の合計値以上である
ことを特徴とする、請求項５に記載のトランスインピーダンスアンプ回路。
【請求項７】
前記第１電圧レベルシフト回路及び前記第２電圧レベルシフト回路は、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力すると同時に、入力された信号に対し振幅の増幅を行う
ことを特徴とする、請求項５又は６に記載のトランスインピーダンスアンプ回路。
【請求項８】
前記コア回路の出力側に接続され、前記第１電圧レベルシフト回路及び第２電圧レベルシフトへと制御信号を出力する、モニタ回路を備え、
前記モニタ回路は、前記コア回路の出力信号に基づき前記差動入力電流信号の振幅値情報を検出し、この検出値に応じた制御信号を前記第１電圧レベルシフト回路及び前記第２電圧レベルシフト回路へと出力し、
前記第１電圧レベルシフト回路及び前記第２電圧レベルシフト回路は、前記検出値が前記差動入力電流信号の振幅が大きいことを示す場合には増幅率を下げ、前記検出値が前記差動入力電流信号の振幅が小さいことを示す場合には増幅率を上げるように、利得が制御される
ことを特徴とする、請求項５から７のいずれか１項に記載のトランスインピーダンスアンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオード等の受光素子とともに用いられる受信器において、広帯域かつ低雑音特性が求められるトランスインピーダンスアンプ回路に関する。
【背景技術】
【０００２】
トランスインピーダンスアンプ回路には、下記非特許文献１に示されるような回路が一般的に用いられている。図１０は、このトランスインピーダンスアンプ回路を表すブロック図である。図１０に示すように、一般的なトランスインピーダンスアンプ回路は、コア回路１１、及び、コア回路１１の後段に接続される単相‐差動変換回路１２を備えている。
【０００３】
コア回路１１は、入力電流信号を電圧に変換し増幅して出力する。すなわちコア回路１１は、トランスインピーダンスアンプ回路に入力される電流信号を電圧信号へと変換し、増幅して出力する回路であり、図１１に示すように、バイポーラトランジスタQ1，Q2、抵抗RRc，RRe1， RRe2、及び、帰還抵抗コア回路RRfにより構成される、エミッタ接地タイプの回路が一般的に用いられる。
【０００４】
バイポーラトランジスタQ1は、ベース側が入力端子Iinに接続し、コレクタ側が抵抗RRcを介して正電源（電圧VCC）と接続し、エミッタ側が抵抗RRe1を介して接地電源VEEと接続している。
【０００５】
バイポーラトランジスタQ2は、ベース側が抵抗RRcとバイポーラトランジスタQ1との間に接続し、コレクタ側が正電源（電圧VCC）と接続し、エミッタ側が抵抗RRe2を介して接地電源VEEと接続している。
【０００６】
また、帰還抵抗コア回路RRfは、一端が入力端子IinとバイポーラトランジスタQ1との間に接続し、他端がバイポーラトランジスタQ2と抵抗RRe2との間に接続している。そして、バイポーラトランジスタQ2と抵抗RRe2との間には出力端子VOUTも接続している。
【０００７】
このようなコア回路１１の周波数帯域f3dBは以下の式（１）で表される。
【０００８】
【数１】
2016171409.tif 000003
【０００９】
Cinは入力端子Iinの容量であり、Rfは帰還抵抗コア回路RRf中の帰還抵抗値である。また、Aはコア回路１１のオープンループ利得であり、以下の式（２）で表される。
【００１０】
【数２】
2016171409.tif 000004
【００１１】
ここで、gmはバイポーラトランジスタQ1のコンダクタンス、RcはバイポーラトランジスタQ1のコレクタ側に接続された抵抗RRcの抵抗値（コレクタ抵抗値）、Re1はバイポーラトランジスタQ1のエミッタ側に接続された抵抗RRe1の抵抗値（エミッタ抵抗値）である。
【００１２】
また、コア回路１１の雑音特性は入力換算雑音電流密度Ieqによって評価され、小さいほど回路の雑音特性が良い。入力換算雑音電流密度Ieqと帰還抵抗値Rfとの関係は、以下の式（３）のように表される。
【００１３】
【数３】
2016171409.tif 000005
【００１４】
式（３）より、低雑音化のためには帰還抵抗値Rfを大きくする必要があるが、式（１）より周波数帯域が減少してしまう。そのため、オープンループ利得Aを大きくすることが求められる。そして、式（２）より、オープンループ利得Aを大きくするためにはコレクタ抵抗値Rcを大きく設計しなければならないことがわかる。
【００１５】
一方、コア回路１１の出力端子VOUTから出力される出力信号の電圧VCOREは、以下の式（４）で表される。
【００１６】
【数４】
2016171409.tif 000006
【００１７】
VCCはコア回路１１の正電源電圧、Icは抵抗RRcを流れる電流である。また、Vbeはバイポーラトランジスタのベース‐エミッタ間電圧であり、デバイスの構造により決定される。
【００１８】
つまり、広帯域かつ低雑音なコア回路１１の実現にはコレクタ抵抗値Rcを大きく設計することが求められるが、式（４）から、コレクタ抵抗値Rcを大きく設計するとコア回路１１の出力信号の電圧VCOREは低くなる。
【００１９】
一方、図１０に示した単相‐差動変換回路１２は、コア回路１１の出力信号を入力し、入力された信号（シングルエンド信号）を差動信号に変換して出力する回路であり、図１２に示すように、差動対を構成しコア回路１１の出力信号が入力される入力バイポーラトランジスタQ3，Q4、抵抗RRc1，RRc2、及び、テール電流源IEEにより構成される回路が一般的に用いられる。
【００２０】
入力バイポーラトランジスタQ3は、ベース側が入力端子Vinに接続し、コレクタ側が抵抗RRc1を介して正電源（電圧VCC）と接続し、エミッタ側がテール電流源IEEに接続している。また、入力バイポーラトランジスタQ3のベース側の入力端子Vinには、コア回路１１の出力信号（電圧VCORE）が入力される。すなわち、入力バイポーラトランジスタQ3は信号増幅用のトランジスタである。
【００２１】
入力バイポーラトランジスタQ4は、ベース側が入力端子Vin[ave]に接続し、コレクタ側が抵抗RRc2を介して正電源（電圧VCC）と接続し、エミッタ側がテール電流源IEEに接続している。また、入力バイポーラトランジスタQ4のベース側の入力端子Vin[ave]には、入力端子Vinに入力される信号の電圧平均値VCORE[ave]が入力される。すなわち、入力バイポーラトランジスタQ4は変換用トランジスタである。
【００２２】
テール電流源IEEは、一定の電流を供給する電流源であり、入力バイポーラトランジスタQ3（信号増幅用トランジスタ）の電流が流れ出す端子と入力バイポーラトランジスタQ4（変換用トランジスタ）の電流が流れ出す端子に、テール電流源IEEの電流が流れ込む端子が接続される。すなわち、入力バイポーラトランジスタQ3，Q4のエミッタ側に接続されたテール電流源IEEによって、入力バイポーラトランジスタQ3，Q4を流れる電流の和が一定となるように制御される。
【００２３】
単相‐差動変換回路１２の動作には入力端子Vinに入力される電圧VCOREが、入力バイポーラトランジスタQ3の動作に必要な電圧とテール電流源IEEの動作に必要な電圧との合計値以上でなければならない。また、入力端子Vin[ave]に入力される電圧平均値VCORE [ave]が、入力バイポーラトランジスタQ4の動作に必要な電圧とテール電流源IEEの動作に必要な電圧との合計値以上でなければならない。
【００２４】
以上より、コア回路１１は出力信号の電圧VCOREが低いほど広帯域かつ低雑音な特性が得られるが、単相‐差動変換回路１２を安定的に動作させるために電圧VCOREを上げざるを得ないため、帯域や雑音特性が悪化してしまうという問題があった。
【先行技術文献】
【非特許文献】
【００２５】
【非特許文献１】J. Verbrugghe, R. Vaernewyck, B. Moeneclaey, X. Yin, G. Maxwell, R. Cronin, G. Torfs, X. Z. Qiu, C. Lai, P. Townsend and J. Bauwelinck, "Multi-Channel 25 Gbit/s Low-Power Driver and Transimpedance Amplifier Integrated Circuits for 100 Gbit/s Optical Links,"  Journal of Lightwave Technology,  Vol. 32, No. 16, Aug 15, 2014. p.2877−2885
【発明の概要】
【発明が解決しようとする課題】
【００２６】
上述したように、コア回路１１からの出力信号の電圧VCOREは低い方が望ましいが、コア回路１１の後段の単相‐差動変換回路１２を安定的に動作させるために制限されてしまう。そのため、コレクタ抵抗値Rcを大きくできず、オープンループ利得Aが小さくなってしまう。帯域を確保するためには帰還抵抗値Rfも小さくせざるを得ないため、雑音特性の悪化を招き受信感度が低下してしまう。
【００２７】
そこで本発明では、コア回路の広帯域及び低雑音性を損なうことなく単相‐差動変換回路を動作させることができる、トランスインピーダンスアンプ回路を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記課題を解決する第１の発明に係るトランスインピーダンスアンプ回路は、
入力電流信号を電圧に変換し増幅して出力するコア回路と、
前記コア回路の出力が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する電圧レベルシフト回路と、
前記電圧レベルシフト回路の出力が入力される単相−差動変換回路とを備える
ことを特徴とする。
【００２９】
上記課題を解決する第２の発明に係るトランスインピーダンスアンプ回路は、
上記第１の発明に係るトランスインピーダンスアンプ回路において、
前記単相−差動変換回路は、前記電圧レベルシフト回路の出力信号が入力される信号増幅用トランジスタと、前記電圧レベルシフト回路の出力電圧の平均値と等しい電圧が入力される変換用トランジスタと、一定の電流を供給する電流源とを有し、前記信号増幅用トランジスタの電流が流れ出す端子と前記変換用トランジスタの電流が流れ出す端子に前記電流源の電流が流れ込む端子が接続され、
前記電圧レベルシフト回路は、出力電圧の平均値が、前記信号増幅用トランジスタの動作に必要な電圧と前記電流源の動作に必要な電圧との合計値以上である
ことを特徴とする。
【００３０】
上記課題を解決する第３の発明に係るトランスインピーダンスアンプ回路は、
上記第１又は２の発明に係るトランスインピーダンスアンプ回路において、
前記電圧レベルシフト回路は、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力すると同時に、入力された信号に対し振幅の増幅を行う
ことを特徴とする。
【００３１】
上記課題を解決する第４の発明に係るトランスインピーダンスアンプ回路は、
上記第１から３のいずれか１つの発明に係るトランスインピーダンスアンプ回路において、
前記コア回路の出力側に接続され、前記電圧レベルシフト回路に制御信号を出力する、モニタ回路を備え、
前記モニタ回路は、前記コア回路の出力信号に基づき前記入力電流信号の振幅値情報を検出し、この検出値に応じた制御信号を前記電圧レベルシフト回路へと出力し、
前記電圧レベルシフト回路は、前記検出値が前記入力電流信号の振幅が大きいことを示す場合には増幅率を下げ、前記検出値が前記入力電流信号の振幅が小さいことを示す場合には増幅率を上げるように、利得が制御される
ことを特徴とする。
【００３２】
上記課題を解決する第５の発明に係るトランスインピーダンスアンプ回路は、
差動入力電流信号を電圧に変換し増幅して差動信号を出力するコア回路と、
前記コア回路の出力の一方が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する第１電圧レベルシフト回路と、
前記コア回路の出力の他方が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する第２電圧レベルシフト回路と、
前記第１電圧レベルシフト回路の出力及び前記第２電圧レベルシフト回路の出力が入力される差動増幅回路とで構成される
ことを特徴とする。
【００３３】
上記課題を解決する第６の発明に係るトランスインピーダンスアンプ回路は、
上記第５の発明に係るトランスインピーダンスアンプ回路において、
前記差動増幅回路は、前記第１電圧レベルシフト回路の出力信号が入力される第１信号増幅用トランジスタと、前記第２電圧レベルシフト回路の出力信号が入力される第２信号増幅用トランジスタと、常に一定の電流を供給する電流源を有し、
前記第１信号増幅用トランジスタの電流が流れ出す端子と前記第２信号増幅用トランジスタの電流が流れ出す端子に前記電流源の電流が流れ込む端子が接続され、
前記第１電圧レベルシフト回路は、出力電圧の平均値が、前記第１信号増幅用トランジスタの動作に必要な電圧と、前記電流源の動作に必要な電圧の合計値以上であり、
前記第２電圧レベルシフト回路は、出力電圧の平均値が、前記第２信号増幅用トランジスタの動作に必要な電圧と、前記電流源の動作に必要な電圧の合計値以上である
ことを特徴とする。
【００３４】
上記課題を解決する第７の発明に係るトランスインピーダンスアンプ回路は、
上記第５又は６の発明に係るトランスインピーダンスアンプ回路において、
前記第１電圧レベルシフト回路及び前記第２電圧レベルシフト回路は、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力すると同時に、入力された信号に対し振幅の増幅を行う
ことを特徴とする。
【００３５】
上記課題を解決する第８の発明に係るトランスインピーダンスアンプ回路は、
上記第５から７のいずれか１つの発明に係るトランスインピーダンスアンプ回路において、
前記コア回路の出力側に接続され、前記第１電圧レベルシフト回路及び第２電圧レベルシフトへと制御信号を出力する、モニタ回路を備え、
前記モニタ回路は、前記コア回路の出力信号に基づき前記差動入力電流信号の振幅値情報を検出し、この検出値に応じた制御信号を前記第１電圧レベルシフト回路及び前記第２電圧レベルシフト回路へと出力し、
前記第１電圧レベルシフト回路及び前記第２電圧レベルシフト回路は、前記検出値が前記差動入力電流信号の振幅が大きいことを示す場合には増幅率を下げ、前記検出値が前記差動入力電流信号の振幅が小さいことを示す場合には増幅率を上げるように、利得が制御される
ことを特徴とする。
【発明の効果】
【００３６】
本発明に係るトランスインピーダンスアンプ回路によれば、コア回路の広帯域及び低雑音性を損なうことなく単相‐差動変換回路又は差動増幅回路を動作させることができる。
【００３７】
また、コア回路と単相‐差動変換回路の間に電圧レベルシフト回路を接続することで、単相‐差動変換回路又は差動増幅回路を安定的に動作させながらも、コア回路の広帯域及び低雑音性が失われないトランスインピーダンスアンプ回路を提供できる。
【００３８】
また、電圧レベルシフト回路に増幅機能をもたせることで回路全体の増幅率を上げることができる。
【００３９】
また、コア回路の出力をモニタし、モニタ回路から電圧レベルシフト回路へと制御信号を出力することで、電圧シフト回路の増幅率を制御し、後段の単相‐差動変換回路又は差動増幅回路へ入力される信号の振幅を制限することで、入力のダイナミックレンジを広げることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１に係るトランスインピーダンスアンプ回路のブロック図である。
【図２】様々な単相‐差動変換回路を示す回路図である。（ａ）はBiCMOS(Bipolar Complementary Metal Oxide Semiconductor)プロセスを用いた単相‐差動変換回路、（ｂ）はテール電流源をバイポーラトランジスタ及びバイポーラトランジスタのエミッタ側抵抗により構成した単相‐差動変換回路、（ｃ）は、入力トランジスタにMOSトランジスタを用いた単相‐差動変換回路、（ｄ）は入力トランジスタとテール電流源がMOSトランジスタで構成されている単相‐差動変換回路である。
【図３】電圧レベルシフト回路の回路図である。
【図４】電圧レベルシフト回路の他の例の回路図である。
【図５】本発明の実施例２に係るトランスインピーダンスアンプ回路のブロック図である。
【図６】可変利得型の電圧レベルシフト回路の回路図である。
【図７】本発明の実施例３におけるコア回路の回路図である。
【図８】本発明の実施例４に係るトランスインピーダンスアンプ回路のブロック図である。
【図９】本発明の実施例４に係るトランスインピーダンスアンプ回路にモニタ回路を設けたブロック図である。
【図１０】従来のトランスインピーダンスアンプ回路を表すブロック図である。
【図１１】コア回路を説明する回路図である。
【図１２】単相‐差動変換回路を説明する回路図である。
【発明を実施するための形態】
【００４１】
以下、本発明に係るトランスインピーダンスアンプ回路について、実施例にて詳述する。
【００４２】
［実施例１］
既に説明したように、図１０に示すような従来の回路構成では、コア回路１１の後段に単相‐差動変換回路１２があり、これを動作させるためには、単相‐差動変換回路１２に入力される電圧Vinを、入力バイポーラトランジスタ及びテール電流源の動作に必要な電圧以上の電圧以上としなければならなかった。
【００４３】
ここで、広帯域のトランスインピーダンスアンプ回路で広く利用されているBiCMOS(Bipolar Complementary Metal Oxide Semiconductor)プロセスを用いた、すなわち、バイポーラトランジスタとCMOSの両方を用いた単相‐差動変換回路２２を、図２（ａ）の回路図に示す。
【００４４】
図２（ａ）に示すように、単相‐差動変換回路２２では、入力トランジスタにバイポーラトランジスタQ3，Q4を、テール電流源にMOSトランジスタM1を用いている。このうちバイポーラトランジスタQ3，Q4は、図１２と同様である。
【００４５】
テール電流源としてのMOSトランジスタM1は、ドレイン側が入力バイポーラトランジスタQ3，Q4のエミッタ側に接続され、ソース側が接地電源VEEに接続されている。
【００４６】
入力バイポーラトランジスタQ3，Q4の動作には、バイポーラトランジスタのベース‐エミッタ間電圧Vbe以上の電圧が必要であり、MOSトランジスタM1の動作には、MOSトランジスタのしきい値電圧VTHが必要である。したがって、単相‐差動変換回路２２に入力される信号の電圧値は、Vbe＋VTH以上である必要がある。そのため、コア回路１１のコレクタ抵抗値Rcをあまり大きくできず、コア回路１１の周波数帯域が悪化している。
【００４７】
また、テール電流源をバイポーラトランジスタQ5及びバイポーラトランジスタのエミッタ側抵抗RReにより構成した単相‐差動変換回路３２を、図２（ｂ）の回路図に示す。
【００４８】
単相‐差動変換回路３２では、バイポーラトランジスタQ5のコレクタ側がバイポーラトランジスタQ3，Q4のエミッタ側に接続し、バイポーラトランジスタQ5のエミッタ側はエミッタ抵抗値Reの抵抗RReを介して接地電源VEEに接続している。
【００４９】
テール電流源の動作としては、バイポーラトランジスタQ5の動作に必要な電圧Vbeと、抵抗RReにかかる電圧であるIeReが必要となる（Ieは抵抗RReを流れる電流値）。そのため、入力端子Vinから入力される電圧VCORE、及び、入力端子Vin [ave]から入力される電圧平均値VCORE [ave]には、Vbe＋Vbe＋IeRe以上の電圧が求められる。
【００５０】
また、単相‐差動変換回路３２の入力バイポーラトランジスタに代えて、MOSトランジスタを用いた単相‐差動変換回路４２を、図２（ｃ）の回路図に示す。
【００５１】
図２（ｃ）に示すように、単相‐差動変換回路４２では、図２（ｂ）の入力バイポーラトランジスタQ3に代えて入力MOSトランジスタM2を備え、入力バイポーラトランジスタQ4に代えて入力MOSトランジスタM3を備えている。
【００５２】
入力MOSトランジスタM2は、ゲート側が入力端子Vinと接続し、ドレイン側が抵抗RRc1を介して正電源（電圧VCC）と接続し、ソース側がバイポーラトランジスタQ5及び抵抗RReを介して接地電源VEEに接続している。
【００５３】
入力MOSトランジスタM3は、ゲート側が入力端子Vin[ave] と接続し、ドレイン側が抵抗RRc2を介して正電源（電圧VCC）と接続し、ソース側がバイポーラトランジスタQ5及び抵抗RReを介して接地電源VEEに接続している。
【００５４】
したがって、単相‐差動変換回路４２の入力端子Vinに入力される電圧にはVTH＋Vbe＋IeRe以上が求められる。
【００５５】
また、入力トランジスタとテール電流源がMOSトランジスタで構成されている単相‐差動変換回路５２を図２（ｄ）に示す。
【００５６】
図２（ｄ）に示すように、単相‐差動変換回路５２では、図２（ｃ）の単相‐差動変換回路４２のテール電流源としてのバイポーラトランジスタQ5及び抵抗RReに代えて、図２（ａ）の単相‐差動変換回路２２におけるMOSトランジスタM1を用いた。
【００５７】
単相‐差動変換回路５２における入力端子Vinに入力される電圧には2VTH（電流源のMOSトランジスタM1のしきい値電圧VTHと入力MOSトランジスタM2のしきい値電圧VTHとの合計値）以上が求められる。
【００５８】
ここで、図１は、本発明の実施例１に係るトランスインピーダンスアンプ回路のブロック図である。図１に示すように、本発明の実施例１に係るトランスインピーダンスアンプ回路は、コア回路１１、単相‐差動変換回路１２、及び、電圧レベルシフト回路１３により構成される。なお、単相‐差動変換回路１２は、上述した単相‐差動変換回路２２，３２，４２，５２としてもよい。
【００５９】
電圧レベルシフト回路１３は、コア回路１１の出力が入力され、入力電圧の平均値に対して出力電圧の平均値が大きい信号を出力する。すなわち、電圧レベルシフト回路１３は、コア回路１１から電圧VCOREの信号が入力され、この入力された信号の電圧平均値VCORE[ave]より大きい電圧平均値VSHIFT[ave]となる電圧VSHIFTの信号を出力する。
【００６０】
単相‐差動変換回路１２（２２，３２，４２，５２）は、電圧レベルシフト回路１３から出力された電圧VSHIFTの信号が入力端子の片端に入力され、入力される信号（シングルエンド信号）を、差動信号に変換して出力する。
【００６１】
本発明の実施例１に係るトランスインピーダンスアンプ回路では、コア回路１１と単相‐差動変換回路１２（２２，３２，４２，５２）との間に、入出力電圧の平均値を変化させる電圧レベルシフト回路１３を接続することで、コア回路１１からの出力信号の電圧VCOREを低くしながらも、単相‐差動変換回路１２（２２，３２，４２，５２）が入力する信号の電圧VSHIFT及びその平均値VSHIFT [ave]が、単相‐差動変換回路１２（２２，３２，４２，５２）内の入力トランジスタの動作に必要な電圧とテール電流源の動作に必要な電圧との合計値以上とすることを可能とする。
【００６２】
コア回路１１は、雑音特性を良くするために帰還抵抗コア回路RRf中の帰還抵抗値Rfを大きくする必要があり、周波数帯域f3dBを向上させるためには、バイポーラトランジスタQ1のコレクタ側に接続された抵抗RRcのコレクタ抵抗値Rcを大きくする必要がある。図１０に示す従来の回路では、このコレクタ抵抗値Rcを大きくするとコア回路１１の出力電圧VCOREは下がってしまう。
【００６３】
本発明の実施例１に係るトランスインピーダンスアンプ回路では、コア回路１１と単相‐差動変換回路１２との間に入出力の電圧差を変える電圧レベルシフト回路１３を挿入する。
【００６４】
このような構成によって、本発明の実施例１に係るトランスインピーダンスアンプ回路では、コア回路１１の出力信号の電圧を低くしつつも、単相‐差動変換回路１２（２２，３２，４２，５２）の入力する電圧を単相‐差動変換回路１２（２２，３２，４２，５２）内の入力トランジスタ及びテール電流源の動作に必要な電圧以上とし、コア回路１１の抵抗値Rcを大きくして周波数帯域を向上させながらも、単相‐差動変換回路１２（２２，３２，４２，５２）を動作させることに成功した。
【００６５】
これにより、本発明の実施例１に係るトランスインピーダンスアンプ回路では、コア回路１１の広帯域及び低雑音性を損なうことなく単相‐差動変換回路１２を動作させることができる。
【００６６】
ここで、電圧レベルシフト回路１３を図３の回路図に示す。電圧レベルシフト回路１３は、キャパシタC、及び、抵抗R1，R2を備えている。
【００６７】
キャパシタCは、入力端子Vin（コア回路１１側）と出力端子Vout（単相‐差動変換回路１２側）との間に配され、容量C1を有する。
【００６８】
抵抗R1は、一端が正電源（電圧VCC）に接続し、他端がキャパシタCと出力端子Voutとの間に接続し、抵抗値R1を有する。
【００６９】
抵抗R2は、一端が接地電源VEEに接続し、他端がキャパシタCと出力端子Vinとの間に接続し、抵抗値R2を有する。
【００７０】
電圧レベルシフト回路１３は、このような構成とすることで、抵抗値R1，R2を変えることにより出力電圧Voutを制御することができる。
【００７１】
また、この電圧レベルシフト回路１３は、入力される電圧VCOREの値によらず動作が可能であり、出力電圧Voutは抵抗値R1，R2により決定されるため、単相‐差動変換回路１２（２２，３２，４２，５２）に必要な入力電圧よりも低い入力電圧が許容され、安定して出力する電圧Voutを単相‐差動変換回路１２（２２，３２，４２，５２）の動作に必要な値以上の電圧とすることができる。
【００７２】
また、電圧レベルシフト回路１３は、上述のように入出力電圧の平均値を変化させるだけでなく、それと同時に、入力された信号に対し振幅を増幅させる機能を持たせるようにしてもよい。その一例を図４の電圧レベルシフト回路２３の回路図に示す。
【００７３】
電圧レベルシフト回路２３は、入力バイポーラトランジスタQ6、及び、抵抗RRc3，RRe3で構成される。
【００７４】
入力バイポーラトランジスタQ6は、ベース側が入力端子Vinに接続し、コレクタ側が抵抗RRc3を介して正電源（電圧VCC）に接続し、エミッタ側が抵抗RRe3を介して接地電源VEEに接続する。
【００７５】
また、出力端子Voutが抵抗RRc3と入力バイポーラトランジスタQ6との間に接続し、出力電圧VSHIFTが単相‐差動変換回路１２（２２，３２，４２，５２）へ出力される。
【００７６】
電圧レベルシフト回路２３では、入力される電圧VCOREが入力バイポーラトランジスタQ6の動作に必要な電圧であるVbe+IeRe以上の電圧の時に動作するため、単相‐差動変換回路１２〜５２に必要な入力電圧よりも低い入力電圧が許容される。また、増幅を行うことにより、回路全体の利得を上げることができる。
【００７７】
［実施例２］
本発明の実施例２に係るトランスインピーダンスアンプ回路は、モニタ回路を設けることで、コア回路の出力をモニタし、入力電流信号の振幅情報の検出を行い、電圧レベルシフト回路へと出力信号を出力することで、電圧レベルシフト回路の増幅率の制御を行うものである。
【００７８】
図５は、本発明の実施例２に係るトランスインピーダンスアンプ回路のブロック図である。本発明の実施例２に係るトランスインピーダンスアンプ回路は、実施例１におけるコア回路１１の出力側に接続されることでコア回路１１の出力信号の電圧が入力され、電圧レベルシフト回路３３に制御信号を出力するモニタ回路１４を備えている。
【００７９】
モニタ回路１４は、コア回路１１の出力電圧から入力電流信号の振幅値を検出し、検出値に応じて電圧レベルシフト回路３３への制御信号を出力する。
【００８０】
例えば、コア回路１１が図１１に示すような反転増幅回路の場合、入力電流信号の振幅が大きいときは、コア回路１１の出力電圧の平均値は低くなり、モニタ回路１４は電圧レベルシフト回路３３の増幅率が小さくなるような制御信号を出力する。反対に、入力電流信号の振幅が小さいときは、コア回路１１の出力電圧の平均値は高くなり、モニタ回路１４は電圧レベルシフト回路３３の増幅率が大きくなるような制御信号を出力する。
【００８１】
電圧レベルシフト回路３３はモニタ回路１４からの制御信号によって信号の増幅率が制御され、コア回路１１への入力電流信号の振幅が大きいときは電圧レベルシフト回路３３の増幅率が小さくなるように、コア回路１１への入力電流信号の振幅が小さいときは電圧レベルシフト回路３３の増幅率が大きくなるように制御される。
【００８２】
すなわち、モニタ回路１４は、コア回路１１の出力信号に基づきコア回路１１への入力電流信号の振幅値情報を検出し、この検出値に応じた制御信号を電圧レベルシフト回路３３へと出力するものである。そして、電圧レベルシフト回路３３は、この検出値がコア回路１１への入力電流信号の振幅が大きいことを示す場合には増幅率を下げ、検出値が入力電流信号の振幅が小さいことを示す場合には増幅率を上げるように、利得が制御される。
【００８３】
図６は、可変利得型の電圧レベルシフト回路３３の回路図である。図６に示すように、可変利得型の電圧レベルシフト回路３３は、バイポーラトランジスタQ6、抵抗RRc3，RRe3、及び、可変抵抗RRvで構成される。なお、このうち、バイポーラトランジスタQ6、及び、抵抗RRc3，RRe3は、図４の電圧レベルシフト回路２３と同様のものである。
【００８４】
可変抵抗RRvは、抵抗RRc3と並列に接続されている。すなわち、一端が正電源（電圧VCC）に接続され、他端がバイポーラトランジスタQ6と抵抗RRc3との間に接続されている。
【００８５】
この可変抵抗RRvの抵抗値Rvがモニタ回路１４から入力される制御信号によって制御されることで、電圧レベルシフト回路３３の増幅率の制御が可能となる。
【００８６】
この構成により、入力電流信号の振幅値が大きい場合でも単相‐差動変換回路１２への入力信号の大きさを制限することができるため、入力のダイナミックレンジを広くすることが可能である。
【００８７】
［実施例３］
本発明の実施例３に係るトランスインピーダンスアンプ回路は、実施例１，２で用いたコア回路１１を変更したものである。
【００８８】
図７は実施例３におけるコア回路２１の回路図である。図７に示すように、コア回路２１は、バイポーラトランジスタQ7，Q8、及び、それぞれ抵抗値RRc，RRe1，RRe2を有する抵抗RRc，RRe1，RRe2で構成された、ベース接地タイプの回路である。
【００８９】
バイポーラトランジスタQ7は、ベース側からバイアス電圧Vbiasが入力されており、コレクタ側が抵抗RRcを介して正電源（電圧VCC）に接続し、エミッタ側が抵抗RRe1を介して接地電源VEEに接続している。
【００９０】
バイポーラトランジスタQ8は、ベース側がバイポーラトランジスタQ7と抵抗RRcとの間に接続し、コレクタ側が正電源（電圧VCC）に接続し、エミッタ側が抵抗RRe2を介して接地電源VEEに接続している。
【００９１】
入力端子Iinは、バイポーラトランジスタQ7と抵抗RRe1との間に接続され、出力端子Voutは、バイポーラトランジスタQ8と接地電源VEEとの間に接続されている。
【００９２】
このような構成のコア回路２１は、非反転増幅回路である。したがって、入力電流信号の振幅が大きいときは、コア回路２１の出力電圧の平均値は高くなる。反対に、入力電流信号の振幅が小さいときは、コア回路２１の出力電圧の平均値は低くなる。
【００９３】
コア回路２１においても、コア回路１１同様、雑音特性を良くするために抵抗値Rcを大きくする必要があり、これによって出力信号の電圧VSHIFTが下がってしまう。
【００９４】
したがって、実施例１，２において説明した電圧レベルシフト回路１３（２３，３３）を、コア回路２１と単相‐差動変換回路１２（２２，３２，４２，５２）との間に設けることで、良好な雑音特性を得ながら後段の単相‐差動変換回路１２（２２，３２，４２，５２）を動作させることができる。
【００９５】
［実施例４］
本発明の実施例４に係るトランスインピーダンスアンプ回路は、入力電流信号が差動入力電流信号である場合としたものである。
【００９６】
図８は、本発明の実施例４に係るトランスインピーダンスアンプ回路のブロック図である。本発明の実施例４に係るトランスインピーダンスアンプ回路は、コア回路３１、第１電圧レベルシフト回路４３、第２電圧レベルシフト回路５３、及び、差動増幅回路６２を備えている。
【００９７】
コア回路３１は、信号の入出力が共に差動である。すなわち、コア回路３１は、帰還抵抗コア回路RRf1 ，RRf2を有し、入力差動電流信号（電流値Iin1，Iin2）が入力され、出力差動信号（電圧VCORE1，VCORE2）を出力する。
【００９８】
第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３は、コア回路３１の出力差動信号がそれぞれ入力される。すなわち、第１電圧レベルシフト回路４３には、電圧VCORE1の出力差動信号が入力され、入力された電圧VCORE1の平均値に対して出力電圧の平均値が大きい電圧VSHIFT1の信号を出力し、第２電圧レベルシフト回路５３には電圧VCORE2の出力差動信号が入力され、入力された電圧VCORE2の平均値に対して出力電圧の平均値が大きい電圧VSHIFT2の信号を出力する。
【００９９】
差動増幅回路６２は、２つの入力端子のそれぞれが、第１電圧レベルシフト回路４３の出力端子と第２電圧レベルシフト回路５３の出力端子に接続され、第１電圧レベルシフト回路４３から電圧VSHIFT1の出力信号、及び、第２電圧レベルシフト回路５３から電圧VSHIFT2の出力信号をそれぞれ入力する。
【０１００】
差動増幅回路６２には、図１２に示した単相‐差動変換回路１２と同じ構成のものが用いられ、入力端子Vinには電圧V SHIFT1が、入力端子Vin[ave]には電圧の平均値VSHIFT2がそれぞれ入力される。ただし、入力バイポーラトランジスタQ3は、第１の信号増幅用トランジスタとなり、入力バイポーラトランジスタQ4は、第２の信号増幅用トランジスタとなる。
【０１０１】
コア回路３１も、図１１に示したコア回路１１と同様に、電圧VCORE1及びVCORE2が低い方が良好な雑音特性と周波数特性の両立ができるため、差動増幅回路６２との間に第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３を挿入することで、差動増幅回路６２に入力される電圧を差動増幅回路６２内の入力バイポーラトランジスタQ3，Q4とテール電流源IEEの動作に必要な電圧以上とする。
【０１０２】
第１電圧レベルシフト回路４３は、出力電圧の平均値が、入力バイポーラトランジスタQ3の動作に必要な電圧と、テール電流源の動作に必要な電圧の合計値以上であり、第２電圧レベルシフト回路５３は、出力電圧の平均値が、入力バイポーラトランジスタQ4の動作に必要な電圧と、テール電流源の動作に必要な電圧の合計値以上とする。
【０１０３】
また、第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３は、入出力間の電圧を変えると同時に、入力された信号に対し増幅を行ってもよい。信号の増幅を行うことにより、トランスインピーダンスアンプ回路全体の利得を上げることができる。
【０１０４】
また、本実施例では、本発明の実施例２に係るトランスインピーダンスアンプ回路において、入力が差動信号である場合にも拡張することが可能である。
【０１０５】
すなわち、図９に示すように、コア回路３１の出力電圧の平均値をモニタ回路２４によって検出し、第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３への制御信号をそれぞれ出力することで、コア回路３１への入力電流信号の振幅が小さいときには第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３の増幅率を大きくし、コア回路３１への入力電流信号の振幅が大きいときには第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３の増幅率を小さくするように制御を行うことができる。
【０１０６】
換言すれば、本発明の実施例４に係るトランスインピーダンスアンプ回路は、コア回路３１の出力側に接続され、第１電圧レベルシフト回路４３及び第２電圧レベルシフト５３へと制御信号を出力する、モニタ回路２４を備えるものである。
【０１０７】
そして、モニタ回路２４は、コア回路３１の出力信号に基づき、コア回路３１への差動入力電流信号の振幅値情報を検出し、この検出値に応じた制御信号を第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３へと出力し、第１電圧レベルシフト回路４３及び第２電圧レベルシフト回路５３は、この検出値が差動入力電流信号の振幅が大きいことを示す場合には増幅率を下げ、検出値が差動入力電流信号の振幅が小さいことを示す場合には増幅率を上げるように、利得が制御される。
【０１０８】
この構成により、入力電流信号の振幅値が大きい場合でも差動増幅回路６２への入力信号の大きさを制限することができるため、入力のダイナミックレンジを広くすることが可能である。
【産業上の利用可能性】
【０１０９】
本発明は、トランスインピーダンスアンプ回路として好適である。
【符号の説明】
【０１１０】
１１，２１，３１  コア回路
１２，２２，３２，４２，５２  単相‐差動変換回路
１３，２３，３３  電圧レベルシフト回路
１４，２４  モニタ回路
４３  第１電圧レベルシフト回路
５３  第２電圧レベルシフト回路
【図１】
2016171409.tif 000007
【図２】
2016171409.tif 000008
【図３】
2016171409.tif 000009
【図４】
2016171409.tif 000010
【図５】
2016171409.tif 000011
【図６】
2016171409.tif 000012
【図７】
2016171409.tif 000013
【図８】
2016171409.tif 000014
【図９】
2016171409.tif 000015
【図１０】
2016171409.tif 000016
【図１１】
2016171409.tif 000017
【図１２】
2016171409.tif 000018