(57)【特許請求の範囲】
【請求項１】
Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタそれぞれのゲート電極が半導体基板上の絶縁膜に形成された開口部内にゲート絶縁膜を介して形成されている半導体装置であって、
前記Ｎ型ＭＩＳトランジスタのゲート電極は、前記ゲート絶縁膜に接し、フェルミレベルが前記半導体基板のバンドギャップの略中央より伝導帯側に位置する第１の金属含有膜と、この第１の金属含有膜上に形成され、フェルミレベルが前記半導体基板のバンドギャップの略中央より価電子帯側に位置する導電性塗布膜と、この導電性塗布膜上に形成され、前記第１の金属含有膜及び前記導電性塗布膜より抵抗が低い第２の金属含有膜とを具備し、
前記Ｐ型ＭＩＳトランジスタのゲート電極は、前記ゲート絶縁膜に接する前記導電性塗布膜と、この導電性塗布膜上に形成された前記第２の金属含有膜とを具備し、
前記導電性塗布膜は前記開口部の底面のみに形成され、前記第２の金属含有膜の側面には前記導電性塗布膜が形成されていないことを特徴とする半導体装置。
【請求項２】
前記第１の金属含有膜は、ハフニウム窒化物膜、ジルコニウム窒化物膜、チタン窒化物膜のいずれかである事を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記導電性塗布膜は、炭素を含む事を特徴とする請求項１に記載の半導体装置。
【請求項４】
Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタそれぞれのゲート電極を半導体基板上の絶縁膜に形成された開口部内にゲート絶縁膜を介して形成する半導体装置の製造方法であって、
前記ゲート電極を形成する工程は、
Ｎ型ＭＩＳトランジスタ用の第１のゲート形成領域及びＰ型ＭＩＳトランジスタ用の第２のゲート形成領域の双方の領域の開口部内に形成されたゲート絶縁膜上に、フェルミレベルが前記半導体基板のバンドギャップの略中央より伝導帯側に位置する第１の金属含有膜を形成する工程と、
前記第２のゲート形成領域に形成された前記第１の金属含有膜を除去する工程と、
前記第１及び第２のゲート形成領域の開口部底面のみに選択的に、フェルミレベルが前記半導体基板のバンドギャップの略中央より価電子帯側に位置する導電性塗布膜を形成する工程と、
前記第１及び第２のゲート形成領域の前記導電性塗布膜上に、前記第１の金属含有膜及び前記導電性塗布膜より抵抗が低い第２の金属含有膜を形成することにより前記第１及び第２のゲート形成領域の双方の領域の開口部を埋め込む工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記導電性塗布膜の形成は、
前記第１のゲート形成領域の前記第１の金属含有膜上、及び前記第２のゲート形成領域の前記ゲート絶縁膜上に、前記開口部を埋め込むように、表面がほぼ平坦な絶縁性の塗布膜を形成する工程と、
前記塗布膜を選択的にエッチングし、前記塗布膜を残しつつ前記開口部を再び露出させる工程と、
前記塗布膜に対して所定の処理を行い、前記塗布膜を導電性にする工程とを含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記塗布膜は、炭素を含む有機物で構成され、前記所定の処理では、前記塗布膜に対して熱処理、又はレーザーアニール、又は電子照射を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記塗布膜は、ベンゼン環が直列に繋がった有機物で構成され、
前記所定の処理では、前記塗布膜に対して沃素を導入することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記導電性塗布膜の形成は、
前記第１のゲート形成領域の前記第１の金属含有膜上、及び前記第２のゲート形成領域の前記ゲート絶縁膜上に、前記開口部を埋め込むように、表面がほぼ平坦な導電性の塗布膜を形成する工程と、
前記塗布膜を選択的にエッチングし、前記塗布膜を残しつつ前記開口部を再び露出させる工程とを含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、特にＮ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタのゲート電極の改良に関するものである。
【０００２】
【従来の技術】
ＭＩＳトランジスタの高性能化のためには、素子の微細化が必須である。しかし、ゲート絶縁膜として現在用いられているシリコン酸化膜は、誘電率が低いため、ゲート絶縁膜の容量を大きくできないという問題がある。また、ゲート電極として用いられているポリシリコンは、抵抗率が高いため、低抵抗化を達成できないという問題がある。それぞれの問題に対して、ゲート絶縁膜には高誘電体材料を用い、ゲート電極には金属材料を用いるという提案がなされている。
【０００３】
ところが、これらの材料は、現在用いられている材料に比べて耐熱性に劣るという欠点を有している。そこで、高温プロセスを行った後にゲート絶縁膜及びゲート電極を形成することが可能な技術として、ダマシン・ゲート技術が提案されている。
【０００４】
ダマシン・ゲート技術によりゲート電極としてメタルを埋め込んだ場合、Ｎ型とＰ型ＭＩＳＦＥＴあるいはＭＩＳＦＥＴにおいてゲート電極が単一のメタルのため、その電極の仕事関数が固定される。そのため、ポリ・シリコン・ゲートの様にＮ型とＰ型でのゲート電極の作り分けによるしきい値の適正化が不可能となる。よって、Ｎ型、Ｐ型で異なる材料のメタル・ゲート電極を作り分けるデュアル・メタルゲートプロセスが必要とされる。
【０００５】
本発明者等は、ｎ型とｐ型とで異なるメタル・ゲート電極を作り分ける技術を既に出願している（特願平１１−１２４４０５号）を出願している。この、出願に記載された製造方法により形成された半導体装置の製造工程を図５（ａ）〜図８（ｊ）を参照して説明する。
【０００６】
先ず、図５（ａ）に示すように、シリコン基板１００上にＳＴＩ技術等を用いて素子分離領域１０１を形成する。続いて将来除去されるダミーのゲートとして、例えば６ｎｍ程度のゲート酸化膜１０２、１５０ｎｍ程度のポリシリコン１０３、５０ｎｍ程度のシリコン窒化膜１０４の積層構造からなるダミーゲート構造を、酸化技術、ＣＶＤ技術、リソグラフィ技術、そしてＲＩＥ技術を用いて形成する。そして、イオン注入技術を用いてエクステンション拡散層領域１０５を形成して、シリコン窒化膜からなる幅が４０ｎｍ程度のゲート側壁１０６をＣＶＤ技術とＲＩＥ技術により形成する。
【０００７】
次いで、図５（ｂ）に示すように、イオン注入技術によりソース／ドレイン拡散層１０７を形成後、サリサイド・プロセス技術を用いて、ダミーゲートをマスクにソース／ドレイン領域のみに４０ｎｍ程度のコバルト、或いはチタン等のシリサイド１０８を形成する。
【０００８】
次いで、図５（ｃ）に示すように、層間膜１０９として例えばシリコン酸化膜をＣＶＤ法により堆積した後、ＣＭＰ技術によりシリコン酸化膜の平坦化を行う事により、ダミーゲートの上部のシリコン窒化膜１０４、ゲート側壁１０６の表面を露出させる。
【０００９】
次いで、図６（ｄ）に示すように、例えば燐酸を用いて、ダミーゲート上部のシリコン窒化膜１０４を層間膜１０９に対して選択的に除去する。この時にゲート側壁のゲート側壁１０６もポリシリコン１０３の高さ程度までエッチングされる。続いて、例えばラジカル原子エッチング技術を用いてダミーゲートのポリシリコン１０３を層間膜１０９、シリコン窒化膜からなるゲート側壁１０６に対し選択的に除去する。溝の底部にはダミーのゲート酸化膜１０２が成膜されている。
【００１０】
次いで、図６（ｅ）に示すように、弗酸等のウェット処理によりダミーのゲート酸化膜１０２を除去して、ゲート形成部を全て開口する。
そこで高誘電体絶縁物として、例えばハフニウム酸化膜からなるゲート絶縁膜１１１を全面に成膜する。
【００１１】
次いで、図６（ｆ）に示すように、ＣＶＤ法あるいはスパッタ法を用いて、仕事関数が４．６ｅＶより小さい金属として、例えばハフニウム窒化物膜１１２を１０ｎｍ程度の厚み望ましくはそれ以下で全面に成膜する。
【００１２】
以上の図５（ａ）〜図６（ｆ）の工程は、Ｎ型ＭＩＳトランジスタ形成領域及びＰ型ＭＩＳトランジスタ形成領域の双方に対して行われるが、図面上では一方の領域のみを示した。以後の工程からは、Ｎ型ＭＩＳトランジスタ（Ｎ型ＭＩＳＦＥＴ）形成領域及びＰ型ＭＩＳトランジスタ（Ｐ型ＭＩＳＦＥＴ）形成領域の双方を図面上に示す。
【００１３】
次いで、図７（ｇ）に示すように、リソグラフィ技術を用いて、Ｐ型ＭＩＳＦＥＴ領域のみレジスト１１３を開口する。
【００１４】
図７（ｈ）に示すように、過酸化水素水によるウェット・エッチングを行う事で、Ｐ型領域のみハフニウム窒化物膜１１２を除去する。この時ゲート絶縁膜１１１はハフニウム酸化膜であるが、この膜は過酸化水素水には不溶のためエッチングされる事は無い。
【００１５】
次いで、図８（ｉ）に示すように、レジスト１１３除去後、仕事関数が４．６ｅＶより大きい材料として、例えばタンタル窒化物１１４を最低１０ｎｍ程度堆積する。
【００１６】
次いで、図８（ｊ）に示すように、低抵抗なゲート電極材料としてアルミニウム１１５をスパッタ法またはＣＶＤ法など用いて全面に堆積し、続いてアルミニウムのＣＭＰを行うことで、ゲート溝内にアルミニウム１１５を埋め込む。
【００１７】
以上説明した製造工程により、Ｎ型はハフニウム窒化物膜１１２とタンタル窒化物１１４とアルミニウム１１５の積層、Ｐ型はタンタル窒化物膜１１４とアルミニウム１１５積層のゲート電極構造を持つＣＭＩＳＦＥＴが完成する。従って、Ｎ型は電極の仕事関数が４．６ｅＶ以下、Ｐ型は４．６ｅＶ以上となり、しきい値の適正化が可能になる。
【００１８】
しかし、この構造には問題がある。図９は、Ｎ型ＭＩＳＦＥＴ，Ｐ型ＭＩＳＦＥＴそれぞれのゲート電極部分のみを拡大した図である。Ｎ型ＭＩＳＦＥＴにおいて、ゲート電極であるアルミニウムの幅ＬAlは、
ＬAl＝ＬG−２×ＬTaN−２×ＬHfN
で表される。
【００１９】
ここで、ＬAlはアルミニウム１１５の幅、ＬGはゲート長、ＬTaNはタンタル窒化物膜１１４の幅、ＬHfNはハフニウム窒化物膜１１２の幅である。
【００２０】
ここでタンタル窒化物膜１１４はゲート電極の仕事関数を制御する他に、上部電極、つまりアルミニウム１１５がゲート絶縁膜中に拡散する事を防ぐ為のバリアメタルとしての役目を担っている。従って、タンタル窒化物膜１１４の膜厚は最低１０ｎｍ程度以上確保する事がゲート耐圧や信頼性の面から必要である。
【００２１】
しかしながら、タンタル窒化物膜１１４の膜厚（ＬTaN）を１０ｎｍとし、ハフニウム窒化物膜１１２の膜厚（ＬHfN）を１０ｎｍとすると、ゲート長（ＬG）が４０ｎｍの場合、アルミニウム１１５の幅（ＬAl）は０ｎｍとなる。従って、ゲート長４０ｎｍ以下ではアルミニウム１１５を埋め込むことが不可能になる。そのため、ゲート抵抗が大幅に上昇してしまい、高性能なＣＭＩＳＦＥＴの形成が不可能になる。なお、ハフニウム窒化物は仕事関数のみ制御すればよいので、１ｎｍ程度まで薄膜化可能であるが、その場合においてもゲート長２０ｎｍでアルミニウム１１５の幅（ＬAl）は０ｎｍになる。
【００２２】
【発明が解決しようとする課題】
上述したように、ダマシン・ゲート構造を有する半導体装置において、Ｎ型ＭＩＳＦＥＴとＰ型ＭＩＳＦＥＴで仕事関数が異なる材料を用いると、抵抗が低い電極材を埋め込むことができず、高性能なＣＭＩＳＦＥＴを形成することができないという問題があった。
【００２３】
本発明の目的は、Ｎ型ＭＩＳＦＥＴとＰ型ＭＩＳＦＥＴとで仕事関数が異なる金属含有材料をゲート電極に用いると共に、抵抗が低い電極材をゲート電極として用いた半導体装置及びその製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
（１）本発明（請求項１）は、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタそれぞれのゲート電極が半導体基板上の絶縁膜に形成された開口部内にゲート絶縁膜を介して形成されている半導体装置であって、前記Ｎ型ＭＩＳトランジスタのゲート電極は、前記ゲート絶縁膜に接し、フェルミレベルが前記半導体基板のバンドギャップの略中央より伝導帯側に位置する第１の金属含有膜と、この第１の金属含有膜上に形成され、フェルミレベルが前記半導体基板のバンドギャップの略中央より価電子帯側に位置する導電性塗布膜と、この導電性塗布膜上に形成され、前記第１の金属含有膜及び前記導電性塗布膜より抵抗が低い第２の金属含有膜とを具備し、前記Ｐ型ＭＩＳトランジスタのゲート電極は、前記ゲート絶縁膜に接する前記導電性塗布膜と、この導電性塗布膜上に形成された前記第２の金属含有膜とを具備し、前記導電性塗布膜は前記開口部の底面のみに形成され、前記第２の金属含有膜の側面には前記導電性塗布膜が形成されていないことを特徴とする。
【００２５】
本発明の好ましい実施態様を以下に記す。
(a) 前記第１の金属含有膜は、ハフニウム窒化物膜、ジルコニウム窒化物膜、チタン窒化物膜のいずれかであること。
(b) 前記導電性塗布膜は、炭素を含むこと。
【００２６】
（２）本発明（請求項４）は、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタそれぞれのゲート電極を半導体基板上の絶縁膜に形成された開口部内にゲート絶縁膜を介して形成する半導体装置の製造方法であって、前記ゲート電極を形成する工程は、Ｎ型ＭＩＳトランジスタ用の第１のゲート形成領域及びＰ型ＭＩＳトランジスタ用の第２のゲート形成領域の双方の領域の開口部内に形成されたゲート絶縁膜上に、フェルミレベルが前記半導体基板のバンドギャップの略中央より伝導帯側に位置する第１の金属含有膜を形成する工程と、前記第２のゲート形成領域に形成された前記第１の金属含有膜を除去する工程と、前記第１及び第２のゲート形成領域の開口部底面のみに選択的に、フェルミレベルが前記半導体基板のバンドギャップの略中央より価電子帯側に位置する導電性塗布膜を形成する工程と、前記第１及び第２のゲート形成領域の前記導電性塗布膜上に、前記第１の金属含有膜及び前記導電性塗布膜より抵抗が低い第２の金属含有膜を形成することにより前記第１及び第２のゲート形成領域の双方の領域の開口部を埋め込む工程とを含むことを特徴とする。
【００２７】
本発明の好ましい実施態様を以下に記す。
(a) 前記導電性塗布膜の形成は、第１のゲート形成領域の第１の金属含有膜上、及び第２のゲート形成領域のゲート絶縁膜上に、前記開口部を埋め込むように、表面がほぼ平坦な絶縁性の塗布膜を形成する工程と、前記塗布膜を選択的にエッチングし、前記塗布膜を残しつつ前記開口部を再び露出させる工程と、前記塗布膜に対して所定の処理を行い、前記塗布膜を導電性にする工程とを含むこと。
(a1) 前記塗布膜は、炭素を含む有機物で構成され、前記所定の処理では、前記塗布膜に対して熱処理、又はレーザーアニール、又は電子照射を行うこと。
(a2) 前記塗布膜は、ベンゼン環が直列に繋がった有機物で構成され、前記所定の処理では、前記塗布膜に対して沃素を導入すること。
【００２８】
(b) 前記導電性塗布膜の形成は、第１のゲート形成領域の第１の金属含有膜上、及び第２のゲート形成領域のゲート絶縁膜上に、前記開口部を埋め込むように、表面がほぼ平坦な導電性の塗布膜を形成する工程と、前記塗布膜を選択的にエッチングし、前記塗布膜を残しつつ前記開口部を再び露出させる工程とを含むこと。
【００２９】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
Ｐ型ＭＩＳトランジスタのゲート電極において、ゲート絶縁膜に接し、フェルミレベルが前記半導体基板のバンドギャップの略中央より価電子帯側に位置する導電性塗布膜を用いることによって、開口部の側面には導電性塗布膜が形成されていないので、抵抗が低い第２の金属含有膜を形成することができ、ＣＭＩＳＦＥＴを高性能化することができる。
【００３０】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００３１】
図１（ａ）〜図３（ｉ）は、本発明の一実施形態に係わる半導体装置の製造工程を示す工程断面図である。
【００３２】
まず、従来例で図５（ａ）〜図６（ｄ）を用いて説明した工程を行うことで、図１（ａ）に示す構造を形成する。図１（ａ）に示すように、素子分離領域１０１とエクステンション拡散層領域１０５、ソース・ドレイン拡散層１０７、ソース・ドレイン領域のみに４０ｎｍ程度のコバルト、或いはチタン等のシリサイド１０８を形成したシリコン基板１００上に、層間膜１０９と第２のシリコン窒化膜からなる幅４０ｎｍ程度のゲート側壁１０６によりゲート形成領域にゲート溝１１０を形成する。またゲート溝１１０の底部にはダミーのゲート酸化膜１０２が成膜されている。
【００３３】
次いで、図１（ｂ）に示すように、弗酸等のウェット処理により、ゲート溝１１０底部のダミーのゲート酸化膜１０２を除去して、ゲート形成部が全て開口される。続いて、高誘電体絶縁物として、ハフニウム酸化膜からなるゲート絶縁膜１１１を全面に成膜する。このハフニウム酸化膜の成腹方法の一例として、例えばＨｆＣｌ4 とＮＨ3 を用いたＣＶＤ法、又は有機系のＨｆガス等を用いたＣＶＤ法、或いはハフニウム窒化物のターゲットやハフニウムのターゲットを用いたスパッタ法等を用いてハフニウム窒化物膜を成膜し、続いて酸化を行う事でハフニウム酸化膜を形成しても良い。この時のハフニウム窒化物膜の厚みは数ｎｍ程度の極薄膜が望ましい。ハフニウム窒化物膜の膜厚が厚くなるにつれて、ハフニウム窒化物の酸化後に窒素が膜中に残留するのを防ぐためである。
【００３４】
次いで、図１（ｃ）に示すように、フェルミレベルが、シリコン基板のバンドギャップの中央より伝導帯側に位置する電極材料、すなわち仕事関数が４．６ｅＶ以下の電極材料として、例えばハフニウム窒化物膜（第１の金属含有膜）１１２を１０ｎｍ程度望ましくはそれ以下の厚みで全面に成膜する。
【００３５】
以上の図１（ａ）〜図１（ｃ）の工程は、Ｎ型ＭＩＳトランジスタ形成領域及びＰ型ＭＩＳトランジスタ形成領域の双方に対して行われるが、図面上では一方の領域のみを示した。以後の工程からは、Ｎ型ＭＩＳトランジスタ（Ｎ型ＭＩＳＦＥＴ）形成領域及びＰ型ＭＩＳトランジスタ（Ｐ型ＭＩＳＦＥＴ）形成領域の双方を図面上に示す。
【００３６】
次いで、図２（ｄ）に示すように、リソグラフィ技術を用いて、Ｐ−ＭＯＳＦＥＴ領域のみレジスト１１３を開口する。
【００３７】
次いで、図２（ｅ）に示すように、過酸化水素水によるウェット・エッチングを行う事で、Ｐ型領域のみハフニウム窒化物膜１１２を除去する。この時ゲート絶縁膜１１１はハフニウム酸化膜であるが、この膜は過酸化水素水に対して不溶のためエッチングされる事は無い。
【００３８】
次いで、図２（ｆ）に示すように、レジスト１１３の除去後、炭素を含む有機塗布膜１１６を全面に塗布する。塗布膜を用いることで、ＣＭＰ処理などを行わなくても、塗布のみである程度の平坦性が良い膜が得られる。もちろんＣＭＰ処理により有機塗布膜１１６の平坦化を行っても良い。
【００３９】
図３（ｇ）に示すように、有機塗布膜１１６の全面エッチングを行って、ゲート溝１１０内のみに有機塗布膜１１６が残るようにする。そのときの有機塗布膜１１６の膜厚は望ましくは１０ｎｍ以上がよい。この全面エッチングの方法としてはレジストと同様に酸素プラズマによるアッシング等を用いればよい。次いで、図３（ｈ）に示すように、有機塗布膜１１６に対して、熱処理、或いはレーザー等の光エネルギー、或いは電子照射による電子エネルギー等により、有機膜を分解してグラファイト化して導電性を持たせ、グラファイト化有機塗布膜（導電性塗布膜）１１７を形成する。熱処理であれば、６００−７００℃以上の熱処理で簡単にグラファイト化する事が可能である。
【００４０】
また、塗布膜が、ベンゼン環が直列につながった、例えば５つ繋がったペンタセンの様な有機分子の場合には、沃素などを添加して導電性を持たせても良い。或いは、ベンゼン環を５つより多く繋げた分子を用いて、処理を行わずとも導電体である有機膜を用いても良い。いずれの方法においても、炭素の仕事関数が４．６ｅＶ以上である事から、４．６ｅＶ以上の仕事関数を持つ電極の形成が可能である。
【００４１】
図３（ｉ）に示すように、低抵抗なゲート電極材料としてアルミニウム（第２の金属含有膜）１１５をスパッタ法またはＣＶＤ法など用いて全面に堆積し、続いてアルミニウムのＣＭＰを行うことで、ゲート溝内にアルミニウム１１５を埋め込む。
【００４２】
以上により、Ｎ型はハフニウム窒化物膜１１２とグラファイト化有機塗布膜１１７とアルミニウム１１５の積層、Ｐ型はグラファイト化有機塗布膜１１７とアルミニウム１１５の積層のゲート電極構造を持つＣＭＩＳＦＥＴが完成する。
【００４３】
ここで、ハフニウム窒化物膜１１２は仕事関数が４．６ｅＶ以下、導電性塗布膜は４．６ｅＶ以上であるため、Ｎ型とＰ型のそれぞれで最適化された仕事関数のゲート電極構造が実現可能になった。
【００４４】
そして本発明では従来技術と異なり、アルミニウム１１５のゲート絶縁膜１１１への拡散を十分に防止すると同時にゲート長が２０ｎｍ以下の領域においてもアルミニウム１１５を埋め込む事が可能である。
【００４５】
図４（ａ）及び図４（ｂ）にＮ型ＭＩＳＦＥＴ，Ｐ型ＭＩＳＦＥＴそれぞれのゲート電極部分のみを拡大して示す。グラファイト化有機塗布膜１１７を用いる事により、グラファイト化有機塗布膜１１７はアルミニウム１１５の側面には形成されず、アルミニウム１１５の底面、すなわちゲート絶縁膜１１１上のみに形成されるので、ｎ型ＭＩＳＦＥＴのアルミニウム１１５の幅（ＬAl）は、
ＬAl＝ＬG−２×ＬHfN
となる。ここで、ＬAlはアルミニウム１１５の幅、ＬGはゲート長、ＬHfNはハフニウム窒化物膜１１２の幅である。
【００４６】
つまりグラファイト化有機塗布膜１１７の厚みには依存しない。ここで、ハフニウム窒化物膜１１２はゲート電極の仕事関数を４．６ｅＶ以下にする役割のみであるので、１ｎｍの極薄膜でも問題ない。これよりハフニウム窒化物膜１１２の厚みを１ｎｍとすると、本発明ではゲート長１０ｎｍの領域においても８ｎｍの幅のアルミニウム１１５を埋め込む事が可能となる。
【００４７】
さらには、本発明においてはゲート高さｈを高くする事でグラファイト化有機塗布膜１１７の厚みを増やす事が可能である。
【００４８】
例えば、ゲート高さｈが１００ｎｍであれば、５０ｎｍ程度の厚みでグラファイト化有機塗布膜１１７をゲート溝内に形成しても５０ｎｍ程度の厚みのアルミニウム１１５を溝内に埋め込むことができる。従って従来技術と異なり、グラファイト化有機塗布膜１１７の厚みを増加させて、さらにアルミニウム電極に対するバリア性を高める事が可能である。
【００４９】
また、本実施形態ではゲート電極にアルミニウム１１５を用いたが、低抵抗な材料であれば何を用いても問題ない。例えば、ルテニウム、プラチナ、コバルト、銀、銅、タングステンなどをスパッタ法やＣＶＤ法、或いはメッキ法などで成膜しても全然問題ない。
【００５０】
さらにはまた、ハフニウム窒化物膜をｎ型ＭＩＳＦＥＴの電極としたが、ハフニウム窒化物の他にジルコニウム窒化物、チタン窒化物等を用いても仕事関数を４．６ｅＶ以下にする事が可能であり、ｎ型ＭＩＳＦＥＴの電極として使用可能である。
【００５１】
なお、本発明は、上記実施形態に限定されるものではない。例えば、シリコン基板以外にも、他の半導体基板を用いることができる。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００５２】
【発明の効果】
以上説明したように本発明によれば、Ｐ型ＭＩＳトランジスタのゲート電極において、ゲート絶縁膜に接し、フェルミレベルが半導体基板のバンドギャップの略中央より価電子帯側に位置する導電性塗布膜を用いることによって、開口部の側面には導電性塗布膜が形成されていないので、抵抗が低い第２の金属含有膜を形成することができ、ＣＭＩＳＦＥＴを高性能化することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるダマシン・ゲート構造を有するＮ型及びＰ型ＭＩＳＦＥＴの製造工程を示す工程断面図。
【図２】本発明の一実施形態に係わるダマシン・ゲート構造を有するＮ型及びＰ型ＭＩＳＦＥＴの製造工程を示す工程断面図。
【図３】本発明の一実施形態に係わるダマシン・ゲート構造を有するＮ型及びＰ型ＭＩＳＦＥＴの製造工程を示す工程断面図。
【図４】図１（ａ）〜図３（ｈ）に示す製造工程により形成されたＮ型及びＰ型ＭＩＳＦＥＴのゲート電極部分を示す断面図。
【図５】本発明者等の発明によるダマシン・ゲート構造を有するＮ型及びＰ型ＭＩＳＦＥＴの製造工程を示す工程断面図。
【図６】本発明者等の発明によるダマシン・ゲート構造を有するＮ型及びＰ型ＭＩＳＦＥＴの製造工程を示す工程断面図。
【図７】本発明者等の発明によるダマシン・ゲート構造を有するＮ型及びＰ型ＭＩＳＦＥＴの製造工程を示す工程断面図。
【図８】本発明者等の発明によるダマシン・ゲート構造を有するＮ型及びＰ型ＭＩＳＦＥＴの製造工程を示す工程断面図。
【図９】図５（ａ）〜図８（ｊ）に示すＮ型及びＰ型ＭＩＳＦＥＴのゲート電極部分を示す断面図。
【符号の説明】
１００…シリコン基板
１０１…素子分離領域
１０２…ゲート酸化膜
１０３…ポリシリコン
１０４…シリコン窒化膜
１０５…エクステンション拡散層領域
１０６…ゲート側壁
１０７…ソース／ドレイン拡散層
１０８…シリサイド
１０９…層間膜
１１０…ゲート溝
１１１…ゲート絶縁膜
１１２…ハフニウム窒化物膜（第１の金属含有膜）
１１３…レジスト
１１５…アルミニウム（第２の金属含有膜）
１１６…有機塗布膜
１１７…グラファイト化有機塗布膜（導電性塗布膜）
【図１】
0003906020.tif 000002
【図２】
0003906020.tif 000003
【図３】
0003906020.tif 000004
【図４】
0003906020.tif 000005
【図５】
0003906020.tif 000006
【図６】
0003906020.tif 000007
【図７】
0003906020.tif 000008
【図８】
0003906020.tif 000009
【図９】
0003906020.tif 000010