(57)【特許請求の範囲】
【請求項１】
基板上に下部シールド層、下部ギャップ層及び磁気抵抗効果を発揮する抵抗層を順に形成する工程と、
前記抵抗層及び前記下部ギャップ層の一部を除去して前記下部シールド層に達するスルーホールを形成し、このスルーホールに金属材料を充填して、前記下部シールド層に接合する第１のコンタクト部を形成する工程と、
この第１のコンタクト部の前記抵抗層と同一の積層高さに位置する部分及び該コンタクト部周囲の抵抗層を除去することにより、同コンタクト部周囲に前記下部ギャップ層を露出させる、前記第１のコンタクト部よりも大径のスルーホールを形成し、このスルーホールに金属材料を充填して、前記第１のコンタクト部に接合する鍔状の接合部を形成する工程と、
前記抵抗層の一部を除去して端子部形状を規定する一対の開口を形成し、この一対の開口内に金属材料を充填して、該抵抗層に接合する一対の端子部を形成する工程と、
前記抵抗層をパターニングし、前記一対の端子部の間に位置する素子部を形成する工程と、
この素子部と同一積層高さ位置に、前記一対の端子部の少なくとも一方と前記接合部を電気的に接合する引出線を形成する工程と、
前記下部ギャップ層、前記素子部、前記接合部、前記一対の端子部及び前記引出線の上に、上部ギャップ層を形成する工程と、
前記上部ギャップ層の一部を除去して前記接合部に達するスルーホールを形成し、このスルーホール内に金属材料を充填して、第２のコンタクト部を形成する工程と、
この第２コンタクト部及び前記上部ギャップ層の上に、上部シールド層を形成する工程と、
を有することを特徴とする磁気検出素子の製造方法。
【請求項２】
請求項１記載の磁気検出素子の製造方法において、前記基板は導電性基板であって、前記下部シールド層を形成する工程の前に、
前記導電性基板上にレジストを形成する工程と、
該レジストの一部を除去して前記導電性基板に達するスルーホールを形成し、このスルーホール内に金属材料を充填して、該導電性基板に接合する第３のコンタクト部を形成する工程と、
前記レジストを除去する工程と、
前記第３のコンタクト部及び前記導電性基板の上に、下部絶縁層を形成する工程とを有し、
この下部絶縁層上に前記下部シールド層を形成する磁気検出素子の製造方法。
【請求項３】
請求項１記載の磁気検出素子の製造方法において、前記一対の端子部の少なくとも一方と前記接合部を電気的に接合する引出線は、前記抵抗層をパターニングして前記素子部と同時に形成することを特徴とする磁気検出素子の製造方法。
【請求項４】
請求項１記載の磁気検出素子の製造方法において、前記上部シールド層を形成した後に、前記引出線、前記接合部、前記第１のコンタクト部及び前記第２のコンタクト部を前記素子部側から切り離す工程を有することを特徴とする磁気検出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明は、磁気検出素子の製造工程中、特にウエハから製品状態の磁気検出素子を個別に切り出す際に生じる虞のある、静電破壊（絶縁破壊）対策を講じた磁気検出素子の製造方法に関する。
【０００２】
【従来技術及びその問題点】
磁気ヘッドの製造工程では、薄板円盤状の基板（ウエハ）上に磁気検出素子を多数形成し、各磁気検出素子を図２９（Ａ）のｂ´−ｂ´線（媒体対向面となる面）の位置まで左方向から右方向に切削することにより個別に切り離し、製品としての磁気ヘッドを完成させている。磁気検出素子Ｈは、図２９（Ｂ）に示すように、基板１０１上に下部シールド層１０２と、下部ギャップ層１０３と、磁気抵抗効果を発揮する素子部１０４と、上部ギャップ層１０７と、上部シールド層１０８とを順に積層形成した構造になっている。
【０００３】
図２９（Ａ）〜（Ｃ）を参照し、磁気ヘッド素子Ｈの製造方法について具体的に説明する。先ず、基板１０１上に磁性体の下部シールド層１０２と非磁性かつ導電性の下部ギャップ層１０３とを順に積層し、下部ギャップ層１０３上に磁気抵抗効果を発揮する素子部１０４を積層形成し、この素子部１０４を図示しない記録媒体のトラック幅に対応する寸法にイオンミリング加工等を用いてパターニングする。次に、パターニングした素子部１０４の両端部に、軟磁気性材料からなり素子部１０４にバイアス磁界を印加するバイアス層１０５と、導電性材料からなり素子部１０４に電流を印加する電極層１０６とを下から順に積層形成し、このバイアス層１０５と電極層１０６とを所定の形状にパターニングする。続いて、パターニング後の素子部１０４、バイアス層１０５及び電極層１０６の上に、非磁性からなる上部ギャップ層１０７と磁性体材料からなる上部シールド層１０８とを下から順に積層し、上部ギャップ層１０７及び上部シールド層１０８を所定の形状にパターニングすると共に、電極層１０６まで達するスルーホールを上部ギャップ層１０７及び上部シールド層１０８に形成する。スルーホールを形成したら、該スルーホールを介して電極層１０６と外部回路とを電気的に接続する端子を形成する。この端子を通してセンス電流が電極層１０６に供給され、電極層１０６から素子部１０４に給電され、素子部１０４の抵抗値変化が該端子を介して電圧変化として検出される。以上の工程により磁気検出素子を製造したら、前述したようにウエハ状態の磁気ヘッド素子Ｈを図２９（Ａ）のｂ´−ｂ´線の位置まで左方向から右方向に切削して単品の磁気検出素子Ｈを個々に切出し、製品としての磁気ヘッドが完成される。
【０００４】
上述のような磁気ヘッドの製造工程では、プラズマを用いた設備でスパッタリング等の成膜、イオンミリング等によるエッチング加工等が行なわれる。プラズマは、マイナスの電子とプラス及び中性イオンから成り立っている。ここで、ウエハ状態の磁気検出素子の構造について観察すると、素子部１０４を中心として上下方向に絶縁体すなわち誘電体からなる下部ギャップ層１０３及び上部ギャップ層１０７が形成されており、これらの構造はキャパシタの構成となっている。
【０００５】
磁気検出素子の形成される基板がプラズマ雰囲気中に晒されて帯電すると、素子部１０４と下部シールド層１０２、上部シールド層１０８との間に電位差が生じることとなる。この電位差により下部ギャップ層１０３と上部ギャップ層１０７に対する絶縁破壊が引起されると共に、その絶縁破壊時に生じる大電流によって素子部１０４が破壊されるという問題があった。
【０００６】
【発明の目的】
本発明の目的は、製造過程において基板と下部シールド層、素子部、上部シールド層間での電位差の発生を防止した磁気検出素子の製造方法を得ることにある。
【０００７】
【発明の概要】
本発明は、基板上に下部シールド層、下部ギャップ層及び磁気抵抗効果を発揮する抵抗層を順に形成する工程と、抵抗層及び下部ギャップ層の一部を除去して下部シールド層に達するスルーホールを形成し、このスルーホールに金属材料を充填して、下部シールド層に接合する第１のコンタクト部を形成する工程と、この第１のコンタクト部の抵抗層と同一積層高さに位置する部分及び該コンタクト部周囲の抵抗層を除去することにより、同コンタクト部周囲に下部ギャップ層を露出させる、第１のコンタクト部よりも大径のスルーホールを形成し、このスルーホールに金属材料を充填して、第１のコンタクト部に接合する鍔状の接合部を形成する工程と、記抵抗層の一部を除去して該抵抗層の端子部形状を規定する開口を形成し、この開口内に金属材料を充填して、該抵抗層に接合する一対の端子部を形成する工程と、抵抗層をパターニングし、一対の端子部の間に位置する素子部を形成する工程と、この素子部と同一積層高さ位置に、一対の端子部の少なくとも一方と接合部を電気的に接合する引出線を形成する工程と、下部ギャップ層、素子部、接合部、一対の端子部及び引出線の上に、上部ギャップ層を形成する工程と、上部ギャップ層の一部を除去して接合部に達するスルーホールを形成し、このスルーホール内に金属材料を充填して、第２のコンタクト部を形成する工程と、この第２コンタクト部及び上部ギャップ層の上に、上部シールド層を形成する工程とを有することを特徴としている。
【０００８】
上記基板は導電性基板であって、下部シールド層を形成する工程の前に、導電性基板上にレジストを形成する工程と、該レジストの一部を除去して導電性基板に達するスルーホールを形成し、このスルーホール内に金属材料を充填し、該導電性基板に接合する第３のコンタクト部を形成する工程と、レジストを除去する工程と、第３のコンタクト部及び導電性基板の上に、下部絶縁層を形成する工程とを有し、この下部絶縁層上に前記下部シールド層を形成することが好ましい。
【０００９】
一対の端子部の少なくとも一方と接合部を電気的に接合する引出線は、製造工程の容易化及び製造コストの削減を図るため、抵抗層をパターニングして素子部と同時に形成することが好ましい。
【００１０】
上部シールド層を形成した後は、引出線、接合部、第１のコンタクト部及び第２のコンタクト部を素子部側から切り離す工程を有することが実際的である。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。図において、Ｘ方向は図示しない磁気記録媒体のデータを記録するトラックの幅方向を示すものであり、ＡＢＳ面（媒体対向面となる面）は研磨による加工面であり、Ｙ方向はＡＢＳ面（媒体対向面となる面）に直交するハイト方向を示すものである。
【００１２】
図１は本発明方法により形成されたウエハ状態の磁気検出素子を示している。図１（Ａ）は上部シールド層を形成する前段階での平面図、図１（Ｃ）は上部シールド層を形成した状態における図１（Ａ）のｃ−ｃ線断面図、図１（Ｂ）は図１（Ｃ）のｂ−ｂ線断面図である。図２は、図１に示すウエハ状態の磁気検出素子が備える絶縁（静電）破壊対策構造を示す斜視図である。
【００１３】
磁気検出素子Ｈは、図１７に示す基板（ウエハ）１上に順に積層した下部シールド層１１、下部ギャップ層１２、磁気抵抗効果を発揮する素子部２、上部ギャップ層１３及び上部シールド層１６と、素子部２の両端部に接合して対をなす端子部（３１、３２）とを有している。
【００１４】
端子部（３１、３２）は、素子部２にバイアス磁界を印加するバイアス層３１と素子部２に電流を与える電極層３２とにより構成されている。本実施形態では別体のバイアス層３１と電極層３２により端子部が構成されているが、電極層とバイアス層を兼用する端子部を設けてもよい。
【００１５】
この端子部（３１、３２）は、図２に示すように、引出線４、接合部５及びコンタクト部５ａ、５ｂを介して、下部シールド層１１の一部１１ａと上部シールド層１６の一部１６ａに電気的に接続されている。端子部（３１、３２）と下部シールド１１及び上部シールド層１６が電気的に接続されていると、ウエハ状態の磁気検出素子Ｈにおいて素子部２の抵抗変化率の特性を測定するときに、下部シールド層１１と上部シールド層１６に分流する電流成分が抑えられ、素子部２の抵抗変化の感度に及ぼす影響を低減できる。引出線４は素子部２と同一材質で形成されており、この引出線４を介して端子部（３１、３２）が下部シールド層１１と上部シールド層１６に電気的に接続されることで、ウエハ状態の磁気検出素子Ｈにおいて素子部２の抵抗変化率の特性を測定するときに引出線４の抵抗値が大きいことを利用して引出線４を電流制限素子として用い、引出線４側に電流が流れるのを阻止して、素子部２の抵抗変化の感度をより高めることが可能となる。引出線４は、素子部２と同一工程で形成することができ、引出線４の製造工程を追加することがなく、製造コストを廉価にすることができる。
【００１６】
したがって、図示実施形態によれば、ウエハ状態の磁気検出素子Ｈを個々の磁気検出素子Ｈに切出して取扱う場合にも、その個別化された磁気検出素子Ｈ毎に静電破壊対策が講じられた状態（各磁気検出素子Ｈの端子部（３１、３２）が下部シールド層１１の一部１１ａと上部シールド層１６の一部１６ａに電気的に接続されている状態）で個別に切出されることとなり、確実に静電破壊から磁気検出素子Ｈを保護することができる。
【００１７】
また端子部（３１、３２）は、基板１の製品形成領域Ｓではなく、同基板１の切削領域Ｔ内で下部シールド層１１の一部１１ａ及び上部シールド層１６の一部１６ａに電気的に接続しているので、ウエハ状態の磁気検出素子Ｈを個別に切出す際に、端子部（３１，３２）と下部シールド層１１の一部１１ａ及び上部シールド層１６の一部１６ａとの間も切断される。これにより、磁気検出素子Ｈに静電破壊対策構造を設けたことによる悪影響（内部抵抗の増加等）を与えることがなく、素子部２の抵抗変化率の感度を向上させることができる。
【００１８】
図２に示すように素子部２と下部シールド層１１の一部１１ａとを電気的に接続させるには引出線４を用いることが最適であるが、素子部２と上部シールド層１６の一部１６ａとを電気的に接続させるには、電極３２、主電極１４、上部シールド層１６、或いは端子部（３１、３２）に接続形成されるリード線１４ａ（図１６参照）を形成する工程にて、これらを構成する導電層の一部を引出線（引出線４に相当する）として用いて電気的に接続させてよいものである。この場合にも、素子部２と下部シールド層１１の一部１１ａ、上部シールド層１６の一部１６ａとを電気的に接続させる引出線（引出線４に相当する）のための工程を別途増加させる必要がなく、製造コストを廉価にすることができる。
【００１９】
端子部を構成する電極３２は、素子部２と同層の階層で下部シールド層１１の一部１１ａ及び上部シールド層１６の一部１６ａに電気的に接続しているので、素子部２上に各種の層を積層形成していく製造工程中、下部シールド層１１、下部ギャップ層１２及び素子部２の相互間に発生する静電破壊を防止することができる。端子部（３１、３２）は、素子部２と異なる階層、例えば主電極１４、上部シールド層１６、或いは端子部（３１、３２）に接続されるリード線１４ａ（図１６参照）を形成する階層で下部シールド層１１の一部１１ａ及び上部シールド層１６の一部１６ａに電気的に接続してもよい。この端子部（３１、３２）を素子部２と同層或いは異なる層にて下部シールド層１１の一部１１ａ、上部シールド層１６の一部１６ａに電気的に接続する構成を選択することにより、各層の積層状態に応じて静電破壊対策を講じられる利点がある。
【００２０】
図１７及び図１８に示すように基板１上に磁気検出素子Ｈを複数配置して形成する場合は、磁気検出素子Ｈ毎に端子部（３１，３２）を下部シールド層１１の一部１１ａ、上部シールド層１６の一部１６ａに電気的に接続し、個々の磁気検出素子Ｈに図１及び図２に示す実施形態の静電破壊対策を講じることが好ましい。この態様によれば、複数の磁気検出素子Ｈを一括して基板（ウエハ）１に形成する場合であっても、基板１から複数の磁気ヘッド素子Ｈを縦又は横に列状に切出す際に、個々の磁気ヘッド素子Ｈを静電破壊から確実に保護することができる。
【００２１】
さらに図１及び図２に示す実施形態を詳細に説明する。下部シールド層１１が形成される基板（ウエハ、図１７の基板１に相当する）は、アルミナチタンカーバイト（ＡｌＴｉＣ）などのセラミックス材料で構成される。基板１上には、アルミナ（Ａｌ2Ｏ3）などの図示しない保護層（アンダコート）が形成され、製品形成領域Ｓの保護膜上には下部シールド層１１が形成され、さらに下部シールド層１１の一部１１ａが製品形成領域Ｓに隣接する切削領域Ｔの図示しない保護膜上に渡って形成される。下部シールド層１１は、素子部２の下部側において、磁気シールドを行うためのものであって、軟磁性を示す材料、例えばパーマロイ（ＮｉＦｅ）から構成される。
【００２２】
下部ギャップ層１２は、素子部２、バイアス層３１及び電極３２と下部シールド層１１との間を電気的に絶縁するためのものであり、非磁性材料、例えばアルミナ（Ａｌ2Ｏ3）から構成される。製品形成領域Ｓの下部ギャップ層１２上には、素子部２と、素子部２の両端に設けられ該素子部２にバイアス磁界を印加するバイアス層３１と、バイアス層３１上に形成され素子部２を通電する電極３２とがＸ方向に沿って形成される。
【００２３】
対をなす電極（端子部）３２の一方には引出線４の一端部４ａが接合して設けられ、引出線４の他端部４ｂが切削領域Ｔの下部ギャップ層１２上に形成されている。切削領域Ｔの下部ギャップ層１２には下層の下部シールド層１１に達するスルーホール１２ａが開口され、このスルーホール１２ａ内には、導電性のコンタクト部５ａが形成され、かつスルーホール１３ｂとスルーホール１２ａとの境界には、導電性の接合部５が形成され、該接合部５は引出線４の他端部４ｂに接合される。
【００２４】
上部ギャップ層１３は、素子部２、バイアス層３１及び電極３２と上部シールド層１６との間を電気的に絶縁するものであり、例えば下部ギャップ層１２と同じ材料、例えばアルミナ（Ａｌ2Ｏ3）から構成され、上部ギャップ層１３は、素子部２、バイアス層３１及び電極３２が形成された製品形成領域Ｓと、この製品形成領域Ｓに隣接する切削領域Ｔとに渡って形成される。
【００２５】
さらに電極３２を覆う製品形成領域Ｓ内の上部ギャップ層１３にはスルーホール１３ａが開口され、上部ギャップ層１３上には対をなす電極３２に対応する主電極１４が図１（Ａ）に示すように素子部２に対してＹ方向に略平行に延長して設けられ、そして図１（Ａ）及び（Ｂ）に示すように、主電極１４の一部１４ａは上部ギャップ１３のスルーホール１３ａを介して下層の電極３２にそれぞれ接続される。
【００２６】
さらに主電極１４が形成された領域上には絶縁層１５が形成され、製品形成領域Ｓの上部ギャップ層１３及び絶縁層１５上、及び切削領域Ｔの上部ギャップ層１３上に渡って上部シールド層１６が形成される。ここに、切削領域Ｔの上部ギャップ層１３上に形成された上部シールド層１６の部分は、端子部（３１、３２）が電気的に接合する上部シールド層１６の一部１６ａを構成するものである。また切削領域Ｔの上部ギャップ層１３には下層の接合部５に達するスルーホール１３ｂが開口されており、切削領域Ｔの上部ギャップ層１３上に形成される上部シールド層１６の一部は上部ギャップ層１３のスルーホール１３ｂ内に充填されてコンタクト部５ｂが形成される。したがって、素子部２に接合して設けられた一方の電極（端子部）３１、引出線４、接合部５、コンタクト部５ａを介して下部シールド層１１の一部１１ａに電気的に接続されて静電破壊対策構造を構成するとともに、素子部２に接合して設けられた一方の電極（端子部）３１、引出線４、接合部５、コンタクト部５ｂを介して上部シールド層１６の一部１６ａに電気的に接続されて静電破壊対策構造を構成し、これらの静電破壊対策構造によりウエハ状態の磁気ヘッド素子Ｈに対する静電破壊防止が図れる。
【００２７】
磁気検出素子Ｈは、図１７及び図１８に示すように基板１上にマトリックス状に形成されるが、図１（Ａ）及び（Ｃ）の左側から切削領域Ｔの基板がＹ方向に切削されてｂ−ｂ線（ＡＢＳ面）の位置まで除去され、製品形成領域Ｓ内の積層構造体（１１、１２、１３、１４、１５、１６等）が製品としての磁気ヘッドとして切出される。つまり、下部シールド層１１、下部ギャップ層１２、磁気抵抗効果素子２、端子部（３１、３２）、上部ギャップ層１３、上部シールド層１６を１ユニットとして基板１から個々に切り出して、製品としての磁気ヘッドが形成される。この磁気ヘッドは、図示しないハードディスク装置等の磁気記録装置に設けられた浮上式スライダのトレーリング側端部に取付けられ、図示しない記録媒体に記録されている記録磁気データを読み出す。このｂ−ｂ線に沿うＺ方向の面の位置に図示しない磁気記録媒体のデータ記録面が位置し、磁気記録媒体からの信号磁界により素子部２の電気抵抗値が変化し、その素子部２の電気抵抗値の変化が素子部２の両端に位置する電極３２、３２間の電圧変化として検出され、図示しない磁気記録媒体に磁気記録されたデータが再生されることとなる。
【００２８】
なお、図１に示す磁気検出素子Ｈは、記録媒体からの記録データを再生する再生用として使用するが、図１に示す上部シールド層３８上に誘電方式により記録データ用の電流で記録媒体にデータを書き込む記録用のインダクティブ磁気ヘッド素子を形成するようにしてもよい。なお、図１及び図２は磁気検出素子Ｈを磁気ヘッドに用いた実施形態であるが、磁気検出素子Ｈはこれに限定されるものではなく、磁気センサーに用いてもよいものである。また上部シールド層１６は、上段に形成される記録用磁気ヘッドと下段の再生用磁気ヘッドとの間を磁気的に遮断するシールド機能を発揮することとなる。
【００２９】
素子部２としては、巨大磁気抵抗効果素子（ＧＭＲ）、異方性磁気抵抗効果素子（ＡＭＲ）、トンネル磁気抵抗素子（ＴＭＲ）のいずれであってもよいものである。またバイアス層３１としては、ＣｏＰｔ合金やＣｏＰｔＣｒ合金などの硬磁性材料が用いられ、バイアス層３１上に形成される電極３２としては、Ｔａ（タンタル）又はＣｒ膜等が用いられる。なお、バイアス層３１としては、ＣｏＰｔ合金、ＣｏＰｔＣｒ合金等の硬磁性材料で構成されるハードバイアス層、ＰｔＭｎ合金等の反強磁性材料、或いは反強磁性材料と強磁性材料との組合せた材料から形成されるエクスチェンジバイアス層のいずれのバイアス層であってもよい。
【００３０】
次に、図３〜図１６を参照し、本発明による磁気検出素子Ｈ（図１及び図２）の製造方法を説明する。
【００３１】
先ず、図３（Ａ）、（Ｂ）に示すように、基板（ウエハ、図１７及び図１８参照）上の全面に、下から順に、下部シールド層１１、下部ギャップ層１２及び図示しないシード層などを積層し、さらに素子部２を形成する抵抗層２０を積層形成する。
【００３２】
次に、図４（Ａ）、（Ｂ）に示すように、抵抗層２０上にレジスト膜Ｒ１を積層形成し、図示しないマスクを使ってレジスト膜Ｒ１をイオンミリング加工し、基板１の切削領域Ｔ内のレジスト膜Ｒ１にスルーホール形成用の開口Ｈ０を形成する。開口Ｈ０は、抵抗層２０に達する深さで形成する。
【００３３】
続いて、図５（Ａ）、（Ｂ）に示すように、レジスト膜Ｒ１をマスクとして抵抗層２０及び下部ギャップ層１２にスルーホール２０ａ、１２ａを形成する。スルーホール２０ａ、１２ａは、下層の下部シールド層１１に達する深さで形成する。
【００３４】
続いて、図６（Ａ）、（Ｂ）に示すように、スルーホール２０ａ以外の抵抗層２０をマスキングしてスルーホール２０ａ及び１２ａに渡って抵抗層２０の材料と異種金属を充填し、上下のスルーホール２０ａ及び１２ａにコンタクト部５ａを下部シールド層１１に接合して形成する。
【００３５】
続いて、図７（Ａ）、（Ｂ）に示すように、抵抗層２０上にレジスト膜Ｒ２を積層形成し、図示しないマスクを使って基板１の切削領域Ｔ内のレジスト膜Ｒ２にスルーホールＨ１を開口するとともに、基板１の製品形成領域Ｓ内のレジスト膜Ｒ２にスルーホールＨ２を開口する。スルーホールＨ１の径はコンタクト部５ａの径より大径とし、スルーホールＨ１の底部に抵抗層２０からなるリング状の段部２０ｄを露出させる。またスルーホールＨ２は、端子部（３１、３２）の形状にパターニングされて開口されており、図示の実施形態ではスルーホールＨ２は、端子部としての電極３１とバイアス層３２との形状にパターニングされて開口される。端子部（３１、３２）の形状を呈したスルーホールＨ１、Ｈ１は２個形成され、２つのスルーホールＨ１、Ｈ１は、後工程で素子部２の形状にパターニングして残留させる抵抗層２０の部分２０ｅを挟んでハ字状に形成される。２つのスルーホールＨ１、Ｈ１を使って形成される端子部（３１、３２）は図８に示すように、鳩尾状に形成され、かつ、その鳩尾状の先細部３１ａ、３２ａ間で素子部２の両端部に接合し、この素子部２の両端部に端子部（３１、３２）が設けられることとなる。
【００３６】
続いて、図９（Ａ）、（Ｂ）に示すようにレジスト膜Ｒ２を除去した後、図１０（Ａ）、（Ｂ）に示すように、抵抗層２０をマスクとして２つのスルーホールＨ１、Ｈ２内に導電性材料を形成し、スルーホールＨ１内に鍔部状の接合部５をコンタクト部５ａに接合して形成するとともに、スルーホールＨ２内に端子部（３１、３２）を抵抗層２０に接合して形成する。なお、２つのスルーホールＨ１、Ｈ２内の導電材料は、別々に形成してもよいが、上記のように同時に形成することにより、製造工程を簡略化できる。
【００３７】
さらに図１１（Ａ）、（Ｂ）に示すように、レジスト膜Ｒ３を塗布した後、このレジスト膜Ｒ３をパターニングして、接合部５及び端子部（３１、３２）と、接合部５と端子部（３１、３２）との間を電気的に接続する引出線４に相当する抵抗層２０と、素子部２となる部分の抵抗層２０をレジスト膜Ｒ３で被覆する。引続いて、パターニングされたレジスト膜Ｒ３をマスクとして抵抗層２０をイオンミリング加工する。このイオンミリング加工により抵抗層２０のうち、素子部２に相当する形状の抵抗層２０及び引出線４に相当する形状の抵抗層２０の部分が残ることとなり、抵抗層２０から素子部２と引出線４とが下部ギャップ層１２上に形成される。
【００３８】
また引出線４は、素子部２と同一材質からなり、しかも対をなす一方の端子部（３１、３２）から導出されるため、対をなす端子部（３１、３２）から素子部２にセンス電流を通電して素子部２の電気抵抗値の変化をウエハ状態で検査する際に、センス電流が接合部５側に分流するのを阻止する電流制限素子として機能する。
【００３９】
続いて、図１２（Ａ）、（Ｂ）に示すように、下部ギャップ層１２、接合部５、引出線４及び端子部（３１、３２）上に上部ギャップ１３を積層形成する。上部ギャップ層１３を形成したら、該上部ギャップ層１３上にレジスト膜Ｒ４を塗布し、図示しないマスクを使ってレジスト膜Ｒ４に、接合部５と端子部（３１、３２）とに対応するスルーホールＨ３、Ｈ４をそれぞれ形成する。この場合、スルーホールＨ３は前記スルーホールＨ１の径より小径であって、下層のスルーホールＨ０の径と同径に設定し、接合部５がコンタクト部５ａから鍔部状に張り出す形状に形成する。
【００４０】
続いて、図１３（Ａ）、（Ｂ）に示すように、レジスト膜Ｒ４をマスクとして上部ギャップ層１３に、接合部５に達するスルーホール１３ｂと端子部（３１、３２）に達するスルーホール１３ａを開口する。
【００４１】
続いて、図１４（Ａ）、（Ｂ）に示すように、パターニングされた上部ギャップ層１３上にレジスト膜Ｒ５を塗布し、レジスト膜Ｒ５をパターニングし、このレジスト膜Ｒ５に、上部ギャップ１３のスルーホール１３ｂに連通するスルーホールＨ５と、上部ギャップ層１３のスルーホール１３ａに連通し、かつ図の右側に伸びるスルーホールＨ６を形成する。
【００４２】
続いて、図１５（Ａ）、（Ｂ）に示すように、パターニングされたレジスト膜Ｒ５をマスクとして上部ギャップ層１３のスルーホール１３ｂ内に導電体を充電し、接合部５に接合するコンタクト部５ａを形成するとともに、レジスト膜Ｒ５及び上部ギャップ層１３のスルーホール１３ａ及びＨ６内に導電体を充填して端子部（３１、３２）から後方に伸びる主電極１４を形成する。
【００４３】
続いて、図１５（Ａ）、（Ｂ）に示すように、絶縁層１５を塗布した後、図示しないマスクを使って主電極１４上の絶縁層１５の一部に接合用のスルーホール１５ａを開口し、さらに主電極１４上にのみパターニングされた絶縁層１５を残し、その他の余分な絶縁層を除去する。
【００４４】
続いて、図１６（Ａ）、（Ｂ）に示すように、パターニングされた絶縁層１５をマスクとして上部シールド層１６を積層形成する。この状態では、上部ギャップ層１３のスルーホール内に形成されたコンタクト部５ｂに上部シールド層１６が接合するとともに、絶縁層１５のスルーホール１５ａ内に上部シールド層１６をなす材料が充填されて主電極１４に接合する。
【００４５】
続いて、基板１の製品形成領域Ｓと切削領域Ｔとの上部シールド層１６上にレジスト膜等によるマスクをセットし、基板１の製品形成領域Ｓ内のうち、素子部２の真上の上部シールド層１６を所望の形状にパターニングし、かつ絶縁層１５のスルーホール１５ａに充填したシールド材をリード線の形状にパターニングする。
【００４６】
この状態では、端子部（３１、３２）は引出線４、接合部５、コンタクト部５ａを通して下部シールド層１１に電気的に接続されるとともに、引出線４、接合部５、コンタクト部５ｂを通して上部シールド層１６に電気的に接続される。したがって、誘電体としての下部ギャップ層１２を上下に挟む下部シールド層１１と素子部２の端子部（３１、３２）が電気的に接続され、誘電体としての上部ギャップ層１３を上下に挟む上部シールド層１６と素子部２の端子部（３１、３２）が電気的に接続されることとなり、これらが静電破壊対策構造として機能することとなる。
【００４７】
そして、この完成された基板（ウエハ、図１７参照）１上の磁気ヘッド素子は、その後、図１８に示すように、ラインＸ１−Ｘ１、Ｘ２−Ｘ２、・・・およびラインＹ１−Ｙ１、Ｙ２−Ｙ２、・・・から切り出して個々の製品を取り出すとともに、前述したラインＬ１、Ｌ２、Ｌ３、・・・（図２のラインＬに相当する）で素子部２の部分を切り出してＡＢＳ面を形成する。これにより、製品としての多数個の磁気ヘッドが完成する。
【００４８】
なお、前述したラインＬ１、Ｌ２、Ｌ３、・・・で切断して素子部２の媒体対向面となる面部分を切り出すことにより、引出線４、接合部５およびコンタクト部５ａ、５ｂを含む下部シールド層１１の部分が同時に除去される。
【００４９】
図１９は、本発明方法の第２実施形態により形成されたウエハ状態の磁気検出素子Ｈにおける絶縁（静電）破壊の対策構造を示す斜視図であり、図２０〜図２８は、第２実施形態に係る磁気検出素子Ｈの製造方法の途中までの工程を示す図である。図２０〜図２８の製造方法により形成される磁気検出素子Ｈは、例えばアルチック製のように導電性を有する基板（ウエハ）１に、下部シールド層１１、下部ギャップ層１２、磁気抵抗効果を発揮する素子部２、上部ギャップ層（図１参照）及び上部シールド層１６を有し、素子部２の両端部に接合して対をなす端子部（３１、３２）が設けられ、該端子部（３１、３２）は下部シールド層１１の一部１１ａ、或いは上部シールド層１６の一部１６ａに電気的に接続され、さらに、下部シールド部１１の一部１１ａが基板１の一部１ａに電気的に接続されたことを特徴とするものである。この態様によれば、製造過程の初期の段階で絶縁破壊対策を施すことができ、しかも下部シールド層上に必要な層を積層形成する過程でも絶縁破壊対策を施すことができ、製造歩留りを向上させることができる。なお、端子部（３１、３２）が下部シールド層１１を介して導電性の基板１に電気的に接続されている以外の構成は、図１及び図２に示す実施形態と同様であり、図１及び図２に示す実施形態と同様の効果を生じるものである。図１９〜図２８において、図１、図２に示す実施形態と同じ構成については、図１及び図２と同一符号を付してある。
【００５０】
次に、図１９及び図２７に示す実施形態に係る磁気ヘッド素子Ｈの製造方法を図２０〜図２８を用いて工程順に説明する。
【００５１】
先ず、図２０（Ａ）、（Ｂ）に示すように、基板１上の全面にフォトレジストＲ６を形成する。次いで、フォトレジストＲ６に図示しないマスクをして、露光、現像の処理を行ない、基板１に達するスルーホールＨ６を開口形成する。そして、フォトレジストＲ６のスルーホールＨ６内に導電性材料を充填し、コンタクト部５ｃを形成する。
【００５２】
続いて、図２１に示すように、フォトレジストＲ６を剥離した後、下部絶縁層３０を形成する。その後、図２２に示すように、ＣＭＰ（化学機械的研磨）等の工法を用いて、下部絶縁層３０を研磨することにより、コンタクト部５ｃの頭部を露出させると共に、下部絶縁層３０の上面の高さをコンタクト部５ｃの高さにする。
【００５３】
続いて、図２３（Ａ）、（Ｂ）に示すように、コンタクト部５ｃ及び下部絶縁層３０上に下部シールド層１１を形成する。下部シールド層１１はコンタクト部５ｃを介して導電性の基板１に電気的に接続されることとなる。したがって、下部シールド層１１と基板１との間には電位差が生じることがない。
【００５４】
続いて、図２４に示すように、下部シールド層１１上に下部ギャップ層１２を形成する。そして図２５に示すように、下部ギャップ層１２上にフォトレジストＲ７を成膜する。さらに、フォトレジストＲ７に図示しないマスクを施して、露光、現像の処理を行ない、コンタクト部５ｃの真上で下部ギャップ層１２に達するスルーホールＨ７を開口形成する。
【００５５】
続いて、図２５及び図２６に示すように、フォトレジストＲ７をマスクとしてイオンミリング加工を下部ギャップ層１２に対して行なう。この処理によりスルーホールＨ７内の下部ギャップ層１２が除去される。なお、スルーホールＨ７は基板１の切削領域Ｔ内に形成される。
【００５６】
続いて、図２６に示すように、下部ギャップ層１２をマスクとして素子部２を形成する抵抗層２０を基板１の切削領域Ｔ及び製品形成領域Ｓに成膜する。
【００５７】
続いて、図２７に示すように、図示しないマスクを用いることにより、基板１の切削領域Ｔ内の抵抗層２０にイオンミリング加工を施し、切削領域Ｔ内の抵抗層２０を、コンタクト部５ｃに接続するコンタクト部５ａと、該コンタクト部５ａに接続する接合部５と、該接合部５から延びる引出線４の形状にパターニングする。
【００５８】
一方、図２７に示すように、基板１の製品形成領域Ｓ内の抵抗層２０に対してイオンミリング加工を施し、該抵抗層２０をパターニングして素子部２を形成する。
【００５９】
続いて、図２７に示すように、コンタクト部５ｃ及び引出線４、素子部２をマスクして、端子部（３１、３２）を素子部２の両端部に接合して形成する。
【００６０】
続いて、図２８に示すように、基板１の全面にフォトレジストＲ８を形成し、基板１の切削領域Ｔ内のフォトレジストＲ８に接合部５に達するスルーホールＨ８を開口形成する。
【００６１】
この後の製造工程は、図１１の製造工程に移り、図１１〜図１６の製造工程と同様に行なわれる。
【００６２】
この第２実施形態の製造方法によれば、製造過程の初期の段階で、導電性を有する基板１と下部シールド部１１との間が電気的に接続されるため、絶縁破壊対策を早期に実施し、製造過程で発生する絶縁破壊を製造過程の早期の段階から防止することができる。
【００６３】
【発明の効果】
以上説明したように本発明によれば、一連の製造プロセス内で、素子部に接合して設けた端子部が引出線、接合部、コンタクト部を介して下部シールド層の一部、上部シールド層の一部に電気的に接続されるので、静電破壊対策が必要な工程で静電対策を施すことができ、最適な静電（絶縁）破壊対策を行うことができる。また、製造過程の初期の段階で、導電性を有する基板と下部シールド部との間が電気的に接続されるので、絶縁破壊対策を早期に実施し、製造過程で発生する絶縁破壊を製造過程の早期の段階から防止することができる。
【図面の簡単な説明】
【図１】本発明方法の第１実施形態により形成された磁気検出素子を示すものであり、（Ａ）は積層方向の上部から見た平面図、（Ｂ）は（Ａ）におけるｂ−ｂ線断面図、（Ｃ）は（Ａ）におけるｃ−ｃ線断面図である。
【図２】図１の磁気検出素子に備えられた静電破壊対策構造を示す斜視図である。
【図３】本発明方法の第１実施形態による磁気検出素子の製造方法を工程順に示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図４】図３に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図５】図４に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図６】図５に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図７】図６に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図８】図１に示す磁気検出素子における素子部の部分を拡大した図である。
【図９】図７に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１０】図９に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１１】図１０に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１２】図１１に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１３】図１２に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１４】図１３に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１５】図１４に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１６】図１５に示す工程の次工程を示す工程図であって、（Ａ）は平面図、（Ｂ）は概略断面図である。
【図１７】図１に示す磁気検出素子が多数形成されたウエハを示す説明図である。
【図１８】ウエハ上に形成された磁気検出素子の切り出し位置などを示す説明図である。
【図１９】本発明方法の第２実施形態により形成された磁気検出素子における静電破壊対策構造を示す斜視図である。
【図２０】本発明方法の第２実施形態による磁気検出素子の製造方法を工程順に示す工程図であって、（Ａ）は断面図、（Ｂ）は斜視図である。
【図２１】図２０に示す工程の次工程を示す断面図である。
【図２２】図２１に示す工程の次工程を示す断面図である。
【図２３】図２２に示す工程の次工程を示す工程図であって、（Ａ）は断面図、（Ｂ）は斜視図である。
【図２４】図２３に示す工程の次工程を示す断面図である。
【図２５】図２４に示す工程の次工程を示す断面図である。
【図２６】図２５に示す工程の次工程を示す断面図である。
【図２７】図２６に示す工程の次工程を示す斜視図である。
【図２８】図２７に示す工程の次工程を示す斜視図である。
【図２９】  従来例に係る磁気ヘッド素子を示すものであり、（Ａ）は積層方向の上部から見た平面図、（Ｂ）は（Ａ）におけるｂ´−ｂ´線断面図、（Ｃ）は（Ａ）におけるｃ´−ｃ´線断面図である。
【符号の説明】
１      基板
１１    下部シールド層
１２    下部ギャップ層
１２ａ  スルーホール
１３ａ  上部ギャップ層
１３ｂ  スルーホール
１４    主電極
１５    絶縁層
１６    上部シールド層
２      素子部
３１    バイアス層(端子部)
３２    電極（端子部）
４      引出線
５      接合部
５ａ    コンタクト部
５ｂ    コンタクト部
５ｃ    コンタクト部
６      引出線層
８      電極
８ａ    バンプ
８ｂ    縦電極
Ｈ      磁気検出素子
【図１】
0003920053.tif 000002
【図２】
0003920053.tif 000003
【図３】
0003920053.tif 000004
【図４】
0003920053.tif 000005
【図５】
0003920053.tif 000006
【図６】
0003920053.tif 000007
【図７】
0003920053.tif 000008
【図８】
0003920053.tif 000009
【図９】
0003920053.tif 000010
【図１０】
0003920053.tif 000011
【図１１】
0003920053.tif 000012
【図１２】
0003920053.tif 000013
【図１３】
0003920053.tif 000014
【図１４】
0003920053.tif 000015
【図１５】
0003920053.tif 000016
【図１６】
0003920053.tif 000017
【図１７】
0003920053.tif 000018
【図１８】
0003920053.tif 000019
【図１９】
0003920053.tif 000020
【図２０】
0003920053.tif 000021
【図２１】
0003920053.tif 000022
【図２２】
0003920053.tif 000023
【図２３】
0003920053.tif 000024
【図２４】
0003920053.tif 000025
【図２５】
0003920053.tif 000026
【図２６】
0003920053.tif 000027
【図２７】
0003920053.tif 000028
【図２８】
0003920053.tif 000029
【図２９】
0003920053.tif 000030