(57)【要約】【課題】書き込み電流を小さくする。【解決手段】導電性を有する第１の材料を含みアニール処理を行うことで柱状結晶構造となる下地層１２上に、絶縁層１３を形成し、絶縁層１３上に、垂直磁化を促進する磁化促進層１４ａを挟んで対向するように形成された磁化の向きが可変の複数の磁性層１４ｂ，１４ｃを含むフリー層１４を形成し、フリー層１４上に、トンネル絶縁層１５を形成し、トンネル絶縁層１５上に、磁化の向きが固定の参照層１６を形成する。【選択図】図１
2016219698.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有する第１の材料を含み、柱状結晶構造の下地層と、
前記下地層上に形成された第１の絶縁層と、
前記第１の絶縁層上に形成され、垂直磁化を促進する磁化促進層を挟んで対向するように形成された磁化の向きが可変の複数の第１の磁性層を含む磁化フリー層と、
前記磁化フリー層上に形成された第２の絶縁層と、
前記第２の絶縁層上に形成された、磁化の向きが固定の第２の磁性層と、
を有することを特徴とする磁気抵抗メモリ。
【請求項２】
前記磁化フリー層に対するバイアス磁場と、前記磁化フリー層の磁化方向に基づく抵抗の関係は、前記磁化フリー層に印加されるバイアス電圧に応じて変化するヒステリシス特性を示し、
前記ヒステリシス特性のヒステリシスループの中央における前記バイアス磁場であるオフセット磁場は、前記バイアス電圧の増加とともに減少する特性を有し、
前記ヒステリシスループに基づく保磁力は、前記バイアス電圧の絶対値の増加とともに減少する特性を有し、
前記バイアス電圧が第１の電圧値より小さいとき、前記オフセット磁場が前記保磁力よりも大きくなり、第１の値の書き込みが行われ、
前記バイアス電圧が第２の電圧値より大きいとき、前記オフセット磁場と、前記バイアス電圧の非印加時の前記オフセット磁場との差分が、前記保磁力よりも大きくなり、第２の値の書き込みが行われる、
ことを特徴とする請求項１に記載の磁気抵抗メモリ。
【請求項３】
前記第２の絶縁層は、膜厚が、１ｎｍより小さいＭｇＯであることを特徴とする請求項１または２に記載の磁気抵抗メモリ。
【請求項４】
導電性を有する第１の材料を含み、アニール処理を行うことで柱状結晶構造となる下地層上に、第１の絶縁層を形成し、
前記第１の絶縁層上に、垂直磁化を促進する磁化促進層を挟んで対向するように形成された磁化の向きが可変の複数の第１の磁性層を含む磁化フリー層を形成し、
前記磁化フリー層上に、第２の絶縁層を形成し、
前記第２の絶縁層上に、磁化の向きが固定の第２の磁性層を形成する、
ことを特徴とする磁気抵抗メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗メモリ及び磁気抵抗メモリの製造方法に関する。
【背景技術】
【０００２】
磁気抵抗メモリであるＭＲＡＭ（Magnetoresistive Random Access Memory）として、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）部分の下に配線を導入し、その配線に流す電流で発生する磁場により書き込みを行うものがあった。
【０００３】
しかしこの方式では、ＭＲＡＭの微細化とともに書き込み電流が増加するため、近年、微細化するほど書き込み電流が小さくなるスピン注入型のＭＲＡＭが提案されている。
スピン注入型のＭＲＡＭは、ＭＴＪ部分に電流を流した際、強磁性層である磁化フリー層に流れ込む電子のスピンから、磁化フリー層の局在磁気モーメントにスピン角運動量が受け渡されることにより磁化反転が生じることを利用して書き込みを行うものである。
【０００４】
なお、ＭＲＡＭに関して、磁化フリー層を複数の強磁性層を用いて形成し、書き込み電流を同程度としたまま、記録内容の保持特性を向上する手法が提案されている。また、電界効果によって磁気異方性が変化することを利用して磁化反転を行う手法や、電界効果によって磁化反転をアシストする手法が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００９／１３３６５０号
【特許文献２】国際公開第２０１３／０１２８００号
【特許文献３】国際公開第２０１２／１５９０７８号
【非特許文献】
【０００６】
【非特許文献１】H. Sato et al., "Comprehensive study of CoFeB-MgO magnetic tunnel junction characteristics with single- and double-interface scaling down to 1X nm", IEDM, pp. 3.2.1-3.2.4, 2013
【非特許文献２】Skowro？ski et al., "Interlayer exchange coupling and current induced magnetization switching in magnetic tunnel junctions with MgO wedge barrier", J. Appl. Phys. 107, 093917, pp.1-4, 2010
【非特許文献３】C. Y. You and S. D. Bader, "Prediction of switching/rotation of the magnetization direction with applied voltage in a controllable interlayer exchange coupled system", J. Magn. Magn. Mater. 195, pp.488-500, 1999
【非特許文献４】C.W. Cheng et al., "Observation of parallel-antiparallel magnetic coupling in ultrathin CoFeBMgO based structures with perpendicular magnetic anisotropy", J. Appl. Phys. 112, 033917, pp.1-5, 2012
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、微細化が進み、磁化フリー層の体積が減ると記録内容の保持特性が劣化する。そのため、微細化するほど書き込み電流が小さくなるスピン注入型のＭＲＡＭであっても、ある程度の磁化フリー層の体積を維持しなくてはならず、書き込み電流をあまり小さくできないという問題があった。
【課題を解決するための手段】
【０００８】
１つの態様では、磁気抵抗メモリは、導電性を有する第１の材料を含み、柱状結晶構造の下地層と、前記下地層上に形成された第１の絶縁層と、前記第１の絶縁層上に形成され、垂直磁化を促進する磁化促進層を挟んで対向するように形成された磁化の向きが可変の複数の第１の磁性層を含む磁化フリー層と、前記磁化フリー層上に形成された第２の絶縁層と、前記第２の絶縁層上に形成された、磁化の向きが固定の第２の磁性層と、を有する。
【０００９】
また、１つの態様では、導電性を有する第１の材料を含み、アニール処理を行うことで柱状結晶構造となる下地層上に、第１の絶縁層を形成し、前記第１の絶縁層上に、垂直磁化を促進する磁化促進層を挟んで対向するように形成された磁化の向きが可変の複数の第１の磁性層を含む磁化フリー層を形成し、前記磁化フリー層上に、第２の絶縁層を形成し、前記第２の絶縁層上に、磁化の向きが固定の第２の磁性層を形成する、磁気抵抗メモリの製造方法が提供される。
【発明の効果】
【００１０】
１つの側面として、書き込み電流を小さくできるという効果を有する。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態の磁気抵抗メモリの一例を示す断面図である。
【図２】磁気抵抗メモリの比較例を示す図である。
【図３】本実施の形態の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以上のバイアス電圧依存性の一例を示す図である。
【図４】本実施の形態の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以下のバイアス電圧依存性の一例を示す図である。
【図５】オフセット磁場及び保磁力のバイアス電圧依存性の一例を示す図である。
【図６】磁化反転の一例の様子を示す図である。
【図７】“０”書き込みの様子を示す図である。
【図８】“１”書き込みの様子を示す図である。
【図９】バイアス電圧と、保磁力及びオフセット磁場の関係の一例を示す相図である。
【図１０】本実施の形態の磁気抵抗メモリにおける、バイアス電圧と、保磁力及びオフセット磁場の関係の一例を示す相図である。
【図１１】比較例の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以上のバイアス電圧依存性の一例を示す図である。
【図１２】比較例の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以下のバイアス電圧依存性の一例を示す図である。
【図１３】比較例の磁気抵抗メモリにおけるオフセット磁場及び保磁力のバイアス電圧依存性の一例を示す図である。
【図１４】本実施の形態の磁気抵抗メモリと比較例の磁気抵抗メモリとにおける書き込み電流の抵抗依存性の一例を示す図である。
【図１５】本実施の形態の磁気抵抗メモリと比較例の磁気抵抗メモリとにおけるＭＲ比の抵抗依存性の一例を示す図である。
【図１６】磁気抵抗メモリの製造方法の流れを示すフローチャートである。
【図１７】成膜処理で形成される積層構造の一例を示す断面図である。
【図１８】メモリ素子とトランジスタを含む磁気抵抗メモリの等価回路の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態を、図面を参照しつつ説明する。
図１は、本実施の形態の磁気抵抗メモリの一例を示す断面図である。
磁気抵抗メモリ１０は、垂直磁化方式のＭＴＪ型の磁気抵抗メモリである。
【００１３】
なお、図１では、トップピン型（参照層（磁化固定層またはピン層とも呼ばれる）がトンネル絶縁層の上にある構造）の磁気抵抗メモリの１つの（１ビット分の）メモリ素子の部分が示されている。下部電極や上部電極などについては図示が省略されている。
【００１４】
磁気抵抗メモリ１０は、漏れ磁場抑制層１１、下地層１２、絶縁層１３、磁化フリー層（以下単にフリー層と呼ぶ）１４、トンネル絶縁層１５、参照層１６、磁化促進層１７、磁化反転抑制層１８、導電層１９、漏れ磁場抑制層２０を有している。
【００１５】
漏れ磁場抑制層１１は、参照層１６からの漏れ磁場を抑制するために設けられている。漏れ磁場抑制層１１は、たとえば、４〜８ｎｍ程度の膜厚のＣｏＰｔ（コバルトプラチナ）層である。なお、漏れ磁場が少ない場合や、後述する漏れ磁場抑制層２０により、漏れ磁場が十分抑制できれば、漏れ磁場抑制層１１はなくてもよい。
【００１６】
下地層１２は、漏れ磁場抑制層１１上に形成され、導電性を有する材料を含み、柱状結晶構造を有している。下地層１２は、フリー層１４と接触する面に存在する凹凸によって、フリー層１４とその上方に形成される参照層１６との間の相互作用を増加させる機能を有する。また、下地層１２は、漏れ磁場抑制層１１と、フリー層１４との磁気的結合を切断するためのバッファ層としても機能する。
【００１７】
下地層１２としては、たとえば、アニール処理により柱状に結晶成長するＲｕ（ルテニウム）が用いられる。なお、Ｒｕ以外でも、導電性があり膜厚方向に柱状に結晶成長する材料を用いてもよい。Ｒｕを用いた場合の下地層１２の膜厚は、２ｎｍ以上、６ｎｍ以下とすることが望ましい。膜厚が２ｎｍ未満では、凹凸が小さすぎ、上記の相互作用を増加させる効果が低く、膜厚が６ｎｍを超えると、参照層１６からの漏れ磁場を調整する機能がなくなるためである。
【００１８】
絶縁層１３は、下地層１２上に形成されている。絶縁層１３は、フリー層１４における垂直磁気異方性を大きくする機能を有する。絶縁層１３としては、たとえば、Ｍｇ（マグネシウム）の酸化物であるＭｇＯ（酸化マグネシウム）が用いられ、その膜厚は、厚すぎるとメモリ素子の抵抗が大きくなりすぎるため、０．５ｎｍ以上、１．０ｎｍ以下の範囲であることが望ましい。
【００１９】
なお、絶縁層１３に用いられる材料は、ＭｇＯに限定されず、たとえば、Ａｌ（アルミニウム）、Ｈｆ（ハフニウム）、Ｔａ（タンタル）などの酸化物などであってもよい。
フリー層１４は、絶縁層１３上に形成される。フリー層１４は、垂直磁化を促進する磁化促進層１４ａを挟んで対向するように形成された磁化の向きが可変の複数の磁性層１４ｂ，１４ｃを含む。
【００２０】
磁化促進層１４ａとしては、たとえば、ＴａやＨｆなどが用いられる。
磁性層１４ｂ，１４ｃとしては、たとえば、ＣｏＦｅＢ（コバルト鉄ボロン）などの強磁性体材料が用いられる。
【００２１】
磁性層１４ｂ，１４ｃのそれぞれの膜厚が厚すぎると、磁化方向が面内方向となる傾向がある。そのため、磁化促進層１４ａとしてＴａ、磁性層１４ｂ，１４ｃとしてＣｏＦｅＢを用いた場合、磁性層１４ｂ，１４ｃが垂直磁化するように、各層の膜厚は、たとえば、以下のような範囲であることが望ましい。磁化促進層１４ａの膜厚は、０．４ｎｍ以上、２．０ｎｍ以下であり、磁性層１４ｂの膜厚は、１．１ｎｍ以上、１．９ｎｍ以下、磁性層１４ｃの膜厚は、０．７ｎｍ以上、１．２ｎｍ以下である。
【００２２】
なお、図１の例では、フリー層１４に含まれる磁性層は、磁性層１４ｂ，１４ｃの２層であるが、フリー層１４の体積をより増やして記録内容の保持特性を向上させるために、３層以上の磁性層を設けるようにしてもよい。
【００２３】
トンネル絶縁層１５は、ＭＴＪのトンネルバリアとして機能する。トンネル絶縁層１５としては、たとえば、Ｍｇ、Ａｌ、Ｈｆ、Ｔａなどの酸化物などが用いられる。ただ、原子が規則的に配列した結晶の性質をもち、トンネル電流の電子が散乱されにくく、比較的大きなＭＲ（MagnetoResistance）比が得られやすいＭｇＯを用いることが望ましい。
【００２４】
トンネル絶縁層１５としてＭｇＯを用いた場合、メモリ素子の抵抗が高くなりすぎないように、トンネル絶縁層１５の膜厚は、１．０ｎｍより小さいことが望ましい。たとえば、特許文献１〜３で提案されているメモリ素子では、ＭｇＯの膜厚が１．０ｎｍ以上と厚い。たとえば、膜厚が１．５ｎｍのＭｇＯの単位面積当たりの抵抗ＲＡ（Resistance-Area）の値は、約１ｋΩ・μｍ2となる。このＭｇＯ層をもつメモリ素子のサイズ（膜厚方向をｚ方向とするとｘ−ｙ平面の面積）を２０ｎｍ×２０ｎｍとした場合、メモリ素子の抵抗は、３Ｅ6Ω以上と非常に高抵抗となり、微細化が進む近年のＭＲＡＭへの適用が難しい。
【００２５】
なお、ＭｇＯを用いたトンネル絶縁層１５の膜厚は、０．８ｎｍ以上であると、比較的良好なＭＲ比が得られる。
参照層１６は、トンネル絶縁層１５上に形成されており、磁化の向きが固定の磁性層である。参照層１６としては、たとえば、ＣｏＦｅＢなどの強磁性体材料が用いられる。参照層１６としてＣｏＦｅＢを用いた場合、参照層１６が垂直磁化膜となるように、膜厚は、１．１ｎｍ以上、１．９ｎｍ以下であることが望ましい。
【００２６】
磁化促進層１７は、参照層１６と磁化反転抑制層１８との間に形成されている。磁化促進層１７としては、たとえば、Ｔａやその化合物が用いられる。磁化促進層１７としてＴａを用いた場合、膜厚は、参照層１６と磁化反転抑制層１８が垂直磁化膜となるように、また、参照層１６と磁化反転抑制層１８の間に強い強磁性結合が働くように、たとえば、０．２ｎｍ以上、０．５ｎｍ以下であることが望ましい。
【００２７】
磁化反転抑制層１８は、参照層１６の磁化方向が反転しないように、参照層１６の磁化を強化するために、磁化促進層１７上に形成されている。磁化反転抑制層１８としては、たとえば、ＣｏＰｔが用いられる。磁化反転抑制層１８としてＣｏＰｔを用いた場合、磁化反転抑制層１８が大きな垂直磁気異方性をもった垂直磁化膜となるように、膜厚は、４ｎｍ以上であることが望ましい。一方、磁化反転抑制層１８の膜厚は、厚くなりすぎると漏れ磁場が大きくなるため、８ｎｍ以下であることが望ましい。
【００２８】
導電層１９は、磁化反転抑制層１８と漏れ磁場抑制層２０との間に形成され、両層を反強磁性結合させるために設けられている。導電層１９としては、たとえば、Ｒｕが用いられる。導電層１９の膜厚を変えると、磁化反転抑制層１８と漏れ磁場抑制層２０との間の結合は、ＲＫＫＹ相互作用により、強磁性結合または反強磁性結合となる。そこで、導電層１９の膜厚の上限と下限は、大きな反強磁性結合が得られる値とする。たとえば、導電層１９の膜厚は、比較的大きな反強磁性結合が得られる、０．６ｎｍ以上、１．２ｎｍ以下とすることが望ましい。
【００２９】
漏れ磁場抑制層２０は、参照層１６からの漏れ磁場を抑制するために設けられている。漏れ磁場抑制層２０は、たとえば、６〜１５ｎｍ程度の膜厚のＣｏＰｔ層である。前述した漏れ磁場抑制層１１がない場合には、漏れ磁場抑制層２０の厚さを、たとえば、１５ｎｍと、厚くすればよい。なお、漏れ磁場によってフリー層１４のオフセット磁場がシフトする効果（オフセット磁場について後述する）は、ＭＴＪ部分のサイズが小さいと大きくなるため、このサイズによって、漏れ磁場抑制層２０の膜厚も適宜変更することが望ましい。
【００３０】
次に、本実施の形態の磁気抵抗メモリの効果を説明する前に、下地層１２と絶縁層１３との間にＴａ層を設けた磁気抵抗メモリを比較例として示す。
図２は、磁気抵抗メモリの比較例を示す図である。
【００３１】
磁気抵抗メモリ３０は、漏れ磁場抑制層３１、下地層３２、Ｔａ層３３、絶縁層３４、フリー層３５（磁化促進層３５ａ、磁性層３５ｂ，３５ｃを含む）、トンネル絶縁層３６、参照層３７を有している。さらに、磁化促進層３８、磁化反転抑制層３９、導電層４０、漏れ磁場抑制層４１を有している。
【００３２】
上記の磁気抵抗メモリ３０の各層は、Ｔａ層３３以外は、図１に示した磁気抵抗メモリ１０の各層に対応している。
図２に示した磁気抵抗メモリ３０は、図１に示した磁気抵抗メモリ１０と異なり、下地層３２と絶縁層３４との間にＴａ層３３が設けられている。
【００３３】
Ｔａ層３３は、下地層３２がＲｕで、絶縁層３４がＭｇＯの場合、Ｒｕの結晶性を遮断して、ＭｇＯを（００１）方向に配向させやすくする。
このような磁気抵抗メモリ３０に対して、図１に示した磁気抵抗メモリ１０では、下地層１２上に絶縁層１３とＭＴＪ部分が順に形成されている。そのため、磁気抵抗メモリ１０では、下地層１２の表面の凹凸の影響により、絶縁層１３、フリー層１４、トンネル絶縁層１５、参照層１６などの表面の凹凸が増大する。
【００３４】
なお、ここで注意すべきは、磁気抵抗メモリ１０と磁気抵抗メモリ３０のトンネル絶縁層１５，３６及び、トンネル絶縁層１５，３６を挟む磁性層（フリー層１４，３５と参照層１６，３７）は、同じ構造であるという点である。つまり、磁気抵抗メモリ１０，３０に同じバイアス電圧を印加したときに、磁気抵抗メモリ１０，３０に流れる電流は、ほぼ等しい。磁気抵抗メモリ１０，３０の違いは、Ｔａ層３３の有無であり、その結果生じる凹凸の大きさである。
【００３５】
磁気抵抗メモリ１０では、この凹凸の増大によって、フリー層１４と参照層１６との間のネール結合（オレンジピール結合とも呼ばれる）が増大し、フリー層１４と参照層１６との間の相互作用が増加する。そして、この相互作用が増加することによって、以下に示す理由により、磁気抵抗メモリ１０において磁化反転を発生させるための書き込み電流Ｉｃを、比較例の磁気抵抗メモリ３０よりも小さくできる。つまり、保持特性を維持するために複数の磁性層によるフリー層を用いている磁気抵抗メモリであっても、磁気抵抗メモリ１０のような積層構造を採用することで、磁気抵抗メモリ３０のような積層構造とした場合よりも、書き込み電流Ｉｃを小さくできる。
【００３６】
以下、相互作用の増大によって、書き込み電流Ｉｃが小さくなる理由を説明する。
（磁気抵抗メモリ１０のフリー層１４の抵抗−磁場特性（以下ＲＨ特性という）のバイアス電圧依存性）
図３は、本実施の形態の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以上のバイアス電圧依存性の一例を示す図である。
【００３７】
横軸は、バイアス磁場の強さＨ（単位はＯｅ）を示し、縦軸は抵抗Ｒ（Ω）を示している。
なお、測定対象の磁気抵抗メモリ１０において、漏れ磁場抑制層１１は、ＣｏＰｔ層、下地層１２は、Ｒｕ層、絶縁層１３は、ＭｇＯ層としている。また、フリー層１４の、磁化促進層１４ａは、Ｔａ層、磁性層１４ｂ，１４ｃは、ＣｏＦｅＢ層としている。さらに、トンネル絶縁層１５は、ＭｇＯ層、参照層１６は、ＣｏＦｅＢ層としている。また、磁化促進層１７は、Ｔａ層、磁化反転抑制層１８は、ＣｏＰｔ層、導電層１９は、Ｒｕ層、漏れ磁場抑制層２０は、ＣｏＰｔ層としている。
【００３８】
なお、上記の積層構造（メモリ素子）のサイズ（膜厚方向をｚ方向とするとｘ−ｙ平面の面積）は、４５ｎｍ×４５ｎｍとしている。
これらの各層は、たとえば、スパッタで積層されたのち、アニール処理で結晶化されたものである（磁気抵抗メモリ１０の製造方法の例については後述する）。
【００３９】
図３では、上記のような磁気抵抗メモリ１０の積層構造を挟むような電極（図１７参照）間に０Ｖ、０．２Ｖ、０．４Ｖ、０．６Ｖのバイアス電圧が印加されたときの、ＲＨ特性の例が示されている。
【００４０】
ＲＨ特性は、図３に示すようなヒステリシス特性をもっている。以下では、ヒステリシスループの中央におけるバイアス磁場の強さをオフセット磁場Ｈｏｆｆ、ヒステリシスループの中央から右端または左端までのバイアス磁場の強さの差分を保磁力Ｈｃという。
【００４１】
図３に示すように、バイアス電圧が正の方向に大きくなると、オフセット磁場Ｈｏｆｆは負側にシフトし、保磁力Ｈｃは、減少する。
図４は、本実施の形態の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以下のバイアス電圧依存性の一例を示す図である。
【００４２】
横軸は、バイアス磁場の強さＨ（単位はＯｅ）を示し、縦軸は抵抗Ｒ（Ω）を示している。
測定対象の磁気抵抗メモリ１０は、図３の測定時のものと同じである。
【００４３】
図４では、磁気抵抗メモリ１０の積層構造を挟むような電極間に０Ｖ、−０．２Ｖ、−０．４Ｖ、−０．６Ｖのバイアス電圧が印加されたときの、ＲＨ特性の例が示されている。
【００４４】
図４に示すように、バイアス電圧が負の方向に大きくなると、オフセット磁場Ｈｏｆｆは正側にシフトし、保磁力Ｈｃは、減少する。
図５は、オフセット磁場及び保磁力のバイアス電圧依存性の一例を示す図である。
【００４５】
横軸は、バイアス電圧（単位はＶ）を示し、縦軸は、保磁力Ｈｃ、オフセット磁場Ｈｏｆｆ（単位はＯｅ）を示している。
図５に示すように、保磁力Ｈｃは、バイアス電圧の絶対値が大きくなると減少し、オフセット磁場Ｈｏｆｆは、バイアス電圧に対して、ほぼ線形に変化する。
【００４６】
上記のような保磁力Ｈｃの変化は、ＭＴＪ部分を流れるスピン偏極された電流や、バイアス電圧の変化によって、垂直磁気異方性が変化する効果や、フリー層１４と参照層１６との間の交換相互作用が変化する効果などが起因していると考えられる。
【００４７】
一方、上記のようなオフセット磁場Ｈｏｆｆの変化は、ＭＴＪ部分を流れるスピン偏極された電流や、フリー層１４、トンネル絶縁層１５、参照層１６間に働く交換結合の大きさがバイアス電圧によって変化することによるものと考えられる。
【００４８】
なお、交換結合の大きさは、トンネル絶縁層１５が薄い領域で大きくなる（たとえば、非特許文献２参照）。また、交換相互作用の大きさはバイアス電圧によって変化する（たとえば、非特許文献３参照）。なお、フリー層１４の磁性層１４ｂ、磁化促進層１４ａ、磁性層１４ｃの各層の間にも交換相互作用が働いている（たとえば、非特許文献４参照）。
【００４９】
図５に示すような特性をもつ、本実施の形態の磁気抵抗メモリ１０は、以下のようにバイアス電圧を変化させることで磁化反転が行われ、ＭＴＪ部分の抵抗が変化する。
図６は、磁化反転の一例の様子を示す図である。
【００５０】
図６では、バイアス電圧が−０．６Ｖ、０Ｖ、０．６ＶのときのＲＨ特性の様子が示されている。
バイアス磁場の強さＨがゼロのとき、０．６Ｖのバイアス電圧が印加されている状態では、抵抗Ｒは６０００Ω以上の、比較的高抵抗状態となる。バイアス磁場の強さＨがゼロの状態を保ったまま、バイアス電圧が０Ｖとなると、抵抗Ｒは高抵抗状態を維持し、保磁力Ｈｃは、バイアス電圧が０．６Ｖのときよりも大きい状態となる。
【００５１】
バイアス磁場の強さＨがゼロの状態を保ったまま、バイアス電圧が０Ｖから−０．６Ｖに変化すると、磁化反転が起こり、抵抗Ｒが、５０００Ω以下の比較的低抵抗状態となる。
【００５２】
バイアス磁場の強さＨがゼロの状態を保ったまま、バイアス電圧が再び０Ｖに変化すると、抵抗Ｒは低抵抗状態を保ったままとなる。
バイアス磁場の強さＨがゼロの状態を保ったまま、バイアス電圧が再び０．６Ｖに変化すると、磁化反転が起こり、抵抗Ｒは高抵抗状態となる。
【００５３】
この性質を用いると、磁気抵抗メモリ１０のＭＴＪ部分への“０”書き込みと、“１”書き込みを、バイアス磁場の強さＨを印加せずに以下のように行うことができる。
図７は、“０”書き込みの様子を示す図である。
【００５４】
図７には、フリー層１４と、トンネル絶縁層１５と、磁化の向きが下向きに固定された参照層１６とを含むＭＴＪ部分が示されている。
バイアス磁場の強さＨがゼロ、バイアス電圧Ｖｂ＝０Ｖの状態で、高抵抗状態（フリー層１４の磁化の向きが参照層１６の磁化の向きと反対の状態）のときは、ＭＴＪ部分に、“１”が書き込まれている状態である。
【００５５】
ＭＴＪ部分への“０”書き込みは、バイアス磁場の強さＨがゼロのとき、低抵抗状態（たとえば、図６の場合、５０００Ω以下）しかないＲＨ特性となるようなバイアス電圧Ｖｂ＝−Ｖ１をＭＴＪ部分に印加することで行われる。これによりフリー層１４の磁化の向きが反転され、参照層１６の磁化の向きと同じとなり、“０”が書き込まれる。
【００５６】
図８は、“１”書き込みの様子を示す図である。
バイアス磁場の強さＨがゼロ、バイアス電圧Ｖｂ＝０Ｖの状態で、低抵抗状態（フリー層１４の磁化の向きが参照層１６の磁化の向きと同じ状態）のときは、ＭＴＪ部分に、“０”が書き込まれている状態である。
【００５７】
ＭＴＪ部分への“１”書き込みは、バイアス磁場の強さＨがゼロのとき、高抵抗状態（たとえば、図６の場合、６０００Ω以上）しかないＲＨ特性となるようなバイアス電圧Ｖｂ＝＋Ｖ２をＭＴＪ部分に印加することで行われる。これによりフリー層１４の磁化の向きが反転され、参照層１６の磁化の向きと反対となり、“１”が書き込まれる。
【００５８】
図９は、バイアス電圧と、保磁力及びオフセット磁場の関係の一例を示す相図である。
横軸は、バイアス電圧Ｖｂ、縦軸は、保磁力Ｈｃ、オフセット磁場Ｈｏｆｆ、Ｈｏｆｆ０−Ｈｏｆｆを示している。Ｈｏｆｆ０は、バイアス電圧Ｖｂ＝０Ｖのときのオフセット磁場Ｈｏｆｆを示している。
【００５９】
なお、図９では、オフセット磁場Ｈｏｆｆ及び保磁力Ｈｃのバイアス電圧依存性の他に、バイアス電圧Ｖｂが０Ｖ以上の部分では、Ｈｏｆｆ０−Ｈｏｆｆのバイアス電圧依存性が示されている。
【００６０】
“０”書き込みが可能となるバイアス電圧Ｖｂは、バイアス磁場の強さＨがゼロのとき、低抵抗状態しかないＲＨ特性となるような値である。バイアス磁場の強さＨがゼロのとき、低抵抗状態しかないＲＨ特性とは、図７などからわかるようにＨｏｆｆ＞Ｈｃの条件を満たしているＲＨ特性といえる。この条件を満たすバイアス電圧Ｖｂは、図９の相図では、Ｖｂ＜Ｖｔｈ０となる。つまり、バイアス電圧Ｖｂを、Ｖｂ＜Ｖｔｈ０とすることで、“０”書き込みが可能となる。
【００６１】
一方、“１”書き込みが可能となるバイアス電圧Ｖｂは、バイアス磁場の強さＨがゼロのとき、高抵抗状態しかないＲＨ特性となるような値である。バイアス磁場の強さＨがゼロのとき、高抵抗状態しかないＲＨ特性とは、図８などからわかるようにＨｏｆｆ０−Ｈｏｆｆ＞Ｈｃの条件を満たしているＲＨ特性といえる。この条件を満たすバイアス電圧Ｖｂは、図９の相図では、Ｖｂ＞Ｖｔｈ１となる。つまり、バイアス電圧Ｖｂを、Ｖｂ＞Ｖｔｈ１とすることで、“１”書き込みが可能となる。
【００６２】
図１０は、本実施の形態の磁気抵抗メモリにおける、バイアス電圧と、保磁力及びオフセット磁場の関係の一例を示す相図である。
図１０は、図５に示したオフセット磁場及び保磁力のバイアス電圧依存性を、図９に示したような相図に書き換えたものである。図１０には、バイアス電圧Ｖｂが０Ｖ以下の場合のオフセット磁場Ｈｏｆｆと、０Ｖ以上の場合のＨｏｆｆ０−Ｈｏｆｆのバイアス電圧依存性と、保磁力Ｈｃのバイアス電圧依存性が示されている。
【００６３】
図１０に示されているように、Ｖｂ＜Ｖｔｈ０で、Ｈｏｆｆ＞Ｈｃとなる。Ｖｔｈ０は、図１０の例では、−０．４Ｖよりも絶対値が小さい値となっている。また、Ｖｂ＞Ｖｔｈ１で、Ｈｏｆｆ０−Ｈｏｆｆ＞Ｈｃとなる。Ｖｔｈ０は、図１０の例では、０．４Ｖ程度の値となっている。
【００６４】
つまり、“０”書き込み及び“１”書き込みとも、比較的小さいバイアス電圧Ｖｂで可能となる。
これによって、ＭＴＪ部分への書き込み電流Ｉｃについても比較的小さくて済むようになる。
【００６５】
比較のために、図２に示した磁気抵抗メモリ３０のフリー層３５のＲＨ特性のバイアス電圧依存性を示す。
（磁気抵抗メモリ３０のフリー層３５のＲＨ特性のバイアス電圧依存性）
図１１は、比較例の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以上のバイアス電圧依存性の一例を示す図である。
【００６６】
横軸は、バイアス磁場の強さＨ（単位はＯｅ）を示し、縦軸は抵抗Ｒ（Ω）を示している。
なお、測定対象の磁気抵抗メモリ３０において、Ｔａ層３３以外の各層の材料は、磁気抵抗メモリ１０と同じである。
【００６７】
なお、上記の積層構造のサイズ（膜厚方向をｚ方向とするとｘ−ｙ平面の面積）は、４５ｎｍ×４５ｎｍとしている。
図１１では、上記のような磁気抵抗メモリ３０の積層構造を挟むような電極間に０Ｖ、０．２Ｖ、０．４Ｖ、０．６Ｖのバイアス電圧が印加されたときの、ＲＨ特性の例が示されている。図１１に示すように、バイアス電圧が正の方向に大きくなると、保磁力Ｈｃが減少する点は図３と同様の特性だが、オフセット磁場Ｈｏｆｆのシフトは、図３に比べると小さい。
【００６８】
図１２は、比較例の磁気抵抗メモリのフリー層のＲＨ特性の０Ｖ以下のバイアス電圧依存性の一例を示す図である。
横軸は、バイアス磁場の強さＨ（単位はＯｅ）を示し、縦軸は抵抗Ｒ（Ω）を示している。
【００６９】
測定対象の磁気抵抗メモリ３０は、図１０の測定時のものと同じである。
図１２では、磁気抵抗メモリ３０の積層構造を挟むような電極間に０Ｖ、−０．２Ｖ、−０．４Ｖ、−０．６Ｖのバイアス電圧が印加されたときの、ＲＨ特性の例が示されている。図１２に示すように、バイアス電圧が負の方向に大きくなると、保磁力Ｈｃが減少する点は図４と同様の特性だが、オフセット磁場Ｈｏｆｆのシフトは、図４に比べると小さい。
【００７０】
図１３は、比較例の磁気抵抗メモリにおけるオフセット磁場及び保磁力のバイアス電圧依存性の一例を示す図である。
横軸は、バイアス電圧（単位はＶ）を示し、縦軸は、保磁力Ｈｃ、オフセット磁場Ｈｏｆｆ（単位はＯｅ）を示している。
【００７１】
図１３に示すように、保磁力Ｈｃは、バイアス電圧の絶対値が大きくなると減少する。オフセット磁場Ｈｏｆｆは、バイアス電圧の増加に伴い減少するが、その程度は、図５と比べると少ない。
【００７２】
このような特性をもつ、比較例の磁気抵抗メモリ３０では、Ｈｏｆｆ＞Ｈｃとなるバイアス電圧の絶対値と、Ｈｏｆｆ０−Ｈｏｆｆ＞Ｈｃとなるバイアス電圧の絶対値は、磁気抵抗メモリ１０よりも大きくなる。そのため、書き込み電流Ｉｃも大きくなる。
【００７３】
（書き込み電流Ｉｃの一例）
図１４は、本実施の形態の磁気抵抗メモリと比較例の磁気抵抗メモリとにおける書き込み電流の抵抗依存性の一例を示す図である。
【００７４】
横軸は、図１または図２に示した磁気抵抗メモリ１０，３０の積層構造を挟むような電極間の抵抗Ｒ（単位はΩ）、縦軸は、“０”書き込みまたは“１”書き込みのための書き込み電流Ｉｃ（単位はμＡ）を示している。
【００７５】
図１４に示されているように抵抗Ｒの値が小さいときも大きいときも、何れの場合も、書き込み電流Ｉｃは、磁気抵抗メモリ１０における値のほうが、磁気抵抗メモリ３０における値よりも低い傾向が得られている。
【００７６】
（ＭＲ比の一例）
図１５は、本実施の形態の磁気抵抗メモリと比較例の磁気抵抗メモリとにおけるＭＲ比の抵抗依存性の一例を示す図である。
【００７７】
横軸は、図１または図２に示した磁気抵抗メモリ１０，３０の抵抗Ｒ（単位はΩ）、縦軸は、ＭＲ比（単位は％）を示している。
図１５に示されているように、磁気抵抗メモリ１０のＭＲ比の値は、磁気抵抗メモリ３０の値と同等となっている。
【００７８】
以下、本実施の形態の磁気抵抗メモリ１０の製造方法を説明する。
（磁気抵抗メモリ１０の製造方法の一例）
図１６は、磁気抵抗メモリの製造方法の流れを示すフローチャートである。
【００７９】
磁気抵抗メモリ１０の製造ステップには、成膜処理（ステップＳ１）、アニール処理（ステップＳ２）、加工処理（ステップＳ３）がある。
成膜処理では、以下のような積層構造が形成される。
【００８０】
図１７は、成膜処理で形成される積層構造の一例を示す断面図である。
図１に示した層と同一の層については同一符号を付している。図１７の例では、図１に示した積層構造の上下にバッファ層５０，５１を介して電極（下部電極５２と上部電極５３）を形成した例が示されている。
【００８１】
以下、各層の成膜例を示す。なお、各層の膜厚の範囲は、前述した理由に基づくものである。
成膜処理は、たとえば、マルチチャンバ型スパッタ装置を用いて、ｉｎ−ｓｉｔｕで行われる。
【００８２】
まず、図示しない多層配線ウエハなどの基板上に、下部電極５２として、たとえば、膜厚３ｎｍ程度のＴａ層５２ａ、膜厚２０ｎｍ程度のＲｕ層５２ｂ、膜厚１５ｎｍ程度のＴａ層５２ｃが形成される。Ｔａ層５２ａ，５２ｃは、たとえば、Ｋｒ（クリプトン）ガス雰囲気中、１０００Ｖで、Ｒｕ層５２ｂは、Ａｒ（アルゴン）ガス雰囲気中、６００Ｗで、それぞれＲＦ（Radio Frequency）スパッタにより形成される。Ｔａ層５２ｃは、ＭＴＪ部分をメタノールガスによる反応性エッチング（ＲＩＥ（Reactive Ion Etching））で形成する際の、エッチングストッパとして用いる目的で形成される。
【００８３】
下部電極５２上には、バッファ層５０が、たとえば、膜厚２〜１０ｎｍ程度のＲｕを用いて形成される。バッファ層５０上には、漏れ磁場抑制層１１が、たとえば、膜厚４〜８ｎｍ程度のＣｏＰｔを用いて形成される。ＣｏＰｔによる漏れ磁場抑制層１１は、たとえば、ＲＦスパッタにより、Ｘｅ（キセノン）ガス雰囲気中、３００Ｗで、ＣｏとＰｔを交互に成膜することで形成される。たとえば、膜厚０．４ｎｍのＣｏと膜厚０．６ｎｍのＰｔの成膜を６回繰り返し、最後にＣｏを膜厚０．４ｎｍで成膜することで、膜厚６．４ｎｍのＣｏＰｔが得られる。
【００８４】
なお、漏れ磁場抑制層１１は、参照層１６からの漏れ磁場が十分小さい場合、なくてもよい。ただ、トップピン構造の磁気抵抗メモリ１０において、ＲＩＥ加工する場合には、フリー層１４の下に２〜１０ｎｍ程度の層（下地層１２やバッファ層５０）を導入することが望ましい。ＲＩＥ加工の際、エッチング残渣が付着してＭＴＪ部分の特性が劣化することを防ぐことができるためである。
【００８５】
その後、ＲＦスパッタにより、漏れ磁場抑制層１１上に、たとえば、Ｒｕによる下地層１２が膜厚２〜１０ｎｍで形成される。さらに、下地層１２上に、たとえば、ＭｇＯによる絶縁層１３が膜厚０．５〜１．０ｎｍで形成される。
【００８６】
たとえば、膜厚約０．８ｎｍの絶縁層１３の形成の際、まず、膜厚０．７ｎｍのＭｇ層がＡｒ雰囲気中、１００Ｗで、ＲＦスパッタにより形成される。その後、製造途中の磁気抵抗メモリ１０は、マルチチャンバ型スパッタ装置の酸化チャンバーに移動され、１０秒間自然酸化される。その後再び、ＲＦスパッタにより、たとえば、膜厚０．２ｎｍのＭｇ層が形成されることで、膜厚約０．８ｎｍの絶縁層１３が得られる。膜厚０．２ｎｍのＭｇ層は、Ｍｇ原子とＯ（酸素）原子の比を調整し、絶縁層１３上のフリー層１４が酸化されることを抑制するために設けられている。
【００８７】
その後、絶縁層１３上に、たとえば、Ａｒ雰囲気中、３００Ｗで、ＲＦスパッタによりＣｏ15Ｆｅ60Ｂ25による磁性層１４ｂが膜厚１．１〜１．９ｎｍで形成される。さらに、磁性層１４ｂ上に、たとえば、Ａｒ雰囲気中、３００Ｗで、ＲＦスパッタによりＴａによる磁化促進層１４ａが膜厚０．４〜２．０ｎｍで形成される。磁化促進層１４ａ上には、たとえば、Ａｒ雰囲気中、３００Ｗで、ＲＦスパッタによりＣｏ20Ｆｅ60Ｂ20による磁性層１４ｃが膜厚０．７〜１．２ｎｍで形成される。
【００８８】
なお、磁性層１４ｂにおけるＢの組成比は、磁性層１４ｂにおいて垂直磁化しやすくなるように、磁性層１４ｃにおけるＢの組成比よりも多くなっている。
その後、絶縁層１３の形成手法と同様に、たとえば、膜厚１．０ｎｍより小さく、０．８ｎｍ以上のＭｇＯによるトンネル絶縁層１５が形成される。たとえば、膜厚約０．９ｎｍのトンネル絶縁層１５を形成する際には、まず膜厚０．７ｎｍのＭｇ層が磁性層１４ｃ上に形成され、５５秒間の自然酸化によりＭｇＯが形成され、その後、０．２ｎｍのＭｇ層が形成される。膜厚０．２ｎｍのＭｇ層は、Ｍｇ原子とＯ原子の比を調整し、トンネル絶縁層１５上の参照層１６が酸化されることを抑制するために設けられている。
【００８９】
その後、トンネル絶縁層１５上に、たとえば、Ａｒ雰囲気中、３００Ｗで、ＲＦスパッタによりＣｏ15Ｆｅ60Ｂ25による参照層１６が膜厚１．１〜１．９ｎｍで形成される。さらに、ＲＦスパッタにより、参照層１６上に、たとえば、Ｔａによる磁化促進層１７が膜厚０．２〜０．５ｎｍで形成され、磁化促進層１７上に、ＣｏＰｔによる磁化反転抑制層１８が膜厚４〜８ｎｍで形成される。また、ＲＦスパッタにより、磁化反転抑制層１８上に、たとえば、Ｒｕによる導電層１９が膜厚０．６〜１．２ｎｍで形成され、導電層１９上に、たとえば、ＣｏＰｔによる漏れ磁場抑制層２０が膜厚６〜１５ｎｍで形成される。
【００９０】
その後、ＲＦスパッタにより、たとえば、Ｒｕによるバッファ層５１が膜厚７ｎｍ程度で形成され、バッファ層５１上にＴａによる上部電極５３が膜厚１２０ｎｍ程度で形成される。Ｔａによる上部電極５３は、ＭＴＪ部分をＲＩＥ加工する際のハードマスクとして用いられる。なお、上部電極５３は、たとえば、ＣＬ2（塩素）とＢＣＬ3（三塩化ホウ素）の混合ガスを用いたＲＩＥで加工される。Ｒｕによるバッファ層５１は、ハードマスク加工の際のエッチングストッパとして用いられる。
【００９１】
上記のような成膜処理後、形成された積層構造に対して、結晶化のためのアニール処理が行われる。アニール処理は、たとえば、３００℃で行われる。
アニール処理後は、ＲＩＥなどを用いた加工処理が行われ、磁気抵抗メモリ１０が形成される。
【００９２】
図１８は、メモリ素子とトランジスタを含む磁気抵抗メモリの等価回路の一例を示す図である。
磁気抵抗メモリ１０は、それぞれＭＴＪ部分を含む複数のメモリ素子（磁気抵抗素子）６１ａ１〜６１ａｎ、複数のトランジスタ（ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor））６１ｂ１〜６１ｂｎを有する。メモリ素子６１ａ１〜６１ａｎのそれぞれは、図１７に示したような積層構造を有している。
【００９３】
たとえば、メモリ素子６１ａ１の下部電極（図１７では、下部電極５２）は、トランジスタ６１ｂ１の一方の入出力端子（ドレインまたはソース）に接続されている。メモリ素子６１ａ１の上部電極（図１７では、上部電極５３）は、ビット線６２に接続されている。他のメモリ素子及びトランジスタについても同様の接続となっている。
【００９４】
たとえば、メモリ素子６１ａ１への書き込み時には、図示しない選択回路によってワード線６３にＨ（High）レベルの電圧が印加され、トランジスタ６１ｂ１がオンする。そして、書き込み値に応じて、ビット線６２とソース線６４の間に極性の異なる電流を流すように電圧が印加される。書き込み電流Ｉｃの電流密度が“０”書き込みまたは“１”書き込みの閾値を超えたときに、フリー層１４の磁化反転が起こり、記録内容（“１”または“０”）の反転が行われる。
【００９５】
一方、メモリ素子６１ａ１からの読み出し時には、図示しない選択回路によってワード線６３にＨレベルの電圧が印加され、トランジスタ６１ｂ１がオンする。そして、ビット線６２とソース線６４の間に書き込み時より小さい電圧が印加される。これにより、トランジスタ６１ｂ１及びメモリ素子６１ａ１を介して、ビット線６２とソース線６４間に、メモリ素子６１ａ１の抵抗値に基づいた電流値が流れ、図示しないセンスアンプによってその電流が検出され、記録内容が判別される。
【００９６】
本実施の形態の磁気抵抗メモリ１０では、上記のように下地層１２上に絶縁層１３とＭＴＪ部分が順に形成されている。そのため、前述したように、下地層１２の表面の凹凸の影響により、フリー層１４と参照層１６との間の相互作用が増加し、書き込み電流Ｉｃを小さくできる。これによって、磁気抵抗メモリ１０の消費電力が抑えられる。
【００９７】
以上、実施の形態に基づき、本発明の磁気抵抗メモリ及び磁気抵抗メモリの製造方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【符号の説明】
【００９８】
１０  磁気抵抗メモリ
１１，２０  漏れ磁場抑制層
１２  下地層
１３  絶縁層
１４  磁化フリー層
１４ａ，１７  磁化促進層
１４ｂ，１４ｃ  磁性層
１５  トンネル絶縁層
１６  参照層
１８  磁化反転抑制層
１９  導電層
Ｉｃ  書き込み電流
【図１】
2016219698.tif 000003
【図２】
2016219698.tif 000004
【図３】
2016219698.tif 000005
【図４】
2016219698.tif 000006
【図５】
2016219698.tif 000007
【図６】
2016219698.tif 000008
【図７】
2016219698.tif 000009
【図８】
2016219698.tif 000010
【図９】
2016219698.tif 000011
【図１０】
2016219698.tif 000012
【図１１】
2016219698.tif 000013
【図１２】
2016219698.tif 000014
【図１３】
2016219698.tif 000015
【図１４】
2016219698.tif 000016
【図１５】
2016219698.tif 000017
【図１６】
2016219698.tif 000018
【図１７】
2016219698.tif 000019
【図１８】
2016219698.tif 000020