(57)【特許請求の範囲】
【請求項１】
所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査装置であって、
前記所定パターンの検査のために記憶すべき画像を表すデータを格納するための記憶手段と、
前記記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定手段と、
前記判定手段による判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に前記記憶手段に記憶させる記憶制御手段と
を備えることを特徴とするパターン検査装置。
【請求項２】
前記判定手段は、前記記憶すべき画像を複数の画素からなる画像単位であるブロックに分割し、各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記記憶すべき画像におけるブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させることを特徴とする、請求項１に記載のパターン検査装置。
【請求項３】
前記判定手段は、前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックの属性を検出して属性情報を出力する属性検出手段を含み、
前記記憶制御手段は、前記記憶すべき画像における各対象ブロックを構成する各画素を表す画素データを当該対象ブロックの前記属性情報と共に前記記憶手段に記憶させることを特徴とする、請求項２に記載のパターン検査装置。
【請求項４】
前記所定パターンの連続領域のそれぞれの面積を算出する面積算出手段と、
前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックに少なくとも一部が含まれる前記連続領域の面積に応じて前記所定パターンの検査感度を設定する検査感度設定手段と、
前記記憶手段に記憶された前記画素データに基づき、各対象ブロックにつき設定された前記検査感度に応じて、前記所定パターンにおける欠陥を対象ブロック毎に検出する欠陥検出手段と
を更に備えることを特徴とする、請求項３に記載のパターン検査装置。
【請求項５】
前記撮影画像である被検査画像と前記所定パターンを表す基準とすべき参照画像とを比較することにより前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記参照画像を前記記憶すべき画像として、前記参照画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記参照画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、前記被検査画像の画素データと前記記憶手段に記憶された前記参照画像の画素データとを画素毎に比較する比較照合手段を含むことを特徴とする、請求項２に記載のパターン検査装置。
【請求項６】
前記撮影画像である被検査画像において前記所定パターンを構成する画素である対象画素の平均値である平均濃度と当該対象画素のそれぞれの値との差に基づき、前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記被検査画像を前記記憶すべき画像として、前記被検査画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記被検査画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する画素についての平均値を前記平均濃度として対象ブロック毎に算出する平均濃度算出手段と、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する各画素の値と当該対象ブロックにつき算出された前記平均濃度との差を算出し、当該差に基づき前記所定パターンにおける欠陥の有無を対象ブロック毎に判定する欠陥判定手段と
を含むことを特徴とする、請求項２に記載のパターン検査装置。
【請求項７】
前記検査対象物はプリント基板であり、
前記所定パターンは前記プリント基板上に形成された金メッキのパターンであることを特徴とする、請求項４から６までのいずれか１項に記載のパターン検査装置。
【請求項８】
所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査方法であって、
前記所定パターンの検査のために記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定ステップと、
前記判定ステップでの判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に所定の記憶手段に記憶する記憶ステップと
を備えることを特徴とするパターン検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種対象物の外観形状に現れるパターンを検査して欠陥を検出するパターン検査装置に関するものであり、例えばプリント基板や、リードフレーム、半導体ウェハー、及びそれらのフォトマスク等のパターンを検査して微細な欠陥を検出するパターン検査装置に関する。
【０００２】
【従来の技術】
プリント基板や、リードフレーム、半導体ウェハー等においてパターンの微細化が進んでいる。例えばプリント基板では、そのパターンの微細化が進み、端子接続部分が狭ピッチ化すると共に、ラインおよびスペースも縮小化している。このため、プリント基板の外観検査等のパターン検査において、より高い検出分解能が要求されるようになっている。その結果、パターン検査のために使用される画像、すなわち、検査対象パターンを表す被検査画像や、比較法を採用した場合に検査対象パターンと比較すべき良品パターンを表す参照画像を記憶するために必要なメモリの容量が増大してきている。
【０００３】
【発明が解決しようとする課題】
そこで本発明は、パターン検査のために記憶すべき画像に対して必要なメモリ容量を低減することができるパターン検査装置および方法を提供することを目的とする。
【０００４】
【課題を解決するための手段および発明の効果】
第１の発明は、所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査装置であって、
前記所定パターンの検査のために記憶すべき画像を表すデータを格納するための記憶手段と、
前記記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定手段と、
前記判定手段による判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に前記記憶手段に記憶させる記憶制御手段と
を備えることを特徴とする。
【０００５】
このような第１の発明によれば、最下位よりも上位の階層における各画像単位のうち検査すべき所定パターンの少なくとも一部を含む画像単位に対してのみ、その画像単位を構成する下位の階層の画像単位を表すデータが記憶されるので、パターン検査のために記憶すべき画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な画像を記憶することが可能となる。
【０００６】
第２の発明は、第１の発明において、
前記判定手段は、前記記憶すべき画像を複数の画素からなる画像単位であるブロックに分割し、各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記記憶すべき画像におけるブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させることを特徴とする。
【０００７】
このような第２の発明によれば、各ブロックのうち検査すべき所定パターンの少なくとも一部を含むブロックに対してのみ、そのブロックを構成する画素を表す画素データが記憶されるので、パターン検査のために記憶すべき画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な画像を記憶することが可能となる。
【０００８】
第３の発明は、第２の発明において、
前記判定手段は、前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックの属性を検出して属性情報を出力する属性検出手段を含み、
前記記憶制御手段は、前記記憶すべき画像における各対象ブロックを構成する各画素を表す画素データを当該対象ブロックの前記属性情報と共に前記記憶手段に記憶させることを特徴とする。
【０００９】
このような第３発明によれば、検査すべき所定パターンの少なくとも一部を含むブロック毎に記憶されている属性情報を利用することにより、検査対象物の各部分に応じた適切な態様（例えば適切な検査感度）で所定パターンを検査することができる。
【００１０】
第４の発明は、第３の発明において、
前記所定パターンの連続領域のそれぞれの面積を算出する面積算出手段と、
前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックに少なくとも一部が含まれる前記連続領域の面積に応じて前記所定パターンの検査感度を設定する検査感度設定手段と、
前記記憶手段に記憶された前記画素データに基づき、各対象ブロックにつき設定された前記検査感度に応じて、前記所定パターンにおける欠陥を対象ブロック毎に検出する欠陥検出手段とを更に備えることを特徴とする。
【００１１】
このような第４の発明によれば、検査すべき所定パターンの連続領域の面積に応じて検査感度がブロック毎に設定されるので、検査対象物の各部分に応じた適切な感度（検査の重要度に応じた適切な検査感度）で所定パターンにおける欠陥を検出することができる。
【００１２】
第５の発明は、第２の発明において、
前記撮影画像である被検査画像と前記所定パターンを表す基準とすべき参照画像とを比較することにより前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記参照画像を前記記憶すべき画像として、前記参照画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記参照画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、前記被検査画像の画素データと前記記憶手段に記憶された前記参照画像の画素データとを画素毎に比較する比較照合手段を含むことを特徴とする。
【００１３】
このような第５の発明によれば、参照画像の各ブロックのうち検査すべき所定パターンの少なくとも一部を含むブロックに対してのみ、そのブロックを構成する画素を表す画素データが記憶されるので、比較法によるパターン検査のために記憶すべき参照画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な参照画像を記憶することが可能となる。
【００１４】
第６の発明は、第２の発明において、
前記撮影画像である被検査画像において前記所定パターンを構成する画素である対象画素の平均値である平均濃度と当該対象画素のそれぞれの値との差に基づき、前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記被検査画像を前記記憶すべき画像として、前記被検査画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記被検査画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する画素についての平均値を前記平均濃度として対象ブロック毎に算出する平均濃度算出手段と、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する各画素の値と当該対象ブロックにつき算出された前記平均濃度との差を算出し、当該差に基づき前記所定パターンにおける欠陥の有無を対象ブロック毎に判定する欠陥判定手段と
を含むことを特徴とする。
【００１５】
このような第６の発明によれば、被検査画像の各ブロックのうち検査すべき所定パターンの少なくとも一部を含むブロックに対してのみ、そのブロックを構成する画素を表す画素データが記憶されるので、相対濃度法（詳細は後述）によるパターン検査のために記憶すべき被検査画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な被検査画像を記憶することが可能となる。
【００１６】
第７の発明は、第４から第６の発明のいずれかにおいて、
前記検査対象物はプリント基板であり、
前記所定パターンは前記プリント基板上に形成された金メッキのパターンであることを特徴とする。
【００１７】
このような第７の発明によれば、例えば出荷段階のプリント基板の外観検査においてワイヤボンディング接続等のための金メッキのパターンにおける欠陥の有無を検出する際に、参照画像または被検査画像を記憶するためのメモリ容量を低減することができる。この場合、検査すべき金メッキ部の面積がプリント基板全体の面積に占める割合は小さいので、メモリ容量の低減について大きな効果が得られる。
【００１８】
第８の発明は、所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査方法であって、
前記所定パターンの検査のために記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定ステップと、
前記判定ステップでの判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に所定の記憶手段に記憶する記憶ステップと
を備えることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して説明する。
＜１．第１の実施形態＞
まず、本発明の第１の実施形態に係るパターン検査装置について説明する。このパターン検査装置は、出荷段階におけるプリント基板の外観検査のための装置であって、ワイヤボンディング接続等のためにプリント基板上に形成された金メッキのパターンにおける欠陥の有無を比較法により検査する。この検査は、プリント基板の製造工程が終了した後すなわちソルダレジスト（はんだレジスト）がプリント基板に塗布された後における金メッキのパターンを検査対象パターンとするため、検査対象物であるプリント基板の全面積に対し検査対象パターンの面積の占める割合が小さい。本実施形態は、この点に着目し、比較法によるパターン検査に使用される参照画像の記憶に必要なメモリ容量の低減を図っている。なお、本実施形態における参照画像および被検査画像は多値画像であっても２値画像であってもよいが、以下ではこれらは多値画像であるものとして説明する。
【００２０】
＜１.１  パターン検査装置の構成＞
図１は、本実施形態に係るパターン検査装置の機能的構成を示すブロック図である。このパターン検査装置は、ラインＣＣＤを有する撮像装置１４と、検査対象物としてのプリント基板１２が載置される移動ステージ１０とを備えている。撮像装置１４は、ラインＣＣＤの長手方向を主走査方向とし移動ステージ１０の移動方向を副走査方向として、移動ステージ１０によってプリント基板１２を移動させつつプリント基板１２を撮像する。これにより撮像装置１４からプリント基板１２の撮像画像を示す信号Ｄｖがパターン検査装置の本体に入力される。パターン検査装置の本体は、切換スイッチ１６と、格納判定処理部１８と、参照画像記憶部２０と、格納データ展開部２２と、比較照合部２４と、欠陥判定部２６と、モニタ表示部２８とを備えている。
【００２１】
上記構成のパターン検査装置では、まず、良品のプリント基板（以下「参照基板」という）１２が撮像され、その撮像画像の信号Ｄｖが切換スイッチ１６によって格納判定処理部１８に入力される。格納判定処理部１８は、間引き画像としての参照画像において金メッキ部を検出し、その検出結果に基づき金メッキのパターンを示す画素データのみを後述のブロックを単位として参照画像記憶部２０に格納する。これにより参照画像が記憶される。次に、検査対象物であるプリント基板１２が撮像され、その撮像画像の信号Ｄｖが、被検査画像を表すデータとして切換スイッチ１６により比較照合部２４に画素単位で入力される。このとき、格納データ展開部２２は、参照画像記憶部２０から参照画像のデータを読み出し、被検査画像データの比較照合部２４への画素単位での順次入力に同期して、位置的に対応する参照画像のデータを画素単位で比較照合部２４に順次入力する。比較照合部２４は、このようにして入力される被検査画像のデータと参照画像のデータとを画素毎に比較し、両画像の差分に相当するデータである差分マップデータを出力する。欠陥判定部２６は、所定の閾値を用いて差分マップデータを２値化することにより欠陥を検出する。モニタ表示部２８は、このようにして検出された欠陥を、その位置および形状が認識できるように表示する。
【００２２】
図２は、本実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である（ただし、移動ステージ１０については省略）。このパターン検査装置は、既述のように、撮像装置１４および移動ステージ１０と検査装置本体とからなる。検査装置本体は、主・副走査アドレス管理部３０と、バッファメモリ３２と、参照画像記憶部としての画像メモリ２０と、格納データ展開部としての比較制御部２２と、既述の比較照合部２４と、コンピュータ４０とを備え、これらはシステムバス１００によって互いにデータ転送可能に接続されている。撮像装置１４から出力される画像信号Ｄｖは、バッファメモリ３２および比較照合部２４に入力される。また、撮像装置１４および移動ステージ１０は、所定プログラムに基づきコンピュータ４２内のＣＰＵ４２から出力される制御信号Ｓc1およびＳc2によってそれぞれ制御される。
【００２３】
主・副走査アドレス管理部３０は、撮像装置１４および移動ステージ１０から、撮像画像の原点を示す基準位置信号Ｓrefと、撮像装置１４から装置本体に順次入力される画像信号Ｄｖの示す画素（以下「入力画素」という）の主走査方向における位置を示す画像クロック信号Ｓａと、その入力画素の副査方向における位置を示すエンコーダ信号Ｓｂとを受け取り、これらの信号に基づき、撮像画像の全領域における入力画素の位置を示す信号（以下「画素アドレス信号」という）Ｓadを出力する。この画素アドレスＳadは、バッファメモリ３２および比較照合部２４に入力される。
【００２４】
バッファメモリ３２は、撮像装置１４から入力される参照画像の信号Ｄｖを画素データとして、画素アドレス信号Ｓadに応じた番地に一時的に格納する。コンピュータ４０は、中央処理装置としてのＣＰＵ４２と、主記憶としてのメモリ（以下「メインメモリ」という）４４と、モニタ表示部２８としての表示装置（図示せず）と、キーボードやマウス等の入力操作装置（図示せず）とを備えており、メインメモリ４４に格納される所定のプログラムをＣＰＵ４２が実行することにより、格納判定処理部１８および欠陥判定部２６をソフトウェア的に実現する。
【００２５】
参照画像記憶部としての画像メモリ２０には、参照基板の撮像画像である参照画像を示す信号Ｄｖが撮像装置１４から装置本体に入力されているとき、格納判定処理部１８としてのコンピュータ４０により、その参照画像における金メッキのパターンを示す画素データのみが後述のブロックを単位として格納される。
【００２６】
格納データ展開部としての比較制御部２２は、検査対象物としてのプリント基板の撮影画像である被検査画像を示す信号Ｄｖが撮像装置１４から装置本体に入力されているときに、主・副走査アドレス管理部３０からの画素アドレス信号Ｓadに対応する画素を含むブロックについての参照画像の画素データＢdrを、画像メモリ２０から読み出す。そして、比較照合部２４への被検査画像の画素データの順次入力に同期して、位置的に対応する参照画像の画素のデータＤｒを順次比較照合部２４に入力する。
【００２７】
比較照合部２４は、このようにして入力される被検査画像のデータと参照画像のデータとを画素毎に比較し、両画像の差分に相当するデータである差分マップデータを出力する。この差分マップデータは、欠陥判定部２６としてのコンピュータ４０に入力される。
【００２８】
＜１.２  パターン検査のための処理＞
図３は、上記のように構成された本実施形態に係るパターン検査装置による処理手順（メインルーチン）を示すフローチャートである。このフローチャートにおいて、ステップＳ１０〜Ｓ１６は、所定プログラムに基づきＣＰＵ４２によって実行され、これにより格納判定処理部１８が実現される。ステップＳ１８は、ＣＰＵ４２による制御の下、比較制御部２２および比較照合部２４によって実行される。ステップＳ２０はＣＰＵ４２によって実行され、これにより欠陥判定部２６が実現される。ステップＳ２２は、ＣＰＵ４２による制御の下、表示装置（モニタ表示部）によって実行される。なお、本実施形態では比較制御部２２および比較照合部２４は専用ハードウェアとして実現されているが、これらもＣＰＵ４２によってソフトウェア的に実現してもよい。
【００２９】
本実施形態においてＣＰＵ４２は、上記のハードウェア構成の下で、パターン検査のための所定プログラムに基づき下記のように動作する。
【００３０】
まず、ＣＰＵ４２は、参照画像において金メッキのパターンを検出するための閾値（以下「金メッキ検出閾値」または単に「閾値」という）を決定するために、図４に示すような閾値決定処理を実行する（ステップＳ１０）。この閾値決定処理では、まず、撮像装置１４に参照基板を撮像させ、それによって得られる参照画像の間引き画像を表すデータ（以下「間引き画像データ」という）をバッファメモリ３２に格納し、その間引き画像データから濃度ヒストグラムを生成する（ステップＳ１０２）。ところで、プリント基板の撮影画像では、ベース部（基材部）やソルダレジスト部の画像濃度は低く、金メッキ部の画像濃度は高くなる。したがって、ここで生成される濃度ヒストグラムは、図５に示すように、ベース部に対するピークｐ１と金メッキ部に対応するピークｐ２とを有する双峰性ヒストグラムとなる。そこで、この双峰性ヒストグラムにおける谷ｔ１に対応する濃度を、金メッキ検出閾値Ｔｈとする（ステップＳ１０４）。この閾値Ｔｈによって上記の間引き画像を２値化することにより、間引き画像（参照画像）において金メッキ部を容易に検出することができる。このような閾値Ｔｈの決定後は、その閾値Ｔｈの確認のために、間引き画像をコンピュータ４０の表示装置（図示せず）に表示する（ステップＳ１０６）。また、この表示を見た操作者が閾値Ｔｈの変更のための操作をした場合には、その操作に応じて閾値Ｔｈを変更する。その後、閾値決定処理を終了し、図３に示したメインルーチンに復帰する。
【００３１】
次にＣＰＵ４２は、図６に示す金メッキ部検出処理を実行する（ステップＳ１２）。この金メッキ部検出処理では、まず、上記の金メッキ部検出閾値Ｔｈで参照画像である間引き画像を２値化することにより、２値化画像を生成する（ステップＳ１２２）。この２値化画像では、間引き画像のうち値が閾値Ｔｈ以上である画素（このような画素は金メッキのパターンを構成すると見なすことができる）の値は“１”となり、それ以外の画素の値は“０”となる。次に、この２値化画像を、複数画素からなる画像単位であるブロックに分割し、値が“１”である画素を含む各ブロックにつき、そのブロックの位置を示すブロックアドレスＢadを画像メモリ２０に格納する（ステップＳ１２４）。例えば、図９（ａ）に示すようなハンダレジスト部と基材部と金メッキ部とを有するプリント基板の間引き画像を７×７個のブロックに分割するものとすると、第２行第Ｅ列、第２行第Ｆ列、第３行第Ｅ列、第３行第Ｆ列、第５行第Ｅ列、第５行Ｆ列、第６行第Ｅ列、第６行第Ｆ列の各ブロックが金メッキのパターンｇｐ１またはｇｐ２（の一部）を含んでいるので、これらのブロックの位置を示すブロックアドレスが、画像メモリ２０内に予め領域の確保された配列ABadに順に格納される。すなわち図９（ｂ）に示すように、ABad[０]＝“Ｅ２”、ABad[１]＝“Ｆ２”、ABad[２]＝“Ｅ３”、ABad[３]＝“Ｆ３”、ABad[４]＝“Ｅ５”、ABad[５]＝“Ｆ５”、ABad[６]＝“Ｅ６”、ABad[７]＝“Ｆ６”となる。ここで、第ｊ行第Ｅ列のブロックアドレスは“Ｅｊ”と表記し、第ｊ行第Ｆ列のブロックアドレスは“Ｆｊ”と表記するものとする（ｊ＝１〜７）。また、以下において、ブロックアドレスが“Ｘｊ”であるブロックを「ブロックＸｊ」と表記するものとする（Ｘ＝Ａ〜Ｇ、ｊ＝１〜７）。このようにして金メッキのパターンを含むブロックが検出されて、それらのブロックアドレスが格納されると、金メッキ部検出処理を終了し、図３に示したメインルーチンに復帰する。
【００３２】
次にＣＰＵ４２は、図７に示す検査感度設定処理を実行する（ステップＳ１４）。この検査感度設定処理では、まず、上記の２値化画像より、値が“１”の画素からなる連続領域すなわち閉図形を抽出し、各閉図形の面積を算出する（ステップＳ１４２）。次に、間引き画像において閾値Ｔｈ以上の画素を含むブロックすなわち２値化画像において値が“１”の画素を含むブロック（これは金メッキのパターンを含むブロックであり、以下「対象ブロック」という）のいずれかに注目し（ステップＳ１４４）、注目対象ブロックにつき閾値Ｔｈ以上の画素が属する閉図形を求める（ステップＳ１４６）。そして、注目対象ブロックが複数の閉図形を含む場合には、注目対象ブロックにおける最小面積の閉図形を求める（ステップＳ１４８，Ｓ１５０）。その後、注目対象ブロックに対し、それに含まれる閉図形の面積（複数の閉図形が含まれる場合にはそれらの面積の最小値）に応じて検査感度を設定する（ステップＳ１５２）。図９（ａ）に示した例では、ブロックＥ２、Ｆ２、Ｅ３、Ｆ３、Ｅ５、Ｆ５、Ｅ６、Ｆ６が対象ブロックであり、これらのうちいずれかを注目対象ブロックとし、その注目対象ブロックについて検査感度を設定する。注目対象ブロックについての検査感度の設定は、具体的には、画像メモリ２０内に予め領域の確保された配列ATsenの要素のうち注目対象ブロックに対応する配列要素に、検査感度を示す値（「高」または「低」）を格納することにより行う（図９（ｂ）参照）。
【００３３】
一般に、出荷段階のプリント基板において金メッキ等の導体部が露出しているのは、次の３種類の部分である。
（１）端子として接続する部分。
（２）シールド用のＧＮＤパターン（接地部のパターン）の部分。
（３）後工程で使用されるアライメント用パターン（「トンボマーク」と呼ばれる）の部分。
これらのうち（２）の部分は連続する面積が極めて大きく、（１）や（３）の部分の面積は大きくはない。一方、検査の重要度については（１）の部分が最も高く、（２）の部分は、大きな欠陥以外は問題とならないので検査の重要度が比較的低く、（３）の部分も、アライメントできれば問題とならないので検査の重要度は比較的低い。したがって、（１）の部分の検査の感度は高く設定すべきであるが、（２）および（３）の部分の検査の感度は低くてもよい。ところで、（１）の部分と（２）の部分とは面積によって区別することができる。また、（１）の部分と（３）の部分とは面積で区別するのは困難であるが、（３）の部分の数は多くはないので、仮に誤った感度を設定したとしても、後で操作者がその感度を容易に修正することができる。よって、面積の小さい閉図形に相当する金メッキ部については高い感度で検査し、面積の大きい閉図形に相当する金メッキ部については低い感度で検査すべきである。例えば感度を「高」、「中」、「低」の３段階に分ける場合には、それらの感度を、例えば「３０画素以下」、「８０画素以下」、「２００画素以上」というように面積に対応させるとよい。
【００３４】
本実施形態では、検査感度を「高」と「低」との２段階に分け、検査感度を、３０個以下の画素からなる金メッキのパターン（閉図形）を含む対象ブロックについては「高」とし、３０個を越える画素からなる金メッキのパターン（閉図形）を含む対象ブロックについては「低」としている。したがって、図９（ａ）に示したプリント基板については、各ブロックが４×４画素からなるものとすると（図９（ｂ）参照）、ブロックＥ２、Ｆ２、Ｅ３、Ｆ３は２０画素からなる金メッキのパターンｇｐ１（の一部）を含むので、それらのブロックの検査感度は「高」となり、ブロックＥ５、Ｆ５、Ｅ６、Ｆ６は３６画素からなる金メッキのパターンｇｐ２（の一部）を含むので、それらのブロックの検査感度は「低」となる。
【００３５】
上記のようにして決定される検査感度が注目対象ブロックについて設定されると、次に、未注目の対象ブロックが残っているか否か判定し（ステップＳ１５４）、未注目の対象ブロックが残っていれば、それらのいずれかの対象ブロックに注目し（ステップＳ１５６）、ステップＳ１４８へ戻る。以降、未注目の対象ブロックが無くなるまでステップＳ１４８〜Ｓ１５６を繰り返し実行し、未注目の対象ブロックが無くなれば、検査感度設定処理を終了し、図３に示したメインルーチンに復帰する。この時点では、図９（ａ）に示したプリント基板について、各対象ブロックの属性情報として、各対象ブロックの検査感度が配列ATsenに図９（ｂ）示すように格納されている。
【００３６】
次にＣＰＵ４２は、図８に示す参照画像格納処理を実行する（ステップＳ１６）。この参照画像格納処理では、まず、撮像装置１４に参照基板を再び撮像させ、それによって得られる参照画像を既述の間引き画像の分割と同一の態様で複数のブロックに分割し（図９（ａ）参照）、参照画像の画素データを１ブロック行分ずつ撮像装置１４から入力して、バッファメモリ３２に一時的に格納する（ステップＳ１６２）。１ブロック行分の画素データがバッファメモリ３２に格納されると（以下、バッファメモリ３２に画素データの格納されたブロック行を「該当ブロック行」という）、該当ブロック行に含まれる対象ブロックの画素データを、当該対象ブロックにつき既に記憶されているブロックアドレスおよび検査感度と対応付けて画像メモリ２０に格納する（ステップＳ１６４）。具体的には、図９（ｂ）示すように全ての対象ブロックのブロックアドレスが走査順に配列ABadに格納されているので、配列ABadに格納されたブロックアドレスを先頭から順に参照して、主・副走査アドレス管理部３０から出力される該当ブロック行についての画素アドレス信号Ｓadに基づき、該当ブロック行が対象ブロックを含むか否かを判定する。そして、その判定結果に基づき、該当ブロック行に含まれる対象ブロックの画素データをバッファメモリ３２から画像メモリ２０に転送してそこに格納し、画像メモリ２０内に予め領域の確保された配列APtrの各要素のうちその対象ブロックに対応する配列要素に、画像メモリ２０内のそれら画素データを指すポインタを格納する（図９（ｂ）参照）。その後、参照画像の全ての画素データ（全てのブロック行の画素データ）が撮像装置１４から入力されたか否かを判定し（ステップＳ１６６）、参照画像の全ての画素データが入力されていない場合にはステップＳ１６２へ戻る。以降、参照画像の全ての画素データが入力されるまでステップＳ１６２〜Ｓ１６６を繰り返し実行する。そして、参照画像の全ての画素データが入力されて全ての対象ブロックの画素データが図９（ｂ）に示すようなデータ構造で画像メモリ２０に格納されると、参照画像格納処理を終了し、図３に示したメインルーチンに復帰する。
【００３７】
以上により、ＣＰＵ４２によってソフトウェア的に実現される格納判定処理部１８の動作（ステップＳ１２〜Ｓ１６）が終了する。
【００３８】
その後は、下記のようにして比較照合処理が実行される（ステップＳ１８）。まずＣＰＵ４２が、検査対象物としてのプリント基板を撮像装置１４に撮像させ、それにより得られる被検査画像を表す画像信号Ｄｖを出力させる。この画像信号Ｄｖは、ハードウェアとして実現された比較照合部２４に入力される。これにより、プリント基板１２の撮像のための走査に従って被検査画像の画素データが比較照合部２４に順次入力される。このとき、主・副走査アドレス管理部３０は、撮像装置１４から順次入力される画素データに対応する画素アドレス信号Ｓadを出力し、この画素アドレス信号Ｓadは比較制御部２２に入力される。比較制御部２２は、この画素アドレス信号Ｓadに基づき、図９（ｂ）に示したような配列ABadおよびAPtrを参照して、その画素アドレス信号Ｓadに対応する画素を含むブロックについての参照画像の画素データＢdrを、そのブロックのブロックアドレスＢadと共に画像メモリ２０から読み出す。そして、比較照合部２４への被検査画像の画素データの順次入力に同期して、位置的に対応する参照画像の画素データＤｒを比較照合部２４に順次入力する。比較照合部２４は、このようにして入力される被検査画像のデータと参照画像のデータとを画素毎に比較し、両画像の差分に相当するデータである差分マップデータを出力する。
【００３９】
なお、本実施形態では、各対象ブロックのブロックアドレスがプリント基板の撮像のための走査順に配列ABadに格納されているので（図９（ｂ）参照）、比較制御部２２は、主・副走査アドレス管理部３０からの画素アドレス信号Ｓadに対応する画素を含むブロックについての参照画像の画素データＢdrを効率よく読み出すことができる。したがって、各対象ブロックのブロックアドレスが走査順に配列ABadに格納されていない場合には、各対象ブロックのブロックアドレスの格納後に、配列ABadにおけるブロックアドレスを走査順となるようにソーティングしておくのが好ましい。また、上記において、主・副走査アドレス管理部３０からの画素アドレス信号Ｓadに対応する画素を含むブロックが対象ブロックでない場合（金メッキのパターンを含まないブロックの場合）には、参照画像のそのブロックの画素データは画像メモリ２０には格納されていない。この場合、比較制御２２は、所定の特殊な画素データＤｒを出力し、比較照合部２４は、そのような画素については、比較制御部２２からの特殊な画素データＤｒに基づき、実質的に比較を行わずに両画像の差分値として“０”を出力する。これは、対象ブロック以外のブロックについては被検査画像と参照画像との間に差異がないと見なすことを意味する。
【００４０】
上記の比較照合処理が終了すると、ＣＰＵ４２は、対象ブロック毎に配列ATsenに設定された検査感度に応じた閾値を用いて差分マップデータを２値化することにより、欠陥を検出する（ステップＳ２０）。ここで、使用される閾値（以下「欠陥閾値」という）は、参照画像と被検査画像との間で対応する画素の値がどの程度相違すれば欠陥と見なすか否かを決める値であり、検査感度として「高」が設定されている対象ブロックには小さい欠陥閾値が使用され、検査感度として「低」が設定されている対象ブロックには大きい欠陥閾値が使用される。このような欠陥閾値に基づく欠陥検出を行った後、ＣＰＵ４２は、検出された欠陥を、その位置および形状が認識できるように表示装置（図示せず）に表示させる（ステップＳ２２）。
【００４１】
＜１.３  効果＞
上記実施形態によれば、図９（ａ）に示すようなプリント基板における金メッキのパターンを比較法によって検査する際に、その検査に使用される参照画像は、図９（ｂ）に示すようなデータ構造に従って記憶される。すなわち、参照画像が複数画素からなる画像単位であるブロックに分割され、それらのブロックのうち検査すべきパターンである金メッキのパターンを含むブロック（対象ブロック）のみにつき画素データが記憶される。したがって、参照画像の記憶に必要なメモリ容量を低減することができる。特に、出荷段階のプリント基板の外観検査の場合には、検査すべき金メッキ部の面積は全面積の１０％程度であるのが一般的であって、金メッキ部の面積の占める割合が小さいので、メモリ容量の低減の効果は大きなものとなる。本願発明者が実際のプリント基板について調べたところ、上記実施形態において参照画像の記憶に必要なメモリ容量は、平均で、参照画像の全画素データを記憶するためのメモリ容量の約１２％程度となること、すなわち必要なメモリ容量が約１／８程度に低減されることを確認している。
【００４２】
また、上記実施形態によれば、必要なメモリ容量の増大を抑えつつ、参照画像のうち検査すべき金メッキのパターンの存在する部分のみにつき詳細な画像を記憶することが可能となる。
【００４３】
さらに、上記実施形態によれば、対象ブロック毎にブロックの属性情報として検査感度が設定されており（図９（ｂ）参照）、対象ブロック毎に検査感度を変えて金メッキのパターンを検査することができる。これにより、端子として接続する部分を構成する金メッキ部のように検査の重要度の高い箇所については高い感度で検査し、シールド用のＧＮＤパターンのように検査の重要度が比較的低い箇所では低い感度で検査するというように、検査の重要度に応じて適切な感度でパターン検査を行うことが容易となる。
【００４４】
＜１.４  第１の実施形態の変形例＞
上記実施形態では、参照基板を撮像のために撮像装置１４および移動ステージ１０によって２回走査し、１回目の走査（撮像）によって得られる間引き画像に基づき、金メッキ検出閾値Ｔｈの決定、金メッキのパターンを含むブロックである対象ブロックの検出、および検査感度の設定を行い、２回目の走査（撮像）によって得られる参照画像を図９（ｂ）に示すようなデータ構造で効率よく画像メモリ２０に記憶している。しかし、場合によっては、参照基板を１回走査するのみで、同様のデータ構造で効率よく参照画像を記憶することも可能である。例えば、上記実施形態では検査感度を対象ブロック毎に設定するために金メッキ部に相当する各閉図形の面積を求めているが（図７のステップＳ１４２）、このような閉図形の面積の算出を行わない場合には、閾値決定処理、金メッキ部検出処理、および検査感度設定処理（図３のステップＳ１０〜Ｓ１６）に代えて、図１０に示す格納判定処理により格納判定処理部１８を実現することができる。この格納判定処理では、ＣＰＵ４２は所定プログラムに基づき下記のように動作する。
【００４５】
まず、参照基板を撮像装置１４に撮像させ、それによって得られる参照画像を表す画素データを１ブロック行分ずつ撮像装置１４から入力して、バッファメモリ３２に一時的に格納する（ステップＳ１７１）。１ブロック行分の画素データがバッファメモリ３２に格納されると（以下、バッファメモリ３２に画素データの格納されたブロック行を「入力ブロック行」という）、入力ブロック行における先頭のブロックに注目し（ステップＳ１７２）、注目ブロックが所定の閾値以上の画素を含むか否かにより、金メッキのパターンを含むか否かを判定する（ステップＳ１７４）。ここで使用する閾値は、予め、プリント基板の代表部分の画像を取り込んで、図５に示す濃度ヒストグラムと同様の濃度ヒストグラムを作成し、その濃度ヒストグラムに基づき決定される。
【００４６】
上記判定の結果、注目ブロックが金メッキのパターンを含む場合には、注目ブロックを構成する画素のデータを、その注目ブロックのブロックアドレスと対応付けて画像メモリ２０に格納する（ステップＳ１７５）。このとき、画像メモリ２０に格納された注目ブロックの画素データを指すポインタを、図９（ｂ）に示すように配列APtrに格納する。その後、ステップＳ１７６へ進む。上記判定の結果、注目ブロックが金メッキのパターンを含まない場合には、注目ブロックの画素データを画像メモリ２０に格納することなく、ステップＳ１７６へ進む。
【００４７】
ステップＳ１７６では、入力ブロック行に未注目のブロックが残っているか否かを判定する。その判定の結果、未注目のブロックが残っていれば、入力ブロック行における現時点の注目ブロックの次のブロックである未注目ブロックに注目し（ステップＳ１７７）、ステップＳ１７３へ戻る。そして、入力ブロック行において未注目のブロックが無くなるまでステップＳ１７３〜Ｓ１７７を繰り返し実行し、未注目のブロックが無くなればステップＳ１７８へ進む。
【００４８】
ステップＳ１７８では、参照画像の全ての画素データ（全てのブロック行の画素データ）が撮像装置１４から入力されたか否かを判定し、参照画像の全ての画素データが入力されていない場合にはステップＳ１７１へ戻る。以降、参照画像の全ての画素データが入力されるまでステップＳ１７１〜Ｓ１７８を繰り返し実行する。そして、参照画像の全ての画素データが入力されて、金メッキのパターンを含む全てのブロックの画素データが図９（ｂ）に示すようなデータ構造（ただし、配列ATsenは除外されているものとする）で画像メモリ２０に格納されると、格納判定処理を終了し、図３に示したメインルーチンに復帰する。
【００４９】
以後は、上記実施形態と同様の処理（ステップＳ１８〜Ｓ２２）により、金メッキ部における欠陥検出が行われ、検出された欠陥が表示される。
【００５０】
以上の説明からわかるように、上記格納判定処理によって格納判定処理部１８を実現する場合であっても、参照画像の記憶に必要なメモリ容量を低減することができ、また、必要なメモリ容量の増大を抑えつつ、参照画像のうち検査すべき金メッキのパターンの存在する部分のみにつき詳細な画像を記憶することが可能になる。
【００５１】
＜２．第２の実施形態＞
次に、本発明の第２の実施形態に係るパターン検査装置について説明する。このパターン検査装置も、出荷段階におけるプリント基板の外観検査のための装置であって、ワイヤボンディング接続等のためにプリント基板上に形成された金メッキのパターンにおける欠陥の有無を検査するが、比較法に基づき検査を行う第１の実施形態とは異なり、特開平２０００−２５８３５３号公報等で開示された欠陥検査方法に基づき検査を行う。同公報に開示された欠陥検査方法は、検査対象物の撮像画像から得られる各画素毎の濃度データに基づいて上記検査対象物の欠陥を検査する欠陥検査方法であって、全濃度データを局所領域に分割し、画素単位の濃度データが上記局所領域内の平均濃度から大きくかけ離れている場合にその画素を欠陥画素であると判断することを特徴としている（以下、このような欠陥検査方法を「相対濃度法」という）。なお、以下では、本実施形態に係るパターン検査装置の構成要素のうち第１の実施形態における構成要素と同一のものについては、同一の参照符号を付して詳しい説明を省略する。
【００５２】
＜２.１  パターン検査装置の構成＞
図１１は、本実施形態に係るパターン検査装置の機能的構成を示すブロック図である。このパターン検査装置は、第１の実施形態と同様の構成の撮像装置１４および移動ステージ１０を備えており、これらによってプリント基板１２が撮像され、それによって得られる撮像画像を示す信号Ｄｖが撮像装置１４からパターン検査装置の本体に入力される。パターン検査装置の本体は、格納判定処理部５８と、被検査画像記憶部６０と、格納データ展開部６２と、平均濃度算出部６４と、欠陥判定部６６と、モニタ表示部６８とを備えている。
【００５３】
上記構成のパターン検査装置では、検査対象物であるプリント基板１２が撮像され、その撮像によって得られる被検査画像の信号Ｄｖが撮像装置１４から格納判定処理部５８に入力される。格納判定処理部５８は、被検査画像において金メッキ部を検出し、その検出結果に基づき金メッキのパターンを示す画素データのみをブロックを単位として被検査画像記憶部６０に格納する。これにより被検査画像が記憶される。次に、格納データ展開部６２が、被検査画像記憶部６０から被検査画像の画素データを読み出し、この被検査画像の画素データに基づいて、平均濃度算出部６４が、ブロック毎に金メッキのパターンの平均濃度を算出する。その後、格納データ展開部６２が、再び被検査画像記憶部６０から被検査画像の画素データをブロック単位で読み出し、このブロック単位の被検査画像の画素データとブロック毎に算出された金メッキのパターンの上記平均濃度とに基づき、欠陥判定部６６がブロック毎に欠陥の有無を判定する。モニタ表示部６８は、このようにして検出された欠陥を表示する。
【００５４】
図１２は、本実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である（ただし、移動ステージ１０については省略）。このパターン検査装置は、既述の撮像装置１４および移動ステージ１０と検査装置本体とからなる。検査装置本体は、主・副走査アドレス管理部３０と、バッファメモリ３２と、被検査画像記憶部としての画像メモリ６０と、コンピュータ４０とを備え、これらはシステムバス１００によって互いにデータ転送可能に接続されており、撮像装置１４から出力される画像信号Ｄｖはバッファメモリ３２に入力される。また、撮像装置１４および移動ステージ１０は、所定プログラムに基づきコンピュータ４０内のＣＰＵ４２から出力される制御信号Ｓc1およびＳc2によってそれぞれ制御される。
【００５５】
主・副走査アドレス管理部３０は、第１の実施形態と同様にして、撮像画像である被検査画像の全領域における入力画素の位置を示す画素アドレス信号Ｓadを出力する。この画素アドレス信号Ｓadはバッファメモリ３２に入力される。
【００５６】
バッファメモリ３２は、撮像装置１４から入力される被検査画像の信号Ｄｖを画素データとして、画素アドレス信号Ｓadに応じた番地に一時的に格納する。
【００５７】
コンピュータ４０は、第１の実施形態と同様、ＣＰＵ４２と、メインメモリ４４と、モニタ表示部６８としての表示装置（図示せず）と、キーボードやマウス等の入力操作装置（図示せず）とを備えており、メインメモリ４４に格納される所定のプログラムをＣＰＵ４２が実行することにより、格納判定処理部５８、格納データ展開部６２、平均濃度算出部６４、および欠陥判定部６６をソフトウェア的に実現する。
【００５８】
＜２.２  パターン検査のための処理＞
図１３は、上記のように構成された本実施形態に係るパターン検査装置による処理手順（メインルーチン）を示すフローチャートである。ＣＰＵ４２がこのフローチャートの各ステップを実行することにより、図１１に示した各部すなわちパターン検査装置の各機能単位が実現される。ここで、格納判定処理部５８はステップＳ５０〜Ｓ５６によって実現され、平均濃度算出部６４と格納データ展開部６２のうち平均濃度算出部６４に関係する部分とは、ステップＳ５８によって実現され、欠陥判定部６６と格納データ展開部６２のうち欠陥判定部６６に関係する部分とは、ステップＳ６０によって実現される。
【００５９】
図１３のフローチャートにおけるステップＳ５０〜Ｓ５６は、参照画像を被検査画像に置き換えれば、第１の実施形態についての図３のフローチャートにおけるステップＳ１０〜Ｓ１６と同一であるので、これらのステップＳ５０〜Ｓ５６の説明を省略する。
【００６０】
ＣＰＵ４２が上記ステップＳ５０〜Ｓ５６の実行を終了した時点では、被検査画像のブロックのうち金メッキのパターンを含むブロックである対象ブロックの画素データのみが、図１５に示すようなデータ構造で画像メモリ６０に格納されている。ただし、図９（ａ）に示すようなプリント基板を検査対象物とし、その撮像画像である被検査画像は、７×７個のブロックに分割されるものとする。なお、この時点では、配列Ａdenに値は未だ設定されていない。
【００６１】
本実施形態では、ＣＰＵ４２は、上記ステップＳ５０〜Ｓ５６の実行後、図１４に示す平均濃度算出処理を実行する。この平均濃度算出処理では、まず、いずれかの対象ブロックに注目する（ステップＳ２８２）。通常は、配列APtrの先頭に格納されたポインタの指す画素データ群に対応する対象ブロックに注目する。例えば図１５に示した例では、ポインタAPtr[０]の指す画素データ群に対応する対象ブロックＥ２に注目する。次に、注目対象ブロックの画素のうち閾値決定処理（ステップＳ５０）で得られた金メッキ検出閾値Ｔｈ以上の画素の平均値を算出する（ステップＳ２８４）。次に、この平均値を、注目対象ブロックにおいて金メッキのパターンを構成する画素の平均濃度値（以下「金メッキ部ブロック平均濃度」という）として画像メモリ６０に格納する（ステップＳ２８６）。図１５に示した例では、注目対象ブロックがブロックＥ２のとき、ポインタAPtr[０]の指す画素データ群のうち金メッキ検出閾値Ｔｈ以上の画素データの平均値den0を、ブロックＥ２の属性情報として、画像メモリ６０内に予め領域の確保された配列Adenの先頭に格納する。
【００６２】
このようにして注目対象ブロックについて金メッキ部ブロック平均濃度が配列Adenに格納されると、次に、未注目の対象ブロックが残っているか否かを判定する（ステップＳ２８８）。この判定の結果、未注目の対象ブロックが残っていれば、未注目の対象ブロックのいずれかに注目し（ステップＳ２９０）、ステップＳ２８４へ戻る。通常は、配列APtrにおいて現時点の注目対象ブロックを指すポインタの次のポインタが指す対象ブロックが、次の注目対象ブロックとなる。
【００６３】
以降、未注目の対象ブロックが無くなるまでステップＳ２８４〜Ｓ２９０を繰り返し実行し、未注目の対象ブロックが無くなれば、平均濃度算出処理を終了し、図１３に示したメインルーチンに復帰する。この時点では、図９（ａ）に示したプリント基板について、各対象ブロックについての金メッキ部ブロック平均濃度が配列Adenに図１５に示すように格納されている。
【００６４】
次にＣＰＵ４２は、図１６に示す欠陥判定処理を実行する（ステップＳ６０）。この欠陥判定処理では、まず、いずれかの対象ブロックに注目する（ステップＳ２８２）。通常は、配列APtrの先頭に格納されたポインタの指す画素データ群に対応する対象ブロックに注目する。図１５に示した例では、ポインタAPtr[０]の指す画素データ群に対応する対象ブロックＥ２に注目する。次に、注目対象ブロックの画像Ａを表す画素データを、配列APtrにおける対応するポインタを参照して取得する（ステップＳ３０４）。そして、これらの画素データに基づき、注目対象ブロックの画像Ａに２値化及び膨張収縮の処理を施すことにより、画像Ｂを得る（ステップＳ３０６）。次に、この画像Ｂで注目対象ブロックの画像Ａをマスクすることにより画像Ｃを得る（ステップＳ３０８）。このようなステップＳ３０６、Ｓ３０８の処理により、注目対象ブロックにおける金メッキのパターンの境界部において欠陥の誤検出が生じないように、金メッキのパターンのみからなる画像Ｃが生成される。
【００６５】
その後、配列Adenから注目対象ブロックについての金メッキ部ブロック平均濃度を取得し、その平均濃度と上記のようにして得られた画像Ｃの各画素値との差の絶対値を求め、それらの絶対値の最大値を欠陥度とする（ステップＳ３１０）。そして、注目対象ブロックにつき設定された検査感度を配列ATsenから取得し、その検査感度に応じて決まる閾値よりも上記欠陥度が大きいか否かにより、注目対象ブロックにおける欠陥の有無、すなわち注目対象ブロックが欠陥ブロックか否かを判定する（ステップＳ３１２）。ここで、使用される閾値（これも「欠陥閾値」という）は、上記欠陥度がどの程度大きければ「欠陥有り」と見なすか否かを決める値であり、検査感度として「高」が設定されている対象ブロックには小さい欠陥閾値が使用され、検査感度として「低」が設定されている対象ブロックには大きい欠陥閾値が使用される。
【００６６】
このようにして注目対象ブロックにおける欠陥の有無が判定された後は、未注目の対象ブロックが残っているか否かを判定する（ステップＳ３１４）。この判定の結果、未注目の対象ブロックが残っていれば、未注目の対象ブロックのいずれかに注目し（ステップＳ３１６）、ステップＳ３０４へ戻る。通常は、配列APtrにおいて現時点の注目対象ブロックに対応するポインタの次のポインタに対応する対象ブロックが、次の注目対象ブロックとなる。
【００６７】
以降、未注目の対象ブロックが無くなるまでステップＳ３０４〜Ｓ３１６を繰り返し実行し、未注目の対象ブロックが無くなれば、欠陥判定処理を終了し、図１３に示したメインルーチンに復帰する。
【００６８】
その後、ＣＰＵ４２は、上記の欠陥判定処理の結果に基づき、各ブロックにおける欠陥の有無を表示装置（図示せず）に表示させる（ステップＳ６２）。
【００６９】
＜２.３  効果＞
上記実施形態によれば、図９（ａ）に示すようなプリント基板における金メッキのパターンを相対濃度法によって検査する場合、その検査に使用される被検査画像は、図１５に示すようなデータ構造に従って記憶される。これにより、被検査画像におけるブロックのうち検査すべきパターンである金メッキのパターンを含むブロック（対象ブロック）のみにつき画素データが記憶されるので、被検査画像の記憶に必要なメモリ容量を低減することができる。
【００７０】
また、上記実施形態によれば、必要なメモリ容量の増大を抑えつつ、被検査画像のうち検査すべき金メッキのパターンの存在する部分のみにつき詳細な画像を記憶することが可能となる。
【００７１】
さらに、上記実施形態によれば、第１の実施形態と同様、対象ブロック毎にブロックの属性情報として検査感度が設定されるので、検査箇所に応じた検査感度の設定により、検査の重要度に応じた適切な感度で相対濃度法によるパターン検査を行うことができる。
【００７２】
＜３．その他の実施形態および変形例＞
上記各実施形態では、はんだレジスト塗布後のプリント基板における金メッキパターンが検査されるが、本発明において検査対象とするパターンは金メッキのパターンに限定されるものではなく、例えばプリント基板におけるエッチング後の銅パターンの検査にも本発明は適用可能である。また、本発明は、プリント基板以外の他の検査対象物におけるパターンの検査にも適用可能である。ただし、はんだレジスト塗布後のプリント基板における金メッキパターンのように、検査対象物の全面積に占める検査対象パターンの割合が小さい場合に、本発明は特に有効である。すなわち、このような場合のパターン検査において、画像を記憶するためのメモリ容量の低減の効果が大きなものとなる。
【００７３】
また、上記各実施形態では、パターン検査のために記憶すべき画像である参照画像または被検査画像を複数画素からなる画像単位としてのブロックに分割し、参照画像または被検査画像におけるブロックのうち金メッキのパターンを含むブロックである対象ブロックのブロックアドレスを記憶すると共に、各対象ブロックの画素データを記憶している。これは、画像データを階層的に記憶することを意味する。すなわち、記憶すべき画像を階層的に所定の画像単位に分割し、上位階層から順に、各画像単位が金メッキのパターンを含んでいるか否かを調べ、金メッキのパターンを含む画像単位のみにつき、下位階層の画像単位を表すデータを記憶することを意味している。そして、上記各実施形態では、画像記憶のための階層が、ブロックを画像単位とする第１の階層（上位の階層）と画素を画像単位とする第２の階層（下位階層）との２階層からなる。しかし、これに代えて、パターン検査のために記憶すべき画像につき３つ以上の階層を設定して（ただし、最下位の階層における画像単位は常に画素である）、その画像を階層的に記憶するようにしてもよい。このようにして階層の数を増やすことにより、画像を記憶するためのメモリ容量を更に低減することができる。
【００７４】
さらに、上記第１の実施形態では比較法によるパターン検査に本発明が適用され、上記第２の実施形態では相対濃度法によるパターン検査に本発明が適用されているが、本発明は、これらの検査法に限定されるものではなく、例えばＤＲＣ（Design Rule Check）法によるパターン検査にも適用可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るパターン検査装置の機能的構成を示すブロック図である。
【図２】第１の実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である。
【図３】第１の実施形態におけるパターン検査の手順を示すフローチャートである。
【図４】第１の実施形態においてパターン検査のために実行される閾値決定処理を示すフローチャートである。
【図５】第１の実施形態における検査対象物の画像のヒストグラムを示す図である。
【図６】第１の実施形態においてパターン検査のために実行される金メッキ部検出処理を示すフローチャートである。
【図７】第１の実施形態においてパターン検査のために実行される検査感度設定処理を示すフローチャートである。
【図８】第１の実施形態においてパターン検査のために実行される参照画像格納処理を示すフローチャートである。
【図９】第１の実施形態における検査対象物である出荷段階のプリント基板を示す平面図（ａ）、および、そのプリント基板に対する参照画像を記憶するためのデータ構造を示す図（ｂ）である。
【図１０】第１の実施形態の変形例においてパターン検査のために実行される格納判定処理を示すフローチャートである。
【図１１】本発明の第２の実施形態に係るパターン検査装置の機能的構成を示すブロック図である。
【図１２】第２の実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である。
【図１３】第２の実施形態におけるパターン検査の手順を示すフローチャートである。
【図１４】第２の実施形態においてパターン検査のために実行される平均濃度算出処理を示すフローチャートである。
【図１５】第２の実施形態において被検査画像を記憶するためのデータ構造を示す図である。
【図１６】第２の実施形態においてパターン検査のために実行される欠陥判定処理を示すフローチャートである。
【符号の説明】
１０      …移動ステージ
１２      …プリント基板（検査対象物）
１４      …撮像装置
１６      …切換スイッチ
１８      …格納判定処理部
２０      …参照画像記憶部（画像メモリ）
２２      …格納データ展開部（比較制御部）
２４      …比較照合部
２６      …欠陥判定部
３０      …主・副走査アドレス管理部
３２      …バッファメモリ
４０      …コンピュータ
４２      …ＣＰＵ
４４      …メインメモリ
６０      …被検査画像記憶部（画像メモリ）
６２      …格納データ展開部
６４      …平均濃度算出部
６６      …欠陥判定部
Ｔｈ      …金メッキ部検出閾値
【図１】
0003919505.tif 000002
【図２】
0003919505.tif 000003
【図３】
0003919505.tif 000004
【図４】
0003919505.tif 000005
【図５】
0003919505.tif 000006
【図６】
0003919505.tif 000007
【図７】
0003919505.tif 000008
【図８】
0003919505.tif 000009
【図９】
0003919505.tif 000010
【図１０】
0003919505.tif 000011
【図１１】
0003919505.tif 000012
【図１２】
0003919505.tif 000013
【図１３】
0003919505.tif 000014
【図１４】
0003919505.tif 000015
【図１５】
0003919505.tif 000016
【図１６】
0003919505.tif 000017